TimeQuest Timing Analyzer report for top
Wed May 15 12:45:05 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'ecg_sclk'
 12. Slow 1200mV 85C Model Setup: 'rec_sclk'
 13. Slow 1200mV 85C Model Setup: 'rec_ss_n'
 14. Slow 1200mV 85C Model Setup: 'i2s_clk'
 15. Slow 1200mV 85C Model Hold: 'rec_ss_n'
 16. Slow 1200mV 85C Model Hold: 'rec_sclk'
 17. Slow 1200mV 85C Model Hold: 'i2s_clk'
 18. Slow 1200mV 85C Model Hold: 'ecg_sclk'
 19. Slow 1200mV 85C Model Recovery: 'ecg_sclk'
 20. Slow 1200mV 85C Model Recovery: 'rec_sclk'
 21. Slow 1200mV 85C Model Removal: 'rec_sclk'
 22. Slow 1200mV 85C Model Removal: 'ecg_sclk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_ss_n'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Slow 1200mV 85C Model Metastability Report
 39. Slow 1200mV 0C Model Fmax Summary
 40. Slow 1200mV 0C Model Setup Summary
 41. Slow 1200mV 0C Model Hold Summary
 42. Slow 1200mV 0C Model Recovery Summary
 43. Slow 1200mV 0C Model Removal Summary
 44. Slow 1200mV 0C Model Minimum Pulse Width Summary
 45. Slow 1200mV 0C Model Setup: 'ecg_sclk'
 46. Slow 1200mV 0C Model Setup: 'rec_sclk'
 47. Slow 1200mV 0C Model Setup: 'rec_ss_n'
 48. Slow 1200mV 0C Model Setup: 'i2s_clk'
 49. Slow 1200mV 0C Model Hold: 'rec_ss_n'
 50. Slow 1200mV 0C Model Hold: 'rec_sclk'
 51. Slow 1200mV 0C Model Hold: 'i2s_clk'
 52. Slow 1200mV 0C Model Hold: 'ecg_sclk'
 53. Slow 1200mV 0C Model Recovery: 'ecg_sclk'
 54. Slow 1200mV 0C Model Recovery: 'rec_sclk'
 55. Slow 1200mV 0C Model Removal: 'rec_sclk'
 56. Slow 1200mV 0C Model Removal: 'ecg_sclk'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
 60. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
 61. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Propagation Delay
 67. Minimum Propagation Delay
 68. Output Enable Times
 69. Minimum Output Enable Times
 70. Output Disable Times
 71. Minimum Output Disable Times
 72. Slow 1200mV 0C Model Metastability Report
 73. Fast 1200mV 0C Model Setup Summary
 74. Fast 1200mV 0C Model Hold Summary
 75. Fast 1200mV 0C Model Recovery Summary
 76. Fast 1200mV 0C Model Removal Summary
 77. Fast 1200mV 0C Model Minimum Pulse Width Summary
 78. Fast 1200mV 0C Model Setup: 'ecg_sclk'
 79. Fast 1200mV 0C Model Setup: 'rec_sclk'
 80. Fast 1200mV 0C Model Setup: 'rec_ss_n'
 81. Fast 1200mV 0C Model Setup: 'i2s_clk'
 82. Fast 1200mV 0C Model Hold: 'rec_ss_n'
 83. Fast 1200mV 0C Model Hold: 'rec_sclk'
 84. Fast 1200mV 0C Model Hold: 'i2s_clk'
 85. Fast 1200mV 0C Model Hold: 'ecg_sclk'
 86. Fast 1200mV 0C Model Recovery: 'ecg_sclk'
 87. Fast 1200mV 0C Model Recovery: 'rec_sclk'
 88. Fast 1200mV 0C Model Removal: 'rec_sclk'
 89. Fast 1200mV 0C Model Removal: 'ecg_sclk'
 90. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 91. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
 92. Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
 93. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'
 94. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
 95. Setup Times
 96. Hold Times
 97. Clock to Output Times
 98. Minimum Clock to Output Times
 99. Propagation Delay
100. Minimum Propagation Delay
101. Output Enable Times
102. Minimum Output Enable Times
103. Output Disable Times
104. Minimum Output Disable Times
105. Fast 1200mV 0C Model Metastability Report
106. Multicorner Timing Analysis Summary
107. Setup Times
108. Hold Times
109. Clock to Output Times
110. Minimum Clock to Output Times
111. Propagation Delay
112. Minimum Propagation Delay
113. Board Trace Model Assignments
114. Input Transition Times
115. Slow Corner Signal Integrity Metrics
116. Fast Corner Signal Integrity Metrics
117. Setup Transfers
118. Hold Transfers
119. Recovery Transfers
120. Removal Transfers
121. Report TCCS
122. Report RSKM
123. Unconstrained Paths
124. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; ecg_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_sclk } ;
; ecg_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_ss_n } ;
; i2s_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2s_clk }  ;
; rec_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_sclk } ;
; rec_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_ss_n } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 195.01 MHz ; 195.01 MHz      ; rec_sclk   ;                                                               ;
; 216.26 MHz ; 216.26 MHz      ; ecg_sclk   ;                                                               ;
; 529.1 MHz  ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; ecg_sclk ; -2.703 ; -74.479         ;
; rec_sclk ; -2.209 ; -76.166         ;
; rec_ss_n ; -1.954 ; -40.740         ;
; i2s_clk  ; -0.890 ; -28.635         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; rec_ss_n ; -0.431 ; -5.888         ;
; rec_sclk ; 0.236  ; 0.000          ;
; i2s_clk  ; 0.359  ; 0.000          ;
; ecg_sclk ; 0.381  ; 0.000          ;
+----------+--------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; ecg_sclk ; -2.135 ; -73.873            ;
; rec_sclk ; -0.368 ; -1.169             ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; rec_sclk ; -0.147 ; -3.488            ;
; ecg_sclk ; 0.540  ; 0.000             ;
+----------+--------+-------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; rec_sclk ; -3.000 ; -90.000                       ;
; ecg_sclk ; -3.000 ; -66.000                       ;
; i2s_clk  ; -3.000 ; -55.000                       ;
; ecg_ss_n ; -3.000 ; -3.000                        ;
; rec_ss_n ; -3.000 ; -3.000                        ;
+----------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_sclk'                                                                                                                             ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.703 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.938     ; 1.250      ;
; -2.692 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.010     ; 1.167      ;
; -2.685 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.993     ; 1.177      ;
; -2.669 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.119     ; 1.035      ;
; -2.656 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.944     ; 1.197      ;
; -2.656 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.976     ; 1.165      ;
; -2.638 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.949     ; 1.174      ;
; -2.635 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.958     ; 1.162      ;
; -2.618 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.994     ; 1.109      ;
; -2.618 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.948     ; 1.155      ;
; -2.606 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.948     ; 1.143      ;
; -2.569 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.957     ; 1.097      ;
; -2.563 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.007     ; 1.041      ;
; -2.555 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.013     ; 1.027      ;
; -2.534 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.008     ; 1.011      ;
; -2.534 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.009     ; 1.010      ;
; -2.531 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.009     ; 1.007      ;
; -2.509 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.121     ; 0.873      ;
; -2.506 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.118     ; 0.873      ;
; -2.502 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.975     ; 1.012      ;
; -2.498 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.949     ; 1.034      ;
; -2.473 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.958     ; 1.000      ;
; -2.411 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.008     ; 0.888      ;
; -2.409 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.010     ; 0.884      ;
; -2.406 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.006     ; 0.885      ;
; -2.406 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.013     ; 0.878      ;
; -2.398 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.013     ; 0.870      ;
; -2.380 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.976     ; 0.889      ;
; -2.369 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.975     ; 0.879      ;
; -2.364 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.121     ; 0.728      ;
; -2.356 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.118     ; 0.723      ;
; -2.350 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.119     ; 0.716      ;
; -2.333 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.994     ; 0.824      ;
; -2.269 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.337      ; 3.621      ;
; -2.269 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.337      ; 3.621      ;
; -2.269 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.337      ; 3.621      ;
; -2.269 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.337      ; 3.621      ;
; -2.269 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.337      ; 3.621      ;
; -2.251 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.010     ; 0.726      ;
; -2.248 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.013     ; 0.720      ;
; -2.247 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.007     ; 0.725      ;
; -2.225 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.390      ; 3.630      ;
; -2.225 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.390      ; 3.630      ;
; -2.225 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.390      ; 3.630      ;
; -2.225 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.390      ; 3.630      ;
; -2.225 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.390      ; 3.630      ;
; -2.225 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.390      ; 3.630      ;
; -2.215 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.002     ; 0.698      ;
; -2.199 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.958     ; 0.726      ;
; -2.195 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.975     ; 0.705      ;
; -2.193 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.949     ; 0.729      ;
; -2.188 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.948     ; 0.725      ;
; -2.154 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.129      ; 3.298      ;
; -2.123 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.404      ; 3.542      ;
; -2.114 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.138     ; 2.991      ;
; -2.114 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.138     ; 2.991      ;
; -2.114 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.138     ; 2.991      ;
; -2.114 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.138     ; 2.991      ;
; -2.114 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.138     ; 2.991      ;
; -2.099 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.010     ; 0.574      ;
; -2.098 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.009     ; 0.574      ;
; -2.088 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.009     ; 0.564      ;
; -2.086 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.008     ; 0.563      ;
; -2.070 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.085     ; 3.000      ;
; -2.070 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.085     ; 3.000      ;
; -2.070 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.085     ; 3.000      ;
; -2.070 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.085     ; 3.000      ;
; -2.070 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.085     ; 3.000      ;
; -2.070 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.085     ; 3.000      ;
; -2.053 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.975     ; 0.563      ;
; -2.037 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.958     ; 0.564      ;
; -2.005 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.138     ; 2.882      ;
; -2.005 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.138     ; 2.882      ;
; -2.005 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.138     ; 2.882      ;
; -2.005 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.138     ; 2.882      ;
; -2.005 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.138     ; 2.882      ;
; -1.999 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.346     ; 2.668      ;
; -1.979 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.402      ; 3.396      ;
; -1.979 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.402      ; 3.396      ;
; -1.979 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.402      ; 3.396      ;
; -1.979 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.402      ; 3.396      ;
; -1.977 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.367      ; 3.359      ;
; -1.977 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.367      ; 3.359      ;
; -1.977 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.367      ; 3.359      ;
; -1.977 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.367      ; 3.359      ;
; -1.977 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.367      ; 3.359      ;
; -1.968 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.071     ; 2.912      ;
; -1.961 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.085     ; 2.891      ;
; -1.961 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.085     ; 2.891      ;
; -1.961 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.085     ; 2.891      ;
; -1.961 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.085     ; 2.891      ;
; -1.961 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.085     ; 2.891      ;
; -1.961 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.085     ; 2.891      ;
; -1.937 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.138     ; 2.814      ;
; -1.937 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.138     ; 2.814      ;
; -1.937 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.138     ; 2.814      ;
; -1.937 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.138     ; 2.814      ;
; -1.937 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.138     ; 2.814      ;
; -1.893 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.085     ; 2.823      ;
; -1.893 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.085     ; 2.823      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_sclk'                                                                                                                             ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.209 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.119     ; 3.105      ;
; -2.209 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.119     ; 3.105      ;
; -2.209 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.119     ; 3.105      ;
; -2.209 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.119     ; 3.105      ;
; -2.203 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.119     ; 3.099      ;
; -2.203 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.119     ; 3.099      ;
; -2.203 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.119     ; 3.099      ;
; -2.203 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.119     ; 3.099      ;
; -2.198 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.107      ;
; -2.198 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.107      ;
; -2.198 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.107      ;
; -2.198 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.107      ;
; -2.198 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.107      ;
; -2.192 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.101      ;
; -2.192 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.101      ;
; -2.192 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.101      ;
; -2.192 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.101      ;
; -2.192 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.101      ;
; -2.173 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.082      ;
; -2.173 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.082      ;
; -2.173 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.082      ;
; -2.173 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.082      ;
; -2.173 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.082      ;
; -2.171 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.053     ; 3.133      ;
; -2.171 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.053     ; 3.133      ;
; -2.171 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.053     ; 3.133      ;
; -2.171 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.053     ; 3.133      ;
; -2.167 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.076      ;
; -2.167 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.076      ;
; -2.167 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.076      ;
; -2.167 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.076      ;
; -2.167 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 3.076      ;
; -2.160 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 3.135      ;
; -2.160 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 3.135      ;
; -2.160 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 3.135      ;
; -2.160 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 3.135      ;
; -2.160 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 3.135      ;
; -2.143 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.083     ; 3.075      ;
; -2.143 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.083     ; 3.075      ;
; -2.143 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.083     ; 3.075      ;
; -2.143 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.083     ; 3.075      ;
; -2.143 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.083     ; 3.075      ;
; -2.137 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.083     ; 3.069      ;
; -2.137 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.083     ; 3.069      ;
; -2.137 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.083     ; 3.069      ;
; -2.137 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.083     ; 3.069      ;
; -2.137 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.083     ; 3.069      ;
; -2.135 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 3.110      ;
; -2.135 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 3.110      ;
; -2.135 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 3.110      ;
; -2.135 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 3.110      ;
; -2.135 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 3.110      ;
; -2.117 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.098     ; 3.034      ;
; -2.117 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.098     ; 3.034      ;
; -2.117 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.098     ; 3.034      ;
; -2.117 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.098     ; 3.034      ;
; -2.112 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.061     ; 3.066      ;
; -2.112 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.061     ; 3.066      ;
; -2.112 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.061     ; 3.066      ;
; -2.112 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.061     ; 3.066      ;
; -2.112 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.061     ; 3.066      ;
; -2.106 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.061     ; 3.060      ;
; -2.106 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.061     ; 3.060      ;
; -2.106 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.061     ; 3.060      ;
; -2.106 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.061     ; 3.060      ;
; -2.106 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.061     ; 3.060      ;
; -2.105 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.017     ; 3.103      ;
; -2.105 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.017     ; 3.103      ;
; -2.105 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.017     ; 3.103      ;
; -2.105 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.017     ; 3.103      ;
; -2.105 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.017     ; 3.103      ;
; -2.105 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.085     ; 3.035      ;
; -2.105 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.085     ; 3.035      ;
; -2.105 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.085     ; 3.035      ;
; -2.105 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.085     ; 3.035      ;
; -2.105 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.085     ; 3.035      ;
; -2.081 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.085     ; 3.011      ;
; -2.081 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.085     ; 3.011      ;
; -2.081 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.085     ; 3.011      ;
; -2.081 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.085     ; 3.011      ;
; -2.081 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.085     ; 3.011      ;
; -2.081 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.119     ; 2.977      ;
; -2.081 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.119     ; 2.977      ;
; -2.081 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.119     ; 2.977      ;
; -2.081 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.119     ; 2.977      ;
; -2.074 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.005      ; 3.094      ;
; -2.074 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.005      ; 3.094      ;
; -2.074 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.005      ; 3.094      ;
; -2.074 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.005      ; 3.094      ;
; -2.074 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.005      ; 3.094      ;
; -2.070 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.979      ;
; -2.070 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.979      ;
; -2.070 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.979      ;
; -2.070 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.979      ;
; -2.070 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.979      ;
; -2.064 ; SPI_slave:rec_spi_ports|roe~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.337     ; 2.242      ;
; -2.049 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.062     ; 3.002      ;
; -2.049 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.062     ; 3.002      ;
; -2.049 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.062     ; 3.002      ;
; -2.049 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.062     ; 3.002      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_ss_n'                                                                                                                   ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.954 ; I2S:i2s_ports|l_sr_in[0]           ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.304     ; 0.548      ;
; -1.925 ; I2S:i2s_ports|l_sr_in[20]          ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.356     ; 0.548      ;
; -1.795 ; I2S:i2s_ports|l_sr_in[4]           ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.341     ; 0.548      ;
; -1.776 ; I2S:i2s_ports|l_sr_in[10]          ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.557     ; 0.548      ;
; -1.710 ; I2S:i2s_ports|l_sr_in[22]          ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.358     ; 0.548      ;
; -1.665 ; I2S:i2s_ports|l_sr_in[2]           ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.301     ; 0.548      ;
; -1.640 ; I2S:i2s_ports|l_sr_in[9]           ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.383     ; 0.548      ;
; -1.624 ; I2S:i2s_ports|l_sr_in[11]          ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.460     ; 0.624      ;
; -1.610 ; I2S:i2s_ports|l_sr_in[7]           ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.385     ; 0.548      ;
; -1.543 ; I2S:i2s_ports|l_sr_in[12]          ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.554     ; 0.548      ;
; -1.541 ; I2S:i2s_ports|l_sr_in[14]          ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.557     ; 0.548      ;
; -1.536 ; I2S:i2s_ports|l_sr_in[13]          ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.554     ; 0.548      ;
; -1.521 ; I2S:i2s_ports|l_sr_in[18]          ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.461     ; 0.646      ;
; -1.512 ; I2S:i2s_ports|l_sr_in[19]          ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.462     ; 0.626      ;
; -1.509 ; I2S:i2s_ports|l_sr_in[15]          ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.458     ; 0.627      ;
; -1.503 ; I2S:i2s_ports|l_sr_in[23]          ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.361     ; 0.548      ;
; -1.502 ; I2S:i2s_ports|l_sr_in[17]          ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.459     ; 0.627      ;
; -1.500 ; I2S:i2s_ports|l_sr_in[5]           ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.348     ; 0.548      ;
; -1.499 ; I2S:i2s_ports|l_sr_in[16]          ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.462     ; 0.624      ;
; -1.494 ; I2S:i2s_ports|l_sr_in[21]          ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.357     ; 0.548      ;
; -1.494 ; I2S:i2s_ports|l_sr_in[6]           ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.452     ; 0.627      ;
; -1.470 ; I2S:i2s_ports|l_sr_in[8]           ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.349     ; 0.548      ;
; -1.444 ; I2S:i2s_ports|l_sr_in[1]           ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.304     ; 0.776      ;
; -1.425 ; I2S:i2s_ports|l_sr_in[3]           ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.335     ; 0.548      ;
; -0.513 ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.025      ; 2.330      ;
; -0.499 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.027      ; 2.314      ;
; -0.482 ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.141      ; 2.236      ;
; -0.220 ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.027      ; 2.292      ;
; -0.187 ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.021      ; 2.419      ;
; -0.157 ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.061      ; 2.427      ;
; -0.133 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.219      ; 2.447      ;
; -0.113 ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.091      ; 2.411      ;
; -0.108 ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.062      ; 2.383      ;
; -0.094 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.022      ; 2.324      ;
; -0.019 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.090      ; 2.198      ;
; -0.019 ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.081      ; 2.337      ;
; -0.004 ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.221      ; 2.321      ;
; 0.046  ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.117      ; 2.284      ;
; 0.049  ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.118      ; 2.280      ;
; 0.057  ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.083      ; 2.235      ;
; 0.085  ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.119      ; 2.247      ;
; 0.085  ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.117      ; 2.239      ;
; 0.086  ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.092      ; 2.220      ;
; 0.091  ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.083      ; 2.206      ;
; 0.096  ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.025      ; 2.300      ;
; 0.116  ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.092      ; 2.187      ;
; 0.169  ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.093      ; 2.295      ;
; 0.254  ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.092      ; 2.049      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2s_clk'                                                                                               ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.890 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.824      ;
; -0.890 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.824      ;
; -0.890 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.824      ;
; -0.890 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.824      ;
; -0.890 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.824      ;
; -0.872 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.805      ;
; -0.872 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.805      ;
; -0.872 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.805      ;
; -0.872 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.805      ;
; -0.872 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.805      ;
; -0.858 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.790      ;
; -0.858 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.790      ;
; -0.858 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.790      ;
; -0.858 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.790      ;
; -0.856 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.788      ;
; -0.856 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.788      ;
; -0.856 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.788      ;
; -0.856 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.788      ;
; -0.856 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.788      ;
; -0.829 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.761      ;
; -0.829 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.761      ;
; -0.829 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.761      ;
; -0.829 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.761      ;
; -0.829 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.761      ;
; -0.745 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.679      ;
; -0.676 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.610      ;
; -0.553 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.487      ;
; -0.535 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.469      ;
; -0.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.294      ; 1.819      ;
; -0.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.294      ; 1.819      ;
; -0.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.294      ; 1.819      ;
; -0.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.294      ; 1.819      ;
; -0.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.294      ; 1.819      ;
; -0.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.294      ; 1.819      ;
; -0.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.294      ; 1.819      ;
; -0.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.294      ; 1.819      ;
; -0.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.294      ; 1.819      ;
; -0.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.294      ; 1.819      ;
; -0.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.294      ; 1.819      ;
; -0.504 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.438      ;
; -0.481 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.415      ;
; -0.432 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.059     ; 1.368      ;
; -0.345 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.079     ; 1.261      ;
; -0.340 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.274      ;
; -0.310 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.243      ;
; -0.289 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.223      ;
; -0.279 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.213      ;
; -0.249 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.183      ;
; -0.201 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.073     ; 1.123      ;
; -0.176 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.108      ;
; -0.138 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 1.057      ;
; -0.136 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.070      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.414      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.414      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.414      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.414      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.414      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.414      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.414      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.414      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.414      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.414      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.414      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.414      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.414      ;
; -0.126 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.060      ;
; -0.112 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.046      ;
; -0.071 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.005      ;
; -0.060 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.994      ;
; -0.059 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.993      ;
; -0.054 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.973      ;
; -0.053 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.987      ;
; -0.050 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.984      ;
; -0.045 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.964      ;
; 0.058  ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.876      ;
; 0.070  ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.849      ;
; 0.071  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.848      ;
; 0.072  ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.847      ;
; 0.073  ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.846      ;
; 0.085  ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.834      ;
; 0.086  ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.848      ;
; 0.086  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.848      ;
; 0.209  ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.710      ;
; 0.209  ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.710      ;
; 0.210  ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.709      ;
; 0.210  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.709      ;
; 0.210  ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.709      ;
; 0.210  ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.709      ;
; 0.211  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.708      ;
; 0.211  ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.708      ;
; 0.211  ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.708      ;
; 0.212  ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.707      ;
; 0.212  ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.707      ;
; 0.212  ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.707      ;
; 0.212  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.707      ;
; 0.214  ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.720      ;
; 0.215  ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.719      ;
; 0.244  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.690      ;
; 0.297  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.637      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_ss_n'                                                                                                                    ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.431 ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.325      ; 1.924      ;
; -0.344 ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.459      ; 2.145      ;
; -0.329 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.351      ; 2.052      ;
; -0.328 ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.315      ; 2.017      ;
; -0.327 ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.373      ; 2.076      ;
; -0.319 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.321      ; 2.032      ;
; -0.309 ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.349      ; 2.070      ;
; -0.305 ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.349      ; 2.074      ;
; -0.296 ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.325      ; 2.059      ;
; -0.285 ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.325      ; 2.070      ;
; -0.273 ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.350      ; 2.107      ;
; -0.271 ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.314      ; 2.073      ;
; -0.244 ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.326      ; 2.112      ;
; -0.244 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.457      ; 2.243      ;
; -0.229 ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.312      ; 2.113      ;
; -0.198 ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.263      ; 2.095      ;
; -0.193 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.264      ; 2.101      ;
; -0.193 ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.263      ; 2.100      ;
; -0.190 ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.264      ; 2.104      ;
; -0.158 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.259      ; 2.131      ;
; -0.131 ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.258      ; 2.157      ;
; -0.114 ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.294      ; 2.210      ;
; -0.101 ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.324      ; 2.253      ;
; -0.076 ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.293      ; 2.247      ;
; 1.107  ; I2S:i2s_ports|l_sr_in[2]           ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.135     ; 0.512      ;
; 1.111  ; I2S:i2s_ports|l_sr_in[0]           ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.139     ; 0.512      ;
; 1.130  ; I2S:i2s_ports|l_sr_in[3]           ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.158     ; 0.512      ;
; 1.136  ; I2S:i2s_ports|l_sr_in[4]           ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.164     ; 0.512      ;
; 1.157  ; I2S:i2s_ports|l_sr_in[5]           ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.185     ; 0.512      ;
; 1.158  ; I2S:i2s_ports|l_sr_in[8]           ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.186     ; 0.512      ;
; 1.165  ; I2S:i2s_ports|l_sr_in[20]          ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.193     ; 0.512      ;
; 1.166  ; I2S:i2s_ports|l_sr_in[21]          ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.194     ; 0.512      ;
; 1.167  ; I2S:i2s_ports|l_sr_in[22]          ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.195     ; 0.512      ;
; 1.170  ; I2S:i2s_ports|l_sr_in[23]          ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.198     ; 0.512      ;
; 1.179  ; I2S:i2s_ports|l_sr_in[9]           ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.207     ; 0.512      ;
; 1.182  ; I2S:i2s_ports|l_sr_in[7]           ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.210     ; 0.512      ;
; 1.272  ; I2S:i2s_ports|l_sr_in[1]           ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.139     ; 0.673      ;
; 1.337  ; I2S:i2s_ports|l_sr_in[6]           ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.317     ; 0.560      ;
; 1.344  ; I2S:i2s_ports|l_sr_in[17]          ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.324     ; 0.560      ;
; 1.344  ; I2S:i2s_ports|l_sr_in[15]          ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.323     ; 0.561      ;
; 1.344  ; I2S:i2s_ports|l_sr_in[11]          ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.325     ; 0.559      ;
; 1.345  ; I2S:i2s_ports|l_sr_in[16]          ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.327     ; 0.558      ;
; 1.347  ; I2S:i2s_ports|l_sr_in[19]          ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.328     ; 0.559      ;
; 1.364  ; I2S:i2s_ports|l_sr_in[18]          ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.326     ; 0.578      ;
; 1.395  ; I2S:i2s_ports|l_sr_in[13]          ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.423     ; 0.512      ;
; 1.395  ; I2S:i2s_ports|l_sr_in[12]          ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.423     ; 0.512      ;
; 1.398  ; I2S:i2s_ports|l_sr_in[14]          ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.426     ; 0.512      ;
; 1.398  ; I2S:i2s_ports|l_sr_in[10]          ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.426     ; 0.512      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_sclk'                                                                                                                             ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.236 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.376      ; 2.799      ;
; 0.366 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.094      ; 2.647      ;
; 0.381 ; SPI_slave:rec_spi_ports|rd_add        ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[0]     ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[1]     ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[2]     ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[3]     ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[4]     ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[5]     ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[6]     ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[7]     ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[8]     ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[9]     ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[10]    ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[11]    ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[12]    ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[13]    ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[14]    ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[15]    ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[16]    ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[17]    ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[18]    ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[19]    ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[20]    ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[21]    ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[22]    ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[23]    ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.397 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.595      ;
; 0.401 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.599      ;
; 0.402 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.600      ;
; 0.402 ; SPI_slave:rec_spi_ports|bit_cnt[15]   ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.598      ;
; 0.403 ; SPI_slave:rec_spi_ports|bit_cnt[24]   ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.600      ;
; 0.403 ; SPI_slave:rec_spi_ports|bit_cnt[22]   ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.600      ;
; 0.404 ; SPI_slave:rec_spi_ports|bit_cnt[14]   ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.600      ;
; 0.406 ; SPI_slave:rec_spi_ports|bit_cnt[13]   ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.602      ;
; 0.415 ; SPI_slave:rec_spi_ports|bit_cnt[8]    ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.613      ;
; 0.416 ; SPI_slave:rec_spi_ports|bit_cnt[28]   ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.613      ;
; 0.417 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.094      ; 2.698      ;
; 0.418 ; SPI_slave:rec_spi_ports|bit_cnt[16]   ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.614      ;
; 0.427 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.347      ; 2.961      ;
; 0.463 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.236      ; 2.886      ;
; 0.470 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.072      ; 2.729      ;
; 0.471 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.072      ; 2.730      ;
; 0.479 ; SPI_slave:rec_spi_ports|bit_cnt[18]   ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.097      ; 0.733      ;
; 0.513 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.064      ; 2.764      ;
; 0.514 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.064      ; 2.765      ;
; 0.514 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.064      ; 2.765      ;
; 0.515 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.064      ; 2.766      ;
; 0.518 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.064      ; 2.769      ;
; 0.519 ; SPI_slave:rec_spi_ports|bit_cnt[25]   ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.066      ; 0.742      ;
; 0.522 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.376      ; 2.585      ;
; 0.533 ; SPI_slave:rec_spi_ports|bit_cnt[21]   ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.050      ; 0.740      ;
; 0.543 ; SPI_slave:rec_spi_ports|bit_cnt[31]   ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.740      ;
; 0.545 ; SPI_slave:rec_spi_ports|bit_cnt[23]   ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.742      ;
; 0.545 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.743      ;
; 0.547 ; SPI_slave:rec_spi_ports|bit_cnt[17]   ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.743      ;
; 0.548 ; SPI_slave:rec_spi_ports|bit_cnt[30]   ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.745      ;
; 0.557 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.397      ; 0.611      ;
; 0.558 ; SPI_slave:rec_spi_ports|bit_cnt[29]   ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.755      ;
; 0.559 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.757      ;
; 0.560 ; SPI_slave:rec_spi_ports|bit_cnt[12]   ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.756      ;
; 0.565 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.763      ;
; 0.588 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.050      ; 2.825      ;
; 0.591 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.094      ; 2.872      ;
; 0.595 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.094      ; 2.876      ;
; 0.598 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.104      ; 2.889      ;
; 0.598 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.094      ; 2.879      ;
; 0.620 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.870      ;
; 0.620 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.870      ;
; 0.621 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.871      ;
; 0.623 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.873      ;
; 0.624 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.874      ;
; 0.629 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.045      ; 0.831      ;
; 0.647 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.072      ; 2.906      ;
; 0.651 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.072      ; 2.910      ;
; 0.654 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.072      ; 2.913      ;
; 0.668 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.050      ; 2.905      ;
; 0.670 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.050      ; 2.907      ;
; 0.670 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.050      ; 2.907      ;
; 0.673 ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.110      ; 0.470      ;
; 0.677 ; SPI_slave:rec_spi_ports|bit_cnt[24]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.263      ; 0.597      ;
; 0.677 ; SPI_slave:rec_spi_ports|bit_cnt[22]   ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.263      ; 0.597      ;
; 0.678 ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.105      ; 0.470      ;
; 0.678 ; SPI_slave:rec_spi_ports|bit_cnt[31]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.397      ; 0.732      ;
; 0.678 ; SPI_slave:rec_spi_ports|bit_cnt[15]   ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.264      ; 0.599      ;
; 0.679 ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.106      ; 0.472      ;
; 0.679 ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.117      ; 0.483      ;
; 0.682 ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.103      ; 0.472      ;
; 0.706 ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.211      ; 0.604      ;
; 0.707 ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.214      ; 0.608      ;
; 0.711 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.347      ; 2.745      ;
; 0.712 ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.211      ; 0.610      ;
; 0.713 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.236      ; 2.636      ;
; 0.753 ; SPI_slave:rec_spi_ports|bit_cnt[20]   ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.397      ; 0.807      ;
; 0.770 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.150      ; 1.077      ;
; 0.772 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.150      ; 1.079      ;
; 0.776 ; SPI_slave:rec_spi_ports|bit_cnt[30]   ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.397      ; 0.830      ;
; 0.782 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.080      ; 1.019      ;
; 0.782 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.045      ; 0.984      ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2s_clk'                                                                                               ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.372 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.590      ;
; 0.379 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.612      ;
; 0.379 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.612      ;
; 0.379 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.612      ;
; 0.379 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.612      ;
; 0.379 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.612      ;
; 0.380 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.613      ;
; 0.380 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.613      ;
; 0.380 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.613      ;
; 0.380 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.613      ;
; 0.380 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.613      ;
; 0.381 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.614      ;
; 0.381 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.614      ;
; 0.381 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.614      ;
; 0.402 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.620      ;
; 0.403 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.621      ;
; 0.483 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.716      ;
; 0.484 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.717      ;
; 0.485 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.718      ;
; 0.486 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.719      ;
; 0.505 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.738      ;
; 0.527 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.745      ;
; 0.535 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.753      ;
; 0.553 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.771      ;
; 0.582 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.800      ;
; 0.611 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.844      ;
; 0.646 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.864      ;
; 0.649 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.882      ;
; 0.670 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.888      ;
; 0.679 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.897      ;
; 0.683 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.901      ;
; 0.733 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.951      ;
; 0.735 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.968      ;
; 0.753 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.971      ;
; 0.753 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.971      ;
; 0.789 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.079      ; 1.025      ;
; 0.792 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.008      ;
; 0.846 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.431      ;
; 0.846 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.431      ;
; 0.846 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.431      ;
; 0.846 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.431      ;
; 0.846 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.431      ;
; 0.846 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.431      ;
; 0.846 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.431      ;
; 0.846 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.431      ;
; 0.846 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.431      ;
; 0.846 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.431      ;
; 0.846 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.431      ;
; 0.846 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.431      ;
; 0.846 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.431      ;
; 0.879 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.097      ;
; 0.887 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.073      ; 1.117      ;
; 0.907 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.125      ;
; 0.916 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.134      ;
; 0.935 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.152      ;
; 0.962 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.180      ;
; 1.046 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.063      ; 1.266      ;
; 1.109 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.327      ;
; 1.141 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.359      ;
; 1.151 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.369      ;
; 1.161 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.379      ;
; 1.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.431      ; 1.843      ;
; 1.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.431      ; 1.843      ;
; 1.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.431      ; 1.843      ;
; 1.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.431      ; 1.843      ;
; 1.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.431      ; 1.843      ;
; 1.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.431      ; 1.843      ;
; 1.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.431      ; 1.843      ;
; 1.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.431      ; 1.843      ;
; 1.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.431      ; 1.843      ;
; 1.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.431      ; 1.843      ;
; 1.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.431      ; 1.843      ;
; 1.293 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.511      ;
; 1.348 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.566      ;
; 1.557 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.773      ;
; 1.557 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.773      ;
; 1.557 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.773      ;
; 1.557 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.773      ;
; 1.557 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.773      ;
; 1.588 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.804      ;
; 1.588 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.804      ;
; 1.588 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.804      ;
; 1.588 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.804      ;
; 1.588 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.804      ;
; 1.590 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.806      ;
; 1.590 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.806      ;
; 1.590 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.806      ;
; 1.590 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.806      ;
; 1.606 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.823      ;
; 1.606 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.823      ;
; 1.606 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.823      ;
; 1.606 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.823      ;
; 1.606 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.823      ;
; 1.623 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.841      ;
; 1.623 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.841      ;
; 1.623 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.841      ;
; 1.623 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.841      ;
; 1.623 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.841      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_sclk'                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.393 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.593      ;
; 0.393 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.593      ;
; 0.393 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.593      ;
; 0.394 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.594      ;
; 0.394 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.594      ;
; 0.396 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.595      ;
; 0.404 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.604      ;
; 0.417 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.617      ;
; 0.419 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.619      ;
; 0.420 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.620      ;
; 0.505 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.074      ; 0.736      ;
; 0.527 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.220      ; 0.904      ;
; 0.527 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.727      ;
; 0.528 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.728      ;
; 0.535 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.735      ;
; 0.535 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.735      ;
; 0.543 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.743      ;
; 0.563 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.763      ;
; 0.602 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.322      ; 1.081      ;
; 0.643 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.582      ; 3.412      ;
; 0.648 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.550      ; 3.385      ;
; 0.673 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.873      ;
; 0.674 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.539      ; 1.370      ;
; 0.675 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.874      ;
; 0.683 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.785      ; 3.655      ;
; 0.694 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.530      ; 3.411      ;
; 0.696 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.896      ;
; 0.700 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.692      ; 3.579      ;
; 0.715 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.529      ; 1.401      ;
; 0.716 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.550      ; 3.453      ;
; 0.718 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.550      ; 3.455      ;
; 0.753 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.527      ; 3.467      ;
; 0.754 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.527      ; 3.468      ;
; 0.755 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.527      ; 3.469      ;
; 0.759 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.527      ; 3.473      ;
; 0.763 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.530      ; 3.480      ;
; 0.765 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.580      ; 3.532      ;
; 0.767 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.530      ; 3.484      ;
; 0.769 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.580      ; 3.536      ;
; 0.770 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.074      ; 1.001      ;
; 0.770 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.530      ; 3.487      ;
; 0.785 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.550      ; 3.522      ;
; 0.804 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.580      ; 3.571      ;
; 0.806 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.580      ; 3.573      ;
; 0.817 ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 1.017      ;
; 0.818 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.527      ; 3.532      ;
; 0.821 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.018      ;
; 0.824 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.512      ; 3.523      ;
; 0.852 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.550      ; 3.589      ;
; 0.878 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.512      ; 3.577      ;
; 0.880 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.512      ; 3.579      ;
; 0.883 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.512      ; 3.582      ;
; 0.884 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.550      ; 3.621      ;
; 0.906 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.054      ; 1.117      ;
; 0.912 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.780      ; 3.879      ;
; 0.915 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.306      ; 1.378      ;
; 0.923 ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 1.123      ;
; 0.942 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.130      ; 1.229      ;
; 0.950 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.512      ; 3.649      ;
; 1.000 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.785      ; 3.472      ;
; 1.011 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.210      ;
; 1.022 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.219      ;
; 1.023 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.221      ;
; 1.023 ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.222      ;
; 1.038 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.692      ; 3.417      ;
; 1.039 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.394      ; 1.590      ;
; 1.047 ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.246      ;
; 1.084 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.283      ;
; 1.084 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.399      ; 1.640      ;
; 1.093 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.292      ;
; 1.098 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.452      ; 1.207      ;
; 1.103 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.238      ; 0.998      ;
; 1.106 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.305      ;
; 1.113 ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.312      ;
; 1.126 ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.094      ; 1.377      ;
; 1.127 ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.325      ;
; 1.142 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.452      ; 1.251      ;
; 1.187 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.386      ;
; 1.189 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.780      ; 3.656      ;
; 1.196 ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.395      ;
; 1.238 ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 1.438      ;
; 1.248 ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 1.448      ;
; 1.272 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.062      ; 1.491      ;
; 1.288 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.331      ; 1.276      ;
; 1.301 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.128      ; 1.586      ;
; 1.314 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.582      ; 3.583      ;
; 1.323 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.010      ; 1.490      ;
; 1.339 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.550      ; 3.576      ;
; 1.355 ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.099      ; 1.611      ;
; 1.365 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.530      ; 3.582      ;
; 1.368 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.394      ; 1.919      ;
; 1.371 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.550      ; 3.608      ;
; 1.375 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.550      ; 3.612      ;
; 1.382 ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.055      ; 1.594      ;
; 1.389 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.238      ; 1.284      ;
; 1.409 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.550      ; 3.646      ;
; 1.435 ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.083      ; 1.675      ;
; 1.436 ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.176      ; 1.769      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ecg_sclk'                                                                                              ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.135 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.429      ; 5.049      ;
; -2.135 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.429      ; 5.049      ;
; -2.135 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.429      ; 5.049      ;
; -2.135 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.429      ; 5.049      ;
; -2.135 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.429      ; 5.049      ;
; -2.118 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.452      ; 5.055      ;
; -2.118 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.452      ; 5.055      ;
; -2.118 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.452      ; 5.055      ;
; -2.118 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.452      ; 5.055      ;
; -2.118 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.452      ; 5.055      ;
; -2.118 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.452      ; 5.055      ;
; -1.723 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.415      ; 4.623      ;
; -1.723 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.415      ; 4.623      ;
; -1.723 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.415      ; 4.623      ;
; -1.723 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.415      ; 4.623      ;
; -1.723 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.415      ; 4.623      ;
; -1.708 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.433      ; 4.626      ;
; -1.708 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.433      ; 4.626      ;
; -1.708 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.433      ; 4.626      ;
; -1.708 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.433      ; 4.626      ;
; -1.661 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.480      ; 4.626      ;
; -1.661 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.480      ; 4.626      ;
; -1.661 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.480      ; 4.626      ;
; -1.661 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.480      ; 4.626      ;
; -1.477 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.429      ; 4.891      ;
; -1.477 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.429      ; 4.891      ;
; -1.477 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.429      ; 4.891      ;
; -1.477 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.429      ; 4.891      ;
; -1.477 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.429      ; 4.891      ;
; -1.452 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.452      ; 4.889      ;
; -1.452 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.452      ; 4.889      ;
; -1.452 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.452      ; 4.889      ;
; -1.452 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.452      ; 4.889      ;
; -1.452 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.452      ; 4.889      ;
; -1.452 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.452      ; 4.889      ;
; -1.082 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.415      ; 4.482      ;
; -1.082 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.415      ; 4.482      ;
; -1.082 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.415      ; 4.482      ;
; -1.082 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.415      ; 4.482      ;
; -1.082 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.415      ; 4.482      ;
; -1.067 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.433      ; 4.485      ;
; -1.067 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.433      ; 4.485      ;
; -1.067 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.433      ; 4.485      ;
; -1.067 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.433      ; 4.485      ;
; -1.020 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.480      ; 4.485      ;
; -1.020 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.480      ; 4.485      ;
; -1.020 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.480      ; 4.485      ;
; -1.020 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.480      ; 4.485      ;
; -1.011 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.207      ; 3.703      ;
; -1.003 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.215      ; 3.703      ;
; -1.003 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.215      ; 3.703      ;
; -0.896 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.998      ; 3.379      ;
; -0.896 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.998      ; 3.379      ;
; -0.896 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.998      ; 3.379      ;
; -0.896 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.998      ; 3.379      ;
; -0.896 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.998      ; 3.379      ;
; -0.896 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.998      ; 3.379      ;
; -0.885 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.158      ; 3.528      ;
; -0.764 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.454      ; 3.703      ;
; -0.764 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.454      ; 3.703      ;
; -0.764 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.454      ; 3.703      ;
; -0.764 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.454      ; 3.703      ;
; -0.764 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.454      ; 3.703      ;
; -0.764 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.454      ; 3.703      ;
; -0.764 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.454      ; 3.703      ;
; -0.758 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.008      ; 3.251      ;
; -0.758 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.008      ; 3.251      ;
; -0.758 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.008      ; 3.251      ;
; -0.758 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.008      ; 3.251      ;
; -0.758 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.008      ; 3.251      ;
; -0.758 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.008      ; 3.251      ;
; -0.758 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.008      ; 3.251      ;
; -0.758 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.008      ; 3.251      ;
; -0.758 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.008      ; 3.251      ;
; -0.758 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.008      ; 3.251      ;
; -0.758 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.008      ; 3.251      ;
; -0.758 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.008      ; 3.251      ;
; -0.758 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.008      ; 3.251      ;
; -0.758 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.008      ; 3.251      ;
; -0.758 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.008      ; 3.251      ;
; -0.758 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.008      ; 3.251      ;
; -0.638 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.679      ; 3.802      ;
; -0.525 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.594      ; 3.604      ;
; -0.482 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.683      ; 3.650      ;
; -0.307 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.679      ; 3.971      ;
; -0.265 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.207      ; 3.457      ;
; -0.257 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.215      ; 3.457      ;
; -0.257 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.215      ; 3.457      ;
; -0.227 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.594      ; 3.806      ;
; -0.171 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.683      ; 3.839      ;
; -0.155 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.998      ; 3.138      ;
; -0.155 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.998      ; 3.138      ;
; -0.155 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.998      ; 3.138      ;
; -0.155 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.998      ; 3.138      ;
; -0.155 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.998      ; 3.138      ;
; -0.155 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.998      ; 3.138      ;
; -0.140 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.158      ; 3.283      ;
; 0.009  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.008      ; 2.984      ;
; 0.009  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.008      ; 2.984      ;
; 0.009  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.008      ; 2.984      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rec_sclk'                                                                                              ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.368 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.265      ; 3.118      ;
; -0.263 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.158      ; 2.906      ;
; -0.171 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.292      ; 2.948      ;
; -0.055 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.993      ; 2.533      ;
; -0.055 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.993      ; 2.533      ;
; -0.055 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.993      ; 2.533      ;
; -0.055 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.993      ; 2.533      ;
; -0.055 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.993      ; 2.533      ;
; -0.052 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.265      ; 3.302      ;
; -0.013 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.986      ; 2.484      ;
; -0.013 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.986      ; 2.484      ;
; -0.013 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.986      ; 2.484      ;
; -0.013 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.986      ; 2.484      ;
; -0.013 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.986      ; 2.484      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.973      ; 2.461      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.973      ; 2.461      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.973      ; 2.461      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.973      ; 2.461      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.986      ; 2.474      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.986      ; 2.474      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.986      ; 2.474      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.986      ; 2.474      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.986      ; 2.474      ;
; 0.001  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.959      ; 2.443      ;
; 0.001  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.959      ; 2.443      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.979      ; 2.457      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.979      ; 2.457      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.979      ; 2.457      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.979      ; 2.457      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.979      ; 2.457      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.979      ; 2.457      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.979      ; 2.457      ;
; 0.023  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.985      ; 2.447      ;
; 0.023  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.985      ; 2.447      ;
; 0.023  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.985      ; 2.447      ;
; 0.023  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.985      ; 2.447      ;
; 0.025  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.015      ; 2.475      ;
; 0.025  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.015      ; 2.475      ;
; 0.025  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.015      ; 2.475      ;
; 0.025  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.015      ; 2.475      ;
; 0.025  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.015      ; 2.475      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.949      ; 2.402      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.949      ; 2.402      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.949      ; 2.402      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.949      ; 2.402      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.949      ; 2.402      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.949      ; 2.402      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.949      ; 2.402      ;
; 0.036  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.158      ; 3.107      ;
; 0.042  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.992      ; 2.435      ;
; 0.042  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.992      ; 2.435      ;
; 0.042  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.992      ; 2.435      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.013      ; 2.407      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.013      ; 2.407      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.013      ; 2.407      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.013      ; 2.407      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.013      ; 2.407      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.013      ; 2.407      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.013      ; 2.407      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.013      ; 2.407      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.013      ; 2.407      ;
; 0.124  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.024      ; 2.385      ;
; 0.126  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.292      ; 3.151      ;
; 0.654  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.993      ; 2.324      ;
; 0.654  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.993      ; 2.324      ;
; 0.654  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.993      ; 2.324      ;
; 0.654  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.993      ; 2.324      ;
; 0.654  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.993      ; 2.324      ;
; 0.672  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.986      ; 2.299      ;
; 0.672  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.986      ; 2.299      ;
; 0.672  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.986      ; 2.299      ;
; 0.672  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.986      ; 2.299      ;
; 0.672  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.986      ; 2.299      ;
; 0.673  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.959      ; 2.271      ;
; 0.673  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.959      ; 2.271      ;
; 0.678  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.973      ; 2.280      ;
; 0.678  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.973      ; 2.280      ;
; 0.678  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.973      ; 2.280      ;
; 0.678  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.973      ; 2.280      ;
; 0.683  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.986      ; 2.288      ;
; 0.683  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.986      ; 2.288      ;
; 0.683  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.986      ; 2.288      ;
; 0.683  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.986      ; 2.288      ;
; 0.683  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.986      ; 2.288      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.979      ; 2.265      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.979      ; 2.265      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.979      ; 2.265      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.979      ; 2.265      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.979      ; 2.265      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.979      ; 2.265      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.979      ; 2.265      ;
; 0.704  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.949      ; 2.230      ;
; 0.704  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.949      ; 2.230      ;
; 0.704  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.949      ; 2.230      ;
; 0.704  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.949      ; 2.230      ;
; 0.704  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.949      ; 2.230      ;
; 0.704  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.949      ; 2.230      ;
; 0.704  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.949      ; 2.230      ;
; 0.719  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.985      ; 2.251      ;
; 0.719  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.985      ; 2.251      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.147 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.104      ; 2.144      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.092      ; 2.158      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.092      ; 2.158      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.092      ; 2.158      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.092      ; 2.158      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.092      ; 2.158      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.092      ; 2.158      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.092      ; 2.158      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.092      ; 2.158      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.092      ; 2.158      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.071      ; 2.181      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.071      ; 2.181      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.071      ; 2.181      ;
; -0.076 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.094      ; 2.205      ;
; -0.076 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.094      ; 2.205      ;
; -0.076 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.094      ; 2.205      ;
; -0.076 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.094      ; 2.205      ;
; -0.076 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.094      ; 2.205      ;
; -0.073 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.062      ; 2.176      ;
; -0.073 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.062      ; 2.176      ;
; -0.073 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.062      ; 2.176      ;
; -0.073 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.062      ; 2.176      ;
; -0.057 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.026      ; 2.156      ;
; -0.057 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.026      ; 2.156      ;
; -0.057 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.026      ; 2.156      ;
; -0.057 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.026      ; 2.156      ;
; -0.057 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.026      ; 2.156      ;
; -0.057 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.026      ; 2.156      ;
; -0.057 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.026      ; 2.156      ;
; -0.053 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.056      ; 2.190      ;
; -0.053 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.056      ; 2.190      ;
; -0.053 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.056      ; 2.190      ;
; -0.053 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.056      ; 2.190      ;
; -0.053 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.056      ; 2.190      ;
; -0.053 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.056      ; 2.190      ;
; -0.053 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.056      ; 2.190      ;
; -0.039 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.064      ; 2.212      ;
; -0.039 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.064      ; 2.212      ;
; -0.039 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.064      ; 2.212      ;
; -0.039 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.064      ; 2.212      ;
; -0.039 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.064      ; 2.212      ;
; -0.032 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.050      ; 2.205      ;
; -0.032 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.050      ; 2.205      ;
; -0.032 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.050      ; 2.205      ;
; -0.032 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.050      ; 2.205      ;
; -0.028 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.036      ; 2.195      ;
; -0.028 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.036      ; 2.195      ;
; -0.028 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.222      ;
; -0.028 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.222      ;
; -0.028 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.222      ;
; -0.028 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.222      ;
; -0.028 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.222      ;
; -0.012 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.072      ; 2.247      ;
; -0.012 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.072      ; 2.247      ;
; -0.012 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.072      ; 2.247      ;
; -0.012 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.072      ; 2.247      ;
; -0.012 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.072      ; 2.247      ;
; 0.393  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.347      ; 2.927      ;
; 0.403  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.376      ; 2.966      ;
; 0.487  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.236      ; 2.910      ;
; 0.516  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.104      ; 2.307      ;
; 0.550  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.092      ; 2.329      ;
; 0.550  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.092      ; 2.329      ;
; 0.550  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.092      ; 2.329      ;
; 0.550  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.092      ; 2.329      ;
; 0.550  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.092      ; 2.329      ;
; 0.550  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.092      ; 2.329      ;
; 0.550  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.092      ; 2.329      ;
; 0.550  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.092      ; 2.329      ;
; 0.550  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.092      ; 2.329      ;
; 0.598  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.071      ; 2.356      ;
; 0.598  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.071      ; 2.356      ;
; 0.598  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.071      ; 2.356      ;
; 0.611  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.026      ; 2.324      ;
; 0.611  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.026      ; 2.324      ;
; 0.611  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.026      ; 2.324      ;
; 0.611  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.026      ; 2.324      ;
; 0.611  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.026      ; 2.324      ;
; 0.611  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.026      ; 2.324      ;
; 0.611  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.026      ; 2.324      ;
; 0.613  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.094      ; 2.394      ;
; 0.613  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.094      ; 2.394      ;
; 0.613  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.094      ; 2.394      ;
; 0.613  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.094      ; 2.394      ;
; 0.613  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.094      ; 2.394      ;
; 0.618  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.062      ; 2.367      ;
; 0.618  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.062      ; 2.367      ;
; 0.618  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.062      ; 2.367      ;
; 0.618  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.062      ; 2.367      ;
; 0.634  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.056      ; 2.377      ;
; 0.634  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.056      ; 2.377      ;
; 0.634  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.056      ; 2.377      ;
; 0.634  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.056      ; 2.377      ;
; 0.634  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.056      ; 2.377      ;
; 0.634  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.056      ; 2.377      ;
; 0.634  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.056      ; 2.377      ;
; 0.640  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.036      ; 2.363      ;
; 0.640  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.036      ; 2.363      ;
; 0.643  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.050      ; 2.380      ;
; 0.643  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.050      ; 2.380      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ecg_sclk'                                                                                              ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.540 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.553      ; 3.280      ;
; 0.540 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.553      ; 3.280      ;
; 0.540 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.553      ; 3.280      ;
; 0.540 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.553      ; 3.280      ;
; 0.540 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.553      ; 3.280      ;
; 0.540 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.553      ; 3.280      ;
; 0.540 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.553      ; 3.280      ;
; 0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.088      ; 2.879      ;
; 0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.088      ; 2.879      ;
; 0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.088      ; 2.879      ;
; 0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.088      ; 2.879      ;
; 0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.088      ; 2.879      ;
; 0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.088      ; 2.879      ;
; 0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.088      ; 2.879      ;
; 0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.088      ; 2.879      ;
; 0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.088      ; 2.879      ;
; 0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.088      ; 2.879      ;
; 0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.088      ; 2.879      ;
; 0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.088      ; 2.879      ;
; 0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.088      ; 2.879      ;
; 0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.088      ; 2.879      ;
; 0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.088      ; 2.879      ;
; 0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.088      ; 2.879      ;
; 0.670 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.692      ; 3.549      ;
; 0.720 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.785      ; 3.692      ;
; 0.735 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.244      ; 3.166      ;
; 0.762 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.078      ; 3.027      ;
; 0.762 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.078      ; 3.027      ;
; 0.762 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.078      ; 3.027      ;
; 0.762 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.078      ; 3.027      ;
; 0.762 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.078      ; 3.027      ;
; 0.762 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.078      ; 3.027      ;
; 0.791 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.780      ; 3.758      ;
; 0.842 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.304      ; 3.333      ;
; 0.842 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.304      ; 3.333      ;
; 0.851 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.295      ; 3.333      ;
; 0.969 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.692      ; 3.348      ;
; 1.025 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.785      ; 3.497      ;
; 1.114 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.780      ; 3.581      ;
; 1.331 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.553      ; 3.571      ;
; 1.331 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.553      ; 3.571      ;
; 1.331 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.553      ; 3.571      ;
; 1.331 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.553      ; 3.571      ;
; 1.331 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.553      ; 3.571      ;
; 1.331 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.553      ; 3.571      ;
; 1.331 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.553      ; 3.571      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.088      ; 3.138      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.088      ; 3.138      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.088      ; 3.138      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.088      ; 3.138      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.088      ; 3.138      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.088      ; 3.138      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.088      ; 3.138      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.088      ; 3.138      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.088      ; 3.138      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.088      ; 3.138      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.088      ; 3.138      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.088      ; 3.138      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.088      ; 3.138      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.088      ; 3.138      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.088      ; 3.138      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.088      ; 3.138      ;
; 1.473 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.244      ; 3.404      ;
; 1.496 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.078      ; 3.261      ;
; 1.496 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.078      ; 3.261      ;
; 1.496 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.078      ; 3.261      ;
; 1.496 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.078      ; 3.261      ;
; 1.496 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.078      ; 3.261      ;
; 1.496 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.078      ; 3.261      ;
; 1.554 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.580      ; 4.321      ;
; 1.554 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.580      ; 4.321      ;
; 1.554 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.580      ; 4.321      ;
; 1.554 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.580      ; 4.321      ;
; 1.581 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.304      ; 3.572      ;
; 1.581 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.304      ; 3.572      ;
; 1.590 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.295      ; 3.572      ;
; 1.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.530      ; 4.321      ;
; 1.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.530      ; 4.321      ;
; 1.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.530      ; 4.321      ;
; 1.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.530      ; 4.321      ;
; 1.619 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.512      ; 4.318      ;
; 1.619 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.512      ; 4.318      ;
; 1.619 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.512      ; 4.318      ;
; 1.619 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.512      ; 4.318      ;
; 1.619 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.512      ; 4.318      ;
; 1.971 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.550      ; 4.708      ;
; 1.971 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.550      ; 4.708      ;
; 1.971 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.550      ; 4.708      ;
; 1.971 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.550      ; 4.708      ;
; 1.971 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.550      ; 4.708      ;
; 1.971 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.550      ; 4.708      ;
; 1.997 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.527      ; 4.711      ;
; 1.997 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.527      ; 4.711      ;
; 1.997 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.527      ; 4.711      ;
; 1.997 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.527      ; 4.711      ;
; 1.997 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.527      ; 4.711      ;
; 2.191 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.580      ; 4.458      ;
; 2.191 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.580      ; 4.458      ;
; 2.191 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.580      ; 4.458      ;
; 2.191 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.580      ; 4.458      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; 0.108  ; 0.324        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; 0.108  ; 0.324        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; 0.108  ; 0.324        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; 0.108  ; 0.324        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; 0.108  ; 0.324        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; 0.108  ; 0.324        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; 0.131  ; 0.347        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'                                                        ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datac         ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datac         ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datac         ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad          ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.617  ; 0.617        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad          ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_ss_n'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; 0.306  ; 0.306        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.307  ; 0.307        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.307  ; 0.307        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datab          ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datab          ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|datab          ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|datab          ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|datab         ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|datab          ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datab          ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datab          ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datab          ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datab          ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datab          ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datac          ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|datac         ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datab          ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|datac         ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datac         ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datac         ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|datac         ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datac            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datac            ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                          ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|datac         ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 3.112 ; 3.490 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.473 ; 1.636 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.317 ; 3.721 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 2.941 ; 3.399 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.480 ; 4.011 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 3.157 ; 3.601 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 2.349 ; 2.844 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.537 ; 3.143 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 2.484 ; 3.009 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.390 ; 2.847 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 2.449 ; 3.043 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 1.922 ; 2.352 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 2.735 ; 3.226 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 1.877 ; 2.320 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.534 ; 2.961 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 2.697 ; 3.309 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 2.166 ; 2.568 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 1.774 ; 2.206 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 2.579 ; 3.162 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 3.157 ; 3.601 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 2.752 ; 3.263 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 2.616 ; 3.127 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 2.497 ; 3.031 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 2.280 ; 2.770 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 2.159 ; 2.572 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 1.704 ; 2.137 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 1.714 ; 2.141 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.750 ; 3.347 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 2.543 ; 3.156 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.911 ; 3.384 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.885 ; 4.352 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 2.746 ; 3.174 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 2.753 ; 3.173 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.215 ; 1.389 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.207 ; 3.603 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 2.624 ; 3.040 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.421 ; 3.936 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.627 ; 4.105 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 1.142 ; 1.563 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.756 ; 1.247 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.742 ; 1.320 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.736 ; 1.226 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.580 ; 1.005 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.732 ; 1.254 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.255 ; 0.691 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 1.081 ; 1.559 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.270 ; 0.701 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 1.142 ; 1.563 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.960 ; 1.493 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.609 ; 1.005 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.298 ; 0.721 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.802 ; 1.353 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 1.043 ; 1.457 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.893 ; 1.381 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.598 ; 1.072 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.726 ; 1.241 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.535 ; 1.036 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.435 ; 0.850 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.097 ; 0.539 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.113 ; 0.540 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.689 ; 1.182 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.854 ; 1.372 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.909 ; 1.324 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 1.995 ; 2.491 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 2.033 ; 2.549 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 3.177 ; 3.681 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; 3.601 ; 4.012 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.522 ; 1.635 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.833 ; 4.285 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.577 ; 3.997 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 3.267 ; 3.680 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 3.036 ; 3.455 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 3.057 ; 3.472 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.732 ; 0.871 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.853 ; 3.256 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.037 ; 3.453 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.717 ; 3.144 ; Fall       ; rec_sclk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -2.639 ; -3.021 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.673 ; -0.844 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.852 ; -3.233 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -2.486 ; -2.922 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.979 ; -3.475 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -1.290 ; -1.687 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.914 ; -2.394 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -2.044 ; -2.620 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.995 ; -2.491 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.904 ; -2.337 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.973 ; -2.517 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.460 ; -1.866 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -2.239 ; -2.701 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.449 ; -1.863 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -2.049 ; -2.450 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -2.165 ; -2.712 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.736 ; -2.129 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.362 ; -1.782 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -2.087 ; -2.639 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -2.638 ; -3.034 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -2.210 ; -2.698 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -2.038 ; -2.528 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -2.042 ; -2.544 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.845 ; -2.323 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.728 ; -2.131 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.290 ; -1.687 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.299 ; -1.692 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -2.217 ; -2.746 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -2.018 ; -2.563 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -2.270 ; -2.747 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.971 ; -3.424 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -1.273 ; -1.723 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -2.254 ; -2.688 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.530 ; -0.713 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.723 ; -3.111 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -2.153 ; -2.537 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.906 ; -3.394 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.782 ; -3.217 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.816  ; 0.400  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.318  ; -0.160 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.196  ; -0.352 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.326  ; -0.153 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.336  ; -0.064 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.330  ; -0.179 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.816  ; 0.400  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.010  ; -0.445 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.791  ; 0.386  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; -0.051 ; -0.451 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.140  ; -0.369 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.464  ; 0.077  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.743  ; 0.345  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.122  ; -0.399 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.054  ; -0.340 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.036  ; -0.424 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.356  ; -0.093 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.198  ; -0.293 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.423  ; -0.052 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.517  ; 0.124  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.813  ; 0.392  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.787  ; 0.380  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.232  ; -0.232 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.227  ; -0.267 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.160  ; -0.246 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -1.137 ; -1.587 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -1.653 ; -2.155 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -2.064 ; -2.512 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; -3.149 ; -3.561 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.396 ; -0.577 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -3.321 ; -3.733 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -3.130 ; -3.518 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.839 ; -3.233 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -1.558 ; -1.966 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -2.539 ; -2.939 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.052 ; -0.266 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.417 ; -2.809 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.508 ; -2.908 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.300 ; -2.715 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 6.152 ; 6.161 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 6.872 ; 6.827 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.892 ; 6.823 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 6.292 ; 5.946 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 6.342 ; 6.199 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.414 ; 6.366 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 6.292 ; 5.946 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 6.342 ; 6.199 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.414 ; 6.366 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 6.868 ; 6.864 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.953 ; 5.962 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 6.769 ; 6.740 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 5.912 ; 5.902 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 6.362 ; 6.370 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 5.888 ; 5.887 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 6.055 ; 6.023 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 5.658 ; 5.645 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 6.805 ; 6.864 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 6.229 ; 6.253 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 6.357 ; 6.396 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 6.073 ; 6.040 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 6.827 ; 6.851 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 6.516 ; 6.540 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 6.125 ; 6.133 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 6.117 ; 6.100 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 5.919 ; 5.896 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.643 ; 5.631 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 6.279 ; 6.244 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 6.711 ; 6.737 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.868 ; 6.864 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 6.703 ; 6.682 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 6.405 ; 6.385 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 6.229 ; 6.256 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 5.889 ; 5.866 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 8.652 ; 8.811 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 5.937 ; 5.972 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 6.685 ; 6.843 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 6.558 ; 6.683 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 6.412 ; 6.439 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 6.421 ; 6.453 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 6.263 ; 6.273 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 5.790 ; 5.759 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 6.347 ; 6.326 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 5.745 ; 5.731 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 7.338 ; 7.481 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 6.816 ; 6.902 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 5.898 ; 5.855 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 6.354 ; 6.396 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 6.357 ; 6.344 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 6.773 ; 6.877 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.854 ; 5.868 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 5.826 ; 5.836 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 7.175 ; 7.253 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 6.036 ; 6.002 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 8.652 ; 8.811 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 7.315 ; 7.489 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 7.587 ; 7.803 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 6.847 ; 6.884 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 7.863 ; 8.130 ; Rise       ; i2s_clk         ;
; rec_miso           ; rec_sclk   ; 5.382 ; 5.350 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 6.326 ; 6.314 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 6.346 ; 6.299 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 5.967 ; 5.907 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 6.243 ; 5.913 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.471 ; 5.370 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.355 ; 5.211 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.218 ; 5.048 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 6.243 ; 5.913 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.471 ; 5.370 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.355 ; 5.211 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 8.660 ; 8.699 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 8.184 ; 8.141 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 7.999 ; 7.980 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 8.311 ; 8.282 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 8.060 ; 8.032 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 7.829 ; 7.862 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 7.914 ; 7.882 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 7.817 ; 7.784 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 7.977 ; 7.958 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]    ; rec_ss_n   ; 7.617 ; 7.552 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]    ; rec_ss_n   ; 8.293 ; 8.288 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]   ; rec_ss_n   ; 8.660 ; 8.699 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]   ; rec_ss_n   ; 8.037 ; 7.996 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]   ; rec_ss_n   ; 8.333 ; 8.364 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]   ; rec_ss_n   ; 7.736 ; 7.648 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]   ; rec_ss_n   ; 7.370 ; 7.300 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]   ; rec_ss_n   ; 7.917 ; 7.891 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]   ; rec_ss_n   ; 7.911 ; 7.895 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]   ; rec_ss_n   ; 7.927 ; 7.887 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]   ; rec_ss_n   ; 7.460 ; 7.382 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]   ; rec_ss_n   ; 7.465 ; 7.384 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]   ; rec_ss_n   ; 8.051 ; 8.065 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]   ; rec_ss_n   ; 7.461 ; 7.380 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]   ; rec_ss_n   ; 7.713 ; 7.623 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]   ; rec_ss_n   ; 7.550 ; 7.474 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.218 ; 5.048 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.999 ; 6.006 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 6.645 ; 6.568 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.659 ; 6.599 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 6.147 ; 5.809 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.919 ; 5.951 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.042 ; 6.043 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 6.147 ; 5.809 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.919 ; 5.951 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.042 ; 6.043 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 5.520 ; 5.507 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.821 ; 5.829 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 6.602 ; 6.572 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 5.780 ; 5.768 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 6.212 ; 6.217 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 5.756 ; 5.753 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.917 ; 5.884 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 5.536 ; 5.521 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 6.637 ; 6.692 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 6.084 ; 6.104 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 6.212 ; 6.249 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 5.934 ; 5.900 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 6.664 ; 6.686 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 6.359 ; 6.380 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.984 ; 5.989 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 5.975 ; 5.957 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 5.785 ; 5.761 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.520 ; 5.507 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 6.131 ; 6.095 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 6.548 ; 6.571 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.698 ; 6.693 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 6.540 ; 6.518 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 6.253 ; 6.232 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 6.084 ; 6.107 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 5.757 ; 5.733 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 5.620 ; 5.603 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 5.806 ; 5.839 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 6.528 ; 6.680 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 6.400 ; 6.517 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 6.262 ; 6.286 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 6.275 ; 6.305 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 6.123 ; 6.132 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 5.664 ; 5.632 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 6.205 ; 6.184 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 5.620 ; 5.603 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 7.202 ; 7.343 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 6.647 ; 6.727 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 5.766 ; 5.723 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 6.210 ; 6.250 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 6.212 ; 6.200 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 6.657 ; 6.760 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.731 ; 5.744 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 5.704 ; 5.713 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 7.043 ; 7.120 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 5.903 ; 5.868 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 8.418 ; 8.570 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 7.134 ; 7.301 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 7.396 ; 7.602 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 6.685 ; 6.719 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 7.659 ; 7.915 ; Rise       ; i2s_clk         ;
; rec_miso           ; rec_sclk   ; 5.263 ; 5.230 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 6.128 ; 6.084 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 6.142 ; 6.063 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 5.778 ; 5.687 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 6.103 ; 5.780 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.112 ; 5.159 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 4.987 ; 5.005 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 4.827 ; 4.855 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 6.103 ; 5.780 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.112 ; 5.159 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 4.987 ; 5.005 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 7.185 ; 7.116 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 7.973 ; 7.931 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 7.797 ; 7.778 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 8.095 ; 8.067 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 7.855 ; 7.827 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 7.633 ; 7.664 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 7.711 ; 7.679 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 7.622 ; 7.589 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 7.776 ; 7.757 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]    ; rec_ss_n   ; 7.423 ; 7.358 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]    ; rec_ss_n   ; 8.078 ; 8.073 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]   ; rec_ss_n   ; 8.423 ; 8.459 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]   ; rec_ss_n   ; 7.834 ; 7.794 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]   ; rec_ss_n   ; 8.117 ; 8.146 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]   ; rec_ss_n   ; 7.538 ; 7.452 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]   ; rec_ss_n   ; 7.185 ; 7.116 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]   ; rec_ss_n   ; 7.710 ; 7.683 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]   ; rec_ss_n   ; 7.711 ; 7.696 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]   ; rec_ss_n   ; 7.725 ; 7.685 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]   ; rec_ss_n   ; 7.271 ; 7.194 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]   ; rec_ss_n   ; 7.276 ; 7.196 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]   ; rec_ss_n   ; 7.846 ; 7.859 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]   ; rec_ss_n   ; 7.273 ; 7.193 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]   ; rec_ss_n   ; 7.514 ; 7.426 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]   ; rec_ss_n   ; 7.360 ; 7.285 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 4.827 ; 4.855 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 8.182 ;       ;       ; 8.487 ;
; ecg_st_load_trdy ; ecg_trdy    ; 8.492 ;       ;       ; 8.913 ;
; ecg_tx_load_en   ; ecg_roe     ; 8.496 ; 8.505 ; 9.058 ; 8.915 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.661 ; 8.604 ; 9.130 ; 9.082 ;
; rec_rx_req       ; rec_rrdy    ;       ; 7.467 ; 7.975 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.675 ;       ;       ; 8.020 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.540 ;       ;       ; 7.863 ;
; rec_st_load_trdy ; rec_trdy    ; 7.064 ;       ;       ; 7.362 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.959 ;       ;       ; 8.255 ;
; ecg_st_load_trdy ; ecg_trdy    ; 8.229 ;       ;       ; 8.628 ;
; ecg_tx_load_en   ; ecg_roe     ; 8.217 ; 8.249 ; 8.779 ; 8.638 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.340 ; 8.341 ; 8.845 ; 8.762 ;
; rec_rx_req       ; rec_rrdy    ;       ; 7.271 ; 7.767 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.477 ;       ;       ; 7.815 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.336 ;       ;       ; 7.640 ;
; rec_st_load_trdy ; rec_trdy    ; 6.884 ;       ;       ; 7.177 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.700 ; 5.700 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.246 ; 5.246 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.389 ; 5.389 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.954 ; 4.954 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.647     ; 5.738     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.171     ; 5.262     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.425     ; 5.433     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.970     ; 4.978     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 220.26 MHz ; 220.26 MHz      ; rec_sclk   ;                                                               ;
; 245.22 MHz ; 245.22 MHz      ; ecg_sclk   ;                                                               ;
; 584.8 MHz  ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; ecg_sclk ; -2.333 ; -62.977        ;
; rec_sclk ; -1.918 ; -63.281        ;
; rec_ss_n ; -1.708 ; -34.229        ;
; i2s_clk  ; -0.710 ; -20.987        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; rec_ss_n ; -0.303 ; -3.066        ;
; rec_sclk ; 0.194  ; 0.000         ;
; i2s_clk  ; 0.313  ; 0.000         ;
; ecg_sclk ; 0.333  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; ecg_sclk ; -1.807 ; -61.637           ;
; rec_sclk ; -0.286 ; -0.582            ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; rec_sclk ; -0.151 ; -3.983           ;
; ecg_sclk ; 0.481  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; rec_sclk ; -3.000 ; -90.000                      ;
; ecg_sclk ; -3.000 ; -66.000                      ;
; i2s_clk  ; -3.000 ; -55.000                      ;
; ecg_ss_n ; -3.000 ; -3.000                       ;
; rec_ss_n ; -3.000 ; -3.000                       ;
+----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                              ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.333 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.677     ; 1.141      ;
; -2.314 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.732     ; 1.067      ;
; -2.311 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.749     ; 1.047      ;
; -2.275 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.843     ; 0.917      ;
; -2.259 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.687     ; 1.057      ;
; -2.255 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.724     ; 1.016      ;
; -2.254 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.711     ; 1.028      ;
; -2.253 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.697     ; 1.041      ;
; -2.253 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.692     ; 1.046      ;
; -2.235 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.691     ; 1.029      ;
; -2.227 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.692     ; 1.020      ;
; -2.196 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.752     ; 0.929      ;
; -2.186 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.700     ; 0.971      ;
; -2.180 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.739     ; 0.926      ;
; -2.176 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.737     ; 0.924      ;
; -2.171 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.748     ; 0.908      ;
; -2.161 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.846     ; 0.800      ;
; -2.158 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.738     ; 0.905      ;
; -2.145 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.842     ; 0.788      ;
; -2.139 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.717     ; 0.907      ;
; -2.123 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.692     ; 0.916      ;
; -2.109 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.697     ; 0.897      ;
; -2.064 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.747     ; 0.802      ;
; -2.060 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.752     ; 0.793      ;
; -2.055 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.740     ; 0.800      ;
; -2.051 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.736     ; 0.800      ;
; -2.037 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.718     ; 0.804      ;
; -2.037 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.752     ; 0.770      ;
; -2.026 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.717     ; 0.794      ;
; -2.004 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.846     ; 0.643      ;
; -1.997 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.843     ; 0.639      ;
; -1.996 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.842     ; 0.639      ;
; -1.995 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.736     ; 0.744      ;
; -1.968 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.313      ; 3.296      ;
; -1.968 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.313      ; 3.296      ;
; -1.968 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.313      ; 3.296      ;
; -1.968 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.313      ; 3.296      ;
; -1.968 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.313      ; 3.296      ;
; -1.917 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.367      ; 3.299      ;
; -1.917 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.367      ; 3.299      ;
; -1.917 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.367      ; 3.299      ;
; -1.917 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.367      ; 3.299      ;
; -1.917 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.367      ; 3.299      ;
; -1.917 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.367      ; 3.299      ;
; -1.904 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.752     ; 0.637      ;
; -1.897 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.740     ; 0.642      ;
; -1.894 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.737     ; 0.642      ;
; -1.873 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.741     ; 0.617      ;
; -1.856 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.717     ; 0.624      ;
; -1.852 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.697     ; 0.640      ;
; -1.851 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.692     ; 0.644      ;
; -1.847 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.133     ; 2.729      ;
; -1.847 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.133     ; 2.729      ;
; -1.847 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.133     ; 2.729      ;
; -1.847 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.133     ; 2.729      ;
; -1.847 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.133     ; 2.729      ;
; -1.847 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.692     ; 0.640      ;
; -1.845 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.128      ; 2.988      ;
; -1.832 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.376      ; 3.223      ;
; -1.796 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.732      ;
; -1.796 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.732      ;
; -1.796 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.732      ;
; -1.796 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.732      ;
; -1.796 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.732      ;
; -1.796 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.732      ;
; -1.777 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.749     ; 0.513      ;
; -1.767 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.748     ; 0.504      ;
; -1.766 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.739     ; 0.512      ;
; -1.754 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.738     ; 0.501      ;
; -1.752 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.133     ; 2.634      ;
; -1.752 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.133     ; 2.634      ;
; -1.752 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.133     ; 2.634      ;
; -1.752 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.133     ; 2.634      ;
; -1.752 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.133     ; 2.634      ;
; -1.733 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.717     ; 0.501      ;
; -1.724 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.318     ; 2.421      ;
; -1.714 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.697     ; 0.502      ;
; -1.711 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.070     ; 2.656      ;
; -1.701 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.637      ;
; -1.701 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.637      ;
; -1.701 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.637      ;
; -1.701 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.637      ;
; -1.701 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.637      ;
; -1.701 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.637      ;
; -1.696 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.133     ; 2.578      ;
; -1.696 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.133     ; 2.578      ;
; -1.696 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.133     ; 2.578      ;
; -1.696 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.133     ; 2.578      ;
; -1.696 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.133     ; 2.578      ;
; -1.696 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.374      ; 3.085      ;
; -1.696 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.374      ; 3.085      ;
; -1.696 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.374      ; 3.085      ;
; -1.696 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.374      ; 3.085      ;
; -1.684 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.349      ; 3.048      ;
; -1.684 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.349      ; 3.048      ;
; -1.684 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.349      ; 3.048      ;
; -1.684 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.349      ; 3.048      ;
; -1.684 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.349      ; 3.048      ;
; -1.645 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.581      ;
; -1.645 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.581      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                              ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.918 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.827      ;
; -1.918 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.827      ;
; -1.918 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.827      ;
; -1.918 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.827      ;
; -1.913 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.822      ;
; -1.913 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.822      ;
; -1.913 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.822      ;
; -1.913 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.822      ;
; -1.907 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.094     ; 2.828      ;
; -1.907 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.094     ; 2.828      ;
; -1.907 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.094     ; 2.828      ;
; -1.907 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.094     ; 2.828      ;
; -1.907 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.094     ; 2.828      ;
; -1.902 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.094     ; 2.823      ;
; -1.902 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.094     ; 2.823      ;
; -1.902 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.094     ; 2.823      ;
; -1.902 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.094     ; 2.823      ;
; -1.902 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.094     ; 2.823      ;
; -1.889 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.096     ; 2.808      ;
; -1.889 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.096     ; 2.808      ;
; -1.889 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.096     ; 2.808      ;
; -1.889 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.096     ; 2.808      ;
; -1.889 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.096     ; 2.808      ;
; -1.887 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.049     ; 2.853      ;
; -1.887 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.049     ; 2.853      ;
; -1.887 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.049     ; 2.853      ;
; -1.887 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.049     ; 2.853      ;
; -1.884 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.096     ; 2.803      ;
; -1.884 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.096     ; 2.803      ;
; -1.884 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.096     ; 2.803      ;
; -1.884 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.096     ; 2.803      ;
; -1.884 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.096     ; 2.803      ;
; -1.876 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.037     ; 2.854      ;
; -1.876 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.037     ; 2.854      ;
; -1.876 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.037     ; 2.854      ;
; -1.876 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.037     ; 2.854      ;
; -1.876 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.037     ; 2.854      ;
; -1.858 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.039     ; 2.834      ;
; -1.858 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.039     ; 2.834      ;
; -1.858 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.039     ; 2.834      ;
; -1.858 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.039     ; 2.834      ;
; -1.858 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.039     ; 2.834      ;
; -1.855 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.069     ; 2.801      ;
; -1.855 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.069     ; 2.801      ;
; -1.855 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.069     ; 2.801      ;
; -1.855 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.069     ; 2.801      ;
; -1.855 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.069     ; 2.801      ;
; -1.850 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.069     ; 2.796      ;
; -1.850 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.069     ; 2.796      ;
; -1.850 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.069     ; 2.796      ;
; -1.850 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.069     ; 2.796      ;
; -1.850 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.069     ; 2.796      ;
; -1.841 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.057     ; 2.799      ;
; -1.841 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.057     ; 2.799      ;
; -1.841 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.057     ; 2.799      ;
; -1.841 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.057     ; 2.799      ;
; -1.841 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.057     ; 2.799      ;
; -1.836 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.057     ; 2.794      ;
; -1.836 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.057     ; 2.794      ;
; -1.836 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.057     ; 2.794      ;
; -1.836 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.057     ; 2.794      ;
; -1.836 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.057     ; 2.794      ;
; -1.824 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.012     ; 2.827      ;
; -1.824 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.012     ; 2.827      ;
; -1.824 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.012     ; 2.827      ;
; -1.824 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.012     ; 2.827      ;
; -1.824 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.012     ; 2.827      ;
; -1.810 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.000      ; 2.825      ;
; -1.810 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.000      ; 2.825      ;
; -1.810 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.000      ; 2.825      ;
; -1.810 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.000      ; 2.825      ;
; -1.810 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.000      ; 2.825      ;
; -1.805 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.714      ;
; -1.805 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.714      ;
; -1.805 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.714      ;
; -1.805 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.106     ; 2.714      ;
; -1.794 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.094     ; 2.715      ;
; -1.794 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.094     ; 2.715      ;
; -1.794 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.094     ; 2.715      ;
; -1.794 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.094     ; 2.715      ;
; -1.794 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.094     ; 2.715      ;
; -1.787 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.091     ; 2.711      ;
; -1.787 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.091     ; 2.711      ;
; -1.787 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.091     ; 2.711      ;
; -1.787 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.091     ; 2.711      ;
; -1.777 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.079     ; 2.713      ;
; -1.777 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.079     ; 2.713      ;
; -1.777 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.079     ; 2.713      ;
; -1.777 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.079     ; 2.713      ;
; -1.777 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.079     ; 2.713      ;
; -1.776 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.096     ; 2.695      ;
; -1.776 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.096     ; 2.695      ;
; -1.776 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.096     ; 2.695      ;
; -1.776 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.096     ; 2.695      ;
; -1.776 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.096     ; 2.695      ;
; -1.770 ; SPI_slave:rec_spi_ports|roe~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.296     ; 1.989      ;
; -1.760 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 2.694      ;
; -1.760 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 2.694      ;
; -1.760 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 2.694      ;
; -1.760 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 2.694      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_ss_n'                                                                                                                    ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.708 ; I2S:i2s_ports|l_sr_in[0]           ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.253     ; 0.491      ;
; -1.695 ; I2S:i2s_ports|l_sr_in[20]          ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.300     ; 0.491      ;
; -1.550 ; I2S:i2s_ports|l_sr_in[4]           ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.288     ; 0.491      ;
; -1.518 ; I2S:i2s_ports|l_sr_in[10]          ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.470     ; 0.491      ;
; -1.481 ; I2S:i2s_ports|l_sr_in[22]          ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.301     ; 0.491      ;
; -1.445 ; I2S:i2s_ports|l_sr_in[2]           ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.248     ; 0.491      ;
; -1.394 ; I2S:i2s_ports|l_sr_in[9]           ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.323     ; 0.491      ;
; -1.366 ; I2S:i2s_ports|l_sr_in[11]          ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.382     ; 0.556      ;
; -1.365 ; I2S:i2s_ports|l_sr_in[7]           ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.326     ; 0.491      ;
; -1.294 ; I2S:i2s_ports|l_sr_in[12]          ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.466     ; 0.491      ;
; -1.292 ; I2S:i2s_ports|l_sr_in[14]          ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.469     ; 0.491      ;
; -1.291 ; I2S:i2s_ports|l_sr_in[13]          ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.466     ; 0.491      ;
; -1.289 ; I2S:i2s_ports|l_sr_in[23]          ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.304     ; 0.491      ;
; -1.285 ; I2S:i2s_ports|l_sr_in[21]          ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.301     ; 0.491      ;
; -1.280 ; I2S:i2s_ports|l_sr_in[18]          ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.387     ; 0.576      ;
; -1.280 ; I2S:i2s_ports|l_sr_in[5]           ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.292     ; 0.491      ;
; -1.275 ; I2S:i2s_ports|l_sr_in[19]          ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.389     ; 0.558      ;
; -1.270 ; I2S:i2s_ports|l_sr_in[15]          ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.383     ; 0.559      ;
; -1.264 ; I2S:i2s_ports|l_sr_in[17]          ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.385     ; 0.559      ;
; -1.264 ; I2S:i2s_ports|l_sr_in[8]           ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.292     ; 0.491      ;
; -1.260 ; I2S:i2s_ports|l_sr_in[16]          ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.388     ; 0.556      ;
; -1.256 ; I2S:i2s_ports|l_sr_in[6]           ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.378     ; 0.559      ;
; -1.228 ; I2S:i2s_ports|l_sr_in[1]           ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.253     ; 0.695      ;
; -1.207 ; I2S:i2s_ports|l_sr_in[3]           ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.282     ; 0.491      ;
; -0.406 ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.775      ; 2.105      ;
; -0.395 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.776      ; 2.090      ;
; -0.377 ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.876      ; 1.995      ;
; -0.140 ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.776      ; 2.061      ;
; -0.108 ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.771      ; 2.171      ;
; -0.087 ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.805      ; 2.183      ;
; -0.055 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.947      ; 2.191      ;
; -0.044 ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.806      ; 2.144      ;
; -0.037 ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.833      ; 2.158      ;
; -0.023 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.772      ; 2.085      ;
; 0.058  ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.831      ; 1.961      ;
; 0.065  ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.826      ; 2.072      ;
; 0.066  ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.949      ; 2.074      ;
; 0.116  ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.854      ; 2.030      ;
; 0.124  ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.828      ; 1.994      ;
; 0.134  ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.834      ; 1.995      ;
; 0.135  ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.854      ; 2.013      ;
; 0.143  ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.854      ; 1.999      ;
; 0.143  ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.775      ; 2.058      ;
; 0.147  ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.855      ; 2.002      ;
; 0.154  ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.834      ; 1.972      ;
; 0.173  ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.829      ; 1.951      ;
; 0.220  ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.835      ; 2.041      ;
; 0.288  ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.834      ; 1.838      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.710 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.651      ;
; -0.710 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.651      ;
; -0.710 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.651      ;
; -0.710 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.651      ;
; -0.710 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.651      ;
; -0.685 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.625      ;
; -0.685 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.625      ;
; -0.685 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.625      ;
; -0.685 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.625      ;
; -0.685 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.625      ;
; -0.672 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.611      ;
; -0.672 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.611      ;
; -0.672 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.611      ;
; -0.672 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.611      ;
; -0.670 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.609      ;
; -0.670 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.609      ;
; -0.670 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.609      ;
; -0.670 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.609      ;
; -0.670 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.609      ;
; -0.644 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.583      ;
; -0.644 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.583      ;
; -0.644 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.583      ;
; -0.644 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.583      ;
; -0.644 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.583      ;
; -0.564 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.504      ;
; -0.505 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.446      ;
; -0.388 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.263      ; 1.646      ;
; -0.388 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.263      ; 1.646      ;
; -0.388 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.263      ; 1.646      ;
; -0.388 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.263      ; 1.646      ;
; -0.388 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.263      ; 1.646      ;
; -0.388 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.263      ; 1.646      ;
; -0.388 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.263      ; 1.646      ;
; -0.388 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.263      ; 1.646      ;
; -0.388 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.263      ; 1.646      ;
; -0.388 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.263      ; 1.646      ;
; -0.388 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.263      ; 1.646      ;
; -0.385 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.325      ;
; -0.362 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.303      ;
; -0.356 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.297      ;
; -0.323 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.264      ;
; -0.276 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.052     ; 1.219      ;
; -0.200 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.141      ;
; -0.186 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.111      ;
; -0.169 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.108      ;
; -0.149 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.089      ;
; -0.142 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.083      ;
; -0.113 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.053      ;
; -0.070 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.065     ; 1.000      ;
; -0.048 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 0.986      ;
; -0.021 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.261      ; 1.277      ;
; -0.021 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.261      ; 1.277      ;
; -0.021 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.261      ; 1.277      ;
; -0.021 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.261      ; 1.277      ;
; -0.021 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.261      ; 1.277      ;
; -0.021 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.261      ; 1.277      ;
; -0.021 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.261      ; 1.277      ;
; -0.021 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.261      ; 1.277      ;
; -0.021 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.261      ; 1.277      ;
; -0.021 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.261      ; 1.277      ;
; -0.021 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.261      ; 1.277      ;
; -0.021 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.261      ; 1.277      ;
; -0.021 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.261      ; 1.277      ;
; -0.008 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 0.936      ;
; -0.001 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.942      ;
; 0.001  ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.940      ;
; 0.020  ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.921      ;
; 0.050  ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.891      ;
; 0.050  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.891      ;
; 0.054  ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.886      ;
; 0.059  ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.881      ;
; 0.060  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 0.868      ;
; 0.066  ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.874      ;
; 0.073  ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 0.855      ;
; 0.154  ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.786      ;
; 0.169  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 0.758      ;
; 0.170  ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 0.758      ;
; 0.170  ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 0.757      ;
; 0.173  ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 0.755      ;
; 0.178  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.763      ;
; 0.191  ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 0.737      ;
; 0.191  ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.750      ;
; 0.297  ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 0.630      ;
; 0.297  ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 0.630      ;
; 0.298  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 0.630      ;
; 0.298  ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 0.629      ;
; 0.298  ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 0.629      ;
; 0.299  ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 0.629      ;
; 0.299  ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 0.628      ;
; 0.300  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 0.628      ;
; 0.300  ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 0.628      ;
; 0.300  ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 0.627      ;
; 0.300  ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 0.627      ;
; 0.300  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 0.627      ;
; 0.301  ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 0.627      ;
; 0.302  ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.639      ;
; 0.303  ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.638      ;
; 0.321  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.620      ;
; 0.379  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.562      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_ss_n'                                                                                                                     ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.303 ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.034      ; 1.761      ;
; -0.208 ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.156      ; 1.978      ;
; -0.207 ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.076      ; 1.899      ;
; -0.199 ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.028      ; 1.859      ;
; -0.196 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.053      ; 1.887      ;
; -0.193 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.028      ; 1.865      ;
; -0.177 ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.052      ; 1.905      ;
; -0.173 ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.052      ; 1.909      ;
; -0.171 ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.034      ; 1.893      ;
; -0.157 ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.027      ; 1.900      ;
; -0.156 ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.034      ; 1.908      ;
; -0.150 ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.053      ; 1.933      ;
; -0.135 ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.035      ; 1.930      ;
; -0.118 ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.025      ; 1.937      ;
; -0.114 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.153      ; 2.069      ;
; -0.088 ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.978      ; 1.920      ;
; -0.079 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.979      ; 1.930      ;
; -0.079 ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.979      ; 1.930      ;
; -0.079 ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.978      ; 1.929      ;
; -0.047 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.975      ; 1.958      ;
; -0.034 ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.974      ; 1.970      ;
; -0.003 ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.006      ; 2.033      ;
; 0.002  ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.033      ; 2.065      ;
; 0.027  ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.004      ; 2.061      ;
; 1.019  ; I2S:i2s_ports|l_sr_in[2]           ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.105     ; 0.454      ;
; 1.024  ; I2S:i2s_ports|l_sr_in[0]           ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.110     ; 0.454      ;
; 1.038  ; I2S:i2s_ports|l_sr_in[3]           ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.124     ; 0.454      ;
; 1.044  ; I2S:i2s_ports|l_sr_in[4]           ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.130     ; 0.454      ;
; 1.066  ; I2S:i2s_ports|l_sr_in[8]           ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.152     ; 0.454      ;
; 1.066  ; I2S:i2s_ports|l_sr_in[5]           ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.152     ; 0.454      ;
; 1.073  ; I2S:i2s_ports|l_sr_in[20]          ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.159     ; 0.454      ;
; 1.074  ; I2S:i2s_ports|l_sr_in[22]          ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.160     ; 0.454      ;
; 1.074  ; I2S:i2s_ports|l_sr_in[21]          ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.160     ; 0.454      ;
; 1.077  ; I2S:i2s_ports|l_sr_in[23]          ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.163     ; 0.454      ;
; 1.082  ; I2S:i2s_ports|l_sr_in[9]           ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.168     ; 0.454      ;
; 1.085  ; I2S:i2s_ports|l_sr_in[7]           ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.171     ; 0.454      ;
; 1.177  ; I2S:i2s_ports|l_sr_in[1]           ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.110     ; 0.607      ;
; 1.229  ; I2S:i2s_ports|l_sr_in[6]           ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.260     ; 0.509      ;
; 1.232  ; I2S:i2s_ports|l_sr_in[11]          ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.264     ; 0.508      ;
; 1.236  ; I2S:i2s_ports|l_sr_in[17]          ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.267     ; 0.509      ;
; 1.236  ; I2S:i2s_ports|l_sr_in[15]          ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.266     ; 0.510      ;
; 1.237  ; I2S:i2s_ports|l_sr_in[16]          ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.270     ; 0.507      ;
; 1.239  ; I2S:i2s_ports|l_sr_in[19]          ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.271     ; 0.508      ;
; 1.255  ; I2S:i2s_ports|l_sr_in[18]          ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.269     ; 0.526      ;
; 1.267  ; I2S:i2s_ports|l_sr_in[13]          ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.353     ; 0.454      ;
; 1.267  ; I2S:i2s_ports|l_sr_in[12]          ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.353     ; 0.454      ;
; 1.270  ; I2S:i2s_ports|l_sr_in[14]          ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.356     ; 0.454      ;
; 1.271  ; I2S:i2s_ports|l_sr_in[10]          ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.357     ; 0.454      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                              ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.194 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.219      ; 2.587      ;
; 0.333 ; SPI_slave:rec_spi_ports|rd_add        ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[0]     ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[1]     ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[2]     ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[3]     ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[4]     ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[5]     ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[6]     ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[7]     ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[8]     ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[9]     ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[10]    ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[11]    ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[12]    ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[13]    ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[14]    ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[15]    ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[16]    ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[17]    ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[18]    ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[19]    ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[20]    ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[21]    ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[22]    ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[23]    ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.334 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.478      ;
; 0.357 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.540      ;
; 0.359 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.542      ;
; 0.362 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.545      ;
; 0.363 ; SPI_slave:rec_spi_ports|bit_cnt[15]   ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.543      ;
; 0.363 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.195      ; 2.732      ;
; 0.365 ; SPI_slave:rec_spi_ports|bit_cnt[24]   ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.545      ;
; 0.365 ; SPI_slave:rec_spi_ports|bit_cnt[22]   ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.545      ;
; 0.365 ; SPI_slave:rec_spi_ports|bit_cnt[14]   ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.545      ;
; 0.365 ; SPI_slave:rec_spi_ports|bit_cnt[13]   ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.545      ;
; 0.373 ; SPI_slave:rec_spi_ports|bit_cnt[8]    ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.556      ;
; 0.375 ; SPI_slave:rec_spi_ports|bit_cnt[28]   ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.556      ;
; 0.378 ; SPI_slave:rec_spi_ports|bit_cnt[16]   ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.558      ;
; 0.381 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.525      ;
; 0.403 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.091      ; 2.668      ;
; 0.413 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.957      ; 2.544      ;
; 0.416 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.957      ; 2.547      ;
; 0.435 ; SPI_slave:rec_spi_ports|bit_cnt[18]   ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.092      ; 0.671      ;
; 0.459 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.576      ;
; 0.459 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.576      ;
; 0.460 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.577      ;
; 0.460 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.577      ;
; 0.464 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.581      ;
; 0.475 ; SPI_slave:rec_spi_ports|bit_cnt[25]   ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.061      ; 0.680      ;
; 0.487 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.670      ;
; 0.490 ; SPI_slave:rec_spi_ports|bit_cnt[23]   ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.670      ;
; 0.491 ; SPI_slave:rec_spi_ports|bit_cnt[30]   ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.672      ;
; 0.491 ; SPI_slave:rec_spi_ports|bit_cnt[21]   ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.046      ; 0.681      ;
; 0.492 ; SPI_slave:rec_spi_ports|bit_cnt[17]   ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.672      ;
; 0.494 ; SPI_slave:rec_spi_ports|bit_cnt[31]   ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.675      ;
; 0.501 ; SPI_slave:rec_spi_ports|bit_cnt[29]   ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.682      ;
; 0.501 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.684      ;
; 0.503 ; SPI_slave:rec_spi_ports|bit_cnt[12]   ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.683      ;
; 0.507 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.690      ;
; 0.512 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.219      ; 2.405      ;
; 0.531 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.933      ; 2.638      ;
; 0.532 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.676      ;
; 0.535 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.679      ;
; 0.539 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.683      ;
; 0.554 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.673      ;
; 0.555 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.674      ;
; 0.556 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.982      ; 2.712      ;
; 0.556 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.675      ;
; 0.557 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.676      ;
; 0.558 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.677      ;
; 0.558 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.346      ; 0.548      ;
; 0.559 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.743      ;
; 0.580 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.957      ; 2.711      ;
; 0.584 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.957      ; 2.715      ;
; 0.587 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.957      ; 2.718      ;
; 0.605 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.933      ; 2.712      ;
; 0.606 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.933      ; 2.713      ;
; 0.607 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.933      ; 2.714      ;
; 0.637 ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.105      ; 0.416      ;
; 0.638 ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.104      ; 0.416      ;
; 0.639 ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.105      ; 0.418      ;
; 0.641 ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.102      ; 0.417      ;
; 0.644 ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.111      ; 0.429      ;
; 0.660 ; SPI_slave:rec_spi_ports|bit_cnt[15]   ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.234      ; 0.538      ;
; 0.668 ; SPI_slave:rec_spi_ports|bit_cnt[24]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.224      ; 0.536      ;
; 0.668 ; SPI_slave:rec_spi_ports|bit_cnt[22]   ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.224      ; 0.536      ;
; 0.671 ; SPI_slave:rec_spi_ports|bit_cnt[31]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.346      ; 0.661      ;
; 0.679 ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.198      ; 0.551      ;
; 0.680 ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.195      ; 0.549      ;
; 0.683 ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.195      ; 0.552      ;
; 0.686 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.091      ; 2.451      ;
; 0.688 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.195      ; 2.557      ;
; 0.696 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.133      ; 0.973      ;
; 0.698 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.133      ; 0.975      ;
; 0.712 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.069      ; 0.925      ;
; 0.713 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.897      ;
; 0.714 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.898      ;
; 0.715 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.899      ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2s_clk'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.331 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.529      ;
; 0.343 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.068      ; 0.555      ;
; 0.343 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.068      ; 0.555      ;
; 0.344 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.555      ;
; 0.344 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.068      ; 0.556      ;
; 0.344 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.068      ; 0.556      ;
; 0.344 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.068      ; 0.556      ;
; 0.345 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.556      ;
; 0.345 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.556      ;
; 0.345 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.068      ; 0.557      ;
; 0.345 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.068      ; 0.557      ;
; 0.345 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.068      ; 0.557      ;
; 0.346 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.557      ;
; 0.346 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.557      ;
; 0.364 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.562      ;
; 0.366 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.564      ;
; 0.436 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.068      ; 0.648      ;
; 0.437 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.648      ;
; 0.437 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.068      ; 0.649      ;
; 0.439 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.650      ;
; 0.470 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.681      ;
; 0.476 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.674      ;
; 0.490 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.688      ;
; 0.496 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.695      ;
; 0.520 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.718      ;
; 0.560 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.771      ;
; 0.591 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.790      ;
; 0.593 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.804      ;
; 0.614 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.813      ;
; 0.624 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.823      ;
; 0.625 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.823      ;
; 0.674 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.885      ;
; 0.676 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.874      ;
; 0.694 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.892      ;
; 0.695 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.893      ;
; 0.727 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.070      ; 0.941      ;
; 0.737 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 0.933      ;
; 0.769 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.382      ; 1.295      ;
; 0.769 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.382      ; 1.295      ;
; 0.769 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.382      ; 1.295      ;
; 0.769 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.382      ; 1.295      ;
; 0.769 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.382      ; 1.295      ;
; 0.769 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.382      ; 1.295      ;
; 0.769 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.382      ; 1.295      ;
; 0.769 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.382      ; 1.295      ;
; 0.769 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.382      ; 1.295      ;
; 0.769 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.382      ; 1.295      ;
; 0.769 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.382      ; 1.295      ;
; 0.769 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.382      ; 1.295      ;
; 0.769 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.382      ; 1.295      ;
; 0.804 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.003      ;
; 0.814 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.065      ; 1.023      ;
; 0.836 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.034      ;
; 0.841 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.040      ;
; 0.856 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.053      ;
; 0.879 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.077      ;
; 0.940 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 1.141      ;
; 1.022 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.220      ;
; 1.039 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.237      ;
; 1.054 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.252      ;
; 1.067 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.266      ;
; 1.151 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.385      ; 1.680      ;
; 1.151 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.385      ; 1.680      ;
; 1.151 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.385      ; 1.680      ;
; 1.151 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.385      ; 1.680      ;
; 1.151 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.385      ; 1.680      ;
; 1.151 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.385      ; 1.680      ;
; 1.151 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.385      ; 1.680      ;
; 1.151 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.385      ; 1.680      ;
; 1.151 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.385      ; 1.680      ;
; 1.151 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.385      ; 1.680      ;
; 1.151 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.385      ; 1.680      ;
; 1.187 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.385      ;
; 1.233 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.432      ;
; 1.425 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.621      ;
; 1.425 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.621      ;
; 1.425 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.621      ;
; 1.425 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.621      ;
; 1.425 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.621      ;
; 1.446 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.642      ;
; 1.446 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.642      ;
; 1.446 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.642      ;
; 1.446 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.642      ;
; 1.446 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.642      ;
; 1.448 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.644      ;
; 1.448 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.644      ;
; 1.448 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.644      ;
; 1.448 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.644      ;
; 1.463 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.661      ;
; 1.463 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.661      ;
; 1.463 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.661      ;
; 1.463 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.661      ;
; 1.463 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.661      ;
; 1.477 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.676      ;
; 1.477 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.676      ;
; 1.477 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.676      ;
; 1.477 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.676      ;
; 1.477 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.676      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.354 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.538      ;
; 0.354 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.538      ;
; 0.355 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.539      ;
; 0.355 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.539      ;
; 0.356 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.540      ;
; 0.359 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.541      ;
; 0.366 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.549      ;
; 0.368 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.552      ;
; 0.378 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.562      ;
; 0.380 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.563      ;
; 0.459 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.068      ; 0.671      ;
; 0.476 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.209      ; 0.829      ;
; 0.479 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.663      ;
; 0.480 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.664      ;
; 0.481 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.665      ;
; 0.487 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.670      ;
; 0.489 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.673      ;
; 0.507 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.690      ;
; 0.554 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.297      ; 0.995      ;
; 0.580 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.398      ; 3.152      ;
; 0.589 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.421      ; 3.184      ;
; 0.610 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.793      ;
; 0.617 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.504      ; 1.265      ;
; 0.618 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.802      ;
; 0.634 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.579      ; 3.387      ;
; 0.636 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.820      ;
; 0.636 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.374      ; 3.184      ;
; 0.641 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.495      ; 1.280      ;
; 0.642 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.491      ; 3.307      ;
; 0.644 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.398      ; 3.216      ;
; 0.651 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.398      ; 3.223      ;
; 0.681 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.379      ; 3.234      ;
; 0.682 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.379      ; 3.235      ;
; 0.686 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.379      ; 3.239      ;
; 0.690 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.374      ; 3.238      ;
; 0.691 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.379      ; 3.244      ;
; 0.691 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.418      ; 3.283      ;
; 0.693 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.374      ; 3.241      ;
; 0.695 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.418      ; 3.287      ;
; 0.698 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.398      ; 3.270      ;
; 0.702 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.068      ; 0.914      ;
; 0.705 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.374      ; 3.253      ;
; 0.726 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.910      ;
; 0.726 ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.908      ;
; 0.730 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.418      ; 3.322      ;
; 0.733 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.418      ; 3.325      ;
; 0.738 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.379      ; 3.291      ;
; 0.748 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.354      ; 3.276      ;
; 0.772 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.398      ; 3.344      ;
; 0.793 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.354      ; 3.321      ;
; 0.796 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.354      ; 3.324      ;
; 0.797 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.354      ; 3.325      ;
; 0.802 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.398      ; 3.374      ;
; 0.807 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.574      ; 3.555      ;
; 0.820 ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.002      ;
; 0.832 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.049      ; 1.025      ;
; 0.847 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.267      ; 1.258      ;
; 0.869 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.120      ; 1.133      ;
; 0.869 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.354      ; 3.397      ;
; 0.899 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.084      ;
; 0.910 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.094      ;
; 0.911 ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.093      ;
; 0.934 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.116      ;
; 0.944 ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.126      ;
; 0.957 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.350      ; 1.451      ;
; 0.969 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.579      ; 3.222      ;
; 0.978 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.163      ;
; 0.991 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.176      ;
; 0.998 ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.180      ;
; 1.001 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.355      ; 1.500      ;
; 1.002 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.185      ;
; 1.005 ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.093      ; 1.242      ;
; 1.009 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.491      ; 3.174      ;
; 1.026 ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.208      ;
; 1.063 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.248      ;
; 1.066 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.396      ; 1.106      ;
; 1.074 ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.256      ;
; 1.078 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.178      ; 0.900      ;
; 1.110 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.396      ; 1.150      ;
; 1.125 ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.307      ;
; 1.130 ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.312      ;
; 1.148 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.574      ; 3.396      ;
; 1.158 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.059      ; 1.361      ;
; 1.182 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.108      ; 1.434      ;
; 1.190 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.012      ; 1.346      ;
; 1.209 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.421      ; 3.304      ;
; 1.217 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.398      ; 3.289      ;
; 1.228 ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.093      ; 1.465      ;
; 1.242 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.266      ; 1.152      ;
; 1.243 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.398      ; 3.315      ;
; 1.244 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.398      ; 3.316      ;
; 1.256 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.374      ; 3.304      ;
; 1.261 ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.049      ; 1.454      ;
; 1.266 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.350      ; 1.760      ;
; 1.271 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.398      ; 3.343      ;
; 1.282 ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.161      ; 1.587      ;
; 1.304 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.374      ; 3.352      ;
; 1.309 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.374      ; 3.357      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.807 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.291      ; 4.583      ;
; -1.807 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.291      ; 4.583      ;
; -1.807 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.291      ; 4.583      ;
; -1.807 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.291      ; 4.583      ;
; -1.807 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.291      ; 4.583      ;
; -1.792 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.309      ; 4.586      ;
; -1.792 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.309      ; 4.586      ;
; -1.792 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.309      ; 4.586      ;
; -1.792 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.309      ; 4.586      ;
; -1.792 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.309      ; 4.586      ;
; -1.792 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.309      ; 4.586      ;
; -1.455 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.268      ; 4.208      ;
; -1.455 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.268      ; 4.208      ;
; -1.455 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.268      ; 4.208      ;
; -1.455 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.268      ; 4.208      ;
; -1.455 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.268      ; 4.208      ;
; -1.439 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.286      ; 4.210      ;
; -1.439 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.286      ; 4.210      ;
; -1.439 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.286      ; 4.210      ;
; -1.439 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.286      ; 4.210      ;
; -1.397 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.329      ; 4.211      ;
; -1.397 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.329      ; 4.211      ;
; -1.397 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.329      ; 4.211      ;
; -1.397 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.329      ; 4.211      ;
; -1.204 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.291      ; 4.480      ;
; -1.204 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.291      ; 4.480      ;
; -1.204 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.291      ; 4.480      ;
; -1.204 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.291      ; 4.480      ;
; -1.204 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.291      ; 4.480      ;
; -1.181 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.309      ; 4.475      ;
; -1.181 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.309      ; 4.475      ;
; -1.181 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.309      ; 4.475      ;
; -1.181 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.309      ; 4.475      ;
; -1.181 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.309      ; 4.475      ;
; -1.181 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.309      ; 4.475      ;
; -0.862 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.268      ; 4.115      ;
; -0.862 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.268      ; 4.115      ;
; -0.862 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.268      ; 4.115      ;
; -0.862 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.268      ; 4.115      ;
; -0.862 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.268      ; 4.115      ;
; -0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.286      ; 4.117      ;
; -0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.286      ; 4.117      ;
; -0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.286      ; 4.117      ;
; -0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.286      ; 4.117      ;
; -0.832 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.083      ; 3.400      ;
; -0.824 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.091      ; 3.400      ;
; -0.824 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.091      ; 3.400      ;
; -0.804 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.329      ; 4.118      ;
; -0.804 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.329      ; 4.118      ;
; -0.804 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.329      ; 4.118      ;
; -0.804 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.329      ; 4.118      ;
; -0.741 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.884      ; 3.110      ;
; -0.741 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.884      ; 3.110      ;
; -0.741 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.884      ; 3.110      ;
; -0.741 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.884      ; 3.110      ;
; -0.741 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.884      ; 3.110      ;
; -0.741 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.884      ; 3.110      ;
; -0.713 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.038      ; 3.236      ;
; -0.617 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.893      ; 2.995      ;
; -0.617 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.893      ; 2.995      ;
; -0.617 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.893      ; 2.995      ;
; -0.617 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.893      ; 2.995      ;
; -0.617 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.893      ; 2.995      ;
; -0.617 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.893      ; 2.995      ;
; -0.617 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.893      ; 2.995      ;
; -0.617 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.893      ; 2.995      ;
; -0.617 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.893      ; 2.995      ;
; -0.617 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.893      ; 2.995      ;
; -0.617 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.893      ; 2.995      ;
; -0.617 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.893      ; 2.995      ;
; -0.617 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.893      ; 2.995      ;
; -0.617 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.893      ; 2.995      ;
; -0.617 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.893      ; 2.995      ;
; -0.617 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.893      ; 2.995      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.313      ; 3.410      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.313      ; 3.410      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.313      ; 3.410      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.313      ; 3.410      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.313      ; 3.410      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.313      ; 3.410      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.313      ; 3.410      ;
; -0.568 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.485      ; 3.538      ;
; -0.455 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.406      ; 3.346      ;
; -0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.490      ; 3.388      ;
; -0.172 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.485      ; 3.642      ;
; -0.155 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.083      ; 3.223      ;
; -0.147 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.091      ; 3.223      ;
; -0.147 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.091      ; 3.223      ;
; -0.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.406      ; 3.494      ;
; -0.052 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.884      ; 2.921      ;
; -0.052 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.884      ; 2.921      ;
; -0.052 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.884      ; 2.921      ;
; -0.052 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.884      ; 2.921      ;
; -0.052 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.884      ; 2.921      ;
; -0.052 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.884      ; 2.921      ;
; -0.051 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.490      ; 3.526      ;
; -0.040 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.038      ; 3.063      ;
; 0.099  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.893      ; 2.779      ;
; 0.099  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.893      ; 2.779      ;
; 0.099  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.893      ; 2.779      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.286 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.123      ; 2.894      ;
; -0.197 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.023      ; 2.705      ;
; -0.099 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.146      ; 2.730      ;
; 0.018  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.888      ; 2.355      ;
; 0.018  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.888      ; 2.355      ;
; 0.018  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.888      ; 2.355      ;
; 0.018  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.888      ; 2.355      ;
; 0.018  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.888      ; 2.355      ;
; 0.045  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.874      ; 2.314      ;
; 0.045  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.874      ; 2.314      ;
; 0.045  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.874      ; 2.314      ;
; 0.045  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.874      ; 2.314      ;
; 0.045  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.874      ; 2.314      ;
; 0.054  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.876      ; 2.307      ;
; 0.054  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.876      ; 2.307      ;
; 0.054  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.876      ; 2.307      ;
; 0.054  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.876      ; 2.307      ;
; 0.054  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.876      ; 2.307      ;
; 0.055  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.864      ; 2.294      ;
; 0.055  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.864      ; 2.294      ;
; 0.055  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.864      ; 2.294      ;
; 0.055  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.864      ; 2.294      ;
; 0.059  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.865      ; 2.291      ;
; 0.059  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.865      ; 2.291      ;
; 0.059  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.865      ; 2.291      ;
; 0.059  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.865      ; 2.291      ;
; 0.059  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.865      ; 2.291      ;
; 0.059  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.865      ; 2.291      ;
; 0.059  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.865      ; 2.291      ;
; 0.062  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.855      ; 2.278      ;
; 0.062  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.855      ; 2.278      ;
; 0.064  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.123      ; 3.044      ;
; 0.079  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.878      ; 2.284      ;
; 0.079  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.878      ; 2.284      ;
; 0.079  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.878      ; 2.284      ;
; 0.079  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.878      ; 2.284      ;
; 0.080  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.900      ; 2.305      ;
; 0.080  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.900      ; 2.305      ;
; 0.080  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.900      ; 2.305      ;
; 0.080  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.900      ; 2.305      ;
; 0.080  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.900      ; 2.305      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.845      ; 2.239      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.845      ; 2.239      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.845      ; 2.239      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.845      ; 2.239      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.845      ; 2.239      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.845      ; 2.239      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.845      ; 2.239      ;
; 0.098  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.885      ; 2.272      ;
; 0.098  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.885      ; 2.272      ;
; 0.098  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.885      ; 2.272      ;
; 0.141  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.899      ; 2.243      ;
; 0.141  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.899      ; 2.243      ;
; 0.141  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.899      ; 2.243      ;
; 0.141  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.899      ; 2.243      ;
; 0.141  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.899      ; 2.243      ;
; 0.141  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.899      ; 2.243      ;
; 0.141  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.899      ; 2.243      ;
; 0.141  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.899      ; 2.243      ;
; 0.141  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.899      ; 2.243      ;
; 0.141  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.023      ; 2.867      ;
; 0.170  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.911      ; 2.226      ;
; 0.224  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.146      ; 2.907      ;
; 0.700  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.888      ; 2.173      ;
; 0.700  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.888      ; 2.173      ;
; 0.700  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.888      ; 2.173      ;
; 0.700  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.888      ; 2.173      ;
; 0.700  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.888      ; 2.173      ;
; 0.714  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.876      ; 2.147      ;
; 0.714  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.876      ; 2.147      ;
; 0.714  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.876      ; 2.147      ;
; 0.714  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.876      ; 2.147      ;
; 0.714  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.876      ; 2.147      ;
; 0.715  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.874      ; 2.144      ;
; 0.715  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.874      ; 2.144      ;
; 0.715  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.874      ; 2.144      ;
; 0.715  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.874      ; 2.144      ;
; 0.715  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.874      ; 2.144      ;
; 0.720  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.864      ; 2.129      ;
; 0.720  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.864      ; 2.129      ;
; 0.720  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.864      ; 2.129      ;
; 0.720  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.864      ; 2.129      ;
; 0.729  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.855      ; 2.111      ;
; 0.729  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.855      ; 2.111      ;
; 0.732  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.865      ; 2.118      ;
; 0.732  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.865      ; 2.118      ;
; 0.732  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.865      ; 2.118      ;
; 0.732  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.865      ; 2.118      ;
; 0.732  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.865      ; 2.118      ;
; 0.732  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.865      ; 2.118      ;
; 0.732  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.865      ; 2.118      ;
; 0.749  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.845      ; 2.081      ;
; 0.749  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.845      ; 2.081      ;
; 0.749  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.845      ; 2.081      ;
; 0.749  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.845      ; 2.081      ;
; 0.749  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.845      ; 2.081      ;
; 0.749  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.845      ; 2.081      ;
; 0.749  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.845      ; 2.081      ;
; 0.749  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.900      ; 2.136      ;
; 0.749  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.900      ; 2.136      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rec_sclk'                                                                                                ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.151 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.982      ; 2.005      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.023      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.023      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.023      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.023      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.023      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.023      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.023      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.023      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.023      ;
; -0.083 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.955      ; 2.046      ;
; -0.083 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.955      ; 2.046      ;
; -0.083 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.955      ; 2.046      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.947      ; 2.039      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.947      ; 2.039      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.947      ; 2.039      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.947      ; 2.039      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.067      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.067      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.067      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.067      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.970      ; 2.067      ;
; -0.073 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.913      ; 2.014      ;
; -0.073 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.913      ; 2.014      ;
; -0.073 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.913      ; 2.014      ;
; -0.073 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.913      ; 2.014      ;
; -0.073 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.913      ; 2.014      ;
; -0.073 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.913      ; 2.014      ;
; -0.073 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.913      ; 2.014      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.934      ; 2.049      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.934      ; 2.049      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.934      ; 2.049      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.934      ; 2.049      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.934      ; 2.049      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.934      ; 2.049      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.934      ; 2.049      ;
; -0.054 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.923      ; 2.043      ;
; -0.054 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.923      ; 2.043      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.933      ; 2.061      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.933      ; 2.061      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.933      ; 2.061      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.933      ; 2.061      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.077      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.077      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.077      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.077      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.077      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.075      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.075      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.075      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.075      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.075      ;
; -0.029 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.957      ; 2.102      ;
; -0.029 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.957      ; 2.102      ;
; -0.029 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.957      ; 2.102      ;
; -0.029 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.957      ; 2.102      ;
; -0.029 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.957      ; 2.102      ;
; 0.346  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.195      ; 2.715      ;
; 0.348  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.219      ; 2.741      ;
; 0.425  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.091      ; 2.690      ;
; 0.500  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.982      ; 2.156      ;
; 0.529  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.970      ; 2.173      ;
; 0.529  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.970      ; 2.173      ;
; 0.529  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.970      ; 2.173      ;
; 0.529  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.970      ; 2.173      ;
; 0.529  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.970      ; 2.173      ;
; 0.529  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.970      ; 2.173      ;
; 0.529  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.970      ; 2.173      ;
; 0.529  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.970      ; 2.173      ;
; 0.529  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.970      ; 2.173      ;
; 0.571  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.955      ; 2.200      ;
; 0.571  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.955      ; 2.200      ;
; 0.571  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.955      ; 2.200      ;
; 0.582  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.913      ; 2.169      ;
; 0.582  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.913      ; 2.169      ;
; 0.582  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.913      ; 2.169      ;
; 0.582  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.913      ; 2.169      ;
; 0.582  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.913      ; 2.169      ;
; 0.582  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.913      ; 2.169      ;
; 0.582  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.913      ; 2.169      ;
; 0.588  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.970      ; 2.232      ;
; 0.588  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.970      ; 2.232      ;
; 0.588  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.970      ; 2.232      ;
; 0.588  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.970      ; 2.232      ;
; 0.588  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.970      ; 2.232      ;
; 0.591  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.947      ; 2.212      ;
; 0.591  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.947      ; 2.212      ;
; 0.591  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.947      ; 2.212      ;
; 0.591  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.947      ; 2.212      ;
; 0.609  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.923      ; 2.206      ;
; 0.609  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.923      ; 2.206      ;
; 0.611  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.934      ; 2.219      ;
; 0.611  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.934      ; 2.219      ;
; 0.611  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.934      ; 2.219      ;
; 0.611  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.934      ; 2.219      ;
; 0.611  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.934      ; 2.219      ;
; 0.611  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.934      ; 2.219      ;
; 0.611  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.934      ; 2.219      ;
; 0.615  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.933      ; 2.222      ;
; 0.615  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.933      ; 2.222      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ecg_sclk'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.481 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.401      ; 3.056      ;
; 0.481 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.401      ; 3.056      ;
; 0.481 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.401      ; 3.056      ;
; 0.481 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.401      ; 3.056      ;
; 0.481 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.401      ; 3.056      ;
; 0.481 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.401      ; 3.056      ;
; 0.481 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.401      ; 3.056      ;
; 0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.965      ; 2.684      ;
; 0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.965      ; 2.684      ;
; 0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.965      ; 2.684      ;
; 0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.965      ; 2.684      ;
; 0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.965      ; 2.684      ;
; 0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.965      ; 2.684      ;
; 0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.965      ; 2.684      ;
; 0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.965      ; 2.684      ;
; 0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.965      ; 2.684      ;
; 0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.965      ; 2.684      ;
; 0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.965      ; 2.684      ;
; 0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.965      ; 2.684      ;
; 0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.965      ; 2.684      ;
; 0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.965      ; 2.684      ;
; 0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.965      ; 2.684      ;
; 0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.965      ; 2.684      ;
; 0.597 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.491      ; 3.262      ;
; 0.638 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.579      ; 3.391      ;
; 0.667 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.115      ; 2.956      ;
; 0.690 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.955      ; 2.819      ;
; 0.690 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.955      ; 2.819      ;
; 0.690 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.955      ; 2.819      ;
; 0.690 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.955      ; 2.819      ;
; 0.690 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.955      ; 2.819      ;
; 0.690 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.955      ; 2.819      ;
; 0.700 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.574      ; 3.448      ;
; 0.764 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.171      ; 3.109      ;
; 0.764 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.171      ; 3.109      ;
; 0.773 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.162      ; 3.109      ;
; 0.944 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.491      ; 3.109      ;
; 0.993 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.579      ; 3.246      ;
; 1.071 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.574      ; 3.319      ;
; 1.217 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.401      ; 3.292      ;
; 1.217 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.401      ; 3.292      ;
; 1.217 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.401      ; 3.292      ;
; 1.217 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.401      ; 3.292      ;
; 1.217 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.401      ; 3.292      ;
; 1.217 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.401      ; 3.292      ;
; 1.217 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.401      ; 3.292      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.965      ; 2.894      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.965      ; 2.894      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.965      ; 2.894      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.965      ; 2.894      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.965      ; 2.894      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.965      ; 2.894      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.965      ; 2.894      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.965      ; 2.894      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.965      ; 2.894      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.965      ; 2.894      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.965      ; 2.894      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.965      ; 2.894      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.965      ; 2.894      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.965      ; 2.894      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.965      ; 2.894      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.965      ; 2.894      ;
; 1.336 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.115      ; 3.125      ;
; 1.375 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.955      ; 3.004      ;
; 1.375 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.955      ; 3.004      ;
; 1.375 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.955      ; 3.004      ;
; 1.375 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.955      ; 3.004      ;
; 1.375 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.955      ; 3.004      ;
; 1.375 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.955      ; 3.004      ;
; 1.376 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.418      ; 3.968      ;
; 1.376 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.418      ; 3.968      ;
; 1.376 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.418      ; 3.968      ;
; 1.376 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.418      ; 3.968      ;
; 1.420 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.374      ; 3.968      ;
; 1.420 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.374      ; 3.968      ;
; 1.420 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.374      ; 3.968      ;
; 1.420 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.374      ; 3.968      ;
; 1.437 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.354      ; 3.965      ;
; 1.437 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.354      ; 3.965      ;
; 1.437 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.354      ; 3.965      ;
; 1.437 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.354      ; 3.965      ;
; 1.437 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.354      ; 3.965      ;
; 1.437 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.171      ; 3.282      ;
; 1.437 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.171      ; 3.282      ;
; 1.446 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.162      ; 3.282      ;
; 1.739 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.398      ; 4.311      ;
; 1.739 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.398      ; 4.311      ;
; 1.739 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.398      ; 4.311      ;
; 1.739 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.398      ; 4.311      ;
; 1.739 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.398      ; 4.311      ;
; 1.739 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.398      ; 4.311      ;
; 1.763 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.379      ; 4.316      ;
; 1.763 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.379      ; 4.316      ;
; 1.763 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.379      ; 4.316      ;
; 1.763 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.379      ; 4.316      ;
; 1.763 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.379      ; 4.316      ;
; 1.969 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.418      ; 4.061      ;
; 1.969 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.418      ; 4.061      ;
; 1.969 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.418      ; 4.061      ;
; 1.969 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.418      ; 4.061      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datac         ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datac         ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datac         ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.430  ; 0.430        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad          ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datab          ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datab          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|datac         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|datab          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datac         ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datac         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|datac         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|datab          ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|datab         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datac          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|datac         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datab          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|datab          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datab          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datab          ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datab          ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datab          ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datab          ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|datac         ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datac            ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datac            ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 2.661 ; 2.995 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.330 ; 1.423 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.886 ; 3.159 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 2.514 ; 2.885 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.033 ; 3.440 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 2.729 ; 3.056 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 1.993 ; 2.380 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.165 ; 2.639 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 2.111 ; 2.522 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.010 ; 2.383 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 2.085 ; 2.557 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 1.599 ; 1.945 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 2.357 ; 2.730 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 1.565 ; 1.913 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.176 ; 2.495 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 2.313 ; 2.796 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 1.822 ; 2.158 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 1.463 ; 1.819 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 2.204 ; 2.669 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 2.729 ; 3.056 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 2.346 ; 2.742 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 2.209 ; 2.612 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 2.124 ; 2.542 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 1.930 ; 2.326 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 1.816 ; 2.132 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 1.405 ; 1.748 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 1.406 ; 1.754 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.352 ; 2.839 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 2.168 ; 2.676 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.511 ; 2.868 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.379 ; 3.714 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 2.370 ; 2.714 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 2.365 ; 2.733 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.121 ; 1.239 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.805 ; 3.089 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 2.252 ; 2.589 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.004 ; 3.406 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.170 ; 3.530 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.974 ; 1.279 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.617 ; 1.007 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.610 ; 1.071 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.598 ; 0.987 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.448 ; 0.795 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.597 ; 1.016 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.143 ; 0.505 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.912 ; 1.279 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.154 ; 0.505 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.974 ; 1.269 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.796 ; 1.218 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.468 ; 0.808 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.180 ; 0.534 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.654 ; 1.102 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.867 ; 1.180 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.746 ; 1.119 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.463 ; 0.839 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.588 ; 1.005 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.421 ; 0.826 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.319 ; 0.640 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.010 ; 0.375 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.024 ; 0.378 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.566 ; 0.963 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.702 ; 1.132 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.751 ; 1.072 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 1.726 ; 2.118 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.754 ; 2.170 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 2.788 ; 3.198 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; 3.108 ; 3.486 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.328 ; 1.470 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.359 ; 3.679 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.118 ; 3.421 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.831 ; 3.152 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 2.634 ; 2.956 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 2.644 ; 2.993 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.667 ; 0.778 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.465 ; 2.784 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 2.625 ; 2.957 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.326 ; 2.688 ; Fall       ; rec_sclk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -2.248 ; -2.578 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.610 ; -0.739 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.469 ; -2.736 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -2.110 ; -2.469 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.591 ; -2.972 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -1.035 ; -1.360 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.605 ; -1.978 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.728 ; -2.172 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.676 ; -2.060 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.579 ; -1.928 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.660 ; -2.096 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.188 ; -1.511 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.912 ; -2.259 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.184 ; -1.508 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.742 ; -2.040 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.836 ; -2.271 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.440 ; -1.764 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.097 ; -1.439 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -1.765 ; -2.201 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -2.264 ; -2.561 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.870 ; -2.238 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.699 ; -2.085 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.717 ; -2.107 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.543 ; -1.924 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.433 ; -1.736 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.035 ; -1.360 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.037 ; -1.366 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.878 ; -2.313 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.702 ; -2.156 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.943 ; -2.299 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.562 ; -2.914 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -1.051 ; -1.407 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -1.917 ; -2.311 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.499 ; -0.664 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.371 ; -2.657 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.843 ; -2.138 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.550 ; -2.925 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.408 ; -2.784 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.804  ; 0.457  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.333  ; -0.048 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.228  ; -0.210 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.339  ; -0.040 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.368  ; 0.038  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.341  ; -0.067 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.804  ; 0.457  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.053  ; -0.298 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.782  ; 0.449  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; -0.008 ; -0.290 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.176  ; -0.228 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.479  ; 0.148  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.742  ; 0.407  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.170  ; -0.256 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.103  ; -0.196 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.085  ; -0.269 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.390  ; 0.031  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.237  ; -0.162 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.436  ; 0.052  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.534  ; 0.228  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.801  ; 0.452  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.780  ; 0.441  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.258  ; -0.120 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.254  ; -0.157 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.193  ; -0.121 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -0.958 ; -1.320 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -1.418 ; -1.822 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -1.786 ; -2.149 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; -2.714 ; -3.087 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.364 ; -0.491 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.902 ; -3.198 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.727 ; -3.004 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.450 ; -2.761 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -1.302 ; -1.618 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -2.189 ; -2.515 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.042 ; -0.224 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.080 ; -2.386 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.155 ; -2.479 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.955 ; -2.305 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.875 ; 5.809 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 6.513 ; 6.410 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.512 ; 6.400 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.796 ; 5.527 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 6.035 ; 5.841 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.095 ; 5.989 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.796 ; 5.527 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 6.035 ; 5.841 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.095 ; 5.989 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 6.504 ; 6.435 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.639 ; 5.610 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 6.405 ; 6.320 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 5.597 ; 5.570 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 6.029 ; 5.983 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 5.578 ; 5.557 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.742 ; 5.684 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 5.361 ; 5.342 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 6.423 ; 6.411 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 5.897 ; 5.887 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 6.033 ; 6.026 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 5.759 ; 5.703 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 6.483 ; 6.427 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 6.164 ; 6.149 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.796 ; 5.776 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 5.794 ; 5.752 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 5.603 ; 5.550 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.344 ; 5.321 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 5.939 ; 5.876 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 6.352 ; 6.315 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.504 ; 6.435 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 6.354 ; 6.266 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 6.063 ; 5.975 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 5.886 ; 5.880 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 5.580 ; 5.542 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 8.170 ; 8.166 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 5.637 ; 5.624 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 6.331 ; 6.405 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 6.217 ; 6.255 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 6.071 ; 6.029 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 6.094 ; 6.064 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 5.949 ; 5.904 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 5.502 ; 5.453 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 6.030 ; 5.950 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 5.455 ; 5.413 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 7.029 ; 7.115 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 6.441 ; 6.408 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 5.597 ; 5.536 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 6.033 ; 6.013 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 6.033 ; 5.983 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 6.503 ; 6.585 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.569 ; 5.544 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 5.546 ; 5.518 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 6.874 ; 6.912 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 5.731 ; 5.684 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 8.170 ; 8.166 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.929 ; 6.993 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 7.200 ; 7.272 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 6.500 ; 6.451 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 7.430 ; 7.587 ; Rise       ; i2s_clk         ;
; rec_miso           ; rec_sclk   ; 5.165 ; 5.087 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 6.031 ; 5.996 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 6.029 ; 5.959 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 5.680 ; 5.592 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 5.756 ; 5.495 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.255 ; 5.141 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.135 ; 4.977 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 4.999 ; 4.814 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 5.756 ; 5.495 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.255 ; 5.141 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.135 ; 4.977 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 8.071 ; 8.002 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 7.650 ; 7.561 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 7.478 ; 7.430 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 7.767 ; 7.719 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 7.532 ; 7.474 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 7.320 ; 7.299 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 7.393 ; 7.329 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 7.308 ; 7.249 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 7.461 ; 7.418 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]    ; rec_ss_n   ; 7.114 ; 7.041 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]    ; rec_ss_n   ; 7.746 ; 7.689 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]   ; rec_ss_n   ; 8.071 ; 8.002 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]   ; rec_ss_n   ; 7.508 ; 7.427 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]   ; rec_ss_n   ; 7.784 ; 7.791 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]   ; rec_ss_n   ; 7.228 ; 7.119 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]   ; rec_ss_n   ; 6.875 ; 6.786 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]   ; rec_ss_n   ; 7.396 ; 7.318 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]   ; rec_ss_n   ; 7.398 ; 7.348 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]   ; rec_ss_n   ; 7.404 ; 7.333 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]   ; rec_ss_n   ; 6.961 ; 6.861 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]   ; rec_ss_n   ; 6.968 ; 6.863 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]   ; rec_ss_n   ; 7.525 ; 7.483 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]   ; rec_ss_n   ; 6.973 ; 6.864 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]   ; rec_ss_n   ; 7.201 ; 7.072 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]   ; rec_ss_n   ; 7.055 ; 6.964 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 4.999 ; 4.814 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.737 ; 5.671 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 6.311 ; 6.180 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.324 ; 6.222 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.673 ; 5.411 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.675 ; 5.652 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.781 ; 5.739 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.673 ; 5.411 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.675 ; 5.652 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.781 ; 5.739 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 5.236 ; 5.211 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.522 ; 5.492 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 6.254 ; 6.170 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 5.478 ; 5.450 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 5.893 ; 5.847 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 5.460 ; 5.437 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.617 ; 5.559 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 5.252 ; 5.232 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 6.271 ; 6.258 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 5.766 ; 5.754 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 5.902 ; 5.895 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 5.633 ; 5.577 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 6.334 ; 6.280 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 6.023 ; 6.007 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.669 ; 5.649 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 5.667 ; 5.625 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 5.484 ; 5.431 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.236 ; 5.211 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 5.807 ; 5.744 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 6.205 ; 6.168 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.351 ; 6.282 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 6.207 ; 6.121 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 5.927 ; 5.840 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 5.757 ; 5.749 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 5.463 ; 5.424 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 5.342 ; 5.300 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 5.519 ; 5.505 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 6.189 ; 6.260 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 6.072 ; 6.107 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 5.936 ; 5.894 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 5.962 ; 5.932 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 5.823 ; 5.779 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 5.389 ; 5.340 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 5.902 ; 5.825 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 5.342 ; 5.300 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 6.907 ; 6.994 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 6.289 ; 6.255 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 5.479 ; 5.418 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 5.904 ; 5.884 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 5.904 ; 5.855 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 6.399 ; 6.481 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.459 ; 5.434 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 5.436 ; 5.409 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 6.756 ; 6.795 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 5.612 ; 5.565 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 7.956 ; 7.951 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.765 ; 6.825 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 7.025 ; 7.093 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 6.352 ; 6.304 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 7.244 ; 7.395 ; Rise       ; i2s_clk         ;
; rec_miso           ; rec_sclk   ; 5.058 ; 4.981 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 5.857 ; 5.793 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 5.863 ; 5.765 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 5.512 ; 5.396 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 5.638 ; 5.383 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 4.933 ; 4.952 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 4.804 ; 4.796 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 4.651 ; 4.655 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 5.638 ; 5.383 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 4.933 ; 4.952 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 4.804 ; 4.796 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 6.716 ; 6.628 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 7.467 ; 7.382 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 7.303 ; 7.256 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 7.580 ; 7.534 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 7.353 ; 7.296 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 7.150 ; 7.130 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 7.216 ; 7.153 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 7.136 ; 7.079 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 7.285 ; 7.244 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]    ; rec_ss_n   ; 6.944 ; 6.873 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]    ; rec_ss_n   ; 7.558 ; 7.503 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]   ; rec_ss_n   ; 7.863 ; 7.795 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]   ; rec_ss_n   ; 7.330 ; 7.253 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]   ; rec_ss_n   ; 7.596 ; 7.602 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]   ; rec_ss_n   ; 7.057 ; 6.950 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]   ; rec_ss_n   ; 6.716 ; 6.628 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]   ; rec_ss_n   ; 7.216 ; 7.139 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]   ; rec_ss_n   ; 7.224 ; 7.175 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]   ; rec_ss_n   ; 7.226 ; 7.157 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]   ; rec_ss_n   ; 6.798 ; 6.700 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]   ; rec_ss_n   ; 6.804 ; 6.701 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]   ; rec_ss_n   ; 7.346 ; 7.306 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]   ; rec_ss_n   ; 6.810 ; 6.703 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]   ; rec_ss_n   ; 7.028 ; 6.902 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]   ; rec_ss_n   ; 6.890 ; 6.800 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 4.651 ; 4.655 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.601 ;       ;       ; 7.756 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.881 ;       ;       ; 8.159 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.878 ; 7.830 ; 8.326 ; 8.132 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.021 ; 7.923 ; 8.386 ; 8.280 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.915 ; 7.361 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.144 ;       ;       ; 7.393 ;
; rec_st_load_rrdy ; rec_rrdy    ; 6.993 ;       ;       ; 7.228 ;
; rec_st_load_trdy ; rec_trdy    ; 6.547 ;       ;       ; 6.763 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.404 ;       ;       ; 7.558 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.653 ;       ;       ; 7.913 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.627 ; 7.604 ; 8.084 ; 7.892 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.733 ; 7.691 ; 8.139 ; 8.000 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.745 ; 7.181 ;       ;
; rec_st_load_roe  ; rec_roe     ; 6.971 ;       ;       ; 7.216 ;
; rec_st_load_rrdy ; rec_rrdy    ; 6.821 ;       ;       ; 7.035 ;
; rec_st_load_trdy ; rec_trdy    ; 6.390 ;       ;       ; 6.603 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.393 ; 5.395 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.981 ; 4.983 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.887 ; 4.887 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.494 ; 4.494 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.396     ; 5.396     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.985     ; 4.985     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.888     ; 4.989     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.496     ; 4.597     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; ecg_sclk ; -1.744 ; -43.061        ;
; rec_sclk ; -1.279 ; -29.049        ;
; rec_ss_n ; -0.657 ; -9.769         ;
; i2s_clk  ; -0.079 ; -1.158         ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; rec_ss_n ; -0.365 ; -5.712        ;
; rec_sclk ; 0.096  ; 0.000         ;
; i2s_clk  ; 0.188  ; 0.000         ;
; ecg_sclk ; 0.199  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; ecg_sclk ; -1.419 ; -52.823           ;
; rec_sclk ; -0.160 ; -6.762            ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; rec_sclk ; -0.088 ; -2.441           ;
; ecg_sclk ; 0.317  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; rec_sclk ; -3.000 ; -100.077                     ;
; ecg_sclk ; -3.000 ; -74.095                      ;
; i2s_clk  ; -3.000 ; -58.603                      ;
; rec_ss_n ; -3.000 ; -3.364                       ;
; ecg_ss_n ; -3.000 ; -3.021                       ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.744 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.571     ; 0.650      ;
; -1.744 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.504     ; 0.717      ;
; -1.726 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.542     ; 0.661      ;
; -1.725 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.526     ; 0.676      ;
; -1.712 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.519     ; 0.670      ;
; -1.707 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.533     ; 0.651      ;
; -1.701 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.606     ; 0.572      ;
; -1.697 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.525     ; 0.649      ;
; -1.685 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.519     ; 0.643      ;
; -1.683 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.524     ; 0.636      ;
; -1.677 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.525     ; 0.629      ;
; -1.672 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.573     ; 0.576      ;
; -1.670 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.521     ; 0.626      ;
; -1.654 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.570     ; 0.561      ;
; -1.640 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.543     ; 0.574      ;
; -1.629 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.545     ; 0.561      ;
; -1.628 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.544     ; 0.561      ;
; -1.623 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.525     ; 0.575      ;
; -1.620 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.533     ; 0.564      ;
; -1.611 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.608     ; 0.480      ;
; -1.608 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.605     ; 0.480      ;
; -1.597 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.518     ; 0.556      ;
; -1.586 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.573     ; 0.490      ;
; -1.580 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.568     ; 0.489      ;
; -1.579 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.573     ; 0.483      ;
; -1.561 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.563     ; 0.475      ;
; -1.559 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.546     ; 0.490      ;
; -1.552 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.542     ; 0.487      ;
; -1.545 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.533     ; 0.489      ;
; -1.541 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.532     ; 0.486      ;
; -1.535 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.608     ; 0.404      ;
; -1.532 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.605     ; 0.404      ;
; -1.530 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.606     ; 0.401      ;
; -1.497 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.573     ; 0.401      ;
; -1.475 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.546     ; 0.406      ;
; -1.471 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.543     ; 0.405      ;
; -1.456 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.547     ; 0.386      ;
; -1.454 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.525     ; 0.406      ;
; -1.452 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.525     ; 0.404      ;
; -1.449 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.519     ; 0.407      ;
; -1.448 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.532     ; 0.393      ;
; -1.407 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.571     ; 0.313      ;
; -1.403 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.570     ; 0.310      ;
; -1.384 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.545     ; 0.316      ;
; -1.377 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.544     ; 0.310      ;
; -1.365 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.533     ; 0.309      ;
; -1.350 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.518     ; 0.309      ;
; -1.284 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.525     ; 0.236      ;
; -1.283 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.523     ; 0.237      ;
; -1.158 ; SPI_slave:ecg_spi_ports|rrdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.482     ; 1.183      ;
; -0.993 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.487     ; 1.013      ;
; -0.989 ; SPI_slave:ecg_spi_ports|roe~_emulated  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.528     ; 0.968      ;
; -0.986 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.352     ; 1.141      ;
; -0.939 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.405     ; 1.041      ;
; -0.939 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.405     ; 1.041      ;
; -0.939 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.405     ; 1.041      ;
; -0.939 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.405     ; 1.041      ;
; -0.939 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.405     ; 1.041      ;
; -0.921 ; SPI_slave:ecg_spi_ports|trdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.527     ; 0.901      ;
; -0.905 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.367     ; 1.045      ;
; -0.905 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.367     ; 1.045      ;
; -0.905 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.367     ; 1.045      ;
; -0.905 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.367     ; 1.045      ;
; -0.905 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.367     ; 1.045      ;
; -0.905 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.367     ; 1.045      ;
; -0.839 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.309      ; 2.625      ;
; -0.838 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 2.016      ;
; -0.838 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 2.016      ;
; -0.838 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 2.016      ;
; -0.838 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 2.016      ;
; -0.838 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 2.016      ;
; -0.789 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.344      ; 2.610      ;
; -0.787 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.227      ; 2.021      ;
; -0.787 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.227      ; 2.021      ;
; -0.787 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.227      ; 2.021      ;
; -0.787 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.227      ; 2.021      ;
; -0.787 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.227      ; 2.021      ;
; -0.787 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.227      ; 2.021      ;
; -0.782 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.358      ; 2.617      ;
; -0.780 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.356      ; 2.613      ;
; -0.779 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.362      ; 2.618      ;
; -0.779 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.358      ; 2.614      ;
; -0.762 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.379     ; 0.890      ;
; -0.762 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.379     ; 0.890      ;
; -0.762 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.379     ; 0.890      ;
; -0.762 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.379     ; 0.890      ;
; -0.762 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.379     ; 0.890      ;
; -0.758 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.356     ; 0.909      ;
; -0.758 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.356     ; 0.909      ;
; -0.758 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.356     ; 0.909      ;
; -0.758 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.356     ; 0.909      ;
; -0.750 ; SPI_slave:ecg_spi_ports|bit_cnt[5]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.094     ; 1.663      ;
; -0.750 ; SPI_slave:ecg_spi_ports|bit_cnt[5]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.094     ; 1.663      ;
; -0.750 ; SPI_slave:ecg_spi_ports|bit_cnt[5]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.094     ; 1.663      ;
; -0.750 ; SPI_slave:ecg_spi_ports|bit_cnt[5]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.094     ; 1.663      ;
; -0.750 ; SPI_slave:ecg_spi_ports|bit_cnt[5]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.094     ; 1.663      ;
; -0.748 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.309      ; 2.534      ;
; -0.745 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.309      ; 2.531      ;
; -0.745 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.309      ; 2.531      ;
; -0.743 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.358      ; 2.578      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.279 ; SPI_slave:rec_spi_ports|roe~_emulated  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.548     ; 1.238      ;
; -1.207 ; SPI_slave:rec_spi_ports|rrdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.533     ; 1.181      ;
; -1.108 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.504     ; 1.111      ;
; -1.108 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.504     ; 1.111      ;
; -1.108 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.504     ; 1.111      ;
; -1.108 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.504     ; 1.111      ;
; -1.103 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.500     ; 1.110      ;
; -1.103 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.500     ; 1.110      ;
; -1.103 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.500     ; 1.110      ;
; -1.103 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.500     ; 1.110      ;
; -1.103 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.500     ; 1.110      ;
; -1.100 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.505     ; 1.102      ;
; -1.100 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.505     ; 1.102      ;
; -1.100 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.505     ; 1.102      ;
; -1.100 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.505     ; 1.102      ;
; -1.100 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.505     ; 1.102      ;
; -1.086 ; SPI_slave:rec_spi_ports|trdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.452     ; 1.141      ;
; -1.068 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.484     ; 1.091      ;
; -1.068 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.484     ; 1.091      ;
; -1.068 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.484     ; 1.091      ;
; -1.068 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.484     ; 1.091      ;
; -1.068 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.484     ; 1.091      ;
; -1.049 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.483     ; 1.073      ;
; -1.049 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.483     ; 1.073      ;
; -1.049 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.483     ; 1.073      ;
; -1.049 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.483     ; 1.073      ;
; -1.049 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.483     ; 1.073      ;
; -0.845 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.475     ; 0.877      ;
; -0.845 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.475     ; 0.877      ;
; -0.793 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.058     ; 1.742      ;
; -0.793 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.058     ; 1.742      ;
; -0.793 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.058     ; 1.742      ;
; -0.793 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.058     ; 1.742      ;
; -0.788 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.054     ; 1.741      ;
; -0.788 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.054     ; 1.741      ;
; -0.788 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.054     ; 1.741      ;
; -0.788 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.054     ; 1.741      ;
; -0.788 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.054     ; 1.741      ;
; -0.785 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.059     ; 1.733      ;
; -0.785 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.059     ; 1.733      ;
; -0.785 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.059     ; 1.733      ;
; -0.785 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.059     ; 1.733      ;
; -0.785 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.059     ; 1.733      ;
; -0.780 ; rec_ss_n                               ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.130      ; 2.387      ;
; -0.776 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.054     ; 1.729      ;
; -0.776 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.054     ; 1.729      ;
; -0.776 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.054     ; 1.729      ;
; -0.776 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.054     ; 1.729      ;
; -0.774 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.054     ; 1.727      ;
; -0.774 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.054     ; 1.727      ;
; -0.774 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.054     ; 1.727      ;
; -0.774 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.054     ; 1.727      ;
; -0.771 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.050     ; 1.728      ;
; -0.771 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.050     ; 1.728      ;
; -0.771 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.050     ; 1.728      ;
; -0.771 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.050     ; 1.728      ;
; -0.771 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.050     ; 1.728      ;
; -0.769 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.050     ; 1.726      ;
; -0.769 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.050     ; 1.726      ;
; -0.769 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.050     ; 1.726      ;
; -0.769 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.050     ; 1.726      ;
; -0.769 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.050     ; 1.726      ;
; -0.768 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.055     ; 1.720      ;
; -0.768 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.055     ; 1.720      ;
; -0.768 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.055     ; 1.720      ;
; -0.768 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.055     ; 1.720      ;
; -0.768 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.055     ; 1.720      ;
; -0.766 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.055     ; 1.718      ;
; -0.766 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.055     ; 1.718      ;
; -0.766 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.055     ; 1.718      ;
; -0.766 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.055     ; 1.718      ;
; -0.766 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.055     ; 1.718      ;
; -0.761 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.024     ; 1.744      ;
; -0.761 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.024     ; 1.744      ;
; -0.761 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.024     ; 1.744      ;
; -0.761 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.024     ; 1.744      ;
; -0.756 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.020     ; 1.743      ;
; -0.756 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.020     ; 1.743      ;
; -0.756 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.020     ; 1.743      ;
; -0.756 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.020     ; 1.743      ;
; -0.756 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.020     ; 1.743      ;
; -0.753 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 1.735      ;
; -0.753 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 1.735      ;
; -0.753 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 1.735      ;
; -0.753 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 1.735      ;
; -0.753 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 1.735      ;
; -0.753 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 1.722      ;
; -0.753 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 1.722      ;
; -0.753 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 1.722      ;
; -0.753 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 1.722      ;
; -0.753 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 1.722      ;
; -0.736 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.034     ; 1.709      ;
; -0.736 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.034     ; 1.709      ;
; -0.736 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.034     ; 1.709      ;
; -0.736 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.034     ; 1.709      ;
; -0.736 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.034     ; 1.709      ;
; -0.734 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.034     ; 1.707      ;
; -0.734 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.034     ; 1.707      ;
; -0.734 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.034     ; 1.707      ;
; -0.734 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.034     ; 1.707      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_ss_n'                                                                                                                    ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.657 ; I2S:i2s_ports|l_sr_in[0]           ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.109      ; 0.300      ;
; -0.624 ; I2S:i2s_ports|l_sr_in[20]          ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.071      ; 0.300      ;
; -0.528 ; I2S:i2s_ports|l_sr_in[4]           ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.089      ; 0.300      ;
; -0.509 ; I2S:i2s_ports|l_sr_in[10]          ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.027     ; 0.300      ;
; -0.484 ; I2S:i2s_ports|l_sr_in[22]          ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.073      ; 0.300      ;
; -0.449 ; I2S:i2s_ports|l_sr_in[2]           ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.111      ; 0.300      ;
; -0.437 ; I2S:i2s_ports|l_sr_in[9]           ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.065      ; 0.300      ;
; -0.424 ; I2S:i2s_ports|l_sr_in[11]          ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.015      ; 0.338      ;
; -0.422 ; I2S:i2s_ports|l_sr_in[7]           ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.059      ; 0.300      ;
; -0.371 ; I2S:i2s_ports|l_sr_in[13]          ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.027     ; 0.300      ;
; -0.369 ; I2S:i2s_ports|l_sr_in[14]          ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.026     ; 0.300      ;
; -0.369 ; I2S:i2s_ports|l_sr_in[12]          ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.024     ; 0.300      ;
; -0.361 ; I2S:i2s_ports|l_sr_in[19]          ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.011      ; 0.341      ;
; -0.358 ; I2S:i2s_ports|l_sr_in[23]          ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.071      ; 0.300      ;
; -0.357 ; I2S:i2s_ports|l_sr_in[21]          ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.074      ; 0.300      ;
; -0.355 ; I2S:i2s_ports|l_sr_in[18]          ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.020      ; 0.350      ;
; -0.351 ; I2S:i2s_ports|l_sr_in[15]          ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.023      ; 0.342      ;
; -0.348 ; I2S:i2s_ports|l_sr_in[5]           ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.084      ; 0.300      ;
; -0.344 ; I2S:i2s_ports|l_sr_in[17]          ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.022      ; 0.341      ;
; -0.344 ; I2S:i2s_ports|l_sr_in[8]           ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.079      ; 0.300      ;
; -0.344 ; I2S:i2s_ports|l_sr_in[6]           ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.021      ; 0.339      ;
; -0.343 ; I2S:i2s_ports|l_sr_in[16]          ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.019      ; 0.338      ;
; -0.313 ; I2S:i2s_ports|l_sr_in[1]           ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.109      ; 0.423      ;
; -0.308 ; I2S:i2s_ports|l_sr_in[3]           ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.094      ; 0.300      ;
; 0.073  ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.202      ; 1.426      ;
; 0.076  ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.203      ; 1.423      ;
; 0.138  ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.282      ; 1.333      ;
; 0.236  ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.203      ; 1.413      ;
; 0.279  ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.197      ; 1.466      ;
; 0.285  ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.313      ; 1.514      ;
; 0.314  ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.227      ; 1.461      ;
; 0.323  ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.229      ; 1.455      ;
; 0.339  ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.198      ; 1.408      ;
; 0.354  ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.246      ; 1.439      ;
; 0.383  ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.315      ; 1.420      ;
; 0.411  ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.241      ; 1.393      ;
; 0.417  ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.254      ; 1.312      ;
; 0.439  ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.202      ; 1.407      ;
; 0.449  ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.246      ; 1.346      ;
; 0.456  ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.268      ; 1.361      ;
; 0.458  ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.269      ; 1.359      ;
; 0.460  ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.243      ; 1.332      ;
; 0.462  ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.268      ; 1.353      ;
; 0.469  ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.269      ; 1.349      ;
; 0.470  ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.247      ; 1.325      ;
; 0.476  ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.244      ; 1.317      ;
; 0.508  ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.247      ; 1.383      ;
; 0.579  ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.247      ; 1.216      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.079 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.031      ;
; -0.079 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.031      ;
; -0.079 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.031      ;
; -0.079 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.031      ;
; -0.079 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.031      ;
; -0.047 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 0.997      ;
; -0.047 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 0.997      ;
; -0.047 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 0.997      ;
; -0.047 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 0.997      ;
; -0.045 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.996      ;
; -0.045 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.996      ;
; -0.045 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.996      ;
; -0.045 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.996      ;
; -0.045 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.996      ;
; -0.045 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.997      ;
; -0.045 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.997      ;
; -0.045 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.997      ;
; -0.045 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.997      ;
; -0.045 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.997      ;
; -0.025 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.976      ;
; -0.025 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.976      ;
; -0.025 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.976      ;
; -0.025 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.976      ;
; -0.025 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.976      ;
; 0.014  ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.937      ;
; 0.037  ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.915      ;
; 0.124  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.157      ; 1.020      ;
; 0.124  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.157      ; 1.020      ;
; 0.124  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.157      ; 1.020      ;
; 0.124  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.157      ; 1.020      ;
; 0.124  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.157      ; 1.020      ;
; 0.124  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.157      ; 1.020      ;
; 0.124  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.157      ; 1.020      ;
; 0.124  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.157      ; 1.020      ;
; 0.124  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.157      ; 1.020      ;
; 0.124  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.157      ; 1.020      ;
; 0.124  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.157      ; 1.020      ;
; 0.125  ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.826      ;
; 0.147  ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.805      ;
; 0.155  ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.797      ;
; 0.167  ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.033     ; 0.787      ;
; 0.168  ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.784      ;
; 0.227  ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.046     ; 0.714      ;
; 0.237  ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.715      ;
; 0.258  ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.693      ;
; 0.277  ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.675      ;
; 0.290  ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.662      ;
; 0.306  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 0.641      ;
; 0.308  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.038     ; 0.641      ;
; 0.317  ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.635      ;
; 0.351  ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.593      ;
; 0.362  ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.589      ;
; 0.364  ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.588      ;
; 0.372  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.154      ; 0.769      ;
; 0.372  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.154      ; 0.769      ;
; 0.372  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.154      ; 0.769      ;
; 0.372  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.154      ; 0.769      ;
; 0.372  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.154      ; 0.769      ;
; 0.372  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.154      ; 0.769      ;
; 0.372  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.154      ; 0.769      ;
; 0.372  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.154      ; 0.769      ;
; 0.372  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.154      ; 0.769      ;
; 0.372  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.154      ; 0.769      ;
; 0.372  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.154      ; 0.769      ;
; 0.372  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.154      ; 0.769      ;
; 0.372  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.154      ; 0.769      ;
; 0.377  ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.575      ;
; 0.400  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.552      ;
; 0.413  ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.539      ;
; 0.416  ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.528      ;
; 0.418  ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.533      ;
; 0.419  ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.533      ;
; 0.420  ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.531      ;
; 0.422  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.522      ;
; 0.483  ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.461      ;
; 0.484  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.460      ;
; 0.484  ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.468      ;
; 0.485  ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.459      ;
; 0.486  ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.458      ;
; 0.487  ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.457      ;
; 0.489  ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.463      ;
; 0.502  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.450      ;
; 0.557  ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.387      ;
; 0.558  ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.386      ;
; 0.558  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.386      ;
; 0.558  ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.386      ;
; 0.558  ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.386      ;
; 0.559  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.385      ;
; 0.559  ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.385      ;
; 0.559  ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.393      ;
; 0.560  ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.384      ;
; 0.560  ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.384      ;
; 0.560  ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.384      ;
; 0.560  ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.384      ;
; 0.560  ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.384      ;
; 0.560  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.384      ;
; 0.563  ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.389      ;
; 0.579  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.373      ;
; 0.602  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.350      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_ss_n'                                                                                                                     ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.365 ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.387      ; 1.052      ;
; -0.306 ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.422      ; 1.146      ;
; -0.300 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.392      ; 1.122      ;
; -0.281 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.408      ; 1.157      ;
; -0.281 ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.408      ; 1.157      ;
; -0.281 ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.407      ; 1.156      ;
; -0.277 ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.387      ; 1.140      ;
; -0.275 ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.384      ; 1.139      ;
; -0.275 ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.383      ; 1.138      ;
; -0.269 ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.407      ; 1.168      ;
; -0.268 ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.459      ; 1.221      ;
; -0.265 ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.387      ; 1.152      ;
; -0.256 ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.388      ; 1.162      ;
; -0.223 ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.381      ; 1.188      ;
; -0.211 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.456      ; 1.275      ;
; -0.201 ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.345      ; 1.174      ;
; -0.195 ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.347      ; 1.182      ;
; -0.185 ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.345      ; 1.190      ;
; -0.183 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.347      ; 1.194      ;
; -0.174 ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.386      ; 1.242      ;
; -0.171 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.342      ; 1.201      ;
; -0.170 ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.368      ; 1.228      ;
; -0.155 ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.367      ; 1.242      ;
; -0.145 ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.341      ; 1.226      ;
; 0.525  ; I2S:i2s_ports|l_sr_in[2]           ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.211      ; 0.276      ;
; 0.527  ; I2S:i2s_ports|l_sr_in[0]           ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.209      ; 0.276      ;
; 0.538  ; I2S:i2s_ports|l_sr_in[3]           ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.198      ; 0.276      ;
; 0.544  ; I2S:i2s_ports|l_sr_in[4]           ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.192      ; 0.276      ;
; 0.554  ; I2S:i2s_ports|l_sr_in[5]           ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.182      ; 0.276      ;
; 0.559  ; I2S:i2s_ports|l_sr_in[8]           ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.177      ; 0.276      ;
; 0.563  ; I2S:i2s_ports|l_sr_in[21]          ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.173      ; 0.276      ;
; 0.564  ; I2S:i2s_ports|l_sr_in[22]          ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.172      ; 0.276      ;
; 0.566  ; I2S:i2s_ports|l_sr_in[23]          ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.170      ; 0.276      ;
; 0.566  ; I2S:i2s_ports|l_sr_in[20]          ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.170      ; 0.276      ;
; 0.568  ; I2S:i2s_ports|l_sr_in[9]           ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.168      ; 0.276      ;
; 0.575  ; I2S:i2s_ports|l_sr_in[7]           ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.161      ; 0.276      ;
; 0.616  ; I2S:i2s_ports|l_sr_in[1]           ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.209      ; 0.365      ;
; 0.657  ; I2S:i2s_ports|l_sr_in[17]          ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.102      ; 0.299      ;
; 0.657  ; I2S:i2s_ports|l_sr_in[15]          ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.103      ; 0.300      ;
; 0.657  ; I2S:i2s_ports|l_sr_in[6]           ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.101      ; 0.298      ;
; 0.658  ; I2S:i2s_ports|l_sr_in[16]          ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.099      ; 0.297      ;
; 0.663  ; I2S:i2s_ports|l_sr_in[11]          ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.095      ; 0.298      ;
; 0.667  ; I2S:i2s_ports|l_sr_in[19]          ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.092      ; 0.299      ;
; 0.670  ; I2S:i2s_ports|l_sr_in[18]          ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.100      ; 0.310      ;
; 0.682  ; I2S:i2s_ports|l_sr_in[12]          ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.054      ; 0.276      ;
; 0.685  ; I2S:i2s_ports|l_sr_in[14]          ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.051      ; 0.276      ;
; 0.685  ; I2S:i2s_ports|l_sr_in[10]          ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.051      ; 0.276      ;
; 0.686  ; I2S:i2s_ports|l_sr_in[13]          ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.050      ; 0.276      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                            ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.096 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.687      ; 1.897      ;
; 0.112 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.687      ; 1.413      ;
; 0.160 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.440      ;
; 0.166 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.577      ; 0.327      ;
; 0.199 ; SPI_slave:rec_spi_ports|rd_add      ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.200 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.672      ; 1.986      ;
; 0.208 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.316      ;
; 0.209 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.316      ;
; 0.210 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.490      ;
; 0.210 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.490      ;
; 0.210 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.318      ;
; 0.210 ; SPI_slave:rec_spi_ports|bit_cnt[22] ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.318      ;
; 0.210 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.318      ;
; 0.210 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.672      ; 1.496      ;
; 0.211 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.491      ;
; 0.212 ; SPI_slave:rec_spi_ports|bit_cnt[14] ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.319      ;
; 0.212 ; SPI_slave:rec_spi_ports|bit_cnt[13] ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.319      ;
; 0.213 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.321      ;
; 0.219 ; SPI_slave:rec_spi_ports|bit_cnt[28] ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.326      ;
; 0.219 ; SPI_slave:rec_spi_ports|bit_cnt[8]  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.327      ;
; 0.221 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.328      ;
; 0.223 ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.577      ; 0.384      ;
; 0.228 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.591      ; 1.933      ;
; 0.234 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.591      ; 1.439      ;
; 0.242 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.495      ; 0.321      ;
; 0.244 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.056      ; 0.384      ;
; 0.247 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.153      ; 1.514      ;
; 0.248 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.153      ; 1.515      ;
; 0.249 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.153      ; 1.516      ;
; 0.251 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.153      ; 1.518      ;
; 0.251 ; SPI_slave:rec_spi_ports|bit_cnt[22] ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.484      ; 0.319      ;
; 0.252 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.484      ; 0.320      ;
; 0.254 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.153      ; 1.521      ;
; 0.268 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.390      ;
; 0.272 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.577      ; 0.433      ;
; 0.274 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.030      ; 0.388      ;
; 0.276 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.545      ;
; 0.277 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.176      ; 1.567      ;
; 0.280 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.560      ;
; 0.282 ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.389      ;
; 0.283 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.391      ;
; 0.284 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.564      ;
; 0.284 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.391      ;
; 0.285 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.393      ;
; 0.287 ; SPI_slave:rec_spi_ports|bit_cnt[30] ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.394      ;
; 0.287 ; SPI_slave:rec_spi_ports|bit_cnt[30] ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.577      ; 0.448      ;
; 0.288 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.568      ;
; 0.291 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.398      ;
; 0.292 ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.399      ;
; 0.293 ; SPI_slave:rec_spi_ports|bit_cnt[5]  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.401      ;
; 0.296 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.404      ;
; 0.302 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.158      ; 1.574      ;
; 0.303 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.158      ; 1.575      ;
; 0.303 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.158      ; 1.575      ;
; 0.304 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.158      ; 1.576      ;
; 0.306 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.586      ;
; 0.307 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.158      ; 1.579      ;
; 0.310 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.590      ;
; 0.312 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.592      ;
; 0.316 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.486      ; 0.386      ;
; 0.318 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.587      ;
; 0.319 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.588      ;
; 0.320 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.482      ; 0.386      ;
; 0.321 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.590      ;
; 0.337 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.027      ; 0.448      ;
; 0.359 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.549      ; 0.492      ;
; 0.360 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.484      ; 0.428      ;
; 0.367 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.482      ; 0.433      ;
; 0.368 ; SPI_slave:rec_spi_ports|bit_cnt[14] ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.495      ; 0.447      ;
; 0.368 ; SPI_slave:rec_spi_ports|bit_cnt[13] ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.495      ; 0.447      ;
; 0.371 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.495      ; 0.450      ;
; 0.388 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.484      ; 0.456      ;
; 0.398 ; SPI_slave:rec_spi_ports|bit_cnt[9]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.549      ; 0.531      ;
; 0.404 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.006      ; 0.494      ;
; 0.413 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.096      ; 0.593      ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2s_clk'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.314      ;
; 0.198 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.325      ;
; 0.198 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.325      ;
; 0.198 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.325      ;
; 0.198 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.325      ;
; 0.198 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.325      ;
; 0.198 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.325      ;
; 0.199 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.326      ;
; 0.199 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.326      ;
; 0.199 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.326      ;
; 0.200 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.327      ;
; 0.200 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.327      ;
; 0.200 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.327      ;
; 0.200 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.327      ;
; 0.210 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.329      ;
; 0.212 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.331      ;
; 0.257 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.384      ;
; 0.258 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.385      ;
; 0.258 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.385      ;
; 0.260 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.387      ;
; 0.261 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.388      ;
; 0.276 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.395      ;
; 0.278 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.397      ;
; 0.289 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.408      ;
; 0.310 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.429      ;
; 0.319 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.446      ;
; 0.334 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.461      ;
; 0.338 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.457      ;
; 0.345 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.465      ;
; 0.350 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.469      ;
; 0.351 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.471      ;
; 0.376 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.503      ;
; 0.379 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.498      ;
; 0.386 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.505      ;
; 0.389 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.507      ;
; 0.412 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.046      ; 0.542      ;
; 0.423 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 0.540      ;
; 0.452 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.232      ; 0.768      ;
; 0.452 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.232      ; 0.768      ;
; 0.452 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.232      ; 0.768      ;
; 0.452 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.232      ; 0.768      ;
; 0.452 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.232      ; 0.768      ;
; 0.452 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.232      ; 0.768      ;
; 0.452 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.232      ; 0.768      ;
; 0.452 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.232      ; 0.768      ;
; 0.452 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.232      ; 0.768      ;
; 0.452 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.232      ; 0.768      ;
; 0.452 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.232      ; 0.768      ;
; 0.452 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.232      ; 0.768      ;
; 0.452 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.232      ; 0.768      ;
; 0.454 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.573      ;
; 0.465 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.584      ;
; 0.471 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.590      ;
; 0.478 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.040      ; 0.602      ;
; 0.496 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.614      ;
; 0.503 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.622      ;
; 0.544 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.038      ; 0.666      ;
; 0.578 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.697      ;
; 0.585 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.704      ;
; 0.596 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.715      ;
; 0.604 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.724      ;
; 0.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.235      ; 0.988      ;
; 0.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.235      ; 0.988      ;
; 0.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.235      ; 0.988      ;
; 0.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.235      ; 0.988      ;
; 0.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.235      ; 0.988      ;
; 0.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.235      ; 0.988      ;
; 0.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.235      ; 0.988      ;
; 0.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.235      ; 0.988      ;
; 0.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.235      ; 0.988      ;
; 0.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.235      ; 0.988      ;
; 0.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.235      ; 0.988      ;
; 0.697 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.816      ;
; 0.699 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.819      ;
; 0.829 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.947      ;
; 0.829 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.947      ;
; 0.829 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.947      ;
; 0.829 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.947      ;
; 0.829 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.947      ;
; 0.844 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.962      ;
; 0.844 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.962      ;
; 0.844 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.962      ;
; 0.844 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.962      ;
; 0.844 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.962      ;
; 0.847 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 0.964      ;
; 0.847 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 0.964      ;
; 0.847 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 0.964      ;
; 0.847 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 0.964      ;
; 0.849 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.968      ;
; 0.866 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.986      ;
; 0.866 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.986      ;
; 0.866 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.986      ;
; 0.866 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.986      ;
; 0.866 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.986      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.206 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.314      ;
; 0.207 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.315      ;
; 0.207 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.315      ;
; 0.207 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.315      ;
; 0.208 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.316      ;
; 0.211 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.022      ; 0.317      ;
; 0.214 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.321      ;
; 0.221 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.329      ;
; 0.224 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.331      ;
; 0.228 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.336      ;
; 0.258 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.386      ;
; 0.260 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.131      ; 0.475      ;
; 0.272 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.380      ;
; 0.272 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.380      ;
; 0.279 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.387      ;
; 0.279 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.387      ;
; 0.285 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.392      ;
; 0.298 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.405      ;
; 0.298 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.418      ; 1.830      ;
; 0.305 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.412      ; 1.831      ;
; 0.320 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.167      ; 0.571      ;
; 0.321 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.394      ; 1.829      ;
; 0.328 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.412      ; 1.854      ;
; 0.329 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.412      ; 1.855      ;
; 0.339 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.918      ; 2.371      ;
; 0.347 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.455      ;
; 0.349 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.456      ;
; 0.356 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.301      ; 0.741      ;
; 0.358 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.412      ; 1.884      ;
; 0.360 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.468      ;
; 0.362 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.399      ; 1.875      ;
; 0.362 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.399      ; 1.875      ;
; 0.362 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.853      ; 2.329      ;
; 0.364 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.399      ; 1.877      ;
; 0.368 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.399      ; 1.881      ;
; 0.368 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.394      ; 1.876      ;
; 0.369 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.394      ; 1.877      ;
; 0.374 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.394      ; 1.882      ;
; 0.377 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.918      ; 1.909      ;
; 0.379 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.293      ; 0.756      ;
; 0.382 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.414      ; 1.910      ;
; 0.384 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.414      ; 1.912      ;
; 0.395 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.414      ; 1.923      ;
; 0.399 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.414      ; 1.927      ;
; 0.400 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.412      ; 1.926      ;
; 0.402 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.853      ; 1.869      ;
; 0.404 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.399      ; 1.917      ;
; 0.405 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.533      ;
; 0.426 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.412      ; 1.952      ;
; 0.427 ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.534      ;
; 0.428 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.363      ; 1.905      ;
; 0.429 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.537      ;
; 0.440 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.911      ; 1.965      ;
; 0.440 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.911      ; 2.465      ;
; 0.441 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.622      ; 0.647      ;
; 0.445 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.505      ; 0.534      ;
; 0.446 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.363      ; 1.923      ;
; 0.447 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.363      ; 1.924      ;
; 0.451 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.363      ; 1.928      ;
; 0.465 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.622      ; 0.671      ;
; 0.467 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.028      ; 0.579      ;
; 0.487 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.176      ; 0.747      ;
; 0.489 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.363      ; 1.966      ;
; 0.490 ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.597      ;
; 0.495 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.076      ; 0.655      ;
; 0.524 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.234      ; 0.842      ;
; 0.529 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.570      ; 0.683      ;
; 0.537 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.646      ;
; 0.553 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.662      ;
; 0.554 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.662      ;
; 0.556 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.241      ; 0.881      ;
; 0.558 ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.666      ;
; 0.559 ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.667      ;
; 0.560 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.667      ;
; 0.588 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.697      ;
; 0.594 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.703      ;
; 0.595 ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.704      ;
; 0.595 ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.060      ; 0.739      ;
; 0.598 ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.706      ;
; 0.598 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.505      ; 0.687      ;
; 0.629 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.563      ; 0.776      ;
; 0.634 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.563      ; 0.781      ;
; 0.638 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.747      ;
; 0.640 ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.748      ;
; 0.653 ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.760      ;
; 0.660 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.570      ; 0.814      ;
; 0.665 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.787      ;
; 0.665 ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.772      ;
; 0.688 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.014      ; 0.786      ;
; 0.695 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.070      ; 0.849      ;
; 0.716 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.234      ; 1.034      ;
; 0.717 ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.076      ; 0.877      ;
; 0.719 ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.033      ; 0.836      ;
; 0.746 ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.116      ; 0.946      ;
; 0.769 ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.051      ; 0.904      ;
; 0.786 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.893      ;
; 0.789 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.898      ;
; 0.802 ; SPI_slave:ecg_spi_ports|roe~_emulated        ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.032      ; 0.918      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.344      ; 3.240      ;
; -1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.344      ; 3.240      ;
; -1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.344      ; 3.240      ;
; -1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.344      ; 3.240      ;
; -1.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.344      ; 3.240      ;
; -1.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.356      ; 3.246      ;
; -1.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.356      ; 3.246      ;
; -1.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.356      ; 3.246      ;
; -1.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.356      ; 3.246      ;
; -1.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.356      ; 3.246      ;
; -1.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.356      ; 3.246      ;
; -1.202 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.309      ; 2.988      ;
; -1.202 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.309      ; 2.988      ;
; -1.202 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.309      ; 2.988      ;
; -1.202 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.309      ; 2.988      ;
; -1.202 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.309      ; 2.988      ;
; -1.175 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.339      ; 2.991      ;
; -1.175 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.339      ; 2.991      ;
; -1.175 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.339      ; 2.991      ;
; -1.175 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.339      ; 2.991      ;
; -1.156 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.358      ; 2.991      ;
; -1.156 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.358      ; 2.991      ;
; -1.156 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.358      ; 2.991      ;
; -1.156 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.358      ; 2.991      ;
; -0.782 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.225      ; 2.484      ;
; -0.780 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.227      ; 2.484      ;
; -0.780 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.227      ; 2.484      ;
; -0.735 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.192      ; 2.404      ;
; -0.709 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.093      ; 2.279      ;
; -0.709 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.093      ; 2.279      ;
; -0.709 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.093      ; 2.279      ;
; -0.709 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.093      ; 2.279      ;
; -0.709 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.093      ; 2.279      ;
; -0.709 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.093      ; 2.279      ;
; -0.655 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.348      ; 2.480      ;
; -0.655 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.348      ; 2.480      ;
; -0.655 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.348      ; 2.480      ;
; -0.655 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.348      ; 2.480      ;
; -0.655 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.348      ; 2.480      ;
; -0.655 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.348      ; 2.480      ;
; -0.655 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.348      ; 2.480      ;
; -0.625 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.101      ; 2.203      ;
; -0.625 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.101      ; 2.203      ;
; -0.625 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.101      ; 2.203      ;
; -0.625 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.101      ; 2.203      ;
; -0.625 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.101      ; 2.203      ;
; -0.625 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.101      ; 2.203      ;
; -0.625 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.101      ; 2.203      ;
; -0.625 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.101      ; 2.203      ;
; -0.625 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.101      ; 2.203      ;
; -0.625 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.101      ; 2.203      ;
; -0.625 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.101      ; 2.203      ;
; -0.625 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.101      ; 2.203      ;
; -0.625 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.101      ; 2.203      ;
; -0.625 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.101      ; 2.203      ;
; -0.625 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.101      ; 2.203      ;
; -0.625 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.101      ; 2.203      ;
; -0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.344      ; 2.734      ;
; -0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.344      ; 2.734      ;
; -0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.344      ; 2.734      ;
; -0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.344      ; 2.734      ;
; -0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.344      ; 2.734      ;
; -0.402 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.356      ; 2.735      ;
; -0.402 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.356      ; 2.735      ;
; -0.402 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.356      ; 2.735      ;
; -0.402 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.356      ; 2.735      ;
; -0.402 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.356      ; 2.735      ;
; -0.402 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.356      ; 2.735      ;
; -0.227 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.309      ; 2.513      ;
; -0.227 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.309      ; 2.513      ;
; -0.227 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.309      ; 2.513      ;
; -0.227 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.309      ; 2.513      ;
; -0.227 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.309      ; 2.513      ;
; -0.199 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.339      ; 2.515      ;
; -0.199 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.339      ; 2.515      ;
; -0.199 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.339      ; 2.515      ;
; -0.199 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.339      ; 2.515      ;
; -0.181 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.358      ; 2.516      ;
; -0.181 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.358      ; 2.516      ;
; -0.181 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.358      ; 2.516      ;
; -0.181 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.358      ; 2.516      ;
; 0.259  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.849      ; 2.067      ;
; 0.266  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.849      ; 2.560      ;
; 0.269  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.225      ; 1.933      ;
; 0.271  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.227      ; 1.933      ;
; 0.271  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.227      ; 1.933      ;
; 0.291  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.793      ; 2.479      ;
; 0.299  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.793      ; 1.971      ;
; 0.312  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.093      ; 1.758      ;
; 0.312  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.093      ; 1.758      ;
; 0.312  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.093      ; 1.758      ;
; 0.312  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.093      ; 1.758      ;
; 0.312  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.093      ; 1.758      ;
; 0.312  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.093      ; 1.758      ;
; 0.325  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.192      ; 1.844      ;
; 0.342  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.856      ; 2.491      ;
; 0.344  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.856      ; 1.989      ;
; 0.406  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.101      ; 1.672      ;
; 0.406  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.101      ; 1.672      ;
; 0.406  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.101      ; 1.672      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.160 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.121      ; 1.758      ;
; -0.160 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.121      ; 1.758      ;
; -0.160 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.121      ; 1.758      ;
; -0.160 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.121      ; 1.758      ;
; -0.160 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.121      ; 1.758      ;
; -0.144 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.109      ; 1.730      ;
; -0.144 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.109      ; 1.730      ;
; -0.144 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.109      ; 1.730      ;
; -0.144 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.109      ; 1.730      ;
; -0.144 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.109      ; 1.730      ;
; -0.135 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.099      ; 1.711      ;
; -0.135 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.099      ; 1.711      ;
; -0.135 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.099      ; 1.711      ;
; -0.135 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.099      ; 1.711      ;
; -0.135 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.099      ; 1.711      ;
; -0.135 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.099      ; 1.711      ;
; -0.135 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.099      ; 1.711      ;
; -0.130 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.114      ; 1.721      ;
; -0.130 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.114      ; 1.721      ;
; -0.130 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.114      ; 1.721      ;
; -0.130 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.114      ; 1.721      ;
; -0.130 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.114      ; 1.721      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.100      ; 1.704      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.100      ; 1.704      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.110      ; 1.714      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.110      ; 1.714      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.110      ; 1.714      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.110      ; 1.714      ;
; -0.123 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.122      ; 1.722      ;
; -0.123 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.122      ; 1.722      ;
; -0.123 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.122      ; 1.722      ;
; -0.123 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.122      ; 1.722      ;
; -0.123 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.122      ; 1.722      ;
; -0.113 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.709      ;
; -0.113 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.709      ;
; -0.113 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.709      ;
; -0.113 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.709      ;
; -0.102 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.123      ; 1.702      ;
; -0.102 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.091      ; 1.670      ;
; -0.102 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.123      ; 1.702      ;
; -0.102 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.123      ; 1.702      ;
; -0.102 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.091      ; 1.670      ;
; -0.102 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.091      ; 1.670      ;
; -0.102 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.091      ; 1.670      ;
; -0.102 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.091      ; 1.670      ;
; -0.102 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.091      ; 1.670      ;
; -0.102 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.091      ; 1.670      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.678      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.678      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.678      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.678      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.678      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.678      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.678      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.678      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.678      ;
; -0.060 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.130      ; 1.667      ;
; 0.386  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.621      ; 1.712      ;
; 0.402  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.621      ; 2.196      ;
; 0.415  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.543      ; 1.605      ;
; 0.454  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.543      ; 2.066      ;
; 0.489  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.636      ; 1.624      ;
; 0.512  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.636      ; 2.101      ;
; 0.787  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.121      ; 1.311      ;
; 0.787  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.121      ; 1.311      ;
; 0.787  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.121      ; 1.311      ;
; 0.787  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.121      ; 1.311      ;
; 0.787  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.121      ; 1.311      ;
; 0.796  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.109      ; 1.290      ;
; 0.796  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.109      ; 1.290      ;
; 0.796  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.109      ; 1.290      ;
; 0.796  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.109      ; 1.290      ;
; 0.796  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.109      ; 1.290      ;
; 0.808  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.100      ; 1.269      ;
; 0.808  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.100      ; 1.269      ;
; 0.808  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.114      ; 1.283      ;
; 0.808  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.114      ; 1.283      ;
; 0.808  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.114      ; 1.283      ;
; 0.808  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.114      ; 1.283      ;
; 0.808  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.114      ; 1.283      ;
; 0.809  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.110      ; 1.278      ;
; 0.809  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.110      ; 1.278      ;
; 0.809  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.110      ; 1.278      ;
; 0.809  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.110      ; 1.278      ;
; 0.811  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.099      ; 1.265      ;
; 0.811  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.099      ; 1.265      ;
; 0.811  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.099      ; 1.265      ;
; 0.811  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.099      ; 1.265      ;
; 0.811  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.099      ; 1.265      ;
; 0.811  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.099      ; 1.265      ;
; 0.811  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.099      ; 1.265      ;
; 0.817  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.122      ; 1.282      ;
; 0.817  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.122      ; 1.282      ;
; 0.817  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.122      ; 1.282      ;
; 0.817  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.122      ; 1.282      ;
; 0.817  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.122      ; 1.282      ;
; 0.825  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.119      ; 1.271      ;
; 0.825  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.119      ; 1.271      ;
; 0.825  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.119      ; 1.271      ;
; 0.825  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.119      ; 1.271      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rec_sclk'                                                                                                ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.088 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.176      ; 1.202      ;
; -0.068 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.210      ;
; -0.068 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.210      ;
; -0.068 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.210      ;
; -0.068 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.210      ;
; -0.068 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.210      ;
; -0.068 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.210      ;
; -0.068 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.210      ;
; -0.068 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.210      ;
; -0.068 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.210      ;
; -0.058 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.168      ; 1.224      ;
; -0.058 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.168      ; 1.224      ;
; -0.058 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.168      ; 1.224      ;
; -0.051 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.227      ;
; -0.051 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.227      ;
; -0.051 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.227      ;
; -0.051 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.227      ;
; -0.050 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.134      ; 1.198      ;
; -0.050 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.134      ; 1.198      ;
; -0.050 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.134      ; 1.198      ;
; -0.050 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.134      ; 1.198      ;
; -0.050 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.134      ; 1.198      ;
; -0.050 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.134      ; 1.198      ;
; -0.050 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.134      ; 1.198      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.238      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.238      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.238      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.238      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.238      ;
; -0.036 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.143      ; 1.221      ;
; -0.036 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.143      ; 1.221      ;
; -0.036 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.143      ; 1.221      ;
; -0.036 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.143      ; 1.221      ;
; -0.036 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.143      ; 1.221      ;
; -0.036 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.143      ; 1.221      ;
; -0.036 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.143      ; 1.221      ;
; -0.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.234      ;
; -0.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.234      ;
; -0.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.234      ;
; -0.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.234      ;
; -0.033 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.144      ; 1.225      ;
; -0.033 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.144      ; 1.225      ;
; -0.033 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.158      ; 1.239      ;
; -0.033 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.158      ; 1.239      ;
; -0.033 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.158      ; 1.239      ;
; -0.033 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.158      ; 1.239      ;
; -0.033 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.158      ; 1.239      ;
; -0.022 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.153      ; 1.245      ;
; -0.022 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.153      ; 1.245      ;
; -0.022 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.153      ; 1.245      ;
; -0.022 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.153      ; 1.245      ;
; -0.022 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.153      ; 1.245      ;
; -0.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.266      ;
; -0.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.266      ;
; -0.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.266      ;
; -0.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.266      ;
; -0.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.266      ;
; 0.183  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.672      ; 1.969      ;
; 0.196  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.687      ; 1.997      ;
; 0.232  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.687      ; 1.533      ;
; 0.233  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.672      ; 1.519      ;
; 0.245  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.591      ; 1.950      ;
; 0.299  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.591      ; 1.504      ;
; 0.828  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.176      ; 1.618      ;
; 0.851  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.164      ; 1.629      ;
; 0.851  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.164      ; 1.629      ;
; 0.851  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.164      ; 1.629      ;
; 0.851  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.164      ; 1.629      ;
; 0.851  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.164      ; 1.629      ;
; 0.851  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.164      ; 1.629      ;
; 0.851  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.164      ; 1.629      ;
; 0.851  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.164      ; 1.629      ;
; 0.851  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.164      ; 1.629      ;
; 0.869  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.168      ; 1.651      ;
; 0.869  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.168      ; 1.651      ;
; 0.869  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.168      ; 1.651      ;
; 0.872  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.134      ; 1.620      ;
; 0.872  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.134      ; 1.620      ;
; 0.872  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.134      ; 1.620      ;
; 0.872  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.134      ; 1.620      ;
; 0.872  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.134      ; 1.620      ;
; 0.872  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.134      ; 1.620      ;
; 0.872  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.134      ; 1.620      ;
; 0.880  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.164      ; 1.658      ;
; 0.880  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.164      ; 1.658      ;
; 0.880  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.164      ; 1.658      ;
; 0.880  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.164      ; 1.658      ;
; 0.891  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.166      ; 1.671      ;
; 0.891  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.166      ; 1.671      ;
; 0.891  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.166      ; 1.671      ;
; 0.891  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.166      ; 1.671      ;
; 0.891  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.166      ; 1.671      ;
; 0.894  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.155      ; 1.663      ;
; 0.894  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.155      ; 1.663      ;
; 0.894  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.155      ; 1.663      ;
; 0.894  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.155      ; 1.663      ;
; 0.895  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.144      ; 1.653      ;
; 0.895  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.144      ; 1.653      ;
; 0.898  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.158      ; 1.670      ;
; 0.898  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.158      ; 1.670      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ecg_sclk'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.317 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.403      ; 1.834      ;
; 0.317 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.403      ; 1.834      ;
; 0.317 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.403      ; 1.834      ;
; 0.317 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.403      ; 1.834      ;
; 0.317 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.403      ; 1.834      ;
; 0.317 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.403      ; 1.834      ;
; 0.317 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.403      ; 1.834      ;
; 0.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.146      ; 1.611      ;
; 0.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.146      ; 1.611      ;
; 0.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.146      ; 1.611      ;
; 0.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.146      ; 1.611      ;
; 0.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.146      ; 1.611      ;
; 0.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.146      ; 1.611      ;
; 0.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.146      ; 1.611      ;
; 0.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.146      ; 1.611      ;
; 0.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.146      ; 1.611      ;
; 0.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.146      ; 1.611      ;
; 0.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.146      ; 1.611      ;
; 0.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.146      ; 1.611      ;
; 0.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.146      ; 1.611      ;
; 0.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.146      ; 1.611      ;
; 0.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.146      ; 1.611      ;
; 0.351 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.146      ; 1.611      ;
; 0.364 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.853      ; 2.331      ;
; 0.370 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.853      ; 1.837      ;
; 0.370 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.918      ; 2.402      ;
; 0.376 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.918      ; 1.908      ;
; 0.415 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.911      ; 2.440      ;
; 0.421 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.241      ; 1.776      ;
; 0.421 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.911      ; 1.946      ;
; 0.442 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.138      ; 1.694      ;
; 0.442 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.138      ; 1.694      ;
; 0.442 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.138      ; 1.694      ;
; 0.442 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.138      ; 1.694      ;
; 0.442 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.138      ; 1.694      ;
; 0.442 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.138      ; 1.694      ;
; 0.471 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.277      ; 1.862      ;
; 0.471 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.277      ; 1.862      ;
; 0.473 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.275      ; 1.862      ;
; 0.892 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.414      ; 2.420      ;
; 0.892 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.414      ; 2.420      ;
; 0.892 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.414      ; 2.420      ;
; 0.892 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.414      ; 2.420      ;
; 0.912 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.394      ; 2.420      ;
; 0.912 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.394      ; 2.420      ;
; 0.912 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.394      ; 2.420      ;
; 0.912 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.394      ; 2.420      ;
; 0.940 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.363      ; 2.417      ;
; 0.940 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.363      ; 2.417      ;
; 0.940 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.363      ; 2.417      ;
; 0.940 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.363      ; 2.417      ;
; 0.940 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.363      ; 2.417      ;
; 1.105 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.412      ; 2.631      ;
; 1.105 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.412      ; 2.631      ;
; 1.105 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.412      ; 2.631      ;
; 1.105 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.412      ; 2.631      ;
; 1.105 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.412      ; 2.631      ;
; 1.105 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.412      ; 2.631      ;
; 1.117 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.399      ; 2.630      ;
; 1.117 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.399      ; 2.630      ;
; 1.117 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.399      ; 2.630      ;
; 1.117 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.399      ; 2.630      ;
; 1.117 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.399      ; 2.630      ;
; 1.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.146      ; 2.131      ;
; 1.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.146      ; 2.131      ;
; 1.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.146      ; 2.131      ;
; 1.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.146      ; 2.131      ;
; 1.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.146      ; 2.131      ;
; 1.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.146      ; 2.131      ;
; 1.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.146      ; 2.131      ;
; 1.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.146      ; 2.131      ;
; 1.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.146      ; 2.131      ;
; 1.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.146      ; 2.131      ;
; 1.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.146      ; 2.131      ;
; 1.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.146      ; 2.131      ;
; 1.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.146      ; 2.131      ;
; 1.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.146      ; 2.131      ;
; 1.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.146      ; 2.131      ;
; 1.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.146      ; 2.131      ;
; 1.380 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.403      ; 2.397      ;
; 1.380 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.403      ; 2.397      ;
; 1.380 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.403      ; 2.397      ;
; 1.380 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.403      ; 2.397      ;
; 1.380 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.403      ; 2.397      ;
; 1.380 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.403      ; 2.397      ;
; 1.380 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.403      ; 2.397      ;
; 1.452 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.138      ; 2.204      ;
; 1.452 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.138      ; 2.204      ;
; 1.452 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.138      ; 2.204      ;
; 1.452 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.138      ; 2.204      ;
; 1.452 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.138      ; 2.204      ;
; 1.452 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.138      ; 2.204      ;
; 1.469 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.241      ; 2.324      ;
; 1.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.277      ; 2.401      ;
; 1.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.277      ; 2.401      ;
; 1.512 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.275      ; 2.401      ;
; 1.861 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.414      ; 2.889      ;
; 1.861 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.414      ; 2.889      ;
; 1.861 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.414      ; 2.889      ;
; 1.861 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.414      ; 2.889      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; -0.159 ; 0.057        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -0.158 ; 0.058        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -0.158 ; 0.058        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -0.158 ; 0.058        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -0.158 ; 0.058        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -0.158 ; 0.058        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -0.158 ; 0.058        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -0.153 ; 0.063        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -0.153 ; 0.063        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -0.153 ; 0.063        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -0.153 ; 0.063        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -0.152 ; 0.064        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; -0.188 ; 0.028        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -0.185 ; 0.031        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -0.165 ; 0.051        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -0.133 ; 0.051        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -0.131 ; 0.053        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -0.131 ; 0.053        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -0.131 ; 0.053        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -0.131 ; 0.053        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -0.131 ; 0.053        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -0.131 ; 0.053        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -0.131 ; 0.053        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -0.130 ; 0.054        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -0.130 ; 0.054        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -0.130 ; 0.054        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -0.130 ; 0.054        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -0.125 ; 0.059        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -0.125 ; 0.059        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -0.125 ; 0.059        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; -0.017 ; -0.017       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; -0.016 ; -0.016       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; -0.014 ; -0.014       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datac            ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datac            ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.050  ; 0.050        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.052  ; 0.052        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.052  ; 0.052        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.055  ; 0.055        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datab          ;
; 0.055  ; 0.055        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|datab          ;
; 0.057  ; 0.057        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datab          ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|datab          ;
; 0.058  ; 0.058        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.058  ; 0.058        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.058  ; 0.058        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.058  ; 0.058        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.059  ; 0.059        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.060  ; 0.060        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datab          ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|datab          ;
; 0.063  ; 0.063        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datab          ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datab          ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datab          ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datab          ;
; 0.064  ; 0.064        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.064  ; 0.064        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|datab         ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datab          ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datac          ;
; 0.067  ; 0.067        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|datac         ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|datac         ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|datac         ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datac         ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datac         ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|datac         ;
; 0.072  ; 0.072        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datac         ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datac         ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datac         ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad          ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.053  ; 0.053        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.058  ; 0.058        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.940  ; 0.940        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.944  ; 0.944        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.961  ; 0.961        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.961  ; 0.961        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.984  ; 0.984        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.986  ; 0.986        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.986  ; 0.986        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.986  ; 0.986        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.987  ; 0.987        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.987  ; 0.987        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.987  ; 0.987        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.988  ; 0.988        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.989  ; 0.989        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.989  ; 0.989        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.989  ; 0.989        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.989  ; 0.989        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.989  ; 0.989        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.989  ; 0.989        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.989  ; 0.989        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.990  ; 0.990        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.990  ; 0.990        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.990  ; 0.990        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.991  ; 0.991        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.991  ; 0.991        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.991  ; 0.991        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.993  ; 0.993        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.993  ; 0.993        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad          ;
; 0.993  ; 0.993        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.993  ; 0.993        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------------------+------------+--------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 1.792  ; 2.341 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.801  ; 1.309 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 1.899  ; 2.542 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 1.681  ; 2.285 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 1.997  ; 2.714 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 1.808  ; 2.494 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 1.375  ; 2.042 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 1.507  ; 2.207 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 1.435  ; 2.139 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 1.378  ; 2.032 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 1.438  ; 2.153 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 1.147  ; 1.747 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 1.618  ; 2.294 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 1.114  ; 1.723 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 1.496  ; 2.124 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 1.615  ; 2.336 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 1.257  ; 1.870 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 1.044  ; 1.640 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 1.520  ; 2.227 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 1.808  ; 2.494 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 1.582  ; 2.273 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 1.503  ; 2.161 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 1.454  ; 2.147 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 1.329  ; 1.994 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 1.245  ; 1.854 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 1.014  ; 1.608 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 1.014  ; 1.611 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 1.599  ; 2.341 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 1.510  ; 2.239 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 1.692  ; 2.369 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 2.236  ; 2.920 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 1.224  ; 1.822 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 1.236  ; 1.805 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.275  ; 0.772 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 1.491  ; 2.096 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 1.145  ; 1.729 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 1.589  ; 2.303 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 1.710  ; 2.383 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.275  ; 0.911 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.082  ; 0.728 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.092  ; 0.760 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.050  ; 0.714 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; -0.046 ; 0.576 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.073  ; 0.735 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; -0.208 ; 0.367 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.256  ; 0.911 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; -0.215 ; 0.369 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.275  ; 0.899 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.210  ; 0.878 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; -0.024 ; 0.567 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; -0.200 ; 0.384 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.107  ; 0.782 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.218  ; 0.833 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.124  ; 0.791 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; -0.042 ; 0.585 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.041  ; 0.706 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; -0.058 ; 0.596 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; -0.136 ; 0.467 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; -0.305 ; 0.279 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; -0.303 ; 0.278 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.027  ; 0.696 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.141  ; 0.809 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.161  ; 0.775 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 1.126  ; 1.748 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.161  ; 1.790 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 1.789  ; 2.393 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; 2.038  ; 2.587 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.828  ; 1.250 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.138  ; 2.800 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 1.993  ; 2.632 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 1.838  ; 2.456 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 1.382  ; 2.032 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 1.382  ; 1.953 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.049  ; 0.454 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 1.265  ; 1.865 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 1.359  ; 1.976 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 1.212  ; 1.790 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -1.533 ; -2.084 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.328 ; -0.820 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.644 ; -2.271 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.434 ; -2.022 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.724 ; -2.411 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -0.784 ; -1.352 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.131 ; -1.790 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.229 ; -1.917 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.158 ; -1.850 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.105 ; -1.748 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.176 ; -1.858 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -0.889 ; -1.474 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.339 ; -2.002 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -0.874 ; -1.466 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.224 ; -1.837 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.321 ; -2.001 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.017 ; -1.625 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -0.813 ; -1.404 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -1.240 ; -1.936 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.519 ; -2.172 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.280 ; -1.950 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.182 ; -1.820 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.198 ; -1.870 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.085 ; -1.743 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.003 ; -1.608 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -0.785 ; -1.352 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -0.784 ; -1.356 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.304 ; -2.002 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.218 ; -1.904 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.339 ; -2.013 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.699 ; -2.353 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -0.394 ; -1.018 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -0.942 ; -1.513 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.093  ; -0.369 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.220 ; -1.812 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -0.863 ; -1.431 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.295 ; -1.991 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.242 ; -1.840 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.810  ; 0.248  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.521  ; -0.115 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.429  ; -0.215 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.547  ; -0.106 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.553  ; -0.046 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.523  ; -0.127 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.807  ; 0.248  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.354  ; -0.282 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.809  ; 0.246  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.336  ; -0.271 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.407  ; -0.242 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.624  ; 0.041  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.782  ; 0.219  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.407  ; -0.244 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.395  ; -0.202 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.391  ; -0.251 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.567  ; -0.039 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.471  ; -0.174 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.586  ; -0.050 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.660  ; 0.077  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.810  ; 0.241  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.802  ; 0.236  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.483  ; -0.162 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.465  ; -0.184 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.441  ; -0.164 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -0.648 ; -1.269 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -0.945 ; -1.564 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -1.137 ; -1.753 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; -1.791 ; -2.339 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.190 ; -0.681 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.858 ; -2.489 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.744 ; -2.363 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.604 ; -2.207 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -0.576 ; -1.165 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -1.080 ; -1.654 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.358  ; -0.126 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.017 ; -1.613 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.059 ; -1.652 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -0.973 ; -1.548 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 3.547 ; 3.631 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 4.328 ; 4.410 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 4.341 ; 4.401 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 4.097 ; 3.522 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 4.019 ; 4.045 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 4.051 ; 4.141 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 4.097 ; 3.522 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 4.019 ; 4.045 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 4.051 ; 4.141 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 4.063 ; 4.198 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 3.497 ; 3.582 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 3.966 ; 4.080 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 3.497 ; 3.557 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 3.749 ; 3.845 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 3.477 ; 3.553 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 3.566 ; 3.632 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 3.350 ; 3.399 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 4.035 ; 4.162 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 3.677 ; 3.776 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 3.799 ; 3.885 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 3.578 ; 3.647 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 4.063 ; 4.147 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 3.845 ; 3.973 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 3.609 ; 3.681 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 3.594 ; 3.681 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 3.480 ; 3.548 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 3.331 ; 3.379 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 3.678 ; 3.755 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 3.960 ; 4.078 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 4.043 ; 4.198 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 3.959 ; 4.077 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 3.767 ; 3.858 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 3.664 ; 3.771 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 3.474 ; 3.539 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 5.198 ; 5.463 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 3.527 ; 3.643 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 4.055 ; 4.190 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 3.876 ; 4.045 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 3.774 ; 3.912 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 3.852 ; 3.953 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 3.749 ; 3.835 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 3.443 ; 3.513 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 3.785 ; 3.863 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 3.400 ; 3.464 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 4.487 ; 4.713 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 4.071 ; 4.208 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 3.484 ; 3.567 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 3.834 ; 3.925 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 3.807 ; 3.871 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 4.184 ; 4.336 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 3.520 ; 3.586 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 3.517 ; 3.571 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 4.394 ; 4.576 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 3.578 ; 3.680 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 5.198 ; 5.463 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 4.399 ; 4.596 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 4.554 ; 4.798 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 4.105 ; 4.221 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 4.752 ; 5.029 ; Rise       ; i2s_clk         ;
; rec_miso           ; rec_sclk   ; 3.146 ; 3.199 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 4.109 ; 4.147 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 4.036 ; 4.123 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 3.784 ; 3.826 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 4.077 ; 3.511 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 3.618 ; 3.609 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 3.459 ; 3.494 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 3.361 ; 3.344 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 4.077 ; 3.511 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 3.618 ; 3.609 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 3.459 ; 3.494 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 5.476 ; 5.593 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 5.205 ; 5.272 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 5.135 ; 5.189 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 5.311 ; 5.377 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 5.138 ; 5.192 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 5.026 ; 5.089 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 5.021 ; 5.108 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 5.002 ; 5.038 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 5.120 ; 5.175 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]    ; rec_ss_n   ; 4.833 ; 4.886 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]    ; rec_ss_n   ; 5.279 ; 5.352 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]   ; rec_ss_n   ; 5.476 ; 5.593 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]   ; rec_ss_n   ; 5.123 ; 5.188 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]   ; rec_ss_n   ; 5.356 ; 5.459 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]   ; rec_ss_n   ; 4.899 ; 4.944 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]   ; rec_ss_n   ; 4.675 ; 4.702 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]   ; rec_ss_n   ; 4.985 ; 5.074 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]   ; rec_ss_n   ; 5.068 ; 5.119 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]   ; rec_ss_n   ; 5.024 ; 5.113 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]   ; rec_ss_n   ; 4.720 ; 4.756 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]   ; rec_ss_n   ; 4.723 ; 4.749 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]   ; rec_ss_n   ; 5.164 ; 5.219 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]   ; rec_ss_n   ; 4.718 ; 4.754 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]   ; rec_ss_n   ; 4.858 ; 4.912 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]   ; rec_ss_n   ; 4.799 ; 4.828 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 3.361 ; 3.344 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 3.462 ; 3.542 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 4.199 ; 4.258 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 4.187 ; 4.251 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 4.011 ; 3.445 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.409 ; 3.519 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.467 ; 3.558 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 4.011 ; 3.445 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.409 ; 3.519 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.467 ; 3.558 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 3.261 ; 3.307 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 3.422 ; 3.505 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 3.871 ; 3.980 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 3.421 ; 3.479 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 3.663 ; 3.755 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 3.402 ; 3.474 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 3.487 ; 3.550 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 3.280 ; 3.327 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 3.938 ; 4.059 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 3.593 ; 3.689 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 3.716 ; 3.798 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 3.498 ; 3.565 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 3.970 ; 4.050 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 3.754 ; 3.877 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 3.528 ; 3.597 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 3.513 ; 3.596 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 3.404 ; 3.469 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 3.261 ; 3.307 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 3.594 ; 3.668 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 3.866 ; 3.980 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 3.946 ; 4.094 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 3.866 ; 3.978 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 3.680 ; 3.768 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 3.581 ; 3.683 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 3.399 ; 3.461 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 3.328 ; 3.389 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 3.452 ; 3.563 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 3.964 ; 4.092 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 3.784 ; 3.946 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 3.689 ; 3.822 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 3.769 ; 3.865 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 3.669 ; 3.750 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 3.371 ; 3.437 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 3.705 ; 3.779 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 3.328 ; 3.389 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 4.409 ; 4.631 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 3.972 ; 4.103 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 3.408 ; 3.488 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 3.751 ; 3.838 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 3.724 ; 3.785 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 4.117 ; 4.267 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 3.449 ; 3.512 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 3.447 ; 3.498 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 4.319 ; 4.498 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 3.502 ; 3.600 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 5.061 ; 5.314 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 4.294 ; 4.482 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 4.442 ; 4.676 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 4.011 ; 4.122 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 4.631 ; 4.897 ; Rise       ; i2s_clk         ;
; rec_miso           ; rec_sclk   ; 3.079 ; 3.129 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 3.995 ; 4.013 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 3.906 ; 3.972 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 3.676 ; 3.698 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 3.995 ; 3.436 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 3.076 ; 3.131 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 2.912 ; 3.020 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 2.810 ; 2.893 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 3.995 ; 3.436 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 3.076 ; 3.131 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 2.912 ; 3.020 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 4.567 ; 4.593 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 5.084 ; 5.148 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 5.017 ; 5.067 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 5.186 ; 5.249 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 5.018 ; 5.069 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 4.910 ; 4.970 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 4.902 ; 4.987 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 4.887 ; 4.921 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 5.002 ; 5.054 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]    ; rec_ss_n   ; 4.719 ; 4.770 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]    ; rec_ss_n   ; 5.155 ; 5.224 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]   ; rec_ss_n   ; 5.336 ; 5.447 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]   ; rec_ss_n   ; 5.005 ; 5.066 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]   ; rec_ss_n   ; 5.228 ; 5.326 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]   ; rec_ss_n   ; 4.784 ; 4.827 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]   ; rec_ss_n   ; 4.567 ; 4.593 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]   ; rec_ss_n   ; 4.864 ; 4.950 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]   ; rec_ss_n   ; 4.951 ; 4.999 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]   ; rec_ss_n   ; 4.904 ; 4.991 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]   ; rec_ss_n   ; 4.611 ; 4.645 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]   ; rec_ss_n   ; 4.613 ; 4.638 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]   ; rec_ss_n   ; 5.044 ; 5.096 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]   ; rec_ss_n   ; 4.608 ; 4.642 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]   ; rec_ss_n   ; 4.743 ; 4.794 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]   ; rec_ss_n   ; 4.687 ; 4.715 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 2.810 ; 2.893 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.772 ;       ;       ; 5.435 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.938 ;       ;       ; 5.672 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.934 ; 5.036 ; 5.630 ; 5.656 ;
; ecg_tx_load_en   ; ecg_trdy    ; 5.017 ; 5.079 ; 5.662 ; 5.752 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.445 ; 4.984 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.562 ;       ;       ; 5.159 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.390 ;       ;       ; 5.039 ;
; rec_st_load_trdy ; rec_trdy    ; 4.119 ;       ;       ; 4.687 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.647 ;       ;       ; 5.298 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.792 ;       ;       ; 5.500 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.780 ; 4.890 ; 5.471 ; 5.494 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.838 ; 4.929 ; 5.500 ; 5.570 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.335 ; 4.866 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.451 ;       ;       ; 5.039 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.271 ;       ;       ; 4.907 ;
; rec_st_load_trdy ; rec_trdy    ; 4.019 ;       ;       ; 4.580 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.071 ; 4.068 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.849 ; 3.846 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.158 ; 3.158 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 2.946 ; 2.946 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.153     ; 4.153     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.909     ; 3.909     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.237     ; 3.303     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.004     ; 3.070     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.703  ; -0.431 ; -2.135   ; -0.151  ; -3.000              ;
;  ecg_sclk        ; -2.703  ; 0.199  ; -2.135   ; 0.317   ; -3.000              ;
;  ecg_ss_n        ; N/A     ; N/A    ; N/A      ; N/A     ; -3.000              ;
;  i2s_clk         ; -0.890  ; 0.188  ; N/A      ; N/A     ; -3.000              ;
;  rec_sclk        ; -2.209  ; 0.096  ; -0.368   ; -0.151  ; -3.000              ;
;  rec_ss_n        ; -1.954  ; -0.431 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -220.02 ; -5.888 ; -75.042  ; -3.983  ; -239.16             ;
;  ecg_sclk        ; -74.479 ; 0.000  ; -73.873  ; 0.000   ; -74.095             ;
;  ecg_ss_n        ; N/A     ; N/A    ; N/A      ; N/A     ; -3.021              ;
;  i2s_clk         ; -28.635 ; 0.000  ; N/A      ; N/A     ; -58.603             ;
;  rec_sclk        ; -76.166 ; 0.000  ; -6.762   ; -3.983  ; -100.077            ;
;  rec_ss_n        ; -40.740 ; -5.888 ; N/A      ; N/A     ; -3.364              ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 3.112 ; 3.490 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.473 ; 1.636 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.317 ; 3.721 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 2.941 ; 3.399 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.480 ; 4.011 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 3.157 ; 3.601 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 2.349 ; 2.844 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.537 ; 3.143 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 2.484 ; 3.009 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.390 ; 2.847 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 2.449 ; 3.043 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 1.922 ; 2.352 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 2.735 ; 3.226 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 1.877 ; 2.320 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.534 ; 2.961 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 2.697 ; 3.309 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 2.166 ; 2.568 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 1.774 ; 2.206 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 2.579 ; 3.162 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 3.157 ; 3.601 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 2.752 ; 3.263 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 2.616 ; 3.127 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 2.497 ; 3.031 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 2.280 ; 2.770 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 2.159 ; 2.572 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 1.704 ; 2.137 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 1.714 ; 2.141 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.750 ; 3.347 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 2.543 ; 3.156 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.911 ; 3.384 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.885 ; 4.352 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 2.746 ; 3.174 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 2.753 ; 3.173 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.215 ; 1.389 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.207 ; 3.603 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 2.624 ; 3.040 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.421 ; 3.936 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.627 ; 4.105 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 1.142 ; 1.563 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.756 ; 1.247 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.742 ; 1.320 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.736 ; 1.226 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.580 ; 1.005 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.732 ; 1.254 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.255 ; 0.691 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 1.081 ; 1.559 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.270 ; 0.701 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 1.142 ; 1.563 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.960 ; 1.493 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.609 ; 1.005 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.298 ; 0.721 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.802 ; 1.353 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 1.043 ; 1.457 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.893 ; 1.381 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.598 ; 1.072 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.726 ; 1.241 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.535 ; 1.036 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.435 ; 0.850 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.097 ; 0.539 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.113 ; 0.540 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.689 ; 1.182 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.854 ; 1.372 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.909 ; 1.324 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 1.995 ; 2.491 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 2.033 ; 2.549 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 3.177 ; 3.681 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; 3.601 ; 4.012 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.522 ; 1.635 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.833 ; 4.285 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.577 ; 3.997 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 3.267 ; 3.680 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 3.036 ; 3.455 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 3.057 ; 3.472 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.732 ; 0.871 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.853 ; 3.256 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.037 ; 3.453 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.717 ; 3.144 ; Fall       ; rec_sclk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -1.533 ; -2.084 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.328 ; -0.739 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.644 ; -2.271 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.434 ; -2.022 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.724 ; -2.411 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -0.784 ; -1.352 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.131 ; -1.790 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.229 ; -1.917 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.158 ; -1.850 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.105 ; -1.748 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.176 ; -1.858 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -0.889 ; -1.474 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.339 ; -2.002 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -0.874 ; -1.466 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.224 ; -1.837 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.321 ; -2.001 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.017 ; -1.625 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -0.813 ; -1.404 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -1.240 ; -1.936 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.519 ; -2.172 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.280 ; -1.950 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.182 ; -1.820 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.198 ; -1.870 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.085 ; -1.743 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.003 ; -1.608 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -0.785 ; -1.352 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -0.784 ; -1.356 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.304 ; -2.002 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.218 ; -1.904 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.339 ; -2.013 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.699 ; -2.353 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -0.394 ; -1.018 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -0.942 ; -1.513 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.093  ; -0.369 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.220 ; -1.812 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -0.863 ; -1.431 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.295 ; -1.991 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.242 ; -1.840 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.816  ; 0.457  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.521  ; -0.048 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.429  ; -0.210 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.547  ; -0.040 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.553  ; 0.038  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.523  ; -0.067 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.816  ; 0.457  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.354  ; -0.282 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.809  ; 0.449  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.336  ; -0.271 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.407  ; -0.228 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.624  ; 0.148  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.782  ; 0.407  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.407  ; -0.244 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.395  ; -0.196 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.391  ; -0.251 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.567  ; 0.031  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.471  ; -0.162 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.586  ; 0.052  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.660  ; 0.228  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.813  ; 0.452  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.802  ; 0.441  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.483  ; -0.120 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.465  ; -0.157 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.441  ; -0.121 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -0.648 ; -1.269 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -0.945 ; -1.564 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -1.137 ; -1.753 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; -1.791 ; -2.339 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.190 ; -0.491 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.858 ; -2.489 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.744 ; -2.363 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.604 ; -2.207 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -0.576 ; -1.165 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -1.080 ; -1.654 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.358  ; -0.126 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.017 ; -1.613 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.059 ; -1.652 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -0.973 ; -1.548 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 6.152 ; 6.161 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 6.872 ; 6.827 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.892 ; 6.823 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 6.292 ; 5.946 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 6.342 ; 6.199 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.414 ; 6.366 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 6.292 ; 5.946 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 6.342 ; 6.199 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.414 ; 6.366 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 6.868 ; 6.864 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.953 ; 5.962 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 6.769 ; 6.740 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 5.912 ; 5.902 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 6.362 ; 6.370 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 5.888 ; 5.887 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 6.055 ; 6.023 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 5.658 ; 5.645 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 6.805 ; 6.864 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 6.229 ; 6.253 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 6.357 ; 6.396 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 6.073 ; 6.040 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 6.827 ; 6.851 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 6.516 ; 6.540 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 6.125 ; 6.133 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 6.117 ; 6.100 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 5.919 ; 5.896 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.643 ; 5.631 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 6.279 ; 6.244 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 6.711 ; 6.737 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.868 ; 6.864 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 6.703 ; 6.682 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 6.405 ; 6.385 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 6.229 ; 6.256 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 5.889 ; 5.866 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 8.652 ; 8.811 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 5.937 ; 5.972 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 6.685 ; 6.843 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 6.558 ; 6.683 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 6.412 ; 6.439 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 6.421 ; 6.453 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 6.263 ; 6.273 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 5.790 ; 5.759 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 6.347 ; 6.326 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 5.745 ; 5.731 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 7.338 ; 7.481 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 6.816 ; 6.902 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 5.898 ; 5.855 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 6.354 ; 6.396 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 6.357 ; 6.344 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 6.773 ; 6.877 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.854 ; 5.868 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 5.826 ; 5.836 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 7.175 ; 7.253 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 6.036 ; 6.002 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 8.652 ; 8.811 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 7.315 ; 7.489 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 7.587 ; 7.803 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 6.847 ; 6.884 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 7.863 ; 8.130 ; Rise       ; i2s_clk         ;
; rec_miso           ; rec_sclk   ; 5.382 ; 5.350 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 6.326 ; 6.314 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 6.346 ; 6.299 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 5.967 ; 5.907 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 6.243 ; 5.913 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.471 ; 5.370 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.355 ; 5.211 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.218 ; 5.048 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 6.243 ; 5.913 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.471 ; 5.370 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.355 ; 5.211 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 8.660 ; 8.699 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 8.184 ; 8.141 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 7.999 ; 7.980 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 8.311 ; 8.282 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 8.060 ; 8.032 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 7.829 ; 7.862 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 7.914 ; 7.882 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 7.817 ; 7.784 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 7.977 ; 7.958 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]    ; rec_ss_n   ; 7.617 ; 7.552 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]    ; rec_ss_n   ; 8.293 ; 8.288 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]   ; rec_ss_n   ; 8.660 ; 8.699 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]   ; rec_ss_n   ; 8.037 ; 7.996 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]   ; rec_ss_n   ; 8.333 ; 8.364 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]   ; rec_ss_n   ; 7.736 ; 7.648 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]   ; rec_ss_n   ; 7.370 ; 7.300 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]   ; rec_ss_n   ; 7.917 ; 7.891 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]   ; rec_ss_n   ; 7.911 ; 7.895 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]   ; rec_ss_n   ; 7.927 ; 7.887 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]   ; rec_ss_n   ; 7.460 ; 7.382 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]   ; rec_ss_n   ; 7.465 ; 7.384 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]   ; rec_ss_n   ; 8.051 ; 8.065 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]   ; rec_ss_n   ; 7.461 ; 7.380 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]   ; rec_ss_n   ; 7.713 ; 7.623 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]   ; rec_ss_n   ; 7.550 ; 7.474 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.218 ; 5.048 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 3.462 ; 3.542 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 4.199 ; 4.258 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 4.187 ; 4.251 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 4.011 ; 3.445 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.409 ; 3.519 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.467 ; 3.558 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 4.011 ; 3.445 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.409 ; 3.519 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.467 ; 3.558 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 3.261 ; 3.307 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 3.422 ; 3.505 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 3.871 ; 3.980 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 3.421 ; 3.479 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 3.663 ; 3.755 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 3.402 ; 3.474 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 3.487 ; 3.550 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 3.280 ; 3.327 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 3.938 ; 4.059 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 3.593 ; 3.689 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 3.716 ; 3.798 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 3.498 ; 3.565 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 3.970 ; 4.050 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 3.754 ; 3.877 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 3.528 ; 3.597 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 3.513 ; 3.596 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 3.404 ; 3.469 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 3.261 ; 3.307 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 3.594 ; 3.668 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 3.866 ; 3.980 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 3.946 ; 4.094 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 3.866 ; 3.978 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 3.680 ; 3.768 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 3.581 ; 3.683 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 3.399 ; 3.461 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 3.328 ; 3.389 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 3.452 ; 3.563 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 3.964 ; 4.092 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 3.784 ; 3.946 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 3.689 ; 3.822 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 3.769 ; 3.865 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 3.669 ; 3.750 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 3.371 ; 3.437 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 3.705 ; 3.779 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 3.328 ; 3.389 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 4.409 ; 4.631 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 3.972 ; 4.103 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 3.408 ; 3.488 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 3.751 ; 3.838 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 3.724 ; 3.785 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 4.117 ; 4.267 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 3.449 ; 3.512 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 3.447 ; 3.498 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 4.319 ; 4.498 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 3.502 ; 3.600 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 5.061 ; 5.314 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 4.294 ; 4.482 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 4.442 ; 4.676 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 4.011 ; 4.122 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 4.631 ; 4.897 ; Rise       ; i2s_clk         ;
; rec_miso           ; rec_sclk   ; 3.079 ; 3.129 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 3.995 ; 4.013 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 3.906 ; 3.972 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 3.676 ; 3.698 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 3.995 ; 3.436 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 3.076 ; 3.131 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 2.912 ; 3.020 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 2.810 ; 2.893 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 3.995 ; 3.436 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 3.076 ; 3.131 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 2.912 ; 3.020 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 4.567 ; 4.593 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 5.084 ; 5.148 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 5.017 ; 5.067 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 5.186 ; 5.249 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 5.018 ; 5.069 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 4.910 ; 4.970 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 4.902 ; 4.987 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 4.887 ; 4.921 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 5.002 ; 5.054 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]    ; rec_ss_n   ; 4.719 ; 4.770 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]    ; rec_ss_n   ; 5.155 ; 5.224 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]   ; rec_ss_n   ; 5.336 ; 5.447 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]   ; rec_ss_n   ; 5.005 ; 5.066 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]   ; rec_ss_n   ; 5.228 ; 5.326 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]   ; rec_ss_n   ; 4.784 ; 4.827 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]   ; rec_ss_n   ; 4.567 ; 4.593 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]   ; rec_ss_n   ; 4.864 ; 4.950 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]   ; rec_ss_n   ; 4.951 ; 4.999 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]   ; rec_ss_n   ; 4.904 ; 4.991 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]   ; rec_ss_n   ; 4.611 ; 4.645 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]   ; rec_ss_n   ; 4.613 ; 4.638 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]   ; rec_ss_n   ; 5.044 ; 5.096 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]   ; rec_ss_n   ; 4.608 ; 4.642 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]   ; rec_ss_n   ; 4.743 ; 4.794 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]   ; rec_ss_n   ; 4.687 ; 4.715 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 2.810 ; 2.893 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 8.182 ;       ;       ; 8.487 ;
; ecg_st_load_trdy ; ecg_trdy    ; 8.492 ;       ;       ; 8.913 ;
; ecg_tx_load_en   ; ecg_roe     ; 8.496 ; 8.505 ; 9.058 ; 8.915 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.661 ; 8.604 ; 9.130 ; 9.082 ;
; rec_rx_req       ; rec_rrdy    ;       ; 7.467 ; 7.975 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.675 ;       ;       ; 8.020 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.540 ;       ;       ; 7.863 ;
; rec_st_load_trdy ; rec_trdy    ; 7.064 ;       ;       ; 7.362 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.647 ;       ;       ; 5.298 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.792 ;       ;       ; 5.500 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.780 ; 4.890 ; 5.471 ; 5.494 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.838 ; 4.929 ; 5.500 ; 5.570 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.335 ; 4.866 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.451 ;       ;       ; 5.039 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.271 ;       ;       ; 4.907 ;
; rec_st_load_trdy ; rec_trdy    ; 4.019 ;       ;       ; 4.580 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ecg_trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_ready_port    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ecg_st_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_ss_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_ss_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_rx_req              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_adc_data            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_lrclk               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_mosi                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_sclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_trdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_roe         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_mosi                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_sclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_trdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_rrdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_roe         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[23]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_rx_req              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_rrdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_bclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[22]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[21]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[20]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[19]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[18]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[17]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[16]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[15]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[14]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[13]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[12]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[11]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[10]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[9]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[8]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[7]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[6]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[5]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[4]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[3]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; rec_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; rec_rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; rec_rx_data[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_ready_port    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_l_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_r_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_r_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_r_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; rec_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_ready_port    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_sclk ; 272      ; 30       ; 12       ; 14       ;
; ecg_ss_n   ; ecg_sclk ; 31       ; 80       ; 8        ; 8        ;
; i2s_clk    ; i2s_clk  ; 99       ; 0        ; 0        ; 0        ;
; i2s_clk    ; rec_sclk ; 25       ; 0        ; 0        ; 0        ;
; rec_sclk   ; rec_sclk ; 272      ; 30       ; 34       ; 62       ;
; rec_ss_n   ; rec_sclk ; 31       ; 80       ; 8        ; 8        ;
; i2s_clk    ; rec_ss_n ; 0        ; 0        ; 24       ; 0        ;
; rec_sclk   ; rec_ss_n ; 0        ; 0        ; 0        ; 24       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_sclk ; 272      ; 30       ; 12       ; 14       ;
; ecg_ss_n   ; ecg_sclk ; 31       ; 80       ; 8        ; 8        ;
; i2s_clk    ; i2s_clk  ; 99       ; 0        ; 0        ; 0        ;
; i2s_clk    ; rec_sclk ; 25       ; 0        ; 0        ; 0        ;
; rec_sclk   ; rec_sclk ; 272      ; 30       ; 34       ; 62       ;
; rec_ss_n   ; rec_sclk ; 31       ; 80       ; 8        ; 8        ;
; i2s_clk    ; rec_ss_n ; 0        ; 0        ; 24       ; 0        ;
; rec_sclk   ; rec_ss_n ; 0        ; 0        ; 0        ; 24       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; rec_ss_n   ; rec_sclk ; 57       ; 57       ; 6        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; rec_ss_n   ; rec_sclk ; 57       ; 57       ; 6        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 40    ; 40   ;
; Unconstrained Input Port Paths  ; 208   ; 208  ;
; Unconstrained Output Ports      ; 81    ; 81   ;
; Unconstrained Output Port Paths ; 101   ; 101  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed May 15 12:44:59 2019
Info: Command: quartus_sta FPGA_P4 -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 78 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ecg_sclk ecg_sclk
    Info (332105): create_clock -period 1.000 -name ecg_ss_n ecg_ss_n
    Info (332105): create_clock -period 1.000 -name rec_ss_n rec_ss_n
    Info (332105): create_clock -period 1.000 -name rec_sclk rec_sclk
    Info (332105): create_clock -period 1.000 -name i2s_clk i2s_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.703
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.703             -74.479 ecg_sclk 
    Info (332119):    -2.209             -76.166 rec_sclk 
    Info (332119):    -1.954             -40.740 rec_ss_n 
    Info (332119):    -0.890             -28.635 i2s_clk 
Info (332146): Worst-case hold slack is -0.431
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.431              -5.888 rec_ss_n 
    Info (332119):     0.236               0.000 rec_sclk 
    Info (332119):     0.359               0.000 i2s_clk 
    Info (332119):     0.381               0.000 ecg_sclk 
Info (332146): Worst-case recovery slack is -2.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.135             -73.873 ecg_sclk 
    Info (332119):    -0.368              -1.169 rec_sclk 
Info (332146): Worst-case removal slack is -0.147
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.147              -3.488 rec_sclk 
    Info (332119):     0.540               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.000 rec_sclk 
    Info (332119):    -3.000             -66.000 ecg_sclk 
    Info (332119):    -3.000             -55.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.333
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.333             -62.977 ecg_sclk 
    Info (332119):    -1.918             -63.281 rec_sclk 
    Info (332119):    -1.708             -34.229 rec_ss_n 
    Info (332119):    -0.710             -20.987 i2s_clk 
Info (332146): Worst-case hold slack is -0.303
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.303              -3.066 rec_ss_n 
    Info (332119):     0.194               0.000 rec_sclk 
    Info (332119):     0.313               0.000 i2s_clk 
    Info (332119):     0.333               0.000 ecg_sclk 
Info (332146): Worst-case recovery slack is -1.807
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.807             -61.637 ecg_sclk 
    Info (332119):    -0.286              -0.582 rec_sclk 
Info (332146): Worst-case removal slack is -0.151
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.151              -3.983 rec_sclk 
    Info (332119):     0.481               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.000 rec_sclk 
    Info (332119):    -3.000             -66.000 ecg_sclk 
    Info (332119):    -3.000             -55.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.744
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.744             -43.061 ecg_sclk 
    Info (332119):    -1.279             -29.049 rec_sclk 
    Info (332119):    -0.657              -9.769 rec_ss_n 
    Info (332119):    -0.079              -1.158 i2s_clk 
Info (332146): Worst-case hold slack is -0.365
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.365              -5.712 rec_ss_n 
    Info (332119):     0.096               0.000 rec_sclk 
    Info (332119):     0.188               0.000 i2s_clk 
    Info (332119):     0.199               0.000 ecg_sclk 
Info (332146): Worst-case recovery slack is -1.419
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.419             -52.823 ecg_sclk 
    Info (332119):    -0.160              -6.762 rec_sclk 
Info (332146): Worst-case removal slack is -0.088
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.088              -2.441 rec_sclk 
    Info (332119):     0.317               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -100.077 rec_sclk 
    Info (332119):    -3.000             -74.095 ecg_sclk 
    Info (332119):    -3.000             -58.603 i2s_clk 
    Info (332119):    -3.000              -3.364 rec_ss_n 
    Info (332119):    -3.000              -3.021 ecg_ss_n 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 493 megabytes
    Info: Processing ended: Wed May 15 12:45:05 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


