---
layout: post
title: "디지털논리회로"
date: 2023-03-22 11:20:00 +0900
categories: CS
tag: [CS, Circult]
---

### 1부 논리설계 이론

__1장 디지털이란 무엇인가?__ <br>
1. 아날로그 신호 : 시간흐름에 따라 연속적으로 변화하는 신호
2. 디지털 신호 : analog와 대조적으로 사용되는 용어 __디지털양__ <br>
`디지털->아날로그(D/A) , 아날로그 -> 디지털(A/D)`

논리 : true과 false <br>
전자회로(논리회로) : 디지털 회로가 2개의 뚜렷이 구별되는 신호 (0[V], +5[V])<br>
논리회로의 동작을 2진수 체계로 해석(부울대수 채계화) <br>
하향식 설계방식은 몇 가지 설계수준으로 구분된다. <br>
1. 시스템 설계 : 입력, 출력, 연산, 제어 및 기억 -> 회로모듈 or 유니트를 연결
2. 논리설계 : 논리 게이트, 플립플립 
3. 회로 설계 : 트랜지스터와 저항과 같은 능동소자, 수동소자들로 설계하는 것 <br>
   
CAD <br> 
: 컴퓨터를 이용하여 정확하고 빠르게 논리회로를 설계하는 방법 <br>
: 회로 기술, 회로 합성, 회로시뮬레이션, 레이아웃, 테스팅등의 작업에 필요하다. <br>

---
__2장 2진수 체계와 2진부호__<br>

2진수 체계(binary number system) : 논리회로를 분석하고 설계 <br>
2진수 글자(binary digit) : 각각의 한자리를 비트(bit) <br>

2진수, 8진수, 16진수 사이의 변환 <br>
BCD(Binary Coded Decimal) : 10진수를 2진수로 나타내는 방식 <br>
BCO(Binary Coded Octal) : 8진수를 2진수로 나타내는 방식 <br>
BCH(Binary Coded Hexadecimal) : 16진수를 2진수로 나타내는 방식 <br>

수의 표현 <br>
1. 고정 소수점 표현 : 부호 + 크기(2진정수)
2. 부동 소수점 표현 : 부로 + 지수부 + 가수부 <br>

2진수 연산 <br>
1. 2진수의 가산(덧셈)
2. 2진수의 감산(뺄셈)
3. 2진수의 승산(곱셈)
4. 2진수의 제산(나눗셈)

2진수 부호<br>
1. 그레이(gray)부호 : `2진부호->그레이부호`  + `그레이부호 -> 2진부호`
2. 영숫자부호 : ASCII부호 및 EBCDIC부호 사용
3. 오류 검출 부호 : 패리트부호 + 해밍부호

---
__3장 부울대수와 논리 연산__<br>

부울대수의 기본성질 <br>

논리연산과 논리게이트 <br>
1. AND 연산자 : 진리표 + F(A,B) = A * B
2. OR 연산자 : 진리표 + F(A,B) = A + B
3. NOT 연산자 : 진리표 + F(A) = A` = Å
4. Exclusive-OR : 진리표 + F(A,B) = A + B
5. Buffer(버퍼) : F(A) = A <br>
   ⑴지연소자 + ⑵신호레젤의 유지,회복 ⑶ 부하 구종능력의 증강

`논리함수의 표현 (최소항과 최대항)`

---

### 논리회로 (조합논리회로 + 순차논리회로)

__제4장 조합논리회로의 설계__<br>
논리연산(논리 게이트)이 조합되어 이루어지는 회로<br>
회로가 갖는 전달지연 시간만큼 지나서 추 출력에 논리값이 나타난다.<br>
1. 설계할 회로의 진리표를 작성한다.
2. 진리표로부터 논리간소화를 거쳐 논리함수를 유도한다.
3. 진리표로부터 구한 논리함수를 논리도로 나타낸다. <br>

논리 간소화<br>
1. 콘센서스(Consensus) : 각각의 변수의 공통점을 뺀 나머지 곱
2. 카르노 맵(Karnaugh Map) : 논리함수 간소화(그레이부호 같음)<br>
    2변수 카르노맵 + 3변수 카르노맵 + 4변수 카르노맵 <br>

유용한 조합논리회로<br>
1. 반가산기 + 전가산기
2. 반감산기 + 전감산기
3. 병렬가산기
4. 자리올림수 예견회로
5. 크기 비교기
6. 인코더 + 우선순위 인코더 + 디코더
7. 금지회로
8. 3상태 게이트
9. 부호변환기
10. 멀티플렉서 + 디멀티플렉서
11. 패리티생성기와 패리티검사기

조합논리회로의 고장과 테스트 <br>
결함 : 제조하는 과정에서 발생하는 물리적 결함 <br>
고장 : 물리적인 결함의 논리적인 개념 <br>
오류 : 고장에 의해 신호선에 정상값과 다르게 나타나는 신호값<br>

__제6장 순서(순차)논치회로의 설계__<br>
논리게이트를 조합하여 구성된 회로 + 출력값이 입력에 인가한 논리값에 의해서만 결정되는 회로 <br>
조합회로에 플립플롭이라는 기억소자가 결합되어 구성된 회로(Feed-back)<br>

순서논리회로와 기억소자<br>
1. 플립플롭

유용한 순서논리회로(카운터, 레지스터)<br>
1. 비동식 카운터 (리플, modulus, 원숏) 
   + 동기식 카운터(4비트 상하향식 카운터, 링 카운터, 존슨 카운터)
2. 레지스터 
   + (병렬입력-병령출력, 시프트, 양방향 시프트) 레지스터

---
__제 5장 디지털 집적회로__<br>

---
__제 7장 메모리와 PLA__<br>
ROM <br>
: ROM -  PROM - EPROM - EEPROM <br>
: 디코더(decoder) + OR배열부분으로 구성 <br>
: 디지텔 시스템에서 기억장치의 하나로 조합논리회로를 설계하는 데 사용 <br>
: 모든 입력 조합 각각에 대한 1:1로 출력 논리값을 얻을 수 있는 구조 <br>

RAM <br>
: RAM - SRAM - DRAM(MOS 트랜지스터와 커패시턴스로 구성)<br>
: 2진 정보를 자유롭게 기록하고 읽을 수 있도록 설계되어 있다. <br>
: 해당 주소의 기억공간에 2진 정보를 쓰고 읽을 수 있다는 뜻. <br>

PLA <br>
: AND 논리 평면과 OR 논리 평면 모두 프로그래밍 할 수 있다. <br>

PAL <br>
: OR 평면은 고정되어 있고, AND 평면만 프로그래밍할 수 있다. <br>

CPLD <br>
: 입력 수가 증가함에 다라 프로그래밍 되는 평면의 크기가 커져 구조적인 문제 해결하기 위한 방안 <br>
: 논리게이트의 실현을 위해 FPGA가 사용된다. <br>
: 






