

================================================================
== Vivado HLS Report for 'planar2x_c'
================================================================
* Date:           Tue May 26 01:05:45 2020

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        proj_extr_.FFmpeglibswscalergb2rgb_template.c_planar2x_c_with_main.c
* Solution:       solution1
* Product family: kintex7
* Target device:  xc7k160t-fbg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     8.128|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |    ?|    ?|    ?|    ?|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------+-----+-----+----------+-----------+-----------+------+----------+
        |             |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        |  Loop Name  | min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------+-----+-----+----------+-----------+-----------+------+----------+
        |- Loop 1     |    ?|    ?|         2|          -|          -|     ?|    no    |
        |- Loop 2     |    ?|    ?|         ?|          -|          -|     ?|    no    |
        | + Loop 2.1  |    ?|    ?|         5|          -|          -|     ?|    no    |
        |- Loop 3     |    ?|    ?|         3|          -|          -|     ?|    no    |
        +-------------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+--------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |   LUT  | URAM|
+-----------------+---------+-------+--------+--------+-----+
|DSP              |        -|      1|       -|       -|    -|
|Expression       |        -|      0|       0|    1168|    -|
|FIFO             |        -|      -|       -|       -|    -|
|Instance         |        -|      -|       -|       -|    -|
|Memory           |        -|      -|       -|       -|    -|
|Multiplexer      |        -|      -|       -|     421|    -|
|Register         |        -|      -|    1017|       -|    -|
+-----------------+---------+-------+--------+--------+-----+
|Total            |        0|      1|    1017|    1589|    0|
+-----------------+---------+-------+--------+--------+-----+
|Available        |      650|    600|  202800|  101400|    0|
+-----------------+---------+-------+--------+--------+-----+
|Utilization (%)  |        0|   ~0  |   ~0   |       1|    0|
+-----------------+---------+-------+--------+--------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP48E: 
    +------------------------------------------+---------------------------------------+--------------+
    |                 Instance                 |                 Module                |  Expression  |
    +------------------------------------------+---------------------------------------+--------------+
    |planar2x_c_mac_muladd_5s_5s_5ns_5_1_1_U1  |planar2x_c_mac_muladd_5s_5s_5ns_5_1_1  | i0 + i1 * i2 |
    +------------------------------------------+---------------------------------------+--------------+

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------+----------+-------+---+----+------------+------------+
    |     Variable Name     | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------+----------+-------+---+----+------------+------------+
    |mul_ln32_1_fu_655_p2   |     *    |      0|  0|  17|           5|           5|
    |add_ln24_fu_425_p2     |     +    |      0|  0|  39|           2|          32|
    |add_ln25_1_fu_472_p2   |     +    |      0|  0|   8|          32|          32|
    |add_ln26_1_fu_545_p2   |     +    |      0|  0|  39|           2|          32|
    |add_ln26_fu_524_p2     |     +    |      0|  0|   8|          32|          32|
    |add_ln28_1_fu_556_p2   |     +    |      0|  0|  15|           2|           5|
    |add_ln28_2_fu_588_p2   |     +    |      0|  0|  15|           2|           5|
    |add_ln28_fu_577_p2     |     +    |      0|  0|  39|           2|          32|
    |add_ln32_2_fu_667_p2   |     +    |      0|  0|  15|           5|           5|
    |add_ln32_fu_635_p2     |     +    |      0|  0|  15|           2|           5|
    |add_ln35_1_fu_723_p2   |     +    |      0|  0|   8|          32|          32|
    |add_ln35_fu_701_p2     |     +    |      0|  0|  70|          63|          63|
    |add_ln36_1_fu_776_p2   |     +    |      0|  0|  15|           5|           5|
    |add_ln36_fu_756_p2     |     +    |      0|  0|   8|          32|          32|
    |add_ln39_1_fu_819_p2   |     +    |      0|  0|  15|           1|           5|
    |add_ln39_2_fu_825_p2   |     +    |      0|  0|   8|           5|           5|
    |add_ln39_3_fu_830_p2   |     +    |      0|  0|   8|           5|           5|
    |add_ln39_4_fu_909_p2   |     +    |      0|  0|   8|          32|          32|
    |add_ln39_5_fu_943_p2   |     +    |      0|  0|  15|           5|           5|
    |add_ln39_fu_808_p2     |     +    |      0|  0|  15|           5|           5|
    |add_ln40_1_fu_981_p2   |     +    |      0|  0|  15|           2|           5|
    |add_ln40_2_fu_987_p2   |     +    |      0|  0|   8|           5|           5|
    |add_ln40_3_fu_992_p2   |     +    |      0|  0|   8|           5|           5|
    |add_ln40_fu_965_p2     |     +    |      0|  0|   8|          32|          32|
    |add_ln41_1_fu_845_p2   |     +    |      0|  0|  15|           5|           5|
    |add_ln41_2_fu_851_p2   |     +    |      0|  0|   8|           5|           5|
    |add_ln41_3_fu_856_p2   |     +    |      0|  0|   8|           5|           5|
    |add_ln41_4_fu_1040_p2  |     +    |      0|  0|   8|          32|          32|
    |add_ln41_5_fu_997_p2   |     +    |      0|  0|   8|           5|           5|
    |add_ln41_6_fu_1002_p2  |     +    |      0|  0|   8|           5|           5|
    |add_ln42_1_fu_1007_p2  |     +    |      0|  0|  15|           5|           5|
    |add_ln42_fu_1077_p2    |     +    |      0|  0|   8|          32|          32|
    |add_ln44_1_fu_876_p2   |     +    |      0|  0|  15|           5|           5|
    |add_ln44_2_fu_1113_p2  |     +    |      0|  0|   8|          32|          32|
    |add_ln44_3_fu_1134_p2  |     +    |      0|  0|  15|           5|           5|
    |add_ln44_fu_866_p2     |     +    |      0|  0|  15|           5|           5|
    |add_ln45_1_fu_1155_p2  |     +    |      0|  0|   8|          32|          32|
    |add_ln45_2_fu_1171_p2  |     +    |      0|  0|  15|           5|           5|
    |add_ln45_fu_661_p2     |     +    |      0|  0|  15|           5|           5|
    |add_ln47_fu_886_p2     |     +    |      0|  0|  70|          63|          63|
    |add_ln55_2_fu_1218_p2  |     +    |      0|  0|   8|           5|           5|
    |add_ln55_3_fu_1253_p2  |     +    |      0|  0|   8|          32|          32|
    |add_ln55_4_fu_1287_p2  |     +    |      0|  0|  15|           5|           5|
    |add_ln55_5_fu_1212_p2  |     +    |      0|  0|   8|           1|           5|
    |add_ln55_fu_1202_p2    |     +    |      0|  0|  15|           5|           5|
    |add_ln56_1_fu_1325_p2  |     +    |      0|  0|   8|           2|           5|
    |add_ln56_2_fu_1331_p2  |     +    |      0|  0|   8|           5|           5|
    |add_ln56_fu_1309_p2    |     +    |      0|  0|   8|          32|          32|
    |add_ln58_1_fu_1344_p2  |     +    |      0|  0|  15|           5|           5|
    |add_ln58_fu_1232_p2    |     +    |      0|  0|  15|           5|           5|
    |p_sum_fu_686_p2        |     +    |      0|  0|  15|           5|           5|
    |x_3_fu_794_p2          |     +    |      0|  0|  38|          31|           1|
    |x_4_fu_1192_p2         |     +    |      0|  0|  38|          31|           1|
    |x_fu_440_p2            |     +    |      0|  0|  38|          31|           1|
    |y_fu_891_p2            |     +    |      0|  0|  38|           1|          31|
    |sub_ln25_fu_466_p2     |     -    |      0|  0|   8|          32|          32|
    |sub_ln26_fu_518_p2     |     -    |      0|  0|   8|          32|          32|
    |sub_ln35_fu_717_p2     |     -    |      0|  0|   8|          32|          32|
    |sub_ln36_fu_750_p2     |     -    |      0|  0|   8|          32|          32|
    |sub_ln39_fu_903_p2     |     -    |      0|  0|   8|          32|          32|
    |sub_ln40_fu_959_p2     |     -    |      0|  0|   8|          32|          32|
    |sub_ln41_fu_1034_p2    |     -    |      0|  0|   8|          32|          32|
    |sub_ln42_fu_1071_p2    |     -    |      0|  0|   8|          32|          32|
    |sub_ln44_fu_1107_p2    |     -    |      0|  0|   8|          32|          32|
    |sub_ln45_fu_1149_p2    |     -    |      0|  0|   8|          32|          32|
    |sub_ln55_fu_1247_p2    |     -    |      0|  0|   8|          32|          32|
    |sub_ln56_fu_1303_p2    |     -    |      0|  0|   8|          32|          32|
    |icmp_fu_626_p2         |   icmp   |      0|  0|  18|          31|           1|
    |icmp_ln24_fu_435_p2    |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln32_fu_696_p2    |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln38_fu_789_p2    |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln54_fu_1187_p2   |   icmp   |      0|  0|  18|          32|          32|
    |or_ln25_fu_501_p2      |    or    |      0|  0|  32|          32|           1|
    |or_ln39_fu_937_p2      |    or    |      0|  0|   6|           5|           1|
    |or_ln55_fu_1281_p2     |    or    |      0|  0|   6|           5|           1|
    |select_ln32_fu_641_p3  |  select  |      0|  0|   5|           1|           5|
    +-----------------------+----------+-------+---+----+------------+------------+
    |Total                  |          |      0|  0|1168|        1343|        1331|
    +-----------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +---------------------+----+-----------+-----+-----------+
    |         Name        | LUT| Input Size| Bits| Total Bits|
    +---------------------+----+-----------+-----+-----------+
    |ap_NS_fsm            |  97|         20|    1|         20|
    |dst_address0         |  44|          9|    3|         27|
    |dst_address1         |  44|          9|    3|         27|
    |dst_d0               |  44|          9|   32|        288|
    |dst_d1               |  44|          9|   32|        288|
    |p_01_rec_reg_375     |   9|          2|   63|        126|
    |p_0_rec_reg_387      |   9|          2|   63|        126|
    |src_address0         |  44|          9|    3|         27|
    |src_address1         |  41|          8|    3|         24|
    |src_load_10_reg_353  |   9|          2|   32|         64|
    |x_0_reg_341          |   9|          2|   31|         62|
    |x_1_reg_399          |   9|          2|   31|         62|
    |x_2_reg_410          |   9|          2|   31|         62|
    |y_0_reg_363          |   9|          2|   31|         62|
    +---------------------+----+-----------+-----+-----------+
    |Total                | 421|         87|  359|       1265|
    +---------------------+----+-----------+-----+-----------+

    * Register: 
    +-----------------------+----+----+-----+-----------+
    |          Name         | FF | LUT| Bits| Const Bits|
    +-----------------------+----+----+-----+-----------+
    |add_ln24_reg_1402      |  32|   0|   32|          0|
    |add_ln28_1_reg_1433    |   5|   0|    5|          0|
    |add_ln28_2_reg_1439    |   4|   0|    5|          1|
    |add_ln32_1_reg_1458    |   5|   0|    5|          0|
    |add_ln32_2_reg_1488    |   5|   0|    5|          0|
    |add_ln35_reg_1517      |  63|   0|   63|          0|
    |add_ln40_3_reg_1595    |   5|   0|    5|          0|
    |add_ln41_1_reg_1560    |   5|   0|    5|          0|
    |add_ln41_3_reg_1565    |   5|   0|    5|          0|
    |add_ln41_6_reg_1600    |   5|   0|    5|          0|
    |add_ln42_1_reg_1605    |   5|   0|    5|          0|
    |add_ln45_2_reg_1630    |   5|   0|    5|          0|
    |add_ln45_reg_1483      |   5|   0|    5|          0|
    |add_ln47_reg_1580      |  63|   0|   63|          0|
    |add_ln56_2_reg_1668    |   5|   0|    5|          0|
    |ap_CS_fsm              |  19|   0|   19|          0|
    |dst_addr_4_reg_1509    |   3|   0|    3|          0|
    |mul_ln32_1_reg_1476    |   5|   0|    5|          0|
    |p_01_rec_reg_375       |  63|   0|   63|          0|
    |p_0_rec_reg_387        |  63|   0|   63|          0|
    |p_cast8_reg_1453       |  62|   0|   63|          1|
    |p_sum_reg_1498         |   5|   0|    5|          0|
    |sext_ln32_reg_1465     |  63|   0|   63|          0|
    |src_load_10_reg_353    |  32|   0|   32|          0|
    |src_load_5_reg_1527    |  32|   0|   32|          0|
    |src_load_reg_1392      |  32|   0|   32|          0|
    |trunc_ln10_reg_1625    |  30|   0|   30|          0|
    |trunc_ln12_reg_1663    |  30|   0|   30|          0|
    |trunc_ln24_reg_1397    |   5|   0|    5|          0|
    |trunc_ln32_2_reg_1470  |   5|   0|    5|          0|
    |trunc_ln32_reg_1445    |   5|   0|    5|          0|
    |trunc_ln39_1_reg_1555  |   4|   0|    4|          0|
    |trunc_ln55_1_reg_1653  |   4|   0|    4|          0|
    |trunc_ln6_reg_1532     |  30|   0|   30|          0|
    |trunc_ln8_reg_1590     |  30|   0|   30|          0|
    |trunc_ln_reg_1620      |  30|   0|   30|          0|
    |x_0_reg_341            |  31|   0|   31|          0|
    |x_1_reg_399            |  31|   0|   31|          0|
    |x_2_reg_410            |  31|   0|   31|          0|
    |x_3_reg_1540           |  31|   0|   31|          0|
    |x_4_reg_1638           |  31|   0|   31|          0|
    |x_reg_1413             |  31|   0|   31|          0|
    |y_0_reg_363            |  31|   0|   31|          0|
    |y_reg_1585             |  31|   0|   31|          0|
    +-----------------------+----+----+-----+-----------+
    |Total                  |1017|   0| 1019|          2|
    +-----------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------+-----+-----+------------+--------------+--------------+
|   RTL Ports  | Dir | Bits|  Protocol  | Source Object|    C Type    |
+--------------+-----+-----+------------+--------------+--------------+
|ap_clk        |  in |    1| ap_ctrl_hs |  planar2x_c  | return value |
|ap_rst        |  in |    1| ap_ctrl_hs |  planar2x_c  | return value |
|ap_start      |  in |    1| ap_ctrl_hs |  planar2x_c  | return value |
|ap_done       | out |    1| ap_ctrl_hs |  planar2x_c  | return value |
|ap_idle       | out |    1| ap_ctrl_hs |  planar2x_c  | return value |
|ap_ready      | out |    1| ap_ctrl_hs |  planar2x_c  | return value |
|src_address0  | out |    3|  ap_memory |      src     |     array    |
|src_ce0       | out |    1|  ap_memory |      src     |     array    |
|src_q0        |  in |   32|  ap_memory |      src     |     array    |
|src_address1  | out |    3|  ap_memory |      src     |     array    |
|src_ce1       | out |    1|  ap_memory |      src     |     array    |
|src_q1        |  in |   32|  ap_memory |      src     |     array    |
|dst_address0  | out |    3|  ap_memory |      dst     |     array    |
|dst_ce0       | out |    1|  ap_memory |      dst     |     array    |
|dst_we0       | out |    1|  ap_memory |      dst     |     array    |
|dst_d0        | out |   32|  ap_memory |      dst     |     array    |
|dst_address1  | out |    3|  ap_memory |      dst     |     array    |
|dst_ce1       | out |    1|  ap_memory |      dst     |     array    |
|dst_we1       | out |    1|  ap_memory |      dst     |     array    |
|dst_d1        | out |   32|  ap_memory |      dst     |     array    |
|srcWidth      |  in |   32|   ap_none  |   srcWidth   |    scalar    |
|srcHeight     |  in |   32|   ap_none  |   srcHeight  |    scalar    |
|srcStride     |  in |   32|   ap_none  |   srcStride  |    scalar    |
|dstStride     |  in |   32|   ap_none  |   dstStride  |    scalar    |
+--------------+-----+-----+------------+--------------+--------------+

