<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>嵌入式FPGA IP正在发现更广阔的用武之地 - IT学习者博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="嵌入式FPGA IP正在发现更广阔的用武之地" />
<meta property="og:description" content="作者：郭道正, Achronix Semiconductor中国区总经理
在日前落幕的“中国集成电路设计业2023年会暨广州集成电路产业创新发展高峰论坛（ICCAD 2023）”上，Achronix的Speedcore™嵌入式FPGA硅知识产权（eFPGA IP）受到了广泛关注，预约会议、专程前往或者驻足询问的芯片设计业人士的数量超过了往届，表明了越来越多的国内开发者正在考虑为其ASIC或SoC设计添加高性能eFPGA逻辑阵列。
众多潜在用户的需求，反映了当前各行各业都在加速导入智能化技术，并利用eFPGA来在其ASIC或SoC中添加硬件数据处理加速功能，并为不断演进的算法或者标准保留可编程性。Speedcore eFPGA IP包括了查找表、存储器、数字信号处理器（DSP）和机器学习处理器（MLP）等构建模块。它们都采用了模组化的结构设计，以支持客户根据其客制化终端系统的需求，来量身定制相应的资源组合。
Achronix的Speedcore IP以GDSII格式提供，同时提供相应的文档，以支持设计师将Speedcore eFPGA实例集成到其特有的ASIC之中。Achronix还提供配套的ACE设计工具，用于编译针对Speedcore eFPGA的设计。目前，Speedcore eFPGA IP已被全球数十家领先的科技企业采用，总的出货量超过了1500万。
简要功能介绍
由于Speedcore eFPGA是一款嵌入式IP，因此它被设计为整个ASIC的一个单元组件，被ASIC的其他完全定制的单元模组所包围（见下图）。Speedcore eFPGA包括以下功能:
·可编程内核逻辑阵列，具有客户自定义的功能
·内核I/O环
·FPGA配置单元（FCU）
·配置存储器（CMEM）
·用于调试和编程的接口
·用于测试的接口（DFT）
核心资源介绍
通过选择下列每种资源的数量，就可以定义一个定制Speedcore eFPGA IP的功能：
·逻辑 - 6输入查找表（LUT），加上集成的快速加法器
·逻辑RAM - 两种选择：
·用于LRAM2k的每个存储器单元的容量最多可达2Kb，其中包括与MLP紧耦合的存储器
·用于LRAM4k的每个存储器单元的容量最多可达4Kb
·Block RAM - 两种选择：
·用于BRAM20k的每个存储器单元的容量最多可达20Kb
·用于BRAM72k的每个存储器单元的容量最多可达72Kb，包括与MLP紧耦合的存储器
·DSP64 - 每个单元模块有一个18 x 27乘法器、64位累加器和27位预加法器
·MLP - 机器学习处理器（MLP）模块，包含乘法器、加法器、累加器和紧耦合存储器（包括BRAM72k和LRAM2k）
交付与应用价值
由于Achronix采用了根据客户需求来定制GDSII的商业模式，每个Speedcore eFPGA实例的资源模块的数量和组合都是基于客户需求来搭配提供。Achronix的Speedcore eFPGA IP可用于台积电（TSMC）的16FF&#43;、16FFC、12FFC、7nm、5nm和3nm工艺技术节点，也可以移植到其他工艺节点上。
在ASIC或者SoC中嵌入Speedcore eFPGA将带来诸多好处，与一款独立的FPGA芯片相比，Speedcore eFPGA IP提供了以下优点：
·降低功耗多达75%
·节省90%的成本
·延迟缩短到1/100，同时带宽提高了10倍。
因此，Speedcore eFPGA具有极高的应用价值。
开发与编程
Achronix是唯一一家可以同时大批量生产并交付eFPGA IP和独立FPGA芯片的公司，而且它们都采用同一套ACE开发工具来支持。设计人员可以100％确信Speedcore eFPGA IP将会正常工作，因为它在Achronix的Speedster系列独立FPGA 芯片中已得到了全面的验证，并且经过了大量的流片验证。" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://itnewbiea.github.io/posts/580a87ad292537fcfba218b5f2ce04d4/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2023-11-24T17:10:52+08:00" />
<meta property="article:modified_time" content="2023-11-24T17:10:52+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="IT学习者博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">IT学习者博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">嵌入式FPGA IP正在发现更广阔的用武之地</h1>
			
		</header>
		<div class="content post__content clearfix">
			
<div id="content_views" class="htmledit_views">
                    <p style="margin-left:0;text-align:center;">作者：郭道正, Achronix Semiconductor中国区总经理</p> 
<p style="margin-left:0;text-align:justify;">在日前落幕的“中国集成电路设计业2023年会暨广州集成电路产业创新发展高峰论坛（ICCAD 2023）”上，Achronix的Speedcore™嵌入式FPGA硅知识产权（eFPGA IP）受到了广泛关注，预约会议、专程前往或者驻足询问的芯片设计业人士的数量超过了往届，表明了越来越多的国内开发者正在考虑为其ASIC或SoC设计添加高性能eFPGA逻辑阵列。</p> 
<p style="margin-left:0px;text-align:center;"><img alt="" src="https://images2.imgbox.com/c8/6c/5a4kcoBO_o.jpg"></p> 
<p style="margin-left:0;text-align:justify;">众多潜在用户的需求，反映了当前各行各业都在加速导入智能化技术，并利用eFPGA来在其ASIC或SoC中添加硬件数据处理加速功能，并为不断演进的算法或者标准保留可编程性。Speedcore eFPGA IP包括了查找表、存储器、数字信号处理器（DSP）和机器学习处理器（MLP）等构建模块。它们都采用了模组化的结构设计，以支持客户根据其客制化终端系统的需求，来量身定制相应的资源组合。</p> 
<p style="margin-left:0;text-align:justify;">Achronix的Speedcore IP以GDSII格式提供，同时提供相应的文档，以支持设计师将Speedcore eFPGA实例集成到其特有的ASIC之中。Achronix还提供配套的ACE设计工具，用于编译针对Speedcore eFPGA的设计。目前，Speedcore eFPGA IP已被全球数十家领先的科技企业采用，总的出货量超过了1500万。</p> 
<p style="margin-left:0;text-align:justify;"><strong>简要功能介绍</strong></p> 
<p style="margin-left:0;text-align:justify;">由于Speedcore eFPGA是一款嵌入式IP，因此它被设计为整个ASIC的一个单元组件，被ASIC的其他完全定制的单元模组所包围（见下图）。Speedcore eFPGA包括以下功能:</p> 
<p style="margin-left:0;text-align:justify;">·可编程内核逻辑阵列，具有客户自定义的功能</p> 
<p style="margin-left:0;text-align:justify;">·内核I/O环</p> 
<p style="margin-left:0;text-align:justify;">·FPGA配置单元（FCU）</p> 
<p style="margin-left:0;text-align:justify;">·配置存储器（CMEM）</p> 
<p style="margin-left:0;text-align:justify;">·用于调试和编程的接口</p> 
<p style="margin-left:0;text-align:justify;">·用于测试的接口（DFT）</p> 
<p style="margin-left:0px;text-align:center;"><img alt="" src="https://images2.imgbox.com/de/f8/VhrdcqDE_o.png"></p> 
<p style="margin-left:0;text-align:justify;"><strong>核心资源介绍</strong></p> 
<p style="margin-left:0;text-align:justify;">通过选择下列每种资源的数量，就可以定义一个定制Speedcore eFPGA IP的功能：</p> 
<p style="margin-left:0;text-align:justify;">·逻辑 - 6输入查找表（LUT），加上集成的快速加法器</p> 
<p style="margin-left:0;text-align:justify;">·逻辑RAM - 两种选择：</p> 
<p style="margin-left:0;text-align:justify;">·用于LRAM2k的每个存储器单元的容量最多可达2Kb，其中包括与MLP紧耦合的存储器</p> 
<p style="margin-left:0;text-align:justify;">·用于LRAM4k的每个存储器单元的容量最多可达4Kb</p> 
<p style="margin-left:0;text-align:justify;">·Block RAM - 两种选择：</p> 
<p style="margin-left:0;text-align:justify;">·用于BRAM20k的每个存储器单元的容量最多可达20Kb</p> 
<p style="margin-left:0;text-align:justify;">·用于BRAM72k的每个存储器单元的容量最多可达72Kb，包括与MLP紧耦合的存储器</p> 
<p style="margin-left:0;text-align:justify;">·DSP64 - 每个单元模块有一个18 x 27乘法器、64位累加器和27位预加法器</p> 
<p style="margin-left:0;text-align:justify;">·MLP  - 机器学习处理器（MLP）模块，包含乘法器、加法器、累加器和紧耦合存储器（包括BRAM72k和LRAM2k）</p> 
<p style="margin-left:0;text-align:justify;"><strong>交付与应用价值</strong></p> 
<p style="margin-left:0;text-align:justify;">由于Achronix采用了根据客户需求来定制GDSII的商业模式，每个Speedcore eFPGA实例的资源模块的数量和组合都是基于客户需求来搭配提供。Achronix的Speedcore eFPGA IP可用于台积电（TSMC）的16FF+、16FFC、12FFC、7nm、5nm和3nm工艺技术节点，也可以移植到其他工艺节点上。</p> 
<p style="margin-left:0;text-align:justify;">在ASIC或者SoC中嵌入Speedcore eFPGA将带来诸多好处，与一款独立的FPGA芯片相比，Speedcore eFPGA IP提供了以下优点：</p> 
<p style="margin-left:0;text-align:justify;">·降低功耗多达75%</p> 
<p style="margin-left:0;text-align:justify;">·节省90%的成本</p> 
<p style="margin-left:0;text-align:justify;">·延迟缩短到1/100，同时带宽提高了10倍。</p> 
<p style="margin-left:0;text-align:justify;">因此，Speedcore eFPGA具有极高的应用价值。</p> 
<p style="margin-left:0px;text-align:center;"><img alt="" src="https://images2.imgbox.com/1e/6d/mPm5BKjV_o.png"></p> 
<p style="margin-left:0;text-align:justify;"><strong>开发与编程</strong></p> 
<p style="margin-left:0;text-align:justify;">Achronix是唯一一家可以同时大批量生产并交付eFPGA IP和独立FPGA芯片的公司，而且它们都采用同一套ACE开发工具来支持。设计人员可以100％确信Speedcore eFPGA IP将会正常工作，因为它在Achronix的Speedster系列独立FPGA 芯片中已得到了全面的验证，并且经过了大量的流片验证。</p> 
<p style="margin-left:0;text-align:justify;">由于Speedcore eFPGA IP采用的是与Achronix的独立FPGA芯片和搭载Achronix Speedster7t FPGA芯片的VectorPath加速卡相同的工具，开发人员可以先在这些独立FPGA芯片或者加速卡上完成设计，然后再移植到Speedcore eFPGA上。客户可以选择以下所列配置接口中的一项或多项组合来进行编程：</p> 
<p style="margin-left:0;text-align:justify;">·JTAG</p> 
<p style="margin-left:0;text-align:justify;">·并行CPU（x1、x8、x16、x32、x128数据宽度模式）</p> 
<p style="margin-left:0;text-align:justify;">·串行闪存（1个或4个闪存器件）</p> 
<p style="margin-left:0;text-align:justify;">·128位AXI总线</p> 
<p style="margin-left:0;text-align:justify;"><strong>总结与展望</strong></p> 
<p style="margin-left:0;text-align:justify;">Achronix的Speedcore eFPGA IP保持了高端FPGA的性能，最高运行频率可达750MHz，典型的运行频率也可以达到300MHz-500MHz，可以为ASIC或者SoC提供高性能硬件加速，是诸多智能化应用和边缘计算的理想选择，因而被领先科技企业选择用于通信基础设备、网络加速、智能驾驶和金融科技等多种应用中。</p> 
<p style="margin-left:0;text-align:justify;">从我们在ICCAD 2023上与客户的交流来看，一些领先的国内系统公司和芯片设计企业已经认识到eFPGA的优点与价值，并进一步在探讨与Achronix进行基于eFPGA的chiplet等新的合作模式。因此，我们可以展望在未来几年中，集成了Speedcore等eFPGA的ASIC或者SoC将是智能化和高速网联等领域内芯片设计企业的一条重要的创新之道。联系本文作者，请发送邮件到：dawson.guo@achronix.com</p>
                </div>
		</div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/fb7967d55efebc57404112d4627820b6/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">post请求参数全大写后台接不到参数</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/6fa8e2525a1af3c63ee4d706e73c0e8c/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">策略模式 (Strategy Pattern)</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 IT学习者博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<script src="https://itnewbiea.github.io/js/foot.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>