/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */
/*
 * Copyright (c) 2022 Samsung Electronics Co., Ltd.
 * Author: Chanho Park <chanho61.park@samsung.com>
 *
 * Device Tree binding constants for Exynos 9810.
 */

#ifndef _DT_BINDINGS_CLOCK_EXYNOS9810
#define _DT_BINDINGS_CLOCK_EXYNOS9810

#define FOUT_MMC_PLL  1
#define FOUT_SHARED0_PLL  2
#define FOUT_SHARED1_PLL  3
#define FOUT_SHARED2_PLL  4
#define FOUT_SHARED3_PLL  5
#define FOUT_SHARED4_PLL  6

#define MOUT_CLKCMU_DPU_BUS  7
#define MOUT_CLKCMU_APM_BUS  8
#define MOUT_CLKCMU_AUD_CPU  9
#define MOUT_CLKCMU_BUS1_BUS  10
#define MOUT_CLKCMU_BUSC_BUS  11
#define MOUT_CLKCMU_CHUB_BUS  12
#define MOUT_CLKCMU_CIS_CLK0  13
#define MOUT_CLKCMU_CIS_CLK1  14
#define MOUT_CLKCMU_CIS_CLK2  15
#define MOUT_CLKCMU_CIS_CLK3  16
#define MOUT_CLKCMU_CMGP_BUS  17
#define MOUT_CLKCMU_CORE_BUS  18
#define MOUT_CLKCMU_CPUCL0_DBG_BUS  19
#define MOUT_CLKCMU_CPUCL0_SWITCH  20
#define MOUT_CLKCMU_CPUCL1_SWITCH  21
#define MOUT_CLKCMU_DCF_BUS  22
#define MOUT_CLKCMU_DCPOST_BUS  23
#define MOUT_CLKCMU_DCRD_BUS  24
#define MOUT_CLKCMU_DPU_BUS  25
#define MOUT_CLKCMU_DSPM_BUS  26
#define MOUT_CLKCMU_DSPS_AUD  27
#define MOUT_CLKCMU_FSYS0_BUS  28
#define MOUT_CLKCMU_FSYS0_DPGTC  29
#define MOUT_CLKCMU_FSYS0_UFS_EMBD  30
#define MOUT_CLKCMU_FSYS0_USB30DRD  31
#define MOUT_CLKCMU_FSYS0_USBDP_DEBUG  32
#define MOUT_CLKCMU_FSYS1_BUS  33
#define MOUT_CLKCMU_FSYS1_MMC_CARD  34
#define MOUT_CLKCMU_FSYS1_PCIE  35
#define MOUT_CLKCMU_FSYS1_UFS_CARD  36
#define MOUT_CLKCMU_G2D_G2D  37
#define MOUT_CLKCMU_G2D_MSCL  38
#define MOUT_CLKCMU_HPM  39
#define MOUT_CLKCMU_ISPHQ_BUS  40
#define MOUT_CLKCMU_ISPLP_BUS  41
#define MOUT_CLKCMU_ISPLP_GDC  42
#define MOUT_CLKCMU_ISPLP_VRA  43
#define MOUT_CLKCMU_ISPPRE_BUS  44
#define MOUT_CLKCMU_IVA_BUS  45
#define MOUT_CLKCMU_MFC_BUS  46
#define MOUT_CLKCMU_MFC_WFD  47
#define MOUT_CLKCMU_MIF_BUSP  48
#define MOUT_CLKCMU_MIF_SWITCH  49
#define MOUT_CLKCMU_PERIC0_BUS  50
#define MOUT_CLKCMU_PERIC0_IP  51
#define MOUT_CLKCMU_PERIC1_BUS  52
#define MOUT_CLKCMU_PERIC1_IP  53
#define MOUT_CLKCMU_PERIS_BUS  54
#define MOUT_CLKCMU_VTS_BUS  55
#define MOUT_CLK_CMU_CMUREF  56
#define MOUT_CMU_CMUREF  57

#define DOUT_CLKCMU_APM_BUS  58
#define DOUT_CLKCMU_AUD_CPU  59
#define DOUT_CLKCMU_BUS1_BUS  60
#define DOUT_CLKCMU_BUSC_BUS  61
#define DOUT_CLKCMU_CHUB_BUS  62
#define DOUT_CLKCMU_CIS_CLK0  63
#define DOUT_CLKCMU_CIS_CLK1  64
#define DOUT_CLKCMU_CIS_CLK2  65
#define DOUT_CLKCMU_CIS_CLK3  66
#define DOUT_CLKCMU_CMGP_BUS  67
#define DOUT_CLKCMU_CORE_BUS  68
#define DOUT_CLKCMU_CPUCL0_DBG_BUS  69
#define DOUT_CLKCMU_CPUCL0_SWITCH  70
#define DOUT_CLKCMU_CPUCL1_SWITCH  71
#define DOUT_CLKCMU_DCF_BUS  72
#define DOUT_CLKCMU_DCPOST_BUS  73
#define DOUT_CLKCMU_DCRD_BUS  74
#define DOUT_CLKCMU_DSPM_BUS  75
#define DOUT_CLKCMU_DSPS_AUD  76
#define DOUT_CLKCMU_FSYS0_BUS  77
#define DOUT_CLKCMU_FSYS0_DPGTC  78
#define DOUT_CLKCMU_FSYS0_UFS_EMBD  79
#define DOUT_CLKCMU_FSYS0_USB30DRD  80
#define DOUT_CLKCMU_FSYS0_USBDP_DEBUG  81
#define DOUT_CLKCMU_FSYS1_BUS  82
#define DOUT_CLKCMU_FSYS1_MMC_CARD  83
#define DOUT_CLKCMU_FSYS1_PCIE  84
#define DOUT_CLKCMU_FSYS1_UFS_CARD  85
#define DOUT_CLKCMU_G2D_G2D  86
#define DOUT_CLKCMU_G2D_MSCL  87
#define DOUT_CLKCMU_G3D_SWITCH  88
#define DOUT_CLKCMU_HPM  89
#define DOUT_CLKCMU_ISPHQ_BUS  90
#define DOUT_CLKCMU_ISPLP_BUS  91
#define DOUT_CLKCMU_ISPLP_GDC  92
#define DOUT_CLKCMU_ISPLP_VRA  93
#define DOUT_CLKCMU_ISPPRE_BUS  94
#define DOUT_CLKCMU_IVA_BUS  95
#define DOUT_CLKCMU_MFC_BUS  96
#define DOUT_CLKCMU_MFC_WFD  97
#define DOUT_CLKCMU_MIF_BUSP  98
#define DOUT_CLKCMU_MODEM_SHARED0  99
#define DOUT_CLKCMU_MODEM_SHARED1  100
#define DOUT_CLKCMU_OTP  101
#define DOUT_CLKCMU_PERIC0_BUS  102
#define DOUT_CLKCMU_PERIC0_IP  103
#define DOUT_CLKCMU_PERIC1_BUS  104
#define DOUT_CLKCMU_PERIC1_IP  105
#define DOUT_CLKCMU_PERIS_BUS  106
#define DOUT_CLKCMU_VTS_BUS  107
#define DOUT_CLKCMU_DPU  108
#define DOUT_CLKCMU_DPU_BUS  109
#define DOUT_CLK_CMU_CMUREF  110
#define DOUT_PLL_SHARED0_DIV2  111
#define DOUT_PLL_SHARED0_DIV3  112
#define DOUT_PLL_SHARED0_DIV4  113
#define DOUT_PLL_SHARED1_DIV2  114
#define DOUT_PLL_SHARED1_DIV3  115
#define DOUT_PLL_SHARED1_DIV4  116
#define DOUT_PLL_SHARED2_DIV2  117
#define DOUT_PLL_SHARED3_DIV2  118
#define DOUT_PLL_SHARED4_DIV2  119

#define GOUT_CLKCMU_MIF_SWITCH  120
#define GOUT_CLKCMU_APM_BUS  121
#define GOUT_CLKCMU_AUD_CPU  122
#define GOUT_CLKCMU_BUS1_BUS  123
#define GOUT_CLKCMU_BUSC_BUS  124
#define GOUT_CLKCMU_CHUB_BUS  125
#define GOUT_CLKCMU_CIS_CLK0  126
#define GOUT_CLKCMU_CIS_CLK1  127
#define GOUT_CLKCMU_CIS_CLK2  128
#define GOUT_CLKCMU_CIS_CLK3  129
#define GOUT_CLKCMU_CMGP_BUS  130
#define GOUT_CLKCMU_CORE_BUS  131
#define GOUT_CLKCMU_CPUCL0_DBG_BUS  132
#define GOUT_CLKCMU_CPUCL0_SWITCH  133
#define GOUT_CLKCMU_CPUCL1_SWITCH  134
#define GOUT_CLKCMU_DCF_BUS  135
#define GOUT_CLKCMU_DCPOST_BUS  136
#define GOUT_CLKCMU_DCRD_BUS  137
#define GOUT_CLKCMU_DPU  138
#define GOUT_CLKCMU_DPU_BUS  139
#define GOUT_CLKCMU_DSPM_BUS  140
#define GOUT_CLKCMU_DSPS_AUD  141
#define GOUT_CLKCMU_FSYS0_BUS  142
#define GOUT_CLKCMU_FSYS0_DPGTC  143
#define GOUT_CLKCMU_FSYS0_UFS_EMBD  144
#define GOUT_CLKCMU_FSYS0_USB30DRD  145
#define GOUT_CLKCMU_FSYS0_USBDP_DEBUG  146
#define GOUT_CLKCMU_FSYS1_BUS  147
#define GOUT_CLKCMU_FSYS1_MMC_CARD  148
#define GOUT_CLKCMU_FSYS1_PCIE  149
#define GOUT_CLKCMU_FSYS1_UFS_CARD  150
#define GOUT_CLKCMU_G2D_G2D  151
#define GOUT_CLKCMU_G2D_MSCL  152
#define GOUT_CLKCMU_G3D_SWITCH  153
#define GOUT_CLKCMU_HPM  154
#define GOUT_CLKCMU_ISPHQ_BUS  155
#define GOUT_CLKCMU_ISPLP_BUS  156
#define GOUT_CLKCMU_ISPLP_GDC  157
#define GOUT_CLKCMU_ISPLP_VRA  158
#define GOUT_CLKCMU_ISPPRE_BUS  159
#define GOUT_CLKCMU_IVA_BUS  160
#define GOUT_CLKCMU_MFC_BUS  161
#define GOUT_CLKCMU_MFC_WFD  162
#define GOUT_CLKCMU_MIF_BUSP  163
#define GOUT_CLKCMU_MODEM_SHARED0  164
#define GOUT_CLKCMU_MODEM_SHARED1  165
#define GOUT_CLKCMU_PERIC0_BUS  166
#define GOUT_CLKCMU_PERIC0_IP  167
#define GOUT_CLKCMU_PERIC1_BUS  168
#define GOUT_CLKCMU_PERIC1_IP  169
#define GOUT_CLKCMU_PERIS_BUS  170
#define GOUT_CLKCMU_VTS_BUS  171

/* FSYS0 */

#define MOUT_FSYS0_BUS_USER  172
#define MOUT_FSYS0_UFS_EMBD_USER  173
#define MOUT_FSYS0_USBDRD30_USER  174
#define GOUT_FSYS0_UFS_EMBD_UNIPRO 175

#endif
