CLK_SRC_PLL,VAR_0
mmSCLK_CNTL,VAR_1
remapped_regs,VAR_2
w100_pwr_state,VAR_3
w100_set_pll_freq,FUNC_0
writel,FUNC_1
w100_init_clocks,FUNC_2
par,VAR_4
mode,VAR_5
