---
layout: post
title: 컴퓨터 구조론 - 15
categories: Structure
tags: [CS, Computer Structure]
---

# 구조론 - 15

{:toc}

### Pre

- Pipeline
  - 각 요소를 분할해서 여러 명령어를 동시에 실행
- Stage
  - IF
  - ID
  - EX
  - MEM
  - WB

### Hazard

- 특정 이유로 다음 clock cycle에 다음 명령어가 실행되지 않는 상황
- Structural Hazards
  - 필요한 자원이 사용 중
- Data Hazards
  - 필요한 데이터가 아직 준비되지 않음
- Control Hazards
  - 컨트롤 신호가 아직 준비되지 않음

##### Structural Hazard

- 필요한 자원이 이미 사용 중
- 앞에 명령어의 완료를 기다림, Stall
  - 기다리는 행위 = pipeline bubble
- 명령어 메모리와 데이터 메모리를 분리하면 해결
  - 더 많은 하드웨어 필요함

##### Data Hazards

- 다음 명령어가 이전 명령어의 결과를 이용해야 하는 데 준비되지 않음

ex.

```
add x19, x0, x1
sub x2, x19, x3
```

- add 연산이 완료될 때까지 bubble

##### Forwarding

- Bypassing
- Write Back을 기다리지 않고
- EX에서 다음 명령어의 EX로 값을 넘겨줌
  - 다른 Stage에서도 가능
- 성능 향상 But, 하드웨어 Complexity 증가

##### Load-Use Data Hazard

```
lw x1, 0(x2)
sub x4, x1, x5
```

- load는 EX가 아닌 MEM 뒤에 원하는 값이 나옴
- Forwarding을 해도 Bubble 발생

##### Code Scheduling to Avoid Stall

- 어셈블리를 작성할 때 코드 순서를 변경
- 추가적인 하드웨어 Complexity는 없음
- 컴파일러가 작업하기 때문에 컴파일 시간이 조금 늘어남

##### Control Hazards

- Branch 명령어에서 다음 주소를 계산할 때 Control이 늦게 오는 현상
- 원래는 EX가 끝난 후에 받을 수 있음
- RISC V에선 특별한 하드웨어를 통해 ID에서 받을 수 있게 함
- 그래도 1회 bubble은 막을 수 없음

##### Branch Prediction

- Static Branch Prediction
  - 컴파일러가 예측
  - Loop나 If가 있으면 대부분 사용이 된다고 가정
- Dynamic Branch Prediction
  - 이전에 branch가 적용되었으면 이번에도 될 것이라고 가정

### RISC-V Datapath

<img src="https://github.com/L-Hyun/L-Hyun.github.io/blob/main/assets/CS/15-1.png?raw=true" />

##### Pipeline Registers

- 각 Stage 사이에 저장장치가 필요
  - 이전 사이클의 데이터를 가지고 있기 위해서
  - 명령어마다 잠시 기다리는 사이클이 있기 때문

##### Pipelined Control

- 필요한 Stage까지 저장하면서 이동
- 각 Stage마다 실행되는 명령어가 다르기 때문에 Control이 달라짐
