# IS1500 Datorteknik och komponenter 9,0 hp
|Tillfälleskod|Termin(er)|Period(er)|Föreläsare|
|-|-|-|-|
|51197|HT2024|3|Artur Podobas|

Sammanfattning av kursens material inför tentamen.

## Föreläsning 1: Inledning
### Bakgrund
> **Moores lag:** 2x transistorer varje 18-24 månader.<br>
> **The power wall:** Högre klockfrekvens leder till mer ström & värmeutveckling (Pentium 4).
>
> Idag mer fokus på flerkärniga processorer och specialiserade kretsar - nya utmaningar: parallellprogrammering och hårdvaruspecialisering.

Abstraktionsnivåer i datorsystem:

- Ett datorsystem
- Mjukvara: Program/operativsystem
- Gränssnitt mellan hård- och mjukvara: ISA (instruktionsuppsättning)
- Digital hårdvarudesign: Mikroarkitektur, logik och digitala kretsar
- Analog hårdvarudesign: Analoga kretsar, komponenter och fysik

### Språket C
C är ett imperativt (tillstånd förändras av tilldelningar) lågnivåspråk.

T.ex.
```c
#include <stdio.h>

/* Main function. */
int main(){
    printf("Hello world!\n");
    return 0;
}
```
#### Beståndsdelar
* **Literals:** T.ex. `0x01`, `3.1415`.
* **Identifiers:** Variabel- och funktionsnamn. T.ex. `my_variable`, `min`.
* **Keywords:** Inbyggda, reserverade ord. T.ex. `if`, `else`, `int`.
* **Statements:** Avslutas med semikolon. T.ex. `int a = 1;`.
* **Expressions:** T.ex. `a * 2`.
* **Operators:** T.ex. `+`, `-`, `&`, `<<`, `==`.

## Föreläsning 2: Assembly
### Instruktionsuppsättning (ISA)
En ISA (t.ex. x86) fungerar som ett gränssnitt mellan hårdvara och mjukvara, och implementeras av mikroarkitekturen (t.ex. Intel/AMD-processorer).

#### CISC/RISC
* **Complex Instruction Set Computers (CISC):** Många *specialiserade* instruktioner av *variarande storlek* och tidsåtgång (cykler).
* **Reduced Instruction Set Computers (RISC):** Möjliggör enklare hårdvara. Normalt fix storlek och en cykel/instruktion (exkl. minnesåtkomst och cachemissar).

#### RISC-V: Register
|#|Namn|Beskrivning|Sparas av|
|-|-|-|-|
|0|`zero`|Konstant 0.|-|
|1|`ra`|Returadress.|Caller|
|2|`sp`|Stackpekare.|Callee|
|3|`gp`|Global pekare.|-|
|4|`tp`|Trådpekare.|-|
|5-7|`t0`-`t2`|Temporär.|Caller|
|8-9|`s0`,`s1`|Sparade.|Callee|
|10-17|`a0`-`a7`|Argument/returvärden (`a0`-`a1`).|-|
|18-27|`s2`-`s11`|Sparade.|Callee|
|28-31|`t3`-`t6`|Temporära.|Caller|

#### Endianness
* **Big-endian:** Ordets MSB sparas på lägsta adress. T.ex. 1 = `00 00 00 01`.
* **Little-endian:** Ordets LSB sparas på lägsta adress. T.ex. 1 = `01 00 00 00`.

**OBS!** RISC-V är litte-endian!

#### RISC-V: Assembly
##### Logiska instruktioner
`and`, `or`, `xor`, `andi`, `ori`, `xori`, `slli` ("<<"), `srli` (logisk, JS: ">>>"), `srai` (aritmetisk, JS: ">>")

"NOT" kan utföras med hjälp av `xori`:

```asm
xori t0, t1, 0xffffffff # -1 fungerar ockå
```

**OBS!** Immediates i RISC-V teckenförlängs till 12 bitar. Immediatevärdet i den läsbara instruktionen tolkas dock som ett signerat 32-bitarstal, vilket medför att `0xffffffff` tolkas som -1, som kan representeras i 12 bitar som `0xFFF`, och alltså ryms i instruktionen. Att skriva `0xFFF` direkt fungerar dock *inte*, eftersom detta tolkas som 4095, och därmed inte kan representeras av ett signerat 12-bitarstal.

##### Tilldela 32-bitarstal
För att tilldela ett 32-bitarsvärde till ett register använder vi två instruktioner:

```asm
lui s0, 0x6af02     # De 20 mest signifikanta bitarna (övriga := 0): s0 := 0x6af02000
ori s0, s0, 0x2e7   # De 12 resterande (minst signifikanta) bitarna: s0 := 0x6af022e7
```

##### RARS
Exempel:
```asm
.data               # Spara i data-delen av minnet
.align 2            # Assemblatorn kommer att se till att följande data är ord-justerad
                    # OBS! 2 = log2(<antal bytes>)
msg:    .space  8   # Reservera 8 bytes och ge denna etiketten "msg"

.text                           # Spara i text-delen av minnet (dvs. maskinkod följer)
main:   la      t1, msg         # Hämta adress för en etikett ("msg")
        addi    t2, zero, 0x27  # t2 := 0x27
        sb      t2, 0(t1)       # Spara en byte (t2) på minnesadress t1 + 0
        addi    t2, zero, 0x18  # t2 := 0x18
        sb      t2, 1(t1)       # Spara en byte (t2) på minnesadress t1 + 1
        li      t2, 0x4b544800  # Load immediate (pseudoinstruktion)
        sw      t2, 4(t1)       # Spara ett ord (i detta fall: 32 bitar) (t2) på minnesadress t1 + 4

        # Resultat (i minnet): | 27 18 00 00 | 00 48 54 4b |

stop:   j       stop            # Evig loop i slutet
```


## Föreläsning 3: Maskinkod
### Bytes, nibbles och ord
En *byte* = 8 bitar
En *nibble* = 1/2 ord
Ett *ord* = beror på processor (normalt 32/64 bitar)

### Two's complement
* Första biten anger tecken (+/-).
* -1 representeras som `0b111...1` (beroende på storlek).
* Binär addition och subtraktion fungerar som vanligt.
* För ett positivt tal `X`: `negativt(X) = ~X + 1`

### RISC-V: Typer av instruktioner
#### Register-instruktioner (R)
Har tre registeroperander: två källor och ett mål.

|31...25|24...20|19...15|14...12|11...7|6...0|
|-|-|-|-|-|-|
|funct7|rs2|rs1|funct3|rd|opcode|

* **funct3/7** avgör vilket specifik operation som utförs.
* **rs2/rs1** är källregistren.
* **rd** är målregistret.
* **opcode** anger vilket format instruktionen är i.

#### Immediate-instruktioner (I)
Har två registeroperatander och en immediate.

|31...20|19...15|14...12|11...7|6...0|
|-|-|-|-|-|
|imm|rs1|funct3|rd|opcode|

* **imm** är ett 12-bitars immediatevärde.

T.ex. `lw t0, 8(s1)` kodas som `000000001000 01001 010 00101 0000011`

##### Shift immediate-instruktioner
Shift immediate-instruktionerna (`srli`, `slli` & `srai`) ser lite annorlunda ut:

|31...25|24...20|19...15|14...12|11...7|6...0|
|-|-|-|-|-|-|
|imm<sub>11:5</sub>|shamt|rs1|funct3|rd|opcode|

* **imm<sub>11:5</sub>** avgör shift-beteende (aritmetiskt eller logiskt) - funct3 är identiskt för båda typerna av right-shift.
* **shamt** anger hur antalet shift-steg.

#### Store-instruktioner (S)
Instruktioner som arbetar med två register och en immediateoperand, t.ex. `sw` (*store word*).

|31...25|24...20|19...15|14...12|11...7|6...0|
|-|-|-|-|-|-|
|imm<sub>11:5</sub>|rs2|rs1|funct3|imm<sub>4:0</sub>|opcode|

* **imm** är ett immediatevärde (för `sw`: förskjutning, i bytes).

#### Branch-instruktioner (B)
Instruktioner med två register och en immediateoperand.

|31|30...25|24...20|19...15|14...12|11...8|7|6...0|
|-|-|-|-|-|-|-|-|
|imm<sub>12</sub>|imm<sub>10:5</sub>|rs2|rs1|funct3|imm<sub>4:1</sub>|imm<sub>11</sub>|opcode|

* **imm** anger målets position *relativt* `pc` (notera att imm<sub>0</sub> saknas - denna antas =0).
* **funct3** avgör typ av branch (t.ex. `beq`, `bne`).

#### Upper immediate-instruktioner (U)
Instruktioner med ett register och ett stort (20-bitars) immediatevärde. I vårt fall: `lui`.

|31...12|11...7|6...0|
|-|-|-|
|imm|rd|opcode|

#### Jump-instruktioner (J)
Instruktioner med ett register och ett stort (20-bitars) immediatevärde.

|31|30...21|20|19...12|11...7|6...0|
|-|-|-|-|-|-|
|imm<sub>20</sub>|imm<sub>10:1</sub>|imm<sub>11</sub>|imm<sub>19:12</sub>|rd|opcode|

* **imm** anger målets position *relativt* programräknaren (notera att imm<sub>0</sub> saknas - denna antas =0).
* **rd** anger vart returadressen (`pc` före hoppet + 4) skall sparas.

> Obs! `jalr` (jump and link-register) är en I-instruktion, och använder *inte* `pc`-relativ adressering.
> Istället hoppar vi till `imm` (12 bitar, teckenförlängt till 32 bitar) + `rs1`.

### Stack-minne
En stack (hög) är en minnespartition som används för att spara variabler och fler argument.
Läsning/skrivning sker på adressen i `sp` enligt principen LIFO (*last in, first out*).

Läs/skriv-makron kan definieras som följer (i RARS):

```asm
.macro PUSH(%reg)
	addi    sp, sp, -4
	sw      %reg, 0(sp)
.end_macro

.macro POP(%reg)
	lw      %reg, 0(sp)
	addi    sp, sp, 4
.end_macro
```


## Föreläsning 4: C
### Pointer-aritmetik
```c
int arr[] = {0, 1, 2, 3, 4};
printf("arr[1] : %d\n", arr[1]);
printf("arr[1] : %d\n", *(arr + 1));
```


## Föreläsning 5: I/O-system (1/2)
* Memory mapped I/O - särskilda bitar av minnet används för I/O-enheter.

### Bussar
En *bus* är ett delat nätverk varigenom processorn kan kommunicera med minne och I/O-enheter.

Tre linjer:

- Adress: Adressen där data läses/skrivs.
- Data: Data som lästs, eller som ska skrivas.
- Kontroll: T.ex. handskakningssignaler.

Varje I/O-enhet har ett eget adressomfång. *Dessa är alltid unika och överlappar ej.*
När en enhet inte kommunicerar är dess bus-anslutningar avstängda med hög impedans (uppnås med en tri-state gate).

#### Synkron buss
Dataöverföring på en synkron buss synkroniseras med en bussklocka. En läsoperation kan ske på följande vis:

1. En kontrollsignal indikerar att vi vill läsa. Processorn lägger adressen på bussen.
2. Alla enheter läser adressen; endast en enhet svarar genom att lägga fram data.


#### Asynkron buss
Asynkrona bussar saknar klocka. Istället används ett handskakningsprotokoll mellan deltagande parter. En läsoperation kan ske på följande vis:

1. Ledaren lägger adressen på bussen. Andra enheter avkodar informationen.
2. Ledaren sätter "ledare redo".
3. Följaren lägger data på bussen och signalerar "följare redo" (dvs. data redo).
4. Ledaren läser data och sätter "ledare redo" till *LOW*.
5. När följaren ser att "ledare redo" sjunker kan den sluta skicka data. "Följare redo" sätts till *LOW*.

#### Direkt minnesåtkomst (DMA)
För att undvika att processorn hålls upptagen av dataöverföring mellan I/O-enheter, särskilt då ordvis
överföring av stora mängder data är ineffektivt, används DMA.

* DMA tillåter överföringar av data mellan olika delar av minnet, utan att ständigt inblanda processorn.
* Processorn skickar en DMA-förfrågan (vilken adress och mängd data som skall överföras).
* En DMA-kontroller genomför överföringen - processorn kan göra annat under tiden.
* DMA-kontrollern kan utfärda en interrupt-förfrågan (IRQ) när överföringen är färdig.


## Föreläsning 6: I/O-system (2/2)
### Parallell/seriell kommunikation
* **Parallell:** Flera linor.
* **Seriell:** Synkront (t.ex. SPI, I2C) eller asynkront (t.ex. UART).

### Undantag och avbrott
Ett undantag (*exception*) kan orsakas av ett fel (t.ex. ogiltig instruktion), avbrott (*interrupt* - en speciell sorts
undantag - t.ex. ett knapptryck) eller mjukvaruavbrott (t.ex. systemanrop).

Undantag hanteras av *undantagshanteraren* (på adress 0x00000000):

1. Processorn sparar nuvarande `pc` i `mepc` och undantagsorsaken i `mcause`.
2. Processorn inaktiverar avbrott i `mstatus`.
3. Processorn hoppar till adressen `mtvec` (undantagshanteraren, = 0x00000000).
4. Undantagshanteraren sparar register på stacken, undersöker orsaken och anropar avbrottshanteraren, och återställer sparade register.
5. Undantagshanteraren hoppar till `mepc` (eller `mepc` + 4 vid mjukvaruavbrott).

Externa avbrott hanteras normalt av en PLIC. I denna kurs behandlas dock alla avbrott som lokala, och hanteras därför av CLINT.

I ARM används olika undantagshanterare beroende på orsak - detta kallas för en *undantagsvektor*.

#### Aktivera avbrott
Avbrott måste aktiveras både på I/O-enheten och globalt (bit #3 i `mstatus`). Varje avbrottstyp som skall hanteras måste också accepteras av processorn (bit #&lt;exception cause no.&gt; i `mie`).


## Föreläsning 7: Kombinationslogik
### Logiska grindar
* Negation: **NOT**
* Konjunktion: **AND** ("alla") och **NAND** ("inte alla").
* Disjunktion: **OR** ("minst en"), **XOR** ("udda antal") och **NOR** ("ingen").
* Ekvivalens: **XNOR** ("lika")
* **BUF**: Logiskt ekvivalent med en ledning. Av betydelse endast ur ett analogiskt perspektiv.

### Boolesk algebra
* **AND:** $AB$ eller $A\cdot B$
* **OR:** $A+B$
* **NOT:** $\overline A$ eller $A'$

> **De Morgans lagar:**
> 
> $$\overline{AB}=\overline{A}+\overline{B}\quad\text{och}\quad\overline{A+B}=\overline{A}\cdot\overline{B}$$

### Kombinationskretsar
Kombinationskretsar *påverkas enbart av aktuell inmatning*.

> **Problem:**
> 
> - Instabila kretsar: T.ex. ringoscillatorer.
> - Otillåtna värden ("X"): T.ex. en ledning mottar 0 och 1 samtidigt (contention).

**Tristate:** Har hög impedans ("Z") om "utmatning aktiv"-signalen inte är aktiv. Används i bussar för att undvika contention.

#### Multiplexrar och avkodare
En *multiplexer* tar 2+ bitar som indata och ger 1 bit utdata. Kontrollsignalen S avgör vilken som släpps igenom.

En *avkodare* har N ingångar och 2<sup>N</sup> utgångar.
Varje möjlig kombination av indata motsvaras av en utgång.

#### Aritmetik
##### Adderare
En *halvadderare* har en *carry out*-signal.<br>
En *heladderare* tar dessutom in en *carry in*-signal.

##### Carry propagate adder (CPA)
En *carry propagate adder* beräknar summan av två N-bitarstal. Tre vanliga implementationer:

1. Ripple-carry: Enkel men långsam. Består av flera seriekopplade heladderare.
2. Carry-lookahead: Snabbare (delar upp beräkningen i block).
3. Prefix-adderare: Snabbast. Används i moderna datorer.

> **Subtraktion:**<br>
> Subtraktion utförs enkelt med en CPA genom att invertera signal B och låta C<sub>in</sub> = 1.


## Föreläsning 8: Sekventiell logik
Sekventiella kretsar påverkas av *både aktuella och tidigare indata*.

> **Bistabilitet:**<br>
> Bistabila kretsar har två stabila tillstånd, och kan alltså lagra 1 bit.

### SR-vippa (SR latch)
Två ingångar: SET ($S$) och RESET ($R$)

Om $S=0$, $R=0$ minns kretsen det tidigare värdet.<br>
Om $S=1$ eller $R=1$ ändras tillståndet till $Q=1$ resp. $Q=0$.

Problem:

- Om $S=1$ och $R=1$ blir både $Q$ och $\overline Q$ noll.
- Blandar *vad* som uppdateras och *när* - en utmaning i större kretsar.

### D latch
Två ingångar: $D$ och $CLK$

Tillståndet ändras för att matcha $D$ när vippan är transparent ($CLK=1$):

|$CLK$|$D$|$Q$|$\overline Q$|
|-|-|-|-|
|0|?|$Q_\text{pre}$|${\overline Q}_\text{pre}$|
|1|0|0|1|
|1|1|1|0|

### Flip-flops
Flip-flops är *edge-triggered* (till skillnad från SR/D-latches, som är *level-triggered*).

#### D-vippa (D flip-flop)
Består av två sammankopplade D-latches (*"ledare"* och *"följare"*).

1. $\overline{CLK}$: $D_\text{in}$ släpps igenom av ledaren.
2. $CLK$: Ledaren låses och följaren släpper igenom den nu låsta signalen.

Beteende: När $CLK$ går från *LOW* till *HIGH* kopieras $D$ till $Q$.

#### Resettable/enabled flip-flops
En *nollställbar flip-flop* sätts till 0 när $RESET$-signalen är aktiv.

> En *synkront nollställbar* flip-flop kan endast nollställas i samband med en stigande klocksignal.<br>
> En *asynkront nollställbar* flip-flop kan nollställas obereonde av klockan.

En *aktiverad flip-flop* tillåts endast skifta läge om (utöver $CLK$) även $EN$-signalen är aktiv.

### Register
Ett N-bitars *register* består av N stycken flip-flops med gemensam klocka. Register kan, likt enskilda flip-flops, ha $EN$- och $RESET$-signaler.

> **Output enable (OE)- register:**<br>
> Består av ett register med en tristate-buffer på utgången. Om $OE=0$ är $Q=Z$ (flytande), annars är $Q=Q_\text{register}$.

#### Registerfil
Tillåter adressering av data genom att kombinera flera register:

En avkodare väljer (beroende på adressen $A3$) vilket register som, om även $WE3$, data på $WD3$ skall skrivas till.<br>
En multiplexer väljer (beroende på adresserna $RD1,RD2$) från vilka två register som data skall läsas till $RD1,RD2$.<br>
De ingående registren har alla en gemensam klocka.

### Synkrona sekventiella kretsar
* Kombinationslogik kombineras med register
* Kretsens *tillstånd* ändras endast vid clock edge
* En synkron sekventiell krets kan definieras som en FSM (finit tillståndsmaskin):
    * *Mealy-maskin:* Utdata kan vara direkt beroende av indata (Mealy-maskin).
    * *Moore-maskin:* Utdata beror endast på tillståndet (dvs. ej direkt på indata).

#### Hur snabbt kan vi köra en krets?
Klockperioden måste vara längre än värsta-fallsfördröjningen i kretsen:

$$\text{delay}=t_\text{prop}+t_\text{combinational}+t_\text{setup}+t_\text{skew}$$

* $t_\text{prop}$ är tiden det tar för signalen att färdas genom registret
* $t_\text{combinational}$ är den längsta tidsåtgången för kombinationslogiken
* $t_\text{setup}$ är nödvändig tid före klocksignalens stigning.
* $t_\text{skew}$ är *clock skew*-kompensation (klocksignaler når olika state tillståndselement olika snabbt)

Ett *race* kan uppstå om värdena hos olika tillståndselement beror på den relativa hastigheten hos kretsens logiska element.


## Föreläsning 9: ALU och encykelprocessor
### ALU (aritmetisk logisk enhet)
Utför aritmetiska/logiska operationer på två N-bitarsvärden $A$ och $B$. Vilken operation som utförs beror på ingångssignalen $F$.

En ALU kan också ge statusflaggor såsom overflow, nollflagga, etc.

### Data path (i encykelprocessorer)
* Arkitekturellt tillstånd:
    * Programräknare (ett 32-bitarsregister som adderas med 4 varje klockcykel)
    * 32 inbyggda register
* Instruktions- och dataminne

Läsning från registerfilen, instruktionsminnet och dataminnet sker kombinationellt - oberoende av klockcykel.
När adressen ändras, gör även data på läsporten det direkt efter kretsens fortplantningstid.

### Kontrollenhet (i encykelprocessor)
Läser nuvarande instruktion från datapath, och talar, utgåendes från denna information, om för datapath hur en instruktion utförs.<br>
En kontrollenhet kan t.ex. delas upp i en huvuddel och en ALU-avkodare.

Styr följande *kontrollsignaler*:

- ImmSrc: hur immediate-värdet skall tolkas (dess bitar är utspridda på olika sätt i olika instruktioner)
- ALUSrc: varifrån värden till ALU:n skall hämtas ifrån (2 register eller 1 register + immediate)
- ALUControl: vilket ALU-operation som skall utföras
- RegWrite: huruvida data skall skrivas till registerfilen
- MemWrite: huruvida data skall skrivas till minnet
- ResultSrc: varifrån resultatet, som ev. sedansparas i registret, ska hämtas ifrån (minnets läsport eller direkt från ALU:en)
- Branch: Om en branch skall genomföras

### Prestanda
Det största problemet med en encykelsdesign är den långa kritiska vägen, då vissa instruktioner tar lång tid.
I och med synkron logik kommer klockhastigheten att begränsas av detta.


## Föreläsning 10: Pipeline-processorer
### Begrepp
- **Processing system:** Ett system som behandlar data.
- **Token:** En datapunkt som hanteras av systemet och leder till utdata.
- **Latens:** Tidsåtgång för att hantera en token.
- **Throughput:** Antalet tokens som kan behandlas per tidsenhet.

### Parallellism och pipelining
Exempel: En fabrik med två maskiner, som sköter två olika processer.

- **Sekventiell hantering:** En token i taget, sekventiellt. Någon maskin "vilar" alltid.
- **Parallell hantering (spatial parallellism):** Fler maskiner hanterar flera tokens. 50% av maskinerna "vilar".
- **Pipelining (temporal parallellism):** Endast två maskiner - men processerna schemaläggs så att den långsammaste processen pågår konstant, och går direkt från en token till nästa. Den andra maskinen påbörjar sitt arbete när den första är färdig.
    - Minimerar väntetid.
    - Throughput avgörs av den maskinen som tar längst tid.
    - Instruktioner/cykel förbättras inte (minskar t.o.m. lite) - men den kritiska vägen (och därmed cykelperioden) blir kortare.
    - Datapath kan delas in i steg: hämta, avkoda, beräkna, läsa/skriva minne och spara i register.

### Data- och kontrollfaror
Om det finns inbördes beroenden mellan instruktioner i en sekvens uppstår en datafara (om pipeline då fylls kan resultat bli oväntat).

* **Read after write (RAW):** En instruktion försöker läsa ett register som ännu inte skrivits till.
    - Möjlig lösning: Forwarning. Beräkningsresultatet vidarebefordras direkt till exekveringssteget för nästa instruktion.
        - Fungerar ej om nödvändig data inte är tillgänglig ännu. Data hämtad med `lw` t.ex. inte tillgänglig förrän steg 4 (minne).
    - Alternativt: Stalling tills forwarding är möjligt. Leder till <1 instruktioner/cykel.

* **Anta branch ej tagen:** Om en branch tas upptäcks detta först i minnes-steget - pipeline måste då spolas.
    - Möjlig lösning: Flytta branch-adressberäkning till avkodningssteget och hantera `beq` redan där.
        - Kan leda till nya datafaror (om operander inte är tillgängliga i avkodningssteget) - löses med forwarding eller stalling.

### Antalet pipeline-steg
- Många steg ger en kortare kritisk väg (möjliggör högre klockfrekvens).
- Problem: Högre strömförbrukning, mer hårdvara (register) och dyrare branch mispredictions.

#### Hur minimera branch mispredictions?
*Statiska branch predictors* förutspår vid kompilering om en branch kommer att tas.<br>
*Dynamiska branch predictors* använder en *branch target buffer* (information om hur tidigare branch-instruktioner fallit ut).


## Föreläsning 11: Minneshierarki


## Föreläsning 12: Parallellism, samtidighet, uppsnabbning och ILP

## Föreläsning 13: SIMD, MIMD och parallellprogrammering
