TimeQuest Timing Analyzer report for topic
Sun May 21 10:19:56 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; topic                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 34.35 MHz ; 34.35 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLK   ; -28.114 ; -2165.363     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -234.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                                                    ;
+---------+-------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                           ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -28.114 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 29.147     ;
; -28.109 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 29.138     ;
; -28.082 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.003     ; 29.115     ;
; -28.077 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 29.106     ;
; -27.941 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 28.973     ;
; -27.936 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 28.964     ;
; -27.867 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 28.896     ;
; -27.835 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 28.864     ;
; -27.729 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 28.758     ;
; -27.697 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 28.726     ;
; -27.694 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 28.722     ;
; -27.556 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 28.584     ;
; -27.545 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 28.577     ;
; -27.540 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 28.568     ;
; -27.521 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 28.554     ;
; -27.489 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.003     ; 28.522     ;
; -27.453 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.005     ; 28.484     ;
; -27.448 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.009     ; 28.475     ;
; -27.413 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 28.445     ;
; -27.408 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 28.436     ;
; -27.348 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 28.380     ;
; -27.341 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 28.370     ;
; -27.309 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 28.338     ;
; -27.298 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 28.326     ;
; -27.206 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.009     ; 28.233     ;
; -27.168 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 28.196     ;
; -27.166 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 28.194     ;
; -27.160 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 28.188     ;
; -27.143 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 28.175     ;
; -27.138 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 28.166     ;
; -27.116 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 28.149     ;
; -27.084 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.003     ; 28.117     ;
; -27.068 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.009     ; 28.095     ;
; -27.056 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 28.087     ;
; -27.051 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.009     ; 28.078     ;
; -27.028 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 28.056     ;
; -26.952 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 27.984     ;
; -26.949 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.978     ;
; -26.943 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 27.975     ;
; -26.917 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.946     ;
; -26.896 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 27.924     ;
; -26.860 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.005     ; 27.891     ;
; -26.820 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 27.852     ;
; -26.809 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.009     ; 27.836     ;
; -26.795 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.003     ; 27.828     ;
; -26.790 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 27.823     ;
; -26.790 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.819     ;
; -26.785 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.814     ;
; -26.776 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 27.804     ;
; -26.772 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 27.800     ;
; -26.758 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 27.786     ;
; -26.737 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 27.770     ;
; -26.720 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 27.753     ;
; -26.705 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.003     ; 27.738     ;
; -26.688 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.003     ; 27.721     ;
; -26.680 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.009     ; 27.707     ;
; -26.671 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.009     ; 27.698     ;
; -26.641 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.670     ;
; -26.640 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 27.668     ;
; -26.609 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.638     ;
; -26.564 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 27.596     ;
; -26.550 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 27.582     ;
; -26.548 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.577     ;
; -26.547 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 27.579     ;
; -26.547 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 27.579     ;
; -26.543 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.572     ;
; -26.468 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 27.496     ;
; -26.463 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 27.494     ;
; -26.455 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.005     ; 27.486     ;
; -26.415 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 27.447     ;
; -26.410 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.439     ;
; -26.405 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.434     ;
; -26.380 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 27.408     ;
; -26.372 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.003     ; 27.405     ;
; -26.370 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 27.398     ;
; -26.367 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.396     ;
; -26.288 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.009     ; 27.315     ;
; -26.283 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.009     ; 27.310     ;
; -26.248 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 27.276     ;
; -26.231 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 27.266     ;
; -26.202 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.003     ; 27.235     ;
; -26.199 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 27.234     ;
; -26.197 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 27.230     ;
; -26.168 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 27.200     ;
; -26.151 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 27.183     ;
; -26.145 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 27.177     ;
; -26.125 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.154     ;
; -26.116 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 27.151     ;
; -26.084 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 27.119     ;
; -26.076 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.005     ; 27.107     ;
; -26.072 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 27.100     ;
; -26.059 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.005     ; 27.090     ;
; -26.058 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 27.092     ;
; -26.058 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 27.089     ;
; -26.036 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 27.068     ;
; -26.022 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.051     ;
; -26.019 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 27.051     ;
; -26.017 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.046     ;
; -26.005 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.034     ;
; -25.987 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.016     ;
+---------+-------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst8                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst8                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst2                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst2                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12                          ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst1|inst1                                                                ; Controller:inst1|inst1                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst1|inst2                                                                ; Controller:inst1|inst2                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1   ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst4|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst4|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst2|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst2|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst2|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst4|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.524 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst4|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst5|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.790      ;
; 0.528 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst3|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst|RFC:inst3|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst6|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst3|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst3|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst3|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst1|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.800      ;
; 0.536 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst1|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst7|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst6|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst14|inst1                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.802      ;
; 0.537 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst5|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst|inst1   ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst1|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.539 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.540 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst7|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst7|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.542 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst5|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.808      ;
; 0.542 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst3|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.808      ;
; 0.545 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst|inst1    ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst7|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.811      ;
; 0.545 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst7|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.811      ;
; 0.545 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.812      ;
; 0.546 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.812      ;
; 0.548 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst5|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.814      ;
; 0.549 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst4|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.815      ;
; 0.551 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.817      ;
; 0.552 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst7|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.818      ;
; 0.557 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1   ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.823      ;
; 0.603 ; Controller:inst1|inst2                                                                ; Controller:inst1|inst1                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.869      ;
; 0.652 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst4|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.918      ;
; 0.653 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.919      ;
; 0.653 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst4|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst12|inst1                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.919      ;
; 0.654 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst|inst1    ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst8|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.920      ;
; 0.656 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst7|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.922      ;
; 0.656 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst2|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst2|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1    ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst8|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.923      ;
; 0.658 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.924      ;
; 0.659 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst7|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.925      ;
; 0.659 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst1|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.925      ;
; 0.664 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst3|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.930      ;
; 0.667 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst2|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst10|inst1                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.933      ;
; 0.670 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.936      ;
; 0.671 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.937      ;
; 0.671 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst2|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.937      ;
; 0.672 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst7|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.938      ;
; 0.676 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst7|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.942      ;
; 0.678 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst|RFC:inst2|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.944      ;
; 0.682 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.948      ;
; 0.683 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.949      ;
; 0.684 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.950      ;
; 0.690 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst10                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.956      ;
; 0.694 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst4                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.960      ;
; 0.717 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.983      ;
; 0.718 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst6|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.984      ;
; 0.732 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1   ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst1|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.998      ;
; 0.736 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.002      ;
; 0.737 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst2|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.003      ;
; 0.739 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst4|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.005      ;
; 0.740 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.006      ;
; 0.796 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst5|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst6|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.062      ;
; 0.797 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst1|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst6|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst3|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst8|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst6|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst7|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.066      ;
; 0.800 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst6|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst7|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst5|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst1|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.067      ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Controller:inst1|inst                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Controller:inst1|inst                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Controller:inst1|inst1                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Controller:inst1|inst1                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Controller:inst1|inst2                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Controller:inst1|inst2                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst10         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst10         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst8          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst8          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst3|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst3|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst5|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst5|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst6|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst6|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst9|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst9|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst3|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst3|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst5|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst5|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst6|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst6|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst9|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst9|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 5.997  ; 5.997  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -0.462 ; -0.462 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 5.997  ; 5.997  ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 3.417  ; 3.417  ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 3.714  ; 3.714  ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 3.335  ; 3.335  ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 3.778  ; 3.778  ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 3.250  ; 3.250  ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 2.981  ; 2.981  ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; 2.969  ; 2.969  ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; 3.004  ; 3.004  ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; 3.000  ; 3.000  ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; 3.577  ; 3.577  ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; 2.927  ; 2.927  ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; 3.505  ; 3.505  ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; 3.351  ; 3.351  ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; 3.720  ; 3.720  ; Rise       ; CLK             ;
;  A[16]    ; CLK        ; 3.299  ; 3.299  ; Rise       ; CLK             ;
;  A[17]    ; CLK        ; 2.879  ; 2.879  ; Rise       ; CLK             ;
;  A[18]    ; CLK        ; 3.147  ; 3.147  ; Rise       ; CLK             ;
;  A[19]    ; CLK        ; 2.992  ; 2.992  ; Rise       ; CLK             ;
;  A[20]    ; CLK        ; 3.113  ; 3.113  ; Rise       ; CLK             ;
;  A[21]    ; CLK        ; 3.110  ; 3.110  ; Rise       ; CLK             ;
;  A[22]    ; CLK        ; 3.178  ; 3.178  ; Rise       ; CLK             ;
;  A[23]    ; CLK        ; 3.409  ; 3.409  ; Rise       ; CLK             ;
;  A[24]    ; CLK        ; 3.140  ; 3.140  ; Rise       ; CLK             ;
;  A[25]    ; CLK        ; 3.143  ; 3.143  ; Rise       ; CLK             ;
;  A[26]    ; CLK        ; 3.428  ; 3.428  ; Rise       ; CLK             ;
;  A[27]    ; CLK        ; 3.105  ; 3.105  ; Rise       ; CLK             ;
;  A[28]    ; CLK        ; 3.471  ; 3.471  ; Rise       ; CLK             ;
;  A[29]    ; CLK        ; 3.437  ; 3.437  ; Rise       ; CLK             ;
;  A[30]    ; CLK        ; 2.979  ; 2.979  ; Rise       ; CLK             ;
;  A[31]    ; CLK        ; 3.467  ; 3.467  ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 4.452  ; 4.452  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 4.270  ; 4.270  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 3.896  ; 3.896  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 3.896  ; 3.896  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 3.678  ; 3.678  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 3.997  ; 3.997  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 3.911  ; 3.911  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 3.997  ; 3.997  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 4.136  ; 4.136  ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 3.597  ; 3.597  ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 4.082  ; 4.082  ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 4.109  ; 4.109  ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 4.073  ; 4.073  ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 3.678  ; 3.678  ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 3.740  ; 3.740  ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 3.815  ; 3.815  ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 4.359  ; 4.359  ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; 4.452  ; 4.452  ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; 3.863  ; 3.863  ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; 4.150  ; 4.150  ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; 4.182  ; 4.182  ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; 3.793  ; 3.793  ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; 4.090  ; 4.090  ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; 3.768  ; 3.768  ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; 4.262  ; 4.262  ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; 3.345  ; 3.345  ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; 4.251  ; 4.251  ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; 4.105  ; 4.105  ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; 4.182  ; 4.182  ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; 3.364  ; 3.364  ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; 4.120  ; 4.120  ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; 4.172  ; 4.172  ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; 3.570  ; 3.570  ; Rise       ; CLK             ;
; Start     ; CLK        ; -0.194 ; -0.194 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.692  ; 0.692  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 0.692  ; 0.692  ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -5.767 ; -5.767 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -3.187 ; -3.187 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -3.484 ; -3.484 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -3.105 ; -3.105 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -3.548 ; -3.548 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -3.020 ; -3.020 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -2.751 ; -2.751 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; -2.739 ; -2.739 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; -2.774 ; -2.774 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; -2.770 ; -2.770 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; -3.347 ; -3.347 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; -2.697 ; -2.697 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; -3.275 ; -3.275 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; -3.121 ; -3.121 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; -3.490 ; -3.490 ; Rise       ; CLK             ;
;  A[16]    ; CLK        ; -3.069 ; -3.069 ; Rise       ; CLK             ;
;  A[17]    ; CLK        ; -2.649 ; -2.649 ; Rise       ; CLK             ;
;  A[18]    ; CLK        ; -2.917 ; -2.917 ; Rise       ; CLK             ;
;  A[19]    ; CLK        ; -2.762 ; -2.762 ; Rise       ; CLK             ;
;  A[20]    ; CLK        ; -2.883 ; -2.883 ; Rise       ; CLK             ;
;  A[21]    ; CLK        ; -2.880 ; -2.880 ; Rise       ; CLK             ;
;  A[22]    ; CLK        ; -2.948 ; -2.948 ; Rise       ; CLK             ;
;  A[23]    ; CLK        ; -3.179 ; -3.179 ; Rise       ; CLK             ;
;  A[24]    ; CLK        ; -2.910 ; -2.910 ; Rise       ; CLK             ;
;  A[25]    ; CLK        ; -2.913 ; -2.913 ; Rise       ; CLK             ;
;  A[26]    ; CLK        ; -3.198 ; -3.198 ; Rise       ; CLK             ;
;  A[27]    ; CLK        ; -2.875 ; -2.875 ; Rise       ; CLK             ;
;  A[28]    ; CLK        ; -3.241 ; -3.241 ; Rise       ; CLK             ;
;  A[29]    ; CLK        ; -3.207 ; -3.207 ; Rise       ; CLK             ;
;  A[30]    ; CLK        ; -2.749 ; -2.749 ; Rise       ; CLK             ;
;  A[31]    ; CLK        ; -3.237 ; -3.237 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; -3.115 ; -3.115 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -4.040 ; -4.040 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -3.666 ; -3.666 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -3.666 ; -3.666 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -3.448 ; -3.448 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -3.767 ; -3.767 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -3.681 ; -3.681 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -3.767 ; -3.767 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -3.906 ; -3.906 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -3.367 ; -3.367 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -3.852 ; -3.852 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -3.879 ; -3.879 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -3.843 ; -3.843 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -3.448 ; -3.448 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; -3.510 ; -3.510 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; -3.585 ; -3.585 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -4.129 ; -4.129 ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; -4.222 ; -4.222 ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; -3.633 ; -3.633 ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; -3.920 ; -3.920 ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; -3.952 ; -3.952 ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; -3.563 ; -3.563 ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; -3.860 ; -3.860 ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; -3.538 ; -3.538 ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; -4.032 ; -4.032 ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; -3.115 ; -3.115 ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; -4.021 ; -4.021 ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; -3.875 ; -3.875 ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; -3.952 ; -3.952 ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; -3.134 ; -3.134 ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; -3.890 ; -3.890 ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; -3.942 ; -3.942 ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; -3.340 ; -3.340 ; Rise       ; CLK             ;
; Start     ; CLK        ; 0.424  ; 0.424  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 8.711 ; 8.711 ; Rise       ; CLK             ;
; En        ; CLK        ; 8.088 ; 8.088 ; Rise       ; CLK             ;
; IE        ; CLK        ; 8.743 ; 8.743 ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 8.310 ; 8.310 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 6.933 ; 6.933 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 7.132 ; 7.132 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 7.388 ; 7.388 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 7.178 ; 7.178 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 6.927 ; 6.927 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 7.356 ; 7.356 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 7.582 ; 7.582 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 7.401 ; 7.401 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 7.354 ; 7.354 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 7.127 ; 7.127 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 7.379 ; 7.379 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 6.987 ; 6.987 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 7.197 ; 7.197 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 7.666 ; 7.666 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 6.905 ; 6.905 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 6.438 ; 6.438 ; Rise       ; CLK             ;
;  O[16]    ; CLK        ; 7.613 ; 7.613 ; Rise       ; CLK             ;
;  O[17]    ; CLK        ; 7.634 ; 7.634 ; Rise       ; CLK             ;
;  O[18]    ; CLK        ; 7.442 ; 7.442 ; Rise       ; CLK             ;
;  O[19]    ; CLK        ; 8.310 ; 8.310 ; Rise       ; CLK             ;
;  O[20]    ; CLK        ; 7.436 ; 7.436 ; Rise       ; CLK             ;
;  O[21]    ; CLK        ; 7.190 ; 7.190 ; Rise       ; CLK             ;
;  O[22]    ; CLK        ; 7.428 ; 7.428 ; Rise       ; CLK             ;
;  O[23]    ; CLK        ; 7.241 ; 7.241 ; Rise       ; CLK             ;
;  O[24]    ; CLK        ; 7.424 ; 7.424 ; Rise       ; CLK             ;
;  O[25]    ; CLK        ; 6.947 ; 6.947 ; Rise       ; CLK             ;
;  O[26]    ; CLK        ; 7.436 ; 7.436 ; Rise       ; CLK             ;
;  O[27]    ; CLK        ; 7.179 ; 7.179 ; Rise       ; CLK             ;
;  O[28]    ; CLK        ; 6.692 ; 6.692 ; Rise       ; CLK             ;
;  O[29]    ; CLK        ; 7.287 ; 7.287 ; Rise       ; CLK             ;
;  O[30]    ; CLK        ; 7.131 ; 7.131 ; Rise       ; CLK             ;
;  O[31]    ; CLK        ; 7.219 ; 7.219 ; Rise       ; CLK             ;
;  O[32]    ; CLK        ; 7.176 ; 7.176 ; Rise       ; CLK             ;
;  O[33]    ; CLK        ; 7.408 ; 7.408 ; Rise       ; CLK             ;
;  O[34]    ; CLK        ; 7.801 ; 7.801 ; Rise       ; CLK             ;
;  O[35]    ; CLK        ; 6.632 ; 6.632 ; Rise       ; CLK             ;
;  O[36]    ; CLK        ; 7.939 ; 7.939 ; Rise       ; CLK             ;
;  O[37]    ; CLK        ; 7.155 ; 7.155 ; Rise       ; CLK             ;
;  O[38]    ; CLK        ; 7.389 ; 7.389 ; Rise       ; CLK             ;
;  O[39]    ; CLK        ; 7.439 ; 7.439 ; Rise       ; CLK             ;
;  O[40]    ; CLK        ; 7.150 ; 7.150 ; Rise       ; CLK             ;
;  O[41]    ; CLK        ; 7.418 ; 7.418 ; Rise       ; CLK             ;
;  O[42]    ; CLK        ; 6.641 ; 6.641 ; Rise       ; CLK             ;
;  O[43]    ; CLK        ; 7.182 ; 7.182 ; Rise       ; CLK             ;
;  O[44]    ; CLK        ; 6.646 ; 6.646 ; Rise       ; CLK             ;
;  O[45]    ; CLK        ; 6.963 ; 6.963 ; Rise       ; CLK             ;
;  O[46]    ; CLK        ; 7.199 ; 7.199 ; Rise       ; CLK             ;
;  O[47]    ; CLK        ; 7.137 ; 7.137 ; Rise       ; CLK             ;
;  O[48]    ; CLK        ; 6.922 ; 6.922 ; Rise       ; CLK             ;
;  O[49]    ; CLK        ; 7.740 ; 7.740 ; Rise       ; CLK             ;
;  O[50]    ; CLK        ; 6.710 ; 6.710 ; Rise       ; CLK             ;
;  O[51]    ; CLK        ; 7.670 ; 7.670 ; Rise       ; CLK             ;
;  O[52]    ; CLK        ; 6.922 ; 6.922 ; Rise       ; CLK             ;
;  O[53]    ; CLK        ; 7.174 ; 7.174 ; Rise       ; CLK             ;
;  O[54]    ; CLK        ; 7.163 ; 7.163 ; Rise       ; CLK             ;
;  O[55]    ; CLK        ; 7.467 ; 7.467 ; Rise       ; CLK             ;
;  O[56]    ; CLK        ; 7.697 ; 7.697 ; Rise       ; CLK             ;
;  O[57]    ; CLK        ; 6.917 ; 6.917 ; Rise       ; CLK             ;
;  O[58]    ; CLK        ; 7.412 ; 7.412 ; Rise       ; CLK             ;
;  O[59]    ; CLK        ; 7.438 ; 7.438 ; Rise       ; CLK             ;
;  O[60]    ; CLK        ; 7.041 ; 7.041 ; Rise       ; CLK             ;
;  O[61]    ; CLK        ; 6.914 ; 6.914 ; Rise       ; CLK             ;
;  O[62]    ; CLK        ; 7.422 ; 7.422 ; Rise       ; CLK             ;
;  O[63]    ; CLK        ; 6.691 ; 6.691 ; Rise       ; CLK             ;
; OA[*]     ; CLK        ; 7.183 ; 7.183 ; Rise       ; CLK             ;
;  OA[0]    ; CLK        ; 7.183 ; 7.183 ; Rise       ; CLK             ;
; OE        ; CLK        ; 8.711 ; 8.711 ; Rise       ; CLK             ;
; SA[*]     ; CLK        ; 9.872 ; 9.872 ; Rise       ; CLK             ;
;  SA[0]    ; CLK        ; 9.480 ; 9.480 ; Rise       ; CLK             ;
;  SA[1]    ; CLK        ; 9.872 ; 9.872 ; Rise       ; CLK             ;
; SB[*]     ; CLK        ; 9.816 ; 9.816 ; Rise       ; CLK             ;
;  SB[0]    ; CLK        ; 7.653 ; 7.653 ; Rise       ; CLK             ;
;  SB[1]    ; CLK        ; 9.816 ; 9.816 ; Rise       ; CLK             ;
; ST[*]     ; CLK        ; 7.742 ; 7.742 ; Rise       ; CLK             ;
;  ST[0]    ; CLK        ; 7.742 ; 7.742 ; Rise       ; CLK             ;
; Zero      ; CLK        ; 7.739 ; 7.739 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 8.480 ; 8.480 ; Rise       ; CLK             ;
; En        ; CLK        ; 7.718 ; 7.718 ; Rise       ; CLK             ;
; IE        ; CLK        ; 8.635 ; 8.635 ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 6.438 ; 6.438 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 6.933 ; 6.933 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 7.132 ; 7.132 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 7.388 ; 7.388 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 7.178 ; 7.178 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 6.927 ; 6.927 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 7.356 ; 7.356 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 7.582 ; 7.582 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 7.401 ; 7.401 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 7.354 ; 7.354 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 7.127 ; 7.127 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 7.379 ; 7.379 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 6.987 ; 6.987 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 7.197 ; 7.197 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 7.666 ; 7.666 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 6.905 ; 6.905 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 6.438 ; 6.438 ; Rise       ; CLK             ;
;  O[16]    ; CLK        ; 7.613 ; 7.613 ; Rise       ; CLK             ;
;  O[17]    ; CLK        ; 7.634 ; 7.634 ; Rise       ; CLK             ;
;  O[18]    ; CLK        ; 7.442 ; 7.442 ; Rise       ; CLK             ;
;  O[19]    ; CLK        ; 8.310 ; 8.310 ; Rise       ; CLK             ;
;  O[20]    ; CLK        ; 7.436 ; 7.436 ; Rise       ; CLK             ;
;  O[21]    ; CLK        ; 7.190 ; 7.190 ; Rise       ; CLK             ;
;  O[22]    ; CLK        ; 7.428 ; 7.428 ; Rise       ; CLK             ;
;  O[23]    ; CLK        ; 7.241 ; 7.241 ; Rise       ; CLK             ;
;  O[24]    ; CLK        ; 7.424 ; 7.424 ; Rise       ; CLK             ;
;  O[25]    ; CLK        ; 6.947 ; 6.947 ; Rise       ; CLK             ;
;  O[26]    ; CLK        ; 7.436 ; 7.436 ; Rise       ; CLK             ;
;  O[27]    ; CLK        ; 7.179 ; 7.179 ; Rise       ; CLK             ;
;  O[28]    ; CLK        ; 6.692 ; 6.692 ; Rise       ; CLK             ;
;  O[29]    ; CLK        ; 7.287 ; 7.287 ; Rise       ; CLK             ;
;  O[30]    ; CLK        ; 7.131 ; 7.131 ; Rise       ; CLK             ;
;  O[31]    ; CLK        ; 7.219 ; 7.219 ; Rise       ; CLK             ;
;  O[32]    ; CLK        ; 7.176 ; 7.176 ; Rise       ; CLK             ;
;  O[33]    ; CLK        ; 7.408 ; 7.408 ; Rise       ; CLK             ;
;  O[34]    ; CLK        ; 7.801 ; 7.801 ; Rise       ; CLK             ;
;  O[35]    ; CLK        ; 6.632 ; 6.632 ; Rise       ; CLK             ;
;  O[36]    ; CLK        ; 7.939 ; 7.939 ; Rise       ; CLK             ;
;  O[37]    ; CLK        ; 7.155 ; 7.155 ; Rise       ; CLK             ;
;  O[38]    ; CLK        ; 7.389 ; 7.389 ; Rise       ; CLK             ;
;  O[39]    ; CLK        ; 7.439 ; 7.439 ; Rise       ; CLK             ;
;  O[40]    ; CLK        ; 7.150 ; 7.150 ; Rise       ; CLK             ;
;  O[41]    ; CLK        ; 7.418 ; 7.418 ; Rise       ; CLK             ;
;  O[42]    ; CLK        ; 6.641 ; 6.641 ; Rise       ; CLK             ;
;  O[43]    ; CLK        ; 7.182 ; 7.182 ; Rise       ; CLK             ;
;  O[44]    ; CLK        ; 6.646 ; 6.646 ; Rise       ; CLK             ;
;  O[45]    ; CLK        ; 6.963 ; 6.963 ; Rise       ; CLK             ;
;  O[46]    ; CLK        ; 7.199 ; 7.199 ; Rise       ; CLK             ;
;  O[47]    ; CLK        ; 7.137 ; 7.137 ; Rise       ; CLK             ;
;  O[48]    ; CLK        ; 6.922 ; 6.922 ; Rise       ; CLK             ;
;  O[49]    ; CLK        ; 7.740 ; 7.740 ; Rise       ; CLK             ;
;  O[50]    ; CLK        ; 6.710 ; 6.710 ; Rise       ; CLK             ;
;  O[51]    ; CLK        ; 7.670 ; 7.670 ; Rise       ; CLK             ;
;  O[52]    ; CLK        ; 6.922 ; 6.922 ; Rise       ; CLK             ;
;  O[53]    ; CLK        ; 7.174 ; 7.174 ; Rise       ; CLK             ;
;  O[54]    ; CLK        ; 7.163 ; 7.163 ; Rise       ; CLK             ;
;  O[55]    ; CLK        ; 7.467 ; 7.467 ; Rise       ; CLK             ;
;  O[56]    ; CLK        ; 7.697 ; 7.697 ; Rise       ; CLK             ;
;  O[57]    ; CLK        ; 6.917 ; 6.917 ; Rise       ; CLK             ;
;  O[58]    ; CLK        ; 7.412 ; 7.412 ; Rise       ; CLK             ;
;  O[59]    ; CLK        ; 7.438 ; 7.438 ; Rise       ; CLK             ;
;  O[60]    ; CLK        ; 7.041 ; 7.041 ; Rise       ; CLK             ;
;  O[61]    ; CLK        ; 6.914 ; 6.914 ; Rise       ; CLK             ;
;  O[62]    ; CLK        ; 7.422 ; 7.422 ; Rise       ; CLK             ;
;  O[63]    ; CLK        ; 6.691 ; 6.691 ; Rise       ; CLK             ;
; OA[*]     ; CLK        ; 7.183 ; 7.183 ; Rise       ; CLK             ;
;  OA[0]    ; CLK        ; 7.183 ; 7.183 ; Rise       ; CLK             ;
; OE        ; CLK        ; 8.480 ; 8.480 ; Rise       ; CLK             ;
; SA[*]     ; CLK        ; 9.241 ; 9.241 ; Rise       ; CLK             ;
;  SA[0]    ; CLK        ; 9.241 ; 9.241 ; Rise       ; CLK             ;
;  SA[1]    ; CLK        ; 9.591 ; 9.591 ; Rise       ; CLK             ;
; SB[*]     ; CLK        ; 7.422 ; 7.422 ; Rise       ; CLK             ;
;  SB[0]    ; CLK        ; 7.422 ; 7.422 ; Rise       ; CLK             ;
;  SB[1]    ; CLK        ; 9.535 ; 9.535 ; Rise       ; CLK             ;
; ST[*]     ; CLK        ; 7.620 ; 7.620 ; Rise       ; CLK             ;
;  ST[0]    ; CLK        ; 7.620 ; 7.620 ; Rise       ; CLK             ;
; Zero      ; CLK        ; 6.972 ; 6.972 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLK   ; -11.291 ; -803.211      ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -234.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                                                    ;
+---------+-------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                           ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.291 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 12.316     ;
; -11.289 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 12.314     ;
; -11.287 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 12.314     ;
; -11.285 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 12.312     ;
; -11.228 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 12.254     ;
; -11.224 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 12.252     ;
; -11.176 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 12.201     ;
; -11.174 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 12.199     ;
; -11.125 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 12.150     ;
; -11.123 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 12.148     ;
; -11.113 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 12.139     ;
; -11.062 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 12.088     ;
; -11.056 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 12.083     ;
; -11.054 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 12.081     ;
; -11.039 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 12.065     ;
; -11.035 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 12.063     ;
; -11.021 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 12.045     ;
; -11.017 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 12.043     ;
; -10.993 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 12.021     ;
; -10.987 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.006     ; 12.013     ;
; -10.983 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 12.011     ;
; -10.964 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 11.989     ;
; -10.962 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 11.987     ;
; -10.924 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.950     ;
; -10.906 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 11.930     ;
; -10.901 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.927     ;
; -10.888 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 11.915     ;
; -10.886 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 11.913     ;
; -10.873 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.899     ;
; -10.872 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.898     ;
; -10.870 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.896     ;
; -10.866 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.894     ;
; -10.855 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 11.879     ;
; -10.855 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 11.879     ;
; -10.851 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.877     ;
; -10.825 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.853     ;
; -10.821 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.847     ;
; -10.807 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 11.832     ;
; -10.805 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 11.830     ;
; -10.804 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.832     ;
; -10.786 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.812     ;
; -10.755 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.781     ;
; -10.752 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.780     ;
; -10.744 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.770     ;
; -10.740 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 11.764     ;
; -10.735 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.005     ; 11.762     ;
; -10.731 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 11.758     ;
; -10.731 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.003     ; 11.760     ;
; -10.730 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 11.757     ;
; -10.728 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 11.755     ;
; -10.727 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 11.756     ;
; -10.723 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 11.750     ;
; -10.721 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 11.748     ;
; -10.712 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.738     ;
; -10.704 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.730     ;
; -10.694 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 11.718     ;
; -10.689 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 11.713     ;
; -10.676 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 11.701     ;
; -10.674 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 11.699     ;
; -10.667 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.695     ;
; -10.660 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.688     ;
; -10.660 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.686     ;
; -10.636 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.664     ;
; -10.635 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.663     ;
; -10.620 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.646     ;
; -10.620 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.005     ; 11.647     ;
; -10.618 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.644     ;
; -10.616 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 11.643     ;
; -10.613 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.639     ;
; -10.584 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.612     ;
; -10.569 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.005     ; 11.596     ;
; -10.565 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 11.592     ;
; -10.556 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.005     ; 11.583     ;
; -10.555 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.581     ;
; -10.552 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.003     ; 11.581     ;
; -10.543 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.569     ;
; -10.537 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 11.561     ;
; -10.530 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.558     ;
; -10.528 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.556     ;
; -10.528 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 11.552     ;
; -10.503 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.529     ;
; -10.500 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.003     ; 11.529     ;
; -10.496 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 11.525     ;
; -10.478 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.506     ;
; -10.471 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.499     ;
; -10.467 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.003     ; 11.496     ;
; -10.467 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.495     ;
; -10.460 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.486     ;
; -10.453 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.479     ;
; -10.452 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.478     ;
; -10.448 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.476     ;
; -10.446 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.474     ;
; -10.441 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.005     ; 11.468     ;
; -10.426 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.454     ;
; -10.424 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.006     ; 11.450     ;
; -10.419 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 11.447     ;
; -10.411 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 11.436     ;
; -10.409 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 11.434     ;
; -10.408 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.005     ; 11.435     ;
; -10.406 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.008     ; 11.430     ;
+---------+-------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst8                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst8                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst2                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst2                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12                          ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst1|inst1                                                                ; Controller:inst1|inst1                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst1|inst2                                                                ; Controller:inst1|inst2                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1   ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst4|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst4|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst2|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst2|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst2|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst4|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst4|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst5|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst3|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst|RFC:inst3|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst6|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst3|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst1|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst3|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst3|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst1|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst5|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst7|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst6|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst14|inst1                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst|inst1   ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst1|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst7|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst5|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst3|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst|inst1    ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst7|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst7|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst7|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst5|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.405      ;
; 0.255 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst4|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst7|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.408      ;
; 0.257 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1   ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.409      ;
; 0.257 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.409      ;
; 0.284 ; Controller:inst1|inst2                                                                ; Controller:inst1|inst1                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.436      ;
; 0.288 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst4|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.440      ;
; 0.289 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.441      ;
; 0.289 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst4|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst12|inst1                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.441      ;
; 0.290 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst|inst1    ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst8|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.442      ;
; 0.291 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst2|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst2|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.443      ;
; 0.291 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1    ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst8|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.444      ;
; 0.293 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst7|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.445      ;
; 0.293 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst7|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.445      ;
; 0.293 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst1|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.445      ;
; 0.293 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.445      ;
; 0.293 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst3|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.445      ;
; 0.298 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst7|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.450      ;
; 0.299 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst7|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.451      ;
; 0.299 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst2|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst10|inst1                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.451      ;
; 0.301 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.453      ;
; 0.302 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst2|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.454      ;
; 0.304 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst|RFC:inst2|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.456      ;
; 0.310 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst10                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.462      ;
; 0.312 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.464      ;
; 0.314 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst4                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.466      ;
; 0.318 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.470      ;
; 0.321 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.473      ;
; 0.321 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.473      ;
; 0.330 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst6|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.483      ;
; 0.336 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1   ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst1|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.492      ;
; 0.341 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst2|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.493      ;
; 0.343 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.495      ;
; 0.343 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst4|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.495      ;
; 0.357 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst5|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst6|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst8|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst6|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst3|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst6|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst7|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst6|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst7|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst1|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst5|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Controller:inst1|inst                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Controller:inst1|inst                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Controller:inst1|inst1                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Controller:inst1|inst1                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Controller:inst1|inst2                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Controller:inst1|inst2                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst10         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst10         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst8          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst8          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst3|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst3|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst5|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst5|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst6|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst6|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst9|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst9|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst3|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst3|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst5|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst5|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst6|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst6|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst9|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst9|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 3.020  ; 3.020  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -0.525 ; -0.525 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 3.020  ; 3.020  ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 1.870  ; 1.870  ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 1.981  ; 1.981  ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 1.805  ; 1.805  ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 2.022  ; 2.022  ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 1.771  ; 1.771  ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 1.653  ; 1.653  ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; 1.643  ; 1.643  ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; 1.681  ; 1.681  ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; 1.674  ; 1.674  ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; 1.921  ; 1.921  ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; 1.635  ; 1.635  ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; 1.893  ; 1.893  ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; 1.818  ; 1.818  ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; 1.984  ; 1.984  ; Rise       ; CLK             ;
;  A[16]    ; CLK        ; 1.811  ; 1.811  ; Rise       ; CLK             ;
;  A[17]    ; CLK        ; 1.626  ; 1.626  ; Rise       ; CLK             ;
;  A[18]    ; CLK        ; 1.740  ; 1.740  ; Rise       ; CLK             ;
;  A[19]    ; CLK        ; 1.660  ; 1.660  ; Rise       ; CLK             ;
;  A[20]    ; CLK        ; 1.703  ; 1.703  ; Rise       ; CLK             ;
;  A[21]    ; CLK        ; 1.714  ; 1.714  ; Rise       ; CLK             ;
;  A[22]    ; CLK        ; 1.769  ; 1.769  ; Rise       ; CLK             ;
;  A[23]    ; CLK        ; 1.826  ; 1.826  ; Rise       ; CLK             ;
;  A[24]    ; CLK        ; 1.731  ; 1.731  ; Rise       ; CLK             ;
;  A[25]    ; CLK        ; 1.734  ; 1.734  ; Rise       ; CLK             ;
;  A[26]    ; CLK        ; 1.857  ; 1.857  ; Rise       ; CLK             ;
;  A[27]    ; CLK        ; 1.698  ; 1.698  ; Rise       ; CLK             ;
;  A[28]    ; CLK        ; 1.903  ; 1.903  ; Rise       ; CLK             ;
;  A[29]    ; CLK        ; 1.850  ; 1.850  ; Rise       ; CLK             ;
;  A[30]    ; CLK        ; 1.649  ; 1.649  ; Rise       ; CLK             ;
;  A[31]    ; CLK        ; 1.919  ; 1.919  ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 2.416  ; 2.416  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 2.293  ; 2.293  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 2.095  ; 2.095  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 2.134  ; 2.134  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 2.003  ; 2.003  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 2.170  ; 2.170  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 2.144  ; 2.144  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 2.169  ; 2.169  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 2.262  ; 2.262  ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 1.964  ; 1.964  ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 2.246  ; 2.246  ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 2.260  ; 2.260  ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 2.242  ; 2.242  ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 1.999  ; 1.999  ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 2.045  ; 2.045  ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 2.096  ; 2.096  ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 2.416  ; 2.416  ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; 2.395  ; 2.395  ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; 2.061  ; 2.061  ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; 2.270  ; 2.270  ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; 2.275  ; 2.275  ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; 2.026  ; 2.026  ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; 2.200  ; 2.200  ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; 2.005  ; 2.005  ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; 2.341  ; 2.341  ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; 1.837  ; 1.837  ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; 2.315  ; 2.315  ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; 2.233  ; 2.233  ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; 2.258  ; 2.258  ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; 1.849  ; 1.849  ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; 2.229  ; 2.229  ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; 2.269  ; 2.269  ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; 1.936  ; 1.936  ; Rise       ; CLK             ;
; Start     ; CLK        ; -0.441 ; -0.441 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.645  ; 0.645  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 0.645  ; 0.645  ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -2.900 ; -2.900 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -1.750 ; -1.750 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -1.861 ; -1.861 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -1.685 ; -1.685 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -1.902 ; -1.902 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -1.651 ; -1.651 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -1.533 ; -1.533 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; -1.523 ; -1.523 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; -1.561 ; -1.561 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; -1.554 ; -1.554 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; -1.801 ; -1.801 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; -1.515 ; -1.515 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; -1.773 ; -1.773 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; -1.698 ; -1.698 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; -1.864 ; -1.864 ; Rise       ; CLK             ;
;  A[16]    ; CLK        ; -1.691 ; -1.691 ; Rise       ; CLK             ;
;  A[17]    ; CLK        ; -1.506 ; -1.506 ; Rise       ; CLK             ;
;  A[18]    ; CLK        ; -1.620 ; -1.620 ; Rise       ; CLK             ;
;  A[19]    ; CLK        ; -1.540 ; -1.540 ; Rise       ; CLK             ;
;  A[20]    ; CLK        ; -1.583 ; -1.583 ; Rise       ; CLK             ;
;  A[21]    ; CLK        ; -1.594 ; -1.594 ; Rise       ; CLK             ;
;  A[22]    ; CLK        ; -1.649 ; -1.649 ; Rise       ; CLK             ;
;  A[23]    ; CLK        ; -1.706 ; -1.706 ; Rise       ; CLK             ;
;  A[24]    ; CLK        ; -1.611 ; -1.611 ; Rise       ; CLK             ;
;  A[25]    ; CLK        ; -1.614 ; -1.614 ; Rise       ; CLK             ;
;  A[26]    ; CLK        ; -1.737 ; -1.737 ; Rise       ; CLK             ;
;  A[27]    ; CLK        ; -1.578 ; -1.578 ; Rise       ; CLK             ;
;  A[28]    ; CLK        ; -1.783 ; -1.783 ; Rise       ; CLK             ;
;  A[29]    ; CLK        ; -1.730 ; -1.730 ; Rise       ; CLK             ;
;  A[30]    ; CLK        ; -1.529 ; -1.529 ; Rise       ; CLK             ;
;  A[31]    ; CLK        ; -1.799 ; -1.799 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; -1.717 ; -1.717 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -2.173 ; -2.173 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -1.975 ; -1.975 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -2.014 ; -2.014 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -1.883 ; -1.883 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -2.050 ; -2.050 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -2.024 ; -2.024 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -2.049 ; -2.049 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -2.142 ; -2.142 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -1.844 ; -1.844 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -2.126 ; -2.126 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -2.140 ; -2.140 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -2.122 ; -2.122 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -1.879 ; -1.879 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; -1.925 ; -1.925 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; -1.976 ; -1.976 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -2.296 ; -2.296 ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; -2.275 ; -2.275 ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; -1.941 ; -1.941 ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; -2.150 ; -2.150 ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; -2.155 ; -2.155 ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; -1.906 ; -1.906 ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; -2.080 ; -2.080 ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; -1.885 ; -1.885 ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; -2.221 ; -2.221 ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; -1.717 ; -1.717 ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; -2.195 ; -2.195 ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; -2.113 ; -2.113 ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; -2.138 ; -2.138 ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; -1.729 ; -1.729 ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; -2.109 ; -2.109 ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; -2.149 ; -2.149 ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; -1.816 ; -1.816 ; Rise       ; CLK             ;
; Start     ; CLK        ; 0.561  ; 0.561  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 4.694 ; 4.694 ; Rise       ; CLK             ;
; En        ; CLK        ; 4.416 ; 4.416 ; Rise       ; CLK             ;
; IE        ; CLK        ; 4.737 ; 4.737 ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 4.623 ; 4.623 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 3.907 ; 3.907 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 3.992 ; 3.992 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 4.116 ; 4.116 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 4.018 ; 4.018 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 3.905 ; 3.905 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 4.096 ; 4.096 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 4.198 ; 4.198 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 4.125 ; 4.125 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 4.091 ; 4.091 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 3.978 ; 3.978 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 4.114 ; 4.114 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 3.931 ; 3.931 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 4.051 ; 4.051 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 4.283 ; 4.283 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 3.911 ; 3.911 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 3.693 ; 3.693 ; Rise       ; CLK             ;
;  O[16]    ; CLK        ; 4.203 ; 4.203 ; Rise       ; CLK             ;
;  O[17]    ; CLK        ; 4.217 ; 4.217 ; Rise       ; CLK             ;
;  O[18]    ; CLK        ; 4.164 ; 4.164 ; Rise       ; CLK             ;
;  O[19]    ; CLK        ; 4.623 ; 4.623 ; Rise       ; CLK             ;
;  O[20]    ; CLK        ; 4.096 ; 4.096 ; Rise       ; CLK             ;
;  O[21]    ; CLK        ; 4.031 ; 4.031 ; Rise       ; CLK             ;
;  O[22]    ; CLK        ; 4.146 ; 4.146 ; Rise       ; CLK             ;
;  O[23]    ; CLK        ; 4.066 ; 4.066 ; Rise       ; CLK             ;
;  O[24]    ; CLK        ; 4.137 ; 4.137 ; Rise       ; CLK             ;
;  O[25]    ; CLK        ; 3.890 ; 3.890 ; Rise       ; CLK             ;
;  O[26]    ; CLK        ; 4.081 ; 4.081 ; Rise       ; CLK             ;
;  O[27]    ; CLK        ; 3.956 ; 3.956 ; Rise       ; CLK             ;
;  O[28]    ; CLK        ; 3.792 ; 3.792 ; Rise       ; CLK             ;
;  O[29]    ; CLK        ; 4.073 ; 4.073 ; Rise       ; CLK             ;
;  O[30]    ; CLK        ; 3.974 ; 3.974 ; Rise       ; CLK             ;
;  O[31]    ; CLK        ; 4.010 ; 4.010 ; Rise       ; CLK             ;
;  O[32]    ; CLK        ; 4.012 ; 4.012 ; Rise       ; CLK             ;
;  O[33]    ; CLK        ; 4.123 ; 4.123 ; Rise       ; CLK             ;
;  O[34]    ; CLK        ; 4.302 ; 4.302 ; Rise       ; CLK             ;
;  O[35]    ; CLK        ; 3.765 ; 3.765 ; Rise       ; CLK             ;
;  O[36]    ; CLK        ; 4.300 ; 4.300 ; Rise       ; CLK             ;
;  O[37]    ; CLK        ; 3.943 ; 3.943 ; Rise       ; CLK             ;
;  O[38]    ; CLK        ; 4.165 ; 4.165 ; Rise       ; CLK             ;
;  O[39]    ; CLK        ; 4.153 ; 4.153 ; Rise       ; CLK             ;
;  O[40]    ; CLK        ; 4.013 ; 4.013 ; Rise       ; CLK             ;
;  O[41]    ; CLK        ; 4.133 ; 4.133 ; Rise       ; CLK             ;
;  O[42]    ; CLK        ; 3.771 ; 3.771 ; Rise       ; CLK             ;
;  O[43]    ; CLK        ; 4.076 ; 4.076 ; Rise       ; CLK             ;
;  O[44]    ; CLK        ; 3.773 ; 3.773 ; Rise       ; CLK             ;
;  O[45]    ; CLK        ; 3.928 ; 3.928 ; Rise       ; CLK             ;
;  O[46]    ; CLK        ; 4.042 ; 4.042 ; Rise       ; CLK             ;
;  O[47]    ; CLK        ; 3.924 ; 3.924 ; Rise       ; CLK             ;
;  O[48]    ; CLK        ; 3.898 ; 3.898 ; Rise       ; CLK             ;
;  O[49]    ; CLK        ; 4.220 ; 4.220 ; Rise       ; CLK             ;
;  O[50]    ; CLK        ; 3.813 ; 3.813 ; Rise       ; CLK             ;
;  O[51]    ; CLK        ; 4.168 ; 4.168 ; Rise       ; CLK             ;
;  O[52]    ; CLK        ; 3.901 ; 3.901 ; Rise       ; CLK             ;
;  O[53]    ; CLK        ; 4.018 ; 4.018 ; Rise       ; CLK             ;
;  O[54]    ; CLK        ; 4.011 ; 4.011 ; Rise       ; CLK             ;
;  O[55]    ; CLK        ; 4.099 ; 4.099 ; Rise       ; CLK             ;
;  O[56]    ; CLK        ; 4.271 ; 4.271 ; Rise       ; CLK             ;
;  O[57]    ; CLK        ; 3.895 ; 3.895 ; Rise       ; CLK             ;
;  O[58]    ; CLK        ; 4.132 ; 4.132 ; Rise       ; CLK             ;
;  O[59]    ; CLK        ; 4.149 ; 4.149 ; Rise       ; CLK             ;
;  O[60]    ; CLK        ; 3.934 ; 3.934 ; Rise       ; CLK             ;
;  O[61]    ; CLK        ; 3.893 ; 3.893 ; Rise       ; CLK             ;
;  O[62]    ; CLK        ; 4.138 ; 4.138 ; Rise       ; CLK             ;
;  O[63]    ; CLK        ; 3.793 ; 3.793 ; Rise       ; CLK             ;
; OA[*]     ; CLK        ; 4.030 ; 4.030 ; Rise       ; CLK             ;
;  OA[0]    ; CLK        ; 4.030 ; 4.030 ; Rise       ; CLK             ;
; OE        ; CLK        ; 4.694 ; 4.694 ; Rise       ; CLK             ;
; SA[*]     ; CLK        ; 5.198 ; 5.198 ; Rise       ; CLK             ;
;  SA[0]    ; CLK        ; 5.014 ; 5.014 ; Rise       ; CLK             ;
;  SA[1]    ; CLK        ; 5.198 ; 5.198 ; Rise       ; CLK             ;
; SB[*]     ; CLK        ; 5.143 ; 5.143 ; Rise       ; CLK             ;
;  SB[0]    ; CLK        ; 4.252 ; 4.252 ; Rise       ; CLK             ;
;  SB[1]    ; CLK        ; 5.143 ; 5.143 ; Rise       ; CLK             ;
; ST[*]     ; CLK        ; 4.294 ; 4.294 ; Rise       ; CLK             ;
;  ST[0]    ; CLK        ; 4.294 ; 4.294 ; Rise       ; CLK             ;
; Zero      ; CLK        ; 4.246 ; 4.246 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 4.576 ; 4.576 ; Rise       ; CLK             ;
; En        ; CLK        ; 4.234 ; 4.234 ; Rise       ; CLK             ;
; IE        ; CLK        ; 4.683 ; 4.683 ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 3.693 ; 3.693 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 3.907 ; 3.907 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 3.992 ; 3.992 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 4.116 ; 4.116 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 4.018 ; 4.018 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 3.905 ; 3.905 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 4.096 ; 4.096 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 4.198 ; 4.198 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 4.125 ; 4.125 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 4.091 ; 4.091 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 3.978 ; 3.978 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 4.114 ; 4.114 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 3.931 ; 3.931 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 4.051 ; 4.051 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 4.283 ; 4.283 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 3.911 ; 3.911 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 3.693 ; 3.693 ; Rise       ; CLK             ;
;  O[16]    ; CLK        ; 4.203 ; 4.203 ; Rise       ; CLK             ;
;  O[17]    ; CLK        ; 4.217 ; 4.217 ; Rise       ; CLK             ;
;  O[18]    ; CLK        ; 4.164 ; 4.164 ; Rise       ; CLK             ;
;  O[19]    ; CLK        ; 4.623 ; 4.623 ; Rise       ; CLK             ;
;  O[20]    ; CLK        ; 4.096 ; 4.096 ; Rise       ; CLK             ;
;  O[21]    ; CLK        ; 4.031 ; 4.031 ; Rise       ; CLK             ;
;  O[22]    ; CLK        ; 4.146 ; 4.146 ; Rise       ; CLK             ;
;  O[23]    ; CLK        ; 4.066 ; 4.066 ; Rise       ; CLK             ;
;  O[24]    ; CLK        ; 4.137 ; 4.137 ; Rise       ; CLK             ;
;  O[25]    ; CLK        ; 3.890 ; 3.890 ; Rise       ; CLK             ;
;  O[26]    ; CLK        ; 4.081 ; 4.081 ; Rise       ; CLK             ;
;  O[27]    ; CLK        ; 3.956 ; 3.956 ; Rise       ; CLK             ;
;  O[28]    ; CLK        ; 3.792 ; 3.792 ; Rise       ; CLK             ;
;  O[29]    ; CLK        ; 4.073 ; 4.073 ; Rise       ; CLK             ;
;  O[30]    ; CLK        ; 3.974 ; 3.974 ; Rise       ; CLK             ;
;  O[31]    ; CLK        ; 4.010 ; 4.010 ; Rise       ; CLK             ;
;  O[32]    ; CLK        ; 4.012 ; 4.012 ; Rise       ; CLK             ;
;  O[33]    ; CLK        ; 4.123 ; 4.123 ; Rise       ; CLK             ;
;  O[34]    ; CLK        ; 4.302 ; 4.302 ; Rise       ; CLK             ;
;  O[35]    ; CLK        ; 3.765 ; 3.765 ; Rise       ; CLK             ;
;  O[36]    ; CLK        ; 4.300 ; 4.300 ; Rise       ; CLK             ;
;  O[37]    ; CLK        ; 3.943 ; 3.943 ; Rise       ; CLK             ;
;  O[38]    ; CLK        ; 4.165 ; 4.165 ; Rise       ; CLK             ;
;  O[39]    ; CLK        ; 4.153 ; 4.153 ; Rise       ; CLK             ;
;  O[40]    ; CLK        ; 4.013 ; 4.013 ; Rise       ; CLK             ;
;  O[41]    ; CLK        ; 4.133 ; 4.133 ; Rise       ; CLK             ;
;  O[42]    ; CLK        ; 3.771 ; 3.771 ; Rise       ; CLK             ;
;  O[43]    ; CLK        ; 4.076 ; 4.076 ; Rise       ; CLK             ;
;  O[44]    ; CLK        ; 3.773 ; 3.773 ; Rise       ; CLK             ;
;  O[45]    ; CLK        ; 3.928 ; 3.928 ; Rise       ; CLK             ;
;  O[46]    ; CLK        ; 4.042 ; 4.042 ; Rise       ; CLK             ;
;  O[47]    ; CLK        ; 3.924 ; 3.924 ; Rise       ; CLK             ;
;  O[48]    ; CLK        ; 3.898 ; 3.898 ; Rise       ; CLK             ;
;  O[49]    ; CLK        ; 4.220 ; 4.220 ; Rise       ; CLK             ;
;  O[50]    ; CLK        ; 3.813 ; 3.813 ; Rise       ; CLK             ;
;  O[51]    ; CLK        ; 4.168 ; 4.168 ; Rise       ; CLK             ;
;  O[52]    ; CLK        ; 3.901 ; 3.901 ; Rise       ; CLK             ;
;  O[53]    ; CLK        ; 4.018 ; 4.018 ; Rise       ; CLK             ;
;  O[54]    ; CLK        ; 4.011 ; 4.011 ; Rise       ; CLK             ;
;  O[55]    ; CLK        ; 4.099 ; 4.099 ; Rise       ; CLK             ;
;  O[56]    ; CLK        ; 4.271 ; 4.271 ; Rise       ; CLK             ;
;  O[57]    ; CLK        ; 3.895 ; 3.895 ; Rise       ; CLK             ;
;  O[58]    ; CLK        ; 4.132 ; 4.132 ; Rise       ; CLK             ;
;  O[59]    ; CLK        ; 4.149 ; 4.149 ; Rise       ; CLK             ;
;  O[60]    ; CLK        ; 3.934 ; 3.934 ; Rise       ; CLK             ;
;  O[61]    ; CLK        ; 3.893 ; 3.893 ; Rise       ; CLK             ;
;  O[62]    ; CLK        ; 4.138 ; 4.138 ; Rise       ; CLK             ;
;  O[63]    ; CLK        ; 3.793 ; 3.793 ; Rise       ; CLK             ;
; OA[*]     ; CLK        ; 4.030 ; 4.030 ; Rise       ; CLK             ;
;  OA[0]    ; CLK        ; 4.030 ; 4.030 ; Rise       ; CLK             ;
; OE        ; CLK        ; 4.576 ; 4.576 ; Rise       ; CLK             ;
; SA[*]     ; CLK        ; 4.896 ; 4.896 ; Rise       ; CLK             ;
;  SA[0]    ; CLK        ; 4.896 ; 4.896 ; Rise       ; CLK             ;
;  SA[1]    ; CLK        ; 5.080 ; 5.080 ; Rise       ; CLK             ;
; SB[*]     ; CLK        ; 4.134 ; 4.134 ; Rise       ; CLK             ;
;  SB[0]    ; CLK        ; 4.134 ; 4.134 ; Rise       ; CLK             ;
;  SB[1]    ; CLK        ; 5.025 ; 5.025 ; Rise       ; CLK             ;
; ST[*]     ; CLK        ; 4.248 ; 4.248 ; Rise       ; CLK             ;
;  ST[0]    ; CLK        ; 4.248 ; 4.248 ; Rise       ; CLK             ;
; Zero      ; CLK        ; 3.921 ; 3.921 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -28.114   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLK             ; -28.114   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -2165.363 ; 0.0   ; 0.0      ; 0.0     ; -234.38             ;
;  CLK             ; -2165.363 ; 0.000 ; N/A      ; N/A     ; -234.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 5.997  ; 5.997  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -0.462 ; -0.462 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 5.997  ; 5.997  ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 3.417  ; 3.417  ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 3.714  ; 3.714  ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 3.335  ; 3.335  ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 3.778  ; 3.778  ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 3.250  ; 3.250  ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 2.981  ; 2.981  ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; 2.969  ; 2.969  ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; 3.004  ; 3.004  ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; 3.000  ; 3.000  ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; 3.577  ; 3.577  ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; 2.927  ; 2.927  ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; 3.505  ; 3.505  ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; 3.351  ; 3.351  ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; 3.720  ; 3.720  ; Rise       ; CLK             ;
;  A[16]    ; CLK        ; 3.299  ; 3.299  ; Rise       ; CLK             ;
;  A[17]    ; CLK        ; 2.879  ; 2.879  ; Rise       ; CLK             ;
;  A[18]    ; CLK        ; 3.147  ; 3.147  ; Rise       ; CLK             ;
;  A[19]    ; CLK        ; 2.992  ; 2.992  ; Rise       ; CLK             ;
;  A[20]    ; CLK        ; 3.113  ; 3.113  ; Rise       ; CLK             ;
;  A[21]    ; CLK        ; 3.110  ; 3.110  ; Rise       ; CLK             ;
;  A[22]    ; CLK        ; 3.178  ; 3.178  ; Rise       ; CLK             ;
;  A[23]    ; CLK        ; 3.409  ; 3.409  ; Rise       ; CLK             ;
;  A[24]    ; CLK        ; 3.140  ; 3.140  ; Rise       ; CLK             ;
;  A[25]    ; CLK        ; 3.143  ; 3.143  ; Rise       ; CLK             ;
;  A[26]    ; CLK        ; 3.428  ; 3.428  ; Rise       ; CLK             ;
;  A[27]    ; CLK        ; 3.105  ; 3.105  ; Rise       ; CLK             ;
;  A[28]    ; CLK        ; 3.471  ; 3.471  ; Rise       ; CLK             ;
;  A[29]    ; CLK        ; 3.437  ; 3.437  ; Rise       ; CLK             ;
;  A[30]    ; CLK        ; 2.979  ; 2.979  ; Rise       ; CLK             ;
;  A[31]    ; CLK        ; 3.467  ; 3.467  ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 4.452  ; 4.452  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 4.270  ; 4.270  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 3.896  ; 3.896  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 3.896  ; 3.896  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 3.678  ; 3.678  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 3.997  ; 3.997  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 3.911  ; 3.911  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 3.997  ; 3.997  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 4.136  ; 4.136  ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 3.597  ; 3.597  ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 4.082  ; 4.082  ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 4.109  ; 4.109  ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 4.073  ; 4.073  ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 3.678  ; 3.678  ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 3.740  ; 3.740  ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 3.815  ; 3.815  ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 4.359  ; 4.359  ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; 4.452  ; 4.452  ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; 3.863  ; 3.863  ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; 4.150  ; 4.150  ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; 4.182  ; 4.182  ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; 3.793  ; 3.793  ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; 4.090  ; 4.090  ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; 3.768  ; 3.768  ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; 4.262  ; 4.262  ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; 3.345  ; 3.345  ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; 4.251  ; 4.251  ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; 4.105  ; 4.105  ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; 4.182  ; 4.182  ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; 3.364  ; 3.364  ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; 4.120  ; 4.120  ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; 4.172  ; 4.172  ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; 3.570  ; 3.570  ; Rise       ; CLK             ;
; Start     ; CLK        ; -0.194 ; -0.194 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.692  ; 0.692  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 0.692  ; 0.692  ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -2.900 ; -2.900 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -1.750 ; -1.750 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -1.861 ; -1.861 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -1.685 ; -1.685 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -1.902 ; -1.902 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -1.651 ; -1.651 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -1.533 ; -1.533 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; -1.523 ; -1.523 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; -1.561 ; -1.561 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; -1.554 ; -1.554 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; -1.801 ; -1.801 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; -1.515 ; -1.515 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; -1.773 ; -1.773 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; -1.698 ; -1.698 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; -1.864 ; -1.864 ; Rise       ; CLK             ;
;  A[16]    ; CLK        ; -1.691 ; -1.691 ; Rise       ; CLK             ;
;  A[17]    ; CLK        ; -1.506 ; -1.506 ; Rise       ; CLK             ;
;  A[18]    ; CLK        ; -1.620 ; -1.620 ; Rise       ; CLK             ;
;  A[19]    ; CLK        ; -1.540 ; -1.540 ; Rise       ; CLK             ;
;  A[20]    ; CLK        ; -1.583 ; -1.583 ; Rise       ; CLK             ;
;  A[21]    ; CLK        ; -1.594 ; -1.594 ; Rise       ; CLK             ;
;  A[22]    ; CLK        ; -1.649 ; -1.649 ; Rise       ; CLK             ;
;  A[23]    ; CLK        ; -1.706 ; -1.706 ; Rise       ; CLK             ;
;  A[24]    ; CLK        ; -1.611 ; -1.611 ; Rise       ; CLK             ;
;  A[25]    ; CLK        ; -1.614 ; -1.614 ; Rise       ; CLK             ;
;  A[26]    ; CLK        ; -1.737 ; -1.737 ; Rise       ; CLK             ;
;  A[27]    ; CLK        ; -1.578 ; -1.578 ; Rise       ; CLK             ;
;  A[28]    ; CLK        ; -1.783 ; -1.783 ; Rise       ; CLK             ;
;  A[29]    ; CLK        ; -1.730 ; -1.730 ; Rise       ; CLK             ;
;  A[30]    ; CLK        ; -1.529 ; -1.529 ; Rise       ; CLK             ;
;  A[31]    ; CLK        ; -1.799 ; -1.799 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; -1.717 ; -1.717 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -2.173 ; -2.173 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -1.975 ; -1.975 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -2.014 ; -2.014 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -1.883 ; -1.883 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -2.050 ; -2.050 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -2.024 ; -2.024 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -2.049 ; -2.049 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -2.142 ; -2.142 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -1.844 ; -1.844 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -2.126 ; -2.126 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -2.140 ; -2.140 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -2.122 ; -2.122 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -1.879 ; -1.879 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; -1.925 ; -1.925 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; -1.976 ; -1.976 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -2.296 ; -2.296 ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; -2.275 ; -2.275 ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; -1.941 ; -1.941 ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; -2.150 ; -2.150 ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; -2.155 ; -2.155 ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; -1.906 ; -1.906 ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; -2.080 ; -2.080 ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; -1.885 ; -1.885 ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; -2.221 ; -2.221 ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; -1.717 ; -1.717 ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; -2.195 ; -2.195 ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; -2.113 ; -2.113 ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; -2.138 ; -2.138 ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; -1.729 ; -1.729 ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; -2.109 ; -2.109 ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; -2.149 ; -2.149 ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; -1.816 ; -1.816 ; Rise       ; CLK             ;
; Start     ; CLK        ; 0.561  ; 0.561  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 8.711 ; 8.711 ; Rise       ; CLK             ;
; En        ; CLK        ; 8.088 ; 8.088 ; Rise       ; CLK             ;
; IE        ; CLK        ; 8.743 ; 8.743 ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 8.310 ; 8.310 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 6.933 ; 6.933 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 7.132 ; 7.132 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 7.388 ; 7.388 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 7.178 ; 7.178 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 6.927 ; 6.927 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 7.356 ; 7.356 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 7.582 ; 7.582 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 7.401 ; 7.401 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 7.354 ; 7.354 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 7.127 ; 7.127 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 7.379 ; 7.379 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 6.987 ; 6.987 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 7.197 ; 7.197 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 7.666 ; 7.666 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 6.905 ; 6.905 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 6.438 ; 6.438 ; Rise       ; CLK             ;
;  O[16]    ; CLK        ; 7.613 ; 7.613 ; Rise       ; CLK             ;
;  O[17]    ; CLK        ; 7.634 ; 7.634 ; Rise       ; CLK             ;
;  O[18]    ; CLK        ; 7.442 ; 7.442 ; Rise       ; CLK             ;
;  O[19]    ; CLK        ; 8.310 ; 8.310 ; Rise       ; CLK             ;
;  O[20]    ; CLK        ; 7.436 ; 7.436 ; Rise       ; CLK             ;
;  O[21]    ; CLK        ; 7.190 ; 7.190 ; Rise       ; CLK             ;
;  O[22]    ; CLK        ; 7.428 ; 7.428 ; Rise       ; CLK             ;
;  O[23]    ; CLK        ; 7.241 ; 7.241 ; Rise       ; CLK             ;
;  O[24]    ; CLK        ; 7.424 ; 7.424 ; Rise       ; CLK             ;
;  O[25]    ; CLK        ; 6.947 ; 6.947 ; Rise       ; CLK             ;
;  O[26]    ; CLK        ; 7.436 ; 7.436 ; Rise       ; CLK             ;
;  O[27]    ; CLK        ; 7.179 ; 7.179 ; Rise       ; CLK             ;
;  O[28]    ; CLK        ; 6.692 ; 6.692 ; Rise       ; CLK             ;
;  O[29]    ; CLK        ; 7.287 ; 7.287 ; Rise       ; CLK             ;
;  O[30]    ; CLK        ; 7.131 ; 7.131 ; Rise       ; CLK             ;
;  O[31]    ; CLK        ; 7.219 ; 7.219 ; Rise       ; CLK             ;
;  O[32]    ; CLK        ; 7.176 ; 7.176 ; Rise       ; CLK             ;
;  O[33]    ; CLK        ; 7.408 ; 7.408 ; Rise       ; CLK             ;
;  O[34]    ; CLK        ; 7.801 ; 7.801 ; Rise       ; CLK             ;
;  O[35]    ; CLK        ; 6.632 ; 6.632 ; Rise       ; CLK             ;
;  O[36]    ; CLK        ; 7.939 ; 7.939 ; Rise       ; CLK             ;
;  O[37]    ; CLK        ; 7.155 ; 7.155 ; Rise       ; CLK             ;
;  O[38]    ; CLK        ; 7.389 ; 7.389 ; Rise       ; CLK             ;
;  O[39]    ; CLK        ; 7.439 ; 7.439 ; Rise       ; CLK             ;
;  O[40]    ; CLK        ; 7.150 ; 7.150 ; Rise       ; CLK             ;
;  O[41]    ; CLK        ; 7.418 ; 7.418 ; Rise       ; CLK             ;
;  O[42]    ; CLK        ; 6.641 ; 6.641 ; Rise       ; CLK             ;
;  O[43]    ; CLK        ; 7.182 ; 7.182 ; Rise       ; CLK             ;
;  O[44]    ; CLK        ; 6.646 ; 6.646 ; Rise       ; CLK             ;
;  O[45]    ; CLK        ; 6.963 ; 6.963 ; Rise       ; CLK             ;
;  O[46]    ; CLK        ; 7.199 ; 7.199 ; Rise       ; CLK             ;
;  O[47]    ; CLK        ; 7.137 ; 7.137 ; Rise       ; CLK             ;
;  O[48]    ; CLK        ; 6.922 ; 6.922 ; Rise       ; CLK             ;
;  O[49]    ; CLK        ; 7.740 ; 7.740 ; Rise       ; CLK             ;
;  O[50]    ; CLK        ; 6.710 ; 6.710 ; Rise       ; CLK             ;
;  O[51]    ; CLK        ; 7.670 ; 7.670 ; Rise       ; CLK             ;
;  O[52]    ; CLK        ; 6.922 ; 6.922 ; Rise       ; CLK             ;
;  O[53]    ; CLK        ; 7.174 ; 7.174 ; Rise       ; CLK             ;
;  O[54]    ; CLK        ; 7.163 ; 7.163 ; Rise       ; CLK             ;
;  O[55]    ; CLK        ; 7.467 ; 7.467 ; Rise       ; CLK             ;
;  O[56]    ; CLK        ; 7.697 ; 7.697 ; Rise       ; CLK             ;
;  O[57]    ; CLK        ; 6.917 ; 6.917 ; Rise       ; CLK             ;
;  O[58]    ; CLK        ; 7.412 ; 7.412 ; Rise       ; CLK             ;
;  O[59]    ; CLK        ; 7.438 ; 7.438 ; Rise       ; CLK             ;
;  O[60]    ; CLK        ; 7.041 ; 7.041 ; Rise       ; CLK             ;
;  O[61]    ; CLK        ; 6.914 ; 6.914 ; Rise       ; CLK             ;
;  O[62]    ; CLK        ; 7.422 ; 7.422 ; Rise       ; CLK             ;
;  O[63]    ; CLK        ; 6.691 ; 6.691 ; Rise       ; CLK             ;
; OA[*]     ; CLK        ; 7.183 ; 7.183 ; Rise       ; CLK             ;
;  OA[0]    ; CLK        ; 7.183 ; 7.183 ; Rise       ; CLK             ;
; OE        ; CLK        ; 8.711 ; 8.711 ; Rise       ; CLK             ;
; SA[*]     ; CLK        ; 9.872 ; 9.872 ; Rise       ; CLK             ;
;  SA[0]    ; CLK        ; 9.480 ; 9.480 ; Rise       ; CLK             ;
;  SA[1]    ; CLK        ; 9.872 ; 9.872 ; Rise       ; CLK             ;
; SB[*]     ; CLK        ; 9.816 ; 9.816 ; Rise       ; CLK             ;
;  SB[0]    ; CLK        ; 7.653 ; 7.653 ; Rise       ; CLK             ;
;  SB[1]    ; CLK        ; 9.816 ; 9.816 ; Rise       ; CLK             ;
; ST[*]     ; CLK        ; 7.742 ; 7.742 ; Rise       ; CLK             ;
;  ST[0]    ; CLK        ; 7.742 ; 7.742 ; Rise       ; CLK             ;
; Zero      ; CLK        ; 7.739 ; 7.739 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 4.576 ; 4.576 ; Rise       ; CLK             ;
; En        ; CLK        ; 4.234 ; 4.234 ; Rise       ; CLK             ;
; IE        ; CLK        ; 4.683 ; 4.683 ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 3.693 ; 3.693 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 3.907 ; 3.907 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 3.992 ; 3.992 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 4.116 ; 4.116 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 4.018 ; 4.018 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 3.905 ; 3.905 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 4.096 ; 4.096 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 4.198 ; 4.198 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 4.125 ; 4.125 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 4.091 ; 4.091 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 3.978 ; 3.978 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 4.114 ; 4.114 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 3.931 ; 3.931 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 4.051 ; 4.051 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 4.283 ; 4.283 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 3.911 ; 3.911 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 3.693 ; 3.693 ; Rise       ; CLK             ;
;  O[16]    ; CLK        ; 4.203 ; 4.203 ; Rise       ; CLK             ;
;  O[17]    ; CLK        ; 4.217 ; 4.217 ; Rise       ; CLK             ;
;  O[18]    ; CLK        ; 4.164 ; 4.164 ; Rise       ; CLK             ;
;  O[19]    ; CLK        ; 4.623 ; 4.623 ; Rise       ; CLK             ;
;  O[20]    ; CLK        ; 4.096 ; 4.096 ; Rise       ; CLK             ;
;  O[21]    ; CLK        ; 4.031 ; 4.031 ; Rise       ; CLK             ;
;  O[22]    ; CLK        ; 4.146 ; 4.146 ; Rise       ; CLK             ;
;  O[23]    ; CLK        ; 4.066 ; 4.066 ; Rise       ; CLK             ;
;  O[24]    ; CLK        ; 4.137 ; 4.137 ; Rise       ; CLK             ;
;  O[25]    ; CLK        ; 3.890 ; 3.890 ; Rise       ; CLK             ;
;  O[26]    ; CLK        ; 4.081 ; 4.081 ; Rise       ; CLK             ;
;  O[27]    ; CLK        ; 3.956 ; 3.956 ; Rise       ; CLK             ;
;  O[28]    ; CLK        ; 3.792 ; 3.792 ; Rise       ; CLK             ;
;  O[29]    ; CLK        ; 4.073 ; 4.073 ; Rise       ; CLK             ;
;  O[30]    ; CLK        ; 3.974 ; 3.974 ; Rise       ; CLK             ;
;  O[31]    ; CLK        ; 4.010 ; 4.010 ; Rise       ; CLK             ;
;  O[32]    ; CLK        ; 4.012 ; 4.012 ; Rise       ; CLK             ;
;  O[33]    ; CLK        ; 4.123 ; 4.123 ; Rise       ; CLK             ;
;  O[34]    ; CLK        ; 4.302 ; 4.302 ; Rise       ; CLK             ;
;  O[35]    ; CLK        ; 3.765 ; 3.765 ; Rise       ; CLK             ;
;  O[36]    ; CLK        ; 4.300 ; 4.300 ; Rise       ; CLK             ;
;  O[37]    ; CLK        ; 3.943 ; 3.943 ; Rise       ; CLK             ;
;  O[38]    ; CLK        ; 4.165 ; 4.165 ; Rise       ; CLK             ;
;  O[39]    ; CLK        ; 4.153 ; 4.153 ; Rise       ; CLK             ;
;  O[40]    ; CLK        ; 4.013 ; 4.013 ; Rise       ; CLK             ;
;  O[41]    ; CLK        ; 4.133 ; 4.133 ; Rise       ; CLK             ;
;  O[42]    ; CLK        ; 3.771 ; 3.771 ; Rise       ; CLK             ;
;  O[43]    ; CLK        ; 4.076 ; 4.076 ; Rise       ; CLK             ;
;  O[44]    ; CLK        ; 3.773 ; 3.773 ; Rise       ; CLK             ;
;  O[45]    ; CLK        ; 3.928 ; 3.928 ; Rise       ; CLK             ;
;  O[46]    ; CLK        ; 4.042 ; 4.042 ; Rise       ; CLK             ;
;  O[47]    ; CLK        ; 3.924 ; 3.924 ; Rise       ; CLK             ;
;  O[48]    ; CLK        ; 3.898 ; 3.898 ; Rise       ; CLK             ;
;  O[49]    ; CLK        ; 4.220 ; 4.220 ; Rise       ; CLK             ;
;  O[50]    ; CLK        ; 3.813 ; 3.813 ; Rise       ; CLK             ;
;  O[51]    ; CLK        ; 4.168 ; 4.168 ; Rise       ; CLK             ;
;  O[52]    ; CLK        ; 3.901 ; 3.901 ; Rise       ; CLK             ;
;  O[53]    ; CLK        ; 4.018 ; 4.018 ; Rise       ; CLK             ;
;  O[54]    ; CLK        ; 4.011 ; 4.011 ; Rise       ; CLK             ;
;  O[55]    ; CLK        ; 4.099 ; 4.099 ; Rise       ; CLK             ;
;  O[56]    ; CLK        ; 4.271 ; 4.271 ; Rise       ; CLK             ;
;  O[57]    ; CLK        ; 3.895 ; 3.895 ; Rise       ; CLK             ;
;  O[58]    ; CLK        ; 4.132 ; 4.132 ; Rise       ; CLK             ;
;  O[59]    ; CLK        ; 4.149 ; 4.149 ; Rise       ; CLK             ;
;  O[60]    ; CLK        ; 3.934 ; 3.934 ; Rise       ; CLK             ;
;  O[61]    ; CLK        ; 3.893 ; 3.893 ; Rise       ; CLK             ;
;  O[62]    ; CLK        ; 4.138 ; 4.138 ; Rise       ; CLK             ;
;  O[63]    ; CLK        ; 3.793 ; 3.793 ; Rise       ; CLK             ;
; OA[*]     ; CLK        ; 4.030 ; 4.030 ; Rise       ; CLK             ;
;  OA[0]    ; CLK        ; 4.030 ; 4.030 ; Rise       ; CLK             ;
; OE        ; CLK        ; 4.576 ; 4.576 ; Rise       ; CLK             ;
; SA[*]     ; CLK        ; 4.896 ; 4.896 ; Rise       ; CLK             ;
;  SA[0]    ; CLK        ; 4.896 ; 4.896 ; Rise       ; CLK             ;
;  SA[1]    ; CLK        ; 5.080 ; 5.080 ; Rise       ; CLK             ;
; SB[*]     ; CLK        ; 4.134 ; 4.134 ; Rise       ; CLK             ;
;  SB[0]    ; CLK        ; 4.134 ; 4.134 ; Rise       ; CLK             ;
;  SB[1]    ; CLK        ; 5.025 ; 5.025 ; Rise       ; CLK             ;
; ST[*]     ; CLK        ; 4.248 ; 4.248 ; Rise       ; CLK             ;
;  ST[0]    ; CLK        ; 4.248 ; 4.248 ; Rise       ; CLK             ;
; Zero      ; CLK        ; 3.921 ; 3.921 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 12999    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 12999    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 65    ; 65   ;
; Unconstrained Input Port Paths  ; 65    ; 65   ;
; Unconstrained Output Ports      ; 75    ; 75   ;
; Unconstrained Output Port Paths ; 96    ; 96   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun May 21 10:19:55 2023
Info: Command: quartus_sta topic -c topic
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'topic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -28.114
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -28.114     -2165.363 CLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -234.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.291
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.291      -803.211 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -234.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4557 megabytes
    Info: Processing ended: Sun May 21 10:19:56 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


