=============
随机频率的时钟触发
=============

1. 需求原因
===========

 1. 在原有的基础上，利用随机的时钟脉冲触发伪随机数的产生，从而输出更加具有随机性的随机电平值
 2. 增加了传输的保密性
 3. 对于其他也需要用到随机电平或者随机时钟的工作可以据此思想上改进优化，具有先导性意义

------------------------

2. 预期目标
===========

 1. 实现随机的CLK时钟脉冲（频率随机，持续时间随机）
 2. 触发时钟频率需要小于等于5Mhz（受限于随机电平的输出频率）
 3. 保证能够在上升沿触发伪随机数的产生
 4. 待补充

3. 实现构思
============

由于网上并未有与此相关的实现方案和思想，故以下思考仅为个人观点，如有错误请谅解。
 
 1. 利用FPGA最基础的分频器原理，通过控制分频器的分频数数值的大小进而改变输出频率的大小。
 2. q


