{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "Quartus II" 0 -1 1618345074738 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus II 64-Bit " "Running Quartus II 64-Bit Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition " "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "Quartus II" 0 -1 1618345074739 ""} { "Info" "IQEXE_START_BANNER_TIME" "Tue Apr 13 17:17:54 2021 " "Processing started: Tue Apr 13 17:17:54 2021" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "Quartus II" 0 -1 1618345074739 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "Quartus II" 0 -1 1618345074739 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off ARQ_Lab1 -c ARQ_Lab1 " "Command: quartus_map --read_settings_files=on --write_settings_files=off ARQ_Lab1 -c ARQ_Lab1" {  } {  } 0 0 "Command: %1!s!" 0 0 "Quartus II" 0 -1 1618345074739 ""}
{ "Warning" "WQCU_PARALLEL_NO_LICENSE" "" "Parallel compilation is not licensed and has been disabled" {  } {  } 0 20028 "Parallel compilation is not licensed and has been disabled" 0 0 "Quartus II" 0 -1 1618345075382 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "arq_lab1.bdf 1 1 " "Found 1 design units, including 1 entities, in source file arq_lab1.bdf" { { "Info" "ISGN_ENTITY_NAME" "1 ARQ_Lab1 " "Found entity 1: ARQ_Lab1" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { } } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345075454 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345075454 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "registrador_4_bits.bdf 1 1 " "Found 1 design units, including 1 entities, in source file registrador_4_bits.bdf" { { "Info" "ISGN_ENTITY_NAME" "1 Registrador_4_bits " "Found entity 1: Registrador_4_bits" {  } { { "Registrador_4_bits.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Registrador_4_bits.bdf" { } } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345075458 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345075458 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "memoria_instrucao.sv 1 1 " "Found 1 design units, including 1 entities, in source file memoria_instrucao.sv" { { "Info" "ISGN_ENTITY_NAME" "1 Instrucao_20x10 " "Found entity 1: Instrucao_20x10" {  } { { "Memoria_Instrucao.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 2 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345075462 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345075462 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "memoria_dados.sv 1 1 " "Found 1 design units, including 1 entities, in source file memoria_dados.sv" { { "Info" "ISGN_ENTITY_NAME" "1 Dados_16x4 " "Found entity 1: Dados_16x4" {  } { { "Memoria_dados.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_dados.sv" 2 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345075465 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345075465 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "mux4x1.bdf 1 1 " "Found 1 design units, including 1 entities, in source file mux4x1.bdf" { { "Info" "ISGN_ENTITY_NAME" "1 Mux4x1 " "Found entity 1: Mux4x1" {  } { { "Mux4x1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Mux4x1.bdf" { } } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345075468 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345075468 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "4_bits_demux.bdf 1 1 " "Found 1 design units, including 1 entities, in source file 4_bits_demux.bdf" { { "Info" "ISGN_ENTITY_NAME" "1 4_bits_demux " "Found entity 1: 4_bits_demux" {  } { { "4_bits_demux.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/4_bits_demux.bdf" { } } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345075472 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345075472 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "alu.sv 1 1 " "Found 1 design units, including 1 entities, in source file alu.sv" { { "Info" "ISGN_ENTITY_NAME" "1 ALU " "Found entity 1: ALU" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 2 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345075478 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345075478 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "pc.sv 1 1 " "Found 1 design units, including 1 entities, in source file pc.sv" { { "Info" "ISGN_ENTITY_NAME" "1 PC " "Found entity 1: PC" {  } { { "PC.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/PC.sv" 2 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345075485 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345075485 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "decodificador.sv 1 1 " "Found 1 design units, including 1 entities, in source file decodificador.sv" { { "Info" "ISGN_ENTITY_NAME" "1 Decodificador " "Found entity 1: Decodificador" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 2 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345075492 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345075492 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "register_4_bits.sv 1 1 " "Found 1 design units, including 1 entities, in source file register_4_bits.sv" { { "Info" "ISGN_ENTITY_NAME" "1 Register_4_bits " "Found entity 1: Register_4_bits" {  } { { "Register_4_bits.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Register_4_bits.sv" 2 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345075496 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345075496 ""}
{ "Info" "ISGN_START_ELABORATION_TOP" "ARQ_Lab1 " "Elaborating entity \"ARQ_Lab1\" for the top level hierarchy" {  } {  } 0 12127 "Elaborating entity \"%1!s!\" for the top level hierarchy" 0 0 "Quartus II" 0 -1 1618345075615 ""}
{ "Warning" "WGDFX_PINS_OVERLAP_WARNING" "R3\[3..0\] " "Pin \"R3\[3..0\]\" overlaps another pin, block, or symbol" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 600 456 472 776 "R3\[3..0\]" "" } } } }  } 0 275012 "Pin \"%1!s!\" overlaps another pin, block, or symbol" 0 0 "Quartus II" 0 -1 1618345075628 ""}
{ "Warning" "WGDFX_PINS_OVERLAP_WARNING" "CLK0 " "Pin \"CLK0\" overlaps another pin, block, or symbol" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { -8 176 192 168 "CLK0" "" } } } }  } 0 275012 "Pin \"%1!s!\" overlaps another pin, block, or symbol" 0 0 "Quartus II" 0 -1 1618345075629 ""}
{ "Warning" "WGDFX_PINS_OVERLAP_WARNING" "Q2 " "Pin \"Q2\" overlaps another pin, block, or symbol" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 288 16 32 464 "Q2" "" } } } }  } 0 275012 "Pin \"%1!s!\" overlaps another pin, block, or symbol" 0 0 "Quartus II" 0 -1 1618345075629 ""}
{ "Warning" "WGDFX_SYMBOLS_OVERLAP_WARNING" "Registrador_4_bits inst5 " "Block or symbol \"Registrador_4_bits\" of instance \"inst5\" overlaps another block or symbol" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 120 288 416 216 "inst5" "" } } } }  } 0 275011 "Block or symbol \"%1!s!\" of instance \"%2!s!\" overlaps another block or symbol" 0 0 "Quartus II" 0 -1 1618345075629 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "4_bits_demux 4_bits_demux:Demux_Registradores " "Elaborating entity \"4_bits_demux\" for hierarchy \"4_bits_demux:Demux_Registradores\"" {  } { { "ARQ_Lab1.bdf" "Demux_Registradores" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 176 -104 -8 304 "Demux_Registradores" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345075645 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Decodificador Decodificador:inst19 " "Elaborating entity \"Decodificador\" for hierarchy \"Decodificador:inst19\"" {  } { { "ARQ_Lab1.bdf" "inst19" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 672 -456 -88 944 "inst19" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345075649 ""}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "S0 Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"S0\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345075651 "|ARQ_Lab1|Decodificador:inst19"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "S1 Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"S1\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345075651 "|ARQ_Lab1|Decodificador:inst19"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "A0 Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"A0\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345075651 "|ARQ_Lab1|Decodificador:inst19"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "A1 Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"A1\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345075651 "|ARQ_Lab1|Decodificador:inst19"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "endereco_dados Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"endereco_dados\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345075651 "|ARQ_Lab1|Decodificador:inst19"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "endereco_Salto Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"endereco_Salto\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345075651 "|ARQ_Lab1|Decodificador:inst19"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "Const_in Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"Const_in\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345075651 "|ARQ_Lab1|Decodificador:inst19"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "B0 Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"B0\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345075651 "|ARQ_Lab1|Decodificador:inst19"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "B1 Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"B1\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345075651 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "B1 Decodificador.sv(16) " "Inferred latch for \"B1\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075651 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "B0 Decodificador.sv(16) " "Inferred latch for \"B0\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075651 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Const_in\[0\] Decodificador.sv(16) " "Inferred latch for \"Const_in\[0\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075651 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Const_in\[1\] Decodificador.sv(16) " "Inferred latch for \"Const_in\[1\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075651 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Const_in\[2\] Decodificador.sv(16) " "Inferred latch for \"Const_in\[2\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075651 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Const_in\[3\] Decodificador.sv(16) " "Inferred latch for \"Const_in\[3\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075651 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_Salto\[0\] Decodificador.sv(16) " "Inferred latch for \"endereco_Salto\[0\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075652 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_Salto\[1\] Decodificador.sv(16) " "Inferred latch for \"endereco_Salto\[1\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075652 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_Salto\[2\] Decodificador.sv(16) " "Inferred latch for \"endereco_Salto\[2\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075652 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_Salto\[3\] Decodificador.sv(16) " "Inferred latch for \"endereco_Salto\[3\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075652 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_Salto\[4\] Decodificador.sv(16) " "Inferred latch for \"endereco_Salto\[4\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075652 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_dados\[0\] Decodificador.sv(16) " "Inferred latch for \"endereco_dados\[0\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075652 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_dados\[1\] Decodificador.sv(16) " "Inferred latch for \"endereco_dados\[1\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075652 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_dados\[2\] Decodificador.sv(16) " "Inferred latch for \"endereco_dados\[2\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075652 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_dados\[3\] Decodificador.sv(16) " "Inferred latch for \"endereco_dados\[3\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075652 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "A1 Decodificador.sv(16) " "Inferred latch for \"A1\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075652 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "A0 Decodificador.sv(16) " "Inferred latch for \"A0\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075652 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "S1 Decodificador.sv(16) " "Inferred latch for \"S1\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075652 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "S0 Decodificador.sv(16) " "Inferred latch for \"S0\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075652 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "ALU ALU:inst1 " "Elaborating entity \"ALU\" for hierarchy \"ALU:inst1\"" {  } { { "ARQ_Lab1.bdf" "inst1" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 712 672 816 872 "inst1" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345075655 ""}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "G ALU.sv(13) " "Verilog HDL Always Construct warning at ALU.sv(13): inferring latch(es) for variable \"G\", which holds its previous value in one or more paths through the always construct" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345075657 "|ARQ_Lab1|ALU:inst1"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "G\[0\] ALU.sv(13) " "Inferred latch for \"G\[0\]\" at ALU.sv(13)" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075658 "|ARQ_Lab1|ALU:inst1"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "G\[1\] ALU.sv(13) " "Inferred latch for \"G\[1\]\" at ALU.sv(13)" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075658 "|ARQ_Lab1|ALU:inst1"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "G\[2\] ALU.sv(13) " "Inferred latch for \"G\[2\]\" at ALU.sv(13)" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075658 "|ARQ_Lab1|ALU:inst1"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "G\[3\] ALU.sv(13) " "Inferred latch for \"G\[3\]\" at ALU.sv(13)" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345075658 "|ARQ_Lab1|ALU:inst1"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Mux4x1 Mux4x1:MuxA " "Elaborating entity \"Mux4x1\" for hierarchy \"Mux4x1:MuxA\"" {  } { { "ARQ_Lab1.bdf" "MuxA" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 360 560 688 520 "MuxA" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345075660 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "BUSMUX Mux4x1:MuxA\|BUSMUX:inst2 " "Elaborating entity \"BUSMUX\" for hierarchy \"Mux4x1:MuxA\|BUSMUX:inst2\"" {  } { { "Mux4x1.bdf" "inst2" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Mux4x1.bdf" { { 144 688 800 232 "inst2" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345075696 ""}
{ "Info" "ISGN_ELABORATION_HEADER" "Mux4x1:MuxA\|BUSMUX:inst2 " "Elaborated megafunction instantiation \"Mux4x1:MuxA\|BUSMUX:inst2\"" {  } { { "Mux4x1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Mux4x1.bdf" { { 144 688 800 232 "inst2" "" } } } }  } 0 12130 "Elaborated megafunction instantiation \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345075698 ""}
{ "Info" "ISGN_MEGAFN_PARAM_TOP" "Mux4x1:MuxA\|BUSMUX:inst2 " "Instantiated megafunction \"Mux4x1:MuxA\|BUSMUX:inst2\" with the following parameter:" { { "Info" "ISGN_MEGAFN_PARAM_SUB" "WIDTH 4 " "Parameter \"WIDTH\" = \"4\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345075699 ""}  } { { "Mux4x1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Mux4x1.bdf" { { 144 688 800 232 "inst2" "" } } } }  } 0 12133 "Instantiated megafunction \"%1!s!\" with the following parameter:" 0 0 "Quartus II" 0 -1 1618345075699 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "lpm_mux Mux4x1:MuxA\|BUSMUX:inst2\|lpm_mux:\$00000 " "Elaborating entity \"lpm_mux\" for hierarchy \"Mux4x1:MuxA\|BUSMUX:inst2\|lpm_mux:\$00000\"" {  } { { "busmux.tdf" "\$00000" { Text "c:/altera/13.0sp1/quartus/libraries/megafunctions/busmux.tdf" 43 13 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345075739 ""}
{ "Info" "ISGN_MEGAFN_DESCENDANT" "Mux4x1:MuxA\|BUSMUX:inst2\|lpm_mux:\$00000 Mux4x1:MuxA\|BUSMUX:inst2 " "Elaborated megafunction instantiation \"Mux4x1:MuxA\|BUSMUX:inst2\|lpm_mux:\$00000\", which is child of megafunction instantiation \"Mux4x1:MuxA\|BUSMUX:inst2\"" {  } { { "busmux.tdf" "" { Text "c:/altera/13.0sp1/quartus/libraries/megafunctions/busmux.tdf" 43 13 0 } } { "Mux4x1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Mux4x1.bdf" { { 144 688 800 232 "inst2" "" } } } }  } 0 12131 "Elaborated megafunction instantiation \"%1!s!\", which is child of megafunction instantiation \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345075742 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/mux_omc.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/mux_omc.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 mux_omc " "Found entity 1: mux_omc" {  } { { "db/mux_omc.tdf" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/db/mux_omc.tdf" 22 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345075824 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345075824 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "mux_omc Mux4x1:MuxA\|BUSMUX:inst2\|lpm_mux:\$00000\|mux_omc:auto_generated " "Elaborating entity \"mux_omc\" for hierarchy \"Mux4x1:MuxA\|BUSMUX:inst2\|lpm_mux:\$00000\|mux_omc:auto_generated\"" {  } { { "lpm_mux.tdf" "auto_generated" { Text "c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mux.tdf" 86 3 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345075825 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Registrador_4_bits Registrador_4_bits:inst5 " "Elaborating entity \"Registrador_4_bits\" for hierarchy \"Registrador_4_bits:inst5\"" {  } { { "ARQ_Lab1.bdf" "inst5" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 120 288 416 216 "inst5" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345075848 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Dados_16x4 Dados_16x4:inst7 " "Elaborating entity \"Dados_16x4\" for hierarchy \"Dados_16x4:inst7\"" {  } { { "ARQ_Lab1.bdf" "inst7" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 592 1056 1272 736 "inst7" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345075868 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Instrucao_20x10 Instrucao_20x10:inst14 " "Elaborating entity \"Instrucao_20x10\" for hierarchy \"Instrucao_20x10:inst14\"" {  } { { "ARQ_Lab1.bdf" "inst14" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 728 -664 -584 944 "inst14" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345075915 ""}
{ "Warning" "WVRFX_VERI_2111_UNCONVERTED" "3 0 19 Memoria_Instrucao.sv(9) " "Verilog HDL warning at Memoria_Instrucao.sv(9): number of words (3) in memory file does not match the number of elements in the address range \[0:19\]" {  } { { "Memoria_Instrucao.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 9 0 0 } }  } 0 10850 "Verilog HDL warning at %4!s!: number of words (%1!d!) in memory file does not match the number of elements in the address range \[%2!d!:%3!d!\]" 0 0 "Quartus II" 0 -1 1618345075916 "|ARQ_Lab1|Instrucao_20x10:inst14"}
{ "Warning" "WVRFX_VDB_DRIVERLESS_NET" "RAM.data_a 0 Memoria_Instrucao.sv(7) " "Net \"RAM.data_a\" at Memoria_Instrucao.sv(7) has no driver or initial value, using a default initial value '0'" {  } { { "Memoria_Instrucao.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 0 0 } }  } 0 10030 "Net \"%1!s!\" at %3!s! has no driver or initial value, using a default initial value '%2!c!'" 0 0 "Quartus II" 0 -1 1618345075917 "|ARQ_Lab1|Instrucao_20x10:inst14"}
{ "Warning" "WVRFX_VDB_DRIVERLESS_NET" "RAM.waddr_a 0 Memoria_Instrucao.sv(7) " "Net \"RAM.waddr_a\" at Memoria_Instrucao.sv(7) has no driver or initial value, using a default initial value '0'" {  } { { "Memoria_Instrucao.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 0 0 } }  } 0 10030 "Net \"%1!s!\" at %3!s! has no driver or initial value, using a default initial value '%2!c!'" 0 0 "Quartus II" 0 -1 1618345075917 "|ARQ_Lab1|Instrucao_20x10:inst14"}
{ "Warning" "WVRFX_VDB_DRIVERLESS_NET" "RAM.we_a 0 Memoria_Instrucao.sv(7) " "Net \"RAM.we_a\" at Memoria_Instrucao.sv(7) has no driver or initial value, using a default initial value '0'" {  } { { "Memoria_Instrucao.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 0 0 } }  } 0 10030 "Net \"%1!s!\" at %3!s! has no driver or initial value, using a default initial value '%2!c!'" 0 0 "Quartus II" 0 -1 1618345075917 "|ARQ_Lab1|Instrucao_20x10:inst14"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "PC PC:inst16 " "Elaborating entity \"PC\" for hierarchy \"PC:inst16\"" {  } { { "ARQ_Lab1.bdf" "inst16" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 432 -736 -496 544 "inst16" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345075919 ""}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 5 PC.sv(35) " "Verilog HDL assignment warning at PC.sv(35): truncated value with size 32 to match size of target (5)" {  } { { "PC.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/PC.sv" 35 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Quartus II" 0 -1 1618345075920 "|ARQ_Lab1|PC:inst16"}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 5 PC.sv(40) " "Verilog HDL assignment warning at PC.sv(40): truncated value with size 32 to match size of target (5)" {  } { { "PC.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/PC.sv" 40 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Quartus II" 0 -1 1618345075921 "|ARQ_Lab1|PC:inst16"}
{ "Warning" "WVRFX_L2_VDB_DRIVERLESS_OUTPUT_PORT" "write_memoria PC.sv(7) " "Output port \"write_memoria\" at PC.sv(7) has no driver" {  } { { "PC.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/PC.sv" 7 0 0 } }  } 0 10034 "Output port \"%1!s!\" at %2!s! has no driver" 0 0 "Quartus II" 0 -1 1618345075921 "|ARQ_Lab1|PC:inst16"}
{ "Warning" "WMLS_MLS_CONVERT_TRI_TO_OR_HDR" "" "Tri-state node(s) do not directly drive top-level pin(s)" { { "Warning" "WMLS_MLS_CONVERT_TRI_TO_WIRE" "Dados_16x4:inst7\|dado_out\[0\] " "Converted tri-state buffer \"Dados_16x4:inst7\|dado_out\[0\]\" feeding internal logic into a wire" {  } { { "Memoria_dados.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_dados.sv" 8 -1 0 } }  } 0 13049 "Converted tri-state buffer \"%1!s!\" feeding internal logic into a wire" 0 0 "Quartus II" 0 -1 1618345076066 ""} { "Warning" "WMLS_MLS_CONVERT_TRI_TO_WIRE" "Dados_16x4:inst7\|dado_out\[1\] " "Converted tri-state buffer \"Dados_16x4:inst7\|dado_out\[1\]\" feeding internal logic into a wire" {  } { { "Memoria_dados.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_dados.sv" 8 -1 0 } }  } 0 13049 "Converted tri-state buffer \"%1!s!\" feeding internal logic into a wire" 0 0 "Quartus II" 0 -1 1618345076066 ""} { "Warning" "WMLS_MLS_CONVERT_TRI_TO_WIRE" "Dados_16x4:inst7\|dado_out\[2\] " "Converted tri-state buffer \"Dados_16x4:inst7\|dado_out\[2\]\" feeding internal logic into a wire" {  } { { "Memoria_dados.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_dados.sv" 8 -1 0 } }  } 0 13049 "Converted tri-state buffer \"%1!s!\" feeding internal logic into a wire" 0 0 "Quartus II" 0 -1 1618345076066 ""} { "Warning" "WMLS_MLS_CONVERT_TRI_TO_WIRE" "Dados_16x4:inst7\|dado_out\[3\] " "Converted tri-state buffer \"Dados_16x4:inst7\|dado_out\[3\]\" feeding internal logic into a wire" {  } { { "Memoria_dados.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_dados.sv" 8 -1 0 } }  } 0 13049 "Converted tri-state buffer \"%1!s!\" feeding internal logic into a wire" 0 0 "Quartus II" 0 -1 1618345076066 ""}  } {  } 0 13046 "Tri-state node(s) do not directly drive top-level pin(s)" 0 0 "Quartus II" 0 -1 1618345076066 ""}
{ "Warning" "WCDB_SGATE_CDB_WARN_TRIVIAL_USE_LATCH" "ALU:inst1\|G\[0\] " "LATCH primitive \"ALU:inst1\|G\[0\]\" is permanently enabled" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 -1 0 } }  } 0 14026 "LATCH primitive \"%1!s!\" is permanently enabled" 0 0 "Quartus II" 0 -1 1618345076081 ""}
{ "Warning" "WCDB_SGATE_CDB_WARN_TRIVIAL_USE_LATCH" "ALU:inst1\|G\[1\] " "LATCH primitive \"ALU:inst1\|G\[1\]\" is permanently enabled" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 -1 0 } }  } 0 14026 "LATCH primitive \"%1!s!\" is permanently enabled" 0 0 "Quartus II" 0 -1 1618345076081 ""}
{ "Warning" "WCDB_SGATE_CDB_WARN_TRIVIAL_USE_LATCH" "ALU:inst1\|G\[2\] " "LATCH primitive \"ALU:inst1\|G\[2\]\" is permanently enabled" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 -1 0 } }  } 0 14026 "LATCH primitive \"%1!s!\" is permanently enabled" 0 0 "Quartus II" 0 -1 1618345076081 ""}
{ "Warning" "WCDB_SGATE_CDB_WARN_TRIVIAL_USE_LATCH" "ALU:inst1\|G\[3\] " "LATCH primitive \"ALU:inst1\|G\[3\]\" is permanently enabled" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 -1 0 } }  } 0 14026 "LATCH primitive \"%1!s!\" is permanently enabled" 0 0 "Quartus II" 0 -1 1618345076081 ""}
{ "Warning" "WCDB_SGATE_CDB_WARN_TRIVIAL_USE_LATCH" "ALU:inst1\|G\[0\] " "LATCH primitive \"ALU:inst1\|G\[0\]\" is permanently enabled" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 -1 0 } }  } 0 14026 "LATCH primitive \"%1!s!\" is permanently enabled" 0 0 "Quartus II" 0 -1 1618345076112 ""}
{ "Warning" "WCDB_SGATE_CDB_WARN_TRIVIAL_USE_LATCH" "ALU:inst1\|G\[1\] " "LATCH primitive \"ALU:inst1\|G\[1\]\" is permanently enabled" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 -1 0 } }  } 0 14026 "LATCH primitive \"%1!s!\" is permanently enabled" 0 0 "Quartus II" 0 -1 1618345076112 ""}
{ "Warning" "WCDB_SGATE_CDB_WARN_TRIVIAL_USE_LATCH" "ALU:inst1\|G\[2\] " "LATCH primitive \"ALU:inst1\|G\[2\]\" is permanently enabled" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 -1 0 } }  } 0 14026 "LATCH primitive \"%1!s!\" is permanently enabled" 0 0 "Quartus II" 0 -1 1618345076113 ""}
{ "Warning" "WCDB_SGATE_CDB_WARN_TRIVIAL_USE_LATCH" "ALU:inst1\|G\[3\] " "LATCH primitive \"ALU:inst1\|G\[3\]\" is permanently enabled" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 -1 0 } }  } 0 14026 "LATCH primitive \"%1!s!\" is permanently enabled" 0 0 "Quartus II" 0 -1 1618345076113 ""}
{ "Info" "IINFER_UNINFERRED_RAM_SUMMARY" "2 " "Found 2 instances of uninferred RAM logic" { { "Info" "IINFER_RAM_UNINFERRED_DUE_TO_SIZE" "Instrucao_20x10:inst14\|RAM " "RAM logic \"Instrucao_20x10:inst14\|RAM\" is uninferred due to inappropriate RAM size" {  } { { "Memoria_Instrucao.sv" "RAM" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 -1 0 } }  } 0 276004 "RAM logic \"%1!s!\" is uninferred due to inappropriate RAM size" 0 0 "Quartus II" 0 -1 1618345076149 ""} { "Info" "IINFER_RAM_UNINFERRED_DUE_TO_SIZE" "Dados_16x4:inst7\|RAM " "RAM logic \"Dados_16x4:inst7\|RAM\" is uninferred due to inappropriate RAM size" {  } { { "Memoria_dados.sv" "RAM" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_dados.sv" 10 -1 0 } }  } 0 276004 "RAM logic \"%1!s!\" is uninferred due to inappropriate RAM size" 0 0 "Quartus II" 0 -1 1618345076149 ""}  } {  } 0 276014 "Found %1!d! instances of uninferred RAM logic" 0 0 "Quartus II" 0 -1 1618345076149 ""}
{ "Critical Warning" "WCDB_CDB_LESS_INI_CONTENT" "32 20 C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/db/ARQ_Lab1.ram0_Instrucao_20x10_4903b8a.hdl.mif " "Memory depth (32) in the design file differs from memory depth (20) in the Memory Initialization File \"C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/db/ARQ_Lab1.ram0_Instrucao_20x10_4903b8a.hdl.mif\" -- setting initial value for remaining addresses to 0" {  } {  } 1 127005 "Memory depth (%1!d!) in the design file differs from memory depth (%2!d!) in the Memory Initialization File \"%3!s!\" -- setting initial value for remaining addresses to 0" 0 0 "Quartus II" 0 -1 1618345076150 ""}
{ "Warning" "WCDB_CDB_RAM_MIF_CONTAIN_DONT_CARE" "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/db/ARQ_Lab1.ram0_Instrucao_20x10_4903b8a.hdl.mif " "Memory Initialization File or Hexadecimal (Intel-Format) File \"C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/db/ARQ_Lab1.ram0_Instrucao_20x10_4903b8a.hdl.mif\" contains \"don't care\" values -- overwriting them with 0s" {  } {  } 0 127007 "Memory Initialization File or Hexadecimal (Intel-Format) File \"%1!s!\" contains \"don't care\" values -- overwriting them with 0s" 0 0 "Quartus II" 0 -1 1618345076150 ""}
{ "Info" "IMLS_MLS_DUP_LATCH_INFO_HDR" "" "Duplicate LATCH primitives merged into single LATCH primitive" { { "Info" "IMLS_MLS_DUP_LATCH_INFO" "Decodificador:inst19\|endereco_Salto\[2\] Decodificador:inst19\|endereco_Salto\[1\] " "Duplicate LATCH primitive \"Decodificador:inst19\|endereco_Salto\[2\]\" merged with LATCH primitive \"Decodificador:inst19\|endereco_Salto\[1\]\"" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 -1 0 } }  } 0 13026 "Duplicate LATCH primitive \"%1!s!\" merged with LATCH primitive \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345076532 ""}  } {  } 0 13025 "Duplicate LATCH primitives merged into single LATCH primitive" 0 0 "Quartus II" 0 -1 1618345076532 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "Decodificador:inst19\|S0 " "Latch Decodificador:inst19\|S0 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA PC:inst16\|endereco_instrucao\[0\] " "Ports D and ENA on the latch are fed by the same signal PC:inst16\|endereco_instrucao\[0\]" {  } { { "PC.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/PC.sv" 30 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1618345076533 ""}  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 6 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1618345076533 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "Decodificador:inst19\|A0 " "Latch Decodificador:inst19\|A0 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA PC:inst16\|endereco_instrucao\[0\] " "Ports D and ENA on the latch are fed by the same signal PC:inst16\|endereco_instrucao\[0\]" {  } { { "PC.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/PC.sv" 30 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1618345076534 ""}  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 6 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1618345076534 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "Decodificador:inst19\|B1 " "Latch Decodificador:inst19\|B1 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA PC:inst16\|endereco_instrucao\[0\] " "Ports D and ENA on the latch are fed by the same signal PC:inst16\|endereco_instrucao\[0\]" {  } { { "PC.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/PC.sv" 30 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1618345076534 ""}  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 6 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1618345076534 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "Decodificador:inst19\|B0 " "Latch Decodificador:inst19\|B0 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA PC:inst16\|endereco_instrucao\[0\] " "Ports D and ENA on the latch are fed by the same signal PC:inst16\|endereco_instrucao\[0\]" {  } { { "PC.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/PC.sv" 30 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1618345076534 ""}  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 6 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1618345076534 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "Decodificador:inst19\|endereco_Salto\[1\] " "Latch Decodificador:inst19\|endereco_Salto\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA PC:inst16\|endereco_instrucao\[0\] " "Ports D and ENA on the latch are fed by the same signal PC:inst16\|endereco_instrucao\[0\]" {  } { { "PC.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/PC.sv" 30 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1618345076534 ""}  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1618345076534 ""}
{ "Warning" "WMLS_MLS_STUCK_PIN_HDR" "" "Output pins are stuck at VCC or GND" { { "Warning" "WMLS_MLS_STUCK_PIN" "CLK2 GND " "Pin \"CLK2\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 296 184 200 472 "CLK2" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|CLK2"} { "Warning" "WMLS_MLS_STUCK_PIN" "CLK3 GND " "Pin \"CLK3\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 440 168 184 616 "CLK3" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|CLK3"} { "Warning" "WMLS_MLS_STUCK_PIN" "Q2 GND " "Pin \"Q2\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 288 16 32 464 "Q2" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|Q2"} { "Warning" "WMLS_MLS_STUCK_PIN" "Q3 GND " "Pin \"Q3\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 432 16 32 608 "Q3" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|Q3"} { "Warning" "WMLS_MLS_STUCK_PIN" "N GND " "Pin \"N\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 824 928 1104 840 "N" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|N"} { "Warning" "WMLS_MLS_STUCK_PIN" "Z GND " "Pin \"Z\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 960 -336 -160 976 "Z" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|Z"} { "Warning" "WMLS_MLS_STUCK_PIN" "S1 GND " "Pin \"S1\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 304 -584 -408 320 "S1" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|S1"} { "Warning" "WMLS_MLS_STUCK_PIN" "Instrucao\[9\] GND " "Pin \"Instrucao\[9\]\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 992 -560 -544 1168 "Instrucao\[9..0\]" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|Instrucao[9]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Instrucao\[5\] GND " "Pin \"Instrucao\[5\]\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 992 -560 -544 1168 "Instrucao\[9..0\]" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|Instrucao[5]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Instrucao\[3\] GND " "Pin \"Instrucao\[3\]\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 992 -560 -544 1168 "Instrucao\[9..0\]" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|Instrucao[3]"} { "Warning" "WMLS_MLS_STUCK_PIN" "R2\[3\] GND " "Pin \"R2\[3\]\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 456 464 480 632 "R2\[3..0\]" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|R2[3]"} { "Warning" "WMLS_MLS_STUCK_PIN" "R2\[2\] GND " "Pin \"R2\[2\]\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 456 464 480 632 "R2\[3..0\]" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|R2[2]"} { "Warning" "WMLS_MLS_STUCK_PIN" "R2\[1\] GND " "Pin \"R2\[1\]\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 456 464 480 632 "R2\[3..0\]" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|R2[1]"} { "Warning" "WMLS_MLS_STUCK_PIN" "R2\[0\] GND " "Pin \"R2\[0\]\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 456 464 480 632 "R2\[3..0\]" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|R2[0]"} { "Warning" "WMLS_MLS_STUCK_PIN" "R3\[3\] GND " "Pin \"R3\[3\]\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 600 456 472 776 "R3\[3..0\]" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|R3[3]"} { "Warning" "WMLS_MLS_STUCK_PIN" "R3\[2\] GND " "Pin \"R3\[2\]\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 600 456 472 776 "R3\[3..0\]" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|R3[2]"} { "Warning" "WMLS_MLS_STUCK_PIN" "R3\[1\] GND " "Pin \"R3\[1\]\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 600 456 472 776 "R3\[3..0\]" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|R3[1]"} { "Warning" "WMLS_MLS_STUCK_PIN" "R3\[0\] GND " "Pin \"R3\[0\]\" is stuck at GND" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 600 456 472 776 "R3\[3..0\]" "" } } } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1618345076582 "|ARQ_Lab1|R3[0]"}  } {  } 0 13024 "Output pins are stuck at VCC or GND" 0 0 "Quartus II" 0 -1 1618345076582 ""}
{ "Info" "ISCL_SCL_LOST_FANOUT_MSG_HDR" "1 " "1 registers lost all their fanouts during netlist optimizations." {  } {  } 0 17049 "%1!d! registers lost all their fanouts during netlist optimizations." 0 0 "Quartus II" 0 -1 1618345076636 ""}
{ "Info" "IBPM_HARD_BLOCK_PARTITION_CREATED" "hard_block:auto_generated_inst " "Generating hard_block partition \"hard_block:auto_generated_inst\"" { { "Info" "IBPM_HARD_BLOCK_PARTITION_NODE" "0 0 0 0 0 " "Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL" {  } {  } 0 16011 "Adding %1!d! node(s), including %2!d! DDIO, %3!d! PLL, %4!d! transceiver and %5!d! LCELL" 0 0 "Quartus II" 0 -1 1618345076846 ""}  } {  } 0 16010 "Generating hard_block partition \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345076846 ""}
{ "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN_HDR" "4 " "Design contains 4 input pin(s) that do not drive logic" { { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Externo3 " "No output dependent on input pin \"Externo3\"" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 1240 552 728 1256 "Externo3" "" } } } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345076925 "|ARQ_Lab1|Externo3"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Externo2 " "No output dependent on input pin \"Externo2\"" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 1208 552 728 1224 "Externo2" "" } } } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345076925 "|ARQ_Lab1|Externo2"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Externo1 " "No output dependent on input pin \"Externo1\"" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 1176 552 728 1192 "Externo1" "" } } } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345076925 "|ARQ_Lab1|Externo1"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Externo0 " "No output dependent on input pin \"Externo0\"" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 1144 552 728 1160 "Externo0" "" } } } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345076925 "|ARQ_Lab1|Externo0"}  } {  } 0 21074 "Design contains %1!d! input pin(s) that do not drive logic" 0 0 "Quartus II" 0 -1 1618345076925 ""}
{ "Info" "ICUT_CUT_TM_SUMMARY" "111 " "Implemented 111 device resources after synthesis - the final resource count might be different" { { "Info" "ICUT_CUT_TM_IPINS" "6 " "Implemented 6 input pins" {  } {  } 0 21058 "Implemented %1!d! input pins" 0 0 "Quartus II" 0 -1 1618345076927 ""} { "Info" "ICUT_CUT_TM_OPINS" "45 " "Implemented 45 output pins" {  } {  } 0 21059 "Implemented %1!d! output pins" 0 0 "Quartus II" 0 -1 1618345076927 ""} { "Info" "ICUT_CUT_TM_LCELLS" "60 " "Implemented 60 logic cells" {  } {  } 0 21061 "Implemented %1!d! logic cells" 0 0 "Quartus II" 0 -1 1618345076927 ""}  } {  } 0 21057 "Implemented %1!d! device resources after synthesis - the final resource count might be different" 0 0 "Quartus II" 0 -1 1618345076927 ""}
{ "Info" "IQEXE_ERROR_COUNT" "Analysis & Synthesis 0 s 71 s Quartus II 64-Bit " "Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 71 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "4599 " "Peak virtual memory: 4599 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "Quartus II" 0 -1 1618345076977 ""} { "Info" "IQEXE_END_BANNER_TIME" "Tue Apr 13 17:17:56 2021 " "Processing ended: Tue Apr 13 17:17:56 2021" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "Quartus II" 0 -1 1618345076977 ""} { "Info" "IQEXE_ELAPSED_TIME" "00:00:02 " "Elapsed time: 00:00:02" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "Quartus II" 0 -1 1618345076977 ""} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:02 " "Total CPU time (on all processors): 00:00:02" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "Quartus II" 0 -1 1618345076977 ""}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Quartus II" 0 -1 1618345076977 ""}
