> [!toc] *Table of Contents*
> ```toc

## 1 Short Intro and Core Concepts

> [!WARNING] **Single-Cycle Limitation Recap**
> החיסרון המרכזי של ==המעבד החד-מחזורי== (Single Cycle) הוא שמחזור השעון שלו חייב להיות ארוך מספיק כדי להכיל את ==הפקודה האיטית ביותר== (לרוב ==`lw`==). כתוצאה מכך, פקודות מהירות יותר מבזבזות זמן ומחכות לסוף המחזור הארוך, מה שפוגע בביצועים הכוללים. בנוסף, יש ==כפילות מיותרת של חומרה== (כמו Adders) ו==שימוש לא יעיל ברכיבים== (כל רכיב פועל רק פעם אחת במחזור).

הרעיון הבסיסי במעבד רב-מחזורי הוא לחלק את ביצוע הפקודות לשלבים קטנים יותר, כאשר כל שלב מתבצע במחזור שעון אחד. זה מאפשר ==מחזור שעון קצר יותר== (תדר גבוה יותר) שנקבע על ידי השלב האיטי ביותר, ו==מספר מחזורים משתנה לפקודה (Variable CPI)==. למרות שה-CPI הממוצע גבוה מ-1, זמן הביצוע הכולל יכול להיות נמוך יותר בזכות תדר השעון הגבוה.

## 2 🏃‍♂️ הרעיון הבסיסי והמוטיבציה

### 2.1 הרעיון המרכזי - Variable Clock Time

*   לחלק את ביצוע כל פקודה למספר **שלבים קטנים יותר**, כאשר כל שלב כזה מתבצע במחזור שעון **אחד**.
*   **מחזור שעון קצר יותר**: אורך מחזור השעון נקבע כעת על פי השלב **האיטי ביותר מבין השלבים הבודדים** (ולא על פי הפקודה השלמה האיטית ביותר). זה מאפשר **תדר שעון גבוה יותר**.
*   **מספר מחזורים משתנה לפקודה (Variable CPI)**: פקודות שונות יכולות לקחת מספר שונה של מחזורי שעון (שלבים) להשלמתן.
    *   `add` / R-Type: 4 מחזורים (IF, ID, EX, WB)
    *   `lw`: 5 מחזורים (IF, ID, EX, MEM, WB)
    *   `sw`: 4 מחזורים (IF, ID, EX, MEM)
    *   `beq`: 3 מחזורים (IF, ID, EX)
    *   `j`: 3 מחזורים (IF, ID, EX)

> [!tip] **אנלוגיה** עיקרון העבודה של מעבד רב-מחזורי
> ממש כמו שאנחנו מחלקים את המשימות שלנו למשימות קטנות כדי להיות יותר פרודוקטיביים, כך מחלק המעבד הרב-מחזורי את הפקודה ל(עד) 5 פקודות קטנות יותר, לפי 5 שלבי הביצוע של פקודה במעבד.

### 2.2 CPI ופוטנציאל לביצועים

*   **CPI ממוצע > 1**: ה-CPI המדויק תלוי בתמהיל הפקודות בתוכנית.
*   **פוטנציאל לביצועים**: למרות שה-CPI הממוצע גבוה יותר, זמן מחזור השעון (CCT) קצר משמעותית, ולכן זמן הביצוע הכולל ($$ CPU \, Time = IC \times CPI \times CCT $$) יכול להיות **נמוך יותר** בהשוואה למעבד החד-מחזורי.
*   השיפור התיאורטי תלוי ביחס בין ה-CCT החדש לישן וב-CPI הממוצע החדש.

## 3 🏗️ שינויים ב-Datapath (נתיב הנתונים)

כדי לאפשר ביצוע רב-מחזורי, נדרשים שינויים בנתיב הנתונים בהשוואה למודל החד-מחזורי. נתיב הנתונים הרב-מחזורי כולל שימוש חוזר ברכיבים והוספת רגיסטרי ביניים ו-MUXים.

### 3.1 שימוש חוזר בחומרה (Hardware Reuse)

*   **זיכרון יחיד**: משמש גם להבאת פקודות (IF) וגם לגישה לנתונים (MEM).
*   **ALU יחיד**: משמש לחישובים שונים בשלבים שונים (PC+4, כתובת Branch, כתובת זיכרון, פעולה אריתמטית/לוגית).
*   **אין צורך ב-Adders ייעודיים** ל-PC ול-Branch.

### 3.2 רגיסטרי ביניים (Intermediate Registers)

נדרשים רגיסטרים **בין השלבים** כדי לשמור תוצאות עבור השלב הבא. נכתבים בסוף כל מחזור שעון.

*   **`IR (Instruction Register)`**: שומר את הפקודה (אחרי IF).
*   **`MDR (Memory Data Register)`**: שומר נתון שנקרא מהזיכרון (אחרי MEM ב-`lw`).
*   **`A`, `B`**: שומרים ערכים מה-Register File (אחרי ID).
*   **`ALUOut`**: שומר את תוצאת ה-ALU (אחרי EX).

> [!NOTE] **State Elements**
> רכיבי המצב העיקריים הם: PC, Register File, Memory, והרגיסטרים הזמניים (IR, MDR, A, B, ALUOut).

### 3.3 הוספת MUXים

*   נדרשים MUXים נוספים לניתוב נתונים נכון לרכיבים משותפים (ALU, Memory, Register File) בכל שלב.
* ? למה? כי אין לנו חזרות של רכיבי חומרה. יש ALU אחד, רכיב Memory אחד. נטרלנו חזרות, אז צריך להכניס MUXים שישלטו ויקבעו מה התפקיד/ייעוד של הרכיב ברגע נתון.

## 4 🚦 שלבי ביצוע פקודות (מחזורים)

פקודות שונות עוברות רצף שונה של שלבים (מצבים במכונת המצבים של הבקרה).

### 4.1 שלב 1: Instruction Fetch (IF) - משותף

1. ##### ==שלב 1: הבאת פקודה (IF)==
   `IR = Memory[PC]`.
2. ##### ==שלב 2: עדכון מונה התוכנית (PC)==
   `PC = PC + 4` (באמצעות ה-ALU).
3. מעבר לשלב הבא (ID).

### 4.2 שלב 2: Instruction Decode / Register Fetch (ID) - משותף

1. ##### ==שלב 1: פענוח פקודה==
   פענוח `IR`.
2. ##### ==שלב 2: קריאת רגיסטרים==
   `A = Reg[IR[25:21]]` (קריאת rs).
   `B = Reg[IR[20:16]]` (קריאת rt).
3. ##### ==שלב 3: חישוב יעד Branch==
   `ALUOut = PC + (signExtend(IR[15:0]) << 2)`.
4. מעבר לשלב הבא בהתאם ל-Opcode.

> [!TIP] **Speculative Branch Target Calculation**
> חישוב כתובת היעד של ה-Branch כבר בשלב ID חוסך זמן אם ה-Branch אכן נלקח.

### 4.3 שלב 3: Execute (EX) - תלוי פקודה

*   **R-Type**:
    1. ##### ==שלב 1: ביצוע ALU עבור R-Type==
       `ALUOut = A funct B`.
    2. מעבר לשלב 4 (R-Type).
*   **Load/Store**:
    1. ##### ==שלב 1: חישוב כתובת זיכרון==
       `ALUOut = A + signExtend(IR[15:0])`.
    2. מעבר לשלב 4 (Mem Access).
*   **Branch (`beq`)**:
    1. ##### ==שלב 1: בדיקת תנאי Branch==
       `if (A == B) PC = ALUOut`.
    2. מעבר לשלב 1 (IF).
*   **Jump (`j`)**:
    1. ##### ==שלב 1: חישוב יעד Jump ועדכון PC==
       `PC = PC[31:28] | (IR[25:0] << 2)`.
    2. מעבר לשלב 1 (IF).

### 4.4 שלב 4: Memory Access / R-Type Completion (MEM) - תלוי פקודה

*   **Load (`lw`)**:
    1. ##### ==שלב 1: קריאה מהזיכרון==
       `MDR = Memory[ALUOut]`.
    2. מעבר לשלב 5.
*   **Store (`sw`)**:
    1. ##### ==שלב 1: כתיבה לזיכרון==
       `Memory[ALUOut] = B`.
    2. מעבר לשלב 1 (IF).
*   **R-Type**:
    1. ##### ==שלב 1: כתיבה לרגיסטר (R-Type)==
       `Reg[IR[15:11]] = ALUOut`.
    2. מעבר לשלב 1 (IF).

### 4.5 שלב 5: Write Back (WB) - עבור Load בלבד

*   **Load (`lw`)**:
    1. ##### ==שלב 1: כתיבה לרגיסטר (Load)==
       `Reg[IR[20:16]] = MDR`.
    2. מעבר לשלב 1 (IF).

## 5 🧠 יחידת הבקרה (Control Unit)

*   **מימוש**: **מכונת מצבים סופית (Finite State Machine - FSM)**.
*   **מצבים**: כל שלב/צירוף שלבים הוא מצב ב-FSM.
*   **כניסות**: ה-**Opcode** (וקלט נוסף כמו דגל Zero).
*   **יציאות**: **כל** אותות הבקרה ל-Datapath, נקבעים **לפי המצב הנוכחי**.
*   **מעברים**: נקבעים ע"י המצב הנוכחי וה-Opcode (או דגלי סטטוס).
*   **מימוש פיזי**: ROM, PLA, או לוגיקה קווית.

> [!NOTE] **FSM Complexity**
> הבקרה הרב-מחזורית מורכבת יותר מהחד-מחזורית כי היא תלויה במצב (השלב הנוכחי).

## 6 ✅ סיכום וביצועים

*   **יתרונות**:
    *   **מחזור שעון קצר יותר** (תדר גבוה יותר).
    *   **שימוש יעיל יותר בחומרה** (שימוש חוזר ב-ALU ובזיכרון).
*   **חסרונות**:
    *   **CPI ממוצע > 1**.
    *   **בקרה מורכבת יותר** (FSM).
    *   **רגיסטרי ביניים** מוסיפים חומרה והשהיה.
*   **השוואה ל-Single Cycle**: לרוב מהיר יותר בזמן ביצוע כולל, למרות CPI גבוה יותר, בזכות ה-CCT הקצר.
*   **הכנה ל-Pipeline**: עדיין לא מנצל את החומרה במלואה בכל מחזור, מה שמוביל לרעיון ה-Pipelining.

להלן זמני ביצוע לדוגמה עבור שלבי פקודה שונים:

| Ins.   | I-fetch | Decode | Execute | Memory | Write Back | Total |
| :----- | :------ | :----- | :------ | :----- | :--------- | :---- |
| R-Type | 20ns    | 5ns    | 10ns    |        | 5ns        | 40ns  |
| lw     | 20ns    | 5ns    | 10ns    | 20ns   | 5ns        | 60ns  |
| sw     | 20ns    | 5ns    | 10ns    | 20ns   |            | 55ns  |
| branch | 20ns    | 5ns    | 10ns    |        |            | 35ns  |
| jump   | 20ns    |        |         |        |            | 20ns  |
|        |         |        |         |        |            |       |
