TimeQuest Timing Analyzer report for kekongmusic
Sat Jun 03 20:01:19 2017
Quartus II Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 12. Slow 1200mV 85C Model Setup: 'CLK_GEN:inst7|CLK4_1'
 13. Slow 1200mV 85C Model Setup: 'CLK_GEN:inst7|CLK1M_1'
 14. Slow 1200mV 85C Model Setup: 'CLK_GEN:inst7|CLK200_1'
 15. Slow 1200mV 85C Model Setup: 'CLK_GEN:inst7|CLK10K_1'
 16. Slow 1200mV 85C Model Setup: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'
 17. Slow 1200mV 85C Model Setup: 'CLK'
 18. Slow 1200mV 85C Model Hold: 'CLK_GEN:inst7|CLK200_1'
 19. Slow 1200mV 85C Model Hold: 'CLK_GEN:inst7|CLK10K_1'
 20. Slow 1200mV 85C Model Hold: 'CLK_GEN:inst7|CLK1M_1'
 21. Slow 1200mV 85C Model Hold: 'CLK'
 22. Slow 1200mV 85C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 23. Slow 1200mV 85C Model Hold: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'
 24. Slow 1200mV 85C Model Hold: 'CLK_GEN:inst7|CLK4_1'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK4_1'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK1M_1'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK10K_1'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK200_1'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Slow 1200mV 85C Model Metastability Report
 39. Slow 1200mV 0C Model Fmax Summary
 40. Slow 1200mV 0C Model Setup Summary
 41. Slow 1200mV 0C Model Hold Summary
 42. Slow 1200mV 0C Model Recovery Summary
 43. Slow 1200mV 0C Model Removal Summary
 44. Slow 1200mV 0C Model Minimum Pulse Width Summary
 45. Slow 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 46. Slow 1200mV 0C Model Setup: 'CLK_GEN:inst7|CLK4_1'
 47. Slow 1200mV 0C Model Setup: 'CLK_GEN:inst7|CLK1M_1'
 48. Slow 1200mV 0C Model Setup: 'CLK_GEN:inst7|CLK200_1'
 49. Slow 1200mV 0C Model Setup: 'CLK_GEN:inst7|CLK10K_1'
 50. Slow 1200mV 0C Model Setup: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'
 51. Slow 1200mV 0C Model Setup: 'CLK'
 52. Slow 1200mV 0C Model Hold: 'CLK_GEN:inst7|CLK200_1'
 53. Slow 1200mV 0C Model Hold: 'CLK_GEN:inst7|CLK10K_1'
 54. Slow 1200mV 0C Model Hold: 'CLK_GEN:inst7|CLK1M_1'
 55. Slow 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 56. Slow 1200mV 0C Model Hold: 'CLK'
 57. Slow 1200mV 0C Model Hold: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'
 58. Slow 1200mV 0C Model Hold: 'CLK_GEN:inst7|CLK4_1'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK4_1'
 60. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK1M_1'
 61. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK10K_1'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK200_1'
 63. Slow 1200mV 0C Model Minimum Pulse Width: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'
 64. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 65. Slow 1200mV 0C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Slow 1200mV 0C Model Metastability Report
 73. Fast 1200mV 0C Model Setup Summary
 74. Fast 1200mV 0C Model Hold Summary
 75. Fast 1200mV 0C Model Recovery Summary
 76. Fast 1200mV 0C Model Removal Summary
 77. Fast 1200mV 0C Model Minimum Pulse Width Summary
 78. Fast 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 79. Fast 1200mV 0C Model Setup: 'CLK_GEN:inst7|CLK4_1'
 80. Fast 1200mV 0C Model Setup: 'CLK_GEN:inst7|CLK1M_1'
 81. Fast 1200mV 0C Model Setup: 'CLK_GEN:inst7|CLK200_1'
 82. Fast 1200mV 0C Model Setup: 'CLK_GEN:inst7|CLK10K_1'
 83. Fast 1200mV 0C Model Setup: 'CLK'
 84. Fast 1200mV 0C Model Setup: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'
 85. Fast 1200mV 0C Model Hold: 'CLK_GEN:inst7|CLK10K_1'
 86. Fast 1200mV 0C Model Hold: 'CLK_GEN:inst7|CLK200_1'
 87. Fast 1200mV 0C Model Hold: 'CLK'
 88. Fast 1200mV 0C Model Hold: 'CLK_GEN:inst7|CLK1M_1'
 89. Fast 1200mV 0C Model Hold: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'
 90. Fast 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 91. Fast 1200mV 0C Model Hold: 'CLK_GEN:inst7|CLK4_1'
 92. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK4_1'
 93. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK1M_1'
 94. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK10K_1'
 95. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK200_1'
 96. Fast 1200mV 0C Model Minimum Pulse Width: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'
 97. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 98. Fast 1200mV 0C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 99. Setup Times
100. Hold Times
101. Clock to Output Times
102. Minimum Clock to Output Times
103. Propagation Delay
104. Minimum Propagation Delay
105. Fast 1200mV 0C Model Metastability Report
106. Multicorner Timing Analysis Summary
107. Setup Times
108. Hold Times
109. Clock to Output Times
110. Minimum Clock to Output Times
111. Progagation Delay
112. Minimum Progagation Delay
113. Board Trace Model Assignments
114. Input Transition Times
115. Slow Corner Signal Integrity Metrics
116. Fast Corner Signal Integrity Metrics
117. Setup Transfers
118. Hold Transfers
119. Report TCCS
120. Report RSKM
121. Unconstrained Paths
122. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition ;
; Revision Name      ; kekongmusic                                                    ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C10E144C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+---------------------------------------------------------------------------------------------------------+
; Clock Name                                                                                          ; Type      ; Period   ; Frequency  ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                              ; Targets                                                                                                 ;
+-----------------------------------------------------------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+---------------------------------------------------------------------------------------------------------+
; CLK                                                                                                 ; Base      ; 50.000   ; 20.0 MHz   ; 0.000 ; 25.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { CLK }                                                                                                 ;
; CLK_GEN:inst7|CLK1M_1                                                                               ; Base      ; 1.000    ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { CLK_GEN:inst7|CLK1M_1 }                                                                               ;
; CLK_GEN:inst7|CLK4_1                                                                                ; Base      ; 1.000    ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { CLK_GEN:inst7|CLK4_1 }                                                                                ;
; CLK_GEN:inst7|CLK10K_1                                                                              ; Base      ; 1.000    ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { CLK_GEN:inst7|CLK10K_1 }                                                                              ;
; CLK_GEN:inst7|CLK200_1                                                                              ; Base      ; 1.000    ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { CLK_GEN:inst7|CLK200_1 }                                                                              ;
; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; Generated ; 1000.000 ; 1.0 MHz    ; 0.000 ; 500.000 ; 50.00      ; 20        ; 1           ;       ;        ;           ;            ; false    ; CLK    ; inst3|altpll_component|auto_generated|pll1|inclk[0] ; { inst3|altpll_component|auto_generated|pll1|clk[0] }                                                   ;
; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Base      ; 1.000    ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] } ;
+-----------------------------------------------------------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+---------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                                                                 ;
+------------+-----------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                                          ; Note                                                          ;
+------------+-----------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
; 143.43 MHz ; 143.43 MHz      ; CLK_GEN:inst7|CLK4_1                                                                                ;                                                               ;
; 192.83 MHz ; 192.83 MHz      ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ;                                                               ;
; 288.35 MHz ; 288.35 MHz      ; CLK_GEN:inst7|CLK1M_1                                                                               ;                                                               ;
; 304.6 MHz  ; 250.0 MHz       ; CLK                                                                                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 342.58 MHz ; 342.58 MHz      ; CLK_GEN:inst7|CLK200_1                                                                              ;                                                               ;
; 375.52 MHz ; 375.52 MHz      ; CLK_GEN:inst7|CLK10K_1                                                                              ;                                                               ;
; 730.46 MHz ; 402.09 MHz      ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                                                           ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                               ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; -12.310 ; -130.573      ;
; CLK_GEN:inst7|CLK4_1                                                                                ; -5.972  ; -38.939       ;
; CLK_GEN:inst7|CLK1M_1                                                                               ; -2.468  ; -9.707        ;
; CLK_GEN:inst7|CLK200_1                                                                              ; -1.919  ; -8.213        ;
; CLK_GEN:inst7|CLK10K_1                                                                              ; -1.663  ; -7.775        ;
; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; -0.369  ; -0.369        ;
; CLK                                                                                                 ; 0.002   ; 0.000         ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                                                           ;
+-----------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------+--------+---------------+
; CLK_GEN:inst7|CLK200_1                                                                              ; -0.283 ; -0.283        ;
; CLK_GEN:inst7|CLK10K_1                                                                              ; -0.266 ; -0.266        ;
; CLK_GEN:inst7|CLK1M_1                                                                               ; -0.154 ; -0.154        ;
; CLK                                                                                                 ; -0.124 ; -0.124        ;
; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; -0.009 ; -0.009        ;
; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 0.014  ; 0.000         ;
; CLK_GEN:inst7|CLK4_1                                                                                ; 0.656  ; 0.000         ;
+-----------------------------------------------------------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                                             ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                               ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+
; CLK_GEN:inst7|CLK4_1                                                                                ; -3.201  ; -36.596       ;
; CLK_GEN:inst7|CLK1M_1                                                                               ; -1.487  ; -10.409       ;
; CLK_GEN:inst7|CLK10K_1                                                                              ; -1.487  ; -8.922        ;
; CLK_GEN:inst7|CLK200_1                                                                              ; -1.487  ; -8.922        ;
; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; -1.487  ; -1.544        ;
; CLK                                                                                                 ; 24.790  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; 499.718 ; 0.000         ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                  ;
+---------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                     ; To Node                                                                                              ; Launch Clock                                                                                        ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -12.310 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.964     ; 9.287      ;
; -12.027 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.964     ; 9.004      ;
; -11.935 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.964     ; 8.912      ;
; -11.902 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.964     ; 8.879      ;
; -11.775 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.964     ; 8.752      ;
; -11.730 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.964     ; 8.707      ;
; -11.651 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.964     ; 8.628      ;
; -11.645 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.964     ; 8.622      ;
; -11.569 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.964     ; 8.546      ;
; -11.202 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.964     ; 8.179      ;
; -11.197 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.964     ; 8.174      ;
; -10.952 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.980     ; 7.913      ;
; -10.669 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.980     ; 7.630      ;
; -10.577 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.980     ; 7.538      ;
; -10.417 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.980     ; 7.378      ;
; -10.372 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.980     ; 7.333      ;
; -10.362 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.980     ; 7.323      ;
; -10.346 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.980     ; 7.307      ;
; -10.240 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.980     ; 7.201      ;
; -10.195 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.980     ; 7.156      ;
; -10.141 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.980     ; 7.102      ;
; -10.133 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.980     ; 7.094      ;
; -1.640  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 2.427      ;
; -1.630  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|inst1                                                                                     ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.055      ; 2.397      ;
; -1.494  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 2.281      ;
; -1.464  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 2.251      ;
; -1.348  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 2.135      ;
; -1.318  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 2.105      ;
; -1.289  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|inst1                                                                                     ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.055      ; 2.556      ;
; -1.202  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 1.989      ;
; -1.172  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 1.959      ;
; -1.123  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 2.410      ;
; -1.093  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 2.380      ;
; -1.056  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 1.843      ;
; -1.026  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 1.813      ;
; -0.977  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 2.264      ;
; -0.947  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 2.234      ;
; -0.880  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 1.667      ;
; -0.831  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 2.118      ;
; -0.801  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 2.088      ;
; -0.685  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 1.972      ;
; -0.655  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 1.942      ;
; -0.539  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 1.826      ;
; -0.509  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 1.796      ;
; -0.471  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 1.258      ;
; 0.123   ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 1.164      ;
; 497.407 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.101     ; 2.493      ;
; 497.493 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.101     ; 2.407      ;
; 497.550 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.101     ; 2.350      ;
; 497.635 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.101     ; 2.265      ;
; 497.696 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.101     ; 2.204      ;
; 497.781 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.101     ; 2.119      ;
; 497.811 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.060     ; 2.130      ;
; 497.811 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.060     ; 2.130      ;
; 497.811 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.060     ; 2.130      ;
; 497.811 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.060     ; 2.130      ;
; 497.811 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.060     ; 2.130      ;
; 497.811 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.060     ; 2.130      ;
; 497.811 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.060     ; 2.130      ;
; 497.811 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.060     ; 2.130      ;
; 497.811 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.060     ; 2.130      ;
; 497.811 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.060     ; 2.130      ;
; 497.811 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.060     ; 2.130      ;
; 497.846 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.101     ; 2.054      ;
; 497.928 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.101     ; 1.972      ;
; 497.992 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.101     ; 1.908      ;
; 498.074 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10]          ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.101     ; 1.826      ;
; 997.397 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.523      ;
; 997.540 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.380      ;
; 997.543 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.377      ;
; 997.573 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.347      ;
; 997.630 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.290      ;
; 997.659 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.261      ;
; 997.686 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.234      ;
; 997.686 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.234      ;
; 997.689 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.231      ;
; 997.716 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.204      ;
; 997.719 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.201      ;
; 997.776 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.144      ;
; 997.784 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.136      ;
; 997.801 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.119      ;
; 997.805 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.115      ;
; 997.832 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.088      ;
; 997.832 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.088      ;
; 997.835 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.085      ;
; 997.836 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.084      ;
; 997.862 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.058      ;
; 997.862 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.058      ;
; 997.865 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.055      ;
; 997.922 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.998      ;
; 997.930 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.990      ;
; 997.930 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.990      ;
; 997.947 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.973      ;
; 997.947 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.973      ;
; 997.951 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.969      ;
; 997.978 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.942      ;
; 997.978 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.942      ;
; 997.981 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.939      ;
; 997.982 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.938      ;
; 997.982 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.938      ;
+---------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_GEN:inst7|CLK4_1'                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                             ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -5.972 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.057     ; 6.963      ;
; -2.855 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.775      ;
; -2.855 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.775      ;
; -2.855 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.775      ;
; -2.855 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.775      ;
; -2.855 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.775      ;
; -2.855 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.775      ;
; -2.855 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.775      ;
; -2.855 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.775      ;
; -2.761 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.681      ;
; -2.761 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.681      ;
; -2.761 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.681      ;
; -2.761 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.681      ;
; -2.761 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.681      ;
; -2.761 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.681      ;
; -2.761 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.681      ;
; -2.761 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.681      ;
; -2.714 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.634      ;
; -2.714 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.634      ;
; -2.714 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.634      ;
; -2.714 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.634      ;
; -2.714 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.634      ;
; -2.714 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.634      ;
; -2.714 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.634      ;
; -2.714 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.634      ;
; -2.618 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.538      ;
; -2.618 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.538      ;
; -2.618 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.538      ;
; -2.618 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.538      ;
; -2.618 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.538      ;
; -2.618 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.538      ;
; -2.618 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.538      ;
; -2.618 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.538      ;
; -2.569 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.489      ;
; -2.569 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.489      ;
; -2.569 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.489      ;
; -2.569 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.489      ;
; -2.569 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.489      ;
; -2.569 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.489      ;
; -2.569 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.489      ;
; -2.569 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.489      ;
; -2.482 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.402      ;
; -2.482 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.402      ;
; -2.482 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.402      ;
; -2.482 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.402      ;
; -2.482 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.402      ;
; -2.482 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.402      ;
; -2.482 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.402      ;
; -2.482 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.402      ;
; -2.425 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.345      ;
; -2.425 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.345      ;
; -2.425 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.345      ;
; -2.425 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.345      ;
; -2.425 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.345      ;
; -2.425 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.345      ;
; -2.425 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.345      ;
; -2.425 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.345      ;
; -2.325 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.245      ;
; -2.325 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.245      ;
; -2.325 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.245      ;
; -2.325 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.245      ;
; -2.325 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.245      ;
; -2.325 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.245      ;
; -2.325 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.245      ;
; -2.325 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 3.245      ;
; -1.371 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 2.291      ;
; -1.338 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 2.258      ;
; -1.308 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 2.228      ;
; -1.242 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 2.162      ;
; -1.225 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 2.145      ;
; -1.222 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 2.142      ;
; -1.195 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 2.115      ;
; -1.192 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 2.112      ;
; -1.165 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 2.085      ;
; -1.162 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 2.082      ;
; -1.105 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 2.025      ;
; -1.096 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 2.016      ;
; -1.080 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 2.000      ;
; -1.079 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 1.999      ;
; -1.076 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 1.996      ;
; -1.049 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 1.969      ;
; -1.049 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 1.969      ;
; -1.046 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 1.966      ;
; -1.019 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 1.939      ;
; -1.019 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 1.939      ;
; -1.016 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 1.936      ;
; -0.959 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 1.879      ;
; -0.951 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 1.871      ;
; -0.950 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 1.870      ;
; -0.937 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]        ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.337      ; 2.322      ;
; -0.934 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 1.854      ;
; -0.934 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 1.854      ;
; -0.933 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 1.853      ;
; -0.930 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.081     ; 1.850      ;
; -0.656 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.337      ; 2.041      ;
; -0.641 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.316      ; 2.005      ;
; -0.570 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]        ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.337      ; 1.955      ;
; -0.551 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.316      ; 1.915      ;
; -0.544 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.316      ; 1.908      ;
; -0.446 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.316      ; 1.810      ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_GEN:inst7|CLK1M_1'                                                                                                                     ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+
; -2.468 ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 3.388      ;
; -2.286 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 3.206      ;
; -2.060 ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 2.980      ;
; -1.926 ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 2.846      ;
; -1.831 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 2.751      ;
; -1.826 ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 2.746      ;
; -1.820 ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 2.740      ;
; -1.740 ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 2.660      ;
; -1.686 ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 2.606      ;
; -1.610 ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 2.530      ;
; -1.577 ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 2.497      ;
; -1.562 ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 2.482      ;
; -1.501 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 2.421      ;
; -1.447 ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 2.367      ;
; -1.352 ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 2.272      ;
; -1.332 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 2.252      ;
; -1.275 ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 2.195      ;
; -1.062 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 1.982      ;
; -1.049 ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 1.969      ;
; -1.019 ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 1.939      ;
; -0.940 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 1.860      ;
; -0.917 ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 1.837      ;
; -0.872 ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 1.792      ;
; -0.786 ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 1.706      ;
; -0.738 ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 1.658      ;
; -0.640 ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 1.560      ;
; -0.355 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 1.275      ;
; -0.352 ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 1.272      ;
; -0.334 ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 1.254      ;
; -0.331 ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 1.251      ;
; -0.328 ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 1.248      ;
; -0.311 ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.081     ; 1.231      ;
; 0.058  ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK1M_1 ; 0.500        ; 3.175      ; 3.879      ;
; 0.359  ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; 3.175      ; 4.078      ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_GEN:inst7|CLK200_1'                                                                                                                     ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.919 ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 2.840      ;
; -1.894 ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 2.815      ;
; -1.750 ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 2.671      ;
; -1.641 ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 2.562      ;
; -1.601 ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 2.522      ;
; -1.587 ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 2.508      ;
; -1.568 ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 2.489      ;
; -1.540 ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 2.461      ;
; -1.481 ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 2.402      ;
; -1.450 ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 2.371      ;
; -1.436 ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 2.357      ;
; -1.354 ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 2.275      ;
; -1.084 ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 2.005      ;
; -1.070 ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 1.991      ;
; -1.038 ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 1.959      ;
; -0.977 ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 1.898      ;
; -0.930 ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 1.851      ;
; -0.926 ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 1.847      ;
; -0.898 ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 1.819      ;
; -0.880 ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 1.801      ;
; -0.791 ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 1.712      ;
; -0.733 ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 1.654      ;
; -0.611 ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 1.532      ;
; -0.352 ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 1.273      ;
; -0.339 ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.080     ; 1.260      ;
; 0.262  ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1   ; CLK_GEN:inst7|CLK200_1 ; 0.500        ; 2.289      ; 2.789      ;
; 0.681  ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1   ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; 2.289      ; 2.870      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_GEN:inst7|CLK10K_1'                                                                                                                     ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.663 ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 2.584      ;
; -1.653 ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 2.574      ;
; -1.595 ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 2.516      ;
; -1.515 ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 2.436      ;
; -1.498 ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 2.419      ;
; -1.478 ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 2.399      ;
; -1.451 ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 2.372      ;
; -1.401 ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 2.322      ;
; -1.363 ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 2.284      ;
; -1.354 ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 2.275      ;
; -1.332 ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 2.253      ;
; -1.122 ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 2.043      ;
; -1.089 ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 2.010      ;
; -1.079 ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 2.000      ;
; -1.034 ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 1.955      ;
; -0.941 ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 1.862      ;
; -0.937 ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 1.858      ;
; -0.916 ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 1.837      ;
; -0.801 ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 1.722      ;
; -0.753 ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 1.674      ;
; -0.741 ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 1.662      ;
; -0.354 ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 1.275      ;
; -0.336 ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 1.257      ;
; -0.330 ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 1.251      ;
; -0.325 ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.080     ; 1.246      ;
; 0.203  ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.500        ; 2.318      ; 2.877      ;
; 0.603  ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; 2.318      ; 2.977      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'                                                                                                                                                ;
+--------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                                                                                        ; Latch Clock                                                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -0.369 ; inst12    ; inst12  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 1.000        ; -0.532     ; 0.858      ;
+--------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                      ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+
; 0.002  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; CLK         ; 0.500        ; 2.630      ; 3.380      ;
; 0.391  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; CLK         ; 1.000        ; 2.630      ; 3.491      ;
; 46.717 ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 50.000       ; -0.081     ; 3.203      ;
; 46.726 ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 50.000       ; -0.081     ; 3.194      ;
; 46.847 ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 50.000       ; -0.081     ; 3.073      ;
; 47.010 ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 50.000       ; -0.081     ; 2.910      ;
; 48.684 ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 50.000       ; -0.081     ; 1.236      ;
; 48.685 ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 50.000       ; -0.081     ; 1.235      ;
; 48.686 ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 50.000       ; -0.081     ; 1.234      ;
; 48.702 ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 50.000       ; -0.081     ; 1.218      ;
; 48.729 ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 50.000       ; -0.081     ; 1.191      ;
; 48.987 ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 50.000       ; -0.081     ; 0.933      ;
; 48.987 ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 50.000       ; -0.081     ; 0.933      ;
; 48.990 ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 50.000       ; -0.081     ; 0.930      ;
; 49.062 ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[0] ; CLK                   ; CLK         ; 50.000       ; -0.081     ; 0.858      ;
; 49.062 ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 50.000       ; -0.081     ; 0.858      ;
; 49.062 ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 50.000       ; -0.081     ; 0.858      ;
; 49.062 ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 50.000       ; -0.081     ; 0.858      ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_GEN:inst7|CLK200_1'                                                                                                                      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.283 ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1   ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 2.407      ; 2.617      ;
; 0.178  ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1   ; CLK_GEN:inst7|CLK200_1 ; -0.500       ; 2.407      ; 2.578      ;
; 0.434  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 0.746      ;
; 0.728  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.040      ;
; 0.730  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.042      ;
; 0.746  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.058      ;
; 0.750  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.062      ;
; 0.917  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.229      ;
; 1.040  ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.352      ;
; 1.082  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.394      ;
; 1.107  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.419      ;
; 1.116  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.428      ;
; 1.134  ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.446      ;
; 1.175  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.487      ;
; 1.178  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.490      ;
; 1.200  ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.512      ;
; 1.273  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.585      ;
; 1.327  ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.639      ;
; 1.480  ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.792      ;
; 1.487  ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.799      ;
; 1.531  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.843      ;
; 1.534  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 1.846      ;
; 1.780  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 2.092      ;
; 1.910  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 2.222      ;
; 2.060  ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 2.372      ;
; 2.220  ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 2.532      ;
; 2.266  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.080      ; 2.578      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_GEN:inst7|CLK10K_1'                                                                                                                      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.266 ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 2.437      ; 2.664      ;
; 0.114  ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK10K_1 ; -0.500       ; 2.437      ; 2.544      ;
; 0.446  ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 0.758      ;
; 0.727  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.039      ;
; 0.730  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.042      ;
; 0.767  ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.079      ;
; 0.767  ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.079      ;
; 1.082  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.394      ;
; 1.091  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.403      ;
; 1.100  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.412      ;
; 1.130  ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.442      ;
; 1.132  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.444      ;
; 1.266  ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.578      ;
; 1.353  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.665      ;
; 1.395  ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.707      ;
; 1.424  ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.736      ;
; 1.472  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.784      ;
; 1.489  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.801      ;
; 1.490  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.802      ;
; 1.490  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.802      ;
; 1.492  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.804      ;
; 1.498  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.810      ;
; 1.620  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 1.932      ;
; 1.689  ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 2.001      ;
; 1.812  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 2.124      ;
; 1.951  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 2.263      ;
; 1.952  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.080      ; 2.264      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_GEN:inst7|CLK1M_1'                                                                                                                      ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+
; -0.154 ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 3.330      ; 3.669      ;
; 0.195  ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK1M_1 ; -0.500       ; 3.330      ; 3.518      ;
; 0.445  ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 0.758      ;
; 0.445  ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 0.758      ;
; 0.724  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.037      ;
; 0.729  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.042      ;
; 0.752  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.065      ;
; 0.796  ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.109      ;
; 0.799  ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.112      ;
; 0.845  ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.158      ;
; 1.011  ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.324      ;
; 1.090  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.403      ;
; 1.097  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.410      ;
; 1.099  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.412      ;
; 1.143  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.456      ;
; 1.210  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.523      ;
; 1.213  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.526      ;
; 1.214  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.527      ;
; 1.228  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.541      ;
; 1.230  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.543      ;
; 1.351  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.664      ;
; 1.354  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.667      ;
; 1.355  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.668      ;
; 1.469  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.782      ;
; 1.521  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.834      ;
; 1.523  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.836      ;
; 1.636  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 1.949      ;
; 1.781  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 2.094      ;
; 2.007  ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 2.320      ;
; 2.012  ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 2.325      ;
; 2.109  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 2.422      ;
; 2.250  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 2.563      ;
; 2.430  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 2.743      ;
; 2.685  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.081      ; 2.998      ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                       ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.124 ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; CLK         ; 0.000        ; 2.726      ; 3.105      ;
; 0.310  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; CLK         ; -0.500       ; 2.726      ; 3.039      ;
; 0.433  ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.445  ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[0] ; CLK                   ; CLK         ; 0.000        ; 0.081      ; 0.758      ;
; 0.490  ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 0.000        ; 0.081      ; 0.803      ;
; 0.490  ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 0.000        ; 0.081      ; 0.803      ;
; 0.490  ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 0.000        ; 0.081      ; 0.803      ;
; 0.736  ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 0.000        ; 0.081      ; 1.049      ;
; 0.737  ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 0.000        ; 0.081      ; 1.050      ;
; 0.738  ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 0.000        ; 0.081      ; 1.051      ;
; 0.738  ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 0.000        ; 0.081      ; 1.051      ;
; 0.756  ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 0.000        ; 0.081      ; 1.069      ;
; 2.184  ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 0.000        ; 0.081      ; 2.497      ;
; 2.306  ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 0.000        ; 0.081      ; 2.619      ;
; 2.429  ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 0.000        ; 0.081      ; 2.742      ;
; 2.437  ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 0.000        ; 0.081      ; 2.750      ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                              ; Launch Clock                                                                                        ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.009 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.501      ; 1.055      ;
; 0.329  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.501      ; 1.393      ;
; 0.338  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.501      ; 1.402      ;
; 0.469  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.501      ; 1.533      ;
; 0.478  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.501      ; 1.542      ;
; 0.545  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.501      ; 1.109      ;
; 0.609  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.501      ; 1.673      ;
; 0.618  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.501      ; 1.682      ;
; 0.715  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.028      ;
; 0.715  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.028      ;
; 0.715  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.028      ;
; 0.718  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10]          ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.718  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.718  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.718  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.718  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.719  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.032      ;
; 0.720  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.033      ;
; 0.749  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.501      ; 1.813      ;
; 0.758  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.501      ; 1.822      ;
; 0.848  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.501      ; 1.412      ;
; 0.889  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.501      ; 1.953      ;
; 0.898  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.501      ; 1.962      ;
; 0.979  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.501      ; 1.543      ;
; 0.988  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.501      ; 1.552      ;
; 1.061  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|inst1                                                                                     ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 2.104      ;
; 1.070  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.383      ;
; 1.070  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.383      ;
; 1.070  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.383      ;
; 1.072  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.385      ;
; 1.072  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.385      ;
; 1.079  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.392      ;
; 1.079  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.392      ;
; 1.080  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.393      ;
; 1.081  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.394      ;
; 1.088  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.401      ;
; 1.088  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.401      ;
; 1.089  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.402      ;
; 1.090  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.403      ;
; 1.119  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.501      ; 1.683      ;
; 1.128  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.501      ; 1.692      ;
; 1.201  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.514      ;
; 1.201  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.514      ;
; 1.203  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.516      ;
; 1.203  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.516      ;
; 1.210  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.523      ;
; 1.210  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.523      ;
; 1.212  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.525      ;
; 1.212  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.525      ;
; 1.219  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.532      ;
; 1.220  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.533      ;
; 1.221  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.534      ;
; 1.228  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.541      ;
; 1.229  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.542      ;
; 1.230  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.543      ;
; 1.259  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.501      ; 1.823      ;
; 1.268  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.501      ; 1.832      ;
; 1.341  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.654      ;
; 1.343  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.656      ;
; 1.343  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.656      ;
; 1.350  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.663      ;
; 1.352  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.665      ;
; 1.352  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.665      ;
; 1.359  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.672      ;
; 1.361  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.674      ;
; 1.368  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.681      ;
; 1.370  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.683      ;
; 1.399  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.501      ; 1.963      ;
; 1.408  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.501      ; 1.972      ;
; 1.481  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.794      ;
; 1.483  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.796      ;
; 1.490  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.803      ;
; 1.492  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.805      ;
; 1.499  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.812      ;
; 1.508  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.821      ;
; 1.539  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.501      ; 2.103      ;
; 1.594  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|inst1                                                                                     ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.480      ; 2.137      ;
; 1.621  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.934      ;
; 1.630  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.943      ;
; 9.127  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.387     ; 6.052      ;
; 9.138  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.387     ; 6.063      ;
; 9.144  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.387     ; 6.069      ;
; 9.306  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.387     ; 6.231      ;
; 9.360  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.387     ; 6.285      ;
; 9.381  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.387     ; 6.306      ;
; 9.429  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.387     ; 6.354      ;
; 9.457  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.387     ; 6.382      ;
; 9.574  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.387     ; 6.499      ;
; 9.598  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.387     ; 6.523      ;
; 9.663  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.387     ; 6.588      ;
; 9.707  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.372     ; 6.647      ;
; 9.869  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.372     ; 6.809      ;
; 9.923  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.372     ; 6.863      ;
; 10.161 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.372     ; 7.101      ;
; 10.204 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.372     ; 7.144      ;
; 10.240 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.372     ; 7.180      ;
; 10.439 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.372     ; 7.379      ;
; 10.447 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.372     ; 7.387      ;
; 10.471 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.372     ; 7.411      ;
; 10.488 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.372     ; 7.428      ;
+--------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'                                                                                                                                                ;
+-------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                                                                                        ; Latch Clock                                                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.014 ; inst12    ; inst12  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 0.000        ; 0.532      ; 0.758      ;
+-------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_GEN:inst7|CLK4_1'                                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                                             ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.656 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.476      ; 1.406      ;
; 0.732 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.498      ; 1.504      ;
; 0.733 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.476      ; 1.483      ;
; 0.741 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.054      ;
; 0.742 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.476      ; 1.492      ;
; 0.743 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.056      ;
; 0.744 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.057      ;
; 0.744 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.057      ;
; 0.744 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.057      ;
; 0.745 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.058      ;
; 0.746 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.059      ;
; 0.748 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.061      ;
; 0.749 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.062      ;
; 0.751 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.064      ;
; 0.752 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.065      ;
; 0.752 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.065      ;
; 0.752 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.065      ;
; 0.754 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.067      ;
; 0.758 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.498      ; 1.530      ;
; 0.758 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.476      ; 1.508      ;
; 0.762 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.498      ; 1.534      ;
; 0.767 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.080      ;
; 0.774 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.087      ;
; 0.788 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.498      ; 1.560      ;
; 0.801 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.498      ; 1.573      ;
; 0.885 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.476      ; 1.635      ;
; 0.975 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.476      ; 1.725      ;
; 0.986 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.476      ; 1.736      ;
; 1.035 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.498      ; 1.807      ;
; 1.075 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.476      ; 1.825      ;
; 1.096 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.409      ;
; 1.098 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.411      ;
; 1.098 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.411      ;
; 1.103 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.416      ;
; 1.104 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.417      ;
; 1.105 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.418      ;
; 1.105 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.418      ;
; 1.106 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.419      ;
; 1.106 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.419      ;
; 1.107 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.420      ;
; 1.110 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.498      ; 1.882      ;
; 1.112 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.425      ;
; 1.113 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.426      ;
; 1.113 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.426      ;
; 1.114 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.427      ;
; 1.114 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.427      ;
; 1.115 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.428      ;
; 1.116 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.429      ;
; 1.121 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.434      ;
; 1.122 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.435      ;
; 1.122 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.435      ;
; 1.227 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.540      ;
; 1.229 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.542      ;
; 1.229 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.542      ;
; 1.234 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.547      ;
; 1.235 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.548      ;
; 1.236 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.549      ;
; 1.237 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.550      ;
; 1.238 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.551      ;
; 1.243 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.556      ;
; 1.244 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.557      ;
; 1.245 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.558      ;
; 1.245 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.558      ;
; 1.247 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.560      ;
; 1.252 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.565      ;
; 1.253 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.566      ;
; 1.253 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.566      ;
; 1.254 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.567      ;
; 1.254 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.567      ;
; 1.261 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.574      ;
; 1.262 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.575      ;
; 1.351 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.498      ; 2.123      ;
; 1.367 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.680      ;
; 1.369 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.682      ;
; 1.374 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.687      ;
; 1.375 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.688      ;
; 1.376 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.689      ;
; 1.383 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.696      ;
; 1.385 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.698      ;
; 1.385 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.698      ;
; 1.392 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.705      ;
; 1.393 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.706      ;
; 1.394 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.707      ;
; 1.401 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.714      ;
; 1.507 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.820      ;
; 1.514 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.827      ;
; 1.525 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.838      ;
; 1.532 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 1.845      ;
; 1.993 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 2.306      ;
; 2.126 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 2.439      ;
; 2.126 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 2.439      ;
; 2.126 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 2.439      ;
; 2.126 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 2.439      ;
; 2.126 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 2.439      ;
; 2.126 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 2.439      ;
; 2.240 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 2.553      ;
; 2.240 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 2.553      ;
; 2.240 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 2.553      ;
; 2.265 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 2.578      ;
; 2.265 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.081      ; 2.578      ;
+-------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK4_1'                                                                                                                                                   ;
+--------+--------------+----------------+------------------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]               ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ;
; 0.154  ; 0.389        ; 0.235          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.157  ; 0.392        ; 0.235          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.157  ; 0.392        ; 0.235          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.158  ; 0.393        ; 0.235          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst7|CLK4_1~clkctrl|inclk[0]                                                                                       ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst7|CLK4_1~clkctrl|outclk                                                                                         ;
; 0.358  ; 0.593        ; 0.235          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
; 0.360  ; 0.595        ; 0.235          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.360  ; 0.595        ; 0.235          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                                                   ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                                                   ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                                                   ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                                                   ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                                                   ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                                                   ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                                                   ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                                                   ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst13|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                                             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                                             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                                             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                                             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                                             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                                             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                                             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                                             ;
; 0.362  ; 0.597        ; 0.235          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.494  ; 0.682        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]               ;
; 0.494  ; 0.682        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ;
; 0.494  ; 0.682        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ;
; 0.494  ; 0.682        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ;
; 0.494  ; 0.682        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ;
; 0.494  ; 0.682        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ;
; 0.494  ; 0.682        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ;
; 0.494  ; 0.682        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ;
; 0.495  ; 0.683        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ;
; 0.495  ; 0.683        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ;
; 0.495  ; 0.683        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ;
; 0.495  ; 0.683        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ;
; 0.495  ; 0.683        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ;
; 0.495  ; 0.683        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ;
; 0.495  ; 0.683        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ;
; 0.495  ; 0.683        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst7|CLK4_1|q                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst7|CLK4_1|q                                                                                                      ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                                             ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                                             ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                                             ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                                             ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                                             ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                                             ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                                             ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                                             ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst13|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                                                   ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                                                   ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                                                   ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                                                   ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                                                   ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                                                   ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                                                   ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                                                   ;
; 0.636  ; 0.636        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
+--------+--------------+----------------+------------------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK1M_1'                                                                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|CLK10K_1            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[5] ;
; 0.155  ; 0.375        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|CLK10K_1            ;
; 0.155  ; 0.375        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[0] ;
; 0.155  ; 0.375        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[1] ;
; 0.155  ; 0.375        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[2] ;
; 0.155  ; 0.375        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[3] ;
; 0.155  ; 0.375        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[4] ;
; 0.155  ; 0.375        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[5] ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1~clkctrl|inclk[0]    ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1~clkctrl|outclk      ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK10K_1|clk                ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[0]|clk     ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[1]|clk     ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[2]|clk     ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[3]|clk     ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[4]|clk     ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[5]|clk     ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|CLK10K_1            ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[0] ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[1] ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[2] ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[3] ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[4] ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1|q                   ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK10K_1|clk                ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[0]|clk     ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[1]|clk     ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[2]|clk     ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[3]|clk     ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[4]|clk     ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[5]|clk     ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1~clkctrl|inclk[0]    ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1~clkctrl|outclk      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK10K_1'                                                                 ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|CLK200_1            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[4] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|CLK200_1            ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[0] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[1] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[2] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[3] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[4] ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|CLK200_1            ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[0] ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[1] ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[2] ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[3] ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[4] ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK200_1|clk                ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[0]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[1]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[2]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[3]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[4]|clk     ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1~clkctrl|inclk[0]   ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1|q                  ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1~clkctrl|inclk[0]   ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1~clkctrl|outclk     ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK200_1|clk                ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[0]|clk     ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[1]|clk     ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[2]|clk     ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[3]|clk     ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[4]|clk     ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK200_1'                                                                 ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|CLK4_1              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[4] ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|CLK4_1              ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[0] ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[1] ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[2] ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[3] ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[4] ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|CLK4_1              ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[0] ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[1] ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[2] ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[3] ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[4] ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK4_1|clk                  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[0]|clk     ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[1]|clk     ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[2]|clk     ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[3]|clk     ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[4]|clk     ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1~clkctrl|inclk[0]   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1|q                  ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1~clkctrl|inclk[0]   ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1~clkctrl|outclk     ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK4_1|clk                  ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[0]|clk     ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[1]|clk     ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[2]|clk     ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[3]|clk     ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[4]|clk     ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'                                                                                                             ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                               ; Clock Edge ; Target                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst12                                                                        ;
; -0.057 ; 0.163        ; 0.220          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst12                                                                        ;
; 0.212  ; 0.212        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst12|clk                                                                    ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10~0|combout ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita0|cout       ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10|cin       ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10|cout      ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10~0|cin     ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita1|cin        ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita1|cout       ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita2|cin        ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita2|cout       ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita3|cin        ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita3|cout       ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita4|cin        ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita4|cout       ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita5|cin        ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita5|cout       ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita6|cin        ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita6|cout       ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita7|cin        ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita7|cout       ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita8|cin        ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita8|cout       ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita9|cin        ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita9|cout       ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita0|datab      ;
; 0.441  ; 0.629        ; 0.188          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst12                                                                        ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita0|cout       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10|cin       ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10|cout      ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10~0|cin     ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita1|cin        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita1|cout       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita2|cin        ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita2|cout       ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita3|cin        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita3|cout       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita4|cin        ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita4|cout       ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita5|cin        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita5|cout       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita6|cin        ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita6|cout       ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita7|cin        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita7|cout       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita8|cin        ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita8|cout       ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita9|cin        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita9|cout       ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10~0|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[0]|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[0]|q          ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita0|datab      ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst12|clk                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; 24.790 ; 25.010       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; CLK_GEN:inst7|CLK1M_1                                       ;
; 24.790 ; 25.010       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; CLK_GEN:inst7|count[0]                                      ;
; 24.790 ; 25.010       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; CLK_GEN:inst7|count[1]                                      ;
; 24.790 ; 25.010       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; CLK_GEN:inst7|count[2]                                      ;
; 24.790 ; 25.010       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; CLK_GEN:inst7|count[3]                                      ;
; 24.801 ; 24.989       ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_GEN:inst7|CLK1M_1                                       ;
; 24.801 ; 24.989       ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_GEN:inst7|count[0]                                      ;
; 24.801 ; 24.989       ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_GEN:inst7|count[1]                                      ;
; 24.801 ; 24.989       ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_GEN:inst7|count[2]                                      ;
; 24.801 ; 24.989       ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_GEN:inst7|count[3]                                      ;
; 24.929 ; 24.929       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 24.929 ; 24.929       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 24.941 ; 24.941       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|CLK1M_1|clk                                           ;
; 24.941 ; 24.941       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|count[0]|clk                                          ;
; 24.941 ; 24.941       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|count[1]|clk                                          ;
; 24.941 ; 24.941       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|count[2]|clk                                          ;
; 24.941 ; 24.941       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|count[3]|clk                                          ;
; 24.949 ; 24.949       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                 ;
; 24.962 ; 24.962       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                   ;
; 24.962 ; 24.962       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                     ;
; 24.972 ; 24.972       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                 ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                 ;
; 25.027 ; 25.027       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.037 ; 25.037       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                   ;
; 25.037 ; 25.037       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                     ;
; 25.051 ; 25.051       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                 ;
; 25.059 ; 25.059       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|CLK1M_1|clk                                           ;
; 25.059 ; 25.059       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|count[0]|clk                                          ;
; 25.059 ; 25.059       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|count[1]|clk                                          ;
; 25.059 ; 25.059       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|count[2]|clk                                          ;
; 25.059 ; 25.059       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|count[3]|clk                                          ;
; 25.071 ; 25.071       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 25.071 ; 25.071       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                         ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; CLK   ; Rise       ; CLK_GEN:inst7|CLK1M_1                                       ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; CLK   ; Rise       ; CLK_GEN:inst7|count[0]                                      ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; CLK   ; Rise       ; CLK_GEN:inst7|count[1]                                      ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; CLK   ; Rise       ; CLK_GEN:inst7|count[2]                                      ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; CLK   ; Rise       ; CLK_GEN:inst7|count[3]                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                     ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                               ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------------------------------------------------------------------------+
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ;
; 499.778 ; 499.966      ; 0.188          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spk0:inst2|inst1                                                                                     ;
; 499.813 ; 500.033      ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spk0:inst2|inst1                                                                                     ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ;
; 499.967 ; 499.967      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]                              ;
; 499.967 ; 499.967      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk                                ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst1|clk                                                                                      ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[10]|clk                              ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[8]|clk                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[9]|clk                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst1|clk                                                                                      ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[10]|clk                              ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[8]|clk                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[9]|clk                               ;
; 500.031 ; 500.031      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]                              ;
; 500.031 ; 500.031      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk                                ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spk0:inst2|inst1                                                                                     ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+
; CLK_KEN   ; CLK_GEN:inst7|CLK4_1 ; -0.590 ; -0.481 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; CLR       ; CLK_GEN:inst7|CLK4_1 ; 2.496  ; 2.779  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; DIN[*]    ; CLK_GEN:inst7|CLK4_1 ; 8.164  ; 8.032  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[0]   ; CLK_GEN:inst7|CLK4_1 ; 6.960  ; 6.667  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[1]   ; CLK_GEN:inst7|CLK4_1 ; 7.252  ; 7.019  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[2]   ; CLK_GEN:inst7|CLK4_1 ; 7.544  ; 7.300  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[3]   ; CLK_GEN:inst7|CLK4_1 ; 8.125  ; 8.008  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[4]   ; CLK_GEN:inst7|CLK4_1 ; 4.258  ; 4.791  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[5]   ; CLK_GEN:inst7|CLK4_1 ; 8.164  ; 8.032  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[6]   ; CLK_GEN:inst7|CLK4_1 ; 4.702  ; 4.701  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[7]   ; CLK_GEN:inst7|CLK4_1 ; 4.569  ; 4.541  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; M[*]      ; CLK_GEN:inst7|CLK4_1 ; 5.211  ; 5.954  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  M[0]     ; CLK_GEN:inst7|CLK4_1 ; 4.740  ; 5.408  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  M[1]     ; CLK_GEN:inst7|CLK4_1 ; 5.211  ; 5.954  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; wren      ; CLK_GEN:inst7|CLK4_1 ; -1.439 ; -1.257 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; DIN[*]    ; CLK                  ; 14.695 ; 14.533 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[0]   ; CLK                  ; 13.491 ; 13.168 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[1]   ; CLK                  ; 13.783 ; 13.520 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[2]   ; CLK                  ; 14.075 ; 13.801 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[3]   ; CLK                  ; 14.656 ; 14.509 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[4]   ; CLK                  ; 10.759 ; 11.322 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[5]   ; CLK                  ; 14.695 ; 14.533 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[6]   ; CLK                  ; 11.233 ; 11.202 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[7]   ; CLK                  ; 11.100 ; 11.003 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; M[*]      ; CLK                  ; 11.712 ; 12.485 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  M[0]     ; CLK                  ; 11.241 ; 11.939 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  M[1]     ; CLK                  ; 11.712 ; 12.485 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; wren      ; CLK                  ; 6.088  ; 6.285  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+
; CLK_KEN   ; CLK_GEN:inst7|CLK4_1 ; 1.385  ; 1.255  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; CLR       ; CLK_GEN:inst7|CLK4_1 ; -1.829 ; -2.166 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; DIN[*]    ; CLK_GEN:inst7|CLK4_1 ; -2.027 ; -2.283 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[0]   ; CLK_GEN:inst7|CLK4_1 ; -2.557 ; -2.668 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[1]   ; CLK_GEN:inst7|CLK4_1 ; -2.606 ; -2.760 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[2]   ; CLK_GEN:inst7|CLK4_1 ; -2.883 ; -3.022 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[3]   ; CLK_GEN:inst7|CLK4_1 ; -2.504 ; -2.768 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[4]   ; CLK_GEN:inst7|CLK4_1 ; -2.027 ; -2.283 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[5]   ; CLK_GEN:inst7|CLK4_1 ; -3.045 ; -3.347 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[6]   ; CLK_GEN:inst7|CLK4_1 ; -2.981 ; -3.290 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[7]   ; CLK_GEN:inst7|CLK4_1 ; -2.257 ; -2.608 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; M[*]      ; CLK_GEN:inst7|CLK4_1 ; 0.084  ; -0.070 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  M[0]     ; CLK_GEN:inst7|CLK4_1 ; 0.056  ; -0.094 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  M[1]     ; CLK_GEN:inst7|CLK4_1 ; 0.084  ; -0.070 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; wren      ; CLK_GEN:inst7|CLK4_1 ; 1.880  ; 1.703  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; DIN[*]    ; CLK                  ; -6.867 ; -7.085 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[0]   ; CLK                  ; -7.312 ; -7.470 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[1]   ; CLK                  ; -7.499 ; -7.777 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[2]   ; CLK                  ; -7.779 ; -8.003 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[3]   ; CLK                  ; -6.867 ; -7.193 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[4]   ; CLK                  ; -6.868 ; -7.085 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[5]   ; CLK                  ; -7.659 ; -7.990 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[6]   ; CLK                  ; -7.383 ; -7.700 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[7]   ; CLK                  ; -7.059 ; -7.449 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; M[*]      ; CLK                  ; -4.649 ; -4.842 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  M[0]     ; CLK                  ; -4.649 ; -4.842 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  M[1]     ; CLK                  ; -4.679 ; -4.886 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; wren      ; CLK                  ; -3.380 ; -3.495 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                  ;
+-------------+-----------------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                     ;
+-------------+-----------------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------+
; H           ; CLK_GEN:inst7|CLK4_1                                                                                ; 14.552 ; 14.121 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; LED[*]      ; CLK_GEN:inst7|CLK4_1                                                                                ; 17.259 ; 17.091 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[0]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 17.259 ; 17.091 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[1]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.984 ; 16.903 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[2]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.874 ; 16.929 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[3]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.555 ; 16.647 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[4]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.414 ; 16.648 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[5]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.546 ; 16.593 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[6]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.910 ; 17.018 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; LIUshui[*]  ; CLK_GEN:inst7|CLK4_1                                                                                ; 20.750 ; 20.606 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[0] ; CLK_GEN:inst7|CLK4_1                                                                                ; 19.897 ; 19.328 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[1] ; CLK_GEN:inst7|CLK4_1                                                                                ; 18.537 ; 18.317 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[2] ; CLK_GEN:inst7|CLK4_1                                                                                ; 19.271 ; 18.825 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[3] ; CLK_GEN:inst7|CLK4_1                                                                                ; 18.972 ; 18.640 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[4] ; CLK_GEN:inst7|CLK4_1                                                                                ; 18.995 ; 18.744 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[5] ; CLK_GEN:inst7|CLK4_1                                                                                ; 20.750 ; 20.606 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[6] ; CLK_GEN:inst7|CLK4_1                                                                                ; 19.062 ; 18.769 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; SPK         ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 7.929  ; 7.858  ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ;
+-------------+-----------------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                          ;
+-------------+-----------------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                     ;
+-------------+-----------------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------+
; H           ; CLK_GEN:inst7|CLK4_1                                                                                ; 12.740 ; 12.475 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; LED[*]      ; CLK_GEN:inst7|CLK4_1                                                                                ; 13.906 ; 14.008 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[0]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 14.744 ; 14.446 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[1]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 14.409 ; 14.261 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[2]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 14.270 ; 14.523 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[3]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 13.922 ; 14.015 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[4]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 13.996 ; 14.008 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[5]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 13.906 ; 14.125 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[6]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 14.265 ; 14.406 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; LIUshui[*]  ; CLK_GEN:inst7|CLK4_1                                                                                ; 15.995 ; 15.657 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[0] ; CLK_GEN:inst7|CLK4_1                                                                                ; 17.313 ; 16.730 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[1] ; CLK_GEN:inst7|CLK4_1                                                                                ; 15.995 ; 15.657 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[2] ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.554 ; 16.311 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[3] ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.247 ; 16.043 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[4] ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.459 ; 16.029 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[5] ; CLK_GEN:inst7|CLK4_1                                                                                ; 18.249 ; 17.915 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[6] ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.371 ; 16.147 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; SPK         ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 7.354  ; 7.285  ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ;
+-------------+-----------------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DIN[0]     ; H           ; 10.982 ;        ;        ; 10.950 ;
; DIN[0]     ; LED[0]      ; 17.485 ; 17.317 ; 17.158 ; 16.990 ;
; DIN[0]     ; LED[1]      ; 17.238 ; 17.129 ; 16.948 ; 16.802 ;
; DIN[0]     ; LED[2]      ; 17.100 ; 17.186 ; 16.773 ; 16.900 ;
; DIN[0]     ; LED[3]      ; 16.781 ; 16.873 ; 16.454 ; 16.546 ;
; DIN[0]     ; LED[4]      ; 16.664 ; 16.874 ; 16.378 ; 16.547 ;
; DIN[0]     ; LED[5]      ; 16.772 ; 16.854 ; 16.445 ; 16.532 ;
; DIN[0]     ; LED[6]      ; 17.136 ; 17.244 ; 16.809 ; 16.951 ;
; DIN[0]     ; LIUshui[0]  ; 20.127 ; 19.589 ; 19.798 ; 19.303 ;
; DIN[0]     ; LIUshui[1]  ; 18.763 ; 18.578 ; 18.436 ; 18.249 ;
; DIN[0]     ; LIUshui[2]  ; 19.497 ; 19.075 ; 19.170 ; 18.789 ;
; DIN[0]     ; LIUshui[3]  ; 19.198 ; 18.901 ; 18.871 ; 18.572 ;
; DIN[0]     ; LIUshui[4]  ; 19.256 ; 18.970 ; 18.936 ; 18.643 ;
; DIN[0]     ; LIUshui[5]  ; 21.007 ; 20.832 ; 20.721 ; 20.505 ;
; DIN[0]     ; LIUshui[6]  ; 19.323 ; 18.995 ; 18.994 ; 18.668 ;
; DIN[1]     ; H           ; 11.274 ;        ;        ; 11.302 ;
; DIN[1]     ; LED[0]      ; 17.777 ; 17.609 ; 17.510 ; 17.342 ;
; DIN[1]     ; LED[1]      ; 17.530 ; 17.421 ; 17.300 ; 17.154 ;
; DIN[1]     ; LED[2]      ; 17.392 ; 17.478 ; 17.125 ; 17.252 ;
; DIN[1]     ; LED[3]      ; 17.073 ; 17.165 ; 16.806 ; 16.898 ;
; DIN[1]     ; LED[4]      ; 16.956 ; 17.166 ; 16.730 ; 16.899 ;
; DIN[1]     ; LED[5]      ; 17.064 ; 17.146 ; 16.797 ; 16.884 ;
; DIN[1]     ; LED[6]      ; 17.428 ; 17.536 ; 17.161 ; 17.303 ;
; DIN[1]     ; LIUshui[0]  ; 20.419 ; 19.881 ; 20.150 ; 19.655 ;
; DIN[1]     ; LIUshui[1]  ; 19.055 ; 18.870 ; 18.788 ; 18.601 ;
; DIN[1]     ; LIUshui[2]  ; 19.789 ; 19.367 ; 19.522 ; 19.141 ;
; DIN[1]     ; LIUshui[3]  ; 19.490 ; 19.193 ; 19.223 ; 18.924 ;
; DIN[1]     ; LIUshui[4]  ; 19.548 ; 19.262 ; 19.288 ; 18.995 ;
; DIN[1]     ; LIUshui[5]  ; 21.299 ; 21.124 ; 21.073 ; 20.857 ;
; DIN[1]     ; LIUshui[6]  ; 19.615 ; 19.287 ; 19.346 ; 19.020 ;
; DIN[2]     ; H           ; 11.566 ;        ;        ; 11.583 ;
; DIN[2]     ; LED[0]      ; 18.069 ; 17.901 ; 17.791 ; 17.623 ;
; DIN[2]     ; LED[1]      ; 17.822 ; 17.713 ; 17.581 ; 17.435 ;
; DIN[2]     ; LED[2]      ; 17.684 ; 17.770 ; 17.406 ; 17.533 ;
; DIN[2]     ; LED[3]      ; 17.365 ; 17.457 ; 17.087 ; 17.179 ;
; DIN[2]     ; LED[4]      ; 17.248 ; 17.458 ; 17.011 ; 17.180 ;
; DIN[2]     ; LED[5]      ; 17.356 ; 17.438 ; 17.078 ; 17.165 ;
; DIN[2]     ; LED[6]      ; 17.720 ; 17.828 ; 17.442 ; 17.584 ;
; DIN[2]     ; LIUshui[0]  ; 20.711 ; 20.173 ; 20.431 ; 19.936 ;
; DIN[2]     ; LIUshui[1]  ; 19.347 ; 19.162 ; 19.069 ; 18.882 ;
; DIN[2]     ; LIUshui[2]  ; 20.081 ; 19.659 ; 19.803 ; 19.422 ;
; DIN[2]     ; LIUshui[3]  ; 19.782 ; 19.485 ; 19.504 ; 19.205 ;
; DIN[2]     ; LIUshui[4]  ; 19.840 ; 19.554 ; 19.569 ; 19.276 ;
; DIN[2]     ; LIUshui[5]  ; 21.591 ; 21.416 ; 21.354 ; 21.138 ;
; DIN[2]     ; LIUshui[6]  ; 19.907 ; 19.579 ; 19.627 ; 19.301 ;
; DIN[3]     ; H           ; 12.147 ;        ;        ; 12.291 ;
; DIN[3]     ; LED[0]      ; 18.650 ; 18.482 ; 18.499 ; 18.331 ;
; DIN[3]     ; LED[1]      ; 18.403 ; 18.294 ; 18.289 ; 18.143 ;
; DIN[3]     ; LED[2]      ; 18.265 ; 18.351 ; 18.114 ; 18.241 ;
; DIN[3]     ; LED[3]      ; 17.946 ; 18.038 ; 17.795 ; 17.887 ;
; DIN[3]     ; LED[4]      ; 17.829 ; 18.039 ; 17.719 ; 17.888 ;
; DIN[3]     ; LED[5]      ; 17.937 ; 18.019 ; 17.786 ; 17.873 ;
; DIN[3]     ; LED[6]      ; 18.301 ; 18.409 ; 18.150 ; 18.292 ;
; DIN[3]     ; LIUshui[0]  ; 21.292 ; 20.754 ; 21.139 ; 20.644 ;
; DIN[3]     ; LIUshui[1]  ; 19.928 ; 19.743 ; 19.777 ; 19.590 ;
; DIN[3]     ; LIUshui[2]  ; 20.662 ; 20.240 ; 20.511 ; 20.130 ;
; DIN[3]     ; LIUshui[3]  ; 20.363 ; 20.066 ; 20.212 ; 19.913 ;
; DIN[3]     ; LIUshui[4]  ; 20.421 ; 20.135 ; 20.277 ; 19.984 ;
; DIN[3]     ; LIUshui[5]  ; 22.172 ; 21.997 ; 22.062 ; 21.846 ;
; DIN[3]     ; LIUshui[6]  ; 20.488 ; 20.160 ; 20.335 ; 20.009 ;
; DIN[4]     ; H           ; 10.429 ;        ;        ; 10.548 ;
; DIN[4]     ; LED[0]      ; 14.878 ; 14.710 ; 15.316 ; 15.148 ;
; DIN[4]     ; LED[1]      ; 14.622 ; 14.522 ; 15.069 ; 14.960 ;
; DIN[4]     ; LED[2]      ; 14.493 ; 14.567 ; 14.931 ; 15.017 ;
; DIN[4]     ; LED[3]      ; 14.174 ; 14.266 ; 14.612 ; 14.704 ;
; DIN[4]     ; LED[4]      ; 14.052 ; 14.267 ; 14.495 ; 14.705 ;
; DIN[4]     ; LED[5]      ; 14.165 ; 14.206 ; 14.603 ; 14.685 ;
; DIN[4]     ; LED[6]      ; 14.529 ; 14.637 ; 14.967 ; 15.075 ;
; DIN[4]     ; LIUshui[0]  ; 17.516 ; 16.957 ; 17.958 ; 17.420 ;
; DIN[4]     ; LIUshui[1]  ; 16.156 ; 15.883 ; 16.594 ; 16.409 ;
; DIN[4]     ; LIUshui[2]  ; 16.890 ; 16.463 ; 17.328 ; 16.906 ;
; DIN[4]     ; LIUshui[3]  ; 16.591 ; 16.206 ; 17.029 ; 16.732 ;
; DIN[4]     ; LIUshui[4]  ; 16.610 ; 16.363 ; 17.087 ; 16.801 ;
; DIN[4]     ; LIUshui[5]  ; 18.388 ; 18.225 ; 18.838 ; 18.663 ;
; DIN[4]     ; LIUshui[6]  ; 16.666 ; 16.388 ; 17.154 ; 16.826 ;
; DIN[5]     ; H           ; 12.186 ;        ;        ; 12.315 ;
; DIN[5]     ; LED[0]      ; 18.689 ; 18.521 ; 18.523 ; 18.355 ;
; DIN[5]     ; LED[1]      ; 18.442 ; 18.333 ; 18.313 ; 18.167 ;
; DIN[5]     ; LED[2]      ; 18.304 ; 18.390 ; 18.138 ; 18.265 ;
; DIN[5]     ; LED[3]      ; 17.985 ; 18.077 ; 17.819 ; 17.911 ;
; DIN[5]     ; LED[4]      ; 17.868 ; 18.078 ; 17.743 ; 17.912 ;
; DIN[5]     ; LED[5]      ; 17.976 ; 18.058 ; 17.810 ; 17.897 ;
; DIN[5]     ; LED[6]      ; 18.340 ; 18.448 ; 18.174 ; 18.316 ;
; DIN[5]     ; LIUshui[0]  ; 21.331 ; 20.793 ; 21.163 ; 20.668 ;
; DIN[5]     ; LIUshui[1]  ; 19.967 ; 19.782 ; 19.801 ; 19.614 ;
; DIN[5]     ; LIUshui[2]  ; 20.701 ; 20.279 ; 20.535 ; 20.154 ;
; DIN[5]     ; LIUshui[3]  ; 20.402 ; 20.105 ; 20.236 ; 19.937 ;
; DIN[5]     ; LIUshui[4]  ; 20.460 ; 20.174 ; 20.301 ; 20.008 ;
; DIN[5]     ; LIUshui[5]  ; 22.211 ; 22.036 ; 22.086 ; 21.870 ;
; DIN[5]     ; LIUshui[6]  ; 20.527 ; 20.199 ; 20.359 ; 20.033 ;
; DIN[6]     ; LED[0]      ; 15.227 ; 15.059 ; 15.192 ; 15.024 ;
; DIN[6]     ; LED[1]      ; 14.980 ; 14.871 ; 14.982 ; 14.836 ;
; DIN[6]     ; LED[2]      ; 14.842 ; 14.928 ; 14.807 ; 14.934 ;
; DIN[6]     ; LED[3]      ; 14.523 ; 14.615 ; 14.488 ; 14.580 ;
; DIN[6]     ; LED[4]      ; 14.406 ; 14.616 ; 14.412 ; 14.581 ;
; DIN[6]     ; LED[5]      ; 14.514 ; 14.596 ; 14.479 ; 14.566 ;
; DIN[6]     ; LED[6]      ; 14.878 ; 14.986 ; 14.843 ; 14.985 ;
; DIN[6]     ; LIUshui[0]  ; 17.869 ; 17.331 ; 17.832 ; 17.337 ;
; DIN[6]     ; LIUshui[1]  ; 16.505 ; 16.320 ; 16.470 ; 16.283 ;
; DIN[6]     ; LIUshui[2]  ; 17.239 ; 16.817 ; 17.204 ; 16.823 ;
; DIN[6]     ; LIUshui[3]  ; 16.940 ; 16.643 ; 16.905 ; 16.606 ;
; DIN[6]     ; LIUshui[4]  ; 16.998 ; 16.712 ; 16.970 ; 16.677 ;
; DIN[6]     ; LIUshui[5]  ; 18.749 ; 18.574 ; 18.755 ; 18.539 ;
; DIN[6]     ; LIUshui[6]  ; 17.065 ; 16.737 ; 17.028 ; 16.702 ;
; DIN[7]     ; H           ;        ; 10.523 ; 11.034 ;        ;
; DIN[7]     ; LED[0]      ; 15.094 ; 14.926 ; 15.203 ; 15.024 ;
; DIN[7]     ; LED[1]      ; 14.847 ; 14.738 ; 15.012 ; 14.836 ;
; DIN[7]     ; LED[2]      ; 14.709 ; 14.795 ; 14.807 ; 14.957 ;
; DIN[7]     ; LED[3]      ; 14.390 ; 14.482 ; 14.488 ; 14.609 ;
; DIN[7]     ; LED[4]      ; 14.273 ; 14.483 ; 14.442 ; 14.581 ;
; DIN[7]     ; LED[5]      ; 14.381 ; 14.463 ; 14.479 ; 14.596 ;
; DIN[7]     ; LED[6]      ; 14.745 ; 14.853 ; 14.843 ; 15.015 ;
; DIN[7]     ; LIUshui[0]  ; 17.736 ; 17.198 ; 17.830 ; 17.347 ;
; DIN[7]     ; LIUshui[1]  ; 16.372 ; 16.187 ; 16.470 ; 16.206 ;
; DIN[7]     ; LIUshui[2]  ; 17.106 ; 16.684 ; 17.204 ; 16.853 ;
; DIN[7]     ; LIUshui[3]  ; 16.807 ; 16.510 ; 16.905 ; 16.574 ;
; DIN[7]     ; LIUshui[4]  ; 16.865 ; 16.579 ; 17.000 ; 16.677 ;
; DIN[7]     ; LIUshui[5]  ; 18.616 ; 18.441 ; 18.778 ; 18.539 ;
; DIN[7]     ; LIUshui[6]  ; 16.932 ; 16.604 ; 17.056 ; 16.702 ;
; M[0]       ; H           ; 8.384  ; 9.023  ; 9.430  ; 8.324  ;
; M[0]       ; LED[0]      ; 15.231 ; 15.063 ; 15.933 ; 15.765 ;
; M[0]       ; LED[1]      ; 15.021 ; 14.875 ; 15.686 ; 15.577 ;
; M[0]       ; LED[2]      ; 14.846 ; 14.973 ; 15.548 ; 15.634 ;
; M[0]       ; LED[3]      ; 14.527 ; 14.619 ; 15.229 ; 15.321 ;
; M[0]       ; LED[4]      ; 14.451 ; 14.620 ; 15.112 ; 15.322 ;
; M[0]       ; LED[5]      ; 14.518 ; 14.605 ; 15.220 ; 15.302 ;
; M[0]       ; LED[6]      ; 14.882 ; 15.024 ; 15.584 ; 15.692 ;
; M[0]       ; LIUshui[0]  ; 17.871 ; 17.376 ; 18.575 ; 18.037 ;
; M[0]       ; LIUshui[1]  ; 16.509 ; 16.322 ; 17.211 ; 17.026 ;
; M[0]       ; LIUshui[2]  ; 17.243 ; 16.862 ; 17.945 ; 17.523 ;
; M[0]       ; LIUshui[3]  ; 16.944 ; 16.645 ; 17.646 ; 17.349 ;
; M[0]       ; LIUshui[4]  ; 17.009 ; 16.716 ; 17.704 ; 17.418 ;
; M[0]       ; LIUshui[5]  ; 18.794 ; 18.578 ; 19.455 ; 19.280 ;
; M[0]       ; LIUshui[6]  ; 17.067 ; 16.741 ; 17.771 ; 17.443 ;
; M[1]       ; H           ; 8.389  ; 9.494  ; 9.976  ; 8.339  ;
; M[1]       ; LED[0]      ; 15.702 ; 15.534 ; 16.479 ; 16.311 ;
; M[1]       ; LED[1]      ; 15.492 ; 15.346 ; 16.232 ; 16.123 ;
; M[1]       ; LED[2]      ; 15.317 ; 15.444 ; 16.094 ; 16.180 ;
; M[1]       ; LED[3]      ; 14.998 ; 15.090 ; 15.775 ; 15.867 ;
; M[1]       ; LED[4]      ; 14.922 ; 15.091 ; 15.658 ; 15.868 ;
; M[1]       ; LED[5]      ; 14.989 ; 15.076 ; 15.766 ; 15.848 ;
; M[1]       ; LED[6]      ; 15.353 ; 15.495 ; 16.130 ; 16.238 ;
; M[1]       ; LIUshui[0]  ; 18.342 ; 17.847 ; 19.121 ; 18.583 ;
; M[1]       ; LIUshui[1]  ; 16.980 ; 16.793 ; 17.757 ; 17.572 ;
; M[1]       ; LIUshui[2]  ; 17.714 ; 17.333 ; 18.491 ; 18.069 ;
; M[1]       ; LIUshui[3]  ; 17.415 ; 17.116 ; 18.192 ; 17.895 ;
; M[1]       ; LIUshui[4]  ; 17.480 ; 17.187 ; 18.250 ; 17.964 ;
; M[1]       ; LIUshui[5]  ; 19.265 ; 19.049 ; 20.001 ; 19.826 ;
; M[1]       ; LIUshui[6]  ; 17.538 ; 17.212 ; 18.317 ; 17.989 ;
; wren       ; H           ; 7.213  ; 7.096  ; 7.470  ; 7.196  ;
; wren       ; LED[0]      ; 10.082 ; 9.914  ; 10.279 ; 10.111 ;
; wren       ; LED[1]      ; 9.835  ; 9.726  ; 10.032 ; 9.923  ;
; wren       ; LED[2]      ; 9.697  ; 9.783  ; 9.894  ; 9.980  ;
; wren       ; LED[3]      ; 9.378  ; 9.470  ; 9.575  ; 9.667  ;
; wren       ; LED[4]      ; 9.261  ; 9.471  ; 9.458  ; 9.668  ;
; wren       ; LED[5]      ; 9.369  ; 9.451  ; 9.566  ; 9.648  ;
; wren       ; LED[6]      ; 9.733  ; 9.841  ; 9.930  ; 10.038 ;
; wren       ; LIUshui[0]  ; 12.724 ; 12.186 ; 12.921 ; 12.383 ;
; wren       ; LIUshui[1]  ; 11.360 ; 11.175 ; 11.557 ; 11.372 ;
; wren       ; LIUshui[2]  ; 12.094 ; 11.672 ; 12.291 ; 11.869 ;
; wren       ; LIUshui[3]  ; 11.795 ; 11.498 ; 11.992 ; 11.695 ;
; wren       ; LIUshui[4]  ; 11.853 ; 11.567 ; 12.050 ; 11.764 ;
; wren       ; LIUshui[5]  ; 13.604 ; 13.429 ; 13.801 ; 13.626 ;
; wren       ; LIUshui[6]  ; 11.920 ; 11.592 ; 12.117 ; 11.789 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DIN[0]     ; H           ; 10.663 ;        ;        ; 10.632 ;
; DIN[0]     ; LED[0]      ; 12.681 ; 12.365 ; 12.899 ; 12.583 ;
; DIN[0]     ; LED[1]      ; 12.328 ; 12.180 ; 12.546 ; 12.398 ;
; DIN[0]     ; LED[2]      ; 12.189 ; 12.484 ; 12.407 ; 12.702 ;
; DIN[0]     ; LED[3]      ; 11.841 ; 11.934 ; 12.059 ; 12.152 ;
; DIN[0]     ; LED[4]      ; 11.931 ; 11.927 ; 12.149 ; 12.145 ;
; DIN[0]     ; LED[5]      ; 11.825 ; 12.061 ; 12.043 ; 12.279 ;
; DIN[0]     ; LED[6]      ; 12.184 ; 12.325 ; 12.402 ; 12.543 ;
; DIN[0]     ; LIUshui[0]  ; 15.240 ; 14.649 ; 15.458 ; 14.867 ;
; DIN[0]     ; LIUshui[1]  ; 13.922 ; 13.576 ; 14.140 ; 13.794 ;
; DIN[0]     ; LIUshui[2]  ; 14.473 ; 14.238 ; 14.691 ; 14.456 ;
; DIN[0]     ; LIUshui[3]  ; 14.166 ; 13.982 ; 14.384 ; 14.200 ;
; DIN[0]     ; LIUshui[4]  ; 14.386 ; 13.948 ; 14.604 ; 14.166 ;
; DIN[0]     ; LIUshui[5]  ; 16.210 ; 15.834 ; 16.428 ; 16.052 ;
; DIN[0]     ; LIUshui[6]  ; 14.290 ; 14.074 ; 14.508 ; 14.292 ;
; DIN[1]     ; H           ; 10.943 ;        ;        ; 10.970 ;
; DIN[1]     ; LED[0]      ; 12.913 ; 12.697 ; 13.202 ; 12.979 ;
; DIN[1]     ; LED[1]      ; 12.660 ; 12.512 ; 12.942 ; 12.794 ;
; DIN[1]     ; LED[2]      ; 12.521 ; 12.716 ; 12.803 ; 13.005 ;
; DIN[1]     ; LED[3]      ; 12.171 ; 12.266 ; 12.455 ; 12.548 ;
; DIN[1]     ; LED[4]      ; 12.163 ; 12.259 ; 12.452 ; 12.541 ;
; DIN[1]     ; LED[5]      ; 12.157 ; 12.293 ; 12.439 ; 12.582 ;
; DIN[1]     ; LED[6]      ; 12.514 ; 12.657 ; 12.798 ; 12.939 ;
; DIN[1]     ; LIUshui[0]  ; 15.472 ; 14.981 ; 15.761 ; 15.263 ;
; DIN[1]     ; LIUshui[1]  ; 14.154 ; 13.908 ; 14.443 ; 14.190 ;
; DIN[1]     ; LIUshui[2]  ; 14.805 ; 14.470 ; 15.087 ; 14.759 ;
; DIN[1]     ; LIUshui[3]  ; 14.498 ; 14.214 ; 14.780 ; 14.503 ;
; DIN[1]     ; LIUshui[4]  ; 14.618 ; 14.280 ; 14.907 ; 14.562 ;
; DIN[1]     ; LIUshui[5]  ; 16.442 ; 16.166 ; 16.731 ; 16.448 ;
; DIN[1]     ; LIUshui[6]  ; 14.622 ; 14.306 ; 14.904 ; 14.595 ;
; DIN[2]     ; H           ; 11.223 ;        ;        ; 11.240 ;
; DIN[2]     ; LED[0]      ; 13.193 ; 12.924 ; 13.417 ; 13.186 ;
; DIN[2]     ; LED[1]      ; 12.887 ; 12.739 ; 13.149 ; 13.001 ;
; DIN[2]     ; LED[2]      ; 12.748 ; 12.996 ; 13.010 ; 13.220 ;
; DIN[2]     ; LED[3]      ; 12.400 ; 12.493 ; 12.662 ; 12.755 ;
; DIN[2]     ; LED[4]      ; 12.443 ; 12.486 ; 12.667 ; 12.748 ;
; DIN[2]     ; LED[5]      ; 12.384 ; 12.573 ; 12.646 ; 12.797 ;
; DIN[2]     ; LED[6]      ; 12.743 ; 12.884 ; 13.005 ; 13.146 ;
; DIN[2]     ; LIUshui[0]  ; 15.752 ; 15.208 ; 15.976 ; 15.470 ;
; DIN[2]     ; LIUshui[1]  ; 14.434 ; 14.135 ; 14.658 ; 14.397 ;
; DIN[2]     ; LIUshui[2]  ; 15.032 ; 14.750 ; 15.294 ; 14.974 ;
; DIN[2]     ; LIUshui[3]  ; 14.725 ; 14.494 ; 14.987 ; 14.718 ;
; DIN[2]     ; LIUshui[4]  ; 14.898 ; 14.507 ; 15.122 ; 14.769 ;
; DIN[2]     ; LIUshui[5]  ; 16.722 ; 16.393 ; 16.946 ; 16.655 ;
; DIN[2]     ; LIUshui[6]  ; 14.849 ; 14.586 ; 15.111 ; 14.810 ;
; DIN[3]     ; H           ; 11.781 ;        ;        ; 11.923 ;
; DIN[3]     ; LED[0]      ; 12.281 ; 12.065 ; 12.722 ; 12.395 ;
; DIN[3]     ; LED[1]      ; 12.028 ; 11.880 ; 12.358 ; 12.210 ;
; DIN[3]     ; LED[2]      ; 11.889 ; 12.084 ; 12.219 ; 12.506 ;
; DIN[3]     ; LED[3]      ; 11.539 ; 11.634 ; 11.871 ; 11.964 ;
; DIN[3]     ; LED[4]      ; 11.531 ; 11.627 ; 11.972 ; 11.957 ;
; DIN[3]     ; LED[5]      ; 11.525 ; 11.661 ; 11.855 ; 12.102 ;
; DIN[3]     ; LED[6]      ; 11.882 ; 12.025 ; 12.214 ; 12.355 ;
; DIN[3]     ; LIUshui[0]  ; 14.840 ; 14.349 ; 15.281 ; 14.679 ;
; DIN[3]     ; LIUshui[1]  ; 13.522 ; 13.276 ; 13.963 ; 13.606 ;
; DIN[3]     ; LIUshui[2]  ; 14.173 ; 13.838 ; 14.503 ; 14.279 ;
; DIN[3]     ; LIUshui[3]  ; 13.866 ; 13.582 ; 14.196 ; 14.023 ;
; DIN[3]     ; LIUshui[4]  ; 13.986 ; 13.648 ; 14.427 ; 13.978 ;
; DIN[3]     ; LIUshui[5]  ; 15.810 ; 15.534 ; 16.232 ; 15.864 ;
; DIN[3]     ; LIUshui[6]  ; 13.990 ; 13.674 ; 14.320 ; 14.115 ;
; DIN[4]     ; H           ; 10.133 ;        ;        ; 10.247 ;
; DIN[4]     ; LED[0]      ; 12.274 ; 11.992 ; 12.541 ; 12.300 ;
; DIN[4]     ; LED[1]      ; 11.955 ; 11.807 ; 12.263 ; 12.115 ;
; DIN[4]     ; LED[2]      ; 11.816 ; 12.077 ; 12.124 ; 12.344 ;
; DIN[4]     ; LED[3]      ; 11.468 ; 11.561 ; 11.776 ; 11.869 ;
; DIN[4]     ; LED[4]      ; 11.524 ; 11.554 ; 11.791 ; 11.862 ;
; DIN[4]     ; LED[5]      ; 11.452 ; 11.654 ; 11.760 ; 11.921 ;
; DIN[4]     ; LED[6]      ; 11.811 ; 11.952 ; 12.119 ; 12.260 ;
; DIN[4]     ; LIUshui[0]  ; 14.833 ; 14.276 ; 15.100 ; 14.584 ;
; DIN[4]     ; LIUshui[1]  ; 13.515 ; 13.203 ; 13.782 ; 13.511 ;
; DIN[4]     ; LIUshui[2]  ; 14.100 ; 13.831 ; 14.408 ; 14.098 ;
; DIN[4]     ; LIUshui[3]  ; 13.793 ; 13.575 ; 14.101 ; 13.842 ;
; DIN[4]     ; LIUshui[4]  ; 13.979 ; 13.575 ; 14.246 ; 13.883 ;
; DIN[4]     ; LIUshui[5]  ; 15.803 ; 15.461 ; 16.070 ; 15.769 ;
; DIN[4]     ; LIUshui[6]  ; 13.917 ; 13.667 ; 14.225 ; 13.934 ;
; DIN[5]     ; H           ; 11.818 ;        ;        ; 11.945 ;
; DIN[5]     ; LED[0]      ; 13.073 ; 12.857 ; 13.426 ; 13.192 ;
; DIN[5]     ; LED[1]      ; 12.820 ; 12.672 ; 13.155 ; 13.007 ;
; DIN[5]     ; LED[2]      ; 12.681 ; 12.876 ; 13.016 ; 13.229 ;
; DIN[5]     ; LED[3]      ; 12.331 ; 12.426 ; 12.668 ; 12.761 ;
; DIN[5]     ; LED[4]      ; 12.323 ; 12.419 ; 12.676 ; 12.754 ;
; DIN[5]     ; LED[5]      ; 12.317 ; 12.453 ; 12.652 ; 12.806 ;
; DIN[5]     ; LED[6]      ; 12.674 ; 12.817 ; 13.011 ; 13.152 ;
; DIN[5]     ; LIUshui[0]  ; 15.632 ; 15.141 ; 15.985 ; 15.476 ;
; DIN[5]     ; LIUshui[1]  ; 14.314 ; 14.068 ; 14.667 ; 14.403 ;
; DIN[5]     ; LIUshui[2]  ; 14.965 ; 14.630 ; 15.300 ; 14.983 ;
; DIN[5]     ; LIUshui[3]  ; 14.658 ; 14.374 ; 14.993 ; 14.727 ;
; DIN[5]     ; LIUshui[4]  ; 14.778 ; 14.440 ; 15.131 ; 14.775 ;
; DIN[5]     ; LIUshui[5]  ; 16.602 ; 16.326 ; 16.955 ; 16.661 ;
; DIN[5]     ; LIUshui[6]  ; 14.782 ; 14.466 ; 15.117 ; 14.819 ;
; DIN[6]     ; LED[0]      ; 12.797 ; 12.581 ; 13.114 ; 12.898 ;
; DIN[6]     ; LED[1]      ; 12.544 ; 12.396 ; 12.861 ; 12.713 ;
; DIN[6]     ; LED[2]      ; 12.405 ; 12.600 ; 12.722 ; 12.917 ;
; DIN[6]     ; LED[3]      ; 12.055 ; 12.150 ; 12.372 ; 12.467 ;
; DIN[6]     ; LED[4]      ; 12.047 ; 12.143 ; 12.364 ; 12.460 ;
; DIN[6]     ; LED[5]      ; 12.041 ; 12.177 ; 12.358 ; 12.494 ;
; DIN[6]     ; LED[6]      ; 12.398 ; 12.541 ; 12.715 ; 12.858 ;
; DIN[6]     ; LIUshui[0]  ; 15.356 ; 14.865 ; 15.673 ; 15.182 ;
; DIN[6]     ; LIUshui[1]  ; 14.038 ; 13.792 ; 14.355 ; 14.109 ;
; DIN[6]     ; LIUshui[2]  ; 14.689 ; 14.354 ; 15.006 ; 14.671 ;
; DIN[6]     ; LIUshui[3]  ; 14.382 ; 14.098 ; 14.699 ; 14.415 ;
; DIN[6]     ; LIUshui[4]  ; 14.502 ; 14.164 ; 14.819 ; 14.481 ;
; DIN[6]     ; LIUshui[5]  ; 16.326 ; 16.050 ; 16.643 ; 16.367 ;
; DIN[6]     ; LIUshui[6]  ; 14.506 ; 14.190 ; 14.823 ; 14.507 ;
; DIN[7]     ; H           ;        ; 10.221 ; 10.714 ;        ;
; DIN[7]     ; LED[0]      ; 12.515 ; 12.274 ; 12.855 ; 12.573 ;
; DIN[7]     ; LED[1]      ; 12.237 ; 12.089 ; 12.536 ; 12.388 ;
; DIN[7]     ; LED[2]      ; 12.098 ; 12.318 ; 12.397 ; 12.658 ;
; DIN[7]     ; LED[3]      ; 11.750 ; 11.843 ; 12.049 ; 12.142 ;
; DIN[7]     ; LED[4]      ; 11.765 ; 11.836 ; 12.105 ; 12.135 ;
; DIN[7]     ; LED[5]      ; 11.734 ; 11.895 ; 12.033 ; 12.235 ;
; DIN[7]     ; LED[6]      ; 12.093 ; 12.234 ; 12.392 ; 12.533 ;
; DIN[7]     ; LIUshui[0]  ; 15.074 ; 14.558 ; 15.414 ; 14.857 ;
; DIN[7]     ; LIUshui[1]  ; 13.756 ; 13.485 ; 14.096 ; 13.784 ;
; DIN[7]     ; LIUshui[2]  ; 14.382 ; 14.072 ; 14.681 ; 14.412 ;
; DIN[7]     ; LIUshui[3]  ; 14.075 ; 13.816 ; 14.374 ; 14.156 ;
; DIN[7]     ; LIUshui[4]  ; 14.220 ; 13.857 ; 14.560 ; 14.156 ;
; DIN[7]     ; LIUshui[5]  ; 16.044 ; 15.743 ; 16.384 ; 16.042 ;
; DIN[7]     ; LIUshui[6]  ; 14.199 ; 13.908 ; 14.498 ; 14.248 ;
; M[0]       ; H           ; 8.178  ; 7.972  ; 8.397  ; 8.113  ;
; M[0]       ; LED[0]      ; 10.084 ; 9.851  ; 10.288 ; 10.044 ;
; M[0]       ; LED[1]      ; 9.814  ; 9.666  ; 10.007 ; 9.859  ;
; M[0]       ; LED[2]      ; 9.675  ; 9.887  ; 9.868  ; 10.091 ;
; M[0]       ; LED[3]      ; 9.327  ; 9.420  ; 9.520  ; 9.613  ;
; M[0]       ; LED[4]      ; 9.334  ; 9.413  ; 9.538  ; 9.606  ;
; M[0]       ; LED[5]      ; 9.311  ; 9.464  ; 9.504  ; 9.668  ;
; M[0]       ; LED[6]      ; 9.670  ; 9.811  ; 9.863  ; 10.004 ;
; M[0]       ; LIUshui[0]  ; 12.643 ; 12.135 ; 12.847 ; 12.328 ;
; M[0]       ; LIUshui[1]  ; 11.325 ; 11.062 ; 11.529 ; 11.255 ;
; M[0]       ; LIUshui[2]  ; 11.959 ; 11.641 ; 12.152 ; 11.845 ;
; M[0]       ; LIUshui[3]  ; 11.652 ; 11.385 ; 11.845 ; 11.589 ;
; M[0]       ; LIUshui[4]  ; 11.789 ; 11.434 ; 11.993 ; 11.627 ;
; M[0]       ; LIUshui[5]  ; 13.613 ; 13.320 ; 13.817 ; 13.513 ;
; M[0]       ; LIUshui[6]  ; 11.776 ; 11.477 ; 11.969 ; 11.681 ;
; M[1]       ; H           ; 8.140  ; 7.925  ; 8.384  ; 8.089  ;
; M[1]       ; LED[0]      ; 10.123 ; 9.881  ; 10.383 ; 10.088 ;
; M[1]       ; LED[1]      ; 9.844  ; 9.696  ; 10.051 ; 9.903  ;
; M[1]       ; LED[2]      ; 9.705  ; 9.926  ; 9.912  ; 10.186 ;
; M[1]       ; LED[3]      ; 9.357  ; 9.450  ; 9.564  ; 9.657  ;
; M[1]       ; LED[4]      ; 9.373  ; 9.443  ; 9.633  ; 9.650  ;
; M[1]       ; LED[5]      ; 9.341  ; 9.503  ; 9.548  ; 9.763  ;
; M[1]       ; LED[6]      ; 9.700  ; 9.841  ; 9.907  ; 10.048 ;
; M[1]       ; LIUshui[0]  ; 12.682 ; 12.165 ; 12.942 ; 12.372 ;
; M[1]       ; LIUshui[1]  ; 11.364 ; 11.092 ; 11.624 ; 11.299 ;
; M[1]       ; LIUshui[2]  ; 11.989 ; 11.680 ; 12.196 ; 11.940 ;
; M[1]       ; LIUshui[3]  ; 11.682 ; 11.424 ; 11.889 ; 11.684 ;
; M[1]       ; LIUshui[4]  ; 11.828 ; 11.464 ; 12.088 ; 11.671 ;
; M[1]       ; LIUshui[5]  ; 13.652 ; 13.350 ; 13.912 ; 13.557 ;
; M[1]       ; LIUshui[6]  ; 11.806 ; 11.516 ; 12.013 ; 11.776 ;
; wren       ; H           ; 7.034  ; 6.917  ; 7.271  ; 7.014  ;
; wren       ; LED[0]      ; 8.794  ; 8.578  ; 9.002  ; 8.697  ;
; wren       ; LED[1]      ; 8.541  ; 8.393  ; 8.660  ; 8.512  ;
; wren       ; LED[2]      ; 8.402  ; 8.597  ; 8.521  ; 8.805  ;
; wren       ; LED[3]      ; 8.052  ; 8.147  ; 8.173  ; 8.266  ;
; wren       ; LED[4]      ; 8.044  ; 8.140  ; 8.252  ; 8.259  ;
; wren       ; LED[5]      ; 8.038  ; 8.174  ; 8.157  ; 8.382  ;
; wren       ; LED[6]      ; 8.395  ; 8.538  ; 8.516  ; 8.657  ;
; wren       ; LIUshui[0]  ; 11.353 ; 10.862 ; 11.561 ; 10.981 ;
; wren       ; LIUshui[1]  ; 10.035 ; 9.789  ; 10.243 ; 9.908  ;
; wren       ; LIUshui[2]  ; 10.686 ; 10.351 ; 10.805 ; 10.559 ;
; wren       ; LIUshui[3]  ; 10.379 ; 10.095 ; 10.498 ; 10.303 ;
; wren       ; LIUshui[4]  ; 10.499 ; 10.161 ; 10.707 ; 10.280 ;
; wren       ; LIUshui[5]  ; 12.323 ; 12.047 ; 12.531 ; 12.166 ;
; wren       ; LIUshui[6]  ; 10.503 ; 10.187 ; 10.622 ; 10.395 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                                                                  ;
+------------+-----------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                                          ; Note                                                          ;
+------------+-----------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
; 152.98 MHz ; 152.98 MHz      ; CLK_GEN:inst7|CLK4_1                                                                                ;                                                               ;
; 216.17 MHz ; 216.17 MHz      ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ;                                                               ;
; 303.67 MHz ; 303.67 MHz      ; CLK_GEN:inst7|CLK1M_1                                                                               ;                                                               ;
; 323.94 MHz ; 250.0 MHz       ; CLK                                                                                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 367.65 MHz ; 367.65 MHz      ; CLK_GEN:inst7|CLK200_1                                                                              ;                                                               ;
; 404.86 MHz ; 402.09 MHz      ; CLK_GEN:inst7|CLK10K_1                                                                              ; limit due to minimum period restriction (tmin)                ;
; 819.67 MHz ; 402.09 MHz      ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                                                            ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                               ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; -11.285 ; -119.177      ;
; CLK_GEN:inst7|CLK4_1                                                                                ; -5.537  ; -33.738       ;
; CLK_GEN:inst7|CLK1M_1                                                                               ; -2.293  ; -8.344        ;
; CLK_GEN:inst7|CLK200_1                                                                              ; -1.720  ; -6.984        ;
; CLK_GEN:inst7|CLK10K_1                                                                              ; -1.470  ; -6.588        ;
; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; -0.220  ; -0.220        ;
; CLK                                                                                                 ; 0.030   ; 0.000         ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                                            ;
+-----------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------+--------+---------------+
; CLK_GEN:inst7|CLK200_1                                                                              ; -0.219 ; -0.219        ;
; CLK_GEN:inst7|CLK10K_1                                                                              ; -0.162 ; -0.162        ;
; CLK_GEN:inst7|CLK1M_1                                                                               ; -0.153 ; -0.153        ;
; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; -0.142 ; -0.142        ;
; CLK                                                                                                 ; -0.112 ; -0.112        ;
; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 0.017  ; 0.000         ;
; CLK_GEN:inst7|CLK4_1                                                                                ; 0.599  ; 0.000         ;
+-----------------------------------------------------------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                                              ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                               ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+
; CLK_GEN:inst7|CLK4_1                                                                                ; -3.201  ; -36.852       ;
; CLK_GEN:inst7|CLK1M_1                                                                               ; -1.487  ; -10.409       ;
; CLK_GEN:inst7|CLK10K_1                                                                              ; -1.487  ; -8.922        ;
; CLK_GEN:inst7|CLK200_1                                                                              ; -1.487  ; -8.922        ;
; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; -1.487  ; -1.624        ;
; CLK                                                                                                 ; 24.798  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; 499.715 ; 0.000         ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                   ;
+---------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                     ; To Node                                                                                              ; Launch Clock                                                                                        ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -11.285 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.521     ; 8.706      ;
; -11.019 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.521     ; 8.440      ;
; -10.889 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.521     ; 8.310      ;
; -10.840 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.521     ; 8.261      ;
; -10.758 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.521     ; 8.179      ;
; -10.736 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.521     ; 8.157      ;
; -10.682 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.521     ; 8.103      ;
; -10.671 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.521     ; 8.092      ;
; -10.594 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.521     ; 8.015      ;
; -10.232 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.521     ; 7.653      ;
; -10.231 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.521     ; 7.652      ;
; -9.965  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.537     ; 7.370      ;
; -9.699  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.537     ; 7.104      ;
; -9.569  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.537     ; 6.974      ;
; -9.451  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.537     ; 6.856      ;
; -9.438  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.537     ; 6.843      ;
; -9.435  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.537     ; 6.840      ;
; -9.423  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.537     ; 6.828      ;
; -9.254  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.537     ; 6.659      ;
; -9.242  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.537     ; 6.647      ;
; -9.218  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.537     ; 6.623      ;
; -9.213  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.537     ; 6.618      ;
; -1.245  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.223      ; 2.160      ;
; -1.240  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|inst1                                                                                     ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.189      ; 2.121      ;
; -1.119  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.223      ; 2.034      ;
; -1.080  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.223      ; 1.995      ;
; -0.993  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.223      ; 1.908      ;
; -0.954  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.223      ; 1.869      ;
; -0.917  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|inst1                                                                                     ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.189      ; 2.298      ;
; -0.867  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.223      ; 1.782      ;
; -0.828  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.223      ; 1.743      ;
; -0.757  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.223      ; 2.172      ;
; -0.741  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.223      ; 1.656      ;
; -0.718  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.223      ; 2.133      ;
; -0.702  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.223      ; 1.617      ;
; -0.631  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.223      ; 2.046      ;
; -0.592  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.223      ; 2.007      ;
; -0.576  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.223      ; 1.491      ;
; -0.505  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.223      ; 1.920      ;
; -0.466  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.223      ; 1.881      ;
; -0.379  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.223      ; 1.794      ;
; -0.340  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.223      ; 1.755      ;
; -0.253  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.223      ; 1.668      ;
; -0.221  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.223      ; 1.136      ;
; -0.214  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.223      ; 1.629      ;
; 0.332   ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.223      ; 1.083      ;
; 497.687 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.106     ; 2.209      ;
; 497.728 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.106     ; 2.168      ;
; 497.810 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.106     ; 2.086      ;
; 497.849 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.106     ; 2.047      ;
; 497.936 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.106     ; 1.960      ;
; 497.967 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.035     ; 2.000      ;
; 497.967 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.035     ; 2.000      ;
; 497.967 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.035     ; 2.000      ;
; 497.967 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.035     ; 2.000      ;
; 497.967 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.035     ; 2.000      ;
; 497.967 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.035     ; 2.000      ;
; 497.967 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.035     ; 2.000      ;
; 497.967 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.035     ; 2.000      ;
; 497.967 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.035     ; 2.000      ;
; 497.967 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.035     ; 2.000      ;
; 497.967 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.035     ; 2.000      ;
; 497.975 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.106     ; 1.921      ;
; 498.066 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.106     ; 1.830      ;
; 498.102 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.106     ; 1.794      ;
; 498.192 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.106     ; 1.704      ;
; 498.229 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10]          ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.106     ; 1.667      ;
; 997.682 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.248      ;
; 997.805 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.125      ;
; 997.808 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.122      ;
; 997.847 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.083      ;
; 997.887 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.043      ;
; 997.888 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.042      ;
; 997.931 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.999      ;
; 997.931 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.999      ;
; 997.934 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.996      ;
; 997.970 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.960      ;
; 997.973 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.957      ;
; 998.009 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.921      ;
; 998.013 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.917      ;
; 998.014 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.916      ;
; 998.021 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.909      ;
; 998.057 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.873      ;
; 998.057 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.873      ;
; 998.060 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.870      ;
; 998.061 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.869      ;
; 998.096 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.834      ;
; 998.096 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.834      ;
; 998.099 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.831      ;
; 998.135 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.795      ;
; 998.135 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.795      ;
; 998.139 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.791      ;
; 998.140 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.790      ;
; 998.147 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.783      ;
; 998.147 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.783      ;
; 998.183 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.747      ;
; 998.183 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.747      ;
; 998.186 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.744      ;
; 998.187 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.743      ;
; 998.187 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.743      ;
+---------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_GEN:inst7|CLK4_1'                                                                                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                             ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -5.537 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.048     ; 6.528      ;
; -2.470 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.399      ;
; -2.470 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.399      ;
; -2.470 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.399      ;
; -2.470 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.399      ;
; -2.470 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.399      ;
; -2.470 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.399      ;
; -2.470 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.399      ;
; -2.470 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.399      ;
; -2.395 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.324      ;
; -2.395 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.324      ;
; -2.395 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.324      ;
; -2.395 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.324      ;
; -2.395 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.324      ;
; -2.395 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.324      ;
; -2.395 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.324      ;
; -2.395 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.324      ;
; -2.349 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.278      ;
; -2.349 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.278      ;
; -2.349 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.278      ;
; -2.349 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.278      ;
; -2.349 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.278      ;
; -2.349 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.278      ;
; -2.349 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.278      ;
; -2.349 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.278      ;
; -2.271 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.200      ;
; -2.271 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.200      ;
; -2.271 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.200      ;
; -2.271 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.200      ;
; -2.271 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.200      ;
; -2.271 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.200      ;
; -2.271 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.200      ;
; -2.271 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.200      ;
; -2.224 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.153      ;
; -2.224 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.153      ;
; -2.224 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.153      ;
; -2.224 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.153      ;
; -2.224 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.153      ;
; -2.224 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.153      ;
; -2.224 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.153      ;
; -2.224 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.153      ;
; -2.145 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.074      ;
; -2.145 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.074      ;
; -2.145 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.074      ;
; -2.145 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.074      ;
; -2.145 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.074      ;
; -2.145 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.074      ;
; -2.145 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.074      ;
; -2.145 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.074      ;
; -2.099 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.028      ;
; -2.099 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.028      ;
; -2.099 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.028      ;
; -2.099 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.028      ;
; -2.099 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.028      ;
; -2.099 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.028      ;
; -2.099 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.028      ;
; -2.099 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 3.028      ;
; -2.019 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 2.948      ;
; -2.019 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 2.948      ;
; -2.019 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 2.948      ;
; -2.019 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 2.948      ;
; -2.019 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 2.948      ;
; -2.019 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 2.948      ;
; -2.019 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 2.948      ;
; -2.019 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 2.948      ;
; -1.141 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 2.070      ;
; -1.091 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 2.020      ;
; -1.052 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.981      ;
; -1.015 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.944      ;
; -1.011 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.940      ;
; -1.003 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.932      ;
; -0.968 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.897      ;
; -0.965 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.894      ;
; -0.929 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.858      ;
; -0.926 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.855      ;
; -0.918 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]        ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.300      ; 2.257      ;
; -0.890 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.819      ;
; -0.889 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.818      ;
; -0.885 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.814      ;
; -0.885 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.814      ;
; -0.877 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.806      ;
; -0.842 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.771      ;
; -0.842 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.771      ;
; -0.839 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.768      ;
; -0.803 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.732      ;
; -0.803 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.732      ;
; -0.800 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.729      ;
; -0.764 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.693      ;
; -0.764 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.693      ;
; -0.763 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.692      ;
; -0.759 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.688      ;
; -0.759 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.688      ;
; -0.752 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.681      ;
; -0.751 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.073     ; 1.680      ;
; -0.619 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.300      ; 1.958      ;
; -0.589 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.280      ; 1.908      ;
; -0.556 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]        ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.300      ; 1.895      ;
; -0.522 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.280      ; 1.841      ;
; -0.515 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.280      ; 1.834      ;
; -0.439 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.280      ; 1.758      ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_GEN:inst7|CLK1M_1'                                                                                                                      ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+
; -2.293 ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 3.222      ;
; -2.084 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 3.013      ;
; -1.911 ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 2.840      ;
; -1.784 ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 2.713      ;
; -1.660 ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 2.589      ;
; -1.656 ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 2.585      ;
; -1.605 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 2.534      ;
; -1.498 ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 2.427      ;
; -1.477 ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 2.406      ;
; -1.371 ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 2.300      ;
; -1.363 ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 2.292      ;
; -1.356 ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 2.285      ;
; -1.262 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 2.191      ;
; -1.221 ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 2.150      ;
; -1.144 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 2.073      ;
; -1.134 ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 2.063      ;
; -1.093 ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 2.022      ;
; -0.876 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 1.805      ;
; -0.842 ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 1.771      ;
; -0.803 ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 1.732      ;
; -0.748 ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 1.677      ;
; -0.741 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 1.670      ;
; -0.723 ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 1.652      ;
; -0.609 ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 1.538      ;
; -0.596 ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 1.525      ;
; -0.522 ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 1.451      ;
; -0.221 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 1.150      ;
; -0.219 ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 1.148      ;
; -0.215 ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 1.144      ;
; -0.205 ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 1.134      ;
; -0.197 ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 1.126      ;
; -0.194 ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.073     ; 1.123      ;
; 0.080  ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK1M_1 ; 0.500        ; 2.971      ; 3.633      ;
; 0.274  ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; 2.971      ; 3.939      ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_GEN:inst7|CLK200_1'                                                                                                                      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.720 ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 2.651      ;
; -1.676 ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 2.607      ;
; -1.549 ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 2.480      ;
; -1.420 ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 2.351      ;
; -1.408 ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 2.339      ;
; -1.350 ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 2.281      ;
; -1.316 ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 2.247      ;
; -1.297 ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 2.228      ;
; -1.277 ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 2.208      ;
; -1.262 ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 2.193      ;
; -1.220 ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 2.151      ;
; -1.132 ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 2.063      ;
; -0.900 ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 1.831      ;
; -0.858 ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 1.789      ;
; -0.830 ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 1.761      ;
; -0.777 ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 1.708      ;
; -0.764 ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 1.695      ;
; -0.735 ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 1.666      ;
; -0.731 ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 1.662      ;
; -0.694 ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 1.625      ;
; -0.614 ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 1.545      ;
; -0.588 ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 1.519      ;
; -0.454 ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 1.385      ;
; -0.218 ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 1.149      ;
; -0.207 ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.071     ; 1.138      ;
; 0.267  ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1   ; CLK_GEN:inst7|CLK200_1 ; 0.500        ; 2.075      ; 2.550      ;
; 0.583  ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1   ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; 2.075      ; 2.734      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_GEN:inst7|CLK10K_1'                                                                                                                      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.470 ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 2.400      ;
; -1.463 ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 2.393      ;
; -1.349 ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 2.279      ;
; -1.348 ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 2.278      ;
; -1.268 ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 2.198      ;
; -1.259 ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 2.189      ;
; -1.225 ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 2.155      ;
; -1.187 ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 2.117      ;
; -1.150 ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 2.080      ;
; -1.143 ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 2.073      ;
; -1.135 ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 2.065      ;
; -0.960 ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 1.890      ;
; -0.924 ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 1.854      ;
; -0.917 ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 1.847      ;
; -0.829 ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 1.759      ;
; -0.802 ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 1.732      ;
; -0.748 ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 1.678      ;
; -0.739 ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 1.669      ;
; -0.643 ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 1.573      ;
; -0.637 ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 1.567      ;
; -0.636 ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 1.566      ;
; -0.221 ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 1.151      ;
; -0.208 ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 1.138      ;
; -0.199 ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 1.129      ;
; -0.194 ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.072     ; 1.124      ;
; 0.263  ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.500        ; 2.106      ; 2.585      ;
; 0.490  ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; 2.106      ; 2.858      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'                                                                                                                                                 ;
+--------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                                                                                        ; Latch Clock                                                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -0.220 ; inst12    ; inst12  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 1.000        ; -0.472     ; 0.770      ;
+--------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                       ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+
; 0.030  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; CLK         ; 0.500        ; 2.444      ; 3.146      ;
; 0.313  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; CLK         ; 1.000        ; 2.444      ; 3.363      ;
; 46.913 ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 50.000       ; -0.073     ; 3.016      ;
; 46.922 ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 50.000       ; -0.073     ; 3.007      ;
; 47.040 ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 50.000       ; -0.073     ; 2.889      ;
; 47.193 ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 50.000       ; -0.073     ; 2.736      ;
; 48.812 ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 50.000       ; -0.073     ; 1.117      ;
; 48.815 ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 50.000       ; -0.073     ; 1.114      ;
; 48.817 ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 50.000       ; -0.073     ; 1.112      ;
; 48.836 ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 50.000       ; -0.073     ; 1.093      ;
; 48.856 ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 50.000       ; -0.073     ; 1.073      ;
; 49.082 ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 50.000       ; -0.073     ; 0.847      ;
; 49.082 ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 50.000       ; -0.073     ; 0.847      ;
; 49.084 ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 50.000       ; -0.073     ; 0.845      ;
; 49.159 ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[0] ; CLK                   ; CLK         ; 50.000       ; -0.073     ; 0.770      ;
; 49.159 ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 50.000       ; -0.073     ; 0.770      ;
; 49.159 ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 50.000       ; -0.073     ; 0.770      ;
; 49.159 ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 50.000       ; -0.073     ; 0.770      ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_GEN:inst7|CLK200_1'                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.219 ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1   ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 2.183      ; 2.419      ;
; 0.153  ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1   ; CLK_GEN:inst7|CLK200_1 ; -0.500       ; 2.183      ; 2.291      ;
; 0.383  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 0.669      ;
; 0.678  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 0.964      ;
; 0.680  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 0.966      ;
; 0.696  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 0.982      ;
; 0.701  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 0.987      ;
; 0.836  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 1.122      ;
; 0.972  ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 1.258      ;
; 1.002  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 1.288      ;
; 1.016  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 1.302      ;
; 1.031  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 1.317      ;
; 1.046  ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 1.332      ;
; 1.065  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 1.351      ;
; 1.069  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 1.355      ;
; 1.124  ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 1.410      ;
; 1.173  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 1.459      ;
; 1.243  ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 1.529      ;
; 1.354  ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 1.640      ;
; 1.392  ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 1.678      ;
; 1.402  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 1.688      ;
; 1.406  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 1.692      ;
; 1.621  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 1.907      ;
; 1.714  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 2.000      ;
; 1.876  ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 2.162      ;
; 2.028  ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 2.314      ;
; 2.051  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.071      ; 2.337      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_GEN:inst7|CLK10K_1'                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.162 ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 2.215      ; 2.508      ;
; 0.095  ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK10K_1 ; -0.500       ; 2.215      ; 2.265      ;
; 0.397  ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 0.684      ;
; 0.675  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 0.962      ;
; 0.680  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 0.967      ;
; 0.718  ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.005      ;
; 0.721  ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.008      ;
; 0.997  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.284      ;
; 0.998  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.285      ;
; 1.013  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.300      ;
; 1.044  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.331      ;
; 1.046  ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.333      ;
; 1.137  ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.424      ;
; 1.237  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.524      ;
; 1.252  ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.539      ;
; 1.293  ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.580      ;
; 1.341  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.628      ;
; 1.349  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.636      ;
; 1.369  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.656      ;
; 1.369  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.656      ;
; 1.371  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.658      ;
; 1.372  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.659      ;
; 1.476  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.763      ;
; 1.542  ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.829      ;
; 1.639  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 1.926      ;
; 1.774  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 2.061      ;
; 1.774  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.072      ; 2.061      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_GEN:inst7|CLK1M_1'                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+
; -0.153 ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 3.115      ; 3.417      ;
; 0.090  ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK1M_1 ; -0.500       ; 3.115      ; 3.160      ;
; 0.396  ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 0.684      ;
; 0.396  ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 0.684      ;
; 0.672  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 0.960      ;
; 0.677  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 0.965      ;
; 0.703  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 0.991      ;
; 0.740  ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.028      ;
; 0.742  ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.030      ;
; 0.777  ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.065      ;
; 0.924  ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.212      ;
; 0.996  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.284      ;
; 1.013  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.301      ;
; 1.013  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.301      ;
; 1.057  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.345      ;
; 1.097  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.385      ;
; 1.101  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.389      ;
; 1.102  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.390      ;
; 1.107  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.395      ;
; 1.120  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.408      ;
; 1.228  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.516      ;
; 1.232  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.520      ;
; 1.233  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.521      ;
; 1.339  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.627      ;
; 1.422  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.710      ;
; 1.424  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.712      ;
; 1.493  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.781      ;
; 1.620  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 1.908      ;
; 1.809  ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 2.097      ;
; 1.809  ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 2.097      ;
; 1.885  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 2.173      ;
; 2.016  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 2.304      ;
; 2.210  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 2.498      ;
; 2.406  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.073      ; 2.694      ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                              ; Launch Clock                                                                                        ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.142 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.597      ; 0.980      ;
; 0.153  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.597      ; 1.275      ;
; 0.168  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.597      ; 1.290      ;
; 0.275  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.597      ; 1.397      ;
; 0.290  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.597      ; 1.412      ;
; 0.379  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.597      ; 1.001      ;
; 0.397  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.597      ; 1.519      ;
; 0.412  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.597      ; 1.534      ;
; 0.519  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.597      ; 1.641      ;
; 0.534  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.597      ; 1.656      ;
; 0.641  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.597      ; 1.763      ;
; 0.652  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.597      ; 1.274      ;
; 0.656  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.597      ; 1.778      ;
; 0.663  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.950      ;
; 0.664  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.951      ;
; 0.664  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.951      ;
; 0.666  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.953      ;
; 0.667  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.954      ;
; 0.667  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.954      ;
; 0.668  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10]          ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.955      ;
; 0.669  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.956      ;
; 0.670  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.957      ;
; 0.670  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.957      ;
; 0.759  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.597      ; 1.381      ;
; 0.774  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.597      ; 1.396      ;
; 0.815  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|inst1                                                                                     ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.560      ; 1.900      ;
; 0.881  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.597      ; 1.503      ;
; 0.896  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.597      ; 1.518      ;
; 0.985  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.272      ;
; 0.985  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.272      ;
; 0.986  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.273      ;
; 0.986  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.273      ;
; 0.986  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.273      ;
; 0.987  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.274      ;
; 0.988  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.275      ;
; 0.991  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.278      ;
; 0.991  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.278      ;
; 1.000  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.287      ;
; 1.003  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.290      ;
; 1.003  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.597      ; 1.625      ;
; 1.004  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.291      ;
; 1.004  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.291      ;
; 1.018  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.597      ; 1.640      ;
; 1.079  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.366      ;
; 1.080  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.367      ;
; 1.085  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.372      ;
; 1.085  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.372      ;
; 1.107  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.394      ;
; 1.108  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.395      ;
; 1.108  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.395      ;
; 1.109  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.396      ;
; 1.110  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.397      ;
; 1.113  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.400      ;
; 1.113  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.400      ;
; 1.122  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.409      ;
; 1.125  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.597      ; 1.747      ;
; 1.126  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.413      ;
; 1.126  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.413      ;
; 1.140  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.597      ; 1.762      ;
; 1.202  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.489      ;
; 1.207  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.494      ;
; 1.207  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.494      ;
; 1.229  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.516      ;
; 1.230  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.517      ;
; 1.231  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.518      ;
; 1.235  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.522      ;
; 1.235  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.522      ;
; 1.244  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.531      ;
; 1.247  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.597      ; 1.869      ;
; 1.248  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.535      ;
; 1.315  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|inst1                                                                                     ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.560      ; 1.900      ;
; 1.324  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.611      ;
; 1.329  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.616      ;
; 1.351  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.638      ;
; 1.352  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.639      ;
; 1.357  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.644      ;
; 1.366  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.653      ;
; 1.446  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.733      ;
; 1.474  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.761      ;
; 8.185  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.011     ; 5.469      ;
; 8.196  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.011     ; 5.480      ;
; 8.198  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.011     ; 5.482      ;
; 8.336  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.011     ; 5.620      ;
; 8.381  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.011     ; 5.665      ;
; 8.402  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.011     ; 5.686      ;
; 8.441  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.011     ; 5.725      ;
; 8.478  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.011     ; 5.762      ;
; 8.586  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.011     ; 5.870      ;
; 8.594  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.011     ; 5.878      ;
; 8.670  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -3.011     ; 5.954      ;
; 8.692  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.996     ; 5.991      ;
; 8.830  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.996     ; 6.129      ;
; 8.875  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.996     ; 6.174      ;
; 9.088  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.996     ; 6.387      ;
; 9.130  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.996     ; 6.429      ;
; 9.160  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.996     ; 6.459      ;
; 9.347  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.996     ; 6.646      ;
; 9.347  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.996     ; 6.646      ;
; 9.380  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.996     ; 6.679      ;
; 9.466  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.996     ; 6.765      ;
+--------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                        ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.112 ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; CLK         ; 0.000        ; 2.530      ; 2.883      ;
; 0.216  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; CLK         ; -0.500       ; 2.530      ; 2.711      ;
; 0.381  ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.396  ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[0] ; CLK                   ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.449  ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 0.000        ; 0.073      ; 0.737      ;
; 0.451  ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 0.000        ; 0.073      ; 0.739      ;
; 0.451  ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 0.000        ; 0.073      ; 0.739      ;
; 0.686  ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.686  ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.688  ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.689  ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.706  ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 0.000        ; 0.073      ; 0.994      ;
; 1.983  ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 0.000        ; 0.073      ; 2.271      ;
; 2.098  ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 0.000        ; 0.073      ; 2.386      ;
; 2.203  ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 0.000        ; 0.073      ; 2.491      ;
; 2.210  ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 0.000        ; 0.073      ; 2.498      ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'                                                                                                                                                 ;
+-------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                                                                                        ; Latch Clock                                                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.017 ; inst12    ; inst12  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 0.000        ; 0.472      ; 0.684      ;
+-------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_GEN:inst7|CLK4_1'                                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                                             ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.599 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.421      ; 1.270      ;
; 0.675 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.442      ; 1.367      ;
; 0.686 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 0.974      ;
; 0.687 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.421      ; 1.358      ;
; 0.688 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 0.976      ;
; 0.688 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 0.976      ;
; 0.689 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 0.977      ;
; 0.689 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 0.977      ;
; 0.691 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 0.979      ;
; 0.692 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 0.980      ;
; 0.692 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 0.980      ;
; 0.695 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.421      ; 1.366      ;
; 0.695 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 0.983      ;
; 0.697 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 0.985      ;
; 0.697 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 0.985      ;
; 0.697 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 0.985      ;
; 0.698 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.442      ; 1.390      ;
; 0.699 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 0.987      ;
; 0.699 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 0.987      ;
; 0.703 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.442      ; 1.395      ;
; 0.709 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.421      ; 1.380      ;
; 0.715 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.003      ;
; 0.722 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.010      ;
; 0.726 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.442      ; 1.418      ;
; 0.739 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.442      ; 1.431      ;
; 0.805 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.421      ; 1.476      ;
; 0.892 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.421      ; 1.563      ;
; 0.899 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.421      ; 1.570      ;
; 0.939 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.442      ; 1.631      ;
; 0.986 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.421      ; 1.657      ;
; 1.002 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.442      ; 1.694      ;
; 1.007 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.295      ;
; 1.008 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.296      ;
; 1.008 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.296      ;
; 1.009 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.297      ;
; 1.010 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.298      ;
; 1.013 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.301      ;
; 1.013 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.301      ;
; 1.013 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.301      ;
; 1.016 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.304      ;
; 1.017 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.305      ;
; 1.017 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.305      ;
; 1.018 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.306      ;
; 1.018 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.306      ;
; 1.021 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.309      ;
; 1.022 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.310      ;
; 1.025 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.313      ;
; 1.026 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.314      ;
; 1.031 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.319      ;
; 1.032 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.320      ;
; 1.033 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.321      ;
; 1.101 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.389      ;
; 1.107 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.395      ;
; 1.107 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.395      ;
; 1.109 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.397      ;
; 1.114 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.402      ;
; 1.117 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.405      ;
; 1.129 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.417      ;
; 1.130 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.418      ;
; 1.130 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.418      ;
; 1.131 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.419      ;
; 1.135 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.423      ;
; 1.135 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.423      ;
; 1.138 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.426      ;
; 1.139 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.427      ;
; 1.139 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.427      ;
; 1.140 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.428      ;
; 1.144 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.432      ;
; 1.147 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.435      ;
; 1.154 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.442      ;
; 1.155 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.443      ;
; 1.223 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.511      ;
; 1.228 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.442      ; 1.920      ;
; 1.229 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.517      ;
; 1.231 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.519      ;
; 1.236 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.524      ;
; 1.251 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.539      ;
; 1.252 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.540      ;
; 1.252 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.540      ;
; 1.257 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.545      ;
; 1.261 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.549      ;
; 1.262 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.550      ;
; 1.269 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.557      ;
; 1.276 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.564      ;
; 1.345 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.633      ;
; 1.353 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.641      ;
; 1.374 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.662      ;
; 1.383 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 1.671      ;
; 1.823 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 2.111      ;
; 1.941 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 2.229      ;
; 1.941 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 2.229      ;
; 1.941 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 2.229      ;
; 1.941 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 2.229      ;
; 1.941 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 2.229      ;
; 1.941 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 2.229      ;
; 2.071 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 2.359      ;
; 2.071 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 2.359      ;
; 2.071 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 2.359      ;
; 2.071 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 2.359      ;
; 2.071 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.073      ; 2.359      ;
+-------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK4_1'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]               ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ;
; 0.075  ; 0.305        ; 0.230          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.076  ; 0.306        ; 0.230          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.076  ; 0.306        ; 0.230          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.077  ; 0.307        ; 0.230          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ;
; 0.230  ; 0.230        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst7|CLK4_1~clkctrl|inclk[0]                                                                                       ;
; 0.230  ; 0.230        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst7|CLK4_1~clkctrl|outclk                                                                                         ;
; 0.253  ; 0.253        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                                             ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                                             ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                                             ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                                             ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                                             ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                                             ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                                             ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                                             ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                                                   ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                                                   ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                                                   ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                                                   ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                                                   ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                                                   ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                                                   ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                                                   ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst13|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 0.460  ; 0.690        ; 0.230          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ;
; 0.462  ; 0.692        ; 0.230          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.462  ; 0.692        ; 0.230          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.464  ; 0.694        ; 0.230          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst7|CLK4_1|q                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst7|CLK4_1|q                                                                                                      ;
; 0.602  ; 0.786        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ;
; 0.602  ; 0.786        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ;
; 0.602  ; 0.786        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ;
; 0.602  ; 0.786        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ;
; 0.602  ; 0.786        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ;
; 0.602  ; 0.786        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ;
; 0.602  ; 0.786        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ;
; 0.602  ; 0.786        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ;
; 0.603  ; 0.787        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]               ;
; 0.603  ; 0.787        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ;
; 0.603  ; 0.787        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ;
; 0.603  ; 0.787        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ;
; 0.603  ; 0.787        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ;
; 0.603  ; 0.787        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ;
; 0.603  ; 0.787        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ;
; 0.603  ; 0.787        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ;
; 0.735  ; 0.735        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                                                   ;
; 0.735  ; 0.735        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                                                   ;
; 0.735  ; 0.735        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                                                   ;
; 0.735  ; 0.735        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                                                   ;
; 0.735  ; 0.735        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                                                   ;
; 0.735  ; 0.735        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                                                   ;
; 0.735  ; 0.735        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                                                   ;
; 0.735  ; 0.735        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                                                   ;
; 0.736  ; 0.736        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst13|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 0.736  ; 0.736        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                                             ;
; 0.736  ; 0.736        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                                             ;
; 0.736  ; 0.736        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                                             ;
; 0.736  ; 0.736        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                                             ;
; 0.736  ; 0.736        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                                             ;
; 0.736  ; 0.736        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                                             ;
; 0.736  ; 0.736        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                                             ;
; 0.736  ; 0.736        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                                             ;
; 0.737  ; 0.737        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
+--------+--------------+----------------+------------------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK1M_1'                                                                  ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|CLK10K_1            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[5] ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|CLK10K_1            ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[0] ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[1] ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[2] ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[3] ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[4] ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[5] ;
; 0.287  ; 0.287        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1~clkctrl|inclk[0]    ;
; 0.287  ; 0.287        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1~clkctrl|outclk      ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK10K_1|clk                ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[0]|clk     ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[1]|clk     ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[2]|clk     ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[3]|clk     ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[4]|clk     ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1|q                   ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|CLK10K_1            ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[0] ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[1] ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[2] ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[3] ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[4] ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[5] ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK10K_1|clk                ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[0]|clk     ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[1]|clk     ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[2]|clk     ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[3]|clk     ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[4]|clk     ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[5]|clk     ;
; 0.705  ; 0.705        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1~clkctrl|inclk[0]    ;
; 0.705  ; 0.705        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1~clkctrl|outclk      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK10K_1'                                                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|CLK200_1            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[4] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|CLK200_1            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[0] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[1] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[2] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[3] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[4] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|CLK200_1            ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[0] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[1] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[2] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[3] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[4] ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK200_1|clk                ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[0]|clk     ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[1]|clk     ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[2]|clk     ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[3]|clk     ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[4]|clk     ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1~clkctrl|inclk[0]   ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1|q                  ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1~clkctrl|inclk[0]   ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1~clkctrl|outclk     ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK200_1|clk                ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[0]|clk     ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[1]|clk     ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[2]|clk     ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[3]|clk     ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[4]|clk     ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK200_1'                                                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|CLK4_1              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[4] ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|CLK4_1              ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[0] ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[1] ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[2] ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[3] ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[4] ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|CLK4_1              ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[0] ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[1] ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[2] ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[3] ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[4] ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK4_1|clk                  ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[0]|clk     ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[1]|clk     ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[2]|clk     ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[3]|clk     ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[4]|clk     ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1~clkctrl|inclk[0]   ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1|q                  ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1~clkctrl|inclk[0]   ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1~clkctrl|outclk     ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK4_1|clk                  ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[0]|clk     ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[1]|clk     ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[2]|clk     ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[3]|clk     ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[4]|clk     ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'                                                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                               ; Clock Edge ; Target                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst12                                                                        ;
; -0.137 ; 0.079        ; 0.216          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst12                                                                        ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst12|clk                                                                    ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10~0|combout ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita0|cout       ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10|cin       ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10|cout      ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10~0|cin     ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita1|cin        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita1|cout       ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita2|cin        ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita2|cout       ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita3|cin        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita3|cout       ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita4|cin        ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita4|cout       ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita5|cin        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita5|cout       ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita6|cin        ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita6|cout       ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita7|cin        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita7|cout       ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita8|cin        ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita8|cout       ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita9|cin        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita9|cout       ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita0|datab      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita0|cout       ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10|cin       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10|cout      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10~0|cin     ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita1|cin        ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita1|cout       ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita2|cin        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita2|cout       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita3|cin        ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita3|cout       ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita4|cin        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita4|cout       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita5|cin        ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita5|cout       ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita6|cin        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita6|cout       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita7|cin        ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita7|cout       ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita8|cin        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita8|cout       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita9|cin        ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita9|cout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[0]|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[0]|q          ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10~0|combout ;
; 0.541  ; 0.725        ; 0.184          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst12                                                                        ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita0|datab      ;
; 0.674  ; 0.674        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst12|clk                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; 24.798 ; 25.014       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; CLK_GEN:inst7|CLK1M_1                                       ;
; 24.798 ; 25.014       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; CLK_GEN:inst7|count[0]                                      ;
; 24.798 ; 25.014       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; CLK_GEN:inst7|count[1]                                      ;
; 24.798 ; 25.014       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; CLK_GEN:inst7|count[2]                                      ;
; 24.798 ; 25.014       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; CLK_GEN:inst7|count[3]                                      ;
; 24.800 ; 24.984       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_GEN:inst7|CLK1M_1                                       ;
; 24.800 ; 24.984       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_GEN:inst7|count[0]                                      ;
; 24.800 ; 24.984       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_GEN:inst7|count[1]                                      ;
; 24.800 ; 24.984       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_GEN:inst7|count[2]                                      ;
; 24.800 ; 24.984       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_GEN:inst7|count[3]                                      ;
; 24.917 ; 24.917       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 24.917 ; 24.917       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 24.932 ; 24.932       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|CLK1M_1|clk                                           ;
; 24.932 ; 24.932       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|count[0]|clk                                          ;
; 24.932 ; 24.932       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|count[1]|clk                                          ;
; 24.932 ; 24.932       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|count[2]|clk                                          ;
; 24.932 ; 24.932       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|count[3]|clk                                          ;
; 24.949 ; 24.949       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                 ;
; 24.953 ; 24.953       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                   ;
; 24.953 ; 24.953       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                     ;
; 24.966 ; 24.966       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                 ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                 ;
; 25.034 ; 25.034       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.047 ; 25.047       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                   ;
; 25.047 ; 25.047       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                     ;
; 25.051 ; 25.051       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                 ;
; 25.067 ; 25.067       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|CLK1M_1|clk                                           ;
; 25.067 ; 25.067       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|count[0]|clk                                          ;
; 25.067 ; 25.067       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|count[1]|clk                                          ;
; 25.067 ; 25.067       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|count[2]|clk                                          ;
; 25.067 ; 25.067       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|count[3]|clk                                          ;
; 25.082 ; 25.082       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 25.082 ; 25.082       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                         ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; CLK   ; Rise       ; CLK_GEN:inst7|CLK1M_1                                       ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; CLK   ; Rise       ; CLK_GEN:inst7|count[0]                                      ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; CLK   ; Rise       ; CLK_GEN:inst7|count[1]                                      ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; CLK   ; Rise       ; CLK_GEN:inst7|count[2]                                      ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; CLK   ; Rise       ; CLK_GEN:inst7|count[3]                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                               ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------------------------------------------------------------------------+
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ;
; 499.761 ; 499.945      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spk0:inst2|inst1                                                                                     ;
; 499.835 ; 500.051      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spk0:inst2|inst1                                                                                     ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ;
; 499.881 ; 500.065      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ;
; 499.965 ; 499.965      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]                              ;
; 499.965 ; 499.965      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk                                ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst1|clk                                                                                      ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[10]|clk                              ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[8]|clk                               ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[9]|clk                               ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst1|clk                                                                                      ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[10]|clk                              ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[8]|clk                               ;
; 500.014 ; 500.014      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[9]|clk                               ;
; 500.033 ; 500.033      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]                              ;
; 500.033 ; 500.033      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk                                ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spk0:inst2|inst1                                                                                     ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+
; CLK_KEN   ; CLK_GEN:inst7|CLK4_1 ; -0.546 ; -0.359 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; CLR       ; CLK_GEN:inst7|CLK4_1 ; 2.211  ; 2.368  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; DIN[*]    ; CLK_GEN:inst7|CLK4_1 ; 7.755  ; 7.059  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[0]   ; CLK_GEN:inst7|CLK4_1 ; 6.646  ; 5.837  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[1]   ; CLK_GEN:inst7|CLK4_1 ; 6.922  ; 6.148  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[2]   ; CLK_GEN:inst7|CLK4_1 ; 7.185  ; 6.415  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[3]   ; CLK_GEN:inst7|CLK4_1 ; 7.717  ; 7.053  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[4]   ; CLK_GEN:inst7|CLK4_1 ; 3.944  ; 4.386  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[5]   ; CLK_GEN:inst7|CLK4_1 ; 7.755  ; 7.059  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[6]   ; CLK_GEN:inst7|CLK4_1 ; 4.437  ; 4.080  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[7]   ; CLK_GEN:inst7|CLK4_1 ; 4.320  ; 3.936  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; M[*]      ; CLK_GEN:inst7|CLK4_1 ; 4.677  ; 5.926  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  M[0]     ; CLK_GEN:inst7|CLK4_1 ; 4.237  ; 5.395  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  M[1]     ; CLK_GEN:inst7|CLK4_1 ; 4.677  ; 5.926  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; wren      ; CLK_GEN:inst7|CLK4_1 ; -1.316 ; -1.071 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; DIN[*]    ; CLK                  ; 13.690 ; 12.923 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[0]   ; CLK                  ; 12.581 ; 11.701 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[1]   ; CLK                  ; 12.857 ; 12.012 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[2]   ; CLK                  ; 13.120 ; 12.279 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[3]   ; CLK                  ; 13.652 ; 12.917 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[4]   ; CLK                  ; 9.650  ; 10.321 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[5]   ; CLK                  ; 13.690 ; 12.923 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[6]   ; CLK                  ; 10.372 ; 9.944  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[7]   ; CLK                  ; 10.255 ; 9.754  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; M[*]      ; CLK                  ; 10.541 ; 11.861 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  M[0]     ; CLK                  ; 10.101 ; 11.330 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  M[1]     ; CLK                  ; 10.541 ; 11.861 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; wren      ; CLK                  ; 5.542  ; 5.864  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+
; CLK_KEN   ; CLK_GEN:inst7|CLK4_1 ; 1.272  ; 1.068  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; CLR       ; CLK_GEN:inst7|CLK4_1 ; -1.609 ; -1.807 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; DIN[*]    ; CLK_GEN:inst7|CLK4_1 ; -1.858 ; -1.895 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[0]   ; CLK_GEN:inst7|CLK4_1 ; -2.283 ; -2.240 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[1]   ; CLK_GEN:inst7|CLK4_1 ; -2.441 ; -2.320 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[2]   ; CLK_GEN:inst7|CLK4_1 ; -2.692 ; -2.568 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[3]   ; CLK_GEN:inst7|CLK4_1 ; -2.316 ; -2.348 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[4]   ; CLK_GEN:inst7|CLK4_1 ; -1.858 ; -1.895 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[5]   ; CLK_GEN:inst7|CLK4_1 ; -2.708 ; -2.847 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[6]   ; CLK_GEN:inst7|CLK4_1 ; -2.657 ; -2.792 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[7]   ; CLK_GEN:inst7|CLK4_1 ; -2.028 ; -2.253 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; M[*]      ; CLK_GEN:inst7|CLK4_1 ; 0.116  ; -0.187 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  M[0]     ; CLK_GEN:inst7|CLK4_1 ; 0.088  ; -0.194 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  M[1]     ; CLK_GEN:inst7|CLK4_1 ; 0.116  ; -0.187 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; wren      ; CLK_GEN:inst7|CLK4_1 ; 1.718  ; 1.482  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; DIN[*]    ; CLK                  ; -6.209 ; -6.171 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[0]   ; CLK                  ; -6.533 ; -6.516 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[1]   ; CLK                  ; -6.778 ; -6.791 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[2]   ; CLK                  ; -6.971 ; -7.065 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[3]   ; CLK                  ; -6.216 ; -6.286 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[4]   ; CLK                  ; -6.209 ; -6.171 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[5]   ; CLK                  ; -6.911 ; -6.982 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[6]   ; CLK                  ; -6.595 ; -6.730 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[7]   ; CLK                  ; -6.304 ; -6.604 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; M[*]      ; CLK                  ; -4.102 ; -4.444 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  M[0]     ; CLK                  ; -4.102 ; -4.444 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  M[1]     ; CLK                  ; -4.151 ; -4.490 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; wren      ; CLK                  ; -3.009 ; -3.176 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                  ;
+-------------+-----------------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                     ;
+-------------+-----------------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------+
; H           ; CLK_GEN:inst7|CLK4_1                                                                                ; 13.777 ; 13.083 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; LED[*]      ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.372 ; 16.135 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[0]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.372 ; 16.122 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[1]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.141 ; 15.980 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[2]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 15.967 ; 15.946 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[3]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 15.631 ; 15.780 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[4]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 15.392 ; 15.773 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[5]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 15.610 ; 15.769 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[6]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 15.933 ; 16.135 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; LIUshui[*]  ; CLK_GEN:inst7|CLK4_1                                                                                ; 19.707 ; 19.495 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[0] ; CLK_GEN:inst7|CLK4_1                                                                                ; 18.928 ; 18.082 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[1] ; CLK_GEN:inst7|CLK4_1                                                                                ; 17.581 ; 17.286 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[2] ; CLK_GEN:inst7|CLK4_1                                                                                ; 18.358 ; 17.595 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[3] ; CLK_GEN:inst7|CLK4_1                                                                                ; 18.039 ; 17.551 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[4] ; CLK_GEN:inst7|CLK4_1                                                                                ; 18.132 ; 17.595 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[5] ; CLK_GEN:inst7|CLK4_1                                                                                ; 19.707 ; 19.495 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[6] ; CLK_GEN:inst7|CLK4_1                                                                                ; 18.182 ; 17.623 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; SPK         ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 7.560  ; 7.397  ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ;
+-------------+-----------------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                          ;
+-------------+-----------------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                     ;
+-------------+-----------------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------+
; H           ; CLK_GEN:inst7|CLK4_1                                                                                ; 12.033 ; 11.609 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; LED[*]      ; CLK_GEN:inst7|CLK4_1                                                                                ; 12.883 ; 13.033 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[0]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 13.740 ; 13.365 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[1]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 13.417 ; 13.222 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[2]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 13.231 ; 13.517 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[3]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 12.896 ; 13.040 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[4]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 12.964 ; 13.033 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[5]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 12.883 ; 13.137 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[6]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 13.204 ; 13.417 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; LIUshui[*]  ; CLK_GEN:inst7|CLK4_1                                                                                ; 14.968 ; 14.477 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[0] ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.321 ; 15.476 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[1] ; CLK_GEN:inst7|CLK4_1                                                                                ; 14.968 ; 14.477 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[2] ; CLK_GEN:inst7|CLK4_1                                                                                ; 15.533 ; 15.078 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[3] ; CLK_GEN:inst7|CLK4_1                                                                                ; 15.227 ; 14.810 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[4] ; CLK_GEN:inst7|CLK4_1                                                                                ; 15.455 ; 14.796 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[5] ; CLK_GEN:inst7|CLK4_1                                                                                ; 17.185 ; 16.679 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[6] ; CLK_GEN:inst7|CLK4_1                                                                                ; 15.342 ; 14.927 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; SPK         ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 7.046  ; 6.889  ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ;
+-------------+-----------------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DIN[0]     ; H           ; 10.408 ;        ;        ; 10.036 ;
; DIN[0]     ; LED[0]      ; 16.738 ; 16.488 ; 15.864 ; 15.614 ;
; DIN[0]     ; LED[1]      ; 16.507 ; 16.346 ; 15.633 ; 15.472 ;
; DIN[0]     ; LED[2]      ; 16.333 ; 16.313 ; 15.459 ; 15.477 ;
; DIN[0]     ; LED[3]      ; 15.997 ; 16.146 ; 15.123 ; 15.272 ;
; DIN[0]     ; LED[4]      ; 15.759 ; 16.139 ; 14.926 ; 15.265 ;
; DIN[0]     ; LED[5]      ; 15.958 ; 16.135 ; 15.089 ; 15.261 ;
; DIN[0]     ; LED[6]      ; 16.281 ; 16.501 ; 15.412 ; 15.627 ;
; DIN[0]     ; LIUshui[0]  ; 19.294 ; 18.449 ; 18.420 ; 17.613 ;
; DIN[0]     ; LIUshui[1]  ; 17.929 ; 17.652 ; 17.060 ; 16.778 ;
; DIN[0]     ; LIUshui[2]  ; 18.724 ; 17.962 ; 17.850 ; 17.126 ;
; DIN[0]     ; LIUshui[3]  ; 18.387 ; 17.917 ; 17.518 ; 17.043 ;
; DIN[0]     ; LIUshui[4]  ; 18.498 ; 17.943 ; 17.624 ; 17.074 ;
; DIN[0]     ; LIUshui[5]  ; 20.074 ; 19.861 ; 19.238 ; 18.987 ;
; DIN[0]     ; LIUshui[6]  ; 18.548 ; 17.971 ; 17.674 ; 17.102 ;
; DIN[1]     ; H           ; 10.684 ;        ;        ; 10.347 ;
; DIN[1]     ; LED[0]      ; 17.014 ; 16.764 ; 16.175 ; 15.925 ;
; DIN[1]     ; LED[1]      ; 16.783 ; 16.622 ; 15.944 ; 15.783 ;
; DIN[1]     ; LED[2]      ; 16.609 ; 16.589 ; 15.770 ; 15.788 ;
; DIN[1]     ; LED[3]      ; 16.273 ; 16.422 ; 15.434 ; 15.583 ;
; DIN[1]     ; LED[4]      ; 16.035 ; 16.415 ; 15.237 ; 15.576 ;
; DIN[1]     ; LED[5]      ; 16.234 ; 16.411 ; 15.400 ; 15.572 ;
; DIN[1]     ; LED[6]      ; 16.557 ; 16.777 ; 15.723 ; 15.938 ;
; DIN[1]     ; LIUshui[0]  ; 19.570 ; 18.725 ; 18.731 ; 17.924 ;
; DIN[1]     ; LIUshui[1]  ; 18.205 ; 17.928 ; 17.371 ; 17.089 ;
; DIN[1]     ; LIUshui[2]  ; 19.000 ; 18.238 ; 18.161 ; 17.437 ;
; DIN[1]     ; LIUshui[3]  ; 18.663 ; 18.193 ; 17.829 ; 17.354 ;
; DIN[1]     ; LIUshui[4]  ; 18.774 ; 18.219 ; 17.935 ; 17.385 ;
; DIN[1]     ; LIUshui[5]  ; 20.350 ; 20.137 ; 19.549 ; 19.298 ;
; DIN[1]     ; LIUshui[6]  ; 18.824 ; 18.247 ; 17.985 ; 17.413 ;
; DIN[2]     ; H           ; 10.947 ;        ;        ; 10.614 ;
; DIN[2]     ; LED[0]      ; 17.277 ; 17.027 ; 16.442 ; 16.192 ;
; DIN[2]     ; LED[1]      ; 17.046 ; 16.885 ; 16.211 ; 16.050 ;
; DIN[2]     ; LED[2]      ; 16.872 ; 16.852 ; 16.037 ; 16.055 ;
; DIN[2]     ; LED[3]      ; 16.536 ; 16.685 ; 15.701 ; 15.850 ;
; DIN[2]     ; LED[4]      ; 16.298 ; 16.678 ; 15.504 ; 15.843 ;
; DIN[2]     ; LED[5]      ; 16.497 ; 16.674 ; 15.667 ; 15.839 ;
; DIN[2]     ; LED[6]      ; 16.820 ; 17.040 ; 15.990 ; 16.205 ;
; DIN[2]     ; LIUshui[0]  ; 19.833 ; 18.988 ; 18.998 ; 18.191 ;
; DIN[2]     ; LIUshui[1]  ; 18.468 ; 18.191 ; 17.638 ; 17.356 ;
; DIN[2]     ; LIUshui[2]  ; 19.263 ; 18.501 ; 18.428 ; 17.704 ;
; DIN[2]     ; LIUshui[3]  ; 18.926 ; 18.456 ; 18.096 ; 17.621 ;
; DIN[2]     ; LIUshui[4]  ; 19.037 ; 18.482 ; 18.202 ; 17.652 ;
; DIN[2]     ; LIUshui[5]  ; 20.613 ; 20.400 ; 19.816 ; 19.565 ;
; DIN[2]     ; LIUshui[6]  ; 19.087 ; 18.510 ; 18.252 ; 17.680 ;
; DIN[3]     ; H           ; 11.479 ;        ;        ; 11.252 ;
; DIN[3]     ; LED[0]      ; 17.809 ; 17.559 ; 17.080 ; 16.830 ;
; DIN[3]     ; LED[1]      ; 17.578 ; 17.417 ; 16.849 ; 16.688 ;
; DIN[3]     ; LED[2]      ; 17.404 ; 17.384 ; 16.675 ; 16.693 ;
; DIN[3]     ; LED[3]      ; 17.068 ; 17.217 ; 16.339 ; 16.488 ;
; DIN[3]     ; LED[4]      ; 16.830 ; 17.210 ; 16.142 ; 16.481 ;
; DIN[3]     ; LED[5]      ; 17.029 ; 17.206 ; 16.305 ; 16.477 ;
; DIN[3]     ; LED[6]      ; 17.352 ; 17.572 ; 16.628 ; 16.843 ;
; DIN[3]     ; LIUshui[0]  ; 20.365 ; 19.520 ; 19.636 ; 18.829 ;
; DIN[3]     ; LIUshui[1]  ; 19.000 ; 18.723 ; 18.276 ; 17.994 ;
; DIN[3]     ; LIUshui[2]  ; 19.795 ; 19.033 ; 19.066 ; 18.342 ;
; DIN[3]     ; LIUshui[3]  ; 19.458 ; 18.988 ; 18.734 ; 18.259 ;
; DIN[3]     ; LIUshui[4]  ; 19.569 ; 19.014 ; 18.840 ; 18.290 ;
; DIN[3]     ; LIUshui[5]  ; 21.145 ; 20.932 ; 20.454 ; 20.203 ;
; DIN[3]     ; LIUshui[6]  ; 19.619 ; 19.042 ; 18.890 ; 18.318 ;
; DIN[4]     ; H           ; 9.858  ;        ;        ; 9.677  ;
; DIN[4]     ; LED[0]      ; 14.086 ; 13.832 ; 14.478 ; 14.228 ;
; DIN[4]     ; LED[1]      ; 13.801 ; 13.676 ; 14.247 ; 14.086 ;
; DIN[4]     ; LED[2]      ; 13.664 ; 13.656 ; 14.073 ; 14.053 ;
; DIN[4]     ; LED[3]      ; 13.346 ; 13.491 ; 13.737 ; 13.886 ;
; DIN[4]     ; LED[4]      ; 13.116 ; 13.493 ; 13.499 ; 13.879 ;
; DIN[4]     ; LED[5]      ; 13.339 ; 13.429 ; 13.698 ; 13.875 ;
; DIN[4]     ; LED[6]      ; 13.662 ; 13.842 ; 14.021 ; 14.241 ;
; DIN[4]     ; LIUshui[0]  ; 16.621 ; 15.782 ; 17.034 ; 16.189 ;
; DIN[4]     ; LIUshui[1]  ; 15.310 ; 14.946 ; 15.669 ; 15.392 ;
; DIN[4]     ; LIUshui[2]  ; 16.057 ; 15.315 ; 16.464 ; 15.702 ;
; DIN[4]     ; LIUshui[3]  ; 15.768 ; 15.211 ; 16.127 ; 15.657 ;
; DIN[4]     ; LIUshui[4]  ; 15.792 ; 15.324 ; 16.238 ; 15.683 ;
; DIN[4]     ; LIUshui[5]  ; 17.417 ; 17.192 ; 17.814 ; 17.601 ;
; DIN[4]     ; LIUshui[6]  ; 15.842 ; 15.352 ; 16.288 ; 15.711 ;
; DIN[5]     ; H           ; 11.517 ;        ;        ; 11.258 ;
; DIN[5]     ; LED[0]      ; 17.847 ; 17.597 ; 17.086 ; 16.836 ;
; DIN[5]     ; LED[1]      ; 17.616 ; 17.455 ; 16.855 ; 16.694 ;
; DIN[5]     ; LED[2]      ; 17.442 ; 17.422 ; 16.681 ; 16.699 ;
; DIN[5]     ; LED[3]      ; 17.106 ; 17.255 ; 16.345 ; 16.494 ;
; DIN[5]     ; LED[4]      ; 16.868 ; 17.248 ; 16.148 ; 16.487 ;
; DIN[5]     ; LED[5]      ; 17.067 ; 17.244 ; 16.311 ; 16.483 ;
; DIN[5]     ; LED[6]      ; 17.390 ; 17.610 ; 16.634 ; 16.849 ;
; DIN[5]     ; LIUshui[0]  ; 20.403 ; 19.558 ; 19.642 ; 18.835 ;
; DIN[5]     ; LIUshui[1]  ; 19.038 ; 18.761 ; 18.282 ; 18.000 ;
; DIN[5]     ; LIUshui[2]  ; 19.833 ; 19.071 ; 19.072 ; 18.348 ;
; DIN[5]     ; LIUshui[3]  ; 19.496 ; 19.026 ; 18.740 ; 18.265 ;
; DIN[5]     ; LIUshui[4]  ; 19.607 ; 19.052 ; 18.846 ; 18.296 ;
; DIN[5]     ; LIUshui[5]  ; 21.183 ; 20.970 ; 20.460 ; 20.209 ;
; DIN[5]     ; LIUshui[6]  ; 19.657 ; 19.080 ; 18.896 ; 18.324 ;
; DIN[6]     ; LED[0]      ; 14.529 ; 14.279 ; 14.110 ; 13.857 ;
; DIN[6]     ; LED[1]      ; 14.298 ; 14.137 ; 13.876 ; 13.715 ;
; DIN[6]     ; LED[2]      ; 14.124 ; 14.104 ; 13.702 ; 13.720 ;
; DIN[6]     ; LED[3]      ; 13.788 ; 13.937 ; 13.370 ; 13.515 ;
; DIN[6]     ; LED[4]      ; 13.550 ; 13.930 ; 13.169 ; 13.517 ;
; DIN[6]     ; LED[5]      ; 13.749 ; 13.926 ; 13.363 ; 13.504 ;
; DIN[6]     ; LED[6]      ; 14.072 ; 14.292 ; 13.686 ; 13.870 ;
; DIN[6]     ; LIUshui[0]  ; 17.085 ; 16.240 ; 16.663 ; 15.856 ;
; DIN[6]     ; LIUshui[1]  ; 15.720 ; 15.443 ; 15.334 ; 15.021 ;
; DIN[6]     ; LIUshui[2]  ; 16.515 ; 15.753 ; 16.093 ; 15.369 ;
; DIN[6]     ; LIUshui[3]  ; 16.178 ; 15.708 ; 15.792 ; 15.286 ;
; DIN[6]     ; LIUshui[4]  ; 16.289 ; 15.734 ; 15.867 ; 15.348 ;
; DIN[6]     ; LIUshui[5]  ; 17.865 ; 17.652 ; 17.481 ; 17.230 ;
; DIN[6]     ; LIUshui[6]  ; 16.339 ; 15.762 ; 15.917 ; 15.376 ;
; DIN[7]     ; H           ;        ; 9.817  ; 10.266 ;        ;
; DIN[7]     ; LED[0]      ; 14.412 ; 14.162 ; 14.068 ; 13.814 ;
; DIN[7]     ; LED[1]      ; 14.181 ; 14.020 ; 13.781 ; 13.658 ;
; DIN[7]     ; LED[2]      ; 14.007 ; 13.987 ; 13.646 ; 13.732 ;
; DIN[7]     ; LED[3]      ; 13.671 ; 13.820 ; 13.328 ; 13.473 ;
; DIN[7]     ; LED[4]      ; 13.433 ; 13.813 ; 13.192 ; 13.475 ;
; DIN[7]     ; LED[5]      ; 13.632 ; 13.809 ; 13.321 ; 13.382 ;
; DIN[7]     ; LED[6]      ; 13.955 ; 14.175 ; 13.644 ; 13.824 ;
; DIN[7]     ; LIUshui[0]  ; 16.968 ; 16.123 ; 16.603 ; 15.858 ;
; DIN[7]     ; LIUshui[1]  ; 15.603 ; 15.326 ; 15.292 ; 14.831 ;
; DIN[7]     ; LIUshui[2]  ; 16.398 ; 15.636 ; 16.039 ; 15.391 ;
; DIN[7]     ; LIUshui[3]  ; 16.061 ; 15.591 ; 15.750 ; 15.115 ;
; DIN[7]     ; LIUshui[4]  ; 16.172 ; 15.617 ; 15.748 ; 15.306 ;
; DIN[7]     ; LIUshui[5]  ; 17.748 ; 17.535 ; 17.493 ; 17.174 ;
; DIN[7]     ; LIUshui[6]  ; 16.222 ; 15.645 ; 15.784 ; 15.334 ;
; M[0]       ; H           ; 8.020  ; 8.436  ; 9.157  ; 7.955  ;
; M[0]       ; LED[0]      ; 14.264 ; 14.014 ; 15.487 ; 15.237 ;
; M[0]       ; LED[1]      ; 14.033 ; 13.872 ; 15.256 ; 15.095 ;
; M[0]       ; LED[2]      ; 13.859 ; 13.877 ; 15.082 ; 15.062 ;
; M[0]       ; LED[3]      ; 13.523 ; 13.672 ; 14.746 ; 14.895 ;
; M[0]       ; LED[4]      ; 13.326 ; 13.665 ; 14.508 ; 14.888 ;
; M[0]       ; LED[5]      ; 13.489 ; 13.661 ; 14.707 ; 14.884 ;
; M[0]       ; LED[6]      ; 13.812 ; 14.027 ; 15.030 ; 15.250 ;
; M[0]       ; LIUshui[0]  ; 16.820 ; 16.013 ; 18.043 ; 17.198 ;
; M[0]       ; LIUshui[1]  ; 15.460 ; 15.178 ; 16.678 ; 16.401 ;
; M[0]       ; LIUshui[2]  ; 16.250 ; 15.526 ; 17.473 ; 16.711 ;
; M[0]       ; LIUshui[3]  ; 15.918 ; 15.443 ; 17.136 ; 16.666 ;
; M[0]       ; LIUshui[4]  ; 16.024 ; 15.474 ; 17.247 ; 16.692 ;
; M[0]       ; LIUshui[5]  ; 17.638 ; 17.387 ; 18.823 ; 18.610 ;
; M[0]       ; LIUshui[6]  ; 16.074 ; 15.502 ; 17.297 ; 16.720 ;
; M[1]       ; H           ; 8.018  ; 8.876  ; 9.688  ; 7.989  ;
; M[1]       ; LED[0]      ; 14.704 ; 14.454 ; 16.018 ; 15.768 ;
; M[1]       ; LED[1]      ; 14.473 ; 14.312 ; 15.787 ; 15.626 ;
; M[1]       ; LED[2]      ; 14.299 ; 14.317 ; 15.613 ; 15.593 ;
; M[1]       ; LED[3]      ; 13.963 ; 14.112 ; 15.277 ; 15.426 ;
; M[1]       ; LED[4]      ; 13.766 ; 14.105 ; 15.039 ; 15.419 ;
; M[1]       ; LED[5]      ; 13.929 ; 14.101 ; 15.238 ; 15.415 ;
; M[1]       ; LED[6]      ; 14.252 ; 14.467 ; 15.561 ; 15.781 ;
; M[1]       ; LIUshui[0]  ; 17.260 ; 16.453 ; 18.574 ; 17.729 ;
; M[1]       ; LIUshui[1]  ; 15.900 ; 15.618 ; 17.209 ; 16.932 ;
; M[1]       ; LIUshui[2]  ; 16.690 ; 15.966 ; 18.004 ; 17.242 ;
; M[1]       ; LIUshui[3]  ; 16.358 ; 15.883 ; 17.667 ; 17.197 ;
; M[1]       ; LIUshui[4]  ; 16.464 ; 15.914 ; 17.778 ; 17.223 ;
; M[1]       ; LIUshui[5]  ; 18.078 ; 17.827 ; 19.354 ; 19.141 ;
; M[1]       ; LIUshui[6]  ; 16.514 ; 15.942 ; 17.828 ; 17.251 ;
; wren       ; H           ; 6.930  ; 6.713  ; 7.291  ; 6.928  ;
; wren       ; LED[0]      ; 9.699  ; 9.449  ; 10.021 ; 9.771  ;
; wren       ; LED[1]      ; 9.468  ; 9.307  ; 9.790  ; 9.629  ;
; wren       ; LED[2]      ; 9.294  ; 9.274  ; 9.616  ; 9.596  ;
; wren       ; LED[3]      ; 8.958  ; 9.107  ; 9.280  ; 9.429  ;
; wren       ; LED[4]      ; 8.720  ; 9.100  ; 9.042  ; 9.422  ;
; wren       ; LED[5]      ; 8.919  ; 9.096  ; 9.241  ; 9.418  ;
; wren       ; LED[6]      ; 9.242  ; 9.462  ; 9.564  ; 9.784  ;
; wren       ; LIUshui[0]  ; 12.255 ; 11.410 ; 12.577 ; 11.732 ;
; wren       ; LIUshui[1]  ; 10.890 ; 10.613 ; 11.212 ; 10.935 ;
; wren       ; LIUshui[2]  ; 11.685 ; 10.923 ; 12.007 ; 11.245 ;
; wren       ; LIUshui[3]  ; 11.348 ; 10.878 ; 11.670 ; 11.200 ;
; wren       ; LIUshui[4]  ; 11.459 ; 10.904 ; 11.781 ; 11.226 ;
; wren       ; LIUshui[5]  ; 13.035 ; 12.822 ; 13.357 ; 13.144 ;
; wren       ; LIUshui[6]  ; 11.509 ; 10.932 ; 11.831 ; 11.254 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DIN[0]     ; H           ; 10.115 ;        ;        ; 9.759  ;
; DIN[0]     ; LED[0]      ; 11.921 ; 11.436 ; 11.984 ; 11.499 ;
; DIN[0]     ; LED[1]      ; 11.488 ; 11.293 ; 11.551 ; 11.356 ;
; DIN[0]     ; LED[2]      ; 11.302 ; 11.718 ; 11.365 ; 11.781 ;
; DIN[0]     ; LED[3]      ; 10.967 ; 11.111 ; 11.030 ; 11.174 ;
; DIN[0]     ; LED[4]      ; 11.139 ; 11.104 ; 11.202 ; 11.167 ;
; DIN[0]     ; LED[5]      ; 10.954 ; 11.316 ; 11.017 ; 11.379 ;
; DIN[0]     ; LED[6]      ; 11.275 ; 11.488 ; 11.338 ; 11.551 ;
; DIN[0]     ; LIUshui[0]  ; 14.383 ; 13.547 ; 14.446 ; 13.610 ;
; DIN[0]     ; LIUshui[1]  ; 13.101 ; 12.548 ; 13.164 ; 12.611 ;
; DIN[0]     ; LIUshui[2]  ; 13.604 ; 13.244 ; 13.667 ; 13.307 ;
; DIN[0]     ; LIUshui[3]  ; 13.298 ; 12.988 ; 13.361 ; 13.051 ;
; DIN[0]     ; LIUshui[4]  ; 13.599 ; 12.867 ; 13.662 ; 12.930 ;
; DIN[0]     ; LIUshui[5]  ; 15.386 ; 14.750 ; 15.449 ; 14.813 ;
; DIN[0]     ; LIUshui[6]  ; 13.413 ; 13.087 ; 13.476 ; 13.150 ;
; DIN[1]     ; H           ; 10.380 ;        ;        ; 10.058 ;
; DIN[1]     ; LED[0]      ; 12.243 ; 11.845 ; 12.263 ; 11.858 ;
; DIN[1]     ; LED[1]      ; 11.897 ; 11.702 ; 11.910 ; 11.715 ;
; DIN[1]     ; LED[2]      ; 11.711 ; 12.027 ; 11.724 ; 12.040 ;
; DIN[1]     ; LED[3]      ; 11.376 ; 11.520 ; 11.389 ; 11.533 ;
; DIN[1]     ; LED[4]      ; 11.461 ; 11.513 ; 11.486 ; 11.526 ;
; DIN[1]     ; LED[5]      ; 11.363 ; 11.638 ; 11.376 ; 11.660 ;
; DIN[1]     ; LED[6]      ; 11.684 ; 11.897 ; 11.697 ; 11.910 ;
; DIN[1]     ; LIUshui[0]  ; 14.705 ; 13.956 ; 14.780 ; 13.969 ;
; DIN[1]     ; LIUshui[1]  ; 13.423 ; 12.957 ; 13.490 ; 12.970 ;
; DIN[1]     ; LIUshui[2]  ; 14.013 ; 13.566 ; 14.026 ; 13.601 ;
; DIN[1]     ; LIUshui[3]  ; 13.707 ; 13.310 ; 13.720 ; 13.333 ;
; DIN[1]     ; LIUshui[4]  ; 13.921 ; 13.276 ; 13.978 ; 13.289 ;
; DIN[1]     ; LIUshui[5]  ; 15.695 ; 15.159 ; 15.708 ; 15.172 ;
; DIN[1]     ; LIUshui[6]  ; 13.822 ; 13.409 ; 13.835 ; 13.449 ;
; DIN[2]     ; H           ; 10.633 ;        ;        ; 10.315 ;
; DIN[2]     ; LED[0]      ; 12.440 ; 11.955 ; 12.535 ; 12.050 ;
; DIN[2]     ; LED[1]      ; 12.007 ; 11.812 ; 12.102 ; 11.907 ;
; DIN[2]     ; LED[2]      ; 11.821 ; 12.220 ; 11.916 ; 12.314 ;
; DIN[2]     ; LED[3]      ; 11.486 ; 11.630 ; 11.581 ; 11.725 ;
; DIN[2]     ; LED[4]      ; 11.658 ; 11.623 ; 11.753 ; 11.718 ;
; DIN[2]     ; LED[5]      ; 11.473 ; 11.835 ; 11.568 ; 11.930 ;
; DIN[2]     ; LED[6]      ; 11.794 ; 12.007 ; 11.889 ; 12.102 ;
; DIN[2]     ; LIUshui[0]  ; 14.902 ; 14.066 ; 14.997 ; 14.161 ;
; DIN[2]     ; LIUshui[1]  ; 13.620 ; 13.067 ; 13.715 ; 13.162 ;
; DIN[2]     ; LIUshui[2]  ; 14.123 ; 13.763 ; 14.218 ; 13.858 ;
; DIN[2]     ; LIUshui[3]  ; 13.817 ; 13.507 ; 13.912 ; 13.602 ;
; DIN[2]     ; LIUshui[4]  ; 14.118 ; 13.386 ; 14.213 ; 13.481 ;
; DIN[2]     ; LIUshui[5]  ; 15.888 ; 15.269 ; 15.982 ; 15.364 ;
; DIN[2]     ; LIUshui[6]  ; 13.932 ; 13.606 ; 14.027 ; 13.701 ;
; DIN[3]     ; H           ; 11.143 ;        ;        ; 10.927 ;
; DIN[3]     ; LED[0]      ; 11.637 ; 11.245 ; 11.758 ; 11.353 ;
; DIN[3]     ; LED[1]      ; 11.297 ; 11.102 ; 11.405 ; 11.210 ;
; DIN[3]     ; LED[2]      ; 11.111 ; 11.426 ; 11.219 ; 11.535 ;
; DIN[3]     ; LED[3]      ; 10.776 ; 10.920 ; 10.884 ; 11.028 ;
; DIN[3]     ; LED[4]      ; 10.855 ; 10.913 ; 10.981 ; 11.021 ;
; DIN[3]     ; LED[5]      ; 10.763 ; 11.032 ; 10.871 ; 11.155 ;
; DIN[3]     ; LED[6]      ; 11.084 ; 11.297 ; 11.192 ; 11.405 ;
; DIN[3]     ; LIUshui[0]  ; 14.099 ; 13.356 ; 14.309 ; 13.464 ;
; DIN[3]     ; LIUshui[1]  ; 12.817 ; 12.357 ; 12.985 ; 12.465 ;
; DIN[3]     ; LIUshui[2]  ; 13.413 ; 12.960 ; 13.521 ; 13.096 ;
; DIN[3]     ; LIUshui[3]  ; 13.107 ; 12.704 ; 13.215 ; 12.828 ;
; DIN[3]     ; LIUshui[4]  ; 13.315 ; 12.676 ; 13.473 ; 12.784 ;
; DIN[3]     ; LIUshui[5]  ; 15.094 ; 14.559 ; 15.203 ; 14.667 ;
; DIN[3]     ; LIUshui[6]  ; 13.222 ; 12.803 ; 13.330 ; 12.944 ;
; DIN[4]     ; H           ; 9.587  ;        ;        ; 9.414  ;
; DIN[4]     ; LED[0]      ; 11.645 ; 11.188 ; 11.674 ; 11.253 ;
; DIN[4]     ; LED[1]      ; 11.240 ; 11.045 ; 11.305 ; 11.110 ;
; DIN[4]     ; LED[2]      ; 11.054 ; 11.442 ; 11.119 ; 11.471 ;
; DIN[4]     ; LED[3]      ; 10.719 ; 10.863 ; 10.784 ; 10.928 ;
; DIN[4]     ; LED[4]      ; 10.863 ; 10.856 ; 10.892 ; 10.921 ;
; DIN[4]     ; LED[5]      ; 10.706 ; 11.040 ; 10.771 ; 11.069 ;
; DIN[4]     ; LED[6]      ; 11.027 ; 11.240 ; 11.092 ; 11.305 ;
; DIN[4]     ; LIUshui[0]  ; 14.107 ; 13.299 ; 14.136 ; 13.364 ;
; DIN[4]     ; LIUshui[1]  ; 12.825 ; 12.300 ; 12.854 ; 12.365 ;
; DIN[4]     ; LIUshui[2]  ; 13.356 ; 12.968 ; 13.421 ; 12.997 ;
; DIN[4]     ; LIUshui[3]  ; 13.050 ; 12.712 ; 13.115 ; 12.741 ;
; DIN[4]     ; LIUshui[4]  ; 13.323 ; 12.619 ; 13.352 ; 12.684 ;
; DIN[4]     ; LIUshui[5]  ; 15.110 ; 14.502 ; 15.139 ; 14.567 ;
; DIN[4]     ; LIUshui[6]  ; 13.165 ; 12.811 ; 13.230 ; 12.840 ;
; DIN[5]     ; H           ; 11.180 ;        ;        ; 10.933 ;
; DIN[5]     ; LED[0]      ; 12.375 ; 11.978 ; 12.454 ; 12.049 ;
; DIN[5]     ; LED[1]      ; 12.030 ; 11.835 ; 12.101 ; 11.906 ;
; DIN[5]     ; LED[2]      ; 11.844 ; 12.160 ; 11.915 ; 12.231 ;
; DIN[5]     ; LED[3]      ; 11.509 ; 11.653 ; 11.580 ; 11.724 ;
; DIN[5]     ; LED[4]      ; 11.593 ; 11.646 ; 11.677 ; 11.717 ;
; DIN[5]     ; LED[5]      ; 11.496 ; 11.770 ; 11.567 ; 11.851 ;
; DIN[5]     ; LED[6]      ; 11.817 ; 12.030 ; 11.888 ; 12.101 ;
; DIN[5]     ; LIUshui[0]  ; 14.837 ; 14.089 ; 15.005 ; 14.160 ;
; DIN[5]     ; LIUshui[1]  ; 13.555 ; 13.090 ; 13.681 ; 13.161 ;
; DIN[5]     ; LIUshui[2]  ; 14.146 ; 13.698 ; 14.217 ; 13.792 ;
; DIN[5]     ; LIUshui[3]  ; 13.840 ; 13.442 ; 13.911 ; 13.524 ;
; DIN[5]     ; LIUshui[4]  ; 14.053 ; 13.409 ; 14.169 ; 13.480 ;
; DIN[5]     ; LIUshui[5]  ; 15.828 ; 15.292 ; 15.899 ; 15.363 ;
; DIN[5]     ; LIUshui[6]  ; 13.955 ; 13.541 ; 14.026 ; 13.640 ;
; DIN[6]     ; LED[0]      ; 12.067 ; 11.662 ; 12.202 ; 11.797 ;
; DIN[6]     ; LED[1]      ; 11.714 ; 11.519 ; 11.849 ; 11.654 ;
; DIN[6]     ; LED[2]      ; 11.528 ; 11.844 ; 11.663 ; 11.979 ;
; DIN[6]     ; LED[3]      ; 11.193 ; 11.337 ; 11.328 ; 11.472 ;
; DIN[6]     ; LED[4]      ; 11.290 ; 11.330 ; 11.425 ; 11.465 ;
; DIN[6]     ; LED[5]      ; 11.180 ; 11.464 ; 11.315 ; 11.599 ;
; DIN[6]     ; LED[6]      ; 11.501 ; 11.714 ; 11.636 ; 11.849 ;
; DIN[6]     ; LIUshui[0]  ; 14.588 ; 13.773 ; 14.728 ; 13.908 ;
; DIN[6]     ; LIUshui[1]  ; 13.294 ; 12.774 ; 13.429 ; 12.909 ;
; DIN[6]     ; LIUshui[2]  ; 13.830 ; 13.405 ; 13.965 ; 13.540 ;
; DIN[6]     ; LIUshui[3]  ; 13.524 ; 13.137 ; 13.659 ; 13.272 ;
; DIN[6]     ; LIUshui[4]  ; 13.782 ; 13.093 ; 13.917 ; 13.228 ;
; DIN[6]     ; LIUshui[5]  ; 15.512 ; 14.976 ; 15.647 ; 15.111 ;
; DIN[6]     ; LIUshui[6]  ; 13.639 ; 13.253 ; 13.774 ; 13.388 ;
; DIN[7]     ; H           ;        ; 9.547  ; 9.982  ;        ;
; DIN[7]     ; LED[0]      ; 11.807 ; 11.386 ; 12.040 ; 11.583 ;
; DIN[7]     ; LED[1]      ; 11.438 ; 11.243 ; 11.635 ; 11.440 ;
; DIN[7]     ; LED[2]      ; 11.252 ; 11.604 ; 11.449 ; 11.837 ;
; DIN[7]     ; LED[3]      ; 10.917 ; 11.061 ; 11.114 ; 11.258 ;
; DIN[7]     ; LED[4]      ; 11.025 ; 11.054 ; 11.258 ; 11.251 ;
; DIN[7]     ; LED[5]      ; 10.904 ; 11.202 ; 11.101 ; 11.435 ;
; DIN[7]     ; LED[6]      ; 11.225 ; 11.438 ; 11.422 ; 11.635 ;
; DIN[7]     ; LIUshui[0]  ; 14.269 ; 13.497 ; 14.502 ; 13.694 ;
; DIN[7]     ; LIUshui[1]  ; 12.987 ; 12.498 ; 13.220 ; 12.695 ;
; DIN[7]     ; LIUshui[2]  ; 13.554 ; 13.130 ; 13.751 ; 13.363 ;
; DIN[7]     ; LIUshui[3]  ; 13.248 ; 12.874 ; 13.445 ; 13.107 ;
; DIN[7]     ; LIUshui[4]  ; 13.485 ; 12.817 ; 13.718 ; 13.014 ;
; DIN[7]     ; LIUshui[5]  ; 15.272 ; 14.700 ; 15.505 ; 14.897 ;
; DIN[7]     ; LIUshui[6]  ; 13.363 ; 12.973 ; 13.560 ; 13.206 ;
; M[0]       ; H           ; 7.829  ; 7.491  ; 8.166  ; 7.761  ;
; M[0]       ; LED[0]      ; 9.574  ; 9.169  ; 9.916  ; 9.511  ;
; M[0]       ; LED[1]      ; 9.221  ; 9.026  ; 9.563  ; 9.368  ;
; M[0]       ; LED[2]      ; 9.035  ; 9.351  ; 9.377  ; 9.693  ;
; M[0]       ; LED[3]      ; 8.700  ; 8.844  ; 9.042  ; 9.186  ;
; M[0]       ; LED[4]      ; 8.797  ; 8.837  ; 9.139  ; 9.179  ;
; M[0]       ; LED[5]      ; 8.687  ; 8.971  ; 9.029  ; 9.313  ;
; M[0]       ; LED[6]      ; 9.008  ; 9.221  ; 9.350  ; 9.563  ;
; M[0]       ; LIUshui[0]  ; 12.100 ; 11.280 ; 12.441 ; 11.622 ;
; M[0]       ; LIUshui[1]  ; 10.801 ; 10.281 ; 11.143 ; 10.623 ;
; M[0]       ; LIUshui[2]  ; 11.337 ; 10.912 ; 11.679 ; 11.254 ;
; M[0]       ; LIUshui[3]  ; 11.031 ; 10.644 ; 11.373 ; 10.986 ;
; M[0]       ; LIUshui[4]  ; 11.289 ; 10.600 ; 11.631 ; 10.942 ;
; M[0]       ; LIUshui[5]  ; 13.019 ; 12.483 ; 13.361 ; 12.825 ;
; M[0]       ; LIUshui[6]  ; 11.146 ; 10.760 ; 11.488 ; 11.102 ;
; M[1]       ; H           ; 7.787  ; 7.438  ; 8.169  ; 7.755  ;
; M[1]       ; LED[0]      ; 9.623  ; 9.218  ; 9.962  ; 9.557  ;
; M[1]       ; LED[1]      ; 9.270  ; 9.075  ; 9.609  ; 9.414  ;
; M[1]       ; LED[2]      ; 9.084  ; 9.400  ; 9.423  ; 9.739  ;
; M[1]       ; LED[3]      ; 8.749  ; 8.893  ; 9.088  ; 9.232  ;
; M[1]       ; LED[4]      ; 8.846  ; 8.886  ; 9.185  ; 9.225  ;
; M[1]       ; LED[5]      ; 8.736  ; 9.020  ; 9.075  ; 9.359  ;
; M[1]       ; LED[6]      ; 9.057  ; 9.270  ; 9.396  ; 9.609  ;
; M[1]       ; LIUshui[0]  ; 12.160 ; 11.329 ; 12.477 ; 11.668 ;
; M[1]       ; LIUshui[1]  ; 10.850 ; 10.330 ; 11.189 ; 10.669 ;
; M[1]       ; LIUshui[2]  ; 11.386 ; 10.961 ; 11.725 ; 11.300 ;
; M[1]       ; LIUshui[3]  ; 11.080 ; 10.693 ; 11.419 ; 11.032 ;
; M[1]       ; LIUshui[4]  ; 11.338 ; 10.649 ; 11.677 ; 10.988 ;
; M[1]       ; LIUshui[5]  ; 13.068 ; 12.532 ; 13.407 ; 12.871 ;
; M[1]       ; LIUshui[6]  ; 11.195 ; 10.809 ; 11.534 ; 11.148 ;
; wren       ; H           ; 6.761  ; 6.555  ; 7.104  ; 6.763  ;
; wren       ; LED[0]      ; 8.460  ; 8.068  ; 8.648  ; 8.243  ;
; wren       ; LED[1]      ; 8.120  ; 7.925  ; 8.295  ; 8.100  ;
; wren       ; LED[2]      ; 7.934  ; 8.249  ; 8.109  ; 8.425  ;
; wren       ; LED[3]      ; 7.599  ; 7.743  ; 7.774  ; 7.918  ;
; wren       ; LED[4]      ; 7.678  ; 7.736  ; 7.871  ; 7.911  ;
; wren       ; LED[5]      ; 7.586  ; 7.855  ; 7.761  ; 8.045  ;
; wren       ; LED[6]      ; 7.907  ; 8.120  ; 8.082  ; 8.295  ;
; wren       ; LIUshui[0]  ; 10.922 ; 10.179 ; 11.199 ; 10.354 ;
; wren       ; LIUshui[1]  ; 9.640  ; 9.180  ; 9.875  ; 9.355  ;
; wren       ; LIUshui[2]  ; 10.236 ; 9.783  ; 10.411 ; 9.986  ;
; wren       ; LIUshui[3]  ; 9.930  ; 9.527  ; 10.105 ; 9.718  ;
; wren       ; LIUshui[4]  ; 10.138 ; 9.499  ; 10.363 ; 9.674  ;
; wren       ; LIUshui[5]  ; 11.917 ; 11.382 ; 12.093 ; 11.557 ;
; wren       ; LIUshui[6]  ; 10.045 ; 9.626  ; 10.220 ; 9.834  ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                                                           ;
+-----------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; -4.711 ; -49.247       ;
; CLK_GEN:inst7|CLK4_1                                                                                ; -1.786 ; -7.074        ;
; CLK_GEN:inst7|CLK1M_1                                                                               ; -0.480 ; -0.815        ;
; CLK_GEN:inst7|CLK200_1                                                                              ; -0.239 ; -0.484        ;
; CLK_GEN:inst7|CLK10K_1                                                                              ; -0.150 ; -0.322        ;
; CLK                                                                                                 ; 0.285  ; 0.000         ;
; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 0.434  ; 0.000         ;
+-----------------------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                                            ;
+-----------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------+--------+---------------+
; CLK_GEN:inst7|CLK10K_1                                                                              ; -0.289 ; -0.289        ;
; CLK_GEN:inst7|CLK200_1                                                                              ; -0.271 ; -0.271        ;
; CLK                                                                                                 ; -0.218 ; -0.218        ;
; CLK_GEN:inst7|CLK1M_1                                                                               ; -0.162 ; -0.162        ;
; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 0.016  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; 0.036  ; 0.000         ;
; CLK_GEN:inst7|CLK4_1                                                                                ; 0.233  ; 0.000         ;
+-----------------------------------------------------------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                                              ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                               ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+
; CLK_GEN:inst7|CLK4_1                                                                                ; -1.000  ; -20.000       ;
; CLK_GEN:inst7|CLK1M_1                                                                               ; -1.000  ; -7.000        ;
; CLK_GEN:inst7|CLK10K_1                                                                              ; -1.000  ; -6.000        ;
; CLK_GEN:inst7|CLK200_1                                                                              ; -1.000  ; -6.000        ;
; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; -1.000  ; -1.000        ;
; CLK                                                                                                 ; 24.438  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; 499.756 ; 0.000         ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                   ;
+---------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                     ; To Node                                                                                              ; Launch Clock                                                                                        ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -4.711  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.843     ; 3.795      ;
; -4.604  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.843     ; 3.688      ;
; -4.549  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.843     ; 3.633      ;
; -4.506  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.843     ; 3.590      ;
; -4.482  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.843     ; 3.566      ;
; -4.429  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.843     ; 3.513      ;
; -4.366  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.843     ; 3.450      ;
; -4.318  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.843     ; 3.402      ;
; -4.317  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.843     ; 3.401      ;
; -4.207  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.843     ; 3.291      ;
; -4.189  ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.843     ; 3.273      ;
; -4.161  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.851     ; 3.237      ;
; -4.054  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.851     ; 3.130      ;
; -3.999  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.851     ; 3.075      ;
; -3.956  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.851     ; 3.032      ;
; -3.867  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.851     ; 2.943      ;
; -3.852  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.851     ; 2.928      ;
; -3.835  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.851     ; 2.911      ;
; -3.791  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.851     ; 2.867      ;
; -3.780  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.851     ; 2.856      ;
; -3.768  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.851     ; 2.844      ;
; -3.751  ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.851     ; 2.827      ;
; -0.599  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.095     ; 1.046      ;
; -0.569  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|inst1                                                                                     ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.061     ; 1.050      ;
; -0.535  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.095     ; 0.982      ;
; -0.531  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.095     ; 0.978      ;
; -0.467  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.095     ; 0.914      ;
; -0.463  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.095     ; 0.910      ;
; -0.399  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.095     ; 0.846      ;
; -0.395  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.095     ; 0.842      ;
; -0.331  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.095     ; 0.778      ;
; -0.327  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.095     ; 0.774      ;
; -0.263  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.095     ; 0.710      ;
; -0.099  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|inst1                                                                                     ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.061     ; 1.080      ;
; -0.091  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.095     ; 0.538      ;
; -0.074  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.095     ; 1.021      ;
; -0.070  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.095     ; 1.017      ;
; -0.006  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.095     ; 0.953      ;
; -0.002  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.095     ; 0.949      ;
; 0.062   ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.095     ; 0.885      ;
; 0.066   ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.095     ; 0.881      ;
; 0.130   ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.095     ; 0.817      ;
; 0.134   ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.095     ; 0.813      ;
; 0.198   ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.095     ; 0.749      ;
; 0.202   ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.095     ; 0.745      ;
; 0.480   ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.095     ; 0.467      ;
; 498.888 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.003     ; 1.096      ;
; 498.953 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.003     ; 1.031      ;
; 498.961 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.073     ; 0.953      ;
; 498.961 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.073     ; 0.953      ;
; 498.961 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.073     ; 0.953      ;
; 498.961 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.073     ; 0.953      ;
; 498.961 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.073     ; 0.953      ;
; 498.961 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.073     ; 0.953      ;
; 498.961 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.073     ; 0.953      ;
; 498.961 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.073     ; 0.953      ;
; 498.961 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.073     ; 0.953      ;
; 498.961 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.073     ; 0.953      ;
; 498.961 ; spk0:inst2|inst1                                                                                              ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.073     ; 0.953      ;
; 498.972 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.003     ; 1.012      ;
; 499.020 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.003     ; 0.964      ;
; 499.040 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.003     ; 0.944      ;
; 499.093 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.003     ; 0.891      ;
; 499.107 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.003     ; 0.877      ;
; 499.161 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.003     ; 0.823      ;
; 499.176 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]           ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.003     ; 0.808      ;
; 499.244 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10]          ; spk0:inst2|inst1                                                                                     ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.003     ; 0.740      ;
; 998.858 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.092      ;
; 998.922 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.028      ;
; 998.923 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.027      ;
; 998.926 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.024      ;
; 998.971 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.979      ;
; 998.987 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.963      ;
; 998.990 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.960      ;
; 998.990 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.960      ;
; 998.991 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.959      ;
; 998.994 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.956      ;
; 999.001 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.949      ;
; 999.039 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.911      ;
; 999.039 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.911      ;
; 999.054 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.896      ;
; 999.055 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.895      ;
; 999.058 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.892      ;
; 999.058 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.892      ;
; 999.059 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.891      ;
; 999.062 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.888      ;
; 999.063 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.887      ;
; 999.069 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.881      ;
; 999.069 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.881      ;
; 999.107 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.843      ;
; 999.107 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.843      ;
; 999.107 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.843      ;
; 999.122 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.828      ;
; 999.123 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.827      ;
; 999.126 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.824      ;
; 999.126 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.824      ;
; 999.127 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.823      ;
; 999.127 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.823      ;
; 999.130 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.820      ;
; 999.131 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.819      ;
+---------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_GEN:inst7|CLK4_1'                                                                                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                             ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.786 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.034     ; 2.761      ;
; -0.656 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.607      ;
; -0.613 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.564      ;
; -0.613 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.564      ;
; -0.613 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.564      ;
; -0.613 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.564      ;
; -0.613 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.564      ;
; -0.613 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.564      ;
; -0.613 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.564      ;
; -0.613 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.564      ;
; -0.591 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.542      ;
; -0.591 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.542      ;
; -0.591 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.542      ;
; -0.591 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.542      ;
; -0.591 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.542      ;
; -0.591 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.542      ;
; -0.591 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.542      ;
; -0.591 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.542      ;
; -0.545 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.496      ;
; -0.545 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.496      ;
; -0.545 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.496      ;
; -0.545 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.496      ;
; -0.545 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.496      ;
; -0.545 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.496      ;
; -0.545 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.496      ;
; -0.545 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.496      ;
; -0.526 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.477      ;
; -0.479 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.430      ;
; -0.479 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.430      ;
; -0.479 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.430      ;
; -0.479 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.430      ;
; -0.479 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.430      ;
; -0.479 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.430      ;
; -0.479 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.430      ;
; -0.479 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.430      ;
; -0.459 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.410      ;
; -0.459 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.410      ;
; -0.459 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.410      ;
; -0.459 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.410      ;
; -0.459 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.410      ;
; -0.459 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.410      ;
; -0.459 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.410      ;
; -0.459 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.410      ;
; -0.409 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.360      ;
; -0.409 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.360      ;
; -0.409 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.360      ;
; -0.409 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.360      ;
; -0.409 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.360      ;
; -0.409 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.360      ;
; -0.409 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.360      ;
; -0.409 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                   ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 1.360      ;
; -0.022 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.973      ;
; -0.018 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.969      ;
; -0.011 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.962      ;
; 0.028  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.923      ;
; 0.043  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.908      ;
; 0.046  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.905      ;
; 0.047  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.904      ;
; 0.050  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.901      ;
; 0.057  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.894      ;
; 0.057  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.894      ;
; 0.069  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]        ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.152      ; 1.092      ;
; 0.095  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.856      ;
; 0.096  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.855      ;
; 0.110  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.841      ;
; 0.111  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.840      ;
; 0.114  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.837      ;
; 0.114  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.837      ;
; 0.115  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.836      ;
; 0.118  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.833      ;
; 0.125  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.826      ;
; 0.125  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.826      ;
; 0.125  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.826      ;
; 0.163  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.788      ;
; 0.163  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.788      ;
; 0.164  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.787      ;
; 0.193  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.758      ;
; 0.193  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.758      ;
; 0.193  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.758      ;
; 0.193  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; -0.036     ; 0.758      ;
; 0.224  ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                   ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.141      ; 0.926      ;
; 0.245  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]        ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.152      ; 0.916      ;
; 0.264  ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]        ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.152      ; 0.897      ;
; 0.291  ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                   ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.141      ; 0.859      ;
; 0.298  ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                   ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.141      ; 0.852      ;
; 0.349  ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                   ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 1.000        ; 0.141      ; 0.801      ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_GEN:inst7|CLK1M_1'                                                                                                                      ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+
; -0.480 ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 1.430      ;
; -0.395 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 1.345      ;
; -0.284 ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 1.234      ;
; -0.231 ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 1.181      ;
; -0.208 ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 1.158      ;
; -0.205 ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 1.155      ;
; -0.200 ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 1.150      ;
; -0.185 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 1.135      ;
; -0.129 ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 1.079      ;
; -0.127 ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 1.077      ;
; -0.117 ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 1.067      ;
; -0.072 ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 1.022      ;
; -0.064 ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 1.014      ;
; -0.048 ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.998      ;
; -0.004 ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.954      ;
; 0.014  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.936      ;
; 0.028  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.922      ;
; 0.109  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.841      ;
; 0.113  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.837      ;
; 0.132  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.818      ;
; 0.168  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.782      ;
; 0.200  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.750      ;
; 0.202  ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK1M_1 ; 0.500        ; 1.360      ; 1.750      ;
; 0.210  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.740      ;
; 0.217  ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.733      ;
; 0.263  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.687      ;
; 0.311  ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.639      ;
; 0.404  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.546      ;
; 0.404  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.546      ;
; 0.414  ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.536      ;
; 0.416  ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.534      ;
; 0.416  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.534      ;
; 0.434  ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; -0.037     ; 0.516      ;
; 0.813  ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK1M_1 ; 1.000        ; 1.360      ; 1.639      ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_GEN:inst7|CLK200_1'                                                                                                                      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.239 ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 1.191      ;
; -0.229 ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 1.181      ;
; -0.164 ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 1.116      ;
; -0.126 ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 1.078      ;
; -0.120 ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 1.072      ;
; -0.119 ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 1.071      ;
; -0.087 ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 1.039      ;
; -0.077 ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 1.029      ;
; -0.048 ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 1.000      ;
; -0.045 ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 0.997      ;
; -0.042 ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 0.994      ;
; -0.002 ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 0.954      ;
; 0.095  ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 0.857      ;
; 0.107  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 0.845      ;
; 0.121  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 0.831      ;
; 0.153  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 0.799      ;
; 0.160  ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 0.792      ;
; 0.186  ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 0.766      ;
; 0.191  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 0.761      ;
; 0.192  ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 0.760      ;
; 0.217  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 0.735      ;
; 0.269  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 0.683      ;
; 0.312  ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 0.640      ;
; 0.389  ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1   ; CLK_GEN:inst7|CLK200_1 ; 0.500        ; 1.021      ; 1.224      ;
; 0.406  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 0.546      ;
; 0.414  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; -0.035     ; 0.538      ;
; 0.994  ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1   ; CLK_GEN:inst7|CLK200_1 ; 1.000        ; 1.021      ; 1.119      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_GEN:inst7|CLK10K_1'                                                                                                                      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.150 ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 1.100      ;
; -0.143 ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 1.093      ;
; -0.117 ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 1.067      ;
; -0.075 ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 1.025      ;
; -0.071 ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 1.021      ;
; -0.055 ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 1.005      ;
; -0.053 ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 1.003      ;
; -0.041 ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.991      ;
; -0.031 ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.981      ;
; -0.002 ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.952      ;
; 0.027  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.923      ;
; 0.069  ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.881      ;
; 0.121  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.829      ;
; 0.125  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.825      ;
; 0.132  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.818      ;
; 0.167  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.783      ;
; 0.199  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.751      ;
; 0.200  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.750      ;
; 0.227  ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.723      ;
; 0.244  ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.706      ;
; 0.247  ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.703      ;
; 0.357  ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.500        ; 1.040      ; 1.275      ;
; 0.404  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.546      ;
; 0.412  ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.538      ;
; 0.413  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.537      ;
; 0.417  ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; -0.037     ; 0.533      ;
; 0.955  ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK10K_1 ; 1.000        ; 1.040      ; 1.177      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                       ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+
; 0.285  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; CLK         ; 0.500        ; 1.189      ; 1.486      ;
; 0.873  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; CLK         ; 1.000        ; 1.189      ; 1.398      ;
; 48.600 ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 50.000       ; -0.037     ; 1.350      ;
; 48.608 ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 50.000       ; -0.037     ; 1.342      ;
; 48.658 ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 50.000       ; -0.037     ; 1.292      ;
; 48.723 ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 50.000       ; -0.037     ; 1.227      ;
; 49.423 ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 50.000       ; -0.037     ; 0.527      ;
; 49.424 ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 50.000       ; -0.037     ; 0.526      ;
; 49.425 ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 50.000       ; -0.037     ; 0.525      ;
; 49.427 ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 50.000       ; -0.037     ; 0.523      ;
; 49.448 ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 50.000       ; -0.037     ; 0.502      ;
; 49.560 ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 50.000       ; -0.037     ; 0.390      ;
; 49.561 ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 50.000       ; -0.037     ; 0.389      ;
; 49.563 ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 50.000       ; -0.037     ; 0.387      ;
; 49.591 ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[0] ; CLK                   ; CLK         ; 50.000       ; -0.037     ; 0.359      ;
; 49.591 ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 50.000       ; -0.037     ; 0.359      ;
; 49.591 ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 50.000       ; -0.037     ; 0.359      ;
; 49.591 ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 50.000       ; -0.037     ; 0.359      ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'                                                                                                                                                ;
+-------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                                                                                        ; Latch Clock                                                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.434 ; inst12    ; inst12  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 1.000        ; -0.214     ; 0.359      ;
+-------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_GEN:inst7|CLK10K_1'                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.289 ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 1.094      ; 1.014      ;
; 0.173  ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.314      ;
; 0.277  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.418      ;
; 0.279  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.420      ;
; 0.295  ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK10K_1 ; -0.500       ; 1.094      ; 1.098      ;
; 0.301  ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.442      ;
; 0.302  ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.443      ;
; 0.426  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.567      ;
; 0.433  ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.574      ;
; 0.437  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.578      ;
; 0.440  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.581      ;
; 0.451  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.592      ;
; 0.483  ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.624      ;
; 0.532  ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.673      ;
; 0.556  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.697      ;
; 0.563  ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.704      ;
; 0.590  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.731      ;
; 0.592  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.733      ;
; 0.605  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.746      ;
; 0.605  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.746      ;
; 0.608  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.749      ;
; 0.620  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.761      ;
; 0.644  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|\process_2:count[4] ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.785      ;
; 0.661  ; CLK_GEN:inst7|\process_2:count[3] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.802      ;
; 0.734  ; CLK_GEN:inst7|\process_2:count[0] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.875      ;
; 0.786  ; CLK_GEN:inst7|\process_2:count[1] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.927      ;
; 0.786  ; CLK_GEN:inst7|\process_2:count[2] ; CLK_GEN:inst7|CLK200_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK10K_1 ; 0.000        ; 0.037      ; 0.927      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_GEN:inst7|CLK200_1'                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.271 ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1   ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 1.073      ; 1.011      ;
; 0.168  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.307      ;
; 0.281  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.420      ;
; 0.281  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.420      ;
; 0.289  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.428      ;
; 0.291  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.430      ;
; 0.299  ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK4_1   ; CLK_GEN:inst7|CLK200_1 ; -0.500       ; 1.073      ; 1.081      ;
; 0.367  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.506      ;
; 0.408  ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.547      ;
; 0.430  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.569      ;
; 0.439  ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.578      ;
; 0.448  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.587      ;
; 0.451  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.590      ;
; 0.475  ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.614      ;
; 0.486  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.625      ;
; 0.488  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.627      ;
; 0.512  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.651      ;
; 0.520  ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.659      ;
; 0.583  ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.722      ;
; 0.587  ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.726      ;
; 0.631  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.770      ;
; 0.633  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.772      ;
; 0.694  ; CLK_GEN:inst7|\process_3:count[0] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.833      ;
; 0.775  ; CLK_GEN:inst7|\process_3:count[2] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.914      ;
; 0.813  ; CLK_GEN:inst7|\process_3:count[4] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 0.952      ;
; 0.880  ; CLK_GEN:inst7|\process_3:count[3] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 1.019      ;
; 0.920  ; CLK_GEN:inst7|\process_3:count[1] ; CLK_GEN:inst7|CLK4_1              ; CLK_GEN:inst7|CLK200_1 ; CLK_GEN:inst7|CLK200_1 ; 0.000        ; 0.035      ; 1.059      ;
+--------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                        ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.218 ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; CLK         ; 0.000        ; 1.234      ; 1.235      ;
; 0.166  ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.173  ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[0] ; CLK                   ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.184  ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 0.000        ; 0.037      ; 0.325      ;
; 0.184  ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 0.000        ; 0.037      ; 0.325      ;
; 0.184  ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 0.000        ; 0.037      ; 0.325      ;
; 0.283  ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[2] ; CLK                   ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.283  ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.284  ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.285  ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|count[3] ; CLK                   ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.291  ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|count[1] ; CLK                   ; CLK         ; 0.000        ; 0.037      ; 0.432      ;
; 0.347  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; CLK         ; -0.500       ; 1.234      ; 1.300      ;
; 0.878  ; CLK_GEN:inst7|count[0] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 0.000        ; 0.037      ; 1.019      ;
; 0.932  ; CLK_GEN:inst7|count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 0.000        ; 0.037      ; 1.073      ;
; 1.002  ; CLK_GEN:inst7|count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 0.000        ; 0.037      ; 1.143      ;
; 1.005  ; CLK_GEN:inst7|count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK                   ; CLK         ; 0.000        ; 0.037      ; 1.146      ;
+--------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_GEN:inst7|CLK1M_1'                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+
; -0.162 ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 1.428      ; 1.475      ;
; 0.173  ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.314      ;
; 0.173  ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.314      ;
; 0.277  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.418      ;
; 0.279  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.420      ;
; 0.290  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.431      ;
; 0.313  ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.454      ;
; 0.315  ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.456      ;
; 0.317  ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.458      ;
; 0.386  ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.527      ;
; 0.426  ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK10K_1 ; CLK_GEN:inst7|CLK1M_1 ; -0.500       ; 1.428      ; 1.563      ;
; 0.436  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.577      ;
; 0.437  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.578      ;
; 0.440  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.581      ;
; 0.440  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.581      ;
; 0.499  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.640      ;
; 0.503  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.644      ;
; 0.506  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.647      ;
; 0.509  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.650      ;
; 0.512  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.653      ;
; 0.560  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.701      ;
; 0.561  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.702      ;
; 0.565  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.706      ;
; 0.590  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.731      ;
; 0.605  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.746      ;
; 0.609  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.750      ;
; 0.655  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.796      ;
; 0.729  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.870      ;
; 0.794  ; CLK_GEN:inst7|\process_1:count[5] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.935      ;
; 0.795  ; CLK_GEN:inst7|\process_1:count[4] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 0.936      ;
; 0.877  ; CLK_GEN:inst7|\process_1:count[2] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 1.018      ;
; 0.931  ; CLK_GEN:inst7|\process_1:count[3] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 1.072      ;
; 0.986  ; CLK_GEN:inst7|\process_1:count[0] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 1.127      ;
; 1.094  ; CLK_GEN:inst7|\process_1:count[1] ; CLK_GEN:inst7|CLK10K_1            ; CLK_GEN:inst7|CLK1M_1  ; CLK_GEN:inst7|CLK1M_1 ; 0.000        ; 0.037      ; 1.235      ;
+--------+-----------------------------------+-----------------------------------+------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'                                                                                                                                                 ;
+-------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                                                                                        ; Latch Clock                                                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.016 ; inst12    ; inst12  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 0.000        ; 0.214      ; 0.314      ;
+-------+-----------+---------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                     ; To Node                                                                                              ; Launch Clock                                                                                        ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.036 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 0.426      ;
; 0.183 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 0.573      ;
; 0.186 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 0.576      ;
; 0.249 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 0.639      ;
; 0.252 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 0.642      ;
; 0.271 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.412      ;
; 0.272 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.413      ;
; 0.272 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.413      ;
; 0.273 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10]          ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.273 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.273 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.273 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.274 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.274 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.274 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.315 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 0.705      ;
; 0.318 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 0.708      ;
; 0.381 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 0.771      ;
; 0.384 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 0.774      ;
; 0.420 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.561      ;
; 0.421 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.562      ;
; 0.421 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.562      ;
; 0.422 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.422 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.431 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.572      ;
; 0.432 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.432 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.432 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.434 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.435 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.435 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.435 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.447 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 0.837      ;
; 0.450 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 0.840      ;
; 0.477 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|inst1                                                                                     ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.147      ; 0.903      ;
; 0.484 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.625      ;
; 0.484 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.625      ;
; 0.485 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.626      ;
; 0.485 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.626      ;
; 0.487 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.628      ;
; 0.487 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.628      ;
; 0.488 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.629      ;
; 0.488 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.629      ;
; 0.497 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.498 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.498 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.500 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.501 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.642      ;
; 0.501 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.642      ;
; 0.550 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.691      ;
; 0.551 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.692      ;
; 0.551 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.692      ;
; 0.553 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.694      ;
; 0.554 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.695      ;
; 0.554 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.695      ;
; 0.563 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.564 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.705      ;
; 0.566 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.707      ;
; 0.567 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.708      ;
; 0.576 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.111      ; 0.466      ;
; 0.616 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.757      ;
; 0.617 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.758      ;
; 0.619 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.760      ;
; 0.620 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.761      ;
; 0.629 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.770      ;
; 0.632 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.773      ;
; 0.682 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.823      ;
; 0.685 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.826      ;
; 0.709 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.111      ; 0.599      ;
; 0.772 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.111      ; 0.662      ;
; 0.775 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.111      ; 0.665      ;
; 0.838 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.111      ; 0.728      ;
; 0.841 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.111      ; 0.731      ;
; 0.904 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.111      ; 0.794      ;
; 0.907 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.111      ; 0.797      ;
; 0.970 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.111      ; 0.860      ;
; 0.973 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.111      ; 0.863      ;
; 1.021 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|inst1                                                                                     ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.147      ; 0.947      ;
; 1.036 ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]           ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.111      ; 0.926      ;
; 3.669 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.563     ; 2.290      ;
; 3.672 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.563     ; 2.293      ;
; 3.681 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.563     ; 2.302      ;
; 3.738 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.563     ; 2.359      ;
; 3.744 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.563     ; 2.365      ;
; 3.807 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.563     ; 2.428      ;
; 3.819 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.563     ; 2.440      ;
; 3.837 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.563     ; 2.458      ;
; 3.844 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.563     ; 2.465      ;
; 3.892 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.563     ; 2.513      ;
; 3.923 ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.563     ; 2.544      ;
; 3.934 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.556     ; 2.562      ;
; 4.003 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.556     ; 2.631      ;
; 4.009 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.556     ; 2.637      ;
; 4.109 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.556     ; 2.737      ;
; 4.142 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.556     ; 2.770      ;
; 4.167 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.556     ; 2.795      ;
; 4.242 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.556     ; 2.870      ;
; 4.253 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.556     ; 2.881      ;
; 4.260 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.556     ; 2.888      ;
; 4.273 ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.556     ; 2.901      ;
+-------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_GEN:inst7|CLK4_1'                                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                                             ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.233 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.221      ; 0.578      ;
; 0.273 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.221      ; 0.618      ;
; 0.277 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.233      ; 0.634      ;
; 0.278 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.221      ; 0.623      ;
; 0.285 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.425      ;
; 0.286 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.426      ;
; 0.286 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.426      ;
; 0.286 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.426      ;
; 0.287 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.427      ;
; 0.287 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.427      ;
; 0.288 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.233      ; 0.645      ;
; 0.288 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.428      ;
; 0.288 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.428      ;
; 0.289 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.221      ; 0.634      ;
; 0.290 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.430      ;
; 0.291 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.233      ; 0.648      ;
; 0.291 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.431      ;
; 0.291 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.431      ;
; 0.291 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.431      ;
; 0.291 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.431      ;
; 0.292 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.432      ;
; 0.298 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.233      ; 0.655      ;
; 0.299 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.439      ;
; 0.302 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.442      ;
; 0.308 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.233      ; 0.665      ;
; 0.350 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.221      ; 0.695      ;
; 0.388 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.221      ; 0.733      ;
; 0.399 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.221      ; 0.744      ;
; 0.407 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.233      ; 0.764      ;
; 0.422 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.233      ; 0.779      ;
; 0.434 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.574      ;
; 0.435 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.575      ;
; 0.436 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.576      ;
; 0.437 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]            ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.221      ; 0.782      ;
; 0.437 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.577      ;
; 0.439 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.579      ;
; 0.440 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.580      ;
; 0.444 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.584      ;
; 0.445 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.585      ;
; 0.446 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.586      ;
; 0.446 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.586      ;
; 0.447 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.587      ;
; 0.448 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.588      ;
; 0.449 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.589      ;
; 0.449 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.589      ;
; 0.449 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.589      ;
; 0.449 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.589      ;
; 0.450 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.590      ;
; 0.452 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.592      ;
; 0.452 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.592      ;
; 0.453 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.593      ;
; 0.497 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.637      ;
; 0.498 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.638      ;
; 0.499 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.639      ;
; 0.500 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.640      ;
; 0.500 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.640      ;
; 0.501 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.641      ;
; 0.502 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.642      ;
; 0.503 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.643      ;
; 0.503 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.643      ;
; 0.505 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.645      ;
; 0.510 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.650      ;
; 0.511 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.651      ;
; 0.512 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.652      ;
; 0.513 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.653      ;
; 0.515 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.655      ;
; 0.515 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.655      ;
; 0.515 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.655      ;
; 0.516 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.656      ;
; 0.518 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.658      ;
; 0.519 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.659      ;
; 0.553 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5] ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.233      ; 0.910      ;
; 0.563 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.703      ;
; 0.564 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.704      ;
; 0.566 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.706      ;
; 0.566 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.706      ;
; 0.568 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.708      ;
; 0.569 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.709      ;
; 0.576 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.716      ;
; 0.578 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.718      ;
; 0.581 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.721      ;
; 0.581 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.721      ;
; 0.582 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.722      ;
; 0.584 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.724      ;
; 0.629 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.769      ;
; 0.632 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.772      ;
; 0.644 ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0] ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.784      ;
; 0.647 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.787      ;
; 0.803 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 0.943      ;
; 0.867 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 1.007      ;
; 0.867 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 1.007      ;
; 0.867 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 1.007      ;
; 0.867 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 1.007      ;
; 0.867 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 1.007      ;
; 0.867 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 1.007      ;
; 0.889 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 1.029      ;
; 0.889 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 1.029      ;
; 0.889 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 1.029      ;
; 0.915 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 1.055      ;
; 0.915 ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]            ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ; CLK_GEN:inst7|CLK4_1 ; CLK_GEN:inst7|CLK4_1 ; 0.000        ; 0.036      ; 1.055      ;
+-------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK4_1'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.153  ; 0.383        ; 0.230          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ;
; 0.153  ; 0.383        ; 0.230          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.153  ; 0.383        ; 0.230          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.153  ; 0.383        ; 0.230          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]               ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[0]                          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[1]                          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[2]                          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[3]                          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[4]                          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[5]                          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[6]                          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; CNTSTER:inst9|lpm_counter:lpm_counter_component|cntr_f5j:auto_generated|counter_reg_bit[7]                          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[0]               ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[1]               ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[2]               ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[3]               ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[4]               ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[5]               ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[6]               ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|COUNT8B:inst7|lpm_counter:lpm_counter_component|cntr_5ri:auto_generated|counter_reg_bit[7]               ;
; 0.385  ; 0.615        ; 0.230          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.387  ; 0.617        ; 0.230          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; MUSIC2:inst13|altsyncram:altsyncram_component|altsyncram_e2b1:auto_generated|ram_block1a0~porta_address_reg0        ;
; 0.387  ; 0.617        ; 0.230          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.387  ; 0.617        ; 0.230          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; PRAM:inst8|RAM:inst8|altsyncram:altsyncram_component|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                                             ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                                             ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                                             ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                                             ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                                             ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                                             ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                                             ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                                             ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst13|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                                                   ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                                                   ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                                                   ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                                                   ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                                                   ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                                                   ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                                                   ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                                                   ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst7|CLK4_1~clkctrl|inclk[0]                                                                                       ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst7|CLK4_1~clkctrl|outclk                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst7|CLK4_1|q                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst7|CLK4_1|q                                                                                                      ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst7|CLK4_1~clkctrl|inclk[0]                                                                                       ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst7|CLK4_1~clkctrl|outclk                                                                                         ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst13|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                                             ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                                             ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                                             ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                                             ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                                             ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                                             ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                                             ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst7|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                                             ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst8|inst8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                                                   ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                                                   ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                                                   ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                                                   ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                                                   ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK4_1 ; Rise       ; inst9|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                                                   ;
+--------+--------------+----------------+------------------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK1M_1'                                                                  ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|CLK10K_1            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[5] ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|CLK10K_1            ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[0] ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[1] ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[2] ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[3] ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[4] ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[5] ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|CLK10K_1            ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[0] ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[1] ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[2] ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[3] ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[4] ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; CLK_GEN:inst7|\process_1:count[5] ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK10K_1|clk                ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[0]|clk     ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[1]|clk     ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[2]|clk     ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[3]|clk     ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[4]|clk     ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[5]|clk     ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1~clkctrl|inclk[0]    ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1|q                   ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1~clkctrl|inclk[0]    ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK1M_1~clkctrl|outclk      ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|CLK10K_1|clk                ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[0]|clk     ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[1]|clk     ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[2]|clk     ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[3]|clk     ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[4]|clk     ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK1M_1 ; Rise       ; inst7|\process_1:count[5]|clk     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK10K_1'                                                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|CLK200_1            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[4] ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|CLK200_1            ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[0] ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[1] ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[2] ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[3] ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[4] ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|CLK200_1            ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[0] ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[1] ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[2] ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[3] ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; CLK_GEN:inst7|\process_2:count[4] ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK200_1|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[0]|clk     ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[1]|clk     ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[2]|clk     ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[3]|clk     ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[4]|clk     ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1~clkctrl|inclk[0]   ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1|q                  ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1~clkctrl|inclk[0]   ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK10K_1~clkctrl|outclk     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|CLK200_1|clk                ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[0]|clk     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[1]|clk     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[2]|clk     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[3]|clk     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK10K_1 ; Rise       ; inst7|\process_2:count[4]|clk     ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:inst7|CLK200_1'                                                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|CLK4_1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[4] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|CLK4_1              ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[0] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[1] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[2] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[3] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[4] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|CLK4_1              ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[0] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[1] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[2] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[3] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; CLK_GEN:inst7|\process_3:count[4] ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK4_1|clk                  ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[0]|clk     ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[1]|clk     ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[2]|clk     ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[3]|clk     ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[4]|clk     ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1~clkctrl|inclk[0]   ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1|q                  ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1~clkctrl|inclk[0]   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK200_1~clkctrl|outclk     ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|CLK4_1|clk                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[0]|clk     ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[1]|clk     ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[2]|clk     ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[3]|clk     ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; CLK_GEN:inst7|CLK200_1 ; Rise       ; inst7|\process_3:count[4]|clk     ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]'                                                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                               ; Clock Edge ; Target                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst12                                                                        ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst12                                                                        ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst12                                                                        ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst12|clk                                                                    ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita0|cout       ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10|cin       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10|cout      ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10~0|cin     ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita1|cin        ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita1|cout       ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita2|cin        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita2|cout       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita3|cin        ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita3|cout       ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita4|cin        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita4|cout       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita5|cin        ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita5|cout       ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita6|cin        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita6|cout       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita7|cin        ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita7|cout       ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita8|cin        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita8|cout       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita9|cin        ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita9|cout       ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita0|datab      ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10~0|combout ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10~0|combout ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita0|cout       ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10|cin       ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10|cout      ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10~0|cin     ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita1|cin        ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita1|cout       ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita2|cin        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita2|cout       ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita3|cin        ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita3|cout       ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita4|cin        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita4|cout       ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita5|cin        ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita5|cout       ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita6|cin        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita6|cout       ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita7|cin        ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita7|cout       ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita8|cin        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita8|cout       ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita9|cin        ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Fall       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita9|cout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[0]|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[0]|q          ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst12|clk                                                                    ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita0|datab      ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; 24.438 ; 24.622       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_GEN:inst7|CLK1M_1                                       ;
; 24.438 ; 24.622       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_GEN:inst7|count[0]                                      ;
; 24.438 ; 24.622       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_GEN:inst7|count[1]                                      ;
; 24.438 ; 24.622       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_GEN:inst7|count[2]                                      ;
; 24.438 ; 24.622       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_GEN:inst7|count[3]                                      ;
; 24.597 ; 24.597       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 24.597 ; 24.597       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 24.618 ; 24.618       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|CLK1M_1|clk                                           ;
; 24.618 ; 24.618       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|count[0]|clk                                          ;
; 24.618 ; 24.618       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|count[1]|clk                                          ;
; 24.618 ; 24.618       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|count[2]|clk                                          ;
; 24.618 ; 24.618       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|count[3]|clk                                          ;
; 24.623 ; 24.623       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                 ;
; 24.625 ; 24.625       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 24.642 ; 24.642       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                   ;
; 24.642 ; 24.642       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                     ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                 ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                 ;
; 25.159 ; 25.375       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; CLK_GEN:inst7|CLK1M_1                                       ;
; 25.159 ; 25.375       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; CLK_GEN:inst7|count[0]                                      ;
; 25.159 ; 25.375       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; CLK_GEN:inst7|count[1]                                      ;
; 25.159 ; 25.375       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; CLK_GEN:inst7|count[2]                                      ;
; 25.159 ; 25.375       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; CLK_GEN:inst7|count[3]                                      ;
; 25.358 ; 25.358       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                   ;
; 25.358 ; 25.358       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                     ;
; 25.374 ; 25.374       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.377 ; 25.377       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                 ;
; 25.381 ; 25.381       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|CLK1M_1|clk                                           ;
; 25.381 ; 25.381       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|count[0]|clk                                          ;
; 25.381 ; 25.381       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|count[1]|clk                                          ;
; 25.381 ; 25.381       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|count[2]|clk                                          ;
; 25.381 ; 25.381       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|count[3]|clk                                          ;
; 25.401 ; 25.401       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 25.401 ; 25.401       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                         ;
; 48.000 ; 50.000       ; 2.000          ; Min Period       ; CLK   ; Rise       ; CLK_GEN:inst7|CLK1M_1                                       ;
; 48.000 ; 50.000       ; 2.000          ; Min Period       ; CLK   ; Rise       ; CLK_GEN:inst7|count[0]                                      ;
; 48.000 ; 50.000       ; 2.000          ; Min Period       ; CLK   ; Rise       ; CLK_GEN:inst7|count[1]                                      ;
; 48.000 ; 50.000       ; 2.000          ; Min Period       ; CLK   ; Rise       ; CLK_GEN:inst7|count[2]                                      ;
; 48.000 ; 50.000       ; 2.000          ; Min Period       ; CLK   ; Rise       ; CLK_GEN:inst7|count[3]                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                               ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------------------------------------------------------------------------+
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spk0:inst2|inst1                                                                                     ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spk0:inst2|inst1                                                                                     ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst1|clk                                                                                      ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[10]|clk                              ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[8]|clk                               ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[9]|clk                               ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]                              ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk                                ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]                              ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk                                ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst1|clk                                                                                      ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[10]|clk                              ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[8]|clk                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|inst|lpm_counter_component|auto_generated|counter_reg_bit[9]|clk                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[10] ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[1]  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[2]  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[3]  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[4]  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[5]  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[6]  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[7]  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[8]  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[9]  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spk0:inst2|inst1                                                                                     ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+
; CLK_KEN   ; CLK_GEN:inst7|CLK4_1 ; -0.168 ; 0.126  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; CLR       ; CLK_GEN:inst7|CLK4_1 ; 1.249  ; 1.903  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; DIN[*]    ; CLK_GEN:inst7|CLK4_1 ; 3.523  ; 4.542  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[0]   ; CLK_GEN:inst7|CLK4_1 ; 2.965  ; 3.894  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[1]   ; CLK_GEN:inst7|CLK4_1 ; 3.114  ; 4.069  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[2]   ; CLK_GEN:inst7|CLK4_1 ; 3.244  ; 4.188  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[3]   ; CLK_GEN:inst7|CLK4_1 ; 3.512  ; 4.517  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[4]   ; CLK_GEN:inst7|CLK4_1 ; 2.199  ; 2.792  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[5]   ; CLK_GEN:inst7|CLK4_1 ; 3.523  ; 4.542  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[6]   ; CLK_GEN:inst7|CLK4_1 ; 2.091  ; 2.913  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[7]   ; CLK_GEN:inst7|CLK4_1 ; 2.021  ; 2.837  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; M[*]      ; CLK_GEN:inst7|CLK4_1 ; 2.727  ; 2.656  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  M[0]     ; CLK_GEN:inst7|CLK4_1 ; 2.482  ; 2.449  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  M[1]     ; CLK_GEN:inst7|CLK4_1 ; 2.727  ; 2.656  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; wren      ; CLK_GEN:inst7|CLK4_1 ; -0.512 ; -0.189 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; DIN[*]    ; CLK                  ; 6.411  ; 7.554  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[0]   ; CLK                  ; 5.853  ; 6.906  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[1]   ; CLK                  ; 6.002  ; 7.081  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[2]   ; CLK                  ; 6.132  ; 7.200  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[3]   ; CLK                  ; 6.400  ; 7.529  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[4]   ; CLK                  ; 5.211  ; 5.559  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[5]   ; CLK                  ; 6.411  ; 7.554  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[6]   ; CLK                  ; 4.979  ; 5.925  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[7]   ; CLK                  ; 4.909  ; 5.839  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; M[*]      ; CLK                  ; 5.739  ; 5.544  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  M[0]     ; CLK                  ; 5.494  ; 5.337  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  M[1]     ; CLK                  ; 5.739  ; 5.544  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; wren      ; CLK                  ; 2.921  ; 3.201  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+
; CLK_KEN   ; CLK_GEN:inst7|CLK4_1 ; 0.501  ; 0.175  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; CLR       ; CLK_GEN:inst7|CLK4_1 ; -0.969 ; -1.642 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; DIN[*]    ; CLK_GEN:inst7|CLK4_1 ; -1.015 ; -1.745 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[0]   ; CLK_GEN:inst7|CLK4_1 ; -1.146 ; -1.845 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[1]   ; CLK_GEN:inst7|CLK4_1 ; -1.191 ; -1.946 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[2]   ; CLK_GEN:inst7|CLK4_1 ; -1.311 ; -2.053 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[3]   ; CLK_GEN:inst7|CLK4_1 ; -1.224 ; -1.953 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[4]   ; CLK_GEN:inst7|CLK4_1 ; -1.015 ; -1.745 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[5]   ; CLK_GEN:inst7|CLK4_1 ; -1.444 ; -2.110 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[6]   ; CLK_GEN:inst7|CLK4_1 ; -1.400 ; -2.063 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[7]   ; CLK_GEN:inst7|CLK4_1 ; -1.229 ; -1.843 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; M[*]      ; CLK_GEN:inst7|CLK4_1 ; -0.037 ; -0.343 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  M[0]     ; CLK_GEN:inst7|CLK4_1 ; -0.058 ; -0.352 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  M[1]     ; CLK_GEN:inst7|CLK4_1 ; -0.037 ; -0.343 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; wren      ; CLK_GEN:inst7|CLK4_1 ; 0.713  ; 0.386  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; DIN[*]    ; CLK                  ; -3.155 ; -3.894 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[0]   ; CLK                  ; -3.285 ; -3.934 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[1]   ; CLK                  ; -3.391 ; -4.070 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[2]   ; CLK                  ; -3.510 ; -4.150 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[3]   ; CLK                  ; -3.181 ; -3.929 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[4]   ; CLK                  ; -3.155 ; -3.894 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[5]   ; CLK                  ; -3.495 ; -4.194 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[6]   ; CLK                  ; -3.357 ; -4.020 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[7]   ; CLK                  ; -3.378 ; -3.983 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; M[*]      ; CLK                  ; -2.159 ; -2.418 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  M[0]     ; CLK                  ; -2.159 ; -2.418 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  M[1]     ; CLK                  ; -2.193 ; -2.459 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; wren      ; CLK                  ; -1.589 ; -1.920 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                ;
+-------------+-----------------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                     ;
+-------------+-----------------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------+
; H           ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.153 ; 6.345 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; LED[*]      ; CLK_GEN:inst7|CLK4_1                                                                                ; 7.518 ; 7.596 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[0]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 7.518 ; 7.596 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[1]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 7.447 ; 7.468 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[2]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 7.348 ; 7.417 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[3]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 7.305 ; 7.283 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[4]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 7.298 ; 7.122 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[5]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 7.250 ; 7.275 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[6]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 7.495 ; 7.454 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; LIUshui[*]  ; CLK_GEN:inst7|CLK4_1                                                                                ; 9.360 ; 9.458 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[0] ; CLK_GEN:inst7|CLK4_1                                                                                ; 8.479 ; 8.851 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[1] ; CLK_GEN:inst7|CLK4_1                                                                                ; 8.091 ; 8.202 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[2] ; CLK_GEN:inst7|CLK4_1                                                                                ; 8.242 ; 8.551 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[3] ; CLK_GEN:inst7|CLK4_1                                                                                ; 8.205 ; 8.385 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[4] ; CLK_GEN:inst7|CLK4_1                                                                                ; 8.280 ; 8.381 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[5] ; CLK_GEN:inst7|CLK4_1                                                                                ; 9.360 ; 9.458 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[6] ; CLK_GEN:inst7|CLK4_1                                                                                ; 8.335 ; 8.463 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; SPK         ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 3.582 ; 3.678 ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ;
+-------------+-----------------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                        ;
+-------------+-----------------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                     ;
+-------------+-----------------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------+
; H           ; CLK_GEN:inst7|CLK4_1                                                                                ; 5.415 ; 5.560 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; LED[*]      ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.006 ; 5.963 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[0]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.223 ; 6.336 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[1]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.139 ; 6.195 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[2]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.257 ; 6.144 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[3]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.011 ; 5.971 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[4]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.006 ; 6.003 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[5]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.079 ; 5.963 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[6]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.194 ; 6.136 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; LIUshui[*]  ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.783 ; 6.975 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[0] ; CLK_GEN:inst7|CLK4_1                                                                                ; 7.294 ; 7.642 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[1] ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.783 ; 6.975 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[2] ; CLK_GEN:inst7|CLK4_1                                                                                ; 7.104 ; 7.207 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[3] ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.961 ; 7.055 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[4] ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.935 ; 7.181 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[5] ; CLK_GEN:inst7|CLK4_1                                                                                ; 8.047 ; 8.323 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[6] ; CLK_GEN:inst7|CLK4_1                                                                                ; 7.047 ; 7.148 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; SPK         ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 3.352 ; 3.445 ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ;
+-------------+-----------------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DIN[0]     ; H           ; 5.032  ;        ;        ; 5.839  ;
; DIN[0]     ; LED[0]      ; 7.776  ; 7.852  ; 8.739  ; 8.815  ;
; DIN[0]     ; LED[1]      ; 7.710  ; 7.753  ; 8.673  ; 8.716  ;
; DIN[0]     ; LED[2]      ; 7.646  ; 7.695  ; 8.582  ; 8.658  ;
; DIN[0]     ; LED[3]      ; 7.561  ; 7.539  ; 8.524  ; 8.502  ;
; DIN[0]     ; LED[4]      ; 7.554  ; 7.401  ; 8.517  ; 8.345  ;
; DIN[0]     ; LED[5]      ; 7.535  ; 7.531  ; 8.498  ; 8.494  ;
; DIN[0]     ; LED[6]      ; 7.753  ; 7.710  ; 8.716  ; 8.673  ;
; DIN[0]     ; LIUshui[0]  ; 8.758  ; 9.125  ; 9.702  ; 10.088 ;
; DIN[0]     ; LIUshui[1]  ; 8.376  ; 8.458  ; 9.339  ; 9.421  ;
; DIN[0]     ; LIUshui[2]  ; 8.521  ; 8.817  ; 9.465  ; 9.780  ;
; DIN[0]     ; LIUshui[3]  ; 8.490  ; 8.641  ; 9.453  ; 9.604  ;
; DIN[0]     ; LIUshui[4]  ; 8.536  ; 8.666  ; 9.499  ; 9.629  ;
; DIN[0]     ; LIUshui[5]  ; 9.638  ; 9.756  ; 10.601 ; 10.692 ;
; DIN[0]     ; LIUshui[6]  ; 8.591  ; 8.748  ; 9.554  ; 9.711  ;
; DIN[1]     ; H           ; 5.181  ;        ;        ; 6.014  ;
; DIN[1]     ; LED[0]      ; 7.925  ; 8.001  ; 8.914  ; 8.990  ;
; DIN[1]     ; LED[1]      ; 7.859  ; 7.902  ; 8.848  ; 8.891  ;
; DIN[1]     ; LED[2]      ; 7.795  ; 7.844  ; 8.757  ; 8.833  ;
; DIN[1]     ; LED[3]      ; 7.710  ; 7.688  ; 8.699  ; 8.677  ;
; DIN[1]     ; LED[4]      ; 7.703  ; 7.550  ; 8.692  ; 8.520  ;
; DIN[1]     ; LED[5]      ; 7.684  ; 7.680  ; 8.673  ; 8.669  ;
; DIN[1]     ; LED[6]      ; 7.902  ; 7.859  ; 8.891  ; 8.848  ;
; DIN[1]     ; LIUshui[0]  ; 8.907  ; 9.274  ; 9.877  ; 10.263 ;
; DIN[1]     ; LIUshui[1]  ; 8.525  ; 8.607  ; 9.514  ; 9.596  ;
; DIN[1]     ; LIUshui[2]  ; 8.670  ; 8.966  ; 9.640  ; 9.955  ;
; DIN[1]     ; LIUshui[3]  ; 8.639  ; 8.790  ; 9.628  ; 9.779  ;
; DIN[1]     ; LIUshui[4]  ; 8.685  ; 8.815  ; 9.674  ; 9.804  ;
; DIN[1]     ; LIUshui[5]  ; 9.787  ; 9.905  ; 10.776 ; 10.867 ;
; DIN[1]     ; LIUshui[6]  ; 8.740  ; 8.897  ; 9.729  ; 9.886  ;
; DIN[2]     ; H           ; 5.311  ;        ;        ; 6.133  ;
; DIN[2]     ; LED[0]      ; 8.055  ; 8.131  ; 9.033  ; 9.109  ;
; DIN[2]     ; LED[1]      ; 7.989  ; 8.032  ; 8.967  ; 9.010  ;
; DIN[2]     ; LED[2]      ; 7.925  ; 7.974  ; 8.876  ; 8.952  ;
; DIN[2]     ; LED[3]      ; 7.840  ; 7.818  ; 8.818  ; 8.796  ;
; DIN[2]     ; LED[4]      ; 7.833  ; 7.680  ; 8.811  ; 8.639  ;
; DIN[2]     ; LED[5]      ; 7.814  ; 7.810  ; 8.792  ; 8.788  ;
; DIN[2]     ; LED[6]      ; 8.032  ; 7.989  ; 9.010  ; 8.967  ;
; DIN[2]     ; LIUshui[0]  ; 9.037  ; 9.404  ; 9.996  ; 10.382 ;
; DIN[2]     ; LIUshui[1]  ; 8.655  ; 8.737  ; 9.633  ; 9.715  ;
; DIN[2]     ; LIUshui[2]  ; 8.800  ; 9.096  ; 9.759  ; 10.074 ;
; DIN[2]     ; LIUshui[3]  ; 8.769  ; 8.920  ; 9.747  ; 9.898  ;
; DIN[2]     ; LIUshui[4]  ; 8.815  ; 8.945  ; 9.793  ; 9.923  ;
; DIN[2]     ; LIUshui[5]  ; 9.917  ; 10.035 ; 10.895 ; 10.986 ;
; DIN[2]     ; LIUshui[6]  ; 8.870  ; 9.027  ; 9.848  ; 10.005 ;
; DIN[3]     ; H           ; 5.579  ;        ;        ; 6.462  ;
; DIN[3]     ; LED[0]      ; 8.323  ; 8.399  ; 9.362  ; 9.438  ;
; DIN[3]     ; LED[1]      ; 8.257  ; 8.300  ; 9.296  ; 9.339  ;
; DIN[3]     ; LED[2]      ; 8.193  ; 8.242  ; 9.205  ; 9.281  ;
; DIN[3]     ; LED[3]      ; 8.108  ; 8.086  ; 9.147  ; 9.125  ;
; DIN[3]     ; LED[4]      ; 8.101  ; 7.948  ; 9.140  ; 8.968  ;
; DIN[3]     ; LED[5]      ; 8.082  ; 8.078  ; 9.121  ; 9.117  ;
; DIN[3]     ; LED[6]      ; 8.300  ; 8.257  ; 9.339  ; 9.296  ;
; DIN[3]     ; LIUshui[0]  ; 9.305  ; 9.672  ; 10.325 ; 10.711 ;
; DIN[3]     ; LIUshui[1]  ; 8.923  ; 9.005  ; 9.962  ; 10.044 ;
; DIN[3]     ; LIUshui[2]  ; 9.068  ; 9.364  ; 10.088 ; 10.403 ;
; DIN[3]     ; LIUshui[3]  ; 9.037  ; 9.188  ; 10.076 ; 10.227 ;
; DIN[3]     ; LIUshui[4]  ; 9.083  ; 9.213  ; 10.122 ; 10.252 ;
; DIN[3]     ; LIUshui[5]  ; 10.185 ; 10.303 ; 11.224 ; 11.315 ;
; DIN[3]     ; LIUshui[6]  ; 9.138  ; 9.295  ; 10.177 ; 10.334 ;
; DIN[4]     ; H           ; 4.895  ;        ;        ; 5.680  ;
; DIN[4]     ; LED[0]      ; 7.044  ; 7.120  ; 7.675  ; 7.753  ;
; DIN[4]     ; LED[1]      ; 6.978  ; 7.021  ; 7.604  ; 7.625  ;
; DIN[4]     ; LED[2]      ; 6.887  ; 6.963  ; 7.505  ; 7.574  ;
; DIN[4]     ; LED[3]      ; 6.829  ; 6.807  ; 7.462  ; 7.440  ;
; DIN[4]     ; LED[4]      ; 6.822  ; 6.650  ; 7.455  ; 7.279  ;
; DIN[4]     ; LED[5]      ; 6.803  ; 6.799  ; 7.407  ; 7.432  ;
; DIN[4]     ; LED[6]      ; 7.021  ; 6.978  ; 7.652  ; 7.611  ;
; DIN[4]     ; LIUshui[0]  ; 8.007  ; 8.393  ; 8.636  ; 9.008  ;
; DIN[4]     ; LIUshui[1]  ; 7.644  ; 7.726  ; 8.248  ; 8.359  ;
; DIN[4]     ; LIUshui[2]  ; 7.770  ; 8.085  ; 8.399  ; 8.708  ;
; DIN[4]     ; LIUshui[3]  ; 7.758  ; 7.909  ; 8.362  ; 8.542  ;
; DIN[4]     ; LIUshui[4]  ; 7.804  ; 7.934  ; 8.437  ; 8.538  ;
; DIN[4]     ; LIUshui[5]  ; 8.906  ; 8.997  ; 9.517  ; 9.615  ;
; DIN[4]     ; LIUshui[6]  ; 7.859  ; 8.016  ; 8.492  ; 8.620  ;
; DIN[5]     ; H           ; 5.590  ;        ;        ; 6.487  ;
; DIN[5]     ; LED[0]      ; 8.334  ; 8.410  ; 9.387  ; 9.463  ;
; DIN[5]     ; LED[1]      ; 8.268  ; 8.311  ; 9.321  ; 9.364  ;
; DIN[5]     ; LED[2]      ; 8.204  ; 8.253  ; 9.230  ; 9.306  ;
; DIN[5]     ; LED[3]      ; 8.119  ; 8.097  ; 9.172  ; 9.150  ;
; DIN[5]     ; LED[4]      ; 8.112  ; 7.959  ; 9.165  ; 8.993  ;
; DIN[5]     ; LED[5]      ; 8.093  ; 8.089  ; 9.146  ; 9.142  ;
; DIN[5]     ; LED[6]      ; 8.311  ; 8.268  ; 9.364  ; 9.321  ;
; DIN[5]     ; LIUshui[0]  ; 9.316  ; 9.683  ; 10.350 ; 10.736 ;
; DIN[5]     ; LIUshui[1]  ; 8.934  ; 9.016  ; 9.987  ; 10.069 ;
; DIN[5]     ; LIUshui[2]  ; 9.079  ; 9.375  ; 10.113 ; 10.428 ;
; DIN[5]     ; LIUshui[3]  ; 9.048  ; 9.199  ; 10.101 ; 10.252 ;
; DIN[5]     ; LIUshui[4]  ; 9.094  ; 9.224  ; 10.147 ; 10.277 ;
; DIN[5]     ; LIUshui[5]  ; 10.196 ; 10.314 ; 11.249 ; 11.340 ;
; DIN[5]     ; LIUshui[6]  ; 9.149  ; 9.306  ; 10.202 ; 10.359 ;
; DIN[6]     ; LED[0]      ; 6.902  ; 6.978  ; 7.758  ; 7.834  ;
; DIN[6]     ; LED[1]      ; 6.836  ; 6.879  ; 7.692  ; 7.735  ;
; DIN[6]     ; LED[2]      ; 6.772  ; 6.821  ; 7.601  ; 7.677  ;
; DIN[6]     ; LED[3]      ; 6.687  ; 6.665  ; 7.543  ; 7.521  ;
; DIN[6]     ; LED[4]      ; 6.680  ; 6.527  ; 7.536  ; 7.364  ;
; DIN[6]     ; LED[5]      ; 6.661  ; 6.657  ; 7.517  ; 7.513  ;
; DIN[6]     ; LED[6]      ; 6.879  ; 6.836  ; 7.735  ; 7.692  ;
; DIN[6]     ; LIUshui[0]  ; 7.884  ; 8.251  ; 8.721  ; 9.107  ;
; DIN[6]     ; LIUshui[1]  ; 7.502  ; 7.584  ; 8.358  ; 8.440  ;
; DIN[6]     ; LIUshui[2]  ; 7.647  ; 7.943  ; 8.484  ; 8.799  ;
; DIN[6]     ; LIUshui[3]  ; 7.616  ; 7.767  ; 8.472  ; 8.623  ;
; DIN[6]     ; LIUshui[4]  ; 7.662  ; 7.792  ; 8.518  ; 8.648  ;
; DIN[6]     ; LIUshui[5]  ; 8.764  ; 8.882  ; 9.620  ; 9.711  ;
; DIN[6]     ; LIUshui[6]  ; 7.717  ; 7.874  ; 8.573  ; 8.730  ;
; DIN[7]     ; H           ;        ; 5.158  ; 5.741  ;        ;
; DIN[7]     ; LED[0]      ; 6.832  ; 6.909  ; 7.720  ; 7.798  ;
; DIN[7]     ; LED[1]      ; 6.766  ; 6.809  ; 7.649  ; 7.670  ;
; DIN[7]     ; LED[2]      ; 6.702  ; 6.751  ; 7.550  ; 7.619  ;
; DIN[7]     ; LED[3]      ; 6.618  ; 6.596  ; 7.507  ; 7.485  ;
; DIN[7]     ; LED[4]      ; 6.611  ; 6.468  ; 7.500  ; 7.324  ;
; DIN[7]     ; LED[5]      ; 6.591  ; 6.588  ; 7.452  ; 7.477  ;
; DIN[7]     ; LED[6]      ; 6.809  ; 6.767  ; 7.697  ; 7.656  ;
; DIN[7]     ; LIUshui[0]  ; 7.825  ; 8.181  ; 8.681  ; 9.053  ;
; DIN[7]     ; LIUshui[1]  ; 7.432  ; 7.515  ; 8.293  ; 8.404  ;
; DIN[7]     ; LIUshui[2]  ; 7.588  ; 7.873  ; 8.444  ; 8.753  ;
; DIN[7]     ; LIUshui[3]  ; 7.546  ; 7.698  ; 8.407  ; 8.587  ;
; DIN[7]     ; LIUshui[4]  ; 7.593  ; 7.722  ; 8.482  ; 8.583  ;
; DIN[7]     ; LIUshui[5]  ; 8.694  ; 8.812  ; 9.562  ; 9.660  ;
; DIN[7]     ; LIUshui[6]  ; 7.648  ; 7.804  ; 8.537  ; 8.665  ;
; M[0]       ; H           ; 3.918  ; 4.427  ; 4.516  ; 4.296  ;
; M[0]       ; LED[0]      ; 7.327  ; 7.403  ; 7.260  ; 7.336  ;
; M[0]       ; LED[1]      ; 7.261  ; 7.304  ; 7.194  ; 7.237  ;
; M[0]       ; LED[2]      ; 7.170  ; 7.246  ; 7.130  ; 7.179  ;
; M[0]       ; LED[3]      ; 7.112  ; 7.090  ; 7.045  ; 7.023  ;
; M[0]       ; LED[4]      ; 7.105  ; 6.933  ; 7.038  ; 6.885  ;
; M[0]       ; LED[5]      ; 7.086  ; 7.082  ; 7.019  ; 7.015  ;
; M[0]       ; LED[6]      ; 7.304  ; 7.261  ; 7.237  ; 7.194  ;
; M[0]       ; LIUshui[0]  ; 8.290  ; 8.676  ; 8.242  ; 8.609  ;
; M[0]       ; LIUshui[1]  ; 7.927  ; 8.009  ; 7.860  ; 7.942  ;
; M[0]       ; LIUshui[2]  ; 8.053  ; 8.368  ; 8.005  ; 8.301  ;
; M[0]       ; LIUshui[3]  ; 8.041  ; 8.192  ; 7.974  ; 8.125  ;
; M[0]       ; LIUshui[4]  ; 8.087  ; 8.217  ; 8.020  ; 8.150  ;
; M[0]       ; LIUshui[5]  ; 9.189  ; 9.280  ; 9.122  ; 9.240  ;
; M[0]       ; LIUshui[6]  ; 8.142  ; 8.299  ; 8.075  ; 8.232  ;
; M[1]       ; H           ; 3.918  ; 4.672  ; 4.723  ; 4.296  ;
; M[1]       ; LED[0]      ; 7.572  ; 7.648  ; 7.467  ; 7.543  ;
; M[1]       ; LED[1]      ; 7.506  ; 7.549  ; 7.401  ; 7.444  ;
; M[1]       ; LED[2]      ; 7.415  ; 7.491  ; 7.337  ; 7.386  ;
; M[1]       ; LED[3]      ; 7.357  ; 7.335  ; 7.252  ; 7.230  ;
; M[1]       ; LED[4]      ; 7.350  ; 7.178  ; 7.245  ; 7.092  ;
; M[1]       ; LED[5]      ; 7.331  ; 7.327  ; 7.226  ; 7.222  ;
; M[1]       ; LED[6]      ; 7.549  ; 7.506  ; 7.444  ; 7.401  ;
; M[1]       ; LIUshui[0]  ; 8.535  ; 8.921  ; 8.449  ; 8.816  ;
; M[1]       ; LIUshui[1]  ; 8.172  ; 8.254  ; 8.067  ; 8.149  ;
; M[1]       ; LIUshui[2]  ; 8.298  ; 8.613  ; 8.212  ; 8.508  ;
; M[1]       ; LIUshui[3]  ; 8.286  ; 8.437  ; 8.181  ; 8.332  ;
; M[1]       ; LIUshui[4]  ; 8.332  ; 8.462  ; 8.227  ; 8.357  ;
; M[1]       ; LIUshui[5]  ; 9.434  ; 9.525  ; 9.329  ; 9.447  ;
; M[1]       ; LIUshui[6]  ; 8.387  ; 8.544  ; 8.282  ; 8.439  ;
; wren       ; H           ; 3.450  ; 3.577  ; 3.766  ; 3.819  ;
; wren       ; LED[0]      ; 4.754  ; 4.830  ; 5.034  ; 5.110  ;
; wren       ; LED[1]      ; 4.688  ; 4.731  ; 4.968  ; 5.011  ;
; wren       ; LED[2]      ; 4.597  ; 4.673  ; 4.877  ; 4.953  ;
; wren       ; LED[3]      ; 4.539  ; 4.517  ; 4.819  ; 4.797  ;
; wren       ; LED[4]      ; 4.532  ; 4.360  ; 4.812  ; 4.640  ;
; wren       ; LED[5]      ; 4.513  ; 4.509  ; 4.793  ; 4.789  ;
; wren       ; LED[6]      ; 4.731  ; 4.688  ; 5.011  ; 4.968  ;
; wren       ; LIUshui[0]  ; 5.717  ; 6.103  ; 5.997  ; 6.383  ;
; wren       ; LIUshui[1]  ; 5.354  ; 5.436  ; 5.634  ; 5.716  ;
; wren       ; LIUshui[2]  ; 5.480  ; 5.795  ; 5.760  ; 6.075  ;
; wren       ; LIUshui[3]  ; 5.468  ; 5.619  ; 5.748  ; 5.899  ;
; wren       ; LIUshui[4]  ; 5.514  ; 5.644  ; 5.794  ; 5.924  ;
; wren       ; LIUshui[5]  ; 6.616  ; 6.707  ; 6.896  ; 6.987  ;
; wren       ; LIUshui[6]  ; 5.569  ; 5.726  ; 5.849  ; 6.006  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DIN[0]     ; H           ; 4.894 ;       ;       ; 5.684 ;
; DIN[0]     ; LED[0]      ; 5.701 ; 5.853 ; 6.350 ; 6.513 ;
; DIN[0]     ; LED[1]      ; 5.617 ; 5.673 ; 6.266 ; 6.322 ;
; DIN[0]     ; LED[2]      ; 5.774 ; 5.622 ; 6.434 ; 6.271 ;
; DIN[0]     ; LED[3]      ; 5.489 ; 5.449 ; 6.138 ; 6.098 ;
; DIN[0]     ; LED[4]      ; 5.484 ; 5.520 ; 6.133 ; 6.180 ;
; DIN[0]     ; LED[5]      ; 5.599 ; 5.441 ; 6.255 ; 6.090 ;
; DIN[0]     ; LED[6]      ; 5.672 ; 5.614 ; 6.321 ; 6.263 ;
; DIN[0]     ; LIUshui[0]  ; 6.772 ; 7.113 ; 7.421 ; 7.762 ;
; DIN[0]     ; LIUshui[1]  ; 6.261 ; 6.492 ; 6.910 ; 7.152 ;
; DIN[0]     ; LIUshui[2]  ; 6.621 ; 6.685 ; 7.281 ; 7.334 ;
; DIN[0]     ; LIUshui[3]  ; 6.480 ; 6.533 ; 7.129 ; 7.182 ;
; DIN[0]     ; LIUshui[4]  ; 6.413 ; 6.695 ; 7.062 ; 7.344 ;
; DIN[0]     ; LIUshui[5]  ; 7.525 ; 7.840 ; 8.174 ; 8.500 ;
; DIN[0]     ; LIUshui[6]  ; 6.564 ; 6.626 ; 7.224 ; 7.275 ;
; DIN[1]     ; H           ; 5.038 ;       ;       ; 5.851 ;
; DIN[1]     ; LED[0]      ; 5.845 ; 5.958 ; 6.524 ; 6.637 ;
; DIN[1]     ; LED[1]      ; 5.761 ; 5.817 ; 6.440 ; 6.496 ;
; DIN[1]     ; LED[2]      ; 5.879 ; 5.766 ; 6.558 ; 6.445 ;
; DIN[1]     ; LED[3]      ; 5.633 ; 5.593 ; 6.312 ; 6.272 ;
; DIN[1]     ; LED[4]      ; 5.628 ; 5.625 ; 6.307 ; 6.304 ;
; DIN[1]     ; LED[5]      ; 5.704 ; 5.585 ; 6.383 ; 6.264 ;
; DIN[1]     ; LED[6]      ; 5.816 ; 5.758 ; 6.495 ; 6.437 ;
; DIN[1]     ; LIUshui[0]  ; 6.916 ; 7.264 ; 7.595 ; 7.943 ;
; DIN[1]     ; LIUshui[1]  ; 6.405 ; 6.597 ; 7.084 ; 7.276 ;
; DIN[1]     ; LIUshui[2]  ; 6.726 ; 6.829 ; 7.405 ; 7.508 ;
; DIN[1]     ; LIUshui[3]  ; 6.586 ; 6.677 ; 7.265 ; 7.356 ;
; DIN[1]     ; LIUshui[4]  ; 6.557 ; 6.806 ; 7.236 ; 7.485 ;
; DIN[1]     ; LIUshui[5]  ; 7.669 ; 7.945 ; 8.348 ; 8.624 ;
; DIN[1]     ; LIUshui[6]  ; 6.669 ; 6.770 ; 7.348 ; 7.449 ;
; DIN[2]     ; H           ; 5.163 ;       ;       ; 5.966 ;
; DIN[2]     ; LED[0]      ; 5.964 ; 6.077 ; 6.604 ; 6.717 ;
; DIN[2]     ; LED[1]      ; 5.880 ; 5.936 ; 6.520 ; 6.576 ;
; DIN[2]     ; LED[2]      ; 5.998 ; 5.885 ; 6.638 ; 6.525 ;
; DIN[2]     ; LED[3]      ; 5.752 ; 5.712 ; 6.392 ; 6.352 ;
; DIN[2]     ; LED[4]      ; 5.747 ; 5.744 ; 6.387 ; 6.384 ;
; DIN[2]     ; LED[5]      ; 5.823 ; 5.704 ; 6.463 ; 6.344 ;
; DIN[2]     ; LED[6]      ; 5.935 ; 5.877 ; 6.575 ; 6.517 ;
; DIN[2]     ; LIUshui[0]  ; 7.035 ; 7.378 ; 7.675 ; 8.017 ;
; DIN[2]     ; LIUshui[1]  ; 6.524 ; 6.716 ; 7.164 ; 7.356 ;
; DIN[2]     ; LIUshui[2]  ; 6.845 ; 6.948 ; 7.485 ; 7.588 ;
; DIN[2]     ; LIUshui[3]  ; 6.705 ; 6.796 ; 7.345 ; 7.436 ;
; DIN[2]     ; LIUshui[4]  ; 6.676 ; 6.925 ; 7.316 ; 7.565 ;
; DIN[2]     ; LIUshui[5]  ; 7.788 ; 8.064 ; 8.428 ; 8.704 ;
; DIN[2]     ; LIUshui[6]  ; 6.788 ; 6.889 ; 7.428 ; 7.529 ;
; DIN[3]     ; H           ; 5.422 ;       ;       ; 6.281 ;
; DIN[3]     ; LED[0]      ; 5.635 ; 5.748 ; 6.398 ; 6.527 ;
; DIN[3]     ; LED[1]      ; 5.551 ; 5.607 ; 6.314 ; 6.370 ;
; DIN[3]     ; LED[2]      ; 5.669 ; 5.556 ; 6.433 ; 6.319 ;
; DIN[3]     ; LED[3]      ; 5.423 ; 5.383 ; 6.186 ; 6.146 ;
; DIN[3]     ; LED[4]      ; 5.418 ; 5.415 ; 6.181 ; 6.201 ;
; DIN[3]     ; LED[5]      ; 5.494 ; 5.375 ; 6.250 ; 6.138 ;
; DIN[3]     ; LED[6]      ; 5.606 ; 5.548 ; 6.369 ; 6.311 ;
; DIN[3]     ; LIUshui[0]  ; 6.706 ; 7.054 ; 7.469 ; 7.763 ;
; DIN[3]     ; LIUshui[1]  ; 6.195 ; 6.387 ; 6.958 ; 7.159 ;
; DIN[3]     ; LIUshui[2]  ; 6.516 ; 6.619 ; 7.283 ; 7.382 ;
; DIN[3]     ; LIUshui[3]  ; 6.376 ; 6.467 ; 7.130 ; 7.230 ;
; DIN[3]     ; LIUshui[4]  ; 6.347 ; 6.596 ; 7.110 ; 7.345 ;
; DIN[3]     ; LIUshui[5]  ; 7.459 ; 7.735 ; 8.222 ; 8.499 ;
; DIN[3]     ; LIUshui[6]  ; 6.459 ; 6.560 ; 7.230 ; 7.323 ;
; DIN[4]     ; H           ; 4.763 ;       ;       ; 5.532 ;
; DIN[4]     ; LED[0]      ; 5.598 ; 5.766 ; 6.306 ; 6.494 ;
; DIN[4]     ; LED[1]      ; 5.514 ; 5.570 ; 6.222 ; 6.278 ;
; DIN[4]     ; LED[2]      ; 5.685 ; 5.519 ; 6.413 ; 6.227 ;
; DIN[4]     ; LED[3]      ; 5.386 ; 5.346 ; 6.094 ; 6.054 ;
; DIN[4]     ; LED[4]      ; 5.381 ; 5.429 ; 6.089 ; 6.157 ;
; DIN[4]     ; LED[5]      ; 5.484 ; 5.338 ; 6.212 ; 6.046 ;
; DIN[4]     ; LED[6]      ; 5.569 ; 5.511 ; 6.277 ; 6.219 ;
; DIN[4]     ; LIUshui[0]  ; 6.669 ; 6.991 ; 7.377 ; 7.719 ;
; DIN[4]     ; LIUshui[1]  ; 6.158 ; 6.387 ; 6.866 ; 7.115 ;
; DIN[4]     ; LIUshui[2]  ; 6.521 ; 6.582 ; 7.249 ; 7.290 ;
; DIN[4]     ; LIUshui[3]  ; 6.358 ; 6.430 ; 7.086 ; 7.138 ;
; DIN[4]     ; LIUshui[4]  ; 6.310 ; 6.573 ; 7.018 ; 7.301 ;
; DIN[4]     ; LIUshui[5]  ; 7.422 ; 7.751 ; 8.130 ; 8.479 ;
; DIN[4]     ; LIUshui[6]  ; 6.458 ; 6.523 ; 7.186 ; 7.231 ;
; DIN[5]     ; H           ; 5.432 ;       ;       ; 6.305 ;
; DIN[5]     ; LED[0]      ; 5.949 ; 6.062 ; 6.648 ; 6.761 ;
; DIN[5]     ; LED[1]      ; 5.865 ; 5.921 ; 6.564 ; 6.620 ;
; DIN[5]     ; LED[2]      ; 5.983 ; 5.870 ; 6.682 ; 6.569 ;
; DIN[5]     ; LED[3]      ; 5.737 ; 5.697 ; 6.436 ; 6.396 ;
; DIN[5]     ; LED[4]      ; 5.732 ; 5.729 ; 6.431 ; 6.428 ;
; DIN[5]     ; LED[5]      ; 5.808 ; 5.689 ; 6.507 ; 6.388 ;
; DIN[5]     ; LED[6]      ; 5.920 ; 5.862 ; 6.619 ; 6.561 ;
; DIN[5]     ; LIUshui[0]  ; 7.020 ; 7.368 ; 7.719 ; 8.067 ;
; DIN[5]     ; LIUshui[1]  ; 6.509 ; 6.701 ; 7.208 ; 7.400 ;
; DIN[5]     ; LIUshui[2]  ; 6.830 ; 6.933 ; 7.529 ; 7.632 ;
; DIN[5]     ; LIUshui[3]  ; 6.690 ; 6.781 ; 7.389 ; 7.480 ;
; DIN[5]     ; LIUshui[4]  ; 6.661 ; 6.910 ; 7.360 ; 7.609 ;
; DIN[5]     ; LIUshui[5]  ; 7.773 ; 8.049 ; 8.472 ; 8.748 ;
; DIN[5]     ; LIUshui[6]  ; 6.773 ; 6.874 ; 7.472 ; 7.573 ;
; DIN[6]     ; LED[0]      ; 5.811 ; 5.924 ; 6.474 ; 6.587 ;
; DIN[6]     ; LED[1]      ; 5.727 ; 5.783 ; 6.390 ; 6.446 ;
; DIN[6]     ; LED[2]      ; 5.845 ; 5.732 ; 6.508 ; 6.395 ;
; DIN[6]     ; LED[3]      ; 5.599 ; 5.559 ; 6.262 ; 6.222 ;
; DIN[6]     ; LED[4]      ; 5.594 ; 5.591 ; 6.257 ; 6.254 ;
; DIN[6]     ; LED[5]      ; 5.670 ; 5.551 ; 6.333 ; 6.214 ;
; DIN[6]     ; LED[6]      ; 5.782 ; 5.724 ; 6.445 ; 6.387 ;
; DIN[6]     ; LIUshui[0]  ; 6.882 ; 7.230 ; 7.545 ; 7.893 ;
; DIN[6]     ; LIUshui[1]  ; 6.371 ; 6.563 ; 7.034 ; 7.226 ;
; DIN[6]     ; LIUshui[2]  ; 6.692 ; 6.795 ; 7.355 ; 7.458 ;
; DIN[6]     ; LIUshui[3]  ; 6.552 ; 6.643 ; 7.215 ; 7.306 ;
; DIN[6]     ; LIUshui[4]  ; 6.523 ; 6.772 ; 7.186 ; 7.435 ;
; DIN[6]     ; LIUshui[5]  ; 7.635 ; 7.911 ; 8.298 ; 8.574 ;
; DIN[6]     ; LIUshui[6]  ; 6.635 ; 6.736 ; 7.298 ; 7.399 ;
; DIN[7]     ; H           ;       ; 5.016 ; 5.591 ;       ;
; DIN[7]     ; LED[0]      ; 5.790 ; 5.978 ; 6.426 ; 6.594 ;
; DIN[7]     ; LED[1]      ; 5.706 ; 5.762 ; 6.342 ; 6.398 ;
; DIN[7]     ; LED[2]      ; 5.897 ; 5.711 ; 6.513 ; 6.347 ;
; DIN[7]     ; LED[3]      ; 5.578 ; 5.538 ; 6.214 ; 6.174 ;
; DIN[7]     ; LED[4]      ; 5.573 ; 5.641 ; 6.209 ; 6.257 ;
; DIN[7]     ; LED[5]      ; 5.696 ; 5.530 ; 6.312 ; 6.166 ;
; DIN[7]     ; LED[6]      ; 5.761 ; 5.703 ; 6.397 ; 6.339 ;
; DIN[7]     ; LIUshui[0]  ; 6.861 ; 7.203 ; 7.497 ; 7.819 ;
; DIN[7]     ; LIUshui[1]  ; 6.350 ; 6.599 ; 6.986 ; 7.215 ;
; DIN[7]     ; LIUshui[2]  ; 6.733 ; 6.774 ; 7.349 ; 7.410 ;
; DIN[7]     ; LIUshui[3]  ; 6.570 ; 6.622 ; 7.186 ; 7.258 ;
; DIN[7]     ; LIUshui[4]  ; 6.502 ; 6.785 ; 7.138 ; 7.401 ;
; DIN[7]     ; LIUshui[5]  ; 7.614 ; 7.963 ; 8.250 ; 8.579 ;
; DIN[7]     ; LIUshui[6]  ; 6.670 ; 6.715 ; 7.286 ; 7.351 ;
; M[0]       ; H           ; 3.826 ; 3.949 ; 4.124 ; 4.205 ;
; M[0]       ; LED[0]      ; 4.613 ; 4.726 ; 4.872 ; 4.985 ;
; M[0]       ; LED[1]      ; 4.529 ; 4.585 ; 4.788 ; 4.844 ;
; M[0]       ; LED[2]      ; 4.647 ; 4.534 ; 4.906 ; 4.793 ;
; M[0]       ; LED[3]      ; 4.401 ; 4.361 ; 4.660 ; 4.620 ;
; M[0]       ; LED[4]      ; 4.396 ; 4.393 ; 4.655 ; 4.652 ;
; M[0]       ; LED[5]      ; 4.472 ; 4.353 ; 4.731 ; 4.612 ;
; M[0]       ; LED[6]      ; 4.584 ; 4.526 ; 4.843 ; 4.785 ;
; M[0]       ; LIUshui[0]  ; 5.684 ; 6.032 ; 5.943 ; 6.291 ;
; M[0]       ; LIUshui[1]  ; 5.173 ; 5.365 ; 5.432 ; 5.624 ;
; M[0]       ; LIUshui[2]  ; 5.494 ; 5.597 ; 5.753 ; 5.856 ;
; M[0]       ; LIUshui[3]  ; 5.354 ; 5.445 ; 5.613 ; 5.704 ;
; M[0]       ; LIUshui[4]  ; 5.325 ; 5.574 ; 5.584 ; 5.833 ;
; M[0]       ; LIUshui[5]  ; 6.437 ; 6.713 ; 6.696 ; 6.972 ;
; M[0]       ; LIUshui[6]  ; 5.437 ; 5.538 ; 5.696 ; 5.797 ;
; M[1]       ; H           ; 3.807 ; 3.925 ; 4.112 ; 4.187 ;
; M[1]       ; LED[0]      ; 4.642 ; 4.760 ; 4.913 ; 5.026 ;
; M[1]       ; LED[1]      ; 4.558 ; 4.614 ; 4.829 ; 4.885 ;
; M[1]       ; LED[2]      ; 4.681 ; 4.563 ; 4.947 ; 4.834 ;
; M[1]       ; LED[3]      ; 4.430 ; 4.390 ; 4.701 ; 4.661 ;
; M[1]       ; LED[4]      ; 4.425 ; 4.427 ; 4.696 ; 4.693 ;
; M[1]       ; LED[5]      ; 4.506 ; 4.382 ; 4.772 ; 4.653 ;
; M[1]       ; LED[6]      ; 4.613 ; 4.555 ; 4.884 ; 4.826 ;
; M[1]       ; LIUshui[0]  ; 5.713 ; 6.035 ; 5.984 ; 6.321 ;
; M[1]       ; LIUshui[1]  ; 5.202 ; 5.399 ; 5.473 ; 5.665 ;
; M[1]       ; LIUshui[2]  ; 5.528 ; 5.626 ; 5.794 ; 5.897 ;
; M[1]       ; LIUshui[3]  ; 5.388 ; 5.474 ; 5.654 ; 5.745 ;
; M[1]       ; LIUshui[4]  ; 5.354 ; 5.608 ; 5.625 ; 5.874 ;
; M[1]       ; LIUshui[5]  ; 6.466 ; 6.747 ; 6.737 ; 7.013 ;
; M[1]       ; LIUshui[6]  ; 5.471 ; 5.567 ; 5.737 ; 5.838 ;
; wren       ; H           ; 3.372 ; 3.483 ; 3.678 ; 3.730 ;
; wren       ; LED[0]      ; 4.043 ; 4.156 ; 4.374 ; 4.487 ;
; wren       ; LED[1]      ; 3.959 ; 4.015 ; 4.290 ; 4.346 ;
; wren       ; LED[2]      ; 4.077 ; 3.964 ; 4.408 ; 4.295 ;
; wren       ; LED[3]      ; 3.831 ; 3.791 ; 4.162 ; 4.122 ;
; wren       ; LED[4]      ; 3.826 ; 3.823 ; 4.157 ; 4.154 ;
; wren       ; LED[5]      ; 3.902 ; 3.783 ; 4.233 ; 4.114 ;
; wren       ; LED[6]      ; 4.014 ; 3.956 ; 4.345 ; 4.287 ;
; wren       ; LIUshui[0]  ; 5.114 ; 5.462 ; 5.445 ; 5.771 ;
; wren       ; LIUshui[1]  ; 4.603 ; 4.795 ; 4.934 ; 5.126 ;
; wren       ; LIUshui[2]  ; 4.924 ; 5.027 ; 5.255 ; 5.358 ;
; wren       ; LIUshui[3]  ; 4.784 ; 4.875 ; 5.115 ; 5.206 ;
; wren       ; LIUshui[4]  ; 4.755 ; 5.004 ; 5.086 ; 5.335 ;
; wren       ; LIUshui[5]  ; 5.867 ; 6.143 ; 6.198 ; 6.474 ;
; wren       ; LIUshui[6]  ; 4.867 ; 4.968 ; 5.198 ; 5.299 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                                                                                ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                                                                     ; -12.310  ; -0.289 ; N/A      ; N/A     ; -3.201              ;
;  CLK                                                                                                 ; 0.002    ; -0.218 ; N/A      ; N/A     ; 24.438              ;
;  CLK_GEN:inst7|CLK10K_1                                                                              ; -1.663   ; -0.289 ; N/A      ; N/A     ; -1.487              ;
;  CLK_GEN:inst7|CLK1M_1                                                                               ; -2.468   ; -0.162 ; N/A      ; N/A     ; -1.487              ;
;  CLK_GEN:inst7|CLK200_1                                                                              ; -1.919   ; -0.283 ; N/A      ; N/A     ; -1.487              ;
;  CLK_GEN:inst7|CLK4_1                                                                                ; -5.972   ; 0.233  ; N/A      ; N/A     ; -3.201              ;
;  inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; -12.310  ; -0.142 ; N/A      ; N/A     ; 499.715             ;
;  spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; -0.369   ; 0.014  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                                                                                      ; -195.576 ; -0.94  ; 0.0      ; 0.0     ; -66.729             ;
;  CLK                                                                                                 ; 0.000    ; -0.218 ; N/A      ; N/A     ; 0.000               ;
;  CLK_GEN:inst7|CLK10K_1                                                                              ; -7.775   ; -0.289 ; N/A      ; N/A     ; -8.922              ;
;  CLK_GEN:inst7|CLK1M_1                                                                               ; -9.707   ; -0.162 ; N/A      ; N/A     ; -10.409             ;
;  CLK_GEN:inst7|CLK200_1                                                                              ; -8.213   ; -0.283 ; N/A      ; N/A     ; -8.922              ;
;  CLK_GEN:inst7|CLK4_1                                                                                ; -38.939  ; 0.000  ; N/A      ; N/A     ; -36.852             ;
;  inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; -130.573 ; -0.142 ; N/A      ; N/A     ; 0.000               ;
;  spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; -0.369   ; 0.000  ; N/A      ; N/A     ; -1.624              ;
+------------------------------------------------------------------------------------------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+
; CLK_KEN   ; CLK_GEN:inst7|CLK4_1 ; -0.168 ; 0.126  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; CLR       ; CLK_GEN:inst7|CLK4_1 ; 2.496  ; 2.779  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; DIN[*]    ; CLK_GEN:inst7|CLK4_1 ; 8.164  ; 8.032  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[0]   ; CLK_GEN:inst7|CLK4_1 ; 6.960  ; 6.667  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[1]   ; CLK_GEN:inst7|CLK4_1 ; 7.252  ; 7.019  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[2]   ; CLK_GEN:inst7|CLK4_1 ; 7.544  ; 7.300  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[3]   ; CLK_GEN:inst7|CLK4_1 ; 8.125  ; 8.008  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[4]   ; CLK_GEN:inst7|CLK4_1 ; 4.258  ; 4.791  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[5]   ; CLK_GEN:inst7|CLK4_1 ; 8.164  ; 8.032  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[6]   ; CLK_GEN:inst7|CLK4_1 ; 4.702  ; 4.701  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[7]   ; CLK_GEN:inst7|CLK4_1 ; 4.569  ; 4.541  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; M[*]      ; CLK_GEN:inst7|CLK4_1 ; 5.211  ; 5.954  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  M[0]     ; CLK_GEN:inst7|CLK4_1 ; 4.740  ; 5.408  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  M[1]     ; CLK_GEN:inst7|CLK4_1 ; 5.211  ; 5.954  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; wren      ; CLK_GEN:inst7|CLK4_1 ; -0.512 ; -0.189 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; DIN[*]    ; CLK                  ; 14.695 ; 14.533 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[0]   ; CLK                  ; 13.491 ; 13.168 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[1]   ; CLK                  ; 13.783 ; 13.520 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[2]   ; CLK                  ; 14.075 ; 13.801 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[3]   ; CLK                  ; 14.656 ; 14.509 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[4]   ; CLK                  ; 10.759 ; 11.322 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[5]   ; CLK                  ; 14.695 ; 14.533 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[6]   ; CLK                  ; 11.233 ; 11.202 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[7]   ; CLK                  ; 11.100 ; 11.003 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; M[*]      ; CLK                  ; 11.712 ; 12.485 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  M[0]     ; CLK                  ; 11.241 ; 11.939 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  M[1]     ; CLK                  ; 11.712 ; 12.485 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; wren      ; CLK                  ; 6.088  ; 6.285  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+
; CLK_KEN   ; CLK_GEN:inst7|CLK4_1 ; 1.385  ; 1.255  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; CLR       ; CLK_GEN:inst7|CLK4_1 ; -0.969 ; -1.642 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; DIN[*]    ; CLK_GEN:inst7|CLK4_1 ; -1.015 ; -1.745 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[0]   ; CLK_GEN:inst7|CLK4_1 ; -1.146 ; -1.845 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[1]   ; CLK_GEN:inst7|CLK4_1 ; -1.191 ; -1.946 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[2]   ; CLK_GEN:inst7|CLK4_1 ; -1.311 ; -2.053 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[3]   ; CLK_GEN:inst7|CLK4_1 ; -1.224 ; -1.953 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[4]   ; CLK_GEN:inst7|CLK4_1 ; -1.015 ; -1.745 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[5]   ; CLK_GEN:inst7|CLK4_1 ; -1.444 ; -2.110 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[6]   ; CLK_GEN:inst7|CLK4_1 ; -1.400 ; -2.063 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  DIN[7]   ; CLK_GEN:inst7|CLK4_1 ; -1.229 ; -1.843 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; M[*]      ; CLK_GEN:inst7|CLK4_1 ; 0.116  ; -0.070 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  M[0]     ; CLK_GEN:inst7|CLK4_1 ; 0.088  ; -0.094 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
;  M[1]     ; CLK_GEN:inst7|CLK4_1 ; 0.116  ; -0.070 ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; wren      ; CLK_GEN:inst7|CLK4_1 ; 1.880  ; 1.703  ; Rise       ; CLK_GEN:inst7|CLK4_1                              ;
; DIN[*]    ; CLK                  ; -3.155 ; -3.894 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[0]   ; CLK                  ; -3.285 ; -3.934 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[1]   ; CLK                  ; -3.391 ; -4.070 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[2]   ; CLK                  ; -3.510 ; -4.150 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[3]   ; CLK                  ; -3.181 ; -3.929 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[4]   ; CLK                  ; -3.155 ; -3.894 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[5]   ; CLK                  ; -3.495 ; -4.194 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[6]   ; CLK                  ; -3.357 ; -4.020 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  DIN[7]   ; CLK                  ; -3.378 ; -3.983 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; M[*]      ; CLK                  ; -2.159 ; -2.418 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  M[0]     ; CLK                  ; -2.159 ; -2.418 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  M[1]     ; CLK                  ; -2.193 ; -2.459 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; wren      ; CLK                  ; -1.589 ; -1.920 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+----------------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                  ;
+-------------+-----------------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                     ;
+-------------+-----------------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------+
; H           ; CLK_GEN:inst7|CLK4_1                                                                                ; 14.552 ; 14.121 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; LED[*]      ; CLK_GEN:inst7|CLK4_1                                                                                ; 17.259 ; 17.091 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[0]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 17.259 ; 17.091 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[1]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.984 ; 16.903 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[2]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.874 ; 16.929 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[3]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.555 ; 16.647 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[4]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.414 ; 16.648 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[5]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.546 ; 16.593 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[6]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 16.910 ; 17.018 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; LIUshui[*]  ; CLK_GEN:inst7|CLK4_1                                                                                ; 20.750 ; 20.606 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[0] ; CLK_GEN:inst7|CLK4_1                                                                                ; 19.897 ; 19.328 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[1] ; CLK_GEN:inst7|CLK4_1                                                                                ; 18.537 ; 18.317 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[2] ; CLK_GEN:inst7|CLK4_1                                                                                ; 19.271 ; 18.825 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[3] ; CLK_GEN:inst7|CLK4_1                                                                                ; 18.972 ; 18.640 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[4] ; CLK_GEN:inst7|CLK4_1                                                                                ; 18.995 ; 18.744 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[5] ; CLK_GEN:inst7|CLK4_1                                                                                ; 20.750 ; 20.606 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[6] ; CLK_GEN:inst7|CLK4_1                                                                                ; 19.062 ; 18.769 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; SPK         ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 7.929  ; 7.858  ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ;
+-------------+-----------------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                        ;
+-------------+-----------------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                     ;
+-------------+-----------------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------+
; H           ; CLK_GEN:inst7|CLK4_1                                                                                ; 5.415 ; 5.560 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; LED[*]      ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.006 ; 5.963 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[0]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.223 ; 6.336 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[1]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.139 ; 6.195 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[2]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.257 ; 6.144 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[3]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.011 ; 5.971 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[4]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.006 ; 6.003 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[5]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.079 ; 5.963 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LED[6]     ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.194 ; 6.136 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; LIUshui[*]  ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.783 ; 6.975 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[0] ; CLK_GEN:inst7|CLK4_1                                                                                ; 7.294 ; 7.642 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[1] ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.783 ; 6.975 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[2] ; CLK_GEN:inst7|CLK4_1                                                                                ; 7.104 ; 7.207 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[3] ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.961 ; 7.055 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[4] ; CLK_GEN:inst7|CLK4_1                                                                                ; 6.935 ; 7.181 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[5] ; CLK_GEN:inst7|CLK4_1                                                                                ; 8.047 ; 8.323 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
;  LIUshui[6] ; CLK_GEN:inst7|CLK4_1                                                                                ; 7.047 ; 7.148 ; Rise       ; CLK_GEN:inst7|CLK4_1                                                                                ;
; SPK         ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 3.352 ; 3.445 ; Rise       ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ;
+-------------+-----------------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DIN[0]     ; H           ; 10.982 ;        ;        ; 10.950 ;
; DIN[0]     ; LED[0]      ; 17.485 ; 17.317 ; 17.158 ; 16.990 ;
; DIN[0]     ; LED[1]      ; 17.238 ; 17.129 ; 16.948 ; 16.802 ;
; DIN[0]     ; LED[2]      ; 17.100 ; 17.186 ; 16.773 ; 16.900 ;
; DIN[0]     ; LED[3]      ; 16.781 ; 16.873 ; 16.454 ; 16.546 ;
; DIN[0]     ; LED[4]      ; 16.664 ; 16.874 ; 16.378 ; 16.547 ;
; DIN[0]     ; LED[5]      ; 16.772 ; 16.854 ; 16.445 ; 16.532 ;
; DIN[0]     ; LED[6]      ; 17.136 ; 17.244 ; 16.809 ; 16.951 ;
; DIN[0]     ; LIUshui[0]  ; 20.127 ; 19.589 ; 19.798 ; 19.303 ;
; DIN[0]     ; LIUshui[1]  ; 18.763 ; 18.578 ; 18.436 ; 18.249 ;
; DIN[0]     ; LIUshui[2]  ; 19.497 ; 19.075 ; 19.170 ; 18.789 ;
; DIN[0]     ; LIUshui[3]  ; 19.198 ; 18.901 ; 18.871 ; 18.572 ;
; DIN[0]     ; LIUshui[4]  ; 19.256 ; 18.970 ; 18.936 ; 18.643 ;
; DIN[0]     ; LIUshui[5]  ; 21.007 ; 20.832 ; 20.721 ; 20.505 ;
; DIN[0]     ; LIUshui[6]  ; 19.323 ; 18.995 ; 18.994 ; 18.668 ;
; DIN[1]     ; H           ; 11.274 ;        ;        ; 11.302 ;
; DIN[1]     ; LED[0]      ; 17.777 ; 17.609 ; 17.510 ; 17.342 ;
; DIN[1]     ; LED[1]      ; 17.530 ; 17.421 ; 17.300 ; 17.154 ;
; DIN[1]     ; LED[2]      ; 17.392 ; 17.478 ; 17.125 ; 17.252 ;
; DIN[1]     ; LED[3]      ; 17.073 ; 17.165 ; 16.806 ; 16.898 ;
; DIN[1]     ; LED[4]      ; 16.956 ; 17.166 ; 16.730 ; 16.899 ;
; DIN[1]     ; LED[5]      ; 17.064 ; 17.146 ; 16.797 ; 16.884 ;
; DIN[1]     ; LED[6]      ; 17.428 ; 17.536 ; 17.161 ; 17.303 ;
; DIN[1]     ; LIUshui[0]  ; 20.419 ; 19.881 ; 20.150 ; 19.655 ;
; DIN[1]     ; LIUshui[1]  ; 19.055 ; 18.870 ; 18.788 ; 18.601 ;
; DIN[1]     ; LIUshui[2]  ; 19.789 ; 19.367 ; 19.522 ; 19.141 ;
; DIN[1]     ; LIUshui[3]  ; 19.490 ; 19.193 ; 19.223 ; 18.924 ;
; DIN[1]     ; LIUshui[4]  ; 19.548 ; 19.262 ; 19.288 ; 18.995 ;
; DIN[1]     ; LIUshui[5]  ; 21.299 ; 21.124 ; 21.073 ; 20.857 ;
; DIN[1]     ; LIUshui[6]  ; 19.615 ; 19.287 ; 19.346 ; 19.020 ;
; DIN[2]     ; H           ; 11.566 ;        ;        ; 11.583 ;
; DIN[2]     ; LED[0]      ; 18.069 ; 17.901 ; 17.791 ; 17.623 ;
; DIN[2]     ; LED[1]      ; 17.822 ; 17.713 ; 17.581 ; 17.435 ;
; DIN[2]     ; LED[2]      ; 17.684 ; 17.770 ; 17.406 ; 17.533 ;
; DIN[2]     ; LED[3]      ; 17.365 ; 17.457 ; 17.087 ; 17.179 ;
; DIN[2]     ; LED[4]      ; 17.248 ; 17.458 ; 17.011 ; 17.180 ;
; DIN[2]     ; LED[5]      ; 17.356 ; 17.438 ; 17.078 ; 17.165 ;
; DIN[2]     ; LED[6]      ; 17.720 ; 17.828 ; 17.442 ; 17.584 ;
; DIN[2]     ; LIUshui[0]  ; 20.711 ; 20.173 ; 20.431 ; 19.936 ;
; DIN[2]     ; LIUshui[1]  ; 19.347 ; 19.162 ; 19.069 ; 18.882 ;
; DIN[2]     ; LIUshui[2]  ; 20.081 ; 19.659 ; 19.803 ; 19.422 ;
; DIN[2]     ; LIUshui[3]  ; 19.782 ; 19.485 ; 19.504 ; 19.205 ;
; DIN[2]     ; LIUshui[4]  ; 19.840 ; 19.554 ; 19.569 ; 19.276 ;
; DIN[2]     ; LIUshui[5]  ; 21.591 ; 21.416 ; 21.354 ; 21.138 ;
; DIN[2]     ; LIUshui[6]  ; 19.907 ; 19.579 ; 19.627 ; 19.301 ;
; DIN[3]     ; H           ; 12.147 ;        ;        ; 12.291 ;
; DIN[3]     ; LED[0]      ; 18.650 ; 18.482 ; 18.499 ; 18.331 ;
; DIN[3]     ; LED[1]      ; 18.403 ; 18.294 ; 18.289 ; 18.143 ;
; DIN[3]     ; LED[2]      ; 18.265 ; 18.351 ; 18.114 ; 18.241 ;
; DIN[3]     ; LED[3]      ; 17.946 ; 18.038 ; 17.795 ; 17.887 ;
; DIN[3]     ; LED[4]      ; 17.829 ; 18.039 ; 17.719 ; 17.888 ;
; DIN[3]     ; LED[5]      ; 17.937 ; 18.019 ; 17.786 ; 17.873 ;
; DIN[3]     ; LED[6]      ; 18.301 ; 18.409 ; 18.150 ; 18.292 ;
; DIN[3]     ; LIUshui[0]  ; 21.292 ; 20.754 ; 21.139 ; 20.644 ;
; DIN[3]     ; LIUshui[1]  ; 19.928 ; 19.743 ; 19.777 ; 19.590 ;
; DIN[3]     ; LIUshui[2]  ; 20.662 ; 20.240 ; 20.511 ; 20.130 ;
; DIN[3]     ; LIUshui[3]  ; 20.363 ; 20.066 ; 20.212 ; 19.913 ;
; DIN[3]     ; LIUshui[4]  ; 20.421 ; 20.135 ; 20.277 ; 19.984 ;
; DIN[3]     ; LIUshui[5]  ; 22.172 ; 21.997 ; 22.062 ; 21.846 ;
; DIN[3]     ; LIUshui[6]  ; 20.488 ; 20.160 ; 20.335 ; 20.009 ;
; DIN[4]     ; H           ; 10.429 ;        ;        ; 10.548 ;
; DIN[4]     ; LED[0]      ; 14.878 ; 14.710 ; 15.316 ; 15.148 ;
; DIN[4]     ; LED[1]      ; 14.622 ; 14.522 ; 15.069 ; 14.960 ;
; DIN[4]     ; LED[2]      ; 14.493 ; 14.567 ; 14.931 ; 15.017 ;
; DIN[4]     ; LED[3]      ; 14.174 ; 14.266 ; 14.612 ; 14.704 ;
; DIN[4]     ; LED[4]      ; 14.052 ; 14.267 ; 14.495 ; 14.705 ;
; DIN[4]     ; LED[5]      ; 14.165 ; 14.206 ; 14.603 ; 14.685 ;
; DIN[4]     ; LED[6]      ; 14.529 ; 14.637 ; 14.967 ; 15.075 ;
; DIN[4]     ; LIUshui[0]  ; 17.516 ; 16.957 ; 17.958 ; 17.420 ;
; DIN[4]     ; LIUshui[1]  ; 16.156 ; 15.883 ; 16.594 ; 16.409 ;
; DIN[4]     ; LIUshui[2]  ; 16.890 ; 16.463 ; 17.328 ; 16.906 ;
; DIN[4]     ; LIUshui[3]  ; 16.591 ; 16.206 ; 17.029 ; 16.732 ;
; DIN[4]     ; LIUshui[4]  ; 16.610 ; 16.363 ; 17.087 ; 16.801 ;
; DIN[4]     ; LIUshui[5]  ; 18.388 ; 18.225 ; 18.838 ; 18.663 ;
; DIN[4]     ; LIUshui[6]  ; 16.666 ; 16.388 ; 17.154 ; 16.826 ;
; DIN[5]     ; H           ; 12.186 ;        ;        ; 12.315 ;
; DIN[5]     ; LED[0]      ; 18.689 ; 18.521 ; 18.523 ; 18.355 ;
; DIN[5]     ; LED[1]      ; 18.442 ; 18.333 ; 18.313 ; 18.167 ;
; DIN[5]     ; LED[2]      ; 18.304 ; 18.390 ; 18.138 ; 18.265 ;
; DIN[5]     ; LED[3]      ; 17.985 ; 18.077 ; 17.819 ; 17.911 ;
; DIN[5]     ; LED[4]      ; 17.868 ; 18.078 ; 17.743 ; 17.912 ;
; DIN[5]     ; LED[5]      ; 17.976 ; 18.058 ; 17.810 ; 17.897 ;
; DIN[5]     ; LED[6]      ; 18.340 ; 18.448 ; 18.174 ; 18.316 ;
; DIN[5]     ; LIUshui[0]  ; 21.331 ; 20.793 ; 21.163 ; 20.668 ;
; DIN[5]     ; LIUshui[1]  ; 19.967 ; 19.782 ; 19.801 ; 19.614 ;
; DIN[5]     ; LIUshui[2]  ; 20.701 ; 20.279 ; 20.535 ; 20.154 ;
; DIN[5]     ; LIUshui[3]  ; 20.402 ; 20.105 ; 20.236 ; 19.937 ;
; DIN[5]     ; LIUshui[4]  ; 20.460 ; 20.174 ; 20.301 ; 20.008 ;
; DIN[5]     ; LIUshui[5]  ; 22.211 ; 22.036 ; 22.086 ; 21.870 ;
; DIN[5]     ; LIUshui[6]  ; 20.527 ; 20.199 ; 20.359 ; 20.033 ;
; DIN[6]     ; LED[0]      ; 15.227 ; 15.059 ; 15.192 ; 15.024 ;
; DIN[6]     ; LED[1]      ; 14.980 ; 14.871 ; 14.982 ; 14.836 ;
; DIN[6]     ; LED[2]      ; 14.842 ; 14.928 ; 14.807 ; 14.934 ;
; DIN[6]     ; LED[3]      ; 14.523 ; 14.615 ; 14.488 ; 14.580 ;
; DIN[6]     ; LED[4]      ; 14.406 ; 14.616 ; 14.412 ; 14.581 ;
; DIN[6]     ; LED[5]      ; 14.514 ; 14.596 ; 14.479 ; 14.566 ;
; DIN[6]     ; LED[6]      ; 14.878 ; 14.986 ; 14.843 ; 14.985 ;
; DIN[6]     ; LIUshui[0]  ; 17.869 ; 17.331 ; 17.832 ; 17.337 ;
; DIN[6]     ; LIUshui[1]  ; 16.505 ; 16.320 ; 16.470 ; 16.283 ;
; DIN[6]     ; LIUshui[2]  ; 17.239 ; 16.817 ; 17.204 ; 16.823 ;
; DIN[6]     ; LIUshui[3]  ; 16.940 ; 16.643 ; 16.905 ; 16.606 ;
; DIN[6]     ; LIUshui[4]  ; 16.998 ; 16.712 ; 16.970 ; 16.677 ;
; DIN[6]     ; LIUshui[5]  ; 18.749 ; 18.574 ; 18.755 ; 18.539 ;
; DIN[6]     ; LIUshui[6]  ; 17.065 ; 16.737 ; 17.028 ; 16.702 ;
; DIN[7]     ; H           ;        ; 10.523 ; 11.034 ;        ;
; DIN[7]     ; LED[0]      ; 15.094 ; 14.926 ; 15.203 ; 15.024 ;
; DIN[7]     ; LED[1]      ; 14.847 ; 14.738 ; 15.012 ; 14.836 ;
; DIN[7]     ; LED[2]      ; 14.709 ; 14.795 ; 14.807 ; 14.957 ;
; DIN[7]     ; LED[3]      ; 14.390 ; 14.482 ; 14.488 ; 14.609 ;
; DIN[7]     ; LED[4]      ; 14.273 ; 14.483 ; 14.442 ; 14.581 ;
; DIN[7]     ; LED[5]      ; 14.381 ; 14.463 ; 14.479 ; 14.596 ;
; DIN[7]     ; LED[6]      ; 14.745 ; 14.853 ; 14.843 ; 15.015 ;
; DIN[7]     ; LIUshui[0]  ; 17.736 ; 17.198 ; 17.830 ; 17.347 ;
; DIN[7]     ; LIUshui[1]  ; 16.372 ; 16.187 ; 16.470 ; 16.206 ;
; DIN[7]     ; LIUshui[2]  ; 17.106 ; 16.684 ; 17.204 ; 16.853 ;
; DIN[7]     ; LIUshui[3]  ; 16.807 ; 16.510 ; 16.905 ; 16.574 ;
; DIN[7]     ; LIUshui[4]  ; 16.865 ; 16.579 ; 17.000 ; 16.677 ;
; DIN[7]     ; LIUshui[5]  ; 18.616 ; 18.441 ; 18.778 ; 18.539 ;
; DIN[7]     ; LIUshui[6]  ; 16.932 ; 16.604 ; 17.056 ; 16.702 ;
; M[0]       ; H           ; 8.384  ; 9.023  ; 9.430  ; 8.324  ;
; M[0]       ; LED[0]      ; 15.231 ; 15.063 ; 15.933 ; 15.765 ;
; M[0]       ; LED[1]      ; 15.021 ; 14.875 ; 15.686 ; 15.577 ;
; M[0]       ; LED[2]      ; 14.846 ; 14.973 ; 15.548 ; 15.634 ;
; M[0]       ; LED[3]      ; 14.527 ; 14.619 ; 15.229 ; 15.321 ;
; M[0]       ; LED[4]      ; 14.451 ; 14.620 ; 15.112 ; 15.322 ;
; M[0]       ; LED[5]      ; 14.518 ; 14.605 ; 15.220 ; 15.302 ;
; M[0]       ; LED[6]      ; 14.882 ; 15.024 ; 15.584 ; 15.692 ;
; M[0]       ; LIUshui[0]  ; 17.871 ; 17.376 ; 18.575 ; 18.037 ;
; M[0]       ; LIUshui[1]  ; 16.509 ; 16.322 ; 17.211 ; 17.026 ;
; M[0]       ; LIUshui[2]  ; 17.243 ; 16.862 ; 17.945 ; 17.523 ;
; M[0]       ; LIUshui[3]  ; 16.944 ; 16.645 ; 17.646 ; 17.349 ;
; M[0]       ; LIUshui[4]  ; 17.009 ; 16.716 ; 17.704 ; 17.418 ;
; M[0]       ; LIUshui[5]  ; 18.794 ; 18.578 ; 19.455 ; 19.280 ;
; M[0]       ; LIUshui[6]  ; 17.067 ; 16.741 ; 17.771 ; 17.443 ;
; M[1]       ; H           ; 8.389  ; 9.494  ; 9.976  ; 8.339  ;
; M[1]       ; LED[0]      ; 15.702 ; 15.534 ; 16.479 ; 16.311 ;
; M[1]       ; LED[1]      ; 15.492 ; 15.346 ; 16.232 ; 16.123 ;
; M[1]       ; LED[2]      ; 15.317 ; 15.444 ; 16.094 ; 16.180 ;
; M[1]       ; LED[3]      ; 14.998 ; 15.090 ; 15.775 ; 15.867 ;
; M[1]       ; LED[4]      ; 14.922 ; 15.091 ; 15.658 ; 15.868 ;
; M[1]       ; LED[5]      ; 14.989 ; 15.076 ; 15.766 ; 15.848 ;
; M[1]       ; LED[6]      ; 15.353 ; 15.495 ; 16.130 ; 16.238 ;
; M[1]       ; LIUshui[0]  ; 18.342 ; 17.847 ; 19.121 ; 18.583 ;
; M[1]       ; LIUshui[1]  ; 16.980 ; 16.793 ; 17.757 ; 17.572 ;
; M[1]       ; LIUshui[2]  ; 17.714 ; 17.333 ; 18.491 ; 18.069 ;
; M[1]       ; LIUshui[3]  ; 17.415 ; 17.116 ; 18.192 ; 17.895 ;
; M[1]       ; LIUshui[4]  ; 17.480 ; 17.187 ; 18.250 ; 17.964 ;
; M[1]       ; LIUshui[5]  ; 19.265 ; 19.049 ; 20.001 ; 19.826 ;
; M[1]       ; LIUshui[6]  ; 17.538 ; 17.212 ; 18.317 ; 17.989 ;
; wren       ; H           ; 7.213  ; 7.096  ; 7.470  ; 7.196  ;
; wren       ; LED[0]      ; 10.082 ; 9.914  ; 10.279 ; 10.111 ;
; wren       ; LED[1]      ; 9.835  ; 9.726  ; 10.032 ; 9.923  ;
; wren       ; LED[2]      ; 9.697  ; 9.783  ; 9.894  ; 9.980  ;
; wren       ; LED[3]      ; 9.378  ; 9.470  ; 9.575  ; 9.667  ;
; wren       ; LED[4]      ; 9.261  ; 9.471  ; 9.458  ; 9.668  ;
; wren       ; LED[5]      ; 9.369  ; 9.451  ; 9.566  ; 9.648  ;
; wren       ; LED[6]      ; 9.733  ; 9.841  ; 9.930  ; 10.038 ;
; wren       ; LIUshui[0]  ; 12.724 ; 12.186 ; 12.921 ; 12.383 ;
; wren       ; LIUshui[1]  ; 11.360 ; 11.175 ; 11.557 ; 11.372 ;
; wren       ; LIUshui[2]  ; 12.094 ; 11.672 ; 12.291 ; 11.869 ;
; wren       ; LIUshui[3]  ; 11.795 ; 11.498 ; 11.992 ; 11.695 ;
; wren       ; LIUshui[4]  ; 11.853 ; 11.567 ; 12.050 ; 11.764 ;
; wren       ; LIUshui[5]  ; 13.604 ; 13.429 ; 13.801 ; 13.626 ;
; wren       ; LIUshui[6]  ; 11.920 ; 11.592 ; 12.117 ; 11.789 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DIN[0]     ; H           ; 4.894 ;       ;       ; 5.684 ;
; DIN[0]     ; LED[0]      ; 5.701 ; 5.853 ; 6.350 ; 6.513 ;
; DIN[0]     ; LED[1]      ; 5.617 ; 5.673 ; 6.266 ; 6.322 ;
; DIN[0]     ; LED[2]      ; 5.774 ; 5.622 ; 6.434 ; 6.271 ;
; DIN[0]     ; LED[3]      ; 5.489 ; 5.449 ; 6.138 ; 6.098 ;
; DIN[0]     ; LED[4]      ; 5.484 ; 5.520 ; 6.133 ; 6.180 ;
; DIN[0]     ; LED[5]      ; 5.599 ; 5.441 ; 6.255 ; 6.090 ;
; DIN[0]     ; LED[6]      ; 5.672 ; 5.614 ; 6.321 ; 6.263 ;
; DIN[0]     ; LIUshui[0]  ; 6.772 ; 7.113 ; 7.421 ; 7.762 ;
; DIN[0]     ; LIUshui[1]  ; 6.261 ; 6.492 ; 6.910 ; 7.152 ;
; DIN[0]     ; LIUshui[2]  ; 6.621 ; 6.685 ; 7.281 ; 7.334 ;
; DIN[0]     ; LIUshui[3]  ; 6.480 ; 6.533 ; 7.129 ; 7.182 ;
; DIN[0]     ; LIUshui[4]  ; 6.413 ; 6.695 ; 7.062 ; 7.344 ;
; DIN[0]     ; LIUshui[5]  ; 7.525 ; 7.840 ; 8.174 ; 8.500 ;
; DIN[0]     ; LIUshui[6]  ; 6.564 ; 6.626 ; 7.224 ; 7.275 ;
; DIN[1]     ; H           ; 5.038 ;       ;       ; 5.851 ;
; DIN[1]     ; LED[0]      ; 5.845 ; 5.958 ; 6.524 ; 6.637 ;
; DIN[1]     ; LED[1]      ; 5.761 ; 5.817 ; 6.440 ; 6.496 ;
; DIN[1]     ; LED[2]      ; 5.879 ; 5.766 ; 6.558 ; 6.445 ;
; DIN[1]     ; LED[3]      ; 5.633 ; 5.593 ; 6.312 ; 6.272 ;
; DIN[1]     ; LED[4]      ; 5.628 ; 5.625 ; 6.307 ; 6.304 ;
; DIN[1]     ; LED[5]      ; 5.704 ; 5.585 ; 6.383 ; 6.264 ;
; DIN[1]     ; LED[6]      ; 5.816 ; 5.758 ; 6.495 ; 6.437 ;
; DIN[1]     ; LIUshui[0]  ; 6.916 ; 7.264 ; 7.595 ; 7.943 ;
; DIN[1]     ; LIUshui[1]  ; 6.405 ; 6.597 ; 7.084 ; 7.276 ;
; DIN[1]     ; LIUshui[2]  ; 6.726 ; 6.829 ; 7.405 ; 7.508 ;
; DIN[1]     ; LIUshui[3]  ; 6.586 ; 6.677 ; 7.265 ; 7.356 ;
; DIN[1]     ; LIUshui[4]  ; 6.557 ; 6.806 ; 7.236 ; 7.485 ;
; DIN[1]     ; LIUshui[5]  ; 7.669 ; 7.945 ; 8.348 ; 8.624 ;
; DIN[1]     ; LIUshui[6]  ; 6.669 ; 6.770 ; 7.348 ; 7.449 ;
; DIN[2]     ; H           ; 5.163 ;       ;       ; 5.966 ;
; DIN[2]     ; LED[0]      ; 5.964 ; 6.077 ; 6.604 ; 6.717 ;
; DIN[2]     ; LED[1]      ; 5.880 ; 5.936 ; 6.520 ; 6.576 ;
; DIN[2]     ; LED[2]      ; 5.998 ; 5.885 ; 6.638 ; 6.525 ;
; DIN[2]     ; LED[3]      ; 5.752 ; 5.712 ; 6.392 ; 6.352 ;
; DIN[2]     ; LED[4]      ; 5.747 ; 5.744 ; 6.387 ; 6.384 ;
; DIN[2]     ; LED[5]      ; 5.823 ; 5.704 ; 6.463 ; 6.344 ;
; DIN[2]     ; LED[6]      ; 5.935 ; 5.877 ; 6.575 ; 6.517 ;
; DIN[2]     ; LIUshui[0]  ; 7.035 ; 7.378 ; 7.675 ; 8.017 ;
; DIN[2]     ; LIUshui[1]  ; 6.524 ; 6.716 ; 7.164 ; 7.356 ;
; DIN[2]     ; LIUshui[2]  ; 6.845 ; 6.948 ; 7.485 ; 7.588 ;
; DIN[2]     ; LIUshui[3]  ; 6.705 ; 6.796 ; 7.345 ; 7.436 ;
; DIN[2]     ; LIUshui[4]  ; 6.676 ; 6.925 ; 7.316 ; 7.565 ;
; DIN[2]     ; LIUshui[5]  ; 7.788 ; 8.064 ; 8.428 ; 8.704 ;
; DIN[2]     ; LIUshui[6]  ; 6.788 ; 6.889 ; 7.428 ; 7.529 ;
; DIN[3]     ; H           ; 5.422 ;       ;       ; 6.281 ;
; DIN[3]     ; LED[0]      ; 5.635 ; 5.748 ; 6.398 ; 6.527 ;
; DIN[3]     ; LED[1]      ; 5.551 ; 5.607 ; 6.314 ; 6.370 ;
; DIN[3]     ; LED[2]      ; 5.669 ; 5.556 ; 6.433 ; 6.319 ;
; DIN[3]     ; LED[3]      ; 5.423 ; 5.383 ; 6.186 ; 6.146 ;
; DIN[3]     ; LED[4]      ; 5.418 ; 5.415 ; 6.181 ; 6.201 ;
; DIN[3]     ; LED[5]      ; 5.494 ; 5.375 ; 6.250 ; 6.138 ;
; DIN[3]     ; LED[6]      ; 5.606 ; 5.548 ; 6.369 ; 6.311 ;
; DIN[3]     ; LIUshui[0]  ; 6.706 ; 7.054 ; 7.469 ; 7.763 ;
; DIN[3]     ; LIUshui[1]  ; 6.195 ; 6.387 ; 6.958 ; 7.159 ;
; DIN[3]     ; LIUshui[2]  ; 6.516 ; 6.619 ; 7.283 ; 7.382 ;
; DIN[3]     ; LIUshui[3]  ; 6.376 ; 6.467 ; 7.130 ; 7.230 ;
; DIN[3]     ; LIUshui[4]  ; 6.347 ; 6.596 ; 7.110 ; 7.345 ;
; DIN[3]     ; LIUshui[5]  ; 7.459 ; 7.735 ; 8.222 ; 8.499 ;
; DIN[3]     ; LIUshui[6]  ; 6.459 ; 6.560 ; 7.230 ; 7.323 ;
; DIN[4]     ; H           ; 4.763 ;       ;       ; 5.532 ;
; DIN[4]     ; LED[0]      ; 5.598 ; 5.766 ; 6.306 ; 6.494 ;
; DIN[4]     ; LED[1]      ; 5.514 ; 5.570 ; 6.222 ; 6.278 ;
; DIN[4]     ; LED[2]      ; 5.685 ; 5.519 ; 6.413 ; 6.227 ;
; DIN[4]     ; LED[3]      ; 5.386 ; 5.346 ; 6.094 ; 6.054 ;
; DIN[4]     ; LED[4]      ; 5.381 ; 5.429 ; 6.089 ; 6.157 ;
; DIN[4]     ; LED[5]      ; 5.484 ; 5.338 ; 6.212 ; 6.046 ;
; DIN[4]     ; LED[6]      ; 5.569 ; 5.511 ; 6.277 ; 6.219 ;
; DIN[4]     ; LIUshui[0]  ; 6.669 ; 6.991 ; 7.377 ; 7.719 ;
; DIN[4]     ; LIUshui[1]  ; 6.158 ; 6.387 ; 6.866 ; 7.115 ;
; DIN[4]     ; LIUshui[2]  ; 6.521 ; 6.582 ; 7.249 ; 7.290 ;
; DIN[4]     ; LIUshui[3]  ; 6.358 ; 6.430 ; 7.086 ; 7.138 ;
; DIN[4]     ; LIUshui[4]  ; 6.310 ; 6.573 ; 7.018 ; 7.301 ;
; DIN[4]     ; LIUshui[5]  ; 7.422 ; 7.751 ; 8.130 ; 8.479 ;
; DIN[4]     ; LIUshui[6]  ; 6.458 ; 6.523 ; 7.186 ; 7.231 ;
; DIN[5]     ; H           ; 5.432 ;       ;       ; 6.305 ;
; DIN[5]     ; LED[0]      ; 5.949 ; 6.062 ; 6.648 ; 6.761 ;
; DIN[5]     ; LED[1]      ; 5.865 ; 5.921 ; 6.564 ; 6.620 ;
; DIN[5]     ; LED[2]      ; 5.983 ; 5.870 ; 6.682 ; 6.569 ;
; DIN[5]     ; LED[3]      ; 5.737 ; 5.697 ; 6.436 ; 6.396 ;
; DIN[5]     ; LED[4]      ; 5.732 ; 5.729 ; 6.431 ; 6.428 ;
; DIN[5]     ; LED[5]      ; 5.808 ; 5.689 ; 6.507 ; 6.388 ;
; DIN[5]     ; LED[6]      ; 5.920 ; 5.862 ; 6.619 ; 6.561 ;
; DIN[5]     ; LIUshui[0]  ; 7.020 ; 7.368 ; 7.719 ; 8.067 ;
; DIN[5]     ; LIUshui[1]  ; 6.509 ; 6.701 ; 7.208 ; 7.400 ;
; DIN[5]     ; LIUshui[2]  ; 6.830 ; 6.933 ; 7.529 ; 7.632 ;
; DIN[5]     ; LIUshui[3]  ; 6.690 ; 6.781 ; 7.389 ; 7.480 ;
; DIN[5]     ; LIUshui[4]  ; 6.661 ; 6.910 ; 7.360 ; 7.609 ;
; DIN[5]     ; LIUshui[5]  ; 7.773 ; 8.049 ; 8.472 ; 8.748 ;
; DIN[5]     ; LIUshui[6]  ; 6.773 ; 6.874 ; 7.472 ; 7.573 ;
; DIN[6]     ; LED[0]      ; 5.811 ; 5.924 ; 6.474 ; 6.587 ;
; DIN[6]     ; LED[1]      ; 5.727 ; 5.783 ; 6.390 ; 6.446 ;
; DIN[6]     ; LED[2]      ; 5.845 ; 5.732 ; 6.508 ; 6.395 ;
; DIN[6]     ; LED[3]      ; 5.599 ; 5.559 ; 6.262 ; 6.222 ;
; DIN[6]     ; LED[4]      ; 5.594 ; 5.591 ; 6.257 ; 6.254 ;
; DIN[6]     ; LED[5]      ; 5.670 ; 5.551 ; 6.333 ; 6.214 ;
; DIN[6]     ; LED[6]      ; 5.782 ; 5.724 ; 6.445 ; 6.387 ;
; DIN[6]     ; LIUshui[0]  ; 6.882 ; 7.230 ; 7.545 ; 7.893 ;
; DIN[6]     ; LIUshui[1]  ; 6.371 ; 6.563 ; 7.034 ; 7.226 ;
; DIN[6]     ; LIUshui[2]  ; 6.692 ; 6.795 ; 7.355 ; 7.458 ;
; DIN[6]     ; LIUshui[3]  ; 6.552 ; 6.643 ; 7.215 ; 7.306 ;
; DIN[6]     ; LIUshui[4]  ; 6.523 ; 6.772 ; 7.186 ; 7.435 ;
; DIN[6]     ; LIUshui[5]  ; 7.635 ; 7.911 ; 8.298 ; 8.574 ;
; DIN[6]     ; LIUshui[6]  ; 6.635 ; 6.736 ; 7.298 ; 7.399 ;
; DIN[7]     ; H           ;       ; 5.016 ; 5.591 ;       ;
; DIN[7]     ; LED[0]      ; 5.790 ; 5.978 ; 6.426 ; 6.594 ;
; DIN[7]     ; LED[1]      ; 5.706 ; 5.762 ; 6.342 ; 6.398 ;
; DIN[7]     ; LED[2]      ; 5.897 ; 5.711 ; 6.513 ; 6.347 ;
; DIN[7]     ; LED[3]      ; 5.578 ; 5.538 ; 6.214 ; 6.174 ;
; DIN[7]     ; LED[4]      ; 5.573 ; 5.641 ; 6.209 ; 6.257 ;
; DIN[7]     ; LED[5]      ; 5.696 ; 5.530 ; 6.312 ; 6.166 ;
; DIN[7]     ; LED[6]      ; 5.761 ; 5.703 ; 6.397 ; 6.339 ;
; DIN[7]     ; LIUshui[0]  ; 6.861 ; 7.203 ; 7.497 ; 7.819 ;
; DIN[7]     ; LIUshui[1]  ; 6.350 ; 6.599 ; 6.986 ; 7.215 ;
; DIN[7]     ; LIUshui[2]  ; 6.733 ; 6.774 ; 7.349 ; 7.410 ;
; DIN[7]     ; LIUshui[3]  ; 6.570 ; 6.622 ; 7.186 ; 7.258 ;
; DIN[7]     ; LIUshui[4]  ; 6.502 ; 6.785 ; 7.138 ; 7.401 ;
; DIN[7]     ; LIUshui[5]  ; 7.614 ; 7.963 ; 8.250 ; 8.579 ;
; DIN[7]     ; LIUshui[6]  ; 6.670 ; 6.715 ; 7.286 ; 7.351 ;
; M[0]       ; H           ; 3.826 ; 3.949 ; 4.124 ; 4.205 ;
; M[0]       ; LED[0]      ; 4.613 ; 4.726 ; 4.872 ; 4.985 ;
; M[0]       ; LED[1]      ; 4.529 ; 4.585 ; 4.788 ; 4.844 ;
; M[0]       ; LED[2]      ; 4.647 ; 4.534 ; 4.906 ; 4.793 ;
; M[0]       ; LED[3]      ; 4.401 ; 4.361 ; 4.660 ; 4.620 ;
; M[0]       ; LED[4]      ; 4.396 ; 4.393 ; 4.655 ; 4.652 ;
; M[0]       ; LED[5]      ; 4.472 ; 4.353 ; 4.731 ; 4.612 ;
; M[0]       ; LED[6]      ; 4.584 ; 4.526 ; 4.843 ; 4.785 ;
; M[0]       ; LIUshui[0]  ; 5.684 ; 6.032 ; 5.943 ; 6.291 ;
; M[0]       ; LIUshui[1]  ; 5.173 ; 5.365 ; 5.432 ; 5.624 ;
; M[0]       ; LIUshui[2]  ; 5.494 ; 5.597 ; 5.753 ; 5.856 ;
; M[0]       ; LIUshui[3]  ; 5.354 ; 5.445 ; 5.613 ; 5.704 ;
; M[0]       ; LIUshui[4]  ; 5.325 ; 5.574 ; 5.584 ; 5.833 ;
; M[0]       ; LIUshui[5]  ; 6.437 ; 6.713 ; 6.696 ; 6.972 ;
; M[0]       ; LIUshui[6]  ; 5.437 ; 5.538 ; 5.696 ; 5.797 ;
; M[1]       ; H           ; 3.807 ; 3.925 ; 4.112 ; 4.187 ;
; M[1]       ; LED[0]      ; 4.642 ; 4.760 ; 4.913 ; 5.026 ;
; M[1]       ; LED[1]      ; 4.558 ; 4.614 ; 4.829 ; 4.885 ;
; M[1]       ; LED[2]      ; 4.681 ; 4.563 ; 4.947 ; 4.834 ;
; M[1]       ; LED[3]      ; 4.430 ; 4.390 ; 4.701 ; 4.661 ;
; M[1]       ; LED[4]      ; 4.425 ; 4.427 ; 4.696 ; 4.693 ;
; M[1]       ; LED[5]      ; 4.506 ; 4.382 ; 4.772 ; 4.653 ;
; M[1]       ; LED[6]      ; 4.613 ; 4.555 ; 4.884 ; 4.826 ;
; M[1]       ; LIUshui[0]  ; 5.713 ; 6.035 ; 5.984 ; 6.321 ;
; M[1]       ; LIUshui[1]  ; 5.202 ; 5.399 ; 5.473 ; 5.665 ;
; M[1]       ; LIUshui[2]  ; 5.528 ; 5.626 ; 5.794 ; 5.897 ;
; M[1]       ; LIUshui[3]  ; 5.388 ; 5.474 ; 5.654 ; 5.745 ;
; M[1]       ; LIUshui[4]  ; 5.354 ; 5.608 ; 5.625 ; 5.874 ;
; M[1]       ; LIUshui[5]  ; 6.466 ; 6.747 ; 6.737 ; 7.013 ;
; M[1]       ; LIUshui[6]  ; 5.471 ; 5.567 ; 5.737 ; 5.838 ;
; wren       ; H           ; 3.372 ; 3.483 ; 3.678 ; 3.730 ;
; wren       ; LED[0]      ; 4.043 ; 4.156 ; 4.374 ; 4.487 ;
; wren       ; LED[1]      ; 3.959 ; 4.015 ; 4.290 ; 4.346 ;
; wren       ; LED[2]      ; 4.077 ; 3.964 ; 4.408 ; 4.295 ;
; wren       ; LED[3]      ; 3.831 ; 3.791 ; 4.162 ; 4.122 ;
; wren       ; LED[4]      ; 3.826 ; 3.823 ; 4.157 ; 4.154 ;
; wren       ; LED[5]      ; 3.902 ; 3.783 ; 4.233 ; 4.114 ;
; wren       ; LED[6]      ; 4.014 ; 3.956 ; 4.345 ; 4.287 ;
; wren       ; LIUshui[0]  ; 5.114 ; 5.462 ; 5.445 ; 5.771 ;
; wren       ; LIUshui[1]  ; 4.603 ; 4.795 ; 4.934 ; 5.126 ;
; wren       ; LIUshui[2]  ; 4.924 ; 5.027 ; 5.255 ; 5.358 ;
; wren       ; LIUshui[3]  ; 4.784 ; 4.875 ; 5.115 ; 5.206 ;
; wren       ; LIUshui[4]  ; 4.755 ; 5.004 ; 5.086 ; 5.335 ;
; wren       ; LIUshui[5]  ; 5.867 ; 6.143 ; 6.198 ; 6.474 ;
; wren       ; LIUshui[6]  ; 4.867 ; 4.968 ; 5.198 ; 5.299 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; H             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SPK           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LIUshui[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LIUshui[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LIUshui[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LIUshui[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LIUshui[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LIUshui[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LIUshui[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; M[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wren                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK_KEN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLR                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; H             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; SPK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; LIUshui[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; LIUshui[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; LIUshui[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; LIUshui[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; LIUshui[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; LIUshui[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; LIUshui[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; H             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; SPK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; LIUshui[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; LIUshui[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; LIUshui[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; LIUshui[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; LIUshui[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; LIUshui[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; LIUshui[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                          ; To Clock                                                                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; CLK                                                                                                 ; CLK                                                                                                 ; 16       ; 0        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK1M_1                                                                               ; CLK                                                                                                 ; 1        ; 1        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK1M_1                                                                               ; CLK_GEN:inst7|CLK1M_1                                                                               ; 45       ; 0        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK10K_1                                                                              ; CLK_GEN:inst7|CLK1M_1                                                                               ; 1        ; 1        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK4_1                                                                                ; CLK_GEN:inst7|CLK4_1                                                                                ; 224      ; 0        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK10K_1                                                                              ; CLK_GEN:inst7|CLK10K_1                                                                              ; 35       ; 0        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK200_1                                                                              ; CLK_GEN:inst7|CLK10K_1                                                                              ; 1        ; 1        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK4_1                                                                                ; CLK_GEN:inst7|CLK200_1                                                                              ; 1        ; 1        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK200_1                                                                              ; CLK_GEN:inst7|CLK200_1                                                                              ; 35       ; 0        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; 132      ; 0        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; 55       ; 11       ; 10       ; 0        ;
; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; 11       ; 11       ; 1        ; 1        ;
; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 1        ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                          ; To Clock                                                                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; CLK                                                                                                 ; CLK                                                                                                 ; 16       ; 0        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK1M_1                                                                               ; CLK                                                                                                 ; 1        ; 1        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK1M_1                                                                               ; CLK_GEN:inst7|CLK1M_1                                                                               ; 45       ; 0        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK10K_1                                                                              ; CLK_GEN:inst7|CLK1M_1                                                                               ; 1        ; 1        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK4_1                                                                                ; CLK_GEN:inst7|CLK4_1                                                                                ; 224      ; 0        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK10K_1                                                                              ; CLK_GEN:inst7|CLK10K_1                                                                              ; 35       ; 0        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK200_1                                                                              ; CLK_GEN:inst7|CLK10K_1                                                                              ; 1        ; 1        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK4_1                                                                                ; CLK_GEN:inst7|CLK200_1                                                                              ; 1        ; 1        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK200_1                                                                              ; CLK_GEN:inst7|CLK200_1                                                                              ; 35       ; 0        ; 0        ; 0        ;
; CLK_GEN:inst7|CLK4_1                                                                                ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; 132      ; 0        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; 55       ; 11       ; 10       ; 0        ;
; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; inst3|altpll_component|auto_generated|pll1|clk[0]                                                   ; 11       ; 11       ; 1        ; 1        ;
; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] ; 1        ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 315   ; 315  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 195   ; 195  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jun 03 20:01:05 2017
Info: Command: quartus_sta kekongmusic -c kekongmusic
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'kekongmusic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 50.000 -waveform {0.000 25.000} -name CLK CLK
    Info: create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 20 -duty_cycle 50.00 -name {inst3|altpll_component|auto_generated|pll1|clk[0]} {inst3|altpll_component|auto_generated|pll1|clk[0]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name CLK_GEN:inst7|CLK4_1 CLK_GEN:inst7|CLK4_1
    Info: create_clock -period 1.000 -name CLK_GEN:inst7|CLK200_1 CLK_GEN:inst7|CLK200_1
    Info: create_clock -period 1.000 -name CLK_GEN:inst7|CLK10K_1 CLK_GEN:inst7|CLK10K_1
    Info: create_clock -period 1.000 -name CLK_GEN:inst7|CLK1M_1 CLK_GEN:inst7|CLK1M_1
    Info: create_clock -period 1.000 -name spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita0  from: datab  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita1  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita2  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita3  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita4  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita5  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita6  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita7  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita8  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita9  from: cin  to: combout
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -12.310
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -12.310      -130.573 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -5.972       -38.939 CLK_GEN:inst7|CLK4_1 
    Info:    -2.468        -9.707 CLK_GEN:inst7|CLK1M_1 
    Info:    -1.919        -8.213 CLK_GEN:inst7|CLK200_1 
    Info:    -1.663        -7.775 CLK_GEN:inst7|CLK10K_1 
    Info:    -0.369        -0.369 spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] 
    Info:     0.002         0.000 CLK 
Info: Worst-case hold slack is -0.283
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.283        -0.283 CLK_GEN:inst7|CLK200_1 
    Info:    -0.266        -0.266 CLK_GEN:inst7|CLK10K_1 
    Info:    -0.154        -0.154 CLK_GEN:inst7|CLK1M_1 
    Info:    -0.124        -0.124 CLK 
    Info:    -0.009        -0.009 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.014         0.000 spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] 
    Info:     0.656         0.000 CLK_GEN:inst7|CLK4_1 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201       -36.596 CLK_GEN:inst7|CLK4_1 
    Info:    -1.487       -10.409 CLK_GEN:inst7|CLK1M_1 
    Info:    -1.487        -8.922 CLK_GEN:inst7|CLK10K_1 
    Info:    -1.487        -8.922 CLK_GEN:inst7|CLK200_1 
    Info:    -1.487        -1.544 spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] 
    Info:    24.790         0.000 CLK 
    Info:   499.718         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita0  from: datab  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita1  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita2  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita3  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita4  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita5  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita6  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita7  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita8  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita9  from: cin  to: combout
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -11.285
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -11.285      -119.177 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -5.537       -33.738 CLK_GEN:inst7|CLK4_1 
    Info:    -2.293        -8.344 CLK_GEN:inst7|CLK1M_1 
    Info:    -1.720        -6.984 CLK_GEN:inst7|CLK200_1 
    Info:    -1.470        -6.588 CLK_GEN:inst7|CLK10K_1 
    Info:    -0.220        -0.220 spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] 
    Info:     0.030         0.000 CLK 
Info: Worst-case hold slack is -0.219
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.219        -0.219 CLK_GEN:inst7|CLK200_1 
    Info:    -0.162        -0.162 CLK_GEN:inst7|CLK10K_1 
    Info:    -0.153        -0.153 CLK_GEN:inst7|CLK1M_1 
    Info:    -0.142        -0.142 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -0.112        -0.112 CLK 
    Info:     0.017         0.000 spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] 
    Info:     0.599         0.000 CLK_GEN:inst7|CLK4_1 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201       -36.852 CLK_GEN:inst7|CLK4_1 
    Info:    -1.487       -10.409 CLK_GEN:inst7|CLK1M_1 
    Info:    -1.487        -8.922 CLK_GEN:inst7|CLK10K_1 
    Info:    -1.487        -8.922 CLK_GEN:inst7|CLK200_1 
    Info:    -1.487        -1.624 spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] 
    Info:    24.798         0.000 CLK 
    Info:   499.715         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita0  from: datab  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita10  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita1  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita2  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita3  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita4  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita5  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita6  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita7  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita8  from: cin  to: combout
    Info: Cell: inst2|inst|lpm_counter_component|auto_generated|counter_comb_bita9  from: cin  to: combout
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK200_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK10K_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK200_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK4_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK4_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK10K_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_GEN:inst7|CLK1M_1}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK_GEN:inst7|CLK1M_1}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.711
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.711       -49.247 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -1.786        -7.074 CLK_GEN:inst7|CLK4_1 
    Info:    -0.480        -0.815 CLK_GEN:inst7|CLK1M_1 
    Info:    -0.239        -0.484 CLK_GEN:inst7|CLK200_1 
    Info:    -0.150        -0.322 CLK_GEN:inst7|CLK10K_1 
    Info:     0.285         0.000 CLK 
    Info:     0.434         0.000 spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] 
Info: Worst-case hold slack is -0.289
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.289        -0.289 CLK_GEN:inst7|CLK10K_1 
    Info:    -0.271        -0.271 CLK_GEN:inst7|CLK200_1 
    Info:    -0.218        -0.218 CLK 
    Info:    -0.162        -0.162 CLK_GEN:inst7|CLK1M_1 
    Info:     0.016         0.000 spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] 
    Info:     0.036         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.233         0.000 CLK_GEN:inst7|CLK4_1 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.000       -20.000 CLK_GEN:inst7|CLK4_1 
    Info:    -1.000        -7.000 CLK_GEN:inst7|CLK1M_1 
    Info:    -1.000        -6.000 CLK_GEN:inst7|CLK10K_1 
    Info:    -1.000        -6.000 CLK_GEN:inst7|CLK200_1 
    Info:    -1.000        -1.000 spk0:inst2|CNT11B:inst|lpm_counter:lpm_counter_component|cntr_n7j:auto_generated|counter_reg_bit[0] 
    Info:    24.438         0.000 CLK 
    Info:   499.756         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 245 megabytes
    Info: Processing ended: Sat Jun 03 20:01:19 2017
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:13


