

================================================================
== Synthesis Summary Report of 'test_gemm'
================================================================
+ General Information: 
    * Date:           Fri Sep 20 17:16:53 2024
    * Version:        2023.2 (Build 4023990 on Oct 11 2023)
    * Project:        gemm.prj
    * Solution:       solution1 (Vivado IP Flow Target)
    * Product family: virtexuplusHBM
    * Target device:  xcu280-fsvh2892-2L-e
    

+ Performance & Resource Estimates: 
    
    PS: '+' for module; 'o' for loop; '*' for dataflow
    +-----------------------------------------------------------------------+--------+-------+---------+-----------+----------+---------+-------+----------+------+----------+-------------+------------+-----+
    |                                Modules                                |  Issue |       | Latency |  Latency  | Iteration|         |  Trip |          |      |          |             |            |     |
    |                                & Loops                                |  Type  | Slack | (cycles)|    (ns)   |  Latency | Interval| Count | Pipelined| BRAM |    DSP   |      FF     |     LUT    | URAM|
    +-----------------------------------------------------------------------+--------+-------+---------+-----------+----------+---------+-------+----------+------+----------+-------------+------------+-----+
    |+ test_gemm                                                            |  Timing|  -0.22|   176933|  5.892e+05|         -|   176934|      -|        no|     -|  324 (3%)|   81143 (3%)|  50651 (3%)|    -|
    | + test_gemm_Pipeline_VITIS_LOOP_51_1_VITIS_LOOP_52_2_VITIS_LOOP_53_3  |  Timing|  -0.22|   176033|  5.862e+05|         -|   176033|      -|        no|     -|  73 (~0%)|   39349 (1%)|  20782 (1%)|    -|
    |  o VITIS_LOOP_51_1_VITIS_LOOP_52_2_VITIS_LOOP_53_3                    |       -|   2.43|   176031|  5.862e+05|        34|        2|  88000|       yes|     -|         -|            -|           -|    -|
    | + test_gemm_Pipeline_VITIS_LOOP_432_4_VITIS_LOOP_433_5                |  Timing|  -0.04|      897|  2.987e+03|         -|      897|      -|        no|     -|   1 (~0%)|  18562 (~0%)|  7075 (~0%)|    -|
    |  o VITIS_LOOP_432_4_VITIS_LOOP_433_5                                  |       -|   2.43|      895|  2.980e+03|        18|        2|    440|       yes|     -|         -|            -|           -|    -|
    +-----------------------------------------------------------------------+--------+-------+---------+-----------+----------+---------+-------+----------+------+----------+-------------+------------+-----+


================================================================
== HW Interfaces
================================================================
* S_AXILITE Interfaces
+------------+------------+---------------+--------+----------+
| Interface  | Data Width | Address Width | Offset | Register |
+------------+------------+---------------+--------+----------+
| s_axi_ctrl | 32         | 5             | 16     | 0        |
+------------+------------+---------------+--------+----------+

* S_AXILITE Registers
+------------+----------+--------+-------+--------+----------------------------------+----------------------------------------------------------------------+
| Interface  | Register | Offset | Width | Access | Description                      | Bit Fields                                                           |
+------------+----------+--------+-------+--------+----------------------------------+----------------------------------------------------------------------+
| s_axi_ctrl | CTRL     | 0x00   | 32    | RW     | Control signals                  | 0=AP_START 1=AP_DONE 2=AP_IDLE 3=AP_READY 7=AUTO_RESTART 9=INTERRUPT |
| s_axi_ctrl | GIER     | 0x04   | 32    | RW     | Global Interrupt Enable Register | 0=Enable                                                             |
| s_axi_ctrl | IP_IER   | 0x08   | 32    | RW     | IP Interrupt Enable Register     | 0=CHAN0_INT_EN 1=CHAN1_INT_EN                                        |
| s_axi_ctrl | IP_ISR   | 0x0c   | 32    | RW     | IP Interrupt Status Register     | 0=CHAN0_INT_ST 1=CHAN1_INT_ST                                        |
| s_axi_ctrl | v3       | 0x10   | 32    | W      | Data signal of v3                |                                                                      |
| s_axi_ctrl | v4       | 0x18   | 32    | W      | Data signal of v4                |                                                                      |
+------------+----------+--------+-------+--------+----------------------------------+----------------------------------------------------------------------+

* BRAM
+--------------+------------+---------------+
| Interface    | Data Width | Address Width |
+--------------+------------+---------------+
| v0_0_0_PORTA | 32         | 32            |
| v0_0_1_PORTA | 32         | 32            |
| v0_0_2_PORTA | 32         | 32            |
| v0_1_0_PORTA | 32         | 32            |
| v0_1_1_PORTA | 32         | 32            |
| v0_1_2_PORTA | 32         | 32            |
| v0_2_0_PORTA | 32         | 32            |
| v0_2_1_PORTA | 32         | 32            |
| v0_2_2_PORTA | 32         | 32            |
| v0_3_0_PORTA | 32         | 32            |
| v0_3_1_PORTA | 32         | 32            |
| v0_3_2_PORTA | 32         | 32            |
| v1_0_0_PORTA | 32         | 32            |
| v1_0_1_PORTA | 32         | 32            |
| v1_0_2_PORTA | 32         | 32            |
| v1_0_3_PORTA | 32         | 32            |
| v1_0_4_PORTA | 32         | 32            |
| v1_0_5_PORTA | 32         | 32            |
| v1_0_6_PORTA | 32         | 32            |
| v1_0_7_PORTA | 32         | 32            |
| v1_0_8_PORTA | 32         | 32            |
| v1_0_9_PORTA | 32         | 32            |
| v1_1_0_PORTA | 32         | 32            |
| v1_1_1_PORTA | 32         | 32            |
| v1_1_2_PORTA | 32         | 32            |
| v1_1_3_PORTA | 32         | 32            |
| v1_1_4_PORTA | 32         | 32            |
| v1_1_5_PORTA | 32         | 32            |
| v1_1_6_PORTA | 32         | 32            |
| v1_1_7_PORTA | 32         | 32            |
| v1_1_8_PORTA | 32         | 32            |
| v1_1_9_PORTA | 32         | 32            |
| v1_2_0_PORTA | 32         | 32            |
| v1_2_1_PORTA | 32         | 32            |
| v1_2_2_PORTA | 32         | 32            |
| v1_2_3_PORTA | 32         | 32            |
| v1_2_4_PORTA | 32         | 32            |
| v1_2_5_PORTA | 32         | 32            |
| v1_2_6_PORTA | 32         | 32            |
| v1_2_7_PORTA | 32         | 32            |
| v1_2_8_PORTA | 32         | 32            |
| v1_2_9_PORTA | 32         | 32            |
| v2_0_0_PORTA | 32         | 32            |
| v2_0_1_PORTA | 32         | 32            |
| v2_0_2_PORTA | 32         | 32            |
| v2_0_3_PORTA | 32         | 32            |
| v2_0_4_PORTA | 32         | 32            |
| v2_0_5_PORTA | 32         | 32            |
| v2_0_6_PORTA | 32         | 32            |
| v2_0_7_PORTA | 32         | 32            |
| v2_0_8_PORTA | 32         | 32            |
| v2_0_9_PORTA | 32         | 32            |
| v2_1_0_PORTA | 32         | 32            |
| v2_1_1_PORTA | 32         | 32            |
| v2_1_2_PORTA | 32         | 32            |
| v2_1_3_PORTA | 32         | 32            |
| v2_1_4_PORTA | 32         | 32            |
| v2_1_5_PORTA | 32         | 32            |
| v2_1_6_PORTA | 32         | 32            |
| v2_1_7_PORTA | 32         | 32            |
| v2_1_8_PORTA | 32         | 32            |
| v2_1_9_PORTA | 32         | 32            |
| v2_2_0_PORTA | 32         | 32            |
| v2_2_1_PORTA | 32         | 32            |
| v2_2_2_PORTA | 32         | 32            |
| v2_2_3_PORTA | 32         | 32            |
| v2_2_4_PORTA | 32         | 32            |
| v2_2_5_PORTA | 32         | 32            |
| v2_2_6_PORTA | 32         | 32            |
| v2_2_7_PORTA | 32         | 32            |
| v2_2_8_PORTA | 32         | 32            |
| v2_2_9_PORTA | 32         | 32            |
| v2_3_0_PORTA | 32         | 32            |
| v2_3_1_PORTA | 32         | 32            |
| v2_3_2_PORTA | 32         | 32            |
| v2_3_3_PORTA | 32         | 32            |
| v2_3_4_PORTA | 32         | 32            |
| v2_3_5_PORTA | 32         | 32            |
| v2_3_6_PORTA | 32         | 32            |
| v2_3_7_PORTA | 32         | 32            |
| v2_3_8_PORTA | 32         | 32            |
| v2_3_9_PORTA | 32         | 32            |
| v2_4_0_PORTA | 32         | 32            |
| v2_4_1_PORTA | 32         | 32            |
| v2_4_2_PORTA | 32         | 32            |
| v2_4_3_PORTA | 32         | 32            |
| v2_4_4_PORTA | 32         | 32            |
| v2_4_5_PORTA | 32         | 32            |
| v2_4_6_PORTA | 32         | 32            |
| v2_4_7_PORTA | 32         | 32            |
| v2_4_8_PORTA | 32         | 32            |
| v2_4_9_PORTA | 32         | 32            |
| v2_5_0_PORTA | 32         | 32            |
| v2_5_0_PORTB | 32         | 32            |
| v2_5_1_PORTA | 32         | 32            |
| v2_5_1_PORTB | 32         | 32            |
| v2_5_2_PORTA | 32         | 32            |
| v2_5_2_PORTB | 32         | 32            |
| v2_5_3_PORTA | 32         | 32            |
| v2_5_3_PORTB | 32         | 32            |
| v2_5_4_PORTA | 32         | 32            |
| v2_5_4_PORTB | 32         | 32            |
| v2_5_5_PORTA | 32         | 32            |
| v2_5_5_PORTB | 32         | 32            |
| v2_5_6_PORTA | 32         | 32            |
| v2_5_6_PORTB | 32         | 32            |
| v2_5_7_PORTA | 32         | 32            |
| v2_5_7_PORTB | 32         | 32            |
| v2_5_8_PORTA | 32         | 32            |
| v2_5_8_PORTB | 32         | 32            |
| v2_5_9_PORTA | 32         | 32            |
| v2_5_9_PORTB | 32         | 32            |
| v2_6_0_PORTA | 32         | 32            |
| v2_6_0_PORTB | 32         | 32            |
| v2_6_1_PORTA | 32         | 32            |
| v2_6_1_PORTB | 32         | 32            |
| v2_6_2_PORTA | 32         | 32            |
| v2_6_2_PORTB | 32         | 32            |
| v2_6_3_PORTA | 32         | 32            |
| v2_6_3_PORTB | 32         | 32            |
| v2_6_4_PORTA | 32         | 32            |
| v2_6_4_PORTB | 32         | 32            |
| v2_6_5_PORTA | 32         | 32            |
| v2_6_5_PORTB | 32         | 32            |
| v2_6_6_PORTA | 32         | 32            |
| v2_6_6_PORTB | 32         | 32            |
| v2_6_7_PORTA | 32         | 32            |
| v2_6_7_PORTB | 32         | 32            |
| v2_6_8_PORTA | 32         | 32            |
| v2_6_8_PORTB | 32         | 32            |
| v2_6_9_PORTA | 32         | 32            |
| v2_6_9_PORTB | 32         | 32            |
| v2_7_0_PORTA | 32         | 32            |
| v2_7_0_PORTB | 32         | 32            |
| v2_7_1_PORTA | 32         | 32            |
| v2_7_1_PORTB | 32         | 32            |
| v2_7_2_PORTA | 32         | 32            |
| v2_7_2_PORTB | 32         | 32            |
| v2_7_3_PORTA | 32         | 32            |
| v2_7_3_PORTB | 32         | 32            |
| v2_7_4_PORTA | 32         | 32            |
| v2_7_4_PORTB | 32         | 32            |
| v2_7_5_PORTA | 32         | 32            |
| v2_7_5_PORTB | 32         | 32            |
| v2_7_6_PORTA | 32         | 32            |
| v2_7_6_PORTB | 32         | 32            |
| v2_7_7_PORTA | 32         | 32            |
| v2_7_7_PORTB | 32         | 32            |
| v2_7_8_PORTA | 32         | 32            |
| v2_7_8_PORTB | 32         | 32            |
| v2_7_9_PORTA | 32         | 32            |
| v2_7_9_PORTB | 32         | 32            |
| v2_8_0_PORTA | 32         | 32            |
| v2_8_0_PORTB | 32         | 32            |
| v2_8_1_PORTA | 32         | 32            |
| v2_8_1_PORTB | 32         | 32            |
| v2_8_2_PORTA | 32         | 32            |
| v2_8_2_PORTB | 32         | 32            |
| v2_8_3_PORTA | 32         | 32            |
| v2_8_3_PORTB | 32         | 32            |
| v2_8_4_PORTA | 32         | 32            |
| v2_8_4_PORTB | 32         | 32            |
| v2_8_5_PORTA | 32         | 32            |
| v2_8_5_PORTB | 32         | 32            |
| v2_8_6_PORTA | 32         | 32            |
| v2_8_6_PORTB | 32         | 32            |
| v2_8_7_PORTA | 32         | 32            |
| v2_8_7_PORTB | 32         | 32            |
| v2_8_8_PORTA | 32         | 32            |
| v2_8_8_PORTB | 32         | 32            |
| v2_8_9_PORTA | 32         | 32            |
| v2_8_9_PORTB | 32         | 32            |
| v2_9_0_PORTA | 32         | 32            |
| v2_9_0_PORTB | 32         | 32            |
| v2_9_1_PORTA | 32         | 32            |
| v2_9_1_PORTB | 32         | 32            |
| v2_9_2_PORTA | 32         | 32            |
| v2_9_2_PORTB | 32         | 32            |
| v2_9_3_PORTA | 32         | 32            |
| v2_9_3_PORTB | 32         | 32            |
| v2_9_4_PORTA | 32         | 32            |
| v2_9_4_PORTB | 32         | 32            |
| v2_9_5_PORTA | 32         | 32            |
| v2_9_5_PORTB | 32         | 32            |
| v2_9_6_PORTA | 32         | 32            |
| v2_9_6_PORTB | 32         | 32            |
| v2_9_7_PORTA | 32         | 32            |
| v2_9_7_PORTB | 32         | 32            |
| v2_9_8_PORTA | 32         | 32            |
| v2_9_8_PORTB | 32         | 32            |
| v2_9_9_PORTA | 32         | 32            |
| v2_9_9_PORTB | 32         | 32            |
| v5_0_0_PORTA | 32         | 32            |
| v5_0_0_PORTB | 32         | 32            |
| v5_0_1_PORTA | 32         | 32            |
| v5_0_1_PORTB | 32         | 32            |
| v5_0_2_PORTA | 32         | 32            |
| v5_0_2_PORTB | 32         | 32            |
| v5_0_3_PORTA | 32         | 32            |
| v5_0_3_PORTB | 32         | 32            |
| v5_0_4_PORTA | 32         | 32            |
| v5_0_4_PORTB | 32         | 32            |
| v5_0_5_PORTA | 32         | 32            |
| v5_0_5_PORTB | 32         | 32            |
| v5_0_6_PORTA | 32         | 32            |
| v5_0_6_PORTB | 32         | 32            |
| v5_0_7_PORTA | 32         | 32            |
| v5_0_7_PORTB | 32         | 32            |
| v5_0_8_PORTA | 32         | 32            |
| v5_0_8_PORTB | 32         | 32            |
| v5_0_9_PORTA | 32         | 32            |
| v5_0_9_PORTB | 32         | 32            |
| v5_1_0_PORTA | 32         | 32            |
| v5_1_0_PORTB | 32         | 32            |
| v5_1_1_PORTA | 32         | 32            |
| v5_1_1_PORTB | 32         | 32            |
| v5_1_2_PORTA | 32         | 32            |
| v5_1_2_PORTB | 32         | 32            |
| v5_1_3_PORTA | 32         | 32            |
| v5_1_3_PORTB | 32         | 32            |
| v5_1_4_PORTA | 32         | 32            |
| v5_1_4_PORTB | 32         | 32            |
| v5_1_5_PORTA | 32         | 32            |
| v5_1_5_PORTB | 32         | 32            |
| v5_1_6_PORTA | 32         | 32            |
| v5_1_6_PORTB | 32         | 32            |
| v5_1_7_PORTA | 32         | 32            |
| v5_1_7_PORTB | 32         | 32            |
| v5_1_8_PORTA | 32         | 32            |
| v5_1_8_PORTB | 32         | 32            |
| v5_1_9_PORTA | 32         | 32            |
| v5_1_9_PORTB | 32         | 32            |
| v5_2_0_PORTA | 32         | 32            |
| v5_2_0_PORTB | 32         | 32            |
| v5_2_1_PORTA | 32         | 32            |
| v5_2_1_PORTB | 32         | 32            |
| v5_2_2_PORTA | 32         | 32            |
| v5_2_2_PORTB | 32         | 32            |
| v5_2_3_PORTA | 32         | 32            |
| v5_2_3_PORTB | 32         | 32            |
| v5_2_4_PORTA | 32         | 32            |
| v5_2_4_PORTB | 32         | 32            |
| v5_2_5_PORTA | 32         | 32            |
| v5_2_5_PORTB | 32         | 32            |
| v5_2_6_PORTA | 32         | 32            |
| v5_2_6_PORTB | 32         | 32            |
| v5_2_7_PORTA | 32         | 32            |
| v5_2_7_PORTB | 32         | 32            |
| v5_2_8_PORTA | 32         | 32            |
| v5_2_8_PORTB | 32         | 32            |
| v5_2_9_PORTA | 32         | 32            |
| v5_2_9_PORTB | 32         | 32            |
| v5_3_0_PORTA | 32         | 32            |
| v5_3_0_PORTB | 32         | 32            |
| v5_3_1_PORTA | 32         | 32            |
| v5_3_1_PORTB | 32         | 32            |
| v5_3_2_PORTA | 32         | 32            |
| v5_3_2_PORTB | 32         | 32            |
| v5_3_3_PORTA | 32         | 32            |
| v5_3_3_PORTB | 32         | 32            |
| v5_3_4_PORTA | 32         | 32            |
| v5_3_4_PORTB | 32         | 32            |
| v5_3_5_PORTA | 32         | 32            |
| v5_3_5_PORTB | 32         | 32            |
| v5_3_6_PORTA | 32         | 32            |
| v5_3_6_PORTB | 32         | 32            |
| v5_3_7_PORTA | 32         | 32            |
| v5_3_7_PORTB | 32         | 32            |
| v5_3_8_PORTA | 32         | 32            |
| v5_3_8_PORTB | 32         | 32            |
| v5_3_9_PORTA | 32         | 32            |
| v5_3_9_PORTB | 32         | 32            |
| v5_4_0_PORTA | 32         | 32            |
| v5_4_0_PORTB | 32         | 32            |
| v5_4_1_PORTA | 32         | 32            |
| v5_4_1_PORTB | 32         | 32            |
| v5_4_2_PORTA | 32         | 32            |
| v5_4_2_PORTB | 32         | 32            |
| v5_4_3_PORTA | 32         | 32            |
| v5_4_3_PORTB | 32         | 32            |
| v5_4_4_PORTA | 32         | 32            |
| v5_4_4_PORTB | 32         | 32            |
| v5_4_5_PORTA | 32         | 32            |
| v5_4_5_PORTB | 32         | 32            |
| v5_4_6_PORTA | 32         | 32            |
| v5_4_6_PORTB | 32         | 32            |
| v5_4_7_PORTA | 32         | 32            |
| v5_4_7_PORTB | 32         | 32            |
| v5_4_8_PORTA | 32         | 32            |
| v5_4_8_PORTB | 32         | 32            |
| v5_4_9_PORTA | 32         | 32            |
| v5_4_9_PORTB | 32         | 32            |
| v5_5_0_PORTA | 32         | 32            |
| v5_5_0_PORTB | 32         | 32            |
| v5_5_1_PORTA | 32         | 32            |
| v5_5_1_PORTB | 32         | 32            |
| v5_5_2_PORTA | 32         | 32            |
| v5_5_2_PORTB | 32         | 32            |
| v5_5_3_PORTA | 32         | 32            |
| v5_5_3_PORTB | 32         | 32            |
| v5_5_4_PORTA | 32         | 32            |
| v5_5_4_PORTB | 32         | 32            |
| v5_5_5_PORTA | 32         | 32            |
| v5_5_5_PORTB | 32         | 32            |
| v5_5_6_PORTA | 32         | 32            |
| v5_5_6_PORTB | 32         | 32            |
| v5_5_7_PORTA | 32         | 32            |
| v5_5_7_PORTB | 32         | 32            |
| v5_5_8_PORTA | 32         | 32            |
| v5_5_8_PORTB | 32         | 32            |
| v5_5_9_PORTA | 32         | 32            |
| v5_5_9_PORTB | 32         | 32            |
| v5_6_0_PORTA | 32         | 32            |
| v5_6_0_PORTB | 32         | 32            |
| v5_6_1_PORTA | 32         | 32            |
| v5_6_1_PORTB | 32         | 32            |
| v5_6_2_PORTA | 32         | 32            |
| v5_6_2_PORTB | 32         | 32            |
| v5_6_3_PORTA | 32         | 32            |
| v5_6_3_PORTB | 32         | 32            |
| v5_6_4_PORTA | 32         | 32            |
| v5_6_4_PORTB | 32         | 32            |
| v5_6_5_PORTA | 32         | 32            |
| v5_6_5_PORTB | 32         | 32            |
| v5_6_6_PORTA | 32         | 32            |
| v5_6_6_PORTB | 32         | 32            |
| v5_6_7_PORTA | 32         | 32            |
| v5_6_7_PORTB | 32         | 32            |
| v5_6_8_PORTA | 32         | 32            |
| v5_6_8_PORTB | 32         | 32            |
| v5_6_9_PORTA | 32         | 32            |
| v5_6_9_PORTB | 32         | 32            |
| v5_7_0_PORTA | 32         | 32            |
| v5_7_0_PORTB | 32         | 32            |
| v5_7_1_PORTA | 32         | 32            |
| v5_7_1_PORTB | 32         | 32            |
| v5_7_2_PORTA | 32         | 32            |
| v5_7_2_PORTB | 32         | 32            |
| v5_7_3_PORTA | 32         | 32            |
| v5_7_3_PORTB | 32         | 32            |
| v5_7_4_PORTA | 32         | 32            |
| v5_7_4_PORTB | 32         | 32            |
| v5_7_5_PORTA | 32         | 32            |
| v5_7_5_PORTB | 32         | 32            |
| v5_7_6_PORTA | 32         | 32            |
| v5_7_6_PORTB | 32         | 32            |
| v5_7_7_PORTA | 32         | 32            |
| v5_7_7_PORTB | 32         | 32            |
| v5_7_8_PORTA | 32         | 32            |
| v5_7_8_PORTB | 32         | 32            |
| v5_7_9_PORTA | 32         | 32            |
| v5_7_9_PORTB | 32         | 32            |
| v5_8_0_PORTA | 32         | 32            |
| v5_8_0_PORTB | 32         | 32            |
| v5_8_1_PORTA | 32         | 32            |
| v5_8_1_PORTB | 32         | 32            |
| v5_8_2_PORTA | 32         | 32            |
| v5_8_2_PORTB | 32         | 32            |
| v5_8_3_PORTA | 32         | 32            |
| v5_8_3_PORTB | 32         | 32            |
| v5_8_4_PORTA | 32         | 32            |
| v5_8_4_PORTB | 32         | 32            |
| v5_8_5_PORTA | 32         | 32            |
| v5_8_5_PORTB | 32         | 32            |
| v5_8_6_PORTA | 32         | 32            |
| v5_8_6_PORTB | 32         | 32            |
| v5_8_7_PORTA | 32         | 32            |
| v5_8_7_PORTB | 32         | 32            |
| v5_8_8_PORTA | 32         | 32            |
| v5_8_8_PORTB | 32         | 32            |
| v5_8_9_PORTA | 32         | 32            |
| v5_8_9_PORTB | 32         | 32            |
| v5_9_0_PORTA | 32         | 32            |
| v5_9_0_PORTB | 32         | 32            |
| v5_9_1_PORTA | 32         | 32            |
| v5_9_1_PORTB | 32         | 32            |
| v5_9_2_PORTA | 32         | 32            |
| v5_9_2_PORTB | 32         | 32            |
| v5_9_3_PORTA | 32         | 32            |
| v5_9_3_PORTB | 32         | 32            |
| v5_9_4_PORTA | 32         | 32            |
| v5_9_4_PORTB | 32         | 32            |
| v5_9_5_PORTA | 32         | 32            |
| v5_9_5_PORTB | 32         | 32            |
| v5_9_6_PORTA | 32         | 32            |
| v5_9_6_PORTB | 32         | 32            |
| v5_9_7_PORTA | 32         | 32            |
| v5_9_7_PORTB | 32         | 32            |
| v5_9_8_PORTA | 32         | 32            |
| v5_9_8_PORTB | 32         | 32            |
| v5_9_9_PORTA | 32         | 32            |
| v5_9_9_PORTB | 32         | 32            |
+--------------+------------+---------------+

* TOP LEVEL CONTROL
+-----------+------------+-----------+
| Interface | Type       | Ports     |
+-----------+------------+-----------+
| ap_clk    | clock      | ap_clk    |
| ap_rst_n  | reset      | ap_rst_n  |
| interrupt | interrupt  | interrupt |
| ap_ctrl   | ap_ctrl_hs |           |
+-----------+------------+-----------+


================================================================
== SW I/O Information
================================================================
* Top Function Arguments
+----------+-----------+----------+
| Argument | Direction | Datatype |
+----------+-----------+----------+
| v0       | in        | float*   |
| v1       | in        | float*   |
| v2       | inout     | float*   |
| v3       | in        | float    |
| v4       | in        | float    |
| v5       | inout     | float*   |
+----------+-----------+----------+

* SW-to-HW Mapping
+----------+--------------+-----------+------------------------------+
| Argument | HW Interface | HW Type   | HW Info                      |
+----------+--------------+-----------+------------------------------+
| v0       | v0_0_0_PORTA | interface |                              |
| v0       | v0_0_1_PORTA | interface |                              |
| v0       | v0_0_2_PORTA | interface |                              |
| v0       | v0_1_0_PORTA | interface |                              |
| v0       | v0_1_1_PORTA | interface |                              |
| v0       | v0_1_2_PORTA | interface |                              |
| v0       | v0_2_0_PORTA | interface |                              |
| v0       | v0_2_1_PORTA | interface |                              |
| v0       | v0_2_2_PORTA | interface |                              |
| v0       | v0_3_0_PORTA | interface |                              |
| v0       | v0_3_1_PORTA | interface |                              |
| v0       | v0_3_2_PORTA | interface |                              |
| v1       | v1_0_0_PORTA | interface |                              |
| v1       | v1_0_1_PORTA | interface |                              |
| v1       | v1_0_2_PORTA | interface |                              |
| v1       | v1_0_3_PORTA | interface |                              |
| v1       | v1_0_4_PORTA | interface |                              |
| v1       | v1_0_5_PORTA | interface |                              |
| v1       | v1_0_6_PORTA | interface |                              |
| v1       | v1_0_7_PORTA | interface |                              |
| v1       | v1_0_8_PORTA | interface |                              |
| v1       | v1_0_9_PORTA | interface |                              |
| v1       | v1_1_0_PORTA | interface |                              |
| v1       | v1_1_1_PORTA | interface |                              |
| v1       | v1_1_2_PORTA | interface |                              |
| v1       | v1_1_3_PORTA | interface |                              |
| v1       | v1_1_4_PORTA | interface |                              |
| v1       | v1_1_5_PORTA | interface |                              |
| v1       | v1_1_6_PORTA | interface |                              |
| v1       | v1_1_7_PORTA | interface |                              |
| v1       | v1_1_8_PORTA | interface |                              |
| v1       | v1_1_9_PORTA | interface |                              |
| v1       | v1_2_0_PORTA | interface |                              |
| v1       | v1_2_1_PORTA | interface |                              |
| v1       | v1_2_2_PORTA | interface |                              |
| v1       | v1_2_3_PORTA | interface |                              |
| v1       | v1_2_4_PORTA | interface |                              |
| v1       | v1_2_5_PORTA | interface |                              |
| v1       | v1_2_6_PORTA | interface |                              |
| v1       | v1_2_7_PORTA | interface |                              |
| v1       | v1_2_8_PORTA | interface |                              |
| v1       | v1_2_9_PORTA | interface |                              |
| v2       | v2_0_0_PORTA | interface |                              |
| v2       | v2_0_1_PORTA | interface |                              |
| v2       | v2_0_2_PORTA | interface |                              |
| v2       | v2_0_3_PORTA | interface |                              |
| v2       | v2_0_4_PORTA | interface |                              |
| v2       | v2_0_5_PORTA | interface |                              |
| v2       | v2_0_6_PORTA | interface |                              |
| v2       | v2_0_7_PORTA | interface |                              |
| v2       | v2_0_8_PORTA | interface |                              |
| v2       | v2_0_9_PORTA | interface |                              |
| v2       | v2_1_0_PORTA | interface |                              |
| v2       | v2_1_1_PORTA | interface |                              |
| v2       | v2_1_2_PORTA | interface |                              |
| v2       | v2_1_3_PORTA | interface |                              |
| v2       | v2_1_4_PORTA | interface |                              |
| v2       | v2_1_5_PORTA | interface |                              |
| v2       | v2_1_6_PORTA | interface |                              |
| v2       | v2_1_7_PORTA | interface |                              |
| v2       | v2_1_8_PORTA | interface |                              |
| v2       | v2_1_9_PORTA | interface |                              |
| v2       | v2_2_0_PORTA | interface |                              |
| v2       | v2_2_1_PORTA | interface |                              |
| v2       | v2_2_2_PORTA | interface |                              |
| v2       | v2_2_3_PORTA | interface |                              |
| v2       | v2_2_4_PORTA | interface |                              |
| v2       | v2_2_5_PORTA | interface |                              |
| v2       | v2_2_6_PORTA | interface |                              |
| v2       | v2_2_7_PORTA | interface |                              |
| v2       | v2_2_8_PORTA | interface |                              |
| v2       | v2_2_9_PORTA | interface |                              |
| v2       | v2_3_0_PORTA | interface |                              |
| v2       | v2_3_1_PORTA | interface |                              |
| v2       | v2_3_2_PORTA | interface |                              |
| v2       | v2_3_3_PORTA | interface |                              |
| v2       | v2_3_4_PORTA | interface |                              |
| v2       | v2_3_5_PORTA | interface |                              |
| v2       | v2_3_6_PORTA | interface |                              |
| v2       | v2_3_7_PORTA | interface |                              |
| v2       | v2_3_8_PORTA | interface |                              |
| v2       | v2_3_9_PORTA | interface |                              |
| v2       | v2_4_0_PORTA | interface |                              |
| v2       | v2_4_1_PORTA | interface |                              |
| v2       | v2_4_2_PORTA | interface |                              |
| v2       | v2_4_3_PORTA | interface |                              |
| v2       | v2_4_4_PORTA | interface |                              |
| v2       | v2_4_5_PORTA | interface |                              |
| v2       | v2_4_6_PORTA | interface |                              |
| v2       | v2_4_7_PORTA | interface |                              |
| v2       | v2_4_8_PORTA | interface |                              |
| v2       | v2_4_9_PORTA | interface |                              |
| v2       | v2_5_0_PORTA | interface |                              |
| v2       | v2_5_0_PORTB | interface |                              |
| v2       | v2_5_1_PORTA | interface |                              |
| v2       | v2_5_1_PORTB | interface |                              |
| v2       | v2_5_2_PORTA | interface |                              |
| v2       | v2_5_2_PORTB | interface |                              |
| v2       | v2_5_3_PORTA | interface |                              |
| v2       | v2_5_3_PORTB | interface |                              |
| v2       | v2_5_4_PORTA | interface |                              |
| v2       | v2_5_4_PORTB | interface |                              |
| v2       | v2_5_5_PORTA | interface |                              |
| v2       | v2_5_5_PORTB | interface |                              |
| v2       | v2_5_6_PORTA | interface |                              |
| v2       | v2_5_6_PORTB | interface |                              |
| v2       | v2_5_7_PORTA | interface |                              |
| v2       | v2_5_7_PORTB | interface |                              |
| v2       | v2_5_8_PORTA | interface |                              |
| v2       | v2_5_8_PORTB | interface |                              |
| v2       | v2_5_9_PORTA | interface |                              |
| v2       | v2_5_9_PORTB | interface |                              |
| v2       | v2_6_0_PORTA | interface |                              |
| v2       | v2_6_0_PORTB | interface |                              |
| v2       | v2_6_1_PORTA | interface |                              |
| v2       | v2_6_1_PORTB | interface |                              |
| v2       | v2_6_2_PORTA | interface |                              |
| v2       | v2_6_2_PORTB | interface |                              |
| v2       | v2_6_3_PORTA | interface |                              |
| v2       | v2_6_3_PORTB | interface |                              |
| v2       | v2_6_4_PORTA | interface |                              |
| v2       | v2_6_4_PORTB | interface |                              |
| v2       | v2_6_5_PORTA | interface |                              |
| v2       | v2_6_5_PORTB | interface |                              |
| v2       | v2_6_6_PORTA | interface |                              |
| v2       | v2_6_6_PORTB | interface |                              |
| v2       | v2_6_7_PORTA | interface |                              |
| v2       | v2_6_7_PORTB | interface |                              |
| v2       | v2_6_8_PORTA | interface |                              |
| v2       | v2_6_8_PORTB | interface |                              |
| v2       | v2_6_9_PORTA | interface |                              |
| v2       | v2_6_9_PORTB | interface |                              |
| v2       | v2_7_0_PORTA | interface |                              |
| v2       | v2_7_0_PORTB | interface |                              |
| v2       | v2_7_1_PORTA | interface |                              |
| v2       | v2_7_1_PORTB | interface |                              |
| v2       | v2_7_2_PORTA | interface |                              |
| v2       | v2_7_2_PORTB | interface |                              |
| v2       | v2_7_3_PORTA | interface |                              |
| v2       | v2_7_3_PORTB | interface |                              |
| v2       | v2_7_4_PORTA | interface |                              |
| v2       | v2_7_4_PORTB | interface |                              |
| v2       | v2_7_5_PORTA | interface |                              |
| v2       | v2_7_5_PORTB | interface |                              |
| v2       | v2_7_6_PORTA | interface |                              |
| v2       | v2_7_6_PORTB | interface |                              |
| v2       | v2_7_7_PORTA | interface |                              |
| v2       | v2_7_7_PORTB | interface |                              |
| v2       | v2_7_8_PORTA | interface |                              |
| v2       | v2_7_8_PORTB | interface |                              |
| v2       | v2_7_9_PORTA | interface |                              |
| v2       | v2_7_9_PORTB | interface |                              |
| v2       | v2_8_0_PORTA | interface |                              |
| v2       | v2_8_0_PORTB | interface |                              |
| v2       | v2_8_1_PORTA | interface |                              |
| v2       | v2_8_1_PORTB | interface |                              |
| v2       | v2_8_2_PORTA | interface |                              |
| v2       | v2_8_2_PORTB | interface |                              |
| v2       | v2_8_3_PORTA | interface |                              |
| v2       | v2_8_3_PORTB | interface |                              |
| v2       | v2_8_4_PORTA | interface |                              |
| v2       | v2_8_4_PORTB | interface |                              |
| v2       | v2_8_5_PORTA | interface |                              |
| v2       | v2_8_5_PORTB | interface |                              |
| v2       | v2_8_6_PORTA | interface |                              |
| v2       | v2_8_6_PORTB | interface |                              |
| v2       | v2_8_7_PORTA | interface |                              |
| v2       | v2_8_7_PORTB | interface |                              |
| v2       | v2_8_8_PORTA | interface |                              |
| v2       | v2_8_8_PORTB | interface |                              |
| v2       | v2_8_9_PORTA | interface |                              |
| v2       | v2_8_9_PORTB | interface |                              |
| v2       | v2_9_0_PORTA | interface |                              |
| v2       | v2_9_0_PORTB | interface |                              |
| v2       | v2_9_1_PORTA | interface |                              |
| v2       | v2_9_1_PORTB | interface |                              |
| v2       | v2_9_2_PORTA | interface |                              |
| v2       | v2_9_2_PORTB | interface |                              |
| v2       | v2_9_3_PORTA | interface |                              |
| v2       | v2_9_3_PORTB | interface |                              |
| v2       | v2_9_4_PORTA | interface |                              |
| v2       | v2_9_4_PORTB | interface |                              |
| v2       | v2_9_5_PORTA | interface |                              |
| v2       | v2_9_5_PORTB | interface |                              |
| v2       | v2_9_6_PORTA | interface |                              |
| v2       | v2_9_6_PORTB | interface |                              |
| v2       | v2_9_7_PORTA | interface |                              |
| v2       | v2_9_7_PORTB | interface |                              |
| v2       | v2_9_8_PORTA | interface |                              |
| v2       | v2_9_8_PORTB | interface |                              |
| v2       | v2_9_9_PORTA | interface |                              |
| v2       | v2_9_9_PORTB | interface |                              |
| v3       | s_axi_ctrl   | register  | name=v3 offset=0x10 range=32 |
| v4       | s_axi_ctrl   | register  | name=v4 offset=0x18 range=32 |
| v5       | v5_0_0_PORTA | interface |                              |
| v5       | v5_0_0_PORTB | interface |                              |
| v5       | v5_0_1_PORTA | interface |                              |
| v5       | v5_0_1_PORTB | interface |                              |
| v5       | v5_0_2_PORTA | interface |                              |
| v5       | v5_0_2_PORTB | interface |                              |
| v5       | v5_0_3_PORTA | interface |                              |
| v5       | v5_0_3_PORTB | interface |                              |
| v5       | v5_0_4_PORTA | interface |                              |
| v5       | v5_0_4_PORTB | interface |                              |
| v5       | v5_0_5_PORTA | interface |                              |
| v5       | v5_0_5_PORTB | interface |                              |
| v5       | v5_0_6_PORTA | interface |                              |
| v5       | v5_0_6_PORTB | interface |                              |
| v5       | v5_0_7_PORTA | interface |                              |
| v5       | v5_0_7_PORTB | interface |                              |
| v5       | v5_0_8_PORTA | interface |                              |
| v5       | v5_0_8_PORTB | interface |                              |
| v5       | v5_0_9_PORTA | interface |                              |
| v5       | v5_0_9_PORTB | interface |                              |
| v5       | v5_1_0_PORTA | interface |                              |
| v5       | v5_1_0_PORTB | interface |                              |
| v5       | v5_1_1_PORTA | interface |                              |
| v5       | v5_1_1_PORTB | interface |                              |
| v5       | v5_1_2_PORTA | interface |                              |
| v5       | v5_1_2_PORTB | interface |                              |
| v5       | v5_1_3_PORTA | interface |                              |
| v5       | v5_1_3_PORTB | interface |                              |
| v5       | v5_1_4_PORTA | interface |                              |
| v5       | v5_1_4_PORTB | interface |                              |
| v5       | v5_1_5_PORTA | interface |                              |
| v5       | v5_1_5_PORTB | interface |                              |
| v5       | v5_1_6_PORTA | interface |                              |
| v5       | v5_1_6_PORTB | interface |                              |
| v5       | v5_1_7_PORTA | interface |                              |
| v5       | v5_1_7_PORTB | interface |                              |
| v5       | v5_1_8_PORTA | interface |                              |
| v5       | v5_1_8_PORTB | interface |                              |
| v5       | v5_1_9_PORTA | interface |                              |
| v5       | v5_1_9_PORTB | interface |                              |
| v5       | v5_2_0_PORTA | interface |                              |
| v5       | v5_2_0_PORTB | interface |                              |
| v5       | v5_2_1_PORTA | interface |                              |
| v5       | v5_2_1_PORTB | interface |                              |
| v5       | v5_2_2_PORTA | interface |                              |
| v5       | v5_2_2_PORTB | interface |                              |
| v5       | v5_2_3_PORTA | interface |                              |
| v5       | v5_2_3_PORTB | interface |                              |
| v5       | v5_2_4_PORTA | interface |                              |
| v5       | v5_2_4_PORTB | interface |                              |
| v5       | v5_2_5_PORTA | interface |                              |
| v5       | v5_2_5_PORTB | interface |                              |
| v5       | v5_2_6_PORTA | interface |                              |
| v5       | v5_2_6_PORTB | interface |                              |
| v5       | v5_2_7_PORTA | interface |                              |
| v5       | v5_2_7_PORTB | interface |                              |
| v5       | v5_2_8_PORTA | interface |                              |
| v5       | v5_2_8_PORTB | interface |                              |
| v5       | v5_2_9_PORTA | interface |                              |
| v5       | v5_2_9_PORTB | interface |                              |
| v5       | v5_3_0_PORTA | interface |                              |
| v5       | v5_3_0_PORTB | interface |                              |
| v5       | v5_3_1_PORTA | interface |                              |
| v5       | v5_3_1_PORTB | interface |                              |
| v5       | v5_3_2_PORTA | interface |                              |
| v5       | v5_3_2_PORTB | interface |                              |
| v5       | v5_3_3_PORTA | interface |                              |
| v5       | v5_3_3_PORTB | interface |                              |
| v5       | v5_3_4_PORTA | interface |                              |
| v5       | v5_3_4_PORTB | interface |                              |
| v5       | v5_3_5_PORTA | interface |                              |
| v5       | v5_3_5_PORTB | interface |                              |
| v5       | v5_3_6_PORTA | interface |                              |
| v5       | v5_3_6_PORTB | interface |                              |
| v5       | v5_3_7_PORTA | interface |                              |
| v5       | v5_3_7_PORTB | interface |                              |
| v5       | v5_3_8_PORTA | interface |                              |
| v5       | v5_3_8_PORTB | interface |                              |
| v5       | v5_3_9_PORTA | interface |                              |
| v5       | v5_3_9_PORTB | interface |                              |
| v5       | v5_4_0_PORTA | interface |                              |
| v5       | v5_4_0_PORTB | interface |                              |
| v5       | v5_4_1_PORTA | interface |                              |
| v5       | v5_4_1_PORTB | interface |                              |
| v5       | v5_4_2_PORTA | interface |                              |
| v5       | v5_4_2_PORTB | interface |                              |
| v5       | v5_4_3_PORTA | interface |                              |
| v5       | v5_4_3_PORTB | interface |                              |
| v5       | v5_4_4_PORTA | interface |                              |
| v5       | v5_4_4_PORTB | interface |                              |
| v5       | v5_4_5_PORTA | interface |                              |
| v5       | v5_4_5_PORTB | interface |                              |
| v5       | v5_4_6_PORTA | interface |                              |
| v5       | v5_4_6_PORTB | interface |                              |
| v5       | v5_4_7_PORTA | interface |                              |
| v5       | v5_4_7_PORTB | interface |                              |
| v5       | v5_4_8_PORTA | interface |                              |
| v5       | v5_4_8_PORTB | interface |                              |
| v5       | v5_4_9_PORTA | interface |                              |
| v5       | v5_4_9_PORTB | interface |                              |
| v5       | v5_5_0_PORTA | interface |                              |
| v5       | v5_5_0_PORTB | interface |                              |
| v5       | v5_5_1_PORTA | interface |                              |
| v5       | v5_5_1_PORTB | interface |                              |
| v5       | v5_5_2_PORTA | interface |                              |
| v5       | v5_5_2_PORTB | interface |                              |
| v5       | v5_5_3_PORTA | interface |                              |
| v5       | v5_5_3_PORTB | interface |                              |
| v5       | v5_5_4_PORTA | interface |                              |
| v5       | v5_5_4_PORTB | interface |                              |
| v5       | v5_5_5_PORTA | interface |                              |
| v5       | v5_5_5_PORTB | interface |                              |
| v5       | v5_5_6_PORTA | interface |                              |
| v5       | v5_5_6_PORTB | interface |                              |
| v5       | v5_5_7_PORTA | interface |                              |
| v5       | v5_5_7_PORTB | interface |                              |
| v5       | v5_5_8_PORTA | interface |                              |
| v5       | v5_5_8_PORTB | interface |                              |
| v5       | v5_5_9_PORTA | interface |                              |
| v5       | v5_5_9_PORTB | interface |                              |
| v5       | v5_6_0_PORTA | interface |                              |
| v5       | v5_6_0_PORTB | interface |                              |
| v5       | v5_6_1_PORTA | interface |                              |
| v5       | v5_6_1_PORTB | interface |                              |
| v5       | v5_6_2_PORTA | interface |                              |
| v5       | v5_6_2_PORTB | interface |                              |
| v5       | v5_6_3_PORTA | interface |                              |
| v5       | v5_6_3_PORTB | interface |                              |
| v5       | v5_6_4_PORTA | interface |                              |
| v5       | v5_6_4_PORTB | interface |                              |
| v5       | v5_6_5_PORTA | interface |                              |
| v5       | v5_6_5_PORTB | interface |                              |
| v5       | v5_6_6_PORTA | interface |                              |
| v5       | v5_6_6_PORTB | interface |                              |
| v5       | v5_6_7_PORTA | interface |                              |
| v5       | v5_6_7_PORTB | interface |                              |
| v5       | v5_6_8_PORTA | interface |                              |
| v5       | v5_6_8_PORTB | interface |                              |
| v5       | v5_6_9_PORTA | interface |                              |
| v5       | v5_6_9_PORTB | interface |                              |
| v5       | v5_7_0_PORTA | interface |                              |
| v5       | v5_7_0_PORTB | interface |                              |
| v5       | v5_7_1_PORTA | interface |                              |
| v5       | v5_7_1_PORTB | interface |                              |
| v5       | v5_7_2_PORTA | interface |                              |
| v5       | v5_7_2_PORTB | interface |                              |
| v5       | v5_7_3_PORTA | interface |                              |
| v5       | v5_7_3_PORTB | interface |                              |
| v5       | v5_7_4_PORTA | interface |                              |
| v5       | v5_7_4_PORTB | interface |                              |
| v5       | v5_7_5_PORTA | interface |                              |
| v5       | v5_7_5_PORTB | interface |                              |
| v5       | v5_7_6_PORTA | interface |                              |
| v5       | v5_7_6_PORTB | interface |                              |
| v5       | v5_7_7_PORTA | interface |                              |
| v5       | v5_7_7_PORTB | interface |                              |
| v5       | v5_7_8_PORTA | interface |                              |
| v5       | v5_7_8_PORTB | interface |                              |
| v5       | v5_7_9_PORTA | interface |                              |
| v5       | v5_7_9_PORTB | interface |                              |
| v5       | v5_8_0_PORTA | interface |                              |
| v5       | v5_8_0_PORTB | interface |                              |
| v5       | v5_8_1_PORTA | interface |                              |
| v5       | v5_8_1_PORTB | interface |                              |
| v5       | v5_8_2_PORTA | interface |                              |
| v5       | v5_8_2_PORTB | interface |                              |
| v5       | v5_8_3_PORTA | interface |                              |
| v5       | v5_8_3_PORTB | interface |                              |
| v5       | v5_8_4_PORTA | interface |                              |
| v5       | v5_8_4_PORTB | interface |                              |
| v5       | v5_8_5_PORTA | interface |                              |
| v5       | v5_8_5_PORTB | interface |                              |
| v5       | v5_8_6_PORTA | interface |                              |
| v5       | v5_8_6_PORTB | interface |                              |
| v5       | v5_8_7_PORTA | interface |                              |
| v5       | v5_8_7_PORTB | interface |                              |
| v5       | v5_8_8_PORTA | interface |                              |
| v5       | v5_8_8_PORTB | interface |                              |
| v5       | v5_8_9_PORTA | interface |                              |
| v5       | v5_8_9_PORTB | interface |                              |
| v5       | v5_9_0_PORTA | interface |                              |
| v5       | v5_9_0_PORTB | interface |                              |
| v5       | v5_9_1_PORTA | interface |                              |
| v5       | v5_9_1_PORTB | interface |                              |
| v5       | v5_9_2_PORTA | interface |                              |
| v5       | v5_9_2_PORTB | interface |                              |
| v5       | v5_9_3_PORTA | interface |                              |
| v5       | v5_9_3_PORTB | interface |                              |
| v5       | v5_9_4_PORTA | interface |                              |
| v5       | v5_9_4_PORTB | interface |                              |
| v5       | v5_9_5_PORTA | interface |                              |
| v5       | v5_9_5_PORTB | interface |                              |
| v5       | v5_9_6_PORTA | interface |                              |
| v5       | v5_9_6_PORTB | interface |                              |
| v5       | v5_9_7_PORTA | interface |                              |
| v5       | v5_9_7_PORTB | interface |                              |
| v5       | v5_9_8_PORTA | interface |                              |
| v5       | v5_9_8_PORTB | interface |                              |
| v5       | v5_9_9_PORTA | interface |                              |
| v5       | v5_9_9_PORTB | interface |                              |
+----------+--------------+-----------+------------------------------+


================================================================
== Bind Op Report
================================================================
+-----------------------------------------------------------------------+-----+--------+-------------+------+-----------+---------+
| Name                                                                  | DSP | Pragma | Variable    | Op   | Impl      | Latency |
+-----------------------------------------------------------------------+-----+--------+-------------+------+-----------+---------+
| + test_gemm                                                           | 324 |        |             |      |           |         |
|  + test_gemm_Pipeline_VITIS_LOOP_51_1_VITIS_LOOP_52_2_VITIS_LOOP_53_3 | 73  |        |             |      |           |         |
|    add_ln51_1_fu_4091_p2                                              |     |        | add_ln51_1  | add  | fabric    | 0       |
|    add_ln51_fu_4106_p2                                                |     |        | add_ln51    | add  | fabric    | 0       |
|    add_ln52_fu_4152_p2                                                |     |        | add_ln52    | add  | fabric    | 0       |
|    mac_muladd_7ns_5ns_5ns_11_4_1_U152                                 | 1   |        | mul_ln57    | mul  | dsp_slice | 3       |
|    mul_7ns_9ns_15_1_1_U127                                            |     |        | mul9        | mul  | auto      | 0       |
|    mac_muladd_5ns_5ns_5ns_9_4_1_U153                                  | 1   |        | mul_ln216   | mul  | dsp_slice | 3       |
|    mul_8ns_10ns_17_1_1_U129                                           |     |        | mul6        | mul  | auto      | 0       |
|    mac_muladd_5ns_5ns_5ns_9_4_1_U154                                  | 1   |        | mul_ln277   | mul  | dsp_slice | 3       |
|    mul_8ns_10ns_17_1_1_U130                                           |     |        | mul3        | mul  | auto      | 0       |
|    mac_muladd_5ns_5ns_5ns_9_4_1_U155                                  | 1   |        | mul_ln329   | mul  | dsp_slice | 3       |
|    mul_8ns_10ns_17_1_1_U131                                           |     |        | mul         | mul  | auto      | 0       |
|    mac_muladd_5ns_5ns_5ns_9_4_1_U156                                  | 1   |        | mul_ln381   | mul  | dsp_slice | 3       |
|    mac_muladd_7ns_5ns_5ns_11_4_1_U152                                 | 1   |        | add_ln57    | add  | dsp_slice | 3       |
|    mac_muladd_5ns_5ns_5ns_9_4_1_U153                                  | 1   |        | add_ln216   | add  | dsp_slice | 3       |
|    mac_muladd_5ns_5ns_5ns_9_4_1_U155                                  | 1   |        | add_ln329   | add  | dsp_slice | 3       |
|    mac_muladd_5ns_5ns_5ns_9_4_1_U154                                  | 1   |        | add_ln277   | add  | dsp_slice | 3       |
|    mac_muladd_5ns_5ns_5ns_9_4_1_U156                                  | 1   |        | add_ln381   | add  | dsp_slice | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U111                                 | 3   |        | v188_1      | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U112                                 | 3   |        | v193        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U113                                 | 3   |        | v198        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U114                                 | 3   |        | v203        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U115                                 | 3   |        | v208        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U116                                 | 3   |        | v213        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U117                                 | 3   |        | v219        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U118                                 | 3   |        | v223        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U119                                 | 3   |        | v227        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U120                                 | 3   |        | v231        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U121                                 | 3   |        | v235        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U122                                 | 3   |        | v239        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U123                                 | 3   |        | v243        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U124                                 | 3   |        | v247        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U125                                 | 3   |        | v251        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U126                                 | 3   |        | v255        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U111                                 | 3   |        | v277        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U112                                 | 3   |        | v281        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U113                                 | 3   |        | v285        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U114                                 | 3   |        | v289        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U115                                 | 3   |        | v293        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U116                                 | 3   |        | v297        | fmul | maxdsp    | 3       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U117                                 | 3   |        | v303        | fmul | maxdsp    | 3       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U51                                 | 2   |        | v304        | fadd | fulldsp   | 6       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U118                                 | 3   |        | v307        | fmul | maxdsp    | 3       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U52                                 | 2   |        | v308        | fadd | fulldsp   | 6       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U119                                 | 3   |        | v311        | fmul | maxdsp    | 3       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U53                                 | 2   |        | v312        | fadd | fulldsp   | 6       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U120                                 | 3   |        | v315        | fmul | maxdsp    | 3       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U54                                 | 2   |        | v316        | fadd | fulldsp   | 6       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U121                                 | 3   |        | v319        | fmul | maxdsp    | 3       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U55                                 | 2   |        | v320        | fadd | fulldsp   | 6       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U122                                 | 3   |        | v323        | fmul | maxdsp    | 3       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U56                                 | 2   |        | v324        | fadd | fulldsp   | 6       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U123                                 | 3   |        | v327        | fmul | maxdsp    | 3       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U57                                 | 2   |        | v328        | fadd | fulldsp   | 6       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U124                                 | 3   |        | v331        | fmul | maxdsp    | 3       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U58                                 | 2   |        | v332        | fadd | fulldsp   | 6       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U125                                 | 3   |        | v335        | fmul | maxdsp    | 3       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U59                                 | 2   |        | v336        | fadd | fulldsp   | 6       |
|    fmul_32ns_32ns_32_4_max_dsp_1_U126                                 | 3   |        | v339        | fmul | maxdsp    | 3       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U60                                 | 2   |        | v340        | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U51                                 | 2   |        | add70       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U52                                 | 2   |        | add71       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U53                                 | 2   |        | add72       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U54                                 | 2   |        | add73       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U55                                 | 2   |        | add74       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U56                                 | 2   |        | add75       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U57                                 | 2   |        | add76       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U58                                 | 2   |        | add77       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U59                                 | 2   |        | add78       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U60                                 | 2   |        | add79       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U51                                 | 2   |        | v306        | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U52                                 | 2   |        | v310        | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U53                                 | 2   |        | v314        | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U54                                 | 2   |        | v318        | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U55                                 | 2   |        | v322        | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U56                                 | 2   |        | v326        | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U57                                 | 2   |        | v330        | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U58                                 | 2   |        | v334        | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U59                                 | 2   |        | v338        | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U60                                 | 2   |        | v342        | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U51                                 | 2   |        | add50       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U52                                 | 2   |        | add51       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U53                                 | 2   |        | add52       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U54                                 | 2   |        | add53       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U55                                 | 2   |        | add54       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U56                                 | 2   |        | add55       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U57                                 | 2   |        | add56       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U58                                 | 2   |        | add57       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U59                                 | 2   |        | add58       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U60                                 | 2   |        | add59       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U51                                 | 2   |        | add30       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U52                                 | 2   |        | add31       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U53                                 | 2   |        | add32       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U54                                 | 2   |        | add33       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U55                                 | 2   |        | add34       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U56                                 | 2   |        | add35       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U57                                 | 2   |        | add36       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U58                                 | 2   |        | add37       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U59                                 | 2   |        | add38       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U60                                 | 2   |        | add39       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U51                                 | 2   |        | add10       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U52                                 | 2   |        | add11       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U53                                 | 2   |        | add12       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U54                                 | 2   |        | add13       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U55                                 | 2   |        | add14       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U56                                 | 2   |        | add15       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U57                                 | 2   |        | add16       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U58                                 | 2   |        | add17       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U59                                 | 2   |        | add18       | fadd | fulldsp   | 6       |
|    fadd_32ns_32ns_32_7_full_dsp_1_U60                                 | 2   |        | add19       | fadd | fulldsp   | 6       |
|    add_ln53_fu_4184_p2                                                |     |        | add_ln53    | add  | fabric    | 0       |
|    add_ln52_1_fu_4190_p2                                              |     |        | add_ln52_1  | add  | fabric    | 0       |
|  + test_gemm_Pipeline_VITIS_LOOP_432_4_VITIS_LOOP_433_5               | 1   |        |             |      |           |         |
|    add_ln432_1_fu_3886_p2                                             |     |        | add_ln432_1 | add  | fabric    | 0       |
|    add_ln432_fu_3898_p2                                               |     |        | add_ln432   | add  | fabric    | 0       |
|    mac_muladd_5ns_5ns_5ns_9_4_1_U266                                  | 1   |        | mul_ln433   | mul  | dsp_slice | 3       |
|    mac_muladd_5ns_5ns_5ns_9_4_1_U266                                  | 1   |        | add_ln435   | add  | dsp_slice | 3       |
|    add_ln433_fu_3930_p2                                               |     |        | add_ln433   | add  | fabric    | 0       |
+-----------------------------------------------------------------------+-----+--------+-------------+------+-----------+---------+


================================================================
== Storage Report
================================================================
+----------------+-----------+-----------+------+------+--------+----------+------+---------+------------------+
| Name           | Usage     | Type      | BRAM | URAM | Pragma | Variable | Impl | Latency | Bitwidth, Depth, |
|                |           |           |      |      |        |          |      |         | Banks            |
+----------------+-----------+-----------+------+------+--------+----------+------+---------+------------------+
| + test_gemm    |           |           | 0    | 0    |        |          |      |         |                  |
|   ctrl_s_axi_U | interface | s_axilite |      |      |        |          |      |         |                  |
+----------------+-----------+-----------+------+------+--------+----------+------+---------+------------------+


================================================================
== Pragma Report
================================================================
* Valid Pragma Syntax
+-----------------+------------------------------------+----------------------------------+
| Type            | Options                            | Location                         |
+-----------------+------------------------------------+----------------------------------+
| interface       | s_axilite port=return bundle=ctrl  | gemm.cpp:32 in test_gemm, return |
| interface       | bram port=v0                       | gemm.cpp:33 in test_gemm, v0     |
| array_partition | variable=v0 cyclic factor=4 dim=1  | gemm.cpp:34 in test_gemm, v0     |
| array_partition | variable=v0 cyclic factor=3 dim=2  | gemm.cpp:35 in test_gemm, v0     |
| interface       | bram port=v1                       | gemm.cpp:37 in test_gemm, v1     |
| array_partition | variable=v1 cyclic factor=3 dim=1  | gemm.cpp:38 in test_gemm, v1     |
| array_partition | variable=v1 cyclic factor=10 dim=2 | gemm.cpp:39 in test_gemm, v1     |
| interface       | bram port=v2                       | gemm.cpp:41 in test_gemm, v2     |
| array_partition | variable=v2 cyclic factor=10 dim=1 | gemm.cpp:42 in test_gemm, v2     |
| array_partition | variable=v2 cyclic factor=10 dim=2 | gemm.cpp:43 in test_gemm, v2     |
| interface       | s_axilite port=v3 bundle=ctrl      | gemm.cpp:45 in test_gemm, v3     |
| interface       | s_axilite port=v4 bundle=ctrl      | gemm.cpp:46 in test_gemm, v4     |
| interface       | bram port=v5                       | gemm.cpp:47 in test_gemm, v5     |
| array_partition | variable=v5 cyclic factor=10 dim=1 | gemm.cpp:48 in test_gemm, v5     |
| array_partition | variable=v5 cyclic factor=10 dim=2 | gemm.cpp:49 in test_gemm, v5     |
| pipeline        | II=2                               | gemm.cpp:54 in test_gemm         |
| pipeline        | II=2                               | gemm.cpp:434 in test_gemm        |
+-----------------+------------------------------------+----------------------------------+


