TimeQuest Timing Analyzer report for RegFile
Tue Nov 12 16:39:56 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'KEY[1]'
 13. Slow Model Setup: 'pipereg:IF_ID|out1[26]'
 14. Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 15. Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 16. Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 17. Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 18. Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 19. Slow Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'
 20. Slow Model Setup: 'SW[15]'
 21. Slow Model Hold: 'KEY[1]'
 22. Slow Model Hold: 'SW[15]'
 23. Slow Model Hold: 'CLOCK_50'
 24. Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 25. Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 26. Slow Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'
 27. Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 28. Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 29. Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 30. Slow Model Hold: 'pipereg:IF_ID|out1[26]'
 31. Slow Model Minimum Pulse Width: 'KEY[1]'
 32. Slow Model Minimum Pulse Width: 'CLOCK_50'
 33. Slow Model Minimum Pulse Width: 'SW[15]'
 34. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 35. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 36. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'
 37. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 38. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 39. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 40. Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Propagation Delay
 46. Minimum Propagation Delay
 47. Fast Model Setup Summary
 48. Fast Model Hold Summary
 49. Fast Model Recovery Summary
 50. Fast Model Removal Summary
 51. Fast Model Minimum Pulse Width Summary
 52. Fast Model Setup: 'CLOCK_50'
 53. Fast Model Setup: 'KEY[1]'
 54. Fast Model Setup: 'pipereg:IF_ID|out1[26]'
 55. Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 56. Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 57. Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 58. Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 59. Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 60. Fast Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'
 61. Fast Model Setup: 'SW[15]'
 62. Fast Model Hold: 'SW[15]'
 63. Fast Model Hold: 'KEY[1]'
 64. Fast Model Hold: 'CLOCK_50'
 65. Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 66. Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 67. Fast Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'
 68. Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 69. Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 70. Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 71. Fast Model Hold: 'pipereg:IF_ID|out1[26]'
 72. Fast Model Minimum Pulse Width: 'KEY[1]'
 73. Fast Model Minimum Pulse Width: 'CLOCK_50'
 74. Fast Model Minimum Pulse Width: 'SW[15]'
 75. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 76. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 77. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'
 78. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 79. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 80. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 81. Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'
 82. Setup Times
 83. Hold Times
 84. Clock to Output Times
 85. Minimum Clock to Output Times
 86. Propagation Delay
 87. Minimum Propagation Delay
 88. Multicorner Timing Analysis Summary
 89. Setup Times
 90. Hold Times
 91. Clock to Output Times
 92. Minimum Clock to Output Times
 93. Progagation Delay
 94. Minimum Progagation Delay
 95. Setup Transfers
 96. Hold Transfers
 97. Report TCCS
 98. Report RSKM
 99. Unconstrained Paths
100. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RegFile                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; clk_div:clockdiv|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Khz_reg }   ;
; clk_div:clockdiv|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Mhz_reg }   ;
; clk_div:clockdiv|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Hz_reg }   ;
; clk_div:clockdiv|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Khz_reg }  ;
; clk_div:clockdiv|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100hz_reg }  ;
; clk_div:clockdiv|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100Khz_reg } ;
; CLOCK_50                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                          ;
; KEY[1]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                            ;
; pipereg:IF_ID|out1[26]            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pipereg:IF_ID|out1[26] }            ;
; SW[15]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[15] }                            ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                          ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; INF MHz    ; 450.05 MHz      ; SW[15]                            ; limit due to minimum period restriction (max I/O toggle rate) ;
; 50.13 MHz  ; 50.13 MHz       ; KEY[1]                            ;                                                               ;
; 188.22 MHz ; 188.22 MHz      ; CLOCK_50                          ;                                                               ;
; 827.81 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 923.36 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch)         ;
; 932.84 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 934.58 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 939.85 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 941.62 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch)         ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+-----------------------------------+---------+---------------+
; Clock                             ; Slack   ; End Point TNS ;
+-----------------------------------+---------+---------------+
; CLOCK_50                          ; -11.887 ; -167.673      ;
; KEY[1]                            ; -9.474  ; -6705.779     ;
; pipereg:IF_ID|out1[26]            ; -4.331  ; -20.575       ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.208  ; -0.301        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.083  ; -0.166        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.072  ; -0.109        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.070  ; -0.207        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.064  ; -0.146        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.062  ; -0.131        ;
; SW[15]                            ; 0.631   ; 0.000         ;
+-----------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -1.272 ; -3.956        ;
; SW[15]                            ; -1.039 ; -4.866        ;
; CLOCK_50                          ; -0.013 ; -0.013        ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.391  ; 0.000         ;
; pipereg:IF_ID|out1[26]            ; 3.226  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -2.000 ; -3574.222     ;
; CLOCK_50                          ; -1.380 ; -76.380       ;
; SW[15]                            ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; pipereg:IF_ID|out1[26]            ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                               ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.887 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.781      ;
; -11.887 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.781      ;
; -11.887 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.781      ;
; -11.887 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.781      ;
; -11.887 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.781      ;
; -11.887 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.781      ;
; -11.887 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.781      ;
; -11.887 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.781      ;
; -11.887 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.781      ;
; -11.887 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.781      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.872 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.766      ;
; -11.868 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.762      ;
; -11.868 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.762      ;
; -11.868 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.762      ;
; -11.868 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.762      ;
; -11.868 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.762      ;
; -11.868 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.762      ;
; -11.868 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.762      ;
; -11.868 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.762      ;
; -11.868 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.762      ;
; -11.868 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.142     ; 9.762      ;
; -11.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.703      ;
; -11.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.703      ;
; -11.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.703      ;
; -11.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.703      ;
; -11.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.703      ;
; -11.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.703      ;
; -11.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.703      ;
; -11.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.703      ;
; -11.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.703      ;
; -11.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.703      ;
; -11.823 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.702      ;
; -11.823 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.702      ;
; -11.823 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.702      ;
; -11.823 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.702      ;
; -11.823 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.702      ;
; -11.823 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.702      ;
; -11.823 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.702      ;
; -11.823 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.702      ;
; -11.823 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.702      ;
; -11.823 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.157     ; 9.702      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.789 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 9.654      ;
; -11.787 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.154     ; 9.669      ;
; -11.787 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.154     ; 9.669      ;
; -11.787 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.154     ; 9.669      ;
; -11.787 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.154     ; 9.669      ;
; -11.787 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.154     ; 9.669      ;
; -11.787 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.154     ; 9.669      ;
; -11.787 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.154     ; 9.669      ;
; -11.787 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.154     ; 9.669      ;
; -11.787 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.154     ; 9.669      ;
; -11.787 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.154     ; 9.669      ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                         ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -9.474 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.988      ;
; -9.421 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.935      ;
; -9.419 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.960      ;
; -9.409 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.923      ;
; -9.366 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.907      ;
; -9.354 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.895      ;
; -9.320 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.861      ;
; -9.267 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.808      ;
; -9.255 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.796      ;
; -9.225 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.739      ;
; -9.196 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.721      ;
; -9.179 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.693      ;
; -9.172 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.686      ;
; -9.170 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 9.708      ;
; -9.164 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.678      ;
; -9.161 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.675      ;
; -9.148 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 9.667      ;
; -9.135 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.649      ;
; -9.124 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.638      ;
; -9.117 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 9.655      ;
; -9.111 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 9.630      ;
; -9.109 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.650      ;
; -9.106 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.647      ;
; -9.105 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 9.643      ;
; -9.080 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.621      ;
; -9.069 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.610      ;
; -9.061 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[23] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.602      ;
; -9.058 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 9.577      ;
; -9.042 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 9.576      ;
; -9.019 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.533      ;
; -9.010 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.551      ;
; -9.008 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 9.523      ;
; -9.007 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.548      ;
; -9.001 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.515      ;
; -9.001 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.515      ;
; -8.989 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 9.523      ;
; -8.987 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[15] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 9.517      ;
; -8.986 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 9.501      ;
; -8.985 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 9.500      ;
; -8.981 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.522      ;
; -8.977 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 9.511      ;
; -8.970 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.511      ;
; -8.964 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.505      ;
; -8.953 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 9.495      ;
; -8.946 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.487      ;
; -8.946 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.487      ;
; -8.934 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[15] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 9.464      ;
; -8.931 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 9.473      ;
; -8.930 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 9.472      ;
; -8.915 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.429      ;
; -8.912 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.426      ;
; -8.886 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.400      ;
; -8.875 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.389      ;
; -8.875 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.389      ;
; -8.865 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.406      ;
; -8.862 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.376      ;
; -8.860 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 9.398      ;
; -8.858 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.383      ;
; -8.857 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 9.395      ;
; -8.855 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.369      ;
; -8.854 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 9.396      ;
; -8.847 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.388      ;
; -8.847 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.388      ;
; -8.832 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 9.374      ;
; -8.831 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 9.369      ;
; -8.831 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 9.373      ;
; -8.824 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[11] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 9.354      ;
; -8.820 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.361      ;
; -8.820 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 9.358      ;
; -8.815 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.340      ;
; -8.810 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 9.329      ;
; -8.807 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.348      ;
; -8.804 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.329      ;
; -8.801 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 9.320      ;
; -8.800 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.341      ;
; -8.793 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 9.308      ;
; -8.789 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.303      ;
; -8.787 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.301      ;
; -8.771 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[11] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 9.301      ;
; -8.770 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.284      ;
; -8.762 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.287      ;
; -8.759 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 9.274      ;
; -8.756 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 9.275      ;
; -8.752 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.266      ;
; -8.742 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[22] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 9.281      ;
; -8.738 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 9.280      ;
; -8.737 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 9.252      ;
; -8.736 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 9.251      ;
; -8.735 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 9.261      ;
; -8.734 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.275      ;
; -8.732 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 9.266      ;
; -8.729 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 9.263      ;
; -8.726 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 9.241      ;
; -8.723 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[23] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.264      ;
; -8.721 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.262      ;
; -8.715 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 9.253      ;
; -8.708 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.249      ;
; -8.707 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 9.232      ;
; -8.704 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 9.243      ;
; -8.703 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 9.237      ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; -4.331 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.439     ; 2.267      ;
; -4.271 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.440     ; 2.206      ;
; -4.269 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.456     ; 2.371      ;
; -4.265 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.456     ; 2.367      ;
; -4.260 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.456     ; 2.362      ;
; -4.184 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.456     ; 2.286      ;
; -4.157 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.439     ; 2.093      ;
; -4.148 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.457     ; 2.249      ;
; -4.147 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.440     ; 2.082      ;
; -4.107 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.439     ; 2.043      ;
; -4.043 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.436     ; 2.118      ;
; -4.043 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.440     ; 2.118      ;
; -3.992 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.457     ; 2.093      ;
; -3.890 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.439     ; 1.826      ;
; -3.889 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.590     ; 1.974      ;
; -3.885 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.590     ; 1.970      ;
; -3.859 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.435     ; 1.935      ;
; -3.828 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.435     ; 1.904      ;
; -3.819 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.440     ; 1.894      ;
; -3.804 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.590     ; 1.889      ;
; -3.768 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.591     ; 1.852      ;
; -3.749 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.440     ; 1.824      ;
; -3.741 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.436     ; 1.816      ;
; -3.729 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.441     ; 1.803      ;
; -3.602 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.440     ; 1.677      ;
; -3.553 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.441     ; 1.627      ;
; -3.524 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.435     ; 1.600      ;
; -3.411 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.590     ; 1.496      ;
; -3.215 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.435     ; 1.291      ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.208 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.244      ;
; -0.047 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.083      ;
; -0.046 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.082      ;
; -0.044 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.080      ;
; 0.226  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.810      ;
; 0.231  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.245  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.791      ;
; 0.246  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.790      ;
; 0.379  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.083 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.119      ;
; -0.083 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.119      ;
; -0.027 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.063      ;
; 0.002  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.034      ;
; 0.227  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.228  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.228  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.072 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.108      ;
; -0.037 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.073      ;
; -0.027 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.063      ;
; 0.001  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.035      ;
; 0.235  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.801      ;
; 0.236  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.236  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.237  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.379  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.069 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.033 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.069      ;
; -0.032 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.068      ;
; 0.239  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.064 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.100      ;
; -0.048 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.084      ;
; -0.046 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.082      ;
; -0.034 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.070      ;
; 0.225  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.811      ;
; 0.228  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.228  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.228  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.379  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.062 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.098      ;
; -0.036 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.072      ;
; -0.035 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.071      ;
; -0.034 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.070      ;
; 0.066  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.238  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.240  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.631 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 6.216      ; 5.234      ;
; 0.659 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 6.218      ; 5.241      ;
; 0.721 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 6.217      ; 5.320      ;
; 0.749 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 6.252      ; 5.281      ;
; 0.819 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 6.254      ; 5.215      ;
; 1.131 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 6.216      ; 5.234      ;
; 1.159 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 6.218      ; 5.241      ;
; 1.221 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 6.217      ; 5.320      ;
; 1.249 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 6.252      ; 5.281      ;
; 1.319 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 6.254      ; 5.215      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                  ;
+--------+------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.272 ; control:control_module|ALUOp[3]    ; ex_control_pipe:ex_control_pipe|ALUOp_o[3]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.590      ; 0.084      ;
; -1.121 ; control:control_module|ALUOp[1]    ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.439      ; 0.084      ;
; -0.743 ; control:control_module|RegWrite    ; wb_control_pipe:wb_control_pipe_1|RegWrite_o ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.457      ; 0.480      ;
; -0.538 ; control:control_module|ALUOp[2]    ; ex_control_pipe:ex_control_pipe|ALUOp_o[2]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.441      ; 0.669      ;
; -0.282 ; control:control_module|ALUOp[0]    ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.436      ; 0.920      ;
; 0.520  ; pipereg:IF_ID|out1[13]             ; pipereg:ID_EX|rdout[2]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.786      ;
; 0.527  ; pipereg:EX_MEM|out2[0]             ; pipereg:MEM_WB|out2[0]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.793      ;
; 0.531  ; clockcounter:clock_counter|val[15] ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.797      ;
; 0.536  ; pipereg:EX_MEM|out2[2]             ; pipereg:MEM_WB|out2[2]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.802      ;
; 0.548  ; pipereg:EX_MEM|rdout[1]            ; pipereg:MEM_WB|rdout[1]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.814      ;
; 0.647  ; pipereg:IF_ID|out1[12]             ; pipereg:ID_EX|rdout[1]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.913      ;
; 0.653  ; pipereg:IF_ID|out1[11]             ; pipereg:ID_EX|rdout[0]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.919      ;
; 0.663  ; pipereg:EX_MEM|out2[18]            ; pipereg:MEM_WB|out2[18]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.929      ;
; 0.718  ; pipereg:EX_MEM|out2[23]            ; pipereg:MEM_WB|out2[23]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.001     ; 0.983      ;
; 0.721  ; pipereg:IF_ID|out1[7]              ; pipereg:ID_EX|shamt_out[1]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.001     ; 0.986      ;
; 0.734  ; pipereg:EX_MEM|out2[1]             ; pipereg:MEM_WB|out2[1]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.000      ;
; 0.781  ; pipereg:IF_ID|out1[25]             ; pipereg:ID_EX|out1[16]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.047      ;
; 0.782  ; pipereg:EX_MEM|out2[17]            ; pipereg:MEM_WB|out2[17]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.048      ;
; 0.784  ; pipereg:EX_MEM|out2[20]            ; pipereg:MEM_WB|out2[20]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.050      ;
; 0.785  ; pipereg:EX_MEM|out2[28]            ; pipereg:MEM_WB|out2[28]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.051      ;
; 0.795  ; clockcounter:clock_counter|val[0]  ; clockcounter:clock_counter|val[0]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.061      ;
; 0.801  ; pipereg:IF_ID|out1[15]             ; pipereg:ID_EX|rdout[4]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.067      ;
; 0.805  ; clockcounter:clock_counter|val[1]  ; clockcounter:clock_counter|val[1]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; clockcounter:clock_counter|val[2]  ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[4]  ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[7]  ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[9]  ; clockcounter:clock_counter|val[9]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[11] ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[13] ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[14] ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; pipereg:IF_ID|out1[20]             ; pipereg:ID_EX|out2[21]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.807  ; pipereg:IF_ID|out1[25]             ; pipereg:ID_EX|out1[7]                        ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.073      ;
; 0.809  ; pipereg:EX_MEM|out2[7]             ; pipereg:MEM_WB|out2[7]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; pipereg:EX_MEM|out2[24]            ; pipereg:MEM_WB|out2[24]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.076      ;
; 0.817  ; pipereg:EX_MEM|out2[15]            ; pipereg:MEM_WB|out2[15]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.083      ;
; 0.838  ; clockcounter:clock_counter|val[3]  ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clockcounter:clock_counter|val[8]  ; clockcounter:clock_counter|val[8]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clockcounter:clock_counter|val[10] ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clockcounter:clock_counter|val[12] ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; clockcounter:clock_counter|val[5]  ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; clockcounter:clock_counter|val[6]  ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; pipereg:IF_ID|out1[10]             ; pipereg:ID_EX|shamt_out[4]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 1.106      ;
; 0.850  ; pipereg:IF_ID|out1[8]              ; pipereg:ID_EX|shamt_out[2]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 1.117      ;
; 0.861  ; pipereg:EX_MEM|out2[21]            ; pipereg:MEM_WB|out2[21]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.127      ;
; 0.979  ; pipereg:EX_MEM|out2[14]            ; pipereg:MEM_WB|out2[14]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.245      ;
; 1.027  ; pipereg:EX_MEM|out2[10]            ; pipereg:MEM_WB|out2[10]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.011     ; 1.282      ;
; 1.028  ; adder:ALU|result[9]                ; pipereg:EX_MEM|out2[9]                       ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 0.794      ;
; 1.034  ; adder:ALU|result[15]               ; pipereg:EX_MEM|out2[15]                      ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 0.800      ;
; 1.105  ; pipereg:EX_MEM|out2[6]             ; pipereg:MEM_WB|out2[6]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.371      ;
; 1.139  ; pipereg:IF_ID|out1[20]             ; pipereg:ID_EX|out2[22]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.002     ; 1.403      ;
; 1.153  ; pipereg:IF_ID|out1[9]              ; pipereg:ID_EX|shamt_out[3]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.006      ; 1.425      ;
; 1.156  ; adder:ALU|result[22]               ; pipereg:EX_MEM|out2[22]                      ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 0.922      ;
; 1.157  ; pipereg:EX_MEM|out2[30]            ; pipereg:MEM_WB|out2[30]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.001     ; 1.422      ;
; 1.160  ; pipereg:IF_ID|out1[14]             ; pipereg:ID_EX|rdout[3]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.005      ; 1.431      ;
; 1.164  ; adder:ALU|result[21]               ; pipereg:EX_MEM|out2[21]                      ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 0.930      ;
; 1.177  ; pipereg:EX_MEM|out2[29]            ; pipereg:MEM_WB|out2[29]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.016     ; 1.427      ;
; 1.178  ; clockcounter:clock_counter|val[0]  ; clockcounter:clock_counter|val[1]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.444      ;
; 1.188  ; clockcounter:clock_counter|val[1]  ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; clockcounter:clock_counter|val[14] ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[13] ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[2]  ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[9]  ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[11] ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[4]  ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.211  ; pipereg:EX_MEM|out2[11]            ; pipereg:MEM_WB|out2[11]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 1.478      ;
; 1.224  ; clockcounter:clock_counter|val[3]  ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clockcounter:clock_counter|val[8]  ; clockcounter:clock_counter|val[9]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clockcounter:clock_counter|val[10] ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clockcounter:clock_counter|val[12] ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; clockcounter:clock_counter|val[6]  ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; clockcounter:clock_counter|val[5]  ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.233  ; pipereg:IF_ID|out1[20]             ; pipereg:ID_EX|out2[26]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.011     ; 1.488      ;
; 1.243  ; pipereg:EX_MEM|out2[19]            ; pipereg:MEM_WB|out2[19]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.008     ; 1.501      ;
; 1.249  ; clockcounter:clock_counter|val[0]  ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.515      ;
; 1.259  ; clockcounter:clock_counter|val[1]  ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.525      ;
; 1.260  ; clockcounter:clock_counter|val[13] ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[2]  ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[9]  ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[11] ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[4]  ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.281  ; clockcounter:clock_counter|val[7]  ; clockcounter:clock_counter|val[8]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.547      ;
; 1.283  ; pipereg:EX_MEM|out2[26]            ; pipereg:MEM_WB|out2[26]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.005     ; 1.544      ;
; 1.293  ; pipereg:EX_MEM|out2[4]             ; pipereg:MEM_WB|out2[4]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.006      ; 1.565      ;
; 1.295  ; clockcounter:clock_counter|val[12] ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clockcounter:clock_counter|val[8]  ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clockcounter:clock_counter|val[10] ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clockcounter:clock_counter|val[3]  ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.296  ; clockcounter:clock_counter|val[5]  ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.562      ;
; 1.300  ; pipereg:IF_ID|out1[25]             ; pipereg:ID_EX|out1[19]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 1.567      ;
; 1.301  ; pipereg:IF_ID|out1[25]             ; pipereg:ID_EX|out1[6]                        ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 1.568      ;
; 1.320  ; clockcounter:clock_counter|val[0]  ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.586      ;
; 1.322  ; pipereg:EX_MEM|out2[16]            ; pipereg:MEM_WB|out2[16]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.588      ;
; 1.330  ; clockcounter:clock_counter|val[1]  ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.596      ;
; 1.331  ; clockcounter:clock_counter|val[11] ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; clockcounter:clock_counter|val[9]  ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; clockcounter:clock_counter|val[2]  ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; clockcounter:clock_counter|val[4]  ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.597      ;
; 1.340  ; pipereg:IF_ID|out1[20]             ; pipereg:ID_EX|out2[4]                        ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.004     ; 1.602      ;
; 1.344  ; pipereg:IF_ID|out1[20]             ; pipereg:ID_EX|out2[2]                        ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.004     ; 1.606      ;
; 1.352  ; clockcounter:clock_counter|val[7]  ; clockcounter:clock_counter|val[9]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.618      ;
+--------+------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.039 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 6.254      ; 5.215      ;
; -0.982 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 6.216      ; 5.234      ;
; -0.977 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 6.218      ; 5.241      ;
; -0.971 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 6.252      ; 5.281      ;
; -0.897 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 6.217      ; 5.320      ;
; -0.539 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 6.254      ; 5.215      ;
; -0.482 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 6.216      ; 5.234      ;
; -0.477 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 6.218      ; 5.241      ;
; -0.471 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 6.252      ; 5.281      ;
; -0.397 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 6.217      ; 5.320      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                               ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.013 ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.528      ; 0.781      ;
; 0.036  ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.492      ; 0.794      ;
; 0.171  ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.525      ; 0.962      ;
; 0.206  ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.490      ; 0.962      ;
; 0.361  ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.163      ; 0.790      ;
; 0.391  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.414  ; clk_div:clockdiv|clock_1Hz_int                    ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.390      ; 1.070      ;
; 0.523  ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.526  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.529  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.532  ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.798      ;
; 0.541  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.807      ;
; 0.543  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.809      ;
; 0.653  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.656  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.922      ;
; 0.664  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.733  ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.999      ;
; 0.768  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.034      ;
; 0.776  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.042      ;
; 0.788  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.797  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.798  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.802  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.810  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.812  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.813  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.815  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.819  ; LCD_Display:LCD_module|state.DISPLAY_ON           ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.085      ;
; 0.821  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.834  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834  ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834  ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.841  ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.845  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.850  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.850  ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.854  ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.120      ;
; 0.855  ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.121      ;
; 0.859  ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.125      ;
; 0.860  ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.126      ;
; 0.861  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.127      ;
; 0.866  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.132      ;
; 0.869  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.135      ;
; 0.869  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.135      ;
; 0.869  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.135      ;
; 0.870  ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.136      ;
; 0.870  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.136      ;
; 0.871  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.137      ;
; 0.871  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.137      ;
; 0.871  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.137      ;
; 0.871  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.137      ;
; 0.871  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.137      ;
; 0.872  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.138      ;
; 0.872  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.138      ;
; 0.873  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.139      ;
; 0.873  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.139      ;
; 0.880  ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.146      ;
; 0.935  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.201      ;
; 0.937  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.203      ;
; 0.951  ; LCD_Display:LCD_module|state.RESET1               ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.029      ; 1.246      ;
; 0.982  ; LCD_Display:LCD_module|state.RESET2               ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.248      ;
; 1.011  ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_1Hz                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.172     ; 1.105      ;
; 1.016  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.282      ;
; 1.022  ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.288      ;
; 1.029  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.295      ;
; 1.060  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.326      ;
; 1.068  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.334      ;
; 1.073  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.339      ;
; 1.078  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.344      ;
; 1.083  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.349      ;
; 1.085  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.351      ;
; 1.085  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.351      ;
; 1.085  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.351      ;
; 1.110  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.376      ;
; 1.117  ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.383      ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.542 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.542 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.768 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.034      ;
; 0.797 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.063      ;
; 0.853 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.119      ;
; 0.853 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.119      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.524 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.791      ;
; 0.539 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.544 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.810      ;
; 0.814 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.083      ;
; 0.978 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.244      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.532 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.704 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.804 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.072      ;
; 0.832 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.098      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.542 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.542 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.542 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.545 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.811      ;
; 0.804 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.070      ;
; 0.816 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.082      ;
; 0.818 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.084      ;
; 0.834 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.100      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.533 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.769 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.035      ;
; 0.797 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.063      ;
; 0.807 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.073      ;
; 0.842 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.108      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.802 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.069      ;
; 0.838 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.106      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; 3.226 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.435     ; 1.291      ;
; 3.323 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.440     ; 1.383      ;
; 3.486 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.440     ; 1.546      ;
; 3.535 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.435     ; 1.600      ;
; 3.568 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.441     ; 1.627      ;
; 3.586 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.590     ; 1.496      ;
; 3.591 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.439     ; 1.652      ;
; 3.703 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.440     ; 1.763      ;
; 3.744 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.441     ; 1.803      ;
; 3.752 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.436     ; 1.816      ;
; 3.754 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.439     ; 1.815      ;
; 3.764 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.440     ; 1.824      ;
; 3.775 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.440     ; 1.835      ;
; 3.839 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.435     ; 1.904      ;
; 3.849 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.456     ; 1.893      ;
; 3.851 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.439     ; 1.912      ;
; 3.870 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.435     ; 1.935      ;
; 3.893 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.440     ; 1.953      ;
; 3.943 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.591     ; 1.852      ;
; 3.966 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.456     ; 2.010      ;
; 3.971 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.439     ; 2.032      ;
; 3.979 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.590     ; 1.889      ;
; 3.980 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.456     ; 2.024      ;
; 4.020 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.457     ; 2.063      ;
; 4.054 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.436     ; 2.118      ;
; 4.060 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.590     ; 1.970      ;
; 4.064 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.590     ; 1.974      ;
; 4.087 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.456     ; 2.131      ;
; 4.144 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.457     ; 2.187      ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datac           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[2]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[2]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[3]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[3]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[2]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[2]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[3]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[3]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|datac           ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 11.258 ; 11.258 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 10.974 ; 10.974 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 11.258 ; 11.258 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 10.745 ; 10.745 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 10.250 ; 10.250 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 5.925  ; 5.925  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 6.211  ; 6.211  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 10.510 ; 10.510 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 6.452  ; 6.452  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.452  ; 6.452  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -1.214 ; -1.214 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.214 ; -1.214 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -2.668 ; -2.668 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.934 ; -1.934 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -2.315 ; -2.315 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -2.199 ; -2.199 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -2.611 ; -2.611 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 6.662  ; 6.662  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.662  ; 6.662  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 3.809  ; 3.809  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -0.939 ; -0.939 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.899  ; 0.899  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 1.235  ; 1.235  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.153  ; 0.153  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; -0.379 ; -0.379 ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.662  ; 0.662  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; -0.257 ; -0.257 ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; -0.051 ; -0.051 ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.166 ; -1.166 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -1.215 ; -1.215 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.569 ; -1.569 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; -0.131 ; -0.131 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 3.809  ; 3.809  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -3.221 ; -3.221 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -4.249 ; -4.249 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -4.579 ; -4.579 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -5.629 ; -5.629 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -4.437 ; -4.437 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -3.928 ; -3.928 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -3.221 ; -3.221 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -7.292 ; -7.292 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -1.585 ; -1.585 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.585 ; -1.585 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.364  ; 3.364  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.842  ; 2.842  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.253  ; 3.253  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.334  ; 3.334  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 3.364  ; 3.364  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 3.340  ; 3.340  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.322  ; 3.322  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -1.052 ; -1.052 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.052 ; -1.052 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.245  ; 2.245  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 1.661  ; 1.661  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.179 ; -0.179 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.417 ; -0.417 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.698  ; 0.698  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 1.055  ; 1.055  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.156  ; 0.156  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 1.108  ; 1.108  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.727  ; 0.727  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 1.984  ; 1.984  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 2.066  ; 2.066  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 2.245  ; 2.245  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 1.039  ; 1.039  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -1.650 ; -1.650 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 9.145  ; 9.145  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.071  ; 8.071  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.520  ; 8.520  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 9.145  ; 9.145  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.742  ; 8.742  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.136  ; 8.136  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.606  ; 8.606  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.875  ; 8.875  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.324  ; 8.324  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.233  ; 8.233  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.576  ; 7.576  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 12.208 ; 12.208 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.208 ; 12.208 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.182 ; 12.182 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.181 ; 12.181 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.957 ; 11.957 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.948 ; 11.948 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.941 ; 11.941 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.936 ; 11.936 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 15.142 ; 15.142 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 14.509 ; 14.509 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 14.185 ; 14.185 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 15.142 ; 15.142 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 14.297 ; 14.297 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 14.048 ; 14.048 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 14.040 ; 14.040 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 13.550 ; 13.550 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 12.946 ; 12.946 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 12.946 ; 12.946 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 12.854 ; 12.854 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 12.589 ; 12.589 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 12.914 ; 12.914 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 12.646 ; 12.646 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 12.603 ; 12.603 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 12.643 ; 12.643 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 13.191 ; 13.191 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 13.191 ; 13.191 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 12.934 ; 12.934 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 12.974 ; 12.974 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 12.931 ; 12.931 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 12.976 ; 12.976 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 13.183 ; 13.183 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 13.183 ; 13.183 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 12.756 ; 12.756 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 11.563 ; 11.563 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 12.263 ; 12.263 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 12.263 ; 12.263 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 11.449 ; 11.449 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 11.469 ; 11.469 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.756 ; 12.756 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 14.193 ; 14.193 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 14.193 ; 14.193 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 13.147 ; 13.147 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 13.328 ; 13.328 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 13.685 ; 13.685 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 13.842 ; 13.842 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 12.927 ; 12.927 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 13.920 ; 13.920 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 12.717 ; 12.717 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 11.647 ; 11.647 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 11.436 ; 11.436 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 12.717 ; 12.717 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 12.183 ; 12.183 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 12.365 ; 12.365 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 12.322 ; 12.322 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 12.156 ; 12.156 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 11.015 ; 11.015 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 11.000 ; 11.000 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 10.970 ; 10.970 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 10.970 ; 10.970 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 11.015 ; 11.015 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.423  ; 7.423  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.423  ; 7.423  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.423  ; 7.423  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.423  ; 7.423  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.071  ; 8.071  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.071  ; 8.071  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.520  ; 8.520  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 9.145  ; 9.145  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.742  ; 8.742  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.136  ; 8.136  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.606  ; 8.606  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.875  ; 8.875  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.324  ; 8.324  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.233  ; 8.233  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.576  ; 7.576  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 11.015 ; 11.015 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 11.290 ; 11.290 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 11.261 ; 11.261 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 11.262 ; 11.262 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.038 ; 11.038 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.024 ; 11.024 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.015 ; 11.015 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.016 ; 11.016 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 11.890 ; 11.890 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 12.849 ; 12.849 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 12.524 ; 12.524 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 13.461 ; 13.461 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 12.622 ; 12.622 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 12.385 ; 12.385 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 12.370 ; 12.370 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 11.890 ; 11.890 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 11.496 ; 11.496 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 11.834 ; 11.834 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 11.741 ; 11.741 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 11.509 ; 11.509 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 11.811 ; 11.811 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 11.526 ; 11.526 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 11.496 ; 11.496 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 11.527 ; 11.527 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 11.654 ; 11.654 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 11.917 ; 11.917 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 11.660 ; 11.660 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 11.696 ; 11.696 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 11.654 ; 11.654 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 11.691 ; 11.691 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 11.898 ; 11.898 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 11.906 ; 11.906 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 11.191 ; 11.191 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 11.305 ; 11.305 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 12.018 ; 12.018 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 12.018 ; 12.018 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 11.191 ; 11.191 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 11.211 ; 11.211 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.536 ; 12.536 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 11.144 ; 11.144 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.403 ; 12.403 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 11.352 ; 11.352 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 11.561 ; 11.561 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.866 ; 11.866 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 12.029 ; 12.029 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 11.144 ; 11.144 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 12.102 ; 12.102 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 11.085 ; 11.085 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 11.300 ; 11.300 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 11.085 ; 11.085 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 12.394 ; 12.394 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 11.824 ; 11.824 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 12.019 ; 12.019 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 12.007 ; 12.007 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 11.797 ; 11.797 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 10.970 ; 10.970 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 11.000 ; 11.000 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 10.970 ; 10.970 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 10.970 ; 10.970 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 11.015 ; 11.015 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.423  ; 7.423  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.423  ; 7.423  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.423  ; 7.423  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.423  ; 7.423  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 9.755 ; 9.755 ;       ;
; SW[0]      ; LEDR[0]     ; 6.254 ;       ;       ; 6.254 ;
; SW[1]      ; LEDR[1]     ; 5.678 ;       ;       ; 5.678 ;
; SW[2]      ; LEDR[2]     ; 5.758 ;       ;       ; 5.758 ;
; SW[3]      ; LEDR[3]     ; 5.464 ;       ;       ; 5.464 ;
; SW[4]      ; LEDR[4]     ; 5.730 ;       ;       ; 5.730 ;
; SW[5]      ; LEDR[5]     ; 5.729 ;       ;       ; 5.729 ;
; SW[6]      ; LEDR[6]     ; 6.254 ;       ;       ; 6.254 ;
; SW[7]      ; LEDR[7]     ; 6.327 ;       ;       ; 6.327 ;
; SW[8]      ; LEDR[8]     ; 5.861 ;       ;       ; 5.861 ;
; SW[9]      ; LEDR[9]     ; 6.344 ;       ;       ; 6.344 ;
; SW[10]     ; LEDR[10]    ; 5.686 ;       ;       ; 5.686 ;
; SW[11]     ; LEDR[11]    ; 5.656 ;       ;       ; 5.656 ;
; SW[12]     ; LEDR[12]    ; 5.696 ;       ;       ; 5.696 ;
; SW[13]     ; LEDR[13]    ; 9.606 ;       ;       ; 9.606 ;
; SW[14]     ; LEDR[14]    ; 9.647 ;       ;       ; 9.647 ;
; SW[16]     ; LEDR[16]    ; 9.795 ;       ;       ; 9.795 ;
; SW[17]     ; LEDR[17]    ; 9.610 ;       ;       ; 9.610 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 9.755 ; 9.755 ;       ;
; SW[0]      ; LEDR[0]     ; 6.254 ;       ;       ; 6.254 ;
; SW[1]      ; LEDR[1]     ; 5.678 ;       ;       ; 5.678 ;
; SW[2]      ; LEDR[2]     ; 5.758 ;       ;       ; 5.758 ;
; SW[3]      ; LEDR[3]     ; 5.464 ;       ;       ; 5.464 ;
; SW[4]      ; LEDR[4]     ; 5.730 ;       ;       ; 5.730 ;
; SW[5]      ; LEDR[5]     ; 5.729 ;       ;       ; 5.729 ;
; SW[6]      ; LEDR[6]     ; 6.254 ;       ;       ; 6.254 ;
; SW[7]      ; LEDR[7]     ; 6.327 ;       ;       ; 6.327 ;
; SW[8]      ; LEDR[8]     ; 5.861 ;       ;       ; 5.861 ;
; SW[9]      ; LEDR[9]     ; 6.344 ;       ;       ; 6.344 ;
; SW[10]     ; LEDR[10]    ; 5.686 ;       ;       ; 5.686 ;
; SW[11]     ; LEDR[11]    ; 5.656 ;       ;       ; 5.656 ;
; SW[12]     ; LEDR[12]    ; 5.696 ;       ;       ; 5.696 ;
; SW[13]     ; LEDR[13]    ; 9.606 ;       ;       ; 9.606 ;
; SW[14]     ; LEDR[14]    ; 9.647 ;       ;       ; 9.647 ;
; SW[16]     ; LEDR[16]    ; 9.795 ;       ;       ; 9.795 ;
; SW[17]     ; LEDR[17]    ; 9.610 ;       ;       ; 9.610 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -5.514 ; -52.404       ;
; KEY[1]                            ; -4.048 ; -2890.457     ;
; pipereg:IF_ID|out1[26]            ; -1.965 ; -9.282        ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.439  ; 0.000         ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.496  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.504  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.505  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.508  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.512  ; 0.000         ;
; SW[15]                            ; 0.828  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; SW[15]                            ; -0.794 ; -3.651        ;
; KEY[1]                            ; -0.627 ; -2.121        ;
; CLOCK_50                          ; -0.079 ; -0.124        ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
; pipereg:IF_ID|out1[26]            ; 2.052  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -2.000 ; -3574.222     ;
; CLOCK_50                          ; -1.380 ; -76.380       ;
; SW[15]                            ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; pipereg:IF_ID|out1[26]            ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.514 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.936      ;
; -5.514 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.936      ;
; -5.514 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.936      ;
; -5.514 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.936      ;
; -5.514 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.936      ;
; -5.514 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.936      ;
; -5.514 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.936      ;
; -5.514 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.936      ;
; -5.514 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.936      ;
; -5.514 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.936      ;
; -5.512 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.934      ;
; -5.512 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.934      ;
; -5.512 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.934      ;
; -5.512 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.934      ;
; -5.512 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.934      ;
; -5.512 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.934      ;
; -5.512 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.934      ;
; -5.512 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.934      ;
; -5.512 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.934      ;
; -5.512 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 4.934      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.499 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.943      ;
; -5.498 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.942      ;
; -5.498 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.942      ;
; -5.498 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.942      ;
; -5.498 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.942      ;
; -5.498 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.942      ;
; -5.498 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.942      ;
; -5.498 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.942      ;
; -5.498 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.942      ;
; -5.498 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.942      ;
; -5.498 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.942      ;
; -5.496 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.940      ;
; -5.496 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.940      ;
; -5.496 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.940      ;
; -5.496 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.940      ;
; -5.496 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.940      ;
; -5.496 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.940      ;
; -5.496 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.940      ;
; -5.496 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.940      ;
; -5.496 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.940      ;
; -5.496 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.940      ;
; -5.494 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.938      ;
; -5.494 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.938      ;
; -5.494 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.938      ;
; -5.494 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.938      ;
; -5.494 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.938      ;
; -5.494 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.938      ;
; -5.494 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.938      ;
; -5.494 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.938      ;
; -5.494 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.938      ;
; -5.494 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 4.938      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.478 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.914      ;
; -5.477 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.913      ;
; -5.477 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.913      ;
; -5.477 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.913      ;
; -5.477 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.913      ;
; -5.477 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.913      ;
; -5.477 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.913      ;
; -5.477 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.913      ;
; -5.477 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.913      ;
; -5.477 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.913      ;
; -5.477 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 4.913      ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                         ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -4.048 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.557      ;
; -4.041 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.550      ;
; -3.999 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.508      ;
; -3.983 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.519      ;
; -3.976 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.512      ;
; -3.943 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.479      ;
; -3.937 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.446      ;
; -3.936 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.472      ;
; -3.934 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.470      ;
; -3.933 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.442      ;
; -3.926 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.435      ;
; -3.924 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.433      ;
; -3.919 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.428      ;
; -3.918 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.427      ;
; -3.910 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 4.432      ;
; -3.901 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 4.414      ;
; -3.894 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.430      ;
; -3.889 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.398      ;
; -3.883 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.392      ;
; -3.883 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.392      ;
; -3.872 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.408      ;
; -3.865 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.399      ;
; -3.859 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.395      ;
; -3.858 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.392      ;
; -3.854 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.390      ;
; -3.853 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.389      ;
; -3.848 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 4.358      ;
; -3.845 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.354      ;
; -3.843 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 4.353      ;
; -3.839 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 4.349      ;
; -3.832 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.368      ;
; -3.822 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.331      ;
; -3.821 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[23] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.356      ;
; -3.819 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.355      ;
; -3.818 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.354      ;
; -3.818 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.354      ;
; -3.816 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.350      ;
; -3.814 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.350      ;
; -3.813 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.349      ;
; -3.809 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.318      ;
; -3.806 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.315      ;
; -3.804 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.334      ;
; -3.804 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.313      ;
; -3.803 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.312      ;
; -3.797 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.327      ;
; -3.784 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 4.294      ;
; -3.783 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.320      ;
; -3.780 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.316      ;
; -3.778 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.314      ;
; -3.778 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.315      ;
; -3.778 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.314      ;
; -3.774 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.311      ;
; -3.768 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.277      ;
; -3.768 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.277      ;
; -3.767 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.276      ;
; -3.761 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 4.271      ;
; -3.758 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 4.271      ;
; -3.758 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.288      ;
; -3.754 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.288      ;
; -3.753 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.262      ;
; -3.751 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 4.264      ;
; -3.745 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 4.267      ;
; -3.743 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.280      ;
; -3.742 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 4.264      ;
; -3.741 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.277      ;
; -3.741 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.275      ;
; -3.740 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 4.262      ;
; -3.740 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.276      ;
; -3.738 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.275      ;
; -3.738 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 4.260      ;
; -3.736 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.270      ;
; -3.735 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.269      ;
; -3.734 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.271      ;
; -3.733 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 4.243      ;
; -3.733 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 4.246      ;
; -3.731 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 4.244      ;
; -3.730 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.239      ;
; -3.728 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 4.238      ;
; -3.724 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 4.234      ;
; -3.724 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 4.234      ;
; -3.719 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.256      ;
; -3.711 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[15] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 4.238      ;
; -3.704 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[15] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 4.231      ;
; -3.702 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.238      ;
; -3.701 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.237      ;
; -3.700 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.234      ;
; -3.700 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.234      ;
; -3.696 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.233      ;
; -3.694 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 4.217      ;
; -3.693 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.223      ;
; -3.691 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 4.200      ;
; -3.688 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.224      ;
; -3.686 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 4.196      ;
; -3.685 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 4.199      ;
; -3.680 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.210      ;
; -3.680 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.210      ;
; -3.679 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.216      ;
; -3.675 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.205      ;
; -3.674 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.204      ;
; -3.673 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 4.195      ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; -1.965 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.952     ; 1.043      ;
; -1.929 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.964     ; 1.076      ;
; -1.915 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.964     ; 1.062      ;
; -1.914 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.964     ; 1.061      ;
; -1.905 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.953     ; 0.982      ;
; -1.901 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.964     ; 1.048      ;
; -1.883 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.952     ; 0.961      ;
; -1.872 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.952     ; 0.950      ;
; -1.867 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.965     ; 1.013      ;
; -1.856 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.953     ; 0.933      ;
; -1.822 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.953     ; 0.958      ;
; -1.820 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.953     ; 0.964      ;
; -1.793 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.965     ; 0.939      ;
; -1.760 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.952     ; 0.838      ;
; -1.746 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.017     ; 0.886      ;
; -1.745 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.017     ; 0.885      ;
; -1.738 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.952     ; 0.875      ;
; -1.732 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.952     ; 0.869      ;
; -1.732 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.017     ; 0.872      ;
; -1.727 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.953     ; 0.871      ;
; -1.698 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.018     ; 0.837      ;
; -1.697 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.953     ; 0.833      ;
; -1.697 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.953     ; 0.841      ;
; -1.682 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.954     ; 0.825      ;
; -1.615 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.953     ; 0.759      ;
; -1.602 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.954     ; 0.745      ;
; -1.593 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.952     ; 0.730      ;
; -1.566 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.017     ; 0.706      ;
; -1.463 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.952     ; 0.600      ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.439 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.593      ;
; 0.507 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.511 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.628 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.630 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.637 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.395      ;
; 0.638 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.394      ;
; 0.665 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                        ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.496 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.536      ;
; 0.496 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.536      ;
; 0.520 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.522 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.510      ;
; 0.626 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.626 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.627 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.628 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.504 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.528      ;
; 0.513 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.519      ;
; 0.519 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.522 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.510      ;
; 0.631 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.631 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.633 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.633 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.665 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                        ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.505 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.527      ;
; 0.506 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.507 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.519 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.519 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.634 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.636 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.510 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.625 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.628 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.629 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.629 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.512 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.512 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.515 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.517 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.561 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.471      ;
; 0.634 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.828 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 3.307      ; 2.682      ;
; 0.870 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 3.310      ; 2.640      ;
; 0.940 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 3.288      ; 2.498      ;
; 0.955 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 3.290      ; 2.496      ;
; 1.001 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 3.289      ; 2.517      ;
; 1.328 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 3.307      ; 2.682      ;
; 1.370 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 3.310      ; 2.640      ;
; 1.440 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 3.288      ; 2.498      ;
; 1.455 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 3.290      ; 2.496      ;
; 1.501 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 3.289      ; 2.517      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.794 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 3.290      ; 2.496      ;
; -0.790 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 3.288      ; 2.498      ;
; -0.772 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 3.289      ; 2.517      ;
; -0.670 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 3.310      ; 2.640      ;
; -0.625 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 3.307      ; 2.682      ;
; -0.294 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 3.290      ; 2.496      ;
; -0.290 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 3.288      ; 2.498      ;
; -0.272 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 3.289      ; 2.517      ;
; -0.170 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 3.310      ; 2.640      ;
; -0.125 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 3.307      ; 2.682      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                  ;
+--------+------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.627 ; control:control_module|ALUOp[3]    ; ex_control_pipe:ex_control_pipe|ALUOp_o[3]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.017      ; 0.042      ;
; -0.562 ; control:control_module|ALUOp[1]    ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 0.952      ; 0.042      ;
; -0.410 ; control:control_module|RegWrite    ; wb_control_pipe:wb_control_pipe_1|RegWrite_o ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 0.965      ; 0.207      ;
; -0.320 ; control:control_module|ALUOp[2]    ; ex_control_pipe:ex_control_pipe|ALUOp_o[2]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 0.954      ; 0.286      ;
; -0.202 ; control:control_module|ALUOp[0]    ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 0.953      ; 0.403      ;
; 0.239  ; pipereg:IF_ID|out1[13]             ; pipereg:ID_EX|rdout[2]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.242  ; pipereg:EX_MEM|out2[0]             ; pipereg:MEM_WB|out2[0]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; clockcounter:clock_counter|val[15] ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.246  ; pipereg:EX_MEM|out2[2]             ; pipereg:MEM_WB|out2[2]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.398      ;
; 0.253  ; pipereg:EX_MEM|rdout[1]            ; pipereg:MEM_WB|rdout[1]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.405      ;
; 0.314  ; pipereg:IF_ID|out1[12]             ; pipereg:ID_EX|rdout[1]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.466      ;
; 0.318  ; pipereg:IF_ID|out1[11]             ; pipereg:ID_EX|rdout[0]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.470      ;
; 0.322  ; pipereg:EX_MEM|out2[18]            ; pipereg:MEM_WB|out2[18]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.474      ;
; 0.328  ; pipereg:EX_MEM|out2[23]            ; pipereg:MEM_WB|out2[23]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.001     ; 0.479      ;
; 0.329  ; pipereg:IF_ID|out1[7]              ; pipereg:ID_EX|shamt_out[1]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 0.482      ;
; 0.338  ; pipereg:EX_MEM|out2[1]             ; pipereg:MEM_WB|out2[1]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.490      ;
; 0.355  ; clockcounter:clock_counter|val[0]  ; clockcounter:clock_counter|val[0]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.507      ;
; 0.359  ; clockcounter:clock_counter|val[1]  ; clockcounter:clock_counter|val[1]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; clockcounter:clock_counter|val[2]  ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clockcounter:clock_counter|val[9]  ; clockcounter:clock_counter|val[9]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clockcounter:clock_counter|val[11] ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; clockcounter:clock_counter|val[4]  ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clockcounter:clock_counter|val[7]  ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clockcounter:clock_counter|val[13] ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clockcounter:clock_counter|val[14] ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; pipereg:IF_ID|out1[20]             ; pipereg:ID_EX|out2[21]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; pipereg:IF_ID|out1[25]             ; pipereg:ID_EX|out1[7]                        ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; pipereg:IF_ID|out1[25]             ; pipereg:ID_EX|out1[16]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.515      ;
; 0.367  ; pipereg:IF_ID|out1[15]             ; pipereg:ID_EX|rdout[4]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; pipereg:EX_MEM|out2[24]            ; pipereg:MEM_WB|out2[24]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; pipereg:EX_MEM|out2[7]             ; pipereg:MEM_WB|out2[7]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; pipereg:EX_MEM|out2[20]            ; pipereg:MEM_WB|out2[20]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; pipereg:EX_MEM|out2[17]            ; pipereg:MEM_WB|out2[17]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; pipereg:EX_MEM|out2[28]            ; pipereg:MEM_WB|out2[28]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; clockcounter:clock_counter|val[3]  ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clockcounter:clock_counter|val[8]  ; clockcounter:clock_counter|val[8]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clockcounter:clock_counter|val[10] ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clockcounter:clock_counter|val[5]  ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clockcounter:clock_counter|val[6]  ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clockcounter:clock_counter|val[12] ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.375  ; pipereg:EX_MEM|out2[15]            ; pipereg:MEM_WB|out2[15]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.527      ;
; 0.403  ; pipereg:IF_ID|out1[10]             ; pipereg:ID_EX|shamt_out[4]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 0.556      ;
; 0.408  ; pipereg:IF_ID|out1[8]              ; pipereg:ID_EX|shamt_out[2]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 0.561      ;
; 0.412  ; pipereg:EX_MEM|out2[21]            ; pipereg:MEM_WB|out2[21]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.564      ;
; 0.446  ; pipereg:EX_MEM|out2[14]            ; pipereg:MEM_WB|out2[14]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.598      ;
; 0.475  ; pipereg:EX_MEM|out2[10]            ; pipereg:MEM_WB|out2[10]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.010     ; 0.617      ;
; 0.493  ; clockcounter:clock_counter|val[0]  ; clockcounter:clock_counter|val[1]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.645      ;
; 0.497  ; clockcounter:clock_counter|val[1]  ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; clockcounter:clock_counter|val[2]  ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clockcounter:clock_counter|val[9]  ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clockcounter:clock_counter|val[11] ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; clockcounter:clock_counter|val[14] ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clockcounter:clock_counter|val[13] ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clockcounter:clock_counter|val[4]  ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.511  ; clockcounter:clock_counter|val[8]  ; clockcounter:clock_counter|val[9]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; clockcounter:clock_counter|val[10] ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; clockcounter:clock_counter|val[3]  ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; clockcounter:clock_counter|val[6]  ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clockcounter:clock_counter|val[12] ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clockcounter:clock_counter|val[5]  ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.517  ; pipereg:IF_ID|out1[9]              ; pipereg:ID_EX|shamt_out[3]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.006      ; 0.675      ;
; 0.519  ; pipereg:IF_ID|out1[14]             ; pipereg:ID_EX|rdout[3]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.007      ; 0.678      ;
; 0.521  ; pipereg:IF_ID|out1[20]             ; pipereg:ID_EX|out2[22]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.002     ; 0.671      ;
; 0.528  ; clockcounter:clock_counter|val[0]  ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.680      ;
; 0.532  ; clockcounter:clock_counter|val[1]  ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; clockcounter:clock_counter|val[9]  ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; clockcounter:clock_counter|val[2]  ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; clockcounter:clock_counter|val[11] ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; clockcounter:clock_counter|val[13] ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; clockcounter:clock_counter|val[4]  ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.544  ; pipereg:EX_MEM|out2[6]             ; pipereg:MEM_WB|out2[6]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; clockcounter:clock_counter|val[8]  ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clockcounter:clock_counter|val[10] ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clockcounter:clock_counter|val[3]  ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; clockcounter:clock_counter|val[12] ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; clockcounter:clock_counter|val[5]  ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.699      ;
; 0.554  ; clockcounter:clock_counter|val[7]  ; clockcounter:clock_counter|val[8]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.706      ;
; 0.558  ; pipereg:EX_MEM|out2[30]            ; pipereg:MEM_WB|out2[30]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.001     ; 0.709      ;
; 0.562  ; pipereg:EX_MEM|out2[11]            ; pipereg:MEM_WB|out2[11]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 0.715      ;
; 0.563  ; clockcounter:clock_counter|val[0]  ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.715      ;
; 0.567  ; clockcounter:clock_counter|val[1]  ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; clockcounter:clock_counter|val[9]  ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clockcounter:clock_counter|val[2]  ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clockcounter:clock_counter|val[11] ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; clockcounter:clock_counter|val[4]  ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.721      ;
; 0.571  ; pipereg:EX_MEM|out2[29]            ; pipereg:MEM_WB|out2[29]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.015     ; 0.708      ;
; 0.572  ; pipereg:EX_MEM|out2[19]            ; pipereg:MEM_WB|out2[19]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.009     ; 0.715      ;
; 0.579  ; pipereg:IF_ID|out1[20]             ; pipereg:ID_EX|out2[26]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.010     ; 0.721      ;
; 0.581  ; clockcounter:clock_counter|val[8]  ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clockcounter:clock_counter|val[10] ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clockcounter:clock_counter|val[3]  ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; pipereg:IF_ID|out1[25]             ; pipereg:ID_EX|out1[19]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.002      ; 0.736      ;
; 0.582  ; clockcounter:clock_counter|val[12] ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.734      ;
; 0.583  ; pipereg:IF_ID|out1[25]             ; pipereg:ID_EX|out1[6]                        ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.002      ; 0.737      ;
; 0.585  ; pipereg:EX_MEM|out2[26]            ; pipereg:MEM_WB|out2[26]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.003     ; 0.734      ;
; 0.589  ; clockcounter:clock_counter|val[7]  ; clockcounter:clock_counter|val[9]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.741      ;
; 0.598  ; clockcounter:clock_counter|val[0]  ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.750      ;
; 0.601  ; pipereg:EX_MEM|out2[4]             ; pipereg:MEM_WB|out2[4]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.005      ; 0.758      ;
; 0.602  ; clockcounter:clock_counter|val[1]  ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.754      ;
; 0.603  ; clockcounter:clock_counter|val[9]  ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.755      ;
+--------+------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                               ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.079 ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.315      ; 0.388      ;
; -0.045 ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.290      ; 0.397      ;
; 0.003  ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.314      ; 0.469      ;
; 0.029  ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.289      ; 0.470      ;
; 0.079  ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.164      ; 0.395      ;
; 0.130  ; clk_div:clockdiv|clock_1Hz_int                    ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.266      ; 0.548      ;
; 0.215  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.241  ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.244  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.247  ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.249  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.252  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.404      ;
; 0.317  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.469      ;
; 0.320  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.472      ;
; 0.324  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.476      ;
; 0.340  ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.492      ;
; 0.354  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.357  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.362  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:LCD_module|state.DISPLAY_ON           ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.377  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.384  ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.385  ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.385  ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.386  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.387  ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.387  ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.388  ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.540      ;
; 0.391  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.543      ;
; 0.393  ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.545      ;
; 0.426  ; LCD_Display:LCD_module|state.RESET1               ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.024      ; 0.602      ;
; 0.429  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.581      ;
; 0.429  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.581      ;
; 0.430  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.582      ;
; 0.431  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.583      ;
; 0.432  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.584      ;
; 0.432  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.584      ;
; 0.432  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.584      ;
; 0.432  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.584      ;
; 0.432  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.584      ;
; 0.433  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.585      ;
; 0.433  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.585      ;
; 0.434  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.586      ;
; 0.434  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.586      ;
; 0.443  ; LCD_Display:LCD_module|state.RESET2               ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.595      ;
; 0.453  ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.605      ;
; 0.467  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.619      ;
; 0.468  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.620      ;
; 0.470  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.622      ;
; 0.470  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.622      ;
; 0.476  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.628      ;
; 0.483  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.635      ;
; 0.495  ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.501  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.504  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.656      ;
; 0.504  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.656      ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.358 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.384 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.536      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.395      ;
; 0.250 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.369 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.441 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.593      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.319 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.471      ;
; 0.363 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.520      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.255 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.370 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.358 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.376 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.528      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.361 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.373 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.527      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; 2.052 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.952     ; 0.600      ;
; 2.120 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.953     ; 0.667      ;
; 2.163 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.953     ; 0.710      ;
; 2.182 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.952     ; 0.730      ;
; 2.199 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.954     ; 0.745      ;
; 2.223 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.017     ; 0.706      ;
; 2.239 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.952     ; 0.787      ;
; 2.277 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.953     ; 0.824      ;
; 2.279 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.954     ; 0.825      ;
; 2.279 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.953     ; 0.826      ;
; 2.282 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.952     ; 0.830      ;
; 2.286 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.953     ; 0.833      ;
; 2.294 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.953     ; 0.841      ;
; 2.319 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.952     ; 0.867      ;
; 2.321 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.952     ; 0.869      ;
; 2.327 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.952     ; 0.875      ;
; 2.346 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.964     ; 0.882      ;
; 2.348 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.953     ; 0.895      ;
; 2.355 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.018     ; 0.837      ;
; 2.366 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.964     ; 0.902      ;
; 2.384 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.965     ; 0.919      ;
; 2.389 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.017     ; 0.872      ;
; 2.396 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.964     ; 0.932      ;
; 2.398 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.952     ; 0.946      ;
; 2.402 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.017     ; 0.885      ;
; 2.403 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.017     ; 0.886      ;
; 2.411 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.953     ; 0.958      ;
; 2.426 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.964     ; 0.962      ;
; 2.433 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.965     ; 0.968      ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datac           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[2]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[2]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[3]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[3]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[2]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[2]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[3]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[3]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|datac           ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 5.038  ; 5.038  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 4.506  ; 4.506  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 4.761  ; 4.761  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 4.511  ; 4.511  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 4.305  ; 4.305  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 2.332  ; 2.332  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 2.474  ; 2.474  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 5.038  ; 5.038  ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 3.374  ; 3.374  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.374  ; 3.374  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -0.838 ; -0.838 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -0.838 ; -0.838 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.625 ; -1.625 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.219 ; -1.219 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.447 ; -1.447 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.430 ; -1.430 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.597 ; -1.597 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 3.417  ; 3.417  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.417  ; 3.417  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.026  ; 2.026  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -0.713 ; -0.713 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.086  ; 0.086  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.250  ; 0.250  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; -0.267 ; -0.267 ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; -0.565 ; -0.565 ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.015  ; 0.015  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; -0.457 ; -0.457 ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; -0.356 ; -0.356 ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -0.893 ; -0.893 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.923 ; -0.923 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.090 ; -1.090 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; -0.328 ; -0.328 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 2.026  ; 2.026  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -1.098 ; -1.098 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.460 ; -1.460 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.665 ; -1.665 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -2.166 ; -2.166 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.634 ; -1.634 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.416 ; -1.416 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -1.098 ; -1.098 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.610 ; -3.610 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -0.974 ; -0.974 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.974 ; -0.974 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.997  ; 1.997  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 1.690  ; 1.690  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 1.921  ; 1.921  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.932  ; 1.932  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 1.997  ; 1.997  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 1.975  ; 1.975  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 1.966  ; 1.966  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.726 ; -0.726 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.726 ; -0.726 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 1.361  ; 1.361  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 1.010  ; 1.010  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.214  ; 0.214  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.089  ; 0.089  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.617  ; 0.617  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.836  ; 0.836  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.324  ; 0.324  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.807  ; 0.807  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.627  ; 0.627  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 1.232  ; 1.232  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.273  ; 1.273  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 1.361  ; 1.361  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.794  ; 0.794  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -1.090 ; -1.090 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.901 ; 4.901 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.517 ; 4.517 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.683 ; 4.683 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.901 ; 4.901 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.852 ; 4.852 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.462 ; 4.462 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.675 ; 4.675 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.774 ; 4.774 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.545 ; 4.545 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.459 ; 4.459 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.208 ; 4.208 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 6.513 ; 6.513 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.513 ; 6.513 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.484 ; 6.484 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.490 ; 6.490 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.392 ; 6.392 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.386 ; 6.386 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.379 ; 6.379 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.379 ; 6.379 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 7.942 ; 7.942 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 7.658 ; 7.658 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 7.528 ; 7.528 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 7.942 ; 7.942 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 7.512 ; 7.512 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 7.404 ; 7.404 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 7.392 ; 7.392 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 7.210 ; 7.210 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.754 ; 6.754 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.754 ; 6.754 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.683 ; 6.683 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.597 ; 6.597 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.733 ; 6.733 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.611 ; 6.611 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.589 ; 6.589 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.607 ; 6.607 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 7.043 ; 7.043 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 7.043 ; 7.043 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.940 ; 6.940 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.964 ; 6.964 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.939 ; 6.939 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.964 ; 6.964 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 7.034 ; 7.034 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 7.040 ; 7.040 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.774 ; 6.774 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.132 ; 6.132 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.414 ; 6.414 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.414 ; 6.414 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.070 ; 6.070 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.090 ; 6.090 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.774 ; 6.774 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 7.554 ; 7.554 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 7.554 ; 7.554 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.963 ; 6.963 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 7.054 ; 7.054 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 7.195 ; 7.195 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 7.289 ; 7.289 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.887 ; 6.887 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 7.316 ; 7.316 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 6.633 ; 6.633 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 5.955 ; 5.955 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 5.891 ; 5.891 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 6.633 ; 6.633 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 6.247 ; 6.247 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 6.401 ; 6.401 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 6.353 ; 6.353 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 6.225 ; 6.225 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.773 ; 5.773 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.760 ; 5.760 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.730 ; 5.730 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.730 ; 5.730 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.773 ; 5.773 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.961 ; 3.961 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.961 ; 3.961 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.961 ; 3.961 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.961 ; 3.961 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.462 ; 4.462 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.517 ; 4.517 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.683 ; 4.683 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.901 ; 4.901 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.852 ; 4.852 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.462 ; 4.462 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.675 ; 4.675 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.774 ; 4.774 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.545 ; 4.545 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.459 ; 4.459 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.208 ; 4.208 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 5.922 ; 5.922 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.057 ; 6.057 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.028 ; 6.028 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.031 ; 6.031 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 5.936 ; 5.936 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 5.928 ; 5.928 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 5.922 ; 5.922 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 5.922 ; 5.922 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 6.344 ; 6.344 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 6.792 ; 6.792 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 6.662 ; 6.662 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 7.055 ; 7.055 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 6.630 ; 6.630 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 6.538 ; 6.538 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 6.515 ; 6.515 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 6.344 ; 6.344 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.125 ; 6.125 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.288 ; 6.288 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.217 ; 6.217 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.138 ; 6.138 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.275 ; 6.275 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.140 ; 6.140 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.125 ; 6.125 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.140 ; 6.140 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.188 ; 6.188 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.299 ; 6.299 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.192 ; 6.192 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.211 ; 6.211 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.188 ; 6.188 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.210 ; 6.210 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.282 ; 6.282 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.295 ; 6.295 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 5.953 ; 5.953 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.015 ; 6.015 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.304 ; 6.304 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.304 ; 6.304 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 5.953 ; 5.953 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 5.973 ; 5.973 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.656 ; 6.656 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 5.946 ; 5.946 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.631 ; 6.631 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.035 ; 6.035 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.119 ; 6.119 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.247 ; 6.247 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.345 ; 6.345 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 5.946 ; 5.946 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.368 ; 6.368 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 5.743 ; 5.743 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 5.810 ; 5.810 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 5.743 ; 5.743 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 6.478 ; 6.478 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 6.093 ; 6.093 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 6.256 ; 6.256 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 6.209 ; 6.209 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 6.071 ; 6.071 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.730 ; 5.730 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.760 ; 5.760 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.730 ; 5.730 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.730 ; 5.730 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.773 ; 5.773 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.961 ; 3.961 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.961 ; 3.961 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.961 ; 3.961 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.961 ; 3.961 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.618 ; 5.618 ;       ;
; SW[0]      ; LEDR[0]     ; 3.278 ;       ;       ; 3.278 ;
; SW[1]      ; LEDR[1]     ; 3.026 ;       ;       ; 3.026 ;
; SW[2]      ; LEDR[2]     ; 3.072 ;       ;       ; 3.072 ;
; SW[3]      ; LEDR[3]     ; 2.938 ;       ;       ; 2.938 ;
; SW[4]      ; LEDR[4]     ; 3.084 ;       ;       ; 3.084 ;
; SW[5]      ; LEDR[5]     ; 3.070 ;       ;       ; 3.070 ;
; SW[6]      ; LEDR[6]     ; 3.414 ;       ;       ; 3.414 ;
; SW[7]      ; LEDR[7]     ; 3.472 ;       ;       ; 3.472 ;
; SW[8]      ; LEDR[8]     ; 3.203 ;       ;       ; 3.203 ;
; SW[9]      ; LEDR[9]     ; 3.447 ;       ;       ; 3.447 ;
; SW[10]     ; LEDR[10]    ; 3.099 ;       ;       ; 3.099 ;
; SW[11]     ; LEDR[11]    ; 3.076 ;       ;       ; 3.076 ;
; SW[12]     ; LEDR[12]    ; 3.108 ;       ;       ; 3.108 ;
; SW[13]     ; LEDR[13]    ; 5.498 ;       ;       ; 5.498 ;
; SW[14]     ; LEDR[14]    ; 5.531 ;       ;       ; 5.531 ;
; SW[16]     ; LEDR[16]    ; 5.590 ;       ;       ; 5.590 ;
; SW[17]     ; LEDR[17]    ; 5.518 ;       ;       ; 5.518 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.618 ; 5.618 ;       ;
; SW[0]      ; LEDR[0]     ; 3.278 ;       ;       ; 3.278 ;
; SW[1]      ; LEDR[1]     ; 3.026 ;       ;       ; 3.026 ;
; SW[2]      ; LEDR[2]     ; 3.072 ;       ;       ; 3.072 ;
; SW[3]      ; LEDR[3]     ; 2.938 ;       ;       ; 2.938 ;
; SW[4]      ; LEDR[4]     ; 3.084 ;       ;       ; 3.084 ;
; SW[5]      ; LEDR[5]     ; 3.070 ;       ;       ; 3.070 ;
; SW[6]      ; LEDR[6]     ; 3.414 ;       ;       ; 3.414 ;
; SW[7]      ; LEDR[7]     ; 3.472 ;       ;       ; 3.472 ;
; SW[8]      ; LEDR[8]     ; 3.203 ;       ;       ; 3.203 ;
; SW[9]      ; LEDR[9]     ; 3.447 ;       ;       ; 3.447 ;
; SW[10]     ; LEDR[10]    ; 3.099 ;       ;       ; 3.099 ;
; SW[11]     ; LEDR[11]    ; 3.076 ;       ;       ; 3.076 ;
; SW[12]     ; LEDR[12]    ; 3.108 ;       ;       ; 3.108 ;
; SW[13]     ; LEDR[13]    ; 5.498 ;       ;       ; 5.498 ;
; SW[14]     ; LEDR[14]    ; 5.531 ;       ;       ; 5.531 ;
; SW[16]     ; LEDR[16]    ; 5.590 ;       ;       ; 5.590 ;
; SW[17]     ; LEDR[17]    ; 5.518 ;       ;       ; 5.518 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                              ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                   ; -11.887   ; -1.272 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                          ; -11.887   ; -0.079 ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                            ; -9.474    ; -1.272 ; N/A      ; N/A     ; -2.000              ;
;  SW[15]                            ; 0.631     ; -1.039 ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg ; -0.083    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_100hz_reg  ; -0.208    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Hz_reg   ; -0.062    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Khz_reg  ; -0.064    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Khz_reg   ; -0.072    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Mhz_reg   ; -0.070    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  pipereg:IF_ID|out1[26]            ; -4.331    ; 2.052  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                    ; -6895.087 ; -8.835 ; 0.0      ; 0.0     ; -3675.824           ;
;  CLOCK_50                          ; -167.673  ; -0.124 ; N/A      ; N/A     ; -76.380             ;
;  KEY[1]                            ; -6705.779 ; -3.956 ; N/A      ; N/A     ; -3574.222           ;
;  SW[15]                            ; 0.000     ; -4.866 ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg ; -0.166    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_100hz_reg  ; -0.301    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Hz_reg   ; -0.131    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Khz_reg  ; -0.146    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Khz_reg   ; -0.109    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Mhz_reg   ; -0.207    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  pipereg:IF_ID|out1[26]            ; -20.575   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 11.258 ; 11.258 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 10.974 ; 10.974 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 11.258 ; 11.258 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 10.745 ; 10.745 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 10.250 ; 10.250 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 5.925  ; 5.925  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 6.211  ; 6.211  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 10.510 ; 10.510 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 6.452  ; 6.452  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.452  ; 6.452  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -0.838 ; -0.838 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -0.838 ; -0.838 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.625 ; -1.625 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.219 ; -1.219 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.447 ; -1.447 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.430 ; -1.430 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.597 ; -1.597 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 6.662  ; 6.662  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.662  ; 6.662  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 3.809  ; 3.809  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -0.713 ; -0.713 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.899  ; 0.899  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 1.235  ; 1.235  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.153  ; 0.153  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; -0.379 ; -0.379 ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.662  ; 0.662  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; -0.257 ; -0.257 ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; -0.051 ; -0.051 ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -0.893 ; -0.893 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.923 ; -0.923 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.090 ; -1.090 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; -0.131 ; -0.131 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 3.809  ; 3.809  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -1.098 ; -1.098 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.460 ; -1.460 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.665 ; -1.665 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -2.166 ; -2.166 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.634 ; -1.634 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.416 ; -1.416 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -1.098 ; -1.098 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.610 ; -3.610 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -0.974 ; -0.974 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.974 ; -0.974 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.364  ; 3.364  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.842  ; 2.842  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.253  ; 3.253  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.334  ; 3.334  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 3.364  ; 3.364  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 3.340  ; 3.340  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.322  ; 3.322  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.726 ; -0.726 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.726 ; -0.726 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.245  ; 2.245  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 1.661  ; 1.661  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.214  ; 0.214  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.089  ; 0.089  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.698  ; 0.698  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 1.055  ; 1.055  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.324  ; 0.324  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 1.108  ; 1.108  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.727  ; 0.727  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 1.984  ; 1.984  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 2.066  ; 2.066  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 2.245  ; 2.245  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 1.039  ; 1.039  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -1.090 ; -1.090 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 9.145  ; 9.145  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.071  ; 8.071  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.520  ; 8.520  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 9.145  ; 9.145  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.742  ; 8.742  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.136  ; 8.136  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.606  ; 8.606  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.875  ; 8.875  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.324  ; 8.324  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.233  ; 8.233  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.576  ; 7.576  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 12.208 ; 12.208 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.208 ; 12.208 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.182 ; 12.182 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.181 ; 12.181 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.957 ; 11.957 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.948 ; 11.948 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.941 ; 11.941 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.936 ; 11.936 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 15.142 ; 15.142 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 14.509 ; 14.509 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 14.185 ; 14.185 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 15.142 ; 15.142 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 14.297 ; 14.297 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 14.048 ; 14.048 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 14.040 ; 14.040 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 13.550 ; 13.550 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 12.946 ; 12.946 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 12.946 ; 12.946 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 12.854 ; 12.854 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 12.589 ; 12.589 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 12.914 ; 12.914 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 12.646 ; 12.646 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 12.603 ; 12.603 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 12.643 ; 12.643 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 13.191 ; 13.191 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 13.191 ; 13.191 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 12.934 ; 12.934 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 12.974 ; 12.974 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 12.931 ; 12.931 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 12.976 ; 12.976 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 13.183 ; 13.183 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 13.183 ; 13.183 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 12.756 ; 12.756 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 11.563 ; 11.563 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 12.263 ; 12.263 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 12.263 ; 12.263 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 11.449 ; 11.449 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 11.469 ; 11.469 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.756 ; 12.756 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 14.193 ; 14.193 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 14.193 ; 14.193 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 13.147 ; 13.147 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 13.328 ; 13.328 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 13.685 ; 13.685 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 13.842 ; 13.842 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 12.927 ; 12.927 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 13.920 ; 13.920 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 12.717 ; 12.717 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 11.647 ; 11.647 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 11.436 ; 11.436 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 12.717 ; 12.717 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 12.183 ; 12.183 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 12.365 ; 12.365 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 12.322 ; 12.322 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 12.156 ; 12.156 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 11.015 ; 11.015 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 11.000 ; 11.000 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 10.970 ; 10.970 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 10.970 ; 10.970 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 11.015 ; 11.015 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.423  ; 7.423  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.423  ; 7.423  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.423  ; 7.423  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.423  ; 7.423  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.462 ; 4.462 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.517 ; 4.517 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.683 ; 4.683 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.901 ; 4.901 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.852 ; 4.852 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.462 ; 4.462 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.675 ; 4.675 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.774 ; 4.774 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.545 ; 4.545 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.459 ; 4.459 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.208 ; 4.208 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 5.922 ; 5.922 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.057 ; 6.057 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.028 ; 6.028 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.031 ; 6.031 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 5.936 ; 5.936 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 5.928 ; 5.928 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 5.922 ; 5.922 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 5.922 ; 5.922 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 6.344 ; 6.344 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 6.792 ; 6.792 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 6.662 ; 6.662 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 7.055 ; 7.055 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 6.630 ; 6.630 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 6.538 ; 6.538 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 6.515 ; 6.515 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 6.344 ; 6.344 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.125 ; 6.125 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.288 ; 6.288 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.217 ; 6.217 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.138 ; 6.138 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.275 ; 6.275 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.140 ; 6.140 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.125 ; 6.125 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.140 ; 6.140 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.188 ; 6.188 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.299 ; 6.299 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.192 ; 6.192 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.211 ; 6.211 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.188 ; 6.188 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.210 ; 6.210 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.282 ; 6.282 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.295 ; 6.295 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 5.953 ; 5.953 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.015 ; 6.015 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.304 ; 6.304 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.304 ; 6.304 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 5.953 ; 5.953 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 5.973 ; 5.973 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.656 ; 6.656 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 5.946 ; 5.946 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.631 ; 6.631 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.035 ; 6.035 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.119 ; 6.119 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.247 ; 6.247 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.345 ; 6.345 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 5.946 ; 5.946 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.368 ; 6.368 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 5.743 ; 5.743 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 5.810 ; 5.810 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 5.743 ; 5.743 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 6.478 ; 6.478 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 6.093 ; 6.093 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 6.256 ; 6.256 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 6.209 ; 6.209 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 6.071 ; 6.071 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.730 ; 5.730 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.760 ; 5.760 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.730 ; 5.730 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.730 ; 5.730 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.773 ; 5.773 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.961 ; 3.961 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.961 ; 3.961 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.961 ; 3.961 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.961 ; 3.961 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 9.755 ; 9.755 ;       ;
; SW[0]      ; LEDR[0]     ; 6.254 ;       ;       ; 6.254 ;
; SW[1]      ; LEDR[1]     ; 5.678 ;       ;       ; 5.678 ;
; SW[2]      ; LEDR[2]     ; 5.758 ;       ;       ; 5.758 ;
; SW[3]      ; LEDR[3]     ; 5.464 ;       ;       ; 5.464 ;
; SW[4]      ; LEDR[4]     ; 5.730 ;       ;       ; 5.730 ;
; SW[5]      ; LEDR[5]     ; 5.729 ;       ;       ; 5.729 ;
; SW[6]      ; LEDR[6]     ; 6.254 ;       ;       ; 6.254 ;
; SW[7]      ; LEDR[7]     ; 6.327 ;       ;       ; 6.327 ;
; SW[8]      ; LEDR[8]     ; 5.861 ;       ;       ; 5.861 ;
; SW[9]      ; LEDR[9]     ; 6.344 ;       ;       ; 6.344 ;
; SW[10]     ; LEDR[10]    ; 5.686 ;       ;       ; 5.686 ;
; SW[11]     ; LEDR[11]    ; 5.656 ;       ;       ; 5.656 ;
; SW[12]     ; LEDR[12]    ; 5.696 ;       ;       ; 5.696 ;
; SW[13]     ; LEDR[13]    ; 9.606 ;       ;       ; 9.606 ;
; SW[14]     ; LEDR[14]    ; 9.647 ;       ;       ; 9.647 ;
; SW[16]     ; LEDR[16]    ; 9.795 ;       ;       ; 9.795 ;
; SW[17]     ; LEDR[17]    ; 9.610 ;       ;       ; 9.610 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.618 ; 5.618 ;       ;
; SW[0]      ; LEDR[0]     ; 3.278 ;       ;       ; 3.278 ;
; SW[1]      ; LEDR[1]     ; 3.026 ;       ;       ; 3.026 ;
; SW[2]      ; LEDR[2]     ; 3.072 ;       ;       ; 3.072 ;
; SW[3]      ; LEDR[3]     ; 2.938 ;       ;       ; 2.938 ;
; SW[4]      ; LEDR[4]     ; 3.084 ;       ;       ; 3.084 ;
; SW[5]      ; LEDR[5]     ; 3.070 ;       ;       ; 3.070 ;
; SW[6]      ; LEDR[6]     ; 3.414 ;       ;       ; 3.414 ;
; SW[7]      ; LEDR[7]     ; 3.472 ;       ;       ; 3.472 ;
; SW[8]      ; LEDR[8]     ; 3.203 ;       ;       ; 3.203 ;
; SW[9]      ; LEDR[9]     ; 3.447 ;       ;       ; 3.447 ;
; SW[10]     ; LEDR[10]    ; 3.099 ;       ;       ; 3.099 ;
; SW[11]     ; LEDR[11]    ; 3.076 ;       ;       ; 3.076 ;
; SW[12]     ; LEDR[12]    ; 3.108 ;       ;       ; 3.108 ;
; SW[13]     ; LEDR[13]    ; 5.498 ;       ;       ; 5.498 ;
; SW[14]     ; LEDR[14]    ; 5.531 ;       ;       ; 5.531 ;
; SW[16]     ; LEDR[16]    ; 5.590 ;       ;       ; 5.590 ;
; SW[17]     ; LEDR[17]    ; 5.518 ;       ;       ; 5.518 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg   ; clk_div:clockdiv|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; clk_div:clockdiv|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; clk_div:clockdiv|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; clk_div:clockdiv|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; clk_div:clockdiv|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 1424     ; 0        ; 0        ; 0        ;
; KEY[1]                            ; CLOCK_50                          ; 17136    ; 0        ; 0        ; 0        ;
; SW[15]                            ; CLOCK_50                          ; 1046     ; 1046     ; 0        ; 0        ;
; KEY[1]                            ; KEY[1]                            ; 128      ; 134674   ; 2400     ; 2184     ;
; pipereg:IF_ID|out1[26]            ; KEY[1]                            ; 0        ; 0        ; 5        ; 0        ;
; KEY[1]                            ; pipereg:IF_ID|out1[26]            ; 0        ; 47       ; 0        ; 0        ;
; SW[15]                            ; SW[15]                            ; 5        ; 5        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg   ; clk_div:clockdiv|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; clk_div:clockdiv|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; clk_div:clockdiv|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; clk_div:clockdiv|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; clk_div:clockdiv|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 1424     ; 0        ; 0        ; 0        ;
; KEY[1]                            ; CLOCK_50                          ; 17136    ; 0        ; 0        ; 0        ;
; SW[15]                            ; CLOCK_50                          ; 1046     ; 1046     ; 0        ; 0        ;
; KEY[1]                            ; KEY[1]                            ; 128      ; 134674   ; 2400     ; 2184     ;
; pipereg:IF_ID|out1[26]            ; KEY[1]                            ; 0        ; 0        ; 5        ; 0        ;
; KEY[1]                            ; pipereg:IF_ID|out1[26]            ; 0        ; 47       ; 0        ; 0        ;
; SW[15]                            ; SW[15]                            ; 5        ; 5        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 1356  ; 1356 ;
; Unconstrained Output Ports      ; 82    ; 82   ;
; Unconstrained Output Port Paths ; 214   ; 214  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 12 16:39:52 2013
Info: Command: quartus_sta RegFile -c RegFile
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RegFile.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Hz_reg clk_div:clockdiv|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100hz_reg clk_div:clockdiv|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Khz_reg clk_div:clockdiv|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Khz_reg clk_div:clockdiv|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100Khz_reg clk_div:clockdiv|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Mhz_reg clk_div:clockdiv|clock_1Mhz_reg
    Info (332105): create_clock -period 1.000 -name pipereg:IF_ID|out1[26] pipereg:IF_ID|out1[26]
    Info (332105): create_clock -period 1.000 -name SW[15] SW[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.887
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.887      -167.673 CLOCK_50 
    Info (332119):    -9.474     -6705.779 KEY[1] 
    Info (332119):    -4.331       -20.575 pipereg:IF_ID|out1[26] 
    Info (332119):    -0.208        -0.301 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.083        -0.166 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.072        -0.109 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.070        -0.207 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):    -0.064        -0.146 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.062        -0.131 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.631         0.000 SW[15] 
Info (332146): Worst-case hold slack is -1.272
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.272        -3.956 KEY[1] 
    Info (332119):    -1.039        -4.866 SW[15] 
    Info (332119):    -0.013        -0.013 CLOCK_50 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     3.226         0.000 pipereg:IF_ID|out1[26] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3574.222 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[26] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.514
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.514       -52.404 CLOCK_50 
    Info (332119):    -4.048     -2890.457 KEY[1] 
    Info (332119):    -1.965        -9.282 pipereg:IF_ID|out1[26] 
    Info (332119):     0.439         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.496         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.504         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.505         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.508         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.512         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.828         0.000 SW[15] 
Info (332146): Worst-case hold slack is -0.794
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.794        -3.651 SW[15] 
    Info (332119):    -0.627        -2.121 KEY[1] 
    Info (332119):    -0.079        -0.124 CLOCK_50 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     2.052         0.000 pipereg:IF_ID|out1[26] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3574.222 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[26] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 452 megabytes
    Info: Processing ended: Tue Nov 12 16:39:56 2013
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


