Timing Analyzer report for anda_plis
Wed Oct 16 11:12:43 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; anda_plis                                              ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 148.06 MHz ; 148.06 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -5.754 ; -1172.315          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -495.605                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.754 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.086     ; 6.666      ;
; -5.731 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.645      ;
; -5.695 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 6.608      ;
; -5.688 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 6.601      ;
; -5.665 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.083     ; 6.580      ;
; -5.617 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.531      ;
; -5.609 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 6.522      ;
; -5.596 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.083     ; 6.511      ;
; -5.595 ; algo_3_final:inst|reg_ancho_1[3]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.509      ;
; -5.592 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 6.505      ;
; -5.569 ; algo_3_final:inst|reg_anterior[2]                                                       ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.083     ; 6.484      ;
; -5.558 ; algo_3_final:inst|reg_ancho_1[1]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 6.471      ;
; -5.551 ; algo_3_final:inst|reg_ancho_3[7]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.465      ;
; -5.517 ; algo_3_final:inst|reg_anterior[6]                                                       ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.083     ; 6.432      ;
; -5.496 ; algo_3_final:inst|reg_anterior[3]                                                       ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.410      ;
; -5.492 ; algo_3_final:inst|reg_ancho_3[1]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.406      ;
; -5.474 ; algo_3_final:inst|reg_ancho_2[2]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 6.387      ;
; -5.470 ; algo_3_final:inst|reg_ancho_3[2]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.384      ;
; -5.468 ; algo_3_final:inst|reg_ancho_1[5]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.382      ;
; -5.427 ; algo_3_final:inst|reg_ancho_1[4]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.341      ;
; -5.426 ; algo_3_final:inst|reg_anterior[9]                                                       ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.340      ;
; -5.425 ; algo_3_final:inst|reg_ancho_2[7]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 6.338      ;
; -5.419 ; algo_3_final:inst|reg_ancho_2[5]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 6.332      ;
; -5.417 ; algo_3_final:inst|reg_ancho_3[8]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.331      ;
; -5.381 ; algo_3_final:inst|reg_ancho_3[9]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.295      ;
; -5.380 ; algo_3_final:inst|reg_ancho_3[3]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.294      ;
; -5.351 ; algo_3_final:inst|reg_anterior[5]                                                       ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.265      ;
; -5.339 ; algo_3_final:inst|reg_ancho_3[4]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.253      ;
; -5.335 ; algo_3_final:inst|reg_ancho_1[6]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.249      ;
; -5.329 ; algo_3_final:inst|reg_ancho_2[4]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 6.242      ;
; -5.240 ; algo_3_final:inst|reg_anterior[7]                                                       ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.154      ;
; -5.226 ; algo_3_final:inst|reg_ancho_3[5]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.140      ;
; -5.202 ; algo_3_final:inst|reg_ancho_2[6]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 6.115      ;
; -5.182 ; algo_3_final:inst|reg_ancho_3[6]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.096      ;
; -5.169 ; algo_3_final:inst|reg_ancho_1[7]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 6.082      ;
; -5.158 ; algo_3_final:inst|reg_ancho_2[9]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 6.071      ;
; -5.108 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_anterior[3]    ; clk          ; clk         ; 1.000        ; -0.423     ; 5.683      ;
; -5.104 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_3[3]     ; clk          ; clk         ; 1.000        ; -0.423     ; 5.679      ;
; -5.083 ; algo_3_final:inst|reg_ancho_3[10]                                                       ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.998      ;
; -5.077 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_ancho_1[2]     ; clk          ; clk         ; 1.000        ; -0.420     ; 5.655      ;
; -5.069 ; algo_3_final:inst|reg_ancho_2[8]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.982      ;
; -5.038 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.086     ; 5.950      ;
; -5.036 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.086     ; 5.948      ;
; -5.035 ; algo_3_final:inst|reg_ancho_1[8]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.948      ;
; -5.034 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.086     ; 5.946      ;
; -5.033 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[8] ; clk          ; clk         ; 1.000        ; -0.086     ; 5.945      ;
; -5.032 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.086     ; 5.944      ;
; -5.032 ; algo_3_final:inst|reg_ancho_1[9]                                                        ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.945      ;
; -5.015 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.929      ;
; -5.013 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.927      ;
; -5.011 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.925      ;
; -5.010 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[8] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.924      ;
; -5.009 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.923      ;
; -4.997 ; algo_3_final:inst|reg_anterior[8]                                                       ; algo_3_final:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.911      ;
; -4.979 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.892      ;
; -4.977 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.890      ;
; -4.975 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.888      ;
; -4.974 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[8] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.887      ;
; -4.973 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.886      ;
; -4.972 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.885      ;
; -4.970 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.883      ;
; -4.968 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.881      ;
; -4.967 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[8] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.880      ;
; -4.966 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.879      ;
; -4.949 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.864      ;
; -4.947 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.862      ;
; -4.945 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.860      ;
; -4.944 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[8] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.859      ;
; -4.943 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.858      ;
; -4.929 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.293      ; 6.220      ;
; -4.906 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.295      ; 6.199      ;
; -4.901 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.815      ;
; -4.899 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.813      ;
; -4.897 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.811      ;
; -4.896 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[8] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.810      ;
; -4.895 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.809      ;
; -4.893 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.806      ;
; -4.891 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.804      ;
; -4.889 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.802      ;
; -4.888 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[8] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.801      ;
; -4.887 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.800      ;
; -4.880 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.795      ;
; -4.879 ; algo_3_final:inst|reg_ancho_1[3]                                                        ; algo_3_final:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.793      ;
; -4.878 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.793      ;
; -4.877 ; algo_3_final:inst|reg_ancho_1[3]                                                        ; algo_3_final:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.791      ;
; -4.876 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.789      ;
; -4.876 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.791      ;
; -4.875 ; algo_3_final:inst|reg_ancho_1[3]                                                        ; algo_3_final:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.789      ;
; -4.875 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[8] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.790      ;
; -4.874 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.787      ;
; -4.874 ; algo_3_final:inst|reg_ancho_1[3]                                                        ; algo_3_final:inst|data_a_escribir[8] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.788      ;
; -4.874 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.789      ;
; -4.873 ; algo_3_final:inst|reg_ancho_1[3]                                                        ; algo_3_final:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.787      ;
; -4.872 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.785      ;
; -4.871 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[8] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.784      ;
; -4.870 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.783      ;
; -4.870 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.294      ; 6.162      ;
; -4.863 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.294      ; 6.155      ;
; -4.853 ; algo_3_final:inst|reg_anterior[2]                                                       ; algo_3_final:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.768      ;
; -4.851 ; algo_3_final:inst|reg_anterior[2]                                                       ; algo_3_final:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.766      ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                 ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; uart_tx:inst9|data_to_send[7]                    ; uart_tx:inst9|data_to_send[7]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|state.switch                   ; algo_3_final:inst|state.switch                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|state.envio_mem_8              ; algo_3_final:inst|state.envio_mem_8              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|state.envio_mem_10             ; algo_3_final:inst|state.envio_mem_10             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|state.envio_mem_4              ; algo_3_final:inst|state.envio_mem_4              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|state.envio_uart_2             ; algo_3_final:inst|state.envio_uart_2             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|state.envio_mem_2              ; algo_3_final:inst|state.envio_mem_2              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|state.lectura_cantidad_energia ; algo_3_final:inst|state.lectura_cantidad_energia ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|state.lectura_anterior         ; algo_3_final:inst|state.lectura_anterior         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|state.lectura_ancho_2          ; algo_3_final:inst|state.lectura_ancho_2          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|state.envio_mem_6              ; algo_3_final:inst|state.envio_mem_6              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[1]                 ; algo_3_final:inst|dir_energia[1]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[10]                ; algo_3_final:inst|dir_energia[10]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[9]                 ; algo_3_final:inst|dir_energia[9]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[8]                 ; algo_3_final:inst|dir_energia[8]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[3]                 ; algo_3_final:inst|dir_energia[3]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[2]                 ; algo_3_final:inst|dir_energia[2]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[0]                 ; algo_3_final:inst|dir_energia[0]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|eventos[0]                     ; algo_3_final:inst|eventos[0]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|ignorar_ancho_1                ; algo_3_final:inst|ignorar_ancho_1                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|ignorar_anterior               ; algo_3_final:inst|ignorar_anterior               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_RX_Byte[4]                       ; UART_RX:inst1|r_RX_Byte[4]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_RX_Byte[6]                       ; UART_RX:inst1|r_RX_Byte[6]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits           ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit            ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_Bit_Index[2]                     ; UART_RX:inst1|r_Bit_Index[2]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_Bit_Index[1]                     ; UART_RX:inst1|r_Bit_Index[1]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_Bit_Index[0]                     ; UART_RX:inst1|r_Bit_Index[0]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; uart_tx:inst9|fsm_state.FSM_STOP                 ; uart_tx:inst9|fsm_state.FSM_STOP                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|bit_counter[0]                     ; uart_tx:inst9|bit_counter[0]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|bit_counter[2]                     ; uart_tx:inst9|bit_counter[2]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|bit_counter[3]                     ; uart_tx:inst9|bit_counter[3]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|bit_counter[1]                     ; uart_tx:inst9|bit_counter[1]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|fsm_state.FSM_SEND                 ; uart_tx:inst9|fsm_state.FSM_SEND                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|fsm_state.FSM_START                ; uart_tx:inst9|fsm_state.FSM_START                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|state.envio_uart_4             ; algo_3_final:inst|state.envio_uart_4             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|state.lectura_ancho_1          ; algo_3_final:inst|state.lectura_ancho_1          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|state.lectura_ancho_3          ; algo_3_final:inst|state.lectura_ancho_3          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|dir_energia[5]                 ; algo_3_final:inst|dir_energia[5]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|dir_energia[7]                 ; algo_3_final:inst|dir_energia[7]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|dir_energia[6]                 ; algo_3_final:inst|dir_energia[6]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|dir_energia[4]                 ; algo_3_final:inst|dir_energia[4]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_Byte[2]                       ; UART_RX:inst1|r_RX_Byte[2]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_Byte[0]                       ; UART_RX:inst1|r_RX_Byte[0]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_Byte[1]                       ; UART_RX:inst1|r_RX_Byte[1]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_Byte[3]                       ; UART_RX:inst1|r_RX_Byte[3]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_Byte[5]                       ; UART_RX:inst1|r_RX_Byte[5]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_Byte[7]                       ; UART_RX:inst1|r_RX_Byte[7]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_DV                            ; UART_RX:inst1|r_RX_DV                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_SM_Main.s_Idle                   ; UART_RX:inst1|r_SM_Main.s_Idle                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.407 ; uart_algo:inst4|state                            ; uart_algo:inst4|state                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.429 ; UART_RX:inst1|r_RX_Byte[6]                       ; uart_algo:inst4|reg_data[6]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.696      ;
; 0.432 ; UART_RX:inst1|r_RX_Data_R                        ; UART_RX:inst1|r_RX_Data                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.698      ;
; 0.442 ; algo_3_final:inst|eventos[10]                    ; algo_3_final:inst|eventos[10]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.709      ;
; 0.446 ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; UART_RX:inst1|r_RX_DV                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.712      ;
; 0.449 ; uart_tx:inst9|fsm_state.FSM_STOP                 ; uart_tx:inst9|fsm_state.FSM_IDLE                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.715      ;
; 0.449 ; uart_algo:inst4|pix_count_int[19]                ; uart_algo:inst4|pix_count_int[19]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.716      ;
; 0.449 ; algo_3_final:inst|state.escritura_erase_2        ; algo_3_final:inst|state.erase                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.716      ;
; 0.453 ; uart_tx:inst9|fsm_state.FSM_START                ; uart_tx:inst9|fsm_state.FSM_SEND                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.719      ;
; 0.459 ; algo_3_final:inst|state.dir_ancho_1              ; algo_3_final:inst|state.lectura_ancho_1          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.725      ;
; 0.459 ; algo_3_final:inst|state.dir_ancho_3              ; algo_3_final:inst|state.lectura_ancho_3          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.725      ;
; 0.468 ; uart_tx:inst9|bit_counter[0]                     ; uart_tx:inst9|bit_counter[1]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.734      ;
; 0.473 ; UART_RX:inst1|r_Clk_Count[4]                     ; UART_RX:inst1|r_Clk_Count[4]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.740      ;
; 0.552 ; uart_tx:inst9|data_to_send[7]                    ; uart_tx:inst9|data_to_send[6]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.554 ; uart_tx:inst9|data_to_send[1]                    ; uart_tx:inst9|data_to_send[0]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.821      ;
; 0.561 ; algo_3_final:inst|state.envio_uart_2             ; algo_3_final:inst|state.envio_uart_3             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.828      ;
; 0.577 ; algo_3_final:inst|indice[1]                      ; algo_3_final:inst|dir_mem_3[1]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.844      ;
; 0.585 ; algo_3_final:inst|state.envio_uart_4             ; algo_3_final:inst|state.incremento_indice        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.851      ;
; 0.594 ; UART_RX:inst1|r_RX_Byte[3]                       ; uart_algo:inst4|reg_data[3]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.861      ;
; 0.600 ; algo_3_final:inst|indice[4]                      ; algo_3_final:inst|dir_mem_3[4]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.867      ;
; 0.601 ; UART_RX:inst1|r_RX_Byte[4]                       ; uart_algo:inst4|reg_data[4]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.868      ;
; 0.609 ; UART_RX:inst1|r_RX_Byte[2]                       ; uart_algo:inst4|reg_data[2]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.876      ;
; 0.613 ; UART_RX:inst1|r_RX_Byte[0]                       ; uart_algo:inst4|reg_data[0]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.880      ;
; 0.613 ; UART_RX:inst1|r_Clk_Count[4]                     ; UART_RX:inst1|r_SM_Main.s_Cleanup                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.880      ;
; 0.619 ; uart_algo:inst4|pix_count_int[14]                ; algo_3_final:inst|pix_count_anterior[14]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.886      ;
; 0.620 ; UART_RX:inst1|r_RX_Data                          ; UART_RX:inst1|r_SM_Main.s_Idle                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.886      ;
; 0.623 ; UART_RX:inst1|r_Clk_Count[2]                     ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.890      ;
; 0.630 ; algo_3_final:inst|state.escritura_erase_1        ; algo_3_final:inst|state.escritura_erase_2        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.897      ;
; 0.632 ; algo_3_final:inst|cuenta_pixel[3]                ; algo_3_final:inst|cuenta_pixel[3]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.899      ;
; 0.634 ; algo_3_final:inst|cuenta_pixel[10]               ; algo_3_final:inst|cuenta_pixel[10]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.901      ;
; 0.635 ; algo_3_final:inst|cuenta_pixel[7]                ; algo_3_final:inst|cuenta_pixel[7]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.636 ; uart_tx:inst9|data_to_send[4]                    ; uart_tx:inst9|data_to_send[3]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.638 ; algo_3_final:inst|cuenta_pixel[4]                ; algo_3_final:inst|cuenta_pixel[4]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.639 ; uart_tx:inst9|data_to_send[2]                    ; uart_tx:inst9|data_to_send[1]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.641 ; uart_tx:inst9|cycle_counter[1]                   ; uart_tx:inst9|cycle_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.907      ;
; 0.642 ; uart_tx:inst9|cycle_counter[3]                   ; uart_tx:inst9|cycle_counter[3]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; UART_RX:inst1|r_Clk_Count[1]                     ; UART_RX:inst1|r_Clk_Count[1]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.909      ;
; 0.647 ; uart_tx:inst9|cycle_counter[2]                   ; uart_tx:inst9|cycle_counter[2]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.913      ;
; 0.653 ; uart_tx:inst9|cycle_counter[4]                   ; uart_tx:inst9|cycle_counter[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.919      ;
; 0.654 ; uart_algo:inst4|pix_count_int[9]                 ; uart_algo:inst4|pix_count_int[9]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; algo_3_final:inst|eventos[4]                     ; algo_3_final:inst|eventos[4]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; uart_tx:inst9|data_to_send[3]                    ; uart_tx:inst9|data_to_send[2]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; uart_tx:inst9|cycle_counter[5]                   ; uart_tx:inst9|cycle_counter[5]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; algo_3_final:inst|eventos[6]                     ; algo_3_final:inst|eventos[6]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; algo_3_final:inst|eventos[1]                     ; algo_3_final:inst|eventos[1]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; algo_3_final:inst|eventos[2]                     ; algo_3_final:inst|eventos[2]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; uart_tx:inst9|data_to_send[5]                    ; uart_tx:inst9|data_to_send[4]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; uart_tx:inst9|data_to_send[6]                    ; uart_tx:inst9|data_to_send[5]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; algo_3_final:inst|eventos[7]                     ; algo_3_final:inst|eventos[7]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 164.37 MHz ; 164.37 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.084 ; -1040.924         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.353 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -494.065                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.084 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 6.009      ;
; -5.080 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.077     ; 6.002      ;
; -5.013 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.938      ;
; -4.993 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.916      ;
; -4.984 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.909      ;
; -4.982 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.905      ;
; -4.947 ; algo_3_final:inst|reg_anterior[2]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.872      ;
; -4.941 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.866      ;
; -4.933 ; algo_3_final:inst|reg_anterior[6]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.858      ;
; -4.930 ; algo_3_final:inst|reg_ancho_1[3]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.075     ; 5.854      ;
; -4.930 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.853      ;
; -4.930 ; algo_3_final:inst|reg_ancho_3[7]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.855      ;
; -4.918 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.841      ;
; -4.882 ; algo_3_final:inst|reg_ancho_1[1]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.805      ;
; -4.857 ; algo_3_final:inst|reg_ancho_3[2]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.782      ;
; -4.840 ; algo_3_final:inst|reg_ancho_3[1]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.765      ;
; -4.834 ; algo_3_final:inst|reg_anterior[3]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.759      ;
; -4.820 ; algo_3_final:inst|reg_ancho_1[5]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.075     ; 5.744      ;
; -4.806 ; algo_3_final:inst|reg_ancho_3[8]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.731      ;
; -4.799 ; algo_3_final:inst|reg_ancho_2[2]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.722      ;
; -4.780 ; algo_3_final:inst|reg_ancho_1[4]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.075     ; 5.704      ;
; -4.773 ; algo_3_final:inst|reg_ancho_3[9]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.698      ;
; -4.770 ; algo_3_final:inst|reg_anterior[9]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.695      ;
; -4.752 ; algo_3_final:inst|reg_ancho_2[7]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.675      ;
; -4.751 ; algo_3_final:inst|reg_ancho_2[5]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.674      ;
; -4.742 ; algo_3_final:inst|reg_ancho_3[4]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.667      ;
; -4.740 ; algo_3_final:inst|reg_ancho_3[3]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.665      ;
; -4.709 ; algo_3_final:inst|reg_ancho_1[6]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.075     ; 5.633      ;
; -4.706 ; algo_3_final:inst|reg_anterior[5]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.631      ;
; -4.672 ; algo_3_final:inst|reg_ancho_2[4]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.595      ;
; -4.609 ; algo_3_final:inst|reg_anterior[7]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.534      ;
; -4.605 ; algo_3_final:inst|reg_ancho_3[5]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.530      ;
; -4.603 ; algo_3_final:inst|reg_ancho_3[6]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.528      ;
; -4.598 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_anterior[3]                                                              ; clk          ; clk         ; 1.000        ; -0.376     ; 5.221      ;
; -4.594 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_3[3]                                                               ; clk          ; clk         ; 1.000        ; -0.376     ; 5.217      ;
; -4.565 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_ancho_1[2]                                                               ; clk          ; clk         ; 1.000        ; -0.374     ; 5.190      ;
; -4.561 ; algo_3_final:inst|reg_ancho_2[6]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.484      ;
; -4.540 ; algo_3_final:inst|reg_ancho_1[7]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.463      ;
; -4.521 ; algo_3_final:inst|reg_ancho_2[9]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.444      ;
; -4.515 ; algo_3_final:inst|reg_ancho_3[10]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.440      ;
; -4.444 ; algo_3_final:inst|reg_ancho_2[8]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.367      ;
; -4.435 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.360      ;
; -4.433 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.358      ;
; -4.431 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.356      ;
; -4.430 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.355      ;
; -4.430 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.077     ; 5.352      ;
; -4.429 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.077     ; 5.351      ;
; -4.428 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.353      ;
; -4.427 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.077     ; 5.349      ;
; -4.426 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.077     ; 5.348      ;
; -4.425 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.077     ; 5.347      ;
; -4.423 ; algo_3_final:inst|reg_ancho_1[8]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.346      ;
; -4.420 ; algo_3_final:inst|reg_ancho_1[9]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.343      ;
; -4.395 ; algo_3_final:inst|reg_anterior[8]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.320      ;
; -4.364 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.289      ;
; -4.362 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.287      ;
; -4.360 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.285      ;
; -4.359 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.284      ;
; -4.357 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.282      ;
; -4.344 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_anterior[5]                                                              ; clk          ; clk         ; 1.000        ; -0.376     ; 4.967      ;
; -4.343 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_3[5]                                                               ; clk          ; clk         ; 1.000        ; -0.376     ; 4.966      ;
; -4.343 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.266      ;
; -4.342 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.265      ;
; -4.340 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.263      ;
; -4.339 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.262      ;
; -4.338 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.261      ;
; -4.335 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.260      ;
; -4.333 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.258      ;
; -4.332 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[2]                                                           ; clk          ; clk         ; 1.000        ; 0.269      ; 5.600      ;
; -4.332 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.255      ;
; -4.331 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[2]                                                           ; clk          ; clk         ; 1.000        ; 0.272      ; 5.602      ;
; -4.331 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.256      ;
; -4.331 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.254      ;
; -4.330 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.255      ;
; -4.329 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.252      ;
; -4.328 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.253      ;
; -4.328 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.251      ;
; -4.327 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 5.250      ;
; -4.325 ; algo_3_final:inst|state.escritura_1                                                     ; ram:inst7|altsyncram:mem_rtl_0|altsyncram_og81:auto_generated|ram_block1a12~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 5.591      ;
; -4.324 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_3[4]                                                               ; clk          ; clk         ; 1.000        ; -0.376     ; 4.947      ;
; -4.324 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_ancho_2[2]                                                               ; clk          ; clk         ; 1.000        ; -0.374     ; 4.949      ;
; -4.310 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_anterior[1]                                                              ; clk          ; clk         ; 1.000        ; -0.375     ; 4.934      ;
; -4.310 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_ancho_3[1]                                                               ; clk          ; clk         ; 1.000        ; -0.375     ; 4.934      ;
; -4.298 ; algo_3_final:inst|reg_anterior[2]                                                       ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.223      ;
; -4.297 ; algo_3_final:inst|state.escritura_1                                                     ; ram:inst7|altsyncram:mem_rtl_0|altsyncram_og81:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.232      ; 5.559      ;
; -4.296 ; algo_3_final:inst|reg_anterior[2]                                                       ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.221      ;
; -4.294 ; algo_3_final:inst|reg_anterior[2]                                                       ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.219      ;
; -4.293 ; algo_3_final:inst|reg_anterior[2]                                                       ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.218      ;
; -4.292 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.217      ;
; -4.291 ; algo_3_final:inst|reg_anterior[2]                                                       ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.216      ;
; -4.290 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.215      ;
; -4.289 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_ancho_1[1]                                                               ; clk          ; clk         ; 1.000        ; -0.374     ; 4.914      ;
; -4.288 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.213      ;
; -4.287 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.212      ;
; -4.285 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.210      ;
; -4.284 ; algo_3_final:inst|reg_anterior[6]                                                       ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.209      ;
; -4.282 ; algo_3_final:inst|reg_anterior[6]                                                       ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.207      ;
; -4.281 ; algo_3_final:inst|reg_ancho_3[7]                                                        ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.206      ;
; -4.280 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_3[6]                                                               ; clk          ; clk         ; 1.000        ; -0.376     ; 4.903      ;
; -4.280 ; algo_3_final:inst|reg_anterior[6]                                                       ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 5.205      ;
+--------+-----------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; algo_3_final:inst|eventos[0]                     ; algo_3_final:inst|eventos[0]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; uart_tx:inst9|data_to_send[7]                    ; uart_tx:inst9|data_to_send[7]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.switch                   ; algo_3_final:inst|state.switch                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|fsm_state.FSM_STOP                 ; uart_tx:inst9|fsm_state.FSM_STOP                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|bit_counter[0]                     ; uart_tx:inst9|bit_counter[0]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|bit_counter[2]                     ; uart_tx:inst9|bit_counter[2]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|bit_counter[3]                     ; uart_tx:inst9|bit_counter[3]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|bit_counter[1]                     ; uart_tx:inst9|bit_counter[1]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|fsm_state.FSM_SEND                 ; uart_tx:inst9|fsm_state.FSM_SEND                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|fsm_state.FSM_START                ; uart_tx:inst9|fsm_state.FSM_START                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.envio_mem_8              ; algo_3_final:inst|state.envio_mem_8              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.envio_mem_10             ; algo_3_final:inst|state.envio_mem_10             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.envio_mem_4              ; algo_3_final:inst|state.envio_mem_4              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.envio_uart_2             ; algo_3_final:inst|state.envio_uart_2             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.envio_uart_4             ; algo_3_final:inst|state.envio_uart_4             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.envio_mem_2              ; algo_3_final:inst|state.envio_mem_2              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.lectura_cantidad_energia ; algo_3_final:inst|state.lectura_cantidad_energia ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.lectura_anterior         ; algo_3_final:inst|state.lectura_anterior         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.lectura_ancho_2          ; algo_3_final:inst|state.lectura_ancho_2          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.lectura_ancho_1          ; algo_3_final:inst|state.lectura_ancho_1          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.lectura_ancho_3          ; algo_3_final:inst|state.lectura_ancho_3          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.envio_mem_6              ; algo_3_final:inst|state.envio_mem_6              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[1]                 ; algo_3_final:inst|dir_energia[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[5]                 ; algo_3_final:inst|dir_energia[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[7]                 ; algo_3_final:inst|dir_energia[7]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[10]                ; algo_3_final:inst|dir_energia[10]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[9]                 ; algo_3_final:inst|dir_energia[9]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[8]                 ; algo_3_final:inst|dir_energia[8]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[6]                 ; algo_3_final:inst|dir_energia[6]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[4]                 ; algo_3_final:inst|dir_energia[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[3]                 ; algo_3_final:inst|dir_energia[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[2]                 ; algo_3_final:inst|dir_energia[2]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[0]                 ; algo_3_final:inst|dir_energia[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|ignorar_ancho_1                ; algo_3_final:inst|ignorar_ancho_1                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|ignorar_anterior               ; algo_3_final:inst|ignorar_anterior               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[2]                       ; UART_RX:inst1|r_RX_Byte[2]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[0]                       ; UART_RX:inst1|r_RX_Byte[0]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[1]                       ; UART_RX:inst1|r_RX_Byte[1]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[3]                       ; UART_RX:inst1|r_RX_Byte[3]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[4]                       ; UART_RX:inst1|r_RX_Byte[4]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[6]                       ; UART_RX:inst1|r_RX_Byte[6]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[5]                       ; UART_RX:inst1|r_RX_Byte[5]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[7]                       ; UART_RX:inst1|r_RX_Byte[7]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_DV                            ; UART_RX:inst1|r_RX_DV                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_SM_Main.s_Idle                   ; UART_RX:inst1|r_SM_Main.s_Idle                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits           ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit            ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_Bit_Index[2]                     ; UART_RX:inst1|r_Bit_Index[2]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_Bit_Index[1]                     ; UART_RX:inst1|r_Bit_Index[1]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_Bit_Index[0]                     ; UART_RX:inst1|r_Bit_Index[0]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.364 ; uart_algo:inst4|state                            ; uart_algo:inst4|state                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.608      ;
; 0.397 ; UART_RX:inst1|r_RX_Byte[6]                       ; uart_algo:inst4|reg_data[6]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.640      ;
; 0.398 ; UART_RX:inst1|r_RX_Data_R                        ; UART_RX:inst1|r_RX_Data                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.641      ;
; 0.399 ; algo_3_final:inst|eventos[10]                    ; algo_3_final:inst|eventos[10]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.643      ;
; 0.405 ; uart_tx:inst9|fsm_state.FSM_STOP                 ; uart_tx:inst9|fsm_state.FSM_IDLE                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.648      ;
; 0.406 ; algo_3_final:inst|state.escritura_erase_2        ; algo_3_final:inst|state.erase                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.649      ;
; 0.407 ; uart_algo:inst4|pix_count_int[19]                ; uart_algo:inst4|pix_count_int[19]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.650      ;
; 0.411 ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; UART_RX:inst1|r_RX_DV                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.654      ;
; 0.418 ; uart_tx:inst9|fsm_state.FSM_START                ; uart_tx:inst9|fsm_state.FSM_SEND                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.661      ;
; 0.423 ; algo_3_final:inst|state.dir_ancho_1              ; algo_3_final:inst|state.lectura_ancho_1          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.666      ;
; 0.423 ; algo_3_final:inst|state.dir_ancho_3              ; algo_3_final:inst|state.lectura_ancho_3          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.666      ;
; 0.427 ; UART_RX:inst1|r_Clk_Count[4]                     ; UART_RX:inst1|r_Clk_Count[4]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.670      ;
; 0.427 ; uart_tx:inst9|bit_counter[0]                     ; uart_tx:inst9|bit_counter[1]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.670      ;
; 0.507 ; uart_tx:inst9|data_to_send[7]                    ; uart_tx:inst9|data_to_send[6]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.750      ;
; 0.509 ; uart_tx:inst9|data_to_send[1]                    ; uart_tx:inst9|data_to_send[0]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.752      ;
; 0.516 ; algo_3_final:inst|state.envio_uart_2             ; algo_3_final:inst|state.envio_uart_3             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.531 ; algo_3_final:inst|indice[1]                      ; algo_3_final:inst|dir_mem_3[1]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.773      ;
; 0.535 ; algo_3_final:inst|state.envio_uart_4             ; algo_3_final:inst|state.incremento_indice        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.778      ;
; 0.541 ; UART_RX:inst1|r_RX_Byte[3]                       ; uart_algo:inst4|reg_data[3]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.785      ;
; 0.550 ; algo_3_final:inst|indice[4]                      ; algo_3_final:inst|dir_mem_3[4]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.792      ;
; 0.550 ; UART_RX:inst1|r_RX_Byte[4]                       ; uart_algo:inst4|reg_data[4]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.793      ;
; 0.559 ; UART_RX:inst1|r_RX_Byte[2]                       ; uart_algo:inst4|reg_data[2]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.803      ;
; 0.561 ; UART_RX:inst1|r_RX_Byte[0]                       ; uart_algo:inst4|reg_data[0]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.805      ;
; 0.565 ; UART_RX:inst1|r_Clk_Count[4]                     ; UART_RX:inst1|r_SM_Main.s_Cleanup                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.809      ;
; 0.574 ; uart_algo:inst4|pix_count_int[14]                ; algo_3_final:inst|pix_count_anterior[14]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.817      ;
; 0.574 ; UART_RX:inst1|r_RX_Data                          ; UART_RX:inst1|r_SM_Main.s_Idle                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.817      ;
; 0.576 ; algo_3_final:inst|state.escritura_erase_1        ; algo_3_final:inst|state.escritura_erase_2        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.819      ;
; 0.578 ; UART_RX:inst1|r_Clk_Count[2]                     ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.822      ;
; 0.579 ; algo_3_final:inst|cuenta_pixel[10]               ; algo_3_final:inst|cuenta_pixel[10]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.822      ;
; 0.579 ; algo_3_final:inst|cuenta_pixel[3]                ; algo_3_final:inst|cuenta_pixel[3]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.822      ;
; 0.582 ; uart_tx:inst9|data_to_send[4]                    ; uart_tx:inst9|data_to_send[3]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.582 ; algo_3_final:inst|cuenta_pixel[7]                ; algo_3_final:inst|cuenta_pixel[7]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.584 ; algo_3_final:inst|cuenta_pixel[4]                ; algo_3_final:inst|cuenta_pixel[4]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.585 ; uart_tx:inst9|data_to_send[2]                    ; uart_tx:inst9|data_to_send[1]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; uart_tx:inst9|cycle_counter[1]                   ; uart_tx:inst9|cycle_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.587 ; uart_tx:inst9|cycle_counter[3]                   ; uart_tx:inst9|cycle_counter[3]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; UART_RX:inst1|r_Clk_Count[1]                     ; UART_RX:inst1|r_Clk_Count[1]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.591 ; uart_tx:inst9|cycle_counter[2]                   ; uart_tx:inst9|cycle_counter[2]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.834      ;
; 0.596 ; uart_tx:inst9|cycle_counter[4]                   ; uart_tx:inst9|cycle_counter[4]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.839      ;
; 0.598 ; algo_3_final:inst|eventos[4]                     ; algo_3_final:inst|eventos[4]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; uart_algo:inst4|pix_count_int[9]                 ; uart_algo:inst4|pix_count_int[9]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; uart_tx:inst9|cycle_counter[5]                   ; uart_tx:inst9|cycle_counter[5]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; algo_3_final:inst|eventos[6]                     ; algo_3_final:inst|eventos[6]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; algo_3_final:inst|eventos[1]                     ; algo_3_final:inst|eventos[1]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; algo_3_final:inst|eventos[7]                     ; algo_3_final:inst|eventos[7]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.844      ;
; 0.601 ; algo_3_final:inst|eventos[2]                     ; algo_3_final:inst|eventos[2]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; algo_3_final:inst|eventos[0]                     ; algo_3_final:inst|eventos[1]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.603 ; algo_3_final:inst|eventos[3]                     ; algo_3_final:inst|eventos[3]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; algo_3_final:inst|eventos[8]                     ; algo_3_final:inst|eventos[8]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.328 ; -397.959          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -372.040                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                   ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.328 ; algo_3_final:inst|reg_ancho_1[0]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 3.271      ;
; -2.303 ; algo_3_final:inst|reg_ancho_2[1]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 3.246      ;
; -2.299 ; algo_3_final:inst|reg_ancho_2[3]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 3.242      ;
; -2.251 ; algo_3_final:inst|reg_ancho_2[0]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 3.194      ;
; -2.241 ; algo_3_final:inst|reg_ancho_1[2]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 3.184      ;
; -2.235 ; algo_3_final:inst|reg_anterior[0]   ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.179      ;
; -2.230 ; algo_3_final:inst|reg_ancho_3[0]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.174      ;
; -2.217 ; algo_3_final:inst|reg_ancho_1[3]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.161      ;
; -2.217 ; algo_3_final:inst|reg_ancho_1[1]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 3.160      ;
; -2.212 ; algo_3_final:inst|reg_anterior[1]   ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.156      ;
; -2.205 ; algo_3_final:inst|reg_anterior[4]   ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.149      ;
; -2.185 ; algo_3_final:inst|reg_ancho_2[2]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 3.128      ;
; -2.183 ; algo_3_final:inst|reg_anterior[2]   ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.127      ;
; -2.163 ; algo_3_final:inst|reg_anterior[6]   ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.107      ;
; -2.162 ; algo_3_final:inst|reg_ancho_2[7]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 3.105      ;
; -2.158 ; algo_3_final:inst|reg_ancho_2[5]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 3.101      ;
; -2.157 ; algo_3_final:inst|reg_ancho_1[4]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.101      ;
; -2.152 ; algo_3_final:inst|reg_ancho_1[5]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.096      ;
; -2.150 ; algo_3_final:inst|reg_anterior[3]   ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.094      ;
; -2.133 ; algo_3_final:inst|reg_ancho_3[1]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.077      ;
; -2.118 ; algo_3_final:inst|reg_ancho_3[7]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.062      ;
; -2.117 ; algo_3_final:inst|reg_anterior[9]   ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.061      ;
; -2.110 ; algo_3_final:inst|reg_ancho_2[4]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 3.053      ;
; -2.105 ; algo_3_final:inst|reg_ancho_1[6]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.049      ;
; -2.091 ; algo_3_final:inst|reg_ancho_3[2]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.035      ;
; -2.074 ; algo_3_final:inst|reg_anterior[5]   ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.018      ;
; -2.074 ; algo_3_final:inst|reg_ancho_3[3]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.018      ;
; -2.070 ; algo_3_final:inst|reg_ancho_3[8]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 3.014      ;
; -2.041 ; algo_3_final:inst|reg_ancho_2[6]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.984      ;
; -2.035 ; algo_3_final:inst|reg_ancho_3[9]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.979      ;
; -2.025 ; algo_3_final:inst|reg_ancho_2[9]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.968      ;
; -2.023 ; algo_3_final:inst|reg_ancho_3[4]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.967      ;
; -2.017 ; algo_3_final:inst|reg_anterior[7]   ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.961      ;
; -2.015 ; algo_3_final:inst|reg_ancho_1[7]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.958      ;
; -1.998 ; algo_3_final:inst|reg_ancho_1[0]    ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.941      ;
; -1.995 ; algo_3_final:inst|reg_ancho_1[0]    ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.938      ;
; -1.994 ; algo_3_final:inst|reg_ancho_1[0]    ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.937      ;
; -1.994 ; algo_3_final:inst|reg_ancho_3[5]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.938      ;
; -1.993 ; algo_3_final:inst|reg_ancho_1[0]    ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.936      ;
; -1.991 ; algo_3_final:inst|reg_ancho_1[0]    ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.934      ;
; -1.973 ; algo_3_final:inst|reg_ancho_2[8]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.916      ;
; -1.973 ; algo_3_final:inst|reg_ancho_2[1]    ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.916      ;
; -1.970 ; algo_3_final:inst|reg_ancho_2[1]    ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.913      ;
; -1.969 ; algo_3_final:inst|reg_ancho_2[1]    ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.912      ;
; -1.969 ; algo_3_final:inst|reg_ancho_2[3]    ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.912      ;
; -1.968 ; algo_3_final:inst|reg_ancho_2[1]    ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.911      ;
; -1.966 ; algo_3_final:inst|reg_ancho_2[1]    ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.909      ;
; -1.966 ; algo_3_final:inst|reg_ancho_2[3]    ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.909      ;
; -1.965 ; algo_3_final:inst|reg_ancho_2[3]    ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.908      ;
; -1.964 ; algo_3_final:inst|reg_ancho_2[3]    ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.907      ;
; -1.962 ; algo_3_final:inst|reg_ancho_2[3]    ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.905      ;
; -1.956 ; algo_3_final:inst|reg_ancho_1[8]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.899      ;
; -1.950 ; algo_3_final:inst|reg_ancho_1[0]    ; algo_3_final:inst|data_a_escribir[2]                                                           ; clk          ; clk         ; 1.000        ; 0.135      ; 3.072      ;
; -1.946 ; algo_3_final:inst|reg_ancho_1[9]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.889      ;
; -1.940 ; algo_3_final:inst|reg_ancho_3[6]    ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.884      ;
; -1.930 ; algo_3_final:inst|state.escritura_1 ; ram:inst7|altsyncram:mem_rtl_0|altsyncram_og81:auto_generated|ram_block1a12~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.126      ; 3.065      ;
; -1.925 ; algo_3_final:inst|reg_ancho_2[1]    ; algo_3_final:inst|data_a_escribir[2]                                                           ; clk          ; clk         ; 1.000        ; 0.135      ; 3.047      ;
; -1.924 ; algo_3_final:inst|reg_ancho_3[10]   ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.868      ;
; -1.921 ; algo_3_final:inst|reg_ancho_2[0]    ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.864      ;
; -1.921 ; algo_3_final:inst|reg_ancho_2[3]    ; algo_3_final:inst|data_a_escribir[2]                                                           ; clk          ; clk         ; 1.000        ; 0.135      ; 3.043      ;
; -1.918 ; algo_3_final:inst|reg_ancho_2[0]    ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.861      ;
; -1.917 ; algo_3_final:inst|reg_ancho_2[0]    ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.860      ;
; -1.916 ; algo_3_final:inst|state.escritura_1 ; ram:inst7|altsyncram:mem_rtl_0|altsyncram_og81:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.123      ; 3.048      ;
; -1.916 ; algo_3_final:inst|reg_ancho_2[0]    ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.859      ;
; -1.914 ; algo_3_final:inst|reg_ancho_2[0]    ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.857      ;
; -1.911 ; algo_3_final:inst|reg_ancho_1[2]    ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.854      ;
; -1.908 ; algo_3_final:inst|reg_ancho_1[2]    ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.851      ;
; -1.907 ; algo_3_final:inst|reg_ancho_1[2]    ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.850      ;
; -1.906 ; algo_3_final:inst|reg_ancho_1[2]    ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.849      ;
; -1.905 ; algo_3_final:inst|reg_anterior[0]   ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.849      ;
; -1.904 ; algo_3_final:inst|reg_ancho_1[2]    ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.847      ;
; -1.902 ; algo_3_final:inst|reg_anterior[0]   ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.846      ;
; -1.901 ; algo_3_final:inst|reg_anterior[0]   ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.845      ;
; -1.900 ; algo_3_final:inst|reg_anterior[0]   ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.844      ;
; -1.900 ; algo_3_final:inst|reg_ancho_3[0]    ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.844      ;
; -1.898 ; algo_3_final:inst|reg_anterior[0]   ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.842      ;
; -1.897 ; algo_3_final:inst|reg_ancho_3[0]    ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.841      ;
; -1.896 ; algo_3_final:inst|reg_ancho_3[0]    ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.840      ;
; -1.895 ; algo_3_final:inst|reg_ancho_3[0]    ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.839      ;
; -1.893 ; algo_3_final:inst|reg_ancho_3[0]    ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.837      ;
; -1.890 ; algo_3_final:inst|reg_anterior[8]   ; algo_3_final:inst|data_a_escribir[0]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.834      ;
; -1.887 ; algo_3_final:inst|reg_ancho_1[3]    ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.831      ;
; -1.887 ; algo_3_final:inst|reg_ancho_1[1]    ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.830      ;
; -1.884 ; algo_3_final:inst|reg_ancho_1[3]    ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.828      ;
; -1.884 ; algo_3_final:inst|reg_ancho_1[1]    ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.827      ;
; -1.883 ; algo_3_final:inst|reg_ancho_1[3]    ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.827      ;
; -1.883 ; algo_3_final:inst|reg_ancho_1[1]    ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.826      ;
; -1.882 ; algo_3_final:inst|reg_ancho_1[3]    ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.826      ;
; -1.882 ; algo_3_final:inst|reg_ancho_1[1]    ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.825      ;
; -1.882 ; algo_3_final:inst|reg_anterior[1]   ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.826      ;
; -1.880 ; algo_3_final:inst|reg_ancho_1[3]    ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.824      ;
; -1.880 ; algo_3_final:inst|reg_ancho_1[1]    ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.823      ;
; -1.879 ; algo_3_final:inst|reg_anterior[1]   ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.823      ;
; -1.878 ; algo_3_final:inst|reg_anterior[1]   ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.822      ;
; -1.877 ; algo_3_final:inst|reg_anterior[1]   ; algo_3_final:inst|data_a_escribir[8]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.821      ;
; -1.875 ; algo_3_final:inst|reg_anterior[4]   ; algo_3_final:inst|data_a_escribir[5]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.819      ;
; -1.875 ; algo_3_final:inst|reg_anterior[1]   ; algo_3_final:inst|data_a_escribir[3]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.819      ;
; -1.873 ; algo_3_final:inst|reg_ancho_2[0]    ; algo_3_final:inst|data_a_escribir[2]                                                           ; clk          ; clk         ; 1.000        ; 0.135      ; 2.995      ;
; -1.872 ; algo_3_final:inst|reg_anterior[4]   ; algo_3_final:inst|data_a_escribir[1]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.816      ;
; -1.871 ; algo_3_final:inst|reg_anterior[4]   ; algo_3_final:inst|data_a_escribir[4]                                                           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.815      ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; uart_tx:inst9|data_to_send[7]                    ; uart_tx:inst9|data_to_send[7]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.switch                   ; algo_3_final:inst|state.switch                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst9|fsm_state.FSM_STOP                 ; uart_tx:inst9|fsm_state.FSM_STOP                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst9|bit_counter[0]                     ; uart_tx:inst9|bit_counter[0]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst9|bit_counter[2]                     ; uart_tx:inst9|bit_counter[2]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst9|bit_counter[3]                     ; uart_tx:inst9|bit_counter[3]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst9|bit_counter[1]                     ; uart_tx:inst9|bit_counter[1]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst9|fsm_state.FSM_SEND                 ; uart_tx:inst9|fsm_state.FSM_SEND                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst9|fsm_state.FSM_START                ; uart_tx:inst9|fsm_state.FSM_START                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.envio_uart_4             ; algo_3_final:inst|state.envio_uart_4             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.envio_mem_2              ; algo_3_final:inst|state.envio_mem_2              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.lectura_cantidad_energia ; algo_3_final:inst|state.lectura_cantidad_energia ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.lectura_anterior         ; algo_3_final:inst|state.lectura_anterior         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.lectura_ancho_2          ; algo_3_final:inst|state.lectura_ancho_2          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.envio_mem_6              ; algo_3_final:inst|state.envio_mem_6              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|dir_energia[1]                 ; algo_3_final:inst|dir_energia[1]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|dir_energia[5]                 ; algo_3_final:inst|dir_energia[5]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|dir_energia[7]                 ; algo_3_final:inst|dir_energia[7]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|dir_energia[6]                 ; algo_3_final:inst|dir_energia[6]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|dir_energia[4]                 ; algo_3_final:inst|dir_energia[4]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|dir_energia[2]                 ; algo_3_final:inst|dir_energia[2]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|dir_energia[0]                 ; algo_3_final:inst|dir_energia[0]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|eventos[0]                     ; algo_3_final:inst|eventos[0]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|ignorar_ancho_1                ; algo_3_final:inst|ignorar_ancho_1                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|ignorar_anterior               ; algo_3_final:inst|ignorar_anterior               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_RX_Byte[2]                       ; UART_RX:inst1|r_RX_Byte[2]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_RX_Byte[0]                       ; UART_RX:inst1|r_RX_Byte[0]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_RX_Byte[1]                       ; UART_RX:inst1|r_RX_Byte[1]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_RX_Byte[3]                       ; UART_RX:inst1|r_RX_Byte[3]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_RX_Byte[5]                       ; UART_RX:inst1|r_RX_Byte[5]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_RX_Byte[7]                       ; UART_RX:inst1|r_RX_Byte[7]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_RX_DV                            ; UART_RX:inst1|r_RX_DV                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_SM_Main.s_Idle                   ; UART_RX:inst1|r_SM_Main.s_Idle                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits           ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit            ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_Bit_Index[0]                     ; UART_RX:inst1|r_Bit_Index[0]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; algo_3_final:inst|state.envio_mem_8              ; algo_3_final:inst|state.envio_mem_8              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|state.envio_mem_10             ; algo_3_final:inst|state.envio_mem_10             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|state.envio_mem_4              ; algo_3_final:inst|state.envio_mem_4              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|state.envio_uart_2             ; algo_3_final:inst|state.envio_uart_2             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|state.lectura_ancho_1          ; algo_3_final:inst|state.lectura_ancho_1          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|state.lectura_ancho_3          ; algo_3_final:inst|state.lectura_ancho_3          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|dir_energia[10]                ; algo_3_final:inst|dir_energia[10]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|dir_energia[9]                 ; algo_3_final:inst|dir_energia[9]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|dir_energia[8]                 ; algo_3_final:inst|dir_energia[8]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|dir_energia[3]                 ; algo_3_final:inst|dir_energia[3]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_RX_Byte[4]                       ; UART_RX:inst1|r_RX_Byte[4]                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_RX_Byte[6]                       ; UART_RX:inst1|r_RX_Byte[6]                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_Bit_Index[2]                     ; UART_RX:inst1|r_Bit_Index[2]                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_Bit_Index[1]                     ; UART_RX:inst1|r_Bit_Index[1]                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.188 ; uart_algo:inst4|state                            ; uart_algo:inst4|state                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; UART_RX:inst1|r_RX_Byte[6]                       ; uart_algo:inst4|reg_data[6]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; UART_RX:inst1|r_RX_Data_R                        ; UART_RX:inst1|r_RX_Data                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.316      ;
; 0.198 ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; UART_RX:inst1|r_RX_DV                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.324      ;
; 0.199 ; algo_3_final:inst|eventos[10]                    ; algo_3_final:inst|eventos[10]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.325      ;
; 0.201 ; uart_tx:inst9|fsm_state.FSM_START                ; uart_tx:inst9|fsm_state.FSM_SEND                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.327      ;
; 0.203 ; uart_algo:inst4|pix_count_int[19]                ; uart_algo:inst4|pix_count_int[19]                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.329      ;
; 0.204 ; algo_3_final:inst|state.dir_ancho_3              ; algo_3_final:inst|state.lectura_ancho_3          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.329      ;
; 0.205 ; algo_3_final:inst|state.dir_ancho_1              ; algo_3_final:inst|state.lectura_ancho_1          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.330      ;
; 0.207 ; uart_tx:inst9|fsm_state.FSM_STOP                 ; uart_tx:inst9|fsm_state.FSM_IDLE                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.333      ;
; 0.207 ; algo_3_final:inst|state.escritura_erase_2        ; algo_3_final:inst|state.erase                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.333      ;
; 0.217 ; UART_RX:inst1|r_Clk_Count[4]                     ; UART_RX:inst1|r_Clk_Count[4]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.343      ;
; 0.217 ; uart_tx:inst9|bit_counter[0]                     ; uart_tx:inst9|bit_counter[1]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.343      ;
; 0.247 ; uart_tx:inst9|data_to_send[7]                    ; uart_tx:inst9|data_to_send[6]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.373      ;
; 0.249 ; uart_tx:inst9|data_to_send[1]                    ; uart_tx:inst9|data_to_send[0]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.375      ;
; 0.253 ; algo_3_final:inst|state.envio_uart_2             ; algo_3_final:inst|state.envio_uart_3             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.378      ;
; 0.255 ; UART_RX:inst1|r_RX_Byte[3]                       ; uart_algo:inst4|reg_data[3]                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.381      ;
; 0.261 ; algo_3_final:inst|indice[1]                      ; algo_3_final:inst|dir_mem_3[1]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.386      ;
; 0.261 ; UART_RX:inst1|r_RX_Byte[2]                       ; uart_algo:inst4|reg_data[2]                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.387      ;
; 0.263 ; algo_3_final:inst|state.envio_uart_4             ; algo_3_final:inst|state.incremento_indice        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; UART_RX:inst1|r_RX_Byte[0]                       ; uart_algo:inst4|reg_data[0]                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.389      ;
; 0.264 ; UART_RX:inst1|r_RX_Byte[4]                       ; uart_algo:inst4|reg_data[4]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.389      ;
; 0.268 ; UART_RX:inst1|r_Clk_Count[4]                     ; UART_RX:inst1|r_SM_Main.s_Cleanup                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.394      ;
; 0.271 ; algo_3_final:inst|indice[4]                      ; algo_3_final:inst|dir_mem_3[4]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.396      ;
; 0.271 ; uart_algo:inst4|pix_count_int[14]                ; algo_3_final:inst|pix_count_anterior[14]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.398      ;
; 0.278 ; UART_RX:inst1|r_RX_Data                          ; UART_RX:inst1|r_SM_Main.s_Idle                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.404      ;
; 0.279 ; algo_3_final:inst|state.escritura_erase_1        ; algo_3_final:inst|state.escritura_erase_2        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.405      ;
; 0.280 ; UART_RX:inst1|r_Clk_Count[2]                     ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.406      ;
; 0.285 ; uart_algo:inst4|pix_count_int[12]                ; algo_3_final:inst|pix_count_anterior[12]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.411      ;
; 0.287 ; algo_3_final:inst|cuenta_pixel[3]                ; algo_3_final:inst|cuenta_pixel[3]                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.413      ;
; 0.288 ; uart_tx:inst9|data_to_send[4]                    ; uart_tx:inst9|data_to_send[3]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; algo_3_final:inst|cuenta_pixel[10]               ; algo_3_final:inst|cuenta_pixel[10]               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; algo_3_final:inst|cuenta_pixel[7]                ; algo_3_final:inst|cuenta_pixel[7]                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.289 ; algo_3_final:inst|cuenta_pixel[4]                ; algo_3_final:inst|cuenta_pixel[4]                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.290 ; uart_tx:inst9|data_to_send[2]                    ; uart_tx:inst9|data_to_send[1]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.291 ; uart_tx:inst9|cycle_counter[1]                   ; uart_tx:inst9|cycle_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; UART_RX:inst1|r_Clk_Count[1]                     ; UART_RX:inst1|r_Clk_Count[1]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; uart_tx:inst9|cycle_counter[3]                   ; uart_tx:inst9|cycle_counter[3]                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.295 ; uart_tx:inst9|cycle_counter[2]                   ; uart_tx:inst9|cycle_counter[2]                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.421      ;
; 0.296 ; uart_tx:inst9|data_to_send[3]                    ; uart_tx:inst9|data_to_send[2]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.422      ;
; 0.296 ; uart_tx:inst9|data_to_send[5]                    ; uart_tx:inst9|data_to_send[4]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.422      ;
; 0.296 ; uart_tx:inst9|data_to_send[6]                    ; uart_tx:inst9|data_to_send[5]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.422      ;
; 0.298 ; uart_tx:inst9|cycle_counter[4]                   ; uart_tx:inst9|cycle_counter[4]                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_tx:inst9|cycle_counter[5]                   ; uart_tx:inst9|cycle_counter[5]                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; uart_tx:inst9|cycle_counter[0]                   ; uart_tx:inst9|cycle_counter[0]                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; algo_3_final:inst|eventos[6]                     ; algo_3_final:inst|eventos[6]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; algo_3_final:inst|eventos[1]                     ; algo_3_final:inst|eventos[1]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; algo_3_final:inst|eventos[2]                     ; algo_3_final:inst|eventos[2]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; algo_3_final:inst|eventos[4]                     ; algo_3_final:inst|eventos[4]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.754    ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -5.754    ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1172.315 ; 0.0   ; 0.0      ; 0.0     ; -495.605            ;
;  clk             ; -1172.315 ; 0.000 ; N/A      ; N/A     ; -495.605            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx_o     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swit[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swit[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swit[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swit[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swit[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swit[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swit[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swit[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swit[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swit[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swit[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx_i               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; leds[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; leds[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; leds[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; leds[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; leds[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; leds[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 21509    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 21509    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 339   ; 339  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[8]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[9]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[10]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; leds[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_o   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[8]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[9]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; swit[10]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; leds[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_o   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Wed Oct 16 11:12:38 2024
Info: Command: quartus_sta anda_plis -c anda_plis
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'anda_plis.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.754
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.754           -1172.315 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -495.605 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.084
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.084           -1040.924 clk 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -494.065 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.328
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.328            -397.959 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -372.040 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4845 megabytes
    Info: Processing ended: Wed Oct 16 11:12:43 2024
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


