<?xml version="1.0" encoding="UTF-8" standalone="yes"?>
<ipxact:component xmlns:altera="http://www.altera.com/XMLSchema/IPXact2014/extensions" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014">
    <ipxact:vendor>Intel Corporation</ipxact:vendor>
    <ipxact:library>intel_rtile_cxl_top_cxltyp2_ed</ipxact:library>
    <ipxact:name>intel_rtile_cxl_top_cxltyp2_ed</ipxact:name>
    <ipxact:version>1.0</ipxact:version>
    <ipxact:busInterfaces>
        <ipxact:busInterface>
            <ipxact:name>refclk0</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="clock" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>clk</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>refclk0</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="clockRate" type="longint">
                    <ipxact:name>clockRate</ipxact:name>
                    <ipxact:displayName>Clock rate</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="externallyDriven" type="bit">
                    <ipxact:name>externallyDriven</ipxact:name>
                    <ipxact:displayName>Externally driven</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="ptfSchematicName" type="string">
                    <ipxact:name>ptfSchematicName</ipxact:name>
                    <ipxact:displayName>PTF schematic name</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>refclk1</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="clock" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>clk</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>refclk1</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="clockRate" type="longint">
                    <ipxact:name>clockRate</ipxact:name>
                    <ipxact:displayName>Clock rate</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="externallyDriven" type="bit">
                    <ipxact:name>externallyDriven</ipxact:name>
                    <ipxact:displayName>Externally driven</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="ptfSchematicName" type="string">
                    <ipxact:name>ptfSchematicName</ipxact:name>
                    <ipxact:displayName>PTF schematic name</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>refclk4</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="clock" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>clk</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>refclk4</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="clockRate" type="longint">
                    <ipxact:name>clockRate</ipxact:name>
                    <ipxact:displayName>Clock rate</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="externallyDriven" type="bit">
                    <ipxact:name>externallyDriven</ipxact:name>
                    <ipxact:displayName>Externally driven</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="ptfSchematicName" type="string">
                    <ipxact:name>ptfSchematicName</ipxact:name>
                    <ipxact:displayName>PTF schematic name</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>resetn</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="reset" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>reset_n</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>resetn</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>Associated clock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="synchronousEdges" type="string">
                    <ipxact:name>synchronousEdges</ipxact:name>
                    <ipxact:displayName>Synchronous edges</ipxact:displayName>
                    <ipxact:value>NONE</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>ninit_done</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ninit_done</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>nInit_done</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>ip2hdm_clk</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="clock" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>clk</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_clk</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:master/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedDirectClock" type="string">
                    <ipxact:name>associatedDirectClock</ipxact:name>
                    <ipxact:displayName>Associated direct clock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="clockRate" type="longint">
                    <ipxact:name>clockRate</ipxact:name>
                    <ipxact:displayName>Clock rate</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="clockRateKnown" type="bit">
                    <ipxact:name>clockRateKnown</ipxact:name>
                    <ipxact:displayName>Clock rate known</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="externallyDriven" type="bit">
                    <ipxact:name>externallyDriven</ipxact:name>
                    <ipxact:displayName>Externally driven</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="ptfSchematicName" type="string">
                    <ipxact:name>ptfSchematicName</ipxact:name>
                    <ipxact:displayName>PTF schematic name</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>ip2hdm_reset_n</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="reset" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>reset_n</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_reset_n</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:master/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>Associated clock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedDirectReset" type="string">
                    <ipxact:name>associatedDirectReset</ipxact:name>
                    <ipxact:displayName>Associated direct reset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedResetSinks" type="string">
                    <ipxact:name>associatedResetSinks</ipxact:name>
                    <ipxact:displayName>Associated reset sinks</ipxact:displayName>
                    <ipxact:value>none</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="synchronousEdges" type="string">
                    <ipxact:name>synchronousEdges</ipxact:name>
                    <ipxact:displayName>Synchronous edges</ipxact:displayName>
                    <ipxact:value>NONE</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>cxl_warm_rst_n</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="reset" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>reset_n</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cxl_warm_rst_n</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:master/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>Associated clock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedDirectReset" type="string">
                    <ipxact:name>associatedDirectReset</ipxact:name>
                    <ipxact:displayName>Associated direct reset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedResetSinks" type="string">
                    <ipxact:name>associatedResetSinks</ipxact:name>
                    <ipxact:displayName>Associated reset sinks</ipxact:displayName>
                    <ipxact:value>none</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="synchronousEdges" type="string">
                    <ipxact:name>synchronousEdges</ipxact:name>
                    <ipxact:displayName>Synchronous edges</ipxact:displayName>
                    <ipxact:value>NONE</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>cxl_cold_rst_n</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="reset" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>reset_n</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cxl_cold_rst_n</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:master/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>Associated clock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedDirectReset" type="string">
                    <ipxact:name>associatedDirectReset</ipxact:name>
                    <ipxact:displayName>Associated direct reset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedResetSinks" type="string">
                    <ipxact:name>associatedResetSinks</ipxact:name>
                    <ipxact:displayName>Associated reset sinks</ipxact:displayName>
                    <ipxact:value>none</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="synchronousEdges" type="string">
                    <ipxact:name>synchronousEdges</ipxact:name>
                    <ipxact:displayName>Synchronous edges</ipxact:displayName>
                    <ipxact:value>NONE</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>hdm_size</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdm_size_t</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm_size_256mb</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>mem_size_t</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>mc2ip_memsize</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>cxl_rx</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>cxl_rx_n</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cxl_rx_n</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>cxl_rx_p</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cxl_rx_p</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>cxl_tx</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>cxl_tx_n</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cxl_tx_n</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>cxl_tx_p</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cxl_tx_p</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>mc2ip_0</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>mc_sr_status</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>mc2ip_0_sr_status</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rspfifo_full</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>mc2ip_0_rspfifo_full</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rspfifo_empty</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>mc2ip_0_rspfifo_empty</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rspfifo_fill_level</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>mc2ip_0_rspfifo_fill_level</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>reqfifo_full</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>mc2ip_0_reqfifo_full</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>reqfifo_empty</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>mc2ip_0_reqfifo_empty</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>reqfifo_fill_level</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>mc2ip_0_reqfifo_fill_level</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>hdm2ip_0</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>cxlmem_ready</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm0_cxlmem_ready</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ready</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm0_ready</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>readdata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm0_readdata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rsp_mdata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm0_rsp_mdata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>read_poison</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm0_read_poison</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>readdatavalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm0_readdatavalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ecc_err_corrected</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm0_ecc_err_corrected</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ecc_err_detected</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm0_ecc_err_detected</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ecc_err_fatal</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm0_ecc_err_fatal</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ecc_err_syn_e</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm0_ecc_err_syn_e</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ecc_err_valid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm0_ecc_err_valid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>ip2hdm_0</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>read</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm0_read</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>write</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm0_write</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>write_poison</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm0_write_poison</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>write_ras_sbe</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm0_write_ras_sbe</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>write_ras_dbe</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm0_write_ras_dbe</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>writedata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm0_writedata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>byteenable</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm0_byteenable</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>address</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm0_address</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>req_mdata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm0_req_mdata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>mc2ip_1</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>mc_sr_status</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>mc2ip_1_sr_status</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rspfifo_full</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>mc2ip_1_rspfifo_full</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rspfifo_empty</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>mc2ip_1_rspfifo_empty</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rspfifo_fill_level</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>mc2ip_1_rspfifo_fill_level</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>reqfifo_full</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>mc2ip_1_reqfifo_full</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>reqfifo_empty</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>mc2ip_1_reqfifo_empty</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>reqfifo_fill_level</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>mc2ip_1_reqfifo_fill_level</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>hdm2ip_1</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>cxlmem_ready</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm1_cxlmem_ready</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ready</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm1_ready</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>readdata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm1_readdata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rsp_mdata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm1_rsp_mdata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>read_poison</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm1_read_poison</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>readdatavalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm1_readdatavalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ecc_err_corrected</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm1_ecc_err_corrected</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ecc_err_detected</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm1_ecc_err_detected</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ecc_err_fatal</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm1_ecc_err_fatal</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ecc_err_syn_e</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm1_ecc_err_syn_e</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ecc_err_valid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>hdm2ip_avmm1_ecc_err_valid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>ip2hdm_1</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>read</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm1_read</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>write</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm1_write</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>write_poison</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm1_write_poison</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>write_ras_sbe</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm1_write_ras_sbe</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>write_ras_dbe</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm1_write_ras_dbe</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>writedata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm1_writedata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>byteenable</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm1_byteenable</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>address</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm1_address</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>req_mdata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2hdm_avmm1_req_mdata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>afu2cam_ext</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ext5</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>afu_cam_ext5</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ext6</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>afu_cam_ext6</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>cam2afu_ext</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ext5</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cam_afu_ext5</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ext6</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cam_afu_ext6</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>quiesce</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>resetprep_en</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>resetprep_en</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>quiesce_req</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>bfe_afu_quiesce_req</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>quiesce_ack</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>afu_bfe_quiesce_ack</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>axi2ccip_wraddr_ch0</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_awid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awaddr</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_awaddr</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awlen</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_awlen</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awsize</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_awsize</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awburst</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_awburst</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awprot</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_awprot</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awqos</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_awqos</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awuser</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_awuser</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_awvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awcache</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_awcache</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awlock</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_awlock</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awregion</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_awregion</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awready</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm0_awready</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>axi2ccip_wraddr_ch1</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_awid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awaddr</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_awaddr</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awlen</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_awlen</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awsize</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_awsize</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awburst</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_awburst</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awprot</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_awprot</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awqos</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_awqos</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awuser</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_awuser</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_awvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awcache</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_awcache</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awlock</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_awlock</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awregion</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_awregion</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>awready</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm1_awready</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>axi2ccip_wrdata_ch0</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>wdata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_wdata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>wstrb</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_wstrb</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>wlast</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_wlast</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>wuser</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_wuser</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>wvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_wvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>wready</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm0_wready</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>axi2ccip_wrdata_ch1</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>wdata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_wdata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>wstrb</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_wstrb</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>wlast</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_wlast</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>wuser</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_wuser</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>wvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_wvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>wready</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm1_wready</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>axi2ccip_wrrsp_ch0</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>bid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm0_bid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>bresp</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm0_bresp</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>buser</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm0_buser</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>bvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm0_bvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>bready</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_bready</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>axi2ccip_wrrsp_ch1</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>bid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm1_bid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>bresp</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm1_bresp</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>buser</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm1_buser</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>bvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm1_bvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>bready</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_bready</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>axi2ccip_rdaddr_ch0</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_arid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>araddr</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_araddr</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arlen</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_arlen</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arsize</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_arsize</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arburst</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_arburst</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arprot</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_arprot</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arqos</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_arqos</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>aruser</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_aruser</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_arvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arcache</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_arcache</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arlock</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_arlock</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arregion</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_arregion</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arready</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm0_arready</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>axi2ccip_rdaddr_ch1</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_arid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>araddr</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_araddr</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arlen</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_arlen</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arsize</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_arsize</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arburst</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_arburst</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arprot</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_arprot</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arqos</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_arqos</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>aruser</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_aruser</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_arvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arcache</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_arcache</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arlock</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_arlock</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arregion</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_arregion</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>arready</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm1_arready</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>axi2ccip_rdrsp_ch0</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm0_rid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rdata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm0_rdata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rresp</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm0_rresp</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rlast</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm0_rlast</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ruser</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm0_ruser</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm0_rvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rready</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm0_rready</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>axi2ccip_rdrsp_ch1</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm1_rid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rdata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm1_rdata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rresp</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm1_rresp</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rlast</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm1_rlast</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ruser</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm1_ruser</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_aximm1_rvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rready</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_aximm1_rready</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>afu_csr</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>clk</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2csr_avmm_clk</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rst_n</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2csr_avmm_rstn</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>waitrequest</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>csr2ip_avmm_waitrequest</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>readdata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>csr2ip_avmm_readdata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>readdatavalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>csr2ip_avmm_readdatavalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>writedata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2csr_avmm_writedata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>address</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2csr_avmm_address</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>write</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2csr_avmm_write</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>read</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2csr_avmm_read</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>byteenable</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2csr_avmm_byteenable</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>cafu_csr</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>clk</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_avmm_clk</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>rstn</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_avmm_rstn</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>waitrequest</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_avmm_waitrequest</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>readdata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_avmm_readdata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>readdatavalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>cafu2ip_avmm_readdatavalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>burstcount</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_avmm_burstcount</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>writedata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_avmm_writedata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>address</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_avmm_address</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>write</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_avmm_write</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>read</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_avmm_read</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>byteenable</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2cafu_avmm_byteenable</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>ccv_afu</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>base_addr_high</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ccv_afu_conf_base_addr_high</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>base_addr_high_valid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ccv_afu_conf_base_addr_high_valid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>base_addr_low</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ccv_afu_conf_base_addr_low</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>base_addr_low_valid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ccv_afu_conf_base_addr_low_valid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>usr_tx_st0</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>ready</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_tx_ready</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>dvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_dvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>sop</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_sop</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>eop</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_eop</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>passthrough</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_passthrough</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_data</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_data_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdr</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_hdr</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdr_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_hdr_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_hvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>prefix</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_prefix</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>prefix_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_prefix_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>RSSAI_prefix</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_RSSAI_prefix</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>RSSAI_prefix_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_RSSAI_prefix_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>pvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_pvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>vfactive</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_vfactive</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>vfnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_vfnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>pfnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_pfnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>chnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_chnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>empty</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_empty</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>misc_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st0_misc_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>usr_tx_st1</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>dvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_dvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>sop</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_sop</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>eop</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_eop</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>passthrough</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_passthrough</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_data</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_data_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdr</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_hdr</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdr_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_hdr_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_hvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>prefix</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_prefix</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>prefix_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_prefix_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>RSSAI_prefix</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_RSSAI_prefix</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>RSSAI_prefix_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_RSSAI_prefix_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>pvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_pvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>vfactive</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_vfactive</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>vfnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_vfnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>pfnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_pfnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>chnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_chnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>empty</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_empty</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>misc_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st1_misc_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>usr_tx_st2</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>dvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_dvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>sop</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_sop</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>eop</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_eop</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>passthrough</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_passthrough</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_data</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_data_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdr</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_hdr</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdr_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_hdr_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_hvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>prefix</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_prefix</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>prefix_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_prefix_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>RSSAI_prefix</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_RSSAI_prefix</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>RSSAI_prefix_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_RSSAI_prefix_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>pvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_pvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>vfactive</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_vfactive</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>vfnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_vfnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>pfnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_pfnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>chnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_chnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>empty</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_empty</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>misc_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st2_misc_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>usr_tx_st3</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>dvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_dvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>sop</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_sop</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>eop</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_eop</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>passthrough</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_passthrough</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_data</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_data_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdr</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_hdr</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdr_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_hdr_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_hvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>prefix</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_prefix</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>prefix_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_prefix_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>RSSAI_prefix</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_RSSAI_prefix</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>RSSAI_prefix_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_RSSAI_prefix_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>pvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_pvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>vfactive</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_vfactive</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>vfnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_vfnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>pfnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_pfnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>chnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_chnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>empty</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_empty</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>misc_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st3_misc_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>usr_tx_st</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Hcrdt_update</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_tx_st_Hcrdt_update</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Hcrdt_ch</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_tx_st_Hcrdt_ch</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Hcrdt_update_cnt</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_tx_st_Hcrdt_update_cnt</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Hcrdt_init</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_tx_st_Hcrdt_init</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Hcrdt_init_ack</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st_Hcrdt_init_ack</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Dcrdt_update</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_tx_st_Dcrdt_update</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Dcrdt_ch</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_tx_st_Dcrdt_ch</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Dcrdt_update_cnt</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_tx_st_Dcrdt_update_cnt</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Dcrdt_init</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_tx_st_Dcrdt_init</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Dcrdt_init_ack</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_tx_st_Dcrdt_init_ack</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>usr_rx_st_0</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>dvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_dvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>sop</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_sop</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>eop</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_eop</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>passthrough</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_passthrough</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_data</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_data_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdr</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_hdr</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdr_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_hdr_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_hvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>prefix</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_prefix</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>prefix_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_prefix_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>RSSAI_prefix</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_RSSAI_prefix</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>RSSAI_prefix_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_RSSAI_prefix_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>pvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_pvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>bar</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_bar</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>vfactive</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_vfactive</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>vfnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_vfnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>pfnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_pfnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>chnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_chnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>misc_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_misc_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>empty</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st0_empty</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>usr_rx_st_1</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>dvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_dvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>sop</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_sop</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>eop</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_eop</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>passthrough</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_passthrough</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_data</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_data_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdr</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_hdr</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdr_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_hdr_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_hvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>prefix</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_prefix</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>prefix_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_prefix_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>RSSAI_prefix</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_RSSAI_prefix</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>RSSAI_prefix_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_RSSAI_prefix_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>pvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_pvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>bar</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_bar</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>vfactive</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_vfactive</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>vfnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_vfnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>pfnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_pfnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>chnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_chnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>misc_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_misc_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>empty</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st1_empty</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>usr_rx_st_2</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>dvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_dvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>sop</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_sop</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>eop</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_eop</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>passthrough</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_passthrough</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_data</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_data_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdr</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_hdr</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdr_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_hdr_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_hvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>prefix</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_prefix</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>prefix_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_prefix_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>RSSAI_prefix</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_RSSAI_prefix</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>RSSAI_prefix_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_RSSAI_prefix_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>pvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_pvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>bar</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_bar</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>vfactive</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_vfactive</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>vfnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_vfnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>pfnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_pfnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>chnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_chnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>misc_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_misc_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>empty</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st2_empty</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>usr_rx_st_3</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>dvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_dvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>sop</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_sop</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>eop</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_eop</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>passthrough</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_passthrough</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_data</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_data_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdr</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_hdr</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hdr_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_hdr_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>hvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_hvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>prefix</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_prefix</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>prefix_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_prefix_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>RSSAI_prefix</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_RSSAI_prefix</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>RSSAI_prefix_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_RSSAI_prefix_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>pvalid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_pvalid</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>bar</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_bar</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>vfactive</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_vfactive</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>vfnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_vfnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>pfnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_pfnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>chnum</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_chnum</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>misc_parity</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_misc_parity</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>empty</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st3_empty</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>usr_rx_st</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Hcrdt_update</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_rx_st_Hcrdt_update</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Hcrdt_ch</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_rx_st_Hcrdt_ch</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Hcrdt_update_cnt</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_rx_st_Hcrdt_update_cnt</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Hcrdt_init</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_rx_st_Hcrdt_init</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Hcrdt_init_ack</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st_Hcrdt_init_ack</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Dcrdt_update</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_rx_st_Dcrdt_update</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Dcrdt_ch</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_rx_st_Dcrdt_ch</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Dcrdt_update_cnt</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_rx_st_Dcrdt_update_cnt</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Dcrdt_init</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>uio2ip_rx_st_Dcrdt_init</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>Dcrdt_init_ack</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_rx_st_Dcrdt_init_ack</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>uio</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.3"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.3"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>usr_bus_number</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_bus_number</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>usr_device_number</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ip2uio_device_number</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
    </ipxact:busInterfaces>
    <ipxact:model>
        <ipxact:views>
            <ipxact:view>
                <ipxact:name>QUARTUS_SYNTH</ipxact:name>
                <ipxact:envIdentifier>:quartus.altera.com:</ipxact:envIdentifier>
                <ipxact:componentInstantiationRef>QUARTUS_SYNTH</ipxact:componentInstantiationRef>
            </ipxact:view>
        </ipxact:views>
        <ipxact:instantiations>
            <ipxact:componentInstantiation>
                <ipxact:name>QUARTUS_SYNTH</ipxact:name>
                <ipxact:moduleName>intel_rtile_cxl_top_cxltyp2_ed</ipxact:moduleName>
                <ipxact:fileSetRef>
                    <ipxact:localName>QUARTUS_SYNTH</ipxact:localName>
                </ipxact:fileSetRef>
            </ipxact:componentInstantiation>
        </ipxact:instantiations>
        <ipxact:ports>
            <ipxact:port>
                <ipxact:name>refclk0</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>refclk1</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>refclk4</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>resetn</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>nInit_done</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_clk</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_reset_n</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cxl_warm_rst_n</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cxl_cold_rst_n</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm_size_256mb</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>35</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>mc2ip_memsize</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cxl_rx_n</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>15</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cxl_rx_p</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>15</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cxl_tx_n</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>15</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cxl_tx_p</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>15</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>mc2ip_0_sr_status</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>4</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>mc2ip_0_rspfifo_full</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>mc2ip_0_rspfifo_empty</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>mc2ip_0_rspfifo_fill_level</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>5</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>mc2ip_0_reqfifo_full</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>mc2ip_0_reqfifo_empty</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>mc2ip_0_reqfifo_fill_level</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>5</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm0_cxlmem_ready</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm0_ready</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm0_readdata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>511</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm0_rsp_mdata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>13</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm0_read_poison</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm0_readdatavalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm0_ecc_err_corrected</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm0_ecc_err_detected</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm0_ecc_err_fatal</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm0_ecc_err_syn_e</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm0_ecc_err_valid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm0_read</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm0_write</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm0_write_poison</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm0_write_ras_sbe</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm0_write_ras_dbe</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm0_writedata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>511</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm0_byteenable</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm0_address</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>45</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm0_req_mdata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>13</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>mc2ip_1_sr_status</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>4</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>mc2ip_1_rspfifo_full</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>mc2ip_1_rspfifo_empty</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>mc2ip_1_rspfifo_fill_level</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>5</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>mc2ip_1_reqfifo_full</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>mc2ip_1_reqfifo_empty</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>mc2ip_1_reqfifo_fill_level</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>5</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm1_cxlmem_ready</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm1_ready</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm1_readdata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>511</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm1_rsp_mdata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>13</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm1_read_poison</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm1_readdatavalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm1_ecc_err_corrected</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm1_ecc_err_detected</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm1_ecc_err_fatal</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm1_ecc_err_syn_e</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>hdm2ip_avmm1_ecc_err_valid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm1_read</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm1_write</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm1_write_poison</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm1_write_ras_sbe</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm1_write_ras_dbe</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm1_writedata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>511</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm1_byteenable</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm1_address</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>45</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2hdm_avmm1_req_mdata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>13</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>afu_cam_ext5</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>afu_cam_ext6</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cam_afu_ext5</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cam_afu_ext6</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>resetprep_en</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>bfe_afu_quiesce_req</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>afu_bfe_quiesce_ack</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_awid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_awaddr</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_awlen</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>9</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_awsize</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_awburst</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_awprot</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_awqos</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_awuser</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>4</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_awvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_awcache</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_awlock</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_awregion</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm0_awready</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_awid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_awaddr</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_awlen</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>9</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_awsize</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_awburst</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_awprot</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_awqos</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_awuser</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>4</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_awvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_awcache</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_awlock</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_awregion</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm1_awready</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_wdata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>511</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_wstrb</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_wlast</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_wuser</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_wvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm0_wready</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_wdata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>511</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_wstrb</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_wlast</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_wuser</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_wvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm1_wready</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm0_bid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm0_bresp</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm0_buser</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm0_bvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_bready</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm1_bid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm1_bresp</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm1_buser</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm1_bvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_bready</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_arid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_araddr</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_arlen</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>9</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_arsize</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_arburst</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_arprot</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_arqos</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_aruser</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>4</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_arvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_arcache</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_arlock</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_arregion</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm0_arready</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_arid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_araddr</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_arlen</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>9</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_arsize</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_arburst</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_arprot</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_arqos</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_aruser</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>4</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_arvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_arcache</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_arlock</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_arregion</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm1_arready</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm0_rid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm0_rdata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>511</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm0_rresp</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm0_rlast</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm0_ruser</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm0_rvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm0_rready</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm1_rid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm1_rdata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>511</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm1_rresp</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm1_rlast</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm1_ruser</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_aximm1_rvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_aximm1_rready</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2csr_avmm_clk</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2csr_avmm_rstn</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>csr2ip_avmm_waitrequest</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>csr2ip_avmm_readdata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>csr2ip_avmm_readdatavalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2csr_avmm_writedata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2csr_avmm_address</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>21</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2csr_avmm_write</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2csr_avmm_read</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2csr_avmm_byteenable</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_avmm_clk</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_avmm_rstn</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_avmm_waitrequest</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_avmm_readdata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>cafu2ip_avmm_readdatavalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_avmm_burstcount</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_avmm_writedata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_avmm_address</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>21</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_avmm_write</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_avmm_read</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2cafu_avmm_byteenable</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ccv_afu_conf_base_addr_high</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ccv_afu_conf_base_addr_high_valid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ccv_afu_conf_base_addr_low</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ccv_afu_conf_base_addr_low_valid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_tx_ready</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_dvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_sop</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_eop</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_passthrough</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_data</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>255</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_data_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_hdr</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>127</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_hdr_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_hvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_prefix</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_prefix_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_RSSAI_prefix</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_RSSAI_prefix_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_pvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_vfactive</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_vfnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>10</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_pfnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_chnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_empty</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st0_misc_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_dvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_sop</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_eop</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_passthrough</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_data</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>255</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_data_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_hdr</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>127</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_hdr_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_hvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_prefix</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_prefix_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_RSSAI_prefix</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_RSSAI_prefix_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_pvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_vfactive</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_vfnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>10</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_pfnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_chnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_empty</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st1_misc_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_dvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_sop</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_eop</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_passthrough</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_data</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>255</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_data_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_hdr</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>127</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_hdr_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_hvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_prefix</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_prefix_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_RSSAI_prefix</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_RSSAI_prefix_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_pvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_vfactive</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_vfnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>10</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_pfnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_chnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_empty</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st2_misc_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_dvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_sop</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_eop</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_passthrough</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_data</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>255</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_data_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_hdr</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>127</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_hdr_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_hvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_prefix</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_prefix_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_RSSAI_prefix</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_RSSAI_prefix_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_pvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_vfactive</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_vfnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>10</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_pfnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_chnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_empty</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st3_misc_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_tx_st_Hcrdt_update</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_tx_st_Hcrdt_ch</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_tx_st_Hcrdt_update_cnt</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>5</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_tx_st_Hcrdt_init</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st_Hcrdt_init_ack</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_tx_st_Dcrdt_update</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_tx_st_Dcrdt_ch</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_tx_st_Dcrdt_update_cnt</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_tx_st_Dcrdt_init</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_tx_st_Dcrdt_init_ack</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_dvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_sop</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_eop</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_passthrough</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_data</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>255</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_data_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_hdr</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>127</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_hdr_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_hvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_prefix</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_prefix_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_RSSAI_prefix</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_RSSAI_prefix_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_pvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_bar</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_vfactive</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_vfnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>10</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_pfnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_chnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_misc_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st0_empty</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_dvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_sop</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_eop</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_passthrough</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_data</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>255</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_data_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_hdr</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>127</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_hdr_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_hvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_prefix</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_prefix_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_RSSAI_prefix</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_RSSAI_prefix_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_pvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_bar</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_vfactive</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_vfnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>10</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_pfnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_chnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_misc_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st1_empty</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_dvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_sop</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_eop</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_passthrough</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_data</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>255</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_data_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_hdr</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>127</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_hdr_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_hvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_prefix</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_prefix_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_RSSAI_prefix</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_RSSAI_prefix_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_pvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_bar</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_vfactive</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_vfnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>10</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_pfnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_chnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_misc_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st2_empty</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_dvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_sop</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_eop</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_passthrough</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_data</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>255</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_data_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_hdr</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>127</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_hdr_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>3</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_hvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_prefix</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_prefix_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_RSSAI_prefix</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_RSSAI_prefix_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_pvalid</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>1</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_bar</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_vfactive</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_vfnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>10</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_pfnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_chnum</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_misc_parity</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st3_empty</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_rx_st_Hcrdt_update</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_rx_st_Hcrdt_ch</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_rx_st_Hcrdt_update_cnt</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>5</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_rx_st_Hcrdt_init</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st_Hcrdt_init_ack</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_rx_st_Dcrdt_update</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_rx_st_Dcrdt_ch</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_rx_st_Dcrdt_update_cnt</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>11</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>uio2ip_rx_st_Dcrdt_init</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_rx_st_Dcrdt_init_ack</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>2</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_bus_number</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ip2uio_device_number</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>4</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
        </ipxact:ports>
    </ipxact:model>
    <ipxact:fileSets>
        <ipxact:fileSet>
            <ipxact:name>QUARTUS_SYNTH</ipxact:name>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/rnr_cxl_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/z1578a_mdx1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/maib_and_rnr.dv.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_hssi_dcm_rx_mapping.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_hssi_dcm_tx_mapping.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ial_rx_mapping.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ial_tx_mapping.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_csbb_gasket.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_io_arb_wrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_io_memche_priority_mux.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_io_memche_weight_counter.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_io_tx_wrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_memcache_credit_allocation.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_memcache_priority_mux.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_memcache_tx_wrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_memcache_tx_wrapper_revb.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_soft_rx_tx_wrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_soft_rx_wrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_soft_tx_wrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_soft_wrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_tx_dsk_m_gen_24_chnl.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_tx_dsk_m_gen.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_rx_aib_deskew_datapipe.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_rx_aib_deskew_sm.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_rx_aib_deskew.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_std_synchronizer.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_reset_ctrl.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_soft_logic_interfaces.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_user_avmm_adapter.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ptm_deser.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_d2h_data_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_credit_counter.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_flow_err_detect.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_comb_ehp2aib.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_comb_aib2ehp.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_full_ehp2aib.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_full_aib2ehp.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_wrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_pack/rtl/rnr_cxl_ehp_pack_data.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_pack/rtl/rnr_cxl_ehp_pack_data_shifter.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_pack/rtl/rnr_cxl_ehp_pack_dvalid.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_pack/rtl/rnr_cxl_ehp_pack_generic.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_pack/rtl/rnr_cxl_ehp_pack_output_mux.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_pack/rtl/rnr_cxl_ehp_pack_seg_valids.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_pack/rtl/rnr_cxl_ehp_pack_sop_eop_dw_gen.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_pack/rtl/rnr_cxl_ehp_pack_sop_eop_handling.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_pack/rtl/rnr_cxl_ehp_pack_valid_shifter.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_pack/rtl/rnr_cxl_ehp_pack_wrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_pack/rtl/rnr_cxl_ehp_pack.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_pack/rtl/rnr_cxl_ehp_pack_lut.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_unpack/rtl/rnr_cxl_ehp_unpack_data_segment_mux.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_unpack/rtl/rnr_cxl_ehp_unpack_data_segment.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_unpack/rtl/rnr_cxl_ehp_unpack_data_valids.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_unpack/rtl/rnr_cxl_ehp_unpack_eop_2_handling.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_unpack/rtl/rnr_cxl_ehp_unpack_eop_dwpos.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_unpack/rtl/rnr_cxl_ehp_unpack_frame_aligner.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_unpack/rtl/rnr_cxl_ehp_unpack_header_eop.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_unpack/rtl/rnr_cxl_ehp_unpack_header_segment.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_unpack/rtl/rnr_cxl_ehp_unpack_header_sidebands.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_unpack/rtl/rnr_cxl_ehp_unpack_header_valid.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_unpack/rtl/rnr_cxl_ehp_unpack_segment_decoding.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/soft_wrapper/rnr_cxl_ehp/rnr_cxl_ehp_unpack/rtl/rnr_cxl_ehp_unpack_wrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/lutlen0.mif</ipxact:name>
                <ipxact:fileType user="MIF">user</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/lutlen1.mif</ipxact:name>
                <ipxact:fileType user="MIF">user</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/lutlen2.mif</ipxact:name>
                <ipxact:fileType user="MIF">user</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/lutlen3.mif</ipxact:name>
                <ipxact:fileType user="MIF">user</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/lutlen4.mif</ipxact:name>
                <ipxact:fileType user="MIF">user</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/lutlen5.mif</ipxact:name>
                <ipxact:fileType user="MIF">user</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/lutlen6.mif</ipxact:name>
                <ipxact:fileType user="MIF">user</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/lutlen7.mif</ipxact:name>
                <ipxact:fileType user="MIF">user</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/altera_std_synchronizer_nocut.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/rnr_simple_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/lutlen0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/lutlen1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/lutlen2.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/lutlen3.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/lutlen4.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/lutlen5.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/lutlen6.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/lutlen7.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_com_mcsb.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_com_tcsb.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_divclk.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csb_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_apperr2csb.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_avmm2csb.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_csb2cii.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_csb2cplto.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_csb2pcicfg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_pcie_csb2serr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_pcie_csb2vferr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_csb_adaptor.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_csbcgcgu.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_csbcism.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_csbcport.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_csbebase.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_csbendpoint.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_csbep_wrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_flr2csb.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_pcie_int2csb.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_pcie_pm2csb.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_pcie_prs2csb.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_user_avmm_adapter.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_pulsesync.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_pcie_vw2csb.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csb_common_module.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_mux2.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_com_syncfifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbcasyncclkreq.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbcasyncfifo_egr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbcasyncfifo_ing.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbcasyncfifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbccomp.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbcegress.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csb_cfgif.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbcfifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbcingress.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbcinqueue.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbcusync_clk1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbcusync_clk2.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbebulkrdwr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbebulkrdwrwrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbebytecount.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbedoserrmstr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbehierinsert.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbemstrreg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbemstr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbetregsplitter.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbetrgtreg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/rnr_csbetrgt.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_cxl_csb2aermsg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_cxl_csb2cfgupdate.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_cxl_pm2csb.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/common/rtl/csb_adaptor/intel_rtile_cxl_csb2hiperr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/intel_rtile_cxl_top_cxltyp2_ed_intel_rtile_cxl_ast_100_5iee5yq.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_ast_100/synth/intel_rtile_cxl.sdc</ipxact:name>
                <ipxact:fileType/>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/rtile_cxl_ip.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_avalon_mm_bridge_2001/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_avalon_mm_bridge_2001_k2bg7dq.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>st_dc_fifo_1941/synth/intel_rtile_cxl_top_cxltyp2_ed_st_dc_fifo_1941_t2zlahy.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>st_dc_fifo_1941/synth/altera_reset_synchronizer.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>st_dc_fifo_1941/synth/altera_dcfifo_synchronizer_bundle.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>st_dc_fifo_1941/synth/altera_std_synchronizer_nocut.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>st_dc_fifo_1941/synth/intel_rtile_cxl_top_cxltyp2_ed_st_dc_fifo_1941_t2zlahy.sdc</ipxact:name>
                <ipxact:fileType/>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>mm_ccb_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_mm_ccb_st_dc_fifo_1921_4asniea.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>mm_ccb_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_mm_ccb_st_dc_fifo_1921_wen3bsa.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>mm_ccb_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_mm_ccb_1921_lcsq4ni.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_master_translator_191/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_master_translator_191_g7h47bq.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_slave_translator_191/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_slave_translator_191_x56fcki.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_master_agent_191/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_master_agent_191_mpbm6tq.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_slave_agent_191/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_slave_agent_191_ncfkfri.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_slave_agent_191/synth/altera_merlin_burst_uncompressor.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_avalon_sc_fifo_1931/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_avalon_sc_fifo_1931_fzgstwy.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_router_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_router_1921_ev3gtfa.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_router_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_router_1921_iz4kmqa.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_router_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_router_1921_iuteppq.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_router_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_router_1921_ahdw3sa.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_router_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_router_1921_ga4uc2i.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_router_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_router_1921_wk3ga3a.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_router_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_router_1921_tyusa4a.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_router_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_router_1921_yhoyeoq.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_traffic_limiter_191/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_traffic_limiter_altera_avalon_sc_fifo_191_phez6qq.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_traffic_limiter_191/synth/altera_merlin_reorder_memory.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_traffic_limiter_191/synth/altera_avalon_st_pipeline_base.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_traffic_limiter_191/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_traffic_limiter_191_kcba44q.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_avalon_st_pipeline_stage_1920/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_avalon_st_pipeline_stage_1920_zterisq.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_avalon_st_pipeline_stage_1920/synth/altera_avalon_st_pipeline_base.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_burst_adapter_1923/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_burst_adapter_altera_avalon_st_pipeline_stage_1923_ei5g6li.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_burst_adapter_1923/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_burst_adapter_1923_cqtay7y.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_burst_adapter_1923/synth/altera_merlin_burst_adapter_uncmpr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_burst_adapter_1923/synth/altera_merlin_burst_adapter_13_1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_burst_adapter_1923/synth/altera_merlin_burst_adapter_new.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_burst_adapter_1923/synth/altera_incr_burst_converter.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_burst_adapter_1923/synth/altera_wrap_burst_converter.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_burst_adapter_1923/synth/altera_default_burst_converter.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_burst_adapter_1923/synth/altera_merlin_address_alignment.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_burst_adapter_1923/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_burst_adapter_altera_avalon_st_pipeline_stage_1923_tild7ga.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_burst_adapter_1923/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_burst_adapter_1923_wv5ldia.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_demultiplexer_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_demultiplexer_1921_idnjcja.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_demultiplexer_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_demultiplexer_1921_fvd2aaq.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_multiplexer_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_multiplexer_1921_okzu56a.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_multiplexer_1921/synth/altera_merlin_arbitrator.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_multiplexer_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_multiplexer_1921_ows5xlq.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_multiplexer_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_multiplexer_1921_tk6ryqa.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_multiplexer_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_multiplexer_1921_ifvxyrq.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_multiplexer_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_multiplexer_1921_kwikzwq.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_demultiplexer_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_demultiplexer_1921_yyrcbvy.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_demultiplexer_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_demultiplexer_1921_iz6m4ii.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_demultiplexer_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_demultiplexer_1921_medrqry.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_demultiplexer_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_demultiplexer_1921_f6766by.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_demultiplexer_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_demultiplexer_1921_6pfw33y.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_multiplexer_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_multiplexer_1921_wkulxjq.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_multiplexer_1921/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_multiplexer_1921_thssqhi.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_width_adapter_1920/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_width_adapter_1920_7r6vdty.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_width_adapter_1920/synth/altera_merlin_address_alignment.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_width_adapter_1920/synth/altera_merlin_burst_uncompressor.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_width_adapter_1920/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_width_adapter_1920_3f4yqhi.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_width_adapter_1920/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_width_adapter_1920_q5moxay.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_width_adapter_1920/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_width_adapter_1920_7d3cali.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_width_adapter_1920/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_width_adapter_1920_dxcqefq.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_merlin_width_adapter_1920/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_merlin_width_adapter_1920_4t7ioqa.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_mm_interconnect_1920/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_mm_interconnect_1920_ujfwi7y.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>cxltyp3ddr_avmm_interconnect_100/synth/intel_rtile_cxl_top_cxltyp2_ed_cxltyp3ddr_avmm_interconnect_100_rv7nfgq.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/avmm_interconnect.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_iopll_1931_lsetw4a.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_iopll_1931_lsetw4a_all_ip_params.tcl</ipxact:name>
                <ipxact:fileType/>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_iopll_1931_lsetw4a_parameters.tcl</ipxact:name>
                <ipxact:fileType/>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_iopll_1931_lsetw4a.sdc</ipxact:name>
                <ipxact:fileType/>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_iopll_1931_lsetw4a_pin_map.tcl</ipxact:name>
                <ipxact:fileType/>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>altera_iopll_1931/synth/agilex_iobank_pll.ipxact</ipxact:name>
                <ipxact:fileType>unknown</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/rnr_ial_sip_clkgen_pll.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_type2_defines.svh.iv</ipxact:name>
                <ipxact:fileType>unknown</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_image_version.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/subIP/afd/afd_repeater.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_adapter_cfg_pkg.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_rtlgen_include_cmb_adapter.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_rtlgen_pkg_cmb_adapter.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_global_pkg.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_global_struct_ports.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_pf0_pkg.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_pf0_struct_ports.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_pf1_pkg.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_pf1_struct_ports.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_rtlgen_include_cmb_core_regs.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_rtlgen_pkg_cmb_core_regs.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_adapter_cfg_struct_ports.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_adapter_rdl_assigns.svh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pld_if.svh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_tlp_enum.svh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_straps_core.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_glb_rdl_assigns.svh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_glb_xtra_logic.svh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pf0_0_xtra_logic.svh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pf0_1_xtra_logic.svh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pf0_2_xtra_logic.svh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pf0_rdl_assigns.svh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pf1_rdl_assigns.svh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/rnr_cxl_soft_ip_intf.svh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/rnr_ial_sip_intf.svh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/rtlgen_pkg_latest.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/rtlgen_include_latest.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_async_rst_latch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_async_rst_latch_p.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_async_set_latch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_async_set_latch_p.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_bb_buf.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_buf.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_and.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_and_en.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_buf.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_div2.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_div2_reset.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_gate_and.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_gate_or.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_gate_te.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_gate_te_rst_ss.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_inv.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_mux_2to1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_mux_3to1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_mux_4to1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_nand.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_nand_en.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_nor.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_nor_en.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_or.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_clk_or_en.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_doublesync_rst.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_doublesync_rstb.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_doublesync_set.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_doublesync_setb.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_dq.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_en_async_rst_latch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_en_async_rst_latch_p.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_en_async_rstd_latch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_en_async_rstd_latch_p.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_en_async_set_latch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_en_async_set_latch_p.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_en_latch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_en_latch_p.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_en_rst_latch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_en_rst_latch_p.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_en_rstd_latch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_en_rstd_latch_p.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_en_set_latch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_en_set_latch_p.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_ident.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_inv.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_latch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_latch_async_rst.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_latch_async_rst_set.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_latch_async_set.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_latch_p.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_mux_2to1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_or2.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_rst_latch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_rst_latch_p.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_rstd_latch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_rstd_latch_p.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_set_latch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_set_latch_p.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_set_rst_latch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_set_rst_latch_p.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_triplesync.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ialtc_ctech_lib_triplesync_rst.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/csb2wire_cdc_bridge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/csb2wire_status.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/custom_sb_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/csb2wire_adapter.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/custom_PM_controller.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/custom_PM_Errinj.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/custom_PM_handler.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/custom_PM_response_ctrl.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ccip_if_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/rtlgen_pkg_v12.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/rtlgen_include_v12.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/gbl_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxlip_top_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/afu_axi_if_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ial_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/aibwrap_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ff.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ff_en.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ff_reset.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ff_en_reset.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/fair_arbiter.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/buffer_alloc.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/buffer_alloc_minmax.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/buffer_alloc_topram.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/asc_module.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/prienc.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/tmp_tc_bbs_cfg_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/gram_sdp.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/gram_sdp_be.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/gram_sdp_2clks.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/gram_sdp_2clks_re.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/gram_tdp.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/quad_ram.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ram_1r1w.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ram_1r1w_2clks.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ram_2r2w.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ram_2rw.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ram_1r1w_topram.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/afifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bfifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/nb_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cfifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/dfifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/gfifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/mfifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/qfifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/sb_gfifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/sbv_gfifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bfifo_topram.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/gfifo_topram.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/nb_fifo_topram.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/fabric_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_aib_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/aibsw_if_fr_credits.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/aibsw_if_credits.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/egress_credit_handling.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/egress_credit_handling_data_fsm.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/egress_credit_handling_pushwrite_data_fsm.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/egress_credit_handling_fsm.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_mem_inter.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_divide.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_divide_lpm_divide_1910_o22elqa.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/afu_axi_if.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/axi2cci_arb.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/axi2cci_shim.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_afu_wrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/retry_ctrl.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/creq_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ial_ingress_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ial_ingress_fifo_ord.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ial_ingress.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/host_rsp_snp_steer.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ial_egress_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ial_egress.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ial_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/pt_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/pt_afuhost.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/pt_afudev.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/pt_h2drsp_host.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/pt_h2drequest.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/pt_m2s_fwd.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/pt_m2sreq.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/pt_h2drsp_dev.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/dcc_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/hcc_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ucc_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/dfc_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cache_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/devmem_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/hdfc_ctrl.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ddfc_ctrl.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/hdfc_dataflow.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ddfc_dataflow.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/dfc_hostwait.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/hdfc_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ddfc_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/dfc_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/snpq_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/m2sq_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/fabric_route.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/fabric_ccip_cap.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/fabric_slice.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/perfmon_slice.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/perfmon_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/fabric_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_slice.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_fme_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_avmm_slave.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_mailbox.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_mailbox_cmd.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_mailbox_elog.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_fab_memwrap.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_fab_wrap.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_fme_memwrap.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_fme_wrap.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_slice_memwrap.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_slice_wrap.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ram_if.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_memexp_sip_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_memexp_sip_bbs_fifo_vcd.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_slice_fr_dcd.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_bfe.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_wrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ial_tc_bbs_reg_macros.vh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ial_tc_bbs_cfg_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/ial_tc_bbs_cfg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_ctech_or2_gen.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_bidir.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cxp_flopmacro.vm.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/dpram_inf.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_dpram_vcd.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_fifo_vcd.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_a_mfc_trans_gate.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_a_m_rdy_msk.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_a_tfc_trans_gate.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_a_t_rdy_msk.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_a_arbiter.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_aunit.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_devreset.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cxpgst_sharedtimer.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_strobe_generator.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_ckunit.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_ram2r2w144x128.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gtunit_struct.svh.iv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gtprs.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_CRC32_D256.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_CRC32_D224.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_CRC32_D192.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_CRC32_D160.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_CRC32_D128.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_CRC32_D96.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_CRC32_D64.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_CRC32_D32.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gto_ecrc.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gtoqc.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gtmfcmcu.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gtmfctcu.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gt_mctp_errtrk.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gt_mctp_seqtrk.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gtihdrchk.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gterrlog.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gtfc.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gti.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gticpctl.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gtidq.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gtihq.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gtiqc.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gtm.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gto.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gtopf.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gtsideq.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gtunit.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gt_hiperrlog.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_data_comp.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_generator1.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_generator2.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_errorlog.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_target_bytecntrs.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_master_bytecntrs.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_errindicator.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_gunit.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_new_dualportram.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_dbgport.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_dmi.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_iointf.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_lunit.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pm.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_straps.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_triggers.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_ltrcomp.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_l1subunit.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_ltr_tc_cntr.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_ltr_cntr_wr.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_ltr_reg.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_ltr.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_tcmon_reg.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_tcmon.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_ts_comp.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_jtimestamp.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_junit.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_build_version.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_glb_regs_2_rdl.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_pf0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_global.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_pf0_regs_2_rdl.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_pf1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_pf1_regs_2_rdl.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pptm.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_psbmpmmsgctrl.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_ctrl_stat_regs.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pcfgrdrdy.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pcfgread_rdl.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pcfgwrite_rdl.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pcorr.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pdecode.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_p_mc_multiply.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pexpbyten.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pfatal.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pnonfatal.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_prdycntrl.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_psbmstrctrl.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_psbrspstrl.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pmirror.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_pintr.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_punit.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_qmgeneralpurpose.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_qmvectormachine.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_qmunit.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_qtgpslicer.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_qtslicer.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_qtqueues.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_qsunit.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_phub.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_ppgtran.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cmb_avmm_slave.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cmb_avmm_master.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_core.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb2avst_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_rx_side.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_rx_hdr_data_fifos.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_rx_crd_type.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_rx_crd_lmt.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_tx_side.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_tx_hdr_data_fifos.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_tx_crd_lmt.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_tlp_hdr_decode.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cmb2avst_avmm_slave.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_ltssm_logger.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_rx_crd_check.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_adapter_cfg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cmb_adapter_cfg_rdl.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_core0_fifo_vcd.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_rx_core_fifos.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_rx_data_fifos.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_tx_core_crd.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_tx_core_fifos.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_tx_burst_mode.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_tx_data_fifos.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_memexp_sip_io_shim_fifo_vcd.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_memexp_sip_io_shim_cdc.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_memexp_sip_io_shim_afifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_memexp_sip_io_shim_cfifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_memexp_sip_io_shim_dfifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_memexp_sip_io_shim_delay_data.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_memexp_sip_io_shim_rx_egress.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_memexp_sip_io_shim_rx_ingress.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_memexp_sip_io_shim_tx.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_memexp_sip_io_shim_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_wrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/rnr_ial_sip_aibsw_if_ingress.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/bbs_slice_dcd.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/rnr_ial_sip_aibsw_if_egress.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_memexp_sip_ready_delay.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/rnr_ial_sip_aibsw_if_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/rnr_ial_sip_gen_clk2x.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_memexp_sip_clk_rst_ctrl.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_memexp_sip_rst_ctrl.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_rx_avst_parser.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_avst_merger.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_avst_merger_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_credit_add.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_credit_add_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_rx_avst_parser_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_credit_steal.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_io_cfg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_t2ip_sip.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_t2ip_sip_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_t2ip_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxl_ip_top.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxltyp2.sdc</ipxact:name>
                <ipxact:fileType/>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>intel_rtile_cxl_top_150/synth/cxltyp2_quartus_constraints_ed_dis.tcl</ipxact:name>
                <ipxact:fileType/>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>synth/intel_rtile_cxl_top_cxltyp2_ed.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>intel_rtile_cxl_top_cxltyp2_ed</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
        </ipxact:fileSet>
    </ipxact:fileSets>
    <ipxact:vendorExtensions>
        <altera:entity_info>
            <ipxact:vendor>Intel Corporation</ipxact:vendor>
            <ipxact:library>intel_rtile_cxl_top_cxltyp2_ed</ipxact:library>
            <ipxact:name>intel_rtile_cxl_top_cxltyp2_ed</ipxact:name>
            <ipxact:version>1.0</ipxact:version>
        </altera:entity_info>
        <altera:altera_module_parameters>
            <ipxact:parameters>
                <ipxact:parameter parameterId="AUTO_GENERATION_ID" type="longint">
                    <ipxact:name>AUTO_GENERATION_ID</ipxact:name>
                    <ipxact:displayName>Auto GENERATION_ID</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_UNIQUE_ID" type="string">
                    <ipxact:name>AUTO_UNIQUE_ID</ipxact:name>
                    <ipxact:displayName>Auto UNIQUE_ID</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_DEVICE_FAMILY" type="string">
                    <ipxact:name>AUTO_DEVICE_FAMILY</ipxact:name>
                    <ipxact:displayName>Auto DEVICE_FAMILY</ipxact:displayName>
                    <ipxact:value>Agilex</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_DEVICE" type="string">
                    <ipxact:name>AUTO_DEVICE</ipxact:name>
                    <ipxact:displayName>Auto DEVICE</ipxact:displayName>
                    <ipxact:value>AGIB027R29A1E2VR3</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_DEVICE_SPEEDGRADE" type="string">
                    <ipxact:name>AUTO_DEVICE_SPEEDGRADE</ipxact:name>
                    <ipxact:displayName>Auto DEVICE_SPEEDGRADE</ipxact:displayName>
                    <ipxact:value>2</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_REFCLK0_CLOCK_RATE" type="longint">
                    <ipxact:name>AUTO_REFCLK0_CLOCK_RATE</ipxact:name>
                    <ipxact:displayName>Auto CLOCK_RATE</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_REFCLK0_CLOCK_DOMAIN" type="longint">
                    <ipxact:name>AUTO_REFCLK0_CLOCK_DOMAIN</ipxact:name>
                    <ipxact:displayName>Auto CLOCK_DOMAIN</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_REFCLK0_RESET_DOMAIN" type="longint">
                    <ipxact:name>AUTO_REFCLK0_RESET_DOMAIN</ipxact:name>
                    <ipxact:displayName>Auto RESET_DOMAIN</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_REFCLK1_CLOCK_RATE" type="longint">
                    <ipxact:name>AUTO_REFCLK1_CLOCK_RATE</ipxact:name>
                    <ipxact:displayName>Auto CLOCK_RATE</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_REFCLK1_CLOCK_DOMAIN" type="longint">
                    <ipxact:name>AUTO_REFCLK1_CLOCK_DOMAIN</ipxact:name>
                    <ipxact:displayName>Auto CLOCK_DOMAIN</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_REFCLK1_RESET_DOMAIN" type="longint">
                    <ipxact:name>AUTO_REFCLK1_RESET_DOMAIN</ipxact:name>
                    <ipxact:displayName>Auto RESET_DOMAIN</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_REFCLK4_CLOCK_RATE" type="longint">
                    <ipxact:name>AUTO_REFCLK4_CLOCK_RATE</ipxact:name>
                    <ipxact:displayName>Auto CLOCK_RATE</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_REFCLK4_CLOCK_DOMAIN" type="longint">
                    <ipxact:name>AUTO_REFCLK4_CLOCK_DOMAIN</ipxact:name>
                    <ipxact:displayName>Auto CLOCK_DOMAIN</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_REFCLK4_RESET_DOMAIN" type="longint">
                    <ipxact:name>AUTO_REFCLK4_RESET_DOMAIN</ipxact:name>
                    <ipxact:displayName>Auto RESET_DOMAIN</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </altera:altera_module_parameters>
    </ipxact:vendorExtensions>
</ipxact:component>
