TimeQuest Timing Analyzer report for processador
Thu Dec 07 15:08:16 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; processador                                        ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C5T144C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 219.93 MHz ; 219.93 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.547 ; -16.595       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.523 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -21.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                              ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.547 ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 4.582      ;
; -3.528 ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 4.563      ;
; -3.472 ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 4.507      ;
; -3.467 ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.503      ;
; -3.457 ; rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.493      ;
; -3.454 ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 4.489      ;
; -3.448 ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.484      ;
; -3.403 ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.439      ;
; -3.385 ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.421      ;
; -3.347 ; rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 4.382      ;
; -3.336 ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.372      ;
; -3.317 ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.353      ;
; -3.175 ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.211      ;
; -3.157 ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.193      ;
; -3.067 ; reg4bits:accumulador|FFJK:FF1|aux         ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 4.102      ;
; -3.049 ; reg4bits:accumulador|FFJK:FF1|aux         ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 4.084      ;
; -3.032 ; reg4bits:accumulador|FFJK:FF0|aux         ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 4.067      ;
; -3.014 ; reg4bits:accumulador|FFJK:FF0|aux         ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 4.049      ;
; -3.011 ; rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.047      ;
; -2.796 ; rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.832      ;
; -2.778 ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.814      ;
; -2.760 ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.796      ;
; -2.742 ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.778      ;
; -2.724 ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.760      ;
; -2.705 ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.741      ;
; -2.696 ; rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.732      ;
; -2.673 ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.710      ;
; -2.648 ; rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.003     ; 3.681      ;
; -2.633 ; reg4bits:accumulador|FFJK:FF2|aux         ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.669      ;
; -2.621 ; rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.657      ;
; -2.586 ; rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.621      ;
; -2.549 ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.585      ;
; -2.522 ; rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.003     ; 3.555      ;
; -2.469 ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.506      ;
; -2.445 ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.482      ;
; -2.389 ; reg4bits:accumulador|FFJK:FF0|aux         ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.425      ;
; -2.338 ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.375      ;
; -2.250 ; rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.286      ;
; -2.090 ; reg4bits:accumulador|FFJK:FF0|aux         ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.126      ;
; -2.048 ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.085      ;
; -2.017 ; reg4bits:accumulador|FFJK:FF1|aux         ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.053      ;
; -1.949 ; rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.984      ;
; -1.860 ; rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.896      ;
; -1.844 ; reg4bits:accumulador|FFJK:FF2|aux         ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.880      ;
; -1.726 ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.763      ;
; -1.600 ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.636      ;
; -1.531 ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.568      ;
; -1.508 ; reg4bits:accumulador|FFJK:FF3|aux         ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.544      ;
; -1.303 ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.340      ;
; -0.906 ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.943      ;
; -0.385 ; reg4bits:accumulador|FFJK:FF0|aux         ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 1.420      ;
; -0.383 ; reg4bits:accumulador|FFJK:FF0|aux         ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 1.418      ;
; -0.363 ; reg4bits:accumulador|FFJK:FF1|aux         ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 1.398      ;
; -0.357 ; reg4bits:accumulador|FFJK:FF1|aux         ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 1.392      ;
; -0.357 ; reg4bits:accumulador|FFJK:FF1|aux         ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 1.392      ;
; -0.353 ; reg4bits:accumulador|FFJK:FF0|aux         ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 1.388      ;
; -0.350 ; reg4bits:accumulador|FFJK:FF2|aux         ; rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 1.386      ;
; -0.348 ; reg4bits:accumulador|FFJK:FF2|aux         ; rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 1.384      ;
; -0.345 ; reg4bits:accumulador|FFJK:FF2|aux         ; rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 1.381      ;
; -0.324 ; reg4bits:accumulador|FFJK:FF3|aux         ; rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.319 ; reg4bits:accumulador|FFJK:FF3|aux         ; rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.003      ; 1.358      ;
; -0.317 ; reg4bits:accumulador|FFJK:FF3|aux         ; rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.003      ; 1.356      ;
; -0.307 ; reg4bits:accumulador|FFJK:FF3|aux         ; rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.001      ; 1.344      ;
; -0.180 ; reg4bits:accumulador|FFJK:FF2|aux         ; rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.001      ; 1.217      ;
; 0.240  ; reg4bits:accumulador|FFJK:FF1|aux         ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 0.796      ;
; 0.247  ; reg4bits:accumulador|FFJK:FF0|aux         ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 0.789      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.523 ; reg4bits:accumulador|FFJK:FF0|aux         ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.530 ; reg4bits:accumulador|FFJK:FF1|aux         ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.950 ; reg4bits:accumulador|FFJK:FF2|aux         ; rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; 0.001      ; 1.217      ;
; 1.077 ; reg4bits:accumulador|FFJK:FF3|aux         ; rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; 0.001      ; 1.344      ;
; 1.087 ; reg4bits:accumulador|FFJK:FF3|aux         ; rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; 0.003      ; 1.356      ;
; 1.089 ; reg4bits:accumulador|FFJK:FF3|aux         ; rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; 0.003      ; 1.358      ;
; 1.094 ; reg4bits:accumulador|FFJK:FF3|aux         ; rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; 0.000      ; 1.360      ;
; 1.115 ; reg4bits:accumulador|FFJK:FF2|aux         ; rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; 0.000      ; 1.381      ;
; 1.118 ; reg4bits:accumulador|FFJK:FF2|aux         ; rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; 0.000      ; 1.384      ;
; 1.120 ; reg4bits:accumulador|FFJK:FF2|aux         ; rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; 0.000      ; 1.386      ;
; 1.123 ; reg4bits:accumulador|FFJK:FF0|aux         ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; -0.001     ; 1.388      ;
; 1.127 ; reg4bits:accumulador|FFJK:FF1|aux         ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; -0.001     ; 1.392      ;
; 1.127 ; reg4bits:accumulador|FFJK:FF1|aux         ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; -0.001     ; 1.392      ;
; 1.133 ; reg4bits:accumulador|FFJK:FF1|aux         ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; -0.001     ; 1.398      ;
; 1.153 ; reg4bits:accumulador|FFJK:FF0|aux         ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; -0.001     ; 1.418      ;
; 1.155 ; reg4bits:accumulador|FFJK:FF0|aux         ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; -0.001     ; 1.420      ;
; 1.676 ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.943      ;
; 1.852 ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 2.119      ;
; 1.922 ; rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.001     ; 2.187      ;
; 1.935 ; rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.201      ;
; 2.007 ; reg4bits:accumulador|FFJK:FF3|aux         ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.273      ;
; 2.073 ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 2.340      ;
; 2.098 ; reg4bits:accumulador|FFJK:FF1|aux         ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.364      ;
; 2.214 ; reg4bits:accumulador|FFJK:FF2|aux         ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.480      ;
; 2.301 ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 2.568      ;
; 2.325 ; rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.591      ;
; 2.370 ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.636      ;
; 2.464 ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 2.731      ;
; 2.495 ; rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 2.758      ;
; 2.595 ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 2.862      ;
; 2.621 ; rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 2.884      ;
; 2.661 ; rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.001     ; 2.926      ;
; 2.675 ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.941      ;
; 2.769 ; rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.035      ;
; 2.771 ; rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.037      ;
; 2.818 ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 3.085      ;
; 2.840 ; reg4bits:accumulador|FFJK:FF0|aux         ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.106      ;
; 2.976 ; reg4bits:accumulador|FFJK:FF2|aux         ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.242      ;
; 3.136 ; rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.402      ;
; 3.159 ; reg4bits:accumulador|FFJK:FF0|aux         ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.425      ;
; 3.215 ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 3.482      ;
; 3.274 ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.540      ;
; 3.376 ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.642      ;
; 3.383 ; reg4bits:accumulador|FFJK:FF0|aux         ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.001     ; 3.648      ;
; 3.392 ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.658      ;
; 3.443 ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 3.710      ;
; 3.457 ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.723      ;
; 3.494 ; reg4bits:accumulador|FFJK:FF1|aux         ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.001     ; 3.759      ;
; 3.501 ; reg4bits:accumulador|FFJK:FF0|aux         ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.001     ; 3.766      ;
; 3.512 ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.778      ;
; 3.526 ; rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.792      ;
; 3.612 ; reg4bits:accumulador|FFJK:FF1|aux         ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.001     ; 3.877      ;
; 3.671 ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.937      ;
; 3.789 ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.055      ;
; 3.862 ; rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.001     ; 4.127      ;
; 3.899 ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.165      ;
; 3.968 ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.001     ; 4.233      ;
; 3.972 ; rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.238      ;
; 3.988 ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.254      ;
; 4.017 ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.283      ;
; 4.069 ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.335      ;
; 4.086 ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.001     ; 4.351      ;
; 4.119 ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.385      ;
; 4.199 ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.001     ; 4.464      ;
; 4.200 ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.466      ;
; 4.280 ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.001     ; 4.545      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bits:accumulador|FFJK:FF0|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bits:accumulador|FFJK:FF0|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bits:accumulador|FFJK:FF1|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bits:accumulador|FFJK:FF1|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bits:accumulador|FFJK:FF2|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bits:accumulador|FFJK:FF2|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bits:accumulador|FFJK:FF3|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bits:accumulador|FFJK:FF3|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R0|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R0|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R0|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R0|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R1|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R1|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R1|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R1|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R2|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R2|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R2|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R2|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R3|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R3|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R3|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R3|FFJK:FF3|aux ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R0|FF0|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R0|FF0|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R0|FF1|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R0|FF1|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R0|FF2|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R0|FF2|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R0|FF3|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R0|FF3|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R1|FF0|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R1|FF0|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R1|FF1|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R1|FF1|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R1|FF2|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R1|FF2|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R1|FF3|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R1|FF3|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R2|FF0|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R2|FF0|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R2|FF1|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R2|FF1|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R2|FF2|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R2|FF2|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R2|FF3|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R2|FF3|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R3|FF0|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R3|FF0|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R3|FF1|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R3|FF1|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R3|FF2|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R3|FF2|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R3|FF3|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R3|FF3|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; accumulador|FF0|aux|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; accumulador|FF0|aux|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; accumulador|FF1|aux|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; accumulador|FF1|aux|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; accumulador|FF2|aux|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; accumulador|FF2|aux|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; accumulador|FF3|aux|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; accumulador|FF3|aux|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; RF_rd        ; clk        ; 8.618 ; 8.618 ; Rise       ; clk             ;
; RF_wr        ; clk        ; 5.221 ; 5.221 ; Rise       ; clk             ;
; R_addr[*]    ; clk        ; 8.481 ; 8.481 ; Rise       ; clk             ;
;  R_addr[0]   ; clk        ; 8.481 ; 8.481 ; Rise       ; clk             ;
;  R_addr[1]   ; clk        ; 8.474 ; 8.474 ; Rise       ; clk             ;
; SW_ALU[*]    ; clk        ; 2.170 ; 2.170 ; Rise       ; clk             ;
;  SW_ALU[0]   ; clk        ; 2.170 ; 2.170 ; Rise       ; clk             ;
;  SW_ALU[1]   ; clk        ; 2.150 ; 2.150 ; Rise       ; clk             ;
;  SW_ALU[2]   ; clk        ; 1.979 ; 1.979 ; Rise       ; clk             ;
; SW_I_ACC[*]  ; clk        ; 6.221 ; 6.221 ; Rise       ; clk             ;
;  SW_I_ACC[0] ; clk        ; 5.917 ; 5.917 ; Rise       ; clk             ;
;  SW_I_ACC[1] ; clk        ; 6.221 ; 6.221 ; Rise       ; clk             ;
; W_addr[*]    ; clk        ; 5.543 ; 5.543 ; Rise       ; clk             ;
;  W_addr[0]   ; clk        ; 5.325 ; 5.325 ; Rise       ; clk             ;
;  W_addr[1]   ; clk        ; 5.543 ; 5.543 ; Rise       ; clk             ;
; acc_ld       ; clk        ; 0.267 ; 0.267 ; Rise       ; clk             ;
; imm[*]       ; clk        ; 5.483 ; 5.483 ; Rise       ; clk             ;
;  imm[0]      ; clk        ; 3.831 ; 3.831 ; Rise       ; clk             ;
;  imm[1]      ; clk        ; 5.483 ; 5.483 ; Rise       ; clk             ;
;  imm[2]      ; clk        ; 5.304 ; 5.304 ; Rise       ; clk             ;
;  imm[3]      ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; RF_rd        ; clk        ; -5.954 ; -5.954 ; Rise       ; clk             ;
; RF_wr        ; clk        ; -4.580 ; -4.580 ; Rise       ; clk             ;
; R_addr[*]    ; clk        ; -5.812 ; -5.812 ; Rise       ; clk             ;
;  R_addr[0]   ; clk        ; -5.823 ; -5.823 ; Rise       ; clk             ;
;  R_addr[1]   ; clk        ; -5.812 ; -5.812 ; Rise       ; clk             ;
; SW_ALU[*]    ; clk        ; -0.786 ; -0.786 ; Rise       ; clk             ;
;  SW_ALU[0]   ; clk        ; -0.786 ; -0.786 ; Rise       ; clk             ;
;  SW_ALU[1]   ; clk        ; -0.794 ; -0.794 ; Rise       ; clk             ;
;  SW_ALU[2]   ; clk        ; -0.919 ; -0.919 ; Rise       ; clk             ;
; SW_I_ACC[*]  ; clk        ; -4.000 ; -4.000 ; Rise       ; clk             ;
;  SW_I_ACC[0] ; clk        ; -4.000 ; -4.000 ; Rise       ; clk             ;
;  SW_I_ACC[1] ; clk        ; -4.035 ; -4.035 ; Rise       ; clk             ;
; W_addr[*]    ; clk        ; -4.682 ; -4.682 ; Rise       ; clk             ;
;  W_addr[0]   ; clk        ; -4.682 ; -4.682 ; Rise       ; clk             ;
;  W_addr[1]   ; clk        ; -4.893 ; -4.893 ; Rise       ; clk             ;
; acc_ld       ; clk        ; -0.035 ; -0.035 ; Rise       ; clk             ;
; imm[*]       ; clk        ; -3.601 ; -3.601 ; Rise       ; clk             ;
;  imm[0]      ; clk        ; -3.601 ; -3.601 ; Rise       ; clk             ;
;  imm[1]      ; clk        ; -5.253 ; -5.253 ; Rise       ; clk             ;
;  imm[2]      ; clk        ; -5.074 ; -5.074 ; Rise       ; clk             ;
;  imm[3]      ; clk        ; -4.927 ; -4.927 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; output_4[*]  ; clk        ; 7.094 ; 7.094 ; Rise       ; clk             ;
;  output_4[0] ; clk        ; 6.627 ; 6.627 ; Rise       ; clk             ;
;  output_4[1] ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  output_4[2] ; clk        ; 6.630 ; 6.630 ; Rise       ; clk             ;
;  output_4[3] ; clk        ; 7.094 ; 7.094 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; output_4[*]  ; clk        ; 6.627 ; 6.627 ; Rise       ; clk             ;
;  output_4[0] ; clk        ; 6.627 ; 6.627 ; Rise       ; clk             ;
;  output_4[1] ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  output_4[2] ; clk        ; 6.630 ; 6.630 ; Rise       ; clk             ;
;  output_4[3] ; clk        ; 7.094 ; 7.094 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.967 ; -2.905        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.239 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -21.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                              ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.967 ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.996      ;
; -0.944 ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.973      ;
; -0.936 ; rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.968      ;
; -0.934 ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.963      ;
; -0.928 ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.957      ;
; -0.927 ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.957      ;
; -0.904 ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.934      ;
; -0.901 ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.931      ;
; -0.897 ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.929      ;
; -0.891 ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.923      ;
; -0.890 ; rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.919      ;
; -0.878 ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.908      ;
; -0.824 ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.854      ;
; -0.818 ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.848      ;
; -0.770 ; rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.800      ;
; -0.760 ; reg4bits:accumulador|FFJK:FF1|aux         ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.789      ;
; -0.754 ; reg4bits:accumulador|FFJK:FF0|aux         ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.783      ;
; -0.754 ; reg4bits:accumulador|FFJK:FF1|aux         ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.783      ;
; -0.748 ; reg4bits:accumulador|FFJK:FF0|aux         ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.777      ;
; -0.659 ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.689      ;
; -0.657 ; rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.689      ;
; -0.653 ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.683      ;
; -0.636 ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.668      ;
; -0.616 ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.648      ;
; -0.614 ; rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.646      ;
; -0.613 ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.645      ;
; -0.609 ; rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.639      ;
; -0.601 ; rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.004     ; 1.629      ;
; -0.579 ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.003      ; 1.614      ;
; -0.578 ; rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.004     ; 1.606      ;
; -0.576 ; reg4bits:accumulador|FFJK:FF2|aux         ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.608      ;
; -0.568 ; rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.597      ;
; -0.545 ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.577      ;
; -0.506 ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.539      ;
; -0.505 ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.538      ;
; -0.479 ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.512      ;
; -0.473 ; reg4bits:accumulador|FFJK:FF0|aux         ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.505      ;
; -0.448 ; rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.478      ;
; -0.378 ; reg4bits:accumulador|FFJK:FF0|aux         ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.410      ;
; -0.341 ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.374      ;
; -0.326 ; reg4bits:accumulador|FFJK:FF1|aux         ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.358      ;
; -0.324 ; rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.353      ;
; -0.287 ; rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.317      ;
; -0.246 ; reg4bits:accumulador|FFJK:FF2|aux         ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.278      ;
; -0.214 ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.003      ; 1.249      ;
; -0.155 ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.187      ;
; -0.118 ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 1.000        ; 0.003      ; 1.153      ;
; -0.104 ; reg4bits:accumulador|FFJK:FF3|aux         ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.136      ;
; -0.045 ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.078      ;
; 0.120  ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 0.913      ;
; 0.320  ; reg4bits:accumulador|FFJK:FF0|aux         ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 0.711      ;
; 0.321  ; reg4bits:accumulador|FFJK:FF0|aux         ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 0.710      ;
; 0.334  ; reg4bits:accumulador|FFJK:FF1|aux         ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 0.697      ;
; 0.339  ; reg4bits:accumulador|FFJK:FF0|aux         ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; -0.003     ; 0.690      ;
; 0.340  ; reg4bits:accumulador|FFJK:FF1|aux         ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 0.691      ;
; 0.340  ; reg4bits:accumulador|FFJK:FF1|aux         ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; -0.003     ; 0.689      ;
; 0.344  ; reg4bits:accumulador|FFJK:FF2|aux         ; rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.002      ; 0.690      ;
; 0.345  ; reg4bits:accumulador|FFJK:FF2|aux         ; rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.002      ; 0.689      ;
; 0.348  ; reg4bits:accumulador|FFJK:FF2|aux         ; rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 0.684      ;
; 0.361  ; reg4bits:accumulador|FFJK:FF3|aux         ; rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.004      ; 0.675      ;
; 0.362  ; reg4bits:accumulador|FFJK:FF3|aux         ; rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 0.670      ;
; 0.364  ; reg4bits:accumulador|FFJK:FF3|aux         ; rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.004      ; 0.672      ;
; 0.371  ; reg4bits:accumulador|FFJK:FF3|aux         ; rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.003      ; 0.664      ;
; 0.451  ; reg4bits:accumulador|FFJK:FF2|aux         ; rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.003      ; 0.584      ;
; 0.639  ; reg4bits:accumulador|FFJK:FF1|aux         ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 0.393      ;
; 0.641  ; reg4bits:accumulador|FFJK:FF0|aux         ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 0.391      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.239 ; reg4bits:accumulador|FFJK:FF0|aux         ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; reg4bits:accumulador|FFJK:FF1|aux         ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.429 ; reg4bits:accumulador|FFJK:FF2|aux         ; rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; 0.003      ; 0.584      ;
; 0.509 ; reg4bits:accumulador|FFJK:FF3|aux         ; rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; 0.003      ; 0.664      ;
; 0.516 ; reg4bits:accumulador|FFJK:FF3|aux         ; rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; 0.004      ; 0.672      ;
; 0.518 ; reg4bits:accumulador|FFJK:FF3|aux         ; rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; reg4bits:accumulador|FFJK:FF3|aux         ; rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; 0.004      ; 0.675      ;
; 0.532 ; reg4bits:accumulador|FFJK:FF2|aux         ; rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.535 ; reg4bits:accumulador|FFJK:FF2|aux         ; rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; 0.002      ; 0.689      ;
; 0.536 ; reg4bits:accumulador|FFJK:FF2|aux         ; rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; 0.002      ; 0.690      ;
; 0.540 ; reg4bits:accumulador|FFJK:FF1|aux         ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; -0.001     ; 0.691      ;
; 0.540 ; reg4bits:accumulador|FFJK:FF1|aux         ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; -0.003     ; 0.689      ;
; 0.541 ; reg4bits:accumulador|FFJK:FF0|aux         ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; -0.003     ; 0.690      ;
; 0.546 ; reg4bits:accumulador|FFJK:FF1|aux         ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; -0.001     ; 0.697      ;
; 0.559 ; reg4bits:accumulador|FFJK:FF0|aux         ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; -0.001     ; 0.710      ;
; 0.560 ; reg4bits:accumulador|FFJK:FF0|aux         ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; -0.001     ; 0.711      ;
; 0.760 ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.913      ;
; 0.835 ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.003      ; 0.990      ;
; 0.865 ; reg4bits:accumulador|FFJK:FF3|aux         ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.017      ;
; 0.869 ; rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.018      ;
; 0.871 ; rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.002     ; 1.021      ;
; 0.918 ; reg4bits:accumulador|FFJK:FF1|aux         ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.925 ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.078      ;
; 0.972 ; reg4bits:accumulador|FFJK:FF2|aux         ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.124      ;
; 0.998 ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.003      ; 1.153      ;
; 1.032 ; rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.002     ; 1.182      ;
; 1.035 ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.187      ;
; 1.100 ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.253      ;
; 1.123 ; rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.004     ; 1.271      ;
; 1.126 ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.279      ;
; 1.146 ; rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.004     ; 1.294      ;
; 1.152 ; rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.301      ;
; 1.166 ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.318      ;
; 1.198 ; rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.350      ;
; 1.202 ; rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.354      ;
; 1.221 ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.374      ;
; 1.252 ; reg4bits:accumulador|FFJK:FF0|aux         ; reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.404      ;
; 1.275 ; reg4bits:accumulador|FFJK:FF2|aux         ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.427      ;
; 1.353 ; reg4bits:accumulador|FFJK:FF0|aux         ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.369 ; rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.002     ; 1.519      ;
; 1.386 ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.539      ;
; 1.422 ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.002     ; 1.572      ;
; 1.444 ; reg4bits:accumulador|FFJK:FF0|aux         ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.593      ;
; 1.457 ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.609      ;
; 1.459 ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.003      ; 1.614      ;
; 1.481 ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.002     ; 1.631      ;
; 1.487 ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.639      ;
; 1.494 ; reg4bits:accumulador|FFJK:FF1|aux         ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.643      ;
; 1.496 ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.648      ;
; 1.503 ; reg4bits:accumulador|FFJK:FF0|aux         ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.652      ;
; 1.530 ; rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.002     ; 1.680      ;
; 1.553 ; reg4bits:accumulador|FFJK:FF1|aux         ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.702      ;
; 1.587 ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.002     ; 1.737      ;
; 1.646 ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.002     ; 1.796      ;
; 1.650 ; rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.799      ;
; 1.660 ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.812      ;
; 1.696 ; rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.848      ;
; 1.697 ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.846      ;
; 1.719 ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.871      ;
; 1.722 ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.002     ; 1.872      ;
; 1.748 ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.002     ; 1.898      ;
; 1.752 ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.002     ; 1.902      ;
; 1.756 ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.905      ;
; 1.778 ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.002     ; 1.928      ;
; 1.788 ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.937      ;
; 1.818 ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.967      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bits:accumulador|FFJK:FF0|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bits:accumulador|FFJK:FF0|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bits:accumulador|FFJK:FF1|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bits:accumulador|FFJK:FF1|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bits:accumulador|FFJK:FF2|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bits:accumulador|FFJK:FF2|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bits:accumulador|FFJK:FF3|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bits:accumulador|FFJK:FF3|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R0|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R0|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R0|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R0|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R0|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R0|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R1|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R1|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R1|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R1|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R1|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R1|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R2|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R2|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R2|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R2|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R2|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R2|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R3|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R3|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R3|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R3|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rf:Register_File|reg4bits:R3|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rf:Register_File|reg4bits:R3|FFJK:FF3|aux ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R0|FF0|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R0|FF0|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R0|FF1|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R0|FF1|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R0|FF2|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R0|FF2|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R0|FF3|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R0|FF3|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R1|FF0|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R1|FF0|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R1|FF1|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R1|FF1|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R1|FF2|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R1|FF2|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R1|FF3|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R1|FF3|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R2|FF0|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R2|FF0|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R2|FF1|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R2|FF1|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R2|FF2|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R2|FF2|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R2|FF3|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R2|FF3|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R3|FF0|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R3|FF0|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R3|FF1|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R3|FF1|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R3|FF2|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R3|FF2|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Register_File|R3|FF3|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_File|R3|FF3|aux|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; accumulador|FF0|aux|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; accumulador|FF0|aux|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; accumulador|FF1|aux|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; accumulador|FF1|aux|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; accumulador|FF2|aux|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; accumulador|FF2|aux|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; accumulador|FF3|aux|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; accumulador|FF3|aux|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; RF_rd        ; clk        ; 4.221  ; 4.221  ; Rise       ; clk             ;
; RF_wr        ; clk        ; 2.848  ; 2.848  ; Rise       ; clk             ;
; R_addr[*]    ; clk        ; 4.101  ; 4.101  ; Rise       ; clk             ;
;  R_addr[0]   ; clk        ; 4.101  ; 4.101  ; Rise       ; clk             ;
;  R_addr[1]   ; clk        ; 4.084  ; 4.084  ; Rise       ; clk             ;
; SW_ALU[*]    ; clk        ; 0.654  ; 0.654  ; Rise       ; clk             ;
;  SW_ALU[0]   ; clk        ; 0.654  ; 0.654  ; Rise       ; clk             ;
;  SW_ALU[1]   ; clk        ; 0.654  ; 0.654  ; Rise       ; clk             ;
;  SW_ALU[2]   ; clk        ; 0.612  ; 0.612  ; Rise       ; clk             ;
; SW_I_ACC[*]  ; clk        ; 3.144  ; 3.144  ; Rise       ; clk             ;
;  SW_I_ACC[0] ; clk        ; 3.057  ; 3.057  ; Rise       ; clk             ;
;  SW_I_ACC[1] ; clk        ; 3.144  ; 3.144  ; Rise       ; clk             ;
; W_addr[*]    ; clk        ; 2.986  ; 2.986  ; Rise       ; clk             ;
;  W_addr[0]   ; clk        ; 2.871  ; 2.871  ; Rise       ; clk             ;
;  W_addr[1]   ; clk        ; 2.986  ; 2.986  ; Rise       ; clk             ;
; acc_ld       ; clk        ; -0.022 ; -0.022 ; Rise       ; clk             ;
; imm[*]       ; clk        ; 2.831  ; 2.831  ; Rise       ; clk             ;
;  imm[0]      ; clk        ; 2.125  ; 2.125  ; Rise       ; clk             ;
;  imm[1]      ; clk        ; 2.831  ; 2.831  ; Rise       ; clk             ;
;  imm[2]      ; clk        ; 2.766  ; 2.766  ; Rise       ; clk             ;
;  imm[3]      ; clk        ; 2.700  ; 2.700  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; RF_rd        ; clk        ; -3.065 ; -3.065 ; Rise       ; clk             ;
; RF_wr        ; clk        ; -2.540 ; -2.540 ; Rise       ; clk             ;
; R_addr[*]    ; clk        ; -2.942 ; -2.942 ; Rise       ; clk             ;
;  R_addr[0]   ; clk        ; -2.961 ; -2.961 ; Rise       ; clk             ;
;  R_addr[1]   ; clk        ; -2.942 ; -2.942 ; Rise       ; clk             ;
; SW_ALU[*]    ; clk        ; -0.062 ; -0.062 ; Rise       ; clk             ;
;  SW_ALU[0]   ; clk        ; -0.066 ; -0.066 ; Rise       ; clk             ;
;  SW_ALU[1]   ; clk        ; -0.062 ; -0.062 ; Rise       ; clk             ;
;  SW_ALU[2]   ; clk        ; -0.153 ; -0.153 ; Rise       ; clk             ;
; SW_I_ACC[*]  ; clk        ; -2.201 ; -2.201 ; Rise       ; clk             ;
;  SW_I_ACC[0] ; clk        ; -2.247 ; -2.247 ; Rise       ; clk             ;
;  SW_I_ACC[1] ; clk        ; -2.201 ; -2.201 ; Rise       ; clk             ;
; W_addr[*]    ; clk        ; -2.566 ; -2.566 ; Rise       ; clk             ;
;  W_addr[0]   ; clk        ; -2.566 ; -2.566 ; Rise       ; clk             ;
;  W_addr[1]   ; clk        ; -2.675 ; -2.675 ; Rise       ; clk             ;
; acc_ld       ; clk        ; 0.146  ; 0.146  ; Rise       ; clk             ;
; imm[*]       ; clk        ; -2.005 ; -2.005 ; Rise       ; clk             ;
;  imm[0]      ; clk        ; -2.005 ; -2.005 ; Rise       ; clk             ;
;  imm[1]      ; clk        ; -2.711 ; -2.711 ; Rise       ; clk             ;
;  imm[2]      ; clk        ; -2.646 ; -2.646 ; Rise       ; clk             ;
;  imm[3]      ; clk        ; -2.580 ; -2.580 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; output_4[*]  ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
;  output_4[0] ; clk        ; 3.695 ; 3.695 ; Rise       ; clk             ;
;  output_4[1] ; clk        ; 3.706 ; 3.706 ; Rise       ; clk             ;
;  output_4[2] ; clk        ; 3.695 ; 3.695 ; Rise       ; clk             ;
;  output_4[3] ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; output_4[*]  ; clk        ; 3.695 ; 3.695 ; Rise       ; clk             ;
;  output_4[0] ; clk        ; 3.695 ; 3.695 ; Rise       ; clk             ;
;  output_4[1] ; clk        ; 3.706 ; 3.706 ; Rise       ; clk             ;
;  output_4[2] ; clk        ; 3.695 ; 3.695 ; Rise       ; clk             ;
;  output_4[3] ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.547  ; 0.239 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -3.547  ; 0.239 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -16.595 ; 0.0   ; 0.0      ; 0.0     ; -21.38              ;
;  clk             ; -16.595 ; 0.000 ; N/A      ; N/A     ; -21.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; RF_rd        ; clk        ; 8.618 ; 8.618 ; Rise       ; clk             ;
; RF_wr        ; clk        ; 5.221 ; 5.221 ; Rise       ; clk             ;
; R_addr[*]    ; clk        ; 8.481 ; 8.481 ; Rise       ; clk             ;
;  R_addr[0]   ; clk        ; 8.481 ; 8.481 ; Rise       ; clk             ;
;  R_addr[1]   ; clk        ; 8.474 ; 8.474 ; Rise       ; clk             ;
; SW_ALU[*]    ; clk        ; 2.170 ; 2.170 ; Rise       ; clk             ;
;  SW_ALU[0]   ; clk        ; 2.170 ; 2.170 ; Rise       ; clk             ;
;  SW_ALU[1]   ; clk        ; 2.150 ; 2.150 ; Rise       ; clk             ;
;  SW_ALU[2]   ; clk        ; 1.979 ; 1.979 ; Rise       ; clk             ;
; SW_I_ACC[*]  ; clk        ; 6.221 ; 6.221 ; Rise       ; clk             ;
;  SW_I_ACC[0] ; clk        ; 5.917 ; 5.917 ; Rise       ; clk             ;
;  SW_I_ACC[1] ; clk        ; 6.221 ; 6.221 ; Rise       ; clk             ;
; W_addr[*]    ; clk        ; 5.543 ; 5.543 ; Rise       ; clk             ;
;  W_addr[0]   ; clk        ; 5.325 ; 5.325 ; Rise       ; clk             ;
;  W_addr[1]   ; clk        ; 5.543 ; 5.543 ; Rise       ; clk             ;
; acc_ld       ; clk        ; 0.267 ; 0.267 ; Rise       ; clk             ;
; imm[*]       ; clk        ; 5.483 ; 5.483 ; Rise       ; clk             ;
;  imm[0]      ; clk        ; 3.831 ; 3.831 ; Rise       ; clk             ;
;  imm[1]      ; clk        ; 5.483 ; 5.483 ; Rise       ; clk             ;
;  imm[2]      ; clk        ; 5.304 ; 5.304 ; Rise       ; clk             ;
;  imm[3]      ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; RF_rd        ; clk        ; -3.065 ; -3.065 ; Rise       ; clk             ;
; RF_wr        ; clk        ; -2.540 ; -2.540 ; Rise       ; clk             ;
; R_addr[*]    ; clk        ; -2.942 ; -2.942 ; Rise       ; clk             ;
;  R_addr[0]   ; clk        ; -2.961 ; -2.961 ; Rise       ; clk             ;
;  R_addr[1]   ; clk        ; -2.942 ; -2.942 ; Rise       ; clk             ;
; SW_ALU[*]    ; clk        ; -0.062 ; -0.062 ; Rise       ; clk             ;
;  SW_ALU[0]   ; clk        ; -0.066 ; -0.066 ; Rise       ; clk             ;
;  SW_ALU[1]   ; clk        ; -0.062 ; -0.062 ; Rise       ; clk             ;
;  SW_ALU[2]   ; clk        ; -0.153 ; -0.153 ; Rise       ; clk             ;
; SW_I_ACC[*]  ; clk        ; -2.201 ; -2.201 ; Rise       ; clk             ;
;  SW_I_ACC[0] ; clk        ; -2.247 ; -2.247 ; Rise       ; clk             ;
;  SW_I_ACC[1] ; clk        ; -2.201 ; -2.201 ; Rise       ; clk             ;
; W_addr[*]    ; clk        ; -2.566 ; -2.566 ; Rise       ; clk             ;
;  W_addr[0]   ; clk        ; -2.566 ; -2.566 ; Rise       ; clk             ;
;  W_addr[1]   ; clk        ; -2.675 ; -2.675 ; Rise       ; clk             ;
; acc_ld       ; clk        ; 0.146  ; 0.146  ; Rise       ; clk             ;
; imm[*]       ; clk        ; -2.005 ; -2.005 ; Rise       ; clk             ;
;  imm[0]      ; clk        ; -2.005 ; -2.005 ; Rise       ; clk             ;
;  imm[1]      ; clk        ; -2.711 ; -2.711 ; Rise       ; clk             ;
;  imm[2]      ; clk        ; -2.646 ; -2.646 ; Rise       ; clk             ;
;  imm[3]      ; clk        ; -2.580 ; -2.580 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; output_4[*]  ; clk        ; 7.094 ; 7.094 ; Rise       ; clk             ;
;  output_4[0] ; clk        ; 6.627 ; 6.627 ; Rise       ; clk             ;
;  output_4[1] ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  output_4[2] ; clk        ; 6.630 ; 6.630 ; Rise       ; clk             ;
;  output_4[3] ; clk        ; 7.094 ; 7.094 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; output_4[*]  ; clk        ; 3.695 ; 3.695 ; Rise       ; clk             ;
;  output_4[0] ; clk        ; 3.695 ; 3.695 ; Rise       ; clk             ;
;  output_4[1] ; clk        ; 3.706 ; 3.706 ; Rise       ; clk             ;
;  output_4[2] ; clk        ; 3.695 ; 3.695 ; Rise       ; clk             ;
;  output_4[3] ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 119      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 119      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 92    ; 92   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Thu Dec 07 15:08:13 2017
Info: Command: quartus_sta processador -c processador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.547
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.547       -16.595 clk 
Info (332146): Worst-case hold slack is 0.523
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.523         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -21.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.967
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.967        -2.905 clk 
Info (332146): Worst-case hold slack is 0.239
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.239         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -21.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 465 megabytes
    Info: Processing ended: Thu Dec 07 15:08:16 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


