<IVTable>
	<Crate number="1">
		<Slot number="1">
			<Card type="WISC CTP-7"><FPGA id="0">1 192 168 1 41 255 255 0 0 192 168 1 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">1 255 255 0 0 192 168 1 61 0 0</FPGA><FPGA id="1">1 255 255 0 0 192 168 1 62 0 0</FPGA></Card>
		</Slot>
		<Slot number="2">
			<Card type="WISC CTP-7"><FPGA id="0">2 192 168 1 42 255 255 0 0 192 168 1 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">2 255 255 0 0 192 168 1 63 0 0</FPGA><FPGA id="1">2 255 255 0 0 192 168 1 64 0 0</FPGA></Card>
		</Slot>
		<Slot number="3">
			<Card type="WISC CTP-7"><FPGA id="0">3 192 168 1 43 255 255 0 0 192 168 1 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">3 255 255 0 0 192 168 1 65 0 0</FPGA><FPGA id="1">3 255 255 0 0 192 168 1 66 0 0</FPGA></Card>
		</Slot>
		<Slot number="4">
			<Card type="WISC CTP-7"><FPGA id="0">4 192 168 1 44 255 255 0 0 192 168 1 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">4 255 255 0 0 192 168 1 67 0 0</FPGA><FPGA id="1">4 255 255 0 0 192 168 1 68 0 0</FPGA></Card>
		</Slot>
		<Slot number="5">
			<Card type="WISC CTP-7"><FPGA id="0">5 192 168 1 45 255 255 0 0 192 168 1 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">5 255 255 0 0 192 168 1 69 0 0</FPGA><FPGA id="1">5 255 255 0 0 192 168 1 70 0 0</FPGA></Card>
		</Slot>
		<Slot number="6">
			<Card type="WISC CTP-7"><FPGA id="0">6 192 168 1 46 255 255 0 0 192 168 1 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">6 255 255 0 0 192 168 1 71 0 0</FPGA><FPGA id="1">6 255 255 0 0 192 168 1 72 0 0</FPGA></Card>
		</Slot>
		<Slot number="7">
			<Card type="WISC CTP-7"><FPGA id="0">7 192 168 1 47 255 255 0 0 192 168 1 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">13 255 255 0 0 192 168 1 73 0 0</FPGA><FPGA id="1">13 255 255 0 0 192 168 1 74 0 0</FPGA></Card>
		</Slot>
		<Slot number="8">
			<Card type="WISC CTP-7"><FPGA id="0">8 192 168 1 48 255 255 0 0 192 168 1 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">8 255 255 0 0 192 168 1 75 0 0</FPGA><FPGA id="1">8 255 255 0 0 192 168 1 76 0 0</FPGA></Card>
		</Slot>
		<Slot number="9">
			<Card type="WISC CTP-7"><FPGA id="0">9 192 168 1 49 255 255 0 0 192 168 1 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">9 255 255 0 0 192 168 1 77 0 0</FPGA><FPGA id="1">9 255 255 0 0 192 168 1 78 0 0</FPGA></Card>
		</Slot>
		<Slot number="10">
			<Card type="WISC CTP-7"><FPGA id="0">10 192 168 1 50 255 255 0 0 192 168 1 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">10 255 255 0 0 192 168 1 79 0 0</FPGA><FPGA id="1">10 255 255 0 0 192 168 1 80 0 0</FPGA></Card>
		</Slot>
		<Slot number="11">
			<Card type="WISC CTP-7"><FPGA id="0">11 192 168 1 51 255 255 0 0 192 168 1 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">11 255 255 0 0 192 168 1 81 0 0</FPGA><FPGA id="1">11 255 255 0 0 192 168 1 82 0 0</FPGA></Card>
		</Slot>
		<Slot number="12">
			<Card type="WISC CTP-7"><FPGA id="0">12 192 168 1 52 255 255 0 0 192 168 1 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">12 255 255 0 0 192 168 1 83 0 0</FPGA><FPGA id="1">12 255 255 0 0 192 168 1 84 0 0</FPGA></Card>
		</Slot>
		<Slot number="13">
			<Card type="BU AMC13"><FPGA id="0">13 255 255 0 0 192 168 1 53 0 0</FPGA><FPGA id="1">13 255 255 0 0 192 168 1 54 0 0</FPGA></Card>
		</Slot>
	</Crate>
	<Crate number="2">
		<Slot number="1">
			<Card type="WISC CTP-7"><FPGA id="0">1 192 168 2 41 255 255 0 0 192 168 2 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">1 255 255 0 0 192 168 2 61 0 0</FPGA><FPGA id="1">1 255 255 0 0 192 168 2 62 0 0</FPGA></Card>
		</Slot>
		<Slot number="2">
			<Card type="WISC CTP-7"><FPGA id="0">2 192 168 2 42 255 255 0 0 192 168 2 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">2 255 255 0 0 192 168 2 63 0 0</FPGA><FPGA id="1">2 255 255 0 0 192 168 2 64 0 0</FPGA></Card>
		</Slot>
		<Slot number="3">
			<Card type="WISC CTP-7"><FPGA id="0">3 192 168 2 43 255 255 0 0 192 168 2 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">3 255 255 0 0 192 168 2 65 0 0</FPGA><FPGA id="1">3 255 255 0 0 192 168 2 66 0 0</FPGA></Card>
		</Slot>
		<Slot number="4">
			<Card type="WISC CTP-7"><FPGA id="0">4 192 168 2 44 255 255 0 0 192 168 2 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">4 255 255 0 0 192 168 2 67 0 0</FPGA><FPGA id="1">4 255 255 0 0 192 168 2 68 0 0</FPGA></Card>
		</Slot>
		<Slot number="5">
			<Card type="WISC CTP-7"><FPGA id="0">5 192 168 2 45 255 255 0 0 192 168 2 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">5 255 255 0 0 192 168 2 69 0 0</FPGA><FPGA id="1">5 255 255 0 0 192 168 2 70 0 0</FPGA></Card>
		</Slot>
		<Slot number="6">
			<Card type="WISC CTP-7"><FPGA id="0">6 192 168 2 46 255 255 0 0 192 168 2 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">6 255 255 0 0 192 168 2 71 0 0</FPGA><FPGA id="1">6 255 255 0 0 192 168 2 72 0 0</FPGA></Card>
		</Slot>
		<Slot number="7">
			<Card type="WISC CTP-7"><FPGA id="0">7 192 168 2 47 255 255 0 0 192 168 2 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">13 255 255 0 0 192 168 2 73 0 0</FPGA><FPGA id="1">13 255 255 0 0 192 168 2 74 0 0</FPGA></Card>
		</Slot>
		<Slot number="8">
			<Card type="WISC CTP-7"><FPGA id="0">8 192 168 2 48 255 255 0 0 192 168 2 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">8 255 255 0 0 192 168 2 75 0 0</FPGA><FPGA id="1">8 255 255 0 0 192 168 2 76 0 0</FPGA></Card>
		</Slot>
		<Slot number="9">
			<Card type="WISC CTP-7"><FPGA id="0">9 192 168 2 49 255 255 0 0 192 168 2 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">9 255 255 0 0 192 168 2 77 0 0</FPGA><FPGA id="1">9 255 255 0 0 192 168 2 78 0 0</FPGA></Card>
		</Slot>
		<Slot number="10">
			<Card type="WISC CTP-7"><FPGA id="0">10 192 168 2 50 255 255 0 0 192 168 2 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">10 255 255 0 0 192 168 2 79 0 0</FPGA><FPGA id="1">10 255 255 0 0 192 168 2 80 0 0</FPGA></Card>
		</Slot>
		<Slot number="11">
			<Card type="WISC CTP-7"><FPGA id="0">11 192 168 2 51 255 255 0 0 192 168 2 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">11 255 255 0 0 192 168 2 81 0 0</FPGA><FPGA id="1">11 255 255 0 0 192 168 2 82 0 0</FPGA></Card>
		</Slot>
		<Slot number="12">
			<Card type="WISC CTP-7"><FPGA id="0">12 192 168 2 52 255 255 0 0 192 168 2 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">12 255 255 0 0 192 168 2 83 0 0</FPGA><FPGA id="1">12 255 255 0 0 192 168 2 84 0 0</FPGA></Card>
		</Slot>
		<Slot number="13">
			<Card type="BU AMC13"><FPGA id="0">13 255 255 0 0 192 168 2 53 0 0</FPGA><FPGA id="1">13 255 255 0 0 192 168 2 54 0 0</FPGA></Card>
		</Slot>
	</Crate>
	<Crate number="3">
		<Slot number="1">
			<Card type="WISC CTP-7"><FPGA id="0">1 192 168 3 41 255 255 0 0 192 168 3 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">1 255 255 0 0 192 168 3 61 0 0</FPGA><FPGA id="1">1 255 255 0 0 192 168 3 62 0 0</FPGA></Card>
		</Slot>
		<Slot number="2">
			<Card type="WISC CTP-7"><FPGA id="0">2 192 168 3 42 255 255 0 0 192 168 3 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">2 255 255 0 0 192 168 3 63 0 0</FPGA><FPGA id="1">2 255 255 0 0 192 168 3 64 0 0</FPGA></Card>
		</Slot>
		<Slot number="3">
			<Card type="WISC CTP-7"><FPGA id="0">3 192 168 3 43 255 255 0 0 192 168 3 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">3 255 255 0 0 192 168 3 65 0 0</FPGA><FPGA id="1">3 255 255 0 0 192 168 3 66 0 0</FPGA></Card>
		</Slot>
		<Slot number="4">
			<Card type="WISC CTP-7"><FPGA id="0">4 192 168 3 44 255 255 0 0 192 168 3 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">4 255 255 0 0 192 168 3 67 0 0</FPGA><FPGA id="1">4 255 255 0 0 192 168 3 68 0 0</FPGA></Card>
		</Slot>
		<Slot number="5">
			<Card type="WISC CTP-7"><FPGA id="0">5 192 168 3 45 255 255 0 0 192 168 3 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">5 255 255 0 0 192 168 3 69 0 0</FPGA><FPGA id="1">5 255 255 0 0 192 168 3 70 0 0</FPGA></Card>
		</Slot>
		<Slot number="6">
			<Card type="WISC CTP-7"><FPGA id="0">6 192 168 3 46 255 255 0 0 192 168 3 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">6 255 255 0 0 192 168 3 71 0 0</FPGA><FPGA id="1">6 255 255 0 0 192 168 3 72 0 0</FPGA></Card>
		</Slot>
		<Slot number="7">
			<Card type="WISC CTP-7"><FPGA id="0">7 192 168 3 47 255 255 0 0 192 168 3 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">13 255 255 0 0 192 168 3 73 0 0</FPGA><FPGA id="1">13 255 255 0 0 192 168 3 74 0 0</FPGA></Card>
		</Slot>
		<Slot number="8">
			<Card type="WISC CTP-7"><FPGA id="0">8 192 168 3 48 255 255 0 0 192 168 3 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">8 255 255 0 0 192 168 3 75 0 0</FPGA><FPGA id="1">8 255 255 0 0 192 168 3 76 0 0</FPGA></Card>
		</Slot>
		<Slot number="9">
			<Card type="WISC CTP-7"><FPGA id="0">9 192 168 3 49 255 255 0 0 192 168 3 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">9 255 255 0 0 192 168 3 77 0 0</FPGA><FPGA id="1">9 255 255 0 0 192 168 3 78 0 0</FPGA></Card>
		</Slot>
		<Slot number="10">
			<Card type="WISC CTP-7"><FPGA id="0">10 192 168 3 50 255 255 0 0 192 168 3 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">10 255 255 0 0 192 168 3 79 0 0</FPGA><FPGA id="1">10 255 255 0 0 192 168 3 80 0 0</FPGA></Card>
		</Slot>
		<Slot number="11">
			<Card type="WISC CTP-7"><FPGA id="0">11 192 168 3 51 255 255 0 0 192 168 3 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">11 255 255 0 0 192 168 3 81 0 0</FPGA><FPGA id="1">11 255 255 0 0 192 168 3 82 0 0</FPGA></Card>
		</Slot>
		<Slot number="12">
			<Card type="WISC CTP-7"><FPGA id="0">12 192 168 3 52 255 255 0 0 192 168 3 4 0 0</FPGA></Card>
			<Card type="BU AMC13"><FPGA id="0">12 255 255 0 0 192 168 3 83 0 0</FPGA><FPGA id="1">12 255 255 0 0 192 168 3 84 0 0</FPGA></Card>
		</Slot>
		<Slot number="13">
			<Card type="BU AMC13"><FPGA id="0">13 255 255 0 0 192 168 3 53 0 0</FPGA><FPGA id="1">13 255 255 0 0 192 168 3 54 0 0</FPGA></Card>
		</Slot>
	</Crate>
</IVTable>
