<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:30:13.3013</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.21</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7027157</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>3차원 메모리 디바이스 및 이를 형성하는 방법</inventionTitle><inventionTitleEng>THREE-DIMENSIONAL MEMORY DEVICE AND METHOD FOR FORMING THE SAME</inventionTitleEng><openDate>2024.09.09</openDate><openNumber>10-2024-0134374</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.08.13</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.08.13</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 3D 메모리 디바이스는 제1 방향으로 적층되는 메모리 어레이를 포함한다. 각각의 메모리 어레이는 제1 방향에 수직인 제2 방향 및 제1 방향과 제2 방향에 수직인 제3 방향으로 연장되는 인터리브된 전도성층과 제1 유전체층을 포함하는 스택 구조물을 포함한다. 전도성층은 워드 라인 및 드레인 선택 게이트 라인을 포함하고, 드레인 선택 게이트 라인은 제2 방향에서 제2 유전체층에 의해 분리된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.09.07</internationOpenDate><internationOpenNumber>WO2023165379</internationOpenNumber><internationalApplicationDate>2023.02.21</internationalApplicationDate><internationalApplicationNumber>PCT/CN2023/077398</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 3차원(three-dimensional, 3D) 메모리 디바이스로서,제1 방향으로 적층되는 메모리 어레이를 포함하고, 각각의 메모리 어레이는, 상기 제1 방향에 수직인 제2 방향 및 상기 제1 방향과 상기 제2 방향에 수직인 제3 방향으로 연장되는 인터리브된 전도성층과 제1 유전체층을 포함하는 스택 구조물 - 상기 전도성층은 워드 라인 및 드레인 선택 게이트 라인을 포함하고, 상기 드레인 선택 게이트 라인은 상기 제2 방향에서 제2 유전체층에 의해 분리됨 -을 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 각각의 메모리 어레이는,상기 워드 라인과 상기 드레인 선택 게이트 라인을 통해 상기 제1 방향으로 연장되는 제1 채널 구조물을 더 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 각각의 메모리 어레이는,상기 워드 라인을 통해 상기 제1 방향으로 연장되는 제2 채널 구조물을 더 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제2 유전체층은 상기 제2 채널 구조물 위에 배치되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서, 상기 제1 방향에서의 상기 제1 채널 구조물의 제1 길이는 상기 제1 방향에서의 상기 제2 채널 구조물의 제2 길이보다 긴, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>6. 제3항에 있어서, 각각의 메모리 어레이는,상기 제1 채널 구조물 위에 배치된 제1 반도체층; 및상기 제2 유전체층 위에 배치된 제2 반도체층을 더 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 메모리 어레이는 제1 메모리 어레이 및 상기 제1 메모리 어레이 위에 배치된 제2 메모리 어레이를 포함하고, 상기 3D 메모리 디바이스의 평면도에서 상기 제1 메모리 어레이의 제2 유전체층은 상기 제2 메모리 어레이의 제2 유전체층과 적어도 부분적으로 중첩하는, 3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 3D 메모리 디바이스의 평면도에서 상기 제1 메모리 어레이의 제2 반도체층은 상기 제2 메모리 어레이의 제2 반도체층과 적어도 부분적으로 중첩하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서, 상기 제2 메모리 어레이의 제1 채널 구조물은 상기 제1 메모리 어레이의 제1 반도체층과 접촉되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서, 상기 제2 메모리 어레이의 제2 채널 구조물은 상기 제1 메모리 어레이의 제2 반도체층과 접촉되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>11. 제6항에 있어서, 상기 제1 반도체층의 상단 표면은 상기 제2 방향에서 상기 제2 반도체층의 상단 표면과 동일 평면에 있는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>12. 시스템으로서,데이터를 저장하도록 구성된 3차원(three-dimensional, 3D) 메모리 디바이스 - 상기 3D 메모리 디바이스는 제1 방향으로 적층된 메모리 어레이를 포함하고, 각각의 메모리 어레이는, 상기 제1 방향에 수직인 제2 방향 및 상기 제1 방향과 상기 제2 방향에 수직인 제3 방향으로 연장되는 인터리브된 전도성층과 제1 유전체층을 포함하는 스택 구조물 - 상기 전도성층은 워드 라인 및 드레인 선택 게이트 라인을 포함하고, 상기 드레인 선택 게이트 라인은 상기 제2 방향에서 제2 유전체층에 의해 분리되어 있음 - 을 포함함 -; 및상기 3D 메모리 디바이스에 결합되고, 상기 드레인 선택 게이트 라인 및 상기 워드 라인을 통해 상기 메모리 어레이의 작동을 제어하도록 구성된 메모리 컨트롤러를 포함하는 시스템. </claim></claimInfo><claimInfo><claim>13. 3차원(three-dimensional, 3D) 메모리 디바이스로서,제1 방향 및 상기 제1 방향에 수직인 제2 방향으로 연장되는 인터리브된 제1 전도성층과 제1 유전체층을 포함하는 제1 스택 구조물;상기 제1 스택 구조물을 통해 상기 제1 방향과 상기 제2 방향에 수직인 제3 방향으로 연장되는 제1 채널 구조물들;상기 제1 방향 및 상기 제2 방향으로 연장되는 인터리브된 제2 전도성층과 제2 유전체층을 포함하고, 상기 제1 스택 구조물 위에 배치된 제2 스택 구조물;상기 제2 스택 구조물을 통해 상기 제3 방향으로 연장되는 제2 채널 구조물들; 상기 제1 채널 구조물들 사이에 배치되는 제1 절단 구조물; 및상기 제2 채널 구조물들 사이에 배치되는 제2 절단 구조물을 포함하는, 3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제3 방향으로 상기 제1 스택 구조물 내에서 연장되는 제1 더미 채널 구조물; 및상기 제1 더미 채널 구조물 위에서, 상기 제3 방향으로 상기 제2 스택 구조물 내에서 연장되는 제2 더미 채널 구조물을 더 포함하고,상기 제1 절단 구조물은 상기 제1 더미 채널 구조물과 상기 제2 더미 채널 구조물 사이에 배치되는, 3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 3D 메모리 디바이스의 평면도에서 상기 제1 더미 채널 구조물, 상기 제1 절단 구조물 및 상기 제2 더미 채널 구조물은 적어도 부분적으로 중첩되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서, 상기 제1 스택 구조물의 제1 전도성층은 워드 라인 및 드레인 선택 게이트 라인을 포함하고, 상기 드레인 선택 게이트 라인은 상기 제1 절단 구조물에 의해 분리되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서,상기 제2 스택 구조물의 제2 전도성층은 워드 라인 및 드레인 선택 게이트 라인을 포함하고, 상기 드레인 선택 게이트 라인은 상기 제2 절단 구조물에 의해 분리되는, 3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>18. 제14항에 있어서, 상기 제1 절단 구조물은 제3 유전체층을 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>19. 제14항에 있어서,상기 제1 절단 구조물과 상기 제2 더미 채널 구조물 사이에 배치되는 반도체층을 더 포함하는 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 반도체층은 도핑된 반도체층인, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>21. 시스템으로서,데이터를 저장하도록 구성된 3차원(three-dimensional, 3D) 메모리 디바이스 - 상기 3D 메모리 디바이스는,제1 방향 및 상기 제1 방향에 수직인 제2 방향으로 연장되는 인터리브된 제1 전도성층과 제1 유전체층을 포함하는 제1 스택 구조물;상기 제1 스택 구조물을 통해 상기 제1 방향과 상기 제2 방향에 수직인 제3 방향으로 연장되는 제1 채널 구조물들;상기 제1 방향 및 상기 제2 방향으로 연장되는 인터리브된 제2 전도성층과 제2 유전체층을 포함하고, 상기 제1 스택 구조물 위에 배치된 제2 스택 구조물;상기 제2 스택 구조물을 통해 상기 제3 방향으로 연장되는 제2 채널 구조물들; 상기 제1 채널 구조물들 사이에 배치되는 제1 절단 구조물; 및상기 제2 채널 구조물들 사이에 배치되는 제2 절단 구조물을 포함함 -; 및상기 3D 메모리 디바이스에 결합되고 상기 3D 메모리 디바이스의 작동을 제어하도록 구성된 메모리 컨트롤러를 포함하는 시스템. </claim></claimInfo><claimInfo><claim>22. 3차원(three-dimensional, 3D) 메모리 디바이스를 형성하는 방법으로서,제1 채널 구조물들 사이에 제1 절단 구조물을 포함하는 제1 메모리 어레이를 형성하는 단계; 및상기 제1 메모리 어레이 위에 제2 메모리 어레이를 형성하는 단계 - 상기 제2 메모리 어레이는 제2 채널 구조물들 사이에 제2 절단 구조물을 포함함 -를 포함하는 3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>23. 제22항에 있어서, 상기 제1 채널 구조물들 사이에 제1 절단 구조물을 포함하는 제1 메모리 어레이를 형성하는 단계는, 제1 방향으로 적층되는 인터리브된 제1 유전체층과 제1 희생층을 포함하는 제1 유전체 스택을 형성하는 단계;상기 제1 방향으로 상기 제1 유전체 스택을 통해 상기 제1 채널 구조물들을 형성하는 단계; 및상기 제1 희생층 중 최상층에 상기 제1 절단 구조물을 형성하는 단계를 포함하는, 3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>24. 제23항에 있어서,상기 제1 희생층을 제1 전도성층으로 교체하는 단계를 더 포함하는 3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>25. 제23항에 있어서, 상기 제1 메모리 어레이 위에 제2 메모리 어레이를 형성하는 단계는, 상기 제1 메모리 어레이 상에 제2 유전체 스택을 형성하는 단계 - 상기 제2 유전체 스택은 상기 제1 방향으로 적층되는 인터리브된 제2 유전체층과 제2 희생층을 포함함 -;상기 제1 방향으로 상기 제2 유전체 스택을 통해 상기 제2 채널 구조물들을 형성하는 단계; 및상기 제2 희생층 중 최상층에 상기 제2 절단 구조물을 형성하는 단계를 포함하는, 3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>26. 제25항에 있어서,상기 제2 희생층을 제2 전도성층으로 교체하는 단계를 더 포함하는 3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>27. 제22항에 있어서, 상기 제1 채널 구조물들 사이에 제1 절단 구조물을 포함하는 제1 메모리 어레이를 형성하는 단계는,제1 워드 라인 및 제1 드레인 선택 게이트 라인을 포함하는 제1 스택 구조물을 형성하는 단계 - 상기 제1 워드 라인과 상기 제1 드레인 선택 게이트 라인은 제1 방향으로 적층됨 -;상기 제1 드레인 선택 게이트 라인을 절단하기 위해 상기 제1 절단 구조물을 형성하는 단계; 및상기 제1 스택 구조물 내에서 상기 제1 방향으로 연장되는 상기 제1 채널 구조물들을 형성하는 단계를 포함하는, 3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>28. 제27항에 있어서, 상기 제1 메모리 어레이 위에 제2 메모리 어레이를 형성하는 단계는,상기 제1 스택 구조물 상에 제2 스택 구조물을 형성하는 단계 - 상기 제2 스택 구조물은 제2 워드 라인 및 제2 드레인 선택 게이트 라인을 포함하고, 상기 제2 워드 라인과 상기 제2 드레인 선택 게이트 라인은 상기 제1 방향으로 적층됨 -;상기 제2 드레인 선택 게이트 라인을 절단하기 위해 제2 절단 구조물을 형성하는 단계; 및상기 제2 스택 구조물 내에서 상기 제1 방향으로 연장되는 상기 제2 채널 구조물들을 형성하는 단계를 포함하는, 3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>29. 제22항 내지 제28항 중 어느 한 항에 있어서,상기 제1 채널 구조물 상에 반도체층을 형성하는 단계를 더 포함하는 3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>30. 제22항에 있어서,상기 제1 메모리 어레이 위에 제2 메모리 어레이를 형성하는 단계는,상기 3D 메모리 디바이스의 평면도에서 상기 제1 절단 구조물과 적어도 부분적으로 중첩하는 상기 제2 절단 구조물을 형성하는 단계를 포함하는, 3D 메모리 디바이스를 형성하는 방법.</claim></claimInfo><claimInfo><claim>31. 제22항에 있어서,상기 제2 메모리 어레이 위에 제3 메모리 어레이를 형성하는 단계 - 상기 제3 메모리 어레이는 제3 채널 구조물들 사이에 제3 절단 구조물을 포함함 -를 더 포함하는 3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>32. 제31항에 있어서, 상기 제2 메모리 어레이 위에 제3 메모리 어레이를 형성하는 단계는, 상기 3D 메모리 디바이스의 평면도에서 상기 제1 절단 구조물, 상기 제2 절단 구조물 및 제3 절단 구조물을 적어도 부분적으로 중첩시키는 단계를 포함하는, 3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country> </country><engName>WANG, Junbao</engName><name>왕 준바오</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)</address><code>920011000036</code><country>대한민국</country><engName>YOU ME PATENT &amp; LAW FIRM</engName><name>유미특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2022.03.03</priorityApplicationDate><priorityApplicationNumber>202210202193.3</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.08.13</receiptDate><receiptNumber>1-1-2024-0881960-02</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.08.13</receiptDate><receiptNumber>1-1-2024-0880377-14</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.08.13</receiptDate><receiptNumber>1-1-2024-0881959-55</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.19</receiptDate><receiptNumber>1-5-2024-0134941-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.05.15</receiptDate><receiptNumber>9-5-2025-0462191-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.15</receiptDate><receiptNumber>1-1-2025-0797828-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.15</receiptDate><receiptNumber>1-1-2025-0797829-69</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247027157.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9304b988ca3044269477e715bd1e1a4de142eec1a13d44e2692fb66f3c637a813a76490c10ef95835edd508d5f05acf3870620a2d71510296d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cffad232ec22b1c8dd239e55e81173a472c78511641d4b374b4f3f490c03a442826174c6a369e2ec6955bb87bad24e1e0321b49471412c573f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>