标题title
一种硅光耦合结构
摘要abst
本发明涉及半导体技术领域，提供了一种硅光耦合结构，包括：衬底，其表面一选区内刻蚀形成外延槽；外延复合层，生长于外延槽内，包括第一外延层和第二外延层，第一外延层覆盖外延槽底部，第二外延层位于第一外延层的上表面的第一预定区域，第一预定区域的面积小于或等于第一外延层的面积；顶波导层，设置于第二外延层上，并延伸出外延槽。本发明的硅光耦合结构体积紧凑，工艺兼容性高，耦合效率高，同时具有灵活性和可拓展性。
权利要求书clms
1.一种硅光耦合结构，其特征在于，包括：衬底，其表面一选区内刻蚀形成外延槽；外延复合层，生长于所述外延槽内，包括第一外延层和第二外延层，所述第一外延层覆盖所述外延槽底部，所述第二外延层位于所述第一外延层的上表面的第一预定区域，所述第一预定区域的面积小于或等于所述第一外延层的面积；顶波导层，设置于所述第二外延层上，并延伸出所述外延槽。2.根据权利要求1所述的硅光耦合结构，其特征在于，还包括：埋层波导层，生长于所述外延槽外的衬底上，与延伸出所述外延槽的顶波导层在所述衬底上的投影有相交区域。3.根据权利要求2所述的硅光耦合结构，其特征在于，所述埋层波导层自下而上依次包括：第一埋层和第二埋层，其中，所述第一埋层的材料为SiO2，所述第二埋层的材料为Si或Si3N4，所述第一埋层的折射率低于所述第二埋层；所述第二埋层生长于所述第一埋层的上表面的第三预定区域，所述第三预定区域的面积小于或等于所述第一埋层的面积。4.根据权利要求1所述的硅光耦合结构，其特征在于，所述衬底为Si或SOI的原生衬底，或者，所述衬底为在原生衬底上进行键合或外延沉积的复合衬底。5.根据权利要求1所述的硅光耦合结构，其特征在于，所述外延复合层的材料为III-V族化合物。6.根据权利要求1所述的硅光耦合结构，其特征在于，所述顶波导层为硅基半导体材料。7.根据权利要求1所述的硅光耦合结构，其特征在于，还包括：介质层，填充于所述外延槽的内壁与所述第二外延层的侧壁之间，所述介质层的高度大于或等于所述第二外延层的高度，以及覆盖所述外延槽外的周围的区域，所述介质层的上表面平坦化；上介质层，覆盖所述顶波导层和所述介质层。8.根据权利要求7所述的硅光耦合结构，其特征在于，还包括：第一电极，一端伸出所述上介质层的上表面，另一端设置于所述第二外延层中；第二电极，一端伸出所述上介质层的上表面，另一端设置于所述外延槽内的介质层中，与所述第一外延层接触。9.根据权利要求8所述的硅光耦合结构，其特征在于，所述第一外延层自下而上依次包括缓冲层和下接触层；所述第二外延层自下而上依次包括下包层、增益层、上包层、上接触层和间隔层。10.根据权利要求9所述的硅光耦合结构，其特征在于，所述第一电极与所述上接触层的上表面接触，所述第二电极与所述下接触层的上表面接触。
说明书desc
技术领域本发明涉及半导体技术领域，尤其涉及一种硅光耦合结构。背景技术硅基光电子集成在高速光互连、大容量光通信和高精度光检测等快速增长的应用中显示出巨大潜力。因为Si属于间接带隙半导体材料，无法提供高效的光学增益，所以目前采用将III-V族材料与Si结合，主要包括键合方案和直接外延方案。键合技术是将制作好的III-V族光电子器件或外延好的III-V族材料与硅衬底通过键合工艺结合在一起，能较好解决材料间晶格失配的问题。然而，该技术存在工艺复杂、器件导热性差和成品率低等问题，不利于规模化生产。而在硅基衬底上直接外延高性能的III-V族材料，被认为是充分利用CMOS工艺制备低功耗、高集成度和高密度硅光电子芯片的最终解决方案。硅基直接外延III-V族材料的关键是实现III-V族光波导与Si光波导的高效耦合。由于III-V材料和Si巨大的材料失配，在硅基直接生长III-V族材料往往具有很大的厚度，造成III-V族波导出光面与Si光波导在垂直和水平方向存在较大的高度差异，这也会导致在实际应用中， III-V族光波导与Si波导耦合效率较低、可拓展性弱及工艺难度大等问题。发明内容要解决的技术问题鉴于上述问题，本发明提供了一种应用于半导体技术领域的新型硅光耦合结构，以解决Si基直接外延III-V族材料存在的III-V族光波导与Si波导耦合效率较低、可拓展性弱及工艺难度大等问题。技术方案本发明提供了一种硅光耦合结构，包括：衬底，其表面一选区内刻蚀形成外延槽；外延复合层，生长于所述外延槽内，包括第一外延层和第二外延层，所述第一外延层覆盖所述外延槽底部，所述第二外延层位于所述第一外延层的上表面的第一预定区域，所述第一预定区域的面积小于或等于所述第一外延层的面积；顶波导层，设置于所述第二外延层上，并延伸出所述外延槽。进一步地，所述硅光耦合结构还包括：埋层波导层，生长于所述外延槽外的衬底上，与延伸出所述外延槽的顶波导层在所述衬底上的投影有相交区域。进一步地，所述埋层波导层自下而上依次包括：第一埋层和第二埋层，其中，所述第一埋层的材料为SiO2，所述第二埋层的材料为Si或Si3N4，所述第一埋层的折射率低于所述第二埋层；所述第二埋层生长于所述第一埋层的上表面的第三预定区域，所述第三预定区域的面积小于或等于所述第一埋层的面积。进一步地，所述衬底为Si或SOI的原生衬底，或者，所述衬底为在原生衬底上进行键合或外延沉积的复合衬底。进一步地，所述外延复合层的材料为III-V族化合物。进一步地，所述顶波导层为硅基半导体材料。进一步地，所述硅光耦合结构还包括：介质层，填充于所述外延槽的内壁与所述第二外延层的侧壁之间，所述介质层的高度大于或等于所述第二外延层的高度，以及覆盖所述外延槽外的周围的区域，所述介质层的上表面平坦化；上介质层，覆盖所述顶波导层和所述介质层。进一步地，所述硅光耦合结构还包括：第一电极，一端伸出所述上介质层的上表面，另一端设置于所述第二外延层中；第二电极，一端伸出所述上介质层的上表面，另一端设置于所述外延槽内的介质层中，与所述第一外延层接触。进一步地，所述第一外延层自下而上依次包括缓冲层和下接触层；所述第二外延层自下而上依次包括下包层、增益层、上包层、上接触层和间隔层。进一步地，所述第一电极与所述上接触层的上表面接触，所述第二电极与所述下接触层的上表面接触。有益效果本发明提供的硅光耦合结构，通过在垂直方向制作耦合结构，可以将光从外延复合层，即III-V族材料波导，耦合进入顶波导层，避免了选择外延区界面处生长速度不同带来的高度差影响，实现了光的高效耦合，不仅结构紧凑，而且工艺兼容性高，有力地拓展了光子器件的种类和灵活性。附图说明为了更完整地理解本发明及其优势，现在将参考结合附图的以下描述，其中：图1示意性示出了本发明实施例提供的一种硅光耦合结构的一剖面图；图2示意性示出了本发明实施例提供的一种硅光耦合结构的另一剖面图；图3示意性示出了本发明实施例提供的一种硅光耦合结构沿着竖截面的一剖面图；图4示意性示出了本发明实施例提供的一种硅光耦合结构沿着横截面的一剖面图；图5示意性示出了本发明实施例提供的一种硅光耦合结构的截面V1、V2、V3的光场分布示意图。附图标记说明：1-衬底；2-第一埋层；3-第二埋层；4-外延复合层；41-第一外延层；411-缓冲层；412-下接触层；42-第二外延层；421-下包层；422-增益层；423-上包层；424-上接触层；425-间隔层；5-介质层；51-第一介质层；52-第二介质层；6-顶波导层；7-上介质层；8-第一电极；9-第二电极。具体实施方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。在此说明所附附图简化过且作为示例用。附图中所示结构的形状及尺寸可依据实际情况进行修改，且结构可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。本发明的一实施例提供了一种硅光耦合结构，图1和图2示意性示出了本发明实施例提供的硅光耦合结构从不同角度的剖面图，参照图1和图2所示，该结构主要包括：衬底1；外延槽内具有外延复合层4，包括第一外延层41和第二外延层42；顶波导层6。通过在外延复合层4和顶波导层6的垂直方向制作耦合结构，从而实现III-V族光波导与Si光波导的高效耦合，克服了硅基直接生长III-V族材料造成的耦合效率低、可拓展性弱及工艺难度大等问题。以下结合附图1和附图2分别对本实施例的硅光耦合结构的各个组成部分进行详细描述。上述结构的衬底1的选择范围较广，可以为Si或SOI的原生衬底，或者，在原生衬底上进行键合或外延沉积的复合衬底，厚度为500µm。衬底1的主要功能是和III-V族材料形成异质结，参与导电，不仅如此，在合适的衬底上，外延复合层4等其他层才能生长出所需的材料。选择衬底1一区域刻蚀形成外延槽，该外延槽深度为0.1µm-30µm，形状为多边形，例如长方形，长方形尺寸可以为：长1200µm、宽400µm，同时需要去除选择区域边缘的材料，避免选择的区域界面处生长速度不同带来的高度差影响。上述结构的外延复合层4制备在外延槽内，由III-V族材料组成，包括两元、三元、四元等多元化合物，可以包括缓冲、波导、限制、有源、接触、介质等层。一般来说，在外延的III-V族材料上制作电极，导电后可以提供光学增益，比如产生激光和荧光等，从而用来制作激光器、光放大器和超辐射管等有源器件。外延复合层4包括第一外延层41和第二外延层42，第一外延层41覆盖外延槽底部，第二外延层42位于第一外延层41上表面的第一预定区域，第一预定区域的面积小于或等于第一外延层41的面积。其中，第一外延层41和第二外延层42是由外延复合层4加工得到，第一外延层41为未刻蚀部分，可选深度为0µm-30µm，第二外延层42为被刻蚀部分，可选深度为0.3µm-30µm。顶波导层6制备在第二外延层42上方，并延伸出外延槽，顶波导层6的材料为硅基半导体材料，比如Si3N4、Si等，宽度可选0.1µm-30µm，厚度可选为0.05µm-1µm，其作为光学波导层，参与光场限制和光的传播。在一些实施例中，参照图1和图2所示，本发明的硅光耦合结构还包括埋层波导层。可选地，在外延槽外的衬底1上生长埋层波导层，与延伸出外延槽的顶波导层6在衬底1上的投影有相交区域，从而实现在垂直方向，光不仅能从外延复合层4耦合到顶波导层6，还能最终耦合到埋层波导层中。该埋层波导层自下而上依次包括：第一埋层2和第二埋层3，第一埋层2作为介质，材料可以为SiO2，厚度为0-5µm，其折射率低于第二埋层3，主要用于光限制；第二埋层3生长于第一埋层2的上表面的第三预定区域，第三预定区域的面积小于或等于第一埋层2的面积，第二埋层3材料可以为Si或Si3N4，厚度为0-5µm，作为传输波导，保证单模传输。特别地，第一埋层2和第二埋层3的厚度可以同时为0。在一些实施例中，参照图1和图2所示，本发明的硅光耦合结构还包括介质层5，作为填充和隔离使用。介质层5制备在外延槽的内壁与第二外延层42的侧壁之间，介质层5的高度大于或等于所述第二外延层42的高度，特别地，在顶波导层6和第二外延层42之间的介质层5的厚度也可能为0，介质层5也会覆盖所述外延槽外的周围的区域，填充在外延槽外的衬底1上，以及，在埋层波导层存在的情况下，介质层5也会进行覆盖。填充完成后，需要进行平坦化，使介质层5的上表面无悬殊的高低落差，获得平坦的表面，从而克服外延槽内界面处生长速度不同带来的高度差影响。介质层5可以包含多层材料，材料可选BCB、SiO2、Al2O3、Si3N4和SiC等。在一些实施例中，参照图1和图2所示，本发明的硅光耦合结构还包括上介质层7，上介质层7的材料为SiO2，厚度为0.01-5µm，覆盖顶波导层6和介质层5，上介质层7由于折射率差从而将光限制在顶波导层6中，主要作用是填充和隔离。图3和图4示意性示出了本发明实施例提供的一种硅光耦合结构分别沿着竖截面和横截面的剖面图。在一些实施例中，参照图3和图4所示，为了电学导通，本发明的硅光耦合结构还包括第一电极8和第二电极9。第一电极8一端伸出上介质层7的上表面，另一端设置于第二外延层42中，与上接触层424联通；第二电极9一端伸出上介质层7的上表面，另一端设置于外延槽内的介质层5中，与下接触层412联通。在一些实施例中，参照图3和图4所示，本发明的硅光耦合结构中外延复合层4为多层半导体材料外延层，制备在外延槽内，包括多层多元化合物，具体地，包括缓冲层411，其可以包括GaAs波导层和InGaAs/InAs超晶格过滤层等，总厚度为2µm，其作用是为后续的材料生长提供良好的缓冲、良好的界面平整度和低缺陷密度；下接触层412材料为GaAs，厚度为300nm，为n型掺杂，起到电学导通，电光限制的作用；下包层421材料为AlGaAs，厚度为1500µm，起到电学导通，电光限制的作用；增益层422可以为化合物半导体制成的体材料、量子阱和量子点等，厚度为400nm，提供光学增益；上包层423材料为AlGaAs，厚度为100µm，起到电学导通，电光限制的作用，调节光模式分布；上接触层424材料为GaAs，厚度为500nm，为p型掺杂，起到电学导通，电光限制的作用；介质层425为Al2O3，厚度为20nm，起到隔离保护的作用。在一些实施例中，参照图3和图4所示，本发明的硅光耦合结构中介质层5包括第一介质层51和第二介质层52，第一介质层51的材料为Si3N4，由于Si3N4具有更高的热导率，从而有利于散热；第二介质层52的材料为SiO2，厚度为400nm，起到隔离的作用。图5示出了本发明实施例提供的硅光耦合结构的截面V1、V2、V3的光场分布示意图。V1中波导内的光场共同分布在第二外延层42的中间区域、顶波导层6以及它们中间的介质层5中，在第二外延层42从中间向两侧区域，波导内的光场逐渐耦合到顶波导层6中；如V2所示，在无第二外延层42的区域，波导内的光场限制在顶波导层6中；如V3所示，在外延槽外部，还可以在顶波导层6和埋层波导层上制作光耦合结构，将顶波导层6内的光逐渐耦合到埋层波导层内，最终实现光从III-V族波导，通过顶波导层6和介质层5，最终进入第二埋层3中。其中，为了提高第二外延层42中的光与顶波导层6的耦合效率，第二外延层42可以制作为类梭形结构，横向两侧窄，中间宽；顶波导层6可以制作为类梭形和矩形组合图形，在第二外延层42横向两端区域变宽。为了实现模式的选择，在顶波导层6与第二外延层42的中间交叠区域制备有光栅，其周期为50nm-1µm。此外，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本发明的保护范围。本文可提供包含特定值的参数的示范，但这些参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应值。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
