 
目錄 
 
計畫中文摘要………………………………………………………………II 
計畫英文摘要………………………………………………………………III 
 
報告內容 
一、前言……………………………………………………………….1 
二、研究目的…………………………………………………………3 
三、文獻探討…………………………………………………………4 
四、研究方法………………………………………………………….8 
五、結果及討論……………………………………………………...16 
六、結論與未來展望………………………………………………...22 
七、參考文獻………………………………………………………...23 
 
 
 
 
 
 
 
 
 
 
 
 
I 
 
計畫英文摘要 
 
Keywords: Above IC (AIC), noise, substrate, coupling effect. 
 
Continuous scaling of CMOS devices makes the operation frequency and the integration 
level of circuits increases rapidly.  An increased circuit blocks have also been integrated on one 
chip with numerous functions.  However, for the high-integration level chips with both digital 
and analog blocks operating at high speed, substrate noise coupling effect becomes a major 
obstacle for system-on-chip applications.  Noise coupling effect in both the device and circuit 
levels is an attractive research topic, and many results have been published. 
In this study, compared with the conventional approaches to passively provide substrate 
network models for predicting the noise interferences, we propose a new approach to reduce the 
substrate noise coupling effect from the physical structure in high-speed and high-integration 
level ICs.  In contrast to most published results focused on the standard IC process to design the 
test structures and evaluate the substrate noise coupling effect, the above-IC (AIC) process will 
be introduced in this study to solve this problem from the fundamental point of view.  The AIC 
process can provide the critical passive components for RF/mixed-mode circuits such as 
inductors, and transmission lines using the post processing steps after the standard IC process.  
With the organic material BCB as the dielectric layers, a low-temperature process can be 
achieved without degrading the CMOS transistor characteristics.  In addition, with the 
conductivity than the conventional Al metal layer, the Cu conduction layer can be used for 
low-loss and high-Q passive components. 
To investigate the effect of using AIC process to mitigate the substrate noise coupling effect, 
circuit blocks designed as the test vehicles will be carried out in this study.  For example, the 
voltage-controlled-oscillator (VCO) and RF frequency divider will be co-designed by the AIC 
process and standard IC technology and implemented with noise injection mechanism to 
demonstrate the substrate noise coupling reduction.  In addition, the critical interconnects on this 
III 
 一、前言 
 
近年來，各項無線通訊應用上的不斷發展，也促使著 CMOS 製程的不斷進步[1]-[3]。
也因為晶片尺寸的不斷縮小，使得數位以及類比的電路，皆能包含在同一片晶片上。隨著
CMOS 製程由 0.13 m，90 nm，甚至漸漸地縮小到 65 nm，低成本及低電壓操作之電路應
用亦漸漸地成為不可抗拒的趨勢。然而，基板雜訊耦合效應之問題，亦開始出現在單一晶
片之電路上。此經由矽基板傳遞之雜訊效應將嚴重的影響到混合電路以及 SOC 
(system-on-chip)之設計上；而在射頻電路設計中之壓控振盪器(VCO)以及鎖相迴路(PLL)，
將會對其效應特別敏感；對於類比電路中之數位類比轉換電路，以及高速 I/O 之類比電路
亦會被其效應影響。因此，基板耦合效應將是降低未來系統電路設計上之重要因子，亦因
此，對於此效應之研究漸漸成為主流研究，其對於 SOC 電路設計中之不同電路方面，及電
路之高頻操作方面，有關之研究亦逐漸上升。 
近來已經漸漸出現許多對於此效應之研究，但其主要為針對低頻之混合電路設計
[4]-[10]。然而，基板雜訊耦合效應對於操作在高頻段之射頻電路設計上，將會更加嚴重，
亦其理論及影響更未被人所知。由於在單晶片之無線通訊系統電路上，射頻電路部分亦通
常與其他電路部份一起設計在同一基板上。但因為對於在高頻方面基板雜訊耦合之效應理
論尚未為人所熟悉了解，所以亦無法對其作效應之降低；或是電路及元件設計及佈局上，
對於此效應之最佳化設計。而對於此效應上，亦沒有適合的描述模型可以準確的預測其對
於高頻積體電路上之影響。因此，在操作頻率在電路研究及應用上不斷提高的趨勢下，其
對於基板雜訊耦合效應之研究及分析上之需要，亦漸漸變得相當重要。 
在目前的許多研究成果中，大多皆指出電感因其較大的面積，而成為雜訊經由基底耦
合至電路之主要媒介之一[11]，但是在現今電感的架構中，卻只有單一 Guard Ring 的機制，
並沒有做更進一步的改善。因此，本次研究將朝著以改進電感的方式，並詳細考慮電感是
否因此改變感值及 Q 值的變化，之後以原先標準製程與改良後之電感，作成各種相同架構
但不同方式之壓控振盪器電路，以擁有不同電感之電路來做基底雜訊耦合大小之比較。 
 
1 
 二、研究目的 
 
近年來，許多文獻皆有指出，電感由於其在電路中佔有相對較大的面積，因此成為基
底雜訊耦合的主要路徑之一。電感對於基底雜訊的抵禦能力，將成為整體電路受到基底雜
訊影響的關鍵。 
因而本研究之目的，在於利用改善電感之結構，以研究其對於高頻時之基板雜訊耦合
效應，進而研究降低有關於此效應之方法。首先研究一些較新的，使用標準製程即可做到
的改善電感之方式，應用於電路中以進行降低基底雜訊耦合效應之研究，討論並建立其降
低雜訊之機制。接著則是使用較新的 AIC 技術來改善電感，討論其技術所製作之電感應用
於電路中，對於電路效能上可能的助益，及其對於抵禦基底雜訊上的機制及效果。之後則
在於建立及發展對於元件及電路設計及佈局上之全新方法，不論是一般方法或是應用 AIC
的新技術，以改進並增強電路的效能，以期能夠降低此效應對於電路特性上之影響。最後，
本研究希望能建立一有系統之架構及模型，能夠分析及預測整體射頻電路系統之相關效
應。更甚而能夠建立一套設計指南，給予高頻電路設計者有關降低基板雜訊耦合效應之設
計及佈局上之相關建議。 
 
 
 
 
 
 
 
 
 
 
 
3 
  
一般傳統被動元件之等效模型如圖二[15]，其中電感除本身的感值 L 以外(圖二(a))，有
串聯的雜散電阻 RS及並聯的雜散電容 CP，與基底之間也有以氧化層作為介電層的雜散電
容 COX1, COX2，及通往基底的漏電流所造成的雜散電阻及電容 Rsub1, Rsub2, Csub1, Csub2。而電
容則除本身的電容值 C 以外(圖二(b))，有串聯的雜散電阻 RS及雜散電感 LS，與基底之間有
以氧化層作為介電層的雜散電容 COX，及通往基底的漏電流所造成的雜散電阻 Rsub 及電容
Csub。電阻則是除本身的阻值 R 之外(圖二(c))，有串聯的雜散電感 LS，與基底之間有以氧
化層作為介電層的雜散電容COX1, COX2，及通往基底的漏電流所造成的雜散電阻及電容Rsub1, 
Rsub2, Csub1, Csub2，若是本身阻值過大，則電流有可能經由基底，從 Rsub3 流過兩端點。 
 
 
 
(a) (b) (c) 
圖二、(a)電感(b)電容(c)電阻之等效模型[15] 
 
 
原本標準 0.18m 製程在模型資料庫提供之電感，其 Q 值在此條件大致上皆小於 7。若
是使用新的製程，利用的材料與傳統的製程不同，在一樣的條件下，由於雜散的效應降低，
將可提升 Q 值或電感值；甚而可以在製作更大尺寸的電感。圖四為利用 Cu/樹脂材料所製
成電感的 Q 值測試[16]，而圖五則為標準 0.18m 製程所用之電感。在其比較中，兩者條件
只有線寬不一樣（標準 0.18m 製程電感模型之最大線寬為 15m），是利用 Cu/樹脂材料所
製成電感的 Q 值約為 30 至 40，遠超過標準的 0.18m 製程之電感之 Q 值約為 9，且利用
Cu/樹脂材料所製成電感，其尺寸亦有增大的空間。 
 
5 
  
數位訊號之頻率較低，因此通常並不會直接影響至頻率較高之類比訊號，而通常藉由
訊號耦合如 IM2 及 IM3 等方式，如圖五(a)(b)，來影響類比之訊號，其計算公式如下[17]。 
tAAIM nn )cos(2 002    
tAAIM nn )2cos(3 0
2
03    
 
power VCO 
fund. 
tone
Noise
IM2 IM2
freq  
(a) 
freq
power VCO 
fund. 
tone Noise
IM3 IM3
 
 (b) 
圖五、(a)IM2(b)IM3 之耦合方式示意圖 
 
也因此在研究此效應時，壓控振盪器之頻率亦是考量之重點。不論壓控振盪器頻率高
低，皆會受 IM2 訊號影響；但若是壓控振盪器頻率太高，頻率較低之數位訊號對其之 IM3
之影響將會降低。因此對於研究及目前之實用性而言，為使 IM2 及 IM3 兩種耦合方式皆會
對壓控振盪器等類比電路產生影響，因此在本設計中將使用較為低頻之壓控振盪器，頻率
設定約為 2.4GHz，來進行本研究。 
 
 
7 
  
在電感底部使用一層金屬接地，將透過 Guard Ring 漏到電感底部之基底雜訊經由該層
金屬疏導至地如圖六(c)，使雜訊不至於影響到整體電路之特性，此金屬層稱為 Solid Ground 
Shield (SGS)[20]。 
但若只是在電感底部直接鋪上一層金屬，此層金屬會受到上層的電感電流影響，而在
底部亦造成一旋轉之感應電流，此兩股電流相互感應後會產生強烈的互感作用如圖七(a)，
其等效電路模型為圖七(b)[20]，而造成使得電感本身的電感值以及 Q 值大幅降低如圖八
(a)(b)。 
 
current
image
current
oxide
metal         
(a)                                                   (b) 
圖七、(a)電感底下金屬層產生感應電流(b)其簡易等效電路模型[20] 
Standard Inductor SGS GR Inductor
1 2 3 4 5 6 7 8 90 10
2E-9
3E-9
4E-9
1E-9
5E-9
freq, GHz
LL
1 m1LL
2
m2
m1
freq=
LL1=2.544E-9
2.400GHz
m2
freq=
LL2=1.420E-9
2.400GHz
Standard Inductor SGS GR Inductor
1 2 3 4 5 6 7 8 90 10
2
4
6
8
0
10
freq, GHz
Q
1
m4
Q
2
m5
m4
freq=
Q1=6.919
2.400GHz
m5
freq=
Q2=2.782
2.400GHz
 
(a)                                        (b) 
圖八、電感底部鋪有金屬層與否之(a)電感值(b)Q 值之比較圖 
 
 
9 
  
Port 1
Port 2
 
(a)                                       (b) 
圖十、(a)兩電感相並，以量測其 S21值 (b)量測結果[20] 
 
本研究所用電感所製作之 VCO 之架構為電晶體交連耦合對(Cross-Coupled Pair)，中間
利用各種不同對稱電感及可變電容使其振盪，其振盪頻率約為 2.4 GHz，晶片完成圖如圖十
一(a)(b)(c)。 
 
Injection Pad
STD Inductor    
Injection Pad
DNW Inductor    
Injection Pad
PGS Inductor  
(a)                           (b)                             (c) 
圖十一、使用(a)標準電感(b)DNW 電感(c)PGS 電感之 VCO 晶片佈局圖 
 
 
 
 
 
11 
  
(B)利用 AIC 技術電感之 VCO 與標準製程之 VCO 比較 
 
利用 AIC 技術其示意圖如圖十四，可以將被動元件，尤其是電感製作在標準之 CMOS
製程上面。如此，不只可以改善電感之特性，也因為電感與矽基底之距離拉遠，使得理論
上從基底耦合至電感之雜訊量亦可減少，因此可以降低電路所受之基底雜訊耦合效應。 
 
 
Silicon substrate
PI1
PI2
PI3
Ti/Cu/Cu (Metal 1)
Cu/Ni/Au (Metal 3)
via12
via23
Ti/Cu/Cu (Metal 2)
 
圖十四、Above IC (AIC)技術剖面圖 
 
 
如圖十五(a)(b)，為了控制變因，本研究所使用的標準製程電感與 AIC 製程電感皆設計
成相同的面積，以避免不同的面積影響到基底雜訊的耦合量。圖十五(a)為應用於 VCO 的
標準製程電感之佈局圖，而圖十五(b)則為 AIC 電感之佈局圖。而如圖十六，在相同的電感
值條件之下，AIC 電感的 Q 值約為 20，遠遠高過利用標準 0.18 m 製程的電感。 
 
 
 
 
 
 
13 
  
本研究所用電感所製作之 2.4 GHz VCO 晶片如圖十七(a)(b)，其架構亦為電晶體交連耦
合對(Cross-Coupled Pair)，中間利用各種不同對稱電感及可變電容使其振盪。其基底訊號來
源亦為使用 Pad 如圖十八將訊號打入基底，以量測電路受到訊號的影響。Injection Pad 兩邊
的 Ground Pads 接連到基底，使得基底可以接地而非空接。雜訊訊號將由訊號源產生器產
生，經過 Injection Pad 進入至基底，影響基底特性。 
 
Inductor
Injection Pad
         
Inductor
Injection Pad
 
(a)                              (b) 
圖十七、(a)標準電感(b)AIC 電感之 VCO 晶片 
 
Substrate
IMD
P+
Contact
Metal 1
Metal 2
Metal 3
Metal 4
Metal 5
Metal 6
Via 12
Via 23
Via 34
Via 45
Via 56
S
P+
Contact
Metal 1
Metal 2
Metal 3
Metal 4
Metal 5
Metal 6
Via 12
Via 23
Via 34
Via 45
Via 56
G
P+
Contact
Metal 1
Metal 2
Metal 3
Metal 4
Metal 5
Metal 6
Via 12
Via 23
Via 34
Via 45
Via 56
G
 
圖十八、作為訊號源之 Injection Pad 之示意圖 
 
 
15 
  
從量測結果亦可發現，本研究中對於使用不同電感之壓控震盪器，雖然其 IM2 的表
現仍然是相同的，但其對於 IM3 的表現就會產生差異，在 30 MHz 的雜訊平移頻率上，
使用 deep N-well 電感的壓控震盪器電路將會有較小約 6.3 dBm 的 IM3 雜訊；而在使用
PGS 電感的電路則會有較小約 10 dBm 的 IM3 雜訊。 
圖二十為本研究中在輸入不同雜訊能量之不同電感電路，所量測到之 IM2 及 IM3
之大小。由圖中可知，基底雜訊之輸入大小與耦合效應對整體電路之影響為線性的關係。
也因此，在其他與基底雜訊耦合效應的研究中，不需要考慮其輸入雜訊大小是否會對基
底雜訊耦合現象產生不同之影響。為了降低誤差，明顯觀察不同研究的結果，亦可使用
較大的訊號輸入基底。 
從量測結果中，亦可以看出三組使用不同電感電路之間的量測結果，使用 DNW 電
感及 PGS 電感之壓控振盪器所測得之 IM3 值，皆較使用標準電感之壓控振盪器之 IM3
值為小；而在 IM2 方面，三者之間則是沒有顯著的差異。 
 
-20 -10 0 10 20
-70
-60
-50
-40
-30
-20
-10
0
 
 
IM
2 
Sp
ur
 (d
B
m
)
IM2 Input Noise Power (dBm)
 STD
 DNW
 PGS
-10 0 10 20
-70
-60
-50
-40
-30
 
 
IM
3 
Sp
ur
 (d
B
m
)
IM3 Input Noise Power (dBm)
 STD
 DNW
 PGS
 
(a)                                         (b) 
圖二十、輸入的基板雜訊大小對於(a)IM2(b)IM3 之影響 
 
 
 
17 
  
   
(a)                         (b) 
 
 (c) 
圖二十一、本研究電路之(a)標準電感(b)DNW 電感(c)PGS 電感等效電路模型 
 
0 20 40 60 80
-80
-70
-60
-50
-40
-30
-20
 
 
IM
3 
Sp
ur
 (d
B
m
)
IM3 Noise Offset Frequency (MHz)
 STD
 DNW
 PGS
 
圖二十二、利用本研究電路等效模型之模擬及量測結果比較 
 
 
 
19 
metal
P+ P+
P-sub
Oxide
Inductor
COX1
Noise
RM1RM1
Rsub Rsub
COX2
P+ P+
P-sub
N+ N+
NW NW
DNW
Oxide
Inductor
COX
Noise
RsubRsub
RDNW RDNW
Cj1
Cj2
P+ P+
P-sub
Oxide
Inductor
Noise
Cox
RsubRsub
  
20 40 60 80
-85
-80
-75
-70
-65
-60
-55
-50
-45
 
 
IM
3 
Sp
ur
 (d
B
m
)
Noise Frequency (MHz)
  STD
  AIC
 
圖二十四、兩組電路其輸入的基板雜訊頻率對於 IM3 之影響 
 
P+ P+
P-sub
Oxide
Inductor
Noise
Cox
RsubRsub
  
BCB
P+ P+
P-sub
Oxide
Inductor
Noise
Cox
RsubRsub
CBCB
 
(a)                                  (b) 
圖二十五、本研究電路之(a)標準電感(b)AIC 電感等效電路模型 
 
由本研究可以得知，AIC 製程之電感在相同的電感值條件下，由於其較厚的金屬及
較佳的隔絕層所得到的高 Q 值，不僅使得整體電路基本特性有更多改進的空間，其對於
基底雜訊的隔絕能力亦可得到較佳的改善。因此，對於電路設計者而言，AIC 製程亦是
一項外加製程的良好選擇。 
21 
 七、參考文獻 
 
[1] K. B. Ashby, I. A. Koullias, W. C. Finley, J. J. Bastek, and S. Moinian, “High Q inductor for 
wireless applications in a complementary silicon bipolar process,” IEEE J. Solid-State 
Circuits, vol. 31, no. 6, pp. 4–9, Jan. 1996. 
[2] B. Razavi, T. Aytur, C. Lam, F. Yang, K. Li, R. Yan, H. Kang, C. Hsu, and C. Lee, “A UWB 
CMOS transceiver,” IEEE J. Solid-State Circuits, vol. 40, no. 12, pp. 2555-2562, Dec. 2005. 
[3] A. Natarajan, A. Komijani, and A. Hajimiri, “A fully integrated 24-GHz phased-array 
transmitter in CMOS,” IEEE J. Solid-State Circuits, vol. 40, no. 12, pp. 2502-2514, Dec. 
2005. 
[4] M. Badaroglu et al., “Modeling and experimental verification of substrate noise generation 
in a 220-Kgates WLAN system-on-chip with multiple supplies,” IEEE J. Solid-State Circuits, 
vol. 38, no. 7, pp. 1250–1260, Jul. 2003. 
[5] G. Van der Plas, C. Soens, G. Vandersteen, P.Wambacq, and S. Donnay, “Analysis of 
substrate noise propagation in a lightly-doped substrate,” in Proc. Eur. Solid-State Device 
Research Conf., Sep. 2004, pp. 361–364. 
[6] K. Joardar, “A simple approach to modeling cross-talk in integrated circuits,” IEEE J. 
Solid-State Circuits, vol. 29, no. 10, pp.1212–1219, Oct. 1994. 
[7] A. Pun, T. Yeung, J. Lau, F. Clement, and D. Su, “Substrate coupling through planar spiral 
inductor,” IEEE J. Solid-State Circuits, vol. 33, no. 6, pp. 877–884, June. 1998. 
[8] T. Blalack, J. Lau, F. J. R. Clement, and B. A. Wooley, “Experimental results and modeling 
of noise coupling in a lightly doped substrate,” Proc. IEEE Int. Electron Devices Meet., 
1996. pp. 623-626. 
[9] N. Barton, D. Ozis, T. Fiez, and K. Mayaram, “The effect of supply and substrate noise on 
jitter in ring oscillators,” in Proc. IEEE Custom Integrated Circuits Conf., May 2002, pp. 
505–508. 
[10] S. Hazenboom, T. Fiez, and K. Mayaram, “Digital noise coupling mechanisms in a 2.4 
GHz LNA for heavily and lightly doped CMOS substrates,” in Proc. IEEE Custom 
Integrated Circuits Conf., Oct. 2004, pp.367–370. 
[11] C. Soens, G. Van der Plas, P. Wambacq, S. Donnay, and M. Kuijk, ”Performance 
degradation of LC-tank VCOs by impact of digital switching noise in lightly doped 
substrates,” IEEE J. Solid-State Circuits, vol. 40, no. 7,pp.1472-1480, Jul. 2005. 
[12] S. Donnay and G. Gielen, Eds., Substrate Noise Coupling in Mixed-Signal ICs, Boston, 
MA: Kluwer, 2003. 
[13] F. Herzel and B. Razavi, “A study of oscillator jitter due to supply and substrate noise,” 
IEEE Trans. Circuits Syst. II: Analog Digit. Signal Process., vol. 46, no. 1, pp. 56–62, Jan. 
1999. 
 
23 
I. 會議名稱、日期、地點 
CMOS Emerging Technologies 2009 
February 18-20, 2009 
RimRock Resort, Banff, AB, Canada 
 
II. 會議緣起 
The CMOS Emerging Technologies Workshops are a series of research and 
business events for those who want to discuss new and exciting high tech 
opportunities. The talks resemble in-depth tutorials in which state-of-the-art 
technology and future research directions are described. 
 
III. 會議議題分類、論文數目 
There are around 60 presentations in this workshop, mostly by invitation. The 
speakers are from the world renowned research institutes and universities such as 
IBM, Intel, MIT, Stanford, UC Berkeley, etc.  
  
Keynote: Rahul Sarpeshkar, MIT, Bioelectronics 
Session 1, Bioelectronics 
Session 2, Wireless Circuits 
Session 3, Radiation Detector Systems 
Session 4, Wireless Circuits 
Session 6, Design Techniques 
Session 7, Wireless Circuits 
Session 8, Design Techniques 
Session 9, I/O and Clock Generation Design 
Session 10, Nanotechnology 
Session 11, System Perspective 
Session 12, Technology 
Session 13, Design & Debug Medley 
 
IV. 此次發表論文簡介及其重要性 
The presentation invited in this workshop is entitled “Design techniques for CMOS 
broadband amplifiers.” In this talk, we started from an overview about the previously 
reported design techniques about CMOS broadband amplifier design such as feedback 
configuration, distributed amplifier (DA), and tuned amplifier. The impact of 
advanced CMOS technology on broadband amplifier was illustrated. The proposed 
Pi-type inductive peaking (PIP) and asymmetrical transformer peaking (ATP) was 
also discussed. A 40-Gb/s transimpedance amplifier (TIA) was realized in 0.18-μm 
