# Verilog_Traffic_Light
First steps with the Sipeed Tang Primer 20k FPGA.

![video](https://youtu.be/ONJCw0yPPp8)

<video width="320" height="240" controls>
  <source src="https://youtu.be/ONJCw0yPPp8" type="video/mp4">
  Seu navegador não suporta o elemento de vídeo.
</video>
