// RUNNING: 
lake exec opt --riscv  SSA/Projects/RISCV64/tests/bb0.mlir 

//{ 
^entry(%0 : !riscv.reg, %1 : !riscv.reg):
  %2 = "riscv.li" : () -> (!riscv.reg)
  %3 = "riscv.add"(%0, %2) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %4 = "riscv.sub"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %5 = "riscv.mulu"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %6 = "riscv.mulh"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %7 = "riscv.mulhu"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %8 = "riscv.mulhsu"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %9 = "riscv.divu"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %10 = "riscv.rol"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %11 = "riscv.ror"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %12 = "riscv.remwu"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %13 = "riscv.remu"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %14 = "riscv.addw"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %15 = "riscv.subw"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %16 = "riscv.sllw"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %17 = "riscv.srlw"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %18 = "riscv.sraw"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %19 = "riscv.add"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %20 = "riscv.slt"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %21 = "riscv.sltu"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %22 = "riscv.and"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %23 = "riscv.or"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %24 = "riscv.xor"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %25 = "riscv.sll"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %26 = "riscv.srl"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %27 = "riscv.sub"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %28 = "riscv.sra"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %29 = "riscv.remw"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %30 = "riscv.rem"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %31 = "riscv.mul"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %32 = "riscv.mulw"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %33 = "riscv.div"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %34 = "riscv.divw"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %35 = "riscv.diwu"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %36 = "riscv.czero.eqz"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %37 = "riscv.czero.nez"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %38 = "riscv.sext.b"(%3) : (!riscv.reg) -> (!riscv.reg)
  %39 = "riscv.sext.h"(%3) : (!riscv.reg) -> (!riscv.reg)
  %40 = "riscv.zext.h"(%3) : (!riscv.reg) -> (!riscv.reg)
  %41 = "riscv.bclr"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %42 = "riscv.bext"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %43 = "riscv.binv"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %44 = "riscv.bset"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %45 = "riscv.rolw"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %46 = "riscv.rorw"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %47 = "riscv.add.uw"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %48 = "riscv.sh1add.uw"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %49 = "riscv.sh2add.uw"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %50 = "riscv.sh3add.uw"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %51 = "riscv.sh1add"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %52 = "riscv.sh2add"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %53 = "riscv.sh3add"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  "return"(%53) : (!riscv.reg) -> ()