Fitter report for clk_card
Thu Feb 23 16:16:52 2006
Version 4.2 Build 157 12/07/2004 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Netlist Optimizations
  6. Fitter Equations
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. PLL Summary
 14. PLL Usage
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2004 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



+---------------------------------------------------------------------+
; Fitter Summary                                                      ;
+--------------------------+------------------------------------------+
; Fitter Status            ; Successful - Thu Feb 23 16:16:52 2006    ;
; Quartus II Version       ; 4.2 Build 157 12/07/2004 SJ Full Version ;
; Revision Name            ; clk_card                                 ;
; Top-level Entity Name    ; clk_card                                 ;
; Family                   ; Stratix                                  ;
; Device                   ; EP1S30F780C5                             ;
; Timing Models            ; Final                                    ;
; Total logic elements     ; 13,728 / 32,470 ( 42 % )                 ;
; Total pins               ; 109 / 598 ( 18 % )                       ;
; Total virtual pins       ; 0                                        ;
; Total memory bits        ; 2,354,176 / 3,317,184 ( 70 % )           ;
; DSP block 9-bit elements ; 8 / 96 ( 8 % )                           ;
; Total PLLs               ; 1 / 6 ( 16 % )                           ;
; Total DLLs               ; 0 / 2 ( 0 % )                            ;
+--------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1S30F780C5                   ;                                ;
; Perform Register Duplication                       ; On                             ; Off                            ;
; Fitter Effort                                      ; Fast Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Fast                           ; Normal                         ;
; Use smart compilation                              ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix/Stratix GX        ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; Reserve Data[0] pin after configuration      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------+------------------+
; Node                                                                                                                                                         ; Action          ; Operation        ; Reason              ; Node Port ; Destination Node                                                                                                      ; Destination Port ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------+------------------+
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[95]~863 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[95] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[94]~864 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[94] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[93]~865 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[93] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[92]~866 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[92] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[91]~867 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[91] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[90]~868 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[90] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[89]~869 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[89] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[88]~870 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[88] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[87]~871 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[87] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[86]~872 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[86] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[85]~873 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[85] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[84]~874 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[84] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[83]~875 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[83] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[82]~876 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[82] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[81]~877 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[81] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[80]~878 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[80] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[79]~879 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[79] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[78]~880 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[78] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[77]~881 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[77] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[76]~882 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[76] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[75]~883 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[75] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[74]~884 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[74] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[73]~885 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[73] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[72]~886 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[72] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[71]~887 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[71] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[70]~888 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[70] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[69]~889 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[69] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[68]~890 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[68] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[67]~891 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[67] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[66]~892 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[66] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[65]~893 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[65] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[64]~894 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[64] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[63]~895 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[63] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[62]~896 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[62] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[61]~897 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[61] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[60]~898 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[60] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[59]~899 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[59] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[58]~900 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[58] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[57]~901 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[57] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[56]~902 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[56] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[55]~903 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[55] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[54]~904 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[54] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[53]~905 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[53] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[52]~906 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[52] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[51]~907 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[51] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[50]~908 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[50] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[49]~909 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[49] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[48]~910 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[48] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[47]~911 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[47] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[46]~912 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[46] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[45]~913 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[45] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[44]~914 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[44] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[43]~915 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[43] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[42]~916 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[42] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[41]~917 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[41] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[40]~918 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[40] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[39]~919 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[39] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[38]~920 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[38] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[37]~921 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[37] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[36]~922 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[36] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[35]~923 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[35] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[34]~924 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[34] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[33]~925 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[33] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[32]~926 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[32] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[31]~927 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[31] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[30]~928 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[30] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[29]~929 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[29] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[28]~930 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[28] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[27]~931 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[27] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[26]~932 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[26] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[25]~933 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[25] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[24]~934 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[24] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[23]~935 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[23] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[22]~936 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[22] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[21]~937 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[21] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[20]~938 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[20] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[19]~939 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[19] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[18]~940 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[18] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[17]~941 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[17] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[16]~942 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[16] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[15]~943 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[15] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[14]~944 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[14] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[13]~945 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[13] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[12]~946 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[12] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[11]~947 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[11] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[10]~948 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[10] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[9]~949  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[9]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[8]~950  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[8]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[7]~951  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[7]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[6]~952  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[6]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[5]~953  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[5]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[4]~954  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[4]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[3]~955  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[3]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[2]~956  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[2]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[1]~957  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[1]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[0]~958  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|q_b[0]  ; PORTBDATAOUT     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------+------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/scuba2_repository/cards/clk_card/clk_card/synth_rev_A_AA_or_B/clk_card.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/scuba2_repository/cards/clk_card/clk_card/synth_rev_A_AA_or_B/clk_card.pin.


+-------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                       ;
+-----------------------------------------+-------------------------------------------+
; Resource                                ; Usage                                     ;
+-----------------------------------------+-------------------------------------------+
; Total logic elements                    ; 13,728 / 32,470 ( 42 % )                  ;
;     -- Combinational with no register   ; 6098                                      ;
;     -- Register only                    ; 1331                                      ;
;     -- Combinational with a register    ; 6299                                      ;
;                                         ;                                           ;
; Logic element usage by number of inputs ;                                           ;
;     -- 4 input functions                ; 4817                                      ;
;     -- 3 input functions                ; 2745                                      ;
;     -- 2 input functions                ; 4637                                      ;
;     -- 1 input functions                ; 858                                       ;
;     -- 0 input functions                ; 8                                         ;
;                                         ;                                           ;
; Logic elements by mode                  ;                                           ;
;     -- arithmetic mode                  ; 4171                                      ;
;     -- qfbk mode                        ; 886                                       ;
;     -- register cascade mode            ; 0                                         ;
;     -- synchronous clear/load mode      ; 3691                                      ;
;     -- asynchronous clear/load mode     ; 7161                                      ;
;                                         ;                                           ;
; Total LABs                              ; 1,704 / 3,247 ( 52 % )                    ;
; Logic elements in carry chains          ; 4446                                      ;
; User inserted logic elements            ; 0                                         ;
; Virtual pins                            ; 0                                         ;
; I/O pins                                ; 109 / 598 ( 18 % )                        ;
;     -- Clock pins                       ; 2 / 16 ( 12 % )                           ;
; Global signals                          ; 16                                        ;
; M512s                                   ; 74 / 295 ( 25 % )                         ;
; M4Ks                                    ; 162 / 171 ( 94 % )                        ;
; M-RAMs                                  ; 4 / 4 ( 100 % )                           ;
; Total memory bits                       ; 2,354,176 / 3,317,184 ( 70 % )            ;
; Total RAM block bits                    ; 3,148,416 / 3,317,184 ( 94 % )            ;
; DSP block 9-bit elements                ; 8 / 96 ( 8 % )                            ;
; Global clocks                           ; 16 / 16 ( 100 % )                         ;
; Regional clocks                         ; 0 / 16 ( 0 % )                            ;
; Fast regional clocks                    ; 0 / 32 ( 0 % )                            ;
; SERDES transmitters                     ; 0 / 82 ( 0 % )                            ;
; SERDES receivers                        ; 0 / 82 ( 0 % )                            ;
; Maximum fan-out node                    ; cc_pll:pll0|altpll:altpll_component|_clk0 ;
; Maximum fan-out                         ; 7263                                      ;
; Total fan-out                           ; 69042                                     ;
; Average fan-out                         ; 4.90                                      ;
+-----------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; dip_sw3          ; A8    ; 4        ; 68           ; 58           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dip_sw4          ; A9    ; 4        ; 66           ; 58           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dv_pulse_bnc     ; AF12  ; 7        ; 60           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dv_pulse_fibre   ; AG12  ; 7        ; 60           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; eeprom_si        ; AF16  ; 8        ; 29           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_clkr    ; R2    ; 6        ; 85           ; 25           ; 2           ; 71                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[0] ; AG9   ; 7        ; 66           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[1] ; AF9   ; 7        ; 68           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[2] ; AE9   ; 7        ; 68           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[3] ; AH8   ; 7        ; 68           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[4] ; AH9   ; 7        ; 68           ; 0            ; 5           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[5] ; AD8   ; 7        ; 71           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[6] ; AF8   ; 7        ; 71           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[7] ; AG8   ; 7        ; 71           ; 0            ; 5           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_rdy     ; AE14  ; 7        ; 47           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_rvs     ; AD10  ; 7        ; 66           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_sc_nd   ; AF10  ; 7        ; 64           ; 0            ; 4           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_status  ; AH10  ; 7        ; 64           ; 0            ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; inclk14          ; K17   ; 3        ; 36           ; 58           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_ac_a  ; W26   ; 1        ; 0            ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_ac_b  ; Y26   ; 1        ; 0            ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc1_a ; U26   ; 1        ; 0            ; 23           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc1_b ; V26   ; 1        ; 0            ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc2_a ; W28   ; 1        ; 0            ; 20           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc2_b ; Y28   ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc3_a ; T28   ; 1        ; 0            ; 24           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc3_b ; V27   ; 1        ; 0            ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc1_a ; AB28  ; 1        ; 0            ; 14           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc1_b ; AA28  ; 1        ; 0            ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc2_a ; AE28  ; 1        ; 0            ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc2_b ; AC28  ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc3_a ; AB26  ; 1        ; 0            ; 13           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc3_b ; AA25  ; 1        ; 0            ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc4_a ; AF28  ; 1        ; 0            ; 9            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc4_b ; AD28  ; 1        ; 0            ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rs232_rx         ; C12   ; 4        ; 60           ; 58           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rst_n            ; AC9   ; 7        ; 62           ; 0            ; 5           ; 13                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[0]       ; C28   ; 2        ; 0            ; 49           ; 3           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[1]       ; C27   ; 2        ; 0            ; 49           ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[2]       ; H23   ; 2        ; 0            ; 49           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[3]       ; H24   ; 2        ; 0            ; 49           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_nrx1         ; L24   ; 2        ; 0            ; 42           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_nrx2         ; H26   ; 2        ; 0            ; 42           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_nrx3         ; H25   ; 2        ; 0            ; 42           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+
; eeprom_cs        ; AG16  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; eeprom_sck       ; AE16  ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; eeprom_so        ; AD16  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_rx_a_nb    ; AF11  ; 7        ; 62           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_rx_bisten  ; AE11  ; 7        ; 62           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_rx_refclk  ; C15   ; 10       ; 38           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_rx_rf      ; AH11  ; 7        ; 62           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_clkw    ; K14   ; 9        ; 43           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_data[0] ; AF5   ; 7        ; 80           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_data[1] ; AH5   ; 7        ; 80           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_data[2] ; AF4   ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_data[3] ; AG4   ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_data[4] ; AG5   ; 7        ; 82           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_data[5] ; AG3   ; 7        ; 84           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_data[6] ; AE5   ; 7        ; 84           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_data[7] ; AH4   ; 7        ; 84           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_ena     ; AG6   ; 7        ; 78           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_sc_nd   ; AE6   ; 7        ; 80           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; grn_led          ; AC23  ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lvds_clk         ; E15   ; 9        ; 43           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lvds_cmd         ; G24   ; 2        ; 0            ; 50           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lvds_spare       ; G23   ; 2        ; 0            ; 50           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lvds_sync        ; F24   ; 2        ; 0            ; 51           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[10]     ; AE24  ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[11]     ; AG24  ; 8        ; 3            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[12]     ; AF25  ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[13]     ; AH25  ; 8        ; 1            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[14]     ; AG25  ; 8        ; 1            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[15]     ; AH26  ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[1]      ; AG22  ; 8        ; 9            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[2]      ; AH22  ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[3]      ; AF22  ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[4]      ; AE22  ; 8        ; 7            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[5]      ; AH23  ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[6]      ; AF23  ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[7]      ; AD23  ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[8]      ; AG23  ; 8        ; 5            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[9]      ; AH24  ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[10]     ; AD19  ; 8        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[11]     ; AF19  ; 8        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[12]     ; AG19  ; 8        ; 21           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[13]     ; AH19  ; 8        ; 21           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[14]     ; AD18  ; 8        ; 23           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[15]     ; AE18  ; 8        ; 23           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[1]      ; AD21  ; 8        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[2]      ; AE21  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[3]      ; AG21  ; 8        ; 14           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[4]      ; AF21  ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[5]      ; AE20  ; 8        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[6]      ; AF20  ; 8        ; 17           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[7]      ; AH21  ; 8        ; 19           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[8]      ; AH20  ; 8        ; 19           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[9]      ; AE19  ; 8        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictorclk_e      ; AG26  ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictorclk_o      ; AG18  ; 8        ; 23           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; red_led          ; AB22  ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; rs232_tx         ; B12   ; 4        ; 60           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_tx1          ; L21   ; 2        ; 0            ; 43           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_tx2          ; G27   ; 2        ; 0            ; 43           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_tx3          ; G28   ; 2        ; 0            ; 43           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_txena1       ; K22   ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_txena2       ; G26   ; 2        ; 0            ; 44           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_txena3       ; G25   ; 2        ; 0            ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; wdog             ; E6    ; 4        ; 80           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ylw_led          ; AC24  ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 70 ( 22 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 74 ( 21 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 70 ( 1 % )   ; 3.3V          ; --           ;
; 4        ; 6 / 74 ( 8 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 74 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 70 ( 1 % )   ; 3.3V          ; --           ;
; 7        ; 28 / 74 ( 37 % ) ; 3.3V          ; --           ;
; 8        ; 39 / 71 ( 54 % ) ; 3.3V          ; --           ;
; 9        ; 2 / 6 ( 33 % )   ; 3.3V          ; --           ;
; 10       ; 1 / 4 ( 25 % )   ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                            ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+
; A2       ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; A3       ; 579        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A4       ; 577        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A5       ; 588        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A6       ; 595        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A7       ; 601        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A8       ; 618        ; 4        ; dip_sw3                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A9       ; 621        ; 4        ; dip_sw4                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A10      ; 626        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A11      ; 633        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A12      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; A13      ; 645        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; A15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; A16      ; 706        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A17      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; A18      ; 718        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A19      ; 724        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A20      ; 737        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A21      ; 741        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A22      ; 751        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A23      ; 757        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A24      ; 765        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A25      ; 769        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A26      ; 776        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A27      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AA1      ; 443        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA2      ; 442        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA3      ; 438        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA4      ; 439        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA5      ; 415        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA6      ; 416        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA7      ; 411        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA8      ; 412        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA9      ; 355        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA10     ; 343        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA11     ; 324        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA12     ; 301        ; 7        ; ^VCCSEL                   ;        ;              ;         ; --         ; --          ;                 ;
; AA13     ;            ; 1        ; VCCG_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; AA14     ; 286        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA15     ; 285        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA16     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AA17     ; 274        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA18     ; 268        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA19     ; 256        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA20     ; 245        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA21     ; 163        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA22     ; 164        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA23     ; 159        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA24     ; 160        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA25     ; 136        ; 1        ; lvds_reply_rc3_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AA26     ; 137        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA27     ; 133        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA28     ; 132        ; 1        ; lvds_reply_rc1_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AB1      ; 434        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB2      ; 433        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB3      ; 430        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB4      ; 429        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB5      ; 407        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB6      ; 408        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB7      ; 387        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB8      ; 359        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB9      ; 349        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB10     ; 346        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB11     ; 327        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB12     ; 321        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB13     ; 295        ; 7        ; ^nCE                      ;        ;              ;         ; --         ; --          ;                 ;
; AB14     ;            ;          ; GNDG_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; AB15     ; 280        ; 8        ; ^MSEL2                    ;        ;              ;         ; --         ; --          ;                 ;
; AB16     ;            ; 12       ; VCC_PLL6_OUTB             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AB17     ; 275        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB18     ; 258        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB19     ; 240        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB20     ; 213        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB21     ; 207        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB22     ; 192        ; 8        ; red_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AB23     ; 167        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB24     ; 168        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB25     ; 146        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB26     ; 145        ; 1        ; lvds_reply_rc3_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AB27     ; 142        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB28     ; 141        ; 1        ; lvds_reply_rc1_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AC1      ; 426        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AC2      ; 425        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AC3      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC4      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC5      ; 384        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC6      ; 378        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC7      ; 362        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC8      ; 345        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC9      ; 332        ; 7        ; rst_n                     ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AC10     ; 326        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC11     ; 314        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC12     ; 302        ; 7        ; ^PORSEL                   ;        ;              ;         ; --         ; --          ;                 ;
; AC13     ; 296        ; 7        ; ^nCEO                     ;        ;              ;         ; --         ; --          ;                 ;
; AC14     ;            ; 11       ; VCC_PLL6_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AC15     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AC16     ; 278        ; 8        ; ^MSEL0                    ;        ;              ;         ; --         ; --          ;                 ;
; AC17     ; 276        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC18     ; 277        ; 8        ; PLL_ENA                   ;        ;              ;         ; --         ; --          ;                 ;
; AC19     ; 234        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC20     ; 228        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC21     ; 233        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC22     ; 222        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC23     ; 188        ; 8        ; grn_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AC24     ; 186        ; 8        ; ylw_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AC25     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC26     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC27     ; 150        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AC28     ; 149        ; 1        ; lvds_reply_rc2_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AD1      ; 422        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AD2      ; 421        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AD3      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD4      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD5      ; 368        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD6      ; 366        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD7      ; 371        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD8      ; 354        ; 7        ; fibre_rx_data[5]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD9      ; 340        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD10     ; 341        ; 7        ; fibre_rx_rvs              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD11     ; 309        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD12     ; 317        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD13     ; 312        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD14     ; 293        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD15     ; 290        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD16     ; 260        ; 8        ; eeprom_so                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD17     ; 255        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD18     ; 244        ; 8        ; mictor_o[14]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD19     ; 236        ; 8        ; mictor_o[10]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD20     ; 235        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD21     ; 218        ; 8        ; mictor_o[1]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD22     ; 204        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD23     ; 205        ; 8        ; mictor_e[7]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD24     ; 201        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD25     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD26     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD27     ; 154        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AD28     ; 153        ; 1        ; lvds_reply_rc4_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AE1      ; 418        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AE2      ; 417        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AE3      ; 402        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AE4      ; 376        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE5      ; 386        ; 7        ; fibre_tx_data[6]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE6      ; 372        ; 7        ; fibre_tx_sc_nd            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE7      ; 367        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE8      ; 353        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE9      ; 348        ; 7        ; fibre_rx_data[2]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE10     ; 334        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE11     ; 331        ; 7        ; fibre_rx_bisten           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE12     ; 322        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE13     ; 313        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE14     ; 294        ; 7        ; fibre_rx_rdy              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE15     ; 289        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE16     ; 263        ; 8        ; eeprom_sck                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE17     ; 253        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE18     ; 246        ; 8        ; mictor_o[15]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE19     ; 232        ; 8        ; mictor_o[9]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE20     ; 224        ; 8        ; mictor_o[5]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE21     ; 220        ; 8        ; mictor_o[2]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE22     ; 209        ; 8        ; mictor_e[4]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE23     ; 211        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE24     ; 198        ; 8        ; mictor_e[10]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE25     ; 197        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE26     ; 173        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AE27     ; 158        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AE28     ; 157        ; 1        ; lvds_reply_rc2_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AF1      ; 414        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AF2      ; 413        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AF3      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AF4      ; 379        ; 7        ; fibre_tx_data[2]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF5      ; 375        ; 7        ; fibre_tx_data[0]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF6      ; 360        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF7      ; 364        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF8      ; 356        ; 7        ; fibre_rx_data[6]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF9      ; 347        ; 7        ; fibre_rx_data[1]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF10     ; 339        ; 7        ; fibre_rx_sc_nd            ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF11     ; 333        ; 7        ; fibre_rx_a_nb             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF12     ; 323        ; 7        ; dv_pulse_bnc              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF13     ; 315        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF14     ;            ;          ; GNDA_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; AF15     ; 284        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF16     ; 262        ; 8        ; eeprom_si                 ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF17     ; 250        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF18     ; 243        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF19     ; 237        ; 8        ; mictor_o[11]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF20     ; 227        ; 8        ; mictor_o[6]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF21     ; 223        ; 8        ; mictor_o[4]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF22     ; 212        ; 8        ; mictor_e[3]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF23     ; 206        ; 8        ; mictor_e[6]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF24     ; 195        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF25     ; 193        ; 8        ; mictor_e[12]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF26     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AF27     ; 162        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AF28     ; 161        ; 1        ; lvds_reply_rc4_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AG1      ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AG2      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AG3      ; 385        ; 7        ; fibre_tx_data[5]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG4      ; 380        ; 7        ; fibre_tx_data[3]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG5      ; 382        ; 7        ; fibre_tx_data[4]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG6      ; 370        ; 7        ; fibre_tx_ena              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG7      ; 361        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG8      ; 357        ; 7        ; fibre_rx_data[7]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG9      ; 344        ; 7        ; fibre_rx_data[0]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG10     ; 336        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG11     ; 328        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG12     ; 325        ; 7        ; dv_pulse_fibre            ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG13     ; 318        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG14     ;            ;          ; VCCA_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; AG15     ; 283        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG16     ; 257        ; 8        ; eeprom_cs                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG17     ; 252        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG18     ; 247        ; 8        ; mictorclk_o               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG19     ; 239        ; 8        ; mictor_o[12]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG20     ; 226        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG21     ; 221        ; 8        ; mictor_o[3]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG22     ; 215        ; 8        ; mictor_e[1]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG23     ; 203        ; 8        ; mictor_e[8]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG24     ; 196        ; 8        ; mictor_e[11]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG25     ; 190        ; 8        ; mictor_e[14]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG26     ; 187        ; 8        ; mictorclk_e               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG27     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AG28     ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AH2      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AH3      ; 383        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AH4      ; 388        ; 7        ; fibre_tx_data[7]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH5      ; 377        ; 7        ; fibre_tx_data[1]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH6      ; 369        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AH7      ; 363        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AH8      ; 350        ; 7        ; fibre_rx_data[3]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH9      ; 351        ; 7        ; fibre_rx_data[4]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH10     ; 338        ; 7        ; fibre_rx_status           ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH11     ; 330        ; 7        ; fibre_rx_rf               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH12     ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AH13     ; 320        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AH14     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AH15     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AH16     ; 259        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AH17     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AH18     ; 272        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AH19     ; 241        ; 8        ; mictor_o[13]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH20     ; 231        ; 8        ; mictor_o[8]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH21     ; 229        ; 8        ; mictor_o[7]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH22     ; 214        ; 8        ; mictor_e[2]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH23     ; 208        ; 8        ; mictor_e[5]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH24     ; 200        ; 8        ; mictor_e[9]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH25     ; 191        ; 8        ; mictor_e[13]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH26     ; 189        ; 8        ; mictor_e[15]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH27     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; B1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; B2       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; B3       ; 580        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B4       ; 585        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B5       ; 583        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B6       ; 598        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B7       ; 596        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B8       ; 617        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B9       ; 616        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B10      ; 631        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B11      ; 637        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B12      ; 640        ; 4        ; rs232_tx                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B13      ; 647        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B14      ;            ;          ; TEMPDIODEp                ;        ;              ;         ; --         ; --          ;                 ;
; B15      ; 682        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B16      ; 708        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B17      ; 713        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B18      ; 722        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B19      ; 726        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B20      ; 736        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B21      ; 743        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B22      ; 750        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B23      ; 762        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B24      ; 774        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B25      ; 775        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B26      ; 778        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B27      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; B28      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; C1       ; 553        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; C2       ; 554        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; C3       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; C4       ; 586        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C5       ; 590        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C6       ; 605        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C7       ; 606        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C8       ; 610        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C9       ; 613        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C10      ; 628        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C11      ; 634        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C12      ; 642        ; 4        ; rs232_rx                  ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C13      ; 650        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C14      ;            ;          ; TEMPDIODEn                ;        ;              ;         ; --         ; --          ;                 ;
; C15      ; 681        ; 10       ; fibre_rx_refclk           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C16      ; 703        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C17      ; 715        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C18      ; 719        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C19      ; 728        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C20      ; 738        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C21      ; 744        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C22      ; 753        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C23      ; 759        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C24      ; 770        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C25      ; 767        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C26      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; C27      ; 21         ; 2        ; slot_id[1]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; C28      ; 22         ; 2        ; slot_id[0]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; D1       ; 549        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; D2       ; 550        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; D3       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D4       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D5       ; 581        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D6       ; 600        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D7       ; 603        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D8       ; 609        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D9       ; 615        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D10      ; 630        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D11      ; 636        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D12      ; 643        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D13      ; 652        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D14      ;            ; 1        ; VCCG_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; D15      ; 676        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D16      ; 702        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D17      ; 711        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D18      ; 721        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D19      ; 733        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D20      ; 740        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D21      ; 746        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D22      ; 756        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D23      ; 754        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D24      ; 772        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D25      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D26      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D27      ; 25         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; D28      ; 26         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; E1       ; 545        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; E2       ; 546        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; E3       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E4       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E5       ; 559        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E6       ; 593        ; 4        ; wdog                      ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; E7       ; 594        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E8       ; 612        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E9       ; 625        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E10      ; 624        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E11      ; 656        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E12      ; 648        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E13      ; 653        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E14      ;            ;          ; GNDG_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; E15      ; 675        ; 9        ; lvds_clk                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; E16      ; 705        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E17      ; 710        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E18      ; 693        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E19      ; 729        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E20      ; 730        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E21      ; 747        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E22      ; 761        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E23      ; 760        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E24      ; 16         ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E25      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E26      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E27      ; 29         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; E28      ; 30         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F1       ; 537        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F2       ; 538        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F3       ; 541        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F4       ; 542        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F5       ; 561        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F6       ; 560        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F7       ; 582        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F8       ; 589        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F9       ; 607        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F10      ; 620        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F11      ; 627        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F12      ; 651        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F13      ; 663        ; 4        ; #altera_reserved_tms      ; input  ; LVTTL        ;         ; --         ; Off         ; N               ;
; F14      ;            ;          ; VCCA_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; F15      ;            ; 9        ; VCC_PLL5_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; F16      ; 687        ; 3        ; ^DCLK                     ;        ;              ;         ; --         ; --          ;                 ;
; F17      ; 701        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F18      ; 712        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F19      ; 731        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F20      ; 763        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F21      ; 768        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F22      ; 777        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F23      ; 15         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F24      ; 14         ; 2        ; lvds_sync                 ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; F25      ; 33         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F26      ; 34         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F27      ; 37         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F28      ; 38         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G1       ; 529        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G2       ; 530        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G3       ; 534        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G4       ; 533        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G5       ; 555        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G6       ; 556        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G7       ; 578        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G8       ; 587        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G9       ; 604        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G10      ; 619        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G11      ; 639        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G12      ; 644        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G13      ; 669        ; 4        ; #altera_reserved_tdi      ; input  ; LVTTL        ;         ; --         ; Off         ; N               ;
; G14      ;            ;          ; GNDA_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; G15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; G16      ;            ; 10       ; VCC_PLL5_OUTB             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; G17      ; 688        ; 3        ; ^CONF_DONE                ;        ;              ;         ; --         ; --          ;                 ;
; G18      ; 720        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G19      ; 732        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G20      ;            ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; G21      ; 771        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G22      ; 773        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G23      ; 19         ; 2        ; lvds_spare                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G24      ; 20         ; 2        ; lvds_cmd                  ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G25      ; 42         ; 2        ; ttl_txena3                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G26      ; 41         ; 2        ; ttl_txena2                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G27      ; 45         ; 2        ; ttl_tx2                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G28      ; 46         ; 2        ; ttl_tx3                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H1       ; 520        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H2       ; 521        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H3       ; 524        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H4       ; 525        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H5       ; 552        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H6       ; 551        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H7       ; 548        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H8       ; 547        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H9       ; 599        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H10      ; 611        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H11      ; 638        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H12      ; 646        ; 4        ; +~DATA0~ / RESERVED_INPUT ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; H13      ; 670        ; 4        ; #altera_reserved_tdo      ; output ; LVTTL        ;         ; --         ; Off         ; N               ;
; H14      ; 679        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H15      ; 680        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; H17      ; 696        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H18      ; 709        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H19      ; 734        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H20      ; 748        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H21      ; 28         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H22      ; 27         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H23      ; 24         ; 2        ; slot_id[2]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H24      ; 23         ; 2        ; slot_id[3]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H25      ; 51         ; 2        ; ttl_nrx3                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H26      ; 50         ; 2        ; ttl_nrx2                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H27      ; 54         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H28      ; 55         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J1       ; 512        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J2       ; 513        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J3       ; 516        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J4       ; 517        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J5       ; 544        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J6       ; 543        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J7       ; 535        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J8       ; 536        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J9       ; 592        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J10      ; 623        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J11      ; 635        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J12      ; 655        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J13      ; 671        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J14      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; J15      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; J16      ; 684        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J17      ; 690        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J18      ; 716        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J19      ; 725        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J20      ; 742        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J21      ; 39         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J22      ; 40         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J23      ; 32         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J24      ; 31         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J25      ; 58         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J26      ; 59         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J27      ; 62         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J28      ; 63         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K1       ; 504        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K2       ; 505        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K3       ; 509        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K4       ; 508        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K5       ; 539        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K6       ; 540        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K7       ; 531        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K8       ; 532        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K9       ; 526        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; K10      ; 629        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K11      ; 641        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K12      ; 665        ; 4        ; #altera_reserved_tck      ; input  ; LVTTL        ;         ; --         ; Off         ; N               ;
; K13      ; 672        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; K14      ; 677        ; 9        ; fibre_tx_clkw             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; K15      ; 678        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K16      ; 683        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K17      ; 689        ; 3        ; inclk14                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; K18      ; 704        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K19      ; 717        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K20      ; 49         ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; K21      ; 43         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K22      ; 44         ; 2        ; ttl_txena1                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K23      ; 35         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K24      ; 36         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K25      ; 67         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K26      ; 66         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K27      ; 70         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K28      ; 71         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L1       ; 496        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L2       ; 497        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L3       ; 500        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L4       ; 501        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L5       ; 522        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L6       ; 523        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L7       ; 528        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L8       ; 527        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L9       ; 519        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L10      ; 518        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L11      ; 649        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; L12      ; 664        ; 4        ; #altera_reserved_ntrst    ; input  ; LVTTL        ;         ; --         ; Off         ; N               ;
; L13      ; 673        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; L14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; L15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; L16      ; 686        ; 3        ; ^nCONFIG                  ;        ;              ;         ; --         ; --          ;                 ;
; L17      ; 692        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; L18      ; 697        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; L19      ; 57         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L20      ; 56         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L21      ; 48         ; 2        ; ttl_tx1                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L22      ; 47         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L23      ; 52         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L24      ; 53         ; 2        ; ttl_nrx1                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L25      ; 74         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L26      ; 75         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L27      ; 78         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L28      ; 79         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; M2       ; 487        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M3       ; 491        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M4       ; 492        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M5       ; 511        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M6       ; 510        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M7       ; 515        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M8       ; 514        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M9       ; 507        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M10      ; 506        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M11      ; 654        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; M12      ; 666        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; M13      ; 674        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; M14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; M15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; M16      ; 685        ; 3        ; ^nSTATUS                  ;        ;              ;         ; --         ; --          ;                 ;
; M17      ; 691        ; 3        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; M18      ; 698        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; M19      ; 69         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M20      ; 68         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M21      ; 61         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M22      ; 60         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M23      ; 65         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M24      ; 64         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M25      ; 83         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M26      ; 84         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M27      ; 87         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M28      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; N1       ; 488        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N2       ; 484        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N3       ; 503        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N4       ; 502        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N5       ; 494        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N6       ; 495        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N7       ; 498        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N8       ; 499        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N9       ; 490        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N10      ; 489        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N19      ; 86         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N20      ; 85         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N21      ; 81         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N22      ; 80         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N23      ; 77         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N24      ; 76         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N25      ; 73         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N26      ; 72         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N27      ; 91         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N28      ; 88         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P2       ; 483        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P3       ; 482        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P4       ; 481        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P5       ;            ;          ; GNDA_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; P6       ;            ;          ; VCCA_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P7       ;            ;          ; GNDG_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; P8       ;            ; 1        ; VCCG_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P9       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; P10      ; 493        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; P11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P19      ; 82         ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; P20      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; P21      ;            ; 1        ; VCCG_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P22      ;            ;          ; GNDG_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; P23      ;            ;          ; VCCA_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P24      ;            ;          ; GNDA_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; P25      ; 94         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P26      ; 93         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P27      ; 92         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P28      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R2       ; 480        ; 6        ; fibre_rx_clkr             ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; R3       ; 477        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R4       ; 478        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R5       ;            ;          ; GNDA_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; R6       ;            ;          ; VCCA_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R7       ;            ;          ; GNDG_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; R8       ;            ; 1        ; VCCG_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R9       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; R10      ; 468        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; R11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R19      ; 107        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; R20      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; R21      ;            ; 1        ; VCCG_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R22      ;            ;          ; GNDG_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; R23      ;            ;          ; VCCA_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R24      ;            ;          ; GNDA_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; R25      ; 97         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R26      ; 98         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R27      ; 95         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R28      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T1       ; 476        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T2       ; 479        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T3       ; 474        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T4       ; 473        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T5       ; 461        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T6       ; 460        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T7       ; 469        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T8       ; 470        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T9       ; 465        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T10      ; 464        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T18      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T19      ; 105        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T20      ; 106        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T21      ; 101        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T22      ; 102        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T23      ; 110        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T24      ; 111        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T25      ; 115        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T26      ; 114        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T27      ; 96         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T28      ; 99         ; 1        ; lvds_reply_bc3_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U1       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; U2       ; 475        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U3       ; 472        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U4       ; 471        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U5       ; 453        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U6       ; 452        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U7       ; 448        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U8       ; 449        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U9       ; 456        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U10      ; 457        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; U13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; U15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; U17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; U19      ; 118        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U20      ; 119        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U21      ; 126        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U22      ; 127        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U23      ; 123        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U24      ; 122        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U25      ; 104        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U26      ; 103        ; 1        ; lvds_reply_bc1_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U27      ; 100        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U28      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; V1       ; 466        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V2       ; 467        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V3       ; 463        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V4       ; 462        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V5       ; 441        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V6       ; 440        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V7       ; 437        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V8       ; 436        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V9       ; 444        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V10      ; 445        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V11      ; 311        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; V12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; V13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; V14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; V15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; V16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; V17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; V18      ; 266        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; V19      ; 130        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V20      ; 131        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V21      ; 139        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V22      ; 138        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V23      ; 135        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V24      ; 134        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V25      ; 113        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V26      ; 112        ; 1        ; lvds_reply_bc1_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V27      ; 108        ; 1        ; lvds_reply_bc3_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V28      ; 109        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W1       ; 459        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W2       ; 458        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W3       ; 455        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W4       ; 454        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W5       ; 431        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W6       ; 432        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W7       ; 427        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W8       ; 428        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W9       ; 435        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; W10      ; 319        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W11      ; 310        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W12      ; 299        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W13      ; 291        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; W14      ; 288        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W15      ; 287        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W16      ; 282        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W17      ; 279        ; 8        ; ^MSEL1                    ;        ;              ;         ; --         ; --          ;                 ;
; W18      ; 267        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W19      ; 249        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W20      ; 140        ;          ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; W21      ; 147        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W22      ; 148        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W23      ; 143        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W24      ; 144        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W25      ; 121        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W26      ; 120        ; 1        ; lvds_reply_ac_a           ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; W27      ; 117        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W28      ; 116        ; 1        ; lvds_reply_bc2_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; Y1       ; 451        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y2       ; 450        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y3       ; 447        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y4       ; 446        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y5       ; 420        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y6       ; 419        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y7       ; 423        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y8       ; 424        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y9       ; 373        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y10      ; 337        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y11      ; 316        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y12      ; 300        ; 7        ; ^nIO_PULLUP               ;        ;              ;         ; --         ; --          ;                 ;
; Y13      ; 292        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y14      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; Y15      ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; Y16      ; 281        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y17      ; 273        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y18      ; 261        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y19      ; 248        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y20      ; 217        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y21      ; 151        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y22      ; 152        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y23      ; 156        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y24      ; 155        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y25      ; 129        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y26      ; 128        ; 1        ; lvds_reply_ac_b           ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; Y27      ; 125        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y28      ; 124        ; 1        ; lvds_reply_bc2_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+


+-----------------------------------------------------------------------+
; PLL Summary                                                           ;
+-----------------------------+-----------------------------------------+
; Name                        ; cc_pll:pll0|altpll:altpll_component|pll ;
+-----------------------------+-----------------------------------------+
; PLL type                    ; Enhanced                                ;
; Scan chain                  ; None                                    ;
; PLL mode                    ; Normal                                  ;
; Feedback source             ; --                                      ;
; Compensate clock            ; clock0                                  ;
; Switchover on loss of clock ; --                                      ;
; Switchover counter          ; --                                      ;
; Primary clock               ; inclk0                                  ;
; Input frequency 0           ; 25.0 MHz                                ;
; Input frequency 1           ; --                                      ;
; Nominal VCO frequency       ; 599.9 MHz                               ;
; Freq min lock               ; 12.5 MHz                                ;
; Freq max lock               ; 33.33 MHz                               ;
; Clock Offset                ; 0 ps                                    ;
; M VCO Tap                   ; 0                                       ;
; M Initial                   ; 1                                       ;
; M value                     ; 24                                      ;
; N value                     ; 1                                       ;
; M counter delay             ; 0 ps                                    ;
; N counter delay             ; 0 ps                                    ;
; M2 value                    ; --                                      ;
; N2 value                    ; --                                      ;
; SS counter                  ; --                                      ;
; Downspread                  ; --                                      ;
; Spread frequency            ; --                                      ;
; Charge pump current         ; 50 uA                                   ;
; Loop filter resistance      ; 1.021000 KOhm                           ;
; Loop filter capacitance     ; 10 pF                                   ;
; Freq zero                   ; 0.240 MHz                               ;
; Bandwidth                   ; 550 KHz                                 ;
; Freq pole                   ; 15.844 MHz                              ;
; enable0 counter             ; --                                      ;
; enable1 counter             ; --                                      ;
; Real time reconfigurable    ; Off                                     ;
; Scan chain MIF file         ; --                                      ;
; Preserve counter order      ; Off                                     ;
; PLL location                ; PLL_5                                   ;
; Inclk0 signal               ; inclk14                                 ;
; Inclk1 signal               ; --                                      ;
+-----------------------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                 ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; cc_pll:pll0|altpll:altpll_component|_clk0    ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 12            ; 6/6 Even   ; 1       ; 0       ;
; cc_pll:pll0|altpll:altpll_component|_clk2    ; clock2       ; 8    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G2      ; 0 ps          ; 3             ; 2/1 Odd    ; 1       ; 0       ;
; cc_pll:pll0|altpll:altpll_component|_clk3    ; clock3       ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; cc_pll:pll0|altpll:altpll_component|_extclk0 ; extclock0    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; E0      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; cc_pll:pll0|altpll:altpll_component|_extclk1 ; extclock1    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; E1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; cc_pll:pll0|altpll:altpll_component|_extclk2 ; extclock2    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; E2      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; LVTTL                            ; 10 pF ; Not Available                      ;
; LVCMOS                           ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 10 pF ; Not Available                      ;
; 1.8 V                            ; 10 pF ; Not Available                      ;
; 1.5 V                            ; 10 pF ; Not Available                      ;
; GTL                              ; 30 pF ; 25 Ohm (Parallel)                  ;
; GTL+                             ; 30 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 8 pF  ; 25 Ohm (Parallel)                  ;
; Compact PCI                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; AGP 1X                           ; 10 pF ; Not Available                      ;
; AGP 2X                           ; 10 pF ; Not Available                      ;
; CTT                              ; 30 pF ; 50 Ohm (Parallel)                  ;
; SSTL-3 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; LVDS                             ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 4 pF  ; 100 Ohm (Differential)             ;
; 3.3-V PCML                       ; 4 pF  ; 50 Ohm (Parallel)                  ;
; HyperTransport                   ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; Differential SSTL-2              ; 30 pF ; (See SSTL-2)                       ;
+----------------------------------+-------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                                                                        ; Logic Cells ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |clk_card                                                                                         ; 13728 (58)  ; 7630         ; 2354176     ; 8            ; 0       ; 0         ; 1         ; 109  ; 0            ; 6098 (58)    ; 1368 (0)          ; 6262 (0)         ; 4446 (0)        ; |clk_card                                                                                                                                                                                                                                                                                                       ;
;    |cc_pll:pll0|                                                                                  ; 0 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|cc_pll:pll0                                                                                                                                                                                                                                                                                           ;
;       |altpll:altpll_component|                                                                   ; 0 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|cc_pll:pll0|altpll:altpll_component                                                                                                                                                                                                                                                                   ;
;    |cc_reset:cc_reset0|                                                                           ; 14 (14)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 4 (4)            ; 0 (0)           ; |clk_card|cc_reset:cc_reset0                                                                                                                                                                                                                                                                                    ;
;    |dispatch:cmd0|                                                                                ; 1282 (13)   ; 714          ; 18944       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 568 (7)      ; 91 (0)            ; 623 (6)          ; 318 (0)         ; |clk_card|dispatch:cmd0                                                                                                                                                                                                                                                                                         ;
;       |altsyncram:receive_buf|                                                                    ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|altsyncram:receive_buf                                                                                                                                                                                                                                                                  ;
;          |altsyncram_8lk2:auto_generated|                                                         ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|altsyncram:receive_buf|altsyncram_8lk2:auto_generated                                                                                                                                                                                                                                   ;
;       |altsyncram:transmit_buf|                                                                   ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|altsyncram:transmit_buf                                                                                                                                                                                                                                                                 ;
;          |altsyncram_elk2:auto_generated|                                                         ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|altsyncram:transmit_buf|altsyncram_elk2:auto_generated                                                                                                                                                                                                                                  ;
;       |dispatch_cmd_receive:receiver|                                                             ; 465 (120)   ; 297          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 168 (102)    ; 74 (0)            ; 223 (18)         ; 88 (28)         ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver                                                                                                                                                                                                                                                           ;
;          |counter:crc_bit_counter|                                                                ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|counter:crc_bit_counter                                                                                                                                                                                                                                   ;
;          |counter:data_counter|                                                                   ; 30 (30)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|counter:data_counter                                                                                                                                                                                                                                      ;
;          |counter:header_counter|                                                                 ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|counter:header_counter                                                                                                                                                                                                                                    ;
;          |crc:crc_calc|                                                                           ; 92 (60)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|crc:crc_calc                                                                                                                                                                                                                                              ;
;             |lpm_counter:bit_count_rtl_56|                                                        ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|crc:crc_calc|lpm_counter:bit_count_rtl_56                                                                                                                                                                                                                 ;
;                |cntr_1g8:auto_generated|                                                          ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|crc:crc_calc|lpm_counter:bit_count_rtl_56|cntr_1g8:auto_generated                                                                                                                                                                                         ;
;          |lvds_rx:cmd_rx|                                                                         ; 101 (14)    ; 86           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 31 (3)            ; 55 (6)           ; 9 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                                                                                                                            ;
;             |counter:sample_counter|                                                              ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|counter:sample_counter                                                                                                                                                                                                                     ;
;             |reg:data_buffer|                                                                     ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|reg:data_buffer                                                                                                                                                                                                                            ;
;             |shift_reg:rx_buffer|                                                                 ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                                                                                                                        ;
;             |shift_reg:rx_sample|                                                                 ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample                                                                                                                                                                                                                        ;
;          |reg:crc_data_size_reg|                                                                  ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:crc_data_size_reg                                                                                                                                                                                                                                     ;
;          |reg:tmp_word0|                                                                          ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 15 (15)          ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:tmp_word0                                                                                                                                                                                                                                             ;
;          |reg:tmp_word1|                                                                          ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 7 (7)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:tmp_word1                                                                                                                                                                                                                                             ;
;          |shift_reg:crc_data_reg|                                                                 ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|shift_reg:crc_data_reg                                                                                                                                                                                                                                    ;
;       |dispatch_reply_transmit:transmitter|                                                       ; 445 (105)   ; 228          ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 217 (94)     ; 14 (1)            ; 214 (10)         ; 168 (37)        ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter                                                                                                                                                                                                                                                     ;
;          |counter:crc_bit_counter|                                                                ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|counter:crc_bit_counter                                                                                                                                                                                                                             ;
;          |counter:word_counter|                                                                   ; 33 (33)     ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 14 (14)          ; 14 (14)         ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|counter:word_counter                                                                                                                                                                                                                                ;
;          |crc:crc_calc|                                                                           ; 82 (50)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|crc:crc_calc                                                                                                                                                                                                                                        ;
;             |lpm_counter:bit_count_rtl_54|                                                        ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|crc:crc_calc|lpm_counter:bit_count_rtl_54                                                                                                                                                                                                           ;
;                |cntr_1g8:auto_generated|                                                          ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|crc:crc_calc|lpm_counter:bit_count_rtl_54|cntr_1g8:auto_generated                                                                                                                                                                                   ;
;          |lvds_tx:reply_tx|                                                                       ; 155 (9)     ; 88           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 67 (5)       ; 0 (0)             ; 88 (4)           ; 79 (0)          ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx                                                                                                                                                                                                                                    ;
;             |counter:bit_counter|                                                                 ; 15 (15)     ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|counter:bit_counter                                                                                                                                                                                                                ;
;             |fifo:data_buffer|                                                                    ; 97 (57)     ; 43           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 43 (3)           ; 72 (32)         ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer                                                                                                                                                                                                                   ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                                                                           ;
;                   |altsyncram_ml21:auto_generated|                                                ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_ml21:auto_generated                                                                                                                                                            ;
;                |lpm_counter:num_items_rtl_55|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:num_items_rtl_55                                                                                                                                                                                      ;
;                   |cntr_519:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:num_items_rtl_55|cntr_519:auto_generated                                                                                                                                                              ;
;                |lpm_counter:read_pointer|                                                         ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                                                                          ;
;                   |cntr_re8:auto_generated|                                                       ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer|cntr_re8:auto_generated                                                                                                                                                                  ;
;                |lpm_counter:write_pointer|                                                        ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                                                                         ;
;                   |cntr_re8:auto_generated|                                                       ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer|cntr_re8:auto_generated                                                                                                                                                                 ;
;             |shift_reg:tx_buffer|                                                                 ; 34 (34)     ; 34           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|shift_reg:tx_buffer                                                                                                                                                                                                                ;
;          |reg:data_size_reg|                                                                      ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|reg:data_size_reg                                                                                                                                                                                                                                   ;
;          |shift_reg:crc_data_reg|                                                                 ; 45 (45)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|shift_reg:crc_data_reg                                                                                                                                                                                                                              ;
;       |dispatch_wishbone:wishbone|                                                                ; 229 (148)   ; 53           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 176 (144)    ; 1 (0)             ; 52 (4)           ; 62 (13)         ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone                                                                                                                                                                                                                                                              ;
;          |counter:addr_gen|                                                                       ; 30 (30)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone|counter:addr_gen                                                                                                                                                                                                                                             ;
;          |us_timer:wdt|                                                                           ; 51 (12)     ; 36           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (6)       ; 1 (1)             ; 35 (5)           ; 36 (6)          ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt                                                                                                                                                                                                                                                 ;
;             |lpm_counter:us_count_rtl_0|                                                          ; 39 (0)      ; 30           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 30 (0)           ; 30 (0)          ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|lpm_counter:us_count_rtl_0                                                                                                                                                                                                                      ;
;                |cntr_t18:auto_generated|                                                          ; 39 (39)     ; 30           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 30 (30)          ; 30 (30)         ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|lpm_counter:us_count_rtl_0|cntr_t18:auto_generated                                                                                                                                                                                              ;
;       |reg:cmd0|                                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|dispatch:cmd0|reg:cmd0                                                                                                                                                                                                                                                                                ;
;       |reg:cmd1|                                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|dispatch:cmd0|reg:cmd1                                                                                                                                                                                                                                                                                ;
;       |reg:reply0|                                                                                ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; 0 (0)           ; |clk_card|dispatch:cmd0|reg:reply0                                                                                                                                                                                                                                                                              ;
;       |reg:reply1|                                                                                ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|dispatch:cmd0|reg:reply1                                                                                                                                                                                                                                                                              ;
;       |reg:reply2|                                                                                ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|dispatch:cmd0|reg:reply2                                                                                                                                                                                                                                                                              ;
;    |fw_rev:fw_rev_slave|                                                                          ; 5 (5)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; |clk_card|fw_rev:fw_rev_slave                                                                                                                                                                                                                                                                                   ;
;    |issue_reply:issue_reply0|                                                                     ; 10899 (0)   ; 5648         ; 762368      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5251 (0)     ; 748 (0)           ; 4900 (0)         ; 3946 (0)        ; |clk_card|issue_reply:issue_reply0                                                                                                                                                                                                                                                                              ;
;       |cmd_queue:i_cmd_queue|                                                                     ; 1362 (1039) ; 452          ; 16896       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 910 (820)    ; 27 (12)           ; 425 (207)        ; 665 (527)       ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue                                                                                                                                                                                                                                                        ;
;          |cmd_queue_tpram:cmd_queue_ram40_inst|                                                   ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst                                                                                                                                                                                                                   ;
;             |alt3pram:alt3pram_component|                                                         ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component                                                                                                                                                                                       ;
;                |altdpram:altdpram_component1|                                                     ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                                                                          ;
;                   |altsyncram:ram_block|                                                          ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                                                                                     ;
;                      |altsyncram_akf1:auto_generated|                                             ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_akf1:auto_generated                                                                                                      ;
;                |altdpram:altdpram_component2|                                                     ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                                                                          ;
;                   |altsyncram:ram_block|                                                          ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                                                                                     ;
;                      |altsyncram_akf1:auto_generated|                                             ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_akf1:auto_generated                                                                                                      ;
;          |counter:bit_ctr|                                                                        ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|counter:bit_ctr                                                                                                                                                                                                                                        ;
;          |crc:cmd_crc|                                                                            ; 79 (47)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|crc:cmd_crc                                                                                                                                                                                                                                            ;
;             |lpm_counter:bit_count_rtl_58|                                                        ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|crc:cmd_crc|lpm_counter:bit_count_rtl_58                                                                                                                                                                                                               ;
;                |cntr_1g8:auto_generated|                                                          ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|crc:cmd_crc|lpm_counter:bit_count_rtl_58|cntr_1g8:auto_generated                                                                                                                                                                                       ;
;          |lpm_counter:data_count_rtl_47|                                                          ; 13 (0)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lpm_counter:data_count_rtl_47                                                                                                                                                                                                                          ;
;             |cntr_0g8:auto_generated|                                                             ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lpm_counter:data_count_rtl_47|cntr_0g8:auto_generated                                                                                                                                                                                                  ;
;          |lpm_counter:free_ptr_rtl_48|                                                            ; 8 (0)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lpm_counter:free_ptr_rtl_48                                                                                                                                                                                                                            ;
;             |cntr_008:auto_generated|                                                             ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lpm_counter:free_ptr_rtl_48|cntr_008:auto_generated                                                                                                                                                                                                    ;
;          |lvds_tx:cmd_tx2|                                                                        ; 157 (11)    ; 88           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 69 (7)       ; 0 (0)             ; 88 (4)           ; 79 (0)          ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2                                                                                                                                                                                                                                        ;
;             |counter:bit_counter|                                                                 ; 15 (15)     ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|counter:bit_counter                                                                                                                                                                                                                    ;
;             |fifo:data_buffer|                                                                    ; 97 (57)     ; 43           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 43 (3)           ; 72 (32)         ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer                                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                                                                               ;
;                   |altsyncram_ml21:auto_generated|                                                ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_ml21:auto_generated                                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_49|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:num_items_rtl_49                                                                                                                                                                                          ;
;                   |cntr_519:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:num_items_rtl_49|cntr_519:auto_generated                                                                                                                                                                  ;
;                |lpm_counter:read_pointer|                                                         ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                                                                              ;
;                   |cntr_re8:auto_generated|                                                       ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:read_pointer|cntr_re8:auto_generated                                                                                                                                                                      ;
;                |lpm_counter:write_pointer|                                                        ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                                                                             ;
;                   |cntr_re8:auto_generated|                                                       ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:write_pointer|cntr_re8:auto_generated                                                                                                                                                                     ;
;             |shift_reg:tx_buffer|                                                                 ; 34 (34)     ; 34           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|shift_reg:tx_buffer                                                                                                                                                                                                                    ;
;          |reg:retire_cmd_code_reg|                                                                ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:retire_cmd_code_reg                                                                                                                                                                                                                                ;
;          |reg:retire_data_size_reg|                                                               ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:retire_data_size_reg                                                                                                                                                                                                                               ;
;          |reg:send_cmd_code_reg|                                                                  ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:send_cmd_code_reg                                                                                                                                                                                                                                  ;
;          |reg:send_data_size_reg|                                                                 ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:send_data_size_reg                                                                                                                                                                                                                                 ;
;          |shift_reg:sh_reg|                                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|shift_reg:sh_reg                                                                                                                                                                                                                                       ;
;       |cmd_translator:i_cmd_translator|                                                           ; 509 (157)   ; 271          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 238 (14)     ; 0 (0)             ; 271 (143)        ; 168 (0)         ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator                                                                                                                                                                                                                                              ;
;          |cmd_translator_arbiter:i_arbiter|                                                       ; 58 (50)     ; 21           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 21 (13)          ; 24 (16)         ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter                                                                                                                                                                                                             ;
;             |lpm_counter:m_op_seq_num_rtl_60|                                                     ; 8 (0)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|lpm_counter:m_op_seq_num_rtl_60                                                                                                                                                                             ;
;                |cntr_008:auto_generated|                                                          ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|lpm_counter:m_op_seq_num_rtl_60|cntr_008:auto_generated                                                                                                                                                     ;
;          |cmd_translator_ret_dat_fsm:i_return_data_cmd|                                           ; 293 (293)   ; 107          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 186 (186)    ; 0 (0)             ; 107 (107)        ; 144 (144)       ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd                                                                                                                                                                                                 ;
;          |cmd_translator_simple_cmd_fsm:i_simple_cmds|                                            ; 1 (1)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_simple_cmd_fsm:i_simple_cmds                                                                                                                                                                                                  ;
;       |fibre_rx:i_fibre_rx|                                                                       ; 479 (0)     ; 398          ; 4096        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 81 (0)       ; 219 (0)           ; 179 (0)          ; 73 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx                                                                                                                                                                                                                                                          ;
;          |fibre_rx_control:I1|                                                                    ; 2 (2)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1                                                                                                                                                                                                                                      ;
;          |fibre_rx_fifo:I0|                                                                       ; 143 (0)     ; 126          ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (0)       ; 57 (0)            ; 69 (0)           ; 48 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0                                                                                                                                                                                                                                         ;
;             |sync_fifo_rx:SFIFO|                                                                  ; 143 (0)     ; 126          ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (0)       ; 57 (0)            ; 69 (0)           ; 48 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO                                                                                                                                                                                                                      ;
;                |dcfifo:dcfifo_component|                                                          ; 143 (0)     ; 126          ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (0)       ; 57 (0)            ; 69 (0)           ; 48 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component                                                                                                                                                                                              ;
;                   |dcfifo_t8v:auto_generated|                                                     ; 143 (8)     ; 126          ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (0)       ; 57 (8)            ; 69 (0)           ; 48 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated                                                                                                                                                                    ;
;                      |a_fefifo_c3d:read_state|                                                    ; 7 (7)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|a_fefifo_c3d:read_state                                                                                                                                            ;
;                      |a_fefifo_h3d:write_state|                                                   ; 3 (3)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|a_fefifo_h3d:write_state                                                                                                                                           ;
;                      |a_graycounter_026:rdptr_g|                                                  ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|a_graycounter_026:rdptr_g                                                                                                                                          ;
;                      |a_graycounter_v16:wrptr_g|                                                  ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|a_graycounter_v16:wrptr_g                                                                                                                                          ;
;                      |add_sub_cvb:lpm_add_sub_rd_udwn|                                            ; 5 (5)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 1 (1)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|add_sub_cvb:lpm_add_sub_rd_udwn                                                                                                                                    ;
;                      |add_sub_cvb:lpm_add_sub_wr_udwn|                                            ; 6 (6)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 1 (1)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|add_sub_cvb:lpm_add_sub_wr_udwn                                                                                                                                    ;
;                      |alt_synch_pipe_2a3:dffpipe_rs_dgwp|                                         ; 24 (0)      ; 24           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|alt_synch_pipe_2a3:dffpipe_rs_dgwp                                                                                                                                 ;
;                         |dffpipe_2a3:dffpipe6|                                                    ; 24 (24)     ; 24           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|alt_synch_pipe_2a3:dffpipe_rs_dgwp|dffpipe_2a3:dffpipe6                                                                                                            ;
;                      |alt_synch_pipe_2a3:dffpipe_ws_dgrp|                                         ; 24 (0)      ; 24           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (0)            ; 3 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|alt_synch_pipe_2a3:dffpipe_ws_dgrp                                                                                                                                 ;
;                         |dffpipe_2a3:dffpipe6|                                                    ; 24 (24)     ; 24           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|alt_synch_pipe_2a3:dffpipe_ws_dgrp|dffpipe_2a3:dffpipe6                                                                                                            ;
;                      |cntr_b08:rdptr_b|                                                           ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|cntr_b08:rdptr_b                                                                                                                                                   ;
;                      |cntr_b08:wrptr_b|                                                           ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|cntr_b08:wrptr_b                                                                                                                                                   ;
;                      |dffpipe_0a3:dffpipe_rdbuw|                                                  ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|dffpipe_0a3:dffpipe_rdbuw                                                                                                                                          ;
;                      |dffpipe_0a3:dffpipe_rs_dbwp|                                                ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|dffpipe_0a3:dffpipe_rs_dbwp                                                                                                                                        ;
;                      |dffpipe_0a3:dffpipe_wr_dbuw|                                                ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|dffpipe_0a3:dffpipe_wr_dbuw                                                                                                                                        ;
;                      |dffpipe_0a3:dffpipe_ws_nbrp|                                                ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|dffpipe_0a3:dffpipe_ws_nbrp                                                                                                                                        ;
;                      |dpram_apm:fiforam|                                                          ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|dpram_apm:fiforam                                                                                                                                                  ;
;                         |altsyncram_cha1:altsyncram3|                                             ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3                                                                                                                      ;
;          |fibre_rx_protocol:I2|                                                                   ; 334 (312)   ; 272          ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 62 (61)      ; 162 (162)         ; 110 (89)         ; 25 (6)          ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2                                                                                                                                                                                                                                     ;
;             |altsyncram:mem0|                                                                     ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|altsyncram:mem0                                                                                                                                                                                                                     ;
;                |altsyncram_hhe2:auto_generated|                                                   ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|altsyncram:mem0|altsyncram_hhe2:auto_generated                                                                                                                                                                                      ;
;             |counter:byte_counter|                                                                ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:byte_counter                                                                                                                                                                                                                ;
;             |counter:word_counter|                                                                ; 8 (1)       ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:word_counter                                                                                                                                                                                                                ;
;                |lpm_counter:count_rtl_51|                                                         ; 7 (0)       ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:word_counter|lpm_counter:count_rtl_51                                                                                                                                                                                       ;
;                   |cntr_je8:auto_generated|                                                       ; 7 (7)       ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:word_counter|lpm_counter:count_rtl_51|cntr_je8:auto_generated                                                                                                                                                               ;
;             |lpm_counter:read_pointer_rtl_52|                                                     ; 6 (0)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:read_pointer_rtl_52                                                                                                                                                                                                     ;
;                |cntr_uv7:auto_generated|                                                          ; 6 (6)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:read_pointer_rtl_52|cntr_uv7:auto_generated                                                                                                                                                                             ;
;             |lpm_counter:write_pointer_rtl_61|                                                    ; 6 (0)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:write_pointer_rtl_61                                                                                                                                                                                                    ;
;                |cntr_uv7:auto_generated|                                                          ; 6 (6)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:write_pointer_rtl_61|cntr_uv7:auto_generated                                                                                                                                                                            ;
;       |fibre_tx:i_fibre_tx|                                                                       ; 66 (0)      ; 46           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)       ; 25 (0)            ; 21 (0)           ; 35 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx                                                                                                                                                                                                                                                          ;
;          |fibre_tx_control:fibre_tx_control_inst|                                                 ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 1 (1)           ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_control:fibre_tx_control_inst                                                                                                                                                                                                                   ;
;          |fibre_tx_fifo:fibre_tx_fifo_inst|                                                       ; 65 (0)      ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)       ; 25 (0)            ; 20 (0)           ; 34 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst                                                                                                                                                                                                                         ;
;             |sync_fifo_tx:sync_fifo_tx_inst|                                                      ; 65 (0)      ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)       ; 25 (0)            ; 20 (0)           ; 34 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst                                                                                                                                                                                          ;
;                |dcfifo:dcfifo_component|                                                          ; 65 (0)      ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)       ; 25 (0)            ; 20 (0)           ; 34 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component                                                                                                                                                                  ;
;                   |dcfifo_k541:auto_generated|                                                    ; 65 (0)      ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)       ; 25 (0)            ; 20 (0)           ; 34 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated                                                                                                                                       ;
;                      |alt_sync_fifo_jkm:sync_fifo|                                                ; 65 (36)     ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (9)       ; 25 (25)           ; 20 (2)           ; 34 (9)          ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:sync_fifo                                                                                                           ;
;                         |add_sub_tf8:add_sub2|                                                    ; 11 (11)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:sync_fifo|add_sub_tf8:add_sub2                                                                                      ;
;                         |cntr_c08:cntr1|                                                          ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:sync_fifo|cntr_c08:cntr1                                                                                            ;
;                         |dpram_cor:dpram4|                                                        ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:sync_fifo|dpram_cor:dpram4                                                                                          ;
;                            |altsyncram_hic1:altsyncram13|                                         ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:sync_fifo|dpram_cor:dpram4|altsyncram_hic1:altsyncram13                                                             ;
;                         |lpm_counter:dffe5a_rtl_57|                                               ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:sync_fifo|lpm_counter:dffe5a_rtl_57                                                                                 ;
;                            |cntr_c08:auto_generated|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:sync_fifo|lpm_counter:dffe5a_rtl_57|cntr_c08:auto_generated                                                         ;
;       |reply_queue:i_reply_queue|                                                                 ; 7683 (32)   ; 4116         ; 737280      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3567 (32)    ; 468 (0)           ; 3648 (0)         ; 2867 (0)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue                                                                                                                                                                                                                                                    ;
;          |reply_queue_receive:rx_ac|                                                              ; 753 (137)   ; 439          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 314 (116)    ; 49 (0)            ; 390 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac                                                                                                                                                                                                                          ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:crc_bit_counter                                                                                                                                                                                                  ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:read_counter                                                                                                                                                                                                     ;
;                |lpm_counter:count_rtl_44|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:read_counter|lpm_counter:count_rtl_44                                                                                                                                                                            ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:read_counter|lpm_counter:count_rtl_44|cntr_uf8:auto_generated                                                                                                                                                    ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:write_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_42|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:write_counter|lpm_counter:count_rtl_42                                                                                                                                                                           ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:write_counter|lpm_counter:count_rtl_42|cntr_uf8:auto_generated                                                                                                                                                   ;
;             |crc:crc_calc|                                                                        ; 91 (59)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|crc:crc_calc                                                                                                                                                                                                             ;
;                |lpm_counter:bit_count_rtl_41|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|crc:crc_calc|lpm_counter:bit_count_rtl_41                                                                                                                                                                                ;
;                   |cntr_1g8:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|crc:crc_calc|lpm_counter:bit_count_rtl_41|cntr_1g8:auto_generated                                                                                                                                                        ;
;             |fifo:packet_buffer|                                                                  ; 140 (122)   ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 53 (35)          ; 82 (64)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                                ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_0f8:auto_generated                                                                                                                                                      ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_0f8:auto_generated                                                                                                                                                     ;
;             |fifo:packet_store|                                                                   ; 112 (58)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store                                                                                                                                                                                                        ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                                ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                 ;
;                |lpm_counter:num_items_rtl_45|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|lpm_counter:num_items_rtl_45                                                                                                                                                                           ;
;                   |cntr_519:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|lpm_counter:num_items_rtl_45|cntr_519:auto_generated                                                                                                                                                   ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                               ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|lpm_counter:read_pointer|cntr_9g8:auto_generated                                                                                                                                                       ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                              ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|lpm_counter:write_pointer|cntr_9g8:auto_generated                                                                                                                                                      ;
;             |lpm_counter:packets_rtl_43|                                                          ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lpm_counter:packets_rtl_43                                                                                                                                                                                               ;
;                |cntr_cc8:auto_generated|                                                          ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lpm_counter:packets_rtl_43|cntr_cc8:auto_generated                                                                                                                                                                       ;
;             |lvds_rx:lvds_receiver|                                                               ; 101 (14)    ; 86           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 31 (3)            ; 55 (6)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver                                                                                                                                                                                                    ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                             ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                    ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                                ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                                ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|reg:data_reg                                                                                                                                                                                                             ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|reg:data_size                                                                                                                                                                                                            ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|reg:hdr0_reg                                                                                                                                                                                                             ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|reg:hdr1_reg                                                                                                                                                                                                             ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|reg:hdr2_reg                                                                                                                                                                                                             ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|reg:hdr_reg                                                                                                                                                                                                              ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|shift_reg:crc_data_reg                                                                                                                                                                                                   ;
;          |reply_queue_receive:rx_bc1|                                                             ; 755 (139)   ; 439          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 316 (118)    ; 49 (0)            ; 390 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1                                                                                                                                                                                                                         ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:crc_bit_counter                                                                                                                                                                                                 ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:read_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_39|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:read_counter|lpm_counter:count_rtl_39                                                                                                                                                                           ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:read_counter|lpm_counter:count_rtl_39|cntr_uf8:auto_generated                                                                                                                                                   ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:write_counter                                                                                                                                                                                                   ;
;                |lpm_counter:count_rtl_37|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:write_counter|lpm_counter:count_rtl_37                                                                                                                                                                          ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:write_counter|lpm_counter:count_rtl_37|cntr_uf8:auto_generated                                                                                                                                                  ;
;             |crc:crc_calc|                                                                        ; 91 (59)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|crc:crc_calc                                                                                                                                                                                                            ;
;                |lpm_counter:bit_count_rtl_36|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|crc:crc_calc|lpm_counter:bit_count_rtl_36                                                                                                                                                                               ;
;                   |cntr_1g8:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|crc:crc_calc|lpm_counter:bit_count_rtl_36|cntr_1g8:auto_generated                                                                                                                                                       ;
;             |fifo:packet_buffer|                                                                  ; 140 (122)   ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 53 (35)          ; 82 (64)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer                                                                                                                                                                                                      ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                              ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                               ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                             ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_0f8:auto_generated                                                                                                                                                     ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                            ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_0f8:auto_generated                                                                                                                                                    ;
;             |fifo:packet_store|                                                                   ; 112 (58)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_40|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|lpm_counter:num_items_rtl_40                                                                                                                                                                          ;
;                   |cntr_519:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|lpm_counter:num_items_rtl_40|cntr_519:auto_generated                                                                                                                                                  ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|lpm_counter:read_pointer|cntr_9g8:auto_generated                                                                                                                                                      ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|lpm_counter:write_pointer|cntr_9g8:auto_generated                                                                                                                                                     ;
;             |lpm_counter:packets_rtl_38|                                                          ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lpm_counter:packets_rtl_38                                                                                                                                                                                              ;
;                |cntr_cc8:auto_generated|                                                          ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lpm_counter:packets_rtl_38|cntr_cc8:auto_generated                                                                                                                                                                      ;
;             |lvds_rx:lvds_receiver|                                                               ; 101 (14)    ; 86           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 31 (3)            ; 55 (6)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver                                                                                                                                                                                                   ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                            ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                   ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                               ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                               ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|reg:data_reg                                                                                                                                                                                                            ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|reg:data_size                                                                                                                                                                                                           ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|reg:hdr0_reg                                                                                                                                                                                                            ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|reg:hdr1_reg                                                                                                                                                                                                            ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|reg:hdr2_reg                                                                                                                                                                                                            ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|reg:hdr_reg                                                                                                                                                                                                             ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|shift_reg:crc_data_reg                                                                                                                                                                                                  ;
;          |reply_queue_receive:rx_bc2|                                                             ; 755 (135)   ; 439          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 316 (114)    ; 49 (0)            ; 390 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2                                                                                                                                                                                                                         ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:crc_bit_counter                                                                                                                                                                                                 ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:read_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_34|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:read_counter|lpm_counter:count_rtl_34                                                                                                                                                                           ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:read_counter|lpm_counter:count_rtl_34|cntr_uf8:auto_generated                                                                                                                                                   ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:write_counter                                                                                                                                                                                                   ;
;                |lpm_counter:count_rtl_32|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:write_counter|lpm_counter:count_rtl_32                                                                                                                                                                          ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:write_counter|lpm_counter:count_rtl_32|cntr_uf8:auto_generated                                                                                                                                                  ;
;             |crc:crc_calc|                                                                        ; 91 (59)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|crc:crc_calc                                                                                                                                                                                                            ;
;                |lpm_counter:bit_count_rtl_31|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|crc:crc_calc|lpm_counter:bit_count_rtl_31                                                                                                                                                                               ;
;                   |cntr_1g8:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|crc:crc_calc|lpm_counter:bit_count_rtl_31|cntr_1g8:auto_generated                                                                                                                                                       ;
;             |fifo:packet_buffer|                                                                  ; 140 (122)   ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 53 (35)          ; 82 (64)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer                                                                                                                                                                                                      ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                              ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                               ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                             ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_0f8:auto_generated                                                                                                                                                     ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                            ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_0f8:auto_generated                                                                                                                                                    ;
;             |fifo:packet_store|                                                                   ; 116 (62)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_35|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|lpm_counter:num_items_rtl_35                                                                                                                                                                          ;
;                   |cntr_519:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|lpm_counter:num_items_rtl_35|cntr_519:auto_generated                                                                                                                                                  ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|lpm_counter:read_pointer|cntr_9g8:auto_generated                                                                                                                                                      ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|lpm_counter:write_pointer|cntr_9g8:auto_generated                                                                                                                                                     ;
;             |lpm_counter:packets_rtl_33|                                                          ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lpm_counter:packets_rtl_33                                                                                                                                                                                              ;
;                |cntr_cc8:auto_generated|                                                          ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lpm_counter:packets_rtl_33|cntr_cc8:auto_generated                                                                                                                                                                      ;
;             |lvds_rx:lvds_receiver|                                                               ; 101 (14)    ; 86           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 31 (3)            ; 55 (6)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver                                                                                                                                                                                                   ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                            ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                   ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                               ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                               ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|reg:data_reg                                                                                                                                                                                                            ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|reg:data_size                                                                                                                                                                                                           ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|reg:hdr0_reg                                                                                                                                                                                                            ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|reg:hdr1_reg                                                                                                                                                                                                            ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|reg:hdr2_reg                                                                                                                                                                                                            ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|reg:hdr_reg                                                                                                                                                                                                             ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|shift_reg:crc_data_reg                                                                                                                                                                                                  ;
;          |reply_queue_receive:rx_bc3|                                                             ; 755 (135)   ; 439          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 316 (114)    ; 49 (0)            ; 390 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3                                                                                                                                                                                                                         ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:crc_bit_counter                                                                                                                                                                                                 ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:read_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_29|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:read_counter|lpm_counter:count_rtl_29                                                                                                                                                                           ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:read_counter|lpm_counter:count_rtl_29|cntr_uf8:auto_generated                                                                                                                                                   ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:write_counter                                                                                                                                                                                                   ;
;                |lpm_counter:count_rtl_27|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:write_counter|lpm_counter:count_rtl_27                                                                                                                                                                          ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:write_counter|lpm_counter:count_rtl_27|cntr_uf8:auto_generated                                                                                                                                                  ;
;             |crc:crc_calc|                                                                        ; 91 (59)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|crc:crc_calc                                                                                                                                                                                                            ;
;                |lpm_counter:bit_count_rtl_26|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|crc:crc_calc|lpm_counter:bit_count_rtl_26                                                                                                                                                                               ;
;                   |cntr_1g8:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|crc:crc_calc|lpm_counter:bit_count_rtl_26|cntr_1g8:auto_generated                                                                                                                                                       ;
;             |fifo:packet_buffer|                                                                  ; 140 (122)   ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 53 (35)          ; 82 (64)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer                                                                                                                                                                                                      ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                              ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                               ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                             ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_0f8:auto_generated                                                                                                                                                     ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                            ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_0f8:auto_generated                                                                                                                                                    ;
;             |fifo:packet_store|                                                                   ; 116 (62)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_30|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|lpm_counter:num_items_rtl_30                                                                                                                                                                          ;
;                   |cntr_519:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|lpm_counter:num_items_rtl_30|cntr_519:auto_generated                                                                                                                                                  ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|lpm_counter:read_pointer|cntr_9g8:auto_generated                                                                                                                                                      ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|lpm_counter:write_pointer|cntr_9g8:auto_generated                                                                                                                                                     ;
;             |lpm_counter:packets_rtl_28|                                                          ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lpm_counter:packets_rtl_28                                                                                                                                                                                              ;
;                |cntr_cc8:auto_generated|                                                          ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lpm_counter:packets_rtl_28|cntr_cc8:auto_generated                                                                                                                                                                      ;
;             |lvds_rx:lvds_receiver|                                                               ; 101 (14)    ; 86           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 31 (3)            ; 55 (6)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver                                                                                                                                                                                                   ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                            ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                   ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                               ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                               ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|reg:data_reg                                                                                                                                                                                                            ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|reg:data_size                                                                                                                                                                                                           ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|reg:hdr0_reg                                                                                                                                                                                                            ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|reg:hdr1_reg                                                                                                                                                                                                            ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|reg:hdr2_reg                                                                                                                                                                                                            ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|reg:hdr_reg                                                                                                                                                                                                             ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|shift_reg:crc_data_reg                                                                                                                                                                                                  ;
;          |reply_queue_receive:rx_cc|                                                              ; 754 (138)   ; 439          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 315 (117)    ; 48 (0)            ; 391 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc                                                                                                                                                                                                                          ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:crc_bit_counter                                                                                                                                                                                                  ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:read_counter                                                                                                                                                                                                     ;
;                |lpm_counter:count_rtl_4|                                                          ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:read_counter|lpm_counter:count_rtl_4                                                                                                                                                                             ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:read_counter|lpm_counter:count_rtl_4|cntr_uf8:auto_generated                                                                                                                                                     ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:write_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_2|                                                          ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:write_counter|lpm_counter:count_rtl_2                                                                                                                                                                            ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:write_counter|lpm_counter:count_rtl_2|cntr_uf8:auto_generated                                                                                                                                                    ;
;             |crc:crc_calc|                                                                        ; 91 (59)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc                                                                                                                                                                                                             ;
;                |lpm_counter:bit_count_rtl_1|                                                      ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc|lpm_counter:bit_count_rtl_1                                                                                                                                                                                 ;
;                   |cntr_1g8:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc|lpm_counter:bit_count_rtl_1|cntr_1g8:auto_generated                                                                                                                                                         ;
;             |fifo:packet_buffer|                                                                  ; 140 (122)   ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 53 (35)          ; 82 (64)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                                ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_0f8:auto_generated                                                                                                                                                      ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_0f8:auto_generated                                                                                                                                                     ;
;             |fifo:packet_store|                                                                   ; 112 (58)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store                                                                                                                                                                                                        ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                                ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                 ;
;                |lpm_counter:num_items_rtl_5|                                                      ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|lpm_counter:num_items_rtl_5                                                                                                                                                                            ;
;                   |cntr_519:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|lpm_counter:num_items_rtl_5|cntr_519:auto_generated                                                                                                                                                    ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                               ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|lpm_counter:read_pointer|cntr_9g8:auto_generated                                                                                                                                                       ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                              ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|lpm_counter:write_pointer|cntr_9g8:auto_generated                                                                                                                                                      ;
;             |lpm_counter:packets_rtl_3|                                                           ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lpm_counter:packets_rtl_3                                                                                                                                                                                                ;
;                |cntr_cc8:auto_generated|                                                          ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lpm_counter:packets_rtl_3|cntr_cc8:auto_generated                                                                                                                                                                        ;
;             |lvds_rx:lvds_receiver|                                                               ; 101 (14)    ; 86           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 30 (2)            ; 56 (7)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver                                                                                                                                                                                                    ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                             ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                    ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                                ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                                ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|reg:data_reg                                                                                                                                                                                                             ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|reg:data_size                                                                                                                                                                                                            ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|reg:hdr0_reg                                                                                                                                                                                                             ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|reg:hdr1_reg                                                                                                                                                                                                             ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|reg:hdr2_reg                                                                                                                                                                                                             ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|reg:hdr_reg                                                                                                                                                                                                              ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|shift_reg:crc_data_reg                                                                                                                                                                                                   ;
;          |reply_queue_receive:rx_rc1|                                                             ; 752 (136)   ; 439          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 313 (115)    ; 49 (0)            ; 390 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1                                                                                                                                                                                                                         ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:crc_bit_counter                                                                                                                                                                                                 ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:read_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_24|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:read_counter|lpm_counter:count_rtl_24                                                                                                                                                                           ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:read_counter|lpm_counter:count_rtl_24|cntr_uf8:auto_generated                                                                                                                                                   ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:write_counter                                                                                                                                                                                                   ;
;                |lpm_counter:count_rtl_22|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:write_counter|lpm_counter:count_rtl_22                                                                                                                                                                          ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:write_counter|lpm_counter:count_rtl_22|cntr_uf8:auto_generated                                                                                                                                                  ;
;             |crc:crc_calc|                                                                        ; 91 (59)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|crc:crc_calc                                                                                                                                                                                                            ;
;                |lpm_counter:bit_count_rtl_21|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|crc:crc_calc|lpm_counter:bit_count_rtl_21                                                                                                                                                                               ;
;                   |cntr_1g8:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|crc:crc_calc|lpm_counter:bit_count_rtl_21|cntr_1g8:auto_generated                                                                                                                                                       ;
;             |fifo:packet_buffer|                                                                  ; 140 (122)   ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 53 (35)          ; 82 (64)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer                                                                                                                                                                                                      ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                              ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                               ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                             ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_0f8:auto_generated                                                                                                                                                     ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                            ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_0f8:auto_generated                                                                                                                                                    ;
;             |fifo:packet_store|                                                                   ; 112 (58)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_25|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|lpm_counter:num_items_rtl_25                                                                                                                                                                          ;
;                   |cntr_519:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|lpm_counter:num_items_rtl_25|cntr_519:auto_generated                                                                                                                                                  ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|lpm_counter:read_pointer|cntr_9g8:auto_generated                                                                                                                                                      ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|lpm_counter:write_pointer|cntr_9g8:auto_generated                                                                                                                                                     ;
;             |lpm_counter:packets_rtl_23|                                                          ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lpm_counter:packets_rtl_23                                                                                                                                                                                              ;
;                |cntr_cc8:auto_generated|                                                          ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lpm_counter:packets_rtl_23|cntr_cc8:auto_generated                                                                                                                                                                      ;
;             |lvds_rx:lvds_receiver|                                                               ; 101 (14)    ; 86           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 31 (3)            ; 55 (6)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver                                                                                                                                                                                                   ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                            ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                   ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                               ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                               ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|reg:data_reg                                                                                                                                                                                                            ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|reg:data_size                                                                                                                                                                                                           ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|reg:hdr0_reg                                                                                                                                                                                                            ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|reg:hdr1_reg                                                                                                                                                                                                            ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|reg:hdr2_reg                                                                                                                                                                                                            ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|reg:hdr_reg                                                                                                                                                                                                             ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|shift_reg:crc_data_reg                                                                                                                                                                                                  ;
;          |reply_queue_receive:rx_rc2|                                                             ; 752 (136)   ; 439          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 313 (115)    ; 49 (0)            ; 390 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2                                                                                                                                                                                                                         ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:crc_bit_counter                                                                                                                                                                                                 ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:read_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_19|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:read_counter|lpm_counter:count_rtl_19                                                                                                                                                                           ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:read_counter|lpm_counter:count_rtl_19|cntr_uf8:auto_generated                                                                                                                                                   ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:write_counter                                                                                                                                                                                                   ;
;                |lpm_counter:count_rtl_17|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:write_counter|lpm_counter:count_rtl_17                                                                                                                                                                          ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:write_counter|lpm_counter:count_rtl_17|cntr_uf8:auto_generated                                                                                                                                                  ;
;             |crc:crc_calc|                                                                        ; 91 (59)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|crc:crc_calc                                                                                                                                                                                                            ;
;                |lpm_counter:bit_count_rtl_16|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|crc:crc_calc|lpm_counter:bit_count_rtl_16                                                                                                                                                                               ;
;                   |cntr_1g8:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|crc:crc_calc|lpm_counter:bit_count_rtl_16|cntr_1g8:auto_generated                                                                                                                                                       ;
;             |fifo:packet_buffer|                                                                  ; 140 (122)   ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 53 (35)          ; 82 (64)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer                                                                                                                                                                                                      ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                              ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                               ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                             ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_0f8:auto_generated                                                                                                                                                     ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                            ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_0f8:auto_generated                                                                                                                                                    ;
;             |fifo:packet_store|                                                                   ; 112 (58)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_20|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|lpm_counter:num_items_rtl_20                                                                                                                                                                          ;
;                   |cntr_519:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|lpm_counter:num_items_rtl_20|cntr_519:auto_generated                                                                                                                                                  ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|lpm_counter:read_pointer|cntr_9g8:auto_generated                                                                                                                                                      ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|lpm_counter:write_pointer|cntr_9g8:auto_generated                                                                                                                                                     ;
;             |lpm_counter:packets_rtl_18|                                                          ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lpm_counter:packets_rtl_18                                                                                                                                                                                              ;
;                |cntr_cc8:auto_generated|                                                          ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lpm_counter:packets_rtl_18|cntr_cc8:auto_generated                                                                                                                                                                      ;
;             |lvds_rx:lvds_receiver|                                                               ; 101 (14)    ; 86           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 31 (3)            ; 55 (6)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver                                                                                                                                                                                                   ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                            ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                   ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                               ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                               ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|reg:data_reg                                                                                                                                                                                                            ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|reg:data_size                                                                                                                                                                                                           ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|reg:hdr0_reg                                                                                                                                                                                                            ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|reg:hdr1_reg                                                                                                                                                                                                            ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|reg:hdr2_reg                                                                                                                                                                                                            ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|reg:hdr_reg                                                                                                                                                                                                             ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|shift_reg:crc_data_reg                                                                                                                                                                                                  ;
;          |reply_queue_receive:rx_rc3|                                                             ; 755 (135)   ; 439          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 316 (114)    ; 49 (0)            ; 390 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3                                                                                                                                                                                                                         ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:crc_bit_counter                                                                                                                                                                                                 ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:read_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_14|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:read_counter|lpm_counter:count_rtl_14                                                                                                                                                                           ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:read_counter|lpm_counter:count_rtl_14|cntr_uf8:auto_generated                                                                                                                                                   ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:write_counter                                                                                                                                                                                                   ;
;                |lpm_counter:count_rtl_12|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:write_counter|lpm_counter:count_rtl_12                                                                                                                                                                          ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:write_counter|lpm_counter:count_rtl_12|cntr_uf8:auto_generated                                                                                                                                                  ;
;             |crc:crc_calc|                                                                        ; 91 (59)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|crc:crc_calc                                                                                                                                                                                                            ;
;                |lpm_counter:bit_count_rtl_11|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|crc:crc_calc|lpm_counter:bit_count_rtl_11                                                                                                                                                                               ;
;                   |cntr_1g8:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|crc:crc_calc|lpm_counter:bit_count_rtl_11|cntr_1g8:auto_generated                                                                                                                                                       ;
;             |fifo:packet_buffer|                                                                  ; 140 (122)   ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 53 (35)          ; 82 (64)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer                                                                                                                                                                                                      ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                              ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                               ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                             ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_0f8:auto_generated                                                                                                                                                     ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                            ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_0f8:auto_generated                                                                                                                                                    ;
;             |fifo:packet_store|                                                                   ; 116 (62)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_15|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|lpm_counter:num_items_rtl_15                                                                                                                                                                          ;
;                   |cntr_519:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|lpm_counter:num_items_rtl_15|cntr_519:auto_generated                                                                                                                                                  ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|lpm_counter:read_pointer|cntr_9g8:auto_generated                                                                                                                                                      ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|lpm_counter:write_pointer|cntr_9g8:auto_generated                                                                                                                                                     ;
;             |lpm_counter:packets_rtl_13|                                                          ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lpm_counter:packets_rtl_13                                                                                                                                                                                              ;
;                |cntr_cc8:auto_generated|                                                          ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lpm_counter:packets_rtl_13|cntr_cc8:auto_generated                                                                                                                                                                      ;
;             |lvds_rx:lvds_receiver|                                                               ; 101 (14)    ; 86           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 31 (3)            ; 55 (6)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver                                                                                                                                                                                                   ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                            ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                   ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                               ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                               ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|reg:data_reg                                                                                                                                                                                                            ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|reg:data_size                                                                                                                                                                                                           ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|reg:hdr0_reg                                                                                                                                                                                                            ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|reg:hdr1_reg                                                                                                                                                                                                            ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|reg:hdr2_reg                                                                                                                                                                                                            ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|reg:hdr_reg                                                                                                                                                                                                             ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|shift_reg:crc_data_reg                                                                                                                                                                                                  ;
;          |reply_queue_receive:rx_rc4|                                                             ; 755 (135)   ; 439          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 316 (114)    ; 49 (0)            ; 390 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4                                                                                                                                                                                                                         ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:crc_bit_counter                                                                                                                                                                                                 ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:read_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_9|                                                          ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:read_counter|lpm_counter:count_rtl_9                                                                                                                                                                            ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:read_counter|lpm_counter:count_rtl_9|cntr_uf8:auto_generated                                                                                                                                                    ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:write_counter                                                                                                                                                                                                   ;
;                |lpm_counter:count_rtl_7|                                                          ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:write_counter|lpm_counter:count_rtl_7                                                                                                                                                                           ;
;                   |cntr_uf8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:write_counter|lpm_counter:count_rtl_7|cntr_uf8:auto_generated                                                                                                                                                   ;
;             |crc:crc_calc|                                                                        ; 91 (59)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|crc:crc_calc                                                                                                                                                                                                            ;
;                |lpm_counter:bit_count_rtl_6|                                                      ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|crc:crc_calc|lpm_counter:bit_count_rtl_6                                                                                                                                                                                ;
;                   |cntr_1g8:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|crc:crc_calc|lpm_counter:bit_count_rtl_6|cntr_1g8:auto_generated                                                                                                                                                        ;
;             |fifo:packet_buffer|                                                                  ; 140 (122)   ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 53 (35)          ; 82 (64)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer                                                                                                                                                                                                      ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                              ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                               ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                             ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_0f8:auto_generated                                                                                                                                                     ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                            ;
;                   |cntr_0f8:auto_generated|                                                       ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_0f8:auto_generated                                                                                                                                                    ;
;             |fifo:packet_store|                                                                   ; 116 (62)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_10|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|lpm_counter:num_items_rtl_10                                                                                                                                                                          ;
;                   |cntr_519:auto_generated|                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|lpm_counter:num_items_rtl_10|cntr_519:auto_generated                                                                                                                                                  ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|lpm_counter:read_pointer|cntr_9g8:auto_generated                                                                                                                                                      ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |cntr_9g8:auto_generated|                                                       ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|lpm_counter:write_pointer|cntr_9g8:auto_generated                                                                                                                                                     ;
;             |lpm_counter:packets_rtl_8|                                                           ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lpm_counter:packets_rtl_8                                                                                                                                                                                               ;
;                |cntr_cc8:auto_generated|                                                          ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lpm_counter:packets_rtl_8|cntr_cc8:auto_generated                                                                                                                                                                       ;
;             |lvds_rx:lvds_receiver|                                                               ; 101 (14)    ; 86           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 31 (3)            ; 55 (6)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver                                                                                                                                                                                                   ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                            ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                   ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                               ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                               ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|reg:data_reg                                                                                                                                                                                                            ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|reg:data_size                                                                                                                                                                                                           ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|reg:hdr0_reg                                                                                                                                                                                                            ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|reg:hdr1_reg                                                                                                                                                                                                            ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|reg:hdr2_reg                                                                                                                                                                                                            ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|reg:hdr_reg                                                                                                                                                                                                             ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|shift_reg:crc_data_reg                                                                                                                                                                                                  ;
;          |reply_queue_retire:rqr|                                                                 ; 80 (10)     ; 78           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 27 (3)            ; 51 (5)           ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr                                                                                                                                                                                                                             ;
;             |reg:header_a_reg|                                                                    ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr|reg:header_a_reg                                                                                                                                                                                                            ;
;             |reg:header_b_reg|                                                                    ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 24 (24)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr|reg:header_b_reg                                                                                                                                                                                                            ;
;             |reg:header_c_reg|                                                                    ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr|reg:header_c_reg                                                                                                                                                                                                            ;
;             |reg:header_d_reg|                                                                    ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr|reg:header_d_reg                                                                                                                                                                                                            ;
;          |reply_queue_sequencer:rq_seq|                                                           ; 785 (695)   ; 87           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 698 (680)    ; 1 (0)             ; 86 (15)          ; 212 (144)       ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq                                                                                                                                                                                                                       ;
;             |counter:calc_counter|                                                                ; 7 (7)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|counter:calc_counter                                                                                                                                                                                                  ;
;             |reply_queue_accumulator:accum_32bit|                                                 ; 41 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_accumulator:accum_32bit                                                                                                                                                                                   ;
;                |altaccumulate:altaccumulate_component|                                            ; 41 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_accumulator:accum_32bit|altaccumulate:altaccumulate_component                                                                                                                                             ;
;                   |accum_1qf:accum_cell|                                                          ; 41 (41)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_accumulator:accum_32bit|altaccumulate:altaccumulate_component|accum_1qf:accum_cell                                                                                                                        ;
;             |us_timer:timeout_timer|                                                              ; 42 (12)     ; 36           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 35 (5)           ; 36 (6)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer                                                                                                                                                                                                ;
;                |lpm_counter:us_count_rtl_46|                                                      ; 30 (0)      ; 30           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; 30 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|lpm_counter:us_count_rtl_46                                                                                                                                                                    ;
;                   |cntr_t18:auto_generated|                                                       ; 30 (30)     ; 30           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; 30 (30)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|lpm_counter:us_count_rtl_46|cntr_t18:auto_generated                                                                                                                                            ;
;       |reply_translator:i_reply_translator|                                                       ; 800 (755)   ; 365          ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 435 (428)    ; 9 (9)             ; 356 (318)        ; 138 (100)       ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator                                                                                                                                                                                                                                          ;
;          |counter:i_counter|                                                                      ; 13 (13)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator|counter:i_counter                                                                                                                                                                                                                        ;
;          |lpm_counter:fibre_word_count_rtl_50|                                                    ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator|lpm_counter:fibre_word_count_rtl_50                                                                                                                                                                                                      ;
;             |cntr_1g8:auto_generated|                                                             ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator|lpm_counter:fibre_word_count_rtl_50|cntr_1g8:auto_generated                                                                                                                                                                              ;
;          |reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|                      ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram                                                                                                                                                                        ;
;             |altsyncram:altsyncram_component|                                                     ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component                                                                                                                                        ;
;                |altsyncram_3lu:auto_generated|                                                    ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_3lu:auto_generated                                                                                                          ;
;    |leds:led0|                                                                                    ; 14 (14)     ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 4 (4)             ; 3 (3)            ; 0 (0)           ; |clk_card|leds:led0                                                                                                                                                                                                                                                                                             ;
;    |ret_dat_wbs:ret_dat_param|                                                                    ; 111 (15)    ; 99           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 99 (3)           ; 0 (0)           ; |clk_card|ret_dat_wbs:ret_dat_param                                                                                                                                                                                                                                                                             ;
;       |reg:data_rate_reg|                                                                         ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|ret_dat_wbs:ret_dat_param|reg:data_rate_reg                                                                                                                                                                                                                                                           ;
;       |reg:start_reg|                                                                             ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|ret_dat_wbs:ret_dat_param|reg:start_reg                                                                                                                                                                                                                                                               ;
;       |reg:stop_reg|                                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|ret_dat_wbs:ret_dat_param|reg:stop_reg                                                                                                                                                                                                                                                                ;
;    |sld_hub:sld_hub_inst|                                                                         ; 106 (31)    ; 75           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (21)      ; 21 (2)            ; 54 (8)           ; 5 (0)           ; |clk_card|sld_hub:sld_hub_inst                                                                                                                                                                                                                                                                                  ;
;       |lpm_decode:instruction_decoder|                                                            ; 5 (0)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                                                                                                                   ;
;          |decode_bje:auto_generated|                                                              ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_bje:auto_generated                                                                                                                                                                                                                         ;
;       |lpm_shiftreg:jtag_ir_register|                                                             ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                                                                                                                    ;
;       |sld_dffex:BROADCAST|                                                                       ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                                                                                                              ;
;       |sld_dffex:IRF_ENA_0|                                                                       ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                                                                                                              ;
;       |sld_dffex:IRF_ENA|                                                                         ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                                                                                                                ;
;       |sld_dffex:IRSR|                                                                            ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                                                                                                                   ;
;       |sld_dffex:RESET|                                                                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                                                                                                                  ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                                                  ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                                                                                                                                         ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                                                         ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                                                                                                                                ;
;       |sld_jtag_state_machine:jtag_state_machine|                                                 ; 20 (20)     ; 19           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                                                                                        ;
;       |sld_rom_sr:HUB_INFO_REG|                                                                   ; 18 (18)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 4 (4)             ; 5 (5)            ; 5 (5)           ; |clk_card|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                                                                                          ;
;    |sld_signaltap:auto_signaltap_0|                                                               ; 967 (185)   ; 904          ; 1572864     ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 63 (2)       ; 481 (93)          ; 423 (90)         ; 65 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                        ;
;       |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0            ; 1572864     ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                        ;
;          |altsyncram_cq82:auto_generated|                                                         ; 0 (0)       ; 0            ; 1572864     ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated                                                                                                                                                                                         ;
;       |sld_acquisition_buffer:sld_acquisition_buffer_inst|                                        ; 32 (3)      ; 29           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (2)        ; 14 (0)            ; 15 (1)           ; 15 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst                                                                                                                                                                                                                     ;
;          |lpm_counter:\write_address_non_zero_gen:write_pointer_counter|                          ; 15 (0)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 14 (0)           ; 15 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:\write_address_non_zero_gen:write_pointer_counter                                                                                                                                                       ;
;             |cntr_s0a:auto_generated|                                                             ; 15 (15)     ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 15 (15)         ; |clk_card|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:\write_address_non_zero_gen:write_pointer_counter|cntr_s0a:auto_generated                                                                                                                               ;
;          |lpm_ff:\gen_non_zero_sample_depth:trigger_address_register|                             ; 14 (14)     ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_ff:\gen_non_zero_sample_depth:trigger_address_register                                                                                                                                                          ;
;       |sld_ela_control:ela_control|                                                               ; 576 (4)     ; 535          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (4)       ; 369 (0)           ; 166 (0)          ; 28 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control                                                                                                                                                                                                                                            ;
;          |lpm_shiftreg:trigger_config_deserialize|                                                ; 23 (23)     ; 23           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 12 (12)          ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                    ;
;          |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 475 (0)     ; 475          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 358 (0)           ; 117 (0)          ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                     ;
;             |lpm_shiftreg:trigger_condition_deserialize|                                          ; 288 (288)   ; 288          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 267 (267)         ; 21 (21)          ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                          ;
;             |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 187 (0)     ; 187          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 91 (0)            ; 96 (0)           ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                      ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                                ;
;          |sld_ela_level_seq_mgr:ela_level_seq_mgr|                                                ; 37 (37)     ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr                                                                                                                                                                                                    ;
;          |sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|                            ; 14 (0)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1                                                                                                                                                                                ;
;             |lpm_counter:post_trigger_counter|                                                    ; 14 (0)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|lpm_counter:post_trigger_counter                                                                                                                                               ;
;                |cntr_sp8:auto_generated|                                                          ; 14 (14)     ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 14 (14)         ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|lpm_counter:post_trigger_counter|cntr_sp8:auto_generated                                                                                                                       ;
;          |sld_ela_seg_state_machine:sm2|                                                          ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_seg_state_machine:sm2                                                                                                                                                                                                              ;
;          |sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|                         ; 17 (1)      ; 15           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 15 (1)           ; 14 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr                                                                                                                                                                             ;
;             |lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|                         ; 2 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare                                                                                                                 ;
;                |comptree:comparator|                                                              ; 2 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator                                                                                             ;
;                   |cmpchain:cmp_end|                                                              ; 2 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end                                                                            ;
;                      |comptree:comp|                                                              ; 2 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp                                                              ;
;                         |comptree:sub_comptree|                                                   ; 2 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree                                        ;
;                            |comptree:sub_comptree|                                                ; 2 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|comptree:sub_comptree                  ;
;                               |cmpchain:cmp_end|                                                  ; 2 (2)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|comptree:sub_comptree|cmpchain:cmp_end ;
;             |lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|                         ; 14 (0)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter                                                                                                                 ;
;                |cntr_k39:auto_generated|                                                          ; 14 (14)     ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 14 (14)         ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|cntr_k39:auto_generated                                                                                         ;
;          |sld_ela_state_machine:sm1|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1                                                                                                                                                                                                                  ;
;       |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 156 (5)     ; 149          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (5)        ; 2 (0)             ; 147 (0)          ; 22 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                       ;
;          |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 8 (0)       ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 7 (0)            ; 8 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                             ;
;             |cntr_s08:auto_generated|                                                             ; 8 (8)       ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 8 (8)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s08:auto_generated                                                                                                     ;
;          |lpm_counter:read_pointer_counter|                                                       ; 14 (0)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                      ;
;             |cntr_iq7:auto_generated|                                                             ; 14 (14)     ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 14 (14)         ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_iq7:auto_generated                                                                                                                              ;
;          |lpm_shiftreg:info_data_shift_out|                                                       ; 29 (29)     ; 29           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                      ;
;          |lpm_shiftreg:ram_data_shift_out|                                                        ; 100 (100)   ; 99           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 97 (97)          ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                       ;
;       |sld_rom_sr:crc_rom_sr|                                                                     ; 18 (18)     ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 3 (3)             ; 5 (5)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                  ;
;    |sync_gen:sync_gen0|                                                                           ; 272 (0)     ; 168          ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 104 (0)      ; 14 (0)            ; 154 (0)          ; 112 (0)         ; |clk_card|sync_gen:sync_gen0                                                                                                                                                                                                                                                                                    ;
;       |sync_gen_core:sgc|                                                                         ; 158 (110)   ; 70           ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 88 (88)      ; 10 (10)           ; 60 (12)          ; 112 (64)        ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc                                                                                                                                                                                                                                                                  ;
;          |lpm_counter:clk_count_rtl_53|                                                           ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_counter:clk_count_rtl_53                                                                                                                                                                                                                                     ;
;             |cntr_lr7:auto_generated|                                                             ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_counter:clk_count_rtl_53|cntr_lr7:auto_generated                                                                                                                                                                                                             ;
;          |lpm_counter:sync_count_rtl_59|                                                          ; 16 (0)      ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 16 (0)          ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_counter:sync_count_rtl_59                                                                                                                                                                                                                                    ;
;             |cntr_f18:auto_generated|                                                             ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 16 (16)         ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_counter:sync_count_rtl_59|cntr_f18:auto_generated                                                                                                                                                                                                            ;
;          |lpm_mult:mult_rtl_62|                                                                   ; 0 (0)       ; 0            ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_62                                                                                                                                                                                                                                             ;
;             |mult_hh01:auto_generated|                                                            ; 0 (0)       ; 0            ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_62|mult_hh01:auto_generated                                                                                                                                                                                                                    ;
;       |sync_gen_wbs:wbi|                                                                          ; 114 (82)    ; 98           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 4 (4)             ; 94 (62)          ; 0 (0)           ; |clk_card|sync_gen:sync_gen0|sync_gen_wbs:wbi                                                                                                                                                                                                                                                                   ;
;          |reg:dv_en_reg|                                                                          ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|sync_gen:sync_gen0|sync_gen_wbs:wbi|reg:dv_en_reg                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                 ;
+------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; lvds_reply_ac_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dv_pulse_fibre   ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dv_pulse_bnc     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx1         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx2         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx3         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; eeprom_si        ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw3          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw4          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rs232_rx         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_a ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_a ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_a ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_ac_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rdy     ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[7] ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[6] ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[5] ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[4] ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[3] ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[2] ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[1] ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[0] ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_a ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_a ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_a ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_a ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rst_n            ; Input    ; ON            ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk14          ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[3]       ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[2]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[1]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[0]       ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_status  ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rvs     ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_sc_nd   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_clkr    ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_cmd         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_sync        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_spare       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_clk         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx1          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena1       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx2          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena2       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx3          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena3       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_so        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_sck       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_cs        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; red_led          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ylw_led          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; grn_led          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; wdog             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictorclk_o      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictorclk_e      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; rs232_tx         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_refclk  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_a_nb    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_bisten  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_rf      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_clkw    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[7] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[6] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[5] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[4] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[3] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[2] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[1] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[0] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_ena     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_sc_nd   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
+------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; lvds_reply_ac_b                                                                                                                                                                                      ;                   ;         ;
; lvds_reply_bc1_b                                                                                                                                                                                     ;                   ;         ;
; lvds_reply_bc2_b                                                                                                                                                                                     ;                   ;         ;
; lvds_reply_bc3_b                                                                                                                                                                                     ;                   ;         ;
; lvds_reply_rc1_b                                                                                                                                                                                     ;                   ;         ;
; lvds_reply_rc2_b                                                                                                                                                                                     ;                   ;         ;
; lvds_reply_rc3_b                                                                                                                                                                                     ;                   ;         ;
; lvds_reply_rc4_b                                                                                                                                                                                     ;                   ;         ;
; dv_pulse_fibre                                                                                                                                                                                       ;                   ;         ;
; dv_pulse_bnc                                                                                                                                                                                         ;                   ;         ;
; ttl_nrx1                                                                                                                                                                                             ;                   ;         ;
; ttl_nrx2                                                                                                                                                                                             ;                   ;         ;
; ttl_nrx3                                                                                                                                                                                             ;                   ;         ;
; eeprom_si                                                                                                                                                                                            ;                   ;         ;
; dip_sw3                                                                                                                                                                                              ;                   ;         ;
; dip_sw4                                                                                                                                                                                              ;                   ;         ;
; rs232_rx                                                                                                                                                                                             ;                   ;         ;
; lvds_reply_bc3_a                                                                                                                                                                                     ;                   ;         ;
;      - mictor_o[13]                                                                                                                                                                                  ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|lvds_temp                                                                                 ; 1                 ; ON      ;
; lvds_reply_bc2_a                                                                                                                                                                                     ;                   ;         ;
;      - mictor_o[12]                                                                                                                                                                                  ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|lvds_temp                                                                                 ; 1                 ; ON      ;
; lvds_reply_bc1_a                                                                                                                                                                                     ;                   ;         ;
;      - mictor_o[11]                                                                                                                                                                                  ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|lvds_temp                                                                                 ; 0                 ; ON      ;
; lvds_reply_ac_a                                                                                                                                                                                      ;                   ;         ;
;      - mictor_o[10]                                                                                                                                                                                  ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|lvds_temp                                                                                  ; 0                 ; ON      ;
; fibre_rx_rdy                                                                                                                                                                                         ;                   ;         ;
;      - mictor_o[9]                                                                                                                                                                                   ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1|rx_fw_o~40                                                                                                                   ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[11]                                                                                                                                         ; 1                 ; ON      ;
; fibre_rx_data[7]                                                                                                                                                                                     ;                   ;         ;
;      - mictor_o[8]                                                                                                                                                                                   ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a7 ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[0]                                                                                                                                                           ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[10]                                                                                                                                         ; 1                 ; ON      ;
; fibre_rx_data[6]                                                                                                                                                                                     ;                   ;         ;
;      - mictor_o[7]                                                                                                                                                                                   ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a6 ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~74                                                                                                                                                             ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[9]                                                                                                                                          ; 1                 ; ON      ;
; fibre_rx_data[5]                                                                                                                                                                                     ;                   ;         ;
;      - mictor_o[6]                                                                                                                                                                                   ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~74                                                                                                                                                             ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[8]                                                                                                                                          ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a7 ; 1                 ; ON      ;
; fibre_rx_data[4]                                                                                                                                                                                     ;                   ;         ;
;      - mictor_o[5]                                                                                                                                                                                   ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a4 ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~74                                                                                                                                                             ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[7]                                                                                                                                          ; 1                 ; ON      ;
; fibre_rx_data[3]                                                                                                                                                                                     ;                   ;         ;
;      - mictor_o[4]                                                                                                                                                                                   ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a3 ; 0                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~74                                                                                                                                                             ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]                                                                                                                                          ; 0                 ; ON      ;
; fibre_rx_data[2]                                                                                                                                                                                     ;                   ;         ;
;      - mictor_o[3]                                                                                                                                                                                   ; 0                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~75                                                                                                                                                             ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[5]                                                                                                                                          ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a3 ; 0                 ; ON      ;
; fibre_rx_data[1]                                                                                                                                                                                     ;                   ;         ;
;      - mictor_o[2]                                                                                                                                                                                   ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~75                                                                                                                                                             ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[4]                                                                                                                                          ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a4 ; 1                 ; ON      ;
; fibre_rx_data[0]                                                                                                                                                                                     ;                   ;         ;
;      - mictor_o[1]                                                                                                                                                                                   ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~75                                                                                                                                                             ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]                                                                                                                                          ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a6 ; 1                 ; ON      ;
; lvds_reply_rc4_a                                                                                                                                                                                     ;                   ;         ;
;      - mictor_e[13]                                                                                                                                                                                  ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|lvds_temp                                                                                 ; 0                 ; ON      ;
; lvds_reply_rc3_a                                                                                                                                                                                     ;                   ;         ;
;      - mictor_e[12]                                                                                                                                                                                  ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|lvds_temp                                                                                 ; 0                 ; ON      ;
; lvds_reply_rc2_a                                                                                                                                                                                     ;                   ;         ;
;      - mictor_e[11]                                                                                                                                                                                  ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|lvds_temp                                                                                 ; 0                 ; ON      ;
; lvds_reply_rc1_a                                                                                                                                                                                     ;                   ;         ;
;      - mictor_e[10]                                                                                                                                                                                  ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|lvds_temp                                                                                 ; 0                 ; ON      ;
; rst_n                                                                                                                                                                                                ;                   ;         ;
;      - cc_reset:cc_reset0|reset_o                                                                                                                                                                    ; 1                 ; OFF     ;
;      - rst                                                                                                                                                                                           ; 0                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[4]                                                                                                                                                           ; 1                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[5]                                                                                                                                                           ; 1                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[6]                                                                                                                                                           ; 1                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[7]                                                                                                                                                           ; 1                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[8]                                                                                                                                                           ; 1                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[9]                                                                                                                                                           ; 1                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[2]                                                                                                                                                           ; 1                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[1]                                                                                                                                                           ; 1                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[0]                                                                                                                                                           ; 1                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[10]                                                                                                                                                          ; 1                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[3]                                                                                                                                                           ; 1                 ; OFF     ;
; inclk14                                                                                                                                                                                              ;                   ;         ;
; slot_id[3]                                                                                                                                                                                           ;                   ;         ;
;      - dispatch:cmd0|card[0]~125                                                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|card[4]~133                                                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|card[2]~129                                                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|card[3]~131                                                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|card[1]~127                                                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~636                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~638                                                                                                                                     ; 1                 ; ON      ;
; slot_id[2]                                                                                                                                                                                           ;                   ;         ;
;      - dispatch:cmd0|card[0]~125                                                                                                                                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|card[4]~133                                                                                                                                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|card[2]~129                                                                                                                                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|card[3]~131                                                                                                                                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|card[1]~127                                                                                                                                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~636                                                                                                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~638                                                                                                                                     ; 0                 ; ON      ;
; slot_id[1]                                                                                                                                                                                           ;                   ;         ;
;      - dispatch:cmd0|card[0]~125                                                                                                                                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|card[4]~133                                                                                                                                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|card[2]~129                                                                                                                                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|card[3]~131                                                                                                                                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|card[1]~127                                                                                                                                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~636                                                                                                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~638                                                                                                                                     ; 0                 ; ON      ;
; slot_id[0]                                                                                                                                                                                           ;                   ;         ;
;      - dispatch:cmd0|card[0]~125                                                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|card[4]~133                                                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|card[2]~129                                                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|card[3]~131                                                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|card[1]~127                                                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~636                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~638                                                                                                                                     ; 1                 ; ON      ;
; fibre_rx_status                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1|rx_fw_o~40                                                                                                                   ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[15]                                                                                                                                         ; 1                 ; ON      ;
; fibre_rx_rvs                                                                                                                                                                                         ;                   ;         ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1|rx_fw_o~40                                                                                                                   ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[13]                                                                                                                                         ; 0                 ; ON      ;
; fibre_rx_sc_nd                                                                                                                                                                                       ;                   ;         ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1|rx_fw_o                                                                                                                      ; 0                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~75                                                                                                                                                             ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[14]                                                                                                                                         ; 0                 ; ON      ;
; fibre_rx_clkr                                                                                                                                                                                        ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                                                                                                                                            ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                    ; ELA_X0_Y28_N0 ; 547     ; Clock                      ; yes    ; Global clock         ; GCLK1            ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                    ; ELA_X0_Y28_N0 ; 22      ; Sync. clear                ; no     ; --                   ; --               ;
; cc_pll:pll0|altpll:altpll_component|_clk0                                                                                                                                                                                                                                                                       ; PLL_5         ; 6381    ; Clock                      ; yes    ; Global clock         ; GCLK12           ;
; cc_pll:pll0|altpll:altpll_component|_clk2                                                                                                                                                                                                                                                                       ; PLL_5         ; 860     ; Clock                      ; yes    ; Global clock         ; GCLK15           ;
; cc_pll:pll0|altpll:altpll_component|_clk3                                                                                                                                                                                                                                                                       ; PLL_5         ; 23      ; Clock                      ; yes    ; Global clock         ; GCLK14           ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|crc_ena~0                                                                                                                                                                                                                                                           ; LC_X2_Y25_N5  ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|crc_pres_state.initialize_crc                                                                                                                                                                                                                                       ; LC_X7_Y21_N2  ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|next_state.ready~0                                                                                                                                                                                                                                   ; LC_X8_Y19_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|pres_state.idle                                                                                                                                                                                                                                      ; LC_X7_Y19_N5  ; 48      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|pres_state.ready                                                                                                                                                                                                                                     ; LC_X8_Y19_N2  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|rx_buf_ena~38                                                                                                                                                                                                                                        ; LC_X7_Y22_N7  ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reduce_or~47                                                                                                                                                                                                                                                        ; LC_X2_Y18_N8  ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reduce_or~7                                                                                                                                                                                                                                                         ; LC_X3_Y21_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|rx_pres_state.incr_hdr                                                                                                                                                                                                                                              ; LC_X2_Y17_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|rx_pres_state.parse_hdr                                                                                                                                                                                                                                             ; LC_X2_Y17_N5  ; 17      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|rx_pres_state.write_buf                                                                                                                                                                                                                                             ; LC_X2_Y18_N3  ; 43      ; Write enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|temp0_ld~0                                                                                                                                                                                                                                                          ; LC_X5_Y16_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|temp1_ld~0                                                                                                                                                                                                                                                          ; LC_X5_Y16_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|crc_ena~0                                                                                                                                                                                                                                                     ; LC_X6_Y26_N2  ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|crc_pres_state.initialize_crc                                                                                                                                                                                                                                 ; LC_X6_Y26_N0  ; 104     ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|data_shreg_ena~14                                                                                                                                                                                                                                             ; LC_X6_Y26_N1  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|bit_count_ena~0                                                                                                                                                                                                                              ; LC_X8_Y31_N3  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|item_counter~1                                                                                                                                                                                                              ; LC_X3_Y31_N1  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|pres_state.full                                                                                                                                                                                                             ; LC_X3_Y31_N8  ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|pres_state.setup                                                                                                                                                                                                                             ; LC_X8_Y31_N6  ; 35      ; Sync. load                 ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|tx_ena~28                                                                                                                                                                                                                                    ; LC_X7_Y30_N4  ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx_rdy~10                                                                                                                                                                                                                                                ; LC_X8_Y28_N0  ; 11      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|tx_pres_state.idle_tx                                                                                                                                                                                                                                         ; LC_X8_Y23_N2  ; 30      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|word_count_ena~4                                                                                                                                                                                                                                              ; LC_X8_Y28_N1  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_ena                                                                                                                                                                                                                                                               ; LC_X5_Y12_N1  ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.idle                                                                                                                                                                                                                                                        ; LC_X5_Y12_N8  ; 18      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_wren_o                                                                                                                                                                                                                                                       ; LC_X5_Y11_N5  ; 8       ; Write enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|reduce_nor~0                                                                                                                                                                                                                                              ; LC_X8_Y2_N8   ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cmd0|pres_state.fetch                                                                                                                                                                                                                                                                                  ; LC_X6_Y20_N4  ; 67      ; Clock enable               ; no     ; --                   ; --               ;
; fibre_rx_clkr                                                                                                                                                                                                                                                                                                   ; PIN_R2        ; 71      ; Clock                      ; yes    ; Global clock         ; GCLK9            ;
; inclk14                                                                                                                                                                                                                                                                                                         ; PIN_K17       ; 1       ; Clock                      ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|bit_ctr_ena~24                                                                                                                                                                                                                                                   ; LC_X42_Y11_N5 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|crc_ena~0                                                                                                                                                                                                                                                        ; LC_X42_Y11_N6 ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|bit_count_ena~0                                                                                                                                                                                                                                  ; LC_X23_Y13_N7 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|item_counter~1                                                                                                                                                                                                                  ; LC_X14_Y33_N9 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|write_ena~0                                                                                                                                                                                                                     ; LC_X38_Y17_N2 ; 6       ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|pres_state.setup                                                                                                                                                                                                                                 ; LC_X23_Y13_N2 ; 35      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|tx_ena~28                                                                                                                                                                                                                                        ; LC_X24_Y14_N8 ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|next_retire_state.idle~14                                                                                                                                                                                                                                        ; LC_X47_Y13_N2 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_insert_state.insert_hdr1                                                                                                                                                                                                                                 ; LC_X21_Y30_N2 ; 50      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_send_state.buffer_cmd_param                                                                                                                                                                                                                              ; LC_X18_Y16_N2 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_send_state~487                                                                                                                                                                                                                                          ; LC_X18_Y16_N3 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|queue_cur_state.done                                                                                                                                                                                                                                             ; LC_X14_Y11_N6 ; 32      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|queue_cur_state.init2                                                                                                                                                                                                                                            ; LC_X14_Y11_N4 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reduce_nor~43                                                                                                                                                                                                                                                    ; LC_X25_Y12_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reduce_nor~8                                                                                                                                                                                                                                                     ; LC_X18_Y30_N9 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reduce_or~286                                                                                                                                                                                                                                                    ; LC_X38_Y16_N3 ; 78      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|sh_reg_parallel_i[0]~95                                                                                                                                                                                                                                          ; LC_X38_Y14_N5 ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|wren_sig~5                                                                                                                                                                                                                                                       ; LC_X18_Y30_N8 ; 14      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|wren_sig~64                                                                                                                                                                                                                                                      ; LC_X19_Y26_N5 ; 44      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_mux_sel[0]~20                                                                                                                                                                                                    ; LC_X19_Y29_N6 ; 82      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|m_op_seq_num_next_state.rdy_low2~0                                                                                                                                                                                    ; LC_X21_Y15_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|reduce_nor~2                                                                                                                                                                                              ; LC_X17_Y21_N5 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1|rx_fw_o                                                                                                                                                                                                                                        ; LC_X28_Y5_N6  ; 14      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|byte_count_ena~11                                                                                                                                                                                                                             ; LC_X34_Y21_N3 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|card_id_o[15]~48                                                                                                                                                                                                                              ; LC_X33_Y20_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_in[24]~96                                                                                                                                                                                                                               ; LC_X33_Y25_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_rcvd[24]~130                                                                                                                                                                                                                            ; LC_X33_Y25_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:word_counter|count~21                                                                                                                                                                                                                 ; LC_X34_Y23_N0 ; 7       ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.data_read                                                                                                                                                                                                                       ; LC_X19_Y23_N6 ; 39      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.idle                                                                                                                                                                                                                            ; LC_X33_Y23_N5 ; 52      ; Async. clear, Sync. clear  ; yes    ; Global clock         ; GCLK13           ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.rq_byte                                                                                                                                                                                                                         ; LC_X33_Y23_N9 ; 18      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[24]~96                                                                                                                                                                                                                                ; LC_X33_Y24_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|num_data[31]~96                                                                                                                                                                                                                               ; LC_X33_Y22_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|word_count_ena~5                                                                                                                                                                                                                              ; LC_X33_Y22_N5 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|write_mem~0                                                                                                                                                                                                                                   ; LC_X33_Y23_N1 ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:sync_fifo|cs12a[8]                                                                                                            ; LC_X25_Y4_N8  ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|rdy_o~45                                                                                                                                                                                                                                                     ; LC_X35_Y23_N8 ; 36      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|buf_ps.discard_buf                                                                                                                                                                                                                 ; LC_X68_Y26_N7 ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:read_counter|count~33                                                                                                                                                                                                      ; LC_X47_Y32_N1 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:write_counter|count~55                                                                                                                                                                                                     ; LC_X67_Y32_N3 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|crc_ena~0                                                                                                                                                                                                                          ; LC_X68_Y23_N1 ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|crc_ps.crc_init                                                                                                                                                                                                                    ; LC_X67_Y19_N6 ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|data_ld~73                                                                                                                                                                                                                         ; LC_X47_Y32_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                     ; LC_X68_Y26_N9 ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|item_counter~1                                                                                                                                                                                                   ; LC_X7_Y47_N7  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|write_ena~0                                                                                                                                                                                                      ; LC_X47_Y35_N3 ; 27      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|header0_ld~0                                                                                                                                                                                                                       ; LC_X66_Y31_N4 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|header1_ld~0                                                                                                                                                                                                                       ; LC_X66_Y31_N2 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                           ; LC_X67_Y18_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|pres_state.idle                                                                                                                                                                                              ; LC_X68_Y17_N2 ; 48      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|pres_state.ready                                                                                                                                                                                             ; LC_X67_Y18_N3 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|rx_buf_ena~38                                                                                                                                                                                                ; LC_X68_Y18_N4 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|packet_count~0                                                                                                                                                                                                                     ; LC_X55_Y47_N6 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|rd_count_ena~224                                                                                                                                                                                                                   ; LC_X47_Y32_N2 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|read_ps.packet_setup                                                                                                                                                                                                               ; LC_X55_Y48_N6 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|reduce_or~5                                                                                                                                                                                                                        ; LC_X68_Y23_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|wr_count_ena~0                                                                                                                                                                                                                     ; LC_X55_Y47_N2 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|write_ns.write_short_hdr~0                                                                                                                                                                                                         ; LC_X68_Y27_N3 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|buf_ps.discard_buf                                                                                                                                                                                                                ; LC_X17_Y55_N7 ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:read_counter|count~33                                                                                                                                                                                                     ; LC_X35_Y38_N4 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:write_counter|count~55                                                                                                                                                                                                    ; LC_X18_Y52_N3 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|crc_ena~0                                                                                                                                                                                                                         ; LC_X12_Y55_N5 ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|crc_ps.crc_init                                                                                                                                                                                                                   ; LC_X17_Y56_N4 ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|data_ld~84                                                                                                                                                                                                                        ; LC_X36_Y36_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                    ; LC_X17_Y55_N3 ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|item_counter~1                                                                                                                                                                                                  ; LC_X9_Y24_N6  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|write_ena~0                                                                                                                                                                                                     ; LC_X17_Y29_N2 ; 27      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|header0_ld~0                                                                                                                                                                                                                      ; LC_X19_Y52_N3 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|header1_ld~0                                                                                                                                                                                                                      ; LC_X19_Y52_N4 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                          ; LC_X19_Y54_N7 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|pres_state.idle                                                                                                                                                                                             ; LC_X19_Y54_N5 ; 48      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|pres_state.ready                                                                                                                                                                                            ; LC_X19_Y54_N7 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|rx_buf_ena~38                                                                                                                                                                                               ; LC_X13_Y54_N5 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|packet_count~0                                                                                                                                                                                                                    ; LC_X43_Y47_N5 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|rd_count_ena~245                                                                                                                                                                                                                  ; LC_X36_Y36_N4 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|read_ps.packet_setup                                                                                                                                                                                                              ; LC_X45_Y46_N8 ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|reduce_or~5                                                                                                                                                                                                                       ; LC_X12_Y55_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|wr_count_ena~0                                                                                                                                                                                                                    ; LC_X43_Y47_N6 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|write_ns.write_short_hdr~0                                                                                                                                                                                                        ; LC_X19_Y52_N2 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|buf_ps.discard_buf                                                                                                                                                                                                                ; LC_X31_Y54_N3 ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:read_counter|count~33                                                                                                                                                                                                     ; LC_X41_Y38_N3 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:write_counter|count~55                                                                                                                                                                                                    ; LC_X41_Y53_N5 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|crc_ena~0                                                                                                                                                                                                                         ; LC_X33_Y54_N0 ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|crc_ps.crc_init                                                                                                                                                                                                                   ; LC_X32_Y54_N7 ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|data_ld~82                                                                                                                                                                                                                        ; LC_X41_Y39_N8 ; 39      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                    ; LC_X31_Y54_N8 ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|item_counter~1                                                                                                                                                                                                  ; LC_X38_Y50_N3 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|write_ena~0                                                                                                                                                                                                     ; LC_X41_Y50_N7 ; 27      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|header0_ld~0                                                                                                                                                                                                                      ; LC_X43_Y54_N2 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|header1_ld~0                                                                                                                                                                                                                      ; LC_X43_Y54_N1 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                          ; LC_X33_Y51_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|pres_state.idle                                                                                                                                                                                             ; LC_X33_Y51_N8 ; 48      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|pres_state.ready                                                                                                                                                                                            ; LC_X33_Y51_N0 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|rx_buf_ena~38                                                                                                                                                                                               ; LC_X34_Y52_N7 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|packet_count~0                                                                                                                                                                                                                    ; LC_X33_Y46_N6 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|rd_count_ena~245                                                                                                                                                                                                                  ; LC_X41_Y39_N3 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|read_ps.packet_setup                                                                                                                                                                                                              ; LC_X19_Y46_N9 ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|reduce_or~5                                                                                                                                                                                                                       ; LC_X33_Y54_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|wr_count_ena~0                                                                                                                                                                                                                    ; LC_X33_Y46_N4 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|write_ns.write_short_hdr~0                                                                                                                                                                                                        ; LC_X43_Y54_N3 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|buf_ps.discard_buf                                                                                                                                                                                                                ; LC_X43_Y38_N7 ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:read_counter|count~33                                                                                                                                                                                                     ; LC_X47_Y24_N7 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:write_counter|count~55                                                                                                                                                                                                    ; LC_X43_Y23_N9 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|crc_ena~0                                                                                                                                                                                                                         ; LC_X48_Y28_N8 ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|crc_ps.crc_init                                                                                                                                                                                                                   ; LC_X48_Y30_N4 ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|data_ld~82                                                                                                                                                                                                                        ; LC_X48_Y25_N4 ; 39      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                    ; LC_X43_Y38_N1 ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|item_counter~1                                                                                                                                                                                                  ; LC_X17_Y31_N5 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|write_ena~0                                                                                                                                                                                                     ; LC_X21_Y29_N4 ; 27      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|header0_ld~0                                                                                                                                                                                                                      ; LC_X43_Y22_N3 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|header1_ld~0                                                                                                                                                                                                                      ; LC_X43_Y22_N2 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                          ; LC_X50_Y25_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|pres_state.idle                                                                                                                                                                                             ; LC_X51_Y25_N4 ; 48      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|pres_state.ready                                                                                                                                                                                            ; LC_X50_Y25_N4 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|rx_buf_ena~38                                                                                                                                                                                               ; LC_X49_Y25_N9 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|packet_count~0                                                                                                                                                                                                                    ; LC_X47_Y22_N8 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|rd_count_ena~245                                                                                                                                                                                                                  ; LC_X48_Y25_N7 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|read_ps.packet_setup                                                                                                                                                                                                              ; LC_X47_Y20_N7 ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|reduce_or~5                                                                                                                                                                                                                       ; LC_X48_Y28_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|wr_count_ena~0                                                                                                                                                                                                                    ; LC_X45_Y22_N3 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|write_ns.write_short_hdr~0                                                                                                                                                                                                        ; LC_X43_Y23_N1 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|buf_ps.discard_buf                                                                                                                                                                                                                 ; LC_X51_Y37_N9 ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:read_counter|count~33                                                                                                                                                                                                      ; LC_X46_Y41_N3 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:write_counter|count~55                                                                                                                                                                                                     ; LC_X48_Y45_N6 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc_ena~0                                                                                                                                                                                                                          ; LC_X49_Y38_N2 ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc_ps.crc_init                                                                                                                                                                                                                    ; LC_X50_Y33_N3 ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|data_ld~71                                                                                                                                                                                                                         ; LC_X47_Y36_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                     ; LC_X51_Y37_N3 ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|item_counter~1                                                                                                                                                                                                   ; LC_X60_Y47_N6 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|write_ena~0                                                                                                                                                                                                      ; LC_X48_Y45_N1 ; 27      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|header0_ld~0                                                                                                                                                                                                                       ; LC_X49_Y44_N4 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|header1_ld~0                                                                                                                                                                                                                       ; LC_X49_Y44_N8 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                           ; LC_X49_Y34_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|pres_state.idle                                                                                                                                                                                              ; LC_X49_Y34_N2 ; 48      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|pres_state.ready                                                                                                                                                                                             ; LC_X49_Y34_N4 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|rx_buf_ena~38                                                                                                                                                                                                ; LC_X50_Y35_N2 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|packet_count~0                                                                                                                                                                                                                     ; LC_X46_Y44_N7 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|rd_count_ena~223                                                                                                                                                                                                                   ; LC_X47_Y41_N8 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|read_ps.packet_setup                                                                                                                                                                                                               ; LC_X47_Y41_N6 ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|reduce_or~5                                                                                                                                                                                                                        ; LC_X48_Y37_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|wr_count_ena~0                                                                                                                                                                                                                     ; LC_X46_Y44_N1 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|write_ns.write_short_hdr~0                                                                                                                                                                                                         ; LC_X47_Y42_N1 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|buf_ps.discard_buf                                                                                                                                                                                                                ; LC_X9_Y33_N5  ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:read_counter|count~33                                                                                                                                                                                                     ; LC_X36_Y21_N2 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:write_counter|count~55                                                                                                                                                                                                    ; LC_X17_Y10_N9 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|crc_ena~0                                                                                                                                                                                                                         ; LC_X18_Y38_N4 ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|crc_ps.crc_init                                                                                                                                                                                                                   ; LC_X12_Y39_N1 ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|data_ld~84                                                                                                                                                                                                                        ; LC_X37_Y23_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                    ; LC_X9_Y33_N8  ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|item_counter~1                                                                                                                                                                                                  ; LC_X66_Y35_N8 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|write_ena~0                                                                                                                                                                                                     ; LC_X22_Y10_N8 ; 27      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|header0_ld~0                                                                                                                                                                                                                      ; LC_X18_Y10_N4 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|header1_ld~0                                                                                                                                                                                                                      ; LC_X18_Y10_N3 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                          ; LC_X18_Y37_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|pres_state.idle                                                                                                                                                                                             ; LC_X18_Y37_N5 ; 48      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|pres_state.ready                                                                                                                                                                                            ; LC_X18_Y37_N9 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|rx_buf_ena~38                                                                                                                                                                                               ; LC_X14_Y37_N9 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|packet_count~0                                                                                                                                                                                                                    ; LC_X14_Y12_N6 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|rd_count_ena~245                                                                                                                                                                                                                  ; LC_X37_Y23_N2 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|read_ps.packet_setup                                                                                                                                                                                                              ; LC_X14_Y10_N0 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|reduce_or~5                                                                                                                                                                                                                       ; LC_X12_Y38_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|wr_count_ena~0                                                                                                                                                                                                                    ; LC_X14_Y12_N5 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|write_ns.write_short_hdr~0                                                                                                                                                                                                        ; LC_X18_Y10_N0 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|buf_ps.discard_buf                                                                                                                                                                                                                ; LC_X34_Y34_N9 ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:read_counter|count~33                                                                                                                                                                                                     ; LC_X46_Y22_N3 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:write_counter|count~55                                                                                                                                                                                                    ; LC_X48_Y19_N4 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|crc_ena~0                                                                                                                                                                                                                         ; LC_X36_Y40_N2 ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|crc_ps.crc_init                                                                                                                                                                                                                   ; LC_X36_Y42_N7 ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|data_ld~84                                                                                                                                                                                                                        ; LC_X46_Y27_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                    ; LC_X34_Y34_N2 ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|item_counter~1                                                                                                                                                                                                  ; LC_X8_Y34_N8  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|write_ena~0                                                                                                                                                                                                     ; LC_X43_Y18_N8 ; 27      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|header0_ld~0                                                                                                                                                                                                                      ; LC_X49_Y19_N1 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|header1_ld~0                                                                                                                                                                                                                      ; LC_X49_Y19_N4 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                          ; LC_X42_Y46_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|pres_state.idle                                                                                                                                                                                             ; LC_X43_Y46_N7 ; 48      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|pres_state.ready                                                                                                                                                                                            ; LC_X42_Y46_N5 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|rx_buf_ena~38                                                                                                                                                                                               ; LC_X42_Y44_N7 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|packet_count~0                                                                                                                                                                                                                    ; LC_X46_Y29_N5 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|rd_count_ena~245                                                                                                                                                                                                                  ; LC_X46_Y27_N2 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|read_ps.packet_setup                                                                                                                                                                                                              ; LC_X46_Y29_N6 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|reduce_or~5                                                                                                                                                                                                                       ; LC_X36_Y40_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|wr_count_ena~0                                                                                                                                                                                                                    ; LC_X49_Y18_N6 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|write_ns.write_short_hdr~0                                                                                                                                                                                                        ; LC_X45_Y19_N3 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|buf_ps.discard_buf                                                                                                                                                                                                                ; LC_X6_Y47_N4  ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:read_counter|count~33                                                                                                                                                                                                     ; LC_X33_Y33_N9 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:write_counter|count~55                                                                                                                                                                                                    ; LC_X17_Y42_N6 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|crc_ena~0                                                                                                                                                                                                                         ; LC_X8_Y46_N6  ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|crc_ps.crc_init                                                                                                                                                                                                                   ; LC_X12_Y47_N8 ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|data_ld~82                                                                                                                                                                                                                        ; LC_X34_Y32_N2 ; 39      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                    ; LC_X6_Y47_N2  ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|item_counter~1                                                                                                                                                                                                  ; LC_X35_Y42_N5 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|write_ena~0                                                                                                                                                                                                     ; LC_X35_Y41_N0 ; 27      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|header0_ld~0                                                                                                                                                                                                                      ; LC_X18_Y42_N2 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|header1_ld~0                                                                                                                                                                                                                      ; LC_X18_Y42_N4 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                          ; LC_X21_Y48_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|pres_state.idle                                                                                                                                                                                             ; LC_X23_Y48_N0 ; 48      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|pres_state.ready                                                                                                                                                                                            ; LC_X21_Y48_N6 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|rx_buf_ena~38                                                                                                                                                                                               ; LC_X19_Y48_N4 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|packet_count~0                                                                                                                                                                                                                    ; LC_X17_Y42_N7 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|rd_count_ena~245                                                                                                                                                                                                                  ; LC_X34_Y32_N7 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|read_ps.packet_setup                                                                                                                                                                                                              ; LC_X3_Y41_N9  ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|reduce_or~5                                                                                                                                                                                                                       ; LC_X8_Y46_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|wr_count_ena~0                                                                                                                                                                                                                    ; LC_X17_Y42_N2 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|write_ns.write_short_hdr~0                                                                                                                                                                                                        ; LC_X18_Y41_N7 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|buf_ps.discard_buf                                                                                                                                                                                                                ; LC_X3_Y37_N9  ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:read_counter|count~33                                                                                                                                                                                                     ; LC_X29_Y33_N3 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:write_counter|count~55                                                                                                                                                                                                    ; LC_X17_Y34_N0 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|crc_ena~0                                                                                                                                                                                                                         ; LC_X12_Y44_N4 ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|crc_ps.crc_init                                                                                                                                                                                                                   ; LC_X8_Y40_N1  ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|data_ld~82                                                                                                                                                                                                                        ; LC_X34_Y30_N0 ; 39      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                    ; LC_X3_Y37_N4  ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|item_counter~1                                                                                                                                                                                                  ; LC_X3_Y44_N2  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|write_ena~0                                                                                                                                                                                                     ; LC_X17_Y43_N2 ; 12      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|header0_ld~0                                                                                                                                                                                                                      ; LC_X19_Y33_N2 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|header1_ld~0                                                                                                                                                                                                                      ; LC_X19_Y33_N4 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                          ; LC_X13_Y51_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|pres_state.idle                                                                                                                                                                                             ; LC_X14_Y51_N1 ; 48      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|pres_state.ready                                                                                                                                                                                            ; LC_X13_Y51_N6 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|rx_buf_ena~38                                                                                                                                                                                               ; LC_X13_Y46_N1 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|packet_count~0                                                                                                                                                                                                                    ; LC_X34_Y31_N1 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|rd_count_ena~245                                                                                                                                                                                                                  ; LC_X34_Y30_N4 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|read_ps.packet_setup                                                                                                                                                                                                              ; LC_X34_Y31_N2 ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|reduce_or~5                                                                                                                                                                                                                       ; LC_X12_Y44_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|wr_count_ena~0                                                                                                                                                                                                                    ; LC_X21_Y32_N2 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|write_ns.write_short_hdr~0                                                                                                                                                                                                        ; LC_X17_Y33_N4 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr|present_retire_state.headera                                                                                                                                                                                                          ; LC_X48_Y12_N0 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr|present_retire_state.headerb                                                                                                                                                                                                          ; LC_X42_Y10_N2 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr|present_retire_state.headerc                                                                                                                                                                                                          ; LC_X38_Y10_N2 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr|present_retire_state.headerd                                                                                                                                                                                                          ; LC_X38_Y10_N9 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|calc_count_ena~0                                                                                                                                                                                                                ; LC_X35_Y22_N2 ; 36      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.calc_data_size                                                                                                                                                                                                       ; LC_X36_Y25_N3 ; 27      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.idle                                                                                                                                                                                                                 ; LC_X36_Y19_N6 ; 39      ; Async. clear, Sync. clear  ; yes    ; Global clock         ; GCLK10           ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|reduce_nor~0                                                                                                                                                                                             ; LC_X47_Y39_N0 ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state.fibre_idle                                                                                                                                                                                                                     ; LC_X36_Y12_N4 ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state.head_write                                                                                                                                                                                                                     ; LC_X36_Y12_N7 ; 5       ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state.ld_ram0                                                                                                                                                                                                                        ; LC_X28_Y10_N6 ; 68      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state.tx_wordn_0                                                                                                                                                                                                                     ; LC_X28_Y10_N5 ; 36      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|reduce_or~358                                                                                                                                                                                                                                      ; LC_X31_Y7_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|reduce_or~359                                                                                                                                                                                                                                      ; LC_X30_Y6_N8  ; 36      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|reduce_or~47                                                                                                                                                                                                                                       ; LC_X30_Y9_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|reduce_or~55                                                                                                                                                                                                                                       ; LC_X36_Y12_N1 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|register_cmd_code~0                                                                                                                                                                                                                                ; LC_X33_Y15_N7 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|tx_fw_o~338                                                                                                                                                                                                                                        ; LC_X30_Y9_N6  ; 13      ; Write enable               ; no     ; --                   ; --               ;
; leds:led0|led_data[0]~2                                                                                                                                                                                                                                                                                         ; LC_X7_Y6_N3   ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; leds:led0|led_data[1]~1                                                                                                                                                                                                                                                                                         ; LC_X5_Y7_N4   ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; leds:led0|led_data[2]~0                                                                                                                                                                                                                                                                                         ; LC_X7_Y6_N6   ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|data_rate_wren~8                                                                                                                                                                                                                                                                      ; LC_X9_Y11_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|next_state.wr_stop~7                                                                                                                                                                                                                                                                  ; LC_X6_Y9_N4   ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|stop_wren~0                                                                                                                                                                                                                                                                           ; LC_X6_Y13_N2  ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; rst                                                                                                                                                                                                                                                                                                             ; LC_X1_Y30_N1  ; 6519    ; Async. clear               ; yes    ; Global clock         ; GCLK0            ;
; rst_n                                                                                                                                                                                                                                                                                                           ; PIN_AC9       ; 13      ; Async. clear               ; yes    ; Global clock         ; GCLK8            ;
; rtl~1                                                                                                                                                                                                                                                                                                           ; LC_X8_Y2_N0   ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; rtl~132                                                                                                                                                                                                                                                                                                         ; LC_X33_Y24_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~133                                                                                                                                                                                                                                                                                                         ; LC_X33_Y24_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~134                                                                                                                                                                                                                                                                                                         ; LC_X33_Y24_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~2                                                                                                                                                                                                                                                                                                           ; LC_X47_Y39_N9 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; rtl~244                                                                                                                                                                                                                                                                                                         ; LC_X29_Y9_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; rtl~253                                                                                                                                                                                                                                                                                                         ; LC_X31_Y6_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~254                                                                                                                                                                                                                                                                                                         ; LC_X33_Y28_N6 ; 24      ; Clock enable               ; no     ; --                   ; --               ;
; rtl~3                                                                                                                                                                                                                                                                                                           ; LC_X30_Y8_N1  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; rtl~4                                                                                                                                                                                                                                                                                                           ; LC_X34_Y21_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~45                                                                                                                                                                                                                                                                                                          ; LC_X33_Y22_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~46                                                                                                                                                                                                                                                                                                          ; LC_X33_Y22_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~47                                                                                                                                                                                                                                                                                                          ; LC_X33_Y22_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~5                                                                                                                                                                                                                                                                                                           ; LC_X33_Y20_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~51                                                                                                                                                                                                                                                                                                          ; LC_X34_Y21_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~52                                                                                                                                                                                                                                                                                                          ; LC_X34_Y21_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~6                                                                                                                                                                                                                                                                                                           ; LC_X33_Y20_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~6079                                                                                                                                                                                                                                                                                                        ; LC_X38_Y20_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; rtl~6111                                                                                                                                                                                                                                                                                                        ; LC_X33_Y25_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~6112                                                                                                                                                                                                                                                                                                        ; LC_X33_Y25_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~6113                                                                                                                                                                                                                                                                                                        ; LC_X33_Y25_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~6114                                                                                                                                                                                                                                                                                                        ; LC_X49_Y13_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~93                                                                                                                                                                                                                                                                                                          ; LC_X33_Y24_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~94                                                                                                                                                                                                                                                                                                          ; LC_X33_Y24_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rtl~95                                                                                                                                                                                                                                                                                                          ; LC_X33_Y24_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|BROADCAST_ENA~30                                                                                                                                                                                                                                                                           ; LC_X47_Y3_N7  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|CLEAR_SIGNAL~0                                                                                                                                                                                                                                                                             ; LC_X46_Y2_N0  ; 25      ; Async. clear               ; yes    ; Global clock         ; GCLK6            ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                                                                                                                                                           ; LC_X47_Y3_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~79                                                                                                                                                                                                                                                                           ; LC_X47_Y3_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~27                                                                                                                                                                                                                                                                          ; LC_X47_Y3_N1  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRSR_ENA                                                                                                                                                                                                                                                                                   ; LC_X48_Y3_N3  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|NODE_ENA~1                                                                                                                                                                                                                                                                                 ; LC_X47_Y3_N5  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~6                                                                                                                                                                                                                                                                                     ; LC_X47_Y3_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~8                                                                                                                                                                                                                                                                                     ; LC_X48_Y3_N9  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~80                                                                                                                                                                                                                                                                                    ; LC_X48_Y3_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                                                                                                                                       ; LC_X46_Y3_N4  ; 11      ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|process12~0                                                                                                                                                                                                                                                                                ; LC_X47_Y4_N7  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|process2~0                                                                                                                                                                                                                                                                                 ; LC_X48_Y3_N5  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|rtl~430                                                                                                                                                                                                                                                                                    ; LC_X46_Y2_N8  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[1]                                                                                                                                                                                                                                                              ; LC_X48_Y4_N2  ; 9       ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                                                                                                                                         ; LC_X47_Y2_N1  ; 15      ; Async. clear               ; yes    ; Global clock         ; GCLK11           ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                                                                                                                                        ; LC_X49_Y2_N8  ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                                                                                                                                        ; LC_X48_Y2_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                                                                                                                                         ; LC_X49_Y4_N3  ; 63      ; Sync. load                 ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                                                                                                                                         ; LC_X48_Y2_N8  ; 12      ; Async. clear               ; yes    ; Global clock         ; GCLK3            ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~8                                                                                                                                                                                                                                                  ; LC_X47_Y1_N3  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|comb~30                                                                                                                                                                                                                                                                          ; LC_X49_Y9_N9  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|reset_all                                                                                                                                                                                                                                                                        ; LC_X46_Y2_N5  ; 508     ; Async. clear               ; yes    ; Global clock         ; GCLK5            ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:\write_address_non_zero_gen:write_pointer_counter|cntr_s0a:auto_generated|cout                                                                                                                                    ; LC_X51_Y7_N7  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|trigger_write_addr_latch_ena~53                                                                                                                                                                                               ; LC_X50_Y7_N5  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|buffer_write_addr_adv_ena_int~53                                                                                                                                                                                                                     ; LC_X51_Y8_N0  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|buffer_write_ena_int~41                                                                                                                                                                                                                              ; LC_X50_Y7_N1  ; 3       ; Write enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|process0~1                                                                                                                                                                                                   ; LC_X50_Y7_N3  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|trigger_happened~1830                                                                                                                                                                                        ; LC_X50_Y10_N7 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|comptree:sub_comptree|cmpchain:cmp_end|aeb_out~0 ; LC_X50_Y5_N2  ; 15      ; Sync. clear                ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1|post_trigger_count_enable                                                                                                                                                                                                  ; LC_X50_Y9_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trigger_setup_ena                                                                                                                                                                                                                                    ; LC_X49_Y9_N4  ; 311     ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~29                                                                                                                                                                           ; LC_X49_Y9_N6  ; 14      ; Async. clear               ; yes    ; Global clock         ; GCLK4            ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s08:auto_generated|modulus_trigger                                                                                               ; LC_X52_Y30_N7 ; 7       ; Sync. load                 ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                                               ; LC_X49_Y9_N2  ; 9       ; Async. clear               ; yes    ; Global clock         ; GCLK2            ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|reduce_nor~0                                                                                                                                                                                    ; LC_X53_Y30_N2 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                                                                                                               ; LC_X45_Y2_N2  ; 17      ; Async. clear               ; yes    ; Global clock         ; GCLK7            ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|word_counter[0]~23                                                                                                                                                                                                                                         ; LC_X48_Y6_N1  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|word_counter[0]~6                                                                                                                                                                                                                                          ; LC_X48_Y6_N3  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|word_counter[1]~157                                                                                                                                                                                                                                        ; LC_X48_Y6_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|word_counter[2]~156                                                                                                                                                                                                                                        ; LC_X48_Y3_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_core:sgc|LessThan~288                                                                                                                                                                                                                                                               ; LC_X13_Y3_N5  ; 32      ; Sync. clear                ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.send_bit3                                                                                                                                                                                                                                                    ; LC_X14_Y8_N4  ; 17      ; Clock enable               ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_core:sgc|reduce_nor~410                                                                                                                                                                                                                                                             ; LC_X13_Y11_N8 ; 17      ; Clock enable               ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|dv_en_wren~1                                                                                                                                                                                                                                                                ; LC_X6_Y7_N1   ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_wren~3                                                                                                                                                                                                                                                             ; LC_X9_Y7_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_wren~2                                                                                                                                                                                                                                                           ; LC_X9_Y7_N5   ; 32      ; Clock enable               ; no     ; --                   ; --               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                                                                                                  ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; altera_internal_jtag~TCKUTAP                                                                                                          ; ELA_X0_Y28_N0 ; 547     ; Global clock         ; GCLK1            ;
; cc_pll:pll0|altpll:altpll_component|_clk0                                                                                             ; PLL_5         ; 6381    ; Global clock         ; GCLK12           ;
; cc_pll:pll0|altpll:altpll_component|_clk2                                                                                             ; PLL_5         ; 860     ; Global clock         ; GCLK15           ;
; cc_pll:pll0|altpll:altpll_component|_clk3                                                                                             ; PLL_5         ; 23      ; Global clock         ; GCLK14           ;
; fibre_rx_clkr                                                                                                                         ; PIN_R2        ; 71      ; Global clock         ; GCLK9            ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.idle                                                  ; LC_X33_Y23_N5 ; 52      ; Global clock         ; GCLK13           ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.idle                                       ; LC_X36_Y19_N6 ; 39      ; Global clock         ; GCLK10           ;
; rst                                                                                                                                   ; LC_X1_Y30_N1  ; 6519    ; Global clock         ; GCLK0            ;
; rst_n                                                                                                                                 ; PIN_AC9       ; 13      ; Global clock         ; GCLK8            ;
; sld_hub:sld_hub_inst|CLEAR_SIGNAL~0                                                                                                   ; LC_X46_Y2_N0  ; 25      ; Global clock         ; GCLK6            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                               ; LC_X47_Y2_N1  ; 15      ; Global clock         ; GCLK11           ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                               ; LC_X48_Y2_N8  ; 12      ; Global clock         ; GCLK3            ;
; sld_signaltap:auto_signaltap_0|reset_all                                                                                              ; LC_X46_Y2_N5  ; 508     ; Global clock         ; GCLK5            ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~29 ; LC_X49_Y9_N6  ; 14      ; Global clock         ; GCLK4            ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena     ; LC_X49_Y9_N2  ; 9       ; Global clock         ; GCLK2            ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal                                                                     ; LC_X45_Y2_N2  ; 17      ; Global clock         ; GCLK7            ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trigger_setup_ena                                                                                                                         ; 311     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|crc_ps.crc_init                                                                                                        ; 119     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|crc_ps.crc_init                                                                                                        ; 119     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|crc_ps.crc_init                                                                                                        ; 119     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|crc_ps.crc_init                                                                                                        ; 119     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc_ps.crc_init                                                                                                         ; 119     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|crc_ps.crc_init                                                                                                        ; 119     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|crc_ps.crc_init                                                                                                        ; 119     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|crc_ps.crc_init                                                                                                         ; 119     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|crc_ps.crc_init                                                                                                        ; 119     ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|crc_pres_state.initialize_crc                                                                                                                            ; 119     ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|crc_pres_state.initialize_crc                                                                                                                      ; 104     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|rq_ack~5                                                                                                                                          ; 100     ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reduce_or~19                                                                                                                                          ; 97      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~18                                                                    ; 95      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                       ; 95      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_mux_sel[0]~20                                                                                         ; 82      ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:sync_fifo|cs10a[0] ; 80      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reduce_or~286                                                                                                                                         ; 78      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state.data_frame                                                                                                          ; 76      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state.reply_ok                                                                                                            ; 72      ;
; reduce_nor~1680                                                                                                                                                                                      ; 70      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state.ld_ram0                                                                                                             ; 68      ;
; dispatch:cmd0|pres_state.fetch                                                                                                                                                                       ; 67      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|rx_pres_state.done                                                                                                                                       ; 67      ;
; ret_dat_wbs:ret_dat_param|current_state.rd_stop                                                                                                                                                      ; 66      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|crc_ena~0                                                                                                                                          ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|crc_ena~0                                                                                                              ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|crc_ena~0                                                                                                              ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|crc_ena~0                                                                                                              ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|crc_ena~0                                                                                                              ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc_ena~0                                                                                                               ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|crc_ena~0                                                                                                              ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|crc_ena~0                                                                                                              ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|crc_ena~0                                                                                                               ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|crc_ena~0                                                                                                              ; 64      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|crc_ena~0                                                                                                                                                ; 64      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|crc_ena~0                                                                                                                                             ; 64      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                              ; 63      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|reduce_or~60                                                                                                                            ; 63      ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|rd_cmd~40                                                                                                                                                        ; 63      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.wb_cycle                                                                                                                                         ; 63      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|current_state.return_data_idle                                                                 ; 58      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|reduce_or~61                                                                                                                            ; 58      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|counter:calc_counter|count[0]                                                                                        ; 56      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reduce_or~13                                                                                                                                          ; 55      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|buf_ps.discard_buf                                                                                                     ; 54      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|buf_ps.discard_buf                                                                                                     ; 54      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|buf_ps.discard_buf                                                                                                     ; 54      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|buf_ps.discard_buf                                                                                                     ; 54      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                 ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; dispatch:cmd0|altsyncram:receive_buf|altsyncram_8lk2:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X4_Y10, M512_X4_Y11, M512_X4_Y9, M512_X4_Y8                                                                                                                                                               ;
; dispatch:cmd0|altsyncram:transmit_buf|altsyncram_elk2:auto_generated|ALTSYNCRAM                                                                                                                                                                      ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M512_X20_Y11, M512_X20_Y13, M4K_X15_Y13, M4K_X15_Y15, M4K_X15_Y17, M512_X20_Y14, M512_X20_Y15, M512_X20_Y12                                                                                                    ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_ml21:auto_generated|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X4_Y29, M512_X4_Y28                                                                                                                                                                                       ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_akf1:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192    ; 8192                ; 0     ; 2    ; 0      ; None ; M4K_X39_Y15, M4K_X39_Y13                                                                                                                                                                                       ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_akf1:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192    ; 8192                ; 0     ; 2    ; 0      ; None ; M4K_X39_Y16, M4K_X39_Y14                                                                                                                                                                                       ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_ml21:auto_generated|ALTSYNCRAM                                                                                                    ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y14, M512_X44_Y13                                                                                                                                                                                     ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_t8v:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X26_Y11, M512_X26_Y9, M512_X26_Y12, M512_X26_Y10                                                                                                                                                          ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|altsyncram:mem0|altsyncram_hhe2:auto_generated|ALTSYNCRAM                                                                                                                          ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X26_Y29, M512_X20_Y29, M512_X20_Y30, M512_X26_Y30                                                                                                                                                         ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:sync_fifo|dpram_cor:dpram4|altsyncram_hic1:altsyncram13|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X26_Y6, M512_X26_Y4, M512_X26_Y7, M512_X26_Y5                                                                                                                                                             ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M512_X81_Y28, M4K_X69_Y25, M4K_X69_Y24, M512_X81_Y25, M4K_X69_Y26, M512_X81_Y26, M512_X81_Y27, M512_X81_Y24                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536   ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y31, M4K_X69_Y34, M4K_X39_Y30, M4K_X69_Y33, M4K_X69_Y36, M4K_X69_Y35, M4K_X39_Y36, M4K_X69_Y28, M4K_X39_Y29, M4K_X69_Y32, M4K_X69_Y30, M4K_X39_Y27, M4K_X39_Y31, M4K_X69_Y27, M4K_X69_Y29, M4K_X39_Y28 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                   ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M4K_X15_Y55, M512_X20_Y54, M4K_X15_Y56, M4K_X15_Y57, M512_X20_Y57, M512_X20_Y55, M512_X20_Y53, M512_X20_Y56                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536   ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y47, M4K_X15_Y49, M4K_X15_Y44, M4K_X15_Y46, M4K_X39_Y47, M4K_X15_Y42, M4K_X15_Y50, M4K_X15_Y52, M4K_X15_Y43, M4K_X15_Y54, M4K_X15_Y45, M4K_X15_Y51, M4K_X39_Y46, M4K_X15_Y48, M4K_X15_Y53, M4K_X39_Y45 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                   ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M4K_X39_Y55, M4K_X39_Y54, M4K_X39_Y57, M512_X26_Y57, M512_X26_Y54, M512_X26_Y56, M512_X26_Y53, M512_X26_Y55                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536   ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y51, M4K_X39_Y51, M4K_X39_Y50, M4K_X69_Y53, M4K_X69_Y48, M4K_X39_Y56, M4K_X69_Y50, M4K_X69_Y54, M4K_X69_Y55, M4K_X69_Y56, M4K_X39_Y49, M4K_X39_Y52, M4K_X69_Y49, M4K_X69_Y52, M4K_X39_Y48, M4K_X39_Y53 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                   ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M4K_X39_Y25, M4K_X39_Y24, M4K_X39_Y26, M512_X44_Y28, M512_X44_Y24, M512_X44_Y26, M512_X44_Y27, M512_X44_Y25                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536   ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y22, M4K_X69_Y20, M4K_X69_Y21, M4K_X69_Y17, M4K_X15_Y22, M4K_X39_Y23, M4K_X39_Y22, M4K_X69_Y18, M4K_X15_Y21, M4K_X15_Y19, M4K_X39_Y21, M4K_X69_Y19, M4K_X39_Y20, M4K_X15_Y23, M4K_X69_Y23, M4K_X15_Y20 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M4K_X39_Y40, M4K_X39_Y43, M4K_X39_Y42, M512_X44_Y40, M512_X44_Y39, M512_X44_Y41, M512_X44_Y42, M512_X44_Y43                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536   ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y39, M4K_X69_Y39, M4K_X69_Y43, M4K_X69_Y46, M4K_X39_Y38, M4K_X69_Y44, M4K_X39_Y37, M4K_X69_Y47, M4K_X39_Y44, M4K_X69_Y40, M4K_X69_Y37, M4K_X39_Y41, M4K_X69_Y45, M4K_X69_Y38, M4K_X69_Y42, M4K_X69_Y41 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                   ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M4K_X15_Y16, M512_X4_Y15, M4K_X15_Y14, M4K_X15_Y12, M512_X4_Y13, M512_X4_Y12, M512_X4_Y14, M512_X4_Y16                                                                                                         ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536   ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y5, M4K_X15_Y7, M4K_X39_Y5, M4K_X15_Y2, M4K_X15_Y11, M4K_X15_Y9, M4K_X15_Y6, M4K_X15_Y4, M4K_X39_Y7, M4K_X15_Y3, M4K_X15_Y8, M4K_X39_Y4, M4K_X39_Y8, M4K_X39_Y3, M4K_X39_Y2, M4K_X15_Y10               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                   ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M4K_X39_Y17, M4K_X39_Y18, M4K_X39_Y19, M512_X44_Y19, M512_X44_Y20, M512_X44_Y17, M512_X44_Y21, M512_X44_Y18                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536   ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y9, M4K_X39_Y9, M4K_X69_Y11, M4K_X69_Y6, M4K_X69_Y12, M4K_X39_Y12, M4K_X69_Y13, M4K_X39_Y10, M4K_X69_Y16, M4K_X69_Y8, M4K_X69_Y10, M4K_X69_Y15, M4K_X39_Y6, M4K_X69_Y7, M4K_X39_Y11, M4K_X69_Y14       ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                   ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M512_X4_Y43, M4K_X15_Y41, M4K_X15_Y40, M512_X4_Y42, M4K_X15_Y39, M512_X4_Y39, M512_X4_Y41, M512_X4_Y40                                                                                                         ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536   ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y31, M4K_X15_Y34, M4K_X39_Y34, M4K_X15_Y29, M4K_X39_Y32, M4K_X15_Y25, M4K_X15_Y26, M4K_X39_Y33, M4K_X15_Y32, M4K_X15_Y33, M4K_X15_Y27, M4K_X15_Y28, M4K_X15_Y30, M4K_X15_Y24, M4K_X15_Y35, M4K_X39_Y35 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                   ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M4K_X15_Y36, M4K_X15_Y37, M512_X4_Y37, M4K_X15_Y38, M512_X4_Y36, M512_X4_Y34, M512_X4_Y38, M512_X4_Y35                                                                                                         ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536   ; 65536               ; 0     ; 0    ; 1      ; None ; MRAM_X20_Y34                                                                                                                                                                                                   ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_3lu:auto_generated|ALTSYNCRAM                                              ; AUTO ; Single Port      ; 64           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048    ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X26_Y14, M512_X26_Y13, M512_X26_Y15, M512_X44_Y12                                                                                                                                                         ;
; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cq82:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; 16384        ; 96           ; 16384        ; 96           ; yes                    ; yes                     ; yes                    ; yes                     ; 1572864 ; 1572864             ; 0     ; 0    ; 3      ; None ; MRAM_X53_Y16, MRAM_X20_Y16, MRAM_X53_Y34                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                           ;
+----------------------------------+-------------+---------------------+-------------------+
; Statistic                        ; Number Used ; Available per Block ; Maximum Available ;
+----------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)       ; 0           ; 8                   ; 96                ;
; Simple Multipliers (18-bit)      ; 0           ; 4                   ; 48                ;
; Simple Multipliers (36-bit)      ; 1           ; 1                   ; 12                ;
; Multiply Accumulators (18-bit)   ; 0           ; 2                   ; 24                ;
; Two-Multipliers Adders (9-bit)   ; 0           ; 4                   ; 48                ;
; Two-Multipliers Adders (18-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (9-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (18-bit) ; 0           ; 1                   ; 12                ;
; DSP Blocks                       ; 1           ; --                  ; 12                ;
; DSP Block 9-bit Elements         ; 8           ; 8                   ; 96                ;
+----------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                ;
+-------------------------------------------------------------------------------------------------+----------------------------+-------------------+
; Name                                                                                            ; Mode                       ; Location          ;
+-------------------------------------------------------------------------------------------------+----------------------------+-------------------+
; sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_62|mult_hh01:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X11_Y1_N0  ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_62|mult_hh01:auto_generated|mac_mult1 ;                            ; DSPMULT_X10_Y7_N0 ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_62|mult_hh01:auto_generated|mac_mult2 ;                            ; DSPMULT_X10_Y5_N0 ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_62|mult_hh01:auto_generated|mac_mult3 ;                            ; DSPMULT_X10_Y3_N0 ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_62|mult_hh01:auto_generated|mac_mult4 ;                            ; DSPMULT_X10_Y1_N0 ;
+-------------------------------------------------------------------------------------------------+----------------------------+-------------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+-----------------------------+--------------------------+
; Interconnect Resource Type  ; Usage                    ;
+-----------------------------+--------------------------+
; C16 interconnects           ; 884 / 5,872 ( 15 % )     ;
; C4 interconnects            ; 9,544 / 89,120 ( 10 % )  ;
; C8 interconnects            ; 3,376 / 19,904 ( 16 % )  ;
; DIFFIOCLKs                  ; 0 / 32 ( 0 % )           ;
; DQS bus muxes               ; 0 / 102 ( 0 % )          ;
; DQS-16 I/O buses            ; 0 / 8 ( 0 % )            ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )            ;
; DQS-8 I/O buses             ; 0 / 20 ( 0 % )           ;
; Direct links                ; 2,952 / 131,860 ( 2 % )  ;
; Fast regional clocks        ; 0 / 32 ( 0 % )           ;
; Global clocks               ; 16 / 16 ( 100 % )        ;
; I/O buses                   ; 31 / 364 ( 8 % )         ;
; LUT chains                  ; 505 / 29,223 ( 1 % )     ;
; Local routing interconnects ; 6,924 / 32,470 ( 21 % )  ;
; R24 interconnects           ; 966 / 6,156 ( 15 % )     ;
; R4 interconnects            ; 11,284 / 181,920 ( 6 % ) ;
; R8 interconnects            ; 4,059 / 29,904 ( 13 % )  ;
; Regional clocks             ; 1 / 16 ( 6 % )           ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 8.06) ; Number of LABs  (Total = 1704) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 152                            ;
; 2                                          ; 72                             ;
; 3                                          ; 20                             ;
; 4                                          ; 28                             ;
; 5                                          ; 41                             ;
; 6                                          ; 98                             ;
; 7                                          ; 43                             ;
; 8                                          ; 82                             ;
; 9                                          ; 170                            ;
; 10                                         ; 998                            ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.05) ; Number of LABs  (Total = 1704) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1195                           ;
; 1 Clock                            ; 1105                           ;
; 1 Clock enable                     ; 463                            ;
; 1 Sync. clear                      ; 261                            ;
; 1 Sync. load                       ; 72                             ;
; 2 Async. clears                    ; 6                              ;
; 2 Clock enables                    ; 252                            ;
; 2 Clocks                           ; 147                            ;
+------------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+---------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 8.32) ; Number of LABs  (Total = 1704) ;
+---------------------------------------------+--------------------------------+
; 0                                           ; 16                             ;
; 1                                           ; 159                            ;
; 2                                           ; 88                             ;
; 3                                           ; 34                             ;
; 4                                           ; 26                             ;
; 5                                           ; 51                             ;
; 6                                           ; 95                             ;
; 7                                           ; 37                             ;
; 8                                           ; 64                             ;
; 9                                           ; 138                            ;
; 10                                          ; 686                            ;
; 11                                          ; 136                            ;
; 12                                          ; 66                             ;
; 13                                          ; 23                             ;
; 14                                          ; 31                             ;
; 15                                          ; 16                             ;
; 16                                          ; 7                              ;
; 17                                          ; 4                              ;
; 18                                          ; 22                             ;
; 19                                          ; 1                              ;
; 20                                          ; 4                              ;
+---------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 5.83) ; Number of LABs  (Total = 1704) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 16                             ;
; 1                                               ; 223                            ;
; 2                                               ; 176                            ;
; 3                                               ; 94                             ;
; 4                                               ; 97                             ;
; 5                                               ; 145                            ;
; 6                                               ; 218                            ;
; 7                                               ; 134                            ;
; 8                                               ; 159                            ;
; 9                                               ; 117                            ;
; 10                                              ; 277                            ;
; 11                                              ; 22                             ;
; 12                                              ; 8                              ;
; 13                                              ; 7                              ;
; 14                                              ; 3                              ;
; 15                                              ; 1                              ;
; 16                                              ; 1                              ;
; 17                                              ; 1                              ;
; 18                                              ; 1                              ;
; 19                                              ; 0                              ;
; 20                                              ; 4                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 11.48) ; Number of LABs  (Total = 1704) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 74                             ;
; 3                                            ; 64                             ;
; 4                                            ; 139                            ;
; 5                                            ; 69                             ;
; 6                                            ; 85                             ;
; 7                                            ; 103                            ;
; 8                                            ; 63                             ;
; 9                                            ; 80                             ;
; 10                                           ; 73                             ;
; 11                                           ; 168                            ;
; 12                                           ; 88                             ;
; 13                                           ; 70                             ;
; 14                                           ; 84                             ;
; 15                                           ; 98                             ;
; 16                                           ; 61                             ;
; 17                                           ; 65                             ;
; 18                                           ; 47                             ;
; 19                                           ; 35                             ;
; 20                                           ; 61                             ;
; 21                                           ; 70                             ;
; 22                                           ; 45                             ;
; 23                                           ; 29                             ;
; 24                                           ; 31                             ;
+----------------------------------------------+--------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
    Info: Processing started: Thu Feb 23 16:10:56 2006
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off clk_card_v42 -c clk_card
Info: Selected device EP1S30F780C5 for design "clk_card"
Info: Implemented Enhanced for PLL "cc_pll:pll0|altpll:altpll_component|pll"
Info: Implementing parameter values for PLL "cc_pll:pll0|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 8, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_clk2 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_clk3 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_extclk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_extclk1 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_extclk2 port
Info: Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices. 
    Info: Device EP1S10F780C5 is compatible
    Info: Device EP1S10F780C5ES is compatible
    Info: Device EP1S20F780C5 is compatible
    Info: Device EP1S25F780C5 is compatible
    Info: Device EP1S30F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
    Info: Device EP1S40F780C5 is compatible
    Info: Device EP1S40F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: No exact pin location assignment(s) for 5 pins of 114 total pins
    Info: Pin altera_reserved_tdo not assigned to an exact location on the device
    Info: Pin altera_reserved_tms not assigned to an exact location on the device
    Info: Pin altera_reserved_tck not assigned to an exact location on the device
    Info: Pin altera_reserved_tdi not assigned to an exact location on the device
    Info: Pin altera_reserved_ntrst not assigned to an exact location on the device
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: Promoted PLL clock signals
    Info: Promoted signal "cc_pll:pll0|altpll:altpll_component|_clk0" to use global clock
    Info: Promoted signal "cc_pll:pll0|altpll:altpll_component|_clk2" to use global clock
    Info: Promoted signal "cc_pll:pll0|altpll:altpll_component|_clk3" to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted some destinations of signal "fibre_rx_clkr" to use Global clock in PIN R2
    Info: Destination "sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]" may be non-global or may not use global clock
Info: Automatically promoted signal "altera_internal_jtag~TCKUTAP" to use Global clock
Info: Automatically promoted some destinations of signal "rst" to use Global clock
    Info: Destination "issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_send_state~487" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|data_reg[0]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_o[0]~742" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|data_reg[31]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|card_addr_reg[7]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|data_reg[14]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|data_reg[15]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|data_reg[23]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|parameter_id_reg[7]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|data_reg[7]" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal "sld_signaltap:auto_signaltap_0|reset_all" to use Global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~29" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.idle" to use Global clock
    Info: Destination "issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|counter:calc_counter|count[3]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|counter:calc_counter|count[2]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|counter:calc_counter|count[1]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|counter:calc_counter|count[0]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|calc_count_ena~0" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|next_state.idle~108" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|next_state.wait_for_reply~7" may be non-global or may not use global clock
Info: Automatically promoted signal "sld_hub:sld_hub_inst|CLEAR_SIGNAL~0" to use Global clock
Info: Automatically promoted signal "sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal" to use Global clock
Info: Automatically promoted signal "sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~29" to use Global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[1]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.idle" to use Global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[0]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[1]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[2]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[3]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[4]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[5]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[6]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[7]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[8]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[9]" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal "rst_n" to use Global clock
    Info: Destination "rst" may be non-global or may not use global clock
Info: Pin "rst_n" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted some destinations of signal "sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena" to use Global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[0]~961" may be non-global or may not use global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[95]~959" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[1]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|OK_TO_UPDATE_IR_Q" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[2]" may be non-global or may not use global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|comb~6" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|process2~0" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|BROADCAST_ENA~30" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Start inferring scan chains for DSP blocks
Info: Inferring scan chains for DSP blocks is complete
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Moving registers into I/O cells, LUTs, RAM blocks, and DSP blocks to improve timing and density
Info: Finished moving registers into LUTs, I/O cells, DSP blocks, and RAM blocks
Info: Finished register packing
Warning: Can't perform fitting netlist optimizations during fast fit compilation
Warning: Following nodes are assigned to locations or regions, but do not exist in design
    Warning: Node "array_id[0]" is assigned to location or region, but does not exist in design
    Warning: Node "array_id[1]" is assigned to location or region, but does not exist in design
    Warning: Node "array_id[2]" is assigned to location or region, but does not exist in design
    Warning: Node "box_id_ena" is assigned to location or region, but does not exist in design
    Warning: Node "box_id_in" is assigned to location or region, but does not exist in design
    Warning: Node "box_id_out" is assigned to location or region, but does not exist in design
    Warning: Node "card_id" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw2" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw7" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw8" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_rx_ckr" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_rx_clk" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_bisten" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_clk" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_enn" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_foto" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_rp" is assigned to location or region, but does not exist in design
    Warning: Node "inclk" is assigned to location or region, but does not exist in design
    Warning: Node "inclk0" is assigned to location or region, but does not exist in design
    Warning: Node "inclk1" is assigned to location or region, but does not exist in design
    Warning: Node "inclk10" is assigned to location or region, but does not exist in design
    Warning: Node "inclk11" is assigned to location or region, but does not exist in design
    Warning: Node "inclk15" is assigned to location or region, but does not exist in design
    Warning: Node "inclk2" is assigned to location or region, but does not exist in design
    Warning: Node "inclk3" is assigned to location or region, but does not exist in design
    Warning: Node "inclk4" is assigned to location or region, but does not exist in design
    Warning: Node "inclk5" is assigned to location or region, but does not exist in design
    Warning: Node "inclk8" is assigned to location or region, but does not exist in design
    Warning: Node "manchester_data" is assigned to location or region, but does not exist in design
    Warning: Node "manchester_sigdet" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[0]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0clk_e" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0clk_o" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[0]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1clk_e" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1clk_o" is assigned to location or region, but does not exist in design
    Warning: Node "n5vok" is assigned to location or region, but does not exist in design
    Warning: Node "psclki" is assigned to location or region, but does not exist in design
    Warning: Node "psclko" is assigned to location or region, but does not exist in design
    Warning: Node "pscsi" is assigned to location or region, but does not exist in design
    Warning: Node "pscso" is assigned to location or region, but does not exist in design
    Warning: Node "psdi" is assigned to location or region, but does not exist in design
    Warning: Node "psdo" is assigned to location or region, but does not exist in design
    Warning: Node "smb_clk" is assigned to location or region, but does not exist in design
    Warning: Node "smb_data" is assigned to location or region, but does not exist in design
    Warning: Node "smb_nalert" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[11]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[15]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[16]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[17]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[18]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[19]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_ce2" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[11]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[15]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_nbhe" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_nble" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_nce1" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_noe" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_nwe" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[11]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[15]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[16]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[17]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[18]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[19]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_ce2" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[11]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[15]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_nbhe" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_nble" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_nce1" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_noe" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_nwe" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[3]" is assigned to location or region, but does not exist in design
Warning: Can't perform fitting netlist optimizations during fast fit compilation
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 14 seconds
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Estimated most critical path is register to register delay of 3.876 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X14_Y51; Fanout = 1; REG Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|pres_state.recv~9'
    Info: 2: + IC(0.395 ns) + CELL(0.280 ns) = 0.675 ns; Loc. = LAB_X13_Y51; Fanout = 4; COMB Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|next_state.recv~4'
    Info: 3: + IC(0.285 ns) + CELL(0.183 ns) = 1.143 ns; Loc. = LAB_X13_Y51; Fanout = 1; COMB Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|rx_buf_ena~37'
    Info: 4: + IC(0.753 ns) + CELL(0.366 ns) = 2.262 ns; Loc. = LAB_X13_Y46; Fanout = 33; COMB Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|rx_buf_ena~38'
    Info: 5: + IC(0.909 ns) + CELL(0.705 ns) = 3.876 ns; Loc. = LAB_X13_Y45; Fanout = 2; REG Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[12]'
    Info: Total cell delay = 1.534 ns ( 39.58 % )
    Info: Total interconnect delay = 2.342 ns ( 60.42 % )
Info: Estimated interconnect usage is 11% of the available device resources
Info: Fitter placement operations ending: elapsed time = 145 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 44 seconds
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8] uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|HUB_TDO~379 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|HUB_TDO~376 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|HUB_TDO~378 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|HUB_TDO~377 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|HUB_TDO~380 -- routed using non-global resources
Info: Node sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|WORD_SR[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|WORD_SR[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|WORD_SR[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|WORD_SR[0] -- routed using non-global resources
Info: Node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[9] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[7] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[6] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[8] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|jtag_debug_mode -- routed using non-global resources
Info: Node sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s08:auto_generated|counter_cella0 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s08:auto_generated|counter_cella1 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s08:auto_generated|counter_cella2 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s08:auto_generated|counter_cella3 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s08:auto_generated|counter_cella4 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s08:auto_generated|counter_cella5 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s08:auto_generated|counter_cella6 -- routed using non-global resources
Warning: Following 20 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin lvds_spare has GND driving its datain port
    Info: Pin ttl_txena1 has GND driving its datain port
    Info: Pin ttl_tx2 has GND driving its datain port
    Info: Pin ttl_txena2 has GND driving its datain port
    Info: Pin ttl_tx3 has GND driving its datain port
    Info: Pin ttl_txena3 has GND driving its datain port
    Info: Pin eeprom_so has GND driving its datain port
    Info: Pin eeprom_sck has GND driving its datain port
    Info: Pin eeprom_cs has GND driving its datain port
    Info: Pin mictor_o[15] has GND driving its datain port
    Info: Pin mictor_o[14] has GND driving its datain port
    Info: Pin mictorclk_o has GND driving its datain port
    Info: Pin mictor_e[15] has GND driving its datain port
    Info: Pin mictor_e[14] has GND driving its datain port
    Info: Pin mictorclk_e has GND driving its datain port
    Info: Pin rs232_tx has GND driving its datain port
    Info: Pin fibre_rx_a_nb has GND driving its datain port
    Info: Pin fibre_rx_bisten has GND driving its datain port
    Info: Pin fibre_rx_rf has GND driving its datain port
    Info: Pin fibre_tx_sc_nd has GND driving its datain port
Info: Quartus II Fitter was successful. 0 errors, 205 warnings
    Info: Processing ended: Thu Feb 23 16:16:52 2006
    Info: Elapsed time: 00:05:56


