<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üö£ üßúüèº üë©üèª‚Äçüíº Mais uma vez sobre atrasos no c√≥digo-fonte do projeto FPGA ou uma pergunta simples para uma entrevista para um trabalho de desenvolvedor de FPGA üõ¥ ‚úä üë≤üèª</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="H√° algum tempo, durante uma discuss√£o na companhia de desenvolvedores profissionais de FPGA, surgiu uma discuss√£o sobre a aprova√ß√£o de uma entrevista....">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Mais uma vez sobre atrasos no c√≥digo-fonte do projeto FPGA ou uma pergunta simples para uma entrevista para um trabalho de desenvolvedor de FPGA</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/419875/"><img src="https://habrastorage.org/webt/z6/f-/6r/z6f-6rzaupd6oxldcxbx5dkz0ew.png"><br><br>  H√° algum tempo, durante uma discuss√£o na companhia de desenvolvedores profissionais de FPGA, surgiu uma discuss√£o sobre a aprova√ß√£o de uma entrevista.  Que perguntas s√£o feitas l√° e o que pode ser feito.  Sugeri duas perguntas: <br><br><ol><li>  D√™ um exemplo de c√≥digo s√≠ncrono sem usar atrasos, o que fornecer√° resultados diferentes ao modelar e ao trabalhar em equipamentos reais </li><li>  Corrija esse c√≥digo com atrasos. </li></ol><br>  Ap√≥s essa pergunta, iniciou-se uma animada discuss√£o, como resultado da qual decidi considerar esse assunto com mais detalhes. <br><a name="habracut"></a><br>  Eu j√° falei um pouco sobre esse assunto no <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">artigo anterior</a> .  Agora com mais detalhes.  Aqui est√° um texto de exemplo: <br><br><pre><code class="vhdl hljs"><span class="hljs-keyword"><span class="hljs-keyword">library</span></span> IEEE; <span class="hljs-keyword"><span class="hljs-keyword">use</span></span> IEEE.STD_LOGIC_1164.<span class="hljs-keyword"><span class="hljs-keyword">all</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">entity</span></span> delta_delay <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> delta_delay; <span class="hljs-keyword"><span class="hljs-keyword">architecture</span></span> delta_delay <span class="hljs-keyword"><span class="hljs-keyword">of</span></span> delta_delay <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> <span class="hljs-keyword"><span class="hljs-keyword">signal</span></span> clk1 : <span class="hljs-built_in"><span class="hljs-built_in">std_logic</span></span>:=<span class="hljs-string"><span class="hljs-string">'0'</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">signal</span></span> clk2 : <span class="hljs-built_in"><span class="hljs-built_in">std_logic</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">alias</span></span> clk3 : <span class="hljs-built_in"><span class="hljs-built_in">std_logic</span></span> <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> clk1; <span class="hljs-comment"><span class="hljs-comment">--    clk1 signal a : std_logic; signal b : std_logic; signal c : std_logic; signal d : std_logic; begin ---    --- clk1 &lt;= not clk1 after 5 ns; pr_a: process begin a &lt;= '0' after 1 ns; wait until rising_edge( clk1 ); wait until rising_edge( clk1 ); a &lt;= '1' after 1 ns; wait until rising_edge( clk1 ); wait until rising_edge( clk1 ); wait until rising_edge( clk1 ); wait until rising_edge( clk1 ); end process; ---   -    --- clk2 &lt;= clk1; --    ,        ---  1 -     --- b &lt;= a when rising_edge( clk1 ); c &lt;= b when rising_edge( clk1 ); d &lt;= b when rising_edge( clk2 ); ---  2 -     --- -- --clk2 &lt;= clk1; --b &lt;= a after 1 ns when rising_edge( clk1 ); --c &lt;= b after 1 ns when rising_edge( clk1 ); --d &lt;= b after 1 ns when rising_edge( clk2 ); ---  3 -          alias --- --b &lt;= a when rising_edge( clk1 ); --c &lt;= b when rising_edge( clk1 ); --d &lt;= b when rising_edge( clk3 ); end delta_delay;</span></span></code> </pre> <br>  Para simplificar, todo o c√≥digo √© colocado em um componente. <br><br>  Os sinais <b>clk1</b> e <b>a</b> s√£o sinais de exposi√ß√£o de teste.  <b>clk1</b> √© uma frequ√™ncia de clock de 100 MHz, o sinal <b>a</b> mant√©m dois ciclos de clock em 0 e quatro ciclos de clock em 1. O sinal <b>a</b> √© gerado com um atraso de 1 nc em rela√ß√£o √† borda ascendente de <b>clk1</b> .  Esses dois sinais s√£o suficientes para descrever o problema. <br><br>  Diferentes op√ß√µes de c√≥digo sintetizado podem ser descomentadas e modeladas. <br>  Considere a primeira op√ß√£o, este √© um c√≥digo sintetizado sem demora e usando a reatribui√ß√£o da frequ√™ncia do rel√≥gio. <br><br>  Aqui est√£o os resultados da simula√ß√£o para a op√ß√£o 1: <br><br><img src="https://habrastorage.org/webt/34/ew/l_/34ewl_wuqjudvf6ehn6gw5cf164.png"><br><br>  O diagrama mostra visualmente que os sinais de rel√≥gio <b>clk1</b> e <b>clk2</b> coincidem, mas na verdade <b>clk2 √©</b> atrasado em rela√ß√£o a <b>clk1</b> pelo valor do atraso delta.  O sinal <b>c</b> atrasa o sinal <b>b</b> em um ciclo de rel√≥gio.  Isto est√° correto.  Mas o sinal <b>d</b> deve coincidir com o sinal <b>c</b> , mas isso n√£o acontece.  Funciona mais cedo. <br><br>  Vamos lembrar o que √© o atraso delta.  Esse √© um conceito fundamental, baseado no trabalho de simuladores de eventos, que usamos ao modelar circuitos l√≥gicos. <br><br>  O simulador tem o conceito de tempo do modelo.  Todos os eventos no sistema s√£o anexados a esse tempo de modelo.  Vejamos a forma√ß√£o da frequ√™ncia do rel√≥gio: <br><br><pre> <code class="vhdl hljs">clk1 &lt;= <span class="hljs-keyword"><span class="hljs-keyword">not</span></span> clk1 <span class="hljs-keyword"><span class="hljs-keyword">after</span></span> <span class="hljs-number"><span class="hljs-number">5</span></span> ns;</code> </pre> <br>  Suponha que agora estamos modelando apenas <b>clk1</b> , n√£o h√° outros sinais. <br>  No momento inicial, <b>clk1</b> √© 0, √© definido quando o sinal √© declarado.  O simulador v√™ um requisito para inverter o sinal.  A palavra-chave after fornece instru√ß√µes para atribuir um novo valor em 5 ns em rela√ß√£o ao tempo atual do modelo.  O simulador v√™ isso e observa que, no tempo 5 ns, o valor de <b>clk1</b> ser√° 1. Embora esse seja um futuro modelo, pela maneira como ainda pode mudar.  Em seguida, o simulador verifica os sinais restantes.  O simulador ver√° que, para um dado momento no tempo do modelo, tudo est√° pronto e ele pode calcular o pr√≥ximo momento.  Surge a pergunta - qual √© o pr√≥ximo momento?  Em princ√≠pio, s√£o poss√≠veis diferentes op√ß√µes.  Por exemplo, o Simulink possui um modo de afina√ß√£o fixa.  Nesse caso, o tempo do modelo ser√° incrementado em alguma quantia e os c√°lculos continuar√£o. <br><br>  Os sistemas de simula√ß√£o de circuitos digitais s√£o diferentes.  Eles passam para o pr√≥ximo evento, que eles j√° colocaram no futuro em seu eixo de tempo do modelo.  Nesse caso, ser√£o 5 ns.  O simulador ver√° que <b>clk1</b> mudou e calcular√° um novo valor para ele; ser√° 0, que tamb√©m ser√° colocado com um atraso de 5 ns no eixo do tempo.  I.e.  ser√° 10 ns.  E assim o processo continuar√° at√© que o tempo de simula√ß√£o especificado termine. <br><br>  Agora vamos adicionar os sinais <b>a</b> e <b>b</b> . <br><br>  O sinal <b>a</b> √© atribu√≠do no processo.  Para o sinal <b>b</b> , a constru√ß√£o condicional quando √© usada;  A fun√ß√£o rising_edge ( <b>clk1</b> ) analisa <b>clk1</b> e retorna <b>true</b> quando a frente √© fixa, ou seja,  o valor anterior √© 0 e o valor atual √© 1. <br><br>  No tempo do modelo 5 ns, o <b>clk1</b> ser√° alterado.  Ele se tornar√° igual a 1 e, no momento de 10 ns, ser√° criado um evento para defini-lo como 0. Mas isso √© mais tarde.  Enquanto ainda estamos no momento de 5 ns e continuamos os c√°lculos.  O simulador vai para a linha <pre> <code class="vhdl hljs">b&lt;=a <span class="hljs-keyword"><span class="hljs-keyword">when</span></span> rising_edge(clk1);</code> </pre>  Como existe uma fun√ß√£o que depende de <b>clk1,</b> o simulador calcular√° o valor da fun√ß√£o, veja se ela retorna verdadeira e atribui <pre> <code class="vhdl hljs">b&lt;=a;</code> </pre> <br><br>  Aqui come√ßa a parte mais interessante - quando √© necess√°rio alterar o valor de <b>b</b> .  Parece necess√°rio mudar isso agora, neste momento.  Mas temos processos paralelos.  Talvez ainda precisemos do valor de <b>b</b> para calcular outros sinais.  E aqui vem o conceito de atraso delta.  Este √© o valor m√≠nimo pelo qual o tempo do modelo muda.  Este valor nem sequer tem a dimens√£o do tempo.  Este √© apenas um delta.  Mas pode haver muitos deles.  E tanto que o simulador simplesmente p√°ra por engano ou congela. <br>  Portanto, um novo valor de <b>b</b> ser√° definido para o momento 5 ns + 1 (1 √© o primeiro atraso delta).  O simulador ver√° que j√° n√£o h√° nada para calcular para o momento 5 ns e passar√° para o pr√≥ximo momento, e ser√° 5 ns + 1;  Neste momento, rising_edge (ckl1) n√£o funciona.  E o valor de b ser√° definido como 1. Depois disso, o simulador passar√° para o momento 10 nc. <br><br>  Agora vamos adicionar os sinais <b>c</b> , <b>d</b> e ver por que eles s√£o diferentes. <br>  √â melhor considerar o momento do tempo do modelo 25 ns, levando em considera√ß√£o os atrasos delta <br><br><table><tbody><tr><th>  delta </th><th>  clk1 </th><th>  clk2 </th><th>  re (clk1) </th><th>  re (clk2) </th><th>  b </th><th>  c </th><th>  d </th></tr><tr><th>  0 0 </th><th>  1 </th><th>  0 0 </th><th>  verdade </th><th>  falsa </th><th>  0 0 </th><th>  0 0 </th><th>  0 0 </th></tr><tr><th>  1 </th><th>  1 </th><th>  1 </th><th>  falsa </th><th>  verdade </th><th>  1 </th><th>  0 0 </th><th>  0 0 </th></tr><tr><th>  2 </th><th>  1 </th><th>  0 0 </th><th>  falsa </th><th>  falsa </th><th>  1 </th><th>  0 0 </th><th>  1 </th></tr></tbody></table><br>  Nota: re - rising_edge <br><br>  A tabela mostra que, no momento em que a fun√ß√£o rising_edge ( <b>clk2</b> ) √© acionada, o valor de <b>b</b> j√° <b>√©</b> 1. E, portanto, ser√° atribu√≠do ao sinal <b>d</b> . <br><br>  Com base no senso comum, esse n√£o √© o comportamento que esper√°vamos do c√≥digo.  Afinal, simplesmente reatribu√≠mos o sinal <b>clk1</b> a <b>clk2</b> e esperamos que os sinais <b>c</b> e <b>d</b> fossem os mesmos.  Mas seguindo a l√≥gica do simulador, n√£o √© assim.  Este √© um recurso <b>PRINCIPAL</b> .  √â claro que esse recurso deve ser conhecido pelos desenvolvedores de projetos FPGA e, portanto, essa √© uma pergunta boa e necess√°ria para uma entrevista. <br><br>  O que acontecer√° durante a s√≠ntese?  Mas o sintetizador seguir√° o senso comum, far√° dos sinais <b>clk2</b> e <b>clk1</b> um sinal e, portanto, <b>c</b> e <b>d</b> tamb√©m ser√£o os mesmos.  E com certas configura√ß√µes de sintetizador, elas tamb√©m ser√£o combinadas em um sinal. <br><br>  Este √© apenas o caso quando a modelagem e o trabalho em equipamentos reais levar√£o a resultados diferentes.  Quero observar que a raz√£o para os diferentes resultados √© a l√≥gica diferente do simulador e sintetizador.  Essa √© uma diferen√ßa B√ÅSICA.  Isso n√£o tem nada a ver com restri√ß√µes de tempo.  E se o seu projeto no modelo e no ferro mostra resultados diferentes, verifique, talvez um design como esse apareceu l√° <br><br><pre> <code class="vhdl hljs">clk2 &lt;= clk1</code> </pre> <br>  Agora, a segunda pergunta √© corrigir esse c√≥digo com atrasos. <br>  Esta √© a op√ß√£o 2. Pode ser descomentada e modelada. <br>  Aqui est√° o resultado. <br><br><img src="https://habrastorage.org/webt/vu/4z/t0/vu4zt0pe3gxnpav3vje3kwoi_ye.png"><br><br>  O resultado est√° correto.  O que aconteceu?  Vamos fazer uma mesa novamente por um intervalo de 25 - 36 ns <br><table><tbody><tr><th>  tempo </th><th>  delta </th><th>  clk1 </th><th>  clk2 </th><th>  re (clk1) </th><th>  re (clk2) </th><th>  b </th><th>  c </th><th>  d </th></tr><tr><th>  25 </th><th>  0 0 </th><th>  1 </th><th>  0 0 </th><th>  verdade </th><th>  falsa </th><th>  0 0 </th><th>  0 0 </th><th>  0 0 </th></tr><tr><th>  25 </th><th>  1 </th><th>  1 </th><th>  1 </th><th>  falsa </th><th>  verdade </th><th>  0 0 </th><th>  0 0 </th><th>  0 0 </th></tr><tr><th>  26 </th><th>  0 0 </th><th>  1 </th><th>  1 </th><th>  falsa </th><th>  falsa </th><th>  1 </th><th>  0 0 </th><th>  0 0 </th></tr><tr><th>  35 </th><th>  0 0 </th><th>  1 </th><th>  0 0 </th><th>  verdade </th><th>  falsa </th><th>  1 </th><th>  0 0 </th><th>  0 0 </th></tr><tr><th>  35 </th><th>  1 </th><th>  1 </th><th>  1 </th><th>  falsa </th><th>  verdade </th><th>  1 </th><th>  0 0 </th><th>  0 0 </th></tr><tr><th>  36. </th><th>  0 0 </th><th>  1 </th><th>  1 </th><th>  falsa </th><th>  falsa </th><th>  1 </th><th>  1 </th><th>  1 </th></tr></tbody></table><br>  Pode-se observar que o valor de <b>b</b> n√£o muda nos momentos das frentes <b>clk1</b> , <b>clk2</b> .  Um atraso de 1 ns leva o momento em que o sinal muda al√©m da zona de resposta da borda.  Este c√≥digo est√° se aproximando da realidade.  Em um circuito real, h√° algum tempo para o gatilho disparar e para o sinal se propagar.  Esse tempo deve ser menor que o per√≠odo da frequ√™ncia do rel√≥gio; de fato, √© isso que o rastreador faz e √© o que a an√°lise de tempo verifica. <br><br>  A causa do erro √© a reatribui√ß√£o do sinal do rel√≥gio pela atribui√ß√£o usual na qual um atraso delta aparece.  No entanto, a linguagem VHDL possui uma constru√ß√£o de alias.  Isso permite que voc√™ obtenha um nome diferente para o sinal.  Aqui est√° o an√∫ncio: <br><br><pre> <code class="vhdl hljs"><span class="hljs-keyword"><span class="hljs-keyword">alias</span></span> clk3 : <span class="hljs-built_in"><span class="hljs-built_in">std_logic</span></span> <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> clk1;</code> </pre> <br>  No texto de exemplo, voc√™ pode descomentar a op√ß√£o 3 - ela funcionar√° corretamente. <br><br>  Este exemplo est√° escrito em VHDL.  Talvez este seja o problema apenas dessa linguagem?  Mas aqui est√£o as mesmas op√ß√µes no Verilog. <br><br><div class="spoiler">  <b class="spoiler_title">Texto oculto</b> <div class="spoiler_text"><pre> <code class="hljs delphi">`timescale <span class="hljs-number"><span class="hljs-number">1</span></span> ns / <span class="hljs-number"><span class="hljs-number">1</span></span> ps module delta_delay_2 (); reg clk1 = <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b0; reg clk2; wire clk3; reg a = 1'</span></span>b0; reg b; reg c; reg d; initial <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> forever clk1 = <span class="hljs-string"><span class="hljs-string">#5</span></span> ~clk1; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> initial <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">repeat</span></span>(<span class="hljs-number"><span class="hljs-number">10</span></span>) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-string"><span class="hljs-string">#20</span></span> a = <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b1; #60 a = 1'</span></span>b0; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-comment"><span class="hljs-comment">//   -    --- always @(clk1) clk2 &lt;= clk1; //  1 -     always @(posedge clk2) d &lt;= b; always @(posedge clk1) begin c &lt;= b; b &lt;= a; end //  2 -     //always @(posedge clk1) b = #1 a; // //always @(posedge clk1) c = #1 b; // //always @(posedge clk2) d = #1 b; //  3 -     //      assign //assign clk3 = clk1; // //always @(posedge clk3) d &lt;= b; // //always @(posedge clk1) //begin // c &lt;= b; // b &lt;= a; //end endmodule</span></span></code> </pre><br><br></div></div><br><ul><li>  Op√ß√£o 1 - sem demora.  N√£o funciona corretamente. </li><li>  Op√ß√£o 2 - com atrasos.  Funciona corretamente. </li><li>  Op√ß√£o 3 - reatribui√ß√£o por fio.  Funciona corretamente. </li></ul><br>  Verilog tem o conceito de reg e wire.  Nesse caso, a reatribui√ß√£o do sinal do rel√≥gio atrav√©s do fio parece mais natural.  Isso √© an√°logo a uma atribui√ß√£o de alias no VHDL.  Isso alivia um pouco a tens√£o do problema, mas voc√™ ainda precisa saber disso. <br>  A Verilog tamb√©m tem o conceito de atribui√ß√£o de bloqueio e n√£o-bloqueio.  A atribui√ß√£o de sinal <b>bec</b> pode ser escrita de outra maneira: <br><br><pre> <code class="hljs pgsql"><span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @(posedge clk1) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> c = b; b = a; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span></code> </pre><br>  E voc√™ pode fazer isso: <br><br><pre> <code class="hljs pgsql"><span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @(posedge clk1) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> b = a; c = b; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span></code> </pre><br>  Dependendo da ordem das linhas, o resultado ser√° diferente. <br><br>  Voltando ao t√≥pico da entrevista, quero enfatizar mais uma vez que essas perguntas s√£o para entender a ess√™ncia do problema.  E a partir da compreens√£o do problema, pode-se tirar v√°rias conclus√µes, por exemplo, qual estilo de c√≥digo usar.  Pessoalmente, eu sempre uso a atribui√ß√£o de atraso. <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Arquivos de amostra est√£o dispon√≠veis aqui.</a> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt419875/">https://habr.com/ru/post/pt419875/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt419865/index.html">Como escrever acidentalmente uma GUI da Web para o Haproxy</a></li>
<li><a href="../pt419867/index.html">Mais seis mitos sobre o blockchain, onde ainda ser√° aplicado</a></li>
<li><a href="../pt419869/index.html">A revolu√ß√£o da IA ‚Äã‚Äãn√£o ser√° feita por dr√≥ides, mas por torradeiras</a></li>
<li><a href="../pt419871/index.html">Como o Google est√° tentando desenvolver um mecanismo de pesquisa censurado para a China</a></li>
<li><a href="../pt419873/index.html">Testar apenas atrav√©s de m√©todos p√∫blicos √© ruim</a></li>
<li><a href="../pt419877/index.html">Como inventamos a ‚Äúcasa inteligente‚Äù novamente</a></li>
<li><a href="../pt419879/index.html">PWA √© f√°cil. Ol√° joomla</a></li>
<li><a href="../pt419883/index.html">Obtenha a diferen√ßa entre arquivos bin√°rios usando vcdiff</a></li>
<li><a href="../pt419885/index.html">Tradu√ß√£o do livro de Andrew Un, Passion for Machine Learning, Cap√≠tulos 15-19</a></li>
<li><a href="../pt419893/index.html">Como fazer pesquisas de usu√°rios no Github usando o VanillaJS</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>