INFO: [VRFC 10-163] Analyzing VHDL file "/home/aelysium/OneDrive/Polimi/3o_anno/reti_logiche/progetto/progetto_rl/progetto_rl.srcs/sim_1/new/tb_1.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'tb_1'
