TimeQuest Timing Analyzer report for Traffic_Light
Sat Oct  6 20:12:49 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Traffic_Light                                      ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 284.25 MHz ; 284.25 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.518 ; -43.515       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -42.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                            ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.518 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.561      ;
; -2.447 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.490      ;
; -2.376 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.419      ;
; -2.305 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.348      ;
; -2.297 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.340      ;
; -2.260 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.303      ;
; -2.234 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.277      ;
; -2.226 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.269      ;
; -2.189 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.232      ;
; -2.185 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.228      ;
; -2.155 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.198      ;
; -2.118 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.161      ;
; -2.114 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.157      ;
; -2.084 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.127      ;
; -2.083 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.126      ;
; -2.075 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.118      ;
; -2.047 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.090      ;
; -2.043 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.086      ;
; -2.013 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.056      ;
; -2.012 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.055      ;
; -2.004 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.047      ;
; -1.976 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.019      ;
; -1.972 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.015      ;
; -1.964 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.007      ; 3.007      ;
; -1.941 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.984      ;
; -1.933 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.976      ;
; -1.901 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.944      ;
; -1.893 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.936      ;
; -1.870 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.913      ;
; -1.862 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.905      ;
; -1.854 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.897      ;
; -1.851 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.894      ;
; -1.824 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.867      ;
; -1.822 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.865      ;
; -1.817 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.860      ;
; -1.799 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.842      ;
; -1.791 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.834      ;
; -1.783 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.826      ;
; -1.780 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.823      ;
; -1.753 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.796      ;
; -1.751 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.794      ;
; -1.746 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.789      ;
; -1.742 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.785      ;
; -1.720 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[15] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.763      ;
; -1.712 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.755      ;
; -1.710 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.753      ;
; -1.709 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.752      ;
; -1.683 ; register_n_bits:Rcktimer|currentState[9]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.726      ;
; -1.682 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.725      ;
; -1.680 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.723      ;
; -1.675 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.718      ;
; -1.671 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.714      ;
; -1.649 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[14] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.692      ;
; -1.641 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.684      ;
; -1.640 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.683      ;
; -1.639 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.682      ;
; -1.638 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.681      ;
; -1.612 ; register_n_bits:Rcktimer|currentState[9]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.655      ;
; -1.611 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.654      ;
; -1.604 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.647      ;
; -1.600 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.643      ;
; -1.578 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[13] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.621      ;
; -1.573 ; register_n_bits:Rcktimer|currentState[10] ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.616      ;
; -1.570 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.613      ;
; -1.569 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.612      ;
; -1.568 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.611      ;
; -1.567 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.610      ;
; -1.541 ; register_n_bits:Rcktimer|currentState[9]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.584      ;
; -1.540 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.583      ;
; -1.533 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.576      ;
; -1.529 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.572      ;
; -1.521 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.564      ;
; -1.502 ; register_n_bits:Rcktimer|currentState[10] ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.545      ;
; -1.499 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[15] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.542      ;
; -1.498 ; register_n_bits:Rcktimer|currentState[11] ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.541      ;
; -1.498 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.541      ;
; -1.497 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.540      ;
; -1.470 ; register_n_bits:Rcktimer|currentState[9]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.513      ;
; -1.462 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[15] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.505      ;
; -1.458 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.501      ;
; -1.450 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.493      ;
; -1.449 ; register_n_bits:Rcktimer|currentState[12] ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.492      ;
; -1.439 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[12] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.475      ;
; -1.431 ; register_n_bits:Rcktimer|currentState[10] ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.474      ;
; -1.428 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[14] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.471      ;
; -1.427 ; register_n_bits:Rcktimer|currentState[11] ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.470      ;
; -1.427 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.470      ;
; -1.426 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.469      ;
; -1.408 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.451      ;
; -1.399 ; register_n_bits:Rcktimer|currentState[9]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.442      ;
; -1.391 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[14] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.434      ;
; -1.387 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[15] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.430      ;
; -1.381 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.424      ;
; -1.379 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.422      ;
; -1.378 ; register_n_bits:Rcktimer|currentState[12] ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.421      ;
; -1.368 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[11] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.404      ;
; -1.360 ; register_n_bits:Rcktimer|currentState[10] ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.403      ;
; -1.357 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[13] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.400      ;
; -1.356 ; register_n_bits:Rcktimer|currentState[11] ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.399      ;
; -1.356 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.399      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                            ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register_n_bits:Rtime|currentState[0]     ; register_n_bits:Rtime|currentState[0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register_n_bits:RP|currentState[0]        ; register_n_bits:RP|currentState[0]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; register_n_bits:Rtime|currentState[7]     ; register_n_bits:Rtime|currentState[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.796      ;
; 0.795 ; register_n_bits:Rtime|currentState[2]     ; register_n_bits:Rtime|currentState[2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.797 ; register_n_bits:Rcktimer|currentState[13] ; register_n_bits:Rcktimer|currentState[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.063      ;
; 0.799 ; register_n_bits:Rtime|currentState[0]     ; register_n_bits:Rtime|currentState[1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.801 ; register_n_bits:Rtime|currentState[3]     ; register_n_bits:Rtime|currentState[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; register_n_bits:Rtime|currentState[5]     ; register_n_bits:Rtime|currentState[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; register_n_bits:Rcktimer|currentState[11] ; register_n_bits:Rcktimer|currentState[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.073      ;
; 0.808 ; register_n_bits:Rcktimer|currentState[14] ; register_n_bits:Rcktimer|currentState[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; register_n_bits:Rcktimer|currentState[22] ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; register_n_bits:Rcktimer|currentState[10] ; register_n_bits:Rcktimer|currentState[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; register_n_bits:Rcktimer|currentState[12] ; register_n_bits:Rcktimer|currentState[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; register_n_bits:Rcktimer|currentState[15] ; register_n_bits:Rcktimer|currentState[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; register_n_bits:Rcktimer|currentState[17] ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; register_n_bits:Rcktimer|currentState[20] ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; register_n_bits:Rcktimer|currentState[24] ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.834 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.100      ;
; 0.838 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; register_n_bits:Rtime|currentState[4]     ; register_n_bits:Rtime|currentState[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; register_n_bits:Rtime|currentState[6]     ; register_n_bits:Rtime|currentState[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; register_n_bits:Rcktimer|currentState[16] ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; register_n_bits:Rcktimer|currentState[21] ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; register_n_bits:Rcktimer|currentState[18] ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; register_n_bits:Rcktimer|currentState[23] ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.109      ;
; 0.845 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; register_n_bits:Rcktimer|currentState[9]  ; register_n_bits:Rcktimer|currentState[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; register_n_bits:Rcktimer|currentState[19] ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; register_n_bits:Rcktimer|currentState[25] ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 1.016 ; register_n_bits:Rtime|currentState[1]     ; register_n_bits:Rtime|currentState[1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.282      ;
; 1.024 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.290      ;
; 1.178 ; register_n_bits:Rtime|currentState[2]     ; register_n_bits:Rtime|currentState[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.444      ;
; 1.180 ; register_n_bits:Rcktimer|currentState[13] ; register_n_bits:Rcktimer|currentState[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.446      ;
; 1.182 ; register_n_bits:Rtime|currentState[0]     ; register_n_bits:Rtime|currentState[2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.448      ;
; 1.184 ; register_n_bits:Rtime|currentState[3]     ; register_n_bits:Rtime|currentState[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; register_n_bits:Rtime|currentState[5]     ; register_n_bits:Rtime|currentState[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.187 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.453      ;
; 1.188 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; register_n_bits:Rcktimer|currentState[11] ; register_n_bits:Rcktimer|currentState[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.190 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.456      ;
; 1.191 ; register_n_bits:Rcktimer|currentState[14] ; register_n_bits:Rcktimer|currentState[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.457      ;
; 1.192 ; register_n_bits:Rcktimer|currentState[22] ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; register_n_bits:Rcktimer|currentState[10] ; register_n_bits:Rcktimer|currentState[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.196 ; register_n_bits:Rcktimer|currentState[15] ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; register_n_bits:Rcktimer|currentState[17] ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; register_n_bits:Rcktimer|currentState[24] ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.220 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.486      ;
; 1.224 ; register_n_bits:Rtime|currentState[6]     ; register_n_bits:Rtime|currentState[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; register_n_bits:Rtime|currentState[4]     ; register_n_bits:Rtime|currentState[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; register_n_bits:Rcktimer|currentState[21] ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.493      ;
; 1.227 ; register_n_bits:Rcktimer|currentState[16] ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; register_n_bits:Rcktimer|currentState[23] ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; register_n_bits:Rcktimer|currentState[18] ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.229 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.495      ;
; 1.231 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; register_n_bits:Rcktimer|currentState[9]  ; register_n_bits:Rcktimer|currentState[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; register_n_bits:Rcktimer|currentState[19] ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.249 ; register_n_bits:Rtime|currentState[2]     ; register_n_bits:Rtime|currentState[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.515      ;
; 1.251 ; register_n_bits:Rcktimer|currentState[13] ; register_n_bits:Rcktimer|currentState[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.517      ;
; 1.253 ; register_n_bits:Rtime|currentState[0]     ; register_n_bits:Rtime|currentState[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.519      ;
; 1.255 ; register_n_bits:Rtime|currentState[3]     ; register_n_bits:Rtime|currentState[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; register_n_bits:Rtime|currentState[5]     ; register_n_bits:Rtime|currentState[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.522      ;
; 1.258 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.524      ;
; 1.259 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.525      ;
; 1.261 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.527      ;
; 1.262 ; register_n_bits:Rcktimer|currentState[14] ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.528      ;
; 1.263 ; register_n_bits:Rcktimer|currentState[22] ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; register_n_bits:Rcktimer|currentState[10] ; register_n_bits:Rcktimer|currentState[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.530      ;
; 1.267 ; register_n_bits:Rcktimer|currentState[15] ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; register_n_bits:Rcktimer|currentState[17] ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.534      ;
; 1.277 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.543      ;
; 1.279 ; register_n_bits:Rcktimer|currentState[12] ; register_n_bits:Rcktimer|currentState[13] ; clock        ; clock       ; 0.000        ; 0.007      ; 1.552      ;
; 1.289 ; register_n_bits:Rcktimer|currentState[20] ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.555      ;
; 1.295 ; register_n_bits:Rtime|currentState[4]     ; register_n_bits:Rtime|currentState[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; register_n_bits:Rcktimer|currentState[21] ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.564      ;
; 1.298 ; register_n_bits:Rcktimer|currentState[16] ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; register_n_bits:Rcktimer|currentState[23] ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.299 ; register_n_bits:Rcktimer|currentState[18] ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.300 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.566      ;
; 1.302 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; register_n_bits:Rcktimer|currentState[9]  ; register_n_bits:Rcktimer|currentState[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.320 ; register_n_bits:Rtime|currentState[2]     ; register_n_bits:Rtime|currentState[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.586      ;
; 1.322 ; register_n_bits:Rcktimer|currentState[13] ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.588      ;
; 1.324 ; register_n_bits:Rtime|currentState[0]     ; register_n_bits:Rtime|currentState[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.590      ;
; 1.326 ; register_n_bits:Rtime|currentState[3]     ; register_n_bits:Rtime|currentState[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.592      ;
; 1.328 ; register_n_bits:Rcktimer|currentState[11] ; register_n_bits:Rcktimer|currentState[13] ; clock        ; clock       ; 0.000        ; 0.007      ; 1.601      ;
; 1.329 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.595      ;
; 1.330 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.596      ;
; 1.332 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.598      ;
; 1.333 ; register_n_bits:Rcktimer|currentState[14] ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.599      ;
; 1.334 ; register_n_bits:Rcktimer|currentState[22] ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.600      ;
; 1.338 ; register_n_bits:Rcktimer|currentState[15] ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.604      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:REW|currentState[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:REW|currentState[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:REW|currentState[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:REW|currentState[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:REW|currentState[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:REW|currentState[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:RNS|currentState[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:RNS|currentState[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:RNS|currentState[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:RNS|currentState[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:RNS|currentState[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:RNS|currentState[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:RP|currentState[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:RP|currentState[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rtime|currentState[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rtime|currentState[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rtime|currentState[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rtime|currentState[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rtime|currentState[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rtime|currentState[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rtime|currentState[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rtime|currentState[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rtime|currentState[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rtime|currentState[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rtime|currentState[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rtime|currentState[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rtime|currentState[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rtime|currentState[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rtime|currentState[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rtime|currentState[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; REW|currentState[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; REW|currentState[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; REW|currentState[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; REW|currentState[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; REW|currentState[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; REW|currentState[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; RNS|currentState[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; RNS|currentState[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; RNS|currentState[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; RNS|currentState[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; RNS|currentState[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; RNS|currentState[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; RP|currentState[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; RP|currentState[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Rcktimer|currentState[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Rcktimer|currentState[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Rcktimer|currentState[10]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cMuxEW[*]  ; clock      ; 3.303 ; 3.303 ; Rise       ; clock           ;
;  cMuxEW[0] ; clock      ; 3.303 ; 3.303 ; Rise       ; clock           ;
;  cMuxEW[1] ; clock      ; 3.183 ; 3.183 ; Rise       ; clock           ;
; cMuxNS[*]  ; clock      ; 3.370 ; 3.370 ; Rise       ; clock           ;
;  cMuxNS[0] ; clock      ; 3.280 ; 3.280 ; Rise       ; clock           ;
;  cMuxNS[1] ; clock      ; 3.370 ; 3.370 ; Rise       ; clock           ;
; cMuxP[*]   ; clock      ; 3.125 ; 3.125 ; Rise       ; clock           ;
;  cMuxP[0]  ; clock      ; 3.125 ; 3.125 ; Rise       ; clock           ;
; eEW        ; clock      ; 3.532 ; 3.532 ; Rise       ; clock           ;
; eNS        ; clock      ; 3.548 ; 3.548 ; Rise       ; clock           ;
; eP         ; clock      ; 3.411 ; 3.411 ; Rise       ; clock           ;
; ecktimer   ; clock      ; 3.742 ; 3.742 ; Rise       ; clock           ;
; etime      ; clock      ; 3.774 ; 3.774 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; cMuxEW[*]  ; clock      ; -2.949 ; -2.949 ; Rise       ; clock           ;
;  cMuxEW[0] ; clock      ; -3.072 ; -3.072 ; Rise       ; clock           ;
;  cMuxEW[1] ; clock      ; -2.949 ; -2.949 ; Rise       ; clock           ;
; cMuxNS[*]  ; clock      ; -3.049 ; -3.049 ; Rise       ; clock           ;
;  cMuxNS[0] ; clock      ; -3.049 ; -3.049 ; Rise       ; clock           ;
;  cMuxNS[1] ; clock      ; -3.137 ; -3.137 ; Rise       ; clock           ;
; cMuxP[*]   ; clock      ; -2.895 ; -2.895 ; Rise       ; clock           ;
;  cMuxP[0]  ; clock      ; -2.895 ; -2.895 ; Rise       ; clock           ;
; eEW        ; clock      ; -3.302 ; -3.302 ; Rise       ; clock           ;
; eNS        ; clock      ; -3.318 ; -3.318 ; Rise       ; clock           ;
; eP         ; clock      ; -3.181 ; -3.181 ; Rise       ; clock           ;
; ecktimer   ; clock      ; -2.847 ; -2.847 ; Rise       ; clock           ;
; etime      ; clock      ; -3.134 ; -3.134 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EW[*]     ; clock      ; 6.393 ; 6.393 ; Rise       ; clock           ;
;  EW[0]    ; clock      ; 6.349 ; 6.349 ; Rise       ; clock           ;
;  EW[1]    ; clock      ; 6.393 ; 6.393 ; Rise       ; clock           ;
;  EW[2]    ; clock      ; 6.390 ; 6.390 ; Rise       ; clock           ;
; NS[*]     ; clock      ; 6.590 ; 6.590 ; Rise       ; clock           ;
;  NS[0]    ; clock      ; 6.343 ; 6.343 ; Rise       ; clock           ;
;  NS[1]    ; clock      ; 6.590 ; 6.590 ; Rise       ; clock           ;
;  NS[2]    ; clock      ; 6.345 ; 6.345 ; Rise       ; clock           ;
; P[*]      ; clock      ; 6.334 ; 6.334 ; Rise       ; clock           ;
;  P[0]     ; clock      ; 6.334 ; 6.334 ; Rise       ; clock           ;
; s1        ; clock      ; 9.156 ; 9.156 ; Rise       ; clock           ;
; s45       ; clock      ; 7.994 ; 7.994 ; Rise       ; clock           ;
; s50       ; clock      ; 8.351 ; 8.351 ; Rise       ; clock           ;
; s55       ; clock      ; 8.116 ; 8.116 ; Rise       ; clock           ;
; s100      ; clock      ; 7.732 ; 7.732 ; Rise       ; clock           ;
; s105      ; clock      ; 7.790 ; 7.790 ; Rise       ; clock           ;
; s110      ; clock      ; 7.711 ; 7.711 ; Rise       ; clock           ;
; s135      ; clock      ; 8.278 ; 8.278 ; Rise       ; clock           ;
; s140      ; clock      ; 8.136 ; 8.136 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EW[*]     ; clock      ; 6.349 ; 6.349 ; Rise       ; clock           ;
;  EW[0]    ; clock      ; 6.349 ; 6.349 ; Rise       ; clock           ;
;  EW[1]    ; clock      ; 6.393 ; 6.393 ; Rise       ; clock           ;
;  EW[2]    ; clock      ; 6.390 ; 6.390 ; Rise       ; clock           ;
; NS[*]     ; clock      ; 6.343 ; 6.343 ; Rise       ; clock           ;
;  NS[0]    ; clock      ; 6.343 ; 6.343 ; Rise       ; clock           ;
;  NS[1]    ; clock      ; 6.590 ; 6.590 ; Rise       ; clock           ;
;  NS[2]    ; clock      ; 6.345 ; 6.345 ; Rise       ; clock           ;
; P[*]      ; clock      ; 6.334 ; 6.334 ; Rise       ; clock           ;
;  P[0]     ; clock      ; 6.334 ; 6.334 ; Rise       ; clock           ;
; s1        ; clock      ; 7.101 ; 7.101 ; Rise       ; clock           ;
; s45       ; clock      ; 7.136 ; 7.136 ; Rise       ; clock           ;
; s50       ; clock      ; 7.162 ; 7.162 ; Rise       ; clock           ;
; s55       ; clock      ; 6.974 ; 6.974 ; Rise       ; clock           ;
; s100      ; clock      ; 6.918 ; 6.918 ; Rise       ; clock           ;
; s105      ; clock      ; 7.024 ; 7.024 ; Rise       ; clock           ;
; s110      ; clock      ; 6.889 ; 6.889 ; Rise       ; clock           ;
; s135      ; clock      ; 7.023 ; 7.023 ; Rise       ; clock           ;
; s140      ; clock      ; 6.887 ; 6.887 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -0.685 ; -5.993        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -42.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                            ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.685 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.723      ;
; -0.650 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.688      ;
; -0.615 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.653      ;
; -0.588 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.626      ;
; -0.580 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.618      ;
; -0.565 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.603      ;
; -0.553 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.591      ;
; -0.545 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.583      ;
; -0.531 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.569      ;
; -0.530 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.568      ;
; -0.518 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.556      ;
; -0.496 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.534      ;
; -0.495 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.533      ;
; -0.483 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.521      ;
; -0.479 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.517      ;
; -0.461 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.499      ;
; -0.460 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.498      ;
; -0.451 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.489      ;
; -0.448 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.486      ;
; -0.444 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.482      ;
; -0.426 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.464      ;
; -0.425 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.463      ;
; -0.416 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.454      ;
; -0.409 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.447      ;
; -0.406 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.444      ;
; -0.391 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.429      ;
; -0.381 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.419      ;
; -0.374 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.412      ;
; -0.371 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.409      ;
; -0.354 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.392      ;
; -0.354 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.392      ;
; -0.346 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.384      ;
; -0.339 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.377      ;
; -0.338 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.376      ;
; -0.336 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.374      ;
; -0.331 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.369      ;
; -0.319 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.357      ;
; -0.319 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.357      ;
; -0.311 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.349      ;
; -0.303 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.341      ;
; -0.301 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.339      ;
; -0.297 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.335      ;
; -0.296 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.334      ;
; -0.285 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.323      ;
; -0.284 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.322      ;
; -0.284 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.322      ;
; -0.276 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[15] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.314      ;
; -0.268 ; register_n_bits:Rcktimer|currentState[9]  ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.306      ;
; -0.268 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.306      ;
; -0.266 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.304      ;
; -0.262 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.300      ;
; -0.261 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.299      ;
; -0.250 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.288      ;
; -0.249 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.287      ;
; -0.249 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.287      ;
; -0.245 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.283      ;
; -0.241 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[14] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.279      ;
; -0.233 ; register_n_bits:Rcktimer|currentState[9]  ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.271      ;
; -0.233 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.271      ;
; -0.227 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.265      ;
; -0.226 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.264      ;
; -0.216 ; register_n_bits:Rcktimer|currentState[10] ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.254      ;
; -0.215 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.253      ;
; -0.214 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.252      ;
; -0.214 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.252      ;
; -0.210 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.248      ;
; -0.206 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[13] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.244      ;
; -0.198 ; register_n_bits:Rcktimer|currentState[9]  ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.236      ;
; -0.198 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.236      ;
; -0.192 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.230      ;
; -0.191 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.229      ;
; -0.181 ; register_n_bits:Rcktimer|currentState[11] ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.219      ;
; -0.181 ; register_n_bits:Rcktimer|currentState[10] ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.219      ;
; -0.180 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.218      ;
; -0.179 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[15] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.217      ;
; -0.175 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.213      ;
; -0.172 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.210      ;
; -0.163 ; register_n_bits:Rcktimer|currentState[9]  ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.201      ;
; -0.157 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.195      ;
; -0.156 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[15] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.194      ;
; -0.146 ; register_n_bits:Rcktimer|currentState[11] ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.184      ;
; -0.146 ; register_n_bits:Rcktimer|currentState[10] ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.184      ;
; -0.145 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.183      ;
; -0.144 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[14] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.182      ;
; -0.141 ; register_n_bits:Rcktimer|currentState[12] ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.179      ;
; -0.140 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.178      ;
; -0.137 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.175      ;
; -0.128 ; register_n_bits:Rcktimer|currentState[9]  ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.166      ;
; -0.125 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[12] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.157      ;
; -0.122 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[15] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.160      ;
; -0.121 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[14] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.159      ;
; -0.120 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.158      ;
; -0.111 ; register_n_bits:Rcktimer|currentState[11] ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.149      ;
; -0.111 ; register_n_bits:Rcktimer|currentState[10] ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.149      ;
; -0.109 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[13] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.147      ;
; -0.106 ; register_n_bits:Rcktimer|currentState[12] ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.144      ;
; -0.105 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.143      ;
; -0.104 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.142      ;
; -0.102 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.140      ;
; -0.090 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[11] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.122      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                            ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; register_n_bits:Rtime|currentState[0]     ; register_n_bits:Rtime|currentState[0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; register_n_bits:RP|currentState[0]        ; register_n_bits:RP|currentState[0]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; register_n_bits:Rtime|currentState[7]     ; register_n_bits:Rtime|currentState[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.355 ; register_n_bits:Rtime|currentState[2]     ; register_n_bits:Rtime|currentState[2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; register_n_bits:Rcktimer|currentState[13] ; register_n_bits:Rcktimer|currentState[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; register_n_bits:Rtime|currentState[3]     ; register_n_bits:Rtime|currentState[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; register_n_bits:Rtime|currentState[5]     ; register_n_bits:Rtime|currentState[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; register_n_bits:Rtime|currentState[0]     ; register_n_bits:Rtime|currentState[1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; register_n_bits:Rcktimer|currentState[10] ; register_n_bits:Rcktimer|currentState[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; register_n_bits:Rcktimer|currentState[11] ; register_n_bits:Rcktimer|currentState[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; register_n_bits:Rcktimer|currentState[12] ; register_n_bits:Rcktimer|currentState[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; register_n_bits:Rcktimer|currentState[14] ; register_n_bits:Rcktimer|currentState[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; register_n_bits:Rcktimer|currentState[22] ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; register_n_bits:Rcktimer|currentState[24] ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; register_n_bits:Rcktimer|currentState[15] ; register_n_bits:Rcktimer|currentState[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; register_n_bits:Rcktimer|currentState[17] ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; register_n_bits:Rcktimer|currentState[20] ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; register_n_bits:Rtime|currentState[4]     ; register_n_bits:Rtime|currentState[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; register_n_bits:Rtime|currentState[6]     ; register_n_bits:Rtime|currentState[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; register_n_bits:Rcktimer|currentState[16] ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; register_n_bits:Rcktimer|currentState[18] ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; register_n_bits:Rcktimer|currentState[19] ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; register_n_bits:Rcktimer|currentState[21] ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; register_n_bits:Rcktimer|currentState[23] ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; register_n_bits:Rcktimer|currentState[25] ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; register_n_bits:Rcktimer|currentState[9]  ; register_n_bits:Rcktimer|currentState[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.451 ; register_n_bits:Rtime|currentState[1]     ; register_n_bits:Rtime|currentState[1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.603      ;
; 0.456 ; register_n_bits:Rcktimer|currentState[1]  ; register_n_bits:Rcktimer|currentState[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.608      ;
; 0.493 ; register_n_bits:Rtime|currentState[2]     ; register_n_bits:Rtime|currentState[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.645      ;
; 0.495 ; register_n_bits:Rcktimer|currentState[13] ; register_n_bits:Rcktimer|currentState[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; register_n_bits:Rtime|currentState[0]     ; register_n_bits:Rtime|currentState[2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; register_n_bits:Rtime|currentState[3]     ; register_n_bits:Rtime|currentState[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; register_n_bits:Rtime|currentState[5]     ; register_n_bits:Rtime|currentState[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; register_n_bits:Rcktimer|currentState[10] ; register_n_bits:Rcktimer|currentState[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; register_n_bits:Rcktimer|currentState[11] ; register_n_bits:Rcktimer|currentState[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; register_n_bits:Rcktimer|currentState[14] ; register_n_bits:Rcktimer|currentState[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; register_n_bits:Rcktimer|currentState[22] ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; register_n_bits:Rcktimer|currentState[24] ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; register_n_bits:Rcktimer|currentState[15] ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; register_n_bits:Rcktimer|currentState[17] ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.658      ;
; 0.511 ; register_n_bits:Rtime|currentState[4]     ; register_n_bits:Rtime|currentState[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; register_n_bits:Rtime|currentState[6]     ; register_n_bits:Rtime|currentState[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; register_n_bits:Rcktimer|currentState[3]  ; register_n_bits:Rcktimer|currentState[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; register_n_bits:Rcktimer|currentState[16] ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; register_n_bits:Rcktimer|currentState[21] ; register_n_bits:Rcktimer|currentState[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; register_n_bits:Rcktimer|currentState[23] ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; register_n_bits:Rcktimer|currentState[19] ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; register_n_bits:Rcktimer|currentState[18] ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; register_n_bits:Rcktimer|currentState[9]  ; register_n_bits:Rcktimer|currentState[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.528 ; register_n_bits:Rtime|currentState[2]     ; register_n_bits:Rtime|currentState[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.680      ;
; 0.530 ; register_n_bits:Rcktimer|currentState[13] ; register_n_bits:Rcktimer|currentState[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; register_n_bits:Rtime|currentState[0]     ; register_n_bits:Rtime|currentState[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; register_n_bits:Rtime|currentState[3]     ; register_n_bits:Rtime|currentState[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; register_n_bits:Rtime|currentState[5]     ; register_n_bits:Rtime|currentState[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.534 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; register_n_bits:Rcktimer|currentState[10] ; register_n_bits:Rcktimer|currentState[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; register_n_bits:Rcktimer|currentState[14] ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; register_n_bits:Rcktimer|currentState[22] ; register_n_bits:Rcktimer|currentState[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.689      ;
; 0.540 ; register_n_bits:Rcktimer|currentState[15] ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; register_n_bits:Rcktimer|currentState[17] ; register_n_bits:Rcktimer|currentState[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; register_n_bits:Rcktimer|currentState[12] ; register_n_bits:Rcktimer|currentState[13] ; clock        ; clock       ; 0.000        ; 0.006      ; 0.700      ;
; 0.546 ; register_n_bits:Rtime|currentState[4]     ; register_n_bits:Rtime|currentState[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; register_n_bits:Rcktimer|currentState[2]  ; register_n_bits:Rcktimer|currentState[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.550 ; register_n_bits:Rcktimer|currentState[16] ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; register_n_bits:Rcktimer|currentState[5]  ; register_n_bits:Rcktimer|currentState[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; register_n_bits:Rcktimer|currentState[21] ; register_n_bits:Rcktimer|currentState[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; register_n_bits:Rcktimer|currentState[23] ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; register_n_bits:Rcktimer|currentState[18] ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; register_n_bits:Rcktimer|currentState[7]  ; register_n_bits:Rcktimer|currentState[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; register_n_bits:Rcktimer|currentState[9]  ; register_n_bits:Rcktimer|currentState[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; register_n_bits:Rcktimer|currentState[4]  ; register_n_bits:Rcktimer|currentState[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.706      ;
; 0.561 ; register_n_bits:Rcktimer|currentState[20] ; register_n_bits:Rcktimer|currentState[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; register_n_bits:Rtime|currentState[2]     ; register_n_bits:Rtime|currentState[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.715      ;
; 0.565 ; register_n_bits:Rcktimer|currentState[13] ; register_n_bits:Rcktimer|currentState[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; register_n_bits:Rtime|currentState[0]     ; register_n_bits:Rtime|currentState[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; register_n_bits:Rtime|currentState[3]     ; register_n_bits:Rtime|currentState[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.569 ; register_n_bits:Rcktimer|currentState[0]  ; register_n_bits:Rcktimer|currentState[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; register_n_bits:Rcktimer|currentState[6]  ; register_n_bits:Rcktimer|currentState[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; register_n_bits:Rcktimer|currentState[8]  ; register_n_bits:Rcktimer|currentState[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; register_n_bits:Rcktimer|currentState[14] ; register_n_bits:Rcktimer|currentState[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; register_n_bits:Rcktimer|currentState[22] ; register_n_bits:Rcktimer|currentState[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.724      ;
; 0.575 ; register_n_bits:Rcktimer|currentState[15] ; register_n_bits:Rcktimer|currentState[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; register_n_bits:Rcktimer|currentState[17] ; register_n_bits:Rcktimer|currentState[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.728      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:REW|currentState[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:REW|currentState[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:REW|currentState[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:REW|currentState[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:REW|currentState[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:REW|currentState[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:RNS|currentState[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:RNS|currentState[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:RNS|currentState[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:RNS|currentState[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:RNS|currentState[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:RNS|currentState[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:RP|currentState[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:RP|currentState[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rcktimer|currentState[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rtime|currentState[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rtime|currentState[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rtime|currentState[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rtime|currentState[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rtime|currentState[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rtime|currentState[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rtime|currentState[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rtime|currentState[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rtime|currentState[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rtime|currentState[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rtime|currentState[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rtime|currentState[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rtime|currentState[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rtime|currentState[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; register_n_bits:Rtime|currentState[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; register_n_bits:Rtime|currentState[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; REW|currentState[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; REW|currentState[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; REW|currentState[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; REW|currentState[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; REW|currentState[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; REW|currentState[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; RNS|currentState[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; RNS|currentState[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; RNS|currentState[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; RNS|currentState[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; RNS|currentState[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; RNS|currentState[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; RP|currentState[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; RP|currentState[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Rcktimer|currentState[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Rcktimer|currentState[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Rcktimer|currentState[10]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cMuxEW[*]  ; clock      ; 1.777 ; 1.777 ; Rise       ; clock           ;
;  cMuxEW[0] ; clock      ; 1.777 ; 1.777 ; Rise       ; clock           ;
;  cMuxEW[1] ; clock      ; 1.745 ; 1.745 ; Rise       ; clock           ;
; cMuxNS[*]  ; clock      ; 1.807 ; 1.807 ; Rise       ; clock           ;
;  cMuxNS[0] ; clock      ; 1.749 ; 1.749 ; Rise       ; clock           ;
;  cMuxNS[1] ; clock      ; 1.807 ; 1.807 ; Rise       ; clock           ;
; cMuxP[*]   ; clock      ; 1.674 ; 1.674 ; Rise       ; clock           ;
;  cMuxP[0]  ; clock      ; 1.674 ; 1.674 ; Rise       ; clock           ;
; eEW        ; clock      ; 1.969 ; 1.969 ; Rise       ; clock           ;
; eNS        ; clock      ; 1.956 ; 1.956 ; Rise       ; clock           ;
; eP         ; clock      ; 1.807 ; 1.807 ; Rise       ; clock           ;
; ecktimer   ; clock      ; 2.075 ; 2.075 ; Rise       ; clock           ;
; etime      ; clock      ; 2.104 ; 2.104 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; cMuxEW[*]  ; clock      ; -1.607 ; -1.607 ; Rise       ; clock           ;
;  cMuxEW[0] ; clock      ; -1.651 ; -1.651 ; Rise       ; clock           ;
;  cMuxEW[1] ; clock      ; -1.607 ; -1.607 ; Rise       ; clock           ;
; cMuxNS[*]  ; clock      ; -1.624 ; -1.624 ; Rise       ; clock           ;
;  cMuxNS[0] ; clock      ; -1.624 ; -1.624 ; Rise       ; clock           ;
;  cMuxNS[1] ; clock      ; -1.667 ; -1.667 ; Rise       ; clock           ;
; cMuxP[*]   ; clock      ; -1.554 ; -1.554 ; Rise       ; clock           ;
;  cMuxP[0]  ; clock      ; -1.554 ; -1.554 ; Rise       ; clock           ;
; eEW        ; clock      ; -1.849 ; -1.849 ; Rise       ; clock           ;
; eNS        ; clock      ; -1.836 ; -1.836 ; Rise       ; clock           ;
; eP         ; clock      ; -1.687 ; -1.687 ; Rise       ; clock           ;
; ecktimer   ; clock      ; -1.581 ; -1.581 ; Rise       ; clock           ;
; etime      ; clock      ; -1.717 ; -1.717 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EW[*]     ; clock      ; 3.653 ; 3.653 ; Rise       ; clock           ;
;  EW[0]    ; clock      ; 3.632 ; 3.632 ; Rise       ; clock           ;
;  EW[1]    ; clock      ; 3.653 ; 3.653 ; Rise       ; clock           ;
;  EW[2]    ; clock      ; 3.653 ; 3.653 ; Rise       ; clock           ;
; NS[*]     ; clock      ; 3.753 ; 3.753 ; Rise       ; clock           ;
;  NS[0]    ; clock      ; 3.633 ; 3.633 ; Rise       ; clock           ;
;  NS[1]    ; clock      ; 3.753 ; 3.753 ; Rise       ; clock           ;
;  NS[2]    ; clock      ; 3.634 ; 3.634 ; Rise       ; clock           ;
; P[*]      ; clock      ; 3.621 ; 3.621 ; Rise       ; clock           ;
;  P[0]     ; clock      ; 3.621 ; 3.621 ; Rise       ; clock           ;
; s1        ; clock      ; 4.849 ; 4.849 ; Rise       ; clock           ;
; s45       ; clock      ; 4.290 ; 4.290 ; Rise       ; clock           ;
; s50       ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
; s55       ; clock      ; 4.362 ; 4.362 ; Rise       ; clock           ;
; s100      ; clock      ; 4.222 ; 4.222 ; Rise       ; clock           ;
; s105      ; clock      ; 4.201 ; 4.201 ; Rise       ; clock           ;
; s110      ; clock      ; 4.185 ; 4.185 ; Rise       ; clock           ;
; s135      ; clock      ; 4.407 ; 4.407 ; Rise       ; clock           ;
; s140      ; clock      ; 4.351 ; 4.351 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EW[*]     ; clock      ; 3.632 ; 3.632 ; Rise       ; clock           ;
;  EW[0]    ; clock      ; 3.632 ; 3.632 ; Rise       ; clock           ;
;  EW[1]    ; clock      ; 3.653 ; 3.653 ; Rise       ; clock           ;
;  EW[2]    ; clock      ; 3.653 ; 3.653 ; Rise       ; clock           ;
; NS[*]     ; clock      ; 3.633 ; 3.633 ; Rise       ; clock           ;
;  NS[0]    ; clock      ; 3.633 ; 3.633 ; Rise       ; clock           ;
;  NS[1]    ; clock      ; 3.753 ; 3.753 ; Rise       ; clock           ;
;  NS[2]    ; clock      ; 3.634 ; 3.634 ; Rise       ; clock           ;
; P[*]      ; clock      ; 3.621 ; 3.621 ; Rise       ; clock           ;
;  P[0]     ; clock      ; 3.621 ; 3.621 ; Rise       ; clock           ;
; s1        ; clock      ; 3.910 ; 3.910 ; Rise       ; clock           ;
; s45       ; clock      ; 3.908 ; 3.908 ; Rise       ; clock           ;
; s50       ; clock      ; 3.949 ; 3.949 ; Rise       ; clock           ;
; s55       ; clock      ; 3.878 ; 3.878 ; Rise       ; clock           ;
; s100      ; clock      ; 3.850 ; 3.850 ; Rise       ; clock           ;
; s105      ; clock      ; 3.889 ; 3.889 ; Rise       ; clock           ;
; s110      ; clock      ; 3.840 ; 3.840 ; Rise       ; clock           ;
; s135      ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
; s140      ; clock      ; 3.812 ; 3.812 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.518  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clock           ; -2.518  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -43.515 ; 0.0   ; 0.0      ; 0.0     ; -42.38              ;
;  clock           ; -43.515 ; 0.000 ; N/A      ; N/A     ; -42.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cMuxEW[*]  ; clock      ; 3.303 ; 3.303 ; Rise       ; clock           ;
;  cMuxEW[0] ; clock      ; 3.303 ; 3.303 ; Rise       ; clock           ;
;  cMuxEW[1] ; clock      ; 3.183 ; 3.183 ; Rise       ; clock           ;
; cMuxNS[*]  ; clock      ; 3.370 ; 3.370 ; Rise       ; clock           ;
;  cMuxNS[0] ; clock      ; 3.280 ; 3.280 ; Rise       ; clock           ;
;  cMuxNS[1] ; clock      ; 3.370 ; 3.370 ; Rise       ; clock           ;
; cMuxP[*]   ; clock      ; 3.125 ; 3.125 ; Rise       ; clock           ;
;  cMuxP[0]  ; clock      ; 3.125 ; 3.125 ; Rise       ; clock           ;
; eEW        ; clock      ; 3.532 ; 3.532 ; Rise       ; clock           ;
; eNS        ; clock      ; 3.548 ; 3.548 ; Rise       ; clock           ;
; eP         ; clock      ; 3.411 ; 3.411 ; Rise       ; clock           ;
; ecktimer   ; clock      ; 3.742 ; 3.742 ; Rise       ; clock           ;
; etime      ; clock      ; 3.774 ; 3.774 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; cMuxEW[*]  ; clock      ; -1.607 ; -1.607 ; Rise       ; clock           ;
;  cMuxEW[0] ; clock      ; -1.651 ; -1.651 ; Rise       ; clock           ;
;  cMuxEW[1] ; clock      ; -1.607 ; -1.607 ; Rise       ; clock           ;
; cMuxNS[*]  ; clock      ; -1.624 ; -1.624 ; Rise       ; clock           ;
;  cMuxNS[0] ; clock      ; -1.624 ; -1.624 ; Rise       ; clock           ;
;  cMuxNS[1] ; clock      ; -1.667 ; -1.667 ; Rise       ; clock           ;
; cMuxP[*]   ; clock      ; -1.554 ; -1.554 ; Rise       ; clock           ;
;  cMuxP[0]  ; clock      ; -1.554 ; -1.554 ; Rise       ; clock           ;
; eEW        ; clock      ; -1.849 ; -1.849 ; Rise       ; clock           ;
; eNS        ; clock      ; -1.836 ; -1.836 ; Rise       ; clock           ;
; eP         ; clock      ; -1.687 ; -1.687 ; Rise       ; clock           ;
; ecktimer   ; clock      ; -1.581 ; -1.581 ; Rise       ; clock           ;
; etime      ; clock      ; -1.717 ; -1.717 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EW[*]     ; clock      ; 6.393 ; 6.393 ; Rise       ; clock           ;
;  EW[0]    ; clock      ; 6.349 ; 6.349 ; Rise       ; clock           ;
;  EW[1]    ; clock      ; 6.393 ; 6.393 ; Rise       ; clock           ;
;  EW[2]    ; clock      ; 6.390 ; 6.390 ; Rise       ; clock           ;
; NS[*]     ; clock      ; 6.590 ; 6.590 ; Rise       ; clock           ;
;  NS[0]    ; clock      ; 6.343 ; 6.343 ; Rise       ; clock           ;
;  NS[1]    ; clock      ; 6.590 ; 6.590 ; Rise       ; clock           ;
;  NS[2]    ; clock      ; 6.345 ; 6.345 ; Rise       ; clock           ;
; P[*]      ; clock      ; 6.334 ; 6.334 ; Rise       ; clock           ;
;  P[0]     ; clock      ; 6.334 ; 6.334 ; Rise       ; clock           ;
; s1        ; clock      ; 9.156 ; 9.156 ; Rise       ; clock           ;
; s45       ; clock      ; 7.994 ; 7.994 ; Rise       ; clock           ;
; s50       ; clock      ; 8.351 ; 8.351 ; Rise       ; clock           ;
; s55       ; clock      ; 8.116 ; 8.116 ; Rise       ; clock           ;
; s100      ; clock      ; 7.732 ; 7.732 ; Rise       ; clock           ;
; s105      ; clock      ; 7.790 ; 7.790 ; Rise       ; clock           ;
; s110      ; clock      ; 7.711 ; 7.711 ; Rise       ; clock           ;
; s135      ; clock      ; 8.278 ; 8.278 ; Rise       ; clock           ;
; s140      ; clock      ; 8.136 ; 8.136 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EW[*]     ; clock      ; 3.632 ; 3.632 ; Rise       ; clock           ;
;  EW[0]    ; clock      ; 3.632 ; 3.632 ; Rise       ; clock           ;
;  EW[1]    ; clock      ; 3.653 ; 3.653 ; Rise       ; clock           ;
;  EW[2]    ; clock      ; 3.653 ; 3.653 ; Rise       ; clock           ;
; NS[*]     ; clock      ; 3.633 ; 3.633 ; Rise       ; clock           ;
;  NS[0]    ; clock      ; 3.633 ; 3.633 ; Rise       ; clock           ;
;  NS[1]    ; clock      ; 3.753 ; 3.753 ; Rise       ; clock           ;
;  NS[2]    ; clock      ; 3.634 ; 3.634 ; Rise       ; clock           ;
; P[*]      ; clock      ; 3.621 ; 3.621 ; Rise       ; clock           ;
;  P[0]     ; clock      ; 3.621 ; 3.621 ; Rise       ; clock           ;
; s1        ; clock      ; 3.910 ; 3.910 ; Rise       ; clock           ;
; s45       ; clock      ; 3.908 ; 3.908 ; Rise       ; clock           ;
; s50       ; clock      ; 3.949 ; 3.949 ; Rise       ; clock           ;
; s55       ; clock      ; 3.878 ; 3.878 ; Rise       ; clock           ;
; s100      ; clock      ; 3.850 ; 3.850 ; Rise       ; clock           ;
; s105      ; clock      ; 3.889 ; 3.889 ; Rise       ; clock           ;
; s110      ; clock      ; 3.840 ; 3.840 ; Rise       ; clock           ;
; s135      ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
; s140      ; clock      ; 3.812 ; 3.812 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 388      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 388      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 93    ; 93   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 97    ; 97   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sat Oct  6 20:12:48 2018
Info: Command: quartus_sta Traffic_Light -c Traffic_Light
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Traffic_Light.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.518
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.518       -43.515 clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -42.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.685
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.685        -5.993 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -42.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 503 megabytes
    Info: Processing ended: Sat Oct  6 20:12:49 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


