%table generated from Verilog-A input
\index{MOSFET level 70450!device output variables}
\begin{DeviceParamTableGenerated}{MOSFET level 70450 Output Variables}{M_70450_OutputVars}
VDSAT & VDSAT &  -- & none \\ \hline
VTH & VTH &  -- & none \\ \hline
IDS & IDS &  -- & none \\ \hline
GM & GM &  -- & none \\ \hline
GDS & GDS &  -- & none \\ \hline
GMBS & GMBS &  -- & none \\ \hline
IC & IC &  -- & none \\ \hline
IBD & IBD &  -- & none \\ \hline
IBS & IBS &  -- & none \\ \hline
IGIDL & IGIDL &  -- & none \\ \hline
IGISL & IGISL &  -- & none \\ \hline
IGS & IGS &  -- & none \\ \hline
IGD & IGD &  -- & none \\ \hline
IGB & IGB &  -- & none \\ \hline
IGCS & IGCS &  -- & none \\ \hline
IGCD & IGCD &  -- & none \\ \hline
CGG & CGG &  -- & none \\ \hline
CGS & CGS &  -- & none \\ \hline
CGD & CGD &  -- & none \\ \hline
CBG & CBG &  -- & none \\ \hline
CBD & CBD &  -- & none \\ \hline
CBS & CBS &  -- & none \\ \hline
CDG & CDG &  -- & none \\ \hline
CDD & CDD &  -- & none \\ \hline
CDS & CDS &  -- & none \\ \hline
CAPBD & CAPBD &  -- & none \\ \hline
CAPBS & CAPBS &  -- & none \\ \hline
QG & QG &  -- & none \\ \hline
QB & QB &  -- & none \\ \hline
QD & QD &  -- & none \\ \hline
QS & QS &  -- & none \\ \hline
QJD & QJD &  -- & none \\ \hline
QJS & QJS &  -- & none \\ \hline
\end{DeviceParamTableGenerated}
