module adder (
    input a[16],  // clock
    input b[16],  // reset
    input alufn[6],
    output s[16],
    output z,
    output v,
    output n
  ) {
  sig sm[16];
  always {
    sm=16b0;
    case (alufn[0]){
      0:sm=a+b;
      1:sm=a-b;
      default: sm=a+b;
      }
    n=sm[15];
    z=~|sm;
    v=(a[15]&(b[15]^alufn[0])&!sm[15]) | (!a[15]&!(b[15]^alufn[0])&sm[15]);
    s = sm;
  }
}

