/*++
linux/arch/arm/mach-wmt/include/mach/wmt_gpio.h

Copyright (c) 2008  WonderMedia Technologies, Inc.

This program is free software: you can redistribute it and/or modify it under the
terms of the GNU General Public License as published by the Free Software Foundation,
either version 2 of the License, or (at your option) any later version.

This program is distributed in the hope that it will be useful, but WITHOUT
ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A
PARTICULAR PURPOSE.  See the GNU General Public License for more details.
You should have received a copy of the GNU General Public License along with
this program.  If not, see <http://www.gnu.org/licenses/>.

WonderMedia Technologies, Inc.
10F, 529, Chung-Cheng Road, Hsin-Tien, Taipei 231, R.O.C.
--*/

/* Be sure that virtual mapping is defined right */

#ifndef __ASM_ARCH_HARDWARE_H
#error "You must include hardware.h, not wmt_gpio.h"
#endif

#ifndef __WMT_GPIO_H
/* To assert that only one occurrence is included */
#define __WMT_GPIO_H

/*=== wmt_gpio.h ================================================================
*   Copyright (C) 2008  WonderMedia Technologies, Inc.
*
* MODULE       : wmt_gpio.h --
* AUTHOR       : Kenny Chou
* DATE         : 2009/01/07
* DESCRIPTION  : General Purpose Input/Output definition
*------------------------------------------------------------------------------*/

/*--- History -------------------------------------------------------------------
*Version 0.01 , Kenny Chou, 2009/01/07
*    First version
*
*Version 0.02 , Tommy Huang, 2009/01/19
*    Second version
*
*------------------------------------------------------------------------------*/
/*-------------------- MODULE DEPENDENCY --------------------------------------*/
#ifndef APPLICATION
#else
#endif

#ifndef __ASM_ARCH_HARDWARE_H
#include <mach/hardware.h>
#endif

/*-------------------- EXPORTED PRIVATE CONSTANTS -----------------------------*/

/*-------------------- EXPORTED PRIVATE TYPES----------------------------------*/

/*-------------------- EXPORTED PRIVATE VARIABLES -----------------------------*/
#ifdef XXX_C /* allocate memory for variables only in xxx.c */
#       define EXTERN
#else
#       define EXTERN   extern
#endif /* ifdef XXX_C */


#undef EXTERN

/*--------------------- EXPORTED PRIVATE MACROS -------------------------------*/
#define __GPIO_BASE      GPIO_BASE_ADDR

#define GIRQ_LOW                        0x00            /* Input zero generate GPIO_IRQ signal */
#define GIRQ_HIGH                       0x01            /* Input one generate GPIO_IRQ signal */
#define GIRQ_FALLING            0x02            /* Falling edge generate GPIO_IRQ signal */
#define GIRQ_RISING                     0x03            /* Rising edge generate GPIO_IRQ signal */
#define GIRQ_BOTHEDGE           0x04
#define GIRQ_TYPEMASK           0x07
#define GIRQ_TYPE(idx, type)    ((type & GIRQ_TYPEMASK) << (idx * 8)) /* idx must be 0-3 */
#define GIRQ_EN_STS(idx)                ( 1 << ((idx+1)*8-1) )  /* idx must be 0-3 */


#define GPIO_ID_GP0_BYTE_ADDR 					(__GPIO_BASE + 0x0  )
#define GPIO_ID_GP1_BYTE_ADDR 					(__GPIO_BASE + 0x1  )
#define GPIO_ID_GP2_WAKEUP_SUS_BYTE_ADDR 		(__GPIO_BASE + 0x2  )
#define GPIO_ID_GP3_SD0CD_BYTE_ADDR 			(__GPIO_BASE + 0x3  )
#define GPIO_ID_GP4_VDOUT_7_0_BYTE_ADDR    	    (__GPIO_BASE + 0x4  )
#define GPIO_ID_GP5_VDOUT_15_8_BYTE_ADDR        (__GPIO_BASE + 0x5  )
#define GPIO_ID_GP6_VDOUT_23_16_BYTE_ADDR 		(__GPIO_BASE + 0x6  )
#define GPIO_ID_GP7_VD_BYTE_ADDR       			(__GPIO_BASE + 0x7  )
#define GPIO_ID_GP8_VDIN_BYTE_ADDR     			(__GPIO_BASE + 0x8  )
#define GPIO_ID_GP9_VSYNC_BYTE_ADDR 			(__GPIO_BASE + 0x9  )
#define GPIO_ID_GP10_I2S_BYTE_ADDR 				(__GPIO_BASE + 0xA  )
#define GPIO_ID_GP11_SPI_BYTE_ADDR      		(__GPIO_BASE + 0xB  )
#define GPIO_ID_GP13_SD3_BYTE_ADDR       		(__GPIO_BASE + 0xD  )
#define GPIO_ID_GP14_SD0_BYTE_ADDR       		(__GPIO_BASE + 0xE  )
#define GPIO_ID_GP15_NAND_7_0_BYTE_ADDR       	(__GPIO_BASE + 0xF  )
#define GPIO_ID_GP17_MII0RX_BYTE_ADDR       	(__GPIO_BASE + 0x11 )
#define GPIO_ID_GP18_SDWRSW_BYTE_ADDR       	(__GPIO_BASE + 0x12 )
#define GPIO_ID_GP19_MII0TX_BYTE_ADDR       	(__GPIO_BASE + 0x13 )
#define GPIO_ID_GP20_MII0_BYTE_ADDR       		(__GPIO_BASE + 0x14 )
#define GPIO_ID_GP21_I2C_BYTE_ADDR       		(__GPIO_BASE + 0x15 )
#define GPIO_ID_GP22_UART_0_1_BYTE_ADDR       	(__GPIO_BASE + 0x16 )
#define GPIO_ID_GP23_UART_2_3_BYTE_ADDR       	(__GPIO_BASE + 0x17 )
#define GPIO_ID_GP24_SD2KPAD_BYTE_ADDR     		(__GPIO_BASE + 0x18 )
#define GPIO_ID_GP25_SD2WRSW_BYTE_ADDR     		(__GPIO_BASE + 0x19 )
#define GPIO_ID_GP26_KPAD_BYTE_ADDR       		(__GPIO_BASE + 0x1A )
#define GPIO_ID_GP27_BYTE_ADDR					(__GPIO_BASE + 0x1B )
#define GPIO_ID_GP28_NAND_CFG_0_BYTE_ADDR   	(__GPIO_BASE + 0x1C )
#define GPIO_ID_GP29_NAND_CFG_1_BYTE_ADDR       (__GPIO_BASE + 0x1D )
#define GPIO_ID_GP30_SPI_FLASH_BYTE_ADDR 		(__GPIO_BASE + 0x1E )
#define GPIO_ID_GP31_BYTE_ADDR					(__GPIO_BASE + 0x1F )
#define GPIO_ID_GP32_HDMI_BYTE_ADDR 			(__GPIO_BASE + 0x20 )
#define GPIO_ID_GPIO_27_20_2BYTE_ADDR 			(__GPIO_BASE + 0x30 )
#define GPIO_ID_GP60_USB_BYTE_ADDR				(__GPIO_BASE + 0x3C )
#define GPIO_CTRL_GP0_BYTE_ADDR 				(__GPIO_BASE + 0x40 )
#define GPIO_CTRL_GP1_BYTE_ADDR 				(__GPIO_BASE + 0x41 )
#define GPIO_CTRL_GP2_WAKEUP_SUS_BYTE_ADDR 	    (__GPIO_BASE + 0x42 )
#define GPIO_CTRL_GP3_SD0CD_BYTE_ADDR 		    (__GPIO_BASE + 0x43 )
#define GPIO_CTRL_GP4_VDOUT_7_0_BYTE_ADDR    	(__GPIO_BASE + 0x44 )
#define GPIO_CTRL_GP5_VDOUT_15_8_BYTE_ADDR      (__GPIO_BASE + 0x45 )
#define GPIO_CTRL_GP6_VDOUT_23_16_BYTE_ADDR 	(__GPIO_BASE + 0x46 )
#define GPIO_CTRL_GP7_VD_BYTE_ADDR       		(__GPIO_BASE + 0x47 )
#define GPIO_CTRL_GP8_VDIN_BYTE_ADDR     		(__GPIO_BASE + 0x48 )
#define GPIO_CTRL_GP9_VSYNC_BYTE_ADDR 		    (__GPIO_BASE + 0x49 )
#define GPIO_CTRL_GP10_I2S_BYTE_ADDR 			(__GPIO_BASE + 0x4A )
#define GPIO_CTRL_GP11_SPI_BYTE_ADDR      	    (__GPIO_BASE + 0x4B )
#define GPIO_CTRL_GP13_SD3_BYTE_ADDR      	    (__GPIO_BASE + 0x4D )
#define GPIO_CTRL_GP14_SD0_BYTE_ADDR       	    (__GPIO_BASE + 0x4E )
#define GPIO_CTRL_GP15_NAND_7_0_BYTE_ADDR       (__GPIO_BASE + 0x4F )
#define GPIO_CTRL_GP17_MII0RX_BYTE_ADDR       	(__GPIO_BASE + 0x51 )
#define GPIO_CTRL_GP18_SDWRSW_BYTE_ADDR       	(__GPIO_BASE + 0x52 )
#define GPIO_CTRL_GP19_MII0TX_BYTE_ADDR       	(__GPIO_BASE + 0x53 )
#define GPIO_CTRL_GP20_MII0_BYTE_ADDR       	(__GPIO_BASE + 0x54 )
#define GPIO_CTRL_GP21_I2C_BYTE_ADDR       	    (__GPIO_BASE + 0x55 )
#define GPIO_CTRL_GP22_UART_0_1_BYTE_ADDR       (__GPIO_BASE + 0x56 )
#define GPIO_CTRL_GP23_UART_2_3_BYTE_ADDR       (__GPIO_BASE + 0x57 )
#define GPIO_CTRL_GP24_SD2KPAD_BYTE_ADDR	(__GPIO_BASE + 0x58 )
#define GPIO_CTRL_GP25_SD2WRSW_BYTE_ADDR		(__GPIO_BASE + 0x59 )
#define GPIO_CTRL_GP26_KPAD_BYTE_ADDR       	(__GPIO_BASE + 0x5A )
#define GPIO_CTRL_GP27_BYTE_ADDR				(__GPIO_BASE + 0x5B )
#define GPIO_CTRL_GP28_NAND_CFG_0_BYTE_ADDR     (__GPIO_BASE + 0x5C )
#define GPIO_CTRL_GP29_NAND_CFG_1_BYTE_ADDR     (__GPIO_BASE + 0x5D )
#define GPIO_CTRL_GP30_SPI_FLASH_BYTE_ADDR 	    (__GPIO_BASE + 0x5E )
#define GPIO_CTRL_GP31_BYTE_ADDR				(__GPIO_BASE + 0x5F )
#define GPIO_CTRL_GP32_HDMI_BYTE_ADDR 			(__GPIO_BASE + 0x60 )
#define GPIO_CTRL_GPIO_23_20_BYTE_ADDR			(__GPIO_BASE + 0x70 )
#define GPIO_CTRL_GPIO_27_24_BYTE_ADDR 			(__GPIO_BASE + 0x71 )
#define GPIO_CTRL_GP60_USB_BYTE_ADDR			(__GPIO_BASE + 0x7C )
#define GPIO_OC_GP0_BYTE_ADDR 			    	(__GPIO_BASE + 0x80 )
#define GPIO_OC_GP1_BYTE_ADDR 			        (__GPIO_BASE + 0x81 )
#define GPIO_OC_GP2_WAKEUP_SUS_BYTE_ADDR 	    (__GPIO_BASE + 0x82 )
#define GPIO_OC_GP3_SD0CD_BYTE_ADDR 		    (__GPIO_BASE + 0x83 )
#define GPIO_OC_GP4_VDOUT_7_0_BYTE_ADDR         (__GPIO_BASE + 0x84 )
#define GPIO_OC_GP5_VDOUT_15_8_BYTE_ADDR        (__GPIO_BASE + 0x85 )
#define GPIO_OC_GP6_VDOUT_23_16_BYTE_ADDR       (__GPIO_BASE + 0x86 )
#define GPIO_OC_GP7_VD_BYTE_ADDR       	        (__GPIO_BASE + 0x87 )
#define GPIO_OC_GP8_VDIN_BYTE_ADDR     	        (__GPIO_BASE + 0x88 )
#define GPIO_OC_GP9_VSYNC_BYTE_ADDR 		    (__GPIO_BASE + 0x89 )
#define GPIO_OC_GP10_I2S_BYTE_ADDR 		        (__GPIO_BASE + 0x8A )
#define GPIO_OC_GP11_SPI_BYTE_ADDR      	    (__GPIO_BASE + 0x8B )
#define GPIO_OC_GP13_SD3_BYTE_ADDR       		(__GPIO_BASE + 0x8D )
#define GPIO_OC_GP14_SD0_BYTE_ADDR       		(__GPIO_BASE + 0x8E )
#define GPIO_OC_GP15_NAND_7_0_BYTE_ADDR         (__GPIO_BASE + 0x8F )
#define GPIO_OC_GP17_MII0RX_BYTE_ADDR       	(__GPIO_BASE + 0x91 )
#define GPIO_OC_GP18_SDWRSW_BYTE_ADDR       	(__GPIO_BASE + 0x92 )
#define GPIO_OC_GP19_MII0TX_BYTE_ADDR       	(__GPIO_BASE + 0x93 )
#define GPIO_OC_GP20_MII0_BYTE_ADDR       		(__GPIO_BASE + 0x94 )
#define GPIO_OC_GP21_I2C_BYTE_ADDR       	    (__GPIO_BASE + 0x95 )
#define GPIO_OC_GP22_UART_0_1_BYTE_ADDR         (__GPIO_BASE + 0x96 )
#define GPIO_OC_GP23_UART_2_3_BYTE_ADDR         (__GPIO_BASE + 0x97 )
#define GPIO_OC_GP24_SD2KPAD_BYTE_ADDR     	(__GPIO_BASE + 0x98 )
#define GPIO_OC_GP25_SD2WRSW_BYTE_ADDR     		(__GPIO_BASE + 0x99 )
#define GPIO_OC_GP26_KPAD_BYTE_ADDR             (__GPIO_BASE + 0x9A )
#define GPIO_OC_GP27_BYTE_ADDR					(__GPIO_BASE + 0x9B )
#define GPIO_OC_GP28_NAND_CFG_0_BYTE_ADDR       (__GPIO_BASE + 0x9C )
#define GPIO_OC_GP29_NAND_CFG_1_BYTE_ADDR       (__GPIO_BASE + 0x9D )
#define GPIO_OC_GP30_SPI_FLASH_BYTE_ADDR 	    (__GPIO_BASE + 0x9E )
#define GPIO_OC_GP31_BYTE_ADDR					(__GPIO_BASE + 0x9F )
#define GPIO_OC_GP32_HDMI_BYTE_ADDR				(__GPIO_BASE + 0xA0 )
#define GPIO_OC_GPIO_27_20_2BYTE_ADDR			(__GPIO_BASE + 0xB0 )
#define GPIO_OC_GP60_USB_BYTE_ADDR				(__GPIO_BASE + 0xBC )
#define GPIO_OD_GP0_BYTE_ADDR 			    	(__GPIO_BASE + 0xC0 )
#define GPIO_OD_GP1_BYTE_ADDR 			        (__GPIO_BASE + 0xC1 )
#define GPIO_OD_GP2_WAKEUP_SUS_BYTE_ADDR 	    (__GPIO_BASE + 0xC2 )
#define GPIO_OD_GP3_SD0CD_BYTE_ADDR 		    (__GPIO_BASE + 0xC3 )
#define GPIO_OD_GP4_VDOUT_7_0_BYTE_ADDR         (__GPIO_BASE + 0xC4 )
#define GPIO_OD_GP5_VDOUT_15_8_BYTE_ADDR        (__GPIO_BASE + 0xC5 )
#define GPIO_OD_GP6_VDOUT_23_16_BYTE_ADDR       (__GPIO_BASE + 0xC6 )
#define GPIO_OD_GP7_VD_BYTE_ADDR       	        (__GPIO_BASE + 0xC7 )
#define GPIO_OD_GP8_VDIN_BYTE_ADDR     	        (__GPIO_BASE + 0xC8 )
#define GPIO_OD_GP9_VSYNC_BYTE_ADDR 		    (__GPIO_BASE + 0xC9 )
#define GPIO_OD_GP10_I2S_BYTE_ADDR 		        (__GPIO_BASE + 0xCA )
#define GPIO_OD_GP11_SPI_BYTE_ADDR      	    (__GPIO_BASE + 0xCB )
#define GPIO_OD_GP13_SD3_BYTE_ADDR       		(__GPIO_BASE + 0xCD )
#define GPIO_OD_GP14_SD0_BYTE_ADDR       		(__GPIO_BASE + 0xCE )
#define GPIO_OD_GP15_NAND_7_0_BYTE_ADDR         (__GPIO_BASE + 0xCF )
#define GPIO_OD_GP17_MII0RX_BYTE_ADDR       	(__GPIO_BASE + 0xD1 )
#define GPIO_OD_GP18_SDWRSW_BYTE_ADDR       	(__GPIO_BASE + 0xD2 )
#define GPIO_OD_GP19_MII0TX_BYTE_ADDR       	(__GPIO_BASE + 0xD3 )
#define GPIO_OD_GP20_MII0_BYTE_ADDR       		(__GPIO_BASE + 0xD4 )
#define GPIO_OD_GP21_I2C_BYTE_ADDR       	    (__GPIO_BASE + 0xD5 )
#define GPIO_OD_GP22_UART_0_1_BYTE_ADDR         (__GPIO_BASE + 0xD6 )
#define GPIO_OD_GP23_UART_2_3_BYTE_ADDR         (__GPIO_BASE + 0xD7 )
#define GPIO_OD_GP24_SD2KPAD_BYTE_ADDR     	(__GPIO_BASE + 0xD8 )
#define GPIO_OD_GP25_SD2WRSW_BYTE_ADDR     		(__GPIO_BASE + 0xD9 )
#define GPIO_OD_GP26_KPAD_BYTE_ADDR             (__GPIO_BASE + 0xDA )
#define GPIO_OD_GP27_BYTE_ADDR       			(__GPIO_BASE + 0xDB )
#define GPIO_OD_GP28_NAND_CFG_0_BYTE_ADDR       (__GPIO_BASE + 0xDC )
#define GPIO_OD_GP29_NAND_CFG_1_BYTE_ADDR       (__GPIO_BASE + 0xDD )
#define GPIO_OD_GP30_SPI_FLASH_BYTE_ADDR 	    (__GPIO_BASE + 0xDE )
#define GPIO_OD_GP31_BYTE_ADDR					(__GPIO_BASE + 0xDF )
#define GPIO_OD_GP32_HDMI_BYTE_ADDR		        (__GPIO_BASE + 0xE0 )
#define GPIO_OD_GPIO_27_20_2BYTE_ADDR			(__GPIO_BASE + 0xF0 )
#define GPIO_OD_GP60_USB_BYTE_ADDR				(__GPIO_BASE + 0xFC )
#define GPIO_STRAP_STATUS_ADDR					(__GPIO_BASE + 0x100 )
#define GPIO_AHB_CTRL_4BYTE_ADDR 				(__GPIO_BASE + 0x108 )
#define GPIO_USB_OP_CTRL_4BYTE_ADDR				(__GPIO_BASE + 0x10C )
#define GPIO_BONDING_OPTION_4BYTE_ADDR     		(__GPIO_BASE + 0x110 )
#define GPIO_PIN_SHARING_SEL_4BYTE_ADDR 		(__GPIO_BASE + 0x200 )
#define GPIO_AXI2AHB_4BYTE_ADDR 				(__GPIO_BASE + 0x280 )
#define GPIO0_INT_REQ_TYPE_ADDR					(__GPIO_BASE + 0x300 )
#define GPIO1_INT_REQ_TYPE_ADDR					(__GPIO_BASE + 0x301 )
#define GPIO2_INT_REQ_TYPE_ADDR					(__GPIO_BASE + 0x302 )
#define GPIO3_INT_REQ_TYPE_ADDR					(__GPIO_BASE + 0x303 )
#define GPIO4_INT_REQ_TYPE_ADDR					(__GPIO_BASE + 0x304 )
#define GPIO5_INT_REQ_TYPE_ADDR					(__GPIO_BASE + 0x305 )
#define GPIO6_INT_REQ_TYPE_ADDR					(__GPIO_BASE + 0x306 )
#define GPIO7_INT_REQ_TYPE_ADDR					(__GPIO_BASE + 0x307 )
#define GPIO8_INT_REQ_TYPE_ADDR					(__GPIO_BASE + 0x308 )
#define GPIO9_INT_REQ_TYPE_ADDR					(__GPIO_BASE + 0x309 )
#define GPIO10_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x30A )
#define GPIO11_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x30B )
#define GPIO12_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x30C )
#define GPIO13_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x30D )
#define GPIO18_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x30E )
#define GPIO19_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x30F )
#define VOUT20_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x310 )
#define VOUT21_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x311 )
#define VOUT22_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x312 )
#define VOUT23_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x313 )
#define GPIO20_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x314 )
#define GPIO21_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x315 )
#define GPIO22_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x316 )
#define GPIO23_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x317 )
#define GPIO24_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x318 )
#define GPIO25_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x319 )
#define GPIO26_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x31A )
#define GPIO27_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x31B )
#define KPADROW0_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x31C )
#define KPADROW1_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x31D )
#define KPADROW2_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x31E )
#define KPADROW3_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x31F )
#define KPADCOL0_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x320 )
#define KPADCOL1_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x321 )
#define KPADCOL2_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x322 )
#define KPADROW4_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x323 )
#define PCMMCLK_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x324 )
#define SPDIF0_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x325 )
#define I2SADCDAT0_INT_REQ_TYPE_ADDR			(__GPIO_BASE + 0x326 )
#define SD3CLK_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x327 )
#define SD3CMD_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x328 )
#define SD3WP_INT_REQ_TYPE_ADDR					(__GPIO_BASE + 0x329 )
#define SD3DATA0_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x32A )
#define SD3DATA1_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x32B )
#define SD3DATA2_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x32C )
#define SD3DATA3_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x32D )
#define UART1RTS_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x32E )
#define UART1TXD_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x32F )
#define UART1CTS_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x330 )
#define UART1RXD_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x331 )
#define UART2TXD_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x332 )
#define UART2RXD_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x333 )
#define UART3TXD_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x334 )
#define UART3RXD_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x335 )
#define I2SDACDAT0_INT_REQ_TYPE_ADDR			(__GPIO_BASE + 0x336 )
#define I2SDACDAT1_INT_REQ_TYPE_ADDR			(__GPIO_BASE + 0x337 )
#define I2SDACDAT2_INT_REQ_TYPE_ADDR			(__GPIO_BASE + 0x338 )
#define I2SDACDAT3_INT_REQ_TYPE_ADDR			(__GPIO_BASE + 0x339 )
#define I2ADCMCLK_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x33A )
#define I2SDACLRC_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x33B )
#define I2SDACBCLK_INT_REQ_TYPE_ADDR			(__GPIO_BASE + 0x33C )
#define I2SDACMCLK_INT_REQ_TYPE_ADDR			(__GPIO_BASE + 0x33D )
#define SPI0CLK_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x33E )
#define SPI0MISO_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x33F )
#define SPI0MOSI_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x340 )
#define SPI0SS0_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x341 )
#define PWMOUT0_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x342 )
#define PWMOUT1_INT_REQ_TYPE_ADDR				(__GPIO_BASE + 0x343 )
#define GPIO0_INT_REQ_STS_ADDR					(__GPIO_BASE + 0x360 )
#define GPIO1_INT_REQ_STS_ADDR					(__GPIO_BASE + 0x361 )
#define GPIO2_INT_REQ_STS_ADDR					(__GPIO_BASE + 0x362 )
#define GPIO3_INT_REQ_STS_ADDR					(__GPIO_BASE + 0x363 )
#define GPIO4_INT_REQ_STS_ADDR					(__GPIO_BASE + 0x364 )
#define GPIO5_INT_REQ_STS_ADDR					(__GPIO_BASE + 0x365 )
#define GPIO6_INT_REQ_STS_ADDR					(__GPIO_BASE + 0x366 )
#define GPIO7_INT_REQ_STS_ADDR					(__GPIO_BASE + 0x367 )
#define GPIO8_INT_REQ_STS_ADDR					(__GPIO_BASE + 0x368 )
#define GPIO_DRV_SD0_USB_BYTE_ADDR				(__GPIO_BASE + 0x464 )
#define GPIO_DRV_USB_SWOC0_BYTE_ADDR			(__GPIO_BASE + 0x465 )
#define GPIO_DRV_USB_OC12_BYTE_ADDR				(__GPIO_BASE + 0x466 )
#define GPIO_DRV_USBOC3_CIR_BYTE_ADDR			(__GPIO_BASE + 0x467 )
#define GPIO_DRV_PWREN_BYTE_ADDR				(__GPIO_BASE + 0x468 )
#define GPIO_DRV_PWREN_WAKEUP0_BYTE_ADDR		(__GPIO_BASE + 0x469 )
#define GPIO_DRV_SUSGP01_BYTE_ADDR				(__GPIO_BASE + 0x46A )
#define GPIO_DRV_WAKEUP23_BYTE_ADDR				(__GPIO_BASE + 0x46B )
#define GPIO_DRV_I2C_BYTE_ADDR					(__GPIO_BASE + 0x46C )
#define GPIO_PULL_EN_GP0_BYTE_ADDR 			    (__GPIO_BASE + 0x480 )
#define GPIO_PULL_EN_GP1_BYTE_ADDR 			    (__GPIO_BASE + 0x481 )
#define GPIO_PULL_EN_GP2_WAKEUP_SUS_BYTE_ADDR 	(__GPIO_BASE + 0x482 )
#define GPIO_PULL_EN_GP3_SD0CD_BYTE_ADDR 		(__GPIO_BASE + 0x483 )
#define GPIO_PULL_EN_GP4_VDOUT_7_0_BYTE_ADDR    (__GPIO_BASE + 0x484 )
#define GPIO_PULL_EN_GP5_VDOUT_15_8_BYTE_ADDR   (__GPIO_BASE + 0x485 )
#define GPIO_PULL_EN_GP6_VDOUT_23_16_BYTE_ADDR  (__GPIO_BASE + 0x486 )
#define GPIO_PULL_EN_GP7_VD_BYTE_ADDR       	(__GPIO_BASE + 0x487 )
#define GPIO_PULL_EN_GP8_VDIN_BYTE_ADDR     	(__GPIO_BASE + 0x488 )
#define GPIO_PULL_EN_GP9_VSYNC_BYTE_ADDR 		(__GPIO_BASE + 0x489 )
#define GPIO_PULL_EN_GP10_I2S_BYTE_ADDR 		(__GPIO_BASE + 0x48A )
#define GPIO_PULL_EN_GP11_SPI_BYTE_ADDR      	(__GPIO_BASE + 0x48B )
#define GPIO_PULL_EN_GP13_SD3_BYTE_ADDR        	(__GPIO_BASE + 0x48D )
#define GPIO_PULL_EN_GP14_SD0_BYTE_ADDR       	(__GPIO_BASE + 0x48E )
#define GPIO_PULL_EN_GP15_NAND_7_0_BYTE_ADDR    (__GPIO_BASE + 0x48F )
#define GPIO_PULL_EN_GP17_MII0RX_BYTE_ADDR     	(__GPIO_BASE + 0x491 )
#define GPIO_PULL_EN_GP18_SDWRSW_BYTE_ADDR     	(__GPIO_BASE + 0x492 )
#define GPIO_PULL_EN_GP19_MII0TX_BYTE_ADDR     	(__GPIO_BASE + 0x493 )
#define GPIO_PULL_EN_GP20_MII0_BYTE_ADDR      	(__GPIO_BASE + 0x494 )
#define GPIO_PULL_EN_GP21_I2C_BYTE_ADDR       	(__GPIO_BASE + 0x495 )
#define GPIO_PULL_EN_GP22_UART_0_1_BYTE_ADDR    (__GPIO_BASE + 0x496 )
#define GPIO_PULL_EN_GP23_UART_2_3_BYTE_ADDR    (__GPIO_BASE + 0x497 )
#define GPIO_PULL_EN_GP24_SD2KPAD_BYTE_ADDR    	(__GPIO_BASE + 0x498 )
#define GPIO_PULL_EN_GP25_SD2WRSW_BYTE_ADDR     (__GPIO_BASE + 0x499 )
#define GPIO_PULL_EN_GP26_KPAD_BYTE_ADDR        (__GPIO_BASE + 0x49A )
#define GPIO_PULL_EN_GP27_BYTE_ADDR				(__GPIO_BASE + 0x49B )
#define GPIO_PULL_EN_GP28_NAND_CFG_0_BYTE_ADDR  (__GPIO_BASE + 0x49C )
#define GPIO_PULL_EN_GP29_NAND_CFG_1_BYTE_ADDR  (__GPIO_BASE + 0x49D )
#define GPIO_PULL_EN_GP30_SPI_FLASH_BYTE_ADDR 	(__GPIO_BASE + 0x49E )
#define GPIO_PULL_EN_GP31_BYTE_ADDR				(__GPIO_BASE + 0x49F )
#define GPIO_PULL_EN_GP32_HDMI_BYTE_ADDR 		(__GPIO_BASE + 0x4A0 )
#define GPIO_PULL_EN_GPIO_23_20_BYTE_ADDR		(__GPIO_BASE + 0x4B0 )
#define GPIO_PULL_EN_GPIO_27_24_BYTE_ADDR 		(__GPIO_BASE + 0x4B1 )
#define GPIO_PULL_EN_GP60_USB_TYTE_ADDR			(__GPIO_BASE + 0x4BC )

#define GPIO_PULL_CTRL_GP0_BYTE_ADDR				(__GPIO_BASE + 0x4C0 )
#define GPIO_PULL_CTRL_GP1_BYTE_ADDR				(__GPIO_BASE + 0x4C1 )
#define GPIO_PULL_CTRL_GP2_WAKEUP_SUS_BYTE_ADDR		(__GPIO_BASE + 0x4C2 )
#define GPIO_PULL_CTRL_GP3_SD0CD_BYTE_ADDR			(__GPIO_BASE + 0x4C3 )
#define GPIO_PULL_CTRL_GP4_VDOUT_7_0_BYTE_ADDR		(__GPIO_BASE + 0x4C4 )
#define GPIO_PULL_CTRL_GP5_VDOUT_15_8_BYTE_ADDR		(__GPIO_BASE + 0x4C5 )
#define GPIO_PULL_CTRL_GP6_VDOUT_23_16_BYTE_ADDR	(__GPIO_BASE + 0x4C6 )
#define GPIO_PULL_CTRL_GP7_VD_BYTE_ADDR       	    (__GPIO_BASE + 0x4C7 )
#define GPIO_PULL_CTRL_GP8_VDIN_BYTE_ADDR     	    (__GPIO_BASE + 0x4C8 )
#define GPIO_PULL_CTRL_GP9_VSYNC_BYTE_ADDR 		    (__GPIO_BASE + 0x4C9 )
#define GPIO_PULL_CTRL_GP10_I2S_BYTE_ADDR 		    (__GPIO_BASE + 0x4CA )
#define GPIO_PULL_CTRL_GP11_SPI_BYTE_ADDR      	    (__GPIO_BASE + 0x4CB )
#define GPIO_PULL_CTRL_GP13_SD3_BYTE_ADDR       	(__GPIO_BASE + 0x4CD )
#define GPIO_PULL_CTRL_GP14_SD0_BYTE_ADDR       	(__GPIO_BASE + 0x4CE )
#define GPIO_PULL_CTRL_GP15_NAND_7_0_BYTE_ADDR      (__GPIO_BASE + 0x4CF )
#define GPIO_PULL_CTRL_GP17_MII0RX_BYTE_ADDR     	(__GPIO_BASE + 0x4D1 )
#define GPIO_PULL_CTRL_GP18_SDWRSW_BYTE_ADDR     	(__GPIO_BASE + 0x4D2 )
#define GPIO_PULL_CTRL_GP19_MII0TX_BYTE_ADDR     	(__GPIO_BASE + 0x4D3 )
#define GPIO_PULL_CTRL_GP20_MII0_BYTE_ADDR      	(__GPIO_BASE + 0x4D4 )
#define GPIO_PULL_CTRL_GP21_I2C_BYTE_ADDR       	(__GPIO_BASE + 0x4D5 )
#define GPIO_PULL_CTRL_GP22_UART_0_1_BYTE_ADDR      (__GPIO_BASE + 0x4D6 )
#define GPIO_PULL_CTRL_GP23_UART_2_3_BYTE_ADDR      (__GPIO_BASE + 0x4D7 )
#define GPIO_PULL_CTRL_GP24_SD2KPAD_BYTE_ADDR      	(__GPIO_BASE + 0x4D8 )
#define GPIO_PULL_CTRL_GP25_SD2WRSW_BYTE_ADDR       	(__GPIO_BASE + 0x4D9 )
#define GPIO_PULL_CTRL_GP26_KPAD_BYTE_ADDR          (__GPIO_BASE + 0x4DA )
#define GPIO_PULL_CTRL_GP27_BYTE_ADDR 		        (__GPIO_BASE + 0x4DB )
#define GPIO_PULL_CTRL_GP28_NAND_CFG_0_BYTE_ADDR    (__GPIO_BASE + 0x4DC )
#define GPIO_PULL_CTRL_GP29_NAND_CFG_1_BYTE_ADDR    (__GPIO_BASE + 0x4DD )
#define GPIO_PULL_CTRL_GP30_SPI_FLASH_BYTE_ADDR 	(__GPIO_BASE + 0x4DE )
#define GPIO_PULL_CTRL_GP31_BYTE_ADDR 			    (__GPIO_BASE + 0x4DF )
#define GPIO_PULL_CTRL_GP32_HDMI_BYTE_ADDR 		    (__GPIO_BASE + 0x4E0 )
#define GPIO_PULL_CTRL_GPIO_23_20_BYTE_ADDR		    (__GPIO_BASE + 0x4F0 )
#define GPIO_PULL_CTRL_GPIO_27_24_BYTE_ADDR		    (__GPIO_BASE + 0x4F1 )
#define GPIO_PULL_CTRL_GP60_USB_BYTE_ADDR			(__GPIO_BASE + 0x4FC )
#define GPIO_DRV_HDMI0_BYTE_ADDR					(__GPIO_BASE + 0x800 )
#define GPIO_DRV_HDMI1_BYTE_ADDR					(__GPIO_BASE + 0x801 )
#define GPIO_DRV_VCLK_BYTE_ADDR						(__GPIO_BASE + 0x804 )
#define GPIO_DRV_VDIN_BYTE_ADDR						(__GPIO_BASE + 0x805 )
#define GPIO_DRV_VSYNC_BYTE_ADDR					(__GPIO_BASE + 0x806 )
#define GPIO_DRV_I2S0_BYTE_ADDR						(__GPIO_BASE + 0x808 )
#define GPIO_DRV_I2S1_BYTE_ADDR						(__GPIO_BASE + 0x809 )
#define GPIO_DRV_I2S2_BYTE_ADDR						(__GPIO_BASE + 0x80A )
#define GPIO_DRV_I2S3_BYTE_ADDR						(__GPIO_BASE + 0x80B )
#define GPIO_DRV_SPDIFO_PCM_BYTE_ADDR				(__GPIO_BASE + 0x80C )
#define GPIO_DRV_SFD_IO_BYTE_ADDR					(__GPIO_BASE + 0x810 )
#define GPIO_DRV_SFCS_01_BYTE_ADDR					(__GPIO_BASE + 0x811 )
#define GPIO_DRV_SFCLK_BYTE_ADDR					(__GPIO_BASE + 0x812 )
#define GPIO_DRV_NAND0_BYTE_ADDR					(__GPIO_BASE + 0x814 )
#define GPIO_DRV_NAND1_BYTE_ADDR					(__GPIO_BASE + 0x815 )
#define GPIO_DRV_NAND2_BYTE_ADDR					(__GPIO_BASE + 0x816 )
#define GPIO_DRV_NAND3_BYTE_ADDR					(__GPIO_BASE + 0x817 )
#define GPIO_DRV_NAND4_BYTE_ADDR					(__GPIO_BASE + 0x818 )
#define GPIO_DRV_SD2_WP_PWRSW_BYTE_ADDR				(__GPIO_BASE + 0x819 )
#define GPIO_DRV_SD3_WP_PWRSW_BYTE_ADDR				(__GPIO_BASE + 0x81A )
#define GPIO_DRV_C25_BYTE_ADDR						(__GPIO_BASE + 0x81B )
#define GPIO_DRV_NANDIO_10_BYTE_ADDR				(__GPIO_BASE + 0x81C )
#define GPIO_DRV_NANDIO_32_BYTE_ADDR				(__GPIO_BASE + 0x81D )
#define GPIO_DRV_NANDIO_54_BYTE_ADDR				(__GPIO_BASE + 0x81E )
#define GPIO_DRV_NANDIO_76_BYTE_ADDR				(__GPIO_BASE + 0x81F )
#define GPIO_DRV_SD2_CLK_DATA2_BYTE_ADDR			(__GPIO_BASE + 0x824 )
#define GPIO_DRV_SD2_DATA3_WP_BYTE_ADDR				(__GPIO_BASE + 0x825 )
#define GPIO_DRV_SD2_DATA01_BYTE_ADDR				(__GPIO_BASE + 0x826 )
#define GPIO_DRV_SD2_CMD_PWRSW_BYTE_ADDR			(__GPIO_BASE + 0x827 )
#define GPIO_DRV_SD3_CLK_DATA0_BYTE_ADDR			(__GPIO_BASE + 0x828 )
#define GPIO_DRV_SD3_DATA3_WP_BYTE_ADDR				(__GPIO_BASE + 0x829 )
#define GPIO_DRV_SD3_DATA21_BYTE_ADDR				(__GPIO_BASE + 0x82A )
#define GPIO_DRV_SD3_CMD_PWRSW_BYTE_ADDR			(__GPIO_BASE + 0x82B )
#define GPIO_DRV_KPAD_ROW10_BYTE_ADDR				(__GPIO_BASE + 0x82C )
#define GPIO_DRV_KPAD_ROW32_BYTE_ADDR				(__GPIO_BASE + 0x82D )
#define GPIO_DRV_KPAD_ROW4_COL0_BYTE_ADDR			(__GPIO_BASE + 0x82E )
#define GPIO_DRV_KPAD_COL21_BYTE_ADDR				(__GPIO_BASE + 0x82F )
#define GPIO_DRV_UART0TXD_BYTE_ADDR					(__GPIO_BASE + 0x830 )
#define GPIO_DRV_UART0RXD_BYTE_ADDR					(__GPIO_BASE + 0x831 )
#define GPIO_DRV_UART1_RTS_TXD_BYTE_ADDR			(__GPIO_BASE + 0x832 )
#define GPIO_DRV_UART1_CTS_RXD_BYTE_ADDR			(__GPIO_BASE + 0x833 )
#define GPIO_DRV_UART2_RXD_TXD_BYTE_ADDR			(__GPIO_BASE + 0x834 )
#define GPIO_DRV_UART3_RXD_TXD_BYTE_ADDR			(__GPIO_BASE + 0x835 )
#define GPIO_DRV_SPI0_CLK_MISO_BYTE_ADDR			(__GPIO_BASE + 0x838 )
#define GPIO_DRV_SPI0_MOSI_SS0_BYTE_ADDR			(__GPIO_BASE + 0x839 )
#define GPIO_DRV_SD0_CLK_CMD_BYTE_ADDR				(__GPIO_BASE + 0x83C )
#define GPIO_DRV_SD0_WP_DATA0_BYTE_ADDR				(__GPIO_BASE + 0x83D )
#define GPIO_DRV_SD0_DATA21_BYTE_ADDR				(__GPIO_BASE + 0x83E )
#define GPIO_DRV_SD0_DATA3_PWRSW_BYTE_ADDR			(__GPIO_BASE + 0x83F )
#define GPIO_DRV_I2C0_SCL_SDA_BYTE_ADDR				(__GPIO_BASE + 0x840 )
#define GPIO_DRV_I2C1_SCL_SDA_BYTE_ADDR				(__GPIO_BASE + 0x841 )
#define GPIO_DRV_MII0RXCLK_BYTE_ADDR				(__GPIO_BASE + 0x844 )
#define GPIO_DRV_MII0_BYTE_ADDR						(__GPIO_BASE + 0x845 )
#define GPIO_DRV_MII0RXD_3_0_ADDR					(__GPIO_BASE + 0x846 )
#define GPIO_DRV_MII0TXCLK_ADDR						(__GPIO_BASE + 0x848 )
#define GPIO_DRV_MII0TXEN_ADDR						(__GPIO_BASE + 0x849 )
#define GPIO_DRV_MII0TXD_3_0_ADDR					(__GPIO_BASE + 0x84A )
#define GPIO_DRV_PHY25MHZ_ADDR						(__GPIO_BASE + 0x84C )
#define GPIO_DRV_MII0DC_MII0MDIO_ADDR				(__GPIO_BASE + 0x84D )
#define GPIO_DRV_MII0PHYRST_ADDR					(__GPIO_BASE + 0x84E )
#define GPIO_DRV_MII0PHYPD_ADDR						(__GPIO_BASE + 0x84F )
#define GPIO_DRV_GPIO20_ADDR						(__GPIO_BASE + 0x852 )
#define GPIO_DRV_GPIO21_ADDR						(__GPIO_BASE + 0x853 )
#define GPIO_DRV_JTAGTDO_ADDR						(__GPIO_BASE + 0x854 )
#define GPIO_DRV_C25MHZ_PWM0_ADDR					(__GPIO_BASE + 0x855 )
#define GPIO_DRV_C24MHZ_ADDR						(__GPIO_BASE + 0x856 )
#define GPIO_DRV_C24MHZ_lala_ADDR					(__GPIO_BASE + 0x857 )
#define GPIO_DRV_GPIO_1_0_ADDR						(__GPIO_BASE + 0x858 )
#define GPIO_DRV_GPIO_3_2_ADDR						(__GPIO_BASE + 0x859 )
#define GPIO_DRV_GPIO_5_4_ADDR						(__GPIO_BASE + 0x85A )
#define GPIO_DRV_GPIO_7_6_ADDR						(__GPIO_BASE + 0x85B )
#define GPIO_DRV_GPIO_9_8_ADDR						(__GPIO_BASE + 0x85C )
#define GPIO_DRV_GPIO_11_10_ADDR					(__GPIO_BASE + 0x85D )
#define GPIO_DRV_GPIO22_ADDR						(__GPIO_BASE + 0x868 )
#define GPIO_DRV_GPIO23_ADDR						(__GPIO_BASE + 0x869 )
#define GPIO_DRV_GPIO24_ADDR						(__GPIO_BASE + 0x86A )
#define GPIO_DRV_GPIO25_ADDR						(__GPIO_BASE + 0x86B )
#define GPIO_DRV_GPIO26_ADDR						(__GPIO_BASE + 0x86C )
#define GPIO_DRV_GPIO27_ADDR						(__GPIO_BASE + 0x86D )




#define GPIO_ID_GP0_BYTE_REG					REG8_PTR(GPIO_ID_GP0_BYTE_ADDR )
#define GPIO_ID_GP1_BYTE_REG					REG8_PTR(GPIO_ID_GP1_BYTE_ADDR )
#define GPIO_ID_GP2_WAKEUP_SUS_BYTE_REG			REG8_PTR(GPIO_ID_GP2_WAKEUP_SUS_BYTE_ADDR )
#define GPIO_ID_GP3_SD0CD_BYTE_REG				REG8_PTR(GPIO_ID_GP3_SD0CD_BYTE_ADDR )
#define GPIO_ID_GP4_VDOUT_7_0_BYTE_REG			REG8_PTR(GPIO_ID_GP4_VDOUT_7_0_BYTE_ADDR )
#define GPIO_ID_GP5_VDOUT_15_8_BYTE_REG			REG8_PTR(GPIO_ID_GP5_VDOUT_15_8_BYTE_ADDR )
#define GPIO_ID_GP6_VDOUT_23_16_BYTE_REG		REG8_PTR(GPIO_ID_GP6_VDOUT_23_16_BYTE_ADDR )
#define GPIO_ID_GP7_VD_BYTE_REG					REG8_PTR(GPIO_ID_GP7_VD_BYTE_ADDR )
#define GPIO_ID_GP8_VDIN_BYTE_REG				REG8_PTR(GPIO_ID_GP8_VDIN_BYTE_ADDR )
#define GPIO_ID_GP9_VSYNC_BYTE_REG				REG8_PTR(GPIO_ID_GP9_VSYNC_BYTE_ADDR )
#define GPIO_ID_GP10_I2S_BYTE_REG				REG8_PTR(GPIO_ID_GP10_I2S_BYTE_ADDR )
#define GPIO_ID_GP11_SPI_BYTE_REG				REG8_PTR(GPIO_ID_GP11_SPI_BYTE_ADDR )
#define GPIO_ID_GP13_SD3_BYTE_REG				REG8_PTR(GPIO_ID_GP13_SD3_BYTE_ADDR )
#define GPIO_ID_GP14_SD0_BYTE_REG				REG8_PTR(GPIO_ID_GP14_SD0_BYTE_ADDR )
#define GPIO_ID_GP15_NAND_7_0_BYTE_REG			REG8_PTR(GPIO_ID_GP15_NAND_7_0_BYTE_ADDR )
#define GPIO_ID_GP17_MII0RX_BYTE_REG			REG8_PTR(GPIO_ID_GP17_MII0RX_BYTE_ADDR )
#define GPIO_ID_GP18_SDWRSW_BYTE_REG			REG8_PTR(GPIO_ID_GP18_SDWRSW_BYTE_ADDR )
#define GPIO_ID_GP19_MII0TX_BYTE_REG			REG8_PTR(GPIO_ID_GP19_MII0TX_BYTE_ADDR )
#define GPIO_ID_GP20_MII0_BYTE_REG				REG8_PTR(GPIO_ID_GP20_MII0_BYTE_ADDR )
#define GPIO_ID_GP21_I2C_BYTE_REG				REG8_PTR(GPIO_ID_GP21_I2C_BYTE_ADDR )
#define GPIO_ID_GP22_UART_0_1_BYTE_REG			REG8_PTR(GPIO_ID_GP22_UART_0_1_BYTE_ADDR )
#define GPIO_ID_GP23_UART_2_3_BYTE_REG			REG8_PTR(GPIO_ID_GP23_UART_2_3_BYTE_ADDR )
#define GPIO_ID_GP24_SD2KPAD_BYTE_REG			REG8_PTR(GPIO_ID_GP24_SD2KPAD_BYTE_ADDR )
#define GPIO_ID_GP25_SD2WRSW_BYTE_REG			REG8_PTR(GPIO_ID_GP25_SD2WRSW_BYTE_ADDR )
#define GPIO_ID_GP26_KPAD_BYTE_REG				REG8_PTR(GPIO_ID_GP26_KPAD_BYTE_ADDR )
#define GPIO_ID_GP27_BYTE_REG					REG8_PTR(GPIO_ID_GP27_BYTE_ADDR )
#define GPIO_ID_GP28_NAND_CFG_0_BYTE_REG		REG8_PTR(GPIO_ID_GP28_NAND_CFG_0_BYTE_ADDR )
#define GPIO_ID_GP29_NAND_CFG_1_BYTE_REG		REG8_PTR(GPIO_ID_GP29_NAND_CFG_1_BYTE_ADDR )
#define GPIO_ID_GP30_SPI_FLASH_BYTE_REG			REG8_PTR(GPIO_ID_GP30_SPI_FLASH_BYTE_ADDR )
#define GPIO_ID_GP31_BYTE_REG					REG8_PTR(GPIO_ID_GP31_BYTE_ADDR )
#define GPIO_ID_GP32_HDMI_BYTE_REG				REG8_PTR(GPIO_ID_GP32_HDMI_BYTE_ADDR )
#define GPIO_ID_GPIO_27_20_2BYTE_REG			REG16_PTR(GPIO_ID_GPIO_27_20_2BYTE_ADDR )
#define GPIO_ID_GP60_USB_BYTE_REG				REG8_PTR(GPIO_ID_GP60_USB_BYTE_ADDR )
#define GPIO_CTRL_GP0_BYTE_REG					REG8_PTR(GPIO_CTRL_GP0_BYTE_ADDR )
#define GPIO_CTRL_GP1_BYTE_REG					REG8_PTR(GPIO_CTRL_GP1_BYTE_ADDR )
#define GPIO_CTRL_GP2_WAKEUP_SUS_BYTE_REG		REG8_PTR(GPIO_CTRL_GP2_WAKEUP_SUS_BYTE_ADDR )
#define GPIO_CTRL_GP3_SD0CD_BYTE_REG			REG8_PTR(GPIO_CTRL_GP3_SD0CD_BYTE_ADDR )
#define GPIO_CTRL_GP4_VDOUT_7_0_BYTE_REG		REG8_PTR(GPIO_CTRL_GP4_VDOUT_7_0_BYTE_ADDR )
#define GPIO_CTRL_GP5_VDOUT_15_8_BYTE_REG		REG8_PTR(GPIO_CTRL_GP5_VDOUT_15_8_BYTE_ADDR )
#define GPIO_CTRL_GP6_VDOUT_23_16_BYTE_REG		REG8_PTR(GPIO_CTRL_GP6_VDOUT_23_16_BYTE_ADDR )
#define GPIO_CTRL_GP7_VD_BYTE_REG				REG8_PTR(GPIO_CTRL_GP7_VD_BYTE_ADDR )
#define GPIO_CTRL_GP8_VDIN_BYTE_REG				REG8_PTR(GPIO_CTRL_GP8_VDIN_BYTE_ADDR )
#define GPIO_CTRL_GP9_VSYNC_BYTE_REG			REG8_PTR(GPIO_CTRL_GP9_VSYNC_BYTE_ADDR )
#define GPIO_CTRL_GP10_I2S_BYTE_REG				REG8_PTR(GPIO_CTRL_GP10_I2S_BYTE_ADDR )
#define GPIO_CTRL_GP11_SPI_BYTE_REG				REG8_PTR(GPIO_CTRL_GP11_SPI_BYTE_ADDR )
#define GPIO_CTRL_GP13_SD3_BYTE_REG				REG8_PTR(GPIO_CTRL_GP13_SD3_BYTE_ADDR )
#define GPIO_CTRL_GP14_SD0_BYTE_REG				REG8_PTR(GPIO_CTRL_GP14_SD0_BYTE_ADDR )
#define GPIO_CTRL_GP15_NAND_7_0_BYTE_REG		REG8_PTR(GPIO_CTRL_GP15_NAND_7_0_BYTE_ADDR )
#define GPIO_CTRL_GP17_MII0RX_BYTE_REG			REG8_PTR(GPIO_CTRL_GP17_MII0RX_BYTE_ADDR )
#define GPIO_CTRL_GP18_SDWRSW_BYTE_REG			REG8_PTR(GPIO_CTRL_GP18_SDWRSW_BYTE_ADDR )
#define GPIO_CTRL_GP19_MII0TX_BYTE_REG			REG8_PTR(GPIO_CTRL_GP19_MII0TX_BYTE_ADDR )
#define GPIO_CTRL_GP20_MII0_BYTE_REG			REG8_PTR(GPIO_CTRL_GP20_MII0_BYTE_ADDR )
#define GPIO_CTRL_GP21_I2C_BYTE_REG				REG8_PTR(GPIO_CTRL_GP21_I2C_BYTE_ADDR )
#define GPIO_CTRL_GP22_UART_0_1_BYTE_REG        REG8_PTR(GPIO_CTRL_GP22_UART_0_1_BYTE_ADDR      )
#define GPIO_CTRL_GP23_UART_2_3_BYTE_REG        REG8_PTR(GPIO_CTRL_GP23_UART_2_3_BYTE_ADDR      )
#define GPIO_CTRL_GP24_SD2KPAD_BYTE_REG			REG8_PTR(GPIO_CTRL_GP24_SD2KPAD_BYTE_ADDR      )
#define GPIO_CTRL_GP25_SD2WRSW_BYTE_REG			REG8_PTR(GPIO_CTRL_GP25_SD2WRSW_BYTE_ADDR      )
#define GPIO_CTRL_GP26_KPAD_BYTE_REG       	 	REG8_PTR(GPIO_CTRL_GP26_KPAD_BYTE_ADDR          )
#define GPIO_CTRL_GP27_BYTE_REG					REG8_PTR(GPIO_CTRL_GP27_BYTE_ADDR          )
#define GPIO_CTRL_GP28_NAND_CFG_0_BYTE_REG      REG8_PTR(GPIO_CTRL_GP28_NAND_CFG_0_BYTE_ADDR    )
#define GPIO_CTRL_GP29_NAND_CFG_1_BYTE_REG      REG8_PTR(GPIO_CTRL_GP29_NAND_CFG_1_BYTE_ADDR    )
#define GPIO_CTRL_GP30_SPI_FLASH_BYTE_REG 	    REG8_PTR(GPIO_CTRL_GP30_SPI_FLASH_BYTE_ADDR 	)
#define GPIO_CTRL_GP31_BYTE_REG					REG8_PTR(GPIO_CTRL_GP31_BYTE_ADDR 	)
#define GPIO_CTRL_GP32_HDMI_BYTE_REG			REG8_PTR(GPIO_CTRL_GP32_HDMI_BYTE_ADDR 	)
#define GPIO_CTRL_GPIO_23_20_BYTE_REG			REG8_PTR(GPIO_CTRL_GPIO_23_20_BYTE_ADDR 	)
#define GPIO_CTRL_GPIO_27_24_BYTE_REG			REG8_PTR(GPIO_CTRL_GPIO_27_24_BYTE_ADDR 	)
#define GPIO_CTRL_GP60_USB_BYTE_REG				REG8_PTR(GPIO_CTRL_GP60_USB_BYTE_ADDR			)
#define GPIO_OC_GP0_BYTE_REG 			    	REG8_PTR(GPIO_OC_GP0_BYTE_ADDR 			        )
#define GPIO_OC_GP1_BYTE_REG 			        REG8_PTR(GPIO_OC_GP1_BYTE_ADDR 			        )
#define GPIO_OC_GP2_WAKEUP_SUS_BYTE_REG 	    REG8_PTR(GPIO_OC_GP2_WAKEUP_SUS_BYTE_ADDR 	    )
#define GPIO_OC_GP3_SD0CD_BYTE_REG 		    	REG8_PTR(GPIO_OC_GP3_SD0CD_BYTE_ADDR 		    )
#define GPIO_OC_GP4_VDOUT_7_0_BYTE_REG          REG8_PTR(GPIO_OC_GP4_VDOUT_7_0_BYTE_ADDR        )
#define GPIO_OC_GP5_VDOUT_15_8_BYTE_REG         REG8_PTR(GPIO_OC_GP5_VDOUT_15_8_BYTE_ADDR       )
#define GPIO_OC_GP6_VDOUT_23_16_BYTE_REG        REG8_PTR(GPIO_OC_GP6_VDOUT_23_16_BYTE_ADDR      )
#define GPIO_OC_GP7_VD_BYTE_REG       	        REG8_PTR(GPIO_OC_GP7_VD_BYTE_ADDR       	    )
#define GPIO_OC_GP8_VDIN_BYTE_REG     	        REG8_PTR(GPIO_OC_GP8_VDIN_BYTE_ADDR     	    )
#define GPIO_OC_GP9_VSYNC_BYTE_REG 		     	REG8_PTR(GPIO_OC_GP9_VSYNC_BYTE_ADDR 		    )
#define GPIO_OC_GP10_I2S_BYTE_REG 		        REG8_PTR(GPIO_OC_GP10_I2S_BYTE_ADDR 		    )
#define GPIO_OC_GP11_SPI_BYTE_REG      	     	REG8_PTR(GPIO_OC_GP11_SPI_BYTE_ADDR      	    )
#define GPIO_OC_GP13_SD3_BYTE_REG      	     	REG8_PTR(GPIO_OC_GP13_SD3_BYTE_ADDR      	    )
#define GPIO_OC_GP14_SD0_BYTE_REG      	     	REG8_PTR(GPIO_OC_GP14_SD0_BYTE_ADDR      	    )
#define GPIO_OC_GP15_NAND_7_0_BYTE_REG          REG8_PTR(GPIO_OC_GP15_NAND_7_0_BYTE_ADDR        )
#define GPIO_OC_GP17_MII0RX_BYTE_REG			REG8_PTR(GPIO_OC_GP17_MII0RX_BYTE_ADDR        )
#define GPIO_OC_GP18_SDWRSW_BYTE_REG			REG8_PTR(GPIO_OC_GP18_SDWRSW_BYTE_ADDR        )
#define GPIO_OC_GP19_MII0TX_BYTE_REG			REG8_PTR(GPIO_OC_GP19_MII0TX_BYTE_ADDR        )
#define GPIO_OC_GP20_MII0_BYTE_REG				REG8_PTR(GPIO_OC_GP20_MII0_BYTE_ADDR        )
#define GPIO_OC_GP21_I2C_BYTE_REG       	    REG8_PTR(GPIO_OC_GP21_I2C_BYTE_ADDR       	    )
#define GPIO_OC_GP22_UART_0_1_BYTE_REG          REG8_PTR(GPIO_OC_GP22_UART_0_1_BYTE_ADDR        )
#define GPIO_OC_GP23_UART_2_3_BYTE_REG          REG8_PTR(GPIO_OC_GP23_UART_2_3_BYTE_ADDR        )
#define GPIO_OC_GP24_SD2KPAD_BYTE_REG			REG8_PTR(GPIO_OC_GP24_SD2KPAD_BYTE_ADDR        )
#define GPIO_OC_GP25_SD2WRSW_BYTE_REG			REG8_PTR(GPIO_OC_GP25_SD2WRSW_BYTE_ADDR        )
#define GPIO_OC_GP26_KPAD_BYTE_REG              REG8_PTR(GPIO_OC_GP26_KPAD_BYTE_ADDR            )
#define GPIO_OC_GP27_BYTE_REG					REG8_PTR(GPIO_OC_GP27_BYTE_ADDR            )
#define GPIO_OC_GP28_NAND_CFG_0_BYTE_REG        REG8_PTR(GPIO_OC_GP28_NAND_CFG_0_BYTE_ADDR      )
#define GPIO_OC_GP29_NAND_CFG_1_BYTE_REG        REG8_PTR(GPIO_OC_GP29_NAND_CFG_1_BYTE_ADDR      )
#define GPIO_OC_GP30_SPI_FLASH_BYTE_REG 	    REG8_PTR(GPIO_OC_GP30_SPI_FLASH_BYTE_ADDR 	    )
#define GPIO_OC_GP31_BYTE_REG					REG8_PTR(GPIO_OC_GP31_BYTE_ADDR 	    )
#define GPIO_OC_GP32_HDMI_BYTE_REG				REG8_PTR(GPIO_OC_GP32_HDMI_BYTE_ADDR 	    )
#define GPIO_OC_GPIO_27_20_2BYTE_REG			REG16_PTR(GPIO_OC_GPIO_27_20_2BYTE_ADDR 	    )
#define GPIO_OC_GP60_USB_BYTE_REG				REG8_PTR(GPIO_OC_GP60_USB_BYTE_ADDR				)
#define GPIO_OD_GP0_BYTE_REG 			    	REG8_PTR(GPIO_OD_GP0_BYTE_ADDR 			        )
#define GPIO_OD_GP1_BYTE_REG 			        REG8_PTR(GPIO_OD_GP1_BYTE_ADDR 			        )
#define GPIO_OD_GP2_WAKEUP_SUS_BYTE_REG 	    REG8_PTR(GPIO_OD_GP2_WAKEUP_SUS_BYTE_ADDR 	    )
#define GPIO_OD_GP3_SD0CD_BYTE_REG	 		    REG8_PTR(GPIO_OD_GP3_SD0CD_BYTE_ADDR 		    )
#define GPIO_OD_GP4_VDOUT_7_0_BYTE_REG          REG8_PTR(GPIO_OD_GP4_VDOUT_7_0_BYTE_ADDR        )
#define GPIO_OD_GP5_VDOUT_15_8_BYTE_REG         REG8_PTR(GPIO_OD_GP5_VDOUT_15_8_BYTE_ADDR       )
#define GPIO_OD_GP6_VDOUT_23_16_BYTE_REG        REG8_PTR(GPIO_OD_GP6_VDOUT_23_16_BYTE_ADDR      )
#define GPIO_OD_GP7_VD_BYTE_REG       	        REG8_PTR(GPIO_OD_GP7_VD_BYTE_ADDR       	    )
#define GPIO_OD_GP8_VDIN_BYTE_REG     	        REG8_PTR(GPIO_OD_GP8_VDIN_BYTE_ADDR     	    )
#define GPIO_OD_GP9_VSYNC_BYTE_REG 		     	REG8_PTR(GPIO_OD_GP9_VSYNC_BYTE_ADDR 		    )
#define GPIO_OD_GP10_I2S_BYTE_REG 		        REG8_PTR(GPIO_OD_GP10_I2S_BYTE_ADDR 		    )
#define GPIO_OD_GP11_SPI_BYTE_REG      	     	REG8_PTR(GPIO_OD_GP11_SPI_BYTE_ADDR      	    )
#define GPIO_OD_GP13_SD3_BYTE_REG      	     	REG8_PTR(GPIO_OD_GP13_SD3_BYTE_ADDR      	    )
#define GPIO_OD_GP14_SD0_BYTE_REG      	     	REG8_PTR(GPIO_OD_GP14_SD0_BYTE_ADDR      	    )
#define GPIO_OD_GP15_NAND_7_0_BYTE_REG			REG8_PTR(GPIO_OD_GP15_NAND_7_0_BYTE_ADDR      	    )
#define GPIO_OD_GP17_MII0RX_BYTE_REG			REG8_PTR(GPIO_OD_GP17_MII0RX_BYTE_ADDR      	    )
#define GPIO_OD_GP18_SDWRSW_BYTE_REG			REG8_PTR(GPIO_OD_GP18_SDWRSW_BYTE_ADDR      	    )
#define GPIO_OD_GP19_MII0TX_BYTE_REG			REG8_PTR(GPIO_OD_GP19_MII0TX_BYTE_ADDR      	    )
#define GPIO_OD_GP20_MII0_BYTE_REG				REG8_PTR(GPIO_OD_GP20_MII0_BYTE_ADDR      	    )
#define GPIO_OD_GP21_I2C_BYTE_REG       	    REG8_PTR(GPIO_OD_GP21_I2C_BYTE_ADDR       	    )
#define GPIO_OD_GP22_UART_0_1_BYTE_REG          REG8_PTR(GPIO_OD_GP22_UART_0_1_BYTE_ADDR        )
#define GPIO_OD_GP23_UART_2_3_BYTE_REG          REG8_PTR(GPIO_OD_GP23_UART_2_3_BYTE_ADDR        )
#define GPIO_OD_GP24_SD2KPAD_BYTE_REG			REG8_PTR(GPIO_OD_GP24_SD2KPAD_BYTE_ADDR        )
#define GPIO_OD_GP25_SD2WRSW_BYTE_REG			REG8_PTR(GPIO_OD_GP25_SD2WRSW_BYTE_ADDR        )
#define GPIO_OD_GP26_KPAD_BYTE_REG				REG8_PTR(GPIO_OD_GP26_KPAD_BYTE_ADDR        )
#define GPIO_OD_GP27_BYTE_REG					REG8_PTR(GPIO_OD_GP27_BYTE_ADDR        )
#define GPIO_OD_GP28_NAND_CFG_0_BYTE_REG        REG8_PTR(GPIO_OD_GP28_NAND_CFG_0_BYTE_ADDR      )
#define GPIO_OD_GP29_NAND_CFG_1_BYTE_REG        REG8_PTR(GPIO_OD_GP29_NAND_CFG_1_BYTE_ADDR      )
#define GPIO_OD_GP30_SPI_FLASH_BYTE_REG 	    REG8_PTR(GPIO_OD_GP30_SPI_FLASH_BYTE_ADDR 	    )
#define GPIO_OD_GP31_BYTE_REG					REG8_PTR(GPIO_OD_GP31_BYTE_ADDR 	    )
#define GPIO_OD_GP32_HDMI_BYTE_REG				REG8_PTR(GPIO_OD_GP32_HDMI_BYTE_ADDR 	    )
#define GPIO_OD_GPIO_27_20_2BYTE_REG			REG16_PTR(GPIO_OD_GPIO_27_20_2BYTE_ADDR 	    )
#define GPIO_OD_GP60_USB_BYTE_REG				REG8_PTR(GPIO_OD_GP60_USB_BYTE_ADDR				)
#define GPIO_STRAP_STATUS_REG					REG32_PTR(GPIO_STRAP_STATUS_ADDR				)
#define GPIO_AHB_CTRL_4BYTE_REG 				REG32_PTR(GPIO_AHB_CTRL_4BYTE_ADDR				)
#define GPIO_USB_OP_CTRL_4BYTE_REG				REG32_PTR(GPIO_USB_OP_CTRL_4BYTE_ADDR			)
#define GPIO_BONDING_OPTION_4BYTE_REG     		REG32_PTR(GPIO_BONDING_OPTION_4BYTE_ADDR		)
#define GPIO_PIN_SHARING_SEL_4BYTE_REG 			REG32_PTR(GPIO_PIN_SHARING_SEL_4BYTE_ADDR		)
#define GPIO_AXI2AHB_4BYTE_REG					REG32_PTR(GPIO_AXI2AHB_4BYTE_ADDR		)
#define GPIO0_INT_REQ_TYPE_REG					REG8_PTR(GPIO0_INT_REQ_TYPE_ADDR)
#define GPIO1_INT_REQ_TYPE_REG					REG8_PTR(GPIO1_INT_REQ_TYPE_ADDR)
#define GPIO2_INT_REQ_TYPE_REG					REG8_PTR(GPIO2_INT_REQ_TYPE_ADDR)
#define GPIO3_INT_REQ_TYPE_REG					REG8_PTR(GPIO3_INT_REQ_TYPE_ADDR)
#define GPIO4_INT_REQ_TYPE_REG					REG8_PTR(GPIO4_INT_REQ_TYPE_ADDR)
#define GPIO5_INT_REQ_TYPE_REG					REG8_PTR(GPIO5_INT_REQ_TYPE_ADDR)
#define GPIO6_INT_REQ_TYPE_REG					REG8_PTR(GPIO6_INT_REQ_TYPE_ADDR)
#define GPIO7_INT_REQ_TYPE_REG 					REG8_PTR(GPIO7_INT_REQ_TYPE_ADDR)
#define GPIO8_INT_REQ_TYPE_REG 					REG8_PTR(GPIO8_INT_REQ_TYPE_ADDR)
#define GPIO9_INT_REQ_TYPE_REG 					REG8_PTR(GPIO9_INT_REQ_TYPE_ADDR)
#define GPIO10_INT_REQ_TYPE_REG 				REG8_PTR(GPIO10_INT_REQ_TYPE_ADDR)
#define GPIO11_INT_REQ_TYPE_REG 				REG8_PTR(GPIO11_INT_REQ_TYPE_ADDR)
#define GPIO12_INT_REQ_TYPE_REG 				REG8_PTR(GPIO12_INT_REQ_TYPE_ADDR)
#define GPIO13_INT_REQ_TYPE_REG 				REG8_PTR(GPIO13_INT_REQ_TYPE_ADDR)
#define GPIO18_INT_REQ_TYPE_REG 				REG8_PTR(GPIO18_INT_REQ_TYPE_ADDR)
#define GPIO19_INT_REQ_TYPE_REG 				REG8_PTR(GPIO19_INT_REQ_TYPE_ADDR)
#define VOUT20_INT_REQ_TYPE_REG 				REG8_PTR(VOUT20_INT_REQ_TYPE_ADDR)
#define VOUT21_INT_REQ_TYPE_REG 				REG8_PTR(VOUT21_INT_REQ_TYPE_ADDR)
#define VOUT22_INT_REQ_TYPE_REG 				REG8_PTR(VOUT22_INT_REQ_TYPE_ADDR)
#define VOUT23_INT_REQ_TYPE_REG 				REG8_PTR(VOUT23_INT_REQ_TYPE_ADDR)
#define GPIO20_INT_REQ_TYPE_REG 				REG8_PTR(GPIO20_INT_REQ_TYPE_ADDR)
#define GPIO21_INT_REQ_TYPE_REG 				REG8_PTR(GPIO21_INT_REQ_TYPE_ADDR)
#define GPIO22_INT_REQ_TYPE_REG 				REG8_PTR(GPIO22_INT_REQ_TYPE_ADDR)
#define GPIO23_INT_REQ_TYPE_REG 				REG8_PTR(GPIO23_INT_REQ_TYPE_ADDR)
#define GPIO24_INT_REQ_TYPE_REG 				REG8_PTR(GPIO24_INT_REQ_TYPE_ADDR)
#define GPIO25_INT_REQ_TYPE_REG 				REG8_PTR(GPIO25_INT_REQ_TYPE_ADDR)
#define GPIO26_INT_REQ_TYPE_REG 				REG8_PTR(GPIO26_INT_REQ_TYPE_ADDR)
#define GPIO27_INT_REQ_TYPE_REG 				REG8_PTR(GPIO27_INT_REQ_TYPE_ADDR)
#define KPADROW0_INT_REQ_TYPE_REG 				REG8_PTR(KPADROW0_INT_REQ_TYPE_ADDR)
#define KPADROW1_INT_REQ_TYPE_REG 				REG8_PTR(KPADROW1_INT_REQ_TYPE_ADDR)
#define KPADROW2_INT_REQ_TYPE_REG 				REG8_PTR(KPADROW2_INT_REQ_TYPE_ADDR)
#define KPADROW3_INT_REQ_TYPE_REG 				REG8_PTR(KPADROW3_INT_REQ_TYPE_ADDR)
#define KPADCOL0_INT_REQ_TYPE_REG 				REG8_PTR(KPADCOL0_INT_REQ_TYPE_ADDR)
#define KPADCOL1_INT_REQ_TYPE_REG 				REG8_PTR(KPADCOL1_INT_REQ_TYPE_ADDR)
#define KPADCOL2_INT_REQ_TYPE_REG 				REG8_PTR(KPADCOL2_INT_REQ_TYPE_ADDR)
#define KPADROW4_INT_REQ_TYPE_REG 				REG8_PTR(KPADROW4_INT_REQ_TYPE_ADDR)
#define PCMMCLK_INT_REQ_TYPE_REG 				REG8_PTR(PCMMCLK_INT_REQ_TYPE_ADDR)
#define SPDIF0_INT_REQ_TYPE_REG 				REG8_PTR(SPDIF0_INT_REQ_TYPE_ADDR)
#define I2SADCDAT0_INT_REQ_TYPE_REG				REG8_PTR(I2SADCDAT0_INT_REQ_TYPE_ADDR)
#define SD3CLK_INT_REQ_TYPE_REG					REG8_PTR(SD3CLK_INT_REQ_TYPE_ADDR)
#define SD3CMD_INT_REQ_TYPE_REG					REG8_PTR(SD3CMD_INT_REQ_TYPE_ADDR)
#define SD3WP_INT_REQ_TYPE_REG					REG8_PTR(SD3WP_INT_REQ_TYPE_ADDR)
#define SD3DATA0_INT_REQ_TYPE_REG				REG8_PTR(SD3DATA0_INT_REQ_TYPE_ADDR)
#define SD3DATA1_INT_REQ_TYPE_REG				REG8_PTR(SD3DATA1_INT_REQ_TYPE_ADDR)
#define SD3DATA2_INT_REQ_TYPE_REG				REG8_PTR(SD3DATA2_INT_REQ_TYPE_ADDR)
#define SD3DATA3_INT_REQ_TYPE_REG				REG8_PTR(SD3DATA3_INT_REQ_TYPE_ADDR)
#define UART1RTS_INT_REQ_TYPE_REG				REG8_PTR(UART1RTS_INT_REQ_TYPE_ADDR)
#define UART1TXD_INT_REQ_TYPE_REG				REG8_PTR(UART1TXD_INT_REQ_TYPE_ADDR)
#define UART1CTS_INT_REQ_TYPE_REG				REG8_PTR(UART1CTS_INT_REQ_TYPE_ADDR)
#define UART1RXD_INT_REQ_TYPE_REG				REG8_PTR(UART1RXD_INT_REQ_TYPE_ADDR)
#define UART2TXD_INT_REQ_TYPE_REG				REG8_PTR(UART2TXD_INT_REQ_TYPE_ADDR)
#define UART2RXD_INT_REQ_TYPE_REG				REG8_PTR(UART2RXD_INT_REQ_TYPE_ADDR)
#define UART3TXD_INT_REQ_TYPE_REG				REG8_PTR(UART3TXD_INT_REQ_TYPE_ADDR)
#define UART3RXD_INT_REQ_TYPE_REG				REG8_PTR(UART3RXD_INT_REQ_TYPE_ADDR)
#define I2SDACDAT0_INT_REQ_TYPE_REG 			REG8_PTR(I2SDACDAT0_INT_REQ_TYPE_ADDR)
#define I2SDACDAT1_INT_REQ_TYPE_REG 			REG8_PTR(I2SDACDAT1_INT_REQ_TYPE_ADDR)
#define I2SDACDAT2_INT_REQ_TYPE_REG 			REG8_PTR(I2SDACDAT2_INT_REQ_TYPE_ADDR)
#define I2SDACDAT3_INT_REQ_TYPE_REG 			REG8_PTR(I2SDACDAT3_INT_REQ_TYPE_ADDR)
#define I2ADCMCLK_INT_REQ_TYPE_REG				REG8_PTR(I2ADCMCLK_INT_REQ_TYPE_ADDR)
#define I2SDACLRC_INT_REQ_TYPE_REG 				REG8_PTR(I2SDACLRC_INT_REQ_TYPE_ADDR)
#define I2SDACBCLK_INT_REQ_TYPE_REG				REG8_PTR(I2SDACBCLK_INT_REQ_TYPE_ADDR)
#define I2SDACMCLK_INT_REQ_TYPE_REG				REG8_PTR(I2SDACMCLK_INT_REQ_TYPE_ADDR)
#define SPI0CLK_INT_REQ_TYPE_REG				REG8_PTR(SPI0CLK_INT_REQ_TYPE_ADDR)
#define SPI0MISO_INT_REQ_TYPE_REG				REG8_PTR(SPI0MISO_INT_REQ_TYPE_ADDR)
#define SPI0MOSI_INT_REQ_TYPE_REG				REG8_PTR(SPI0MOSI_INT_REQ_TYPE_ADDR)
#define SPI0SS0_INT_REQ_TYPE_REG				REG8_PTR(SPI0SS0_INT_REQ_TYPE_ADDR)
#define PWMOUT1_INT_REQ_TYPE_REG				REG8_PTR(PWMOUT1_INT_REQ_TYPE_ADDR)
#define PWMOUT0_INT_REQ_TYPE_REG				REG8_PTR(PWMOUT0_INT_REQ_TYPE_ADDR)
#define GPIO0_INT_REQ_STS_REG 					REG8_PTR(GPIO0_INT_REQ_STS_ADDR)
#define GPIO1_INT_REQ_STS_REG 					REG8_PTR(GPIO1_INT_REQ_STS_ADDR)
#define GPIO2_INT_REQ_STS_REG 					REG8_PTR(GPIO2_INT_REQ_STS_ADDR)
#define GPIO3_INT_REQ_STS_REG 					REG8_PTR(GPIO3_INT_REQ_STS_ADDR)
#define GPIO4_INT_REQ_STS_REG 					REG8_PTR(GPIO4_INT_REQ_STS_ADDR)
#define GPIO5_INT_REQ_STS_REG 					REG8_PTR(GPIO5_INT_REQ_STS_ADDR)
#define GPIO6_INT_REQ_STS_REG 					REG8_PTR(GPIO6_INT_REQ_STS_ADDR)
#define GPIO7_INT_REQ_STS_REG 					REG8_PTR(GPIO7_INT_REQ_STS_ADDR)
#define GPIO8_INT_REQ_STS_REG 					REG8_PTR(GPIO8_INT_REQ_STS_ADDR)
#define GPIO_DRV_SD0_USB_BYTE_REG				REG8_PTR(GPIO_DRV_SD0_USB_BYTE_ADDR)
#define GPIO_DRV_USB_SWOC0_BYTE_REG				REG8_PTR(GPIO_DRV_USB_SWOC0_BYTE_ADDR)
#define GPIO_DRV_USB_OC12_BYTE_REG				REG8_PTR(GPIO_DRV_USB_OC12_BYTE_ADDR)
#define GPIO_DRV_USBOC3_CIR_BYTE_REG			REG8_PTR(GPIO_DRV_USBOC3_CIR_BYTE_ADDR)
#define GPIO_DRV_PWREN_BYTE_REG					REG8_PTR(GPIO_DRV_PWREN_BYTE_ADDR)
#define GPIO_DRV_PWREN_WAKEUP0_BYTE_REG			REG8_PTR(GPIO_DRV_PWREN_WAKEUP0_BYTE_ADDR)
#define GPIO_DRV_SUSGP01_BYTE_REG				REG8_PTR(GPIO_DRV_SUSGP01_BYTE_ADDR)
#define GPIO_DRV_WAKEUP23_BYTE_REG				REG8_PTR(GPIO_DRV_WAKEUP23_BYTE_ADDR)
#define GPIO_DRV_I2C_BYTE_REG					REG8_PTR(GPIO_DRV_I2C_BYTE_ADDR)
#define GPIO_PULL_EN_GP0_BYTE_REG				REG8_PTR(GPIO_PULL_EN_GP0_BYTE_ADDR		)
#define GPIO_PULL_EN_GP1_BYTE_REG				REG8_PTR(GPIO_PULL_EN_GP1_BYTE_ADDR 			    )
#define GPIO_PULL_EN_GP2_WAKEUP_SUS_BYTE_REG	REG8_PTR(GPIO_PULL_EN_GP2_WAKEUP_SUS_BYTE_ADDR 	    )
#define GPIO_PULL_EN_GP3_SD0CD_BYTE_REG			REG8_PTR(GPIO_PULL_EN_GP3_SD0CD_BYTE_ADDR 		    )
#define GPIO_PULL_EN_GP4_VDOUT_7_0_BYTE_REG		REG8_PTR(GPIO_PULL_EN_GP4_VDOUT_7_0_BYTE_ADDR       )
#define GPIO_PULL_EN_GP5_VDOUT_15_8_BYTE_REG	REG8_PTR(GPIO_PULL_EN_GP5_VDOUT_15_8_BYTE_ADDR      )
#define GPIO_PULL_EN_GP6_VDOUT_23_16_BYTE_REG	REG8_PTR(GPIO_PULL_EN_GP6_VDOUT_23_16_BYTE_ADDR     )
#define GPIO_PULL_EN_GP7_VD_BYTE_REG			REG8_PTR(GPIO_PULL_EN_GP7_VD_BYTE_ADDR       	    )
#define GPIO_PULL_EN_GP8_VDIN_BYTE_REG			REG8_PTR(GPIO_PULL_EN_GP8_VDIN_BYTE_ADDR     	    )
#define GPIO_PULL_EN_GP9_VSYNC_BYTE_REG			REG8_PTR(GPIO_PULL_EN_GP9_VSYNC_BYTE_ADDR 		    )
#define GPIO_PULL_EN_GP10_I2S_BYTE_REG			REG8_PTR(GPIO_PULL_EN_GP10_I2S_BYTE_ADDR 		    )
#define GPIO_PULL_EN_GP11_SPI_BYTE_REG			REG8_PTR(GPIO_PULL_EN_GP11_SPI_BYTE_ADDR      	    )
#define GPIO_PULL_EN_GP13_SD3_BYTE_REG			REG8_PTR(GPIO_PULL_EN_GP13_SD3_BYTE_ADDR      	    )
#define GPIO_PULL_EN_GP14_SD0_BYTE_REG			REG8_PTR(GPIO_PULL_EN_GP14_SD0_BYTE_ADDR      	    )
#define GPIO_PULL_EN_GP15_NAND_7_0_BYTE_REG		REG8_PTR(GPIO_PULL_EN_GP15_NAND_7_0_BYTE_ADDR		)
#define GPIO_PULL_EN_GP17_MII0RX_BYTE_REG		REG8_PTR(GPIO_PULL_EN_GP17_MII0RX_BYTE_ADDR		)
#define GPIO_PULL_EN_GP18_SDWRSW_BYTE_REG		REG8_PTR(GPIO_PULL_EN_GP18_SDWRSW_BYTE_ADDR		)
#define GPIO_PULL_EN_GP19_MII0TX_BYTE_REG		REG8_PTR(GPIO_PULL_EN_GP19_MII0TX_BYTE_ADDR		)
#define GPIO_PULL_EN_GP20_MII0_BYTE_REG			REG8_PTR(GPIO_PULL_EN_GP20_MII0_BYTE_ADDR		)
#define GPIO_PULL_EN_GP21_I2C_BYTE_REG			REG8_PTR(GPIO_PULL_EN_GP21_I2C_BYTE_ADDR       	    )
#define GPIO_PULL_EN_GP22_UART_0_1_BYTE_REG		REG8_PTR(GPIO_PULL_EN_GP22_UART_0_1_BYTE_ADDR       )
#define GPIO_PULL_EN_GP23_UART_2_3_BYTE_REG		REG8_PTR(GPIO_PULL_EN_GP23_UART_2_3_BYTE_ADDR       )
#define GPIO_PULL_EN_GP24_SD2KPAD_BYTE_REG		REG8_PTR(GPIO_PULL_EN_GP24_SD2KPAD_BYTE_ADDR       )
#define GPIO_PULL_EN_GP25_SD2WRSW_BYTE_REG			REG8_PTR(GPIO_PULL_EN_GP25_SD2WRSW_BYTE_ADDR       )
#define GPIO_PULL_EN_GP26_KPAD_BYTE_REG			REG8_PTR(GPIO_PULL_EN_GP26_KPAD_BYTE_ADDR       )
#define GPIO_PULL_EN_GP27_BYTE_REG				REG8_PTR(GPIO_PULL_EN_GP27_BYTE_ADDR       )
#define GPIO_PULL_EN_GP28_NAND_CFG_0_BYTE_REG	REG8_PTR(GPIO_PULL_EN_GP28_NAND_CFG_0_BYTE_ADDR     )
#define GPIO_PULL_EN_GP29_NAND_CFG_1_BYTE_REG	REG8_PTR(GPIO_PULL_EN_GP29_NAND_CFG_1_BYTE_ADDR     )
#define GPIO_PULL_EN_GP30_SPI_FLASH_BYTE_REG	REG8_PTR(GPIO_PULL_EN_GP30_SPI_FLASH_BYTE_ADDR 	    )
#define GPIO_PULL_EN_GP31_BYTE_REG				REG8_PTR(GPIO_PULL_EN_GP31_BYTE_ADDR 	    )
#define GPIO_PULL_EN_GP32_HDMI_BYTE_REG			REG8_PTR(GPIO_PULL_EN_GP32_HDMI_BYTE_ADDR 	    )
#define GPIO_PULL_EN_GPIO_23_20_BYTE_REG		REG8_PTR(GPIO_PULL_EN_GPIO_23_20_BYTE_ADDR 	    )
#define GPIO_PULL_EN_GPIO_27_24_BYTE_REG		REG8_PTR(GPIO_PULL_EN_GPIO_27_24_BYTE_ADDR 	    )
#define GPIO_PULL_EN_GP60_USB_TYTE_REG			REG8_PTR(GPIO_PULL_EN_GP60_USB_TYTE_ADDR 	    )
#define GPIO_PULL_CTRL_GP0_BYTE_REG				REG8_PTR(GPIO_PULL_CTRL_GP0_BYTE_ADDR 			    )
#define GPIO_PULL_CTRL_GP1_BYTE_REG				REG8_PTR(GPIO_PULL_CTRL_GP1_BYTE_ADDR 			    )
#define GPIO_PULL_CTRL_GP2_WAKEUP_SUS_BYTE_REG	REG8_PTR(GPIO_PULL_CTRL_GP2_WAKEUP_SUS_BYTE_ADDR    )
#define GPIO_PULL_CTRL_GP3_SD0CD_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GP3_SD0CD_BYTE_ADDR 	    )
#define GPIO_PULL_CTRL_GP4_VDOUT_7_0_BYTE_REG	REG8_PTR(GPIO_PULL_CTRL_GP4_VDOUT_7_0_BYTE_ADDR     )
#define GPIO_PULL_CTRL_GP5_VDOUT_15_8_BYTE_REG	REG8_PTR(GPIO_PULL_CTRL_GP5_VDOUT_15_8_BYTE_ADDR    )
#define GPIO_PULL_CTRL_GP6_VDOUT_23_16_BYTE_REG	REG8_PTR(GPIO_PULL_CTRL_GP6_VDOUT_23_16_BYTE_ADDR   )
#define GPIO_PULL_CTRL_GP7_VD_BYTE_REG			REG8_PTR(GPIO_PULL_CTRL_GP7_VD_BYTE_ADDR       	    )
#define GPIO_PULL_CTRL_GP8_VDIN_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GP8_VDIN_BYTE_ADDR     	    )
#define GPIO_PULL_CTRL_GP9_VSYNC_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GP9_VSYNC_BYTE_ADDR 		)
#define GPIO_PULL_CTRL_GP10_I2S_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GP10_I2S_BYTE_ADDR 		    )
#define GPIO_PULL_CTRL_GP11_SPI_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GP11_SPI_BYTE_ADDR      	)
#define GPIO_PULL_CTRL_GP13_SD3_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GP13_SD3_BYTE_ADDR      	)
#define GPIO_PULL_CTRL_GP14_SD0_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GP14_SD0_BYTE_ADDR      	)
#define GPIO_PULL_CTRL_GP15_NAND_7_0_BYTE_REG	REG8_PTR(GPIO_PULL_CTRL_GP15_NAND_7_0_BYTE_ADDR      	)
#define GPIO_PULL_CTRL_GP17_MII0RX_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GP17_MII0RX_BYTE_ADDR      	)
#define GPIO_PULL_CTRL_GP18_SDWRSW_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GP18_SDWRSW_BYTE_ADDR      	)
#define GPIO_PULL_CTRL_GP19_MII0TX_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GP19_MII0TX_BYTE_ADDR      	)
#define GPIO_PULL_CTRL_GP20_MII0_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GP20_MII0_BYTE_ADDR     	)
#define GPIO_PULL_CTRL_GP21_I2C_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GP21_I2C_BYTE_ADDR          )
#define GPIO_PULL_CTRL_GP22_UART_0_1_BYTE_REG	REG8_PTR(GPIO_PULL_CTRL_GP22_UART_0_1_BYTE_ADDR     )
#define GPIO_PULL_CTRL_GP23_UART_2_3_BYTE_REG	REG8_PTR(GPIO_PULL_CTRL_GP23_UART_2_3_BYTE_ADDR     )
#define GPIO_PULL_CTRL_GP24_SD2KPAD_BYTE_REG	REG8_PTR(GPIO_PULL_CTRL_GP24_SD2KPAD_BYTE_ADDR     )
#define GPIO_PULL_CTRL_GP25_SD2WRSW_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GP25_SD2WRSW_BYTE_ADDR     )
#define GPIO_PULL_CTRL_GP26_KPAD_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GP26_KPAD_BYTE_ADDR     )
#define GPIO_PULL_CTRL_GP27_BYTE_REG			REG8_PTR(GPIO_PULL_CTRL_GP27_BYTE_ADDR     )
#define GPIO_PULL_CTRL_GP28_NAND_CFG_0_BYTE_REG	REG8_PTR(GPIO_PULL_CTRL_GP28_NAND_CFG_0_BYTE_ADDR   )
#define GPIO_PULL_CTRL_GP29_NAND_CFG_1_BYTE_REG	REG8_PTR(GPIO_PULL_CTRL_GP29_NAND_CFG_1_BYTE_ADDR   )
#define GPIO_PULL_CTRL_GP30_SPI_FLASH_BYTE_REG	REG8_PTR(GPIO_PULL_CTRL_GP30_SPI_FLASH_BYTE_ADDR    )
#define GPIO_PULL_CTRL_GP31_BYTE_REG			REG8_PTR(GPIO_PULL_CTRL_GP31_BYTE_ADDR    )
#define GPIO_PULL_CTRL_GP32_HDMI_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GP32_HDMI_BYTE_ADDR    )
#define GPIO_PULL_CTRL_GPIO_23_20_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GPIO_23_20_BYTE_ADDR    )
#define GPIO_PULL_CTRL_GPIO_27_24_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GPIO_27_24_BYTE_ADDR    )
#define GPIO_PULL_CTRL_GP60_USB_BYTE_REG		REG8_PTR(GPIO_PULL_CTRL_GP60_USB_BYTE_ADDR    )
#define GPIO_DRV_HDMI0_BYTE_REG					REG8_PTR(GPIO_DRV_HDMI0_BYTE_ADDR    )
#define GPIO_DRV_HDMI1_BYTE_REG					REG8_PTR(GPIO_DRV_HDMI1_BYTE_ADDR    )
#define GPIO_DRV_VCLK_BYTE_REG					REG8_PTR(GPIO_DRV_VCLK_BYTE_ADDR    )
#define GPIO_DRV_VDIN_BYTE_REG					REG8_PTR(GPIO_DRV_VDIN_BYTE_ADDR    )
#define GPIO_DRV_VSYNC_BYTE_REG					REG8_PTR(GPIO_DRV_VSYNC_BYTE_ADDR    )
#define GPIO_DRV_I2S0_BYTE_REG					REG8_PTR(GPIO_DRV_I2S0_BYTE_ADDR    )
#define GPIO_DRV_I2S1_BYTE_REG					REG8_PTR(GPIO_DRV_I2S1_BYTE_ADDR    )
#define GPIO_DRV_I2S2_BYTE_REG					REG8_PTR(GPIO_DRV_I2S2_BYTE_ADDR    )
#define GPIO_DRV_I2S3_BYTE_REG					REG8_PTR(GPIO_DRV_I2S3_BYTE_ADDR    )
#define GPIO_DRV_SPDIFO_PCM_BYTE_REG			REG8_PTR(GPIO_DRV_SPDIFO_PCM_BYTE_ADDR    )
#define GPIO_DRV_SFD_IO_BYTE_REG				REG8_PTR(GPIO_DRV_SFD_IO_BYTE_ADDR    )
#define GPIO_DRV_SFCS_01_BYTE_REG				REG8_PTR(GPIO_DRV_SFCS_01_BYTE_ADDR    )
#define GPIO_DRV_SFCLK_BYTE_REG					REG8_PTR(GPIO_DRV_SFCLK_BYTE_ADDR    )
#define GPIO_DRV_NAND0_BYTE_REG					REG8_PTR(GPIO_DRV_NAND0_BYTE_ADDR    )
#define GPIO_DRV_NAND1_BYTE_REG					REG8_PTR(GPIO_DRV_NAND1_BYTE_ADDR    )
#define GPIO_DRV_NAND2_BYTE_REG					REG8_PTR(GPIO_DRV_NAND2_BYTE_ADDR    )
#define GPIO_DRV_NAND3_BYTE_REG					REG8_PTR(GPIO_DRV_NAND3_BYTE_ADDR    )
#define GPIO_DRV_NAND4_BYTE_REG					REG8_PTR(GPIO_DRV_NAND4_BYTE_ADDR    )
#define GPIO_DRV_SD2_WP_PWRSW_BYTE_REG			REG8_PTR(GPIO_DRV_SD2_WP_PWRSW_BYTE_ADDR    )
#define GPIO_DRV_SD3_WP_PWRSW_BYTE_REG			REG8_PTR(GPIO_DRV_SD3_WP_PWRSW_BYTE_ADDR    )
#define GPIO_DRV_C25_BYTE_REG					REG8_PTR(GPIO_DRV_C25_BYTE_ADDR    )
#define GPIO_DRV_NANDIO_10_BYTE_REG				REG8_PTR(GPIO_DRV_NANDIO_10_BYTE_ADDR    )
#define GPIO_DRV_NANDIO_32_BYTE_REG				REG8_PTR(GPIO_DRV_NANDIO_32_BYTE_ADDR    )
#define GPIO_DRV_NANDIO_54_BYTE_REG				REG8_PTR(GPIO_DRV_NANDIO_54_BYTE_ADDR    )
#define GPIO_DRV_NANDIO_76_BYTE_REG				REG8_PTR(GPIO_DRV_NANDIO_76_BYTE_ADDR    )
#define GPIO_DRV_SD2_CLK_DATA2_BYTE_REG			REG8_PTR(GPIO_DRV_SD2_CLK_DATA2_BYTE_ADDR    )
#define GPIO_DRV_SD2_DATA3_WP_BYTE_REG			REG8_PTR(GPIO_DRV_SD2_DATA3_WP_BYTE_ADDR    )
#define GPIO_DRV_SD2_DATA01_BYTE_REG			REG8_PTR(GPIO_DRV_SD2_DATA01_BYTE_ADDR    )
#define GPIO_DRV_SD2_CMD_PWRSW_BYTE_REG			REG8_PTR(GPIO_DRV_SD2_CMD_PWRSW_BYTE_ADDR    )
#define GPIO_DRV_SD3_CLK_DATA0_BYTE_REG			REG8_PTR(GPIO_DRV_SD3_CLK_DATA0_BYTE_ADDR    )
#define GPIO_DRV_SD3_DATA3_WP_BYTE_REG			REG8_PTR(GPIO_DRV_SD3_DATA3_WP_BYTE_ADDR    )
#define GPIO_DRV_SD3_DATA21_BYTE_REG			REG8_PTR(GPIO_DRV_SD3_DATA21_BYTE_ADDR    )
#define GPIO_DRV_SD3_CMD_PWRSW_BYTE_REG			REG8_PTR(GPIO_DRV_SD3_CMD_PWRSW_BYTE_ADDR    )
#define GPIO_DRV_KPAD_ROW10_BYTE_REG			REG8_PTR(GPIO_DRV_KPAD_ROW10_BYTE_ADDR    )
#define GPIO_DRV_KPAD_ROW32_BYTE_REG			REG8_PTR(GPIO_DRV_KPAD_ROW32_BYTE_ADDR    )
#define GPIO_DRV_KPAD_ROW4_COL0_BYTE_REG		REG8_PTR(GPIO_DRV_KPAD_ROW4_COL0_BYTE_ADDR    )
#define GPIO_DRV_KPAD_COL21_BYTE_REG			REG8_PTR(GPIO_DRV_KPAD_COL21_BYTE_ADDR    )
#define GPIO_DRV_UART0TXD_BYTE_REG				REG8_PTR(GPIO_DRV_UART0TXD_BYTE_ADDR    )
#define GPIO_DRV_UART0RXD_BYTE_REG				REG8_PTR(GPIO_DRV_UART0RXD_BYTE_ADDR    )
#define GPIO_DRV_UART1_RTS_TXD_BYTE_REG			REG8_PTR(GPIO_DRV_UART1_RTS_TXD_BYTE_ADDR    )
#define GPIO_DRV_UART1_CTS_RXD_BYTE_REG			REG8_PTR(GPIO_DRV_UART1_CTS_RXD_BYTE_ADDR    )
#define GPIO_DRV_UART2_RXD_TXD_BYTE_REG			REG8_PTR(GPIO_DRV_UART2_RXD_TXD_BYTE_ADDR    )
#define GPIO_DRV_UART3_RXD_TXD_BYTE_REG			REG8_PTR(GPIO_DRV_UART3_RXD_TXD_BYTE_ADDR    )
#define GPIO_DRV_SPI0_CLK_MISO_BYTE_REG			REG8_PTR(GPIO_DRV_SPI0_CLK_MISO_BYTE_ADDR    )
#define GPIO_DRV_SPI0_MOSI_SS0_BYTE_REG			REG8_PTR(GPIO_DRV_SPI0_MOSI_SS0_BYTE_ADDR    )
#define GPIO_DRV_SD0_CLK_CMD_BYTE_REG			REG8_PTR(GPIO_DRV_SD0_CLK_CMD_BYTE_ADDR    )
#define GPIO_DRV_SD0_WP_DATA0_BYTE_REG			REG8_PTR(GPIO_DRV_SD0_WP_DATA0_BYTE_ADDR    )
#define GPIO_DRV_SD0_DATA21_BYTE_REG			REG8_PTR(GPIO_DRV_SD0_DATA21_BYTE_ADDR    )
#define GPIO_DRV_SD0_DATA3_PWRSW_BYTE_REG		REG8_PTR(GPIO_DRV_SD0_DATA3_PWRSW_BYTE_ADDR    )
#define GPIO_DRV_I2C0_SCL_SDA_BYTE_REG			REG8_PTR(GPIO_DRV_I2C0_SCL_SDA_BYTE_ADDR    )
#define GPIO_DRV_I2C1_SCL_SDA_BYTE_REG			REG8_PTR(GPIO_DRV_I2C1_SCL_SDA_BYTE_ADDR    )
#define GPIO_DRV_MII0RXCLK_BYTE_REG				REG8_PTR(GPIO_DRV_MII0RXCLK_BYTE_ADDR    )
#define GPIO_DRV_MII0_BYTE_REG					REG8_PTR(GPIO_DRV_MII0_BYTE_ADDR    )
#define GPIO_DRV_MII0RXD_3_0_REG				REG8_PTR(GPIO_DRV_MII0RXD_3_0_ADDR    )
#define GPIO_DRV_MII0TXCLK_REG					REG8_PTR(GPIO_DRV_MII0TXCLK_ADDR    )
#define GPIO_DRV_MII0TXEN_REG					REG8_PTR(GPIO_DRV_MII0TXEN_ADDR    )
#define GPIO_DRV_MII0TXD_3_0_REG				REG8_PTR(GPIO_DRV_MII0TXD_3_0_ADDR    )
#define GPIO_DRV_PHY25MHZ_REG					REG8_PTR(GPIO_DRV_PHY25MHZ_ADDR    )
#define GPIO_DRV_MII0DC_MII0MDIO_REG			REG8_PTR(GPIO_DRV_MII0DC_MII0MDIO_ADDR    )
#define GPIO_DRV_MII0PHYRST_REG					REG8_PTR(GPIO_DRV_MII0PHYRST_ADDR    )
#define GPIO_DRV_MII0PHYPD_REG					REG8_PTR(GPIO_DRV_MII0PHYPD_ADDR    )
#define GPIO_DRV_GPIO20_REG						REG8_PTR(GPIO_DRV_GPIO20_ADDR   )
#define GPIO_DRV_GPIO21_REG						REG8_PTR(GPIO_DRV_GPIO21_ADDR   )
#define GPIO_DRV_JTAGTDO_REG					REG8_PTR(GPIO_DRV_JTAGTDO_ADDR   )
#define GPIO_DRV_C25MHZ_PWM0_REG				REG8_PTR(GPIO_DRV_C25MHZ_PWM0_ADDR   )
#define GPIO_DRV_C24MHZ_REG						REG8_PTR(GPIO_DRV_C24MHZ_ADDR   )

#define GPIO_DRV_GPIO_1_0_REG					REG8_PTR(GPIO_DRV_GPIO_1_0_ADDR   )
#define GPIO_DRV_GPIO_3_2_REG					REG8_PTR(GPIO_DRV_GPIO_3_2_ADDR   )
#define GPIO_DRV_GPIO_5_4_REG					REG8_PTR(GPIO_DRV_GPIO_5_4_ADDR   )
#define GPIO_DRV_GPIO_7_6_REG					REG8_PTR(GPIO_DRV_GPIO_7_6_ADDR   )
#define GPIO_DRV_GPIO_9_8_REG					REG8_PTR(GPIO_DRV_GPIO_9_8_ADDR   )
#define GPIO_DRV_GPIO_11_10_REG					REG8_PTR(GPIO_DRV_GPIO_11_10_ADDR   )
#define GPIO_DRV_GPIO22_REG						REG8_PTR(GPIO_DRV_GPIO22_ADDR   )
#define GPIO_DRV_GPIO23_REG						REG8_PTR(GPIO_DRV_GPIO23_ADDR   )
#define GPIO_DRV_GPIO24_REG						REG8_PTR(GPIO_DRV_GPIO24_ADDR   )
#define GPIO_DRV_GPIO25_REG						REG8_PTR(GPIO_DRV_GPIO25_ADDR   )
#define GPIO_DRV_GPIO26_REG						REG8_PTR(GPIO_DRV_GPIO26_ADDR   )
#define GPIO_DRV_GPIO27_REG						REG8_PTR(GPIO_DRV_GPIO27_ADDR   )


#define GPIO_ID_GP0_BYTE_VAL					REG8_VAL(GPIO_ID_GP0_BYTE_ADDR )
#define GPIO_ID_GP1_BYTE_VAL					REG8_VAL(GPIO_ID_GP1_BYTE_ADDR )
#define GPIO_ID_GP2_WAKEUP_SUS_BYTE_VAL			REG8_VAL(GPIO_ID_GP2_WAKEUP_SUS_BYTE_ADDR )
#define GPIO_ID_GP3_SD0CD_BYTE_VAL				REG8_VAL(GPIO_ID_GP3_SD0CD_BYTE_ADDR )
#define GPIO_ID_GP4_VDOUT_7_0_BYTE_VAL			REG8_VAL(GPIO_ID_GP4_VDOUT_7_0_BYTE_ADDR )
#define GPIO_ID_GP5_VDOUT_15_8_BYTE_VAL			REG8_VAL(GPIO_ID_GP5_VDOUT_15_8_BYTE_ADDR )
#define GPIO_ID_GP6_VDOUT_23_16_BYTE_VAL		REG8_VAL(GPIO_ID_GP6_VDOUT_23_16_BYTE_ADDR )
#define GPIO_ID_GP7_VD_BYTE_VAL					REG8_VAL(GPIO_ID_GP7_VD_BYTE_ADDR )
#define GPIO_ID_GP8_VDIN_BYTE_VAL				REG8_VAL(GPIO_ID_GP8_VDIN_BYTE_ADDR )
#define GPIO_ID_GP9_VSYNC_BYTE_VAL				REG8_VAL(GPIO_ID_GP9_VSYNC_BYTE_ADDR )
#define GPIO_ID_GP10_I2S_BYTE_VAL				REG8_VAL(GPIO_ID_GP10_I2S_BYTE_ADDR )
#define GPIO_ID_GP11_SPI_BYTE_VAL				REG8_VAL(GPIO_ID_GP11_SPI_BYTE_ADDR )
#define GPIO_ID_GP13_SD3_BYTE_VAL				REG8_VAL(GPIO_ID_GP13_SD3_BYTE_ADDR )
#define GPIO_ID_GP14_SD0_BYTE_VAL				REG8_VAL(GPIO_ID_GP14_SD0_BYTE_ADDR )
#define GPIO_ID_GP15_NAND_7_0_BYTE_VAL			REG8_VAL(GPIO_ID_GP15_NAND_7_0_BYTE_ADDR )
#define GPIO_ID_GP17_MII0RX_BYTE_VAL			REG8_VAL(GPIO_ID_GP17_MII0RX_BYTE_ADDR )
#define GPIO_ID_GP18_SDWRSW_BYTE_VAL			REG8_VAL(GPIO_ID_GP18_SDWRSW_BYTE_ADDR )
#define GPIO_ID_GP19_MII0TX_BYTE_VAL			REG8_VAL(GPIO_ID_GP19_MII0TX_BYTE_ADDR )
#define GPIO_ID_GP20_MII0_BYTE_VAL				REG8_VAL(GPIO_ID_GP20_MII0_BYTE_ADDR )
#define GPIO_ID_GP21_I2C_BYTE_VAL				REG8_VAL(GPIO_ID_GP21_I2C_BYTE_ADDR )
#define GPIO_ID_GP22_UART_0_1_BYTE_VAL			REG8_VAL(GPIO_ID_GP22_UART_0_1_BYTE_ADDR )
#define GPIO_ID_GP23_UART_2_3_BYTE_VAL			REG8_VAL(GPIO_ID_GP23_UART_2_3_BYTE_ADDR )
#define GPIO_ID_GP24_SD2KPAD_BYTE_VAL			REG8_VAL(GPIO_ID_GP24_SD2KPAD_BYTE_ADDR )
#define GPIO_ID_GP25_SD2WRSW_BYTE_VAL			REG8_VAL(GPIO_ID_GP25_SD2WRSW_BYTE_ADDR )
#define GPIO_ID_GP26_KPAD_BYTE_VAL				REG8_VAL(GPIO_ID_GP26_KPAD_BYTE_ADDR )
#define GPIO_ID_GP27_BYTE_VAL					REG8_VAL(GPIO_ID_GP27_BYTE_ADDR )
#define GPIO_ID_GP28_NAND_CFG_0_BYTE_VAL		REG8_VAL(GPIO_ID_GP28_NAND_CFG_0_BYTE_ADDR )
#define GPIO_ID_GP29_NAND_CFG_1_BYTE_VAL		REG8_VAL(GPIO_ID_GP29_NAND_CFG_1_BYTE_ADDR )
#define GPIO_ID_GP30_SPI_FLASH_BYTE_VAL			REG8_VAL(GPIO_ID_GP30_SPI_FLASH_BYTE_ADDR )
#define GPIO_ID_GP31_BYTE_VAL					REG8_VAL(GPIO_ID_GP31_BYTE_ADDR )
#define GPIO_ID_GP32_HDMI_BYTE_VAL				REG8_VAL(GPIO_ID_GP32_HDMI_BYTE_ADDR )
#define GPIO_ID_GPIO_27_20_2BYTE_VAL			REG16_VAL(GPIO_ID_GPIO_27_20_2BYTE_ADDR )
#define GPIO_ID_GP60_USB_BYTE_VAL				REG8_VAL(GPIO_ID_GP60_USB_BYTE_ADDR )
#define GPIO_CTRL_GP0_BYTE_VAL					REG8_VAL(GPIO_CTRL_GP0_BYTE_ADDR )
#define GPIO_CTRL_GP1_BYTE_VAL					REG8_VAL(GPIO_CTRL_GP1_BYTE_ADDR )
#define GPIO_CTRL_GP2_WAKEUP_SUS_BYTE_VAL		REG8_VAL(GPIO_CTRL_GP2_WAKEUP_SUS_BYTE_ADDR )
#define GPIO_CTRL_GP3_SD0CD_BYTE_VAL			REG8_VAL(GPIO_CTRL_GP3_SD0CD_BYTE_ADDR )
#define GPIO_CTRL_GP4_VDOUT_7_0_BYTE_VAL		REG8_VAL(GPIO_CTRL_GP4_VDOUT_7_0_BYTE_ADDR )
#define GPIO_CTRL_GP5_VDOUT_15_8_BYTE_VAL		REG8_VAL(GPIO_CTRL_GP5_VDOUT_15_8_BYTE_ADDR )
#define GPIO_CTRL_GP6_VDOUT_23_16_BYTE_VAL		REG8_VAL(GPIO_CTRL_GP6_VDOUT_23_16_BYTE_ADDR )
#define GPIO_CTRL_GP7_VD_BYTE_VAL				REG8_VAL(GPIO_CTRL_GP7_VD_BYTE_ADDR )
#define GPIO_CTRL_GP8_VDIN_BYTE_VAL				REG8_VAL(GPIO_CTRL_GP8_VDIN_BYTE_ADDR )
#define GPIO_CTRL_GP9_VSYNC_BYTE_VAL			REG8_VAL(GPIO_CTRL_GP9_VSYNC_BYTE_ADDR )
#define GPIO_CTRL_GP10_I2S_BYTE_VAL				REG8_VAL(GPIO_CTRL_GP10_I2S_BYTE_ADDR )
#define GPIO_CTRL_GP11_SPI_BYTE_VAL				REG8_VAL(GPIO_CTRL_GP11_SPI_BYTE_ADDR )
#define GPIO_CTRL_GP13_SD3_BYTE_VAL				REG8_VAL(GPIO_CTRL_GP13_SD3_BYTE_ADDR )
#define GPIO_CTRL_GP14_SD0_BYTE_VAL				REG8_VAL(GPIO_CTRL_GP14_SD0_BYTE_ADDR )
#define GPIO_CTRL_GP15_NAND_7_0_BYTE_VAL		REG8_VAL(GPIO_CTRL_GP15_NAND_7_0_BYTE_ADDR )
#define GPIO_CTRL_GP17_MII0RX_BYTE_VAL			REG8_VAL(GPIO_CTRL_GP17_MII0RX_BYTE_ADDR )
#define GPIO_CTRL_GP18_SDWRSW_BYTE_VAL			REG8_VAL(GPIO_CTRL_GP18_SDWRSW_BYTE_ADDR )
#define GPIO_CTRL_GP19_MII0TX_BYTE_VAL			REG8_VAL(GPIO_CTRL_GP19_MII0TX_BYTE_ADDR )
#define GPIO_CTRL_GP20_MII0_BYTE_VAL			REG8_VAL(GPIO_CTRL_GP20_MII0_BYTE_ADDR )
#define GPIO_CTRL_GP21_I2C_BYTE_VAL				REG8_VAL(GPIO_CTRL_GP21_I2C_BYTE_ADDR )
#define GPIO_CTRL_GP22_UART_0_1_BYTE_VAL        REG8_VAL(GPIO_CTRL_GP22_UART_0_1_BYTE_ADDR      )
#define GPIO_CTRL_GP23_UART_2_3_BYTE_VAL        REG8_VAL(GPIO_CTRL_GP23_UART_2_3_BYTE_ADDR      )
#define GPIO_CTRL_GP24_SD2KPAD_BYTE_VAL			REG8_VAL(GPIO_CTRL_GP24_SD2KPAD_BYTE_ADDR      )
#define GPIO_CTRL_GP25_SD2WRSW_BYTE_VAL			REG8_VAL(GPIO_CTRL_GP25_SD2WRSW_BYTE_ADDR      )
#define GPIO_CTRL_GP26_KPAD_BYTE_VAL       	 	REG8_VAL(GPIO_CTRL_GP26_KPAD_BYTE_ADDR          )
#define GPIO_CTRL_GP27_BYTE_VAL					REG8_VAL(GPIO_CTRL_GP27_BYTE_ADDR          )
#define GPIO_CTRL_GP28_NAND_CFG_0_BYTE_VAL      REG8_VAL(GPIO_CTRL_GP28_NAND_CFG_0_BYTE_ADDR    )
#define GPIO_CTRL_GP29_NAND_CFG_1_BYTE_VAL      REG8_VAL(GPIO_CTRL_GP29_NAND_CFG_1_BYTE_ADDR    )
#define GPIO_CTRL_GP30_SPI_FLASH_BYTE_VAL 	    REG8_VAL(GPIO_CTRL_GP30_SPI_FLASH_BYTE_ADDR 	)
#define GPIO_CTRL_GP31_BYTE_VAL					REG8_VAL(GPIO_CTRL_GP31_BYTE_ADDR 	)
#define GPIO_CTRL_GP32_HDMI_BYTE_VAL			REG8_VAL(GPIO_CTRL_GP32_HDMI_BYTE_ADDR 	)
#define GPIO_CTRL_GPIO_23_20_BYTE_VAL			REG8_VAL(GPIO_CTRL_GPIO_23_20_BYTE_ADDR 	)
#define GPIO_CTRL_GPIO_27_24_BYTE_VAL			REG8_VAL(GPIO_CTRL_GPIO_27_24_BYTE_ADDR 	)
#define GPIO_CTRL_GP60_USB_BYTE_VAL				REG8_VAL(GPIO_CTRL_GP60_USB_BYTE_ADDR			)
#define GPIO_OC_GP0_BYTE_VAL 			    	REG8_VAL(GPIO_OC_GP0_BYTE_ADDR 			        )
#define GPIO_OC_GP1_BYTE_VAL 			        REG8_VAL(GPIO_OC_GP1_BYTE_ADDR 			        )
#define GPIO_OC_GP2_WAKEUP_SUS_BYTE_VAL 	    REG8_VAL(GPIO_OC_GP2_WAKEUP_SUS_BYTE_ADDR 	    )
#define GPIO_OC_GP3_SD0CD_BYTE_VAL 		    	REG8_VAL(GPIO_OC_GP3_SD0CD_BYTE_ADDR 		    )
#define GPIO_OC_GP4_VDOUT_7_0_BYTE_VAL          REG8_VAL(GPIO_OC_GP4_VDOUT_7_0_BYTE_ADDR        )
#define GPIO_OC_GP5_VDOUT_15_8_BYTE_VAL         REG8_VAL(GPIO_OC_GP5_VDOUT_15_8_BYTE_ADDR       )
#define GPIO_OC_GP6_VDOUT_23_16_BYTE_VAL        REG8_VAL(GPIO_OC_GP6_VDOUT_23_16_BYTE_ADDR      )
#define GPIO_OC_GP7_VD_BYTE_VAL       	        REG8_VAL(GPIO_OC_GP7_VD_BYTE_ADDR       	    )
#define GPIO_OC_GP8_VDIN_BYTE_VAL     	        REG8_VAL(GPIO_OC_GP8_VDIN_BYTE_ADDR     	    )
#define GPIO_OC_GP9_VSYNC_BYTE_VAL 		     	REG8_VAL(GPIO_OC_GP9_VSYNC_BYTE_ADDR 		    )
#define GPIO_OC_GP10_I2S_BYTE_VAL 		        REG8_VAL(GPIO_OC_GP10_I2S_BYTE_ADDR 		    )
#define GPIO_OC_GP11_SPI_BYTE_VAL      	     	REG8_VAL(GPIO_OC_GP11_SPI_BYTE_ADDR      	    )
#define GPIO_OC_GP13_SD3_BYTE_VAL      	     	REG8_VAL(GPIO_OC_GP13_SD3_BYTE_ADDR      	    )
#define GPIO_OC_GP14_SD0_BYTE_VAL      	     	REG8_VAL(GPIO_OC_GP14_SD0_BYTE_ADDR      	    )
#define GPIO_OC_GP15_NAND_7_0_BYTE_VAL          REG8_VAL(GPIO_OC_GP15_NAND_7_0_BYTE_ADDR        )
#define GPIO_OC_GP17_MII0RX_BYTE_VAL			REG8_VAL(GPIO_OC_GP17_MII0RX_BYTE_ADDR        )
#define GPIO_OC_GP18_SDWRSW_BYTE_VAL			REG8_VAL(GPIO_OC_GP18_SDWRSW_BYTE_ADDR        )
#define GPIO_OC_GP19_MII0TX_BYTE_VAL			REG8_VAL(GPIO_OC_GP19_MII0TX_BYTE_ADDR        )
#define GPIO_OC_GP20_MII0_BYTE_VAL				REG8_VAL(GPIO_OC_GP20_MII0_BYTE_ADDR        )
#define GPIO_OC_GP21_I2C_BYTE_VAL       	    REG8_VAL(GPIO_OC_GP21_I2C_BYTE_ADDR       	    )
#define GPIO_OC_GP22_UART_0_1_BYTE_VAL          REG8_VAL(GPIO_OC_GP22_UART_0_1_BYTE_ADDR        )
#define GPIO_OC_GP23_UART_2_3_BYTE_VAL          REG8_VAL(GPIO_OC_GP23_UART_2_3_BYTE_ADDR        )
#define GPIO_OC_GP24_SD2KPAD_BYTE_VAL			REG8_VAL(GPIO_OC_GP24_SD2KPAD_BYTE_ADDR        )
#define GPIO_OC_GP25_SD2WRSW_BYTE_VAL			REG8_VAL(GPIO_OC_GP25_SD2WRSW_BYTE_ADDR        )
#define GPIO_OC_GP26_KPAD_BYTE_VAL              REG8_VAL(GPIO_OC_GP26_KPAD_BYTE_ADDR            )
#define GPIO_OC_GP27_BYTE_VAL					REG8_VAL(GPIO_OC_GP27_BYTE_ADDR            )
#define GPIO_OC_GP28_NAND_CFG_0_BYTE_VAL        REG8_VAL(GPIO_OC_GP28_NAND_CFG_0_BYTE_ADDR      )
#define GPIO_OC_GP29_NAND_CFG_1_BYTE_VAL        REG8_VAL(GPIO_OC_GP29_NAND_CFG_1_BYTE_ADDR      )
#define GPIO_OC_GP30_SPI_FLASH_BYTE_VAL 	    REG8_VAL(GPIO_OC_GP30_SPI_FLASH_BYTE_ADDR 	    )
#define GPIO_OC_GP31_BYTE_VAL					REG8_VAL(GPIO_OC_GP31_BYTE_ADDR 	    )
#define GPIO_OC_GP32_HDMI_BYTE_VAL				REG8_VAL(GPIO_OC_GP32_HDMI_BYTE_ADDR 	    )
#define GPIO_OC_GPIO_27_20_2BYTE_VAL			REG16_VAL(GPIO_OC_GPIO_27_20_2BYTE_ADDR 	    )
#define GPIO_OC_GP60_USB_BYTE_VAL				REG8_VAL(GPIO_OC_GP60_USB_BYTE_ADDR				)
#define GPIO_OD_GP0_BYTE_VAL 			    	REG8_VAL(GPIO_OD_GP0_BYTE_ADDR 			        )
#define GPIO_OD_GP1_BYTE_VAL 			        REG8_VAL(GPIO_OD_GP1_BYTE_ADDR 			        )
#define GPIO_OD_GP2_WAKEUP_SUS_BYTE_VAL 	    REG8_VAL(GPIO_OD_GP2_WAKEUP_SUS_BYTE_ADDR 	    )
#define GPIO_OD_GP3_SD0CD_BYTE_VAL	 		    REG8_VAL(GPIO_OD_GP3_SD0CD_BYTE_ADDR 		    )
#define GPIO_OD_GP4_VDOUT_7_0_BYTE_VAL          REG8_VAL(GPIO_OD_GP4_VDOUT_7_0_BYTE_ADDR        )
#define GPIO_OD_GP5_VDOUT_15_8_BYTE_VAL         REG8_VAL(GPIO_OD_GP5_VDOUT_15_8_BYTE_ADDR       )
#define GPIO_OD_GP6_VDOUT_23_16_BYTE_VAL        REG8_VAL(GPIO_OD_GP6_VDOUT_23_16_BYTE_ADDR      )
#define GPIO_OD_GP7_VD_BYTE_VAL       	        REG8_VAL(GPIO_OD_GP7_VD_BYTE_ADDR       	    )
#define GPIO_OD_GP8_VDIN_BYTE_VAL     	        REG8_VAL(GPIO_OD_GP8_VDIN_BYTE_ADDR     	    )
#define GPIO_OD_GP9_VSYNC_BYTE_VAL 		     	REG8_VAL(GPIO_OD_GP9_VSYNC_BYTE_ADDR 		    )
#define GPIO_OD_GP10_I2S_BYTE_VAL 		        REG8_VAL(GPIO_OD_GP10_I2S_BYTE_ADDR 		    )
#define GPIO_OD_GP11_SPI_BYTE_VAL      	     	REG8_VAL(GPIO_OD_GP11_SPI_BYTE_ADDR      	    )
#define GPIO_OD_GP13_SD3_BYTE_VAL      	     	REG8_VAL(GPIO_OD_GP13_SD3_BYTE_ADDR      	    )
#define GPIO_OD_GP14_SD0_BYTE_VAL      	     	REG8_VAL(GPIO_OD_GP14_SD0_BYTE_ADDR      	    )
#define GPIO_OD_GP15_NAND_7_0_BYTE_VAL			REG8_VAL(GPIO_OD_GP15_NAND_7_0_BYTE_ADDR      	    )
#define GPIO_OD_GP17_MII0RX_BYTE_VAL			REG8_VAL(GPIO_OD_GP17_MII0RX_BYTE_ADDR      	    )
#define GPIO_OD_GP18_SDWRSW_BYTE_VAL			REG8_VAL(GPIO_OD_GP18_SDWRSW_BYTE_ADDR      	    )
#define GPIO_OD_GP19_MII0TX_BYTE_VAL			REG8_VAL(GPIO_OD_GP19_MII0TX_BYTE_ADDR      	    )
#define GPIO_OD_GP20_MII0_BYTE_VAL				REG8_VAL(GPIO_OD_GP20_MII0_BYTE_ADDR      	    )
#define GPIO_OD_GP21_I2C_BYTE_VAL       	    REG8_VAL(GPIO_OD_GP21_I2C_BYTE_ADDR       	    )
#define GPIO_OD_GP22_UART_0_1_BYTE_VAL          REG8_VAL(GPIO_OD_GP22_UART_0_1_BYTE_ADDR        )
#define GPIO_OD_GP23_UART_2_3_BYTE_VAL          REG8_VAL(GPIO_OD_GP23_UART_2_3_BYTE_ADDR        )
#define GPIO_OD_GP24_SD2KPAD_BYTE_VAL			REG8_VAL(GPIO_OD_GP24_SD2KPAD_BYTE_ADDR        )
#define GPIO_OD_GP25_SD2WRSW_BYTE_VAL			REG8_VAL(GPIO_OD_GP25_SD2WRSW_BYTE_ADDR        )
#define GPIO_OD_GP26_KPAD_BYTE_VAL				REG8_VAL(GPIO_OD_GP26_KPAD_BYTE_ADDR        )
#define GPIO_OD_GP27_BYTE_VAL					REG8_VAL(GPIO_OD_GP27_BYTE_ADDR        )
#define GPIO_OD_GP28_NAND_CFG_0_BYTE_VAL        REG8_VAL(GPIO_OD_GP28_NAND_CFG_0_BYTE_ADDR      )
#define GPIO_OD_GP29_NAND_CFG_1_BYTE_VAL        REG8_VAL(GPIO_OD_GP29_NAND_CFG_1_BYTE_ADDR      )
#define GPIO_OD_GP30_SPI_FLASH_BYTE_VAL 	    REG8_VAL(GPIO_OD_GP30_SPI_FLASH_BYTE_ADDR 	    )
#define GPIO_OD_GP31_BYTE_VAL					REG8_VAL(GPIO_OD_GP31_BYTE_ADDR 	    )
#define GPIO_OD_GP32_HDMI_BYTE_VAL				REG8_VAL(GPIO_OD_GP32_HDMI_BYTE_ADDR 	    )
#define GPIO_OD_GPIO_27_20_2BYTE_VAL			REG16_VAL(GPIO_OD_GPIO_27_20_2BYTE_ADDR 	    )
#define GPIO_OD_GP60_USB_BYTE_VAL				REG8_VAL(GPIO_OD_GP60_USB_BYTE_ADDR				)
#define GPIO_STRAP_STATUS_VAL					REG32_VAL(GPIO_STRAP_STATUS_ADDR				)
#define GPIO_AHB_CTRL_4BYTE_VAL 				REG32_VAL(GPIO_AHB_CTRL_4BYTE_ADDR				)
#define GPIO_USB_OP_CTRL_4BYTE_VAL				REG32_VAL(GPIO_USB_OP_CTRL_4BYTE_ADDR			)
#define GPIO_BONDING_OPTION_4BYTE_VAL     		REG32_VAL(GPIO_BONDING_OPTION_4BYTE_ADDR		)
#define GPIO_PIN_SHARING_SEL_4BYTE_VAL 			REG32_VAL(GPIO_PIN_SHARING_SEL_4BYTE_ADDR		)
#define GPIO_AXI2AHB_4BYTE_VAL					REG32_VAL(GPIO_AXI2AHB_4BYTE_ADDR		)
#define GPIO0_INT_REQ_TYPE_VAL					REG8_VAL(GPIO0_INT_REQ_TYPE_ADDR)
#define GPIO1_INT_REQ_TYPE_VAL					REG8_VAL(GPIO1_INT_REQ_TYPE_ADDR)
#define GPIO2_INT_REQ_TYPE_VAL					REG8_VAL(GPIO2_INT_REQ_TYPE_ADDR)
#define GPIO3_INT_REQ_TYPE_VAL					REG8_VAL(GPIO3_INT_REQ_TYPE_ADDR)
#define GPIO4_INT_REQ_TYPE_VAL					REG8_VAL(GPIO4_INT_REQ_TYPE_ADDR)
#define GPIO5_INT_REQ_TYPE_VAL					REG8_VAL(GPIO5_INT_REQ_TYPE_ADDR)
#define GPIO6_INT_REQ_TYPE_VAL					REG8_VAL(GPIO6_INT_REQ_TYPE_ADDR)
#define GPIO7_INT_REQ_TYPE_VAL 					REG8_VAL(GPIO7_INT_REQ_TYPE_ADDR)
#define GPIO8_INT_REQ_TYPE_VAL 					REG8_VAL(GPIO8_INT_REQ_TYPE_ADDR)
#define GPIO9_INT_REQ_TYPE_VAL 					REG8_VAL(GPIO9_INT_REQ_TYPE_ADDR)
#define GPIO10_INT_REQ_TYPE_VAL 				REG8_VAL(GPIO10_INT_REQ_TYPE_ADDR)
#define GPIO11_INT_REQ_TYPE_VAL 				REG8_VAL(GPIO11_INT_REQ_TYPE_ADDR)
#define GPIO12_INT_REQ_TYPE_VAL 				REG8_VAL(GPIO12_INT_REQ_TYPE_ADDR)
#define GPIO13_INT_REQ_TYPE_VAL 				REG8_VAL(GPIO13_INT_REQ_TYPE_ADDR)
#define GPIO18_INT_REQ_TYPE_VAL 				REG8_VAL(GPIO18_INT_REQ_TYPE_ADDR)
#define GPIO19_INT_REQ_TYPE_VAL 				REG8_VAL(GPIO19_INT_REQ_TYPE_ADDR)
#define VOUT20_INT_REQ_TYPE_VAL 				REG8_VAL(VOUT20_INT_REQ_TYPE_ADDR)
#define VOUT21_INT_REQ_TYPE_VAL 				REG8_VAL(VOUT21_INT_REQ_TYPE_ADDR)
#define VOUT22_INT_REQ_TYPE_VAL 				REG8_VAL(VOUT22_INT_REQ_TYPE_ADDR)
#define VOUT23_INT_REQ_TYPE_VAL 				REG8_VAL(VOUT23_INT_REQ_TYPE_ADDR)
#define GPIO20_INT_REQ_TYPE_VAL 				REG8_VAL(GPIO20_INT_REQ_TYPE_ADDR)
#define GPIO21_INT_REQ_TYPE_VAL 				REG8_VAL(GPIO21_INT_REQ_TYPE_ADDR)
#define GPIO22_INT_REQ_TYPE_VAL 				REG8_VAL(GPIO22_INT_REQ_TYPE_ADDR)
#define GPIO23_INT_REQ_TYPE_VAL 				REG8_VAL(GPIO23_INT_REQ_TYPE_ADDR)
#define GPIO24_INT_REQ_TYPE_VAL 				REG8_VAL(GPIO24_INT_REQ_TYPE_ADDR)
#define GPIO25_INT_REQ_TYPE_VAL 				REG8_VAL(GPIO25_INT_REQ_TYPE_ADDR)
#define GPIO26_INT_REQ_TYPE_VAL 				REG8_VAL(GPIO26_INT_REQ_TYPE_ADDR)
#define GPIO27_INT_REQ_TYPE_VAL 				REG8_VAL(GPIO27_INT_REQ_TYPE_ADDR)
#define KPADROW0_INT_REQ_TYPE_VAL 				REG8_VAL(KPADROW0_INT_REQ_TYPE_ADDR)
#define KPADROW1_INT_REQ_TYPE_VAL 				REG8_VAL(KPADROW1_INT_REQ_TYPE_ADDR)
#define KPADROW2_INT_REQ_TYPE_VAL 				REG8_VAL(KPADROW2_INT_REQ_TYPE_ADDR)
#define KPADROW3_INT_REQ_TYPE_VAL 				REG8_VAL(KPADROW3_INT_REQ_TYPE_ADDR)
#define KPADCOL0_INT_REQ_TYPE_VAL 				REG8_VAL(KPADCOL0_INT_REQ_TYPE_ADDR)
#define KPADCOL1_INT_REQ_TYPE_VAL 				REG8_VAL(KPADCOL1_INT_REQ_TYPE_ADDR)
#define KPADCOL2_INT_REQ_TYPE_VAL 				REG8_VAL(KPADCOL2_INT_REQ_TYPE_ADDR)
#define KPADROW4_INT_REQ_TYPE_VAL 				REG8_VAL(KPADROW4_INT_REQ_TYPE_ADDR)
#define PCMMCLK_INT_REQ_TYPE_VAL 				REG8_VAL(PCMMCLK_INT_REQ_TYPE_ADDR)
#define SPDIF0_INT_REQ_TYPE_VAL 				REG8_VAL(SPDIF0_INT_REQ_TYPE_ADDR)
#define I2SADCDAT0_INT_REQ_TYPE_VAL				REG8_VAL(I2SADCDAT0_INT_REQ_TYPE_ADDR)
#define SD3CLK_INT_REQ_TYPE_VAL					REG8_VAL(SD3CLK_INT_REQ_TYPE_ADDR)
#define SD3CMD_INT_REQ_TYPE_VAL					REG8_VAL(SD3CMD_INT_REQ_TYPE_ADDR)
#define SD3WP_INT_REQ_TYPE_VAL					REG8_VAL(SD3WP_INT_REQ_TYPE_ADDR)
#define SD3DATA0_INT_REQ_TYPE_VAL				REG8_VAL(SD3DATA0_INT_REQ_TYPE_ADDR)
#define SD3DATA1_INT_REQ_TYPE_VAL				REG8_VAL(SD3DATA1_INT_REQ_TYPE_ADDR)
#define SD3DATA2_INT_REQ_TYPE_VAL				REG8_VAL(SD3DATA2_INT_REQ_TYPE_ADDR)
#define SD3DATA3_INT_REQ_TYPE_VAL				REG8_VAL(SD3DATA3_INT_REQ_TYPE_ADDR)
#define UART1RTS_INT_REQ_TYPE_VAL				REG8_VAL(UART1RTS_INT_REQ_TYPE_ADDR)
#define UART1TXD_INT_REQ_TYPE_VAL				REG8_VAL(UART1TXD_INT_REQ_TYPE_ADDR)
#define UART1CTS_INT_REQ_TYPE_VAL				REG8_VAL(UART1CTS_INT_REQ_TYPE_ADDR)
#define UART1RXD_INT_REQ_TYPE_VAL				REG8_VAL(UART1RXD_INT_REQ_TYPE_ADDR)
#define UART2TXD_INT_REQ_TYPE_VAL				REG8_VAL(UART2TXD_INT_REQ_TYPE_ADDR)
#define UART2RXD_INT_REQ_TYPE_VAL				REG8_VAL(UART2RXD_INT_REQ_TYPE_ADDR)
#define UART3TXD_INT_REQ_TYPE_VAL				REG8_VAL(UART3TXD_INT_REQ_TYPE_ADDR)
#define UART3RXD_INT_REQ_TYPE_VAL				REG8_VAL(UART3RXD_INT_REQ_TYPE_ADDR)
#define I2SDACDAT0_INT_REQ_TYPE_VAL 			REG8_VAL(I2SDACDAT0_INT_REQ_TYPE_ADDR)
#define I2SDACDAT1_INT_REQ_TYPE_VAL 			REG8_VAL(I2SDACDAT1_INT_REQ_TYPE_ADDR)
#define I2SDACDAT2_INT_REQ_TYPE_VAL 			REG8_VAL(I2SDACDAT2_INT_REQ_TYPE_ADDR)
#define I2SDACDAT3_INT_REQ_TYPE_VAL 			REG8_VAL(I2SDACDAT3_INT_REQ_TYPE_ADDR)
#define I2ADCMCLK_INT_REQ_TYPE_VAL				REG8_VAL(I2ADCMCLK_INT_REQ_TYPE_ADDR)
#define I2SDACLRC_INT_REQ_TYPE_VAL 				REG8_VAL(I2SDACLRC_INT_REQ_TYPE_ADDR)
#define I2SDACBCLK_INT_REQ_TYPE_VAL				REG8_VAL(I2SDACBCLK_INT_REQ_TYPE_ADDR)
#define I2SDACMCLK_INT_REQ_TYPE_VAL				REG8_VAL(I2SDACMCLK_INT_REQ_TYPE_ADDR)
#define SPI0CLK_INT_REQ_TYPE_VAL				REG8_VAL(SPI0CLK_INT_REQ_TYPE_ADDR)
#define SPI0MISO_INT_REQ_TYPE_VAL				REG8_VAL(SPI0MISO_INT_REQ_TYPE_ADDR)
#define SPI0MOSI_INT_REQ_TYPE_VAL				REG8_VAL(SPI0MOSI_INT_REQ_TYPE_ADDR)
#define SPI0SS0_INT_REQ_TYPE_VAL				REG8_VAL(SPI0SS0_INT_REQ_TYPE_ADDR)
#define PWMOUT1_INT_REQ_TYPE_VAL				REG8_VAL(PWMOUT1_INT_REQ_TYPE_ADDR)
#define PWMOUT0_INT_REQ_TYPE_VAL				REG8_VAL(PWMOUT0_INT_REQ_TYPE_ADDR)
#define GPIO0_INT_REQ_STS_VAL 					REG8_VAL(GPIO0_INT_REQ_STS_ADDR)
#define GPIO1_INT_REQ_STS_VAL 					REG8_VAL(GPIO1_INT_REQ_STS_ADDR)
#define GPIO2_INT_REQ_STS_VAL 					REG8_VAL(GPIO2_INT_REQ_STS_ADDR)
#define GPIO3_INT_REQ_STS_VAL 					REG8_VAL(GPIO3_INT_REQ_STS_ADDR)
#define GPIO4_INT_REQ_STS_VAL 					REG8_VAL(GPIO4_INT_REQ_STS_ADDR)
#define GPIO5_INT_REQ_STS_VAL 					REG8_VAL(GPIO5_INT_REQ_STS_ADDR)
#define GPIO6_INT_REQ_STS_VAL 					REG8_VAL(GPIO6_INT_REQ_STS_ADDR)
#define GPIO7_INT_REQ_STS_VAL 					REG8_VAL(GPIO7_INT_REQ_STS_ADDR)
#define GPIO8_INT_REQ_STS_VAL 					REG8_VAL(GPIO8_INT_REQ_STS_ADDR)
#define GPIO_DRV_SD0_USB_BYTE_VAL				REG8_VAL(GPIO_DRV_SD0_USB_BYTE_ADDR)
#define GPIO_DRV_USB_SWOC0_BYTE_VAL				REG8_VAL(GPIO_DRV_USB_SWOC0_BYTE_ADDR)
#define GPIO_DRV_USB_OC12_BYTE_VAL				REG8_VAL(GPIO_DRV_USB_OC12_BYTE_ADDR)
#define GPIO_DRV_USBOC3_CIR_BYTE_VAL			REG8_VAL(GPIO_DRV_USBOC3_CIR_BYTE_ADDR)
#define GPIO_DRV_PWREN_BYTE_VAL					REG8_VAL(GPIO_DRV_PWREN_BYTE_ADDR)
#define GPIO_DRV_PWREN_WAKEUP0_BYTE_VAL			REG8_VAL(GPIO_DRV_PWREN_WAKEUP0_BYTE_ADDR)
#define GPIO_DRV_SUSGP01_BYTE_VAL				REG8_VAL(GPIO_DRV_SUSGP01_BYTE_ADDR)
#define GPIO_DRV_WAKEUP23_BYTE_VAL				REG8_VAL(GPIO_DRV_WAKEUP23_BYTE_ADDR)
#define GPIO_DRV_I2C_BYTE_VAL					REG8_VAL(GPIO_DRV_I2C_BYTE_ADDR)
#define GPIO_PULL_EN_GP0_BYTE_VAL				REG8_VAL(GPIO_PULL_EN_GP0_BYTE_ADDR		)
#define GPIO_PULL_EN_GP1_BYTE_VAL				REG8_VAL(GPIO_PULL_EN_GP1_BYTE_ADDR 			    )
#define GPIO_PULL_EN_GP2_WAKEUP_SUS_BYTE_VAL	REG8_VAL(GPIO_PULL_EN_GP2_WAKEUP_SUS_BYTE_ADDR 	    )
#define GPIO_PULL_EN_GP3_SD0CD_BYTE_VAL			REG8_VAL(GPIO_PULL_EN_GP3_SD0CD_BYTE_ADDR 		    )
#define GPIO_PULL_EN_GP4_VDOUT_7_0_BYTE_VAL		REG8_VAL(GPIO_PULL_EN_GP4_VDOUT_7_0_BYTE_ADDR       )
#define GPIO_PULL_EN_GP5_VDOUT_15_8_BYTE_VAL	REG8_VAL(GPIO_PULL_EN_GP5_VDOUT_15_8_BYTE_ADDR      )
#define GPIO_PULL_EN_GP6_VDOUT_23_16_BYTE_VAL	REG8_VAL(GPIO_PULL_EN_GP6_VDOUT_23_16_BYTE_ADDR     )
#define GPIO_PULL_EN_GP7_VD_BYTE_VAL			REG8_VAL(GPIO_PULL_EN_GP7_VD_BYTE_ADDR       	    )
#define GPIO_PULL_EN_GP8_VDIN_BYTE_VAL			REG8_VAL(GPIO_PULL_EN_GP8_VDIN_BYTE_ADDR     	    )
#define GPIO_PULL_EN_GP9_VSYNC_BYTE_VAL			REG8_VAL(GPIO_PULL_EN_GP9_VSYNC_BYTE_ADDR 		    )
#define GPIO_PULL_EN_GP10_I2S_BYTE_VAL			REG8_VAL(GPIO_PULL_EN_GP10_I2S_BYTE_ADDR 		    )
#define GPIO_PULL_EN_GP11_SPI_BYTE_VAL			REG8_VAL(GPIO_PULL_EN_GP11_SPI_BYTE_ADDR      	    )
#define GPIO_PULL_EN_GP13_SD3_BYTE_VAL			REG8_VAL(GPIO_PULL_EN_GP13_SD3_BYTE_ADDR      	    )
#define GPIO_PULL_EN_GP14_SD0_BYTE_VAL			REG8_VAL(GPIO_PULL_EN_GP14_SD0_BYTE_ADDR      	    )
#define GPIO_PULL_EN_GP15_NAND_7_0_BYTE_VAL		REG8_VAL(GPIO_PULL_EN_GP15_NAND_7_0_BYTE_ADDR		)
#define GPIO_PULL_EN_GP17_MII0RX_BYTE_VAL		REG8_VAL(GPIO_PULL_EN_GP17_MII0RX_BYTE_ADDR		)
#define GPIO_PULL_EN_GP18_SDWRSW_BYTE_VAL		REG8_VAL(GPIO_PULL_EN_GP18_SDWRSW_BYTE_ADDR		)
#define GPIO_PULL_EN_GP19_MII0TX_BYTE_VAL		REG8_VAL(GPIO_PULL_EN_GP19_MII0TX_BYTE_ADDR		)
#define GPIO_PULL_EN_GP20_MII0_BYTE_VAL			REG8_VAL(GPIO_PULL_EN_GP20_MII0_BYTE_ADDR		)
#define GPIO_PULL_EN_GP21_I2C_BYTE_VAL			REG8_VAL(GPIO_PULL_EN_GP21_I2C_BYTE_ADDR       	    )
#define GPIO_PULL_EN_GP22_UART_0_1_BYTE_VAL		REG8_VAL(GPIO_PULL_EN_GP22_UART_0_1_BYTE_ADDR       )
#define GPIO_PULL_EN_GP23_UART_2_3_BYTE_VAL		REG8_VAL(GPIO_PULL_EN_GP23_UART_2_3_BYTE_ADDR       )
#define GPIO_PULL_EN_GP24_SD2KPAD_BYTE_VAL		REG8_VAL(GPIO_PULL_EN_GP24_SD2KPAD_BYTE_ADDR       )
#define GPIO_PULL_EN_GP25_SD2WRSW_BYTE_VAL			REG8_VAL(GPIO_PULL_EN_GP25_SD2WRSW_BYTE_ADDR       )
#define GPIO_PULL_EN_GP26_KPAD_BYTE_VAL			REG8_VAL(GPIO_PULL_EN_GP26_KPAD_BYTE_ADDR       )
#define GPIO_PULL_EN_GP27_BYTE_VAL				REG8_VAL(GPIO_PULL_EN_GP27_BYTE_ADDR       )
#define GPIO_PULL_EN_GP28_NAND_CFG_0_BYTE_VAL	REG8_VAL(GPIO_PULL_EN_GP28_NAND_CFG_0_BYTE_ADDR     )
#define GPIO_PULL_EN_GP29_NAND_CFG_1_BYTE_VAL	REG8_VAL(GPIO_PULL_EN_GP29_NAND_CFG_1_BYTE_ADDR     )
#define GPIO_PULL_EN_GP30_SPI_FLASH_BYTE_VAL	REG8_VAL(GPIO_PULL_EN_GP30_SPI_FLASH_BYTE_ADDR 	    )
#define GPIO_PULL_EN_GP31_BYTE_VAL				REG8_VAL(GPIO_PULL_EN_GP31_BYTE_ADDR 	    )
#define GPIO_PULL_EN_GP32_HDMI_BYTE_VAL			REG8_VAL(GPIO_PULL_EN_GP32_HDMI_BYTE_ADDR 	    )
#define GPIO_PULL_EN_GPIO_23_20_BYTE_VAL		REG8_VAL(GPIO_PULL_EN_GPIO_23_20_BYTE_ADDR 	    )
#define GPIO_PULL_EN_GPIO_27_24_BYTE_VAL		REG8_VAL(GPIO_PULL_EN_GPIO_27_24_BYTE_ADDR 	    )
#define GPIO_PULL_EN_GP60_USB_TYTE_VAL			REG8_VAL(GPIO_PULL_EN_GP60_USB_TYTE_ADDR 	    )
#define GPIO_PULL_CTRL_GP0_BYTE_VAL				REG8_VAL(GPIO_PULL_CTRL_GP0_BYTE_ADDR 			    )
#define GPIO_PULL_CTRL_GP1_BYTE_VAL				REG8_VAL(GPIO_PULL_CTRL_GP1_BYTE_ADDR 			    )
#define GPIO_PULL_CTRL_GP2_WAKEUP_SUS_BYTE_VAL	REG8_VAL(GPIO_PULL_CTRL_GP2_WAKEUP_SUS_BYTE_ADDR    )
#define GPIO_PULL_CTRL_GP3_SD0CD_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GP3_SD0CD_BYTE_ADDR 	    )
#define GPIO_PULL_CTRL_GP4_VDOUT_7_0_BYTE_VAL	REG8_VAL(GPIO_PULL_CTRL_GP4_VDOUT_7_0_BYTE_ADDR     )
#define GPIO_PULL_CTRL_GP5_VDOUT_15_8_BYTE_VAL	REG8_VAL(GPIO_PULL_CTRL_GP5_VDOUT_15_8_BYTE_ADDR    )
#define GPIO_PULL_CTRL_GP6_VDOUT_23_16_BYTE_VAL	REG8_VAL(GPIO_PULL_CTRL_GP6_VDOUT_23_16_BYTE_ADDR   )
#define GPIO_PULL_CTRL_GP7_VD_BYTE_VAL			REG8_VAL(GPIO_PULL_CTRL_GP7_VD_BYTE_ADDR       	    )
#define GPIO_PULL_CTRL_GP8_VDIN_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GP8_VDIN_BYTE_ADDR     	    )
#define GPIO_PULL_CTRL_GP9_VSYNC_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GP9_VSYNC_BYTE_ADDR 		)
#define GPIO_PULL_CTRL_GP10_I2S_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GP10_I2S_BYTE_ADDR 		    )
#define GPIO_PULL_CTRL_GP11_SPI_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GP11_SPI_BYTE_ADDR      	)
#define GPIO_PULL_CTRL_GP13_SD3_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GP13_SD3_BYTE_ADDR      	)
#define GPIO_PULL_CTRL_GP14_SD0_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GP14_SD0_BYTE_ADDR      	)
#define GPIO_PULL_CTRL_GP15_NAND_7_0_BYTE_VAL	REG8_VAL(GPIO_PULL_CTRL_GP15_NAND_7_0_BYTE_ADDR      	)
#define GPIO_PULL_CTRL_GP17_MII0RX_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GP17_MII0RX_BYTE_ADDR      	)
#define GPIO_PULL_CTRL_GP18_SDWRSW_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GP18_SDWRSW_BYTE_ADDR      	)
#define GPIO_PULL_CTRL_GP19_MII0TX_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GP19_MII0TX_BYTE_ADDR      	)
#define GPIO_PULL_CTRL_GP20_MII0_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GP20_MII0_BYTE_ADDR     	)
#define GPIO_PULL_CTRL_GP21_I2C_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GP21_I2C_BYTE_ADDR          )
#define GPIO_PULL_CTRL_GP22_UART_0_1_BYTE_VAL	REG8_VAL(GPIO_PULL_CTRL_GP22_UART_0_1_BYTE_ADDR     )
#define GPIO_PULL_CTRL_GP23_UART_2_3_BYTE_VAL	REG8_VAL(GPIO_PULL_CTRL_GP23_UART_2_3_BYTE_ADDR     )
#define GPIO_PULL_CTRL_GP24_SD2KPAD_BYTE_VAL	REG8_VAL(GPIO_PULL_CTRL_GP24_SD2KPAD_BYTE_ADDR     )
#define GPIO_PULL_CTRL_GP25_SD2WRSW_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GP25_SD2WRSW_BYTE_ADDR     )
#define GPIO_PULL_CTRL_GP26_KPAD_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GP26_KPAD_BYTE_ADDR     )
#define GPIO_PULL_CTRL_GP27_BYTE_VAL			REG8_VAL(GPIO_PULL_CTRL_GP27_BYTE_ADDR     )
#define GPIO_PULL_CTRL_GP28_NAND_CFG_0_BYTE_VAL	REG8_VAL(GPIO_PULL_CTRL_GP28_NAND_CFG_0_BYTE_ADDR   )
#define GPIO_PULL_CTRL_GP29_NAND_CFG_1_BYTE_VAL	REG8_VAL(GPIO_PULL_CTRL_GP29_NAND_CFG_1_BYTE_ADDR   )
#define GPIO_PULL_CTRL_GP30_SPI_FLASH_BYTE_VAL	REG8_VAL(GPIO_PULL_CTRL_GP30_SPI_FLASH_BYTE_ADDR    )
#define GPIO_PULL_CTRL_GP31_BYTE_VAL			REG8_VAL(GPIO_PULL_CTRL_GP31_BYTE_ADDR    )
#define GPIO_PULL_CTRL_GP32_HDMI_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GP32_HDMI_BYTE_ADDR    )
#define GPIO_PULL_CTRL_GPIO_23_20_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GPIO_23_20_BYTE_ADDR    )
#define GPIO_PULL_CTRL_GPIO_27_24_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GPIO_27_24_BYTE_ADDR    )
#define GPIO_PULL_CTRL_GP60_USB_BYTE_VAL		REG8_VAL(GPIO_PULL_CTRL_GP60_USB_BYTE_ADDR    )
#define GPIO_DRV_HDMI0_BYTE_VAL					REG8_VAL(GPIO_DRV_HDMI0_BYTE_ADDR    )
#define GPIO_DRV_HDMI1_BYTE_VAL					REG8_VAL(GPIO_DRV_HDMI1_BYTE_ADDR    )
#define GPIO_DRV_VCLK_BYTE_VAL					REG8_VAL(GPIO_DRV_VCLK_BYTE_ADDR    )
#define GPIO_DRV_VDIN_BYTE_VAL					REG8_VAL(GPIO_DRV_VDIN_BYTE_ADDR    )
#define GPIO_DRV_VSYNC_BYTE_VAL					REG8_VAL(GPIO_DRV_VSYNC_BYTE_ADDR    )
#define GPIO_DRV_I2S0_BYTE_VAL					REG8_VAL(GPIO_DRV_I2S0_BYTE_ADDR    )
#define GPIO_DRV_I2S1_BYTE_VAL					REG8_VAL(GPIO_DRV_I2S1_BYTE_ADDR    )
#define GPIO_DRV_I2S2_BYTE_VAL					REG8_VAL(GPIO_DRV_I2S2_BYTE_ADDR    )
#define GPIO_DRV_I2S3_BYTE_VAL					REG8_VAL(GPIO_DRV_I2S3_BYTE_ADDR    )
#define GPIO_DRV_SPDIFO_PCM_BYTE_VAL			REG8_VAL(GPIO_DRV_SPDIFO_PCM_BYTE_ADDR    )
#define GPIO_DRV_SFD_IO_BYTE_VAL				REG8_VAL(GPIO_DRV_SFD_IO_BYTE_ADDR    )
#define GPIO_DRV_SFCS_01_BYTE_VAL				REG8_VAL(GPIO_DRV_SFCS_01_BYTE_ADDR    )
#define GPIO_DRV_SFCLK_BYTE_VAL					REG8_VAL(GPIO_DRV_SFCLK_BYTE_ADDR    )
#define GPIO_DRV_NAND0_BYTE_VAL					REG8_VAL(GPIO_DRV_NAND0_BYTE_ADDR    )
#define GPIO_DRV_NAND1_BYTE_VAL					REG8_VAL(GPIO_DRV_NAND1_BYTE_ADDR    )
#define GPIO_DRV_NAND2_BYTE_VAL					REG8_VAL(GPIO_DRV_NAND2_BYTE_ADDR    )
#define GPIO_DRV_NAND3_BYTE_VAL					REG8_VAL(GPIO_DRV_NAND3_BYTE_ADDR    )
#define GPIO_DRV_NAND4_BYTE_VAL					REG8_VAL(GPIO_DRV_NAND4_BYTE_ADDR    )
#define GPIO_DRV_SD2_WP_PWRSW_BYTE_VAL			REG8_VAL(GPIO_DRV_SD2_WP_PWRSW_BYTE_ADDR    )
#define GPIO_DRV_SD3_WP_PWRSW_BYTE_VAL			REG8_VAL(GPIO_DRV_SD3_WP_PWRSW_BYTE_ADDR    )
#define GPIO_DRV_C25_BYTE_VAL					REG8_VAL(GPIO_DRV_C25_BYTE_ADDR    )
#define GPIO_DRV_NANDIO_10_BYTE_VAL				REG8_VAL(GPIO_DRV_NANDIO_10_BYTE_ADDR    )
#define GPIO_DRV_NANDIO_32_BYTE_VAL				REG8_VAL(GPIO_DRV_NANDIO_32_BYTE_ADDR    )
#define GPIO_DRV_NANDIO_54_BYTE_VAL				REG8_VAL(GPIO_DRV_NANDIO_54_BYTE_ADDR    )
#define GPIO_DRV_NANDIO_76_BYTE_VAL				REG8_VAL(GPIO_DRV_NANDIO_76_BYTE_ADDR    )
#define GPIO_DRV_SD2_CLK_DATA2_BYTE_VAL			REG8_VAL(GPIO_DRV_SD2_CLK_DATA2_BYTE_ADDR    )
#define GPIO_DRV_SD2_DATA3_WP_BYTE_VAL			REG8_VAL(GPIO_DRV_SD2_DATA3_WP_BYTE_ADDR    )
#define GPIO_DRV_SD2_DATA01_BYTE_VAL			REG8_VAL(GPIO_DRV_SD2_DATA01_BYTE_ADDR    )
#define GPIO_DRV_SD2_CMD_PWRSW_BYTE_VAL			REG8_VAL(GPIO_DRV_SD2_CMD_PWRSW_BYTE_ADDR    )
#define GPIO_DRV_SD3_CLK_DATA0_BYTE_VAL			REG8_VAL(GPIO_DRV_SD3_CLK_DATA0_BYTE_ADDR    )
#define GPIO_DRV_SD3_DATA3_WP_BYTE_VAL			REG8_VAL(GPIO_DRV_SD3_DATA3_WP_BYTE_ADDR    )
#define GPIO_DRV_SD3_DATA21_BYTE_VAL			REG8_VAL(GPIO_DRV_SD3_DATA21_BYTE_ADDR    )
#define GPIO_DRV_SD3_CMD_PWRSW_BYTE_VAL			REG8_VAL(GPIO_DRV_SD3_CMD_PWRSW_BYTE_ADDR    )
#define GPIO_DRV_KPAD_ROW10_BYTE_VAL			REG8_VAL(GPIO_DRV_KPAD_ROW10_BYTE_ADDR    )
#define GPIO_DRV_KPAD_ROW32_BYTE_VAL			REG8_VAL(GPIO_DRV_KPAD_ROW32_BYTE_ADDR    )
#define GPIO_DRV_KPAD_ROW4_COL0_BYTE_VAL		REG8_VAL(GPIO_DRV_KPAD_ROW4_COL0_BYTE_ADDR    )
#define GPIO_DRV_KPAD_COL21_BYTE_VAL			REG8_VAL(GPIO_DRV_KPAD_COL21_BYTE_ADDR    )
#define GPIO_DRV_UART0TXD_BYTE_VAL				REG8_VAL(GPIO_DRV_UART0TXD_BYTE_ADDR    )
#define GPIO_DRV_UART0RXD_BYTE_VAL				REG8_VAL(GPIO_DRV_UART0RXD_BYTE_ADDR    )
#define GPIO_DRV_UART1_RTS_TXD_BYTE_VAL			REG8_VAL(GPIO_DRV_UART1_RTS_TXD_BYTE_ADDR    )
#define GPIO_DRV_UART1_CTS_RXD_BYTE_VAL			REG8_VAL(GPIO_DRV_UART1_CTS_RXD_BYTE_ADDR    )
#define GPIO_DRV_UART2_RXD_TXD_BYTE_VAL			REG8_VAL(GPIO_DRV_UART2_RXD_TXD_BYTE_ADDR    )
#define GPIO_DRV_UART3_RXD_TXD_BYTE_VAL			REG8_VAL(GPIO_DRV_UART3_RXD_TXD_BYTE_ADDR    )
#define GPIO_DRV_SPI0_CLK_MISO_BYTE_VAL			REG8_VAL(GPIO_DRV_SPI0_CLK_MISO_BYTE_ADDR    )
#define GPIO_DRV_SPI0_MOSI_SS0_BYTE_VAL			REG8_VAL(GPIO_DRV_SPI0_MOSI_SS0_BYTE_ADDR    )
#define GPIO_DRV_SD0_CLK_CMD_BYTE_VAL			REG8_VAL(GPIO_DRV_SD0_CLK_CMD_BYTE_ADDR    )
#define GPIO_DRV_SD0_WP_DATA0_BYTE_VAL			REG8_VAL(GPIO_DRV_SD0_WP_DATA0_BYTE_ADDR    )
#define GPIO_DRV_SD0_DATA21_BYTE_VAL			REG8_VAL(GPIO_DRV_SD0_DATA21_BYTE_ADDR    )
#define GPIO_DRV_SD0_DATA3_PWRSW_BYTE_VAL		REG8_VAL(GPIO_DRV_SD0_DATA3_PWRSW_BYTE_ADDR    )
#define GPIO_DRV_I2C0_SCL_SDA_BYTE_VAL			REG8_VAL(GPIO_DRV_I2C0_SCL_SDA_BYTE_ADDR    )
#define GPIO_DRV_I2C1_SCL_SDA_BYTE_VAL			REG8_VAL(GPIO_DRV_I2C1_SCL_SDA_BYTE_ADDR    )
#define GPIO_DRV_MII0RXCLK_BYTE_VAL				REG8_VAL(GPIO_DRV_MII0RXCLK_BYTE_ADDR    )
#define GPIO_DRV_MII0_BYTE_VAL					REG8_VAL(GPIO_DRV_MII0_BYTE_ADDR    )
#define GPIO_DRV_MII0RXD_3_0_VAL				REG8_VAL(GPIO_DRV_MII0RXD_3_0_ADDR    )
#define GPIO_DRV_MII0TXCLK_VAL					REG8_VAL(GPIO_DRV_MII0TXCLK_ADDR    )
#define GPIO_DRV_MII0TXEN_VAL					REG8_VAL(GPIO_DRV_MII0TXEN_ADDR    )
#define GPIO_DRV_MII0TXD_3_0_VAL				REG8_VAL(GPIO_DRV_MII0TXD_3_0_ADDR    )
#define GPIO_DRV_PHY25MHZ_VAL					REG8_VAL(GPIO_DRV_PHY25MHZ_ADDR    )
#define GPIO_DRV_MII0DC_MII0MDIO_VAL			REG8_VAL(GPIO_DRV_MII0DC_MII0MDIO_ADDR    )
#define GPIO_DRV_MII0PHYRST_VAL					REG8_VAL(GPIO_DRV_MII0PHYRST_ADDR    )
#define GPIO_DRV_MII0PHYPD_VAL					REG8_VAL(GPIO_DRV_MII0PHYPD_ADDR    )
#define GPIO_DRV_GPIO20_VAL						REG8_VAL(GPIO_DRV_GPIO20_ADDR   )
#define GPIO_DRV_GPIO21_VAL						REG8_VAL(GPIO_DRV_GPIO21_ADDR   )
#define GPIO_DRV_JTAGTDO_VAL					REG8_VAL(GPIO_DRV_JTAGTDO_ADDR   )
#define GPIO_DRV_C25MHZ_PWM0_VAL				REG8_VAL(GPIO_DRV_C25MHZ_PWM0_ADDR   )
#define GPIO_DRV_C24MHZ_VAL						REG8_VAL(GPIO_DRV_C24MHZ_ADDR   )

#define GPIO_DRV_GPIO_1_0_VAL					REG8_VAL(GPIO_DRV_GPIO_1_0_ADDR   )
#define GPIO_DRV_GPIO_3_2_VAL					REG8_VAL(GPIO_DRV_GPIO_3_2_ADDR   )
#define GPIO_DRV_GPIO_5_4_VAL					REG8_VAL(GPIO_DRV_GPIO_5_4_ADDR   )
#define GPIO_DRV_GPIO_7_6_VAL					REG8_VAL(GPIO_DRV_GPIO_7_6_ADDR   )
#define GPIO_DRV_GPIO_9_8_VAL					REG8_VAL(GPIO_DRV_GPIO_9_8_ADDR   )
#define GPIO_DRV_GPIO_11_10_VAL					REG8_VAL(GPIO_DRV_GPIO_11_10_ADDR   )
#define GPIO_DRV_GPIO22_VAL						REG8_VAL(GPIO_DRV_GPIO22_ADDR   )
#define GPIO_DRV_GPIO23_VAL						REG8_VAL(GPIO_DRV_GPIO23_ADDR   )
#define GPIO_DRV_GPIO24_VAL						REG8_VAL(GPIO_DRV_GPIO24_ADDR   )
#define GPIO_DRV_GPIO25_VAL						REG8_VAL(GPIO_DRV_GPIO25_ADDR   )
#define GPIO_DRV_GPIO26_VAL						REG8_VAL(GPIO_DRV_GPIO26_ADDR   )
#define GPIO_DRV_GPIO27_VAL						REG8_VAL(GPIO_DRV_GPIO27_ADDR   )


/* [Rx40] GPIO Enable Control Register for SD,MMC */
//#define GPIO_SD_DATA				0xF
//#define GPIO_MMC_DATA				0xF0

/* [Rx56] GPIO Eanble Control Register for UART */
#define GPIO_UR0_RTS				0x1
#define GPIO_UR0_TXD				0x2
#define GPIO_UR0_CTS				0x4
#define GPIO_UR0_RXD				0x8
#define GPIO_UR0_ALL				0xF

/* [Rx96] GPIO Output Control Register for UARTS */
#define GPIO_OE_UR0_RTS		0x1
#define GPIO_OE_UR0_TXD		0x2
#define GPIO_OE_UR0_CTS		0x4
#define GPIO_OE_UR0_RXD		0x8
#define GPIO_OE_UR0_ALL		0xF

/* [RxD6] GPIO Output Data Register for UARTS */
#define GPIO_OD_UR0_RTS		0x1
#define GPIO_OD_UR0_TXD		0x2
#define GPIO_OD_UR0_CTS		0x4
#define GPIO_OD_UR0_RXD		0x8
#define GPIO_OD_UR0_ALL		0xF

/* [Rx16] GPIO Input Data Register for UARTS */
#define GPIO_ID_UR0_RTS		0x1
#define GPIO_ID_UR0_TXD		0x2
#define GPIO_ID_UR0_CTS		0x4
#define GPIO_ID_UR0_RXD		0x8
#define GPIO_ID_UR0_ALL		0xF

/* [Rx40] GPIO Eanble Control Register for Dedicated GPIO */
#define GPIO_GPIO_ALL		0xFF
#define GPIO_GPIO_0			0x1
#define GPIO_GPIO_1			0x2
#define GPIO_GPIO_2			0x4
#define GPIO_GPIO_3			0x8
#define GPIO_GPIO_4			0x10
#define GPIO_GPIO_5			0x20
#define GPIO_GPIO_6			0x40
#define GPIO_GPIO_7			0x80

/* [Rx80] GPIO Output Control Register for Dedicated GPIO */
#define GPIO_OE_GPIO_ALL		0xFF
#define GPIO_OE_GPIO_0			0x1
#define GPIO_OE_GPIO_1			0x2
#define GPIO_OE_GPIO_2			0x4
#define GPIO_OE_GPIO_3			0x8
#define GPIO_OE_GPIO_4			0x10
#define GPIO_OE_GPIO_5			0x20
#define GPIO_OE_GPIO_6			0x40
#define GPIO_OE_GPIO_7			0x80

/* [RxC0] GPIO Output Data Register for Dedicated GPIO */
#define GPIO_OD_GPIO_ALL		0xFF
#define GPIO_OD_GPIO_0			0x1
#define GPIO_OD_GPIO_1			0x2
#define GPIO_OD_GPIO_2			0x4
#define GPIO_OD_GPIO_3			0x8
#define GPIO_OD_GPIO_4			0x10
#define GPIO_OD_GPIO_5			0x20
#define GPIO_OD_GPIO_6			0x40
#define GPIO_OD_GPIO_7			0x80

/* [Rx00] GPIO Input Data Register for Dedicated GPIO */
#define GPIO_ID_GPIO_ALL		0xFF
#define GPIO_ID_GPIO_0			0x1
#define GPIO_ID_GPIO_1			0x2
#define GPIO_ID_GPIO_2			0x4
#define GPIO_ID_GPIO_3			0x8
#define GPIO_ID_GPIO_4			0x10
#define GPIO_ID_GPIO_5			0x20
#define GPIO_ID_GPIO_6			0x40
#define GPIO_ID_GPIO_7			0x80

/* [Rx300] GPIO Interrupt Request Type Register */
#define GPIO_IRQT0_LOW	  	(BIT1 & BIT0)
#define GPIO_IRQT0_HIGH		((~BIT1) & BIT0)
#define GPIO_IRQT0_FALLING	(BIT1 & (~BIT0))
#define GPIO_IRQT0_RISING	(BIT1 | BIT0)
#define GPIO_IRQT0_NEGEDGE	BIT2
#define GPIO_IRQT0_EN		BIT7
#define GPIO_IRQT1_LOW	   	(BIT9 & BIT8)
#define GPIO_IRQT1_HIGH		((~BIT9) & BIT8)
#define GPIO_IRQT1_FALLING	(BIT9 & (~BIT8))
#define GPIO_IRQT1_RISING	(BIT9 | BIT8)
#define GPIO_IRQT1_NEGEDGE	BIT10
#define GPIO_IRQT1_EN		BIT15
#define GPIO_IRQT2_LOW		(BIT17 & BIT16)
#define GPIO_IRQT2_HIGH		((~BIT17) & BIT16)
#define GPIO_IRQT2_FALLING	(BIT17 & (~BIT16))
#define GPIO_IRQT2_RISING	(BIT17 | BIT16)
#define GPIO_IRQT2_NEGEDGE	BIT18
#define GPIO_IRQT2_EN		BIT23
#define GPIO_IRQT3_LOW		(BIT25 & BIT24)
#define GPIO_IRQT3_HIGH	 	((~BIT25) & BIT24)
#define GPIO_IRQT3_FALLING	(BIT25 &	(~BIT24))
#define GPIO_IRQT3_RISING	(BIT25 | BIT24)
#define GPIO_IRQT3_NEGEDGE	BIT26
#define GPIO_IRQT3_EN		BIT31

/* [Rx318] GPIO Interrupt Request Type Register */
#define GPIO_IRQT4_LOW	  	(BIT1 & BIT0)
#define GPIO_IRQT4_HIGH		((~BIT1) & BIT0)
#define GPIO_IRQT4_FALLING	(BIT1 & (~BIT0))
#define GPIO_IRQT4_RISING	(BIT1 | BIT0)
#define GPIO_IRQT4_NEGEDGE	BIT2
#define GPIO_IRQT4_EN		BIT7
#define GPIO_IRQT5_LOW	   	(BIT9 & BIT8)
#define GPIO_IRQT5_HIGH		((~BIT9) & BIT8)
#define GPIO_IRQT5_FALLING	(BIT9 & (~BIT8))
#define GPIO_IRQT5_RISING	(BIT9 | BIT8)
#define GPIO_IRQT5_NEGEDGE	BIT10
#define GPIO_IRQT5_EN		BIT15
#define GPIO_IRQT6_LOW		(BIT17 & BIT16)
#define GPIO_IRQT6_HIGH		((~BIT17) & BIT16)
#define GPIO_IRQT6_FALLING	(BIT17 & (~BIT16))
#define GPIO_IRQT6_RISING	(BIT17 | BIT16)
#define GPIO_IRQT6_NEGEDGE	BIT18
#define GPIO_IRQT6_EN		BIT23
#define GPIO_IRQT7_LOW		(BIT25 & BIT24)
#define GPIO_IRQT7_HIGH	 	((~BIT25) & BIT24)
#define GPIO_IRQT7_FALLING	(BIT25 &	(~BIT24))
#define GPIO_IRQT7_RISING	(BIT25 | BIT24)
#define GPIO_IRQT7_NEGEDGE	BIT26
#define GPIO_IRQT7_EN		BIT31

/* [Rx320] GPIO Interrupt Request Status Register */
#define GPIO_IRQS0_ACTIVE		(BIT0)
#define GPIO_IRQS1_ACTIVE		(BIT1)
#define GPIO_IRQS2_ACTIVE		(BIT2)
#define GPIO_IRQS3_ACTIVE		(BIT3)
#define GPIO_IRQS4_ACTIVE		(BIT24)
#define GPIO_IRQS5_ACTIVE		(BIT25)
#define GPIO_IRQS6_ACTIVE		(BIT26)
#define GPIO_IRQS7_ACTIVE		(BIT27)

/* [Rx55] GPIO Control Register for I2C */
#define GPIO_I2C0_SCL	BIT0
#define GPIO_I2C0_SDA	BIT1
#define GPIO_I2C1_SCL	BIT2
#define GPIO_I2C1_SDA	BIT3
/* [Rx4D5] */
#define GPIO_I2C0_SCL_PULL_EN BIT0
#define GPIO_I2C0_SDA_PULL_EN BIT1
#define GPIO_I2C1_SCL_PULL_EN BIT2
#define GPIO_I2C1_SDA_PULL_EN BIT3

/* [Rx4E] GPIO Control Register for SD*/
#define GPIO_SD0_CLK BIT1
#define GPIO_SD0_CMD BIT2
#define GPIO_SD0_WP BIT3
#define GPIO_SD0_DATA0 BIT4
#define GPIO_SD0_DATA1 BIT5
#define GPIO_SD0_DATA2 BIT6
#define GPIO_SD0_DATA3 BIT7

/* [Rx4E] GPIO Control Register for SD*/
#define GPIO_SD0_CLK_PULL_EN BIT1
#define GPIO_SD0_CMD_PULL_EN BIT2
#define GPIO_SD0_WP_PULL_EN BIT3
#define GPIO_SD0_DATA0_PULL_EN BIT4
#define GPIO_SD0_DATA1_PULL_EN BIT5
#define GPIO_SD0_DATA2_PULL_EN BIT6
#define GPIO_SD0_DATA3_PULL_EN BIT7

/*[Rx5F] GPIO 31*/
#define GPIO_PWMOUT0	BIT3
#define GPIO_C25MHZCLK	BIT2
#define GPIO_C24MHZCLK	BIT1
#define GPIO_CLK_OUT	BIT0

#define GPIO_PWMOUT0_PULL_EN	BIT3
#define GPIO_C25MHZCLK_PULL_EN	BIT2
#define GPIO_C24MHZCLK_PULL_EN	BIT1
#define GPIO_CLK_OUT_PULL_EN	BIT0

#endif
/*=== END wmt_gpio.h ==========================================================*/

