(this["webpackJsonprea-app"]=this["webpackJsonprea-app"]||[]).push([[0],{22:function(e,a,o){e.exports=o(34)},27:function(e,a,o){},33:function(e,a,o){},34:function(e,a,o){"use strict";o.r(a);var t=o(0),n=o.n(t),r=o(18),i=o.n(r),s=(o(27),o(9)),l=o(10),d=o(13),c=o(12),m=o(11);var u=function(e){var a=e.topics.map((function(e,a){return n.a.createElement(m.b,{to:"/topic/"+(a+1),key:a},e.title)}));return n.a.createElement("ul",null,a)},p=[{title:"MIPS",subtopics:[{title:"Arquitetura",content:[n.a.createElement("p",null,"A arquitetura MIPS, Microprocessor without interlocked pipeline stages, \xe9 uma arquitetura de 32-bits, desenvolvida pela MIPS Computer System (fundada pelo Hennessy em 1984)")]},{title:"Assembly",content:[n.a.createElement("p",null,"A estrutura de um programa assembly possui o segmento de dados, onde s\xe3o declaradas as vari\xe1veis, e o segmento de texto onde h\xe1 o c\xf3digo fonte."),n.a.createElement("p",null,"S\xe3o usados r\xf3tulos para identificar uma linha de c\xf3digo, e esse r\xf3tulo pode ser utilizado posteriormente, em desvos e chamadas de procedimento para voltar \xe0 essa linha."),n.a.createElement("p",null,"Al\xe9m disso, o assembly MIPS conta com diretivas do montado para determinar configura\xe7\xf5es ao c\xf3digo, como alinhamento (.aling), se uma dada vari\xe1vel \xe9 string (.ascii) entre outros."),n.a.createElement("p",null,"O montador chama o sistema para realizar opera\xe7\xf5es de escrita na tela e leitura do teclado, al\xe9m de indicar t\xe9rmino do pragrama, atrav\xe9s do comando syscall")]},{title:"Mem\xf3ria",content:[n.a.createElement("p",null,'A mem\xf3ria do MIPS \xe9 divida em tr\xeas partes: o segmmento de texto, que armazena as instru\xe7\xf5es do programa, o segmento de dados, que reserva espa\xe7o para "vari\xe1veis"(dados que podem ser est\xe1ticos ou din\xe2micos), e o segmento de pilha, que \xe9 uma pilha onde pode-se empilhar dados durante o programa para uso posterior')]},{title:"Procedimentos",content:[n.a.createElement("p",null,"Procedimentos s\xe3o um conjunto de instru\xe7\xf5es com uma determinada tarefa dentro do programa."),n.a.createElement("p",null,"Existem duas instru\xe7\xf5es de jump para  chamada de procedimentos: jal <label> , que pula para o label e guarda o endere\xe7o de retorno no $ra, e jr $ra, que da jump para o endere\xe7o de $ra."),n.a.createElement("p",null,"Para manipular os procedimentos fazemos uso dos seguintes registradores:"),n.a.createElement("ul",null,n.a.createElement("li",null,"$a0 at\xe9 $a3: s\xe3o os registradores de argumentos utilizados para a passagem de par\xe2metros"),n.a.createElement("li",null,"$v0 e $v1: s\xe3o os registradores de valor utilizados para o retorno do procedimento"),n.a.createElement("li",null,"$ra: \xe9 o registrador de endere\xe7o do retorno do procedimento, utilizado na volta ao ponto de origem da chamada do procedimento."))]},{title:"ISA",content:[n.a.createElement("p",null,"ISA, Instruction Set Architecture, \xe9 o conjunto de instru\xe7\xf5es (c\xf3digo de m\xe1quina) representados atrav\xe9s de minem\xf4nicos. O MIPS possui instru\xe7\xf5es aritm\xe9ticas, l\xf3gicas, de uso da mem\xf3ria, de controle de fluxo e compara\xe7\xf5es, separadas em 3 tipos: Tipo R (register), que evolve registrador-registrador, Tipo I(immediate), que envolve um valor imadiato, e Tipo J(jump), de desvio")]}],exercise:[{question:"Questao 1: Para que servem r\xf3tulos?",options:["A) Auxiliar em opera\xe7\xf5es aritm\xe9ticas","B) Ser referencias para desvios","C) Ser diretiva do montador","D) Referenciar vari\xe1veis"],answer:"B",explanation:"O r\xf3tulo \xe9 referencia uma linha de c\xf3digo, sendo \xe9 usado para fazer o c\xf3digo voltar \xe0 essa linha. Portanto, \xe9 utilizado para desvios."},{question:"Questao 2: O que diretivas do montador fazem?",options:["A) Definem configura\xe7\xf5es do c\xf3digo","B) Identificam uma linha no c\xf3digo para refer\xeancia","C) Faz chamada ao sistema","D) Efetua um procedimento"],answer:"A",explanation:"As diretivas n\xe3o s\xe3o instru\xe7\xf5es, elas s\xe3o destinadas ao assembler(montador) que as utiliza para saber de que maneira ele deve montar o arquivo execut\xe1vel."},{question:"Questao 3: Qual o tipo da instru\xe7\xe3o jr?",options:["A) Jump","B) Immediate","C) Register","D) H\xedbrido Register e Jump"],answer:"C",explanation:"A instru\xe7\xe3o jr \xe9 do tipo R, j\xe1 que a instru\xe7\xe3o precisa de registradore e nao envolve valor imediato. N\xe3o existem instru\xe7\xf5es h\xedbridas"},{question:"Questao 4: Quais componentes fazem parte da divis\xe3o de mem\xf3ria do MIPS",options:["A) texto e dados","B) dados e pilha","C) pilha e texto","D) texto, dados e pilha"],answer:"D",explanation:"A divis\xe3o de mem\xf3ria do MIPS possui o segmento de texto, de dados e de pilha."},{question:"Questao 5: Quais registradores s\xe3o usados para argumento e retorno em um procedimento por conven\xe7\xe3o?",options:["A) ra e sp","B) s's e t's","C) a's e v's","D) t's e v's"],answer:"C",explanation:"Por conven\xe7\xe3o, os registradores a (a0,a1,a2,a3) s\xe3o usados como par\xe2metros de procedimentos e os registradore v (v0,v1) para retorno."}]},{title:"Arquitetura MIPS",subtopics:[{title:"Componentes",content:[n.a.createElement("p",null,"O processador MIPS \xe9 composto por uma s\xe9rie de elementos, dentre eles: banco de registradores, unidade de controle, ULA, mem\xf3ria, E/S, multiplexadores. Esses componentes s\xe3o interconectados atrav\xe9s de linhas de dados (definidas pelo caminho de dados) e linhas de controle (definidas pela unidade de controle de acordo com a instru\xe7\xe3o).")]},{title:"Implementa\xe7\xf5es",content:[n.a.createElement("p",null,"Existem tr\xeas formas principais de implementar a arquitetura MIPS;"),n.a.createElement("ul",null,n.a.createElement("li",null,"Monociclo: cada instru\xe7\xe3o \xe9 executada em um \xfanico ciclo de clock. Portanto, o clock deve ter tempo suficiente para a instru\xe7\xe3o mais lenta ser executada"),n.a.createElement("li",null,"Multiciclo: O ciclo de busca/execu\xe7\xe3o \xe9 dividio em v\xe1rios passados, e cada passado \xe9 executado em um clock."),n.a.createElement("li",null,"Pipeline: executa cada instru\xe7\xe3o em v\xe1rios passos, cada passo em um clock, e processa multiplas instru\xe7\xf5es em paralelo.Sua taxa \xe9 limitada ao est\xe1gio mais lento"))]},{title:"Etapas de execu\xe7\xe3o de instru\xe7\xf5es",content:[n.a.createElement("ul",null,n.a.createElement("li",null,"Busca da instru\xe7\xe3o na mem\xf3ria.(IF)"),n.a.createElement("li",null,"Leitura dos registradores enquanto a instru\xe7\xe3o \xe9 decodificada.(ID)"),n.a.createElement("li",null,"Execu\xe7\xe3o de uma opera\xe7\xe3o/c\xe1lculo de um endere\xe7o.(EX)"),n.a.createElement("li",null,"Acesso \xe0 mem\xf3ria.(MEM)"),n.a.createElement("li",null,"Escrita do resultado em um registrador.(WB)"))]},{title:"Monociclo",content:[n.a.createElement("p",null,"Caminho de Dados Monociclo"),n.a.createElement("img",{alt:"diagrama complexo ilustrando um caminho de dados de um processador monociclo",longdesc:"",src:"http://gec.di.uminho.pt/discip/TextoAC/Fig-12.12.gif"})]},{title:"Pipeline",content:[n.a.createElement("p",null,"Nos t\xf3picos abaixo s\xe3o explicados o funcionamento e as peculiariadades da arquitetura pipeline, que exige aten\xe7\xe3o dedicada.")]},{title:"Caminho de Dados Pipeline",content:[n.a.createElement("img",{alt:"diagrama complexo ilustrando um caminho de dados de um processador com arquitetura pipeline",src:"https://d2vlcm61l7u1fs.cloudfront.net/media%2Fb89%2Fb897b884-8969-46ae-be24-05d3dc5031d7%2FphpQftSqg.png"})]},{title:"Execu\xe7\xe3o do Pipeline",content:[n.a.createElement("img",{alt:"diagrama mostrando a execu\xe7\xe3o de um pipeline. Nele, cada instru\xe7\xe3o \xe9 dividida em m\xfaltiplas etapas, as quais s\xe3o executadas em paralelo. Ao iniciar uma instru\xe7\xe3o, a primeira etapa dela \xe9 empilhada; no pr\xf3ximo ciclo inicia a pr\xf3xima etapa desta instru\xe7\xe3o e a primeira etapa de uma nova instru\xe7\xe3o, as quais executam em paralelo.",src:"https://upload.wikimedia.org/wikipedia/commons/4/46/Superscalarpipeline.svg"})]},{title:"Depend\xeancias ou Conflitos",content:[n.a.createElement("p",null,"Existem situa\xe7\xf5es de execu\xe7\xe3o no pipeline em que a instru\xe7\xe3o seguinte n\xe3o pode ser executada no pr\xf3ximo ciclo de rel\xf3gio. Tais situa\xe7\xf5es s\xe3o chamadas de conflitos.")]},{title:"Conflitos Estruturais",content:[n.a.createElement("p",null,"Acontecem quando o Hardware n\xe3o pode suportar a combina\xe7\xe3o de instru\xe7\xf5es que o pipeline deseja executar em um dado ciclo de rel\xf3gio."),n.a.createElement("ul",null,n.a.createElement("li",null,"Acessos concorrentes \xe0 mem\xf3ria"),n.a.createElement("li",null,"Acesso simultaneos ao banco de registradores"),n.a.createElement("li",null,"Uso simultaneo de uma mesma componente"))]},{title:"Depend\xeancia de Dados",content:[n.a.createElement("p",null,"Ocorre quando a execu\xe7\xe3o da instru\xe7\xe3o seguinte depende de operando calculado pela instru\xe7\xe3o anterior."),n.a.createElement("p",null,"Tipos de Depend\xeancia de Dados:"),n.a.createElement("ul",null,n.a.createElement("li",null,"Depend\xeancias verdadeiras: RAW (Read After Write). Ocorre quando uma instru\xe7\xe3o realmente utiliza um operando que \xe9 produzido por uma instru\xe7\xe3o anterior"),n.a.createElement("li",null,"Depend\xeancias falsas:"),n.a.createElement("ul",null,n.a.createElement("li",null,"Antidepend\xeancia: WAR (Write After Read). Ocorre quando um operando \xe9 lido antes de ser alterado por outra instru\xe7\xe3o"),n.a.createElement("li",null,"Depend\xeancia de Sa\xedda: WAW (Write After Write). Ocorre quando h\xe1 uma escrita ap\xf3s um escrita em um operando"))),n.a.createElement("p",null,"As depend\xeancias falsas n\xe3o afetam o pipeline, mas a verdadeira sim, e para resolv\xea-lo pode-se parar o pipeline durante um certo n\xfamero de ciclos(inserindo nop), reeordenar o c\xf3digo ou adiantar os dados(pegando o dado nos registradores internos do pipeline),com t\xe9cnica chamada fowarding, quando a instru\xe7\xe3o que cont\xe9m o dado desejado est\xe1 ap\xf3s o EX e a instru\xe7\xe3o que deseja o dado est\xe1 ap\xf3s o ID. ")]},{title:"Depend\xeancia de Controle",content:[n.a.createElement("p",null,"Ocorre quando h\xe1 instru\xe7\xf5es que alteram a ordem de execu\xe7\xe3o do programa (desvios)."),n.a.createElement("p",null,"Se o desvio for condicional,n\xe3o se sabe se ele ocorrer\xe1 at\xe9 o momento de sua execu\xe7\xe3o."),n.a.createElement("p",null,"Para solucionar o problema, h\xe1 4 op\xe7\xf5es:"),n.a.createElement("ul",null,n.a.createElement("li",null,"pode-se congelar o pipeline at\xe9 que se saiba o resultado do desvio."),n.a.createElement("li",null,"considerar o desvio n\xe3o ser\xe1 tomado e esvaziar o pipeline se o desvio de fato acontecer"),n.a.createElement("li",null,"Utilizar Delayed Branch, que consiste em executar a instru\xe7\xe3o seguinte ao desvio, que fica armazenada no delay slot. Caso o desvio n\xe3o ocorra, anula-se o delay slot"),n.a.createElement("li",null,"Tentar prever o desvio"))]}],exercise:[{question:"Quest\xe3o 1: Qual forma de implementa\xe7\xe3o da arquitetura MIPS executa a instru\xe7\xe3o inteira em um ciclo de clock:",options:["A) Multiciclo","B)Pipeline","C) Fowarding","D) Monociclo"],answer:"D",explanation:"Na implementa\xe7\xe3o de monociclo cada instru\xe7\xe3o \xe9 executada em um \xfanico ciclo de clock. Portanto, o clock deve ter tempo suficiente para a instru\xe7\xe3o mais lenta ser executada"},{question:"Quest\xe3o 2: Em qual etapa de execu\xe7\xe3o de uma instru\xe7\xe3o ocorre c\xe1lculo de endere\xe7os?",options:["A) IF","B) MEM","C) EX","D) WB"],answer:"C",explanation:"Durante a etapa de execu\xe7\xe3o ocorre as opera\xe7\xe3o aritm\xe9ticas, e o c\xe1lculo de um endere\xe7o envolve o uso da ULA"},{question:"Quest\xe3o 3: Qual das op\xe7\xf5es n\xe3o \xe9 um conflito estrutural?",options:["A)Acessos concorrentes \xe0 mem\xf3ria","B)Um operando \xe9 lido antes de ser alterado por outra instru\xe7\xe3o","C)Uso simultaneo de uma mesma componente","D)Acesso simultaneos ao banco de registradores"],answer:"B",explanation:"A alternativa B representa uma depend\xeancia de dados, n\xe3o estrutural"},{question:"Quest\xe3o 4: Qual depend\xeancia n\xe3o afeta o pipeline?",options:["A) WAW","B)RAW","C)Depend\xeancia de Controle","D) Depend\xeancia Estrutural"],answer:"A",explanation:"WAW, Write After Write, n\xe3o afeta o pipeline pois a reescrita n\xe3o depende do conte\xfado anterior do operando."},{question:"Quest\xe3o 5: Qual das op\xe7\xf5es n\xe3o resolve uma depend\xeancia de controle?",options:["A)Prever o Desvio","B)Congelar o pipeline","C)Utilizar Fowarding","D)Utilizar Delayed Branch"],answer:"C",explanation:"O Fowarding resolve depend\xeancia de dados, visto que adianta dados, e esse n\xe3o \xe9 o problema da depend\xeancia de controle"}]},{title:"Mem\xf3ria",subtopics:[{title:"Piramide de Hierarquia",content:[n.a.createElement("p",null,"Mem\xf3ria \xe9 o nome dado a qualquer componente capaz de armazenar bits de informa\xe7\xe3o, existem diversos modos de realizar tal tarefa, e portanto cada mem\xf3ria tem aspectos diferente umas das outras."),n.a.createElement("p",null,'Existem certas caracteristicas que s\xe3o ipmoprtantes para uma memoria como: Capacidade ("tamanho" da memoria, quantos bits ela \xe9 capaz de armazenar) Velocidade (qu\xe3o rapido \xe9 possivel acessar as informa\xe7\xf5es na mem\xf3ria) e Custo (qu\xe3o custoso em material e em recursos financeiros a confec\xe7\xe3o e implementa\xe7\xe3o desse componente \xe9)'),n.a.createElement("p",null,"Tendo isso em mente, a memoria ideal teria as seguintes caracteristicas:"),n.a.createElement("ul",null,n.a.createElement("li",null,"Capacidade: ",n.a.createElement("b",null,"Infinita")),n.a.createElement("li",null,"Velocidade: ",n.a.createElement("b",null,"R\xe1pida")),n.a.createElement("li",null,"Custo: ",n.a.createElement("b",null,"Baixo"))),n.a.createElement("p",null,"Essas qualidades s\xe3o, porem, al\xe9m de impraticaveis, conflitantes, ou seja, uma memoria veloz \xe9, normalmente, pequena e custosa. Para resolver esse problema, usa-se a ideia de hierarquia de memoria, a imagem abaixo representa a pir\xe2mide de hierarquia:"),n.a.createElement("img",{alt:"imagem demonstrando a hierarquia. Conforme desce do topo da pir\xe2mide a velocidade e o custo diminuem, enquanto a capacidade e o tamanho f\xedsico aumentam. No topo se encontram os registradores, seguidos da CPU Cache, RAM e, por fim, pelos dispositivos de Armazenamento em Massa.",src:"http://static.wixstatic.com/media/e720c6_25b41bfb2fbf403bbdff6dbf5bf19737~mv2.png/v1/fill/w_626,h_411/e720c6_25b41bfb2fbf403bbdff6dbf5bf19737~mv2.png"}),n.a.createElement("p",null,'A ideia portanto \xe9 combinar memorias com diferentes propriedades a fim de se aproximar ao maximo da mem\xf3ria "ideal"')]},{title:"Tipos de mem\xf3rias",content:[n.a.createElement("p",null,'Existem dois principais grupos de memorias: "Vol\xe1teis" e "N\xe3o Vol\xe1teis":'),n.a.createElement("ul",null,n.a.createElement("li",null," N\xe3o Volateis:",n.a.createElement("p",null,"ROM -> PROM -> EPROM -> EEPROM (ou E\xb2PROM) -> Flash"),n.a.createElement("ul",null,n.a.createElement("li",null,"ROM: read only memory"),n.a.createElement("li",null,"PROM: programmable read only memory (apenas uma vez)"),n.a.createElement("li",null,"EPROM: erasable programmable read only memory (apaga com raios ultravioletas)"),n.a.createElement("li",null,"EEPROM: eletrical erasable programmable read only memmory (apaga com eletricidade)"),n.a.createElement("li",null,"Flash: mem\xf3rias atuais, utilizam um transistor especial que guarda informa\xe7\xf5es"))),n.a.createElement("li",null," Volateis:",n.a.createElement("p",null,"RAM"),n.a.createElement("ul",null,n.a.createElement("li",null,"Est\xe1tica: constru\xedda com flip-flops (SRAM)"),n.a.createElement("li",null,"Din\xe2mica: constru\xedda com capacitores (DRAM) (Precisa de um circuito de regenera\xe7\xe3o)"))))]},{title:"Mem\xf3ria Cache",content:[n.a.createElement("p",null,"A memoria cache \xe9 um tipo de mem\xf3ria ultra r\xe1pida que armazena os dados e instru\xe7\xf5es mais utilizadas pelo processador, permitindo que estas sejam acessadas rapidamente."),n.a.createElement("p",null,"A cache se localiza proxima ao processador e usa de dois principios muito importantes para selecionar instru\xe7\xf5es que podem ser utilizadas por ele:"),n.a.createElement("ul",null,n.a.createElement("li",null,"Localidade Temporal: se um dado na mem\xf3ria foi utilizado em um instante, ele pode ser usado novamente."),n.a.createElement("li",null,"Localidade Espacial: se um dado na mem\xf3ria foi utilizado existe a probabilidade das posi\xe7\xf5es que est\xe3o est\xe3o perto serem usados tamb\xe9m.")),n.a.createElement("p",null,"Sem essas propriedades, seria impossivel a implementa\xe7\xe3o de uma cache. Varias chaches podem ser acossiadas umas as outras, combinando seus aspectos de forma a maximizar a quantidade de acertos gerando n\xedveis diferentes de cache, vale lembrar que, o conte\xfado presente em uma cache est\xe1 tambem presente na cache de nivel inferior.")]},{title:"Caracter\xedsticas das caches",content:[n.a.createElement("p",null,"Existem alguns conceitos que s\xe3o bastante importantes quando o assunto \xe9 cache, eles s\xe3o:"),n.a.createElement("ul",null,n.a.createElement("li",null,"Bloco: menor unidade armazenada na cache."),n.a.createElement("li",null,"Acerto (hit): quando a informa\xe7\xe3o est\xe1 presente no n\xedvel da cache."),n.a.createElement("li",null,"Falha (miss): quando a informa\xe7\xe3o n\xe3o est\xe1 presente no n\xedvel da cache."),n.a.createElement("li",null,"Taxa de acerto: fra\xe7\xe3o dos acessos encontrados no n\xedvel da cache."),n.a.createElement("li",null,"Taxa de falha: (1 - taxa de acerto)."),n.a.createElement("li",null,"Tempo de acerto: tempo para acessar um n\xedvel da hierarquia, incluindo o tempo para determinar se \xe9 acerto ou falha."),n.a.createElement("li",null,"Penalidade por falta: tempo para buscar um bloco de um n\xedvel inferior para um n\xedvel superior, incluindo o tempo para acessar o bloco, transmitir de um n\xedvel para outro e inser\xed-lo no n\xedvel que ocorreu a falha.")),n.a.createElement("p",null,"Cada cache tem certas caracteristicas importantes como:"),n.a.createElement("ul",null,n.a.createElement("li",null,"Tamanho da cache."),n.a.createElement("li",null,"Tamanho do bloco ou linha (para Stallings s\xe3o linhas, para o Patterson, blocos)."),n.a.createElement("li",null,"Fun\xe7\xe3o de mapeamento."),n.a.createElement("li",null,"Politicas (de escrita e de substitui\xe7\xe3o)."),n.a.createElement("li",null,"Fun\xe7\xe3o de mapeamento."))]},{title:"Tamanho das caches",content:[n.a.createElement("ul",null,n.a.createElement("li",null,"Compromisso entre quantidade de dados armazenados, custo e desempenho."),n.a.createElement("li",null,"Depende da localiza\xe7\xe3o de cache."),n.a.createElement("li",null,"Quanto menor, mais r\xe1pida."))]},{title:"Tamanho dos blocos",content:[n.a.createElement("ul",null,n.a.createElement("li",null,"Sempre pot\xeancia de dois"),n.a.createElement("li",null,"N\xfamero de palavras consecutivas"))]},{title:"Func\xf5es de Mapeamento",content:[n.a.createElement("p",null,"Maneira de dizer em qual posi\xe7\xe3o na cache os dados trazidos do n\xedvel inferior ser\xe3o armazenados."),n.a.createElement("p",null,"Tr\xeas tipos:"),n.a.createElement("ul",null,n.a.createElement("li",null,"Direto"),n.a.createElement("li",null,"Associativo"),n.a.createElement("li",null,"Associativo por conjunto")),n.a.createElement("p",null,n.a.createElement("b",null,"Mapeamento Direto:")),n.a.createElement("p",null,"No mapeamento direto, cada bloco da mem\xf3ria principal \xe9 mapeado para um bloco do cache."),n.a.createElement("pre",null,"31 ___________ _______________ ______ _____ 0",n.a.createElement("br",null),"|             |               |      |      |",n.a.createElement("br",null),"|     tag     |     index     | W.O. | B.O. |",n.a.createElement("br",null),"|_____________|_______________|______|______|",n.a.createElement("br",null),n.a.createElement("br",null),"BO => deslocamento da instru\xe7\xe3o dentro da palavra, tem a quantidade de bits necess\xe1ria para endere\xe7ar cada byte da palavra (endere\xe7amento a byte).",n.a.createElement("br",null),"WO => deslocamento da palavra buscada dentro do do bloco, tem a quantidade de bits necess\xe1ria para endere\xe7ar cada palavra dentro do bloco.",n.a.createElement("br",null),"INDEX => bloco da cache onde se encontra a informa\xe7\xe3o desse endere\xe7o de mem\xf3ria, tem a quantidade de bits necess\xe1ria para endere\xe7ar o numero de blocos.",n.a.createElement("br",null),"TAG => tirar a ambiguidade, tem o numero de bits que sobrar do endere\xe7o completo apos atribuir o necess\xe1rio para os outros campos. ",n.a.createElement("br",null)),n.a.createElement("p",null,n.a.createElement("b",null,"Mapeamento Associativo Total:")),n.a.createElement("p",null,"No mapeamento direto, cada bloco da mem\xf3ria principal \xe9 mapeado para um bloco do cache."),n.a.createElement("pre",null,"31 ___________________________ ______ _____ 0",n.a.createElement("br",null),"|                             |      |      |",n.a.createElement("br",null),"|             tag             | W.O. | B.O. |",n.a.createElement("br",null),"|_____________________________|______|______|",n.a.createElement("br",null),n.a.createElement("br",null),"BO => deslocamento da instru\xe7\xe3o dentro da palavra, tem a quantidade de bits necess\xe1ria para endere\xe7ar cada byte da palavra (endere\xe7amento a byte).",n.a.createElement("br",null),"WO => deslocamento da palavra buscada dentro do do bloco, tem a quantidade de bits necess\xe1ria para endere\xe7ar cada palavra dentro do bloco.",n.a.createElement("br",null),"TAG => tirar a ambiguidade, tem o numero de bits que sobrar do endere\xe7o completo apos atribuir o necess\xe1rio para os outros campos.",n.a.createElement("br",null)),n.a.createElement("p",null,n.a.createElement("b",null,"Mapeamento Associativo por Conjuntos:")),n.a.createElement("p",null,"No mapeamento direto, cada bloco da mem\xf3ria principal \xe9 mapeado para um bloco do cache."),n.a.createElement("pre",null,"31 ___________________________ ______ _____ 0",n.a.createElement("br",null),"|                   |         |      |      |",n.a.createElement("br",null),"|        tag        |   set   | W.O. | B.O. |",n.a.createElement("br",null),"|___________________|_________|______|______|",n.a.createElement("br",null),n.a.createElement("br",null),"BO => deslocamento da instru\xe7\xe3o dentro da palavra, tem a quantidade de bits necess\xe1ria para endere\xe7ar cada byte da palavra (endere\xe7amento a byte).",n.a.createElement("br",null),"WO => deslocamento da palavra buscada dentro do do bloco, tem a quantidade de bits necess\xe1ria para endere\xe7ar cada palavra dentro do bloco.",n.a.createElement("br",null),"SET => conjunto onde se encontra a informa\xe7\xe3o desse endere\xe7o de mem\xf3ria, tem a quantidade de bits necess\xe1ria para endere\xe7ar o numero de conjuntos.",n.a.createElement("br",null),"TAG => tirar a ambiguidade, tem o numero de bits que sobrar do endere\xe7o completo apos atribuir o necess\xe1rio para os outros campos.",n.a.createElement("br",null)),n.a.createElement("p",null,'Um mapeamento associativo por conjunto eh chamado "k-way" quando k \xe9 a quantidade de blocos que formam cada conjunto, k neste caso \xe9 o n\xedvel de associatividade da cache.')]},{title:"Politicas",content:[n.a.createElement("p",null,"Existem duas politicas de vital importancia para o funcionamento da cache:"),n.a.createElement("ul",null,n.a.createElement("li",null,"Politica de substitui\xe7\xe3o"),n.a.createElement("li",null,"Politica de escrita")),n.a.createElement("p",null,n.a.createElement("b",null,"Politica de substitui\xe7\xe3o:")),n.a.createElement("p",null,"\xc9 a politica que define qual elemento deve ser removido da cache para que outo seja colocado em seu lugar. Na teoria, essa politica tenta buscar o bloco que n\xe3o ser\xe1 mais utilizado."),n.a.createElement("p",null,"Exemplos de Politicas de substitui\xe7\xe3o:"),n.a.createElement("ul",null,n.a.createElement("li",null,"FIFO: substitui a linha que foi trazida primeiro."),n.a.createElement("li",null,"LRU (Least Recently Used): substitui a linha que n\xe3o foi usada a mais tempo, a linha menos recentemente usada."),n.a.createElement("li",null,"LFU (Least Frequently Used): considera a frequ\xeancia de acesso retirando aquela que \xe9 menos frequentemente acessada.")),n.a.createElement("p",null,n.a.createElement("b",null,"Politica de escrita:")),n.a.createElement("p",null,"A politica de escrita define o comportamento que a cache ter\xe1 quando alguma informa\xe7\xe3o for alterada. Cada cache tem duas politicas de escrita: uma a ser usada quando o elemento est\xe1 contido na cache (Write-hit), e outro a ser usado quando n\xe3o est\xe1 (Write-miss)."),n.a.createElement("p",null,"Exemplos de Write-Hit:"),n.a.createElement("ul",null,n.a.createElement("li",null,"Write-through: escreve na cache e nos n\xedveis inferiores, ate alcan\xe7ar a memoria RAM."),n.a.createElement("li",null,"Write-back: escreve s\xf3 no n\xedvel da cache e atualiza o bit de modifica\xe7\xe3o (bit M), escrevendo no nivel inferior quando o bloco for removido.")),n.a.createElement("p",null,"Exemplos de Write-Miss:"),n.a.createElement("ul",null,n.a.createElement("li",null,"Write-allocate: le a informa\xe7\xe3o que deseja-se escrever da RAM para a cache e utiliza o procedimento de Write-Hit."),n.a.createElement("li",null,"Write-no-allocate: escreve a informa\xe7\xe3o diretamente na RAM."))]}],exercise:[{question:"Questao 1: Quais s\xe3o as 3 caracteristicas mais importantes sobre um componente de memoria?",options:["A) Peso, custo e complexidade","B) Velocidade, peso e custo","C) Capacidade, custo e complexidade","D) Custo, velocidade e capacidade"],answer:"D",explanation:'As caracteristicas mais importantes s\xe3o: Capacidade ("tamanho" da memoria, quantos bits ela \xe9 capaz de armazenar), Velocidade (qu\xe3o rapido \xe9 possivel acessar as informa\xe7\xf5es na mem\xf3ria) e Custo (qu\xe3o custoso em material e em recursos financeiros a confec\xe7\xe3o e implementa\xe7\xe3o desse componente \xe9).'},{question:"Questao 2: Qual a fun\xe7\xe3o da hierarquia de mem\xf3ria?",options:["A) Contrabalancear vantagens e desvantagens dos diferentes tipos de memoria","B) Reduzir o custo de produ\xe7\xe3o.","C) Identificar com facilidade qual memoria \xe9 mais eficiente e us\xe1-la","D) \xc9 um conceito te\xf3rico que, aplicado na pratica, n\xe3o apresenta grandes diferen\xe7as"],answer:"A",explanation:'Memorias tem diferentes caracteristicas, o uso da hierarquia visa combinar essas memorias, com diferentes propriedades, a fim de se aproximar ao maximo da mem\xf3ria "ideal".'},{question:"Questao 3: Qual a diferen\xe7a entre memoria vol\xe1til e n\xe3o vol\xe1til?",options:["A) Vol\xe1teis perdem suas informa\xe7\xf5es quando corta-se sua energia","B) Vol\xe1teis s\xe3o mais caras que as n\xe3o vol\xe1teis","C) N\xe3o vol\xe1teis s\xe3o menos estaveis","D) N\xe3o vol\xe1teis possuem abastecimento energ\xe9tico pr\xf3prio"],answer:"A",explanation:"Numa mem\xf3ria vol\xe1til, como a RAM, os dados s\xe3o apagados ao remover sua alimenta\xe7\xe3o energetica."},{question:"Questao 4: Qual informa\xe7\xe3o abaixo \xe9 INCORRETA sobre caches?",options:["A) Visam aumentar a velocidade de acesso \xe1 memoria","B) Varias caches com diferentes propriedades podem ser alinhadas, cirando diferentes n\xedveis de cache","C) Todo acesso a memoria realizado com cache \xe9 mais r\xe1pido que sem cache ","D) Cada cache precisa ter definida uma unica politica de mapeamento"],answer:"C",explanation:'Embora a ideia seja acertar o maior numero de vezes poss\xedvel, uma mem\xf3ria cache muitas vezes erra, e quando isso acontece, o tempo de acesso \xe0 memoria \xe9 maior do que seria sem cache, esse tempo perdido \xe9 chamado de "penalidade por falha".'},{question:"Questao 5: Quanto a rela\xe7\xe3o entre conjunto, bloco, palavra e byte qual afirma\xe7\xe3o abaixo \xe9 correta?",options:["A) Conjuntos s\xe3o formados por blocos, que s\xe3o formados por bytes, que por sua vez s\xe3o feitos de palavras","B) Bytes formam blocos que formam palavras e todos podem ser agrupados para formar um conjunto","C) Um conjunto \xe9 formado por blocos que s\xe3o formados por palavras que s\xe3o um agrupamento de bytes","D) Palavras s\xe3o formadas por bytes e podem formar blocos ou conjuntos"],answer:"C",explanation:"Um byte \xe9 a unidade base, juntos formam uma palavra que podem se agrupar em blocos, uma cache le sempre um certo numero de palavras, ou seja, le um bloco, quando esses blocos s\xe3o unidos formam conjuntos"},{question:"Questao 6: Qual a necesssidade de mapeamento da memoria cache?",options:["A) Impedir que informa\xe7\xf5es entrem em conflito dentro da mem\xf3ria","B) Poder inserir e buscar informa\xe7\xf5es na cache","C) Para saber onde escrever as informa\xe7\xf5es dopis de retira-las da cache","D) Referenciar o nuvel da cache que contem a informa\xe7\xe3o"],answer:"B",explanation:"O mapeamento serve para saber em que posi\xe7\xe3o da cache deve ser inserido o bloco recebido da memoria RAM, e, portanto, saber como encontr\xe1-lo numa busca."},{question:"Questao 7: Dado uma cache com mapeamento direto endere\xe7ado a byte, visto que \xe9 composta por 16 blocos, cada bloco com 4 palavras de 8 bytes, se ela \xe9 usada para uma RAM que tem 1024bytes, quantos bits do endere\xe7amento ser\xe3o destinados a: index, W.O., B.O. e tag?",options:["A)  tag: 1bit, index: 4bits, W.O.: 2bit, B.O.: 3bits","B) tag: 4bit, index: 1bits, W.O.: 2bit, B.O.: 3bits","C)  tag: 2bits, index: 4bits, W.O.: 1bit, B.O.: 3bits","D) tag: 3bits, index: 4bits, W.O.: 1bit, B.O.: 2bits"],answer:"A",explanation:"Endere\xe7ada a byte, ent\xe3o B.O. = numero de bits para endere\xe7ar 8 bytes, 8 = 2^3 ent\xe3o B.O. = 3bits, W.O. = numero de bits para endere\xe7ar 4 palavras, 4 = 2^2 ent\xe3o W.O. = 2bits, index = numero de bits para endere\xe7ar 16 blocos, 16 = 2^4 ent\xe3o index = 4bits, tag = total - (B.O. + W.O. + index) total = numero de bits necesario para endere\xe7ar 1024bytes, 1024 = 2^10, ent\xe3o total = 10, ent\xe3o tag = 10 - (3 + 2 + 4) = 10 - 9 = 1bit"},{question:"Questao 8: Dado uma cache com mapeamento associativo por conjuntos, endere\xe7ado a byte, visto que \xe9 composta por 128 conjuntos de 16 blocos, cada bloco com 8 palavras de 4 bytes, se ela \xe9 usada para uma RAM que tem 1MB, quantos bits do endere\xe7amento ser\xe3o destinados a: index, W.O., B.O. e tag?",options:["A)  tag: 7bit, set: 8bits, W.O.: 2bit, B.O.: 3bits","B) tag: 4bit, set: 7bits, W.O.: 5bit, B.O.: 4bits","C)  tag: 8bit, set: 7bits, W.O.: 3bit, B.O.: 2bits","D) tag: 5bit, set: 7bits, W.O.: 4bit, B.O.: 4bits"],answer:"C",explanation:"Endere\xe7ada a byte, ent\xe3o B.O. = numero de bits para endere\xe7ar 4 bytes, 4 = 2^2 ent\xe3o B.O. = 2bits, W.O. = numero de bits para endere\xe7ar 8 palavras, 8 = 2^3 ent\xe3o W.O. = 3bits, set = numero de bits para endere\xe7ar 128 conjuntos, 128 = 2^7 ent\xe3o index = 7bits, tag = total - (B.O. + W.O. + index) total = numero de bits necesario para endere\xe7ar 1MB, 1MB = 2^20, ent\xe3o total = 20, ent\xe3o tag = 20 - (2 + 3 + 7) = 20 - 12 = 8bits"},{question:"Questao 9: O que significa quando uma memoria cache tem muito miss?",options:["A) Significa que a cache em quest\xe3o eh ruim e deve ser completamente trocada","B) Significa que a cache em quest\xe3o \xe9 apropriada para o servi\xe7o que esta realizando","C) Significa que a cache n\xe3o \xe9 eficiente, deve-se mudar sua politica de substitui\xe7\xe3o","D) Significa que a cache teve um resultado ruim mas \xe9 necessario mais informa\xe7\xe3o para descobrir a causa"],answer:"D",explanation:"Uma memoria cache pode dar miss por inumeros motivos, o ideal \xe9 buscar uma memoria que para a media dos casos de o menor numero de miss possivel, mas, dependendo da implementa\xe7\xe3o, existe uma sequencia de instru\xe7\xf5es que ir\xe1 gerar uma quantidade grande de misses, portanto, \xe9 impossivel dizer pontualmento o motivo da cache ter sido t\xe3o ineficiente sem mais informa\xe7\xf5es"},{question:"Questao 10: Para que servem as politicas da cache.",options:["A) Para que ela possa de adaptar a situa\xe7\xe3o atual, alterando sua politica para a mais eficiente","B) Para definir em que posi\xe7\xe3o as informa\xe7\xf5es vindas da memoria ser\xe3o colocadas na cache","C) Servem para encontrar possiveis erros na cache e report\xe1-los","D) Servem para definir como a cache se comportada em situa\xe7\xf5es de remo\xe7\xe3o de um bloco ou atualiza\xe7\xe3o de alguma informa\xe7\xe3o"],answer:"D",explanation:"As politicas das cache s\xe3o usadas para definirem como ser\xe3o realizadas trocas de blocos na cache (politica de substitui\xe7\xe3o), visando retirar um bloco que n\xe3o sera mais utilizado, e como ser\xe3o realizadas escritas, definindo como a informa\xe7\xe3o ser\xe1 salva"}]},{title:"Entrada e Sa\xedda",subtopics:[{title:"Defini\xe7\xe3o",content:[n.a.createElement("p",null,"Os dispositivos de entrada e sa\xedda tem a fun\xe7\xe3o de fazer o computador ter uma interface com o mundo exterior. Podem ser caracterizados de 3 formas"),n.a.createElement("ul",null,n.a.createElement("li",null,"Comportamento: Entrada (teclado, mouse) / Sa\xedda (monitor, impressora) / Armazenamento (disco, mem\xf3ria flash)"),n.a.createElement("li",null,"Relacionamento: com o ser humano (teclado, v\xeddeo, impressora) ou com o computador (discos, sensores, interface de rede) "),n.a.createElement("li",null,"Taxa de transfer\xeancia: bytes/seg ; transfer\xeancias/seg"))]},{title:"M\xf3dulo de E/S",content:[n.a.createElement("p",null,"Considerado o terceiro elemente de um sistema de computa\xe7\xe3o, exerce a fun\xe7\xe3o de comuni\xe7\xe3o entre os dispositivos perif\xe9ricos e o barramento do sistema. Dessa forma, o m\xf3dulo E/S faz a interface com o processador e a mem\xf3ria, faz interface entra os v\xe1rios disposistivos perif\xe9ricos de um computador e livra a CPU do gerenciamento dos mesmos."),n.a.createElement("p",null," O controle do fluxo de dados entre os disposistivos \xe9 feito da seguinte forma "),n.a.createElement("ul",null,n.a.createElement("li",null,"Processador verifica estado do dispositivo"),n.a.createElement("li",null,"M\xf3dulo de E/S retorna o estado"),n.a.createElement("li",null,"Se estiver pronto para transmitir, processador requisita transfer\xeancia, enviando um comando para o m\xf3dulo de E/S"),n.a.createElement("li",null,"O m\xf3dulo de E/S obt\xe9m uma unidade de dados do dispositivo externo"),n.a.createElement("li",null,"Os dados s\xe3o transferidos do m\xf3dulo de E/S para o processador")),n.a.createElement("p",null,"Al\xe9m disso, o m\xf3dulo E/S identifica o endere\xe7o \xfanico de cada dispositivo. Os disposistivos, por sua vez, mandam sinais de controle, estado e dados para o m\xf3dulo"),n.a.createElement("p",null," Para equilibrar as taxas de transfer\xeancia lentas dos disposistivos perif\xe9ricos, o m\xf3dulo E/S armazena dados dos disposistivos em um buffer para n\xe3o ocupar a mem\xf3ria com uma taxa de transfer\xeancia baixa, e ent\xe3o, o m\xf3dulo faz uma transfer\xeancia r\xe1pida com a mem\xf3ria"),n.a.createElement("p",null,"Como os disposistivos podem ter mau funcionamento, o m\xf3dulo de E/S cuida de detectar poss\xedveis erros com bit de paridade")]},{title:"E/S programada",content:[n.a.createElement("p",null,"Para trocar dados entre o processador e o m\xf3dulo de E/S, h\xe1 um programa que manipula as opera\xe7\xf5es E/S"),n.a.createElement("ul",null,n.a.createElement("li",null,"CPU requisita uma opera\xe7\xe3o de E/S"),n.a.createElement("li",null,"M\xf3dulo de E/S realiza a opera\xe7\xe3o"),n.a.createElement("li",null,"M\xf3dulo de E/S seta o bit de estado"),n.a.createElement("li",null,"CPU fica constantemente verificando o bit de estado"),n.a.createElement("li",null,"M\xf3dulo de E/S n\xe3o informa a CPU diretamente"),n.a.createElement("li",null,"M\xf3dulo de E/S n\xe3o interrompe a CPU"),n.a.createElement("li",null,"A CPU pode esperar ou voltar para verificar posteriormente"))]},{title:"E/S dirigida por interrup\xe7\xe3o.",content:[n.a.createElement("p",null,"Para evitar que o sistema fique travado no caso de falha nos disposistivos E/S, foi implementado um sistema de monitora\xe7\xe3o por um temporizador, que interrompe o processo caso exceda o tempo limite.Caso uma tarefa mais urgente suja, interrompe a execu\xe7\xe3o atual para realizar a urgente ")]},{title:"E/S com Acesso Direto \xe0 Mem\xf3ria (DMA)",content:[n.a.createElement("p",null,"Com o problema da taxa de transfer\xeancia de E/S ficar limitada pela velocidade do processador, e este ficar sobrecarregado com as opera\xe7\xf5es do m\xf3dulo E/S, foi criado o DMA. O DMA permite que certos dispositivos de hardware num computador acessem a mem\xf3ria do sistema para leitura e escrita independentemente da CPU"),n.a.createElement("p",null,"Com esse novo m\xf3dulo conctado ao barramento, o desempenho do computado \xe9 aumentado.")]},{title:"Barramento",content:[n.a.createElement("p",null,"Barramento \xe9 um conjunto de linhas de comunica\xe7\xe3o que permitem a interliga\xe7\xe3o entre dispositivos, como a CPU, a mem\xf3ria e outros perif\xe9ricos. S\xe3o as linhas de transmiss\xe3o que transmitem as informa\xe7\xf5es entre o processador, mem\xf3ria e todos os demais perif\xe9ricos do computador"),n.a.createElement("p",null,"Existem 3 fun\xe7\xf5es distintas nos barramentos:"),n.a.createElement("ul",null,n.a.createElement("li",null,"Fun\xe7\xe3o de transporte dos dados. "),n.a.createElement("li",null,"Fun\xe7\xe3o de indicar endere\xe7o de mem\xf3ria dos dados que o processador deve retirar ou enviar. "),n.a.createElement("li",null,"Fun\xe7\xe3o que controla as a\xe7\xf5es dos barramentos anteriores. Controla solicita\xe7\xf5es e confirma\xe7\xf5es.")),n.a.createElement("p",null,"A largura (quantidade de bits que podem ser transmitidos ao mesmo tempo) apresenta grande influ\xeancia no desempenho, podendo ser de 8, 16, 32, ou 64 bits")]}],exercise:[{question:"Quest\xe3o 1: Para que servem os disposistivos de entrada e sa\xedda?",options:["A) Para fazer a interface entre o computador e mundo exterior","B) Tornar o processamento mais rapido","C) Aumentar capacidade de mem\xf3ria","D)Resolver as bolhas do pipeline"],answer:"A",explanation:"Suprem a necessidade de intera\xe7\xe3o entre o computador e o mundo"},{question:"Quest\xe3o 2: Qual a principal fun\xe7\xe3o do m\xf3dulo E/S?",options:["A) Transportar dados","B)Conectar o processador e a mem\xf3ria","C)Lidar com as velocidades e gerenciar os disposistivos E/S","D)Proteger o computador"],answer:"C",explanation:"O m\xf3dulo E/S controla o fluxo de dados dos disposistivos externos e o computador"},{question:"Quest\xe3o 3: O que s\xe3o barramentos?",options:["A)Estrutura que serve para encontrar possiveis erros na cache e report\xe1-los","B)Um conjunto de linhas de comunica\xe7\xe3o que permitem a interliga\xe7\xe3o entre dispositivos","C) Dispositivos que equilibram as taxas de transfer\xeancia lentas dos disposistivos perif\xe9ricos e a mem\xf3ria","D) Um m\xf3dulo que aumenta o clock do processador"],answer:"B",explanation:"Os barramentos s\xe3o fios que ligam os componentes do processador"}]}];var E=function(e){var a=p.map((function(e){return{title:e.title}}));return n.a.createElement("header",null,n.a.createElement("div",{className:"content"},n.a.createElement("h1",null,Array.from("AGPJEPLGAJTMS").sort().join("")," ",n.a.createElement("span",null,"Estudos")),n.a.createElement(u,{topics:a})))},b=o(6),v=function(e){Object(d.a)(o,e);var a=Object(c.a)(o);function o(e){var t;return Object(s.a)(this,o),(t=a.call(this,e)).state={answer:null,explain:!1},t.onAnswerClick=t.onAnswerClick.bind(Object(b.a)(t)),t.onResetClick=t.onResetClick.bind(Object(b.a)(t)),t.makeButton=t.makeButton.bind(Object(b.a)(t)),t.onExplainClick=t.onExplainClick.bind(Object(b.a)(t)),t.questionData=p[t.props.subjectId].exercise[t.props.questionId],t}return Object(l.a)(o,[{key:"componentWillReceiveProps",value:function(e){this.questionData=p[e.subjectId].exercise[e.questionId],this.setState({answer:null,explain:!1})}},{key:"onAnswerClick",value:function(e){this.setState({answer:e.target.id})}},{key:"onResetClick",value:function(e){this.setState({answer:null}),this.setState({explain:!1})}},{key:"onExplainClick",value:function(e){this.setState({explain:!this.state.explain})}},{key:"makeButton",value:function(e,a){var o=this.questionData.answer.charCodeAt(0)-65,t=parseInt(this.state.answer);return a===o?n.a.createElement("button",{className:"correct",id:a,key:a,disabled:!0},e):a===t?n.a.createElement("button",{className:"wrong",id:a,key:a,disabled:!0},e):n.a.createElement("button",{className:"none",id:a,key:a,disabled:!0},e)}},{key:"render",value:function(){var e=this,a=this.questionData.options.map((function(a,o){return n.a.createElement("button",{className:"unanswered",onClick:e.onAnswerClick,id:o,key:o},a)}));return this.state.answer&&(a=this.questionData.options.map((function(a,o){return e.makeButton(a,o)}))),n.a.createElement("div",{className:"question"},n.a.createElement("h3",null,this.questionData.question),a,this.state.answer&&n.a.createElement("div",{className:"answered"},n.a.createElement("button",{className:"reset",onClick:this.onResetClick},"Tentar novamente"),this.state.explain&&n.a.createElement("button",{onClick:this.onExplainClick},"Esconder explica\xe7\xe3o"),!this.state.explain&&n.a.createElement("button",{onClick:this.onExplainClick},"Mostrar explica\xe7\xe3o"),this.state.explain&&n.a.createElement("p",null,this.questionData.explanation)))}}]),o}(n.a.Component);var f=function(e){var a=p[e.subjectId].exercise.map((function(a,o){return n.a.createElement(v,{subjectId:e.subjectId,questionId:o,key:o})}));return n.a.createElement("div",{className:"exercise"},n.a.createElement("h2",null,"Exerc\xedcios"),a)};var _=function(e){var a=p[e.from],o=a.subtopics.map((function(e,a){return n.a.createElement("div",{className:"subtopic",key:a},n.a.createElement("h3",{id:e.title},n.a.createElement("a",{href:"#".concat(e.title)},e.title)),e.content)}));return n.a.createElement("div",null,n.a.createElement("h2",{id:a.title},n.a.createElement("a",{href:"#".concat(a.title)},a.title)),o,n.a.createElement(f,{subjectId:e.from}))};var q=function(e){var a=e.match.params.id;return a||(a=1),isNaN(parseInt(a))&&(a=1),isNaN(parseInt(a))||(a=parseInt(a)),a>p.length&&(a=1),n.a.createElement("main",null,n.a.createElement("div",{className:"content"},n.a.createElement(_,{from:a-1})))};var h=function(e){return n.a.createElement("footer",null,n.a.createElement("div",{className:"content"},n.a.createElement("p",null,"Desenvolvido por ",n.a.createElement("b",null,"Alexandre Jr, Daniel Barretto, Eduardo Pirro, Laura Genari e Tiago Marino")),n.a.createElement("p",null,"Organiza\xe7\xe3o e Arquitetura de Computadores- ",n.a.createElement("b",null,"Profa. Sarita")),n.a.createElement("p",null,"Acessibilidade em Sistemas Computacionais- ",n.a.createElement("b",null,"Profa. Kamila Rios"))))},g=o(21),x=o.n(g),A=o(1),C=(o(33),function(e){Object(d.a)(o,e);var a=Object(c.a)(o);function o(){return Object(s.a)(this,o),a.apply(this,arguments)}return Object(l.a)(o,[{key:"render",value:function(){return n.a.createElement(m.a,null,n.a.createElement(E,null),n.a.createElement(x.a,null),n.a.createElement(A.c,null,n.a.createElement(A.a,{exact:!0,path:"/topic/:id",component:q}),n.a.createElement(A.a,{path:"/",component:q})),n.a.createElement(h,null))}}]),o}(t.Component));Boolean("localhost"===window.location.hostname||"[::1]"===window.location.hostname||window.location.hostname.match(/^127(?:\.(?:25[0-5]|2[0-4][0-9]|[01]?[0-9][0-9]?)){3}$/));i.a.render(n.a.createElement(C,null),document.getElementById("root")),"serviceWorker"in navigator&&navigator.serviceWorker.ready.then((function(e){e.unregister()}))}},[[22,1,2]]]);
//# sourceMappingURL=main.420563ea.chunk.js.map