# To-Do List

1. IMPORTANTE: Los localparam, por convencion son en mayuscula y nosotros lo escribiamos en minuscula.
2. En alu_module.v, no estan carry, zero, etc.
3. En baudrg_module.v, definir el tema de contreg_next.
4. En fifo_module.v, no usa `timescale y el nuestro no tenia caso de default.
5. En interface_module.v, no usa `timescale, tiene una señal o_is_valid que no se usa en ningun lado (sacar?) y el nuestro tenia los LEDs.
6. En rx_module.v, nuestro o_rxmodule_DOUT era signed, ¿por que rxmodule_bitsreasreg se llama asi?, tenemos distintas condiciones para el IDLE (solo marco la dif).
7. En tx_module.v, no usa `timescale.
8. Tanto en TX como en RX, en los begin del always@(*) comienzan con el X_nextstatereg = X_statereg, y los nuestros los tenian despues del algo_algo_XDONE (Para tener en cuenta).
9. En uart_module.v, (Creo que la cague en los nombres de las funciones de las instancias) no usa `timescale, tiene parameter PTR_LEN = 2 que nosotro no teniamos (revisar, creo que es nuestro NB_UARTMODULE_ADDR, pero 2 en lugar de 4, onda se usa en lugares similares), nuestro i_uartmodule_fifotx_WRITEDATA y o_uartmodule_fiforx_READDATA eran signed, nosotros no teniamos wire tx_not_empty (agregamos, sacamos?, me parece que nosotros usamos el ~tx_empty), al final de todo asigna assign tx_not_empty = ~uartmodule_emptywire (revisar).
10. En top_module.v, no se usa `timescale, tiene parameter PTR_LEN = 2 que nosotro no teniamos (revisar, creo que es nuestro NB_UARTMODULE_ADDR, pero 2 en lugar de 4, onda se usa en lugares similares), muchos wire nuestro eran signed, aparece la funcion o_is_valid() (revisar), como orden hace uart-interface-alu y nosotros teniamos alu-uart-interface (solo marco la dif).
11. En constraints.xdc, ya se cambio el nombre de las señales de RX y TX.