TimeQuest Timing Analyzer report for SISTEMA_FINAL
Sun Jul 01 14:36:57 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'clk'
 22. Fast Model Hold: 'clk'
 23. Fast Model Minimum Pulse Width: 'clk'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; SISTEMA_FINAL                                                      ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C20F484C7                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 52.66 MHz ; 52.66 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -9.004 ; -333.457      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.814 ; -105.349              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                   ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -9.004 ; AntiLoop:antiloop|saidaA[3] ; regC:regc|saidaC[14]         ; clk          ; clk         ; 1.000        ; -0.001     ; 10.041     ;
; -8.994 ; Controle:controle|SEL       ; regC:regc|saidaC[14]         ; clk          ; clk         ; 0.500        ; 0.001      ; 9.533      ;
; -8.842 ; AntiLoop:antiloop|saidaA[3] ; regC:regc|saidaC[12]         ; clk          ; clk         ; 1.000        ; 0.000      ; 9.880      ;
; -8.840 ; AntiLoop:antiloop|saidaA[3] ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.878      ;
; -8.832 ; Controle:controle|SEL       ; regC:regc|saidaC[12]         ; clk          ; clk         ; 0.500        ; 0.002      ; 9.372      ;
; -8.830 ; Controle:controle|SEL       ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.370      ;
; -8.732 ; Controle:controle|Op        ; regC:regc|saidaC[14]         ; clk          ; clk         ; 0.500        ; 0.001      ; 9.271      ;
; -8.598 ; AntiLoop:antiloop|saidaA[0] ; regC:regc|saidaC[14]         ; clk          ; clk         ; 1.000        ; -0.001     ; 9.635      ;
; -8.584 ; AntiLoop:antiloop|saidaA[3] ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 1.000        ; -0.001     ; 9.621      ;
; -8.574 ; Controle:controle|SEL       ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 0.500        ; 0.001      ; 9.113      ;
; -8.570 ; Controle:controle|Op        ; regC:regc|saidaC[12]         ; clk          ; clk         ; 0.500        ; 0.002      ; 9.110      ;
; -8.568 ; Controle:controle|Op        ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.108      ;
; -8.552 ; AntiLoop:antiloop|saidaA[1] ; regC:regc|saidaC[14]         ; clk          ; clk         ; 1.000        ; -0.001     ; 9.589      ;
; -8.546 ; AntiLoop:antiloop|saidaA[3] ; regC:regc|saidaC[15]         ; clk          ; clk         ; 1.000        ; -0.001     ; 9.583      ;
; -8.546 ; regA:regb|saidaA[0]         ; regC:regc|saidaC[14]         ; clk          ; clk         ; 1.000        ; 0.002      ; 9.586      ;
; -8.545 ; AntiLoop:antiloop|saidaA[3] ; AntiLoop:antiloop|saidaA[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 9.582      ;
; -8.544 ; AntiLoop:antiloop|saidaA[3] ; AntiLoop:antiloop|saidaA[13] ; clk          ; clk         ; 1.000        ; -0.001     ; 9.581      ;
; -8.540 ; AntiLoop:antiloop|saidaA[3] ; AntiLoop:antiloop|saidaA[14] ; clk          ; clk         ; 1.000        ; -0.001     ; 9.577      ;
; -8.536 ; Controle:controle|SEL       ; regC:regc|saidaC[15]         ; clk          ; clk         ; 0.500        ; 0.001      ; 9.075      ;
; -8.535 ; Controle:controle|SEL       ; AntiLoop:antiloop|saidaA[15] ; clk          ; clk         ; 0.500        ; 0.001      ; 9.074      ;
; -8.534 ; Controle:controle|SEL       ; AntiLoop:antiloop|saidaA[13] ; clk          ; clk         ; 0.500        ; 0.001      ; 9.073      ;
; -8.530 ; Controle:controle|SEL       ; AntiLoop:antiloop|saidaA[14] ; clk          ; clk         ; 0.500        ; 0.001      ; 9.069      ;
; -8.436 ; AntiLoop:antiloop|saidaA[0] ; regC:regc|saidaC[12]         ; clk          ; clk         ; 1.000        ; 0.000      ; 9.474      ;
; -8.434 ; AntiLoop:antiloop|saidaA[0] ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.472      ;
; -8.390 ; AntiLoop:antiloop|saidaA[1] ; regC:regc|saidaC[12]         ; clk          ; clk         ; 1.000        ; 0.000      ; 9.428      ;
; -8.388 ; AntiLoop:antiloop|saidaA[1] ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.426      ;
; -8.384 ; regA:regb|saidaA[0]         ; regC:regc|saidaC[12]         ; clk          ; clk         ; 1.000        ; 0.003      ; 9.425      ;
; -8.382 ; regA:regb|saidaA[0]         ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 1.000        ; 0.003      ; 9.423      ;
; -8.312 ; Controle:controle|Op        ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 0.500        ; 0.001      ; 8.851      ;
; -8.274 ; Controle:controle|Op        ; regC:regc|saidaC[15]         ; clk          ; clk         ; 0.500        ; 0.001      ; 8.813      ;
; -8.273 ; Controle:controle|Op        ; AntiLoop:antiloop|saidaA[15] ; clk          ; clk         ; 0.500        ; 0.001      ; 8.812      ;
; -8.272 ; Controle:controle|Op        ; AntiLoop:antiloop|saidaA[13] ; clk          ; clk         ; 0.500        ; 0.001      ; 8.811      ;
; -8.269 ; AntiLoop:antiloop|saidaA[3] ; AntiLoop:antiloop|saidaA[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 9.305      ;
; -8.268 ; Controle:controle|Op        ; AntiLoop:antiloop|saidaA[14] ; clk          ; clk         ; 0.500        ; 0.001      ; 8.807      ;
; -8.259 ; Controle:controle|SEL       ; AntiLoop:antiloop|saidaA[10] ; clk          ; clk         ; 0.500        ; 0.000      ; 8.797      ;
; -8.256 ; AntiLoop:antiloop|saidaA[3] ; regC:regc|saidaC[13]         ; clk          ; clk         ; 1.000        ; -0.002     ; 9.292      ;
; -8.246 ; Controle:controle|SEL       ; regC:regc|saidaC[13]         ; clk          ; clk         ; 0.500        ; 0.000      ; 8.784      ;
; -8.210 ; regA:regb|saidaA[1]         ; regC:regc|saidaC[14]         ; clk          ; clk         ; 1.000        ; 0.002      ; 9.250      ;
; -8.209 ; regA:regb|saidaA[2]         ; regC:regc|saidaC[14]         ; clk          ; clk         ; 1.000        ; 0.002      ; 9.249      ;
; -8.192 ; AntiLoop:antiloop|saidaA[3] ; AntiLoop:antiloop|saidaA[9]  ; clk          ; clk         ; 1.000        ; -0.002     ; 9.228      ;
; -8.182 ; Controle:controle|SEL       ; AntiLoop:antiloop|saidaA[9]  ; clk          ; clk         ; 0.500        ; 0.000      ; 8.720      ;
; -8.178 ; AntiLoop:antiloop|saidaA[0] ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 1.000        ; -0.001     ; 9.215      ;
; -8.140 ; AntiLoop:antiloop|saidaA[0] ; regC:regc|saidaC[15]         ; clk          ; clk         ; 1.000        ; -0.001     ; 9.177      ;
; -8.139 ; AntiLoop:antiloop|saidaA[0] ; AntiLoop:antiloop|saidaA[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 9.176      ;
; -8.138 ; AntiLoop:antiloop|saidaA[0] ; AntiLoop:antiloop|saidaA[13] ; clk          ; clk         ; 1.000        ; -0.001     ; 9.175      ;
; -8.134 ; AntiLoop:antiloop|saidaA[0] ; AntiLoop:antiloop|saidaA[14] ; clk          ; clk         ; 1.000        ; -0.001     ; 9.171      ;
; -8.132 ; AntiLoop:antiloop|saidaA[1] ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 1.000        ; -0.001     ; 9.169      ;
; -8.126 ; regA:regb|saidaA[0]         ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 1.000        ; 0.002      ; 9.166      ;
; -8.114 ; AntiLoop:antiloop|saidaA[3] ; regC:regc|saidaC[11]         ; clk          ; clk         ; 1.000        ; -0.001     ; 9.151      ;
; -8.104 ; Controle:controle|SEL       ; regC:regc|saidaC[11]         ; clk          ; clk         ; 0.500        ; 0.001      ; 8.643      ;
; -8.103 ; AntiLoop:antiloop|saidaA[2] ; regC:regc|saidaC[14]         ; clk          ; clk         ; 1.000        ; -0.001     ; 9.140      ;
; -8.094 ; AntiLoop:antiloop|saidaA[1] ; regC:regc|saidaC[15]         ; clk          ; clk         ; 1.000        ; -0.001     ; 9.131      ;
; -8.093 ; AntiLoop:antiloop|saidaA[1] ; AntiLoop:antiloop|saidaA[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 9.130      ;
; -8.092 ; AntiLoop:antiloop|saidaA[1] ; AntiLoop:antiloop|saidaA[13] ; clk          ; clk         ; 1.000        ; -0.001     ; 9.129      ;
; -8.088 ; regA:regb|saidaA[0]         ; regC:regc|saidaC[15]         ; clk          ; clk         ; 1.000        ; 0.002      ; 9.128      ;
; -8.088 ; AntiLoop:antiloop|saidaA[1] ; AntiLoop:antiloop|saidaA[14] ; clk          ; clk         ; 1.000        ; -0.001     ; 9.125      ;
; -8.087 ; regA:regb|saidaA[0]         ; AntiLoop:antiloop|saidaA[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 9.127      ;
; -8.086 ; regA:regb|saidaA[0]         ; AntiLoop:antiloop|saidaA[13] ; clk          ; clk         ; 1.000        ; 0.002      ; 9.126      ;
; -8.082 ; regA:regb|saidaA[0]         ; AntiLoop:antiloop|saidaA[14] ; clk          ; clk         ; 1.000        ; 0.002      ; 9.122      ;
; -8.048 ; regA:regb|saidaA[1]         ; regC:regc|saidaC[12]         ; clk          ; clk         ; 1.000        ; 0.003      ; 9.089      ;
; -8.047 ; regA:regb|saidaA[2]         ; regC:regc|saidaC[12]         ; clk          ; clk         ; 1.000        ; 0.003      ; 9.088      ;
; -8.046 ; regA:regb|saidaA[1]         ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 1.000        ; 0.003      ; 9.087      ;
; -8.045 ; regA:regb|saidaA[2]         ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 1.000        ; 0.003      ; 9.086      ;
; -8.021 ; AntiLoop:antiloop|saidaA[3] ; AntiLoop:antiloop|saidaA[8]  ; clk          ; clk         ; 1.000        ; -0.001     ; 9.058      ;
; -8.011 ; Controle:controle|SEL       ; AntiLoop:antiloop|saidaA[8]  ; clk          ; clk         ; 0.500        ; 0.001      ; 8.550      ;
; -7.997 ; Controle:controle|Op        ; AntiLoop:antiloop|saidaA[10] ; clk          ; clk         ; 0.500        ; 0.000      ; 8.535      ;
; -7.984 ; Controle:controle|Op        ; regC:regc|saidaC[13]         ; clk          ; clk         ; 0.500        ; 0.000      ; 8.522      ;
; -7.941 ; AntiLoop:antiloop|saidaA[2] ; regC:regc|saidaC[12]         ; clk          ; clk         ; 1.000        ; 0.000      ; 8.979      ;
; -7.939 ; AntiLoop:antiloop|saidaA[2] ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.977      ;
; -7.920 ; Controle:controle|Op        ; AntiLoop:antiloop|saidaA[9]  ; clk          ; clk         ; 0.500        ; 0.000      ; 8.458      ;
; -7.863 ; AntiLoop:antiloop|saidaA[0] ; AntiLoop:antiloop|saidaA[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 8.899      ;
; -7.850 ; AntiLoop:antiloop|saidaA[0] ; regC:regc|saidaC[13]         ; clk          ; clk         ; 1.000        ; -0.002     ; 8.886      ;
; -7.842 ; Controle:controle|Op        ; regC:regc|saidaC[11]         ; clk          ; clk         ; 0.500        ; 0.001      ; 8.381      ;
; -7.840 ; regA:rega|saidaA[2]         ; regC:regc|saidaC[14]         ; clk          ; clk         ; 1.000        ; 0.001      ; 8.879      ;
; -7.817 ; AntiLoop:antiloop|saidaA[1] ; AntiLoop:antiloop|saidaA[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 8.853      ;
; -7.811 ; regA:regb|saidaA[0]         ; AntiLoop:antiloop|saidaA[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 8.850      ;
; -7.804 ; AntiLoop:antiloop|saidaA[1] ; regC:regc|saidaC[13]         ; clk          ; clk         ; 1.000        ; -0.002     ; 8.840      ;
; -7.801 ; AntiLoop:antiloop|saidaA[3] ; regC:regc|saidaC[10]         ; clk          ; clk         ; 1.000        ; -0.002     ; 8.837      ;
; -7.798 ; regA:regb|saidaA[0]         ; regC:regc|saidaC[13]         ; clk          ; clk         ; 1.000        ; 0.001      ; 8.837      ;
; -7.791 ; Controle:controle|SEL       ; regC:regc|saidaC[10]         ; clk          ; clk         ; 0.500        ; 0.000      ; 8.329      ;
; -7.790 ; regA:regb|saidaA[1]         ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 1.000        ; 0.002      ; 8.830      ;
; -7.789 ; regA:regb|saidaA[2]         ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 1.000        ; 0.002      ; 8.829      ;
; -7.786 ; AntiLoop:antiloop|saidaA[0] ; AntiLoop:antiloop|saidaA[9]  ; clk          ; clk         ; 1.000        ; -0.002     ; 8.822      ;
; -7.752 ; regA:regb|saidaA[1]         ; regC:regc|saidaC[15]         ; clk          ; clk         ; 1.000        ; 0.002      ; 8.792      ;
; -7.751 ; regA:regb|saidaA[2]         ; regC:regc|saidaC[15]         ; clk          ; clk         ; 1.000        ; 0.002      ; 8.791      ;
; -7.751 ; regA:regb|saidaA[1]         ; AntiLoop:antiloop|saidaA[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 8.791      ;
; -7.750 ; regA:regb|saidaA[2]         ; AntiLoop:antiloop|saidaA[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 8.790      ;
; -7.750 ; regA:regb|saidaA[1]         ; AntiLoop:antiloop|saidaA[13] ; clk          ; clk         ; 1.000        ; 0.002      ; 8.790      ;
; -7.749 ; regA:regb|saidaA[2]         ; AntiLoop:antiloop|saidaA[13] ; clk          ; clk         ; 1.000        ; 0.002      ; 8.789      ;
; -7.749 ; Controle:controle|Op        ; AntiLoop:antiloop|saidaA[8]  ; clk          ; clk         ; 0.500        ; 0.001      ; 8.288      ;
; -7.746 ; regA:regb|saidaA[1]         ; AntiLoop:antiloop|saidaA[14] ; clk          ; clk         ; 1.000        ; 0.002      ; 8.786      ;
; -7.745 ; regA:regb|saidaA[2]         ; AntiLoop:antiloop|saidaA[14] ; clk          ; clk         ; 1.000        ; 0.002      ; 8.785      ;
; -7.740 ; AntiLoop:antiloop|saidaA[1] ; AntiLoop:antiloop|saidaA[9]  ; clk          ; clk         ; 1.000        ; -0.002     ; 8.776      ;
; -7.734 ; regA:regb|saidaA[0]         ; AntiLoop:antiloop|saidaA[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 8.773      ;
; -7.725 ; AntiLoop:antiloop|saidaA[3] ; regC:regc|saidaC[9]          ; clk          ; clk         ; 1.000        ; -0.002     ; 8.761      ;
; -7.715 ; Controle:controle|SEL       ; regC:regc|saidaC[9]          ; clk          ; clk         ; 0.500        ; 0.000      ; 8.253      ;
; -7.708 ; AntiLoop:antiloop|saidaA[0] ; regC:regc|saidaC[11]         ; clk          ; clk         ; 1.000        ; -0.001     ; 8.745      ;
; -7.683 ; AntiLoop:antiloop|saidaA[2] ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 1.000        ; -0.001     ; 8.720      ;
; -7.678 ; regA:rega|saidaA[2]         ; regC:regc|saidaC[12]         ; clk          ; clk         ; 1.000        ; 0.002      ; 8.718      ;
; -7.676 ; regA:rega|saidaA[2]         ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 1.000        ; 0.002      ; 8.716      ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                     ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; Controle:controle|multp       ; Controle:controle|multp                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|EnA         ; Controle:controle|EnA                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|EnB         ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|EnC         ; Controle:controle|EnC                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.624 ; Controle:controle|state.s5    ; Controle:controle|Endereco[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.910      ;
; 0.647 ; Controle:controle|state.s4    ; Controle:controle|Endereco[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.649 ; Controle:controle|state.s4    ; Controle:controle|Endereco[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.935      ;
; 0.769 ; AntiLoop:antiloop|saidaA[6]   ; regC:regc|saidaC[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.773 ; AntiLoop:antiloop|saidaA[2]   ; regC:regc|saidaC[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.774 ; AntiLoop:antiloop|saidaA[4]   ; regC:regc|saidaC[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.776 ; AntiLoop:antiloop|saidaA[10]  ; regC:regc|saidaC[10]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.781 ; AntiLoop:antiloop|saidaA[8]   ; regC:regc|saidaC[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.788 ; AntiLoop:antiloop|saidaA[11]  ; regC:regc|saidaC[11]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.875 ; Controle:controle|state.s5    ; Controle:controle|state.s1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.161      ;
; 0.916 ; Controle:controle|state.s1    ; Controle:controle|state.s2                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.202      ;
; 0.946 ; Controle:controle|state.s3    ; Controle:controle|state.s4                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.232      ;
; 0.948 ; Controle:controle|contador[1] ; Controle:controle|contador[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.234      ;
; 0.950 ; Controle:controle|state.s2    ; Controle:controle|state.s3                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.236      ;
; 0.959 ; AntiLoop:antiloop|saidaA[5]   ; regC:regc|saidaC[5]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.245      ;
; 0.966 ; Controle:controle|state.s4    ; Controle:controle|state.s5                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.252      ;
; 0.969 ; AntiLoop:antiloop|saidaA[3]   ; regC:regc|saidaC[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.255      ;
; 0.975 ; Controle:controle|contador[0] ; Controle:controle|contador[0]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.979 ; Controle:controle|state.s3    ; Controle:controle|Endereco[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.265      ;
; 0.983 ; Controle:controle|contador[2] ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.269      ;
; 0.983 ; Controle:controle|state.s2    ; Controle:controle|Endereco[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; Controle:controle|contador[4] ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; Controle:controle|contador[7] ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.271      ;
; 0.993 ; Controle:controle|contador[3] ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.279      ;
; 0.994 ; Controle:controle|contador[5] ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.280      ;
; 1.001 ; AntiLoop:antiloop|saidaA[14]  ; regC:regc|saidaC[14]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.287      ;
; 1.013 ; AntiLoop:antiloop|saidaA[9]   ; regC:regc|saidaC[9]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.021 ; AntiLoop:antiloop|saidaA[12]  ; regC:regc|saidaC[12]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.307      ;
; 1.026 ; Controle:controle|contador[6] ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.312      ;
; 1.029 ; AntiLoop:antiloop|saidaA[1]   ; regC:regc|saidaC[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.137 ; Controle:controle|EnB         ; regA:regb|FimA                                                                               ; clk          ; clk         ; -0.500       ; 0.000      ; 0.923      ;
; 1.141 ; Controle:controle|EnC         ; regC:regc|FimC                                                                               ; clk          ; clk         ; -0.500       ; 0.000      ; 0.927      ;
; 1.164 ; regA:rega|FimA                ; Controle:controle|EnA                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 0.950      ;
; 1.165 ; regA:rega|FimA                ; Controle:controle|EnB                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 0.951      ;
; 1.197 ; AntiLoop:antiloop|saidaA[0]   ; regC:regc|saidaC[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.261 ; AntiLoop:antiloop|saidaA[13]  ; regC:regc|saidaC[13]                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.546      ;
; 1.291 ; AntiLoop:antiloop|saidaA[7]   ; regC:regc|saidaC[7]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.577      ;
; 1.301 ; Controle:controle|EnA         ; regA:rega|FimA                                                                               ; clk          ; clk         ; -0.500       ; 0.000      ; 1.087      ;
; 1.310 ; Controle:controle|multp       ; Controle:controle|contador[0]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.310 ; Controle:controle|multp       ; Controle:controle|contador[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.310 ; Controle:controle|multp       ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.310 ; Controle:controle|multp       ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.310 ; Controle:controle|multp       ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.310 ; Controle:controle|multp       ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.310 ; Controle:controle|multp       ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.310 ; Controle:controle|multp       ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.407 ; Controle:controle|contador[0] ; Controle:controle|contador[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.693      ;
; 1.410 ; Controle:controle|contador[1] ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.696      ;
; 1.415 ; Controle:controle|contador[2] ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.701      ;
; 1.416 ; Controle:controle|contador[4] ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.702      ;
; 1.455 ; Controle:controle|contador[3] ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; Controle:controle|contador[6] ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; Controle:controle|contador[5] ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.742      ;
; 1.487 ; Controle:controle|contador[0] ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.773      ;
; 1.490 ; Controle:controle|contador[1] ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.776      ;
; 1.495 ; Controle:controle|contador[2] ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.781      ;
; 1.496 ; Controle:controle|contador[4] ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.782      ;
; 1.512 ; regA:rega|FimA                ; Controle:controle|multp                                                                      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.298      ;
; 1.512 ; regA:rega|FimA                ; Controle:controle|EnC                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 1.298      ;
; 1.519 ; AntiLoop:antiloop|saidaA[14]  ; AntiLoop:antiloop|saidaA[14]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.805      ;
; 1.535 ; Controle:controle|contador[3] ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.821      ;
; 1.536 ; Controle:controle|contador[5] ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.822      ;
; 1.567 ; Controle:controle|state.s4    ; Controle:controle|SEL                                                                        ; clk          ; clk         ; 0.000        ; 0.008      ; 1.861      ;
; 1.567 ; Controle:controle|contador[0] ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.853      ;
; 1.570 ; Controle:controle|contador[1] ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.856      ;
; 1.575 ; Controle:controle|contador[2] ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.861      ;
; 1.576 ; Controle:controle|contador[0] ; AntiLoop:antiloop|saidaA[3]                                                                  ; clk          ; clk         ; -0.500       ; 0.001      ; 1.363      ;
; 1.576 ; Controle:controle|contador[4] ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.862      ;
; 1.577 ; Controle:controle|contador[0] ; AntiLoop:antiloop|saidaA[1]                                                                  ; clk          ; clk         ; -0.500       ; 0.001      ; 1.364      ;
; 1.578 ; Controle:controle|contador[0] ; AntiLoop:antiloop|saidaA[4]                                                                  ; clk          ; clk         ; -0.500       ; 0.001      ; 1.365      ;
; 1.579 ; Controle:controle|contador[0] ; AntiLoop:antiloop|saidaA[2]                                                                  ; clk          ; clk         ; -0.500       ; 0.001      ; 1.366      ;
; 1.580 ; Controle:controle|contador[0] ; AntiLoop:antiloop|saidaA[0]                                                                  ; clk          ; clk         ; -0.500       ; 0.001      ; 1.367      ;
; 1.589 ; Controle:controle|Endereco[1] ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; -0.500       ; 0.083      ; 1.422      ;
; 1.594 ; Controle:controle|Endereco[2] ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; -0.500       ; 0.083      ; 1.427      ;
; 1.599 ; Controle:controle|Endereco[3] ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; -0.500       ; 0.083      ; 1.432      ;
; 1.615 ; Controle:controle|contador[3] ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.643 ; AntiLoop:antiloop|saidaA[15]  ; AntiLoop:antiloop|saidaA[15]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.929      ;
; 1.643 ; AntiLoop:antiloop|saidaA[15]  ; regC:regc|saidaC[15]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.929      ;
; 1.647 ; Controle:controle|contador[0] ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.933      ;
; 1.650 ; Controle:controle|contador[1] ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.936      ;
; 1.655 ; Controle:controle|contador[2] ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.941      ;
; 1.695 ; Controle:controle|contador[3] ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.981      ;
; 1.698 ; Controle:controle|multp       ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.984      ;
; 1.725 ; regA:rega|saidaA[7]           ; regC:regc|saidaC[7]                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 2.010      ;
; 1.727 ; Controle:controle|contador[0] ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.013      ;
; 1.730 ; Controle:controle|contador[1] ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.016      ;
; 1.735 ; Controle:controle|contador[2] ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.021      ;
; 1.762 ; regC:regc|FimC                ; Controle:controle|EnA                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 1.548      ;
; 1.770 ; Controle:controle|state.s1    ; Controle:controle|Op                                                                         ; clk          ; clk         ; 0.000        ; 0.008      ; 2.064      ;
; 1.807 ; Controle:controle|contador[0] ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.093      ;
; 1.810 ; Controle:controle|contador[1] ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.096      ;
; 1.816 ; regA:regb|saidaA[4]           ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; -0.500       ; 0.002      ; 1.604      ;
; 1.831 ; regA:regb|saidaA[5]           ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; -0.500       ; 0.002      ; 1.619      ;
; 1.836 ; regA:regb|saidaA[0]           ; Controle:controle|contador[0]                                                                ; clk          ; clk         ; -0.500       ; 0.002      ; 1.624      ;
; 1.838 ; Controle:controle|SEL         ; regC:regc|saidaC[14]                                                                         ; clk          ; clk         ; -0.500       ; 0.001      ; 1.625      ;
; 1.869 ; AntiLoop:antiloop|saidaA[14]  ; AntiLoop:antiloop|saidaA[15]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.155      ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[0]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[0]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[10]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[10]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[11]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[11]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[12]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[12]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[13]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[13]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[14]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[14]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[15]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[15]                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[1]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[1]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[2]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[2]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[3]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[3]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[4]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[4]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[5]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[5]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[6]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[6]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[7]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[7]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[8]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[8]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[9]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[9]                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[3]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[3]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SEL                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SEL                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[4]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[4]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[5]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[5]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[6]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[6]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[7]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[7]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|multp                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|multp                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|state.s1                                                                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|state.s1                                                                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|state.s2                                                                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|state.s2                                                                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|state.s3                                                                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|state.s3                                                                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|state.s4                                                                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|state.s4                                                                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|state.s5                                                                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|state.s5                                                                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; regA:rega|FimA                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; regA:rega|FimA                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; regA:rega|saidaA[0]                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; regA:rega|saidaA[0]                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; regA:rega|saidaA[1]                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; regA:rega|saidaA[1]                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; regA:rega|saidaA[2]                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; regA:rega|saidaA[2]                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; regA:rega|saidaA[3]                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; regA:rega|saidaA[3]                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; regA:rega|saidaA[4]                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; regA:rega|saidaA[4]                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; regA:rega|saidaA[5]                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; regA:rega|saidaA[5]                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; regA:rega|saidaA[6]                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saida[*]   ; clk        ; 7.380 ; 7.380 ; Rise       ; clk             ;
;  saida[0]  ; clk        ; 6.910 ; 6.910 ; Rise       ; clk             ;
;  saida[1]  ; clk        ; 6.917 ; 6.917 ; Rise       ; clk             ;
;  saida[2]  ; clk        ; 6.919 ; 6.919 ; Rise       ; clk             ;
;  saida[3]  ; clk        ; 6.897 ; 6.897 ; Rise       ; clk             ;
;  saida[4]  ; clk        ; 6.902 ; 6.902 ; Rise       ; clk             ;
;  saida[5]  ; clk        ; 7.232 ; 7.232 ; Rise       ; clk             ;
;  saida[6]  ; clk        ; 6.933 ; 6.933 ; Rise       ; clk             ;
;  saida[7]  ; clk        ; 6.931 ; 6.931 ; Rise       ; clk             ;
;  saida[8]  ; clk        ; 6.813 ; 6.813 ; Rise       ; clk             ;
;  saida[9]  ; clk        ; 6.961 ; 6.961 ; Rise       ; clk             ;
;  saida[10] ; clk        ; 7.380 ; 7.380 ; Rise       ; clk             ;
;  saida[11] ; clk        ; 6.840 ; 6.840 ; Rise       ; clk             ;
;  saida[12] ; clk        ; 7.071 ; 7.071 ; Rise       ; clk             ;
;  saida[13] ; clk        ; 6.979 ; 6.979 ; Rise       ; clk             ;
;  saida[14] ; clk        ; 6.810 ; 6.810 ; Rise       ; clk             ;
;  saida[15] ; clk        ; 6.957 ; 6.957 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saida[*]   ; clk        ; 6.810 ; 6.810 ; Rise       ; clk             ;
;  saida[0]  ; clk        ; 6.910 ; 6.910 ; Rise       ; clk             ;
;  saida[1]  ; clk        ; 6.917 ; 6.917 ; Rise       ; clk             ;
;  saida[2]  ; clk        ; 6.919 ; 6.919 ; Rise       ; clk             ;
;  saida[3]  ; clk        ; 6.897 ; 6.897 ; Rise       ; clk             ;
;  saida[4]  ; clk        ; 6.902 ; 6.902 ; Rise       ; clk             ;
;  saida[5]  ; clk        ; 7.232 ; 7.232 ; Rise       ; clk             ;
;  saida[6]  ; clk        ; 6.933 ; 6.933 ; Rise       ; clk             ;
;  saida[7]  ; clk        ; 6.931 ; 6.931 ; Rise       ; clk             ;
;  saida[8]  ; clk        ; 6.813 ; 6.813 ; Rise       ; clk             ;
;  saida[9]  ; clk        ; 6.961 ; 6.961 ; Rise       ; clk             ;
;  saida[10] ; clk        ; 7.380 ; 7.380 ; Rise       ; clk             ;
;  saida[11] ; clk        ; 6.840 ; 6.840 ; Rise       ; clk             ;
;  saida[12] ; clk        ; 7.071 ; 7.071 ; Rise       ; clk             ;
;  saida[13] ; clk        ; 6.979 ; 6.979 ; Rise       ; clk             ;
;  saida[14] ; clk        ; 6.810 ; 6.810 ; Rise       ; clk             ;
;  saida[15] ; clk        ; 6.957 ; 6.957 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.961 ; -108.281      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.423 ; -85.764               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                   ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.961 ; Controle:controle|SEL       ; regC:regc|saidaC[14]         ; clk          ; clk         ; 0.500        ; 0.001      ; 3.494      ;
; -2.936 ; Controle:controle|SEL       ; regC:regc|saidaC[12]         ; clk          ; clk         ; 0.500        ; 0.002      ; 3.470      ;
; -2.934 ; Controle:controle|SEL       ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 0.500        ; 0.002      ; 3.468      ;
; -2.851 ; Controle:controle|Op        ; regC:regc|saidaC[14]         ; clk          ; clk         ; 0.500        ; 0.001      ; 3.384      ;
; -2.826 ; Controle:controle|Op        ; regC:regc|saidaC[12]         ; clk          ; clk         ; 0.500        ; 0.002      ; 3.360      ;
; -2.824 ; Controle:controle|Op        ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 0.500        ; 0.002      ; 3.358      ;
; -2.807 ; Controle:controle|SEL       ; AntiLoop:antiloop|saidaA[15] ; clk          ; clk         ; 0.500        ; 0.001      ; 3.340      ;
; -2.807 ; Controle:controle|SEL       ; regC:regc|saidaC[15]         ; clk          ; clk         ; 0.500        ; 0.001      ; 3.340      ;
; -2.806 ; Controle:controle|SEL       ; AntiLoop:antiloop|saidaA[13] ; clk          ; clk         ; 0.500        ; 0.001      ; 3.339      ;
; -2.802 ; Controle:controle|SEL       ; AntiLoop:antiloop|saidaA[14] ; clk          ; clk         ; 0.500        ; 0.001      ; 3.335      ;
; -2.801 ; Controle:controle|SEL       ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 0.500        ; 0.001      ; 3.334      ;
; -2.697 ; Controle:controle|Op        ; AntiLoop:antiloop|saidaA[15] ; clk          ; clk         ; 0.500        ; 0.001      ; 3.230      ;
; -2.697 ; Controle:controle|Op        ; regC:regc|saidaC[15]         ; clk          ; clk         ; 0.500        ; 0.001      ; 3.230      ;
; -2.696 ; Controle:controle|Op        ; AntiLoop:antiloop|saidaA[13] ; clk          ; clk         ; 0.500        ; 0.001      ; 3.229      ;
; -2.692 ; Controle:controle|SEL       ; regC:regc|saidaC[13]         ; clk          ; clk         ; 0.500        ; 0.001      ; 3.225      ;
; -2.692 ; Controle:controle|Op        ; AntiLoop:antiloop|saidaA[14] ; clk          ; clk         ; 0.500        ; 0.001      ; 3.225      ;
; -2.691 ; Controle:controle|Op        ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 0.500        ; 0.001      ; 3.224      ;
; -2.673 ; Controle:controle|SEL       ; AntiLoop:antiloop|saidaA[10] ; clk          ; clk         ; 0.500        ; 0.001      ; 3.206      ;
; -2.647 ; Controle:controle|SEL       ; AntiLoop:antiloop|saidaA[9]  ; clk          ; clk         ; 0.500        ; 0.001      ; 3.180      ;
; -2.639 ; AntiLoop:antiloop|saidaA[3] ; regC:regc|saidaC[14]         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.670      ;
; -2.636 ; Controle:controle|SEL       ; regC:regc|saidaC[11]         ; clk          ; clk         ; 0.500        ; 0.001      ; 3.169      ;
; -2.614 ; AntiLoop:antiloop|saidaA[3] ; regC:regc|saidaC[12]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.646      ;
; -2.612 ; AntiLoop:antiloop|saidaA[3] ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.644      ;
; -2.603 ; Controle:controle|SEL       ; AntiLoop:antiloop|saidaA[8]  ; clk          ; clk         ; 0.500        ; 0.001      ; 3.136      ;
; -2.582 ; Controle:controle|Op        ; regC:regc|saidaC[13]         ; clk          ; clk         ; 0.500        ; 0.001      ; 3.115      ;
; -2.563 ; Controle:controle|Op        ; AntiLoop:antiloop|saidaA[10] ; clk          ; clk         ; 0.500        ; 0.001      ; 3.096      ;
; -2.537 ; Controle:controle|Op        ; AntiLoop:antiloop|saidaA[9]  ; clk          ; clk         ; 0.500        ; 0.001      ; 3.070      ;
; -2.526 ; Controle:controle|Op        ; regC:regc|saidaC[11]         ; clk          ; clk         ; 0.500        ; 0.001      ; 3.059      ;
; -2.510 ; Controle:controle|SEL       ; regC:regc|saidaC[10]         ; clk          ; clk         ; 0.500        ; 0.001      ; 3.043      ;
; -2.493 ; Controle:controle|Op        ; AntiLoop:antiloop|saidaA[8]  ; clk          ; clk         ; 0.500        ; 0.001      ; 3.026      ;
; -2.491 ; AntiLoop:antiloop|saidaA[0] ; regC:regc|saidaC[14]         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.522      ;
; -2.486 ; AntiLoop:antiloop|saidaA[1] ; regC:regc|saidaC[14]         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.517      ;
; -2.485 ; AntiLoop:antiloop|saidaA[3] ; AntiLoop:antiloop|saidaA[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.516      ;
; -2.485 ; AntiLoop:antiloop|saidaA[3] ; regC:regc|saidaC[15]         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.516      ;
; -2.485 ; Controle:controle|SEL       ; regC:regc|saidaC[9]          ; clk          ; clk         ; 0.500        ; 0.001      ; 3.018      ;
; -2.484 ; AntiLoop:antiloop|saidaA[3] ; AntiLoop:antiloop|saidaA[13] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.515      ;
; -2.480 ; AntiLoop:antiloop|saidaA[3] ; AntiLoop:antiloop|saidaA[14] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.511      ;
; -2.479 ; AntiLoop:antiloop|saidaA[3] ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.510      ;
; -2.472 ; regA:regb|saidaA[0]         ; regC:regc|saidaC[14]         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.505      ;
; -2.466 ; AntiLoop:antiloop|saidaA[0] ; regC:regc|saidaC[12]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.498      ;
; -2.464 ; AntiLoop:antiloop|saidaA[0] ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.496      ;
; -2.461 ; AntiLoop:antiloop|saidaA[1] ; regC:regc|saidaC[12]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.493      ;
; -2.459 ; AntiLoop:antiloop|saidaA[1] ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.491      ;
; -2.447 ; regA:regb|saidaA[0]         ; regC:regc|saidaC[12]         ; clk          ; clk         ; 1.000        ; 0.002      ; 3.481      ;
; -2.445 ; regA:regb|saidaA[0]         ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.479      ;
; -2.424 ; Controle:controle|SEL       ; regC:regc|saidaC[8]          ; clk          ; clk         ; 0.500        ; 0.001      ; 2.957      ;
; -2.400 ; Controle:controle|Op        ; regC:regc|saidaC[10]         ; clk          ; clk         ; 0.500        ; 0.001      ; 2.933      ;
; -2.375 ; Controle:controle|Op        ; regC:regc|saidaC[9]          ; clk          ; clk         ; 0.500        ; 0.001      ; 2.908      ;
; -2.370 ; AntiLoop:antiloop|saidaA[3] ; regC:regc|saidaC[13]         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.401      ;
; -2.351 ; AntiLoop:antiloop|saidaA[3] ; AntiLoop:antiloop|saidaA[10] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.382      ;
; -2.351 ; regA:regb|saidaA[1]         ; regC:regc|saidaC[14]         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.384      ;
; -2.337 ; AntiLoop:antiloop|saidaA[0] ; AntiLoop:antiloop|saidaA[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.368      ;
; -2.337 ; AntiLoop:antiloop|saidaA[0] ; regC:regc|saidaC[15]         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.368      ;
; -2.336 ; regA:regb|saidaA[2]         ; regC:regc|saidaC[14]         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.369      ;
; -2.336 ; AntiLoop:antiloop|saidaA[0] ; AntiLoop:antiloop|saidaA[13] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.367      ;
; -2.332 ; AntiLoop:antiloop|saidaA[0] ; AntiLoop:antiloop|saidaA[14] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.363      ;
; -2.332 ; AntiLoop:antiloop|saidaA[1] ; AntiLoop:antiloop|saidaA[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.363      ;
; -2.332 ; AntiLoop:antiloop|saidaA[1] ; regC:regc|saidaC[15]         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.363      ;
; -2.331 ; AntiLoop:antiloop|saidaA[0] ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.362      ;
; -2.331 ; AntiLoop:antiloop|saidaA[1] ; AntiLoop:antiloop|saidaA[13] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.362      ;
; -2.327 ; AntiLoop:antiloop|saidaA[1] ; AntiLoop:antiloop|saidaA[14] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.358      ;
; -2.326 ; regA:regb|saidaA[1]         ; regC:regc|saidaC[12]         ; clk          ; clk         ; 1.000        ; 0.002      ; 3.360      ;
; -2.326 ; AntiLoop:antiloop|saidaA[1] ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.357      ;
; -2.325 ; AntiLoop:antiloop|saidaA[3] ; AntiLoop:antiloop|saidaA[9]  ; clk          ; clk         ; 1.000        ; -0.001     ; 3.356      ;
; -2.324 ; regA:regb|saidaA[1]         ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.358      ;
; -2.321 ; AntiLoop:antiloop|saidaA[2] ; regC:regc|saidaC[14]         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.352      ;
; -2.318 ; regA:regb|saidaA[0]         ; AntiLoop:antiloop|saidaA[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.351      ;
; -2.318 ; regA:regb|saidaA[0]         ; regC:regc|saidaC[15]         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.351      ;
; -2.317 ; regA:regb|saidaA[0]         ; AntiLoop:antiloop|saidaA[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.350      ;
; -2.314 ; AntiLoop:antiloop|saidaA[3] ; regC:regc|saidaC[11]         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.345      ;
; -2.314 ; Controle:controle|Op        ; regC:regc|saidaC[8]          ; clk          ; clk         ; 0.500        ; 0.001      ; 2.847      ;
; -2.313 ; regA:regb|saidaA[0]         ; AntiLoop:antiloop|saidaA[14] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.346      ;
; -2.312 ; regA:regb|saidaA[0]         ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.345      ;
; -2.311 ; regA:regb|saidaA[2]         ; regC:regc|saidaC[12]         ; clk          ; clk         ; 1.000        ; 0.002      ; 3.345      ;
; -2.309 ; regA:regb|saidaA[2]         ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.343      ;
; -2.296 ; AntiLoop:antiloop|saidaA[2] ; regC:regc|saidaC[12]         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.328      ;
; -2.294 ; AntiLoop:antiloop|saidaA[2] ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.326      ;
; -2.281 ; AntiLoop:antiloop|saidaA[3] ; AntiLoop:antiloop|saidaA[8]  ; clk          ; clk         ; 1.000        ; -0.001     ; 3.312      ;
; -2.222 ; AntiLoop:antiloop|saidaA[0] ; regC:regc|saidaC[13]         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.253      ;
; -2.218 ; regA:rega|saidaA[2]         ; regC:regc|saidaC[14]         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.251      ;
; -2.217 ; AntiLoop:antiloop|saidaA[1] ; regC:regc|saidaC[13]         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.248      ;
; -2.203 ; AntiLoop:antiloop|saidaA[0] ; AntiLoop:antiloop|saidaA[10] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.234      ;
; -2.203 ; regA:regb|saidaA[0]         ; regC:regc|saidaC[13]         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.236      ;
; -2.198 ; AntiLoop:antiloop|saidaA[1] ; AntiLoop:antiloop|saidaA[10] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.229      ;
; -2.197 ; regA:regb|saidaA[1]         ; AntiLoop:antiloop|saidaA[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.230      ;
; -2.197 ; regA:regb|saidaA[1]         ; regC:regc|saidaC[15]         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.230      ;
; -2.196 ; regA:regb|saidaA[1]         ; AntiLoop:antiloop|saidaA[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.229      ;
; -2.193 ; regA:rega|saidaA[2]         ; regC:regc|saidaC[12]         ; clk          ; clk         ; 1.000        ; 0.002      ; 3.227      ;
; -2.192 ; regA:regb|saidaA[1]         ; AntiLoop:antiloop|saidaA[14] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.225      ;
; -2.191 ; regA:rega|saidaA[2]         ; AntiLoop:antiloop|saidaA[12] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.225      ;
; -2.191 ; regA:regb|saidaA[1]         ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.224      ;
; -2.188 ; AntiLoop:antiloop|saidaA[3] ; regC:regc|saidaC[10]         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.219      ;
; -2.184 ; regA:regb|saidaA[0]         ; AntiLoop:antiloop|saidaA[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.217      ;
; -2.182 ; regA:regb|saidaA[2]         ; AntiLoop:antiloop|saidaA[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.215      ;
; -2.182 ; regA:regb|saidaA[2]         ; regC:regc|saidaC[15]         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.215      ;
; -2.181 ; regA:regb|saidaA[2]         ; AntiLoop:antiloop|saidaA[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.214      ;
; -2.177 ; regA:regb|saidaA[2]         ; AntiLoop:antiloop|saidaA[14] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.210      ;
; -2.177 ; AntiLoop:antiloop|saidaA[0] ; AntiLoop:antiloop|saidaA[9]  ; clk          ; clk         ; 1.000        ; -0.001     ; 3.208      ;
; -2.176 ; regA:regb|saidaA[2]         ; AntiLoop:antiloop|saidaA[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.209      ;
; -2.172 ; AntiLoop:antiloop|saidaA[1] ; AntiLoop:antiloop|saidaA[9]  ; clk          ; clk         ; 1.000        ; -0.001     ; 3.203      ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Controle:controle|multp       ; Controle:controle|multp       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|EnA         ; Controle:controle|EnA         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|EnB         ; Controle:controle|EnB         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|EnC         ; Controle:controle|EnC         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; Controle:controle|state.s5    ; Controle:controle|Endereco[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.254 ; Controle:controle|state.s4    ; Controle:controle|Endereco[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.256 ; Controle:controle|state.s4    ; Controle:controle|Endereco[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.290 ; AntiLoop:antiloop|saidaA[2]   ; regC:regc|saidaC[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.442      ;
; 0.326 ; AntiLoop:antiloop|saidaA[6]   ; regC:regc|saidaC[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.329 ; AntiLoop:antiloop|saidaA[4]   ; regC:regc|saidaC[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.332 ; AntiLoop:antiloop|saidaA[10]  ; regC:regc|saidaC[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.336 ; AntiLoop:antiloop|saidaA[8]   ; regC:regc|saidaC[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.338 ; AntiLoop:antiloop|saidaA[11]  ; regC:regc|saidaC[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.358 ; AntiLoop:antiloop|saidaA[3]   ; regC:regc|saidaC[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Controle:controle|contador[0] ; Controle:controle|contador[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Controle:controle|state.s5    ; Controle:controle|state.s1    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; Controle:controle|contador[1] ; Controle:controle|contador[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; Controle:controle|contador[2] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; Controle:controle|state.s3    ; Controle:controle|Endereco[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; Controle:controle|state.s3    ; Controle:controle|state.s4    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Controle:controle|contador[4] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Controle:controle|contador[7] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Controle:controle|state.s2    ; Controle:controle|Endereco[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; Controle:controle|state.s1    ; Controle:controle|state.s2    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; Controle:controle|state.s2    ; Controle:controle|state.s3    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.375 ; AntiLoop:antiloop|saidaA[14]  ; regC:regc|saidaC[14]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; Controle:controle|contador[3] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; AntiLoop:antiloop|saidaA[12]  ; regC:regc|saidaC[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Controle:controle|contador[5] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Controle:controle|contador[6] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; Controle:controle|state.s4    ; Controle:controle|state.s5    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.391 ; AntiLoop:antiloop|saidaA[1]   ; regC:regc|saidaC[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.543      ;
; 0.408 ; AntiLoop:antiloop|saidaA[5]   ; regC:regc|saidaC[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.560      ;
; 0.420 ; AntiLoop:antiloop|saidaA[9]   ; regC:regc|saidaC[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.572      ;
; 0.441 ; AntiLoop:antiloop|saidaA[0]   ; regC:regc|saidaC[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.593      ;
; 0.462 ; AntiLoop:antiloop|saidaA[13]  ; regC:regc|saidaC[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.614      ;
; 0.497 ; Controle:controle|contador[0] ; Controle:controle|contador[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.501 ; Controle:controle|contador[1] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.504 ; Controle:controle|contador[2] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.656      ;
; 0.506 ; Controle:controle|contador[4] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.517 ; Controle:controle|contador[3] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; AntiLoop:antiloop|saidaA[7]   ; regC:regc|saidaC[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; Controle:controle|contador[6] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; Controle:controle|contador[5] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.532 ; Controle:controle|contador[0] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.536 ; Controle:controle|contador[1] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.539 ; Controle:controle|contador[2] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.541 ; Controle:controle|contador[4] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.552 ; Controle:controle|contador[3] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; Controle:controle|contador[5] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; AntiLoop:antiloop|saidaA[14]  ; AntiLoop:antiloop|saidaA[14]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.566 ; Controle:controle|multp       ; Controle:controle|contador[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; Controle:controle|multp       ; Controle:controle|contador[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; Controle:controle|multp       ; Controle:controle|contador[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; Controle:controle|multp       ; Controle:controle|contador[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; Controle:controle|multp       ; Controle:controle|contador[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; Controle:controle|multp       ; Controle:controle|contador[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; Controle:controle|multp       ; Controle:controle|contador[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; Controle:controle|multp       ; Controle:controle|contador[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; Controle:controle|contador[0] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.571 ; Controle:controle|contador[1] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.723      ;
; 0.574 ; Controle:controle|contador[2] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.576 ; Controle:controle|contador[4] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.728      ;
; 0.587 ; Controle:controle|contador[3] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.602 ; AntiLoop:antiloop|saidaA[15]  ; AntiLoop:antiloop|saidaA[15]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; AntiLoop:antiloop|saidaA[15]  ; regC:regc|saidaC[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; Controle:controle|contador[0] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.754      ;
; 0.606 ; Controle:controle|contador[1] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.758      ;
; 0.609 ; Controle:controle|contador[2] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.621 ; Controle:controle|state.s4    ; Controle:controle|SEL         ; clk          ; clk         ; 0.000        ; 0.007      ; 0.780      ;
; 0.622 ; Controle:controle|contador[3] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.774      ;
; 0.624 ; regA:rega|saidaA[7]           ; regC:regc|saidaC[7]           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.775      ;
; 0.637 ; Controle:controle|contador[0] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.641 ; Controle:controle|contador[1] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.644 ; Controle:controle|contador[2] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.645 ; Controle:controle|multp       ; Controle:controle|EnB         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.672 ; Controle:controle|contador[0] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.824      ;
; 0.675 ; AntiLoop:antiloop|saidaA[13]  ; AntiLoop:antiloop|saidaA[15]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.827      ;
; 0.675 ; AntiLoop:antiloop|saidaA[14]  ; AntiLoop:antiloop|saidaA[15]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.827      ;
; 0.676 ; Controle:controle|contador[1] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.828      ;
; 0.681 ; AntiLoop:antiloop|saidaA[13]  ; AntiLoop:antiloop|saidaA[14]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.833      ;
; 0.682 ; AntiLoop:antiloop|saidaA[13]  ; AntiLoop:antiloop|saidaA[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.692 ; Controle:controle|state.s1    ; Controle:controle|Op          ; clk          ; clk         ; 0.000        ; 0.007      ; 0.851      ;
; 0.707 ; Controle:controle|contador[0] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.859      ;
; 0.712 ; Controle:controle|SEL         ; Controle:controle|multp       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.865      ;
; 0.719 ; regA:rega|saidaA[0]           ; regC:regc|saidaC[0]           ; clk          ; clk         ; 0.000        ; 0.002      ; 0.873      ;
; 0.722 ; regA:rega|saidaA[0]           ; AntiLoop:antiloop|saidaA[0]   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.876      ;
; 0.723 ; Controle:controle|multp       ; Controle:controle|EnA         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.729 ; regA:rega|saidaA[5]           ; regC:regc|saidaC[5]           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.880      ;
; 0.745 ; regA:rega|saidaA[6]           ; regC:regc|saidaC[6]           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.896      ;
; 0.745 ; regA:regb|saidaA[7]           ; regC:regc|saidaC[7]           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.896      ;
; 0.748 ; Controle:controle|EnB         ; regA:regb|FimA                ; clk          ; clk         ; -0.500       ; 0.000      ; 0.400      ;
; 0.751 ; Controle:controle|EnC         ; regC:regc|FimC                ; clk          ; clk         ; -0.500       ; 0.000      ; 0.403      ;
; 0.753 ; regA:rega|saidaA[6]           ; regC:regc|saidaC[7]           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.904      ;
; 0.763 ; Controle:controle|multp       ; Controle:controle|EnC         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.765 ; regA:rega|FimA                ; Controle:controle|EnA         ; clk          ; clk         ; -0.500       ; 0.000      ; 0.417      ;
; 0.765 ; regA:rega|FimA                ; Controle:controle|EnB         ; clk          ; clk         ; -0.500       ; 0.000      ; 0.417      ;
; 0.787 ; AntiLoop:antiloop|saidaA[9]   ; AntiLoop:antiloop|saidaA[9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.939      ;
; 0.788 ; regA:rega|saidaA[7]           ; AntiLoop:antiloop|saidaA[7]   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.939      ;
; 0.794 ; AntiLoop:antiloop|saidaA[10]  ; AntiLoop:antiloop|saidaA[10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.946      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[0]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[0]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[10]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[10]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[11]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[11]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[12]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[12]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[13]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[13]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[14]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[14]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[15]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[15]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[1]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[1]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[2]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[2]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[3]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[3]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[4]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[4]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[5]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[5]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[6]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[6]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[7]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[7]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[8]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[8]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[9]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoop:antiloop|saidaA[9]                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[3]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[3]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SEL                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SEL                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[4]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[4]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[5]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[5]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[6]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[6]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[7]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[7]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|multp                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|multp                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|state.s1                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|state.s1                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|state.s2                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|state.s2                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|state.s3                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|state.s3                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|state.s4                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|state.s4                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|state.s5                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|state.s5                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; regA:rega|FimA                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; regA:rega|FimA                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; regA:rega|saidaA[0]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; regA:rega|saidaA[0]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; regA:rega|saidaA[1]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; regA:rega|saidaA[1]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; regA:rega|saidaA[2]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; regA:rega|saidaA[2]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; regA:rega|saidaA[3]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; regA:rega|saidaA[3]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; regA:rega|saidaA[4]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; regA:rega|saidaA[4]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; regA:rega|saidaA[5]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; regA:rega|saidaA[5]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; regA:rega|saidaA[6]                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saida[*]   ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
;  saida[0]  ; clk        ; 3.784 ; 3.784 ; Rise       ; clk             ;
;  saida[1]  ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  saida[2]  ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  saida[3]  ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
;  saida[4]  ; clk        ; 3.775 ; 3.775 ; Rise       ; clk             ;
;  saida[5]  ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
;  saida[6]  ; clk        ; 3.798 ; 3.798 ; Rise       ; clk             ;
;  saida[7]  ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
;  saida[8]  ; clk        ; 3.699 ; 3.699 ; Rise       ; clk             ;
;  saida[9]  ; clk        ; 3.823 ; 3.823 ; Rise       ; clk             ;
;  saida[10] ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  saida[11] ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  saida[12] ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  saida[13] ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
;  saida[14] ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
;  saida[15] ; clk        ; 3.821 ; 3.821 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saida[*]   ; clk        ; 3.699 ; 3.699 ; Rise       ; clk             ;
;  saida[0]  ; clk        ; 3.784 ; 3.784 ; Rise       ; clk             ;
;  saida[1]  ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  saida[2]  ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  saida[3]  ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
;  saida[4]  ; clk        ; 3.775 ; 3.775 ; Rise       ; clk             ;
;  saida[5]  ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
;  saida[6]  ; clk        ; 3.798 ; 3.798 ; Rise       ; clk             ;
;  saida[7]  ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
;  saida[8]  ; clk        ; 3.699 ; 3.699 ; Rise       ; clk             ;
;  saida[9]  ; clk        ; 3.823 ; 3.823 ; Rise       ; clk             ;
;  saida[10] ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  saida[11] ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  saida[12] ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  saida[13] ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
;  saida[14] ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
;  saida[15] ; clk        ; 3.821 ; 3.821 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.004   ; 0.215 ; N/A      ; N/A     ; -1.814              ;
;  clk             ; -9.004   ; 0.215 ; N/A      ; N/A     ; -1.814              ;
; Design-wide TNS  ; -333.457 ; 0.0   ; 0.0      ; 0.0     ; -105.349            ;
;  clk             ; -333.457 ; 0.000 ; N/A      ; N/A     ; -105.349            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saida[*]   ; clk        ; 7.380 ; 7.380 ; Rise       ; clk             ;
;  saida[0]  ; clk        ; 6.910 ; 6.910 ; Rise       ; clk             ;
;  saida[1]  ; clk        ; 6.917 ; 6.917 ; Rise       ; clk             ;
;  saida[2]  ; clk        ; 6.919 ; 6.919 ; Rise       ; clk             ;
;  saida[3]  ; clk        ; 6.897 ; 6.897 ; Rise       ; clk             ;
;  saida[4]  ; clk        ; 6.902 ; 6.902 ; Rise       ; clk             ;
;  saida[5]  ; clk        ; 7.232 ; 7.232 ; Rise       ; clk             ;
;  saida[6]  ; clk        ; 6.933 ; 6.933 ; Rise       ; clk             ;
;  saida[7]  ; clk        ; 6.931 ; 6.931 ; Rise       ; clk             ;
;  saida[8]  ; clk        ; 6.813 ; 6.813 ; Rise       ; clk             ;
;  saida[9]  ; clk        ; 6.961 ; 6.961 ; Rise       ; clk             ;
;  saida[10] ; clk        ; 7.380 ; 7.380 ; Rise       ; clk             ;
;  saida[11] ; clk        ; 6.840 ; 6.840 ; Rise       ; clk             ;
;  saida[12] ; clk        ; 7.071 ; 7.071 ; Rise       ; clk             ;
;  saida[13] ; clk        ; 6.979 ; 6.979 ; Rise       ; clk             ;
;  saida[14] ; clk        ; 6.810 ; 6.810 ; Rise       ; clk             ;
;  saida[15] ; clk        ; 6.957 ; 6.957 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saida[*]   ; clk        ; 3.699 ; 3.699 ; Rise       ; clk             ;
;  saida[0]  ; clk        ; 3.784 ; 3.784 ; Rise       ; clk             ;
;  saida[1]  ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  saida[2]  ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  saida[3]  ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
;  saida[4]  ; clk        ; 3.775 ; 3.775 ; Rise       ; clk             ;
;  saida[5]  ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
;  saida[6]  ; clk        ; 3.798 ; 3.798 ; Rise       ; clk             ;
;  saida[7]  ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
;  saida[8]  ; clk        ; 3.699 ; 3.699 ; Rise       ; clk             ;
;  saida[9]  ; clk        ; 3.823 ; 3.823 ; Rise       ; clk             ;
;  saida[10] ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  saida[11] ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  saida[12] ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  saida[13] ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
;  saida[14] ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
;  saida[15] ; clk        ; 3.821 ; 3.821 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2110     ; 1525     ; 145      ; 129      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2110     ; 1525     ; 145      ; 129      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Jul 01 14:36:56 2018
Info: Command: quartus_sta SISTEMA_FINAL -c SISTEMA_FINAL
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SISTEMA_FINAL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.004
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.004      -333.457 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.814
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.814      -105.349 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.961
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.961      -108.281 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -85.764 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4562 megabytes
    Info: Processing ended: Sun Jul 01 14:36:57 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


