TimeQuest Timing Analyzer report for filter_fsm
Wed Dec 11 15:30:39 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'stream_codec:inst3|bclk_sig'
 12. Slow Model Setup: 'clk_div:inst1|divided_clk'
 13. Slow Model Setup: 'stream_codec:inst3|mclk_sig'
 14. Slow Model Setup: 'CLK'
 15. Slow Model Setup: 'clk_div_VGA:inst6|divided_clk'
 16. Slow Model Setup: 'USB_CLK'
 17. Slow Model Hold: 'CLK'
 18. Slow Model Hold: 'stream_codec:inst3|mclk_sig'
 19. Slow Model Hold: 'USB_CLK'
 20. Slow Model Hold: 'clk_div:inst1|divided_clk'
 21. Slow Model Hold: 'stream_codec:inst3|bclk_sig'
 22. Slow Model Hold: 'clk_div_VGA:inst6|divided_clk'
 23. Slow Model Minimum Pulse Width: 'CLK'
 24. Slow Model Minimum Pulse Width: 'USB_CLK'
 25. Slow Model Minimum Pulse Width: 'stream_codec:inst3|bclk_sig'
 26. Slow Model Minimum Pulse Width: 'clk_div:inst1|divided_clk'
 27. Slow Model Minimum Pulse Width: 'clk_div_VGA:inst6|divided_clk'
 28. Slow Model Minimum Pulse Width: 'stream_codec:inst3|mclk_sig'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. Output Enable Times
 36. Minimum Output Enable Times
 37. Output Disable Times
 38. Minimum Output Disable Times
 39. Fast Model Setup Summary
 40. Fast Model Hold Summary
 41. Fast Model Recovery Summary
 42. Fast Model Removal Summary
 43. Fast Model Minimum Pulse Width Summary
 44. Fast Model Setup: 'stream_codec:inst3|bclk_sig'
 45. Fast Model Setup: 'clk_div:inst1|divided_clk'
 46. Fast Model Setup: 'CLK'
 47. Fast Model Setup: 'stream_codec:inst3|mclk_sig'
 48. Fast Model Setup: 'clk_div_VGA:inst6|divided_clk'
 49. Fast Model Setup: 'USB_CLK'
 50. Fast Model Hold: 'CLK'
 51. Fast Model Hold: 'stream_codec:inst3|mclk_sig'
 52. Fast Model Hold: 'USB_CLK'
 53. Fast Model Hold: 'stream_codec:inst3|bclk_sig'
 54. Fast Model Hold: 'clk_div:inst1|divided_clk'
 55. Fast Model Hold: 'clk_div_VGA:inst6|divided_clk'
 56. Fast Model Minimum Pulse Width: 'CLK'
 57. Fast Model Minimum Pulse Width: 'USB_CLK'
 58. Fast Model Minimum Pulse Width: 'stream_codec:inst3|bclk_sig'
 59. Fast Model Minimum Pulse Width: 'clk_div:inst1|divided_clk'
 60. Fast Model Minimum Pulse Width: 'clk_div_VGA:inst6|divided_clk'
 61. Fast Model Minimum Pulse Width: 'stream_codec:inst3|mclk_sig'
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Propagation Delay
 67. Minimum Propagation Delay
 68. Output Enable Times
 69. Minimum Output Enable Times
 70. Output Disable Times
 71. Minimum Output Disable Times
 72. Multicorner Timing Analysis Summary
 73. Setup Times
 74. Hold Times
 75. Clock to Output Times
 76. Minimum Clock to Output Times
 77. Progagation Delay
 78. Minimum Progagation Delay
 79. Setup Transfers
 80. Hold Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; filter_fsm                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; CLK                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                           ;
; clk_div:inst1|divided_clk     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst1|divided_clk }     ;
; clk_div_VGA:inst6|divided_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div_VGA:inst6|divided_clk } ;
; stream_codec:inst3|bclk_sig   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { stream_codec:inst3|bclk_sig }   ;
; stream_codec:inst3|mclk_sig   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { stream_codec:inst3|mclk_sig }   ;
; USB_CLK                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { USB_CLK }                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+---------------------------------------------------------------------+
; Slow Model Fmax Summary                                             ;
+------------+-----------------+-------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note ;
+------------+-----------------+-------------------------------+------+
; 67.34 MHz  ; 67.34 MHz       ; stream_codec:inst3|bclk_sig   ;      ;
; 304.51 MHz ; 304.51 MHz      ; clk_div:inst1|divided_clk     ;      ;
; 307.88 MHz ; 307.88 MHz      ; stream_codec:inst3|mclk_sig   ;      ;
; 312.4 MHz  ; 312.4 MHz       ; CLK                           ;      ;
; 342.7 MHz  ; 342.7 MHz       ; clk_div_VGA:inst6|divided_clk ;      ;
+------------+-----------------+-------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+-------------------------------+---------+---------------+
; Clock                         ; Slack   ; End Point TNS ;
+-------------------------------+---------+---------------+
; stream_codec:inst3|bclk_sig   ; -13.850 ; -803.936      ;
; clk_div:inst1|divided_clk     ; -2.284  ; -37.544       ;
; stream_codec:inst3|mclk_sig   ; -2.248  ; -27.292       ;
; CLK                           ; -2.201  ; -15.720       ;
; clk_div_VGA:inst6|divided_clk ; -1.918  ; -24.935       ;
; USB_CLK                       ; 2.473   ; 0.000         ;
+-------------------------------+---------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLK                           ; -2.699 ; -5.382        ;
; stream_codec:inst3|mclk_sig   ; -2.368 ; -2.368        ;
; USB_CLK                       ; -2.221 ; -2.221        ;
; clk_div:inst1|divided_clk     ; 0.445  ; 0.000         ;
; stream_codec:inst3|bclk_sig   ; 0.445  ; 0.000         ;
; clk_div_VGA:inst6|divided_clk ; 0.972  ; 0.000         ;
+-------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLK                           ; -1.631 ; -16.295       ;
; USB_CLK                       ; -1.631 ; -2.853        ;
; stream_codec:inst3|bclk_sig   ; -0.611 ; -338.494      ;
; clk_div:inst1|divided_clk     ; -0.611 ; -32.994       ;
; clk_div_VGA:inst6|divided_clk ; -0.611 ; -25.662       ;
; stream_codec:inst3|mclk_sig   ; -0.611 ; -25.662       ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'stream_codec:inst3|bclk_sig'                                                                                                                               ;
+---------+--------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                       ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -13.850 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.895     ;
; -13.825 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.870     ;
; -13.782 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.827     ;
; -13.769 ; stream_codec:inst3|left_out[2] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.814     ;
; -13.757 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.802     ;
; -13.701 ; stream_codec:inst3|left_out[2] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.746     ;
; -13.671 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.005      ; 14.714     ;
; -13.646 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.005      ; 14.689     ;
; -13.619 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.664     ;
; -13.594 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.639     ;
; -13.590 ; stream_codec:inst3|left_out[2] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.005      ; 14.633     ;
; -13.583 ; stream_codec:inst3|left_out[0] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.628     ;
; -13.552 ; filter_fsm:inst|x_left[0][-11] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.596     ;
; -13.551 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.596     ;
; -13.538 ; stream_codec:inst3|left_out[2] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.583     ;
; -13.537 ; stream_codec:inst3|left_out[4] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.589     ;
; -13.526 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.571     ;
; -13.515 ; stream_codec:inst3|left_out[0] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.560     ;
; -13.510 ; filter_fsm:inst|x_left[0][-10] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.554     ;
; -13.490 ; stream_codec:inst3|left_out[5] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.542     ;
; -13.484 ; filter_fsm:inst|x_left[0][-11] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.528     ;
; -13.470 ; stream_codec:inst3|left_out[2] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.515     ;
; -13.469 ; stream_codec:inst3|left_out[4] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.521     ;
; -13.466 ; filter_fsm:inst|x_left[0][-9]  ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.510     ;
; -13.454 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.499     ;
; -13.442 ; filter_fsm:inst|x_left[0][-10] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.486     ;
; -13.429 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.474     ;
; -13.422 ; stream_codec:inst3|left_out[5] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.474     ;
; -13.412 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.457     ;
; -13.404 ; stream_codec:inst3|left_out[0] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.005      ; 14.447     ;
; -13.398 ; filter_fsm:inst|x_left[0][-9]  ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.442     ;
; -13.387 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.432     ;
; -13.373 ; filter_fsm:inst|x_left[0][-11] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.004      ; 14.415     ;
; -13.373 ; stream_codec:inst3|left_out[2] ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.418     ;
; -13.358 ; stream_codec:inst3|left_out[4] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.012      ; 14.408     ;
; -13.352 ; stream_codec:inst3|left_out[0] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.397     ;
; -13.331 ; stream_codec:inst3|left_out[2] ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.376     ;
; -13.331 ; filter_fsm:inst|x_left[0][-10] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.004      ; 14.373     ;
; -13.323 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][-3] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.368     ;
; -13.321 ; filter_fsm:inst|x_left[0][-11] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.365     ;
; -13.311 ; filter_fsm:inst|x_left[0][-12] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.355     ;
; -13.311 ; stream_codec:inst3|left_out[5] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.012      ; 14.361     ;
; -13.306 ; stream_codec:inst3|left_out[4] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.358     ;
; -13.298 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][-3] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.343     ;
; -13.288 ; stream_codec:inst3|left_out[7] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.340     ;
; -13.287 ; filter_fsm:inst|x_left[0][-9]  ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.004      ; 14.329     ;
; -13.284 ; stream_codec:inst3|left_out[0] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.329     ;
; -13.279 ; filter_fsm:inst|x_left[0][-10] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.323     ;
; -13.259 ; stream_codec:inst3|left_out[5] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.311     ;
; -13.253 ; filter_fsm:inst|x_left[0][-11] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.297     ;
; -13.243 ; filter_fsm:inst|x_left[0][-12] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.287     ;
; -13.242 ; stream_codec:inst3|left_out[2] ; filter_fsm:inst|y_left[0][-3] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.287     ;
; -13.238 ; stream_codec:inst3|left_out[4] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.290     ;
; -13.235 ; filter_fsm:inst|x_left[0][-5]  ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.009      ; 14.282     ;
; -13.235 ; filter_fsm:inst|x_left[0][-9]  ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.279     ;
; -13.220 ; stream_codec:inst3|left_out[7] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.272     ;
; -13.211 ; filter_fsm:inst|x_left[0][-10] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.255     ;
; -13.209 ; filter_fsm:inst|x_left[0][-7]  ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.009      ; 14.256     ;
; -13.191 ; stream_codec:inst3|left_out[5] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.243     ;
; -13.187 ; stream_codec:inst3|left_out[0] ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.232     ;
; -13.167 ; filter_fsm:inst|x_left[0][-5]  ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.009      ; 14.214     ;
; -13.167 ; filter_fsm:inst|x_left[0][-9]  ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.211     ;
; -13.156 ; filter_fsm:inst|x_left[0][-11] ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.200     ;
; -13.145 ; stream_codec:inst3|left_out[6] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.197     ;
; -13.145 ; stream_codec:inst3|left_out[0] ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.190     ;
; -13.141 ; stream_codec:inst3|left_out[4] ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.193     ;
; -13.141 ; filter_fsm:inst|x_left[0][-7]  ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.009      ; 14.188     ;
; -13.132 ; filter_fsm:inst|x_left[0][-12] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.004      ; 14.174     ;
; -13.118 ; filter_fsm:inst|x_left[0][-5]  ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.009      ; 14.165     ;
; -13.114 ; filter_fsm:inst|x_left[0][-11] ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.158     ;
; -13.114 ; filter_fsm:inst|x_left[0][-10] ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.158     ;
; -13.109 ; stream_codec:inst3|left_out[7] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.012      ; 14.159     ;
; -13.099 ; stream_codec:inst3|left_out[4] ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.151     ;
; -13.094 ; stream_codec:inst3|left_out[5] ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.146     ;
; -13.089 ; filter_fsm:inst|x_left[0][-7]  ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.009      ; 14.136     ;
; -13.080 ; filter_fsm:inst|x_left[0][-12] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.124     ;
; -13.077 ; stream_codec:inst3|left_out[6] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.129     ;
; -13.072 ; filter_fsm:inst|x_left[0][-10] ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.116     ;
; -13.070 ; filter_fsm:inst|x_left[0][-9]  ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.114     ;
; -13.057 ; stream_codec:inst3|left_out[7] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.109     ;
; -13.056 ; filter_fsm:inst|x_left[0][-5]  ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.101     ;
; -13.056 ; stream_codec:inst3|left_out[0] ; filter_fsm:inst|y_left[0][-3] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.101     ;
; -13.052 ; stream_codec:inst3|left_out[5] ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.104     ;
; -13.040 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][-5] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.003      ; 14.081     ;
; -13.033 ; filter_fsm:inst|x_left[0][-5]  ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.009      ; 14.080     ;
; -13.030 ; filter_fsm:inst|x_left[0][-7]  ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.075     ;
; -13.028 ; filter_fsm:inst|x_left[0][-9]  ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.072     ;
; -13.025 ; filter_fsm:inst|x_left[0][-11] ; filter_fsm:inst|y_left[0][-3] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.069     ;
; -13.021 ; filter_fsm:inst|x_left[0][-8]  ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.009      ; 14.068     ;
; -13.015 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][-5] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.003      ; 14.056     ;
; -13.013 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][-9] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.058     ;
; -13.012 ; filter_fsm:inst|x_left[0][-12] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.056     ;
; -13.011 ; filter_fsm:inst|x_left[0][-8]  ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.009      ; 14.058     ;
; -13.010 ; stream_codec:inst3|left_out[4] ; filter_fsm:inst|y_left[0][-3] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.062     ;
; -13.004 ; filter_fsm:inst|x_left[0][-7]  ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.009      ; 14.051     ;
; -12.999 ; filter_fsm:inst|x_left[0][-6]  ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.009      ; 14.046     ;
; -12.989 ; stream_codec:inst3|left_out[7] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.014      ; 14.041     ;
; -12.988 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][-9] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 14.033     ;
; -12.985 ; filter_fsm:inst|x_left[0][-4]  ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.009      ; 14.032     ;
; -12.983 ; filter_fsm:inst|x_left[0][-10] ; filter_fsm:inst|y_left[0][-3] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 14.027     ;
+---------+--------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:inst1|divided_clk'                                                                                                                          ;
+--------+-------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -2.284 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|bit_count[0] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.002     ; 3.320      ;
; -2.284 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|bit_count[1] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.002     ; 3.320      ;
; -2.284 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|bit_count[2] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.002     ; 3.320      ;
; -2.264 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|bit_count[0] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 3.308      ;
; -2.264 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|bit_count[1] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 3.308      ;
; -2.264 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|bit_count[2] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 3.308      ;
; -2.244 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|bit_count[0] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 3.288      ;
; -2.244 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|bit_count[1] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 3.288      ;
; -2.244 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|bit_count[2] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 3.288      ;
; -2.241 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|sreg[1]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 3.271      ;
; -2.241 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|sreg[3]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 3.271      ;
; -2.241 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|sreg[4]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 3.271      ;
; -2.241 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|sreg[6]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 3.271      ;
; -2.241 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|sreg[7]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 3.271      ;
; -2.199 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|bit_count[0] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 3.243      ;
; -2.199 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|bit_count[1] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 3.243      ;
; -2.199 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|bit_count[2] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 3.243      ;
; -2.199 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|sreg[1]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 3.229      ;
; -2.199 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|sreg[3]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 3.229      ;
; -2.199 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|sreg[4]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 3.229      ;
; -2.199 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|sreg[6]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 3.229      ;
; -2.199 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|sreg[7]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 3.229      ;
; -2.127 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|bit_count[0] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.002     ; 3.163      ;
; -2.127 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|bit_count[1] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.002     ; 3.163      ;
; -2.127 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|bit_count[2] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.002     ; 3.163      ;
; -2.092 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|bit_count[0] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.002     ; 3.128      ;
; -2.092 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|bit_count[1] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.002     ; 3.128      ;
; -2.092 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|bit_count[2] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.002     ; 3.128      ;
; -2.069 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|sreg[1]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 3.099      ;
; -2.069 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|sreg[3]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 3.099      ;
; -2.069 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|sreg[4]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 3.099      ;
; -2.069 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|sreg[6]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 3.099      ;
; -2.069 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|sreg[7]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 3.099      ;
; -2.036 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[1]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 3.074      ;
; -2.036 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[3]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 3.074      ;
; -2.036 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[4]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 3.074      ;
; -2.036 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[6]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 3.074      ;
; -2.036 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[7]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 3.074      ;
; -2.006 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|bit_count[0] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 3.050      ;
; -2.006 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|bit_count[1] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 3.050      ;
; -2.006 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|bit_count[2] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 3.050      ;
; -1.962 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|sreg[1]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 2.992      ;
; -1.962 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|sreg[3]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 2.992      ;
; -1.962 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|sreg[4]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 2.992      ;
; -1.962 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|sreg[6]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 2.992      ;
; -1.962 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|sreg[7]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.008     ; 2.992      ;
; -1.936 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|bit_count[0] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.002     ; 2.972      ;
; -1.936 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|bit_count[1] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.002     ; 2.972      ;
; -1.936 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|bit_count[2] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.002     ; 2.972      ;
; -1.890 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[1]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.928      ;
; -1.890 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[3]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.928      ;
; -1.890 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[4]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.928      ;
; -1.890 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[6]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.928      ;
; -1.890 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[7]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.928      ;
; -1.886 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[0]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 2.926      ;
; -1.857 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|bit_count[0] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 2.901      ;
; -1.857 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|bit_count[1] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 2.901      ;
; -1.857 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|bit_count[2] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 2.901      ;
; -1.825 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|sreg[1]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.863      ;
; -1.825 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|sreg[3]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.863      ;
; -1.825 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|sreg[4]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.863      ;
; -1.825 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|sreg[6]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.863      ;
; -1.825 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|sreg[7]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.863      ;
; -1.812 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|bit_count[0] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 2.856      ;
; -1.812 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|bit_count[1] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 2.856      ;
; -1.812 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|bit_count[2] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.006      ; 2.856      ;
; -1.803 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[2]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 2.843      ;
; -1.801 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[5]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 2.841      ;
; -1.770 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[1]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.808      ;
; -1.770 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[3]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.808      ;
; -1.770 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[4]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.808      ;
; -1.770 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[6]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.808      ;
; -1.770 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[7]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.808      ;
; -1.753 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[0]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 2.793      ;
; -1.750 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|sreg[5]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.006     ; 2.782      ;
; -1.743 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|sreg[0]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.006     ; 2.775      ;
; -1.742 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|sreg[2]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.006     ; 2.774      ;
; -1.711 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[2]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 2.751      ;
; -1.709 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[5]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 2.749      ;
; -1.708 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|sreg[5]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.006     ; 2.740      ;
; -1.701 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|sreg[0]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.006     ; 2.733      ;
; -1.700 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|sreg[2]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.006     ; 2.732      ;
; -1.632 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[1]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.670      ;
; -1.632 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[3]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.670      ;
; -1.632 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[4]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.670      ;
; -1.632 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[6]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.670      ;
; -1.632 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[7]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.670      ;
; -1.603 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[0]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 2.643      ;
; -1.578 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|sreg[5]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.006     ; 2.610      ;
; -1.571 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|sreg[0]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.006     ; 2.603      ;
; -1.570 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|sreg[2]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; -0.006     ; 2.602      ;
; -1.555 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[2]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 2.595      ;
; -1.553 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[5]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 2.593      ;
; -1.490 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[2]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 2.530      ;
; -1.483 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[1]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.521      ;
; -1.483 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[3]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.521      ;
; -1.483 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[4]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.521      ;
; -1.483 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[6]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.521      ;
; -1.483 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[7]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 2.521      ;
; -1.476 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[5]      ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 2.516      ;
+--------+-------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'stream_codec:inst3|mclk_sig'                                                                                                                                                   ;
+--------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -2.248 ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 3.285      ;
; -2.180 ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 3.217      ;
; -2.157 ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 3.194      ;
; -1.975 ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 3.013      ;
; -1.972 ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 3.010      ;
; -1.955 ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 2.992      ;
; -1.954 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.992      ;
; -1.947 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 2.984      ;
; -1.910 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.948      ;
; -1.907 ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.945      ;
; -1.904 ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.942      ;
; -1.895 ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 2.932      ;
; -1.884 ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.922      ;
; -1.881 ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.919      ;
; -1.873 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.911      ;
; -1.869 ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 2.906      ;
; -1.844 ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 2.881      ;
; -1.829 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.867      ;
; -1.819 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.857      ;
; -1.813 ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 2.850      ;
; -1.775 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.813      ;
; -1.739 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.777      ;
; -1.714 ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 2.751      ;
; -1.709 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 2.746      ;
; -1.695 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.733      ;
; -1.682 ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.720      ;
; -1.679 ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.717      ;
; -1.659 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.697      ;
; -1.649 ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 2.686      ;
; -1.622 ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.660      ;
; -1.619 ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.657      ;
; -1.615 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.653      ;
; -1.610 ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.648      ;
; -1.596 ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.634      ;
; -1.593 ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.631      ;
; -1.579 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.617      ;
; -1.571 ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.609      ;
; -1.568 ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.606      ;
; -1.564 ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 2.601      ;
; -1.540 ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.578      ;
; -1.537 ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.575      ;
; -1.535 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.573      ;
; -1.529 ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.567      ;
; -1.499 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.537      ;
; -1.475 ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.513      ;
; -1.455 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.493      ;
; -1.395 ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.433      ;
; -1.384 ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.422      ;
; -1.376 ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.414      ;
; -1.373 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.411      ;
; -1.373 ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.411      ;
; -1.315 ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.353      ;
; -1.310 ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.348      ;
; -1.304 ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.342      ;
; -1.298 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.336      ;
; -1.291 ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.329      ;
; -1.288 ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.326      ;
; -1.275 ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.313      ;
; -1.245 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.283      ;
; -1.235 ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.001      ; 2.274      ;
; -1.235 ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.273      ;
; -1.230 ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.268      ;
; -1.224 ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.262      ;
; -1.201 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.239      ;
; -1.200 ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.001      ; 2.239      ;
; -1.195 ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.233      ;
; -1.190 ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.228      ;
; -1.165 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.203      ;
; -1.155 ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.193      ;
; -1.150 ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.188      ;
; -1.144 ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.182      ;
; -1.138 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.176      ;
; -1.121 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.159      ;
; -1.115 ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.153      ;
; -1.110 ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.148      ;
; -1.085 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.123      ;
; -1.083 ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.001      ; 2.122      ;
; -1.071 ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.109      ;
; -1.070 ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.108      ;
; -1.064 ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.102      ;
; -1.063 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.101      ;
; -1.058 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.096      ;
; -1.048 ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.086      ;
; -1.041 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.079      ;
; -1.035 ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.073      ;
; -1.030 ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.068      ;
; -1.013 ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.051      ;
; -0.991 ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.029      ;
; -0.990 ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.028      ;
; -0.983 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.021      ;
; -0.981 ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.019      ;
; -0.978 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 2.016      ;
; -0.955 ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.993      ;
; -0.950 ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.988      ;
; -0.943 ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.981      ;
; -0.939 ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.977      ;
; -0.935 ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.001      ; 1.974      ;
; -0.925 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.963      ;
; -0.911 ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.949      ;
; -0.903 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.941      ;
+--------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                       ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -2.201 ; clk_div:inst1|count[0]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 3.239      ;
; -2.129 ; clk_div:inst1|count[1]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 3.167      ;
; -2.084 ; clk_div:inst1|count[5]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 3.122      ;
; -2.049 ; clk_div:inst1|count[2]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 3.087      ;
; -1.967 ; clk_div:inst1|count[3]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 3.005      ;
; -1.927 ; clk_div:inst1|count[0]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.965      ;
; -1.911 ; clk_div:inst1|count[0]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.949      ;
; -1.889 ; clk_div:inst1|count[0]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 2.934      ;
; -1.889 ; clk_div:inst1|count[4]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.927      ;
; -1.855 ; clk_div:inst1|count[1]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.893      ;
; -1.839 ; clk_div:inst1|count[1]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.877      ;
; -1.835 ; clk_div:inst1|count[5]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.873      ;
; -1.834 ; clk_div:inst1|count[5]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.872      ;
; -1.806 ; clk_div:inst1|count[7]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.844      ;
; -1.798 ; clk_div:inst1|count[5]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 2.843      ;
; -1.796 ; clk_div:inst1|count[4]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.834      ;
; -1.795 ; clk_div:inst1|count[4]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.833      ;
; -1.794 ; clk_div:inst1|count[5]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.832      ;
; -1.775 ; clk_div:inst1|count[2]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.813      ;
; -1.774 ; clk_div:inst1|count[6]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.812      ;
; -1.759 ; clk_div:inst1|count[2]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.797      ;
; -1.759 ; clk_div:inst1|count[4]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 2.804      ;
; -1.753 ; clk_div:inst1|count[0]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.791      ;
; -1.732 ; clk_div:inst1|count[6]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.770      ;
; -1.702 ; clk_div:inst1|count[7]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.740      ;
; -1.693 ; clk_div:inst1|count[3]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.731      ;
; -1.681 ; clk_div:inst1|count[1]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.719      ;
; -1.677 ; clk_div:inst1|count[3]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.715      ;
; -1.672 ; clk_div:inst1|count[0]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.710      ;
; -1.639 ; clk_div:inst1|count[2]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.677      ;
; -1.603 ; clk_div:inst1|count[2]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 2.648      ;
; -1.600 ; clk_div:inst1|count[1]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.638      ;
; -1.599 ; clk_div:inst1|count[4]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.637      ;
; -1.563 ; clk_div:inst1|count[5]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.601      ;
; -1.545 ; clk_div:inst1|count[8]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.583      ;
; -1.527 ; clk_div:inst1|count[5]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.565      ;
; -1.524 ; clk_div:inst1|count[4]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.562      ;
; -1.520 ; clk_div:inst1|count[2]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.558      ;
; -1.519 ; clk_div:inst1|count[3]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.557      ;
; -1.488 ; clk_div:inst1|count[4]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.526      ;
; -1.473 ; clk_div:inst1|count[8]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.511      ;
; -1.461 ; clk_div:inst1|count[7]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 2.506      ;
; -1.459 ; clk_div:inst1|count[9]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.497      ;
; -1.458 ; clk_div:inst1|count[6]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.496      ;
; -1.458 ; clk_div:inst1|count[0]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.496      ;
; -1.457 ; clk_div:inst1|count[3]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 2.502      ;
; -1.451 ; clk_div:inst1|count[1]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 2.496      ;
; -1.429 ; clk_div:inst1|count[6]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 2.474      ;
; -1.428 ; clk_div:inst1|count[7]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.466      ;
; -1.369 ; clk_div:inst1|count[1]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.407      ;
; -1.332 ; clk_div:inst1|count[2]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.370      ;
; -1.284 ; clk_div:inst1|count[6]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.322      ;
; -1.230 ; clk_div:inst1|count[7]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.268      ;
; -1.228 ; clk_div:inst1|count[7]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.266      ;
; -1.227 ; clk_div:inst1|count[7]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.265      ;
; -1.222 ; clk_div:inst1|count[3]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.260      ;
; -1.207 ; clk_div:inst1|count[3]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.245      ;
; -1.200 ; clk_div:inst1|count[8]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 2.245      ;
; -1.198 ; clk_div:inst1|count[6]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.236      ;
; -1.196 ; clk_div:inst1|count[6]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.234      ;
; -1.114 ; clk_div:inst1|count[9]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 2.159      ;
; -1.083 ; clk_div:inst1|count[9]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.121      ;
; -0.969 ; clk_div:inst1|count[8]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.007      ;
; -0.969 ; clk_div:inst1|count[8]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.007      ;
; -0.967 ; clk_div:inst1|count[8]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.005      ;
; -0.966 ; clk_div:inst1|count[8]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 2.004      ;
; -0.888 ; clk_div:inst1|count[0]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.926      ;
; -0.883 ; clk_div:inst1|count[9]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.921      ;
; -0.883 ; clk_div:inst1|count[9]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.921      ;
; -0.881 ; clk_div:inst1|count[9]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.919      ;
; -0.880 ; clk_div:inst1|count[9]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.918      ;
; -0.816 ; clk_div:inst1|count[1]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.854      ;
; -0.736 ; clk_div:inst1|count[2]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.774      ;
; -0.728 ; clk_div:inst1|count[0]        ; clk_div:inst1|count[2]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.766      ;
; -0.656 ; clk_div:inst1|count[1]        ; clk_div:inst1|count[2]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.694      ;
; -0.654 ; clk_div:inst1|count[3]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.692      ;
; -0.648 ; clk_div:inst1|count[0]        ; clk_div:inst1|count[1]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.686      ;
; -0.224 ; clk_div:inst1|count[4]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.262      ;
; -0.224 ; clk_div:inst1|count[2]        ; clk_div:inst1|count[2]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.262      ;
; -0.224 ; clk_div:inst1|count[1]        ; clk_div:inst1|count[1]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.262      ;
; -0.216 ; clk_div:inst1|count[0]        ; clk_div:inst1|count[0]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.254      ;
; 2.935  ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; CLK         ; 0.500        ; 2.851      ; 0.731      ;
; 2.951  ; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; CLK         ; 0.500        ; 2.867      ; 0.731      ;
; 3.435  ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; CLK         ; 1.000        ; 2.851      ; 0.731      ;
; 3.451  ; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; CLK         ; 1.000        ; 2.867      ; 0.731      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div_VGA:inst6|divided_clk'                                                                                                                         ;
+--------+----------------------------+----------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.918 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.956      ;
; -1.868 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.906      ;
; -1.837 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.875      ;
; -1.836 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.874      ;
; -1.832 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.870      ;
; -1.786 ; vga_640x480:inst7|hcs[7]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.824      ;
; -1.782 ; vga_640x480:inst7|hcs[7]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.820      ;
; -1.755 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.793      ;
; -1.750 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.788      ;
; -1.745 ; vga_640x480:inst7|hcs[6]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.783      ;
; -1.741 ; vga_640x480:inst7|hcs[6]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.779      ;
; -1.732 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.770      ;
; -1.715 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.753      ;
; -1.669 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.707      ;
; -1.650 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.688      ;
; -1.645 ; vga_640x480:inst7|hcs[5]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.683      ;
; -1.641 ; vga_640x480:inst7|hcs[5]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.679      ;
; -1.640 ; vga_640x480:inst7|vcs[6]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.678      ;
; -1.584 ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.622      ;
; -1.569 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.607      ;
; -1.546 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.584      ;
; -1.546 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.584      ;
; -1.531 ; vga_640x480:inst7|vcs[5]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.569      ;
; -1.529 ; vga_640x480:inst7|hcs[7]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.567      ;
; -1.526 ; vga_640x480:inst7|vcs[8]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.564      ;
; -1.515 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.553      ;
; -1.503 ; vga_640x480:inst7|hcs[4]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.541      ;
; -1.502 ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.540      ;
; -1.499 ; vga_640x480:inst7|hcs[4]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.537      ;
; -1.488 ; vga_640x480:inst7|hcs[6]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.526      ;
; -1.452 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.490      ;
; -1.432 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.470      ;
; -1.424 ; vga_640x480:inst7|hcs[9]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.462      ;
; -1.421 ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.459      ;
; -1.420 ; vga_640x480:inst7|hcs[9]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.458      ;
; -1.388 ; vga_640x480:inst7|hcs[5]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.426      ;
; -1.319 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.357      ;
; -1.310 ; vga_640x480:inst7|hcs[4]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.348      ;
; -1.288 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.326      ;
; -1.286 ; vga_640x480:inst7|vcs[6]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.324      ;
; -1.285 ; vga_640x480:inst7|vcs[6]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.323      ;
; -1.280 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.318      ;
; -1.270 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.308      ;
; -1.249 ; vga_640x480:inst7|vcs[7]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.287      ;
; -1.239 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.277      ;
; -1.217 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.255      ;
; -1.208 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.246      ;
; -1.200 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.238      ;
; -1.194 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.232      ;
; -1.179 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.217      ;
; -1.177 ; vga_640x480:inst7|vcs[5]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.215      ;
; -1.176 ; vga_640x480:inst7|vcs[5]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.214      ;
; -1.172 ; vga_640x480:inst7|vcs[8]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.210      ;
; -1.171 ; vga_640x480:inst7|vcs[8]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.209      ;
; -1.167 ; vga_640x480:inst7|hcs[9]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.205      ;
; -1.166 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.204      ;
; -1.159 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.197      ;
; -1.143 ; vga_640x480:inst7|hcs[8]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.181      ;
; -1.128 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.166      ;
; -1.114 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.152      ;
; -1.101 ; vga_640x480:inst7|hcs[8]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.139      ;
; -1.094 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.132      ;
; -1.086 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.124      ;
; -1.079 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.117      ;
; -1.070 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.108      ;
; -1.048 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.086      ;
; -1.040 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.078      ;
; -1.034 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.072      ;
; -1.033 ; vga_640x480:inst7|hcs[7]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.071      ;
; -1.014 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.052      ;
; -1.006 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.044      ;
; -0.999 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.037      ;
; -0.997 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.035      ;
; -0.992 ; vga_640x480:inst7|hcs[6]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.030      ;
; -0.977 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.015      ;
; -0.968 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 2.006      ;
; -0.960 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.998      ;
; -0.954 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.992      ;
; -0.946 ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.984      ;
; -0.926 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.964      ;
; -0.917 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.955      ;
; -0.903 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.941      ;
; -0.895 ; vga_640x480:inst7|vcs[7]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.933      ;
; -0.894 ; vga_640x480:inst7|vcs[7]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.932      ;
; -0.892 ; vga_640x480:inst7|hcs[5]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.930      ;
; -0.874 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.912      ;
; -0.866 ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.904      ;
; -0.856 ; vga_640x480:inst7|vcs[5]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.894      ;
; -0.854 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.892      ;
; -0.846 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.884      ;
; -0.844 ; vga_640x480:inst7|hcs[8]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.882      ;
; -0.837 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.875      ;
; -0.835 ; vga_640x480:inst7|hcs[4]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.873      ;
; -0.825 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.003      ; 1.866      ;
; -0.825 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.003      ; 1.866      ;
; -0.825 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.003      ; 1.866      ;
; -0.825 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.003      ; 1.866      ;
; -0.825 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[1]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.003      ; 1.866      ;
; -0.825 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[2]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.003      ; 1.866      ;
; -0.825 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.003      ; 1.866      ;
+--------+----------------------------+----------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'USB_CLK'                                                                                                                            ;
+-------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; 2.473 ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; USB_CLK     ; 0.500        ; 2.389      ; 0.731      ;
; 2.973 ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; USB_CLK     ; 1.000        ; 2.389      ; 0.731      ;
+-------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                        ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -2.699 ; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; CLK         ; 0.000        ; 2.867      ; 0.731      ;
; -2.683 ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; CLK         ; 0.000        ; 2.851      ; 0.731      ;
; -2.199 ; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; CLK         ; -0.500       ; 2.867      ; 0.731      ;
; -2.183 ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; CLK         ; -0.500       ; 2.851      ; 0.731      ;
; 0.968  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[0]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.254      ;
; 0.976  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[1]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[2]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.262      ;
; 1.400  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[1]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.686      ;
; 1.406  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.692      ;
; 1.408  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[2]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.694      ;
; 1.480  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[2]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.766      ;
; 1.488  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.774      ;
; 1.568  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.854      ;
; 1.599  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.885      ;
; 1.632  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.918      ;
; 1.633  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.919      ;
; 1.634  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.920      ;
; 1.635  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.921      ;
; 1.635  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.921      ;
; 1.640  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.926      ;
; 1.644  ; clk_div:inst1|count[7]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.930      ;
; 1.718  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.004      ;
; 1.719  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.005      ;
; 1.720  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.006      ;
; 1.721  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.007      ;
; 1.723  ; clk_div:inst1|count[5]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.009      ;
; 1.772  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.058      ;
; 1.772  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.058      ;
; 1.772  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.058      ;
; 1.772  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.058      ;
; 1.838  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.124      ;
; 1.842  ; clk_div:inst1|count[6]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.128      ;
; 1.866  ; clk_div:inst1|count[9]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 2.159      ;
; 1.881  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.167      ;
; 1.938  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.224      ;
; 1.947  ; clk_div:inst1|count[6]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.233      ;
; 1.949  ; clk_div:inst1|count[6]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.235      ;
; 1.950  ; clk_div:inst1|count[6]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.236      ;
; 1.950  ; clk_div:inst1|count[6]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.236      ;
; 1.952  ; clk_div:inst1|count[8]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 2.245      ;
; 1.968  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.254      ;
; 1.971  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.257      ;
; 1.972  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.258      ;
; 1.980  ; clk_div:inst1|count[7]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.266      ;
; 1.981  ; clk_div:inst1|count[7]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.267      ;
; 1.982  ; clk_div:inst1|count[7]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.268      ;
; 1.982  ; clk_div:inst1|count[7]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.268      ;
; 2.041  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.327      ;
; 2.118  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.404      ;
; 2.120  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.406      ;
; 2.181  ; clk_div:inst1|count[6]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 2.474      ;
; 2.193  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.479      ;
; 2.193  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.479      ;
; 2.203  ; clk_div:inst1|count[1]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 2.496      ;
; 2.209  ; clk_div:inst1|count[3]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 2.502      ;
; 2.210  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.496      ;
; 2.210  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.496      ;
; 2.210  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.496      ;
; 2.211  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.497      ;
; 2.213  ; clk_div:inst1|count[7]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 2.506      ;
; 2.244  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.530      ;
; 2.245  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.531      ;
; 2.246  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.532      ;
; 2.274  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.560      ;
; 2.276  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.562      ;
; 2.297  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.583      ;
; 2.313  ; clk_div:inst1|count[5]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.599      ;
; 2.315  ; clk_div:inst1|count[5]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.601      ;
; 2.353  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.639      ;
; 2.355  ; clk_div:inst1|count[2]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 2.648      ;
; 2.367  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.653      ;
; 2.388  ; clk_div:inst1|count[5]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.674      ;
; 2.390  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.676      ;
; 2.392  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.678      ;
; 2.406  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.692      ;
; 2.409  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.695      ;
; 2.511  ; clk_div:inst1|count[4]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 2.804      ;
; 2.526  ; clk_div:inst1|count[6]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.812      ;
; 2.546  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.832      ;
; 2.550  ; clk_div:inst1|count[5]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 2.843      ;
; 2.558  ; clk_div:inst1|count[7]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.844      ;
; 2.562  ; clk_div:inst1|count[5]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.848      ;
; 2.585  ; clk_div:inst1|count[5]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 2.871      ;
; 2.641  ; clk_div:inst1|count[0]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 2.934      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'stream_codec:inst3|mclk_sig'                                                                                                                                                    ;
+--------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -2.368 ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 2.536      ; 0.731      ;
; -1.868 ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|mclk_sig ; -0.500       ; 2.536      ; 0.731      ;
; 0.445  ; stream_codec:inst3|left_right            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.972  ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.258      ;
; 0.976  ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.263      ;
; 0.978  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.264      ;
; 0.980  ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.266      ;
; 0.981  ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.267      ;
; 0.983  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.269      ;
; 1.015  ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.301      ;
; 1.018  ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.304      ;
; 1.019  ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.305      ;
; 1.020  ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.306      ;
; 1.022  ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.308      ;
; 1.023  ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.309      ;
; 1.023  ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.309      ;
; 1.024  ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.310      ;
; 1.111  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.397      ;
; 1.261  ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.547      ;
; 1.337  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.001      ; 1.624      ;
; 1.402  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.688      ;
; 1.404  ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.690      ;
; 1.407  ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.693      ;
; 1.408  ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.694      ;
; 1.409  ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.695      ;
; 1.410  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.696      ;
; 1.412  ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.698      ;
; 1.413  ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.699      ;
; 1.419  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.705      ;
; 1.451  ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.737      ;
; 1.452  ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.738      ;
; 1.453  ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.739      ;
; 1.455  ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.741      ;
; 1.456  ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.742      ;
; 1.456  ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.742      ;
; 1.482  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.768      ;
; 1.484  ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.770      ;
; 1.487  ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.001      ; 1.774      ;
; 1.488  ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.774      ;
; 1.492  ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.778      ;
; 1.493  ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.779      ;
; 1.493  ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.779      ;
; 1.495  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.781      ;
; 1.500  ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.786      ;
; 1.503  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.789      ;
; 1.531  ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.817      ;
; 1.532  ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.818      ;
; 1.535  ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.821      ;
; 1.536  ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.822      ;
; 1.562  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.848      ;
; 1.564  ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.850      ;
; 1.570  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.856      ;
; 1.572  ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.858      ;
; 1.573  ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.859      ;
; 1.573  ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.859      ;
; 1.575  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.861      ;
; 1.583  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.869      ;
; 1.599  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.885      ;
; 1.611  ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.897      ;
; 1.615  ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.901      ;
; 1.616  ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.902      ;
; 1.622  ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.908      ;
; 1.633  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.919      ;
; 1.633  ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.001      ; 1.920      ;
; 1.645  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.001      ; 1.932      ;
; 1.648  ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.934      ;
; 1.650  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.936      ;
; 1.653  ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.939      ;
; 1.653  ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.939      ;
; 1.655  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.941      ;
; 1.663  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.949      ;
; 1.677  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.963      ;
; 1.687  ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.001      ; 1.974      ;
; 1.691  ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.977      ;
; 1.695  ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.981      ;
; 1.702  ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.988      ;
; 1.707  ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 1.993      ;
; 1.730  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.016      ;
; 1.733  ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.019      ;
; 1.735  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.021      ;
; 1.742  ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.028      ;
; 1.743  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.029      ;
; 1.782  ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.068      ;
; 1.787  ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.073      ;
; 1.793  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.079      ;
; 1.800  ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.086      ;
; 1.810  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.096      ;
; 1.815  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.101      ;
; 1.816  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.102      ;
; 1.822  ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.108      ;
; 1.823  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.109      ;
; 1.835  ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.001      ; 2.122      ;
; 1.837  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.123      ;
; 1.838  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.124      ;
; 1.862  ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.148      ;
; 1.867  ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.153      ;
; 1.873  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.159      ;
; 1.890  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 2.176      ;
+--------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'USB_CLK'                                                                                                                              ;
+--------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; -2.221 ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; USB_CLK     ; 0.000        ; 2.389      ; 0.731      ;
; -1.721 ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; USB_CLK     ; -0.500       ; 2.389      ; 0.731      ;
+--------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:inst1|divided_clk'                                                                                                                             ;
+-------+-------------------------------+-------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; 0.445 ; i2c_codec:inst5|aux_scl       ; i2c_codec:inst5|aux_scl       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|tick_count[0] ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|state.s_addr  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|state.s_ack1  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|state.s_byte1 ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|state.s_ack2  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|state.s_byte2 ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_codec:inst5|bit_count[0]  ; i2c_codec:inst5|bit_count[0]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_codec:inst5|bit_count[1]  ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_codec:inst5|bit_count[2]  ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|state.s_ack3  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|state.s_idle  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_codec:inst5|idle          ; i2c_codec:inst5|idle          ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_codec:inst5|sreg[0]       ; i2c_codec:inst5|sreg[0]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_codec:inst5|sreg[2]       ; i2c_codec:inst5|sreg[2]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_codec:inst5|en_scl        ; i2c_codec:inst5|en_scl        ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_codec:inst5|sreg[5]       ; i2c_codec:inst5|sreg[5]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.633 ; i2c_codec:inst5|state.s_start ; i2c_codec:inst5|en_scl        ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.919      ;
; 0.668 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.954      ;
; 0.672 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.958      ;
; 0.781 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|state.s_stop1 ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.067      ;
; 0.813 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.099      ;
; 0.871 ; i2c_codec:inst5|sreg[7]       ; i2c_codec:inst5|i2c_sda~reg0  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.006      ; 1.163      ;
; 0.934 ; i2c_codec:inst5|bit_count[1]  ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.220      ;
; 0.951 ; i2c_codec:inst5|state.s_start ; i2c_codec:inst5|idle          ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.237      ;
; 0.985 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|i2c_sda~en    ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.006      ; 1.277      ;
; 0.992 ; i2c_codec:inst5|sreg[5]       ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.002     ; 1.276      ;
; 0.994 ; i2c_codec:inst5|bit_count[0]  ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.280      ;
; 1.004 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|state.s_byte1 ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.290      ;
; 1.009 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.295      ;
; 1.011 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|state.s_stop2 ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.298      ;
; 1.021 ; i2c_codec:inst5|bit_count[0]  ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.307      ;
; 1.054 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.340      ;
; 1.055 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|state.s_ack2  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.341      ;
; 1.060 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|state.s_ack1  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.346      ;
; 1.069 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|state.s_byte1 ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.355      ;
; 1.123 ; i2c_codec:inst5|en_scl        ; i2c_codec:inst5|aux_scl       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; -0.500       ; 0.000      ; 0.909      ;
; 1.135 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|bit_count[0]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.006      ; 1.427      ;
; 1.135 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.006      ; 1.427      ;
; 1.149 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|state.s_idle  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.435      ;
; 1.173 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|idle          ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.459      ;
; 1.174 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|state.s_stop1 ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.008      ; 1.468      ;
; 1.183 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|en_scl        ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.469      ;
; 1.199 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|i2c_sda~en    ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.006      ; 1.491      ;
; 1.202 ; i2c_codec:inst5|sreg[6]       ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.488      ;
; 1.238 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|state.s_ack1  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.524      ;
; 1.238 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|state.s_ack2  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.524      ;
; 1.241 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|state.s_byte2 ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.527      ;
; 1.291 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[2]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.002      ; 1.579      ;
; 1.302 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[5]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.002      ; 1.590      ;
; 1.306 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|state.s_byte2 ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.592      ;
; 1.354 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|tick_count[0] ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.008     ; 1.632      ;
; 1.355 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[1]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.641      ;
; 1.355 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[3]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.641      ;
; 1.355 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[4]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.641      ;
; 1.394 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[0]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.002      ; 1.682      ;
; 1.465 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|state.s_start ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.751      ;
; 1.479 ; i2c_codec:inst5|sreg[1]       ; i2c_codec:inst5|sreg[2]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.002      ; 1.767      ;
; 1.484 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|i2c_sda~en    ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.002     ; 1.768      ;
; 1.510 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|tick_count[0] ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.008     ; 1.788      ;
; 1.521 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|state.s_ack3  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.008      ; 1.815      ;
; 1.534 ; i2c_codec:inst5|state.s_start ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.002     ; 1.818      ;
; 1.536 ; i2c_codec:inst5|state.s_start ; i2c_codec:inst5|bit_count[0]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.002     ; 1.820      ;
; 1.546 ; i2c_codec:inst5|bit_count[1]  ; i2c_codec:inst5|state.s_ack2  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.006     ; 1.826      ;
; 1.547 ; i2c_codec:inst5|bit_count[1]  ; i2c_codec:inst5|state.s_addr  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.006     ; 1.827      ;
; 1.550 ; i2c_codec:inst5|bit_count[1]  ; i2c_codec:inst5|state.s_ack1  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.006     ; 1.830      ;
; 1.550 ; i2c_codec:inst5|bit_count[1]  ; i2c_codec:inst5|state.s_byte2 ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.006     ; 1.830      ;
; 1.552 ; i2c_codec:inst5|bit_count[1]  ; i2c_codec:inst5|state.s_byte1 ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.006     ; 1.832      ;
; 1.601 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.006      ; 1.893      ;
; 1.620 ; i2c_codec:inst5|sreg[0]       ; i2c_codec:inst5|sreg[1]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.002     ; 1.904      ;
; 1.629 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|state.s_ack3  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.008      ; 1.923      ;
; 1.651 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|state.s_addr  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 1.937      ;
; 1.674 ; i2c_codec:inst5|sreg[2]       ; i2c_codec:inst5|sreg[3]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.002     ; 1.958      ;
; 1.677 ; filter_fsm:inst|codec_start   ; i2c_codec:inst5|state.s_idle  ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; -0.500       ; -0.299     ; 1.164      ;
; 1.678 ; filter_fsm:inst|codec_start   ; i2c_codec:inst5|state.s_start ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; -0.500       ; -0.299     ; 1.165      ;
; 1.702 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|tick_count[0] ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.008     ; 1.980      ;
; 1.703 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|i2c_sda~reg0  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.002     ; 1.987      ;
; 1.703 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|i2c_sda~en    ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.002     ; 1.987      ;
; 1.710 ; filter_fsm:inst|reg_data[0]   ; i2c_codec:inst5|sreg[0]       ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; -0.500       ; -0.293     ; 1.203      ;
; 1.730 ; filter_fsm:inst|reg_data[4]   ; i2c_codec:inst5|sreg[4]       ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; -0.500       ; -0.295     ; 1.221      ;
; 1.736 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[0]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.002      ; 2.024      ;
; 1.737 ; i2c_codec:inst5|bit_count[2]  ; i2c_codec:inst5|state.s_ack2  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.006     ; 2.017      ;
; 1.738 ; i2c_codec:inst5|bit_count[2]  ; i2c_codec:inst5|state.s_addr  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.006     ; 2.018      ;
; 1.741 ; i2c_codec:inst5|bit_count[2]  ; i2c_codec:inst5|state.s_ack1  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.006     ; 2.021      ;
; 1.741 ; i2c_codec:inst5|bit_count[2]  ; i2c_codec:inst5|state.s_byte2 ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.006     ; 2.021      ;
; 1.743 ; i2c_codec:inst5|bit_count[2]  ; i2c_codec:inst5|state.s_byte1 ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.006     ; 2.023      ;
; 1.763 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|i2c_sda~reg0  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.006      ; 2.055      ;
; 1.772 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|i2c_sda~reg0  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.002     ; 2.056      ;
; 1.787 ; filter_fsm:inst|reg_data[1]   ; i2c_codec:inst5|sreg[1]       ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; -0.500       ; -0.295     ; 1.278      ;
; 1.789 ; filter_fsm:inst|reg_data[3]   ; i2c_codec:inst5|sreg[3]       ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; -0.500       ; -0.295     ; 1.280      ;
; 1.799 ; i2c_codec:inst5|bit_count[0]  ; i2c_codec:inst5|state.s_ack2  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.006     ; 2.079      ;
; 1.800 ; i2c_codec:inst5|bit_count[0]  ; i2c_codec:inst5|state.s_addr  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.006     ; 2.080      ;
; 1.803 ; i2c_codec:inst5|bit_count[0]  ; i2c_codec:inst5|state.s_ack1  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.006     ; 2.083      ;
; 1.803 ; i2c_codec:inst5|bit_count[0]  ; i2c_codec:inst5|state.s_byte2 ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.006     ; 2.083      ;
; 1.805 ; i2c_codec:inst5|bit_count[0]  ; i2c_codec:inst5|state.s_byte1 ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; -0.006     ; 2.085      ;
; 1.805 ; i2c_codec:inst5|sreg[4]       ; i2c_codec:inst5|sreg[5]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.002      ; 2.093      ;
; 1.857 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[5]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.002      ; 2.145      ;
; 1.863 ; i2c_codec:inst5|bit_count[1]  ; i2c_codec:inst5|state.s_ack3  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.002      ; 2.151      ;
; 1.866 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[2]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 0.000        ; 0.002      ; 2.154      ;
+-------+-------------------------------+-------------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'stream_codec:inst3|bclk_sig'                                                                                                                                         ;
+-------+-------------------------------------+-------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.445 ; filter_fsm:inst|state.idle          ; filter_fsm:inst|state.idle          ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; filter_fsm:inst|state.wait0         ; filter_fsm:inst|state.wait0         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; filter_fsm:inst|state.wait1         ; filter_fsm:inst|state.wait1         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; filter_fsm:inst|codec_start         ; filter_fsm:inst|codec_start         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; filter_fsm:inst|rom_ptr[0]          ; filter_fsm:inst|rom_ptr[0]          ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; filter_fsm:inst|rom_ptr[1]          ; filter_fsm:inst|rom_ptr[1]          ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; filter_fsm:inst|rom_ptr[2]          ; filter_fsm:inst|rom_ptr[2]          ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; filter_fsm:inst|rom_ptr[3]          ; filter_fsm:inst|rom_ptr[3]          ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; filter_fsm:inst|state.filter1       ; filter_fsm:inst|state.filter1       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; filter_fsm:inst|state.filter0       ; filter_fsm:inst|state.filter0       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; filter_fsm:inst|state.filter2       ; filter_fsm:inst|state.filter2       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; filter_fsm:inst|left_right_1        ; filter_fsm:inst|left_right_1        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; filter_fsm:inst|data_reg_states[3]  ; filter_fsm:inst|data_reg_states[3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; filter_fsm:inst|data_reg_states[2]  ; filter_fsm:inst|data_reg_states[2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; filter_fsm:inst|data_reg_states[1]  ; filter_fsm:inst|data_reg_states[1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; filter_fsm:inst|data_reg_states[0]  ; filter_fsm:inst|data_reg_states[0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.612 ; filter_fsm:inst|right_out_int[7]    ; filter_fsm:inst|right_out[7]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.898      ;
; 0.616 ; filter_fsm:inst|right_out_int[5]    ; filter_fsm:inst|right_out[5]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.902      ;
; 0.617 ; filter_fsm:inst|right_out_int[1]    ; filter_fsm:inst|right_out[1]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.903      ;
; 0.618 ; filter_fsm:inst|right_out_int[2]    ; filter_fsm:inst|right_out[2]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; filter_fsm:inst|right_out_int[11]   ; filter_fsm:inst|right_out[11]       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.904      ;
; 0.619 ; filter_fsm:inst|right_out_int[3]    ; filter_fsm:inst|right_out[3]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; filter_fsm:inst|left_out_int[6]     ; filter_fsm:inst|left_out[6]         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; filter_fsm:inst|left_out_int[8]     ; filter_fsm:inst|left_out[8]         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; filter_fsm:inst|left_out_int[10]    ; filter_fsm:inst|left_out[10]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; filter_fsm:inst|left_out_int[11]    ; filter_fsm:inst|left_out[11]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.905      ;
; 0.621 ; filter_fsm:inst|left_out_int[0]     ; filter_fsm:inst|left_out[0]         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; stream_codec:inst3|left_right       ; filter_fsm:inst|left_right_1        ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.533      ; 1.440      ;
; 0.622 ; filter_fsm:inst|left_out_int[14]    ; filter_fsm:inst|left_out[14]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.908      ;
; 0.623 ; filter_fsm:inst|left_out_int[1]     ; filter_fsm:inst|left_out[1]         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.909      ;
; 0.623 ; filter_fsm:inst|left_out_int[15]    ; filter_fsm:inst|left_out[15]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.909      ;
; 0.623 ; filter_fsm:inst|left_out[5]         ; Audio_to_Led:inst2|output[2]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.909      ;
; 0.624 ; stream_codec:inst3|adc_sreg[14]     ; stream_codec:inst3|adc_sreg[15]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.910      ;
; 0.625 ; stream_codec:inst3|adc_sreg[2]      ; stream_codec:inst3|adc_sreg[3]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.911      ;
; 0.629 ; stream_codec:inst3|adc_sreg[1]      ; stream_codec:inst3|adc_sreg[2]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; filter_fsm:inst|left_out[1]         ; Audio_to_Led:inst2|output[0]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.915      ;
; 0.630 ; stream_codec:inst3|adc_sreg[4]      ; stream_codec:inst3|adc_sreg[5]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; stream_codec:inst3|adc_sreg[10]     ; stream_codec:inst3|adc_sreg[11]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; filter_fsm:inst|left_out[7]         ; Audio_to_Led:inst2|output[3]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.916      ;
; 0.631 ; stream_codec:inst3|adc_sreg[3]      ; stream_codec:inst3|adc_sreg[4]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.917      ;
; 0.631 ; stream_codec:inst3|adc_sreg[5]      ; stream_codec:inst3|adc_sreg[6]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.917      ;
; 0.631 ; stream_codec:inst3|adc_sreg[12]     ; stream_codec:inst3|adc_sreg[13]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.917      ;
; 0.631 ; filter_fsm:inst|left_out[13]        ; Audio_to_Led:inst2|output[6]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.917      ;
; 0.633 ; filter_fsm:inst|left_out[15]        ; Audio_to_Led:inst2|output[7]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.919      ;
; 0.673 ; filter_fsm:inst|state.idle          ; filter_fsm:inst|state.config0       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.959      ;
; 0.678 ; filter_fsm:inst|state.filter_select ; filter_fsm:inst|state.filter1       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.964      ;
; 0.678 ; filter_fsm:inst|state.filter_select ; filter_fsm:inst|state.filter0       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.964      ;
; 0.678 ; filter_fsm:inst|state.filter_select ; filter_fsm:inst|data_reg_states[0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.964      ;
; 0.680 ; filter_fsm:inst|state.filter1       ; filter_fsm:inst|data_reg_states[2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.966      ;
; 0.681 ; filter_fsm:inst|state.filter_select ; filter_fsm:inst|state.filter2       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.967      ;
; 0.689 ; filter_fsm:inst|rom_ptr[0]          ; filter_fsm:inst|rom_ptr[1]          ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.975      ;
; 0.697 ; filter_fsm:inst|rom_ptr[0]          ; filter_fsm:inst|rom_ptr[2]          ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.983      ;
; 0.698 ; filter_fsm:inst|rom_ptr[0]          ; filter_fsm:inst|rom_ptr[3]          ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.984      ;
; 0.762 ; filter_fsm:inst|left_out_int[9]     ; filter_fsm:inst|left_out[9]         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.048      ;
; 0.762 ; stream_codec:inst3|dac_sreg[14]     ; stream_codec:inst3|dacdat           ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.048      ;
; 0.766 ; stream_codec:inst3|dac_sreg[6]      ; stream_codec:inst3|dac_sreg[7]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.052      ;
; 0.768 ; stream_codec:inst3|dac_sreg[4]      ; stream_codec:inst3|dac_sreg[5]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.054      ;
; 0.768 ; stream_codec:inst3|dac_sreg[9]      ; stream_codec:inst3|dac_sreg[10]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.054      ;
; 0.768 ; stream_codec:inst3|dac_sreg[10]     ; stream_codec:inst3|dac_sreg[11]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.054      ;
; 0.769 ; stream_codec:inst3|dac_sreg[2]      ; stream_codec:inst3|dac_sreg[3]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.055      ;
; 0.769 ; stream_codec:inst3|dac_sreg[12]     ; stream_codec:inst3|dac_sreg[13]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.055      ;
; 0.771 ; stream_codec:inst3|dac_sreg[11]     ; stream_codec:inst3|dac_sreg[12]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.057      ;
; 0.775 ; filter_fsm:inst|left_out[4]         ; Audio_to_Led:inst2|output[2]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.061      ;
; 0.775 ; filter_fsm:inst|left_out[0]         ; Audio_to_Led:inst2|output[0]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.061      ;
; 0.775 ; filter_fsm:inst|left_out[6]         ; Audio_to_Led:inst2|output[3]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.061      ;
; 0.778 ; stream_codec:inst3|adc_sreg[9]      ; stream_codec:inst3|adc_sreg[10]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.064      ;
; 0.778 ; stream_codec:inst3|adc_sreg[11]     ; stream_codec:inst3|adc_sreg[12]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.064      ;
; 0.779 ; stream_codec:inst3|adc_sreg[6]      ; stream_codec:inst3|adc_sreg[7]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.065      ;
; 0.779 ; stream_codec:inst3|adc_sreg[13]     ; stream_codec:inst3|adc_sreg[14]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.065      ;
; 0.785 ; filter_fsm:inst|state.filter0       ; filter_fsm:inst|state.filter_select ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.071      ;
; 0.788 ; filter_fsm:inst|left_out_int[13]    ; filter_fsm:inst|left_out[13]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 1.075      ;
; 0.790 ; stream_codec:inst3|right_out[10]    ; filter_fsm:inst|x_right[0][-2]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.076      ;
; 0.842 ; stream_codec:inst3|right_out[1]     ; filter_fsm:inst|x_right[0][-11]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.128      ;
; 0.848 ; filter_fsm:inst|left_out_int[2]     ; filter_fsm:inst|left_out[2]         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 1.135      ;
; 0.848 ; filter_fsm:inst|right_out_int[15]   ; filter_fsm:inst|right_out[15]       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 1.135      ;
; 0.849 ; stream_codec:inst3|adc_sreg[0]      ; stream_codec:inst3|adc_sreg[1]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 1.136      ;
; 0.849 ; stream_codec:inst3|right_out[9]     ; filter_fsm:inst|x_right[0][-3]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.135      ;
; 0.849 ; filter_fsm:inst|right_out_int[9]    ; filter_fsm:inst|right_out[9]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 1.136      ;
; 0.850 ; stream_codec:inst3|right_out[3]     ; filter_fsm:inst|x_right[0][-9]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.136      ;
; 0.851 ; filter_fsm:inst|right_out[8]        ; stream_codec:inst3|dac_sreg[8]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.137      ;
; 0.853 ; stream_codec:inst3|right_out[12]    ; filter_fsm:inst|x_right[0][0]       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.139      ;
; 0.854 ; filter_fsm:inst|right_out_int[0]    ; filter_fsm:inst|right_out[0]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 1.141      ;
; 0.854 ; filter_fsm:inst|z_right[2]          ; filter_fsm:inst|right_out_int[14]   ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.140      ;
; 0.855 ; stream_codec:inst3|right_out[2]     ; filter_fsm:inst|x_right[0][-10]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.141      ;
; 0.855 ; stream_codec:inst3|right_out[4]     ; filter_fsm:inst|x_right[0][-8]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.141      ;
; 0.855 ; filter_fsm:inst|z_right[-3]         ; filter_fsm:inst|right_out_int[9]    ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.141      ;
; 0.856 ; stream_codec:inst3|right_out[0]     ; filter_fsm:inst|x_right[0][-12]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.142      ;
; 0.856 ; filter_fsm:inst|z_right[-6]         ; filter_fsm:inst|right_out_int[6]    ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.142      ;
; 0.856 ; stream_codec:inst3|right_out[7]     ; filter_fsm:inst|x_right[0][-5]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.142      ;
; 0.856 ; filter_fsm:inst|right_out_int[10]   ; filter_fsm:inst|right_out[10]       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 1.143      ;
; 0.856 ; filter_fsm:inst|right_out[13]       ; stream_codec:inst3|dac_sreg[13]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.142      ;
; 0.857 ; filter_fsm:inst|left_out[2]         ; stream_codec:inst3|dac_sreg[2]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.143      ;
; 0.857 ; filter_fsm:inst|left_out_int[7]     ; filter_fsm:inst|left_out[7]         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.143      ;
; 0.857 ; filter_fsm:inst|right_out_int[12]   ; filter_fsm:inst|right_out[12]       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 1.144      ;
; 0.857 ; filter_fsm:inst|right_out_int[13]   ; filter_fsm:inst|right_out[13]       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 1.144      ;
; 0.858 ; filter_fsm:inst|left_out_int[5]     ; filter_fsm:inst|left_out[5]         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 1.145      ;
; 0.858 ; filter_fsm:inst|z_right[0]          ; filter_fsm:inst|right_out_int[12]   ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.144      ;
; 0.858 ; filter_fsm:inst|right_out[12]       ; stream_codec:inst3|dac_sreg[12]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.144      ;
; 0.859 ; filter_fsm:inst|z_right[1]          ; filter_fsm:inst|right_out_int[13]   ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.145      ;
; 0.861 ; stream_codec:inst3|right_out[5]     ; filter_fsm:inst|x_right[0][-7]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 1.147      ;
+-------+-------------------------------------+-------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div_VGA:inst6|divided_clk'                                                                                                                         ;
+-------+----------------------------+----------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.972 ; vga_640x480:inst7|vcs[8]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.258      ;
; 0.981 ; vga_640x480:inst7|vcs[6]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.267      ;
; 0.983 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.269      ;
; 0.985 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[2]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.271      ;
; 0.991 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.277      ;
; 0.993 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[2]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.279      ;
; 0.995 ; vga_640x480:inst7|hcs[4]   ; vga_640x480:inst7|hcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.281      ;
; 0.996 ; vga_640x480:inst7|hcs[6]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.282      ;
; 1.015 ; vga_640x480:inst7|vcs[5]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; vga_640x480:inst7|vcs[7]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.302      ;
; 1.019 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[1]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.305      ;
; 1.025 ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.311      ;
; 1.026 ; vga_640x480:inst7|hcs[7]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.312      ;
; 1.028 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.314      ;
; 1.033 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[1]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.319      ;
; 1.100 ; vga_640x480:inst7|hcs[8]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.386      ;
; 1.117 ; vga_640x480:inst7|vcs[9]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.403      ;
; 1.178 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.464      ;
; 1.260 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.546      ;
; 1.413 ; vga_640x480:inst7|vcs[6]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.699      ;
; 1.415 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.701      ;
; 1.417 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[1]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.703      ;
; 1.423 ; vga_640x480:inst7|hcs[9]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.709      ;
; 1.428 ; vga_640x480:inst7|hcs[5]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.714      ;
; 1.428 ; vga_640x480:inst7|hcs[6]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.714      ;
; 1.429 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.715      ;
; 1.439 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.725      ;
; 1.448 ; vga_640x480:inst7|vcs[5]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; vga_640x480:inst7|vcs[7]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.735      ;
; 1.452 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[2]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.738      ;
; 1.458 ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.744      ;
; 1.458 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[1]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.744      ;
; 1.461 ; vga_640x480:inst7|hcs[8]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.747      ;
; 1.464 ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.750      ;
; 1.466 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[2]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.752      ;
; 1.474 ; vga_640x480:inst7|hcs[9]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.760      ;
; 1.474 ; vga_640x480:inst7|vcs[9]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.760      ;
; 1.476 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.762      ;
; 1.487 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.773      ;
; 1.493 ; vga_640x480:inst7|vcs[6]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.779      ;
; 1.495 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.781      ;
; 1.497 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[2]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.783      ;
; 1.502 ; vga_640x480:inst7|hcs[4]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.788      ;
; 1.507 ; vga_640x480:inst7|hcs[4]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.793      ;
; 1.508 ; vga_640x480:inst7|hcs[5]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.794      ;
; 1.509 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.795      ;
; 1.510 ; vga_640x480:inst7|vcs[9]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.796      ;
; 1.526 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.812      ;
; 1.528 ; vga_640x480:inst7|vcs[5]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.814      ;
; 1.538 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[2]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.824      ;
; 1.575 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.861      ;
; 1.577 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.003      ; 1.866      ;
; 1.577 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.003      ; 1.866      ;
; 1.577 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.003      ; 1.866      ;
; 1.577 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.003      ; 1.866      ;
; 1.577 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[1]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.003      ; 1.866      ;
; 1.577 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[2]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.003      ; 1.866      ;
; 1.577 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.003      ; 1.866      ;
; 1.577 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.003      ; 1.866      ;
; 1.577 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.003      ; 1.866      ;
; 1.577 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.003      ; 1.866      ;
; 1.587 ; vga_640x480:inst7|hcs[4]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.873      ;
; 1.589 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.875      ;
; 1.596 ; vga_640x480:inst7|hcs[8]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.882      ;
; 1.598 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.884      ;
; 1.606 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.892      ;
; 1.608 ; vga_640x480:inst7|vcs[5]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.894      ;
; 1.618 ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.904      ;
; 1.624 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.910      ;
; 1.626 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.912      ;
; 1.631 ; vga_640x480:inst7|hcs[5]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.917      ;
; 1.644 ; vga_640x480:inst7|hcs[5]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.930      ;
; 1.646 ; vga_640x480:inst7|vcs[7]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.932      ;
; 1.647 ; vga_640x480:inst7|vcs[7]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.933      ;
; 1.655 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.941      ;
; 1.669 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.955      ;
; 1.674 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.960      ;
; 1.678 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.964      ;
; 1.698 ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.984      ;
; 1.706 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.992      ;
; 1.712 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 1.998      ;
; 1.720 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.006      ;
; 1.729 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.015      ;
; 1.740 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.026      ;
; 1.744 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.030      ;
; 1.744 ; vga_640x480:inst7|hcs[6]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.030      ;
; 1.749 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.035      ;
; 1.751 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.037      ;
; 1.756 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.042      ;
; 1.758 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.044      ;
; 1.766 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.052      ;
; 1.785 ; vga_640x480:inst7|hcs[7]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.071      ;
; 1.792 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.078      ;
; 1.800 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.086      ;
; 1.822 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.108      ;
; 1.822 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.108      ;
; 1.831 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.117      ;
; 1.838 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.124      ;
; 1.846 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.132      ;
; 1.849 ; vga_640x480:inst7|hcs[8]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 2.135      ;
+-------+----------------------------+----------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLK   ; Rise       ; CLK                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[3]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[4]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[4]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[5]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[5]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[6]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[6]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[7]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[7]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[8]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[8]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[9]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[9]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|divided_clk     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|divided_clk     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|divided_clk|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|divided_clk|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|divided_clk|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|divided_clk|clk         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'USB_CLK'                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; USB_CLK ; Rise       ; USB_CLK                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_CLK ; Rise       ; stream_codec:inst3|mclk_sig ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_CLK ; Rise       ; stream_codec:inst3|mclk_sig ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_CLK ; Rise       ; USB_CLK|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_CLK ; Rise       ; USB_CLK|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_CLK ; Rise       ; inst3|mclk_sig|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_CLK ; Rise       ; inst3|mclk_sig|clk          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'stream_codec:inst3|bclk_sig'                                                                             ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[4]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[4]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[5]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[5]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[6]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[6]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[7]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[7]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|codec_start        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|codec_start        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|data_reg_states[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|data_reg_states[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|data_reg_states[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|data_reg_states[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|data_reg_states[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|data_reg_states[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|data_reg_states[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|data_reg_states[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[10]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[10]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[11]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[11]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[12]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[12]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[13]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[13]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[14]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[14]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[15]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[15]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[3]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[4]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[4]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[5]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[5]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[6]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[6]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[7]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[7]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[8]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[8]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[9]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[9]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[10]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[10]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[11]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[11]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[12]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[12]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[13]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[13]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[14]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[14]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[15]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[15]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[8]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[8]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[9]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[9]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_right_1       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_right_1       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|reg_addr[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|reg_addr[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|reg_addr[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|reg_addr[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|reg_addr[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|reg_addr[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|reg_addr[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|reg_addr[3]        ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:inst1|divided_clk'                                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; i2c_codec:inst5|aux_scl            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; i2c_codec:inst5|aux_scl            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|bit_count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|bit_count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|bit_count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|bit_count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|bit_count[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|bit_count[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|en_scl             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|en_scl             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|i2c_sda~en         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|i2c_sda~en         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|i2c_sda~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|i2c_sda~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|idle               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|idle               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[0]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[0]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[1]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[1]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[2]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[2]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[3]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[3]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[4]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[4]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[5]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[5]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[6]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[6]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[7]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[7]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_ack1       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_ack1       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_ack2       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_ack2       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_ack3       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_ack3       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_addr       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_addr       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_byte1      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_byte1      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_byte2      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_byte2      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_idle       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_idle       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_start      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_start      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_stop1      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_stop1      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_stop2      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_stop2      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|tick_count[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|tick_count[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst1|divided_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst1|divided_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst1|divided_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst1|divided_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst1|divided_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst1|divided_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|aux_scl|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|aux_scl|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|bit_count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|bit_count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|bit_count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|bit_count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|bit_count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|bit_count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|en_scl|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|en_scl|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|i2c_sda~en|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|i2c_sda~en|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|i2c_sda~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|i2c_sda~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|idle|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|idle|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|state.s_ack1|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|state.s_ack1|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|state.s_ack2|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|state.s_ack2|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|state.s_ack3|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|state.s_ack3|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|state.s_addr|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|state.s_addr|clk             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div_VGA:inst6|divided_clk'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[7]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[7]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[8]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[8]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[9]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[9]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[7]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[7]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[8]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[8]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[9]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[9]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vsenable         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vsenable         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst6|divided_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst6|divided_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst6|divided_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst6|divided_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst6|divided_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst6|divided_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vsenable|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vsenable|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'stream_codec:inst3|mclk_sig'                                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|bclk_sig              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|bclk_sig              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[10]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[10]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[11]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[11]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[12]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[12]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[2]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[2]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[3]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[3]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[4]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[4]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[5]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[5]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[6]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[6]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[7]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[7]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[8]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[8]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[9]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[9]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|left_right            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|left_right            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|bclk_sig|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|bclk_sig|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[10]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[10]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[11]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[11]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[12]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[12]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|left_right|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|left_right|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|mclk_sig|regout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|mclk_sig|regout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|mclk_sig~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|mclk_sig~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|mclk_sig~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|mclk_sig~clkctrl|outclk            ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; RST       ; clk_div:inst1|divided_clk     ; 8.605 ; 8.605 ; Fall       ; clk_div:inst1|divided_clk     ;
; RST       ; clk_div_VGA:inst6|divided_clk ; 4.845 ; 4.845 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; ADCDAT    ; stream_codec:inst3|bclk_sig   ; 4.492 ; 4.492 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; RST       ; stream_codec:inst3|bclk_sig   ; 8.156 ; 8.156 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW0       ; stream_codec:inst3|bclk_sig   ; 0.881 ; 0.881 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW1       ; stream_codec:inst3|bclk_sig   ; 2.795 ; 2.795 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW2       ; stream_codec:inst3|bclk_sig   ; 2.494 ; 2.494 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW3       ; stream_codec:inst3|bclk_sig   ; 2.327 ; 2.327 ; Rise       ; stream_codec:inst3|bclk_sig   ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; RST       ; clk_div:inst1|divided_clk     ; -6.076 ; -6.076 ; Fall       ; clk_div:inst1|divided_clk     ;
; RST       ; clk_div_VGA:inst6|divided_clk ; -4.597 ; -4.597 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; ADCDAT    ; stream_codec:inst3|bclk_sig   ; -4.244 ; -4.244 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; RST       ; stream_codec:inst3|bclk_sig   ; -4.884 ; -4.884 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW0       ; stream_codec:inst3|bclk_sig   ; 0.600  ; 0.600  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW1       ; stream_codec:inst3|bclk_sig   ; -1.782 ; -1.782 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW2       ; stream_codec:inst3|bclk_sig   ; -1.491 ; -1.491 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW3       ; stream_codec:inst3|bclk_sig   ; -1.325 ; -1.325 ; Rise       ; stream_codec:inst3|bclk_sig   ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port        ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+
; I2C_SCL          ; clk_div:inst1|divided_clk     ; 10.389 ; 10.389 ; Rise       ; clk_div:inst1|divided_clk     ;
; I2C_SDA          ; clk_div:inst1|divided_clk     ; 9.762  ; 9.762  ; Fall       ; clk_div:inst1|divided_clk     ;
; BLUE[*]          ; clk_div_VGA:inst6|divided_clk ; 27.018 ; 27.018 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  BLUE[2]         ; clk_div_VGA:inst6|divided_clk ; 26.427 ; 26.427 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  BLUE[3]         ; clk_div_VGA:inst6|divided_clk ; 27.018 ; 27.018 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; GREEN[*]         ; clk_div_VGA:inst6|divided_clk ; 28.665 ; 28.665 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[1]        ; clk_div_VGA:inst6|divided_clk ; 27.737 ; 27.737 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[2]        ; clk_div_VGA:inst6|divided_clk ; 27.123 ; 27.123 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[3]        ; clk_div_VGA:inst6|divided_clk ; 28.665 ; 28.665 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; RED[*]           ; clk_div_VGA:inst6|divided_clk ; 27.979 ; 27.979 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[1]          ; clk_div_VGA:inst6|divided_clk ; 27.979 ; 27.979 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[2]          ; clk_div_VGA:inst6|divided_clk ; 26.754 ; 26.754 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[3]          ; clk_div_VGA:inst6|divided_clk ; 27.321 ; 27.321 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; VGA_HS           ; clk_div_VGA:inst6|divided_clk ; 9.812  ; 9.812  ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; VGA_VS           ; clk_div_VGA:inst6|divided_clk ; 9.969  ; 9.969  ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; BCLK             ; stream_codec:inst3|bclk_sig   ; 7.547  ;        ; Rise       ; stream_codec:inst3|bclk_sig   ;
; DACDAT           ; stream_codec:inst3|bclk_sig   ; 9.157  ; 9.157  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; DATA_LED_RED[*]  ; stream_codec:inst3|bclk_sig   ; 8.961  ; 8.961  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[0] ; stream_codec:inst3|bclk_sig   ; 8.059  ; 8.059  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[1] ; stream_codec:inst3|bclk_sig   ; 8.308  ; 8.308  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[2] ; stream_codec:inst3|bclk_sig   ; 8.539  ; 8.539  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[3] ; stream_codec:inst3|bclk_sig   ; 8.961  ; 8.961  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; OUTPUT[*]        ; stream_codec:inst3|bclk_sig   ; 9.059  ; 9.059  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[0]       ; stream_codec:inst3|bclk_sig   ; 8.599  ; 8.599  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[1]       ; stream_codec:inst3|bclk_sig   ; 8.364  ; 8.364  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[2]       ; stream_codec:inst3|bclk_sig   ; 8.932  ; 8.932  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[3]       ; stream_codec:inst3|bclk_sig   ; 8.599  ; 8.599  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[4]       ; stream_codec:inst3|bclk_sig   ; 8.839  ; 8.839  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[5]       ; stream_codec:inst3|bclk_sig   ; 9.059  ; 9.059  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[6]       ; stream_codec:inst3|bclk_sig   ; 8.986  ; 8.986  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[7]       ; stream_codec:inst3|bclk_sig   ; 8.731  ; 8.731  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; BCLK             ; stream_codec:inst3|bclk_sig   ;        ; 7.547  ; Fall       ; stream_codec:inst3|bclk_sig   ;
; ADCLRC           ; stream_codec:inst3|mclk_sig   ; 9.403  ; 9.403  ; Rise       ; stream_codec:inst3|mclk_sig   ;
; DACLRC           ; stream_codec:inst3|mclk_sig   ; 9.413  ; 9.413  ; Rise       ; stream_codec:inst3|mclk_sig   ;
; MCLK             ; stream_codec:inst3|mclk_sig   ; 4.656  ;        ; Rise       ; stream_codec:inst3|mclk_sig   ;
; MCLK             ; stream_codec:inst3|mclk_sig   ;        ; 4.656  ; Fall       ; stream_codec:inst3|mclk_sig   ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port        ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+
; I2C_SCL          ; clk_div:inst1|divided_clk     ; 10.389 ; 10.389 ; Rise       ; clk_div:inst1|divided_clk     ;
; I2C_SDA          ; clk_div:inst1|divided_clk     ; 9.762  ; 9.762  ; Fall       ; clk_div:inst1|divided_clk     ;
; BLUE[*]          ; clk_div_VGA:inst6|divided_clk ; 12.261 ; 12.261 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  BLUE[2]         ; clk_div_VGA:inst6|divided_clk ; 13.039 ; 13.039 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  BLUE[3]         ; clk_div_VGA:inst6|divided_clk ; 12.261 ; 12.261 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; GREEN[*]         ; clk_div_VGA:inst6|divided_clk ; 12.534 ; 12.534 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[1]        ; clk_div_VGA:inst6|divided_clk ; 13.343 ; 13.343 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[2]        ; clk_div_VGA:inst6|divided_clk ; 12.534 ; 12.534 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[3]        ; clk_div_VGA:inst6|divided_clk ; 13.860 ; 13.860 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; RED[*]           ; clk_div_VGA:inst6|divided_clk ; 12.834 ; 12.834 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[1]          ; clk_div_VGA:inst6|divided_clk ; 12.834 ; 12.834 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[2]          ; clk_div_VGA:inst6|divided_clk ; 13.393 ; 13.393 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[3]          ; clk_div_VGA:inst6|divided_clk ; 13.484 ; 13.484 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; VGA_HS           ; clk_div_VGA:inst6|divided_clk ; 8.790  ; 8.790  ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; VGA_VS           ; clk_div_VGA:inst6|divided_clk ; 8.684  ; 8.684  ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; BCLK             ; stream_codec:inst3|bclk_sig   ; 7.547  ;        ; Rise       ; stream_codec:inst3|bclk_sig   ;
; DACDAT           ; stream_codec:inst3|bclk_sig   ; 9.157  ; 9.157  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; DATA_LED_RED[*]  ; stream_codec:inst3|bclk_sig   ; 8.059  ; 8.059  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[0] ; stream_codec:inst3|bclk_sig   ; 8.059  ; 8.059  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[1] ; stream_codec:inst3|bclk_sig   ; 8.308  ; 8.308  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[2] ; stream_codec:inst3|bclk_sig   ; 8.539  ; 8.539  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[3] ; stream_codec:inst3|bclk_sig   ; 8.961  ; 8.961  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; OUTPUT[*]        ; stream_codec:inst3|bclk_sig   ; 8.364  ; 8.364  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[0]       ; stream_codec:inst3|bclk_sig   ; 8.599  ; 8.599  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[1]       ; stream_codec:inst3|bclk_sig   ; 8.364  ; 8.364  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[2]       ; stream_codec:inst3|bclk_sig   ; 8.932  ; 8.932  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[3]       ; stream_codec:inst3|bclk_sig   ; 8.599  ; 8.599  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[4]       ; stream_codec:inst3|bclk_sig   ; 8.839  ; 8.839  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[5]       ; stream_codec:inst3|bclk_sig   ; 9.059  ; 9.059  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[6]       ; stream_codec:inst3|bclk_sig   ; 8.986  ; 8.986  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[7]       ; stream_codec:inst3|bclk_sig   ; 8.731  ; 8.731  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; BCLK             ; stream_codec:inst3|bclk_sig   ;        ; 7.547  ; Fall       ; stream_codec:inst3|bclk_sig   ;
; ADCLRC           ; stream_codec:inst3|mclk_sig   ; 9.403  ; 9.403  ; Rise       ; stream_codec:inst3|mclk_sig   ;
; DACLRC           ; stream_codec:inst3|mclk_sig   ; 9.413  ; 9.413  ; Rise       ; stream_codec:inst3|mclk_sig   ;
; MCLK             ; stream_codec:inst3|mclk_sig   ; 4.656  ;        ; Rise       ; stream_codec:inst3|mclk_sig   ;
; MCLK             ; stream_codec:inst3|mclk_sig   ;        ; 4.656  ; Fall       ; stream_codec:inst3|mclk_sig   ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW1        ; BLUE[2]     ; 11.871 ; 10.507 ; 10.507 ; 11.871 ;
; SW1        ; BLUE[3]     ;        ; 10.325 ; 10.325 ;        ;
; SW1        ; GREEN[1]    ; 13.015 ; 13.149 ; 13.149 ; 13.015 ;
; SW1        ; GREEN[2]    ; 11.699 ; 10.250 ; 10.250 ; 11.699 ;
; SW1        ; GREEN[3]    ; 13.558 ; 13.958 ; 13.958 ; 13.558 ;
; SW1        ; RED[1]      ; 12.013 ; 14.802 ; 14.802 ; 12.013 ;
; SW1        ; RED[2]      ;        ; 14.203 ; 14.203 ;        ;
; SW1        ; RED[3]      ;        ; 13.909 ; 13.909 ;        ;
; SW2        ; BLUE[2]     ;        ; 11.483 ; 11.483 ;        ;
; SW2        ; BLUE[3]     ;        ; 10.030 ; 10.030 ;        ;
; SW2        ; GREEN[1]    ; 12.864 ; 12.627 ; 12.627 ; 12.864 ;
; SW2        ; GREEN[2]    ; 9.537  ; 11.311 ; 11.311 ; 9.537  ;
; SW2        ; GREEN[3]    ; 13.673 ; 13.170 ; 13.170 ; 13.673 ;
; SW2        ; RED[1]      ; 14.517 ; 12.468 ; 12.468 ; 14.517 ;
; SW2        ; RED[2]      ; 13.918 ; 11.388 ; 11.388 ; 13.918 ;
; SW2        ; RED[3]      ; 13.624 ; 10.844 ; 10.844 ; 13.624 ;
; SW3        ; BLUE[2]     ; 10.052 ; 11.319 ; 11.319 ; 10.052 ;
; SW3        ; BLUE[3]     ; 9.870  ;        ;        ; 9.870  ;
; SW3        ; GREEN[1]    ; 12.463 ; 12.703 ; 12.703 ; 12.463 ;
; SW3        ; GREEN[2]    ; 9.795  ; 11.147 ; 11.147 ; 9.795  ;
; SW3        ; GREEN[3]    ; 11.927 ; 13.512 ; 13.512 ; 11.927 ;
; SW3        ; RED[1]      ; 12.308 ; 14.356 ; 14.356 ; 12.308 ;
; SW3        ; RED[2]      ; 11.228 ; 13.757 ; 13.757 ; 11.228 ;
; SW3        ; RED[3]      ; 10.684 ; 13.463 ; 13.463 ; 10.684 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW1        ; BLUE[2]     ; 11.397 ; 10.407 ; 10.407 ; 11.397 ;
; SW1        ; BLUE[3]     ;        ; 9.519  ; 9.519  ;        ;
; SW1        ; GREEN[1]    ; 10.990 ; 10.795 ; 10.795 ; 10.990 ;
; SW1        ; GREEN[2]    ; 11.699 ; 9.822  ; 9.822  ; 11.699 ;
; SW1        ; GREEN[3]    ; 12.183 ; 11.281 ; 11.281 ; 12.183 ;
; SW1        ; RED[1]      ; 10.321 ; 10.321 ; 10.321 ; 10.321 ;
; SW1        ; RED[2]      ;        ; 11.648 ; 11.648 ;        ;
; SW1        ; RED[3]      ;        ; 11.139 ; 11.139 ;        ;
; SW2        ; BLUE[2]     ;        ; 10.112 ; 10.112 ;        ;
; SW2        ; BLUE[3]     ;        ; 9.224  ; 9.224  ;        ;
; SW2        ; GREEN[1]    ; 10.961 ; 10.500 ; 10.500 ; 10.961 ;
; SW2        ; GREEN[2]    ; 9.537  ; 9.955  ; 9.955  ; 9.537  ;
; SW2        ; GREEN[3]    ; 11.068 ; 10.986 ; 10.986 ; 11.068 ;
; SW2        ; RED[1]      ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; SW2        ; RED[2]      ; 11.363 ; 11.353 ; 11.353 ; 11.363 ;
; SW2        ; RED[3]      ; 11.080 ; 10.844 ; 10.844 ; 11.080 ;
; SW3        ; BLUE[2]     ; 9.952  ; 10.845 ; 10.845 ; 9.952  ;
; SW3        ; BLUE[3]     ; 9.064  ;        ;        ; 9.064  ;
; SW3        ; GREEN[1]    ; 10.340 ; 10.438 ; 10.438 ; 10.340 ;
; SW3        ; GREEN[2]    ; 9.795  ; 9.376  ; 9.376  ; 9.795  ;
; SW3        ; GREEN[3]    ; 10.826 ; 11.631 ; 11.631 ; 10.826 ;
; SW3        ; RED[1]      ; 9.769  ; 9.769  ; 9.769  ; 9.769  ;
; SW3        ; RED[2]      ; 11.193 ; 11.202 ; 11.202 ; 11.193 ;
; SW3        ; RED[3]      ; 10.684 ; 10.919 ; 10.919 ; 10.684 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+-----------+---------------------------+-------+------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+------+------------+---------------------------+
; I2C_SDA   ; clk_div:inst1|divided_clk ; 9.891 ;      ; Fall       ; clk_div:inst1|divided_clk ;
+-----------+---------------------------+-------+------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+-----------+---------------------------+-------+------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+------+------------+---------------------------+
; I2C_SDA   ; clk_div:inst1|divided_clk ; 9.891 ;      ; Fall       ; clk_div:inst1|divided_clk ;
+-----------+---------------------------+-------+------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+-----------+---------------------------+-----------+-----------+------------+---------------------------+
; Data Port ; Clock Port                ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-----------+-----------+------------+---------------------------+
; I2C_SDA   ; clk_div:inst1|divided_clk ; 9.891     ;           ; Fall       ; clk_div:inst1|divided_clk ;
+-----------+---------------------------+-----------+-----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+-----------+---------------------------+-----------+-----------+------------+---------------------------+
; Data Port ; Clock Port                ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-----------+-----------+------------+---------------------------+
; I2C_SDA   ; clk_div:inst1|divided_clk ; 9.891     ;           ; Fall       ; clk_div:inst1|divided_clk ;
+-----------+---------------------------+-----------+-----------+------------+---------------------------+


+--------------------------------------------------------+
; Fast Model Setup Summary                               ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; stream_codec:inst3|bclk_sig   ; -4.450 ; -164.104      ;
; clk_div:inst1|divided_clk     ; -0.344 ; -3.578        ;
; CLK                           ; -0.240 ; -0.737        ;
; stream_codec:inst3|mclk_sig   ; -0.223 ; -0.753        ;
; clk_div_VGA:inst6|divided_clk ; -0.144 ; -0.478        ;
; USB_CLK                       ; 1.489  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLK                           ; -1.727 ; -3.440        ;
; stream_codec:inst3|mclk_sig   ; -1.498 ; -1.498        ;
; USB_CLK                       ; -1.109 ; -1.109        ;
; stream_codec:inst3|bclk_sig   ; 0.208  ; 0.000         ;
; clk_div:inst1|divided_clk     ; 0.215  ; 0.000         ;
; clk_div_VGA:inst6|divided_clk ; 0.358  ; 0.000         ;
+-------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLK                           ; -1.380 ; -13.380       ;
; USB_CLK                       ; -1.380 ; -2.380        ;
; stream_codec:inst3|bclk_sig   ; -0.500 ; -277.000      ;
; clk_div:inst1|divided_clk     ; -0.500 ; -27.000       ;
; clk_div_VGA:inst6|divided_clk ; -0.500 ; -21.000       ;
; stream_codec:inst3|mclk_sig   ; -0.500 ; -21.000       ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'stream_codec:inst3|bclk_sig'                                                                                                                              ;
+--------+--------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -4.450 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.489      ;
; -4.440 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.479      ;
; -4.435 ; stream_codec:inst3|left_out[2] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.474      ;
; -4.422 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.461      ;
; -4.412 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.451      ;
; -4.407 ; stream_codec:inst3|left_out[2] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.446      ;
; -4.371 ; filter_fsm:inst|x_left[0][-11] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.409      ;
; -4.362 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.400      ;
; -4.352 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.390      ;
; -4.348 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.387      ;
; -4.347 ; stream_codec:inst3|left_out[2] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.385      ;
; -4.345 ; stream_codec:inst3|left_out[0] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.384      ;
; -4.343 ; filter_fsm:inst|x_left[0][-11] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.381      ;
; -4.340 ; filter_fsm:inst|x_left[0][-10] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.378      ;
; -4.338 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.377      ;
; -4.333 ; stream_codec:inst3|left_out[2] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.372      ;
; -4.323 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.362      ;
; -4.317 ; stream_codec:inst3|left_out[0] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.356      ;
; -4.316 ; stream_codec:inst3|left_out[4] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.361      ;
; -4.314 ; filter_fsm:inst|x_left[0][-9]  ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.352      ;
; -4.313 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.352      ;
; -4.312 ; filter_fsm:inst|x_left[0][-10] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.350      ;
; -4.308 ; stream_codec:inst3|left_out[2] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.347      ;
; -4.302 ; stream_codec:inst3|left_out[5] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.347      ;
; -4.288 ; stream_codec:inst3|left_out[4] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.333      ;
; -4.286 ; filter_fsm:inst|x_left[0][-9]  ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.324      ;
; -4.283 ; filter_fsm:inst|x_left[0][-11] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.005      ; 5.320      ;
; -4.278 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.317      ;
; -4.274 ; stream_codec:inst3|left_out[5] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.319      ;
; -4.269 ; filter_fsm:inst|x_left[0][-11] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.307      ;
; -4.268 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.307      ;
; -4.263 ; stream_codec:inst3|left_out[2] ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.302      ;
; -4.257 ; stream_codec:inst3|left_out[0] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.295      ;
; -4.252 ; filter_fsm:inst|x_left[0][-10] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.005      ; 5.289      ;
; -4.247 ; filter_fsm:inst|x_left[0][-12] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.285      ;
; -4.244 ; filter_fsm:inst|x_left[0][-11] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.282      ;
; -4.243 ; stream_codec:inst3|left_out[0] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.282      ;
; -4.238 ; filter_fsm:inst|x_left[0][-10] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.276      ;
; -4.237 ; stream_codec:inst3|left_out[7] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.282      ;
; -4.231 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.270      ;
; -4.228 ; stream_codec:inst3|left_out[4] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.012      ; 5.272      ;
; -4.226 ; filter_fsm:inst|x_left[0][-9]  ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.005      ; 5.263      ;
; -4.221 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.260      ;
; -4.219 ; filter_fsm:inst|x_left[0][-12] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.257      ;
; -4.218 ; stream_codec:inst3|left_out[0] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.257      ;
; -4.216 ; stream_codec:inst3|left_out[2] ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.255      ;
; -4.214 ; stream_codec:inst3|left_out[4] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.259      ;
; -4.214 ; stream_codec:inst3|left_out[5] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.012      ; 5.258      ;
; -4.213 ; filter_fsm:inst|x_left[0][-10] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.251      ;
; -4.212 ; filter_fsm:inst|x_left[0][-9]  ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.250      ;
; -4.209 ; stream_codec:inst3|left_out[7] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.254      ;
; -4.207 ; stream_codec:inst3|left_out[3] ; filter_fsm:inst|y_left[0][-3] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.246      ;
; -4.200 ; stream_codec:inst3|left_out[5] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.245      ;
; -4.199 ; filter_fsm:inst|x_left[0][-11] ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.237      ;
; -4.197 ; filter_fsm:inst|x_left[0][-5]  ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.008      ; 5.237      ;
; -4.197 ; stream_codec:inst3|left_out[1] ; filter_fsm:inst|y_left[0][-3] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.236      ;
; -4.192 ; stream_codec:inst3|left_out[2] ; filter_fsm:inst|y_left[0][-3] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.231      ;
; -4.191 ; filter_fsm:inst|x_left[0][-7]  ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.008      ; 5.231      ;
; -4.189 ; stream_codec:inst3|left_out[4] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.234      ;
; -4.187 ; filter_fsm:inst|x_left[0][-9]  ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.225      ;
; -4.186 ; stream_codec:inst3|left_out[6] ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.231      ;
; -4.175 ; stream_codec:inst3|left_out[5] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.220      ;
; -4.173 ; stream_codec:inst3|left_out[0] ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.212      ;
; -4.169 ; filter_fsm:inst|x_left[0][-5]  ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.008      ; 5.209      ;
; -4.168 ; filter_fsm:inst|x_left[0][-10] ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.206      ;
; -4.165 ; filter_fsm:inst|x_left[0][-4]  ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.008      ; 5.205      ;
; -4.163 ; filter_fsm:inst|x_left[0][-7]  ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.008      ; 5.203      ;
; -4.159 ; filter_fsm:inst|x_left[0][-12] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.005      ; 5.196      ;
; -4.158 ; stream_codec:inst3|left_out[6] ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.203      ;
; -4.152 ; filter_fsm:inst|x_left[0][-11] ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.190      ;
; -4.149 ; stream_codec:inst3|left_out[7] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.012      ; 5.193      ;
; -4.145 ; filter_fsm:inst|x_left[0][-12] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.183      ;
; -4.144 ; stream_codec:inst3|left_out[4] ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.189      ;
; -4.142 ; filter_fsm:inst|x_left[0][-9]  ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.180      ;
; -4.137 ; filter_fsm:inst|x_left[0][-4]  ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.008      ; 5.177      ;
; -4.135 ; stream_codec:inst3|left_out[7] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.180      ;
; -4.130 ; stream_codec:inst3|left_out[5] ; filter_fsm:inst|y_left[0][-2] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.175      ;
; -4.129 ; filter_fsm:inst|x_left[0][-7]  ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.008      ; 5.169      ;
; -4.128 ; filter_fsm:inst|x_left[0][-11] ; filter_fsm:inst|y_left[0][-3] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.166      ;
; -4.126 ; filter_fsm:inst|x_left[0][-8]  ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.008      ; 5.166      ;
; -4.126 ; stream_codec:inst3|left_out[0] ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.165      ;
; -4.124 ; filter_fsm:inst|x_left[0][-6]  ; filter_fsm:inst|y_left[0][3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.008      ; 5.164      ;
; -4.121 ; filter_fsm:inst|x_left[0][-10] ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.159      ;
; -4.120 ; filter_fsm:inst|x_left[0][-12] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.158      ;
; -4.115 ; filter_fsm:inst|x_left[0][-5]  ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.008      ; 5.155      ;
; -4.110 ; stream_codec:inst3|left_out[7] ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.155      ;
; -4.109 ; filter_fsm:inst|x_left[0][-5]  ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.148      ;
; -4.103 ; filter_fsm:inst|x_left[0][-7]  ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.142      ;
; -4.102 ; stream_codec:inst3|left_out[0] ; filter_fsm:inst|y_left[0][-3] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.007      ; 5.141      ;
; -4.098 ; filter_fsm:inst|x_left[0][-8]  ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.008      ; 5.138      ;
; -4.098 ; stream_codec:inst3|left_out[6] ; filter_fsm:inst|y_left[0][1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.012      ; 5.142      ;
; -4.097 ; filter_fsm:inst|x_left[0][-7]  ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.008      ; 5.137      ;
; -4.097 ; stream_codec:inst3|left_out[4] ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.142      ;
; -4.097 ; filter_fsm:inst|x_left[0][-10] ; filter_fsm:inst|y_left[0][-3] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.135      ;
; -4.096 ; filter_fsm:inst|x_left[0][-6]  ; filter_fsm:inst|y_left[0][2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.008      ; 5.136      ;
; -4.095 ; filter_fsm:inst|x_left[0][-9]  ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.006      ; 5.133      ;
; -4.088 ; filter_fsm:inst|x_left[0][-8]  ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.008      ; 5.128      ;
; -4.084 ; stream_codec:inst3|left_out[6] ; filter_fsm:inst|y_left[0][0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.129      ;
; -4.083 ; stream_codec:inst3|left_out[5] ; filter_fsm:inst|y_left[0][-4] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.013      ; 5.128      ;
; -4.083 ; filter_fsm:inst|x_left[0][-5]  ; filter_fsm:inst|y_left[0][-1] ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 1.000        ; 0.008      ; 5.123      ;
+--------+--------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:inst1|divided_clk'                                                                                                                             ;
+--------+-------------------------------+-------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -0.344 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|bit_count[0]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 1.378      ;
; -0.344 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 1.378      ;
; -0.344 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 1.378      ;
; -0.335 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|bit_count[0]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.374      ;
; -0.335 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.374      ;
; -0.335 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.374      ;
; -0.329 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|bit_count[0]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.368      ;
; -0.329 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.368      ;
; -0.329 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.368      ;
; -0.319 ; filter_fsm:inst|reg_addr[1]   ; i2c_codec:inst5|sreg[2]       ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; 0.500        ; -0.153     ; 0.698      ;
; -0.316 ; filter_fsm:inst|reg_data[5]   ; i2c_codec:inst5|sreg[5]       ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; 0.500        ; -0.153     ; 0.695      ;
; -0.305 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|sreg[1]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.332      ;
; -0.305 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|sreg[3]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.332      ;
; -0.305 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|sreg[4]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.332      ;
; -0.305 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.332      ;
; -0.305 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.332      ;
; -0.300 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|bit_count[0]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.339      ;
; -0.300 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.339      ;
; -0.300 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.339      ;
; -0.294 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|sreg[1]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.321      ;
; -0.294 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|sreg[3]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.321      ;
; -0.294 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|sreg[4]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.321      ;
; -0.294 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.321      ;
; -0.294 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.321      ;
; -0.275 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|bit_count[0]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 1.309      ;
; -0.275 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 1.309      ;
; -0.275 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 1.309      ;
; -0.274 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|bit_count[0]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 1.308      ;
; -0.274 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 1.308      ;
; -0.274 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 1.308      ;
; -0.271 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[1]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[3]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[4]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.303      ;
; -0.270 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|sreg[1]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.297      ;
; -0.270 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|sreg[3]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.297      ;
; -0.270 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|sreg[4]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.297      ;
; -0.270 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.297      ;
; -0.270 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.297      ;
; -0.236 ; filter_fsm:inst|reg_addr[3]   ; i2c_codec:inst5|sreg[4]       ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; 0.500        ; -0.154     ; 0.614      ;
; -0.234 ; filter_fsm:inst|reg_addr[2]   ; i2c_codec:inst5|sreg[3]       ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; 0.500        ; -0.154     ; 0.612      ;
; -0.233 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|bit_count[0]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.272      ;
; -0.233 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.272      ;
; -0.233 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.272      ;
; -0.230 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|sreg[1]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.257      ;
; -0.230 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|sreg[3]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.257      ;
; -0.230 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|sreg[4]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.257      ;
; -0.230 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.257      ;
; -0.230 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.005     ; 1.257      ;
; -0.228 ; filter_fsm:inst|reg_addr[0]   ; i2c_codec:inst5|sreg[1]       ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; 0.500        ; -0.154     ; 0.606      ;
; -0.222 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|bit_count[0]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 1.256      ;
; -0.222 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 1.256      ;
; -0.222 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.002      ; 1.256      ;
; -0.213 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[1]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.245      ;
; -0.213 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[3]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.245      ;
; -0.213 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[4]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.245      ;
; -0.213 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.245      ;
; -0.213 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.245      ;
; -0.184 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|sreg[1]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|sreg[3]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|sreg[4]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.216      ;
; -0.183 ; filter_fsm:inst|reg_data[3]   ; i2c_codec:inst5|sreg[3]       ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; 0.500        ; -0.154     ; 0.561      ;
; -0.182 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|bit_count[0]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.221      ;
; -0.182 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.221      ;
; -0.182 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.221      ;
; -0.180 ; filter_fsm:inst|reg_data[1]   ; i2c_codec:inst5|sreg[1]       ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; 0.500        ; -0.154     ; 0.558      ;
; -0.174 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|bit_count[0]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.213      ;
; -0.174 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.213      ;
; -0.174 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.007      ; 1.213      ;
; -0.169 ; filter_fsm:inst|reg_data[4]   ; i2c_codec:inst5|sreg[4]       ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; 0.500        ; -0.154     ; 0.547      ;
; -0.153 ; filter_fsm:inst|reg_data[0]   ; i2c_codec:inst5|sreg[0]       ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; 0.500        ; -0.153     ; 0.532      ;
; -0.133 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[1]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[3]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[4]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.165      ;
; -0.117 ; filter_fsm:inst|codec_start   ; i2c_codec:inst5|state.s_start ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; 0.500        ; -0.160     ; 0.489      ;
; -0.117 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[1]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.149      ;
; -0.117 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[3]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.149      ;
; -0.117 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[4]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.149      ;
; -0.117 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.149      ;
; -0.117 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.149      ;
; -0.116 ; filter_fsm:inst|codec_start   ; i2c_codec:inst5|state.s_idle  ; stream_codec:inst3|bclk_sig ; clk_div:inst1|divided_clk ; 0.500        ; -0.160     ; 0.488      ;
; -0.092 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[0]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.001      ; 1.125      ;
; -0.066 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[1]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[3]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[4]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.000      ; 1.098      ;
; -0.032 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[2]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.001      ; 1.065      ;
; -0.030 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[5]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.001      ; 1.063      ;
; -0.028 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|sreg[5]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.004     ; 1.056      ;
; -0.027 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[0]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.001      ; 1.060      ;
; -0.021 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|sreg[0]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.004     ; 1.049      ;
; -0.021 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|sreg[2]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; -0.004     ; 1.049      ;
; -0.021 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[2]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.001      ; 1.054      ;
; -0.019 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[5]       ; clk_div:inst1|divided_clk   ; clk_div:inst1|divided_clk ; 1.000        ; 0.001      ; 1.052      ;
+--------+-------------------------------+-------------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                       ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.240 ; clk_div:inst1|count[0]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.272      ;
; -0.209 ; clk_div:inst1|count[1]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.241      ;
; -0.175 ; clk_div:inst1|count[2]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.207      ;
; -0.172 ; clk_div:inst1|count[5]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.204      ;
; -0.160 ; clk_div:inst1|count[0]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.192      ;
; -0.140 ; clk_div:inst1|count[3]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.172      ;
; -0.129 ; clk_div:inst1|count[1]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.161      ;
; -0.115 ; clk_div:inst1|count[0]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 1.154      ;
; -0.105 ; clk_div:inst1|count[4]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.137      ;
; -0.095 ; clk_div:inst1|count[2]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.127      ;
; -0.092 ; clk_div:inst1|count[5]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.124      ;
; -0.090 ; clk_div:inst1|count[0]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.122      ;
; -0.073 ; clk_div:inst1|count[4]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.105      ;
; -0.070 ; clk_div:inst1|count[4]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.102      ;
; -0.066 ; clk_div:inst1|count[0]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.098      ;
; -0.062 ; clk_div:inst1|count[7]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.094      ;
; -0.062 ; clk_div:inst1|count[4]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 1.101      ;
; -0.060 ; clk_div:inst1|count[3]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.092      ;
; -0.059 ; clk_div:inst1|count[1]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.091      ;
; -0.057 ; clk_div:inst1|count[5]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.089      ;
; -0.053 ; clk_div:inst1|count[6]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.085      ;
; -0.049 ; clk_div:inst1|count[5]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 1.088      ;
; -0.038 ; clk_div:inst1|count[6]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.070      ;
; -0.035 ; clk_div:inst1|count[1]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.025 ; clk_div:inst1|count[2]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.057      ;
; -0.022 ; clk_div:inst1|count[5]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.054      ;
; -0.011 ; clk_div:inst1|count[7]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.043      ;
; -0.009 ; clk_div:inst1|count[2]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.041      ;
; -0.001 ; clk_div:inst1|count[2]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 1.040      ;
; 0.007  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.025      ;
; 0.010  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.022      ;
; 0.013  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.019      ;
; 0.014  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.018      ;
; 0.015  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.017      ;
; 0.016  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.016      ;
; 0.026  ; clk_div:inst1|count[5]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.006      ;
; 0.029  ; clk_div:inst1|count[5]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 1.003      ;
; 0.034  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.998      ;
; 0.035  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.997      ;
; 0.042  ; clk_div:inst1|count[6]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.990      ;
; 0.045  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.987      ;
; 0.063  ; clk_div:inst1|count[7]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 0.976      ;
; 0.069  ; clk_div:inst1|count[7]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.963      ;
; 0.070  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.962      ;
; 0.071  ; clk_div:inst1|count[1]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 0.968      ;
; 0.072  ; clk_div:inst1|count[6]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 0.967      ;
; 0.074  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.958      ;
; 0.076  ; clk_div:inst1|count[3]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 0.963      ;
; 0.077  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.955      ;
; 0.094  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.938      ;
; 0.111  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.921      ;
; 0.132  ; clk_div:inst1|count[8]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 0.907      ;
; 0.136  ; clk_div:inst1|count[6]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.896      ;
; 0.138  ; clk_div:inst1|count[7]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.894      ;
; 0.140  ; clk_div:inst1|count[7]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.892      ;
; 0.141  ; clk_div:inst1|count[7]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.891      ;
; 0.147  ; clk_div:inst1|count[6]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.885      ;
; 0.149  ; clk_div:inst1|count[6]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.883      ;
; 0.151  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.881      ;
; 0.154  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.878      ;
; 0.195  ; clk_div:inst1|count[9]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 1.000        ; 0.007      ; 0.844      ;
; 0.207  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.825      ;
; 0.207  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.825      ;
; 0.209  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.823      ;
; 0.210  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.822      ;
; 0.220  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.812      ;
; 0.270  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.762      ;
; 0.270  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.762      ;
; 0.272  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.760      ;
; 0.273  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.759      ;
; 0.282  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.750      ;
; 0.313  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.719      ;
; 0.347  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.685      ;
; 0.352  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[2]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.680      ;
; 0.382  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.650      ;
; 0.383  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[2]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.649      ;
; 0.387  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[1]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.645      ;
; 0.520  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.512      ;
; 0.520  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[2]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.512      ;
; 0.521  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[1]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.511      ;
; 0.525  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[0]        ; CLK                           ; CLK         ; 1.000        ; 0.000      ; 0.507      ;
; 2.093  ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; CLK         ; 0.500        ; 1.787      ; 0.367      ;
; 2.107  ; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; CLK         ; 0.500        ; 1.801      ; 0.367      ;
; 2.593  ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; CLK         ; 1.000        ; 1.787      ; 0.367      ;
; 2.607  ; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; CLK         ; 1.000        ; 1.801      ; 0.367      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'stream_codec:inst3|mclk_sig'                                                                                                                                                   ;
+--------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.223 ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 1.254      ;
; -0.214 ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 1.245      ;
; -0.211 ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 1.242      ;
; -0.163 ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 1.194      ;
; -0.147 ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 1.178      ;
; -0.134 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.166      ;
; -0.125 ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.157      ;
; -0.122 ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.154      ;
; -0.121 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.153      ;
; -0.120 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.152      ;
; -0.116 ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.148      ;
; -0.113 ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.145      ;
; -0.113 ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.145      ;
; -0.110 ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.142      ;
; -0.107 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.139      ;
; -0.097 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 1.128      ;
; -0.086 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.118      ;
; -0.084 ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 1.115      ;
; -0.082 ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 1.113      ;
; -0.081 ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 1.112      ;
; -0.072 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.104      ;
; -0.065 ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.097      ;
; -0.062 ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.094      ;
; -0.053 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.085      ;
; -0.051 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.083      ;
; -0.049 ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.081      ;
; -0.046 ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.078      ;
; -0.040 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 1.071      ;
; -0.039 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.071      ;
; -0.037 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.069      ;
; -0.029 ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 1.060      ;
; -0.027 ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 1.058      ;
; -0.016 ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.048      ;
; -0.008 ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.040      ;
; -0.002 ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.034      ;
; 0.005  ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.027      ;
; 0.014  ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.018      ;
; 0.016  ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.016      ;
; 0.017  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.015      ;
; 0.017  ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.015      ;
; 0.019  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.013      ;
; 0.019  ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.013      ;
; 0.020  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 1.012      ;
; 0.033  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.999      ;
; 0.037  ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; -0.001     ; 0.994      ;
; 0.040  ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.992      ;
; 0.043  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.989      ;
; 0.071  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.961      ;
; 0.072  ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.960      ;
; 0.074  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.958      ;
; 0.075  ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.957      ;
; 0.075  ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.957      ;
; 0.078  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.954      ;
; 0.096  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.936      ;
; 0.097  ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.935      ;
; 0.110  ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.922      ;
; 0.110  ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.922      ;
; 0.113  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.919      ;
; 0.129  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.903      ;
; 0.130  ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.001      ; 0.903      ;
; 0.132  ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.900      ;
; 0.132  ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.900      ;
; 0.135  ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.897      ;
; 0.138  ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.894      ;
; 0.145  ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.887      ;
; 0.145  ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.887      ;
; 0.148  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.884      ;
; 0.148  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.884      ;
; 0.151  ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.001      ; 0.882      ;
; 0.162  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.870      ;
; 0.167  ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.865      ;
; 0.167  ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.865      ;
; 0.171  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.861      ;
; 0.180  ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.852      ;
; 0.183  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.849      ;
; 0.183  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.849      ;
; 0.187  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.845      ;
; 0.197  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.835      ;
; 0.200  ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.832      ;
; 0.202  ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.830      ;
; 0.202  ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.830      ;
; 0.204  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.828      ;
; 0.206  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.826      ;
; 0.215  ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.817      ;
; 0.215  ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.001      ; 0.818      ;
; 0.218  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.814      ;
; 0.221  ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.811      ;
; 0.222  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.810      ;
; 0.232  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.800      ;
; 0.234  ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.798      ;
; 0.237  ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.795      ;
; 0.237  ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.795      ;
; 0.239  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.793      ;
; 0.241  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.791      ;
; 0.257  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.775      ;
; 0.257  ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.001      ; 0.776      ;
; 0.258  ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.774      ;
; 0.260  ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.000      ; 0.772      ;
; 0.262  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.001      ; 0.771      ;
; 0.265  ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 1.000        ; 0.001      ; 0.768      ;
+--------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div_VGA:inst6|divided_clk'                                                                                                                         ;
+--------+----------------------------+----------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.144 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.176      ;
; -0.126 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.158      ;
; -0.122 ; vga_640x480:inst7|hcs[7]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.154      ;
; -0.118 ; vga_640x480:inst7|hcs[7]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.150      ;
; -0.117 ; vga_640x480:inst7|hcs[6]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.149      ;
; -0.113 ; vga_640x480:inst7|hcs[6]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.145      ;
; -0.108 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.140      ;
; -0.107 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.139      ;
; -0.107 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.139      ;
; -0.086 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.118      ;
; -0.071 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.103      ;
; -0.063 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.095      ;
; -0.052 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.084      ;
; -0.050 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.082      ;
; -0.042 ; vga_640x480:inst7|hcs[5]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.074      ;
; -0.038 ; vga_640x480:inst7|hcs[5]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.070      ;
; -0.026 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.058      ;
; -0.005 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.037      ;
; -0.002 ; vga_640x480:inst7|hcs[7]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.034      ;
; -0.001 ; vga_640x480:inst7|vcs[6]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.033      ;
; 0.001  ; vga_640x480:inst7|hcs[4]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.031      ;
; 0.002  ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.030      ;
; 0.003  ; vga_640x480:inst7|hcs[6]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.029      ;
; 0.005  ; vga_640x480:inst7|hcs[4]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.027      ;
; 0.006  ; vga_640x480:inst7|vcs[5]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.026      ;
; 0.012  ; vga_640x480:inst7|vcs[8]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.020      ;
; 0.019  ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.013      ;
; 0.021  ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.011      ;
; 0.029  ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.003      ;
; 0.031  ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 1.001      ;
; 0.047  ; vga_640x480:inst7|hcs[9]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.985      ;
; 0.051  ; vga_640x480:inst7|hcs[9]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.981      ;
; 0.060  ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.972      ;
; 0.073  ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.959      ;
; 0.074  ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.958      ;
; 0.077  ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.955      ;
; 0.078  ; vga_640x480:inst7|hcs[5]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.954      ;
; 0.092  ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.940      ;
; 0.096  ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.936      ;
; 0.108  ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.924      ;
; 0.120  ; vga_640x480:inst7|hcs[4]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.912      ;
; 0.121  ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.911      ;
; 0.127  ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.905      ;
; 0.127  ; vga_640x480:inst7|vcs[6]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.905      ;
; 0.128  ; vga_640x480:inst7|vcs[6]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.904      ;
; 0.131  ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.901      ;
; 0.132  ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.900      ;
; 0.134  ; vga_640x480:inst7|vcs[5]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.898      ;
; 0.135  ; vga_640x480:inst7|vcs[7]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.897      ;
; 0.135  ; vga_640x480:inst7|vcs[5]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.897      ;
; 0.140  ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.892      ;
; 0.140  ; vga_640x480:inst7|vcs[8]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.892      ;
; 0.141  ; vga_640x480:inst7|vcs[8]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.891      ;
; 0.142  ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.890      ;
; 0.143  ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.889      ;
; 0.147  ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.885      ;
; 0.162  ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.870      ;
; 0.167  ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.865      ;
; 0.167  ; vga_640x480:inst7|hcs[9]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.865      ;
; 0.173  ; vga_640x480:inst7|hcs[8]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.859      ;
; 0.177  ; vga_640x480:inst7|hcs[7]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.855      ;
; 0.177  ; vga_640x480:inst7|hcs[8]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.855      ;
; 0.177  ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.855      ;
; 0.178  ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.854      ;
; 0.182  ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.850      ;
; 0.182  ; vga_640x480:inst7|hcs[6]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.850      ;
; 0.190  ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.004      ; 0.846      ;
; 0.190  ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.004      ; 0.846      ;
; 0.190  ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.004      ; 0.846      ;
; 0.190  ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.004      ; 0.846      ;
; 0.190  ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[1]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.004      ; 0.846      ;
; 0.190  ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[2]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.004      ; 0.846      ;
; 0.190  ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.004      ; 0.846      ;
; 0.190  ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.004      ; 0.846      ;
; 0.190  ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.004      ; 0.846      ;
; 0.190  ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.004      ; 0.846      ;
; 0.197  ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.835      ;
; 0.201  ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.831      ;
; 0.201  ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.831      ;
; 0.212  ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.820      ;
; 0.213  ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.819      ;
; 0.217  ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.815      ;
; 0.219  ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.813      ;
; 0.228  ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.804      ;
; 0.232  ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.800      ;
; 0.236  ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.796      ;
; 0.237  ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.795      ;
; 0.252  ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.780      ;
; 0.255  ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.777      ;
; 0.257  ; vga_640x480:inst7|hcs[5]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.775      ;
; 0.259  ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.773      ;
; 0.263  ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.769      ;
; 0.263  ; vga_640x480:inst7|vcs[7]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.769      ;
; 0.264  ; vga_640x480:inst7|vcs[7]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.768      ;
; 0.272  ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.760      ;
; 0.273  ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.759      ;
; 0.282  ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.750      ;
; 0.287  ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.745      ;
; 0.293  ; vga_640x480:inst7|hcs[8]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.739      ;
; 0.294  ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 1.000        ; 0.000      ; 0.738      ;
+--------+----------------------------+----------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'USB_CLK'                                                                                                                            ;
+-------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; 1.489 ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; USB_CLK     ; 0.500        ; 1.183      ; 0.367      ;
; 1.989 ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; USB_CLK     ; 1.000        ; 1.183      ; 0.367      ;
+-------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                        ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.727 ; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; CLK         ; 0.000        ; 1.801      ; 0.367      ;
; -1.713 ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; CLK         ; 0.000        ; 1.787      ; 0.367      ;
; -1.227 ; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; CLK         ; -0.500       ; 1.801      ; 0.367      ;
; -1.213 ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; CLK         ; -0.500       ; 1.787      ; 0.367      ;
; 0.355  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[0]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.507      ;
; 0.359  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[1]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[2]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.493  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[1]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.645      ;
; 0.497  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[2]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.528  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[2]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.680      ;
; 0.533  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.567  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.719      ;
; 0.598  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[4]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.750      ;
; 0.603  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.755      ;
; 0.607  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.759      ;
; 0.608  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.760      ;
; 0.609  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.761      ;
; 0.610  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.610  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.617  ; clk_div:inst1|count[7]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.769      ;
; 0.627  ; clk_div:inst1|count[5]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.779      ;
; 0.659  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.811      ;
; 0.659  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.811      ;
; 0.659  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.811      ;
; 0.659  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.811      ;
; 0.663  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.815      ;
; 0.665  ; clk_div:inst1|count[6]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.817      ;
; 0.665  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.817      ;
; 0.670  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.822      ;
; 0.671  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.823      ;
; 0.672  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.824      ;
; 0.673  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.825      ;
; 0.685  ; clk_div:inst1|count[9]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 0.844      ;
; 0.700  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.852      ;
; 0.727  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.879      ;
; 0.727  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.879      ;
; 0.729  ; clk_div:inst1|count[1]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.881      ;
; 0.730  ; clk_div:inst1|count[6]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.882      ;
; 0.732  ; clk_div:inst1|count[6]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.884      ;
; 0.733  ; clk_div:inst1|count[6]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.885      ;
; 0.733  ; clk_div:inst1|count[6]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.885      ;
; 0.735  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.887      ;
; 0.740  ; clk_div:inst1|count[7]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.892      ;
; 0.741  ; clk_div:inst1|count[7]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.893      ;
; 0.742  ; clk_div:inst1|count[7]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.894      ;
; 0.742  ; clk_div:inst1|count[7]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.894      ;
; 0.748  ; clk_div:inst1|count[8]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 0.907      ;
; 0.800  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.952      ;
; 0.801  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.953      ;
; 0.804  ; clk_div:inst1|count[3]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 0.963      ;
; 0.804  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.956      ;
; 0.808  ; clk_div:inst1|count[6]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 0.967      ;
; 0.809  ; clk_div:inst1|count[1]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 0.968      ;
; 0.810  ; clk_div:inst1|count[9]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.962      ;
; 0.811  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.963      ;
; 0.812  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.964      ;
; 0.813  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.965      ;
; 0.815  ; clk_div:inst1|count[3]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.967      ;
; 0.817  ; clk_div:inst1|count[7]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 0.976      ;
; 0.835  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.987      ;
; 0.845  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.997      ;
; 0.845  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.997      ;
; 0.845  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 0.997      ;
; 0.852  ; clk_div:inst1|count[5]        ; clk_div:inst1|count[6]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.004      ;
; 0.854  ; clk_div:inst1|count[5]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.006      ;
; 0.867  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[3]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.019      ;
; 0.873  ; clk_div:inst1|count[8]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.025      ;
; 0.878  ; clk_div:inst1|count[5]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.030      ;
; 0.881  ; clk_div:inst1|count[2]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 1.040      ;
; 0.881  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.033      ;
; 0.890  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.042      ;
; 0.892  ; clk_div:inst1|count[2]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.044      ;
; 0.905  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.057      ;
; 0.913  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.065      ;
; 0.915  ; clk_div:inst1|count[0]        ; clk_div:inst1|count[7]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.067      ;
; 0.929  ; clk_div:inst1|count[5]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 1.088      ;
; 0.933  ; clk_div:inst1|count[6]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.085      ;
; 0.938  ; clk_div:inst1|count[5]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.090      ;
; 0.940  ; clk_div:inst1|count[5]        ; clk_div:inst1|count[8]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.092      ;
; 0.942  ; clk_div:inst1|count[4]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 1.101      ;
; 0.942  ; clk_div:inst1|count[7]        ; clk_div:inst1|count[5]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.094      ;
; 0.951  ; clk_div:inst1|count[4]        ; clk_div:inst1|count[9]        ; CLK                           ; CLK         ; 0.000        ; 0.000      ; 1.103      ;
; 0.995  ; clk_div:inst1|count[0]        ; clk_div:inst1|divided_clk     ; CLK                           ; CLK         ; 0.000        ; 0.007      ; 1.154      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'stream_codec:inst3|mclk_sig'                                                                                                                                                    ;
+--------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.498 ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 1.572      ; 0.367      ;
; -0.998 ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|mclk_sig ; -0.500       ; 1.572      ; 0.367      ;
; 0.215  ; stream_codec:inst3|left_right            ; stream_codec:inst3|left_right            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.360  ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.515      ;
; 0.365  ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.518      ;
; 0.374  ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.530      ;
; 0.413  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.565      ;
; 0.464  ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.616      ;
; 0.491  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.001      ; 0.644      ;
; 0.498  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.651      ;
; 0.501  ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.653      ;
; 0.503  ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.655      ;
; 0.506  ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.658      ;
; 0.514  ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.666      ;
; 0.515  ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.667      ;
; 0.516  ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.668      ;
; 0.517  ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.670      ;
; 0.533  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.685      ;
; 0.536  ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.688      ;
; 0.538  ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.690      ;
; 0.540  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.692      ;
; 0.541  ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.693      ;
; 0.542  ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.001      ; 0.695      ;
; 0.545  ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.697      ;
; 0.545  ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.697      ;
; 0.550  ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.702      ;
; 0.551  ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.703      ;
; 0.552  ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.705      ;
; 0.553  ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.705      ;
; 0.568  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.721      ;
; 0.571  ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.723      ;
; 0.571  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.723      ;
; 0.573  ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.725      ;
; 0.576  ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.728      ;
; 0.578  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.730      ;
; 0.585  ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.737      ;
; 0.587  ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.739      ;
; 0.588  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.740      ;
; 0.592  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.744      ;
; 0.595  ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.747      ;
; 0.604  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.756      ;
; 0.606  ; stream_codec:inst3|counter[2]            ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.758      ;
; 0.606  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.758      ;
; 0.607  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.759      ;
; 0.608  ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.760      ;
; 0.611  ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.763      ;
; 0.615  ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.001      ; 0.768      ;
; 0.618  ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.770      ;
; 0.618  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.001      ; 0.771      ;
; 0.620  ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.772      ;
; 0.622  ; stream_codec:inst3|\process_2:counter[3] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.774      ;
; 0.623  ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.001      ; 0.776      ;
; 0.623  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.775      ;
; 0.639  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.791      ;
; 0.641  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.793      ;
; 0.643  ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.795      ;
; 0.643  ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.795      ;
; 0.646  ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.798      ;
; 0.648  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.800      ;
; 0.658  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.810      ;
; 0.662  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.814      ;
; 0.665  ; stream_codec:inst3|\process_2:counter[4] ; stream_codec:inst3|bclk_sig              ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.001      ; 0.818      ;
; 0.665  ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.817      ;
; 0.666  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.818      ;
; 0.674  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[6] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.826      ;
; 0.676  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.828      ;
; 0.678  ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[10]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.830      ;
; 0.678  ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.830      ;
; 0.680  ; stream_codec:inst3|\process_2:counter[5] ; stream_codec:inst3|\process_2:counter[2] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.832      ;
; 0.683  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.835      ;
; 0.693  ; stream_codec:inst3|counter[7]            ; stream_codec:inst3|counter[12]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.845      ;
; 0.697  ; stream_codec:inst3|counter[3]            ; stream_codec:inst3|counter[8]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.849      ;
; 0.697  ; stream_codec:inst3|\process_2:counter[1] ; stream_codec:inst3|counter[5]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.849      ;
; 0.700  ; stream_codec:inst3|counter[4]            ; stream_codec:inst3|counter[9]            ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.852      ;
; 0.709  ; stream_codec:inst3|\process_2:counter[0] ; stream_codec:inst3|\process_2:counter[7] ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.861      ;
; 0.713  ; stream_codec:inst3|counter[6]            ; stream_codec:inst3|counter[11]           ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; 0.000        ; 0.000      ; 0.865      ;
+--------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'USB_CLK'                                                                                                                              ;
+--------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; -1.109 ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; USB_CLK     ; 0.000        ; 1.183      ; 0.367      ;
; -0.609 ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|mclk_sig ; USB_CLK     ; -0.500       ; 1.183      ; 0.367      ;
+--------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'stream_codec:inst3|bclk_sig'                                                                                                                                         ;
+-------+-------------------------------------+-------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.208 ; stream_codec:inst3|left_right       ; filter_fsm:inst|left_right_1        ; stream_codec:inst3|mclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.226      ; 0.586      ;
; 0.215 ; filter_fsm:inst|state.idle          ; filter_fsm:inst|state.idle          ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filter_fsm:inst|state.wait0         ; filter_fsm:inst|state.wait0         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filter_fsm:inst|state.wait1         ; filter_fsm:inst|state.wait1         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filter_fsm:inst|codec_start         ; filter_fsm:inst|codec_start         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filter_fsm:inst|rom_ptr[0]          ; filter_fsm:inst|rom_ptr[0]          ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filter_fsm:inst|rom_ptr[1]          ; filter_fsm:inst|rom_ptr[1]          ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filter_fsm:inst|rom_ptr[2]          ; filter_fsm:inst|rom_ptr[2]          ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filter_fsm:inst|rom_ptr[3]          ; filter_fsm:inst|rom_ptr[3]          ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filter_fsm:inst|state.filter1       ; filter_fsm:inst|state.filter1       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filter_fsm:inst|state.filter0       ; filter_fsm:inst|state.filter0       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filter_fsm:inst|state.filter2       ; filter_fsm:inst|state.filter2       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filter_fsm:inst|left_right_1        ; filter_fsm:inst|left_right_1        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filter_fsm:inst|data_reg_states[3]  ; filter_fsm:inst|data_reg_states[3]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filter_fsm:inst|data_reg_states[2]  ; filter_fsm:inst|data_reg_states[2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filter_fsm:inst|data_reg_states[1]  ; filter_fsm:inst|data_reg_states[1]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filter_fsm:inst|data_reg_states[0]  ; filter_fsm:inst|data_reg_states[0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; filter_fsm:inst|right_out_int[7]    ; filter_fsm:inst|right_out[7]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.388      ;
; 0.239 ; filter_fsm:inst|right_out_int[1]    ; filter_fsm:inst|right_out[1]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; filter_fsm:inst|right_out_int[2]    ; filter_fsm:inst|right_out[2]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; filter_fsm:inst|right_out_int[5]    ; filter_fsm:inst|right_out[5]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; stream_codec:inst3|adc_sreg[14]     ; stream_codec:inst3|adc_sreg[15]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; filter_fsm:inst|right_out_int[3]    ; filter_fsm:inst|right_out[3]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; filter_fsm:inst|left_out_int[8]     ; filter_fsm:inst|left_out[8]         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; filter_fsm:inst|right_out_int[11]   ; filter_fsm:inst|right_out[11]       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; stream_codec:inst3|adc_sreg[2]      ; stream_codec:inst3|adc_sreg[3]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; filter_fsm:inst|left_out_int[6]     ; filter_fsm:inst|left_out[6]         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; filter_fsm:inst|left_out_int[10]    ; filter_fsm:inst|left_out[10]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; filter_fsm:inst|left_out_int[11]    ; filter_fsm:inst|left_out[11]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; filter_fsm:inst|left_out[5]         ; Audio_to_Led:inst2|output[2]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; stream_codec:inst3|adc_sreg[1]      ; stream_codec:inst3|adc_sreg[2]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; filter_fsm:inst|left_out_int[14]    ; filter_fsm:inst|left_out[14]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; stream_codec:inst3|adc_sreg[4]      ; stream_codec:inst3|adc_sreg[5]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; stream_codec:inst3|adc_sreg[10]     ; stream_codec:inst3|adc_sreg[11]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; filter_fsm:inst|left_out_int[0]     ; filter_fsm:inst|left_out[0]         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; filter_fsm:inst|left_out_int[1]     ; filter_fsm:inst|left_out[1]         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; filter_fsm:inst|left_out_int[15]    ; filter_fsm:inst|left_out[15]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; filter_fsm:inst|left_out[1]         ; Audio_to_Led:inst2|output[0]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; stream_codec:inst3|adc_sreg[5]      ; stream_codec:inst3|adc_sreg[6]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; filter_fsm:inst|left_out[13]        ; Audio_to_Led:inst2|output[6]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; filter_fsm:inst|left_out[7]         ; Audio_to_Led:inst2|output[3]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; stream_codec:inst3|adc_sreg[3]      ; stream_codec:inst3|adc_sreg[4]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; stream_codec:inst3|adc_sreg[12]     ; stream_codec:inst3|adc_sreg[13]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; filter_fsm:inst|left_out[15]        ; Audio_to_Led:inst2|output[7]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.398      ;
; 0.269 ; filter_fsm:inst|state.idle          ; filter_fsm:inst|state.config0       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.421      ;
; 0.269 ; filter_fsm:inst|state.filter_select ; filter_fsm:inst|state.filter1       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.421      ;
; 0.269 ; filter_fsm:inst|state.filter_select ; filter_fsm:inst|state.filter0       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.421      ;
; 0.270 ; filter_fsm:inst|state.filter_select ; filter_fsm:inst|data_reg_states[0]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.422      ;
; 0.273 ; filter_fsm:inst|state.filter_select ; filter_fsm:inst|state.filter2       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.425      ;
; 0.273 ; filter_fsm:inst|state.filter1       ; filter_fsm:inst|data_reg_states[2]  ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.425      ;
; 0.275 ; filter_fsm:inst|rom_ptr[0]          ; filter_fsm:inst|rom_ptr[1]          ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.427      ;
; 0.282 ; filter_fsm:inst|rom_ptr[0]          ; filter_fsm:inst|rom_ptr[2]          ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.434      ;
; 0.283 ; filter_fsm:inst|rom_ptr[0]          ; filter_fsm:inst|rom_ptr[3]          ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.435      ;
; 0.290 ; filter_fsm:inst|left_out[4]         ; Audio_to_Led:inst2|output[2]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.442      ;
; 0.290 ; filter_fsm:inst|left_out[6]         ; Audio_to_Led:inst2|output[3]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.442      ;
; 0.291 ; filter_fsm:inst|left_out[0]         ; Audio_to_Led:inst2|output[0]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.443      ;
; 0.296 ; filter_fsm:inst|state.filter0       ; filter_fsm:inst|state.filter_select ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.448      ;
; 0.309 ; stream_codec:inst3|right_out[10]    ; filter_fsm:inst|x_right[0][-2]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.462      ;
; 0.310 ; filter_fsm:inst|left_out_int[13]    ; filter_fsm:inst|left_out[13]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.462      ;
; 0.317 ; stream_codec:inst3|right_out[1]     ; filter_fsm:inst|x_right[0][-11]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.470      ;
; 0.319 ; stream_codec:inst3|adc_sreg[0]      ; stream_codec:inst3|adc_sreg[1]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.472      ;
; 0.320 ; stream_codec:inst3|right_out[9]     ; filter_fsm:inst|x_right[0][-3]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.473      ;
; 0.321 ; filter_fsm:inst|left_out_int[2]     ; filter_fsm:inst|left_out[2]         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.473      ;
; 0.321 ; filter_fsm:inst|right_out_int[15]   ; filter_fsm:inst|right_out[15]       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.473      ;
; 0.322 ; stream_codec:inst3|right_out[3]     ; filter_fsm:inst|x_right[0][-9]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.475      ;
; 0.322 ; filter_fsm:inst|right_out[8]        ; stream_codec:inst3|dac_sreg[8]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; filter_fsm:inst|left_out[2]         ; stream_codec:inst3|dac_sreg[2]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.476      ;
; 0.323 ; stream_codec:inst3|right_out[4]     ; filter_fsm:inst|x_right[0][-8]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.476      ;
; 0.323 ; filter_fsm:inst|z_right[-3]         ; filter_fsm:inst|right_out_int[9]    ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.476      ;
; 0.323 ; filter_fsm:inst|right_out_int[9]    ; filter_fsm:inst|right_out[9]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; stream_codec:inst3|right_out[12]    ; filter_fsm:inst|x_right[0][0]       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.476      ;
; 0.323 ; filter_fsm:inst|z_right[2]          ; filter_fsm:inst|right_out_int[14]   ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.476      ;
; 0.324 ; stream_codec:inst3|right_out[0]     ; filter_fsm:inst|x_right[0][-12]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.477      ;
; 0.324 ; filter_fsm:inst|right_out_int[0]    ; filter_fsm:inst|right_out[0]        ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; stream_codec:inst3|right_out[2]     ; filter_fsm:inst|x_right[0][-10]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.477      ;
; 0.324 ; filter_fsm:inst|z_right[-6]         ; filter_fsm:inst|right_out_int[6]    ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.477      ;
; 0.324 ; stream_codec:inst3|right_out[7]     ; filter_fsm:inst|x_right[0][-5]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.477      ;
; 0.324 ; stream_codec:inst3|dac_sreg[14]     ; stream_codec:inst3|dacdat           ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; filter_fsm:inst|left_out[5]         ; stream_codec:inst3|dac_sreg[5]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.478      ;
; 0.325 ; filter_fsm:inst|left_out_int[7]     ; filter_fsm:inst|left_out[7]         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; filter_fsm:inst|left_out_int[9]     ; filter_fsm:inst|left_out[9]         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; filter_fsm:inst|right_out[13]       ; stream_codec:inst3|dac_sreg[13]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.478      ;
; 0.326 ; stream_codec:inst3|dac_sreg[6]      ; stream_codec:inst3|dac_sreg[7]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; filter_fsm:inst|right_out_int[10]   ; filter_fsm:inst|right_out[10]       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; filter_fsm:inst|z_right[0]          ; filter_fsm:inst|right_out_int[12]   ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.479      ;
; 0.326 ; filter_fsm:inst|right_out[12]       ; stream_codec:inst3|dac_sreg[12]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.479      ;
; 0.326 ; filter_fsm:inst|z_right[1]          ; filter_fsm:inst|right_out_int[13]   ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.479      ;
; 0.327 ; filter_fsm:inst|left_out_int[5]     ; filter_fsm:inst|left_out[5]         ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; stream_codec:inst3|dac_sreg[4]      ; stream_codec:inst3|dac_sreg[5]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; stream_codec:inst3|dac_sreg[10]     ; stream_codec:inst3|dac_sreg[11]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; filter_fsm:inst|right_out_int[12]   ; filter_fsm:inst|right_out[12]       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; filter_fsm:inst|right_out_int[13]   ; filter_fsm:inst|right_out[13]       ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; filter_fsm:inst|left_out[3]         ; stream_codec:inst3|dac_sreg[3]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.481      ;
; 0.328 ; stream_codec:inst3|dac_sreg[2]      ; stream_codec:inst3|dac_sreg[3]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; stream_codec:inst3|right_out[5]     ; filter_fsm:inst|x_right[0][-7]      ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.001      ; 0.481      ;
; 0.328 ; stream_codec:inst3|dac_sreg[9]      ; stream_codec:inst3|dac_sreg[10]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; stream_codec:inst3|dac_sreg[12]     ; stream_codec:inst3|dac_sreg[13]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; stream_codec:inst3|dac_sreg[11]     ; stream_codec:inst3|dac_sreg[12]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; stream_codec:inst3|adc_sreg[9]      ; stream_codec:inst3|adc_sreg[10]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; stream_codec:inst3|adc_sreg[11]     ; stream_codec:inst3|adc_sreg[12]     ; stream_codec:inst3|bclk_sig ; stream_codec:inst3|bclk_sig ; 0.000        ; 0.000      ; 0.483      ;
+-------+-------------------------------------+-------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:inst1|divided_clk'                                                                                                                           ;
+-------+-------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.215 ; i2c_codec:inst5|aux_scl       ; i2c_codec:inst5|aux_scl       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|tick_count[0] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|state.s_addr  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|state.s_ack1  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|state.s_byte1 ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|state.s_ack2  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|state.s_byte2 ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec:inst5|bit_count[0]  ; i2c_codec:inst5|bit_count[0]  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec:inst5|bit_count[1]  ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec:inst5|bit_count[2]  ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|state.s_ack3  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|state.s_idle  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec:inst5|idle          ; i2c_codec:inst5|idle          ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec:inst5|sreg[0]       ; i2c_codec:inst5|sreg[0]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec:inst5|sreg[2]       ; i2c_codec:inst5|sreg[2]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec:inst5|en_scl        ; i2c_codec:inst5|en_scl        ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec:inst5|sreg[5]       ; i2c_codec:inst5|sreg[5]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; i2c_codec:inst5|state.s_start ; i2c_codec:inst5|en_scl        ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.397      ;
; 0.264 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.416      ;
; 0.268 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.420      ;
; 0.312 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.464      ;
; 0.324 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|state.s_stop1 ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.476      ;
; 0.331 ; i2c_codec:inst5|sreg[7]       ; i2c_codec:inst5|i2c_sda~reg0  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.007      ; 0.490      ;
; 0.361 ; i2c_codec:inst5|bit_count[1]  ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; i2c_codec:inst5|state.s_start ; i2c_codec:inst5|idle          ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.515      ;
; 0.375 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|state.s_byte1 ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|i2c_sda~en    ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.007      ; 0.539      ;
; 0.381 ; i2c_codec:inst5|bit_count[0]  ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.533      ;
; 0.385 ; i2c_codec:inst5|bit_count[0]  ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.537      ;
; 0.394 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|state.s_ack1  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.546      ;
; 0.395 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.547      ;
; 0.396 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|state.s_ack2  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.548      ;
; 0.396 ; i2c_codec:inst5|sreg[5]       ; i2c_codec:inst5|sreg[6]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.001     ; 0.547      ;
; 0.400 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|state.s_byte1 ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.552      ;
; 0.416 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|state.s_stop2 ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.568      ;
; 0.445 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|idle          ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.597      ;
; 0.450 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|en_scl        ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.602      ;
; 0.454 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|i2c_sda~en    ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.007      ; 0.613      ;
; 0.456 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|state.s_stop1 ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.005      ; 0.613      ;
; 0.458 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|bit_count[0]  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.007      ; 0.617      ;
; 0.458 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.007      ; 0.617      ;
; 0.459 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|state.s_ack2  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.611      ;
; 0.459 ; i2c_codec:inst5|sreg[6]       ; i2c_codec:inst5|sreg[7]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.611      ;
; 0.461 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|state.s_ack1  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.613      ;
; 0.461 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|state.s_byte2 ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.613      ;
; 0.466 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|state.s_idle  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.618      ;
; 0.486 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|state.s_byte2 ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.638      ;
; 0.486 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[2]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.001      ; 0.639      ;
; 0.496 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[5]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.001      ; 0.649      ;
; 0.504 ; i2c_codec:inst5|state.s_stop1 ; i2c_codec:inst5|tick_count[0] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.005     ; 0.651      ;
; 0.523 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[0]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.001      ; 0.676      ;
; 0.546 ; i2c_codec:inst5|sreg[1]       ; i2c_codec:inst5|sreg[2]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.001      ; 0.699      ;
; 0.556 ; i2c_codec:inst5|state.s_ack3  ; i2c_codec:inst5|i2c_sda~en    ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.002      ; 0.710      ;
; 0.557 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|tick_count[0] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.005     ; 0.704      ;
; 0.573 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|state.s_start ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|state.s_ack3  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.005      ; 0.731      ;
; 0.581 ; i2c_codec:inst5|bit_count[1]  ; i2c_codec:inst5|state.s_ack2  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.007     ; 0.726      ;
; 0.582 ; i2c_codec:inst5|bit_count[1]  ; i2c_codec:inst5|state.s_addr  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.007     ; 0.727      ;
; 0.585 ; i2c_codec:inst5|bit_count[1]  ; i2c_codec:inst5|state.s_ack1  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.007     ; 0.730      ;
; 0.586 ; i2c_codec:inst5|bit_count[1]  ; i2c_codec:inst5|state.s_byte1 ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.007     ; 0.731      ;
; 0.586 ; i2c_codec:inst5|bit_count[1]  ; i2c_codec:inst5|state.s_byte2 ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.007     ; 0.731      ;
; 0.590 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[1]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[3]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[4]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.742      ;
; 0.604 ; i2c_codec:inst5|sreg[0]       ; i2c_codec:inst5|sreg[1]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.001     ; 0.755      ;
; 0.607 ; i2c_codec:inst5|state.s_byte2 ; i2c_codec:inst5|state.s_ack3  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.005      ; 0.764      ;
; 0.609 ; i2c_codec:inst5|state.s_start ; i2c_codec:inst5|bit_count[1]  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.002      ; 0.763      ;
; 0.611 ; i2c_codec:inst5|state.s_start ; i2c_codec:inst5|bit_count[0]  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.002      ; 0.765      ;
; 0.612 ; i2c_codec:inst5|sreg[2]       ; i2c_codec:inst5|sreg[3]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.001     ; 0.763      ;
; 0.619 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|bit_count[2]  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.007      ; 0.778      ;
; 0.626 ; i2c_codec:inst5|state.s_idle  ; i2c_codec:inst5|tick_count[0] ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.005     ; 0.773      ;
; 0.637 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|state.s_addr  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.789      ;
; 0.643 ; i2c_codec:inst5|state.s_addr  ; i2c_codec:inst5|i2c_sda~reg0  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.007      ; 0.802      ;
; 0.645 ; i2c_codec:inst5|bit_count[2]  ; i2c_codec:inst5|state.s_ack2  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.007     ; 0.790      ;
; 0.646 ; i2c_codec:inst5|bit_count[2]  ; i2c_codec:inst5|state.s_addr  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.007     ; 0.791      ;
; 0.649 ; i2c_codec:inst5|bit_count[2]  ; i2c_codec:inst5|state.s_ack1  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.007     ; 0.794      ;
; 0.650 ; i2c_codec:inst5|bit_count[2]  ; i2c_codec:inst5|state.s_byte1 ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.007     ; 0.795      ;
; 0.650 ; i2c_codec:inst5|bit_count[2]  ; i2c_codec:inst5|state.s_byte2 ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.007     ; 0.795      ;
; 0.661 ; i2c_codec:inst5|tick_count[0] ; i2c_codec:inst5|sreg[0]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.001      ; 0.814      ;
; 0.670 ; i2c_codec:inst5|bit_count[0]  ; i2c_codec:inst5|state.s_ack2  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.007     ; 0.815      ;
; 0.671 ; i2c_codec:inst5|bit_count[0]  ; i2c_codec:inst5|state.s_addr  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.007     ; 0.816      ;
; 0.674 ; i2c_codec:inst5|bit_count[0]  ; i2c_codec:inst5|state.s_ack1  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.007     ; 0.819      ;
; 0.675 ; i2c_codec:inst5|bit_count[0]  ; i2c_codec:inst5|state.s_byte1 ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.007     ; 0.820      ;
; 0.675 ; i2c_codec:inst5|bit_count[0]  ; i2c_codec:inst5|state.s_byte2 ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.007     ; 0.820      ;
; 0.675 ; i2c_codec:inst5|sreg[4]       ; i2c_codec:inst5|sreg[5]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.001      ; 0.828      ;
; 0.677 ; i2c_codec:inst5|state.s_stop2 ; i2c_codec:inst5|i2c_sda~reg0  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.002      ; 0.831      ;
; 0.684 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[5]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.001      ; 0.837      ;
; 0.690 ; i2c_codec:inst5|sreg[3]       ; i2c_codec:inst5|sreg[4]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.842      ;
; 0.692 ; i2c_codec:inst5|state.s_ack2  ; i2c_codec:inst5|sreg[2]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.001      ; 0.845      ;
; 0.699 ; i2c_codec:inst5|state.s_byte1 ; i2c_codec:inst5|i2c_sda~reg0  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.007      ; 0.858      ;
; 0.700 ; i2c_codec:inst5|bit_count[1]  ; i2c_codec:inst5|state.s_ack3  ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.002     ; 0.850      ;
; 0.714 ; i2c_codec:inst5|state.s_start ; i2c_codec:inst5|sreg[1]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.005     ; 0.861      ;
; 0.720 ; i2c_codec:inst5|state.s_start ; i2c_codec:inst5|sreg[3]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.005     ; 0.867      ;
; 0.722 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|sreg[1]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.874      ;
; 0.723 ; i2c_codec:inst5|state.s_start ; i2c_codec:inst5|sreg[4]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; -0.005     ; 0.870      ;
; 0.726 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|sreg[0]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.001      ; 0.879      ;
; 0.727 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|sreg[4]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.879      ;
; 0.731 ; i2c_codec:inst5|state.s_ack1  ; i2c_codec:inst5|sreg[3]       ; clk_div:inst1|divided_clk ; clk_div:inst1|divided_clk ; 0.000        ; 0.000      ; 0.883      ;
+-------+-------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div_VGA:inst6|divided_clk'                                                                                                                         ;
+-------+----------------------------+----------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.358 ; vga_640x480:inst7|vcs[8]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.510      ;
; 0.363 ; vga_640x480:inst7|vcs[6]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[2]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.517      ;
; 0.370 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[2]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; vga_640x480:inst7|hcs[4]   ; vga_640x480:inst7|hcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; vga_640x480:inst7|hcs[6]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; vga_640x480:inst7|vcs[7]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; vga_640x480:inst7|vcs[5]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[1]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; vga_640x480:inst7|hcs[7]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[1]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.534      ;
; 0.408 ; vga_640x480:inst7|hcs[8]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.560      ;
; 0.419 ; vga_640x480:inst7|vcs[9]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.571      ;
; 0.448 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.600      ;
; 0.489 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.641      ;
; 0.501 ; vga_640x480:inst7|vcs[6]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[1]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.655      ;
; 0.509 ; vga_640x480:inst7|hcs[6]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; vga_640x480:inst7|vcs[7]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; vga_640x480:inst7|vcs[5]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; vga_640x480:inst7|hcs[5]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[2]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[1]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.668      ;
; 0.519 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[2]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.671      ;
; 0.533 ; vga_640x480:inst7|hcs[8]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; vga_640x480:inst7|hcs[9]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; vga_640x480:inst7|vcs[6]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; vga_640x480:inst7|vcs[9]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[2]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.692      ;
; 0.543 ; vga_640x480:inst7|hcs[9]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.695      ;
; 0.543 ; vga_640x480:inst7|hcs[4]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; vga_640x480:inst7|vcs[5]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; vga_640x480:inst7|hcs[5]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[2]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.702      ;
; 0.556 ; vga_640x480:inst7|vcs[9]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.708      ;
; 0.561 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.715      ;
; 0.572 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.724      ;
; 0.578 ; vga_640x480:inst7|hcs[4]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.730      ;
; 0.580 ; vga_640x480:inst7|hcs[4]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; vga_640x480:inst7|vcs[5]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.734      ;
; 0.586 ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; vga_640x480:inst7|hcs[8]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.739      ;
; 0.593 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.745      ;
; 0.598 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.750      ;
; 0.607 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.759      ;
; 0.608 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.760      ;
; 0.616 ; vga_640x480:inst7|vcs[7]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.768      ;
; 0.617 ; vga_640x480:inst7|vcs[7]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.769      ;
; 0.617 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.769      ;
; 0.620 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.772      ;
; 0.621 ; vga_640x480:inst7|hcs[3]   ; vga_640x480:inst7|hcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.773      ;
; 0.623 ; vga_640x480:inst7|hcs[5]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.775      ;
; 0.625 ; vga_640x480:inst7|vcs[4]   ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.777      ;
; 0.626 ; vga_640x480:inst7|hcs[5]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.778      ;
; 0.627 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.779      ;
; 0.628 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.780      ;
; 0.643 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.795      ;
; 0.644 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.796      ;
; 0.648 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.800      ;
; 0.652 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.804      ;
; 0.660 ; vga_640x480:inst7|vcs[8]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.812      ;
; 0.663 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.815      ;
; 0.667 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.819      ;
; 0.668 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; vga_640x480:inst7|hcs[2]   ; vga_640x480:inst7|hcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.820      ;
; 0.670 ; vga_640x480:inst7|vcs[0]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.822      ;
; 0.673 ; vga_640x480:inst7|hcs[8]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.825      ;
; 0.677 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.829      ;
; 0.679 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.831      ;
; 0.679 ; vga_640x480:inst7|vcs[3]   ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.831      ;
; 0.679 ; vga_640x480:inst7|hcs[0]   ; vga_640x480:inst7|hcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.831      ;
; 0.681 ; vga_640x480:inst7|hcs[1]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.833      ;
; 0.683 ; vga_640x480:inst7|vcs[1]   ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.835      ;
; 0.685 ; vga_640x480:inst7|hcs[7]   ; vga_640x480:inst7|hcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.837      ;
; 0.690 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[6]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.004      ; 0.846      ;
; 0.690 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.004      ; 0.846      ;
; 0.690 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[8]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.004      ; 0.846      ;
; 0.690 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[4]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.004      ; 0.846      ;
; 0.690 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[1]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.004      ; 0.846      ;
; 0.690 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[2]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.004      ; 0.846      ;
; 0.690 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[9]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.004      ; 0.846      ;
; 0.690 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[3]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.004      ; 0.846      ;
; 0.690 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[0]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.004      ; 0.846      ;
; 0.690 ; vga_640x480:inst7|vsenable ; vga_640x480:inst7|vcs[5]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.004      ; 0.846      ;
; 0.698 ; vga_640x480:inst7|hcs[6]   ; vga_640x480:inst7|vsenable ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.850      ;
; 0.698 ; vga_640x480:inst7|vcs[2]   ; vga_640x480:inst7|vcs[7]   ; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 0.000        ; 0.000      ; 0.850      ;
+-------+----------------------------+----------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:inst1|divided_clk     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:inst1|divided_clk     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|count[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|count[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|divided_clk|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|divided_clk|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|divided_clk|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|divided_clk|clk         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'USB_CLK'                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; USB_CLK ; Rise       ; USB_CLK                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_CLK ; Rise       ; stream_codec:inst3|mclk_sig ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_CLK ; Rise       ; stream_codec:inst3|mclk_sig ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_CLK ; Rise       ; USB_CLK|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_CLK ; Rise       ; USB_CLK|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_CLK ; Rise       ; inst3|mclk_sig|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_CLK ; Rise       ; inst3|mclk_sig|clk          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'stream_codec:inst3|bclk_sig'                                                                             ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; Audio_to_Led:inst2|output[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|codec_start        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|codec_start        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|data_reg_states[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|data_reg_states[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|data_reg_states[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|data_reg_states[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|data_reg_states[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|data_reg_states[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|data_reg_states[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|data_reg_states[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_out_int[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_right_1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|left_right_1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|reg_addr[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|reg_addr[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|reg_addr[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|reg_addr[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|reg_addr[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|reg_addr[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|reg_addr[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|bclk_sig ; Rise       ; filter_fsm:inst|reg_addr[3]        ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:inst1|divided_clk'                                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; i2c_codec:inst5|aux_scl            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; i2c_codec:inst5|aux_scl            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|bit_count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|bit_count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|bit_count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|bit_count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|bit_count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|bit_count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|en_scl             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|en_scl             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|i2c_sda~en         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|i2c_sda~en         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|i2c_sda~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|i2c_sda~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|idle               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|idle               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|sreg[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_ack1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_ack1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_ack2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_ack2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_ack3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_ack3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_addr       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_addr       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_byte1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_byte1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_byte2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_byte2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_idle       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_idle       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_start      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_start      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_stop1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_stop1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_stop2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|state.s_stop2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|tick_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Fall       ; i2c_codec:inst5|tick_count[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst1|divided_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst1|divided_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst1|divided_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst1|divided_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst1|divided_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst1|divided_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|aux_scl|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|aux_scl|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|bit_count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|bit_count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|bit_count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|bit_count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|bit_count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|bit_count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|en_scl|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|en_scl|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|i2c_sda~en|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|i2c_sda~en|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|i2c_sda~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|i2c_sda~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|idle|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|idle|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|sreg[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|state.s_ack1|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|state.s_ack1|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|state.s_ack2|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|state.s_ack2|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|state.s_ack3|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|state.s_ack3|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|divided_clk ; Rise       ; inst5|state.s_addr|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|divided_clk ; Rise       ; inst5|state.s_addr|clk             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div_VGA:inst6|divided_clk'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|hcs[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vcs[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vsenable         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; vga_640x480:inst7|vsenable         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst6|divided_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst6|divided_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst6|divided_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst6|divided_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst6|divided_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst6|divided_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|hcs[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vcs[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vsenable|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_VGA:inst6|divided_clk ; Rise       ; inst7|vsenable|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'stream_codec:inst3|mclk_sig'                                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|\process_2:counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|bclk_sig              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|bclk_sig              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|counter[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|left_right            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; stream_codec:inst3|left_right            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|\process_2:counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|bclk_sig|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|bclk_sig|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[10]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[10]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[11]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[11]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[12]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[12]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|counter[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|left_right|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|left_right|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|mclk_sig|regout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|mclk_sig|regout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|mclk_sig~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|mclk_sig~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|mclk_sig~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; stream_codec:inst3|mclk_sig ; Rise       ; inst3|mclk_sig~clkctrl|outclk            ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; RST       ; clk_div:inst1|divided_clk     ; 3.856  ; 3.856  ; Fall       ; clk_div:inst1|divided_clk     ;
; RST       ; clk_div_VGA:inst6|divided_clk ; 2.400  ; 2.400  ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; ADCDAT    ; stream_codec:inst3|bclk_sig   ; 2.134  ; 2.134  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; RST       ; stream_codec:inst3|bclk_sig   ; 3.695  ; 3.695  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW0       ; stream_codec:inst3|bclk_sig   ; -0.023 ; -0.023 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW1       ; stream_codec:inst3|bclk_sig   ; 0.621  ; 0.621  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW2       ; stream_codec:inst3|bclk_sig   ; 0.486  ; 0.486  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW3       ; stream_codec:inst3|bclk_sig   ; 0.451  ; 0.451  ; Rise       ; stream_codec:inst3|bclk_sig   ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; RST       ; clk_div:inst1|divided_clk     ; -2.910 ; -2.910 ; Fall       ; clk_div:inst1|divided_clk     ;
; RST       ; clk_div_VGA:inst6|divided_clk ; -2.280 ; -2.280 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; ADCDAT    ; stream_codec:inst3|bclk_sig   ; -2.014 ; -2.014 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; RST       ; stream_codec:inst3|bclk_sig   ; -2.408 ; -2.408 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW0       ; stream_codec:inst3|bclk_sig   ; 0.696  ; 0.696  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW1       ; stream_codec:inst3|bclk_sig   ; -0.211 ; -0.211 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW2       ; stream_codec:inst3|bclk_sig   ; -0.073 ; -0.073 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW3       ; stream_codec:inst3|bclk_sig   ; -0.011 ; -0.011 ; Rise       ; stream_codec:inst3|bclk_sig   ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port        ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+
; I2C_SCL          ; clk_div:inst1|divided_clk     ; 5.139  ; 5.139  ; Rise       ; clk_div:inst1|divided_clk     ;
; I2C_SDA          ; clk_div:inst1|divided_clk     ; 4.773  ; 4.773  ; Fall       ; clk_div:inst1|divided_clk     ;
; BLUE[*]          ; clk_div_VGA:inst6|divided_clk ; 11.170 ; 11.170 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  BLUE[2]         ; clk_div_VGA:inst6|divided_clk ; 10.994 ; 10.994 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  BLUE[3]         ; clk_div_VGA:inst6|divided_clk ; 11.170 ; 11.170 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; GREEN[*]         ; clk_div_VGA:inst6|divided_clk ; 11.913 ; 11.913 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[1]        ; clk_div_VGA:inst6|divided_clk ; 11.358 ; 11.358 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[2]        ; clk_div_VGA:inst6|divided_clk ; 11.229 ; 11.229 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[3]        ; clk_div_VGA:inst6|divided_clk ; 11.913 ; 11.913 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; RED[*]           ; clk_div_VGA:inst6|divided_clk ; 11.557 ; 11.557 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[1]          ; clk_div_VGA:inst6|divided_clk ; 11.557 ; 11.557 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[2]          ; clk_div_VGA:inst6|divided_clk ; 11.187 ; 11.187 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[3]          ; clk_div_VGA:inst6|divided_clk ; 11.389 ; 11.389 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; VGA_HS           ; clk_div_VGA:inst6|divided_clk ; 4.880  ; 4.880  ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; VGA_VS           ; clk_div_VGA:inst6|divided_clk ; 4.874  ; 4.874  ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; BCLK             ; stream_codec:inst3|bclk_sig   ; 3.430  ;        ; Rise       ; stream_codec:inst3|bclk_sig   ;
; DACDAT           ; stream_codec:inst3|bclk_sig   ; 4.660  ; 4.660  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; DATA_LED_RED[*]  ; stream_codec:inst3|bclk_sig   ; 4.499  ; 4.499  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[0] ; stream_codec:inst3|bclk_sig   ; 4.159  ; 4.159  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[1] ; stream_codec:inst3|bclk_sig   ; 4.204  ; 4.204  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[2] ; stream_codec:inst3|bclk_sig   ; 4.331  ; 4.331  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[3] ; stream_codec:inst3|bclk_sig   ; 4.499  ; 4.499  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; OUTPUT[*]        ; stream_codec:inst3|bclk_sig   ; 4.529  ; 4.529  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[0]       ; stream_codec:inst3|bclk_sig   ; 4.366  ; 4.366  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[1]       ; stream_codec:inst3|bclk_sig   ; 4.290  ; 4.290  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[2]       ; stream_codec:inst3|bclk_sig   ; 4.452  ; 4.452  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[3]       ; stream_codec:inst3|bclk_sig   ; 4.371  ; 4.371  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[4]       ; stream_codec:inst3|bclk_sig   ; 4.479  ; 4.479  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[5]       ; stream_codec:inst3|bclk_sig   ; 4.529  ; 4.529  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[6]       ; stream_codec:inst3|bclk_sig   ; 4.492  ; 4.492  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[7]       ; stream_codec:inst3|bclk_sig   ; 4.406  ; 4.406  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; BCLK             ; stream_codec:inst3|bclk_sig   ;        ; 3.430  ; Fall       ; stream_codec:inst3|bclk_sig   ;
; ADCLRC           ; stream_codec:inst3|mclk_sig   ; 4.719  ; 4.719  ; Rise       ; stream_codec:inst3|mclk_sig   ;
; DACLRC           ; stream_codec:inst3|mclk_sig   ; 4.729  ; 4.729  ; Rise       ; stream_codec:inst3|mclk_sig   ;
; MCLK             ; stream_codec:inst3|mclk_sig   ; 2.249  ;        ; Rise       ; stream_codec:inst3|mclk_sig   ;
; MCLK             ; stream_codec:inst3|mclk_sig   ;        ; 2.249  ; Fall       ; stream_codec:inst3|mclk_sig   ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port        ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+
; I2C_SCL          ; clk_div:inst1|divided_clk     ; 5.139 ; 5.139 ; Rise       ; clk_div:inst1|divided_clk     ;
; I2C_SDA          ; clk_div:inst1|divided_clk     ; 4.773 ; 4.773 ; Fall       ; clk_div:inst1|divided_clk     ;
; BLUE[*]          ; clk_div_VGA:inst6|divided_clk ; 5.684 ; 5.684 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  BLUE[2]         ; clk_div_VGA:inst6|divided_clk ; 6.006 ; 6.006 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  BLUE[3]         ; clk_div_VGA:inst6|divided_clk ; 5.684 ; 5.684 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; GREEN[*]         ; clk_div_VGA:inst6|divided_clk ; 5.861 ; 5.861 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[1]        ; clk_div_VGA:inst6|divided_clk ; 6.062 ; 6.062 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[2]        ; clk_div_VGA:inst6|divided_clk ; 5.861 ; 5.861 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[3]        ; clk_div_VGA:inst6|divided_clk ; 6.312 ; 6.312 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; RED[*]           ; clk_div_VGA:inst6|divided_clk ; 5.903 ; 5.903 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[1]          ; clk_div_VGA:inst6|divided_clk ; 5.903 ; 5.903 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[2]          ; clk_div_VGA:inst6|divided_clk ; 6.159 ; 6.159 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[3]          ; clk_div_VGA:inst6|divided_clk ; 6.136 ; 6.136 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; VGA_HS           ; clk_div_VGA:inst6|divided_clk ; 4.487 ; 4.487 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; VGA_VS           ; clk_div_VGA:inst6|divided_clk ; 4.402 ; 4.402 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; BCLK             ; stream_codec:inst3|bclk_sig   ; 3.430 ;       ; Rise       ; stream_codec:inst3|bclk_sig   ;
; DACDAT           ; stream_codec:inst3|bclk_sig   ; 4.660 ; 4.660 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; DATA_LED_RED[*]  ; stream_codec:inst3|bclk_sig   ; 4.159 ; 4.159 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[0] ; stream_codec:inst3|bclk_sig   ; 4.159 ; 4.159 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[1] ; stream_codec:inst3|bclk_sig   ; 4.204 ; 4.204 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[2] ; stream_codec:inst3|bclk_sig   ; 4.331 ; 4.331 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[3] ; stream_codec:inst3|bclk_sig   ; 4.499 ; 4.499 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; OUTPUT[*]        ; stream_codec:inst3|bclk_sig   ; 4.290 ; 4.290 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[0]       ; stream_codec:inst3|bclk_sig   ; 4.366 ; 4.366 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[1]       ; stream_codec:inst3|bclk_sig   ; 4.290 ; 4.290 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[2]       ; stream_codec:inst3|bclk_sig   ; 4.452 ; 4.452 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[3]       ; stream_codec:inst3|bclk_sig   ; 4.371 ; 4.371 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[4]       ; stream_codec:inst3|bclk_sig   ; 4.479 ; 4.479 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[5]       ; stream_codec:inst3|bclk_sig   ; 4.529 ; 4.529 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[6]       ; stream_codec:inst3|bclk_sig   ; 4.492 ; 4.492 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[7]       ; stream_codec:inst3|bclk_sig   ; 4.406 ; 4.406 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; BCLK             ; stream_codec:inst3|bclk_sig   ;       ; 3.430 ; Fall       ; stream_codec:inst3|bclk_sig   ;
; ADCLRC           ; stream_codec:inst3|mclk_sig   ; 4.719 ; 4.719 ; Rise       ; stream_codec:inst3|mclk_sig   ;
; DACLRC           ; stream_codec:inst3|mclk_sig   ; 4.729 ; 4.729 ; Rise       ; stream_codec:inst3|mclk_sig   ;
; MCLK             ; stream_codec:inst3|mclk_sig   ; 2.249 ;       ; Rise       ; stream_codec:inst3|mclk_sig   ;
; MCLK             ; stream_codec:inst3|mclk_sig   ;       ; 2.249 ; Fall       ; stream_codec:inst3|mclk_sig   ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW1        ; BLUE[2]     ; 5.116 ; 4.617 ; 4.617 ; 5.116 ;
; SW1        ; BLUE[3]     ;       ; 4.521 ; 4.521 ;       ;
; SW1        ; GREEN[1]    ; 5.510 ; 5.594 ; 5.594 ; 5.510 ;
; SW1        ; GREEN[2]    ; 5.130 ; 4.599 ; 4.599 ; 5.130 ;
; SW1        ; GREEN[3]    ; 5.811 ; 5.995 ; 5.995 ; 5.811 ;
; SW1        ; RED[1]      ; 5.159 ; 6.270 ; 6.270 ; 5.159 ;
; SW1        ; RED[2]      ;       ; 6.054 ; 6.054 ;       ;
; SW1        ; RED[3]      ;       ; 5.887 ; 5.887 ;       ;
; SW2        ; BLUE[2]     ;       ; 4.978 ; 4.978 ;       ;
; SW2        ; BLUE[3]     ;       ; 4.393 ; 4.393 ;       ;
; SW2        ; GREEN[1]    ; 5.473 ; 5.372 ; 5.372 ; 5.473 ;
; SW2        ; GREEN[2]    ; 4.297 ; 4.992 ; 4.992 ; 4.297 ;
; SW2        ; GREEN[3]    ; 5.874 ; 5.673 ; 5.673 ; 5.874 ;
; SW2        ; RED[1]      ; 6.149 ; 5.343 ; 5.343 ; 6.149 ;
; SW2        ; RED[2]      ; 5.933 ; 4.997 ; 4.997 ; 5.933 ;
; SW2        ; RED[3]      ; 5.766 ; 4.731 ; 4.731 ; 5.766 ;
; SW3        ; BLUE[2]     ; 4.454 ; 4.916 ; 4.916 ; 4.454 ;
; SW3        ; BLUE[3]     ; 4.358 ;       ;       ; 4.358 ;
; SW3        ; GREEN[1]    ; 5.310 ; 5.410 ; 5.410 ; 5.310 ;
; SW3        ; GREEN[2]    ; 4.436 ; 4.930 ; 4.930 ; 4.436 ;
; SW3        ; GREEN[3]    ; 5.173 ; 5.811 ; 5.811 ; 5.173 ;
; SW3        ; RED[1]      ; 5.308 ; 6.086 ; 6.086 ; 5.308 ;
; SW3        ; RED[2]      ; 4.962 ; 5.870 ; 5.870 ; 4.962 ;
; SW3        ; RED[3]      ; 4.696 ; 5.703 ; 5.703 ; 4.696 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW1        ; BLUE[2]     ; 4.950 ; 4.569 ; 4.569 ; 4.950 ;
; SW1        ; BLUE[3]     ;       ; 4.247 ; 4.247 ;       ;
; SW1        ; GREEN[1]    ; 4.773 ; 4.734 ; 4.734 ; 4.773 ;
; SW1        ; GREEN[2]    ; 5.130 ; 4.418 ; 4.418 ; 5.130 ;
; SW1        ; GREEN[3]    ; 5.238 ; 4.924 ; 4.924 ; 5.238 ;
; SW1        ; RED[1]      ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; SW1        ; RED[2]      ;       ; 5.087 ; 5.087 ;       ;
; SW1        ; RED[3]      ;       ; 4.859 ; 4.859 ;       ;
; SW2        ; BLUE[2]     ;       ; 4.441 ; 4.441 ;       ;
; SW2        ; BLUE[3]     ;       ; 4.119 ; 4.119 ;       ;
; SW2        ; GREEN[1]    ; 4.758 ; 4.606 ; 4.606 ; 4.758 ;
; SW2        ; GREEN[2]    ; 4.297 ; 4.471 ; 4.471 ; 4.297 ;
; SW2        ; GREEN[3]    ; 4.831 ; 4.796 ; 4.796 ; 4.831 ;
; SW2        ; RED[1]      ; 4.430 ; 4.430 ; 4.430 ; 4.430 ;
; SW2        ; RED[2]      ; 5.004 ; 4.959 ; 4.959 ; 5.004 ;
; SW2        ; RED[3]      ; 4.834 ; 4.731 ; 4.731 ; 4.834 ;
; SW3        ; BLUE[2]     ; 4.406 ; 4.750 ; 4.750 ; 4.406 ;
; SW3        ; BLUE[3]     ; 4.084 ;       ;       ; 4.084 ;
; SW3        ; GREEN[1]    ; 4.571 ; 4.573 ; 4.573 ; 4.571 ;
; SW3        ; GREEN[2]    ; 4.436 ; 4.234 ; 4.234 ; 4.436 ;
; SW3        ; GREEN[3]    ; 4.761 ; 5.038 ; 5.038 ; 4.761 ;
; SW3        ; RED[1]      ; 4.368 ; 4.368 ; 4.368 ; 4.368 ;
; SW3        ; RED[2]      ; 4.924 ; 4.941 ; 4.941 ; 4.924 ;
; SW3        ; RED[3]      ; 4.696 ; 4.771 ; 4.771 ; 4.696 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+-----------+---------------------------+-------+------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+------+------------+---------------------------+
; I2C_SDA   ; clk_div:inst1|divided_clk ; 4.845 ;      ; Fall       ; clk_div:inst1|divided_clk ;
+-----------+---------------------------+-------+------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+-----------+---------------------------+-------+------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+------+------------+---------------------------+
; I2C_SDA   ; clk_div:inst1|divided_clk ; 4.845 ;      ; Fall       ; clk_div:inst1|divided_clk ;
+-----------+---------------------------+-------+------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+-----------+---------------------------+-----------+-----------+------------+---------------------------+
; Data Port ; Clock Port                ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-----------+-----------+------------+---------------------------+
; I2C_SDA   ; clk_div:inst1|divided_clk ; 4.845     ;           ; Fall       ; clk_div:inst1|divided_clk ;
+-----------+---------------------------+-----------+-----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+-----------+---------------------------+-----------+-----------+------------+---------------------------+
; Data Port ; Clock Port                ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-----------+-----------+------------+---------------------------+
; I2C_SDA   ; clk_div:inst1|divided_clk ; 4.845     ;           ; Fall       ; clk_div:inst1|divided_clk ;
+-----------+---------------------------+-----------+-----------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+--------------------------------+----------+--------+----------+---------+---------------------+
; Clock                          ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack               ; -13.850  ; -2.699 ; N/A      ; N/A     ; -1.631              ;
;  CLK                           ; -2.201   ; -2.699 ; N/A      ; N/A     ; -1.631              ;
;  USB_CLK                       ; 1.489    ; -2.221 ; N/A      ; N/A     ; -1.631              ;
;  clk_div:inst1|divided_clk     ; -2.284   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
;  clk_div_VGA:inst6|divided_clk ; -1.918   ; 0.358  ; N/A      ; N/A     ; -0.611              ;
;  stream_codec:inst3|bclk_sig   ; -13.850  ; 0.208  ; N/A      ; N/A     ; -0.611              ;
;  stream_codec:inst3|mclk_sig   ; -2.248   ; -2.368 ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS                ; -909.427 ; -9.971 ; 0.0      ; 0.0     ; -441.96             ;
;  CLK                           ; -15.720  ; -5.382 ; N/A      ; N/A     ; -16.295             ;
;  USB_CLK                       ; 0.000    ; -2.221 ; N/A      ; N/A     ; -2.853              ;
;  clk_div:inst1|divided_clk     ; -37.544  ; 0.000  ; N/A      ; N/A     ; -32.994             ;
;  clk_div_VGA:inst6|divided_clk ; -24.935  ; 0.000  ; N/A      ; N/A     ; -25.662             ;
;  stream_codec:inst3|bclk_sig   ; -803.936 ; 0.000  ; N/A      ; N/A     ; -338.494            ;
;  stream_codec:inst3|mclk_sig   ; -27.292  ; -2.368 ; N/A      ; N/A     ; -25.662             ;
+--------------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; RST       ; clk_div:inst1|divided_clk     ; 8.605 ; 8.605 ; Fall       ; clk_div:inst1|divided_clk     ;
; RST       ; clk_div_VGA:inst6|divided_clk ; 4.845 ; 4.845 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; ADCDAT    ; stream_codec:inst3|bclk_sig   ; 4.492 ; 4.492 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; RST       ; stream_codec:inst3|bclk_sig   ; 8.156 ; 8.156 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW0       ; stream_codec:inst3|bclk_sig   ; 0.881 ; 0.881 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW1       ; stream_codec:inst3|bclk_sig   ; 2.795 ; 2.795 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW2       ; stream_codec:inst3|bclk_sig   ; 2.494 ; 2.494 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW3       ; stream_codec:inst3|bclk_sig   ; 2.327 ; 2.327 ; Rise       ; stream_codec:inst3|bclk_sig   ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; RST       ; clk_div:inst1|divided_clk     ; -2.910 ; -2.910 ; Fall       ; clk_div:inst1|divided_clk     ;
; RST       ; clk_div_VGA:inst6|divided_clk ; -2.280 ; -2.280 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; ADCDAT    ; stream_codec:inst3|bclk_sig   ; -2.014 ; -2.014 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; RST       ; stream_codec:inst3|bclk_sig   ; -2.408 ; -2.408 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW0       ; stream_codec:inst3|bclk_sig   ; 0.696  ; 0.696  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW1       ; stream_codec:inst3|bclk_sig   ; -0.211 ; -0.211 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW2       ; stream_codec:inst3|bclk_sig   ; -0.073 ; -0.073 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; SW3       ; stream_codec:inst3|bclk_sig   ; -0.011 ; -0.011 ; Rise       ; stream_codec:inst3|bclk_sig   ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port        ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+
; I2C_SCL          ; clk_div:inst1|divided_clk     ; 10.389 ; 10.389 ; Rise       ; clk_div:inst1|divided_clk     ;
; I2C_SDA          ; clk_div:inst1|divided_clk     ; 9.762  ; 9.762  ; Fall       ; clk_div:inst1|divided_clk     ;
; BLUE[*]          ; clk_div_VGA:inst6|divided_clk ; 27.018 ; 27.018 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  BLUE[2]         ; clk_div_VGA:inst6|divided_clk ; 26.427 ; 26.427 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  BLUE[3]         ; clk_div_VGA:inst6|divided_clk ; 27.018 ; 27.018 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; GREEN[*]         ; clk_div_VGA:inst6|divided_clk ; 28.665 ; 28.665 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[1]        ; clk_div_VGA:inst6|divided_clk ; 27.737 ; 27.737 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[2]        ; clk_div_VGA:inst6|divided_clk ; 27.123 ; 27.123 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[3]        ; clk_div_VGA:inst6|divided_clk ; 28.665 ; 28.665 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; RED[*]           ; clk_div_VGA:inst6|divided_clk ; 27.979 ; 27.979 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[1]          ; clk_div_VGA:inst6|divided_clk ; 27.979 ; 27.979 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[2]          ; clk_div_VGA:inst6|divided_clk ; 26.754 ; 26.754 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[3]          ; clk_div_VGA:inst6|divided_clk ; 27.321 ; 27.321 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; VGA_HS           ; clk_div_VGA:inst6|divided_clk ; 9.812  ; 9.812  ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; VGA_VS           ; clk_div_VGA:inst6|divided_clk ; 9.969  ; 9.969  ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; BCLK             ; stream_codec:inst3|bclk_sig   ; 7.547  ;        ; Rise       ; stream_codec:inst3|bclk_sig   ;
; DACDAT           ; stream_codec:inst3|bclk_sig   ; 9.157  ; 9.157  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; DATA_LED_RED[*]  ; stream_codec:inst3|bclk_sig   ; 8.961  ; 8.961  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[0] ; stream_codec:inst3|bclk_sig   ; 8.059  ; 8.059  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[1] ; stream_codec:inst3|bclk_sig   ; 8.308  ; 8.308  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[2] ; stream_codec:inst3|bclk_sig   ; 8.539  ; 8.539  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[3] ; stream_codec:inst3|bclk_sig   ; 8.961  ; 8.961  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; OUTPUT[*]        ; stream_codec:inst3|bclk_sig   ; 9.059  ; 9.059  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[0]       ; stream_codec:inst3|bclk_sig   ; 8.599  ; 8.599  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[1]       ; stream_codec:inst3|bclk_sig   ; 8.364  ; 8.364  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[2]       ; stream_codec:inst3|bclk_sig   ; 8.932  ; 8.932  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[3]       ; stream_codec:inst3|bclk_sig   ; 8.599  ; 8.599  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[4]       ; stream_codec:inst3|bclk_sig   ; 8.839  ; 8.839  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[5]       ; stream_codec:inst3|bclk_sig   ; 9.059  ; 9.059  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[6]       ; stream_codec:inst3|bclk_sig   ; 8.986  ; 8.986  ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[7]       ; stream_codec:inst3|bclk_sig   ; 8.731  ; 8.731  ; Rise       ; stream_codec:inst3|bclk_sig   ;
; BCLK             ; stream_codec:inst3|bclk_sig   ;        ; 7.547  ; Fall       ; stream_codec:inst3|bclk_sig   ;
; ADCLRC           ; stream_codec:inst3|mclk_sig   ; 9.403  ; 9.403  ; Rise       ; stream_codec:inst3|mclk_sig   ;
; DACLRC           ; stream_codec:inst3|mclk_sig   ; 9.413  ; 9.413  ; Rise       ; stream_codec:inst3|mclk_sig   ;
; MCLK             ; stream_codec:inst3|mclk_sig   ; 4.656  ;        ; Rise       ; stream_codec:inst3|mclk_sig   ;
; MCLK             ; stream_codec:inst3|mclk_sig   ;        ; 4.656  ; Fall       ; stream_codec:inst3|mclk_sig   ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port        ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+
; I2C_SCL          ; clk_div:inst1|divided_clk     ; 5.139 ; 5.139 ; Rise       ; clk_div:inst1|divided_clk     ;
; I2C_SDA          ; clk_div:inst1|divided_clk     ; 4.773 ; 4.773 ; Fall       ; clk_div:inst1|divided_clk     ;
; BLUE[*]          ; clk_div_VGA:inst6|divided_clk ; 5.684 ; 5.684 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  BLUE[2]         ; clk_div_VGA:inst6|divided_clk ; 6.006 ; 6.006 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  BLUE[3]         ; clk_div_VGA:inst6|divided_clk ; 5.684 ; 5.684 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; GREEN[*]         ; clk_div_VGA:inst6|divided_clk ; 5.861 ; 5.861 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[1]        ; clk_div_VGA:inst6|divided_clk ; 6.062 ; 6.062 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[2]        ; clk_div_VGA:inst6|divided_clk ; 5.861 ; 5.861 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  GREEN[3]        ; clk_div_VGA:inst6|divided_clk ; 6.312 ; 6.312 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; RED[*]           ; clk_div_VGA:inst6|divided_clk ; 5.903 ; 5.903 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[1]          ; clk_div_VGA:inst6|divided_clk ; 5.903 ; 5.903 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[2]          ; clk_div_VGA:inst6|divided_clk ; 6.159 ; 6.159 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
;  RED[3]          ; clk_div_VGA:inst6|divided_clk ; 6.136 ; 6.136 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; VGA_HS           ; clk_div_VGA:inst6|divided_clk ; 4.487 ; 4.487 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; VGA_VS           ; clk_div_VGA:inst6|divided_clk ; 4.402 ; 4.402 ; Rise       ; clk_div_VGA:inst6|divided_clk ;
; BCLK             ; stream_codec:inst3|bclk_sig   ; 3.430 ;       ; Rise       ; stream_codec:inst3|bclk_sig   ;
; DACDAT           ; stream_codec:inst3|bclk_sig   ; 4.660 ; 4.660 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; DATA_LED_RED[*]  ; stream_codec:inst3|bclk_sig   ; 4.159 ; 4.159 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[0] ; stream_codec:inst3|bclk_sig   ; 4.159 ; 4.159 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[1] ; stream_codec:inst3|bclk_sig   ; 4.204 ; 4.204 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[2] ; stream_codec:inst3|bclk_sig   ; 4.331 ; 4.331 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  DATA_LED_RED[3] ; stream_codec:inst3|bclk_sig   ; 4.499 ; 4.499 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; OUTPUT[*]        ; stream_codec:inst3|bclk_sig   ; 4.290 ; 4.290 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[0]       ; stream_codec:inst3|bclk_sig   ; 4.366 ; 4.366 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[1]       ; stream_codec:inst3|bclk_sig   ; 4.290 ; 4.290 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[2]       ; stream_codec:inst3|bclk_sig   ; 4.452 ; 4.452 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[3]       ; stream_codec:inst3|bclk_sig   ; 4.371 ; 4.371 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[4]       ; stream_codec:inst3|bclk_sig   ; 4.479 ; 4.479 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[5]       ; stream_codec:inst3|bclk_sig   ; 4.529 ; 4.529 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[6]       ; stream_codec:inst3|bclk_sig   ; 4.492 ; 4.492 ; Rise       ; stream_codec:inst3|bclk_sig   ;
;  OUTPUT[7]       ; stream_codec:inst3|bclk_sig   ; 4.406 ; 4.406 ; Rise       ; stream_codec:inst3|bclk_sig   ;
; BCLK             ; stream_codec:inst3|bclk_sig   ;       ; 3.430 ; Fall       ; stream_codec:inst3|bclk_sig   ;
; ADCLRC           ; stream_codec:inst3|mclk_sig   ; 4.719 ; 4.719 ; Rise       ; stream_codec:inst3|mclk_sig   ;
; DACLRC           ; stream_codec:inst3|mclk_sig   ; 4.729 ; 4.729 ; Rise       ; stream_codec:inst3|mclk_sig   ;
; MCLK             ; stream_codec:inst3|mclk_sig   ; 2.249 ;       ; Rise       ; stream_codec:inst3|mclk_sig   ;
; MCLK             ; stream_codec:inst3|mclk_sig   ;       ; 2.249 ; Fall       ; stream_codec:inst3|mclk_sig   ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW1        ; BLUE[2]     ; 11.871 ; 10.507 ; 10.507 ; 11.871 ;
; SW1        ; BLUE[3]     ;        ; 10.325 ; 10.325 ;        ;
; SW1        ; GREEN[1]    ; 13.015 ; 13.149 ; 13.149 ; 13.015 ;
; SW1        ; GREEN[2]    ; 11.699 ; 10.250 ; 10.250 ; 11.699 ;
; SW1        ; GREEN[3]    ; 13.558 ; 13.958 ; 13.958 ; 13.558 ;
; SW1        ; RED[1]      ; 12.013 ; 14.802 ; 14.802 ; 12.013 ;
; SW1        ; RED[2]      ;        ; 14.203 ; 14.203 ;        ;
; SW1        ; RED[3]      ;        ; 13.909 ; 13.909 ;        ;
; SW2        ; BLUE[2]     ;        ; 11.483 ; 11.483 ;        ;
; SW2        ; BLUE[3]     ;        ; 10.030 ; 10.030 ;        ;
; SW2        ; GREEN[1]    ; 12.864 ; 12.627 ; 12.627 ; 12.864 ;
; SW2        ; GREEN[2]    ; 9.537  ; 11.311 ; 11.311 ; 9.537  ;
; SW2        ; GREEN[3]    ; 13.673 ; 13.170 ; 13.170 ; 13.673 ;
; SW2        ; RED[1]      ; 14.517 ; 12.468 ; 12.468 ; 14.517 ;
; SW2        ; RED[2]      ; 13.918 ; 11.388 ; 11.388 ; 13.918 ;
; SW2        ; RED[3]      ; 13.624 ; 10.844 ; 10.844 ; 13.624 ;
; SW3        ; BLUE[2]     ; 10.052 ; 11.319 ; 11.319 ; 10.052 ;
; SW3        ; BLUE[3]     ; 9.870  ;        ;        ; 9.870  ;
; SW3        ; GREEN[1]    ; 12.463 ; 12.703 ; 12.703 ; 12.463 ;
; SW3        ; GREEN[2]    ; 9.795  ; 11.147 ; 11.147 ; 9.795  ;
; SW3        ; GREEN[3]    ; 11.927 ; 13.512 ; 13.512 ; 11.927 ;
; SW3        ; RED[1]      ; 12.308 ; 14.356 ; 14.356 ; 12.308 ;
; SW3        ; RED[2]      ; 11.228 ; 13.757 ; 13.757 ; 11.228 ;
; SW3        ; RED[3]      ; 10.684 ; 13.463 ; 13.463 ; 10.684 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW1        ; BLUE[2]     ; 4.950 ; 4.569 ; 4.569 ; 4.950 ;
; SW1        ; BLUE[3]     ;       ; 4.247 ; 4.247 ;       ;
; SW1        ; GREEN[1]    ; 4.773 ; 4.734 ; 4.734 ; 4.773 ;
; SW1        ; GREEN[2]    ; 5.130 ; 4.418 ; 4.418 ; 5.130 ;
; SW1        ; GREEN[3]    ; 5.238 ; 4.924 ; 4.924 ; 5.238 ;
; SW1        ; RED[1]      ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; SW1        ; RED[2]      ;       ; 5.087 ; 5.087 ;       ;
; SW1        ; RED[3]      ;       ; 4.859 ; 4.859 ;       ;
; SW2        ; BLUE[2]     ;       ; 4.441 ; 4.441 ;       ;
; SW2        ; BLUE[3]     ;       ; 4.119 ; 4.119 ;       ;
; SW2        ; GREEN[1]    ; 4.758 ; 4.606 ; 4.606 ; 4.758 ;
; SW2        ; GREEN[2]    ; 4.297 ; 4.471 ; 4.471 ; 4.297 ;
; SW2        ; GREEN[3]    ; 4.831 ; 4.796 ; 4.796 ; 4.831 ;
; SW2        ; RED[1]      ; 4.430 ; 4.430 ; 4.430 ; 4.430 ;
; SW2        ; RED[2]      ; 5.004 ; 4.959 ; 4.959 ; 5.004 ;
; SW2        ; RED[3]      ; 4.834 ; 4.731 ; 4.731 ; 4.834 ;
; SW3        ; BLUE[2]     ; 4.406 ; 4.750 ; 4.750 ; 4.406 ;
; SW3        ; BLUE[3]     ; 4.084 ;       ;       ; 4.084 ;
; SW3        ; GREEN[1]    ; 4.571 ; 4.573 ; 4.573 ; 4.571 ;
; SW3        ; GREEN[2]    ; 4.436 ; 4.234 ; 4.234 ; 4.436 ;
; SW3        ; GREEN[3]    ; 4.761 ; 5.038 ; 5.038 ; 4.761 ;
; SW3        ; RED[1]      ; 4.368 ; 4.368 ; 4.368 ; 4.368 ;
; SW3        ; RED[2]      ; 4.924 ; 4.941 ; 4.941 ; 4.924 ;
; SW3        ; RED[3]      ; 4.696 ; 4.771 ; 4.771 ; 4.696 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; CLK                           ; CLK                           ; 125      ; 0        ; 0        ; 0        ;
; clk_div:inst1|divided_clk     ; CLK                           ; 1        ; 1        ; 0        ; 0        ;
; clk_div_VGA:inst6|divided_clk ; CLK                           ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; 1        ; 1        ; 0        ; 234      ;
; stream_codec:inst3|bclk_sig   ; clk_div:inst1|divided_clk     ; 0        ; 0        ; 11       ; 0        ;
; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 190      ; 0        ; 0        ; 0        ;
; clk_div:inst1|divided_clk     ; stream_codec:inst3|bclk_sig   ; 0        ; 4        ; 0        ; 0        ;
; stream_codec:inst3|bclk_sig   ; stream_codec:inst3|bclk_sig   ; 36591317 ; 0        ; 0        ; 0        ;
; stream_codec:inst3|mclk_sig   ; stream_codec:inst3|bclk_sig   ; 161      ; 0        ; 0        ; 0        ;
; stream_codec:inst3|bclk_sig   ; stream_codec:inst3|mclk_sig   ; 1        ; 1        ; 0        ; 0        ;
; stream_codec:inst3|mclk_sig   ; stream_codec:inst3|mclk_sig   ; 180      ; 0        ; 0        ; 0        ;
; stream_codec:inst3|mclk_sig   ; USB_CLK                       ; 1        ; 1        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; CLK                           ; CLK                           ; 125      ; 0        ; 0        ; 0        ;
; clk_div:inst1|divided_clk     ; CLK                           ; 1        ; 1        ; 0        ; 0        ;
; clk_div_VGA:inst6|divided_clk ; CLK                           ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst1|divided_clk     ; clk_div:inst1|divided_clk     ; 1        ; 1        ; 0        ; 234      ;
; stream_codec:inst3|bclk_sig   ; clk_div:inst1|divided_clk     ; 0        ; 0        ; 11       ; 0        ;
; clk_div_VGA:inst6|divided_clk ; clk_div_VGA:inst6|divided_clk ; 190      ; 0        ; 0        ; 0        ;
; clk_div:inst1|divided_clk     ; stream_codec:inst3|bclk_sig   ; 0        ; 4        ; 0        ; 0        ;
; stream_codec:inst3|bclk_sig   ; stream_codec:inst3|bclk_sig   ; 36591317 ; 0        ; 0        ; 0        ;
; stream_codec:inst3|mclk_sig   ; stream_codec:inst3|bclk_sig   ; 161      ; 0        ; 0        ; 0        ;
; stream_codec:inst3|bclk_sig   ; stream_codec:inst3|mclk_sig   ; 1        ; 1        ; 0        ; 0        ;
; stream_codec:inst3|mclk_sig   ; stream_codec:inst3|mclk_sig   ; 180      ; 0        ; 0        ; 0        ;
; stream_codec:inst3|mclk_sig   ; USB_CLK                       ; 1        ; 1        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 438   ; 438  ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 218   ; 218  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 11 15:30:15 2019
Info: Command: quartus_sta filter_fsm -c filter_fsm
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'filter_fsm.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name stream_codec:inst3|bclk_sig stream_codec:inst3|bclk_sig
    Info (332105): create_clock -period 1.000 -name stream_codec:inst3|mclk_sig stream_codec:inst3|mclk_sig
    Info (332105): create_clock -period 1.000 -name USB_CLK USB_CLK
    Info (332105): create_clock -period 1.000 -name clk_div:inst1|divided_clk clk_div:inst1|divided_clk
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name clk_div_VGA:inst6|divided_clk clk_div_VGA:inst6|divided_clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.850
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.850      -803.936 stream_codec:inst3|bclk_sig 
    Info (332119):    -2.284       -37.544 clk_div:inst1|divided_clk 
    Info (332119):    -2.248       -27.292 stream_codec:inst3|mclk_sig 
    Info (332119):    -2.201       -15.720 CLK 
    Info (332119):    -1.918       -24.935 clk_div_VGA:inst6|divided_clk 
    Info (332119):     2.473         0.000 USB_CLK 
Info (332146): Worst-case hold slack is -2.699
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.699        -5.382 CLK 
    Info (332119):    -2.368        -2.368 stream_codec:inst3|mclk_sig 
    Info (332119):    -2.221        -2.221 USB_CLK 
    Info (332119):     0.445         0.000 clk_div:inst1|divided_clk 
    Info (332119):     0.445         0.000 stream_codec:inst3|bclk_sig 
    Info (332119):     0.972         0.000 clk_div_VGA:inst6|divided_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -16.295 CLK 
    Info (332119):    -1.631        -2.853 USB_CLK 
    Info (332119):    -0.611      -338.494 stream_codec:inst3|bclk_sig 
    Info (332119):    -0.611       -32.994 clk_div:inst1|divided_clk 
    Info (332119):    -0.611       -25.662 clk_div_VGA:inst6|divided_clk 
    Info (332119):    -0.611       -25.662 stream_codec:inst3|mclk_sig 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.450
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.450      -164.104 stream_codec:inst3|bclk_sig 
    Info (332119):    -0.344        -3.578 clk_div:inst1|divided_clk 
    Info (332119):    -0.240        -0.737 CLK 
    Info (332119):    -0.223        -0.753 stream_codec:inst3|mclk_sig 
    Info (332119):    -0.144        -0.478 clk_div_VGA:inst6|divided_clk 
    Info (332119):     1.489         0.000 USB_CLK 
Info (332146): Worst-case hold slack is -1.727
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.727        -3.440 CLK 
    Info (332119):    -1.498        -1.498 stream_codec:inst3|mclk_sig 
    Info (332119):    -1.109        -1.109 USB_CLK 
    Info (332119):     0.208         0.000 stream_codec:inst3|bclk_sig 
    Info (332119):     0.215         0.000 clk_div:inst1|divided_clk 
    Info (332119):     0.358         0.000 clk_div_VGA:inst6|divided_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -13.380 CLK 
    Info (332119):    -1.380        -2.380 USB_CLK 
    Info (332119):    -0.500      -277.000 stream_codec:inst3|bclk_sig 
    Info (332119):    -0.500       -27.000 clk_div:inst1|divided_clk 
    Info (332119):    -0.500       -21.000 clk_div_VGA:inst6|divided_clk 
    Info (332119):    -0.500       -21.000 stream_codec:inst3|mclk_sig 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4612 megabytes
    Info: Processing ended: Wed Dec 11 15:30:38 2019
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:04


