# 2023-12-13-1
4.15 设 $\mathrm{CPU}$ 共有 16 根地址线, 8 根数据线, 并用 $\overline{\mathrm{MREQ}}$ (低电平有效) 作访存控制信号, $\mathrm{R} / \overline{\mathrm{W}}$ 作读/写命令信号 (高电平为读, 低电平为写)。现有这些存储芯片: $\operatorname{ROM}(2 \mathrm{~K} \times 8$ 位, $4 \mathrm{~K} \times 4$ 位, $8 \mathrm{~K} \times 8$ 位), $\operatorname{RAM}(1 \mathrm{~K} \times 4$位, $2 \mathrm{~K} \times 8$ 位, $4 \mathrm{~K} \times 8$ 位) 及 74138 译码器和其他门电路(门电路自定)。
试从上述规格中选用合适的芯片, 画出 CPU 和存储芯片的连接图。要求如下:
(1) 最小 $4 \mathrm{~K}$ 地址为系统程序区, $4096 \sim 16383$ 地址范围为用户程序区。
(2) 指出逶用的存储芯片类型及数量。
(3) 详细画出片选逻辑。

- [[字扩展和位扩展]]

![](https://obsdian-img-1319433252.cos.ap-shanghai.myqcloud.com/2023-12-14-1.jpg)

# 2023-12-20
假设总线的时钟频率是 100 MHz，总线的传输周期为4个时钟周期，总线的宽度为 32 位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？

- [[总线特性及性能指标]]

数据传输率为：$$4\mathrm{B}/(\frac{1}{100}\mu s\times 4)=100 \mathrm{MBps}$$
