---
tags:
  - Note_done
  - Informatique
source: UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Représentation des nombres naturels & entiers_
1. [[2.6.6 - Extension signée]]

_Fonctionnement des ordinateurs : Eléments de conception logique_
1. [[4.5.5 - Multiplexeur binaire]]
1. [[4.5.9 - Unité arithmétique et logique (ALU)]]
2. [[4.6.2.1 - Write Enable (WE)]]
3. [[4.6.3.1 - Horloge (CLK)]]
4. [[4.6.4 - Registre]]
5. [[4.6.4.1 - Banque de registres (Circuit logique)]]
6. [[4.6.6.1 - Type de mémoires (fonc ordi)]]
7. [[4.6.6.2 - Bus (fonc ordi)]]

_Fonctionnement des ordinateurs : Processeur_
1. [[5.4 - Architecture MIPS]]
2. [[5.4.1.1 - Instruction Fetch]]
3. [[5.4.1.1.1 - Compteur de Programme (PC)]]
4. [[../5 - Processeur/5.4.2 - Registre d'usage général (GPR)]]
5. [[5.4.2.1 - Banque de registre (MIPS)]]
6. [[5.4.6.1.1 - Opcode (MIPS)]]
7. [[5.4.6.3.5 - Instructions de type-R (MIPS)]]
8. [[5.4.6.3.6 - Instructions de type-I (MIPS)]]

_Fonctionnement des ordinateurs : Micro-architecture_
1. [[6.1 - Implémentation de l'instruction ''fetch'' (MIPS)]]
2. [[6.2 - Décodage d'instruction (MIPS)]]
3. [[6.2.1 - Décodage d'instruction de type-R (MIPS)]]

# Définition
Pour supporter deux formats d’instructions arithmétiques et logiques, le processeur se base sur l’opcode. 
\
L’unité de contrôle détermine sur base des champs opcode et fonction :
1. le code d’opération de l’ALU 
2. des signaux de contrôle supplémentaires

**Illustration** : ![[Pasted image 20240327210256.png]]
## Implémentation du circuit logique du décodage de l’instruction de type-R et de type-I pour les opérations arithmétiques et logiques 
**Illustration** : ![[Pasted image 20240327210506.png]]
Le support des instructions arithmétiques et logiques de type I nécessite quelques aménagements, tous en logique combinatoire : 
1. Source de l’ALU (`ALUSrc`) : seconde entrée de l’ALU provient de 
	1. Type R : sortie `RD2` banque de registres (`ALUSrc=0`) 
	2. Type I : valeur immédiate (`ALUSrc=1`) 
	**Illustration** : ![[Pasted image 20240328102735.png]]

2. Destination (`RegDst`) : le registre destination est désigné par 
	1. Type R : `rd` (`RegDst=1`) 
	2. Type I : `rt` (`RegDst=0`) 
	**Illustration** : ![[Pasted image 20240328102851.png]]

3. Extension signée : la valeur immédiate extraite de l'instruction (16 bits) doit pouvoir être étendue à 32 bits. 
4. Fonction de l’ALU (`ALUControl`) : le code d’opération de l’ALU dépend de l’`opcode` et du code `funct`. L’unité de contrôle effectue la sélection

#### Exemple : Fonctionnement du circuit logique du décodage de l’instruction de type-R et de type-I pour les opérations arithmétiques et logiques 
**Illustration (Initialisation)** : ![[Pasted image 20240327210506.png]]
On a l'instruction suivante : `addi  rt, rs, imm`, qui a le comportement suivant $$\mathrm{GPR[{\color{red}rt}]}\leftarrow\mathrm{GPR[{\color{blue}rs}]}+\mathrm{s-ext({\color{green}imm})}$$ à savoir on fait l'addition entre la valeur stockée dans l'index de registre `rs` et la valeur immédiate `imm` , et stocke le résultat obtenu dans l'index du registre `rd`
**Illustration étape 1** :![[Pasted image 20240328103909.png]]
`Sign Extend` va étendre la valeur immédiate de 16 bits en 32 bits 
**Illustration étape 2** : ![[Pasted image 20240328104120.png]]

**Illustration étape 3** : ![[Pasted image 20240328104254.png]]
