>Dmel_RG2
TCACCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dmel_RG3
TCACCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dmel_RG5
TCACCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dmel_RG9
TCACCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dmel_RG18N
TCACCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dmel_RG19
TCACCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dmel_RG22
TCACCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dmel_RG24
TCACCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dmel_RG25
TCACCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dmel_RG28
TCACCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dmel_RG32N
TCACCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dmel_RG34
TCACCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dmel_RG36
TCACCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dmel_RG38N
TCACCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD03
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD06
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD105
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD106
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD146
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD15
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD197
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD199
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD201
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD221
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD224
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD225
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD233
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD235
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD238
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD243
TCGCCCTCGGGCTGTCCCCCCCTTCCTGACCC
>Dsim_MD251
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD255
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD63
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD72
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dsim_MD73
TCGCCCTCGGGCTGTCCCCCCCTTCCTGGCCC
>Dyak_528_21051
TCGTCCTCGGATTGTTCCCCCCTTCCCGGCCC
>Dere_528_21051
TCGTCCTCGGGTTGTTCCCCCCTTCCCGGCCC
