\section{BEOL（配線技術）の進化}
デバイススケーリングの進展と並行して、BEOL（Back End of Line）技術も著しく発展してきた。  
トランジスタ性能の向上が配線遅延によって相殺される「RCボトルネック」が顕在化し、  
配線抵抗および配線間容量の削減がシステム性能を支配する時代へと移行した。  
これに対応するため、低誘電率材料（Low-$k$ dielectric）および高導電率金属の導入が進められてきた。

初期のアルミニウム配線から銅（Cu）配線への転換により、導電率が約40\%向上し、  
Dual Damasceneプロセスによって高アスペクト比配線の形成が可能となった。  
このプロセスでは、ビアおよびラインを同時にエッチングし、Cu充填後に化学機械研磨（CMP）で平坦化することで、  
多層配線の高密度実装と優れた表面平坦性を両立している。  
また、バリアメタル（Ta/TaN）の最適化により、エレクトロマイグレーション（EM）およびストレスマイグレーション耐性が大幅に向上した。

誘電体材料についても、SiO$_2$からSiOC系Low-$k$、さらにUltra Low-$k$（ULK）材料へと進化している。  
ただし、低密度化に伴う機械的強度低下や水分吸収による信頼性劣化が課題であり、  
近年ではエアギャップ構造やカーボン含有絶縁膜（SiOC:H, SiCN系）を利用した  
「誘電率と機械強度の同時最適化」が研究の主流となっている。  

7\,nm世代以降では、電源供給経路をシリコン裏面側に再配置する  
Backside Power Rail（BPR）アーキテクチャが導入されつつある。  
BPRは、ロジック層上面の配線混雑を緩和し、信号配線の自由度を拡大することで  
セル高さのさらなる縮小とIRドロップの低減を同時に実現する。  
また、CFETのような垂直積層デバイスと組み合わせることで、  
前工程（FEOL）と後工程（BEOL）の境界が曖昧化し、  
「デバイス–配線一体最適化（Device–Interconnect Co-Optimization; DICO）」が不可欠な設計指針となっている。

一方、Cu配線では微細化に伴うバリア層比率の増大が抵抗上昇を引き起こすため、  
ルテニウム（Ru）やコバルト（Co）などの次世代導電材料が注目されている。  
これらはバリアレス配線（barrier-less interconnect）を可能とし、  
界面拡散の抑制とEM耐性の両立を実現する有力候補である。  
さらに、カーボンナノチューブ（CNT）やグラフェン配線など、  
原子スケールでの新規配線材料も研究段階にある。

このように、BEOL技術は単なる「配線形成プロセス」から、  
電源分離、熱拡散、機械信頼性、そしてシステム全体最適化を担う統合技術へと進化している。  
次章では、この配線スケーリングを支える主要パラメータおよび構造スケーリング法則について詳述する。

\input{tables/tab_beol_scaling}
\input{figs/fig_beol_bpr}
