<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(410,280)" to="(410,350)"/>
    <wire from="(100,260)" to="(420,260)"/>
    <wire from="(140,210)" to="(140,280)"/>
    <wire from="(180,210)" to="(180,280)"/>
    <wire from="(420,170)" to="(470,170)"/>
    <wire from="(400,230)" to="(450,230)"/>
    <wire from="(70,460)" to="(190,460)"/>
    <wire from="(130,410)" to="(180,410)"/>
    <wire from="(230,160)" to="(280,160)"/>
    <wire from="(420,170)" to="(420,190)"/>
    <wire from="(450,210)" to="(450,230)"/>
    <wire from="(90,420)" to="(90,440)"/>
    <wire from="(150,420)" to="(150,440)"/>
    <wire from="(160,330)" to="(160,420)"/>
    <wire from="(320,170)" to="(420,170)"/>
    <wire from="(70,210)" to="(110,210)"/>
    <wire from="(190,430)" to="(190,460)"/>
    <wire from="(450,230)" to="(490,230)"/>
    <wire from="(180,210)" to="(340,210)"/>
    <wire from="(110,210)" to="(140,210)"/>
    <wire from="(460,270)" to="(490,270)"/>
    <wire from="(520,190)" to="(550,190)"/>
    <wire from="(20,350)" to="(20,390)"/>
    <wire from="(260,180)" to="(280,180)"/>
    <wire from="(100,260)" to="(100,300)"/>
    <wire from="(390,350)" to="(410,350)"/>
    <wire from="(400,190)" to="(420,190)"/>
    <wire from="(450,210)" to="(470,210)"/>
    <wire from="(20,390)" to="(40,390)"/>
    <wire from="(80,400)" to="(100,400)"/>
    <wire from="(160,420)" to="(180,420)"/>
    <wire from="(20,350)" to="(230,350)"/>
    <wire from="(490,230)" to="(490,270)"/>
    <wire from="(210,410)" to="(230,410)"/>
    <wire from="(230,350)" to="(250,350)"/>
    <wire from="(230,410)" to="(250,410)"/>
    <wire from="(410,280)" to="(420,280)"/>
    <wire from="(490,270)" to="(500,270)"/>
    <wire from="(150,420)" to="(160,420)"/>
    <wire from="(110,210)" to="(110,390)"/>
    <wire from="(30,410)" to="(40,410)"/>
    <wire from="(90,420)" to="(100,420)"/>
    <wire from="(90,260)" to="(100,260)"/>
    <wire from="(90,300)" to="(100,300)"/>
    <wire from="(230,160)" to="(230,350)"/>
    <wire from="(230,350)" to="(230,410)"/>
    <comp lib="0" loc="(70,210)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(90,440)" name="Constant">
      <a name="width" val="8"/>
      <a name="value" val="0x0"/>
    </comp>
    <comp lib="0" loc="(90,260)" name="Pin">
      <a name="width" val="8"/>
      <a name="tristate" val="false"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(340,210)" name="AND Gate">
      <a name="facing" val="west"/>
      <a name="inputs" val="2"/>
      <a name="negate0" val="true"/>
      <a name="negate1" val="true"/>
    </comp>
    <comp lib="1" loc="(160,330)" name="OR Gate">
      <a name="facing" val="south"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(30,410)" name="Constant">
      <a name="width" val="8"/>
    </comp>
    <comp lib="3" loc="(460,270)" name="Comparator"/>
    <comp lib="0" loc="(250,410)" name="Probe">
      <a name="facing" val="west"/>
      <a name="radix" val="10unsigned"/>
    </comp>
    <comp lib="3" loc="(80,400)" name="Adder"/>
    <comp lib="0" loc="(500,270)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="2" loc="(130,410)" name="Multiplexer">
      <a name="selloc" val="tr"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="4" loc="(390,350)" name="ROM">
      <a name="contents">addr/data: 8 8
a5 2b 4f 82 d 11 13 17
1d 1f 25 29 2b 2f 35 3b
239*0 3b
</a>
    </comp>
    <comp lib="4" loc="(210,410)" name="Register">
      <a name="trigger" val="falling"/>
    </comp>
    <comp lib="0" loc="(90,300)" name="Probe">
      <a name="radix" val="16"/>
    </comp>
    <comp lib="0" loc="(260,180)" name="Constant">
      <a name="width" val="8"/>
      <a name="value" val="0xf"/>
    </comp>
    <comp lib="0" loc="(150,440)" name="Probe">
      <a name="facing" val="west"/>
      <a name="radix" val="10unsigned"/>
    </comp>
    <comp lib="1" loc="(520,190)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="3" loc="(320,170)" name="Comparator"/>
    <comp lib="0" loc="(550,190)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(70,460)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
