# AES_Verilog
[SDS] 2022년 1학기 AES 알고리즘을 verilog로 작성하여 FPGA에서 구현하기

1주차 : SubByte, S-box, 갈루아 필드에서 덧셈, 곱셈 구현
2주차 : AddRoundKey module : 박재욱, 고혜인 Round module+Control moudle : 서영택,오영화 7-segment : 장재성
