<?xml version="1.0" encoding="UTF-8"?>
<xd:repository xd:vendor="xilinx.com" xd:library="xd" xd:name="xd_ip" xd:version="2.01.a"
               xmlns:xd="http://www.xilinx.com/xd" >
  
  <xd:component xd:vendor="xilinx.com" xd:library="ip" xd:name="processing_system7" xd:version="5.5">
    
    <!-- always define clock frequencies -->
    <xd:parameter xd:name="PCW_FPGA0_PERIPHERAL_FREQMHZ"
                  xd:value="number($platformInfo/xd:systemClocks/xd:clock[@xd:id='0']/@xd:frequency)"
                  xd:isValid="'TRUE'"/>
    <xd:parameter xd:name="PCW_FPGA1_PERIPHERAL_FREQMHZ"
                  xd:value="number($platformInfo/xd:systemClocks/xd:clock[@xd:id='1']/@xd:frequency)"
                  xd:isValid="'TRUE'"/>
    <xd:parameter xd:name="PCW_FPGA2_PERIPHERAL_FREQMHZ"
                  xd:value="number($platformInfo/xd:systemClocks/xd:clock[@xd:id='2']/@xd:frequency)"
                  xd:isValid="'TRUE'"/>
    <xd:parameter xd:name="PCW_FPGA3_PERIPHERAL_FREQMHZ"
                  xd:value="number($platformInfo/xd:systemClocks/xd:clock[@xd:id='3']/@xd:frequency)"
                  xd:isValid="'TRUE'"/>
    
    <xd:parameter xd:name="PCW_EN_EMIO_GPIO" xd:value="1" xd:isValid="count($designComponent/xd:instance[@xd:componentRef='axi_gpio'])>0"/>
    <xd:parameter xd:name="PCW_EMIO_GPIO_WIDTH" 
                  xd:value="$designComponent/xd:instance[@xd:componentRef='axi_gpio']/xd:parameter[@xd:name='C_GPIO_WIDTH']/@xd:value"
                  xd:isValid="count($designComponent/xd:instance[@xd:componentRef='axi_gpio'])>0"/>

    <xd:parameter xd:name="PCW_USE_M_AXI_GP0" 
                  xd:value="number(count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='M_AXI_GP0']))"
                  xd:isValid="'TRUE'"/>
    <xd:parameter xd:name="PCW_USE_M_AXI_GP1" 
                  xd:value="number(count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='M_AXI_GP1']))"
                  xd:isValid="count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='M_AXI_GP1'])>0"/>
    <xd:parameter xd:name="PCW_USE_S_AXI_GP0" 
                  xd:value="number(count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='S_AXI_GP0']))"
                  xd:isValid="count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='S_AXI_GP0'])>0"/>
    <xd:parameter xd:name="PCW_USE_S_AXI_GP1" 
                  xd:value="number(count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='S_AXI_GP1']))"
                  xd:isValid="count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='S_AXI_GP1'])>0"/>
    <xd:parameter xd:name="PCW_USE_S_AXI_ACP" 
                  xd:value="number(count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='S_AXI_ACP']))"
                  xd:isValid="count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='S_AXI_ACP'])>0"/>
    <xd:parameter xd:name="PCW_USE_DEFAULT_ACP_USER_VAL" xd:value="1"
                  xd:isValid="count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='S_AXI_ACP'])>0"/>
    <xd:parameter xd:name="PCW_USE_S_AXI_HP0" 
                  xd:value="number(count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='S_AXI_HP0']))"
                  xd:isValid="count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='S_AXI_HP0'])>0"/>
    <xd:parameter xd:name="PCW_USE_S_AXI_HP1" 
                  xd:value="number(count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='S_AXI_HP1']))"
                  xd:isValid="count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='S_AXI_HP1'])>0"/>
    <xd:parameter xd:name="PCW_USE_S_AXI_HP2" 
                  xd:value="number(count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='S_AXI_HP2']))"
                  xd:isValid="count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='S_AXI_HP2'])>0"/>
    <xd:parameter xd:name="PCW_USE_S_AXI_HP3" 
                  xd:value="number(count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='S_AXI_HP3']))"
                  xd:isValid="count($designComponent/xd:connection/xd:busInterface[@xd:instanceRef=$instance and @xd:name='S_AXI_HP3'])>0"/>

    <!-- <xd:parameter xd:name="C_DDR_RAM_HIGHADDR" xd:value="string('0x3FFFFFFF')" xd:isValid="'TRUE'"/> -->
    <xd:parameter xd:name="PCW_EN_DDR" xd:value="1" />

    <xd:parameter xd:name="PCW_EN_CLK0_PORT" xd:value="0"
                  xd:isValid="count($designComponent/xd:connection/xd:port[@xd:instanceRef=$instance and @xd:name='FCLK_CLK0'])=0"/>
    <xd:parameter xd:name="PCW_EN_CLK0_PORT" xd:value="1"
                  xd:isValid="count($designComponent/xd:connection/xd:port[@xd:instanceRef=$instance and @xd:name='FCLK_CLK0'])>0"/>
    <xd:parameter xd:name="PCW_EN_CLK1_PORT" xd:value="1"
                  xd:isValid="count($designComponent/xd:connection/xd:port[@xd:instanceRef=$instance and @xd:name='FCLK_CLK1'])>0"/>
    <xd:parameter xd:name="PCW_EN_CLK2_PORT" xd:value="1"
                  xd:isValid="count($designComponent/xd:connection/xd:port[@xd:instanceRef=$instance and @xd:name='FCLK_CLK2'])>0"/>
    <xd:parameter xd:name="PCW_EN_CLK3_PORT" xd:value="1"
                  xd:isValid="count($designComponent/xd:connection/xd:port[@xd:instanceRef=$instance and @xd:name='FCLK_CLK3'])>0"/>

    <xd:parameter xd:name="PCW_USE_FABRIC_INTERRUPT" xd:value="1"
                  xd:isValid="count($designComponent/xd:connection/xd:port[@xd:instanceRef=$instance and @xd:name='Irq_F2P'])>0"/>
    <xd:parameter xd:name="PCW_IRQ_F2P_INTR" xd:value="1"
                  xd:isValid="count($designComponent/xd:connection/xd:port[@xd:instanceRef=$instance and @xd:name='Irq_F2P'])>0"/>

    <xd:busInterface xd:name="M_AXI_GP0" xd:busTypeRef="aximm" xd:mode="master" xd:cacheCoherent="false" xd:dataWidth="32" xd:clockPort="M_AXI_GP0_ACLK"/>
    <xd:busInterface xd:name="M_AXI_GP1" xd:busTypeRef="aximm" xd:mode="master" xd:cacheCoherent="false" xd:dataWidth="32" xd:clockPort="M_AXI_GP1_ACLK"/>
    <xd:busInterface xd:name="S_AXI_GP0" xd:busTypeRef="aximm" xd:mode="slave" xd:cacheCoherent="false" xd:dataWidth="32" xd:clockPort="S_AXI_GP0_ACLK"/>
    <xd:busInterface xd:name="S_AXI_GP1" xd:busTypeRef="aximm" xd:mode="slave" xd:cacheCoherent="false" xd:dataWidth="32" xd:clockPort="S_AXI_GP1_ACLK"/>
    <xd:busInterface xd:name="S_AXI_ACP" xd:busTypeRef="aximm" xd:mode="slave" xd:cacheCoherent="true" xd:dataWidth="64" xd:clockPort="S_AXI_ACP_ACLK"/>
    <xd:busInterface xd:name="S_AXI_HP0" xd:busTypeRef="aximm" xd:mode="slave" xd:cacheCoherent="false" xd:dataWidth="64" xd:clockPort="S_AXI_HP0_ACLK"/>
    <xd:busInterface xd:name="S_AXI_HP1" xd:busTypeRef="aximm" xd:mode="slave" xd:cacheCoherent="false" xd:dataWidth="64" xd:clockPort="S_AXI_HP1_ACLK"/>
    <xd:busInterface xd:name="S_AXI_HP2" xd:busTypeRef="aximm" xd:mode="slave" xd:cacheCoherent="false" xd:dataWidth="64" xd:clockPort="S_AXI_HP2_ACLK"/>
    <xd:busInterface xd:name="S_AXI_HP3" xd:busTypeRef="aximm" xd:mode="slave" xd:cacheCoherent="false" xd:dataWidth="64" xd:clockPort="S_AXI_HP3_ACLK"/>

    <!-- FPGA0_CLK_CTRL: addr 0xF8000170 div1[25:20] div0[13:8] (srcsel [5:4] 0x:IO 10:ARM 11:DDR) -->
    <xd:busInterface xd:name="FCLK_CLK0" xd:busTypeRef="clock" xd:mode="master"/> 
    <xd:busInterface xd:name="FCLK_CLK1" xd:busTypeRef="clock" xd:mode="master"/>
    <xd:busInterface xd:name="FCLK_CLK2" xd:busTypeRef="clock" xd:mode="master"/>
    <xd:busInterface xd:name="FCLK_CLK3" xd:busTypeRef="clock" xd:mode="master"/>
    <xd:busInterface xd:name="FCLK_RESET0_N" xd:busTypeRef="reset" xd:mode="master"/>  
    <xd:busInterface xd:name="FCLK_RESET1_N" xd:busTypeRef="reset" xd:mode="master"/>  
    <xd:busInterface xd:name="FCLK_RESET2_N" xd:busTypeRef="reset" xd:mode="master"/>  
    <xd:busInterface xd:name="FCLK_RESET3_N" xd:busTypeRef="reset" xd:mode="master"/>  
    
    <xd:port xd:name="Irq_F2P" xd:left="15" xd:right="0" xd:direction="in" >
      <!-- FP_irq[15:8] -->
      <xd:bitSlice xd:index="15" xd:irq="91" xd:value="0b0" />
      <xd:bitSlice xd:index="14" xd:irq="90" xd:value="0b0" />
      <xd:bitSlice xd:index="13" xd:irq="89" xd:value="0b0" />
      <xd:bitSlice xd:index="12" xd:irq="88" xd:value="0b0" />
      <xd:bitSlice xd:index="11" xd:irq="87" xd:value="0b0" />
      <xd:bitSlice xd:index="10" xd:irq="86" xd:value="0b0" />
      <xd:bitSlice xd:index="9" xd:irq="85" xd:value="0b0" />
      <xd:bitSlice xd:index="8" xd:irq="84" xd:value="0b0" />
      <!-- FP_irq[7:0] -->
      <xd:bitSlice xd:index="7" xd:irq="68" xd:value="0b0" />
      <xd:bitSlice xd:index="6" xd:irq="67" xd:value="0b0" />
      <xd:bitSlice xd:index="5" xd:irq="66" xd:value="0b0" />
      <xd:bitSlice xd:index="4" xd:irq="65" xd:value="0b0" />
      <xd:bitSlice xd:index="3" xd:irq="64" xd:value="0b0" />
      <xd:bitSlice xd:index="2" xd:irq="63" xd:value="0b0" />
      <xd:bitSlice xd:index="1" xd:irq="62" xd:value="0b0" />
      <xd:bitSlice xd:index="0" xd:irq="61" xd:value="0b0" />
    </xd:port>
    
  </xd:component>
  
</xd:repository>
