Classic Timing Analyzer report for CPU
Thu Mar 25 15:21:11 2021
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clock'
  7. Clock Hold: 'clock'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                   ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+----------------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                   ; To                                           ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+----------------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 8.051 ns                         ; reset                                  ; multiplier:multiplier|product[20]            ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 16.734 ns                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4] ; AluResult[30]                                ; clock      ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 0.066 ns                         ; reset                                  ; Controle:Controle|PCSource[2]                ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A                                      ; None          ; 65.39 MHz ( period = 15.292 ns ) ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][8] ; clock      ; clock    ; 0            ;
; Clock Hold: 'clock'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:XCHG|Saida[16]             ; MuxRegData:MuxRegData|MuxRegDataOut[16]      ; clock      ; clock    ; 699          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                        ;                                              ;            ;          ; 699          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+----------------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F672C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                   ; To                                            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 65.39 MHz ( period = 15.292 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][1]  ; clock      ; clock    ; None                        ; None                      ; 3.329 ns                ;
; N/A                                     ; 65.39 MHz ( period = 15.292 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][2]  ; clock      ; clock    ; None                        ; None                      ; 3.329 ns                ;
; N/A                                     ; 65.39 MHz ( period = 15.292 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][4]  ; clock      ; clock    ; None                        ; None                      ; 3.329 ns                ;
; N/A                                     ; 65.39 MHz ( period = 15.292 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][5]  ; clock      ; clock    ; None                        ; None                      ; 3.329 ns                ;
; N/A                                     ; 65.39 MHz ( period = 15.292 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][6]  ; clock      ; clock    ; None                        ; None                      ; 3.329 ns                ;
; N/A                                     ; 65.39 MHz ( period = 15.292 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][8]  ; clock      ; clock    ; None                        ; None                      ; 3.329 ns                ;
; N/A                                     ; 65.51 MHz ( period = 15.266 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][29] ; clock      ; clock    ; None                        ; None                      ; 3.316 ns                ;
; N/A                                     ; 65.63 MHz ( period = 15.238 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][31] ; clock      ; clock    ; None                        ; None                      ; 3.330 ns                ;
; N/A                                     ; 65.63 MHz ( period = 15.238 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][14] ; clock      ; clock    ; None                        ; None                      ; 3.330 ns                ;
; N/A                                     ; 66.07 MHz ( period = 15.136 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][30] ; clock      ; clock    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 66.07 MHz ( period = 15.136 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][9]  ; clock      ; clock    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 66.07 MHz ( period = 15.136 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][10] ; clock      ; clock    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 66.07 MHz ( period = 15.136 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][11] ; clock      ; clock    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 66.07 MHz ( period = 15.136 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][12] ; clock      ; clock    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 66.18 MHz ( period = 15.110 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][28] ; clock      ; clock    ; None                        ; None                      ; 3.259 ns                ;
; N/A                                     ; 66.18 MHz ( period = 15.110 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][27] ; clock      ; clock    ; None                        ; None                      ; 3.259 ns                ;
; N/A                                     ; 66.25 MHz ( period = 15.094 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][13] ; clock      ; clock    ; None                        ; None                      ; 3.251 ns                ;
; N/A                                     ; 66.30 MHz ( period = 15.082 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][0]  ; clock      ; clock    ; None                        ; None                      ; 3.237 ns                ;
; N/A                                     ; 66.30 MHz ( period = 15.082 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][7]  ; clock      ; clock    ; None                        ; None                      ; 3.237 ns                ;
; N/A                                     ; 66.93 MHz ( period = 14.940 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][18] ; clock      ; clock    ; None                        ; None                      ; 3.174 ns                ;
; N/A                                     ; 66.93 MHz ( period = 14.940 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][15] ; clock      ; clock    ; None                        ; None                      ; 3.174 ns                ;
; N/A                                     ; 66.93 MHz ( period = 14.940 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][16] ; clock      ; clock    ; None                        ; None                      ; 3.174 ns                ;
; N/A                                     ; 66.93 MHz ( period = 14.940 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][17] ; clock      ; clock    ; None                        ; None                      ; 3.174 ns                ;
; N/A                                     ; 66.93 MHz ( period = 14.940 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][19] ; clock      ; clock    ; None                        ; None                      ; 3.174 ns                ;
; N/A                                     ; 66.99 MHz ( period = 14.928 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][31] ; clock      ; clock    ; None                        ; None                      ; 3.154 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[5][29]  ; clock      ; clock    ; None                        ; None                      ; 3.080 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[5][26]  ; clock      ; clock    ; None                        ; None                      ; 3.080 ns                ;
; N/A                                     ; 67.71 MHz ( period = 14.768 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][28] ; clock      ; clock    ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 67.71 MHz ( period = 14.768 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][26] ; clock      ; clock    ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 67.71 MHz ( period = 14.768 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][27] ; clock      ; clock    ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 67.71 MHz ( period = 14.768 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][25] ; clock      ; clock    ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[22][16] ; clock      ; clock    ; None                        ; None                      ; 3.077 ns                ;
; N/A                                     ; 67.84 MHz ( period = 14.740 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][9]  ; clock      ; clock    ; None                        ; None                      ; 3.084 ns                ;
; N/A                                     ; 67.84 MHz ( period = 14.740 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][10] ; clock      ; clock    ; None                        ; None                      ; 3.084 ns                ;
; N/A                                     ; 67.92 MHz ( period = 14.724 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[24][31] ; clock      ; clock    ; None                        ; None                      ; 3.072 ns                ;
; N/A                                     ; 67.99 MHz ( period = 14.708 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[2][28]  ; clock      ; clock    ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 67.99 MHz ( period = 14.708 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[2][26]  ; clock      ; clock    ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 67.99 MHz ( period = 14.708 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[2][27]  ; clock      ; clock    ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 67.99 MHz ( period = 14.708 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[2][24]  ; clock      ; clock    ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 67.99 MHz ( period = 14.708 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[2][25]  ; clock      ; clock    ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 68.03 MHz ( period = 14.700 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][26] ; clock      ; clock    ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 68.04 MHz ( period = 14.698 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[21][9]  ; clock      ; clock    ; None                        ; None                      ; 3.061 ns                ;
; N/A                                     ; 68.04 MHz ( period = 14.698 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[21][10] ; clock      ; clock    ; None                        ; None                      ; 3.061 ns                ;
; N/A                                     ; 68.05 MHz ( period = 14.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][31] ; clock      ; clock    ; None                        ; None                      ; 3.053 ns                ;
; N/A                                     ; 68.05 MHz ( period = 14.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][26] ; clock      ; clock    ; None                        ; None                      ; 3.069 ns                ;
; N/A                                     ; 68.05 MHz ( period = 14.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][27] ; clock      ; clock    ; None                        ; None                      ; 3.069 ns                ;
; N/A                                     ; 68.05 MHz ( period = 14.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][24] ; clock      ; clock    ; None                        ; None                      ; 3.069 ns                ;
; N/A                                     ; 68.05 MHz ( period = 14.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][25] ; clock      ; clock    ; None                        ; None                      ; 3.069 ns                ;
; N/A                                     ; 68.05 MHz ( period = 14.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][22] ; clock      ; clock    ; None                        ; None                      ; 3.069 ns                ;
; N/A                                     ; 68.05 MHz ( period = 14.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][23] ; clock      ; clock    ; None                        ; None                      ; 3.069 ns                ;
; N/A                                     ; 68.05 MHz ( period = 14.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][9]  ; clock      ; clock    ; None                        ; None                      ; 3.053 ns                ;
; N/A                                     ; 68.05 MHz ( period = 14.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][10] ; clock      ; clock    ; None                        ; None                      ; 3.053 ns                ;
; N/A                                     ; 68.05 MHz ( period = 14.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][11] ; clock      ; clock    ; None                        ; None                      ; 3.053 ns                ;
; N/A                                     ; 68.05 MHz ( period = 14.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][12] ; clock      ; clock    ; None                        ; None                      ; 3.053 ns                ;
; N/A                                     ; 68.05 MHz ( period = 14.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][14] ; clock      ; clock    ; None                        ; None                      ; 3.069 ns                ;
; N/A                                     ; 68.05 MHz ( period = 14.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][15] ; clock      ; clock    ; None                        ; None                      ; 3.069 ns                ;
; N/A                                     ; 68.05 MHz ( period = 14.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][16] ; clock      ; clock    ; None                        ; None                      ; 3.069 ns                ;
; N/A                                     ; 68.05 MHz ( period = 14.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][17] ; clock      ; clock    ; None                        ; None                      ; 3.069 ns                ;
; N/A                                     ; 68.08 MHz ( period = 14.688 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][9]  ; clock      ; clock    ; None                        ; None                      ; 3.056 ns                ;
; N/A                                     ; 68.08 MHz ( period = 14.688 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][10] ; clock      ; clock    ; None                        ; None                      ; 3.056 ns                ;
; N/A                                     ; 68.09 MHz ( period = 14.686 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[5][10]  ; clock      ; clock    ; None                        ; None                      ; 3.052 ns                ;
; N/A                                     ; 68.09 MHz ( period = 14.686 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][14] ; clock      ; clock    ; None                        ; None                      ; 3.042 ns                ;
; N/A                                     ; 68.17 MHz ( period = 14.670 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][31] ; clock      ; clock    ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 68.17 MHz ( period = 14.670 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][24] ; clock      ; clock    ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 68.17 MHz ( period = 14.670 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][22] ; clock      ; clock    ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 68.17 MHz ( period = 14.670 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][23] ; clock      ; clock    ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 68.17 MHz ( period = 14.670 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][20] ; clock      ; clock    ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 68.17 MHz ( period = 14.670 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][21] ; clock      ; clock    ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 68.17 MHz ( period = 14.670 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][18] ; clock      ; clock    ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 68.17 MHz ( period = 14.670 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][17] ; clock      ; clock    ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 68.17 MHz ( period = 14.670 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][19] ; clock      ; clock    ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 68.18 MHz ( period = 14.668 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[2][4]   ; clock      ; clock    ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 68.20 MHz ( period = 14.662 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[5][31]  ; clock      ; clock    ; None                        ; None                      ; 3.018 ns                ;
; N/A                                     ; 68.20 MHz ( period = 14.662 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[5][14]  ; clock      ; clock    ; None                        ; None                      ; 3.018 ns                ;
; N/A                                     ; 68.21 MHz ( period = 14.660 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][24] ; clock      ; clock    ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 68.21 MHz ( period = 14.660 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][22] ; clock      ; clock    ; None                        ; None                      ; 3.043 ns                ;
; N/A                                     ; 68.21 MHz ( period = 14.660 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][22] ; clock      ; clock    ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 68.21 MHz ( period = 14.660 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][20] ; clock      ; clock    ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 68.21 MHz ( period = 14.660 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][21] ; clock      ; clock    ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 68.26 MHz ( period = 14.650 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][4]  ; clock      ; clock    ; None                        ; None                      ; 3.008 ns                ;
; N/A                                     ; 68.26 MHz ( period = 14.650 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][5]  ; clock      ; clock    ; None                        ; None                      ; 3.008 ns                ;
; N/A                                     ; 68.26 MHz ( period = 14.650 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][6]  ; clock      ; clock    ; None                        ; None                      ; 3.008 ns                ;
; N/A                                     ; 68.28 MHz ( period = 14.646 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][3]  ; clock      ; clock    ; None                        ; None                      ; 3.009 ns                ;
; N/A                                     ; 68.29 MHz ( period = 14.644 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[22][5]  ; clock      ; clock    ; None                        ; None                      ; 3.021 ns                ;
; N/A                                     ; 68.30 MHz ( period = 14.642 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][26] ; clock      ; clock    ; None                        ; None                      ; 3.024 ns                ;
; N/A                                     ; 68.30 MHz ( period = 14.642 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][24] ; clock      ; clock    ; None                        ; None                      ; 3.024 ns                ;
; N/A                                     ; 68.30 MHz ( period = 14.642 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][25] ; clock      ; clock    ; None                        ; None                      ; 3.024 ns                ;
; N/A                                     ; 68.30 MHz ( period = 14.642 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[16][21] ; clock      ; clock    ; None                        ; None                      ; 3.024 ns                ;
; N/A                                     ; 68.31 MHz ( period = 14.640 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[16][1]  ; clock      ; clock    ; None                        ; None                      ; 3.023 ns                ;
; N/A                                     ; 68.31 MHz ( period = 14.640 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[16][2]  ; clock      ; clock    ; None                        ; None                      ; 3.023 ns                ;
; N/A                                     ; 68.31 MHz ( period = 14.640 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[16][4]  ; clock      ; clock    ; None                        ; None                      ; 3.023 ns                ;
; N/A                                     ; 68.31 MHz ( period = 14.640 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[16][5]  ; clock      ; clock    ; None                        ; None                      ; 3.023 ns                ;
; N/A                                     ; 68.31 MHz ( period = 14.640 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[16][6]  ; clock      ; clock    ; None                        ; None                      ; 3.023 ns                ;
; N/A                                     ; 68.31 MHz ( period = 14.640 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[16][8]  ; clock      ; clock    ; None                        ; None                      ; 3.023 ns                ;
; N/A                                     ; 68.31 MHz ( period = 14.640 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[22][16] ; clock      ; clock    ; None                        ; None                      ; 3.027 ns                ;
; N/A                                     ; 68.32 MHz ( period = 14.638 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][26] ; clock      ; clock    ; None                        ; None                      ; 3.020 ns                ;
; N/A                                     ; 68.32 MHz ( period = 14.638 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][25] ; clock      ; clock    ; None                        ; None                      ; 3.020 ns                ;
; N/A                                     ; 68.33 MHz ( period = 14.634 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][31] ; clock      ; clock    ; None                        ; None                      ; 3.007 ns                ;
; N/A                                     ; 68.42 MHz ( period = 14.616 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[8][31]  ; clock      ; clock    ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 68.42 MHz ( period = 14.616 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[16][1]  ; clock      ; clock    ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; 68.42 MHz ( period = 14.616 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[16][2]  ; clock      ; clock    ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; 68.42 MHz ( period = 14.616 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[16][4]  ; clock      ; clock    ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; 68.42 MHz ( period = 14.616 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[16][5]  ; clock      ; clock    ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; 68.42 MHz ( period = 14.616 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[16][6]  ; clock      ; clock    ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; 68.42 MHz ( period = 14.616 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[8][20]  ; clock      ; clock    ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 68.42 MHz ( period = 14.616 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[8][18]  ; clock      ; clock    ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 68.42 MHz ( period = 14.616 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[16][8]  ; clock      ; clock    ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; 68.42 MHz ( period = 14.616 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[8][14]  ; clock      ; clock    ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 68.42 MHz ( period = 14.616 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[8][15]  ; clock      ; clock    ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 68.42 MHz ( period = 14.616 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[8][16]  ; clock      ; clock    ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 68.42 MHz ( period = 14.616 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[8][17]  ; clock      ; clock    ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 68.42 MHz ( period = 14.616 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[8][19]  ; clock      ; clock    ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 68.43 MHz ( period = 14.614 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[16][29] ; clock      ; clock    ; None                        ; None                      ; 3.010 ns                ;
; N/A                                     ; 68.46 MHz ( period = 14.608 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][24] ; clock      ; clock    ; None                        ; None                      ; 3.003 ns                ;
; N/A                                     ; 68.46 MHz ( period = 14.608 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][22] ; clock      ; clock    ; None                        ; None                      ; 3.003 ns                ;
; N/A                                     ; 68.46 MHz ( period = 14.608 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][20] ; clock      ; clock    ; None                        ; None                      ; 3.003 ns                ;
; N/A                                     ; 68.46 MHz ( period = 14.608 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][21] ; clock      ; clock    ; None                        ; None                      ; 3.003 ns                ;
; N/A                                     ; 68.50 MHz ( period = 14.598 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][29] ; clock      ; clock    ; None                        ; None                      ; 2.989 ns                ;
; N/A                                     ; 68.50 MHz ( period = 14.598 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][0]  ; clock      ; clock    ; None                        ; None                      ; 2.989 ns                ;
; N/A                                     ; 68.54 MHz ( period = 14.590 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[16][29] ; clock      ; clock    ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 68.54 MHz ( period = 14.590 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][3]  ; clock      ; clock    ; None                        ; None                      ; 2.999 ns                ;
; N/A                                     ; 68.54 MHz ( period = 14.590 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][4]  ; clock      ; clock    ; None                        ; None                      ; 2.999 ns                ;
; N/A                                     ; 68.54 MHz ( period = 14.590 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][5]  ; clock      ; clock    ; None                        ; None                      ; 2.999 ns                ;
; N/A                                     ; 68.54 MHz ( period = 14.590 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][20] ; clock      ; clock    ; None                        ; None                      ; 2.999 ns                ;
; N/A                                     ; 68.54 MHz ( period = 14.590 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][21] ; clock      ; clock    ; None                        ; None                      ; 2.999 ns                ;
; N/A                                     ; 68.54 MHz ( period = 14.590 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][18] ; clock      ; clock    ; None                        ; None                      ; 2.999 ns                ;
; N/A                                     ; 68.54 MHz ( period = 14.590 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][13] ; clock      ; clock    ; None                        ; None                      ; 2.999 ns                ;
; N/A                                     ; 68.54 MHz ( period = 14.590 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][19] ; clock      ; clock    ; None                        ; None                      ; 2.999 ns                ;
; N/A                                     ; 68.56 MHz ( period = 14.586 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[16][31] ; clock      ; clock    ; None                        ; None                      ; 3.024 ns                ;
; N/A                                     ; 68.56 MHz ( period = 14.586 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][26] ; clock      ; clock    ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 68.56 MHz ( period = 14.586 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][25] ; clock      ; clock    ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 68.56 MHz ( period = 14.586 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[16][14] ; clock      ; clock    ; None                        ; None                      ; 3.024 ns                ;
; N/A                                     ; 68.58 MHz ( period = 14.582 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][30] ; clock      ; clock    ; None                        ; None                      ; 2.989 ns                ;
; N/A                                     ; 68.58 MHz ( period = 14.582 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][2]  ; clock      ; clock    ; None                        ; None                      ; 2.989 ns                ;
; N/A                                     ; 68.58 MHz ( period = 14.582 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[0][22]  ; clock      ; clock    ; None                        ; None                      ; 3.021 ns                ;
; N/A                                     ; 68.62 MHz ( period = 14.574 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][18] ; clock      ; clock    ; None                        ; None                      ; 2.983 ns                ;
; N/A                                     ; 68.62 MHz ( period = 14.574 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][14] ; clock      ; clock    ; None                        ; None                      ; 2.983 ns                ;
; N/A                                     ; 68.62 MHz ( period = 14.574 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][17] ; clock      ; clock    ; None                        ; None                      ; 2.983 ns                ;
; N/A                                     ; 68.62 MHz ( period = 14.574 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][19] ; clock      ; clock    ; None                        ; None                      ; 2.983 ns                ;
; N/A                                     ; 68.63 MHz ( period = 14.570 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[0][23]  ; clock      ; clock    ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 68.63 MHz ( period = 14.570 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[0][20]  ; clock      ; clock    ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 68.67 MHz ( period = 14.562 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[16][31] ; clock      ; clock    ; None                        ; None                      ; 2.994 ns                ;
; N/A                                     ; 68.67 MHz ( period = 14.562 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[16][14] ; clock      ; clock    ; None                        ; None                      ; 2.994 ns                ;
; N/A                                     ; 68.68 MHz ( period = 14.560 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[0][22]  ; clock      ; clock    ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; 68.69 MHz ( period = 14.558 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[8][30]  ; clock      ; clock    ; None                        ; None                      ; 2.985 ns                ;
; N/A                                     ; 68.69 MHz ( period = 14.558 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[8][13]  ; clock      ; clock    ; None                        ; None                      ; 2.985 ns                ;
; N/A                                     ; 68.74 MHz ( period = 14.548 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[0][23]  ; clock      ; clock    ; None                        ; None                      ; 2.988 ns                ;
; N/A                                     ; 68.74 MHz ( period = 14.548 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[0][20]  ; clock      ; clock    ; None                        ; None                      ; 2.988 ns                ;
; N/A                                     ; 68.78 MHz ( period = 14.540 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[6][28]  ; clock      ; clock    ; None                        ; None                      ; 2.982 ns                ;
; N/A                                     ; 68.78 MHz ( period = 14.540 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[6][26]  ; clock      ; clock    ; None                        ; None                      ; 2.982 ns                ;
; N/A                                     ; 68.78 MHz ( period = 14.540 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[22][5]  ; clock      ; clock    ; None                        ; None                      ; 2.971 ns                ;
; N/A                                     ; 68.78 MHz ( period = 14.540 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[6][27]  ; clock      ; clock    ; None                        ; None                      ; 2.982 ns                ;
; N/A                                     ; 68.79 MHz ( period = 14.538 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[5][29]  ; clock      ; clock    ; None                        ; None                      ; 2.975 ns                ;
; N/A                                     ; 68.79 MHz ( period = 14.538 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[5][26]  ; clock      ; clock    ; None                        ; None                      ; 2.975 ns                ;
; N/A                                     ; 68.80 MHz ( period = 14.534 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[18][26] ; clock      ; clock    ; None                        ; None                      ; 2.977 ns                ;
; N/A                                     ; 68.80 MHz ( period = 14.534 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[18][27] ; clock      ; clock    ; None                        ; None                      ; 2.977 ns                ;
; N/A                                     ; 68.80 MHz ( period = 14.534 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[18][25] ; clock      ; clock    ; None                        ; None                      ; 2.977 ns                ;
; N/A                                     ; 68.83 MHz ( period = 14.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[30][29] ; clock      ; clock    ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 68.83 MHz ( period = 14.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[30][3]  ; clock      ; clock    ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 68.83 MHz ( period = 14.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[30][4]  ; clock      ; clock    ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 68.83 MHz ( period = 14.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[30][5]  ; clock      ; clock    ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 68.83 MHz ( period = 14.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[30][6]  ; clock      ; clock    ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 68.83 MHz ( period = 14.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[30][7]  ; clock      ; clock    ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 68.83 MHz ( period = 14.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[30][8]  ; clock      ; clock    ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 68.83 MHz ( period = 14.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[30][9]  ; clock      ; clock    ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 68.83 MHz ( period = 14.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[30][10] ; clock      ; clock    ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 68.86 MHz ( period = 14.522 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][18] ; clock      ; clock    ; None                        ; None                      ; 2.955 ns                ;
; N/A                                     ; 68.86 MHz ( period = 14.522 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][14] ; clock      ; clock    ; None                        ; None                      ; 2.955 ns                ;
; N/A                                     ; 68.86 MHz ( period = 14.522 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][17] ; clock      ; clock    ; None                        ; None                      ; 2.955 ns                ;
; N/A                                     ; 68.86 MHz ( period = 14.522 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][19] ; clock      ; clock    ; None                        ; None                      ; 2.955 ns                ;
; N/A                                     ; 68.88 MHz ( period = 14.518 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[18][28] ; clock      ; clock    ; None                        ; None                      ; 2.970 ns                ;
; N/A                                     ; 68.94 MHz ( period = 14.506 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][27] ; clock      ; clock    ; None                        ; None                      ; 2.962 ns                ;
; N/A                                     ; 68.97 MHz ( period = 14.500 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[12][31] ; clock      ; clock    ; None                        ; None                      ; 2.956 ns                ;
; N/A                                     ; 68.97 MHz ( period = 14.500 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[12][9]  ; clock      ; clock    ; None                        ; None                      ; 2.956 ns                ;
; N/A                                     ; 68.97 MHz ( period = 14.500 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[12][10] ; clock      ; clock    ; None                        ; None                      ; 2.956 ns                ;
; N/A                                     ; 68.97 MHz ( period = 14.500 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[12][11] ; clock      ; clock    ; None                        ; None                      ; 2.956 ns                ;
; N/A                                     ; 68.97 MHz ( period = 14.500 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[12][12] ; clock      ; clock    ; None                        ; None                      ; 2.956 ns                ;
; N/A                                     ; 68.98 MHz ( period = 14.496 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[24][26] ; clock      ; clock    ; None                        ; None                      ; 2.982 ns                ;
; N/A                                     ; 68.99 MHz ( period = 14.494 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[18][0]  ; clock      ; clock    ; None                        ; None                      ; 2.949 ns                ;
; N/A                                     ; 68.99 MHz ( period = 14.494 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[18][1]  ; clock      ; clock    ; None                        ; None                      ; 2.949 ns                ;
; N/A                                     ; 68.99 MHz ( period = 14.494 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[18][2]  ; clock      ; clock    ; None                        ; None                      ; 2.949 ns                ;
; N/A                                     ; 69.04 MHz ( period = 14.484 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[16][30] ; clock      ; clock    ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 69.04 MHz ( period = 14.484 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[16][9]  ; clock      ; clock    ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 69.04 MHz ( period = 14.484 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[16][10] ; clock      ; clock    ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 69.04 MHz ( period = 14.484 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[16][11] ; clock      ; clock    ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 69.04 MHz ( period = 14.484 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[16][12] ; clock      ; clock    ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 69.05 MHz ( period = 14.482 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[24][14] ; clock      ; clock    ; None                        ; None                      ; 2.960 ns                ;
; N/A                                     ; 69.15 MHz ( period = 14.462 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[17][9]  ; clock      ; clock    ; None                        ; None                      ; 2.963 ns                ;
; N/A                                     ; 69.15 MHz ( period = 14.462 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[17][10] ; clock      ; clock    ; None                        ; None                      ; 2.963 ns                ;
; N/A                                     ; 69.16 MHz ( period = 14.460 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[16][30] ; clock      ; clock    ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 69.16 MHz ( period = 14.460 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[16][9]  ; clock      ; clock    ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 69.16 MHz ( period = 14.460 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[16][10] ; clock      ; clock    ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 69.16 MHz ( period = 14.460 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[16][11] ; clock      ; clock    ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 69.16 MHz ( period = 14.460 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[16][12] ; clock      ; clock    ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 69.17 MHz ( period = 14.458 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[16][28] ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 69.17 MHz ( period = 14.458 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[16][27] ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 69.18 MHz ( period = 14.456 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[24][22] ; clock      ; clock    ; None                        ; None                      ; 2.961 ns                ;
; N/A                                     ; 69.22 MHz ( period = 14.446 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[24][4]  ; clock      ; clock    ; None                        ; None                      ; 2.926 ns                ;
; N/A                                     ; 69.22 MHz ( period = 14.446 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[24][5]  ; clock      ; clock    ; None                        ; None                      ; 2.926 ns                ;
; N/A                                     ; 69.22 MHz ( period = 14.446 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[24][6]  ; clock      ; clock    ; None                        ; None                      ; 2.926 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                        ;                                               ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clock'                                                                                                                                                                                                                                   ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                      ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[16]                          ; MuxRegData:MuxRegData|MuxRegDataOut[16] ; clock      ; clock    ; None                       ; None                       ; 0.587 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[0]                         ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 0.766 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[28]                          ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; None                       ; None                       ; 0.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[0]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; clock      ; clock    ; None                       ; None                       ; 0.669 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[23]                          ; MuxRegData:MuxRegData|MuxRegDataOut[23] ; clock      ; clock    ; None                       ; None                       ; 0.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[29]                          ; MuxRegData:MuxRegData|MuxRegDataOut[29] ; clock      ; clock    ; None                       ; None                       ; 0.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[31]                          ; MuxRegData:MuxRegData|MuxRegDataOut[31] ; clock      ; clock    ; None                       ; None                       ; 0.767 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[18]                          ; MuxRegData:MuxRegData|MuxRegDataOut[18] ; clock      ; clock    ; None                       ; None                       ; 0.793 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[30]                          ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 0.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[15]                          ; MuxRegData:MuxRegData|MuxRegDataOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.020 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadsize:loadsize|saida[2]              ; clock      ; clock    ; None                       ; None                       ; 0.606 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; loadsize:loadsize|saida[8]              ; clock      ; clock    ; None                       ; None                       ; 0.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadsize:loadsize|saida[7]              ; clock      ; clock    ; None                       ; None                       ; 0.639 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; loadsize:loadsize|saida[0]              ; clock      ; clock    ; None                       ; None                       ; 0.639 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; loadsize:loadsize|saida[1]              ; clock      ; clock    ; None                       ; None                       ; 0.649 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[17]                          ; MuxRegData:MuxRegData|MuxRegDataOut[17] ; clock      ; clock    ; None                       ; None                       ; 0.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]    ; clock      ; clock    ; None                       ; None                       ; 0.717 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[22]                          ; MuxRegData:MuxRegData|MuxRegDataOut[22] ; clock      ; clock    ; None                       ; None                       ; 0.901 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; loadsize:loadsize|saida[6]              ; clock      ; clock    ; None                       ; None                       ; 0.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; loadsize:loadsize|saida[13]             ; clock      ; clock    ; None                       ; None                       ; 0.602 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[15]                        ; MuxRegData:MuxRegData|MuxRegDataOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[9]                           ; MuxRegData:MuxRegData|MuxRegDataOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.049 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; loadsize:loadsize|saida[11]             ; clock      ; clock    ; None                       ; None                       ; 0.604 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[2]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]     ; clock      ; clock    ; None                       ; None                       ; 0.706 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[0]                           ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.319 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[27]                          ; MuxRegData:MuxRegData|MuxRegDataOut[27] ; clock      ; clock    ; None                       ; None                       ; 1.093 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[19]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[19]    ; clock      ; clock    ; None                       ; None                       ; 0.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; loadsize:loadsize|saida[9]              ; clock      ; clock    ; None                       ; None                       ; 0.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[28]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[28]    ; clock      ; clock    ; None                       ; None                       ; 0.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[14]                        ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 1.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[8]                         ; MuxRegData:MuxRegData|MuxRegDataOut[8]  ; clock      ; clock    ; None                       ; None                       ; 1.133 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[16]         ; MuxRegData:MuxRegData|MuxRegDataOut[16] ; clock      ; clock    ; None                       ; None                       ; 1.343 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[5]                             ; MuxRegData:MuxRegData|MuxRegDataOut[5]  ; clock      ; clock    ; None                       ; None                       ; 1.177 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[30]         ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.196 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[4]                           ; MuxRegData:MuxRegData|MuxRegDataOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.192 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[10]                          ; MuxRegData:MuxRegData|MuxRegDataOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; loadsize:loadsize|saida[4]              ; clock      ; clock    ; None                       ; None                       ; 0.981 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[12]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]    ; clock      ; clock    ; None                       ; None                       ; 0.864 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[22]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[22]    ; clock      ; clock    ; None                       ; None                       ; 0.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[13]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]    ; clock      ; clock    ; None                       ; None                       ; 0.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[5]                             ; MuxRegData:MuxRegData|MuxRegDataOut[5]  ; clock      ; clock    ; None                       ; None                       ; 1.274 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[4]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[4]     ; clock      ; clock    ; None                       ; None                       ; 0.880 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[24]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]    ; clock      ; clock    ; None                       ; None                       ; 0.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[6]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]     ; clock      ; clock    ; None                       ; None                       ; 0.923 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[26]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[26]    ; clock      ; clock    ; None                       ; None                       ; 0.917 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[3]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[3]     ; clock      ; clock    ; None                       ; None                       ; 0.921 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[9]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[9]     ; clock      ; clock    ; None                       ; None                       ; 1.118 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[0]                              ; storesize:storesize|saida[0]            ; clock      ; clock    ; None                       ; None                       ; 0.442 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; loadsize:loadsize|saida[5]              ; clock      ; clock    ; None                       ; None                       ; 1.110 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[26]    ; clock      ; clock    ; None                       ; None                       ; 0.955 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[0]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[0]     ; clock      ; clock    ; None                       ; None                       ; 1.191 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; storesize:storesize|saida[1]            ; clock      ; clock    ; None                       ; None                       ; 0.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; storesize:storesize|saida[4]            ; clock      ; clock    ; None                       ; None                       ; 0.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; storesize:storesize|saida[13]           ; clock      ; clock    ; None                       ; None                       ; 0.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[1]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[1]     ; clock      ; clock    ; None                       ; None                       ; 1.000 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxRegData:MuxRegData|MuxRegDataOut[31] ; clock      ; clock    ; None                       ; None                       ; 1.398 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[11]                            ; MuxRegData:MuxRegData|MuxRegDataOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[2]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.546 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[9]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[9]     ; clock      ; clock    ; None                       ; None                       ; 1.236 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[8]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[8]     ; clock      ; clock    ; None                       ; None                       ; 1.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[14]                          ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 1.423 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[20]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[20]    ; clock      ; clock    ; None                       ; None                       ; 1.059 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[20]                          ; MuxRegData:MuxRegData|MuxRegDataOut[20] ; clock      ; clock    ; None                       ; None                       ; 1.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[19]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[19]    ; clock      ; clock    ; None                       ; None                       ; 1.052 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]    ; clock      ; clock    ; None                       ; None                       ; 1.072 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[27]    ; clock      ; clock    ; None                       ; None                       ; 1.082 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[25]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[25]    ; clock      ; clock    ; None                       ; None                       ; 1.096 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; storesize:storesize|saida[5]            ; clock      ; clock    ; None                       ; None                       ; 0.615 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[21]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]    ; clock      ; clock    ; None                       ; None                       ; 1.113 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[29]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[29]    ; clock      ; clock    ; None                       ; None                       ; 1.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[2]                              ; storesize:storesize|saida[2]            ; clock      ; clock    ; None                       ; None                       ; 0.643 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.481 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[1]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]    ; clock      ; clock    ; None                       ; None                       ; 1.555 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[15]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[15]    ; clock      ; clock    ; None                       ; None                       ; 1.172 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[11]                             ; MuxRegData:MuxRegData|MuxRegDataOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.560 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[7]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]     ; clock      ; clock    ; None                       ; None                       ; 1.205 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; storesize:storesize|saida[27]           ; clock      ; clock    ; None                       ; None                       ; 0.706 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[3]                           ; MuxRegData:MuxRegData|MuxRegDataOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.591 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadsize:loadsize|saida[26]             ; clock      ; clock    ; None                       ; None                       ; 0.497 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; storesize:storesize|saida[31]           ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[3]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[3]     ; clock      ; clock    ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[0]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.851 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[17]                        ; MuxRegData:MuxRegData|MuxRegDataOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.645 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[15]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[15]    ; clock      ; clock    ; None                       ; None                       ; 1.284 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; storesize:storesize|saida[24]           ; clock      ; clock    ; None                       ; None                       ; 0.965 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[21]                          ; MuxRegData:MuxRegData|MuxRegDataOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.651 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[17]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[17]    ; clock      ; clock    ; None                       ; None                       ; 1.290 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[18]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]    ; clock      ; clock    ; None                       ; None                       ; 1.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[11]                            ; MuxRegData:MuxRegData|MuxRegDataOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.681 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[15]         ; MuxRegData:MuxRegData|MuxRegDataOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.906 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[5]                              ; MuxRegData:MuxRegData|MuxRegDataOut[5]  ; clock      ; clock    ; None                       ; None                       ; 1.705 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[3]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.688 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; storesize:storesize|saida[11]           ; clock      ; clock    ; None                       ; None                       ; 0.805 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[0]                              ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.918 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; loadsize:loadsize|saida[19]             ; clock      ; clock    ; None                       ; None                       ; 0.614 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; clock      ; clock    ; None                       ; None                       ; 0.846 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[1]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.704 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[26]                          ; MuxRegData:MuxRegData|MuxRegDataOut[26] ; clock      ; clock    ; None                       ; None                       ; 1.728 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadsize:loadsize|saida[3]              ; clock      ; clock    ; None                       ; None                       ; 1.482 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; loadsize:loadsize|saida[25]             ; clock      ; clock    ; None                       ; None                       ; 0.637 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadsize:loadsize|saida[24]             ; clock      ; clock    ; None                       ; None                       ; 0.468 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]    ; clock      ; clock    ; None                       ; None                       ; 1.375 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; loadsize:loadsize|saida[20]             ; clock      ; clock    ; None                       ; None                       ; 0.658 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[6]                         ; MuxRegData:MuxRegData|MuxRegDataOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.750 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[16]                             ; storesize:storesize|saida[16]           ; clock      ; clock    ; None                       ; None                       ; 0.887 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[5]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[5]     ; clock      ; clock    ; None                       ; None                       ; 1.394 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[22]         ; MuxRegData:MuxRegData|MuxRegDataOut[22] ; clock      ; clock    ; None                       ; None                       ; 1.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[16]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[16]    ; clock      ; clock    ; None                       ; None                       ; 1.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[7]                           ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.806 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; storesize:storesize|saida[26]           ; clock      ; clock    ; None                       ; None                       ; 0.912 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[2]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; storesize:storesize|saida[20]           ; clock      ; clock    ; None                       ; None                       ; 0.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[4]                         ; MuxRegData:MuxRegData|MuxRegDataOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.794 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; storesize:storesize|saida[18]           ; clock      ; clock    ; None                       ; None                       ; 1.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[2]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]     ; clock      ; clock    ; None                       ; None                       ; 1.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[7]                             ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.855 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; storesize:storesize|saida[29]           ; clock      ; clock    ; None                       ; None                       ; 0.962 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[18]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]    ; clock      ; clock    ; None                       ; None                       ; 1.457 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; storesize:storesize|saida[8]            ; clock      ; clock    ; None                       ; None                       ; 0.993 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[14]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[14]    ; clock      ; clock    ; None                       ; None                       ; 1.482 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[30]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]    ; clock      ; clock    ; None                       ; None                       ; 1.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]    ; clock      ; clock    ; None                       ; None                       ; 1.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19] ; clock      ; clock    ; None                       ; None                       ; 0.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; loadsize:loadsize|saida[23]             ; clock      ; clock    ; None                       ; None                       ; 0.780 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; loadsize:loadsize|saida[21]             ; clock      ; clock    ; None                       ; None                       ; 0.615 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; loadsize:loadsize|saida[22]             ; clock      ; clock    ; None                       ; None                       ; 0.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[15]                            ; MuxRegData:MuxRegData|MuxRegDataOut[15] ; clock      ; clock    ; None                       ; None                       ; 2.122 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[8]                             ; MuxRegData:MuxRegData|MuxRegDataOut[8]  ; clock      ; clock    ; None                       ; None                       ; 1.879 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[19]                          ; MuxRegData:MuxRegData|MuxRegDataOut[19] ; clock      ; clock    ; None                       ; None                       ; 1.910 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; loadsize:loadsize|saida[12]             ; clock      ; clock    ; None                       ; None                       ; 1.462 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; loadsize:loadsize|saida[30]             ; clock      ; clock    ; None                       ; None                       ; 0.620 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[29]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[29]    ; clock      ; clock    ; None                       ; None                       ; 1.522 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; storesize:storesize|saida[14]           ; clock      ; clock    ; None                       ; None                       ; 1.038 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24] ; clock      ; clock    ; None                       ; None                       ; 0.851 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[7]                         ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.915 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[1]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[29]    ; clock      ; clock    ; None                       ; None                       ; 1.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[23]         ; MuxRegData:MuxRegData|MuxRegDataOut[23] ; clock      ; clock    ; None                       ; None                       ; 1.933 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[0]                      ; storesize:storesize|saida[8]            ; clock      ; clock    ; None                       ; None                       ; 1.065 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; clock      ; clock    ; None                       ; None                       ; 0.869 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[17]                             ; storesize:storesize|saida[17]           ; clock      ; clock    ; None                       ; None                       ; 1.050 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[6]          ; MuxRegData:MuxRegData|MuxRegDataOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.943 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; storesize:storesize|saida[22]           ; clock      ; clock    ; None                       ; None                       ; 1.073 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; storesize:storesize|saida[19]           ; clock      ; clock    ; None                       ; None                       ; 1.083 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20] ; clock      ; clock    ; None                       ; None                       ; 0.897 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[0]                             ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.178 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; clock      ; clock    ; None                       ; None                       ; 0.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[7]                             ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.996 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[0]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[0]     ; clock      ; clock    ; None                       ; None                       ; 1.833 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[1]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]     ; clock      ; clock    ; None                       ; None                       ; 1.789 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[10]      ; MuxRegData:MuxRegData|MuxRegDataOut[26] ; clock      ; clock    ; None                       ; None                       ; 1.980 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadsize:loadsize|saida[28]             ; clock      ; clock    ; None                       ; None                       ; 0.729 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[13]                        ; MuxRegData:MuxRegData|MuxRegDataOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[2]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.977 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[0]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]     ; clock      ; clock    ; None                       ; None                       ; 1.651 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[11]                          ; MuxRegData:MuxRegData|MuxRegDataOut[11] ; clock      ; clock    ; None                       ; None                       ; 2.022 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[0]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[22]    ; clock      ; clock    ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[0]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]     ; clock      ; clock    ; None                       ; None                       ; 1.658 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[25]                          ; MuxRegData:MuxRegData|MuxRegDataOut[25] ; clock      ; clock    ; None                       ; None                       ; 2.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[14]                            ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 2.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[0]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]    ; clock      ; clock    ; None                       ; None                       ; 1.715 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[4]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; clock      ; clock    ; None                       ; None                       ; 2.019 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31] ; clock      ; clock    ; None                       ; None                       ; 1.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[4]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[4]     ; clock      ; clock    ; None                       ; None                       ; 1.641 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[7]       ; MuxRegData:MuxRegData|MuxRegDataOut[23] ; clock      ; clock    ; None                       ; None                       ; 2.052 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[12]      ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; None                       ; None                       ; 2.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[1]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[26]    ; clock      ; clock    ; None                       ; None                       ; 1.854 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[1]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[0]     ; clock      ; clock    ; None                       ; None                       ; 2.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[14]         ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 2.094 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[10]                             ; storesize:storesize|saida[10]           ; clock      ; clock    ; None                       ; None                       ; 1.220 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; storesize:storesize|saida[10]           ; clock      ; clock    ; None                       ; None                       ; 1.192 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; storesize:storesize|saida[12]           ; clock      ; clock    ; None                       ; None                       ; 1.336 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[1]                           ; MuxRegData:MuxRegData|MuxRegDataOut[1]  ; clock      ; clock    ; None                       ; None                       ; 2.096 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; clock      ; clock    ; None                       ; None                       ; 1.054 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.068 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[25]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[25]    ; clock      ; clock    ; None                       ; None                       ; 1.716 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[20]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[20]    ; clock      ; clock    ; None                       ; None                       ; 1.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27] ; clock      ; clock    ; None                       ; None                       ; 1.066 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[16]                        ; MuxRegData:MuxRegData|MuxRegDataOut[16] ; clock      ; clock    ; None                       ; None                       ; 2.319 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[8]                           ; MuxRegData:MuxRegData|MuxRegDataOut[8]  ; clock      ; clock    ; None                       ; None                       ; 2.116 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; loadsize:loadsize|saida[10]             ; clock      ; clock    ; None                       ; None                       ; 1.669 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22] ; clock      ; clock    ; None                       ; None                       ; 1.253 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.077 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[8]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[8]     ; clock      ; clock    ; None                       ; None                       ; 1.757 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[14]      ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 2.138 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[23]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]    ; clock      ; clock    ; None                       ; None                       ; 1.755 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[11]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.269 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[18]                        ; MuxRegData:MuxRegData|MuxRegDataOut[18] ; clock      ; clock    ; None                       ; None                       ; 2.177 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26] ; clock      ; clock    ; None                       ; None                       ; 1.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; loadsize:loadsize|saida[31]             ; clock      ; clock    ; None                       ; None                       ; 1.050 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[3]                              ; storesize:storesize|saida[3]            ; clock      ; clock    ; None                       ; None                       ; 1.387 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[0]                      ; storesize:storesize|saida[31]           ; clock      ; clock    ; None                       ; None                       ; 1.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.109 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[5]          ; MuxRegData:MuxRegData|MuxRegDataOut[5]  ; clock      ; clock    ; None                       ; None                       ; 2.185 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[5]                         ; MuxRegData:MuxRegData|MuxRegDataOut[5]  ; clock      ; clock    ; None                       ; None                       ; 2.170 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[6]                           ; MuxRegData:MuxRegData|MuxRegDataOut[6]  ; clock      ; clock    ; None                       ; None                       ; 2.165 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[28]         ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; None                       ; None                       ; 2.422 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegEPCWrite                       ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[1]     ; clock      ; clock    ; None                       ; None                       ; 1.799 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                         ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; tsu                                                                                                  ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                            ; To Clock ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; N/A   ; None         ; 8.051 ns   ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A   ; None         ; 8.051 ns   ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A   ; None         ; 8.051 ns   ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A   ; None         ; 8.051 ns   ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A   ; None         ; 8.051 ns   ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A   ; None         ; 8.051 ns   ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A   ; None         ; 8.051 ns   ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A   ; None         ; 8.051 ns   ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A   ; None         ; 8.051 ns   ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A   ; None         ; 8.051 ns   ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A   ; None         ; 8.051 ns   ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A   ; None         ; 8.051 ns   ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A   ; None         ; 8.051 ns   ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A   ; None         ; 8.051 ns   ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A   ; None         ; 7.939 ns   ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A   ; None         ; 7.636 ns   ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A   ; None         ; 7.620 ns   ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A   ; None         ; 7.537 ns   ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A   ; None         ; 7.535 ns   ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A   ; None         ; 7.506 ns   ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A   ; None         ; 7.506 ns   ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A   ; None         ; 7.505 ns   ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A   ; None         ; 7.505 ns   ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A   ; None         ; 7.505 ns   ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A   ; None         ; 7.505 ns   ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A   ; None         ; 7.505 ns   ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A   ; None         ; 7.503 ns   ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A   ; None         ; 7.478 ns   ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A   ; None         ; 7.454 ns   ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A   ; None         ; 7.412 ns   ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A   ; None         ; 7.412 ns   ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A   ; None         ; 7.412 ns   ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A   ; None         ; 7.412 ns   ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A   ; None         ; 7.412 ns   ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A   ; None         ; 7.412 ns   ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A   ; None         ; 7.412 ns   ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A   ; None         ; 7.412 ns   ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A   ; None         ; 7.400 ns   ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A   ; None         ; 7.400 ns   ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A   ; None         ; 7.390 ns   ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A   ; None         ; 7.378 ns   ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A   ; None         ; 7.378 ns   ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A   ; None         ; 7.378 ns   ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A   ; None         ; 7.378 ns   ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A   ; None         ; 7.378 ns   ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A   ; None         ; 7.378 ns   ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A   ; None         ; 7.378 ns   ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A   ; None         ; 7.378 ns   ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A   ; None         ; 7.378 ns   ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A   ; None         ; 7.378 ns   ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A   ; None         ; 7.365 ns   ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A   ; None         ; 7.365 ns   ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A   ; None         ; 7.365 ns   ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A   ; None         ; 7.365 ns   ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A   ; None         ; 7.365 ns   ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A   ; None         ; 7.365 ns   ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A   ; None         ; 7.365 ns   ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A   ; None         ; 7.365 ns   ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A   ; None         ; 7.365 ns   ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A   ; None         ; 7.365 ns   ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A   ; None         ; 7.365 ns   ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A   ; None         ; 7.365 ns   ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A   ; None         ; 7.365 ns   ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A   ; None         ; 7.365 ns   ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A   ; None         ; 7.365 ns   ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A   ; None         ; 7.365 ns   ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A   ; None         ; 7.238 ns   ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A   ; None         ; 7.238 ns   ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A   ; None         ; 7.238 ns   ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A   ; None         ; 7.238 ns   ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A   ; None         ; 7.238 ns   ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A   ; None         ; 7.238 ns   ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A   ; None         ; 7.238 ns   ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A   ; None         ; 7.231 ns   ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A   ; None         ; 7.231 ns   ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A   ; None         ; 7.231 ns   ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A   ; None         ; 7.231 ns   ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A   ; None         ; 7.231 ns   ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A   ; None         ; 7.231 ns   ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A   ; None         ; 7.231 ns   ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A   ; None         ; 7.230 ns   ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A   ; None         ; 7.230 ns   ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A   ; None         ; 7.172 ns   ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A   ; None         ; 7.172 ns   ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A   ; None         ; 7.172 ns   ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A   ; None         ; 7.172 ns   ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A   ; None         ; 7.172 ns   ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A   ; None         ; 7.172 ns   ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A   ; None         ; 7.172 ns   ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A   ; None         ; 7.172 ns   ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A   ; None         ; 7.172 ns   ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A   ; None         ; 7.172 ns   ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A   ; None         ; 7.172 ns   ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A   ; None         ; 7.172 ns   ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A   ; None         ; 7.172 ns   ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A   ; None         ; 7.172 ns   ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A   ; None         ; 7.172 ns   ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A   ; None         ; 7.172 ns   ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A   ; None         ; 7.091 ns   ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A   ; None         ; 6.977 ns   ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A   ; None         ; 6.809 ns   ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A   ; None         ; 6.726 ns   ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A   ; None         ; 6.680 ns   ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A   ; None         ; 6.656 ns   ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A   ; None         ; 6.568 ns   ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A   ; None         ; 6.536 ns   ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A   ; None         ; 6.394 ns   ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A   ; None         ; 6.362 ns   ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A   ; None         ; 6.334 ns   ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A   ; None         ; 6.309 ns   ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A   ; None         ; 6.305 ns   ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A   ; None         ; 6.272 ns   ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A   ; None         ; 6.271 ns   ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A   ; None         ; 6.230 ns   ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A   ; None         ; 6.227 ns   ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A   ; None         ; 6.197 ns   ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A   ; None         ; 6.177 ns   ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A   ; None         ; 6.121 ns   ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A   ; None         ; 6.094 ns   ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A   ; None         ; 6.055 ns   ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A   ; None         ; 6.038 ns   ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A   ; None         ; 5.932 ns   ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A   ; None         ; 5.866 ns   ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A   ; None         ; 5.859 ns   ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A   ; None         ; 5.461 ns   ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A   ; None         ; 5.388 ns   ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A   ; None         ; 5.338 ns   ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A   ; None         ; 5.238 ns   ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A   ; None         ; 5.238 ns   ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A   ; None         ; 5.046 ns   ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A   ; None         ; 4.990 ns   ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A   ; None         ; 4.983 ns   ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A   ; None         ; 4.983 ns   ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A   ; None         ; 4.983 ns   ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A   ; None         ; 4.983 ns   ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A   ; None         ; 4.983 ns   ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A   ; None         ; 4.983 ns   ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A   ; None         ; 4.942 ns   ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A   ; None         ; 4.629 ns   ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A   ; None         ; 4.629 ns   ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A   ; None         ; 4.494 ns   ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A   ; None         ; 4.494 ns   ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A   ; None         ; 4.494 ns   ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A   ; None         ; 4.468 ns   ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A   ; None         ; 4.400 ns   ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A   ; None         ; 4.400 ns   ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A   ; None         ; 4.117 ns   ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A   ; None         ; 4.002 ns   ; reset ; Controle:Controle|ALUSrcA                     ; clock    ;
; N/A   ; None         ; 3.884 ns   ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A   ; None         ; 3.884 ns   ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A   ; None         ; 3.807 ns   ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A   ; None         ; 3.627 ns   ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A   ; None         ; 3.614 ns   ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A   ; None         ; 3.590 ns   ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A   ; None         ; 3.587 ns   ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A   ; None         ; 3.439 ns   ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A   ; None         ; 3.427 ns   ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A   ; None         ; 3.362 ns   ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A   ; None         ; 3.256 ns   ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A   ; None         ; 3.239 ns   ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A   ; None         ; 3.131 ns   ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A   ; None         ; 3.131 ns   ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A   ; None         ; 3.059 ns   ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A   ; None         ; 3.059 ns   ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A   ; None         ; 3.059 ns   ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A   ; None         ; 2.955 ns   ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A   ; None         ; 2.890 ns   ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A   ; None         ; 2.877 ns   ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A   ; None         ; 2.835 ns   ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A   ; None         ; 2.835 ns   ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A   ; None         ; 2.835 ns   ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A   ; None         ; 2.835 ns   ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A   ; None         ; 2.835 ns   ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A   ; None         ; 2.777 ns   ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A   ; None         ; 2.547 ns   ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A   ; None         ; 2.547 ns   ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A   ; None         ; 1.988 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A   ; None         ; 1.321 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A   ; None         ; 1.321 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A   ; None         ; 1.321 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A   ; None         ; 1.321 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A   ; None         ; 0.446 ns   ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A   ; None         ; 0.446 ns   ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A   ; None         ; 0.347 ns   ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A   ; None         ; 0.347 ns   ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A   ; None         ; 0.314 ns   ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A   ; None         ; 0.173 ns   ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A   ; None         ; 0.173 ns   ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                    ; To            ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+
; N/A                                     ; None                                                ; 16.734 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.720 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.679 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.463 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.414 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.212 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.117 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.091 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.079 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.895 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.769 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.755 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.741 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.700 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.678 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.650 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.566 ns  ; Controle:Controle|ALUSrcA               ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.489 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.484 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.475 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.473 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.461 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.459 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.435 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.434 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.418 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.358 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.306 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.292 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.251 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.233 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.218 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.202 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.169 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.153 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.138 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.112 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.100 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.062 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.035 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.005 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.991 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.986 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.986 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.976 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.967 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.962 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.951 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.950 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.928 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.925 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.921 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.916 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.914 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.911 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.906 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.887 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.873 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.872 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.870 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.856 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.850 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.846 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.836 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.834 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.830 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.819 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.818 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.811 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.795 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.790 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.784 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.776 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.758 ns  ; Registrador:PC|Saida[0]                 ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.734 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.720 ns  ; Registrador:A|Saida[13]                 ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.705 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.704 ns  ; Registrador:A|Saida[0]                  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.699 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.689 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.685 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.671 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.663 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.657 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.656 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.654 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.651 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.650 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.634 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.618 ns  ; Controle:Controle|ALUControl[1]         ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.615 ns  ; Registrador:PC|Saida[1]                 ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.608 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.605 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.587 ns  ; Controle:Controle|ALUSrcA               ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.579 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.571 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.533 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.530 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.524 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.523 ns  ; Controle:Controle|ALUControl[0]         ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.519 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.508 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.489 ns  ; Registrador:PC|Saida[3]                 ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.489 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.483 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.482 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.478 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.475 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.467 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.454 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.450 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 14.436 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 14.434 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.433 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.431 ns  ; Controle:Controle|ALUControl[2]         ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.424 ns  ; Registrador:A|Saida[15]                 ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.417 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.406 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.405 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.403 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.395 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 14.389 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.388 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.379 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.362 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.359 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.350 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.348 ns  ; Registrador:A|Saida[1]                  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.341 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.333 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.328 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.321 ns  ; Controle:Controle|ALUSrcA               ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.321 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.321 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 14.311 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.308 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.307 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 14.305 ns  ; Controle:Controle|ALUSrcA               ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.285 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.282 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.273 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.270 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.266 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 14.262 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.250 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.233 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.222 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.218 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.216 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.213 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.207 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.200 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.195 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.179 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 14.169 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.166 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.138 ns  ; Controle:Controle|ALUSrcA               ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.137 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.130 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 14.113 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.097 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.089 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.086 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.086 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.083 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.055 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[8]  ; clock      ;
; N/A                                     ; None                                                ; 14.050 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 14.041 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[8]  ; clock      ;
; N/A                                     ; None                                                ; 14.040 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.033 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.027 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[14] ; clock      ;
; N/A                                     ; None                                                ; 14.013 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[14] ; clock      ;
; N/A                                     ; None                                                ; 14.011 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.011 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.011 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.007 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.001 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 14.000 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[8]  ; clock      ;
; N/A                                     ; None                                                ; 13.995 ns  ; Registrador:A|Saida[9]                  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 13.972 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[14] ; clock      ;
; N/A                                     ; None                                                ; 13.969 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 13.967 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 13.963 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 13.960 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 13.955 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 13.949 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 13.930 ns  ; Registrador:PC|Saida[11]                ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 13.930 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 13.929 ns  ; Registrador:PC|Saida[13]                ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 13.928 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 13.927 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 13.921 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 13.920 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 13.916 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 13.914 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 13.914 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 13.908 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 13.900 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 13.899 ns  ; Registrador:A|Saida[3]                  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 13.892 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[25] ; clock      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                         ;               ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+


+------------------------------------------------------------------------------------------------------------+
; th                                                                                                         ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                            ; To Clock ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; N/A           ; None        ; 0.066 ns  ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A           ; None        ; 0.066 ns  ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A           ; None        ; -0.075 ns ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A           ; None        ; -0.108 ns ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A           ; None        ; -0.108 ns ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A           ; None        ; -0.207 ns ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A           ; None        ; -0.207 ns ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A           ; None        ; -1.082 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A           ; None        ; -1.082 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A           ; None        ; -1.082 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A           ; None        ; -1.082 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A           ; None        ; -1.749 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A           ; None        ; -2.308 ns ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A           ; None        ; -2.308 ns ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A           ; None        ; -2.538 ns ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A           ; None        ; -2.596 ns ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A           ; None        ; -2.596 ns ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A           ; None        ; -2.596 ns ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A           ; None        ; -2.596 ns ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A           ; None        ; -2.596 ns ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A           ; None        ; -2.638 ns ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A           ; None        ; -2.651 ns ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A           ; None        ; -2.716 ns ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A           ; None        ; -2.820 ns ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A           ; None        ; -2.820 ns ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A           ; None        ; -2.820 ns ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A           ; None        ; -2.854 ns ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A           ; None        ; -2.854 ns ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A           ; None        ; -2.892 ns ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A           ; None        ; -2.892 ns ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A           ; None        ; -2.971 ns ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A           ; None        ; -3.000 ns ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A           ; None        ; -3.017 ns ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A           ; None        ; -3.017 ns ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A           ; None        ; -3.017 ns ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A           ; None        ; -3.049 ns ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A           ; None        ; -3.080 ns ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A           ; None        ; -3.123 ns ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A           ; None        ; -3.132 ns ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A           ; None        ; -3.132 ns ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A           ; None        ; -3.171 ns ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A           ; None        ; -3.171 ns ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A           ; None        ; -3.171 ns ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A           ; None        ; -3.171 ns ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A           ; None        ; -3.171 ns ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A           ; None        ; -3.182 ns ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A           ; None        ; -3.185 ns ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A           ; None        ; -3.185 ns ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A           ; None        ; -3.186 ns ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A           ; None        ; -3.188 ns ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A           ; None        ; -3.200 ns ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A           ; None        ; -3.215 ns ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A           ; None        ; -3.225 ns ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A           ; None        ; -3.264 ns ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A           ; None        ; -3.265 ns ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A           ; None        ; -3.300 ns ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A           ; None        ; -3.304 ns ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A           ; None        ; -3.304 ns ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A           ; None        ; -3.333 ns ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A           ; None        ; -3.334 ns ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A           ; None        ; -3.335 ns ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A           ; None        ; -3.348 ns ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A           ; None        ; -3.351 ns ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A           ; None        ; -3.375 ns ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A           ; None        ; -3.388 ns ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A           ; None        ; -3.392 ns ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A           ; None        ; -3.417 ns ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A           ; None        ; -3.417 ns ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A           ; None        ; -3.419 ns ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A           ; None        ; -3.425 ns ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A           ; None        ; -3.449 ns ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A           ; None        ; -3.453 ns ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A           ; None        ; -3.456 ns ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A           ; None        ; -3.459 ns ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A           ; None        ; -3.462 ns ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A           ; None        ; -3.480 ns ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A           ; None        ; -3.483 ns ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A           ; None        ; -3.486 ns ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A           ; None        ; -3.490 ns ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A           ; None        ; -3.490 ns ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A           ; None        ; -3.492 ns ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A           ; None        ; -3.493 ns ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A           ; None        ; -3.493 ns ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A           ; None        ; -3.495 ns ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A           ; None        ; -3.502 ns ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A           ; None        ; -3.568 ns ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A           ; None        ; -3.586 ns ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A           ; None        ; -3.591 ns ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A           ; None        ; -3.596 ns ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A           ; None        ; -3.605 ns ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A           ; None        ; -3.606 ns ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A           ; None        ; -3.607 ns ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A           ; None        ; -3.608 ns ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A           ; None        ; -3.608 ns ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A           ; None        ; -3.610 ns ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A           ; None        ; -3.611 ns ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A           ; None        ; -3.612 ns ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A           ; None        ; -3.617 ns ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A           ; None        ; -3.617 ns ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A           ; None        ; -3.618 ns ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A           ; None        ; -3.619 ns ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A           ; None        ; -3.620 ns ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A           ; None        ; -3.635 ns ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A           ; None        ; -3.635 ns ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A           ; None        ; -3.635 ns ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A           ; None        ; -3.636 ns ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A           ; None        ; -3.636 ns ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A           ; None        ; -3.637 ns ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A           ; None        ; -3.637 ns ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A           ; None        ; -3.681 ns ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A           ; None        ; -3.687 ns ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A           ; None        ; -3.689 ns ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A           ; None        ; -3.710 ns ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A           ; None        ; -3.710 ns ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A           ; None        ; -3.712 ns ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A           ; None        ; -3.717 ns ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A           ; None        ; -3.747 ns ; reset ; Controle:Controle|ALUSrcA                     ; clock    ;
; N/A           ; None        ; -3.753 ns ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A           ; None        ; -3.763 ns ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A           ; None        ; -3.765 ns ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A           ; None        ; -3.807 ns ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A           ; None        ; -3.807 ns ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A           ; None        ; -3.809 ns ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A           ; None        ; -3.809 ns ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A           ; None        ; -3.812 ns ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A           ; None        ; -3.812 ns ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A           ; None        ; -3.829 ns ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A           ; None        ; -3.855 ns ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A           ; None        ; -3.862 ns ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A           ; None        ; -3.864 ns ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A           ; None        ; -3.864 ns ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A           ; None        ; -3.883 ns ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A           ; None        ; -3.887 ns ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A           ; None        ; -3.953 ns ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A           ; None        ; -3.964 ns ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A           ; None        ; -3.995 ns ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A           ; None        ; -4.016 ns ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A           ; None        ; -4.041 ns ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A           ; None        ; -4.047 ns ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A           ; None        ; -4.081 ns ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A           ; None        ; -4.081 ns ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A           ; None        ; -4.084 ns ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A           ; None        ; -4.084 ns ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A           ; None        ; -4.088 ns ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A           ; None        ; -4.088 ns ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A           ; None        ; -4.088 ns ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A           ; None        ; -4.091 ns ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A           ; None        ; -4.091 ns ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A           ; None        ; -4.093 ns ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A           ; None        ; -4.095 ns ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A           ; None        ; -4.095 ns ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A           ; None        ; -4.095 ns ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A           ; None        ; -4.095 ns ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A           ; None        ; -4.096 ns ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A           ; None        ; -4.096 ns ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A           ; None        ; -4.096 ns ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A           ; None        ; -4.108 ns ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A           ; None        ; -4.108 ns ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A           ; None        ; -4.108 ns ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A           ; None        ; -4.113 ns ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A           ; None        ; -4.132 ns ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A           ; None        ; -4.161 ns ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A           ; None        ; -4.161 ns ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A           ; None        ; -4.171 ns ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A           ; None        ; -4.206 ns ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A           ; None        ; -4.211 ns ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A           ; None        ; -4.214 ns ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A           ; None        ; -4.229 ns ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A           ; None        ; -4.238 ns ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A           ; None        ; -4.242 ns ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A           ; None        ; -4.249 ns ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A           ; None        ; -4.249 ns ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A           ; None        ; -4.363 ns ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A           ; None        ; -4.366 ns ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A           ; None        ; -4.374 ns ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A           ; None        ; -4.396 ns ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A           ; None        ; -4.462 ns ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A           ; None        ; -4.551 ns ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A           ; None        ; -4.587 ns ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A           ; None        ; -4.633 ns ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A           ; None        ; -4.658 ns ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A           ; None        ; -4.669 ns ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A           ; None        ; -4.709 ns ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A           ; None        ; -4.716 ns ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A           ; None        ; -4.999 ns ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A           ; None        ; -4.999 ns ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A           ; None        ; -5.135 ns ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A           ; None        ; -5.222 ns ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Mar 25 15:21:10 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off CPU -c CPU --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30]" is a latch
    Warning: Node "storesize:storesize|saida[0]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[0]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[1]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[3]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[4]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[5]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]" is a latch
    Warning: Node "storesize:storesize|saida[1]" is a latch
    Warning: Node "storesize:storesize|saida[2]" is a latch
    Warning: Node "storesize:storesize|saida[3]" is a latch
    Warning: Node "storesize:storesize|saida[4]" is a latch
    Warning: Node "storesize:storesize|saida[5]" is a latch
    Warning: Node "storesize:storesize|saida[6]" is a latch
    Warning: Node "storesize:storesize|saida[7]" is a latch
    Warning: Node "storesize:storesize|saida[24]" is a latch
    Warning: Node "storesize:storesize|saida[25]" is a latch
    Warning: Node "storesize:storesize|saida[26]" is a latch
    Warning: Node "storesize:storesize|saida[27]" is a latch
    Warning: Node "storesize:storesize|saida[28]" is a latch
    Warning: Node "storesize:storesize|saida[29]" is a latch
    Warning: Node "storesize:storesize|saida[30]" is a latch
    Warning: Node "storesize:storesize|saida[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]" is a latch
    Warning: Node "storesize:storesize|saida[8]" is a latch
    Warning: Node "storesize:storesize|saida[9]" is a latch
    Warning: Node "storesize:storesize|saida[10]" is a latch
    Warning: Node "storesize:storesize|saida[11]" is a latch
    Warning: Node "storesize:storesize|saida[12]" is a latch
    Warning: Node "storesize:storesize|saida[13]" is a latch
    Warning: Node "storesize:storesize|saida[14]" is a latch
    Warning: Node "storesize:storesize|saida[15]" is a latch
    Warning: Node "storesize:storesize|saida[16]" is a latch
    Warning: Node "storesize:storesize|saida[17]" is a latch
    Warning: Node "storesize:storesize|saida[18]" is a latch
    Warning: Node "storesize:storesize|saida[19]" is a latch
    Warning: Node "storesize:storesize|saida[20]" is a latch
    Warning: Node "storesize:storesize|saida[21]" is a latch
    Warning: Node "storesize:storesize|saida[22]" is a latch
    Warning: Node "storesize:storesize|saida[23]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[30]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[0]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[3]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[2]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[4]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[1]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[28]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[29]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[26]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[0]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[1]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[2]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[3]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[4]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[5]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[7]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[27]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[24]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[25]" is a latch
    Warning: Node "loadsize:loadsize|saida[30]" is a latch
    Warning: Node "loadsize:loadsize|saida[31]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14]" is a latch
    Warning: Node "loadsize:loadsize|saida[28]" is a latch
    Warning: Node "loadsize:loadsize|saida[29]" is a latch
    Warning: Node "loadsize:loadsize|saida[26]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[23]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[20]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[0]" is a latch
    Warning: Node "loadsize:loadsize|saida[1]" is a latch
    Warning: Node "loadsize:loadsize|saida[2]" is a latch
    Warning: Node "loadsize:loadsize|saida[3]" is a latch
    Warning: Node "loadsize:loadsize|saida[4]" is a latch
    Warning: Node "loadsize:loadsize|saida[5]" is a latch
    Warning: Node "loadsize:loadsize|saida[6]" is a latch
    Warning: Node "loadsize:loadsize|saida[7]" is a latch
    Warning: Node "loadsize:loadsize|saida[27]" is a latch
    Warning: Node "loadsize:loadsize|saida[24]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[21]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[18]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]" is a latch
    Warning: Node "loadsize:loadsize|saida[25]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[8]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[9]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[10]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[11]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[12]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[13]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[14]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[15]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[16]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[17]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[19]" is a latch
    Warning: Node "loadsize:loadsize|saida[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]" is a latch
    Warning: Node "loadsize:loadsize|saida[23]" is a latch
    Warning: Node "loadsize:loadsize|saida[20]" is a latch
    Warning: Node "loadsize:loadsize|saida[21]" is a latch
    Warning: Node "loadsize:loadsize|saida[18]" is a latch
    Warning: Node "loadsize:loadsize|saida[8]" is a latch
    Warning: Node "loadsize:loadsize|saida[9]" is a latch
    Warning: Node "loadsize:loadsize|saida[10]" is a latch
    Warning: Node "loadsize:loadsize|saida[11]" is a latch
    Warning: Node "loadsize:loadsize|saida[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[13]" is a latch
    Warning: Node "loadsize:loadsize|saida[14]" is a latch
    Warning: Node "loadsize:loadsize|saida[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[16]" is a latch
    Warning: Node "loadsize:loadsize|saida[17]" is a latch
    Warning: Node "loadsize:loadsize|saida[19]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[8]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[9]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[10]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[11]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[14]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[15]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[16]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[17]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[19]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[20]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[22]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[25]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[26]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[27]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[28]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[29]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Warning: Found 22 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "loadsize:loadsize|saida[7]~0" as buffer
    Info: Detected gated clock "loadsize:loadsize|Equal0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[0]" as buffer
    Info: Detected gated clock "MuxRegDest:MuxRegDest|Mux5~0" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[3]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[1]" as buffer
    Info: Detected gated clock "MuxRegData:MuxRegData|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[0]" as buffer
    Info: Detected gated clock "MuxMemAdd:MuxMemAdd|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|MemADD[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|MemADD[0]" as buffer
    Info: Detected gated clock "storesize:storesize|saida[31]~0" as buffer
    Info: Detected gated clock "MuxALUSrcB:MuxALUSrcB|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[0]" as buffer
Info: Clock "clock" has Internal fmax of 65.39 MHz between source register "MuxRegDest:MuxRegDest|MuxRegDestOut[0]" and destination register "Banco_reg:banco_registradores|Cluster[16][1]" (period= 15.292 ns)
    Info: + Longest register to register delay is 3.329 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X17_Y15_N16; Fanout = 33; REG Node = 'MuxRegDest:MuxRegDest|MuxRegDestOut[0]'
        Info: 2: + IC(1.115 ns) + CELL(0.378 ns) = 1.493 ns; Loc. = LCCOMB_X22_Y16_N26; Fanout = 32; COMB Node = 'Banco_reg:banco_registradores|Decoder0~29'
        Info: 3: + IC(1.090 ns) + CELL(0.746 ns) = 3.329 ns; Loc. = LCFF_X17_Y18_N1; Fanout = 2; REG Node = 'Banco_reg:banco_registradores|Cluster[16][1]'
        Info: Total cell delay = 1.124 ns ( 33.76 % )
        Info: Total interconnect delay = 2.205 ns ( 66.24 % )
    Info: - Smallest clock skew is -4.227 ns
        Info: + Shortest clock path from clock "clock" to destination register is 2.452 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1783; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.637 ns) + CELL(0.618 ns) = 2.452 ns; Loc. = LCFF_X17_Y18_N1; Fanout = 2; REG Node = 'Banco_reg:banco_registradores|Cluster[16][1]'
            Info: Total cell delay = 1.472 ns ( 60.03 % )
            Info: Total interconnect delay = 0.980 ns ( 39.97 % )
        Info: - Longest clock path from clock "clock" to source register is 6.679 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
            Info: 2: + IC(1.280 ns) + CELL(0.712 ns) = 2.846 ns; Loc. = LCFF_X6_Y13_N5; Fanout = 6; REG Node = 'Controle:Controle|RegDest[1]'
            Info: 3: + IC(1.255 ns) + CELL(0.228 ns) = 4.329 ns; Loc. = LCCOMB_X17_Y15_N24; Fanout = 1; COMB Node = 'MuxRegDest:MuxRegDest|Mux5~0'
            Info: 4: + IC(1.409 ns) + CELL(0.000 ns) = 5.738 ns; Loc. = CLKCTRL_G14; Fanout = 5; COMB Node = 'MuxRegDest:MuxRegDest|Mux5~0clkctrl'
            Info: 5: + IC(0.888 ns) + CELL(0.053 ns) = 6.679 ns; Loc. = LCCOMB_X17_Y15_N16; Fanout = 33; REG Node = 'MuxRegDest:MuxRegDest|MuxRegDestOut[0]'
            Info: Total cell delay = 1.847 ns ( 27.65 % )
            Info: Total interconnect delay = 4.832 ns ( 72.35 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clock" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:XCHG|Saida[16]" and destination pin or register "MuxRegData:MuxRegData|MuxRegDataOut[16]" for clock "clock" (Hold time is 3.757 ns)
    Info: + Largest clock skew is 4.438 ns
        Info: + Longest clock path from clock "clock" to destination register is 6.926 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
            Info: 2: + IC(1.236 ns) + CELL(0.712 ns) = 2.802 ns; Loc. = LCFF_X5_Y15_N19; Fanout = 9; REG Node = 'Controle:Controle|RegData[3]'
            Info: 3: + IC(0.812 ns) + CELL(0.053 ns) = 3.667 ns; Loc. = LCCOMB_X7_Y13_N28; Fanout = 1; COMB Node = 'MuxRegData:MuxRegData|Mux32~0'
            Info: 4: + IC(2.093 ns) + CELL(0.000 ns) = 5.760 ns; Loc. = CLKCTRL_G8; Fanout = 32; COMB Node = 'MuxRegData:MuxRegData|Mux32~0clkctrl'
            Info: 5: + IC(0.941 ns) + CELL(0.225 ns) = 6.926 ns; Loc. = LCCOMB_X27_Y14_N18; Fanout = 33; REG Node = 'MuxRegData:MuxRegData|MuxRegDataOut[16]'
            Info: Total cell delay = 1.844 ns ( 26.62 % )
            Info: Total interconnect delay = 5.082 ns ( 73.38 % )
        Info: - Shortest clock path from clock "clock" to source register is 2.488 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1783; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.673 ns) + CELL(0.618 ns) = 2.488 ns; Loc. = LCFF_X27_Y14_N17; Fanout = 1; REG Node = 'Registrador:XCHG|Saida[16]'
            Info: Total cell delay = 1.472 ns ( 59.16 % )
            Info: Total interconnect delay = 1.016 ns ( 40.84 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.587 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X27_Y14_N17; Fanout = 1; REG Node = 'Registrador:XCHG|Saida[16]'
        Info: 2: + IC(0.000 ns) + CELL(0.333 ns) = 0.333 ns; Loc. = LCCOMB_X27_Y14_N16; Fanout = 1; COMB Node = 'MuxRegData:MuxRegData|Mux16~2'
        Info: 3: + IC(0.201 ns) + CELL(0.053 ns) = 0.587 ns; Loc. = LCCOMB_X27_Y14_N18; Fanout = 33; REG Node = 'MuxRegData:MuxRegData|MuxRegDataOut[16]'
        Info: Total cell delay = 0.386 ns ( 65.76 % )
        Info: Total interconnect delay = 0.201 ns ( 34.24 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "multiplier:multiplier|product[23]" (data pin = "reset", clock pin = "clock") is 8.051 ns
    Info: + Longest pin to register delay is 10.444 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 224; PIN Node = 'reset'
        Info: 2: + IC(4.684 ns) + CELL(0.346 ns) = 5.904 ns; Loc. = LCCOMB_X9_Y22_N20; Fanout = 1; COMB Node = 'multiplier:multiplier|WideOr0~0'
        Info: 3: + IC(0.266 ns) + CELL(0.366 ns) = 6.536 ns; Loc. = LCCOMB_X9_Y22_N6; Fanout = 105; COMB Node = 'multiplier:multiplier|WideOr0'
        Info: 4: + IC(1.208 ns) + CELL(0.228 ns) = 7.972 ns; Loc. = LCCOMB_X13_Y14_N12; Fanout = 31; COMB Node = 'multiplier:multiplier|product~62'
        Info: 5: + IC(1.726 ns) + CELL(0.746 ns) = 10.444 ns; Loc. = LCFF_X25_Y21_N31; Fanout = 2; REG Node = 'multiplier:multiplier|product[23]'
        Info: Total cell delay = 2.560 ns ( 24.51 % )
        Info: Total interconnect delay = 7.884 ns ( 75.49 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.483 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1783; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.668 ns) + CELL(0.618 ns) = 2.483 ns; Loc. = LCFF_X25_Y21_N31; Fanout = 2; REG Node = 'multiplier:multiplier|product[23]'
        Info: Total cell delay = 1.472 ns ( 59.28 % )
        Info: Total interconnect delay = 1.011 ns ( 40.72 % )
Info: tco from clock "clock" to destination pin "AluResult[30]" through register "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]" is 16.734 ns
    Info: + Longest clock path from clock "clock" to source register is 5.857 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
        Info: 2: + IC(1.305 ns) + CELL(0.712 ns) = 2.871 ns; Loc. = LCFF_X9_Y13_N19; Fanout = 38; REG Node = 'Controle:Controle|ALUSrcB[2]'
        Info: 3: + IC(0.663 ns) + CELL(0.053 ns) = 3.587 ns; Loc. = LCCOMB_X9_Y11_N16; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0'
        Info: 4: + IC(1.125 ns) + CELL(0.000 ns) = 4.712 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0clkctrl'
        Info: 5: + IC(0.917 ns) + CELL(0.228 ns) = 5.857 ns; Loc. = LCCOMB_X14_Y16_N20; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]'
        Info: Total cell delay = 1.847 ns ( 31.53 % )
        Info: Total interconnect delay = 4.010 ns ( 68.47 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 10.877 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X14_Y16_N20; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]'
        Info: 2: + IC(0.516 ns) + CELL(0.053 ns) = 0.569 ns; Loc. = LCCOMB_X10_Y16_N6; Fanout = 3; COMB Node = 'Ula32:Alu|Mux59~0'
        Info: 3: + IC(0.274 ns) + CELL(0.378 ns) = 1.221 ns; Loc. = LCCOMB_X10_Y16_N0; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[5]~54'
        Info: 4: + IC(0.553 ns) + CELL(0.053 ns) = 1.827 ns; Loc. = LCCOMB_X11_Y17_N4; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[7]~50'
        Info: 5: + IC(0.215 ns) + CELL(0.053 ns) = 2.095 ns; Loc. = LCCOMB_X11_Y17_N0; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[9]~46'
        Info: 6: + IC(0.234 ns) + CELL(0.053 ns) = 2.382 ns; Loc. = LCCOMB_X11_Y17_N12; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[11]~42'
        Info: 7: + IC(0.373 ns) + CELL(0.053 ns) = 2.808 ns; Loc. = LCCOMB_X11_Y17_N24; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[13]~38'
        Info: 8: + IC(0.314 ns) + CELL(0.053 ns) = 3.175 ns; Loc. = LCCOMB_X11_Y17_N20; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[15]~34'
        Info: 9: + IC(0.205 ns) + CELL(0.053 ns) = 3.433 ns; Loc. = LCCOMB_X11_Y17_N16; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[17]~30'
        Info: 10: + IC(0.313 ns) + CELL(0.053 ns) = 3.799 ns; Loc. = LCCOMB_X10_Y17_N0; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[19]~26'
        Info: 11: + IC(0.222 ns) + CELL(0.053 ns) = 4.074 ns; Loc. = LCCOMB_X10_Y17_N12; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[21]~22'
        Info: 12: + IC(0.370 ns) + CELL(0.053 ns) = 4.497 ns; Loc. = LCCOMB_X10_Y17_N24; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[23]~18'
        Info: 13: + IC(0.299 ns) + CELL(0.053 ns) = 4.849 ns; Loc. = LCCOMB_X10_Y17_N20; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[25]~14'
        Info: 14: + IC(0.205 ns) + CELL(0.053 ns) = 5.107 ns; Loc. = LCCOMB_X10_Y17_N16; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[27]~10'
        Info: 15: + IC(0.226 ns) + CELL(0.053 ns) = 5.386 ns; Loc. = LCCOMB_X10_Y17_N4; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[29]~5'
        Info: 16: + IC(1.227 ns) + CELL(0.053 ns) = 6.666 ns; Loc. = LCCOMB_X11_Y12_N14; Fanout = 3; COMB Node = 'Ula32:Alu|Mux1~1'
        Info: 17: + IC(2.057 ns) + CELL(2.154 ns) = 10.877 ns; Loc. = PIN_G24; Fanout = 0; PIN Node = 'AluResult[30]'
        Info: Total cell delay = 3.274 ns ( 30.10 % )
        Info: Total interconnect delay = 7.603 ns ( 69.90 % )
Info: th for register "Controle:Controle|PCSource[0]" (data pin = "reset", clock pin = "clock") is 0.066 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.480 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1783; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.665 ns) + CELL(0.618 ns) = 2.480 ns; Loc. = LCFF_X6_Y15_N1; Fanout = 19; REG Node = 'Controle:Controle|PCSource[0]'
        Info: Total cell delay = 1.472 ns ( 59.35 % )
        Info: Total interconnect delay = 1.008 ns ( 40.65 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 2.563 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 224; PIN Node = 'reset'
        Info: 2: + IC(1.292 ns) + CELL(0.397 ns) = 2.563 ns; Loc. = LCFF_X6_Y15_N1; Fanout = 19; REG Node = 'Controle:Controle|PCSource[0]'
        Info: Total cell delay = 1.271 ns ( 49.59 % )
        Info: Total interconnect delay = 1.292 ns ( 50.41 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 169 warnings
    Info: Peak virtual memory: 198 megabytes
    Info: Processing ended: Thu Mar 25 15:21:11 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


