### Xilinx 7020

#### 1. 开发环境搭建

> [!TIP]
>
> :earth_asia: 



#### 2. 语法基础

> [!TIP]
>
> :star: `verilog`​实在`c`语言的基础上发展而来，很多语法特性相同；

##### 2.1 模块

> [!important]
>
> :cat: 注意`模块名称`要和`文件名称`对应；
>
> :cat: 注意所有模块的标点符号模块使用的是`小括号`；

```verilog
/* 此文件为 exmple.v */
/* 定义模块开始 */
module exmple (
	/* 内部定义输入或者输出或者输入输出信号类型 */
   	input wire sys_clk,	/* 创建一个输入时钟信号 */
    input wire sys_rst_n, /* 创建一个输入复位信号 */
    inout wire sda,	/* 创建 i2c 的数据信号为双向 */
	output wire scl	/* 创建 i2c 的时钟信号 */
);
endmodule /* 定义模块结束 */
```

##### 2.2 变量

> [!tip]
>
> :cat: ​`wire`类型会被映射成一个真实的物理连线；
>
> :cat: `reg`类型具有对某个时间点的状态进行保持的功能，会被映射成一个真实的物理存储器也就是寄存器；

```verilog
/* 线网型变量关键字 wire */
wire [0:0] flag;	/* 定义一条 flag 连线 */
/* 寄存器类型关键字 reg */
reg [7:0] cnt;		/* 定义一个八位的寄存器 */
```

##### 2.3 参数

> [!tip]
>
> :cat: `parameter`全局参数可以在实例化时进行修改；
>
> :cat: `localparam`局部参数只能在内部进行修改;

```verilog
/* 定义一个全局参数，类似c语言中的全局变量 */
parameter CNT_MAX = 100;

/* 定义一个局部参数，类似c语言中的局部变量 */
localparam CNT_MIN = 10;
```

##### 2.4 常数

> [!tip]
>
> :cat: 基本格式: [位宽]]+[']+[进制符号]+[要表示的数值]；
>
> :cat: 位宽如果不加`verilog`编译器会自动计算补上位宽声明；
>
> :cat: 如果位宽超出指定的数据的大小，未使用高位将自动`补0`，如果位宽小于指定的数据大小，超出的高位会被截断；

|     数据     |               含义                |
| :----------: | :-------------------------------: |
|    8'd171    |    位宽为`8bit`的十进制数`171`    |
|    8'hab     |  位宽为`8bit`的十六进制数`0xab`   |
|    8'o253    |    位宽为`8bit`的八进制数`253`    |
| 8'b1010_1011 | 位宽为`8bit`的二进制数`1010 1011` |

```verilog
/* 常数 */
a = 8'd171;
b = 16'habcd;
e = 16'b1010_1101_0001_1001;
```

##### 2.5 赋值

> [!tip]
>
> :cat: 阻塞赋值`=`：顺序执行赋值，同步赋值后面的需要等待前面赋值完毕；
>
> :cat: 非阻塞赋值`<=`：​并行执行赋值，异步赋值互不影响，同时执行；

```verilog
/* 阻塞赋值 = 顺序执行*/

/**
 * 最终执行结果：
 * para1: 2
 * para2: 2
 * para3: 2
 */
para1 = 1;
para2 = 2;
para3 = 3;

/**	
 * begin 和 end 是一对语句块的界定符，
 * 用于将多条语句组合成一个顺序块
 */
begin
   para1 = para2;
   para3 = para1;
end

```

```verilog
/* 非阻塞赋值 <= 同时执行 */

/**
 * 最终执行结果：
 * para1: 2
 * para2: 2
 * para3: 1
 */
para1 = 1;
para2 = 2;
para3 = 3;

/**	
 * begin 和 end 是一对语句块的界定符，
 * 用于将多条语句组合成一个顺序块
 */
begin
   para1 <= para2;
   para3 <= para1;
end
```

