`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 13.03.2025 12:44:16
// Design Name: 
// Module Name: Full_system
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module Full_system(
    input clk,
    input rst,
    input zero,
    input one,
    input two,
    input three,
    input write,
    input read,
    input miso,
    input miso,
    output mosi,
    output sclk,
    output cs
    );
endmodule
