>Dmel_RG2
CGGCCTATGTGGCTTCCCCGATC
>Dmel_RG3
CGGCCTATGTGGCTTCCCCGATC
>Dmel_RG5
CGGCCTATGTGGCTTCCCCGATC
>Dmel_RG9
CGGCCTATGTGGCTTCCCCGATC
>Dmel_RG18N
CGGCCTATGTGGCTTCCCCGATC
>Dmel_RG19
CGGCCTATGTGGCTTCCTCGATC
>Dmel_RG22
CGGCCTATGTGGCTTCCCCGATC
>Dmel_RG24
CGGCCTATGTGGCTTCCCCGATC
>Dmel_RG25
CGGCCTATGTGGCTTCCCCGATC
>Dmel_RG28
CGGCCTATGTGGCTTCCCCGATC
>Dmel_RG32N
CGGCCCATGTGGCTTCCCCGATC
>Dmel_RG34
CGGCCTATGTGGCTTCCCCGATC
>Dmel_RG36
CGGCCTATGTGGCTTCCCCGATC
>Dmel_RG38N
CGGCCTATGTGGCTTCCCCGATC
>Dsim_MD03
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD06
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD105
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD106
CAGCCCATGTGGTTTCCCCGATT
>Dsim_MD146
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD15
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD197
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD199
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD201
CAGCCCATGTGGTTTCCCCGATT
>Dsim_MD221
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD224
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD225
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD233
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD235
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD238
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD243
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD251
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD255
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD63
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD72
CGGCCTATGTGGTTTCCCCGATT
>Dsim_MD73
CGGCCTATGTGGTTTCCCCGATT
>Dyak_528_11273
CAGCTCATGTGGTTTCTCCGGTT
>Dere_528_11273
CAGCTCATGTGGTCTCCCCGGTT
