
ADC_Servo_Test_OK.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000464  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .bss          00000002  00800100  00800100  000004d8  2**0
                  ALLOC
  2 .comment      00000030  00000000  00000000  000004d8  2**0
                  CONTENTS, READONLY
  3 .debug_aranges 00000028  00000000  00000000  00000508  2**0
                  CONTENTS, READONLY, DEBUGGING
  4 .debug_info   0000010e  00000000  00000000  00000530  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_abbrev 000000a3  00000000  00000000  0000063e  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_line   000000db  00000000  00000000  000006e1  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_frame  00000058  00000000  00000000  000007bc  2**2
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_str    00000187  00000000  00000000  00000814  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_loc    00000083  00000000  00000000  0000099b  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_ranges 00000018  00000000  00000000  00000a1e  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 48 00 	jmp	0x90	; 0x90 <__vector_21>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a2 30       	cpi	r26, 0x02	; 2
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 6b 00 	call	0xd6	; 0xd6 <main>
  88:	0c 94 30 02 	jmp	0x460	; 0x460 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <__vector_21>:
#include <util/delay.h>

static volatile uint16_t adcResult; // Variable that holds the 10-bit result of ADC

ISR (ADC_vect)
{
  90:	1f 92       	push	r1
  92:	0f 92       	push	r0
  94:	0f b6       	in	r0, 0x3f	; 63
  96:	0f 92       	push	r0
  98:	11 24       	eor	r1, r1
  9a:	2f 93       	push	r18
  9c:	8f 93       	push	r24
  9e:	9f 93       	push	r25
  a0:	ef 93       	push	r30
  a2:	ff 93       	push	r31
	uint8_t adclReg = ADCL; // Variable that holds the first 8 bits of the 10 bits ADC resolution
  a4:	80 91 78 00 	lds	r24, 0x0078
	adcResult = (ADCH << 8) | adclReg; // ADCL starts with the first 8 bits of final 10 bits, then ADCH 2 remaining bits will be left shifted 8 positions to the left
  a8:	20 91 79 00 	lds	r18, 0x0079
  ac:	90 e0       	ldi	r25, 0x00	; 0
  ae:	92 2b       	or	r25, r18
  b0:	90 93 01 01 	sts	0x0101, r25
  b4:	80 93 00 01 	sts	0x0100, r24
	ADCSRA |= 1 << ADSC; // Start single conversion
  b8:	ea e7       	ldi	r30, 0x7A	; 122
  ba:	f0 e0       	ldi	r31, 0x00	; 0
  bc:	80 81       	ld	r24, Z
  be:	80 64       	ori	r24, 0x40	; 64
  c0:	80 83       	st	Z, r24
}
  c2:	ff 91       	pop	r31
  c4:	ef 91       	pop	r30
  c6:	9f 91       	pop	r25
  c8:	8f 91       	pop	r24
  ca:	2f 91       	pop	r18
  cc:	0f 90       	pop	r0
  ce:	0f be       	out	0x3f, r0	; 63
  d0:	0f 90       	pop	r0
  d2:	1f 90       	pop	r1
  d4:	18 95       	reti

000000d6 <main>:

int main(void)
{
	
	TCCR1A |= (1 << COM1A1) | (1 << WGM11); // Clear OC1A on Compare Match
  d6:	e0 e8       	ldi	r30, 0x80	; 128
  d8:	f0 e0       	ldi	r31, 0x00	; 0
  da:	80 81       	ld	r24, Z
  dc:	82 68       	ori	r24, 0x82	; 130
  de:	80 83       	st	Z, r24
	TCCR1B |= (1 << WGM13) | (1 << WGM12) | (1 << CS11) | (1 << CS10); // Fast PWM mode 14 with prescaler of 64
  e0:	e1 e8       	ldi	r30, 0x81	; 129
  e2:	f0 e0       	ldi	r31, 0x00	; 0
  e4:	80 81       	ld	r24, Z
  e6:	8b 61       	ori	r24, 0x1B	; 27
  e8:	80 83       	st	Z, r24
	ICR1 = 4999; // TOP value calculated with Fpwm = Fcpu / (N * (1 + TOP)), N - Prescaler = 64;
  ea:	87 e8       	ldi	r24, 0x87	; 135
  ec:	93 e1       	ldi	r25, 0x13	; 19
  ee:	90 93 87 00 	sts	0x0087, r25
  f2:	80 93 86 00 	sts	0x0086, r24
	DDRB |= (1 << PINB1); // Set Pin B1 (9) as output (OC1A)
  f6:	21 9a       	sbi	0x04, 1	; 4
	OCR1A = 250;
  f8:	8a ef       	ldi	r24, 0xFA	; 250
  fa:	90 e0       	ldi	r25, 0x00	; 0
  fc:	90 93 89 00 	sts	0x0089, r25
 100:	80 93 88 00 	sts	0x0088, r24
	
	// AREF = AVcc, Potentiometer connected on channel 0 (Pin A0)
	ADMUX = (1 << REFS0);
 104:	80 e4       	ldi	r24, 0x40	; 64
 106:	80 93 7c 00 	sts	0x007C, r24
	
	// Enable ADC with a prescaler = 128 (16000000 / 128 = 125000 KHz)
	ADCSRA |= (1 << ADEN) | (1 << ADIE) | (1 << ADPS2) | (1 << ADPS1) | (1 << ADPS0);
 10a:	ea e7       	ldi	r30, 0x7A	; 122
 10c:	f0 e0       	ldi	r31, 0x00	; 0
 10e:	80 81       	ld	r24, Z
 110:	8f 68       	ori	r24, 0x8F	; 143
 112:	80 83       	st	Z, r24
	
	sei(); // Enable global interrupts
 114:	78 94       	sei
	
	ADCSRA |= (1 << ADSC); // Start single conversion
 116:	80 81       	ld	r24, Z
 118:	80 64       	ori	r24, 0x40	; 64
 11a:	80 83       	st	Z, r24
		OCR1A = 650; // 0 deg
		_delay_ms(1000);
		OCR1A = 250; // 180 deg
		_delay_ms(1000);*/
		
		OCR1A = (int)((ocrResult * adcResult) + 250);
 11c:	c8 e8       	ldi	r28, 0x88	; 136
 11e:	d0 e0       	ldi	r29, 0x00	; 0
 120:	60 91 00 01 	lds	r22, 0x0100
 124:	70 91 01 01 	lds	r23, 0x0101
 128:	80 e0       	ldi	r24, 0x00	; 0
 12a:	90 e0       	ldi	r25, 0x00	; 0
 12c:	0e 94 3f 01 	call	0x27e	; 0x27e <__floatunsisf>
 130:	2d e0       	ldi	r18, 0x0D	; 13
 132:	32 e3       	ldi	r19, 0x32	; 50
 134:	48 ec       	ldi	r20, 0xC8	; 200
 136:	5e e3       	ldi	r21, 0x3E	; 62
 138:	0e 94 cd 01 	call	0x39a	; 0x39a <__mulsf3>
 13c:	20 e0       	ldi	r18, 0x00	; 0
 13e:	30 e0       	ldi	r19, 0x00	; 0
 140:	4a e7       	ldi	r20, 0x7A	; 122
 142:	53 e4       	ldi	r21, 0x43	; 67
 144:	0e 94 aa 00 	call	0x154	; 0x154 <__addsf3>
 148:	0e 94 0e 01 	call	0x21c	; 0x21c <__fixsfsi>
 14c:	79 83       	std	Y+1, r23	; 0x01
 14e:	68 83       	st	Y, r22
 150:	e7 cf       	rjmp	.-50     	; 0x120 <main+0x4a>

00000152 <__subsf3>:
 152:	50 58       	subi	r21, 0x80	; 128

00000154 <__addsf3>:
 154:	bb 27       	eor	r27, r27
 156:	aa 27       	eor	r26, r26
 158:	0e d0       	rcall	.+28     	; 0x176 <__addsf3x>
 15a:	e5 c0       	rjmp	.+458    	; 0x326 <__fp_round>
 15c:	d6 d0       	rcall	.+428    	; 0x30a <__fp_pscA>
 15e:	30 f0       	brcs	.+12     	; 0x16c <__addsf3+0x18>
 160:	db d0       	rcall	.+438    	; 0x318 <__fp_pscB>
 162:	20 f0       	brcs	.+8      	; 0x16c <__addsf3+0x18>
 164:	31 f4       	brne	.+12     	; 0x172 <__addsf3+0x1e>
 166:	9f 3f       	cpi	r25, 0xFF	; 255
 168:	11 f4       	brne	.+4      	; 0x16e <__addsf3+0x1a>
 16a:	1e f4       	brtc	.+6      	; 0x172 <__addsf3+0x1e>
 16c:	cb c0       	rjmp	.+406    	; 0x304 <__fp_nan>
 16e:	0e f4       	brtc	.+2      	; 0x172 <__addsf3+0x1e>
 170:	e0 95       	com	r30
 172:	e7 fb       	bst	r30, 7
 174:	c1 c0       	rjmp	.+386    	; 0x2f8 <__fp_inf>

00000176 <__addsf3x>:
 176:	e9 2f       	mov	r30, r25
 178:	e7 d0       	rcall	.+462    	; 0x348 <__fp_split3>
 17a:	80 f3       	brcs	.-32     	; 0x15c <__addsf3+0x8>
 17c:	ba 17       	cp	r27, r26
 17e:	62 07       	cpc	r22, r18
 180:	73 07       	cpc	r23, r19
 182:	84 07       	cpc	r24, r20
 184:	95 07       	cpc	r25, r21
 186:	18 f0       	brcs	.+6      	; 0x18e <__addsf3x+0x18>
 188:	71 f4       	brne	.+28     	; 0x1a6 <__addsf3x+0x30>
 18a:	9e f5       	brtc	.+102    	; 0x1f2 <__addsf3x+0x7c>
 18c:	ff c0       	rjmp	.+510    	; 0x38c <__fp_zero>
 18e:	0e f4       	brtc	.+2      	; 0x192 <__addsf3x+0x1c>
 190:	e0 95       	com	r30
 192:	0b 2e       	mov	r0, r27
 194:	ba 2f       	mov	r27, r26
 196:	a0 2d       	mov	r26, r0
 198:	0b 01       	movw	r0, r22
 19a:	b9 01       	movw	r22, r18
 19c:	90 01       	movw	r18, r0
 19e:	0c 01       	movw	r0, r24
 1a0:	ca 01       	movw	r24, r20
 1a2:	a0 01       	movw	r20, r0
 1a4:	11 24       	eor	r1, r1
 1a6:	ff 27       	eor	r31, r31
 1a8:	59 1b       	sub	r21, r25
 1aa:	99 f0       	breq	.+38     	; 0x1d2 <__addsf3x+0x5c>
 1ac:	59 3f       	cpi	r21, 0xF9	; 249
 1ae:	50 f4       	brcc	.+20     	; 0x1c4 <__addsf3x+0x4e>
 1b0:	50 3e       	cpi	r21, 0xE0	; 224
 1b2:	68 f1       	brcs	.+90     	; 0x20e <__addsf3x+0x98>
 1b4:	1a 16       	cp	r1, r26
 1b6:	f0 40       	sbci	r31, 0x00	; 0
 1b8:	a2 2f       	mov	r26, r18
 1ba:	23 2f       	mov	r18, r19
 1bc:	34 2f       	mov	r19, r20
 1be:	44 27       	eor	r20, r20
 1c0:	58 5f       	subi	r21, 0xF8	; 248
 1c2:	f3 cf       	rjmp	.-26     	; 0x1aa <__addsf3x+0x34>
 1c4:	46 95       	lsr	r20
 1c6:	37 95       	ror	r19
 1c8:	27 95       	ror	r18
 1ca:	a7 95       	ror	r26
 1cc:	f0 40       	sbci	r31, 0x00	; 0
 1ce:	53 95       	inc	r21
 1d0:	c9 f7       	brne	.-14     	; 0x1c4 <__addsf3x+0x4e>
 1d2:	7e f4       	brtc	.+30     	; 0x1f2 <__addsf3x+0x7c>
 1d4:	1f 16       	cp	r1, r31
 1d6:	ba 0b       	sbc	r27, r26
 1d8:	62 0b       	sbc	r22, r18
 1da:	73 0b       	sbc	r23, r19
 1dc:	84 0b       	sbc	r24, r20
 1de:	ba f0       	brmi	.+46     	; 0x20e <__addsf3x+0x98>
 1e0:	91 50       	subi	r25, 0x01	; 1
 1e2:	a1 f0       	breq	.+40     	; 0x20c <__addsf3x+0x96>
 1e4:	ff 0f       	add	r31, r31
 1e6:	bb 1f       	adc	r27, r27
 1e8:	66 1f       	adc	r22, r22
 1ea:	77 1f       	adc	r23, r23
 1ec:	88 1f       	adc	r24, r24
 1ee:	c2 f7       	brpl	.-16     	; 0x1e0 <__addsf3x+0x6a>
 1f0:	0e c0       	rjmp	.+28     	; 0x20e <__addsf3x+0x98>
 1f2:	ba 0f       	add	r27, r26
 1f4:	62 1f       	adc	r22, r18
 1f6:	73 1f       	adc	r23, r19
 1f8:	84 1f       	adc	r24, r20
 1fa:	48 f4       	brcc	.+18     	; 0x20e <__addsf3x+0x98>
 1fc:	87 95       	ror	r24
 1fe:	77 95       	ror	r23
 200:	67 95       	ror	r22
 202:	b7 95       	ror	r27
 204:	f7 95       	ror	r31
 206:	9e 3f       	cpi	r25, 0xFE	; 254
 208:	08 f0       	brcs	.+2      	; 0x20c <__addsf3x+0x96>
 20a:	b3 cf       	rjmp	.-154    	; 0x172 <__addsf3+0x1e>
 20c:	93 95       	inc	r25
 20e:	88 0f       	add	r24, r24
 210:	08 f0       	brcs	.+2      	; 0x214 <__addsf3x+0x9e>
 212:	99 27       	eor	r25, r25
 214:	ee 0f       	add	r30, r30
 216:	97 95       	ror	r25
 218:	87 95       	ror	r24
 21a:	08 95       	ret

0000021c <__fixsfsi>:
 21c:	04 d0       	rcall	.+8      	; 0x226 <__fixunssfsi>
 21e:	68 94       	set
 220:	b1 11       	cpse	r27, r1
 222:	b5 c0       	rjmp	.+362    	; 0x38e <__fp_szero>
 224:	08 95       	ret

00000226 <__fixunssfsi>:
 226:	98 d0       	rcall	.+304    	; 0x358 <__fp_splitA>
 228:	88 f0       	brcs	.+34     	; 0x24c <__fixunssfsi+0x26>
 22a:	9f 57       	subi	r25, 0x7F	; 127
 22c:	90 f0       	brcs	.+36     	; 0x252 <__fixunssfsi+0x2c>
 22e:	b9 2f       	mov	r27, r25
 230:	99 27       	eor	r25, r25
 232:	b7 51       	subi	r27, 0x17	; 23
 234:	a0 f0       	brcs	.+40     	; 0x25e <__fixunssfsi+0x38>
 236:	d1 f0       	breq	.+52     	; 0x26c <__fixunssfsi+0x46>
 238:	66 0f       	add	r22, r22
 23a:	77 1f       	adc	r23, r23
 23c:	88 1f       	adc	r24, r24
 23e:	99 1f       	adc	r25, r25
 240:	1a f0       	brmi	.+6      	; 0x248 <__fixunssfsi+0x22>
 242:	ba 95       	dec	r27
 244:	c9 f7       	brne	.-14     	; 0x238 <__fixunssfsi+0x12>
 246:	12 c0       	rjmp	.+36     	; 0x26c <__fixunssfsi+0x46>
 248:	b1 30       	cpi	r27, 0x01	; 1
 24a:	81 f0       	breq	.+32     	; 0x26c <__fixunssfsi+0x46>
 24c:	9f d0       	rcall	.+318    	; 0x38c <__fp_zero>
 24e:	b1 e0       	ldi	r27, 0x01	; 1
 250:	08 95       	ret
 252:	9c c0       	rjmp	.+312    	; 0x38c <__fp_zero>
 254:	67 2f       	mov	r22, r23
 256:	78 2f       	mov	r23, r24
 258:	88 27       	eor	r24, r24
 25a:	b8 5f       	subi	r27, 0xF8	; 248
 25c:	39 f0       	breq	.+14     	; 0x26c <__fixunssfsi+0x46>
 25e:	b9 3f       	cpi	r27, 0xF9	; 249
 260:	cc f3       	brlt	.-14     	; 0x254 <__fixunssfsi+0x2e>
 262:	86 95       	lsr	r24
 264:	77 95       	ror	r23
 266:	67 95       	ror	r22
 268:	b3 95       	inc	r27
 26a:	d9 f7       	brne	.-10     	; 0x262 <__fixunssfsi+0x3c>
 26c:	3e f4       	brtc	.+14     	; 0x27c <__fixunssfsi+0x56>
 26e:	90 95       	com	r25
 270:	80 95       	com	r24
 272:	70 95       	com	r23
 274:	61 95       	neg	r22
 276:	7f 4f       	sbci	r23, 0xFF	; 255
 278:	8f 4f       	sbci	r24, 0xFF	; 255
 27a:	9f 4f       	sbci	r25, 0xFF	; 255
 27c:	08 95       	ret

0000027e <__floatunsisf>:
 27e:	e8 94       	clt
 280:	09 c0       	rjmp	.+18     	; 0x294 <__floatsisf+0x12>

00000282 <__floatsisf>:
 282:	97 fb       	bst	r25, 7
 284:	3e f4       	brtc	.+14     	; 0x294 <__floatsisf+0x12>
 286:	90 95       	com	r25
 288:	80 95       	com	r24
 28a:	70 95       	com	r23
 28c:	61 95       	neg	r22
 28e:	7f 4f       	sbci	r23, 0xFF	; 255
 290:	8f 4f       	sbci	r24, 0xFF	; 255
 292:	9f 4f       	sbci	r25, 0xFF	; 255
 294:	99 23       	and	r25, r25
 296:	a9 f0       	breq	.+42     	; 0x2c2 <__floatsisf+0x40>
 298:	f9 2f       	mov	r31, r25
 29a:	96 e9       	ldi	r25, 0x96	; 150
 29c:	bb 27       	eor	r27, r27
 29e:	93 95       	inc	r25
 2a0:	f6 95       	lsr	r31
 2a2:	87 95       	ror	r24
 2a4:	77 95       	ror	r23
 2a6:	67 95       	ror	r22
 2a8:	b7 95       	ror	r27
 2aa:	f1 11       	cpse	r31, r1
 2ac:	f8 cf       	rjmp	.-16     	; 0x29e <__floatsisf+0x1c>
 2ae:	fa f4       	brpl	.+62     	; 0x2ee <__floatsisf+0x6c>
 2b0:	bb 0f       	add	r27, r27
 2b2:	11 f4       	brne	.+4      	; 0x2b8 <__floatsisf+0x36>
 2b4:	60 ff       	sbrs	r22, 0
 2b6:	1b c0       	rjmp	.+54     	; 0x2ee <__floatsisf+0x6c>
 2b8:	6f 5f       	subi	r22, 0xFF	; 255
 2ba:	7f 4f       	sbci	r23, 0xFF	; 255
 2bc:	8f 4f       	sbci	r24, 0xFF	; 255
 2be:	9f 4f       	sbci	r25, 0xFF	; 255
 2c0:	16 c0       	rjmp	.+44     	; 0x2ee <__floatsisf+0x6c>
 2c2:	88 23       	and	r24, r24
 2c4:	11 f0       	breq	.+4      	; 0x2ca <__floatsisf+0x48>
 2c6:	96 e9       	ldi	r25, 0x96	; 150
 2c8:	11 c0       	rjmp	.+34     	; 0x2ec <__floatsisf+0x6a>
 2ca:	77 23       	and	r23, r23
 2cc:	21 f0       	breq	.+8      	; 0x2d6 <__floatsisf+0x54>
 2ce:	9e e8       	ldi	r25, 0x8E	; 142
 2d0:	87 2f       	mov	r24, r23
 2d2:	76 2f       	mov	r23, r22
 2d4:	05 c0       	rjmp	.+10     	; 0x2e0 <__floatsisf+0x5e>
 2d6:	66 23       	and	r22, r22
 2d8:	71 f0       	breq	.+28     	; 0x2f6 <__floatsisf+0x74>
 2da:	96 e8       	ldi	r25, 0x86	; 134
 2dc:	86 2f       	mov	r24, r22
 2de:	70 e0       	ldi	r23, 0x00	; 0
 2e0:	60 e0       	ldi	r22, 0x00	; 0
 2e2:	2a f0       	brmi	.+10     	; 0x2ee <__floatsisf+0x6c>
 2e4:	9a 95       	dec	r25
 2e6:	66 0f       	add	r22, r22
 2e8:	77 1f       	adc	r23, r23
 2ea:	88 1f       	adc	r24, r24
 2ec:	da f7       	brpl	.-10     	; 0x2e4 <__floatsisf+0x62>
 2ee:	88 0f       	add	r24, r24
 2f0:	96 95       	lsr	r25
 2f2:	87 95       	ror	r24
 2f4:	97 f9       	bld	r25, 7
 2f6:	08 95       	ret

000002f8 <__fp_inf>:
 2f8:	97 f9       	bld	r25, 7
 2fa:	9f 67       	ori	r25, 0x7F	; 127
 2fc:	80 e8       	ldi	r24, 0x80	; 128
 2fe:	70 e0       	ldi	r23, 0x00	; 0
 300:	60 e0       	ldi	r22, 0x00	; 0
 302:	08 95       	ret

00000304 <__fp_nan>:
 304:	9f ef       	ldi	r25, 0xFF	; 255
 306:	80 ec       	ldi	r24, 0xC0	; 192
 308:	08 95       	ret

0000030a <__fp_pscA>:
 30a:	00 24       	eor	r0, r0
 30c:	0a 94       	dec	r0
 30e:	16 16       	cp	r1, r22
 310:	17 06       	cpc	r1, r23
 312:	18 06       	cpc	r1, r24
 314:	09 06       	cpc	r0, r25
 316:	08 95       	ret

00000318 <__fp_pscB>:
 318:	00 24       	eor	r0, r0
 31a:	0a 94       	dec	r0
 31c:	12 16       	cp	r1, r18
 31e:	13 06       	cpc	r1, r19
 320:	14 06       	cpc	r1, r20
 322:	05 06       	cpc	r0, r21
 324:	08 95       	ret

00000326 <__fp_round>:
 326:	09 2e       	mov	r0, r25
 328:	03 94       	inc	r0
 32a:	00 0c       	add	r0, r0
 32c:	11 f4       	brne	.+4      	; 0x332 <__fp_round+0xc>
 32e:	88 23       	and	r24, r24
 330:	52 f0       	brmi	.+20     	; 0x346 <__fp_round+0x20>
 332:	bb 0f       	add	r27, r27
 334:	40 f4       	brcc	.+16     	; 0x346 <__fp_round+0x20>
 336:	bf 2b       	or	r27, r31
 338:	11 f4       	brne	.+4      	; 0x33e <__fp_round+0x18>
 33a:	60 ff       	sbrs	r22, 0
 33c:	04 c0       	rjmp	.+8      	; 0x346 <__fp_round+0x20>
 33e:	6f 5f       	subi	r22, 0xFF	; 255
 340:	7f 4f       	sbci	r23, 0xFF	; 255
 342:	8f 4f       	sbci	r24, 0xFF	; 255
 344:	9f 4f       	sbci	r25, 0xFF	; 255
 346:	08 95       	ret

00000348 <__fp_split3>:
 348:	57 fd       	sbrc	r21, 7
 34a:	90 58       	subi	r25, 0x80	; 128
 34c:	44 0f       	add	r20, r20
 34e:	55 1f       	adc	r21, r21
 350:	59 f0       	breq	.+22     	; 0x368 <__fp_splitA+0x10>
 352:	5f 3f       	cpi	r21, 0xFF	; 255
 354:	71 f0       	breq	.+28     	; 0x372 <__fp_splitA+0x1a>
 356:	47 95       	ror	r20

00000358 <__fp_splitA>:
 358:	88 0f       	add	r24, r24
 35a:	97 fb       	bst	r25, 7
 35c:	99 1f       	adc	r25, r25
 35e:	61 f0       	breq	.+24     	; 0x378 <__fp_splitA+0x20>
 360:	9f 3f       	cpi	r25, 0xFF	; 255
 362:	79 f0       	breq	.+30     	; 0x382 <__fp_splitA+0x2a>
 364:	87 95       	ror	r24
 366:	08 95       	ret
 368:	12 16       	cp	r1, r18
 36a:	13 06       	cpc	r1, r19
 36c:	14 06       	cpc	r1, r20
 36e:	55 1f       	adc	r21, r21
 370:	f2 cf       	rjmp	.-28     	; 0x356 <__fp_split3+0xe>
 372:	46 95       	lsr	r20
 374:	f1 df       	rcall	.-30     	; 0x358 <__fp_splitA>
 376:	08 c0       	rjmp	.+16     	; 0x388 <__fp_splitA+0x30>
 378:	16 16       	cp	r1, r22
 37a:	17 06       	cpc	r1, r23
 37c:	18 06       	cpc	r1, r24
 37e:	99 1f       	adc	r25, r25
 380:	f1 cf       	rjmp	.-30     	; 0x364 <__fp_splitA+0xc>
 382:	86 95       	lsr	r24
 384:	71 05       	cpc	r23, r1
 386:	61 05       	cpc	r22, r1
 388:	08 94       	sec
 38a:	08 95       	ret

0000038c <__fp_zero>:
 38c:	e8 94       	clt

0000038e <__fp_szero>:
 38e:	bb 27       	eor	r27, r27
 390:	66 27       	eor	r22, r22
 392:	77 27       	eor	r23, r23
 394:	cb 01       	movw	r24, r22
 396:	97 f9       	bld	r25, 7
 398:	08 95       	ret

0000039a <__mulsf3>:
 39a:	0b d0       	rcall	.+22     	; 0x3b2 <__mulsf3x>
 39c:	c4 cf       	rjmp	.-120    	; 0x326 <__fp_round>
 39e:	b5 df       	rcall	.-150    	; 0x30a <__fp_pscA>
 3a0:	28 f0       	brcs	.+10     	; 0x3ac <__mulsf3+0x12>
 3a2:	ba df       	rcall	.-140    	; 0x318 <__fp_pscB>
 3a4:	18 f0       	brcs	.+6      	; 0x3ac <__mulsf3+0x12>
 3a6:	95 23       	and	r25, r21
 3a8:	09 f0       	breq	.+2      	; 0x3ac <__mulsf3+0x12>
 3aa:	a6 cf       	rjmp	.-180    	; 0x2f8 <__fp_inf>
 3ac:	ab cf       	rjmp	.-170    	; 0x304 <__fp_nan>
 3ae:	11 24       	eor	r1, r1
 3b0:	ee cf       	rjmp	.-36     	; 0x38e <__fp_szero>

000003b2 <__mulsf3x>:
 3b2:	ca df       	rcall	.-108    	; 0x348 <__fp_split3>
 3b4:	a0 f3       	brcs	.-24     	; 0x39e <__mulsf3+0x4>

000003b6 <__mulsf3_pse>:
 3b6:	95 9f       	mul	r25, r21
 3b8:	d1 f3       	breq	.-12     	; 0x3ae <__mulsf3+0x14>
 3ba:	95 0f       	add	r25, r21
 3bc:	50 e0       	ldi	r21, 0x00	; 0
 3be:	55 1f       	adc	r21, r21
 3c0:	62 9f       	mul	r22, r18
 3c2:	f0 01       	movw	r30, r0
 3c4:	72 9f       	mul	r23, r18
 3c6:	bb 27       	eor	r27, r27
 3c8:	f0 0d       	add	r31, r0
 3ca:	b1 1d       	adc	r27, r1
 3cc:	63 9f       	mul	r22, r19
 3ce:	aa 27       	eor	r26, r26
 3d0:	f0 0d       	add	r31, r0
 3d2:	b1 1d       	adc	r27, r1
 3d4:	aa 1f       	adc	r26, r26
 3d6:	64 9f       	mul	r22, r20
 3d8:	66 27       	eor	r22, r22
 3da:	b0 0d       	add	r27, r0
 3dc:	a1 1d       	adc	r26, r1
 3de:	66 1f       	adc	r22, r22
 3e0:	82 9f       	mul	r24, r18
 3e2:	22 27       	eor	r18, r18
 3e4:	b0 0d       	add	r27, r0
 3e6:	a1 1d       	adc	r26, r1
 3e8:	62 1f       	adc	r22, r18
 3ea:	73 9f       	mul	r23, r19
 3ec:	b0 0d       	add	r27, r0
 3ee:	a1 1d       	adc	r26, r1
 3f0:	62 1f       	adc	r22, r18
 3f2:	83 9f       	mul	r24, r19
 3f4:	a0 0d       	add	r26, r0
 3f6:	61 1d       	adc	r22, r1
 3f8:	22 1f       	adc	r18, r18
 3fa:	74 9f       	mul	r23, r20
 3fc:	33 27       	eor	r19, r19
 3fe:	a0 0d       	add	r26, r0
 400:	61 1d       	adc	r22, r1
 402:	23 1f       	adc	r18, r19
 404:	84 9f       	mul	r24, r20
 406:	60 0d       	add	r22, r0
 408:	21 1d       	adc	r18, r1
 40a:	82 2f       	mov	r24, r18
 40c:	76 2f       	mov	r23, r22
 40e:	6a 2f       	mov	r22, r26
 410:	11 24       	eor	r1, r1
 412:	9f 57       	subi	r25, 0x7F	; 127
 414:	50 40       	sbci	r21, 0x00	; 0
 416:	8a f0       	brmi	.+34     	; 0x43a <__mulsf3_pse+0x84>
 418:	e1 f0       	breq	.+56     	; 0x452 <__mulsf3_pse+0x9c>
 41a:	88 23       	and	r24, r24
 41c:	4a f0       	brmi	.+18     	; 0x430 <__mulsf3_pse+0x7a>
 41e:	ee 0f       	add	r30, r30
 420:	ff 1f       	adc	r31, r31
 422:	bb 1f       	adc	r27, r27
 424:	66 1f       	adc	r22, r22
 426:	77 1f       	adc	r23, r23
 428:	88 1f       	adc	r24, r24
 42a:	91 50       	subi	r25, 0x01	; 1
 42c:	50 40       	sbci	r21, 0x00	; 0
 42e:	a9 f7       	brne	.-22     	; 0x41a <__mulsf3_pse+0x64>
 430:	9e 3f       	cpi	r25, 0xFE	; 254
 432:	51 05       	cpc	r21, r1
 434:	70 f0       	brcs	.+28     	; 0x452 <__mulsf3_pse+0x9c>
 436:	60 cf       	rjmp	.-320    	; 0x2f8 <__fp_inf>
 438:	aa cf       	rjmp	.-172    	; 0x38e <__fp_szero>
 43a:	5f 3f       	cpi	r21, 0xFF	; 255
 43c:	ec f3       	brlt	.-6      	; 0x438 <__mulsf3_pse+0x82>
 43e:	98 3e       	cpi	r25, 0xE8	; 232
 440:	dc f3       	brlt	.-10     	; 0x438 <__mulsf3_pse+0x82>
 442:	86 95       	lsr	r24
 444:	77 95       	ror	r23
 446:	67 95       	ror	r22
 448:	b7 95       	ror	r27
 44a:	f7 95       	ror	r31
 44c:	e7 95       	ror	r30
 44e:	9f 5f       	subi	r25, 0xFF	; 255
 450:	c1 f7       	brne	.-16     	; 0x442 <__mulsf3_pse+0x8c>
 452:	fe 2b       	or	r31, r30
 454:	88 0f       	add	r24, r24
 456:	91 1d       	adc	r25, r1
 458:	96 95       	lsr	r25
 45a:	87 95       	ror	r24
 45c:	97 f9       	bld	r25, 7
 45e:	08 95       	ret

00000460 <_exit>:
 460:	f8 94       	cli

00000462 <__stop_program>:
 462:	ff cf       	rjmp	.-2      	; 0x462 <__stop_program>
