---
layout: post
title: Небольшая заметка)
tags: [post]
---
Если при приеме потока MPTS или SPTS у вас возникает подергивание картинки или другие подобные артефакты наиболее вероятная причина является проблема с PCR.
<!-- more -->
Варианты с проблемой в канале передачи данных в данной заметке мы не рассматриваем. Дело в том, что при генерации MPTS/SPTS потока компьютером очень трудно(почти не реально) выдержать предписываемые стандартом значения в 500нсек.

Согласно стандарту различаются два вида PCR ошибок потока:

PCR_error — возникает если интервал между временными метками более 40мс;

PCR_accuracy_error – возникает если при приеме PCR обнаруживается ошибка по фазе более 500 нс.

Определены следующие составляющие джиттера:

* Отклонение частоты (PCR_FO)
* Дрейф (PCR_DR)
* Общий джиттер (PCR_OJ)
* Точность программных тактов (PCR_AC).

Отклонение частоты (PCR_FO) определяется как разница между переданной частотой программных тактов и номинальной тактовой частотой. Допустимое отклонение определяется в ИСО/IEC13818-1 и соответствует — ±810 Гц или ±30 ppm.

Дрейф (PCR_DR) определяется как первая производная частоты и измеряется на компонентах низкой частоты программных тактов, при помощи разницы между переданной частотой программных тактов и номинальной частотой тактов. Допустимое отклонение определено в ИСО/IEC 13818-1 и составляет ±75 мГц/с или ±10 ppm/ час.

Общий джиттер (PCR_OJ) определяется как мгновенное изменение компонентов высокой частоты, т.е. это разница между тем, когда PCR должен прибыть в точку измерения, и тем, когда он прибыл фактически. Измеренное значение параметра PCR_OJ выражается в наносекундах.

Измерение PCR_OJ разработано для учета всех совокупных ошибок, влияющих на значения PCR в течение генерации программного потока, мультиплексирования, передачи, и т.п. Все эти воздействия проявляются как джиттер на входе приемника, но все они являются комбинацией неточностей PCR и джиттера при передаче. Поэтому допустимое значение может быть сравнимо с максимальной ошибкой, определенной в ISO/IEC 13818-1 как точность PCR, равной ±500 нс, при том условии, что джиттер при передаче принимается равным нулю.

Точность PCR (PCR_AC) — определяется как разница между фактическим значением PCR и величиной, которая должна быть в транспортном потоке, представляемая байтовым индексом для своей фактической позиции. Она может быть вычислена для постоянной скорости транспортного потока. Измеренное значение параметра PCR_AC выражается в наносекундах. Допустимое значение определено в ISO/IEC 13818-1 и составляет: ±500 нс.

Это все лирика. 
Для Астры вся проблема усугубляется планировщиком задач Linux: то есть, при перебросе worker - процесса на другое ядро мы получаем PCR_accuracy_error. Одно из решений проблемы - это изолирование процессорных ядер от планировщика задач. Производится оно при помощи правки grub: GRUB_CMDLINE_LINUX_DEFAULT="quiet splash isolcpus=1,3,4,5,6,7"

Этим мы отключим ядра от планировщика задач, и с помощью  taskset -c 3 /usr/bin/astra запустим экземпляр Астры на отдельном ядре.

Следующий этап - выяснение архитектуры сервера.
Немного теории: у сервера с несколькими процессорами есть ноды. (NUMA). В "правильном" сервере каждый процессор имеет доступ через io контроллер напрямую в шину.
![](/content/images/2017/11/understanding-dpdk-31-638--1-.jpg)

А вот пример когда шина контролируется node0:
![](/content/images/2017/11/devel09-pci--1-.png)

В данном случае 2 процессор бесполезен: на нем только что майнить:
![](/content/images/2017/11/--------------2017-11-04---12.46.42.png)
Как видим - вся обработка трафика свалилась на ноду0 - ибо в моем сервере именно она и контролирует шину pci.

Чтоб избежать задержек и проблем - нам необходимо прибивать прерывания и процессы к ядрам той ноды - которая и является контроллером шины. Тем, у кого сервер "правильный" беспокоится не о чем: если сетевая карта на общей pci шине - то прибиваем ее куда хотим и забываем=)

Поможет нам в выяснении hwloc (apt install hwloc)
и запуск: hwloc-ls

`Machine (31GB total)
  Package L#0
    NUMANode L#0 (P#0 7949MB)
      L3 L#0 (6144KB)
        L2 L#0 (2048KB) + L1i L#0 (64KB)
          L1d L#0 (16KB) + Core L#0 + PU L#0 (P#0)
          L1d L#1 (16KB) + Core L#1 + PU L#1 (P#2)
        L2 L#1 (2048KB) + L1i L#1 (64KB)
          L1d L#2 (16KB) + Core L#2 + PU L#2 (P#4)
          L1d L#3 (16KB) + Core L#3 + PU L#3 (P#6)
        L2 L#2 (2048KB) + L1i L#2 (64KB)
          L1d L#4 (16KB) + Core L#4 + PU L#4 (P#8)
          L1d L#5 (16KB) + Core L#5 + PU L#5 (P#10)
        L2 L#3 (2048KB) + L1i L#3 (64KB)
          L1d L#6 (16KB) + Core L#6 + PU L#6 (P#12)
          L1d L#7 (16KB) + Core L#7 + PU L#7 (P#14)
      HostBridge L#0
        PCIBridge
          PCI 103c:323b
            Block(Disk) L#0 "sda"
        PCIBridge
          PCI 102b:0533
        PCIBridge
          PCI 8086:10fb
            Net L#1 "ens2"
        PCIBridge
          PCI 14e4:1657
            Net L#2 "eno1"
          PCI 14e4:1657
            Net L#3 "eno2"
          PCI 14e4:1657
            Net L#4 "eno3"
          PCI 14e4:1657
            Net L#5 "eno4"
        PCI 1002:4390
          Block(Removable Media Device) L#6 "sr0"
        PCI 1002:439c
    NUMANode L#1 (P#1 8063MB) + L3 L#1 (6144KB)
      L2 L#4 (2048KB) + L1i L#4 (64KB)
        L1d L#8 (16KB) + Core L#8 + PU L#8 (P#16)
        L1d L#9 (16KB) + Core L#9 + PU L#9 (P#18)
      L2 L#5 (2048KB) + L1i L#5 (64KB)
        L1d L#10 (16KB) + Core L#10 + PU L#10 (P#20)
        L1d L#11 (16KB) + Core L#11 + PU L#11 (P#22)
      L2 L#6 (2048KB) + L1i L#6 (64KB)
        L1d L#12 (16KB) + Core L#12 + PU L#12 (P#24)
        L1d L#13 (16KB) + Core L#13 + PU L#13 (P#26)
      L2 L#7 (2048KB) + L1i L#7 (64KB)
        L1d L#14 (16KB) + Core L#14 + PU L#14 (P#28)
        L1d L#15 (16KB) + Core L#15 + PU L#15 (P#30)
  Package L#1
    NUMANode L#2 (P#2 8063MB) + L3 L#2 (6144KB)
      L2 L#8 (2048KB) + L1i L#8 (64KB)
        L1d L#16 (16KB) + Core L#16 + PU L#16 (P#1)
        L1d L#17 (16KB) + Core L#17 + PU L#17 (P#3)
      L2 L#9 (2048KB) + L1i L#9 (64KB)
        L1d L#18 (16KB) + Core L#18 + PU L#18 (P#5)
        L1d L#19 (16KB) + Core L#19 + PU L#19 (P#7)
      L2 L#10 (2048KB) + L1i L#10 (64KB)
        L1d L#20 (16KB) + Core L#20 + PU L#20 (P#9)
        L1d L#21 (16KB) + Core L#21 + PU L#21 (P#11)
      L2 L#11 (2048KB) + L1i L#11 (64KB)
        L1d L#22 (16KB) + Core L#22 + PU L#22 (P#13)
        L1d L#23 (16KB) + Core L#23 + PU L#23 (P#15)
    NUMANode L#3 (P#3 8063MB) + L3 L#3 (6144KB)
      L2 L#12 (2048KB) + L1i L#12 (64KB)
        L1d L#24 (16KB) + Core L#24 + PU L#24 (P#17)
        L1d L#25 (16KB) + Core L#25 + PU L#25 (P#19)
      L2 L#13 (2048KB) + L1i L#13 (64KB)
        L1d L#26 (16KB) + Core L#26 + PU L#26 (P#21)
        L1d L#27 (16KB) + Core L#27 + PU L#27 (P#23)
      L2 L#14 (2048KB) + L1i L#14 (64KB)
        L1d L#28 (16KB) + Core L#28 + PU L#28 (P#25)
        L1d L#29 (16KB) + Core L#29 + PU L#29 (P#27)
      L2 L#15 (2048KB) + L1i L#15 (64KB)
        L1d L#30 (16KB) + Core L#30 + PU L#30 (P#29)
        L1d L#31 (16KB) + Core L#31 + PU L#31 (P#31)`

В примере вверху - мой сервер: у него numa0 контролирует HostBridge - то есть всеми прерываниями... да да - занят один процессор.

А вот другой конфиг:
`Machine (3949MB)
  Package L#0 + L3 L#0 (16MB)
    L2 L#0 (3072KB)
      L1d L#0 (32KB) + L1i L#0 (32KB) + Core L#0 + PU L#0 (P#0)
      L1d L#1 (32KB) + L1i L#1 (32KB) + Core L#1 + PU L#1 (P#4)
    L2 L#1 (3072KB)
      L1d L#2 (32KB) + L1i L#2 (32KB) + Core L#2 + PU L#2 (P#8)
      L1d L#3 (32KB) + L1i L#3 (32KB) + Core L#3 + PU L#3 (P#12)
    L2 L#2 (3072KB)
      L1d L#4 (32KB) + L1i L#4 (32KB) + Core L#4 + PU L#4 (P#16)
      L1d L#5 (32KB) + L1i L#5 (32KB) + Core L#5 + PU L#5 (P#20)
  Package L#1 + L3 L#1 (16MB)
    L2 L#3 (3072KB)
      L1d L#6 (32KB) + L1i L#6 (32KB) + Core L#6 + PU L#6 (P#1)
      L1d L#7 (32KB) + L1i L#7 (32KB) + Core L#7 + PU L#7 (P#5)
    L2 L#4 (3072KB)
      L1d L#8 (32KB) + L1i L#8 (32KB) + Core L#8 + PU L#8 (P#9)
      L1d L#9 (32KB) + L1i L#9 (32KB) + Core L#9 + PU L#9 (P#13)
    L2 L#5 (3072KB)
      L1d L#10 (32KB) + L1i L#10 (32KB) + Core L#10 + PU L#10 (P#17)
      L1d L#11 (32KB) + L1i L#11 (32KB) + Core L#11 + PU L#11 (P#21)
  Package L#2 + L3 L#2 (16MB)
    L2 L#6 (3072KB)
      L1d L#12 (32KB) + L1i L#12 (32KB) + Core L#12 + PU L#12 (P#2)
      L1d L#13 (32KB) + L1i L#13 (32KB) + Core L#13 + PU L#13 (P#6)
    L2 L#7 (3072KB)
      L1d L#14 (32KB) + L1i L#14 (32KB) + Core L#14 + PU L#14 (P#10)
      L1d L#15 (32KB) + L1i L#15 (32KB) + Core L#15 + PU L#15 (P#14)
    L2 L#8 (3072KB)
      L1d L#16 (32KB) + L1i L#16 (32KB) + Core L#16 + PU L#16 (P#18)
      L1d L#17 (32KB) + L1i L#17 (32KB) + Core L#17 + PU L#17 (P#22)
  Package L#3 + L3 L#3 (16MB)
    L2 L#9 (3072KB)
      L1d L#18 (32KB) + L1i L#18 (32KB) + Core L#18 + PU L#18 (P#3)
      L1d L#19 (32KB) + L1i L#19 (32KB) + Core L#19 + PU L#19 (P#7)
    L2 L#10 (3072KB)
      L1d L#20 (32KB) + L1i L#20 (32KB) + Core L#20 + PU L#20 (P#11)
      L1d L#21 (32KB) + L1i L#21 (32KB) + Core L#21 + PU L#21 (P#15)
    L2 L#11 (3072KB)
      L1d L#22 (32KB) + L1i L#22 (32KB) + Core L#22 + PU L#22 (P#19)
      L1d L#23 (32KB) + L1i L#23 (32KB) + Core L#23 + PU L#23 (P#23)
  HostBridge L#0
    PCIBridge
      PCIBridge
        PCIBridge
          PCIBridge
            PCI 14e4:164c
              Net L#0 "mgmt"
        PCIBridge
          PCIBridge
            PCI 14e4:164c
              Net L#1 "eth1"
    PCIBridge
      PCI 103c:3230
    PCIBridge
      PCI 1002:515e
        GPU L#2 "renderD128"
        GPU L#3 "card0"
        GPU L#4 "controlD64"
    PCI 8086:2680
      Block(Removable Media Device) L#5 "sr0"
`
Тут, насколько я понимаю - шина для процессоров общая.  
