TimeQuest Timing Analyzer report for top
Tue Aug 15 15:02:08 2017
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'speed_select:speed_select|buad_clk_tx_reg'
 13. Setup: 'speed_select:speed_select|buad_clk_rx_reg'
 14. Setup: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 15. Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 16. Hold: 'speed_select:speed_select|buad_clk_rx_reg'
 17. Hold: 'speed_select:speed_select|buad_clk_tx_reg'
 18. Hold: 'clk'
 19. Hold: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 20. Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 21. Recovery: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'
 22. Recovery: 'rs232_rx'
 23. Recovery: 'clk'
 24. Recovery: 'speed_select:speed_select|buad_clk_tx_reg'
 25. Recovery: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 26. Recovery: 'speed_select:speed_select|buad_clk_rx_reg'
 27. Removal: 'speed_select:speed_select|buad_clk_rx_reg'
 28. Removal: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'
 29. Removal: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 30. Removal: 'speed_select:speed_select|buad_clk_tx_reg'
 31. Removal: 'clk'
 32. Removal: 'rs232_rx'
 33. Minimum Pulse Width: 'clk'
 34. Minimum Pulse Width: 'rs232_rx'
 35. Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 36. Minimum Pulse Width: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 37. Minimum Pulse Width: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'
 38. Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'
 39. Minimum Pulse Width: 'speed_select:speed_select|buad_clk_tx_reg'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; MAX II                                             ;
; Device Name        ; EPM570T100C5                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+
; Clock Name                                                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                      ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+
; clk                                                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                      ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_uart_rx:my_uart_rx|rx_enable_reg }                                      ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_uart_tx:my_uart_tx|tx_complete_reg }                                    ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start } ;
; rs232_rx                                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rs232_rx }                                                                 ;
; speed_select:speed_select|buad_clk_rx_reg                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:speed_select|buad_clk_rx_reg }                                ;
; speed_select:speed_select|buad_clk_tx_reg                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:speed_select|buad_clk_tx_reg }                                ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Fmax Summary                                                                    ;
+------------+-----------------+-------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note ;
+------------+-----------------+-------------------------------------------+------+
; 55.92 MHz  ; 55.92 MHz       ; clk                                       ;      ;
; 75.68 MHz  ; 75.68 MHz       ; speed_select:speed_select|buad_clk_tx_reg ;      ;
; 88.81 MHz  ; 88.81 MHz       ; speed_select:speed_select|buad_clk_rx_reg ;      ;
; 244.68 MHz ; 244.68 MHz      ; my_uart_tx:my_uart_tx|tx_complete_reg     ;      ;
; 447.83 MHz ; 447.83 MHz      ; my_uart_rx:my_uart_rx|rx_enable_reg       ;      ;
+------------+-----------------+-------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Setup Summary                                                       ;
+-------------------------------------------+---------+---------------+
; Clock                                     ; Slack   ; End Point TNS ;
+-------------------------------------------+---------+---------------+
; clk                                       ; -16.883 ; -2612.511     ;
; speed_select:speed_select|buad_clk_tx_reg ; -6.107  ; -61.369       ;
; speed_select:speed_select|buad_clk_rx_reg ; -5.130  ; -86.708       ;
; my_uart_tx:my_uart_tx|tx_complete_reg     ; -3.087  ; -10.510       ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; -1.233  ; -1.233        ;
+-------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Hold Summary                                                       ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; speed_select:speed_select|buad_clk_rx_reg ; -2.594 ; -25.881       ;
; speed_select:speed_select|buad_clk_tx_reg ; -2.385 ; -2.385        ;
; clk                                       ; -2.159 ; -2.159        ;
; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0.925  ; 0.000         ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; 1.679  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Recovery Summary                                                                                  ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; -5.454 ; -5.454        ;
; rs232_rx                                                                 ; -5.034 ; -5.034        ;
; clk                                                                      ; -4.379 ; -864.346      ;
; speed_select:speed_select|buad_clk_tx_reg                                ; -4.112 ; -13.735       ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; -1.965 ; -7.544        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; 2.607  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Removal Summary                                                                                   ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; speed_select:speed_select|buad_clk_rx_reg                                ; -2.661 ; -2.661        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.411  ; 0.000         ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 2.253  ; 0.000         ;
; speed_select:speed_select|buad_clk_tx_reg                                ; 2.309  ; 0.000         ;
; clk                                                                      ; 2.952  ; 0.000         ;
; rs232_rx                                                                 ; 5.480  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                       ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; clk                                                                      ; -2.289 ; -2.289        ;
; rs232_rx                                                                 ; -2.289 ; -2.289        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; 0.234  ; 0.000         ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 0.234  ; 0.000         ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.234  ; 0.000         ;
; speed_select:speed_select|buad_clk_rx_reg                                ; 0.234  ; 0.000         ;
; speed_select:speed_select|buad_clk_tx_reg                                ; 0.234  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                             ;
+---------+------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-------------+--------------+-------------+--------------+------------+------------+
; -16.883 ; Rx_cmd[19] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 17.550     ;
; -16.738 ; Rx_cmd[23] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 17.405     ;
; -16.468 ; Rx_cmd[19] ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 17.135     ;
; -16.412 ; Rx_cmd[5]  ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 17.079     ;
; -16.338 ; Rx_cmd[19] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 17.005     ;
; -16.323 ; Rx_cmd[23] ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.990     ;
; -16.193 ; Rx_cmd[23] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.860     ;
; -16.179 ; Rx_cmd[21] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.846     ;
; -16.063 ; Rx_cmd[8]  ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.730     ;
; -15.997 ; Rx_cmd[5]  ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.664     ;
; -15.867 ; Rx_cmd[5]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.534     ;
; -15.779 ; Rx_cmd[19] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 16.446     ;
; -15.778 ; Rx_cmd[19] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.445     ;
; -15.764 ; Rx_cmd[21] ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.431     ;
; -15.742 ; Rx_cmd[9]  ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.409     ;
; -15.741 ; Rx_cmd[13] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.408     ;
; -15.665 ; Rx_cmd[22] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.332     ;
; -15.648 ; Rx_cmd[8]  ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.315     ;
; -15.634 ; Rx_cmd[21] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.301     ;
; -15.634 ; Rx_cmd[23] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 16.301     ;
; -15.633 ; Rx_cmd[23] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.300     ;
; -15.609 ; Rx_cmd[15] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.276     ;
; -15.570 ; Rx_cmd[19] ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.237     ;
; -15.552 ; Rx_cmd[17] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.219     ;
; -15.517 ; Rx_cmd[6]  ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.184     ;
; -15.486 ; Rx_cmd[19] ; linkGLO     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.153     ;
; -15.484 ; Rx_cmd[19] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.151     ;
; -15.453 ; Rx_cmd[19] ; linkPML     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.120     ;
; -15.452 ; Rx_cmd[19] ; linkPMC     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.119     ;
; -15.430 ; Rx_cmd[7]  ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.097     ;
; -15.425 ; Rx_cmd[23] ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.092     ;
; -15.341 ; Rx_cmd[23] ; linkGLO     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.008     ;
; -15.340 ; Rx_cmd[19] ; linkSBM     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.007     ;
; -15.339 ; Rx_cmd[23] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.006     ;
; -15.327 ; Rx_cmd[9]  ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.994     ;
; -15.326 ; Rx_cmd[13] ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.993     ;
; -15.315 ; Rx_cmd[8]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.982     ;
; -15.308 ; Rx_cmd[5]  ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.975     ;
; -15.308 ; Rx_cmd[23] ; linkPML     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.975     ;
; -15.307 ; Rx_cmd[5]  ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.974     ;
; -15.307 ; Rx_cmd[23] ; linkPMC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.974     ;
; -15.273 ; Rx_cmd[2]  ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.940     ;
; -15.250 ; Rx_cmd[22] ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.917     ;
; -15.196 ; Rx_cmd[13] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.863     ;
; -15.195 ; Rx_cmd[23] ; linkSBM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.862     ;
; -15.194 ; Rx_cmd[15] ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.861     ;
; -15.137 ; Rx_cmd[17] ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.804     ;
; -15.120 ; Rx_cmd[22] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.787     ;
; -15.119 ; Rx_cmd[4]  ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.786     ;
; -15.102 ; Rx_cmd[6]  ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.769     ;
; -15.099 ; Rx_cmd[5]  ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.766     ;
; -15.082 ; Rx_cmd[11] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.749     ;
; -15.075 ; Rx_cmd[21] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.742     ;
; -15.074 ; Rx_cmd[21] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.741     ;
; -15.064 ; Rx_cmd[15] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.731     ;
; -15.015 ; Rx_cmd[5]  ; linkGLO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.682     ;
; -15.015 ; Rx_cmd[7]  ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.682     ;
; -15.013 ; Rx_cmd[5]  ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.680     ;
; -14.982 ; Rx_cmd[5]  ; linkPML     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.649     ;
; -14.981 ; Rx_cmd[5]  ; linkPMC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.648     ;
; -14.972 ; Rx_cmd[6]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.639     ;
; -14.959 ; Rx_cmd[8]  ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.626     ;
; -14.958 ; Rx_cmd[8]  ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.625     ;
; -14.925 ; Rx_cmd[19] ; linkPMA     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.592     ;
; -14.920 ; Rx_cmd[1]  ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.587     ;
; -14.885 ; Rx_cmd[7]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.552     ;
; -14.869 ; Rx_cmd[5]  ; linkSBM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.536     ;
; -14.866 ; Rx_cmd[21] ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.533     ;
; -14.858 ; Rx_cmd[2]  ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.525     ;
; -14.847 ; Rx_cmd[10] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.514     ;
; -14.827 ; Rx_cmd[19] ; linkCTM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.494     ;
; -14.804 ; Rx_cmd[17] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.471     ;
; -14.797 ; Rx_cmd[3]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.464     ;
; -14.782 ; Rx_cmd[21] ; linkGLO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.449     ;
; -14.780 ; Rx_cmd[21] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.447     ;
; -14.780 ; Rx_cmd[23] ; linkPMA     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.447     ;
; -14.754 ; Rx_cmd[0]  ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.421     ;
; -14.750 ; Rx_cmd[8]  ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.417     ;
; -14.749 ; Rx_cmd[21] ; linkPML     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.416     ;
; -14.748 ; Rx_cmd[21] ; linkPMC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.415     ;
; -14.742 ; Rx_cmd[3]  ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.409     ;
; -14.736 ; Rx_cmd[19] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.403     ;
; -14.719 ; Rx_cmd[0]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.386     ;
; -14.704 ; Rx_cmd[4]  ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.371     ;
; -14.703 ; Rx_cmd[4]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.370     ;
; -14.682 ; Rx_cmd[23] ; linkCTM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.349     ;
; -14.671 ; Rx_cmd[12] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.338     ;
; -14.667 ; Rx_cmd[11] ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.334     ;
; -14.666 ; Rx_cmd[8]  ; linkGLO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.333     ;
; -14.664 ; Rx_cmd[8]  ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.331     ;
; -14.638 ; Rx_cmd[9]  ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.305     ;
; -14.637 ; Rx_cmd[13] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.304     ;
; -14.637 ; Rx_cmd[9]  ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.304     ;
; -14.636 ; Rx_cmd[13] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.303     ;
; -14.636 ; Rx_cmd[21] ; linkSBM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.303     ;
; -14.619 ; Rx_cmd[19] ; linkPPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.286     ;
; -14.591 ; Rx_cmd[23] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.258     ;
; -14.584 ; Rx_cmd[1]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.251     ;
; -14.561 ; Rx_cmd[22] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.228     ;
; -14.560 ; Rx_cmd[22] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.227     ;
+---------+------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -6.107 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 6.274      ;
; -6.007 ; my_uart_tx:my_uart_tx|tx_data_reg[6]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 6.674      ;
; -5.367 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.534      ;
; -5.129 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.296      ;
; -5.129 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.296      ;
; -5.129 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.296      ;
; -5.129 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.296      ;
; -5.129 ; my_uart_tx:my_uart_tx|tx_data_reg[0]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 5.796      ;
; -5.108 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.275      ;
; -5.108 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.275      ;
; -5.107 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.274      ;
; -5.107 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.274      ;
; -5.068 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.235      ;
; -5.026 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.193      ;
; -5.026 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.193      ;
; -5.026 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.193      ;
; -5.026 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.193      ;
; -5.005 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.172      ;
; -5.005 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.172      ;
; -5.004 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.171      ;
; -5.004 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.171      ;
; -4.868 ; my_uart_tx:my_uart_tx|tx_data_reg[2]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 5.535      ;
; -4.793 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.960      ;
; -4.793 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.960      ;
; -4.793 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.960      ;
; -4.793 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.960      ;
; -4.772 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.939      ;
; -4.772 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.939      ;
; -4.771 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.938      ;
; -4.771 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.938      ;
; -4.632 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.799      ;
; -4.512 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.679      ;
; -4.512 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.679      ;
; -4.512 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.679      ;
; -4.512 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.679      ;
; -4.491 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.658      ;
; -4.491 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.658      ;
; -4.490 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.657      ;
; -4.490 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.657      ;
; -4.103 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.270      ;
; -4.098 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.265      ;
; -4.018 ; my_uart_tx:my_uart_tx|tx_data_reg[5]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 4.685      ;
; -3.378 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.545      ;
; -3.376 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.543      ;
; -3.280 ; my_uart_tx:my_uart_tx|tx_data_reg[7]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 3.947      ;
; -2.914 ; my_uart_tx:my_uart_tx|tx_data_reg[1]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 3.581      ;
; -2.382 ; my_uart_tx:my_uart_tx|tx_data_reg[4]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 3.049      ;
; -2.342 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 2.509      ;
; -2.045 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 2.212      ;
; -1.878 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 2.045      ;
; -1.877 ; my_uart_tx:my_uart_tx|tx_data_reg[3]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.544      ;
; -1.870 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.537      ;
; -1.858 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.525      ;
; -1.849 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.516      ;
; -1.845 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.512      ;
; -1.843 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.510      ;
; -1.832 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.499      ;
; -1.765 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.432      ;
; -1.558 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.225      ;
; -1.544 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.211      ;
; -1.541 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.208      ;
; -1.540 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.207      ;
; -1.382 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.049      ;
; -1.381 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.048      ;
; -1.373 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.040      ;
; -1.358 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.025      ;
; -0.866 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[4]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.986      ; 2.019      ;
; -0.852 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[3]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.986      ; 2.005      ;
; -0.471 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[1]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.986      ; 1.624      ;
; -0.470 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[7]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.986      ; 1.623      ;
; -0.469 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[0]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.986      ; 1.622      ;
; -0.465 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[5]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.986      ; 1.618      ;
; -0.465 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[2]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.986      ; 1.618      ;
; -0.459 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[6]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.986      ; 1.612      ;
; 2.331  ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 4.667      ; 2.879      ;
; 2.831  ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 4.667      ; 2.879      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -5.130 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.297      ;
; -5.085 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.252      ;
; -5.085 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.252      ;
; -4.934 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.101      ;
; -4.934 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.101      ;
; -4.784 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.951      ;
; -4.741 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.908      ;
; -4.741 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.908      ;
; -4.585 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.752      ;
; -4.578 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.745      ;
; -4.563 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.730      ;
; -4.563 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.730      ;
; -4.563 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.730      ;
; -4.563 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.730      ;
; -4.563 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.730      ;
; -4.563 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.730      ;
; -4.563 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.730      ;
; -4.563 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.730      ;
; -4.507 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.674      ;
; -4.418 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.585      ;
; -4.418 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.585      ;
; -4.406 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.573      ;
; -4.406 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.573      ;
; -4.380 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.547      ;
; -4.380 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.547      ;
; -4.380 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.547      ;
; -4.380 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.547      ;
; -4.380 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.547      ;
; -4.380 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.547      ;
; -4.380 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.547      ;
; -4.380 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.547      ;
; -4.294 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.461      ;
; -4.293 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.460      ;
; -4.217 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.384      ;
; -4.217 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.384      ;
; -4.217 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.384      ;
; -4.217 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.384      ;
; -4.217 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.384      ;
; -4.217 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.384      ;
; -4.217 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.384      ;
; -4.217 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.384      ;
; -4.144 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.311      ;
; -4.092 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.259      ;
; -4.092 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.259      ;
; -4.092 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.259      ;
; -4.092 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.259      ;
; -4.092 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.259      ;
; -4.092 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.259      ;
; -4.092 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.259      ;
; -4.092 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.259      ;
; -4.090 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.257      ;
; -4.064 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.231      ;
; -4.022 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.189      ;
; -4.020 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.187      ;
; -4.013 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.180      ;
; -3.984 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.151      ;
; -3.980 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.147      ;
; -3.968 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.135      ;
; -3.958 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.125      ;
; -3.829 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.996      ;
; -3.798 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.965      ;
; -3.726 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.893      ;
; -3.725 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.892      ;
; -3.719 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.886      ;
; -3.510 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.677      ;
; -3.483 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.650      ;
; -3.178 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.345      ;
; -3.164 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.331      ;
; -2.511 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.178      ;
; -2.508 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.175      ;
; -2.422 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.089      ;
; -2.130 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.797      ;
; -2.109 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.776      ;
; -2.089 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.756      ;
; -1.989 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.656      ;
; -1.972 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.639      ;
; -1.969 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.636      ;
; -1.969 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.636      ;
; -1.968 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.635      ;
; -1.940 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.607      ;
; -1.935 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.602      ;
; -1.879 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.546      ;
; -1.875 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.542      ;
; -1.874 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.541      ;
; -1.873 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.540      ;
; -1.803 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.470      ;
; -1.793 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.460      ;
; -1.784 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.451      ;
; -1.775 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.442      ;
; -1.729 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.396      ;
; -1.726 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.393      ;
; -1.725 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.392      ;
; -1.724 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.391      ;
; -1.720 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.387      ;
; -1.718 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.385      ;
; -1.716 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.383      ;
; -1.689 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.356      ;
; -1.532 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.199      ;
; -1.472 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.139      ;
; -1.221 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 1.888      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                     ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -3.087 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 3.754      ;
; -2.857 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 3.524      ;
; -2.836 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 3.503      ;
; -2.753 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 3.420      ;
; -2.380 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 3.047      ;
; -2.207 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.874      ;
; -2.050 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.717      ;
; -1.969 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.636      ;
; -1.960 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.627      ;
; -1.797 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.464      ;
; -1.745 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.412      ;
; -1.485 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.733      ; 3.385      ;
; -1.473 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.140      ;
; -1.360 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.027      ;
; -0.702 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.733      ; 2.602      ;
; -0.696 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.733      ; 2.596      ;
; -0.479 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.733      ; 2.379      ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.233 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 1.000        ; 0.000      ; 1.900      ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.594 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 4.383      ;
; -2.594 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 4.383      ;
; -2.594 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 4.383      ;
; -2.594 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 4.383      ;
; -2.594 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 4.383      ;
; -2.594 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 4.383      ;
; -2.594 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 4.383      ;
; -2.594 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 4.383      ;
; -2.094 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 4.383      ;
; -2.094 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 4.383      ;
; -2.094 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 4.383      ;
; -2.094 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 4.383      ;
; -2.094 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 4.383      ;
; -2.094 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 4.383      ;
; -2.094 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 4.383      ;
; -2.094 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 4.383      ;
; -0.785 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 5.816      ;
; -0.766 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 5.835      ;
; -0.748 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 5.853      ;
; -0.747 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 5.854      ;
; -0.524 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 6.077      ;
; -0.523 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 6.078      ;
; -0.519 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 6.082      ;
; -0.517 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 6.084      ;
; -0.285 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 5.816      ;
; -0.266 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 5.835      ;
; -0.248 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 5.853      ;
; -0.247 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 5.854      ;
; -0.024 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 6.077      ;
; -0.023 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 6.078      ;
; -0.019 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 6.082      ;
; -0.017 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 6.084      ;
; 1.667  ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.888      ;
; 1.918  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.139      ;
; 1.978  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.199      ;
; 2.135  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.356      ;
; 2.162  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.383      ;
; 2.164  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.385      ;
; 2.166  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.387      ;
; 2.170  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.391      ;
; 2.171  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.392      ;
; 2.172  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.393      ;
; 2.175  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.396      ;
; 2.221  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.442      ;
; 2.230  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.451      ;
; 2.239  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.460      ;
; 2.249  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.470      ;
; 2.319  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.540      ;
; 2.320  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.541      ;
; 2.321  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.542      ;
; 2.325  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.546      ;
; 2.381  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.602      ;
; 2.386  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.607      ;
; 2.414  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.635      ;
; 2.415  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.636      ;
; 2.415  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.636      ;
; 2.418  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.639      ;
; 2.435  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.656      ;
; 2.535  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.756      ;
; 2.555  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.776      ;
; 2.576  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.797      ;
; 2.868  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.089      ;
; 2.954  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.175      ;
; 2.957  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.178      ;
; 3.603  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.324      ;
; 3.610  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.331      ;
; 3.624  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.345      ;
; 3.628  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.349      ;
; 3.683  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.404      ;
; 3.863  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.584      ;
; 3.865  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.586      ;
; 3.870  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.591      ;
; 3.929  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.650      ;
; 3.937  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.658      ;
; 3.946  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.667      ;
; 3.956  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.677      ;
; 4.045  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.766      ;
; 4.144  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.865      ;
; 4.157  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.878      ;
; 4.163  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.884      ;
; 4.170  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.891      ;
; 4.240  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.961      ;
; 4.244  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.965      ;
; 4.275  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.996      ;
; 4.404  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.125      ;
; 4.426  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.147      ;
; 4.429  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.150      ;
; 4.430  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.151      ;
; 4.459  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.180      ;
; 4.465  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.186      ;
; 4.466  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.187      ;
; 4.468  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.189      ;
; 4.508  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.229      ;
; 4.510  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.231      ;
; 4.538  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.259      ;
; 4.538  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.259      ;
; 4.538  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.259      ;
; 4.538  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.259      ;
; 4.538  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.259      ;
; 4.538  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.259      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.385 ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 4.667      ; 2.879      ;
; -1.885 ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 4.667      ; 2.879      ;
; 0.905  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[6]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.986      ; 1.612      ;
; 0.911  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[5]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.986      ; 1.618      ;
; 0.911  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[2]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.986      ; 1.618      ;
; 0.915  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[0]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.986      ; 1.622      ;
; 0.916  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[7]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.986      ; 1.623      ;
; 0.917  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[1]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.986      ; 1.624      ;
; 1.298  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[3]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.986      ; 2.005      ;
; 1.312  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[4]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.986      ; 2.019      ;
; 1.804  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.025      ;
; 1.819  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.040      ;
; 1.827  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.048      ;
; 1.828  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.049      ;
; 1.986  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.207      ;
; 1.987  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.208      ;
; 1.990  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.211      ;
; 2.004  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.225      ;
; 2.211  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.432      ;
; 2.278  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.499      ;
; 2.289  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.510      ;
; 2.291  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.512      ;
; 2.295  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.516      ;
; 2.304  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.525      ;
; 2.316  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.537      ;
; 2.323  ; my_uart_tx:my_uart_tx|tx_data_reg[3]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.544      ;
; 2.324  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 2.045      ;
; 2.491  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 2.212      ;
; 2.788  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 2.509      ;
; 2.828  ; my_uart_tx:my_uart_tx|tx_data_reg[4]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 3.049      ;
; 3.360  ; my_uart_tx:my_uart_tx|tx_data_reg[1]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 3.581      ;
; 3.726  ; my_uart_tx:my_uart_tx|tx_data_reg[7]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 3.947      ;
; 3.822  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.543      ;
; 3.824  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.545      ;
; 3.830  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.551      ;
; 4.280  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.001      ;
; 4.464  ; my_uart_tx:my_uart_tx|tx_data_reg[5]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 4.685      ;
; 4.544  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.265      ;
; 4.549  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.270      ;
; 4.936  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.657      ;
; 4.936  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.657      ;
; 4.937  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.658      ;
; 4.937  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.658      ;
; 4.958  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.679      ;
; 4.958  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.679      ;
; 4.958  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.679      ;
; 4.958  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.679      ;
; 5.022  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.743      ;
; 5.078  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.799      ;
; 5.217  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.938      ;
; 5.217  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.938      ;
; 5.218  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.939      ;
; 5.218  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.939      ;
; 5.239  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.960      ;
; 5.239  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.960      ;
; 5.239  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.960      ;
; 5.239  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.960      ;
; 5.314  ; my_uart_tx:my_uart_tx|tx_data_reg[2]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 5.535      ;
; 5.450  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.171      ;
; 5.450  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.171      ;
; 5.451  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.172      ;
; 5.451  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.172      ;
; 5.472  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.193      ;
; 5.472  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.193      ;
; 5.472  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.193      ;
; 5.472  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.193      ;
; 5.553  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.274      ;
; 5.553  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.274      ;
; 5.554  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.275      ;
; 5.554  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.275      ;
; 5.575  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.296      ;
; 5.575  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.296      ;
; 5.575  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.296      ;
; 5.575  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.296      ;
; 5.575  ; my_uart_tx:my_uart_tx|tx_data_reg[0]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 5.796      ;
; 6.453  ; my_uart_tx:my_uart_tx|tx_data_reg[6]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 6.674      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                        ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.159 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk         ; 0.000        ; 3.681      ; 2.119      ;
; -1.659 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk         ; -0.500       ; 3.681      ; 2.119      ;
; 1.478  ; flag_reg                                                                       ; Flag_temp                                                                      ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; -0.500       ; 0.883      ; 2.082      ;
; 1.480  ; Buff_temp[7]                                                                   ; Rx_cmd[7]                                                                      ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.701      ;
; 1.642  ; pwm_capture:pwm_capture_instance|nextpos_counter[31]                           ; pwm_capture:pwm_capture_instance|periodcounter[31]                             ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.685  ; pwm_capture:pwm_capture_instance|ready                                         ; pwm_capture:pwm_capture_instance|ready                                         ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.906      ;
; 1.694  ; pwm_capture:pwm_capture_instance|counter[27]                                   ; pwm_capture:pwm_capture_instance|neg_counter[27]                               ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.915      ;
; 1.783  ; Buff_temp[15]                                                                  ; Rx_cmd[15]                                                                     ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.004      ;
; 1.789  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[5]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.067      ;
; 1.789  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[3]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.067      ;
; 1.789  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[4]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.067      ;
; 1.789  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[0]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.067      ;
; 1.789  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[1]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.067      ;
; 1.789  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[2]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.067      ;
; 1.795  ; Buff_temp[21]                                                                  ; Rx_cmd[21]                                                                     ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.016      ;
; 1.797  ; pwm_capture:pwm_capture_instance|pos_capture:pos_capture_instance|btn1         ; pwm_capture:pwm_capture_instance|pos_capture:pos_capture_instance|btn2         ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.018      ;
; 1.898  ; Buff_temp[16]                                                                  ; Buff_temp[16]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.119      ;
; 1.907  ; Buff_temp[5]                                                                   ; Buff_temp[5]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.128      ;
; 1.907  ; Buff_temp[17]                                                                  ; Buff_temp[17]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.128      ;
; 1.908  ; linkSBS                                                                        ; linkSBS                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.908  ; linkSCT                                                                        ; linkSCT                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.909  ; linkSMS                                                                        ; linkSMS                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.130      ;
; 1.912  ; Buff_temp[11]                                                                  ; Buff_temp[19]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.133      ;
; 1.926  ; Buff_temp[23]                                                                  ; Buff_temp[23]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.147      ;
; 1.926  ; Buff_temp[12]                                                                  ; Buff_temp[12]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.147      ;
; 1.928  ; linkCTM                                                                        ; linkCTM                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.149      ;
; 1.930  ; pwm_capture:pwm_capture_instance|counter[31]                                   ; pwm_capture:pwm_capture_instance|neg_counter[31]                               ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.151      ;
; 1.933  ; Current.IDLE                                                                   ; Current.IDLE                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.154      ;
; 1.935  ; Buff_temp[1]                                                                   ; Buff_temp[1]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.156      ;
; 1.938  ; Buff_temp[14]                                                                  ; Buff_temp[22]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.159      ;
; 1.940  ; Buff_temp[1]                                                                   ; Buff_temp[9]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.161      ;
; 1.968  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|buad_clk_rx_reg                                      ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.246      ;
; 1.983  ; pwm_capture:pwm_capture_instance|counter[2]                                    ; pwm_capture:pwm_capture_instance|neg_counter[2]                                ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.204      ;
; 1.984  ; pwm_capture:pwm_capture_instance|counter[0]                                    ; pwm_capture:pwm_capture_instance|neg_counter[0]                                ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.205      ;
; 1.993  ; pwm_capture:pwm_capture_instance|counter[1]                                    ; pwm_capture:pwm_capture_instance|neg_counter[1]                                ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.214      ;
; 2.001  ; Buff_temp[7]                                                                   ; Buff_temp[7]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.222      ;
; 2.001  ; flag_reg                                                                       ; Current.WAIT                                                                   ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; -0.500       ; 0.883      ; 2.605      ;
; 2.007  ; Buff_temp[7]                                                                   ; Buff_temp[15]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.228      ;
; 2.047  ; Buff_temp[13]                                                                  ; Rx_cmd[13]                                                                     ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.268      ;
; 2.048  ; speed_select:speed_select|cnt_rx[12]                                           ; speed_select:speed_select|cnt_rx[12]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.269      ;
; 2.102  ; Current.IDLE                                                                   ; Current.WAIT                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.323      ;
; 2.107  ; Buff_temp[21]                                                                  ; Buff_temp[21]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107  ; pwm_capture:pwm_capture_instance|counter[5]                                    ; pwm_capture:pwm_capture_instance|counter[5]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.114  ; pwm_capture:pwm_capture_instance|nextpos_counter[26]                           ; pwm_capture:pwm_capture_instance|periodcounter[26]                             ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.335      ;
; 2.116  ; speed_select:speed_select|cnt_tx[6]                                            ; speed_select:speed_select|cnt_tx[6]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[8]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[8]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; pwm_capture:pwm_capture_instance|counter[16]                                   ; pwm_capture:pwm_capture_instance|counter[16]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; pwm_capture:pwm_capture_instance|counter[6]                                    ; pwm_capture:pwm_capture_instance|counter[6]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117  ; linkGIN                                                                        ; linkGIN                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; linkCSV                                                                        ; linkCSV                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; speed_select:speed_select|cnt_tx[8]                                            ; speed_select:speed_select|cnt_tx[8]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; speed_select:speed_select|cnt_tx[7]                                            ; speed_select:speed_select|cnt_tx[7]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; speed_select:speed_select|cnt_rx[8]                                            ; speed_select:speed_select|cnt_rx[8]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; speed_select:speed_select|cnt_rx[7]                                            ; speed_select:speed_select|cnt_rx[7]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[15] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[15] ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|counter[23]                                   ; pwm_capture:pwm_capture_instance|counter[23]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|counter[13]                                   ; pwm_capture:pwm_capture_instance|counter[13]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.118  ; linkSBM                                                                        ; linkSBM                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.339      ;
; 2.118  ; speed_select:speed_select|cnt_rx[5]                                            ; speed_select:speed_select|cnt_rx[5]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.339      ;
; 2.125  ; speed_select:speed_select|cnt_rx[6]                                            ; speed_select:speed_select|cnt_rx[6]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.346      ;
; 2.126  ; linkPMC                                                                        ; linkPMC                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[9]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[9]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[5]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[5]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[17]                                   ; pwm_capture:pwm_capture_instance|counter[17]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[25]                                   ; pwm_capture:pwm_capture_instance|counter[25]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[15]                                   ; pwm_capture:pwm_capture_instance|counter[15]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[8]                                    ; pwm_capture:pwm_capture_instance|counter[8]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[7]                                    ; pwm_capture:pwm_capture_instance|counter[7]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[3]                                    ; pwm_capture:pwm_capture_instance|counter[3]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[18]                                   ; pwm_capture:pwm_capture_instance|counter[18]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[26]                                   ; pwm_capture:pwm_capture_instance|counter[26]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.133  ; linkPML                                                                        ; linkPML                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.354      ;
; 2.134  ; linkCTP                                                                        ; linkCTP                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.134  ; linkSHL                                                                        ; linkSHL                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.134  ; speed_select:speed_select|cnt_tx[3]                                            ; speed_select:speed_select|cnt_tx[3]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.135  ; speed_select:speed_select|cnt_tx[5]                                            ; speed_select:speed_select|cnt_tx[5]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[7]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[7]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[10] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[10] ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; pwm_capture:pwm_capture_instance|counter[28]                                   ; pwm_capture:pwm_capture_instance|counter[28]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.143  ; Buff_temp[9]                                                                   ; Buff_temp[9]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.364      ;
; 2.145  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[0]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[0]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.366      ;
; 2.153  ; Buff_temp[9]                                                                   ; Buff_temp[17]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.374      ;
; 2.153  ; pwm_capture:pwm_capture_instance|counter[27]                                   ; pwm_capture:pwm_capture_instance|counter[27]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.374      ;
; 2.154  ; Current.IDLE                                                                   ; Current.S1                                                                     ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.375      ;
; 2.212  ; speed_select:speed_select|cnt_rx[4]                                            ; speed_select:speed_select|cnt_rx[4]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.212  ; pwm_capture:pwm_capture_instance|counter[4]                                    ; pwm_capture:pwm_capture_instance|counter[4]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.212  ; pwm_capture:pwm_capture_instance|counter[29]                                   ; pwm_capture:pwm_capture_instance|counter[29]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.218  ; pwm_capture:pwm_capture_instance|nextpos_counter[27]                           ; pwm_capture:pwm_capture_instance|periodcounter[27]                             ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.439      ;
; 2.221  ; speed_select:speed_select|cnt_rx[9]                                            ; speed_select:speed_select|cnt_rx[9]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; speed_select:speed_select|cnt_rx[11]                                           ; speed_select:speed_select|cnt_rx[11]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[9]                                    ; pwm_capture:pwm_capture_instance|counter[9]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[24]                                   ; pwm_capture:pwm_capture_instance|counter[24]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[14]                                   ; pwm_capture:pwm_capture_instance|counter[14]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[19]                                   ; pwm_capture:pwm_capture_instance|counter[19]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.222  ; linkPMB                                                                        ; linkPMB                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.443      ;
; 2.222  ; linkFRT                                                                        ; linkFRT                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.443      ;
; 2.222  ; speed_select:speed_select|cnt_rx[10]                                           ; speed_select:speed_select|cnt_rx[10]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.443      ;
; 2.222  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[9]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.500      ;
; 2.222  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[8]                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.500      ;
; 2.222  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|cnt_rx[12]                                           ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.500      ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                     ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.925 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.733      ; 2.379      ;
; 1.142 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.733      ; 2.596      ;
; 1.148 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.733      ; 2.602      ;
; 1.806 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.027      ;
; 1.919 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.140      ;
; 1.931 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.733      ; 3.385      ;
; 2.191 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.412      ;
; 2.243 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.464      ;
; 2.406 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.627      ;
; 2.415 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.636      ;
; 2.496 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.717      ;
; 2.653 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.874      ;
; 2.826 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 3.047      ;
; 3.199 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 3.420      ;
; 3.282 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 3.503      ;
; 3.303 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 3.524      ;
; 3.533 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 3.754      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 1.679 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 0.000        ; 0.000      ; 1.900      ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'                                                                                                                                                             ;
+--------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                          ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -5.454 ; capture_rst                           ; my_uart_tx:my_uart_tx|tx_enable_reg ; clk                                   ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1.000        ; -0.212     ; 5.909      ;
; -0.465 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.500        ; 3.469      ; 4.477      ;
; 0.035  ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1.000        ; 3.469      ; 4.477      ;
+--------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'rs232_rx'                                                                                                                                                                    ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -5.034 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 1.000        ; -1.361     ; 4.340      ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'clk'                                                                                                                                                       ;
+--------+-------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.379 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[31]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.046      ;
; -4.379 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[28]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.046      ;
; -4.379 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[29]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.046      ;
; -4.379 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_capture:neg_capture_instance|btn2   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.046      ;
; -4.379 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_capture:pos_capture_instance|btn1   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.046      ;
; -4.379 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_capture:pos_capture_instance|btn2   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.046      ;
; -4.344 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter_flag                        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.011      ;
; -4.344 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[8]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 5.011      ;
; -4.344 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[19]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.011      ;
; -4.344 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[2]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 5.011      ;
; -4.344 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[13]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.011      ;
; -4.344 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[8]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.011      ;
; -4.344 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[15]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 5.011      ;
; -4.344 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[14]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 5.011      ;
; -4.344 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[6]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.011      ;
; -4.344 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[13]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 5.011      ;
; -4.325 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[31]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.992      ;
; -4.325 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[31]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.992      ;
; -4.325 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[30]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.992      ;
; -4.325 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[27]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.992      ;
; -4.325 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[27]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.992      ;
; -4.325 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[28]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.992      ;
; -4.325 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[10]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.992      ;
; -4.325 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[26]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.992      ;
; -4.325 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[29]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.992      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[15]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[8]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[7]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[10]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[14]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[11]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[12]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[13]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.261 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[31]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.928      ;
; -4.261 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[30]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.928      ;
; -4.261 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[27]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.928      ;
; -4.261 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[28]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.928      ;
; -4.261 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[26]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.928      ;
; -4.261 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[29]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.928      ;
; -4.261 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk          ; clk         ; 1.000        ; 0.000      ; 4.928      ;
; -4.256 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[17]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.923      ;
; -4.256 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[25]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.923      ;
; -4.256 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[16]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.923      ;
; -4.256 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[20]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.923      ;
; -4.256 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[24]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.923      ;
; -4.256 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[23]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.923      ;
; -4.256 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[22]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.923      ;
; -4.256 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[19]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.923      ;
; -4.256 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[18]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.923      ;
; -4.256 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[21]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.923      ;
; -4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[1]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.919      ;
; -4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[1]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.919      ;
; -4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.919      ;
; -4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[0]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.919      ;
; -4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[0]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.919      ;
; -4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[3]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.919      ;
; -4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[4]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.919      ;
; -4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[2]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.919      ;
; -4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[2]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.919      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[9]                        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[8]                        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[15]                       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[7]                        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[14]                       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[6]                        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[11]                       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[12]                       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[10]                       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.244 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[13]                       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.911      ;
; -4.225 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[1]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.892      ;
; -4.225 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[0]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.892      ;
; -4.225 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[3]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.892      ;
; -4.225 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[4]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.892      ;
; -4.225 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[2]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.892      ;
; -4.225 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[5]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.892      ;
; -4.225 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[11]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.892      ;
; -4.225 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[18]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.892      ;
; -4.203 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[9]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.870      ;
; -4.203 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[8]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.870      ;
; -4.203 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[15]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.870      ;
; -4.203 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[7]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.870      ;
; -4.203 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[14]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.870      ;
; -4.203 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[6]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.870      ;
; -4.203 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[11]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.870      ;
; -4.203 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[12]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.870      ;
; -4.203 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[10]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.870      ;
; -4.203 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[13]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.870      ;
; -4.202 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter_flag                        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.869      ;
; -4.202 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[15]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.869      ;
; -4.202 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[14]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.869      ;
; -4.202 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[10]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.869      ;
; -4.202 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[12]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.869      ;
; -4.202 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[15]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.869      ;
; -4.202 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[14]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.869      ;
; -4.202 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[12]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.869      ;
; -4.202 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[13]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.869      ;
; -4.191 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[1]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.858      ;
; -4.191 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[6]                          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.858      ;
+--------+-------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                ;
+--------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock                                                             ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -4.112 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_complete_reg ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.986      ; 5.265      ;
; -2.508 ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.198      ; 3.873      ;
; -1.940 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[2]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.986      ; 3.593      ;
; -1.940 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[1]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.986      ; 3.593      ;
; -1.940 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[0]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.986      ; 3.593      ;
; -1.940 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[3]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.986      ; 3.593      ;
; -1.863 ; capture_rst                         ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.986      ; 3.016      ;
+--------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                  ;
+--------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                                                     ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; -1.965 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.733      ; 3.865      ;
; -1.965 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.733      ; 3.865      ;
; -1.807 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.733      ; 3.707      ;
; -1.807 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.733      ; 3.707      ;
+--------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                          ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; 2.607 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 6.380      ; 4.316      ;
; 3.107 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 6.380      ; 4.316      ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                            ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.661 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.380      ; 4.316      ;
; -2.161 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.380      ; 4.316      ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'                                                                                                                                                             ;
+-------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock                          ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.411 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.000        ; 3.469      ; 4.477      ;
; 0.911 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; -0.500       ; 3.469      ; 4.477      ;
; 5.900 ; capture_rst                           ; my_uart_tx:my_uart_tx|tx_enable_reg ; clk                                   ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.000        ; -0.212     ; 5.909      ;
+-------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                  ;
+-------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                     ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 2.253 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.733      ; 3.707      ;
; 2.253 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.733      ; 3.707      ;
; 2.411 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.733      ; 3.865      ;
; 2.411 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.733      ; 3.865      ;
+-------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                ;
+-------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock                                                             ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 2.309 ; capture_rst                         ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.986      ; 3.016      ;
; 2.386 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[2]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.986      ; 3.593      ;
; 2.386 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[1]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.986      ; 3.593      ;
; 2.386 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[0]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.986      ; 3.593      ;
; 2.386 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[3]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.986      ; 3.593      ;
; 2.954 ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.198      ; 3.873      ;
; 4.558 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_complete_reg ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.986      ; 5.265      ;
+-------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'clk'                                                                                                                                                             ;
+-------+-------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.952 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[9]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 3.173      ;
; 2.952 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[25]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.173      ;
; 2.952 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[23]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.173      ;
; 2.952 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[22]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.173      ;
; 2.952 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[30]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.173      ;
; 2.952 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[20]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.173      ;
; 2.952 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[28]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.173      ;
; 2.952 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[10]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.173      ;
; 2.952 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[29]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.173      ;
; 4.027 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[17]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.027 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[25]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.027 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[16]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.027 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[24]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.027 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[23]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.027 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[22]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.027 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[19]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.027 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[20]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.027 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[18]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.027 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[21]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[5]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[0]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[7]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[4]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[7]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[4]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[5]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.101 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[17]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[25]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[16]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[24]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[23]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[22]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[19]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[20]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[18]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[21]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.102 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.323      ;
; 4.102 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.323      ;
; 4.102 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.323      ;
; 4.102 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.323      ;
; 4.102 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.323      ;
; 4.102 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.323      ;
; 4.102 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.323      ;
; 4.102 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.323      ;
; 4.105 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.326      ;
; 4.105 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.326      ;
; 4.105 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.326      ;
; 4.105 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.326      ;
; 4.105 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.326      ;
; 4.105 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.326      ;
; 4.105 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.326      ;
; 4.105 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.326      ;
; 4.105 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_capture:neg_capture_instance|btn1         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.326      ;
; 4.174 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[31]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.395      ;
; 4.174 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[30]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.395      ;
; 4.174 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[27]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.395      ;
; 4.174 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[28]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.395      ;
; 4.174 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[26]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.395      ;
; 4.174 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[29]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.395      ;
; 4.174 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[24]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.395      ;
; 4.174 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[31]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.395      ;
; 4.174 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[27]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.395      ;
; 4.174 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[26]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.395      ;
; 4.221 ; capture_rst ; pwm_capture:pwm_capture_instance|ready                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.442      ;
; 4.245 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[25]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.466      ;
; 4.245 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[24]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.466      ;
; 4.245 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[27]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.466      ;
; 4.245 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[26]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.466      ;
; 4.245 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[17]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.466      ;
; 4.245 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[25]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.466      ;
; 4.245 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[16]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.466      ;
; 4.245 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[8]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.466      ;
; 4.245 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[24]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.466      ;
; 4.245 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[26]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.466      ;
; 4.264 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter_flag                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.485      ;
; 4.264 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[30]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.485      ;
; 4.264 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[28]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.485      ;
; 4.264 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[29]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.485      ;
; 4.559 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[9]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.780      ;
; 4.559 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[17]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.780      ;
; 4.559 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[16]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.780      ;
; 4.559 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[30]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.780      ;
; 4.559 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[11]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.780      ;
; 4.559 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[18]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.780      ;
; 4.559 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[17]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.780      ;
; 4.559 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[16]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.780      ;
; 4.559 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[11]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.780      ;
; 4.559 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[18]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.780      ;
; 4.590 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.811      ;
; 4.590 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[0]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.811      ;
; 4.590 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[3]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.811      ;
; 4.590 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[4]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.811      ;
; 4.590 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.811      ;
; 4.590 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[5]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.811      ;
; 4.590 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[19]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.811      ;
; 4.590 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[12]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.811      ;
; 4.590 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.811      ;
+-------+-------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'rs232_rx'                                                                                                                                                                    ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 5.480 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 0.000        ; -1.361     ; 4.340      ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[6]     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'rs232_rx'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; rs232_rx ; Rise       ; rs232_rx                            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                                      ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; my_uart_tx|tx_complete_reg|regout                                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; my_uart_tx|tx_complete_reg|regout                                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[0]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[0]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[1]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[1]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[2]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[2]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_end|clk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_end|clk                         ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'                                                                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx:my_uart_tx|tx_enable_reg                      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx:my_uart_tx|tx_enable_reg                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx|tx_enable_reg|clk                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx|tx_enable_reg|clk                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_start|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_start|regout ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg~en|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg~en|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; speed_select|buad_clk_tx_reg|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; speed_select|buad_clk_tx_reg|regout   ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                    ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; BusC[*]   ; clk                                       ; 6.579 ; 6.579 ; Rise       ; clk                                       ;
;  BusC[71] ; clk                                       ; 6.579 ; 6.579 ; Rise       ; clk                                       ;
; rst_n     ; clk                                       ; 3.589 ; 3.589 ; Rise       ; clk                                       ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; 0.037 ; 0.037 ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                       ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusC[*]   ; clk                                       ; -1.376 ; -1.376 ; Rise       ; clk                                       ;
;  BusC[71] ; clk                                       ; -1.376 ; -1.376 ; Rise       ; clk                                       ;
; rst_n     ; clk                                       ; -3.035 ; -3.035 ; Rise       ; clk                                       ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; 0.785  ; 0.785  ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 22.013 ; 22.013 ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 22.013 ; 22.013 ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 18.938 ; 18.938 ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 16.349 ; 16.349 ; Rise       ; clk                                       ;
;  BusA[5]  ; clk                                       ; 13.876 ; 13.876 ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 17.543 ; 17.543 ; Rise       ; clk                                       ;
;  BusA[14] ; clk                                       ; 13.801 ; 13.801 ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 17.497 ; 17.497 ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 13.027 ; 13.027 ; Rise       ; clk                                       ;
;  BusC[74] ; clk                                       ; 13.027 ; 13.027 ; Rise       ; clk                                       ;
; BusD[*]   ; clk                                       ; 17.327 ; 17.327 ; Rise       ; clk                                       ;
;  BusD[87] ; clk                                       ; 17.327 ; 17.327 ; Rise       ; clk                                       ;
; led       ; clk                                       ; 12.612 ; 12.612 ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 11.195 ; 11.195 ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 11.195 ; 11.195 ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                    ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 12.477 ; 12.477 ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 16.186 ; 16.186 ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 13.251 ; 13.251 ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 13.358 ; 13.358 ; Rise       ; clk                                       ;
;  BusA[5]  ; clk                                       ; 12.566 ; 12.566 ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 12.542 ; 12.542 ; Rise       ; clk                                       ;
;  BusA[14] ; clk                                       ; 12.477 ; 12.477 ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 12.496 ; 12.496 ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 12.040 ; 12.040 ; Rise       ; clk                                       ;
;  BusC[74] ; clk                                       ; 12.040 ; 12.040 ; Rise       ; clk                                       ;
; BusD[*]   ; clk                                       ; 13.428 ; 13.428 ; Rise       ; clk                                       ;
;  BusD[87] ; clk                                       ; 13.428 ; 13.428 ; Rise       ; clk                                       ;
; led       ; clk                                       ; 12.612 ; 12.612 ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 11.195 ; 11.195 ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 11.195 ; 11.195 ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; BusA[16]   ; BusA[2]     ; 17.490 ;    ;    ; 17.490 ;
; BusA[16]   ; BusA[3]     ; 17.679 ;    ;    ; 17.679 ;
; BusA[16]   ; BusA[4]     ; 15.090 ;    ;    ; 15.090 ;
; BusA[16]   ; BusB[52]    ; 12.758 ;    ;    ; 12.758 ;
; BusA[18]   ; BusD[87]    ; 12.205 ;    ;    ; 12.205 ;
; BusA[19]   ; BusD[85]    ; 10.273 ;    ;    ; 10.273 ;
; BusA[20]   ; BusD[83]    ; 8.964  ;    ;    ; 8.964  ;
; BusA[21]   ; BusD[91]    ; 9.108  ;    ;    ; 9.108  ;
; BusB[50]   ; BusA[3]     ; 14.512 ;    ;    ; 14.512 ;
; BusB[50]   ; BusA[4]     ; 11.923 ;    ;    ; 11.923 ;
; BusB[53]   ; BusB[54]    ; 6.439  ;    ;    ; 6.439  ;
; BusB[56]   ; BusA[8]     ; 15.692 ;    ;    ; 15.692 ;
; BusB[56]   ; BusA[15]    ; 15.646 ;    ;    ; 15.646 ;
; BusB[62]   ; BusD[87]    ; 12.064 ;    ;    ; 12.064 ;
; BusC[71]   ; BusA[8]     ; 13.489 ;    ;    ; 13.489 ;
; BusC[71]   ; BusA[15]    ; 13.443 ;    ;    ; 13.443 ;
; BusD[83]   ; BusA[5]     ; 11.175 ;    ;    ; 11.175 ;
; BusD[83]   ; BusA[20]    ; 9.103  ;    ;    ; 9.103  ;
; BusD[85]   ; BusA[19]    ; 8.589  ;    ;    ; 8.589  ;
; BusD[85]   ; BusC[74]    ; 10.719 ;    ;    ; 10.719 ;
; BusD[87]   ; BusA[18]    ; 8.476  ;    ;    ; 8.476  ;
; BusD[91]   ; BusA[14]    ; 11.531 ;    ;    ; 11.531 ;
; BusD[91]   ; BusA[21]    ; 8.464  ;    ;    ; 8.464  ;
; BusD[95]   ; BusA[8]     ; 13.144 ;    ;    ; 13.144 ;
; BusD[95]   ; BusA[15]    ; 13.098 ;    ;    ; 13.098 ;
; BusD[95]   ; BusA[17]    ; 8.461  ;    ;    ; 8.461  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; BusA[16]   ; BusA[2]     ; 17.490 ;    ;    ; 17.490 ;
; BusA[16]   ; BusA[3]     ; 16.848 ;    ;    ; 16.848 ;
; BusA[16]   ; BusA[4]     ; 15.090 ;    ;    ; 15.090 ;
; BusA[16]   ; BusB[52]    ; 12.758 ;    ;    ; 12.758 ;
; BusA[18]   ; BusD[87]    ; 12.205 ;    ;    ; 12.205 ;
; BusA[19]   ; BusD[85]    ; 10.273 ;    ;    ; 10.273 ;
; BusA[20]   ; BusD[83]    ; 8.964  ;    ;    ; 8.964  ;
; BusA[21]   ; BusD[91]    ; 9.108  ;    ;    ; 9.108  ;
; BusB[50]   ; BusA[3]     ; 14.512 ;    ;    ; 14.512 ;
; BusB[50]   ; BusA[4]     ; 11.923 ;    ;    ; 11.923 ;
; BusB[53]   ; BusB[54]    ; 6.439  ;    ;    ; 6.439  ;
; BusB[56]   ; BusA[8]     ; 15.692 ;    ;    ; 15.692 ;
; BusB[56]   ; BusA[15]    ; 15.646 ;    ;    ; 15.646 ;
; BusB[62]   ; BusD[87]    ; 12.064 ;    ;    ; 12.064 ;
; BusC[71]   ; BusA[8]     ; 13.489 ;    ;    ; 13.489 ;
; BusC[71]   ; BusA[15]    ; 13.443 ;    ;    ; 13.443 ;
; BusD[83]   ; BusA[5]     ; 11.175 ;    ;    ; 11.175 ;
; BusD[83]   ; BusA[20]    ; 9.103  ;    ;    ; 9.103  ;
; BusD[85]   ; BusA[19]    ; 8.589  ;    ;    ; 8.589  ;
; BusD[85]   ; BusC[74]    ; 10.719 ;    ;    ; 10.719 ;
; BusD[87]   ; BusA[18]    ; 8.476  ;    ;    ; 8.476  ;
; BusD[91]   ; BusA[14]    ; 11.531 ;    ;    ; 11.531 ;
; BusD[91]   ; BusA[21]    ; 8.464  ;    ;    ; 8.464  ;
; BusD[95]   ; BusA[8]     ; 13.144 ;    ;    ; 13.144 ;
; BusD[95]   ; BusA[15]    ; 13.098 ;    ;    ; 13.098 ;
; BusD[95]   ; BusA[17]    ; 8.461  ;    ;    ; 8.461  ;
+------------+-------------+--------+----+----+--------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                            ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 9.845  ;      ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 17.480 ;      ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 16.981 ;      ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 15.450 ;      ; Rise       ; clk                                       ;
;  BusA[5]  ; clk                                       ; 12.381 ;      ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 11.627 ;      ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 14.667 ;      ; Rise       ; clk                                       ;
;  BusA[14] ; clk                                       ; 12.338 ;      ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 14.131 ;      ; Rise       ; clk                                       ;
;  BusA[17] ; clk                                       ; 10.102 ;      ; Rise       ; clk                                       ;
;  BusA[18] ; clk                                       ; 9.845  ;      ; Rise       ; clk                                       ;
;  BusA[19] ; clk                                       ; 12.917 ;      ; Rise       ; clk                                       ;
;  BusA[20] ; clk                                       ; 13.317 ;      ; Rise       ; clk                                       ;
;  BusA[21] ; clk                                       ; 13.317 ;      ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 7.435  ;      ; Rise       ; clk                                       ;
;  BusB[52] ; clk                                       ; 7.435  ;      ; Rise       ; clk                                       ;
;  BusB[54] ; clk                                       ; 7.900  ;      ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 12.617 ;      ; Rise       ; clk                                       ;
;  BusC[74] ; clk                                       ; 12.617 ;      ; Rise       ; clk                                       ;
; BusD[*]   ; clk                                       ; 8.062  ;      ; Rise       ; clk                                       ;
;  BusD[83] ; clk                                       ; 8.062  ;      ; Rise       ; clk                                       ;
;  BusD[85] ; clk                                       ; 8.062  ;      ; Rise       ; clk                                       ;
;  BusD[87] ; clk                                       ; 14.541 ;      ; Rise       ; clk                                       ;
;  BusD[91] ; clk                                       ; 9.172  ;      ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 10.327 ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 10.327 ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                    ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 9.845  ;      ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 11.661 ;      ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 11.604 ;      ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 11.768 ;      ; Rise       ; clk                                       ;
;  BusA[5]  ; clk                                       ; 11.409 ;      ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 11.627 ;      ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 11.829 ;      ; Rise       ; clk                                       ;
;  BusA[14] ; clk                                       ; 11.366 ;      ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 11.293 ;      ; Rise       ; clk                                       ;
;  BusA[17] ; clk                                       ; 10.102 ;      ; Rise       ; clk                                       ;
;  BusA[18] ; clk                                       ; 9.845  ;      ; Rise       ; clk                                       ;
;  BusA[19] ; clk                                       ; 12.917 ;      ; Rise       ; clk                                       ;
;  BusA[20] ; clk                                       ; 13.317 ;      ; Rise       ; clk                                       ;
;  BusA[21] ; clk                                       ; 13.317 ;      ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 7.435  ;      ; Rise       ; clk                                       ;
;  BusB[52] ; clk                                       ; 7.435  ;      ; Rise       ; clk                                       ;
;  BusB[54] ; clk                                       ; 7.900  ;      ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 11.645 ;      ; Rise       ; clk                                       ;
;  BusC[74] ; clk                                       ; 11.645 ;      ; Rise       ; clk                                       ;
; BusD[*]   ; clk                                       ; 8.062  ;      ; Rise       ; clk                                       ;
;  BusD[83] ; clk                                       ; 8.062  ;      ; Rise       ; clk                                       ;
;  BusD[85] ; clk                                       ; 8.062  ;      ; Rise       ; clk                                       ;
;  BusD[87] ; clk                                       ; 10.331 ;      ; Rise       ; clk                                       ;
;  BusD[91] ; clk                                       ; 9.172  ;      ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 10.327 ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 10.327 ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                   ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 9.845     ;           ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 17.480    ;           ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 16.981    ;           ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 15.450    ;           ; Rise       ; clk                                       ;
;  BusA[5]  ; clk                                       ; 12.381    ;           ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 11.627    ;           ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 14.667    ;           ; Rise       ; clk                                       ;
;  BusA[14] ; clk                                       ; 12.338    ;           ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 14.131    ;           ; Rise       ; clk                                       ;
;  BusA[17] ; clk                                       ; 10.102    ;           ; Rise       ; clk                                       ;
;  BusA[18] ; clk                                       ; 9.845     ;           ; Rise       ; clk                                       ;
;  BusA[19] ; clk                                       ; 12.917    ;           ; Rise       ; clk                                       ;
;  BusA[20] ; clk                                       ; 13.317    ;           ; Rise       ; clk                                       ;
;  BusA[21] ; clk                                       ; 13.317    ;           ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 7.435     ;           ; Rise       ; clk                                       ;
;  BusB[52] ; clk                                       ; 7.435     ;           ; Rise       ; clk                                       ;
;  BusB[54] ; clk                                       ; 7.900     ;           ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 12.617    ;           ; Rise       ; clk                                       ;
;  BusC[74] ; clk                                       ; 12.617    ;           ; Rise       ; clk                                       ;
; BusD[*]   ; clk                                       ; 8.062     ;           ; Rise       ; clk                                       ;
;  BusD[83] ; clk                                       ; 8.062     ;           ; Rise       ; clk                                       ;
;  BusD[85] ; clk                                       ; 8.062     ;           ; Rise       ; clk                                       ;
;  BusD[87] ; clk                                       ; 14.541    ;           ; Rise       ; clk                                       ;
;  BusD[91] ; clk                                       ; 9.172     ;           ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 10.327    ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 10.327    ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                           ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 9.845     ;           ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 11.661    ;           ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 11.604    ;           ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 11.768    ;           ; Rise       ; clk                                       ;
;  BusA[5]  ; clk                                       ; 11.409    ;           ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 11.627    ;           ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 11.829    ;           ; Rise       ; clk                                       ;
;  BusA[14] ; clk                                       ; 11.366    ;           ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 11.293    ;           ; Rise       ; clk                                       ;
;  BusA[17] ; clk                                       ; 10.102    ;           ; Rise       ; clk                                       ;
;  BusA[18] ; clk                                       ; 9.845     ;           ; Rise       ; clk                                       ;
;  BusA[19] ; clk                                       ; 12.917    ;           ; Rise       ; clk                                       ;
;  BusA[20] ; clk                                       ; 13.317    ;           ; Rise       ; clk                                       ;
;  BusA[21] ; clk                                       ; 13.317    ;           ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 7.435     ;           ; Rise       ; clk                                       ;
;  BusB[52] ; clk                                       ; 7.435     ;           ; Rise       ; clk                                       ;
;  BusB[54] ; clk                                       ; 7.900     ;           ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 11.645    ;           ; Rise       ; clk                                       ;
;  BusC[74] ; clk                                       ; 11.645    ;           ; Rise       ; clk                                       ;
; BusD[*]   ; clk                                       ; 8.062     ;           ; Rise       ; clk                                       ;
;  BusD[83] ; clk                                       ; 8.062     ;           ; Rise       ; clk                                       ;
;  BusD[85] ; clk                                       ; 8.062     ;           ; Rise       ; clk                                       ;
;  BusD[87] ; clk                                       ; 10.331    ;           ; Rise       ; clk                                       ;
;  BusD[91] ; clk                                       ; 9.172     ;           ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 10.327    ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 10.327    ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                  ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                       ; 19117    ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; clk                                       ; 0        ; 57       ; 0        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk                                       ; 31       ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 4        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 0        ; 13       ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                                                 ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 8        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 1        ; 1        ;
; speed_select:speed_select|buad_clk_tx_reg                                ; speed_select:speed_select|buad_clk_tx_reg ; 15       ; 0        ; 50       ; 8        ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                   ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                       ; 19117    ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; clk                                       ; 0        ; 57       ; 0        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk                                       ; 31       ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 4        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 0        ; 13       ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                                                 ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 8        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 1        ; 1        ;
; speed_select:speed_select|buad_clk_tx_reg                                ; speed_select:speed_select|buad_clk_tx_reg ; 15       ; 0        ; 50       ; 8        ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                                              ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                                                      ; 217      ; 0        ; 0        ; 0        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 0        ; 0        ; 4        ; 0        ;
; clk                                                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 0        ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; rs232_rx                                                                 ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg                                ; 0        ; 0        ; 1        ; 1        ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg                                ; 4        ; 0        ; 2        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg                                ; 0        ; 0        ; 1        ; 0        ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                                               ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                                                      ; 217      ; 0        ; 0        ; 0        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 0        ; 0        ; 4        ; 0        ;
; clk                                                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 0        ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; rs232_rx                                                                 ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg                                ; 0        ; 0        ; 1        ; 1        ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg                                ; 4        ; 0        ; 2        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg                                ; 0        ; 0        ; 1        ; 0        ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 155   ; 155  ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 79    ; 79   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Tue Aug 15 15:02:03 2017
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name speed_select:speed_select|buad_clk_tx_reg speed_select:speed_select|buad_clk_tx_reg
    Info (332105): create_clock -period 1.000 -name speed_select:speed_select|buad_clk_rx_reg speed_select:speed_select|buad_clk_rx_reg
    Info (332105): create_clock -period 1.000 -name my_uart_rx:my_uart_rx|rx_enable_reg my_uart_rx:my_uart_rx|rx_enable_reg
    Info (332105): create_clock -period 1.000 -name rs232_rx rs232_rx
    Info (332105): create_clock -period 1.000 -name my_uart_tx:my_uart_tx|tx_complete_reg my_uart_tx:my_uart_tx|tx_complete_reg
    Info (332105): create_clock -period 1.000 -name pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.883
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.883           -2612.511 clk 
    Info (332119):    -6.107             -61.369 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):    -5.130             -86.708 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):    -3.087             -10.510 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):    -1.233              -1.233 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case hold slack is -2.594
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.594             -25.881 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):    -2.385              -2.385 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):    -2.159              -2.159 clk 
    Info (332119):     0.925               0.000 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):     1.679               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case recovery slack is -5.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.454              -5.454 pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start 
    Info (332119):    -5.034              -5.034 rs232_rx 
    Info (332119):    -4.379            -864.346 clk 
    Info (332119):    -4.112             -13.735 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):    -1.965              -7.544 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):     2.607               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332146): Worst-case removal slack is -2.661
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.661              -2.661 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     0.411               0.000 pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start 
    Info (332119):     2.253               0.000 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):     2.309               0.000 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):     2.952               0.000 clk 
    Info (332119):     5.480               0.000 rs232_rx 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):    -2.289              -2.289 rs232_rx 
    Info (332119):     0.234               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
    Info (332119):     0.234               0.000 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):     0.234               0.000 pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start 
    Info (332119):     0.234               0.000 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     0.234               0.000 speed_select:speed_select|buad_clk_tx_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 453 megabytes
    Info: Processing ended: Tue Aug 15 15:02:08 2017
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


