Timing Analyzer report for top
Sat Oct 29 17:06:48 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'm0|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'm0|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'm0|altpll_component|auto_generated|pll1|clk[0]'
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Hold: 'm0|altpll_component|auto_generated|pll1|clk[0]'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'm0|altpll_component|auto_generated|pll1|clk[0]'
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'm0|altpll_component|auto_generated|pll1|clk[0]'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; top                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10F17C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.6%      ;
;     Processors 3-6         ;   2.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; clk                                            ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { clk }                                            ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk    ; m0|altpll_component|auto_generated|pll1|inclk[0] ; { m0|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 67.9 MHz   ; 67.9 MHz        ; m0|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 131.13 MHz ; 131.13 MHz      ; clk                                            ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; m0|altpll_component|auto_generated|pll1|clk[0] ; 10.627 ; 0.000         ;
; clk                                            ; 12.374 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.443 ; 0.000         ;
; clk                                            ; 0.453 ; 0.000         ;
+------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; clk                                            ; 9.783  ; 0.000         ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; 19.720 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'm0|altpll_component|auto_generated|pll1|clk[0]'                                                                                           ;
+--------+-----------------------+-------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 10.627 ; game_ctrl:m4|show     ; display:m2|data_out[0]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.600     ; 6.724      ;
; 10.858 ; game_ctrl:m4|show     ; display:m2|data_out[3]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.600     ; 6.493      ;
; 10.870 ; game_ctrl:m4|show     ; display:m2|data_out[7]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.600     ; 6.481      ;
; 11.059 ; game_ctrl:m4|show     ; display:m2|data_out[9]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.600     ; 6.292      ;
; 11.092 ; game_ctrl:m4|show     ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.602     ; 6.257      ;
; 11.096 ; game_ctrl:m4|score[1] ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 6.256      ;
; 11.170 ; game_ctrl:m4|show     ; display:m2|data_out[1]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.600     ; 6.181      ;
; 11.172 ; game_ctrl:m4|show     ; display:m2|data_out[2]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.600     ; 6.179      ;
; 11.196 ; game_ctrl:m4|show     ; display:m2|data_out[11]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.600     ; 6.155      ;
; 11.290 ; game_ctrl:m4|score[0] ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 6.062      ;
; 11.301 ; game_ctrl:m4|score[1] ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 6.051      ;
; 11.488 ; game_ctrl:m4|show     ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.602     ; 5.861      ;
; 11.490 ; game_ctrl:m4|score[0] ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 5.862      ;
; 11.670 ; game_ctrl:m4|show     ; display:m2|data_out[6]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.602     ; 5.679      ;
; 11.673 ; game_ctrl:m4|show     ; display:m2|data_out[10]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.602     ; 5.676      ;
; 11.677 ; game_ctrl:m4|score[1] ; display:m2|data_out[10]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 5.675      ;
; 11.871 ; game_ctrl:m4|score[0] ; display:m2|data_out[10]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 5.481      ;
; 12.050 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.601     ; 5.300      ;
; 12.079 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.601     ; 5.271      ;
; 12.282 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.601     ; 5.068      ;
; 12.307 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[7]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 5.045      ;
; 12.311 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.601     ; 5.039      ;
; 12.336 ; game_ctrl:m4|show     ; display:m2|data_out[5]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.602     ; 5.013      ;
; 12.341 ; game_ctrl:m4|score[1] ; display:m2|data_out[9]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.597     ; 5.013      ;
; 12.401 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[0]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 4.951      ;
; 12.509 ; game_ctrl:m4|score[1] ; display:m2|data_out[6]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 4.843      ;
; 12.525 ; game_ctrl:m4|score[0] ; display:m2|data_out[9]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.597     ; 4.829      ;
; 12.539 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[7]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 4.813      ;
; 12.541 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[0]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 4.811      ;
; 12.560 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[3]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 4.792      ;
; 12.698 ; game_ctrl:m4|score[0] ; display:m2|data_out[6]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 4.654      ;
; 12.714 ; game_ctrl:m4|score[1] ; display:m2|data_out[5]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 4.638      ;
; 12.792 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[3]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 4.560      ;
; 12.903 ; game_ctrl:m4|score[0] ; display:m2|data_out[5]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 4.449      ;
; 12.918 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[11]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 4.434      ;
; 12.919 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[14]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.623     ; 4.409      ;
; 12.919 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[13]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.623     ; 4.409      ;
; 12.919 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[12]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.623     ; 4.409      ;
; 12.919 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[11]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.623     ; 4.409      ;
; 12.919 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[10]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.623     ; 4.409      ;
; 12.919 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[9]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.623     ; 4.409      ;
; 12.919 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[8]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.623     ; 4.409      ;
; 12.919 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[7]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.623     ; 4.409      ;
; 12.919 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.623     ; 4.409      ;
; 12.919 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.623     ; 4.409      ;
; 12.928 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.623     ; 4.400      ;
; 12.928 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.623     ; 4.400      ;
; 12.928 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.623     ; 4.400      ;
; 12.928 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.623     ; 4.400      ;
; 12.928 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[0]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.623     ; 4.400      ;
; 13.150 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[11]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 4.202      ;
; 13.202 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.629     ; 4.120      ;
; 13.282 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.629     ; 4.040      ;
; 13.312 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.629     ; 4.010      ;
; 13.348 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.629     ; 3.974      ;
; 13.378 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.629     ; 3.944      ;
; 13.428 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.629     ; 3.894      ;
; 13.458 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.629     ; 3.864      ;
; 13.486 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 3.866      ;
; 13.494 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.629     ; 3.828      ;
; 13.506 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[0]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.597     ; 3.848      ;
; 13.507 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 3.845      ;
; 13.524 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.629     ; 3.798      ;
; 13.574 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.629     ; 3.748      ;
; 13.604 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.629     ; 3.718      ;
; 13.652 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 3.700      ;
; 13.672 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[0]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.597     ; 3.682      ;
; 13.673 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.599     ; 3.679      ;
; 13.694 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.627     ; 3.630      ;
; 13.708 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.627     ; 3.616      ;
; 13.724 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.627     ; 3.600      ;
; 13.826 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.630     ; 3.495      ;
; 13.826 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.630     ; 3.495      ;
; 13.826 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.630     ; 3.495      ;
; 13.826 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.630     ; 3.495      ;
; 13.826 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.630     ; 3.495      ;
; 13.826 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.630     ; 3.495      ;
; 13.826 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[0]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.630     ; 3.495      ;
; 13.840 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.627     ; 3.484      ;
; 13.854 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.627     ; 3.470      ;
; 13.870 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.627     ; 3.454      ;
; 13.884 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.627     ; 3.440      ;
; 13.986 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.627     ; 3.338      ;
; 14.000 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.627     ; 3.324      ;
; 14.016 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.627     ; 3.308      ;
; 14.030 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.627     ; 3.294      ;
; 14.160 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.629     ; 3.162      ;
; 14.254 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[0]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.629     ; 3.068      ;
; 14.495 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[7]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.597     ; 2.859      ;
; 14.495 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[11]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.597     ; 2.859      ;
; 14.496 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[3]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.597     ; 2.858      ;
; 14.649 ; game_ctrl:m4|show     ; display:m2|rom_select_addr[3] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.624     ; 2.678      ;
; 14.649 ; game_ctrl:m4|show     ; display:m2|rom_select_addr[1] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.624     ; 2.678      ;
; 14.649 ; game_ctrl:m4|show     ; display:m2|rom_select_addr[2] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.624     ; 2.678      ;
; 14.649 ; game_ctrl:m4|show     ; display:m2|rom_select_addr[4] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.624     ; 2.678      ;
; 14.655 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.627     ; 2.669      ;
; 14.666 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[0]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.627     ; 2.658      ;
; 14.674 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[7]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.597     ; 2.680      ;
; 14.674 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[11]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.597     ; 2.680      ;
; 14.675 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[3]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.597     ; 2.679      ;
+--------+-----------------------+-------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                    ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 12.374 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.535      ;
; 12.374 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.535      ;
; 12.374 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.535      ;
; 12.374 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.535      ;
; 12.374 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.535      ;
; 12.374 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.535      ;
; 12.374 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.535      ;
; 12.374 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.535      ;
; 12.374 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.535      ;
; 12.374 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.535      ;
; 12.374 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.535      ;
; 12.374 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.535      ;
; 12.374 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.535      ;
; 12.374 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.535      ;
; 12.374 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.535      ;
; 12.374 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.535      ;
; 12.441 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.479      ;
; 12.441 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.479      ;
; 12.441 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.479      ;
; 12.441 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.479      ;
; 12.441 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.479      ;
; 12.441 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.479      ;
; 12.441 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.479      ;
; 12.441 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.479      ;
; 12.441 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.479      ;
; 12.441 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.479      ;
; 12.441 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.479      ;
; 12.441 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.479      ;
; 12.441 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.479      ;
; 12.441 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.479      ;
; 12.441 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.479      ;
; 12.441 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.479      ;
; 12.484 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.425      ;
; 12.484 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.425      ;
; 12.484 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.425      ;
; 12.484 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.425      ;
; 12.484 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.425      ;
; 12.484 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.425      ;
; 12.484 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.425      ;
; 12.484 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.425      ;
; 12.484 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.425      ;
; 12.484 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.425      ;
; 12.484 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.425      ;
; 12.484 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.425      ;
; 12.484 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.425      ;
; 12.484 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.425      ;
; 12.484 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.425      ;
; 12.484 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.425      ;
; 12.512 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.408      ;
; 12.512 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.408      ;
; 12.512 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.408      ;
; 12.512 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.408      ;
; 12.512 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.408      ;
; 12.512 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.408      ;
; 12.512 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.408      ;
; 12.512 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.408      ;
; 12.512 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.408      ;
; 12.512 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.408      ;
; 12.512 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.408      ;
; 12.512 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.408      ;
; 12.512 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.408      ;
; 12.512 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.408      ;
; 12.512 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.408      ;
; 12.512 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.408      ;
; 12.632 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.277      ;
; 12.632 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.277      ;
; 12.632 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.277      ;
; 12.632 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.277      ;
; 12.632 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.277      ;
; 12.632 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.277      ;
; 12.632 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.277      ;
; 12.632 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.277      ;
; 12.632 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.277      ;
; 12.632 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.277      ;
; 12.632 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.092     ; 7.277      ;
; 12.632 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.277      ;
; 12.632 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.277      ;
; 12.632 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.277      ;
; 12.632 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.277      ;
; 12.632 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.277      ;
; 12.636 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.284      ;
; 12.636 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.284      ;
; 12.636 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.284      ;
; 12.636 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.284      ;
; 12.636 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.284      ;
; 12.636 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.284      ;
; 12.636 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.284      ;
; 12.636 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.284      ;
; 12.636 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.284      ;
; 12.636 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.284      ;
; 12.636 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.284      ;
; 12.636 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.284      ;
; 12.636 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.284      ;
; 12.636 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.284      ;
; 12.636 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.284      ;
; 12.636 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.284      ;
; 12.824 ; uart_rx:uart_rx_inst|cycle_cnt[8] ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.096      ;
; 12.824 ; uart_rx:uart_rx_inst|cycle_cnt[8] ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.096      ;
; 12.824 ; uart_rx:uart_rx_inst|cycle_cnt[8] ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.096      ;
; 12.824 ; uart_rx:uart_rx_inst|cycle_cnt[8] ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.096      ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'm0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                            ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.443 ; display:m2|rom_back_addr[7]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.478      ; 1.175      ;
; 0.447 ; display:m2|rom_back_addr[10]  ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.478      ; 1.179      ;
; 0.452 ; rgb_timing:m1|h_active        ; rgb_timing:m1|h_active                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; rgb_timing:m1|rgb_vs          ; rgb_timing:m1|rgb_vs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rgb_timing:m1|rgb_hs          ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; display:m2|rom_select_addr[0] ; display:m2|rom_select_addr[0]                                                                        ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rgb_timing:m1|rgb_y[0]        ; rgb_timing:m1|rgb_y[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rgb_timing:m1|v_active        ; rgb_timing:m1|v_active                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.484 ; display:m2|rom_back_addr[12]  ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.478      ; 1.216      ;
; 0.500 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.478      ; 1.232      ;
; 0.502 ; display:m2|vs_in_r            ; display:m2|vs_out                                                                                    ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; rgb_timing:m1|rgb_y[0]        ; display:m2|y_in_r[0]                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.796      ;
; 0.649 ; rgb_timing:m1|v_active        ; display:m2|de_in_r                                                                                   ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.942      ;
; 0.668 ; display:m2|rom_select_addr[2] ; display:m2|rom_select_data[29]                                                                       ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.961      ;
; 0.683 ; display:m2|rom_back_addr[9]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a26~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.491      ; 1.428      ;
; 0.690 ; display:m2|rom_back_addr[3]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.478      ; 1.422      ;
; 0.696 ; display:m2|rom_select_addr[4] ; display:m2|rom_select_data[29]                                                                       ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.989      ;
; 0.698 ; rgb_timing:m1|rgb_vs          ; display:m2|vs_in_r                                                                                   ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.991      ;
; 0.698 ; display:m2|hs_in_r            ; display:m2|hs_out                                                                                    ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.991      ;
; 0.706 ; display:m2|rom_back_addr[9]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.478      ; 1.438      ;
; 0.709 ; rgb_timing:m1|rgb_x[3]        ; display:m2|rom_back_addr[1]                                                                          ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.003      ;
; 0.726 ; rgb_timing:m1|rgb_x[2]        ; display:m2|rom_back_addr[0]                                                                          ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.020      ;
; 0.748 ; rgb_timing:m1|h_cnt[5]        ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.038      ;
; 0.753 ; rgb_timing:m1|rgb_x[2]        ; display:m2|x_in_r[2]                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.046      ;
; 0.755 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a26~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.491      ; 1.500      ;
; 0.757 ; display:m2|rom_back_addr[2]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a15~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.494      ;
; 0.761 ; rgb_timing:m1|h_cnt[3]        ; rgb_timing:m1|h_cnt[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; rgb_timing:m1|h_cnt[1]        ; rgb_timing:m1|h_cnt[1]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; rgb_timing:m1|v_cnt[7]        ; rgb_timing:m1|v_cnt[7]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.764 ; rgb_timing:m1|h_cnt[2]        ; rgb_timing:m1|h_cnt[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; rgb_timing:m1|v_cnt[10]       ; rgb_timing:m1|v_cnt[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; rgb_timing:m1|v_cnt[8]        ; rgb_timing:m1|v_cnt[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; display:m2|rom_select_addr[3] ; display:m2|rom_select_data[29]                                                                       ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.059      ;
; 0.768 ; display:m2|rom_select_addr[1] ; display:m2|rom_select_data[29]                                                                       ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.061      ;
; 0.772 ; rgb_timing:m1|h_cnt[11]       ; rgb_timing:m1|h_cnt[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.065      ;
; 0.774 ; rgb_timing:m1|h_cnt[10]       ; rgb_timing:m1|h_cnt[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.067      ;
; 0.779 ; display:m2|rom_back_addr[7]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a1~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 1.517      ;
; 0.781 ; rgb_timing:m1|h_cnt[6]        ; rgb_timing:m1|h_cnt[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.074      ;
; 0.782 ; rgb_timing:m1|h_cnt[8]        ; rgb_timing:m1|rgb_x[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.076      ;
; 0.782 ; rgb_timing:m1|h_cnt[6]        ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.075      ;
; 0.785 ; rgb_timing:m1|v_cnt[1]        ; rgb_timing:m1|v_cnt[1]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.078      ;
; 0.787 ; rgb_timing:m1|v_cnt[11]       ; rgb_timing:m1|v_cnt[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.080      ;
; 0.787 ; rgb_timing:m1|h_cnt[0]        ; rgb_timing:m1|h_cnt[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.080      ;
; 0.789 ; rgb_timing:m1|v_cnt[6]        ; rgb_timing:m1|v_cnt[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.082      ;
; 0.789 ; rgb_timing:m1|v_cnt[4]        ; rgb_timing:m1|v_cnt[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.082      ;
; 0.794 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[5]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.087      ;
; 0.796 ; display:m2|rom_back_addr[1]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a22~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.529      ;
; 0.802 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.095      ;
; 0.802 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.095      ;
; 0.802 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.095      ;
; 0.803 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.096      ;
; 0.806 ; display:m2|rom_back_addr[4]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.478      ; 1.538      ;
; 0.807 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.100      ;
; 0.807 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.100      ;
; 0.807 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.100      ;
; 0.825 ; display:m2|rom_back_addr[1]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a21~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.556      ;
; 0.825 ; display:m2|rom_hand_addr[3]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 1.578      ;
; 0.829 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.562      ;
; 0.830 ; display:m2|rom_back_addr[0]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a15~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.567      ;
; 0.839 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a15~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.576      ;
; 0.839 ; display:m2|rom_hand_addr[1]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 1.592      ;
; 0.848 ; display:m2|rom_back_addr[4]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.478      ; 1.580      ;
; 0.852 ; display:m2|rom_hand_addr[0]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 1.605      ;
; 0.854 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a1~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 1.592      ;
; 0.855 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a22~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.588      ;
; 0.857 ; display:m2|rom_back_addr[0]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a21~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.588      ;
; 0.858 ; display:m2|rom_back_addr[4]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a22~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.591      ;
; 0.861 ; display:m2|rom_back_addr[10]  ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a15~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.598      ;
; 0.861 ; display:m2|rom_hand_addr[5]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 1.614      ;
; 0.880 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.478      ; 1.612      ;
; 0.897 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a32~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.630      ;
; 0.898 ; display:m2|rom_back_addr[1]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a32~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.631      ;
; 0.898 ; display:m2|rom_hand_addr[6]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 1.651      ;
; 0.909 ; display:m2|rom_back_addr[0]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.478      ; 1.641      ;
; 0.912 ; rgb_timing:m1|h_cnt[4]        ; rgb_timing:m1|rgb_x[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.205      ;
; 0.926 ; display:m2|rom_hand_addr[4]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 1.679      ;
; 0.942 ; rgb_timing:m1|h_cnt[8]        ; rgb_timing:m1|h_cnt[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.236      ;
; 0.947 ; rgb_timing:m1|h_cnt[8]        ; rgb_timing:m1|h_cnt[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.241      ;
; 0.948 ; rgb_timing:m1|h_cnt[8]        ; rgb_timing:m1|h_cnt[5]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.242      ;
; 0.952 ; rgb_timing:m1|h_cnt[4]        ; rgb_timing:m1|h_cnt[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.245      ;
; 0.957 ; rgb_timing:m1|h_cnt[7]        ; rgb_timing:m1|rgb_x[7]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.254      ;
; 0.962 ; rgb_timing:m1|h_cnt[7]        ; rgb_timing:m1|h_cnt[7]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.255      ;
; 0.966 ; rgb_timing:m1|rgb_x[3]        ; display:m2|x_in_r[3]                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.254      ;
; 0.968 ; rgb_timing:m1|v_cnt[11]       ; rgb_timing:m1|rgb_y[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.260      ;
; 0.968 ; rgb_timing:m1|h_cnt[9]        ; rgb_timing:m1|rgb_x[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.262      ;
; 0.975 ; rgb_timing:m1|v_cnt[10]       ; rgb_timing:m1|rgb_y[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.267      ;
; 0.981 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|rgb_y[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.273      ;
; 0.984 ; rgb_timing:m1|h_cnt[6]        ; rgb_timing:m1|rgb_x[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.281      ;
; 0.989 ; rgb_timing:m1|v_cnt[6]        ; rgb_timing:m1|rgb_y[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.281      ;
; 0.989 ; rgb_timing:m1|v_cnt[4]        ; rgb_timing:m1|rgb_y[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.281      ;
; 0.995 ; rgb_timing:m1|v_cnt[2]        ; rgb_timing:m1|rgb_y[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.287      ;
; 0.998 ; rgb_timing:m1|v_cnt[1]        ; rgb_timing:m1|rgb_y[1]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.290      ;
; 0.999 ; display:m2|rom_back_addr[0]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a4~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.495      ; 1.748      ;
; 1.002 ; rgb_timing:m1|h_cnt[10]       ; rgb_timing:m1|rgb_x[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.299      ;
; 1.005 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.478      ; 1.737      ;
; 1.016 ; display:m2|rom_back_addr[6]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a6~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.490      ; 1.760      ;
; 1.020 ; rgb_timing:m1|h_cnt[11]       ; rgb_timing:m1|rgb_x[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.317      ;
; 1.025 ; rgb_timing:m1|rgb_x[0]        ; display:m2|x_in_r[0]                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.315      ;
; 1.026 ; display:m2|rom_back_addr[9]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a15~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.763      ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; game_ctrl:m4|state.SHOW               ; game_ctrl:m4|state.SHOW               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[3]       ; uart_rx:uart_rx_inst|rx_bits[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[2]       ; uart_rx:uart_rx_inst|rx_bits[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[1]       ; uart_rx:uart_rx_inst|rx_bits[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[0]       ; uart_rx:uart_rx_inst|rx_bits[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[7]       ; uart_rx:uart_rx_inst|rx_bits[7]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[6]       ; uart_rx:uart_rx_inst|rx_bits[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[5]       ; uart_rx:uart_rx_inst|rx_bits[5]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[4]       ; uart_rx:uart_rx_inst|rx_bits[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_data_valid    ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|state.S_STOP     ; uart_rx:uart_rx_inst|state.S_STOP     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|bit_cnt[2]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|state.S_START    ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|state.S_IDLE     ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.500 ; uart_rx:uart_rx_inst|rx_bits[4]       ; uart_rx:uart_rx_inst|rx_data[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.793      ;
; 0.501 ; uart_rx:uart_rx_inst|state.S_DATA     ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.503 ; uart_rx:uart_rx_inst|rx_bits[6]       ; uart_rx:uart_rx_inst|rx_data[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.507 ; uart_rx:uart_rx_inst|state.S_START    ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; clk          ; clk         ; 0.000        ; 0.081      ; 0.800      ;
; 0.516 ; uart_rx:uart_rx_inst|state.S_STOP     ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.809      ;
; 0.524 ; uart_rx:uart_rx_inst|rx_d0            ; uart_rx:uart_rx_inst|rx_d1            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.817      ;
; 0.557 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.850      ;
; 0.693 ; uart_rx:uart_rx_inst|rx_bits[7]       ; uart_rx:uart_rx_inst|rx_data[7]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.986      ;
; 0.699 ; uart_rx:uart_rx_inst|rx_bits[2]       ; uart_rx:uart_rx_inst|rx_data[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.761 ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; uart_rx:uart_rx_inst|cycle_cnt[15]    ; uart_rx:uart_rx_inst|cycle_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.773 ; uart_rx:uart_rx_inst|state.S_DATA     ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.066      ;
; 0.786 ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.789 ; game_ctrl:m4|hand[0]                  ; game_ctrl:m4|score[0]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.082      ;
; 0.790 ; game_ctrl:m4|hand[0]                  ; game_ctrl:m4|score[1]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.083      ;
; 0.819 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.112      ;
; 0.821 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.114      ;
; 0.839 ; uart_rx:uart_rx_inst|rx_d1            ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.132      ;
; 0.853 ; game_ctrl:m4|hand[1]                  ; game_ctrl:m4|score[1]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.146      ;
; 0.856 ; game_ctrl:m4|hand[1]                  ; game_ctrl:m4|score[0]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.149      ;
; 0.861 ; uart_rx:uart_rx_inst|rx_data[5]       ; game_ctrl:m4|state.SHOW               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.154      ;
; 0.871 ; uart_rx:uart_rx_inst|state.S_IDLE     ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.164      ;
; 0.874 ; uart_rx:uart_rx_inst|rx_d0            ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.167      ;
; 0.905 ; uart_rx:uart_rx_inst|rx_bits[0]       ; uart_rx:uart_rx_inst|rx_data[0]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.199      ;
; 0.915 ; uart_rx:uart_rx_inst|rx_data[4]       ; game_ctrl:m4|state.SHOW               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.208      ;
; 0.935 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.228      ;
; 0.937 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[5]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.230      ;
; 0.948 ; uart_rx:uart_rx_inst|rx_bits[1]       ; uart_rx:uart_rx_inst|rx_data[1]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.242      ;
; 0.951 ; uart_rx:uart_rx_inst|rx_bits[5]       ; uart_rx:uart_rx_inst|rx_data[5]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.245      ;
; 0.996 ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; uart_rx:uart_rx_inst|state.S_STOP     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.289      ;
; 0.997 ; game_ctrl:m4|hand[3]                  ; game_ctrl:m4|score[1]                 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.287      ;
; 0.999 ; uart_rx:uart_rx_inst|rx_data[0]       ; game_ctrl:m4|hand[2]                  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.286      ;
; 1.001 ; game_ctrl:m4|hand[3]                  ; game_ctrl:m4|score[0]                 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.291      ;
; 1.022 ; uart_rx:uart_rx_inst|rx_data[0]       ; game_ctrl:m4|hand[3]                  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.309      ;
; 1.058 ; uart_rx:uart_rx_inst|rx_d1            ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.351      ;
; 1.067 ; uart_rx:uart_rx_inst|bit_cnt[2]       ; uart_rx:uart_rx_inst|rx_bits[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.360      ;
; 1.086 ; uart_rx:uart_rx_inst|bit_cnt[2]       ; uart_rx:uart_rx_inst|rx_bits[5]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.379      ;
; 1.116 ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.121 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[4]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.415      ;
; 1.124 ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; uart_rx:uart_rx_inst|cycle_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.155 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[2]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.449      ;
; 1.164 ; uart_rx:uart_rx_inst|rx_data[7]       ; game_ctrl:m4|state.SHOW               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.457      ;
; 1.189 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[7]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.483      ;
; 1.190 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[6]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.484      ;
; 1.203 ; uart_rx:uart_rx_inst|rx_data[1]       ; game_ctrl:m4|hand[2]                  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.490      ;
; 1.203 ; uart_rx:uart_rx_inst|rx_data[1]       ; game_ctrl:m4|hand[3]                  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.490      ;
; 1.219 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.512      ;
; 1.219 ; uart_rx:uart_rx_inst|rx_d0            ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.512      ;
; 1.221 ; uart_rx:uart_rx_inst|bit_cnt[2]       ; uart_rx:uart_rx_inst|rx_bits[2]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.515      ;
; 1.227 ; uart_rx:uart_rx_inst|rx_data[1]       ; game_ctrl:m4|hand[1]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.512      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                    ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 72.28 MHz  ; 72.28 MHz       ; m0|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 136.86 MHz ; 136.86 MHz      ; clk                                            ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; m0|altpll_component|auto_generated|pll1|clk[0] ; 11.316 ; 0.000         ;
; clk                                            ; 12.693 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; clk                                            ; 0.401 ; 0.000         ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.401 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; clk                                            ; 9.772  ; 0.000         ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; 19.717 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'm0|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+--------+-----------------------+-------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 11.316 ; game_ctrl:m4|show     ; display:m2|data_out[0]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.263     ; 6.373      ;
; 11.464 ; game_ctrl:m4|show     ; display:m2|data_out[3]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.263     ; 6.225      ;
; 11.494 ; game_ctrl:m4|show     ; display:m2|data_out[7]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.263     ; 6.195      ;
; 11.748 ; game_ctrl:m4|score[1] ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.261     ; 5.943      ;
; 11.781 ; game_ctrl:m4|show     ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.265     ; 5.906      ;
; 11.821 ; game_ctrl:m4|show     ; display:m2|data_out[11]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.263     ; 5.868      ;
; 11.859 ; game_ctrl:m4|show     ; display:m2|data_out[9]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.263     ; 5.830      ;
; 11.912 ; game_ctrl:m4|score[0] ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.261     ; 5.779      ;
; 11.940 ; game_ctrl:m4|show     ; display:m2|data_out[1]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.263     ; 5.749      ;
; 11.941 ; game_ctrl:m4|show     ; display:m2|data_out[2]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.263     ; 5.748      ;
; 12.052 ; game_ctrl:m4|score[1] ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.261     ; 5.639      ;
; 12.139 ; game_ctrl:m4|show     ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.265     ; 5.548      ;
; 12.190 ; game_ctrl:m4|score[0] ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.261     ; 5.501      ;
; 12.321 ; game_ctrl:m4|score[1] ; display:m2|data_out[10]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.261     ; 5.370      ;
; 12.391 ; game_ctrl:m4|show     ; display:m2|data_out[6]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.265     ; 5.296      ;
; 12.393 ; game_ctrl:m4|show     ; display:m2|data_out[10]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.265     ; 5.294      ;
; 12.485 ; game_ctrl:m4|score[0] ; display:m2|data_out[10]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.261     ; 5.206      ;
; 12.703 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.264     ; 4.985      ;
; 12.706 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.264     ; 4.982      ;
; 12.900 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[7]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.262     ; 4.790      ;
; 12.912 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.264     ; 4.776      ;
; 12.915 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.264     ; 4.773      ;
; 12.973 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[0]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.262     ; 4.717      ;
; 12.987 ; game_ctrl:m4|score[1] ; display:m2|data_out[9]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.259     ; 4.706      ;
; 12.999 ; game_ctrl:m4|show     ; display:m2|data_out[5]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.265     ; 4.688      ;
; 13.108 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[0]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.262     ; 4.582      ;
; 13.109 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[7]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.262     ; 4.581      ;
; 13.126 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[3]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.262     ; 4.564      ;
; 13.151 ; game_ctrl:m4|score[0] ; display:m2|data_out[9]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.259     ; 4.542      ;
; 13.172 ; game_ctrl:m4|score[1] ; display:m2|data_out[6]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.261     ; 4.519      ;
; 13.310 ; game_ctrl:m4|score[0] ; display:m2|data_out[6]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.261     ; 4.381      ;
; 13.335 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[3]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.262     ; 4.355      ;
; 13.369 ; game_ctrl:m4|score[1] ; display:m2|data_out[5]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.261     ; 4.322      ;
; 13.480 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[11]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.262     ; 4.210      ;
; 13.520 ; game_ctrl:m4|score[0] ; display:m2|data_out[5]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.261     ; 4.171      ;
; 13.571 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[14]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 4.098      ;
; 13.571 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[13]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 4.098      ;
; 13.571 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[12]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 4.098      ;
; 13.571 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[11]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 4.098      ;
; 13.571 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[10]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 4.098      ;
; 13.571 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[9]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 4.098      ;
; 13.571 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[8]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 4.098      ;
; 13.571 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[7]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 4.098      ;
; 13.571 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 4.098      ;
; 13.571 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 4.098      ;
; 13.582 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.282     ; 4.088      ;
; 13.582 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.282     ; 4.088      ;
; 13.582 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.282     ; 4.088      ;
; 13.582 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.282     ; 4.088      ;
; 13.582 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[0]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.282     ; 4.088      ;
; 13.689 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[11]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.262     ; 4.001      ;
; 13.881 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.289     ; 3.782      ;
; 13.978 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.289     ; 3.685      ;
; 14.005 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.261     ; 3.686      ;
; 14.007 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.289     ; 3.656      ;
; 14.017 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.289     ; 3.646      ;
; 14.018 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.261     ; 3.673      ;
; 14.032 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[0]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.259     ; 3.661      ;
; 14.046 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.289     ; 3.617      ;
; 14.104 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.289     ; 3.559      ;
; 14.133 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.289     ; 3.530      ;
; 14.143 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.289     ; 3.520      ;
; 14.160 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.261     ; 3.531      ;
; 14.172 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.289     ; 3.491      ;
; 14.173 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.261     ; 3.518      ;
; 14.187 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[0]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.259     ; 3.506      ;
; 14.230 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.289     ; 3.433      ;
; 14.269 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.289     ; 3.394      ;
; 14.330 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.286     ; 3.336      ;
; 14.359 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.286     ; 3.307      ;
; 14.369 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.286     ; 3.297      ;
; 14.376 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.290     ; 3.286      ;
; 14.376 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.290     ; 3.286      ;
; 14.376 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.290     ; 3.286      ;
; 14.376 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.290     ; 3.286      ;
; 14.376 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.290     ; 3.286      ;
; 14.376 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.290     ; 3.286      ;
; 14.376 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[0]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.290     ; 3.286      ;
; 14.456 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.286     ; 3.210      ;
; 14.485 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.286     ; 3.181      ;
; 14.495 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.286     ; 3.171      ;
; 14.524 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.286     ; 3.142      ;
; 14.582 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.286     ; 3.084      ;
; 14.611 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.286     ; 3.055      ;
; 14.621 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.286     ; 3.045      ;
; 14.650 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.286     ; 3.016      ;
; 14.740 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.289     ; 2.923      ;
; 14.837 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[0]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.289     ; 2.826      ;
; 14.985 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[7]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.259     ; 2.708      ;
; 14.986 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[11]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.259     ; 2.707      ;
; 14.987 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[3]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.259     ; 2.706      ;
; 15.140 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[7]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.259     ; 2.553      ;
; 15.141 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[11]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.259     ; 2.552      ;
; 15.142 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[3]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.259     ; 2.551      ;
; 15.162 ; game_ctrl:m4|show     ; display:m2|rom_select_addr[3] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 2.507      ;
; 15.162 ; game_ctrl:m4|show     ; display:m2|rom_select_addr[1] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 2.507      ;
; 15.162 ; game_ctrl:m4|show     ; display:m2|rom_select_addr[2] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 2.507      ;
; 15.162 ; game_ctrl:m4|show     ; display:m2|rom_select_addr[4] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 2.507      ;
; 15.189 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[0]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.286     ; 2.477      ;
; 15.213 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.286     ; 2.453      ;
+--------+-----------------------+-------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 12.693 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.227      ;
; 12.693 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.227      ;
; 12.693 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.227      ;
; 12.693 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.227      ;
; 12.693 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.227      ;
; 12.693 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.227      ;
; 12.693 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.227      ;
; 12.693 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.227      ;
; 12.693 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.227      ;
; 12.693 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.082     ; 7.227      ;
; 12.693 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.227      ;
; 12.693 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.082     ; 7.227      ;
; 12.693 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.082     ; 7.227      ;
; 12.693 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.082     ; 7.227      ;
; 12.693 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.082     ; 7.227      ;
; 12.693 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.082     ; 7.227      ;
; 12.788 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.132      ;
; 12.788 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.132      ;
; 12.788 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.132      ;
; 12.788 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.132      ;
; 12.788 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.132      ;
; 12.788 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.132      ;
; 12.788 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.132      ;
; 12.788 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.132      ;
; 12.788 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.132      ;
; 12.788 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.082     ; 7.132      ;
; 12.788 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.132      ;
; 12.788 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.082     ; 7.132      ;
; 12.788 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.082     ; 7.132      ;
; 12.788 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.082     ; 7.132      ;
; 12.788 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.082     ; 7.132      ;
; 12.788 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.082     ; 7.132      ;
; 12.841 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.089      ;
; 12.841 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.089      ;
; 12.841 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.089      ;
; 12.841 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.089      ;
; 12.841 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.089      ;
; 12.841 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.089      ;
; 12.841 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.089      ;
; 12.841 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.089      ;
; 12.841 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.089      ;
; 12.841 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.089      ;
; 12.841 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.089      ;
; 12.841 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.089      ;
; 12.841 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.089      ;
; 12.841 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.089      ;
; 12.841 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.089      ;
; 12.841 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.089      ;
; 12.848 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.082      ;
; 12.848 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.082      ;
; 12.848 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.082      ;
; 12.848 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.082      ;
; 12.848 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.082      ;
; 12.848 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.082      ;
; 12.848 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.082      ;
; 12.848 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.082      ;
; 12.848 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.082      ;
; 12.848 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.082      ;
; 12.848 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.082      ;
; 12.848 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.082      ;
; 12.848 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.082      ;
; 12.848 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.082      ;
; 12.848 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.082      ;
; 12.848 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.082      ;
; 12.943 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.082     ; 6.977      ;
; 12.943 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.082     ; 6.977      ;
; 12.943 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.082     ; 6.977      ;
; 12.943 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.082     ; 6.977      ;
; 12.943 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.082     ; 6.977      ;
; 12.943 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.082     ; 6.977      ;
; 12.943 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.082     ; 6.977      ;
; 12.943 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.082     ; 6.977      ;
; 12.943 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.082     ; 6.977      ;
; 12.943 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.082     ; 6.977      ;
; 12.943 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.082     ; 6.977      ;
; 12.943 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.082     ; 6.977      ;
; 12.943 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.082     ; 6.977      ;
; 12.943 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.082     ; 6.977      ;
; 12.943 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.082     ; 6.977      ;
; 12.943 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.082     ; 6.977      ;
; 12.960 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.970      ;
; 12.960 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.970      ;
; 12.960 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.970      ;
; 12.960 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.970      ;
; 12.960 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.970      ;
; 12.960 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.970      ;
; 12.960 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.970      ;
; 12.960 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.970      ;
; 12.960 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.970      ;
; 12.960 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.072     ; 6.970      ;
; 12.960 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.970      ;
; 12.960 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 6.970      ;
; 12.960 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.072     ; 6.970      ;
; 12.960 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.072     ; 6.970      ;
; 12.960 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.072     ; 6.970      ;
; 12.960 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.072     ; 6.970      ;
; 13.179 ; uart_rx:uart_rx_inst|cycle_cnt[8] ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.751      ;
; 13.179 ; uart_rx:uart_rx_inst|cycle_cnt[8] ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.751      ;
; 13.179 ; uart_rx:uart_rx_inst|cycle_cnt[8] ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.751      ;
; 13.179 ; uart_rx:uart_rx_inst|cycle_cnt[8] ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.751      ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; game_ctrl:m4|state.SHOW               ; game_ctrl:m4|state.SHOW               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_bits[3]       ; uart_rx:uart_rx_inst|rx_bits[3]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_bits[2]       ; uart_rx:uart_rx_inst|rx_bits[2]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_bits[1]       ; uart_rx:uart_rx_inst|rx_bits[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_bits[0]       ; uart_rx:uart_rx_inst|rx_bits[0]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_bits[7]       ; uart_rx:uart_rx_inst|rx_bits[7]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_bits[6]       ; uart_rx:uart_rx_inst|rx_bits[6]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_bits[5]       ; uart_rx:uart_rx_inst|rx_bits[5]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_bits[4]       ; uart_rx:uart_rx_inst|rx_bits[4]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_data_valid    ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|state.S_STOP     ; uart_rx:uart_rx_inst|state.S_STOP     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|bit_cnt[2]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|state.S_START    ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|state.S_IDLE     ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.467 ; uart_rx:uart_rx_inst|state.S_DATA     ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.735      ;
; 0.469 ; uart_rx:uart_rx_inst|rx_bits[4]       ; uart_rx:uart_rx_inst|rx_data[4]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.471 ; uart_rx:uart_rx_inst|rx_bits[6]       ; uart_rx:uart_rx_inst|rx_data[6]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.474 ; uart_rx:uart_rx_inst|state.S_START    ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; clk          ; clk         ; 0.000        ; 0.073      ; 0.742      ;
; 0.484 ; uart_rx:uart_rx_inst|state.S_STOP     ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.752      ;
; 0.494 ; uart_rx:uart_rx_inst|rx_d0            ; uart_rx:uart_rx_inst|rx_d1            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.762      ;
; 0.512 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.780      ;
; 0.617 ; uart_rx:uart_rx_inst|rx_bits[7]       ; uart_rx:uart_rx_inst|rx_data[7]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.885      ;
; 0.646 ; uart_rx:uart_rx_inst|rx_bits[2]       ; uart_rx:uart_rx_inst|rx_data[2]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.914      ;
; 0.706 ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_rx:uart_rx_inst|cycle_cnt[15]    ; uart_rx:uart_rx_inst|cycle_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.711 ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.723 ; uart_rx:uart_rx_inst|state.S_DATA     ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.991      ;
; 0.734 ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.736 ; game_ctrl:m4|hand[0]                  ; game_ctrl:m4|score[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.003      ;
; 0.738 ; game_ctrl:m4|hand[0]                  ; game_ctrl:m4|score[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.005      ;
; 0.768 ; uart_rx:uart_rx_inst|rx_data[5]       ; game_ctrl:m4|state.SHOW               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.036      ;
; 0.776 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.044      ;
; 0.778 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.046      ;
; 0.783 ; uart_rx:uart_rx_inst|rx_d1            ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.051      ;
; 0.788 ; game_ctrl:m4|hand[1]                  ; game_ctrl:m4|score[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.055      ;
; 0.791 ; game_ctrl:m4|hand[1]                  ; game_ctrl:m4|score[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.058      ;
; 0.796 ; uart_rx:uart_rx_inst|state.S_IDLE     ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.064      ;
; 0.812 ; uart_rx:uart_rx_inst|rx_d0            ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.080      ;
; 0.844 ; uart_rx:uart_rx_inst|rx_data[4]       ; game_ctrl:m4|state.SHOW               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.112      ;
; 0.848 ; uart_rx:uart_rx_inst|rx_bits[0]       ; uart_rx:uart_rx_inst|rx_data[0]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.114      ;
; 0.852 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.120      ;
; 0.854 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[5]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.122      ;
; 0.872 ; uart_rx:uart_rx_inst|rx_bits[1]       ; uart_rx:uart_rx_inst|rx_data[1]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.138      ;
; 0.876 ; uart_rx:uart_rx_inst|rx_bits[5]       ; uart_rx:uart_rx_inst|rx_data[5]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.142      ;
; 0.884 ; uart_rx:uart_rx_inst|rx_data[0]       ; game_ctrl:m4|hand[2]                  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.149      ;
; 0.887 ; game_ctrl:m4|hand[3]                  ; game_ctrl:m4|score[1]                 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.151      ;
; 0.890 ; game_ctrl:m4|hand[3]                  ; game_ctrl:m4|score[0]                 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.154      ;
; 0.907 ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; uart_rx:uart_rx_inst|state.S_STOP     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.175      ;
; 0.909 ; uart_rx:uart_rx_inst|rx_data[0]       ; game_ctrl:m4|hand[3]                  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.174      ;
; 0.985 ; uart_rx:uart_rx_inst|bit_cnt[2]       ; uart_rx:uart_rx_inst|rx_bits[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.253      ;
; 0.994 ; uart_rx:uart_rx_inst|rx_d1            ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.262      ;
; 1.014 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[4]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.280      ;
; 1.019 ; uart_rx:uart_rx_inst|bit_cnt[2]       ; uart_rx:uart_rx_inst|rx_bits[5]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.027 ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; uart_rx:uart_rx_inst|cycle_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.033 ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.042 ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.309      ;
; 1.044 ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.311      ;
; 1.045 ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.049 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[2]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.315      ;
; 1.068 ; uart_rx:uart_rx_inst|rx_data[1]       ; game_ctrl:m4|hand[2]                  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.333      ;
; 1.069 ; uart_rx:uart_rx_inst|rx_data[1]       ; game_ctrl:m4|hand[3]                  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.334      ;
; 1.071 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[7]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.337      ;
; 1.074 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[6]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.340      ;
; 1.074 ; uart_rx:uart_rx_inst|rx_data[7]       ; game_ctrl:m4|state.SHOW               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.088 ; uart_rx:uart_rx_inst|rx_data[1]       ; game_ctrl:m4|hand[1]                  ; clk          ; clk         ; 0.000        ; 0.067      ; 1.350      ;
; 1.093 ; game_ctrl:m4|hand[2]                  ; game_ctrl:m4|score[1]                 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.357      ;
; 1.110 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[0]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.378      ;
; 1.121 ; uart_rx:uart_rx_inst|bit_cnt[2]       ; uart_rx:uart_rx_inst|rx_bits[2]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.387      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'm0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                             ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.401 ; rgb_timing:m1|h_active        ; rgb_timing:m1|h_active                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; rgb_timing:m1|rgb_vs          ; rgb_timing:m1|rgb_vs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rgb_timing:m1|rgb_hs          ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; display:m2|rom_select_addr[0] ; display:m2|rom_select_addr[0]                                                                        ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rgb_timing:m1|rgb_y[0]        ; rgb_timing:m1|rgb_y[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rgb_timing:m1|v_active        ; rgb_timing:m1|v_active                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.684      ;
; 0.418 ; display:m2|rom_back_addr[7]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.073      ;
; 0.421 ; display:m2|rom_back_addr[10]  ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.076      ;
; 0.454 ; display:m2|rom_back_addr[12]  ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.109      ;
; 0.468 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.123      ;
; 0.472 ; display:m2|vs_in_r            ; display:m2|vs_out                                                                                    ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; rgb_timing:m1|rgb_y[0]        ; display:m2|y_in_r[0]                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.739      ;
; 0.607 ; rgb_timing:m1|v_active        ; display:m2|de_in_r                                                                                   ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.874      ;
; 0.622 ; display:m2|rom_select_addr[2] ; display:m2|rom_select_data[29]                                                                       ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.889      ;
; 0.628 ; display:m2|rom_select_addr[4] ; display:m2|rom_select_data[29]                                                                       ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.895      ;
; 0.629 ; display:m2|rom_back_addr[9]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a26~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.294      ;
; 0.630 ; rgb_timing:m1|rgb_x[3]        ; display:m2|rom_back_addr[1]                                                                          ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.898      ;
; 0.639 ; display:m2|rom_back_addr[3]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.292      ;
; 0.645 ; display:m2|hs_in_r            ; display:m2|hs_out                                                                                    ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.913      ;
; 0.646 ; rgb_timing:m1|rgb_vs          ; display:m2|vs_in_r                                                                                   ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.913      ;
; 0.648 ; display:m2|rom_back_addr[9]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.303      ;
; 0.669 ; rgb_timing:m1|rgb_x[2]        ; display:m2|rom_back_addr[0]                                                                          ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.937      ;
; 0.671 ; rgb_timing:m1|rgb_x[2]        ; display:m2|x_in_r[2]                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.938      ;
; 0.682 ; rgb_timing:m1|h_cnt[5]        ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.949      ;
; 0.696 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a26~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.361      ;
; 0.700 ; display:m2|rom_back_addr[2]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a15~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.356      ;
; 0.705 ; rgb_timing:m1|h_cnt[1]        ; rgb_timing:m1|h_cnt[1]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; rgb_timing:m1|v_cnt[7]        ; rgb_timing:m1|v_cnt[7]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; rgb_timing:m1|h_cnt[3]        ; rgb_timing:m1|h_cnt[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.710 ; display:m2|rom_select_addr[3] ; display:m2|rom_select_data[29]                                                                       ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; rgb_timing:m1|h_cnt[2]        ; rgb_timing:m1|h_cnt[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; rgb_timing:m1|v_cnt[10]       ; rgb_timing:m1|v_cnt[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; rgb_timing:m1|v_cnt[8]        ; rgb_timing:m1|v_cnt[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; display:m2|rom_select_addr[1] ; display:m2|rom_select_data[29]                                                                       ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.980      ;
; 0.716 ; rgb_timing:m1|h_cnt[11]       ; rgb_timing:m1|h_cnt[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.983      ;
; 0.721 ; display:m2|rom_back_addr[7]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a1~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.379      ;
; 0.721 ; rgb_timing:m1|h_cnt[10]       ; rgb_timing:m1|h_cnt[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.988      ;
; 0.726 ; rgb_timing:m1|h_cnt[8]        ; rgb_timing:m1|rgb_x[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.994      ;
; 0.728 ; rgb_timing:m1|v_cnt[1]        ; rgb_timing:m1|v_cnt[1]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.995      ;
; 0.728 ; rgb_timing:m1|h_cnt[6]        ; rgb_timing:m1|h_cnt[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.995      ;
; 0.728 ; rgb_timing:m1|h_cnt[6]        ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.995      ;
; 0.730 ; rgb_timing:m1|v_cnt[11]       ; rgb_timing:m1|v_cnt[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.997      ;
; 0.734 ; rgb_timing:m1|v_cnt[6]        ; rgb_timing:m1|v_cnt[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.001      ;
; 0.734 ; rgb_timing:m1|v_cnt[4]        ; rgb_timing:m1|v_cnt[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.001      ;
; 0.734 ; rgb_timing:m1|h_cnt[0]        ; rgb_timing:m1|h_cnt[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.001      ;
; 0.735 ; display:m2|rom_back_addr[1]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a22~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.390      ;
; 0.738 ; display:m2|rom_back_addr[4]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.392      ;
; 0.742 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[5]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.009      ;
; 0.750 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.017      ;
; 0.751 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.018      ;
; 0.751 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.018      ;
; 0.752 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.019      ;
; 0.758 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.025      ;
; 0.758 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.025      ;
; 0.758 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.025      ;
; 0.761 ; display:m2|rom_back_addr[1]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a21~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.414      ;
; 0.761 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.417      ;
; 0.762 ; display:m2|rom_hand_addr[3]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.443      ; 1.435      ;
; 0.766 ; display:m2|rom_back_addr[0]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a15~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.422      ;
; 0.772 ; display:m2|rom_hand_addr[1]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.443      ; 1.445      ;
; 0.773 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a15~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.430      ;
; 0.781 ; display:m2|rom_back_addr[4]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.434      ;
; 0.785 ; display:m2|rom_hand_addr[0]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.443      ; 1.458      ;
; 0.787 ; display:m2|rom_back_addr[4]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a22~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.442      ;
; 0.787 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a22~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.443      ;
; 0.788 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a1~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.446      ;
; 0.789 ; display:m2|rom_back_addr[0]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a21~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.442      ;
; 0.794 ; display:m2|rom_back_addr[10]  ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a15~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.451      ;
; 0.796 ; display:m2|rom_hand_addr[5]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.443      ; 1.469      ;
; 0.807 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.461      ;
; 0.827 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a32~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.422      ; 1.479      ;
; 0.828 ; display:m2|rom_back_addr[0]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.482      ;
; 0.829 ; display:m2|rom_back_addr[1]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a32~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.480      ;
; 0.838 ; display:m2|rom_hand_addr[6]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.443      ; 1.511      ;
; 0.855 ; rgb_timing:m1|rgb_x[3]        ; display:m2|x_in_r[3]                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.118      ;
; 0.858 ; display:m2|rom_hand_addr[4]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.443      ; 1.531      ;
; 0.858 ; rgb_timing:m1|v_cnt[11]       ; rgb_timing:m1|rgb_y[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.125      ;
; 0.858 ; rgb_timing:m1|h_cnt[4]        ; rgb_timing:m1|rgb_x[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.125      ;
; 0.864 ; rgb_timing:m1|h_cnt[4]        ; rgb_timing:m1|h_cnt[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.131      ;
; 0.867 ; rgb_timing:m1|h_cnt[7]        ; rgb_timing:m1|rgb_x[7]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.135      ;
; 0.881 ; rgb_timing:m1|h_cnt[8]        ; rgb_timing:m1|h_cnt[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.149      ;
; 0.886 ; rgb_timing:m1|h_cnt[6]        ; rgb_timing:m1|rgb_x[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.154      ;
; 0.886 ; rgb_timing:m1|h_cnt[8]        ; rgb_timing:m1|h_cnt[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.154      ;
; 0.887 ; rgb_timing:m1|h_cnt[8]        ; rgb_timing:m1|h_cnt[5]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.155      ;
; 0.887 ; rgb_timing:m1|h_cnt[7]        ; rgb_timing:m1|h_cnt[7]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.154      ;
; 0.890 ; rgb_timing:m1|h_cnt[9]        ; rgb_timing:m1|rgb_x[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.158      ;
; 0.891 ; rgb_timing:m1|v_cnt[10]       ; rgb_timing:m1|rgb_y[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.158      ;
; 0.891 ; rgb_timing:m1|h_cnt[10]       ; rgb_timing:m1|rgb_x[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.159      ;
; 0.894 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|rgb_y[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.161      ;
; 0.900 ; rgb_timing:m1|v_cnt[4]        ; rgb_timing:m1|rgb_y[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.167      ;
; 0.900 ; rgb_timing:m1|v_cnt[1]        ; rgb_timing:m1|rgb_y[1]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.167      ;
; 0.903 ; rgb_timing:m1|v_cnt[2]        ; rgb_timing:m1|rgb_y[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.170      ;
; 0.908 ; rgb_timing:m1|v_cnt[6]        ; rgb_timing:m1|rgb_y[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.175      ;
; 0.908 ; rgb_timing:m1|h_cnt[11]       ; rgb_timing:m1|rgb_x[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.176      ;
; 0.913 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.568      ;
; 0.914 ; rgb_timing:m1|v_cnt[8]        ; rgb_timing:m1|rgb_y[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.181      ;
; 0.915 ; rgb_timing:m1|v_cnt[3]        ; rgb_timing:m1|rgb_y[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.182      ;
; 0.916 ; rgb_timing:m1|rgb_x[0]        ; display:m2|x_in_r[0]                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.180      ;
; 0.916 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|rgb_y[5]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.183      ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; m0|altpll_component|auto_generated|pll1|clk[0] ; 15.662 ; 0.000         ;
; clk                                            ; 16.668 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.150 ; 0.000         ;
; clk                                            ; 0.186 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; clk                                            ; 9.434  ; 0.000         ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; 19.732 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'm0|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+--------+-----------------------+-------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 15.662 ; game_ctrl:m4|show     ; display:m2|data_out[0]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.303     ; 2.972      ;
; 15.715 ; game_ctrl:m4|show     ; display:m2|data_out[3]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.303     ; 2.919      ;
; 15.768 ; game_ctrl:m4|show     ; display:m2|data_out[7]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.303     ; 2.866      ;
; 15.856 ; game_ctrl:m4|show     ; display:m2|data_out[11]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.303     ; 2.778      ;
; 15.904 ; game_ctrl:m4|show     ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.302     ; 2.731      ;
; 15.917 ; game_ctrl:m4|show     ; display:m2|data_out[9]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.303     ; 2.717      ;
; 15.925 ; game_ctrl:m4|score[1] ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.296     ; 2.716      ;
; 15.933 ; game_ctrl:m4|score[1] ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.296     ; 2.708      ;
; 15.958 ; game_ctrl:m4|score[0] ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.296     ; 2.683      ;
; 15.970 ; game_ctrl:m4|show     ; display:m2|data_out[1]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.303     ; 2.664      ;
; 15.989 ; game_ctrl:m4|show     ; display:m2|data_out[2]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.303     ; 2.645      ;
; 16.004 ; game_ctrl:m4|score[0] ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.296     ; 2.637      ;
; 16.091 ; game_ctrl:m4|show     ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.302     ; 2.544      ;
; 16.156 ; game_ctrl:m4|show     ; display:m2|data_out[6]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.302     ; 2.479      ;
; 16.159 ; game_ctrl:m4|show     ; display:m2|data_out[10]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.302     ; 2.476      ;
; 16.200 ; game_ctrl:m4|score[1] ; display:m2|data_out[10]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.296     ; 2.441      ;
; 16.226 ; game_ctrl:m4|score[0] ; display:m2|data_out[10]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.296     ; 2.415      ;
; 16.247 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.299     ; 2.391      ;
; 16.268 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.299     ; 2.370      ;
; 16.375 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[0]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.300     ; 2.262      ;
; 16.375 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.299     ; 2.263      ;
; 16.389 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[7]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.300     ; 2.248      ;
; 16.396 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.299     ; 2.242      ;
; 16.428 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[0]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.300     ; 2.209      ;
; 16.463 ; game_ctrl:m4|score[1] ; display:m2|data_out[9]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.297     ; 2.177      ;
; 16.475 ; game_ctrl:m4|show     ; display:m2|data_out[5]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.302     ; 2.160      ;
; 16.485 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[3]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.300     ; 2.152      ;
; 16.506 ; game_ctrl:m4|score[1] ; display:m2|data_out[6]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.296     ; 2.135      ;
; 16.506 ; game_ctrl:m4|score[0] ; display:m2|data_out[9]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.297     ; 2.134      ;
; 16.517 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[7]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.300     ; 2.120      ;
; 16.585 ; game_ctrl:m4|score[0] ; display:m2|data_out[6]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.296     ; 2.056      ;
; 16.588 ; game_ctrl:m4|score[1] ; display:m2|data_out[5]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.296     ; 2.053      ;
; 16.613 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[3]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.300     ; 2.024      ;
; 16.621 ; game_ctrl:m4|hand[3]  ; display:m2|data_out[11]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.300     ; 2.016      ;
; 16.667 ; game_ctrl:m4|score[0] ; display:m2|data_out[5]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.296     ; 1.974      ;
; 16.728 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[14]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 1.895      ;
; 16.728 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[13]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 1.895      ;
; 16.728 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[12]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 1.895      ;
; 16.728 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[11]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 1.895      ;
; 16.728 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[10]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 1.895      ;
; 16.728 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[9]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 1.895      ;
; 16.728 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[8]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 1.895      ;
; 16.728 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[7]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 1.895      ;
; 16.728 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 1.895      ;
; 16.728 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 1.895      ;
; 16.733 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.313     ; 1.891      ;
; 16.733 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.313     ; 1.891      ;
; 16.733 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.313     ; 1.891      ;
; 16.733 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.313     ; 1.891      ;
; 16.733 ; game_ctrl:m4|show     ; display:m2|rom_back_addr[0]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.313     ; 1.891      ;
; 16.749 ; game_ctrl:m4|hand[2]  ; display:m2|data_out[11]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.300     ; 1.888      ;
; 16.826 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.318     ; 1.793      ;
; 16.840 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.318     ; 1.779      ;
; 16.863 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.296     ; 1.778      ;
; 16.881 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.296     ; 1.760      ;
; 16.894 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.318     ; 1.725      ;
; 16.895 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.318     ; 1.724      ;
; 16.898 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[0]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.297     ; 1.742      ;
; 16.899 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.318     ; 1.720      ;
; 16.908 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.318     ; 1.711      ;
; 16.934 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[4]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.296     ; 1.707      ;
; 16.952 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[8]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.296     ; 1.689      ;
; 16.962 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.318     ; 1.657      ;
; 16.963 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.318     ; 1.656      ;
; 16.967 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.318     ; 1.652      ;
; 16.969 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[0]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.297     ; 1.671      ;
; 17.031 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.318     ; 1.588      ;
; 17.035 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.318     ; 1.584      ;
; 17.082 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.540      ;
; 17.106 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.516      ;
; 17.110 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.512      ;
; 17.143 ; game_ctrl:m4|hand[3]  ; display:m2|rom_hand_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.318     ; 1.476      ;
; 17.146 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.476      ;
; 17.150 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.472      ;
; 17.174 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.448      ;
; 17.178 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.444      ;
; 17.195 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[6]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 1.421      ;
; 17.195 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[5]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 1.421      ;
; 17.195 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[4]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 1.421      ;
; 17.195 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 1.421      ;
; 17.195 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 1.421      ;
; 17.195 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 1.421      ;
; 17.195 ; game_ctrl:m4|show     ; display:m2|rom_hand_addr[0]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 1.421      ;
; 17.214 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[3]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.408      ;
; 17.218 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.404      ;
; 17.242 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[2]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.380      ;
; 17.246 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.376      ;
; 17.301 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[7]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.297     ; 1.339      ;
; 17.302 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[3]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.297     ; 1.338      ;
; 17.302 ; game_ctrl:m4|hand[0]  ; display:m2|data_out[11]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.297     ; 1.338      ;
; 17.314 ; game_ctrl:m4|hand[2]  ; display:m2|rom_hand_addr[0]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.318     ; 1.305      ;
; 17.372 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[7]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.297     ; 1.268      ;
; 17.373 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[3]        ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.297     ; 1.267      ;
; 17.373 ; game_ctrl:m4|hand[1]  ; display:m2|data_out[11]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.297     ; 1.267      ;
; 17.467 ; game_ctrl:m4|hand[1]  ; display:m2|rom_hand_addr[1]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.155      ;
; 17.500 ; game_ctrl:m4|hand[0]  ; display:m2|rom_hand_addr[0]   ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.122      ;
; 17.532 ; game_ctrl:m4|show     ; display:m2|rom_select_addr[3] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.090      ;
; 17.532 ; game_ctrl:m4|show     ; display:m2|rom_select_addr[1] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.090      ;
; 17.532 ; game_ctrl:m4|show     ; display:m2|rom_select_addr[2] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.090      ;
; 17.532 ; game_ctrl:m4|show     ; display:m2|rom_select_addr[4] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.315     ; 1.090      ;
+--------+-----------------------+-------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.668 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.279      ;
; 16.668 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.279      ;
; 16.668 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.279      ;
; 16.668 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.279      ;
; 16.668 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.279      ;
; 16.668 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.279      ;
; 16.668 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.279      ;
; 16.668 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.279      ;
; 16.668 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.279      ;
; 16.668 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.279      ;
; 16.668 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.279      ;
; 16.668 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.279      ;
; 16.668 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.279      ;
; 16.668 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.279      ;
; 16.668 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.279      ;
; 16.668 ; uart_rx:uart_rx_inst|bit_cnt[2]   ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.279      ;
; 16.712 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.235      ;
; 16.712 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.235      ;
; 16.712 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.235      ;
; 16.712 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.235      ;
; 16.712 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.235      ;
; 16.712 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.235      ;
; 16.712 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.235      ;
; 16.712 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.235      ;
; 16.712 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.235      ;
; 16.712 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.235      ;
; 16.712 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.235      ;
; 16.712 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.235      ;
; 16.712 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.235      ;
; 16.712 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.235      ;
; 16.712 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.235      ;
; 16.712 ; uart_rx:uart_rx_inst|bit_cnt[0]   ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.235      ;
; 16.789 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.789 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.789 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.789 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.789 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.789 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.789 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.789 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.789 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.789 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.789 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.789 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.789 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.789 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.789 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.789 ; uart_rx:uart_rx_inst|cycle_cnt[1] ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.804 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.143      ;
; 16.804 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.143      ;
; 16.804 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.143      ;
; 16.804 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.143      ;
; 16.804 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.143      ;
; 16.804 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.143      ;
; 16.804 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.143      ;
; 16.804 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.143      ;
; 16.804 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.143      ;
; 16.804 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.143      ;
; 16.804 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.143      ;
; 16.804 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.143      ;
; 16.804 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.143      ;
; 16.804 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.143      ;
; 16.804 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.143      ;
; 16.804 ; uart_rx:uart_rx_inst|bit_cnt[1]   ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.143      ;
; 16.812 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.139      ;
; 16.812 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.139      ;
; 16.812 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.139      ;
; 16.812 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.139      ;
; 16.812 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.139      ;
; 16.812 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.139      ;
; 16.812 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.139      ;
; 16.812 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.139      ;
; 16.812 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.139      ;
; 16.812 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.139      ;
; 16.812 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.139      ;
; 16.812 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.139      ;
; 16.812 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.139      ;
; 16.812 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.139      ;
; 16.812 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.139      ;
; 16.812 ; uart_rx:uart_rx_inst|cycle_cnt[7] ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.139      ;
; 16.843 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.108      ;
; 16.843 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.108      ;
; 16.843 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.108      ;
; 16.843 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.108      ;
; 16.843 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.108      ;
; 16.843 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.108      ;
; 16.843 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.108      ;
; 16.843 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.108      ;
; 16.843 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.108      ;
; 16.843 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.108      ;
; 16.843 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.108      ;
; 16.843 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.108      ;
; 16.843 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.108      ;
; 16.843 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.108      ;
; 16.843 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.108      ;
; 16.843 ; uart_rx:uart_rx_inst|cycle_cnt[0] ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.108      ;
; 16.979 ; uart_rx:uart_rx_inst|cycle_cnt[8] ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 2.972      ;
; 16.979 ; uart_rx:uart_rx_inst|cycle_cnt[8] ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 2.972      ;
; 16.979 ; uart_rx:uart_rx_inst|cycle_cnt[8] ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 2.972      ;
; 16.979 ; uart_rx:uart_rx_inst|cycle_cnt[8] ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 2.972      ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'm0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                             ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.150 ; display:m2|rom_back_addr[7]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.479      ;
; 0.152 ; display:m2|rom_back_addr[10]  ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.481      ;
; 0.170 ; display:m2|rom_back_addr[12]  ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.499      ;
; 0.174 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.503      ;
; 0.186 ; display:m2|rom_select_addr[0] ; display:m2|rom_select_addr[0]                                                                        ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rgb_timing:m1|h_active        ; rgb_timing:m1|h_active                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; rgb_timing:m1|rgb_vs          ; rgb_timing:m1|rgb_vs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rgb_timing:m1|rgb_hs          ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rgb_timing:m1|rgb_y[0]        ; rgb_timing:m1|rgb_y[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rgb_timing:m1|v_active        ; rgb_timing:m1|v_active                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; display:m2|vs_in_r            ; display:m2|vs_out                                                                                    ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; rgb_timing:m1|rgb_y[0]        ; display:m2|y_in_r[0]                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.316      ;
; 0.257 ; rgb_timing:m1|v_active        ; display:m2|de_in_r                                                                                   ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.377      ;
; 0.264 ; display:m2|rom_back_addr[3]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.591      ;
; 0.264 ; display:m2|rom_back_addr[9]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a26~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.598      ;
; 0.265 ; display:m2|rom_select_addr[2] ; display:m2|rom_select_data[29]                                                                       ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; display:m2|hs_in_r            ; display:m2|hs_out                                                                                    ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.387      ;
; 0.268 ; rgb_timing:m1|rgb_vs          ; display:m2|vs_in_r                                                                                   ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; display:m2|rom_select_addr[4] ; display:m2|rom_select_data[29]                                                                       ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.389      ;
; 0.270 ; rgb_timing:m1|rgb_x[3]        ; display:m2|rom_back_addr[1]                                                                          ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.391      ;
; 0.271 ; display:m2|rom_back_addr[9]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.600      ;
; 0.280 ; rgb_timing:m1|rgb_x[2]        ; display:m2|rom_back_addr[0]                                                                          ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.401      ;
; 0.287 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a26~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.621      ;
; 0.287 ; rgb_timing:m1|rgb_x[2]        ; display:m2|x_in_r[2]                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.407      ;
; 0.288 ; rgb_timing:m1|h_cnt[5]        ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.408      ;
; 0.289 ; display:m2|rom_back_addr[2]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a15~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.618      ;
; 0.304 ; rgb_timing:m1|h_cnt[1]        ; rgb_timing:m1|h_cnt[1]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; rgb_timing:m1|v_cnt[7]        ; rgb_timing:m1|v_cnt[7]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rgb_timing:m1|h_cnt[3]        ; rgb_timing:m1|h_cnt[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; display:m2|rom_select_addr[3] ; display:m2|rom_select_data[29]                                                                       ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; rgb_timing:m1|v_cnt[10]       ; rgb_timing:m1|v_cnt[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rgb_timing:m1|v_cnt[8]        ; rgb_timing:m1|v_cnt[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rgb_timing:m1|h_cnt[2]        ; rgb_timing:m1|h_cnt[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; display:m2|rom_back_addr[7]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a1~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.640      ;
; 0.308 ; display:m2|rom_select_addr[1] ; display:m2|rom_select_data[29]                                                                       ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; display:m2|rom_back_addr[4]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.637      ;
; 0.310 ; rgb_timing:m1|h_cnt[11]       ; rgb_timing:m1|h_cnt[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; rgb_timing:m1|h_cnt[10]       ; rgb_timing:m1|h_cnt[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.316 ; rgb_timing:m1|v_cnt[11]       ; rgb_timing:m1|v_cnt[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; rgb_timing:m1|v_cnt[1]        ; rgb_timing:m1|v_cnt[1]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; rgb_timing:m1|h_cnt[8]        ; rgb_timing:m1|rgb_x[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; rgb_timing:m1|h_cnt[6]        ; rgb_timing:m1|h_cnt[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; display:m2|rom_back_addr[1]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a22~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.646      ;
; 0.317 ; rgb_timing:m1|h_cnt[0]        ; rgb_timing:m1|h_cnt[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; rgb_timing:m1|h_cnt[6]        ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; rgb_timing:m1|v_cnt[4]        ; rgb_timing:m1|v_cnt[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.649      ;
; 0.319 ; rgb_timing:m1|v_cnt[6]        ; rgb_timing:m1|v_cnt[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.439      ;
; 0.320 ; display:m2|rom_hand_addr[3]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.237      ; 0.661      ;
; 0.323 ; display:m2|rom_hand_addr[1]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.237      ; 0.664      ;
; 0.324 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[5]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.444      ;
; 0.326 ; display:m2|rom_back_addr[0]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a15~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.655      ;
; 0.327 ; display:m2|rom_back_addr[1]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a21~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.657      ;
; 0.328 ; display:m2|rom_hand_addr[0]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.237      ; 0.669      ;
; 0.329 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.449      ;
; 0.329 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.449      ;
; 0.330 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.450      ;
; 0.331 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.451      ;
; 0.331 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.451      ;
; 0.331 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.451      ;
; 0.331 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.451      ;
; 0.332 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a15~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.662      ;
; 0.337 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a22~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.667      ;
; 0.337 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a1~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.669      ;
; 0.338 ; display:m2|rom_back_addr[4]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a22~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.667      ;
; 0.338 ; display:m2|rom_back_addr[4]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.665      ;
; 0.339 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.667      ;
; 0.340 ; display:m2|rom_back_addr[0]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a21~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.670      ;
; 0.341 ; display:m2|rom_back_addr[10]  ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a15~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.671      ;
; 0.343 ; display:m2|rom_hand_addr[5]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.237      ; 0.684      ;
; 0.343 ; rgb_timing:m1|h_cnt[4]        ; rgb_timing:m1|rgb_x[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.463      ;
; 0.354 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a32~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.680      ;
; 0.355 ; display:m2|rom_hand_addr[6]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.237      ; 0.696      ;
; 0.358 ; display:m2|rom_back_addr[0]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.686      ;
; 0.362 ; display:m2|rom_back_addr[1]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a32~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.687      ;
; 0.363 ; display:m2|rom_hand_addr[4]   ; display:m2|altsyncram:rom_hand_rtl_0|altsyncram_bg61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.237      ; 0.704      ;
; 0.371 ; rgb_timing:m1|h_cnt[4]        ; rgb_timing:m1|h_cnt[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.491      ;
; 0.374 ; rgb_timing:m1|h_cnt[7]        ; rgb_timing:m1|h_cnt[7]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.494      ;
; 0.376 ; rgb_timing:m1|h_cnt[7]        ; rgb_timing:m1|rgb_x[7]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.497      ;
; 0.377 ; rgb_timing:m1|h_cnt[9]        ; rgb_timing:m1|rgb_x[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.498      ;
; 0.378 ; rgb_timing:m1|h_cnt[8]        ; rgb_timing:m1|h_cnt[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.499      ;
; 0.380 ; rgb_timing:m1|v_cnt[10]       ; rgb_timing:m1|rgb_y[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.499      ;
; 0.383 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|rgb_y[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.502      ;
; 0.383 ; rgb_timing:m1|h_cnt[6]        ; rgb_timing:m1|rgb_x[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.504      ;
; 0.383 ; rgb_timing:m1|h_cnt[8]        ; rgb_timing:m1|h_cnt[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.504      ;
; 0.384 ; rgb_timing:m1|h_cnt[8]        ; rgb_timing:m1|h_cnt[5]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.505      ;
; 0.386 ; rgb_timing:m1|v_cnt[11]       ; rgb_timing:m1|rgb_y[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.505      ;
; 0.386 ; rgb_timing:m1|v_cnt[6]        ; rgb_timing:m1|rgb_y[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.505      ;
; 0.387 ; rgb_timing:m1|v_cnt[4]        ; rgb_timing:m1|rgb_y[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.506      ;
; 0.388 ; rgb_timing:m1|rgb_x[3]        ; display:m2|x_in_r[3]                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.030      ; 0.502      ;
; 0.388 ; rgb_timing:m1|v_cnt[2]        ; rgb_timing:m1|rgb_y[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.507      ;
; 0.390 ; rgb_timing:m1|v_cnt[1]        ; rgb_timing:m1|rgb_y[1]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.509      ;
; 0.391 ; rgb_timing:m1|h_cnt[10]       ; rgb_timing:m1|rgb_x[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.512      ;
; 0.392 ; rgb_timing:m1|h_cnt[11]       ; rgb_timing:m1|rgb_x[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.513      ;
; 0.394 ; rgb_timing:m1|v_cnt[8]        ; rgb_timing:m1|rgb_y[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.513      ;
; 0.395 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|rgb_y[5]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.514      ;
; 0.395 ; rgb_timing:m1|v_cnt[3]        ; rgb_timing:m1|rgb_y[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.514      ;
; 0.398 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.727      ;
; 0.405 ; display:m2|rom_back_addr[6]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a6~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.738      ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; game_ctrl:m4|state.SHOW               ; game_ctrl:m4|state.SHOW               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|rx_bits[2]       ; uart_rx:uart_rx_inst|rx_bits[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|rx_bits[7]       ; uart_rx:uart_rx_inst|rx_bits[7]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|rx_bits[6]       ; uart_rx:uart_rx_inst|rx_bits[6]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|rx_bits[4]       ; uart_rx:uart_rx_inst|rx_bits[4]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_bits[3]       ; uart_rx:uart_rx_inst|rx_bits[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_bits[1]       ; uart_rx:uart_rx_inst|rx_bits[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_bits[0]       ; uart_rx:uart_rx_inst|rx_bits[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_bits[5]       ; uart_rx:uart_rx_inst|rx_bits[5]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_data_valid    ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|state.S_STOP     ; uart_rx:uart_rx_inst|state.S_STOP     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|bit_cnt[2]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|state.S_START    ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|state.S_IDLE     ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; uart_rx:uart_rx_inst|rx_bits[4]       ; uart_rx:uart_rx_inst|rx_data[4]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.194 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; uart_rx:uart_rx_inst|rx_bits[6]       ; uart_rx:uart_rx_inst|rx_data[6]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.197 ; uart_rx:uart_rx_inst|state.S_START    ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.202 ; uart_rx:uart_rx_inst|state.S_STOP     ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.207 ; uart_rx:uart_rx_inst|rx_d0            ; uart_rx:uart_rx_inst|rx_d1            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.209 ; uart_rx:uart_rx_inst|state.S_DATA     ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.229 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.349      ;
; 0.260 ; uart_rx:uart_rx_inst|rx_bits[7]       ; uart_rx:uart_rx_inst|rx_data[7]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.381      ;
; 0.266 ; uart_rx:uart_rx_inst|rx_bits[2]       ; uart_rx:uart_rx_inst|rx_data[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.304 ; uart_rx:uart_rx_inst|cycle_cnt[15]    ; uart_rx:uart_rx_inst|cycle_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.312 ; uart_rx:uart_rx_inst|state.S_DATA     ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.317 ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.321 ; game_ctrl:m4|hand[0]                  ; game_ctrl:m4|score[0]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.323 ; game_ctrl:m4|hand[0]                  ; game_ctrl:m4|score[1]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.333 ; game_ctrl:m4|hand[1]                  ; game_ctrl:m4|score[1]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.453      ;
; 0.336 ; game_ctrl:m4|hand[1]                  ; game_ctrl:m4|score[0]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.456      ;
; 0.337 ; uart_rx:uart_rx_inst|rx_bits[0]       ; uart_rx:uart_rx_inst|rx_data[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.457      ;
; 0.339 ; uart_rx:uart_rx_inst|rx_d1            ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.459      ;
; 0.343 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.463      ;
; 0.345 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.465      ;
; 0.348 ; uart_rx:uart_rx_inst|rx_bits[1]       ; uart_rx:uart_rx_inst|rx_data[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.468      ;
; 0.348 ; uart_rx:uart_rx_inst|rx_data[5]       ; game_ctrl:m4|state.SHOW               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.469      ;
; 0.350 ; uart_rx:uart_rx_inst|rx_bits[5]       ; uart_rx:uart_rx_inst|rx_data[5]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.470      ;
; 0.355 ; uart_rx:uart_rx_inst|rx_data[4]       ; game_ctrl:m4|state.SHOW               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.476      ;
; 0.360 ; uart_rx:uart_rx_inst|rx_d0            ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.480      ;
; 0.368 ; uart_rx:uart_rx_inst|state.S_IDLE     ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.390 ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; uart_rx:uart_rx_inst|state.S_STOP     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.510      ;
; 0.395 ; game_ctrl:m4|hand[3]                  ; game_ctrl:m4|score[1]                 ; clk          ; clk         ; 0.000        ; 0.033      ; 0.512      ;
; 0.398 ; game_ctrl:m4|hand[3]                  ; game_ctrl:m4|score[0]                 ; clk          ; clk         ; 0.000        ; 0.033      ; 0.515      ;
; 0.399 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.519      ;
; 0.399 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[5]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.519      ;
; 0.400 ; uart_rx:uart_rx_inst|rx_data[0]       ; game_ctrl:m4|hand[2]                  ; clk          ; clk         ; 0.000        ; 0.032      ; 0.516      ;
; 0.403 ; uart_rx:uart_rx_inst|rx_data[0]       ; game_ctrl:m4|hand[3]                  ; clk          ; clk         ; 0.000        ; 0.032      ; 0.519      ;
; 0.416 ; uart_rx:uart_rx_inst|rx_d1            ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.536      ;
; 0.442 ; uart_rx:uart_rx_inst|bit_cnt[2]       ; uart_rx:uart_rx_inst|rx_bits[5]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.450 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.570      ;
; 0.454 ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; uart_rx:uart_rx_inst|bit_cnt[2]       ; uart_rx:uart_rx_inst|rx_bits[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[6]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[7]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.464 ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; uart_rx:uart_rx_inst|cycle_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; uart_rx:uart_rx_inst|rx_data[1]       ; game_ctrl:m4|hand[2]                  ; clk          ; clk         ; 0.000        ; 0.032      ; 0.586      ;
; 0.470 ; uart_rx:uart_rx_inst|rx_data[1]       ; game_ctrl:m4|hand[3]                  ; clk          ; clk         ; 0.000        ; 0.032      ; 0.586      ;
; 0.482 ; uart_rx:uart_rx_inst|rx_data[7]       ; game_ctrl:m4|state.SHOW               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.603      ;
; 0.490 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|rx_bits[4]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.610      ;
; 0.494 ; game_ctrl:m4|hand[2]                  ; game_ctrl:m4|score[0]                 ; clk          ; clk         ; 0.000        ; 0.033      ; 0.611      ;
; 0.498 ; game_ctrl:m4|hand[2]                  ; game_ctrl:m4|score[1]                 ; clk          ; clk         ; 0.000        ; 0.033      ; 0.615      ;
; 0.500 ; uart_rx:uart_rx_inst|rx_data[1]       ; game_ctrl:m4|hand[1]                  ; clk          ; clk         ; 0.000        ; 0.029      ; 0.613      ;
; 0.506 ; uart_rx:uart_rx_inst|rx_d0            ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.626      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; 10.627 ; 0.150 ; N/A      ; N/A     ; 9.434               ;
;  clk                                            ; 12.374 ; 0.186 ; N/A      ; N/A     ; 9.434               ;
;  m0|altpll_component|auto_generated|pll1|clk[0] ; 10.627 ; 0.150 ; N/A      ; N/A     ; 19.717              ;
; Design-wide TNS                                 ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                            ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_hs        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_vs        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; vga_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; vga_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; vga_data[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; vga_data[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; vga_data[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; vga_data[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; vga_vs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; vga_data[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; clk                                            ; clk                                            ; 2913     ; 0        ; 0        ; 0        ;
; clk                                            ; m0|altpll_component|auto_generated|pll1|clk[0] ; 180      ; 0        ; 0        ; 0        ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 11186    ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; clk                                            ; clk                                            ; 2913     ; 0        ; 0        ; 0        ;
; clk                                            ; m0|altpll_component|auto_generated|pll1|clk[0] ; 180      ; 0        ; 0        ; 0        ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 11186    ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 88    ; 88   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                      ;
+------------------------------------------------+------------------------------------------------+-----------+-------------+
; Target                                         ; Clock                                          ; Type      ; Status      ;
+------------------------------------------------+------------------------------------------------+-----------+-------------+
; clk                                            ; clk                                            ; Base      ; Constrained ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
+------------------------------------------------+------------------------------------------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; vga_data[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_hs       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_vs       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; vga_data[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_hs       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_vs       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat Oct 29 17:06:46 2022
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {m0|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {m0|altpll_component|auto_generated|pll1|clk[0]} {m0|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 10.627
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    10.627               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    12.374               0.000 clk 
Info (332146): Worst-case hold slack is 0.443
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.443               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.783
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.783               0.000 clk 
    Info (332119):    19.720               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 11.316
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.316               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    12.693               0.000 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
    Info (332119):     0.401               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.772
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.772               0.000 clk 
    Info (332119):    19.717               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 15.662
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.662               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    16.668               0.000 clk 
Info (332146): Worst-case hold slack is 0.150
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.150               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.434               0.000 clk 
    Info (332119):    19.732               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4789 megabytes
    Info: Processing ended: Sat Oct 29 17:06:48 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


