////////////////////////////////////////////////////////////////////////////////
////////////////////////////////////////////////////////////////////////////////
//              Copyright $YEAR by KD. All right reserved.
////////////////////////////////////////////////////////////////////////////////
// Component: $COMPONENT_NAME
// Date     : $Date: $
// Version  : $Revision: $
// Author   : SAZ
// Summary  : TODO: write summary
//            report bugs to simone.azzalin@kdpof.com 
////////////////////////////////////////////////////////////////////////////////
////////////////////////////////////////////////////////////////////////////////

////////////////////////////////////////////////////////////////////////////////
// Verilog include
////////////////////////////////////////////////////////////////////////////////

// end of $COMPONENT_NAME
