-- phpMyAdmin SQL Dump
-- version 5.0.2
-- https://www.phpmyadmin.net/
--
-- Host: 127.0.0.1
-- Generation Time: Apr 14, 2022 at 01:01 PM
-- Server version: 10.4.14-MariaDB
-- PHP Version: 7.2.33

SET SQL_MODE = "NO_AUTO_VALUE_ON_ZERO";
START TRANSACTION;
SET time_zone = "+00:00";


/*!40101 SET @OLD_CHARACTER_SET_CLIENT=@@CHARACTER_SET_CLIENT */;
/*!40101 SET @OLD_CHARACTER_SET_RESULTS=@@CHARACTER_SET_RESULTS */;
/*!40101 SET @OLD_COLLATION_CONNECTION=@@COLLATION_CONNECTION */;
/*!40101 SET NAMES utf8mb4 */;

--
-- Database: `websitelab`
--

-- --------------------------------------------------------

--
-- Table structure for table `plagiator_postmodel`
--

CREATE TABLE `plagiator_postmodel` (
  `id` int(11) NOT NULL,
  `nim` varchar(100) NOT NULL,
  `isi_laprak` longtext NOT NULL,
  `nama` varchar(100) NOT NULL,
  `unit` varchar(100) NOT NULL
) ENGINE=InnoDB DEFAULT CHARSET=utf8mb4;

--
-- Dumping data for table `plagiator_postmodel`
--

INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(541, '3332210056', 'Register Geser Menggunakan D Flip-flop dan JK Flip-flop\r\nAdapun data yang diperoleh dari hasil percobaan, terdapat pada tabel 3.1\r\n\r\nTabel 3.1 Register Geser mengunakan D flip-flop\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\nBerdasarkan tabel 3.1 S dan R adalah 1 dan 0 maka keluaran akan direset,\r\nlalu Ketika diberikan clock maka data masuk ke Q0, dan jika di clock lagi, maka\r\nakan bergeser ke kanan dan seterusnya.\r\n\r\n2. Register Geser menggunakan piranti khusus\r\n\r\nTabel 3.2 Register geser menggunakan piranti khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CPതതതത PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\n8\r\n\r\nOutput Enabler adalah gerbang yang akan menyatakn proses, jika bernilai\r\n0 maka sedang memasuki proses, sedangkan jiak bernilai 1 tidak terjadi proses.\r\nParalel Enable jika bernilai 1 maka data dipindahkan secara parelel, sedangkan\r\njika bernilai 0 maka data akan bergeser ke kanan3. Bidirectional Shift Register\r\n\r\n3. . Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\nAdapun data yang didapatkan, yaitu :\r\n\r\nGambar 3.1 Bidirectional shift register\r\n\r\nTabel 3.3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n\r\n9\r\n\r\n1 1 1 1 1 1 1 1\r\n\r\nKetika mode bernilai 0 maka data output akan bergeser ke kanan,\r\njika mode bernilai 1 maka data output akan bergeser ke kiri.\r\n\r\n10\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n1. Shift regiter merupakan rangkaian yang terdiri atas kumpulan flip-flop\r\nyang digunakan untuk menyimpan data.\r\n2. Shift register dapat dibuat dengan menggunakan JKFF, DFF, dan piranti\r\nkhusus', 'ONIEL SATO NERISMAN', 'UNIT 1'),
(542, '33322100060', 'Pada percobaan kali ini rangkaian yang digunakan adalah rangkaian SIPO,\r\ndimana pada saat nilai S = 1 dan R = 0 serta C1 & C2 serta 1D tidak\r\ndihiraukan maka nilai output nya akan di reset. Selanjutnya nilai 1D & R\r\ndiubah menjadi 1 dan diber clock maka nilai pada output Q0 akan berubah\r\nmenjadi 1. Pada nilai 1D diubah kembali menjadi 0 dan diberi clock maka\r\nnilai output nya akan berpindah pada output Q1. Apabila diberi clock kembali\r\nmaka nilai output nya akan bergeser pada output Q2. Dan apabila diberi clock\r\nKembali nilai output akan bergeser ke Q3. Jadi dapat disimpulkan pada\r\n\r\nrangkaian diatas termasuk ke dalam shift register right Flip-Flop dan JK Flip-\r\nFlop dapat diketahui bahwa saat clock dan D tidak ada serta nilai input S dan\r\n\r\nR sama dengan 1 dan 0, maka outputnya bernilai 0, 0, 0, 0. Saat S dan R nya\r\nbernilai 1 dan 0 serta tanpa clock dan D, maka keluaran pada rangkaian\r\ntersebut mengalami reset. Saat clock ada dan D benilai 1 serta nilai input S dan\r\nR sama dengan 1 dan 1, maka outputnya bernilai 1, 0, 0, 0. Saat S dan R nya\r\nbernilai 1 dan 0 serta ada clock dan D bernilai 1, maka data input pada\r\nrangkaian tersebut mengalami masuk ke output Q0. Saat clock pertama kali\r\ndan D benilai 0 serta nilai input S dan R sama dengan 1 dan 1, maka outputnya\r\nbernilai 0, 1, 0, 0. Saat S dan R nya bernilai 1 dan 1 serta clock pertama kali\r\ndan D bernilai 0, maka data output sebelumnya pada rangkaian tersebut\r\nmengalami pergeseran ke kanan. Seperti output pada tabel yang sebelumnya\r\nQ0 bernilai 1, karena ada pergeseran ke kanan maka Q1 nya yang bernilai 1.\r\nSaat clock kedua kali dan D benilai 0 serta nilai input S dan R sama dengan 1\r\ndan 1, maka outputnya bernilai 0, 0, 1, 0. Saat S dan R nya bernilai 1 dan 1\r\nserta clock kedua kali dan D bernilai 0, maka data output sebelumnya pada\r\nrangkaian tersebut mengalami pergeseran ke kanan. Seperti output pada tabel\r\nyang sebelumnya Q1 bernilai 1, karena ada pergeseran ke kanan maka Q2 nya\r\nyang bernilai 1. Saat clock ketiga kali dan D benilai 0 serta nilai input S dan R\r\n\r\n8\r\nsama dengan 1 dan 1, maka outputnya bernilai 0, 0, 0, 1. Saat S dan R nya\r\nbernilai 1 dan 1 serta clock ketiga kali dan D bernilai 0, maka data output\r\nsebelumnya pada rangkaian tersebut mengalami pergeseran ke kanan. Seperti\r\noutput pada tabel yang sebelumnya Q2 bernilai 1, karena ada pergeseran ke\r\nkanan maka Q3 nya yang bernilai 1. Dan jika diberi clock lagi pada tabel\r\ntersebut, maka rangkaian akan mengalami pergeseran ke kanan lagi.\r\n\r\n.\r\n\r\n2. Register Geser Menggunakan Piranti Khusus\r\n\r\nGambar 1. 5 Register Geser Menggunakan Piranti Khusus\r\nBerikut adalah tabel kebenaran daripada rangkaian diatas :\r\n\r\n9\r\n\r\nTabel 2 2 Hasil Percobaan Kedua\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE � � PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 1 1 1 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nBerdasarkan tabel 3.2 Register Geser Menggunakan Piranti Khusus dapat\r\ndiketahui bahwa saat OE nya bernilai 0 serta PE, clock, DS, inputnya tidak\r\nada, maka outputnya kan bernilai 1, 1, 1, 0. Dan juga pada saat OE nya\r\nbernilai 0 serta PE, clock, DS, inputnya tidak ada, maka rangkaian akan\r\nmengalami keadaan proses. Saat OE nya bernilai 1, PE nya bernilai 1, ada\r\nclock, DS tidak ada, inputnya 1, 0, 1, 0, maka outputnya kan bernilai 1, 0, 1, 0.\r\nDan juga pada saat OE nya bernilai 1, PE nya bernilai 1, ada clock, DS tidak\r\nada, inputnya 1, 0, 1, 0, maka rangkaian akan mengalami keadaan parallel\r\nload. Saat OE nya bernilai 1, PE nya bernilai 0, ada clock, DS bernilai 0,\r\ninputnya tidak ada atau tidak dianggap, maka outputnya kan bernilai 0, 1, 0, 1.\r\nDan juga pada saat OE nya bernilai 1, PE nya bernilai 0, ada clock, DS\r\nbernilai 0, inputnya tidak ada atau tidak dianggap, maka rangkaian akan\r\nmengalami pergeseran ke kanan. Saat OE nya bernilai 1, PE nya bernilai 0,\r\nada clock, DS bernilai 1, inputnya tidak ada atau tidak dianggap, maka\r\noutputnya kan bernilai 1, 0, 1, 0. Dan juga pada saat OE nya bernilai 1, PE nya\r\nbernilai 0, ada clock, DS bernilai 1, inputnya tidak ada atau tidak dianggap,\r\nmaka rangkaian akan mengalami pergeseran ke kanan. Saat OE nya bernilai 1,\r\nPE nya bernilai 0, clock kedua kali, DS bernilai 1, inputnya tidak ada atau\r\ntidak dianggap, maka outputnya kan bernilai 1, 1, 0, 1. Dan juga pada saat OE\r\nnya bernilai 1, PE nya bernilai 0, clock kedua kali, DS bernilai 1, inputnya\r\ntidak ada atau tidak dianggap, maka rangkaian akan mengalami pergeseran ke\r\nkanan. rangkaian tersebut masih berbentuk PIPO yang dimana PIPO itu bukan\r\ntermasuk ke dalam shift register sehingga PIPO hanya dapat memasukkan\r\ndata-datanya saja.\r\n3. Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\n1\r\n0\r\n\r\nGambar 1. 6 Rangkaian Bidirectional Shift Register\r\nPada rangkaian diatas didapat data pada tabel kebenaran berikut :\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n\r\n1\r\n1\r\n\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nPada tabel diatas dapat disimpulkan ketika nodenya maka pada saat\r\npercobaan akan bergeser kekanan sedangkan pada node 1 akan bergeser\r\nkekanan kebalikanya dari node 0. 9 Pada percobaan pertama Ketika\r\nmasukanya 1 dan 0 denga mode 1 maka keluaranya yaitu 0,0,0,0. Pada\r\npercobaan kedua dengan masukan 1 dan 1 dengan node 0 dengan D=0 maka\r\nkeluaran yang dihasilkan yaitu 0,0,0,0. Pada dilakukanyan percobaan ketiga\r\nKetika masukannya 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang\r\ndihasilkan yaitu 1,0,0,0. Pada percobaan keempat dengan masukan dengan\r\nnode 0 serta dengan D=1 maka keluaran bergeser kenan yang dihasilkan\r\nyaitu 1,1,0,0. Pada percobaan kelima dengan masukan 1 dan 1 dengan node\r\n0 dengan D= 1 maka keluranya juga bergeser kekanan yaitu 1,1,1,0. Pada\r\npercobaan keenam dengan masukan 1 dan 1 dengan node 0 dengan D=1\r\nmaka keluaran yang dihasilkan bergeser kenan yaitu 1,1,1,1. Sedangkan\r\npada percobaan 7 dengan masukan 1 dan 1 dengan node 0 dengan D =1\r\ndengan node 0 maka akan bergeser kekeri sampai pada percobaan\r\nkesimbilan\r\n\r\nBAB IV\r\n\r\nKESIMPULAN DAN SARAN\r\n\r\n4.1 Kesimpulan\r\nAdapun kesimpulan yang dapat diambil pada praktikum kali ini adalah\r\nsebagai berikut :\r\nShift Register adalahSebuah rangkaian yang dapat menggeser suatu data\r\nbaik itu ke kanan ataupun ke kiri dengan cara memberikan pulse dan nilai nol\r\npada PE jika menggunakan rangkaian PIPO.', 'Faishal Fansuri', 'UNIT 1'),
(543, '3332210063', 'Pada percobaan ini format register geser yang digunakan adalah SIPO, dan jika nilai\r\nSet = 1 dan Reset adalah 0 dan C1 & C2 dan 1D bebas maka output register geser\r\ndireset. Ketika nilai 1D, S, dan R adalah 1 dan pulsa clock diterima, data mulai\r\nmasuk Q0. Kemudian geser nilai 1D ke nol sehingga outputnya adalah nilai 1 yang\r\nbergerak dari Q0 ke Q3. Jika Anda tidak memindahkannya, maka akan didapatkan\r\nsatu output. 3.2.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nTabel 3.2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE �\r\n�\r\nPE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 1 1 1 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nJika nilai input dibebaskan dan nilai OE nol, output akan terus menerus acak. Untuk data kedua nilai DS dibebaskan, nilai OE dan PE 1, input D0, D1, D2, dan\r\nD3 berturut-turut 1, 0, 1, 0, dan data diload pulsa Ini akan dimulai. PE diberi nilai 1, sehingga rangkaian mengaktifkan bentuk paralel sebelum memasuki input. Data\r\nkedua dari belakang memberikan PE nilai nol sehingga output dari rangkaian dapat\r\ndipindahkan. Ini jika nilai PE masih 1. Rangkaian tersebut masih berbentuk PIPO\r\nyang dimana PIPO itu bukan termasuk ke dalam shift register sehingga PIPO hanya\r\ndapat memasukkan data-datanya saja.\r\n\r\n3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\nTabel 3.3 Bidirectional Shift Register\r\nMasukan Keluaran\r\n\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nDari hasil analisa terlihat jelas bahwa jika nilai R (reset) adalah 0 atau aktif, jika\r\nkondisi reset aktif maka nilai output output tetap angka 0, maka input lainnya dalam\r\nkeadaan tidak peduli. . Oleh karena itu, kita dapat menyimpulkan bahwa R dan S\r\nadalah baris aktif. Di sini, kondisi 0 menjadi aktif dan kondisi 1 menjadi tidak aktif\r\nkarena notegate dari input. Kemudian ketika kedua kondisi diatur ulang dan set\r\ndimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi\r\nselayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna\r\nuntuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode\r\nbernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least\r\nSignificant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka\r\npergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit.\r\n\r\nLalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan\r\nsebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini\r\ndari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka\r\ndata akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari\r\ntiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami\r\npergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai\r\ndata 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap\r\nbit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang\r\ndimasukkan lalu diclock. Lalu, penentuan keluaran paralel atau seri dapat dilihat dari\r\nmasukan data itu sendiri. Jika input terus menerus memberikan input 0 atau 1 konstan, outputnya serial, dan jika nilai input bergantian antara 1s dan 0, outputnya paralel. Dalam rangkaian ini, kita dapat menyimpulkan bahwa jenis register geser ini adalah\r\nSIPO, berdasarkan hasil yang ditunjukkan pada tabel kebenaran. Hal ini terjadi ketika\r\nnilai input adalah 1, yaitu hanya D, dan output alternatif (1) paralel jika dilihat dari\r\noutput. Atau bisa juga SISO karena beberapa keluaran memiliki keluaran yang\r\nkonstan. Sirkuit ini juga didasarkan pada jumlah output dan 4 bit.\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerikut merupakan kesimpulan dari praktikum yang sudah dilakukan:\r\n1. Menggunakan dan Memahami cara kerja register geser. 2. Merakit dan menggunakan register geser dari rangkaian flip-flop dan piranti\r\nkhusus.', 'AKHMAD BUKHARI', 'UNIT 1'),
(544, '3332210075', 'Kita telah melakukan percobaan dan bisa dilihat bahwa bentuk shift register\r\nyang digunakan adalah SIPO, disaat set memiliki nilai 1, reset memiliki nilai 0,\r\ndan nilai C1-C2 serta 1D-nya memiliki nilai bebas maka output dari rangkaian ini\r\nakan tereset. Disaat 1D, S, dan R memiliki nilai 1 dan diberikan pulse clock\r\nmakan data dari rangkaaian ini akan mulai memasuki Q0 . Nilai 1D tergeser ke 0\r\nsupaya output yang keluar memiliki nilai 1.\r\n\r\n10\r\n\r\nKita telah mengetahui data percobaan kesatu, berikut ini adalah hasil dari\r\npercobaan kedua,\r\n\r\nTabel 3.2. Hasil Register percobaan 2\r\nMasukan Keluaran\r\n\r\nKeterangan OE  PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nKita telah melakukan percobaan kedua dan kita bisa mengetahui apabila nilai\r\ndari inputan OE memiliki nilai 0 maka output akan mengacak terus menerus.\r\nNilai DS dikeluarkan dari nilai OE dan PE memiliki nilai 1 dan inputa dari D0,\r\nD1, D2 dan D3 secara berturut-turut bernilai 1, 0, 1, 0 dan apabila diberi pulse\r\nmaka data akan mulai dimuat. PE memiliki nilai 1 agar rangkaian mulai\r\nmengaktifkan bentuk paralel dan diisi oleh inputannya. Inputan diberi nilai 0\r\ndari data ketiga supaya outputan berpindah pindah. Jika PE masih memiliki nilai\r\n1 maka rangkaian tersebut masih berbentuk PIPO, sedangkan PIPO bukan\r\nmasuk kedalam shift register.\r\nKita telah mendapatkan hasil dari percobaan kedua maka dibawah ini adalah\r\nhasil dari percobaan ketiga\r\n\r\nTabel 3.3.Hasil Percobaan 3\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 0 1 1 1 1 0\r\n1 1 1 0 1 1 0 1\r\n\r\n11\r\n\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nKita melakukan percobaan dan mengetahui bahwa rangkaian ini\r\nmenggeser ke 2 arah, kanan dan kiri yang memiliki inputan 1 dan outputan\r\n4 paralel dan satu mode untuk mengatur arah geser.\r\n\r\n12\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nKita telah melakukan beberapa percobaan dan kita mendapatkan\r\nkesimpulan sebagai berikut,\r\n1. Shift register adalah rangkaian logika yang digunakan untuk\r\nmenyimpan dan mentrasnfer data. Flip flop yang disusun secara seri\r\ndisebut register geser. Register geser menyimpan bit dan pada keluaran\r\nQ digeser flip flop berikutnya\r\n2. kita dapat membuat rangkaian flip flop dan sebuah piranti khusu', 'MUHAMMAD FARHAN RAMADHAN', 'UNIT 1'),
(545, '3332200066', 'Dari tabel di bawah ini, untuk input S = 1 dan R = 0, output direset,\r\nuntuk R = 1 data digeser ke kanan, tetapi untuk 0, data direset. Jika data\r\n= 1 dan mode = 1 maka data pada Q0 bernilai 1 dan data bernilai 1, maka\r\ndiambil nilai 1. Saat Anda mengaktifkan jam, data digeser ke kanan.\r\nDalam hal ini, data = 0 dan mode = 1 adalah data yang ditampilkan\r\nketika Q0 = 0. Nilai ini didapat karena datanya 0. Kemudian nomor 1\r\nmuncul di output berikutnya. Ini berlaku untuk percobaan berikutnya.\r\nTabel 3. 8 Register Geser Menggunakan Flip-Flop Data dan Flip-Flop\r\n\r\nJK\r\n\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\n\r\n7\r\n\r\nData berikut menunjukkan bahwa ketika PE = 1, DS diabaikan\r\nkarena inputnya paralel. Seperti pada uraian sebelumnya, untuk PE 0\r\ndan DS 0, jumlah keluaran QO mengikuti PE dan sama dengan\r\nselanjutnya.\r\nTabel 3.2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\n3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\nBidirectional Shift Register adalah sebuah rangkaian yang dapat\r\nmenggeser 2 arah yaitu kekanan dan kekiri dimana ada 1 input seri dan\r\noutput pararel 4 bit dan juga ada 1 mode yang akan digunakan unuk\r\nmengatur arah geseran. Pada data diatas jika mode = 0 maka data akan\r\nbergeser kekanan dan jika mode 1 maka data akan bergeser kekiri.[2]\r\n\r\nTabel 3.3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n\r\n8\r\n\r\n1\r\n1\r\n1\r\n1\r\n0\r\n1\r\n1\r\n1\r\n\r\n1\r\n1\r\n1\r\n1\r\n1\r\n1\r\n1\r\n1\r\n\r\n9\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerikut ini merupakan kesimpulan yang didapatkan dari praktikum yang\r\ntelah dilakukan bagaimana seperti berikut ini :\r\n4. Shift register merupakan fungsional yang banyak dipakai didalam sistem\r\ndigital. Register geser pada dasarnya adalah kumpulan flip-flop yang\r\ndirangkai secara seri, maka dari itu setiap bit yang disimpan dikeluaran Q\r\ndigeser ke flip-flop berikutnya. Pergeseran bit ini dapat terjadi kepada\r\nsetiap pulsa clock. Pulsa-pulsa clock tersebut dikirim kesemua flip-flop\r\ndalam register, sehingga operasinya berjalan secara sinkron.\r\n5. Praktikan dapat membuat shift register dari flip-flop dan piranti khusus.', 'KHAIRUNNAS HIDAYATULLAH', 'UNIT 1'),
(546, '3332200099', 'Tabel kebenaran register geser menggunakan DFF dan JKFF. Dalam\r\npercobaan ini, register geser ada empat pulsa clock yang bertindak sebagai\r\npemicu, 1D, yang yaitu data biner yang diterima dan dikeluarkan, dan S dan\r\nR, yang dimaksudkan buat memenuhi kondisi set reset yang dicoba. Di awal\r\n\r\npercobaan, input dan output tidak bernilai atau masih dalam tahap proses.\r\nKemudian, jika 1D adalah input dan S atau R adalah input, rangkaian tidak\r\nakan mendapatkan output jika keduanya memiliki nilai yang sama (tinggi).\r\nDapat dikatakan bahwa input S dan R bekerja pada rangkaian ini. Anda dapat\r\nmelihat bahwa S dan R adalah 1 dan data di atas menunjukkan bahwa kolom\r\nC1 & C2 adalah NegativeEdgeTriggere dan ketika 0 dipicu dan diaktifkan.\r\nKemudian, jika beberapa kondisi memenuhi kriteria di atas, data input akan\r\nmenjadi output saat jam dipicu, data 1D akan dikeluarkan ke output, dan 1D\r\nakan diubah sesuai kebutuhan. Pulsa clock terlihat seperti ini: Ketika dipicu\r\nlagi, input pertama digeser ( tabel pertama, output Q0 akan digeser ke output\r\nflip. – Flop berikutnya adalah Q1 dan seterusnya. Gambar rangkaian register\r\ngeser Menggunakan satu set DFF dan JKFF, dapat dilihat dilampiran.\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE ̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nTerlihat pada tabel di atas, data percobaan kedua adalah register geser\r\nmemakai perangkat khusus. Perangkat khusus ini memakai IC 74LS295\r\ndengan input PE. Ini berarti enabler paralel, yang artinya aktivator paralel\r\nyang dipakai ketika input dan output paralel diperlukan. keluaran seri dan\r\nparalel. PE aktif jika input 1 adalah input, tidak aktif jika input 0, dan dapat\r\ndisebut seri. Untuk seri DS atau data serial, dikatakan aktif ketika menerima\r\ninput 1 dan tidak aktif ketika 0. berikutnya adalah masukan OE. Itu singkatan\r\ndari Output Enabler dan digunakan untuk menampilkan nilai output. Jika input\r\n\r\nOE adalah 0, output dari jaringan tidak akan ditampilkan. Jika input dari OE\r\nadalah 1. Rangkaianya ada dilampiran\r\n\r\n3.2.3 Bidirectional Shift Register dengan Gerbang Logika Dasar dan DFF\r\n\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nTabel di atas adalah dari percobaan ketiga, percobaan menggunakan\r\nregister geser dua arah. Rangkaian dua arah ini adalah rangkaian yang\r\nmengubah arah shift kiri/kanan atau output kiri/shift kanan. Dari daftar shift.\r\nDi percobaan ini register geser dua arah 1 menggunakan DFF, sehingga\r\nmemiliki input D. Input lainnya terdiri dari DL (data tersisa). Artinya data\r\ntersebut berisi MODE, Clock, S, dan R. Mode input berarti pengaturan bahwa\r\nregister geser bergerak dari kanan ke kiri pada input 1. Ini disebut pergeseran\r\nkanan. Data masukan yang dapat diterima adalah data masukan dari DR. Jika\r\nnilai input adalah 0, register geser bergerak dari kiri ke kanan. Ini disebut shift\r\nkiri, dan data input yang dapat diterima adalah data input dari DL. Modus\r\nadalah referensi saat menggeser tanggal yang diinginkan. Ada juga input S\r\ndan R yang merupakan pengontrol keadaan Setel dan setel ulang. Ada juga\r\npulsa clock yang memicu / metergate transfer data. Jika S adalah 1 dan R\r\nadalah 0, kondisinya adalah kondisi reset dan nilai input lainnya dianggap\r\n\r\ntidak relevan. Jika input S dan R sama, rangkaian beroperasi dan hanya\r\nmembutuhkan input D (DL atau DR tergantung pada input mode input)\r\nsebagai data dan pulsa clock sebagai pemicu.\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 kesimpulan\r\npada praktikum pada unit 7 tentang Shift Register\r\ndidapatkan kesimpulan sebagai berikut:\r\n1. SIPO adalah register gessr yang dimana masukanya\r\nberurutan outputnya serentak. Prinsip kerjanya adalah\r\nmemasukan data secara deret yang diana akan\r\ndikeluarkan oleh D-FF, masukanya dari 0 ke 1.\r\n2. Di percobaan pertama dapat dilihat bahwa pembuatan\r\nshift register menggunakan DFF dan JKFF, di\r\npercobaan kedua adalah rangkaian dirakit\r\nmenggunakan piranti khusus dan juga gerbang logika\r\ndasar, piranti khusus tersebut biasa dikenal sebagai IC\r\n(Integrated Circuit)', 'MOCHAMMAD IRFAN RIFA’I', 'UNIT 1'),
(547, '3332210043', 'Dipraktikum kali ini ada tiga percobaan yang dilakukan yang pertama\r\nRegister Geser Menggunakan D Flip-Flop dan JK Flip-flop, Register Geser\r\nMenggunakan D Flip-flop dan JK Flip-flop dapat dirangkai menggunakan\r\nSISO (Serial Input dan Serial Output) yaitu yang dihubungkan secara seri\r\ndimana output nya menyala secara bergantian. Dapat dilihat dari gambar\r\nrangkaian dibawah ini\r\n\r\nDari rangkaian diatas bisa dibuat truth table dibawah ini\r\nMasukan Keluaran Keteranagan C1&C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n↓ 1 1 1 1 0 0 0 Data masuk ke Q0\r\n↓ 0 1 1 0 1 0 0 Geser kanan\r\n↓ 0 1 1 0 0 1 0 Geser kanan\r\n↓ 0 1 1 0 0 0 1 Geser kanan\r\nDari data diatas bisa dilihat cara kerjanya yang pertama register di-clear,\r\nmemaksa keempat output bernilai nol. Selanjutnya memasukan pulsa pada\r\n1D agar mentrafer pada Q sehingga mendapatkan output Q0 = 1, Q1 = 0,\r\nQ2 = 0 Q3 = 0. Kita masukkan sekarang logika 0 pada input data. Setelah\r\ndiberi pulsa clock lagi, output akan menunjukkan 0100. Hal ini\r\nmenunjukkan terjadinya penggeseran data secara serial. Begitu seterusnya\r\n\r\nD\r\n5 Q\r\n1\r\nCLK 3\r\nQ\r\n2 R\r\n4 S\r\n6\r\nU5:A\r\n\r\n4013\r\n\r\nD\r\n9 Q\r\n13\r\nCLK 11\r\nQ\r\n12 R\r\n10 S\r\n8\r\nU5:B\r\n\r\n4013\r\nD\r\n5 Q\r\n1\r\nCLK 3\r\nQ\r\n2 R\r\n4 S\r\n6\r\nU6:A\r\n\r\n4013\r\nD\r\n9 Q\r\n13\r\nCLK 11\r\nQ\r\n12 R\r\n10 S\r\n8\r\nU6:B\r\n\r\n4013\r\n\r\n0\r\n\r\n0\r\n0\r\n\r\n0 0\r\n\r\n0\r\n\r\n0\r\n\r\n8\r\n\r\nPercobaan yang kedua adalah Register Geser Menggunakan Piranti\r\nKhusus, kali ini dirangkai secara SIPO dan PIPO. Berikut rangkaian IC\r\n79LS194 dibawah ini.\r\n\r\nDibawah ini adalah tabel kebenaran dari rangkaian IC 79LS194.\r\nMasukan Keluaran Keteranagan OE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0\r\n\r\nKeluaran\r\ndireset\r\n\r\n1 ↓ 1 X 1 0 1\r\n0\r\n1 0 1 0\r\n\r\nData masuk\r\nke Q0\r\n1 ↓ 0 0 X X X X 0 1 0 1 Geser kanan\r\n1 ↓ 0 1 X X X X 1 0 1 0 Geser kanan\r\n1 ↓ 0 1 X X X X 1 1 0 1 Geser kanan\r\nCara kerja berdasarkan tabel diatas tentang register geser menggunakan\r\npiranti khusus menggunakan IC 79LS194 karena mempunyai nilai input D0\r\n, D1, D2, dan D3. Yang dimana dapat dipengaruhi oleh nilai input\r\n(masukan) dari OE, PE, DS, dan Clock. Pada kondisi awal yang sebelum\r\ndiberi clock maka yang terjadi tidak dapat menentukan nilai output-nya\r\nsehingga dan memiliki nilai 0 0 0 0. Dan yang selanjutnya nilai dari clock\r\n“1” semua sampai percobaan terakhir, dan nilai PE sebagai parallel enable\r\nuntuk mengaktifkan parallel dari rangkaian SIPO, dan DS sebagai seri untuk\r\nmengaktifkan rangkaian PIPO dengan nilai D0 = 1, D1 = 0, D2 = 1 dan D3\r\n= 0. Pada saat percobaan yang kedua diberi clock maka hasil output-nya 1\r\n0 1 0, nilainya masuk dari input ke output. Dan pada saat parallel dimatikan\r\ndan seri dimatikan tapi dengan nilai input-an yang masih sama maka\r\n\r\n9\r\n\r\noutputnya akan bernilai 0 1 0 1 maka bentuk dari pergerseran paralel seperti\r\nrangkaian SIPO. jadi pada percobaan 2 dan 3 termasuk kedalam pergeseran\r\nSIPO karena hasil outputnya yang di-parallelkan dari 1 0 1 0 menjadi 0 1 0\r\n1, jika seri maka hasilnya akan menjadi 1 1 0 1. Pada percobaan dengan nilai\r\nPE = 0 low, DS 1 = 1 high, dengan nilai inputan yang masih sama maka\r\nhasil output-nya1 0 1 0 dan selanjutnya dengan kondisi yang sama\r\nsebelumnya maka hasil output-nya 1 1 0 1. Maka percobaan 4 dan 5\r\ntermasuk kedalam pergeseran PIPO hasilnya adalah berbentuk seri yang\r\ndimana dari 1 0 1 0 menjadi 1 1 0 1.\r\n\r\nPercobaan Ketiga adalah Bidirectional Shift Register dengan\r\ngerbang logika dasar dan D-FF. dipercobaan ini terdapat Mode yang tidak\r\nada di percobaan lainnya dan dapat dilihat jika nilai Mode nya 0, maka data\r\nakan bergeser ke kanan. Tetapi jika nilai Mode nya 1, data akan bergeser ke\r\narah yang berlawanan yaitu kiri. Bisa dilihat dibawah ini.\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\n10\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nDari percobaan yang telah dilakukan bisa ditarik kesimpulan bahwa\r\nProses bergesernya data yang masuk kedalam register terjadi sejalan\r\nsejalan dengan sinyal pendetak. Cepat lambatnya perwaktuan dalam\r\npergeseran ditentukanoleh sinyal pendetak yang digunakan. Setiap kali\r\nsinyal pendetak berdenyut, maka data yang tersimpan akan bergeser satu\r\nposisi. Jika pulsa pendetak berdenyut sekali lagi, maka data yang tersimpan\r\nakan bergeser satu posisi lagi dan seterusnya. Pergeseran pada shift register\r\ndapat diatur dengan mengubah rangkaiannya, rangkaian pada shift register\r\nada empat yaitu SISO,SIPO,PISO,PIPO.', 'ACHMAD ADAM YOGASWARA', 'UNIT 1'),
(548, '3332210040', 'Pada praktikum ini dilakukan beberapa percobaan, diantaranya register geser\r\nmenggunakan D flip-flop dan JK flip-flop, register geser menggunakan piranti\r\nkhusus, bidirectional Shift Register dengan gerbang logika dasar dan DFF.\r\n3.2.1 Register Geser Menggunakan D flip-flop dan JK flip-flop\r\nTabel 3.1 Register Geser Menggunakan D flip-flop dan JK flip-flop\r\nMasukan Keluaran\r\n\r\nDalam Biner Keterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\n7\r\n\r\nBerdasarkan tabel 3.1 jika input R bernilai 0, maka output yang dihasilkan\r\n0 semua. Lalu saat Set dan Resetnya bernilai 1 dan ada clocknya, maka akan\r\nada outputnya dengan catatan data masuk ke Q0. Lalu jika hal itu diulangi terus\r\nmenerus, maka output yang dihasilkan akan terus bergeser ke kanan (dari Q0\r\nke Q1 ke Q2 dan ke Q3).\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nTabel 1.2. Register Geser Menggunakan Piranti Khusus\r\nCC Keluaran Keterangan\r\n\r\nOE PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nBerdasarkan tabel 3.2 terlihat ketika semua inputnya X, maka dinamakan\r\nkeadaan proses yang mana semua output bernilai 0. Lalu ketika inputnya\r\n1X1010, maka outputnya 1010 yang mana itu dinamakan kondisi parallel load.\r\nLalu ketika inputnya 00XXXX dan 01XXXX, maka output yang dikeluarkan\r\nakan bergeser ke kanan (dari output parallel load sebelumnya).\r\n\r\n3.2.3 Bidirectiobal Shift Register dengan Gerbang Logika Dasar dan DFF\r\n\r\nTabel 3.3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n\r\n8\r\n\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nBerdasarkan tabel 3.3, percobaan ini sangat dipengaruhi oleh modenya.\r\nYang mana Ketika modenya X, maka outputnya akan 0 semua. Lalu Ketika\r\nmodenya 0, maka outputnya akan bergeser ke kanan, sebaliknya jika modenya 1\r\nmaka output akan bergeser ke kiri.\r\n\r\n9\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n1. Cara kerja dari register geser adalah data yang sudah terdaftar\r\ndapat digeserkan dari satu flip-flop ke flip-flop yang lain, bergerak ke\r\nkiri atau ke kanan atas perintah denyut Clock.\r\n2. Jadi register geser bisa dirangkai dengan menggunakan DFF, JKFF, piranti\r\nkhusus, dan bidirectional.', 'MUHAMMAD FARHAN ZULKARNAIN', 'UNIT 1'),
(549, '3332210009', 'Pada percobaan pada praktikum Shift Register ini, didapatkan hasil sebagai berikut:\r\n\r\n3.2.1 Register Geser Menggunakan D Flip flop dan JK Flip-flop\r\nPada percobaan mengenai Register Geser menggunakan D Flip Flop dan JK Flip Flop\r\nini, didapatkan hasil sebagai berikut :\r\n\r\nTabel 3. 1 Register Geser Menggunakan Flip Flop Data dan Flip Flop JK\r\n\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\nPada percobaan ini mengenai Register Geser menggunakan Flip Flop Data dan Flip\r\nFlop Jk terdapat masukan nya yaitu C1 dan C2, sebuah ID, S dan R. Untuk keluaran\r\nnya ini terdapat Keluaran dalam biner yaitu Q0, Q1, Q2, dan Q3. Jadi selama Reset\r\n0, nilai pada tindakan dapat berpengaruh pada output, pada saat Reset 1 dan clock\r\nditekan maka output akan menyala secara bertahap mulai dari Q0, Q1, Q2, Q3,\r\nsetelah itu dapat dilihat dari Q0 akan bergeser ke Q1 dan begitu juga pada Q1 ke Q2\r\ndan seterusnya tergantung pada input yang dimasukan dan terdapat tekanan pada\r\nclock.\r\n\r\nGambar 3. 1 Rangkaian Geser menggunakan JKFF\r\n\r\n8\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nPada percobaan mengenai Register Geser menggunakan Piranti Khusus ini,\r\ndidapatkan hasil sebagai berikut :\r\n\r\nTabel 3. 2 Register Geser menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE ̅C̅P̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nPada percobaan ini, Register Geser menggunakan Piranti Khusus terdapat masukan\r\nnya yaitu pada rangkaian piranti khusus ini mempunyai 8 masukan yaitu OE ini\r\nuntuk menyalakan dan menghidupkan suatu rangkaian. Cp itu Clock pulse, PE ini\r\nadalah suatu nilai pada masukan yang mengalir secara parallel. DS itu sedikit\r\nberbeda dari PE yaitu suatu nilai pada masukan yang mengalir secara secara seri dan\r\nterdapat masukan parallel yaitu D0, D1, D2, D3.\r\n\r\n3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\nPada percobaan mengenai Register Bidirectional Shif Register dengan gerbamg\r\nlogika dasar dan DFF ini, didapatkan hasil sebagai berikut:\r\n\r\nTabel 3. 3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n\r\n9\r\n\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n\r\nPada percobaan ini, Bidirectional Shift Register terdapat 5 masukan yaitu Clock ini\r\nsebagai pemicu rangkaian, S dan R, Mode dan 3. Untuk keluaran nya ini ada 4 yaitu Q0,\r\nQ1, Q2, Q3. Bidirectional Shift Register ini adalah suatu register yang mampu bergeser\r\nke kanan atau ke arah kiri tergantung pada mode yang dipilih. Contohnya itu itu, jika\r\nmode nya itu 0 maka akan bergeser ke arah kanan dan ketika modenya itu 1 maka akan\r\nbergeser ke arahb kiri.\r\n\r\nGambar 3. 2 Rangkaian Bidirectional Shift Register\r\n\r\n10\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nPada praktikum yang telah dilakukan mengenai Shift Register, didapatkan kesimpulan\r\nsebagai berikut.\r\n\r\n1. Register geser ini suatu pendaftaran informasi yang ada pada rangkaian dimana\r\ndapat digeserkan. Di dalam register geser ini ada beberapa flip flop yang saling\r\ndikoneksi atau dihubugkan, sehingha terdaftar dapat digeserkan dari satu flip flop\r\nke yang lainnya, bergerak ke kiri dan ke kanan atas perintah clock, dan sebuah flip\r\nflop dapat menyimpan atau mencatat data.\r\n2. Pada Shift Register ini dapat dirangkai atau disusun dengan JKFF, D Flip Flop,\r\nPiranti Khusus dan Bidirectional.', 'ARIF RAMADHAN', 'UNIT 1'),
(550, '3332200089', 'Dari tabel 3.1 diatas dapat kita simpulkan bahwa cara kerja shift register dengan\r\nSIPO atau serial output parallel input shift register adalah dengan memberikan nilai D\r\n1 satu kali kemudian merubah nilai D menjadi 0. Dimana D = Q atau input = output\r\nJadi jika D = 1, maka Q0 bernilai 1 dan diberikan input D = 0, maka Q0 bernilai 0 dan\r\nnilai 1 dari Q0 sebelumnya Untuk menggeser ke Q1, mengubah nilai input D dan\r\nbergeser.\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nGambar 3.2. Register SIPO pada Piranti Khusus\r\n\r\n2\r\n\r\nGambar 3.3 Register PIPO pada Piranti Khusus\r\n\r\nTabel 3.2. Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 0 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 0 0 1 0 Geser Kanan\r\n1 0 1 X X X X 0 1 0 1 Geser Kanan\r\n\r\nDari tabel 3.2 di atas, dapat disimpulkan bahwa pengoperasian alat khusus\r\npada percobaan kedua menggabungkan prinsip operasi antara shift register serial\r\ninput parallel output (SIPO) dan shift register parallel input parallel output (PIPO)\r\nsebagai berikut:\r\nOE : Output enable adalah gerbang yang menunjukkan apakah register\r\ndiaktifkan atau dinonaktifkan (1 jika aktif, 0 jika tidak aktif).\r\nPE : Parallel Enable adalah gateway yang menunjukkan penggunaan PIPO saat\r\ndiaktifkan (PE = 1). Ketika gerbang ini diaktifkan, perangkat akan melakukan\r\nfungsi PIPO. Nilai input sama dengan nilai output tanpa bergeser. Ini karena nilai\r\ninputnya semua sama. Dimana Q0 = D0, Q1 = D1, Q2 = D2, dan seterusnya.\r\nCP : Clock adalah tombol yang digunakan untuk membuat shift di SIPO\r\nDS : Data serial Jika gateway diaktifkan (DS = 1), pemindahan akan dilakukan\r\noleh gateway ini. Sama seperti di percobaan pertama\r\nD0 – D3 : Data masukkan apabila PE diaktifkan (PE = 1)\r\n\r\n3\r\n\r\nQ0 - Q3 : Data keluaran baik untuk SIPO ataupun pada PIPO\r\nRegister geser biasanya digunakan dalam sistem yang menggeser\r\nkalkulator ke kiri atau kanan saat Anda memasukkan angka. Register geser\r\nmenjadi lebih umum di komputer itu sendiri, karena penggunaan register geser\r\nadalah hasil dari pengembangan kalkulator yang lebih kuat. Di komputer,\r\npenggunaan paling umum dari register geser adalah untuk menyesuaikan arah,\r\nposisi, atau pergerakan lokasi saat Anda mengetik di keyboard. Dan penerapan\r\nregister geser juga digunakan pada running text, untuk menggeser huruf.\r\n\r\n3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\nGambar 3.4 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\nTabel 7.3.Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n\r\n4\r\n\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nPada percobaan ini dapat disimpulkan bahwa Bidirectional Shift Registers\r\nmerupakan Suatu register 2 arah pada data dijadikan geser kanan atau kiri.\r\nBidirectional Shift Registers memakai D flip-flop ditunjukan pada Gambar 3.4\r\ndiatas. Bidirectional Shift Registers Dalam hal ini perpaduan gerbang NAND\r\ndikonfigurasi menjadi gerbang OR buat menentukan data masukan berdasarkan 2\r\nkeadaan stabil yg berdekatan kanan atau kiri (the right or left adjacent bistables),\r\nmisalnya yg dipilih menggunakan LEFT/RIGHT baris pengontrolan.\r\n\r\n5\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nPada percobaan ini kita dapat menarik kesimpulan sebagai berikut:\r\n1. Shift register merupakan register dimana D-FF sebagai penyimpan data\r\ndihubungkan secara seri yaitu output D-FF1 dihubung ke input D- FF2 dan\r\noutput D-FF2 dihubungkan ke D-FF3 dst. Jadi pada saat ada clock input, maka\r\ndata akan digesersecara seri pada register yaitu dari Q0 ke Q1, dari Q1 ke Q2\r\ndst . (8 Bit).\r\n2. Register shift pada dasarnya menggunakan operasi gabungan dari beberapa\r\nflip-flop. Jika menggunakan flip-flop yang digunakan sendiri biasanya\r\nmenggunakan flip-flop D atau flip-flop JK.', 'Muhammad Grahito Ramadhan', 'UNIT 1'),
(551, '3332210017', 'Percobaan pertama dibuat menggunakan D Flip-flop dan JK Master Slave\r\nFlip-flop dan merupakan bentuk shift register SIPO dimana memiliki input yang\r\nberbentuk serial (hanya ada 1 jalur input) dengan outputnya yang paralel (4 jalur\r\noutput). Fungsi S dan R pada shift register yaitu untuk melakukan set dan mereset\r\ndata. Seperti yang dapat dilihat pada blangko percobaan bahwa setiap dilakukan\r\nclock pada shift register, outputnya akan menampilkan pergeseran data ke arah\r\nkanan. Seperti contoh pada tabel saat pertama kali clock mengeluarkan output 1 0\r\n0 0 , setelah dilakukan clock lagi menjadi 0 1 0 0\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nTabel 3.2 Register PIPO\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\n8\r\n\r\nPercobaan kedua dibuat register dengan input dan output berbentuk paralel.\r\nSaat OE bernilai 0, register masih dalam proses sehingga tidak menampilkan\r\noutput. Ketika PE (Paralel Enabler) bernilai 1, register masuk ke mode paralel,\r\nsehingga input yang diberikan harus dalam bentuk paralel dengan output yang akan\r\nberbentuk paralel juga. Oleh sebab itu saat PE bernilai 1 maka input seri (DS) akan\r\nbersifat don’t care. ketika PE (Paralel Enabler) di set ke nilai 0, register akan masuk\r\nmode serial sehingga input paralelnya (D0-D3) akan bersifat don’t care. percobaan\r\nkedua modenya PIPO, pada register PIPO, input yang diberikan akan langsung\r\nkeluar pada outputnya.\r\n3.3.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\nTabel 3.3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nPercobaan kedua dibuat dengan menggunakan gerbang logika AND dan OR\r\nbeserta D Flip-flop. Shift register ini memiliki 3 input yaitu mode, data, dan clock.\r\nPada saat mode bernilai 0, ketika di clock shift register akan menggeser data ke arah\r\nkanan (shift right register) dan data masuk dari flip-flop paling kiri. Ketika mode\r\nbernilai 1 saat di clock, maka shift register akan menggeser data ke arah kiri (shift\r\nleft register) dan data masuk dari flip-flop paling kanan. Contoh pemanfaatan shift\r\nregister dapat dilihat pada penggunaan kalkulator.\r\n\r\n9\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang dilakukan mengenai Shift Register\r\ndidapatkan kesimpulan sebagai berikut:\r\n1. Shift register atau register geser memiliki prinsip kerja menggeser data\r\nyang diinputkan ke arah kiri atau ke kanan dan dapat menggeser ke dua\r\narah dalam satu shift register (bidirectional)\r\n2. Shift register dapat dirangkai menggunakan rangkaian D Flip-flop, JK\r\nFlip-flop, dan gerbang logika', 'VALENTINO WAHYU PRATAMA', 'UNIT 1'),
(552, '3332200020', 'Pada percobaan ini menggunakan dua buah flip-flop yaitu D flip-flop\r\ndan JK flip-flop yang disusun secara SISO sesuai dengan gambar 3.2\r\n\r\nGambar 3.2. Rangkaian Shift Register DFF dan JKFF[1]\r\nBerdasarkan rangkaian tersebut yang telah disusun, diuji coba\r\nrangkaian tersebut sehingga mendapatkan hasil sesuai pada table berikut.\r\nTabel 3.1. Percobaan Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 0 0 Paralel Load\r\n1 0 0 X X X X 0 1 1 0 Geser Kanan\r\n1 0 1 X X X X 0 0 1 0 Geser Kanan\r\n1 0 1 X X X X 0 0 0 1 Geser Kanan\r\nPraktikan memberikan input S=1 dan R=0 yang pada saat bersamaan\r\ninput clock dan input 1 D juga dibebaskan nilainya. Sehingga menghasilkan\r\noutput Q0 = 0, Q1 = 0, Q2 = 0, dan Q3 = 0 atau dalam kata lain output yang\r\ndihasilkan adalah dalam keadaan reset. Pada saat input set dan reset bernilai\r\nsama yaitu 1, maka Q0bernilai 1 dan output yang lainnya masih bernilai\r\nsama. Atau dalam kata lain saat input set dan reset sama yaitu bernilai 1\r\nterjadi proses masuk data. Pada masukan yang ke-3 penulis memberi input\r\n1D=0 sambil diberi input clock sehingga hasil outputnya mengalami\r\n\r\n10\r\n\r\npergeseran. Output bergeser mengakibatkan nilai Q0 pada outout\r\nsebelumnyamenjadi nilai Q1 pada output setelahnya, nilai Q1 pada output\r\nsebelumnyamenjadi nilai Q2 pada output setelahnya, nilai Q2 pada output\r\nsebelumnyamenjadi nilai Q3 pada output setelahnya, dan nilai Q3 pada\r\noutput sebelumnyamenjadi nilai Q0 pada output setelahnya. Karena ini\r\nmerupakan rangkaian SISO 4 bit, maka butuh 4 kali input clock pada\r\nrangkaian tersebut agar hasil inputnya sama dengan hasil output.\r\n3.2.2 Percobaan Register Geser Menggunakan Poranti Khusus\r\nPada percobaan ini menggunakan piranti khusus untuk melakukan\r\npercobaan shift register sesuai dengan gambar 3.3.\r\n\r\nGambar 3.3 Piranti Khusus Shift Register [2]\r\nBerdasarkan rangkaian tersebut yang telah disusun, diuji coba\r\nrangkaian tersebut sehingga mendapatkan hasil sesuai pada table berikut.\r\nTabel 3.2. Percobaan Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan OE PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\n11\r\n\r\nPada saat rangaian ini diaktifkan, maka output yang dihasilkan adalah\r\ntak menentu sehingga kita perlu mengatur input OE pada rangkaian tersebut\r\ndan didapatkan hasil bahwa Q0 = 1, Q1 = 1, Q2 = 1, dan Q3 = 0.\r\nLalu pada masukan kedua diberi input Q0 = 1, Q1 = 0, Q2 = 1, dan\r\nQ3 = 0 dengan input OE dan PE sama,yaitu 1. Pada masukan ini\r\nmendapatkan hasil input yang sama dengan hasil output yang didapatkan.\r\nSehingga, pada percobaan ini dapat disimpulkan bahwa komponen yang\r\nterdapat pada piranti tersebut tersusun PIPO. Pada masukan ketiga dan\r\nseterusnya, hanya menambahkan input clock pada rangkian teersebut dan\r\nterjadi pergeseran.\r\nBerdasarkan hasil percoban yang di dapatkan, dapat mengetahui\r\nhubungan antara Shift Register dengan counter. Prinsip dari Shift Register\r\nmerupakan dasar kerja untuk rangkaian digital counter. Counter adalah\r\nrangkaian digital yang berfungsi untuk mencacah atau menghitung jumlah\r\nsuatu input yang diberikan. Pada saat counter melakukan pencacahan,\r\nmaka counter akan menggeser nilai suatu bilangan baik itu pencacah naik\r\nmaupun pencacah turun, Untuk mengatur pencacahan tersebut, kita dapat\r\n\r\nmengatur gesernya bilangan biner tersebut dapat kita atur melalui aturan-\r\naturan dari Shift Register. Adapun contoh penggunaan counter dan Shift\r\n\r\nregister sering kita jumpai di tasbih digital, kalkulator, dan lain\r\nsebagainya.\r\n3.2.3 Percobaan Bidirectional Shift Register dengan gerbang logika dasar\r\ndan DFF\r\nPada percobaan ini menggunakan rangkaian sebagaimana gambar 3.4\r\nsebagai berikut.\r\n\r\nGambar 3.4 Bidirectional Shift Registers Dengan DFF\r\n\r\n12\r\n\r\nBerdasarkan rangkaian tersebut yang telah disusun, diuji coba\r\nrangkaian tersebut sehingga mendapatkan hasil sesuai pada table berikut.\r\nTabel 3.3. Percobaan Bidirectional Shift Register\r\nMasukan Keluaran\r\n\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 1\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nPada saat rangaian ini disusun, lalu input R = 0, maka maka ketika di\r\nclock ouputnya bernilai 0 semua, saat R di setting = 1, Mode = 0, dan Data\r\n= 0, maka didapatkan hasil 0 senua juga, itu karena Mode dan Data tidak\r\nmemberi inputan high. Output yang dihasilkan adalah tak menentu sehingga\r\nkita perlu mengatur input Mode dan Data agar diperoleh nilai Q0 = 1, Q1 =\r\n1, Q2 = 1, dan Q3 = 1.\r\nBerdasarkan percobaan yang telah dilakukan, dalam hal ini kumpulan\r\ngerbang NAND dikonfigurasikan sebagai gerbang OR untuk memilih data\r\ndan masukkan dari dua keadaan stabil yang berdekatan kanan atau kiri (The\r\nRight or The Left Adjacent Bistables), seperti yang dipilih dengan LEFT\r\nRIGHT baris pengontrolan,dan untuk mengahsilakn output sempurna,\r\ninputan Mode dan Data harus saling melengkapi dimana salah satunya\r\nharus bernilai high atau low.\r\n\r\n13\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kseimpulan\r\nDari percobaan yang telah dilakukan mengenai ‘’Shift Register’’, dapat\r\ndiambil kesimpulan sebagai berikut.\r\n1. Register berguna untuk menyimpan dan menggeser data dengan\r\ncara menghubungkan rangkaian sekuensial yaitu flip-flop.\r\n2. Berikut adalah contoh rangkaian dari Shift register', 'Tartila Dinar Haqiqi', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(553, '3332210083', 'Dari hasil percobaan data blanko diatas dapat kita lihat bahwa untuk input\r\nS = 1 dan R = 0, outputnya direset, untuk R = 1 data digeser ke kanan,\r\ntetapi untuk 0, data direset. .. Jika data = 1 dan mode = 1 maka data pada\r\nQ0 bernilai 1 dan data bernilai 1, maka diambil nilai 1. Saat Anda\r\nmengaktifkan jam, data digeser ke kanan. Dalam hal ini, data = 0 dan\r\nmode = 1 adalah data yang ditampilkan ketika Q0 = 0. Nilai ini didapat\r\nkarena datanya 0. Kemudian nomor 1 muncul di output berikutnya. Ini\r\nberlaku untuk percobaan berikutnya.\r\nTabel 3. 2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\n7\r\n\r\nData hasil data percobaan di atas didapatkan hasil data blanko dnegan\r\nhasil menunjukkan bahwa jika PE = 1, DS diabaikan karena inputnya\r\nparalel. Hal ini sama seperti pada penjelasan sebelumnya, untuk PE0 dan\r\nDS0, jumlah output QO mengikuti PE dan sama dengan:\r\nTabel 3. 3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nBidirectional Shift Register adalah rangkaian yang dapat bergeser ke dua\r\narah, kiri dan kanan, jika memiliki satu input serial dan output paralel 4-\r\nbit, dan ada satu mode yang digunakan untuk mengatur arah pergeseran.\r\nPada data di atas, jika mode = 0, data akan digeser ke kanan, dan jika\r\nmode = 1, data akan digeser ke kiri.\r\n\r\n8\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1. kesimpulan\r\nsetelah melakukan percobaan dapat dipahami dan didapati bahwa dapat\r\nMenggunakan dan Memahami cara kerja register geser serta Merakit\r\ndan menggunakan register geser dari rangkaian flip-flop dan piranti\r\nkhusus.', 'IRSYAD AZHAR', 'UNIT 1'),
(554, '3332210072', 'Dari hasil percobaan di atas keluarannya dapat bergeser dari kiri ke kanan dan\r\ntidak bisa sebaliknya, yang penerapan shift registernya dapat dilihat pada\r\nsoftware proteus sebagai berikut.\r\n\r\n8\r\n\r\nGambar 3.1 Shift Register menggunakan DFF DAN JKFF\r\nBisa dilihat pada table diatas, pada saat input S=1 dan R=0 maka semua\r\noutputnya akan mengkikuti dari input R yaitu 0 dimana ini merupakan keadaan\r\nkeluaran reset karena D flip-flop akan aktif ketika diberi output 0. Setelah itu\r\nmemasukkan data maka input S dan R dimatikan dengan cara memasukkan\r\ninput 1. kemudian ketika 1D dimasukkan input 1 maka output Q0 nya akan\r\nmengikuti nilai dari inputnya yaitu 1. Selanjutnya ketika input 1D diubah\r\nmenjadi 0, kemudian diberikan clock, maka output sebelumnya yaitu 1 pada Q0\r\nakan bergeser ke Q1 dan Q0 tersebut akan diisi lagi sesuai inputan dari 1D yaitu\r\n0. Nilai 1 tersebut akan terus bergeser tiap diberikan clock sampai pada clock\r\nterakhir nilai output 1 tersebut akan berada di Q3.\r\n\r\n2. Register Geser Menggunakan Piranti Khusus\r\nOE = Output Enable, Gerbang menyatakan proses geser kanan/paralel load\r\ndapat terjadi. 1 = Proses terjadi, 0 = proses tidak terjadi dan keluaran ambang\r\nPE = Paralel enable, 1 = data dipindahkan secara paralel, 0 = data digeser ke\r\nkanan. CP’ = Clock DS = Data seri, isi DS akan menjadi Q0 jika data digeser\r\nke kanan D0-D3 = Data masukan paralel Q0-Q3 = Data keluaran Berikut adalah\r\ndata yang didapatkan pada percobaan ini.\r\nTabel 2.2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n\r\n9\r\n\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nBisa dilihat dari data diatas bahwa data yang didapatkan pada tabel percobaan\r\npada data pertama itu OE nya 0 dan yang lainnya diabaikan. jadi hasil outputnya\r\nrandom dan pada data ini didapat hasil output biner 1110. Pada input data kedua\r\nOE nya diubah menjadi 1 dan input PE = 1 dimana karena PE nya bernilai 1\r\njadi input datanya paralel atau PIPO dengan inputan D0=1, D1=0, D2=1, D3=0\r\nmaka didapatkan hasil outputnya mengikuti nilai inputnya yaitu 1010. Ketika\r\ndata ketiga dan seterusnya ini nilai input OE tetap sama yaitu 1 akan tetapi input\r\nPE nya diganti menjadi 0 dimana ini merupakan SISO dengan inputan DS. pada\r\nsaat DS=0 didapatkan hasil output 0101.Dari data ketiga tersebut dapat\r\ndisimpulkan bahwa nilai outputnya bergeser ke kanan yang awalnya 1010\r\nkemudian bergeser menjadi 0101 karena nilai Q0 nya mengikuti nilai input DS\r\nnya yaitu 0. Untuk data selanjutnya nilai inputnya sama dan hanya memainkan\r\nclock saja untuk menggeser data tersebut sampai pada percobaan ketiga\r\ndidapatkan data output menjadi 1101\r\n3. Bidirictional shift register dengan gerbang logika dan DFF\r\nPada percobaan Bidirictional shift register dengan gerbang logika dan DFF\r\ndidapatkan hasil yang dapat dilihat pada tabel sebagai berikut.\r\nTabel 3.3 Bidirictional Shift Register dengan Gerbang Logika dan DFF\r\n\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\nBisa dilihat pada tabel di atas bisa disimpulkan bahwa jika pada (D) dimasukan\r\nmasukan nol “0” maka keluarannya akan nol “0” juga, sedangkan jika pada (D)\r\ndimasukan masukan satu “1” maka keluarannya akan bernilai satu dari Q0 dan\r\n\r\n10\r\n\r\njika clock terus dipicu maka nilai satu “1” akan terus bergeser sampai Q3.\r\n\r\nGambar 3.2 Bidirictional Shift Register dengan Gerbang Logika dan DFF\r\nPada hasil percobaan Bidirictional shift register dengan gerbang logika dan\r\nDFF yang dilakukan pada software Proteus nilai keluaran pada shift register\r\ndapat ditentukan pergeserannya dapat ditentukan dari kiri ke kanan atau dari\r\nkanan ke kiri sesuai dengan nilai mana yang satu “1” kiri atau kanan.\r\n\r\n11\r\nBAB IV\r\nKESIMPULAN\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan praktikum yang telah dilakukan mengenai shift register maka\r\ndapat diambil kesimpulan sebagai berikut:\r\n1. Diketahui cara kerja dari register yaitu berfungsi untuk menggeser data\r\ndimana tiap clock yanag diberikan akan menggeser data yang pertama\r\ndiinputkan.\r\n2. Untuk merakit shift register dapat menggunakan JK flip-flop, D flip flop\r\nataupun gabungan dari keduanya.', 'MUHAMMAD TAMIR HADID', 'UNIT 1'),
(555, '3332210006', 'Seperti data pada tabel diatas jika R=0 dan S=1 maka ini disebut dengan keluaran\r\nreset artinya akan ter reset nilainya atau akan menjadi 0 semua,jika R nya 1 maka\r\ninputannya bisa berjalan mulai drari Q0 hingga Q3 bertahap digeser kekanan\r\nsesuai clock ,disimpulkan ini termasuk rangkaian SIPO\r\n\r\n3.2.2 Analisis Register Geser Menggunakan Piranti Khusus\r\nTabel 1.2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE C̅̅P̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\npada tabel percobaan ke 2 ini dapat diambil data yaitu saat oe=1 dan pe=1 maka\r\noutput keluarannya 1010 ini disebut dengan Paralel load,oe =1 ,pe=0 dan ds=0\r\nmaka keluarannya 0101 sehingga bergeser kekanan,jika oe=1 ,pe=0 dan ds=1\r\nmaka keluarannya 1010 sama jadi bergeser kekanan ,dan jika oe =1 ,pe=0 dan\r\nds=1 maka keluarannya 1101 bergeser kekanan juga .pada rangkaian ini\r\nmenggunakan rangkaian PISO dan SIPO\r\n\r\n9\r\n\r\n3.2.3 Analisis Bidirectional Shift Register dengan Gerbang Logika dasar\r\ndan DFF\r\nTabel 1.3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\npada tabel diatas terdapat Mode 0 dan mode 1 apa bedanya yaitu jika mode 0\r\nmaka akan bergeser kekanan dan sebaliknya jika mode 1 maka akan bergeser\r\nkekiri ,dibuktikan dengan jika mode 0 outputnya akan\r\n0000,1000,1100,1110,1111 dan jika mode 1 outputnya akan\r\n1110,1101,1011,0111 dan 1111\r\n\r\n10\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nKesimpulan yang dapat diambil dari percobaan shift register ini sebagai\r\nberikut:\r\n1. Keluaranya flip-flop satu dihubungkan ke flip-flop berikutnya, maka\r\ninformasi didalam register akan digrser ke kanan sesuai clock\r\n2. Shifh register dapat diubah dengan menggunakan d flipfop dan juga\r\ndengan menggunakan piranti khusus', 'RIZAL SANJAYA', 'UNIT 1'),
(556, '3332200004', 'Setelah kita lakukan percobaan mengenai rangkaian Shift Register\r\nselanjutnya kita akan melakukan analisis terhadap percobaan yang telah kita\r\nlakukan. Pada percobaan kali ini dilakukan percobaan dengan menggunakan jenis\r\nrangkaian SIPO dan PIPO. Berikut hasil analisis percobaannya\r\n\r\nPercobaan pertama yaitu register geser menggunakan D flip flop dan JK\r\nFlip flop, Berikut merupakan tabel hasil percobaannya.\r\n\r\nTabel 3. 1 Register geser dengan D FF dan JK FF\r\nMasukan Keluaran\r\n\r\nDalam Biner Keterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\nPada percobaan kali ini dilakukan percobaan Shift Register dengan rangkaian D\r\nflip-flop Yang termasuk sebagai rangkaian SIPO (Serial In Paralel Out Register).\r\nRangkaian ini merupakan rangkaian Active Low dimana rangkaian akan aktif atau\r\nketika mendapatkan inputan bernilai 0, dapat dilihat pada tabel percobaan bahwa\r\nnilai S= 1 , R= 0 maka keluarannya akan reset dan rangkaian tersebut akan\r\nberjalan. Pada tabel percobaan bahwa nilai 1D akan sama dengan nilai Qo. Prinsip\r\nkerja rangkaian ini adalah jika diberi masukan berurutan dan keluarannya\r\nberurutan , ketika nilai Qo = 1 maka pada keluaran selanjutnya nilainya akan\r\nbergeser ke kanan pada Q1 yang hasilnya akan bernilai 1. kemudian akan bergeser\r\nke Q2, dan bergeser ke Q3.\r\n\r\nPercobaan kedua yaitu register geser menggunakan piranti khusus, Berikut\r\nmerupakan hasil percobaannya.\r\n\r\n10\r\n\r\nTabel 3. 2 Register geser dengan piranti khusus\r\nMasukan Keluaran Keterangan\r\n\r\nOE PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser\r\nKanan\r\n1 0 1 X X X X 1 0 1 0 Geser\r\nKanan\r\n1 0 1 X X X X 1 1 0 1 Geser\r\nKanan\r\n\r\nPada percobaan ini rangkaian register geser dengan piranti khusus merupakan\r\ngabungan antara PIPO dan SIPO dengan piranti IC khusus, Pada tabel terdapat\r\nOE yang berarti Output Enable, gerbang menyatakan proses geser kanan / paralel\r\nload dapat terjadi, Pada tabel hasil percobaan bahwa OE bernilai 0 yang artinya\r\nproses belum berjalan dan terdapat output 0 0 0 0 nilai tersebut adalah nilai\r\nambang (trisated) yang berarti nilai tersebut tidak mutlak. selanjutnya ada CP\r\nyang berarti Clock, Dalam tabel terdapat lambang clok terbalik yang memiliki\r\nnilai negatif. Selanjutnya ada PE (Parallel Enable) saat PE bernilai 1 maka\r\nrangkaian tersebut merupakan rangkaian PIPO dimana rangkaian ini adalah\r\nrangkaian yang dibentuk secara paralel sehingga saat inputan dimasukan hasil\r\nkeluarannya akan bersamaan. kemudian terdapat kolom DS (Data Seri) data seri\r\nini akan berfungsi sebagai input Q0, dimana pada nilai DS akan sama dengan nilai\r\nQo dan kemudian nilai tersebut akan bergeser ke kanan saat diberi clock.\r\nsementara Do-D3 adalah data input paralel, dimana hanya ada satu kali masukan\r\nparalel dan nilai D = Q. untuk PE = 0 maka jenis rangkaian yang digunakan\r\nadalah rangkaian SIPO, rangkaian ini merupakan rangkaian yang disusun secara\r\nseri sehingga hasil keluarannya tidak serentak melainkan berurutan satu persatu\r\nakan menggeser.\r\n\r\nPercobaan ketiga yaitu, Bidirectional Shift Register dengan gerbang logika\r\ndasar dan DFF, Berikut adalah tabel hasil percobaan dan gambar rangkaiannya\r\n\r\n11\r\n\r\nTabel 3. 3 Bidirectional shift register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nPada percobaan kali ini merupakan percobaan suatu register dua arah dalam data\r\nyang dijadikan geser kanan atau kiri menggunakan D flip flop dalam hal ini\r\nkumpulan gerbang NAND di konfigurasi sebagai gerbang OR untuk memilih data\r\nmasukan dari dua keadaan stabil yang saling berekatan kanan dan kiri, seperti\r\nbaris pengontrolan.\r\n\r\n12\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan, mengenai Rangkaian\r\nShift Register dapat diambil kesimpulan sebagai berikut:\r\n1. Shift Register atau register geser mempunyai prinsip kerja untuk\r\nmenyimpan data sementara dan melakukan pergeseran pada data,\r\nPergeseran data pada register bisa dilakukan dalam dua arah yaitu ke\r\narah LSB (Low Significant Bit) dan ke arah MSB (Most Significant\r\nBit). atau umumnya dapat digeser ke kanan atau digeser kekiri. dan\r\nsuatu register ini terbentuk dari beberapa jenis flip-flop.\r\n2. Perakitan register geser dari rangkaian flip-flop dan piranti khusus.\r\ndapat dilakukan dengan cara sekuensial ataupun secara bersamaan', 'Pandu Arian Wira Winata', 'UNIT 1'),
(557, '3332210041', 'Dapat disimpulkan dari tabel diatas, bahwa C1 & C2 pada shift\r\nregister memiliki fungsi untuk menjalankan flip-flop. 1D berfungsi\r\nsebagai nilai yang disimpan. R dan S berfungsi untuk berjalannya\r\nrangkaian.\r\nPada tabel diatas, ketika R dan S bernilai 1, dan 1D bernilai 1, yang\r\nterjadi saat clock dijalankan output Q0 akan bernilai 1 dan yang lainnya\r\nadalah 0. Dan ketika 1D diberi angka 0, saat clock dijalankan, maka\r\nnilai 1 akan bergeser ke Q1, dan nilai 0 dari 1D akan masuk ke output Q0.\r\nBegitu seterusnya sampai menghilang.\r\n\r\nGambar 3.1 Rangkaian Register\r\n\r\nGeser DFF\r\n\r\n9\r\n\r\n3.1.1 Register Geser Menggunakan Piranti Khusus\r\nPercobaan yang kedua mendapatkan hasil seperti berikut :\r\nTabel 3.2 Hasil Percobaan Register Geser Menggunakan Piranti\r\n\r\nKhusus\r\n\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE C P PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nDapat disimpulkan bahwa OE pada register geser berfungsi untuk\r\nmenyalakan rangkaian, 0 = mati/proses, 1 = hidup. CP yang berfungsi\r\nuntuk menjalankan rangkaian. PE yaitu suatu nilai masukan yang\r\nberjalan secara paralel. DS yaitu nilai masukan yang berjalan secara seri.\r\n\r\nGambar 3.2 Rangkaian Piranti Khusus\r\n\r\n10\r\n\r\n3.1.2 Bidirectional Shift Register dengan gerbang logika dasar dan\r\nDFF\r\nPercobaan yang ketiga mendapatkan hasil seperti berikut :\r\nTabel 3.3 Hasil Percobaan Bidirectional Shift Register\r\n\r\nMasuka\r\nn\r\n\r\nKeluara\r\nn\r\n\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nDapat disimpulkan bahwa S dan R pada Bidirectional Shift\r\nRegister berfungsi sebagai tanda saat rangkaian bernilai 1. Pada mode =\r\n0, adalah pergeseran kekanan, sedangkan mode = 1, adalah pergeseran\r\nkekiri.\r\nPada tabel di atas, saat nilai inputnya muncul di flip-flop paling\r\nkanan, dan akan bergeser terus sampai ke yang paling kiri. Hal ini terjadi\r\napabila clocknya diberikan secara terus menerus.\r\n\r\nGambar 3.3 Rangkaian Bidirectional Dengan Gerbang\r\n\r\nDFF\r\n\r\n11\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nAdapun kesimpulan yang dapat diambil dari percobaan praktikum\r\nshift register ini, sebagai berikut:\r\n1. Cara kerja dari register geser yaitu, ketika nilai input yang diinginkan\r\ndisimpan oleh flip-flop, dan clock diberikan, nilai yang tersimpan akan\r\nbergeser sesuai mode dan flip-flop yang dipilih.\r\n2. Register geser dapat digunakan oleh beberapa flip-flop. Seperti percobaan\r\n1 menggunakan JK flip-flop dan D flip-flop, percobaan 2 menggunakan\r\nIC 74LS295, dan percobaan 3 menggunakan D flip-flop dengan gabungan\r\ngerbang logika.', 'DILLA ADELIA PRIONO', 'UNIT 1'),
(558, '3332210088', 'Register Geser Menggunakan D Flip-flop dan JK Flip-flop dapat\r\ndirangkai menggunakan SISO (Serial Input dan Serial Output) yaitu yang\r\n\r\ndihubungkan secara seri dimana output nya menyala secara bergantian\r\ndapat ilustrasi nya terlihat pada gambar 3.1 dibawah ini.\r\n\r\nGambar 3.1 Register Geser Menggunakan D flip Flop dan JK Flip-Flop\r\nBerdasarkan gambar diatas yaitu menggunakan rangkaian SISO 4 bit\r\nterdapat tabel kebenaran 1.1 dibawah ini.\r\nTabel 3.1 Register Geser Menggunakan D Flip-Flop dan JK Flip-Flop\r\nMasukan Keluaran Keteranagan C1&C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n↓ 1 1 1 1 0 0 0 Data masuk ke Q0\r\n↓ 0 1 1 0 1 0 0 Geser kanan\r\n↓ 0 1 1 0 0 1 0 Geser kanan\r\n↓ 0 1 1 0 0 0 1 Geser kanan\r\nCara kerja berdasarakan tabel 1.1 diatas dan dapat mengahasilkan data\r\npada tabel diatas . Pertama-tama register di-clear, memaksa keempat\r\noutput bernilai nol. Selanjutnya memasukan pulsa pada 1D agar mentrafer\r\npada Q sehingga mendapatkan output Q0 = 1, Q1 = 0, Q2 = 0 Q3 = 0.\r\nKita masukkan sekarang logika 0 pada input data. Setelah diberi pulsa\r\nclock lagi, output akan menunjukkan 0100. Hal ini menunjukkan\r\nterjadinya penggeseran data secara serial. Begitu seterusnya.[2]\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nRegister Geser Menggunakan Piranti Khusus dan dapat dirangkai\r\nsecara SIPO dan PIPO tetapi pada gambar dibawah menggunakan\r\nrangkaian IC 79LS194 dapat ilustrasi nya terlihat pada Gambar 3.2\r\ndibawah ini.\r\nD\r\n5 Q\r\n1\r\nCLK 3\r\nQ\r\n2 R\r\n4 S\r\n6\r\nU5:A\r\n\r\n4013\r\n\r\nD\r\n9 Q\r\n13\r\nCLK 11\r\nQ\r\n12 R\r\n10 S\r\n8\r\nU5:B\r\n\r\n4013\r\nD\r\n5 Q\r\n1\r\nCLK 3\r\nQ\r\n2 R\r\n4 S\r\n6\r\nU6:A\r\n\r\n4013\r\nD\r\n9 Q\r\n13\r\nCLK 11\r\nQ\r\n12 R\r\n10 S\r\n8\r\nU6:B\r\n\r\n4013\r\n\r\n0\r\n\r\n0\r\n0\r\n\r\n0 0\r\n\r\n0\r\n\r\n0\r\n\r\nGambar 3.2 Register Geser Menggunakan Piranti Khusus\r\nBerdasarkan gambar diatas yaitu menggunakan rangkaian IC 79LS194\r\nterdapat tabel kebenara 3.2 dibawah ini\r\nTabel 3.2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran Keteranagan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Keluaran direset\r\n1 ↓ 1 X 1 0 1 0 1 0 1 0 Data masuk ke Q0\r\n1 ↓ 0 0 X X X X 0 1 0 1 Geser kanan\r\n1 ↓ 0 1 X X X X 1 0 1 0 Geser kanan\r\n1 ↓ 0 1 X X X X 1 1 0 1 Geser kanan\r\nCara kerja Berdasarkan pada tabel 3.2 kebenaran tentang register geser\r\nmenggunakan piranti khusus menggunakan IC 79LS194 karena\r\nmempunyai nilai input D0 , D1, D2, dan D3. Yang dimana dapat\r\ndipengaruhi oleh nilai input (masukan) dari OE, PE, DS, dan Clock. Pada\r\nkondisi awal yang sebelum diberi clock maka yang terjadi tidak dapat\r\nmenentukan nilai output-nya sehingga dan memiliki nilai 0 0 0 0. Dan\r\nyang selanjutnya nilai dari clock “1” semua sampai percobaan terakhir,\r\ndan nilai PE sebagai parallel enable untuk mengaktifkan parallel dari\r\nrangkaian SIPO, dan DS sebagai seri untuk mengaktifkan rangkaian PIPO\r\ndengan nilai D0 = 1, D1 = 0, D2 = 1 dan D3 = 0. Pada saat percobaan yang\r\nkedua diberi clock maka hasil output-nya 1 0 1 0, nilainya masuk dari\r\ninput ke output. Dan pada saat parallel dimatikan dan seri dimatikan tapi\r\ndengan nilai input-an yang masih sama maka outputnya akan bernilai 0 1\r\n0 1 maka bentuk dari pergerseran paralel seperti rangkaian SIPO.[1] Jadi\r\n\r\npada percobaan 2 dan 3 termasuk kedalam pergeseran SIPO karena hasil\r\noutputnya yang di-parallelkan dari 1 0 1 0 menjadi 0 1 0 1, jika seri maka\r\nhasilnya akan menjadi 1 1 0 1. Pada percobaan dengan nilai PE = 0 low,\r\n\r\nDS 1 = 1 high, dengan nilai inputan yang masih sama maka hasil output-\r\nnya1 0 1 0 dan selanjutnya dengan kondisi yang sama sebelumnya maka\r\n\r\nhasil output-nya 1 1 0 1. Maka percobaan 4 dan 5 termasuk kedalam\r\npergeseran PIPO hasilnya adalah berbentuk seri yang dimana dari 1 0 1 0\r\nmenjadi 1 1 0 1.\r\n3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan D-FF\r\nData yang didapatkan setelah dilakuan percobaan:\r\nTabel 3. 1 Bidirectional Shift Register\r\ndengan gerbang logika dasar dan D-FF\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nJika diperhatikan, tabel di atas menunjukkan hal yang berbeda, yaitu\r\nterdapat Mode yang tidak ada di percobaan lainnya dan dapat dilihat jika\r\nnilai Mode nya 0, maka data akan bergeser ke kanan. Tetapi jika nilai\r\nMode nya 1, data akan bergeser ke arah yang berlawanan yaitu kiri.\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan, mengenai “Shift\r\nRegister” dapat diambil kesimpulan sebagai berikut :\r\n1. Proses bergesernya data yang masuk kedalam register terjadi sejalan\r\nsejalan dengan sinyal pendetak. Cepat lambatnya perwaktuan dalam\r\npergeseran ditentukanoleh sinyal pendetak yang digunakan. Setiap kali\r\nsinyal pendetak berdenyut, maka data yang tersimpan akan bergeser satu\r\nposisi. Jika pulsa pendetak berdenyut sekali lagi, maka data yang tersimpan\r\nakan bergeser satu posisi lagi dan seterusnya. Pergeseran pada shift register\r\ndapat diatur dengan mengubah rangkaiannya, rangkaian pada shift register\r\nada empat yaitu SISO,SIPO,PISO,PIPO.\r\n2. Register Geser Menggunakan D Flip-flop dan JK Flip-flop dapat dirangkai\r\nmenggunakan SISO (Serial Input dan Serial Output) yaitu yang\r\ndihubungkan secara seri dimana output nya menyala secara bergantian ke\r\nkanan.', 'SAIF ADITYA RACHMAN', 'UNIT 1'),
(559, '3332210026', 'Seperti data pada tabel diatas jika R=0 dan S=1 maka ini disebut dengan keluaran\r\nreset artinya akan ter reset nilainya atau akan menjadi 0 semua,jika R nya 1 maka\r\ninputannya bisa berjalan mulai drari Q0 hingga Q3 bertahap digeser kekanan\r\nsesuai clock ,disimpulkan ini termasuk rangkaian SIPO\r\n\r\n3.2.2 Analisis Register Geser Menggunakan Piranti Khusus\r\nTabel 1.2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE C̅P̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\npada tabel percobaan ke 2 ini dapat diambil data yaitu saat oe=1 dan pe=1 maka\r\noutput keluarannya 1010 ini disebut dengan Paralel load,oe =1 ,pe=0 dan ds=0\r\nmaka keluarannya 0101 sehingga bergeser kekanan,jika oe=1 ,pe=0 dan ds=1\r\nmaka keluarannya 1010 sama jadi bergeser kekanan ,dan jika oe =1 ,pe=0 dan\r\nds=1 maka keluarannya 1101 bergeser kekanan juga .pada rangkaian ini\r\nmenggunakan rangkaian PISO dan SIPO\r\n\r\n3.2.3 Analisis Bidirectional Shift Register dengan Gerbang Logika dasar\r\ndan DFF\r\nTabel 1.3 Bidirectional Shift Register\r\n\r\n9\r\n\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\npada tabel diatas terdapat Mode 0 dan mode 1 apa bedanya yaitu jika mode 0\r\nmaka akan bergeser kekanan dan sebaliknya jika mode 1 maka akan bergeser\r\nkekiri ,dibuktikan dengan jika mode 0 outputnya akan\r\n0000,1000,1100,1110,1111 dan jika mode 1 outputnya akan\r\n1110,1101,1011,0111 dan 1111\r\n\r\n10\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nKesimpulan yang dapat diambil dari percobaan shift register ini sebagai\r\nberikut:\r\n1. Keluaranya flip-flop satu dihubungkan ke flip-flop berikutnya, maka\r\ninformasi didalam register akan digrser ke kanan sesuai clock\r\n2. Shifh register dapat diubah dengan menggunakan d flipfop dan juga\r\ndengan menggunakan piranti khusus', 'MUHAMMAD YAFI AGUNG', 'UNIT 1'),
(560, '3332210096', 'Pada percobaan ini bentuk shift register yang digunakan\r\nadalah SIPO, Pada saat nilai dari Set = 1 dan Reset bernilai 0 dan\r\nC1&C2 serta 1D-nya bernilai bebas maka output dari shift register\r\ntersebut akan direset. Pada saat 1D, S dan R bernilai satu serta\r\ndiberikan pulse clock maka data akan mulai memasuki Q0. Dan\r\ndigesernya nilai 1D ke nol agar outputan yang keluar hanya nilai satu\r\nyang berpindah-pinndah dari Q0 sampai Q3. Jika tidak digeser maka,\r\noutput yang keluar akan bernilai satu semua.\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nTabel 3.2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 1 1 1 0\r\n\r\nProses\r\n\r\n1 1 X 1 0 1 0 1 0 1 0\r\n\r\nParalel Load\r\n\r\n1 0 0 X X X X 0 1 0 1\r\n\r\nGeser Kanan\r\n\r\n1 0 1 X X X X 1 0 1 0\r\n\r\nGeser Kanan\r\n\r\n1 0 1 X X X X 1 1 0 1\r\n\r\nGeser Kanan\r\n\r\nPada saat nilai-nilai dari inputannya dibebaskan dan nilai dari\r\nOE adalah nol maka, outputannya akan acak secara terus-menerus.\r\nPada data kedua, nilai dari DS dibebaskan, dan nilai dari OE dan PE\r\nadalah satu dan juga inputan D0, D1, D2 dan D3 secara berturut-turut\r\nbernilai 1, 0, 1, 0 serta diberi pulse maka, data akan mulai dimuat. PE\r\ndiberi nilai satu agar rangkaian mengaktifkan bentuk paralelnya\r\nkemudian diisi input-inputannya. Pada data ketiga hingga terakhir PE\r\n\r\ndiberi nilai nol agar output dari rangkaian tersebut dapat berpindah-\r\npindah karena jika PE masih bernilai satu maka, rangkaian tersebut\r\n\r\n14\r\n\r\nmasih berbentuk PIPO yang dimana PIPO itu bukan termasuk ke\r\n\r\ndalam shift register sehingga PIPO hanya dapat memasukkan data-\r\ndatanya saja.\r\n\r\n3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\nTabel 3.3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2\r\nQ3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nDari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0\r\natau aktif maka inputan lainnya akan mengalami kondisi Tidak Peduli,\r\nini dikarenakan saat kondisi reset aktif maka nilai output keluaran\r\nakan terus menerus berada pada angka 0, maka dari itu dapat\r\ndisimpulkan bahwa R dan S bersifat active low dimana pada kondisi\r\n0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh\r\ngerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set\r\n\r\n15\r\n\r\ndimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan\r\nberfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE,\r\nFungsi mode ini berguna untuk menentukan arah pergeseran dari tiap\r\ninputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada\r\npercobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses\r\nperhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka\r\npergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu\r\nada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan\r\nsebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada\r\npercobaan ini dari kiri/kanan tergantung dari modenya. Ketika D\r\n(data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang\r\ndimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika\r\ndata dimasukkan, angka 0 atau angka terakhir yang mengalami\r\npergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga\r\ndengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi\r\nlagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi\r\nseterusnya sesuai dengan nilai data yang dimasukkan lalu diclock.\r\nLalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan\r\ndatanya itu sendiri, ketika inputan secara terus menerus memberikan\r\ninputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri,\r\nlalu ketika nilai inputnya selang seling antara 1 dan 0 maka\r\nkeluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil\r\nyang tertera di table kebenaran maka dapat disimpulkan bahwa jenis\r\nshift register ini adalah SIPO ini dikarenakan nilai input hanya 1 yaitu\r\nD dan ketika dilihat dari keluarannya menghasilkan keluaran selang\r\nseling (1) dimana itu adalah kondisi parallel. Atau bisa juga SISO\r\ndikarenakan ada keluaran yang memiliki keluaran konstan. Rangkaian\r\nini juga berdasarkan banyaknya outputnya, memiliki 4 bit.\r\n\r\n16\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nAdapun hal yang dapat penulis simpulkan bahwa ketika kita ingin menggeser\r\noutput dari sebuah register maka, kita harus memberikannya pulse dan memberi\r\nnilai nol pada PE jika menggunakan rangkaian PIPO.', 'ARIYA FERDIANSAH', 'UNIT 1'),
(561, '3332210016', 'Analisis yang akan dilakukan pada percobaan pertama ini, yaitu\r\n\r\n8\r\n\r\nmenganalisis cara kerja dalam suatu rangkaian register geser yang menggunakan D\r\nflip flop dan JK flip flop. Dimana dalam rangkaian akan dimasukkan beberapa\r\nkombinasi input yang nantinya akan menghasilkan beberapa keluaran. Berikut ini\r\nadalah data hasil percobaan yang sudah dituliskan dalam tabel dan rangkaian\r\nregister geser yang akan dianalisis.\r\nTabel 3. 1 Data Hasil Register Geser dengan D flip flop dan JK flip flop\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\nGambar 3. 1 Rangkaian Register Geser dengan D flip flop dan JK flip flop\r\nRangkaian terdiri dari beberapa masukan diantaranya, S, D, CLK, R. S\r\nmerupakan set yang berfungsi untuk mensetting suatu input dalam rangkaian. D\r\nmerupakan inputan yang diberikan pada rangkaian yang nantinya akan\r\ndikeluarkan dalam output. CLK merupakan clock yang berfungsi untuk\r\nmelakukan clock sehingga akan memunculkan output. R merupakan reset yang\r\nberfungsi untuk mereset semua perkerjaan yang telah dilakukan oleh rangkaian.\r\nPeraturan R dan S atau Reset dan set pada rangkaian ini adalah untuk\r\nmembuat suatu rangkaian dapat berjalan atau bekerja maka input yang diberikan\r\npada R dan S ini harus sama bernilai 1. Jika salah satu atau kedua input pada R\r\n\r\n9\r\n\r\ndan S ini bernilai 0 makan proses dalam rangkaian tidak akan dapat berjalan. Pada\r\npercobaan pertama dimana nilai dari R adalah 0, dapat dilihat bahwa output yang\r\ndikeluarkan oleh rangkaian semuanya 0. Hal itu dapat disimpulkan bahwa\r\nrangkaian tidak berjalan. Pada percobaan kedua ketika kedua input pada R dan S\r\nbernilai 1 dapat terlihat bahwa rangkaian berjalan. Ketika percobaan ke dua pada\r\nD diberikan nilai input 1 saat diclock nilai satu ini akan diteruskan pada output\r\npertama yaitu Q0. Kemudian nilai input pada D diganti menjadi 0, setelah diclock\r\nnilai 0 diteruskan pada output 1 Q0 sehingga bernilai 0 dan nilai 1 sebelumnya\r\npada output Q0 akan bergeser ke output selanjutnya yaitu Q1 sehingga nilai pada\r\noutput Q1 adalah 1. Keadaan ini akan terus berjalan sama hingga clock dilakukan\r\nsampai Q3 dan baru akan berhenti jika pada R diberi input 0, yang artinya bahwa\r\npada rangkaian dilakukan reset sehingga semua output akan kembali bernilai 0.\r\nClock dalam rangkaian ini berfungsi sebagai trigger untuk meneruskan memori\r\natau menggeser memori kearah kanan. Dalam rangkaian ini input dan output yang\r\ndilakukan adalah secara seri.\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nAnalisis yang akan dilakukan pada percobaan kedua ini, yaitu menganalisis\r\ncara kerja dalam suatu rangkaian register geser yang menggunakan suatu piranti\r\nkhusus dalam rangkaian. Dimana pada rangkaian akan dimasukkan beberapa\r\nkombinasi input yang nantinya akan menghasilkan beberapa keluaran. Berikut ini\r\nadalah data hasil percobaan yang sudah dituliskan dalam tabel dan rangkaian\r\nregister geser yang akan dianalisis.\r\n\r\nTabel 3. 2 Data Hasil Register Geser dengan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\n10\r\n\r\nGambar 3. 2 Rangkaian Register Geser dengan Piranti Khusus\r\nRangkaian terdiri dari beberapa masukan diantaranya OE, CP, PE, DS, dan\r\nD0 sampai D3. OE adalah output enable yang berarti sebagai trigger yang\r\nberfungsi untuk menampilkan output, OE ini bersifat active high. D merupakan\r\ninputan yang diberikan pada rangkaian yang nantinya akan dikeluarkan dalam\r\noutput. CLK merupakan clock yang berfungsi untuk melakukan clock sehingga\r\nakan memunculkan output. PE adalah parallel enable sifatnya, yaitu active high\r\nyang dimana ketika input pada PE bernilai 1 maka input dan output yang diterima\r\noleh D0 – D3 pada rangkaian ini akan bersifat parallel. Jika input pada PE\r\ndiberikan 0 maka input yang akan diterima adalah dari nilai DS yang merupakan\r\ndata series dan input dari D0 samapi D3 akan bernilai don’t care.\r\nPada percobaan pertama ketika nilai input pada OE bernilai 0 maka semua\r\nmasukkan yang diberikan akan bernilai don’t care. Lalu pada percobaan kedua\r\nsampai terakhir ketika nilai input diberikan satu maka rangkaian akan berjalan.\r\nPada saat input yang diberikan bersifat seri maka cara kerja dari rangkaian ini sama\r\nseperti cara kerja pada rangkaian percobaan 1. Dimana ketika diberi input dan\r\ndiclock keluaran akan masuk ke dalam Q0 dan ketika diberi input lagi makan nilai\r\ninput sebelumnya akan bergeser kekanan dan input yang baru akan masuk pada\r\nQ0. Maka didapat kesimpulan bahawa pada rangkaian register geser ini memiliki\r\n2 macam masukan yang dapat dijadikan keluaran. Macam yang pertama yaitu saat\r\ninput pada PE bernilai 1 maka rangkaian akan menjadi parallel masukan dari D0\r\nsmapai D3 juga akan menjadi parallel, dan saat input PE bernilai 0 maka input\r\nyang digunakan berasal dari DS yang bersifat seri.\r\n3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\nAnalisis yang akan dilakukan pada percobaan kedua ini, yaitu menganalisis\r\n\r\n11\r\n\r\ncara kerja dalam suatu rangkaian Bidirectional Shift Register yang menggunakan\r\ngerbang logika dasar dan DFF dalam rangkaian. Dimana pada rangkaian akan\r\ndimasukkan beberapa kombinasi input yang nantinya akan menghasilkan beberapa\r\nkeluaran. Berikut ini adalah data hasil percobaan yang sudah dituliskan dalam tabel\r\ndan rangkaian register geser yang akan dianalisis.\r\nTabel 3. 3 Data Hasil Bidirectional Shift Register dengan Gerbang Logika Dasar\r\n\r\ndan DFF\r\n\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nGambar 3. 3 Rangkaian Percobaan 3 [4]\r\n\r\nPada rangkaian ini terdapat beberapa masukan, yaitu clock, S, R, Mode,\r\ndan D. Sama seperti para dua rangkaian sebelumnya clock berfungsi untuk\r\nmemberi dorongan pada rangkaian sehingga input yang diberikan dapat bergeser.\r\nSelanjutnya S dan R yang merupakan set dan reset, fungsinya sama seperti dua\r\n\r\n12\r\n\r\nrangkaian sebelumnya dan bersifat sebagai pengulang suatu rangkaian. Mode\r\ndalam rangkaian ini berfungsi sebagai pengatur output yang akan dikeluarkan dari\r\ninputan D akan terletak pada Q berapa. Ketika nilai input yang diberikan pada\r\nmode bernilai 0 maka output yang dikeluarkan pertama kali terletak pada Q0 dan\r\nsaat diclock akan bergeser ke arah kanan menuju MSB. Tetapi ketika input mode\r\nbernilai 1 saat diclock akan bergeser ke arah kiri menuju LSB.\r\nPada percobaan pertama ketika nilai input pada R adalah 0 maka\r\nrangkaian tidak akan berjalan ketika diclock sehingga semua masukkan akan\r\nmenjadi don’t care. Untuk membuat suatu rangkaian dapat berjalan atau bekerja\r\nmaka input yang diberikan pada R dan S ini harus sama bernilai 1. Pada percobaan\r\nkedua hingga akhir dapat terlihat nilai input pad R dan S adalah 1 sehingga pada\r\nsemua percobaan rangkaian dapat berjalan.\r\n\r\n13\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan praktikum yang telah dilakukan mengenai Shift Register, maka\r\ndidapatkan kesimpulan sebagai berikut :\r\n1. Cara kerja dari register adalah ketika diberikan suatu input pada D ketika\r\ndiclock nilainya akan bergeser ke Q, dan ketika terdapat nilai input baru\r\npada D maka nilai input baru akan bergeser ke Q dan nilai input\r\nsebelumnya pada Q akan bergeser kea rah MSB.\r\n2. Rangkaian register geser dapat dibuat dengan D flip flop, JK flip flop,\r\npiranti khusus ataupun bagian dari gerbang logika dasar dan DFF', 'SETIO NINGRUM', 'UNIT 1'),
(562, '3332210022', 'Dalam percobaan shift register masih merupakan pengaplikasian\r\ndari flip-flop. Shift register terdapat berbagai jenis yaitu SISO atau serial in\r\nserial out yang dimaksud adalah masukannya dalam bentuk seri dan\r\nkeluarannya pun dalam bentuk seri. Selanjutnya yaitu SIPO yaitu serial in\r\nparallel out yang dimaksud yaitu masukan yang berbentuk seri dan keluaran\r\nyang ebrbentuk parallel. Selanjutnya yaitu PISO yaitu parallel in serial out\r\nyaitu merupakan bentuk masukan parallel dan keluaran seri. Dan yang\r\n\r\n6\r\n\r\nterakhir yaitu PIPO yaitu parallel ini parallel out yang dimana bentuk\r\nmasukan parallel dan keluarn parallel.\r\nCara membedakan ke empat jenis tersebut yaitu dapat dengan data\r\nyang telah ada. Daoat dilihat pada tabel pertama masukan seri yaitu\r\nmasukan yang tidak bisa di atur. Pada tabel pertama dapat dilihat bahwa\r\ntidak ada masukan yang lebih dari satu.\r\n\r\nDari tabel tersebut dapat kita lihat bahwa masukannya merupakan\r\nseri karena tidak ada masukan yang menunjukan mempunyai 4. Sehingga\r\nmasukan pada percobaan pertama tersebut yaitu seri. Pada percobaan\r\npertama terdapoat 1D yang merupakan data yang dimasukan ke flip-flop\r\natau register yang dapat ditampilkan berpa hasilnya. Dalam tabel percobaan\r\ntersebut juga terdapat S dan R yang merupakan set dan reset yang\r\nmerupakan kondisi set atau kondisi reset. Karena flip-flop merupakan aktif\r\nlow berarti untuk mengaktifkan kondisi nya S dan R nya haru bernilai 0.\r\nPada tabel terlihat ketika R atau reset bernilai 0 maka terjadi kondisi reset\r\ndan keluaran yang dihasilkan akan 0 semua. Disaaat kondisi set hasil\r\nkeluarannya maka akan bernilai 1 semua yang merupakan kebalikan dari\r\nkonmdisi reset. Disaat kondisi dari SR nya bernilai 1 maka masuk ke dalam\r\nkondisi shift register yaitu menggeser dari nilai yang ada. Maka tidak\r\nterdapat kondisi set maupun reset. Pada kolom kedua yang dimana keluaran\r\n1000 didapat dari 1D yang terdapat dalam masukan sehingga terdapat\r\nketerangan data masuk ke Q0 karena terdapat data yang masuk bernilai 1\r\nMasukan Keluaran\r\n\r\nDalam Biner Keterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\n7\r\n\r\ndari 1D. Saat nilai 1D 0 maka keluaran Q0 akan bernilai 0 dan nilai 1 akan\r\nbergeser ke kanan hingga seterusnya. Dapat diperoleh bahwa keluaran pada\r\npercobaan pertama yaitu seri maka percobaan pertama merupakan bentuk\r\ndari SISO.\r\nMasukan Keluaran Keterangan\r\n\r\nOE PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nDapat terlihat pada tabel bahwa masukan yang terdapoat merupakan\r\nparallel karena terdapat nilai D0 sampai D3 yang berfungsi untuk mengatur\r\nkeluaarn yang akan muncul karena memiliki empat nilai masukan. Dalam\r\ntabel terdapat OE yaitu output enable yang bermaksud untuk mengaktifkan\r\nkeluaran. Dapat dilihat saat OE bernilai 0 maka kelaran akan bernilai 0\r\nsemua karen masih berproses dimana semua masukan bersifat don’t care.\r\nSelanjutnya terdapat PE yaitu parallel enable yaitu bermaksud\r\nmengaktifkan inputnya secara parallel yang dimana harus bernilai 1 untuk\r\nmengaktifkannya. Selanjutnya setelah diatur masukan yang ada maka\r\ndiperoleh keluaran seperti pada tabel yang dimana masih sama seperti\r\npercobaan sebelumnya Q0 dipengaruhi oleh DS. Setekah terjadi parallel\r\nload maka keluaran akan bergeser ke kanan hingga seterusnya. Dari hasil\r\nkeluaran yang terdapat pada tabel dapat terlihat merupakan bentuk parallel\r\nsehingga pada percobaan tersebut merupakan PIPO.\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n\r\n8\r\n\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nSelanjutnya pada percobaan yang terakhir bidirectional shift register\r\nyang apabila diartikan berari memiliki dua arah yang dimana pada\r\npergeserannya dapat dari arah kanan atau kiri. Pada tabel masukan yang\r\nterdapat pada percobaan tersebut merupakan seri. Perbedaan pada\r\npercobaan berikut yaitu terdapat mode yang dimana saat set bernilai 1 dan\r\nreset 0 makamode akan don’t care dan keluaran bernilai 0 semua sehingga\r\nseterusnya harus bernilai 1 semua agar terhindar dari kondisi set dan reset.\r\nSaat mode bernilai 0 maka nilai 1 yang dihasilkan dari D akan bergeser kea\r\nrah kanan. Pada saat mode bernilai 1 dan D menghasilkan keluaran 0 maka\r\nnilai 0 akan bergeser menerus kea rah kiri. Keluaran yang terdapat pada\r\npercobaan tersebut yaitu berbentuk seri karena data masuk tidak selang\r\nseling sehingga masih berberntuk seri. Sehingga bentuk shift register pada\r\npercobaan tersebut yaitu SISO.\r\n\r\n9\r\nBAB IV\r\n\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nKesimpulan yang dapat diambil dari percobaan pada praktikum shift\r\nregister adalah cara kerja register dari percobaan tersebut yaitu dengan\r\nmengisi keluaran pada Q0 dengan data D yang telah ada selanjutnya dengan\r\ncara menggeser keluaran tersebut.', 'ALI RAHMAN HAMID', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(563, '3332210051', 'Dalam percobaan ini akan dilakukan uji coba pada rangkaian\r\nregister geser menggunakan D flip-flop dan JK flip-flop. Setelah\r\nmelakukan percobaan ini, didapatkan hasil data sebagai berikut:\r\n\r\nTabel 3. 1 Data Hasil Percobaan 1\r\n\r\nMasukan\r\n\r\nKeluaran\r\n\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 ID S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n\r\n8\r\n\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\nBerikut adalah gambar rangkaian yang digunakan pada percobaan pertama,\r\nyaitu dengan menggunakan D flip-flop dan JK flip-flop.\r\n\r\nGambar 3. 1 Rangkaian Register Geser Menggunakan DFF dan JKFF\r\nBerdasarkan gambar dan hasil data pada tabel di atas, diketahui bahwa terdapat\r\nbeberapa inputan, diantaranya adalah C1&C2, D, S, dan R. C1&C2 merupakan\r\nclock yang diberikan, D merupakan data yang akan di input ke dalam\r\nrangkaiannya, R merupakan reset, dan S merupakan set. Dan terdapat beberapa\r\noutput yaitu Q0, Q1, Q2, dan Q3. Dilihat pada data tabel baris 1, di input S =1 dan\r\nR = 0, maka rangkaian tersebut tidak beroperasi karena keadaan tersebut dalam\r\nkondisi reset sehingga clock nya pun menjadi don’t care. Hal ini menandakan\r\nbahwa untuk berjalan nya atau beroperasi nya rangkaian ini maka inputan pada R\r\ndan S harus bernilai 1.\r\nDilakukan percobaan ketika inputan D, S dan R bernilai 1, lalu di clock (data\r\ntabel baris 2). Maka nilai 1 yang di input tersebut akan masuk dan diteruskan\r\nmenjadi keluaran pada Q0. Pada data tabel baris 3, di input nilai 0. Maka nilai 0\r\ntersebut masuk dan diteruskan menjadi keluaran pada Q0, dan nilai 1 pada Q0\r\nsebelumnya bergeser ke kanan pada posisi Q1. Jadi, setiap ada inputan data baru,\r\nmaka output sebelumnya akan bergeser ke kanan dan data baru tersebut\r\nmenempati posisi output sebelumnya. Pergeseran yang terjadi adalah ke kanan/ke\r\narah MSB setelah diberikan clock. Clock di sini berfungsi sebagai trigger untuk\r\nmengeluarkan output dan juga menggeser data output nya. Data pada rangkaian\r\nini di input secara seri dan outputan nya juga seri sehingga setiap data yang di\r\ninput di proses secara step by step atau satu per satu.\r\n\r\n9\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nDalam percobaan ini akan dilakukan uji coba pada rangkaian\r\nregister geser menggunakan piranti khusus. Setelah melakukan\r\npercobaan ini, didapatkan hasil data sebagai berikut:\r\nTabel 3. 2 Data Hasil Percobaan 2\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE ̅ ̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nBerikut adalah gambar rangkaian yang digunakan pada percobaan kedua,\r\nyaitu dengan menggunakan piranti khusus:\r\n\r\nGambar 3. 2 Rangkaian Register Geser Menggunakan Piranti Khusus\r\nBerdasarkan gambar dan hasil data pada tabel di atas, diketahui bahwa terdapat\r\nbeberapa inputan, diantaranya adalah OE, CP, PE, DS, D0, D1, D2, dan D3. OE\r\nmerupakan output enable yang memiliki fungsi sebagai trigger untuk\r\nmengeluarkan output. CP merupakan clock paralel yang digunakan untuk\r\nmengclockan rangkaian, PE merupakan paralel enable, DS merupakan data\r\n\r\n10\r\n\r\nseries, dan D0 sampai D3 merupakan inputan data secara paralel. Q0, Q1, Q2, dan\r\nQ3 merupakan output yang dihasilkan dalam rangkaian ini.\r\nOE di sini bersifat active high yang artinya harus bernilai 1 untuk\r\nmengaktifkan rangkaian nya. Dilihat data pada tabel di atas, diketahui bahwa\r\nketika OE nya bernilai 0 maka output yang dihasilkan semuanya adalah 0 dan\r\ninputan yang lainnya menjadi don’t care karena rangkaian ini tidak aktif. Namun\r\npada data selanjutnya ketika OE = 1 maka rangkaian nya akan aktif dan data dapat\r\ndi proses. PE di sini juga bersifat active high yang artinya harus bernilai 1 untuk\r\nmengaktifkan rangkaian. Namun dalam rangkaian ini, fungsi PE tidak sama\r\nseperti OE. PE di sini lebih ke arah input yang dilakukan secara paralel dan juga\r\noutput yang dihasilkan secara paralel. Ketika PE bernilai 0, rangkaian masih bisa\r\nberjalan dengan inputan secara seri yang akan diterima oleh DS sehingga input D0\r\nsampai D3 menjadi don’t care karena data di proses secara seri. Ketika input data\r\nnya secara seri, maka cara kerja nya sama dengan register geser sebelumnya yaitu\r\ninput masuk dan dikeluarkan menjadi output Q0, dan data akan bergeser ke kanan\r\nketika ada inputan data baru dan diberikan clock.\r\n\r\n3.2.3 Bidirectional Shift Register dengan Gerbang Logika Dasar dan DFF\r\nDalam percobaan ini akan dilakukan uji coba pada rangkaian register\r\ngeser bidirectional. Dalam rangkaian ini digunakan beberapa gerbang\r\nlogika dasar dan DFF yang disusun membentuk register geser. Setelah\r\nmelakukan percobaan ini, didapatkan hasil data sebagai berikut:\r\n\r\nTabel 3. 3 Data Hasil Percobaan 3\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n\r\n11\r\n\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nBerikut adalah gambar rangkaian yang digunakan pada percobaan ketiga,\r\nyaitu dengan menggunakan beberapa gerbang logika dasar dan DFF:\r\n\r\nGambar 3. 3 Rangkaian Bidirectional Shift Register dengan Gerbang Logika\r\n\r\nDasar dan DFF\r\n\r\nBerdasarkan gambar dan hasil data pada tabel di atas, diketahui bahwa\r\nrangkaian tersebut terbentuk dari kombinasi beberapa gerbang logika. Terdapat\r\nbeberapa inputan didalamnya, diantaranya adalah clock, S, R, Mode, dan D. Clock\r\ndi sini sama fungsinya dengan clock pada percobaan sebelumnya, yaitu sebagai\r\ntrigger untuk menampilkan output dan juga menggeser data output nya. S\r\nmerupakan set dan R merupakan reset, dalam rangkaian ini berfungsi sebagai\r\npengulang rangkaian. Mode di sini adalah pilihan pada register geser untuk\r\nmenentukan arah ke mana data akan bergeser. Dan D merupakan inputan data\r\nyang akan mempengaruhi outputnya.\r\nDilihat pada data tabel di atas, ketika S bernilai 1 dan R bernilai 0, maka\r\noutput yang dihasilkan adalah 0 semua dan inputan lainnya menjadi don’t care.\r\n\r\n12\r\n\r\nHal ini dikarenakan keadaan tersebut ada dalam kondisi reset sehingga clock nya\r\npun tidak aktif. Jadi, agar rangkaian ini dapat aktif dan data dapat di proses maka\r\ninputan S dan R nya harus bernilai 1. Setelah itu ada input mode yang merupakan\r\npilihan untuk memilih arah pergeseran outputnya. Misalnya mode bernilai 0,\r\nmaka inputan D akan ditampilkan pada Q0. Ketika di clock, maka outputnya akan\r\nbergeser ke kanan. Sebaliknya, jika mode bernilai 1, maka inputan D akan\r\nditampilkan pada Q3. Ketika di clock, maka outputnya akan bergeser ke kiri.\r\nDan inputan D merupakan data yang di input dan akan menjadi keluaran\r\npada output. Posisi output yang ditampilkan bergantung pada input mode nya. Jika\r\nmode nya bernilai 0, maka output akan muncul pada Q0, dan jika mode nya\r\nbernilai 1, maka output akan muncul pada Q3.\r\n\r\n13\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nSetelah melakukan percobaan ini, maka didapatkan kesimpulan sebagai berikut:\r\n1. Cara kerja register geser adalah dengan mengambil input data seri,\r\nkemudian di keluarkan pada Q0/output pertama pada rangkaian ketika\r\ndiberikan clock. Dan jika di input data baru, maka data sebelumnya akan\r\ntergeser kearah MSB dan data baru tersebut berada di posisi Q0\r\nmenggantikan posisi data sebelumnya.\r\n2. Rangkaian register geser ini dapat dirakit atau dibentuk menggunakan\r\nrangkaian flip-flop yang terdiri dari gerbang AND, OR, dan NOT. Atau\r\n\r\nrangkaian ini dapat disusun dengan IC yang didalamnya sudah berisi flip-\r\nflop tersebut. Juga terdapat piranti khusus pada rangkaian register geser ini\r\n\r\nyang berfungsi untuk memproses data dan menjadi register geser yang\r\ndapat dipilih mode inputan data seri dan juga data paralel nya.', 'RUTH ANANDINA', 'UNIT 1'),
(564, '3332210067', 'Dalam analisis eksperimen ini, praktikan akan berusaha menganalisis hasil\r\neksperimen dari latihan “Shift Register” yang dilakukan oleh praktikan, kemudian\r\npraktikan akan mencoba menganalisis hasil praktik yang dilakukan, antara lain\r\nsebagai berikut. 3.2.1 Register Geser Menggunakan D Flip-flop dan JK Flip-flop\r\nRegister Geser Menggunakan D Flip-flop dan JK Flip-flop dapat dirangkai\r\nmenggunakan SISO 4 bit (Serial Input dan Serial Output) yang inputnya\r\ndihubungkan secara seri dengan output yang menyala secara bergantian, dapat\r\ndilihat pada tabel berikut. Tabel 3.1. Register Geser Menggunakan Flip-Flop Data dan Flip-Flop JK\r\n\r\n7\r\nMasukan Keluaran\r\n\r\nKeteranagan\r\nC1&C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n↓ 1 1 1 1 0 0 0 Data masuk ke Q0\r\n↓ 0 1 1 0 1 0 0 Geser kanan\r\n↓ 0 1 1 0 0 1 0 Geser kanan\r\n↓ 0 1 1 0 0 0 1 Geser kanan\r\nOperasi yang berdasarkan pada Tabel 1.1 di atas dapat dihasilkan data\r\ndalam tabel di atas. Register pertama di-clear dan keempat output dipaksa ke nol. Kemudian masukan pulsa ke 1D dan transfer ke Q untuk mendapatkan output Q0 = 1, Q1 = 0, Q2 = 0, Q3 = 0. Lalu sertakan logika 0 dalam data input. Setelah pulsa\r\nclock lain, output menunjukkan 0100 sehingga menandakan data bergeser secara\r\nserial begitu seterusnya. 3.2.2 Register Geser Menggunakan Piranti Khusus\r\nRegister Geser Menggunakan Piranti Khusus dan dapat dirakit dengan\r\nSIPO dan PIPO, dapat ditunjukkan pada tabel 3.2 di bawah ini. Tabel 3.2. Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeteranagan\r\n\r\nOE C\r\nP\r\nPE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n\r\n0 X X X X X X X 0 0 0 0 Keluaran direset\r\n1 ↓ 1 X 1 0 1 0 1 0 1 0 Data masuk ke Q0\r\n1 ↓ 0 0 X X X X 0 1 0 1 Geser kanan\r\n1 ↓ 0 1 X X X X 1 0 1 0 Geser kanan\r\n1 ↓ 0 1 X X X X 1 1 0 1 Geser kanan\r\nCara Kerja berdasarkan Tabel 3.2, register geser memiliki input D0, D1, D2, dan D3. Ini dapat dipengaruhi oleh nilai input OE, PE, DS, dan clock. Pada\r\nkeadaan awal sebelum clocking, nilai output tidak dapat ditentukan, sehingga\r\nnilainya akan menjadi 0 0 0 0. Setelah itu, nilai clock mencapai \"1\" di semua tes\r\nterakhir, dan menjalankan nilai PE secara paralel memungkinkan aktivasi paralel. Contoh rangkaian SIPO dan DS sebagai rangkaian startup rangkaian PIPO dengan\r\nnilai D0 = 1, D1 = 0, D2 = 1, D3 = 0. Ketika upaya kedua di-clock, outputnya\r\n\r\n8\r\n\r\nadalah 1 0 1 0, yang merupakan nilai input dari input ke output. Juga, jika paralel\r\nmati dan seri mati, dan nilai inputnya sama, outputnya adalah 0 1 0 1, sehingga\r\noffset paralel seperti rangkaian SIPO. Oleh karena itu, dalam percobaan 2 dan 3, output paralel dari 1010 hingga 0101 dan oleh karena itu termasuk dalam offset\r\nSIPO. Jika ini di seri, hasilnya adalah 1101. Pada percobaan dengan PE = 0, percobaan 4 dan 5 dilakukan pada kondisi yang sama sebelum DS 1 = 1, nilai\r\nyang ditentukan adalah input, outputnya adalah 1 0 1 0, dan outputnya adalah 1 1\r\n0 1. Termasuk dalam offset PIPO, hasilnya adalah: Serangkaian 1010 hingga 1101.\r\n\r\n. 3.2.3.Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\nBidirectional Shift Register merupakan register yang dapat bergeser\r\ndengan dua arah sehingga setelah bergeser satu arah akan bergeser berlawanan\r\narah , dapat dilihat pada tabel berikut. Tabel 3.3. Bidirectional Shift Register\r\nMasukan Keluaran\r\n\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\n9\r\n\r\nBerdasarkan tabel 3.3. , mekanisme register geser dua arah pada\r\nkeadaan awal sebelum clocking, nilai output tidak dapat ditentukan dan Set\r\nbernilai 1, sehingga nilainya akan menjadi 0 0 0 0. Saat clock menyala pertama\r\nkali, input masih 0 dengan R dan S menyala seterusnya, sehingga output masih 0\r\n0 0 0. Barulah ketika input D bernilai 1 seterusnya mulai masuk satu persatu\r\nbergeser ke kanan (karena Mode bernilai 0) menggeser nilai 0. Ketika Mode\r\nbernilai 1 dan input D bernilai 0, output bergeser ke kiri yang terlihat dari\r\npergeseran 0 selanjutnya 1 begitu seterusnya.\r\n\r\n10\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerikut adalah kesimpulan yang didapat dari praktikum Shift Register. 1. Shift register bekerja dengan cara memasukkan input lalu menggeser output\r\ndari MSB ke LSB maupun sebaliknya. 2. Shift register dibangun dari rangkaian flip-flop seperti JK master slave FF\r\ndan D FF, serta dapat menggunakan piranti khusus seperti IC tertentu.', 'ARIE SURYA LESMANA', 'UNIT 1'),
(565, '3332190077', 'Pada praktikum unit 7 ini tentang counter terdiri dari beberapa\r\npercobaan. Setelah melakukan semua percobaan yang ada pada\r\npraktikum unit 7 ini. Berikut adalah analisa dari masing-masing\r\npercobaan yang telah dilakukan.\r\n\r\n3.2.1 Register Geser menggunakan D Flip-Flop dan JK Flip-Flop\r\nPada percobaan kali ini, rangkaian yang digunakan\r\nmengkombinasikan 2 flip-flop sekaligus yaitu DFF dan juga JKFF.\r\nUntuk DFF tersendiri berfungsi untuk menginput datanya sedangkan\r\nuntuk JKFF sendiri berfungsi untuk toggle data.\r\nSetelah melakukan percobaan sesuai dengan prosedur\r\npercobaan. Maka didapat hasil dan dituliskan pada tabel hasil\r\npercobaan. Berikut adalahtabel hasil percobaan pertama.\r\n\r\n6\r\n\r\nTabel 3. 1 Register Geser menggunakan DFF dan JKFF\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0\r\n\r\nData masuk ke\r\nQ0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 1 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\nDapat dilihat dari tabel diatas bahwa ada pengaruh clock\r\nterhadap pergeseran data yang pada akhirnya memiliki data akhir\r\n0001.\r\n\r\n3.2.2 Register Geser menggunakan Piranti Khusus\r\n\r\nPada percobaan ini kita akan melihat pengaruh dari sebuah\r\npiranti. Piranti disini bertujuan untuk menggeser data untuk keluar\r\natau masuk secara seri maupun parallel.\r\nSetelah melakukan percobaan sesuai dengan prosedur\r\npercobaan. Maka akan mendapatkan hasil yang dituliskan pada tabel\r\nhasil percobaan. Berikut adalah tabel hasil percobaan kedua.\r\nTabel 3. 2 Register Geser menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 0 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 0 1 0 1 Geser Kanan\r\nPada tabel diatas kita bisa lihat bahwa dengan menggunakan\r\npiranti khusus data yang digeser bisa menggeser secara parallel. Dan\r\njuga pada akhirnya data yang tergeser kembali ke posisi awal seperti\r\nsemula.\r\n\r\n7\r\n\r\n3.2.3 Bidirectional Shift register dengan gerbang logika dasar dan\r\nDFF\r\nPada percobaan kali ini kita menggunakan rangkaian\r\nBidirectional Shift register yang terdapat didalamnya gerbang logika\r\ndasar dan juga DFF. Perbedaan Bidirectional Shift register dengan\r\nshift register yang telah kita bahas tadi adalah pada shift register ini\r\ndata tidak cuma bisa digeser ke satu arah saja namun kedua arah, ke\r\nkanan dan ke kiri.\r\nSetelah melakukan percobaan sesuai dengan prosedur\r\npercobaan. Maka akan mendapatkan hasil yang dituliskan pada tabel\r\nhasil percobaan. Berikut adalah tabel hasil percobaan ketiga ini.\r\nTabel 3. 3 Bidirectional Shift register menggunakan Logika Dasar dan DFF\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nDapat dilihat pada tabel diatas bahwa dengan menggunakan\r\nBidirectional Shift register kita bisa menggeser data baik ke kanan\r\nmaupun ke kiri. Untuk melakukan pergeseran ke kanan kita\r\nmenggunakan mode dengan input 0 sedangkan untuk melakukan\r\npergeseran ke kiri kita menggunakan mode dengan input 1.\r\n\r\n8\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nPada praktikum unit 7 ini tentang shift register yang terdiri dari\r\nbeberapa percobaan kita bisa mengambil kesimpulan. Kesimpulan\r\nyang bisakita ambil dari praktikum unit ini seperti berikut :\r\n1) Register geser dapat menyimpan data dan juga menggeser data.\r\n2) Register geser menggunakan flip-flop terdiri dari komponen JKFF\r\ndan juga DFF', 'ATHALLAH ZAIDAN', 'UNIT 1'),
(566, '3332210064', 'Pada percobaan ini akan dilakukan pengetesan pada rangkaian register\r\ngeser yang mengunakan D flip flop dan JK flip flop sebagai rangkaian\r\nmemori dan pemrosesannya. Pada percobaan ini dimasukan beberapa\r\nkombinasi masukan yang akan menghasilkan beberapa keluaran. Data hasil\r\npercobaan dan juga gambar rangkaiannya dapat dilihat pada tabel dan gambar\r\nberikut.\r\n\r\n8\r\n\r\nTabel 3. 1 Hasil Register Geser Menggunakan D Flip-flop dan JK Flip-flop\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 1 0 1 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\nGambar 3. 1 Rangkaian Register Geser DFF dan JKFF\r\nDapat dilihat pada tabel dan juga gambar rangkaian diatas bahwa,\r\npada percobaan rangkaian ini terdapat beberapa masukan. Masukannya yaitu\r\nclock, D, S, dan juga R. D disini artinya adalah data yang akan dimasukan ke\r\ndalam rangkaian register geser, R merupakan reset, dan S merupakan set.\r\nBisa dilihat pada pengetesan pertama, diberikan masukan S dan R bernilai 1\r\ndan 0, yang terjadi adalah rangkaian tidak berjalan dan data dengan clock\r\nmenjad don’t care. Dari kondisi ini diketahui bahwa rangkaian untuk bisa\r\nberjalan dan membaca data juga clock yang diberikan, nilai S dan juga R\r\nharus sama-sama 1.\r\nKetika S dan R bernilai 1, dilakukan pengetesan pemberian masukan\r\ndata bernilai 1, lalu diclock. Yang terjadi adalah nilai 1 pada data, akan\r\ndikeluarkan pada Q0, artinya data yang dimasukan, akan diteruskan pada\r\nkeluaran Q0. Selanjutnya diberikan data 0, lalu diclock, hasilnya adalah nilai\r\n0 dari data dikeluarkan pada Q0, dan keluaran sebelumnya akan bergeser ke\r\n\r\nD\r\n12 Q\r\n9\r\nCLK 11\r\nQ\r\n8\r\nS\r\n10 R\r\n13\r\nU1:B\r\n\r\n74HC74\r\nD\r\n2 Q\r\n5\r\nCLK 3\r\nQ\r\n6\r\nS\r\n4 R\r\n1\r\nU2:A\r\n\r\n74HC74\r\nD\r\n12 Q\r\n9\r\nCLK 11\r\nQ\r\n8\r\nS\r\n10 R\r\n13\r\nU2:B\r\n\r\n74HC74\r\n\r\n0\r\nCL\r\n1\r\nR\r\n1\r\nS\r\n\r\n0\r\nD\r\nD\r\n2 Q\r\n5\r\nCLK 3\r\nQ\r\n6\r\nS\r\n4 R\r\n1\r\nU1:A\r\n\r\n74HC74\r\n0\r\nQ0\r\n\r\n1\r\nQ1\r\n\r\n1\r\nQ2\r\n\r\n0\r\nQ3\r\n\r\n9\r\n\r\nkanan / ke arah MSB. Itulah kenapa nilai 1 yang pada keluaran sebelumnya\r\nberada pada Q0, sekarang bergeser menjadi pada Q2.\r\nPada pengetesan selanjutnya juga terus diberikan nilai data 0, yang\r\npada setiap keluaran akan selalu menggeser ke kanan sampai pada akhirnya\r\nkeluaran yang bernilai 1 akan berada pada keluaran Q3. Kesimpulannya\r\nadalah pada rangkaian ini, diberikan data masukan D. Kemudian data ini akan\r\nmasuk dan dikeluarkan pada Q0. Dan pada pemberian data selanjutnya,\r\nkeluaran sebelumnya akan bergeser ke kanan, sehingga nilai data baru akan\r\nbisa masuk ke dalam Q0.\r\nFungsi clock pada rangkaian ini adalah sebagai trigger untuk\r\nmenggeser memori keluaran sebelumnya menjadi ke arah kanan, dan juga\r\nmengeluarkan nilai yang ada pada data ke Q0. Masukan yang digunakan juga\r\nmerupakan masukan seri, dan keluarannya merupakan keluaran seri juga.\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nPada percobaan ini akan dilakukan pengetesan register geser.\r\nPerbedaannya adalah dimana yang sebelumnya menggunakan gabungan flip\r\nflop, pada rangkaian register geser ini digunakan piranti khusus untuk\r\npemrosesan datanya. Pada percobaan ini dimasukan beberapa kombinasi\r\nmasukan yang akan menghasilkan beberapa keluaran. Data hasil percobaan\r\ndan juga gambar rangkaiannya dapat dilihat pada tabel dan gambar berikut.\r\nTabel 3. 2 Hasil Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\n10\r\n\r\nGambar 3. 2 Rangkaian Register Geser Menggunakan Piranti Khusus\r\nBisa dilihat bahwa terdapat beberapa masukan yang diberikan pada\r\nrangkaian. Masukannya yaitu OE, CP, PE, DS, dan D0 sampai D3. OE disini\r\nmerupakan output enable yang artinya merupakan trigger untuk\r\nmenampilkan keluaran, OE ini bersifat active high. Bisa dilihat pada\r\npengetesan pertama, jika OE bernilai 0, maka semua masukan lainnya\r\nberdifat don’t care, dan keluaran semuanya akan bernilai 0. Tetapi pada\r\npengetesan selanjutnya yang dimana OE bernilai 1, maka rangkaian akan\r\ndapat berjalan dan juga mengeluarkan keluaran dengan normal.\r\nSelanjutnya adalah masukan PE, yang artinya parallel enable, pada\r\nPE ini merupakan active high, yang dimana jika kita masukan nilai 1, maka\r\nrangkaian akan menerima data masukan dari D0 sampai D3 secara paralel,\r\ndan dikeluarkan langsung secara paralel juga. Sebaliknya, jika PE bernilai 0,\r\nmaka data masukan akan diterima dari DS yang merupakan data series /\r\nsecara seri, dan D0 sampai D3 menjadi don’t care. Ketika masukan data\r\nsecara seri, maka cara kerja register geser ini menjadi sama dengan register\r\ngeser sebelumnya yaitu memasukan data ke dalam Q0, lalu menggeser\r\nkeluaran data sebelumnya ke kanan. Kejadian ini akan terus berlanjut dan\r\nberjalan selama rangkaian diberi data dan diclock.\r\nKesimpulannya adalah pada rangkaian register geser ini, terdapat 2\r\nmacam mode masukan yang bisa digunakan. Yang pertama adalah mode\r\nparalel yaitu dengan membuat nilai PE menjadi 1, sehingga masukan yang\r\ndigunakan adalah masukan dari D0 sampai D3 secara paralel. Yang kedua\r\nyaitu mode seri dengan membuat nilai PE menjadi 0, sehingga masukan yang\r\n\r\n0\r\nD3\r\n1\r\nD2\r\n1\r\nD1\r\n1\r\nD0\r\n\r\n0\r\nDS\r\nU5\r\nNOT\r\n1\r\nPE\r\n\r\n0\r\nCLOCK\r\nOE 1\r\n\r\nD0 3\r\nD1 4\r\nD2 5\r\nD3 6\r\nSR 2\r\nSL 7\r\nCLK 11\r\nS0 9\r\nS1 10\r\nMR 1\r\nQ0 15\r\nQ1 14\r\nQ2 13\r\nQ3 12\r\nU3\r\n\r\n74LS194\r\n\r\nU4\r\nOR\r\n\r\n1\r\n1\r\n0\r\n1\r\n\r\n11\r\n\r\ndigunakan adalah masukan dari DS yang merupakan satu masukan / masukan\r\nsecara seri.\r\nRangkaian ini juga menggunakan clock sebagai trigger untuk\r\nmengeluarkan output, dan juga menggeser nilai keluaran dari hasil keluaran\r\nsebelumnya.\r\n3.2.3 Biderectional Shift Register dengan gerbang logika dasar\r\nPada percobaan ini dilakukan pengetesan pada rangkaian register\r\ngeser biderectional. Pada rangkaian ini digunakan gerbang logika dasar yang\r\ndisusun agar dapat membuat register geser, dan bekerja dengan baik. Pada\r\npercobaan ini dimasukan beberapa kombinasi masukan yang akan\r\nmenghasilkan beberapa keluaran. Data hasil percobaan dan juga gambar\r\nrangkaiannya dapat dilihat pada tabel dan gambar berikut.\r\nTabel 3. 3 Hasil Register Geser Biderectional\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\n12\r\n\r\nGambar 3. 3 Rangkaian Register Geser Bidirectional\r\nBisa dilihat pada tabel dan gambar diatas bahwa rangkaian ini\r\nmemiliki beberapa masukan. Masukan yang pertama yaitu clock yang seperti\r\npada rangkaian sebelumnya, gunanya adalah untuk memberikan kejut pada\r\nrangkaian agar data dapat bergeser dan rangkaian dapat mengeluarkan data.\r\nLalu terdapat S dan R yang merupakan set dan reset, pada masukan ini\r\nbersifat sebagai pengulang rangkaian. Bisa dilihat pada pengetesan pertama\r\ndiberikan nilai R adalah 0, hasilnya rangkaian tidak dapat berjalan, dan clock\r\njuga masukan D menjadi don’t care.\r\nJadi untuk rangkaian ini supaya bisa berjalan kedua nilai S dan R harus\r\n1. Selanjutnya yaitu ada mode, mode ini merupakan pilihan pada register\r\ngeser yang mengatur dimana nilai masukan D akan dikeluarkan. Contohnya\r\npada saat mode bernilai 0, masukan D akan dikeluarkan dari Q0, dan setiap\r\ndiclock maka nilai keluaran akan bergeser ke kanan / menuju MSB.\r\nKebalikannya yaitu jika nilai mode bernilai 1, maka masukan akan\r\ndikeluarkan dari Q3, dan ketika diclock nilai keluaran akan bergeser ke kiri /\r\nmenuju LSB.\r\nPada masukan D, sama seperti pada percobaan sebelumnya yaitu\r\nmerupakan data yang akan dikeluarkan pada keluaran. Keluaran data / posisi\r\nnilai data ini akan muncul pada keluaran tergantung dengan nilai mode. Jika\r\nmode bernilai 0, maka nilai data akan keluar pada Q0. Dan ketika nilai mode\r\n1, maka nilai dari data akan keluar pada Q3.\r\n\r\nD\r\n12 Q\r\n9\r\nCLK 11\r\nQ\r\n8\r\nS\r\n10 R\r\n13\r\nU6:B\r\n\r\n74HC74\r\nD\r\n2 Q\r\n5\r\nCLK 3\r\nQ\r\n6\r\nS\r\n4 R\r\n1\r\nU7:A\r\n\r\n74HC74\r\nD\r\n12 Q\r\n9\r\nCLK 11\r\nQ\r\n8\r\nS\r\n10 R\r\n13\r\nU7:B\r\n\r\n74HC74\r\n\r\n0\r\n1\r\n1\r\n\r\nU8\r\nOR\r\n\r\nD\r\n2 Q\r\n5\r\nCLK 3\r\nQ\r\n6\r\nS\r\n4 R\r\n1\r\nU6:A\r\n\r\n74HC74\r\nU9\r\nOR U10\r\nOR\r\n\r\nU12\r\nAND U13\r\nAND U14\r\nAND U15\r\nAND U16\r\nAND U17\r\nAND\r\n\r\nU11\r\nOR\r\nU18\r\nAND U19\r\nAND\r\n\r\n1 0 1 0\r\n\r\n0\r\nU20\r\nNOT\r\n0\r\n\r\n13\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nDari praktikum yang telah dilakukan mengenai shift register atau register\r\ngeser, didapatkan beberapa kesimpulan sebagai berikut.\r\n1. Register geser memiliki cara kerja yaitu dengan mengambil masukan data\r\nseri, dan mengeluarkannya pada Q0 / keluara awal pada rangkaian ketika\r\ndiclock. Kemudian jika data baru dimasukan, maka data sebelumnya /\r\nkeluaran sebelumnya akan menggeser ke arah MSB, dan nilai data baru\r\nakan memasuki keluaran Q0 yang kosong.\r\n2. Rangkaian register geser dapat dibuat menggunakan rangkaian dlip flop\r\nyang terdiri dari gerbang AND, NOT, dan juga OR, rangkaian flip flop\r\nini juga bisa digantikan dengan IC yang sudah berisi flip flop tersebut.\r\nPada pembuatan register geser juga terdapat piranti khusus yang didesain\r\nuntuk memproses data dan berfungsi menjadi register geser yang dapat\r\ndipilih mode masukan data seri dan juga masukan data paralel.', 'TRISTAN NOVELIUS WIBOWO', 'UNIT 1'),
(567, '333200101', 'Pengkajian pada ujian unit lima ini merupakan ujian yang diharapkan dapat\r\nmenjadi bekal dalam praktikum perancangan lanjutan di masa mendatang dan\r\npeningkatan kemampuan untuk menerapkan Teknik Digital khususnya pada sub\r\nbagian Pencacah Digital. Dari penjelasan di atas, gambaran keseluruhan counter\r\natau counter dan sejenisnya dibicarakan dan masuk akal apa hubungan antara\r\nFlip-lemon dan Counter.\r\n\r\n8\r\n\r\n3.2.1 Register geser dengan DFF dan JKFF\r\nDalam percobaan pertama ini, kami mencoba untuk membuat kembali\r\ninstrumen yang berfungsi dari Shift Register menggunakan JKFF dan DFF.\r\nDalam uji coba ini kapasitas DFF sebagai FF untuk input informasi, sedangkan\r\nkapasitas JKFF sebagai FF yang membalik informasi. Dalam penyelidikan ini,\r\ninformasi tabel asli yang diperoleh di Addendum\r\nSiklus pergeseran pada tes primer dimulai dengan penggambaran interaksi\r\ndimana informasi R=1 dan S=0 hasil yang tampak bernilai 0\r\n(Q3=Q2=Q1=Q0=0). Semua Q adalah 0. Ada beberapa hal yang menyebabkan\r\nkondisi ini, antara lain, interaksi reset ke FF dimana dalam mendaftar aplikasi\r\nsecara keseluruhan semua FF harus sebelum memulai aplikasinya, belum ada\r\npengaturan Info informasi (ID) layak, dan aplikasi Jam belum dimulai. Setelah\r\ninfo mantap bernilai 1 (R=S=1) yang mendidik interaksi shift.\r\nMaka Q0 bernilai 1 sedangkan Q1=Q2=Q3=0. Hal ini karena nilai I/D atau\r\ninput informasi adalah 1 yang mendidik dasar penanganan informasi yang akan\r\ndimulai. Membantu juga aktuasi kontribusi jam utama 1 juga.\r\nSelain itu terdapat perubahan nilai 1 pindah ke Q1 sedangkan Q0 = Q2 = Q3 = 0\r\nHal ini dikarenakan informasi (ID) sudah kembali kosong dan selanjutnya\r\nberlakunya clock kedua. Ini disebut Gesek ke Kanan I Ada Pergeseran Kanan II\r\ndi mana nilai 1 tindakan dari Q1 ke Q2 untuk situasi ini dan Q1=Q3=Q0=0. Ini\r\nlagi-lagi disebabkan oleh nilai info information (ID) yang masih 0 sedangkan jam\r\nsekarang sudah ketiga kalinya.\r\nTerdapat Pergeseran Kanan III dimana nilai bergerak 1 dari Q2 ke Q3 dan\r\nnilai pada Q2=Q1=Q0=0. Ini sekali lagi disebabkan oleh inisiasi jam untuk\r\nkeempat kalinya. Serta memberikan I/D yang masih bernilai 0. Pada Right Shift\r\nIII ini merupakan shift terakhir sebelum informasi memasuki ruang informasi\r\nyang perlu Anda pindahkan. Kemudian, ketika kita kembali memasukkan R=S=1\r\ndan ID=0 untuk seberapa sering hasilnya adalah Q0=Q1=Q2=Q3=0. Ini karena\r\n\r\n9\r\n\r\ninformasi yang kita butuhkan untuk pindah telah muncul di area informasi yang\r\nkita butuhkan. Pergeseran dapat dilakukan sekali lagi dengan asumsi kita\r\nmemasukkan ID dengan nilai satu.\r\nDari analisa di atas, kita dapat memahami bahwa dampak Jam pada\r\npergeseran informasi dari Q0 ke Q4, Sebagai produk akhir adalah sebagai 0001\r\nyang merupakan jenis membingungkan dari tes ini dan kemudian disimpan dalam\r\nregister. Nilai informasi ini sekarang dapat dibaca secara langsung dari hasil dari\r\nQ0 hingga Q3. Kemudian, pada saat itu, informasi telah diubah dari tanda input\r\ninformasi berurutan ke hasil informasi yang sama.\r\n3.2.2 Register geser dengan piranti khusus\r\nDalam uji coba ini akan didemonstrasikan kerja dari gadget yang dapat\r\nmemindahkan informasi keluar masuk secara seri dan sejajar. Dalam penelitian\r\nini, ada delapan macam kontribusi sebagai batasan kapasitas di negara bagian 1\r\ndan o sebagai berikut,\r\n- OE = 1 (Untuk Mengunci informasi ganda pada hasil) dan 0 (Hasil\r\nmemberdayakan atau tidak konsisten)\r\n- PE = 1(Aktifkan Equal Capacity) dan 0 (Incapacitate Equal Capacity) .\r\n- DS = 1 (Aktifkan Kapasitas Seri) dan 0 (Kapasitas Seri Melumpuhkan)\r\n- CP = Jam\r\nUji coba utama dengan batas kondisi OE adalah 0 dan hasilnya menunjukkan\r\nbahwa tanda variabel ini dibawa oleh OE sebagai hasil kunci informasi ganda\r\ndimainkan. Ketika OE diaktifkan, informasi paralel pada hasil mengunci dan\r\nmenampilkan hasilnya (berurutan Q0,Q1,Q2,Q3) 1110(Penggambaran proses).\r\nSetiap kali PE diberlakukan dan nilai D0D1D2D3 disetel ke 1010, nilai\r\nP0P1P2P3 setara dengan nilai D0D1D2D3, yaitu 1010. Hal ini karena aktuasi PE\r\npada D0D1D2D3 yang membuat nilai informasi dan hasil menjadi sangat mirip\r\n. Pengaturan ini disebut Equal Burden PE berikutnya lumpuh. Akibat dari\r\npergeseran ini adalah pergeseran sipo dimana 1010 menjadi 0101 . Dimana\r\n\r\n10\r\n\r\npergeseran SIPO disini menggeser terjauh garis Q0 ke 0 dan Q1 adalah nilai dari\r\nQ0 dalam analisis masa lalu, khususnya 1,Q2 yang 1 ke 0, Q3 menjadi 1 yang\r\nawalnya 0, dan 0 di Q3 baru-baru ini ditempatkan di ruang gerak informasi atau\r\nruang tujuan utama.\r\nSelain itu, dengan input D 1s/d D4 setara dengan PE sebelumnya\r\ndinonaktifkan dan aktuasi DS terjadi pergeseran kanan PIPO dari 0101 ke 1010\r\n. Dimana pergeseran PISO di sini menggeser terjauh ke bawah garis Q0 ke 1 dan\r\nQ1 adalah nilai Q0 dalam penyelidikan masa lalu, khususnya 0.Q2 yang 0 ke 1,\r\nQ3 ke 0 yang awalnya 1, dan 1 di Q3 adalah baru-baru ini ditempatkan di ruang\r\npemindahan informasi atau ruang objektif mendasar.\r\nSelain itu, dengan input D 1s/d D4 setara dengan PE sebelumnya dinonaktifkan\r\ndan inisiasi DS terjadi pergeseran kanan PIPO dari 0101 ke 1010 . Dimana\r\npergeseran PISO disini menggeser terjauh garis Q0 ke 1 dan Q1 adalah nilai Q0\r\npada pemeriksaan sebelumnya, khususnya 0.Q2 yang 0 ke 1, Q3 ke 0 yang\r\nawalnya 1, dan 1 di Q3 baru-baru ini ditempatkan di ruang gerak informasi atau\r\nruang objektif mendasar.\r\nKemudian pada saat itu dilakukan lagi dengan input D 1s/d D4 sebesar\r\nsebelumnya, PE dinonaktifkan dan aktuasi DS terjadi pergeseran kanan PIPO\r\ndari 1010 menjadi 1101 . Dimana pergeseran PISO disini menggeser terjauh ke\r\nbawah garis Q0 ke 1 dan Q1 adalah nilai Q0 dalam penyelidikan masa lalu, untuk\r\nspesifik 1,Q2 yang 1 ke 0, Q3 ke 1 yang awalnya 0, dan 0 di Q3 baru-baru ini\r\nditempatkan di ruang pemindahan informasi atau ruang tujuan utama.\r\n\r\n11\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nPada akhirnya, kali ini menjawab alasan dari ujian unit enam ini. Jadi\r\ntanggapan dari unit tiga praktikum menggabungkan,\r\n1. Pada pengujian Shift Register menggunakan JKFF dan DFF. FF JK\r\nkapasitas untuk mencari tahu tentang informasi di ff satu untuk ff nanti,\r\nsedangkan DFF untuk memasukkan informasi.\r\n2. Masukkan Q0 di Shift Register menggunakan JKFF dan DFF.\r\nBergantung pada nilai Info Information (ID) yang ideal, jika ID adalah 1,\r\nhasil Q0 terbaru akan bernilai 1 sedangkan jika ID adalah 0, hasil Q0\r\nterbaru akan dibuat bernilai 0.\r\n3. Dalam uji shift menggunakan gadget terdapat batasan informasi yang\r\nsignifikan, khususnya, Sebuah. OE = 1 (Untuk Mengunci informasi yang\r\ndipasangkan pada hasil) dan 0 (Hasil memberdayakan atau tidak\r\nmenentu)\r\nB. PE= 1(Aktifkan Equal Capacity) dan 0 (Cripple Equal Capacity) .\r\nC. DS = 1(Aktifkan Kapasitas Seri) dan 0 (Kapasitas Seri Cacat)\r\nD. CP = Jam', 'Muhammad Zidan abdillah', 'UNIT 1'),
(568, '3332200042', 'Pada percobaan kali ini termasuk shift register dengan tipe SISO\r\n(Serial Input Serial Output) yang dimana masukan masuk berurutan dan\r\nkeluaran keluar berurutan. Percobaannya menggunakan D flip-flop dan JK\r\n\r\nflip-flop. Set dan Reset pada shift register hanya berfungsi untuk men-\r\ntrigger flip-flopnya.\r\n\r\n8\r\n\r\nPada shift register tersebut yang disimpan dalam flip-flop pertama\r\nkali dimulai dari LSB (Least Significant Bit). Inputan pada tabel dilihat dari\r\npaling bawah yaitu 0 sebagai LSB nya, kemudian dilanjutkan hingga keatas.\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nTabel 3.2 Blanko Hasil Percobaan 2 [1]\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 1 1 1 0 Proses\r\n1 ⨆ 1 X 1 0 1 0 1 0 1 0 Pararel\r\nload\r\n1 ⨆ 0 0 X X X X 0 1 0 1 geser kanan\r\n1 ⨆ 0 1 X X X X 1 0 1 0 geser kanan\r\n1 ⨆ 0 1 X X X X 1 1 0 1 geser kanan\r\nAnalisis :\r\nPada percobaan kali ini termasuk shift register dengan tipe SIPO\r\n(Serial Input Paralel Output) yang dimana masukan masuk berurutan dan\r\nkeluaran keluar serempak. Percobaannya menggunakan piranti khusus yaitu\r\nshift register itu sendiri.\r\nDi percobaan pertama dan terakhir dengan OE-nya bernilai satu\r\ntertulis 1101 yang dimana seharusnya 0101. Faktor kesalahannya yang\r\npertama terletak pada kondisi alat yang langsung digunakan dan tidak\r\ndimatikan dahulu, kemudian yang kedua pada saat pengambilan data terjadi\r\nhuman error.\r\n\r\n9\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan, mengenai “shift\r\nregister” dapat diambil kesimpulan sebagai berikut :\r\n1. Shift register adalah salah satu piranti fungsional yang banyak\r\ndipergunakan di dalam sistem digital yang memiliki fungsi untuk\r\nmenggeser data.\r\n2. Shift register adalah sebuah kumpulan dari flip-flop yang bisa\r\nmenyimpan data sementara untuk menggeser data tersebut ke kiri atau\r\nke kanan.\r\n3. Shift register juga dapat dipergunakan untuk mengubah format data seri\r\nke paralel atau dari paralel ke seri.\r\n4. Pergeseran di shift register bisa diubah/diatur dengan cara mengubah\r\nrangkaiannya, rangkaian pada shift register terbagi 4 yaitu (SISO, SIPO,\r\nPISO, PIPO).', 'WIDLA MUHAMMAD ZIDNI MUFTI', 'UNIT 1'),
(569, '3332210091', 'Berikut merupakan gambar rangkaiam register geser atau shift register\r\ndengan menggunakan JKFF dapat dilihat pada gambar 3.1.\r\n\r\nGambar 3.1. Rangkaian Register Geser Menggunakan JKFF\r\n\r\nTabel 3.1. Register Geser Menggunakan Flip-Flop Data dan Flip-Flop JK\r\n\r\nBerdasarkan Tabel diatas, selama Reset 0, nilai input berapapun\r\ntudak akan berpengaruh pada output, Ketika Reset 1 lalu clock ditekan maka\r\nmaka output akan menyala secara bertahap dari Q0, Q1, Q2, Q3. Dapat dilihat\r\nnilai dari Q0 akan bergeser ke Q1 begitu juga Q1 ke Q2 dan seterusnya\r\ntergantung input yang dimasukan dan adanya tekanan clock\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\n9\r\n\r\n3.2.2. Register Geser Menggunakan Piranti Khusus\r\nBerikut data yang didapat tertera pada tabel 3.2.\r\nTabel 3.2. Register Geser Menggunakan Piranti Khusus\r\nCC Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nDari tabel diatas dapat disimpulkan bahwa saat semua inputnya bernilai\r\n0 maka ouput yang dihasilkan itu seperti toggle tetapi pada percobaan ini\r\nkeadaan tersebut disebut proses (sedang memproses). Setelah terjadi proses\r\nmaka akan terjadi parallel load, keadaan ini terjadi apabila nilai input yang\r\ndiberikan 11X1010. Sedangkan saat input diberi nilai 100XXXX akan terjadi\r\npergeseran ke kanan (Geser Kanan)\r\n\r\n3.2.3. Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\nBerikut contoh gambar rangkaian bidirectional Shift register dapat\r\ndilihat pada gambar 3.3\r\n\r\nGambar 3.3. Rangkaian Bidirectional Shift Register\r\nPada percobaan rangkaian Bidirectional Shift Register didapatkan data\r\nseperti pada tabel 3.3:\r\n\r\n10\r\n\r\nTabel 3.3.Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nDari tabel 3.3 dapat ditarik kesimpulan bahwa Bidirectional Shift register\r\nadalah perangkat penyimpanan yang mampu bergeser ke kanan atau ke kiri\r\ntergantung pada mode yang dipilih. Misalnya pada tabel diatas pada saat\r\nmodenya 0 maka akan bergeser kekanan dan ketika modenya 1 maka akan\r\nbergeser kekiri\r\n\r\n11\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai SHIFT\r\nREGISTER didapatkan kesimpulan sebagai berikut:\r\n1. Cara kerja dari shift register adalah shift register akan mengambil data dari\r\ninput dan akan digeser ke output dalam setiap kali clock\r\n2. Shift register dapat dirangkai menggunakan DFlip Flop, JKFF, Piranti\r\nKhusus, dan bidirectional', 'MUHAMMAD HIFDHI DZAKWAN', 'UNIT 1'),
(570, '3332210073', 'Setelah melakukan percobaan pada praktikum Unit 7 mengenai Shift Register,\r\ndidapatkan hasil percobaan berdasarkan analisis-analisis berikut ini.\r\nA. Register geser menggunakan D Flip-Flop dan JK Flip-Flop\r\nPada percobaan Register ini digunakan sebuah rangkaian D Flip-Flop dan juga\r\nJK Flip-Flop. Sehingga rangkaian yang digunakan adalah sebagai berikut\r\n\r\nGambar 3.1 Register geser menggunakan DFF dan JKFF\r\nBerdasarkan gambar di atas dijelaskan bahwa penggunaan Register geser ini\r\nmenggunakan DFF ataupun D Flip-Flop dengan kode 74HC74 dan JK Flip-Flop\r\ndengan kode 74111. Sehingga jika dijalankan akan menghasilkan sebuah output\r\nseperti pada tabel berikut ini.\r\n\r\nTabel 3.1 Hasil Percobaan Pertama\r\n\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\nBerdasarkan tabel 3.1 di atas, dapat dianalisis bahwa jenis shift register pada\r\npercobaan ini adalah SIPO ataupun kepanjangannya adalah Serial in Pararel Out.\r\nAdapun Ketika nilai R ataupun Reset dalam kondisi logika 0, maka pada output\r\nsemuanya akan memiliki nilai logika 0. Kondisi ini merupakan sebuah kondisi\r\ndimana rangkaian tersebut diaktifkan dan memulai sebuah perhitungan, sehingga\r\n\r\n10\r\n\r\npada kondisi reset ini sebuah clock 1 maupun clock 2 dan Input data akan\r\nmengalami sebuah kondisi yang disebut sebagai Don’t Care. Hal ini dapat terjadi\r\ndikarenakan kondisi reset yang outputnya akan terus ada pada awal perhitungan.\r\nSehingga dapat disimpulkan bahwa kondisi pada percobaan ini adalah data terus\r\nbergeser dari kiri ke kanan pada tiap bit yang dimasukkan. Pada tabel dapat dilihat\r\nbahwa kondisi nilai 1 bergeser dari Q0 hingga Q4.\r\n\r\nB. Register geser menggunakan Piranti Khusus\r\nPada percobaan kedua ini, digunakan sebuah piranti khusus dengan kode\r\n74LS194, gerbang OR dan gerbang NOT. Sehingga rangkaian tersebut adalah\r\nsebagai berikut.\r\n\r\nGambar 3.2 Register geser menggunakan Piranti Khusus\r\nBerdasarkan gambar 3.2 di atas, jika piranti tersebut dijalakan maka akan\r\nmenghasilkan sebuah output sebagai berikut ini.\r\nTabel 3.2 Hasil Percobaan Kedua\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\n11\r\n\r\nSama seperti percobaan sebelumnya, dimana terdapat kondisi Don’t Care pada\r\nawal percobaan. Kondisi Don’t Care ini disebabkan karena OE atau Output Enabler\r\nmemiliki nilai 0, sehingga sesuai dengan fungsi dari OE yaitu mengeluarkan sebuah\r\nhasil dari proses masukan yang ada ke output menyebabkan sebuah kondisi Don’t\r\nCare saat nilai OE tersebut adalah 0. Adapun fungsi lain dari OE adalah sebagai\r\nperizinan terjadinya pergeseran sebuah data ataupun tidak sama sekali. Kondisi OE\r\nakan menerima data jika nilai tersebut adalah 1, sehingga OE masuk kedalam Active\r\nHigh. Adapun Ketika OE bernilai 0, maka OE tersebut tidak akan aktif sama sekali.\r\nSelain OE, terdapat input CP yang menandakan sebuah clock memiliki sebuah sifat\r\nActive low, yang berisikan konsep saat kondisi 1 akan aktif dan saat kondisi 0 akan\r\ntidak aktif. Adapun fungsi dari input PE atau Paralel Enable adalah sebagai titik\r\nawal perhitungan yang jika diaktifkan akan dapat mengatur nilai-nilai input pararel\r\npada D0 hingga D3. Selain PE terdapat input lainnya disebut sebagai DS atau Data\r\nSerial, yang memiliki sebuah fungsi sama sebagai ID pada percobaan sebelumnya.\r\nSehingga dapat disimpulkan bahwa jenis Shift yang digunakan pada percobaan ini\r\nadalah PIPO atau kepanjangannya adalah Parallel in Parallel Out yang\r\ndikarenakan oleh sebuah nilai masukan DS terdapat 4, yaitu D0,D1,D2 dan D3.\r\n\r\nC. Bidirectional Shift Register dengan gerbang logika dasar dan D Flip-\r\nFlop\r\n\r\nPada percobaan terakhir, terdapat sebuah Register yang disebut sebagai\r\nBidirectional. Adapun hasil dari percobaan ini adalah sebagai berikut.\r\n\r\nTabel 3.3 Hasil Percobaan Ketiga\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n\r\n12\r\n\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nBerdasarkan Tabel 3.3 tersebut, dapat dianalisis bahwa percobaan ini\r\nmemiliki jenis Shift Register sebagai SIPO atau kepanjangannya adalah Serial in\r\nParallel Out dan pada percobaan ini penggeseran nilainya dari 2 arah, baik dari kiri\r\nke kanan maupun sebaliknya. Adapun Ketika kondisi tersebut adalah R ataupun\r\nReset yang bernilai 0, maka pada inputan lainnya akan menjadi sebuah kondisi\r\nDon’t Care. Kemudian untuk Mode memiliki fungsi untuk menentukan arah\r\npergeseran pada tiap nilai input yang masuk. Ketika mode diberikan masukan 0\r\nmaka akan terjadi pergeseran dari kiri Q0 kekanan atau Least Significant Bit (proses\r\nperhitungan dimulai dari bit terkecil), kemudian ketika diberikan masukan 1 maka\r\nakan terjadi pergeseran dari kanan Q3 ke kiri atau Most Significant Bit. Selanjutnya\r\npada inputan D (Data) sama fungsinya dengan ID dan DS pada percobaan\r\nsebelumnya, yaitu pada inputan D akan dikeluarkan tergantung dengan modenya,\r\nketika memiliki nilai 0 lalu di clock maka akan masuk ke Q0-Q3 kemudian akan\r\nbergeser dari kiri ke kanan dan ketika memiliki nilai 1 lalu diclock maka akan\r\nmasuk dari Q3-Q0 kemudian akan bergeser kanan ke kiri.\r\n\r\n13\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nAdapun setelah melakukan percobaan pada praktikum Shift Register,\r\ndidapatkan sebuah kesimpulan sebagai berikut ini.\r\n1. Shift Register digunakan untuk menyimpan sebuah data dan juga dapat\r\nmentransfer data tersebut. Selain itu shift register berfungsi juga untuk\r\nconverter data serial ke serial, serial ke parallel, parallel ke serial, maupun\r\nparallel ke parallel. Adapun cara kerja yang terdapat pada shift register\r\nadalah dengan nilai dikeluarkan pada sebuah output dari kiri ke kanan\r\nataupun sebaliknya (Bidirectional) sebagaimana Mode yang digunakan.\r\n2. Penggunaan Shift Register dirakit menggunakan rangkaian D Flip-Flop\r\ndan JK Flip-Flop ataupun sebuah piranti khusus seperti pada percobaan\r\nkedua yaitu dengan IC.', 'MUHAMMAD TEGAR ALKAUSAR CAHYADI', 'UNIT 1'),
(571, '3332210045', 'Setelah kita melakukan percobaan kita bisa melihat bentuk shift register yang\r\ndipakai adalah SIPO, saat set bernilai 1 dan reset bernilai 0, C1-C2 serta 1Dnya\r\nbernilai bebas maka output akan tereset. Saat 1D, S dan R memiliki nilai satu dan\r\ndiberikan pulse clock maka data akan mulai memasuki Q0. Tergesernya nilai 1D ke\r\n0 agar output yang keluar hanya bernilai 1 yang berpindah-pinndah dari Q0 sampai\r\nQ3. Jika tidak digeser maka, output yang keluar akan bernilai satu semua.\r\nDiatas adalah data dari percobaan pertama, dibawah ini adalah data percobaan\r\nkedua sebagai berikut\r\n\r\nTabel 3.2. Hasil Register percobaan 2\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nJika nilai inputan dari OE adalah 0 maka outputnya akan acak seacar terus\r\nmenerus. Hasil data percobaan kedua ini nilai DS dibebaskan dari nilai OE dan\r\nPE adalah 1 serta inputan D0, D1, D2 dan D3 secara berturut-turut bernilai 1, 0, 1,\r\n0 dan juga diberi pulse maka data akan mulai dimuat. PE diberi nilai 1 supaya\r\nrangkaian mengaktifkan bentuk paralelnya dan diisi inputan inputannya. Dari data\r\nketiga hingga terakhir inputan diberi nilali 0 supaya output dapat berpindah pindah\r\n\r\n8\r\n\r\n, apabila PE masih bernilai 1 rangkaian tersebut masih berbentuk PIPO.\r\nSedangkan PIPO itu tidak termasuk kedalam shift register\r\nSetelah kita mendapatkan data dari percobaan kedua berikut dibawah ini data\r\npercobaan ketiga\r\n\r\nTabel 3.3.Hasil Percobaan 3\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 0 1 1 1 1 0\r\n1 1 1 0 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nPada percobaan ketiga ini adalag percobaan sebuah rangkaian yang\r\nmenggeser 2 arah, kekanan dan kekiri yang memiliki inoutan 1 seri dan\r\noutput 4 paralel dan ada 1 mode yang dipakai untuk mengatur arah geser.\r\nDan pada percoban ketiga ini jika mode bernilai 0 maka data bergeser\r\nkekanan, apabila data bernilai 1 maka bergeser kekiri.\r\n\r\n9\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nSetelah kita melakukan percobaan, kita bisa mendapatkan\r\nkesimpulan sebagai berikut\r\n1. Shift register merupakan jenis rangkaian logika sekuensial yang dapat\r\ndigunakan untuk menyimpan data dan juga dapat mentransfer data.\r\nKumpulan flip flopp yang disusun secara seri disebut register geser. Pada\r\nreegister geser bit disimpan dan dikeluara Q digeser flop-flop berikutnya.\r\nPergeseran tersebut terjadi pada setiap pulsa clock.\r\n2. Dapat membuat sebuah rangkaian flip flop dan piranti khusus', 'KHOIRUN NUFAIL RAMADHAN', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(572, '3332210054', 'Dilihat dari tabel diatas yaitu tabel 3.1 Register Geser Menggunakan\r\nD Flip-Flop dan JK Flip-Flop, jika R = 0 yang berarti datanya direset,\r\nmaka Q0 sampai Q3 juga akan mengeluarkan output 0000, kondisi ini\r\ndisebut sebagai kondisi reset. Lalu, jika diberi input dari 1D (input ini\r\ndigunakan sebagai penilai data biner yang akan menjadi nilai output), R,\r\ndan S yang bernilai 1, lalu clock (clock disini gunanya untuk mentrigger)\r\njuga maka data akan masuk ke Q0 terlebih dahulu jadilah 1000.\r\nSelanjutnya, 1D diberikan nilai 0 lalu diclock alhasil data menjadi bergeser\r\nke kanan yang awalnya dari Q0 mempunyai output 1, berganti menjadi Q1\r\nyang mempunyai output 1, jadilah 0100. Diberikan clock lagi data\r\nbergeser lagi dari Q1 berpindah menuju Q2 dan begitupun selanjutnya.\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nTabel 3.2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n\r\n8\r\n\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nDilihat dari tabel diatas yaitu tabel 3.2 Register Geser Menggunakan\r\nPiranti Khusus, mempunyai 8 inputan yaitu OE, clock, PE, DS, D0, D1,\r\nD2, D3. Jika OE diberikan input bernilai 0, maka ketujuh input yang\r\nlainnya disimbolkan X dan berarti tidak dapat memberikan input atau\r\ndon’t care. Selain itu, Q0 sampai Q3 akan mengeluarkan nilai 0, jadilah\r\n0000. Lalu, OE diberikan nilai input 0, maka input yang lain dapat bekerja,\r\ntidak lupa diberikan clock (clock disini berfungsi untuk mentrigger) agar\r\noutput keluar pada Q0 sampai Q3, yaitu berupa 1010. Selanjutnya\r\ndiberikan clock lagi dan PE = 0 agar data dapat bergeser ke kanan dan\r\nberubah menjadi 0101 dari yang tadinya 1010. Setelah itu diberikan clock\r\ndan DS = 1, maka data bergeser lagi ke kanan menjadi 1010 yang tadinya\r\n0101.\r\n3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan\r\nDFF\r\nTabel 3.3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\n9\r\n\r\nDilihat dari data hasil percobaan, hampir mirip dengan percobaan\r\nRegister Geser Menggunakan D Flip-Flop dan JK Flip-Flop, bedanya\r\ndisini menggunakan input tambahan berupa Mode dan juga D. Ketika R =\r\n0 yang berarti dalam kondisi reset maka Mode, D, serta clock disimbolkan\r\nX yang berarti tidak dapat memberikan input atau disebut juga sebagai\r\ndon’t care. Setelah R diberi nilai 1 dan diclock (clock disini gunanya untuk\r\nmentrigger) kondisi dari Q0 sampai Q3 masih belum mengeluarkan\r\nperbedaan dari output yang sebelumnya atau mengeluarkan input berupa\r\n0000. Selanjutnya diberikan input D = 1 dan diclock, maka keluaran\r\nmenjadi 1000. Ketika Mode diberikan input 1 maka data dapat berubah\r\narah menjadi 1110, yang pada awalnya output akan bergeser ke kanan\r\nmenjadi bergeser ke kiri.\r\n\r\n10\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nAdapun setelah percobaan dilakukan, maka dapat ditarik kesimpulan\r\nsebagai berikut.\r\n1. Serial Input Serial Output (SISO), merupakan register geser yang\r\nmemiliki masukan berurutan dan keluaran berurutan. Serial Input\r\nParalel Output (SIPO), merupakan register geser yang memiliki\r\nmasukan berurutan dan keluaran serentak. Paralel In Serial Output\r\n(PISO), merupakan register geser yang memiliki masukan serentak dan\r\nkeluaran berurutan. Paralel Input Paralel Output (PIPO), merupakan\r\nregister geser yang memiliki masukan serentak dan keluaran serentak.\r\nBerurutan bisa diartikan sebagai seri dan serentak diartikan sebagai\r\nparalel.\r\n2. Pada percobaan pertama register geser menggunakan D flip-flop dan\r\nJK flip-flop', 'TRIA OKTAVIANA', 'UNIT 1'),
(573, '3332210065', 'Pada tabel di atas jika dilihat di keterangan\r\nS (set)\r\nR (Reset)\r\nyang pertama “keluaran diriset” karena set (1) dan reset (0) dan makadari itu\r\nkeluarannya riset.\r\nYang kedua “Data masuk ke Q0” jadi ketika set (1) dan reset (1) dan C1&C2 di\r\nberi clock maka Q0 adalah (1) dan Q1,Q2,Q3 adalah (0)\r\nYang ketiga “Geser Kanan” ketika set (1) dan reset (1) dan C1&C2 di beri clock\r\nmaka Q1 adalah (1) dan Q0,Q2,Q3 adalah (0)\r\n\r\n8\r\n\r\nYang keempat “Geser Kanan” ketika set (1) dan reset (1) dan C1&C2 di beri clock\r\nmaka Q2 adalah (1) dan Q0,Q1,Q3 adalah (0)\r\nYang kelima “Geser Kanan” ketika set (1) dan reset (1) dan C1&C2 di beri clock\r\nmaka Q3 adalah (1) dan Q0,Q1,Q2 adalah (0)\r\nJadi kesimpulannya ketika set (1) dan reset (0) maupun set (0) reset(1) maka\r\nketerangannya akan direset dan ketika set dan reset 1 maka Q0 akan 1 dan\r\nQ1,Q2,Q3 akan 0 dan ketika set dan reset 1 maka Q1 yang akan menjadi 1 dan\r\nQ0,Q2,Q3 akan menjadi 0 . jadi intinya setiap set dan reset 1 maka angka biner 1\r\nakan bergeser/berpindah ke kanan di setiap percobaannya dan keluaran lainnya\r\nakan 0.Untuk pengaplikasian pada Register Geser Menggunakan Flip-Flop Data\r\ndan Flip-Flop JK di kehidupan sehari-hari itu bisa di gunakan di Lampu lalu lintas\r\nyang mana akan nyala secara bergantian seperti lampu merah,kuning dan hijau\r\nyang akan nyala secara bergantian sesuai waktu yang di tentukan. Dan table ini\r\ntermasuk SISO\r\n\r\nTabel 3.2. Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluara\r\nn\r\n\r\nKeterangan OE\r\nCP\r\nPE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0\r\n\r\n1 0 1 0 Paralel Load\r\n\r\n1 0 0 X X X X\r\n\r\n0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nPada tabel di atas jika dilihat di keterangan\r\nyang pertama “Proses” karena OE (0) dan Q0,Q1,Q2,Q3 juga (0) makadari itu\r\nketerangannya Proses.\r\nYang kedua “parallel Load” jadi ketika OE (1), PE (1), DS(0) dan\r\nD0(1),D1(0),D2(1),D3(0) dan di beri Clock Maka keluarannya adalah\r\nQ0(1),Q1(0),Q2(1),Q3(0) dan juga keterangannya adalah Parallel Load\r\n\r\n9\r\n\r\nYang ketiga “Geser Kanan” jadi ketika OE (1), PE (0), DS(0) dan D0,D1,D2,D3\r\nadalah (X) dan di beri Clock Maka Q0(0),Q1(1),Q2(0),Q3(1) makadari itu\r\nketerangannya adalah Geser Kanan\r\nYang keempat “Geser Kanan” jadi ketika OE (1), PE (0), DS(1) dan D0,D1,D2,D3\r\nadalah (X) dan di beri Clock Maka Q0(1),Q1(0),Q2(1),Q3(0) makadari itu\r\nketerangannya adalah Geser Kanan\r\nYang kelima “Geser Kanan” jadi ketika OE (1), PE (0), DS(1) dan D0,D1,D2,D3\r\nadalah (X) dan di beri Clock Maka Q0(1),Q1(1),Q2(0),Q3(1) makadari itu\r\nketerangannya adalah Geser Kanan\r\nJadi kesimpulannya ketika OE nya (0) maka tidak ada keluaran dan keterangannya\r\nadalah Proses dan ketika OE (1) Maka akan bekerja, untuk keluarannya sendiri\r\n\r\nakan bergeser ke sebelah kanan yang mana angka biner akan masuk secara selang-\r\nseling antara 0 dan 1 karena pada percobaan kali ini termasuk ke PIPO(Data\r\n\r\nParallel) bisa di lihat di tabel yang mana data akan masuk secara bergantian,atau\r\nbisa dilihat sebagai berikut ini: yang ke pertama 1,0,1,0 . yang ke dua 0,1,0,1 dan\r\n\r\nyang ke tiga 1,0,1,0 . jadi percobaan kali ini termasuk PIPO(parallel(Data selang-\r\nseling))\r\n\r\nTabel 3.3.Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n\r\n10\r\n\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nS (set)\r\nR (Reset)\r\nMODE (untuk menentukan pergeseran)\r\nD (data masukan)\r\nUntuk percobaan pertama tidak ada keluaran karna reset(0)\r\nUntuk percobaan kedua ketika set dan reset (1) di beri clock dan mode (0) dan D\r\n(0) maka keluarannya akan Q0(0),Q1(0),Q2(0),Q3(0)\r\nUntuk percobaan ketiga ketika set dan reset (1) di beri clock dan mode (0) dan D\r\n(1) maka keluarannya akan Q0(1),Q1(0),Q2(0),Q3(0)\r\nUntuk percobaan keempat ketika set dan reset (1) di beri clock dan mode (0) dan D\r\n(1) maka keluarannya akan Q0(0),Q1(0),Q2(0),Q3(0)\r\nUntuk percobaan kelima ketika set dan reset (1) di beri clock dan mode (0) dan D\r\n(1) maka keluarannya akan Q0(0),Q1(0),Q2(0),Q3(0)\r\nUntuk percobaan keenam ketika set dan reset (1) di beri clock dan mode (0) dan D\r\n(1) maka keluarannya akan Q0(0),Q1(0),Q2(0),Q3(0)\r\nUntuk percobaan ketujuh ketika set dan reset (1) di beri clock dan mode (1) dan D\r\n(0) maka keluarannya akan Q0(0),Q1(0),Q2(0),Q3(0)\r\nUntuk percobaan kedelapan ketika set dan reset (1) di beri clock dan mode (1) dan\r\nD (1) maka keluarannya akan Q0(0),Q1(0),Q2(0),Q3(0)\r\nUntuk percobaan kesembilan ketika set dan reset (1) di beri clock dan mode (1) dan\r\nD (1) maka keluarannya akan Q0(0),Q1(0),Q2(0),Q3(0)\r\nUntuk percobaan kesepuluh ketika set dan reset (1) di beri clock dan mode (1) dan\r\nD (1) maka keluarannya akan Q0(0),Q1(0),Q2(0),Q3(0)\r\n\r\n11\r\n\r\nUntuk percobaan kesebelas ketika set dan reset (1) di beri clock dan mode (1) dan\r\nD (1) maka keluarannya akan Q0(0),Q1(0),Q2(0),Q3(0)\r\nJadi kesimpulannya ketika set (1) dan reset (0) maka mode dan D tidak akan\r\nberfungsi dan keluaran akan (0) . Dan ketika set dan reset nya (1) maka semua akan\r\nberfungsi /berjalan ,ketika mode nya (0) maka angka biner akan muncul dari\r\nsebelah kiri ke sebelah kanan/ dari Q0 ke Q3, dan ketika mode nya (1) maka angka\r\nbiner akan muncul dari sebelah kanan ke sebelah kiri/ dari Q3 ke Q0, jadi bisa\r\ndibilang mode (1) kebalikannya dari mode (0).\r\n\r\n12\r\nBAB IV\r\nKESIMPULAN\r\n\r\n1. Cara kerja register geser yaitu sesuai dengan Namanya geser jadi\r\n\r\nbilangan biner akan berpindah ke samping kanan /kiri, jika di flip-\r\nflop maka dalam register geser flip flop saling terhubung sehingga\r\n\r\ndatanya dapat di geserkan dari 1 flip-flop ke flip-flop lain dan\r\npenggunaan register geser bisa di aplikasikan seperti lampu lalu\r\nlintas yang nyala secara bergantian\r\n2. Kita bisa merakit dan mengaplikasikan register geser di kehidupan\r\nsehari-hari seperti lampu lalu lintas yang nyala secara bergantian', 'MOGA MAKMUR', 'UNIT 1'),
(574, '3332210010', 'Pada percobaan praktikum kali ini terdapat beberapa percobaan yaitu sebagai\r\nberikut :\r\n1. Register Geser Menggunakan D flip – flop dan JK flip – flop\r\nShift register disusun dengan cara menggabungkan flip-flop satu sama lain.\r\nFlip-flop memiliki karakteristik memori. Register geser pada dasarnya adalah\r\nkoneksi serial flip flop yang menggunakan jam untuk mentransfer data dari flip\r\nflop sebelumnya ke data pada flip flop berikutnya. Rangkaiannya adalah\r\nsebagai berikut.\r\n\r\nDiperoleh data hasil percobaan seperti pada tabel di bawah ini.\r\n\r\nTabel 3. 1 Register Geser Menggunakan Flip-Flop Data dan Flip-Flop JK\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nC1 & Keterangan\r\nC2\r\n1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\nPada percobaan ini rangkaian dibuat dengan DFF, rangkaian ini memiliki 4 buah\r\nkeluaran yaitu Q1, Q2, Q3 dan Q4. D sebagai data biner yang diterima dan akan\r\nGambar 3. 1 Register Geser Menggunakan D flip – flop dan JK flip – flop\r\n\r\n8\r\n\r\nmenjadi output-nya, sedangkan R dan S untuk memenuhi kondisi dari set reset.\r\nDilakukan 5 kali percobaan, untuk percobaaan pertama, diberi nilai S=1 dan R=0,\r\nmenghasilkan keluaran 0000 dengan nilai decimal 0 sebagai keluaran riset. Untuk\r\npercobaan kedua, diberi nilai S=1 dan R=1 dengan nilai D=0 menghasilkan\r\nkeluaran 0001 dengan nilai decimal 1, artinya data pada masukan sudah terinput\r\ndalam nilai Q. untuk percobaan ketiga sampai kelima, keluarannya akan bergeser\r\ndengan nilai binner 0010,0100, sampai 1000. Karena cara kerjanya adalah dengan\r\nbergeser kesebelah kiri sesuai dengan namanya.\r\n2. Register Geser Menggunakan Piranti Khusus\r\nRegister geser menggunakan piranti khusus jnj dirangkai menggunakan IC\r\n74LS295 seperti pada gambar di bawah ini.\r\n\r\nDiperoleh data hasil percobaan seperti pada tabel di bawah ini.\r\n\r\nTabel 3. 2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran Keterangan\r\n\r\nOE CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nGambar 3. 2Register Geser Menggunakan Piranti Khusus\r\n\r\n9\r\n\r\nPada percobaan dapat dilihat ketika nilai PE=1 maka DS tidak akan diperdulikan.\r\nSedangkan, ketika PE-0 nilai pada DS akan bekerja. Pada percobaan ketika, dengan\r\nnilai PE=0 dan DS=0 menghasilkan nilai binner 0101, ketika nilai PE=0 dan DS=1\r\nmenghasilkan nilai binner 1010. Cara kerjanya hampir sama dengan percobaan\r\nsebelumnya yaitu innputannya bergeser kesebelah kanan. Pada percobaan kali ini\r\nmengggunakan SIPO dan PIPO dimana nilai input dan autputnya bisa diatur untuk\r\nkeluaran parallel atau seri sesuai dengan nilai yang diinputkan.\r\n3. Bidirectional Shift Register dengan Gerbang Logika Dasar dan DFF\r\nPada percobaan kali ini rangkaiannya dibuat dari dtff. Rangkaiannya adalah\r\nsebagai berikut.\r\n\r\nDiperoleh data hasil percobaan seperti pada tabel di bawah ini.\r\nTabel 3. 3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\nGambar 3. 3 Bidirectional Shift Register dengan DFF\r\n\r\n10\r\n\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nPada percobaan kali ini memiliki masukan sebanyak 4 buah, dimana nilainya\r\ndipengaruhi oleh nilai pada S,R dan D. Ketika nilai R=0 dan S=1 maka nilai pada\r\nD tidak akan diperdulikan dan akan menghasilkan nilai bineer 0000. Sedangkan,\r\nKetika masukan R dan S nilainya sama maka rangkaian akan tetap berjalan hanya\r\ndengan masukan pada D. dapat dilihat pada hasil percobaan bahwa ketika nilai pada\r\nmode bernilai 0, maka outputnya akan keluuar secara berurutan dengan cara\r\nbergeser kekanan. Sedangkan ketika pada mode bernilai 1, menghasilkan output\r\nyang berderet secara parallel. Artinya, keluarannya dapat diatur sesuai keinginan\r\ndengan cara mengganti masukan pada mode.\r\n\r\n11\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan didapatkan kesimpulan\r\nsebagai berikut.\r\n1. Shift register adalah rangkaian yang digunakan untuk menimpan data yang\r\ndisusun dari beberapa flip-flop dengan keluaran yang akan bergeser ke arah\r\nkanan dan dapat diatur oleh pemakainnya.\r\n2. Untuk merakit dan menggunakan register geser dari rangkaian flip-flop\r\ndapat menggunakan IC 74LS295,JKFF dan DTFF.', 'ISTIANAH', 'UNIT 1'),
(575, '3332210014', 'Diatas merupakan Rangkaian shift reigter menggunakan JKFF dan\r\nDFF shift register diatas berupa Shif register 4Bit.shift register\r\ntersebut memiliki kelemahan yaitu memakan banyak ruang karena\r\nmenggunakan banyak JKFF untuk setiap Outputnya,dan Diatas\r\nmerupakan shift register SIPO.Berikut adalah Hasil data percobaan\r\nmenggunakan JKFF dan DFF\r\nTabel 3. 1 Shift Register Menggunakan JKFF dan DFF\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\nDari data Tesebut bisa dilihat bahwa shift register menggunakan JKFF\r\ndan DFF data dipindahkan ke kanan,dan pada shift register tersebut\r\nbila input S adalah 1dan Input R adalah 0 maka hasil outputnya akan 0\r\nmaka pada inputan tersebut berfungsi untuk mereset outputnya.\r\n2. Register Geser Menggunakan Piranti Khusus\r\nBerikut ini merupakan Rangkaian shift register menggunakan piranti\r\nkhusus\r\n\r\n9\r\n\r\nGambar 3. 2 Shift Register Menggunakan Piranti Khusus\r\nDiatas merupakan shift register menggunakan piranti khusus atau\r\nbiasa disebut sebagai IC 74LS94 atau Universal Shift\r\nRegister.Universal Shift register adalah suatu register geser 4-bit yang\r\nmemiliki masukan serial dan paralel, dengan keluaran paralel, dan\r\nmode kontrol untuk mengendalikan .berikut adalah data dari shift\r\nregister menggunakan piranti khusus.\r\nTabel 3. 2 Shift Register Menggunakan piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE ̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nBila diamati data diatas,shift register menggunakan piranti khusus\r\nmerupakan shift register PISO dan SISO,untuk input OE adalah 0\r\nmaka hasil outputnya adalah 0,karena dalam mode tersebut dalam\r\nmode proses dan menghiraukan inputan yang lain.Lalu Untuk input\r\nOE 1 dan PE 1 dan Input D0 dan D2 adalah 1 maka hasil outputnya\r\nadalah 1 di Q0 dan 1 di Q2,dalam inputan tersebut rangkaian sedang\r\nmenyimpan data dari input D dan Untuk CP’merupakan clock\r\nrangkaian tersebut yaitu clock paralel.Dan bila OE 1 dan PE 0 dan DS\r\n0 maka akan mengeser hasil output tersebut ke kanan.\r\n\r\n10\r\n3. Bidirectional Shift Register\r\nBerikut Merupakan Rangakian Bidirectional shift register\r\nMenggunakan DFF\r\n\r\nGambar 3. 3 Rangkian Bidirectional Menggunakan DFF\r\nDiatas Merupakan Rangkaian Bidirectional menggunakan DFF bila\r\ndiamati rangkaian tersebut termasuk kedalam Shift register\r\nSIPO.Berikut adalah data dari percobaan Bidirectional Mengguanakan\r\nDFF\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n\r\n11\r\n\r\n1 1 1 1 1 1 1 1\r\nBila Kita masukan Input pada 1 pada S dan 0 pada R maka outputnya\r\nakan bernilai 0,pada inputan tersebut rangkaian menghiraukan inputan\r\nyang lainnya saat diclockkan karena dalam keadaan reset.bila input\r\nS=1 dan R=1 dan modenya 0 maka hasil outputnya 0 dan bila S=1 dan\r\nR=1 Dan D=1 modenya 1 maka hasi output Q0 adalah 1 disini\r\nrangkain mulai bekerja dan bila diclockan lagi maka output Q0 dan Q1\r\nakan bernilai 1 artinya data dari Q0 dipindahkan ke Q1 dan bila\r\nModenya diubah ke 1 maka Hasilnya Outputnya Q0=1 dan Q1=0\r\ndisini hasil datanya dipindahkan ke kiri.\r\n\r\n12\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nDari percobaan diatas bisa disimpulkan hasil dari melakukan percobaan\r\ntersebut adalah\r\n1. Memahami cara kerja dari shift register dan Jenis-jenis dari shift\r\nregister tersebut\r\n2. Dapat merangkai shift register dari JKFF,DFF dan Piranti khusus\r\nseperti IC74LS95.', 'SIMEON WILFRED NOVALDI', 'UNIT 1'),
(576, '3332210057', 'Berikut adalah Analisis percobaan dari praktikum Shift register adalah\r\nsebagai berikut.\r\n3.2.1 Register geser menggunakan D Flip-Flop dan JK Flip-Flop\r\nAdapun tabel kebenaran dari Register geser menggunakan D-FF\r\ndan JK-FF sebagai berikut.\r\nTabel 3.1 Register geser menggunakan D-FF dan JK-FF[3]\r\n\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\nAdapun rangkiannya adalah sebagai berikut.\r\n\r\nGambar 3.1 Register geser menggunakan D-FF data dan JK-FF\r\nBerdasarkan data dari tabel dan gambar diatas dapat dianalisis bahwa\r\nkerika R (Reset) dalam kondisi 0 maka pada keluarannya akan bernilai 0 semua.\r\nKondisi reset ini merupakan kondisi ketika pada rangkaian diaktifkan maka akan\r\nmemulai perhitungan awal. Pada saat kondisi reset aktif maka clock 1,2 dan ID\r\n(Input data) ini akan mengalami Don’t care ini disebabkan pada kondisi reset\r\n\r\n9\r\n\r\nyang pada keluaran akan terus pada titik awal perhitungan. Kemudian mengapa\r\nsaat kondisi bernilai 0 pada rangkaian akan aktif namun ketika diberi masukan 1\r\npada rangkaian tidak akan aktif, ini disebabkan oleh gerbang not pada inputannya.\r\nKetika pada kondisi set dan reset dinonaktifkan maka Clock 1,2 dan ID (Input\r\nData) akan dapat berfungsi dan aktif juga dimana nilai inputan itu akan\r\ndikeluarkan pada output yang pada percobaan ini memulai input dari Q0 (Least\r\nsignificant Bit) atau proses perhitungan dari bit terkecil hingga Q3 (Most\r\nsignificant Bit) atau proses perhitungan dari bit terbesar.. ketika data 1D (input\r\ndata) bernilai 1 lalu diclock maka data akan bergeser atau masuk ke Q0 yang\r\ndimana terjadi pergeseran dari kiri kekanan dari tiap-taip bit yang dimasukan,\r\npada angka 0 terakhir akan mengalami pergeseran dan akan hilang karena adanya\r\npergeseran. Kemudian ketika ID (input data) = 0 maka akan bergeser datanya\r\nkekanan, Hal yang sama akan terus terjadi sesuai dengan apa yang diinput lalu\r\ndiclock kemudian akan terus bergeser kekanan. Selanjutnya penentuan pada\r\nkeluarannya akan kah pararel atau seri dapat dilihat dari inputan datanya tersebut.\r\nKetika pada inputannya terus-menerus adalah 0 dan 1 secara konstan maka pada\r\nkeluarannya akan bersifat seri. Sedangkan ketika inputanya diberi selang-seling\r\nantara 1 dan 0 maka pada keluarannya akan bersifat pararel. Berdasarkan tabel\r\nkebenaran dan gambar diatas dapat disimpulkan bahwa jenis shift register ini\r\nadalah SIPO (Serial in Pararel Out) dengan memiliki 1 masukan dan memiliki\r\nkeluaran yang banyak.\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nAdapun tabel kebenaran dari Register Geser menggunakan Piranti\r\nKhusus adalah sebagai berikut\r\nTabel 3.2 Register Geser menggunakan Piranti Khusus[3]\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE  PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n\r\n10\r\n\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nAdapun Rangkaiannya adalah sebgai berikut.\r\n\r\nGambar 3.2 Register Geser menggunakan Piranti Khusus\r\nBerdasarkan dari data Tabel kebenaran dan rangkaian diatas dapat\r\ndianalisis bahwa ketika nilai OE (Output Enabler) memiliki nilai 0 maka pada\r\nnilai input lain akan masuk kedalam kondisi Don’t care ini disebabkan karena OE\r\nmemiliki fungi untuk mengeluarkan hasil dari proses masukan yang ada ke output.\r\nDapat diketahui kondisi ini sedang dalam proses.OE (Output Enabler) berfungsi\r\nuntuk mengizinkan pergeseran data ataupun tidak. Ketika OE (Output Enabler)\r\nmemiliki nilai 1 maka akan menerima data. Maka dari itu OE (Output Enabler)\r\ntermasuk kedalam active high dimana ketika memiliki kondisi bernilai 1 akan\r\naktif dan ketika bernilai 0 akan tidak aktif. Kemudian ketika OE diaktifkan baru\r\nakan dapat berfungsi sebagaimana mestinya. Pada input CP menandakan Clock\r\nmemiliki sifat active low dimana saat kondisi 1 akan aktif dan pada kondisi 0\r\ntidak aktif, ini disebabkan karena gerbang Not pada inputannya. Kemudian pada\r\ninputan PE (Pararel Enabler) ini bersifat active high ketika kondisi nilai 1 akan\r\naktif dan pada kondisi nilai 0 tidak akan aktif, PE memiliki fungsi sebagai titik\r\nawal perhitungan yang dimana ketika diaktifkan maka akan dapat mengatur nilai\r\ninputan pararel pada D0 hingga D3. Lalu pada inputan DS (Data Serial) memiliki\r\nfungsi yang sama dengan ID pada percobaan Register geser menggunakan D-FF\r\ndata dan JK-FF, pada inputan DS akan dikeluarkan ke output, percobaan ini mulai\r\ndari Q0 (Least significant Bit) atau proses perhitungan dari bit terkecil hingga Q3\r\n\r\n11\r\n\r\n(Most significant Bit) atau proses perhitungan dari bit terbesar. ketika data DS\r\n(Data serial) bernilai 1 lalu diclock maka data akan bergeser atau masuk ke Q0\r\nyang dimana terjadi pergeseran dari kiri kekanan dari tiap-taip bit yang\r\ndimasukan, pada angka 0 terakhir akan mengalami pergeseran dan akan hilang\r\nkarena adanya pergeseran. Hal tersebut akan terjadi seterusnya sesuai dengan\r\nmasukan data yang diberikan lalu diclock. Selanjutnya penentuan pada\r\nkeluarannya akan kah pararel atau seri dapat dilihat dari inputan datanya tersebut.\r\nKetika pada inputannya terus-menerus adalah 0 dan 1 secara konstan maka pada\r\nkeluarannya akan bersifat seri. Sedangkan ketika inputanya diberi selang-seling\r\nantara 1 dan 0 maka pada keluarannya akan bersifat pararel. Berdasarkan tabel\r\nkebenaran dan gambar pada Register geser menggunakan piranti khusus diatas\r\ndapat disimpulkan bahwa jenis shift register ini adalah PIPO (Parallel in Parallel\r\nOut) ini dikarenakan nilai masukan pada DS (Data serial) ada 4 yaitu D0, D1, D2,\r\ndan D3 kemudian jika dilihat pada keluarannya selang-selaling maka kondisi ini\r\ndisebut parallel.\r\n3.2.3 Bidirectional shift register dengan gerbang logika dasar dan\r\nDFF\r\nAdapun tabel kebenaran dari Bidirectional shift register dengan\r\ngerbang logikadasar dan DFF adalah sebagai berikut.\r\nTabel 3.3 Bidirectional shift register[3]\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n\r\n12\r\n\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nAdapun rangkaiannya adalah sebagai berikut.\r\n\r\nGambar 3.3 Rangkaian Bidirectional shift register[3]\r\n\r\nBerdasarkan data dari tabel kebenaran dan rangkaian diatas dapat\r\ndianalisis bahwa Bidirectional dapat menggeser dari 2 arah, mulai dari kiri\r\nkekanan dan sebaliknya dari kanan kekiri. ketika R (Reset) bernilai 0 atau aktif\r\nmaka pada inputan lainnya menjadi kondisi don’t care, ini dapat disebabkan saat\r\nkondisi Reset aktif maka nilai output keluaran akan terus-menerus berada pada\r\nnilai 0, maka dapat diketahui bahwa R (Reset) dan S (Set) memiliki sifat active\r\nlow yang berarti ketika kondisi 0 akan aktif dan kondisi akan aktif yang\r\ndisebabkan oleh Gerbang Not pada inputannya. Kemudian ketika kondisi set dan\r\nreset dinonaktifkan pada keduanya memiliki nilai 1. Maka pada inputan lain dan\r\nclock akan berfungsi sebagaimana mestinya. Kemudian untuk Mode berguna\r\nuntuk menentukan arah pergeseran pada tiap nilai inputan yang masuk. Ketika\r\nmode diberikan masukan 0 maka akan terjadi pergeseran dari kiri Q0 kekanan\r\natau least significant Bit (proses perhitungan dimulai dari bit terkecil), kemudian\r\nketika diberikan masukan 1 maka akan terjadi pergeseran dari kanan Q3 ke kiri\r\natau most significant Bit. Selanjutnya pada inputan D (Data) sama fungsinya\r\ndengan ID dan DS pada percobaan sebelumnya, yaitu pada inputan D akan\r\ndikeluarkan tergantung dengan modenya, ketika memiliki nilai 0 lalu diclock\r\n\r\n13\r\n\r\nmaka akan masuk ke Q0-Q3 kemudian akan bergeser dari kiri ke kanan dan\r\nketika memiliki nilai 1 lalu diclock maka akan masuk dari Q3-Q0 kemudian akan\r\nbergeser kanan ke kiri. Hal tersebut akan terjadi seterusnya sesuai dengan\r\nmasukan data yang diberikan lalu diclock. Selanjutnya penentuan pada\r\nkeluarannya akan kah pararel atau seri dapat dilihat dari inputan datanya tersebut.\r\nKetika pada inputannya terus-menerus adalah 0 dan 1 secara konstan maka pada\r\nkeluarannya akan bersifat seri. Sedangkan ketika inputanya diberi selang-seling\r\nantara 1 dan 0 maka pada keluarannya akan memiliki sifat pararel.\r\nBerdasarkan tabel kebenaran dan gambar pada Bidirectional shift register diatas\r\ndapat disimpulkan bahwa jenis shift register ini adalah SIPO (Serial in Parallel\r\nOut) ini dikarenakan nilai masukan hanya 1 yaitu D (Data) dan memiliki keluaran\r\nyang selang-seling yang disebut dengan kondisi parallel yang pada outputnya\r\nmemiliki 4 Bit dan memiliki keluaran yang konstan.\r\n\r\n14\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nBerdasarkan pada percobaan praktikum Shift Register maka dapat\r\nditarik kesimpulan adalah sebagai berikut.\r\n1. Dalam penggunaannya Shift Register dapat digunakan sebagai\r\nmenyimpan data dan juga dapat mentransfer data, sebagai\r\nkonverter data serial ke serial, konverter data parallel ke parallel,\r\nkonverter data serial ke parallel dan sebaliknya, dan shift register\r\nmemiliki cara kerja yaitu ketika nilai atau data akan di keluarkan\r\npada output ini dari kiri ataupun kanan tergantung pada modenya\r\n(mode serial atau parallel). Ketika nilai atau data memiliki nilai 1,\r\nkemudian diclock maka nilai atau data akan masuk ke Q0/Q3 dan\r\nterjadi pergeseran kekiri maupun kekanan pada tiap-tiap Bit.\r\nSelanjutnya ketika dimasukan pada nilai atau data, angka 0 akan\r\nbergeser bahkan dapat hilang karena disebabkan oleh pergeseran\r\ntersebut.\r\n2. Register geser dirakit menggunakan D Flip-Flop dan JK Flip-Flop\r\ndan ada juga register geser yang dirakit menggunakan piranti\r\nkhusus. Berikut adalah hasil dari rakitan shift register yang\r\nmenggunakan IC 7495', 'RANDY ELEANOR', 'UNIT 1'),
(577, '3332210080', 'Pada percobaan ini bentuk shift register yang digunakan\r\nadalah SIPO, Pada saat nilai dari Set = 1 dan Reset bernilai 0 dan\r\nC1&C2 serta 1D-nya bernilai bebas maka output dari shift register\r\ntersebut akan direset. Pada saat 1D, S dan R bernilai satu serta\r\ndiberikan pulse clock maka data akan mulai memasuki Q0. Dan\r\ndigesernya nilai 1D ke nol agar outputan yang keluar hanya nilai satu\r\nyang berpindah-pinndah dari Q0 sampai Q3. Jika tidak digeser maka,\r\noutput yang keluar akan bernilai satu semua.\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nTabel 3.2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 1 1 1 0\r\n\r\nProses\r\n\r\n1 1 X 1 0 1 0 1 0 1 0\r\n\r\nParalel Load\r\n\r\n1 0 0 X X X X 0 1 0 1\r\n\r\nGeser Kanan\r\n\r\n1 0 1 X X X X 1 0 1 0\r\n\r\nGeser Kanan\r\n\r\n1 0 1 X X X X 1 1 0 1\r\n\r\nGeser Kanan\r\n\r\nPada saat nilai-nilai dari inputannya dibebaskan dan nilai dari\r\nOE adalah nol maka, outputannya akan acak secara terus-menerus.\r\nPada data kedua, nilai dari DS dibebaskan, dan nilai dari OE dan PE\r\nadalah satu dan juga inputan D0, D1, D2 dan D3 secara berturut-turut\r\nbernilai 1, 0, 1, 0 serta diberi pulse maka, data akan mulai dimuat.\r\nPE diberi nilai satu agar rangkaian mengaktifkan bentuk paralelnya\r\nkemudian diisi input-inputannya. Pada data ketiga hingga terakhir\r\n\r\n13\r\n\r\nPE diberi nilai nol agar output dari rangkaian tersebut dapat\r\nberpindah-pindah karena jika PE masih bernilai satu maka,\r\nrangkaian tersebut masih berbentuk PIPO yang dimana PIPO itu\r\nbukan termasuk ke dalam shift register sehingga PIPO hanya dapat\r\nmemasukkan data-datanya saja.\r\n\r\n3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\nTabel 3.3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2\r\nQ3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nDari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0\r\natau aktif maka inputan lainnya akan mengalami kondisi Tidak\r\nPeduli, ini dikarenakan saat kondisi reset aktif maka nilai output\r\nkeluaran akan terus menerus berada pada angka 0, maka dari itu\r\ndapat disimpulkan bahwa R dan S bersifat active low dimana pada\r\n\r\n14\r\n\r\nkondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan\r\noleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset\r\ndan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain\r\nakan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada\r\nMODE, Fungsi mode ini berguna untuk menentukan arah pergeseran\r\ndari tiap inputan yang masuk, ketika mode bernilai 0 maka\r\npergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least\r\nSignificant Bit (proses perhitungan dari bit terkecil), lalu ketika\r\nmode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau\r\nMost Significant Bit. Lalu ada input D (Data) sama fungsinya\r\nsebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu\r\nakan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan\r\ntergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock\r\nmaka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke\r\nkanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0\r\natau angka terakhir yang mengalami pergeseran akan hilang\r\ndikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0\r\nketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari\r\ntiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai\r\ndengan nilai data yang dimasukkan lalu diclock. Lalu penentuan\r\nkeluarannya parallel atau seri bisa dilihat dari inputan datanya itu\r\nsendiri, ketika inputan secara terus menerus memberikan inputan 0\r\natau 1 secara konstan maka keluarannya akan bersifat seri, lalu\r\nketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya\r\nbersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di\r\ntable kebenaran maka dapat disimpulkan bahwa jenis shift register\r\nini adalah SIPO ini dikarenakan nilai input hanya 1 yaitu D dan\r\nketika dilihat dari keluarannya menghasilkan keluaran selang seling\r\n(1) dimana itu adalah kondisi parallel. Atau bisa juga SISO\r\ndikarenakan ada keluaran yang memiliki keluaran konstan.\r\nRangkaian ini juga berdasarkan banyaknya outputnya, memiliki 4\r\nbit.\r\n\r\n15\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nAdapun hal yang dapat penulis simpulkan bahwa ketika kita ingin menggeser\r\noutput dari sebuah register maka, kita harus memberikannya pulse dan memberi\r\nnilai nol pada PE jika menggunakan rangkaian PIPO.', 'BENI RAMDANI', 'UNIT 1'),
(578, '3332210081', 'Pada praktikum teknik digital unit ke-7 ini yaitu modul Shift\r\nRegister\r\nterdapat beberapa percobaan yaitu sebagai berikut :\r\n3.2.1 Register Geser Menggunakan D flip – flop dan JK flip –\r\nflop Seperti pada data yang tersedia pada tabel blangko\r\npercobaan pertama ini yaitu shiftregister menggunakan\r\nDFF dan JKFF adalah sebagai berikut :\r\nTabel 3.1. Tabel Kebenaran Shift Register Menggunakan DFF dan\r\nJKFF\r\n\r\nMasukan\r\n\r\nKeluaran\r\n\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Output direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser kanan\r\n0 1 1 0 0 1 0 Geser kanan\r\n0 1 1 0 0 0 1 Geser kanan\r\n\r\nTabel 3.1 diatas merupakan tabel kebenaran dari shift register\r\nmenggunakan DFF dan JKFF. Pada awal mula mulai percobaan input dan\r\noutput tidak bernilai atau masih dalam tahap proses, lalu apabila 1D\r\ndimasukkan input dan input S atau R salah satunya tidak bernilai sama\r\nmaka rangkaian tersebut tidak akan mendapatkan menghasilkan output.\r\nApabila S dan R bernilai 1 dan sesuai pada data diatas bahwa pada kolom\r\n\r\nC1&C2 terlihat bahwa pada gambar tersebut merupakan Negative-Edge-\r\nTriggere yang dimana akan menjadi pemicu dan aktif apabila bernilai\r\n\r\n0.menggunakan rangkaian DFF dan JKFF dapat dilihat sebagai berikut :\r\n\r\n12\r\n\r\nGambar 3.2. Rangkaian Shift Register\r\nMenggunakan DFF dan JKFF\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nPada percobaan kedua yaitu shift register\r\nmenggunakan pirantikhusus dan didapatkan data seperti berikut:\r\nTabel 3.2. Tabel Kebenaran Shift Register Menggunakan Piranti\r\nKhusus\r\nMasukan Keluaran Keterangan\r\n\r\nOE CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nSeperti pada tabel diatas yaitu data percobaan pada\r\npercobaan kedua shift register menggunakan alat uji coba khusus.\r\nAlat uji coba khusus tersebut menggunakan IC 74LS295 yang\r\nmana memiliki input PE yang berarti Parallel Enabler yang artinya\r\npengaktif paralel, yang mana dipakai apabila ingin memiliki input\r\nparalel dan output paralel, yang kedua yaitu DS yang berarti Data\r\nSerial yang merupakan data input apabila input tersebut ingin\r\nsecara seri dan output secara paralel.\r\nPE tersebut akan aktif apabila input 1, dan tidak akan\r\naktif apabila input 0 dan maka bisa disebut seri. Selanjutnya yaitu\r\ninput OE yang merupakan singkatan dari Output Enabler yang\r\n\r\n13\r\n\r\ndimana berfungsi untuk menampilkan nilai output. Apabila input\r\nOE tersebut bernilai 0, maka output dari rangkaian tersebut tidak\r\nakan ditampilkan bagaimanapun. Percobaan kedua pada shift\r\nregister menggunakan piranti khusus ini yaitu IC 74LS295,\r\ngambar rangkaiannya yaitu sebagai berikut:\r\n\r\nGambar 3.3. Rangkaian Shift Register Menggunakan\r\n\r\nPiranti Khusus (IC74LS295)\r\n\r\n3.2.3 Bidirectional Shift Register dengan Gerbang Logika Dasar dan\r\nDFFPada percobaan ketiga ini yaitu percobaan bidirectional shift\r\nregister\r\ndengan menggunakan gerbang logika dasar dan DFF didapatkan\r\nhasil percobaansebagai berikut:\r\nTabel 3.3. Tabel Kebenaran Bidirectional Shift\r\n\r\nRegister\r\n\r\nMasukan Keluaran\r\n\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n\r\n14\r\n\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nData pada tabel diatas merupakan data hasil percobaan ketiga yaitu\r\npercobaan pada bidirectional shift register yang dimana rangkaian\r\nbidirectional ini merupakan rangkaian yang berfungsi untuk mengubah arah\r\npergeseran ke kanan dan ke kiri atau shift left/shift right nya suatu output\r\ndari shift register. Pada percobaan ini, bidirectional shift register memiliki 1\r\ninput Dikarenakan memakai DFF. Selain itu, terdapat input S dan R yang\r\nmerupakan pengatur kondisi Set dan Reset. Dan ada clock pulse yang\r\nmenjadi pemicu/me-trigger perpindahan data tersebut. Apabila S bernilai 1\r\ndan R bernilai 0, maka kondisi tersebut masuk ke dalam kondisi reset,\r\nsehingga nilai input lain dianggap sebagai don’t care.\r\n\r\nGambar 3.4. Rangkaian Bidirectional Shift Register\r\nMenggunakan GerbangLogika Dasar dan\r\n\r\nDFF\r\n\r\n15\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nBerikut keismpulan dari percobaan tadi :\r\n1. Shift register merupakan jenis lain dalam rangkaian\r\nsekuensial yang digunakan untuk\r\npenyimpanan/pergeseran/perpindahan suatu data\r\ndalambentuk biner dan kemudian cara kerjanya yaitu\r\ndengan cara memicu clock pulse agar dapat\r\nmemindahkan data tersebut.\r\n2. Pada percobaan pertama terlihat bahwa pembuatan\r\nshift register dapat menggunakan DFF dan JKFF,\r\npada percobaan kedua yaitu rangkaian dirakit\r\nmenggunakan piranti khusus dan juga gerbang logika\r\ndasar, pirantikhusus tersebut biasa dikenal sebagai IC\r\nyaitu IC 74LS295 yang terdapat masukan seri dan\r\nparalel.', 'FAIZ IKHWAN FIRMANSYAH', 'UNIT 1'),
(579, '3332210071', 'Dari hasil percobaan di atas keluarannya dapat bergeser dari kiri ke\r\nkanan dan tidak bisa sebaliknya, yang penerapan shift registernya\r\ndapat dilihat pada software proteus sebagai berikut.\r\n\r\n4Gambar 3.1 Shift Register menggunakan DFF DAN JKFF\r\nPada percobaan pertama jika pemicunya ditekan maka keluaran\r\nakan bernilai satu “1” dan akan bergeser ke kanan jika terus dipicu\r\ndari Q0 sampai Q3, serta akan terus berulang jika pemicunya ditekan\r\nberkali-kali.\r\n3.2.2. Register geser menggunakan piranti khusus\r\nPada percobaan Register geser yang menggunakan piranti khusus\r\nhasilnya dapat dilihat pada tabel di bawah sebagai berikut\r\n5Tabel 3.2 Resgister Geser menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE ̅CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nPada saat Output Enable (OE) berada dalam nilai nol “0” maka\r\nhasilnya akan menjadi proses dan tidak dilakukan pergeseran,\r\nsedangkan jika OE bernilai satu “1” maka pergeseran akan dilakukan.\r\nPergeseran pada percobaan kedua ini juga dipengaruhi oleh Paralel\r\nEnable (PE) yang jika pada PE bernilai satu “1” maka keluarannya\r\nakan menggeser secara paralel, sedangkan jika bernilai nol “0” maka\r\nakan dilakukan pergeseran secara seri. Maka dari itu para percobaan\r\nkedua ini didapatkan dua jenis shift register, yaitu Paralel Input\r\n\r\n7\r\n\r\nParalel Output (PIPO) dan Serial Input Pararel Output\r\n3.2.3. Bidirictional shift register dengan gerbang logika dan DFF\r\nPada percobaan Bidirictional shift register dengan gerbang logika\r\ndan DFF didapatkan hasil yang dapat dilihat pada tabel sebagai\r\nberikut.\r\n6Tabel 3.3 Bidirictional Shift Register dengan Gerbang Logika dan DFF\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\nPada hasil percobaan yang didapatkan pada tabel di atas dapat\r\ndisimpulkan bahwa jika pada (D) dimasukan masukan nol “0” maka\r\nkeluarannya akan nol “0” juga, sedangkan jika pada (D) dimasukan\r\nmasukan satu “1” maka keluarannya akan bernilai satu dari Q0 dan jika\r\nclock terus dipicu maka nilai satu “1” akan terus bergeser sampai Q3.\r\n\r\n5Gambar 3.2 Bidirictional Shift Register dengan Gerbang Logika dan DFF\r\nPada hasil percobaan Bidirictional shift register dengan gerbang\r\nlogika dan DFF yang dilakukan pada software Proteus nilai keluaran pada\r\nshift register dapat ditentukan pergeserannya dapat ditentukan dari kiri ke\r\nkanan atau dari kanan ke kiri sesuai dengan nilai mana yang satu “1” kiri\r\natau kanan.\r\n\r\n8\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1.Kesimpulan\r\n\r\nPada percobaan Shift Register yang telah dilakukan kali ini\r\nmendapatkan kesimpulan yaitu sebagai berikut.\r\n1. Praktikan dapat memahami cara kerja register geser baik yang\r\nmenggunakan DFF dan JKFF, Piranti Khusus, maupun dengan\r\nBidirictional register geser yang menggunakan gerbang logika\r\ndan DFF. Mulai dari memahami pemicu atau clock yang\r\nberfungsi menjalankan perintah, Output Enable yang berfungsi\r\nuntuk mengatur apakah akan ada keluaran yang ditampilkan\r\natau tidak, dan yang terakhir ada Paralel Enable yang\r\nberfungsi mengatur keluaran akan digeser secara pararel atau\r\ntidak (seri).\r\n2. Praktikan dapat merangkai (merakit) rangkaian register geser\r\nmenggunakan flip-flop dan piranti khusus pada software\r\nproteus dan dapat menggunakan rangkaian yang sudah dibuat\r\natau dirangkai sebelumnya.', 'IDZHAR ANUGRAH YUGINAR', 'UNIT 1'),
(580, '3332210001', 'Register Geser Menggunakan Flip-Flop Data dan Flip-Flop JK\r\nDalam melakukan percobaan, praktikan mendapatkan data data yang\r\ndiperlukan, yang kemudian dimasukkan kedalam tabel sebagai berikut.\r\nTabel 3. 1 Register Geser Menggunakan Flip-Flop Data dan Flip-Flop JK\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nC1 & Keterangan\r\nC2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0\r\n\r\nKeluaran\r\ndi reset\r\n\r\n1 1 1 1 0 0 0\r\n\r\nData\r\nmasuk ke\r\nQ0\r\n\r\n0 1 1 0 1 0 0\r\n\r\nGeser\r\nkanan\r\n\r\n0 1 1 0 0 1 0\r\n\r\nGeser\r\nkanan\r\n\r\n0 1 1 0 0 0 1\r\n\r\nGeser\r\nkanan\r\npada data yang didapatkan tersebut didapatkan bahwa register geser pada\r\npercobaan ini menggunakan flip flop data dan JKFF, dimana clock pada JKFF\r\nakan digunakan sebagai trigger dari rangkaian flip flop dalam bentuk pulsa.\r\nKemudain input 1D berfungsi sebagai penampil nilai output agar nilainya antara\r\n1 atau 0. Kemudian S dan R berfungsi sebagai kondisi Set dan Reset. Hal ini\r\nberlaku ketika reset 0 maka akan mereset output menjadi 0 0 0 0. Dalam keadaan\r\nSet bernilai 1 dan Reset bernilai 0, maka clock dan 1D tidak akan mempengarhi\r\nnilai output. Output akan mulai menghasilkan nilai jika Set dan Reset nya\r\nbernilai sama sama 1, nilai output yang keluar juga sudah ditentukan oleh input\r\n1D saat clock diberi input 1. Maka berangsur angsur nilai 1 akan bergeser dari\r\nQ0, kemudian bergeser secara teratur sampai ke Q3.\r\n\r\n8\r\n\r\nGambar 3. 1 Register Geser Menggunakan Flip-Flop JK\r\n3.2.2 Register Geser Menggunakan Piranti khusus\r\nDalam melakukan percobaan, praktikan mendapatkan data data yang\r\ndiperlukan, yang kemudian dimasukkan kedalam tabel sebagai berikut.\r\nTabel 3. 2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran Keterangan\r\n\r\nOE CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0\r\n\r\nParalel\r\nLoad\r\n\r\n1 0 0 X X X X 0 1 0 1\r\n\r\nGeser\r\nKanan\r\n\r\n1 0 1 X X X X 1 0 1 0\r\n\r\nGeser\r\nKanan\r\n\r\n1 0 1 X X X X 1 1 0 1\r\n\r\nGeser\r\nKanan\r\n\r\nPada register geser ini menggunakan 8 inputan. Register geser ini termasuk\r\nke dalan jenis shift fegister SIPO dan PIPO. Dengan cara kerja nya adalah, input\r\nOE akan menyalakan dan mematikan register, sehingga bisa dilihat ketika OE\r\nnya bernilai 0, maka register tidak akan bekerja dan output nol dan input X.\r\nnamun ketika OE bernilai 1, maka register akan mulai bekerja. Kemudian CP\r\nakan mentrigger pengubahan sinyal. Dan PE merupakan inputan yang berfungsi\r\nsebagai pengaktifan rangkaian PIPo\r\n\r\n9\r\nGambar 3. 2 SIPO\r\n\r\nGambar 3. 3 PISO\r\n\r\n3.2.3 Bidirectional Shift Register dengan Gerbang Logika Dasar dan DFF\r\nDalam melakukan percobaan, praktikan mendapatkan data data yang\r\ndiperlukan, yang kemudian dimasukkan kedalam tabel sebagai berikut.\r\nTabel 3. 3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nPada percobaa ini diketahui bahwa register jenis ini memiliki 2 arah\r\ngeseran, yaitu kanan da kiri, bergantung dari mode yang berjalan. Sama seperti\r\nsebelum nya, jika S bernilai 1 dan R bernilai 0, maka register tidak akan berjalan\r\natau masuk dalam kondisi don’t care , namun jika S dan R sama samaa bernilai\r\n1 maka register akan mulai bekerja dengan clock sebagai pentrigger nya dan\r\n\r\n10\r\n\r\nbisa menjalankan input dari input D. kemudian jika Mode bernilai 0 maka\r\nregister akan menggeser kearah kanan, dan sebaliknya apabila mode bernilai 1\r\nmaka register akan menggeser kearah kiri.\r\n\r\n11\r\n\r\nBAB IV\r\nKESIMPULAN\r\n\r\n4.1 Kesimpulan\r\nSetelah melakukan berbagai percobaan diatas, praktikan menyimpulkan bahwa:\r\n1. Shift register merupakan sebuah rangkaian yang berfungsi untuk\r\nmentransfer data dengan cara menggeser angka biner ke arah kanan\r\nmaupun kiri sesuai dengan input nya.\r\n2. Pada percobaan percobaan diatas digunakan JKFF dan DFF pada rangkaian\r\n1. Sementara pada rangkaian kedua digunakan piranti berupa IC , dan pada\r\nrangkaian ketiga dirangkai menggunakan campuran dari logic gate', 'Muhamad Bagoes Itsnan', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(581, '3332210024', 'Dari data diatas dapat diketahui bahwa dalam masukan S = 1 dan R\r\n= 0 data keluaran akan meriset, dan jika R = 1 maka data akan\r\nbergeser kekanan dan jika 0 maka data akan teriset. Jika data = 1 dan\r\nmode = 1 maka data pada Q0 akan bernilai 1, nilai 1 didapat karna\r\ndata bernilai 1 dan jika kita mengaktifkan clock maka data akan\r\nbergeser kekanan. Lalu data = 0 dan mode = 1 keluaran yang akan\r\ntertampil pada Q0 = 0 nilai ini didapatkan karna data bernilai 0. Lalu\r\nangka 1 akan ditampilkan dikeluaran selanjutnya. Hal ini berlaku pada\r\npercobaan selanjutnya.\r\n2. Register Geser Menggunakan Piranti Khusus\r\n\r\nTabel 3. 2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE ̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nData diatas menunjukan pada saai PE = 1 maka DS tidak\r\ndipedulikan karna input akan menjadi pararel sama seperti penjelasan\r\nsebelumnya jika PE = 0 dan DS = 0 maka angka output di Q0 akan\r\nmengikuti PE dan sama seperti percobaan selanjutnya.\r\n3. Bidirectional Shift Register\r\n\r\n8\r\n\r\nTabel 3. 3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nBidirectional Shift Register adalah sebuah rangkaian yang dapat\r\nmenggeser dalam 2 arah yaitu kekanan dan kekiri dimana ada 1 input\r\nseri dan output pararel 4 bit dan juga ada 1 mode yang akan digunakan\r\nunuk mengatur arah geseran. Pada data diatas jika mode = 0 maka\r\ndata akan bergeser kekanan dan jika mode 1 maka data akan bergeser\r\nkekiri.\r\n\r\n9\r\nBAB IV\r\nKESIMPULAN\r\n\r\n3.1.Kesimpulan\r\nDari data diatas maka dapat disimpulkan sebagai berikut :\r\n1. Shift register adalah sebuah rangkaian yang dapat menggeser data yang\r\ndisimpan untuk pergeseran kekanan disebut shift right, untuk pergeseran ke\r\nkiri disebut shift left, dan untuk pergeseran kekanan dan kiri disebut\r\nbidirectional shift register.\r\n2. Shift register kebanyakan menggunakan jenis flip flop JK dan D flip flop.\r\nPada piranti khusus jika PE = 1 maka input akan menjadi pararel dan DS\r\nakan dihiraukan dan sebaliknya.', 'PUTRI AULIA', 'UNIT 1'),
(582, '3332210025', 'Dapat dilihat pada tabel, jika S=1 dan R=0 maka keluarannya akan bernilai\r\n0 semua, ini dikarenakan kondisi tersebut dalam keadaan Reset, maka berapapun\r\nnilai yang keluar, akan kembali di-reset ke 0. Lalu jika R=1 1D=1 dan S=1, maka\r\ndata inputan mulai masuk, ke Q0, setelah data masuk, lalu data tersebut akan digeser\r\nke kanan pertahap sesuai clock. Jika dilihat dari cara keluarannya, rangkaian ini\r\nadalah jenis rangkaian SIPO.\r\n2. Register Geser Menggunakan Piranti Khusus\r\nData yang diperoleh setelah dilakukan percobaan:\r\n\r\nTabel 3. 2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CPതതതത PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nSetelah dilakukan percobaan, data yang didapatkan adalah yang ada di tabel\r\n3.2 di atas, OE 1 sedangkan PE bernilai 1 maka pada table 3.2 menghasilkan 1,0,1,0\r\nyaitu pararel load. Ketika pada saat OE 1, PE 1,DS 0 sehingga keluarannya\r\nmenghasikan 0,1,0,1 sehingga bergeser kekanan.pada percobaan keempat\r\nOE=1,PE=1,DS=1 dihasilkan keluarannya yaitu 1,0,1,0 bergeserkekana pada\r\npercobaan kelima juga sama pada saat OE = 1,PE=0, DS=1 maka keluranya yang\r\ndihasilkan 1,1,0,1. Pada baris 2-4= PIPO, 5-6 SIPO.\r\n\r\n8\r\n\r\n3.Bidirectional Shift Register\r\nData yang didapatkan setelah dilakuan percobaan:\r\nTabel 3. 3 Bidirectional Shift Register\r\nMasukan Keluaran\r\n\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nJika diperhatikan, tabel di atas menunjukkan hal yang berbeda, yaitu terapat\r\nMode, yang tidak ada di percobaan lainnya, dan dapat dilihat jika nilai Mode nya\r\n0, maka data akan bergeser ke kanan, tetapi jika nilai Mode nya 1, data akan\r\nbergeser ke arah yang berlawanan yaitu kiri.\r\n\r\n9\r\nBAB IV\r\nKESIMPULAN\r\n\r\n4.1 Kesimpulan\r\nKesimpulan yang didapat setelah melakukan percobaan kali ini antara lain:\r\n1. Shift Register keluarannya dapat diatur dengan cara merangkai\r\nrangkaiannya dan mengatur inputannya.\r\n2. Keluaran shift register dapat diubah dengan menggunakan piranti\r\nkhusus.', 'Ilham Rizki Febriyan', 'UNIT 1'),
(583, '3332210003', 'Berikut adalah data yang diperoleh dari percobaan yang telah dilakukan\r\n3.2.1 Register Geser Menggunakan D Flip-flop dan JK Flip-flop\r\nDi bawah ini merupakan rangkaian dan data berupa tabel dari\r\nhasil percobaan, sebagai berikut:\r\n\r\n8\r\n\r\nGambar 3. 1 Rangkaian Shift Register menggunakan DFF dan JKFF\r\nTabel 3. 1 Tabel Register Geser Menggunakan DFF dan JKFF\r\n\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\nDari tabel di atas jika R 0 maka semuanya akan 0 karena jika R 0 maka rangkaian\r\ntersebut sedang direset atau kembali ke awal (0). Ketika R tersebut 1 dan tak lupa\r\n1D pertama harus 1 maka barulah data bisa masuk. Lalu ketika data sudah masuk\r\n1D di 0 kan dan data akan terus bergeser ke kanan secara berurutan.\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nDi bawah ini merupakan rangkaian dan data berupa tabel dari\r\nhasil percobaan, sebagai berikut:\r\n\r\n9\r\n\r\nGambar 3. 2 Rangkaian Register Geser Menggunakan Piranti Khusus\r\nTabel 3. 2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE C̅̅P PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nDari tabel di atas dapat dianalisis bahwa saat OE 0 maka dalam proses jadi output\r\nbelum keluar, saat OE menjadi 1 dan PE menjadi 1 dan diberikan masukan 1010\r\nmendapatkan keluaran Q0 dan Q2 berupa 1 Q1 dan Q3 berupa 0 atau berkeluaran\r\n1010. Ketika PE dan DS menjadi 0 maka hasilnya akan 0101 dan terus bergeser ke\r\nkanan karna masukan awalnya selang seling atau 1010 maka setiap geser kekanan\r\npun akan menghasilkan keluaran yang selang seling antara 1010 dan 0101.\r\n3.2.3 Bidirectional Shift Register dengan Gerbang Logika Dasar dan\r\nDFF\r\nDi bawah ini merupakan rangkaian dan data berupa tabel dari\r\nhasil percobaan, sebagai berikut:\r\n\r\n10\r\n\r\nGambar 3. 3 Rangkaian Bidirectional Shift Register\r\n\r\nTabel 3. 3 Bidirectional Shift Register dengan Gerbang Logika Dasar dan DFF\r\n\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nDari tabel di atas dapat dianalisis jika R 0 meskipun S 1 maka keluaran tidak ada\r\natau 0, jika R 1 mode 0 dan D 0 maka keluaran semuanya 0 jika R 1 mode 0 dan D\r\n1 maka keluaran akan 1 pada Q0 dan akan 0 pada Q1, Q2 dan Q3 pada berikutnya\r\nketika clock dipicu terus menerus maka keluaran akan terisi keempatnya menjadi\r\n1, setelah semua keluaran yaitu Q0, Q1, Q2, dan Q3 menjadi 1 percobaan diubah\r\nmenjadi S 1, R 1, mode 1 dan D menjadi 0 kembali maka keluarannya akan menjadi\r\n\r\n11\r\n\r\n0 pada keluaran Q3, jika dilanjutkan dan diubah D nya menjadi satu 0 nya akan\r\nbergeser ke kiri satu satu secara berurutan dari Q3, Q2, Q1 dan Q0\r\n\r\n12\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nSetelah melakukan percobaan tentang Shift Register, didapat kesimpulan\r\nsebagai berikut:\r\n1. Cara kerja register geser adalah dengan menggeser suatu data dari\r\ninformasi yang telah disimpan dan memiliki beberapa jenis register geser\r\nyaitu SISO, SIPO, PIPO dan PISO\r\n2. Dalam register ini bisa menggunakan rangkaian DFF maupun JKFF dan\r\nuntuk piranti khusus bisa menggunakan IC 7495A ataupun lainnya', 'YASMIN MAULIDA ARRAUFU', 'UNIT 1'),
(584, '3332210047', 'Seperti yang diketahui, pada percobaan ini nilai S (Set) ataupun R (Reset) akan aktif\r\njika bernilai 0 (rendah). Sehingga, pada saat S = 1 dan R = 0 sistem akan mereset hasil\r\n(keluaran)-nya.\r\nKemudian, pada saat percobaan kedua, yaitu pada saat ID = 1, dan R-S = 1, sistem\r\nsudah mulai dengan mengambil data ID ke Q0.\r\nKemudain untuk selanjutnya ID tidak dimasukkan lagi (bernilai 0) dan R-S tetap pada\r\nnilai ‘1’, hanya meng-klik tombol clock untuk membuat register menjadi aktif, dan\r\nsistem akan menggeser ke arah kanan\r\n\r\n3.2.2. Register Geser Menggunakan Piranti Khusus\r\nPada percobaan mengenai “Register Geser Menggunakan Piranti Khusus” ini,\r\ndidapati data hasil percobaannya adalah sebagai berikut.\r\n\r\n9\r\n\r\nTabel 3. 2 Register Geser Menggunakan Piranti Khusus\r\nMASUKAN KELUARAN\r\n\r\nKETERANGA\r\nN\r\n\r\nO\r\nE\r\n(CP)\r\n’\r\nP\r\nE\r\nD\r\nS\r\nD\r\n0\r\nD\r\n1\r\nD\r\n2\r\nD\r\n3\r\nQ\r\n0\r\nQ\r\n1\r\nQ\r\n2\r\nQ\r\n3\r\n\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 X 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 0 1 0 1 Geser Kanan\r\n\r\nPada saat pertama kali nilai OE = 0 sementeara input-an lainnya kondisi “don’t care”,\r\nmaka sistem akan memroses kembali sehingga output yang dihasilkan berupa 0000\r\n(nol).\r\n\r\nKemudian, OE diberi nilai 1 sehingga OE=1 dan PE=1, serta D0, D1, D2, D3 berturut-\r\nturut adalah (1010) kemudian diberi clock, maka output Q0, Q1, Q2, Q3 berturut-turut\r\n\r\nadalah sama seperti input D, yaitu (1010).\r\nLalu, sistem akan mulai menggeser ke arah kanan jika PE = 0 dan DS = 1. Untuk\r\nseterusnya, hanya mengklik clock untuk menggeser output-nya.\r\n\r\n3.2.3. Bidirectional Shift Register dengan Gerbang Logika Dasar dan DFF\r\nBidirectional Shift Register adalah merupakan shift register khusus, yaitu shift\r\nregister yang dapat menggeser ke arah kanan ataupun ke arah kiri dalam suatu\r\nrangkaian saja.\r\nBerikut ini adalah gambar rangkaian yang digunakan dalam percoban mengenai\r\n“Bidirectional Shift Register dengan Gerbang Logika Dasar dan DFF” seperti pada\r\nGambar 3.1 di bawah ini.\r\n\r\n10\r\n\r\nGambar 3. 1 Rangkaian Biderctional Shift Register\r\n\r\nUntuk merancang Bidirectional Shift Register ini dibutuhkan gerbang AND, OR, dan juga D-\r\nFlip-Flop.\r\n\r\nClock secara paralel diberikan ke setiap DFF.\r\nPada percobaan ini didapati data hasil percobaan seperti yang tertera pada Tabel 3.3\r\ndi bawah ini.\r\nTabel 3. 3 Bidirectional Shift Register dengan Gerbang Logika Dasar dan DFF\r\nMASUKAN KELUARAN\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\n11\r\n\r\nDidapati bawha pada tabel diatas saat R=0, maka sistem dalam kondisi reset, sebab S\r\nataupun R akan aktif pada kondisi tegangan rendah (0). Sehingga tanpa memerdulikan\r\ninput yang lain selagi R aktif (0) maka sistem akan dalam kondisi reset.\r\nKemudian, sistem dijalankan dengan membuat R = 1, dengan D = 0 dan Mode = 0\r\nkemudian di berik clock, maka sistem sudah mulai memroses data yang bernilai 0\r\ntersebut, karena D=0 maka output juga 0000, sebab tidak ada perubahan dari kondisi\r\nsebelumnya (saat reset).\r\nKemudian saat diberi D = 1 dan Mode = 0, terdapat angka 1 pada Q0 (sebelah kiri).\r\nSelanjutnya, nilai D tetap juga Mode tetap, maka akan muncul lagi angka satu pada Q0\r\ndan Q1, itu artinya angka satu pada output sebelumnya tergeser ke sebelah kanan dan\r\nterdapat angka ‘1’ pada kolom Q0.\r\nHal ini menunjukkan bahwa jika,\r\nMode = 0, menggeser ke arah kanan\r\nMode = 1, menggeser ke arah kiri.\r\nDan, D adalah data yang diproses (diinputkan)\r\n\r\n12\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nPada percobaan praktikum mengenai “Shift Register” ini didapati beberapa\r\nkesimpulan seperti sebagai berikut.\r\n1. Register Geser merupakan suatu piranti digital yang berfungsi untuk\r\nmenyimpan data dan juga menggesernya.\r\n2. Register Geser dapat dibentuk dari beberapa rangkaian flip-flop, baik\r\nDFF ataupun JKFF, Register Geser dapat juga dibentuk dari piranti\r\nkhusus dan juga dapat dibentuk dengan menggunakan gerbang logika\r\ndasar AND, OR, serta D-Flip-Flop.', 'Gabriel Fernando', 'UNIT 1'),
(585, '3332210039', 'Pada Percobaan tersebut menggunakan rangkaian flip flop yang dimana\r\ntertera pada tabel bahwa 1D itu merupakan Shift Register,pertama ini keluaran\r\nakan direset dari inputannya yang diatur R itu 0 S itu 1 yang mendapatkan\r\noutputannya 0000,Kemudian shift register,R,dan S data masuk 1 yang\r\nmenyebabkan Shift register ini berjalan,dan outputannya itu dari bit terendah yaitu\r\n1000 yang terus diclock yang menyebabkan bit ini tergeserbergeser Kenan sampai\r\nmencapai bit tertinggi.Pada percobaan ini menggunakan Siso karena satu linear.\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nPada Percobaan ini didapatkan hasil dari tabel kebenarannya sebagai\r\nberikut:\r\nTabel 3. 2 Percobaan Register Geser Menggunakan Piranti Khusus\r\n\r\nMasukan Keluaran\r\n\r\nKeterangan OE\r\nCP\r\nPE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0\r\n\r\nParalel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nBerdasarkan percobaan kedua ini menggunnakan shift register yang dapat\r\ndiketahui dari tabel OE itu merupakan output enable jika OE ini belum diaktifkan\r\natau 0 maka akan 0 juga dioutputannya,PE ini innputan awal akan aktif dan\r\n\r\n8\r\n\r\nmenyebabkan outputnya juga berjalan pada ouputan kedua 1010 yang kemudian\r\ndiclock kan lagi akan menggeser kekanan menjadi 0101,dapat dilihat dari kedua\r\noutputannya tersebut merupakan jenis register PIPO secara pararel karena pada\r\noutputannya ini terjadi selang-seling yang membuat jeda maka dinyatakan sebagai\r\npararel.\r\n3.2.3 Bidirectional Shift Register\r\nPada Percobaan ini didapatkan hasil tabel kebenarannya sebagai berikut:\r\n\r\nTabel 3. 3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q 0 Q 1 Q 2 Q 3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nBerdasarkan Percobaan terakhir ini tergantung dari inputan mode nya jika,\r\nmode 0 maka outputannya digeser kekanan dari Q0-Q3 yang pertama 1000 yang\r\nkemudian outputannya 1100 ini akan digeser terus menurus dan akan berubah\r\nnilai bit nya jika diclock,kemudian modenya di ubah menjadi 1 maka digeser\r\nkekanan dari Q3-Q0 dari 1110 selanjutnya diclock 1101 ini akan terus bergeser\r\n\r\n9\r\n\r\njika diclock,dan pada percobaan ini dapat disimpulkan terdapat dari jenis siso\r\nkarena input secara terus menerus sama dan tidak adanya jeda di bitnya.\r\n\r\n10\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nPada pratikum kali ini mengenai Shift Register dapat disimpulkan sebagai\r\nberikut:\r\n1. Cara Kerja dari register geser ini adalah dengan cara digeser dari\r\nrangkaiannya seperti SIPO dari Seri inputannya kemudian Keluar dalam\r\nbentuk pareral dan terdapat jenis lainnya seperti SISO,PISO,danPIPO.Pada\r\nShift register ini akan memulai Menggeser ketika diclock.\r\n2. Register Geser dari rangkaian Flip-flop terdapat inputan Set dan Resetnya\r\npada rangkaian ini inputan akan digeser ketika mendapatkan\r\npulsa/clock,Kemudian saat Register Geser Menggunakan Piranti Khusus\r\nterdapat Output Enabel yang berfungsi untuk mengaktifkan outputan yang\r\nakan dikeluarkan oleh inputannya.', 'MUHAMMAD ZAKI HIDAYAT', 'UNIT 1'),
(586, '3332210021', 'Berdasarkan tabel 3.1 dapat diketahui bahwa rangkaian tersebut\r\nmenggunakan shift register SISO yang memiliki masukan dan keluaran secara\r\nseri yang berarti nilai dari masukan akan melewati 4 buah flip-flop terlebih\r\ndulu sebelum mengeluarkan nilai dari keluaran rangkaian tersebut.\r\nPada percobaan pertama diberikan masukan S=1 dan R=0 sedangkan pada\r\nC1, C2 dan 1D memiliki nilai X sehingga memiliki keluaran bernilai 0 dengan\r\nkondisi keluaran direset. Pada percobaan kedua diberikan masukan 1 sehingga\r\nmemiliki keluaran Q0= 1, Q1 = , Q2=0, Q3=0 dengan data yang masuk ke Q0.\r\nSedangkan pada percobaan ketiga diberikan masukan 1D=0 dan S=1 R=1\r\nsehingga keluaran yang awalnya bernilai 1 0 0 0 bergeser ke register\r\nselanjutnya sehingga keluaran bernilai 0 1 0 0 dengan kondisi keluaran yang\r\n\r\n14\r\n\r\nbergeser ke kanan. Dan pada percobaan selanjutnya diberi masukan yang sama\r\nseperti sebelumnya sehingga didapatkan hasil 10 percobaan bernilai 0 0 1 0\r\ndengan keterangan keluaran bergeser ke kanan.\r\nSerta pada percobaan terakhir 10 diberikan masukan yang sama dengan\r\nhasil keluaran bernilai 0 0 0 1 dengan keterangan keluaran bergeser ke kanan.\r\nDari data percobaan tersebut dapat disimpulkan bahwa Register SISO dapat\r\nmenggeser nilai register awal dengan 4 buah D Flip-flop dan JK Flip-Flop.\r\nBerikut ini adalah rangkaian yang telah dibuat pada proteus.\r\n\r\nGambar 3.1 Register Geser dengan Flip-Flop\r\nTabel 3.2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nTabel 3.2 merupakan data hasil percobaan kedua yaitu menggunakan shift\r\nregister PISO. PISO memberikan nilai masukan dengan cara paralel atau\r\nserentak pada setiap flip –flop. Untuk mencari keluaran dari data yang telah\r\ntesimpan pada flip –flop maka data dari flip – flop digeser satu persatu dan\r\nmenghasilkan keluaran serial atau berurutan.\r\nBerikut adalah rangkaian yang telah dibuat pada proteus.\r\n\r\n15\r\n\r\nTabel 3.3 Bidirectional Shift Register\r\nMasukan Keluaran\r\n\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nBidirectional Shift Register adalah register yang mampu menggeser\r\ndata ke kanan atau ke kiri tergantung pada mode yang dipilih. Jika mode yang\r\ndipilih adalah 1 (tinggi), data akan digeser ke arah kanan dan jika mode yang\r\ndipilih adalah 0 (rendah), data akan digeser ke arah kiri.\r\n\r\n16\r\n\r\n17\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nSetelah melakukan percobaan dari shift register pada unit 7, didapat\r\nkesimpulan diantaranya :\r\n1. Pada saat Register SISO dengan menggunakan metode secara serial keluar juga\r\nberupa serial sehingga input yang diberikan akan menggeser satu per satu\r\nmasukan menggeser seanyak jumlah flip-flop yang dipakai maka keluaran akan\r\nsama dengan nilai keluaran yang sebelumnya menggeser flip-flop pertama kali.\r\n2. Pada saat register dengan metode SIPO dan PIPO masukan berupa serial dan\r\nparallel yang akan diperoses satu persatu, namun ketika nilai keluaran terseut\r\ndikeluarkan secara bersamaan sehingga nilai dari shift register dari input akan\r\nmenggeser hanya akan terjadi ketika clear bernilai', 'YUMNA HUWAIDA', 'UNIT 1'),
(587, '3332210076', 'Gambar diatas merupakan gambar rangkaiam register geser atau shift\r\nregister dengan menggunakan JKFF\r\nTabel 3.1. Register Geser Menggunakan Flip-Flop Data dan Flip-Flop JK\r\n\r\nKetika pada percobaan pertama dilakukan degan S=1, R=0 dengan\r\nhasilkeluaranya 0. Pada percobaan kedua ada tabel 3.1 dengan S=1, R=1 hasil\r\ndari keluranya yaitu pada Q0= 1 data masuk ke Q0. Pada percobaan ketiga pada\r\ntabel 3.1 dengan R=1, S=1 mengahasilkan Q bergeser kenan pada Q1=1. Pada\r\npercobaan keempat pada tabel 3.1 di peroleh data dengan S=1, R=1 dengan\r\nhasilk Q bergeser kenan sehingga di peroleh hasilnya Q2=1. Pada percobaan\r\nkeliama dengan pengambilan data percobaan S=1,R=1 dengan hasil Q bergser\r\nkenan yaitu ke Q3=1.Berdasarkan Tabel diatas, selama Reset 0, nilai input\r\nberapapun tudak akan berpengaruh pada output, Ketika Reset 1 lalu clock ditekan\r\nmaka maka output akan menyala secara bertahap dari Q0, Q1, Q2, Q3. Dapat\r\ndilihat nilai dari Q0 akan bergeser ke Q1 begitu juga Q1 ke Q2 dan seterusnya\r\ntergantung input yang dimasukan dan adanya tekanan clock\r\n\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\n8\r\n\r\n3.2.2. Register Geser Menggunakan Piranti Khusus\r\nTabel 3.2. Register Geser Menggunakan Piranti Khusus\r\nCC Keluaran\r\n\r\nKeterangan\r\n\r\nOE ̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nDari tabel diatas dapat disimpulkan bahwa saat semua inputnya bernilai 0\r\nmaka ouput yang dihasilkan itu seperti toggle tetapi pada percobaan ini keadaan\r\ntersebut disebut proses (sedang memproses). Setelah terjadi proses maka akan\r\nterjadi parallel load, keadaan ini terjadi apabila nilai input yang diberikan\r\n11X1010. Sedangkan saat input diberi nilai 100XXXX akan terjadi pergeseran ke\r\nkanan (Geser Kanan). Berdasarkan table 3.2 telah di dapat data pada percobaan\r\nKetika didapatkan PE bernilai 1 sehingga pipo aktif pada saat DS bernilai 1\r\ndirangkai secara seri. Sehingga ketiak OE 1 sedangkan PE bernilai 1 maka pada\r\ntable 3.2 menghasilkan 1,0,1,0 yaitu pararel load. Ketika pada saat OE 1, PE 1,DS\r\n0 sehingga keluarannya menghasikan 0,1,0,1 sehingga bergeser kekanan.pada\r\npercobaan keempat OE=1,PE=1,DS=1 dihasilkan keluarannya yaitu 1,0,1,0\r\nbergeserkekana pada percobaan kelima juga sama pada saat OE = 1,PE=0, DS=1\r\nmaka keluranya yang dihasilkan 1,1,0,1. Pada baris 2-4= pipo, 5-6 sipo.\r\n\r\n3.2.3. Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\nGambar 3.3. Rangkaian Bidirectional Shift Register\r\n\r\n9\r\n\r\nGambar diatas merupakan gambar rangkaian bidirectional Shift register\r\n\r\nTabel 3.3.Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nDari data diatas dapat disimpulkan bahwa Bidirectional Shift register adalah\r\nperangkat penyimpanan yang mampu bergeser ke kanan atau ke kiri tergantung\r\npada mode yang dipilih. Misalnya pada tabel diatas pada saat modenya 0 maka\r\nakan bergeser kekanan dan ketika modenya 1 maka akan bergeser kekiri\r\nBerdasarkan table 3.3 ketika nodenya maka pada saat percobaan akan bergeser\r\nkekanan sedangkan pada node 1 akan bergeser kekanan kebalikanya dari node 0.\r\nPada percobaan pertama Ketika masukanya 1 dan 0 denga mode 1 maka\r\nkeluaranya yaitu 0,0,0,0. Pada percobaan kedua dengan masukan 1 dan 1 dengan\r\nnode 0 dengan D=0 maka keluaran yang dihasilkan yaitu 0,0,0,0. Pada\r\ndilakukanyan percobaan ketiga Ketika masukannya 1 dan 1 dengan node 0 dengan\r\nD=1 maka keluaran yang dihasilkan yaitu 1,0,0,0. Pada percobaan keempat\r\ndengan masukan dengan node 0 serta dengan D=1 maka keluaran bergeser kenan\r\nyang dihasilkan yaitu 1,1,0,0. Pada percobaan kelima dengan masukan 1 dan 1\r\ndengan node 0 dengan D= 1 maka keluranya juga bergeser kekanan yaitu 1,1,1,0.\r\nPada percobaan keenam dengan masukan 1 dan 1 dengan node 0 dengan D=1\r\nmaka keluaran yang dihasilkan bergeser kenan yaitu 1,1,1,1. Sedangkan pada\r\npercobaan 7 dengan masukan 1 dan 1 dengan node 0 dengan D =1 dengan node 0\r\nmaka akan bergeser kekeri sampai pada percobaan kesimbilan.\r\n\r\n10\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai SHIFT\r\nREGISTER didapatkan kesimpulan sebagai berikut:\r\n1. Bisa mengetahui pergeseran data Ketika terjadi di masukan clock\r\nPada rangkaian flip. Flop.\r\n2. Pada percobaan ini mengunakan alat piranti khusus pada percobaan\r\nini yaitu IC 74LS194. Pada IC ini merupakan jenis shift register yang\r\nmemiliki 2 keadaan yaitu PIPO dan SIPO', 'LINDU SURYA TELAUMBANUA', 'UNIT 1'),
(588, '3332200103', 'Serial Input to Paralel Output (SIPO), Data yang masuk ke Shift Register\r\nsecara seri, satu bit data untuk setiap siklus Clock. Sedangkan data yang\r\nkeluar dalam bentuk parallel.\r\n3.2.2 Percobaan SISO\r\nSerial Input to Serial Output (SISO), Data yang masuk ke Shift Register\r\nsecara seri dan keluar juga dalam bentuk seri. Data masuk dan keluar dari\r\nShift Register dikontrol dari Clock.\r\n3.2.3 Percobaan PISO\r\nParalel Input to Serial Output (PISO), Data yang masuk ke Shift Register\r\ndalam bentuk paralel secara bersamaan dalam siklus satu Clock. Output\r\nberbentuk seri dengan keluaran satu bit untuk setiap Clock.\r\n3.2.4 percobaan PIPO\r\nParalel Input to Paralel Output (PIPO), Data yang masuk ke Shift Register\r\ndalam bentuk paralel secara bersamaan dalam satu siklus Clock. Output juga\r\nakan keluar secara bersamaan untuk siklus Clock selanjutnya\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nKesimpulan yang bisa diambil dalam praktikum unit 1 gerbang logika dasar ini\r\nsebagai berikut.\r\n1. Setelah dialakukan percobaan pada praktikum rangkaian shift register ini\r\ndapat dipastikan bahwa praktikan dapat memahami konsep pada rangkaian\r\nshift register.', 'PILAR RIF’AT TSAQIF', 'UNIT 1'),
(589, '3332210084', 'Pada praktikum teknik digital unit ke-7 ini yaitu modul Shift Register\r\nterdapat beberapa percobaan yaitu sebagai berikut :\r\n\r\n3.2.1 Register Geser Menggunakan D flip – flop dan JK flip – flop\r\nPada data yang tersedia pada tabel blangko percobaan pertama ini yaitu shift\r\nregister menggunakan DFF dan JKFF adalah sebagai berikut :\r\nTabel 3.1. Tabel Kebenaran Shift Register Menggunakan DFF dan JKFF\r\n\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Output direset\r\n\r\n10\r\n\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser kanan\r\n0 1 1 0 0 1 0 Geser kanan\r\n0 1 1 0 0 0 1 Geser kanan\r\n\r\nTabel 3.1 diatas merupakan tabel kebenaran dari shift register yang menggunakanDFF dan\r\nJKFF. Pada percobaan shift register ini terdiri dari 4 input yang terdiri dariClock pulse yang\r\nberfungsi untuk pemicu, 1D yang merupakan data biner yang akanditerima dan akan menjadi\r\noutput-nya, lalu S dan R yaitu untuk memenuhi kondisidari set reset pada percobaan.\r\nPada awal mula mulai percobaan input dan output tidak bernilai atau masih dalam tahap\r\nproses, lalu apabila 1D dimasukkan input dan input S atau R salah satunya tidak bernilai\r\nsama (tinggi) maka rangkaian tersebut tidak akanmendapatkan menghasilkan output. Hal\r\ntersebut dapat dikatakan bahwa input S danR berpengaruh dalam rangkaian ini. Apabila S\r\ndan R bernilai 1 dan sesuai pada datadiatas bahwa pada kolom C1&C2 terlihat bahwa pada\r\ngambar tersebut merupakanNegative-Edge-Triggere yang dimana akan menjadi pemicu dan\r\naktif apabila bernilai 0.\r\nLalu, apabila beberapa kondisi sudah memenuhi kriteria seperti diatas, makadata input akan\r\nmendapatkan hasil output ketika clock dipicu data dari 1D akan dikeluarkan pada output\r\ndan ketika 1D diubah sesuai keperluan maka ketika clock\r\n\r\n11\r\n\r\npulse dipicu kembali, maka data input pertama akan bergeser (seperti pada tabelyang\r\npertamanya merupakan output dari Q0 bergeser menjadi ke bagian output flip\r\n– flop selanjutnya yaitu Q1 dan seterusnya. Gambar dari rangkaian shift register\r\nmenggunakan rangkaian DFF dan JKFF dapat dilihat sebagai berikut :\r\n\r\nGambar 3.1. Rangkaian Shift Register Menggunakan DFF dan JKFF\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nPada percobaan kedua yaitu shift register menggunakan pirantikhusus dan didapatkan data\r\nseperti berikut:\r\nTabel 3.2. Tabel Kebenaran Shift Register Menggunakan Piranti Khusus\r\n\r\nMasukan Keluaran Keterangan\r\nOE CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nSeperti pada tabel diatas yaitu data percobaan pada percobaan kedua yaitu shift register\r\nmenggunakan piranti khusus. Piranti khusus tersebut menggunakan IC 74LS295 yang mana\r\nmemiliki input PE yang berarti Parallel Enabler yang artinya pengaktif paralel, yang\r\ndimana digunakan apabila ingin memiliki input paralel dan output paralel, yang kedua yaitu\r\nDS yang berarti Data Serial yang merupakan data input apabila input tersebut ingin secara\r\nseri dan outputsecara paralel.\r\n\r\n12\r\n\r\nPE tersebut akan aktif apabila dimasukkan input 1, dan tidak akan aktif apabila input\r\nbernilai 0 dan maka bisa disebut seri. Untuk DS atau data serial akan aktif seri apabila\r\ndiberi input senilai 1 dan apabila bernilai 0 maka disebut non- active. Selanjutnya yaitu\r\ninput OE yang merupakan singkatan dari Output Enabler yang dimana berfungsi untuk\r\nmenampilkan nilai output. Apabila input OE tersebutbernilai 0, maka output dari rangkaian\r\ntersebut tidak akan ditampilkan bagaimanapun. Apabila input dari OE tersebut bernilai 1,\r\nmaka output dari rangkaian tersebut akan aktif atau ditampilkan.\r\nPercobaan kedua pada shift register menggunakan piranti khusus ini yaitu IC 74LS295,\r\ngambar rangkaiannya yaitu sebagai berikut:\r\n\r\nGambar 3.2. Rangkaian Shift Register Menggunakan Piranti Khusus (IC74LS295)\r\n\r\n3.2.3 Bidirectional Shift Register dengan Gerbang Logika Dasar dan\r\nDFF\r\nPada percobaan ketiga ini yaitu percobaan bidirectional shift register\r\ndengan menggunakan gerbang logika dasar dan DFF didapatkan hasil percobaansebagai\r\nberikut:\r\n\r\n13\r\n\r\nTabel 3.3. Tabel Kebenaran Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nPada data tabel diatas merupakan data hasil percobaan ketiga yaitu percobaan pada\r\nbidirectional shift register yang dimana rangkaian bidirectional ini merupakan rangkaian\r\nyang berfungsi untuk mengubah arah pergeseran ke kanan dan ke kiri atau shift left/shift\r\nright nya suatu output dari shift register. Pada percobaan ini, bidirectional shift register\r\nmemiliki 1 input D karena menggunakanDFF.\r\nInput lain terdiri dari DL (Data Left) yang berarti data tersebut terdapat MODE, Clock, S\r\ndan R. input Mode tersebut berarti sebuah pengaturan yang dimana apabila diberi input 1,\r\nmaka sebuah shift register bergerak kearah kiri dari kanan yang bisa disebut dengan shift\r\nright dan data input yang dapat diterima merupakan data input dari DR. Apabila diberi\r\ninput senilai 0, maka shift register bergerak ke arah kanan dari kiri yang bisa disebut\r\ndengan shift left dan data input yang dapat diterima merupakan data input dari DL. Mode\r\ntersebut merupakan pengacu antara pergeseran sebuah data yang diinginkan.\r\nSelain itu, terdapat input S dan R yang merupakan pengatur kondisi\r\nSet dan Reset. Dan ada clock pulse yang menjadi pemicu/me-trigger perpindahan\r\n\r\n14\r\n\r\ndata tersebut. Apabila S bernilai 1 dan R bernilai 0, maka kondisi\r\ntersebut masuk ke dalam kondisi reset, sehingga nilai input lain\r\ndianggap sebagai don’t care.\r\nKemudian, apabila input dari S dan R bernilai sama maka sebuah\r\nrangkaian tersebut dapat berjalan dan hanya membutuhkan input D (DL\r\nataupun DR, sesuai dengan input pada input Mode) sebagai data dan\r\nclock pulse sebagai pemicu/pen-trigger. Berikut ini merupakan contoh\r\ngambar dari sebuah rangkaian bidirectional shift register:\r\n\r\nGambar 3.3. Rangkaian Bidirectional Shift Register Menggunakan\r\nGerbangLogika Dasar dan DFF\r\n\r\n15\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nBerdasarkan pada praktikum percobaan pada modul unit 7\r\nini terkait tentang Shift Register didapatkan kesimpulan yaitu\r\nsebagai berikut:\r\n1. Shift register merupakan jenis dalam rangkaian\r\nsekuensial yang digunakan untuk\r\npenyimpanan/pergeseran/perpindahan suatu data\r\ndalambentuk biner dan kemudian cara kerjanya yaitu\r\ndengan cara memicu clock pulse agar dapat\r\nmemindahkan data tersebut.\r\n2. Pada percobaan pertama terlihat bahwa pembuatan\r\nshift register dapat menggunakan DFF dan JKFF,\r\npada percobaan kedua yaitu rangkaian dirakit\r\nmenggunakan piranti khusus dan juga gerbang logika\r\ndasar, pirantikhusus tersebut biasa dikenal sebagai IC\r\n(Integrated Circuit) yaitu IC 74LS295 yang terdapat\r\nmasukan seri dan paralel.', 'HANS UTOMO', 'UNIT 1'),
(590, '3332210048', 'Dari data diatas didapatkan bahwa jika dimasukan data S = 1 dan R = 0\r\nmaka outputnya adalah reset, jika R = 1 maka data akan bergeser\r\nkekanan namun jika 0 maka data akan teriset. Jika data = 1 dan mode =\r\n1 maka data pada Q0 akan bernilai 1, nilai 1 didapat karna data bernilai\r\n1 dan jika kita mengaktifkan clock maka data akan bergeser kekanan.\r\nLalu data = 0 dan mode = 1 data yang akan tertampil pada Q0 = 0 nilai\r\nini didapatkan karna Data bernilai 0. Lalu angka 1 akan ditampilkan\r\ndikeluaran selanjutnya. Hal ini berlaku pada percobaan selanjutnya.\r\nTabel 3.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nData diatas menunjukan saat PE = 1 maka DS tidak dipedulikan karna\r\ninput akan menjadi pararel sama seperti penjelasan sebelumnya jika PE 0\r\ndan DS 0 maka angka output di QO akan mengikuti PE dan sama seperti\r\nselnjutnya.\r\n\r\nTabel 1.3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nBidirectional Shift Register adalah sebuah rangkaian yang dapat\r\nmenggeser 2 arah yaitu kekanan dan kekiri dimana ada 1 input seri dan\r\noutput pararel 4 bit dan juga ada 1 mode yang akan digunakan unuk\r\nmengatur arah geseran. Pada data diatas jika mode = 0 maka data akan\r\nbergeser kekanan dan jika mode 1 maka data akan bergeser kekiri.[2]\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerikut adalah kesimpulan setelah melakuka percobaan praktikum shift register\r\n1. Shift register adalah fungsional yang banyak digunakan dalam sistem digital.\r\nRegister geser pada dasarnya merupakan kumpulan flip-flop yang dirangkai\r\nsecara seri, sehingga setiap bit yang disimpan dikeluaran Q digeser ke flip-flop\r\nberikutnya. Pergeseran bit ini terjadi pada setiap pulsa clock. Pulsa-pulsa clock\r\ntersebut dikirim kesemua flip-flop dalam register, sehingga operasinya berjalan\r\nsecara sinkron.\r\n2. Dapat membuat shift register dari flip-flop dan piranti khusus', 'ARJUN SAPUTRA PATURAHMAN', 'UNIT 1'),
(591, '33322100032', 'Berikut ini adalah analisis dari beberapa percobaan diatas\r\n1. Register Geser Menggunakan D Flip-flop dan JK Flip-flop\r\n\r\nGambar 1. 4 Rangkaian Register Geser Menggunakan D Flip-Flop dan JKFF\r\n\r\n7\r\n\r\nTabel 2 1 Hasil Percobaan Pertama\r\n\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\nPada percobaan kali ini rangkaian yang digunakan adalah rangkaian\r\nSIPO, dimana pada saat nilai S = 1 dan R = 0 serta C1 & C2 serta 1D tidak\r\ndihiraukan maka nilai output nya akan di reset. Selanjutnya nilai 1D & R\r\ndiubah menjadi 1 dan diber clock maka nilai pada output Q0 akan berubah\r\nmenjadi 1. Pada nilai 1D diubah kembali menjadi 0 dan diberi clock maka\r\nnilai output nya akan berpindah pada output Q1. Apabila diberi clock\r\nkembali maka nilai output nya akan bergeser pada output Q2. Dan apabila\r\ndiberi clock Kembali nilai output akan bergeser ke Q3. Jadi dapat\r\ndisimpulkan pada rangkaian diatas termasuk ke dalam shift register right.\r\n2. Register Geser Menggunakan Piranti Khusus\r\n\r\nGambar 1. 5 Register Geser Menggunakan Piranti Khusus\r\nBerikut adalah tabel kebenaran daripada rangkaian diatas :\r\n\r\n8\r\n\r\nTabel 2 2 Hasil Percobaan Kedua\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 1 1 1 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nPada tabel diatas dapat dianalisis pada saat semua nilai inputannya\r\ntidak dihiraukan / Don’t care terkecuali nilai OE = 0 maka nilai output nya\r\nakan dalam keadaan berubah” ubah tau disebut dengan proses. Pada data\r\nberikut nya nilai input pada DS don’t care dan OE = PE = 1 serta\r\nD0,D1,D2,D3 diberi nilai input berturut-turut 1 0 1 0 dan diberi clock data\r\nakan mulai memuat Adapun nilai PE diberi 1 supaya rangkaian tersebut\r\nmengaktikan bentuk parallel nya. Pada data ketiga hingga terakhir PE diberi\r\nnilai nol agar output dari rangkaian tersebut dapat berpindah-pindah karena\r\njika PE masih bernilai satu maka, rangkaian tersebut masih berbentuk PIPO\r\nyang dimana PIPO itu bukan termasuk ke dalam shift register sehingga\r\nPIPO hanya dapat memasukkan data-datanya saja.\r\n3. Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\nGambar 1. 6 Rangkaian Bidirectional Shift Register\r\nPada rangkaian diatas didapat data pada tabel kebenaran berikut :\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n\r\n9\r\n\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nPada tabel diatas dapat disimpulkan ketika nodenya maka pada saat\r\npercobaan akan bergeser kekanan sedangkan pada node 1 akan bergeser\r\nkekanan kebalikanya dari node 0. 9 Pada percobaan pertama Ketika\r\nmasukanya 1 dan 0 denga mode 1 maka keluaranya yaitu 0,0,0,0. Pada\r\npercobaan kedua dengan masukan 1 dan 1 dengan node 0 dengan D=0 maka\r\nkeluaran yang dihasilkan yaitu 0,0,0,0. Pada dilakukanyan percobaan ketiga\r\nKetika masukannya 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang\r\ndihasilkan yaitu 1,0,0,0. Pada percobaan keempat dengan masukan dengan\r\nnode 0 serta dengan D=1 maka keluaran bergeser kenan yang dihasilkan\r\nyaitu 1,1,0,0. Pada percobaan kelima dengan masukan 1 dan 1 dengan node\r\n0 dengan D= 1 maka keluranya juga bergeser kekanan yaitu 1,1,1,0. Pada\r\npercobaan keenam dengan masukan 1 dan 1 dengan node 0 dengan D=1\r\nmaka keluaran yang dihasilkan bergeser kenan yaitu 1,1,1,1. Sedangkan\r\npada percobaan 7 dengan masukan 1 dan 1 dengan node 0 dengan D =1\r\ndengan node 0 maka akan bergeser kekeri sampai pada percobaan\r\nkesimbilan\r\n\r\n10\r\nBAB IV\r\n\r\nKESIMPULAN DAN SARAN\r\n\r\n4.1 Kesimpulan\r\nAdapun kesimpulan yang dapat diambil pada praktikum kali ini adalah\r\nsebagai berikut :\r\nShift Register adalah Sebuah rangkaian yang dapat menggeser suatu data\r\nbaik itu ke kanan ataupun ke kiri dengan cara memberikan pulse dan nilai nol\r\npada PE jika menggunakan rangkaian PIPO.', 'HADID HAMBALI', 'UNIT 1'),
(592, '3332210038', 'Pada praktikum teknik digital unit ke-7 ini yaitu modul Shift Register\r\nterdapat beberapa percobaan yaitu sebagai berikut :\r\n3.2.1 Register Geser Menggunakan D flip – flop dan JK flip – flop\r\nSeperti pada data yang tersedia pada tabel blangko percobaan pertama ini yaitu shift\r\nregister menggunakan DFF dan JKFF adalah sebagai berikut :\r\nTabel 3.1. Tabel Kebenaran Shift Register Menggunakan DFF dan JKFF\r\nMasukan\r\n\r\nKeluaran\r\n\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Output direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser kanan\r\n0 1 1 0 0 1 0 Geser kanan\r\n0 1 1 0 0 0 1 Geser kanan\r\n\r\nTabel 3.1 diatas merupakan tabel kebenaran dari shift register menggunakan\r\nDFF dan JKFF. Pada percobaan shift register ini terdiri dari 4 input yang terdiri dari\r\nClock pulse yang berfungsi untuk pemicu, 1D yang merupakan data biner yang akan\r\nditerima dan akan menjadi output-nya, lalu S dan R yaitu untuk memenuhi kondisi\r\ndari set reset pada percobaan.\r\nPada awal mula mulai percobaan input dan output tidak bernilai atau masih\r\ndalam tahap proses, lalu apabila 1D dimasukkan input dan input S atau R salah\r\nsatunya tidak bernilai sama (tinggi) maka rangkaian tersebut tidak akan\r\nmendapatkan menghasilkan output. Hal tersebut dapat dikatakan bahwa input S dan\r\nR berpengaruh dalam rangkaian ini. Apabila S dan R bernilai 1 dan sesuai pada data\r\ndiatas bahwa pada kolom C1&C2 terlihat bahwa pada gambar tersebut merupakan\r\nNegative-Edge-Triggere yang dimana akan menjadi pemicu dan aktif apabila\r\nbernilai 0.\r\nLalu, apabila beberapa kondisi sudah memenuhi kriteria seperti diatas, maka\r\ndata input akan mendapatkan hasil output ketika clock dipicu data dari 1D akan\r\ndikeluarkan pada output dan ketika 1D diubah sesuai keperluan maka ketika clock\r\n\r\n9\r\n\r\npulse dipicu kembali, maka data input pertama akan bergeser (seperti pada tabel\r\nyang pertamanya merupakan output dari Q0 bergeser menjadi ke bagian output flip\r\n– flop selanjutnya yaitu Q1 dan seterusnya. Gambar dari rangkaian shift register\r\nmenggunakan rangkaian DFF dan JKFF dapat dilihat sebagai berikut :\r\n\r\nGambar 3.1. Rangkaian Shift Register Menggunakan DFF dan JKFF\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nPada percobaan kedua yaitu shift register menggunakan piranti\r\n\r\nkhusus dan didapatkan data seperti berikut:\r\nTabel 3.2. Tabel Kebenaran Shift Register Menggunakan Piranti Khusus\r\nMasukan Keluaran Keterangan\r\n\r\nOE CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nSeperti yang tertera pada tabel diatas yaitu data percobaan pada percobaan\r\nkedua yaitu shift register menggunakan piranti khusus. Piranti khusus tersebut\r\nmenggunakan IC 74LS295 yang mana memiliki input PE yang berarti Parallel\r\nEnabler yang artinya pengaktif paralel, yang dimana digunakan apabila ingin\r\nmemiliki input paralel dan output paralel, yang kedua yaitu DS yang berarti Data\r\nSerial yang merupakan data input apabila input tersebut ingin secara seri dan output\r\nsecara paralel.\r\n\r\n10\r\n\r\nPE tersebut akan aktif apabila dimasukkan input 1, dan tidak akan aktif\r\napabila input bernilai 0 dan maka bisa disebut seri. Untuk DS atau data serial akan\r\n\r\naktif seri apabila diberi input senilai 1 dan apabila bernilai 0 maka disebut non-\r\nactive. Selanjutnya yaitu input OE yang merupakan singkatan dari Output Enabler\r\n\r\nyang dimana berfungsi untuk menampilkan nilai output. Apabila input OE tersebut\r\nbernilai 0, maka output dari rangkaian tersebut tidak akan ditampilkan\r\nbagaimanapun. Apabila input dari OE tersebut bernilai 1, maka output dari\r\nrangkaian tersebut akan aktif atau ditampilkan.\r\nPercobaan kedua pada shift register menggunakan piranti khusus ini yaitu\r\nIC 74LS295, gambar rangkaiannya yaitu sebagai berikut:\r\n\r\nGambar 3.2. Rangkaian Shift Register Menggunakan Piranti Khusus (IC\r\n\r\n74LS295)\r\n\r\n3.2.3 Bidirectional Shift Register dengan Gerbang Logika Dasar dan DFF\r\nPada percobaan ketiga ini yaitu percobaan bidirectional shift register\r\ndengan menggunakan gerbang logika dasar dan DFF didapatkan hasil percobaan\r\nsebagai berikut:\r\n\r\n11\r\n\r\nTabel 3.3. Tabel Kebenaran Bidirectional Shift Register\r\nMasukan Keluaran\r\n\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nData pada tabel diatas merupakan data hasil percobaan ketiga yaitu\r\npercobaan pada bidirectional shift register yang dimana rangkaian bidirectional ini\r\nmerupakan rangkaian yang berfungsi untuk mengubah arah pergeseran ke kanan\r\ndan ke kiri atau shift left/shift right nya suatu output dari shift register. Pada\r\npercobaan ini, bidirectional shift register memiliki 1 input D karena menggunakan\r\nDFF.\r\n\r\nInput lain terdiri dari DL (Data Left) yang berarti data tersebut\r\nterdapat MODE, Clock, S dan R. input Mode tersebut berarti sebuah pengaturan\r\nyang dimana apabila diberi input 1, maka sebuah shift register bergerak kearah kiri\r\ndari kanan yang bisa disebut dengan shift right dan data input yang dapat diterima\r\nmerupakan data input dari DR. Apabila diberi input senilai 0, maka shift register\r\nbergerak ke arah kanan dari kiri yang bisa disebut dengan shift left dan data input\r\nyang dapat diterima merupakan data input dari DL. Mode tersebut merupakan\r\npengacu antara pergeseran sebuah data yang diinginkan.\r\n\r\nSelain itu, terdapat input S dan R yang merupakan pengatur kondisi\r\nSet dan Reset. Dan ada clock pulse yang menjadi pemicu/me-trigger perpindahan\r\n\r\n12\r\n\r\ndata tersebut. Apabila S bernilai 1 dan R bernilai 0, maka kondisi tersebut masuk\r\nke dalam kondisi reset, sehingga nilai input lain dianggap sebagai don’t care.\r\nKemudian, apabila input dari S dan R bernilai sama maka sebuah\r\nrangkaian tersebut dapat berjalan dan hanya membutuhkan input D (DL ataupun\r\nDR, sesuai dengan input pada input Mode) sebagai data dan clock pulse sebagai\r\npemicu/pen-trigger. Berikut ini merupakan contoh gambar dari sebuah rangkaian\r\nbidirectional shift register:\r\n\r\nGambar 3.3. Rangkaian Bidirectional Shift Register Menggunakan Gerbang\r\n\r\nLogika Dasar dan DFF\r\n\r\n13\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum percobaan pada modul unit 7 ini mengenai Shift\r\nRegister didapatkan kesimpulan sebagai berikut:\r\n1. Shift register merupakan jenis lain dalam rangkaian sekuensial yang\r\ndigunakan untuk penyimpanan/pergeseran/perpindahan suatu data dalam\r\nbentuk biner dan kemudian cara kerjanya yaitu dengan cara memicu clock\r\npulse agar dapat memindahkan data tersebut.\r\n2. Pada percobaan pertama terlihat bahwa pembuatan shift register dapat\r\nmenggunakan DFF dan JKFF, pada percobaan kedua yaitu rangkaian\r\ndirakit menggunakan piranti khusus dan juga gerbang logika dasar, piranti\r\nkhusus tersebut biasa dikenal sebagai IC (Integrated Circuit) yaitu IC\r\n74LS295 yang terdapat masukan seri dan paralel.', 'RIFAT HABIBI ARYA RACHMANDA', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(593, '3332210042', 'Pada praktikum kali ini untuk memahami cara kerja macam-\r\nmacam rangkaian Shift Register maka dibuatlah beberapa tabel seperti\r\n\r\ndibawah ini.\r\n3.2.1 Register Geser Menggunakan D Flip-flop dan JK Flip-flo\r\nPada Percobaan ini didapatkan hasil percobaan dari tabel\r\nkebenarannya sebagai berikut:\r\nTabel 3.1 Register Geser Menggunakan Flip-Flop Data dan Flip-Flop JK\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\nDari tabel diatas diketahui bahwa saat clock dan D tidak ada serta nilai\r\ninput S dan R sama dengan 1 dan 0, maka outputnya bernilai 0, 0, 0, 0. Saat S\r\ndan R nya bernilai 1 dan 0 serta tanpa clock dan D, maka keluaran pada\r\nrangkaian tersebut mengalami reset. Saat clock ada dan D benilai 1 serta nilai\r\ninput S dan R sama dengan 1 dan 1, maka outputnya bernilai 1, 0, 0, 0. Saat S\r\ndan R nya bernilai 1 dan 0 serta ada clock dan D bernilai 1, maka data input\r\npada rangkaian tersebut mengalami masuk ke output Q0. Saat clock pertama\r\nkali dan D benilai 0 serta nilai input S dan R sama dengan 1 dan 1, maka\r\noutputnya bernilai 0, 1, 0, 0. Saat S dan R nya bernilai 1 dan 1 serta clock\r\npertama kali dan D bernilai 0, maka data output sebelumnya pada rangkaian\r\ntersebut mengalami pergeseran ke kanan. Selanjutnya pergeserang akan terus\r\nberlanjut sampapi clock terakhir.\r\nDapat disimpulkan bahwa pada rangkaian Register Geser\r\nmenggunakan D Flip-Flop dan JK Flip-Flop rangkaian tersebut baru bekerja\r\njika nilai input R bernilai 1. Jika input R bernilai 0 maka rangkaian tersebut\r\n\r\n9\r\n\r\nakan direset. Dan nilai dari output Q0 akan selalu mengikuti nilai input D.\r\nSeperti pada tabel diatas dapat dilihat bahwa, jika input D nya bernilai 1 maka\r\noutput Q0 nya akan bernilai 1 dan jika input D nya bernilai 0 maka output Q0\r\nnya bernilai 0. Serta saat input S dan R bernilai 1 dan 1 diberi clock, maka\r\noutputnya akan mengalami pergeseran ke kanan.\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nPada Percobaan ini didapatkan hasil percobaan dari tabel\r\nkebenarannya sebagai berikut:\r\nTabel 3.2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE C̅̅P PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nDari tabel diatas dapat diketahui bahwa saat OE nya bernilai 0 serta\r\npada PE, clock, DS, inputnya tidak ada, maka rangkaian tersebut akan\r\nmengalami keadaan proses. Saat OE nya bernilai 1 dan PE nya bernilai 1, saat\r\ndi clock, DS tidak ada, inputnya 1,0,1,0, maka outputnya akan bernilai 1,0,1,0\r\ndan rangkaian akan mengalami keadaan parallel load. Saat OE nya bernilai 1,\r\nPE nya bernilai 0, ada clock, DS bernilai 0, inputnya akan bernilai 0,1,0,1 dan\r\nrangkaian akan mengalami keadaan geser kanan. Saat OE nya bernilai 1, PE\r\nnya bernilai 0, ada clock, DS bernilai 1, inputnya tidak ada, maka outputnya\r\nkan bernilai 1,0,1,0 dan rangkaian akan mengalami keadaan geser kanan. Saat\r\nOE nya bernilai 1, PE nya bernilai 0, ada clock, DS bernilai 1, inputnya tidak\r\nada, maka outputnya kan bernilai 1,1,0,1 dan rangkaian akan mengalami\r\npergeseran ke kanan.\r\nDapat disimpulkan bahwa pada rangkaian Register Geser\r\nmenggunakan Piranti Khusus pada rangkaian tersebut jika OE nya bernilai 0,\r\nmaka tidak peduli jika ada PE, clock, DS dan inputan. Outputnya akan tetap\r\nrandom atau tidak tentu. Saat PE bernilai 1, maka nilai output akan bernilai\r\nsama seperti nilai inputan. Saat PE bernilai 0, maka inputan tidak akan\r\ndianggap lagi dan akan terjadi pergeseran ke kanan pada output. Nilai outputan\r\n\r\n10\r\n\r\nQ0 akan selalu sama mengikuti nilai inputan DS. Jika Ds nya 0 maka Q0 nya\r\nakan bernilai 0.\r\n3.2.3 Bidirectional Shift Register\r\n\r\nPada Percobaan ini didapatkan hasil percobaan dari tabel\r\nkebenarannya sebagai berikut.\r\nTabel 3.3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nBerdasarkan tabel diatas pada percobaan terakhir ini tergantung\r\ndari nilai inputan mode nya, jika mode 0 dan D 0 maka outputannya\r\n0. Saat mode 0 dan D 1maka outputnya 1000 saat di clokk kembali\r\nmaka akan terjadi pergeseran yang kemudian outputannya menjadi\r\n1100 ini akan digeser terus menurus dan akan berubah nilai bit nya\r\njika diclock, kemudian saat modenya di ubah menjadi 1 maka digeser\r\nkekanan dari Q3 sampai Q0 dari 1110 selanjutnya diclock 1011 ini\r\nakan terus bergeser jika diclock.\r\n\r\n11\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 KESIMPULAN\r\nBerdasarkan pada praktikum yang telah dilakukan, mengenai “Shift\r\nRegister” dapat diambil kesimpulan sebagai berikut.\r\n1. Register geser bekerja dengan menggeser nilai output sebelumnya ke nilai\r\noutput berikutnya. Pada Shift register ini akan memulai Menggeser ketika\r\ndiclock.\r\n2. Register Geser dari rangkaian Flip-flop terdapat inputan Set dan juga\r\nReset, pada rangkaian ini inputan akan digeser ketika mendapatkan\r\nclock. Register geser dirakit menggunakan rangkaian Flip-Flop dan ada\r\njuga register geser dirakit menggunakan piranti khusus', 'FAHMI KURNIAWAN', 'UNIT 1'),
(594, '3332210079', 'Adapun analisis percobaan dari praktikum teknik digital modulu shift\r\nregister adalah sebagai berikut.\r\n3.2.1 Register Geser Menggunakan D Flip-flop dan JK Flip-flop\r\nTabel 3. 1 Register Geser Menggunakan Flip-Flop Data dan Flip-Flop JK\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\nGambar 3. 1 Contoh Rangkaian Register Geser Menggunakan Flip-Flop Data dan\r\n\r\nFlip-Flop JK\r\n\r\nDari hasil analisis didapatkan bahwa ketika R (reset) dalam kondisi bernilai\r\n0 (low) maka output keluaran akan bernilai 0 (low) semua dikarenakan kondisi\r\nReset adalah kondisi dimana ketika diaktifkan rangkaian akan memulai perhitungan\r\ndari awal. Lalu mengapa kondisi saat bernilai 0 itu aktif dan ketika bernilai 1 itu\r\ntidak aktif, ini karena pada percobaan ini rangkaian yang digunakan bersifat active\r\nlow dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang\r\ndisebabkan oleh gerbang not pada inputannya. Saat kondisi Reset aktif maka clock\r\n1 & 2, serta nilai inputan 1D akan mengalami don’t care ini dikarenakan saat reset\r\naktif nilai keluaran akan terus berada pada titik awal perhitungan (0). Setelah\r\nkondisi reset dan set dinonaktifkan maka clock akan berfungsi selayaknya, lalu\r\n\r\n8\r\n\r\ninputan pada 1D (data) akan aktif juga dimana nilai inputan itu akan dikeluarkan ke\r\noutput yang pada percobaan ini dari kiri (Q0) atau Least Significant Bit (proses\r\nperhitungan dari bit terkecil). Ketika D1 (data) bernilai 1, lalu diclock maka data\r\nakan masuk ke Q0 yang dimana terjadi pergeseran ke kanan dari tiap-tiap bit ketika\r\ndata dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan\r\nhilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika\r\ndiclock akan masuk ke Q0 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan.\r\nHal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu\r\ndiclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan\r\ndatanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau\r\n1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya\r\nselang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini\r\nberdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa\r\njenis shift register ini adalah SISO (Serial Input Serial Output) ini dikarenakan nilai\r\ninput D1 (data) hanya satu dan ketika dilihat dari keluarannya hanya menghasilkan\r\n1 keluaran (1). Bisa saja menjadi SIPO (Serial Input Serial Output) ketika nilai\r\ninput berubah rubah secara parallel tiap saat maka outputpun akan menghasilkan\r\nkeluaran yang parallel.\r\n\r\nTabel 3. 2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\n9\r\n\r\nGambar 3. 2 Contoh Rangkaian Register Geser Menggunakan Piranti Khusus\r\nDari hasil analisis didapatkan ketika nilai OE (Output Enabler) bernilai 0 maka\r\ninput yang lain akan masuk ke dalam kondisi don’t care ini dikarenakan output\r\nenabler itu sendiri berfungsi untuk mengeluarkan hasil dari proses masukan yang\r\nada ke output. Dapat dilihat juga bahwa nilai OE akan mati ketika bernilai 0 dan\r\naktif ketika bernilai 1, maka dari itu input OE termasuk ke dalam active high\r\ndimana pada kondisi nilai 1 akan aktif dan kondisi nilai 0 akan tidak aktif. Lalu\r\nketika OE diaktifkan, barulah input yang lain berfungsi selayaknya, Input CP\r\nmenandakan clock yang bersifat active low dimana pada kondisi 0 akan aktif dan\r\nkondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya, tetapi\r\nkarena di sini clock maka tidak memiliki makna tersendiri. Lalu ada inputan PE\r\n(Parallel Enabler) berfungsi sebagai titik awal perhitungan yang dimana ketika\r\ndiaktifkan maka dapat mengatur nilai inputan parallel pada D0 hingga D1. PE ini\r\nbersifat active high karena kondisi nilai 1 akan aktif dan kondisi nilai 0 akan tidak\r\naktif. Lalu ada inputan DS (Data Serius) sama fungsinya sebagai 1D pada\r\npercobaan sebelumnya yaitu inputan DS itu akan dikeluarkan ke output yang pada\r\npercobaan ini dari kiri (Q0) atau Least Significant Bit (proses perhitungan dari bit\r\nterkecil). Ketika DS (data) bernilai 1, lalu diclock maka data akan masuk ke Q0\r\nyang dimana terjadi pergeseran ke kanan dari tiap-tiap bit ketika data dimasukkan,\r\nangka terakhir akan mengalami pergeseran akan hilang dikarenakan pergeseran itu\r\nsendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0 dan terjadi\r\nlagi pergeseran dari tiap-tiap bit ke kanan. Hal yang sama terjadi seterusnya sesuai\r\ndengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya\r\nparallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara\r\nterus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan\r\nbersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka\r\n\r\n10\r\n\r\nkeluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di\r\ntable kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah PIPO\r\n(Parallel Input Parallel Output) ini dikarenakan nilai input Ds (data) ada 4 yaitu\r\nD0 D1 D2 D3 dan ketika dilihat dari keluarannya menghasilkan keluaran selang\r\nseling (1) dimana itu adalah kondisi parallel. Rangkaian ini juga berdasarkan\r\nbanyaknya inputnya, memiliki 4 bit.\r\n\r\n3.2.2 Bidirectional shift register dengan gerbang logika dasar dan DFF\r\n\r\nTabel 3. 3 Bidirectional shift register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\n11\r\n\r\nGambar 3. 3 Contoh Rangkaian Bidirectional shift register\r\nDari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka\r\ninputan lainnya akan mengalami kondisi don’t care, ini dikarenakan saat kondisi\r\nreset aktif maka nilai output keluaran akan terus menerus berada pada angka 0,\r\nmaka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada\r\nkondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang\r\nnot pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi\r\nnilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan\r\nberfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah\r\npergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka\r\npergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit\r\n(proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka\r\npergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D\r\n(Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu\r\ninputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan\r\ntergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan\r\nmasuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap\r\nbit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami\r\npergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai\r\ndata 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap\r\nbit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang\r\ndimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat\r\ndari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan\r\ninputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika\r\n\r\n12\r\n\r\nnilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada\r\nrangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat\r\ndisimpulkan bahwa jenis shift register ini adalah SIPO (Serial Input Parallel\r\nOutput) ini dikarenakan nilai input hanya 1 yaitu D dan ketika dilihat dari\r\nkeluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi\r\nparallel. Atau bisa juga SISO (Serial Input Serial Output) dikarenakan ada keluaran\r\nyang memiliki keluaran konstan. Rangkaian ini juga berdasarkan banyaknya\r\noutputnya, memiliki 4 bit.\r\n\r\n13\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai Shift Register\r\ndidapatkan hasil sebagai berikut.\r\n1. Cara kerja Shift Register yaitu nilai (Data) akan dikeluarkan ke output\r\nini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai\r\n1/0, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi\r\npergeseran ke kanan atau ke kiri dari tiap-tiap bit. Juga ketika data\r\ndimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran\r\nakan hilang dikarenakan pergeseran itu sendiri.\r\n2. Hasil perakitan Shift Register menggunakan IC 7495\r\n\r\nGambar 4. 1 Rangkaian Shift Register menggunakan IC 7495', 'SAID RAHMAN AZIZI', 'UNIT 1'),
(595, '3332210030', 'Dari data daiatas kita dapad mengetahui dalam masukan S = 1 dan\r\nR = 0 maka data keluaran akan meriset jika R = 1 maka data akan\r\nbergeser kekanan dabn jika 0 maka data akan teriset. Jika data = 1 dan\r\nmode = 1 maka data pada Q0 akan bernilai 1, nilai 1 didapat karna data\r\nbernilai 1 dan jika kita mengaktifkan clock maka data akan bergeser\r\nkekanan. Lalu data = 0 dan mode = 1 data yang akan tertampil pad Q0\r\n= 0 nilai ini didapatkan karna Data bernilai 0. Lalu angka 1 akan\r\nditampilkan dikeluaran selanjutnya. Hal ini berlaku pada percobaan\r\nselanjutnya.\r\nTabel 3.2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nData diatas menunjukan pada saai PE = 1 maka DS tidak dipedulikan\r\nkarna input akan menjadi pararel sama seperti penjelasan sebelumnya\r\njika PE 0 dan DS 0 maka angka output di QO akan mengikuti PE dan\r\nsama seperti selnjutnya.\r\n\r\nTabel 1.3 Bidirectional Shift Register\r\nMasukan Keluaran\r\n\r\n7\r\n\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nBidirectional Shift Register adalah sebuah rangkaian yang dapat\r\nmenggeser 2 arah yaitu kekanan dan kekiri dimana ada 1 input seri dan\r\noutput pararel 4 bit dan juga ada 1 mode yang akan digunakan unuk\r\nmengatur arah geseran. Pada data diatas jika mode = 0 maka data akan\r\nbergeser kekanan dan jika mode 1 maka data akan bergeser kekiri.\r\n\r\n8\r\nBAB IV\r\nKESIMPULAN\r\n\r\n4.1.Kesimpulan\r\nDari data diatas maka dapat disimpulkan sebagai berikut :\r\n1. Data bergeser kekanan dan kekiri adalah rangkaian Bidirectional Shift\r\nRegister dan akan bergeser kekanan jika rangkaiain PISO\r\n2. Pada piranti khusus jika PE = 1 maka input akan menjadi pararel dan DS\r\nakan dihiraukan dan sebaliknya.', 'TUBAGUS ARYA RUDIANSAH', 'UNIT 1'),
(596, '3332210046', 'Berdasarkan hasil analisa percobaan tersebut, dapat kita simpulkan prinsip\r\nkerja dari Register Geser dengan D Flip dan JK Flip Flop. Pada tabel\r\ntersebut merupakan jenis Register geser yaitu SIPO berupa inputan serial\r\ndengan outputan paralel. Terdapat inputan berupa clock, input data, set dan\r\nreset. Inputan awal R bernilai 0 untuk mereset keadaan sehingga input data\r\n\r\n8\r\n\r\ndan clock di don’t care. Setelah itu ketika R dan input data bernilai 1 maka\r\nyang outputnya berawalan 0000 menjadi 1000 karena nilai inputan data 1\r\nkeluar bergeser ke kanan paa output untuk lebih jelasnya dapat kita lihat\r\npada contoh di bawah ini.\r\n\r\n3.2.2 Register Menggunakan Piranti Khusus\r\nPada percobaan praktikum ini kita akan menganalisa prinsip kerja dari\r\nregister geser menggunakan Piranti khusus.\r\n\r\nTabel 3. 2 Register menggunakan piranti khusus\r\nMasukan Keluaran\r\n\r\nKeterangan OE ̅C̅P PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Keluaran direset\r\n1 ↓ 1 X 1 0 1 0 1 0 1 0 Data masuk ke Q0\r\n1 ↓ 0 0 X X X X 0 1 0 1 Geser kanan\r\n1 ↓ 0 1 X X X X 1 0 1 0 Geser kanan\r\n1 ↓ 0 1 X X X X 1 1 0 1 Geser kanan\r\nBerdasarkan hasil analisa praktikum ini, dapat disimpulkan bahwa prinsip\r\nkerja dari percobaan ini ketika input paralel D0, D1, D2, D3 dimasukkan\r\ndata maka outputnya berupa paralel dengan data serialnya otomatis akan\r\nmengalami kondisi don’t care, PE aktif dan dapat diketahui ini merupakan\r\njenis PIPO yang dimana register ini berfungsi sebagai penyimpan atau\r\noutputnya akan sama dengan inputnya ketika clocknya sudah diaktifkan.,\r\nPIPO ditandai dengan warna kuning. Selanjutnya pada warna hijau ketika\r\nDS dimasukkan input 0 maka pada inputan bagian paralel akan mengalami\r\ndon’t care dan menghasilkan outputnya paralel dengan data bergeser ke\r\nkanan dan dapat diketahui jenis ini merupakan SIPO. Dengan input 0 maka\r\noutputnya lanjutan dari PIPO yaitu 1010 menjadi bergeser ke kanan karena\r\nID Output\r\nX → 0 0 0 0\r\n1 → 1 0 0 0\r\n0 → 0 1 0 0\r\n0 → 0 0 1 0\r\n0 → 0 0 0 1\r\n\r\nGeser ke Kanan\r\n\r\n9\r\n\r\nSIPO menjadi 0101 lalu ketika DS diberi input 1 maka output menjadi 1010\r\nbegitu seterusnya.\r\n\r\nGambar 3. 3 Rangkaian Piranti Khusus\r\n\r\n3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\nPada percobaan praktikum ini kita akan menganalisa prinsip kerja dari\r\nBidirectional Shift Register dengan logika dasar dan DFF.\r\nTabel 3. 3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\n10\r\n\r\nBerdasarkan hasil praktikum ini, dapat disimpulkan bahwa prinsip kerja dari\r\npercobaan ini adalah seperti biasa awalnya kita memberi Reset pada\r\nrangkaian yaitu berupa 0 maka output akan menghasilkan biner 0000.\r\nSelanjutnya, ketika input Reset bernilai 1 maka input dapat dimasukkan\r\nsesuai yang kita butuhkan, contohnya kita pilih mode 0 agar keadaan pada\r\ninput bergeser ke kanan lalu kita masukkan input pada D dengan 0 maka\r\nouputnya 0000 kemudian kita masukkan kembali pada D angka 1 maka\r\nmenghasilkan output 1000, masukkan kembali input D dengan 1\r\nmenghasilkan output 1100 begitu seterusnya. Jika kita memilih mode\r\nmenjadi angka 1 maka keadaan output akan bergeser ke kiri contohnya\r\nlanjutan output yang awalnya 1111, lalu kita masukkan input 0 maka\r\noutputnya menjadi 1110, masukkan kembali output D dengan angka 1 maka\r\noutputnya menjadi 1101 ini terjadi karena output bergeser ke kiri. Mode\r\ngeser ke kanan ditandai dengan warna hijau dan mode bergeser ke kiri\r\nditandai warna hijau.\r\n\r\nGambar 3. 4 Rangkaian Bidirectional Shift Register Mode 0\r\n\r\nGambar 3. 5 Rangkaian Bidirectional Shift Register Mode 1\r\n\r\n11\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nAdapun kesimpulan pada percobaan praktikum pada percobaan modul Shift\r\nRegister kali ini yaitu sebagai berikut.\r\n1. Dalam Shift Register terdapat beberapa jenis yaitu SISO, PISO, SIPO.\r\nPIPO merupakan input parelel dengan output paralel dan termasuk ke\r\ndalam register yang dimana outputnya akan sama dengan inputnya.\r\nKemudian SISO merupakan input serial dengan output Serial, PISO\r\nmerupakan input paralel dengan output serial dan SIPO merupakan input\r\nserial dengan output paralel. Ketiga jenis tersebut dapat dijalankan dalam\r\n2 mode yaitu ketika inputan mode 0 maka outputnya akan bergeser ke\r\nkanan namun jika modenya 1 maka outputnya akan bergeser ke kiri.\r\nPergeseran data ini akan terjadi jika Reset dalam keadaan mati dan Clock\r\ndalam keadaan aktif.\r\n2. Percobaan Shift register ini dapat digunakan dalam beberapa flip flop\r\nseperti dalam percobaan kali in yaitu menggunakan JK Flip - Flop\r\ndengan D Flip Flop, IC 74LS295, gabungan flip flop berupa D Flip -\r\nFlop dengan gerbang logika dasar seperti AND, OR, dan NOT.', 'SALMAN RIFQI ALFARIZ', 'UNIT 1'),
(597, '3332210058', 'Setelah melakukan percobaan pada praktikum kali ini, didapatkan analisis\r\nyaitu sebagai berikut.\r\n3.2.1 Register Geser Menggunakan Flip-Flop Data dan Flip-Flop JK\r\nDi bawah ini merupakan tabel data, dan juga analisis dalam percobaan\r\nyang pertama.\r\nTabel 3. 1 Register Geser Menggunakan Flip-Flop Data dan Flip-Flop JK\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser kanan\r\n0 1 1 0 0 1 0 Geser kanan\r\n0 1 1 0 0 0 1 Geser kanan\r\n\r\nBerdasarkan tabel yang didapatkan dari video praktikum kali ini.\r\nRegister geser menggunakan flip-flop data dan flip-flop JK memiliki input\r\nClock yang digunakan sebagai trigger dari sebuah rangkaian flip-flop yang\r\nberbentuk pulsa, kemudian ada input 1D yang berfungsi untuk membuat\r\nnilai output yang akan ditampilkan antara 1 atau 0, serta S dan R berfungsi\r\nuntuk kondisi set dan reset, apabila reset 0 maka hal ini akan mereset output\r\nmenjadi 0000. Pada kondisi Set 1 dan Reset 0 maka hal yang akan terjadi\r\nadalah input clock dan 1D tidak mempengaruhi nilai outputnya karena\r\nkondisi reset, lalu jika Set dan reset bernilai input 1 maka baru bisa\r\n\r\n7\r\n\r\nmenghasilkan nilai output yang sudah ditentukan dalam input 1D saat clock\r\ndiberi input 1. Maka hasil output yang keluar Ketika di clock pertama kali\r\npada Q0 nilai output adalah 1 atau secara sederhanannya adalah D=Q yang\r\ndimana nilai masukan akan sama dengan nilai keluaran apabila inputan\r\nD=1. Maka Q0 akan berubah menjadi 1 dan saat diberi kembali D=0 maka\r\nQ0 akan berubah menjadi 0 dan nilai 1 akan bergeser ke kanan menuju Q1.\r\n\r\nGambar 3. 3 Register Geser Menggunakan Flip-Flop JK\r\n\r\nGambar 3. 4 Register Geser Menggunakan data Flip-Flop\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nDi bawah ini merupakan tabel data, dan juga analisis dalam percobaan\r\nyang kedua.\r\n\r\nTabel 3. 2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran Keterangan\r\n\r\nOE CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nBerdasarkan tabel diatas dari Register Geser menggunakan piranti\r\nkhusus. pada register geser menggnakan piranti khusus ini mempunyai\r\n\r\n8\r\n\r\n8 inputan dengan fungsinya masing-masing. Shift register\r\nmenggunakan piranti khusus ini termasuk ke dalam Shift Register\r\n\r\nSerial Input-Parallel Output (SIPO) dan Shift Regsiter Parallel Input-\r\nParallel Output (PIPO). Pada input OE berfungsi sebagai menyalakan\r\n\r\natau mematikan shift registernya. pada tabel terlihat bahwa apabila\r\ninput OE 0 maka inputan yang lain tidak dapat bekerja. OE bernilai 1\r\nuntuk menyalakan dan 0 untuk mematikan. Sedangkan fungsi dari\r\ninput CP yaitu fungsi Clock, sebagai trigger atau pengubah sinyal.\r\nPada Input PE yang dimana berfungsi sebagai Parallel Enable yang\r\nmerupakan sebuah kondisi yang menyatakan untuk mengaktifkan\r\nFungsi rangkaian PIPO dan pada rangkaian ini nilai D0 akan sama\r\ndengan Q0 dan nilai D1 akan sama dengan nilai keluaran Q1\r\nbegitupun seterusnya sedangkan pada DS memiliki cara kerja yang\r\nsama pada percobaan pertama yaitu 1D.\r\n\r\nGambar 3. 5 SIPO\r\n\r\nGambar 3. 6 PIPO\r\n\r\n3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\nDi bawah ini merupakan tabel data, dan juga analisis dalam percobaan\r\nyang pertama.\r\n\r\n9\r\n\r\nTabel 3. 3 Bidirectional Shift Register dengan gerbang logika dasar dan\r\n\r\nDFF\r\n\r\nMasukan Keluaran\r\n\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nBerdasarkan tabel di atas dari percobaan Bidirrectional Shift register\r\nyang berfungsi untuk mengubah arah dari pergeseran yang sebelumnya jadi\r\nsimpelnya itu rangkaian ini memiliki 2 arah, bisa ke kana dan juga bisa ke\r\nkiri tergantung mode yang dipilih. Pada input Clock seperti biasa berfungsi\r\nsebagai tombol untuk mentrigger gelombang pulsa, pada input S dan R juga\r\nsama seperti sebelumnya yaitu jika nilai S 1 dan R 0 maka itu akan masuk\r\nke dalam kondisi reset sehingga veriabel lain tidak dapat dipengaruhi atau\r\ndianggap sebaga don’t care. Jika input S dan R sama sama 1 maka\r\nrangkaian akan berjalan dan bisa menerima data dari input D. pada saat nilai\r\nD = 1 maka hasil output dari Q0-Q3 akan bernilai 1000 karena Q0 sudah\r\nmenyimpan data dari D. lalu apabila di clock kembali D=0 maka inputan Q0\r\nberubah menjadi 0 dan Q1 berubah menjadi 1 sehingga menghasilkan\r\nbilangan biner 0100\r\n\r\n10\r\n\r\nMode pada rangkain Bidderictional berfungsi untuk menganti arah\r\nyang akan dikeluarkan dari outputnya. jika input mode bernilai 0 maka shift\r\nregister akan bergeser ke arah kanan dan jika 1 maka akan bergeser ke arah\r\nkiri. Bisa dilihat pada tabel bahwa yang sebelumnya nilai inputnya itu 0\r\nakan bergeser kearah kanan, dan Ketika input menjadi 1 hasil clock\r\nsetelahnya berubah arah menjadi ke arah kiri.\r\n\r\nGambar 3. 7 Bidirectional Shift Register dengan gerbang logika dasar dan\r\n\r\nDFF\r\n\r\n11\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nPada percobaan yang dilakukan pada praktikum kali ini, didapatkan\r\nkesimpulan sebagai berikut.\r\n1. Cara cara kerja dari Shift Register sendiri simpelnya adalah menggeser\r\nbilangan biner kearah kanan atau kiri. Dengan bertujuan untuk\r\nmentransfer data yang diberikan oleh inputnya.\r\n2. Pada pembuatan rangkaian percobaan 1, rangkaian dibuat dengan\r\nmenggunakan JK Flip flop dan D Flip Flop. pada rangkaian kedua yaitu\r\nrangkaian piranti khusus yaitu berupa IC, contohnya IC 74HC595 atau\r\nbisa yang lain. Dan pada rangkaian ketiga dibuat dengan menggunakan\r\nkombinasi dari gerbang logika.', 'NAFIDZ IZZA AL-ADABI', 'UNIT 1'),
(598, '3332210082', 'Dari hasil analisis didapatkan bahwa ketika R (reset) dalam kondisi\r\nbernilai 0 (low) maka output keluaran akan bernilai 0 (low) semua dikarenakan\r\nkondisi Reset adalah kondisi dimana ketika diaktifkan rangkaian akan memulai\r\nperhitungan dari awal. Lalu mengapa kondisi saat bernilai 0 itu aktif dan ketika\r\nbernilai 1 itu tidak aktif, ini karena pada percobaan ini rangkaian yang digunakan\r\nbersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif\r\nyang disebabkan oleh gerbang not pada inputannya. Saat kondisi Reset aktif maka\r\n\r\n8\r\n\r\nclock 1 & 2, serta nilai inputan 1D akan mengalami don’t care ini dikarenakan\r\nsaat reset aktif nilai keluaran akan terus berada pada titik awal perhitungan (0).\r\nSetelah kondisi reset dan set dinonaktifkan maka clock akan berfungsi selayaknya,\r\nlalu inputan pada 1D (data) akan aktif juga dimana nilai inputan itu akan\r\ndikeluarkan ke output yang pada percobaan ini dari kiri (Q0) atau Least\r\nSignificant Bit (proses perhitungan dari bit terkecil). Ketika D1 (data) bernilai 1,\r\nlalu diclock maka data akan masuk ke Q0 yang dimana terjadi pergeseran ke\r\nkanan dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang\r\nmengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga\r\ndengan nilai data 0 ketika diclock akan masuk ke Q0 dan terjadi lagi pergeseran\r\ndari tiap tiap bit ke kanan. Hal yang sama terjadi seterusnya sesuai dengan nilai\r\ndata yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri\r\nbisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus\r\nmemberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri,\r\nlalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat\r\nparallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran\r\nmaka dapat disimpulkan bahwa jenis shift register ini adalah SISO (Serial Input\r\nSerial Output) ini dikarenakan nilai input D1 (data) hanya satu dan ketika dilihat\r\ndari keluarannya hanya menghasilkan 1 keluaran (1). Bisa saja menjadi SIPO\r\n(Serial Input Serial Output) ketika nilai input berubah rubah secara parallel tiap\r\nsaat maka outputpun akan menghasilkan keluaran yang parallel.\r\n\r\n1.1.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nTabel 3. 2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\n9\r\n\r\nGambar 3. 2 Contoh Rangkaian Register Geser Menggunakan Piranti Khusus\r\nDari hasil analisis didapatkan ketika nilai OE (Output Enabler) bernilai 0\r\nmaka input yang lain akan masuk ke dalam kondisi don’t care ini dikarenakan\r\noutput enabler itu sendiri berfungsi untuk mengeluarkan hasil dari proses masukan\r\nyang ada ke output. Dapat dilihat juga bahwa nilai OE akan mati ketika bernilai 0\r\ndan aktif ketika bernilai 1, maka dari itu input OE termasuk ke dalam active high\r\ndimana pada kondisi nilai 1 akan aktif dan kondisi nilai 0 akan tidak aktif. Lalu\r\nketika OE diaktifkan, barulah input yang lain berfungsi selayaknya, Input CP\r\nmenandakan clock yang bersifat active low dimana pada kondisi 0 akan aktif dan\r\nkondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya,\r\ntetapi karena di sini clock maka tidak memiliki makna tersendiri. Lalu ada inputan\r\nPE (Parallel Enabler) berfungsi sebagai titik awal perhitungan yang dimana ketika\r\ndiaktifkan maka dapat mengatur nilai inputan parallel pada D0 hingga D1. PE ini\r\nbersifat active high karena kondisi nilai 1 akan aktif dan kondisi nilai 0 akan tidak\r\naktif. Lalu ada inputan DS (Data Serius) sama fungsinya sebagai 1D pada\r\npercobaan sebelumnya yaitu inputan DS itu akan dikeluarkan ke output yang pada\r\npercobaan ini dari kiri (Q0) atau Least Significant Bit (proses perhitungan dari bit\r\nterkecil). Ketika DS (data) bernilai 1, lalu diclock maka data akan masuk ke Q0\r\nyang dimana terjadi pergeseran ke kanan dari tiap-tiap bit ketika data dimasukkan,\r\nangka terakhir akan mengalami pergeseran akan hilang dikarenakan pergeseran itu\r\nsendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0 dan\r\nterjadi lagi pergeseran dari tiap-tiap bit ke kanan. Hal yang sama terjadi\r\nseterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan\r\nkeluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika\r\ninputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka\r\nkeluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan\r\n\r\n10\r\n\r\n0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang\r\ntertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini\r\nadalah PIPO (Parallel Input Parallel Output) ini dikarenakan nilai input Ds (data)\r\nada 4 yaitu D0 D1 D2 D3 dan ketika dilihat dari keluarannya menghasilkan\r\nkeluaran selang seling (1) dimana itu adalah kondisi parallel. Rangkaian ini juga\r\nberdasarkan banyaknya inputnya, memiliki 4 bit.\r\n\r\n3.2.3 Bidirectional shift register dengan gerbang logika dasar dan DFF\r\n\r\nTabel 3. 3 Bidirectional shift register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\n11\r\n\r\nGambar 3. 3 Contoh Rangkaian Bidirectional shift register\r\nDari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka\r\ninputan lainnya akan mengalami kondisi don’t care, ini dikarenakan saat kondisi\r\nreset aktif maka nilai output keluaran akan terus menerus berada pada angka 0,\r\nmaka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada\r\nkondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang\r\nnot pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada\r\nkondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai\r\nclock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk\r\nmenentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0\r\nmaka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least\r\nSignificant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1\r\nmaka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada\r\ninput D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya\r\nyaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari\r\nkiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka\r\ndata akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri\r\ndari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang\r\nmengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga\r\ndengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi\r\npergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai\r\ndengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya\r\nparallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara\r\n\r\n12\r\n\r\nterus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya\r\nakan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka\r\nkeluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di\r\ntable kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah\r\nSIPO (Serial Input Parallel Output) ini dikarenakan nilai input hanya 1 yaitu D\r\ndan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1)\r\ndimana itu adalah kondisi parallel. Atau bisa juga SISO (Serial Input Serial\r\nOutput) dikarenakan ada keluaran yang memiliki keluaran konstan. Rangkaian ini\r\njuga berdasarkan banyaknya outputnya, memiliki 4 bit.\r\n\r\n13\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nAdapun kesimpulan dalam praktikum Shift Register dasar yaitu sebagai\r\nberikut:\r\n1. Shift Register pada dasarnya merupakan suatu rangkaian beberapa Latch yang\r\ndisusun membentuk untaian seri sehingga output dari satu Latch akan menjadi\r\ninput dari Latch berikutnya. Data dapat masuk secara seri yaitu satu per satu\r\nbaik dari kiri ataupun dari kanan, dan juga dapat masuk secara bersamaan\r\npada rangkaian paralel.\r\n2. Pada flip flop masukan diberikan melalui 1D satu persatu, sebelum diclock an\r\nmaka ia akan tetap memiliki keluaran mula-mula 0000, maka berlu untuk\r\nmeng-clock-nya dahulu agar inputan dapat tersimpan ke flip flop.\r\nPada piranti khusus menggunakan prinsip SIPO sekaligus PIPO yang berjalan\r\nbergantian. SIPO yang merupakan rangkaian dimana inputnya masuk satu per\r\nsatu dan keluarannya paralel, sedangkan pipo merupakan sistem yang input\r\ndan outputnya serentak.', 'MAULANA ALI AKBAR', 'UNIT 1'),
(599, '3332200115', 'Pada percobaan ini kita dapat mengaktifkan Shift Register dengan\r\ncara memberi nilai high pada S dan R, berikut adalah tabel dan gambar\r\npercobaan pada percobaan ini:\r\n\r\n8\r\n\r\nGambar 3.1. Gambar rangkaian Shift Register Geser\r\nMenggunakan Flip-flop pada Proteus\r\n\r\nTabel 3.1. Percobaan Register Geser menggunakan D Flip-\r\nflop dan JK Flip-flop\r\n\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S\r\n\r\nR Q0 Q1 Q2 Q3\r\n\r\nX X 1\r\n0\r\n0 0 0 0\r\n\r\nKeluaran direset\r\n\r\n1 1 1 1 1 0 0\r\n\r\nData masuk ke Q0\r\n\r\n0 1 1\r\n\r\n0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\nPada percobaan ini jika nilai kita mengetahui jika nilai S = 1 dan R\r\n= 0 maka outputnya akan direset, selanjutnya kita juga mengatahui\r\nbahwa fungsi 1D itu adalah nilai input yang kita masukan dan Q0\r\nsampai Q3 adalah nilai outputnya jadi jika kita menginput nilai 1 pada\r\n1D maka output yang masuk bernilai 1 berada pada Q0 , lalu jika kita\r\nmenginput nilai 0 pada 1D maka nilai ouputnya 0 berada pada Q0 dan\r\n\r\n9\r\n\r\nnilai 1 yang tadi ada pada Q0 digeser ke Q1 begitu juga untuk\r\nselanjutnya. Pada percobaan ini setiap kali kita menginput nilai maka\r\noutputnya sama seperti nilai input yang kita berikan namun nilai input\r\nyang kita masukan akan berada pada Q0 dan jika nilai yang baru kita\r\ninputkan setelah nilai input sebelumnya akan bergeser ke output\r\nselanjutnya atau Q selanjutnya.\r\n3.2.2. Register Geser menggunakan Piranti Khusus\r\nPada percobaan ini kita dapat mengetahui OE kepanjangan dari\r\nOutput Enabler dan PE kepanjangan dari Paralel Enabler dan\r\nkepanjangan dari DS yaitu Data Serial, berikut adalah gambar dan tabel\r\npercobaan:\r\n\r\nGambar 3.2. Gambar rangkaian Register Geser menggunakan\r\n\r\nPiranti Khusus pada Proteus\r\n\r\nTabel 3.2. Percobaan Register Geser Menggunakan Piranti Khusus\r\n\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0\r\n\r\nProses\r\n\r\n1 1 X 1 0 1 0 1 0 1 0\r\n\r\nParalel Load\r\n\r\n1 0 0 X X X X 0 1 0 1\r\n\r\nGeser Kanan\r\n\r\n10\r\n\r\n1 0 1 X X X X 1 0 1 0\r\n\r\nGeser Kanan\r\n\r\n1 0 1 X X X X 1 1 0 1\r\n\r\nGeser Kanan\r\n\r\nPada tabel diatas kita mengetahui ketika nilai OEnya 0 maka\r\nouputnya tidak ada walaupun kita menginput nilai 1 di setiap inputan\r\nmaka hasilnya tetap saja tidak ada karena OE ini sama saja sepert saklar\r\nyaitu menghidupkan dan mematikan outputnya, selanjutnya ketikan\r\nnilai OE = 1, PE = 1 dan DS = 0 maka nilai input yang kita masukan\r\ndari D0 sampai D1 akan menghasilkan nilai output yang sama dengan\r\nnilai inputnya karena percobaan ini termasuk jenis PIPO yaitu Paralel\r\ninput Paralel Output.\r\nUntuk nilai OE = 1, PE = 0 dan DS = 1 maka nilai input dari D0\r\nsampai D1 diabaikan karena nilai input berasal dari DSnya dan karena\r\nnilai PE = 0 maka pada percobaan ini Shift Register berfungsi. Pada\r\npercobaan ini sama seperti percobaan Register Geser menggunakan D\r\nFlip-flop dan JK Flip-flop yang dimana nilai input akan sesuai dengan\r\nnilai output akan tetapi jika kita menginput dengan nilai yang baru maka\r\noutputnya akan bergeser, pada percobaan ini termasuk jenis SIPO yaitu\r\nSerial Input Paralel Output karena inputnya secara sendiri namun\r\noutputnya banyak.\r\n\r\n3.2.3. Bidirestional Shift Register dengan gerbang logika dasar dan DFF\r\nPada praktikum ini kita mengetahui bahwa mode merupakan\r\nmenentukan arah output jika mode 0 arah outputnya dari kiri ke kanan\r\njika mode 1 arah outputnya dari kanan ke kiri, berikut adalah gambar\r\ndan tabel percobaan:\r\n\r\n11\r\n\r\nGambar 3.3. Gambar rangkaian Bidirectional Shift Register pada\r\n\r\nProteus\r\n\r\nTabel 3.3. Percobaan Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2\r\nQ3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\n12\r\n\r\nPada tabel diatas dapat kita lihat ketika S = 1 dan R = 0 maka semua\r\nnya akan diabaikan karena dalam posisi set semua. Pada percobaan ini\r\nyang hanya membedakan dari fungsi mode selebihnya sama seperti\r\npercobaan diatas yang dimana kita mengetahui bahwa setiap nilai\r\ninputan yang kita berikan akan keluar pada output di Q0 namun ketika\r\nkita berikan lagi nilai inputan maka nilai outputnya akan keluar pada\r\nQ0 dan nilai Q0 yang sebelumnya akan bergeser ke Q1, pada percobaan\r\nini kita dapat melihat bahwa pada saat mode = 0 maka nilai outputnya\r\nakan keluar dari kiri ke kanan namun ketika kita memberikan nilai input\r\npada saat mode = 1 maka nilai output akan keluar dari kanan ke kiri.\r\npada percobaan ini termasuk jenis SIPO yaitu Serial Input Paralel\r\nOutput karena inputnya secara sendiri namun outputnya banyak.\r\n\r\n13\r\nBAB IV\r\nPENUTUPAN\r\n\r\n4.1.Kesimpulan\r\n1. Shift Register cara kerjanya adalah ketika kita menginput nilai maka nilai\r\ntersebut akan keluar pada output namun ketika kita menginput nilai\r\nkembali maka nilai input kita akan keluar pada output lalu nilai output\r\nsebelumnya akan bergeser ke output sampingnya.\r\n2. – Shift Register dengan Flip-Flop', 'Wilbert Manzo Paian', 'UNIT 1'),
(600, '3332210031', 'Pada percobaan Unit 7, praktikan melakukan 3 percobaan, yaitu percobaan\r\nregister geser menggunakan DFF dan JKFF, register geser menggunakan piranti\r\nkhusus, dan bidirectional shift register dengan gerbang logika dasar dan DFF.\r\nBerikut adalah pembahasannya.\r\n3.2.1 Register Geser Menggunakan DFF dan JKFF\r\nPada percobaan pertama ini didapatkan hasil percobaan seperti pada\r\ntabel berikut:\r\nTabel 3. 1 Data Hasil Percobaan Register Geser Menggunakan DFF dan JKFF\r\n\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser kanan\r\n0 1 1 0 0 1 0 Geser kanan\r\n0 1 1 0 0 0 1 Geser kanan\r\n\r\nBerdasarkan hasil diatas, dapat disimpulkan bahwa register geser\r\nmenggunakan DFF dan JKFF memerlukan 4 buah input yaitu clock,1D, S, dan\r\nR. clock berfungsi sebagai pemicu dari flip-flop. Lalu, input 1D berfungsi\r\nsebagai nilai yang akan disimpan dan digeser. Rangkaian ini hanya akan\r\nbekerja apabila input S dan R bernilai 1. Seperti pada tabel diatas, clock\r\npertama tidak menhasilkan output karena R bernilai 0. Lalu pada clock kedua\r\ndengan nilai 1D = 1, maka nilai tersebut akan disimpan pada Q0, ketika diberi\r\nclock lagi dengan nilai 1D = 0, nilai yang tersimpan akan bergeser ke Q1 dan\r\nQ0 akan diganti dengan nilai 1D saat ini. Akan terus berlanjut selama diberi\r\nclock.\r\n\r\n7\r\n\r\nGambar 3. 2 Rangkaian Shift Register\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nPada percobaan kedua ini didapatkan hasil percobaan seperti pada\r\ntabel berikut ini.\r\nTabel 3. 2 Data Hasil Perocabaan Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran Keterangan\r\n\r\nOE CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nBerdasarkan hasil diatas, dapat disimpulkan bahwa rangkaian piranti khusus\r\nmembutuhkan 8 input atau masukan agar dapat bekerja secara optimal.\r\nMasukan yang pertama adalah OE atau Output Enabler adalah sebuah nilai\r\ninput yang bertindak seperti saklar agar rangkaian menampilkan hasilnya atau\r\ntidak. Lalu, CP atau Clock Pulse berfungsi sebagai pemicu pada rangkaian.\r\nPE atau Parallel Enabler adalah sebuah nilai input yang menentukan masukan\r\nmana yang akan diproses, apakah masukan paralel atau seri. Ketika PE\r\nbernilai 1 maka nilai input paralel yang akan diproses oleh rangkaian, yang\r\nbertindak sebagai nilai input dari paralel adalah D0, D1, D2, dan D3, terakhir\r\nada DS atau Data Serial adalah nilai yang mewakilkan nilai input seri. Pada\r\ntabel diatas ketika PE bernilai 1, maka nilai input paralel menjadi output dari\r\nrangkaian. Dan ketika nilai PE adalah 0 dan nilai DS bernilai 0. Maka output\r\n\r\n8\r\n\r\ndari paralel sebelumnya tadi digeser dari 1 0 1 0 menjadi 0 1 0 1. Akan terus\r\nberlanjut sesuai nilai PE dan DS selama diberi clock.\r\n\r\nGambar 3. 3 Rangkaian Piranti Khusus\r\n\r\n3.2.3 Bidirectional Shift Register\r\nPada percobaan ketiga ini didapatkan hasil percobaan seperti pada\r\ntabel berikut ini.\r\nTabel 3. 3 Data Hasil Percobaan Bidirectional Shift Register\r\nMasukan Keluaran\r\n\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nBerdasarkan hasil diatas, dapat disimpulkan bahwa rangkaian bidirectional\r\nshift register membutuhkan 5 input atau masukan. Masukan yang pertaman\r\nadalah clock yang berfungsi untuk pemicu rangkaian. Lalu, terdapat input S\r\ndan R yang jika nilai S dan R bernilai 1 barulah rangkaian dapat bekerja.\r\n\r\n9\r\n\r\nBedanya dengan rangkaian shift register biasa adalah pada rangkaian ini\r\nterdapat input mode yang dapat menentukan mode pada rangkaian untuk\r\nberganti arah pergeseran. Dan input D sebagai nilai yang akan disimpan dan\r\ndigeser. Ketika input Mode bernilai 0 maka pergeseran yang terjadi adalah\r\nbergeser dari kiri ke kanan dan jika Mode bernilai 1 maka pergeseran yang\r\nterjadi adalah bergeser dari kanan ke kiri. Dengan Mode 0 dan D bernilai 1\r\nmaka nilai D akan ditempatkan pada Q0. Dan selanjutnya, ketika Mode 0 dan\r\nD bernilai 1 maka nilai pada Q0 akan bergeser ke kanan yaitu bergeser ke Q1\r\ndan nilai Q0 akan menjadi nilai D saat ini. Dan pada saat Mode bernilai 1 dan\r\nD bernilai 1 maka nilai Q3 (yang berada dikanan) akan menjadi nilai D saat\r\nini, dan nilai Q1 akan bergeser ke Q0. Akan terus berlanjut sesuai dengan nilai\r\nMode dan D selama diberi clock.\r\n\r\n10\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai Shift Register\r\ndidapatkan kesimpulan sebagai berikut:\r\n1. Cara kerja dari shift register adalah dengan adanya nilai input baik dalam\r\nbentuk seri atau paralel serta adanya pemicu atau clock. Nilai yang\r\ndijadikan input tersebut akan menjadi hasil dari rangkaian dan seiring\r\ndengan diberinya clock hasil tersebut akan bergeser sesuai arah yang\r\nditentukan dan nilai input saat ini yang akan menggeser hasil-hasil\r\nsebelumnya. Shift register berdasarkan bentuk input dan output-nya\r\nterbagi menjadi 4 jenis, yaitu SISO (Serial In Serial Out), SIPO (Serial in\r\nParallel Out), PISO (Parallel In Serial Out), dan PIPO (Parallel In\r\nParallel Out).\r\n2. Percobaan serta bentuk dari rangakaian shift register telah dibuat seperti\r\npada percobaan pertama yang dimana digunakan JKFF dan DFF sebagai\r\npembentuk rangkaian shift register.', 'NUNO DZAKKII MUSYAFFA', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(601, '3332210033', 'Percobaan pertama termasuk kedalam shift register jenis SIPO (Serial In\r\nParallel Out Register) atau masukkan seri keluaran paralel Register geser\r\nini akan menggeser data seri dan mengeluarkannya dalam format paralel\r\ntanpa mengubah nilai data tersebut. Pada percobaan ini terdapat input C1\r\n& C2 yang merupakan clock, input 1D yang merupakan nilai masukkan\r\nkemudian ada Set dan Reset. Kemudian ada keluaran Q0, Q1, Q2, dan Q3\r\nyang merupakan keluaran dalam biner. Jika nilai R sama dengan nol maka\r\nnilai input yang lain akan menjadi Don’t care. Saat nilai S dan R = 1 maka\r\nsaat diberikan input 1D dan kemudian diberi clock maka data akan masuk\r\nke Q0, kemudian jika diberi clock lagi maka data akan bergeser ke kanan\r\ndan Q0 akan tergantikan dengan input pada 1D.\r\n\r\nBerikut rangkaian pada Register Geser Menggunakan Flip-Flop Data dan\r\nFlip-Flop JK.\r\n\r\nGambar 3. 1 rangkaian Register Geser Menggunakan Flip-Flop Data dan Flip-\r\nFlop JK\r\n\r\n3.1.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nTabel 3. 2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran Keterangan\r\n\r\n9\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nPercobaan kedua termasuk ke shift register jenis PIPO (Parallel In Parallel\r\nOut Register) atau masukan paralel keluaran paralel Register geser tipe ini\r\nakan mengubah nilai dari data yang digeser dengan format data tetap paralel.\r\nPada percobaan ini digunakan piranti khusus atau IC. Pada percobaan\r\nterdapat masukkan OE atau Output Enable yang merupakan active high\r\nsehingga akan aktif jika nilai inputnya bernilai tinggi atau 1. Selanjutnya\r\nada CP’ atau clock pulse yang merupakan active low atau akan aktif jika\r\ninputnya bernilai rendah atau 0. PE atau Paralel Enable yang digunakan\r\nuntuk menginput nilai paralel awal, PE merupakan active high atau akan\r\ndapat aktif jika bernilai 1 atau tinggi. Selanjutnya ada DS atau Data Serial\r\nyang merupakan nilai input untuk menggeser nilai paralel awal, DS akan\r\naktif atau dapat diberi nilai input jika PE bernilai 0. Selanjutnya ada D0, D1,\r\nD2, dan D3 yang digunakan untuk memasukkan nilai muatan paralel awal.\r\nUntuk keluaranya terdapat Q0, Q1, Q2 dan Q3. Saat OE tidak aktif atau\r\nbernilai 0 maka input yang lain akan mengalami Don’t care. Saat OE\r\nbernilai 1 atau aktif maka kita dapat memasukan muatan paralel awal\r\ndengan mengaktifkan atau memberikan nilai PE 1 dan memasukkan nilai\r\nmuatan paralel awal di D0, D1, D2, dan D3 kemudian memberikan sinyal\r\nclock. Saat PE bernilai 0 atau tidak aktive maka input DS akan bisa\r\ndimasukkan dan jika menekan pulsa clock maka data akan bergeser\r\nkekanan.\r\n\r\n3.1.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF.\r\n\r\n10\r\n\r\nTabel 3. 3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nPercobaan ketiga termasuk kedalam shift register jenis SIPO (Serial In\r\nParallel Out Register) atau masukkan seri keluaran paralel Register geser\r\nini akan menggeser data seri dan mengeluarkannya dalam format paralel\r\ntanpa mengubah nilai data tersebut. Pada percobaan ini terdapat input clock,\r\nS dan R, mode yang merupakan input untuk menentukan arah pergeseran\r\npada data dan input D yang digunakan untuk memasukkan data. Dan\r\nterdapat emapt keluaran yaitu Q0, Q1, Q2, dan Q3. Saat S bernilai 1 dab R\r\nbernilai 0 maka input yang lain akan mengalami Don’t care. Saat S dan R\r\nbernilai 1 maka input yang lain dapat diberikan, saat mode bernilai 0 maka\r\ndata akan mengalami pergeseran ke kanan sedangkan saat mode bernilai 1\r\ndata akan mengalami pergeseran ke kiri.\r\nBerikut rangkaian pada Bidirectional Shift Register dengan gerbang logika\r\ndasar dan DFF.\r\n\r\n11\r\n\r\nGambar 3. 2 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\n12\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai SHIFT\r\nREGISTER didapatkan kesimpulan sebagai berikut.\r\n1. Register geser (Shift register) merupakan salah satu piranti fungsional\r\nyang banyak digunakan di dalam sistem digital. Pada sistem digital\r\nregister geser digunakan untuk menggeser suatu data. Pergeseran data\r\npada register dapat dilakukan dalam dua arah yaitu ke arah LSB (Low\r\nSignificant Bit) dan ke arah MSB (Most Significant Bit).\r\n2. Dengan rangkaian flip-flp dapat dibuat sebuah register geser. Tapi dapat\r\njuga menggunakan piranti khusus agar lebih mudah.', 'ANGGA YULI LENGGONO', 'UNIT 1'),
(602, '3332210004', 'Pada percobaan pertama JKFF di sett kedalam DFF dengan rangkaian 4 bit yang\r\nterdiri atas dua buah JKFF dan dua buah DFF, C1 dan C2 ialah input clock sebagai\r\npenggerak, 1D ialah tempat memasukan data, sementara S R ialah presetif yang dimana\r\nR ialah Reset yang berfungsi untuk menghapus memory dan S adalah Preset yang\r\ndimana outputnya bernilai 1. Ketika di set 1 0 maka output yang dihasilkan ialah 0, hal\r\nini karena pada kondisi ini dalam mode reset yang dimana ketika R 0 maka keadaanya\r\ndi reset karena R merupakan aktif low yang aktif ketika bernilai 0 dan mati ketika\r\nbernilai 1. Pada data kedua R di set 1 sehingga mode reset mati dan ketika dimasukan\r\ndata 1 pada 1D maka data masuk ke Q0 sehingga, ketika di clock maka di peroleh\r\noutput 1 0 0 0 0. Kemudian ketika 1D diberikan 0 maka diperoleh 0 1 0 0 artinya terjadi\r\npergeseran data dari Q0 menuju Q1 (kanan), begitupun dengan clock selanjutnya ketika\r\ndiberikan data 0 maka terjadi pergeseran data ke kanan secara terus menerus setiap\r\nclock. Pada percobaan pertama ini data dimasukkan secara seri dan di outputkan secara\r\nparalel hal ini karena jenis shif register pada percobaan pertama ialah termasuk kedalam\r\nserial in to paralel out, artinya data dimasukan secara seri yaitu satu-persatu dan output\r\nyang ditampilkan secara paralel atau bersamaan.\r\n3.2.2 Analisis Percobaan Shift Register dengan Piranti Khusus\r\nBerikut adalah data yang diperoleh pada percobaan kedua.\r\nMasukan Keluaran\r\n\r\nDalam Biner Keterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 1 0 1 Geser Kanan\r\n\r\n9\r\n\r\nTabel 3. 2 Hasil percobaan shift register piranti khusus\r\n\r\nPada percobaan kedua digunakan IC universal shift register. Pada percobaan kedua\r\nterdapat input OE yaitu output enable yang berfungsi sebagai swicth sehingga ketika OE\r\n0 maka IC tidak akan bekerja atau tidak aktif, output yang dihasilkan (Q0,Q1,Q2,Q3)\r\nketika OE bernilai 0 ialah outputnya 0 atau pada kondisi ini dalam keadaan proses. Ketika\r\nOE di set 1 maka pada rangkaian mulai menerima data, pada rangkaian terdapat PE yaitu\r\nPararel enable (pemilih mode) yang aktif ketika high yaitu bernilai 1. PE pada rangkaian\r\nberhubungan dengan D0, D1, D2, dan D3 sehingga ketika PE bernilai 1 maka mode yang\r\ndigunakan ialah pararel, dan ketika PE 0 maka yang aktif ialah DS (data serial). Pada\r\ndata ke dua ketika PE bernilai 1 output yang dihasilkan ialah 1 0 1 0, artinya pada kondisi\r\nini di inputkan data secara pararel (Paralel Load). Kemudia ketika PE diberi nilai 0 dan\r\nDS 0 ketika dilakukan clock maka output yang dihasilkan ialah 0 1 0 1 dan terjadi\r\npergeseran data ke kekanan, kemudian ketika PE diberikan 0 dan DS 1 artinya di\r\ninputkan data 1 dan data terjadi pergeseran ke kanan. Pada percobaan kedua ini jenis shift\r\nregisternya ialah Pararel in to paralel out ketika PE 1 dan ketika PE 0 maka modenya\r\nadalah Serial in to paralel out. Hal ini karena digunakan IC universal sehingga bisa\r\nmenggunakan dua mode, untuk memilih mode digunakan PE sebagai pemilih mode\r\nbergantung pada sett nilai PE nya.\r\n3.2.3 Analisis percobaan Bidirectional Shift Register\r\nBerikut adalah data yang diperoleh pada percobaan ketiga.\r\n\r\nMasukan Keluaran Keterangan\r\n\r\nOE CP̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser\r\nKanan\r\n1 0 1 X X X X 1 0 1 0 Geser\r\nKanan\r\n1 0 1 X X X X 1 1 0 1 Geser\r\nKanan\r\n\r\n10\r\n\r\nTabel 3. 3 Hasil percobaan Bidirectional Shift Register\r\n\r\nPada rangkaian percobaan ketiga memiliki dua arah yang didalamnya terdapat\r\nselektor yaitu pemilih, rangkaian Bidirectional terdiri atas dua bagian yaitu selektor\r\ndan Register yang berfungsi sebagai penyimpan data. Mode pada rangkaian\r\nberperan sebagai selektor sehingga dapat dipilih data yang akan dimasukkan bisa\r\ndari kanan atau dari kiri.\r\n\r\nPada bidirectional ini pergeseran dapat terjadi ke arah kanan dan kiri hal ini karena\r\nadanya fungsi mode sebagai selektor yang memilih dari arah mana data akan\r\ndiperoleh, ketika mode 0 dan diberikan input 0 maka hasil yang diperoleh ialah 0\r\n\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 1 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nGambar 3. 1 Rangkaian Bidirectional\r\n\r\n11\r\n\r\n0 0 0. Ketika diberikan data 1 dan di clock maka hasil yang diperoleh ialah 1 0 0 0,\r\npada mode 0 maka data diinputkan dari kiri sehingga hasil datanya terjadi\r\npergeseran ke kanan. Ketika mode diberi nilai 1 maka input yang diterima ialah\r\ndari kanan dan bergeser ke kiri hal ini karena terjadi pergantian mode, pada\r\nBidirectional terdapat fungsi mode sehingga data dapat bergeser dua arah. Pada\r\npercobaan ketiga shift registernya ialah termasuk jenis SIPO yaitu serial in dan\r\nparalel out hal ini karena input data hanya 1 yaitu serial, data dimasukan secara\r\nsatu-persatu dan output ditampilkan secara pararel atau bersamaan.\r\n\r\n12\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai shift register maka dapat\r\ndisimpulkan sebagai berikut.\r\n1. Register geser bekerja dengan cara melaukan pergeseran data yang di inputkan sesuai\r\ndengan jenis registernya yaitu serial in to serial out, serial in to pararel out, pararel in\r\nto serial out dan pararel in to pararel out.\r\n2. Shift Register dapat dihasilkan melalui rangkaian flip-flop yang di atur kedalam mode\r\nD flip-flop dan IC universal.', 'NAGA TUNGGAL', 'UNIT 1'),
(603, '3332210027', 'Ketika pada percobaan pertama dilakukan degan S=1, R=0 dengan\r\nhasilkeluaranya 0. Pada percobaan kedua ada tabel 3.1 dengan S=1, R=1 hasil\r\ndari keluranya yaitu pada Q0= 1 data masuk ke Q0. Pada percobaan ketiga pada\r\ntabel 3.1 dengan R=1, S=1 mengahasilkan Q bergeser kenan pada Q1=1. Pada\r\npercobaan keempat pada tabel 3.1 di peroleh data dengan S=1, R=1 dengan\r\nhasilk Q bergeser kenan sehingga di peroleh hasilnya Q2=1. Pada percobaan\r\nkeliama dengan pengambilan data percobaan S=1,R=1 dengan hasil Q bergser\r\nkenan yaitu ke Q3=1.\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nPada percobaan kali ini diperleh data dari hasil percobaan sebagai\r\nberikut :\r\n\r\nTabel 3. 2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran Keterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n\r\n8\r\n\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nBerdasarkan table 3.2 telah di dapat data pada percobaan Ketika didapatkan PE\r\nbernilai 1 sehingga pipo aktif pada saat DS bernilai 1 dirangkai secara seri.\r\nSehingga ketiak OE 1 sedangkan PE bernilai 1 maka pada table 3.2 menghasilkan\r\n1,0,1,0 yaitu pararel load. Ketika pada saat OE 1, PE 1,DS 0 sehingga\r\nkeluarannya menghasikan 0,1,0,1 sehingga bergeser kekanan.pada percobaan\r\nkeempat OE=1,PE=1,DS=1 dihasilkan keluarannya yaitu 1,0,1,0 bergeserkekana\r\npada percobaan kelima juga sama pada saat OE = 1,PE=0, DS=1 maka keluranya\r\nyang dihasilkan 1,1,0,1. Pada baris 2-4= pipo, 5-6 sipo.\r\n3.2.3 Bidirectional Shift Register\r\nPada percobaan kali ini diperleh data dari hasil percobaan sebagai\r\nberikut :\r\n\r\nTabel 3. 3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nBerdasarkan table 3.3 ketika nodenya maka pada saat percobaan akan bergeser\r\nkekanan sedangkan pada node 1 akan bergeser kekanan kebalikanya dari node 0.\r\n\r\n9\r\n\r\nPada percobaan pertama Ketika masukanya 1 dan 0 denga mode 1 maka\r\nkeluaranya yaitu 0,0,0,0. Pada percobaan kedua dengan masukan 1 dan 1 dengan\r\nnode 0 dengan D=0 maka keluaran yang dihasilkan yaitu 0,0,0,0. Pada\r\ndilakukanyan percobaan ketiga Ketika masukannya 1 dan 1 dengan node 0 dengan\r\nD=1 maka keluaran yang dihasilkan yaitu 1,0,0,0. Pada percobaan keempat\r\ndengan masukan dengan node 0 serta dengan D=1 maka keluaran bergeser kenan\r\nyang dihasilkan yaitu 1,1,0,0. Pada percobaan kelima dengan masukan 1 dan 1\r\ndengan node 0 dengan D= 1 maka keluranya juga bergeser kekanan yaitu 1,1,1,0.\r\nPada percobaan keenam dengan masukan 1 dan 1 dengan node 0 dengan D=1\r\nmaka keluaran yang dihasilkan bergeser kenan yaitu 1,1,1,1. Sedangkan pada\r\npercobaan 7 dengan masukan 1 dan 1 dengan node 0 dengan D =1 dengan node 0\r\nmaka akan bergeser kekeri sampai pada percobaan kesimbilan.\r\n\r\n10\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nPada percobaan kali dapa di Tarik kesimpulan sebagai berikut :\r\n1. Bisa mengetahui pergeseran data Ketika terjadi di masukan clock\r\nPada rangkaian flip. Flop.\r\n2. Pada percobaan ini mengunakan alat piranti khusus pada\r\npercobaan ini yaitu IC 74LS194. Pada IC ini merupakan jenis\r\nshift register yang memiliki 2 keadaan yaitu PIPO dan SIPO', 'Sutan Dikia', 'UNIT 1'),
(604, '3332210092', 'Pada modul kali ini praktikan akan mencoba menganalisa hasil\r\npercobaan praktikum tentang “Shift Register” Shift Register adalah suatu\r\nregister dimana informasi dapat bergeser (digeserkan). Dalam register geser\r\nflip-flop saling dikoneksi, sehingga isinya dapat digeserkan dari satu flip-flop\r\n\r\n8\r\n\r\nke flip-flop yang lain, kekiri atau kekanan (clock). Dalam alat ukur\r\ndigit, register dipakai untuk mengingat data yang sedang ditampilkan.\r\nadapun dasar teori dari percobaan unit 7 ini adalah sebagai berikut :\r\nPercobaan Register Geser Menggunakan D Flip-flop dan JK Flip-flop\r\nD Flip-flop Merupakan modifikasi dari RS Flip-flop dengan\r\ntambahan gerbang pembalik pada masukan R sehingga masukan R\r\nmerupakan komplemen dari masukan S. saat D = 0 keadaan flip-flop reset (Q\r\n= 0) sedangkan bila D = 1 maka keadaan flip-flop set (Q = 1).\r\nJK-FF adalah SR-FF yang telah dimodifikasi sedemikian rupa. Pada\r\nSR-FF, jika kedua input S dan R-nya sama-sama bernilai “1”, flip-flop tidak\r\nmampu merespons kondisi output berikutnya (pelajari lagi sifat SR-FF)\r\nRegister Geser Menggunakan D Flip-flop dan JK Flip-flop dapat\r\ndirangkai menggunakan SISO (Serial Input dan Serial Output) yaitu yang\r\ndihubungkan secara seri dimana output nya menyala secara bergantian dapat\r\nilustrasi nya terlihat pada gambar 3.1 dibawah ini.\r\n\r\n5.\r\n\r\nGambar 3.1 Register Geser Menggunakan D flip Flop dan JK Flip-Flop\r\nBerdasarkan gambar diatas yaitu menggunakan rangkaian SISO 4 bit\r\nterdapat tabel kebenaran 1.1 dibawah ini\r\n\r\nTabel 3.1 Register Geser Menggunakan Flip-Flop Data dan Flip-\r\nFlop JK\r\n\r\nD\r\n5\r\nQ\r\n1\r\nCLK\r\n3\r\nQ\r\n2\r\nR\r\n4\r\nS\r\n6\r\nU5:A\r\n\r\n4013\r\n\r\nD\r\n9\r\nQ\r\n13\r\nCLK\r\n11\r\nQ\r\n12\r\nR\r\n1\r\n0\r\nS\r\n8\r\nU5:B\r\n\r\n4013\r\nD\r\n5\r\nQ\r\n1\r\nCLK\r\n3\r\nQ\r\n2\r\nR\r\n4\r\nS\r\n6\r\nU6:A\r\n\r\n4013\r\nD\r\n9\r\nQ\r\n13\r\nCLK\r\n11\r\nQ\r\n12\r\nR\r\n1\r\n0\r\nS\r\n8\r\nU6:B\r\n\r\n4013\r\n\r\n0\r\n\r\n0\r\n0\r\n\r\n0 0\r\n\r\n0\r\n\r\n0\r\n\r\n9\r\n\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\n.Cara kerja berdasarakan tabel 1.1 diatas dan dapat mengahasilkan data pada\r\ntabel diatas . Pertama-tama register di-clear, memaksa keempat output bernilai nol.\r\nSelanjutnya memasukan pulsa pada 1D agar mentrafer pada Q sehingga\r\nmendapatkan output Q0 = 1, Q1 = 0, Q2 = 0 Q3 = 0.\r\nKita masukkan sekarang logika 0 pada input data. Setelah diberi pulsa clock\r\nlagi, output akan menunjukkan 0100. Hal ini menunjukkan terjadinya penggeseran\r\ndata secara serial. Begitu seterusnya.\r\n\r\nPercobaan Register Geser Menggunakan Piranti Khusus\r\nRegister Geser Menggunakan Piranti Khusus dan dapat dirangkai secara\r\nSIPO dan PIPO tetapi pada gambar dibawah menggunakan rangkaian IC 79LS194\r\ndapat ilustrasi nya terlihat pada Gambar 3.2 dibawah ini.\r\n\r\nGambar 3.2 Register Geser Menggunakan Piranti Khusus\r\nBerdasarkan gambar diatas yaitu menggunakan rangkaian IC 79LS194\r\nterdapat tabel kebenara 3.2 dibawah ini\r\n\r\n10\r\n\r\nTabel 3.2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nPrinsip kerjanya pada saat percobaan saat semua inputnya bernilai 0 maka\r\nouput yang dihasilkan itu seperti keadaan toggle tetapi pada saat percobaan ini\r\nkeadaan itu disebut proses(sedang memproses). Setelah terjadi proses maka akan\r\nterjadi pararel load, keadaan ini akan terjadi apabila nila input yang diberikan\r\n11X1010. Sedangkan saat input diberi nilai 100XXXX akan terjadi pergeseran ke\r\nkanan (geser kanan).\r\nBerdasarkan pada tabel 3.2 kebenaran tentang register geser menggunakan\r\npiranti khusus menggunakan IC 79LS194 karena mempunyai nilai input (masukan)\r\nD0, D1, D2, dan D3. Yang dimana dapat dipengaruhi oleh nilai input (masukan)\r\ndari OE, PE, DS, dan Clock. Pada kondisi awal yang sebelum diberi clock maka\r\nyang terjadi tidak dapat menentukan nilai output-nya sehingga dan memiliki nilai 0\r\n0 0 0. Dan yang selanjutnya nilai dari clock “1” semua sampai percobaan terakhir,\r\ndan nilai PE sebagai parallel enable untuk mengaktifkan parallel dari rangkaian\r\nSIPO, dan DS sebagai seri untuk mengaktifkan rangkaian PIPO dengan nilai D0 =\r\n1, D1 = 0, D2 = 1 dan D3 = 0. Pada saat percobaan yang kedua diberi clock maka\r\nhasil output-nya 1 0 1 0, nilainya masuk dari input ke output. Dan pada saat parallel\r\ndimatikan dan seri dimatikan tapi dengan nilai input-an yang masih sama maka\r\noutputnya akan bernilai 0 1 0 1 maka bentuk dari pergerseran parallel seperti\r\nrangkaian SIPO.\r\n\r\nPercobaan Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\nTabel 3.3 Bidirectional Shift Register\r\n\r\n11\r\n\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nDari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka\r\ninputan lainnya akan mengalami kondisi Tidak Peduli, ini dikarenakan saat kondisi\r\nreset aktif maka nilai output keluaran akan terus menerus berada pada angka 0,\r\nmaka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada\r\nkondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang\r\nnot pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi\r\nnilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan\r\nberfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah\r\npergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka\r\npergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit\r\n(proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka\r\npergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D\r\n(Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu\r\ninputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan\r\ntergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan\r\nmasuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap\r\nbit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami\r\npergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai\r\n\r\n12\r\n\r\ndata 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap\r\nbit ke kanan/kiri. Hal yang sama terjadi seterusnya .\r\n\r\n13\r\n\r\nBAB IV\r\n\r\nKESIMPULAN\r\n\r\nAdapun kesimpulan setelah dilaksanakannya praktikum tentang shift register\r\nini adalah sebagai berikut\r\n1. Pergeseran pada shift register dapat diatur dengan mengubah rangkaiannya,\r\nrangkaian pada shift register ada empat yaitu SISO,SIPO,PISO,PIPO.\r\n2. Register Geser Menggunakan Piranti Khusus dapat menggunakan rangkaian\r\nSIPO dan PIPO atau IC 79LS194\r\n3. Register Geser Menggunakan D Flip-flop dan JK Flip-flop dapat dirangkai\r\nmenggunakan SISO (Serial Input dan Serial Output) yaitu yang dihubungkan\r\nsecara seri dimana output nya menyala secara bergantian ke kanan', 'Taufik Hidayat', 'UNIT 1'),
(605, '3332210013', 'Pada percobaan kali ini, yaitu pada praktikum Shift Register, dilakukan 3 kali\r\npercobaan. Percobaan pertama yaitu register geser menggunakan DFF dan JKFF,\r\nyang kedua yaitu register geser menggunakan piranti khusus, dan ketiga yaitu\r\nbidirectional shift register dengan DFF.\r\n3.2.1 Register Geser Menggunakan DFF dan JKFF\r\nPercobaan yang pertama yaitu dengan menggunakan DFF dan JKFF dan\r\nmendapatkan hasil seperti berikut :\r\nTabel 3.1 Hasil Percobaan Register Geser Menggunakan DFF dan JKFF\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\nDari hasil yang telah didapatkan, maka bisa disimpulkan bahwa shift register\r\ndengan menggunakan JKFF dan DFF ini memerlukan 4 buah masukan yang terdiri\r\ndari clock 1 dan 2, 1D, S, dan juga R. C1 & C2 disini memiliki fungsi sebagai\r\npemicu untuk menjalankan flip-flop. Kemudian ada 1D yang memiliki fungsi\r\nsebagai nilai yang disimpan serta digeser. Lalu ada R dan S yang memiliki fungsi\r\nuntuk menentukan bekerjanya rangkaian tersebut. Dimana rangkaian ini akan\r\nberjalan pada saat nilai R dan S nya 1.\r\nContohnya bisa dilihat pada tabel di atas, saat S = 1 dan R = 0, maka keluaran\r\nQ0 sampai Q3 = 0 atau dinamakan keluaran reset. Kemudian ketika R dan S bernilai\r\n1, dan 1D bernilai 1, maka saat clock dijalankan output Q0 akan bernilai 1 dan\r\nsisanya 0. Kemudian saat 1D diberi angka 0, dan clock dipicu, maka nilai 1 pada\r\n\r\n9\r\n\r\nQ0 akan bergeser ke Q1, dan nilai 0 dari 1D akan masuk ke output Q0. Dan angka 1\r\nangkan terus bergseser sampai Q3 dan setelah itu menghilang.\r\nBerikut adalah contoh dari rangkaiannya :\r\n\r\nGambar 3.2 Rangkaian Register Geser DFF\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nPercobaan yang kedua yaitu dengan menggunakan piranti khusus dan\r\nmendapatkan hasil seperti berikut :\r\nTabel 3.2 Hasil Percobaan Register Geser Menggunakan Piranti Khusus\r\n\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nDari hasil yang telah didapatkan, maka bisa disimpulkan bahwa register geser\r\npada piranti khusus ini butuh masukan sebanyak 8 buah agar bisa berjalan dengan\r\noptimal. Untuk input yang pertama adalah OE atau kepanjangannya Output Enabler\r\nyang berfungsi untuk menghidupkan dan menyalakan rangkaian, 0 = mati/proses, 1\r\n= hidup. Kemudian ada CP yaitu Clock Pulse yang fungsinya masih sama untuk\r\nmemicu rangkaian. Lalu ada PE atau Paralel Enabler yang artinya nilai masukan\r\nberjalan secara paralel. Yakni saat PE = 1 artinya secara paralel dan PE = 0 tidak\r\nparalel. Kemudian ada DS yaitu Data Serial yang maksudnya adalah nilai masukan\r\n\r\n10\r\n\r\nberjalan secara seri. Jadi apabila DS = 1, maka nilai masukan pada rangkaian adalah\r\nsecara seri. Terakhir yaitu nilai masukan paralel yakni D0, D1, D2, dan D3.\r\nBerikut adalah contoh dari rangkaian register geser menggunakan piranti\r\nkhusus.\r\n\r\nGambar 3.3 Rangkaian Piranti Khusus\r\n\r\n3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\nPercobaan yang ketiga yaitu dengan menggunakan gerbang logika dasar dan\r\nDFF dan mendapatkan hasil seperti berikut :\r\n\r\nTabel 3.3 Hasil Percobaan Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\n11\r\n\r\nDari hasil yang telah didapatkan, maka bisa disimpulkan bahwa\r\nBidirectional Shift Register dengan gerbang logika dasar dan DFF ini butuh\r\nmasukan sebanyak 5 buah. Sama seperti sebelumnya, clock untuk pemicu, S dan R\r\nsebagai tanda rangkaian bekerja jika bernilai 1. Lalu perbedaannya adalah pada\r\nbidirectional ini terdapat mode yang bisa ditentukan. Apabila mode = 0, maka akan\r\nterjadi pergeseran kekanan. Dan ketika mode = 1, maka pergeseran akan terjadi ke\r\narah kiri.\r\nDapat dilihat pada tabel 3.3 di atas, pada saat modenya 0, maka pergeseran\r\nterjadi kekanan, dan saat modenya 1, pergeseran berubah menjadi kekiri. Dan pada\r\nsaat mode 1 atau disebut Left Shift Register, maka nilai inputnya akan muncul di\r\nflip-flop paling kanan, dan akan bergeser terus sampai ke yang paling kiri apabila\r\nclocknya diberikan berkali-kali. Berikut adalah penggambaran rangkaian\r\nbidirectional dengan gerbang DFF.\r\n\r\nGambar 3.4 Rangkaian Bidirectional Dengan Gerbang DFF\r\n\r\n12\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerikut adalah kesimpulan yang didapatkan dari percobaan Shift Register yang\r\ntelah dilakukan.\r\n1. Cara kerja dari register geser sendiri adalah pertama-tama nilai input yang\r\ndiberikan baik secara seri maupun paralel, akan ditampung dan disimpan\r\noleh flip-flop. Kemudian ketika pemicu atau clock diberikan, maka data\r\nyang disimpan tadi akan tergeser ke kanan ataupun kekiri, tergantung pada\r\nmode dan flip-flop yang digunakan.\r\n2. Percobaan dari rangkaian register geser sendiri bisa digunakan oleh\r\nbeberapa flip-flop. Contohnya pada percobaan kesatu menggunakan JKFF\r\ndan juga DFF sebagai pirantinya. Kemudian percobaan kedua\r\nmenggunakan IC 74LS295. Dan yang ketiga menggunakan DFF dengan\r\ngabungan gerbang logika And, Or, dan Not.', 'DESTRA SAE VIANDA', 'UNIT 1'),
(606, '3332210005', 'Pada percobaan pertama ini dibuat rangkaian register geser atau shift\r\nregister menggunakan D flip flop dan JKFF, prinsip kerja dari rangkaian shift\r\nregister adalah akan memindahkan atau menggeserkan inputan ke tempat paling\r\nawal untuk output yang sesuai inputan dan output lain sebelum input dimasukan\r\nakan bergeser ke kanan pada prtcobaan ini, untuk lebih memahaminya berikut\r\nmerupakan rangkaian dari percobaan ini\r\n\r\n9\r\n\r\nGambar 3.1 Rangkaian Shift Register\r\nberikut merupakan hasil percobaan dari shift register ini.\r\nTabel 3.1 Hasil Percobaan Shift Register\r\n\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\nPada rangkaian diatas dapat terlihat bahwa rangkaian ini terdiri dari 1\r\ninputan dan 4 keluaran , S dan R atau Set dan Reset yang memiliki peranan untuk\r\nmereset keluaran ketika diberikan kondisi :\r\nS = 1 dan R = 0, maka keluaran akan reset serempak menjadi 0000\r\nS = 0 dan R =1, maka keluaran akan reset serempak menjadi 1111\r\nSelain fungsi tersebut S dan R dalam percobaan harus bernilai 1 keduanya\r\nagar percobaan dapat dilakukan. Selain S dan R diatas terdapat input 1D, fungsi\r\ndari input 1D adalah sebagai masukan yang akan disalurkan kepada keluaran jika\r\nnilai 1D adalah 1 maka akan keluar nilainya sebagai 1 dan Ketika nilai 1D adalah\r\n0 maka akan keluar nilai keluarannya sebagai nol. Namun perlu diperhatikan\r\n\r\n10\r\n\r\nbahwa untuk menjalankan rangkaian dan memasukan inputan harus dilakukan\r\nclock terlebih dahulu pada setiap percobaan apabila tidak dilakukan clock maka\r\nrangkaian tidak akan berfungsi.\r\nDimisalkan nilai S adalah 1 dan R adalah 0 dan diberikan nilai 1D adalah 1.\r\nSebelum di berikan clock nilai keluaran akan tertampil sebagai 0000, Ketika\r\ndiaktifkan clock nilainya akan tetap 0000 karena inputan S dan R tidak sama\r\nnilainya dengan 1 sehingga keduanya harus dirubah menjadi 1 agar inputan\r\nberjalan. Ketika sudah diubah sesuai dengan ketentuan maka rangkaian akan\r\nberjalan dengan nilai inputan 1D adalah 1 maka output yang akan keluar adalah\r\n1000, Ketika diberikan clock Kembali maka nilai keluaran akan 1100, saat nilai\r\n1D diubah menjadi 0 dan clock diaktifkan kembali maka akan tertampil keluaran\r\nsebagai 0110.\r\nDapat terlihat bahwa fungsi dari shift register ini adalah menggeserkan output\r\nyang sudah ada Ketika ada input baru yang masuk dilihat dari input dan outputnya\r\nrangkaian shift register ini termasuk rangkaian SIPO atau Serial Input to Pararel\r\nOutput, dikarenakan inputnya hanya terdiri dari 1 inputan namun keluaran\r\nberjumlah lebih dari 1 sehingga rangkaian ini dikategorikan sebagai SIPO.\r\n\r\n3.2.2 Analisis Register Geser Menggunakan Piranti khusus\r\nPada percobaan ini akan menguji cara kerja dari sebuah piranti khusus\r\nyang dapat menjalankan prinsip dari shift register yaitu menggeserkan bilangan,\r\nakan tetapi tidak hanya itu saja. piranti ini dapat melakukan system kerja dari\r\nregister berbeda halnya dengan shift register, register akan memindahkan inputan\r\nsama persis dengan yang akan dikeluarkan oleh output nantinya sehingga system\r\nregister tidak akan merubah apapun baik dari input maupun output keduanya akan\r\nsama. Untuk lebih memahami cara kerja piranti khusus shift register berikut\r\nrangkaiannya.\r\n\r\n11\r\n\r\nGambar 3.2 Rangkaian Shift Register Piranti Khusus Prinsip Shift Register\r\n\r\nGambar 3.3 Rangkaian Shift Register Piranti Khusus Prinsip Register\r\nBerikut merupakan hasil percobaan dari rangkaian ini\r\nTable 3.2 Hasil Percobaan Rangkaian Shift Register Piranti Khusus\r\n\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CL PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0\r\n\r\nParalel\r\nLoad\r\n\r\n1 0 0 X X X X 0 1 0 1\r\n\r\nGeser\r\nKanan\r\n\r\n1 0 1 X X X X 1 0 1 0\r\n\r\nGeser\r\nKanan\r\n1 0 1 X X X X 1 1 0 1 Geser\r\n\r\n12\r\n\r\nKanan\r\n\r\nDari rangkaian serta hasil percobaan diatas dapat disimpulkan beberapa\r\nhal diantaranya:\r\na. Untuk mode shift register\r\nRangkaian pertama merupakan rangkaian dengan mode shift\r\nregister dimana rangkaian ini akan menggeserkan output sebelumnya\r\ndengan 1 output baru sesuai dengan nilai masukan, pada mode shift\r\nregister ada beberapa opsi yang harus diterapkan agar rangkaian ini\r\ndapat beroperasi sesuai dengan prinsip kerjanya\r\nDS , merupakan Input paling atas merupakan input satu satunya yang\r\nakan digunakan pada mode shift register, Ketika nilai inputannya 1\r\nketika di clock maka keluarannya akan menjadi 1000 ketika di clock\r\nKembali maka nilai keluarannya akan menjadi 1100.\r\nPE, berperan sebagai selector mode yaitu akan menentukan mana\r\ninput yang dapat digunakan dan mode dari rangkaian tersebut. Ketika\r\nnilainya 0 maka rangkaian akan masuk pada mode shift register dan\r\ninput yang digunakan adalah DS dan input D0,D1,D2,D3 akan\r\ndiabaikan sedangkan Ketika inputannya 1 maka rangkaian akan\r\nmasuk mode register dan input yang digunakan adalah D0,D1,D2,D3\r\ndan input DS diabaikan.\r\nOE, harus bernilai 1 agar dapat beroperasi, jika nilainya bukan 1 maka\r\noutput tidak dapat di definisikan\r\nMode shift register dalam rangkaian ini termasuk jenis SIPO atau\r\nSerial Input to Pararel Output dikarenakan input dari DS berupa\r\nbilangan biner tunggal atau seri, sedangkan outputnya adalah bilangan\r\nyang lebih dari 1 atau pararel.\r\n\r\nb. Untuk mode register\r\nPada rangkaian kedua ini adalah rangkaian register geser dengan\r\nmode register, dalam mode register ini cara kerjanya adalah bahwa\r\n\r\n13\r\n\r\ninputan dalam D0,D1,D2,D3 akan dikirimkan nilai nilainya sama\r\npersis pada keluarannya. Secara keseluruhan hal yang membedakan\r\nantara mode shift register dan register ini adalah pada PE nilainya\r\nharus 1 agar masuk rangkaian pada mode register, input yang\r\ndigunakan adalah D0,D1,D2,D3 dan inputannya ini akan didaftarkan\r\nsecara langsung pada output, misalnya inputan yang diberikan pada\r\nD0-D3 adalah 1001 maka output yang dihasilkan juga 1001.\r\nHal yang membedakan selanjutnya adalah mode register ini dapat\r\ndi klasifikasikan sebagai PIPO atau Pararel Input to Pararel Output,\r\ndimana input yang dimasukan lebih dari 1 angka biner atau pararel\r\njuga output yang dikeluarkan lebih dari 1 angka biner atau juga\r\npararel.\r\n\r\n3.2.3 Analisis Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\nPada percobaan ini akan dilakukan pengujian terhadap bidirectional shift\r\nregister, secara sederhananya bidirectional shift register memiliki fungsi sebagai\r\nshift register dengan terdapat 2 mode yaitu mode kanan dan mode kiri, untuk itu\r\ndibuat rangkaian sebagai gambar berikut serta hasil dari percobaannya.\r\n\r\nGambar 3.4 Rangkaian Bidirectional Shift Register\r\n\r\n14\r\n\r\nTabel 3.3 Hasil Percobaan Rangkaian Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nDari rangkaian dan hasil percobaan diatas ada beberapa hal yang\r\ndidapatkan serta kesimpulannya, rangkaian ini memiliki 2 mode yaitu mode kanan\r\ndan mode kiri, maksudnya adalah rangkaian ini dapat menggeserkan bilangan\r\nbaik dimulai dari kiri dan digeser ke kanan juga dapat menggeserkan bilangan dari\r\nkanan dan digeser ke kiri. Misalnya jika nilai awal yang ada pada output adalah\r\n0000, Ketika dimasukan input 1 dari mode kiri maka keluarannya akan 1000 dan\r\nKetika posisi yang sama dimasukan input 1 tetapi diubah dari mode kiri maka\r\noutput akan berubah menjadi 0001, dan hal ini sama seperti pada blangko\r\npercobaan.\r\nPada rangkaian ini terdapat beberapa tombol yang dapat digunakan untuk\r\nmengatur rangkaian ini. Tombol tombol tersebut memiliki beberapa fungsi\r\ndiantaranya:\r\nTombol Mode, memiliki fungsi untuk mengatur mode jika diberi inputan 0\r\nmaka yang akan aktif sebagai inputan adalah DL ( D Left) atau inputan akan\r\nmasuk dari arah kiri dan untuk nilai outputnya akan sesuai dengan nilai input pada\r\n\r\n15\r\n\r\nDL, dan Ketika mode ini diberi inputan 1 maka yang akan aktif sebagai inputan\r\nadalah DR ( D Right) atau inputan akan masuk dari arah kanan dan untuk nilai\r\noutputnya akan sama dengan nilai input pada DR.\r\nUntuk nilai set dan reset harus berbeda dimana nilai set harus bernilai 0\r\ndan reset bernilai 1 saat rangkaian akan dijalankan. Ketika nilai reset 0 maka\r\noutput akan di reset menjadi 0000 dan Ketika nilai set 1 maka output akan di set\r\nsebagai 1111. Rangkaian bidirectional shift register termasuk kepada jenis SIPO\r\natau Serial Input to Pararel Output dikarenakan inputan baik dari kanan maupun\r\ndari mode kiri tetap satu sedangkan outputnya akan mengelurakan 4 angka atau\r\nlebih dari satu.\r\n\r\n16\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nSetelah melakukan percobaan mengenai shift register, didapatkan\r\nkesimpulan sebagai berikut\r\na. Memahami cara kerja register geser, dimana register geser ini akan\r\nbekerja dengan memasukan input yang akn menggeser output\r\nsebelumnya\r\nb. Dapat membuat serta memahami setiap cara kerja pada rangkaian flip\r\nflop dan piranti khusus.', 'YUSUF BUDI KUSUMA', 'UNIT 1'),
(607, '3332210085', 'Pada percobaan ini bentuk shift register yag digunakan adalah SIPO, Pada\r\nsaat nilai dari Set = 1 dan Reset bernilai 0 dan C1&C2 serta 1D-nya bernilai bebas\r\nmaka output dari shift register tersebut akan direset. Pada saat 1D, S dan R\r\nbernilai satu serta diberikan pulse clock maka data akan mulai memasuki Q0. Dan\r\ndigesernya nilai 1D ke nol agar outputan yang keluar hanya nilai satu yang\r\nberpindah-pinndah dari Q0 sampai Q3. Jika tidak digeser maka, output yang keluar\r\nakan bernilai satu semua.\r\nPada percobaan kedua, didapatkan hasil sebagai berikut:\r\n\r\nTabel 3.2 Hasil Percobaan Kedua\r\n\r\nMASUKAN KELUARAN KETERANGAN\r\n\r\nOE ̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 1 1 1 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser kanan\r\n1 0 1 X X X X 1 0 1 0 Geser kanan\r\n1 0 1 X X X X 1 1 0 1 Geser kanan\r\nPada saat nilai-nilai dari inputannya dibebaskan dan nilai dari OE adalah nol\r\nmaka, outputannya akan acak secara terus-menerus. Pada data kedua, nilai dari\r\nDS dibebaskan, dan nilai dari OE dan PE adalah satu dan juga inputan D0, D1, D2\r\ndan D3 secara berturut-turut bernilai 1, 0, 1, 0 serta diberi pulse maka, data akan\r\nmulai dimuat. PE diberi nilai satu agar rangkaian mengaktifkan bentuk paralelnya\r\nkemudian diisi input-inputannya. Pada data ketiga hingga terakhir PE diberi nilai\r\nnol agar output dari rangkaian tersebut dapat berpindah-pindah karena jika PE\r\n\r\n7\r\n\r\nmasih bernilai satu maka, rangkaian tersebut masih berbentuk PIPO yang dimana\r\nPIPO itu bukan termasuk ke dalam shift register sehingga PIPO hanya dapat\r\nmemasukkan data-datanya saja.\r\n\r\n8\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nAda suatu hal yang dapat penulis simpulkan bahwa ketika kita ingin\r\nmenggeser output dari sebuah register maka, kita harus memberikannya pulse\r\ndan memberi nilai nol pada PE jika menggunakan rangkaian PIPO.', 'CHANDRA DWI JULIO', 'UNIT 1'),
(608, '3332210098', 'Berdasarkan tabel di atas didapatkan kesimpulan yaitu, ketika\r\nmasukan R (reset) bernilai 0 maka keluarannya akan bernilai 0 juga\r\nkarena pada kondisi reset rangkaian akan memulai perhitungan dari\r\nawal kembali. Lalu ketika masukan R bernilai 1, S bernilai 1, dan 1D\r\nbernilai 1 lalu diclock maka maka data akan masuk ke Q0 yang dimana\r\nterjadi pergeseran ke kanan dari tiap-tiap bit ketika data dimasukkan,\r\nangka 0 atau angka akhir yang mengalami pergeseran akan hilang\r\ndikarenakan pergeseran. Jika nilai 1D bernilai 1 maka keluarannya\r\ndiawali dengan angka 1 seperti contoh di atas dimana keluarannya\r\nadalah 1000 dan termasuk jenis PIPO. Sedangkan 1D bernilai 0 maka\r\nkeluarannya diawali dengan angka 0 dan pada keluaran sebelumnya\r\nakan bergeser, maka keluarannya akan menjadi 0100 dan termasuk jenis\r\nSIPO begitupun seterusnya.\r\n\r\n9\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nBerikut adalah rangkaian Register Geser yang menggunakan\r\npiranti khusus.\r\n\r\nGambar 3.2 Rangkaian Register Geser menggunakan piranti khusus\r\n\r\nTabel 3.2 Register Geser menggunakan piranti khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nPada percobaan ini didapatkan kesimpulan yaitu, ketika nilai\r\nmasukan Output Enabler (OE) bernilai 0 maka masukan yang lain akan\r\nbesifat don’t care karena OE berfungsi untuk mengeluarkan hasil dari\r\nproses masukan. Lalu ketika OE bernilai 1 atau diaktifkan maka\r\nmasukannya akan berfungsi. Selanjutnya pada masukan PE adalah\r\n(Paralel Enabler) sebagai titik awal perhitungan yang ketika diaktifkan\r\ndapat mengatur masukan D0 hingga D3, lalu ada masukan DS yaitu\r\nmasukan yang berpengaruh pada angka awal keluaran. Ketika DS\r\nbernilai 1, lalu diclock maka data akan masuk ke Q0 yang dimana\r\nterjadi pergeseran ke kanan dari tiap-tiap bit ketika data dimasukkan,\r\nangka terakhir akan mengalami pergeseran akan hilang dikarenakan\r\npergeseran. Ketika OE bernilai 1, PE bernilai 1, DS tidak aktif, dan\r\n\r\n10\r\n\r\nmasukan D0-D3 bernilai 1010 ini termasuk pada jenis register geser\r\nPIPO karena masukan dan keluarannya bernilai sama. Lalu ketika nilai\r\nOE 1, PE bernilai 0, DS bernilai 0 dan masukan D0 sampai D3 bersifat\r\ndon’t care maka, keluarannya adalah 0101 karena keluaran sebelumnya\r\ndigeser lalu karena nilai DS nya bernilai 0 maka pada angka keluaran\r\nawalnya dimulai dari 0 dan ini termasuk pada jenis SIPO. Selanjutnya\r\nketika DS nya bernilai 1 maka keluarannya akan diawali dengan angka\r\n1 dan keluaran sebelumnya juga digeser, sehingga keluarannya bernilai\r\n1010 dan ini juga termasuk pada jenis SIPO.\r\n\r\n3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\nBerikut adalah rangkaian Bidirectional Shift Register yang\r\nmenggunakan gerbang logika dasar dan DFF.\r\n\r\nGambar 3. 3 Rangkaian Bidirectional Shift Register menggunakan gerbang\r\n\r\nlogika dasar dan DFF.\r\n\r\nTabel 3.3 Bidirectional Shift Register menggunakan DFF\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n\r\n11\r\n\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nBerdasarkan tabel di atas didapatkan kesimpulan yaitu, ketika\r\nmasukan R (reset) bernilai 0 masukan yang lain akan don’t care karena\r\njika kondisi reset aktif maka keluaran akan bernilai 0. Mode berfungsi\r\nuntuk menentukan arah pergeserannya, ketika mode bernilai 0 maka\r\narah pergeserannya ke kanan sedangkan, jika mode bernilai 1 maka\r\narah pergeserannya ke kiri. Selanjutnya untuk penentuan keluarannya\r\nseri atau parallel adalah bisa dilihat pada masukannya, ketika\r\nmasukannya bernilai 0 dan 1 atau secara konstan maka keluarannya\r\nakan seri. Lalu disaat masukannya menyilang antara 1 dan 0 maka\r\nkeluarannya akan parallel.\r\n\r\n12\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai Shift\r\nRegister didapatkan kesimpulan sebagai berikut.\r\n1. Shift Register bekerja dengan cara menggeser nilai keluaran sebelumnya\r\nke kiri atau ke kanan tergantung pada modenya.\r\n2. Shift Register dirakit menggunakan D Flip-Flop dan JK Flip-Flop dan ada\r\njuga yang menggunakan piranti khusus.', 'ARINDA KHAIRUNNISA', 'UNIT 1'),
(609, '3332210018', 'Dari hasil percobaan didapat data seperti tabel diatas. Pada tabel diatas terdapat\r\nnilai dan keterangan. Pada percobaan ini bentuk shift yang digunakan adalah shift\r\nregister adalah SIPO,yang dimana pada percobaan pertama Pada saat nilai di Set =\r\n1 dan Reset bernilai 0 dan C1&C2 serta 1D-nya bernilai bebas maka output dari\r\nshift register tersebut akan direset. Pada saat 1D, S dan R bernilai satu serta\r\ndiberikan pulse clock maka data akan mulai memasuki Q0. Dan digesernya nilai 1D\r\n\r\nke nol akan membuat outputan yang keluar hanya nilai satu yang berpindah-\r\npinndah dari Q0 sampai Q3. Jika tidak digeser maka, output yang keluar akan\r\n\r\nbernilai satu semua. Pergeseran terjadi ke arah kanan.\r\nPada Percobaan pertama inputan yang dimasukan berupa seri dan output yang\r\nkeluar berupa pararel hal ini diakibatkan karena rangkaian ini termasuk dalam shift\r\nregister SIPO, yang dimana input berupa seri dan output akan pararel.\r\n\r\n2. Percobaan Kedua\r\nDari hasil percobaan praktikum kedua didapat data sebagai berikut :\r\n\r\nTabel 3.2 Hasil Percobaan Kedua\r\nMASUKAN KELUARAN KETER\r\nANGAN\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n\r\n9\r\n\r\n9\r\n\r\n0 X X X X X X X 1 1 1 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel\r\nLoad\r\n1 0 0 X X X X 0 1 0 1 Geser\r\nkanan\r\n1 0 1 X X X X 1 0 1 0 Geser\r\nkanan\r\n1 0 1 X X X X 1 1 0 1 Geser\r\nkanan\r\nDari hasil percobaan didapat data seperti tabel diatas. Pada tabel diatas terdapat\r\nnilai dan keterangan. Pada percobaan pertama saat nilai-nilai dari inputannya dont\r\ncare dan nilai dari OE adalah nol maka, outputannya adalah sedang memproses dari\r\ndata awal. Pada percoban data kedua, nilai dari DS dibebaskan, dan nilai dari OE\r\ndan PE adalah satu dan juga inputan D0, D1, D2 dan D3 secara berturut-turut bernilai\r\n1, 0, 1, 0 serta diberi pulse maka, data akan mulai aktif untuk dimuat. PE diberi nilai\r\n\r\nsatu agar rangkaian mengaktifkan bentuk paralelnya kemudian diisi input-\r\ninputannya. Pada percobaan data ketiga PE diberi nilai NOL supaya output dari\r\n\r\nrangkaian tersebut berpindah atau bergesser ke kanan karena ika PE di aktifkan atau\r\nbernilai 1 maka rangkaian tersebut masih berbentuk PIPO atau pararel. pada\r\npercobaan ke empat sampai terakhir sama saja terjadi seperti pada percobaan data\r\nketiga.\r\nKesimpulan dari data diatas adalah rangkaian di atas termasuk shitf register\r\nPIPO yan dimana inpuitan berupa pararel atau pun seri dan output dapat berupa\r\npararel ataupun seri tergantu dari PE yang di aktifkan ataupun tidak. Pergeseran\r\nyang terjadi ke arah kanan sesuai dengan inputna yang di berikan.\r\n\r\n3. Percobaan Ketiga\r\nDari hasil percobaan praktikum ketiga didapat data sebagai berikut :\r\n\r\nTabel 3.3.Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\n\r\n10\r\n\r\n10\r\n\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nDari hasil percobaan didapat data seperti tabel diatas. Pada percobaan ketiga\r\nyaitu Bidirectional Shift Register terdiri atas beberapa inputan yaitu clock,\r\nset, reset, mode , dan D, dan akan memiliki output 4. Dimana clock\r\ndigunakan untuk mengclock rangkaian, set digunakan untuk meng set nilai,\r\nreset digunakan untuk mereset hasil yang sudah didapatkan, dan mode\r\nadalah untuk mengganti mode baiki up maupun down. pada percobaan data\r\npertama saat clock, mode, dan D di abaikan maka output yang didapat\r\nadalah 0 0 0 0 hal ini dikarenakan belom ada perintah dari clock ataupun\r\nmode yang diberikan dan D tersebut. Begitupun seterusnya jika clock mode\r\ndan D sudah di berikan nilai 1 atau di aktifkan maka output akan mulai\r\nmenghasilkan nilai. Biderectional shift register dapat menggeser datanya\r\ndengan cara meng AND kan lalu di OR kan inputan dan masuk ke SRFF\r\nyang nanti akan di proses dan menghasilkan nilai sesaui perintah mode juga.\r\n\r\n11\r\n\r\n11\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nDari hasil praktikum percobaan tentang shift register didapat kesimpulan\r\nsebagai berikut :\r\n1. Kita dapat memahami dan dapat menggunaikan cara kerja register geser yang\r\ndimana shift register terdiri atas Serial In Parallel Out Register( Masukan seri dan\r\nkeluaran pararel), artinya menggeser pada data seri serta dikeluarkan dengan\r\nformat pararel, dengan tanpa mengubah nilai data dan Parallel in Serial Out\r\nRegister(Masukan parallel dan keluaran seri), artinya mengubah format pada data\r\nparallel menjadi serial dengan tanpa mengubah nilai pada data tersbut.\r\n\r\n2. Kita dapat merakit dan menggunakan register geser dari rangkaian flip flop dan\r\npiranti khusus yang dimaa pada percobaan di atas kita sidah menerapkan flip-flop\r\nRS atau Reset dan Set flip flop, dan JKFF.', 'ANIS FUADI PUTRA', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(610, '3332210037', 'Pada percobaan ini kita menggunakan shift register untuk menggeser data\r\nke kanan. Dapat bergeser dikarenakan oleh clock dijadikan sebagai jembatan antara\r\nJK dengan Q dan inputannya bernilai 0 dan di clokkan maka akan mengeluarkan\r\noutput senilai 0,dikarenakan clocknya menjadi jembatan ke Q dan bernilai input 0\r\nmaka akan menghasilkan output senilai 0,dan apabila diclockan lagi dengan input\r\n0 maka akan bergeser dan bernilai 0,dikarenakan clocknya menjadi jembatan antara\r\n\r\nJK dengan Q dan berimput 0 maka Q akan bernilai 0,dan seterusnya dengan flip-\r\nflop selanjutnya.Dan apabila berimput 1 maka Q akan bernilai 1 karena akan\r\n\r\ndijembatani dari clock ke Q dan bernilai 1 karena itulah 1 nya itu dapat bergeser,dan\r\nseterusnya dengan flip-flop selanjutnya\r\n\r\nGambar 3.1 Register Geser Menggunakan Flip-Flop Data dan Flip-Flop JK\r\n\r\n8\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nBerikut ini tabel kebenaran dari register geser menggunakan piranti khusus.\r\nTabel 3.2. Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan OE ̅CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X X X X X Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nPada percobaan ini kita menggunakan shift register untuk menggeser data\r\nke kanan. Terdapat 8 buah input,diantaranya yaitu OE, ̅CP̅̅̅̅, PE, DS, D0, D1, D2,\r\nD3. OE yaitu output enable,apabila bernilai 0 akan memasuki kondisi proses maka\r\ninput dan output tidak akan berpengaruh atau disebut donker,lalu CP̅̅̅̅ merupakan\r\nclock, PE yaitu parallel enable sebagai pemberi input pada paralelnya. DS yaitu\r\ndata series,D0,D1,D2,D3 merupakan inputannya. Apabila PE bernilai 1 maka akan\r\naktif setelah itu data yang keluar akan menjadi keadaan parallel load atau disebut\r\nPIPO ,PIPO merupakan register geser dengan masukan serentak keluaran serentak.\r\nSedangkan apabila PEnya bernilai 0 maka otomatis DSnya akan aktif setelah itu\r\ndata yang dikeluarkan akan menjadi SIPO, SIPO adalah register geser dengan\r\nmasukan berurutan keluaran serentak.\r\n\r\n9\r\n\r\n3.2.3 Bidirectional Shift Register\r\nBerikut ini merupakan tabel kebenaran dari bidirectional shift register.\r\n\r\nTabel 3.3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nPada percobaan ini kita menggunakan shift register yang dapat menggeser\r\ndata ke kiri maupun ke kanan. Pada input terdapat inputan MOD ,apabila MOD\r\nbernilai 1 maka data akan bergeser ke arah kanan dan apabila MOD bernilai 1 maka\r\nkebalikannya yaitu data akan bergeser ke arah kiri. Apabila di clock kan maka akan\r\nbergeser ke kanan ataupun ke kiri sesuai nilai dari inputan MOD nya.\r\n\r\nGambar 3.2 Pengujian Rangkaian Bidirectional Shift Register\r\n\r\n10\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai Shift Register\r\ndidapatkan kesimpulan sebagai berikut.\r\n1. Register geser merupakan register yang bisa melakukan pergeseran\r\ninformasi biner ke kanan maupun ke kiri,pada percobaan ini register\r\ngeser menggunakan flip-flop D dan flip-flop JK dan register geser\r\nmenggunakan piranti khusus itu menggunakan shift register untuk\r\nmenggeser data ke kanan, sedangkan pada percobaan bidirectional\r\nshift register menggunakan shift register untuk dapat menggeser data\r\nke kiri atau ke kanan.\r\n2. Cara membuat rangkaian register geser menggunakan flip-flop D dan\r\nflip-flop JK yaitu dengan menggunakan JK flip-flop dengan diberi 1\r\nnot agar menjadi D flip-flop,menggunkan JK flip-flop sebanyak 4\r\nbuah,diberi inputan,clock,dan output biner,sedangkan cara membuat\r\nrangkaian bidirectional shift register yaitu dengan menggunakan\r\nbeberapa gerbang logika dasar (AND,OR,NOT),dan menggunakan\r\n4 buah JK flip-flop,lalu diberi input MOD,reset dan output biner.', 'BAGAS AWANDA', 'UNIT 1'),
(611, '3332210087', 'Pada percobaan ini bentuk shift register yang digunakan\r\nadalah SIPO, Pada saat nilai dari Set = 1 dan Reset bernilai 0 dan\r\nC1&C2 serta 1D-nya bernilai bebas maka output dari shift register\r\ntersebut akan direset. Pada saat 1D, S dan R bernilai satu serta\r\ndiberikan pulse clock maka data akan mulai memasuki Q0. Dan\r\ndigesernya nilai 1D ke nol agar outputan yang keluar hanya nilai satu\r\nyang berpindah-pinndah dari Q0 sampai Q3. Jika tidak digeser maka,\r\noutput yang keluar akan bernilai satu semua.\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nTabel 3.2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE ̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 1 1 1 0\r\n\r\nProses\r\n\r\n1 1 X 1 0 1 0 1 0 1 0\r\n\r\nParalel Load\r\n\r\n1 0 0 X X X X 0 1 0 1\r\n\r\nGeser Kanan\r\n\r\n1 0 1 X X X X 1 0 1 0\r\n\r\nGeser Kanan\r\n\r\n1 0 1 X X X X 1 1 0 1\r\n\r\nGeser Kanan\r\n\r\nPada saat nilai-nilai dari inputannya dibebaskan dan nilai dari\r\nOE adalah nol maka, outputannya akan acak secara terus-menerus.\r\nPada data kedua, nilai dari DS dibebaskan, dan nilai dari OE dan PE\r\nadalah satu dan juga inputan D0, D1, D2 dan D3 secara berturut-turut\r\nbernilai 1, 0, 1, 0 serta diberi pulse maka, data akan mulai dimuat.\r\nPE diberi nilai satu agar rangkaian mengaktifkan bentuk paralelnya\r\nkemudian diisi input-inputannya. Pada data ketiga hingga terakhir\r\nPE diberi nilai nol agar output dari rangkaian tersebut dapat\r\nberpindah-pindah karena jika PE masih bernilai satu maka,\r\n\r\n13\r\n\r\nrangkaian tersebut masih berbentuk PIPO yang dimana PIPO itu\r\nbukan termasuk ke dalam shift register sehingga PIPO hanya dapat\r\nmemasukkan data-datanya saja.\r\n\r\n3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\nTabel 3.3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2\r\nQ3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nDari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0\r\natau aktif maka inputan lainnya akan mengalami kondisi Tidak\r\nPeduli, ini dikarenakan saat kondisi reset aktif maka nilai output\r\nkeluaran akan terus menerus berada pada angka 0, maka dari itu\r\ndapat disimpulkan bahwa R dan S bersifat active low dimana pada\r\nkondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan\r\noleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset\r\n\r\n14\r\n\r\ndan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain\r\nakan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada\r\nMODE, Fungsi mode ini berguna untuk menentukan arah pergeseran\r\ndari tiap inputan yang masuk, ketika mode bernilai 0 maka\r\npergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least\r\nSignificant Bit (proses perhitungan dari bit terkecil), lalu ketika\r\nmode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau\r\nMost Significant Bit. Lalu ada input D (Data) sama fungsinya\r\nsebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu\r\nakan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan\r\ntergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock\r\nmaka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke\r\nkanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0\r\natau angka terakhir yang mengalami pergeseran akan hilang\r\ndikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0\r\nketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari\r\ntiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai\r\ndengan nilai data yang dimasukkan lalu diclock. Lalu penentuan\r\nkeluarannya parallel atau seri bisa dilihat dari inputan datanya itu\r\nsendiri, ketika inputan secara terus menerus memberikan inputan 0\r\natau 1 secara konstan maka keluarannya akan bersifat seri, lalu\r\nketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya\r\nbersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di\r\ntable kebenaran maka dapat disimpulkan bahwa jenis shift register\r\nini adalah SIPO ini dikarenakan nilai input hanya 1 yaitu D dan\r\nketika dilihat dari keluarannya menghasilkan keluaran selang seling\r\n(1) dimana itu adalah kondisi parallel. Atau bisa juga SISO\r\ndikarenakan ada keluaran yang memiliki keluaran konstan.\r\nRangkaian ini juga berdasarkan banyaknya outputnya, memiliki 4\r\nbit.\r\n\r\n15\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nAdapun hal yang dapat penulis simpulkan bahwa ketika kita ingin menggeser\r\noutput dari sebuah register maka, kita harus memberikannya pulse dan memberi\r\nnilai nol pada PE jika menggunakan rangkaian PIPO.', 'FARHAN RAMADHAN', 'UNIT 1'),
(612, '3332200113', 'Percobaan pertama yaitu register geser dengan D flip-flop dan JK\r\nflip-flop. Dalam percobaan ini diperoleh data seperti pada tabel 3.1. dari\r\ntabel dapat dilihat kondisi input S bernilai 1 dengan R bernilai 0, input\r\nyang lain diabaikan dan kondisi keluaran akan direset. Dalam rangkaian\r\nbekerja ketika input pada S dan R bernilai 1, dan input data D akan\r\nmasuk pada output. Seperti contoh diberikan data D bernilai 1 ketika\r\ndiberikan clock maka data akan masuk pada output Q0. Selanjutnya data\r\nyang diinputkan akan masuk pada Q0 dan output yang lainya\r\nmengalami pergeseran ke kanan. Rangkaian percobaan ditunjukan pada\r\ngambar berikut.\r\n\r\nGambar 3. 1 Rangkaian Register Geser Menggunakan Flip-Flop Data\r\n\r\ndan Flip-Flop JK\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nTable 3. 2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nJ 4 Q\r\n15\r\nCLK 1\r\nK\r\n16 Q\r\n14\r\nS\r\n2 R\r\n3\r\nU1:A\r\n\r\n7476\r\nJ 9 Q\r\n11\r\nCLK 6\r\nK\r\n12 Q\r\n10\r\nS\r\n7 R\r\n8\r\nU1:B\r\n\r\n7476\r\nJ 4 Q\r\n15\r\nCLK 1\r\nK\r\n16 Q\r\n14\r\nS\r\n2 R\r\n3\r\nU2:A\r\n\r\n7476\r\nJ 9 Q\r\n11\r\nCLK 6\r\nK\r\n12 Q\r\n10\r\nS\r\n7 R\r\n8\r\nU2:B\r\n\r\n7476\r\n\r\n0\r\n0\r\n0\r\n0\r\nU3\r\nNOT\r\n\r\n? ? ? ?\r\n\r\n12\r\n\r\nPercobaan ke dua yaitu register geser menggunakan piranti khusus.\r\nDalam percobaan diperoleh hasil yaitu ketika nilai OE bernilai 0 maka\r\nsemua input akan diabaikan dan output yang dihasilkan merupakan\r\nbiner 0. Apabila OE bernilai 1 dan PE bernilai 1 maka input DS akan\r\ntetap diabaikan dengan input D akan sama dengan output Q atau bisa\r\ndisebut dengan PIPO(input dan output paralel) hal ini akan mengalami\r\nkondisi paralel load. Seperti pada percobaan input yang diberikan biner\r\n1010 maka output akan sama dengan biner tersebut.\r\nRegister geser bekerja ke kanan ketika input OE bernilai 1 dengan\r\nPE bernilai 0 maka input data DS akan masuk pada output Q0. Untuk\r\noutput Q1, Q2, dan Q3 akan mengalami pergeseran. Hal ini dapat disebut\r\nsebagai SIPO yaitu input serial dan output paralel. Rangkaian\r\npercobaan dapat dilihat pada gambar berikut.\r\n\r\nGambar 3. 2 Rangkaian Register Geser Menggunakan Piranti Khusus\r\n3.2.3 Bidirectional Shift Register dengan gerbang Logika Dasar dan\r\nDFF\r\n\r\nTable 3. 3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n\r\nSI 1\r\nD0 2\r\nD1 3\r\nD2 4\r\nD3 5\r\nCLK 9\r\nL/S 6\r\nOE 8\r\nQ0 13\r\nQ1 12\r\nQ2 11\r\nQ3 10\r\nU4\r\n\r\n74LS295\r\n\r\n0\r\nDS\r\n0\r\n0\r\n0\r\n0\r\n\r\n?\r\n?\r\n?\r\n?\r\n\r\n0\r\nPE 0\r\nOE 0\r\n\r\n13\r\n\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nPercobaan terakhir yaitu bidirectional register. Perbedaan dengan\r\npercobaan sebelumnya yaitu register geser ini terdapat mode yang\r\nmemungkinkan untuk dilakukan pergeseran ke kanan maupun kiri.\r\nApabila input S bernilai 1 dengan R bernilai 0 maka semua input\r\ndiabaikan dan output yang dihasilkan adalah biner 0. Rangkaian bekerja\r\nketika input S dan R bernilai 1. Untuk mode bernilai 0 maka pergeseran\r\nyang terjadi ke arah kanan dan mode bernilai 1 untuk pergeseran ke kiri.\r\nSeperti pada percobaan dari tabel 3.3 ketika mode bernilai 0 maka\r\ninput D akan masuk pada Q0. Untuk output Q1, Q2, dan Q3 akan\r\nbergeser ke kanan. Sebaliknya, untuk mode 1 input D akan masuk pada\r\nQ3. Output Q2, Q1, dan Q0 akan bergeser ke kiri. Rangkaian dapat dilihat\r\npada gambar berikut.\r\n\r\nGambar 3. 3 Rangkaian Bidirectional Shift Register\r\n\r\n14\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai shift\r\nregister didapatkan kesimpulan sebagai berikut.\r\n1. Register geser bekerja untuk pergeseran data output bit demi bit\r\npada rangkaian dengan input tertentu.\r\n2. Resgister geser dapa dibangun dari rangkaian flip-flop dan atau\r\npiranti khusus.', 'REZA APRIATNA', 'UNIT 1'),
(613, '3332210011', 'Pada Tabel 3.1 menunjukkan data hasil pengujian rangkaian register geser\r\nmenggunakan flip-flop data dan flip-flop JK. Dalam rangkaian ini terdapat 4 jenis\r\nmasukan yaitu masukan data (D), masukan reset (R), masukan set (S) dan sinyal\r\nclock (C1 dan C2). Rangkaian ini memiliki karakteristik masukan active low, di\r\nmana akan aktif apabila menerima masukan bernilai 0, dan akan tidak aktif apabila\r\nmenerima masukan 1. Pada Tabel 3.1 menunjukkan bahwa saat masukan clock dan\r\nmasukan D diabaikan (don’t care) serta nilai S bernilai 1 dan R bernilai 0, maka\r\nakan menghasilkan nilai keluaran semuanya bernilai 0. Hal ini dikarenakan pada\r\nmasukan R bernilai 0, yang membuat kondisi reset aktif pada rangkaian dan\r\nmenghasilkan keluaran semuanya 0. Selanjutnya, apabila pada masukan clock dan\r\nmasukan D diabaikan serta nilai S bernilai 0 dan R bernilai 1, maka akan\r\nmenghasilkan keluaran semaunya bernilai 0. Hal ini dikarenakan pada masukan S\r\nbernilai 0, yang membuat kondisi set aktif pada rangkaian dan menghasilkan\r\nkeluaran bernilai 1 semua.\r\nJika masukan R dan masukan S pada rangkaian bernilai 1, maka pada\r\nrangkaian ini tidak terjadi kondisi reset dan set. Sehingga kondisi ini merupakan\r\nkondisi di mana rangkaian register geser dapat menerima masukan data pada\r\nmasukan D. Pada Tabel 3.1 menunjukkan apabila masukan S dan R bernilai 1 dan\r\nmasukan D bernilai 1 serta diberi sinyal clock, maka akan memberikan keluaran\r\n\r\n10\r\n\r\npada Q0, Q1, Q2, dan Q3 secara berturut-turut yaitu 1, 0, 0, 0. Kemudian, pada\r\npercobaan selanjutnya diberikan nilai 0 pada masukan D dan kemudian diberi sinyal\r\nclock menghasilkan keluaran pada Q0, Q1, Q2, dan Q3 secara berturut-turut yaitu\r\n0, 1, 0, 0. Selanjutnya, saat diberikan nilai 0 kembali pada masukan D dan kemudian\r\nkembali diberi sinyal clock menghasilkan keluaran pada Q0, Q1, Q2, dan Q3 secara\r\nberturut-turut yaitu 0, 0, 1, 0. Diulangi langkah tersebut hingga menghasilkan\r\nkeluaran pada Q0, Q1, Q2, dan Q3 secara berturut-turut yaitu 0, 0, 0, 1.\r\nDari hasil percobaan ini menunjukkan bahwa setiap masukan yang diterima\r\noleh rangkaian register geser yang menggunakan flip-flop D dan flip-flop JK, akan\r\nmengalokasikan data pada bit masukan ke bagian Q0 terlebih dahulu. Kemudian,\r\napabila terdapat data masukan baru pada rangkaian, maka data pada Q0 bergeser ke\r\nQ1 (Q1 mengambil memori dari Q0) dan data baru akan ditempatkan pada bagian\r\nQ0. Proses ini akan berlanjut saat terdapat data baru yang menjadi masukan pada\r\nrangkaian yang membuat setiap data pada setiap bagian bergeser ke arah MSB\r\n(Most Significant Bit). Selain itu, karakteristik dari masukan dan keluaran yang\r\ndihasilkan rangkaian ini, menunjukkan bahwa rangkaian register geser ini berjenis\r\nSISO (Serial Input to Serial Output).\r\nRegister geser terbagi atas beberapa jenis ditinjau dari karakteristik\r\nmasukan dan keluaran yang digunakan atau dihasilkan antara lain SISO (Serial\r\nInput to Serial Output), SIPO (Serial Input to Parallel Output), PISO (Parallel\r\nInput to Serial Output), dan PIPO (Parallel Input to Parallel Output). Ditinjau dari\r\nmasukannya, masukan seri ditunjukkan oleh hanya ada satu bagian masukan pada\r\nrangkaian tersebut yaitu D, sedangkan pada masukan paralel ditunjukkan oleh\r\nbanyaknya bagian yang digunakan sebagai bagian masukan pada rangkaian tersebut\r\nyaitu D0, D1, D2, D3, dan seterusnya hingga pada jumlah bit yang di inginkan.\r\nRangkaian dengan jenis masukan seri, menyimpan data secara berurutan dari bit ke\r\nbit pada setiap clock, sedangkan jenis masukan paralel menyimpan data secara\r\nbersamaan dalam satu clock. Kemudian, ditinjau dari keluarannya, keluaran seri\r\nditunjukkan oleh keluaran yang berderet angka sama tanpa jeda yang berarti pada\r\nkeluaran yang dihasilkan rangkaian, sedangkan keluaran paralel ditunjukkan oleh\r\nkeluaran yang berderet angka berjeda antara 1 dan 0 (contohnya 1010).\r\n\r\n11\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nTabel 3. 2 Tabel Kebenaran dari Percobaan Register Geser Menggunakan Piranti\r\n\r\nKhusus\r\n\r\nMasukan Keluaran Keterangan\r\n\r\nOE CP̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nPada Tabel 3.2 menunjukkan data hasil pengujian rangkaian register\r\nmenggunakan piranti khusus. Pada percobaan ini digunakan modul register geser\r\nyang terintegrasi dari kit laboratorium. Pada rangkaian ini terdapat beberapa macam\r\nmasukan yaitu masukan OE (Output Enable), PE (Parallel Enable), DS (Data\r\nSeries) dan D0 hingga D3 sebagai masukan paralel. Masukan OE (Output Enable)\r\nberfungsi untuk mengaktifkan keluaran atau Output. Masukan ini memiliki\r\nkarakteristik active high, di mana apabila masukan OE bernilai 0 maka keluaran\r\nmenjadi tidak aktif dan menampilkan data bernilai 0 semua pada semua bagian\r\nkeluaran. Kemudian apabila OE bernilai 1, maka keluaran akan aktif dan dapat\r\nmenampilkan data sesuai dengan perintah dari masukan lain.\r\nMasukan PE (Parallel Enable) berfungsi untuk mengaktifkan fungsi\r\nparalel. Masukan ini memiliki karakteristik active high, di mana apabila masukan\r\nPE bernilai 0, maka masukan paralel pada perangkat diabaikan (don’t care) atau\r\ntidak dapat menggunakan masukan. Kemudian, saat masukan PE bernilai 1, maka\r\nakan mengaktifkan fungsi paralel dengan menjadikan masukan paralel D0 hingga\r\nD3 aktif dan dapat memberikan pengaruh pada keluaran rangkaian. Hal ini dapat\r\ndilihat pada masukan kedua saat masukan PE bernilai 1 yang menghasilkan\r\nkeluaran sesuai dengan masukan paralel. Sehingga, pada rangkaian ini saat nilai PE\r\nsama dengan 0, maka masukan hanya berasal dari masukan DS (Data Serial) dan\r\nmasukan paralel diabaikan, sedangkan apabila masukan PE bernilai 1, maka\r\nmasukannya berasal masukan paralel dan masukan seri diabaikan.\r\n\r\n12\r\n\r\nMasukan DS (Data Serial) merupakan data yang digunakan saat masukan\r\nPE dalam rangkaian bernilai 1 sehingga memiliki fungsi seri, di mana menerima\r\nmasukan dari bit ke bit. Secara umum, rangkaian ini memiliki karakteristik atau\r\nberjenis PIPO (Parallel Input to Parallel Output). Hal ini dikarenakan saat masukan\r\nPE bernilai satu, maka rangkaian menerima masukan dalam bentuk paralel dan\r\nmenghasilkan keluaran berbentuk paralel pula pada percobaan masukan kedua. Hal\r\nini ditunjukkan bahwa pada masukan kedua percobaan ini digunakan masukan\r\nparalel D0 hingga D1 dan menghasilkan keluaran angka berjeda yaitu 1010.\r\n\r\n3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\nTabel 3. 3 Tabel Kebenaran dari percobaan Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nPada Tabel 3.3 menunjukkan data hasil pengujian rangkaian bidirectional\r\nshift register. Rangkaian bidirectional shift register merupakan rangkaian register\r\ngeser yang cara penyimpanan datanya dapat diatur baik bergeser ke arah MSB\r\n(Most Significant Bit) ataupun bergeser ke arah LSB (Least Significant Bit). Secara\r\numum, rangkaian ini memiliki masukan yang sama seperti pada percobaan pertama\r\nyaitu masukan set (S), masukan (R), masukan data (D) dan sinyal clock, letak\r\n\r\n13\r\n\r\nperbedaannya hanya pada masukan Mode yang berfungsi sebagai pengatur cara\r\npenyimpanan data pada rangkaian ini. Dengan mengubah nilai pada masukan mode\r\ndapat mengakibatkan perubahan pada penyimpanan data pada rangkaian register\r\ngeser ini.\r\nSaat nilai S bernilai 1 dan R bernilai 0, maka akan menghasilkan nilai\r\nkeluaran semuanya bernilai 0 dan sinyal clock, masukan Mode, dan masukan data\r\n(D) diabaikan (don’t care). Hal ini dikarenakan pada masukan R bernilai 0, yang\r\nmembuat kondisi reset aktif pada rangkaian dan menghasilkan keluaran semuanya\r\n0. Selanjutnya, apabila pada masukan clock, masukan Mode, dan masukan D\r\ndiabaikan serta nilai S bernilai 0 dan R bernilai 1, maka akan menghasilkan keluaran\r\nsemuanya bernilai 0. Hal ini dikarenakan pada masukan S bernilai 0, yang membuat\r\nkondisi set aktif pada rangkaian dan menghasilkan keluaran bernilai 1 semua.\r\nSaat masukan Mode bernilai 0, maka setiap masukan yang diterima oleh\r\nrangkaian akan disimpan dan dialokasikan pada bagian Q0 terlebih dahulu.\r\nKemudian, apabila terdapat masukan baru yang masuk pada rangkaian, maka data\r\nyang ada pada Q0 bergeser ke arah Q1 (Q1 mengambil memori dari Q0) atau ke\r\narah Most Significant Bit (MSB). Sedangkan, saat masukan Mode bernilai 1, maka\r\nsetiap masukan yang diterima oleh rangkaian akan disimpan dan dialokasikan pada\r\nbagian Q3 terlebih dahulu (MSB). Selanjutnya, apabila terdapat masukan baru yang\r\nmasuk pada rangkaian, maka data yang ada pada Q3 (MSB) akan bergeser ke arah\r\nQ2 (Q2 mengambil memori dari Q3) atau bergerak ke arah Least Significant Bit\r\n(LSB).\r\n\r\n14\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan praktikum yang telah dilakukan mengenai shift register\r\ndidapatkan kesimpulan sebagai berikut.\r\n1. Register geser (shift register) merupakan rangkaian yang berfungsi\r\nsebagai penyimpanan data yang dilakukan dengan cara menggeser\r\nsetiap data yang telah ditempatkan pada bagian penyimpanan, baik dari\r\narah Least Significant Bit (LSB) ke Most Significant Bit (MSB) ataupun\r\nsebaliknya dari MSB ke LSB, apabila diterima atau diberikan masukan\r\nbaru. Register ini memiliki beberapa jenis ditinjau dari masukan dan\r\nkeluaran yang digunakan atau dihasilkan antara lain SISO (Serial Input\r\nto Serial Output), SIPO (Serial Input to Parallel Output), PISO\r\n(Parallel Input to Serial Output), dan PIPO (Parallel Input to Parallel\r\nOutput).\r\n2. Register sesuai dengan fungsinya sebagai penyimpan data tersusun atas\r\nrangkaian-rangkaian flip-flop yang disesuaikan dengan banyaknya bit\r\nyang disimpan. Setiap rangkaian flip-flop mewakili satu bit, sehingga\r\ndibutuhkan n flip-flop untuk menyimpan sebanyak n bit data. Register\r\nini dapat tersusun atas D flip-flop dan JK flip-flop. Selain itu dapat\r\ndigunakan juga piranti khusus atau Integrated Circuit (IC) sebagai\r\nkomponen penyusun fungsi register.', 'RIZKI MAULA', 'UNIT 1'),
(614, '3332210008', 'Berdasarkan Tabel diatas, selama Reset 0, nilai input berapapun\r\ntudak akan berpengaruh pada output, Ketika Reset 1 lalu clock ditekan maka\r\nmaka output akan menyala secara bertahap dari Q0, Q1, Q2, Q3. Dapat\r\ndilihat nilai dari Q0 akan bergeser ke Q1 begitu juga Q1 ke Q2 dan\r\nseterusnya tergantung input yang dimasukan dan adanya tekanan clock\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\n9\r\n\r\n3.2.2. Register Geser Menggunakan Piranti Khusus\r\nTabel 3.2. Register Geser Menggunakan Piranti Khusus\r\nCC Keluaran\r\n\r\nKeterangan\r\n\r\nOE ̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nDari tabel diatas dapat disimpulkan bahwa saat semua inputnya\r\nbernilai 0 maka ouput yang dihasilkan itu seperti toggle tetapi pada percobaan\r\nini keadaan tersebut disebut proses (sedang memproses). Setelah terjadi\r\nproses maka akan terjadi parallel load, keadaan ini terjadi apabila nilai input\r\nyang diberikan 11X1010. Sedangkan saat input diberi nilai 100XXXX akan\r\nterjadi pergeseran ke kanan (Geser Kanan)\r\n\r\n3.2.3. Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\nGambar 3.3. Rangkaian Bidirectional Shift Register\r\nGambar diatas merupakan gambar rangkaian bidirectional Shift register\r\n\r\n10\r\n\r\nTabel 3.3.Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nDari data diatas dapat disimpulkan bahwa Bidirectional Shift register adalah\r\nperangkat penyimpanan yang mampu bergeser ke kanan atau ke kiri\r\ntergantung pada mode yang dipilih. Misalnya pada tabel diatas pada saat\r\nmodenya 0 maka akan bergeser kekanan dan ketika modenya 1 maka akan\r\nbergeser kekiri\r\n\r\n11\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai SHIFT\r\nREGISTER didapatkan kesimpulan sebagai berikut:\r\n1. Cara kerja dari shift register adalah shift register akan mengambil data dari\r\ninput dan akan digeser ke output dalam setiap kali clock\r\n2. Shift register dapat dirangkai menggunakan DFlip Flop, JKFF, Piranti\r\nKhusus, dan bidirectional', 'SIROJ AL QURO', 'UNIT 1'),
(615, '3332200011', 'Dari tabel dan rangkaian diatas, ketika input nilai S = 1, R = 0 maka\r\noutputnya keadaan reset. Ketika input nilai S = 1, R = 1 dan 1D = 1 maka\r\noutputnya akan memasukan nilai 1D pada Q0. Lalu dilanjutkan dengan\r\ninput S = 1, R = 1 dan 1D = 0, maka output nilai 1 akan ke geser ke kanan.\r\n\r\n2.2.2 RegisterGeserMenggunakan Piranti Khusus\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\nX X 1 0 0 0 0 0 Keluaran direset\r\n1 1 1 1 0 0 0 Data masuk ke Q0\r\n0 1 1 0 1 0 0 Geser Kanan\r\n0 1 1 0 0 1 0 Geser Kanan\r\n0 1 1 0 0 0 1 Geser Kanan\r\n\r\n7\r\n\r\nGambar 3.2 Register geser dengan pranti khusus [3]\r\nTabel 3.2. Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X X X X X Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nDari tabel dan rangkaian diatas, ketika nilai OE = 0 maka semua\r\ninput dan output diabaikan, OE ini seperti saklar. Ketika OE = 1, PE = 1\r\nmaka nilai input Ds diabaikan dan nilai input D0,D1,D2,D3 akan\r\nmengeluarkan output yang sama, keadaan ini disebut PIPO (bukan termasuk\r\nshift register). Ketika OE = 1, PE = 0 dan Ds = 0 input D0,D1,D2,D3\r\ndiabaikan (selama nilai PE = 0) maka outputnya akan menggeser nilai\r\nsebelumnya (dari 1010 menjadi 0101), ketika nilai Ds = 1 maka nilai\r\noutputnya juga akan geser (dari 0101 menjadi 1010) dan nilai output\r\nbergantung pada nilai input Ds, dan keadaan ini disebut SIPO.\r\n\r\n2.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\n8\r\n\r\nGambar 3.3 Bidirectional Shift Register [4]\r\nTabel 3.3.Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X X X X X\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nDari tabel dan rangkaian diatas, ketika input S = 1, R = 0, Mode = 0 dan D\r\n= 0 maka outputnya keadaan reset. Lalu input S = 1, R = 1, Mode = 0 dan D\r\n= 1 maka outputnya 1000, ketika di clock lagi maka akan geser ke kiri angka\r\n1 nya menjadi 1100 begitu seterusnya hingga 4 kali. Namun ketika input\r\nMode = 1 dan D = 0 maka ouputnya menjadi 1110, lalu di clock lagi dengan\r\ninput D = 1 maka outputnya 1101. Dapat disimpulkan bahwa ketika Mode\r\n\r\n9\r\n\r\nbernilai 0 maka akan geser ke kanan, ketika Mode bernilai 1 maka akan\r\ngeser ke kiri.\r\n\r\n10\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nBerdasarkan pada praktikum yang telah dilakukan, mengenai “Shift\r\nRegister” dapat diambil kesimpulan sebagai berikut:\r\n1. Shift Register menggeser nilai output berdasarkan nilai inputnya.\r\n2. Rangkaian shift register dapat di bentuk menggunakan DFF, JKFF dan\r\nPiranti khusus.', 'Ikbaludin', 'UNIT 1'),
(616, '3332190100', 'Pada percobaan terdapat keadaan reset yang ditandai dengan warna\r\nmerah dimana saat nilai 1D, S, dan R bermilai (X,1,0). Saat 1D, S, dan R\r\nbermilai (1,1,1) merupakan kondisi data masuk ke Q0. Dan saat 1D, S, dan R\r\nbermilai (0,1,1) akan menggeser data yang tersimpan akan bergeser kanan.\r\nSetelah berada dipaling ujung yaitu Q3 akan kembali ke kondisi awalnya.\r\n3.2.2. Register Geser menggunakan Piranti Khusus\r\nBerikut hasil yang didapat:\r\nTabel 3. 2 Register Geser dengan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nPada percobaan terdapat keadaan proses yang ditandai dengan warna merah\r\ndimana saat nilai OE, PE, DS, D1, D2, D2 dan D3 bermilai (0,X,X,X,X,X,X)\r\ndan saat diberikan clock data output tidak akan terpengaruh. Saat OE, CP, PE,\r\nDS, D1, D2, D2 dan D3 bermilai (1,1,X,1,0,1,0) merupakan kondisi data\r\nmasuk atau tersimpan. Dan saat OE, CP, PE, DS, D1, D2, D2 dan D3 bermilai\r\n(1,0,0,X,X,X,X) akan menggeser data yang tersimpan akan bergeser kanan.\r\nSaat OE, CP, PE, DS, D1, D2, D2 dan D3 bermilai (1,0,1,X,X,X,X) akan\r\nmenambah data baru.\r\n3.2.3. Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\nBerikut hasil yang didapat:\r\n\r\nTabel 3. 3 Bidirectional Shift Register\r\n\r\nUniversitas Sultan Ageng Tirtayasa\r\n12\r\n\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nPada percobaan ini ada pergeseran dua arah bisa kekanan dan bisa kekiri.\r\nDimana saat keadaan reset yang ditandai dengan warna merah. Pada\r\npergeseran ini nilai D merupakan data inptan-nya bisa nilai 0 dan nilai 1.\r\nInputa mode akan mempengaruhi data bergerang kearah mana jika mode\r\nbernilai 0 maka data ke arah kanan, jika bernilai 1 maka data ke arah kiri. Dan\r\nrangkaian akan melakukan pergeseran saat diberi clock dengan nilai S dan R\r\nbermilai (1,1)\r\n\r\n.\r\n\r\n13\r\nBAB IV\r\nKESIMPULAN\r\n\r\n4.1. Kesimpulan\r\nAdapun kesimpulan dari praktikum unit ini yaitu:\r\n1. Percobaan pertama, melakukan pergeseran ke arah kanan dan jika sudah di\r\nQ3 akan kembali lagi ke bentuk semulanya.\r\n2. Percobaan kedua, hampir sama dengan percobaan pertama tetapi saat DS\r\nbernilai 1 pada output terdapat data batu.\r\n3. Percobaan ketiga, terdapat 2 pergeserang bisa kekiri dan kanan bergantung\r\ndengan nilai mode yang diinputkan jika bernilai 0 maka data akan bergeser\r\ndari Q0 ke Q3 sedangkan bernilai 1 maka data akan bergeser dari Q3 ke Q0.\r\nDan D merupakan nilai yang akan diinputkan bisa bernilai 0 dan 1.', 'VERNAND PRASETYO', 'UNIT 1'),
(617, '3332210061', 'Dalam percobaan shift register ini terdapat 3 percobaan yang dilakukan.\r\nPercobaan tersebut datanya didapati dari video praktikum yang telah ditonton. Dari\r\ndata video tersebut akan dianalisa mengenai konsep atau cara kerja dari blangko\r\npercobaan yang telah diisi.\r\n3.2.1 Register Geser Menggunakan D Flip-Flop dan JK Flip-Flop\r\nTabel 3.1 Register Geser Menggunakan Flip-Flop Data dan Flip-Flop JK\r\nMasukan\r\n\r\nKeluaran\r\nDalam Biner\r\n\r\nKeterangan\r\n\r\nC1 & C2 1D S R Q0 Q1 Q2 Q3\r\n\r\nX X 1 0 0 0 0 0\r\n\r\nKeluaran\r\ndireset\r\n\r\n1 1 1 1 0 0 0\r\n\r\nData masuk\r\nke Q0\r\n0 1 1 0 1 0 0 Geser kanan\r\n0 1 1 0 0 1 0 Geser kanan\r\n0 1 1 0 0 0 1 Geser kanan\r\n\r\nPada tabel di atas merupakan hasil percobaan dari register geser atau shift\r\nregister yang menggunakan D Flip-Flop dan JK Flip-Flop. Cara kerja dari shift\r\nregister dapat dilihat dari tabel tersebut. Ketika set bernilai 1 dan reset bernilai 0,\r\nmaka output yang dihasilkan bernilai 0 semua mengakibatkan output nya direset\r\nkembali ke semula. Ketika set dan reset bernilai 1 dan terdapat 1D bernilai 1 dan\r\ndiclockan pertama kali, maka output pada Q0 akan bernilai satu dan sisanya\r\nbernilai 0. Ketika 1D bernilai 0 dan diclockan kedua kalianya, maka output Q0\r\nakan bernilai 0 dan output bernilai 1 yang sebelumnya berada di Q0 akan bergeser\r\nke Q1. Seterusnya pun akan sama ketika 1D bernilai 0 dan diclockan kembali,\r\nmaka yang terjadi output bernilai 1 akan bergeser ke kanan terus-menerus, seperti\r\nhalnya pada percobaan ke 4 dan 5 pada tabel di atas.\r\n\r\n9\r\n\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nTabel 3.2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran Keterangan\r\n\r\nOE CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\nPada percobaan ini terdapat dua mode, yakni mode paralel (PE) dan mode\r\nseri (DS). Dilihat dari tabel di atas, ketika mode paralel atau PE nya bernilai 1,\r\nmaka mode serinya atau DS akan bernilai 0. Sehingga yang dipakai mode\r\nparalelnya. Pada mode paralel yang dapat dilihat pada tabel di atas, output dari\r\nQ0 sampai Q3 akan bernilai sama dengan input dari D0 sampai D1. Kemudian\r\nmodenya diubah menjadi mode seri dengan mengubah nilai PE nya menjadi\r\nbernilai 0. Ketika DS bernilai 0, maka Q0 akan bernilai 0 dan output sebelumnya\r\nakan bergeser ke kanan. Sehingga yang awalnya 1 berada di Q0 dan Q2,\r\nberpindah ke Q1 dan Q3. Kemudian DS diubah menjadi bernilai 1, maka Q0 akan\r\nbernilai 1 dan output sebelumnya pun bergeser ke kanan. Dan yang terakhir pada\r\npercobaan DS diclockan lagi dengan bernilai 1, maka akan menghasilkan Q0\r\nbernilai 1, Q1 bernilai 1, Q2 bernilai 0, dan Q3 bernilai 1 sesuai dengan pada tabel\r\ndi atas.\r\n\r\n10\r\n\r\n3.2.3 Bidirectional Shift Register Dengan Gerbang Logika Dasar dan\r\nDFF\r\n\r\nTabel 3.3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nPada percobaan Bidirectional Shift Register, terdapat 2 mode yang\r\nmengatur arah geser dari output datanya. Pada tabel di atas, diketahui bahwasanya\r\nketika mode bernilai 0 yang terjadi ialah pergeseran output data ke arah kanan.\r\nDapat dilihat ketika mode 0 dan D bernilai 1, yang awalnya semua output-nya\r\nbernilai 0 berubah menjadi 1 dari kiri ke kanan setelah diclockan berkali-kali.\r\nSedangkan ketika mode bernilai 1 yang terjadi ialah pergeseran output data ke\r\narah kiri. Dapat dilihat ketika mode 1 dan D benilai 0, yang awalnya semua output\r\nbernilai 1, muncul output 0 dari kanan ke arah kiri.\r\n\r\n11\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan dari hasil praktikum yang telah dilakukan mengenai shift\r\nregister, didapatkan beberapa kesimpulan sebagai berikut:\r\n1. Register geser atau disebut juga dengan shift register penggunaan secara\r\numumnya dengan menggeserkan output datanya dari arah kiri ke kanan\r\nmaupuan dari arah kanan ke kiri.\r\n2. Dalam rangkaian percobaan pertama, rangkaian yang dibuat\r\nmenggunakan rangkaian dari D Flip-Flop dan JK Flip-Flop. Sedangkan\r\nuntuk percobaan kedua, rangkaian yang dibuat menggunakan IC\r\n74LS194 yang dapat menggunakan input secara seri atau paralel. Untuk\r\npercobaan ketiga, rangkaian yang dibuat dapat menggunakan IC 7474,\r\ngerbang NOT, AND, dan OR yang dapat menggeserkan data ke kiri\r\nmaupun kanan.', 'REYHAN NUGRAHA', 'UNIT 1'),
(618, '3332210023', 'Pada percobaan diatas dapat dilihat jika c1 dan c2 tidak dikasih clock\r\ndan ID juga tidak diberi inputan serta nilai S dan R adalah 1 dan 0 maka\r\nkeluarannya direset atau kosong, sedangkan jika c1 dan c2 diberi clock\r\ndan ID bernilai 1 serta S dan R bernilai 1 maka keluarannya akan bernilai\r\n1 pada Q0, begitupun seterusnya jika di clok lagi maka akan geser\r\nTabel 3.1 Percobaan Register Geser 1\r\n\r\n7\r\nkekanan Q1 bernilai 1. Sampe clock dihentikan maka nilai akan bergeser\r\nkekanan, sesuai dengan namanya register geser.\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\nDidapatkan hasil pada percobaan kedua sebagai berikut :\r\n\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE ̅̅PC PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nPada percobaan kedua yaitu register geser menggunakan piranti khusus,\r\nsama seperti percobaan kedua jika rangkaian di clock dan tidak\r\nmemperdulikan D0, D1, D2 dan D3 maka nilai pada keluaran akan\r\nbernilai kearah kanan, PE sebagai Paralel Enable, OE sebagai Outpur\r\neneble akan aktif bila OE bernilai 1, dan pada saat OE bernilai 0 maka\r\nakan terjadi Proses.\r\n3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan\r\nDFF\r\nDidapatkan hasil pada percobaan ketiga sebagai berikut :\r\n\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\nTabel 3.1 Percobaan Register Piranti Khusus\r\n\r\nTabel 3.2 Percobaan Register DFF\r\n\r\n8\r\nPada percobaan terakhir ini yaitu menggunakan Bidirectional Shift\r\nRegister dengan gerbang logika dasar dan DFF, setelah di analisa dapat\r\ndisimpulkan, pada baris ke 1 dan ke 2 didapatkan keluaran 0 karena pada\r\nbaris pertama tidak diclock mode serta D nya masih default, sedangkan\r\npada baris kedua clocknya sudah dinyalakan tetapi mode dan D nya\r\nmasih bernilai 0, selanjutnya pada baris ketiga jika clocknya dinyalakan,\r\nnilai S dan R nya 1 dan D nya bernilai 1 maka akan menghasilkan output\r\n1 pada Q0, pada baris selanjutnya juga sama tetapi bertambah nilai 1\r\npada Q1, lalu jika mode bernilai 1 dan D bernilai 0 maka data akan\r\nbernilai 0 pada Q3 dan jika mode dan D bernilai 1 maka akan didapatkan\r\nkeluaran Q2 = 0. Pada percobaan kali ini nilai di pengaruhi oleh nilai\r\npada mode dan D, jika mode dan D diubah maka hasil keluarannya juga\r\nakan berubah.\r\n\r\n9\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nKesimpulan yang didapat pada percobaan unit 7 ini adalah sebagai berikut :\r\n1. Cara kerja shift register berbeda dengan register, register berfungsi untuk\r\nmenyimpan data saja sedangkan shift register menggeser suatu data, pada\r\nshift register ada 4 jenis yaitu SISO, SIPO, PIPO dan PISO, digunakan\r\nsesuai dengan kebutuhan pengguna.\r\n2. Merangkai shift register dengan menggunakan aplikasi proteus\r\nmenggunakan rangkaian JK Flip-Flop dan D Flip-Flop.', 'DIKY AHMAD KAMALUDIN', 'UNIT 1'),
(619, '3332210034', 'Jika dilihat dati data tersebut dapat diketahui bahwa pada register\r\ngeser ini hasil keluarannya hanyalah menggeser data masukannya saja.\r\ndapat diketahui bahwa alat yang digunakan pada percobaan adalah active\r\nlow yang mana akan aktif pada keadaan rendah atau 0. Dalam percobaan\r\nini terdapat data S dan R, jika R diberi masukan 0 maka hasil yang\r\ndikeluarkan akan selalu 0 atau dalam kondisi reset dan tidak berpengaruh\r\nwalaupun clock diberikan berkali-kali.\r\nLalu pada saat S dan R diberi masukan sama-sama 1, rangkaian\r\nsudah siap untuk menerima data yang diberikan dari 1D. Bisa dilihat pada\r\ntabel 3.1 ketika 1D diberikan masukan 1, maka keluarannya pada Q0 akan\r\nbernilai 1. Selanjutnya jika 1D diberikan data 0, keluarannya akan\r\nmenggeser, Q0 akan menggeser 1 ke Q1 sedangkan data yang diberikan\r\npada 1D akan masuk ke Q0 begitu pun seterusnya, data yang diberikan\r\npada 1D akan masuk dan dikeluarkan oleh Q0, sedangkan data sebelumnya\r\nakan di geser ke Q1, Q2, dan Q3.\r\nRangkaian register menggunakan D flip-flop dapat dibuat dengan\r\n4 buah D flip-flop dengan clock yang dipararelkan dan keluaran yang\r\ndisusun secara seri.\r\n\r\nGambar 3.1 Rangkaian Register Dengan DFF\r\n3.2.2. Analisis Register Geser Menggunakan Piranti Khusus\r\n\r\n8\r\n\r\nPada percobaan register geser dengan piranti khusus diperoleh\r\nhasil percobaan sebagai berikut.\r\nTabel 3.2 Hasil Percobaan Register Geser dengan Piranti Khusus\r\n\r\nMasukan keluaran\r\n\r\nketerangan\r\n\r\nOE ̅CP̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nCara kerja register ini sama saja seperti percobaan pertama hanya\r\nsaja yang membedakan register ini menggunakan suatu alat khusus dan\r\nmemiliki masukan yang lebih banyak. Pada hasil percobaan di atas terdapat\r\nmasukan OE, masukan ini berfungsi untuk mengaktifkan keluarannya.\r\nSaat OE diberi masukan 0 maka keluarannya tidak aktif, artinya\r\nkeluarannya akan bernilai 0 walaupun clock diberikan. Namun, saat OE\r\ndiberikan masukan 1, maka keluarannya akan aktif dan menghasilkan\r\nsuatu angka.\r\nSelanjutnya PE berfungsi sebagai pengatur masukan dari D0, D1,\r\nD2, dan D3. Ketika PE bernilai 1 maka masukan D0 sampai D3 nilainya\r\nbisa diatur, sedangkan saat PE diberikan masukan 0 maka masukan D0\r\nsampai D3 tidak akan berpengaruh terhadap keluarannya, melainkan pada\r\nsaat PE bernilai 0 data dari DS akan masuk dan mempengaruhi\r\nkeluarannya.\r\nBisa dilihat pada tabel 3.2 pada saat OE bernilai 0 maka\r\nkeluarannya akan bernilai 0 juga. Selanjutnya pada saat OE dan PE bernilai\r\n1 masukan D0, D1, D2, dan D3 mulai bisa diatur. Pada percobaan ini D0,\r\nD1, D2, dan D3 diatur menjadi 1010 kemudian diberikan clock maka\r\nkeluaran yang dihasilkan nilainya akan sama pada masukan D0, D1, D2,\r\ndan D3 yaitu 1010. Kemudian pada saat OE bernilai 1 dan PE bernilai 0,\r\nmasukan D0 sampai D3 tidak akan berfungsi atau tidak akan berpengaruh\r\n\r\n9\r\n\r\nterhadap keluarannya melainkan yang berpengaruh terhadap keluarannya\r\nadalah masukan dari DS.\r\nPada percobaan ini DS diberikan masukan 0 maka keluarannya\r\ndari sebelumnya akan digeser, yang awalnya 1010 kemudian DS masuk ke\r\nQ0 dan keluarannya akan menjadi 0101. Lalu, DS diberikan nilai lagi yaitu\r\n1 maka keluaran sebelumnya akan digeser lagi dan akan menjadi 1010\r\nbegitu pun seterusnya.\r\n\r\n3.2.3. Analisis Percobaan Bidirectional Shift Register dengan gerbang\r\nlogika dasar dan DFF\r\nPada percobaan register geser dengan piranti khusus diperoleh\r\nhasil percobaan sebagai berikut.\r\nTabel 3.3 Hasil Percobaan Bidirectional Shift Register dengan gerbang\r\n\r\nlogika dasar dan DFF\r\n\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\nSesuai dengan namanya “bidirectional” pada register ini\r\nkeluarannya akan memiliki dua arah yaitu bergeser ke arah kanan atau kiri,\r\ndari Q0 ke Q3 atau Q3 ke Q0 yang didukung dengan masukan mode. Pada\r\nsaat mode diberi masukan 0 maka keluarannya akan bergeser dari Q0 ke\r\n\r\n10\r\n\r\nQ3 dan ketika mode diberi masukan 1 maka arah keluarannya akan\r\nberbalik yaitu dari Q3 ke Q0.\r\npada rangkaian ini juga terdapat masukan S dan R, jika R\r\ndiberikan masukan 0 maka kondisi akan menyatakan reset dan jika S diberi\r\nmasukan 0 kondisinya akan menyatakan set. Ketika S dan R diberi\r\nmasukan 1 maka rangkaian akan siap untuk menerima data dan masukan\r\npada D akan berpengaruh terhadap keluaran yang dihasilkan. Seperti yang\r\nterlihat pada tabel 3.3, pada saat D diberi masukan 1 maka hasil yang\r\ndikeluarkan pada Q0 juga bernilai 1 dengan mode bernilai 0 yang atinya\r\nkeluaran akan bergeser dari Q0 ke Q3. Selanjutnya, D masih diberikan\r\nmasukan yang sama lalu diberikan clock sebanyak 3 kali, maka hasil yang\r\ndikeluarkan akan bernilai 1 dan bergeser secara berturut dari Q0 ke Q3 dan\r\nakan menghasilkan keluaran 1111.\r\nNamun, pada saat mode diberikan nilai 1 arah dari keluarannya\r\nakan berbalik dari Q3 ke Q0. Pada saat mode bernilai 1, dan D diberikan\r\nnilai 0 maka keluaran sebelumnya akan bergeser dari Q3 ke Q2 dan pada\r\nQ3 akan menghasilkan keluaran 0 sesuai dengan masukan pada D.\r\nSelanjutnya dalam mode yang sama jika D diberikan masukan 1 dan\r\ndiberikan clock sebanyak 3 kali, maka keluarannya akan bergeser ke Q0\r\ndan menjadi 0111.\r\n\r\n11\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1. Kesimpulan\r\n\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai shift\r\nregister didapatkan kesimpulan sebagai berikut.\r\n1. Shift register bekerja dengan cara menggeser dari nilai masukannya dan\r\nmemiliki arah tertentu dalam keluarannya sesuai dengan mode yang\r\ndigunakan.\r\n2. Untuk merakit atau merangkai register geser dapat dirangkai menggunakan\r\nflip-flop saja atau bisa ditambah dengan gerbang logika dasar atau bisa juga\r\ndibuat dengan modul register secara langsung.', 'Adha Aldiyansyah', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(620, '3332190073', 'Berdasarkan percobaan yang telah dilakukan, Shift Register disini untuk\r\nmengeser nilai, pada kondisi awal reset diberi logika low untuk mereset\r\noutput yang dikeluarankan, kedua input S dan R diberi logika HIGH dan\r\ndiberi input 1D dan clock output Q0 menjadi 1, 1D disini untuk memasukan\r\ndan menyimpan bit, kedua input S dan R diberi logika HIGH dan input 1D\r\nlogika low (0) maka nilai bergeser dari 1 0 0 0 menjadi 0 1 0 0 begitu juga\r\ndengan seterus nya jika diberikan input clock.\r\n\r\n3.2.2.Register Geser Menggunakan Piranti Khusus\r\n\r\nTabel 3. 2 Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran\r\n\r\nKeterangan\r\n\r\nOE CPതതതത PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\n\r\n8\r\n\r\nBerdasarkan percobaan yang telah dilakukan, OE diberi logika low (0) maka output\r\ntidak keluar, OE diberi logika HIGH (1) dan PE diberi logika HIGH (1) dan diberi\r\ninput 1 0 1 0, PE disini untuk mengunci input yang diberikan pada rangkaian Shift\r\nRegister, dan OE diberi logika HIGH (1) PE diberi logika low (0) kondisi disini\r\nakan menggeser kekanan, dan pada percobaan lainnya OE diberi logika HIGH (1)\r\nPE diberi logika low (0) dan DS diberi logika HIGH (1) maka pada output akan\r\nmenambah output pada Q0 1.\r\n\r\n3.2.3.Bidirectional Shift Register dengan gerbang logika dasar dan DFF\r\n\r\nTabel 3. 3 Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n1 1 1 1 1 1 1 1\r\n\r\nBerdasarkan percobaan yang telah dilakukan, Bidirectional Shift Register bisa\r\nmenggeser nilai maju maupun mundur, pada percobaan baris kedua diberi clock\r\n\r\n9\r\n\r\ndan kedua input S dan R berlogika HIGH (1) hasil output tetap 0 0 0 0 ini\r\ndikarenakan input D masih berlogika low (0) oleh karena itu mendapat output Q0\r\nQ1 Q2 Q3, dan jika input berlogika HIGH (1) maka output akan keluar dan\r\nbergeser, dan Mode disini untuk merubah pergeseran yang sebelumnya berlogika\r\nlow (0) menggeser ke kanan dan Mode berlogika HIGH (1) menggeser ke kiri.\r\n\r\n10\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1.Kesimpulan\r\nBerikut ini kesimpulan dapat ditarik pada praktikum teknik digital unit 2\r\nini, yaitu :\r\n1. Pada praktikum kali ini menggunakan dan memahami cara kerja register\r\ngeser, Shift Register merupakan suatu rangkaian dari susunan flip-flop yang\r\ndisusun sedemikian rupa yang berfungsi untuk menyimpan bit secara\r\nsementara dan menggeser nilai.\r\n2. Pada praktikum kali ini merakit dan menggunakan register geser dari\r\nrangkaian flip-flop dan piranti khusus menggunakan Proteus untuk\r\nmerangkai Shift Register dari rangkaian flip-flop dan piranti khusus.', 'Wahyu Hanafi', 'UNIT 1'),
(621, '3332210002', 'Berikut ini merupakan tabel dari Register Geser Menggunakan Flip-Flop\r\nData dan Flip-Flop JK. Pada baris pertama saat inputnya S(1),R(0) maka\r\noutputnya hasilnya 0. Pada baris kedua saat inputnya S(1),R(1) maka\r\noutput hasilnya outputnya 1 pada Q0 karena data masuk ke Q0. Pada\r\nbaris ketiga saat inputnya S(1),R(1) maka output hasil 1 pada Q1 karena\r\ngeser ke kanan dari Q0, Pada baris ke empat saat inputnya S(1),R(1)\r\nmaka hasil output hasilnya 1 pada Q2 karena geser kanan dari Q1. Pada\r\nbaris kelima saat inputnya S(1),R(1) maka hasil output hasilnya 1 pada\r\nQ3 karena geser kanan dari Q2.\r\n3.2.2 Register Geser Menggunakan Piranti Khusus\r\n\r\nTabel 3.2. Register Geser Menggunakan Piranti Khusus\r\nMasukan Keluaran Keterangan\r\n\r\n12\r\n\r\nOE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3\r\n0 X X X X X X X 0 0 0 0 Proses\r\n1 1 X 1 0 1 0 1 0 1 0 Paralel Load\r\n1 0 0 X X X X 0 1 0 1 Geser Kanan\r\n1 0 1 X X X X 1 0 1 0 Geser Kanan\r\n1 0 1 X X X X 1 1 0 1 Geser Kanan\r\nBerikut ini merupakan tabel dari Register Geser Menggunakan Piranti Khusus.\r\nSaat PE(1) maka akan aktifI(PIPO), dan jika PE(0) maka DS(1) seri. Pada baris 2\r\nsampai 4 adalah PIPO dan baris 5,6 adalah SIPO. Pada baris pertama saat input\r\nnya 0 maka keluarannya juga 0 dengan keterangan proses. Pada baris kedua saat\r\ninputnya OE(1), PE(1) maka keluarannya 1,0,1,0 keterangan geser kanan. Pada\r\nbaris ketiga saat inputnya OE(1),PE(0),DS(0) maka keluarannya 0,1,0,1 karena\r\noutput geser kanan. Pada baris keempat saat inputnya OE(1),PE(0),DS(1) maka\r\nkeluaranya 1,0,1,0 karena outputnya geser ke kanan. Pada baris kelima saat\r\ninputnya OE(1),PE(0),DS(1) maka keluarannya 1,1,0,1 karena outputnya geser ke\r\nkanan, Q0(1) karena inputannya 1\r\n3.2.3 Bidirectional Shift Register\r\n\r\nTabel 3.3.Bidirectional Shift Register\r\nMasukan Keluaran\r\nClock S R Mode D Q0 Q1 Q2 Q3\r\nX 1 0 X X 0 0 0 0\r\n1 1 0 0 0 0 0 0\r\n1 1 0 1 1 0 0 0\r\n1 1 0 1 1 1 0 0\r\n1 1 0 1 1 1 1 0\r\n1 1 0 1 1 1 1 1\r\n1 1 1 0 1 1 1 0\r\n1 1 1 1 1 1 0 1\r\n1 1 1 1 1 0 1 1\r\n1 1 1 1 0 1 1 1\r\n\r\n13\r\n\r\n1 1 1 1 1 1 1 1\r\nBerikut ini merupakan tabel dari Bidirectional Shift Register. Pada tabel ini\r\noutputnya bisa digeser ke kanan dan geser ke kiri. Saat data nodenya 0 maka akan\r\ngeser ke kanan(baris ketiga sampai keenam) dan saat nodenya 1 akan geser ke\r\nkiri(baris ke tujuh sampai sembilan. Pada baris pertama saat input S(1),R(0) dan\r\nnode(0) maka outputnya 0,0,0,0pada Q. Pada baris kedua saat input S(1), R(1) dan\r\nnode(0) maka outputnya 0,0,0,0. Pada baris ketiga ketiga saat input S(1), R(1),\r\nnode(0),D(1) maka outputnya 1,0,0,0. Pada baris keempat saat inputnya S(1),\r\nR(1), node(0),D(1) maka akan geser kekanan jadi outputnya 1,1,0,0. Pada baris\r\nkelima saat inputnya S(1), R(1), node(0),D(1) maka akan geser kekanan\r\noutputnya 1,1,1,0. Pada baris keenam saat inputnya S(1), R(1), node(0),D(1) maka\r\nakan geser kekanan outputnya 1,1,1,1 Pada baris ketujuh sampai baris kesembilan\r\ninputnya S(1), R(1), node(0) maka geser kekiri.\r\n\r\n14\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerikut ini merupakan kesimpulan pada praktikum Teknik Digital\r\ndengan modul Shift Register, sebagai berikut\r\n1. Memahami shift register adalah sebuah piranti yang memiliki\r\nbanyak fungsi untuk bisa digunakan dalam sistem digital, salah satunya\r\ndigunakan untuk memori sementara serta untuk pergeserannya dilakukan\r\nkearah kanan atau kiri.\r\n2. Memahami menggunakan register geser dengan berbagai jenis\r\nyaitu, PIPO(Parallel in Parallel out),SIPO(Serial in Parallel Out),\r\nPISO(Parallel in Serial out), dan SISO(Serial in Serial out)', 'Akmal Hakim Wisesa', 'UNIT 1');

--
-- Indexes for dumped tables
--

--
-- Indexes for table `plagiator_postmodel`
--
ALTER TABLE `plagiator_postmodel`
  ADD PRIMARY KEY (`id`);

--
-- AUTO_INCREMENT for dumped tables
--

--
-- AUTO_INCREMENT for table `plagiator_postmodel`
--
ALTER TABLE `plagiator_postmodel`
  MODIFY `id` int(11) NOT NULL AUTO_INCREMENT, AUTO_INCREMENT=622;
COMMIT;

/*!40101 SET CHARACTER_SET_CLIENT=@OLD_CHARACTER_SET_CLIENT */;
/*!40101 SET CHARACTER_SET_RESULTS=@OLD_CHARACTER_SET_RESULTS */;
/*!40101 SET COLLATION_CONNECTION=@OLD_COLLATION_CONNECTION */;
