TimeQuest Timing Analyzer report for ethernet_controller
Fri Apr 10 15:47:29 2015
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'dm9000a:DM9000A|state_machine[0]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'dm9000a:DM9000A|data_index[0]'
 14. Slow Model Hold: 'dm9000a:DM9000A|state_machine[0]'
 15. Slow Model Hold: 'dm9000a:DM9000A|data_index[0]'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Minimum Pulse Width: 'CLOCK_50'
 18. Slow Model Minimum Pulse Width: 'dm9000a:DM9000A|state_machine[0]'
 19. Slow Model Minimum Pulse Width: 'dm9000a:DM9000A|data_index[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'dm9000a:DM9000A|state_machine[0]'
 30. Fast Model Setup: 'CLOCK_50'
 31. Fast Model Setup: 'dm9000a:DM9000A|data_index[0]'
 32. Fast Model Hold: 'dm9000a:DM9000A|state_machine[0]'
 33. Fast Model Hold: 'dm9000a:DM9000A|data_index[0]'
 34. Fast Model Hold: 'CLOCK_50'
 35. Fast Model Minimum Pulse Width: 'CLOCK_50'
 36. Fast Model Minimum Pulse Width: 'dm9000a:DM9000A|state_machine[0]'
 37. Fast Model Minimum Pulse Width: 'dm9000a:DM9000A|data_index[0]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; ethernet_controller                                ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; CLOCK_50                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                         ;
; dm9000a:DM9000A|data_index[0]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { dm9000a:DM9000A|data_index[0] }    ;
; dm9000a:DM9000A|state_machine[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { dm9000a:DM9000A|state_machine[0] } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+-------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                   ;
+------------+-----------------+----------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                    ;
+------------+-----------------+----------------------------------+-------------------------+
; 60.67 MHz  ; 40.36 MHz       ; dm9000a:DM9000A|state_machine[0] ; limit due to hold check ;
; 72.97 MHz  ; 57.68 MHz       ; dm9000a:DM9000A|data_index[0]    ; limit due to hold check ;
; 112.45 MHz ; 112.45 MHz      ; CLOCK_50                         ;                         ;
+------------+-----------------+----------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; dm9000a:DM9000A|state_machine[0] ; -8.456 ; -585.513      ;
; CLOCK_50                         ; -7.893 ; -3998.773     ;
; dm9000a:DM9000A|data_index[0]    ; -6.352 ; -335.280      ;
+----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; dm9000a:DM9000A|state_machine[0] ; -12.742 ; -309.336      ;
; dm9000a:DM9000A|data_index[0]    ; -8.669  ; -264.356      ;
; CLOCK_50                         ; 0.391   ; 0.000         ;
+----------------------------------+---------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -1.380 ; -584.380      ;
; dm9000a:DM9000A|state_machine[0] ; 0.148  ; 0.000         ;
; dm9000a:DM9000A|data_index[0]    ; 0.500  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'dm9000a:DM9000A|state_machine[0]'                                                                                                                                          ;
+--------+-----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -8.456 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.286     ; 5.221      ;
; -8.415 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.291     ; 5.136      ;
; -8.361 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.658     ; 5.598      ;
; -8.354 ; dm9000a:DM9000A|write_counter[1]  ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.284     ; 5.121      ;
; -8.313 ; dm9000a:DM9000A|write_counter[1]  ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.289     ; 5.036      ;
; -8.305 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.284     ; 5.072      ;
; -8.284 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.284     ; 5.012      ;
; -8.259 ; dm9000a:DM9000A|write_counter[1]  ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.656     ; 5.498      ;
; -8.235 ; dm9000a:DM9000A|write_counter[3]  ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.287     ; 4.999      ;
; -8.203 ; dm9000a:DM9000A|write_counter[1]  ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.282     ; 4.972      ;
; -8.194 ; dm9000a:DM9000A|write_counter[3]  ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.292     ; 4.914      ;
; -8.182 ; dm9000a:DM9000A|write_counter[1]  ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.282     ; 4.912      ;
; -8.160 ; dm9000a:DM9000A|write_counter[4]  ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.289     ; 4.922      ;
; -8.140 ; dm9000a:DM9000A|write_counter[3]  ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.659     ; 5.376      ;
; -8.119 ; dm9000a:DM9000A|write_counter[4]  ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.294     ; 4.837      ;
; -8.084 ; dm9000a:DM9000A|write_counter[3]  ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.285     ; 4.850      ;
; -8.065 ; dm9000a:DM9000A|write_counter[4]  ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.661     ; 5.299      ;
; -8.063 ; dm9000a:DM9000A|write_counter[3]  ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.285     ; 4.790      ;
; -8.055 ; dm9000a:DM9000A|write_counter[5]  ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.269     ; 4.837      ;
; -8.017 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.087     ; 4.938      ;
; -8.014 ; dm9000a:DM9000A|write_counter[5]  ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.274     ; 4.752      ;
; -8.009 ; dm9000a:DM9000A|write_counter[4]  ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.287     ; 4.773      ;
; -7.992 ; dm9000a:DM9000A|write_counter[2]  ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.006     ; 5.037      ;
; -7.988 ; dm9000a:DM9000A|write_counter[4]  ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.287     ; 4.713      ;
; -7.965 ; dm9000a:DM9000A|write_counter[6]  ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.264     ; 4.752      ;
; -7.960 ; dm9000a:DM9000A|write_counter[5]  ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.641     ; 5.214      ;
; -7.951 ; dm9000a:DM9000A|write_counter[2]  ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.011     ; 4.952      ;
; -7.939 ; dm9000a:DM9000A|write_counter[7]  ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.266     ; 4.724      ;
; -7.928 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[22] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.958     ; 4.928      ;
; -7.924 ; dm9000a:DM9000A|write_counter[6]  ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.269     ; 4.667      ;
; -7.904 ; dm9000a:DM9000A|write_counter[5]  ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.267     ; 4.688      ;
; -7.898 ; dm9000a:DM9000A|write_counter[7]  ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.271     ; 4.639      ;
; -7.897 ; dm9000a:DM9000A|write_counter[2]  ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.378     ; 5.414      ;
; -7.890 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.270     ; 4.632      ;
; -7.887 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.263     ; 4.636      ;
; -7.883 ; dm9000a:DM9000A|write_counter[5]  ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.267     ; 4.628      ;
; -7.875 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.108     ; 4.775      ;
; -7.870 ; dm9000a:DM9000A|write_counter[6]  ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.636     ; 5.129      ;
; -7.853 ; dm9000a:DM9000A|write_counter[23] ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.751     ; 5.110      ;
; -7.852 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.265     ; 4.638      ;
; -7.844 ; dm9000a:DM9000A|write_counter[7]  ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.638     ; 5.101      ;
; -7.841 ; dm9000a:DM9000A|write_counter[2]  ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.004     ; 4.888      ;
; -7.839 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.263     ; 4.627      ;
; -7.838 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[8]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.915     ; 5.088      ;
; -7.829 ; dm9000a:DM9000A|write_counter[13] ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.042     ; 4.795      ;
; -7.820 ; dm9000a:DM9000A|write_counter[2]  ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.004     ; 4.828      ;
; -7.815 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|write_counter[26] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.847     ; 5.019      ;
; -7.814 ; dm9000a:DM9000A|write_counter[6]  ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.262     ; 4.603      ;
; -7.797 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[2]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.884     ; 5.049      ;
; -7.793 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[19] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.828     ; 4.790      ;
; -7.793 ; dm9000a:DM9000A|write_counter[6]  ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.262     ; 4.543      ;
; -7.793 ; dm9000a:DM9000A|write_counter[18] ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.904     ; 4.897      ;
; -7.788 ; dm9000a:DM9000A|write_counter[7]  ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.264     ; 4.575      ;
; -7.773 ; dm9000a:DM9000A|write_counter[1]  ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.106     ; 4.675      ;
; -7.767 ; dm9000a:DM9000A|write_counter[7]  ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.264     ; 4.515      ;
; -7.764 ; dm9000a:DM9000A|write_counter[23] ; dm9000a:DM9000A|write_counter[22] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.622     ; 5.100      ;
; -7.760 ; dm9000a:DM9000A|write_counter[26] ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.886     ; 4.882      ;
; -7.752 ; dm9000a:DM9000A|write_counter[15] ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.902     ; 4.858      ;
; -7.749 ; dm9000a:DM9000A|write_counter[10] ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.086     ; 4.671      ;
; -7.748 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|write_counter[25] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.848     ; 4.943      ;
; -7.741 ; dm9000a:DM9000A|tick_counter[0]   ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -2.586     ; 4.014      ;
; -7.740 ; dm9000a:DM9000A|write_counter[13] ; dm9000a:DM9000A|write_counter[22] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.913     ; 4.785      ;
; -7.735 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[23] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.961     ; 4.933      ;
; -7.735 ; dm9000a:DM9000A|write_counter[3]  ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.109     ; 4.634      ;
; -7.726 ; dm9000a:DM9000A|write_counter[23] ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.934     ; 4.804      ;
; -7.724 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[20] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.962     ; 4.930      ;
; -7.723 ; dm9000a:DM9000A|write_counter[23] ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.927     ; 4.808      ;
; -7.721 ; dm9000a:DM9000A|tick_counter[20]  ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -2.604     ; 3.976      ;
; -7.713 ; dm9000a:DM9000A|write_counter[1]  ; dm9000a:DM9000A|write_counter[26] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.845     ; 4.919      ;
; -7.712 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[14] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.668     ; 5.176      ;
; -7.707 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[18] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.808     ; 4.911      ;
; -7.704 ; dm9000a:DM9000A|write_counter[18] ; dm9000a:DM9000A|write_counter[22] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.775     ; 4.887      ;
; -7.702 ; dm9000a:DM9000A|write_counter[13] ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.225     ; 4.489      ;
; -7.699 ; dm9000a:DM9000A|write_counter[13] ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.218     ; 4.493      ;
; -7.697 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[10] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.626     ; 4.960      ;
; -7.697 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[17] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.809     ; 4.899      ;
; -7.690 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.637     ; 4.948      ;
; -7.689 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[7]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.624     ; 4.950      ;
; -7.688 ; dm9000a:DM9000A|write_counter[23] ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.929     ; 4.810      ;
; -7.681 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[6]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.626     ; 4.944      ;
; -7.676 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[13] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.670     ; 5.177      ;
; -7.676 ; dm9000a:DM9000A|write_counter[25] ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.885     ; 4.799      ;
; -7.675 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[12] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.669     ; 5.179      ;
; -7.675 ; dm9000a:DM9000A|write_counter[23] ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.927     ; 4.799      ;
; -7.674 ; dm9000a:DM9000A|write_counter[23] ; dm9000a:DM9000A|write_counter[8]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.579     ; 5.260      ;
; -7.673 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[11] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.668     ; 5.177      ;
; -7.672 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[4]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.601     ; 4.925      ;
; -7.671 ; dm9000a:DM9000A|write_counter[26] ; dm9000a:DM9000A|write_counter[22] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.757     ; 4.872      ;
; -7.670 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[15] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.810     ; 4.900      ;
; -7.667 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[16] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.811     ; 4.895      ;
; -7.666 ; dm9000a:DM9000A|write_counter[18] ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.087     ; 4.591      ;
; -7.664 ; dm9000a:DM9000A|write_counter[13] ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.220     ; 4.495      ;
; -7.663 ; dm9000a:DM9000A|write_counter[18] ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.080     ; 4.595      ;
; -7.663 ; dm9000a:DM9000A|write_counter[15] ; dm9000a:DM9000A|write_counter[22] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.773     ; 4.848      ;
; -7.660 ; dm9000a:DM9000A|write_counter[10] ; dm9000a:DM9000A|write_counter[22] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.957     ; 4.661      ;
; -7.656 ; dm9000a:DM9000A|write_counter[17] ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.903     ; 4.761      ;
; -7.652 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.604     ; 4.930      ;
; -7.651 ; dm9000a:DM9000A|write_counter[13] ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -3.218     ; 4.484      ;
; -7.650 ; dm9000a:DM9000A|write_counter[13] ; dm9000a:DM9000A|write_counter[8]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.870     ; 4.945      ;
; -7.646 ; dm9000a:DM9000A|write_counter[3]  ; dm9000a:DM9000A|write_counter[22] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -2.980     ; 4.624      ;
+--------+-----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                              ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -7.893 ; place[5]  ; packet[4][3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.929      ;
; -7.893 ; place[5]  ; packet[4][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.929      ;
; -7.893 ; place[5]  ; packet[4][7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.929      ;
; -7.893 ; place[5]  ; packet[4][11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.929      ;
; -7.893 ; place[5]  ; packet[4][12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.929      ;
; -7.893 ; place[5]  ; packet[4][14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.929      ;
; -7.893 ; place[5]  ; packet[4][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.929      ;
; -7.851 ; place[5]  ; packet[15][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.896      ;
; -7.851 ; place[5]  ; packet[31][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.896      ;
; -7.851 ; place[5]  ; packet[31][13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.896      ;
; -7.851 ; place[5]  ; packet[15][13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.896      ;
; -7.846 ; place[0]  ; packet[17][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 8.910      ;
; -7.830 ; place[5]  ; packet[29][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 8.856      ;
; -7.830 ; place[5]  ; packet[15][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.867      ;
; -7.830 ; place[5]  ; packet[29][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 8.856      ;
; -7.830 ; place[5]  ; packet[15][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.867      ;
; -7.830 ; place[5]  ; packet[29][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 8.856      ;
; -7.830 ; place[5]  ; packet[15][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.867      ;
; -7.830 ; place[5]  ; packet[29][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 8.856      ;
; -7.830 ; place[5]  ; packet[15][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.867      ;
; -7.830 ; place[5]  ; packet[29][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 8.856      ;
; -7.830 ; place[5]  ; packet[15][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.867      ;
; -7.830 ; place[5]  ; packet[29][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 8.856      ;
; -7.830 ; place[5]  ; packet[29][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 8.856      ;
; -7.830 ; place[5]  ; packet[15][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.867      ;
; -7.830 ; place[5]  ; packet[15][11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.867      ;
; -7.830 ; place[5]  ; packet[15][14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.867      ;
; -7.830 ; place[5]  ; packet[15][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.867      ;
; -7.828 ; place[5]  ; packet[17][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 8.854      ;
; -7.828 ; place[5]  ; packet[17][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 8.854      ;
; -7.828 ; place[5]  ; packet[17][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 8.854      ;
; -7.828 ; place[5]  ; packet[17][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 8.854      ;
; -7.828 ; place[5]  ; packet[17][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 8.854      ;
; -7.815 ; place[0]  ; packet[27][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 8.850      ;
; -7.812 ; place[0]  ; packet[19][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 8.847      ;
; -7.805 ; place[1]  ; packet[17][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 8.869      ;
; -7.804 ; place[0]  ; packet[12][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.841      ;
; -7.804 ; place[0]  ; packet[15][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.841      ;
; -7.803 ; place[5]  ; packet[31][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.841      ;
; -7.803 ; place[5]  ; packet[31][14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.841      ;
; -7.803 ; place[5]  ; packet[31][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.841      ;
; -7.801 ; place[5]  ; packet[9][1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 8.817      ;
; -7.801 ; place[5]  ; packet[9][4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 8.817      ;
; -7.801 ; place[5]  ; packet[9][6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 8.817      ;
; -7.801 ; place[5]  ; packet[9][10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 8.817      ;
; -7.801 ; place[5]  ; packet[9][11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 8.817      ;
; -7.801 ; place[5]  ; packet[9][12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 8.817      ;
; -7.801 ; place[5]  ; packet[9][13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 8.817      ;
; -7.801 ; place[5]  ; packet[9][14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 8.817      ;
; -7.790 ; place[5]  ; packet[15][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.030      ; 8.856      ;
; -7.790 ; place[5]  ; packet[15][10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.030      ; 8.856      ;
; -7.790 ; place[5]  ; packet[15][12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.030      ; 8.856      ;
; -7.774 ; place[0]  ; packet[23][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.819      ;
; -7.774 ; place[1]  ; packet[27][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 8.809      ;
; -7.771 ; place[1]  ; packet[19][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 8.806      ;
; -7.763 ; place[1]  ; packet[12][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.800      ;
; -7.763 ; place[1]  ; packet[15][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.800      ;
; -7.755 ; place[0]  ; packet[4][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.791      ;
; -7.751 ; place[5]  ; packet[21][13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 8.779      ;
; -7.733 ; place[1]  ; packet[23][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.778      ;
; -7.728 ; place[0]  ; packet[18][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.759      ;
; -7.727 ; place[0]  ; packet[8][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 8.745      ;
; -7.725 ; place[7]  ; packet[4][3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.761      ;
; -7.725 ; place[7]  ; packet[4][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.761      ;
; -7.725 ; place[7]  ; packet[4][7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.761      ;
; -7.725 ; place[7]  ; packet[4][11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.761      ;
; -7.725 ; place[7]  ; packet[4][12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.761      ;
; -7.725 ; place[7]  ; packet[4][14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.761      ;
; -7.725 ; place[7]  ; packet[4][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.761      ;
; -7.724 ; place[0]  ; packet[30][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.755      ;
; -7.723 ; place[0]  ; packet[11][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 8.741      ;
; -7.718 ; place[5]  ; packet[23][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.755      ;
; -7.718 ; place[5]  ; packet[23][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.755      ;
; -7.714 ; place[1]  ; packet[4][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.750      ;
; -7.710 ; place[0]  ; packet[31][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.748      ;
; -7.709 ; place[0]  ; packet[29][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.747      ;
; -7.707 ; place[5]  ; packet[23][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.752      ;
; -7.707 ; place[5]  ; packet[23][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.752      ;
; -7.707 ; place[5]  ; packet[23][13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.752      ;
; -7.707 ; place[5]  ; packet[23][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.752      ;
; -7.706 ; place[0]  ; packet[13][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.030      ; 8.772      ;
; -7.705 ; place[5]  ; packet[5][0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.744      ;
; -7.705 ; place[5]  ; packet[5][1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.744      ;
; -7.705 ; place[5]  ; packet[5][2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.744      ;
; -7.705 ; place[5]  ; packet[5][4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.744      ;
; -7.705 ; place[5]  ; packet[5][6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.744      ;
; -7.705 ; place[5]  ; packet[5][13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.744      ;
; -7.704 ; place[0]  ; packet[21][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 8.768      ;
; -7.701 ; place[5]  ; packet[16][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.028     ; 8.709      ;
; -7.700 ; place[2]  ; packet[17][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 8.764      ;
; -7.692 ; place[5]  ; packet[5][12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.730      ;
; -7.687 ; place[0]  ; packet[14][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.030      ; 8.753      ;
; -7.687 ; place[1]  ; packet[18][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.718      ;
; -7.686 ; place[1]  ; packet[8][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 8.704      ;
; -7.685 ; place[0]  ; packet[7][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 8.720      ;
; -7.683 ; place[7]  ; packet[15][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.728      ;
; -7.683 ; place[7]  ; packet[31][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.728      ;
; -7.683 ; place[7]  ; packet[31][13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.728      ;
; -7.683 ; place[7]  ; packet[15][13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.728      ;
; -7.683 ; place[1]  ; packet[30][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.714      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'dm9000a:DM9000A|data_index[0]'                                                                                                                                          ;
+--------+-----------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -6.352 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.221     ; 4.742      ;
; -6.225 ; dm9000a:DM9000A|data_index[2]     ; dm9000a:DM9000A|data_index[29]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.615     ; 4.749      ;
; -6.188 ; dm9000a:DM9000A|write_counter[23] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.885     ; 4.914      ;
; -6.164 ; dm9000a:DM9000A|write_counter[13] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.176     ; 4.599      ;
; -6.156 ; dm9000a:DM9000A|data_index[2]     ; dm9000a:DM9000A|data_index[31]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.615     ; 4.705      ;
; -6.155 ; dm9000a:DM9000A|data_index[3]     ; dm9000a:DM9000A|data_index[29]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.619     ; 4.675      ;
; -6.128 ; dm9000a:DM9000A|write_counter[18] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.038     ; 4.701      ;
; -6.095 ; dm9000a:DM9000A|write_counter[26] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.020     ; 4.686      ;
; -6.087 ; dm9000a:DM9000A|write_counter[15] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.036     ; 4.662      ;
; -6.087 ; dm9000a:DM9000A|data_index[2]     ; dm9000a:DM9000A|data_index[30]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.370     ; 4.585      ;
; -6.086 ; dm9000a:DM9000A|data_index[3]     ; dm9000a:DM9000A|data_index[31]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.619     ; 4.631      ;
; -6.084 ; dm9000a:DM9000A|write_counter[10] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.220     ; 4.475      ;
; -6.070 ; dm9000a:DM9000A|write_counter[3]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.243     ; 4.438      ;
; -6.017 ; dm9000a:DM9000A|data_index[3]     ; dm9000a:DM9000A|data_index[30]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.374     ; 4.511      ;
; -6.011 ; dm9000a:DM9000A|write_counter[25] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.019     ; 4.603      ;
; -5.996 ; dm9000a:DM9000A|data_index[2]     ; dm9000a:DM9000A|data_index[28]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.625     ; 4.679      ;
; -5.991 ; dm9000a:DM9000A|write_counter[17] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.037     ; 4.565      ;
; -5.976 ; dm9000a:DM9000A|write_counter[11] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.178     ; 4.409      ;
; -5.975 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.242     ; 4.344      ;
; -5.951 ; dm9000a:DM9000A|write_counter[7]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.222     ; 4.340      ;
; -5.926 ; dm9000a:DM9000A|data_index[3]     ; dm9000a:DM9000A|data_index[28]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.629     ; 4.605      ;
; -5.891 ; dm9000a:DM9000A|write_counter[14] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.178     ; 4.324      ;
; -5.888 ; dm9000a:DM9000A|write_counter[8]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.931     ; 4.568      ;
; -5.871 ; dm9000a:DM9000A|write_counter[24] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.015     ; 4.467      ;
; -5.859 ; dm9000a:DM9000A|write_counter[16] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.035     ; 4.435      ;
; -5.854 ; dm9000a:DM9000A|write_counter[19] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.018     ; 4.447      ;
; -5.852 ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.583     ; 4.880      ;
; -5.831 ; dm9000a:DM9000A|write_counter[22] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.888     ; 4.554      ;
; -5.831 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.661     ; 5.221      ;
; -5.816 ; dm9000a:DM9000A|write_counter[6]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.220     ; 4.207      ;
; -5.790 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.666     ; 5.136      ;
; -5.784 ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.209     ; 4.186      ;
; -5.748 ; dm9000a:DM9000A|write_counter[12] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.177     ; 4.182      ;
; -5.736 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.033     ; 5.598      ;
; -5.729 ; dm9000a:DM9000A|write_counter[1]  ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.659     ; 5.121      ;
; -5.719 ; dm9000a:DM9000A|data_index[2]     ; dm9000a:DM9000A|data_index[22]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.625     ; 4.197      ;
; -5.690 ; dm9000a:DM9000A|write_counter[5]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -1.225     ; 4.076      ;
; -5.690 ; dm9000a:DM9000A|tick_counter[0]   ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.770     ; 4.531      ;
; -5.688 ; dm9000a:DM9000A|write_counter[1]  ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.664     ; 5.036      ;
; -5.680 ; dm9000a:DM9000A|data_index[1]     ; dm9000a:DM9000A|data_index[29]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.500     ; 4.319      ;
; -5.680 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.659     ; 5.072      ;
; -5.670 ; dm9000a:DM9000A|tick_counter[20]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.788     ; 4.493      ;
; -5.659 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.659     ; 5.012      ;
; -5.649 ; dm9000a:DM9000A|data_index[3]     ; dm9000a:DM9000A|data_index[22]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.629     ; 4.123      ;
; -5.634 ; dm9000a:DM9000A|write_counter[1]  ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.031     ; 5.498      ;
; -5.620 ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.581     ; 4.650      ;
; -5.611 ; dm9000a:DM9000A|data_index[1]     ; dm9000a:DM9000A|data_index[31]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.500     ; 4.275      ;
; -5.610 ; dm9000a:DM9000A|write_counter[3]  ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.662     ; 4.999      ;
; -5.603 ; dm9000a:DM9000A|write_counter[20] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.884     ; 4.330      ;
; -5.584 ; dm9000a:DM9000A|data_index[2]     ; dm9000a:DM9000A|data_index[24]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.050     ; 4.437      ;
; -5.578 ; dm9000a:DM9000A|tick_counter[21]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.787     ; 4.402      ;
; -5.578 ; dm9000a:DM9000A|write_counter[1]  ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.657     ; 4.972      ;
; -5.577 ; dm9000a:DM9000A|data_index[2]     ; dm9000a:DM9000A|data_index[21]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.615     ; 4.127      ;
; -5.573 ; dm9000a:DM9000A|tick_counter[0]   ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.153     ; 4.531      ;
; -5.569 ; dm9000a:DM9000A|write_counter[3]  ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.667     ; 4.914      ;
; -5.561 ; dm9000a:DM9000A|data_index[5]     ; dm9000a:DM9000A|data_index[29]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.409     ; 4.291      ;
; -5.557 ; dm9000a:DM9000A|write_counter[1]  ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.657     ; 4.912      ;
; -5.553 ; dm9000a:DM9000A|tick_counter[20]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.171     ; 4.493      ;
; -5.551 ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.759     ; 4.403      ;
; -5.544 ; dm9000a:DM9000A|data_index[2]     ; dm9000a:DM9000A|data_index[23]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.623     ; 4.228      ;
; -5.542 ; dm9000a:DM9000A|data_index[1]     ; dm9000a:DM9000A|data_index[30]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.255     ; 4.155      ;
; -5.538 ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.583     ; 4.566      ;
; -5.535 ; dm9000a:DM9000A|tick_counter[12]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.788     ; 4.358      ;
; -5.535 ; dm9000a:DM9000A|write_counter[4]  ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.664     ; 4.922      ;
; -5.532 ; dm9000a:DM9000A|write_counter[2]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.962     ; 4.181      ;
; -5.517 ; dm9000a:DM9000A|tick_counter[0]   ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.327     ; 4.725      ;
; -5.515 ; dm9000a:DM9000A|write_counter[3]  ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.034     ; 5.376      ;
; -5.514 ; dm9000a:DM9000A|data_index[3]     ; dm9000a:DM9000A|data_index[24]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.054     ; 4.363      ;
; -5.507 ; dm9000a:DM9000A|data_index[3]     ; dm9000a:DM9000A|data_index[21]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.619     ; 4.053      ;
; -5.504 ; dm9000a:DM9000A|data_index[2]     ; dm9000a:DM9000A|data_index[26]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.049     ; 4.496      ;
; -5.503 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.778     ; 4.260      ;
; -5.503 ; dm9000a:DM9000A|data_index[2]     ; dm9000a:DM9000A|data_index[20]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.618     ; 4.053      ;
; -5.497 ; dm9000a:DM9000A|tick_counter[20]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.345     ; 4.687      ;
; -5.494 ; dm9000a:DM9000A|write_counter[4]  ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.669     ; 4.837      ;
; -5.492 ; dm9000a:DM9000A|data_index[5]     ; dm9000a:DM9000A|data_index[31]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.409     ; 4.247      ;
; -5.474 ; dm9000a:DM9000A|data_index[3]     ; dm9000a:DM9000A|data_index[23]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.627     ; 4.154      ;
; -5.461 ; dm9000a:DM9000A|tick_counter[21]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.170     ; 4.402      ;
; -5.459 ; dm9000a:DM9000A|write_counter[3]  ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.660     ; 4.850      ;
; -5.451 ; dm9000a:DM9000A|data_index[1]     ; dm9000a:DM9000A|data_index[28]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.510     ; 4.249      ;
; -5.445 ; dm9000a:DM9000A|tick_counter[22]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.787     ; 4.269      ;
; -5.441 ; dm9000a:DM9000A|data_index[4]     ; dm9000a:DM9000A|data_index[29]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.496     ; 4.084      ;
; -5.440 ; dm9000a:DM9000A|write_counter[4]  ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.036     ; 5.299      ;
; -5.438 ; dm9000a:DM9000A|write_counter[3]  ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.660     ; 4.790      ;
; -5.434 ; dm9000a:DM9000A|data_index[3]     ; dm9000a:DM9000A|data_index[26]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.053     ; 4.422      ;
; -5.433 ; dm9000a:DM9000A|data_index[3]     ; dm9000a:DM9000A|data_index[20]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.622     ; 3.979      ;
; -5.430 ; dm9000a:DM9000A|write_counter[5]  ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.644     ; 4.837      ;
; -5.428 ; dm9000a:DM9000A|tick_counter[13]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.770     ; 4.269      ;
; -5.423 ; dm9000a:DM9000A|data_index[5]     ; dm9000a:DM9000A|data_index[30]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.164     ; 4.127      ;
; -5.423 ; dm9000a:DM9000A|tick_counter[8]   ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.768     ; 4.266      ;
; -5.418 ; dm9000a:DM9000A|tick_counter[12]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.171     ; 4.358      ;
; -5.405 ; dm9000a:DM9000A|tick_counter[21]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.344     ; 4.596      ;
; -5.400 ; dm9000a:DM9000A|tick_counter[0]   ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.710     ; 4.725      ;
; -5.399 ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.576     ; 4.434      ;
; -5.392 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.462     ; 4.938      ;
; -5.389 ; dm9000a:DM9000A|tick_counter[23]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.801     ; 4.199      ;
; -5.389 ; dm9000a:DM9000A|write_counter[5]  ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.649     ; 4.752      ;
; -5.384 ; dm9000a:DM9000A|write_counter[4]  ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.662     ; 4.773      ;
; -5.380 ; dm9000a:DM9000A|tick_counter[20]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.728     ; 4.687      ;
; -5.375 ; dm9000a:DM9000A|data_index[2]     ; dm9000a:DM9000A|data_index[29]    ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.765     ; 4.749      ;
; -5.372 ; dm9000a:DM9000A|data_index[4]     ; dm9000a:DM9000A|data_index[31]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -1.496     ; 4.040      ;
+--------+-----------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'dm9000a:DM9000A|state_machine[0]'                                                                                                                                  ;
+---------+----------------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -12.742 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.574     ; 2.832      ;
; -12.690 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.522     ; 2.832      ;
; -12.682 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.585     ; 2.903      ;
; -12.630 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.533     ; 2.903      ;
; -12.565 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.551     ; 2.986      ;
; -12.513 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.499     ; 2.986      ;
; -12.387 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.585     ; 3.198      ;
; -12.359 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.574     ; 3.215      ;
; -12.335 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.533     ; 3.198      ;
; -12.324 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.584     ; 3.260      ;
; -12.307 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.582     ; 3.275      ;
; -12.307 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.522     ; 3.215      ;
; -12.272 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.532     ; 3.260      ;
; -12.255 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.530     ; 3.275      ;
; -12.242 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.574     ; 2.832      ;
; -12.232 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.601     ; 3.369      ;
; -12.190 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.522     ; 2.832      ;
; -12.182 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.585     ; 2.903      ;
; -12.180 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.549     ; 3.369      ;
; -12.148 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.582     ; 3.434      ;
; -12.130 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.533     ; 2.903      ;
; -12.096 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.530     ; 3.434      ;
; -12.065 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.551     ; 2.986      ;
; -12.035 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[8]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.531     ; 3.496      ;
; -12.013 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.499     ; 2.986      ;
; -11.989 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.563     ; 3.574      ;
; -11.983 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[8]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.479     ; 3.496      ;
; -11.956 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.574     ; 3.618      ;
; -11.947 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.593     ; 3.646      ;
; -11.937 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.511     ; 3.574      ;
; -11.911 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.565     ; 3.654      ;
; -11.904 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.522     ; 3.618      ;
; -11.895 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.541     ; 3.646      ;
; -11.887 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.585     ; 3.198      ;
; -11.859 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.574     ; 3.215      ;
; -11.859 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.513     ; 3.654      ;
; -11.835 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.533     ; 3.198      ;
; -11.824 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.584     ; 3.260      ;
; -11.807 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.582     ; 3.275      ;
; -11.807 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.522     ; 3.215      ;
; -11.772 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.532     ; 3.260      ;
; -11.763 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.578     ; 3.815      ;
; -11.755 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.530     ; 3.275      ;
; -11.733 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.584     ; 3.851      ;
; -11.732 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.601     ; 3.369      ;
; -11.711 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.526     ; 3.815      ;
; -11.681 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.532     ; 3.851      ;
; -11.680 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.549     ; 3.369      ;
; -11.649 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.578     ; 3.929      ;
; -11.648 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.582     ; 3.434      ;
; -11.647 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.578     ; 3.931      ;
; -11.633 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|cmd      ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.466     ; 3.833      ;
; -11.630 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.565     ; 3.935      ;
; -11.597 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.526     ; 3.929      ;
; -11.596 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.530     ; 3.434      ;
; -11.595 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.526     ; 3.931      ;
; -11.581 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|cmd      ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.414     ; 3.833      ;
; -11.578 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.513     ; 3.935      ;
; -11.557 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.578     ; 4.021      ;
; -11.538 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.563     ; 4.025      ;
; -11.535 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[8]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.531     ; 3.496      ;
; -11.505 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.526     ; 4.021      ;
; -11.489 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.563     ; 3.574      ;
; -11.486 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.511     ; 4.025      ;
; -11.483 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[8]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.479     ; 3.496      ;
; -11.456 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.574     ; 3.618      ;
; -11.447 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.593     ; 3.646      ;
; -11.437 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.511     ; 3.574      ;
; -11.411 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.565     ; 3.654      ;
; -11.404 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.522     ; 3.618      ;
; -11.395 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.541     ; 3.646      ;
; -11.392 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.565     ; 4.173      ;
; -11.359 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.513     ; 3.654      ;
; -11.358 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.565     ; 4.207      ;
; -11.356 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.574     ; 4.218      ;
; -11.340 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.513     ; 4.173      ;
; -11.306 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.513     ; 4.207      ;
; -11.304 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.522     ; 4.218      ;
; -11.299 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.565     ; 4.266      ;
; -11.263 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.578     ; 3.815      ;
; -11.247 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.513     ; 4.266      ;
; -11.233 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.584     ; 3.851      ;
; -11.211 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.526     ; 3.815      ;
; -11.181 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.532     ; 3.851      ;
; -11.149 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.578     ; 3.929      ;
; -11.147 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.578     ; 3.931      ;
; -11.133 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|cmd      ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.466     ; 3.833      ;
; -11.130 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.565     ; 3.935      ;
; -11.097 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.526     ; 3.929      ;
; -11.095 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.526     ; 3.931      ;
; -11.081 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|cmd      ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.414     ; 3.833      ;
; -11.078 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.513     ; 3.935      ;
; -11.057 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.578     ; 4.021      ;
; -11.038 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.563     ; 4.025      ;
; -11.005 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.526     ; 4.021      ;
; -10.994 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.551     ; 4.557      ;
; -10.994 ; dm9000a:DM9000A|write_counter[1] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 12.318     ; 1.324      ;
; -10.986 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 15.511     ; 4.025      ;
; -10.942 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.499     ; 4.557      ;
; -10.912 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 15.565     ; 4.653      ;
+---------+----------------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'dm9000a:DM9000A|data_index[0]'                                                                                                                                  ;
+--------+-----------------------------------+--------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                  ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -8.669 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.501     ; 2.832      ;
; -8.609 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.512     ; 2.903      ;
; -8.492 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.478     ; 2.986      ;
; -8.314 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.512     ; 3.198      ;
; -8.286 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.501     ; 3.215      ;
; -8.251 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.511     ; 3.260      ;
; -8.234 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.509     ; 3.275      ;
; -8.169 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.501     ; 2.832      ;
; -8.159 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.528     ; 3.369      ;
; -8.109 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.512     ; 2.903      ;
; -8.075 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.509     ; 3.434      ;
; -7.992 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.478     ; 2.986      ;
; -7.962 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[8]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.458     ; 3.496      ;
; -7.916 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.490     ; 3.574      ;
; -7.883 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.501     ; 3.618      ;
; -7.874 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.520     ; 3.646      ;
; -7.838 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.492     ; 3.654      ;
; -7.814 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.512     ; 3.198      ;
; -7.786 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.501     ; 3.215      ;
; -7.751 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.511     ; 3.260      ;
; -7.734 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.509     ; 3.275      ;
; -7.690 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.505     ; 3.815      ;
; -7.660 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.511     ; 3.851      ;
; -7.659 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.528     ; 3.369      ;
; -7.576 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.505     ; 3.929      ;
; -7.575 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.509     ; 3.434      ;
; -7.574 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.505     ; 3.931      ;
; -7.560 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|cmd      ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.393     ; 3.833      ;
; -7.557 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.492     ; 3.935      ;
; -7.484 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.505     ; 4.021      ;
; -7.465 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.490     ; 4.025      ;
; -7.462 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[8]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.458     ; 3.496      ;
; -7.416 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.490     ; 3.574      ;
; -7.383 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.501     ; 3.618      ;
; -7.374 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.520     ; 3.646      ;
; -7.338 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.492     ; 3.654      ;
; -7.319 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.492     ; 4.173      ;
; -7.285 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.492     ; 4.207      ;
; -7.283 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.501     ; 4.218      ;
; -7.226 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.492     ; 4.266      ;
; -7.190 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.505     ; 3.815      ;
; -7.160 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.511     ; 3.851      ;
; -7.076 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.505     ; 3.929      ;
; -7.074 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.505     ; 3.931      ;
; -7.060 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|cmd      ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.393     ; 3.833      ;
; -7.057 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.492     ; 3.935      ;
; -6.984 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.505     ; 4.021      ;
; -6.973 ; dm9000a:DM9000A|write_counter[1]  ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 8.297      ; 1.324      ;
; -6.965 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.490     ; 4.025      ;
; -6.921 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.478     ; 4.557      ;
; -6.839 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.492     ; 4.653      ;
; -6.819 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.492     ; 4.173      ;
; -6.789 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.511     ; 4.722      ;
; -6.785 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.492     ; 4.207      ;
; -6.783 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.501     ; 4.218      ;
; -6.778 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.511     ; 4.733      ;
; -6.740 ; dm9000a:DM9000A|write_counter[4]  ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 8.292      ; 1.552      ;
; -6.726 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.492     ; 4.266      ;
; -6.454 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.528     ; 5.074      ;
; -6.444 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.520     ; 5.076      ;
; -6.421 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.478     ; 4.557      ;
; -6.416 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[8]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 11.458     ; 5.042      ;
; -6.339 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.492     ; 4.653      ;
; -6.289 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.511     ; 4.722      ;
; -6.278 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.511     ; 4.733      ;
; -6.067 ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 8.961      ; 2.894      ;
; -6.059 ; packet[28][10]                    ; dm9000a:DM9000A|data[10] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.841      ; 2.282      ;
; -6.049 ; packet[1][15]                     ; dm9000a:DM9000A|data[15] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.829      ; 2.280      ;
; -5.954 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.528     ; 5.074      ;
; -5.944 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.520     ; 5.076      ;
; -5.934 ; packet[2][14]                     ; dm9000a:DM9000A|data[14] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.858      ; 2.424      ;
; -5.934 ; dm9000a:DM9000A|write_counter[2]  ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 8.575      ; 2.641      ;
; -5.928 ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 8.954      ; 3.026      ;
; -5.926 ; packet[25][10]                    ; dm9000a:DM9000A|data[10] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.841      ; 2.415      ;
; -5.919 ; packet[28][12]                    ; dm9000a:DM9000A|data[12] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.834      ; 2.415      ;
; -5.916 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[8]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 11.458     ; 5.042      ;
; -5.915 ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 8.778      ; 2.863      ;
; -5.894 ; packet[31][11]                    ; dm9000a:DM9000A|data[11] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.839      ; 2.445      ;
; -5.879 ; packet[2][10]                     ; dm9000a:DM9000A|data[10] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.847      ; 2.468      ;
; -5.863 ; dm9000a:DM9000A|write_counter[20] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 8.653      ; 2.790      ;
; -5.846 ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 8.956      ; 3.110      ;
; -5.840 ; packet[6][13]                     ; dm9000a:DM9000A|data[13] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.846      ; 2.506      ;
; -5.830 ; packet[13][10]                    ; dm9000a:DM9000A|data[10] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.837      ; 2.507      ;
; -5.791 ; packet[26][11]                    ; dm9000a:DM9000A|data[11] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.829      ; 2.538      ;
; -5.782 ; packet[28][3]                     ; dm9000a:DM9000A|data[3]  ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.843      ; 2.561      ;
; -5.781 ; packet[25][12]                    ; dm9000a:DM9000A|data[12] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.834      ; 2.553      ;
; -5.776 ; dm9000a:DM9000A|write_counter[5]  ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 8.312      ; 2.536      ;
; -5.771 ; packet[29][15]                    ; dm9000a:DM9000A|data[15] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.810      ; 2.539      ;
; -5.771 ; packet[7][15]                     ; dm9000a:DM9000A|data[15] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.813      ; 2.542      ;
; -5.765 ; packet[10][10]                    ; dm9000a:DM9000A|data[10] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.882      ; 2.617      ;
; -5.764 ; packet[10][14]                    ; dm9000a:DM9000A|data[14] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.815      ; 2.551      ;
; -5.757 ; packet[11][15]                    ; dm9000a:DM9000A|data[15] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.830      ; 2.573      ;
; -5.752 ; packet[27][14]                    ; dm9000a:DM9000A|data[14] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.846      ; 2.594      ;
; -5.742 ; packet[7][12]                     ; dm9000a:DM9000A|data[12] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.833      ; 2.591      ;
; -5.728 ; packet[15][14]                    ; dm9000a:DM9000A|data[14] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.844      ; 2.616      ;
; -5.725 ; packet[13][12]                    ; dm9000a:DM9000A|data[12] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.824      ; 2.599      ;
; -5.718 ; dm9000a:DM9000A|write_counter[12] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 8.360      ; 2.642      ;
; -5.712 ; packet[29][5]                     ; dm9000a:DM9000A|data[5]  ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.856      ; 2.644      ;
; -5.707 ; packet[21][13]                    ; dm9000a:DM9000A|data[13] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.853      ; 2.646      ;
; -5.683 ; packet[30][14]                    ; dm9000a:DM9000A|data[14] ; CLOCK_50                         ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 8.852      ; 2.669      ;
+--------+-----------------------------------+--------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                             ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; packet_state[2]             ; packet_state[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet_state[3]             ; packet_state[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet_state[1]             ; packet_state[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clear_to_send               ; clear_to_send               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|divider     ; dm9000a:DM9000A|divider     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|clock_25mhz ; dm9000a:DM9000A|clock_25mhz ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[22][8]               ; packet[22][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[26][8]               ; packet[26][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[18][8]               ; packet[18][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[30][8]               ; packet[30][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[25][8]               ; packet[25][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[21][8]               ; packet[21][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[17][8]               ; packet[17][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[29][8]               ; packet[29][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[20][8]               ; packet[20][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[24][8]               ; packet[24][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[16][8]               ; packet[16][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[28][8]               ; packet[28][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[27][8]               ; packet[27][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[23][8]               ; packet[23][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[19][8]               ; packet[19][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[31][8]               ; packet[31][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[10][8]               ; packet[10][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[9][8]                ; packet[9][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[8][8]                ; packet[8][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[11][8]               ; packet[11][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[5][8]                ; packet[5][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[6][8]                ; packet[6][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[4][8]                ; packet[4][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[7][8]                ; packet[7][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[13][8]               ; packet[13][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[14][8]               ; packet[14][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[12][8]               ; packet[12][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[15][8]               ; packet[15][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; dm9000a:DM9000A|divider     ; dm9000a:DM9000A|clock_25mhz ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.779      ;
; 0.531 ; clock_counter[31]           ; clock_counter[31]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.552 ; packet_state[3]             ; packet_state[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.818      ;
; 0.795 ; clock_counter[7]            ; clock_counter[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; clock_counter[16]           ; clock_counter[16]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; clock_counter[9]            ; clock_counter[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; clock_counter[11]           ; clock_counter[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; clock_counter[17]           ; clock_counter[17]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; clock_counter[13]           ; clock_counter[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clock_counter[14]           ; clock_counter[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clock_counter[15]           ; clock_counter[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clock_counter[18]           ; clock_counter[18]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clock_counter[20]           ; clock_counter[20]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clock_counter[23]           ; clock_counter[23]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clock_counter[25]           ; clock_counter[25]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clock_counter[27]           ; clock_counter[27]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clock_counter[29]           ; clock_counter[29]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clock_counter[30]           ; clock_counter[30]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.835 ; clock_counter[10]           ; clock_counter[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; clock_counter[12]           ; clock_counter[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; clock_counter[3]            ; clock_counter[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clock_counter[19]           ; clock_counter[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clock_counter[24]           ; clock_counter[24]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clock_counter[26]           ; clock_counter[26]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clock_counter[28]           ; clock_counter[28]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clock_counter[5]            ; clock_counter[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; clock_counter[6]            ; clock_counter[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; clock_counter[21]           ; clock_counter[21]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; clock_counter[22]           ; clock_counter[22]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.860 ; packet_state[2]             ; packet_state[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.126      ;
; 1.071 ; packet_state[1]             ; packet_state[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.337      ;
; 1.072 ; packet[2][8]                ; packet[2][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.338      ;
; 1.081 ; packet[0][8]                ; packet[0][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.347      ;
; 1.178 ; clock_counter[16]           ; clock_counter[17]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.444      ;
; 1.184 ; clock_counter[9]            ; clock_counter[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; clock_counter[11]           ; clock_counter[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; clock_counter[17]           ; clock_counter[18]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; clock_counter[30]           ; clock_counter[31]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clock_counter[13]           ; clock_counter[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clock_counter[14]           ; clock_counter[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clock_counter[29]           ; clock_counter[30]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clock_counter[18]           ; clock_counter[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clock_counter[25]           ; clock_counter[26]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clock_counter[27]           ; clock_counter[28]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clock_counter[20]           ; clock_counter[21]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.219 ; packet[3][8]                ; packet[3][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.485      ;
; 1.221 ; clock_counter[10]           ; clock_counter[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; clock_counter[12]           ; clock_counter[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.222 ; packet_state[3]             ; place[0]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.487      ;
; 1.224 ; clock_counter[19]           ; clock_counter[20]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; clock_counter[24]           ; clock_counter[25]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; clock_counter[26]           ; clock_counter[27]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; clock_counter[28]           ; clock_counter[29]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; clock_counter[6]            ; clock_counter[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; clock_counter[22]           ; clock_counter[23]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; clock_counter[5]            ; clock_counter[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; clock_counter[21]           ; clock_counter[22]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.233 ; packet_state[3]             ; place[13]                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.498      ;
; 1.233 ; packet_state[0]             ; packet_state[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.499      ;
; 1.249 ; clock_counter[16]           ; clock_counter[18]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.515      ;
; 1.255 ; clock_counter[9]            ; clock_counter[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; clock_counter[11]           ; clock_counter[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.259 ; clock_counter[17]           ; clock_counter[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; clock_counter[29]           ; clock_counter[31]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clock_counter[13]           ; clock_counter[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clock_counter[18]           ; clock_counter[20]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clear_to_send               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clear_to_send               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[20]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[20]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[21]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[21]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[22]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[22]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[23]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[23]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[24]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[24]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[25]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[25]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[26]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[26]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[27]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[27]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[28]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[28]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[29]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[29]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[30]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[30]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[31]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[31]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|clock_25mhz ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|clock_25mhz ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|divider     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|divider     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][8]                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'dm9000a:DM9000A|state_machine[0]'                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+
; 0.148 ; 0.148        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector78~0|combout         ;
; 0.148 ; 0.148        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector78~0|combout         ;
; 0.148 ; 0.148        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|state_machine[2]|datac       ;
; 0.148 ; 0.148        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|state_machine[2]|datac       ;
; 0.148 ; 0.148        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|state_machine[3]|datac       ;
; 0.148 ; 0.148        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|state_machine[3]|datac       ;
; 0.148 ; 0.148        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|state_machine[4]|datac       ;
; 0.148 ; 0.148        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|state_machine[4]|datac       ;
; 0.148 ; 0.148        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; dm9000a:DM9000A|state_machine[2]     ;
; 0.148 ; 0.148        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; dm9000a:DM9000A|state_machine[2]     ;
; 0.148 ; 0.148        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; dm9000a:DM9000A|state_machine[3]     ;
; 0.148 ; 0.148        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; dm9000a:DM9000A|state_machine[3]     ;
; 0.148 ; 0.148        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; dm9000a:DM9000A|state_machine[4]     ;
; 0.148 ; 0.148        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; dm9000a:DM9000A|state_machine[4]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~5|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~5|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~5|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~5|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~6|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~6|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Equal9~6|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Equal9~6|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Equal9~7|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Equal9~7|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Equal9~7|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Equal9~7|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~9|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~9|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~9|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~9|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector20~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector20~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector20~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector20~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector20~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector20~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector20~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector20~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector28~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector28~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector28~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector28~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector28~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector28~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector28~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector28~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector32~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector32~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector32~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector32~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector32~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector32~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector32~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector32~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector32~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector32~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector32~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector32~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector32~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector32~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector32~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector32~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector68~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector68~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector68~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector68~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector68~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector68~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector68~3|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~3|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector68~3|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~3|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector78~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector78~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector78~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector78~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector84~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector84~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector84~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector84~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector84~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector84~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector84~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector84~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector84~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector84~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector84~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector84~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector84~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector84~3|combout         ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'dm9000a:DM9000A|data_index[0]'                                                                              ;
+-------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Equal8~10|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Equal8~10|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Equal8~10|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Equal8~10|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Equal8~9|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Equal8~9|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Equal8~9|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Equal8~9|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector20~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector20~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~1|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~1|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector28~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector28~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector28~1|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector28~1|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector68~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector68~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~3|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~3|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector78~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector78~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector78~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector78~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector84~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector84~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector84~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector84~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector84~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector84~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector84~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector84~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|cmd|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|cmd|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[0]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[0]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[10]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[10]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[11]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[11]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[12]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[12]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[13]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[13]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[14]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[14]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[15]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[15]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[1]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[1]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[2]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[2]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[3]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[3]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[4]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[4]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[5]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[5]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[6]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[6]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[7]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[7]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[8]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[8]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[9]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[9]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data_index[0]|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data_index[0]|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[10]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[10]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[11]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[11]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[12]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[12]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[13]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[13]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[14]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[14]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[15]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[15]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[16]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[16]|datac         ;
+-------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; GPIO_1[*]   ; CLOCK_50                         ; 8.770 ; 8.770 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[0]  ; CLOCK_50                         ; 7.464 ; 7.464 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[1]  ; CLOCK_50                         ; 6.718 ; 6.718 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[2]  ; CLOCK_50                         ; 6.742 ; 6.742 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[3]  ; CLOCK_50                         ; 6.744 ; 6.744 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[4]  ; CLOCK_50                         ; 6.581 ; 6.581 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[5]  ; CLOCK_50                         ; 7.832 ; 7.832 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[6]  ; CLOCK_50                         ; 7.405 ; 7.405 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[7]  ; CLOCK_50                         ; 7.267 ; 7.267 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[8]  ; CLOCK_50                         ; 8.770 ; 8.770 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[9]  ; CLOCK_50                         ; 7.310 ; 7.310 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[10] ; CLOCK_50                         ; 7.216 ; 7.216 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[11] ; CLOCK_50                         ; 7.256 ; 7.256 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[12] ; CLOCK_50                         ; 6.596 ; 6.596 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[13] ; CLOCK_50                         ; 6.714 ; 6.714 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[14] ; CLOCK_50                         ; 7.541 ; 7.541 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[15] ; CLOCK_50                         ; 7.034 ; 7.034 ; Rise       ; CLOCK_50                         ;
; ENET_INT    ; dm9000a:DM9000A|data_index[0]    ; 6.519 ; 6.519 ; Rise       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_INT    ; dm9000a:DM9000A|state_machine[0] ; 7.022 ; 7.022 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; GPIO_1[*]   ; CLOCK_50                         ; -4.502 ; -4.502 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[0]  ; CLOCK_50                         ; -6.143 ; -6.143 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[1]  ; CLOCK_50                         ; -5.325 ; -5.325 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[2]  ; CLOCK_50                         ; -4.910 ; -4.910 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[3]  ; CLOCK_50                         ; -4.994 ; -4.994 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[4]  ; CLOCK_50                         ; -4.825 ; -4.825 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[5]  ; CLOCK_50                         ; -5.992 ; -5.992 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[6]  ; CLOCK_50                         ; -5.162 ; -5.162 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[7]  ; CLOCK_50                         ; -5.870 ; -5.870 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[8]  ; CLOCK_50                         ; -5.613 ; -5.613 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[9]  ; CLOCK_50                         ; -4.930 ; -4.930 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[10] ; CLOCK_50                         ; -5.466 ; -5.466 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[11] ; CLOCK_50                         ; -5.677 ; -5.677 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[12] ; CLOCK_50                         ; -4.502 ; -4.502 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[13] ; CLOCK_50                         ; -5.247 ; -5.247 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[14] ; CLOCK_50                         ; -6.208 ; -6.208 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[15] ; CLOCK_50                         ; -5.437 ; -5.437 ; Rise       ; CLOCK_50                         ;
; ENET_INT    ; dm9000a:DM9000A|data_index[0]    ; -3.999 ; -3.999 ; Rise       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_INT    ; dm9000a:DM9000A|state_machine[0] ; -4.775 ; -4.775 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port      ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+
; ENET_CLK       ; CLOCK_50                         ; 6.115  ; 6.115  ; Rise       ; CLOCK_50                         ;
; ENET_CMD       ; dm9000a:DM9000A|data_index[0]    ; 16.231 ; 16.231 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_DATA[*]   ; dm9000a:DM9000A|data_index[0]    ; 17.332 ; 17.332 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|data_index[0]    ; 16.411 ; 16.411 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|data_index[0]    ; 16.359 ; 16.359 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|data_index[0]    ; 16.176 ; 16.176 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|data_index[0]    ; 16.487 ; 16.487 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|data_index[0]    ; 16.209 ; 16.209 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|data_index[0]    ; 16.319 ; 16.319 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|data_index[0]    ; 15.584 ; 15.584 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|data_index[0]    ; 15.592 ; 15.592 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|data_index[0]    ; 15.986 ; 15.986 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|data_index[0]    ; 16.671 ; 16.671 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[10] ; dm9000a:DM9000A|data_index[0]    ; 17.332 ; 17.332 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[11] ; dm9000a:DM9000A|data_index[0]    ; 17.063 ; 17.063 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[12] ; dm9000a:DM9000A|data_index[0]    ; 17.036 ; 17.036 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[13] ; dm9000a:DM9000A|data_index[0]    ; 16.272 ; 16.272 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[14] ; dm9000a:DM9000A|data_index[0]    ; 16.481 ; 16.481 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[15] ; dm9000a:DM9000A|data_index[0]    ; 16.443 ; 16.443 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_WR_N      ; dm9000a:DM9000A|data_index[0]    ; 17.360 ; 17.360 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_CMD       ; dm9000a:DM9000A|state_machine[0] ; 20.304 ; 20.304 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_DATA[*]   ; dm9000a:DM9000A|state_machine[0] ; 21.405 ; 21.405 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|state_machine[0] ; 20.484 ; 20.484 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|state_machine[0] ; 20.432 ; 20.432 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|state_machine[0] ; 20.249 ; 20.249 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|state_machine[0] ; 20.560 ; 20.560 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|state_machine[0] ; 20.282 ; 20.282 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|state_machine[0] ; 20.392 ; 20.392 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|state_machine[0] ; 19.657 ; 19.657 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|state_machine[0] ; 19.665 ; 19.665 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|state_machine[0] ; 20.059 ; 20.059 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|state_machine[0] ; 20.744 ; 20.744 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[10] ; dm9000a:DM9000A|state_machine[0] ; 21.405 ; 21.405 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[11] ; dm9000a:DM9000A|state_machine[0] ; 21.136 ; 21.136 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[12] ; dm9000a:DM9000A|state_machine[0] ; 21.109 ; 21.109 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[13] ; dm9000a:DM9000A|state_machine[0] ; 20.345 ; 20.345 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[14] ; dm9000a:DM9000A|state_machine[0] ; 20.554 ; 20.554 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[15] ; dm9000a:DM9000A|state_machine[0] ; 20.516 ; 20.516 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_RST_N     ; dm9000a:DM9000A|state_machine[0] ; 14.730 ; 14.730 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_WR_N      ; dm9000a:DM9000A|state_machine[0] ; 21.433 ; 21.433 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_CMD       ; dm9000a:DM9000A|state_machine[0] ; 20.252 ; 20.252 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_DATA[*]   ; dm9000a:DM9000A|state_machine[0] ; 21.353 ; 21.353 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|state_machine[0] ; 20.432 ; 20.432 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|state_machine[0] ; 20.380 ; 20.380 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|state_machine[0] ; 20.197 ; 20.197 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|state_machine[0] ; 20.508 ; 20.508 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|state_machine[0] ; 20.230 ; 20.230 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|state_machine[0] ; 20.340 ; 20.340 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|state_machine[0] ; 19.605 ; 19.605 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|state_machine[0] ; 19.613 ; 19.613 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|state_machine[0] ; 20.007 ; 20.007 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|state_machine[0] ; 20.692 ; 20.692 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[10] ; dm9000a:DM9000A|state_machine[0] ; 21.353 ; 21.353 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[11] ; dm9000a:DM9000A|state_machine[0] ; 21.084 ; 21.084 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[12] ; dm9000a:DM9000A|state_machine[0] ; 21.057 ; 21.057 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[13] ; dm9000a:DM9000A|state_machine[0] ; 20.293 ; 20.293 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[14] ; dm9000a:DM9000A|state_machine[0] ; 20.502 ; 20.502 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[15] ; dm9000a:DM9000A|state_machine[0] ; 20.464 ; 20.464 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_WR_N      ; dm9000a:DM9000A|state_machine[0] ; 21.381 ; 21.381 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port      ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+
; ENET_CLK       ; CLOCK_50                         ; 6.115  ; 6.115  ; Rise       ; CLOCK_50                         ;
; ENET_CMD       ; dm9000a:DM9000A|data_index[0]    ; 16.231 ; 16.231 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_DATA[*]   ; dm9000a:DM9000A|data_index[0]    ; 15.584 ; 15.584 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|data_index[0]    ; 16.411 ; 16.411 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|data_index[0]    ; 16.359 ; 16.359 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|data_index[0]    ; 16.176 ; 16.176 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|data_index[0]    ; 16.487 ; 16.487 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|data_index[0]    ; 16.209 ; 16.209 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|data_index[0]    ; 16.319 ; 16.319 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|data_index[0]    ; 15.584 ; 15.584 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|data_index[0]    ; 15.592 ; 15.592 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|data_index[0]    ; 15.986 ; 15.986 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|data_index[0]    ; 16.671 ; 16.671 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[10] ; dm9000a:DM9000A|data_index[0]    ; 17.332 ; 17.332 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[11] ; dm9000a:DM9000A|data_index[0]    ; 17.063 ; 17.063 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[12] ; dm9000a:DM9000A|data_index[0]    ; 17.036 ; 17.036 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[13] ; dm9000a:DM9000A|data_index[0]    ; 16.272 ; 16.272 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[14] ; dm9000a:DM9000A|data_index[0]    ; 16.481 ; 16.481 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[15] ; dm9000a:DM9000A|data_index[0]    ; 16.443 ; 16.443 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_WR_N      ; dm9000a:DM9000A|data_index[0]    ; 17.360 ; 17.360 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_CMD       ; dm9000a:DM9000A|state_machine[0] ; 20.304 ; 20.304 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_DATA[*]   ; dm9000a:DM9000A|state_machine[0] ; 19.657 ; 19.657 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|state_machine[0] ; 20.484 ; 20.484 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|state_machine[0] ; 20.432 ; 20.432 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|state_machine[0] ; 20.249 ; 20.249 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|state_machine[0] ; 20.560 ; 20.560 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|state_machine[0] ; 20.282 ; 20.282 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|state_machine[0] ; 20.392 ; 20.392 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|state_machine[0] ; 19.657 ; 19.657 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|state_machine[0] ; 19.665 ; 19.665 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|state_machine[0] ; 20.059 ; 20.059 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|state_machine[0] ; 20.744 ; 20.744 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[10] ; dm9000a:DM9000A|state_machine[0] ; 21.405 ; 21.405 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[11] ; dm9000a:DM9000A|state_machine[0] ; 21.136 ; 21.136 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[12] ; dm9000a:DM9000A|state_machine[0] ; 21.109 ; 21.109 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[13] ; dm9000a:DM9000A|state_machine[0] ; 20.345 ; 20.345 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[14] ; dm9000a:DM9000A|state_machine[0] ; 20.554 ; 20.554 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[15] ; dm9000a:DM9000A|state_machine[0] ; 20.516 ; 20.516 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_RST_N     ; dm9000a:DM9000A|state_machine[0] ; 14.730 ; 14.730 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_WR_N      ; dm9000a:DM9000A|state_machine[0] ; 21.433 ; 21.433 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_CMD       ; dm9000a:DM9000A|state_machine[0] ; 20.252 ; 20.252 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_DATA[*]   ; dm9000a:DM9000A|state_machine[0] ; 19.605 ; 19.605 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|state_machine[0] ; 20.432 ; 20.432 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|state_machine[0] ; 20.380 ; 20.380 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|state_machine[0] ; 20.197 ; 20.197 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|state_machine[0] ; 20.508 ; 20.508 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|state_machine[0] ; 20.230 ; 20.230 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|state_machine[0] ; 20.340 ; 20.340 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|state_machine[0] ; 19.605 ; 19.605 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|state_machine[0] ; 19.613 ; 19.613 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|state_machine[0] ; 20.007 ; 20.007 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|state_machine[0] ; 20.692 ; 20.692 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[10] ; dm9000a:DM9000A|state_machine[0] ; 21.353 ; 21.353 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[11] ; dm9000a:DM9000A|state_machine[0] ; 21.084 ; 21.084 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[12] ; dm9000a:DM9000A|state_machine[0] ; 21.057 ; 21.057 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[13] ; dm9000a:DM9000A|state_machine[0] ; 20.293 ; 20.293 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[14] ; dm9000a:DM9000A|state_machine[0] ; 20.502 ; 20.502 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[15] ; dm9000a:DM9000A|state_machine[0] ; 20.464 ; 20.464 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_WR_N      ; dm9000a:DM9000A|state_machine[0] ; 21.381 ; 21.381 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; dm9000a:DM9000A|state_machine[0] ; -3.466 ; -215.247      ;
; CLOCK_50                         ; -3.161 ; -1557.595     ;
; dm9000a:DM9000A|data_index[0]    ; -2.536 ; -113.466      ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; dm9000a:DM9000A|state_machine[0] ; -6.278 ; -159.214      ;
; dm9000a:DM9000A|data_index[0]    ; -4.287 ; -126.055      ;
; CLOCK_50                         ; 0.215  ; 0.000         ;
+----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -1.380 ; -584.380      ;
; dm9000a:DM9000A|state_machine[0] ; 0.352  ; 0.000         ;
; dm9000a:DM9000A|data_index[0]    ; 0.500  ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'dm9000a:DM9000A|state_machine[0]'                                                                                                                                         ;
+--------+----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.466 ; dm9000a:DM9000A|tick_counter[0]  ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.515     ; 1.745      ;
; -3.466 ; dm9000a:DM9000A|tick_counter[20] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.524     ; 1.736      ;
; -3.413 ; dm9000a:DM9000A|tick_counter[12] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.524     ; 1.683      ;
; -3.395 ; dm9000a:DM9000A|tick_counter[21] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.523     ; 1.666      ;
; -3.391 ; dm9000a:DM9000A|tick_counter[8]  ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.512     ; 1.673      ;
; -3.341 ; dm9000a:DM9000A|tick_counter[22] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.523     ; 1.612      ;
; -3.340 ; dm9000a:DM9000A|tick_counter[13] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.515     ; 1.619      ;
; -3.316 ; dm9000a:DM9000A|tick_counter[10] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.531     ; 1.579      ;
; -3.315 ; dm9000a:DM9000A|tick_counter[23] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.531     ; 1.578      ;
; -3.305 ; dm9000a:DM9000A|write_counter[0] ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.478     ; 2.436      ;
; -3.303 ; dm9000a:DM9000A|tick_counter[11] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.530     ; 1.567      ;
; -3.296 ; dm9000a:DM9000A|write_counter[0] ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.484     ; 2.406      ;
; -3.295 ; dm9000a:DM9000A|tick_counter[16] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.523     ; 1.566      ;
; -3.283 ; dm9000a:DM9000A|tick_counter[15] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.520     ; 1.557      ;
; -3.282 ; dm9000a:DM9000A|tick_counter[14] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.532     ; 1.544      ;
; -3.281 ; dm9000a:DM9000A|write_counter[0] ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.193     ; 2.612      ;
; -3.281 ; dm9000a:DM9000A|tick_counter[24] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.528     ; 1.547      ;
; -3.273 ; dm9000a:DM9000A|tick_counter[2]  ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.514     ; 1.553      ;
; -3.268 ; dm9000a:DM9000A|tick_counter[9]  ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.532     ; 1.530      ;
; -3.260 ; dm9000a:DM9000A|write_counter[1] ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.477     ; 2.392      ;
; -3.258 ; dm9000a:DM9000A|tick_counter[27] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.523     ; 1.529      ;
; -3.251 ; dm9000a:DM9000A|write_counter[1] ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.483     ; 2.362      ;
; -3.251 ; dm9000a:DM9000A|tick_counter[30] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.527     ; 1.518      ;
; -3.250 ; dm9000a:DM9000A|tick_counter[28] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.525     ; 1.519      ;
; -3.240 ; dm9000a:DM9000A|tick_counter[1]  ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.546     ; 1.488      ;
; -3.237 ; dm9000a:DM9000A|tick_counter[4]  ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.520     ; 1.511      ;
; -3.236 ; dm9000a:DM9000A|write_counter[1] ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.192     ; 2.568      ;
; -3.231 ; dm9000a:DM9000A|tick_counter[29] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.524     ; 1.501      ;
; -3.230 ; dm9000a:DM9000A|write_counter[0] ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.477     ; 2.362      ;
; -3.224 ; dm9000a:DM9000A|write_counter[3] ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.480     ; 2.353      ;
; -3.215 ; dm9000a:DM9000A|write_counter[3] ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.486     ; 2.323      ;
; -3.215 ; dm9000a:DM9000A|tick_counter[26] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.524     ; 1.485      ;
; -3.213 ; dm9000a:DM9000A|write_counter[0] ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.477     ; 2.330      ;
; -3.200 ; dm9000a:DM9000A|write_counter[3] ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.195     ; 2.529      ;
; -3.187 ; dm9000a:DM9000A|tick_counter[25] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.530     ; 1.451      ;
; -3.185 ; dm9000a:DM9000A|write_counter[1] ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.476     ; 2.318      ;
; -3.183 ; dm9000a:DM9000A|tick_counter[7]  ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.532     ; 1.445      ;
; -3.174 ; dm9000a:DM9000A|tick_counter[5]  ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.512     ; 1.456      ;
; -3.168 ; dm9000a:DM9000A|write_counter[4] ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.481     ; 2.296      ;
; -3.168 ; dm9000a:DM9000A|write_counter[1] ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.476     ; 2.286      ;
; -3.159 ; dm9000a:DM9000A|write_counter[4] ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.487     ; 2.266      ;
; -3.153 ; dm9000a:DM9000A|tick_counter[3]  ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.514     ; 1.433      ;
; -3.149 ; dm9000a:DM9000A|write_counter[3] ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.479     ; 2.279      ;
; -3.144 ; dm9000a:DM9000A|write_counter[4] ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.196     ; 2.472      ;
; -3.136 ; dm9000a:DM9000A|tick_counter[0]  ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.185     ; 1.745      ;
; -3.136 ; dm9000a:DM9000A|tick_counter[20] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.194     ; 1.736      ;
; -3.132 ; dm9000a:DM9000A|write_counter[3] ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.479     ; 2.247      ;
; -3.130 ; dm9000a:DM9000A|tick_counter[18] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.523     ; 1.401      ;
; -3.122 ; dm9000a:DM9000A|write_counter[5] ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.476     ; 2.255      ;
; -3.117 ; dm9000a:DM9000A|tick_counter[19] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.520     ; 1.391      ;
; -3.113 ; dm9000a:DM9000A|write_counter[5] ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.482     ; 2.225      ;
; -3.106 ; dm9000a:DM9000A|tick_counter[17] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.523     ; 1.377      ;
; -3.098 ; dm9000a:DM9000A|write_counter[5] ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.191     ; 2.431      ;
; -3.096 ; dm9000a:DM9000A|tick_counter[31] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.528     ; 1.362      ;
; -3.095 ; dm9000a:DM9000A|write_counter[2] ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.351     ; 2.353      ;
; -3.093 ; dm9000a:DM9000A|write_counter[4] ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.480     ; 2.222      ;
; -3.086 ; dm9000a:DM9000A|write_counter[2] ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.357     ; 2.323      ;
; -3.083 ; dm9000a:DM9000A|tick_counter[12] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.194     ; 1.683      ;
; -3.076 ; dm9000a:DM9000A|write_counter[4] ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.480     ; 2.190      ;
; -3.075 ; dm9000a:DM9000A|write_counter[6] ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.473     ; 2.211      ;
; -3.071 ; dm9000a:DM9000A|write_counter[2] ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.066     ; 2.529      ;
; -3.066 ; dm9000a:DM9000A|write_counter[6] ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.479     ; 2.181      ;
; -3.065 ; dm9000a:DM9000A|tick_counter[21] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.193     ; 1.666      ;
; -3.061 ; dm9000a:DM9000A|tick_counter[8]  ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.182     ; 1.673      ;
; -3.052 ; dm9000a:DM9000A|write_counter[7] ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.476     ; 2.185      ;
; -3.051 ; dm9000a:DM9000A|write_counter[6] ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.188     ; 2.387      ;
; -3.047 ; dm9000a:DM9000A|write_counter[5] ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.475     ; 2.181      ;
; -3.043 ; dm9000a:DM9000A|write_counter[7] ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.482     ; 2.155      ;
; -3.030 ; dm9000a:DM9000A|write_counter[5] ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.475     ; 2.149      ;
; -3.028 ; dm9000a:DM9000A|write_counter[7] ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.191     ; 2.361      ;
; -3.020 ; dm9000a:DM9000A|write_counter[2] ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.350     ; 2.279      ;
; -3.011 ; dm9000a:DM9000A|tick_counter[22] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.193     ; 1.612      ;
; -3.010 ; dm9000a:DM9000A|tick_counter[13] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.185     ; 1.619      ;
; -3.003 ; dm9000a:DM9000A|write_counter[2] ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.350     ; 2.247      ;
; -3.002 ; dm9000a:DM9000A|tick_counter[0]  ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.270     ; 1.719      ;
; -3.002 ; dm9000a:DM9000A|tick_counter[20] ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.279     ; 1.710      ;
; -3.000 ; dm9000a:DM9000A|write_counter[6] ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.472     ; 2.137      ;
; -2.990 ; dm9000a:DM9000A|tick_counter[0]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.143     ; 1.978      ;
; -2.990 ; dm9000a:DM9000A|tick_counter[20] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.152     ; 1.969      ;
; -2.986 ; dm9000a:DM9000A|tick_counter[10] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.201     ; 1.579      ;
; -2.985 ; dm9000a:DM9000A|tick_counter[23] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.201     ; 1.578      ;
; -2.984 ; dm9000a:DM9000A|write_counter[0] ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.405     ; 2.171      ;
; -2.983 ; dm9000a:DM9000A|write_counter[6] ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.472     ; 2.105      ;
; -2.980 ; dm9000a:DM9000A|write_counter[0] ; dm9000a:DM9000A|write_counter[26] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.281     ; 2.308      ;
; -2.977 ; dm9000a:DM9000A|write_counter[7] ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.475     ; 2.111      ;
; -2.973 ; dm9000a:DM9000A|tick_counter[11] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.200     ; 1.567      ;
; -2.967 ; dm9000a:DM9000A|tick_counter[8]  ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.267     ; 1.687      ;
; -2.965 ; dm9000a:DM9000A|tick_counter[16] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.193     ; 1.566      ;
; -2.960 ; dm9000a:DM9000A|write_counter[7] ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.475     ; 2.079      ;
; -2.953 ; dm9000a:DM9000A|tick_counter[15] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.190     ; 1.557      ;
; -2.953 ; dm9000a:DM9000A|write_counter[9] ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.402     ; 2.143      ;
; -2.952 ; dm9000a:DM9000A|tick_counter[14] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.202     ; 1.544      ;
; -2.951 ; dm9000a:DM9000A|tick_counter[24] ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.198     ; 1.547      ;
; -2.951 ; dm9000a:DM9000A|write_counter[0] ; dm9000a:DM9000A|write_counter[25] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.283     ; 2.271      ;
; -2.949 ; dm9000a:DM9000A|tick_counter[12] ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.279     ; 1.657      ;
; -2.945 ; dm9000a:DM9000A|write_counter[9] ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.475     ; 2.079      ;
; -2.943 ; dm9000a:DM9000A|tick_counter[2]  ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.184     ; 1.553      ;
; -2.939 ; dm9000a:DM9000A|write_counter[1] ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 1.000        ; -1.404     ; 2.127      ;
; -2.938 ; dm9000a:DM9000A|tick_counter[9]  ; dm9000a:DM9000A|tick_counter[6]   ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.202     ; 1.530      ;
; -2.937 ; dm9000a:DM9000A|tick_counter[12] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.500        ; -1.152     ; 1.916      ;
+--------+----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                              ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -3.161 ; place[5]  ; packet[29][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.186      ;
; -3.161 ; place[5]  ; packet[29][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.186      ;
; -3.161 ; place[5]  ; packet[29][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.186      ;
; -3.161 ; place[5]  ; packet[29][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.186      ;
; -3.161 ; place[5]  ; packet[29][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.186      ;
; -3.161 ; place[5]  ; packet[29][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.186      ;
; -3.161 ; place[5]  ; packet[29][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.186      ;
; -3.158 ; place[5]  ; packet[15][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.193      ;
; -3.158 ; place[5]  ; packet[15][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.193      ;
; -3.158 ; place[5]  ; packet[15][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.193      ;
; -3.158 ; place[5]  ; packet[15][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.193      ;
; -3.158 ; place[5]  ; packet[15][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.193      ;
; -3.158 ; place[5]  ; packet[15][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.193      ;
; -3.158 ; place[5]  ; packet[15][11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.193      ;
; -3.158 ; place[5]  ; packet[15][14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.193      ;
; -3.158 ; place[5]  ; packet[15][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.193      ;
; -3.156 ; place[5]  ; packet[15][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 4.196      ;
; -3.156 ; place[5]  ; packet[15][13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 4.196      ;
; -3.155 ; place[5]  ; packet[31][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 4.195      ;
; -3.155 ; place[5]  ; packet[31][13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 4.195      ;
; -3.151 ; place[5]  ; packet[4][3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.186      ;
; -3.151 ; place[5]  ; packet[4][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.186      ;
; -3.151 ; place[5]  ; packet[4][7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.186      ;
; -3.151 ; place[5]  ; packet[4][11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.186      ;
; -3.151 ; place[5]  ; packet[4][12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.186      ;
; -3.151 ; place[5]  ; packet[4][14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.186      ;
; -3.151 ; place[5]  ; packet[4][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.186      ;
; -3.129 ; place[5]  ; packet[17][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.154      ;
; -3.129 ; place[5]  ; packet[17][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.154      ;
; -3.129 ; place[5]  ; packet[17][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.154      ;
; -3.129 ; place[5]  ; packet[17][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.154      ;
; -3.129 ; place[5]  ; packet[17][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.154      ;
; -3.124 ; place[5]  ; packet[16][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 4.133      ;
; -3.122 ; place[5]  ; packet[9][1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 4.138      ;
; -3.122 ; place[5]  ; packet[9][4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 4.138      ;
; -3.122 ; place[5]  ; packet[9][6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 4.138      ;
; -3.122 ; place[5]  ; packet[9][10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 4.138      ;
; -3.122 ; place[5]  ; packet[9][11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 4.138      ;
; -3.122 ; place[5]  ; packet[9][12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 4.138      ;
; -3.122 ; place[5]  ; packet[9][13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 4.138      ;
; -3.122 ; place[5]  ; packet[9][14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 4.138      ;
; -3.118 ; place[5]  ; packet[15][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 4.177      ;
; -3.118 ; place[5]  ; packet[15][10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 4.177      ;
; -3.118 ; place[5]  ; packet[15][12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 4.177      ;
; -3.116 ; place[5]  ; packet[31][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.153      ;
; -3.116 ; place[5]  ; packet[31][14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.153      ;
; -3.116 ; place[5]  ; packet[31][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.153      ;
; -3.104 ; place[0]  ; packet[17][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.026      ; 4.162      ;
; -3.099 ; place[5]  ; packet[21][13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 4.123      ;
; -3.099 ; place[0]  ; packet[27][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.133      ;
; -3.096 ; place[0]  ; packet[19][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.130      ;
; -3.089 ; place[0]  ; packet[12][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.124      ;
; -3.089 ; place[0]  ; packet[15][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.124      ;
; -3.084 ; place[1]  ; packet[17][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.026      ; 4.142      ;
; -3.079 ; place[5]  ; packet[0][9]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 4.089      ;
; -3.079 ; place[1]  ; packet[27][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.113      ;
; -3.076 ; place[1]  ; packet[19][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.110      ;
; -3.074 ; place[5]  ; packet[23][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.107      ;
; -3.074 ; place[5]  ; packet[23][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.107      ;
; -3.074 ; place[7]  ; packet[29][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.099      ;
; -3.074 ; place[7]  ; packet[29][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.099      ;
; -3.074 ; place[7]  ; packet[29][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.099      ;
; -3.074 ; place[7]  ; packet[29][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.099      ;
; -3.074 ; place[7]  ; packet[29][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.099      ;
; -3.074 ; place[7]  ; packet[29][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.099      ;
; -3.074 ; place[7]  ; packet[29][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.099      ;
; -3.071 ; place[5]  ; packet[0][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 4.126      ;
; -3.071 ; place[5]  ; packet[0][13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 4.126      ;
; -3.071 ; place[7]  ; packet[15][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.106      ;
; -3.071 ; place[7]  ; packet[15][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.106      ;
; -3.071 ; place[7]  ; packet[15][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.106      ;
; -3.071 ; place[7]  ; packet[15][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.106      ;
; -3.071 ; place[7]  ; packet[15][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.106      ;
; -3.071 ; place[7]  ; packet[15][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.106      ;
; -3.071 ; place[7]  ; packet[15][11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.106      ;
; -3.071 ; place[7]  ; packet[15][14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.106      ;
; -3.071 ; place[7]  ; packet[15][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.106      ;
; -3.069 ; place[7]  ; packet[15][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 4.109      ;
; -3.069 ; place[7]  ; packet[15][13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 4.109      ;
; -3.069 ; place[1]  ; packet[12][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.104      ;
; -3.069 ; place[1]  ; packet[15][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.104      ;
; -3.068 ; place[7]  ; packet[31][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 4.108      ;
; -3.068 ; place[7]  ; packet[31][13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 4.108      ;
; -3.067 ; place[5]  ; packet[5][0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.104      ;
; -3.067 ; place[5]  ; packet[5][1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.104      ;
; -3.067 ; place[5]  ; packet[5][2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.104      ;
; -3.067 ; place[5]  ; packet[5][4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.104      ;
; -3.067 ; place[5]  ; packet[5][6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.104      ;
; -3.067 ; place[5]  ; packet[5][13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.104      ;
; -3.064 ; place[7]  ; packet[4][3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.099      ;
; -3.064 ; place[7]  ; packet[4][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.099      ;
; -3.064 ; place[7]  ; packet[4][7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.099      ;
; -3.064 ; place[7]  ; packet[4][11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.099      ;
; -3.064 ; place[7]  ; packet[4][12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.099      ;
; -3.064 ; place[7]  ; packet[4][14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.099      ;
; -3.064 ; place[7]  ; packet[4][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 4.099      ;
; -3.062 ; place[5]  ; packet[23][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 4.102      ;
; -3.062 ; place[5]  ; packet[23][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 4.102      ;
; -3.062 ; place[5]  ; packet[23][13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 4.102      ;
; -3.062 ; place[5]  ; packet[23][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 4.102      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'dm9000a:DM9000A|data_index[0]'                                                                                                                                          ;
+--------+-----------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -2.536 ; dm9000a:DM9000A|tick_counter[0]   ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.689     ; 1.978      ;
; -2.536 ; dm9000a:DM9000A|tick_counter[20]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.698     ; 1.969      ;
; -2.483 ; dm9000a:DM9000A|tick_counter[12]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.698     ; 1.916      ;
; -2.470 ; dm9000a:DM9000A|tick_counter[0]   ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.486     ; 2.084      ;
; -2.470 ; dm9000a:DM9000A|tick_counter[20]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.495     ; 2.075      ;
; -2.465 ; dm9000a:DM9000A|tick_counter[21]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.697     ; 1.899      ;
; -2.445 ; dm9000a:DM9000A|write_counter[9]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.526     ; 2.050      ;
; -2.417 ; dm9000a:DM9000A|tick_counter[12]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.495     ; 2.022      ;
; -2.411 ; dm9000a:DM9000A|tick_counter[22]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.697     ; 1.845      ;
; -2.410 ; dm9000a:DM9000A|tick_counter[13]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.689     ; 1.852      ;
; -2.399 ; dm9000a:DM9000A|tick_counter[21]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.494     ; 2.005      ;
; -2.393 ; dm9000a:DM9000A|tick_counter[8]   ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.686     ; 1.838      ;
; -2.386 ; dm9000a:DM9000A|tick_counter[10]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.705     ; 1.812      ;
; -2.385 ; dm9000a:DM9000A|tick_counter[23]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.705     ; 1.811      ;
; -2.375 ; dm9000a:DM9000A|write_counter[23] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.362     ; 2.144      ;
; -2.373 ; dm9000a:DM9000A|tick_counter[11]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.704     ; 1.800      ;
; -2.372 ; dm9000a:DM9000A|write_counter[13] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.494     ; 2.009      ;
; -2.354 ; dm9000a:DM9000A|write_counter[18] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.435     ; 2.050      ;
; -2.352 ; dm9000a:DM9000A|tick_counter[14]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.706     ; 1.777      ;
; -2.351 ; dm9000a:DM9000A|tick_counter[24]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.702     ; 1.780      ;
; -2.348 ; dm9000a:DM9000A|write_counter[3]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.531     ; 1.948      ;
; -2.345 ; dm9000a:DM9000A|tick_counter[22]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.494     ; 1.951      ;
; -2.344 ; dm9000a:DM9000A|tick_counter[13]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.486     ; 1.958      ;
; -2.343 ; dm9000a:DM9000A|tick_counter[2]   ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.688     ; 1.786      ;
; -2.341 ; dm9000a:DM9000A|write_counter[15] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.435     ; 2.037      ;
; -2.339 ; dm9000a:DM9000A|write_counter[26] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.420     ; 2.050      ;
; -2.338 ; dm9000a:DM9000A|tick_counter[9]   ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.706     ; 1.763      ;
; -2.333 ; dm9000a:DM9000A|data_index[2]     ; dm9000a:DM9000A|data_index[29]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.733     ; 2.246      ;
; -2.328 ; dm9000a:DM9000A|tick_counter[27]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.697     ; 1.762      ;
; -2.327 ; dm9000a:DM9000A|tick_counter[8]   ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.483     ; 1.944      ;
; -2.321 ; dm9000a:DM9000A|tick_counter[30]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.701     ; 1.751      ;
; -2.320 ; dm9000a:DM9000A|tick_counter[10]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.502     ; 1.918      ;
; -2.320 ; dm9000a:DM9000A|tick_counter[28]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.699     ; 1.752      ;
; -2.319 ; dm9000a:DM9000A|tick_counter[23]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.502     ; 1.917      ;
; -2.318 ; dm9000a:DM9000A|data_index[2]     ; dm9000a:DM9000A|data_index[31]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.733     ; 2.237      ;
; -2.307 ; dm9000a:DM9000A|tick_counter[11]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.501     ; 1.906      ;
; -2.306 ; dm9000a:DM9000A|tick_counter[0]   ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.574     ; 1.719      ;
; -2.306 ; dm9000a:DM9000A|tick_counter[20]  ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.583     ; 1.710      ;
; -2.302 ; dm9000a:DM9000A|write_counter[10] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.527     ; 1.906      ;
; -2.301 ; dm9000a:DM9000A|data_index[3]     ; dm9000a:DM9000A|data_index[29]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.736     ; 2.211      ;
; -2.301 ; dm9000a:DM9000A|tick_counter[29]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.698     ; 1.734      ;
; -2.297 ; dm9000a:DM9000A|tick_counter[16]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.697     ; 1.731      ;
; -2.289 ; dm9000a:DM9000A|data_index[2]     ; dm9000a:DM9000A|data_index[30]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.617     ; 2.183      ;
; -2.287 ; dm9000a:DM9000A|write_counter[11] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.493     ; 1.925      ;
; -2.286 ; dm9000a:DM9000A|data_index[3]     ; dm9000a:DM9000A|data_index[31]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.736     ; 2.202      ;
; -2.286 ; dm9000a:DM9000A|tick_counter[14]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.503     ; 1.883      ;
; -2.285 ; dm9000a:DM9000A|tick_counter[15]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.694     ; 1.722      ;
; -2.285 ; dm9000a:DM9000A|tick_counter[26]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.698     ; 1.718      ;
; -2.285 ; dm9000a:DM9000A|tick_counter[24]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.499     ; 1.886      ;
; -2.277 ; dm9000a:DM9000A|tick_counter[2]   ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.485     ; 1.892      ;
; -2.276 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.529     ; 1.878      ;
; -2.273 ; dm9000a:DM9000A|write_counter[25] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.418     ; 1.986      ;
; -2.272 ; dm9000a:DM9000A|tick_counter[9]   ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.503     ; 1.869      ;
; -2.271 ; dm9000a:DM9000A|tick_counter[8]   ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.571     ; 1.687      ;
; -2.269 ; dm9000a:DM9000A|write_counter[17] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.435     ; 1.965      ;
; -2.262 ; dm9000a:DM9000A|tick_counter[27]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.494     ; 1.868      ;
; -2.257 ; dm9000a:DM9000A|data_index[3]     ; dm9000a:DM9000A|data_index[30]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.620     ; 2.148      ;
; -2.257 ; dm9000a:DM9000A|tick_counter[25]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.704     ; 1.684      ;
; -2.255 ; dm9000a:DM9000A|tick_counter[30]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.498     ; 1.857      ;
; -2.254 ; dm9000a:DM9000A|tick_counter[28]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.496     ; 1.858      ;
; -2.253 ; dm9000a:DM9000A|tick_counter[7]   ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.706     ; 1.678      ;
; -2.253 ; dm9000a:DM9000A|tick_counter[12]  ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.583     ; 1.657      ;
; -2.245 ; dm9000a:DM9000A|write_counter[7]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.527     ; 1.849      ;
; -2.239 ; dm9000a:DM9000A|tick_counter[4]   ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.694     ; 1.676      ;
; -2.237 ; dm9000a:DM9000A|write_counter[22] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.365     ; 2.003      ;
; -2.235 ; dm9000a:DM9000A|tick_counter[21]  ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.582     ; 1.640      ;
; -2.235 ; dm9000a:DM9000A|tick_counter[29]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.495     ; 1.840      ;
; -2.234 ; dm9000a:DM9000A|data_index[2]     ; dm9000a:DM9000A|data_index[28]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.742     ; 2.213      ;
; -2.231 ; dm9000a:DM9000A|tick_counter[16]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.494     ; 1.837      ;
; -2.230 ; dm9000a:DM9000A|write_counter[8]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.385     ; 1.976      ;
; -2.227 ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.224     ; 2.134      ;
; -2.223 ; dm9000a:DM9000A|write_counter[14] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.493     ; 1.861      ;
; -2.219 ; dm9000a:DM9000A|tick_counter[15]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.491     ; 1.828      ;
; -2.219 ; dm9000a:DM9000A|tick_counter[26]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.495     ; 1.824      ;
; -2.216 ; dm9000a:DM9000A|write_counter[24] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.414     ; 1.933      ;
; -2.215 ; dm9000a:DM9000A|write_counter[16] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.433     ; 1.913      ;
; -2.212 ; dm9000a:DM9000A|write_counter[19] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.418     ; 1.925      ;
; -2.204 ; dm9000a:DM9000A|write_counter[6]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.524     ; 1.811      ;
; -2.202 ; dm9000a:DM9000A|data_index[3]     ; dm9000a:DM9000A|data_index[28]    ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.745     ; 2.178      ;
; -2.201 ; dm9000a:DM9000A|tick_counter[0]   ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.854     ; 1.978      ;
; -2.201 ; dm9000a:DM9000A|tick_counter[20]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.863     ; 1.969      ;
; -2.191 ; dm9000a:DM9000A|tick_counter[25]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.501     ; 1.790      ;
; -2.189 ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.508     ; 1.812      ;
; -2.187 ; dm9000a:DM9000A|tick_counter[7]   ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.503     ; 1.784      ;
; -2.181 ; dm9000a:DM9000A|tick_counter[22]  ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.582     ; 1.586      ;
; -2.180 ; dm9000a:DM9000A|tick_counter[13]  ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.574     ; 1.593      ;
; -2.175 ; dm9000a:DM9000A|tick_counter[16]  ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.582     ; 1.580      ;
; -2.173 ; dm9000a:DM9000A|tick_counter[4]   ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.491     ; 1.782      ;
; -2.166 ; dm9000a:DM9000A|tick_counter[31]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.702     ; 1.595      ;
; -2.163 ; dm9000a:DM9000A|write_counter[12] ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.493     ; 1.801      ;
; -2.163 ; dm9000a:DM9000A|tick_counter[15]  ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.579     ; 1.571      ;
; -2.156 ; dm9000a:DM9000A|tick_counter[10]  ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.590     ; 1.553      ;
; -2.155 ; dm9000a:DM9000A|tick_counter[23]  ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.590     ; 1.552      ;
; -2.148 ; dm9000a:DM9000A|tick_counter[12]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.863     ; 1.916      ;
; -2.143 ; dm9000a:DM9000A|tick_counter[11]  ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.589     ; 1.541      ;
; -2.135 ; dm9000a:DM9000A|tick_counter[0]   ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.651     ; 2.084      ;
; -2.135 ; dm9000a:DM9000A|tick_counter[20]  ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.660     ; 2.075      ;
; -2.133 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.306     ; 2.436      ;
; -2.132 ; dm9000a:DM9000A|write_counter[5]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.500        ; -0.527     ; 1.736      ;
; -2.130 ; dm9000a:DM9000A|tick_counter[21]  ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 1.000        ; -0.862     ; 1.899      ;
+--------+-----------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'dm9000a:DM9000A|state_machine[0]'                                                                                                                                 ;
+--------+----------------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -6.278 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.541      ; 1.263      ;
; -6.247 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.547      ; 1.300      ;
; -6.209 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.520      ; 1.311      ;
; -6.193 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.456      ; 1.263      ;
; -6.162 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.462      ; 1.300      ;
; -6.124 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.435      ; 1.311      ;
; -6.108 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.547      ; 1.439      ;
; -6.107 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.536      ; 1.429      ;
; -6.087 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.557      ; 1.470      ;
; -6.085 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.541      ; 1.456      ;
; -6.078 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.539      ; 1.461      ;
; -6.023 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.462      ; 1.439      ;
; -6.022 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.451      ; 1.429      ;
; -6.002 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.472      ; 1.470      ;
; -6.000 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.456      ; 1.456      ;
; -5.993 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.454      ; 1.461      ;
; -5.986 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.539      ; 1.553      ;
; -5.956 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.553      ; 1.597      ;
; -5.939 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.536      ; 1.597      ;
; -5.937 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.522      ; 1.585      ;
; -5.901 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.454      ; 1.553      ;
; -5.889 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[8]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.499      ; 1.610      ;
; -5.884 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.527      ; 1.643      ;
; -5.871 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.468      ; 1.597      ;
; -5.854 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.451      ; 1.597      ;
; -5.852 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.437      ; 1.585      ;
; -5.848 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.541      ; 1.693      ;
; -5.834 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.539      ; 1.705      ;
; -5.804 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[8]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.414      ; 1.610      ;
; -5.799 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.540      ; 1.741      ;
; -5.799 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.442      ; 1.643      ;
; -5.778 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.541      ; 1.263      ;
; -5.775 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.524      ; 1.749      ;
; -5.770 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|cmd      ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.505      ; 1.735      ;
; -5.768 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.539      ; 1.771      ;
; -5.766 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.540      ; 1.774      ;
; -5.763 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.456      ; 1.693      ;
; -5.749 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.454      ; 1.705      ;
; -5.747 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.547      ; 1.300      ;
; -5.719 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.522      ; 1.803      ;
; -5.714 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.455      ; 1.741      ;
; -5.709 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.520      ; 1.311      ;
; -5.693 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.456      ; 1.263      ;
; -5.690 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.439      ; 1.749      ;
; -5.685 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|cmd      ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.420      ; 1.735      ;
; -5.683 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.454      ; 1.771      ;
; -5.681 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.455      ; 1.774      ;
; -5.671 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.527      ; 1.856      ;
; -5.662 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.524      ; 1.862      ;
; -5.662 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.462      ; 1.300      ;
; -5.635 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.541      ; 1.906      ;
; -5.634 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.437      ; 1.803      ;
; -5.624 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.435      ; 1.311      ;
; -5.616 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.527      ; 1.911      ;
; -5.608 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.547      ; 1.439      ;
; -5.607 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.536      ; 1.429      ;
; -5.587 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.557      ; 1.470      ;
; -5.586 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.442      ; 1.856      ;
; -5.585 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.541      ; 1.456      ;
; -5.578 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.539      ; 1.461      ;
; -5.577 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.439      ; 1.862      ;
; -5.550 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.456      ; 1.906      ;
; -5.531 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.442      ; 1.911      ;
; -5.523 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.462      ; 1.439      ;
; -5.522 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.451      ; 1.429      ;
; -5.502 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.472      ; 1.470      ;
; -5.500 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.456      ; 1.456      ;
; -5.493 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.454      ; 1.461      ;
; -5.486 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.539      ; 1.553      ;
; -5.456 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.553      ; 1.597      ;
; -5.447 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.520      ; 2.073      ;
; -5.439 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.536      ; 1.597      ;
; -5.437 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.522      ; 1.585      ;
; -5.401 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.454      ; 1.553      ;
; -5.397 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.541      ; 2.144      ;
; -5.394 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.541      ; 2.147      ;
; -5.389 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[8]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.499      ; 1.610      ;
; -5.387 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.527      ; 2.140      ;
; -5.384 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.527      ; 1.643      ;
; -5.371 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.468      ; 1.597      ;
; -5.362 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.435      ; 2.073      ;
; -5.354 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.451      ; 1.597      ;
; -5.352 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.437      ; 1.585      ;
; -5.348 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.541      ; 1.693      ;
; -5.334 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.539      ; 1.705      ;
; -5.312 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.456      ; 2.144      ;
; -5.309 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.456      ; 2.147      ;
; -5.304 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[8]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.414      ; 1.610      ;
; -5.302 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.442      ; 2.140      ;
; -5.299 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.540      ; 1.741      ;
; -5.299 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.442      ; 1.643      ;
; -5.275 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.524      ; 1.749      ;
; -5.270 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|cmd      ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.505      ; 1.735      ;
; -5.268 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.539      ; 1.771      ;
; -5.266 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.540      ; 1.774      ;
; -5.263 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.456      ; 1.693      ;
; -5.249 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.454      ; 1.705      ;
; -5.248 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.557      ; 2.309      ;
; -5.242 ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 0.000        ; 7.553      ; 2.311      ;
; -5.219 ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; -0.500       ; 7.522      ; 1.803      ;
+--------+----------------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'dm9000a:DM9000A|data_index[0]'                                                                                                                                  ;
+--------+-----------------------------------+--------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                  ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -4.287 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.550      ; 1.263      ;
; -4.256 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.556      ; 1.300      ;
; -4.218 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.529      ; 1.311      ;
; -4.117 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.556      ; 1.439      ;
; -4.116 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.545      ; 1.429      ;
; -4.096 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.566      ; 1.470      ;
; -4.094 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.550      ; 1.456      ;
; -4.087 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.548      ; 1.461      ;
; -3.995 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.548      ; 1.553      ;
; -3.965 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.562      ; 1.597      ;
; -3.948 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.545      ; 1.597      ;
; -3.946 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.531      ; 1.585      ;
; -3.898 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[8]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.508      ; 1.610      ;
; -3.893 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.536      ; 1.643      ;
; -3.857 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.550      ; 1.693      ;
; -3.843 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.548      ; 1.705      ;
; -3.808 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.549      ; 1.741      ;
; -3.787 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.550      ; 1.263      ;
; -3.784 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.533      ; 1.749      ;
; -3.779 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|cmd      ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.514      ; 1.735      ;
; -3.777 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.548      ; 1.771      ;
; -3.775 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.549      ; 1.774      ;
; -3.756 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.556      ; 1.300      ;
; -3.728 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.531      ; 1.803      ;
; -3.718 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.529      ; 1.311      ;
; -3.680 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.536      ; 1.856      ;
; -3.671 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.533      ; 1.862      ;
; -3.644 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.550      ; 1.906      ;
; -3.625 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.536      ; 1.911      ;
; -3.617 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.556      ; 1.439      ;
; -3.616 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.545      ; 1.429      ;
; -3.596 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.566      ; 1.470      ;
; -3.594 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.550      ; 1.456      ;
; -3.587 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.548      ; 1.461      ;
; -3.495 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.548      ; 1.553      ;
; -3.465 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.562      ; 1.597      ;
; -3.456 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.529      ; 2.073      ;
; -3.448 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[3]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.545      ; 1.597      ;
; -3.446 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.531      ; 1.585      ;
; -3.406 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.550      ; 2.144      ;
; -3.403 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.550      ; 2.147      ;
; -3.398 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[8]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.508      ; 1.610      ;
; -3.396 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.536      ; 2.140      ;
; -3.393 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.536      ; 1.643      ;
; -3.357 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.550      ; 1.693      ;
; -3.343 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.548      ; 1.705      ;
; -3.308 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.549      ; 1.741      ;
; -3.295 ; dm9000a:DM9000A|write_counter[1]  ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 3.862      ; 0.567      ;
; -3.284 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.533      ; 1.749      ;
; -3.279 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|cmd      ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.514      ; 1.735      ;
; -3.277 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[7]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.548      ; 1.771      ;
; -3.275 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[6]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.549      ; 1.774      ;
; -3.257 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.566      ; 2.309      ;
; -3.251 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.562      ; 2.311      ;
; -3.228 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.531      ; 1.803      ;
; -3.224 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[8]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 5.508      ; 2.284      ;
; -3.180 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.536      ; 1.856      ;
; -3.171 ; dm9000a:DM9000A|data_index[0]     ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.533      ; 1.862      ;
; -3.165 ; dm9000a:DM9000A|write_counter[4]  ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 3.858      ; 0.693      ;
; -3.144 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[11] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.550      ; 1.906      ;
; -3.125 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.536      ; 1.911      ;
; -2.956 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[15] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.529      ; 2.073      ;
; -2.906 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[13] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.550      ; 2.144      ;
; -2.903 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[14] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.550      ; 2.147      ;
; -2.897 ; dm9000a:DM9000A|write_counter[29] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.173      ; 1.276      ;
; -2.896 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[9]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.536      ; 2.140      ;
; -2.890 ; dm9000a:DM9000A|state_machine[3]  ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.214      ; 1.324      ;
; -2.858 ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.215      ; 1.357      ;
; -2.846 ; dm9000a:DM9000A|state_machine[4]  ; dm9000a:DM9000A|data[1]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.212      ; 1.366      ;
; -2.838 ; dm9000a:DM9000A|write_counter[27] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.166      ; 1.328      ;
; -2.834 ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|cmd      ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.173      ; 1.339      ;
; -2.830 ; dm9000a:DM9000A|state_machine[3]  ; dm9000a:DM9000A|cmd      ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.172      ; 1.342      ;
; -2.825 ; dm9000a:DM9000A|write_counter[2]  ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 3.988      ; 1.163      ;
; -2.822 ; dm9000a:DM9000A|state_machine[4]  ; dm9000a:DM9000A|data[0]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.197      ; 1.375      ;
; -2.814 ; dm9000a:DM9000A|state_machine[4]  ; dm9000a:DM9000A|data[5]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.220      ; 1.406      ;
; -2.809 ; dm9000a:DM9000A|write_counter[21] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.094      ; 1.285      ;
; -2.795 ; dm9000a:DM9000A|write_counter[20] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.029      ; 1.234      ;
; -2.776 ; dm9000a:DM9000A|write_counter[30] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.167      ; 1.391      ;
; -2.772 ; dm9000a:DM9000A|write_counter[5]  ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 3.863      ; 1.091      ;
; -2.760 ; dm9000a:DM9000A|state_machine[2]  ; dm9000a:DM9000A|data[4]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.190      ; 1.430      ;
; -2.757 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[10] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.566      ; 2.309      ;
; -2.751 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[12] ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.562      ; 2.311      ;
; -2.741 ; dm9000a:DM9000A|write_counter[12] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 3.897      ; 1.156      ;
; -2.737 ; dm9000a:DM9000A|state_machine[1]  ; dm9000a:DM9000A|cmd      ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.046      ; 1.309      ;
; -2.724 ; dm9000a:DM9000A|state_machine[0]  ; dm9000a:DM9000A|data[8]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; -0.500       ; 5.508      ; 2.284      ;
; -2.715 ; dm9000a:DM9000A|write_counter[31] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 3.882      ; 1.167      ;
; -2.700 ; dm9000a:DM9000A|write_counter[6]  ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 3.866      ; 1.166      ;
; -2.692 ; dm9000a:DM9000A|write_counter[19] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 3.972      ; 1.280      ;
; -2.689 ; dm9000a:DM9000A|state_machine[4]  ; dm9000a:DM9000A|data[2]  ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.200      ; 1.511      ;
; -2.689 ; dm9000a:DM9000A|write_counter[16] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 3.957      ; 1.268      ;
; -2.688 ; dm9000a:DM9000A|write_counter[24] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 3.976      ; 1.288      ;
; -2.681 ; dm9000a:DM9000A|write_counter[14] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 3.897      ; 1.216      ;
; -2.677 ; dm9000a:DM9000A|write_counter[28] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.166      ; 1.489      ;
; -2.674 ; dm9000a:DM9000A|write_counter[8]  ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.005      ; 1.331      ;
; -2.667 ; dm9000a:DM9000A|write_counter[22] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 4.025      ; 1.358      ;
; -2.659 ; dm9000a:DM9000A|write_counter[7]  ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 3.863      ; 1.204      ;
; -2.635 ; dm9000a:DM9000A|write_counter[17] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 3.955      ; 1.320      ;
; -2.631 ; dm9000a:DM9000A|write_counter[25] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 3.972      ; 1.341      ;
; -2.628 ; dm9000a:DM9000A|write_counter[0]  ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 3.861      ; 1.233      ;
; -2.617 ; dm9000a:DM9000A|write_counter[11] ; dm9000a:DM9000A|wr       ; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0] ; 0.000        ; 3.897      ; 1.280      ;
+--------+-----------------------------------+--------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                             ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; packet_state[2]             ; packet_state[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet_state[3]             ; packet_state[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet_state[1]             ; packet_state[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clear_to_send               ; clear_to_send               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|divider     ; dm9000a:DM9000A|divider     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|clock_25mhz ; dm9000a:DM9000A|clock_25mhz ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[22][8]               ; packet[22][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[26][8]               ; packet[26][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[18][8]               ; packet[18][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[30][8]               ; packet[30][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[25][8]               ; packet[25][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[21][8]               ; packet[21][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[17][8]               ; packet[17][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[29][8]               ; packet[29][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[20][8]               ; packet[20][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[24][8]               ; packet[24][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[16][8]               ; packet[16][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[28][8]               ; packet[28][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[27][8]               ; packet[27][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[23][8]               ; packet[23][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[19][8]               ; packet[19][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[31][8]               ; packet[31][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[10][8]               ; packet[10][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[9][8]                ; packet[9][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[8][8]                ; packet[8][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[11][8]               ; packet[11][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[5][8]                ; packet[5][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[6][8]                ; packet[6][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[4][8]                ; packet[4][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[7][8]                ; packet[7][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[13][8]               ; packet[13][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[14][8]               ; packet[14][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[12][8]               ; packet[12][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[15][8]               ; packet[15][8]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; dm9000a:DM9000A|divider     ; dm9000a:DM9000A|clock_25mhz ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.387      ;
; 0.243 ; clock_counter[31]           ; clock_counter[31]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.254 ; packet_state[3]             ; packet_state[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.406      ;
; 0.355 ; clock_counter[16]           ; clock_counter[16]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; clock_counter[7]            ; clock_counter[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; clock_counter[9]            ; clock_counter[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clock_counter[11]           ; clock_counter[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; clock_counter[17]           ; clock_counter[17]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; clock_counter[18]           ; clock_counter[18]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clock_counter[25]           ; clock_counter[25]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clock_counter[27]           ; clock_counter[27]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clock_counter[13]           ; clock_counter[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clock_counter[14]           ; clock_counter[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clock_counter[15]           ; clock_counter[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clock_counter[20]           ; clock_counter[20]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clock_counter[23]           ; clock_counter[23]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clock_counter[29]           ; clock_counter[29]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clock_counter[30]           ; clock_counter[30]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.369 ; clock_counter[10]           ; clock_counter[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; clock_counter[12]           ; clock_counter[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; clock_counter[3]            ; clock_counter[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clock_counter[19]           ; clock_counter[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clock_counter[24]           ; clock_counter[24]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clock_counter[26]           ; clock_counter[26]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clock_counter[5]            ; clock_counter[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clock_counter[6]            ; clock_counter[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clock_counter[21]           ; clock_counter[21]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clock_counter[22]           ; clock_counter[22]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clock_counter[28]           ; clock_counter[28]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.384 ; packet_state[2]             ; packet_state[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.465 ; packet[2][8]                ; packet[2][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.617      ;
; 0.469 ; packet_state[1]             ; packet_state[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.621      ;
; 0.493 ; clock_counter[16]           ; clock_counter[17]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; clock_counter[9]            ; clock_counter[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; clock_counter[11]           ; clock_counter[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; clock_counter[17]           ; clock_counter[18]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; clock_counter[18]           ; clock_counter[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clock_counter[25]           ; clock_counter[26]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clock_counter[27]           ; clock_counter[28]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; clock_counter[30]           ; clock_counter[31]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clock_counter[13]           ; clock_counter[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clock_counter[14]           ; clock_counter[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clock_counter[29]           ; clock_counter[30]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clock_counter[20]           ; clock_counter[21]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.505 ; packet[0][8]                ; packet[0][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.509 ; clock_counter[10]           ; clock_counter[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; clock_counter[12]           ; clock_counter[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; clock_counter[24]           ; clock_counter[25]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clock_counter[26]           ; clock_counter[27]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clock_counter[19]           ; clock_counter[20]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; clock_counter[6]            ; clock_counter[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clock_counter[22]           ; clock_counter[23]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clock_counter[28]           ; clock_counter[29]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clock_counter[5]            ; clock_counter[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clock_counter[21]           ; clock_counter[22]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.528 ; clock_counter[16]           ; clock_counter[18]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.680      ;
; 0.531 ; clock_counter[9]            ; clock_counter[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; clock_counter[11]           ; clock_counter[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; clock_counter[17]           ; clock_counter[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; clock_counter[25]           ; clock_counter[27]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clock_counter[18]           ; clock_counter[20]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clock_counter[27]           ; clock_counter[29]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; clock_counter[29]           ; clock_counter[31]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; clock_counter[13]           ; clock_counter[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; clock_counter[20]           ; clock_counter[22]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; packet[3][8]                ; packet[3][8]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clear_to_send               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clear_to_send               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[20]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[20]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[21]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[21]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[22]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[22]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[23]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[23]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[24]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[24]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[25]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[25]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[26]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[26]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[27]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[27]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[28]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[28]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[29]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[29]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[30]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[30]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[31]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[31]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|clock_25mhz ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|clock_25mhz ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|divider     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|divider     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; packet[0][7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; packet[0][8]                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'dm9000a:DM9000A|state_machine[0]'                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector78~0|combout         ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector78~0|combout         ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|state_machine[2]|datac       ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|state_machine[2]|datac       ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|state_machine[3]|datac       ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|state_machine[3]|datac       ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|state_machine[4]|datac       ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|state_machine[4]|datac       ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; dm9000a:DM9000A|state_machine[2]     ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; dm9000a:DM9000A|state_machine[2]     ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; dm9000a:DM9000A|state_machine[3]     ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; dm9000a:DM9000A|state_machine[3]     ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; dm9000a:DM9000A|state_machine[4]     ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; dm9000a:DM9000A|state_machine[4]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~5|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~5|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~5|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~5|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~6|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~6|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Equal9~6|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Equal9~6|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Equal9~7|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Equal9~7|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Equal9~7|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Equal9~7|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~9|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~9|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~9|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Equal9~9|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector20~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector20~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector20~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector20~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector20~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector20~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector20~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector20~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector28~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector28~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector28~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector28~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector28~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector28~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector28~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector28~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector32~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector32~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector32~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector32~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector32~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector32~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector32~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector32~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector32~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector32~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector32~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector32~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector32~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector32~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector32~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector32~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector68~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector68~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector68~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector68~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector68~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector68~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector68~3|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~3|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector68~3|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector68~3|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector78~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector78~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector78~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector78~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector84~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector84~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector84~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector84~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector84~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector84~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector84~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector84~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector84~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector84~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector84~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector84~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Rise       ; DM9000A|Selector84~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|state_machine[0] ; Fall       ; DM9000A|Selector84~3|combout         ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'dm9000a:DM9000A|data_index[0]'                                                                              ;
+-------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Equal8~10|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Equal8~10|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Equal8~10|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Equal8~10|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Equal8~9|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Equal8~9|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Equal8~9|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Equal8~9|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector20~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector20~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~1|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~1|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector20~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector28~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector28~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector28~1|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector28~1|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector68~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector68~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~3|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector68~3|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector78~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector78~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector78~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|Selector78~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector84~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector84~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector84~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector84~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector84~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector84~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector84~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|Selector84~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|cmd|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|cmd|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[0]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[0]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[10]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[10]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[11]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[11]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[12]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[12]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[13]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[13]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[14]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[14]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[15]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[15]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[1]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[1]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[2]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[2]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[3]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[3]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[4]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[4]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[5]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[5]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[6]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[6]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[7]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[7]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[8]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[8]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[9]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data[9]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data_index[0]|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Rise       ; DM9000A|data_index[0]|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[10]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[10]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[11]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[11]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[12]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[12]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[13]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[13]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[14]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[14]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[15]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[15]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[16]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dm9000a:DM9000A|data_index[0] ; Fall       ; DM9000A|data_index[16]|datac         ;
+-------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; GPIO_1[*]   ; CLOCK_50                         ; 4.408 ; 4.408 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[0]  ; CLOCK_50                         ; 3.813 ; 3.813 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[1]  ; CLOCK_50                         ; 3.437 ; 3.437 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[2]  ; CLOCK_50                         ; 3.442 ; 3.442 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[3]  ; CLOCK_50                         ; 3.426 ; 3.426 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[4]  ; CLOCK_50                         ; 3.371 ; 3.371 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[5]  ; CLOCK_50                         ; 3.964 ; 3.964 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[6]  ; CLOCK_50                         ; 3.720 ; 3.720 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[7]  ; CLOCK_50                         ; 3.671 ; 3.671 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[8]  ; CLOCK_50                         ; 4.408 ; 4.408 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[9]  ; CLOCK_50                         ; 3.749 ; 3.749 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[10] ; CLOCK_50                         ; 3.696 ; 3.696 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[11] ; CLOCK_50                         ; 3.700 ; 3.700 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[12] ; CLOCK_50                         ; 3.403 ; 3.403 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[13] ; CLOCK_50                         ; 3.465 ; 3.465 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[14] ; CLOCK_50                         ; 3.845 ; 3.845 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[15] ; CLOCK_50                         ; 3.598 ; 3.598 ; Rise       ; CLOCK_50                         ;
; ENET_INT    ; dm9000a:DM9000A|data_index[0]    ; 3.768 ; 3.768 ; Rise       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_INT    ; dm9000a:DM9000A|state_machine[0] ; 4.057 ; 4.057 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; GPIO_1[*]   ; CLOCK_50                         ; -2.421 ; -2.421 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[0]  ; CLOCK_50                         ; -3.179 ; -3.179 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[1]  ; CLOCK_50                         ; -2.766 ; -2.766 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[2]  ; CLOCK_50                         ; -2.562 ; -2.562 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[3]  ; CLOCK_50                         ; -2.584 ; -2.584 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[4]  ; CLOCK_50                         ; -2.486 ; -2.486 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[5]  ; CLOCK_50                         ; -3.067 ; -3.067 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[6]  ; CLOCK_50                         ; -2.653 ; -2.653 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[7]  ; CLOCK_50                         ; -2.992 ; -2.992 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[8]  ; CLOCK_50                         ; -2.948 ; -2.948 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[9]  ; CLOCK_50                         ; -2.715 ; -2.715 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[10] ; CLOCK_50                         ; -2.861 ; -2.861 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[11] ; CLOCK_50                         ; -2.946 ; -2.946 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[12] ; CLOCK_50                         ; -2.421 ; -2.421 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[13] ; CLOCK_50                         ; -2.738 ; -2.738 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[14] ; CLOCK_50                         ; -3.158 ; -3.158 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[15] ; CLOCK_50                         ; -2.811 ; -2.811 ; Rise       ; CLOCK_50                         ;
; ENET_INT    ; dm9000a:DM9000A|data_index[0]    ; -2.691 ; -2.691 ; Rise       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_INT    ; dm9000a:DM9000A|state_machine[0] ; -3.074 ; -3.074 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port      ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+
; ENET_CLK       ; CLOCK_50                         ; 3.509  ; 3.509  ; Rise       ; CLOCK_50                         ;
; ENET_CMD       ; dm9000a:DM9000A|data_index[0]    ; 8.028  ; 8.028  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_DATA[*]   ; dm9000a:DM9000A|data_index[0]    ; 8.653  ; 8.653  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|data_index[0]    ; 8.044  ; 8.044  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|data_index[0]    ; 8.073  ; 8.073  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|data_index[0]    ; 7.948  ; 7.948  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|data_index[0]    ; 8.099  ; 8.099  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|data_index[0]    ; 7.964  ; 7.964  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|data_index[0]    ; 8.040  ; 8.040  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|data_index[0]    ; 7.700  ; 7.700  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|data_index[0]    ; 7.700  ; 7.700  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|data_index[0]    ; 7.902  ; 7.902  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|data_index[0]    ; 8.243  ; 8.243  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[10] ; dm9000a:DM9000A|data_index[0]    ; 8.653  ; 8.653  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[11] ; dm9000a:DM9000A|data_index[0]    ; 8.383  ; 8.383  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[12] ; dm9000a:DM9000A|data_index[0]    ; 8.405  ; 8.405  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[13] ; dm9000a:DM9000A|data_index[0]    ; 8.051  ; 8.051  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[14] ; dm9000a:DM9000A|data_index[0]    ; 8.129  ; 8.129  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[15] ; dm9000a:DM9000A|data_index[0]    ; 8.070  ; 8.070  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_WR_N      ; dm9000a:DM9000A|data_index[0]    ; 8.272  ; 8.272  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_CMD       ; dm9000a:DM9000A|state_machine[0] ; 10.019 ; 10.019 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_DATA[*]   ; dm9000a:DM9000A|state_machine[0] ; 10.644 ; 10.644 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|state_machine[0] ; 10.035 ; 10.035 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|state_machine[0] ; 10.064 ; 10.064 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|state_machine[0] ; 9.939  ; 9.939  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|state_machine[0] ; 10.090 ; 10.090 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|state_machine[0] ; 9.955  ; 9.955  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|state_machine[0] ; 10.031 ; 10.031 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|state_machine[0] ; 9.691  ; 9.691  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|state_machine[0] ; 9.691  ; 9.691  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|state_machine[0] ; 9.893  ; 9.893  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|state_machine[0] ; 10.234 ; 10.234 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[10] ; dm9000a:DM9000A|state_machine[0] ; 10.644 ; 10.644 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[11] ; dm9000a:DM9000A|state_machine[0] ; 10.374 ; 10.374 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[12] ; dm9000a:DM9000A|state_machine[0] ; 10.396 ; 10.396 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[13] ; dm9000a:DM9000A|state_machine[0] ; 10.042 ; 10.042 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[14] ; dm9000a:DM9000A|state_machine[0] ; 10.120 ; 10.120 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[15] ; dm9000a:DM9000A|state_machine[0] ; 10.061 ; 10.061 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_RST_N     ; dm9000a:DM9000A|state_machine[0] ; 7.245  ; 7.245  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_WR_N      ; dm9000a:DM9000A|state_machine[0] ; 10.263 ; 10.263 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_CMD       ; dm9000a:DM9000A|state_machine[0] ; 9.934  ; 9.934  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_DATA[*]   ; dm9000a:DM9000A|state_machine[0] ; 10.559 ; 10.559 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|state_machine[0] ; 9.950  ; 9.950  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|state_machine[0] ; 9.979  ; 9.979  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|state_machine[0] ; 9.854  ; 9.854  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|state_machine[0] ; 10.005 ; 10.005 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|state_machine[0] ; 9.870  ; 9.870  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|state_machine[0] ; 9.946  ; 9.946  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|state_machine[0] ; 9.606  ; 9.606  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|state_machine[0] ; 9.606  ; 9.606  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|state_machine[0] ; 9.808  ; 9.808  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|state_machine[0] ; 10.149 ; 10.149 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[10] ; dm9000a:DM9000A|state_machine[0] ; 10.559 ; 10.559 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[11] ; dm9000a:DM9000A|state_machine[0] ; 10.289 ; 10.289 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[12] ; dm9000a:DM9000A|state_machine[0] ; 10.311 ; 10.311 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[13] ; dm9000a:DM9000A|state_machine[0] ; 9.957  ; 9.957  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[14] ; dm9000a:DM9000A|state_machine[0] ; 10.035 ; 10.035 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[15] ; dm9000a:DM9000A|state_machine[0] ; 9.976  ; 9.976  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_WR_N      ; dm9000a:DM9000A|state_machine[0] ; 10.178 ; 10.178 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port      ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+
; ENET_CLK       ; CLOCK_50                         ; 3.509  ; 3.509  ; Rise       ; CLOCK_50                         ;
; ENET_CMD       ; dm9000a:DM9000A|data_index[0]    ; 8.028  ; 8.028  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_DATA[*]   ; dm9000a:DM9000A|data_index[0]    ; 7.700  ; 7.700  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|data_index[0]    ; 8.044  ; 8.044  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|data_index[0]    ; 8.073  ; 8.073  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|data_index[0]    ; 7.948  ; 7.948  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|data_index[0]    ; 8.099  ; 8.099  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|data_index[0]    ; 7.964  ; 7.964  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|data_index[0]    ; 8.040  ; 8.040  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|data_index[0]    ; 7.700  ; 7.700  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|data_index[0]    ; 7.700  ; 7.700  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|data_index[0]    ; 7.902  ; 7.902  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|data_index[0]    ; 8.243  ; 8.243  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[10] ; dm9000a:DM9000A|data_index[0]    ; 8.653  ; 8.653  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[11] ; dm9000a:DM9000A|data_index[0]    ; 8.383  ; 8.383  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[12] ; dm9000a:DM9000A|data_index[0]    ; 8.405  ; 8.405  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[13] ; dm9000a:DM9000A|data_index[0]    ; 8.051  ; 8.051  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[14] ; dm9000a:DM9000A|data_index[0]    ; 8.129  ; 8.129  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[15] ; dm9000a:DM9000A|data_index[0]    ; 8.070  ; 8.070  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_WR_N      ; dm9000a:DM9000A|data_index[0]    ; 8.272  ; 8.272  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_CMD       ; dm9000a:DM9000A|state_machine[0] ; 10.019 ; 10.019 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_DATA[*]   ; dm9000a:DM9000A|state_machine[0] ; 9.691  ; 9.691  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|state_machine[0] ; 10.035 ; 10.035 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|state_machine[0] ; 10.064 ; 10.064 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|state_machine[0] ; 9.939  ; 9.939  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|state_machine[0] ; 10.090 ; 10.090 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|state_machine[0] ; 9.955  ; 9.955  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|state_machine[0] ; 10.031 ; 10.031 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|state_machine[0] ; 9.691  ; 9.691  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|state_machine[0] ; 9.691  ; 9.691  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|state_machine[0] ; 9.893  ; 9.893  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|state_machine[0] ; 10.234 ; 10.234 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[10] ; dm9000a:DM9000A|state_machine[0] ; 10.644 ; 10.644 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[11] ; dm9000a:DM9000A|state_machine[0] ; 10.374 ; 10.374 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[12] ; dm9000a:DM9000A|state_machine[0] ; 10.396 ; 10.396 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[13] ; dm9000a:DM9000A|state_machine[0] ; 10.042 ; 10.042 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[14] ; dm9000a:DM9000A|state_machine[0] ; 10.120 ; 10.120 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[15] ; dm9000a:DM9000A|state_machine[0] ; 10.061 ; 10.061 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_RST_N     ; dm9000a:DM9000A|state_machine[0] ; 7.245  ; 7.245  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_WR_N      ; dm9000a:DM9000A|state_machine[0] ; 10.263 ; 10.263 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_CMD       ; dm9000a:DM9000A|state_machine[0] ; 9.934  ; 9.934  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_DATA[*]   ; dm9000a:DM9000A|state_machine[0] ; 9.606  ; 9.606  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|state_machine[0] ; 9.950  ; 9.950  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|state_machine[0] ; 9.979  ; 9.979  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|state_machine[0] ; 9.854  ; 9.854  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|state_machine[0] ; 10.005 ; 10.005 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|state_machine[0] ; 9.870  ; 9.870  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|state_machine[0] ; 9.946  ; 9.946  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|state_machine[0] ; 9.606  ; 9.606  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|state_machine[0] ; 9.606  ; 9.606  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|state_machine[0] ; 9.808  ; 9.808  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|state_machine[0] ; 10.149 ; 10.149 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[10] ; dm9000a:DM9000A|state_machine[0] ; 10.559 ; 10.559 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[11] ; dm9000a:DM9000A|state_machine[0] ; 10.289 ; 10.289 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[12] ; dm9000a:DM9000A|state_machine[0] ; 10.311 ; 10.311 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[13] ; dm9000a:DM9000A|state_machine[0] ; 9.957  ; 9.957  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[14] ; dm9000a:DM9000A|state_machine[0] ; 10.035 ; 10.035 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[15] ; dm9000a:DM9000A|state_machine[0] ; 9.976  ; 9.976  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_WR_N      ; dm9000a:DM9000A|state_machine[0] ; 10.178 ; 10.178 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+-----------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                             ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                  ; -8.456    ; -12.742  ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50                         ; -7.893    ; 0.215    ; N/A      ; N/A     ; -1.380              ;
;  dm9000a:DM9000A|data_index[0]    ; -6.352    ; -8.669   ; N/A      ; N/A     ; 0.500               ;
;  dm9000a:DM9000A|state_machine[0] ; -8.456    ; -12.742  ; N/A      ; N/A     ; 0.148               ;
; Design-wide TNS                   ; -4919.566 ; -573.692 ; 0.0      ; 0.0     ; -584.38             ;
;  CLOCK_50                         ; -3998.773 ; 0.000    ; N/A      ; N/A     ; -584.380            ;
;  dm9000a:DM9000A|data_index[0]    ; -335.280  ; -264.356 ; N/A      ; N/A     ; 0.000               ;
;  dm9000a:DM9000A|state_machine[0] ; -585.513  ; -309.336 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------+-----------+----------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; GPIO_1[*]   ; CLOCK_50                         ; 8.770 ; 8.770 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[0]  ; CLOCK_50                         ; 7.464 ; 7.464 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[1]  ; CLOCK_50                         ; 6.718 ; 6.718 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[2]  ; CLOCK_50                         ; 6.742 ; 6.742 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[3]  ; CLOCK_50                         ; 6.744 ; 6.744 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[4]  ; CLOCK_50                         ; 6.581 ; 6.581 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[5]  ; CLOCK_50                         ; 7.832 ; 7.832 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[6]  ; CLOCK_50                         ; 7.405 ; 7.405 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[7]  ; CLOCK_50                         ; 7.267 ; 7.267 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[8]  ; CLOCK_50                         ; 8.770 ; 8.770 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[9]  ; CLOCK_50                         ; 7.310 ; 7.310 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[10] ; CLOCK_50                         ; 7.216 ; 7.216 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[11] ; CLOCK_50                         ; 7.256 ; 7.256 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[12] ; CLOCK_50                         ; 6.596 ; 6.596 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[13] ; CLOCK_50                         ; 6.714 ; 6.714 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[14] ; CLOCK_50                         ; 7.541 ; 7.541 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[15] ; CLOCK_50                         ; 7.034 ; 7.034 ; Rise       ; CLOCK_50                         ;
; ENET_INT    ; dm9000a:DM9000A|data_index[0]    ; 6.519 ; 6.519 ; Rise       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_INT    ; dm9000a:DM9000A|state_machine[0] ; 7.022 ; 7.022 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; GPIO_1[*]   ; CLOCK_50                         ; -2.421 ; -2.421 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[0]  ; CLOCK_50                         ; -3.179 ; -3.179 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[1]  ; CLOCK_50                         ; -2.766 ; -2.766 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[2]  ; CLOCK_50                         ; -2.562 ; -2.562 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[3]  ; CLOCK_50                         ; -2.584 ; -2.584 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[4]  ; CLOCK_50                         ; -2.486 ; -2.486 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[5]  ; CLOCK_50                         ; -3.067 ; -3.067 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[6]  ; CLOCK_50                         ; -2.653 ; -2.653 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[7]  ; CLOCK_50                         ; -2.992 ; -2.992 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[8]  ; CLOCK_50                         ; -2.948 ; -2.948 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[9]  ; CLOCK_50                         ; -2.715 ; -2.715 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[10] ; CLOCK_50                         ; -2.861 ; -2.861 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[11] ; CLOCK_50                         ; -2.946 ; -2.946 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[12] ; CLOCK_50                         ; -2.421 ; -2.421 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[13] ; CLOCK_50                         ; -2.738 ; -2.738 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[14] ; CLOCK_50                         ; -3.158 ; -3.158 ; Rise       ; CLOCK_50                         ;
;  GPIO_1[15] ; CLOCK_50                         ; -2.811 ; -2.811 ; Rise       ; CLOCK_50                         ;
; ENET_INT    ; dm9000a:DM9000A|data_index[0]    ; -2.691 ; -2.691 ; Rise       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_INT    ; dm9000a:DM9000A|state_machine[0] ; -3.074 ; -3.074 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port      ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+
; ENET_CLK       ; CLOCK_50                         ; 6.115  ; 6.115  ; Rise       ; CLOCK_50                         ;
; ENET_CMD       ; dm9000a:DM9000A|data_index[0]    ; 16.231 ; 16.231 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_DATA[*]   ; dm9000a:DM9000A|data_index[0]    ; 17.332 ; 17.332 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|data_index[0]    ; 16.411 ; 16.411 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|data_index[0]    ; 16.359 ; 16.359 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|data_index[0]    ; 16.176 ; 16.176 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|data_index[0]    ; 16.487 ; 16.487 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|data_index[0]    ; 16.209 ; 16.209 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|data_index[0]    ; 16.319 ; 16.319 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|data_index[0]    ; 15.584 ; 15.584 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|data_index[0]    ; 15.592 ; 15.592 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|data_index[0]    ; 15.986 ; 15.986 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|data_index[0]    ; 16.671 ; 16.671 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[10] ; dm9000a:DM9000A|data_index[0]    ; 17.332 ; 17.332 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[11] ; dm9000a:DM9000A|data_index[0]    ; 17.063 ; 17.063 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[12] ; dm9000a:DM9000A|data_index[0]    ; 17.036 ; 17.036 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[13] ; dm9000a:DM9000A|data_index[0]    ; 16.272 ; 16.272 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[14] ; dm9000a:DM9000A|data_index[0]    ; 16.481 ; 16.481 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[15] ; dm9000a:DM9000A|data_index[0]    ; 16.443 ; 16.443 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_WR_N      ; dm9000a:DM9000A|data_index[0]    ; 17.360 ; 17.360 ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_CMD       ; dm9000a:DM9000A|state_machine[0] ; 20.304 ; 20.304 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_DATA[*]   ; dm9000a:DM9000A|state_machine[0] ; 21.405 ; 21.405 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|state_machine[0] ; 20.484 ; 20.484 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|state_machine[0] ; 20.432 ; 20.432 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|state_machine[0] ; 20.249 ; 20.249 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|state_machine[0] ; 20.560 ; 20.560 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|state_machine[0] ; 20.282 ; 20.282 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|state_machine[0] ; 20.392 ; 20.392 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|state_machine[0] ; 19.657 ; 19.657 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|state_machine[0] ; 19.665 ; 19.665 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|state_machine[0] ; 20.059 ; 20.059 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|state_machine[0] ; 20.744 ; 20.744 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[10] ; dm9000a:DM9000A|state_machine[0] ; 21.405 ; 21.405 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[11] ; dm9000a:DM9000A|state_machine[0] ; 21.136 ; 21.136 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[12] ; dm9000a:DM9000A|state_machine[0] ; 21.109 ; 21.109 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[13] ; dm9000a:DM9000A|state_machine[0] ; 20.345 ; 20.345 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[14] ; dm9000a:DM9000A|state_machine[0] ; 20.554 ; 20.554 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[15] ; dm9000a:DM9000A|state_machine[0] ; 20.516 ; 20.516 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_RST_N     ; dm9000a:DM9000A|state_machine[0] ; 14.730 ; 14.730 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_WR_N      ; dm9000a:DM9000A|state_machine[0] ; 21.433 ; 21.433 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_CMD       ; dm9000a:DM9000A|state_machine[0] ; 20.252 ; 20.252 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_DATA[*]   ; dm9000a:DM9000A|state_machine[0] ; 21.353 ; 21.353 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|state_machine[0] ; 20.432 ; 20.432 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|state_machine[0] ; 20.380 ; 20.380 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|state_machine[0] ; 20.197 ; 20.197 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|state_machine[0] ; 20.508 ; 20.508 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|state_machine[0] ; 20.230 ; 20.230 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|state_machine[0] ; 20.340 ; 20.340 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|state_machine[0] ; 19.605 ; 19.605 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|state_machine[0] ; 19.613 ; 19.613 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|state_machine[0] ; 20.007 ; 20.007 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|state_machine[0] ; 20.692 ; 20.692 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[10] ; dm9000a:DM9000A|state_machine[0] ; 21.353 ; 21.353 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[11] ; dm9000a:DM9000A|state_machine[0] ; 21.084 ; 21.084 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[12] ; dm9000a:DM9000A|state_machine[0] ; 21.057 ; 21.057 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[13] ; dm9000a:DM9000A|state_machine[0] ; 20.293 ; 20.293 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[14] ; dm9000a:DM9000A|state_machine[0] ; 20.502 ; 20.502 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[15] ; dm9000a:DM9000A|state_machine[0] ; 20.464 ; 20.464 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_WR_N      ; dm9000a:DM9000A|state_machine[0] ; 21.381 ; 21.381 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port      ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+
; ENET_CLK       ; CLOCK_50                         ; 3.509  ; 3.509  ; Rise       ; CLOCK_50                         ;
; ENET_CMD       ; dm9000a:DM9000A|data_index[0]    ; 8.028  ; 8.028  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_DATA[*]   ; dm9000a:DM9000A|data_index[0]    ; 7.700  ; 7.700  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|data_index[0]    ; 8.044  ; 8.044  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|data_index[0]    ; 8.073  ; 8.073  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|data_index[0]    ; 7.948  ; 7.948  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|data_index[0]    ; 8.099  ; 8.099  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|data_index[0]    ; 7.964  ; 7.964  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|data_index[0]    ; 8.040  ; 8.040  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|data_index[0]    ; 7.700  ; 7.700  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|data_index[0]    ; 7.700  ; 7.700  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|data_index[0]    ; 7.902  ; 7.902  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|data_index[0]    ; 8.243  ; 8.243  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[10] ; dm9000a:DM9000A|data_index[0]    ; 8.653  ; 8.653  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[11] ; dm9000a:DM9000A|data_index[0]    ; 8.383  ; 8.383  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[12] ; dm9000a:DM9000A|data_index[0]    ; 8.405  ; 8.405  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[13] ; dm9000a:DM9000A|data_index[0]    ; 8.051  ; 8.051  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[14] ; dm9000a:DM9000A|data_index[0]    ; 8.129  ; 8.129  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
;  ENET_DATA[15] ; dm9000a:DM9000A|data_index[0]    ; 8.070  ; 8.070  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_WR_N      ; dm9000a:DM9000A|data_index[0]    ; 8.272  ; 8.272  ; Fall       ; dm9000a:DM9000A|data_index[0]    ;
; ENET_CMD       ; dm9000a:DM9000A|state_machine[0] ; 10.019 ; 10.019 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_DATA[*]   ; dm9000a:DM9000A|state_machine[0] ; 9.691  ; 9.691  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|state_machine[0] ; 10.035 ; 10.035 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|state_machine[0] ; 10.064 ; 10.064 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|state_machine[0] ; 9.939  ; 9.939  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|state_machine[0] ; 10.090 ; 10.090 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|state_machine[0] ; 9.955  ; 9.955  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|state_machine[0] ; 10.031 ; 10.031 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|state_machine[0] ; 9.691  ; 9.691  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|state_machine[0] ; 9.691  ; 9.691  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|state_machine[0] ; 9.893  ; 9.893  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|state_machine[0] ; 10.234 ; 10.234 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[10] ; dm9000a:DM9000A|state_machine[0] ; 10.644 ; 10.644 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[11] ; dm9000a:DM9000A|state_machine[0] ; 10.374 ; 10.374 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[12] ; dm9000a:DM9000A|state_machine[0] ; 10.396 ; 10.396 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[13] ; dm9000a:DM9000A|state_machine[0] ; 10.042 ; 10.042 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[14] ; dm9000a:DM9000A|state_machine[0] ; 10.120 ; 10.120 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[15] ; dm9000a:DM9000A|state_machine[0] ; 10.061 ; 10.061 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_RST_N     ; dm9000a:DM9000A|state_machine[0] ; 7.245  ; 7.245  ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_WR_N      ; dm9000a:DM9000A|state_machine[0] ; 10.263 ; 10.263 ; Rise       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_CMD       ; dm9000a:DM9000A|state_machine[0] ; 9.934  ; 9.934  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_DATA[*]   ; dm9000a:DM9000A|state_machine[0] ; 9.606  ; 9.606  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[0]  ; dm9000a:DM9000A|state_machine[0] ; 9.950  ; 9.950  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[1]  ; dm9000a:DM9000A|state_machine[0] ; 9.979  ; 9.979  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[2]  ; dm9000a:DM9000A|state_machine[0] ; 9.854  ; 9.854  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[3]  ; dm9000a:DM9000A|state_machine[0] ; 10.005 ; 10.005 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[4]  ; dm9000a:DM9000A|state_machine[0] ; 9.870  ; 9.870  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[5]  ; dm9000a:DM9000A|state_machine[0] ; 9.946  ; 9.946  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[6]  ; dm9000a:DM9000A|state_machine[0] ; 9.606  ; 9.606  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[7]  ; dm9000a:DM9000A|state_machine[0] ; 9.606  ; 9.606  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[8]  ; dm9000a:DM9000A|state_machine[0] ; 9.808  ; 9.808  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[9]  ; dm9000a:DM9000A|state_machine[0] ; 10.149 ; 10.149 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[10] ; dm9000a:DM9000A|state_machine[0] ; 10.559 ; 10.559 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[11] ; dm9000a:DM9000A|state_machine[0] ; 10.289 ; 10.289 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[12] ; dm9000a:DM9000A|state_machine[0] ; 10.311 ; 10.311 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[13] ; dm9000a:DM9000A|state_machine[0] ; 9.957  ; 9.957  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[14] ; dm9000a:DM9000A|state_machine[0] ; 10.035 ; 10.035 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
;  ENET_DATA[15] ; dm9000a:DM9000A|state_machine[0] ; 9.976  ; 9.976  ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
; ENET_WR_N      ; dm9000a:DM9000A|state_machine[0] ; 10.178 ; 10.178 ; Fall       ; dm9000a:DM9000A|state_machine[0] ;
+----------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; CLOCK_50                         ; CLOCK_50                         ; 577920   ; 0        ; 0        ; 0        ;
; CLOCK_50                         ; dm9000a:DM9000A|data_index[0]    ; 1        ; 0        ; 512      ; 0        ;
; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0]    ; 615      ; 96       ; 843      ; 2728     ;
; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0]    ; 632      ; 225      ; 497      ; 3034     ;
; CLOCK_50                         ; dm9000a:DM9000A|state_machine[0] ; 1024     ; 0        ; 1024     ; 0        ;
; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 2406     ; 338      ; 2049     ; 2912     ;
; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 6736     ; 6228     ; 6282     ; 9175     ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; CLOCK_50                         ; CLOCK_50                         ; 577920   ; 0        ; 0        ; 0        ;
; CLOCK_50                         ; dm9000a:DM9000A|data_index[0]    ; 1        ; 0        ; 512      ; 0        ;
; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|data_index[0]    ; 615      ; 96       ; 843      ; 2728     ;
; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|data_index[0]    ; 632      ; 225      ; 497      ; 3034     ;
; CLOCK_50                         ; dm9000a:DM9000A|state_machine[0] ; 1024     ; 0        ; 1024     ; 0        ;
; dm9000a:DM9000A|data_index[0]    ; dm9000a:DM9000A|state_machine[0] ; 2406     ; 338      ; 2049     ; 2912     ;
; dm9000a:DM9000A|state_machine[0] ; dm9000a:DM9000A|state_machine[0] ; 6736     ; 6228     ; 6282     ; 9175     ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 515   ; 515  ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri Apr 10 15:47:27 2015
Info: Command: quartus_sta ethernet_controller -c ethernet_controller
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 120 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ethernet_controller.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name dm9000a:DM9000A|data_index[0] dm9000a:DM9000A|data_index[0]
    Info (332105): create_clock -period 1.000 -name dm9000a:DM9000A|state_machine[0] dm9000a:DM9000A|state_machine[0]
Warning (332191): Clock target dm9000a:DM9000A|data_index[0] of clock dm9000a:DM9000A|data_index[0] is fed by another target of the same clock.
Warning (332191): Clock target dm9000a:DM9000A|state_machine[0] of clock dm9000a:DM9000A|state_machine[0] is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: DM9000A|Selector20~1  from: datac  to: combout
    Info (332098): Cell: DM9000A|Selector20~1  from: datad  to: combout
    Info (332098): Cell: DM9000A|Selector20~2  from: datad  to: combout
    Info (332098): Cell: DM9000A|Selector84~4  from: datab  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.456
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.456      -585.513 dm9000a:DM9000A|state_machine[0] 
    Info (332119):    -7.893     -3998.773 CLOCK_50 
    Info (332119):    -6.352      -335.280 dm9000a:DM9000A|data_index[0] 
Info (332146): Worst-case hold slack is -12.742
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.742      -309.336 dm9000a:DM9000A|state_machine[0] 
    Info (332119):    -8.669      -264.356 dm9000a:DM9000A|data_index[0] 
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -584.380 CLOCK_50 
    Info (332119):     0.148         0.000 dm9000a:DM9000A|state_machine[0] 
    Info (332119):     0.500         0.000 dm9000a:DM9000A|data_index[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332191): Clock target dm9000a:DM9000A|data_index[0] of clock dm9000a:DM9000A|data_index[0] is fed by another target of the same clock.
Warning (332191): Clock target dm9000a:DM9000A|state_machine[0] of clock dm9000a:DM9000A|state_machine[0] is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: DM9000A|Selector20~1  from: datac  to: combout
    Info (332098): Cell: DM9000A|Selector20~1  from: datad  to: combout
    Info (332098): Cell: DM9000A|Selector20~2  from: datad  to: combout
    Info (332098): Cell: DM9000A|Selector84~4  from: datab  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.466
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.466      -215.247 dm9000a:DM9000A|state_machine[0] 
    Info (332119):    -3.161     -1557.595 CLOCK_50 
    Info (332119):    -2.536      -113.466 dm9000a:DM9000A|data_index[0] 
Info (332146): Worst-case hold slack is -6.278
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.278      -159.214 dm9000a:DM9000A|state_machine[0] 
    Info (332119):    -4.287      -126.055 dm9000a:DM9000A|data_index[0] 
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -584.380 CLOCK_50 
    Info (332119):     0.352         0.000 dm9000a:DM9000A|state_machine[0] 
    Info (332119):     0.500         0.000 dm9000a:DM9000A|data_index[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 321 megabytes
    Info: Processing ended: Fri Apr 10 15:47:29 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


