{"patent_id": "10-2023-0111514", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0031050", "출원번호": "10-2023-0111514", "발명의 명칭": "반도체 패키지", "출원인": "삼성전자주식회사", "발명자": "이주형"}}
{"patent_id": "10-2023-0111514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 패키지 기판;상기 제1 패키지 기판 상의 제1 반도체 칩;상기 제1 반도체 칩 상에 배치되는 인터포저;상기 제1 패키지 기판 상에서, 상기 제1 반도체 칩의 측벽으로부터 이격되어 배치되는 지지 기판;상기 지지 기판 상의 도전성 필러;상기 지지 기판과 상기 인터포저 사이에 개재되어, 상기 도전성 필러와 상기 인터포저를 전기적으로 연결하는연결 범프; 및상기 제1 반도체 칩의 측벽 및 상기 연결 범프의 측벽을 포위하는 제1 몰딩층을 포함하는 것을 특징으로 하는반도체 패키지."}
{"patent_id": "10-2023-0111514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 인터포저의 하면은 상기 제1 반도체 칩의 상면으로부터 이격되고, 상기 제1 몰딩층은 상기 제1 반도체 칩의 상면과 상기 인터포저의 하면 사이의 틈을 적어도 일부 채우는 것을특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0111514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 제1 반도체 칩의 상면의 표면 거칠기는 상기 제1 반도체 칩의 측벽의 표면 거칠기에 비해 큰 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0111514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서, 상기 연결 범프와 상기 도전성 필러는 서로 상이한 물질을 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0111514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 인터포저 상의 제2 패키지 기판; 및상기 제2 패키지 기판 상의 제2 반도체 칩;상기 제2 반도체 칩의 측벽을 포위하는 제2 몰딩층을 더 포함하는 반도체 패키지.공개특허 10-2025-0031050-3-청구항 6 제1 패키지 기판;상기 제1 패키지 기판 상의 제1 반도체 칩;상기 제1 반도체 칩 상에 배치되는 인터포저;상기 인터포저의 하면과 상기 제1 반도체 칩의 상면 사이의 틈을 적어도 일부 채우는 열 전달 물질층;상기 제1 패키지 기판 상에서, 상기 제1 반도체 칩의 측벽으로부터 이격되어 배치되는 지지 기판;상기 지지 기판 상의 도전성 필러;상기 지지 기판과 상기 인터포저 사이에 개재되어, 상기 도전성 필러의 측벽 및 상면을 포위하는 연결 범프; 및상기 제1 반도체 칩의 측벽과 상기 연결 범프의 측벽을 포위하는 제1 몰딩층을 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0111514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제11항에 있어서,상기 열 전달 물질층의 측벽은 상기 제1 몰딩층에 의해 포위되는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0111514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제11항에 있어서, 상기 열 전달 물질층의 측벽은 상기 연결 범프의 측벽으로부터 이격되고, 상기 제1 몰딩층은 상기 열 전달 물질층의 측벽과 상기 연결 범프의 측벽 사이의 틈의 적어도 일부를 채우는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0111514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제11항에 있어서,상기 제1 몰딩층은,상기 제1 반도체 칩의 측벽을 포위하는 하부 몰딩층; 및상기 열 전달 물질층의 측벽을 포위하는 상부 몰딩층을 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0111514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1 패키지 기판;상기 제1 패키지 기판 상의 제1 반도체 칩;상기 제1 반도체 칩 상에 배치되는 인터포저;상기 제1 패키지 기판 상에서, 상기 제1 반도체 칩의 측벽으로부터 이격되어 배치되는 지지 기판;상기 지지 기판 상의 도전성 필러;상기 지지 기판과 상기 인터포저 사이에 개재되어, 상기 도전성 필러의 측벽 및 상면을 포위하고, 상기 도전성필러와 상기 인터포저를 전기적으로 연결하는 연결 범프;상기 제1 반도체 칩의 측벽과 상기 연결 범프의 측벽을 포위하고, 상기 연결 범프의 측벽 중 적어도 일부와 접공개특허 10-2025-0031050-4-촉하는 제1 몰딩층;상기 인터포저 상의 제2 패키지 기판;상기 제2 패키지 기판 상의 제2 반도체 칩; 및상기 제2 반도체 칩의 측벽을 포위하는 제2 몰딩층을 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0111514", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 기술적 사상은, 제1 패키지 기판; 상기 제1 패키지 기판 상의 제1 반도체 칩; 상기 제1 반도체 칩 상 에 배치되는 인터포저; 상기 제1 패키지 기판 상에서, 상기 제1 반도체 칩의 측벽으로부터 이격되어 배치되는 지 지 기판; 상기 지지 기판 상의 도전성 필러; 상기 지지 기판과 상기 인터포저 사이에 개재되어, 상기 도전성 필 러와 상기 인터포저를 전기적으로 연결하는 연결 범프; 및 상기 제1 반도체 칩의 측벽 및 상기 연결 범프의 측벽 을 포위하는 제1 몰딩층을 포함하는 것을 특징으로 하는 반도체 패키지 및 이의 제조 방법을 제공한다."}
{"patent_id": "10-2023-0111514", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명의 기술적 사상은 반도체 패키지에 관한 것으로서, 보다 상세하게는 인터포저를 포함하는 반도체 패키지 에 관한 것이다."}
{"patent_id": "10-2023-0111514", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 산업의 비약적인 발전 및 사용자의 요구에 따라 전자기기는 더욱 더 소형화, 다기능화 및 대용량화되고, 이에 따라 복수의 반도체 칩을 포함하는 반도체 패키지가 요구되고 있다. 반도체 패키지에 포함된 복수의 반도 체 칩들이 고집적화됨에 따라 인쇄회로기판으로는 그러한 고집적도를 수용하지 못하는 경우가 빈번하게 발생하 고 있다. 이를 해결하기 위해, 복수의 반도체 칩들 사이를 인터포저를 이용하여 연결하는 반도체 패키지가 개발 되고 있다."}
{"patent_id": "10-2023-0111514", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 기술적 사상이 해결하고자 하는 과제는 인터포저를 포함하는 반도체 패키지를 제공하는데 있다. 또한, 본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 다른 과제 들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있다."}
{"patent_id": "10-2023-0111514", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 제1 패키지 기판; 상기 제1 패키지 기판 상의 제1 반 도체 칩; 상기 제1 반도체 칩 상에 배치되는 인터포저; 상기 제1 패키지 기판 상에서, 상기 제1 반도체 칩의 측 벽으로부터 이격되어 배치되는 지지 기판; 상기 지지 기판 상의 도전성 필러; 상기 지지 기판과 상기 인터포저 사이에 개재되어, 상기 도전성 필러와 상기 인터포저를 전기적으로 연결하는 연결 범프; 및 상기 제1 반도체 칩 의 측벽 및 상기 연결 범프의 측벽을 포위하는 제1 몰딩층을 포함하는 것을 특징으로 하는 반도체 패키지를 제 공한다. 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 제1 패키지 기판; 상기 제1 패키지 기판 상의 제1 반 도체 칩; 상기 제1 반도체 칩 상에 배치되는 인터포저; 상기 인터포저의 하면과 상기 제1 반도체 칩의 상면 사 이의 틈을 적어도 일부 채우는 열 전달 물질층; 상기 제1 패키지 기판 상에서, 상기 제1 반도체 칩의 측벽으로 부터 이격되어 배치되는 지지 기판; 상기 지지 기판 상의 도전성 필러; 상기 지지 기판과 상기 인터포저 사이에 개재되어, 상기 도전성 필러의 측벽 및 상면을 포위하는 연결 범프; 및 상기 제1 반도체 칩의 측벽과 상기 연결 범프의 측벽을 포위하는 제1 몰딩층을 포함하는 것을 특징으로 하는 반도체 패키지를 제공한다. 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 제1 패키지 기판; 상기 제1 패키지 기판 상의 제1 반 도체 칩; 상기 제1 반도체 칩 상에 배치되는 인터포저; 상기 제1 패키지 기판 상에서, 상기 제1 반도체 칩의 측 벽으로부터 이격되어 배치되는 지지 기판; 상기 지지 기판 상의 도전성 필러; 상기 지지 기판과 상기 인터포저 사이에 개재되어, 상기 도전성 필러의 측벽 및 상면을 포위하고, 상기 도전성 필러와 상기 인터포저를 전기적으로 연결하는 연결 범프; 상기 제1 반도체 칩의 측벽과 상기 연결 범프의 측벽을 포위하고, 상기 연결 범프의 측 벽 중 적어도 일부와 접촉하는 제1 몰딩층; 상기 인터포저 상의 제2 패키지 기판; 상기 제2 패키지 기판 상의 제2 반도체 칩; 및 상기 제2 반도체 칩의 측벽을 포위하는 제2 몰딩층을 포함하는 것을 특징으로 하는 반도체 패키지를 제공한다."}
{"patent_id": "10-2023-0111514", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 기술적 사상에 의한 예시적인 실시예들에 의하면, NSMD(Non-solder Mask Defined) 구조를 포함하되, 연결 범프와 인터포저 하부 패드의 탈착이 연결 범프의 측벽을 포위하는 몰딩층에 의해 억제되어, 신뢰성이 향 상된 반도체 패키지를 제공한다."}
{"patent_id": "10-2023-0111514", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "본 발명의 효과가 상술한 효과들로 한정되는 것은 아니며, 언급되지 않은 효과들은 본 명세서 및 첨부된 도면들"}
{"patent_id": "10-2023-0111514", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 3, "content": "로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다."}
{"patent_id": "10-2023-0111514", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동 일한 참조 부호를 사용하고, 이들에 대한 중복된 설명은 생략한다. 도 1a는 본 발명의 기술적 사상에 의한 예시적인 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이 다. 도 1b는 도 1a의 \"EX\"로 표시된 부분의 확대도이다. 도 1a 및 도 1b를 참조하면, 반도체 패키지는 제1 패키지와, 제1 패키지상의 지지 기판 및 인터포저와, 제1 패키지와 인터포저를 전기적으로 연결시키는 도전성 비아, 도전성 필러 및 연결 범프를 포함할 수 있다. 제1 패키지는 제1 패키지 기판, 제1 반도체 칩 및 제1 몰딩층(MD1)을 포함할 수 있다. 제1 패키 지는, 예를 들면 제1 반도체 칩이 페이스-다운(face-down) 방식으로 제1 패키지 기판 상에 실장 된 플립 칩(flip-chip) 패키지일 수 있다. 이 경우, 제1 반도체 칩의 제1 칩 패드와 제1 패키지 기판 의 상부 패드 사이에는 칩 연결 단자가 배치되며, 칩 연결 단자는 제1 반도체 칩의 제1 칩 패드와 제1 패키지 기판의 상부 패드를 전기적/물리적으로 연결시킬 수 있다. 제1 패키지 기판은 예를 들면, 인쇄회로기판(Printed Circuit Board, PCB)일 수 있다. 제1 패키지 기판 은 페놀 수지, 에폭시 수지, 폴리이미드 중에서 선택되는 적어도 하나의 물질로 이루어지는 기판 베이스 를 포함할 수 있다. 또한, 제1 패키지 기판은 기판 베이스의 상면 및 하면에 각각 형성된 상부 패드 및 하부 패드를 포함할 수 있다. 상기 기판 베이스 내에는 상부 패드와 하부 패드 를 전기적으로 연결시키기 위한 내부 배선이 형성될 수 있다. 상부 패드 및 하부 패드는 예를 들어, 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈륨 (Ta), 인듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 니켈(Ni), 마그네슘(Mg), 레늄(Re), 베릴륨 (Be), 갈륨(Ga), 루테늄(Ru) 등과 같은 금속 또는 이들의 합금일 수 있지만 이들에 한정되는 것은 아니다. 상부 패드는 도전성 비아가 부착되는 패드 및 칩 연결 단자가 부착되는 패드로 기능할 수 있다. 또한, 하부 패드는 외부 연결 단자(ECT)가 부착되는 패드로 기능할 수 있다. 상기 외부 연결 단자(ECT)는 예를 들면, 솔더볼 또는 범프일 수 있다. 외부 연결 단자(ECT)는 반도체 패키지와 외부 장치 사이를 전기적 으로 연결할 수 있다. 제1 반도체 칩은 제1 패키지 기판 상에 실장될 수 있다. 제1 반도체 칩은 서로 반대된 활성면 및 비활성면을 가지는 반도체 기판을 포함하고, 반도체 기판의 활성면 상에 형성된 반도체 개별 소자층을 포함 할 수 있다. 제1 반도체 칩은 서로 반대된 하면 및 상면을 포함하며, 상기 제1 반도체 칩의 상기 하 면에는 제1 칩 패드가 마련될 수 있다. 상기 제1 반도체 칩의 제1 칩 패드는 배선 구조(미도 시)를 통하여 상기 반도체 개별 소자층에 전기적으로 연결될 수 있다. 제1 반도체 칩은 메모리 칩으로서, 휘발성 메모리 칩 및/또는 비휘발성 메모리 칩을 포함할 수 있다. 상기 휘발성 메모리 칩은 예를 들어, DRAM(dynamic random access memory), SRAM(static RAM), TRAM(thyristor RAM), ZRAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)일 수 있다. 또한, 상기 비휘발성 메모리 칩은 예를 들어, 플래시(flash) 메모리, EEPROM(electrically erasable and programmable ROM), PRAM(phase- change RAM), MRAM(magnetic RAM), STT-MRAM(spin-transfer torque MRAM), FRAM(ferroelectric RAM), PRAM(phase change RAM), RRAM(resistive RAM), 나노튜브 RRAM(nanotube RRAM), 폴리머 RAM(polymer RAM), 또 는 절연 저항 변화 메모리(insulator resistance change memory)일 수 있다. 제1 반도체 칩은 비메모리 칩일 수 있다. 예를 들어, 제1 반도체 칩은 로직 칩으로서, 예를 들어, 인 공지능 반도체, 마이크로 프로세서, 그래픽 프로세서, 신호 프로세서, 네트워크 프로세서, 칩셋, 오디오 코덱, 비디오 코덱, 애플리케이션 프로세서, 또는 시스템 온 칩(System on Chip) 등으로 구현될 수 있으나, 이에 한정 되는 것은 아니다. 제1 반도체 칩은 제1 칩 패드가 마련된 제1 반도체 칩의 일 표면이 상측을 향하도록 제1 패키지 기판 상에 실장될 수 있다. 제1 반도체 칩의 제1 칩 패드는 제1 반도체 칩의 입/출력 데이 터 신호 전송을 위한 터미널, 또는 제1 반도체 칩의 전원 및/또는 접지를 위한 터미널로 이용될 수 있다. 인터포저는 제1 반도체 칩 상에 배치될 수 있다. 이 때, 인터포저의 하면은 제1 반도체 칩(12 0)의 상면으로부터 이격될 수 있다. 인터포저는 페놀 수지, 에폭시 수지, 폴리이미드 중에서 선택되는 적 어도 하나의 물질로 이루어지는 인터포저 기판 베이스를 포함할 수 있다. 인터포저는 인터포저 기판 베이스의 상면 및 하면에 각각 형성된 인터포저 상부 패드 및 인터포저 하부 패드를 포함할 수 있다. 상기 인터포저 기판 베이스 내에는 인터포저 상부 패드와 인터포저 하부 패드를 전기적으 로 연결시키기 위한 인터포저 내부 배선이 형성될 수 있다. 인터포저 상부 패드 및 인터포저 하부 패드는 예를 들어, 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타 늄(Ti), 탄탈륨(Ta), 인듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 니켈(Ni), 마그네슘(Mg), 레 늄(Re), 베릴륨(Be), 갈륨(Ga), 루테늄(Ru) 등과 같은 금속 또는 이들의 합금일 수 있지만 이들에 한정되는 것 은 아니다. 지지 기판은 제1 패키지 기판 상에서, 제1 반도체 칩의 측벽으로부터 이격되어 배치될 수 있다. 지지 기판은 캐비티(cavity)(CV)를 포함할 수 있다. 지지 기판의 캐비티(CV)는 제1 부분과, 상기 제1 부분으로부터 상기 제1 반도체 칩을 사이에 두고 이격되는 제2 부분을 포함할 수 있으며, 상기 제1 부분과 상기 제2 부분 사이의 공간으로 정의될 수 있다. 지지 기판의 상기 캐비티(CV) 내부에 제1 반도체 칩(12 0)이 위치할 수 있다. 구체적으로, 캐비티(CV)의 제1 측벽(CV1)과, 상기 제1 측벽(CV1)과 마주보는 제2 측벽 (CV2) 사이에 제1 반도체 칩이 위치할 수 있다. 도시된 바는 없으나, 레이아웃 상에서, 지지 기판은 제1 반도체 칩을 평면적으로 둘러싸도록 연장될 수 있다. 지지 기판은 제1 반도체 칩과 마주보는 제1 측벽과, 상기 제1 측벽에 대향하는 제2 측벽을 포함할 수 있다. 지지 기판의 상기 제1 측벽은 제1 반도체 칩의 측벽으로부터 수평 방향으로 이격될 수 있다. 지지 기판의 상기 제2 측벽은, 제1 패키지 기판의 측벽과 수직 방향으로 서로 상이한 평면을 이루는 것으로 도시되었으나, 제1 패키지 기판의 측벽과 수직 방향으로 서로 정렬되어 동일 평면을 이룰 수 있다. 지지 기판의 상기 제1 측벽은 제1 몰딩층(MD1)에 의해 포위될 수 있다. 지지 기판의 상기 제2측벽은, 지지 기판의 상기 제2 측벽이 제1 패키지 기판의 측벽과 수직 방향으로 서로 상이한 평면을 이루는 경우, 제1 몰딩층(MD1)에 의해 포위될 수 있다. 지지 기판은 후술되는 도전성 필러 및 연결 범프를 지지하는 역할을 수행할 수 있다. 예시적인 실시예들에서, 지지 기판은 인쇄회로기판일 수 있다. 예시적인 실시예들에서, 지지 기판은 지지 기판 베이스 및 지지 기판 베이스를 수직 방향으로 관통하는 도전성 비아를 포함할 수 있다. 지지 기판 베이스는 절연 물질을 포함할 수 있다. 예를 들어, 지지 기판 베이스는 실리콘(silicon), 글래스(glass), 세라믹(ceramic), 플라스틱 (plastic), 또는 폴리머(polymer)를 포함할 수 있다. 상기 폴리머 는, 페놀 수지, 에폭시 수지, 폴리이미드 중에서 선택되는 적어도 하나의 물질로 이루어질 수 있다. 예시적인 실시예들에서, 지지 기판 베이스는 복수 개의 층을 포함할 수 있다. 예를 들어, 지지 기판 베이스는 코어층과, 상기 코어층 상의 보호층을 포함할 수 있다. 도전성 비아는 지지 기판 베이스를 수직 방향으로 관통하는 비아 홀(미도시)의 내부에 코팅되는 금속 층일 수 있다. 또는, 도전성 비아는 솔더 볼(solder ball) 등의 형태로 마련될 수 있으며, 상기 비아 홀 (미도시)에 충진되는 솔더 레지스트 잉크(solder resist ink)일 수 있다. 지지 기판 상에, 도전성 비아와 전기적으로 연결되는 도전성 필러가 배치될 수 있다. 도전성 필 러의 하면은 지지 기판에 의해 포위될 수 있고, 도전성 필러의 측벽 및 상면은 연결 범프 에 의해 포위될 수 있다. 도전성 필러는 원통형으로 형성될 수 있으나, 이에 제한되는 것은 아니며, 다양 한 형태로 형성될 수 있다. 지지 기판 상에 배치되는 도전성 필러는 복수 개로 구성될 수 있으며, 도 시된 것과 같이 2개의 도전성 필러를 포함할 수 있으나, 이에 제한되지 않고, 3개 이상의 도전성 필러 를 포함할 수 있다. 도전성 필러는 알루미늄(Al), 구리(Cu), 니켈(Ni), 텅스텐(W), 백금(Pt), 및 금(Au) 중에서 선택된 적어도 하나를 포함할 수 있다. 예를 들어, 도전성 필러는 구리(Cu)를 포함할 수 있으며, 구리(Cu) 및 니켈(Ni)의 조합을 포함할 수도 있다. 연결 범프는 도전성 필러의 측벽 및 상면을 포위할 수 있다. 연결 범프는 지지 기판과 인 터포저 사이에 개재될 수 있다. 연결 범프는 도전성 필러의 상면과 인터포저의 인터포저 하부 패드 사이에 개재되는 제1 연결 부분을 포함할 수 있고, 도전성 필러의 측벽을 덮는 제2 연결 부분을 포함할 수 있다. 도전성 필러는 연결 범프의 상기 제1 연결 부분을 사이에 두고, 인터포저 하 부 패드로부터 이격될 수 있다. 또한, 도전성 필러는 상기 연결 범프의 상기 제2 연결 부분을 사이에 두고, 상기 제1 반도체 칩으로부터 이격될 수 있다. 연결 범프는 인터포저 하부 패드와 접촉할 수 있으며, 인터포저 하부 패드와 전기적으로 연결될 수 있다. 또한, 연결 범프는 도전성 필러를 통해, 도전성 비아와 전기적으로 연결될 수 있다. 인터포저 하부 패드와 접촉하는 연결 범프를 통해, 도전성 필러가 인터포저 하부 패드에 전기적으로 연결될 수 있다. 연결 범프의 수직 높이는 50 마이크로미터 내지 70 마이크로미터의 범위 내일 수 있다. 또한, 도전성 필러 의 상면으로부터 연결 범프의 상면까지의 수직 높이는 20 마이크로미터 내지 40 마이크로미터의 범위 내일 수 있다. 연결 범프의 측벽은 제1 몰딩층(MD1)에 의해 포위될 수 있다. 예시적인 실시예들에서, 연결 범프의 측벽은 상부 몰딩층에 의해 포위될 수 있다. 다른 예시적인 실시예들에서, 연결 범프의 측벽 중 상부 는 상부 몰딩층에 의해 덮일 수 있으며, 연결 범프의 측벽 중 하부는 하부 몰딩층에 의해 덮일 수 있다. 연결 범프는 도전성 물질을 포함할 수 있으며, 예를 들면, 솔더(solder)를 포함할 수 있다. 연결 범프 는 도전성 필러와 상이한 물질을 포함할 수 있다. 예를 들어, 연결 범프는 솔더 볼(solder ball)일 수 있다. 도전성 필러의 측벽에 비해, 연결 범프의 측벽은 상대적으로 굴곡진 형상을 가질 수 있다. 구체적으 로, 도전성 필러의 측벽은 지지 기판의 상면으로부터 수직 방향으로 직선형으로 연장될 수 있고, 연 결 범프의 측벽은 제1 반도체 칩의 측벽을 향해 볼록하게 돌출될 수 있다. 도전성 필러의 수평 폭은 도전성 필러의 상부, 하부 또는 중심부 각각에서 실질적으로 동일할 수 있다. 연결 범프의 수평폭은, 연결 범프의 중심부에서 최대일 수 있고, 연결 범프의 상부 또는 하부로 갈수록 작아질 수 있 다. 연결 범프의 상면 및 하면은 연결 범프의 측벽과 달리 평탄한 형상을 가질 수 있다. 연결 범프 의 상면은 인터포저의 인터포저 하부 패드의 하면과 동일 평면을 이룰 수 있으며, 연결 범프 의 하면은 지지 기판의 상면과 동일 평면을 이룰 수 있다. 제1 패키지 기판의 상부 패드는 인터포저의 인터포저 하부 패드와 전기적으로 연결될 수 있다. 구체적으로, 제1 패키지 기판의 상부 패드는 도전성 비아, 도전성 필러 및 연결 범 프를 통해 인터포저의 인터포저 하부 패드와 전기적으로 연결될 수 있다. 도전성 비아는 도전성 필러 및 연결 범프를 통해 인터포저 하부 패드와 전기적으로 연결될 수 있다. 제1 몰딩층(MD1)은 제1 패키지 기판 상에 제공될 수 있다. 제1 몰딩층(MD1)은 제1 패키지 기판과 인 터포저 사이에서, 제1 반도체 칩의 측벽을 포위하고, 지지 기판 및 연결 범프의 측벽을 포 위할 수 있다. 제1 몰딩층(MD1)은 외부 환경으로부터 제1 반도체 칩을 보호하는 역할을 수행할 수 있다. 예시적인 실시예들에서, 제1 몰딩층(MD1)은 하부 몰딩층 및 하부 몰딩층 상의 상부 몰딩층을 포 함할 수 있다. 하부 몰딩층은 제1 패키지 기판 상에 제공될 수 있다. 하부 몰딩층은 제1 반도체 칩의 측 벽을 포위할 수 있다. 예시적인 실시예들에서, 하부 몰딩층은 제1 반도체 칩의 측벽을 덮되, 제1 반 도체 칩의 상면은 덮지 않을 수 있다. 하부 몰딩층은 지지 기판의 측벽 중 적어도 일부를 덮을 수 있다. 하부 몰딩층이 연결 범프의 측벽을 덮지 못하는 것으로 도시되었으나, 이에 제한되지 않으 며, 하부 몰딩층은 연결 범프의 측벽 중 일부를 덮을 수도 있다. 또한, 하부 몰딩층은 제1 반도체 칩과 제1 패키지 기판 사이의 틈을 채우고, 제1 반도체 칩 과 제1 패키지 기판 사이에 개재된 칩 연결 단자를 감싸는 부분을 포함할 수 있다. 도시된 바는 없으나, 제1 반도체 칩과 제1 패키지 기판 사이의 틈을 채우고, 제1 반도체 칩과 제1 패키지 기 판 사이에 개재된 칩 연결 단자를 감싸는 언더필(under-fill)을 더 포함할 수도 있다. 언더필은 언더 필 수지로 모세관 언더필(capillary under-fill) 방법을 통해 형성될 수 있다. 하부 몰딩층은 적절한 양의 몰딩 물질을 제1 반도체 칩 주변에 주입하고, 몰딩 물질이 경화되어 형성 될 수 있다. 예시적인 실시예들에서, 하부 몰딩층은 컴프레션 몰딩(compression molding)을 통해 형성될 수 있다. 예시적인 실시예들에서, 상기 하부 몰딩층을 형성하기 위한 몰딩 물질은 에폭시계(epoxy-group) 성형 수지 또는 폴리이미드계(polyimide-group) 성형 수지 등을 포함할 수 있다. 예를 들어, 하부 몰딩층 은 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)를 포함할 수 있고, 필러(filler) 또는 경화제를 더 포 함할 수 있다. 하부 몰딩층은 리세스(RS)를 포함할 수 있다. 리세스(RS)는 하부 몰딩층의 내측벽과 지지 기판 의 상면에 의해 정의되는 공간을 포함할 수 있다. 리세스(RS)는, 도전성 필러를 하부 몰딩층으로부터 외부로 노출시키기 위한 구성일 수 있다. 리세스(RS) 내부에는 도전성 필러 및 도전성 필러의 측벽 및 상면을 포위하는 연결 범프가 배치될 수 있다. 예시적인 실시예들에서, 리세스(RS)의 측벽은 도전성 필러의 측벽과 이격될 수 있고, 제1 반도체 칩 의 측벽과 도전성 필러의 측벽 사이에 개재될 수 있다. 연결 범프는 리세스(RS)의 측벽으로부터 이격 된 것으로 도시되었으나, 이에 제한되지 않고, 연결 범프는 리세스(RS)의 측벽 중 적어도 일부와 접촉할 수 있다. 예시적인 실시예들에서, 리세스(RS)의 측벽 중 일부가 굴곡진 구조를 가지는 것으로 도시하였으나, 리세스(RS) 의 측벽의 형태가 도시된 것으로 제한되는 것은 아니다. 예를 들어, 리세스(RS)의 측벽은 직선형 구조를 가질 수도 있다. 예시적인 실시예들에서, 리세스(RS)의 수평 폭은, 리세스(RS)의 상부에서 하부로 갈수록 감소할 수 있다. 예시적인 실시예들에서, 제1 반도체 칩의 상면, 하부 몰딩층의 상면 또는 도전성 필러의 상면은 평탄화된 표면일 수 있다. 예를 들어, 제1 반도체 칩의 상면, 하부 몰딩층의 상면 또는 도전성 필러 의 상면은 스트립 그라인딩(strip grinding)을 통해 평탄화된 표면일 수 있다. 따라서, 상기 제1 반도체 칩의 상면의 표면 거칠기가 제1 반도체 칩의 측벽 또는 하면의 표면 거칠기에 비해 상대적으로 클 수 있고, 하부 몰딩층의 상면의 표면 거칠기가 하부 몰딩층의 측벽 또는 하면의 표면 거칠기에 비해 상 대적으로 클 수 있고, 도전성 필러의 상면의 표면 거칠기가 도전성 필러의 측벽 또는 하면의 표면 거칠기에 비해 상대적으로 클 수 있다. 제1 반도체 칩, 하부 몰딩층 및 도전성 필러 각각의 상면은 평탄화된 표면을 포함하므로, 제1 반도체 칩, 하부 몰딩층 및 도전성 필러 각각의 상면의 표면 거칠기가 제1 반도체 칩, 하 부 몰딩층 및 도전성 필러 각각의 상면을 제외한 표면에 비해 상대적으로 클 수 있어, 제1 반도체 칩 , 하부 몰딩층 및 도전성 필러 각각과, 제1 반도체 칩, 하부 몰딩층 및 도전성 필러 상에 배치되는 구성 간의 접착력이 향상될 수 있다. 예시적인 실시예들에서, 제1 반도체 칩의 수직 높이는 30 마이크로미터 내지 50 마이크로미터의 범위 내일 수 있고, 도전성 필러의 수직 높이는 20 마이크로미터 내지 40 마이크로미터의 범위 내일 수 있고, 하부 몰딩층의 최대 수직 높이는 60 마이크로 미터 내지 80 마이크로미터 범위 내일 수 있다. 제1 반도체 칩의 상면, 하부 몰딩층의 상면 또는 도전성 필러의 상면은 실질적으로 동일 평면 상에 있을 수 있다. 즉, 제1 반도체 칩의 상면, 하부 몰딩층의 상면 또는 도전성 필러의 상면의 레벨은 실질적으로 동일할 수 있다. 구체적으로, 하부 몰딩층의 상면의 레벨은, 제1 반도체 칩의 상 면이 형성된 레벨로부터 수직 방향으로 20 마이크로미터 이내에 배치될 수 있고, 도전성 필러의 상면의 레 벨은, 제1 반도체 칩의 상면이 형성된 레벨로부터 수직 방향으로 20 마이크로 미터 이내에 배치될 수 있다. 하부 몰딩층 상에 상부 몰딩층이 배치될 수 있다. 상부 몰딩층은 인터포저의 하면과 하부 몰딩층의 상면 사이의 틈을 적어도 일부 채우고, 인터포저의 하면과 제1 반도체 칩의 상면 사이 의 틈을 적어도 일부 채울 수 있다. 상부 몰딩층은 제1 반도체 칩의 상면 및 하부 몰딩층의 상 면을 덮고, 하부 몰딩층의 내측벽을 덮도록 연장될 수 있다. 상부 몰딩층은 하부 몰딩층의 내측 벽과 연결 범프의 측벽 사이의 틈의 적어도 일부를 채울 수 있다. 상부 몰딩층은 연결 범프가 복수 개로 구성된 경우, 인접하는 연결 범프 사이의 틈의 적어도 일부를 채울 수 있다. 상부 몰딩층은 리세스(RS)를 적어도 일부 채우고, 지지 기판과 인터포저 사이의 틈을 적어도 일 부 채울 수 있다. 구체적으로, 상부 몰딩층은 상기 리세스(RS) 내부에서, 도전성 필러 및 연결 범프 가 채우지 못한 리세스(RS)의 일부를 채울 수 있다. 지지 기판의 측벽 중 적어도 일부는 하부 몰딩층에 의해 덮일 수 있고, 지지 기판의 측벽 중 나 머지 일부는 상부 몰딩층에 의해 덮일 수 있다. 이로써, 지지 기판의 측벽은 제1 몰딩층(MD1)에 의해 포위될 수 있다. 또한, 연결 범프의 측벽 중 적어도 일부는 상부 몰딩층에 의해 덮일 수 있고, 연결 범프의 측벽 중 나머지 일부는 하부 몰딩층에 의해 덮일 수 있다. 이로써, 연결 범프의 측벽은 제1 몰딩층(MD1)에 의해 포위될 수 있다. 예시적인 실시예들에서, 상부 몰딩층은 적절한 양의 몰딩 물질을 제1 패키지와 인터포저의 사이 에 주입하고, 몰딩 물질이 경화되어 형성될 수 있다. 예시적인 실시예들에서, 상부 몰딩층은 트랜스퍼 몰 딩(transfer molding)을 통해 형성될 수 있다. 예시적인 실시예들에서, 상부 몰딩층을 형성하기 위한 몰딩 물질은 에폭시계(epoxy-group) 성형 수지 또는 폴리이미드계(polyimide-group) 성형 수지 등을 포함할 수 있다. 예를 들어, 상부 몰딩층은 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)를 포함할 수 있고, 필러 또는 경화제를 더 포함할 수 있다. 예시적인 실시예들에서, 상부 몰딩층은 하부 몰딩층과 상이한 물질을 포함할 수 있다. 또는, 예시적 인 실시예들에서, 상부 몰딩층은 하부 몰딩층의 조성비와 서로 다른 화학적 조성비로 이루어질 수 있 다. 예를 들어, 하부 몰딩층의 에폭시 몰딩 컴파운드, 필러 및 경화제의 비율이, 상부 몰딩층의 에폭 시 몰딩 컴파운드, 필러 및 경화제의 비율과 상이할 수 있다. 상부 몰딩층과 하부 몰딩층 사이에는 계면이 존재할 수 있다. 구체적으로, 하부 몰딩층의 상면 에서, 하부 몰딩층에 포함되는 필러의 절단면이 관측될 수 있다. 예시적인 실시예들에서, 제1 몰딩층(MD1)의 최대 수직 높이는 90 마이크로미터 내지 110 마이크로미터 범위 내 일 수 있다. 하부 몰딩층의 최대 수직 높이는 60 마이크로 미터 내지 80 마이크로미터 범위 내일 수 있고, 상부 몰딩층의 최대 수직 높이는 30 마이크로미터 내지 70 마이크로 미터 범위 내일 수 있다. 본 발명의 기술적 사상에 의한 예시적인 실시예들에 따르면, 본 발명의 도전성 필러의 측벽 및 상면은 연 결 범프에 의해 포위되므로, 도전성 필러와 연결 범프 간 탈착이 방지되어 신뢰성이 향상된 반도체 패키지를 제공할 수 있다. 또한, 본 발명의 연결 범프의 측벽이 제1 몰딩층(MD1)에 의해 포위되므로, 연결 범프와 인터포저 하 부 패드 간 탈착이 방지되어 신뢰성이 향상된 반도체 패키지를 제공할 수 있다. 도 2는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 일부를 나타내는 확대도이다. 도 2는 도 1a의 \"EX\"로 표시된 영역에 대응되는 부분을 나타낸다. 도 2에 도시된 반도체 패키지는 인터포저 하부 패드 (315a)를 제외하고는 도 1a 및 도 1b를 참조하여 설명된 반도체 패키지와 대체로 동일하거나 유사할 수 있 다. 이하에서는, 도 1a 및 도 1b에서 설명된 반도체 패키지와의 차이점을 중심으로 설명하도록 한다. 도 2를 참조하면, 인터포저(도 1a의 300 참조)는 연결 범프에 연결되도록 인터포저 기판(도 1a의 310)의 하면 상에 배치되는 인터포저 하부 패드(315a)를 포함할 수 있다. 인터포저 하부 패드(315a)의 적어도 일부는 인터포저의 하면으로부터 돌출될 수 있다. 인터포저 하부 패드(315a)는 전체적으로 인터포저의 하면 으로부터 돌출될 수도 있고, 부분적으로 인터포저의 하면으로부터 돌출될 수도 있다. 인터포저 하부 패드(315a)가 인터포저 기판 베이스로부터 돌출됨에 따라, 인터포저 하부 패드(315a)의 측 벽은 상부 몰딩층에 의해 덮일 수 있다. 인터포저 하부 패드(315a)가 인터포저의 하면으로부터 돌출되어 있으므로, 리플로우(reflow) 공정을 통해 연결 범프를 형성할 때 연결 범프를 구성하는 물질이 보다 더 용이하게 인터포저 하부 패드(315a)에 접착될 수 있다. 도 3은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 3에 도시된 반도체 패키지는 열 전달 물질층을 더 포함한다는 점을 제외하고는, 도 1a 및 도 1b를 참조하여 설명된 반도 체 패키지와 대체로 동일하거나 유사할 수 있다. 이하에서는, 도 1a 및 도 1b에서 설명된 반도체 패키지 와의 차이점을 중심으로 설명하도록 한다. 도 3을 참조하면, 반도체 패키지는 제1 패키지와, 제1 패키지상의 인터포저를 포함할 수 있 다. 제1 패키지는 제1 패키지 기판, 제1 반도체 칩 및 제1 몰딩층(MD1), 지지 기판, 도전성 필러, 연결 범프 및 열 전달 물질층을 포함할 수 있다. 제1 몰딩층(MD1)은 하부 몰딩층 및 상부 몰딩층을 포함할 수 있다. 하부 몰딩층 상에 상부 몰딩 층이 배치될 수 있다. 구체적으로, 상부 몰딩층은 인터포저의 하면과 하부 몰딩층의 상면 사이의 틈을 적어도 일부 채울 수 있다. 상부 몰딩층은 하부 몰딩층의 상면을 덮고, 하부 몰딩층 의 내측벽을 덮도록 연장될 수 있다. 상부 몰딩층은 하부 몰딩층의 내측벽과 연결 범프의 측벽 사이의 틈의 적어도 일부를 채울 수 있다. 상부 몰딩층은 연결 범프가 복수 개로 구성된 경우, 인접하는 연결 범프 사이의 틈의 적어도 일부를 채울 수 있다. 상부 몰딩층은 리세스(RS)를 적어도 일부 채우고, 지지 기판과 인터포저 사이의 틈을 적어도 일 부 채울 수 있다. 구체적으로, 상부 몰딩층은 상기 리세스(RS) 내부에서, 도전성 필러 및 연결 범프 가 채우지 못한 리세스(RS)의 일부를 채울 수 있다. 지지 기판의 측벽 중 적어도 일부는 하부 몰딩층에 의해 덮일 수 있고, 지지 기판의 측벽 중 나 머지 일부는 상부 몰딩층에 의해 덮일 수 있다. 이로써, 지지 기판의 측벽은 제1 몰딩층(MD1)에 의해 포위될 수 있다. 또한, 연결 범프의 측벽 중 적어도 일부는 상부 몰딩층에 의해 덮일 수 있고, 연결 범프의 측벽 중 나머지 일부는 하부 몰딩층에 의해 덮일 수 있다. 이로써, 연결 범프의 측벽은 제1 몰딩층(MD1)에 의해 포위될 수 있다. 열 전달 물질층은 제1 패키지와 인터포저 사이의 틈을 적어도 일부 채울 수 있다. 구체적으로, 열 전달 물질층은 인터포저의 하면과 제1 반도체 칩의 상면 사이의 틈을 적어도 일부 채울 수 있다. 인터포저의 하면과 제1 반도체 칩의 상면 사이의 틈 중, 열 전달 물질층이 채우지 못한 나머지 일부는 상부 몰딩층에 의해 채워질 수 있다. 열 전달 물질층은 제1 반도체 칩의 상면을 적어도 일부 덮을 수 있다. 제1 반도체 칩의 상면 중 열 전달 물질층이 덮지 못한 나머지 일부는 상 부 몰딩층에 의해 덮일 수 있다. 열 전달 물질층의 상면은 인터포저에 의해 포위될 수 있고, 열 전달 물질층의 하면은 제1 반도 체 칩 또는 하부 몰딩층에 의해 포위될 수 있으며, 열 전달 물질층의 측벽은 상부 몰딩층 에 의해 포위될 수 있다. 열 전달 물질층의 측벽은 연결 범프의 측벽으로부터 이격될 수 있고, 상부 몰딩층은 열 전달 물질층의 측벽과 연결 범프의 측벽 사이의 틈의 적어도 일부를 채울 수 있다. 제1 반도체 칩, 하부 몰딩층 및 도전성 필러 각각의 상면은 전술한 바와 같이, 평탄화된 표면을 포함하므로, 제1 반도체 칩, 하부 몰딩층 및 도전성 필러 각각의 상면의 표면 거칠기가 제1 반 도체 칩, 하부 몰딩층 및 도전성 필러 각각의 상면을 제외한 표면에 비해 상대적으로 클 수 있 어, 제1 반도체 칩과, 제1 반도체 칩 상에 배치되는 열 전달 물질층간의 접착력이 향상될 수 있 다. 열 전달 물질층의 측벽이 제1 반도체 칩의 측벽과 수직 방향으로정렬되어, 동일 평면을 이루는 것으 로 도시되었으나, 열 전달 물질층의 측벽은 제1 반도체 칩의 측벽과 상이한 평면을 이룰 수도 있다. 열 전달 물질층의 수평 폭은 제1 반도체 칩의 수평 폭과 동일한 것으로 도시되었으나, 이에 제한되지 않는다. 예를 들어, 열 전달 물질층의 상기 수평 폭이 제1 반도체 칩의 상기 수평 폭 보다 클 수 있 다. 열 전달 물질층은 우수한 열 전도율을 가지는 폴리머 물질을 포함할 수 있다. 예를 들어, 열 전달 물질층 은 열 전도성 접착 테이프, 열 전도성 그리즈(grease), 열 전도성 인터페이스 패드 및 열 전도성 접착제 중에서 선택된 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되지 않는다. 열 전달 물질층의 하면은 도전성 필러의 상면 또는 하부 몰딩층의 상면과 실질적으로 동일 평면 상에 위치할 수 있다. 또한, 열 전달 물질층의 수직 높이는, 제1 반도체 칩의 상면으로부터 인터포저 의 하면이 이격된 거리와 실질적으로 동일할 수 있고, 하부 몰딩층의 상면으로부터 상부 몰딩층(23 0)의 상면까지의 수직 높이와 실질적으로 동일할 수 있다. 또한, 열 전달 물질층의 수직 높이는, 연결 범 프 중, 도전성 필러의 상면과 인터포저의 인터포저 하부 패드 사이에 개재되는 제1 연결 부분에서, 연결 범프 중 상기 제1 연결 부분의 수직 높이와 실질적으로 동일할 수 있다. 예시적인 실시예 들에서, 열 전달 물질층의 수직 높이는 20 마이크로 미터 내지 40 마이크로 미터 범위 이내일 수 있다. 본 발명의 기술적 사상에 따른 예시적인 실시예들에 의하면, 열 전달 물질층에 의해, 제1 반도체 칩 의 성능이 열화되는 것을 방지할 수 있고, 방열 특성이 향상된 반도체 패키지를 제공할 수 있다. 도 4는 본 발명의 기술적 사상에 의한 예시적인 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다. 도 4에 도시된 반도체 패키지는 매립형 반도체 장치를 더 포함한다는 점을 제외하고는 도 1a 및 도 1b 를 참조하여 설명된 반도체 패키지와 대체로 동일하거나 유사할 수 있다. 이하에서는, 도 1a 및 도 1b에서 설명된 반도체 패키지와의 차이점을 중심으로 설명하도록 한다. 도 4를 참조하면, 반도체 패키지는 제1 패키지와, 제1 패키지 상의 인터포저와, 제1 패키지 와 인터포저를 전기적으로 연결시키는 지지 기판을 관통하는 도전성 비아, 도전성 필러 , 연결 범프, 제1 패키지와 인터포저 사이에 개재되는 상부 몰딩층을 포함할 수 있고, 제1 패키지 기판에 매립된(embedded) 매립형 반도체 장치를 더 포함할 수 있다. 예를 들어, 매 립형 반도체 장치는 제1 패키지 기판의 리세스부에 수용될 수 있다. 매립형 반도체 장치는 접착 필름에 의해 리세스부의 바닥면 상에 부착될 수 있고, 제1 패키지 기판의 상기 리세스부에는 매립형 반도체 장치의 적어도 일부를 덮는 매립 절연층이 제공될 수 있다. 매립형 반도체 장치는 제1 반도체 칩과 전기적으로 연결될 수 있다. 예를 들면, 매립형 반도체 장치 는 패드가 마련된 일 표면이 제1 반도체 칩을 향하도록 제1 패키지 기판의 상기 리세스부 에 수용될 수 있다. 매립형 반도체 장치의 패드와 제1 반도체 칩의 제1 칩 패드 사이에 배 치된 연결 단자를 통해, 매립형 반도체 장치와 제1 반도체 칩은 전기적으로 연결될 수 있다. 예시적인 실시예들에서, 매립형 반도체 장치는 메모리 칩, 로직 칩, 능동 소자 또는 수동 소자일 수도 있 다. 예시적인 실시예들에서, 매립형 반도체 장치는 제1 반도체 칩과 상이한 종류의 반도체 칩일 수 있다. 예를 들면, 제1 반도체 칩이 AP와 같은 로직 칩일 때, 매립형 제1 반도체 칩은 메모리 칩일 수 있다. 도 5는 본 발명의 기술적 사상에 의한 예시적인 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이 다. 도 5에 도시된 반도체 패키지는 제2 패키지를 더 포함한다는 점을 제외하고는 도 1a 및 도 1b를 참조 하여 설명된 반도체 패키지와 대체로 동일하거나 유사할 수 있다. 이하에서 설명의 편의를 위하여, 도 1a 및 도 1b에서 설명된 반도체 패키지와의 차이점을 중심으로 설명하도록 한다. 도 5를 참조하면, 반도체 패키지는 제1 패키지, 제1 패키지 상에 적층된 인터포저, 및 인터 포저 상에 적층된 제2 패키지를 포함할 수 있다. 상기 반도체 패키지는 제1 패키지와 제2 패키지가 각각 하부 패키지와 상부 패키지를 구성하는 패키지 온 패키지(package on package, POP) 타입의 반도체 패키지일 수 있다. 제2 패키지는 제2 패키지 기판의 측벽, 제2 패키지 기판 상의 제2 반도체 칩의 측벽을 포 위하는 제2 몰딩층(MD2)을 포함할 수 있다. 제2 패키지 기판은 예를 들면, 인쇄회로기판일 수 있다. 제2 패키지 기판은 제2 패키지 기판의 상면 및 하면 상에 각각 형성된 상부 패드 및 하부 패드를 포함할 수 있다. 제2 패키지 기판은 제2 패키지 기판의 상기 하부 패드와 인터포저의 인터포저 상부 패드 사이에 개재된 연결 단자를 통해 인터포저에 전기적으로 연결될 수 있다. 제2 반도체 칩은 예를 들어 페이스-업(face-up) 방식으로 패키지 기판 상에 실장될 수 있다. 이 경우, 제2 반도체 칩의 제2 칩 패드는 도전성 와이어를 통해서 제2 패키지 기판의 상기 상부 패드에 전기적으로 연결될 수 있다. 제2 반도체 칩은 인터포저를 통해서, 제1 반도체 칩 또는 외부 연 결 단자(ECT)에 전기적으로 연결될 수 있다. 예시적인 실시예들에서, 제1 반도체 칩과 제2 반도체 칩은 이종의 반도체 칩일 수 있다. 예를 들어, 제1 반도체 칩이 로직 칩일 때, 제2 반도체 칩은 메모리 칩일 수 있다. 예시적인 실시예들에서, 반도 체 패키지는 서로 다른 종류의 반도체 칩들이 서로 전기적으로 연결되어 하나의 시스템으로 동작하는 시스 템 인 패키지(system in package)일 수 있다. 또는, 다른 예시적인 실시예들에서, 제1 반도체 칩과 제2 반 도체 칩은 동종의 반도체 칩일 수도 있다. 도 6은 본 발명의 기술적 사상에 의한 예시적인 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이 다. 도 6에 도시된 반도체 패키지는 제2 패키지를 더 포함한다는 점을 제외하고는 도 1a 및 도 1b를 참조 하여 설명된 반도체 패키지와 대체로 동일하거나 유사할 수 있다. 이하에서 설명의 편의를 위하여, 도 1a 및 도 1b에서 설명된 반도체 패키지와의 차이점을 중심으로 설명하도록 한다. 도 6을 참조하면, 반도체 패키지는 제1 패키지, 제1 패키지 상에 적층된 인터포저, 및 인터 포저 상에 적층된 제2 패키지를 포함할 수 있다. 상기 반도체 패키지는 제1 패키지와 제2 패키지가 각각 하부 패키지와 상부 패키지를 구성하는 패키지 온 패키지(package on package, POP) 타입의 반도체 패키지일 수 있다. 제2 패키지는 제2 패키지 기판의 측벽, 제2 패키지 기판 상의 적어도 2 이상의 복수의 제2 반도 체 칩의 측벽을 포위하는 제2 몰딩층(MD2)을 포함할 수 있다. 복수의 제2 반도체 칩은 플립 칩(flip chip) 방식으로 제2 패키지 기판 상에 실장될 수 있다. 복수의 제2 반도체 칩은 활성면이 제2 패키지 기판을 향하도록 적층될 수 있다. 본 명세서 내에서, 복수의 제2 반도체 칩 중, 제2 패키지 기판 과 인접한 제2 반도체 칩을 하부 제2 반도체 칩이라고 지칭하고, 상기 하부 제2 반도체 칩(52 1)과 인접한 제2 반도체 칩을 상부 제2 반도체 칩으로 지칭한다. 복수의 제2 반도체 칩의 상면 또는 하면 각각에는 복수의 칩 패드가 배치될 수 있다. 하부 제2 반도 체 칩의 하면에 배치되는 칩 패드는 칩 연결 범프를 통해 제2 패키지 기판의 상면에 배치 된 본딩 패드와 전기적으로 연결될 수 있다. 상부 제2 반도체 칩의 하면에 배치되는 칩 패드는 칩 연결 범프를 통해 하부 제2 반도체 칩 의 상면에 배치되는 칩 패드와 전기적으로 연결될 수 있다. 또한, 상부 제2 반도체 칩의 하면에 배치되는 칩 패드는 관통 전극을 통해 하부 제2 반도체 칩의 하면에 배치되는 칩 패드와 전기적으로 연결될 수 있다. 도 7 내지 도 10, 도 11a, 도 11b, 도 12a, 도 12b는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제 조 방법을 나타내는 단면도들이다. 이하에서는, 도 7 내지 도 10, 도 11a 및 도 12a를 참조하여 도 1a에 예시된반도체 패키지의 제조 방법을 설명하고, 도 7 내지 도 10, 도 11b 및 도 12b를 참조하여 도 3에 예시된 반 도체 패키지의 제조 방법을 설명한다. 도 7을 참조하면, 제1 패키지 기판 상에 캐비티(CV)를 포함하는 지지 기판을 형성한다. 지지 기판 의 캐비티(CV)는 제1 패키지 기판의 상부 패드를 예비 제1 반도체 칩(120P)의 제1 칩 패드 와 연결시키기 위한 구성일 수 있다. 지지 기판의 캐비티(CV)를 통해, 예비 제1 반도체 칩(120P)의 제1 칩 패드와 연결되는 제1 패키지 기판의 상부 패드가 노출될 수 있다. 구체적으로는, 제1 패키지 기판 상에 지지 기판 베이스를 부착한 후, 상부 패드를 노출하는 관 통 홀(미도시)을 식각하고, 관통 홀 내부에 도전 물질을 채워 도전성 비아를 형성하여, 지지 기판을 형성할 수 있다. 도전성 비아는 상부 패드의 상면과 접촉할 수 있다. 그 후, 지지 기판 상에 예비 도전성 필러(221P)를 형성할 수 있다. 예비 도전성 필러(221P)는 알루미늄 (Al), 구리(Cu), 니켈(Ni), 텅스텐(W), 백금(Pt), 및 금(Au) 중에서 선택된 적어도 하나를 포함할 수 있다. 예 를 들어, 도전성 필러는 구리(Cu)를 포함할 수 있으며, 구리(Cu) 및 니켈(Ni)의 조합을 포함할 수도 있다. 예비 도전성 필러(221P)는 도전성 비아와 전기적으로 연결되도록, 도전성 비아의 상면과 접촉할 수 있다. 그 후, 제1 패키지 기판 상에 예비 제1 반도체 칩(120P)을 실장한다. 예비 제1 반도체 칩(120P)은 제1 칩 패드가 제1 패키지 기판의 상면을 향하도록 제1 패키지 기판 상에 부착될 수 있다. 예비 제1 반 도체 칩(120P)은 캐비티(CV) 내부에 형성될 수 있으며, 예비 제1 반도체 칩(120P)의 측벽은 지지 기판의 측벽으로부터 이격될 수 있다. 예비 제1 반도체 칩(120P)의 제1 칩 패드는 칩 연결 단자를 통하여 제 1 패키지 기판의 상부 패드에 전기적으로 연결될 수 있다. 예시적인 실시예들에서, 도전성 비아 또는 예비 도전성 필러(221P)는 제1 패키지 기판 상에 예비 제1 반도체 칩(120P)이 실장된 후 형성될 수도 있다. 예시적인 실시예들에서, 상기 제1 패키지 기판은 다수의 PCB가 연결된 PCB 스트립 구조를 가질 수 있으며, 제1 패키지 기판 상에는 복수의 예비 제1 반도체 칩(120P)이 함께 실장될 수 있다. 예시적인 실시예들에서, 예비 제1 반도체 칩(120P)의 수직 높이는 50 마이크로 미터보다 클 수 있으며, 예비 도 전성 필러(221P)의 수직 높이는 40 마이크로 미터보다 클 수 있다. 도 8을 참조하면, 제1 반도체 칩을 몰딩하는 예비 하부 몰딩층(130P)을 형성한다. 예비 하부 몰딩층(130 P)은 예비 제1 반도체 칩(120P) 및 예비 도전성 필러(221P)를 덮도록 제1 패키지 기판의 상면 상에 형성될 수 있다. 예비 하부 몰딩층(130P)은 컴프레션 몰딩 공정을 통해 형성될 수 있다. 예시적인 실시예들에서, 예비 하부 몰딩층(130P)은 몰디드 언더필(molded underfill) 공정을 통해, 예비 제1 반도체 칩(120P)과 제1 패키지 기판 사이의 틈을 채울 수도 있다. 도시된 바는 없으나, 모세관 언더필 공정을 통해, 칩 연결 단자를 감싸는 언더필(미도시)이 더 형성될 수도 있다. 언더필(미도시)은 예비 제1 반도체 칩과 제1 패키지 기판 사이의 틈을 채우고, 제1 반도체 칩과 제1 패키지 기판 사이에 개재된 칩 연결 단자를 감 싸도록 언더필 수지를 채워 형성될 수 있다. 도 9를 참조하면, 도 8의 결과물의 상면에 대해 평탄화 공정을 수행할 수 있다. 상기 평탄화 공정은 그라인딩 (grinding) 공정, 에치백(etch-back), 화학적 기계적 평탄화(Chemical Mechanical Polishing) 등을 포함할 수 있다. 특히, 상기 그라인딩 공정은, 스트립(strip) 그라인딩으로 수행될 수 있다. 상기 평탄화 공정으로 인해, 예비 제1 반도체 칩(도 8의 120P)의 일부가 제거되어, 제1 반도체 칩이 형성될 수 있다. 또한, 예비 도전 성 필러(도 8의 221P)의 일부가 제거되어 도전성 필러가 형성될 수 있다. 상기 평탄화 공정으로 인해, 제1 반도체 칩 및 도전성 필러의 상면이 노출될 수 있다. 예시적인 실시예들에서, 상기 평탄화 공정은 제1 반도체 칩의 수직 높이가 30 마이크로 미터 내지 50 마이 크로 미터 범위 이내로 형성되도록 수행될 수 있으며, 도전성 필러의 수직 높이가 20 마이크로 미터 내지 40 마이크로 미터 범위 이내로 형성되도록 수행될 수 있다. 상기 평탄화 공정으로 인해, 제1 반도체 칩의 상면과 도전성 필러의 상면 및 하부 몰딩층의 상 면은 실질적으로 동일 평면 상에 배치될 수 있다. 제1 반도체 칩, 하부 몰딩층 및 도전성 필러 각각의 상면은 상기 평탄화 공정으로 평탄화된 표 면을 포함하므로, 제1 반도체 칩, 하부 몰딩층 및 도전성 필러 각각의 상면의 표면 거칠기가 제1 반도체 칩, 하부 몰딩층 및 도전성 필러 각각의 상면을 제외한 표면에 비해 상대적으로 클 수 있어, 제1 반도체 칩, 하부 몰딩층 및 도전성 필러 각각과, 후속 공정으로 제1 반도체 칩, 하부 몰딩층 및 도전성 필러 상에 배치되는 구성 간의 접착력이 향상될 수 있다. 도 10을 참조하면, 도 9의 결과물에 대해, 도전성 필러 주변의 하부 몰딩층 일부를 식각하여 리세스 (RS)를 형성할 수 있다. 상기 리세스(RS)를 형성하기 위한 식각 공정은 레이저 드릴링(lazer drilling) 공정 등 으로 수행될 수 있다. 리세스(RS)는 하부 몰딩층에 의해 실장되어 있는 도전성 필러를 노출시키기 위 한 것일 수 있고, 리세스(RS)를 통해 도전성 필러의 측벽이 노출될 수 있다. 또한, 리세스(RS)에 의해 지 지 기판의 상면 중 일부가 노출되는 것으로 도시하였으나, 지지 기판의 상면 중 일부가 노출되지 않 을 수도 있다. 리세스(RS)가 라운드진 측벽을 가지는 것으로 도시하였으나, 리세스(RS)의 형태가 도시된 것으로 제한되는 것은 아니다. 예를 들어, 리세스(RS)는 경사진 측벽을 가질 수도 있다. 리세스(RS)의 측벽은 도전성 필러의 측벽과 이격될 수 있고, 제1 반도체 칩의 측벽과 도전성 필러의 측벽 사이에 개재될 수 있다. 이하에서는, 도 11a 및 도 12a를 참조하여 도 1a에 예시된 반도체 패키지의 후속 공정을 설명하고, 도 11b 및 도 12b를 참조하여 도 3에 예시된 반도체 패키지의 후속 공정을 설명한다. 도 11a를 참조하면, 도 10의 결과물 상에 인터포저를 배치할 수 있다. 인터포저를 도 10의 결과물과 연결하기 위하여, 연결 범프가 형성될 수 있다. 연결 범프는 도전성 필러를 감싸도록, 리세스 (RS)의 적어도 일부를 채울 수 있다. 예시적인 실시예들에서, 연결 범프가 리세스(RS)의 측벽과 이격된 것으로 도시되었으나, 연결 범프가 리세스(RS)의 측벽의 적어도 일부와 접촉할 수도 있다. 연결 범프는 도전성 필러의 측벽 및 상면을 덮을 수 있다. 인터포저를 도 10의 결과물 상에 배치한 후에, 연결 범프가 인터포저의 인터포저 하부 패드 에 접착되도록 리플로우 공정을 수행할 수 있다. 상기 리플로우 공정 시, 연결 범프를 구성하는 물질 은 액상으로 용융된 후에 경화되는 과정을 거치게 되며, 연결 범프가 인터포저 하부 패드에 접촉할 수 있다. 연결 범프에 의해, 제1 반도체 칩의 상면과 인터포저의 하면 사이에 틈이 존재할 수 있다. 연결 범프는 도전성 필러와 인터포저의 인터포저 하부 패드를 전기적으로 연결시키도록, 도전성 물질을 포함할 수 있으며, 예를 들면, 솔더를 포함할 수 있다. 예시적인 실시예들에서, 연결 범프 는 솔더 볼일 수 있다. 예시적인 실시예들에서, 연결 범프는 도전성 필러와 상이한 물질을 포함할 수 있다. 예시적인 실시예들에서, 제1 패키지 기판이 PCB 스트립 구조를 가지는 경우, 복수의 인터포저가 제1 패키지 기판 상의 복수의 제1 반도체 칩 상에 배치될 수 있다. 도 11b를 참조하면, 도 10의 결과물 상에 인터포저를 배치할 수 있다. 인터포저를 도 10의 결과물과 연결하기 위하여, 연결 범프가 형성될 수 있다. 연결 범프는 도전성 필러를 감싸도록, 리세스 (RS)의 적어도 일부를 채울 수 있다. 예시적인 실시예들에서, 연결 범프가 리세스(RS)의 측벽과 이격된 것으로 도시되었으나, 연결 범프가 리세스(RS)의 측벽의 적어도 일부와 접촉할 수도 있다. 연결 범프는 도전성 필러의 측벽 및 상면을 덮을 수 있다. 인터포저를 도 10의 결과물 상에 배치한 후에, 연결 범프가 인터포저의 인터포저 하부 패드 에 접착되도록 리플로우 공정을 수행할 수 있다. 상기 리플로우 공정 시, 연결 범프를 구성하는 물질 은 액상으로 용융된 후에 경화되는 과정을 거치게 되며, 연결 범프가 인터포저 하부 패드에 접촉할 수 있다. 연결 범프는 도전성 필러와 인터포저의 인터포저 하부 패드를 전기적으로 연결시키도록, 도전성 물질을 포함할 수 있으며, 예를 들면, 솔더를 포함할 수 있다. 예시적인 실시예들에서, 연결 범프 는 솔더 볼일 수 있다. 예시적인 실시예들에서, 연결 범프는 도전성 필러와 상이한 물질을 포함할 수 있다. 예시적인 실시예들에서, 제1 패키지 기판이 PCB 스트립 구조를 가지는 경우, 복수의 인터포저가 제1 패키지 기판 상의 복수의 제1 반도체 칩 상에 배치될 수 있다. 제1 반도체 칩의 상면과 인터포저의 하면 사이에 열 전달 물질층이 더 형성될 수 있다. 열 전달 물질층은 제1 반도체 칩의 상면과 인터포저의 하면 사이의 틈을 적어도 일부 채울 수 있다. 예 시적인 실시예들에서, 인터포저의 하면에 준비된 열 전달 물질을 부착하여 열 전달 물질층을 형성할 수 있다. 또는, 예시적인 실시예들에서, 제1 반도체 칩의 상면에 준비된 열 전달 물질을 부착하여 열 전달 물질층을 형성할 수도 있다. 상기 열 전달 물질은 우수한 열 전도율을 가지는 폴리머 물질을 포함할 수 있 다. 예시적인 실시예들에서, 열 전달 물질층은 열 전도성 접착 테이프, 열 전도성 그리즈(grease), 열 전 도성 인터페이스 패드, 열 전도성 접착제 등을 포함할 수 있으나, 이에 한정되지 않는다. 도 12a를 참조하면, 제1 반도체 칩의 상면과 인터포저의 하면 사이에 상부 몰딩층이 형성될 수 있다. 상부 몰딩층은 트랜스퍼 몰딩 공정에 의해 형성될 수 있다. 상부 몰딩층을 이루는 몰딩 물질에 온도 또는 압력을 가한 뒤, 상기 몰딩 물질을 제1 반도체 칩의 상면과 인터포저의 하면 사이의 틈 사 이로 주입하여, 상부 몰딩층을 형성할 수 있다. 상부 몰딩층은 제1 반도체 칩의 상면과 인터포저의 하면 사이의 틈을 적어도 일부 채울 수 있 다. 또한, 상부 몰딩층은 제1 반도체 칩의 상면과 인터포저의 하면 사이의 틈을 적어도 일부 채 우고, 하부 몰딩층의 리세스(RS)를 적어도 일부 채우도록 연장될 수 있다. 구체적으로, 상부 몰딩층 은 하부 몰딩층의 리세스(RS) 중, 연결 범프가 채우지 못한 일부를 채울 수 있다. 상부 몰딩층(23 0)은 제1 반도체 칩의 상면, 하부 몰딩층의 상면, 리세스(RS)의 측벽 및 리세스(RS)의 바닥(예를 들 면, 리세스(RS)에 의해 노출되는 지지 기판의 상면)을 덮을 수 있다. 이로써, 제1 몰딩층(MD1)이 연결 범프를 둘러싸도록 형성될 수 있다. 제1 몰딩층(MD1)은 연결 범프의 측벽과 접촉할 수 있으며, 연결 범프를 고정시키는 기능을 수행할 수 있다. 이후, 소잉 블레이드(sawing blade)를 이용하여 스크라이브 레인(Scribe lane)(미도시)을 따라 싱귤레이션 공정 을 수행하여, 개별화된 반도체 패키지를 형성할 수 있다. 도 12b를 참조하면, 하부 몰딩층의 상면과 인터포저의 하면 사이에 상부 몰딩층이 형성될 수 있 다. 상부 몰딩층은 트랜스퍼 몰딩 공정에 의해 형성될 수 있다. 상부 몰딩층을 이루는 몰딩 물질에 온도 또는 압력을 가한 뒤, 상기 몰딩 물질을 제1 반도체 칩의 상면과 인터포저의 하면 사이의 틈 사 이로 주입하여, 상부 몰딩층을 형성할 수 있다. 상부 몰딩층은 하부 몰딩층의 상면과 인터포저의 하면 사이의 틈을 적어도 일부 채울 수 있다. 또한, 상부 몰딩층은 하부 몰딩층의 상면과 인터포저의 하면 사이의 틈을 적어도 일부 채우고, 하부 몰딩층의 리세스(RS)를 적어도 일부 채우도록 연장될 수 있다. 구체적으로, 상부 몰딩층은 하부 몰딩층의 리세스(RS) 중, 연결 범프가 채우지 못한 일부를 채울 수 있다. 또한, 상부 몰딩층은 하부 몰딩층의 상면과 인터포저의 하면 사이의 틈을 적어도 일부 채우고, 제1 반도체 칩과 인터 포저의 하면 사이의 틈을 적어도 일부 채우도록 연장될 수 있다. 구체적으로, 상부 몰딩층은 제1 반 도체 칩과 인터포저의 하면 사이의 틈 중 열 전달 물질층이 채우지 못한 일부를 채울 수 있다. 상부 몰딩층은 제1 반도체 칩의 상면 중 열 전달 물질층이 덮지 못한 일부, 하부 몰딩층의 상면, 리세스(RS)의 측벽 및 리세스(RS)의 바닥(예를 들면, 리세스(RS)에 의해 노출되는 지지 기판의 상면)을 덮을 수 있다 . 이로써, 제1 몰딩층(MD1)이 연결 범프를 둘러싸도록 형성될 수 있다. 제1 몰딩층(MD1)은 연결 범프의 측벽과 접촉할 수 있으며, 연결 범프를 고정시키는 기능을 수행할 수 있다. 이후, 소잉 블레이드를 이용하여 스크라이브 레인(미도시)을 따라 싱귤레이션 공정을 수행하여, 개별화된 반도 체 패키지를 형성할 수 있다. 본 발명의 기술적 사상에 의한 예시적인 실시예들에 따르면, 본 발명의 도전성 필러의 측벽 및 상면은 연 결 범프에 의해 포위되도록 형성되므로, 도전성 필러와 연결 범프 간 탈착이 방지되어 신뢰성이 향상된 반도체 패키지를 제공할 수 있다. 또한, 본 발명의 연결 범프의 측벽이 제1 몰딩층(MD1)에 의해 포 위되도록 형성되므로, 연결 범프와 인터포저 하부 패드 간 탈착이 방지되어 더욱 신뢰성이 향상된 반 도체 패키지를 제공할 수 있다. 또한, 열 전달 물질층을 더 포함하는 경우, 열 전달 물질층에 의해, 제1 반도체 칩의 성능이 열 화되는 것을 방지할 수 있고, 방열 특성이 향상된 반도체 패키지를 제공할 수 있다. 이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한"}
{"patent_id": "10-2023-0111514", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통 상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다."}
{"patent_id": "10-2023-0111514", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a는 본 발명의 기술적 사상에 의한 예시적인 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다. 도 1b는 도 1의 \"EX\"로 표시된 부분의 확대도이다. 도 2는 본 발명의 기술적 사상에 의한 예시적인 실시예들에 따른 반도체 패키지의 일부를 나타내는 확대도이다. 도 3은 본 발명의 기술적 사상에 의한 예시적인 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다. 도 4는 본 발명의 기술적 사상에 의한 예시적인 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다. 도 5는 본 발명의 기술적 사상에 의한 예시적인 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다. 도 6은 본 발명의 기술적 사상에 의한 예시적인 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다. 도 7 내지 도 10, 도 11a, 도 11b, 도 12a, 도 12b는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제 조 방법을 나타내는 단면도들이다."}
