# 实验一 译码器与编码器

## 实验背景

### 基础概念

译码器是计算机系统中最常用的逻辑部件之一，用来完成对操作码的译码。编码是把输入的高低电平信号编成一个对应的二进制码。实现编码操作的电路称作编码器；按是否有优先权编码，可分为普通编码器和优先编码器

### 相关知识

3-8译码器有3个输入(s[2:0])和8个输出(y[7:0])，其真值表如下：

| s[2] | s[1] | s[0] | y[7] | y[6] | y[5] | y[4] | y[3] | y[2] | y[1] | y[0] |
| ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- |
| 0    | 0    | 0    | 1    | 1    | 1    | 1    | 1    | 1    | 1    | 0    |
| 0    | 0    | 1    | 1    | 1    | 1    | 1    | 1    | 1    | 0    | 1    |
| 0    | 1    | 0    | 1    | 1    | 1    | 1    | 1    | 0    | 1    | 1    |
| 0    | 1    | 1    | 1    | 1    | 1    | 1    | 0    | 1    | 1    | 1    |
| 1    | 0    | 0    | 1    | 1    | 1    | 0    | 1    | 1    | 1    | 1    |
| 1    | 0    | 1    | 1    | 1    | 0    | 1    | 1    | 1    | 1    | 1    |
| 1    | 1    | 0    | 1    | 0    | 1    | 1    | 1    | 1    | 1    | 1    |
| 1    | 1    | 1    | 0    | 1    | 1    | 1    | 1    | 1    | 1    | 1    |

------

8-3编码器有8个输入(i[7:0])和3个输出(f[2:0])，其真值表如下：

| i[7] | i[6] | i[5] | i[4] | i[3] | i[2] | i[1] | i[0] | f[2] | f[1] | f[0] |
| ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- |
| 0    | 0    | 0    | 0    | 0    | 0    | 0    | 1    | 0    | 0    | 0    |
| 0    | 0    | 0    | 0    | 0    | 0    | 1    | 0    | 0    | 0    | 1    |
| 0    | 0    | 0    | 0    | 0    | 1    | 0    | 0    | 0    | 1    | 0    |
| 0    | 0    | 0    | 0    | 1    | 0    | 0    | 0    | 0    | 1    | 1    |
| 0    | 0    | 0    | 1    | 0    | 0    | 0    | 0    | 1    | 0    | 0    |
| 0    | 0    | 1    | 0    | 0    | 0    | 0    | 0    | 1    | 0    | 1    |
| 0    | 1    | 0    | 0    | 0    | 0    | 0    | 0    | 1    | 1    | 0    |
| 1    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 1    | 1    | 1    |

## 实验内容

1. 用门电路设计一个4-16译码器74LS138，在上述真值表的基础上，增加使能信号en，当en为0时，所有输出均为低电平，当en为1时，正常进行译码。
2. 利用实验内容1中设计的4-16译码器模块，设计一个5-32译码器。
3. 设计一个16-4普通编码器（参考表格2）。
4. ''设计一个16-4优先编码器。