digraph "CFG for '_Z25BilinearAddSubImageKernelPfS_S_iiii' function" {
	label="CFG for '_Z25BilinearAddSubImageKernelPfS_S_iiii' function";

	Node0x5c524b0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%7:\l  %8 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %9 = getelementptr i8, i8 addrspace(4)* %8, i64 4\l  %10 = bitcast i8 addrspace(4)* %9 to i16 addrspace(4)*\l  %11 = load i16, i16 addrspace(4)* %10, align 4, !range !4, !invariant.load !5\l  %12 = zext i16 %11 to i32\l  %13 = getelementptr inbounds i8, i8 addrspace(4)* %8, i64 12\l  %14 = bitcast i8 addrspace(4)* %13 to i32 addrspace(4)*\l  %15 = load i32, i32 addrspace(4)* %14, align 4, !tbaa !6\l  %16 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %17 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %18 = udiv i32 %15, %12\l  %19 = mul i32 %18, %12\l  %20 = icmp ugt i32 %15, %19\l  %21 = zext i1 %20 to i32\l  %22 = add i32 %18, %21\l  %23 = mul i32 %22, %17\l  %24 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !15\l  %25 = add i32 %23, %16\l  %26 = mul i32 %25, %12\l  %27 = add i32 %26, %24\l  %28 = load float, float addrspace(1)* %2, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %29 = getelementptr inbounds float, float addrspace(1)* %2, i64 2\l  %30 = load float, float addrspace(1)* %29, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %31 = tail call i32 @llvm.smin.i32(i32 %3, i32 %4)\l  %32 = sitofp i32 %31 to float\l  %33 = fmul contract float %30, %32\l  %34 = fptosi float %33 to i32\l  %35 = tail call i32 @llvm.smax.i32(i32 %34, i32 1)\l  %36 = sitofp i32 %3 to float\l  %37 = fadd contract float %28, 1.000000e+00\l  %38 = fmul contract float %37, %36\l  %39 = fmul contract float %38, 5.000000e-01\l  %40 = fptosi float %39 to i32\l  %41 = lshr i32 %35, 1\l  %42 = sub nsw i32 %40, %41\l  %43 = freeze i32 %27\l  %44 = freeze i32 %35\l  %45 = sdiv i32 %43, %44\l  %46 = mul i32 %45, %44\l  %47 = sub i32 %43, %46\l  %48 = add i32 %42, %47\l  %49 = icmp sgt i32 %48, -1\l  br i1 %49, label %50, label %123\l|{<s0>T|<s1>F}}"];
	Node0x5c524b0:s0 -> Node0x5c57550;
	Node0x5c524b0:s1 -> Node0x5c575e0;
	Node0x5c57550 [shape=record,color="#b70d28ff", style=filled, fillcolor="#e36c5570",label="{%50:\l50:                                               \l  %51 = getelementptr inbounds float, float addrspace(1)* %2, i64 1\l  %52 = load float, float addrspace(1)* %51, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %53 = fadd contract float %52, 1.000000e+00\l  %54 = sitofp i32 %4 to float\l  %55 = fmul contract float %53, %54\l  %56 = fmul contract float %55, 5.000000e-01\l  %57 = fptosi float %56 to i32\l  %58 = sub nsw i32 %57, %41\l  %59 = add nsw i32 %58, %45\l  %60 = icmp sgt i32 %59, -1\l  %61 = icmp slt i32 %48, %3\l  %62 = select i1 %60, i1 %61, i1 false\l  %63 = icmp slt i32 %59, %4\l  %64 = select i1 %62, i1 %63, i1 false\l  %65 = icmp slt i32 %45, %35\l  %66 = select i1 %64, i1 %65, i1 false\l  br i1 %66, label %67, label %123\l|{<s0>T|<s1>F}}"];
	Node0x5c57550:s0 -> Node0x5c55ff0;
	Node0x5c57550:s1 -> Node0x5c575e0;
	Node0x5c55ff0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6bfa670",label="{%67:\l67:                                               \l  %68 = add nsw i32 %5, -1\l  %69 = sitofp i32 %68 to float\l  %70 = sitofp i32 %35 to float\l  %71 = fdiv contract float %69, %70\l  %72 = add nsw i32 %6, -1\l  %73 = sitofp i32 %72 to float\l  %74 = fdiv contract float %73, %70\l  %75 = sitofp i32 %47 to float\l  %76 = fmul contract float %71, %75\l  %77 = fptosi float %76 to i32\l  %78 = sitofp i32 %45 to float\l  %79 = fmul contract float %74, %78\l  %80 = fptosi float %79 to i32\l  %81 = sitofp i32 %77 to float\l  %82 = fsub contract float %76, %81\l  %83 = sitofp i32 %80 to float\l  %84 = fsub contract float %79, %83\l  %85 = mul nsw i32 %80, %5\l  %86 = add nsw i32 %85, %77\l  %87 = sext i32 %86 to i64\l  %88 = getelementptr inbounds float, float addrspace(1)* %1, i64 %87\l  %89 = load float, float addrspace(1)* %88, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %90 = add nsw i32 %86, 1\l  %91 = sext i32 %90 to i64\l  %92 = getelementptr inbounds float, float addrspace(1)* %1, i64 %91\l  %93 = load float, float addrspace(1)* %92, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %94 = add nsw i32 %80, 1\l  %95 = mul nsw i32 %94, %5\l  %96 = add nsw i32 %95, %77\l  %97 = sext i32 %96 to i64\l  %98 = getelementptr inbounds float, float addrspace(1)* %1, i64 %97\l  %99 = load float, float addrspace(1)* %98, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %100 = add nsw i32 %96, 1\l  %101 = sext i32 %100 to i64\l  %102 = getelementptr inbounds float, float addrspace(1)* %1, i64 %101\l  %103 = load float, float addrspace(1)* %102, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %104 = fsub contract float 1.000000e+00, %82\l  %105 = fmul contract float %104, %89\l  %106 = fsub contract float 1.000000e+00, %84\l  %107 = fmul contract float %106, %105\l  %108 = fmul contract float %82, %93\l  %109 = fmul contract float %106, %108\l  %110 = fadd contract float %107, %109\l  %111 = fmul contract float %84, %99\l  %112 = fmul contract float %104, %111\l  %113 = fadd contract float %110, %112\l  %114 = fmul contract float %82, %103\l  %115 = fmul contract float %84, %114\l  %116 = fadd contract float %113, %115\l  %117 = mul nsw i32 %59, %3\l  %118 = add i32 %48, %117\l  %119 = sext i32 %118 to i64\l  %120 = getelementptr inbounds float, float addrspace(1)* %0, i64 %119\l  %121 = load float, float addrspace(1)* %120, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %122 = fadd contract float %121, %116\l  store float %122, float addrspace(1)* %120, align 4, !tbaa !16\l  br label %123\l}"];
	Node0x5c55ff0 -> Node0x5c575e0;
	Node0x5c575e0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%123:\l123:                                              \l  ret void\l}"];
}
