TimeQuest Timing Analyzer report for Terminal_Remoto
Tue Jan 21 10:08:46 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_50mhz'
 12. Slow Model Setup: 'clk_ps2'
 13. Slow Model Hold: 'clk_50mhz'
 14. Slow Model Hold: 'clk_ps2'
 15. Slow Model Minimum Pulse Width: 'clk_50mhz'
 16. Slow Model Minimum Pulse Width: 'clk_ps2'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk_50mhz'
 27. Fast Model Setup: 'clk_ps2'
 28. Fast Model Hold: 'clk_50mhz'
 29. Fast Model Hold: 'clk_ps2'
 30. Fast Model Minimum Pulse Width: 'clk_50mhz'
 31. Fast Model Minimum Pulse Width: 'clk_ps2'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Terminal_Remoto                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; clk_50mhz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50mhz } ;
; clk_ps2    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_ps2 }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 187.93 MHz ; 187.93 MHz      ; clk_50mhz  ;      ;
; 372.86 MHz ; 372.86 MHz      ; clk_ps2    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50mhz ; -8.450 ; -277.333      ;
; clk_ps2   ; -1.682 ; -16.980       ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50mhz ; 0.445 ; 0.000         ;
; clk_ps2   ; 0.445 ; 0.000         ;
+-----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50mhz ; -1.631 ; -79.839           ;
; clk_ps2   ; -1.469 ; -17.355           ;
+-----------+--------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_50mhz'                                                                                                     ;
+--------+--------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -8.450 ; data_receiver:ps2|reg[5] ; uart:serial|index[3]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.911     ; 8.577      ;
; -8.449 ; data_receiver:ps2|reg[5] ; uart:serial|index[0]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.911     ; 8.576      ;
; -8.449 ; data_receiver:ps2|reg[5] ; uart:serial|index[1]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.911     ; 8.576      ;
; -8.449 ; data_receiver:ps2|reg[5] ; uart:serial|index[2]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.911     ; 8.576      ;
; -8.383 ; data_receiver:ps2|reg[6] ; uart:serial|index[3]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.518      ;
; -8.382 ; data_receiver:ps2|reg[6] ; uart:serial|index[0]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.517      ;
; -8.382 ; data_receiver:ps2|reg[6] ; uart:serial|index[1]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.517      ;
; -8.382 ; data_receiver:ps2|reg[6] ; uart:serial|index[2]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.517      ;
; -8.303 ; data_receiver:ps2|reg[3] ; uart:serial|index[3]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.438      ;
; -8.302 ; data_receiver:ps2|reg[3] ; uart:serial|index[0]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.437      ;
; -8.302 ; data_receiver:ps2|reg[3] ; uart:serial|index[1]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.437      ;
; -8.302 ; data_receiver:ps2|reg[3] ; uart:serial|index[2]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.437      ;
; -8.295 ; data_receiver:ps2|reg[7] ; uart:serial|index[3]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.430      ;
; -8.294 ; data_receiver:ps2|reg[7] ; uart:serial|index[0]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.429      ;
; -8.294 ; data_receiver:ps2|reg[7] ; uart:serial|index[1]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.429      ;
; -8.294 ; data_receiver:ps2|reg[7] ; uart:serial|index[2]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.429      ;
; -8.244 ; data_receiver:ps2|reg[0] ; uart:serial|index[3]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.379      ;
; -8.243 ; data_receiver:ps2|reg[0] ; uart:serial|index[0]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.378      ;
; -8.243 ; data_receiver:ps2|reg[0] ; uart:serial|index[1]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.378      ;
; -8.243 ; data_receiver:ps2|reg[0] ; uart:serial|index[2]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.378      ;
; -8.211 ; data_receiver:ps2|reg[1] ; uart:serial|index[3]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.346      ;
; -8.210 ; data_receiver:ps2|reg[1] ; uart:serial|index[0]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.345      ;
; -8.210 ; data_receiver:ps2|reg[1] ; uart:serial|index[1]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.345      ;
; -8.210 ; data_receiver:ps2|reg[1] ; uart:serial|index[2]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.345      ;
; -8.172 ; data_receiver:ps2|reg[4] ; uart:serial|index[3]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.307      ;
; -8.171 ; data_receiver:ps2|reg[4] ; uart:serial|index[0]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.306      ;
; -8.171 ; data_receiver:ps2|reg[4] ; uart:serial|index[1]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.306      ;
; -8.171 ; data_receiver:ps2|reg[4] ; uart:serial|index[2]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.306      ;
; -8.113 ; data_receiver:ps2|reg[2] ; uart:serial|index[3]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.248      ;
; -8.112 ; data_receiver:ps2|reg[2] ; uart:serial|index[0]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.247      ;
; -8.112 ; data_receiver:ps2|reg[2] ; uart:serial|index[1]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.247      ;
; -8.112 ; data_receiver:ps2|reg[2] ; uart:serial|index[2]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.903     ; 8.247      ;
; -7.482 ; data_receiver:ps2|reg[5] ; uart:serial|data[1]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.912     ; 7.608      ;
; -7.482 ; data_receiver:ps2|reg[5] ; uart:serial|data[2]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.912     ; 7.608      ;
; -7.482 ; data_receiver:ps2|reg[5] ; uart:serial|data[0]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.912     ; 7.608      ;
; -7.421 ; data_receiver:ps2|reg[6] ; uart:serial|data[1]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.555      ;
; -7.421 ; data_receiver:ps2|reg[6] ; uart:serial|data[2]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.555      ;
; -7.421 ; data_receiver:ps2|reg[6] ; uart:serial|data[0]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.555      ;
; -7.341 ; data_receiver:ps2|reg[3] ; uart:serial|data[1]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.475      ;
; -7.341 ; data_receiver:ps2|reg[3] ; uart:serial|data[2]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.475      ;
; -7.341 ; data_receiver:ps2|reg[3] ; uart:serial|data[0]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.475      ;
; -7.333 ; data_receiver:ps2|reg[7] ; uart:serial|data[1]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.467      ;
; -7.333 ; data_receiver:ps2|reg[7] ; uart:serial|data[2]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.467      ;
; -7.333 ; data_receiver:ps2|reg[7] ; uart:serial|data[0]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.467      ;
; -7.301 ; data_receiver:ps2|reg[5] ; uart:serial|data[6]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.912     ; 7.427      ;
; -7.301 ; data_receiver:ps2|reg[5] ; uart:serial|data[3]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.912     ; 7.427      ;
; -7.301 ; data_receiver:ps2|reg[5] ; uart:serial|data[7]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.912     ; 7.427      ;
; -7.301 ; data_receiver:ps2|reg[5] ; uart:serial|data[4]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.912     ; 7.427      ;
; -7.282 ; data_receiver:ps2|reg[0] ; uart:serial|data[1]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.416      ;
; -7.282 ; data_receiver:ps2|reg[0] ; uart:serial|data[2]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.416      ;
; -7.282 ; data_receiver:ps2|reg[0] ; uart:serial|data[0]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.416      ;
; -7.246 ; data_receiver:ps2|reg[2] ; uart:serial|data[1]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.380      ;
; -7.246 ; data_receiver:ps2|reg[2] ; uart:serial|data[2]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.380      ;
; -7.246 ; data_receiver:ps2|reg[2] ; uart:serial|data[0]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.380      ;
; -7.240 ; data_receiver:ps2|reg[6] ; uart:serial|data[6]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.374      ;
; -7.240 ; data_receiver:ps2|reg[6] ; uart:serial|data[3]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.374      ;
; -7.240 ; data_receiver:ps2|reg[6] ; uart:serial|data[7]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.374      ;
; -7.240 ; data_receiver:ps2|reg[6] ; uart:serial|data[4]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.374      ;
; -7.221 ; data_receiver:ps2|reg[4] ; uart:serial|data[1]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.355      ;
; -7.221 ; data_receiver:ps2|reg[4] ; uart:serial|data[2]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.355      ;
; -7.221 ; data_receiver:ps2|reg[4] ; uart:serial|data[0]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.355      ;
; -7.176 ; data_receiver:ps2|reg[1] ; uart:serial|data[1]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.310      ;
; -7.176 ; data_receiver:ps2|reg[1] ; uart:serial|data[2]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.310      ;
; -7.176 ; data_receiver:ps2|reg[1] ; uart:serial|data[0]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.310      ;
; -7.160 ; data_receiver:ps2|reg[3] ; uart:serial|data[6]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.294      ;
; -7.160 ; data_receiver:ps2|reg[3] ; uart:serial|data[3]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.294      ;
; -7.160 ; data_receiver:ps2|reg[3] ; uart:serial|data[7]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.294      ;
; -7.160 ; data_receiver:ps2|reg[3] ; uart:serial|data[4]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.294      ;
; -7.152 ; data_receiver:ps2|reg[7] ; uart:serial|data[6]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.286      ;
; -7.152 ; data_receiver:ps2|reg[7] ; uart:serial|data[3]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.286      ;
; -7.152 ; data_receiver:ps2|reg[7] ; uart:serial|data[7]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.286      ;
; -7.152 ; data_receiver:ps2|reg[7] ; uart:serial|data[4]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.286      ;
; -7.101 ; data_receiver:ps2|reg[0] ; uart:serial|data[6]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.235      ;
; -7.101 ; data_receiver:ps2|reg[0] ; uart:serial|data[3]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.235      ;
; -7.101 ; data_receiver:ps2|reg[0] ; uart:serial|data[7]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.235      ;
; -7.101 ; data_receiver:ps2|reg[0] ; uart:serial|data[4]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.235      ;
; -7.065 ; data_receiver:ps2|reg[2] ; uart:serial|data[6]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.199      ;
; -7.065 ; data_receiver:ps2|reg[2] ; uart:serial|data[3]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.199      ;
; -7.065 ; data_receiver:ps2|reg[2] ; uart:serial|data[7]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.199      ;
; -7.065 ; data_receiver:ps2|reg[2] ; uart:serial|data[4]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.199      ;
; -7.040 ; data_receiver:ps2|reg[4] ; uart:serial|data[6]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.174      ;
; -7.040 ; data_receiver:ps2|reg[4] ; uart:serial|data[3]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.174      ;
; -7.040 ; data_receiver:ps2|reg[4] ; uart:serial|data[7]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.174      ;
; -7.040 ; data_receiver:ps2|reg[4] ; uart:serial|data[4]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.174      ;
; -6.995 ; data_receiver:ps2|reg[1] ; uart:serial|data[6]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.129      ;
; -6.995 ; data_receiver:ps2|reg[1] ; uart:serial|data[3]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.129      ;
; -6.995 ; data_receiver:ps2|reg[1] ; uart:serial|data[7]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.129      ;
; -6.995 ; data_receiver:ps2|reg[1] ; uart:serial|data[4]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.904     ; 7.129      ;
; -5.829 ; data_receiver:ps2|reg[1] ; current_state.wait_data ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.915     ; 5.952      ;
; -5.829 ; data_receiver:ps2|reg[1] ; current_state.wait_f0   ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.915     ; 5.952      ;
; -5.713 ; data_receiver:ps2|reg[1] ; current_state.sending   ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.915     ; 5.836      ;
; -5.709 ; data_receiver:ps2|reg[0] ; current_state.wait_data ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.915     ; 5.832      ;
; -5.709 ; data_receiver:ps2|reg[0] ; current_state.wait_f0   ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.915     ; 5.832      ;
; -5.676 ; data_receiver:ps2|reg[2] ; current_state.wait_data ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.915     ; 5.799      ;
; -5.676 ; data_receiver:ps2|reg[2] ; current_state.wait_f0   ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.915     ; 5.799      ;
; -5.609 ; data_receiver:ps2|reg[5] ; display_b[6]~reg0       ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.918     ; 5.729      ;
; -5.594 ; data_receiver:ps2|reg[3] ; current_state.wait_data ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.915     ; 5.717      ;
; -5.594 ; data_receiver:ps2|reg[3] ; current_state.wait_f0   ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.915     ; 5.717      ;
; -5.593 ; data_receiver:ps2|reg[0] ; current_state.sending   ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.915     ; 5.716      ;
; -5.560 ; data_receiver:ps2|reg[2] ; current_state.sending   ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.915     ; 5.683      ;
+--------+--------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_ps2'                                                                                                            ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.682 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.712      ;
; -1.682 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.712      ;
; -1.682 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.712      ;
; -1.682 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.712      ;
; -1.682 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.712      ;
; -1.682 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.712      ;
; -1.682 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.712      ;
; -1.441 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.479      ;
; -1.417 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.447      ;
; -1.417 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.447      ;
; -1.417 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.447      ;
; -1.417 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.447      ;
; -1.417 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.447      ;
; -1.417 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.447      ;
; -1.417 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.447      ;
; -1.271 ; data_receiver:ps2|count[2] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.309      ;
; -1.226 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.256      ;
; -1.226 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.256      ;
; -1.226 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.256      ;
; -1.226 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.256      ;
; -1.226 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.256      ;
; -1.226 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.256      ;
; -1.226 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.256      ;
; -1.176 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.214      ;
; -1.085 ; data_receiver:ps2|count[1] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.123      ;
; -1.062 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.092      ;
; -1.062 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.092      ;
; -1.062 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.092      ;
; -1.062 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.092      ;
; -1.062 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.092      ;
; -1.062 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.092      ;
; -1.062 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 2.092      ;
; -0.995 ; data_receiver:ps2|count[0] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.033      ;
; -0.985 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.023      ;
; -0.902 ; data_receiver:ps2|count[3] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.940      ;
; -0.821 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.859      ;
; -0.768 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.806      ;
; -0.739 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.777      ;
; -0.738 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.776      ;
; -0.624 ; data_receiver:ps2|reg[7]   ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.662      ;
; -0.542 ; data_receiver:ps2|reg[6]   ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.008      ; 1.588      ;
; -0.530 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.568      ;
; -0.529 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.567      ;
; -0.488 ; data_receiver:ps2|reg[1]   ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.526      ;
; -0.460 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.498      ;
; -0.456 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.494      ;
; -0.309 ; data_receiver:ps2|reg[5]   ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.008     ; 1.339      ;
; -0.278 ; data_receiver:ps2|reg[4]   ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.316      ;
; -0.249 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.287      ;
; -0.238 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.276      ;
; -0.138 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.176      ;
; -0.137 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.175      ;
; -0.082 ; data_receiver:ps2|reg[3]   ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.120      ;
; -0.058 ; data_receiver:ps2|reg[2]   ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.096      ;
; 0.307  ; data_receiver:ps2|ready    ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.731      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_50mhz'                                                                                                    ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; current_state.sending   ; current_state.sending   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; start                   ; start                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:serial|index[0]    ; uart:serial|index[0]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:serial|index[1]    ; uart:serial|index[1]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:serial|index[3]    ; uart:serial|index[3]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:serial|index[2]    ; uart:serial|index[2]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:serial|serial_out  ; uart:serial|serial_out  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.628 ; delay[19]               ; delay[19]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.914      ;
; 0.638 ; uart:serial|prscl[12]   ; uart:serial|prscl[12]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.924      ;
; 0.960 ; delay[1]                ; delay[1]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.246      ;
; 0.964 ; delay[3]                ; delay[3]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; delay[5]                ; delay[5]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.250      ;
; 0.966 ; delay[10]               ; delay[10]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.252      ;
; 0.968 ; uart:serial|prscl[1]    ; uart:serial|prscl[1]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.254      ;
; 0.974 ; delay[11]               ; delay[11]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.260      ;
; 0.976 ; uart:serial|prscl[6]    ; uart:serial|prscl[6]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.262      ;
; 0.980 ; delay[8]                ; delay[8]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; uart:serial|prscl[8]    ; uart:serial|prscl[8]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; delay[7]                ; delay[7]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; delay[12]               ; delay[12]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; delay[14]               ; delay[14]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; delay[17]               ; delay[17]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.271      ;
; 0.986 ; delay[9]                ; delay[9]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.272      ;
; 0.988 ; uart:serial|prscl[10]   ; uart:serial|prscl[10]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.274      ;
; 0.988 ; uart:serial|prscl[11]   ; uart:serial|prscl[11]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.274      ;
; 1.002 ; delay[0]                ; delay[0]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.288      ;
; 1.011 ; delay[2]                ; delay[2]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; delay[4]                ; delay[4]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.298      ;
; 1.014 ; delay[18]               ; delay[18]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.300      ;
; 1.015 ; delay[6]                ; delay[6]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.301      ;
; 1.018 ; uart:serial|prscl[0]    ; uart:serial|prscl[0]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.304      ;
; 1.020 ; uart:serial|prscl[2]    ; uart:serial|prscl[2]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.306      ;
; 1.022 ; delay[13]               ; delay[13]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; delay[15]               ; delay[15]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; delay[16]               ; delay[16]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.309      ;
; 1.026 ; uart:serial|prscl[9]    ; uart:serial|prscl[9]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.312      ;
; 1.026 ; uart:serial|prscl[7]    ; uart:serial|prscl[7]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.312      ;
; 1.075 ; uart:serial|index[0]    ; uart:serial|index[1]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.361      ;
; 1.192 ; uart:serial|prscl[4]    ; uart:serial|prscl[4]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.478      ;
; 1.201 ; uart:serial|prscl[5]    ; uart:serial|prscl[5]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.487      ;
; 1.204 ; uart:serial|prscl[3]    ; uart:serial|prscl[3]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.490      ;
; 1.259 ; current_state.wait_f0   ; current_state.sending   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.545      ;
; 1.334 ; current_state.sending   ; delay[10]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.001      ; 1.621      ;
; 1.334 ; current_state.sending   ; delay[11]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.001      ; 1.621      ;
; 1.334 ; current_state.sending   ; delay[12]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.001      ; 1.621      ;
; 1.334 ; current_state.sending   ; delay[13]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.001      ; 1.621      ;
; 1.334 ; current_state.sending   ; delay[14]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.001      ; 1.621      ;
; 1.334 ; current_state.sending   ; delay[15]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.001      ; 1.621      ;
; 1.334 ; current_state.sending   ; delay[16]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.001      ; 1.621      ;
; 1.334 ; current_state.sending   ; delay[17]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.001      ; 1.621      ;
; 1.334 ; current_state.sending   ; delay[18]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.001      ; 1.621      ;
; 1.334 ; current_state.sending   ; delay[19]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.001      ; 1.621      ;
; 1.375 ; current_state.wait_f0   ; current_state.wait_data ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.661      ;
; 1.375 ; current_state.wait_f0   ; current_state.wait_f0   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.661      ;
; 1.396 ; delay[3]                ; delay[4]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; delay[5]                ; delay[6]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.682      ;
; 1.398 ; delay[10]               ; delay[11]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.684      ;
; 1.400 ; uart:serial|prscl[1]    ; uart:serial|prscl[2]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.686      ;
; 1.406 ; delay[11]               ; delay[12]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.692      ;
; 1.408 ; uart:serial|prscl[6]    ; uart:serial|prscl[7]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.694      ;
; 1.412 ; delay[8]                ; delay[9]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.698      ;
; 1.412 ; uart:serial|prscl[8]    ; uart:serial|prscl[9]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.698      ;
; 1.413 ; delay[7]                ; delay[8]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.699      ;
; 1.415 ; current_state.wait_data ; current_state.wait_f0   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.701      ;
; 1.416 ; delay[12]               ; delay[13]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.702      ;
; 1.416 ; delay[14]               ; delay[15]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.702      ;
; 1.420 ; uart:serial|prscl[11]   ; uart:serial|prscl[12]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.706      ;
; 1.420 ; uart:serial|prscl[10]   ; uart:serial|prscl[11]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.706      ;
; 1.432 ; delay[0]                ; delay[1]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.718      ;
; 1.444 ; delay[2]                ; delay[3]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.730      ;
; 1.445 ; delay[4]                ; delay[5]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.731      ;
; 1.447 ; delay[18]               ; delay[19]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.733      ;
; 1.448 ; uart:serial|prscl[0]    ; uart:serial|prscl[1]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.734      ;
; 1.448 ; delay[6]                ; delay[7]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.734      ;
; 1.453 ; uart:serial|prscl[2]    ; uart:serial|prscl[3]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.739      ;
; 1.455 ; delay[13]               ; delay[14]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; delay[16]               ; delay[17]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; delay[15]               ; delay[16]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.742      ;
; 1.459 ; uart:serial|prscl[7]    ; uart:serial|prscl[8]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.745      ;
; 1.459 ; uart:serial|prscl[9]    ; uart:serial|prscl[10]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.745      ;
; 1.476 ; delay[3]                ; delay[5]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.762      ;
; 1.476 ; delay[5]                ; delay[7]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.762      ;
; 1.478 ; delay[10]               ; delay[12]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.764      ;
; 1.479 ; uart:serial|index[2]    ; uart:serial|index[0]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.765      ;
; 1.479 ; uart:serial|index[2]    ; uart:serial|index[1]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.765      ;
; 1.480 ; uart:serial|index[2]    ; uart:serial|index[3]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.766      ;
; 1.480 ; uart:serial|prscl[1]    ; uart:serial|prscl[3]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.766      ;
; 1.486 ; delay[11]               ; delay[13]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.772      ;
; 1.488 ; uart:serial|prscl[6]    ; uart:serial|prscl[8]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.774      ;
; 1.492 ; uart:serial|prscl[8]    ; uart:serial|prscl[10]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.778      ;
; 1.493 ; delay[1]                ; delay[2]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.779      ;
; 1.493 ; delay[7]                ; delay[9]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.779      ;
; 1.496 ; delay[12]               ; delay[14]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.782      ;
; 1.496 ; delay[14]               ; delay[16]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.782      ;
; 1.500 ; uart:serial|prscl[10]   ; uart:serial|prscl[12]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.786      ;
; 1.518 ; delay[17]               ; delay[18]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.804      ;
; 1.524 ; delay[9]                ; delay[10]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; -0.006     ; 1.804      ;
; 1.524 ; delay[2]                ; delay[4]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.810      ;
; 1.525 ; delay[4]                ; delay[6]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.811      ;
; 1.528 ; uart:serial|prscl[0]    ; uart:serial|prscl[2]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.814      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_ps2'                                                                                                            ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; data_receiver:ps2|ready    ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.731      ;
; 0.810 ; data_receiver:ps2|reg[2]   ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.096      ;
; 0.834 ; data_receiver:ps2|reg[3]   ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.120      ;
; 0.889 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.175      ;
; 0.890 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.176      ;
; 0.990 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.276      ;
; 1.001 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.287      ;
; 1.030 ; data_receiver:ps2|reg[4]   ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.316      ;
; 1.061 ; data_receiver:ps2|reg[5]   ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.339      ;
; 1.208 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.494      ;
; 1.212 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.498      ;
; 1.240 ; data_receiver:ps2|reg[1]   ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.526      ;
; 1.281 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.567      ;
; 1.282 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.568      ;
; 1.294 ; data_receiver:ps2|reg[6]   ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.008      ; 1.588      ;
; 1.295 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.581      ;
; 1.296 ; data_receiver:ps2|count[0] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.582      ;
; 1.370 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.656      ;
; 1.371 ; data_receiver:ps2|count[1] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.657      ;
; 1.376 ; data_receiver:ps2|reg[7]   ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.662      ;
; 1.414 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.700      ;
; 1.415 ; data_receiver:ps2|count[3] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.701      ;
; 1.490 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.776      ;
; 1.491 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.777      ;
; 1.520 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.806      ;
; 1.585 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.863      ;
; 1.586 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.864      ;
; 1.589 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.867      ;
; 1.591 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.869      ;
; 1.591 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.869      ;
; 1.591 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.869      ;
; 1.592 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.870      ;
; 1.655 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.941      ;
; 1.656 ; data_receiver:ps2|count[2] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.942      ;
; 1.660 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.938      ;
; 1.661 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.939      ;
; 1.664 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.942      ;
; 1.666 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.944      ;
; 1.666 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.944      ;
; 1.666 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.944      ;
; 1.667 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.945      ;
; 1.704 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.982      ;
; 1.705 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.983      ;
; 1.708 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.986      ;
; 1.710 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.988      ;
; 1.710 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.988      ;
; 1.710 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.988      ;
; 1.711 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 1.989      ;
; 1.945 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 2.223      ;
; 1.946 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 2.224      ;
; 1.949 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 2.227      ;
; 1.951 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 2.229      ;
; 1.951 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 2.229      ;
; 1.951 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 2.229      ;
; 1.952 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.008     ; 2.230      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50mhz'                                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk_50mhz ; Rise       ; clk_50mhz               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; alt_ready[0]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; alt_ready[0]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.sending   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.sending   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.wait_data ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.wait_data ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.wait_f0   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.wait_f0   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[0]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[0]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[10]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[10]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[11]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[11]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[12]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[12]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[13]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[13]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[14]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[14]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[15]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[15]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[16]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[16]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[17]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[17]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[18]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[18]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[19]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[19]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[1]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[1]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[2]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[2]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[3]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[3]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[4]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[4]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[5]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[5]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[6]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[6]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[7]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[7]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[8]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[8]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[9]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[9]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[0]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[0]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[1]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[1]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[2]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[2]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[3]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[3]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[4]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[4]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[5]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[5]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[6]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[6]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[0]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[0]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[1]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[1]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[2]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[2]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[3]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[3]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[4]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[4]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[5]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[5]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[6]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[6]~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; start                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; start                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|data[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|data[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|data[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|data[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|data[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|data[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|data[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|index[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|index[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|index[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|index[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|index[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|index[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|index[3]    ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_ps2'                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; clk_ps2 ; Rise       ; clk_ps2                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|count[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|count[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|count[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|count[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|ready    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|ready    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[0]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[1]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[1]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[2]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[2]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[3]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[3]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[4]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[4]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[5]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[5]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[6]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[6]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[7]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; clk_ps2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; clk_ps2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|count[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|count[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|ready|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|ready|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[7]|clk             ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serial_in ; clk_ps2    ; 3.988 ; 3.988 ; Fall       ; clk_ps2         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serial_in ; clk_ps2    ; -3.740 ; -3.740 ; Fall       ; clk_ps2         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 11.342 ; 11.342 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 9.416  ; 9.416  ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 11.342 ; 11.342 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 9.171  ; 9.171  ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 9.380  ; 9.380  ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 10.203 ; 10.203 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 8.851  ; 8.851  ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 9.572  ; 9.572  ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 10.780 ; 10.780 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 10.780 ; 10.780 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 10.129 ; 10.129 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 10.758 ; 10.758 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 10.469 ; 10.469 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 8.987  ; 8.987  ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 10.105 ; 10.105 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 9.081  ; 9.081  ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 7.766  ; 7.766  ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 7.766  ; 7.766  ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 7.689  ; 7.689  ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 7.391  ; 7.391  ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 8.863  ; 8.863  ; Fall       ; clk_50mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 8.851  ; 8.851  ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 9.416  ; 9.416  ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 11.342 ; 11.342 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 9.171  ; 9.171  ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 9.380  ; 9.380  ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 10.203 ; 10.203 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 8.851  ; 8.851  ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 9.572  ; 9.572  ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 8.987  ; 8.987  ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 10.780 ; 10.780 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 10.129 ; 10.129 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 10.758 ; 10.758 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 10.469 ; 10.469 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 8.987  ; 8.987  ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 10.105 ; 10.105 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 9.081  ; 9.081  ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 7.391  ; 7.391  ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 7.766  ; 7.766  ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 7.689  ; 7.689  ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 7.391  ; 7.391  ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 8.863  ; 8.863  ; Fall       ; clk_50mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------+
; Fast Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50mhz ; -2.158 ; -56.145       ;
; clk_ps2   ; -0.101 ; -0.720        ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50mhz ; 0.215 ; 0.000         ;
; clk_ps2   ; 0.215 ; 0.000         ;
+-----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50mhz ; -1.380 ; -65.380           ;
; clk_ps2   ; -1.222 ; -14.222           ;
+-----------+--------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_50mhz'                                                                                                     ;
+--------+--------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.158 ; data_receiver:ps2|reg[5] ; uart:serial|index[0]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.014     ; 3.176      ;
; -2.158 ; data_receiver:ps2|reg[5] ; uart:serial|index[1]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.014     ; 3.176      ;
; -2.158 ; data_receiver:ps2|reg[5] ; uart:serial|index[3]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.014     ; 3.176      ;
; -2.158 ; data_receiver:ps2|reg[5] ; uart:serial|index[2]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.014     ; 3.176      ;
; -2.088 ; data_receiver:ps2|reg[3] ; uart:serial|index[0]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.111      ;
; -2.088 ; data_receiver:ps2|reg[3] ; uart:serial|index[1]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.111      ;
; -2.088 ; data_receiver:ps2|reg[3] ; uart:serial|index[3]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.111      ;
; -2.088 ; data_receiver:ps2|reg[3] ; uart:serial|index[2]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.111      ;
; -2.087 ; data_receiver:ps2|reg[6] ; uart:serial|index[0]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.110      ;
; -2.087 ; data_receiver:ps2|reg[6] ; uart:serial|index[1]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.110      ;
; -2.087 ; data_receiver:ps2|reg[6] ; uart:serial|index[3]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.110      ;
; -2.087 ; data_receiver:ps2|reg[6] ; uart:serial|index[2]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.110      ;
; -2.081 ; data_receiver:ps2|reg[7] ; uart:serial|index[0]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.104      ;
; -2.081 ; data_receiver:ps2|reg[7] ; uart:serial|index[1]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.104      ;
; -2.081 ; data_receiver:ps2|reg[7] ; uart:serial|index[3]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.104      ;
; -2.081 ; data_receiver:ps2|reg[7] ; uart:serial|index[2]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.104      ;
; -2.074 ; data_receiver:ps2|reg[4] ; uart:serial|index[0]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.097      ;
; -2.074 ; data_receiver:ps2|reg[4] ; uart:serial|index[1]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.097      ;
; -2.074 ; data_receiver:ps2|reg[4] ; uart:serial|index[3]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.097      ;
; -2.074 ; data_receiver:ps2|reg[4] ; uart:serial|index[2]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.097      ;
; -2.064 ; data_receiver:ps2|reg[0] ; uart:serial|index[0]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.087      ;
; -2.064 ; data_receiver:ps2|reg[0] ; uart:serial|index[1]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.087      ;
; -2.064 ; data_receiver:ps2|reg[0] ; uart:serial|index[3]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.087      ;
; -2.064 ; data_receiver:ps2|reg[0] ; uart:serial|index[2]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.087      ;
; -2.034 ; data_receiver:ps2|reg[1] ; uart:serial|index[0]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.057      ;
; -2.034 ; data_receiver:ps2|reg[1] ; uart:serial|index[1]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.057      ;
; -2.034 ; data_receiver:ps2|reg[1] ; uart:serial|index[3]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.057      ;
; -2.034 ; data_receiver:ps2|reg[1] ; uart:serial|index[2]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.057      ;
; -2.021 ; data_receiver:ps2|reg[2] ; uart:serial|index[0]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.044      ;
; -2.021 ; data_receiver:ps2|reg[2] ; uart:serial|index[1]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.044      ;
; -2.021 ; data_receiver:ps2|reg[2] ; uart:serial|index[3]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.044      ;
; -2.021 ; data_receiver:ps2|reg[2] ; uart:serial|index[2]    ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.009     ; 3.044      ;
; -1.896 ; data_receiver:ps2|reg[5] ; uart:serial|data[1]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.015     ; 2.913      ;
; -1.896 ; data_receiver:ps2|reg[5] ; uart:serial|data[2]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.015     ; 2.913      ;
; -1.896 ; data_receiver:ps2|reg[5] ; uart:serial|data[0]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.015     ; 2.913      ;
; -1.847 ; data_receiver:ps2|reg[3] ; uart:serial|data[1]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.869      ;
; -1.847 ; data_receiver:ps2|reg[3] ; uart:serial|data[2]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.869      ;
; -1.847 ; data_receiver:ps2|reg[3] ; uart:serial|data[0]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.869      ;
; -1.846 ; data_receiver:ps2|reg[6] ; uart:serial|data[1]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.868      ;
; -1.846 ; data_receiver:ps2|reg[6] ; uart:serial|data[2]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.868      ;
; -1.846 ; data_receiver:ps2|reg[6] ; uart:serial|data[0]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.868      ;
; -1.840 ; data_receiver:ps2|reg[7] ; uart:serial|data[1]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.862      ;
; -1.840 ; data_receiver:ps2|reg[7] ; uart:serial|data[2]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.862      ;
; -1.840 ; data_receiver:ps2|reg[7] ; uart:serial|data[0]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.862      ;
; -1.823 ; data_receiver:ps2|reg[0] ; uart:serial|data[1]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.845      ;
; -1.823 ; data_receiver:ps2|reg[0] ; uart:serial|data[2]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.845      ;
; -1.823 ; data_receiver:ps2|reg[0] ; uart:serial|data[0]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.845      ;
; -1.819 ; data_receiver:ps2|reg[5] ; uart:serial|data[6]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.015     ; 2.836      ;
; -1.819 ; data_receiver:ps2|reg[5] ; uart:serial|data[3]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.015     ; 2.836      ;
; -1.819 ; data_receiver:ps2|reg[5] ; uart:serial|data[7]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.015     ; 2.836      ;
; -1.819 ; data_receiver:ps2|reg[5] ; uart:serial|data[4]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.015     ; 2.836      ;
; -1.812 ; data_receiver:ps2|reg[4] ; uart:serial|data[1]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.834      ;
; -1.812 ; data_receiver:ps2|reg[4] ; uart:serial|data[2]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.834      ;
; -1.812 ; data_receiver:ps2|reg[4] ; uart:serial|data[0]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.834      ;
; -1.786 ; data_receiver:ps2|reg[2] ; uart:serial|data[1]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.808      ;
; -1.786 ; data_receiver:ps2|reg[2] ; uart:serial|data[2]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.808      ;
; -1.786 ; data_receiver:ps2|reg[2] ; uart:serial|data[0]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.808      ;
; -1.783 ; data_receiver:ps2|reg[1] ; uart:serial|data[1]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.805      ;
; -1.783 ; data_receiver:ps2|reg[1] ; uart:serial|data[2]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.805      ;
; -1.783 ; data_receiver:ps2|reg[1] ; uart:serial|data[0]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.805      ;
; -1.770 ; data_receiver:ps2|reg[3] ; uart:serial|data[6]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.792      ;
; -1.770 ; data_receiver:ps2|reg[3] ; uart:serial|data[3]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.792      ;
; -1.770 ; data_receiver:ps2|reg[3] ; uart:serial|data[7]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.792      ;
; -1.770 ; data_receiver:ps2|reg[3] ; uart:serial|data[4]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.792      ;
; -1.769 ; data_receiver:ps2|reg[6] ; uart:serial|data[6]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.791      ;
; -1.769 ; data_receiver:ps2|reg[6] ; uart:serial|data[3]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.791      ;
; -1.769 ; data_receiver:ps2|reg[6] ; uart:serial|data[7]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.791      ;
; -1.769 ; data_receiver:ps2|reg[6] ; uart:serial|data[4]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.791      ;
; -1.763 ; data_receiver:ps2|reg[7] ; uart:serial|data[6]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.785      ;
; -1.763 ; data_receiver:ps2|reg[7] ; uart:serial|data[3]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.785      ;
; -1.763 ; data_receiver:ps2|reg[7] ; uart:serial|data[7]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.785      ;
; -1.763 ; data_receiver:ps2|reg[7] ; uart:serial|data[4]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.785      ;
; -1.746 ; data_receiver:ps2|reg[0] ; uart:serial|data[6]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.768      ;
; -1.746 ; data_receiver:ps2|reg[0] ; uart:serial|data[3]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.768      ;
; -1.746 ; data_receiver:ps2|reg[0] ; uart:serial|data[7]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.768      ;
; -1.746 ; data_receiver:ps2|reg[0] ; uart:serial|data[4]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.768      ;
; -1.735 ; data_receiver:ps2|reg[4] ; uart:serial|data[6]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.757      ;
; -1.735 ; data_receiver:ps2|reg[4] ; uart:serial|data[3]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.757      ;
; -1.735 ; data_receiver:ps2|reg[4] ; uart:serial|data[7]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.757      ;
; -1.735 ; data_receiver:ps2|reg[4] ; uart:serial|data[4]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.757      ;
; -1.709 ; data_receiver:ps2|reg[2] ; uart:serial|data[6]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.731      ;
; -1.709 ; data_receiver:ps2|reg[2] ; uart:serial|data[3]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.731      ;
; -1.709 ; data_receiver:ps2|reg[2] ; uart:serial|data[7]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.731      ;
; -1.709 ; data_receiver:ps2|reg[2] ; uart:serial|data[4]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.731      ;
; -1.706 ; data_receiver:ps2|reg[1] ; uart:serial|data[6]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.728      ;
; -1.706 ; data_receiver:ps2|reg[1] ; uart:serial|data[3]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.728      ;
; -1.706 ; data_receiver:ps2|reg[1] ; uart:serial|data[7]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.728      ;
; -1.706 ; data_receiver:ps2|reg[1] ; uart:serial|data[4]     ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.010     ; 2.728      ;
; -1.338 ; data_receiver:ps2|reg[1] ; current_state.wait_data ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.021     ; 2.349      ;
; -1.338 ; data_receiver:ps2|reg[1] ; current_state.wait_f0   ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.021     ; 2.349      ;
; -1.327 ; data_receiver:ps2|reg[0] ; current_state.wait_data ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.021     ; 2.338      ;
; -1.327 ; data_receiver:ps2|reg[0] ; current_state.wait_f0   ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.021     ; 2.338      ;
; -1.281 ; data_receiver:ps2|reg[3] ; current_state.wait_data ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.021     ; 2.292      ;
; -1.281 ; data_receiver:ps2|reg[3] ; current_state.wait_f0   ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.021     ; 2.292      ;
; -1.280 ; data_receiver:ps2|reg[2] ; current_state.wait_data ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.021     ; 2.291      ;
; -1.280 ; data_receiver:ps2|reg[2] ; current_state.wait_f0   ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.021     ; 2.291      ;
; -1.187 ; data_receiver:ps2|reg[1] ; current_state.sending   ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.021     ; 2.198      ;
; -1.176 ; data_receiver:ps2|reg[0] ; current_state.sending   ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.021     ; 2.187      ;
; -1.162 ; data_receiver:ps2|reg[6] ; current_state.wait_data ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.021     ; 2.173      ;
; -1.162 ; data_receiver:ps2|reg[6] ; current_state.wait_f0   ; clk_ps2      ; clk_50mhz   ; 1.000        ; -0.021     ; 2.173      ;
+--------+--------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_ps2'                                                                                                            ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.101 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 1.129      ;
; -0.101 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 1.129      ;
; -0.101 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 1.129      ;
; -0.101 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 1.129      ;
; -0.101 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 1.129      ;
; -0.101 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 1.129      ;
; -0.101 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 1.129      ;
; -0.013 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.001      ; 1.046      ;
; -0.013 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 1.041      ;
; -0.013 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 1.041      ;
; -0.013 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 1.041      ;
; -0.013 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 1.041      ;
; -0.013 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 1.041      ;
; -0.013 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 1.041      ;
; -0.013 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 1.041      ;
; 0.052  ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 0.976      ;
; 0.052  ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 0.976      ;
; 0.052  ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 0.976      ;
; 0.052  ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 0.976      ;
; 0.052  ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 0.976      ;
; 0.052  ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 0.976      ;
; 0.052  ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 0.976      ;
; 0.075  ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.001      ; 0.958      ;
; 0.110  ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 0.918      ;
; 0.110  ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 0.918      ;
; 0.110  ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 0.918      ;
; 0.110  ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 0.918      ;
; 0.110  ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 0.918      ;
; 0.110  ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 0.918      ;
; 0.110  ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.004     ; 0.918      ;
; 0.117  ; data_receiver:ps2|count[2] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.915      ;
; 0.140  ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.001      ; 0.893      ;
; 0.198  ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.001      ; 0.835      ;
; 0.209  ; data_receiver:ps2|count[1] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.823      ;
; 0.240  ; data_receiver:ps2|count[0] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.792      ;
; 0.250  ; data_receiver:ps2|count[3] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.782      ;
; 0.327  ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.705      ;
; 0.327  ; data_receiver:ps2|reg[7]   ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.705      ;
; 0.329  ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.703      ;
; 0.330  ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.702      ;
; 0.397  ; data_receiver:ps2|reg[6]   ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.005      ; 0.640      ;
; 0.405  ; data_receiver:ps2|reg[1]   ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.627      ;
; 0.406  ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.626      ;
; 0.410  ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.622      ;
; 0.412  ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.620      ;
; 0.415  ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.617      ;
; 0.448  ; data_receiver:ps2|reg[5]   ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.005     ; 0.579      ;
; 0.466  ; data_receiver:ps2|reg[4]   ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.566      ;
; 0.506  ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.526      ;
; 0.512  ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.520      ;
; 0.526  ; data_receiver:ps2|reg[3]   ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.506      ;
; 0.537  ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.495      ;
; 0.538  ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.494      ;
; 0.545  ; data_receiver:ps2|reg[2]   ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.487      ;
; 0.665  ; data_receiver:ps2|ready    ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.367      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_50mhz'                                                                                                   ;
+-------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; current_state.sending   ; current_state.sending  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; start                   ; start                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:serial|index[0]    ; uart:serial|index[0]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:serial|index[1]    ; uart:serial|index[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:serial|index[3]    ; uart:serial|index[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:serial|index[2]    ; uart:serial|index[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:serial|serial_out  ; uart:serial|serial_out ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; delay[19]               ; delay[19]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.396      ;
; 0.248 ; uart:serial|prscl[12]   ; uart:serial|prscl[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.400      ;
; 0.354 ; delay[1]                ; delay[1]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.506      ;
; 0.356 ; delay[3]                ; delay[3]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; delay[5]                ; delay[5]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; delay[10]               ; delay[10]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; uart:serial|prscl[1]    ; uart:serial|prscl[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; delay[11]               ; delay[11]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uart:serial|prscl[6]    ; uart:serial|prscl[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; uart:serial|prscl[8]    ; uart:serial|prscl[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; delay[0]                ; delay[0]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; delay[8]                ; delay[8]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; delay[9]                ; delay[9]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; delay[7]                ; delay[7]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; delay[12]               ; delay[12]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; delay[14]               ; delay[14]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; uart:serial|prscl[10]   ; uart:serial|prscl[10]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; uart:serial|prscl[11]   ; uart:serial|prscl[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; delay[17]               ; delay[17]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; delay[2]                ; delay[2]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; delay[4]                ; delay[4]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; delay[18]               ; delay[18]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; delay[6]                ; delay[6]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; uart:serial|prscl[0]    ; uart:serial|prscl[0]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; uart:serial|prscl[2]    ; uart:serial|prscl[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; uart:serial|prscl[7]    ; uart:serial|prscl[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; delay[13]               ; delay[13]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; uart:serial|prscl[9]    ; uart:serial|prscl[9]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; delay[15]               ; delay[15]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; delay[16]               ; delay[16]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.530      ;
; 0.407 ; uart:serial|index[0]    ; uart:serial|index[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.559      ;
; 0.439 ; uart:serial|prscl[5]    ; uart:serial|prscl[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.591      ;
; 0.441 ; uart:serial|prscl[3]    ; uart:serial|prscl[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.593      ;
; 0.447 ; uart:serial|prscl[4]    ; uart:serial|prscl[4]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.599      ;
; 0.494 ; delay[3]                ; delay[4]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; delay[5]                ; delay[6]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; delay[10]               ; delay[11]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; uart:serial|prscl[1]    ; uart:serial|prscl[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; current_state.wait_f0   ; current_state.sending  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; delay[11]               ; delay[12]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; uart:serial|prscl[6]    ; uart:serial|prscl[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; uart:serial|prscl[8]    ; uart:serial|prscl[9]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.652      ;
; 0.503 ; delay[7]                ; delay[8]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; delay[8]                ; delay[9]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; uart:serial|prscl[11]   ; uart:serial|prscl[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; delay[0]                ; delay[1]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; uart:serial|prscl[10]   ; uart:serial|prscl[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; delay[12]               ; delay[13]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; delay[14]               ; delay[15]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.511 ; delay[2]                ; delay[3]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; delay[4]                ; delay[5]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; delay[18]               ; delay[19]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; uart:serial|prscl[0]    ; uart:serial|prscl[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; delay[6]                ; delay[7]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; uart:serial|prscl[2]    ; uart:serial|prscl[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; uart:serial|prscl[7]    ; uart:serial|prscl[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; delay[13]               ; delay[14]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; uart:serial|prscl[9]    ; uart:serial|prscl[10]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; delay[16]               ; delay[17]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; delay[15]               ; delay[16]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.670      ;
; 0.529 ; delay[3]                ; delay[5]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; delay[5]                ; delay[7]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; delay[10]               ; delay[12]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; uart:serial|prscl[1]    ; uart:serial|prscl[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; delay[11]               ; delay[13]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; uart:serial|prscl[6]    ; uart:serial|prscl[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.685      ;
; 0.535 ; uart:serial|prscl[8]    ; uart:serial|prscl[10]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.687      ;
; 0.538 ; delay[7]                ; delay[9]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; uart:serial|prscl[10]   ; uart:serial|prscl[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; delay[12]               ; delay[14]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; delay[14]               ; delay[16]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.692      ;
; 0.546 ; delay[2]                ; delay[4]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; delay[1]                ; delay[2]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; delay[4]                ; delay[6]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; uart:serial|prscl[2]    ; uart:serial|prscl[4]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; uart:serial|prscl[0]    ; uart:serial|prscl[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; delay[6]                ; delay[8]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; uart:serial|prscl[7]    ; uart:serial|prscl[9]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; uart:serial|prscl[9]    ; uart:serial|prscl[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; delay[13]               ; delay[15]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; delay[15]               ; delay[17]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; delay[9]                ; delay[10]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; -0.005     ; 0.702      ;
; 0.557 ; current_state.wait_data ; current_state.wait_f0  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.709      ;
; 0.560 ; uart:serial|index[2]    ; uart:serial|index[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.712      ;
; 0.561 ; delay[17]               ; delay[18]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.713      ;
; 0.564 ; delay[3]                ; delay[6]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; delay[5]                ; delay[8]               ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.716      ;
; 0.565 ; delay[10]               ; delay[13]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.717      ;
; 0.567 ; uart:serial|prscl[1]    ; uart:serial|prscl[4]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; uart:serial|index[2]    ; uart:serial|index[0]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; uart:serial|index[2]    ; uart:serial|index[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; delay[11]               ; delay[14]              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; uart:serial|prscl[6]    ; uart:serial|prscl[9]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.720      ;
+-------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_ps2'                                                                                                            ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_receiver:ps2|ready    ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.367      ;
; 0.335 ; data_receiver:ps2|reg[2]   ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.487      ;
; 0.342 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.494      ;
; 0.343 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.495      ;
; 0.354 ; data_receiver:ps2|reg[3]   ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.506      ;
; 0.368 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.520      ;
; 0.374 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.526      ;
; 0.414 ; data_receiver:ps2|reg[4]   ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.566      ;
; 0.432 ; data_receiver:ps2|reg[5]   ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.005     ; 0.579      ;
; 0.465 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.617      ;
; 0.468 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.620      ;
; 0.470 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.622      ;
; 0.474 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.626      ;
; 0.475 ; data_receiver:ps2|reg[1]   ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.627      ;
; 0.482 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.001      ; 0.635      ;
; 0.482 ; data_receiver:ps2|count[0] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.634      ;
; 0.483 ; data_receiver:ps2|reg[6]   ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.005      ; 0.640      ;
; 0.509 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.001      ; 0.662      ;
; 0.509 ; data_receiver:ps2|count[1] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.661      ;
; 0.550 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.001      ; 0.705      ;
; 0.552 ; data_receiver:ps2|count[3] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; data_receiver:ps2|reg[7]   ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.705      ;
; 0.596 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.744      ;
; 0.596 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.744      ;
; 0.599 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.747      ;
; 0.601 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.749      ;
; 0.602 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.750      ;
; 0.602 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.750      ;
; 0.602 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.750      ;
; 0.623 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.771      ;
; 0.623 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.771      ;
; 0.626 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.774      ;
; 0.628 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.776      ;
; 0.629 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.777      ;
; 0.629 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.777      ;
; 0.629 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.777      ;
; 0.639 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.001      ; 0.792      ;
; 0.639 ; data_receiver:ps2|count[2] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.791      ;
; 0.666 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.814      ;
; 0.666 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.814      ;
; 0.669 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.817      ;
; 0.671 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.819      ;
; 0.672 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.820      ;
; 0.672 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.820      ;
; 0.672 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.820      ;
; 0.753 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.901      ;
; 0.753 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.901      ;
; 0.756 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.904      ;
; 0.758 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.906      ;
; 0.759 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.907      ;
; 0.759 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.907      ;
; 0.759 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.004     ; 0.907      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50mhz'                                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50mhz ; Rise       ; clk_50mhz               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; alt_ready[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; alt_ready[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.sending   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.sending   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.wait_data ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.wait_data ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.wait_f0   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.wait_f0   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[16]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[16]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[17]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[17]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[18]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[18]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[19]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[19]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[8]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[8]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[9]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[9]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[0]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[0]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[1]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[1]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[2]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[2]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[3]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[3]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[4]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[4]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[5]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[5]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[6]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[6]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[0]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[0]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[1]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[1]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[2]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[2]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[3]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[3]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[4]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[4]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[5]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[5]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[6]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[6]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; start                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; start                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|data[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|data[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|data[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|index[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|index[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|index[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|index[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|index[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|index[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|index[3]    ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_ps2'                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk_ps2 ; Rise       ; clk_ps2                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|ready    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|ready    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; clk_ps2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; clk_ps2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|count[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|count[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|ready|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|ready|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[7]|clk             ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serial_in ; clk_ps2    ; 2.194 ; 2.194 ; Fall       ; clk_ps2         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serial_in ; clk_ps2    ; -2.074 ; -2.074 ; Fall       ; clk_ps2         ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 5.633 ; 5.633 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 4.803 ; 4.803 ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 5.633 ; 5.633 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 4.711 ; 4.711 ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 4.762 ; 4.762 ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 5.048 ; 5.048 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 4.616 ; 4.616 ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 4.827 ; 4.827 ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 5.432 ; 5.432 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 5.432 ; 5.432 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 4.985 ; 4.985 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 5.393 ; 5.393 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 5.242 ; 5.242 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 4.650 ; 4.650 ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 5.117 ; 5.117 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 4.637 ; 4.637 ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 4.059 ; 4.059 ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 4.059 ; 4.059 ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 4.014 ; 4.014 ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 3.914 ; 3.914 ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 4.552 ; 4.552 ; Fall       ; clk_50mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 4.616 ; 4.616 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 4.803 ; 4.803 ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 5.633 ; 5.633 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 4.711 ; 4.711 ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 4.762 ; 4.762 ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 5.048 ; 5.048 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 4.616 ; 4.616 ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 4.827 ; 4.827 ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 4.637 ; 4.637 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 5.432 ; 5.432 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 4.985 ; 4.985 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 5.393 ; 5.393 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 5.242 ; 5.242 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 4.650 ; 4.650 ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 5.117 ; 5.117 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 4.637 ; 4.637 ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 3.914 ; 3.914 ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 4.059 ; 4.059 ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 4.014 ; 4.014 ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 3.914 ; 3.914 ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 4.552 ; 4.552 ; Fall       ; clk_50mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.450   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clk_50mhz       ; -8.450   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clk_ps2         ; -1.682   ; 0.215 ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -294.313 ; 0.0   ; 0.0      ; 0.0     ; -97.194             ;
;  clk_50mhz       ; -277.333 ; 0.000 ; N/A      ; N/A     ; -79.839             ;
;  clk_ps2         ; -16.980  ; 0.000 ; N/A      ; N/A     ; -17.355             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serial_in ; clk_ps2    ; 3.988 ; 3.988 ; Fall       ; clk_ps2         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serial_in ; clk_ps2    ; -2.074 ; -2.074 ; Fall       ; clk_ps2         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 11.342 ; 11.342 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 9.416  ; 9.416  ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 11.342 ; 11.342 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 9.171  ; 9.171  ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 9.380  ; 9.380  ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 10.203 ; 10.203 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 8.851  ; 8.851  ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 9.572  ; 9.572  ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 10.780 ; 10.780 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 10.780 ; 10.780 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 10.129 ; 10.129 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 10.758 ; 10.758 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 10.469 ; 10.469 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 8.987  ; 8.987  ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 10.105 ; 10.105 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 9.081  ; 9.081  ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 7.766  ; 7.766  ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 7.766  ; 7.766  ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 7.689  ; 7.689  ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 7.391  ; 7.391  ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 8.863  ; 8.863  ; Fall       ; clk_50mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 4.616 ; 4.616 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 4.803 ; 4.803 ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 5.633 ; 5.633 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 4.711 ; 4.711 ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 4.762 ; 4.762 ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 5.048 ; 5.048 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 4.616 ; 4.616 ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 4.827 ; 4.827 ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 4.637 ; 4.637 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 5.432 ; 5.432 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 4.985 ; 4.985 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 5.393 ; 5.393 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 5.242 ; 5.242 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 4.650 ; 4.650 ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 5.117 ; 5.117 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 4.637 ; 4.637 ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 3.914 ; 3.914 ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 4.059 ; 4.059 ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 4.014 ; 4.014 ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 3.914 ; 3.914 ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 4.552 ; 4.552 ; Fall       ; clk_50mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50mhz  ; clk_50mhz ; 0        ; 0        ; 0        ; 1375     ;
; clk_ps2    ; clk_50mhz ; 0        ; 0        ; 0        ; 8802     ;
; clk_ps2    ; clk_ps2   ; 0        ; 0        ; 0        ; 95       ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50mhz  ; clk_50mhz ; 0        ; 0        ; 0        ; 1375     ;
; clk_ps2    ; clk_50mhz ; 0        ; 0        ; 0        ; 8802     ;
; clk_ps2    ; clk_ps2   ; 0        ; 0        ; 0        ; 95       ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 21 10:08:45 2020
Info: Command: quartus_sta Terminal_Remoto -c Terminal_Remoto
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Terminal_Remoto.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50mhz clk_50mhz
    Info (332105): create_clock -period 1.000 -name clk_ps2 clk_ps2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.450
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.450      -277.333 clk_50mhz 
    Info (332119):    -1.682       -16.980 clk_ps2 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk_50mhz 
    Info (332119):     0.445         0.000 clk_ps2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -79.839 clk_50mhz 
    Info (332119):    -1.469       -17.355 clk_ps2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.158
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.158       -56.145 clk_50mhz 
    Info (332119):    -0.101        -0.720 clk_ps2 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk_50mhz 
    Info (332119):     0.215         0.000 clk_ps2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -65.380 clk_50mhz 
    Info (332119):    -1.222       -14.222 clk_ps2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4548 megabytes
    Info: Processing ended: Tue Jan 21 10:08:46 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


