+++
title = "OR 게이트 (OR Gate)"
date = 2025-02-27
+++

# OR 게이트 (OR Gate)

## 핵심 인사이트 (3줄 요약)
> 입력 중 하나라도 1이면 출력이 1이 되는 기본 논리 게이트. "또는(OR)" 조건을 구현하며, 병렬 신호 결합에 사용된다. 인터럽트 요청, 알람 시스템 등에서 핵심 역할을 한다.

## 1. 개념
OR 게이트는 **입력 중 하나라도 HIGH(1)이면 출력이 HIGH(1)**이 되는 디지털 논리 게이트다. 모든 입력이 LOW(0)일 때만 출력이 LOW(0)이다.

> 비유: "버스 OR 지하철을 타면 → 회사에 갈 수 있다" - 하나만 참이어도 결과가 참

## 2. 진리표

| A | B | A OR B |
|---|---|--------|
| 0 | 0 | **0** |
| 0 | 1 | **1** |
| 1 | 0 | **1** |
| 1 | 1 | **1** |

## 3. 논리 기호 및 수식

```
    A ────╮
          ├─── Y = A + B (또는 A ∨ B)
    B ────╯
```

- **불 대수 표현**: `Y = A + B` 또는 `Y = A ∨ B`
- **기호 특징**: 왼쪽이 오목하고 오른쪽이 뾰족한 방패 모양

## 4. CMOS 구현

```
CMOS OR 게이트 = NOR 게이트 + NOT 게이트

PMOS 2개: 병렬 연결 (GND 쪽)
NMOS 2개: 직렬 연결 (VDD 쪽)
```

## 5. 장단점

| 장점 | 단점 |
|-----|------|
| 조건 완화에 적합 | 노이즈에 민감할 수 있음 |
| 병렬 이벤트 감지 가능 | - |
| 회로가 간단함 | - |

## 6. 활용 사례

1. **인터럽트 컨트롤러**: 여러 장치의 인터럽트 요청 결합
2. **알람 시스템**: 하나의 센서라도 감지하면 경보
3. **전원 스위치**: 여러 위치에서 전원 켜기
4. **데이터 버스**: 다중 소스의 데이터 요청

## 7. 코드 예시

```verilog
module or_gate(
    input a,
    input b,
    output y
);
    assign y = a | b;
endmodule
```

## 8. 다른 게이트와 비교

| 게이트 | 1이 되는 조건 | 용도 |
|--------|--------------|------|
| AND | 모든 입력 = 1 | 조건 충족 확인 |
| OR | 하나라도 = 1 | 이벤트 발생 감지 |
| NAND | AND의 반대 | 범용 논리 구현 |
| NOR | OR의 반대 | 범용 논리 구현 |

## 9. 실무에선? (기술사적 판단)
- **인터럽트 회로**: 여러 peripheral의 IRQ 신호를 OR로 결합
- **워치독 타이머**: 리셋 조건들의 OR 결합
- **전원 관리**: 웨이크업 소스들의 OR 결합

## 10. 관련 개념
- NOR 게이트 (OR + NOT)
- 드모르간의 법칙: `A OR B = NOT(NOT A AND NOT B)`

---

## 어린이를 위한 종합 설명

**OR 게이트는 "너그러운 문지기"야!**

상상해보세요. 친구 생일파티에 가려면:
- 케이크를 가져가거나 OR
- 선물을 가져가거나

**둘 중 하나만** 가져가도 파티에 들어갈 수 있어요! 🎂🎁

```
케이크 O + 선물 O → 파티 GO! 🎉
케이크 O + 선물 X → 파티 GO! 🎉
케이크 X + 선물 O → 파티 GO! 🎉
케이크 X + 선물 X → 못 들어가요 ❌
```

OR 게이트는 "하나라도 조건이 맞으면 신호를 보내는 너그러운 문지기"예요!
