
test.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000702  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00800060  00000776  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          0000000e  00800060  00800060  00000776  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000776  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  000007a8  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000f0  00000000  00000000  000007e4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000a95  00000000  00000000  000008d4  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000079b  00000000  00000000  00001369  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000065b  00000000  00000000  00001b04  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000214  00000000  00000000  00002160  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000474  00000000  00000000  00002374  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000277  00000000  00000000  000027e8  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000b0  00000000  00000000  00002a5f  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
   8:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
   c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  10:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  14:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  18:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  1c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  20:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  24:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  28:	0c 94 21 01 	jmp	0x242	; 0x242 <__vector_10>
  2c:	0c 94 cc 00 	jmp	0x198	; 0x198 <__vector_11>
  30:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  34:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  38:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  3c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  40:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  44:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  48:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  4c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  50:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_clear_bss>:
  60:	20 e0       	ldi	r18, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	01 c0       	rjmp	.+2      	; 0x6a <.do_clear_bss_start>

00000068 <.do_clear_bss_loop>:
  68:	1d 92       	st	X+, r1

0000006a <.do_clear_bss_start>:
  6a:	ae 36       	cpi	r26, 0x6E	; 110
  6c:	b2 07       	cpc	r27, r18
  6e:	e1 f7       	brne	.-8      	; 0x68 <.do_clear_bss_loop>
  70:	0e 94 5f 00 	call	0xbe	; 0xbe <main>
  74:	0c 94 7f 03 	jmp	0x6fe	; 0x6fe <_exit>

00000078 <__bad_interrupt>:
  78:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000007c <ADC_INIT>:

void ADC_INIT(void)
{
	#if ADC_VOLTAGE_REFERENCE    ==   ADC_VREF_VCC
	{
	   SET_BIT(ADMUX,6);
  7c:	3e 9a       	sbi	0x07, 6	; 7
	   CLR_BIT(ADMUX,7);
  7e:	3f 98       	cbi	0x07, 7	; 7
	}
	#endif
	
	#if ADC_ADJUST_DEFINE    ==     ADC_RIGHT_ADJUST
	{
		CLR_BIT(ADMUX,5);
  80:	3d 98       	cbi	0x07, 5	; 7
		CLR_BIT(ADMUX,3);
		CLR_BIT(ADMUX,4);
	}
	#elif ADC_CHANNEL_DEFINE   ==     ADC_CHANNEL_1
	{
		SET_BIT(ADMUX,0);
  82:	38 9a       	sbi	0x07, 0	; 7
		CLR_BIT(ADMUX,1);
  84:	39 98       	cbi	0x07, 1	; 7
		CLR_BIT(ADMUX,2);
  86:	3a 98       	cbi	0x07, 2	; 7
		CLR_BIT(ADMUX,3);
  88:	3b 98       	cbi	0x07, 3	; 7
		CLR_BIT(ADMUX,4);
  8a:	3c 98       	cbi	0x07, 4	; 7
		SET_BIT(ADCSRA,1);
		SET_BIT(ADCSRA,2);
	}
	#elif ADC_PRESC_DEFINE      ==     ADC_PRESC_128
	{
		SET_BIT(ADCSRA,0);
  8c:	30 9a       	sbi	0x06, 0	; 6
		SET_BIT(ADCSRA,1);
  8e:	31 9a       	sbi	0x06, 1	; 6
		SET_BIT(ADCSRA,2);
  90:	32 9a       	sbi	0x06, 2	; 6
	}
	#endif
	
	#if    ADC_INTERRUPT_DEFINE   ==    ADC_INTERRUPT_DISABLE
	{
		CLR_BIT(ADCSRA,3);
  92:	33 98       	cbi	0x06, 3	; 6
	}
	#endif
	
	#if ADC_TRIGGER_DEFINE     ==     ADC_AUTO_TRIGGER
	{
		SET_BIT(ADCSRA,5);
  94:	35 9a       	sbi	0x06, 5	; 6
	}
	#endif
	
	#if ADC_AUTO_TRIGGER_SOURCE  ==  ADC_FREE_RUNNING_MODE
	{
		CLR_BIT(SFIOR,5);
  96:	80 b7       	in	r24, 0x30	; 48
  98:	8f 7d       	andi	r24, 0xDF	; 223
  9a:	80 bf       	out	0x30, r24	; 48
		CLR_BIT(SFIOR,6);
  9c:	80 b7       	in	r24, 0x30	; 48
  9e:	8f 7b       	andi	r24, 0xBF	; 191
  a0:	80 bf       	out	0x30, r24	; 48
		CLR_BIT(SFIOR,7);
  a2:	80 b7       	in	r24, 0x30	; 48
  a4:	8f 77       	andi	r24, 0x7F	; 127
  a6:	80 bf       	out	0x30, r24	; 48
	}
	#endif
	
	#if ADC_STATUS         ==          ADC_ENABLE
	{
		SET_BIT(ADCSRA,7);
  a8:	37 9a       	sbi	0x06, 7	; 6
	{
		CLR_BIT(ADCSRA,7);
	}
	#endif
	
	SET_BIT(ADCSRA,6);
  aa:	36 9a       	sbi	0x06, 6	; 6
  ac:	08 95       	ret

000000ae <ADC_READ>:
	
	#if ADC_INTERRUPT_DEFINE    ==    ADC_INTERRUPT_DISABLE
	{
		#if ADC_ADJUST_DEFINE    ==     ADC_RIGHT_ADJUST
		{
		   while(!GET_BIT(ADCSRA,4));
  ae:	34 9b       	sbis	0x06, 4	; 6
  b0:	fe cf       	rjmp	.-4      	; 0xae <ADC_READ>
		   *read = ADC_ADJUST;
  b2:	24 b1       	in	r18, 0x04	; 4
  b4:	35 b1       	in	r19, 0x05	; 5
  b6:	fc 01       	movw	r30, r24
  b8:	31 83       	std	Z+1, r19	; 0x01
  ba:	20 83       	st	Z, r18
  bc:	08 95       	ret

000000be <main>:
	volatile uint16 val;

int main(void)
{
    /* Replace with your application code */
	CLR_BIT(DDRA,1);
  be:	d1 98       	cbi	0x1a, 1	; 26
	SET_BIT(DDRD,5);
  c0:	8d 9a       	sbi	0x11, 5	; 17
	ADC_INIT();
  c2:	0e 94 3e 00 	call	0x7c	; 0x7c <ADC_INIT>
	timer1_init();
  c6:	0e 94 87 00 	call	0x10e	; 0x10e <timer1_init>
	
	timer1_start();
  ca:	0e 94 9a 00 	call	0x134	; 0x134 <timer1_start>
	
	
    while (1) 
    {
		ADC_READ (&val);
  ce:	83 e6       	ldi	r24, 0x63	; 99
  d0:	90 e0       	ldi	r25, 0x00	; 0
  d2:	0e 94 57 00 	call	0xae	; 0xae <ADC_READ>
	    Servo_Get_Angle(val);
  d6:	60 91 63 00 	lds	r22, 0x0063	; 0x800063 <val>
  da:	70 91 64 00 	lds	r23, 0x0064	; 0x800064 <val+0x1>
  de:	80 e0       	ldi	r24, 0x00	; 0
  e0:	90 e0       	ldi	r25, 0x00	; 0
  e2:	0e 94 84 02 	call	0x508	; 0x508 <__floatunsisf>
  e6:	0e 94 76 00 	call	0xec	; 0xec <Servo_Get_Angle>
  ea:	f1 cf       	rjmp	.-30     	; 0xce <main+0x10>

000000ec <Servo_Get_Angle>:
#include "Servo_Motor.h"
#include "Timer_Cfg.h"

void Servo_Get_Angle(float32 angel)
{
	PWM1_ICR_Value((angel/36)+5 , (16*1000000)/(50*Timer_CLK ));
  ec:	20 e0       	ldi	r18, 0x00	; 0
  ee:	30 e0       	ldi	r19, 0x00	; 0
  f0:	40 e1       	ldi	r20, 0x10	; 16
  f2:	52 e4       	ldi	r21, 0x42	; 66
  f4:	0e 94 e3 01 	call	0x3c6	; 0x3c6 <__divsf3>
  f8:	20 e0       	ldi	r18, 0x00	; 0
  fa:	30 e0       	ldi	r19, 0x00	; 0
  fc:	40 ea       	ldi	r20, 0xA0	; 160
  fe:	50 e4       	ldi	r21, 0x40	; 64
 100:	0e 94 77 01 	call	0x2ee	; 0x2ee <__addsf3>
 104:	42 ee       	ldi	r20, 0xE2	; 226
 106:	54 e0       	ldi	r21, 0x04	; 4
 108:	0e 94 a4 00 	call	0x148	; 0x148 <PWM1_ICR_Value>
 10c:	08 95       	ret

0000010e <timer1_init>:
	#endif
}
/* ************************** PWM1 ***************************** */

void PWM1_Value(uint32 Duty_Cycle)
{
 10e:	8f b5       	in	r24, 0x2f	; 47
 110:	8e 7f       	andi	r24, 0xFE	; 254
 112:	8f bd       	out	0x2f, r24	; 47
 114:	8f b5       	in	r24, 0x2f	; 47
 116:	82 60       	ori	r24, 0x02	; 2
 118:	8f bd       	out	0x2f, r24	; 47
 11a:	8e b5       	in	r24, 0x2e	; 46
 11c:	88 60       	ori	r24, 0x08	; 8
 11e:	8e bd       	out	0x2e, r24	; 46
 120:	8e b5       	in	r24, 0x2e	; 46
 122:	80 61       	ori	r24, 0x10	; 16
 124:	8e bd       	out	0x2e, r24	; 46
 126:	8f b5       	in	r24, 0x2f	; 47
 128:	80 68       	ori	r24, 0x80	; 128
 12a:	8f bd       	out	0x2f, r24	; 47
 12c:	8f b5       	in	r24, 0x2f	; 47
 12e:	8f 7b       	andi	r24, 0xBF	; 191
 130:	8f bd       	out	0x2f, r24	; 47
 132:	08 95       	ret

00000134 <timer1_start>:
 134:	8e b5       	in	r24, 0x2e	; 46
 136:	8e 7f       	andi	r24, 0xFE	; 254
 138:	8e bd       	out	0x2e, r24	; 46
 13a:	8e b5       	in	r24, 0x2e	; 46
 13c:	8d 7f       	andi	r24, 0xFD	; 253
 13e:	8e bd       	out	0x2e, r24	; 46
 140:	8e b5       	in	r24, 0x2e	; 46
 142:	84 60       	ori	r24, 0x04	; 4
 144:	8e bd       	out	0x2e, r24	; 46
 146:	08 95       	ret

00000148 <PWM1_ICR_Value>:
	#endif
	
}

void PWM1_ICR_Value(float32 Duty_Cycle,uint16 Top_Value)
{
 148:	cf 92       	push	r12
 14a:	df 92       	push	r13
 14c:	ef 92       	push	r14
 14e:	ff 92       	push	r15
 150:	6b 01       	movw	r12, r22
 152:	7c 01       	movw	r14, r24
	ICR1=Top_Value;
 154:	57 bd       	out	0x27, r21	; 39
 156:	46 bd       	out	0x26, r20	; 38
	
	#if Timer_Mode    ==      TIMER1_Fast_PWM_ICR_Mode
	{
		#if PWM_Mode    ==   PWM_NON_Inverted_Mode
		{
			OCR1A  = (Duty_Cycle * (Top_Value+1) / 100) - 1;
 158:	ba 01       	movw	r22, r20
 15a:	6f 5f       	subi	r22, 0xFF	; 255
 15c:	7f 4f       	sbci	r23, 0xFF	; 255
 15e:	80 e0       	ldi	r24, 0x00	; 0
 160:	90 e0       	ldi	r25, 0x00	; 0
 162:	0e 94 84 02 	call	0x508	; 0x508 <__floatunsisf>
 166:	a7 01       	movw	r20, r14
 168:	96 01       	movw	r18, r12
 16a:	0e 94 12 03 	call	0x624	; 0x624 <__mulsf3>
 16e:	20 e0       	ldi	r18, 0x00	; 0
 170:	30 e0       	ldi	r19, 0x00	; 0
 172:	48 ec       	ldi	r20, 0xC8	; 200
 174:	52 e4       	ldi	r21, 0x42	; 66
 176:	0e 94 e3 01 	call	0x3c6	; 0x3c6 <__divsf3>
 17a:	20 e0       	ldi	r18, 0x00	; 0
 17c:	30 e0       	ldi	r19, 0x00	; 0
 17e:	40 e8       	ldi	r20, 0x80	; 128
 180:	5f e3       	ldi	r21, 0x3F	; 63
 182:	0e 94 76 01 	call	0x2ec	; 0x2ec <__subsf3>
 186:	0e 94 55 02 	call	0x4aa	; 0x4aa <__fixunssfsi>
 18a:	7b bd       	out	0x2b, r23	; 43
 18c:	6a bd       	out	0x2a, r22	; 42
		}
		#endif
	}
	#endif
	
}
 18e:	ff 90       	pop	r15
 190:	ef 90       	pop	r14
 192:	df 90       	pop	r13
 194:	cf 90       	pop	r12
 196:	08 95       	ret

00000198 <__vector_11>:


/* **************************** ISR ************************ */

ISR (TIMER0_OVF_vect)
{
 198:	1f 92       	push	r1
 19a:	0f 92       	push	r0
 19c:	0f b6       	in	r0, 0x3f	; 63
 19e:	0f 92       	push	r0
 1a0:	11 24       	eor	r1, r1
 1a2:	2f 93       	push	r18
 1a4:	3f 93       	push	r19
 1a6:	4f 93       	push	r20
 1a8:	5f 93       	push	r21
 1aa:	6f 93       	push	r22
 1ac:	7f 93       	push	r23
 1ae:	8f 93       	push	r24
 1b0:	9f 93       	push	r25
 1b2:	af 93       	push	r26
 1b4:	bf 93       	push	r27
 1b6:	ef 93       	push	r30
 1b8:	ff 93       	push	r31
	count++;
 1ba:	80 91 62 00 	lds	r24, 0x0062	; 0x800062 <count>
 1be:	8f 5f       	subi	r24, 0xFF	; 255
 1c0:	80 93 62 00 	sts	0x0062, r24	; 0x800062 <count>
	while (count == num_over_flow)
 1c4:	80 91 62 00 	lds	r24, 0x0062	; 0x800062 <count>
 1c8:	90 e0       	ldi	r25, 0x00	; 0
 1ca:	a0 e0       	ldi	r26, 0x00	; 0
 1cc:	b0 e0       	ldi	r27, 0x00	; 0
 1ce:	40 91 6a 00 	lds	r20, 0x006A	; 0x80006a <num_over_flow>
 1d2:	50 91 6b 00 	lds	r21, 0x006B	; 0x80006b <num_over_flow+0x1>
 1d6:	60 91 6c 00 	lds	r22, 0x006C	; 0x80006c <num_over_flow+0x2>
 1da:	70 91 6d 00 	lds	r23, 0x006D	; 0x80006d <num_over_flow+0x3>
 1de:	84 17       	cp	r24, r20
 1e0:	95 07       	cpc	r25, r21
 1e2:	a6 07       	cpc	r26, r22
 1e4:	b7 07       	cpc	r27, r23
 1e6:	e1 f4       	brne	.+56     	; 0x220 <__vector_11+0x88>
	{
		(*Timer0_Ptr)();
 1e8:	e0 91 60 00 	lds	r30, 0x0060	; 0x800060 <__DATA_REGION_ORIGIN__>
 1ec:	f0 91 61 00 	lds	r31, 0x0061	; 0x800061 <__DATA_REGION_ORIGIN__+0x1>
 1f0:	09 95       	icall
		TCNT0 = init_value;
 1f2:	80 91 65 00 	lds	r24, 0x0065	; 0x800065 <init_value>
 1f6:	82 bf       	out	0x32, r24	; 50
		count=0;
 1f8:	10 92 62 00 	sts	0x0062, r1	; 0x800062 <count>
/* **************************** ISR ************************ */

ISR (TIMER0_OVF_vect)
{
	count++;
	while (count == num_over_flow)
 1fc:	80 91 62 00 	lds	r24, 0x0062	; 0x800062 <count>
 200:	90 e0       	ldi	r25, 0x00	; 0
 202:	a0 e0       	ldi	r26, 0x00	; 0
 204:	b0 e0       	ldi	r27, 0x00	; 0
 206:	40 91 6a 00 	lds	r20, 0x006A	; 0x80006a <num_over_flow>
 20a:	50 91 6b 00 	lds	r21, 0x006B	; 0x80006b <num_over_flow+0x1>
 20e:	60 91 6c 00 	lds	r22, 0x006C	; 0x80006c <num_over_flow+0x2>
 212:	70 91 6d 00 	lds	r23, 0x006D	; 0x80006d <num_over_flow+0x3>
 216:	84 17       	cp	r24, r20
 218:	95 07       	cpc	r25, r21
 21a:	a6 07       	cpc	r26, r22
 21c:	b7 07       	cpc	r27, r23
 21e:	21 f3       	breq	.-56     	; 0x1e8 <__vector_11+0x50>
	{
		(*Timer0_Ptr)();
		TCNT0 = init_value;
		count=0;
	}
}
 220:	ff 91       	pop	r31
 222:	ef 91       	pop	r30
 224:	bf 91       	pop	r27
 226:	af 91       	pop	r26
 228:	9f 91       	pop	r25
 22a:	8f 91       	pop	r24
 22c:	7f 91       	pop	r23
 22e:	6f 91       	pop	r22
 230:	5f 91       	pop	r21
 232:	4f 91       	pop	r20
 234:	3f 91       	pop	r19
 236:	2f 91       	pop	r18
 238:	0f 90       	pop	r0
 23a:	0f be       	out	0x3f, r0	; 63
 23c:	0f 90       	pop	r0
 23e:	1f 90       	pop	r1
 240:	18 95       	reti

00000242 <__vector_10>:

ISR(TIMER0_COMP_vect)
{
 242:	1f 92       	push	r1
 244:	0f 92       	push	r0
 246:	0f b6       	in	r0, 0x3f	; 63
 248:	0f 92       	push	r0
 24a:	11 24       	eor	r1, r1
 24c:	2f 93       	push	r18
 24e:	3f 93       	push	r19
 250:	4f 93       	push	r20
 252:	5f 93       	push	r21
 254:	6f 93       	push	r22
 256:	7f 93       	push	r23
 258:	8f 93       	push	r24
 25a:	9f 93       	push	r25
 25c:	af 93       	push	r26
 25e:	bf 93       	push	r27
 260:	ef 93       	push	r30
 262:	ff 93       	push	r31
	count++;
 264:	80 91 62 00 	lds	r24, 0x0062	; 0x800062 <count>
 268:	8f 5f       	subi	r24, 0xFF	; 255
 26a:	80 93 62 00 	sts	0x0062, r24	; 0x800062 <count>
	while (count == Compare_Match)
 26e:	80 91 62 00 	lds	r24, 0x0062	; 0x800062 <count>
 272:	90 e0       	ldi	r25, 0x00	; 0
 274:	a0 e0       	ldi	r26, 0x00	; 0
 276:	b0 e0       	ldi	r27, 0x00	; 0
 278:	40 91 66 00 	lds	r20, 0x0066	; 0x800066 <Compare_Match>
 27c:	50 91 67 00 	lds	r21, 0x0067	; 0x800067 <Compare_Match+0x1>
 280:	60 91 68 00 	lds	r22, 0x0068	; 0x800068 <Compare_Match+0x2>
 284:	70 91 69 00 	lds	r23, 0x0069	; 0x800069 <Compare_Match+0x3>
 288:	84 17       	cp	r24, r20
 28a:	95 07       	cpc	r25, r21
 28c:	a6 07       	cpc	r26, r22
 28e:	b7 07       	cpc	r27, r23
 290:	e1 f4       	brne	.+56     	; 0x2ca <__vector_10+0x88>
	{
		(*Timer0_Ptr)();
 292:	e0 91 60 00 	lds	r30, 0x0060	; 0x800060 <__DATA_REGION_ORIGIN__>
 296:	f0 91 61 00 	lds	r31, 0x0061	; 0x800061 <__DATA_REGION_ORIGIN__+0x1>
 29a:	09 95       	icall
		OCR0 = init_value;
 29c:	80 91 65 00 	lds	r24, 0x0065	; 0x800065 <init_value>
 2a0:	8c bf       	out	0x3c, r24	; 60
		count=0;
 2a2:	10 92 62 00 	sts	0x0062, r1	; 0x800062 <count>
}

ISR(TIMER0_COMP_vect)
{
	count++;
	while (count == Compare_Match)
 2a6:	80 91 62 00 	lds	r24, 0x0062	; 0x800062 <count>
 2aa:	90 e0       	ldi	r25, 0x00	; 0
 2ac:	a0 e0       	ldi	r26, 0x00	; 0
 2ae:	b0 e0       	ldi	r27, 0x00	; 0
 2b0:	40 91 66 00 	lds	r20, 0x0066	; 0x800066 <Compare_Match>
 2b4:	50 91 67 00 	lds	r21, 0x0067	; 0x800067 <Compare_Match+0x1>
 2b8:	60 91 68 00 	lds	r22, 0x0068	; 0x800068 <Compare_Match+0x2>
 2bc:	70 91 69 00 	lds	r23, 0x0069	; 0x800069 <Compare_Match+0x3>
 2c0:	84 17       	cp	r24, r20
 2c2:	95 07       	cpc	r25, r21
 2c4:	a6 07       	cpc	r26, r22
 2c6:	b7 07       	cpc	r27, r23
 2c8:	21 f3       	breq	.-56     	; 0x292 <__vector_10+0x50>
		(*Timer0_Ptr)();
		OCR0 = init_value;
		count=0;
	}
	
 2ca:	ff 91       	pop	r31
 2cc:	ef 91       	pop	r30
 2ce:	bf 91       	pop	r27
 2d0:	af 91       	pop	r26
 2d2:	9f 91       	pop	r25
 2d4:	8f 91       	pop	r24
 2d6:	7f 91       	pop	r23
 2d8:	6f 91       	pop	r22
 2da:	5f 91       	pop	r21
 2dc:	4f 91       	pop	r20
 2de:	3f 91       	pop	r19
 2e0:	2f 91       	pop	r18
 2e2:	0f 90       	pop	r0
 2e4:	0f be       	out	0x3f, r0	; 63
 2e6:	0f 90       	pop	r0
 2e8:	1f 90       	pop	r1
 2ea:	18 95       	reti

000002ec <__subsf3>:
 2ec:	50 58       	subi	r21, 0x80	; 128

000002ee <__addsf3>:
 2ee:	bb 27       	eor	r27, r27
 2f0:	aa 27       	eor	r26, r26
 2f2:	0e 94 8e 01 	call	0x31c	; 0x31c <__addsf3x>
 2f6:	0c 94 d8 02 	jmp	0x5b0	; 0x5b0 <__fp_round>
 2fa:	0e 94 ca 02 	call	0x594	; 0x594 <__fp_pscA>
 2fe:	38 f0       	brcs	.+14     	; 0x30e <__addsf3+0x20>
 300:	0e 94 d1 02 	call	0x5a2	; 0x5a2 <__fp_pscB>
 304:	20 f0       	brcs	.+8      	; 0x30e <__addsf3+0x20>
 306:	39 f4       	brne	.+14     	; 0x316 <__addsf3+0x28>
 308:	9f 3f       	cpi	r25, 0xFF	; 255
 30a:	19 f4       	brne	.+6      	; 0x312 <__addsf3+0x24>
 30c:	26 f4       	brtc	.+8      	; 0x316 <__addsf3+0x28>
 30e:	0c 94 c7 02 	jmp	0x58e	; 0x58e <__fp_nan>
 312:	0e f4       	brtc	.+2      	; 0x316 <__addsf3+0x28>
 314:	e0 95       	com	r30
 316:	e7 fb       	bst	r30, 7
 318:	0c 94 c1 02 	jmp	0x582	; 0x582 <__fp_inf>

0000031c <__addsf3x>:
 31c:	e9 2f       	mov	r30, r25
 31e:	0e 94 e9 02 	call	0x5d2	; 0x5d2 <__fp_split3>
 322:	58 f3       	brcs	.-42     	; 0x2fa <__addsf3+0xc>
 324:	ba 17       	cp	r27, r26
 326:	62 07       	cpc	r22, r18
 328:	73 07       	cpc	r23, r19
 32a:	84 07       	cpc	r24, r20
 32c:	95 07       	cpc	r25, r21
 32e:	20 f0       	brcs	.+8      	; 0x338 <__addsf3x+0x1c>
 330:	79 f4       	brne	.+30     	; 0x350 <__addsf3x+0x34>
 332:	a6 f5       	brtc	.+104    	; 0x39c <__addsf3x+0x80>
 334:	0c 94 0b 03 	jmp	0x616	; 0x616 <__fp_zero>
 338:	0e f4       	brtc	.+2      	; 0x33c <__addsf3x+0x20>
 33a:	e0 95       	com	r30
 33c:	0b 2e       	mov	r0, r27
 33e:	ba 2f       	mov	r27, r26
 340:	a0 2d       	mov	r26, r0
 342:	0b 01       	movw	r0, r22
 344:	b9 01       	movw	r22, r18
 346:	90 01       	movw	r18, r0
 348:	0c 01       	movw	r0, r24
 34a:	ca 01       	movw	r24, r20
 34c:	a0 01       	movw	r20, r0
 34e:	11 24       	eor	r1, r1
 350:	ff 27       	eor	r31, r31
 352:	59 1b       	sub	r21, r25
 354:	99 f0       	breq	.+38     	; 0x37c <__addsf3x+0x60>
 356:	59 3f       	cpi	r21, 0xF9	; 249
 358:	50 f4       	brcc	.+20     	; 0x36e <__addsf3x+0x52>
 35a:	50 3e       	cpi	r21, 0xE0	; 224
 35c:	68 f1       	brcs	.+90     	; 0x3b8 <__addsf3x+0x9c>
 35e:	1a 16       	cp	r1, r26
 360:	f0 40       	sbci	r31, 0x00	; 0
 362:	a2 2f       	mov	r26, r18
 364:	23 2f       	mov	r18, r19
 366:	34 2f       	mov	r19, r20
 368:	44 27       	eor	r20, r20
 36a:	58 5f       	subi	r21, 0xF8	; 248
 36c:	f3 cf       	rjmp	.-26     	; 0x354 <__addsf3x+0x38>
 36e:	46 95       	lsr	r20
 370:	37 95       	ror	r19
 372:	27 95       	ror	r18
 374:	a7 95       	ror	r26
 376:	f0 40       	sbci	r31, 0x00	; 0
 378:	53 95       	inc	r21
 37a:	c9 f7       	brne	.-14     	; 0x36e <__addsf3x+0x52>
 37c:	7e f4       	brtc	.+30     	; 0x39c <__addsf3x+0x80>
 37e:	1f 16       	cp	r1, r31
 380:	ba 0b       	sbc	r27, r26
 382:	62 0b       	sbc	r22, r18
 384:	73 0b       	sbc	r23, r19
 386:	84 0b       	sbc	r24, r20
 388:	ba f0       	brmi	.+46     	; 0x3b8 <__addsf3x+0x9c>
 38a:	91 50       	subi	r25, 0x01	; 1
 38c:	a1 f0       	breq	.+40     	; 0x3b6 <__addsf3x+0x9a>
 38e:	ff 0f       	add	r31, r31
 390:	bb 1f       	adc	r27, r27
 392:	66 1f       	adc	r22, r22
 394:	77 1f       	adc	r23, r23
 396:	88 1f       	adc	r24, r24
 398:	c2 f7       	brpl	.-16     	; 0x38a <__addsf3x+0x6e>
 39a:	0e c0       	rjmp	.+28     	; 0x3b8 <__addsf3x+0x9c>
 39c:	ba 0f       	add	r27, r26
 39e:	62 1f       	adc	r22, r18
 3a0:	73 1f       	adc	r23, r19
 3a2:	84 1f       	adc	r24, r20
 3a4:	48 f4       	brcc	.+18     	; 0x3b8 <__addsf3x+0x9c>
 3a6:	87 95       	ror	r24
 3a8:	77 95       	ror	r23
 3aa:	67 95       	ror	r22
 3ac:	b7 95       	ror	r27
 3ae:	f7 95       	ror	r31
 3b0:	9e 3f       	cpi	r25, 0xFE	; 254
 3b2:	08 f0       	brcs	.+2      	; 0x3b6 <__addsf3x+0x9a>
 3b4:	b0 cf       	rjmp	.-160    	; 0x316 <__addsf3+0x28>
 3b6:	93 95       	inc	r25
 3b8:	88 0f       	add	r24, r24
 3ba:	08 f0       	brcs	.+2      	; 0x3be <__addsf3x+0xa2>
 3bc:	99 27       	eor	r25, r25
 3be:	ee 0f       	add	r30, r30
 3c0:	97 95       	ror	r25
 3c2:	87 95       	ror	r24
 3c4:	08 95       	ret

000003c6 <__divsf3>:
 3c6:	0e 94 f7 01 	call	0x3ee	; 0x3ee <__divsf3x>
 3ca:	0c 94 d8 02 	jmp	0x5b0	; 0x5b0 <__fp_round>
 3ce:	0e 94 d1 02 	call	0x5a2	; 0x5a2 <__fp_pscB>
 3d2:	58 f0       	brcs	.+22     	; 0x3ea <__divsf3+0x24>
 3d4:	0e 94 ca 02 	call	0x594	; 0x594 <__fp_pscA>
 3d8:	40 f0       	brcs	.+16     	; 0x3ea <__divsf3+0x24>
 3da:	29 f4       	brne	.+10     	; 0x3e6 <__divsf3+0x20>
 3dc:	5f 3f       	cpi	r21, 0xFF	; 255
 3de:	29 f0       	breq	.+10     	; 0x3ea <__divsf3+0x24>
 3e0:	0c 94 c1 02 	jmp	0x582	; 0x582 <__fp_inf>
 3e4:	51 11       	cpse	r21, r1
 3e6:	0c 94 0c 03 	jmp	0x618	; 0x618 <__fp_szero>
 3ea:	0c 94 c7 02 	jmp	0x58e	; 0x58e <__fp_nan>

000003ee <__divsf3x>:
 3ee:	0e 94 e9 02 	call	0x5d2	; 0x5d2 <__fp_split3>
 3f2:	68 f3       	brcs	.-38     	; 0x3ce <__divsf3+0x8>

000003f4 <__divsf3_pse>:
 3f4:	99 23       	and	r25, r25
 3f6:	b1 f3       	breq	.-20     	; 0x3e4 <__divsf3+0x1e>
 3f8:	55 23       	and	r21, r21
 3fa:	91 f3       	breq	.-28     	; 0x3e0 <__divsf3+0x1a>
 3fc:	95 1b       	sub	r25, r21
 3fe:	55 0b       	sbc	r21, r21
 400:	bb 27       	eor	r27, r27
 402:	aa 27       	eor	r26, r26
 404:	62 17       	cp	r22, r18
 406:	73 07       	cpc	r23, r19
 408:	84 07       	cpc	r24, r20
 40a:	38 f0       	brcs	.+14     	; 0x41a <__LOCK_REGION_LENGTH__+0x1a>
 40c:	9f 5f       	subi	r25, 0xFF	; 255
 40e:	5f 4f       	sbci	r21, 0xFF	; 255
 410:	22 0f       	add	r18, r18
 412:	33 1f       	adc	r19, r19
 414:	44 1f       	adc	r20, r20
 416:	aa 1f       	adc	r26, r26
 418:	a9 f3       	breq	.-22     	; 0x404 <__LOCK_REGION_LENGTH__+0x4>
 41a:	35 d0       	rcall	.+106    	; 0x486 <__LOCK_REGION_LENGTH__+0x86>
 41c:	0e 2e       	mov	r0, r30
 41e:	3a f0       	brmi	.+14     	; 0x42e <__LOCK_REGION_LENGTH__+0x2e>
 420:	e0 e8       	ldi	r30, 0x80	; 128
 422:	32 d0       	rcall	.+100    	; 0x488 <__LOCK_REGION_LENGTH__+0x88>
 424:	91 50       	subi	r25, 0x01	; 1
 426:	50 40       	sbci	r21, 0x00	; 0
 428:	e6 95       	lsr	r30
 42a:	00 1c       	adc	r0, r0
 42c:	ca f7       	brpl	.-14     	; 0x420 <__LOCK_REGION_LENGTH__+0x20>
 42e:	2b d0       	rcall	.+86     	; 0x486 <__LOCK_REGION_LENGTH__+0x86>
 430:	fe 2f       	mov	r31, r30
 432:	29 d0       	rcall	.+82     	; 0x486 <__LOCK_REGION_LENGTH__+0x86>
 434:	66 0f       	add	r22, r22
 436:	77 1f       	adc	r23, r23
 438:	88 1f       	adc	r24, r24
 43a:	bb 1f       	adc	r27, r27
 43c:	26 17       	cp	r18, r22
 43e:	37 07       	cpc	r19, r23
 440:	48 07       	cpc	r20, r24
 442:	ab 07       	cpc	r26, r27
 444:	b0 e8       	ldi	r27, 0x80	; 128
 446:	09 f0       	breq	.+2      	; 0x44a <__LOCK_REGION_LENGTH__+0x4a>
 448:	bb 0b       	sbc	r27, r27
 44a:	80 2d       	mov	r24, r0
 44c:	bf 01       	movw	r22, r30
 44e:	ff 27       	eor	r31, r31
 450:	93 58       	subi	r25, 0x83	; 131
 452:	5f 4f       	sbci	r21, 0xFF	; 255
 454:	3a f0       	brmi	.+14     	; 0x464 <__LOCK_REGION_LENGTH__+0x64>
 456:	9e 3f       	cpi	r25, 0xFE	; 254
 458:	51 05       	cpc	r21, r1
 45a:	78 f0       	brcs	.+30     	; 0x47a <__LOCK_REGION_LENGTH__+0x7a>
 45c:	0c 94 c1 02 	jmp	0x582	; 0x582 <__fp_inf>
 460:	0c 94 0c 03 	jmp	0x618	; 0x618 <__fp_szero>
 464:	5f 3f       	cpi	r21, 0xFF	; 255
 466:	e4 f3       	brlt	.-8      	; 0x460 <__LOCK_REGION_LENGTH__+0x60>
 468:	98 3e       	cpi	r25, 0xE8	; 232
 46a:	d4 f3       	brlt	.-12     	; 0x460 <__LOCK_REGION_LENGTH__+0x60>
 46c:	86 95       	lsr	r24
 46e:	77 95       	ror	r23
 470:	67 95       	ror	r22
 472:	b7 95       	ror	r27
 474:	f7 95       	ror	r31
 476:	9f 5f       	subi	r25, 0xFF	; 255
 478:	c9 f7       	brne	.-14     	; 0x46c <__LOCK_REGION_LENGTH__+0x6c>
 47a:	88 0f       	add	r24, r24
 47c:	91 1d       	adc	r25, r1
 47e:	96 95       	lsr	r25
 480:	87 95       	ror	r24
 482:	97 f9       	bld	r25, 7
 484:	08 95       	ret
 486:	e1 e0       	ldi	r30, 0x01	; 1
 488:	66 0f       	add	r22, r22
 48a:	77 1f       	adc	r23, r23
 48c:	88 1f       	adc	r24, r24
 48e:	bb 1f       	adc	r27, r27
 490:	62 17       	cp	r22, r18
 492:	73 07       	cpc	r23, r19
 494:	84 07       	cpc	r24, r20
 496:	ba 07       	cpc	r27, r26
 498:	20 f0       	brcs	.+8      	; 0x4a2 <__LOCK_REGION_LENGTH__+0xa2>
 49a:	62 1b       	sub	r22, r18
 49c:	73 0b       	sbc	r23, r19
 49e:	84 0b       	sbc	r24, r20
 4a0:	ba 0b       	sbc	r27, r26
 4a2:	ee 1f       	adc	r30, r30
 4a4:	88 f7       	brcc	.-30     	; 0x488 <__LOCK_REGION_LENGTH__+0x88>
 4a6:	e0 95       	com	r30
 4a8:	08 95       	ret

000004aa <__fixunssfsi>:
 4aa:	0e 94 f1 02 	call	0x5e2	; 0x5e2 <__fp_splitA>
 4ae:	88 f0       	brcs	.+34     	; 0x4d2 <__fixunssfsi+0x28>
 4b0:	9f 57       	subi	r25, 0x7F	; 127
 4b2:	98 f0       	brcs	.+38     	; 0x4da <__fixunssfsi+0x30>
 4b4:	b9 2f       	mov	r27, r25
 4b6:	99 27       	eor	r25, r25
 4b8:	b7 51       	subi	r27, 0x17	; 23
 4ba:	b0 f0       	brcs	.+44     	; 0x4e8 <__fixunssfsi+0x3e>
 4bc:	e1 f0       	breq	.+56     	; 0x4f6 <__fixunssfsi+0x4c>
 4be:	66 0f       	add	r22, r22
 4c0:	77 1f       	adc	r23, r23
 4c2:	88 1f       	adc	r24, r24
 4c4:	99 1f       	adc	r25, r25
 4c6:	1a f0       	brmi	.+6      	; 0x4ce <__fixunssfsi+0x24>
 4c8:	ba 95       	dec	r27
 4ca:	c9 f7       	brne	.-14     	; 0x4be <__fixunssfsi+0x14>
 4cc:	14 c0       	rjmp	.+40     	; 0x4f6 <__fixunssfsi+0x4c>
 4ce:	b1 30       	cpi	r27, 0x01	; 1
 4d0:	91 f0       	breq	.+36     	; 0x4f6 <__fixunssfsi+0x4c>
 4d2:	0e 94 0b 03 	call	0x616	; 0x616 <__fp_zero>
 4d6:	b1 e0       	ldi	r27, 0x01	; 1
 4d8:	08 95       	ret
 4da:	0c 94 0b 03 	jmp	0x616	; 0x616 <__fp_zero>
 4de:	67 2f       	mov	r22, r23
 4e0:	78 2f       	mov	r23, r24
 4e2:	88 27       	eor	r24, r24
 4e4:	b8 5f       	subi	r27, 0xF8	; 248
 4e6:	39 f0       	breq	.+14     	; 0x4f6 <__fixunssfsi+0x4c>
 4e8:	b9 3f       	cpi	r27, 0xF9	; 249
 4ea:	cc f3       	brlt	.-14     	; 0x4de <__fixunssfsi+0x34>
 4ec:	86 95       	lsr	r24
 4ee:	77 95       	ror	r23
 4f0:	67 95       	ror	r22
 4f2:	b3 95       	inc	r27
 4f4:	d9 f7       	brne	.-10     	; 0x4ec <__fixunssfsi+0x42>
 4f6:	3e f4       	brtc	.+14     	; 0x506 <__fixunssfsi+0x5c>
 4f8:	90 95       	com	r25
 4fa:	80 95       	com	r24
 4fc:	70 95       	com	r23
 4fe:	61 95       	neg	r22
 500:	7f 4f       	sbci	r23, 0xFF	; 255
 502:	8f 4f       	sbci	r24, 0xFF	; 255
 504:	9f 4f       	sbci	r25, 0xFF	; 255
 506:	08 95       	ret

00000508 <__floatunsisf>:
 508:	e8 94       	clt
 50a:	09 c0       	rjmp	.+18     	; 0x51e <__floatsisf+0x12>

0000050c <__floatsisf>:
 50c:	97 fb       	bst	r25, 7
 50e:	3e f4       	brtc	.+14     	; 0x51e <__floatsisf+0x12>
 510:	90 95       	com	r25
 512:	80 95       	com	r24
 514:	70 95       	com	r23
 516:	61 95       	neg	r22
 518:	7f 4f       	sbci	r23, 0xFF	; 255
 51a:	8f 4f       	sbci	r24, 0xFF	; 255
 51c:	9f 4f       	sbci	r25, 0xFF	; 255
 51e:	99 23       	and	r25, r25
 520:	a9 f0       	breq	.+42     	; 0x54c <__floatsisf+0x40>
 522:	f9 2f       	mov	r31, r25
 524:	96 e9       	ldi	r25, 0x96	; 150
 526:	bb 27       	eor	r27, r27
 528:	93 95       	inc	r25
 52a:	f6 95       	lsr	r31
 52c:	87 95       	ror	r24
 52e:	77 95       	ror	r23
 530:	67 95       	ror	r22
 532:	b7 95       	ror	r27
 534:	f1 11       	cpse	r31, r1
 536:	f8 cf       	rjmp	.-16     	; 0x528 <__floatsisf+0x1c>
 538:	fa f4       	brpl	.+62     	; 0x578 <__floatsisf+0x6c>
 53a:	bb 0f       	add	r27, r27
 53c:	11 f4       	brne	.+4      	; 0x542 <__floatsisf+0x36>
 53e:	60 ff       	sbrs	r22, 0
 540:	1b c0       	rjmp	.+54     	; 0x578 <__floatsisf+0x6c>
 542:	6f 5f       	subi	r22, 0xFF	; 255
 544:	7f 4f       	sbci	r23, 0xFF	; 255
 546:	8f 4f       	sbci	r24, 0xFF	; 255
 548:	9f 4f       	sbci	r25, 0xFF	; 255
 54a:	16 c0       	rjmp	.+44     	; 0x578 <__floatsisf+0x6c>
 54c:	88 23       	and	r24, r24
 54e:	11 f0       	breq	.+4      	; 0x554 <__floatsisf+0x48>
 550:	96 e9       	ldi	r25, 0x96	; 150
 552:	11 c0       	rjmp	.+34     	; 0x576 <__floatsisf+0x6a>
 554:	77 23       	and	r23, r23
 556:	21 f0       	breq	.+8      	; 0x560 <__floatsisf+0x54>
 558:	9e e8       	ldi	r25, 0x8E	; 142
 55a:	87 2f       	mov	r24, r23
 55c:	76 2f       	mov	r23, r22
 55e:	05 c0       	rjmp	.+10     	; 0x56a <__floatsisf+0x5e>
 560:	66 23       	and	r22, r22
 562:	71 f0       	breq	.+28     	; 0x580 <__floatsisf+0x74>
 564:	96 e8       	ldi	r25, 0x86	; 134
 566:	86 2f       	mov	r24, r22
 568:	70 e0       	ldi	r23, 0x00	; 0
 56a:	60 e0       	ldi	r22, 0x00	; 0
 56c:	2a f0       	brmi	.+10     	; 0x578 <__floatsisf+0x6c>
 56e:	9a 95       	dec	r25
 570:	66 0f       	add	r22, r22
 572:	77 1f       	adc	r23, r23
 574:	88 1f       	adc	r24, r24
 576:	da f7       	brpl	.-10     	; 0x56e <__floatsisf+0x62>
 578:	88 0f       	add	r24, r24
 57a:	96 95       	lsr	r25
 57c:	87 95       	ror	r24
 57e:	97 f9       	bld	r25, 7
 580:	08 95       	ret

00000582 <__fp_inf>:
 582:	97 f9       	bld	r25, 7
 584:	9f 67       	ori	r25, 0x7F	; 127
 586:	80 e8       	ldi	r24, 0x80	; 128
 588:	70 e0       	ldi	r23, 0x00	; 0
 58a:	60 e0       	ldi	r22, 0x00	; 0
 58c:	08 95       	ret

0000058e <__fp_nan>:
 58e:	9f ef       	ldi	r25, 0xFF	; 255
 590:	80 ec       	ldi	r24, 0xC0	; 192
 592:	08 95       	ret

00000594 <__fp_pscA>:
 594:	00 24       	eor	r0, r0
 596:	0a 94       	dec	r0
 598:	16 16       	cp	r1, r22
 59a:	17 06       	cpc	r1, r23
 59c:	18 06       	cpc	r1, r24
 59e:	09 06       	cpc	r0, r25
 5a0:	08 95       	ret

000005a2 <__fp_pscB>:
 5a2:	00 24       	eor	r0, r0
 5a4:	0a 94       	dec	r0
 5a6:	12 16       	cp	r1, r18
 5a8:	13 06       	cpc	r1, r19
 5aa:	14 06       	cpc	r1, r20
 5ac:	05 06       	cpc	r0, r21
 5ae:	08 95       	ret

000005b0 <__fp_round>:
 5b0:	09 2e       	mov	r0, r25
 5b2:	03 94       	inc	r0
 5b4:	00 0c       	add	r0, r0
 5b6:	11 f4       	brne	.+4      	; 0x5bc <__fp_round+0xc>
 5b8:	88 23       	and	r24, r24
 5ba:	52 f0       	brmi	.+20     	; 0x5d0 <__fp_round+0x20>
 5bc:	bb 0f       	add	r27, r27
 5be:	40 f4       	brcc	.+16     	; 0x5d0 <__fp_round+0x20>
 5c0:	bf 2b       	or	r27, r31
 5c2:	11 f4       	brne	.+4      	; 0x5c8 <__fp_round+0x18>
 5c4:	60 ff       	sbrs	r22, 0
 5c6:	04 c0       	rjmp	.+8      	; 0x5d0 <__fp_round+0x20>
 5c8:	6f 5f       	subi	r22, 0xFF	; 255
 5ca:	7f 4f       	sbci	r23, 0xFF	; 255
 5cc:	8f 4f       	sbci	r24, 0xFF	; 255
 5ce:	9f 4f       	sbci	r25, 0xFF	; 255
 5d0:	08 95       	ret

000005d2 <__fp_split3>:
 5d2:	57 fd       	sbrc	r21, 7
 5d4:	90 58       	subi	r25, 0x80	; 128
 5d6:	44 0f       	add	r20, r20
 5d8:	55 1f       	adc	r21, r21
 5da:	59 f0       	breq	.+22     	; 0x5f2 <__fp_splitA+0x10>
 5dc:	5f 3f       	cpi	r21, 0xFF	; 255
 5de:	71 f0       	breq	.+28     	; 0x5fc <__fp_splitA+0x1a>
 5e0:	47 95       	ror	r20

000005e2 <__fp_splitA>:
 5e2:	88 0f       	add	r24, r24
 5e4:	97 fb       	bst	r25, 7
 5e6:	99 1f       	adc	r25, r25
 5e8:	61 f0       	breq	.+24     	; 0x602 <__fp_splitA+0x20>
 5ea:	9f 3f       	cpi	r25, 0xFF	; 255
 5ec:	79 f0       	breq	.+30     	; 0x60c <__fp_splitA+0x2a>
 5ee:	87 95       	ror	r24
 5f0:	08 95       	ret
 5f2:	12 16       	cp	r1, r18
 5f4:	13 06       	cpc	r1, r19
 5f6:	14 06       	cpc	r1, r20
 5f8:	55 1f       	adc	r21, r21
 5fa:	f2 cf       	rjmp	.-28     	; 0x5e0 <__fp_split3+0xe>
 5fc:	46 95       	lsr	r20
 5fe:	f1 df       	rcall	.-30     	; 0x5e2 <__fp_splitA>
 600:	08 c0       	rjmp	.+16     	; 0x612 <__fp_splitA+0x30>
 602:	16 16       	cp	r1, r22
 604:	17 06       	cpc	r1, r23
 606:	18 06       	cpc	r1, r24
 608:	99 1f       	adc	r25, r25
 60a:	f1 cf       	rjmp	.-30     	; 0x5ee <__fp_splitA+0xc>
 60c:	86 95       	lsr	r24
 60e:	71 05       	cpc	r23, r1
 610:	61 05       	cpc	r22, r1
 612:	08 94       	sec
 614:	08 95       	ret

00000616 <__fp_zero>:
 616:	e8 94       	clt

00000618 <__fp_szero>:
 618:	bb 27       	eor	r27, r27
 61a:	66 27       	eor	r22, r22
 61c:	77 27       	eor	r23, r23
 61e:	cb 01       	movw	r24, r22
 620:	97 f9       	bld	r25, 7
 622:	08 95       	ret

00000624 <__mulsf3>:
 624:	0e 94 25 03 	call	0x64a	; 0x64a <__mulsf3x>
 628:	0c 94 d8 02 	jmp	0x5b0	; 0x5b0 <__fp_round>
 62c:	0e 94 ca 02 	call	0x594	; 0x594 <__fp_pscA>
 630:	38 f0       	brcs	.+14     	; 0x640 <__mulsf3+0x1c>
 632:	0e 94 d1 02 	call	0x5a2	; 0x5a2 <__fp_pscB>
 636:	20 f0       	brcs	.+8      	; 0x640 <__mulsf3+0x1c>
 638:	95 23       	and	r25, r21
 63a:	11 f0       	breq	.+4      	; 0x640 <__mulsf3+0x1c>
 63c:	0c 94 c1 02 	jmp	0x582	; 0x582 <__fp_inf>
 640:	0c 94 c7 02 	jmp	0x58e	; 0x58e <__fp_nan>
 644:	11 24       	eor	r1, r1
 646:	0c 94 0c 03 	jmp	0x618	; 0x618 <__fp_szero>

0000064a <__mulsf3x>:
 64a:	0e 94 e9 02 	call	0x5d2	; 0x5d2 <__fp_split3>
 64e:	70 f3       	brcs	.-36     	; 0x62c <__mulsf3+0x8>

00000650 <__mulsf3_pse>:
 650:	95 9f       	mul	r25, r21
 652:	c1 f3       	breq	.-16     	; 0x644 <__mulsf3+0x20>
 654:	95 0f       	add	r25, r21
 656:	50 e0       	ldi	r21, 0x00	; 0
 658:	55 1f       	adc	r21, r21
 65a:	62 9f       	mul	r22, r18
 65c:	f0 01       	movw	r30, r0
 65e:	72 9f       	mul	r23, r18
 660:	bb 27       	eor	r27, r27
 662:	f0 0d       	add	r31, r0
 664:	b1 1d       	adc	r27, r1
 666:	63 9f       	mul	r22, r19
 668:	aa 27       	eor	r26, r26
 66a:	f0 0d       	add	r31, r0
 66c:	b1 1d       	adc	r27, r1
 66e:	aa 1f       	adc	r26, r26
 670:	64 9f       	mul	r22, r20
 672:	66 27       	eor	r22, r22
 674:	b0 0d       	add	r27, r0
 676:	a1 1d       	adc	r26, r1
 678:	66 1f       	adc	r22, r22
 67a:	82 9f       	mul	r24, r18
 67c:	22 27       	eor	r18, r18
 67e:	b0 0d       	add	r27, r0
 680:	a1 1d       	adc	r26, r1
 682:	62 1f       	adc	r22, r18
 684:	73 9f       	mul	r23, r19
 686:	b0 0d       	add	r27, r0
 688:	a1 1d       	adc	r26, r1
 68a:	62 1f       	adc	r22, r18
 68c:	83 9f       	mul	r24, r19
 68e:	a0 0d       	add	r26, r0
 690:	61 1d       	adc	r22, r1
 692:	22 1f       	adc	r18, r18
 694:	74 9f       	mul	r23, r20
 696:	33 27       	eor	r19, r19
 698:	a0 0d       	add	r26, r0
 69a:	61 1d       	adc	r22, r1
 69c:	23 1f       	adc	r18, r19
 69e:	84 9f       	mul	r24, r20
 6a0:	60 0d       	add	r22, r0
 6a2:	21 1d       	adc	r18, r1
 6a4:	82 2f       	mov	r24, r18
 6a6:	76 2f       	mov	r23, r22
 6a8:	6a 2f       	mov	r22, r26
 6aa:	11 24       	eor	r1, r1
 6ac:	9f 57       	subi	r25, 0x7F	; 127
 6ae:	50 40       	sbci	r21, 0x00	; 0
 6b0:	9a f0       	brmi	.+38     	; 0x6d8 <__mulsf3_pse+0x88>
 6b2:	f1 f0       	breq	.+60     	; 0x6f0 <__mulsf3_pse+0xa0>
 6b4:	88 23       	and	r24, r24
 6b6:	4a f0       	brmi	.+18     	; 0x6ca <__mulsf3_pse+0x7a>
 6b8:	ee 0f       	add	r30, r30
 6ba:	ff 1f       	adc	r31, r31
 6bc:	bb 1f       	adc	r27, r27
 6be:	66 1f       	adc	r22, r22
 6c0:	77 1f       	adc	r23, r23
 6c2:	88 1f       	adc	r24, r24
 6c4:	91 50       	subi	r25, 0x01	; 1
 6c6:	50 40       	sbci	r21, 0x00	; 0
 6c8:	a9 f7       	brne	.-22     	; 0x6b4 <__mulsf3_pse+0x64>
 6ca:	9e 3f       	cpi	r25, 0xFE	; 254
 6cc:	51 05       	cpc	r21, r1
 6ce:	80 f0       	brcs	.+32     	; 0x6f0 <__mulsf3_pse+0xa0>
 6d0:	0c 94 c1 02 	jmp	0x582	; 0x582 <__fp_inf>
 6d4:	0c 94 0c 03 	jmp	0x618	; 0x618 <__fp_szero>
 6d8:	5f 3f       	cpi	r21, 0xFF	; 255
 6da:	e4 f3       	brlt	.-8      	; 0x6d4 <__mulsf3_pse+0x84>
 6dc:	98 3e       	cpi	r25, 0xE8	; 232
 6de:	d4 f3       	brlt	.-12     	; 0x6d4 <__mulsf3_pse+0x84>
 6e0:	86 95       	lsr	r24
 6e2:	77 95       	ror	r23
 6e4:	67 95       	ror	r22
 6e6:	b7 95       	ror	r27
 6e8:	f7 95       	ror	r31
 6ea:	e7 95       	ror	r30
 6ec:	9f 5f       	subi	r25, 0xFF	; 255
 6ee:	c1 f7       	brne	.-16     	; 0x6e0 <__mulsf3_pse+0x90>
 6f0:	fe 2b       	or	r31, r30
 6f2:	88 0f       	add	r24, r24
 6f4:	91 1d       	adc	r25, r1
 6f6:	96 95       	lsr	r25
 6f8:	87 95       	ror	r24
 6fa:	97 f9       	bld	r25, 7
 6fc:	08 95       	ret

000006fe <_exit>:
 6fe:	f8 94       	cli

00000700 <__stop_program>:
 700:	ff cf       	rjmp	.-2      	; 0x700 <__stop_program>
