Analysis & Synthesis report for top_LevinsonDurbinTest
Wed May 27 20:52:57 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis IP Cores Summary
 10. State Machine - |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state
 11. State Machine - |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state
 12. State Machine - |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state
 13. State Machine - |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|state
 14. State Machine - |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state
 15. Registers Protected by Synthesis
 16. Registers Removed During Synthesis
 17. Removed Registers Triggering Further Register Optimizations
 18. General Register Statistics
 19. Inverted Register Statistics
 20. Registers Packed Into Inferred Megafunctions
 21. Multiplexer Restructuring Statistics (Restructuring Performed)
 22. Source assignments for LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden
 23. Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer
 24. Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming
 25. Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer
 26. Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer
 27. Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer
 28. Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer
 29. Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:in_to_out_synchronizer
 30. Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer
 31. Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser
 32. Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer
 33. Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1
 34. Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1
 35. Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_cmd_demux:cmd_demux
 36. Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_cmd_demux:rsp_demux
 37. Source assignments for LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1
 38. Source assignments for LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1
 39. Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated
 40. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0
 41. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR
 42. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0
 43. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master
 44. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node
 45. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component
 46. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming
 47. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer
 48. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming
 49. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer
 50. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer
 51. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer
 52. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer
 53. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser
 54. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:in_to_out_synchronizer
 55. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer
 56. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage
 57. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser
 58. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser
 59. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer
 60. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo
 61. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p
 62. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b
 63. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto
 64. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m
 65. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller
 66. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1
 67. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1
 68. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:master_0_master_translator
 69. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator
 70. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:master_0_master_agent
 71. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent
 72. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor
 73. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo
 74. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_router:router|LevinsonDurbinTest_mm_interconnect_0_router_default_decode:the_default_decode
 75. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_router_001:router_001|LevinsonDurbinTest_mm_interconnect_0_router_001_default_decode:the_default_decode
 76. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:levinsondurbin_0_avalon_slave_0_burst_adapter
 77. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:levinsondurbin_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_uncompressed_only:altera_merlin_burst_adapter_uncompressed_only.burst_adapter
 78. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter
 79. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor
 80. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter
 81. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|altera_reset_controller:rst_controller
 82. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1
 83. Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1
 84. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0
 85. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_0
 86. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_1
 87. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_2
 88. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_3
 89. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_4
 90. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_5
 91. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_6
 92. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_7
 93. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_8
 94. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9
 95. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_10
 96. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_11
 97. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_12
 98. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_13
 99. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_14
100. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_15
101. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_16
102. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_17
103. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult10
104. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult9
105. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult8
106. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult7
107. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult6
108. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult5
109. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult4
110. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult3
111. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult20
112. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult19
113. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult18
114. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult17
115. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult2
116. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult1
117. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult0
118. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult16
119. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult15
120. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult14
121. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult13
122. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult12
123. Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult11
124. altsyncram Parameter Settings by Entity Instance
125. lpm_mult Parameter Settings by Entity Instance
126. Port Connectivity Checks: "LevinsonDurbinTest:inst|altera_reset_controller:rst_controller"
127. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter"
128. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor"
129. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter"
130. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_router_001:router_001|LevinsonDurbinTest_mm_interconnect_0_router_001_default_decode:the_default_decode"
131. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_router:router|LevinsonDurbinTest_mm_interconnect_0_router_default_decode:the_default_decode"
132. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo"
133. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent"
134. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:master_0_master_agent"
135. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator"
136. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:master_0_master_translator"
137. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1"
138. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller"
139. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo"
140. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser"
141. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter"
142. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover"
143. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer"
144. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer"
145. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer"
146. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer"
147. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer"
148. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component"
149. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node"
150. Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master"
151. Port Connectivity Checks: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div"
152. Port Connectivity Checks: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div"
153. Post-Synthesis Netlist Statistics for Top Partition
154. Post-Synthesis Netlist Statistics for Partition sld_hub:auto_hub
155. Elapsed Time Per Partition
156. Analysis & Synthesis Messages
157. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                 ;
+---------------------------------+--------------------------------------------+
; Analysis & Synthesis Status     ; Successful - Wed May 27 20:52:56 2015      ;
; Quartus II 64-Bit Version       ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                   ; top_LevinsonDurbinTest                     ;
; Top-level Entity Name           ; top_LevinsonDurbinTest                     ;
; Family                          ; Cyclone V                                  ;
; Logic utilization (in ALMs)     ; N/A                                        ;
; Total registers                 ; 3813                                       ;
; Total pins                      ; 9                                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 512                                        ;
; Total DSP Blocks                ; 0                                          ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 0                                          ;
; Total DLLs                      ; 0                                          ;
+---------------------------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                                     ;
+---------------------------------------------------------------------------------+------------------------+------------------------+
; Option                                                                          ; Setting                ; Default Value          ;
+---------------------------------------------------------------------------------+------------------------+------------------------+
; Device                                                                          ; 5CEFA2F23C8            ;                        ;
; Top-level entity name                                                           ; top_LevinsonDurbinTest ; top_LevinsonDurbinTest ;
; Family name                                                                     ; Cyclone V              ; Cyclone IV GX          ;
; DSP Block Balancing                                                             ; Logic Elements         ; Auto                   ;
; Maximum DSP Block Usage                                                         ; 25                     ; -1 (Unlimited)         ;
; Use smart compilation                                                           ; Off                    ; Off                    ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation      ; On                     ; On                     ;
; Enable compact report table                                                     ; Off                    ; Off                    ;
; Restructure Multiplexers                                                        ; Auto                   ; Auto                   ;
; MLAB Add Timing Constraints For Mixed-Port Feed-Through Mode Setting Don't Care ; Off                    ; Off                    ;
; Create Debugging Nodes for IP Cores                                             ; Off                    ; Off                    ;
; Preserve fewer node names                                                       ; On                     ; On                     ;
; Disable OpenCore Plus hardware evaluation                                       ; Off                    ; Off                    ;
; Verilog Version                                                                 ; Verilog_2001           ; Verilog_2001           ;
; VHDL Version                                                                    ; VHDL_1993              ; VHDL_1993              ;
; State Machine Processing                                                        ; Auto                   ; Auto                   ;
; Safe State Machine                                                              ; Off                    ; Off                    ;
; Extract Verilog State Machines                                                  ; On                     ; On                     ;
; Extract VHDL State Machines                                                     ; On                     ; On                     ;
; Ignore Verilog initial constructs                                               ; Off                    ; Off                    ;
; Iteration limit for constant Verilog loops                                      ; 5000                   ; 5000                   ;
; Iteration limit for non-constant Verilog loops                                  ; 250                    ; 250                    ;
; Add Pass-Through Logic to Inferred RAMs                                         ; On                     ; On                     ;
; Infer RAMs from Raw Logic                                                       ; On                     ; On                     ;
; Parallel Synthesis                                                              ; On                     ; On                     ;
; NOT Gate Push-Back                                                              ; On                     ; On                     ;
; Power-Up Don't Care                                                             ; On                     ; On                     ;
; Remove Redundant Logic Cells                                                    ; Off                    ; Off                    ;
; Remove Duplicate Registers                                                      ; On                     ; On                     ;
; Ignore CARRY Buffers                                                            ; Off                    ; Off                    ;
; Ignore CASCADE Buffers                                                          ; Off                    ; Off                    ;
; Ignore GLOBAL Buffers                                                           ; Off                    ; Off                    ;
; Ignore ROW GLOBAL Buffers                                                       ; Off                    ; Off                    ;
; Ignore LCELL Buffers                                                            ; Off                    ; Off                    ;
; Ignore SOFT Buffers                                                             ; On                     ; On                     ;
; Limit AHDL Integers to 32 Bits                                                  ; Off                    ; Off                    ;
; Optimization Technique                                                          ; Balanced               ; Balanced               ;
; Carry Chain Length                                                              ; 70                     ; 70                     ;
; Auto Carry Chains                                                               ; On                     ; On                     ;
; Auto Open-Drain Pins                                                            ; On                     ; On                     ;
; Perform WYSIWYG Primitive Resynthesis                                           ; Off                    ; Off                    ;
; Auto ROM Replacement                                                            ; On                     ; On                     ;
; Auto RAM Replacement                                                            ; On                     ; On                     ;
; Auto DSP Block Replacement                                                      ; On                     ; On                     ;
; Auto Shift Register Replacement                                                 ; Auto                   ; Auto                   ;
; Allow Shift Register Merging across Hierarchies                                 ; Auto                   ; Auto                   ;
; Auto Clock Enable Replacement                                                   ; On                     ; On                     ;
; Strict RAM Replacement                                                          ; Off                    ; Off                    ;
; Allow Synchronous Control Signals                                               ; On                     ; On                     ;
; Force Use of Synchronous Clear Signals                                          ; Off                    ; Off                    ;
; Auto Resource Sharing                                                           ; Off                    ; Off                    ;
; Allow Any RAM Size For Recognition                                              ; Off                    ; Off                    ;
; Allow Any ROM Size For Recognition                                              ; Off                    ; Off                    ;
; Allow Any Shift Register Size For Recognition                                   ; Off                    ; Off                    ;
; Use LogicLock Constraints during Resource Balancing                             ; On                     ; On                     ;
; Ignore translate_off and synthesis_off directives                               ; Off                    ; Off                    ;
; Timing-Driven Synthesis                                                         ; On                     ; On                     ;
; Report Parameter Settings                                                       ; On                     ; On                     ;
; Report Source Assignments                                                       ; On                     ; On                     ;
; Report Connectivity Checks                                                      ; On                     ; On                     ;
; Ignore Maximum Fan-Out Assignments                                              ; Off                    ; Off                    ;
; Synchronization Register Chain Length                                           ; 3                      ; 3                      ;
; PowerPlay Power Optimization During Synthesis                                   ; Normal compilation     ; Normal compilation     ;
; HDL message level                                                               ; Level2                 ; Level2                 ;
; Suppress Register Optimization Related Messages                                 ; Off                    ; Off                    ;
; Number of Removed Registers Reported in Synthesis Report                        ; 5000                   ; 5000                   ;
; Number of Swept Nodes Reported in Synthesis Report                              ; 5000                   ; 5000                   ;
; Number of Inverted Registers Reported in Synthesis Report                       ; 100                    ; 100                    ;
; Clock MUX Protection                                                            ; On                     ; On                     ;
; Auto Gated Clock Conversion                                                     ; Off                    ; Off                    ;
; Block Design Naming                                                             ; Auto                   ; Auto                   ;
; SDC constraint protection                                                       ; Off                    ; Off                    ;
; Synthesis Effort                                                                ; Auto                   ; Auto                   ;
; Shift Register Replacement - Allow Asynchronous Clear Signal                    ; On                     ; On                     ;
; Pre-Mapping Resynthesis Optimization                                            ; Off                    ; Off                    ;
; Analysis & Synthesis Message Level                                              ; Medium                 ; Medium                 ;
; Disable Register Merging Across Hierarchies                                     ; Auto                   ; Auto                   ;
; Resource Aware Inference For Block RAM                                          ; On                     ; On                     ;
; Synthesis Seed                                                                  ; 1                      ; 1                      ;
; Automatic Parallel Synthesis                                                    ; On                     ; On                     ;
; Partial Reconfiguration Bitstream ID                                            ; Off                    ; Off                    ;
+---------------------------------------------------------------------------------+------------------------+------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------+-----------------+----------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+
; File Name with User-Entered Path                                                           ; Used in Netlist ; File Type                                    ; File Name with Absolute Path                                                                                                                                        ; Library            ;
+--------------------------------------------------------------------------------------------+-----------------+----------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+
; LDR/reflect_coeff.v                                                                        ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LDR/reflect_coeff.v                                                                        ;                    ;
; LDR/NumDen.v                                                                               ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LDR/NumDen.v                                                                               ;                    ;
; LDR/LDR.v                                                                                  ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LDR/LDR.v                                                                                  ;                    ;
; LDR/divide_stage.v                                                                         ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LDR/divide_stage.v                                                                         ;                    ;
; LDR/divide.v                                                                               ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LDR/divide.v                                                                               ;                    ;
; LDR/coeff_update.v                                                                         ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LDR/coeff_update.v                                                                         ;                    ;
; LevinsonDurbinTest/synthesis/top_LevinsonDurbinTest.bdf                                    ; yes             ; User Block Diagram/Schematic File            ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/top_LevinsonDurbinTest.bdf                                    ;                    ;
; LevinsonDurbinTest/synthesis/LevinsonDurbinTest.v                                          ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/LevinsonDurbinTest.v                                          ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_reset_controller.v                          ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_reset_controller.v                          ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_reset_synchronizer.v                        ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_reset_synchronizer.v                        ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_mm_interconnect_0.v             ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_mm_interconnect_0.v             ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_merlin_width_adapter.sv                     ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_merlin_width_adapter.sv                     ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_merlin_burst_uncompressor.sv                ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_merlin_burst_uncompressor.sv                ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_mm_interconnect_0_rsp_mux.sv    ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_mm_interconnect_0_rsp_mux.sv    ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_mm_interconnect_0_cmd_mux.sv    ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_mm_interconnect_0_cmd_mux.sv    ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_mm_interconnect_0_cmd_demux.sv  ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_mm_interconnect_0_cmd_demux.sv  ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_merlin_burst_adapter.sv                     ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_merlin_burst_adapter.sv                     ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_merlin_burst_adapter_uncmpr.sv              ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_merlin_burst_adapter_uncmpr.sv              ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_avalon_st_pipeline_base.v                   ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_avalon_st_pipeline_base.v                   ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_mm_interconnect_0_router_001.sv ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_mm_interconnect_0_router_001.sv ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_mm_interconnect_0_router.sv     ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_mm_interconnect_0_router.sv     ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_avalon_sc_fifo.v                            ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_avalon_sc_fifo.v                            ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_merlin_slave_agent.sv                       ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_merlin_slave_agent.sv                       ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_merlin_master_agent.sv                      ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_merlin_master_agent.sv                      ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_merlin_slave_translator.sv                  ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_merlin_slave_translator.sv                  ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_merlin_master_translator.sv                 ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_merlin_master_translator.sv                 ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_master_0.v                      ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_master_0.v                      ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_master_0_p2b_adapter.sv         ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_master_0_p2b_adapter.sv         ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_master_0_b2p_adapter.sv         ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_master_0_b2p_adapter.sv         ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_avalon_packets_to_master.v                  ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_avalon_packets_to_master.v                  ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_avalon_st_packets_to_bytes.v                ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_avalon_st_packets_to_bytes.v                ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_avalon_st_bytes_to_packets.v                ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_avalon_st_bytes_to_packets.v                ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_master_0_timing_adt.sv          ; yes             ; User SystemVerilog HDL File                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/LevinsonDurbinTest_master_0_timing_adt.sv          ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_avalon_st_jtag_interface.v                  ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_avalon_st_jtag_interface.v                  ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_jtag_dc_streaming.v                         ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_jtag_dc_streaming.v                         ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_jtag_sld_node.v                             ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_jtag_sld_node.v                             ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_jtag_streaming.v                            ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_jtag_streaming.v                            ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_avalon_st_clock_crosser.v                   ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_avalon_st_clock_crosser.v                   ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_avalon_st_idle_remover.v                    ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_avalon_st_idle_remover.v                    ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/altera_avalon_st_idle_inserter.v                   ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/altera_avalon_st_idle_inserter.v                   ; LevinsonDurbinTest ;
; LevinsonDurbinTest/synthesis/submodules/LDRavalonWrapper.v                                 ; yes             ; User Verilog HDL File                        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/LevinsonDurbinTest/synthesis/submodules/LDRavalonWrapper.v                                 ; LevinsonDurbinTest ;
; sld_virtual_jtag_basic.v                                                                   ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/sld_virtual_jtag_basic.v                                                                                             ;                    ;
; sld_jtag_endpoint_adapter.sv                                                               ; yes             ; Encrypted Megafunction                       ; c:/altera/14.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter.sv                                                                                         ;                    ;
; altera_std_synchronizer.v                                                                  ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/altera_std_synchronizer.v                                                                                            ;                    ;
; sld_hub.vhd                                                                                ; yes             ; Encrypted Megafunction                       ; c:/altera/14.1/quartus/libraries/megafunctions/sld_hub.vhd                                                                                                          ; work               ;
; db/ip/sldf5ad9865/alt_sld_fab.v                                                            ; yes             ; Encrypted Auto-Found Verilog HDL File        ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/db/ip/sldf5ad9865/alt_sld_fab.v                                                            ; alt_sld_fab        ;
; db/ip/sldf5ad9865/submodules/alt_sld_fab_ident.sv                                          ; yes             ; Auto-Found SystemVerilog HDL File            ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/db/ip/sldf5ad9865/submodules/alt_sld_fab_ident.sv                                          ; alt_sld_fab        ;
; db/ip/sldf5ad9865/submodules/alt_sld_fab_presplit.sv                                       ; yes             ; Encrypted Auto-Found SystemVerilog HDL File  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/db/ip/sldf5ad9865/submodules/alt_sld_fab_presplit.sv                                       ; alt_sld_fab        ;
; db/ip/sldf5ad9865/submodules/alt_sld_fab_sldfabric.vhd                                     ; yes             ; Encrypted Auto-Found VHDL File               ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/db/ip/sldf5ad9865/submodules/alt_sld_fab_sldfabric.vhd                                     ; alt_sld_fab        ;
; db/ip/sldf5ad9865/submodules/alt_sld_fab_splitter.sv                                       ; yes             ; Encrypted Auto-Found SystemVerilog HDL File  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/db/ip/sldf5ad9865/submodules/alt_sld_fab_splitter.sv                                       ; alt_sld_fab        ;
; sld_jtag_hub.vhd                                                                           ; yes             ; Encrypted Megafunction                       ; c:/altera/14.1/quartus/libraries/megafunctions/sld_jtag_hub.vhd                                                                                                     ;                    ;
; sld_rom_sr.vhd                                                                             ; yes             ; Encrypted Megafunction                       ; c:/altera/14.1/quartus/libraries/megafunctions/sld_rom_sr.vhd                                                                                                       ;                    ;
; altsyncram.tdf                                                                             ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/altsyncram.tdf                                                                                                       ;                    ;
; stratix_ram_block.inc                                                                      ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/stratix_ram_block.inc                                                                                                ;                    ;
; lpm_mux.inc                                                                                ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/lpm_mux.inc                                                                                                          ;                    ;
; lpm_decode.inc                                                                             ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/lpm_decode.inc                                                                                                       ;                    ;
; aglobal141.inc                                                                             ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/aglobal141.inc                                                                                                       ;                    ;
; a_rdenreg.inc                                                                              ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/a_rdenreg.inc                                                                                                        ;                    ;
; altrom.inc                                                                                 ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/altrom.inc                                                                                                           ;                    ;
; altram.inc                                                                                 ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/altram.inc                                                                                                           ;                    ;
; altdpram.inc                                                                               ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/altdpram.inc                                                                                                         ;                    ;
; db/altsyncram_g0n1.tdf                                                                     ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/db/altsyncram_g0n1.tdf                                                                     ;                    ;
; lpm_mult.tdf                                                                               ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/lpm_mult.tdf                                                                                                         ;                    ;
; lpm_add_sub.inc                                                                            ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/lpm_add_sub.inc                                                                                                      ;                    ;
; multcore.inc                                                                               ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/multcore.inc                                                                                                         ;                    ;
; bypassff.inc                                                                               ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/bypassff.inc                                                                                                         ;                    ;
; altshift.inc                                                                               ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/altshift.inc                                                                                                         ;                    ;
; db/mult_5d11.v                                                                             ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/db/mult_5d11.v                                                                             ;                    ;
; multcore.tdf                                                                               ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/multcore.tdf                                                                                                         ;                    ;
; csa_add.inc                                                                                ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/csa_add.inc                                                                                                          ;                    ;
; mpar_add.inc                                                                               ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/mpar_add.inc                                                                                                         ;                    ;
; muleabz.inc                                                                                ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/muleabz.inc                                                                                                          ;                    ;
; mul_lfrg.inc                                                                               ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/mul_lfrg.inc                                                                                                         ;                    ;
; mul_boothc.inc                                                                             ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/mul_boothc.inc                                                                                                       ;                    ;
; alt_ded_mult.inc                                                                           ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/alt_ded_mult.inc                                                                                                     ;                    ;
; alt_ded_mult_y.inc                                                                         ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/alt_ded_mult_y.inc                                                                                                   ;                    ;
; dffpipe.inc                                                                                ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/dffpipe.inc                                                                                                          ;                    ;
; lpm_add_sub.tdf                                                                            ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/lpm_add_sub.tdf                                                                                                      ;                    ;
; addcore.inc                                                                                ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/addcore.inc                                                                                                          ;                    ;
; look_add.inc                                                                               ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/look_add.inc                                                                                                         ;                    ;
; alt_stratix_add_sub.inc                                                                    ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/alt_stratix_add_sub.inc                                                                                              ;                    ;
; db/add_sub_iug.tdf                                                                         ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/db/add_sub_iug.tdf                                                                         ;                    ;
; altshift.tdf                                                                               ; yes             ; Megafunction                                 ; c:/altera/14.1/quartus/libraries/megafunctions/altshift.tdf                                                                                                         ;                    ;
; db/mult_sc11.v                                                                             ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/db/mult_sc11.v                                                                             ;                    ;
; db/mult_vc11.v                                                                             ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/db/mult_vc11.v                                                                             ;                    ;
; db/mult_uc11.v                                                                             ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/db/mult_uc11.v                                                                             ;                    ;
+--------------------------------------------------------------------------------------------+-----------------+----------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+


+---------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary             ;
+---------------------------------------------+-----------+
; Resource                                    ; Usage     ;
+---------------------------------------------+-----------+
; Estimate of Logic utilization (ALMs needed) ; 5820      ;
;                                             ;           ;
; Combinational ALUT usage for logic          ; 10484     ;
;     -- 7 input functions                    ; 6         ;
;     -- 6 input functions                    ; 607       ;
;     -- 5 input functions                    ; 300       ;
;     -- 4 input functions                    ; 4447      ;
;     -- <=3 input functions                  ; 5124      ;
;                                             ;           ;
; Dedicated logic registers                   ; 3813      ;
;                                             ;           ;
; I/O pins                                    ; 9         ;
; Total MLAB memory bits                      ; 0         ;
; Total block memory bits                     ; 512       ;
;                                             ;           ;
; Total DSP Blocks                            ; 0         ;
;                                             ;           ;
; Maximum fan-out node                        ; clk~input ;
; Maximum fan-out                             ; 3522      ;
; Total fan-out                               ; 56009     ;
; Average fan-out                             ; 3.91      ;
+---------------------------------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------+-------------------+--------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+
; Compilation Hierarchy Node                                                                          ; LC Combinationals ; LC Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                            ; Library Name       ;
+-----------------------------------------------------------------------------------------------------+-------------------+--------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+
; |top_LevinsonDurbinTest                                                                             ; 10484 (2)         ; 3813 (0)     ; 512               ; 0          ; 9    ; 0            ; |top_LevinsonDurbinTest                                                                                                                                                                                                                                                                                                        ; work               ;
;    |LevinsonDurbinTest:inst|                                                                        ; 10381 (0)         ; 3733 (0)     ; 512               ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst                                                                                                                                                                                                                                                                                ; LevinsonDurbinTest ;
;       |LDRavalonWrapper:levinsondurbin_0|                                                           ; 9736 (263)        ; 3187 (214)   ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0                                                                                                                                                                                                                                              ; LevinsonDurbinTest ;
;          |LDR:LDR|                                                                                  ; 9473 (1507)       ; 2973 (1405)  ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR                                                                                                                                                                                                                                      ; work               ;
;             |NumDen:numden|                                                                         ; 4955 (320)        ; 65 (65)      ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden                                                                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult0|                                                                     ; 213 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult0                                                                                                                                                                                                         ; work               ;
;                   |mult_uc11:auto_generated|                                                        ; 213 (213)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult0|mult_uc11:auto_generated                                                                                                                                                                                ; work               ;
;                |lpm_mult:Mult10|                                                                    ; 195 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult10                                                                                                                                                                                                        ; work               ;
;                   |mult_sc11:auto_generated|                                                        ; 195 (195)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult10|mult_sc11:auto_generated                                                                                                                                                                               ; work               ;
;                |lpm_mult:Mult11|                                                                    ; 213 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult11                                                                                                                                                                                                        ; work               ;
;                   |mult_uc11:auto_generated|                                                        ; 213 (213)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult11|mult_uc11:auto_generated                                                                                                                                                                               ; work               ;
;                |lpm_mult:Mult12|                                                                    ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult12                                                                                                                                                                                                        ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult12|mult_vc11:auto_generated                                                                                                                                                                               ; work               ;
;                |lpm_mult:Mult13|                                                                    ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult13                                                                                                                                                                                                        ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult13|mult_vc11:auto_generated                                                                                                                                                                               ; work               ;
;                |lpm_mult:Mult14|                                                                    ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult14                                                                                                                                                                                                        ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult14|mult_vc11:auto_generated                                                                                                                                                                               ; work               ;
;                |lpm_mult:Mult15|                                                                    ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult15                                                                                                                                                                                                        ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult15|mult_vc11:auto_generated                                                                                                                                                                               ; work               ;
;                |lpm_mult:Mult16|                                                                    ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult16                                                                                                                                                                                                        ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult16|mult_vc11:auto_generated                                                                                                                                                                               ; work               ;
;                |lpm_mult:Mult17|                                                                    ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult17                                                                                                                                                                                                        ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult17|mult_vc11:auto_generated                                                                                                                                                                               ; work               ;
;                |lpm_mult:Mult18|                                                                    ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult18                                                                                                                                                                                                        ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult18|mult_vc11:auto_generated                                                                                                                                                                               ; work               ;
;                |lpm_mult:Mult19|                                                                    ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult19                                                                                                                                                                                                        ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult19|mult_vc11:auto_generated                                                                                                                                                                               ; work               ;
;                |lpm_mult:Mult1|                                                                     ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult1                                                                                                                                                                                                         ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult1|mult_vc11:auto_generated                                                                                                                                                                                ; work               ;
;                |lpm_mult:Mult20|                                                                    ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult20                                                                                                                                                                                                        ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult20|mult_vc11:auto_generated                                                                                                                                                                               ; work               ;
;                |lpm_mult:Mult2|                                                                     ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult2                                                                                                                                                                                                         ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult2|mult_vc11:auto_generated                                                                                                                                                                                ; work               ;
;                |lpm_mult:Mult3|                                                                     ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult3                                                                                                                                                                                                         ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult3|mult_vc11:auto_generated                                                                                                                                                                                ; work               ;
;                |lpm_mult:Mult4|                                                                     ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult4                                                                                                                                                                                                         ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult4|mult_vc11:auto_generated                                                                                                                                                                                ; work               ;
;                |lpm_mult:Mult5|                                                                     ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult5                                                                                                                                                                                                         ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult5|mult_vc11:auto_generated                                                                                                                                                                                ; work               ;
;                |lpm_mult:Mult6|                                                                     ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult6                                                                                                                                                                                                         ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult6|mult_vc11:auto_generated                                                                                                                                                                                ; work               ;
;                |lpm_mult:Mult7|                                                                     ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult7                                                                                                                                                                                                         ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult7|mult_vc11:auto_generated                                                                                                                                                                                ; work               ;
;                |lpm_mult:Mult8|                                                                     ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult8                                                                                                                                                                                                         ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult8|mult_vc11:auto_generated                                                                                                                                                                                ; work               ;
;                |lpm_mult:Mult9|                                                                     ; 223 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult9                                                                                                                                                                                                         ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 223 (223)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult9|mult_vc11:auto_generated                                                                                                                                                                                ; work               ;
;             |coeff_update:cu|                                                                       ; 2697 (420)        ; 738 (738)    ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu                                                                                                                                                                                                                      ; work               ;
;                |lpm_mult:Mult1_rtl_17|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_17                                                                                                                                                                                                ; work               ;
;                   |multcore:mult_core|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_17|multcore:mult_core                                                                                                                                                                             ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_17|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                           ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 13 (13)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_17|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                ; work               ;
;                |lpm_mult:Mult1_rtl_8|                                                               ; 240 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_8                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 240 (240)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_8|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult2_rtl_16|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_16                                                                                                                                                                                                ; work               ;
;                   |multcore:mult_core|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_16|multcore:mult_core                                                                                                                                                                             ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_16|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                           ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 13 (13)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_16|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                ; work               ;
;                |lpm_mult:Mult2_rtl_7|                                                               ; 240 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_7                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 240 (240)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_7|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult3_rtl_15|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_15                                                                                                                                                                                                ; work               ;
;                   |multcore:mult_core|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_15|multcore:mult_core                                                                                                                                                                             ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_15|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                           ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 13 (13)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_15|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                ; work               ;
;                |lpm_mult:Mult3_rtl_6|                                                               ; 240 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_6                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 240 (240)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_6|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult4_rtl_14|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_14                                                                                                                                                                                                ; work               ;
;                   |multcore:mult_core|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_14|multcore:mult_core                                                                                                                                                                             ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_14|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                           ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 13 (13)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_14|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                ; work               ;
;                |lpm_mult:Mult4_rtl_5|                                                               ; 240 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_5                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 240 (240)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_5|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult5_rtl_13|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_13                                                                                                                                                                                                ; work               ;
;                   |multcore:mult_core|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_13|multcore:mult_core                                                                                                                                                                             ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_13|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                           ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 13 (13)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_13|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                ; work               ;
;                |lpm_mult:Mult5_rtl_4|                                                               ; 240 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_4                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 240 (240)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_4|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult6_rtl_12|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_12                                                                                                                                                                                                ; work               ;
;                   |multcore:mult_core|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_12|multcore:mult_core                                                                                                                                                                             ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_12|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                           ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 13 (13)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_12|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                ; work               ;
;                |lpm_mult:Mult6_rtl_3|                                                               ; 240 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_3                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 240 (240)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_3|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult7_rtl_11|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_11                                                                                                                                                                                                ; work               ;
;                   |multcore:mult_core|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_11|multcore:mult_core                                                                                                                                                                             ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_11|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                           ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 13 (13)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_11|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                ; work               ;
;                |lpm_mult:Mult7_rtl_2|                                                               ; 240 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_2                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 240 (240)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_2|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult8_rtl_10|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_10                                                                                                                                                                                                ; work               ;
;                   |multcore:mult_core|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_10|multcore:mult_core                                                                                                                                                                             ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_10|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                           ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 13 (13)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_10|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                ; work               ;
;                |lpm_mult:Mult8_rtl_1|                                                               ; 240 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_1                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 240 (240)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_1|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult9_rtl_0|                                                               ; 240 (0)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_0                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 240 (240)         ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_0|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult9_rtl_9|                                                               ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9                                                                                                                                                                                                 ; work               ;
;                   |multcore:mult_core|                                                              ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9|multcore:mult_core                                                                                                                                                                              ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 13 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                            ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 13 (13)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                 ; work               ;
;             |divide:div|                                                                            ; 240 (166)         ; 671 (164)    ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div                                                                                                                                                                                                                           ; work               ;
;                |divide_stage:div|                                                                   ; 74 (74)           ; 507 (507)    ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div                                                                                                                                                                                                          ; work               ;
;             |reflect_coeff:rc|                                                                      ; 74 (74)           ; 94 (94)      ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc                                                                                                                                                                                                                     ; work               ;
;       |LevinsonDurbinTest_master_0:master_0|                                                        ; 562 (0)           ; 455 (0)      ; 512               ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0                                                                                                                                                                                                                                           ; LevinsonDurbinTest ;
;          |altera_avalon_packets_to_master:transacto|                                                ; 208 (0)           ; 137 (0)      ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto                                                                                                                                                                                                 ; LevinsonDurbinTest ;
;             |packets_to_master:p2m|                                                                 ; 208 (208)         ; 137 (137)    ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m                                                                                                                                                                           ; LevinsonDurbinTest ;
;          |altera_avalon_sc_fifo:fifo|                                                               ; 27 (27)           ; 24 (24)      ; 512               ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo                                                                                                                                                                                                                ; LevinsonDurbinTest ;
;             |altsyncram:mem_rtl_0|                                                                  ; 0 (0)             ; 0 (0)        ; 512               ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0                                                                                                                                                                                           ; work               ;
;                |altsyncram_g0n1:auto_generated|                                                     ; 0 (0)             ; 0 (0)        ; 512               ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated                                                                                                                                                            ; work               ;
;          |altera_avalon_st_bytes_to_packets:b2p|                                                    ; 11 (11)           ; 12 (12)      ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p                                                                                                                                                                                                     ; LevinsonDurbinTest ;
;          |altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|                         ; 289 (0)           ; 264 (0)      ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master                                                                                                                                                                          ; LevinsonDurbinTest ;
;             |altera_jtag_dc_streaming:normal.jtag_dc_streaming|                                     ; 286 (0)           ; 264 (0)      ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming                                                                                                                        ; LevinsonDurbinTest ;
;                |altera_avalon_st_clock_crosser:sink_crosser|                                        ; 7 (4)             ; 47 (18)      ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser                                                                            ; LevinsonDurbinTest ;
;                   |altera_avalon_st_pipeline_base:output_stage|                                     ; 3 (3)             ; 18 (18)      ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage                                ; LevinsonDurbinTest ;
;                   |altera_std_synchronizer:in_to_out_synchronizer|                                  ; 0 (0)             ; 3 (3)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:in_to_out_synchronizer                             ; work               ;
;                   |altera_std_synchronizer:out_to_in_synchronizer|                                  ; 0 (0)             ; 8 (8)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer                             ; work               ;
;                |altera_jtag_src_crosser:source_crosser|                                             ; 1 (0)             ; 27 (18)      ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser                                                                                 ; LevinsonDurbinTest ;
;                   |altera_jtag_control_signal_crosser:crosser|                                      ; 1 (1)             ; 9 (1)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser                                      ; LevinsonDurbinTest ;
;                      |altera_std_synchronizer:synchronizer|                                         ; 0 (0)             ; 8 (8)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer ; work               ;
;                |altera_jtag_streaming:jtag_streaming|                                               ; 278 (269)         ; 187 (168)    ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming                                                                                   ; LevinsonDurbinTest ;
;                   |altera_avalon_st_idle_inserter:idle_inserter|                                    ; 5 (5)             ; 1 (1)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter                                      ; LevinsonDurbinTest ;
;                   |altera_avalon_st_idle_remover:idle_remover|                                      ; 4 (4)             ; 1 (1)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover                                        ; LevinsonDurbinTest ;
;                   |altera_std_synchronizer:clock_sense_reset_n_synchronizer|                        ; 0 (0)             ; 8 (8)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer                          ; work               ;
;                   |altera_std_synchronizer:clock_sensor_synchronizer|                               ; 0 (0)             ; 3 (3)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer                                 ; work               ;
;                   |altera_std_synchronizer:clock_to_sample_div2_synchronizer|                       ; 0 (0)             ; 3 (3)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer                         ; work               ;
;                   |altera_std_synchronizer:reset_to_sample_synchronizer|                            ; 0 (0)             ; 3 (3)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer                              ; work               ;
;                |altera_std_synchronizer:synchronizer|                                               ; 0 (0)             ; 3 (3)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer                                                                                   ; work               ;
;             |altera_jtag_sld_node:node|                                                             ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node                                                                                                                                                ; LevinsonDurbinTest ;
;                |sld_virtual_jtag_basic:sld_virtual_jtag_component|                                  ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component                                                                                              ; work               ;
;          |altera_avalon_st_packets_to_bytes:p2b|                                                    ; 27 (27)           ; 15 (15)      ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b                                                                                                                                                                                                     ; LevinsonDurbinTest ;
;          |altera_reset_controller:rst_controller|                                                   ; 0 (0)             ; 3 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller                                                                                                                                                                                                    ; LevinsonDurbinTest ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                            ; 0 (0)             ; 3 (3)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                         ; LevinsonDurbinTest ;
;       |LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|                                      ; 83 (0)            ; 88 (0)       ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                         ; LevinsonDurbinTest ;
;          |altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|                     ; 8 (8)             ; 12 (12)      ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                    ; LevinsonDurbinTest ;
;          |altera_merlin_master_agent:master_0_master_agent|                                         ; 4 (4)             ; 1 (1)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:master_0_master_agent                                                                                                                                                                        ; LevinsonDurbinTest ;
;          |altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|                          ; 13 (10)           ; 3 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent                                                                                                                                                         ; LevinsonDurbinTest ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                         ; 3 (3)             ; 3 (3)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                           ; LevinsonDurbinTest ;
;          |altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator|                ; 6 (6)             ; 19 (19)      ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator                                                                                                                                               ; LevinsonDurbinTest ;
;          |altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|            ; 26 (26)           ; 37 (37)      ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter                                                                                                                                           ; LevinsonDurbinTest ;
;          |altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|            ; 26 (26)           ; 16 (16)      ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter                                                                                                                                           ; LevinsonDurbinTest ;
;       |altera_reset_controller:rst_controller|                                                      ; 0 (0)             ; 3 (0)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                         ; LevinsonDurbinTest ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                               ; 0 (0)             ; 3 (3)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                              ; LevinsonDurbinTest ;
;    |sld_hub:auto_hub|                                                                               ; 101 (1)           ; 80 (0)       ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|sld_hub:auto_hub                                                                                                                                                                                                                                                                                       ; work               ;
;       |alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric| ; 100 (1)           ; 80 (5)       ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab        ;
;          |alt_sld_fab_sldfabric:sldfabric|                                                          ; 99 (0)            ; 75 (0)       ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric                                                                                                                                                           ; alt_sld_fab        ;
;             |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                          ; 99 (64)           ; 75 (47)      ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                              ; work               ;
;                |sld_rom_sr:hub_info_reg|                                                            ; 16 (16)           ; 9 (9)        ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                      ; work               ;
;                |sld_shadow_jsm:shadow_jsm|                                                          ; 19 (19)           ; 19 (19)      ; 0                 ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                    ; work               ;
+-----------------------------------------------------------------------------------------------------+-------------------+--------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; Name                                                                                                                                                   ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512  ; None ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                                                                                                                                                    ;
+--------+-----------------------------------+--------------+--------------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+
; Vendor ; IP Core Name                      ; Version      ; Release Date ; License Type ; Entity Instance                                                                                                                                                                      ; IP Include File         ;
+--------+-----------------------------------+--------------+--------------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+
; Altera ; Signal Tap                        ; N/A          ; N/A          ; Licensed     ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                 ;                         ;
; Altera ; Signal Tap                        ; N/A          ; N/A          ; Licensed     ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_presplit:presplit                   ;                         ;
; Altera ; Signal Tap                        ; N/A          ; N/A          ; Licensed     ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric                 ;                         ;
; Altera ; Signal Tap                        ; N/A          ; N/A          ; Licensed     ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_splitter:splitter                   ;                         ;
; N/A    ; Qsys                              ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst                                                                                                                                      ; LevinsonDurbinTest.qsys ;
; Altera ; altera_jtag_avalon_master         ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0                                                                                                 ; LevinsonDurbinTest.qsys ;
; Altera ; altera_avalon_st_bytes_to_packets ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p                                                           ; LevinsonDurbinTest.qsys ;
; Altera ; channel_adapter                   ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|LevinsonDurbinTest_master_0_b2p_adapter:b2p_adapter                                             ; LevinsonDurbinTest.qsys ;
; Altera ; altera_avalon_sc_fifo             ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo                                                                      ; LevinsonDurbinTest.qsys ;
; Altera ; altera_jtag_dc_streaming          ; 100.99.98.97 ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master                                ; LevinsonDurbinTest.qsys ;
; Altera ; altera_avalon_st_packets_to_bytes ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b                                                           ; LevinsonDurbinTest.qsys ;
; Altera ; channel_adapter                   ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|LevinsonDurbinTest_master_0_p2b_adapter:p2b_adapter                                             ; LevinsonDurbinTest.qsys ;
; Altera ; altera_reset_controller           ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller                                                          ; LevinsonDurbinTest.qsys ;
; Altera ; timing_adapter                    ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|LevinsonDurbinTest_master_0_timing_adt:timing_adt                                               ; LevinsonDurbinTest.qsys ;
; Altera ; altera_avalon_packets_to_master   ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto                                                       ; LevinsonDurbinTest.qsys ;
; Altera ; altera_mm_interconnect            ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0                                                                               ; LevinsonDurbinTest.qsys ;
; Altera ; altera_merlin_demultiplexer       ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_cmd_demux:cmd_demux                      ; LevinsonDurbinTest.qsys ;
; Altera ; altera_merlin_multiplexer         ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_cmd_mux:cmd_mux                          ; LevinsonDurbinTest.qsys ;
; Altera ; altera_merlin_slave_agent         ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent               ; LevinsonDurbinTest.qsys ;
; Altera ; altera_avalon_sc_fifo             ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo          ; LevinsonDurbinTest.qsys ;
; Altera ; altera_merlin_burst_adapter       ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:levinsondurbin_0_avalon_slave_0_burst_adapter     ; LevinsonDurbinTest.qsys ;
; Altera ; altera_merlin_width_adapter       ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter ; LevinsonDurbinTest.qsys ;
; Altera ; altera_merlin_width_adapter       ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter ; LevinsonDurbinTest.qsys ;
; Altera ; altera_merlin_slave_translator    ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator     ; LevinsonDurbinTest.qsys ;
; Altera ; altera_merlin_master_agent        ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:master_0_master_agent                              ; LevinsonDurbinTest.qsys ;
; Altera ; altera_merlin_master_translator   ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:master_0_master_translator                    ; LevinsonDurbinTest.qsys ;
; Altera ; altera_merlin_router              ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_router:router                            ; LevinsonDurbinTest.qsys ;
; Altera ; altera_merlin_router              ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_router_001:router_001                    ; LevinsonDurbinTest.qsys ;
; Altera ; altera_merlin_demultiplexer       ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_cmd_demux:rsp_demux                      ; LevinsonDurbinTest.qsys ;
; Altera ; altera_merlin_multiplexer         ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_rsp_mux:rsp_mux                          ; LevinsonDurbinTest.qsys ;
; Altera ; altera_reset_controller           ; 14.1         ; N/A          ; N/A          ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|altera_reset_controller:rst_controller                                                                                               ; LevinsonDurbinTest.qsys ;
+--------+-----------------------------------+--------------+--------------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state                                                                                                                                                                       ;
+-----------------------+----------------------+-----------------------+----------------------+---------------------+-------------------+---------------------+------------------+----------------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+------------+
; Name                  ; state.READ_SEND_WAIT ; state.READ_SEND_ISSUE ; state.READ_DATA_WAIT ; state.READ_CMD_WAIT ; state.READ_ASSERT ; state.RETURN_PACKET ; state.WRITE_WAIT ; state.GET_WRITE_DATA ; state.GET_ADDR4 ; state.GET_ADDR3 ; state.GET_ADDR2 ; state.GET_ADDR1 ; state.GET_SIZE2 ; state.GET_SIZE1 ; state.GET_EXTRA ; state.0000 ;
+-----------------------+----------------------+-----------------------+----------------------+---------------------+-------------------+---------------------+------------------+----------------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+------------+
; state.0000            ; 0                    ; 0                     ; 0                    ; 0                   ; 0                 ; 0                   ; 0                ; 0                    ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0          ;
; state.GET_EXTRA       ; 0                    ; 0                     ; 0                    ; 0                   ; 0                 ; 0                   ; 0                ; 0                    ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 1               ; 1          ;
; state.GET_SIZE1       ; 0                    ; 0                     ; 0                    ; 0                   ; 0                 ; 0                   ; 0                ; 0                    ; 0               ; 0               ; 0               ; 0               ; 0               ; 1               ; 0               ; 1          ;
; state.GET_SIZE2       ; 0                    ; 0                     ; 0                    ; 0                   ; 0                 ; 0                   ; 0                ; 0                    ; 0               ; 0               ; 0               ; 0               ; 1               ; 0               ; 0               ; 1          ;
; state.GET_ADDR1       ; 0                    ; 0                     ; 0                    ; 0                   ; 0                 ; 0                   ; 0                ; 0                    ; 0               ; 0               ; 0               ; 1               ; 0               ; 0               ; 0               ; 1          ;
; state.GET_ADDR2       ; 0                    ; 0                     ; 0                    ; 0                   ; 0                 ; 0                   ; 0                ; 0                    ; 0               ; 0               ; 1               ; 0               ; 0               ; 0               ; 0               ; 1          ;
; state.GET_ADDR3       ; 0                    ; 0                     ; 0                    ; 0                   ; 0                 ; 0                   ; 0                ; 0                    ; 0               ; 1               ; 0               ; 0               ; 0               ; 0               ; 0               ; 1          ;
; state.GET_ADDR4       ; 0                    ; 0                     ; 0                    ; 0                   ; 0                 ; 0                   ; 0                ; 0                    ; 1               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 1          ;
; state.GET_WRITE_DATA  ; 0                    ; 0                     ; 0                    ; 0                   ; 0                 ; 0                   ; 0                ; 1                    ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 1          ;
; state.WRITE_WAIT      ; 0                    ; 0                     ; 0                    ; 0                   ; 0                 ; 0                   ; 1                ; 0                    ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 1          ;
; state.RETURN_PACKET   ; 0                    ; 0                     ; 0                    ; 0                   ; 0                 ; 1                   ; 0                ; 0                    ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 1          ;
; state.READ_ASSERT     ; 0                    ; 0                     ; 0                    ; 0                   ; 1                 ; 0                   ; 0                ; 0                    ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 1          ;
; state.READ_CMD_WAIT   ; 0                    ; 0                     ; 0                    ; 1                   ; 0                 ; 0                   ; 0                ; 0                    ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 1          ;
; state.READ_DATA_WAIT  ; 0                    ; 0                     ; 1                    ; 0                   ; 0                 ; 0                   ; 0                ; 0                    ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 1          ;
; state.READ_SEND_ISSUE ; 0                    ; 1                     ; 0                    ; 0                   ; 0                 ; 0                   ; 0                ; 0                    ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 1          ;
; state.READ_SEND_WAIT  ; 1                    ; 0                     ; 0                    ; 0                   ; 0                 ; 0                   ; 0                ; 0                    ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 1          ;
+-----------------------+----------------------+-----------------------+----------------------+---------------------+-------------------+---------------------+------------------+----------------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state ;
+-------------------------+----------------------+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                    ; read_state.ST_HEADER ; read_state.ST_READ_DATA ; read_state.ST_PADDED                                                                                                                                                                         ;
+-------------------------+----------------------+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; read_state.ST_HEADER    ; 0                    ; 0                       ; 0                                                                                                                                                                                            ;
; read_state.ST_PADDED    ; 1                    ; 0                       ; 1                                                                                                                                                                                            ;
; read_state.ST_READ_DATA ; 1                    ; 1                       ; 0                                                                                                                                                                                            ;
+-------------------------+----------------------+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state ;
+---------------------------+---------------------------+-------------------------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                      ; write_state.ST_WRITE_DATA ; write_state.ST_HEADER_2 ; write_state.ST_HEADER_1 ; write_state.ST_BYPASS                                                                                                                                        ;
+---------------------------+---------------------------+-------------------------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; write_state.ST_BYPASS     ; 0                         ; 0                       ; 0                       ; 0                                                                                                                                                            ;
; write_state.ST_HEADER_1   ; 0                         ; 0                       ; 1                       ; 1                                                                                                                                                            ;
; write_state.ST_HEADER_2   ; 0                         ; 1                       ; 0                       ; 1                                                                                                                                                            ;
; write_state.ST_WRITE_DATA ; 1                         ; 0                       ; 0                       ; 1                                                                                                                                                            ;
+---------------------------+---------------------------+-------------------------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------+
; State Machine - |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|state ;
+----------+----------+----------+------------------------------------------------------------------------+
; Name     ; state.S0 ; state.S2 ; state.S1                                                               ;
+----------+----------+----------+------------------------------------------------------------------------+
; state.S0 ; 0        ; 0        ; 0                                                                      ;
; state.S1 ; 1        ; 0        ; 1                                                                      ;
; state.S2 ; 1        ; 1        ; 0                                                                      ;
+----------+----------+----------+------------------------------------------------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+----------+----------+----------+----------+----------+----------+----------+----------+----------+----------+
; Name       ; state.S150 ; state.S149 ; state.S148 ; state.S147 ; state.S146 ; state.S145 ; state.S144 ; state.S143 ; state.S142 ; state.S141 ; state.S140 ; state.S139 ; state.S138 ; state.S137 ; state.S136 ; state.S135 ; state.S134 ; state.S133 ; state.S132 ; state.S131 ; state.S130 ; state.S129 ; state.S128 ; state.S127 ; state.S126 ; state.S125 ; state.S124 ; state.S123 ; state.S122 ; state.S121 ; state.S120 ; state.S119 ; state.S118 ; state.S117 ; state.S116 ; state.S115 ; state.S114 ; state.S113 ; state.S112 ; state.S111 ; state.S110 ; state.S109 ; state.S108 ; state.S107 ; state.S106 ; state.S105 ; state.S104 ; state.S103 ; state.S102 ; state.S101 ; state.S100 ; state.S99 ; state.S98 ; state.S97 ; state.S96 ; state.S95 ; state.S94 ; state.S93 ; state.S92 ; state.S91 ; state.S90 ; state.S89 ; state.S88 ; state.S87 ; state.S86 ; state.S85 ; state.S84 ; state.S83 ; state.S82 ; state.S81 ; state.S80 ; state.S79 ; state.S78 ; state.S77 ; state.S76 ; state.S75 ; state.S74 ; state.S73 ; state.S72 ; state.S71 ; state.S70 ; state.S69 ; state.S68 ; state.S67 ; state.S66 ; state.S65 ; state.S64 ; state.S63 ; state.S62 ; state.S61 ; state.S60 ; state.S59 ; state.S58 ; state.S57 ; state.S56 ; state.S55 ; state.S54 ; state.S53 ; state.S52 ; state.S51 ; state.S50 ; state.S49 ; state.S48 ; state.S47 ; state.S46 ; state.S45 ; state.S44 ; state.S43 ; state.S42 ; state.S41 ; state.S40 ; state.S39 ; state.S38 ; state.S37 ; state.S36 ; state.S35 ; state.S34 ; state.S33 ; state.S32 ; state.S31 ; state.S30 ; state.S29 ; state.S28 ; state.S27 ; state.S26 ; state.S25 ; state.S24 ; state.S23 ; state.S22 ; state.S21 ; state.S20 ; state.S19 ; state.S18 ; state.S17 ; state.S16 ; state.S15 ; state.S14 ; state.S13 ; state.S12 ; state.S11 ; state.S10 ; state.S9 ; state.S8 ; state.S7 ; state.S6 ; state.S5 ; state.S4 ; state.S3 ; state.S2 ; state.S1 ; state.S0 ;
+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+----------+----------+----------+----------+----------+----------+----------+----------+----------+----------+
; state.S0   ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ;
; state.S1   ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ; 1        ;
; state.S2   ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ; 0        ; 1        ;
; state.S3   ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ; 0        ; 0        ; 1        ;
; state.S4   ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ; 0        ; 0        ; 0        ; 1        ;
; state.S5   ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 1        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S6   ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 1        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S7   ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 1        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S8   ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 1        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S9   ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S10  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S11  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S12  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S13  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S14  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S15  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S16  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S17  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S18  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S19  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S20  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S21  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S22  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S23  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S24  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S25  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S26  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S27  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S28  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S29  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S30  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S31  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S32  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S33  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S34  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S35  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S36  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S37  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S38  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S39  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S40  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S41  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S42  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S43  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S44  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S45  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S46  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S47  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S48  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S49  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S50  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S51  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S52  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S53  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S54  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S55  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S56  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S57  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S58  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S59  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S60  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S61  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S62  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S63  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S64  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S65  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S66  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S67  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S68  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S69  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S70  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S71  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S72  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S73  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S74  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S75  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S76  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S77  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S78  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S79  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S80  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S81  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S82  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S83  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S84  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S85  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S86  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S87  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S88  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S89  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S90  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S91  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S92  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S93  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S94  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S95  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S96  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S97  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S98  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S99  ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S100 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S101 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S102 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S103 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S104 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S105 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S106 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S107 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S108 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S109 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S110 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S111 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S112 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S113 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S114 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S115 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S116 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S117 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S118 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S119 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S120 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S121 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S122 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S123 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S124 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S125 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S126 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S127 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S128 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S129 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S130 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S131 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S132 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S133 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S134 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S135 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S136 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S137 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S138 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S139 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S140 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S141 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S142 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S143 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S144 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S145 ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S146 ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S147 ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S148 ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S149 ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S150 ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+----------+----------+----------+----------+----------+----------+----------+----------+----------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Protected by Synthesis                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------------------------------------+
; Register Name                                                                                                                                                                                                                                                                                                  ; Protected by Synthesis Attribute or Preserve Register Assignment ; Not to be Touched by Netlist Optimizations ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------------------------------------+
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer|dreg[1]                              ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:in_to_out_synchronizer|dreg[1]                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                                                   ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer|dreg[0]                              ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer|dreg[1]                         ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                               ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[0]                                                                                   ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer|din_s1                               ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer|dreg[0]                         ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer|dreg[1]                                 ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer|dreg[6]                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                                                                               ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:in_to_out_synchronizer|din_s1                              ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|din_s1                                                                                    ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                          ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer|din_s1                          ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer|dreg[0]                                 ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer|dreg[5]                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                                          ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer|din_s1                                  ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|src_data[0]                                                                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|src_data[7]                                                                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|src_data[6]                                                                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|src_data[5]                                                                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|src_data[4]                                                                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|src_data[3]                                                                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|src_data[2]                                                                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|src_data[1]                                                                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer|dreg[4]                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer|dreg[6] ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer|dreg[3]                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[6]                          ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer|dreg[5] ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer|dreg[2]                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[5]                          ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer|dreg[4] ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer|dreg[1]                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[4]                          ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer|dreg[3] ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer|dreg[0]                             ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[3]                          ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer|dreg[2] ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer|din_s1                              ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[2]                          ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer|dreg[1] ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[1]                          ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer|dreg[0] ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[0]                          ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer|din_s1  ; yes                                                              ; yes                                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|din_s1                           ; yes                                                              ; yes                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                                                                                                                                  ; Reason for Removal                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_use_reg                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy               ; Stuck at GND due to stuck port clock_enable                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3] ; Stuck at GND due to stuck port clock_enable                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][69]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[8]                                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_mgmt[0]                ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|led[2..7]                                                                                                                                                                            ; Stuck at VCC due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|rst_rc                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|rst_numden                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_endofpacket                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_data_field[0..15]                                                          ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_address_field[1]                                                           ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_byte_cnt_field[0..2]                                                       ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_last_field[34]                                                             ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_channel[0]                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_ori_burst_size[0..2]                                                       ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][69]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|received_varchannel                                                                                                                         ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_0[0..31]                                                                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_den[0..15]                                                                                                                                                               ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|q_i[1]                                                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|k_tmp[31]                                                                                                                                                                    ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|Q[31]                                                                                                                                                             ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|k_tmp[30]                                                                                                                                                                    ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|Q[30]                                                                                                                                                             ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|k_tmp[29]                                                                                                                                                                    ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|Q[29]                                                                                                                                                             ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k_tmp1[31]                                                                                                                                                  ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|k_tmp[28]                                                                                                                                                                    ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|Q[28]                                                                                                                                                             ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[1]                                                                                                                           ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[2]                                                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[2]                                                                                                                           ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[3]                                                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[3]                                                                                                                           ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[4]                                                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[4]                                                                                                                           ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[5]                                                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[5]                                                                                                                           ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[6]                                                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[6]                                                                                                                           ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[7]                                                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[7]                                                                                                                           ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[0]                                                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|byteen_reg[2]                                                                     ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|byteen_reg[3] ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][56]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][83]             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][58]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][83]             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][50]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][83]             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][62]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][83]             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][81]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][83]             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][59]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][82]             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][57]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][82]             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[1..3,6,8,10,12]                                                                                                                                    ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp1[8]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[14]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp1[10]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp1[2,4]                                                                                                                                               ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[4]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[5]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[4]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[11]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[7]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp1[3,7,11,12,14]                                                                                                                                      ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[7]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp1[1,9]                                                                                                                                               ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[9]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[3,7,11]                                                                                                                                            ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[9]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp1[7,11]                                                                                                                                              ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[9]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp1[5,6,13]                                                                                                                                            ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[13]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[4,5,13]                                                                                                                                            ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[13]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp1[4,5,13]                                                                                                                                            ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[13]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp1[3..5,13]                                                                                                                                           ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[13]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp1[4,5,13]                                                                                                                                            ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[13]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp1[4,5,13]                                                                                                                                            ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[13]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_2_tmp1[5]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[13]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp1[7,11]                                                                                                                                              ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp1[7,11]                                                                                                                                              ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp1[7,11]                                                                                                                                              ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_2_tmp1[3,7,11]                                                                                                                                            ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[2,6,8,10,12,14]                                                                                                                                    ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp1[0,2,6,8,10,12,14]                                                                                                                                  ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[9]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp1[1,3,9]                                                                                                                                             ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp1[1,2,9]                                                                                                                                             ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp1[1,3,9]                                                                                                                                             ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp1[1,3,9]                                                                                                                                             ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_2_tmp1[1,4,9,13]                                                                                                                                          ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp1[6,8,10,12,14]                                                                                                                                      ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp1[0,2,6,8,10,12,14]                                                                                                                                  ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp1[2,6,8,10,12,14]                                                                                                                                    ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_2_tmp1[0,2,6,8,10,12,14]                                                                                                                                  ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp1[6,8,10,12,14]                                                                                                                                      ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp1[0,2,6,8,10,12,14]                                                                                                                                  ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp1[2..5,9,13]                                                                                                                                         ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp1[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp1[1,4,5,9,13]                                                                                                                                        ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp1[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp1[11]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp1[7]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp1[3,7,11]                                                                                                                                            ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp1[7]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b_tmp2[13,14]                                                                                                                                               ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b_tmp2[15]                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[2,6,8,10,12,14]                                                                                                                                    ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[3]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[11]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[7]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[5,13]                                                                                                                                              ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[13]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_2_tmp2[5]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[13]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp1[0]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[0]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[9,13]                                                                                                                                              ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[4]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[9]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp2[3,7,11]                                                                                                                                            ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[4]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[2]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[11]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[3]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[6,13]                                                                                                                                              ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[5]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[4]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[5]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[3]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[5]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp2[5]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[5]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[10]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[8]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[14]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[12]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp2[2,6,8,10,12,14]                                                                                                                                    ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[1,9]                                                                                                                                               ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_2_tmp2[4]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp2[9]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp2[5,13]                                                                                                                                              ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp2[4]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp1[0]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[8,12]                                                                                                                                              ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp2[1,9]                                                                                                                                               ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[10]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[2]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[9]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[3]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[2]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[3]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[13]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[5]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[4]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[5]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp2[4]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[5]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[14]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[6]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[11]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[7]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp2[14]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[13]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[5]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[8,10,12,14]                                                                                                                                        ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[6]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp2[0,2,6,8,10,12]                                                                                                                                     ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[6]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[11]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[7]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_2_tmp2[11]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp2[11]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[4]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp2[13]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[8,12]                                                                                                                                              ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_2_tmp2[2,6,10,14]                                                                                                                                         ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[3,9]                                                                                                                                               ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_2_tmp2[1,9,13]                                                                                                                                            ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[10]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[2]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_2_tmp2[0,8]                                                                                                                                               ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[2]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[14]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[6]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_2_tmp2[12]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[6]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[11]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[7]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_2_tmp2[3,7]                                                                                                                                               ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[7]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp1[1]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[6,8,10,12,14]                                                                                                                                      ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp2[0,2,8,10,12,14]                                                                                                                                    ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[5,9,13]                                                                                                                                            ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp2[1,5,9,13]                                                                                                                                          ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[4]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[2]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp2[4]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[2]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp2[3,11]                                                                                                                                              ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[7]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp2[7]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[11]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp1[7]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[15]                                                                                                                                                       ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[13]                                                                                   ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[7]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[1]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[5]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[4]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp2[13]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[4]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[5,9]                                                                                                                                               ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[4]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[4,7]                                                                                                                                               ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[5]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[2]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp2[4]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[2]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[5,7]                                                                                                                                               ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[2]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[12]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[3]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp2[0]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[8]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[2]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[8]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[3]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[6]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp2[3]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[0]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp2[11]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[6]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[7]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[6]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[2]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[1,3]                                                                                                                                               ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[6]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[7]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp2[6]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[11]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp2[7]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[4,7,13]                                                                                                                                            ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[1..3,7,8]                                                                                                                                          ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp1[0]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp1[0]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[1]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[0]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[2]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[6]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[11]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A9_tmp[16]                                                                                                                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A8_tmp[16]                                                                                                                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A7_tmp[16]                                                                                                                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A6_tmp[16]                                                                                                                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A5_tmp[16]                                                                                                                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A4_tmp[16]                                                                                                                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A3_tmp[16]                                                                                                                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A2_tmp[16]                                                                                                                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A1_tmp[16]                                                                                                                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A0_tmp[16]                                                                                                                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_5_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_4_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_2_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_2_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp2[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_next[31]                                                                                                                                       ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator|waitrequest_reset_override                                                            ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:master_0_master_agent|hold_waitrequest                           ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][56]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][50]             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][58]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][50]             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][62]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][50]             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][81]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][50]             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][83]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][50]             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][59]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][57]             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][82]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][57]             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A10[14,15]                                                                                                                                                                   ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A10[13]                                                                                                  ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a10[14,15]                                                                                                                                                                   ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a10[13]                                                                                                  ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[14]                                                                                                                                                       ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[13]                                                                                   ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_6_tmp2[0,1,6]                                                                                                                                             ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp2[1]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_8_tmp2[0]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp2[0]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_9_tmp1[0]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[16..31]                                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[15]                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[16..31]                                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[15]                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[16..31]                                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[15]                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[16..31]                                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[15]                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[16..31]                                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[15]                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[16..31]                                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[15]                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[16..31]                                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[15]                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[16..31]                                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[15]                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[16..31]                                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[15]                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp3[0]                                                                                                                                        ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|A_tmp3[0]                                                                    ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp2[0]                                                                                                                                        ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|A_tmp2[0]                                                                    ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp1[0]                                                                                                                                        ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|A_tmp1[0]                                                                    ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|R_tmp1[0]                                                                                                                                        ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|A_tmp1[0]                                                                    ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp1[31]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|Q_tmp[30]                                                                                                                                                         ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_next[30]                                                                                                                                       ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp3[31]                                                                                                                                       ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp2[31]                                                                                                                                       ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp1[31]                                                                                                                                       ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][61]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][83]             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][60]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][82]             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp1[2,6,8,10,14,16,22,24,26,30]                                                                                                                        ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp1[3..5,7,9,11..13,15,17..21,23,25,27..29]                                                                                                            ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp1[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[2,6,8,10]                                                                                                                                          ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[3,7,9,11]                                                                                                                                          ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[1]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[5,12,13]                                                                                                                                           ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[4]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_7_tmp1[1]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp1[1]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp1[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[4]                                                                                                                                                 ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[0]                                                                             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|Q_tmp[29]                                                                                                                                                         ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_next[29]                                                                                                                                       ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp3[30]                                                                                                                                       ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp2[30]                                                                                                                                       ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp1[30]                                                                                                                                       ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[0]                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|byteen_reg[3]                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][83]                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|channel_needs_esc                                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[10]               ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp1[0]                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|A_tmp1[0]                                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][61]                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][50]                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]               ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                             ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][18]                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|channel_escaped                                                                                                                             ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[9]                ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[0,1]                                                                                                                                               ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[0]                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|A_tmp2[0]                                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][18]                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|A_tmp3[0]                                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|A_next[0]                                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[14]                                                                                                                                                ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|v2                                                                                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[17,19,23,25,27]                                                                                                                                    ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[15]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[18,20..22,24,26,28..30]                                                                                                                            ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[16]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|Q_tmp[27,28]                                                                                                                                                      ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_next[28]                                                                                                                                       ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp3[28,29]                                                                                                                                    ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp2[28,29]                                                                                                                                    ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp1[28,29]                                                                                                                                    ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[15,16]                                                                                                                                             ; Stuck at GND due to stuck port data_in                                                                                                                                                 ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][60]                                                                                 ; Merged with LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][57]             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state~26                                                                                                          ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state~27                                                                                                          ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state~28                                                                                                          ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state~29                                                                                                          ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state~6             ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state~7             ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state~2                                                                                                                                                                      ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state~3                                                                                                                                                                      ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state~4                                                                                                                                                                      ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state~5                                                                                                                                                                      ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state~6                                                                                                                                                                      ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state~7                                                                                                                                                                      ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state~8                                                                                                                                                                      ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state~9                                                                                                                                                                      ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state~10                                                                                                                                                                     ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state~11                                                                                                                                                                     ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state~12                                                                                                                                                                     ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state~13                                                                                                                                                                     ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state~14                                                                                                                                                                     ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state~15                                                                                                                                                                     ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state~16                                                                                                                                                                     ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state~17                                                                                                                                                                     ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|state.S2                                                                                                                                                                             ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A0[1..12,14,15]                                                                                                                                                              ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A0[0]                                                                                                    ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a0[1..12,14,15]                                                                                                                                                              ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a0[0]                                                                                                    ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|a_next0[1..12,14,15]                                                                                                                                         ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|a_next0[0]                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp2[16..27,29,30]                                                                                                                                      ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp2[15]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp1[16..27,29,30]                                                                                                                                      ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp1[15]                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A0_tmp[1..12,14,15]                                                                                                                                                          ; Merged with LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A0_tmp[0]                                                                                                ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[0]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[1]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[2]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[3]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[4]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[5]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[6]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[7]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[8]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[9]                                                                                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[10]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[11]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[12]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[13]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[14]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[14]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[14]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[14]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[14]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[14]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[14]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[14]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[14]                                                                                                                                                ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][49]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][48]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][47]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][46]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][45]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][44]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][43]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][42]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][41]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][40]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][39]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][38]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][37]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][36]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][35]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][34]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][33]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][32]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][31]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][30]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][29]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][28]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][27]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][26]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][25]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][24]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][23]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][22]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][21]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][20]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[17..31]                                                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][49]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[31]                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][48]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[30]                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][47]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[29]                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][46]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[28]                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][45]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[27]                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][44]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[26]                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][43]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[25]                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][42]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[24]                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][41]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[23]                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][40]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[22]                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][39]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[21]                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][38]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[20]                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][37]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[19]                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][36]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[18]                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][35]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[17]                                                                   ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][34]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][33]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][32]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][31]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][30]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][29]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][28]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][27]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][26]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][25]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][24]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][23]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][22]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][21]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][20]                                                                                 ; Lost fanout                                                                                                                                                                            ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[2..31]            ; Lost fanout                                                                                                                                                                            ;
; Total Number of Removed Registers = 1225                                                                                                                                                                                                       ;                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                                                                                                                    ; Reason for Removal             ; Registers Removed due to This Register                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy               ; Stuck at GND                   ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][49],                                                                              ;
;                                                                                                                                                                                                                                  ; due to stuck port data_in      ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][48],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][47],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][46],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][45],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][44],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][43],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][42],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][41],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][40],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][39],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][38],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][37],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][36],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][35],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][34],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][33],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][32],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][31],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][30],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][29],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][28],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][27],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][26],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][25],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][24],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][23],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][22],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][21],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][20],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[31],                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[30],                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[29],                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[28],                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[27],                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[26],                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[25],                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[24],                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[23],                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[22],                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[21],                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[20],                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[19],                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[18],                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[17],                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][49],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[31],                                                                ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][48],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[30],                                                                ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][47],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[29],                                                                ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][46],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[28],                                                                ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][45],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[27],                                                                ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][44],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[26],                                                                ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][43],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[25],                                                                ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][42],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[24],                                                                ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][41],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[23],                                                                ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][40],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[22],                                                                ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][39],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[21],                                                                ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][38],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[20],                                                                ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][37],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[19],                                                                ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][36],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[18],                                                                ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][35],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[17],                                                                ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][34],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][33],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][32],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][31],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][30],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][29],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][28],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][27],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][26],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][25],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][24],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][23],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][22],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][21],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][20],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[25],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[24],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[23],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[22],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[21],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[20],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[19],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[18],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[17],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[16],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[15],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[14],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[13],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[12],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[11],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[10],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[9],             ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[8],             ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[7],             ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[6],             ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[5],             ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[4],             ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[3],             ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[2]              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp1[0]                                                                                                                                   ; Stuck at GND                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ; due to stuck port data_in      ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_3_tmp2[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[15],                                                                                                                                             ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_0_tmp2[16],                                                                                                                                             ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[0],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[1],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[2],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[3],                                                                                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[3]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_use_reg                                                          ; Stuck at GND                   ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][69],                                                                              ;
;                                                                                                                                                                                                                                  ; due to stuck port data_in      ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_endofpacket,                                                             ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_data_field[15],                                                          ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_data_field[12],                                                          ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_data_field[11],                                                          ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_data_field[10],                                                          ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_data_field[9],                                                           ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_data_field[8],                                                           ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_data_field[7],                                                           ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_data_field[6],                                                           ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_data_field[5],                                                           ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_data_field[4],                                                           ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_data_field[3],                                                           ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_data_field[2],                                                           ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_data_field[1],                                                           ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_data_field[0],                                                           ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_byte_cnt_field[2],                                                       ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_last_field[34],                                                          ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_channel[0],                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_ori_burst_size[2],                                                       ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_ori_burst_size[1],                                                       ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|p0_reg_ori_burst_size[0],                                                       ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][69],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][61],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][50],                                                                              ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],               ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],               ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][18]                                                                               ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy ; Stuck at GND                   ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3], ;
;                                                                                                                                                                                                                                  ; due to stuck port clock_enable ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1], ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0], ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],               ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[31] ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[30],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[29],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[28],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[27],            ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[26]             ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|q_i[1]                                                                                                                             ; Stuck at GND                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp3[31],                                                                                                                                    ;
;                                                                                                                                                                                                                                  ; due to stuck port data_in      ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp3[30],                                                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp3[28],                                                                                                                                    ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp3[29]                                                                                                                                     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|A_tmp1[0]                                                                                                                          ; Stuck at GND                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|A_tmp2[0],                                                                                                                                     ;
;                                                                                                                                                                                                                                  ; due to stuck port data_in      ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|A_tmp3[0],                                                                                                                                     ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|A_next[0]                                                                                                                                      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|k_tmp[31]                                                                                                                                                      ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|Q[31],                                                                                                                                                          ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_next[31]                                                                                                                                     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|k_tmp[30]                                                                                                                                                      ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|Q[30],                                                                                                                                                          ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_next[30]                                                                                                                                     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|k_tmp[29]                                                                                                                                                      ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|Q[29],                                                                                                                                                          ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_next[29]                                                                                                                                     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|k_tmp[28]                                                                                                                                                      ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|Q[28],                                                                                                                                                          ;
;                                                                                                                                                                                                                                  ;                                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_next[28]                                                                                                                                     ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[10] ; Stuck at GND                   ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[9]              ;
;                                                                                                                                                                                                                                  ; due to stuck port data_in      ;                                                                                                                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[4]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[4]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[4]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[4]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[4]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[4]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[4]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[4]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[4]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[4]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[4]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[4]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[4]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[4]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[4]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[4]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[4]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[4]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[5]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[5]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[5]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[5]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[5]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[5]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[5]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[5]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[5]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[5]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[5]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[5]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[5]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[5]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[5]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[5]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[5]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[5]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[6]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[6]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[6]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[6]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[6]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[6]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[6]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[6]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[6]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[6]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[6]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[6]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[6]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[6]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[6]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[6]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[6]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[6]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[7]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[7]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[7]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[7]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[7]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[7]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[7]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[7]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[7]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[7]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[7]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[7]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[7]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[7]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[7]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[7]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[7]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[7]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[8]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[8]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[8]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[8]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[8]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[8]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[8]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[8]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[8]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[8]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[8]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[8]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[8]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[8]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[8]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[8]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[8]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[8]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[9]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[9]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[9]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[9]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[9]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[9]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[9]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[9]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[9]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[9]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[9]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[9]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[9]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[9]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[9]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[9]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[9]                                                                                                                                   ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[9]                                                                                                                                               ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[10]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[10]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[10]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[10]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[10]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[10]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[10]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[10]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[10]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[10]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[10]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[10]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[10]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[10]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[10]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[10]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[10]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[10]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[11]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[11]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[11]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[11]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[11]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[11]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[0]                                                      ; Stuck at GND                   ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[1][18]                                                                               ;
;                                                                                                                                                                                                                                  ; due to stuck port data_in      ;                                                                                                                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[11]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[11]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[11]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[11]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[11]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[11]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[11]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[11]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[11]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[11]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[12]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[12]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[12]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[12]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[12]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[12]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[12]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[12]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[12]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[12]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[12]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[12]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[11]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[11]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[12]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[12]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[12]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[12]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp2[13]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_9_tmp1[13]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp2[13]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_8_tmp1[13]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp2[13]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_7_tmp1[13]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp2[13]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_6_tmp1[13]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp2[13]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_5_tmp1[13]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp2[13]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_4_tmp1[13]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[13]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[13]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp2[13]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_2_tmp1[13]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp2[13]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_1_tmp1[13]                                                                                                                                              ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[12]                                                                                                                                  ; Lost Fanouts                   ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[12]                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 3813  ;
; Number of registers using Synchronous Clear  ; 1991  ;
; Number of registers using Synchronous Load   ; 361   ;
; Number of registers using Asynchronous Clear ; 398   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 3016  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Inverted Register Statistics                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Inverted Register                                                                                                                                                                                                                        ; Fan out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                        ; 90      ;
; LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                         ; 1       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                   ; 227     ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:master_0_master_agent|hold_waitrequest                                                                                         ; 8       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[0]                                                                                                                     ; 3       ;
; LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                         ; 1       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                    ; 1       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                    ; 1       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|empty                                                                                                                                            ; 2       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|clock_sense_reset_n ; 8       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|tdo                                            ; 1       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                 ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                 ; 3       ;
; Total number of inverted registers = 13                                                                                                                                                                                                  ;         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Packed Into Inferred Megafunctions                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+------+
; Register Name                                                                                                      ; Megafunction                                                                                      ; Type ;
+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+------+
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|internal_out_payload[0..7] ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|mem_rtl_0 ; RAM  ;
+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                                                                                                                                                      ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                                                                                                                                                                            ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3:1                ; 18 bits   ; 36 LEs        ; 0 LEs                ; 36 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|data_reg[1]                                                                                      ;
; 3:1                ; 30 bits   ; 60 LEs        ; 0 LEs                ; 60 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|address_reg[24]                                                                                  ;
; 3:1                ; 18 bits   ; 36 LEs        ; 18 LEs               ; 18 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[8]                            ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]                              ;
; 3:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|counter[15]                                                                                                                                                                                         ;
; 3:1                ; 14 bits   ; 28 LEs        ; 0 LEs                ; 28 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[2]                                                                                                                                                                       ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                              ;
; 3:1                ; 160 bits  ; 320 LEs       ; 0 LEs                ; 320 LEs                ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|a_next4[5]                                                                                                                                                                  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|d2                                                                                                                                                                               ;
; 3:1                ; 126 bits  ; 252 LEs       ; 0 LEs                ; 252 LEs                ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|B_tmp1[28]                                                                                                                                                      ;
; 3:1                ; 439 bits  ; 878 LEs       ; 0 LEs                ; 878 LEs                ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[16]                                                                                                                                                               ;
; 3:1                ; 439 bits  ; 878 LEs       ; 0 LEs                ; 878 LEs                ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_1_tmp1[20]                                                                                                                                                               ;
; 3:1                ; 126 bits  ; 252 LEs       ; 0 LEs                ; 252 LEs                ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_next[12]                                                                                                                                                      ;
; 3:1                ; 94 bits   ; 188 LEs       ; 0 LEs                ; 188 LEs                ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp3[20]                                                                                                                                                      ;
; 3:1                ; 126 bits  ; 252 LEs       ; 0 LEs                ; 252 LEs                ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[10]                                                                                                                                                      ;
; 3:1                ; 28 bits   ; 56 LEs        ; 0 LEs                ; 56 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|Q[9]                                                                                                                                                                             ;
; 3:1                ; 31 bits   ; 62 LEs        ; 62 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|B_tmp[0]                                                                                                                                                                         ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|A_tmp[12]                                                                                                                                                                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[1]                ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[5]                    ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[2]                ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[3]                 ;
; 3:1                ; 14 bits   ; 28 LEs        ; 0 LEs                ; 28 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Rd_tmp[2]                                                                                                                                                                                   ;
; 4:1                ; 31 bits   ; 62 LEs        ; 0 LEs                ; 62 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|R_tmp3[14]                                                                                                                                                      ;
; 4:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A9_tmp[4]                                                                                                                                                                                   ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|unshifted_byteenable[0]                                                                                                          ;
; 4:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A1_tmp[12]                                                                                                                                                                                  ;
; 4:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A2_tmp[9]                                                                                                                                                                                   ;
; 4:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A3_tmp[3]                                                                                                                                                                                   ;
; 4:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A4_tmp[5]                                                                                                                                                                                   ;
; 4:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A5_tmp[7]                                                                                                                                                                                   ;
; 4:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A6_tmp[4]                                                                                                                                                                                   ;
; 4:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A7_tmp[0]                                                                                                                                                                                   ;
; 4:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A8_tmp[8]                                                                                                                                                                                   ;
; 4:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[1]  ;
; 4:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[17] ;
; 6:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[15]                                                                                                                      ;
; 6:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[3]                                                                                                                       ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|out_data[4]                                                                                                                                                ;
; 5:1                ; 9 bits    ; 27 LEs        ; 9 LEs                ; 18 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[6]              ;
; 5:1                ; 10 bits   ; 30 LEs        ; 0 LEs                ; 30 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[17]             ;
; 8:1                ; 8 bits    ; 40 LEs        ; 0 LEs                ; 40 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[27]                                                                                                                      ;
; 8:1                ; 8 bits    ; 40 LEs        ; 0 LEs                ; 40 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[18]                                                                                                                      ;
; 8:1                ; 8 bits    ; 40 LEs        ; 0 LEs                ; 40 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[14]                                                                                                                      ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[2]                                                                                                                       ;
; 5:1                ; 3 bits    ; 9 LEs         ; 6 LEs                ; 3 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[2]                    ;
; 5:1                ; 5 bits    ; 15 LEs        ; 10 LEs               ; 5 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[5]                    ;
; 12:1               ; 17 bits   ; 136 LEs       ; 0 LEs                ; 136 LEs                ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Rd_tmp[28]                                                                                                                                                                                  ;
; 12:1               ; 32 bits   ; 256 LEs       ; 0 LEs                ; 256 LEs                ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A[17]                                                                                                                                                                                       ;
; 12:1               ; 2 bits    ; 16 LEs        ; 4 LEs                ; 12 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[0]                                                                                                                  ;
; 13:1               ; 5 bits    ; 40 LEs        ; 25 LEs               ; 15 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[4]                           ;
; 18:1               ; 7 bits    ; 84 LEs        ; 35 LEs               ; 49 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[5]                                                                                                                      ;
; 25:1               ; 8 bits    ; 128 LEs       ; 128 LEs              ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|readdata[14]                                                                                                                                                                                        ;
; 26:1               ; 7 bits    ; 119 LEs       ; 119 LEs              ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|readdata[2]                                                                                                                                                                                         ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[2]                                                                                                                                                                       ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[12]                                                                                                                                                                                  ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[1]                                                                                                                                                                                     ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[0]                                                                                                                                                                                       ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[7]                                                                                                                                                                                       ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[6]                                                                                                                                                                                       ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[6]                                                                                                                                                                                       ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[15]                                                                                                                                                                                      ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[4]                                                                                                                                                                                       ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[6]                                                                                                                                                                                       ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[4]                                                                                                                                                                                       ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[4]                                                                                                                                                                                       ;
; 5:1                ; 16 bits   ; 48 LEs        ; 32 LEs               ; 16 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[14]                                                                                                                                                                                  ;
; 5:1                ; 16 bits   ; 48 LEs        ; 32 LEs               ; 16 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[7]                                                                                                                                                                                     ;
; 6:1                ; 16 bits   ; 64 LEs        ; 48 LEs               ; 16 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[5]                                                                                                                                                                                   ;
; 6:1                ; 16 bits   ; 64 LEs        ; 48 LEs               ; 16 LEs                 ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[15]                                                                                                                                                                                    ;
; 7:1                ; 16 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[13]                                                                                                                                                                                  ;
; 7:1                ; 16 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[0]                                                                                                                                                                                     ;
; 8:1                ; 16 bits   ; 80 LEs        ; 80 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[6]                                                                                                                                                                                   ;
; 8:1                ; 16 bits   ; 80 LEs        ; 80 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[3]                                                                                                                                                                                     ;
; 9:1                ; 16 bits   ; 96 LEs        ; 96 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[13]                                                                                                                                                                                  ;
; 9:1                ; 16 bits   ; 96 LEs        ; 96 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[15]                                                                                                                                                                                    ;
; 10:1               ; 16 bits   ; 96 LEs        ; 96 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[12]                                                                                                                                                                                  ;
; 10:1               ; 16 bits   ; 96 LEs        ; 96 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[6]                                                                                                                                                                                     ;
; 11:1               ; 16 bits   ; 112 LEs       ; 112 LEs              ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[15]                                                                                                                                                                                  ;
; 11:1               ; 16 bits   ; 112 LEs       ; 112 LEs              ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[15]                                                                                                                                                                                    ;
; 12:1               ; 32 bits   ; 256 LEs       ; 256 LEs              ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_num[14]                                                                                                                                                                                  ;
; 3:1                ; 15 bits   ; 30 LEs        ; 30 LEs               ; 0 LEs                  ; No         ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem                                                                                                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|decoded_read_data_length[13]             ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|decoded_read_data_length[9]              ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|decoded_write_data_length[12]            ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|decoded_write_data_length[7]             ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; No         ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state                               ;
; 6:1                ; 2 bits    ; 8 LEs         ; 6 LEs                ; 2 LEs                  ; No         ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state                              ;
; 6:1                ; 2 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state                              ;
; 15:1               ; 2 bits    ; 20 LEs        ; 8 LEs                ; 12 LEs                 ; No         ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state                                                                                                                            ;
; 16:1               ; 2 bits    ; 20 LEs        ; 8 LEs                ; 12 LEs                 ; No         ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state                                                                                                                            ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                                                ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                                                ;
; 5:1                ; 3 bits    ; 9 LEs         ; 3 LEs                ; 6 LEs                  ; Yes        ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                       ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                          ;
; 5:1                ; 5 bits    ; 15 LEs        ; 10 LEs               ; 5 LEs                  ; Yes        ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                             ;
; 6:1                ; 3 bits    ; 12 LEs        ; 3 LEs                ; 9 LEs                  ; Yes        ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                         ;
; 6:1                ; 3 bits    ; 12 LEs        ; 3 LEs                ; 9 LEs                  ; Yes        ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                                                ;
; 34:1               ; 4 bits    ; 88 LEs        ; 64 LEs               ; 24 LEs                 ; Yes        ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                  ;
; 20:1               ; 4 bits    ; 52 LEs        ; 36 LEs               ; 16 LEs                 ; Yes        ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                  ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden ;
+---------------------+----------------+------+----------------------------------------------------------+
; Assignment          ; Value          ; From ; To                                                       ;
+---------------------+----------------+------+----------------------------------------------------------+
; DSP_BLOCK_BALANCING ; Logic Elements ; -    ; -                                                        ;
+---------------------+----------------+------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer ;
+-----------------------------+------------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value                  ; From ; To                                                                                                                                                                            ;
+-----------------------------+------------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[0]                                                                                                                                                                       ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[0]                                                                                                                                                                       ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[0]                                                                                                                                                                       ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; din_s1                                                                                                                                                                        ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; din_s1                                                                                                                                                                        ;
; PRESERVE_REGISTER           ; ON                     ; -    ; din_s1                                                                                                                                                                        ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[1]                                                                                                                                                                       ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[1]                                                                                                                                                                       ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[1]                                                                                                                                                                       ;
+-----------------------------+------------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming ;
+---------------+-------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment    ; Value ; From ; To                                                                                                                                                                                                           ;
+---------------+-------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GLOBAL_SIGNAL ; OFF   ; -    ; clock_sense_reset_n                                                                                                                                                                                          ;
+---------------+-------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer ;
+-----------------------------+------------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value                  ; From ; To                                                                                                                                                                                                                              ;
+-----------------------------+------------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[0]                                                                                                                                                                                                                         ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                         ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                         ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; din_s1                                                                                                                                                                                                                          ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; din_s1                                                                                                                                                                                                                          ;
; PRESERVE_REGISTER           ; ON                     ; -    ; din_s1                                                                                                                                                                                                                          ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[1]                                                                                                                                                                                                                         ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[1]                                                                                                                                                                                                                         ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[1]                                                                                                                                                                                                                         ;
+-----------------------------+------------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer ;
+-----------------------------+------------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value                  ; From ; To                                                                                                                                                                                                                                 ;
+-----------------------------+------------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[0]                                                                                                                                                                                                                            ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                            ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                            ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; din_s1                                                                                                                                                                                                                             ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; din_s1                                                                                                                                                                                                                             ;
; PRESERVE_REGISTER           ; ON                     ; -    ; din_s1                                                                                                                                                                                                                             ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[1]                                                                                                                                                                                                                            ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[1]                                                                                                                                                                                                                            ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[1]                                                                                                                                                                                                                            ;
+-----------------------------+------------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer ;
+-----------------------------+------------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value                  ; From ; To                                                                                                                                                                                                                                      ;
+-----------------------------+------------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[0]                                                                                                                                                                                                                                 ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                                 ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                                 ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; din_s1                                                                                                                                                                                                                                  ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; din_s1                                                                                                                                                                                                                                  ;
; PRESERVE_REGISTER           ; ON                     ; -    ; din_s1                                                                                                                                                                                                                                  ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[1]                                                                                                                                                                                                                                 ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[1]                                                                                                                                                                                                                                 ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[1]                                                                                                                                                                                                                                 ;
+-----------------------------+------------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer ;
+-----------------------------+------------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value                  ; From ; To                                                                                                                                                                                                                                     ;
+-----------------------------+------------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[0]                                                                                                                                                                                                                                ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                                ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                                ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; din_s1                                                                                                                                                                                                                                 ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; din_s1                                                                                                                                                                                                                                 ;
; PRESERVE_REGISTER           ; ON                     ; -    ; din_s1                                                                                                                                                                                                                                 ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[6]                                                                                                                                                                                                                                ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[6]                                                                                                                                                                                                                                ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[6]                                                                                                                                                                                                                                ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[5]                                                                                                                                                                                                                                ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[5]                                                                                                                                                                                                                                ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[5]                                                                                                                                                                                                                                ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[4]                                                                                                                                                                                                                                ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[4]                                                                                                                                                                                                                                ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[4]                                                                                                                                                                                                                                ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[3]                                                                                                                                                                                                                                ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[3]                                                                                                                                                                                                                                ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[3]                                                                                                                                                                                                                                ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[2]                                                                                                                                                                                                                                ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[2]                                                                                                                                                                                                                                ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[2]                                                                                                                                                                                                                                ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[1]                                                                                                                                                                                                                                ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[1]                                                                                                                                                                                                                                ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[1]                                                                                                                                                                                                                                ;
+-----------------------------+------------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:in_to_out_synchronizer ;
+-----------------------------+------------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value                  ; From ; To                                                                                                                                                                                                                                  ;
+-----------------------------+------------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[0]                                                                                                                                                                                                                             ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                             ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                             ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; din_s1                                                                                                                                                                                                                              ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; din_s1                                                                                                                                                                                                                              ;
; PRESERVE_REGISTER           ; ON                     ; -    ; din_s1                                                                                                                                                                                                                              ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[1]                                                                                                                                                                                                                             ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[1]                                                                                                                                                                                                                             ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[1]                                                                                                                                                                                                                             ;
+-----------------------------+------------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer ;
+-----------------------------+------------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value                  ; From ; To                                                                                                                                                                                                                                  ;
+-----------------------------+------------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[0]                                                                                                                                                                                                                             ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                             ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                             ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; din_s1                                                                                                                                                                                                                              ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; din_s1                                                                                                                                                                                                                              ;
; PRESERVE_REGISTER           ; ON                     ; -    ; din_s1                                                                                                                                                                                                                              ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[6]                                                                                                                                                                                                                             ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[6]                                                                                                                                                                                                                             ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[6]                                                                                                                                                                                                                             ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[5]                                                                                                                                                                                                                             ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[5]                                                                                                                                                                                                                             ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[5]                                                                                                                                                                                                                             ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[4]                                                                                                                                                                                                                             ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[4]                                                                                                                                                                                                                             ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[4]                                                                                                                                                                                                                             ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[3]                                                                                                                                                                                                                             ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[3]                                                                                                                                                                                                                             ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[3]                                                                                                                                                                                                                             ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[2]                                                                                                                                                                                                                             ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[2]                                                                                                                                                                                                                             ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[2]                                                                                                                                                                                                                             ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[1]                                                                                                                                                                                                                             ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[1]                                                                                                                                                                                                                             ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[1]                                                                                                                                                                                                                             ;
+-----------------------------+------------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser ;
+-------------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment        ; Value ; From ; To                                                                                                                                                                                                         ;
+-------------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PRESERVE_REGISTER ; ON    ; -    ; src_data[7]                                                                                                                                                                                                ;
; PRESERVE_REGISTER ; ON    ; -    ; src_data[6]                                                                                                                                                                                                ;
; PRESERVE_REGISTER ; ON    ; -    ; src_data[5]                                                                                                                                                                                                ;
; PRESERVE_REGISTER ; ON    ; -    ; src_data[4]                                                                                                                                                                                                ;
; PRESERVE_REGISTER ; ON    ; -    ; src_data[3]                                                                                                                                                                                                ;
; PRESERVE_REGISTER ; ON    ; -    ; src_data[2]                                                                                                                                                                                                ;
; PRESERVE_REGISTER ; ON    ; -    ; src_data[1]                                                                                                                                                                                                ;
; PRESERVE_REGISTER ; ON    ; -    ; src_data[0]                                                                                                                                                                                                ;
; PRESERVE_REGISTER ; ON    ; -    ; src_data[0]~reg0                                                                                                                                                                                           ;
; PRESERVE_REGISTER ; ON    ; -    ; src_data[7]~reg0                                                                                                                                                                                           ;
; PRESERVE_REGISTER ; ON    ; -    ; src_data[6]~reg0                                                                                                                                                                                           ;
; PRESERVE_REGISTER ; ON    ; -    ; src_data[5]~reg0                                                                                                                                                                                           ;
; PRESERVE_REGISTER ; ON    ; -    ; src_data[4]~reg0                                                                                                                                                                                           ;
; PRESERVE_REGISTER ; ON    ; -    ; src_data[3]~reg0                                                                                                                                                                                           ;
; PRESERVE_REGISTER ; ON    ; -    ; src_data[2]~reg0                                                                                                                                                                                           ;
; PRESERVE_REGISTER ; ON    ; -    ; src_data[1]~reg0                                                                                                                                                                                           ;
+-------------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer ;
+-----------------------------+------------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value                  ; From ; To                                                                                                                                                                                                                                                              ;
+-----------------------------+------------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[0]                                                                                                                                                                                                                                                         ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                                                         ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                                                         ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; din_s1                                                                                                                                                                                                                                                          ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; din_s1                                                                                                                                                                                                                                                          ;
; PRESERVE_REGISTER           ; ON                     ; -    ; din_s1                                                                                                                                                                                                                                                          ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[6]                                                                                                                                                                                                                                                         ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[6]                                                                                                                                                                                                                                                         ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[6]                                                                                                                                                                                                                                                         ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[5]                                                                                                                                                                                                                                                         ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[5]                                                                                                                                                                                                                                                         ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[5]                                                                                                                                                                                                                                                         ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[4]                                                                                                                                                                                                                                                         ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[4]                                                                                                                                                                                                                                                         ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[4]                                                                                                                                                                                                                                                         ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[3]                                                                                                                                                                                                                                                         ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[3]                                                                                                                                                                                                                                                         ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[3]                                                                                                                                                                                                                                                         ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[2]                                                                                                                                                                                                                                                         ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[2]                                                                                                                                                                                                                                                         ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[2]                                                                                                                                                                                                                                                         ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[1]                                                                                                                                                                                                                                                         ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[1]                                                                                                                                                                                                                                                         ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[1]                                                                                                                                                                                                                                                         ;
+-----------------------------+------------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1 ;
+-------------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------+
; Assignment        ; Value ; From ; To                                                                                                                                 ;
+-------------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------+
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[1]                                                                                             ;
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[0]                                                                                             ;
+-------------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1 ;
+-------------------+-------+------+----------------------------------------------------------------------------------------------------------------------------------------+
; Assignment        ; Value ; From ; To                                                                                                                                     ;
+-------------------+-------+------+----------------------------------------------------------------------------------------------------------------------------------------+
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[0]                                                                                                 ;
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[1]                                                                                                 ;
+-------------------+-------+------+----------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_cmd_demux:cmd_demux ;
+-----------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                                            ;
+-----------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                                         ;
+-----------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_cmd_demux:rsp_demux ;
+-----------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                                            ;
+-----------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                                         ;
+-----------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1 ;
+-------------------+-------+------+-----------------------------------------------------------------------------------------------+
; Assignment        ; Value ; From ; To                                                                                            ;
+-------------------+-------+------+-----------------------------------------------------------------------------------------------+
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[1]                                                        ;
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[0]                                                        ;
+-------------------+-------+------+-----------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1 ;
+-------------------+-------+------+---------------------------------------------------------------------------------------------------+
; Assignment        ; Value ; From ; To                                                                                                ;
+-------------------+-------+------+---------------------------------------------------------------------------------------------------+
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[0]                                                            ;
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[1]                                                            ;
+-------------------+-------+------+---------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                   ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                    ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0 ;
+----------------+-------+-------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------+
; S0             ; 0     ; Signed Integer                                                                ;
; S1             ; 1     ; Signed Integer                                                                ;
; S2             ; 2     ; Signed Integer                                                                ;
+----------------+-------+-------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR ;
+----------------+-------+---------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------+
; S0             ; 0     ; Signed Integer                                                                        ;
; S1             ; 1     ; Signed Integer                                                                        ;
; S2             ; 2     ; Signed Integer                                                                        ;
; S3             ; 3     ; Signed Integer                                                                        ;
; S4             ; 4     ; Signed Integer                                                                        ;
; S5             ; 5     ; Signed Integer                                                                        ;
; S6             ; 6     ; Signed Integer                                                                        ;
; S7             ; 7     ; Signed Integer                                                                        ;
; S8             ; 8     ; Signed Integer                                                                        ;
; S9             ; 9     ; Signed Integer                                                                        ;
; S10            ; 10    ; Signed Integer                                                                        ;
; S11            ; 11    ; Signed Integer                                                                        ;
; S12            ; 12    ; Signed Integer                                                                        ;
; S13            ; 13    ; Signed Integer                                                                        ;
; S14            ; 14    ; Signed Integer                                                                        ;
; S15            ; 15    ; Signed Integer                                                                        ;
; S16            ; 16    ; Signed Integer                                                                        ;
; S17            ; 17    ; Signed Integer                                                                        ;
; S18            ; 18    ; Signed Integer                                                                        ;
; S19            ; 19    ; Signed Integer                                                                        ;
; S20            ; 20    ; Signed Integer                                                                        ;
; S21            ; 21    ; Signed Integer                                                                        ;
; S22            ; 22    ; Signed Integer                                                                        ;
; S23            ; 23    ; Signed Integer                                                                        ;
; S24            ; 24    ; Signed Integer                                                                        ;
; S25            ; 25    ; Signed Integer                                                                        ;
; S26            ; 26    ; Signed Integer                                                                        ;
; S27            ; 27    ; Signed Integer                                                                        ;
; S28            ; 28    ; Signed Integer                                                                        ;
; S29            ; 29    ; Signed Integer                                                                        ;
; S30            ; 30    ; Signed Integer                                                                        ;
; S31            ; 31    ; Signed Integer                                                                        ;
; S32            ; 32    ; Signed Integer                                                                        ;
; S33            ; 33    ; Signed Integer                                                                        ;
; S34            ; 34    ; Signed Integer                                                                        ;
; S35            ; 35    ; Signed Integer                                                                        ;
; S36            ; 36    ; Signed Integer                                                                        ;
; S37            ; 37    ; Signed Integer                                                                        ;
; S38            ; 38    ; Signed Integer                                                                        ;
; S39            ; 39    ; Signed Integer                                                                        ;
; S40            ; 40    ; Signed Integer                                                                        ;
; S41            ; 41    ; Signed Integer                                                                        ;
; S42            ; 42    ; Signed Integer                                                                        ;
; S43            ; 43    ; Signed Integer                                                                        ;
; S44            ; 44    ; Signed Integer                                                                        ;
; S45            ; 45    ; Signed Integer                                                                        ;
; S46            ; 46    ; Signed Integer                                                                        ;
; S47            ; 47    ; Signed Integer                                                                        ;
; S48            ; 48    ; Signed Integer                                                                        ;
; S49            ; 49    ; Signed Integer                                                                        ;
; S50            ; 50    ; Signed Integer                                                                        ;
; S51            ; 51    ; Signed Integer                                                                        ;
; S52            ; 52    ; Signed Integer                                                                        ;
; S53            ; 53    ; Signed Integer                                                                        ;
; S54            ; 54    ; Signed Integer                                                                        ;
; S55            ; 55    ; Signed Integer                                                                        ;
; S56            ; 56    ; Signed Integer                                                                        ;
; S57            ; 57    ; Signed Integer                                                                        ;
; S58            ; 58    ; Signed Integer                                                                        ;
; S59            ; 59    ; Signed Integer                                                                        ;
; S60            ; 60    ; Signed Integer                                                                        ;
; S61            ; 61    ; Signed Integer                                                                        ;
; S62            ; 62    ; Signed Integer                                                                        ;
; S63            ; 63    ; Signed Integer                                                                        ;
; S64            ; 64    ; Signed Integer                                                                        ;
; S65            ; 65    ; Signed Integer                                                                        ;
; S66            ; 66    ; Signed Integer                                                                        ;
; S67            ; 67    ; Signed Integer                                                                        ;
; S68            ; 68    ; Signed Integer                                                                        ;
; S69            ; 69    ; Signed Integer                                                                        ;
; S70            ; 70    ; Signed Integer                                                                        ;
; S71            ; 71    ; Signed Integer                                                                        ;
; S72            ; 72    ; Signed Integer                                                                        ;
; S73            ; 73    ; Signed Integer                                                                        ;
; S74            ; 74    ; Signed Integer                                                                        ;
; S75            ; 75    ; Signed Integer                                                                        ;
; S76            ; 76    ; Signed Integer                                                                        ;
; S77            ; 77    ; Signed Integer                                                                        ;
; S78            ; 78    ; Signed Integer                                                                        ;
; S79            ; 79    ; Signed Integer                                                                        ;
; S80            ; 80    ; Signed Integer                                                                        ;
; S81            ; 81    ; Signed Integer                                                                        ;
; S82            ; 82    ; Signed Integer                                                                        ;
; S83            ; 83    ; Signed Integer                                                                        ;
; S84            ; 84    ; Signed Integer                                                                        ;
; S85            ; 85    ; Signed Integer                                                                        ;
; S86            ; 86    ; Signed Integer                                                                        ;
; S87            ; 87    ; Signed Integer                                                                        ;
; S88            ; 88    ; Signed Integer                                                                        ;
; S89            ; 89    ; Signed Integer                                                                        ;
; S90            ; 90    ; Signed Integer                                                                        ;
; S91            ; 91    ; Signed Integer                                                                        ;
; S92            ; 92    ; Signed Integer                                                                        ;
; S93            ; 93    ; Signed Integer                                                                        ;
; S94            ; 94    ; Signed Integer                                                                        ;
; S95            ; 95    ; Signed Integer                                                                        ;
; S96            ; 96    ; Signed Integer                                                                        ;
; S97            ; 97    ; Signed Integer                                                                        ;
; S98            ; 98    ; Signed Integer                                                                        ;
; S99            ; 99    ; Signed Integer                                                                        ;
; S100           ; 100   ; Signed Integer                                                                        ;
; S101           ; 101   ; Signed Integer                                                                        ;
; S102           ; 102   ; Signed Integer                                                                        ;
; S103           ; 103   ; Signed Integer                                                                        ;
; S104           ; 104   ; Signed Integer                                                                        ;
; S105           ; 105   ; Signed Integer                                                                        ;
; S106           ; 106   ; Signed Integer                                                                        ;
; S107           ; 107   ; Signed Integer                                                                        ;
; S108           ; 108   ; Signed Integer                                                                        ;
; S109           ; 109   ; Signed Integer                                                                        ;
; S110           ; 110   ; Signed Integer                                                                        ;
; S111           ; 111   ; Signed Integer                                                                        ;
; S112           ; 112   ; Signed Integer                                                                        ;
; S113           ; 113   ; Signed Integer                                                                        ;
; S114           ; 114   ; Signed Integer                                                                        ;
; S115           ; 115   ; Signed Integer                                                                        ;
; S116           ; 116   ; Signed Integer                                                                        ;
; S117           ; 117   ; Signed Integer                                                                        ;
; S118           ; 118   ; Signed Integer                                                                        ;
; S119           ; 119   ; Signed Integer                                                                        ;
; S120           ; 120   ; Signed Integer                                                                        ;
; S121           ; 121   ; Signed Integer                                                                        ;
; S122           ; 122   ; Signed Integer                                                                        ;
; S123           ; 123   ; Signed Integer                                                                        ;
; S124           ; 124   ; Signed Integer                                                                        ;
; S125           ; 125   ; Signed Integer                                                                        ;
; S126           ; 126   ; Signed Integer                                                                        ;
; S127           ; 127   ; Signed Integer                                                                        ;
; S128           ; 128   ; Signed Integer                                                                        ;
; S129           ; 129   ; Signed Integer                                                                        ;
; S130           ; 130   ; Signed Integer                                                                        ;
; S131           ; 131   ; Signed Integer                                                                        ;
; S132           ; 132   ; Signed Integer                                                                        ;
; S133           ; 133   ; Signed Integer                                                                        ;
; S134           ; 134   ; Signed Integer                                                                        ;
; S135           ; 135   ; Signed Integer                                                                        ;
; S136           ; 136   ; Signed Integer                                                                        ;
; S137           ; 137   ; Signed Integer                                                                        ;
; S138           ; 138   ; Signed Integer                                                                        ;
; S139           ; 139   ; Signed Integer                                                                        ;
; S140           ; 140   ; Signed Integer                                                                        ;
; S141           ; 141   ; Signed Integer                                                                        ;
; S142           ; 142   ; Signed Integer                                                                        ;
; S143           ; 143   ; Signed Integer                                                                        ;
; S144           ; 144   ; Signed Integer                                                                        ;
; S145           ; 145   ; Signed Integer                                                                        ;
; S146           ; 146   ; Signed Integer                                                                        ;
; S147           ; 147   ; Signed Integer                                                                        ;
; S148           ; 148   ; Signed Integer                                                                        ;
; S149           ; 149   ; Signed Integer                                                                        ;
; S150           ; 150   ; Signed Integer                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0 ;
+----------------+-------+----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------+
; USE_PLI        ; 0     ; Signed Integer                                                                   ;
; PLI_PORT       ; 50000 ; Signed Integer                                                                   ;
; FIFO_DEPTHS    ; 2     ; Signed Integer                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master ;
+----------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name       ; Value ; Type                                                                                                                                        ;
+----------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------+
; PURPOSE              ; 1     ; Signed Integer                                                                                                                              ;
; UPSTREAM_FIFO_SIZE   ; 0     ; Signed Integer                                                                                                                              ;
; DOWNSTREAM_FIFO_SIZE ; 64    ; Signed Integer                                                                                                                              ;
; MGMT_CHANNEL_WIDTH   ; -1    ; Signed Integer                                                                                                                              ;
; EXPORT_JTAG          ; 0     ; Signed Integer                                                                                                                              ;
; USE_PLI              ; 0     ; Signed Integer                                                                                                                              ;
; PLI_PORT             ; 50000 ; Signed Integer                                                                                                                              ;
+----------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; TCK_FREQ_MHZ   ; 20    ; Signed Integer                                                                                                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component ;
+-------------------------+------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name          ; Value                  ; Type                                                                                                                                                                                                ;
+-------------------------+------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; sld_mfg_id              ; 110                    ; Signed Integer                                                                                                                                                                                      ;
; sld_type_id             ; 132                    ; Signed Integer                                                                                                                                                                                      ;
; sld_version             ; 1                      ; Signed Integer                                                                                                                                                                                      ;
; sld_instance_index      ; 0                      ; Signed Integer                                                                                                                                                                                      ;
; sld_auto_instance_index ; YES                    ; String                                                                                                                                                                                              ;
; sld_ir_width            ; 3                      ; Signed Integer                                                                                                                                                                                      ;
; sld_sim_n_scan          ; 0                      ; Signed Integer                                                                                                                                                                                      ;
; sld_sim_action          ;                        ; String                                                                                                                                                                                              ;
; sld_sim_total_length    ; 0                      ; Signed Integer                                                                                                                                                                                      ;
; lpm_type                ; sld_virtual_jtag_basic ; String                                                                                                                                                                                              ;
; lpm_hint                ; UNUSED                 ; String                                                                                                                                                                                              ;
+-------------------------+------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming ;
+----------------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name       ; Value ; Type                                                                                                                                                                                          ;
+----------------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PURPOSE              ; 1     ; Signed Integer                                                                                                                                                                                ;
; UPSTREAM_FIFO_SIZE   ; 0     ; Signed Integer                                                                                                                                                                                ;
; DOWNSTREAM_FIFO_SIZE ; 64    ; Signed Integer                                                                                                                                                                                ;
; MGMT_CHANNEL_WIDTH   ; -1    ; Signed Integer                                                                                                                                                                                ;
+----------------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 3     ; Signed Integer                                                                                                                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming ;
+----------------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name       ; Value ; Type                                                                                                                                                                                                                               ;
+----------------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PURPOSE              ; 1     ; Signed Integer                                                                                                                                                                                                                     ;
; UPSTREAM_FIFO_SIZE   ; 0     ; Signed Integer                                                                                                                                                                                                                     ;
; DOWNSTREAM_FIFO_SIZE ; 64    ; Signed Integer                                                                                                                                                                                                                     ;
; MGMT_CHANNEL_WIDTH   ; -1    ; Signed Integer                                                                                                                                                                                                                     ;
+----------------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 3     ; Signed Integer                                                                                                                                                                                                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 3     ; Signed Integer                                                                                                                                                                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 3     ; Signed Integer                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                                                                              ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 8     ; Signed Integer                                                                                                                                                                                                                                                                                    ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                                                                                                                       ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                                                                                                                             ;
; BITS_PER_SYMBOL     ; 8     ; Signed Integer                                                                                                                                                                                                                             ;
; FORWARD_SYNC_DEPTH  ; 3     ; Signed Integer                                                                                                                                                                                                                             ;
; BACKWARD_SYNC_DEPTH ; 8     ; Signed Integer                                                                                                                                                                                                                             ;
; USE_OUTPUT_PIPELINE ; 1     ; Signed Integer                                                                                                                                                                                                                             ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:in_to_out_synchronizer ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 3     ; Signed Integer                                                                                                                                                                                                                                                                                 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 8     ; Signed Integer                                                                                                                                                                                                                                                                                 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage ;
+------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name   ; Value ; Type                                                                                                                                                                                                                                                                                      ;
+------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT ; 1     ; Signed Integer                                                                                                                                                                                                                                                                            ;
; BITS_PER_SYMBOL  ; 8     ; Signed Integer                                                                                                                                                                                                                                                                            ;
; PIPELINE_READY   ; 1     ; Signed Integer                                                                                                                                                                                                                                                                            ;
+------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 8     ; Signed Integer                                                                                                                                                                                                                             ;
; SYNC_DEPTH     ; 8     ; Signed Integer                                                                                                                                                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SYNC_DEPTH     ; 8     ; Signed Integer                                                                                                                                                                                                                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                                                                                                       ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 8     ; Signed Integer                                                                                                                                                                                                                                                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                   ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                         ;
; BITS_PER_SYMBOL     ; 8     ; Signed Integer                                                                                         ;
; FIFO_DEPTH          ; 64    ; Signed Integer                                                                                         ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                         ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                         ;
; USE_PACKETS         ; 0     ; Signed Integer                                                                                         ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                         ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                         ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                         ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                         ;
; EMPTY_LATENCY       ; 3     ; Signed Integer                                                                                         ;
; USE_MEMORY_BLOCKS   ; 1     ; Signed Integer                                                                                         ;
; DATA_WIDTH          ; 8     ; Signed Integer                                                                                         ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                         ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                   ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; CHANNEL_WIDTH  ; 8     ; Signed Integer                                                                                                         ;
; ENCODING       ; 0     ; Signed Integer                                                                                                         ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                   ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; CHANNEL_WIDTH  ; 8     ; Signed Integer                                                                                                         ;
; ENCODING       ; 0     ; Signed Integer                                                                                                         ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto ;
+-----------------------+-------+---------------------------------------------------------------------------------------------------------------------+
; Parameter Name        ; Value ; Type                                                                                                                ;
+-----------------------+-------+---------------------------------------------------------------------------------------------------------------------+
; EXPORT_MASTER_SIGNALS ; 0     ; Signed Integer                                                                                                      ;
; FIFO_DEPTHS           ; 2     ; Signed Integer                                                                                                      ;
; FIFO_WIDTHU           ; 1     ; Signed Integer                                                                                                      ;
; FAST_VER              ; 0     ; Signed Integer                                                                                                      ;
+-----------------------+-------+---------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m ;
+-----------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name        ; Value ; Type                                                                                                                                      ;
+-----------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
; EXPORT_MASTER_SIGNALS ; 0     ; Signed Integer                                                                                                                            ;
+-----------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller ;
+---------------------------+----------+-----------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value    ; Type                                                                                                      ;
+---------------------------+----------+-----------------------------------------------------------------------------------------------------------+
; NUM_RESET_INPUTS          ; 1        ; Signed Integer                                                                                            ;
; USE_RESET_REQUEST_IN0     ; 0        ; Signed Integer                                                                                            ;
; USE_RESET_REQUEST_IN1     ; 0        ; Signed Integer                                                                                            ;
; USE_RESET_REQUEST_IN2     ; 0        ; Signed Integer                                                                                            ;
; USE_RESET_REQUEST_IN3     ; 0        ; Signed Integer                                                                                            ;
; USE_RESET_REQUEST_IN4     ; 0        ; Signed Integer                                                                                            ;
; USE_RESET_REQUEST_IN5     ; 0        ; Signed Integer                                                                                            ;
; USE_RESET_REQUEST_IN6     ; 0        ; Signed Integer                                                                                            ;
; USE_RESET_REQUEST_IN7     ; 0        ; Signed Integer                                                                                            ;
; USE_RESET_REQUEST_IN8     ; 0        ; Signed Integer                                                                                            ;
; USE_RESET_REQUEST_IN9     ; 0        ; Signed Integer                                                                                            ;
; USE_RESET_REQUEST_IN10    ; 0        ; Signed Integer                                                                                            ;
; USE_RESET_REQUEST_IN11    ; 0        ; Signed Integer                                                                                            ;
; USE_RESET_REQUEST_IN12    ; 0        ; Signed Integer                                                                                            ;
; USE_RESET_REQUEST_IN13    ; 0        ; Signed Integer                                                                                            ;
; USE_RESET_REQUEST_IN14    ; 0        ; Signed Integer                                                                                            ;
; USE_RESET_REQUEST_IN15    ; 0        ; Signed Integer                                                                                            ;
; OUTPUT_RESET_SYNC_EDGES   ; deassert ; String                                                                                                    ;
; SYNC_DEPTH                ; 2        ; Signed Integer                                                                                            ;
; RESET_REQUEST_PRESENT     ; 0        ; Signed Integer                                                                                            ;
; RESET_REQ_WAIT_TIME       ; 1        ; Signed Integer                                                                                            ;
; MIN_RST_ASSERTION_TIME    ; 3        ; Signed Integer                                                                                            ;
; RESET_REQ_EARLY_DSRT_TIME ; 1        ; Signed Integer                                                                                            ;
; ADAPT_RESET_REQUEST       ; 0        ; Signed Integer                                                                                            ;
+---------------------------+----------+-----------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                               ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ASYNC_RESET    ; 1     ; Unsigned Binary                                                                                                                                                    ;
; DEPTH          ; 2     ; Signed Integer                                                                                                                                                     ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                   ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ASYNC_RESET    ; 0     ; Signed Integer                                                                                                                                                         ;
; DEPTH          ; 2     ; Signed Integer                                                                                                                                                         ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:master_0_master_translator ;
+-----------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name              ; Value ; Type                                                                                                                                             ;
+-----------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                ; 32    ; Signed Integer                                                                                                                                   ;
; AV_DATA_W                   ; 32    ; Signed Integer                                                                                                                                   ;
; AV_BURSTCOUNT_W             ; 1     ; Signed Integer                                                                                                                                   ;
; AV_BYTEENABLE_W             ; 4     ; Signed Integer                                                                                                                                   ;
; USE_BURSTCOUNT              ; 0     ; Signed Integer                                                                                                                                   ;
; USE_BEGINBURSTTRANSFER      ; 0     ; Signed Integer                                                                                                                                   ;
; USE_BEGINTRANSFER           ; 0     ; Signed Integer                                                                                                                                   ;
; USE_CHIPSELECT              ; 0     ; Signed Integer                                                                                                                                   ;
; USE_READ                    ; 1     ; Signed Integer                                                                                                                                   ;
; USE_READDATAVALID           ; 1     ; Signed Integer                                                                                                                                   ;
; USE_WRITE                   ; 1     ; Signed Integer                                                                                                                                   ;
; USE_WAITREQUEST             ; 1     ; Signed Integer                                                                                                                                   ;
; USE_WRITERESPONSE           ; 0     ; Signed Integer                                                                                                                                   ;
; USE_READRESPONSE            ; 0     ; Signed Integer                                                                                                                                   ;
; AV_REGISTERINCOMINGSIGNALS  ; 0     ; Signed Integer                                                                                                                                   ;
; AV_SYMBOLS_PER_WORD         ; 4     ; Signed Integer                                                                                                                                   ;
; AV_ADDRESS_SYMBOLS          ; 1     ; Signed Integer                                                                                                                                   ;
; AV_CONSTANT_BURST_BEHAVIOR  ; 0     ; Signed Integer                                                                                                                                   ;
; AV_BURSTCOUNT_SYMBOLS       ; 0     ; Signed Integer                                                                                                                                   ;
; AV_LINEWRAPBURSTS           ; 0     ; Signed Integer                                                                                                                                   ;
; UAV_ADDRESS_W               ; 32    ; Signed Integer                                                                                                                                   ;
; UAV_BURSTCOUNT_W            ; 3     ; Signed Integer                                                                                                                                   ;
; UAV_CONSTANT_BURST_BEHAVIOR ; 0     ; Signed Integer                                                                                                                                   ;
+-----------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator ;
+--------------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                                                         ;
+--------------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 16    ; Signed Integer                                                                                                                                               ;
; AV_DATA_W                      ; 16    ; Signed Integer                                                                                                                                               ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                                                               ;
; AV_BYTEENABLE_W                ; 2     ; Signed Integer                                                                                                                                               ;
; UAV_BYTEENABLE_W               ; 2     ; Signed Integer                                                                                                                                               ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                                                               ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                                                               ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                                               ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                                               ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                                                               ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                                                               ;
; USE_WAITREQUEST                ; 0     ; Signed Integer                                                                                                                                               ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                                                               ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                                                               ;
; AV_SYMBOLS_PER_WORD            ; 2     ; Signed Integer                                                                                                                                               ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                                                               ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                                                               ;
; BITS_PER_WORD                  ; 1     ; Signed Integer                                                                                                                                               ;
; UAV_ADDRESS_W                  ; 32    ; Signed Integer                                                                                                                                               ;
; UAV_BURSTCOUNT_W               ; 2     ; Signed Integer                                                                                                                                               ;
; UAV_DATA_W                     ; 16    ; Signed Integer                                                                                                                                               ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                                                               ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                                                               ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                                                               ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                                                               ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                                                               ;
+--------------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:master_0_master_agent ;
+---------------------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                                     ;
+---------------------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
; PKT_QOS_H                 ; 86    ; Signed Integer                                                                                                                           ;
; PKT_QOS_L                 ; 86    ; Signed Integer                                                                                                                           ;
; PKT_DATA_SIDEBAND_H       ; 84    ; Signed Integer                                                                                                                           ;
; PKT_DATA_SIDEBAND_L       ; 84    ; Signed Integer                                                                                                                           ;
; PKT_ADDR_SIDEBAND_H       ; 83    ; Signed Integer                                                                                                                           ;
; PKT_ADDR_SIDEBAND_L       ; 83    ; Signed Integer                                                                                                                           ;
; PKT_CACHE_H               ; 96    ; Signed Integer                                                                                                                           ;
; PKT_CACHE_L               ; 93    ; Signed Integer                                                                                                                           ;
; PKT_THREAD_ID_H           ; 89    ; Signed Integer                                                                                                                           ;
; PKT_THREAD_ID_L           ; 89    ; Signed Integer                                                                                                                           ;
; PKT_BEGIN_BURST           ; 85    ; Signed Integer                                                                                                                           ;
; PKT_PROTECTION_H          ; 92    ; Signed Integer                                                                                                                           ;
; PKT_PROTECTION_L          ; 90    ; Signed Integer                                                                                                                           ;
; PKT_BURSTWRAP_H           ; 77    ; Signed Integer                                                                                                                           ;
; PKT_BURSTWRAP_L           ; 77    ; Signed Integer                                                                                                                           ;
; PKT_BYTE_CNT_H            ; 76    ; Signed Integer                                                                                                                           ;
; PKT_BYTE_CNT_L            ; 74    ; Signed Integer                                                                                                                           ;
; PKT_ADDR_H                ; 67    ; Signed Integer                                                                                                                           ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                                           ;
; PKT_BURST_SIZE_H          ; 80    ; Signed Integer                                                                                                                           ;
; PKT_BURST_SIZE_L          ; 78    ; Signed Integer                                                                                                                           ;
; PKT_BURST_TYPE_H          ; 82    ; Signed Integer                                                                                                                           ;
; PKT_BURST_TYPE_L          ; 81    ; Signed Integer                                                                                                                           ;
; PKT_TRANS_EXCLUSIVE       ; 73    ; Signed Integer                                                                                                                           ;
; PKT_TRANS_LOCK            ; 72    ; Signed Integer                                                                                                                           ;
; PKT_TRANS_COMPRESSED_READ ; 68    ; Signed Integer                                                                                                                           ;
; PKT_TRANS_POSTED          ; 69    ; Signed Integer                                                                                                                           ;
; PKT_TRANS_WRITE           ; 70    ; Signed Integer                                                                                                                           ;
; PKT_TRANS_READ            ; 71    ; Signed Integer                                                                                                                           ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                                           ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                                           ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                                           ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                                           ;
; PKT_SRC_ID_H              ; 87    ; Signed Integer                                                                                                                           ;
; PKT_SRC_ID_L              ; 87    ; Signed Integer                                                                                                                           ;
; PKT_DEST_ID_H             ; 88    ; Signed Integer                                                                                                                           ;
; PKT_DEST_ID_L             ; 88    ; Signed Integer                                                                                                                           ;
; PKT_RESPONSE_STATUS_L     ; 97    ; Signed Integer                                                                                                                           ;
; PKT_RESPONSE_STATUS_H     ; 98    ; Signed Integer                                                                                                                           ;
; PKT_ORI_BURST_SIZE_L      ; 99    ; Signed Integer                                                                                                                           ;
; PKT_ORI_BURST_SIZE_H      ; 101   ; Signed Integer                                                                                                                           ;
; ST_DATA_W                 ; 102   ; Signed Integer                                                                                                                           ;
; ST_CHANNEL_W              ; 1     ; Signed Integer                                                                                                                           ;
; AV_BURSTCOUNT_W           ; 3     ; Signed Integer                                                                                                                           ;
; ID                        ; 0     ; Signed Integer                                                                                                                           ;
; SUPPRESS_0_BYTEEN_RSP     ; 0     ; Signed Integer                                                                                                                           ;
; BURSTWRAP_VALUE           ; 1     ; Signed Integer                                                                                                                           ;
; CACHE_VALUE               ; 0     ; Signed Integer                                                                                                                           ;
; SECURE_ACCESS_BIT         ; 1     ; Signed Integer                                                                                                                           ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                                           ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                                           ;
; PKT_BURSTWRAP_W           ; 1     ; Signed Integer                                                                                                                           ;
; PKT_BYTE_CNT_W            ; 3     ; Signed Integer                                                                                                                           ;
; PKT_PROTECTION_W          ; 3     ; Signed Integer                                                                                                                           ;
; PKT_ADDR_W                ; 32    ; Signed Integer                                                                                                                           ;
; PKT_DATA_W                ; 32    ; Signed Integer                                                                                                                           ;
; PKT_BYTEEN_W              ; 4     ; Signed Integer                                                                                                                           ;
; PKT_SRC_ID_W              ; 1     ; Signed Integer                                                                                                                           ;
; PKT_DEST_ID_W             ; 1     ; Signed Integer                                                                                                                           ;
; PKT_BURST_SIZE_W          ; 3     ; Signed Integer                                                                                                                           ;
+---------------------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent ;
+---------------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                                                    ;
+---------------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 67    ; Signed Integer                                                                                                                                          ;
; PKT_DATA_H                ; 15    ; Signed Integer                                                                                                                                          ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                                                          ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                                                          ;
; PKT_BYTEEN_H              ; 17    ; Signed Integer                                                                                                                                          ;
; PKT_BYTEEN_L              ; 16    ; Signed Integer                                                                                                                                          ;
; PKT_ADDR_H                ; 49    ; Signed Integer                                                                                                                                          ;
; PKT_ADDR_L                ; 18    ; Signed Integer                                                                                                                                          ;
; PKT_TRANS_LOCK            ; 54    ; Signed Integer                                                                                                                                          ;
; PKT_TRANS_COMPRESSED_READ ; 50    ; Signed Integer                                                                                                                                          ;
; PKT_TRANS_POSTED          ; 51    ; Signed Integer                                                                                                                                          ;
; PKT_TRANS_WRITE           ; 52    ; Signed Integer                                                                                                                                          ;
; PKT_TRANS_READ            ; 53    ; Signed Integer                                                                                                                                          ;
; PKT_SRC_ID_H              ; 69    ; Signed Integer                                                                                                                                          ;
; PKT_SRC_ID_L              ; 69    ; Signed Integer                                                                                                                                          ;
; PKT_DEST_ID_H             ; 70    ; Signed Integer                                                                                                                                          ;
; PKT_DEST_ID_L             ; 70    ; Signed Integer                                                                                                                                          ;
; PKT_BURSTWRAP_H           ; 59    ; Signed Integer                                                                                                                                          ;
; PKT_BURSTWRAP_L           ; 59    ; Signed Integer                                                                                                                                          ;
; PKT_BYTE_CNT_H            ; 58    ; Signed Integer                                                                                                                                          ;
; PKT_BYTE_CNT_L            ; 56    ; Signed Integer                                                                                                                                          ;
; PKT_PROTECTION_H          ; 74    ; Signed Integer                                                                                                                                          ;
; PKT_PROTECTION_L          ; 72    ; Signed Integer                                                                                                                                          ;
; PKT_RESPONSE_STATUS_H     ; 80    ; Signed Integer                                                                                                                                          ;
; PKT_RESPONSE_STATUS_L     ; 79    ; Signed Integer                                                                                                                                          ;
; PKT_BURST_SIZE_H          ; 62    ; Signed Integer                                                                                                                                          ;
; PKT_BURST_SIZE_L          ; 60    ; Signed Integer                                                                                                                                          ;
; PKT_ORI_BURST_SIZE_L      ; 81    ; Signed Integer                                                                                                                                          ;
; PKT_ORI_BURST_SIZE_H      ; 83    ; Signed Integer                                                                                                                                          ;
; ST_DATA_W                 ; 84    ; Signed Integer                                                                                                                                          ;
; ST_CHANNEL_W              ; 1     ; Signed Integer                                                                                                                                          ;
; ADDR_W                    ; 32    ; Signed Integer                                                                                                                                          ;
; AVS_DATA_W                ; 16    ; Signed Integer                                                                                                                                          ;
; AVS_BURSTCOUNT_W          ; 2     ; Signed Integer                                                                                                                                          ;
; PKT_SYMBOLS               ; 2     ; Signed Integer                                                                                                                                          ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                                                          ;
; SUPPRESS_0_BYTEEN_CMD     ; 1     ; Signed Integer                                                                                                                                          ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                                                          ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                                                          ;
; AVS_BE_W                  ; 2     ; Signed Integer                                                                                                                                          ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                                                          ;
; FIFO_DATA_W               ; 85    ; Signed Integer                                                                                                                                          ;
+---------------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                             ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 32    ; Signed Integer                                                                                                                                                                                                   ;
; BURSTWRAP_W    ; 1     ; Signed Integer                                                                                                                                                                                                   ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                                                   ;
; PKT_SYMBOLS    ; 2     ; Signed Integer                                                                                                                                                                                                   ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                                                   ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                                               ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                                                     ;
; BITS_PER_SYMBOL     ; 85    ; Signed Integer                                                                                                                                                     ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                                                     ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                                                     ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                                                     ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                                                     ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                                                     ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                                                     ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                                                     ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                                                     ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                                                     ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                                                     ;
; DATA_WIDTH          ; 85    ; Signed Integer                                                                                                                                                     ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                                                     ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_router:router|LevinsonDurbinTest_mm_interconnect_0_router_default_decode:the_default_decode ;
+--------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                                            ;
+--------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                                  ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                                  ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                                  ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                                  ;
+--------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_router_001:router_001|LevinsonDurbinTest_mm_interconnect_0_router_001_default_decode:the_default_decode ;
+--------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                                                        ;
+--------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                                              ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                                              ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                                              ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                                              ;
+--------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:levinsondurbin_0_avalon_slave_0_burst_adapter ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                                                              ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADAPTER_VERSION           ; 13.1  ; String                                                                                                                                                            ;
; COMPRESSED_READ_SUPPORT   ; 0     ; Signed Integer                                                                                                                                                    ;
; PKT_BEGIN_BURST           ; 67    ; Signed Integer                                                                                                                                                    ;
; PKT_ADDR_H                ; 49    ; Signed Integer                                                                                                                                                    ;
; PKT_ADDR_L                ; 18    ; Signed Integer                                                                                                                                                    ;
; PKT_BYTE_CNT_H            ; 58    ; Signed Integer                                                                                                                                                    ;
; PKT_BYTE_CNT_L            ; 56    ; Signed Integer                                                                                                                                                    ;
; PKT_BURSTWRAP_H           ; 59    ; Signed Integer                                                                                                                                                    ;
; PKT_BURSTWRAP_L           ; 59    ; Signed Integer                                                                                                                                                    ;
; PKT_TRANS_COMPRESSED_READ ; 50    ; Signed Integer                                                                                                                                                    ;
; PKT_TRANS_WRITE           ; 52    ; Signed Integer                                                                                                                                                    ;
; PKT_TRANS_READ            ; 53    ; Signed Integer                                                                                                                                                    ;
; PKT_BYTEEN_H              ; 17    ; Signed Integer                                                                                                                                                    ;
; PKT_BYTEEN_L              ; 16    ; Signed Integer                                                                                                                                                    ;
; PKT_BURST_TYPE_H          ; 64    ; Signed Integer                                                                                                                                                    ;
; PKT_BURST_TYPE_L          ; 63    ; Signed Integer                                                                                                                                                    ;
; PKT_BURST_SIZE_H          ; 62    ; Signed Integer                                                                                                                                                    ;
; PKT_BURST_SIZE_L          ; 60    ; Signed Integer                                                                                                                                                    ;
; ST_DATA_W                 ; 84    ; Signed Integer                                                                                                                                                    ;
; ST_CHANNEL_W              ; 1     ; Signed Integer                                                                                                                                                    ;
; IN_NARROW_SIZE            ; 0     ; Signed Integer                                                                                                                                                    ;
; NO_WRAP_SUPPORT           ; 0     ; Signed Integer                                                                                                                                                    ;
; INCOMPLETE_WRAP_SUPPORT   ; 0     ; Signed Integer                                                                                                                                                    ;
; BURSTWRAP_CONST_MASK      ; 1     ; Signed Integer                                                                                                                                                    ;
; BURSTWRAP_CONST_VALUE     ; 1     ; Signed Integer                                                                                                                                                    ;
; OUT_NARROW_SIZE           ; 0     ; Signed Integer                                                                                                                                                    ;
; OUT_FIXED                 ; 0     ; Signed Integer                                                                                                                                                    ;
; OUT_COMPLETE_WRAP         ; 0     ; Signed Integer                                                                                                                                                    ;
; BYTEENABLE_SYNTHESIS      ; 1     ; Signed Integer                                                                                                                                                    ;
; PIPE_INPUTS               ; 0     ; Signed Integer                                                                                                                                                    ;
; OUT_BYTE_CNT_H            ; 57    ; Signed Integer                                                                                                                                                    ;
; OUT_BURSTWRAP_H           ; 59    ; Signed Integer                                                                                                                                                    ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:levinsondurbin_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_uncompressed_only:altera_merlin_burst_adapter_uncompressed_only.burst_adapter ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PKT_BYTE_CNT_H ; 58    ; Signed Integer                                                                                                                                                                                                                                                                         ;
; PKT_BYTE_CNT_L ; 56    ; Signed Integer                                                                                                                                                                                                                                                                         ;
; PKT_BYTEEN_H   ; 17    ; Signed Integer                                                                                                                                                                                                                                                                         ;
; PKT_BYTEEN_L   ; 16    ; Signed Integer                                                                                                                                                                                                                                                                         ;
; ST_DATA_W      ; 84    ; Signed Integer                                                                                                                                                                                                                                                                         ;
; ST_CHANNEL_W   ; 1     ; Signed Integer                                                                                                                                                                                                                                                                         ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter ;
+-------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                ; Value ; Type                                                                                                                                                              ;
+-------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; IN_PKT_ADDR_L                 ; 18    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_ADDR_H                 ; 49    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_DATA_L                 ; 0     ; Signed Integer                                                                                                                                                    ;
; IN_PKT_DATA_H                 ; 15    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BYTEEN_L               ; 16    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BYTEEN_H               ; 17    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_TRANS_COMPRESSED_READ  ; 50    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BYTE_CNT_L             ; 56    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BYTE_CNT_H             ; 58    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BURSTWRAP_L            ; 59    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BURSTWRAP_H            ; 59    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BURST_SIZE_L           ; 60    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BURST_SIZE_H           ; 62    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_RESPONSE_STATUS_L      ; 79    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_RESPONSE_STATUS_H      ; 80    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_TRANS_EXCLUSIVE        ; 55    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BURST_TYPE_L           ; 63    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BURST_TYPE_H           ; 64    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_ORI_BURST_SIZE_L       ; 81    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_ORI_BURST_SIZE_H       ; 83    ; Signed Integer                                                                                                                                                    ;
; IN_ST_DATA_W                  ; 84    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_ADDR_H                ; 67    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_DATA_L                ; 0     ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_DATA_H                ; 31    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_TRANS_COMPRESSED_READ ; 68    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_BYTE_CNT_L            ; 74    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_BYTE_CNT_H            ; 76    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_BURST_SIZE_L          ; 78    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_BURST_SIZE_H          ; 80    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_RESPONSE_STATUS_L     ; 97    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_RESPONSE_STATUS_H     ; 98    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_TRANS_EXCLUSIVE       ; 73    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_BURST_TYPE_L          ; 81    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_BURST_TYPE_H          ; 82    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_ORI_BURST_SIZE_L      ; 99    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_ORI_BURST_SIZE_H      ; 101   ; Signed Integer                                                                                                                                                    ;
; OUT_ST_DATA_W                 ; 102   ; Signed Integer                                                                                                                                                    ;
; ST_CHANNEL_W                  ; 1     ; Signed Integer                                                                                                                                                    ;
; OPTIMIZE_FOR_RSP              ; 1     ; Signed Integer                                                                                                                                                    ;
; PACKING                       ; 1     ; Signed Integer                                                                                                                                                    ;
; CONSTANT_BURST_SIZE           ; 1     ; Signed Integer                                                                                                                                                    ;
; RESPONSE_PATH                 ; 1     ; Signed Integer                                                                                                                                                    ;
; ENABLE_ADDRESS_ALIGNMENT      ; 0     ; Signed Integer                                                                                                                                                    ;
+-------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                           ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 32    ; Signed Integer                                                                                                                                                                                                                 ;
; BURSTWRAP_W    ; 1     ; Signed Integer                                                                                                                                                                                                                 ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                                                                 ;
; PKT_SYMBOLS    ; 2     ; Signed Integer                                                                                                                                                                                                                 ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter ;
+-------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                ; Value ; Type                                                                                                                                                              ;
+-------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; IN_PKT_ADDR_L                 ; 36    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_ADDR_H                 ; 67    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_DATA_L                 ; 0     ; Signed Integer                                                                                                                                                    ;
; IN_PKT_DATA_H                 ; 31    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BYTEEN_L               ; 32    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BYTEEN_H               ; 35    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_TRANS_COMPRESSED_READ  ; 68    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BYTE_CNT_L             ; 74    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BYTE_CNT_H             ; 76    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BURSTWRAP_L            ; 77    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BURSTWRAP_H            ; 77    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BURST_SIZE_L           ; 78    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BURST_SIZE_H           ; 80    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_RESPONSE_STATUS_L      ; 97    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_RESPONSE_STATUS_H      ; 98    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_TRANS_EXCLUSIVE        ; 73    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BURST_TYPE_L           ; 81    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_BURST_TYPE_H           ; 82    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_ORI_BURST_SIZE_L       ; 99    ; Signed Integer                                                                                                                                                    ;
; IN_PKT_ORI_BURST_SIZE_H       ; 101   ; Signed Integer                                                                                                                                                    ;
; IN_ST_DATA_W                  ; 102   ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_ADDR_L                ; 18    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_ADDR_H                ; 49    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_DATA_L                ; 0     ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_DATA_H                ; 15    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_BYTEEN_L              ; 16    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_BYTEEN_H              ; 17    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_TRANS_COMPRESSED_READ ; 50    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_BYTE_CNT_L            ; 56    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_BYTE_CNT_H            ; 58    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_BURST_SIZE_L          ; 60    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_BURST_SIZE_H          ; 62    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_RESPONSE_STATUS_L     ; 79    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_RESPONSE_STATUS_H     ; 80    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_TRANS_EXCLUSIVE       ; 55    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_BURST_TYPE_L          ; 63    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_BURST_TYPE_H          ; 64    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_ORI_BURST_SIZE_L      ; 81    ; Signed Integer                                                                                                                                                    ;
; OUT_PKT_ORI_BURST_SIZE_H      ; 83    ; Signed Integer                                                                                                                                                    ;
; OUT_ST_DATA_W                 ; 84    ; Signed Integer                                                                                                                                                    ;
; ST_CHANNEL_W                  ; 1     ; Signed Integer                                                                                                                                                    ;
; OPTIMIZE_FOR_RSP              ; 0     ; Signed Integer                                                                                                                                                    ;
; PACKING                       ; 1     ; Signed Integer                                                                                                                                                    ;
; CONSTANT_BURST_SIZE           ; 1     ; Signed Integer                                                                                                                                                    ;
; RESPONSE_PATH                 ; 0     ; Signed Integer                                                                                                                                                    ;
; ENABLE_ADDRESS_ALIGNMENT      ; 0     ; Signed Integer                                                                                                                                                    ;
+-------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|altera_reset_controller:rst_controller ;
+---------------------------+----------+----------------------------------------------------------------------+
; Parameter Name            ; Value    ; Type                                                                 ;
+---------------------------+----------+----------------------------------------------------------------------+
; NUM_RESET_INPUTS          ; 1        ; Signed Integer                                                       ;
; USE_RESET_REQUEST_IN0     ; 0        ; Signed Integer                                                       ;
; USE_RESET_REQUEST_IN1     ; 0        ; Signed Integer                                                       ;
; USE_RESET_REQUEST_IN2     ; 0        ; Signed Integer                                                       ;
; USE_RESET_REQUEST_IN3     ; 0        ; Signed Integer                                                       ;
; USE_RESET_REQUEST_IN4     ; 0        ; Signed Integer                                                       ;
; USE_RESET_REQUEST_IN5     ; 0        ; Signed Integer                                                       ;
; USE_RESET_REQUEST_IN6     ; 0        ; Signed Integer                                                       ;
; USE_RESET_REQUEST_IN7     ; 0        ; Signed Integer                                                       ;
; USE_RESET_REQUEST_IN8     ; 0        ; Signed Integer                                                       ;
; USE_RESET_REQUEST_IN9     ; 0        ; Signed Integer                                                       ;
; USE_RESET_REQUEST_IN10    ; 0        ; Signed Integer                                                       ;
; USE_RESET_REQUEST_IN11    ; 0        ; Signed Integer                                                       ;
; USE_RESET_REQUEST_IN12    ; 0        ; Signed Integer                                                       ;
; USE_RESET_REQUEST_IN13    ; 0        ; Signed Integer                                                       ;
; USE_RESET_REQUEST_IN14    ; 0        ; Signed Integer                                                       ;
; USE_RESET_REQUEST_IN15    ; 0        ; Signed Integer                                                       ;
; OUTPUT_RESET_SYNC_EDGES   ; deassert ; String                                                               ;
; SYNC_DEPTH                ; 2        ; Signed Integer                                                       ;
; RESET_REQUEST_PRESENT     ; 0        ; Signed Integer                                                       ;
; RESET_REQ_WAIT_TIME       ; 1        ; Signed Integer                                                       ;
; MIN_RST_ASSERTION_TIME    ; 3        ; Signed Integer                                                       ;
; RESET_REQ_EARLY_DSRT_TIME ; 1        ; Signed Integer                                                       ;
; ADAPT_RESET_REQUEST       ; 0        ; Signed Integer                                                       ;
+---------------------------+----------+----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1 ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; ASYNC_RESET    ; 1     ; Unsigned Binary                                                                                                               ;
; DEPTH          ; 2     ; Signed Integer                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1 ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; ASYNC_RESET    ; 0     ; Signed Integer                                                                                                                    ;
; DEPTH          ; 2     ; Signed Integer                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0 ;
+------------------------------------+----------------------+---------------------------------------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                                                              ;
+------------------------------------+----------------------+---------------------------------------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                                                           ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                                                        ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                                                      ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                                                      ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                                                    ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                                                           ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                                                                           ;
; WIDTH_A                            ; 8                    ; Untyped                                                                                           ;
; WIDTHAD_A                          ; 6                    ; Untyped                                                                                           ;
; NUMWORDS_A                         ; 64                   ; Untyped                                                                                           ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                                                           ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                                                           ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                                                           ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                                                           ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                                                           ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                                                           ;
; WIDTH_B                            ; 8                    ; Untyped                                                                                           ;
; WIDTHAD_B                          ; 6                    ; Untyped                                                                                           ;
; NUMWORDS_B                         ; 64                   ; Untyped                                                                                           ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                                                           ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                                                           ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                                                           ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                                                                                           ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                                                           ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                                                           ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                                                           ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                                           ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                                                           ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                                                           ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                                           ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                                                           ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                                                           ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                                                           ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                                                           ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                                                           ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA             ; Untyped                                                                                           ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                                           ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                                           ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                                                           ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                                                           ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                                                           ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                                                           ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                                                           ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                                                           ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                                                           ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                                                           ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                                                           ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                                                           ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                                                           ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                                                           ;
; DEVICE_FAMILY                      ; Cyclone V            ; Untyped                                                                                           ;
; CBXI_PARAMETER                     ; altsyncram_g0n1      ; Untyped                                                                                           ;
+------------------------------------+----------------------+---------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_0 ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                       ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                 ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                               ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                               ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                             ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                                    ;
; LPM_WIDTHB                                     ; 19        ; Untyped                                                                                    ;
; LPM_WIDTHP                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHR                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                    ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                    ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                    ;
; LATENCY                                        ; 0         ; Untyped                                                                                    ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                    ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                                    ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                    ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                    ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                        ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                    ;
; CBXI_PARAMETER                                 ; mult_5d11 ; Untyped                                                                                    ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                    ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_1 ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                       ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                 ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                               ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                               ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                             ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                                    ;
; LPM_WIDTHB                                     ; 19        ; Untyped                                                                                    ;
; LPM_WIDTHP                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHR                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                    ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                    ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                    ;
; LATENCY                                        ; 0         ; Untyped                                                                                    ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                    ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                                    ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                    ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                    ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                        ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                    ;
; CBXI_PARAMETER                                 ; mult_5d11 ; Untyped                                                                                    ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                    ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_2 ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                       ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                 ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                               ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                               ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                             ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                                    ;
; LPM_WIDTHB                                     ; 19        ; Untyped                                                                                    ;
; LPM_WIDTHP                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHR                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                    ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                    ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                    ;
; LATENCY                                        ; 0         ; Untyped                                                                                    ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                    ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                                    ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                    ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                    ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                        ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                    ;
; CBXI_PARAMETER                                 ; mult_5d11 ; Untyped                                                                                    ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                    ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_3 ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                       ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                 ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                               ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                               ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                             ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                                    ;
; LPM_WIDTHB                                     ; 19        ; Untyped                                                                                    ;
; LPM_WIDTHP                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHR                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                    ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                    ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                    ;
; LATENCY                                        ; 0         ; Untyped                                                                                    ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                    ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                                    ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                    ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                    ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                        ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                    ;
; CBXI_PARAMETER                                 ; mult_5d11 ; Untyped                                                                                    ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                    ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_4 ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                       ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                 ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                               ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                               ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                             ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                                    ;
; LPM_WIDTHB                                     ; 19        ; Untyped                                                                                    ;
; LPM_WIDTHP                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHR                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                    ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                    ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                    ;
; LATENCY                                        ; 0         ; Untyped                                                                                    ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                    ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                                    ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                    ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                    ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                        ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                    ;
; CBXI_PARAMETER                                 ; mult_5d11 ; Untyped                                                                                    ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                    ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_5 ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                       ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                 ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                               ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                               ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                             ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                                    ;
; LPM_WIDTHB                                     ; 19        ; Untyped                                                                                    ;
; LPM_WIDTHP                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHR                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                    ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                    ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                    ;
; LATENCY                                        ; 0         ; Untyped                                                                                    ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                    ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                                    ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                    ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                    ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                        ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                    ;
; CBXI_PARAMETER                                 ; mult_5d11 ; Untyped                                                                                    ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                    ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_6 ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                       ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                 ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                               ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                               ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                             ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                                    ;
; LPM_WIDTHB                                     ; 19        ; Untyped                                                                                    ;
; LPM_WIDTHP                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHR                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                    ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                    ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                    ;
; LATENCY                                        ; 0         ; Untyped                                                                                    ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                    ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                                    ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                    ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                    ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                        ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                    ;
; CBXI_PARAMETER                                 ; mult_5d11 ; Untyped                                                                                    ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                    ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_7 ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                       ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                 ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                               ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                               ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                             ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                                    ;
; LPM_WIDTHB                                     ; 19        ; Untyped                                                                                    ;
; LPM_WIDTHP                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHR                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                    ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                    ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                    ;
; LATENCY                                        ; 0         ; Untyped                                                                                    ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                    ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                                    ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                    ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                    ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                        ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                    ;
; CBXI_PARAMETER                                 ; mult_5d11 ; Untyped                                                                                    ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                    ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_8 ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                       ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                 ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                               ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                               ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                             ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                                    ;
; LPM_WIDTHB                                     ; 19        ; Untyped                                                                                    ;
; LPM_WIDTHP                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHR                                     ; 35        ; Untyped                                                                                    ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                    ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                    ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                    ;
; LATENCY                                        ; 0         ; Untyped                                                                                    ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                    ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                                    ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                    ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                    ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                        ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                    ;
; CBXI_PARAMETER                                 ; mult_5d11 ; Untyped                                                                                    ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                    ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9 ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                       ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                 ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                               ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                               ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                             ;
; LPM_WIDTHA                                     ; 1         ; Untyped                                                                                    ;
; LPM_WIDTHB                                     ; 13        ; Untyped                                                                                    ;
; LPM_WIDTHP                                     ; 14        ; Untyped                                                                                    ;
; LPM_WIDTHR                                     ; 14        ; Untyped                                                                                    ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                    ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                    ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                    ;
; LATENCY                                        ; 0         ; Untyped                                                                                    ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                    ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                    ;
; MAXIMIZE_SPEED                                 ; 6         ; Untyped                                                                                    ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                    ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                    ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                        ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                    ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                    ;
; CBXI_PARAMETER                                 ; NOTHING   ; Untyped                                                                                    ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                    ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                    ;
+------------------------------------------------+-----------+--------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_10 ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                        ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                                ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                              ;
; LPM_WIDTHA                                     ; 1         ; Untyped                                                                                     ;
; LPM_WIDTHB                                     ; 13        ; Untyped                                                                                     ;
; LPM_WIDTHP                                     ; 14        ; Untyped                                                                                     ;
; LPM_WIDTHR                                     ; 14        ; Untyped                                                                                     ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                     ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                     ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                     ;
; LATENCY                                        ; 0         ; Untyped                                                                                     ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                     ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                     ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                     ;
; MAXIMIZE_SPEED                                 ; 6         ; Untyped                                                                                     ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                     ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                     ;
; CBXI_PARAMETER                                 ; NOTHING   ; Untyped                                                                                     ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                     ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                     ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_11 ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                        ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                                ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                              ;
; LPM_WIDTHA                                     ; 1         ; Untyped                                                                                     ;
; LPM_WIDTHB                                     ; 13        ; Untyped                                                                                     ;
; LPM_WIDTHP                                     ; 14        ; Untyped                                                                                     ;
; LPM_WIDTHR                                     ; 14        ; Untyped                                                                                     ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                     ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                     ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                     ;
; LATENCY                                        ; 0         ; Untyped                                                                                     ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                     ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                     ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                     ;
; MAXIMIZE_SPEED                                 ; 6         ; Untyped                                                                                     ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                     ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                     ;
; CBXI_PARAMETER                                 ; NOTHING   ; Untyped                                                                                     ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                     ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                     ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_12 ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                        ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                                ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                              ;
; LPM_WIDTHA                                     ; 1         ; Untyped                                                                                     ;
; LPM_WIDTHB                                     ; 13        ; Untyped                                                                                     ;
; LPM_WIDTHP                                     ; 14        ; Untyped                                                                                     ;
; LPM_WIDTHR                                     ; 14        ; Untyped                                                                                     ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                     ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                     ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                     ;
; LATENCY                                        ; 0         ; Untyped                                                                                     ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                     ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                     ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                     ;
; MAXIMIZE_SPEED                                 ; 6         ; Untyped                                                                                     ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                     ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                     ;
; CBXI_PARAMETER                                 ; NOTHING   ; Untyped                                                                                     ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                     ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                     ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_13 ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                        ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                                ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                              ;
; LPM_WIDTHA                                     ; 1         ; Untyped                                                                                     ;
; LPM_WIDTHB                                     ; 13        ; Untyped                                                                                     ;
; LPM_WIDTHP                                     ; 14        ; Untyped                                                                                     ;
; LPM_WIDTHR                                     ; 14        ; Untyped                                                                                     ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                     ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                     ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                     ;
; LATENCY                                        ; 0         ; Untyped                                                                                     ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                     ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                     ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                     ;
; MAXIMIZE_SPEED                                 ; 6         ; Untyped                                                                                     ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                     ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                     ;
; CBXI_PARAMETER                                 ; NOTHING   ; Untyped                                                                                     ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                     ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                     ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_14 ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                        ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                                ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                              ;
; LPM_WIDTHA                                     ; 1         ; Untyped                                                                                     ;
; LPM_WIDTHB                                     ; 13        ; Untyped                                                                                     ;
; LPM_WIDTHP                                     ; 14        ; Untyped                                                                                     ;
; LPM_WIDTHR                                     ; 14        ; Untyped                                                                                     ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                     ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                     ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                     ;
; LATENCY                                        ; 0         ; Untyped                                                                                     ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                     ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                     ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                     ;
; MAXIMIZE_SPEED                                 ; 6         ; Untyped                                                                                     ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                     ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                     ;
; CBXI_PARAMETER                                 ; NOTHING   ; Untyped                                                                                     ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                     ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                     ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_15 ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                        ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                                ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                              ;
; LPM_WIDTHA                                     ; 1         ; Untyped                                                                                     ;
; LPM_WIDTHB                                     ; 13        ; Untyped                                                                                     ;
; LPM_WIDTHP                                     ; 14        ; Untyped                                                                                     ;
; LPM_WIDTHR                                     ; 14        ; Untyped                                                                                     ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                     ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                     ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                     ;
; LATENCY                                        ; 0         ; Untyped                                                                                     ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                     ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                     ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                     ;
; MAXIMIZE_SPEED                                 ; 6         ; Untyped                                                                                     ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                     ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                     ;
; CBXI_PARAMETER                                 ; NOTHING   ; Untyped                                                                                     ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                     ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                     ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_16 ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                        ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                                ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                              ;
; LPM_WIDTHA                                     ; 1         ; Untyped                                                                                     ;
; LPM_WIDTHB                                     ; 13        ; Untyped                                                                                     ;
; LPM_WIDTHP                                     ; 14        ; Untyped                                                                                     ;
; LPM_WIDTHR                                     ; 14        ; Untyped                                                                                     ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                     ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                     ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                     ;
; LATENCY                                        ; 0         ; Untyped                                                                                     ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                     ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                     ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                     ;
; MAXIMIZE_SPEED                                 ; 6         ; Untyped                                                                                     ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                     ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                     ;
; CBXI_PARAMETER                                 ; NOTHING   ; Untyped                                                                                     ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                     ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                     ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_17 ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                        ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                                ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                              ;
; LPM_WIDTHA                                     ; 1         ; Untyped                                                                                     ;
; LPM_WIDTHB                                     ; 13        ; Untyped                                                                                     ;
; LPM_WIDTHP                                     ; 14        ; Untyped                                                                                     ;
; LPM_WIDTHR                                     ; 14        ; Untyped                                                                                     ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                                     ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                                     ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                                     ;
; LATENCY                                        ; 0         ; Untyped                                                                                     ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                                     ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                                     ;
; USE_EAB                                        ; OFF       ; Untyped                                                                                     ;
; MAXIMIZE_SPEED                                 ; 6         ; Untyped                                                                                     ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                                     ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                                     ;
; CBXI_PARAMETER                                 ; NOTHING   ; Untyped                                                                                     ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                                     ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                                     ;
+------------------------------------------------+-----------+---------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult10 ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                          ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                        ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                      ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHB                                     ; 14        ; Untyped                                                                             ;
; LPM_WIDTHP                                     ; 30        ; Untyped                                                                             ;
; LPM_WIDTHR                                     ; 30        ; Untyped                                                                             ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                             ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                             ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                             ;
; LATENCY                                        ; 0         ; Untyped                                                                             ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; USE_EAB                                        ; OFF       ; Untyped                                                                             ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                             ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                             ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                 ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                             ;
; CBXI_PARAMETER                                 ; mult_sc11 ; Untyped                                                                             ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                             ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult9 ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                               ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                         ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                       ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                       ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                     ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                            ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                            ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                            ;
; LATENCY                                        ; 0         ; Untyped                                                                            ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; USE_EAB                                        ; OFF       ; Untyped                                                                            ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                            ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                            ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                            ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                            ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                            ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                            ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult8 ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                               ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                         ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                       ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                       ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                     ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                            ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                            ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                            ;
; LATENCY                                        ; 0         ; Untyped                                                                            ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; USE_EAB                                        ; OFF       ; Untyped                                                                            ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                            ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                            ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                            ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                            ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                            ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                            ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult7 ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                               ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                         ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                       ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                       ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                     ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                            ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                            ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                            ;
; LATENCY                                        ; 0         ; Untyped                                                                            ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; USE_EAB                                        ; OFF       ; Untyped                                                                            ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                            ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                            ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                            ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                            ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                            ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                            ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult6 ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                               ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                         ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                       ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                       ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                     ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                            ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                            ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                            ;
; LATENCY                                        ; 0         ; Untyped                                                                            ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; USE_EAB                                        ; OFF       ; Untyped                                                                            ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                            ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                            ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                            ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                            ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                            ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                            ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult5 ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                               ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                         ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                       ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                       ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                     ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                            ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                            ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                            ;
; LATENCY                                        ; 0         ; Untyped                                                                            ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; USE_EAB                                        ; OFF       ; Untyped                                                                            ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                            ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                            ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                            ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                            ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                            ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                            ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult4 ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                               ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                         ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                       ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                       ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                     ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                            ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                            ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                            ;
; LATENCY                                        ; 0         ; Untyped                                                                            ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; USE_EAB                                        ; OFF       ; Untyped                                                                            ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                            ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                            ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                            ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                            ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                            ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                            ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult3 ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                               ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                         ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                       ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                       ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                     ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                            ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                            ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                            ;
; LATENCY                                        ; 0         ; Untyped                                                                            ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; USE_EAB                                        ; OFF       ; Untyped                                                                            ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                            ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                            ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                            ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                            ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                            ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                            ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult20 ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                          ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                        ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                      ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                             ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                             ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                             ;
; LATENCY                                        ; 0         ; Untyped                                                                             ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; USE_EAB                                        ; OFF       ; Untyped                                                                             ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                             ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                             ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                 ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                             ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                             ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                             ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult19 ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                          ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                        ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                      ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                             ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                             ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                             ;
; LATENCY                                        ; 0         ; Untyped                                                                             ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; USE_EAB                                        ; OFF       ; Untyped                                                                             ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                             ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                             ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                 ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                             ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                             ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                             ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult18 ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                          ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                        ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                      ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                             ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                             ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                             ;
; LATENCY                                        ; 0         ; Untyped                                                                             ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; USE_EAB                                        ; OFF       ; Untyped                                                                             ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                             ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                             ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                 ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                             ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                             ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                             ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult17 ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                          ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                        ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                      ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                             ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                             ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                             ;
; LATENCY                                        ; 0         ; Untyped                                                                             ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; USE_EAB                                        ; OFF       ; Untyped                                                                             ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                             ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                             ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                 ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                             ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                             ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                             ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult2 ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                               ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                         ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                       ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                       ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                     ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                            ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                            ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                            ;
; LATENCY                                        ; 0         ; Untyped                                                                            ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; USE_EAB                                        ; OFF       ; Untyped                                                                            ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                            ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                            ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                            ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                            ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                            ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                            ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult1 ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                               ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                         ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                       ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                       ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                     ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                            ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                            ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                            ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                            ;
; LATENCY                                        ; 0         ; Untyped                                                                            ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; USE_EAB                                        ; OFF       ; Untyped                                                                            ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                            ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                            ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                            ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                            ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                            ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                            ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult0 ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                               ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                         ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                       ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                       ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                     ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                            ;
; LPM_WIDTHB                                     ; 15        ; Untyped                                                                            ;
; LPM_WIDTHP                                     ; 31        ; Untyped                                                                            ;
; LPM_WIDTHR                                     ; 31        ; Untyped                                                                            ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                            ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                            ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                            ;
; LATENCY                                        ; 0         ; Untyped                                                                            ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                            ;
; USE_EAB                                        ; OFF       ; Untyped                                                                            ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                            ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                            ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                            ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                            ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                            ;
; CBXI_PARAMETER                                 ; mult_uc11 ; Untyped                                                                            ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                            ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                            ;
+------------------------------------------------+-----------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult16 ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                          ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                        ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                      ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                             ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                             ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                             ;
; LATENCY                                        ; 0         ; Untyped                                                                             ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; USE_EAB                                        ; OFF       ; Untyped                                                                             ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                             ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                             ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                 ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                             ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                             ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                             ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult15 ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                          ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                        ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                      ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                             ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                             ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                             ;
; LATENCY                                        ; 0         ; Untyped                                                                             ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; USE_EAB                                        ; OFF       ; Untyped                                                                             ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                             ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                             ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                 ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                             ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                             ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                             ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult14 ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                          ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                        ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                      ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                             ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                             ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                             ;
; LATENCY                                        ; 0         ; Untyped                                                                             ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; USE_EAB                                        ; OFF       ; Untyped                                                                             ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                             ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                             ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                 ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                             ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                             ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                             ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult13 ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                          ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                        ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                      ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                             ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                             ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                             ;
; LATENCY                                        ; 0         ; Untyped                                                                             ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; USE_EAB                                        ; OFF       ; Untyped                                                                             ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                             ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                             ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                 ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                             ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                             ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                             ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult12 ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                          ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                        ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                      ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHB                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHP                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHR                                     ; 32        ; Untyped                                                                             ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                             ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                             ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                             ;
; LATENCY                                        ; 0         ; Untyped                                                                             ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; USE_EAB                                        ; OFF       ; Untyped                                                                             ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                             ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                             ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                 ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                             ;
; CBXI_PARAMETER                                 ; mult_vc11 ; Untyped                                                                             ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                             ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult11 ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value     ; Type                                                                                ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON        ; AUTO_CARRY                                                                          ;
; IGNORE_CARRY_BUFFERS                           ; OFF       ; IGNORE_CARRY                                                                        ;
; AUTO_CASCADE_CHAINS                            ; ON        ; AUTO_CASCADE                                                                        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF       ; IGNORE_CASCADE                                                                      ;
; LPM_WIDTHA                                     ; 16        ; Untyped                                                                             ;
; LPM_WIDTHB                                     ; 15        ; Untyped                                                                             ;
; LPM_WIDTHP                                     ; 31        ; Untyped                                                                             ;
; LPM_WIDTHR                                     ; 31        ; Untyped                                                                             ;
; LPM_WIDTHS                                     ; 1         ; Untyped                                                                             ;
; LPM_REPRESENTATION                             ; SIGNED    ; Untyped                                                                             ;
; LPM_PIPELINE                                   ; 0         ; Untyped                                                                             ;
; LATENCY                                        ; 0         ; Untyped                                                                             ;
; INPUT_A_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; INPUT_B_IS_CONSTANT                            ; NO        ; Untyped                                                                             ;
; USE_EAB                                        ; OFF       ; Untyped                                                                             ;
; MAXIMIZE_SPEED                                 ; 5         ; Untyped                                                                             ;
; DEVICE_FAMILY                                  ; Cyclone V ; Untyped                                                                             ;
; CARRY_CHAIN                                    ; MANUAL    ; Untyped                                                                             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT       ; TECH_MAPPER_APEX20K                                                                 ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; NO        ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0         ; Untyped                                                                             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0         ; Untyped                                                                             ;
; CBXI_PARAMETER                                 ; mult_uc11 ; Untyped                                                                             ;
; INPUT_A_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; INPUT_B_FIXED_VALUE                            ; Bx        ; Untyped                                                                             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF       ; Untyped                                                                             ;
+------------------------------------------------+-----------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                                                                         ;
+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+
; Name                                      ; Value                                                                                                        ;
+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+
; Number of entity instances                ; 1                                                                                                            ;
; Entity Instance                           ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                                                                    ;
;     -- WIDTH_A                            ; 8                                                                                                            ;
;     -- NUMWORDS_A                         ; 64                                                                                                           ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                 ;
;     -- WIDTH_B                            ; 8                                                                                                            ;
;     -- NUMWORDS_B                         ; 64                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                                                                                       ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                 ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                         ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA                                                                                                     ;
+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                                                                                                  ;
+---------------------------------------+---------------------------------------------------------------------------------------------------------+
; Name                                  ; Value                                                                                                   ;
+---------------------------------------+---------------------------------------------------------------------------------------------------------+
; Number of entity instances            ; 39                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_0  ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 19                                                                                                      ;
;     -- LPM_WIDTHP                     ; 35                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_1  ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 19                                                                                                      ;
;     -- LPM_WIDTHP                     ; 35                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_2  ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 19                                                                                                      ;
;     -- LPM_WIDTHP                     ; 35                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_3  ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 19                                                                                                      ;
;     -- LPM_WIDTHP                     ; 35                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_4  ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 19                                                                                                      ;
;     -- LPM_WIDTHP                     ; 35                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_5  ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 19                                                                                                      ;
;     -- LPM_WIDTHP                     ; 35                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_6  ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 19                                                                                                      ;
;     -- LPM_WIDTHP                     ; 35                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_7  ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 19                                                                                                      ;
;     -- LPM_WIDTHP                     ; 35                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_8  ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 19                                                                                                      ;
;     -- LPM_WIDTHP                     ; 35                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9  ;
;     -- LPM_WIDTHA                     ; 1                                                                                                       ;
;     -- LPM_WIDTHB                     ; 13                                                                                                      ;
;     -- LPM_WIDTHP                     ; 14                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_10 ;
;     -- LPM_WIDTHA                     ; 1                                                                                                       ;
;     -- LPM_WIDTHB                     ; 13                                                                                                      ;
;     -- LPM_WIDTHP                     ; 14                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_11 ;
;     -- LPM_WIDTHA                     ; 1                                                                                                       ;
;     -- LPM_WIDTHB                     ; 13                                                                                                      ;
;     -- LPM_WIDTHP                     ; 14                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_12 ;
;     -- LPM_WIDTHA                     ; 1                                                                                                       ;
;     -- LPM_WIDTHB                     ; 13                                                                                                      ;
;     -- LPM_WIDTHP                     ; 14                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_13 ;
;     -- LPM_WIDTHA                     ; 1                                                                                                       ;
;     -- LPM_WIDTHB                     ; 13                                                                                                      ;
;     -- LPM_WIDTHP                     ; 14                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_14 ;
;     -- LPM_WIDTHA                     ; 1                                                                                                       ;
;     -- LPM_WIDTHB                     ; 13                                                                                                      ;
;     -- LPM_WIDTHP                     ; 14                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_15 ;
;     -- LPM_WIDTHA                     ; 1                                                                                                       ;
;     -- LPM_WIDTHB                     ; 13                                                                                                      ;
;     -- LPM_WIDTHP                     ; 14                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_16 ;
;     -- LPM_WIDTHA                     ; 1                                                                                                       ;
;     -- LPM_WIDTHB                     ; 13                                                                                                      ;
;     -- LPM_WIDTHP                     ; 14                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_17 ;
;     -- LPM_WIDTHA                     ; 1                                                                                                       ;
;     -- LPM_WIDTHB                     ; 13                                                                                                      ;
;     -- LPM_WIDTHP                     ; 14                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult10         ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 14                                                                                                      ;
;     -- LPM_WIDTHP                     ; 30                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult9          ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult8          ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult7          ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult6          ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult5          ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult4          ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult3          ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult20         ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult19         ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult18         ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult17         ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult2          ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult1          ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult0          ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 15                                                                                                      ;
;     -- LPM_WIDTHP                     ; 31                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult16         ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult15         ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult14         ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult13         ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult12         ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 16                                                                                                      ;
;     -- LPM_WIDTHP                     ; 32                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
; Entity Instance                       ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult11         ;
;     -- LPM_WIDTHA                     ; 16                                                                                                      ;
;     -- LPM_WIDTHB                     ; 15                                                                                                      ;
;     -- LPM_WIDTHP                     ; 31                                                                                                      ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                      ;
;     -- USE_EAB                        ; OFF                                                                                                     ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; NO                                                                                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                      ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                      ;
+---------------------------------------+---------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|altera_reset_controller:rst_controller" ;
+----------------+--------+----------+-------------------------------------------------------+
; Port           ; Type   ; Severity ; Details                                               ;
+----------------+--------+----------+-------------------------------------------------------+
; reset_req      ; Output ; Info     ; Explicitly unconnected                                ;
; reset_req_in0  ; Input  ; Info     ; Stuck at GND                                          ;
; reset_in1      ; Input  ; Info     ; Stuck at GND                                          ;
; reset_req_in1  ; Input  ; Info     ; Stuck at GND                                          ;
; reset_in2      ; Input  ; Info     ; Stuck at GND                                          ;
; reset_req_in2  ; Input  ; Info     ; Stuck at GND                                          ;
; reset_in3      ; Input  ; Info     ; Stuck at GND                                          ;
; reset_req_in3  ; Input  ; Info     ; Stuck at GND                                          ;
; reset_in4      ; Input  ; Info     ; Stuck at GND                                          ;
; reset_req_in4  ; Input  ; Info     ; Stuck at GND                                          ;
; reset_in5      ; Input  ; Info     ; Stuck at GND                                          ;
; reset_req_in5  ; Input  ; Info     ; Stuck at GND                                          ;
; reset_in6      ; Input  ; Info     ; Stuck at GND                                          ;
; reset_req_in6  ; Input  ; Info     ; Stuck at GND                                          ;
; reset_in7      ; Input  ; Info     ; Stuck at GND                                          ;
; reset_req_in7  ; Input  ; Info     ; Stuck at GND                                          ;
; reset_in8      ; Input  ; Info     ; Stuck at GND                                          ;
; reset_req_in8  ; Input  ; Info     ; Stuck at GND                                          ;
; reset_in9      ; Input  ; Info     ; Stuck at GND                                          ;
; reset_req_in9  ; Input  ; Info     ; Stuck at GND                                          ;
; reset_in10     ; Input  ; Info     ; Stuck at GND                                          ;
; reset_req_in10 ; Input  ; Info     ; Stuck at GND                                          ;
; reset_in11     ; Input  ; Info     ; Stuck at GND                                          ;
; reset_req_in11 ; Input  ; Info     ; Stuck at GND                                          ;
; reset_in12     ; Input  ; Info     ; Stuck at GND                                          ;
; reset_req_in12 ; Input  ; Info     ; Stuck at GND                                          ;
; reset_in13     ; Input  ; Info     ; Stuck at GND                                          ;
; reset_req_in13 ; Input  ; Info     ; Stuck at GND                                          ;
; reset_in14     ; Input  ; Info     ; Stuck at GND                                          ;
; reset_req_in14 ; Input  ; Info     ; Stuck at GND                                          ;
; reset_in15     ; Input  ; Info     ; Stuck at GND                                          ;
; reset_req_in15 ; Input  ; Info     ; Stuck at GND                                          ;
+----------------+--------+----------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter" ;
+----------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                 ; Type  ; Severity ; Details                                                                                                                                        ;
+----------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+
; in_command_size_data ; Input ; Info     ; Stuck at GND                                                                                                                                   ;
+----------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor" ;
+----------------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                                                                                                                                     ;
+----------------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; sink_valid           ; Input  ; Info     ; Stuck at GND                                                                                                                                                                                ;
; sink_ready           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                         ;
; sink_is_compressed   ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                                ;
; sink_burstsize[2..1] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                                ;
; sink_burstsize[0]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                                ;
; source_startofpacket ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                         ;
; source_valid         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                         ;
; source_addr          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                         ;
; source_burstwrap     ; Output ; Info     ; Explicitly unconnected                                                                                                                                                                      ;
; source_byte_cnt      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                         ;
; source_is_compressed ; Output ; Info     ; Explicitly unconnected                                                                                                                                                                      ;
; source_burstsize     ; Output ; Info     ; Explicitly unconnected                                                                                                                                                                      ;
+----------------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter" ;
+----------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                 ; Type  ; Severity ; Details                                                                                                                                        ;
+----------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+
; in_command_size_data ; Input ; Info     ; Stuck at GND                                                                                                                                   ;
+----------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_router_001:router_001|LevinsonDurbinTest_mm_interconnect_0_router_001_default_decode:the_default_decode" ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                                                                                                                    ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; default_destination_id ; Output ; Info     ; Explicitly unconnected                                                                                                                                                                                     ;
; default_wr_channel     ; Output ; Info     ; Explicitly unconnected                                                                                                                                                                                     ;
; default_rd_channel     ; Output ; Info     ; Explicitly unconnected                                                                                                                                                                                     ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_router:router|LevinsonDurbinTest_mm_interconnect_0_router_default_decode:the_default_decode" ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                                                                                                        ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; default_destination_id ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                            ;
; default_wr_channel     ; Output ; Info     ; Explicitly unconnected                                                                                                                                                                         ;
; default_rd_channel     ; Output ; Info     ; Explicitly unconnected                                                                                                                                                                         ;
; default_src_channel    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                            ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo" ;
+-------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                                                                 ;
+-------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                                                            ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                                                            ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                                                            ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                                                            ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                                                            ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                                                            ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                                                            ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
+-------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent" ;
+-----------------------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                                                         ;
+-----------------------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                                                                    ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                                                                    ;
+-----------------------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:master_0_master_agent" ;
+-----------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------+
; Port                  ; Type   ; Severity ; Details                                                                                                         ;
+-----------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------+
; av_response           ; Output ; Info     ; Explicitly unconnected                                                                                          ;
; av_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                                          ;
+-----------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator" ;
+------------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                                                 ;
+------------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------+
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; av_byteenable          ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                                                            ;
; av_waitrequest         ; Input  ; Info     ; Stuck at GND                                                                                                                            ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; av_chipselect          ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                                                            ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                                                            ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                                                                  ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                                                            ;
+------------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:master_0_master_translator" ;
+------------------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                                  ;
+------------------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------+
; av_burstcount          ; Input  ; Info     ; Stuck at VCC                                                                                                             ;
; av_beginbursttransfer  ; Input  ; Info     ; Stuck at GND                                                                                                             ;
; av_begintransfer       ; Input  ; Info     ; Stuck at GND                                                                                                             ;
; av_chipselect          ; Input  ; Info     ; Stuck at GND                                                                                                             ;
; av_lock                ; Input  ; Info     ; Stuck at GND                                                                                                             ;
; av_debugaccess         ; Input  ; Info     ; Stuck at GND                                                                                                             ;
; uav_clken              ; Output ; Info     ; Explicitly unconnected                                                                                                   ;
; av_clken               ; Input  ; Info     ; Stuck at VCC                                                                                                             ;
; uav_response           ; Input  ; Info     ; Stuck at GND                                                                                                             ;
; av_response            ; Output ; Info     ; Explicitly unconnected                                                                                                   ;
; uav_writeresponsevalid ; Input  ; Info     ; Stuck at GND                                                                                                             ;
; av_writeresponsevalid  ; Output ; Info     ; Explicitly unconnected                                                                                                   ;
+------------------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1" ;
+----------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                          ;
+----------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; reset_in ; Input ; Info     ; Stuck at GND                                                                                                                                     ;
+----------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller" ;
+----------------+--------+----------+--------------------------------------------------------------------------------------------+
; Port           ; Type   ; Severity ; Details                                                                                    ;
+----------------+--------+----------+--------------------------------------------------------------------------------------------+
; reset_req      ; Output ; Info     ; Explicitly unconnected                                                                     ;
; reset_req_in0  ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_in1      ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_req_in1  ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_in2      ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_req_in2  ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_in3      ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_req_in3  ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_in4      ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_req_in4  ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_in5      ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_req_in5  ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_in6      ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_req_in6  ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_in7      ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_req_in7  ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_in8      ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_req_in8  ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_in9      ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_req_in9  ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_in10     ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_req_in10 ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_in11     ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_req_in11 ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_in12     ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_req_in12 ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_in13     ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_req_in13 ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_in14     ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_req_in14 ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_in15     ; Input  ; Info     ; Stuck at GND                                                                               ;
; reset_req_in15 ; Input  ; Info     ; Stuck at GND                                                                               ;
+----------------+--------+----------+--------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo" ;
+-------------------+--------+----------+-----------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                     ;
+-------------------+--------+----------+-----------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                      ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                      ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                      ;
; in_startofpacket  ; Input  ; Info     ; Stuck at GND                                                                ;
; in_endofpacket    ; Input  ; Info     ; Stuck at GND                                                                ;
; out_startofpacket ; Output ; Info     ; Explicitly unconnected                                                      ;
; out_endofpacket   ; Output ; Info     ; Explicitly unconnected                                                      ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                      ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                      ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                      ;
+-------------------+--------+----------+-----------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser" ;
+----------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port           ; Type  ; Severity ; Details                                                                                                                                                                                                                                                   ;
+----------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; sense_pos_edge ; Input ; Info     ; Stuck at VCC                                                                                                                                                                                                                                              ;
+----------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter" ;
+-----------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                                                                                                                                                                       ;
+-----------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; out_valid ; Output ; Info     ; Explicitly unconnected                                                                                                                                                                                                                                        ;
+-----------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover" ;
+-----------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                                                                                                                                                                     ;
+-----------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; in_ready  ; Output ; Info     ; Explicitly unconnected                                                                                                                                                                                                                                      ;
; out_ready ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                                                                                                ;
+-----------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                                                                                                                                                         ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; din  ; Input ; Info     ; Stuck at VCC                                                                                                                                                                                                                                                                    ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer" ;
+---------+-------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                                                                                                                       ;
+---------+-------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; reset_n ; Input ; Info     ; Stuck at VCC                                                                                                                                                                                                                                                                  ;
+---------+-------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer" ;
+---------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                                                                                                                  ;
+---------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; reset_n ; Input ; Info     ; Stuck at VCC                                                                                                                                                                                                                                                             ;
+---------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer" ;
+---------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                                                                                                               ;
+---------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; reset_n ; Input ; Info     ; Stuck at VCC                                                                                                                                                                                                                                                          ;
+---------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                                                                                                ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; din  ; Input ; Info     ; Stuck at VCC                                                                                                                                                                                                           ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component" ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                                                                                                                                         ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tms             ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
; jtag_state_tlr  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
; jtag_state_rti  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
; jtag_state_sdrs ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
; jtag_state_cdr  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
; jtag_state_sdr  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
; jtag_state_e1dr ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
; jtag_state_pdr  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
; jtag_state_e2dr ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
; jtag_state_udr  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
; jtag_state_sirs ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
; jtag_state_cir  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
; jtag_state_sir  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
; jtag_state_e1ir ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
; jtag_state_pir  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
; jtag_state_e2ir ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
; jtag_state_uir  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                        ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node"     ;
+--------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Port               ; Type   ; Severity ; Details                                                                                                                                        ;
+--------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+
; ir_out             ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (3 bits) it drives.  Extra input bit(s) "ir_out[2..1]" will be connected to GND. ;
; ir_out             ; Input  ; Info     ; Stuck at GND                                                                                                                                   ;
; virtual_state_cir  ; Output ; Info     ; Explicitly unconnected                                                                                                                         ;
; virtual_state_e1dr ; Output ; Info     ; Explicitly unconnected                                                                                                                         ;
; virtual_state_e2dr ; Output ; Info     ; Explicitly unconnected                                                                                                                         ;
; virtual_state_pdr  ; Output ; Info     ; Explicitly unconnected                                                                                                                         ;
; virtual_state_uir  ; Output ; Info     ; Explicitly unconnected                                                                                                                         ;
+--------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master" ;
+-----------------+--------+----------+---------------------------------------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                                                             ;
+-----------------+--------+----------+---------------------------------------------------------------------------------------------------------------------+
; source_ready    ; Input  ; Info     ; Stuck at VCC                                                                                                        ;
; mgmt_valid      ; Output ; Info     ; Explicitly unconnected                                                                                              ;
; mgmt_channel    ; Output ; Info     ; Explicitly unconnected                                                                                              ;
; mgmt_data       ; Output ; Info     ; Explicitly unconnected                                                                                              ;
; jtag_tck        ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_tms        ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_tdi        ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_tdo        ; Output ; Info     ; Explicitly unconnected                                                                                              ;
; jtag_ena        ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_usr1       ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_clr        ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_clrn       ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_state_tlr  ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_state_rti  ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_state_sdrs ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_state_cdr  ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_state_sdr  ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_state_e1dr ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_state_pdr  ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_state_e2dr ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_state_udr  ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_state_sirs ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_state_cir  ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_state_sir  ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_state_e1ir ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_state_pir  ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_state_e2ir ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_state_uir  ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_ir_in      ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; jtag_irq        ; Output ; Info     ; Explicitly unconnected                                                                                              ;
; jtag_ir_out     ; Output ; Info     ; Explicitly unconnected                                                                                              ;
; debug_reset     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.            ;
+-----------------+--------+----------+---------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div" ;
+------+--------+----------+------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                        ;
+------+--------+----------+------------------------------------------------------------------------------------------------+
; vout ; Output ; Info     ; Explicitly unconnected                                                                         ;
+------+--------+----------+------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div"       ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; R    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; err  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; arriav_ff             ; 3733                        ;
;     CLR               ; 126                         ;
;     CLR SLD           ; 1                           ;
;     ENA               ; 1046                        ;
;     ENA CLR           ; 157                         ;
;     ENA CLR SCLR      ; 50                          ;
;     ENA CLR SLD       ; 36                          ;
;     ENA SCLR          ; 1441                        ;
;     ENA SCLR SLD      ; 175                         ;
;     ENA SLD           ; 58                          ;
;     SCLR              ; 290                         ;
;     SCLR SLD          ; 28                          ;
;     SLD               ; 62                          ;
;     plain             ; 263                         ;
; arriav_lcell_comb     ; 10383                       ;
;     arith             ; 5032                        ;
;         0 data inputs ; 84                          ;
;         1 data inputs ; 449                         ;
;         2 data inputs ; 501                         ;
;         3 data inputs ; 622                         ;
;         4 data inputs ; 3375                        ;
;         5 data inputs ; 1                           ;
;     extend            ; 5                           ;
;         7 data inputs ; 5                           ;
;     normal            ; 2620                        ;
;         0 data inputs ; 2                           ;
;         1 data inputs ; 4                           ;
;         2 data inputs ; 472                         ;
;         3 data inputs ; 213                         ;
;         4 data inputs ; 1057                        ;
;         5 data inputs ; 279                         ;
;         6 data inputs ; 593                         ;
;     shared            ; 2726                        ;
;         0 data inputs ; 107                         ;
;         1 data inputs ; 292                         ;
;         2 data inputs ; 463                         ;
;         3 data inputs ; 1864                        ;
; boundary_port         ; 38                          ;
; stratixv_ram_block    ; 8                           ;
;                       ;                             ;
; Max LUT depth         ; 9.00                        ;
; Average LUT depth     ; 5.88                        ;
+-----------------------+-----------------------------+


+------------------------------------------------------------------+
; Post-Synthesis Netlist Statistics for Partition sld_hub:auto_hub ;
+-----------------------+------------------------------------------+
; Type                  ; Count                                    ;
+-----------------------+------------------------------------------+
; arriav_ff             ; 80                                       ;
;     CLR               ; 5                                        ;
;     ENA               ; 30                                       ;
;     ENA CLR           ; 22                                       ;
;     ENA CLR SLD       ; 1                                        ;
;     SCLR              ; 7                                        ;
;     plain             ; 15                                       ;
; arriav_lcell_comb     ; 101                                      ;
;     extend            ; 1                                        ;
;         7 data inputs ; 1                                        ;
;     normal            ; 100                                      ;
;         0 data inputs ; 1                                        ;
;         1 data inputs ; 6                                        ;
;         2 data inputs ; 21                                       ;
;         3 data inputs ; 23                                       ;
;         4 data inputs ; 15                                       ;
;         5 data inputs ; 20                                       ;
;         6 data inputs ; 14                                       ;
; boundary_port         ; 92                                       ;
;                       ;                                          ;
; Max LUT depth         ; 3.00                                     ;
; Average LUT depth     ; 1.51                                     ;
+-----------------------+------------------------------------------+


+---------------------------------+
; Elapsed Time Per Partition      ;
+------------------+--------------+
; Partition Name   ; Elapsed Time ;
+------------------+--------------+
; Top              ; 00:00:35     ;
; sld_hub:auto_hub ; 00:00:01     ;
+------------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Wed May 27 20:51:26 2015
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off LevinsonDurbinTest -c top_LevinsonDurbinTest
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 1 design units, including 1 entities, in source file ldr/reflect_coeff.v
    Info (12023): Found entity 1: reflect_coeff
Warning (10890): Verilog HDL Attribute warning at NumDen.v(40): overriding existing value for attribute "multstyle"
Info (12021): Found 1 design units, including 1 entities, in source file ldr/numden.v
    Info (12023): Found entity 1: NumDen
Info (12021): Found 1 design units, including 1 entities, in source file ldr/ldravalonwrapper.v
    Info (12023): Found entity 1: LDRavalonWrapper
Info (12021): Found 1 design units, including 1 entities, in source file ldr/ldr_tb.v
    Info (12023): Found entity 1: LDR_tb
Info (12021): Found 1 design units, including 1 entities, in source file ldr/ldr.v
    Info (12023): Found entity 1: LDR
Info (12021): Found 1 design units, including 1 entities, in source file ldr/divide_stage.v
    Info (12023): Found entity 1: divide_stage
Warning (12090): Entity "divide" obtained from "LDR/divide.v" instead of from Quartus II megafunction library
Info (12021): Found 1 design units, including 1 entities, in source file ldr/divide.v
    Info (12023): Found entity 1: divide
Info (12021): Found 1 design units, including 1 entities, in source file ldr/correlation.v
    Info (12023): Found entity 1: correlation
Info (12021): Found 1 design units, including 1 entities, in source file ldr/coeff_update.v
    Info (12023): Found entity 1: coeff_update
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/top_levinsondurbintest.bdf
    Info (12023): Found entity 1: top_LevinsonDurbinTest
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/levinsondurbintest.v
    Info (12023): Found entity 1: LevinsonDurbinTest
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_reset_controller.v
    Info (12023): Found entity 1: altera_reset_controller
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_reset_synchronizer.v
    Info (12023): Found entity 1: altera_reset_synchronizer
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/levinsondurbintest_mm_interconnect_0.v
    Info (12023): Found entity 1: LevinsonDurbinTest_mm_interconnect_0
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_merlin_width_adapter.sv
    Info (12023): Found entity 1: altera_merlin_width_adapter
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_merlin_address_alignment.sv
    Info (12023): Found entity 1: altera_merlin_address_alignment
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_merlin_burst_uncompressor.sv
    Info (12023): Found entity 1: altera_merlin_burst_uncompressor
Info (12021): Found 2 design units, including 2 entities, in source file levinsondurbintest/synthesis/submodules/altera_merlin_arbitrator.sv
    Info (12023): Found entity 1: altera_merlin_arbitrator
    Info (12023): Found entity 2: altera_merlin_arb_adder
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/levinsondurbintest_mm_interconnect_0_rsp_mux.sv
    Info (12023): Found entity 1: LevinsonDurbinTest_mm_interconnect_0_rsp_mux
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/levinsondurbintest_mm_interconnect_0_cmd_mux.sv
    Info (12023): Found entity 1: LevinsonDurbinTest_mm_interconnect_0_cmd_mux
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/levinsondurbintest_mm_interconnect_0_cmd_demux.sv
    Info (12023): Found entity 1: LevinsonDurbinTest_mm_interconnect_0_cmd_demux
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_merlin_burst_adapter.sv
    Info (12023): Found entity 1: altera_merlin_burst_adapter
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_merlin_burst_adapter_uncmpr.sv
    Info (12023): Found entity 1: altera_merlin_burst_adapter_uncompressed_only
Info (12021): Found 5 design units, including 5 entities, in source file levinsondurbintest/synthesis/submodules/altera_merlin_burst_adapter_13_1.sv
    Info (12023): Found entity 1: altera_merlin_burst_adapter_burstwrap_increment
    Info (12023): Found entity 2: altera_merlin_burst_adapter_adder
    Info (12023): Found entity 3: altera_merlin_burst_adapter_subtractor
    Info (12023): Found entity 4: altera_merlin_burst_adapter_min
    Info (12023): Found entity 5: altera_merlin_burst_adapter_13_1
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_merlin_burst_adapter_new.sv
    Info (12023): Found entity 1: altera_merlin_burst_adapter_new
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_incr_burst_converter.sv
    Info (12023): Found entity 1: altera_incr_burst_converter
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_wrap_burst_converter.sv
    Info (12023): Found entity 1: altera_wrap_burst_converter
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_default_burst_converter.sv
    Info (12023): Found entity 1: altera_default_burst_converter
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_avalon_st_pipeline_stage.sv
    Info (12023): Found entity 1: altera_avalon_st_pipeline_stage
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_avalon_st_pipeline_base.v
    Info (12023): Found entity 1: altera_avalon_st_pipeline_base
Info (12021): Found 2 design units, including 2 entities, in source file levinsondurbintest/synthesis/submodules/levinsondurbintest_mm_interconnect_0_router_001.sv
    Info (12023): Found entity 1: LevinsonDurbinTest_mm_interconnect_0_router_001_default_decode
    Info (12023): Found entity 2: LevinsonDurbinTest_mm_interconnect_0_router_001
Info (12021): Found 2 design units, including 2 entities, in source file levinsondurbintest/synthesis/submodules/levinsondurbintest_mm_interconnect_0_router.sv
    Info (12023): Found entity 1: LevinsonDurbinTest_mm_interconnect_0_router_default_decode
    Info (12023): Found entity 2: LevinsonDurbinTest_mm_interconnect_0_router
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_avalon_sc_fifo.v
    Info (12023): Found entity 1: altera_avalon_sc_fifo
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_merlin_slave_agent.sv
    Info (12023): Found entity 1: altera_merlin_slave_agent
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_merlin_master_agent.sv
    Info (12023): Found entity 1: altera_merlin_master_agent
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_merlin_slave_translator.sv
    Info (12023): Found entity 1: altera_merlin_slave_translator
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_merlin_master_translator.sv
    Info (12023): Found entity 1: altera_merlin_master_translator
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/levinsondurbintest_master_0.v
    Info (12023): Found entity 1: LevinsonDurbinTest_master_0
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/levinsondurbintest_master_0_p2b_adapter.sv
    Info (12023): Found entity 1: LevinsonDurbinTest_master_0_p2b_adapter
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/levinsondurbintest_master_0_b2p_adapter.sv
    Info (12023): Found entity 1: LevinsonDurbinTest_master_0_b2p_adapter
Info (12021): Found 7 design units, including 7 entities, in source file levinsondurbintest/synthesis/submodules/altera_avalon_packets_to_master.v
    Info (12023): Found entity 1: altera_avalon_packets_to_master
    Info (12023): Found entity 2: packets_to_fifo
    Info (12023): Found entity 3: fifo_buffer_single_clock_fifo
    Info (12023): Found entity 4: fifo_buffer_scfifo_with_controls
    Info (12023): Found entity 5: fifo_buffer
    Info (12023): Found entity 6: fifo_to_packet
    Info (12023): Found entity 7: packets_to_master
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_avalon_st_packets_to_bytes.v
    Info (12023): Found entity 1: altera_avalon_st_packets_to_bytes
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_avalon_st_bytes_to_packets.v
    Info (12023): Found entity 1: altera_avalon_st_bytes_to_packets
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/levinsondurbintest_master_0_timing_adt.sv
    Info (12023): Found entity 1: LevinsonDurbinTest_master_0_timing_adt
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_avalon_st_jtag_interface.v
    Info (12023): Found entity 1: altera_avalon_st_jtag_interface
Info (12021): Found 3 design units, including 3 entities, in source file levinsondurbintest/synthesis/submodules/altera_jtag_dc_streaming.v
    Info (12023): Found entity 1: altera_jtag_control_signal_crosser
    Info (12023): Found entity 2: altera_jtag_src_crosser
    Info (12023): Found entity 3: altera_jtag_dc_streaming
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_jtag_sld_node.v
    Info (12023): Found entity 1: altera_jtag_sld_node
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_jtag_streaming.v
    Info (12023): Found entity 1: altera_jtag_streaming
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_avalon_st_clock_crosser.v
    Info (12023): Found entity 1: altera_avalon_st_clock_crosser
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_avalon_st_idle_remover.v
    Info (12023): Found entity 1: altera_avalon_st_idle_remover
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/altera_avalon_st_idle_inserter.v
    Info (12023): Found entity 1: altera_avalon_st_idle_inserter
Info (12021): Found 1 design units, including 1 entities, in source file levinsondurbintest/synthesis/submodules/ldravalonwrapper.v
    Info (12023): Found entity 1: LDRavalonWrapper
Info (12127): Elaborating entity "top_LevinsonDurbinTest" for the top level hierarchy
Info (12128): Elaborating entity "LevinsonDurbinTest" for hierarchy "LevinsonDurbinTest:inst"
Info (12128): Elaborating entity "LDRavalonWrapper" for hierarchy "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0"
Warning (10036): Verilog HDL or VHDL warning at LDRavalonWrapper.v(18): object "mem_null" assigned a value but never read
Warning (10230): Verilog HDL assignment warning at LDRavalonWrapper.v(82): truncated value with size 32 to match size of target (16)
Info (12128): Elaborating entity "LDR" for hierarchy "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR"
Info (10264): Verilog HDL Case Statement information at LDR.v(233): all case item expressions in this case statement are onehot
Warning (10230): Verilog HDL assignment warning at LDR.v(897): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at LDR.v(1591): truncated value with size 32 to match size of target (16)
Info (12128): Elaborating entity "divide" for hierarchy "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div"
Warning (10230): Verilog HDL assignment warning at divide.v(99): truncated value with size 32 to match size of target (1)
Info (12128): Elaborating entity "divide_stage" for hierarchy "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div"
Warning (10858): Verilog HDL warning at divide_stage.v(26): object v4 used but never assigned
Warning (10230): Verilog HDL assignment warning at divide_stage.v(118): truncated value with size 32 to match size of target (5)
Warning (10030): Net "v4" at divide_stage.v(26) has no driver or initial value, using a default initial value '0'
Info (12128): Elaborating entity "NumDen" for hierarchy "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden"
Info (12128): Elaborating entity "reflect_coeff" for hierarchy "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc"
Warning (10230): Verilog HDL assignment warning at reflect_coeff.v(27): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at reflect_coeff.v(40): truncated value with size 32 to match size of target (16)
Info (12128): Elaborating entity "coeff_update" for hierarchy "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu"
Warning (10230): Verilog HDL assignment warning at coeff_update.v(213): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at coeff_update.v(214): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at coeff_update.v(215): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at coeff_update.v(216): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at coeff_update.v(217): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at coeff_update.v(218): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at coeff_update.v(219): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at coeff_update.v(220): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at coeff_update.v(221): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at coeff_update.v(222): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at coeff_update.v(223): truncated value with size 32 to match size of target (16)
Info (12128): Elaborating entity "LevinsonDurbinTest_master_0" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0"
Info (12128): Elaborating entity "altera_avalon_st_jtag_interface" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master"
Info (12128): Elaborating entity "altera_jtag_sld_node" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node"
Info (12128): Elaborating entity "sld_virtual_jtag_basic" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component"
Info (12130): Elaborated megafunction instantiation "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component"
Info (12133): Instantiated megafunction "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component" with the following parameter:
    Info (12134): Parameter "sld_mfg_id" = "110"
    Info (12134): Parameter "sld_type_id" = "132"
    Info (12134): Parameter "sld_version" = "1"
    Info (12134): Parameter "sld_auto_instance_index" = "YES"
    Info (12134): Parameter "sld_instance_index" = "0"
    Info (12134): Parameter "sld_ir_width" = "3"
    Info (12134): Parameter "sld_sim_action" = ""
    Info (12134): Parameter "sld_sim_n_scan" = "0"
    Info (12134): Parameter "sld_sim_total_length" = "0"
Info (12128): Elaborating entity "sld_virtual_jtag_impl" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst"
Info (12131): Elaborated megafunction instantiation "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst", which is child of megafunction instantiation "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component"
Info (12128): Elaborating entity "sld_jtag_endpoint_adapter" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst|sld_jtag_endpoint_adapter:jtag_signal_adapter"
Info (12128): Elaborating entity "altera_jtag_dc_streaming" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming"
Info (12128): Elaborating entity "altera_std_synchronizer" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer"
Info (12130): Elaborated megafunction instantiation "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer"
Info (12133): Instantiated megafunction "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer" with the following parameter:
    Info (12134): Parameter "depth" = "3"
Info (12128): Elaborating entity "altera_jtag_streaming" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming"
Info (12128): Elaborating entity "altera_std_synchronizer" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer"
Info (12130): Elaborated megafunction instantiation "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer"
Info (12133): Instantiated megafunction "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer" with the following parameter:
    Info (12134): Parameter "depth" = "8"
Info (12128): Elaborating entity "altera_avalon_st_idle_remover" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover"
Info (12128): Elaborating entity "altera_avalon_st_idle_inserter" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter"
Info (12128): Elaborating entity "altera_avalon_st_clock_crosser" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser"
Info (12128): Elaborating entity "altera_avalon_st_pipeline_base" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage"
Info (12128): Elaborating entity "altera_jtag_src_crosser" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser"
Info (12128): Elaborating entity "altera_jtag_control_signal_crosser" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser"
Info (12128): Elaborating entity "LevinsonDurbinTest_master_0_timing_adt" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|LevinsonDurbinTest_master_0_timing_adt:timing_adt"
Warning (10036): Verilog HDL or VHDL warning at LevinsonDurbinTest_master_0_timing_adt.sv(82): object "in_ready" assigned a value but never read
Info (12128): Elaborating entity "altera_avalon_sc_fifo" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo"
Info (12128): Elaborating entity "altera_avalon_st_bytes_to_packets" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p"
Info (12128): Elaborating entity "altera_avalon_st_packets_to_bytes" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b"
Info (12128): Elaborating entity "altera_avalon_packets_to_master" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto"
Info (12128): Elaborating entity "packets_to_master" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m"
Info (12128): Elaborating entity "LevinsonDurbinTest_master_0_b2p_adapter" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|LevinsonDurbinTest_master_0_b2p_adapter:b2p_adapter"
Warning (10036): Verilog HDL or VHDL warning at LevinsonDurbinTest_master_0_b2p_adapter.sv(78): object "out_channel" assigned a value but never read
Warning (10230): Verilog HDL assignment warning at LevinsonDurbinTest_master_0_b2p_adapter.sv(90): truncated value with size 8 to match size of target (1)
Info (12128): Elaborating entity "LevinsonDurbinTest_master_0_p2b_adapter" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|LevinsonDurbinTest_master_0_p2b_adapter:p2b_adapter"
Info (12128): Elaborating entity "altera_reset_controller" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller"
Info (12128): Elaborating entity "altera_reset_synchronizer" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1"
Info (12128): Elaborating entity "altera_reset_synchronizer" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1"
Info (12128): Elaborating entity "LevinsonDurbinTest_mm_interconnect_0" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0"
Info (12128): Elaborating entity "altera_merlin_master_translator" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:master_0_master_translator"
Info (12128): Elaborating entity "altera_merlin_slave_translator" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator"
Info (12128): Elaborating entity "altera_merlin_master_agent" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:master_0_master_agent"
Info (12128): Elaborating entity "altera_merlin_slave_agent" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent"
Info (12128): Elaborating entity "altera_merlin_burst_uncompressor" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor"
Info (12128): Elaborating entity "altera_avalon_sc_fifo" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo"
Info (12128): Elaborating entity "LevinsonDurbinTest_mm_interconnect_0_router" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_router:router"
Info (12128): Elaborating entity "LevinsonDurbinTest_mm_interconnect_0_router_default_decode" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_router:router|LevinsonDurbinTest_mm_interconnect_0_router_default_decode:the_default_decode"
Info (12128): Elaborating entity "LevinsonDurbinTest_mm_interconnect_0_router_001" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_router_001:router_001"
Info (12128): Elaborating entity "LevinsonDurbinTest_mm_interconnect_0_router_001_default_decode" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_router_001:router_001|LevinsonDurbinTest_mm_interconnect_0_router_001_default_decode:the_default_decode"
Info (12128): Elaborating entity "altera_merlin_burst_adapter" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:levinsondurbin_0_avalon_slave_0_burst_adapter"
Info (12128): Elaborating entity "altera_merlin_burst_adapter_uncompressed_only" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:levinsondurbin_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_uncompressed_only:altera_merlin_burst_adapter_uncompressed_only.burst_adapter"
Info (12128): Elaborating entity "LevinsonDurbinTest_mm_interconnect_0_cmd_demux" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_cmd_demux:cmd_demux"
Info (12128): Elaborating entity "LevinsonDurbinTest_mm_interconnect_0_cmd_mux" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_cmd_mux:cmd_mux"
Info (12128): Elaborating entity "LevinsonDurbinTest_mm_interconnect_0_rsp_mux" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|LevinsonDurbinTest_mm_interconnect_0_rsp_mux:rsp_mux"
Info (12128): Elaborating entity "altera_merlin_width_adapter" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter"
Warning (10036): Verilog HDL or VHDL warning at altera_merlin_width_adapter.sv(731): object "aligned_addr" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at altera_merlin_width_adapter.sv(732): object "aligned_byte_cnt" assigned a value but never read
Info (12128): Elaborating entity "altera_merlin_width_adapter" for hierarchy "LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter"
Info (11170): Start IP generation for the debug fabric within sld_hub.
Info (11172): Alt_sld_fab: SLD fabric agents which did not specify prefer_host were connected to JTAG
Info (11172): Alt_sld_fab: Generating alt_sld_fab "alt_sld_fab" for QUARTUS_SYNTH
Info (11172): Presplit: "alt_sld_fab" instantiated altera_super_splitter "presplit"
Info (11172): Splitter: "alt_sld_fab" instantiated altera_sld_splitter "splitter"
Info (11172): Sldfabric: "alt_sld_fab" instantiated altera_sld_jtag_hub "sldfabric"
Info (11172): Ident: "alt_sld_fab" instantiated altera_connection_identification_hub "ident"
Info (11172): Alt_sld_fab: Done "alt_sld_fab" with 5 modules, 5 files
Info (11171): Finished IP generation for the debug fabric within sld_hub.
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sldf5ad9865/alt_sld_fab.v
    Info (12023): Found entity 1: alt_sld_fab
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sldf5ad9865/submodules/alt_sld_fab_ident.sv
    Info (12023): Found entity 1: alt_sld_fab_ident
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sldf5ad9865/submodules/alt_sld_fab_presplit.sv
    Info (12023): Found entity 1: alt_sld_fab_presplit
Info (12021): Found 2 design units, including 1 entities, in source file db/ip/sldf5ad9865/submodules/alt_sld_fab_sldfabric.vhd
    Info (12022): Found design unit 1: alt_sld_fab_sldfabric-rtl
    Info (12023): Found entity 1: alt_sld_fab_sldfabric
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sldf5ad9865/submodules/alt_sld_fab_splitter.sv
    Info (12023): Found entity 1: alt_sld_fab_splitter
Info (19000): Inferred 1 megafunctions from design logic
    Info (276029): Inferred altsyncram megafunction from the following design logic: "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|mem_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to DUAL_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 6
        Info (286033): Parameter NUMWORDS_A set to 64
        Info (286033): Parameter WIDTH_B set to 8
        Info (286033): Parameter WIDTHAD_B set to 6
        Info (286033): Parameter NUMWORDS_B set to 64
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_REG_B set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_B set to NONE
        Info (286033): Parameter OUTDATA_ACLR_B set to NONE
        Info (286033): Parameter ADDRESS_REG_B set to CLOCK0
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter READ_DURING_WRITE_MODE_MIXED_PORTS set to OLD_DATA
Info (278001): Inferred 39 megafunctions from design logic
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult9~mult_llmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult8~mult_llmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult7~mult_llmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult6~mult_llmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult5~mult_llmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult4~mult_llmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult3~mult_llmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult2~mult_llmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult1~mult_llmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult9~mult_hlmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult8~mult_hlmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult7~mult_hlmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult6~mult_hlmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult5~mult_hlmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult4~mult_hlmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult3~mult_hlmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult2~mult_hlmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|Mult1~mult_hlmacmult"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult10"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult9"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult8"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult7"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult6"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult5"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult4"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult3"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult20"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult19"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult18"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult17"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult2"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult1"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult16"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult15"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult14"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult13"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult12"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|Mult11"
Info (12130): Elaborated megafunction instantiation "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0"
Info (12133): Instantiated megafunction "LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "DUAL_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "6"
    Info (12134): Parameter "NUMWORDS_A" = "64"
    Info (12134): Parameter "WIDTH_B" = "8"
    Info (12134): Parameter "WIDTHAD_B" = "6"
    Info (12134): Parameter "NUMWORDS_B" = "64"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_REG_B" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_B" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_B" = "NONE"
    Info (12134): Parameter "ADDRESS_REG_B" = "CLOCK0"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "READ_DURING_WRITE_MODE_MIXED_PORTS" = "OLD_DATA"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_g0n1.tdf
    Info (12023): Found entity 1: altsyncram_g0n1
Info (12130): Elaborated megafunction instantiation "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_0"
Info (12133): Instantiated megafunction "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "19"
    Info (12134): Parameter "LPM_WIDTHP" = "35"
    Info (12134): Parameter "LPM_WIDTHR" = "35"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
    Info (12134): Parameter "DEDICATED_MULTIPLIER_CIRCUITRY" = "NO"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_5d11.v
    Info (12023): Found entity 1: mult_5d11
Info (12130): Elaborated megafunction instantiation "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9"
Info (12133): Instantiated megafunction "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "1"
    Info (12134): Parameter "LPM_WIDTHB" = "13"
    Info (12134): Parameter "LPM_WIDTHP" = "14"
    Info (12134): Parameter "LPM_WIDTHR" = "14"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "6"
    Info (12134): Parameter "DEDICATED_MULTIPLIER_CIRCUITRY" = "NO"
Info (12131): Elaborated megafunction instantiation "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9|multcore:mult_core", which is child of megafunction instantiation "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9"
Info (12131): Elaborated megafunction instantiation "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9|multcore:mult_core|lpm_add_sub:adder", which is child of megafunction instantiation "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_iug.tdf
    Info (12023): Found entity 1: add_sub_iug
Info (12131): Elaborated megafunction instantiation "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9|altshift:external_latency_ffs", which is child of megafunction instantiation "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9"
Info (12130): Elaborated megafunction instantiation "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult10"
Info (12133): Instantiated megafunction "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult10" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "14"
    Info (12134): Parameter "LPM_WIDTHP" = "30"
    Info (12134): Parameter "LPM_WIDTHR" = "30"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
    Info (12134): Parameter "DEDICATED_MULTIPLIER_CIRCUITRY" = "NO"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_sc11.v
    Info (12023): Found entity 1: mult_sc11
Info (12130): Elaborated megafunction instantiation "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult9"
Info (12133): Instantiated megafunction "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult9" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "16"
    Info (12134): Parameter "LPM_WIDTHP" = "32"
    Info (12134): Parameter "LPM_WIDTHR" = "32"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
    Info (12134): Parameter "DEDICATED_MULTIPLIER_CIRCUITRY" = "NO"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_vc11.v
    Info (12023): Found entity 1: mult_vc11
Info (12130): Elaborated megafunction instantiation "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "15"
    Info (12134): Parameter "LPM_WIDTHP" = "31"
    Info (12134): Parameter "LPM_WIDTHR" = "31"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
    Info (12134): Parameter "DEDICATED_MULTIPLIER_CIRCUITRY" = "NO"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_uc11.v
    Info (12023): Found entity 1: mult_uc11
Info (270000): Limiting DSP block usage to 25 DSP block(s) for the partition Top
Info (270000): Limiting DSP block usage to 25 DSP block(s) for the partition sld_hub:auto_hub
Warning (12241): 3 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (13014): Ignored 8117 buffer(s)
    Info (13019): Ignored 8117 SOFT buffer(s)
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "led[7]" is stuck at VCC
    Warning (13410): Pin "led[6]" is stuck at VCC
    Warning (13410): Pin "led[5]" is stuck at VCC
    Warning (13410): Pin "led[4]" is stuck at VCC
    Warning (13410): Pin "led[3]" is stuck at VCC
    Warning (13410): Pin "led[2]" is stuck at VCC
Info (286031): Timing-Driven Synthesis is running on partition "Top"
Info (17049): 516 registers lost all their fanouts during netlist optimizations.
Info (286031): Timing-Driven Synthesis is running on partition "sld_hub:auto_hub"
Info (144001): Generated suppressed messages file C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/output_files/top_LevinsonDurbinTest.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 12447 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 4 input pins
    Info (21059): Implemented 9 output pins
    Info (21061): Implemented 12425 logic cells
    Info (21064): Implemented 8 RAM segments
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 37 warnings
    Info: Peak virtual memory: 820 megabytes
    Info: Processing ended: Wed May 27 20:52:57 2015
    Info: Elapsed time: 00:01:31
    Info: Total CPU time (on all processors): 00:02:31


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/output_files/top_LevinsonDurbinTest.map.smsg.


