<config>
  <ip_core>
    <!-- clk,ceなどを除くInput/Outputは定義順序は接続順序と揃える -->
    <add_int>
      <use_ip_core>  true  </use_ip_core>
      <latency>      1      </latency>
      <module_name>  myAdd  </module_name>
      <instance_name> add    </instance_name>
      <num_module>   1      </num_module>

      <io>
        <info>
          <port_name> a </port_name>
          <bit_width> 32 </bit_width>
          <type> input </type>
        </info>
        <info>
          <port_name> b </port_name>
          <bit_width> 32 </bit_width>
          <type> input </type>
        </info>
        <info>
          <port_name> clk </port_name>
          <bit_width> 32 </bit_width>
          <type> clock </type>
        </info>
        <info>
          <port_name> ce </port_name>
          <bit_width> 1 </bit_width>
          <type> clock_enable </type>
        </info>
        <info>
          <port_name> s </port_name>
          <bit_width> 32 </bit_width>
          <type> output </type>
        </info>
      </io>
    </add_int>

    <mul>
      <use_ip_core>  true       </use_ip_core>
      <latency>      1          </latency>
      <module_name>  multiplier </module_name>
      <instance_name> mul        </instance_name>
      <num_module>   1          </num_module>

      <io>
        <info>
          <port_name> a </port_name>
          <bit_width> 32</bit_width>
          <type> input </type>
        </info>
        <info>
          <port_name> b </port_name>
          <bit_width> 32 </bit_width>
          <type> input </type>
        </info>
        <info>
          <port_name> clk </port_name>
          <bit_width> 1 </bit_width>
          <type> clock </type>
        </info>
        <info>
          <port_name> ce </port_name>
          <bit_widt> 1 </bit_widt>
          <type> clock_enable </type>
        </info>

        <info>
          <port_name> p </port_name>
          <bit_width> 32 </bit_width>
          <type> output </type>
        </info>
      </io>
    </mul>

    <s_div>
      <use_ip_core>  true    </use_ip_core>
      <latency>      36      </latency>
      <module_name>  Divider </module_name>
      <instance_name> div     </instance_name>

      <io>
        <info>
          <port_name> dividend </port_name>
          <bit_width> 32 </bit_width>
          <type> input </type>
        </info>
        <info>
          <port_name> divisor </port_name>
          <bit_width> 32 </bit_width>
          <type> input </type>
        </info>
        <info>
          <port_name> clk </port_name>
          <bit_width> 1 </bit_width>
          <type> clock </type>
        </info>
        <info>
          <port_name> quotient </port_name>
          <bit_width> 32 </bit_width>
          <type> output </type>
        </info>
        <info>
          <port_name> fractional </port_name>
          <bit_width> 32 </bit_width>
          <type> output </type>
        </info>
        <info>
          <port_name> rfd </port_name>
          <bit_width> 1 </bit_width>
          <type> output </type>
        </info>
      </io>
    </s_div>

    <s_rem>
      <use_ip_core>  true    </use_ip_core>
      <latency>      36      </latency>
      <module_name>  Divider </module_name>
      <instance_name> divrem  </instance_name>

      <io>
        <info>
          <port_name> dividend </port_name>
          <bit_width> 32 </bit_width>
          <type> input </type>
        </info>
        <info>
          <port_name> divisor </port_name>
          <bit_width> 32 </bit_width>
          <type> input </type>
        </info>
        <info>
          <port_name> clk </port_name>
          <bit_width> 1 </bit_width>
          <type> clock </type>
        </info>
        <info>
          <port_name> quotient </port_name>
          <bit_width> 32 </bit_width>
          <type> output </type>
        </info>
        <info>
          <port_name> fractional </port_name>
          <bit_width> 32 </bit_width>
          <type> output </type>
        </info>
        <info>
          <port_name> rfd </port_name>
          <bit_width> 1 </bit_width>
          <type> output </type>
        </info>
      </io>
    </s_rem>
  </ip_core>
</config>
