////////////////////////////////////////////////////////////////////////////////////////////
module MAX_12_BIT(
	input CLK,
	input SEL,
	input [11:0] IN_1,
	input [11:0] IN_2,
	output reg [11:0] OUT);
	//
	initial
		begin
			OUT <= 0;
		end
	//
	always @(posedge CLK)
	begin	
		if (SEL) OUT <= IN_2;
		else OUT <= IN_1;
	end
endmodule
////////////////////////////////////////////////////////////////////////////////////////////