TimeQuest Timing Analyzer report for driver_board
Sun Apr 14 11:19:37 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Hold: 'clk'
 13. Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Setup Transfers
 21. Hold Transfers
 22. Report TCCS
 23. Report RSKM
 24. Unconstrained Paths
 25. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; driver_board                                        ;
; Device Family      ; MAX II                                              ;
; Device Name        ; EPM1270T144I5                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Slow Model                                          ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-20        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 63.69 MHz ; 63.69 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -14.700 ; -3817.457     ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.379 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.289 ; -2.289        ;
+-------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                                        ;
+---------+--------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.700 ; fiber_tx:fiber_tx|send_moduleinfo[0] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 15.367     ;
; -14.164 ; fiber_tx:fiber_tx|send_moduleinfo[1] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 14.831     ;
; -14.124 ; fiber_tx:fiber_tx|send_volt[8]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 14.791     ;
; -13.975 ; fiber_tx:fiber_tx|send_volt[9]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 14.642     ;
; -13.529 ; fiber_tx:fiber_tx|send_volt[0]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 14.196     ;
; -13.520 ; fiber_tx:fiber_tx|send_volt[10]      ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 14.187     ;
; -13.383 ; fiber_tx:fiber_tx|send_volt[1]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 14.050     ;
; -13.307 ; fiber_tx:fiber_tx|send_volt[4]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.974     ;
; -13.285 ; fiber_tx:fiber_tx|send_moduleinfo[2] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.952     ;
; -13.171 ; fiber_tx:fiber_tx|send_volt[5]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.838     ;
; -13.157 ; fiber_tx:fiber_tx|send_volt[6]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.824     ;
; -12.920 ; fiber_tx:fiber_tx|send_volt[2]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.587     ;
; -12.816 ; fiber_tx:fiber_tx|send_moduleinfo[3] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.483     ;
; -12.622 ; fiber_tx:fiber_tx|send_volt[7]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.289     ;
; -12.488 ; fiber_tx:fiber_tx|send_volt[3]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.155     ;
; -12.234 ; fiber_tx:fiber_tx|send_volt[11]      ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.901     ;
; -12.149 ; volt_calc:volt_calc|real_volt[1]     ; volt_calc:volt_calc|udc_volt[8]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.816     ;
; -12.149 ; volt_calc:volt_calc|real_volt[1]     ; volt_calc:volt_calc|udc_volt[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.816     ;
; -12.149 ; volt_calc:volt_calc|real_volt[1]     ; volt_calc:volt_calc|udc_volt[7]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.816     ;
; -12.149 ; volt_calc:volt_calc|real_volt[1]     ; volt_calc:volt_calc|udc_volt[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.816     ;
; -12.149 ; volt_calc:volt_calc|real_volt[1]     ; volt_calc:volt_calc|udc_volt[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.816     ;
; -12.136 ; volt_calc:volt_calc|real_volt[1]     ; volt_calc:volt_calc|udc_volt[10]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.803     ;
; -12.136 ; volt_calc:volt_calc|real_volt[1]     ; volt_calc:volt_calc|udc_volt[11]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.803     ;
; -12.002 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[8]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.669     ;
; -12.002 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.669     ;
; -12.002 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[7]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.669     ;
; -12.002 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.669     ;
; -12.002 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.669     ;
; -11.989 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[10]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.656     ;
; -11.989 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[11]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.656     ;
; -11.962 ; volt_calc:volt_calc|real_volt[0]     ; volt_calc:volt_calc|udc_volt[8]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.629     ;
; -11.962 ; volt_calc:volt_calc|real_volt[0]     ; volt_calc:volt_calc|udc_volt[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.629     ;
; -11.962 ; volt_calc:volt_calc|real_volt[0]     ; volt_calc:volt_calc|udc_volt[7]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.629     ;
; -11.962 ; volt_calc:volt_calc|real_volt[0]     ; volt_calc:volt_calc|udc_volt[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.629     ;
; -11.962 ; volt_calc:volt_calc|real_volt[0]     ; volt_calc:volt_calc|udc_volt[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.629     ;
; -11.949 ; volt_calc:volt_calc|real_volt[0]     ; volt_calc:volt_calc|udc_volt[10]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.616     ;
; -11.949 ; volt_calc:volt_calc|real_volt[0]     ; volt_calc:volt_calc|udc_volt[11]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.616     ;
; -11.909 ; volt_calc:volt_calc|real_volt[5]     ; volt_calc:volt_calc|udc_volt[8]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.576     ;
; -11.909 ; volt_calc:volt_calc|real_volt[5]     ; volt_calc:volt_calc|udc_volt[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.576     ;
; -11.909 ; volt_calc:volt_calc|real_volt[5]     ; volt_calc:volt_calc|udc_volt[7]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.576     ;
; -11.909 ; volt_calc:volt_calc|real_volt[5]     ; volt_calc:volt_calc|udc_volt[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.576     ;
; -11.909 ; volt_calc:volt_calc|real_volt[5]     ; volt_calc:volt_calc|udc_volt[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.576     ;
; -11.896 ; volt_calc:volt_calc|real_volt[5]     ; volt_calc:volt_calc|udc_volt[10]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.563     ;
; -11.896 ; volt_calc:volt_calc|real_volt[5]     ; volt_calc:volt_calc|udc_volt[11]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.563     ;
; -11.834 ; fiber_tx:fiber_tx|send_moduleinfo[7] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.501     ;
; -11.801 ; fiber_tx:fiber_tx|send_moduleinfo[4] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.468     ;
; -11.748 ; volt_calc:volt_calc|real_volt[2]     ; volt_calc:volt_calc|udc_volt[8]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.415     ;
; -11.748 ; volt_calc:volt_calc|real_volt[2]     ; volt_calc:volt_calc|udc_volt[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.415     ;
; -11.748 ; volt_calc:volt_calc|real_volt[2]     ; volt_calc:volt_calc|udc_volt[7]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.415     ;
; -11.748 ; volt_calc:volt_calc|real_volt[2]     ; volt_calc:volt_calc|udc_volt[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.415     ;
; -11.748 ; volt_calc:volt_calc|real_volt[2]     ; volt_calc:volt_calc|udc_volt[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.415     ;
; -11.735 ; volt_calc:volt_calc|real_volt[2]     ; volt_calc:volt_calc|udc_volt[10]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.402     ;
; -11.735 ; volt_calc:volt_calc|real_volt[2]     ; volt_calc:volt_calc|udc_volt[11]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.402     ;
; -11.717 ; volt_calc:volt_calc|real_volt[4]     ; volt_calc:volt_calc|udc_volt[8]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.384     ;
; -11.717 ; volt_calc:volt_calc|real_volt[4]     ; volt_calc:volt_calc|udc_volt[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.384     ;
; -11.717 ; volt_calc:volt_calc|real_volt[4]     ; volt_calc:volt_calc|udc_volt[7]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.384     ;
; -11.717 ; volt_calc:volt_calc|real_volt[4]     ; volt_calc:volt_calc|udc_volt[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.384     ;
; -11.717 ; volt_calc:volt_calc|real_volt[4]     ; volt_calc:volt_calc|udc_volt[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.384     ;
; -11.704 ; volt_calc:volt_calc|real_volt[4]     ; volt_calc:volt_calc|udc_volt[10]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.371     ;
; -11.704 ; volt_calc:volt_calc|real_volt[4]     ; volt_calc:volt_calc|udc_volt[11]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.371     ;
; -11.655 ; fiber_tx:fiber_tx|send_moduleinfo[5] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.322     ;
; -11.628 ; volt_calc:volt_calc|real_volt[7]     ; volt_calc:volt_calc|udc_volt[8]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.295     ;
; -11.628 ; volt_calc:volt_calc|real_volt[7]     ; volt_calc:volt_calc|udc_volt[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.295     ;
; -11.628 ; volt_calc:volt_calc|real_volt[7]     ; volt_calc:volt_calc|udc_volt[7]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.295     ;
; -11.628 ; volt_calc:volt_calc|real_volt[7]     ; volt_calc:volt_calc|udc_volt[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.295     ;
; -11.628 ; volt_calc:volt_calc|real_volt[7]     ; volt_calc:volt_calc|udc_volt[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.295     ;
; -11.615 ; volt_calc:volt_calc|real_volt[7]     ; volt_calc:volt_calc|udc_volt[10]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.282     ;
; -11.615 ; volt_calc:volt_calc|real_volt[7]     ; volt_calc:volt_calc|udc_volt[11]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.282     ;
; -11.589 ; fiber_tx:fiber_tx|send_moduleinfo[8] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.256     ;
; -11.495 ; volt_calc:volt_calc|real_volt[6]     ; volt_calc:volt_calc|udc_volt[8]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.162     ;
; -11.495 ; volt_calc:volt_calc|real_volt[6]     ; volt_calc:volt_calc|udc_volt[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.162     ;
; -11.495 ; volt_calc:volt_calc|real_volt[6]     ; volt_calc:volt_calc|udc_volt[7]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.162     ;
; -11.495 ; volt_calc:volt_calc|real_volt[6]     ; volt_calc:volt_calc|udc_volt[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.162     ;
; -11.495 ; volt_calc:volt_calc|real_volt[6]     ; volt_calc:volt_calc|udc_volt[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.162     ;
; -11.482 ; volt_calc:volt_calc|real_volt[6]     ; volt_calc:volt_calc|udc_volt[10]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.149     ;
; -11.482 ; volt_calc:volt_calc|real_volt[6]     ; volt_calc:volt_calc|udc_volt[11]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.149     ;
; -11.454 ; fiber_tx:fiber_tx|send_moduleinfo[9] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.121     ;
; -11.330 ; fiber_tx:fiber_tx|send_moduleinfo[6] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.997     ;
; -11.285 ; volt_calc:volt_calc|real_volt[1]     ; volt_calc:volt_calc|udc_volt[4]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.162 ; volt_calc:volt_calc|real_volt[1]     ; volt_calc:volt_calc|udc_volt[3]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.829     ;
; -11.138 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[4]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.805     ;
; -11.098 ; volt_calc:volt_calc|real_volt[0]     ; volt_calc:volt_calc|udc_volt[4]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.765     ;
; -11.045 ; volt_calc:volt_calc|real_volt[5]     ; volt_calc:volt_calc|udc_volt[4]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.712     ;
; -11.039 ; volt_calc:volt_calc|real_volt[1]     ; volt_calc:volt_calc|udc_volt[2]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.706     ;
; -11.015 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[3]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.682     ;
; -10.983 ; fiber_tx:fiber_tx|send_nums[4]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.650     ;
; -10.979 ; fiber_tx:fiber_tx|send_nums[1]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.646     ;
; -10.975 ; volt_calc:volt_calc|real_volt[0]     ; volt_calc:volt_calc|udc_volt[3]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.642     ;
; -10.922 ; volt_calc:volt_calc|real_volt[5]     ; volt_calc:volt_calc|udc_volt[3]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.589     ;
; -10.892 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[2]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.559     ;
; -10.884 ; volt_calc:volt_calc|real_volt[2]     ; volt_calc:volt_calc|udc_volt[4]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.551     ;
; -10.865 ; fiber_tx:fiber_tx|send_nums[0]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.532     ;
; -10.853 ; volt_calc:volt_calc|real_volt[4]     ; volt_calc:volt_calc|udc_volt[4]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.520     ;
; -10.852 ; volt_calc:volt_calc|real_volt[0]     ; volt_calc:volt_calc|udc_volt[2]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.519     ;
; -10.799 ; volt_calc:volt_calc|real_volt[5]     ; volt_calc:volt_calc|udc_volt[2]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.466     ;
; -10.764 ; volt_calc:volt_calc|real_volt[7]     ; volt_calc:volt_calc|udc_volt[4]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.431     ;
; -10.761 ; volt_calc:volt_calc|real_volt[2]     ; volt_calc:volt_calc|udc_volt[3]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.428     ;
; -10.730 ; volt_calc:volt_calc|real_volt[4]     ; volt_calc:volt_calc|udc_volt[3]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.397     ;
; -10.677 ; fiber_rx:fiber_rx|cnt_reset_err[2]   ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.344     ;
; -10.677 ; fiber_rx:fiber_rx|cnt_reset_err[2]   ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.344     ;
+---------+--------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.379 ; fiber_rx:fiber_rx|rx_data_syn[4]                                ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.600      ;
; 1.396 ; ads7822:ads7822|ad_syn[9]                                       ; ads7822:ads7822|sample_data[9]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.617      ;
; 1.396 ; ads7822:ads7822|ad_syn[6]                                       ; ads7822:ads7822|sample_data[6]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.617      ;
; 1.400 ; ads7822:ads7822|ad_syn[10]                                      ; ads7822:ads7822|sample_data[10]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.621      ;
; 1.403 ; ads7822:ads7822|ad_syn[4]                                       ; ads7822:ads7822|sample_data[4]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.624      ;
; 1.433 ; fiber_rx:fiber_rx|rx_data_syn[1]                                ; fiber_rx:fiber_rx|rx_data_syn[2]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.654      ;
; 1.441 ; fiber_rx:fiber_rx|rx_data_syn[1]                                ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.662      ;
; 1.639 ; ads7822:ads7822|data_valid                                      ; ads7822:ads7822|data_valid                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.860      ;
; 1.641 ; ads7822:ads7822|ad_syn[11]                                      ; ads7822:ads7822|sample_data[11]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.862      ;
; 1.643 ; ads7822:ads7822|ad_syn[7]                                       ; ads7822:ads7822|sample_data[7]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.864      ;
; 1.650 ; fiber_tx:fiber_tx|send_nums[1]                                  ; fiber_tx:fiber_tx|send_nums[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.871      ;
; 1.658 ; pwm_out:pwm_out|RDCnt[8]                                        ; pwm_out:pwm_out|RDCnt[8]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.879      ;
; 1.658 ; pwm_out:pwm_out|LDCnt[8]                                        ; pwm_out:pwm_out|LDCnt[8]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.879      ;
; 1.659 ; fiber_tx:fiber_tx|send_nums[2]                                  ; fiber_tx:fiber_tx|send_nums[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.659 ; err_detect:err_detect|Cnt_1ms[9]                                ; err_detect:err_detect|Cnt_1ms[9]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.660 ; ads7822:ads7822|ad_syn[1]                                       ; ads7822:ads7822|sample_data[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.881      ;
; 1.664 ; ads7822:ads7822|ad_syn[5]                                       ; ads7822:ads7822|sample_data[5]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.885      ;
; 1.665 ; ads7822:ads7822|ad_syn[8]                                       ; ads7822:ads7822|sample_data[8]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.886      ;
; 1.665 ; ads7822:ads7822|ad_syn[1]                                       ; ads7822:ads7822|ad_syn[2]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.886      ;
; 1.670 ; pwm_out:pwm_out|RUCnt[8]                                        ; pwm_out:pwm_out|RUCnt[8]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.670 ; pwm_out:pwm_out|LUCnt[8]                                        ; pwm_out:pwm_out|LUCnt[8]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.674 ; work_led:work_led|cnt_500ms[8]                                  ; work_led:work_led|cnt_500ms[8]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.675 ; div_1us:div_1us|cnt_time1ms[3]                                  ; div_1us:div_1us|cnt_time1ms[3]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.896      ;
; 1.677 ; ads7822:ads7822|numer_cnt[0]                                    ; ads7822:ads7822|numer_cnt[0]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.898      ;
; 1.678 ; work_led:work_led|cnt_500ms[3]                                  ; work_led:work_led|cnt_500ms[3]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.899      ;
; 1.679 ; ads7822:ads7822|ad_syn[0]                                       ; ads7822:ads7822|ad_syn[1]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.900      ;
; 1.681 ; ads7822:ads7822|ad_syn[0]                                       ; ads7822:ads7822|sample_data[0]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.902      ;
; 1.683 ; fiber_rx:fiber_rx|rx_data_syn[2]                                ; fiber_rx:fiber_rx|rx_data_syn[3]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.904      ;
; 1.685 ; work_led:work_led|cnt_1ms[8]                                    ; work_led:work_led|cnt_1ms[8]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.906      ;
; 1.687 ; ads7822:ads7822|ad_syn[2]                                       ; ads7822:ads7822|sample_data[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.908      ;
; 1.687 ; ads7822:ads7822|ad_syn[2]                                       ; ads7822:ads7822|ad_syn[3]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.908      ;
; 1.690 ; div_1us:div_1us|cnt_time1ms[10]                                 ; div_1us:div_1us|cnt_time1ms[10]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.911      ;
; 1.691 ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[3]        ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.912      ;
; 1.702 ; fiber_tx:fiber_tx|cnt_4m[1]                                     ; fiber_tx:fiber_tx|cnt_4m[2]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.923      ;
; 1.706 ; div_1us:div_1us|cnt_time1ms[9]                                  ; div_1us:div_1us|cnt_time1ms[9]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.927      ;
; 1.708 ; div_1us:div_1us|cnt_time1ms[10]                                 ; err_detect:err_detect|err_high_detect:hot2|time_1us_syn[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.929      ;
; 1.716 ; fiber_tx:fiber_tx|send_nums[3]                                  ; fiber_tx:fiber_tx|send_nums[3]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.937      ;
; 1.749 ; fiber_rx:fiber_rx|divide_cnt[0]                                 ; fiber_rx:fiber_rx|divide_cnt[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.970      ;
; 1.751 ; fiber_rx:fiber_rx|divide_cnt[0]                                 ; fiber_rx:fiber_rx|divide_cnt[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.972      ;
; 1.761 ; fiber_rx:fiber_rx|rx_syn[1]                                     ; fiber_rx:fiber_rx|HighCnt[1]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.982      ;
; 1.761 ; fiber_rx:fiber_rx|rx_syn[1]                                     ; fiber_rx:fiber_rx|HighCnt[0]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.982      ;
; 1.769 ; fiber_rx:fiber_rx|rx_syn[1]                                     ; fiber_rx:fiber_rx|HighCnt[2]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.990      ;
; 1.784 ; fiber_rx:fiber_rx|rx_data_syn[3]                                ; fiber_rx:fiber_rx|rx_data_syn[4]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.005      ;
; 1.786 ; fiber_rx:fiber_rx|rx_data_syn[3]                                ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.007      ;
; 1.798 ; fiber_rx:fiber_rx|rx_syn[0]                                     ; fiber_rx:fiber_rx|rx_syn[1]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.019      ;
; 1.810 ; fiber_rx:fiber_rx|rx_data_syn[0]                                ; fiber_rx:fiber_rx|rx_data_syn[1]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.031      ;
; 1.833 ; ads7822:ads7822|ad_syn[3]                                       ; ads7822:ads7822|sample_data[3]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.054      ;
; 1.899 ; div_1us:div_1us|cnt_time1ms[8]                                  ; div_1us:div_1us|cnt_time1ms[8]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.120      ;
; 1.908 ; ads7822:ads7822|ad_clk                                          ; ads7822:ads7822|ad_clk                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.920 ; ads7822:ads7822|ad_syn[10]                                      ; ads7822:ads7822|ad_syn[11]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.141      ;
; 1.922 ; ads7822:ads7822|ad_syn[4]                                       ; ads7822:ads7822|ad_syn[5]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.143      ;
; 1.924 ; ads7822:ads7822|ad_syn[9]                                       ; ads7822:ads7822|ad_syn[10]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.145      ;
; 1.925 ; ads7822:ads7822|ad_syn[6]                                       ; ads7822:ads7822|ad_syn[7]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.925 ; div_1us:div_1us|cnt_time1ms[0]                                  ; div_1us:div_1us|cnt_time1ms[0]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.929 ; work_led:work_led|cnt_1ms[5]                                    ; work_led:work_led|cnt_1ms[5]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.150      ;
; 1.930 ; pwm_out:pwm_out|RUCnt[7]                                        ; pwm_out:pwm_out|RUDIN                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.151      ;
; 1.930 ; pwm_out:pwm_out|LUCnt[7]                                        ; pwm_out:pwm_out|LUDIN                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.151      ;
; 1.938 ; fiber_tx:fiber_tx|cnt_4m[3]                                     ; fiber_tx:fiber_tx|cnt_4m[3]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.159      ;
; 1.945 ; div_1us:div_1us|cnt_time1ms[7]                                  ; div_1us:div_1us|cnt_time1ms[7]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.166      ;
; 1.946 ; fiber_tx:fiber_tx|cnt_4m[3]                                     ; fiber_tx:fiber_tx|cnt_4m[1]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.167      ;
; 1.946 ; ads7822:ads7822|sample_data[9]                                  ; volt_calc:volt_calc|real_volt[9]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.167      ;
; 1.960 ; fiber_rx:fiber_rx|divide_cnt[2]                                 ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.181      ;
; 1.962 ; work_led:work_led|cnt_500ms[0]                                  ; work_led:work_led|cnt_500ms[0]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.183      ;
; 1.968 ; fiber_rx:fiber_rx|divide_cnt[1]                                 ; fiber_rx:fiber_rx|divide_cnt[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.189      ;
; 1.972 ; work_led:work_led|cnt_500ms[0]                                  ; work_led:work_led|work_out                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.193      ;
; 1.972 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[13]   ; err_detect:err_detect|err_high_detect:soft_over|signal_out      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.193      ;
; 1.978 ; work_led:work_led|cnt_1ms[9]                                    ; work_led:work_led|cnt_1ms[9]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.199      ;
; 1.981 ; err_detect:err_detect|BypCon_syn[0]                             ; err_detect:err_detect|BypCon_syn[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.202      ;
; 1.982 ; div_1us:div_1us|cnt_time[2]                                     ; work_led:work_led|time_1us_syn[0]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.203      ;
; 1.985 ; div_1us:div_1us|cnt_time[2]                                     ; div_1us:div_1us|cnt_time[3]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.206      ;
; 1.987 ; div_1us:div_1us|cnt_time[2]                                     ; div_1us:div_1us|cnt_time[5]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.208      ;
; 1.988 ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[0]        ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.209      ;
; 1.990 ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[0]        ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.211      ;
; 2.048 ; err_detect:err_detect|err_high_detect:err3|cnt_delay[13]        ; err_detect:err_detect|err_high_detect:err3|cnt_delay[13]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.269      ;
; 2.049 ; err_detect:err_detect|err_high_detect:err1|cnt_delay[13]        ; err_detect:err_detect|err_high_detect:err1|cnt_delay[13]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.270      ;
; 2.064 ; err_detect:err_detect|err_high_detect:udc_low|cnt_delay[13]     ; err_detect:err_detect|err_high_detect:udc_low|cnt_delay[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.285      ;
; 2.065 ; div_1us:div_1us|cnt_time[4]                                     ; work_led:work_led|time_1us_syn[0]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.286      ;
; 2.072 ; fiber_rx:fiber_rx|rx_syn[0]                                     ; fiber_rx:fiber_rx|HighCnt[6]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.293      ;
; 2.083 ; err_detect:err_detect|err_high_detect_unlock:hot1|cnt_delay[13] ; err_detect:err_detect|err_high_detect_unlock:hot1|cnt_delay[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.304      ;
; 2.099 ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[13]    ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[13]    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.320      ;
; 2.100 ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[13]    ; err_detect:err_detect|err_high_detect:soft_low|signal_out       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.321      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err4|cnt_delay[7]         ; err_detect:err_detect|err_high_detect:err4|cnt_delay[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err3|cnt_delay[7]         ; err_detect:err_detect|err_high_detect:err3|cnt_delay[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err2|cnt_delay[7]         ; err_detect:err_detect|err_high_detect:err2|cnt_delay[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_high_detect:bypok_filt|cnt_delay[7]                         ; err_high_detect:bypok_filt|cnt_delay[7]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.116 ; err_detect:err_detect|err_high_detect:err1|cnt_delay[7]         ; err_detect:err_detect|err_high_detect:err1|cnt_delay[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[7]    ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[7]    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[7]     ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; err_detect:err_detect|err_high_detect:hot2|cnt_delay[7]         ; err_detect:err_detect|err_high_detect:hot2|cnt_delay[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; err_detect:err_detect|Cnt_1ms[0]                                ; err_detect:err_detect|Cnt_1ms[0]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; pwm_out:pwm_out|RDCnt[0]                                        ; pwm_out:pwm_out|RDCnt[0]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; pwm_out:pwm_out|LDCnt[0]                                        ; pwm_out:pwm_out|LDCnt[0]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117 ; pwm_out:pwm_out|RDCnt[7]                                        ; pwm_out:pwm_out|RDCnt[7]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; pwm_out:pwm_out|LDCnt[7]                                        ; pwm_out:pwm_out|LDCnt[7]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|err_high_detect:err3|cnt_delay[4]         ; err_detect:err_detect|err_high_detect:err3|cnt_delay[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|err_high_detect:err3|cnt_delay[6]         ; err_detect:err_detect|err_high_detect:err3|cnt_delay[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; pwm_out:pwm_out|RDCnt[2]                                        ; pwm_out:pwm_out|RDCnt[2]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; pwm_out:pwm_out|LDCnt[2]                                        ; pwm_out:pwm_out|LDCnt[2]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[9]    ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[9]    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[8]    ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[8]    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk                             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|AD_Work         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|AD_Work         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_clk          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_clk          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_cs_reg       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_cs_reg       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_dout_syn     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_dout_syn     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[10]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[10]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[11]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[11]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[3]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[3]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[4]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[4]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[5]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[5]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[6]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[6]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[7]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[7]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[8]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[8]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[9]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[9]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn1    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn1    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|data_valid      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|data_valid      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[0]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[0]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[1]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[1]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[2]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[2]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[3]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[3]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[4]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[4]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[5]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[5]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[0]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[0]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[1]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[1]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[2]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[2]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[3]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[3]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[4]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[4]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[5]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[5]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[5]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADout     ; clk        ; 1.098 ; 1.098 ; Rise       ; clk             ;
; BypOk     ; clk        ; 9.522 ; 9.522 ; Rise       ; clk             ;
; COMM_R    ; clk        ; 3.067 ; 3.067 ; Rise       ; clk             ;
; DCOV      ; clk        ; 8.598 ; 8.598 ; Rise       ; clk             ;
; DCUV      ; clk        ; 8.712 ; 8.712 ; Rise       ; clk             ;
; ERR[*]    ; clk        ; 7.848 ; 7.848 ; Rise       ; clk             ;
;  ERR[0]   ; clk        ; 7.251 ; 7.251 ; Rise       ; clk             ;
;  ERR[1]   ; clk        ; 7.848 ; 7.848 ; Rise       ; clk             ;
;  ERR[2]   ; clk        ; 6.012 ; 6.012 ; Rise       ; clk             ;
;  ERR[3]   ; clk        ; 7.655 ; 7.655 ; Rise       ; clk             ;
; HOT_1     ; clk        ; 7.221 ; 7.221 ; Rise       ; clk             ;
; HOT_2     ; clk        ; 7.622 ; 7.622 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADout     ; clk        ; -0.544 ; -0.544 ; Rise       ; clk             ;
; BypOk     ; clk        ; -7.631 ; -7.631 ; Rise       ; clk             ;
; COMM_R    ; clk        ; -2.513 ; -2.513 ; Rise       ; clk             ;
; DCOV      ; clk        ; -6.664 ; -6.664 ; Rise       ; clk             ;
; DCUV      ; clk        ; -5.976 ; -5.976 ; Rise       ; clk             ;
; ERR[*]    ; clk        ; -4.688 ; -4.688 ; Rise       ; clk             ;
;  ERR[0]   ; clk        ; -5.460 ; -5.460 ; Rise       ; clk             ;
;  ERR[1]   ; clk        ; -6.479 ; -6.479 ; Rise       ; clk             ;
;  ERR[2]   ; clk        ; -4.688 ; -4.688 ; Rise       ; clk             ;
;  ERR[3]   ; clk        ; -6.242 ; -6.242 ; Rise       ; clk             ;
; HOT_1     ; clk        ; -5.908 ; -5.908 ; Rise       ; clk             ;
; HOT_2     ; clk        ; -6.078 ; -6.078 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADclk     ; clk        ; 8.516  ; 8.516  ; Rise       ; clk             ;
; ADcon     ; clk        ; 8.576  ; 8.576  ; Rise       ; clk             ;
; BypCon    ; clk        ; 14.520 ; 14.520 ; Rise       ; clk             ;
; COMM_T    ; clk        ; 10.307 ; 10.307 ; Rise       ; clk             ;
; LDDIN     ; clk        ; 10.762 ; 10.762 ; Rise       ; clk             ;
; LED1      ; clk        ; 15.039 ; 15.039 ; Rise       ; clk             ;
; LED3      ; clk        ; 9.752  ; 9.752  ; Rise       ; clk             ;
; LED5      ; clk        ; 9.334  ; 9.334  ; Rise       ; clk             ;
; LED7      ; clk        ; 9.765  ; 9.765  ; Rise       ; clk             ;
; LED8      ; clk        ; 10.292 ; 10.292 ; Rise       ; clk             ;
; LED9      ; clk        ; 9.355  ; 9.355  ; Rise       ; clk             ;
; LED10     ; clk        ; 9.902  ; 9.902  ; Rise       ; clk             ;
; LUDIN     ; clk        ; 9.732  ; 9.732  ; Rise       ; clk             ;
; RDDIN     ; clk        ; 10.399 ; 10.399 ; Rise       ; clk             ;
; RUDIN     ; clk        ; 8.940  ; 8.940  ; Rise       ; clk             ;
; test[*]   ; clk        ; 8.552  ; 8.552  ; Rise       ; clk             ;
;  test[0]  ; clk        ; 8.552  ; 8.552  ; Rise       ; clk             ;
;  test[1]  ; clk        ; 8.407  ; 8.407  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADclk     ; clk        ; 8.516  ; 8.516  ; Rise       ; clk             ;
; ADcon     ; clk        ; 8.576  ; 8.576  ; Rise       ; clk             ;
; BypCon    ; clk        ; 13.038 ; 13.038 ; Rise       ; clk             ;
; COMM_T    ; clk        ; 10.307 ; 10.307 ; Rise       ; clk             ;
; LDDIN     ; clk        ; 10.762 ; 10.762 ; Rise       ; clk             ;
; LED1      ; clk        ; 12.860 ; 12.860 ; Rise       ; clk             ;
; LED3      ; clk        ; 9.752  ; 9.752  ; Rise       ; clk             ;
; LED5      ; clk        ; 9.334  ; 9.334  ; Rise       ; clk             ;
; LED7      ; clk        ; 9.765  ; 9.765  ; Rise       ; clk             ;
; LED8      ; clk        ; 10.292 ; 10.292 ; Rise       ; clk             ;
; LED9      ; clk        ; 9.355  ; 9.355  ; Rise       ; clk             ;
; LED10     ; clk        ; 9.902  ; 9.902  ; Rise       ; clk             ;
; LUDIN     ; clk        ; 9.732  ; 9.732  ; Rise       ; clk             ;
; RDDIN     ; clk        ; 10.399 ; 10.399 ; Rise       ; clk             ;
; RUDIN     ; clk        ; 8.940  ; 8.940  ; Rise       ; clk             ;
; test[*]   ; clk        ; 8.407  ; 8.407  ; Rise       ; clk             ;
;  test[0]  ; clk        ; 8.552  ; 8.552  ; Rise       ; clk             ;
;  test[1]  ; clk        ; 8.407  ; 8.407  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DCOV       ; LED2        ; 10.296 ;    ;    ; 10.296 ;
; DCUV       ; LED4        ; 9.620  ;    ;    ; 9.620  ;
; HOT_2      ; LED6        ; 9.114  ;    ;    ; 9.114  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DCOV       ; LED2        ; 10.296 ;    ;    ; 10.296 ;
; DCUV       ; LED4        ; 9.620  ;    ;    ; 9.620  ;
; HOT_2      ; LED6        ; 9.114  ;    ;    ; 9.114  ;
+------------+-------------+--------+----+----+--------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 28780    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 28780    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 131   ; 131  ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 39    ; 39   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Sun Apr 14 11:19:36 2024
Info: Command: quartus_sta driver_board -c driver_board
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'driver_board.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.700
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.700           -3817.457 clk 
Info (332146): Worst-case hold slack is 1.379
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.379               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4603 megabytes
    Info: Processing ended: Sun Apr 14 11:19:37 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


