Simulator report for ALU
Fri Nov 15 17:45:46 2019
Version 5.1 Build 176 10/26/2005 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 380 nodes    ;
; Simulation Coverage         ;      68.08 % ;
; Total Number of Transitions ; 1256         ;
; Family                      ; Stratix      ;
+-----------------------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                         ;
+-----------------------------------------------------------------+----------------------------------------------------------+---------------+
; Option                                                          ; Setting                                                  ; Default Value ;
+-----------------------------------------------------------------+----------------------------------------------------------+---------------+
; Simulation mode                                                 ; Functional                                               ; Timing        ;
; Start time                                                      ; 0 ns                                                     ; 0 ns          ;
; Vector input source                                             ; C:\Documents and Settings\Administrator\×ÀÃæ\ALU\YSQ.vwf ;               ;
; Add pins automatically to simulation output waveforms           ; On                                                       ; On            ;
; Check outputs                                                   ; Off                                                      ; Off           ;
; Report simulation coverage                                      ; On                                                       ; On            ;
; Detect setup and hold time violations                           ; Off                                                      ; Off           ;
; Detect glitches                                                 ; Off                                                      ; Off           ;
; Automatically save/load simulation netlist                      ; Off                                                      ; Off           ;
; Disable timing delays in Timing Simulation                      ; Off                                                      ; Off           ;
; Generate Signal Activity File                                   ; Off                                                      ; Off           ;
; Group bus channels in simulation results                        ; Off                                                      ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements ; On                                                       ; On            ;
; Overwrite Waveform Inputs With Simulation Outputs               ; Off                                                      ;               ;
+-----------------------------------------------------------------+----------------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      68.08 % ;
; Total nodes checked                                 ; 380          ;
; Total output ports checked                          ; 401          ;
; Total output ports with complete 1/0-value coverage ; 273          ;
; Total output ports with no 1/0-value coverage       ; 122          ;
; Total output ports with no 1-value coverage         ; 126          ;
; Total output ports with no 0-value coverage         ; 124          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+------------------+
; Node Name                                                                         ; Output Port Name                                                                       ; Output Port Type ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+------------------+
; |YSQ|flags                                                                        ; |YSQ|flags                                                                             ; pin_out          ;
; |YSQ|reset                                                                        ; |YSQ|reset                                                                             ; out              ;
; |YSQ|CP                                                                           ; |YSQ|CP                                                                                ; out              ;
; |YSQ|DAT[4]                                                                       ; |YSQ|DAT[4]                                                                            ; out              ;
; |YSQ|DAT[3]                                                                       ; |YSQ|DAT[3]                                                                            ; out              ;
; |YSQ|DAT[1]                                                                       ; |YSQ|DAT[1]                                                                            ; out              ;
; |YSQ|OP[1]                                                                        ; |YSQ|OP[1]                                                                             ; out              ;
; |YSQ|OP[0]                                                                        ; |YSQ|OP[0]                                                                             ; out              ;
; |YSQ|acccount[4]                                                                  ; |YSQ|acccount[4]                                                                       ; pin_out          ;
; |YSQ|acccount[3]                                                                  ; |YSQ|acccount[3]                                                                       ; pin_out          ;
; |YSQ|acccount[2]                                                                  ; |YSQ|acccount[2]                                                                       ; pin_out          ;
; |YSQ|acccount[1]                                                                  ; |YSQ|acccount[1]                                                                       ; pin_out          ;
; |YSQ|ALU_count[7]                                                                 ; |YSQ|ALU_count[7]                                                                      ; pin_out          ;
; |YSQ|ALU_count[6]                                                                 ; |YSQ|ALU_count[6]                                                                      ; pin_out          ;
; |YSQ|ALU_count[5]                                                                 ; |YSQ|ALU_count[5]                                                                      ; pin_out          ;
; |YSQ|ALU_count[4]                                                                 ; |YSQ|ALU_count[4]                                                                      ; pin_out          ;
; |YSQ|ALU_count[3]                                                                 ; |YSQ|ALU_count[3]                                                                      ; pin_out          ;
; |YSQ|ALU_count[2]                                                                 ; |YSQ|ALU_count[2]                                                                      ; pin_out          ;
; |YSQ|ALU_count[1]                                                                 ; |YSQ|ALU_count[1]                                                                      ; pin_out          ;
; |YSQ|reg:inst1|q[4]                                                               ; |YSQ|reg:inst1|q[4]                                                                    ; out              ;
; |YSQ|reg:inst1|q[3]                                                               ; |YSQ|reg:inst1|q[3]                                                                    ; out              ;
; |YSQ|reg:inst1|q[2]                                                               ; |YSQ|reg:inst1|q[2]                                                                    ; out              ;
; |YSQ|reg:inst1|q[1]                                                               ; |YSQ|reg:inst1|q[1]                                                                    ; out              ;
; |YSQ|ALU:inst|result~1                                                            ; |YSQ|ALU:inst|result~1                                                                 ; out0             ;
; |YSQ|ALU:inst|result~2                                                            ; |YSQ|ALU:inst|result~2                                                                 ; out0             ;
; |YSQ|ALU:inst|result~3                                                            ; |YSQ|ALU:inst|result~3                                                                 ; out0             ;
; |YSQ|ALU:inst|result~4                                                            ; |YSQ|ALU:inst|result~4                                                                 ; out0             ;
; |YSQ|rtl~0                                                                        ; |YSQ|rtl~0                                                                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~1                        ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~1                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~2                        ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~2                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~3                        ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~3                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~4                        ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~4                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~6                        ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~6                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~7                        ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~7                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|w_result19w~1              ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|w_result19w~1                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|w_result19w                ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|w_result19w                     ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|_~0                        ; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|_~0                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|_~1                        ; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|_~1                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|result_node[0]~0           ; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|result_node[0]~0                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|_~2                        ; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|_~2                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|_~3                        ; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|_~3                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|result_node[0]~1           ; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|result_node[0]~1                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|result_node[0]             ; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|result_node[0]                  ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|_~4                        ; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|_~4                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|_~5                        ; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|_~5                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|_~6                        ; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|_~6                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|_~7                        ; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|_~7                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|w_result19w~1              ; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|w_result19w~1                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|w_result19w                ; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|w_result19w                     ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|_~0                        ; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|_~0                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|_~1                        ; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|_~1                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|result_node[0]~0           ; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|result_node[0]~0                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|_~2                        ; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|_~2                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|_~3                        ; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|_~3                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|result_node[0]~1           ; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|result_node[0]~1                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|result_node[0]             ; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|result_node[0]                  ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|_~4                        ; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|_~4                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|_~5                        ; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|_~5                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|_~6                        ; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|_~6                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|_~7                        ; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|_~7                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|w_result19w~1              ; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|w_result19w~1                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|w_result19w                ; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|w_result19w                     ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|_~0                        ; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|_~0                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|_~1                        ; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|_~1                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|result_node[0]~0           ; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|result_node[0]~0                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|_~2                        ; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|_~2                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|_~3                        ; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|_~3                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|result_node[0]~1           ; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|result_node[0]~1                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|result_node[0]             ; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|result_node[0]                  ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|_~4                        ; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|_~4                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|_~5                        ; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|_~5                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|_~6                        ; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|_~6                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|w_result19w~0              ; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|w_result19w~0                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|_~7                        ; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|_~7                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|w_result19w~1              ; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|w_result19w~1                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|w_result19w                ; |YSQ|ALU:inst|lpm_mux:result[3]|mux_gdc:auto_generated|w_result19w                     ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|_~0                        ; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|_~0                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|_~1                        ; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|_~1                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|result_node[0]~0           ; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|result_node[0]~0                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|_~2                        ; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|_~2                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|_~3                        ; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|_~3                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|result_node[0]~1           ; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|result_node[0]~1                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|result_node[0]             ; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|result_node[0]                  ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|_~4                        ; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|_~4                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|_~5                        ; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|_~5                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|_~6                        ; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|_~6                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|w_result19w~0              ; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|w_result19w~0                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|_~7                        ; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|_~7                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|w_result19w~1              ; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|w_result19w~1                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|w_result19w                ; |YSQ|ALU:inst|lpm_mux:result[4]|mux_gdc:auto_generated|w_result19w                     ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|_~0                        ; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|_~0                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|_~1                        ; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|_~1                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|result_node[0]~0           ; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|result_node[0]~0                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|_~2                        ; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|_~2                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|_~3                        ; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|_~3                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|result_node[0]~1           ; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|result_node[0]~1                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|result_node[0]             ; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|result_node[0]                  ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|_~4                        ; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|_~4                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|_~5                        ; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|_~5                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|_~6                        ; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|_~6                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|w_result19w~0              ; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|w_result19w~0                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|_~7                        ; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|_~7                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|w_result19w~1              ; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|w_result19w~1                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|w_result19w                ; |YSQ|ALU:inst|lpm_mux:result[5]|mux_gdc:auto_generated|w_result19w                     ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~0                        ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~0                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~1                        ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~1                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|result_node[0]~0           ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|result_node[0]~0                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~2                        ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~2                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~3                        ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~3                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|result_node[0]             ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|result_node[0]                  ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~4                        ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~4                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~6                        ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~6                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~7                        ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~7                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|w_result19w~1              ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|w_result19w~1                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|w_result19w                ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|w_result19w                     ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~0                        ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~0                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~1                        ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~1                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|result_node[0]~0           ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|result_node[0]~0                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~2                        ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~2                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~3                        ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~3                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|result_node[0]             ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|result_node[0]                  ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~4                        ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~4                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~6                        ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~6                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~7                        ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~7                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|w_result19w~1              ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|w_result19w~1                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|w_result19w                ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|w_result19w                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[1]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[1]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[2]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[2]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[3]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[3]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[4]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[4]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[5]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[5]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[6]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[6]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[7]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[7]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[7]~1             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[7]~1                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[6]~2             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[6]~2                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[5]~3             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[5]~3                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[4]~4             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[4]~4                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[3]~5             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[3]~5                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[2]~6             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[2]~6                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[1]~7             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[1]~7                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[7]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[7]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[6]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[6]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[5]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[5]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[4]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[4]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[3]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[3]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[2]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[2]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[1]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~11                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~11                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~12                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~12                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~13                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~13                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~14                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~14                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~15                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~15                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~16                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~16                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~17                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~17                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~18                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~18                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~19                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~19                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~20                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~20                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~21                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~21                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~22                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~22                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~23                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~23                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~24                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~24                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~25                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~25                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~26                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~26                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~27                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~27                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~28                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~28                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~29                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~29                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~30                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~30                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~31                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~31                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[7] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[6] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[6]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[6] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[5] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[5]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[5] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[4] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[4]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[4] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[3] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[3]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[3] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[2] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[2]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[2] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[1] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[1]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[1] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[1]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[1]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[2]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[2]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[3]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[3]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[4]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[4]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[5]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[5]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[6]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[6]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[7]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[7]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[4]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[4]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[3]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[3]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[1]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[1]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[4]~4             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[4]~4                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[3]~5             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[3]~5                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[2]~6             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[2]~6                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[1]~7             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[1]~7                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[7]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[7]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[6]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[6]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[5]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[5]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[4]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[4]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[3]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[3]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[2]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[2]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[1]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~7                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~7                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~8                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~8                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~9                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~9                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~10                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~10                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~14                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~14                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~15                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~15                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~17                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~17                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~18                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~18                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~19                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~19                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~20                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~20                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~21                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~21                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~22                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~22                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~23                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~23                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~25                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~25                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~26                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~26                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~27                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~27                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~28                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~28                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~29                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~29                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~30                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~30                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~31                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~31                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[7] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[6] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[6]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[6] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[5] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[5]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[5] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[4] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[4]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[4] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[3] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[3]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[3] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[2] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[2]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[2] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[1] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[1]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[1] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[1]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[1]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[2]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[2]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[3]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[3]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[4]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[4]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[5]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[5]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[4]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[4]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[3]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[3]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[1]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[1]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[4]~4             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[4]~4                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[3]~5             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[3]~5                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[2]~6             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[2]~6                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[1]~7             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[1]~7                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[5]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[5]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[4]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[4]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[3]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[3]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[2]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[2]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[1]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~7                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~7                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~8                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~8                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~9                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~9                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~10                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~10                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~14                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~14                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~15                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~15                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~17                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~17                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~22                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~22                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~28                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~28                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~29                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~29                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~30                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~30                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~31                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~31                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[5] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[4] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[4]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[4] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[3] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[3]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[3] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[2] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[2]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[2] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[1] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[1]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[1] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+------------------+
; Node Name                                                                         ; Output Port Name                                                                       ; Output Port Type ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+------------------+
; |YSQ|DAT[7]                                                                       ; |YSQ|DAT[7]                                                                            ; out              ;
; |YSQ|DAT[6]                                                                       ; |YSQ|DAT[6]                                                                            ; out              ;
; |YSQ|DAT[5]                                                                       ; |YSQ|DAT[5]                                                                            ; out              ;
; |YSQ|DAT[2]                                                                       ; |YSQ|DAT[2]                                                                            ; out              ;
; |YSQ|DAT[0]                                                                       ; |YSQ|DAT[0]                                                                            ; out              ;
; |YSQ|acccount[7]                                                                  ; |YSQ|acccount[7]                                                                       ; pin_out          ;
; |YSQ|acccount[6]                                                                  ; |YSQ|acccount[6]                                                                       ; pin_out          ;
; |YSQ|acccount[5]                                                                  ; |YSQ|acccount[5]                                                                       ; pin_out          ;
; |YSQ|acccount[0]                                                                  ; |YSQ|acccount[0]                                                                       ; pin_out          ;
; |YSQ|ALU_count[0]                                                                 ; |YSQ|ALU_count[0]                                                                      ; pin_out          ;
; |YSQ|reg:inst1|q[6]                                                               ; |YSQ|reg:inst1|q[6]                                                                    ; out              ;
; |YSQ|reg:inst1|q[5]                                                               ; |YSQ|reg:inst1|q[5]                                                                    ; out              ;
; |YSQ|reg:inst1|q[0]                                                               ; |YSQ|reg:inst1|q[0]                                                                    ; out              ;
; |YSQ|reg:inst1|q[7]                                                               ; |YSQ|reg:inst1|q[7]                                                                    ; out              ;
; |YSQ|ALU:inst|result~0                                                            ; |YSQ|ALU:inst|result~0                                                                 ; out0             ;
; |YSQ|ALU:inst|result~5                                                            ; |YSQ|ALU:inst|result~5                                                                 ; out0             ;
; |YSQ|ALU:inst|result~6                                                            ; |YSQ|ALU:inst|result~6                                                                 ; out0             ;
; |YSQ|ALU:inst|result~7                                                            ; |YSQ|ALU:inst|result~7                                                                 ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~0                        ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~0                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|result_node[0]~0           ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|result_node[0]~0                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|result_node[0]~1           ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|result_node[0]~1                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|result_node[0]             ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|result_node[0]                  ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~5                        ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~5                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|w_result19w~0              ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|w_result19w~0                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|w_result19w~0              ; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|w_result19w~0                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|w_result19w~0              ; |YSQ|ALU:inst|lpm_mux:result[2]|mux_gdc:auto_generated|w_result19w~0                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|result_node[0]~1           ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|result_node[0]~1                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~5                        ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~5                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|w_result19w~0              ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|w_result19w~0                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|result_node[0]~1           ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|result_node[0]~1                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~5                        ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~5                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|w_result19w~0              ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|w_result19w~0                   ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[0]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[0]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[0]~0                 ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[0]~0                      ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[0]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[0]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[0]~0             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[0]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~0                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~0                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~1                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~1                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~2                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~2                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~3                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~3                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[7]~1                 ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[7]~1                      ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[7]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[7]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[6]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[6]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[5]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[5]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[4]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[4]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[3]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[3]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[2]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[2]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[1]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[1]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~4                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~4                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~5                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~5                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~6                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~6                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~7                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~7                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~8                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~8                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~9                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~9                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~10                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~10                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[0] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[0] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[0]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[0]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[0]~0                 ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[0]~0                      ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[0]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[0]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[0]~0             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[0]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~0                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~0                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~1                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~1                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~2                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~2                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~3                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~3                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[7]~1                 ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[7]~1                      ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[7]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[7]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[6]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[6]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[5]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[5]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[7]~1             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[7]~1                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[6]~2             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[6]~2                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[5]~3             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[5]~3                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~4                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~4                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~5                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~5                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~6                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~6                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~11                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~11                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~12                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~12                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~13                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~13                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~24                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~24                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[0] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[0] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[0]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[0]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[6]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[6]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[7]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[7]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[0]~0                 ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[0]~0                      ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[0]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[0]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[0]~0             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[0]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~0                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~0                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~1                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~1                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~2                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~2                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~3                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~3                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[7]~1                 ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[7]~1                      ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[7]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[7]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[6]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[6]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[5]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[5]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[2]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[2]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[7]~1             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[7]~1                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[6]~2             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[6]~2                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[5]~3             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[5]~3                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[7]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[7]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[6]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[6]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~4                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~4                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~5                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~5                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~6                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~6                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~11                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~11                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~12                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~12                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~13                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~13                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~16                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~16                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~18                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~18                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~19                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~19                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~20                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~20                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~21                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~21                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~23                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~23                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~24                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~24                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~25                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~25                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~26                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~26                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~27                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~27                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[7] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[6] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[6]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[6] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[5] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[5]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[0] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[0] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+------------------+
; Node Name                                                                         ; Output Port Name                                                                       ; Output Port Type ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+------------------+
; |YSQ|DAT[7]                                                                       ; |YSQ|DAT[7]                                                                            ; out              ;
; |YSQ|DAT[6]                                                                       ; |YSQ|DAT[6]                                                                            ; out              ;
; |YSQ|DAT[5]                                                                       ; |YSQ|DAT[5]                                                                            ; out              ;
; |YSQ|DAT[0]                                                                       ; |YSQ|DAT[0]                                                                            ; out              ;
; |YSQ|acccount[7]                                                                  ; |YSQ|acccount[7]                                                                       ; pin_out          ;
; |YSQ|acccount[6]                                                                  ; |YSQ|acccount[6]                                                                       ; pin_out          ;
; |YSQ|acccount[5]                                                                  ; |YSQ|acccount[5]                                                                       ; pin_out          ;
; |YSQ|acccount[0]                                                                  ; |YSQ|acccount[0]                                                                       ; pin_out          ;
; |YSQ|ALU_count[0]                                                                 ; |YSQ|ALU_count[0]                                                                      ; pin_out          ;
; |YSQ|reg:inst1|q[6]                                                               ; |YSQ|reg:inst1|q[6]                                                                    ; out              ;
; |YSQ|reg:inst1|q[5]                                                               ; |YSQ|reg:inst1|q[5]                                                                    ; out              ;
; |YSQ|reg:inst1|q[0]                                                               ; |YSQ|reg:inst1|q[0]                                                                    ; out              ;
; |YSQ|reg:inst1|q[7]                                                               ; |YSQ|reg:inst1|q[7]                                                                    ; out              ;
; |YSQ|ALU:inst|result~0                                                            ; |YSQ|ALU:inst|result~0                                                                 ; out0             ;
; |YSQ|ALU:inst|result~5                                                            ; |YSQ|ALU:inst|result~5                                                                 ; out0             ;
; |YSQ|ALU:inst|result~6                                                            ; |YSQ|ALU:inst|result~6                                                                 ; out0             ;
; |YSQ|ALU:inst|result~7                                                            ; |YSQ|ALU:inst|result~7                                                                 ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~0                        ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~0                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|result_node[0]~0           ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|result_node[0]~0                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|result_node[0]~1           ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|result_node[0]~1                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|result_node[0]             ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|result_node[0]                  ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~5                        ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|_~5                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|w_result19w~0              ; |YSQ|ALU:inst|lpm_mux:result[0]|mux_gdc:auto_generated|w_result19w~0                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|w_result19w~0              ; |YSQ|ALU:inst|lpm_mux:result[1]|mux_gdc:auto_generated|w_result19w~0                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|result_node[0]~1           ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|result_node[0]~1                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~5                        ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|_~5                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|w_result19w~0              ; |YSQ|ALU:inst|lpm_mux:result[6]|mux_gdc:auto_generated|w_result19w~0                   ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|result_node[0]~1           ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|result_node[0]~1                ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~5                        ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|_~5                             ; out0             ;
; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|w_result19w~0              ; |YSQ|ALU:inst|lpm_mux:result[7]|mux_gdc:auto_generated|w_result19w~0                   ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[0]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|result_node[0]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[0]~0                 ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[0]~0                      ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[0]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[0]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[0]~0             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[0]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~0                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~0                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~1                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~1                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~2                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~2                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~3                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~3                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[7]~1                 ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[7]~1                      ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[7]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[7]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[6]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[6]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[5]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[5]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[4]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[4]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[3]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[3]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[2]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[2]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[1]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[1]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~4                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~4                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~5                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~5                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~6                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~6                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~7                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~7                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~8                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~8                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~9                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~9                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~10                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|_~10                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[0] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[0] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[0]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|result_node[0]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[0]~0                 ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[0]~0                      ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[0]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[0]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[0]~0             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[0]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~0                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~0                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~1                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~1                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~2                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~2                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~3                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~3                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[7]~1                 ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[7]~1                      ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[7]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[7]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[6]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[6]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[5]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[5]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[2]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[2]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[7]~1             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[7]~1                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[6]~2             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[6]~2                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[5]~3             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[5]~3                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~4                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~4                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~5                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~5                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~6                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~6                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~11                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~11                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~12                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~12                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~13                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~13                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~16                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~16                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~24                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~24                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[0] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[0] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[0]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[0]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[6]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[6]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[7]                                ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|result_node[7]                                     ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[0]~0                 ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[0]~0                      ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[0]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[0]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[0]~0             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[0]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~0                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~0                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~1                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~1                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~2                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~2                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~3                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~3                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[7]~1                 ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[7]~1                      ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[7]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[7]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[6]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[6]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[5]                   ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[5]                        ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[7]~1             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[7]~1                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[6]~2             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[6]~2                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[5]~3             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[5]~3                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[7]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[7]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[6]               ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[6]                    ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~4                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~4                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~5                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~5                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~6                             ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~6                                  ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~11                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~11                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~12                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~12                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~13                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~13                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~18                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~18                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~19                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~19                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~20                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~20                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~21                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~21                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~23                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~23                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~24                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~24                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~25                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~25                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~26                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~26                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~27                            ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|_~27                                 ; out0             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[7] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[6] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[6]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[6] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; sout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[5] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[5]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[0] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[0] ; |YSQ|ALU:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 5.1 Build 176 10/26/2005 SJ Full Version
    Info: Processing started: Fri Nov 15 17:45:46 2019
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off ALU -c ALU
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      68.08 %
Info: Number of transitions in simulation is 1256
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Processing ended: Fri Nov 15 17:45:46 2019
    Info: Elapsed time: 00:00:00


