---
title: 数据类型
updated: 2022-04-06
created: 2022-03-22
---

## Verilog中的数据类型

> Verilog中有两种基本数据类型：变量类型（variables）、线网类型（wire）  
> **两种类型均为四值逻辑(1、0、X、Z)**  
> **真实电路中不存在X，高阻态Z表示引脚悬空**

### 变量类型（variables）
**用来储存组合逻辑或者时序逻辑的值**
**变量类型特点：**
-   变量保存在initial、always、task、function内赋值
-   **变量只能用过程赋值（initial、always）来赋值**
- 
### 线网类型（nets）

> **用来连接硬件模块，以提供特殊的线网逻辑解决方案**

-   线网在建模结构化描述中连接线路、且总线线网的值由线网的驱动器决定
-   驱动器可以是门，模块的实例或者**连续赋值**的输出
-   **只能用连续赋值语句（assign）**

> 其中线网类型包括：wire、wor、wand等

**在SystemVerilog中任何一个变量要看三部分：** 
* 类型（变量、线网）  
* 数据类型（四值逻辑、二值逻辑）  
* 符号（有符号、无符号）
## SyestemVerilog的类型

### 变量（variables）

-   可以使用连续赋值（assign）、过程赋值(always)
    
    > logic a ：默认变量（var）类型、无符号  
    > bit a：默认变量（var）类型、无符号  
    > var logic [63:0] a ; 也可以对其类型声明
    

### 线网类型（nets）

-   只能用连续赋值语句（assign）
    
    > Testbench中一般大量使用**logic**，只有在**多个驱动源**或者**设计模块端口是双向（inout）**的时候才用wire
    

## SystemVerilog的数据类型

### 四值逻辑（Logic）

-   在Verilog中reg常用来表示储存组合逻辑或者时序逻辑的变量，不过初学者容易混淆其综合后的硬件单元，**实际它只和线网相对，用来表示储存数据的变量**
-   在SV中我们可以直接使用logic来通用储存硬件数据

> 四值逻辑包括：integer、logic、reg、net-type（wire、tri）

**什么时候用四值逻辑？**
  - 在表示硬件时，必须用四值逻辑
  -  X值用来捕捉设计错误（如寄存器未初始化）
  - Z值用来表示未连接或者三态的设计逻辑（但很少出现在系统级或者事务级）

### 二值逻辑（bit）

-   bit类型可以综合，但综合的电路有失真的可能，无法正确表示电路，因此在RTL中很少用到

> 二值逻辑包括：bit、byte、shortint、int、longint

什么时候用到二值逻辑？  
  - 在构建验证环境总线功能模型（BFM）时，无须关注底层逻辑，可使用二值逻辑  
  - SV在和C语言交互时，也可使用二值逻辑简化数据传输
### 仿真初值和转换
-   四值逻辑变至例如reg、logic或者integer等，在仿真开始时的初值为X
-   二值逻辑变量例如bit等，在仿真开始时的初值为0
-   四值逻辑 => 二值逻辑（默认转换），那么Z、X => 0

## SystemVerilog数据的符号
### 有符号

-   integer
-   byte
-   shortint
-   int
-   longint

### 无符号

-   logic、bit、reg、net-type（wire、tri）构成的向量
-   在有符号类型后面加unsigned（如byte unsigned）
- 
### 空类型（void）
-   SV添加void类型来表示空类型，表示不会返回数值，同C语言的void使用方法
-   SV添加shortreal表示32位单精度浮点类型，同C语言的loat；而Verilog的real类型表示双精度浮点类型，同C语言的double



## 自定义类型（typedef）

> **为了代码更加易读和维护，通常在加上“_t”后缀表示自定义类型**

### 枚举类型（enum）

> enum {red,green,blue}  RGB;
RGB枚举类型拥有三个值，**其中初始值为red**

> Verilog没有枚举类型，因此采用define 和parameter 来定义，提高易读性

-   枚举值**默认为int类型**，32-bit的二值逻辑
-   SV允许指定枚举的数据类型
```systemverilog
enum bit {ture,false} ck_t;//bit类型
enum logic[1:0] {waite,load,ready} state_e;//logic类型
```

#### 枚举类型赋值
```systemverilog
typedef enum {waite,load,ready} state_t;
	state_t state, next_state
int foo;
state=next_state;      //legal operation 
foo = state + 1;       //legal operation 
state = foo + 1;       //**ERROR:illegal assignment** 
state = state + 1;     //**illegal operation **
state++;               //**illegal operation next **
next_state += state;   //**illegal operation**
```
### 结构体类型（struct）
结构体struct一种变量集表示，它可以包括任何数据类型，可以集合不同类型和大小的变量、常量、自定义类型：
**结构体默认是一个 变量，用户可以将其声明为var或者wire类型**
##### 自定义结构体类型
```systemverilog
struct {
int a,b;
opcode_t opcode; //用户自己定义类型
logic [23:0] address;
bit error;
} Instruction_Word (结构体名)；
instruction_word_t IW
```
**引用结构体**：
\<结构体名>.\<变量名>，如：
Instruction_Word.address；

SV中添加了C一样的结构体struct，其成员可以为自定义类型或其他常量类型
```systemverilog
struct{
  int [31:0] a,b;           //32-bit variables 
  logic [7:0] opcode;       //user-defined type 
  logic [23:0] address;	    //24-bit variable 
  bit error;				        //1-bit 2-state var.
} Instruction_Word;

```
#### 结构体类型赋值
```systemverilog
结构体变量可以通过索引其各个成员做依次的成员赋值：
always @(posedge clock, negedge resetN)
  if(!resetN)begin 
		IW.a=100;       //reference structure member 
 		IW.b=5;
    IW.opcode=8'hFF;
	 	IW.address=0;
    end 

也可以通过单分号`和花括号{}来实现整体赋初值：
IW='{100, 3, 8'hFF, 0};
IW='{address:0, opcode:8'hFF, a:100, b:5};

```

## 字符串类型

-   Verilog语言对于字符串的处理手段非常有限。
-   SV引入了string类型用来容纳**可变长度**的字符串。
-   字符串类型变量的**存储单元为byte类型**。
-   字符串类型变量长度为N时，其字符成员索引值为从0到N-1.
-   不同于C函数，字符串结尾**没有“空字符“即null字符“\0”**。
-   字符串的内存是**动态分配**的，用户无需担心内存空间管理。

![image1](image1-7.png)

```systemverilog
typedef logic[15：0] r_t;
r_tr;
integer i=1;
string b="";
string a={"Hi"，b};		//字符串拼接
r=r_t'(a);		   	//将字符串a内容*显式*转化成字节赋值给r 
b=string'(r);			//ok 
b="Hi";				  	//oK 
b={5{"Hi"}};			//oK 
a={i{"Hi"}};			//oK（non-constant replication）
a={i{b}};		    	//oK 
a={a,b};			  	//ok 
a={"Hi",b};		  	//oK 
b={"H",""};		   	//yields"H".""is the empty string 
a[0]="h";				  //oK，将字符串第0位赋值为h
a[0]="cough";			//字符串赋值给某一位时，取最后一个即h
```
**字符串的索引是从左到右0 =>N-1**  
**logic [15:0] 索引最右端是0**

**强制类型转换**
- 静态转换（编译时转换，不会检查结果的有效性）（可综合）
	- 数据类型强制转换：
     > <type\>'(<expression\>)
		7 + int'(2.0 * 3.0);    //将6.0强制转换成int然后加7//

	- 向量宽度强制转换：
> 		<\size\>'(<\expression\>)
> 	logic [15:0] a, b, y;  y = a + b**16'(2); //将文本值2强转为16位宽\

   - 符号强制转换：
 > <sign\>’(<expression\>)
 > shortint a, b;int y; y = y - signed'({a,b}); //将拼接结果强转为有符号数

- 动态转换（运行时进行待转换数值的检查）（不可综合）
**$cast**系统函数
>$cast( dest_var, source_exp );        //强制转换source_exp的结果为dest_var的类型
-   用$cast转换失败时，源变量不变。$cast可返回状态标志，标识是否转换成功。
-   **$cast**的主要用途：将表达式的结果赋给enum类型变量。

### 字符串内建方式

-   str.len()：返回字符串的长度
-   str.putc(i,c)：将第i个字符替换成字符c，等同于str[i]=c
-   str.getc(i)：返回第i个字符
-   str.substr(i,j)：返回从第i个字符到第j个字符
-   str.{atoi(), atohex(), atooct(), atobin}：将字符串转化成十进制，十六进制，八进制，或者二进制


<table><colgroup><col style="width: 24%" /><col style="width: 75%" /></colgroup><thead><tr class="header"><th><strong>操作</strong></th><th><strong> 描述</strong></th></tr></thead><tbody><tr class="odd"><td>strA<strong>==</strong>strB</td><td>相等——操作数可以是字符串类型或者字符串文字，如果两个字符串由相同的字符序列组成，则返回1.</td></tr><tr class="even"><td>strA<strong>!=</strong>strB</td><td>不等于—— 对相等操作取反</td></tr><tr class="odd"><td>strA<strong>&lt;</strong>strB strA<strong>&lt;=</strong>strB strA<strong>&gt;</strong>strB strA<strong>&gt;=</strong>strB</td><td>比较——如果相应的按字典序的比较条件满足时，则返回1</td></tr><tr class="even"><td><strong>{</strong>strA<strong>,</strong>strB<strong>,</strong>..<strong>,</strong>strN<strong>}</strong></td><td>连接——扩展指定的字符串。操作符可以是字符串类型，也可以是字符串文字。当所有的操作符都是字符串文字时，此操作完成整体的连接，结果也是一个字符串文字。</td></tr><tr class="odd"><td>str<strong>.len()</strong></td><td>长度——返回代表字符串的长度的整数</td></tr><tr class="even"><td>str<strong>.putc(</strong>i, c<strong>)</strong></td><td>字符输入——将字符串str中的第i个字符替换成字符c。i必须是一个整数，c必须是一个字节类型的字符</td></tr><tr class="odd"><td>str<strong>.getc(</strong>i<strong>)</strong></td><td>获取字符——返回字符串str的第i个字符。i必须是整数，返回的字符表示为一个字节。</td></tr><tr class="even"><td>str<strong>.toupper()</strong></td><td>转成大写——返回str中所有字符变成大写的字符串</td></tr><tr class="odd"><td>str<strong>.tolower()</strong></td><td><p>转成小写——返回str中所有字符变成小写的字符串</p><p></p><p></p><p></p></td></tr><tr class="even"><td>strA<strong>.compare(</strong>strB<strong>)</strong></td><td>比较——比较strA和strB.从第一个字符开始比较。如果相等，则继续后续字符，知道两者有不同或者到达某个字符串的结尾。如果相等，返回’0‘；如果strA在strB之后，则返回整数；如果strA在strB之前，则返回负数.</td></tr><tr class="odd"><td>strA<strong>.icompare(</strong>strB<strong>)</strong></td><td>比较——和compare方法类似，但是不关心大小写。</td></tr><tr class="even"><td>str<strong>.substr(</strong>i, j<strong>)</strong></td><td>子串——i和j都是整数，返回一个新的字符串，由str的第i和和第j个中间的所有字符组成</td></tr><tr class="odd"><td><p>str<strong>.atoi()</strong></p><p>str<strong>.atohex()</strong></p><p>str<strong>.atooct()</strong></p><p>str<strong>.atobin()</strong></p></td><td>字符串转整数——返回一个32bit整数（不考虑此字符串表示的数字的长度），对于atoi, 字符串将被看作十进制；对于atoh，十六进制；对于atooct,八进制；对于atob，二进制。对于比较大的数字，使用系统任务$sscanf更加合适[1].</td></tr><tr class="even"><td>str<strong>.atoreal()</strong></td><td>字符串转实数——此方法返回字符串str表示的实数</td></tr><tr class="odd"><td><p>str<strong>.itoa(</strong>i<strong>)</strong></p><p>str<strong>.hextoa(</strong>i<strong>)</strong></p><p>str<strong>.octtoa(</strong>i<strong>)</strong></p><p>str<strong>.bintoa(</strong>i<strong>)</strong></p></td><td>整数转字符串——atoi,atohex,atooct,atobin的反运算。此系列方法输入一个整数i，将其对应的表示方式存在字符串str中。</td></tr><tr class="even"><td>str<strong>.realtoa(</strong>r<strong>)</strong></td><td>实数转字符串——atoreal的反运算。此方法输入一个实数r，将其对应的表示方式存在字符串str中。</td></tr></tbody></table>
![image2](../../resources/image2-5.png)

![image3](image3-4.png)
