# Vivado project System Verilog syntaxis

## Vivado Project : 

[Adder_tree_bin](https://github.com/SalamatinVV/Vivado/tree/main/adder_tree_bin) 

[Adder_tree_csa](https://github.com/SalamatinVV/Vivado/tree/main/adder_tree_csa)

##### ==Важное уточнение==
В папке [Adder_tree_csa](https://github.com/SalamatinVV/Vivado/tree/main/adder_tree_csa) много файлов, самым важным является [piplined_csa_tree.sv](https://github.com/SalamatinVV/Vivado/blob/main/adder_tree_csa/src/piplined_csa_tree.sv) и тестбенч к нему [tb_16_in.sv](https://github.com/SalamatinVV/Vivado/blob/main/adder_tree_csa/sim/tb_16_in.sv), а также важным файлом является [CSA.sv](https://github.com/SalamatinVV/Vivado/blob/main/adder_tree_csa/src/CSA.sv) без которого не возможна работа данного дерева сумматоров. Остальные файлы являются вспомогательными, а также частными случаями (либо для проверки конвейерного сумматора, либо для тестовых задач).
