# FPGA_lab

### HITSZ 2020 秋数字逻辑设计实验

包含源文件及工程文件、仿真截图、部分仿真分析报告和实验6综合实验（记忆游戏）的实验报告。

### HITSZ 2021 春计组实验

实验一：恢复余数法和加减交替法（不恢复余数法）实现8位原码除法器，并实现在开发板上通过拨码开关输入、数码管显示两种方法的商和余数的功能

实验二：tilelink总线协议设计

实验三：直接相联cache设计

测试方法：实验一、二提交测试平台测试，实验三通过all_sim.v文件测试。

