# Organização e Arquitetura de Computadores
## Avaliação 2023.1

> Obs.: sabemos que as avaliações não são idênticas... Então, use com discrição.

1. Com relação ao caminho de dados e de acordo com a imagem abaixo, analise as questões a seguir:

- O caminho de dados é a parte da CPU que contém a ULA, suas entradas e suas saídas.
Ele guarda uma razoável semelhança com o caminho de dados usado na maioria das máquinas.

> Correto!

- O caminho de dados contém vários registradores de 32 bits, aos quais atribuímos nomes simbólicos
como PC, SP e MDR. Embora alguns desses nomes sejam familiares, esses registradores são acessíveis
apenas no nível de microarquitetura, pelo microprograma.

> Correto!

- É explicitamente possível ler e escrever o mesmo registrador em um único ciclo. Porque a leitura
e a escrita na verdade são executadas em instantes diferentes dentro do ciclo.

> Incorreto. Em um ciclo de clock, a leitura e a escrita ocorrem em momentos diferentes,
mas não no mesmo ciclo. (ChatGPT)

2. Para poder executar uma instrução, o processador usa uma pequena memória interna,
conhecida como registradores, para armazenar as instruções e dados temporariamente.
Dentre os principais registradores de controle e estado, aquele que é **dedicado
para conter o endereço da próxima instrução a ser lida** é o:

- Ponteiro de Pilha (*Stack Pointer*, SP)
> Usado para acompanhar a posição atual da pilha na memória, empilhar e desempilhar dados
- Contador de Programa (*Program Counter*, PC)
> Contém o endereço da próxima instrução a ser executada
- Registrador de Instrução (*Instruction Register*, IR)
> Contém o endereço da instrução sendo executada no ciclo atual
- Registrador de Endereço de Memória (*Memory Address Register*, MAR)
> Armazena o endereço de memória-alvo para as operações de leitura\escrita
- Registrador de Buffer de Memória (*Memory Buffer Register*, MBR)
> Armazena temporariamente os dados que foram lidos ou serão escritos na memória

> Bônus: *Memory Data Register*, MDR (Registrador de Dado de Memória) =>
usado para armazenar os dados a serem transferidos do\para o MBR

3. A maioria dos processadores atuais, para desktop/servidores, implementam a ISA x86, x64,
x86_64 ou AMD64. Sobre essas arquiteturas, é correto afirmar:

- Softwares compilados para a arquitetura AMD64 **não podem ser executados na arquitetura x64** (Intel).
> AMD64 é um termo intercambiável com x64 e x86_64. É uma arquitetura desenvolvida
em conjunto pela Intel e pela AMD.
- Softwares compilados para a arquitetura AMD64 **devem rodar sem problemas na arquitetura x86**.
> AMD64 é uma arquitetura de 64 bits, enquanto x86 é uma arquitetura 32 bits. O inverso seria verdade.
- Softwares compilados para a arquitetura x86, apesar de rodar na arquiteutra AMD64,
**perdem muito em desempenho* em relação a sua execução em uma máquina exclusivamente de x86.
> Pode haver uma penalidade de desempenho pelo fato do software estar rodando em modo de compatilibilidade,
mas geralmente, a perda é muito pequena.
- Softwares compilados para a arquitetura AMD64, **apesar de rodar na arquitetura x86**,
perdem muito em desempenho.
> Softwares de 64 bits não podem rodar em máquinas de 32 bits.
- Softwares compilados para a arquitetura x86 devem rodar sem problemas nas arquiteturas
x86, x64, x86_64 ou AMD64, pois elas são um superconjunto da arquitetura x86.
> Correto!

4. Analise as questões a seguir:

- O intervalo de tempo após $\delta z$ é necessário, pois os tempos de propagação dos sinais
não são exatos. Na borda ascendente do próximo ciclo de clock, os resultados que são gerados
após o deslocador são armazenados nos registradores.
> Correto! $\delta z$ => sinais de preparação para comandar o caminho de dados
- A ULA e o deslocador funcionam o tempo todo. Contudo, suas entradas são válidas até um tempo
$\delta w + \delta x$ após a borda descondente do clock.
> A ULA e o deslocador só são ativados quando instruções relevantes são executadas pelo processador.
$\delta x$ => conduzir valor do registrador ao barramento B
- Os únicos sinais explícitos que comandam o caminho de dados são a borda descendente do clock,
que inicia o ciclo do caminho de dados, e a borda ascendente, que carrega os registradores a partir
do barramento.
> Correto!
- Cabe aos engenheiros de projeto garantir que o tempo $\delta w + \delta x + \delta y + \delta z$
venha suficientemente antes da borda ascendente do clock para fazer as cargas de registrador
funcionarem de modo confiável o tempo todo.
> Correto!

5. A quantidade de instruções disponíveis e  código binário associado a cada instruções podem
variar bastante entre conjuntos de instruções de arquitetura ISA. Por outro lado, existe
um subconjunto comum de instruções que estão disponíveis na maioria dos ISA's atuais.
Entre as alternativas abaixo, a que **não** está associada a um subconjunto típico
de instruções de um ISA é:

- Lógicas
- **Interrupções**
- Aritméticas
- Transferência de dados
- Controle de fluxo

6. O conjunto de instruções de uma arquitetura de computador, ou ISA, define as operações
que podem ser utilizadas em um programa para ser executado nessa arquitetura. Uma ISA define também:

- A linguagem de programação na qual o programa deve ser escrito
> ISA não define linguagem de programação. As linguagens de programação
são compiladas para uma ISA específica.
- O compilador específico que deve ser utilizado para compilar o programa.
> Incorreto.
- **O formato dos bits das instruções que são apresentados ao processador.**
> Correto!
- A quantidade de estágios de pipeline que a arquitetutra deve ter para executar o programa.
> Incorreto.

7. Com relação às arquiteturas de computadores, é INCORRETO afirmar que:
- uma CPU pode ser dividida em Unidade Lógica e Aritmética (ULA),
Unidade de Controle (UC) e Registradores.
> Correto.
- Um barramento de endereços de 32 bits permite acesso a $2^{32}$ endereços de memória.
> Correto.
- Instruções de arquitetura do tipo CISC são traduzidas em microinstruçẽs, enquanto que
instruções de arquiteturas do tipo RISC são executadas diretamente no hardware.
> Correto.
- Uma arquitetura de 64 bits **consegue endereçar o dobro de memória que uma arquitetura de 32 bits**.
> Incorreto! 32 bits => $2^{32}$ endereços, 64 bits => $2^{64}$
- Os drivers de dispositivo são softwares que traduzem comandos de E\S do sistema operacional
em instruções que conseguem ser executadas pela controladora do dispositivo.
> Correto.

8. Analise as proposições a seguir:
- Uma instrução consiste em um opcode, normalmente associado com alguma informação adicional
tais como de onde vêm os operandos e para onde vão os resultados, e possuem tamanho
fixo ou variável.
> Correto.
- Endereçamento de registrador é conceitualmente o mesmo que endereçamento direto,
mas especifica um registrador em vez de uma localização de memória.
> Correto.
- Um método para especificar um operando na memória é dar seu endereço completo. Esse modo
é denominado endereçamento direto. Embora o valor possa mudar, sua localização também pode mudar.
> Incorreto. A localização sempre é um valor constante.
- Endereçamento de base indexado é o nome que se dá ao endereçamento de memória que fornece
um registrador (explícito ou implícito) mais um deslocamento constante.
> Correto.
- O endereçamento imediato tem a vantagem de não exigir uma referência extra
à memória para buscar o operando.

9. Analise as proposições a seguir.

- Fluxo de controle se refere à sequÊncia em que as instruções são executadas dinamicamente,
isto é, durante a execução do programa.
> Correto.
- Chamadas de procedimento causam alteração no fluxo de controle, interrompendo o procedimento
que está sendo executado naquele momento e iniciando o procedimento chamado.
> Correto.
- Corrotinas são relacionadas com procedimentos e causam alterações semelhantes no fluxo de controle,
elas são úteis para simular processos paralelos.
> Correto.
- Exceções e interrupções também causam alteração no fluxo de controle quando ocorrem condições especiais.
> Correto.

12. Como o caminho de dados foi "dividido" em partes menores com a introdução do paralelismo (pipeline),
agora o atraso máximo (delta) reduzido, possibilitando o aumento da frequência do clock (overclock).
Além disso, a partir do 3° ciclo de clock, teríamos três instruções sendo processadas em um único ciclo,
já que introduzimos um processamento de dados em paralelo graças ao pipeline. Isto resulta em um ganho
de performance, mesmo que a primeira instrução leve três ciclos para ser executada.

Sem o pipeline: 1 instrução a cada ciclo
Com o pipeline: 3 instruções a cada ciclo => Instrução leva 1/3 do tempo ou que o clock está funcionando 3x mais 
rápido
