FIFO with done Module
---------------------

###概要###

終了処理付きのFIFOです.

###目的###

単純なFIFOであれば、特にこのような複雑な事はする必要無いのですが、
出力時にある程度データが溜まってからまとめて出力したい場合があります。  

例えば DDR-SDRAM のようにバースト長単位でアクセスしたい時や、
PCI-Express のようにペイロードサイズ分まとめてから転送したい場合等々。  

この様な場合、FIFOに入っている量が指定数以上の時に出力する様にすれば良いのですが、
最後のブロックが指定数に満たなかった場合、FIFOにデータが残ったままになってしまいます。  

この終了処理付きFIFOでは、入力側からデータ入力の終了を示すフラグを入力し、
出力側にもうデータが入力されないことを示します。


###使用コンポーネント###

PipeWork のコンポーネントのうち、次のものを使ってます.

  * SYNCRONIZER  
    異なるクロックで動作するパスを継ぐアダプタのクロック同期化モジュール.  

  * SYNCRONIZER_INPUT_PENDING_REGISTER  
    異なるクロックで動作するパスを継ぐアダプタの入力側レジスタ.  

  * DELAY_REGISTER  
    入力データを指定したクロックだけ遅延して出力するパイプラインレジスタ.  

  * DELAY_ADJUSTER  
    入力データを DELAY REGISTER の出力に合わせてタイミング調整して出力するモジュール.  

  * SDPRAM  
    1W1Rの同期メモリ.  


###ライセンス###

二条項BSDライセンス (2-clause BSD license) で公開しています。

