# Verilog
绪论
1.	数字逻辑系统的基本单元是门、或门和非门，它们是由三极管、二极管和电阻等器件构成，并能执行相应的开关逻辑操作
2.	与门、或门和非门又可以构成各种触发器，实现状态记忆。
3.	为什么要设计专用的复杂数字系统？
1)	在实际应用中，有的数字信号处理对时间的要求非常苛刻，以至于用高速的通用微处理器芯片也无法在规定的时间内完成必要的运算。因此要设计一个专用的高速硬线逻辑电路，在高速FPGA器件上实现或制成高速专用集成电路。
2)	通用微处理器芯片是为一般目的而设计的，运算的步骤必须通过程序编译后生成的机器码指令加载到存储器，然后在微处理器芯片控制下，按时钟节拍，逐条取指令、分析指令和执行指令，直到结束。
3)	由于通用位处理器芯片中内部总线和运算部件为通用目的而设计，导致它不可能为某一个特殊算法设计一系列的专用运算电路，并且其内部总线宽度不能随意改变，只能通过修改程序，才能实现特殊算法，因此速度受限。
4.	数字信号处理系统DSP
1)	功能：实现复杂的数学运算和数据处理，并有实时响应的要求
2)	组成：由高速数据通道接口和高速算法电路
3)	设计流程：一个复杂的数字系统设计往往是一个从算法到硬线连接的门级逻辑结构，再映射到硅片的逐步实现过程
5.	设计复杂数字系统电路的四种方案
1)	以专用微处理机芯片为中心来完成算法所需的电路系统
2)	用高密度的FPGA(从几万门到几百万门)
3)	设计专用的大规模集成电路(ASIC)
4)	利用现成的微处理机的IP核并结合专门设计的高速ASIC运算电路
6.	专用硬线逻辑与微处理器比较
1)	以专用微处理器芯片为中心来完成算法所需的电路系统，利用现成的微处理开发系统，C语言验证算法的基础，设计周期短，可利用资源多；但是速度、能耗、体积等性能受微处理器芯片和外围电路限制
2)	高密度FPGA方案必须购置有关的FPGA开发环境、布局布线和编程工具，性能不如ASIC电路
3)	现有IP核搭载高速ASIC电路，综合了大规模集成电路和微处理的优点，但开发周期长，成本高，还需要对半导体厂家基本器件库和IP库的深入了解
7.	电路结构完全确定之前的多次仿真
1)	C语言的功能仿真
2)	C语言的并行结构仿真
3)	Verilog HDL的行为仿真
4)	Verilog HDL的RTL级仿真
5)	综合后门级结构仿真
6)	布局布线后仿真
7)	电路实现验证
8.	C语言与Verilog HDL配合使用的理由
1)	C语言灵活，查错能力强，可以通过PLI(编程语言接口)编写自己的系统任务，并直接与赢硬件仿真器结合使用
2)	C语言设计环境更为完整，编译环境可靠，语法完备，缺陷较少，可应用于多种领域，而Verilog的大部分软件都是商业软件，与C语言缺少使用，可靠性差
9.	C语言与Verilog HDL配合的困难
1)	C语法较多，如指针、不定次数的循环，而Verilog语法较少，相互转换有困难
2)	C程序是顺序执行，而Verilog是并行执行
3)	C语言输入输出函数多样，而Verilog较少
4)	C语言没有时间关系，转换后的Verilog程序必须做到没有任何外加的人工延时信号。
10.	课后问题
1)	什么是信号处理电路?它通常由哪两大部分组成？
信号处理电路：是进行一些复杂的数字运算和数据处理，并且又有实时响应要求的电路。它通常由高速数据通道接口和高速算法电路组成
2)	为什么要设计专用信号处理电路？  // 3
3)	为什么要用硬件描述语言来设计复杂的算法逻辑电路？
因为现代复杂数字逻辑系统的设计都是借助于EDA工具完成的，无论电路系统的仿真和综合都需要掌握硬件描述语言。
