TimeQuest Timing Analyzer report for check
Thu May 21 02:30:55 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'FIFO:FIFO_instant|clock'
 12. Slow Model Setup: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'SPI_MASTER_UC:mbed_instant|SPI_CLK'
 14. Slow Model Hold: 'FIFO:FIFO_instant|clock'
 15. Slow Model Hold: 'SPI_MASTER_UC:mbed_instant|SPI_CLK'
 16. Slow Model Hold: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 17. Slow Model Recovery: 'FIFO:FIFO_instant|clock'
 18. Slow Model Removal: 'FIFO:FIFO_instant|clock'
 19. Slow Model Minimum Pulse Width: 'FIFO:FIFO_instant|clock'
 20. Slow Model Minimum Pulse Width: 'SPI_MASTER_UC:mbed_instant|SPI_CLK'
 21. Slow Model Minimum Pulse Width: 'iCLK_50'
 22. Slow Model Minimum Pulse Width: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'FIFO:FIFO_instant|clock'
 33. Fast Model Setup: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 34. Fast Model Setup: 'SPI_MASTER_UC:mbed_instant|SPI_CLK'
 35. Fast Model Hold: 'FIFO:FIFO_instant|clock'
 36. Fast Model Hold: 'SPI_MASTER_UC:mbed_instant|SPI_CLK'
 37. Fast Model Hold: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 38. Fast Model Recovery: 'FIFO:FIFO_instant|clock'
 39. Fast Model Removal: 'FIFO:FIFO_instant|clock'
 40. Fast Model Minimum Pulse Width: 'FIFO:FIFO_instant|clock'
 41. Fast Model Minimum Pulse Width: 'SPI_MASTER_UC:mbed_instant|SPI_CLK'
 42. Fast Model Minimum Pulse Width: 'iCLK_50'
 43. Fast Model Minimum Pulse Width: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Recovery Transfers
 56. Removal Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; check                                                              ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C70F896C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------------+---------------------------------------------+
; Clock Name                              ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                    ; Targets                                     ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------------+---------------------------------------------+
; CLKPLL_inst|altpll_component|pll|clk[0] ; Generated ; 25.000 ; 40.0 MHz   ; 0.000 ; 12.500 ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; iCLK_50 ; CLKPLL_inst|altpll_component|pll|inclk[0] ; { CLKPLL_inst|altpll_component|pll|clk[0] } ;
; FIFO:FIFO_instant|clock                 ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                           ; { FIFO:FIFO_instant|clock }                 ;
; iCLK_50                                 ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                           ; { iCLK_50 }                                 ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                           ; { SPI_MASTER_UC:mbed_instant|SPI_CLK }      ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                       ;
+------------+-----------------+-----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note ;
+------------+-----------------+-----------------------------------------+------+
; 162.84 MHz ; 162.84 MHz      ; FIFO:FIFO_instant|clock                 ;      ;
; 330.36 MHz ; 330.36 MHz      ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ;      ;
; 400.96 MHz ; 400.96 MHz      ; CLKPLL_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+-----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; FIFO:FIFO_instant|clock                 ; -5.141 ; -4776.929     ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; -2.294 ; -4.381        ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; -2.027 ; -33.471       ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; FIFO:FIFO_instant|clock                 ; -1.637 ; -80.261       ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; -1.075 ; -1.075        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.067 ; -0.105        ;
+-----------------------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Recovery Summary                     ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; FIFO:FIFO_instant|clock ; 1.373 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Slow Model Removal Summary                       ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; FIFO:FIFO_instant|clock ; -0.829 ; -24.049       ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; FIFO:FIFO_instant|clock                 ; -1.627 ; -5722.912     ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; -0.500 ; -25.000       ;
; iCLK_50                                 ; 10.000 ; 0.000         ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; 11.500 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'FIFO:FIFO_instant|clock'                                                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -5.141 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg0  ; FIFO:FIFO_instant|out[8]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 6.089      ;
; -5.141 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg1  ; FIFO:FIFO_instant|out[8]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 6.089      ;
; -5.141 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg2  ; FIFO:FIFO_instant|out[8]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 6.089      ;
; -5.141 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg3  ; FIFO:FIFO_instant|out[8]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 6.089      ;
; -5.141 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg4  ; FIFO:FIFO_instant|out[8]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 6.089      ;
; -5.141 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg5  ; FIFO:FIFO_instant|out[8]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 6.089      ;
; -5.141 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg6  ; FIFO:FIFO_instant|out[8]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 6.089      ;
; -5.141 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg7  ; FIFO:FIFO_instant|out[8]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 6.089      ;
; -5.141 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg8  ; FIFO:FIFO_instant|out[8]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 6.089      ;
; -5.141 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg9  ; FIFO:FIFO_instant|out[8]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 6.089      ;
; -5.141 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg10 ; FIFO:FIFO_instant|out[8]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 6.089      ;
; -5.141 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg11 ; FIFO:FIFO_instant|out[8]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.088     ; 6.089      ;
; -4.979 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg0  ; FIFO:FIFO_instant|out[7]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.922      ;
; -4.979 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg1  ; FIFO:FIFO_instant|out[7]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.922      ;
; -4.979 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg2  ; FIFO:FIFO_instant|out[7]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.922      ;
; -4.979 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg3  ; FIFO:FIFO_instant|out[7]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.922      ;
; -4.979 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg4  ; FIFO:FIFO_instant|out[7]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.922      ;
; -4.979 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg5  ; FIFO:FIFO_instant|out[7]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.922      ;
; -4.979 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg6  ; FIFO:FIFO_instant|out[7]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.922      ;
; -4.979 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg7  ; FIFO:FIFO_instant|out[7]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.922      ;
; -4.979 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg8  ; FIFO:FIFO_instant|out[7]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.922      ;
; -4.979 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg9  ; FIFO:FIFO_instant|out[7]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.922      ;
; -4.979 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg10 ; FIFO:FIFO_instant|out[7]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.922      ;
; -4.979 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg11 ; FIFO:FIFO_instant|out[7]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.093     ; 5.922      ;
; -4.968 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg0   ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.096     ; 5.908      ;
; -4.968 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg1   ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.096     ; 5.908      ;
; -4.968 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg2   ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.096     ; 5.908      ;
; -4.968 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg3   ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.096     ; 5.908      ;
; -4.968 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg4   ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.096     ; 5.908      ;
; -4.968 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg5   ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.096     ; 5.908      ;
; -4.968 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg6   ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.096     ; 5.908      ;
; -4.968 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg7   ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.096     ; 5.908      ;
; -4.968 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg8   ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.096     ; 5.908      ;
; -4.968 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg9   ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.096     ; 5.908      ;
; -4.968 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg10  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.096     ; 5.908      ;
; -4.968 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg11  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.096     ; 5.908      ;
; -4.905 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg0  ; FIFO:FIFO_instant|out[0]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.082     ; 5.859      ;
; -4.905 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg1  ; FIFO:FIFO_instant|out[0]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.082     ; 5.859      ;
; -4.905 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg2  ; FIFO:FIFO_instant|out[0]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.082     ; 5.859      ;
; -4.905 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg3  ; FIFO:FIFO_instant|out[0]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.082     ; 5.859      ;
; -4.905 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg4  ; FIFO:FIFO_instant|out[0]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.082     ; 5.859      ;
; -4.905 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg5  ; FIFO:FIFO_instant|out[0]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.082     ; 5.859      ;
; -4.905 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg6  ; FIFO:FIFO_instant|out[0]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.082     ; 5.859      ;
; -4.905 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg7  ; FIFO:FIFO_instant|out[0]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.082     ; 5.859      ;
; -4.905 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg8  ; FIFO:FIFO_instant|out[0]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.082     ; 5.859      ;
; -4.905 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg9  ; FIFO:FIFO_instant|out[0]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.082     ; 5.859      ;
; -4.905 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg10 ; FIFO:FIFO_instant|out[0]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.082     ; 5.859      ;
; -4.905 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg11 ; FIFO:FIFO_instant|out[0]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.082     ; 5.859      ;
; -4.897 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg0  ; FIFO:FIFO_instant|out[12]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.097     ; 5.836      ;
; -4.897 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg1  ; FIFO:FIFO_instant|out[12]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.097     ; 5.836      ;
; -4.897 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg2  ; FIFO:FIFO_instant|out[12]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.097     ; 5.836      ;
; -4.897 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg3  ; FIFO:FIFO_instant|out[12]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.097     ; 5.836      ;
; -4.897 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg4  ; FIFO:FIFO_instant|out[12]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.097     ; 5.836      ;
; -4.897 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg5  ; FIFO:FIFO_instant|out[12]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.097     ; 5.836      ;
; -4.897 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg6  ; FIFO:FIFO_instant|out[12]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.097     ; 5.836      ;
; -4.897 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg7  ; FIFO:FIFO_instant|out[12]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.097     ; 5.836      ;
; -4.897 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg8  ; FIFO:FIFO_instant|out[12]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.097     ; 5.836      ;
; -4.897 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg9  ; FIFO:FIFO_instant|out[12]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.097     ; 5.836      ;
; -4.897 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg10 ; FIFO:FIFO_instant|out[12]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.097     ; 5.836      ;
; -4.897 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg11 ; FIFO:FIFO_instant|out[12]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.097     ; 5.836      ;
; -4.861 ; FIFO:FIFO_instant|rd_reg[1]                                                                                  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a51~portb_address_reg11 ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; 0.051      ; 5.877      ;
; -4.857 ; FIFO:FIFO_instant|rd_reg[1]                                                                                  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a63~portb_address_reg11 ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; 0.018      ; 5.840      ;
; -4.855 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg0  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.081     ; 5.810      ;
; -4.855 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg1  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.081     ; 5.810      ;
; -4.855 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg2  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.081     ; 5.810      ;
; -4.855 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg3  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.081     ; 5.810      ;
; -4.855 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg4  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.081     ; 5.810      ;
; -4.855 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg5  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.081     ; 5.810      ;
; -4.855 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg6  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.081     ; 5.810      ;
; -4.855 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg7  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.081     ; 5.810      ;
; -4.855 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg8  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.081     ; 5.810      ;
; -4.855 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg9  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.081     ; 5.810      ;
; -4.855 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg10 ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.081     ; 5.810      ;
; -4.855 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg11 ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.081     ; 5.810      ;
; -4.841 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg0  ; FIFO:FIFO_instant|out[10]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.070     ; 5.807      ;
; -4.841 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg1  ; FIFO:FIFO_instant|out[10]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.070     ; 5.807      ;
; -4.841 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg2  ; FIFO:FIFO_instant|out[10]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.070     ; 5.807      ;
; -4.841 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg3  ; FIFO:FIFO_instant|out[10]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.070     ; 5.807      ;
; -4.841 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg4  ; FIFO:FIFO_instant|out[10]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.070     ; 5.807      ;
; -4.841 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg5  ; FIFO:FIFO_instant|out[10]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.070     ; 5.807      ;
; -4.841 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg6  ; FIFO:FIFO_instant|out[10]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.070     ; 5.807      ;
; -4.841 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg7  ; FIFO:FIFO_instant|out[10]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.070     ; 5.807      ;
; -4.841 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg8  ; FIFO:FIFO_instant|out[10]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.070     ; 5.807      ;
; -4.841 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg9  ; FIFO:FIFO_instant|out[10]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.070     ; 5.807      ;
; -4.841 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg10 ; FIFO:FIFO_instant|out[10]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.070     ; 5.807      ;
; -4.841 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg11 ; FIFO:FIFO_instant|out[10]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.070     ; 5.807      ;
; -4.827 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg0  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 5.759      ;
; -4.827 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg1  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 5.759      ;
; -4.827 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg2  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 5.759      ;
; -4.827 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg3  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 5.759      ;
; -4.827 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg4  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 5.759      ;
; -4.827 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg5  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 5.759      ;
; -4.827 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg6  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 5.759      ;
; -4.827 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg7  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 5.759      ;
; -4.827 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg8  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 5.759      ;
; -4.827 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg9  ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 5.759      ;
; -4.827 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg10 ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 5.759      ;
; -4.827 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg11 ; FIFO:FIFO_instant|out[5]                                                                                     ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.104     ; 5.759      ;
; -4.826 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a11~portb_address_reg0  ; FIFO:FIFO_instant|out[11]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.080     ; 5.782      ;
; -4.826 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a11~portb_address_reg1  ; FIFO:FIFO_instant|out[11]                                                                                    ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.080     ; 5.782      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                   ;
+--------+------------------------------------+------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -2.294 ; FIFO:FIFO_instant|empty_reg        ; SPI_ON                             ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -2.345     ; 0.985      ;
; -2.087 ; SPI_MASTER_UC:mbed_instant|FIN     ; temp_mbed_1                        ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -2.336     ; 0.787      ;
; 0.308  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.179      ; 0.657      ;
; 0.337  ; FIFO:FIFO_instant|clock            ; FIFO:FIFO_instant|clock            ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.208      ; 0.657      ;
; 0.808  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.179      ; 0.657      ;
; 0.837  ; FIFO:FIFO_instant|clock            ; FIFO:FIFO_instant|clock            ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.208      ; 0.657      ;
; 22.506 ; fin_counter[0]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.530      ;
; 22.571 ; fin_counter[1]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.465      ;
; 22.577 ; fin_counter[0]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.459      ;
; 22.619 ; MBED_RDY                           ; SPI_ON                             ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.039      ; 2.456      ;
; 22.623 ; temp_mbed_1                        ; fin_counter[0]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.423      ;
; 22.623 ; temp_mbed_1                        ; fin_counter[1]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.423      ;
; 22.623 ; temp_mbed_1                        ; fin_counter[2]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.423      ;
; 22.623 ; temp_mbed_1                        ; fin_counter[3]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.423      ;
; 22.623 ; temp_mbed_1                        ; fin_counter[4]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.423      ;
; 22.623 ; temp_mbed_1                        ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.423      ;
; 22.623 ; temp_mbed_1                        ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.423      ;
; 22.623 ; temp_mbed_1                        ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.423      ;
; 22.623 ; temp_mbed_1                        ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.423      ;
; 22.623 ; temp_mbed_1                        ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.423      ;
; 22.623 ; temp_mbed_1                        ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.423      ;
; 22.623 ; temp_mbed_1                        ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.423      ;
; 22.623 ; temp_mbed_1                        ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.423      ;
; 22.623 ; temp_mbed_1                        ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.423      ;
; 22.623 ; temp_mbed_1                        ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.423      ;
; 22.623 ; temp_mbed_1                        ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.423      ;
; 22.641 ; fin_counter[2]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.395      ;
; 22.642 ; fin_counter[1]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.394      ;
; 22.648 ; fin_counter[0]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.388      ;
; 22.677 ; fin_counter[3]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.359      ;
; 22.712 ; fin_counter[2]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.324      ;
; 22.713 ; fin_counter[1]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.323      ;
; 22.719 ; fin_counter[0]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.317      ;
; 22.748 ; fin_counter[3]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.288      ;
; 22.768 ; temp_mbed_2                        ; fin_counter[0]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.278      ;
; 22.768 ; temp_mbed_2                        ; fin_counter[1]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.278      ;
; 22.768 ; temp_mbed_2                        ; fin_counter[2]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.278      ;
; 22.768 ; temp_mbed_2                        ; fin_counter[3]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.278      ;
; 22.768 ; temp_mbed_2                        ; fin_counter[4]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.278      ;
; 22.768 ; temp_mbed_2                        ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.278      ;
; 22.768 ; temp_mbed_2                        ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.278      ;
; 22.768 ; temp_mbed_2                        ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.278      ;
; 22.768 ; temp_mbed_2                        ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.278      ;
; 22.768 ; temp_mbed_2                        ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.278      ;
; 22.768 ; temp_mbed_2                        ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.278      ;
; 22.768 ; temp_mbed_2                        ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.278      ;
; 22.768 ; temp_mbed_2                        ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.278      ;
; 22.768 ; temp_mbed_2                        ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.278      ;
; 22.768 ; temp_mbed_2                        ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.278      ;
; 22.768 ; temp_mbed_2                        ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.010      ; 2.278      ;
; 22.783 ; fin_counter[4]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.253      ;
; 22.783 ; fin_counter[2]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.253      ;
; 22.784 ; fin_counter[1]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.252      ;
; 22.790 ; fin_counter[0]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.246      ;
; 22.810 ; fin_counter[5]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.226      ;
; 22.819 ; fin_counter[3]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.217      ;
; 22.854 ; fin_counter[4]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.182      ;
; 22.854 ; fin_counter[2]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.182      ;
; 22.855 ; fin_counter[1]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.181      ;
; 22.861 ; fin_counter[0]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.175      ;
; 22.881 ; fin_counter[5]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.155      ;
; 22.889 ; fin_counter[6]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.147      ;
; 22.890 ; fin_counter[3]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.146      ;
; 22.925 ; fin_counter[4]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.111      ;
; 22.925 ; fin_counter[2]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.111      ;
; 22.926 ; fin_counter[1]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.110      ;
; 22.932 ; fin_counter[0]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.104      ;
; 22.952 ; fin_counter[5]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.084      ;
; 22.955 ; temp_mbed_1                        ; SPI_ON                             ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.018      ; 2.099      ;
; 22.960 ; fin_counter[6]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.076      ;
; 22.961 ; fin_counter[3]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.075      ;
; 22.992 ; fin_counter[7]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.044      ;
; 22.996 ; fin_counter[4]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.040      ;
; 22.996 ; fin_counter[2]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.040      ;
; 22.997 ; fin_counter[1]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.039      ;
; 23.003 ; fin_counter[0]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.033      ;
; 23.023 ; fin_counter[5]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.013      ;
; 23.031 ; fin_counter[6]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.005      ;
; 23.032 ; fin_counter[3]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.004      ;
; 23.063 ; fin_counter[7]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.973      ;
; 23.067 ; fin_counter[4]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.969      ;
; 23.067 ; fin_counter[2]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.969      ;
; 23.068 ; fin_counter[1]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.968      ;
; 23.094 ; fin_counter[5]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.942      ;
; 23.100 ; temp_mbed_2                        ; SPI_ON                             ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.018      ; 1.954      ;
; 23.102 ; fin_counter[6]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.934      ;
; 23.103 ; fin_counter[3]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.933      ;
; 23.120 ; fin_counter[8]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.916      ;
; 23.134 ; fin_counter[7]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.902      ;
; 23.138 ; fin_counter[4]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.898      ;
; 23.138 ; fin_counter[2]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.898      ;
; 23.162 ; fin_counter[0]                     ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.874      ;
; 23.165 ; fin_counter[5]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.871      ;
; 23.173 ; fin_counter[6]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.863      ;
; 23.174 ; fin_counter[3]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.862      ;
; 23.191 ; fin_counter[8]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.845      ;
; 23.205 ; fin_counter[7]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.831      ;
; 23.209 ; fin_counter[4]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.827      ;
; 23.218 ; fin_counter[9]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.818      ;
; 23.227 ; fin_counter[1]                     ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.809      ;
+--------+------------------------------------+------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SPI_MASTER_UC:mbed_instant|SPI_CLK'                                                                                                                                                        ;
+--------+-----------------------------------------+-----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -2.027 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.022      ; 3.085      ;
; -1.908 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.022      ; 2.966      ;
; -1.841 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.030      ; 2.907      ;
; -1.781 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.022      ; 2.839      ;
; -1.722 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.030      ; 2.788      ;
; -1.631 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.048     ; 2.619      ;
; -1.624 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.035     ; 2.625      ;
; -1.624 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.035     ; 2.625      ;
; -1.610 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.027     ; 2.619      ;
; -1.595 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.030      ; 2.661      ;
; -1.574 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.018      ; 2.628      ;
; -1.574 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.018      ; 2.628      ;
; -1.569 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.008      ; 2.613      ;
; -1.569 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.008      ; 2.613      ;
; -1.563 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.015      ; 2.614      ;
; -1.563 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.015      ; 2.614      ;
; -1.560 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.015     ; 2.581      ;
; -1.540 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.019      ; 2.595      ;
; -1.512 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.048     ; 2.500      ;
; -1.505 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.035     ; 2.506      ;
; -1.505 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.035     ; 2.506      ;
; -1.491 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.027     ; 2.500      ;
; -1.487 ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.522      ;
; -1.455 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.018      ; 2.509      ;
; -1.455 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.018      ; 2.509      ;
; -1.453 ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.057     ; 2.432      ;
; -1.450 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.008      ; 2.494      ;
; -1.450 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.008      ; 2.494      ;
; -1.444 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.015      ; 2.495      ;
; -1.444 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.015      ; 2.495      ;
; -1.441 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.015     ; 2.462      ;
; -1.421 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.019      ; 2.476      ;
; -1.417 ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.452      ;
; -1.400 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 2.436      ;
; -1.392 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.035     ; 2.393      ;
; -1.385 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.048     ; 2.373      ;
; -1.378 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.035     ; 2.379      ;
; -1.364 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.027     ; 2.373      ;
; -1.360 ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.057      ; 2.453      ;
; -1.350 ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.385      ;
; -1.328 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.018      ; 2.382      ;
; -1.328 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.018      ; 2.382      ;
; -1.323 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.008      ; 2.367      ;
; -1.323 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.008      ; 2.367      ;
; -1.317 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.015      ; 2.368      ;
; -1.317 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.015      ; 2.368      ;
; -1.314 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.015     ; 2.335      ;
; -1.294 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.019      ; 2.349      ;
; -1.284 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.003      ; 2.323      ;
; -1.274 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.311      ;
; -1.274 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.311      ;
; -1.274 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.311      ;
; -1.274 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.311      ;
; -1.271 ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.306      ;
; -1.203 ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.238      ;
; -1.165 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.003      ; 2.204      ;
; -1.155 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.192      ;
; -1.155 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.192      ;
; -1.155 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.192      ;
; -1.155 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.192      ;
; -1.133 ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.168      ;
; -1.100 ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.035     ; 2.101      ;
; -1.066 ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.101      ;
; -1.038 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.003      ; 2.077      ;
; -1.028 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.065      ;
; -1.028 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.065      ;
; -1.028 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.065      ;
; -1.028 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.065      ;
; -1.027 ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.005      ; 2.068      ;
; -1.010 ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 2.046      ;
; -0.987 ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.022      ;
; -0.952 ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.988      ;
; -0.946 ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.005     ; 1.977      ;
; -0.940 ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.976      ;
; -0.909 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.010      ; 1.955      ;
; -0.882 ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.918      ;
; -0.815 ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.851      ;
; -0.810 ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.846      ;
; -0.804 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.840      ;
; -0.749 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.010      ; 1.795      ;
; -0.747 ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.045      ; 1.828      ;
; -0.725 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.761      ;
; -0.721 ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.004     ; 1.753      ;
; -0.621 ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.030     ; 1.627      ;
; -0.587 ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.004      ; 1.627      ;
; -0.561 ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.597      ;
; -0.555 ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.591      ;
; -0.537 ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.033     ; 1.540      ;
; -0.513 ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.012     ; 1.537      ;
; -0.500 ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.012      ; 1.548      ;
; -0.491 ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.013      ; 1.540      ;
; -0.469 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.010      ; 1.515      ;
; -0.438 ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.003     ; 1.471      ;
; -0.433 ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|MOSI         ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.035      ; 1.504      ;
; -0.428 ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.464      ;
; -0.424 ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.460      ;
; -0.259 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.295      ;
; -0.203 ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.002     ; 1.237      ;
; -0.190 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|FIN          ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.002     ; 1.224      ;
; -0.084 ; FIFO:FIFO_instant|out[0]                ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; FIFO:FIFO_instant|clock            ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.005     ; 1.115      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'FIFO:FIFO_instant|clock'                                                                                                                                                                                                         ;
+--------+-----------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                                                                    ; Launch Clock                            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; -1.637 ; rd              ; FIFO:FIFO_instant|dffr1                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.345      ; 0.974      ;
; -1.362 ; fin_counter[6]  ; FIFO:FIFO_instant|regarray~7                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.253      ;
; -1.359 ; fin_counter[8]  ; FIFO:FIFO_instant|regarray~9                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.351      ; 1.258      ;
; -1.348 ; fin_counter[0]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[29]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.267      ;
; -1.348 ; fin_counter[0]  ; FIFO:FIFO_instant|regarray~1                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.267      ;
; -1.342 ; fin_counter[14] ; FIFO:FIFO_instant|regarray~15                                                                              ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.273      ;
; -1.340 ; fin_counter[1]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[30]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.275      ;
; -1.340 ; fin_counter[1]  ; FIFO:FIFO_instant|regarray~2                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.275      ;
; -1.336 ; fin_counter[11] ; FIFO:FIFO_instant|regarray_rtl_0_bypass[40]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.279      ;
; -1.336 ; fin_counter[11] ; FIFO:FIFO_instant|regarray~12                                                                              ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.279      ;
; -1.327 ; fin_counter[5]  ; FIFO:FIFO_instant|regarray~6                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.288      ;
; -1.326 ; fin_counter[5]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[34]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.289      ;
; -1.314 ; fin_counter[7]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[36]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.301      ;
; -1.310 ; fin_counter[7]  ; FIFO:FIFO_instant|regarray~8                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.305      ;
; -1.303 ; fin_counter[3]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[32]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.312      ;
; -1.303 ; fin_counter[3]  ; FIFO:FIFO_instant|regarray~4                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.312      ;
; -1.205 ; wr              ; FIFO:FIFO_instant|dffw1                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.355      ; 1.416      ;
; -1.141 ; fin_counter[8]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a8~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.407      ; 1.500      ;
; -1.140 ; fin_counter[1]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a33~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.379      ; 1.473      ;
; -1.140 ; fin_counter[10] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.401      ; 1.495      ;
; -1.128 ; fin_counter[2]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a2~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.394      ; 1.500      ;
; -1.108 ; fin_counter[9]  ; FIFO:FIFO_instant|regarray~10                                                                              ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.346      ; 1.504      ;
; -1.100 ; fin_counter[2]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a50~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.375      ; 1.509      ;
; -1.099 ; fin_counter[4]  ; FIFO:FIFO_instant|regarray~5                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.338      ; 1.505      ;
; -1.098 ; fin_counter[2]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a34~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.385      ; 1.521      ;
; -1.098 ; fin_counter[7]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a7~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.416      ; 1.552      ;
; -1.093 ; fin_counter[13] ; FIFO:FIFO_instant|regarray_rtl_0_bypass[42]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.329      ; 1.502      ;
; -1.091 ; fin_counter[13] ; FIFO:FIFO_instant|regarray~14                                                                              ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.329      ; 1.504      ;
; -1.068 ; fin_counter[4]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.364      ; 1.530      ;
; -1.057 ; fin_counter[6]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[35]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.364      ; 1.573      ;
; -1.057 ; fin_counter[12] ; FIFO:FIFO_instant|regarray~13                                                                              ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.329      ; 1.538      ;
; -1.056 ; fin_counter[12] ; FIFO:FIFO_instant|regarray_rtl_0_bypass[41]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.329      ; 1.539      ;
; -1.052 ; fin_counter[10] ; FIFO:FIFO_instant|regarray_rtl_0_bypass[39]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.352      ; 1.566      ;
; -1.020 ; fin_counter[4]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[33]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.310      ; 1.556      ;
; -0.994 ; fin_counter[8]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[37]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.352      ; 1.624      ;
; -0.953 ; fin_counter[9]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[38]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.356      ; 1.669      ;
; -0.943 ; fin_counter[2]  ; FIFO:FIFO_instant|regarray~3                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.338      ; 1.661      ;
; -0.942 ; fin_counter[2]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[31]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.338      ; 1.662      ;
; -0.925 ; fin_counter[10] ; FIFO:FIFO_instant|regarray~11                                                                              ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.351      ; 1.692      ;
; -0.905 ; fin_counter[5]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a37~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.420      ; 1.749      ;
; -0.901 ; fin_counter[11] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a11~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.372      ; 1.705      ;
; -0.887 ; fin_counter[3]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a3~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.395      ; 1.742      ;
; -0.875 ; fin_counter[10] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a42~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.413      ; 1.772      ;
; -0.872 ; fin_counter[11] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.364      ; 1.726      ;
; -0.870 ; fin_counter[1]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a1~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.386      ; 1.750      ;
; -0.834 ; fin_counter[13] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a45~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.343      ; 1.743      ;
; -0.824 ; fin_counter[15] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.354      ; 1.764      ;
; -0.820 ; fin_counter[7]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a55~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.422      ; 1.836      ;
; -0.790 ; fin_counter[2]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.352      ; 1.796      ;
; -0.761 ; fin_counter[4]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a20~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.352      ; 1.825      ;
; -0.760 ; fin_counter[4]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a52~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.365      ; 1.839      ;
; -0.748 ; fin_counter[4]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a36~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.338      ; 1.824      ;
; -0.744 ; fin_counter[15] ; FIFO:FIFO_instant|regarray_rtl_0_bypass[44]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.329      ; 1.851      ;
; -0.743 ; fin_counter[15] ; FIFO:FIFO_instant|regarray~16                                                                              ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.329      ; 1.852      ;
; -0.712 ; fin_counter[1]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a17~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.405      ; 1.927      ;
; -0.626 ; fin_counter[1]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a49~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.386      ; 1.994      ;
; -0.585 ; fin_counter[9]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a41~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.402      ; 2.051      ;
; -0.580 ; fin_counter[3]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a35~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.400      ; 2.054      ;
; -0.572 ; fin_counter[0]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.391      ; 2.053      ;
; -0.572 ; fin_counter[6]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a38~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.424      ; 2.086      ;
; -0.560 ; fin_counter[3]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a19~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.398      ; 2.072      ;
; -0.559 ; fin_counter[6]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a6~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.422      ; 2.097      ;
; -0.556 ; fin_counter[9]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a9~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.400      ; 2.078      ;
; -0.555 ; fin_counter[0]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a32~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.398      ; 2.077      ;
; -0.548 ; fin_counter[0]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a48~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.400      ; 2.086      ;
; -0.545 ; fin_counter[6]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a22~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.420      ; 2.109      ;
; -0.537 ; fin_counter[3]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a51~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.377      ; 2.074      ;
; -0.525 ; fin_counter[12] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a12~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.331      ; 2.040      ;
; -0.510 ; fin_counter[13] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.331      ; 2.055      ;
; -0.508 ; fin_counter[13] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a13~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.317      ; 2.043      ;
; -0.507 ; fin_counter[12] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a60~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.344      ; 2.071      ;
; -0.501 ; fin_counter[7]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a23~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.418      ; 2.151      ;
; -0.450 ; rst             ; FIFO:FIFO_instant|out[5]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.355      ; 2.171      ;
; -0.450 ; rst             ; FIFO:FIFO_instant|out[7]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.355      ; 2.171      ;
; -0.449 ; rst             ; FIFO:FIFO_instant|out[8]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.354      ; 2.171      ;
; -0.449 ; rst             ; FIFO:FIFO_instant|out[10]                                                                                  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.354      ; 2.171      ;
; -0.430 ; rst             ; FIFO:FIFO_instant|out[2]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.341      ; 2.177      ;
; -0.428 ; rst             ; FIFO:FIFO_instant|out[6]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.367      ; 2.205      ;
; -0.422 ; fin_counter[5]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.420      ; 2.232      ;
; -0.410 ; fin_counter[8]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.411      ; 2.235      ;
; -0.406 ; rst             ; FIFO:FIFO_instant|out[0]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.345      ; 2.205      ;
; -0.406 ; rst             ; FIFO:FIFO_instant|out[1]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.345      ; 2.205      ;
; -0.406 ; rst             ; FIFO:FIFO_instant|out[3]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.345      ; 2.205      ;
; -0.405 ; rst             ; FIFO:FIFO_instant|out[9]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.357      ; 2.218      ;
; -0.400 ; fin_counter[0]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.396      ; 2.230      ;
; -0.400 ; fin_counter[6]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a54~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.423      ; 2.257      ;
; -0.398 ; fin_counter[8]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a24~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.397      ; 2.233      ;
; -0.397 ; fin_counter[9]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a25~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.412      ; 2.249      ;
; -0.371 ; rst             ; FIFO:FIFO_instant|out[4]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.312      ; 2.207      ;
; -0.365 ; rst             ; FIFO:FIFO_instant|out[11]                                                                                  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.323      ; 2.224      ;
; -0.364 ; fin_counter[7]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.417      ; 2.287      ;
; -0.347 ; fin_counter[8]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a56~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.379      ; 2.266      ;
; -0.336 ; fin_counter[15] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a31~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.368      ; 2.266      ;
; -0.334 ; fin_counter[11] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a59~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.368      ; 2.268      ;
; -0.328 ; rst             ; FIFO:FIFO_instant|out[13]                                                                                  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.302      ; 2.240      ;
; -0.328 ; rst             ; FIFO:FIFO_instant|out[15]                                                                                  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.302      ; 2.240      ;
; -0.325 ; fin_counter[11] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a27~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.389      ; 2.298      ;
; -0.325 ; fin_counter[14] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a14~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.414      ; 2.323      ;
; -0.303 ; fin_counter[15] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a15~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.357      ; 2.288      ;
; -0.302 ; fin_counter[10] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a58~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.426      ; 2.358      ;
+--------+-----------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SPI_MASTER_UC:mbed_instant|SPI_CLK'                                                                                                                                                              ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                            ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+------------------------------------+--------------+------------+------------+
; -1.075 ; SPI_ON                                  ; SPI_MASTER_UC:mbed_instant|CSbar        ; CLKPLL_inst|altpll_component|pll|clk[0] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 2.320      ; 1.511      ;
; 0.391  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.531  ; FIFO:FIFO_instant|out[11]               ; SPI_MASTER_UC:mbed_instant|data_out[11] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.008     ; 0.789      ;
; 0.531  ; FIFO:FIFO_instant|out[13]               ; SPI_MASTER_UC:mbed_instant|data_out[13] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.790      ;
; 0.531  ; FIFO:FIFO_instant|out[14]               ; SPI_MASTER_UC:mbed_instant|data_out[14] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.790      ;
; 0.532  ; FIFO:FIFO_instant|out[2]                ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.008     ; 0.790      ;
; 0.532  ; FIFO:FIFO_instant|out[12]               ; SPI_MASTER_UC:mbed_instant|data_out[12] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.008     ; 0.790      ;
; 0.532  ; FIFO:FIFO_instant|out[15]               ; SPI_MASTER_UC:mbed_instant|data_out[15] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.791      ;
; 0.534  ; FIFO:FIFO_instant|out[1]                ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.793      ;
; 0.535  ; FIFO:FIFO_instant|out[3]                ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.794      ;
; 0.535  ; FIFO:FIFO_instant|out[5]                ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.794      ;
; 0.535  ; FIFO:FIFO_instant|out[6]                ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.794      ;
; 0.535  ; FIFO:FIFO_instant|out[7]                ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.794      ;
; 0.539  ; FIFO:FIFO_instant|out[9]                ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.008     ; 0.797      ;
; 0.685  ; FIFO:FIFO_instant|out[10]               ; SPI_MASTER_UC:mbed_instant|data_out[10] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.009     ; 0.942      ;
; 0.713  ; FIFO:FIFO_instant|out[4]                ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.009     ; 0.970      ;
; 0.719  ; FIFO:FIFO_instant|out[8]                ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.009     ; 0.976      ;
; 0.720  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|FIN          ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.002     ; 0.984      ;
; 0.764  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|MOSI         ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.030      ;
; 0.797  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.063      ;
; 0.797  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.063      ;
; 0.854  ; FIFO:FIFO_instant|out[0]                ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.005     ; 1.115      ;
; 0.960  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|FIN          ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.002     ; 1.224      ;
; 0.973  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.002     ; 1.237      ;
; 0.993  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.259      ;
; 1.029  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.295      ;
; 1.059  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 1.326      ;
; 1.061  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 1.328      ;
; 1.170  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.003      ; 1.439      ;
; 1.194  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.460      ;
; 1.198  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.464      ;
; 1.203  ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|MOSI         ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.035      ; 1.504      ;
; 1.208  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.003     ; 1.471      ;
; 1.239  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.010      ; 1.515      ;
; 1.261  ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.013      ; 1.540      ;
; 1.270  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.012      ; 1.548      ;
; 1.283  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.012     ; 1.537      ;
; 1.307  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.033     ; 1.540      ;
; 1.325  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.591      ;
; 1.326  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 1.593      ;
; 1.328  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 1.595      ;
; 1.331  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.597      ;
; 1.357  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.004      ; 1.627      ;
; 1.391  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.030     ; 1.627      ;
; 1.449  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.018      ; 1.733      ;
; 1.450  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.018      ; 1.734      ;
; 1.451  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.008      ; 1.725      ;
; 1.454  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.008      ; 1.728      ;
; 1.458  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.015      ; 1.739      ;
; 1.458  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.015      ; 1.739      ;
; 1.491  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.004     ; 1.753      ;
; 1.517  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.045      ; 1.828      ;
; 1.519  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.010      ; 1.795      ;
; 1.521  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.019      ; 1.806      ;
; 1.529  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.015     ; 1.780      ;
; 1.580  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.846      ;
; 1.585  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.851      ;
; 1.612  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.027     ; 1.851      ;
; 1.652  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.918      ;
; 1.679  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.010      ; 1.955      ;
; 1.683  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.048     ; 1.901      ;
; 1.710  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.976      ;
; 1.716  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.005     ; 1.977      ;
; 1.722  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.988      ;
; 1.744  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.030      ; 2.040      ;
; 1.757  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.001     ; 2.022      ;
; 1.780  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 2.046      ;
; 1.797  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.005      ; 2.068      ;
; 1.836  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.001     ; 2.101      ;
; 1.870  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.035     ; 2.101      ;
; 1.903  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.001     ; 2.168      ;
; 1.925  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 2.192      ;
; 1.925  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 2.192      ;
; 1.925  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 2.192      ;
; 1.925  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 2.192      ;
; 1.935  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.003      ; 2.204      ;
; 1.973  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.001     ; 2.238      ;
; 2.041  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.001     ; 2.306      ;
; 2.043  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.035     ; 2.274      ;
; 2.044  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 2.311      ;
; 2.044  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 2.311      ;
; 2.044  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 2.311      ;
; 2.044  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 2.311      ;
; 2.054  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.003      ; 2.323      ;
; 2.059  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.022      ; 2.347      ;
; 2.120  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.001     ; 2.385      ;
; 2.130  ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.057      ; 2.453      ;
; 2.148  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.035     ; 2.379      ;
; 2.187  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.001     ; 2.452      ;
; 2.191  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.019      ; 2.476      ;
; 2.211  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.015     ; 2.462      ;
; 2.214  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.015      ; 2.495      ;
; 2.214  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.015      ; 2.495      ;
; 2.220  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.008      ; 2.494      ;
; 2.220  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.008      ; 2.494      ;
; 2.223  ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.057     ; 2.432      ;
; 2.225  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.018      ; 2.509      ;
; 2.225  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.018      ; 2.509      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                    ;
+--------+------------------------------------+------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.067 ; FIFO:FIFO_instant|clock            ; FIFO:FIFO_instant|clock            ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.208      ; 0.657      ;
; -0.038 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.179      ; 0.657      ;
; 0.391  ; SPI_ON                             ; SPI_ON                             ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.433  ; FIFO:FIFO_instant|clock            ; FIFO:FIFO_instant|clock            ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.208      ; 0.657      ;
; 0.462  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.179      ; 0.657      ;
; 0.528  ; SPI_ON                             ; rd                                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.531  ; fin_counter[15]                    ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.799  ; fin_counter[0]                     ; fin_counter[0]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.800  ; temp_mbed_1                        ; temp_mbed_2                        ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.066      ;
; 0.805  ; fin_counter[1]                     ; fin_counter[1]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; fin_counter[2]                     ; fin_counter[2]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; fin_counter[4]                     ; fin_counter[4]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; fin_counter[7]                     ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; fin_counter[13]                    ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; fin_counter[14]                    ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.814  ; fin_counter[9]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; fin_counter[11]                    ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.838  ; fin_counter[3]                     ; fin_counter[3]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; fin_counter[8]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; fin_counter[10]                    ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; fin_counter[12]                    ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; fin_counter[6]                     ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.847  ; fin_counter[5]                     ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.113      ;
; 0.943  ; on                                 ; MBED_RDY                           ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.210      ;
; 1.154  ; rst                                ; temp_mbed_2                        ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.412      ;
; 1.157  ; rst                                ; temp_mbed_1                        ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.415      ;
; 1.182  ; fin_counter[0]                     ; fin_counter[1]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.188  ; manual_wr                          ; wr                                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.013     ; 1.441      ;
; 1.188  ; fin_counter[1]                     ; fin_counter[2]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; fin_counter[14]                    ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; fin_counter[13]                    ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; fin_counter[2]                     ; fin_counter[3]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; fin_counter[4]                     ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.197  ; fin_counter[9]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; fin_counter[11]                    ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.463      ;
; 1.202  ; rst                                ; fin_counter[0]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.470      ;
; 1.202  ; rst                                ; fin_counter[1]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.470      ;
; 1.202  ; rst                                ; fin_counter[2]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.470      ;
; 1.202  ; rst                                ; fin_counter[3]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.470      ;
; 1.202  ; rst                                ; fin_counter[4]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.470      ;
; 1.202  ; rst                                ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.470      ;
; 1.202  ; rst                                ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.470      ;
; 1.202  ; rst                                ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.470      ;
; 1.202  ; rst                                ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.470      ;
; 1.202  ; rst                                ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.470      ;
; 1.202  ; rst                                ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.470      ;
; 1.202  ; rst                                ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.470      ;
; 1.202  ; rst                                ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.470      ;
; 1.202  ; rst                                ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.470      ;
; 1.202  ; rst                                ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.470      ;
; 1.202  ; rst                                ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.470      ;
; 1.224  ; fin_counter[3]                     ; fin_counter[4]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; fin_counter[12]                    ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; fin_counter[8]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; fin_counter[10]                    ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; fin_counter[6]                     ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.491      ;
; 1.233  ; fin_counter[5]                     ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.499      ;
; 1.250  ; SPI_ON                             ; wr                                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.010     ; 1.506      ;
; 1.253  ; fin_counter[0]                     ; fin_counter[2]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.259  ; fin_counter[1]                     ; fin_counter[3]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.525      ;
; 1.260  ; fin_counter[13]                    ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; fin_counter[2]                     ; fin_counter[4]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; fin_counter[4]                     ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.268  ; fin_counter[11]                    ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.534      ;
; 1.268  ; fin_counter[9]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.534      ;
; 1.281  ; fin_counter[7]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.547      ;
; 1.295  ; fin_counter[12]                    ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; fin_counter[3]                     ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; fin_counter[8]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; fin_counter[10]                    ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.561      ;
; 1.304  ; fin_counter[5]                     ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.570      ;
; 1.324  ; fin_counter[0]                     ; fin_counter[3]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.590      ;
; 1.330  ; fin_counter[1]                     ; fin_counter[4]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.596      ;
; 1.331  ; fin_counter[2]                     ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; fin_counter[4]                     ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.597      ;
; 1.339  ; fin_counter[11]                    ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.605      ;
; 1.339  ; fin_counter[9]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.605      ;
; 1.352  ; fin_counter[7]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.618      ;
; 1.366  ; fin_counter[12]                    ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; fin_counter[3]                     ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; fin_counter[10]                    ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; fin_counter[8]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.632      ;
; 1.384  ; fin_counter[6]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.650      ;
; 1.395  ; fin_counter[0]                     ; fin_counter[4]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.661      ;
; 1.401  ; fin_counter[1]                     ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.667      ;
; 1.402  ; fin_counter[2]                     ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.668      ;
; 1.410  ; fin_counter[11]                    ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.676      ;
; 1.410  ; fin_counter[9]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.676      ;
; 1.423  ; fin_counter[7]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.689      ;
; 1.437  ; fin_counter[3]                     ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.703      ;
; 1.437  ; fin_counter[10]                    ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.703      ;
; 1.437  ; fin_counter[8]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.703      ;
; 1.455  ; fin_counter[6]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.721      ;
; 1.463  ; fin_counter[5]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.729      ;
; 1.466  ; fin_counter[0]                     ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.732      ;
; 1.472  ; fin_counter[1]                     ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.738      ;
; 1.473  ; fin_counter[2]                     ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.739      ;
; 1.481  ; fin_counter[9]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.747      ;
; 1.490  ; fin_counter[4]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.756      ;
; 1.494  ; fin_counter[7]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.760      ;
+--------+------------------------------------+------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'FIFO:FIFO_instant|clock'                                                                                                                ;
+-------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock                            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; 1.373 ; rst       ; FIFO:FIFO_instant|regarray~0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.354      ; 2.017      ;
; 1.378 ; rst       ; FIFO:FIFO_instant|rd_reg[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.358      ; 2.016      ;
; 1.378 ; rst       ; FIFO:FIFO_instant|rd_reg[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.358      ; 2.016      ;
; 1.378 ; rst       ; FIFO:FIFO_instant|rd_reg[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.358      ; 2.016      ;
; 1.378 ; rst       ; FIFO:FIFO_instant|rd_reg[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.358      ; 2.016      ;
; 1.378 ; rst       ; FIFO:FIFO_instant|rd_reg[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.358      ; 2.016      ;
; 1.378 ; rst       ; FIFO:FIFO_instant|rd_reg[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.358      ; 2.016      ;
; 1.582 ; rst       ; FIFO:FIFO_instant|rd_reg[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.355      ; 1.809      ;
; 1.582 ; rst       ; FIFO:FIFO_instant|empty_reg  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.355      ; 1.809      ;
; 1.589 ; rst       ; FIFO:FIFO_instant|rd_reg[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.357      ; 1.804      ;
; 1.589 ; rst       ; FIFO:FIFO_instant|rd_reg[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.357      ; 1.804      ;
; 1.589 ; rst       ; FIFO:FIFO_instant|rd_reg[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.357      ; 1.804      ;
; 1.589 ; rst       ; FIFO:FIFO_instant|rd_reg[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.357      ; 1.804      ;
; 1.589 ; rst       ; FIFO:FIFO_instant|rd_reg[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.357      ; 1.804      ;
; 1.589 ; rst       ; FIFO:FIFO_instant|rd_reg[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.357      ; 1.804      ;
; 1.597 ; rst       ; FIFO:FIFO_instant|full_reg   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.350      ; 1.789      ;
; 1.597 ; rst       ; FIFO:FIFO_instant|rd_reg[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.350      ; 1.789      ;
; 1.599 ; rst       ; FIFO:FIFO_instant|wr_reg[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.349      ; 1.786      ;
; 1.599 ; rst       ; FIFO:FIFO_instant|wr_reg[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.349      ; 1.786      ;
; 1.599 ; rst       ; FIFO:FIFO_instant|wr_reg[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.349      ; 1.786      ;
; 1.599 ; rst       ; FIFO:FIFO_instant|wr_reg[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.349      ; 1.786      ;
; 1.599 ; rst       ; FIFO:FIFO_instant|wr_reg[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.349      ; 1.786      ;
; 1.599 ; rst       ; FIFO:FIFO_instant|wr_reg[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.349      ; 1.786      ;
; 1.599 ; rst       ; FIFO:FIFO_instant|wr_reg[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.349      ; 1.786      ;
; 1.599 ; rst       ; FIFO:FIFO_instant|wr_reg[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.349      ; 1.786      ;
; 1.599 ; rst       ; FIFO:FIFO_instant|wr_reg[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.349      ; 1.786      ;
; 1.599 ; rst       ; FIFO:FIFO_instant|wr_reg[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.349      ; 1.786      ;
; 1.599 ; rst       ; FIFO:FIFO_instant|wr_reg[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.349      ; 1.786      ;
; 1.599 ; rst       ; FIFO:FIFO_instant|wr_reg[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.349      ; 1.786      ;
; 1.599 ; rst       ; FIFO:FIFO_instant|wr_reg[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.349      ; 1.786      ;
; 1.599 ; rst       ; FIFO:FIFO_instant|wr_reg[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 2.349      ; 1.786      ;
+-------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'FIFO:FIFO_instant|clock'                                                                                                                  ;
+--------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock                            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; -0.829 ; rst       ; FIFO:FIFO_instant|wr_reg[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.786      ;
; -0.829 ; rst       ; FIFO:FIFO_instant|wr_reg[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.786      ;
; -0.829 ; rst       ; FIFO:FIFO_instant|wr_reg[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.786      ;
; -0.829 ; rst       ; FIFO:FIFO_instant|wr_reg[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.786      ;
; -0.829 ; rst       ; FIFO:FIFO_instant|wr_reg[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.786      ;
; -0.829 ; rst       ; FIFO:FIFO_instant|wr_reg[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.786      ;
; -0.829 ; rst       ; FIFO:FIFO_instant|wr_reg[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.786      ;
; -0.829 ; rst       ; FIFO:FIFO_instant|wr_reg[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.786      ;
; -0.829 ; rst       ; FIFO:FIFO_instant|wr_reg[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.786      ;
; -0.829 ; rst       ; FIFO:FIFO_instant|wr_reg[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.786      ;
; -0.829 ; rst       ; FIFO:FIFO_instant|wr_reg[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.786      ;
; -0.829 ; rst       ; FIFO:FIFO_instant|wr_reg[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.786      ;
; -0.829 ; rst       ; FIFO:FIFO_instant|wr_reg[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.786      ;
; -0.829 ; rst       ; FIFO:FIFO_instant|wr_reg[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.349      ; 1.786      ;
; -0.827 ; rst       ; FIFO:FIFO_instant|full_reg   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.350      ; 1.789      ;
; -0.827 ; rst       ; FIFO:FIFO_instant|rd_reg[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.350      ; 1.789      ;
; -0.819 ; rst       ; FIFO:FIFO_instant|rd_reg[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.357      ; 1.804      ;
; -0.819 ; rst       ; FIFO:FIFO_instant|rd_reg[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.357      ; 1.804      ;
; -0.819 ; rst       ; FIFO:FIFO_instant|rd_reg[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.357      ; 1.804      ;
; -0.819 ; rst       ; FIFO:FIFO_instant|rd_reg[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.357      ; 1.804      ;
; -0.819 ; rst       ; FIFO:FIFO_instant|rd_reg[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.357      ; 1.804      ;
; -0.819 ; rst       ; FIFO:FIFO_instant|rd_reg[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.357      ; 1.804      ;
; -0.812 ; rst       ; FIFO:FIFO_instant|rd_reg[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.355      ; 1.809      ;
; -0.812 ; rst       ; FIFO:FIFO_instant|empty_reg  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.355      ; 1.809      ;
; -0.608 ; rst       ; FIFO:FIFO_instant|rd_reg[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.358      ; 2.016      ;
; -0.608 ; rst       ; FIFO:FIFO_instant|rd_reg[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.358      ; 2.016      ;
; -0.608 ; rst       ; FIFO:FIFO_instant|rd_reg[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.358      ; 2.016      ;
; -0.608 ; rst       ; FIFO:FIFO_instant|rd_reg[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.358      ; 2.016      ;
; -0.608 ; rst       ; FIFO:FIFO_instant|rd_reg[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.358      ; 2.016      ;
; -0.608 ; rst       ; FIFO:FIFO_instant|rd_reg[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.358      ; 2.016      ;
; -0.603 ; rst       ; FIFO:FIFO_instant|regarray~0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 2.354      ; 2.017      ;
+--------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'FIFO:FIFO_instant|clock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SPI_MASTER_UC:mbed_instant|SPI_CLK'                                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|CSbar        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|CSbar        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|FIN          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|FIN          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|MOSI         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|MOSI         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|CSbar|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|CSbar|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|FIN|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|FIN|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|MOSI|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|MOSI|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|SPI_CLK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|SPI_CLK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|SPI_CLK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|SPI_CLK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|SPI_CLK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|SPI_CLK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|icounter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|icounter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|icounter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|icounter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|icounter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|icounter[2]|clk            ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                                    ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50|combout                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50|combout                           ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                                   ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; FIFO:FIFO_instant|clock                             ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; FIFO:FIFO_instant|clock                             ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY                                            ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY                                            ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK                  ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK                  ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_ON                                              ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_ON                                              ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[0]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[0]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[10]                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[10]                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[11]                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[11]                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[12]                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[12]                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[13]                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[13]                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[14]                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[14]                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[15]                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[15]                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[1]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[1]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[2]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[2]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[3]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[3]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[4]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[4]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[5]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[5]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[6]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[6]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[7]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[7]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[8]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[8]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[9]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[9]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_wr                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_wr                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; on                                                  ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; on                                                  ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rd                                                  ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rd                                                  ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst                                                 ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst                                                 ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; temp_mbed_1                                         ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; temp_mbed_1                                         ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; temp_mbed_2                                         ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; temp_mbed_2                                         ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; wr                                                  ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; wr                                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; FIFO_instant|clock|clk                              ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; FIFO_instant|clock|clk                              ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY|clk                                        ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY|clk                                        ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_ON|clk                                          ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_ON|clk                                          ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[0]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[0]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[10]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[10]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[11]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[11]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[12]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[12]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[13]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[13]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[14]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[14]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[15]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[15]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[1]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[1]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[2]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[2]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[3]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[3]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[4]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[4]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[5]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[5]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[6]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[6]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[7]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[7]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[8]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[8]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[9]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[9]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_wr|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_wr|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; mbed_instant|SPI_CLK|clk                            ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; mbed_instant|SPI_CLK|clk                            ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+------------+------------+-------+-------+------------+-----------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+------------+------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]  ; iCLK_50    ; 6.438 ; 6.438 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[7] ; iCLK_50    ; 6.438 ; 6.438 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iKEY[*]    ; iCLK_50    ; 7.818 ; 7.818 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50    ; 7.818 ; 7.818 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[2]   ; iCLK_50    ; 6.351 ; 6.351 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iSW[*]     ; iCLK_50    ; 7.322 ; 7.322 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iSW[17]   ; iCLK_50    ; 7.322 ; 7.322 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+------------+------------+--------+--------+------------+-----------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+------------+------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]  ; iCLK_50    ; -6.208 ; -6.208 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[7] ; iCLK_50    ; -6.208 ; -6.208 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iKEY[*]    ; iCLK_50    ; -6.121 ; -6.121 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50    ; -7.588 ; -7.588 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[2]   ; iCLK_50    ; -6.121 ; -6.121 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iSW[*]     ; iCLK_50    ; -7.092 ; -7.092 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iSW[17]   ; iCLK_50    ; -7.092 ; -7.092 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
+------------+------------+--------+--------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; oHEX0_D[*]  ; FIFO:FIFO_instant|clock            ; 11.387 ; 11.387 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[0] ; FIFO:FIFO_instant|clock            ; 10.946 ; 10.946 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[1] ; FIFO:FIFO_instant|clock            ; 11.387 ; 11.387 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[2] ; FIFO:FIFO_instant|clock            ; 11.237 ; 11.237 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[3] ; FIFO:FIFO_instant|clock            ; 10.528 ; 10.528 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[4] ; FIFO:FIFO_instant|clock            ; 10.899 ; 10.899 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[5] ; FIFO:FIFO_instant|clock            ; 10.947 ; 10.947 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[6] ; FIFO:FIFO_instant|clock            ; 10.266 ; 10.266 ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX1_D[*]  ; FIFO:FIFO_instant|clock            ; 10.052 ; 10.052 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[0] ; FIFO:FIFO_instant|clock            ; 10.052 ; 10.052 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[1] ; FIFO:FIFO_instant|clock            ; 9.332  ; 9.332  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[2] ; FIFO:FIFO_instant|clock            ; 9.084  ; 9.084  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[3] ; FIFO:FIFO_instant|clock            ; 9.122  ; 9.122  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[4] ; FIFO:FIFO_instant|clock            ; 8.845  ; 8.845  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[5] ; FIFO:FIFO_instant|clock            ; 9.079  ; 9.079  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[6] ; FIFO:FIFO_instant|clock            ; 8.851  ; 8.851  ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX2_D[*]  ; FIFO:FIFO_instant|clock            ; 10.986 ; 10.986 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[0] ; FIFO:FIFO_instant|clock            ; 10.986 ; 10.986 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[1] ; FIFO:FIFO_instant|clock            ; 10.809 ; 10.809 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[2] ; FIFO:FIFO_instant|clock            ; 10.367 ; 10.367 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[3] ; FIFO:FIFO_instant|clock            ; 10.088 ; 10.088 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[4] ; FIFO:FIFO_instant|clock            ; 9.527  ; 9.527  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[5] ; FIFO:FIFO_instant|clock            ; 9.507  ; 9.507  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[6] ; FIFO:FIFO_instant|clock            ; 9.800  ; 9.800  ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX3_D[*]  ; FIFO:FIFO_instant|clock            ; 12.706 ; 12.706 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[0] ; FIFO:FIFO_instant|clock            ; 12.366 ; 12.366 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[1] ; FIFO:FIFO_instant|clock            ; 12.392 ; 12.392 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[2] ; FIFO:FIFO_instant|clock            ; 12.366 ; 12.366 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[3] ; FIFO:FIFO_instant|clock            ; 12.360 ; 12.360 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[4] ; FIFO:FIFO_instant|clock            ; 12.706 ; 12.706 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[5] ; FIFO:FIFO_instant|clock            ; 12.385 ; 12.385 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[6] ; FIFO:FIFO_instant|clock            ; 12.380 ; 12.380 ; Rise       ; FIFO:FIFO_instant|clock            ;
; oLEDR[*]    ; FIFO:FIFO_instant|clock            ; 9.695  ; 9.695  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oLEDR[16]  ; FIFO:FIFO_instant|clock            ; 9.695  ; 9.695  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oLEDR[17]  ; FIFO:FIFO_instant|clock            ; 8.475  ; 8.475  ; Rise       ; FIFO:FIFO_instant|clock            ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 9.198  ; 9.198  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 8.900  ; 8.900  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 9.198  ; 9.198  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 8.650  ; 8.650  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
; oLEDG[*]    ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 8.598  ; 8.598  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  oLEDG[8]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 8.598  ; 8.598  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;        ; 8.450  ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;        ; 8.450  ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; oHEX0_D[*]  ; FIFO:FIFO_instant|clock            ; 9.454  ; 9.454  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[0] ; FIFO:FIFO_instant|clock            ; 10.133 ; 10.133 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[1] ; FIFO:FIFO_instant|clock            ; 10.575 ; 10.575 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[2] ; FIFO:FIFO_instant|clock            ; 10.451 ; 10.451 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[3] ; FIFO:FIFO_instant|clock            ; 9.716  ; 9.716  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[4] ; FIFO:FIFO_instant|clock            ; 10.086 ; 10.086 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[5] ; FIFO:FIFO_instant|clock            ; 10.135 ; 10.135 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[6] ; FIFO:FIFO_instant|clock            ; 9.454  ; 9.454  ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX1_D[*]  ; FIFO:FIFO_instant|clock            ; 8.315  ; 8.315  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[0] ; FIFO:FIFO_instant|clock            ; 9.515  ; 9.515  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[1] ; FIFO:FIFO_instant|clock            ; 8.796  ; 8.796  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[2] ; FIFO:FIFO_instant|clock            ; 8.552  ; 8.552  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[3] ; FIFO:FIFO_instant|clock            ; 8.583  ; 8.583  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[4] ; FIFO:FIFO_instant|clock            ; 8.315  ; 8.315  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[5] ; FIFO:FIFO_instant|clock            ; 8.558  ; 8.558  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[6] ; FIFO:FIFO_instant|clock            ; 8.317  ; 8.317  ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX2_D[*]  ; FIFO:FIFO_instant|clock            ; 8.767  ; 8.767  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[0] ; FIFO:FIFO_instant|clock            ; 10.358 ; 10.358 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[1] ; FIFO:FIFO_instant|clock            ; 10.154 ; 10.154 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[2] ; FIFO:FIFO_instant|clock            ; 9.711  ; 9.711  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[3] ; FIFO:FIFO_instant|clock            ; 9.437  ; 9.437  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[4] ; FIFO:FIFO_instant|clock            ; 8.789  ; 8.789  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[5] ; FIFO:FIFO_instant|clock            ; 8.767  ; 8.767  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[6] ; FIFO:FIFO_instant|clock            ; 9.028  ; 9.028  ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX3_D[*]  ; FIFO:FIFO_instant|clock            ; 8.846  ; 8.846  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[0] ; FIFO:FIFO_instant|clock            ; 8.846  ; 8.846  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[1] ; FIFO:FIFO_instant|clock            ; 8.881  ; 8.881  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[2] ; FIFO:FIFO_instant|clock            ; 8.874  ; 8.874  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[3] ; FIFO:FIFO_instant|clock            ; 8.846  ; 8.846  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[4] ; FIFO:FIFO_instant|clock            ; 9.191  ; 9.191  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[5] ; FIFO:FIFO_instant|clock            ; 8.866  ; 8.866  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[6] ; FIFO:FIFO_instant|clock            ; 8.856  ; 8.856  ; Rise       ; FIFO:FIFO_instant|clock            ;
; oLEDR[*]    ; FIFO:FIFO_instant|clock            ; 8.475  ; 8.475  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oLEDR[16]  ; FIFO:FIFO_instant|clock            ; 9.695  ; 9.695  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oLEDR[17]  ; FIFO:FIFO_instant|clock            ; 8.475  ; 8.475  ; Rise       ; FIFO:FIFO_instant|clock            ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 8.450  ; 8.650  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 8.900  ; 8.900  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 8.450  ; 9.198  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 8.650  ; 8.650  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
; oLEDG[*]    ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 8.598  ; 8.598  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  oLEDG[8]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 8.598  ; 8.598  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;        ; 8.450  ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;        ; 8.450  ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------+
; Fast Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; FIFO:FIFO_instant|clock                 ; -2.396 ; -1387.226     ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.916 ; -1.734        ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; -0.507 ; -4.808        ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; FIFO:FIFO_instant|clock                 ; -1.142 ; -80.204       ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; -0.854 ; -0.854        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.051 ; -0.068        ;
+-----------------------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Recovery Summary                     ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; FIFO:FIFO_instant|clock ; 1.452 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Fast Model Removal Summary                       ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; FIFO:FIFO_instant|clock ; -0.672 ; -20.050       ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; FIFO:FIFO_instant|clock                 ; -1.627 ; -5722.912     ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; -0.500 ; -25.000       ;
; iCLK_50                                 ; 10.000 ; 0.000         ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; 11.500 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'FIFO:FIFO_instant|clock'                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.396 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg0  ; FIFO:FIFO_instant|out[8]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.067     ; 3.361      ;
; -2.396 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg1  ; FIFO:FIFO_instant|out[8]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.067     ; 3.361      ;
; -2.396 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg2  ; FIFO:FIFO_instant|out[8]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.067     ; 3.361      ;
; -2.396 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg3  ; FIFO:FIFO_instant|out[8]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.067     ; 3.361      ;
; -2.396 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg4  ; FIFO:FIFO_instant|out[8]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.067     ; 3.361      ;
; -2.396 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg5  ; FIFO:FIFO_instant|out[8]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.067     ; 3.361      ;
; -2.396 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg6  ; FIFO:FIFO_instant|out[8]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.067     ; 3.361      ;
; -2.396 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg7  ; FIFO:FIFO_instant|out[8]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.067     ; 3.361      ;
; -2.396 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg8  ; FIFO:FIFO_instant|out[8]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.067     ; 3.361      ;
; -2.396 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg9  ; FIFO:FIFO_instant|out[8]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.067     ; 3.361      ;
; -2.396 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg10 ; FIFO:FIFO_instant|out[8]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.067     ; 3.361      ;
; -2.396 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~portb_address_reg11 ; FIFO:FIFO_instant|out[8]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.067     ; 3.361      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg0   ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.278      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg0  ; FIFO:FIFO_instant|out[7]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg1   ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.278      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg2   ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.278      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg3   ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.278      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg4   ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.278      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg5   ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.278      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg6   ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.278      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg7   ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.278      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg8   ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.278      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg9   ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.278      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg10  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.278      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~portb_address_reg11  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.278      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg1  ; FIFO:FIFO_instant|out[7]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg2  ; FIFO:FIFO_instant|out[7]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg3  ; FIFO:FIFO_instant|out[7]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg4  ; FIFO:FIFO_instant|out[7]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg5  ; FIFO:FIFO_instant|out[7]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg6  ; FIFO:FIFO_instant|out[7]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg7  ; FIFO:FIFO_instant|out[7]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg8  ; FIFO:FIFO_instant|out[7]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg9  ; FIFO:FIFO_instant|out[7]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg10 ; FIFO:FIFO_instant|out[7]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~portb_address_reg11 ; FIFO:FIFO_instant|out[7]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.069     ; 3.282      ;
; -2.289 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg0  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.242      ;
; -2.289 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg1  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.242      ;
; -2.289 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg2  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.242      ;
; -2.289 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg3  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.242      ;
; -2.289 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg4  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.242      ;
; -2.289 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg5  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.242      ;
; -2.289 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg6  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.242      ;
; -2.289 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg7  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.242      ;
; -2.289 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg8  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.242      ;
; -2.289 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg9  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.242      ;
; -2.289 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg10 ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.242      ;
; -2.289 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a53~portb_address_reg11 ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.079     ; 3.242      ;
; -2.270 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg0  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.241      ;
; -2.270 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg1  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.241      ;
; -2.270 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg2  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.241      ;
; -2.270 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg3  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.241      ;
; -2.270 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg4  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.241      ;
; -2.270 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg5  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.241      ;
; -2.270 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg6  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.241      ;
; -2.270 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg7  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.241      ;
; -2.270 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg8  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.241      ;
; -2.270 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg9  ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.241      ;
; -2.270 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg10 ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.241      ;
; -2.270 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~portb_address_reg11 ; FIFO:FIFO_instant|out[5]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.241      ;
; -2.268 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg0  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.239      ;
; -2.268 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg1  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.239      ;
; -2.268 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg2  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.239      ;
; -2.268 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg3  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.239      ;
; -2.268 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg4  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.239      ;
; -2.268 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg5  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.239      ;
; -2.268 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg6  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.239      ;
; -2.268 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg7  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.239      ;
; -2.268 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg8  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.239      ;
; -2.268 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg9  ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.239      ;
; -2.268 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg10 ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.239      ;
; -2.268 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~portb_address_reg11 ; FIFO:FIFO_instant|out[0]  ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.061     ; 3.239      ;
; -2.262 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg0  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.053     ; 3.241      ;
; -2.262 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg1  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.053     ; 3.241      ;
; -2.262 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg2  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.053     ; 3.241      ;
; -2.262 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg3  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.053     ; 3.241      ;
; -2.262 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg4  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.053     ; 3.241      ;
; -2.262 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg5  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.053     ; 3.241      ;
; -2.262 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg6  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.053     ; 3.241      ;
; -2.262 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg7  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.053     ; 3.241      ;
; -2.262 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg8  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.053     ; 3.241      ;
; -2.262 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg9  ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.053     ; 3.241      ;
; -2.262 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg10 ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.053     ; 3.241      ;
; -2.262 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~portb_address_reg11 ; FIFO:FIFO_instant|out[10] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.053     ; 3.241      ;
; -2.261 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg0  ; FIFO:FIFO_instant|out[12] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.220      ;
; -2.261 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg1  ; FIFO:FIFO_instant|out[12] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.220      ;
; -2.261 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg2  ; FIFO:FIFO_instant|out[12] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.220      ;
; -2.261 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg3  ; FIFO:FIFO_instant|out[12] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.220      ;
; -2.261 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg4  ; FIFO:FIFO_instant|out[12] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.220      ;
; -2.261 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg5  ; FIFO:FIFO_instant|out[12] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.220      ;
; -2.261 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg6  ; FIFO:FIFO_instant|out[12] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.220      ;
; -2.261 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg7  ; FIFO:FIFO_instant|out[12] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.220      ;
; -2.261 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg8  ; FIFO:FIFO_instant|out[12] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.220      ;
; -2.261 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg9  ; FIFO:FIFO_instant|out[12] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.220      ;
; -2.261 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg10 ; FIFO:FIFO_instant|out[12] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.220      ;
; -2.261 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a44~portb_address_reg11 ; FIFO:FIFO_instant|out[12] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.073     ; 3.220      ;
; -2.235 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a15~portb_address_reg0  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.064     ; 3.203      ;
; -2.235 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a15~portb_address_reg1  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.064     ; 3.203      ;
; -2.235 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a15~portb_address_reg2  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.064     ; 3.203      ;
; -2.235 ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a15~portb_address_reg3  ; FIFO:FIFO_instant|out[15] ; FIFO:FIFO_instant|clock ; FIFO:FIFO_instant|clock ; 1.000        ; -0.064     ; 3.203      ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                   ;
+--------+------------------------------------+------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.916 ; FIFO:FIFO_instant|empty_reg        ; SPI_ON                             ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -1.468     ; 0.480      ;
; -0.818 ; SPI_MASTER_UC:mbed_instant|FIN     ; temp_mbed_1                        ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -1.460     ; 0.390      ;
; 0.397  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.091      ; 0.367      ;
; 0.431  ; FIFO:FIFO_instant|clock            ; FIFO:FIFO_instant|clock            ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.125      ; 0.367      ;
; 0.897  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.091      ; 0.367      ;
; 0.931  ; FIFO:FIFO_instant|clock            ; FIFO:FIFO_instant|clock            ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.125      ; 0.367      ;
; 23.829 ; temp_mbed_1                        ; fin_counter[0]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.212      ;
; 23.829 ; temp_mbed_1                        ; fin_counter[1]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.212      ;
; 23.829 ; temp_mbed_1                        ; fin_counter[2]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.212      ;
; 23.829 ; temp_mbed_1                        ; fin_counter[3]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.212      ;
; 23.829 ; temp_mbed_1                        ; fin_counter[4]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.212      ;
; 23.829 ; temp_mbed_1                        ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.212      ;
; 23.829 ; temp_mbed_1                        ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.212      ;
; 23.829 ; temp_mbed_1                        ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.212      ;
; 23.829 ; temp_mbed_1                        ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.212      ;
; 23.829 ; temp_mbed_1                        ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.212      ;
; 23.829 ; temp_mbed_1                        ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.212      ;
; 23.829 ; temp_mbed_1                        ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.212      ;
; 23.829 ; temp_mbed_1                        ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.212      ;
; 23.829 ; temp_mbed_1                        ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.212      ;
; 23.829 ; temp_mbed_1                        ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.212      ;
; 23.829 ; temp_mbed_1                        ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.212      ;
; 23.836 ; fin_counter[0]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.196      ;
; 23.869 ; fin_counter[1]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.163      ;
; 23.871 ; fin_counter[0]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.161      ;
; 23.891 ; MBED_RDY                           ; SPI_ON                             ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.036      ; 1.177      ;
; 23.903 ; fin_counter[2]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.129      ;
; 23.904 ; fin_counter[1]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.128      ;
; 23.906 ; fin_counter[0]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.126      ;
; 23.914 ; temp_mbed_2                        ; fin_counter[0]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.127      ;
; 23.914 ; temp_mbed_2                        ; fin_counter[1]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.127      ;
; 23.914 ; temp_mbed_2                        ; fin_counter[2]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.127      ;
; 23.914 ; temp_mbed_2                        ; fin_counter[3]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.127      ;
; 23.914 ; temp_mbed_2                        ; fin_counter[4]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.127      ;
; 23.914 ; temp_mbed_2                        ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.127      ;
; 23.914 ; temp_mbed_2                        ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.127      ;
; 23.914 ; temp_mbed_2                        ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.127      ;
; 23.914 ; temp_mbed_2                        ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.127      ;
; 23.914 ; temp_mbed_2                        ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.127      ;
; 23.914 ; temp_mbed_2                        ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.127      ;
; 23.914 ; temp_mbed_2                        ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.127      ;
; 23.914 ; temp_mbed_2                        ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.127      ;
; 23.914 ; temp_mbed_2                        ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.127      ;
; 23.914 ; temp_mbed_2                        ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.127      ;
; 23.914 ; temp_mbed_2                        ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.009      ; 1.127      ;
; 23.925 ; fin_counter[3]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.107      ;
; 23.938 ; fin_counter[2]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.094      ;
; 23.939 ; fin_counter[1]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.093      ;
; 23.941 ; fin_counter[0]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.091      ;
; 23.960 ; fin_counter[3]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.072      ;
; 23.972 ; fin_counter[4]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.060      ;
; 23.973 ; fin_counter[2]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.059      ;
; 23.974 ; fin_counter[1]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.058      ;
; 23.976 ; fin_counter[0]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.056      ;
; 23.991 ; fin_counter[5]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.041      ;
; 23.995 ; fin_counter[3]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.037      ;
; 24.007 ; fin_counter[4]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.025      ;
; 24.008 ; fin_counter[2]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.024      ;
; 24.009 ; fin_counter[1]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.023      ;
; 24.011 ; fin_counter[0]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.021      ;
; 24.026 ; fin_counter[5]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.006      ;
; 24.029 ; fin_counter[6]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.003      ;
; 24.030 ; fin_counter[3]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.002      ;
; 24.042 ; fin_counter[4]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.990      ;
; 24.043 ; fin_counter[2]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.989      ;
; 24.044 ; temp_mbed_1                        ; SPI_ON                             ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.016      ; 1.004      ;
; 24.044 ; fin_counter[1]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.988      ;
; 24.046 ; fin_counter[0]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.986      ;
; 24.061 ; fin_counter[5]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.971      ;
; 24.064 ; fin_counter[6]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.968      ;
; 24.065 ; fin_counter[3]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.967      ;
; 24.077 ; fin_counter[4]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.955      ;
; 24.078 ; fin_counter[2]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.954      ;
; 24.079 ; fin_counter[1]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.953      ;
; 24.081 ; fin_counter[0]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.951      ;
; 24.081 ; fin_counter[7]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.951      ;
; 24.096 ; fin_counter[5]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.936      ;
; 24.099 ; fin_counter[6]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.933      ;
; 24.100 ; fin_counter[3]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.932      ;
; 24.112 ; fin_counter[4]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.920      ;
; 24.113 ; fin_counter[2]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.919      ;
; 24.114 ; fin_counter[1]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.918      ;
; 24.116 ; fin_counter[7]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.916      ;
; 24.129 ; temp_mbed_2                        ; SPI_ON                             ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.016      ; 0.919      ;
; 24.131 ; fin_counter[5]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.901      ;
; 24.134 ; fin_counter[6]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.898      ;
; 24.135 ; fin_counter[3]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.897      ;
; 24.147 ; fin_counter[4]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.885      ;
; 24.148 ; fin_counter[2]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.884      ;
; 24.151 ; fin_counter[7]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.881      ;
; 24.159 ; fin_counter[8]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.873      ;
; 24.166 ; fin_counter[5]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.866      ;
; 24.169 ; fin_counter[6]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.863      ;
; 24.170 ; fin_counter[3]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.862      ;
; 24.175 ; fin_counter[0]                     ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.857      ;
; 24.182 ; fin_counter[4]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.850      ;
; 24.186 ; fin_counter[7]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.846      ;
; 24.194 ; fin_counter[8]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.838      ;
; 24.201 ; fin_counter[5]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.831      ;
; 24.204 ; fin_counter[9]                     ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.828      ;
+--------+------------------------------------+------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SPI_MASTER_UC:mbed_instant|SPI_CLK'                                                                                                                                                        ;
+--------+-----------------------------------------+-----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.507 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.023      ; 1.562      ;
; -0.439 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.023      ; 1.494      ;
; -0.393 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.023      ; 1.448      ;
; -0.376 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.027      ; 1.435      ;
; -0.317 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.046     ; 1.303      ;
; -0.308 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.027      ; 1.367      ;
; -0.306 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.034     ; 1.304      ;
; -0.306 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.034     ; 1.304      ;
; -0.295 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.027     ; 1.300      ;
; -0.262 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.027      ; 1.321      ;
; -0.257 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.007      ; 1.296      ;
; -0.257 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.007      ; 1.296      ;
; -0.256 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.016      ; 1.304      ;
; -0.256 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.016      ; 1.304      ;
; -0.253 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.014     ; 1.271      ;
; -0.249 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.046     ; 1.235      ;
; -0.246 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.014      ; 1.292      ;
; -0.246 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.014      ; 1.292      ;
; -0.241 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.016      ; 1.289      ;
; -0.238 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.034     ; 1.236      ;
; -0.238 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.034     ; 1.236      ;
; -0.227 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.027     ; 1.232      ;
; -0.213 ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.057     ; 1.188      ;
; -0.203 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.046     ; 1.189      ;
; -0.192 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.034     ; 1.190      ;
; -0.192 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.034     ; 1.190      ;
; -0.189 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.007      ; 1.228      ;
; -0.189 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.007      ; 1.228      ;
; -0.188 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.016      ; 1.236      ;
; -0.188 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.016      ; 1.236      ;
; -0.185 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.014     ; 1.203      ;
; -0.181 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.027     ; 1.186      ;
; -0.178 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.014      ; 1.224      ;
; -0.178 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.014      ; 1.224      ;
; -0.173 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.016      ; 1.221      ;
; -0.143 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.007      ; 1.182      ;
; -0.143 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.007      ; 1.182      ;
; -0.142 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.016      ; 1.190      ;
; -0.142 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.016      ; 1.190      ;
; -0.139 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.014     ; 1.157      ;
; -0.132 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.014      ; 1.178      ;
; -0.132 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.014      ; 1.178      ;
; -0.127 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.016      ; 1.175      ;
; -0.126 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.003      ; 1.161      ;
; -0.117 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 1.150      ;
; -0.117 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 1.150      ;
; -0.117 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 1.150      ;
; -0.117 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 1.150      ;
; -0.114 ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.057      ; 1.203      ;
; -0.095 ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.126      ;
; -0.060 ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.091      ;
; -0.058 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.003      ; 1.093      ;
; -0.049 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 1.082      ;
; -0.049 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 1.082      ;
; -0.049 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 1.082      ;
; -0.049 ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 1.082      ;
; -0.040 ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.072      ;
; -0.029 ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.060      ;
; -0.012 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.003      ; 1.047      ;
; -0.003 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 1.036      ;
; -0.003 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 1.036      ;
; -0.003 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 1.036      ;
; -0.003 ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.001      ; 1.036      ;
; 0.010  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.034     ; 0.988      ;
; 0.012  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.019      ;
; 0.032  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.999      ;
; 0.064  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.007      ; 0.975      ;
; 0.067  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.964      ;
; 0.072  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.004      ; 0.964      ;
; 0.098  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.933      ;
; 0.103  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.929      ;
; 0.107  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.004     ; 0.921      ;
; 0.138  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.894      ;
; 0.139  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.892      ;
; 0.145  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.887      ;
; 0.180  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.852      ;
; 0.190  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.842      ;
; 0.192  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.007      ; 0.847      ;
; 0.209  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.002     ; 0.821      ;
; 0.209  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.043      ; 0.866      ;
; 0.211  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.821      ;
; 0.213  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.819      ;
; 0.215  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.817      ;
; 0.237  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.028     ; 0.767      ;
; 0.268  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.002      ; 0.766      ;
; 0.269  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.032     ; 0.731      ;
; 0.272  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.760      ;
; 0.278  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.754      ;
; 0.280  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.011     ; 0.741      ;
; 0.306  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.011      ; 0.737      ;
; 0.318  ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.012      ; 0.726      ;
; 0.319  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.007      ; 0.720      ;
; 0.339  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.002     ; 0.691      ;
; 0.345  ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|MOSI         ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.034      ; 0.721      ;
; 0.353  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.679      ;
; 0.355  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.677      ;
; 0.410  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.622      ;
; 0.443  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|FIN          ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; -0.002     ; 0.587      ;
; 0.446  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.586      ;
; 0.450  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.582      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'FIFO:FIFO_instant|clock'                                                                                                                                                                                                         ;
+--------+-----------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                                                                    ; Launch Clock                            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; -1.142 ; rd              ; FIFO:FIFO_instant|dffr1                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.468      ; 0.478      ;
; -1.029 ; fin_counter[6]  ; FIFO:FIFO_instant|regarray~7                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.473      ; 0.596      ;
; -1.026 ; fin_counter[8]  ; FIFO:FIFO_instant|regarray~9                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.474      ; 0.600      ;
; -1.018 ; fin_counter[0]  ; FIFO:FIFO_instant|regarray~1                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.473      ; 0.607      ;
; -1.017 ; fin_counter[0]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[29]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.473      ; 0.608      ;
; -1.016 ; fin_counter[1]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[30]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.473      ; 0.609      ;
; -1.016 ; fin_counter[1]  ; FIFO:FIFO_instant|regarray~2                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.473      ; 0.609      ;
; -1.016 ; fin_counter[14] ; FIFO:FIFO_instant|regarray~15                                                                              ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.473      ; 0.609      ;
; -1.013 ; fin_counter[11] ; FIFO:FIFO_instant|regarray_rtl_0_bypass[40]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.473      ; 0.612      ;
; -1.013 ; fin_counter[11] ; FIFO:FIFO_instant|regarray~12                                                                              ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.473      ; 0.612      ;
; -1.008 ; fin_counter[5]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[34]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.473      ; 0.617      ;
; -1.008 ; fin_counter[5]  ; FIFO:FIFO_instant|regarray~6                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.473      ; 0.617      ;
; -1.000 ; fin_counter[7]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[36]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.473      ; 0.625      ;
; -0.997 ; fin_counter[7]  ; FIFO:FIFO_instant|regarray~8                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.473      ; 0.628      ;
; -0.991 ; fin_counter[3]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[32]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.473      ; 0.634      ;
; -0.991 ; fin_counter[3]  ; FIFO:FIFO_instant|regarray~4                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.473      ; 0.634      ;
; -0.955 ; fin_counter[8]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a8~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.533      ; 0.716      ;
; -0.940 ; fin_counter[2]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a2~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.520      ; 0.718      ;
; -0.940 ; fin_counter[10] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.527      ; 0.725      ;
; -0.932 ; fin_counter[1]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a33~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.507      ; 0.713      ;
; -0.925 ; wr              ; FIFO:FIFO_instant|dffw1                                                                                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.477      ; 0.704      ;
; -0.921 ; fin_counter[7]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a7~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.541      ; 0.758      ;
; -0.914 ; fin_counter[2]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a34~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.512      ; 0.736      ;
; -0.910 ; fin_counter[9]  ; FIFO:FIFO_instant|regarray~10                                                                              ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.467      ; 0.709      ;
; -0.907 ; fin_counter[2]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a50~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.502      ; 0.733      ;
; -0.902 ; fin_counter[4]  ; FIFO:FIFO_instant|regarray~5                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.462      ; 0.712      ;
; -0.897 ; fin_counter[13] ; FIFO:FIFO_instant|regarray_rtl_0_bypass[42]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.454      ; 0.709      ;
; -0.895 ; fin_counter[13] ; FIFO:FIFO_instant|regarray~14                                                                              ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.454      ; 0.711      ;
; -0.885 ; fin_counter[4]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.491      ; 0.744      ;
; -0.876 ; fin_counter[6]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[35]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.486      ; 0.762      ;
; -0.874 ; fin_counter[10] ; FIFO:FIFO_instant|regarray_rtl_0_bypass[39]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.474      ; 0.752      ;
; -0.874 ; fin_counter[12] ; FIFO:FIFO_instant|regarray~13                                                                              ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.454      ; 0.732      ;
; -0.873 ; fin_counter[12] ; FIFO:FIFO_instant|regarray_rtl_0_bypass[41]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.454      ; 0.733      ;
; -0.843 ; fin_counter[5]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a37~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.544      ; 0.839      ;
; -0.835 ; fin_counter[4]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[33]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.435      ; 0.752      ;
; -0.832 ; fin_counter[11] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a11~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.500      ; 0.806      ;
; -0.831 ; fin_counter[10] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a42~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.538      ; 0.845      ;
; -0.829 ; fin_counter[8]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[37]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.474      ; 0.797      ;
; -0.824 ; fin_counter[3]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a3~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.521      ; 0.835      ;
; -0.814 ; fin_counter[1]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a1~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.513      ; 0.837      ;
; -0.810 ; fin_counter[9]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[38]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.478      ; 0.820      ;
; -0.808 ; fin_counter[11] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a43~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.492      ; 0.822      ;
; -0.805 ; fin_counter[2]  ; FIFO:FIFO_instant|regarray_rtl_0_bypass[31]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.462      ; 0.809      ;
; -0.805 ; fin_counter[2]  ; FIFO:FIFO_instant|regarray~3                                                                               ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.462      ; 0.809      ;
; -0.798 ; fin_counter[10] ; FIFO:FIFO_instant|regarray~11                                                                              ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.474      ; 0.828      ;
; -0.796 ; fin_counter[7]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a55~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.546      ; 0.888      ;
; -0.771 ; fin_counter[15] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a47~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.482      ; 0.849      ;
; -0.770 ; fin_counter[13] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a45~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.471      ; 0.839      ;
; -0.752 ; fin_counter[2]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a18~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.480      ; 0.866      ;
; -0.733 ; fin_counter[4]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a52~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.492      ; 0.897      ;
; -0.731 ; fin_counter[4]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a20~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.480      ; 0.887      ;
; -0.721 ; fin_counter[4]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a36~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.466      ; 0.883      ;
; -0.719 ; fin_counter[15] ; FIFO:FIFO_instant|regarray_rtl_0_bypass[44]                                                                ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.454      ; 0.887      ;
; -0.718 ; fin_counter[15] ; FIFO:FIFO_instant|regarray~16                                                                              ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.454      ; 0.888      ;
; -0.716 ; fin_counter[1]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a17~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.530      ; 0.952      ;
; -0.682 ; fin_counter[6]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a38~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.547      ; 1.003      ;
; -0.682 ; fin_counter[9]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a41~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.527      ; 0.983      ;
; -0.680 ; fin_counter[0]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.517      ; 0.975      ;
; -0.669 ; fin_counter[6]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a6~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.546      ; 1.015      ;
; -0.666 ; fin_counter[0]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a32~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.524      ; 0.996      ;
; -0.666 ; fin_counter[1]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a49~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.515      ; 0.987      ;
; -0.663 ; fin_counter[3]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a19~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.524      ; 0.999      ;
; -0.663 ; fin_counter[9]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a9~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.526      ; 1.001      ;
; -0.662 ; fin_counter[6]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a22~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.545      ; 1.021      ;
; -0.660 ; fin_counter[0]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a48~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.525      ; 1.003      ;
; -0.646 ; fin_counter[3]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a35~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.527      ; 1.019      ;
; -0.636 ; fin_counter[7]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a23~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.543      ; 1.045      ;
; -0.625 ; fin_counter[12] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a12~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.459      ; 0.972      ;
; -0.611 ; fin_counter[12] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a60~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.472      ; 0.999      ;
; -0.607 ; fin_counter[13] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a61~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.460      ; 0.991      ;
; -0.604 ; fin_counter[3]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a51~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.506      ; 1.040      ;
; -0.604 ; fin_counter[13] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a13~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.446      ; 0.980      ;
; -0.583 ; fin_counter[5]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a5~porta_datain_reg0  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.544      ; 1.099      ;
; -0.580 ; fin_counter[8]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a40~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.536      ; 1.094      ;
; -0.567 ; fin_counter[8]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a24~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.523      ; 1.094      ;
; -0.567 ; rst             ; FIFO:FIFO_instant|out[8]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.476      ; 1.061      ;
; -0.567 ; rst             ; FIFO:FIFO_instant|out[10]                                                                                  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.476      ; 1.061      ;
; -0.566 ; rst             ; FIFO:FIFO_instant|out[5]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.478      ; 1.064      ;
; -0.566 ; rst             ; FIFO:FIFO_instant|out[7]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.478      ; 1.064      ;
; -0.565 ; fin_counter[0]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a16~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.523      ; 1.096      ;
; -0.564 ; fin_counter[9]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a25~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.538      ; 1.112      ;
; -0.562 ; fin_counter[6]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a54~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.546      ; 1.122      ;
; -0.553 ; rst             ; FIFO:FIFO_instant|out[2]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.465      ; 1.064      ;
; -0.552 ; rst             ; FIFO:FIFO_instant|out[6]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.489      ; 1.089      ;
; -0.548 ; fin_counter[7]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a39~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.540      ; 1.130      ;
; -0.541 ; rst             ; FIFO:FIFO_instant|out[0]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.469      ; 1.080      ;
; -0.541 ; rst             ; FIFO:FIFO_instant|out[1]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.469      ; 1.080      ;
; -0.541 ; rst             ; FIFO:FIFO_instant|out[3]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.469      ; 1.080      ;
; -0.532 ; rst             ; FIFO:FIFO_instant|out[9]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.478      ; 1.098      ;
; -0.523 ; fin_counter[8]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a56~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.504      ; 1.119      ;
; -0.522 ; fin_counter[14] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a14~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.540      ; 1.156      ;
; -0.521 ; fin_counter[11] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a27~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.514      ; 1.131      ;
; -0.515 ; fin_counter[11] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a59~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.494      ; 1.117      ;
; -0.512 ; fin_counter[10] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a58~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.548      ; 1.174      ;
; -0.506 ; fin_counter[15] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a31~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.496      ; 1.128      ;
; -0.503 ; rst             ; FIFO:FIFO_instant|out[11]                                                                                  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.448      ; 1.097      ;
; -0.497 ; rst             ; FIFO:FIFO_instant|out[4]                                                                                   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.437      ; 1.092      ;
; -0.497 ; fin_counter[10] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a26~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.522      ; 1.163      ;
; -0.483 ; fin_counter[5]  ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a21~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.532      ; 1.187      ;
; -0.483 ; fin_counter[15] ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a15~porta_datain_reg0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.485      ; 1.140      ;
+--------+-----------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SPI_MASTER_UC:mbed_instant|SPI_CLK'                                                                                                                                                              ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                            ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+------------------------------------+--------------+------------+------------+
; -0.854 ; SPI_ON                                  ; SPI_MASTER_UC:mbed_instant|CSbar        ; CLKPLL_inst|altpll_component|pll|clk[0] ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 1.446      ; 0.744      ;
; 0.215  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.245  ; FIFO:FIFO_instant|out[11]               ; SPI_MASTER_UC:mbed_instant|data_out[11] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.390      ;
; 0.246  ; FIFO:FIFO_instant|out[2]                ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.391      ;
; 0.246  ; FIFO:FIFO_instant|out[13]               ; SPI_MASTER_UC:mbed_instant|data_out[13] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.391      ;
; 0.246  ; FIFO:FIFO_instant|out[14]               ; SPI_MASTER_UC:mbed_instant|data_out[14] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.391      ;
; 0.247  ; FIFO:FIFO_instant|out[1]                ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.392      ;
; 0.247  ; FIFO:FIFO_instant|out[12]               ; SPI_MASTER_UC:mbed_instant|data_out[12] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.392      ;
; 0.247  ; FIFO:FIFO_instant|out[15]               ; SPI_MASTER_UC:mbed_instant|data_out[15] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.392      ;
; 0.249  ; FIFO:FIFO_instant|out[3]                ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.394      ;
; 0.249  ; FIFO:FIFO_instant|out[6]                ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.394      ;
; 0.249  ; FIFO:FIFO_instant|out[7]                ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.394      ;
; 0.250  ; FIFO:FIFO_instant|out[5]                ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.395      ;
; 0.250  ; FIFO:FIFO_instant|out[9]                ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.395      ;
; 0.322  ; FIFO:FIFO_instant|out[10]               ; SPI_MASTER_UC:mbed_instant|data_out[10] ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.467      ;
; 0.327  ; FIFO:FIFO_instant|out[4]                ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.009     ; 0.470      ;
; 0.328  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|FIN          ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.002     ; 0.478      ;
; 0.330  ; FIFO:FIFO_instant|out[8]                ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.475      ;
; 0.366  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|MOSI         ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.518      ;
; 0.417  ; FIFO:FIFO_instant|out[0]                ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.007     ; 0.562      ;
; 0.430  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.582      ;
; 0.430  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.582      ;
; 0.434  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.586      ;
; 0.437  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|FIN          ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.002     ; 0.587      ;
; 0.444  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.596      ;
; 0.470  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.622      ;
; 0.497  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 0.650      ;
; 0.497  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 0.650      ;
; 0.525  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.677      ;
; 0.527  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.679      ;
; 0.535  ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|MOSI         ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.034      ; 0.721      ;
; 0.538  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.003      ; 0.693      ;
; 0.541  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.002     ; 0.691      ;
; 0.561  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.007      ; 0.720      ;
; 0.562  ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.012      ; 0.726      ;
; 0.574  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.011      ; 0.737      ;
; 0.600  ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.011     ; 0.741      ;
; 0.602  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.754      ;
; 0.608  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.760      ;
; 0.611  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.032     ; 0.731      ;
; 0.612  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.002      ; 0.766      ;
; 0.625  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 0.778      ;
; 0.626  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 0.779      ;
; 0.643  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.028     ; 0.767      ;
; 0.664  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.007      ; 0.823      ;
; 0.665  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.014      ; 0.831      ;
; 0.665  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.817      ;
; 0.665  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.014      ; 0.831      ;
; 0.666  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.007      ; 0.825      ;
; 0.669  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.821      ;
; 0.671  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.043      ; 0.866      ;
; 0.671  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.002     ; 0.821      ;
; 0.673  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.016      ; 0.841      ;
; 0.674  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.016      ; 0.842      ;
; 0.688  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.007      ; 0.847      ;
; 0.699  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.016      ; 0.867      ;
; 0.700  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.852      ;
; 0.706  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.014     ; 0.844      ;
; 0.735  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.887      ;
; 0.741  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.892      ;
; 0.742  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.894      ;
; 0.772  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.027     ; 0.897      ;
; 0.773  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.004     ; 0.921      ;
; 0.777  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.929      ;
; 0.782  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.933      ;
; 0.788  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[12] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.046     ; 0.894      ;
; 0.808  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.004      ; 0.964      ;
; 0.809  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[6]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.027      ; 0.988      ;
; 0.813  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.964      ;
; 0.816  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.007      ; 0.975      ;
; 0.848  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.999      ;
; 0.868  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.019      ;
; 0.870  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|data_out[4]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.034     ; 0.988      ;
; 0.909  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.060      ;
; 0.929  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 1.082      ;
; 0.929  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 1.082      ;
; 0.929  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 1.082      ;
; 0.929  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 1.082      ;
; 0.938  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.003      ; 1.093      ;
; 0.940  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.091      ;
; 0.951  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.034     ; 1.069      ;
; 0.975  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.126      ;
; 0.994  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.023      ; 1.169      ;
; 0.994  ; SPI_MASTER_UC:mbed_instant|data_out[13] ; SPI_MASTER_UC:mbed_instant|data_out[14] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.057      ; 1.203      ;
; 0.997  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[0]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 1.150      ;
; 0.997  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 1.150      ;
; 0.997  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 1.150      ;
; 0.997  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|icounter[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.001      ; 1.150      ;
; 1.006  ; SPI_MASTER_UC:mbed_instant|icounter[4]  ; SPI_MASTER_UC:mbed_instant|data_out[2]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.003      ; 1.161      ;
; 1.021  ; SPI_MASTER_UC:mbed_instant|CSbar        ; SPI_MASTER_UC:mbed_instant|data_out[15] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.034     ; 1.139      ;
; 1.053  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[9]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.016      ; 1.221      ;
; 1.058  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[8]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.014      ; 1.224      ;
; 1.058  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[10] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.014      ; 1.224      ;
; 1.065  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[11] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; -0.014     ; 1.203      ;
; 1.068  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.016      ; 1.236      ;
; 1.068  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[7]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.016      ; 1.236      ;
; 1.069  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.007      ; 1.228      ;
; 1.069  ; SPI_MASTER_UC:mbed_instant|icounter[5]  ; SPI_MASTER_UC:mbed_instant|data_out[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 0.000        ; 0.007      ; 1.228      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                    ;
+--------+------------------------------------+------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.051 ; FIFO:FIFO_instant|clock            ; FIFO:FIFO_instant|clock            ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.125      ; 0.367      ;
; -0.017 ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.091      ; 0.367      ;
; 0.215  ; SPI_ON                             ; SPI_ON                             ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; fin_counter[15]                    ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.263  ; SPI_ON                             ; rd                                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.415      ;
; 0.357  ; fin_counter[0]                     ; fin_counter[0]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.359  ; fin_counter[1]                     ; fin_counter[1]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; fin_counter[2]                     ; fin_counter[2]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; fin_counter[4]                     ; fin_counter[4]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; fin_counter[7]                     ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; fin_counter[13]                    ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; fin_counter[14]                    ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; fin_counter[9]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; fin_counter[11]                    ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.366  ; temp_mbed_1                        ; temp_mbed_2                        ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.371  ; fin_counter[3]                     ; fin_counter[3]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; fin_counter[8]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; fin_counter[10]                    ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; fin_counter[6]                     ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; fin_counter[12]                    ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.375  ; fin_counter[5]                     ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.436  ; on                                 ; MBED_RDY                           ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.590      ;
; 0.449  ; FIFO:FIFO_instant|clock            ; FIFO:FIFO_instant|clock            ; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.125      ; 0.367      ;
; 0.483  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.091      ; 0.367      ;
; 0.495  ; fin_counter[0]                     ; fin_counter[1]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.647      ;
; 0.497  ; fin_counter[1]                     ; fin_counter[2]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; fin_counter[2]                     ; fin_counter[3]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; fin_counter[14]                    ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; fin_counter[13]                    ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; fin_counter[4]                     ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.501  ; fin_counter[9]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; fin_counter[11]                    ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.511  ; fin_counter[3]                     ; fin_counter[4]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; fin_counter[8]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; fin_counter[10]                    ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; fin_counter[6]                     ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; fin_counter[12]                    ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.515  ; rst                                ; temp_mbed_2                        ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.660      ;
; 0.515  ; fin_counter[5]                     ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.517  ; rst                                ; temp_mbed_1                        ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.662      ;
; 0.530  ; fin_counter[0]                     ; fin_counter[2]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.682      ;
; 0.532  ; fin_counter[1]                     ; fin_counter[3]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; fin_counter[2]                     ; fin_counter[4]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; fin_counter[13]                    ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; fin_counter[4]                     ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.536  ; fin_counter[9]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; fin_counter[11]                    ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.546  ; manual_wr                          ; wr                                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 0.687      ;
; 0.546  ; fin_counter[3]                     ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; fin_counter[8]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; fin_counter[10]                    ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; fin_counter[12]                    ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.550  ; fin_counter[5]                     ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.554  ; fin_counter[7]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.565  ; fin_counter[0]                     ; fin_counter[3]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.717      ;
; 0.567  ; fin_counter[1]                     ; fin_counter[4]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; fin_counter[2]                     ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; fin_counter[4]                     ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.571  ; fin_counter[9]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.723      ;
; 0.571  ; fin_counter[11]                    ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.723      ;
; 0.581  ; fin_counter[3]                     ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; fin_counter[8]                     ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; fin_counter[10]                    ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; fin_counter[12]                    ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.589  ; fin_counter[7]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.592  ; SPI_ON                             ; wr                                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 0.735      ;
; 0.600  ; fin_counter[0]                     ; fin_counter[4]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.752      ;
; 0.602  ; fin_counter[1]                     ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.754      ;
; 0.603  ; fin_counter[2]                     ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.606  ; fin_counter[6]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.606  ; fin_counter[9]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.606  ; fin_counter[11]                    ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.607  ; rst                                ; fin_counter[0]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.761      ;
; 0.607  ; rst                                ; fin_counter[1]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.761      ;
; 0.607  ; rst                                ; fin_counter[2]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.761      ;
; 0.607  ; rst                                ; fin_counter[3]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.761      ;
; 0.607  ; rst                                ; fin_counter[4]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.761      ;
; 0.607  ; rst                                ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.761      ;
; 0.607  ; rst                                ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.761      ;
; 0.607  ; rst                                ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.761      ;
; 0.607  ; rst                                ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.761      ;
; 0.607  ; rst                                ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.761      ;
; 0.607  ; rst                                ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.761      ;
; 0.607  ; rst                                ; fin_counter[11]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.761      ;
; 0.607  ; rst                                ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.761      ;
; 0.607  ; rst                                ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.761      ;
; 0.607  ; rst                                ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.761      ;
; 0.607  ; rst                                ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.761      ;
; 0.616  ; fin_counter[3]                     ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616  ; fin_counter[8]                     ; fin_counter[12]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616  ; fin_counter[10]                    ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.624  ; fin_counter[7]                     ; fin_counter[10]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.635  ; fin_counter[0]                     ; fin_counter[5]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.637  ; fin_counter[1]                     ; fin_counter[6]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.638  ; fin_counter[2]                     ; fin_counter[7]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.641  ; fin_counter[6]                     ; fin_counter[9]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.641  ; fin_counter[9]                     ; fin_counter[14]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.644  ; fin_counter[5]                     ; fin_counter[8]                     ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.796      ;
; 0.651  ; fin_counter[8]                     ; fin_counter[13]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
; 0.651  ; fin_counter[10]                    ; fin_counter[15]                    ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
+--------+------------------------------------+------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'FIFO:FIFO_instant|clock'                                                                                                                ;
+-------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock                            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; 1.452 ; rst       ; FIFO:FIFO_instant|regarray~0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.476      ; 1.056      ;
; 1.455 ; rst       ; FIFO:FIFO_instant|rd_reg[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.481      ; 1.058      ;
; 1.455 ; rst       ; FIFO:FIFO_instant|rd_reg[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.481      ; 1.058      ;
; 1.455 ; rst       ; FIFO:FIFO_instant|rd_reg[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.481      ; 1.058      ;
; 1.455 ; rst       ; FIFO:FIFO_instant|rd_reg[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.481      ; 1.058      ;
; 1.455 ; rst       ; FIFO:FIFO_instant|rd_reg[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.481      ; 1.058      ;
; 1.455 ; rst       ; FIFO:FIFO_instant|rd_reg[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.481      ; 1.058      ;
; 1.539 ; rst       ; FIFO:FIFO_instant|rd_reg[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.477      ; 0.970      ;
; 1.539 ; rst       ; FIFO:FIFO_instant|empty_reg  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.477      ; 0.970      ;
; 1.542 ; rst       ; FIFO:FIFO_instant|rd_reg[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.479      ; 0.969      ;
; 1.542 ; rst       ; FIFO:FIFO_instant|rd_reg[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.479      ; 0.969      ;
; 1.542 ; rst       ; FIFO:FIFO_instant|rd_reg[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.479      ; 0.969      ;
; 1.542 ; rst       ; FIFO:FIFO_instant|rd_reg[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.479      ; 0.969      ;
; 1.542 ; rst       ; FIFO:FIFO_instant|rd_reg[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.479      ; 0.969      ;
; 1.542 ; rst       ; FIFO:FIFO_instant|rd_reg[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.479      ; 0.969      ;
; 1.551 ; rst       ; FIFO:FIFO_instant|wr_reg[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.471      ; 0.952      ;
; 1.551 ; rst       ; FIFO:FIFO_instant|wr_reg[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.471      ; 0.952      ;
; 1.551 ; rst       ; FIFO:FIFO_instant|wr_reg[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.471      ; 0.952      ;
; 1.551 ; rst       ; FIFO:FIFO_instant|wr_reg[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.471      ; 0.952      ;
; 1.551 ; rst       ; FIFO:FIFO_instant|wr_reg[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.471      ; 0.952      ;
; 1.551 ; rst       ; FIFO:FIFO_instant|wr_reg[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.471      ; 0.952      ;
; 1.551 ; rst       ; FIFO:FIFO_instant|wr_reg[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.471      ; 0.952      ;
; 1.551 ; rst       ; FIFO:FIFO_instant|wr_reg[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.471      ; 0.952      ;
; 1.551 ; rst       ; FIFO:FIFO_instant|wr_reg[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.471      ; 0.952      ;
; 1.551 ; rst       ; FIFO:FIFO_instant|wr_reg[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.471      ; 0.952      ;
; 1.551 ; rst       ; FIFO:FIFO_instant|wr_reg[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.471      ; 0.952      ;
; 1.551 ; rst       ; FIFO:FIFO_instant|wr_reg[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.471      ; 0.952      ;
; 1.551 ; rst       ; FIFO:FIFO_instant|wr_reg[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.471      ; 0.952      ;
; 1.551 ; rst       ; FIFO:FIFO_instant|wr_reg[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.471      ; 0.952      ;
; 1.552 ; rst       ; FIFO:FIFO_instant|full_reg   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.473      ; 0.953      ;
; 1.552 ; rst       ; FIFO:FIFO_instant|rd_reg[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 1.000        ; 1.473      ; 0.953      ;
+-------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'FIFO:FIFO_instant|clock'                                                                                                                  ;
+--------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock                            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+
; -0.672 ; rst       ; FIFO:FIFO_instant|full_reg   ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.473      ; 0.953      ;
; -0.672 ; rst       ; FIFO:FIFO_instant|rd_reg[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.473      ; 0.953      ;
; -0.671 ; rst       ; FIFO:FIFO_instant|wr_reg[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.471      ; 0.952      ;
; -0.671 ; rst       ; FIFO:FIFO_instant|wr_reg[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.471      ; 0.952      ;
; -0.671 ; rst       ; FIFO:FIFO_instant|wr_reg[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.471      ; 0.952      ;
; -0.671 ; rst       ; FIFO:FIFO_instant|wr_reg[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.471      ; 0.952      ;
; -0.671 ; rst       ; FIFO:FIFO_instant|wr_reg[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.471      ; 0.952      ;
; -0.671 ; rst       ; FIFO:FIFO_instant|wr_reg[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.471      ; 0.952      ;
; -0.671 ; rst       ; FIFO:FIFO_instant|wr_reg[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.471      ; 0.952      ;
; -0.671 ; rst       ; FIFO:FIFO_instant|wr_reg[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.471      ; 0.952      ;
; -0.671 ; rst       ; FIFO:FIFO_instant|wr_reg[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.471      ; 0.952      ;
; -0.671 ; rst       ; FIFO:FIFO_instant|wr_reg[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.471      ; 0.952      ;
; -0.671 ; rst       ; FIFO:FIFO_instant|wr_reg[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.471      ; 0.952      ;
; -0.671 ; rst       ; FIFO:FIFO_instant|wr_reg[12] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.471      ; 0.952      ;
; -0.671 ; rst       ; FIFO:FIFO_instant|wr_reg[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.471      ; 0.952      ;
; -0.671 ; rst       ; FIFO:FIFO_instant|wr_reg[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.471      ; 0.952      ;
; -0.662 ; rst       ; FIFO:FIFO_instant|rd_reg[1]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.479      ; 0.969      ;
; -0.662 ; rst       ; FIFO:FIFO_instant|rd_reg[3]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.479      ; 0.969      ;
; -0.662 ; rst       ; FIFO:FIFO_instant|rd_reg[8]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.479      ; 0.969      ;
; -0.662 ; rst       ; FIFO:FIFO_instant|rd_reg[9]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.479      ; 0.969      ;
; -0.662 ; rst       ; FIFO:FIFO_instant|rd_reg[10] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.479      ; 0.969      ;
; -0.662 ; rst       ; FIFO:FIFO_instant|rd_reg[11] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.479      ; 0.969      ;
; -0.659 ; rst       ; FIFO:FIFO_instant|rd_reg[13] ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.477      ; 0.970      ;
; -0.659 ; rst       ; FIFO:FIFO_instant|empty_reg  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.477      ; 0.970      ;
; -0.575 ; rst       ; FIFO:FIFO_instant|rd_reg[0]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.481      ; 1.058      ;
; -0.575 ; rst       ; FIFO:FIFO_instant|rd_reg[2]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.481      ; 1.058      ;
; -0.575 ; rst       ; FIFO:FIFO_instant|rd_reg[4]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.481      ; 1.058      ;
; -0.575 ; rst       ; FIFO:FIFO_instant|rd_reg[5]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.481      ; 1.058      ;
; -0.575 ; rst       ; FIFO:FIFO_instant|rd_reg[6]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.481      ; 1.058      ;
; -0.575 ; rst       ; FIFO:FIFO_instant|rd_reg[7]  ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.481      ; 1.058      ;
; -0.572 ; rst       ; FIFO:FIFO_instant|regarray~0 ; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 0.000        ; 1.476      ; 1.056      ;
+--------+-----------+------------------------------+-----------------------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'FIFO:FIFO_instant|clock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; FIFO:FIFO_instant|clock ; Rise       ; FIFO:FIFO_instant|altsyncram:regarray_rtl_0|altsyncram_25h1:auto_generated|ram_block1a10~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SPI_MASTER_UC:mbed_instant|SPI_CLK'                                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|CSbar        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|CSbar        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|FIN          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|FIN          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|MOSI         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|MOSI         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; SPI_MASTER_UC:mbed_instant|icounter[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|CSbar|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|CSbar|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|FIN|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|FIN|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|MOSI|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|MOSI|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|SPI_CLK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|SPI_CLK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|SPI_CLK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|SPI_CLK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|SPI_CLK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|SPI_CLK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|data_out[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|icounter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|icounter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|icounter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|icounter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|icounter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; Rise       ; mbed_instant|icounter[2]|clk            ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                                    ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50|combout                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50|combout                           ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                                   ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; FIFO:FIFO_instant|clock                             ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; FIFO:FIFO_instant|clock                             ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY                                            ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY                                            ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK                  ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK                  ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_ON                                              ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_ON                                              ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[0]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[0]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[10]                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[10]                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[11]                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[11]                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[12]                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[12]                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[13]                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[13]                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[14]                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[14]                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[15]                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[15]                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[1]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[1]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[2]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[2]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[3]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[3]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[4]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[4]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[5]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[5]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[6]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[6]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[7]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[7]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[8]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[8]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[9]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[9]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_wr                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_wr                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; on                                                  ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; on                                                  ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rd                                                  ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rd                                                  ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst                                                 ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst                                                 ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; temp_mbed_1                                         ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; temp_mbed_1                                         ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; temp_mbed_2                                         ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; temp_mbed_2                                         ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; wr                                                  ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; wr                                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; FIFO_instant|clock|clk                              ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; FIFO_instant|clock|clk                              ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY|clk                                        ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; MBED_RDY|clk                                        ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_ON|clk                                          ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_ON|clk                                          ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[0]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[0]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[10]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[10]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[11]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[11]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[12]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[12]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[13]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[13]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[14]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[14]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[15]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[15]|clk                                 ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[1]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[1]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[2]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[2]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[3]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[3]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[4]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[4]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[5]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[5]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[6]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[6]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[7]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[7]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[8]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[8]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[9]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; fin_counter[9]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_wr|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; manual_wr|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; mbed_instant|SPI_CLK|clk                            ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; mbed_instant|SPI_CLK|clk                            ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+------------+------------+-------+-------+------------+-----------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+------------+------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]  ; iCLK_50    ; 3.724 ; 3.724 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[7] ; iCLK_50    ; 3.724 ; 3.724 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iKEY[*]    ; iCLK_50    ; 4.347 ; 4.347 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50    ; 4.347 ; 4.347 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[2]   ; iCLK_50    ; 3.687 ; 3.687 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iSW[*]     ; iCLK_50    ; 4.188 ; 4.188 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iSW[17]   ; iCLK_50    ; 4.188 ; 4.188 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+------------+------------+--------+--------+------------+-----------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+------------+------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]  ; iCLK_50    ; -3.604 ; -3.604 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[7] ; iCLK_50    ; -3.604 ; -3.604 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iKEY[*]    ; iCLK_50    ; -3.567 ; -3.567 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50    ; -4.227 ; -4.227 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[2]   ; iCLK_50    ; -3.567 ; -3.567 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iSW[*]     ; iCLK_50    ; -4.068 ; -4.068 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iSW[17]   ; iCLK_50    ; -4.068 ; -4.068 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
+------------+------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; oHEX0_D[*]  ; FIFO:FIFO_instant|clock            ; 6.096 ; 6.096 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[0] ; FIFO:FIFO_instant|clock            ; 5.902 ; 5.902 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[1] ; FIFO:FIFO_instant|clock            ; 6.096 ; 6.096 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[2] ; FIFO:FIFO_instant|clock            ; 5.864 ; 5.864 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[3] ; FIFO:FIFO_instant|clock            ; 5.655 ; 5.655 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[4] ; FIFO:FIFO_instant|clock            ; 5.757 ; 5.757 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[5] ; FIFO:FIFO_instant|clock            ; 5.912 ; 5.912 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[6] ; FIFO:FIFO_instant|clock            ; 5.491 ; 5.491 ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX1_D[*]  ; FIFO:FIFO_instant|clock            ; 5.331 ; 5.331 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[0] ; FIFO:FIFO_instant|clock            ; 5.331 ; 5.331 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[1] ; FIFO:FIFO_instant|clock            ; 4.992 ; 4.992 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[2] ; FIFO:FIFO_instant|clock            ; 4.881 ; 4.881 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[3] ; FIFO:FIFO_instant|clock            ; 4.905 ; 4.905 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[4] ; FIFO:FIFO_instant|clock            ; 4.765 ; 4.765 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[5] ; FIFO:FIFO_instant|clock            ; 4.877 ; 4.877 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[6] ; FIFO:FIFO_instant|clock            ; 4.758 ; 4.758 ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX2_D[*]  ; FIFO:FIFO_instant|clock            ; 5.827 ; 5.827 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[0] ; FIFO:FIFO_instant|clock            ; 5.827 ; 5.827 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[1] ; FIFO:FIFO_instant|clock            ; 5.741 ; 5.741 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[2] ; FIFO:FIFO_instant|clock            ; 5.569 ; 5.569 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[3] ; FIFO:FIFO_instant|clock            ; 5.457 ; 5.457 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[4] ; FIFO:FIFO_instant|clock            ; 5.071 ; 5.071 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[5] ; FIFO:FIFO_instant|clock            ; 5.055 ; 5.055 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[6] ; FIFO:FIFO_instant|clock            ; 5.186 ; 5.186 ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX3_D[*]  ; FIFO:FIFO_instant|clock            ; 6.643 ; 6.643 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[0] ; FIFO:FIFO_instant|clock            ; 6.479 ; 6.479 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[1] ; FIFO:FIFO_instant|clock            ; 6.499 ; 6.499 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[2] ; FIFO:FIFO_instant|clock            ; 6.497 ; 6.497 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[3] ; FIFO:FIFO_instant|clock            ; 6.468 ; 6.468 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[4] ; FIFO:FIFO_instant|clock            ; 6.643 ; 6.643 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[5] ; FIFO:FIFO_instant|clock            ; 6.483 ; 6.483 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[6] ; FIFO:FIFO_instant|clock            ; 6.479 ; 6.479 ; Rise       ; FIFO:FIFO_instant|clock            ;
; oLEDR[*]    ; FIFO:FIFO_instant|clock            ; 5.312 ; 5.312 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oLEDR[16]  ; FIFO:FIFO_instant|clock            ; 5.312 ; 5.312 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oLEDR[17]  ; FIFO:FIFO_instant|clock            ; 4.696 ; 4.696 ; Rise       ; FIFO:FIFO_instant|clock            ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.964 ; 4.964 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.875 ; 4.875 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.964 ; 4.964 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.749 ; 4.749 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
; oLEDG[*]    ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.641 ; 4.641 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  oLEDG[8]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.641 ; 4.641 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;       ; 4.230 ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;       ; 4.230 ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; oHEX0_D[*]  ; FIFO:FIFO_instant|clock            ; 5.122 ; 5.122 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[0] ; FIFO:FIFO_instant|clock            ; 5.534 ; 5.534 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[1] ; FIFO:FIFO_instant|clock            ; 5.727 ; 5.727 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[2] ; FIFO:FIFO_instant|clock            ; 5.495 ; 5.495 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[3] ; FIFO:FIFO_instant|clock            ; 5.287 ; 5.287 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[4] ; FIFO:FIFO_instant|clock            ; 5.388 ; 5.388 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[5] ; FIFO:FIFO_instant|clock            ; 5.536 ; 5.536 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[6] ; FIFO:FIFO_instant|clock            ; 5.122 ; 5.122 ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX1_D[*]  ; FIFO:FIFO_instant|clock            ; 4.471 ; 4.471 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[0] ; FIFO:FIFO_instant|clock            ; 5.033 ; 5.033 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[1] ; FIFO:FIFO_instant|clock            ; 4.696 ; 4.696 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[2] ; FIFO:FIFO_instant|clock            ; 4.587 ; 4.587 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[3] ; FIFO:FIFO_instant|clock            ; 4.605 ; 4.605 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[4] ; FIFO:FIFO_instant|clock            ; 4.471 ; 4.471 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[5] ; FIFO:FIFO_instant|clock            ; 4.594 ; 4.594 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[6] ; FIFO:FIFO_instant|clock            ; 4.473 ; 4.473 ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX2_D[*]  ; FIFO:FIFO_instant|clock            ; 4.720 ; 4.720 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[0] ; FIFO:FIFO_instant|clock            ; 5.526 ; 5.526 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[1] ; FIFO:FIFO_instant|clock            ; 5.443 ; 5.443 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[2] ; FIFO:FIFO_instant|clock            ; 5.275 ; 5.275 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[3] ; FIFO:FIFO_instant|clock            ; 5.161 ; 5.161 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[4] ; FIFO:FIFO_instant|clock            ; 4.736 ; 4.736 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[5] ; FIFO:FIFO_instant|clock            ; 4.720 ; 4.720 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[6] ; FIFO:FIFO_instant|clock            ; 4.851 ; 4.851 ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX3_D[*]  ; FIFO:FIFO_instant|clock            ; 4.773 ; 4.773 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[0] ; FIFO:FIFO_instant|clock            ; 4.777 ; 4.777 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[1] ; FIFO:FIFO_instant|clock            ; 4.810 ; 4.810 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[2] ; FIFO:FIFO_instant|clock            ; 4.802 ; 4.802 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[3] ; FIFO:FIFO_instant|clock            ; 4.773 ; 4.773 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[4] ; FIFO:FIFO_instant|clock            ; 4.947 ; 4.947 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[5] ; FIFO:FIFO_instant|clock            ; 4.787 ; 4.787 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[6] ; FIFO:FIFO_instant|clock            ; 4.780 ; 4.780 ; Rise       ; FIFO:FIFO_instant|clock            ;
; oLEDR[*]    ; FIFO:FIFO_instant|clock            ; 4.696 ; 4.696 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oLEDR[16]  ; FIFO:FIFO_instant|clock            ; 5.312 ; 5.312 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oLEDR[17]  ; FIFO:FIFO_instant|clock            ; 4.696 ; 4.696 ; Rise       ; FIFO:FIFO_instant|clock            ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.230 ; 4.749 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.875 ; 4.875 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.230 ; 4.964 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.749 ; 4.749 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
; oLEDG[*]    ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.641 ; 4.641 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  oLEDG[8]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.641 ; 4.641 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;       ; 4.230 ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;       ; 4.230 ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                    ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                         ; -5.141    ; -1.637  ; 1.373    ; -0.829  ; -1.627              ;
;  CLKPLL_inst|altpll_component|pll|clk[0] ; -2.294    ; -0.067  ; N/A      ; N/A     ; 11.500              ;
;  FIFO:FIFO_instant|clock                 ; -5.141    ; -1.637  ; 1.373    ; -0.829  ; -1.627              ;
;  SPI_MASTER_UC:mbed_instant|SPI_CLK      ; -2.027    ; -1.075  ; N/A      ; N/A     ; -0.500              ;
;  iCLK_50                                 ; N/A       ; N/A     ; N/A      ; N/A     ; 10.000              ;
; Design-wide TNS                          ; -4814.781 ; -81.441 ; 0.0      ; -24.049 ; -5747.912           ;
;  CLKPLL_inst|altpll_component|pll|clk[0] ; -4.381    ; -0.105  ; N/A      ; N/A     ; 0.000               ;
;  FIFO:FIFO_instant|clock                 ; -4776.929 ; -80.261 ; 0.000    ; -24.049 ; -5722.912           ;
;  SPI_MASTER_UC:mbed_instant|SPI_CLK      ; -33.471   ; -1.075  ; N/A      ; N/A     ; -25.000             ;
;  iCLK_50                                 ; N/A       ; N/A     ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+------------+------------+-------+-------+------------+-----------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+------------+------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]  ; iCLK_50    ; 6.438 ; 6.438 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[7] ; iCLK_50    ; 6.438 ; 6.438 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iKEY[*]    ; iCLK_50    ; 7.818 ; 7.818 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50    ; 7.818 ; 7.818 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[2]   ; iCLK_50    ; 6.351 ; 6.351 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iSW[*]     ; iCLK_50    ; 7.322 ; 7.322 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iSW[17]   ; iCLK_50    ; 7.322 ; 7.322 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+------------+------------+--------+--------+------------+-----------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+------------+------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]  ; iCLK_50    ; -3.604 ; -3.604 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[7] ; iCLK_50    ; -3.604 ; -3.604 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iKEY[*]    ; iCLK_50    ; -3.567 ; -3.567 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50    ; -4.227 ; -4.227 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[2]   ; iCLK_50    ; -3.567 ; -3.567 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iSW[*]     ; iCLK_50    ; -4.068 ; -4.068 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iSW[17]   ; iCLK_50    ; -4.068 ; -4.068 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
+------------+------------+--------+--------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; oHEX0_D[*]  ; FIFO:FIFO_instant|clock            ; 11.387 ; 11.387 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[0] ; FIFO:FIFO_instant|clock            ; 10.946 ; 10.946 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[1] ; FIFO:FIFO_instant|clock            ; 11.387 ; 11.387 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[2] ; FIFO:FIFO_instant|clock            ; 11.237 ; 11.237 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[3] ; FIFO:FIFO_instant|clock            ; 10.528 ; 10.528 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[4] ; FIFO:FIFO_instant|clock            ; 10.899 ; 10.899 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[5] ; FIFO:FIFO_instant|clock            ; 10.947 ; 10.947 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[6] ; FIFO:FIFO_instant|clock            ; 10.266 ; 10.266 ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX1_D[*]  ; FIFO:FIFO_instant|clock            ; 10.052 ; 10.052 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[0] ; FIFO:FIFO_instant|clock            ; 10.052 ; 10.052 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[1] ; FIFO:FIFO_instant|clock            ; 9.332  ; 9.332  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[2] ; FIFO:FIFO_instant|clock            ; 9.084  ; 9.084  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[3] ; FIFO:FIFO_instant|clock            ; 9.122  ; 9.122  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[4] ; FIFO:FIFO_instant|clock            ; 8.845  ; 8.845  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[5] ; FIFO:FIFO_instant|clock            ; 9.079  ; 9.079  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[6] ; FIFO:FIFO_instant|clock            ; 8.851  ; 8.851  ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX2_D[*]  ; FIFO:FIFO_instant|clock            ; 10.986 ; 10.986 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[0] ; FIFO:FIFO_instant|clock            ; 10.986 ; 10.986 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[1] ; FIFO:FIFO_instant|clock            ; 10.809 ; 10.809 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[2] ; FIFO:FIFO_instant|clock            ; 10.367 ; 10.367 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[3] ; FIFO:FIFO_instant|clock            ; 10.088 ; 10.088 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[4] ; FIFO:FIFO_instant|clock            ; 9.527  ; 9.527  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[5] ; FIFO:FIFO_instant|clock            ; 9.507  ; 9.507  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[6] ; FIFO:FIFO_instant|clock            ; 9.800  ; 9.800  ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX3_D[*]  ; FIFO:FIFO_instant|clock            ; 12.706 ; 12.706 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[0] ; FIFO:FIFO_instant|clock            ; 12.366 ; 12.366 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[1] ; FIFO:FIFO_instant|clock            ; 12.392 ; 12.392 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[2] ; FIFO:FIFO_instant|clock            ; 12.366 ; 12.366 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[3] ; FIFO:FIFO_instant|clock            ; 12.360 ; 12.360 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[4] ; FIFO:FIFO_instant|clock            ; 12.706 ; 12.706 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[5] ; FIFO:FIFO_instant|clock            ; 12.385 ; 12.385 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[6] ; FIFO:FIFO_instant|clock            ; 12.380 ; 12.380 ; Rise       ; FIFO:FIFO_instant|clock            ;
; oLEDR[*]    ; FIFO:FIFO_instant|clock            ; 9.695  ; 9.695  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oLEDR[16]  ; FIFO:FIFO_instant|clock            ; 9.695  ; 9.695  ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oLEDR[17]  ; FIFO:FIFO_instant|clock            ; 8.475  ; 8.475  ; Rise       ; FIFO:FIFO_instant|clock            ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 9.198  ; 9.198  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 8.900  ; 8.900  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 9.198  ; 9.198  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 8.650  ; 8.650  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
; oLEDG[*]    ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 8.598  ; 8.598  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  oLEDG[8]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 8.598  ; 8.598  ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;        ; 8.450  ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;        ; 8.450  ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; oHEX0_D[*]  ; FIFO:FIFO_instant|clock            ; 5.122 ; 5.122 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[0] ; FIFO:FIFO_instant|clock            ; 5.534 ; 5.534 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[1] ; FIFO:FIFO_instant|clock            ; 5.727 ; 5.727 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[2] ; FIFO:FIFO_instant|clock            ; 5.495 ; 5.495 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[3] ; FIFO:FIFO_instant|clock            ; 5.287 ; 5.287 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[4] ; FIFO:FIFO_instant|clock            ; 5.388 ; 5.388 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[5] ; FIFO:FIFO_instant|clock            ; 5.536 ; 5.536 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX0_D[6] ; FIFO:FIFO_instant|clock            ; 5.122 ; 5.122 ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX1_D[*]  ; FIFO:FIFO_instant|clock            ; 4.471 ; 4.471 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[0] ; FIFO:FIFO_instant|clock            ; 5.033 ; 5.033 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[1] ; FIFO:FIFO_instant|clock            ; 4.696 ; 4.696 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[2] ; FIFO:FIFO_instant|clock            ; 4.587 ; 4.587 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[3] ; FIFO:FIFO_instant|clock            ; 4.605 ; 4.605 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[4] ; FIFO:FIFO_instant|clock            ; 4.471 ; 4.471 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[5] ; FIFO:FIFO_instant|clock            ; 4.594 ; 4.594 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX1_D[6] ; FIFO:FIFO_instant|clock            ; 4.473 ; 4.473 ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX2_D[*]  ; FIFO:FIFO_instant|clock            ; 4.720 ; 4.720 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[0] ; FIFO:FIFO_instant|clock            ; 5.526 ; 5.526 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[1] ; FIFO:FIFO_instant|clock            ; 5.443 ; 5.443 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[2] ; FIFO:FIFO_instant|clock            ; 5.275 ; 5.275 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[3] ; FIFO:FIFO_instant|clock            ; 5.161 ; 5.161 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[4] ; FIFO:FIFO_instant|clock            ; 4.736 ; 4.736 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[5] ; FIFO:FIFO_instant|clock            ; 4.720 ; 4.720 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX2_D[6] ; FIFO:FIFO_instant|clock            ; 4.851 ; 4.851 ; Rise       ; FIFO:FIFO_instant|clock            ;
; oHEX3_D[*]  ; FIFO:FIFO_instant|clock            ; 4.773 ; 4.773 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[0] ; FIFO:FIFO_instant|clock            ; 4.777 ; 4.777 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[1] ; FIFO:FIFO_instant|clock            ; 4.810 ; 4.810 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[2] ; FIFO:FIFO_instant|clock            ; 4.802 ; 4.802 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[3] ; FIFO:FIFO_instant|clock            ; 4.773 ; 4.773 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[4] ; FIFO:FIFO_instant|clock            ; 4.947 ; 4.947 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[5] ; FIFO:FIFO_instant|clock            ; 4.787 ; 4.787 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oHEX3_D[6] ; FIFO:FIFO_instant|clock            ; 4.780 ; 4.780 ; Rise       ; FIFO:FIFO_instant|clock            ;
; oLEDR[*]    ; FIFO:FIFO_instant|clock            ; 4.696 ; 4.696 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oLEDR[16]  ; FIFO:FIFO_instant|clock            ; 5.312 ; 5.312 ; Rise       ; FIFO:FIFO_instant|clock            ;
;  oLEDR[17]  ; FIFO:FIFO_instant|clock            ; 4.696 ; 4.696 ; Rise       ; FIFO:FIFO_instant|clock            ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.230 ; 4.749 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[1]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.875 ; 4.875 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.230 ; 4.964 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[5]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.749 ; 4.749 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
; oLEDG[*]    ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.641 ; 4.641 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  oLEDG[8]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ; 4.641 ; 4.641 ; Rise       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
; GPIO_1[*]   ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;       ; 4.230 ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
;  GPIO_1[3]  ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;       ; 4.230 ; Fall       ; SPI_MASTER_UC:mbed_instant|SPI_CLK ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 195      ; 0        ; 0        ; 0        ;
; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 2        ; 1        ; 0        ; 0        ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; CLKPLL_inst|altpll_component|pll|clk[0] ; 2        ; 1        ; 0        ; 0        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock                 ; 130      ; 0        ; 0        ; 0        ;
; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; 13066    ; 0        ; 0        ; 0        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; 1        ; 0        ; 0        ; 0        ;
; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; 16       ; 0        ; 0        ; 0        ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; 126      ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 195      ; 0        ; 0        ; 0        ;
; FIFO:FIFO_instant|clock                 ; CLKPLL_inst|altpll_component|pll|clk[0] ; 2        ; 1        ; 0        ; 0        ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; CLKPLL_inst|altpll_component|pll|clk[0] ; 2        ; 1        ; 0        ; 0        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock                 ; 130      ; 0        ; 0        ; 0        ;
; FIFO:FIFO_instant|clock                 ; FIFO:FIFO_instant|clock                 ; 13066    ; 0        ; 0        ; 0        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; 1        ; 0        ; 0        ; 0        ;
; FIFO:FIFO_instant|clock                 ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; 16       ; 0        ; 0        ; 0        ;
; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; SPI_MASTER_UC:mbed_instant|SPI_CLK      ; 126      ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                            ;
+-----------------------------------------+-------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-------------------------+----------+----------+----------+----------+
; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 31       ; 0        ; 0        ; 0        ;
+-----------------------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                             ;
+-----------------------------------------+-------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-------------------------+----------+----------+----------+----------+
; CLKPLL_inst|altpll_component|pll|clk[0] ; FIFO:FIFO_instant|clock ; 31       ; 0        ; 0        ; 0        ;
+-----------------------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 119   ; 119  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu May 21 02:30:52 2015
Info: Command: quartus_sta check -c check
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Critical Warning (332012): Synopsys Design Constraints File file not found: 'check.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name iCLK_50 iCLK_50
    Info (332110): create_generated_clock -source {CLKPLL_inst|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {CLKPLL_inst|altpll_component|pll|clk[0]} {CLKPLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name FIFO:FIFO_instant|clock FIFO:FIFO_instant|clock
    Info (332105): create_clock -period 1.000 -name SPI_MASTER_UC:mbed_instant|SPI_CLK SPI_MASTER_UC:mbed_instant|SPI_CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.141
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.141     -4776.929 FIFO:FIFO_instant|clock 
    Info (332119):    -2.294        -4.381 CLKPLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    -2.027       -33.471 SPI_MASTER_UC:mbed_instant|SPI_CLK 
Info (332146): Worst-case hold slack is -1.637
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.637       -80.261 FIFO:FIFO_instant|clock 
    Info (332119):    -1.075        -1.075 SPI_MASTER_UC:mbed_instant|SPI_CLK 
    Info (332119):    -0.067        -0.105 CLKPLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is 1.373
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.373         0.000 FIFO:FIFO_instant|clock 
Info (332146): Worst-case removal slack is -0.829
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.829       -24.049 FIFO:FIFO_instant|clock 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -5722.912 FIFO:FIFO_instant|clock 
    Info (332119):    -0.500       -25.000 SPI_MASTER_UC:mbed_instant|SPI_CLK 
    Info (332119):    10.000         0.000 iCLK_50 
    Info (332119):    11.500         0.000 CLKPLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.396
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.396     -1387.226 FIFO:FIFO_instant|clock 
    Info (332119):    -0.916        -1.734 CLKPLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    -0.507        -4.808 SPI_MASTER_UC:mbed_instant|SPI_CLK 
Info (332146): Worst-case hold slack is -1.142
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.142       -80.204 FIFO:FIFO_instant|clock 
    Info (332119):    -0.854        -0.854 SPI_MASTER_UC:mbed_instant|SPI_CLK 
    Info (332119):    -0.051        -0.068 CLKPLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is 1.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.452         0.000 FIFO:FIFO_instant|clock 
Info (332146): Worst-case removal slack is -0.672
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.672       -20.050 FIFO:FIFO_instant|clock 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -5722.912 FIFO:FIFO_instant|clock 
    Info (332119):    -0.500       -25.000 SPI_MASTER_UC:mbed_instant|SPI_CLK 
    Info (332119):    10.000         0.000 iCLK_50 
    Info (332119):    11.500         0.000 CLKPLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 456 megabytes
    Info: Processing ended: Thu May 21 02:30:55 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


