Fitter report for LEDMatrixFPGA
Mon Jul 08 20:05:17 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Jul 08 20:05:17 2019       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; LEDMatrixFPGA                               ;
; Top-level Entity Name              ; LEDMatrixFPGA                               ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M08DAF484C8GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 1,422 / 8,064 ( 18 % )                      ;
;     Total combinational functions  ; 1,291 / 8,064 ( 16 % )                      ;
;     Dedicated logic registers      ; 584 / 8,064 ( 7 % )                         ;
; Total registers                    ; 584                                         ;
; Total pins                         ; 75 / 250 ( 30 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 26,624 / 387,072 ( 7 % )                    ;
; Embedded Multiplier 9-bit elements ; 4 / 48 ( 8 % )                              ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M08DAF484C8GES                      ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.27        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.6%      ;
;     Processor 3            ;   5.5%      ;
;     Processor 4            ;   5.4%      ;
;     Processor 5            ;   5.3%      ;
;     Processor 6            ;   5.2%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                        ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; A2CHandler:handler|dataOut[0]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[0]             ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[1]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[1]             ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[2]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[2]             ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[3]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[3]             ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[4]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[4]             ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[5]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[5]             ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[6]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[6]             ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[7]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[7]             ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[8]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[8]             ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[9]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[9]             ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[10]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[10]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[11]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[11]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[12]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[12]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[13]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[13]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[14]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[14]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[15]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[15]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[16]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[16]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[17]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[17]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[18]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[18]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[19]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[19]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[20]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[20]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[21]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[21]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[22]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[22]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[23]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[23]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[24]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[24]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[25]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[25]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[26]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[26]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[27]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[27]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[28]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[28]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[29]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[29]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[30]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[30]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[31]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[31]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[32]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[32]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[33]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[33]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[34]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[34]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[35]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[35]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[36]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[36]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[37]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[37]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[38]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[38]            ; PORTBDATAOUT     ;                       ;
; A2CHandler:handler|dataOut[39]                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|q_b[39]            ; PORTBDATAOUT     ;                       ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|debugOut[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RawRowBuffer:RAWrowBuffer|altsyncram:altsyncram_component|altsyncram_oif1:auto_generated|q_a[0] ; PORTADATAOUT     ;                       ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|debugOut[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RawRowBuffer:RAWrowBuffer|altsyncram:altsyncram_component|altsyncram_oif1:auto_generated|q_a[1] ; PORTADATAOUT     ;                       ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|debugOut[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RawRowBuffer:RAWrowBuffer|altsyncram:altsyncram_component|altsyncram_oif1:auto_generated|q_a[2] ; PORTADATAOUT     ;                       ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|debugOut[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RawRowBuffer:RAWrowBuffer|altsyncram:altsyncram_component|altsyncram_oif1:auto_generated|q_a[3] ; PORTADATAOUT     ;                       ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|debugOut[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RawRowBuffer:RAWrowBuffer|altsyncram:altsyncram_component|altsyncram_oif1:auto_generated|q_a[4] ; PORTADATAOUT     ;                       ;
+---------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2184 ) ; 0.00 % ( 0 / 2184 )        ; 0.00 % ( 0 / 2184 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2184 ) ; 0.00 % ( 0 / 2184 )        ; 0.00 % ( 0 / 2184 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2165 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 19 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Sync/Programacion/LEDMatrix/FPGA/output_files/LEDMatrixFPGA.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,422 / 8,064 ( 18 % )    ;
;     -- Combinational with no register       ; 838                       ;
;     -- Register only                        ; 131                       ;
;     -- Combinational with a register        ; 453                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 418                       ;
;     -- 3 input functions                    ; 345                       ;
;     -- <=2 input functions                  ; 528                       ;
;     -- Register only                        ; 131                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 892                       ;
;     -- arithmetic mode                      ; 399                       ;
;                                             ;                           ;
; Total registers*                            ; 584 / 9,287 ( 6 % )       ;
;     -- Dedicated logic registers            ; 584 / 8,064 ( 7 % )       ;
;     -- I/O registers                        ; 0 / 1,223 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 119 / 504 ( 24 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 75 / 250 ( 30 % )         ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )            ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )           ;
;                                             ;                           ;
; M9Ks                                        ; 6 / 42 ( 14 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )             ;
; ADC blocks                                  ; 0 / 1 ( 0 % )             ;
; Total block memory bits                     ; 26,624 / 387,072 ( 7 % )  ;
; Total block memory implementation bits      ; 55,296 / 387,072 ( 14 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 48 ( 8 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global signals                              ; 3                         ;
;     -- Global clocks                        ; 3 / 10 ( 30 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Remote update blocks                        ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 3.8% / 3.5% / 4.1%        ;
; Peak interconnect usage (total/H/V)         ; 9.7% / 9.3% / 10.4%       ;
; Maximum fan-out                             ; 504                       ;
; Highest non-global fan-out                  ; 56                        ;
; Total fan-out                               ; 5813                      ;
; Average fan-out                             ; 2.67                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1422 / 8064 ( 18 % ) ; 0 / 8064 ( 0 % )               ;
;     -- Combinational with no register       ; 838                  ; 0                              ;
;     -- Register only                        ; 131                  ; 0                              ;
;     -- Combinational with a register        ; 453                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 418                  ; 0                              ;
;     -- 3 input functions                    ; 345                  ; 0                              ;
;     -- <=2 input functions                  ; 528                  ; 0                              ;
;     -- Register only                        ; 131                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 892                  ; 0                              ;
;     -- arithmetic mode                      ; 399                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 584                  ; 0                              ;
;     -- Dedicated logic registers            ; 584 / 8064 ( 7 % )   ; 0 / 8064 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 119 / 504 ( 24 % )   ; 0 / 504 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 75                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 48 ( 8 % )       ; 0 / 48 ( 0 % )                 ;
; Total memory bits                           ; 26624                ; 0                              ;
; Total RAM block bits                        ; 55296                ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 6 / 42 ( 14 % )      ; 0 / 42 ( 0 % )                 ;
; Clock control block                         ; 1 / 12 ( 8 % )       ; 2 / 12 ( 16 % )                ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 525                  ; 1                              ;
;     -- Registered Input Connections         ; 502                  ; 0                              ;
;     -- Output Connections                   ; 21                   ; 505                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5901                 ; 517                            ;
;     -- Registered Connections               ; 2469                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 40                   ; 506                            ;
;     -- hard_block:auto_generated_inst       ; 506                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 7                    ; 1                              ;
;     -- Output Ports                         ; 48                   ; 2                              ;
;     -- Bidir Ports                          ; 20                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; A2C_CK    ; AA15  ; 4        ; 24           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; A2C_DT    ; Y16   ; 4        ; 24           ; 0            ; 0            ; 40                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; button[0] ; M1    ; 2        ; 0            ; 5            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; button[1] ; R1    ; 2        ; 0            ; 2            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; button[2] ; V5    ; 3        ; 3            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; button[3] ; AB5   ; 3        ; 13           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; clk50     ; N14   ; 6        ; 31           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CEC             ; K15   ; 6        ; 31           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_CLK       ; B2    ; 8        ; 3            ; 10           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_CS        ; B3    ; 8        ; 11           ; 25           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]          ; M2    ; 2        ; 0            ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]          ; N1    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]          ; R2    ; 2        ; 0            ; 2            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]          ; T1    ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]          ; V4    ; 3        ; 3            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]          ; T6    ; 2        ; 0            ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]          ; AB4   ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]          ; AA5   ; 3        ; 13           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[0]      ; T20   ; 5        ; 31           ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[10]     ; U21   ; 5        ; 31           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[11]     ; P19   ; 5        ; 31           ; 6            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[12]     ; N20   ; 6        ; 31           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[1]      ; T19   ; 5        ; 31           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[2]      ; T18   ; 5        ; 31           ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[3]      ; AA21  ; 5        ; 31           ; 1            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[4]      ; AA22  ; 5        ; 31           ; 1            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[5]      ; U22   ; 5        ; 31           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[6]      ; T22   ; 5        ; 31           ; 2            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[7]      ; R22   ; 5        ; 31           ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[8]      ; P20   ; 5        ; 31           ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[9]      ; P22   ; 5        ; 31           ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[0]     ; R20   ; 5        ; 31           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[1]     ; T21   ; 5        ; 31           ; 2            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CASn      ; N21   ; 5        ; 31           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CKE       ; N22   ; 5        ; 31           ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CLK       ; M22   ; 5        ; 31           ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CSn       ; P21   ; 5        ; 31           ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQMH      ; L22   ; 5        ; 31           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQML      ; L20   ; 6        ; 31           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_RASn      ; M20   ; 6        ; 31           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_WEn       ; M21   ; 5        ; 31           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrixClk       ; V16   ; 4        ; 29           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrixColor1[0] ; U7    ; 3        ; 6            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrixColor1[1] ; W8    ; 3        ; 11           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrixColor1[2] ; AA6   ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrixColor2[0] ; AA7   ; 3        ; 13           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrixColor2[1] ; V10   ; 3        ; 15           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrixColor2[2] ; V9    ; 3        ; 15           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrixLatch     ; W17   ; 4        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrixOE        ; V17   ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrixRow[0]    ; Y14   ; 4        ; 24           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrixRow[1]    ; Y13   ; 4        ; 24           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrixRow[2]    ; W14   ; 4        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrixRow[3]    ; V13   ; 4        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrixRow[4]    ; Y10   ; 3        ; 17           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                          ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------+
; FLASH_HOLD   ; C3    ; 8        ; 1            ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|x4Enabled (inverted) ;
; FLASH_SI     ; A2    ; 8        ; 11           ; 25           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|x4Enabled (inverted) ;
; FLASH_SO     ; A3    ; 8        ; 11           ; 25           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                            ;
; FLASH_WP     ; B1    ; 8        ; 1            ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|x4Enabled (inverted) ;
; SDRAM_DQ[0]  ; C22   ; 6        ; 31           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|SDRAM_DQ~26 (inverted)                               ;
; SDRAM_DQ[10] ; H21   ; 6        ; 31           ; 9            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|SDRAM_DQ~26 (inverted)                               ;
; SDRAM_DQ[11] ; G20   ; 6        ; 31           ; 12           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|SDRAM_DQ~26 (inverted)                               ;
; SDRAM_DQ[12] ; F21   ; 6        ; 31           ; 15           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|SDRAM_DQ~26 (inverted)                               ;
; SDRAM_DQ[13] ; E21   ; 6        ; 31           ; 13           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|SDRAM_DQ~26 (inverted)                               ;
; SDRAM_DQ[14] ; D21   ; 6        ; 31           ; 17           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|SDRAM_DQ~26 (inverted)                               ;
; SDRAM_DQ[15] ; C21   ; 6        ; 31           ; 17           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|SDRAM_DQ~26 (inverted)                               ;
; SDRAM_DQ[1]  ; D22   ; 6        ; 31           ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|SDRAM_DQ~26 (inverted)                               ;
; SDRAM_DQ[2]  ; E22   ; 6        ; 31           ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|SDRAM_DQ~26 (inverted)                               ;
; SDRAM_DQ[3]  ; F22   ; 6        ; 31           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|SDRAM_DQ~26 (inverted)                               ;
; SDRAM_DQ[4]  ; G22   ; 6        ; 31           ; 12           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|SDRAM_DQ~26 (inverted)                               ;
; SDRAM_DQ[5]  ; H22   ; 6        ; 31           ; 9            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|SDRAM_DQ~26 (inverted)                               ;
; SDRAM_DQ[6]  ; J22   ; 6        ; 31           ; 11           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|SDRAM_DQ~26 (inverted)                               ;
; SDRAM_DQ[7]  ; K22   ; 6        ; 31           ; 11           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|SDRAM_DQ~26 (inverted)                               ;
; SDRAM_DQ[8]  ; K21   ; 6        ; 31           ; 11           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|SDRAM_DQ~26 (inverted)                               ;
; SDRAM_DQ[9]  ; J21   ; 6        ; 31           ; 11           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; frameBuffer:frameBuffer|SDRAM_DQ~26 (inverted)                               ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T24p, DIFFOUT_T24p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T24n, DIFFOUT_T24n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 20 ( 20 % )  ; 2.5V          ; --           ;
; 2        ; 7 / 24 ( 29 % )  ; 2.5V          ; --           ;
; 3        ; 12 / 36 ( 33 % ) ; 2.5V          ; --           ;
; 4        ; 9 / 24 ( 38 % )  ; 2.5V          ; --           ;
; 5        ; 20 / 28 ( 71 % ) ; 2.5V          ; --           ;
; 6        ; 21 / 42 ( 50 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 10 / 36 ( 28 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 233        ; 8        ; FLASH_SI                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 235        ; 8        ; FLASH_SO                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 223        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 209        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 213        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A13      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A14      ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 81         ; 3        ; LED[7]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 80         ; 3        ; matrixColor1[2]                                ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 82         ; 3        ; matrixColor2[0]                                ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA13     ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 109        ; 4        ; A2C_CK                                         ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 121        ; 5        ; SDRAM_A[3]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 123        ; 5        ; SDRAM_A[4]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB4      ; 79         ; 3        ; LED[6]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 83         ; 3        ; button[3]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB12     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB13     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB14     ; 103        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 113        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB20     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 247        ; 8        ; FLASH_WP                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B2       ; 245        ; 8        ; FLASH_CLK                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B3       ; 236        ; 8        ; FLASH_CS                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 215        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 212        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 203        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C1       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 251        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 249        ; 8        ; FLASH_HOLD                                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 229        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 217        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 214        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C13      ; 202        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C17      ; 195        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C20      ; 185        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 175        ; 6        ; SDRAM_DQ[15]                                   ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 171        ; 6        ; SDRAM_DQ[0]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 23         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 19         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 17         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 243        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 248        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 228        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; D13      ; 207        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 204        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 193        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 189        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 187        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 173        ; 6        ; SDRAM_DQ[14]                                   ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 169        ; 6        ; SDRAM_DQ[1]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 250        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 240        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 230        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 206        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E15      ; 194        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 192        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E18      ; 191        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 180        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E21      ; 163        ; 6        ; SDRAM_DQ[13]                                   ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 161        ; 6        ; SDRAM_DQ[2]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 246        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F18      ; 182        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F20      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 168        ; 6        ; SDRAM_DQ[12]                                   ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 159        ; 6        ; SDRAM_DQ[3]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 244        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 190        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 158        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 156        ; 6        ; SDRAM_DQ[11]                                   ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 157        ; 6        ; SDRAM_DQ[4]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 234        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 232        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 222        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 208        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H14      ; 196        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 188        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H21      ; 151        ; 6        ; SDRAM_DQ[10]                                   ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 149        ; 6        ; SDRAM_DQ[5]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 210        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J13      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J21      ; 155        ; 6        ; SDRAM_DQ[9]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 153        ; 6        ; SDRAM_DQ[6]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K2       ; 25         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 16         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 18         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 184        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 186        ; 6        ; CEC                                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K21      ; 154        ; 6        ; SDRAM_DQ[8]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 152        ; 6        ; SDRAM_DQ[7]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L2       ; 27         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 172        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 178        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 177        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 179        ; 6        ; SDRAM_DQML                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 146        ; 5        ; SDRAM_DQMH                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 47         ; 2        ; button[0]                                      ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 45         ; 2        ; LED[0]                                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; M5       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 162        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 176        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 165        ; 6        ; SDRAM_RASn                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 144        ; 5        ; SDRAM_WEn                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 147        ; 5        ; SDRAM_CLK                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 55         ; 2        ; LED[1]                                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 148        ; 6        ; clk50                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 150        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 167        ; 6        ; SDRAM_A[12]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 145        ; 5        ; SDRAM_CASn                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 139        ; 5        ; SDRAM_CKE                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P10      ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P13      ; 102        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 141        ; 5        ; SDRAM_A[11]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 143        ; 5        ; SDRAM_A[8]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 137        ; 5        ; SDRAM_CSn                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 135        ; 5        ; SDRAM_A[9]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 57         ; 2        ; button[1]                                      ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 59         ; 2        ; LED[2]                                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R10      ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R13      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 131        ; 5        ; SDRAM_BA[0]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 133        ; 5        ; SDRAM_A[7]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 49         ; 2        ; LED[3]                                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 58         ; 2        ; LED[5]                                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 130        ; 5        ; SDRAM_A[2]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 128        ; 5        ; SDRAM_A[1]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 129        ; 5        ; SDRAM_A[0]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 125        ; 5        ; SDRAM_BA[1]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 127        ; 5        ; SDRAM_A[6]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 66         ; 3        ; matrixColor1[0]                                ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U17      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U21      ; 132        ; 5        ; SDRAM_A[10]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 134        ; 5        ; SDRAM_A[5]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V4       ; 61         ; 3        ; LED[4]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V5       ; 63         ; 3        ; button[2]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V9       ; 84         ; 3        ; matrixColor2[2]                                ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 86         ; 3        ; matrixColor2[1]                                ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V13      ; 96         ; 4        ; matrixRow[3]                                   ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V16      ; 114        ; 4        ; matrixClk                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ; 118        ; 4        ; matrixOE                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W3       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 74         ; 3        ; matrixColor1[1]                                ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W12      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 98         ; 4        ; matrixRow[2]                                   ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W17      ; 116        ; 4        ; matrixLatch                                    ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 92         ; 3        ; matrixRow[4]                                   ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 104        ; 4        ; matrixRow[1]                                   ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 106        ; 4        ; matrixRow[0]                                   ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 111        ; 4        ; A2C_DT                                         ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                   ;
+-------------------------------+-------------------------------------------------------------------------------+
; Name                          ; PLL_SRAM:pllSDRAM|altpll:altpll_component|PLL_SRAM_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------+
; SDC pin name                  ; pllSDRAM|altpll_component|auto_generated|pll1                                 ;
; PLL mode                      ; Normal                                                                        ;
; Compensate clock              ; clock0                                                                        ;
; Compensated input/output pins ; --                                                                            ;
; Switchover type               ; --                                                                            ;
; Input frequency 0             ; 50.0 MHz                                                                      ;
; Input frequency 1             ; --                                                                            ;
; Nominal PFD frequency         ; 50.0 MHz                                                                      ;
; Nominal VCO frequency         ; 600.0 MHz                                                                     ;
; VCO post scale K counter      ; 2                                                                             ;
; VCO frequency control         ; Auto                                                                          ;
; VCO phase shift step          ; 208 ps                                                                        ;
; VCO multiply                  ; --                                                                            ;
; VCO divide                    ; --                                                                            ;
; Freq min lock                 ; 25.0 MHz                                                                      ;
; Freq max lock                 ; 54.18 MHz                                                                     ;
; M VCO Tap                     ; 0                                                                             ;
; M Initial                     ; 1                                                                             ;
; M value                       ; 12                                                                            ;
; N value                       ; 1                                                                             ;
; Charge pump current           ; setting 1                                                                     ;
; Loop filter resistance        ; setting 27                                                                    ;
; Loop filter capacitance       ; setting 0                                                                     ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                            ;
; Bandwidth type                ; Medium                                                                        ;
; Real time reconfigurable      ; Off                                                                           ;
; Scan chain MIF file           ; --                                                                            ;
; Preserve PLL counter order    ; Off                                                                           ;
; PLL location                  ; PLL_2                                                                         ;
; Inclk0 signal                 ; clk50                                                                         ;
; Inclk1 signal                 ; --                                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                                 ;
; Inclk1 signal type            ; --                                                                            ;
+-------------------------------+-------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+-------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; PLL_SRAM:pllSDRAM|altpll:altpll_component|PLL_SRAM_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; pllSDRAM|altpll_component|auto_generated|pll1|clk[0] ;
; PLL_SRAM:pllSDRAM|altpll:altpll_component|PLL_SRAM_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; pllSDRAM|altpll_component|auto_generated|pll1|clk[1] ;
+-------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; LED[0]          ; Incomplete set of assignments ;
; LED[1]          ; Incomplete set of assignments ;
; LED[2]          ; Incomplete set of assignments ;
; LED[3]          ; Incomplete set of assignments ;
; LED[4]          ; Incomplete set of assignments ;
; LED[5]          ; Incomplete set of assignments ;
; LED[6]          ; Incomplete set of assignments ;
; LED[7]          ; Incomplete set of assignments ;
; button[0]       ; Incomplete set of assignments ;
; button[1]       ; Incomplete set of assignments ;
; button[2]       ; Incomplete set of assignments ;
; button[3]       ; Incomplete set of assignments ;
; matrixColor1[0] ; Incomplete set of assignments ;
; matrixColor1[1] ; Incomplete set of assignments ;
; matrixColor1[2] ; Incomplete set of assignments ;
; matrixColor2[0] ; Incomplete set of assignments ;
; matrixColor2[1] ; Incomplete set of assignments ;
; matrixColor2[2] ; Incomplete set of assignments ;
; matrixRow[0]    ; Incomplete set of assignments ;
; matrixRow[1]    ; Incomplete set of assignments ;
; matrixRow[2]    ; Incomplete set of assignments ;
; matrixRow[3]    ; Incomplete set of assignments ;
; matrixRow[4]    ; Incomplete set of assignments ;
; matrixClk       ; Incomplete set of assignments ;
; matrixLatch     ; Incomplete set of assignments ;
; matrixOE        ; Incomplete set of assignments ;
; CEC             ; Incomplete set of assignments ;
; SDRAM_A[0]      ; Missing slew rate             ;
; SDRAM_A[1]      ; Missing slew rate             ;
; SDRAM_A[2]      ; Missing slew rate             ;
; SDRAM_A[3]      ; Missing slew rate             ;
; SDRAM_A[4]      ; Missing slew rate             ;
; SDRAM_A[5]      ; Missing slew rate             ;
; SDRAM_A[6]      ; Missing slew rate             ;
; SDRAM_A[7]      ; Missing slew rate             ;
; SDRAM_A[8]      ; Missing slew rate             ;
; SDRAM_A[9]      ; Missing slew rate             ;
; SDRAM_A[10]     ; Missing slew rate             ;
; SDRAM_A[11]     ; Missing slew rate             ;
; SDRAM_A[12]     ; Missing slew rate             ;
; SDRAM_BA[0]     ; Missing slew rate             ;
; SDRAM_BA[1]     ; Missing slew rate             ;
; SDRAM_CASn      ; Missing slew rate             ;
; SDRAM_CKE       ; Missing slew rate             ;
; SDRAM_CLK       ; Missing slew rate             ;
; SDRAM_CSn       ; Missing slew rate             ;
; SDRAM_DQMH      ; Missing slew rate             ;
; SDRAM_DQML      ; Missing slew rate             ;
; SDRAM_RASn      ; Missing slew rate             ;
; SDRAM_WEn       ; Missing slew rate             ;
; FLASH_CLK       ; Incomplete set of assignments ;
; FLASH_CS        ; Incomplete set of assignments ;
; SDRAM_DQ[0]     ; Missing slew rate             ;
; SDRAM_DQ[1]     ; Missing slew rate             ;
; SDRAM_DQ[2]     ; Missing slew rate             ;
; SDRAM_DQ[3]     ; Missing slew rate             ;
; SDRAM_DQ[4]     ; Missing slew rate             ;
; SDRAM_DQ[5]     ; Missing slew rate             ;
; SDRAM_DQ[6]     ; Missing slew rate             ;
; SDRAM_DQ[7]     ; Missing slew rate             ;
; SDRAM_DQ[8]     ; Missing slew rate             ;
; SDRAM_DQ[9]     ; Missing slew rate             ;
; SDRAM_DQ[10]    ; Missing slew rate             ;
; SDRAM_DQ[11]    ; Missing slew rate             ;
; SDRAM_DQ[12]    ; Missing slew rate             ;
; SDRAM_DQ[13]    ; Missing slew rate             ;
; SDRAM_DQ[14]    ; Missing slew rate             ;
; SDRAM_DQ[15]    ; Missing slew rate             ;
; FLASH_SO        ; Incomplete set of assignments ;
; FLASH_HOLD      ; Incomplete set of assignments ;
; FLASH_SI        ; Incomplete set of assignments ;
; FLASH_WP        ; Incomplete set of assignments ;
; clk50           ; Incomplete set of assignments ;
; A2C_DT          ; Incomplete set of assignments ;
; A2C_CK          ; Incomplete set of assignments ;
+-----------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                      ; Entity Name          ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; |LEDMatrixFPGA                                  ; 1422 (63)   ; 584 (60)                  ; 0 (0)         ; 26624       ; 6    ; 1          ; 4            ; 0       ; 2         ; 75   ; 0            ; 838 (10)     ; 131 (19)          ; 453 (15)         ; 0          ; |LEDMatrixFPGA                                                                                                                                                           ; LEDMatrixFPGA        ; work         ;
;    |A2CHandler:handler|                         ; 200 (160)   ; 168 (137)                 ; 0 (0)         ; 10240       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (24)      ; 77 (75)           ; 91 (61)          ; 0          ; |LEDMatrixFPGA|A2CHandler:handler                                                                                                                                        ; A2CHandler           ; work         ;
;       |FIFO_A2C:a2c_fifo|                       ; 35 (0)      ; 26 (0)                    ; 0 (0)         ; 10240       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 27 (0)           ; 0          ; |LEDMatrixFPGA|A2CHandler:handler|FIFO_A2C:a2c_fifo                                                                                                                      ; FIFO_A2C             ; work         ;
;          |scfifo:scfifo_component|              ; 35 (0)      ; 26 (0)                    ; 0 (0)         ; 10240       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 27 (0)           ; 0          ; |LEDMatrixFPGA|A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component                                                                                              ; scfifo               ; work         ;
;             |scfifo_tq11:auto_generated|        ; 35 (0)      ; 26 (0)                    ; 0 (0)         ; 10240       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 27 (0)           ; 0          ; |LEDMatrixFPGA|A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated                                                                   ; scfifo_tq11          ; work         ;
;                |a_dpfifo_4121:dpfifo|           ; 35 (2)      ; 26 (0)                    ; 0 (0)         ; 10240       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (1)        ; 0 (0)             ; 27 (1)           ; 0          ; |LEDMatrixFPGA|A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo                                              ; a_dpfifo_4121        ; work         ;
;                   |a_fefifo_18e:fifo_state|     ; 17 (9)      ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 10 (2)           ; 0          ; |LEDMatrixFPGA|A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|a_fefifo_18e:fifo_state                      ; a_fefifo_18e         ; work         ;
;                      |cntr_537:count_usedw|     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |LEDMatrixFPGA|A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|a_fefifo_18e:fifo_state|cntr_537:count_usedw ; cntr_537             ; work         ;
;                   |altsyncram_a2m1:FIFOram|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LEDMatrixFPGA|A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram                      ; altsyncram_a2m1      ; work         ;
;                   |cntr_p2b:rd_ptr_count|       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |LEDMatrixFPGA|A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|cntr_p2b:rd_ptr_count                        ; cntr_p2b             ; work         ;
;                   |cntr_p2b:wr_ptr|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |LEDMatrixFPGA|A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|cntr_p2b:wr_ptr                              ; cntr_p2b             ; work         ;
;       |PushButton_Debouncer:deb|                ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 3 (3)            ; 0          ; |LEDMatrixFPGA|A2CHandler:handler|PushButton_Debouncer:deb                                                                                                               ; PushButton_Debouncer ; work         ;
;    |PLL_SRAM:pllSDRAM|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LEDMatrixFPGA|PLL_SRAM:pllSDRAM                                                                                                                                         ; PLL_SRAM             ; work         ;
;       |altpll:altpll_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LEDMatrixFPGA|PLL_SRAM:pllSDRAM|altpll:altpll_component                                                                                                                 ; altpll               ; work         ;
;          |PLL_SRAM_altpll:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LEDMatrixFPGA|PLL_SRAM:pllSDRAM|altpll:altpll_component|PLL_SRAM_altpll:auto_generated                                                                                  ; PLL_SRAM_altpll      ; work         ;
;    |frameBuffer:frameBuffer|                    ; 977 (318)   ; 285 (157)                 ; 0 (0)         ; 16384       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 671 (151)    ; 26 (18)           ; 280 (149)        ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer                                                                                                                                   ; frameBuffer          ; work         ;
;       |MATRIX_ROW_BUFFER:rowBuffer1|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|MATRIX_ROW_BUFFER:rowBuffer1                                                                                                      ; MATRIX_ROW_BUFFER    ; work         ;
;          |altsyncram:altsyncram_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|MATRIX_ROW_BUFFER:rowBuffer1|altsyncram:altsyncram_component                                                                      ; altsyncram           ; work         ;
;             |altsyncram_chf1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|MATRIX_ROW_BUFFER:rowBuffer1|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated                                       ; altsyncram_chf1      ; work         ;
;       |MATRIX_ROW_BUFFER_2:rowBuffer2|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2                                                                                                    ; MATRIX_ROW_BUFFER_2  ; work         ;
;          |altsyncram:altsyncram_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component                                                                    ; altsyncram           ; work         ;
;             |altsyncram_chf1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated                                     ; altsyncram_chf1      ; work         ;
;       |mediaDataGatherer:flashGatherer|         ; 659 (237)   ; 128 (128)                 ; 0 (0)         ; 10240       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 520 (110)    ; 8 (8)             ; 131 (109)        ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer                                                                                                   ; mediaDataGatherer    ; work         ;
;          |RawRowBuffer:RAWrowBuffer|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RawRowBuffer:RAWrowBuffer                                                                         ; RawRowBuffer         ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RawRowBuffer:RAWrowBuffer|altsyncram:altsyncram_component                                         ; altsyncram           ; work         ;
;                |altsyncram_oif1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RawRowBuffer:RAWrowBuffer|altsyncram:altsyncram_component|altsyncram_oif1:auto_generated          ; altsyncram_oif1      ; work         ;
;          |lpm_divide:Div0|                      ; 207 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (0)      ; 0 (0)             ; 3 (0)            ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|lpm_divide:Div0                                                                                   ; lpm_divide           ; work         ;
;             |lpm_divide_stl:auto_generated|     ; 207 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (0)      ; 0 (0)             ; 3 (0)            ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|lpm_divide:Div0|lpm_divide_stl:auto_generated                                                     ; lpm_divide_stl       ; work         ;
;                |sign_div_unsign_ulh:divider|    ; 207 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (0)      ; 0 (0)             ; 3 (0)            ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|lpm_divide:Div0|lpm_divide_stl:auto_generated|sign_div_unsign_ulh:divider                         ; sign_div_unsign_ulh  ; work         ;
;                   |alt_u_div_6ie:divider|       ; 207 (207)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (204)    ; 0 (0)             ; 3 (3)            ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|lpm_divide:Div0|lpm_divide_stl:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_6ie:divider   ; alt_u_div_6ie        ; work         ;
;          |lpm_divide:Mod0|                      ; 225 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (0)      ; 0 (0)             ; 19 (0)           ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|lpm_divide:Mod0                                                                                   ; lpm_divide           ; work         ;
;             |lpm_divide_vll:auto_generated|     ; 225 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (0)      ; 0 (0)             ; 19 (0)           ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|lpm_divide:Mod0|lpm_divide_vll:auto_generated                                                     ; lpm_divide_vll       ; work         ;
;                |sign_div_unsign_ulh:divider|    ; 225 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (0)      ; 0 (0)             ; 19 (0)           ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|lpm_divide:Mod0|lpm_divide_vll:auto_generated|sign_div_unsign_ulh:divider                         ; sign_div_unsign_ulh  ; work         ;
;                   |alt_u_div_6ie:divider|       ; 225 (225)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (206)    ; 0 (0)             ; 19 (19)          ; 0          ; |LEDMatrixFPGA|frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|lpm_divide:Mod0|lpm_divide_vll:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_6ie:divider   ; alt_u_div_6ie        ; work         ;
;    |matrixPresenter:matrixPresenter|            ; 201 (187)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 125 (111)    ; 9 (9)             ; 67 (67)          ; 0          ; |LEDMatrixFPGA|matrixPresenter:matrixPresenter                                                                                                                           ; matrixPresenter      ; work         ;
;       |lpm_mult:Mult0|                          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |LEDMatrixFPGA|matrixPresenter:matrixPresenter|lpm_mult:Mult0                                                                                                            ; lpm_mult             ; work         ;
;          |mult_brs:auto_generated|              ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |LEDMatrixFPGA|matrixPresenter:matrixPresenter|lpm_mult:Mult0|mult_brs:auto_generated                                                                                    ; mult_brs             ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; LED[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; button[0]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; button[1]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; button[2]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; button[3]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; matrixColor1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrixColor1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrixColor1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrixColor2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrixColor2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrixColor2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrixRow[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrixRow[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrixRow[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrixRow[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrixRow[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrixClk       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrixLatch     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrixOE        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CEC             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[10]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[11]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A[12]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_BA[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_BA[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_CASn      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_CKE       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_CLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_CSn       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DQMH      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DQML      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_RASn      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_WEn       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FLASH_CLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FLASH_CS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[0]     ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; SDRAM_DQ[1]     ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[2]     ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[3]     ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; SDRAM_DQ[4]     ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; SDRAM_DQ[5]     ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; SDRAM_DQ[6]     ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[7]     ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; SDRAM_DQ[8]     ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[9]     ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; SDRAM_DQ[10]    ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[11]    ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; SDRAM_DQ[12]    ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ[13]    ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; SDRAM_DQ[14]    ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; SDRAM_DQ[15]    ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; FLASH_SO        ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; FLASH_HOLD      ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; FLASH_SI        ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; FLASH_WP        ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; clk50           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; A2C_DT          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; A2C_CK          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                        ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; button[0]                                                                               ;                   ;         ;
; button[1]                                                                               ;                   ;         ;
; button[2]                                                                               ;                   ;         ;
; button[3]                                                                               ;                   ;         ;
; SDRAM_DQ[0]                                                                             ;                   ;         ;
;      - frameBuffer:frameBuffer|tempRead[0]                                              ; 1                 ; 6       ;
; SDRAM_DQ[1]                                                                             ;                   ;         ;
;      - frameBuffer:frameBuffer|tempRead[1]~feeder                                       ; 0                 ; 6       ;
; SDRAM_DQ[2]                                                                             ;                   ;         ;
;      - frameBuffer:frameBuffer|tempRead[2]~feeder                                       ; 0                 ; 6       ;
; SDRAM_DQ[3]                                                                             ;                   ;         ;
;      - frameBuffer:frameBuffer|tempRead[3]~feeder                                       ; 1                 ; 6       ;
; SDRAM_DQ[4]                                                                             ;                   ;         ;
;      - frameBuffer:frameBuffer|Selector145~0                                            ; 1                 ; 6       ;
;      - frameBuffer:frameBuffer|rowBuff1DataIn[4]~feeder                                 ; 1                 ; 6       ;
; SDRAM_DQ[5]                                                                             ;                   ;         ;
;      - frameBuffer:frameBuffer|Selector144~0                                            ; 1                 ; 6       ;
;      - frameBuffer:frameBuffer|rowBuff1DataIn[5]~feeder                                 ; 1                 ; 6       ;
; SDRAM_DQ[6]                                                                             ;                   ;         ;
;      - frameBuffer:frameBuffer|Selector143~0                                            ; 0                 ; 6       ;
;      - frameBuffer:frameBuffer|rowBuff1DataIn[6]~feeder                                 ; 0                 ; 6       ;
; SDRAM_DQ[7]                                                                             ;                   ;         ;
;      - frameBuffer:frameBuffer|Selector142~0                                            ; 1                 ; 0       ;
;      - frameBuffer:frameBuffer|rowBuff1DataIn[7]~feeder                                 ; 1                 ; 0       ;
; SDRAM_DQ[8]                                                                             ;                   ;         ;
;      - frameBuffer:frameBuffer|Selector141~0                                            ; 0                 ; 0       ;
;      - frameBuffer:frameBuffer|rowBuff1DataIn[8]~feeder                                 ; 0                 ; 0       ;
; SDRAM_DQ[9]                                                                             ;                   ;         ;
;      - frameBuffer:frameBuffer|Selector140~0                                            ; 1                 ; 6       ;
;      - frameBuffer:frameBuffer|rowBuff1DataIn[9]~feeder                                 ; 1                 ; 6       ;
; SDRAM_DQ[10]                                                                            ;                   ;         ;
;      - frameBuffer:frameBuffer|Selector139~0                                            ; 0                 ; 6       ;
;      - frameBuffer:frameBuffer|rowBuff1DataIn[10]~feeder                                ; 0                 ; 6       ;
; SDRAM_DQ[11]                                                                            ;                   ;         ;
;      - frameBuffer:frameBuffer|Selector138~0                                            ; 1                 ; 6       ;
;      - frameBuffer:frameBuffer|rowBuff1DataIn[11]~feeder                                ; 1                 ; 6       ;
; SDRAM_DQ[12]                                                                            ;                   ;         ;
;      - frameBuffer:frameBuffer|Selector137~0                                            ; 0                 ; 6       ;
;      - frameBuffer:frameBuffer|rowBuff1DataIn[12]~feeder                                ; 0                 ; 6       ;
; SDRAM_DQ[13]                                                                            ;                   ;         ;
;      - frameBuffer:frameBuffer|Selector136~0                                            ; 1                 ; 6       ;
;      - frameBuffer:frameBuffer|rowBuff1DataIn[13]~feeder                                ; 1                 ; 6       ;
; SDRAM_DQ[14]                                                                            ;                   ;         ;
;      - frameBuffer:frameBuffer|Selector135~0                                            ; 1                 ; 6       ;
;      - frameBuffer:frameBuffer|rowBuff1DataIn[14]~feeder                                ; 1                 ; 6       ;
; SDRAM_DQ[15]                                                                            ;                   ;         ;
;      - frameBuffer:frameBuffer|Selector134~0                                            ; 0                 ; 6       ;
;      - frameBuffer:frameBuffer|rowBuff1DataIn[15]~feeder                                ; 0                 ; 6       ;
; FLASH_SO                                                                                ;                   ;         ;
;      - frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|receivedByte[0]~1        ; 0                 ; 6       ;
;      - frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RAWrowBufferIN[1]~feeder ; 0                 ; 6       ;
; FLASH_HOLD                                                                              ;                   ;         ;
;      - frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RAWrowBufferIN[3]~feeder ; 0                 ; 6       ;
; FLASH_SI                                                                                ;                   ;         ;
;      - frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RAWrowBufferIN[0]        ; 1                 ; 6       ;
;      - frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RAWrowBufferIN[4]~1      ; 1                 ; 6       ;
; FLASH_WP                                                                                ;                   ;         ;
;      - frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RAWrowBufferIN[2]~feeder ; 0                 ; 6       ;
; clk50                                                                                   ;                   ;         ;
; A2C_DT                                                                                  ;                   ;         ;
;      - A2CHandler:handler|internalBuffer[7]~0                                           ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[6]~1                                           ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[5]~2                                           ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[4]~3                                           ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[3]~4                                           ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[2]~5                                           ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[1]~6                                           ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[0]~7                                           ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[32]~8                                          ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[35]~9                                          ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[33]~10                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[34]~11                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[39]~12                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[38]~13                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[36]~14                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[37]~15                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[24]~16                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[17]~17                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[25]~18                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[18]~19                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[26]~20                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[19]~21                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[27]~22                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[20]~23                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[28]~24                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[21]~25                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[29]~26                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[22]~27                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[30]~28                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[23]~29                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[31]~30                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[16]~31                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[13]~32                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[14]~33                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[12]~34                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[15]~35                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[10]~36                                         ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[9]~37                                          ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[8]~38                                          ; 1                 ; 6       ;
;      - A2CHandler:handler|internalBuffer[11]~39                                         ; 1                 ; 6       ;
; A2C_CK                                                                                  ;                   ;         ;
;      - A2CHandler:handler|PushButton_Debouncer:deb|PB_sync_0~feeder                     ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                     ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|a_fefifo_18e:fifo_state|_~0 ; LCCOMB_X24_Y3_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|valid_rreq                  ; LCCOMB_X25_Y6_N12  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|valid_wreq                  ; LCCOMB_X25_Y4_N12  ; 17      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; A2CHandler:handler|LessThan0~1                                                                                                           ; LCCOMB_X24_Y4_N14  ; 48      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; A2CHandler:handler|PushButton_Debouncer:deb|PB_state                                                                                     ; FF_X30_Y10_N27     ; 88      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; A2CHandler:handler|state2.get2                                                                                                           ; FF_X24_Y7_N13      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2CHandler:handler|state~8                                                                                                               ; LCCOMB_X28_Y4_N0   ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PLL_SRAM:pllSDRAM|altpll:altpll_component|PLL_SRAM_altpll:auto_generated|wire_pll1_clk[0]                                                ; PLL_2              ; 502     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Selector5~4                                                                                                                              ; LCCOMB_X22_Y10_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk50                                                                                                                                    ; PIN_N14            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|SDRAM_A~8                                                                                                        ; LCCOMB_X27_Y8_N2   ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|SDRAM_DQ~26                                                                                                      ; LCCOMB_X28_Y9_N28  ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|Selector40~3                                                                                                     ; LCCOMB_X27_Y10_N30 ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|WideOr46~3                                                                                                       ; LCCOMB_X27_Y8_N10  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|WideOr59~2                                                                                                       ; LCCOMB_X27_Y8_N18  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|WideOr62~0                                                                                                       ; LCCOMB_X28_Y9_N2   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|counter[5]~11                                                                                                    ; LCCOMB_X24_Y12_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|LessThan0~2                                                                      ; LCCOMB_X11_Y8_N0   ; 56      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RAWrowBufferAddress[0]~0                                                         ; LCCOMB_X12_Y10_N4  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RAWrowBufferIN[0]~0                                                              ; LCCOMB_X9_Y9_N10   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RAWrowBufferWREN                                                                 ; FF_X12_Y10_N27     ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|byteToOutput[1]~0                                                                ; LCCOMB_X13_Y8_N16  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|counter[31]~2                                                                    ; LCCOMB_X12_Y10_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|debugOut[0]~1                                                                    ; LCCOMB_X14_Y11_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|state.readX4_4                                                                   ; FF_X12_Y10_N29     ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|stateAfterReadRow~7                                                              ; LCCOMB_X13_Y8_N20  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|state~94                                                                         ; LCCOMB_X14_Y11_N8  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|state~95                                                                         ; LCCOMB_X14_Y11_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|x4Enabled                                                                        ; LCCOMB_X12_Y10_N0  ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|rowBuff1Wren                                                                                                     ; LCCOMB_X25_Y10_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|rowBuff2Wren                                                                                                     ; LCCOMB_X25_Y10_N22 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|rowReaderCount[10]~3                                                                                             ; LCCOMB_X28_Y9_N26  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|state.readingRow                                                                                                 ; FF_X28_Y9_N21      ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|state.writingCHOOSE                                                                                              ; FF_X28_Y9_N9       ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|state.writingSingleReading                                                                                       ; FF_X25_Y9_N17      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|state.writingSingleWRITE                                                                                         ; FF_X27_Y9_N23      ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|tempRead[10]~2                                                                                                   ; LCCOMB_X25_Y11_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|tempRead[15]~3                                                                                                   ; LCCOMB_X25_Y11_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|tempRead[4]~0                                                                                                    ; LCCOMB_X25_Y11_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|tempRead[7]~1                                                                                                    ; LCCOMB_X25_Y11_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frameBuffer:frameBuffer|waitCount[9]~48                                                                                                  ; LCCOMB_X24_Y9_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrixPresenter:matrixPresenter|clkCycle                                                                                                 ; FF_X23_Y11_N9      ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrixPresenter:matrixPresenter|countColumn[9]~14                                                                                        ; LCCOMB_X24_Y13_N20 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrixPresenter:matrixPresenter|displayingPane[0]~0                                                                                      ; LCCOMB_X24_Y13_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrixPresenter:matrixPresenter|matrixColor1[0]~1                                                                                        ; LCCOMB_X23_Y11_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrixPresenter:matrixPresenter|matrixRow[0]~0                                                                                           ; LCCOMB_X24_Y13_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrixPresenter:matrixPresenter|state.waiting                                                                                            ; FF_X20_Y14_N25     ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; matrixPresenter:matrixPresenter|state.writeRow                                                                                           ; FF_X24_Y13_N19     ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; matrixPresenter:matrixPresenter|writeState~7                                                                                             ; LCCOMB_X23_Y13_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; state.changeBrightness                                                                                                                   ; FF_X22_Y10_N9      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; writeData~0                                                                                                                              ; LCCOMB_X22_Y10_N10 ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                      ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; A2CHandler:handler|PushButton_Debouncer:deb|PB_state                                      ; FF_X30_Y10_N27 ; 88      ; 43                                   ; Global Clock         ; GCLK5            ; --                        ;
; PLL_SRAM:pllSDRAM|altpll:altpll_component|PLL_SRAM_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2          ; 502     ; 53                                   ; Global Clock         ; GCLK8            ; --                        ;
; PLL_SRAM:pllSDRAM|altpll:altpll_component|PLL_SRAM_altpll:auto_generated|wire_pll1_clk[1] ; PLL_2          ; 1       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+-------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                     ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 40           ; 256          ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 10240 ; 256                         ; 40                          ; 256                         ; 40                          ; 10240               ; 2    ; None ; M9K_X26_Y8_N0, M9K_X26_Y4_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER:rowBuffer1|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ALTSYNCRAM                              ; AUTO ; Single Port      ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 256                         ; 12                          ; --                          ; --                          ; 3072                ; 1    ; None ; M9K_X26_Y7_N0                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ALTSYNCRAM                            ; AUTO ; Single Port      ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 256                         ; 12                          ; --                          ; --                          ; 3072                ; 1    ; None ; M9K_X26_Y10_N0               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RawRowBuffer:RAWrowBuffer|altsyncram:altsyncram_component|altsyncram_oif1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 16384 ; 2048                        ; 5                           ; --                          ; --                          ; 10240               ; 2    ; None ; M9K_X8_Y9_N0, M9K_X8_Y6_N0   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 48                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 24                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 24                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 48                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; matrixPresenter:matrixPresenter|lpm_mult:Mult0|mult_brs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X21_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    matrixPresenter:matrixPresenter|lpm_mult:Mult0|mult_brs:auto_generated|mac_mult3 ;                            ; DSPMULT_X21_Y13_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; matrixPresenter:matrixPresenter|lpm_mult:Mult0|mult_brs:auto_generated|w211w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X21_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    matrixPresenter:matrixPresenter|lpm_mult:Mult0|mult_brs:auto_generated|mac_mult1 ;                            ; DSPMULT_X21_Y15_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,885 / 27,275 ( 7 % ) ;
; C16 interconnects     ; 14 / 1,240 ( 1 % )     ;
; C4 interconnects      ; 866 / 20,832 ( 4 % )   ;
; Direct links          ; 412 / 27,275 ( 2 % )   ;
; Global clocks         ; 3 / 10 ( 30 % )        ;
; Local interconnects   ; 620 / 8,064 ( 8 % )    ;
; R24 interconnects     ; 11 / 1,320 ( < 1 % )   ;
; R4 interconnects      ; 1,050 / 28,560 ( 4 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.95) ; Number of LABs  (Total = 119) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 9                             ;
; 2                                           ; 8                             ;
; 3                                           ; 0                             ;
; 4                                           ; 2                             ;
; 5                                           ; 3                             ;
; 6                                           ; 5                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 5                             ;
; 10                                          ; 0                             ;
; 11                                          ; 1                             ;
; 12                                          ; 3                             ;
; 13                                          ; 5                             ;
; 14                                          ; 7                             ;
; 15                                          ; 13                            ;
; 16                                          ; 54                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.28) ; Number of LABs  (Total = 119) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 80                            ;
; 1 Clock enable                     ; 48                            ;
; 1 Sync. clear                      ; 3                             ;
; 1 Sync. load                       ; 6                             ;
; 2 Clock enables                    ; 12                            ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.09) ; Number of LABs  (Total = 119) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 8                             ;
; 2                                            ; 4                             ;
; 3                                            ; 2                             ;
; 4                                            ; 7                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 0                             ;
; 12                                           ; 5                             ;
; 13                                           ; 1                             ;
; 14                                           ; 4                             ;
; 15                                           ; 12                            ;
; 16                                           ; 14                            ;
; 17                                           ; 3                             ;
; 18                                           ; 1                             ;
; 19                                           ; 3                             ;
; 20                                           ; 2                             ;
; 21                                           ; 5                             ;
; 22                                           ; 7                             ;
; 23                                           ; 3                             ;
; 24                                           ; 7                             ;
; 25                                           ; 2                             ;
; 26                                           ; 3                             ;
; 27                                           ; 4                             ;
; 28                                           ; 5                             ;
; 29                                           ; 2                             ;
; 30                                           ; 1                             ;
; 31                                           ; 2                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.90) ; Number of LABs  (Total = 119) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 14                            ;
; 2                                               ; 11                            ;
; 3                                               ; 3                             ;
; 4                                               ; 2                             ;
; 5                                               ; 4                             ;
; 6                                               ; 4                             ;
; 7                                               ; 5                             ;
; 8                                               ; 7                             ;
; 9                                               ; 13                            ;
; 10                                              ; 7                             ;
; 11                                              ; 6                             ;
; 12                                              ; 8                             ;
; 13                                              ; 6                             ;
; 14                                              ; 11                            ;
; 15                                              ; 8                             ;
; 16                                              ; 8                             ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.56) ; Number of LABs  (Total = 119) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 4                             ;
; 3                                            ; 8                             ;
; 4                                            ; 4                             ;
; 5                                            ; 5                             ;
; 6                                            ; 5                             ;
; 7                                            ; 3                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 8                             ;
; 12                                           ; 4                             ;
; 13                                           ; 5                             ;
; 14                                           ; 4                             ;
; 15                                           ; 4                             ;
; 16                                           ; 6                             ;
; 17                                           ; 5                             ;
; 18                                           ; 6                             ;
; 19                                           ; 7                             ;
; 20                                           ; 9                             ;
; 21                                           ; 3                             ;
; 22                                           ; 6                             ;
; 23                                           ; 4                             ;
; 24                                           ; 2                             ;
; 25                                           ; 2                             ;
; 26                                           ; 1                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 16    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 14    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 75        ; 0            ; 75        ; 0            ; 0            ; 75        ; 75        ; 0            ; 75        ; 75        ; 39           ; 29           ; 0            ; 0            ; 27           ; 39           ; 29           ; 27           ; 0            ; 0            ; 1            ; 29           ; 68           ; 0            ; 0            ; 0            ; 0            ; 75        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 75           ; 0         ; 75           ; 75           ; 0         ; 0         ; 75           ; 0         ; 0         ; 36           ; 46           ; 75           ; 75           ; 48           ; 36           ; 46           ; 48           ; 75           ; 75           ; 74           ; 46           ; 7            ; 75           ; 75           ; 75           ; 75           ; 0         ; 75           ; 75           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrixColor1[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrixColor1[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrixColor1[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrixColor2[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrixColor2[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrixColor2[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrixRow[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrixRow[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrixRow[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrixRow[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrixRow[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrixClk          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrixLatch        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrixOE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CEC                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CASn         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CKE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CSn          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQMH         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQML         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_RASn         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_WEn          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_CS           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_SO           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_HOLD         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_SI           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_WP           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk50              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A2C_DT             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A2C_CK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                   ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; Source Clock(s)                                      ; Destination Clock(s)                                 ; Delay Added in ns ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; pllSDRAM|altpll_component|auto_generated|pll1|clk[0] ; pllSDRAM|altpll_component|auto_generated|pll1|clk[0] ; 9.9               ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                 ; Destination Register                                                                                                                                                            ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; A2CHandler:handler|PushButton_Debouncer:deb|PB_state                                                                                            ; A2CHandler:handler|PushButton_Debouncer:deb|PB_cnt[0]                                                                                                                           ; 0.632             ;
; frameBuffer:frameBuffer|rowBuff1DataIn[8]                                                                                                       ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a8~porta_datain_reg0                            ; 0.424             ;
; frameBuffer:frameBuffer|rowBuff1DataIn[12]                                                                                                      ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_datain_reg0                           ; 0.424             ;
; A2CHandler:handler|fifoIN[11]                                                                                                                   ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a11~porta_datain_reg0            ; 0.423             ;
; frameBuffer:frameBuffer|rowBuff1DataIn[4]                                                                                                       ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a4~porta_datain_reg0                            ; 0.423             ;
; frameBuffer:frameBuffer|rowBuff1AddrREG[0]                                                                                                      ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.322             ;
; frameBuffer:frameBuffer|state.readingEnd                                                                                                        ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.322             ;
; matrixPresenter:matrixPresenter|countColumn[2]                                                                                                  ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.322             ;
; frameBuffer:frameBuffer|state.readingRow                                                                                                        ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.322             ;
; frameBuffer:frameBuffer|rowBuff1DataIn[10]                                                                                                      ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a10~porta_datain_reg0                           ; 0.280             ;
; frameBuffer:frameBuffer|rowBuff1DataIn[6]                                                                                                       ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a6~porta_datain_reg0                            ; 0.257             ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|stateAfterSendByte.getFeature3                                                          ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|state.getFeature3                                                                                                       ; 0.161             ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|stateAfterSendByte.getFeature2                                                          ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|state.getFeature2                                                                                                       ; 0.161             ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|stateAfterSendByte.readReadRow2                                                         ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|state.readReadRow2                                                                                                      ; 0.161             ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|state.readPage2                                                                         ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|stateAfterSendByte.readPage3                                                                                            ; 0.149             ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|state.readPage3                                                                         ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|stateAfterSendByte.readPage4                                                                                            ; 0.149             ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|state.readPage4                                                                         ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|stateAfterSendByte.readPage5                                                                                            ; 0.149             ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|state.readReadRow3                                                                      ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|stateAfterSendByte.readReadRow4                                                                                         ; 0.149             ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|state.readReadRow4                                                                      ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|stateAfterSendByte.readX4_1                                                                                             ; 0.149             ;
; matrixPresenter:matrixPresenter|displayingPane[0]                                                                                               ; matrixPresenter:matrixPresenter|paneEnabled                                                                                                                                     ; 0.144             ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RAWrowBufferIN[2]                                                                       ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RawRowBuffer:RAWrowBuffer|altsyncram:altsyncram_component|altsyncram_oif1:auto_generated|ram_block1a2~porta_datain_reg0 ; 0.136             ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RAWrowBufferIN[0]                                                                       ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RawRowBuffer:RAWrowBuffer|altsyncram:altsyncram_component|altsyncram_oif1:auto_generated|ram_block1a0~porta_datain_reg0 ; 0.136             ;
; frameBuffer:frameBuffer|rowBuff1DataIn[13]                                                                                                      ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a13~porta_datain_reg0                           ; 0.124             ;
; frameBuffer:frameBuffer|rowBuff1DataIn[5]                                                                                                       ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a5~porta_datain_reg0                            ; 0.124             ;
; frameBuffer:frameBuffer|rowBuff1DataIn[14]                                                                                                      ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a14~porta_datain_reg0                           ; 0.124             ;
; frameBuffer:frameBuffer|rowBuff1DataIn[15]                                                                                                      ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a15~porta_datain_reg0                           ; 0.124             ;
; A2CHandler:handler|fifoIN[10]                                                                                                                   ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a10~porta_datain_reg0            ; 0.122             ;
; frameBuffer:frameBuffer|rowBuff1DataIn[11]                                                                                                      ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a11~porta_datain_reg0                           ; 0.122             ;
; frameBuffer:frameBuffer|rowBuff1DataIn[9]                                                                                                       ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a9~porta_datain_reg0                            ; 0.122             ;
; A2CHandler:handler|fifoIN[8]                                                                                                                    ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a8~porta_datain_reg0             ; 0.118             ;
; A2CHandler:handler|fifoIN[9]                                                                                                                    ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a9~porta_datain_reg0             ; 0.112             ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RAWrowBufferIN[3]                                                                       ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RawRowBuffer:RAWrowBuffer|altsyncram:altsyncram_component|altsyncram_oif1:auto_generated|ram_block1a3~porta_datain_reg0 ; 0.112             ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RAWrowBufferIN[1]                                                                       ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|RawRowBuffer:RAWrowBuffer|altsyncram:altsyncram_component|altsyncram_oif1:auto_generated|ram_block1a1~porta_datain_reg0 ; 0.112             ;
; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|cntr_p2b:wr_ptr|counter_reg_bit[3] ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a11~porta_address_reg0           ; 0.107             ;
; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|cntr_p2b:wr_ptr|counter_reg_bit[2] ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a11~porta_address_reg0           ; 0.107             ;
; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|cntr_p2b:wr_ptr|counter_reg_bit[1] ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a11~porta_address_reg0           ; 0.107             ;
; A2CHandler:handler|fifoIN[12]                                                                                                                   ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a12~porta_datain_reg0            ; 0.107             ;
; A2CHandler:handler|fifoIN[15]                                                                                                                   ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a15~porta_datain_reg0            ; 0.107             ;
; A2CHandler:handler|fifoIN[25]                                                                                                                   ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a25~porta_datain_reg0            ; 0.107             ;
; A2CHandler:handler|fifoIN[24]                                                                                                                   ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a24~porta_datain_reg0            ; 0.107             ;
; A2CHandler:handler|fifoIN[1]                                                                                                                    ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a1~porta_datain_reg0             ; 0.107             ;
; A2CHandler:handler|fifoIN[21]                                                                                                                   ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a21~porta_datain_reg0            ; 0.101             ;
; A2CHandler:handler|fifoIN[29]                                                                                                                   ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a29~porta_datain_reg0            ; 0.098             ;
; A2CHandler:handler|fifoIN[26]                                                                                                                   ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a26~porta_datain_reg0            ; 0.098             ;
; A2CHandler:handler|fifoIN[17]                                                                                                                   ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a17~porta_datain_reg0            ; 0.098             ;
; A2CHandler:handler|fifoIN[6]                                                                                                                    ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a6~porta_datain_reg0             ; 0.098             ;
; A2CHandler:handler|fifoIN[36]                                                                                                                   ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a36~porta_datain_reg0            ; 0.098             ;
; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|cntr_p2b:wr_ptr|counter_reg_bit[4] ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a11~porta_address_reg0           ; 0.095             ;
; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|cntr_p2b:wr_ptr|counter_reg_bit[6] ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a11~porta_address_reg0           ; 0.091             ;
; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|cntr_p2b:wr_ptr|counter_reg_bit[5] ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a11~porta_address_reg0           ; 0.091             ;
; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|cntr_p2b:wr_ptr|counter_reg_bit[7] ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a11~porta_address_reg0           ; 0.091             ;
; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|cntr_p2b:wr_ptr|counter_reg_bit[0] ; A2CHandler:handler|FIFO_A2C:a2c_fifo|scfifo:scfifo_component|scfifo_tq11:auto_generated|a_dpfifo_4121:dpfifo|altsyncram_a2m1:FIFOram|ram_block1a11~porta_address_reg0           ; 0.087             ;
; matrixPresenter:matrixPresenter|displayingPane[1]                                                                                               ; matrixPresenter:matrixPresenter|paneEnabled                                                                                                                                     ; 0.042             ;
; frameBuffer:frameBuffer|rowBuff1AddrREG[2]                                                                                                      ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.042             ;
; frameBuffer:frameBuffer|rowBuff1AddrREG[4]                                                                                                      ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.042             ;
; frameBuffer:frameBuffer|rowBuff1AddrREG[6]                                                                                                      ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.042             ;
; matrixPresenter:matrixPresenter|countColumn[8]                                                                                                  ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.042             ;
; matrixPresenter:matrixPresenter|countColumn[6]                                                                                                  ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.042             ;
; matrixPresenter:matrixPresenter|countColumn[4]                                                                                                  ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.042             ;
; frameBuffer:frameBuffer|rowBuff1AddrREG[1]                                                                                                      ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.041             ;
; frameBuffer:frameBuffer|rowBuff1AddrREG[3]                                                                                                      ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.041             ;
; frameBuffer:frameBuffer|rowBuff1AddrREG[5]                                                                                                      ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.041             ;
; frameBuffer:frameBuffer|rowBuff1AddrREG[7]                                                                                                      ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.041             ;
; matrixPresenter:matrixPresenter|countColumn[5]                                                                                                  ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.041             ;
; matrixPresenter:matrixPresenter|countColumn[7]                                                                                                  ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.041             ;
; matrixPresenter:matrixPresenter|countColumn[3]                                                                                                  ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.041             ;
; matrixPresenter:matrixPresenter|countColumn[9]                                                                                                  ; frameBuffer:frameBuffer|MATRIX_ROW_BUFFER_2:rowBuffer2|altsyncram:altsyncram_component|altsyncram_chf1:auto_generated|ram_block1a12~porta_address_reg0                          ; 0.041             ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|byteCounter[2]                                                                          ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|state.receiveByte2                                                                                                      ; 0.039             ;
; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|byteCounter[0]                                                                          ; frameBuffer:frameBuffer|mediaDataGatherer:flashGatherer|byteCounter[1]                                                                                                          ; 0.018             ;
; matrixPresenter:matrixPresenter|state.requestRow                                                                                                ; matrixPresenter:matrixPresenter|state.waitingForRow                                                                                                                             ; 0.017             ;
; state.writeScreen1                                                                                                                              ; state.writeScreen2                                                                                                                                                              ; 0.017             ;
; frameBuffer:frameBuffer|readingSecondHalf                                                                                                       ; frameBuffer:frameBuffer|readingFirstPassDone                                                                                                                                    ; 0.011             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 72 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 10M08DAF484C8GES for design "LEDMatrixFPGA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL_SRAM:pllSDRAM|altpll:altpll_component|PLL_SRAM_altpll:auto_generated|pll1" as MAX 10 PLL type File: D:/Sync/Programacion/LEDMatrix/FPGA/db/pll_sram_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_SRAM:pllSDRAM|altpll:altpll_component|PLL_SRAM_altpll:auto_generated|wire_pll1_clk[0] port File: D:/Sync/Programacion/LEDMatrix/FPGA/db/pll_sram_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_SRAM:pllSDRAM|altpll:altpll_component|PLL_SRAM_altpll:auto_generated|wire_pll1_clk[1] port File: D:/Sync/Programacion/LEDMatrix/FPGA/db/pll_sram_altpll.v Line: 43
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484C8G is compatible
    Info (176445): Device 10M16DAF484C8G is compatible
    Info (176445): Device 10M25DAF484C8G is compatible
    Info (176445): Device 10M50DAF484C8GES is compatible
    Info (176445): Device 10M50DAF484C8G is compatible
    Info (176445): Device 10M40DAF484C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LEDMatrixFPGA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node PLL_SRAM:pllSDRAM|altpll:altpll_component|PLL_SRAM_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2) File: D:/Sync/Programacion/LEDMatrix/FPGA/db/pll_sram_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node PLL_SRAM:pllSDRAM|altpll:altpll_component|PLL_SRAM_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_2) File: D:/Sync/Programacion/LEDMatrix/FPGA/db/pll_sram_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node A2CHandler:handler|PushButton_Debouncer:deb|PB_state  File: D:/Sync/Programacion/LEDMatrix/FPGA/A2CHandler.v Line: 160
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node A2CHandler:handler|PushButton_Debouncer:deb|PB_state~0 File: D:/Sync/Programacion/LEDMatrix/FPGA/A2CHandler.v Line: 160
        Info (176357): Destination node A2CHandler:handler|PushButton_Debouncer:deb|PB_cnt~0 File: D:/Sync/Programacion/LEDMatrix/FPGA/A2CHandler.v Line: 167
        Info (176357): Destination node A2CHandler:handler|PushButton_Debouncer:deb|PB_cnt~1 File: D:/Sync/Programacion/LEDMatrix/FPGA/A2CHandler.v Line: 167
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 45 registers into blocks of type Block RAM
Warning (15064): PLL "PLL_SRAM:pllSDRAM|altpll:altpll_component|PLL_SRAM_altpll:auto_generated|pll1" output port clk[1] feeds output pin "SDRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/Sync/Programacion/LEDMatrix/FPGA/db/pll_sram_altpll.v Line: 43
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X21_Y0 to location X31_Y12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 0.86 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M08DAF484C8GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M08DAF484C8GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin FLASH_SO has a permanently disabled output enable File: D:/Sync/Programacion/LEDMatrix/FPGA/LEDMatrixFPGA.v Line: 31
Info (144001): Generated suppressed messages file D:/Sync/Programacion/LEDMatrix/FPGA/output_files/LEDMatrixFPGA.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 5727 megabytes
    Info: Processing ended: Mon Jul 08 20:05:17 2019
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Sync/Programacion/LEDMatrix/FPGA/output_files/LEDMatrixFPGA.fit.smsg.


