{
    "myIndexTitle": "Page d'accueil",
    "myJob": "Doctorant à l'Université Grenoble Alpes",
    "myHome": "Accueil",
    "myPublications": "Publications",
    "myTeaching": "Enseignements",
    "myPersonal": "Personnel",
    "myAbout": "À propos",
    "myDefense": "Toutes les informations à propos de ma soutenance de thèse sont disponibles ici.",
    "myHereLink": "ici",
    "myCode": "Les sources sont disponibles",
    "myPoweredBy": "Basé sur",
    "myEducation": "Formation",
    "myPhDShort": "Thèse de doctorat (en cours)",
    "myPhD": "Thèse de doctorat préparée au sein de l'équipe SLS du laboratoire TIMA.",
    "myPhDTopic": "Sujet :",
    "myPhDTitle": "\"Utilisation de langages de construction matérielle pour une exploration flexible des espaces de conception sur FPGA\"",
    "myEnsimag": "Diplôme d'Ingénieur en Informatique et Mathématiques Appliquées",
    "myMajor": "Spécialité en Systèmes et Logiciels Embarqués (SLE)",
    "myCySec": "Master en Cybersécurité",
    "myBio": "Biographie",
    "myBioContent": "Je suis doctorant dans l'équipe SLS du laboratoire TIMA depuis Octobre 2018, après mon passage à l'Ensimag où j'ai étudié les Systèmes et Logiciels Embarqués, et à l'Université Grenoble Alpes, où j'ai obtenu un double diplôme en cyber-sécurité.\n Mes recherches sont dirigées par Frédéric Rousseau et encadrées par Olivier Muller, et visent à utiliser le paradigme émergent des languages de construction matérielle pour développer une méthodologie flexible d'exploration d'espace de conception, avec un logiciel prototype proposé en Chisel.",
    "myPostDoc": "À compter de Mars 2022, je serai en post doc dans l'équipe CASH du laboratoire LIP, à Lyon. Je travaillerai sur la vérification formelle de circuits électroniques au niveau transistor.",
    "myUsefulLinks": "Liens utiles :",
    "mySlsSite": "Site web de l'équipe SLS",
    "myCashSite": "Site web de l'équipe CASH",
    "myProjects": "Projets",
    "myLink": "Lien",
    "myQece": "Prototype logiciel permettant à la fois de définir des méthodologies adaptables d'estimation de circuit numérique, et des processus flexibles d'exploration d'espace de conception.",
    "myQeceBenchmark": "Banc d'applications représentatives de l'utilisation des FPGAs, utilisé pour démontrer l'utilisabilité de QECE sur divers cas d'utilisation.",
    "myHomepage": "Sources de cette page web", 
    "myThesisTemplateName": "Modèle de thèse",
    "myThesisTemplate": "Travail en cours...",
    "myThematics": "Thématiques",
    "myDSE": "Exploration d'espace de conception",
    "myInternationalProceedings": "Conférences internationales",
    "myTeachingTitle": "Enseignements",
    "myTeachingTraining": "Formations à l'enseignement",
    "myLabelRes": "Label \"Recherche et Enseignement Supérieur\"",
    "myLabelResContent": "Ensemble de formations visant à former les doctorant·es au métier d'Enseignant/Chercheur. Un mémoire portant sur cette formation et mon expérience d'enseignement peut être trouvé",
    "myLabelResAdditional": "",
    "myLabelResSite": "Site web du label RES.",
    "myTeachingExperience": "Expérience d'enseignement",
    "myEnsimagClasses": "Architecture: circuits numériques et éléments d'architecture\nExploitation des processeurs (assembleurs MIPS & RISC-V)\nProgrammation en C (projet de conception d'une bibliothèque graphique).",
    "myPolytechClasses": "Projet UNIX: utilisation de primitives systèmes pour concevoir un client de messagerie basé sur une synchronisation explicite.",
    "myPersonalTitle": "Personnel",
    "myTODO": "Oups... Il n'y a rien pour l'instant!"
}
