# Progetto_Reti_Logiche_2021
Progetto sviluppato in VHDL durante il corso di Reti Logiche al Politecnico di Milano 
