# Compile of svpwm_tb.vhd was successful.
# Compile of svpwm.vhd failed with 1 errors.
# 2 compiles, 1 failed with 1 error.
# Load canceled
# Compile of svpwm.vhd failed with 1 errors.
# Compile of svpwm_tb.vhd failed with 49 errors.
# Compile of svpwm.vhd failed with 1 errors.
# 2 compiles, 2 failed with 50 errors.
# Compile of svpwm_tb.vhd failed with 49 errors.
# Compile of svpwm.vhd failed with 6 errors.
# 2 compiles, 2 failed with 55 errors.
# Compile of svpwm_tb.vhd failed with 49 errors.
# Compile of svpwm.vhd failed with 6 errors.
# 2 compiles, 2 failed with 55 errors.
# Compile of svpwm_tb.vhd failed with 49 errors.
# Compile of svpwm.vhd failed with 8 errors.
# 2 compiles, 2 failed with 57 errors.
# Compile of svpwm_tb.vhd failed with 49 errors.
# Compile of svpwm.vhd failed with 4 errors.
# 2 compiles, 2 failed with 53 errors.
# Compile of svpwm_tb.vhd failed with 49 errors.
# Compile of svpwm.vhd was successful.
# 2 compiles, 1 failed with 49 errors.
# Compile of svpwm_tb.vhd failed with 11 errors.
# Compile of svpwm.vhd was successful.
# 2 compiles, 1 failed with 11 errors.
# Compile of svpwm_tb.vhd failed with 3 errors.
# Compile of svpwm.vhd was successful.
# 2 compiles, 1 failed with 3 errors.
# Compile of svpwm_tb.vhd was successful.
# Compile of svpwm.vhd was successful.
# 2 compiles, 0 failed with no errors.
vsim work.svpwm work.svpwm_tb
# vsim work.svpwm work.svpwm_tb 
# Start time: 20:30:52 on Nov 11,2021
# Loading std.standard
# Loading std.textio(body)
# Loading ieee.std_logic_1164(body)
# Loading ieee.numeric_std(body)
# Loading work.svpwm(behavioral)
# Loading ieee.fixed_float_types
# Loading ieee.math_real(body)
# Loading ieee.fixed_generic_pkg(body)
# Loading ieee.fixed_pkg
# Loading work.svpwm_tb(bench)
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Warning: (vsim-3035) Instantiation depth of '/svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut' is 51. This might indicate a recursive instantiation. Increasing limit to 75.
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3732) No default binding for component instance 'uut'.
#    The following component ports are not on the entity:
#           gate_w_n
#           gate_w
#           gate_v_n
#           gate_v
#           gate_u_n
#           gate_u
#           fire_w
#           fire_v
#           fire_u
#           ena
#           reset_n
#           clk
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/test_benches/svpwm_tb.vhd Line: 61
# ** Error: (vsim-3036) Instantiation depth of '/svpwm_tb/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut/uut' is 75. Assuming recursive instantiation.
# Error loading design
# End time: 20:30:53 on Nov 11,2021, Elapsed time: 0:00:01
# Errors: 75, Warnings: 17
# Compile of svpwm_tb.vhd failed with 1 errors.
# Compile of svpwm.vhd was successful.
# 2 compiles, 1 failed with 1 error.
# Compile of svpwm_tb.vhd was successful.
vsim work.svpwm work.svpwm_tb
# vsim work.svpwm work.svpwm_tb 
# Start time: 20:31:58 on Nov 11,2021
# Loading std.standard
# Loading std.textio(body)
# Loading ieee.std_logic_1164(body)
# Loading ieee.numeric_std(body)
# Loading work.svpwm(behavioral)
# Loading ieee.fixed_float_types
# Loading ieee.math_real(body)
# Loading ieee.fixed_generic_pkg(body)
# Loading ieee.fixed_pkg
# Loading work.svpwm_tb(bench)
# ** Fatal: (vsim-3348) Port length (8) does not match actual length (32) for port "/svpwm_tb/uut/fire_u".
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/svpwm_PL.srcs/sources_1/new/svpwm.vhd Line: 45
# FATAL ERROR while loading design
# Error loading design
# End time: 20:31:59 on Nov 11,2021, Elapsed time: 0:00:01
# Errors: 1, Warnings: 3
# Compile of svpwm_tb.vhd was successful.
# Compile of svpwm.vhd was successful.
# 2 compiles, 0 failed with no errors.
vsim work.svpwm work.svpwm_tb
# vsim work.svpwm work.svpwm_tb 
# Start time: 20:32:32 on Nov 11,2021
# Loading std.standard
# Loading std.textio(body)
# Loading ieee.std_logic_1164(body)
# Loading ieee.numeric_std(body)
# Loading work.svpwm(behavioral)
# Loading ieee.fixed_float_types
# Loading ieee.math_real(body)
# Loading ieee.fixed_generic_pkg(body)
# Loading ieee.fixed_pkg
# Loading work.svpwm_tb(bench)
# ** Fatal: (vsim-3348) Port length (31) does not match actual length (32) for port "/svpwm_tb/uut/fire_u".
#    Time: 0 ps  Iteration: 0  Instance: /svpwm_tb/uut File: C:/Users/Matt/Xilinix_projects/svpwm_PL/svpwm_PL.srcs/sources_1/new/svpwm.vhd Line: 45
# FATAL ERROR while loading design
# Error loading design
# End time: 20:32:33 on Nov 11,2021, Elapsed time: 0:00:01
# Errors: 1, Warnings: 2
# Compile of svpwm_tb.vhd was successful.
# Compile of svpwm.vhd was successful.
# 2 compiles, 0 failed with no errors.
vsim work.svpwm work.svpwm_tb
# vsim work.svpwm work.svpwm_tb 
# Start time: 20:32:58 on Nov 11,2021
# Loading std.standard
# Loading std.textio(body)
# Loading ieee.std_logic_1164(body)
# Loading ieee.numeric_std(body)
# Loading work.svpwm(behavioral)
# Loading ieee.fixed_float_types
# Loading ieee.math_real(body)
# Loading ieee.fixed_generic_pkg(body)
# Loading ieee.fixed_pkg
# Loading work.svpwm_tb(bench)
add wave -position insertpoint  \
sim:/svpwm/sys_clk \
sim:/svpwm/pwm_freq \
sim:/svpwm/bits_resolution \
sim:/svpwm/dead_time_cnt \
sim:/svpwm/phases \
sim:/svpwm/clk \
sim:/svpwm/reset_n \
sim:/svpwm/ena \
sim:/svpwm/fire_u \
sim:/svpwm/fire_v \
sim:/svpwm/fire_w \
sim:/svpwm/gate_u \
sim:/svpwm/gate_u_n \
sim:/svpwm/gate_v \
sim:/svpwm/gate_v_n \
sim:/svpwm/gate_w \
sim:/svpwm/gate_w_n \
sim:/svpwm/count_dir \
sim:/svpwm/counter \
sim:/svpwm/sig_gate_u \
sim:/svpwm/sig_gate_v \
sim:/svpwm/int_t0 \
sim:/svpwm/dead_time_cnt_2
# Load canceled
run
run
run
run
# Break key hit
quit -sim
# End time: 20:34:03 on Nov 11,2021, Elapsed time: 0:01:05
# Errors: 0, Warnings: 2
vsim work.svpwm_tb
# vsim work.svpwm_tb 
# Start time: 20:34:08 on Nov 11,2021
# Loading std.standard
# Loading std.textio(body)
# Loading ieee.std_logic_1164(body)
# Loading ieee.numeric_std(body)
# Loading ieee.fixed_float_types
# Loading ieee.math_real(body)
# Loading ieee.fixed_generic_pkg(body)
# Loading ieee.fixed_pkg
# Loading work.svpwm_tb(bench)
# Loading work.svpwm(behavioral)
add wave -position insertpoint  \
sim:/svpwm_tb/clk \
sim:/svpwm_tb/reset_n \
sim:/svpwm_tb/ena \
sim:/svpwm_tb/fire_u \
sim:/svpwm_tb/fire_v \
sim:/svpwm_tb/fire_w \
sim:/svpwm_tb/gate_u \
sim:/svpwm_tb/gate_u_n \
sim:/svpwm_tb/gate_v \
sim:/svpwm_tb/gate_v_n \
sim:/svpwm_tb/gate_w \
sim:/svpwm_tb/gate_w_n \
sim:/svpwm_tb/stop_the_clock \
sim:/svpwm_tb/clock_period
run
run
add wave -position end  sim:/svpwm_tb/uut/counter
restart
run
run
run
run -all
# Compile of svpwm_tb.vhd was successful.
# Compile of svpwm.vhd was successful.
# 2 compiles, 0 failed with no errors.
restart
# ** Note: (vsim-12125) Error and warning message counts have been reset to '0' because of 'restart'.
# Loading work.svpwm_tb(bench)
# Loading work.svpwm(behavioral)
run -all
add wave -position end  sim:/svpwm_tb/uut/count_dir
restart
run -all
# Compile of svpwm_tb.vhd was successful.
# Compile of svpwm.vhd was successful.
# 2 compiles, 0 failed with no errors.
restart
# ** Note: (vsim-12125) Error and warning message counts have been reset to '0' because of 'restart'.
# Loading work.svpwm_tb(bench)
# Loading work.svpwm(behavioral)
run -all
# Compile of svpwm_tb.vhd was successful.
# Compile of svpwm.vhd was successful.
# 2 compiles, 0 failed with no errors.
run -all
restart
# ** Note: (vsim-12125) Error and warning message counts have been reset to '0' because of 'restart'.
# Loading work.svpwm_tb(bench)
# Loading work.svpwm(behavioral)
# Compile of svpwm_tb.vhd was successful.
# Compile of svpwm.vhd was successful.
# 2 compiles, 0 failed with no errors.
run -all
# Compile of svpwm.vhd was successful.
restart
# ** Note: (vsim-12125) Error and warning message counts have been reset to '0' because of 'restart'.
# Loading work.svpwm_tb(bench)
# Loading work.svpwm(behavioral)
run -all
# WARNING: No extended dataflow license exists
# Compile of svpwm_tb.vhd was successful.
# Compile of svpwm.vhd failed with 40 errors.
# 2 compiles, 1 failed with 40 errors.
# Compile of svpwm_tb.vhd was successful.
# Compile of svpwm.vhd was successful.
# 2 compiles, 0 failed with no errors.
restart
# ** Note: (vsim-12125) Error and warning message counts have been reset to '0' because of 'restart'.
# Loading work.svpwm_tb(bench)
# Loading work.svpwm(behavioral)
run
run
run
run
run
run
run
run
run
run
run -all
add wave -position end  sim:/svpwm_tb/uut/dead_time_cnt
restart
run
run
run
run -all
quit -sim
# End time: 11:47:56 on Nov 13,2021, Elapsed time: 39:13:48
# Errors: 0, Warnings: 1
# reading D:/intelFPGA/20.1/modelsim_ase/win32aloem/../modelsim.ini
# Loading project svpwm_top_level_sim
# Compile of svpwm_top_level_tb.vhd was successful.
# Compile of firing_time_generator.vhd was successful.
# Compile of svpwm.vhd was successful.
# Compile of svpwm_top_level.vhd failed with 1 errors.
# 4 compiles, 1 failed with 1 error.
# Compile of svpwm_top_level_tb.vhd was successful.
# Compile of firing_time_generator.vhd was successful.
# Compile of svpwm.vhd was successful.
# Compile of svpwm_top_level.vhd failed with 1 errors.
# 4 compiles, 1 failed with 1 error.
# Errors: 0, Warnings: 0
# Compile of svpwm_top_level_tb.vhd was successful.
# Errors: 0, Warnings: 0
# Compile of firing_time_generator.vhd was successful.
# Errors: 0, Warnings: 0
# Compile of svpwm.vhd was successful.
# Errors: 3, Warnings: 0
# Errors: 3, Warnings: 0
# Errors: 3, Warnings: 0
# Compile of svpwm_top_level.vhd failed.
# Compile of svpwm_top_level.vhd failed with 3 errors.
# Compile of svpwm_top_level.vhd failed with 10 errors.
# Compile of svpwm_top_level.vhd failed with 16 errors.
# Compile of firing_time_generator.vhd was successful.
# Compile of svpwm.vhd was successful.
# Compile of svpwm_top_level.vhd failed with 7 errors.
# Compile of svpwm_top_level_tb.vhd was successful.
# 4 compiles, 1 failed with 7 errors.
# Compile of svpwm_top_level.vhd failed with 1 errors.
# Compile of firing_time_generator.vhd was successful.
# Compile of svpwm.vhd was successful.
# Compile of svpwm_top_level.vhd failed with 6 errors.
# Compile of svpwm_top_level_tb.vhd was successful.
# 4 compiles, 1 failed with 6 errors.
# Compile of svpwm_top_level.vhd was successful.
# Compile of firing_time_generator.vhd was successful.
# Compile of svpwm.vhd was successful.
# Compile of svpwm_top_level.vhd was successful.
# Compile of svpwm_top_level_tb.vhd failed with 4 errors.
# 4 compiles, 1 failed with 4 errors.
# Compile of firing_time_generator.vhd was successful.
# Compile of svpwm.vhd was successful.
# Compile of svpwm_top_level.vhd was successful.
# Compile of svpwm_top_level_tb.vhd was successful.
# 4 compiles, 0 failed with no errors.
vsim work.svpwm_top_level_tb
# vsim work.svpwm_top_level_tb 
# Start time: 15:41:43 on Nov 13,2021
# Loading std.standard
# Loading std.textio(body)
# Loading ieee.std_logic_1164(body)
# Loading ieee.numeric_std(body)
# Loading ieee.fixed_float_types
# Loading ieee.math_real(body)
# Loading ieee.fixed_generic_pkg(body)
# Loading ieee.fixed_pkg
# Loading work.svpwm_top_level_tb(bench)
# Loading work.svpwm_top_level(behavioral)
# Loading work.firing_time_generator(behavioral)
# Loading work.svpwm(behavioral)
run -all
# ** Warning: :ieee:fixed_generic_pkg:"<": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# ** Warning: :ieee:fixed_generic_pkg:">=": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# ** Warning: :ieee:fixed_generic_pkg:"<=": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
add wave -position insertpoint  \
sim:/svpwm_top_level_tb/clk \
sim:/svpwm_top_level_tb/reset_n \
sim:/svpwm_top_level_tb/v_alpha \
sim:/svpwm_top_level_tb/v_beta \
sim:/svpwm_top_level_tb/gate_u \
sim:/svpwm_top_level_tb/gate_u_n \
sim:/svpwm_top_level_tb/gate_v \
sim:/svpwm_top_level_tb/gate_v_n \
sim:/svpwm_top_level_tb/gate_w \
sim:/svpwm_top_level_tb/gate_w_n \
sim:/svpwm_top_level_tb/stop_the_clock \
sim:/svpwm_top_level_tb/clock_period
run -all
run
restart
# ** Note: (vsim-12125) Error and warning message counts have been reset to '0' because of 'restart'.
run -all
# ** Warning: :ieee:fixed_generic_pkg:"<": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# ** Warning: :ieee:fixed_generic_pkg:">=": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# ** Warning: :ieee:fixed_generic_pkg:"<=": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
add wave -position end  sim:/svpwm_top_level_tb/uut/svpwm_1/counter
restart
# ** Note: (vsim-12125) Error and warning message counts have been reset to '0' because of 'restart'.
run -all
# ** Warning: :ieee:fixed_generic_pkg:"<": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# ** Warning: :ieee:fixed_generic_pkg:">=": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# ** Warning: :ieee:fixed_generic_pkg:"<=": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# Compile of firing_time_generator.vhd was successful.
# Compile of svpwm.vhd was successful.
# Compile of svpwm_top_level.vhd was successful.
# Compile of svpwm_top_level_tb.vhd was successful.
# 4 compiles, 0 failed with no errors.
restart
# ** Note: (vsim-12125) Error and warning message counts have been reset to '0' because of 'restart'.
# Loading work.svpwm_top_level_tb(bench)
# Loading work.svpwm_top_level(behavioral)
# Loading work.firing_time_generator(behavioral)
# Loading work.svpwm(behavioral)
run -all
# ** Warning: :ieee:fixed_generic_pkg:"<": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# ** Warning: :ieee:fixed_generic_pkg:">=": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# ** Warning: :ieee:fixed_generic_pkg:"<=": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
write format wave -window .main_pane.wave.interior.cs.body.pw.wf C:/Users/Matt/Xilinix_projects/svpwm_PL/modelsim/svpwm_top_level_sim/wave.do
# Compile of svpwm_top_level_tb.vhd was successful.
restart
# ** Note: (vsim-12125) Error and warning message counts have been reset to '0' because of 'restart'.
# Loading work.svpwm_top_level_tb(bench)
run -all
# ** Warning: :ieee:fixed_generic_pkg:"<": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# ** Warning: :ieee:fixed_generic_pkg:">=": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# ** Warning: :ieee:fixed_generic_pkg:"<=": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
write format wave -window .main_pane.wave.interior.cs.body.pw.wf C:/Users/Matt/Xilinix_projects/svpwm_PL/modelsim/svpwm_top_level_sim/wave.do
add wave -position end  sim:/svpwm_top_level_tb/uut/svpwm_1/fire_u
add wave -position end  sim:/svpwm_top_level_tb/uut/svpwm_1/fire_v
add wave -position end  sim:/svpwm_top_level_tb/uut/svpwm_1/fire_w
add wave -position 5  sim:/svpwm_top_level_tb/uut/firing_time_generator_1/fp_v_alpha
add wave -position 6  sim:/svpwm_top_level_tb/uut/firing_time_generator_1/fp_v_beta
restart
# ** Note: (vsim-12125) Error and warning message counts have been reset to '0' because of 'restart'.
run -all
# ** Warning: :ieee:fixed_generic_pkg:"<": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# ** Warning: :ieee:fixed_generic_pkg:">=": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# ** Warning: :ieee:fixed_generic_pkg:"<=": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
add wave -position end  sim:/svpwm_top_level_tb/uut/firing_time_generator_1/fp_t0
restart
# ** Note: (vsim-12125) Error and warning message counts have been reset to '0' because of 'restart'.
run -all
# ** Warning: :ieee:fixed_generic_pkg:"<": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# ** Warning: :ieee:fixed_generic_pkg:">=": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# ** Warning: :ieee:fixed_generic_pkg:"<=": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
add wave -position end  sim:/svpwm_top_level_tb/uut/fp_v_beta
add wave -position 14  sim:/svpwm_top_level_tb/uut/fp_v_alpha
# Compile of svpwm_top_level.vhd was successful.
# Compile of svpwm_top_level_tb.vhd was successful.
# 2 compiles, 0 failed with no errors.
restart
# ** Note: (vsim-12125) Error and warning message counts have been reset to '0' because of 'restart'.
# Loading work.svpwm_top_level_tb(bench)
# Loading work.svpwm_top_level(behavioral)
run -all
# ** Warning: :ieee:fixed_generic_pkg:"<": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# ** Warning: :ieee:fixed_generic_pkg:">=": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
# ** Warning: :ieee:fixed_generic_pkg:"<=": metavalue detected, returning FALSE
#    Time: 25 ns  Iteration: 0  Instance: /svpwm_top_level_tb/uut/firing_time_generator_1
write format wave -window .main_pane.wave.interior.cs.body.pw.wf C:/Users/Matt/Xilinix_projects/svpwm_PL/modelsim/svpwm_top_level_sim/wave.do
write format wave -window .main_pane.wave.interior.cs.body.pw.wf C:/Users/Matt/Xilinix_projects/svpwm_PL/modelsim/svpwm_top_level_sim/wave.do
# End time: 20:43:31 on Nov 14,2021, Elapsed time: 29:01:48
# Errors: 0, Warnings: 4
