be in-tegrated into a small system and achieve higher 
performance by parallel computation. Therefore, 3D 
multi-core system will be one of the most po-tential 
applications. With the improvement of 3D stacking and 
TSV process, more and more dies could be integrated 
into a tiny 3D package. That might limit the 
tolerance to failed dies, and the quality of dies 
would dominate the yield of a stacking system. 
Moreover, though the TSV technology provides the 
benefit of high integrality, it also increases the 
complexity and difficulty on IC testing. Accordingly, 
new methodologies for testing, diagnosis and yield 
improvement are required for 3D ICs. Besides, TSV can 
vertically connect different devices at any position, 
which means there is opportunity to optimize a 
system. As a result, the goals of this project are as 
the following: 
 Testability improvement for 3D IC systems. 
 Fault tolerant design for 3D mesh system. 
 Yield improvement for 3D memory system. 
 Reliability improvement for 3D memory sys-tem. 
 Development of 3D Mesh-Structured Crypto Engine 
Array. 
The goal of this project is to develop a series of 
methods for testing, diagnosis and repairing a 3D 
system, and further develop a testable and reliable 
3D IC. The architecture as well as the testing, 
diagnosis, and repairing methods can be expanded to 
other multi-core applications. Therefore, any multi-
core system with similar 3D mesh architecture could 
benefit from these techniques. 
 
英文關鍵詞： 3D IC、Design for testing、Mesh Architecture Design、
Reliability Enhancement、Yield Enhancement 
 
II 
一、 摘要： 
由於 3D IC 符合數位電子輕薄短小的發展
趨勢、以及成本更低的要求，未來極可能形成
半導體產業之主流；目前直通矽晶穿孔
（Through Silicon Via, TSV）技術以及三維堆
疊（3-Dimensional Stacking）技術也因而成為
學術界及產業界最熱門的重點研發技術。就目
前半導體產業以速度及功率為考量的發展趨
勢而言，多核心（multi-core）系統將成為未來
主流；而藉 3D 堆疊縮小晶片尺寸之利，系統
可有效整合大量核心，進行多層級之平行處理
以達高效能與低功率目的。因此，3D 建構的
多核心架構系統是未來可能發展的應用之
ㄧ。隨著 3D 堆疊以及 TSV 製程技術的快速推
進，當系統整合更多的晶粒在 3D 封裝內時，
對於單一晶粒出現故障的容忍度將變得很
低，整個系統的良率將主要取決於晶粒的品
質；再加上 TSV 技術同時提高了晶片測試的複
雜度和診斷的困難，故 3D IC 勢必需要更好的
測試、故障診斷、和良率提升的解決方案。除
此之外，用做垂直方向導通的 TSV 使得晶片間
連接的彈性較高，有機會利用此特性衍生出系
統最佳化的設計。因此，本計畫設立以下多重
目標： 
 3D 晶片系統之可測試度提升。 
 三維網格架構系統之容錯設計。 
 三維堆疊記憶體晶片系統之良率提升。 
 三維堆疊記憶體晶片系統之可靠度提升。 
 三維網格架構之多核心高效能加解密系統
之開發。 
本計畫之最終目標是針對三維架構之多核
心系統，在系統層級規劃一系列適合 3D IC 之
測試、故障定位診斷以及修復技術，進而開發
出一高可測試度、高良率、高可靠度之三維系
統架構。此系統架構及其測試、故障定位診斷
以及修復技術，亦可推廣於其他多核心系統之
應用。待將來 3D IC 之製程技術已臻健全時，
任何以類似三維網格架構建構之多核心系統，
皆可立即整合應用這些測試、診斷以及修復技
術。 
關鍵詞：三維系統晶片、記憶體測試、三
維網格架構電路設計、可靠度提升、良率提升 
With the benefit of high performance and 
small form factor, 3D IC is considered a potential 
leading technology. The Through Silicon Via 
(TSV) and the 3-dimensional stacking have be-
come critical interest of the industry. Adopting 
multi-core systems has become the future trend, 
because the system speed is always considered to 
be the first priority in the industry. Taking ad-
vantage of the 3D stacking, more cores can be in-
tegrated into a small system and achieve higher 
performance by parallel computation. Therefore, 
3D multi-core system will be one of the most po-
tential applications. With the improvement of 3D 
stacking and TSV process, more and more dies 
could be integrated into a tiny 3D package. That 
might limit the tolerance to failed dies, and the 
quality of dies would dominate the yield of a 
stacking system. Moreover, though the TSV 
technology provides the benefit of high integrality, 
it also increases the complexity and difficulty on 
IC testing. Accordingly, new methodologies for 
testing, diagnosis and yield improvement are re-
quired for 3D ICs. Besides, TSV can vertically 
connect different devices at any position, which 
means there is opportunity to optimize a system. 
As a result, the goals of this project are as the 
following: 
 Testability improvement for 3D IC systems. 
 Fault tolerant design for 3D mesh system. 
 Yield improvement for 3D memory system. 
 Reliability improvement for 3D memory sys-
tem. 
 Development of 3D Mesh-Structured Crypto 
Engine Array. 
The goal of this project is to develop a series 
of methods for testing, diagnosis and repairing a 
3D system, and further develop a testable and re-
liable 3D IC. The architecture as well as the test-
ing, diagnosis, and repairing methods can be ex-
panded to other multi-core applications. There-
fore, any multi-core system with similar 3D mesh 
architecture could benefit from these techniques. 
Keyword：3D IC、Design for testing、Mesh 
Architecture Design 、 Reliability Enhance-
ment、Yield Enhancement 
2 
（CMOS Image Sensor,CIS）晶粒及其他晶粒組
成的系統晶片中，若是其中一顆晶粒發生故
障，此一系統即無法使用，可想而知產品生產
之成本將會因過低的生產良率而更加昂貴。因
此，更進一步的，本計畫將同時進行多核心系
統之修復方案的研究開發：針對三維多核心架
構的系統，設計有效率的修復方案；以及針對
系統中某一核心發生錯誤的情形，設計使系統
維持正常操作的容錯機制。以記憶體核心為
例，目前的修復方案皆是針對單一記憶體核心
進行備援記憶體規劃，此方案所需的修復電路
會隨晶片內記憶體的數量而大量成長，因此我
們需要一個直接針對多核心電路所設計的修復
方案，讓多個記憶體核心共用較大之備援記憶
體，而一修復中心則負責為多個記憶體核心進
行備援記憶體規劃。這樣的方案在系統規模增
大時，亦可以同時適用，而系統的修復成本亦
不致過高。運用多核心修復及容錯方案在三維
系統架構之設計中，將可增加產品之生產良
率、減少生產成本。 
除此之外，在 3D IC 中，用做垂直方向導
通的 TSV 可在晶粒的任何位置作連接，此點使
系統中 devices 間連接的方式彈性較高，也意味
著有機會利用此特性衍生出最佳化的電路設
計。然而，重要的測試問題仍隱藏在未成熟的
技術背後。目前各項 3D 發展技術主要著眼於
TSV 製程技術、立體堆疊封裝技術以及晶片散
熱問題，尚未著眼於 3D 系統的測試方案。因
此，本計畫的目標即在針對 3D 系統中所有的
IP，包含邏輯、記憶體等，先行發展一系列的
測試技術，從測試、故障定位診斷到修復，規
劃完整的系統層級之測試方案，達到最終系統
良率提升的目的。 
本計畫的最終目標是針對三維架構之多核
心系統，在系統層級規劃一系列適合 3D IC 之
測試、故障定位診斷以及修復技術，進而開發
出一高可測試性高良率、高可靠度之三維系統
架構。利用過去開發之加解密電路核心（Crypto 
Engine）為基礎[1,2]，設計出一個三維網格架
構之多核心高效能加解密系統（3-Dimentional 
Mesh-Structured Crypto Engine Array ）作為代
測系統。此計畫亦將進行多核心測試、修復方
法之研究。此部分過去已有許多針對內嵌式記
憶體等單一核心之修復以及錯誤更正方案的研
究成果[3-10]，此計畫將會根據這樣的基礎，針
對 3D 架構的系統進行測試以及修復方案之規
劃。未來所提出之測試、修復方案即以前述將
開發之三維網格架構之加解密系統為實例，應
用並進行驗證。本計畫所開發出的三維系統架
構及其測試、故障定位診斷以及修復技術亦可
推廣到其他多核心系統之應用。待將來 3D IC
之製程技術健全時，任何以類似三維網格架構
建構之多核心系統，皆可立即整合應用這些測
試、診斷以及修復技術。 
(三) 文獻探討 
 
圖一、2D and 3D interconnect [11] 
3D IC 是將多顆晶粒以三維垂直堆疊的方
式進行系統整合，兼具 SoC 之高效能、高整合
度以及 SiP 之低開發成本、短開發時程之優
點，同時也達到尺寸縮小的效益。如圖一所示，
3D IC 可讓各個不同功能之電路以其最適合的
製程及技術分別製作晶片，再將電路區塊以多
層晶片堆疊的方式整合起來[11]。其中，與三
維系統整合封裝（3D SiP）不同的是，各層晶
粒之間除了用傳統的 Wire Bonding 連接以外，
也利用直通矽晶穿孔（Through Silicon Via, 
TSV） 連接，相較於只用 Wire Bonding 的傳統
SiP 而言，可接線數變多，大幅提高了晶粒之
間聯絡的頻寬。同時，由圖二可知，3D IC 以
此 TSV 連接之連線距離（a），相較於傳統 SiP
以 Wire Bonding 連接的距離（b），縮短許多；
通常兩層晶粒之間的距離大約在 10~100um 的
範圍[14]。 
 
 
 
 
(a)                        (b)   
圖二、Interconnect by (a) TSV in 3D IC; 
(b) wire-bonding in SiP [12][13] 
同時，使用 TSV 連接技術之三維堆疊晶片
系統也使得單位面積下的可工作電晶體變多、
整個系統的尺寸變小，因此整個系統的平均導
線距離（Global Interconnect）和關鍵路徑
4 
隨著陣列內的記憶體數量而快速增加。因此我
們提出了一個新的 BIST 架構，針對記憶體陣
列的測試來縮短測試時間。 
 
圖五、BIST for an array of memories [24] 
我們提出的 BIST 架構如圖五所示。在圖
五中，16 個記憶體被分成 4 組，每個記憶體有
專屬的 TPG，這些 TPG 用以產生測試所需的控
制訊號及測試資料。一組 TPG（圖五的例子為
4 個 TPG）共用一個 sequencer，sequencer 會根
據測試指令正確的控制 TPG。而所有的
sequencer 都被一個共同的 BIST controller 所控
制。這個 BIST 可以有效地縮短測試時間，只
需付出少量的額外面積，適用於多個相同記憶
體核心的測試。此外這個架構也提供了平行診
斷（Parallel Diagnosis）的能力，各組記憶體都
有專屬的 sequencer，因此可以同時進行診斷。
而同一組的記憶體雖然共用一個 sequencer，不
過藉由修改 sequencer 的內部設計，依然能夠讓
組內的記憶體同時進行診斷。不過每個記憶體
所偵測到的錯必須循序地傳回 sequencer，即使
如此這個方法所需的測試時間仍然比傳統的循
序診斷（Sequential Diagnosis）要縮短許多。 
針對網格多核心晶片，我們提出了一個“可
擴充性”佳的測試架構及方法，能達到接近平行
測試的效果，同時提供在有限晶片針腳的情況
下做診斷的能力，圖六是整個二維網格的測試
架構。這個測試架構假設待測物是由許多相同
架構核心所構成的多核心晶片，因此這些核心
所需的測試向量是相同的。我們利用管線
（pipeline）的方式將測試向量傳送給每個核
心。所需要的 pipeline register 是由 scan chain
以及 WBR（Wrapper Boundary Register）中的
register 所構成，因此不需花費額外的面積。由
於測試資料經過 pipeline 處理，因此相對應的
控制訊號也需要通過相對應的 pipeline 才能使
測試動作正確執行。在圖六的例子中，測試資
料從左上角的核心進入，通過 pipeline 慢慢地
往位在右下角的核心傳遞。圖六的 4x4 陣列總
共需要 7 個 clock cycle 就能將測試資料傳達到
所有的核心，這樣的效果幾乎等同於平行測
試，例如﹕測試 64 個核心的時間與測試一個核
心的時間幾乎相等。與此測試架構相對應的測
試流程如圖七所示，提供了測試及診斷的解決
方案。 
T
(1, 1)
T
(1, 2)
T
(1, 3)
T
(1, 4)
T
(2, 1)
T
(2, 2)
T
(2, 3)
T
(2, 4)
T
(3, 1)
T
(3, 2)
T
(3, 3)
T
(3, 4)
T
(4, 1)
T
(4, 2)
T
(4, 3)
T
(4, 4)
M
U
X
MUX
p=1
p=2
p=3
p=4 p=5 p=6 p=7
 
圖六、測試架構（多核心）[25] 
 
圖七、測試流程 [25] 
針對以矽穿孔（Through Silicon Via, TSV）
為基礎的三維系統晶片，我們提出了一個測試
架構及方法，使三維晶片的測試更有效率，同
時降低成本、提高良率。圖八是所提出的測試
架構。在提出的測試架構裡，整合了邏輯與記
憶體的測試，為系統晶片提供了完整的測試方
法。另外，我們也提出以 IEEE 標準 1500 的方
式來測試TSV，如圖九所示。使用所提出的TSV
測試方式，可以沿用原本就存在的 IEEE 1500
介面來測試 TSV，減少額外需要的面積。 
6 
個能動態改變修復形狀的備援記憶體。同時我
們也發現三維堆疊的晶片具有可互相修復的特
性，進而衍生出圖十二的記憶體修復架構。此
架構若與堆疊前的記憶體測試配合，能更進一
步提升產品良率，圖十三為相對應的測試與修
復流程。 
   
(a) Pre-bond flow        (b) Post-bond 
圖十三、Test and repair flow for 3D BISR [30] 
在 3D 堆疊技術趨向成熟的今天，TSV 製
程、生產流程、測試技術等，都是影響生產成
本的重要關鍵。為了在大量生產前計算出產品
的生產成本，我們將 3D 堆疊至目前為止的相
關技術作一個整理，經過分析、建模及公式化
之後，提出了一個能有效計算生產成本的工具
(圖十四)，這個工具能在產品量產前計算出生
產成本，並且進一步的提供較好的生產建議。 
 
圖十四、The proposed cost analysis tool [31] 
(五) 結果討論 
1. 陣列網格架構測試技術 [24,25] 
由於測試成本與測試時間成正比，在[24]
中我們利用網格架構的一致性來達到平行測
試的效果，以此來縮短測試時間。圖十五為時
間比較表，我們提出的平行測試方式可以比傳
統測試方式快上十倍。另一方面網格架構的一
致性也可用來降低測試電路面積[25]，此測試
電路同時也有著非常高的可擴充性，圖十六為
此測試電路的面積成本，僅佔整個電路的
9.4%。 
 
圖十五、Comparison of test time [24] 
 
圖十六、Gate count of each component [25] 
2. 三維系統晶片測試技術 [26-29,33] 
在[26]中我們將以往使用在 SoC 的技術
(IEEE 1500)擴充到三維晶片，並提出一個高
可擴充性及高彈性的三維晶片測試架構，此架
構能縮短 54%的測試時間，並且與傳統二維晶
片的成本比較，僅有 0.4%的成本成長(圖十
七)。[27-29]則針對測試電路中的 TAM 做了相
關的三維測試技術演算法開發，能在極短時間
內最佳化 TAM 的架構，圖十八是平均使用的計
算時間。除了系統上的測試外，我們也著重於
TSV 的堆疊前測試，[33]能在堆疊前利用 TSV 的電
阻及電容特性有效且快速的判斷 TSV 的品質，圖十
九為模擬中的測試結果。 
 
圖十七、Timing improvement and overhead [26] 
8 
三、 成果自評 
1. 陣列網格架構測試技術 [24,25] 
透過網格架構的平行測試來提升測試速
度，其速度可提升至原來的十倍，並且設計出
低成本高擴展性的測試電路，僅佔整個電路面
積的 9.4%。這些成果已發表為研討會論文
[24,25]。 
2. 三維系統晶片測試技術 [26-29,33] 
將 IEEE 1500 擴充到三維系統晶片，進而
建構出整個三維系統的測試系統，能大幅縮短
54%測試時間，並且只有 0.4%的成本成長。其
中更加強 TAM 的演算法，可在短時間內自動搜
尋最佳化的架構。並且提出一個有效的 TSV 測
試技術及電路。這些成果已發表為研討會論文
[27-29,33]、期刊論文[26]。 
3. 低功率的三維堆疊系統 [32] 
利用 TSV 的處理器與記憶體堆疊，重新設
計記憶體階層，進而達到低耗能的三維堆疊系
統，在相同效能下可減少 65%的功率消耗。已
發表為研討會論文[32]。 
4. 堆疊晶片的良率提升方法 [30,34-38] 
利用堆疊晶片的互相修復，成功提升產品
良率，並且進一步分析記憶體的錯誤行為，加
強記憶體的修復能力，更以 ECC 技術讓修復能
力再次提升，以因應三維晶片較高的堆疊後單
位成本。已發表為研討會論文[30,34,37- 
38]、期刊論文[35,36]。 
5. 堆疊產品成本分析 [31] 
堆疊產品的成本分析能讓決策者快速決
定生產策略，降低生產成本，我們並將成果寫
成工具，方便使用者快速計算。已發表為研討
會論文[31]。 
四、 成果之學術或應用價值 
在晶片產業成長趨於穩定的今天，製程技
術遇到物理的極限，三維堆疊技術被視為產業
突破的關鍵技術；另一方面多核心的應用在近
幾年受到重視，在 Intel 的單核心中央處理器
(CPU)遇到功率瓶頸之前，圖形處理器(GPU)早
已進入多核心時代。在產業發展趨勢的前提
下，運用於多核心的三維堆疊技術將會是下一代
產品的重點。然而產品品質的確保以及生產成本的
降低直接決定了三維堆疊技術產品化的可行性。 
本計畫達成的三維測試成果，藉由網格架構的
平行性，可以在極短的時間內區分瑕疵產品，提升
產品品質的同時，也降低了測試成本。成果不只包
含測試技術演算法，更進一步提出系統晶片的測試
電路架構，使系統晶片設計者能快速量身訂作一套
系統測試電路。另一方面，堆疊用記憶體修復與 ECC
容錯技術的研究成果使得產品的良率大幅提升，有
效降低生產成本。本計畫最後更將所有跟三維堆疊
相關的製造與測試技術作整理，其成果工具可幫助
產品設計者快速選擇所需的生產與測試流程，以生
產出最低成本與最高品質的產品。總體而言，本計
劃解決一系列三維網格架構的測試與修復問題，並
提供一套快速評估生產成本的輔助工具，使得三維
網格架構往實際的產品邁向一大步。 
此外在本計畫亦提出了運用TSV的三維異質整
合低功率架構，此成果加大了三維整合技術的價值
與應用空間。此種異質整合系統早在近幾年已受到
學術與業界的重視，但仍然缺乏相對應的測試與容
錯技術。有鑑於此，我們將基於本計畫於三維網格
架構上的研究成果與經驗，繼續發展適用於 TSV 異
質堆疊的測試與容錯技術，使得 TSV 異質整合系統
能進一步成為下一代的高科技產品。 
 
References 
 
[1] C.-P. Su, C.-H. Wang, K.-L. Cheng, C.-T. Huang, 
and C.-W. Wu, “Design and test of a scalable 
security processor,” in Proc. Asia and South Pacic 
Design Automation Conf. (ASP-DAC), Jan. 2005, 
pp. 372-375. 
[2] C.-H. Wang, J.-C. Yeh, C.-T. Huang, and C.-W. Wu, 
“Scalable security processor design and its 
implementation,” in Proc. IEEE Asian Solid-State 
Circuit Conf. (A-SSCC), pp. 513-516, Nov. 2005. 
[3] C.-T. Huang, C.-F. Wu, J.-F. Li, and C.-W. Wu, 
“Built-in redundancy analysis for memory yield 
improvement,” IEEE Trans. on Reliability, vol. 52, 
no. 4, pp. 386-399, Dec. 2003. 
[4] J.-F. Li, J.-C. Yeh, R.-F. Huang, and C.-W. Wu, “A 
built-in self-repair design for RAMs with 2-D 
redundancy,” IEEE Trans. on VLSI Systems, vol. 13, 
10 
(ETS), Prague, May 2010. 
[26] C.-Y. Lo, Y.-T. Hsing, L.-M. Denq, and C.-W. Wu, 
“SOC Test Architecture and Method for 3-D ICs”, 
IEEE Trans. on Computer-Aided Design of 
Integrated Circuits and Systems, vol. 29, no. 10, pp. 
1645-1649, Oct. 2010. 
[27] C.-C. Chi, E. J. Marinissen, S. K. Goel, and C.-W. 
Wu, “DfT architecture for 3D-SICs with multiple 
towers”, in Proc. 16th IEEE European Test Symp. 
(ETS), Trondheim, Norway, May 2011, pp. 51-56. 
[28] C.-C. Chi, E. J. Marinissen, S. K. Goel, and C.-W. 
Wu, “Post-Bond Testing of 2.5D-SICs and 
3D-SICs Containing a Passive Silicon Interposer 
Base,” in Proc. IEEE International Test Conference 
(ITC), Sept. 2011. 
[29] C.-C. Chi, E. J. Marinissen, S. K. Goel, and C.-W. 
Wu, “Multi-Visit TAMs to Reduce the Post-Bond 
Test Length of 2.5D-SICs with a Passive Silicon 
Interposer Base,” in Proc. IEEE Asian Test 
Symposium (ATS), Nov. 2011. 
[30] C.-C. Chi, Y.-F. Chou, D.-M. Kwai, Y.-Y. Hsiao, 
C.-W. Wu, Y.-Y. Hsing, L.-M. Denq, and T.-H. Lin, 
“3D-IC BISR for Stacked Memories Using 
Cross-Die Spares,” in Proc. IEEE International 
Symposium on VLSI Design, Automation, and Test 
(VLSI-DAT), Apr. 2012. 
[31] Y.-W. Chou, P.-Y. Chen, M. Lee, and C.-W. Wu, 
“Cost Modeling and Analysis for Interposer-Based 
Three- Dimensional IC,” in Proc. IEEE VLSI Test 
Symposium (VTS), Apr. 2012. 
[32] S.-S. Chen, C.-K. Hsu, H.-C. Shih, J.-C. Yeh, and 
C.-W. Wu, “Processor and DRAM Integration by 
TSV-Based 3-D Stacking for Power-Aware SOCs,” 
in Proc. IEEE Asia and South Pacific Design 
Automation Conf. (ASP-DAC), Yokohama, Jan. 
2013. 
[33] P.-Y. Chen, C.-W. Wu, and D.-M. Kwai, “On-chip 
testing of blind-via and open-sleeve TSVs for 3D 
IC before bonding”, in Proc. 28th IEEE VLSI Test 
Symp. (VTS), Santa Cruz, Apr. 2010, pp. 263~268. 
[34] H.-C. Shih, C.-Y. Chen, C.-W. Wu, C.-H. Lin, and 
S.-S. Sheu, “Training-based forming process for 
RRAM yield improvement,” in Proc. 28th IEEE 
VLSI Test Symp. (VTS), Dana Point, May 2011, 
pp. 146~151. 
[35] M. Lee, L.-M. Denq, and C.-W. Wu, “A memory 
built-in self-repair scheme based on configurable 
spares,” IEEE Trans. on Computer-Aided Design of 
Integrated Circuits and Systems, vol. 30, no. 6, pp. 
919-929, June 2011. 
[36] Y.-F. Chou, D.-M. Kwai, and C.-W. Wu, “Yield 
enhancement by bad-die recycling and stacking 
with though-silicon vias,” IEEE Transactions on 
Very Large Scale Integration (VLSI) Systems, vol. 
19, no. 8, pp. 1346-1356, Aug. 2011. 
[37] B.-Y. Lin, M. Lee and C.-W. Wu, “A memory 
failure pattern analyzer for memory diagnosis and 
repair,” in Proc. 29th IEEE VLSI Test Symp. 
(VTS), Hyatt Maui, Hawaii, April 2012. 
[38] P. Chen, T. Wu, M. Lee, B. Lin, C. Wu, C. Tien, H. 
Lin, H. Chen, C. Peng, and M. Wang, “A Memory 
Yield Improvement Scheme Combining Built-in 
Self-Repair and Error Correction Codes,” in Proc. 
IEEE International Test Conference (ITC), Nov. 
2012. 
 
98年度專題研究計畫研究成果彙整表 
計畫主持人：吳誠文 計畫編號：98-2221-E-007-082-MY3 
計畫名稱：三維網格式架構晶片系統之可測性與可靠性設計 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 5 50 100%  
博士生 4 2 50%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 1 1 100% 
人次 
 
期刊論文 8 8 100%  
研究報告/技術報告 0 0 100%  
研討會論文 7 7 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
在晶片產業成長趨於穩定的今天，製程技術遇到物理的極限，三維堆疊技術被視為產業突
破的關鍵技術；另一方面多核心的應用在近幾年受到重視，在 Intel 的單核心中央處理器
(CPU)遇到功率瓶頸之前，圖形處理器(GPU)早已進入多核心時代。在產業發展趨勢的前提
下，運用於多核心的三維堆疊技術將會是下一代產品的重點。然而產品品質的確保以及生
產成本的降低直接決定了三維堆疊技術產品化的可行性。 
本計畫達成的三維測試成果，藉由網格架構的平行性，可以在極短的時間內區分瑕疵產
品，提升產品品質的同時，也降低了測試成本。成果不只包含測試技術演算法，更進一步
提出系統晶片的測試電路架構，使系統晶片設計者能快速量身訂作一套系統測試電路。另
一方面，堆疊用記憶體修復與 ECC 容錯技術的研究成果使得產品的良率大幅提升，有效降
低生產成本。本計畫最後更將所有跟三維堆疊相關的製造與測試技術作整理，其成果工具
可幫助產品設計者快速選擇所需的生產與測試流程，以生產出最低成本與最高品質的產
品。總體而言，本計劃解決一系列三維網格架構的測試與修復問題，並提供一套快速評估
生產成本的輔助工具，使得三維網格架構往實際的產品邁向一大步。 
此外在本計畫亦提出了運用 TSV 的三維異質整合低功率架構，此成果加大了三維整合技術
的價值與應用空間。此種異質整合系統早在近幾年已受到學術與業界的重視，但仍然缺乏
相對應的測試與容錯技術。有鑑於此，我們將基於本計畫於三維網格架構上的研究成果與
經驗，繼續發展適用於 TSV異質堆疊的測試與容錯技術，使得 TSV異質整合系統能進一步
成為下一代的高科技產品。 
