[Read this in English](README.md)

---

# Microprocessador de 8 bits (VHDL)

![Language](https://img.shields.io/badge/Language-VHDL-blue) ![Tools](https://img.shields.io/badge/Tools-ModelSim%20%7C%20Quartus-green)

## üìñ Sobre o Projeto

Este reposit√≥rio cont√©m a implementa√ß√£o de um microprocessador simples de 8 bits, desenvolvido como projeto final da disciplina de Circuitos Digitais II na Universidade Federal de Mato Grosso do Sul (UFMS), projetado utilizando VHDL-2008.

O objetivo do projeto foi projetar, implementar e simular um sistema computacional m√≠nimo, compreendendo uma Unidade L√≥gica e Aritm√©tica (ULA), uma Unidade de Mem√≥ria e uma Unidade de Controle (FSM), capaz de executar um conjunto b√°sico de instru√ß√µes.

## ‚ú® Funcionalidades

O microprocessador implementado possui as seguintes caracter√≠sticas:

- **Arquitetura:** Baseada em Acumulador (Von Neumann).
- **Mem√≥ria RAM:** Uma mem√≥ria de 64x8-bits (ADDR_WIDTH = 6, DATA_WIDTH = 8).
- **Conjunto de Instru√ß√µes:** Subconjunto tipo CISC (Aritm√©tica, L√≥gica, Acesso √† Mem√≥ria e Fluxo de Controle).
- **Mem√≥ria:** RAM S√≠ncrona de Porta √önica (64 Bytes).
- **Temporiza√ß√£o:** Execu√ß√£o em ciclo √∫nico para opera√ß√µes da ULA, multiciclo para opera√ß√µes de mem√≥ria.
- **Controle de Fluxo**: Inclui uma instru√ß√£o HALT para encerrar a execu√ß√£o do programa.

## üèõÔ∏è Arquitetura

O sistema √© baseado numa arquitetura de acumulador simples. Os principais componentes s√£o:
- **Unidade de Controle:** Implementada como uma M√°quina de Estados Finitos (FSM) que orquestra o ciclo de busca, decodifica√ß√£o e execu√ß√£o das instru√ß√µes.
- **Unidade L√≥gica e Aritm√©tica (ULA):** Um bloco combinacional que realiza as opera√ß√µes aritm√©ticas e l√≥gicas.
- **Mem√≥ria (RAM):** Um componente sequencial para armazenar tanto as instru√ß√µes do programa quanto os dados.
- **Registradores:**
  - `acc` (Acumulador): Armazena o resultado das opera√ß√µes.
  - `ri` (Registrador de Instru√ß√£o): Armazena a instru√ß√£o atual.
  - `contador` (Contador de Programa): Aponta para o endere√ßo da pr√≥xima instru√ß√£o.

## üíª Conjunto de Instru√ß√µes (ISA)

As instru√ß√µes possuem 8 bits, divididos em um opcode de 3 bits e um endere√ßo/operando de 5 bits.

| Opcode | Mnem√≥nico | Descri√ß√£o                                        |
| :----: | :-------: | :----------------------------------------------- |
| `000`  |   `LOAD`  | Carrega um dado da mem√≥ria para o acumulador.      |
| `001`  |  `STORE`  | Salva o valor do acumulador numa posi√ß√£o de mem√≥ria. |
| `010`  |   `ADD`   | Soma o valor do acumulador com um dado da mem√≥ria. |
| `011`  |   `SUB`   | Subtrai um dado da mem√≥ria do valor do acumulador. |
| `100`  |   `AND`   | Realiza um `AND` l√≥gico entre o acumulador e um dado. |
| `101`  |   `OR`    | Realiza um `OR` l√≥gico entre o acumulador e um dado.  |
| `110`  |   `NOT`   | Inverte os bits do acumulador.                   |
| `111`  |   `HALT`  | Para a execu√ß√£o do processador.                  |

## üõ†Ô∏è Ferramentas Utilizadas

- **Linguagem:** VHDL (Padr√£o 2008)
- **Simula√ß√£o:** ModelSim - Altera

## üöÄ Como Utilizar

Para simular este projeto:
1.  Clone o reposit√≥rio:
    ```bash
    git clone https://github.com/Mateus-eeengineer/simple-microprocessor.git
    ```
2.  Abra o ModelSim.
3.  No console do ModelSim, navegue at√© o diret√≥rio do projeto.
4.  Execute o script de simula√ß√£o:
    ```tcl
    do microprocessor.do
    ```
5.  A janela de ondas (Wave) ser√° aberta e a simula√ß√£o ser√° executada, mostrando o funcionamento do processador.

## üìä Simula√ß√£o e Resultados

### An√°lise de Formas de Onda
A forma de onda a seguir demonstra a execu√ß√£o de um programa de teste (LOAD -> ADD -> STORE). Observe as transi√ß√µes de state e a atualiza√ß√£o correta do registrador acc ao final de cada ciclo de instru√ß√£o.

![Waveform Simulation](assets/waveform_print.png)  
*"Figura 1: Execu√ß√£o bem-sucedida do testbench, atingindo o estado HALT com o valor esperado no acumulador."*

### Diagrama da M√°quina de Estados Finitos (FSM)
A unidade de controle opera com base no seguinte diagrama de transi√ß√£o de estados, garantindo a temporiza√ß√£o adequada para opera√ß√µes de leitura/escrita na mem√≥ria.

![FSM Diagram](assets/fsm_diagram.png)
*"Figura 2: Diagrama dos oito estados da FSM que controlam o comportamento da CPU."*
