Timing Analyzer report for display_divider
Wed Nov 13 03:11:18 2024
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; display_divider                                        ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 74.23 MHz ; 74.23 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -12.472 ; -218.188          ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.404 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -62.110                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                    ;
+---------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -12.472 ; divider:dut|sa[1] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.391     ;
; -12.396 ; divider:dut|sa[1] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.315     ;
; -12.377 ; divider:dut|sa[5] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.296     ;
; -12.374 ; divider:dut|sa[2] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.293     ;
; -12.352 ; divider:dut|sa[3] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.271     ;
; -12.349 ; divider:dut|sa[1] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.268     ;
; -12.343 ; divider:dut|sa[6] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.262     ;
; -12.343 ; divider:dut|sa[0] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.262     ;
; -12.301 ; divider:dut|sa[5] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.220     ;
; -12.298 ; divider:dut|sa[2] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.217     ;
; -12.276 ; divider:dut|sa[3] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.195     ;
; -12.267 ; divider:dut|sa[6] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.186     ;
; -12.267 ; divider:dut|sa[0] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.186     ;
; -12.254 ; divider:dut|sa[5] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.173     ;
; -12.251 ; divider:dut|sa[2] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.170     ;
; -12.229 ; divider:dut|sa[3] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.148     ;
; -12.220 ; divider:dut|sa[6] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.139     ;
; -12.220 ; divider:dut|sa[0] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.139     ;
; -12.140 ; divider:dut|sa[4] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.059     ;
; -12.096 ; divider:dut|sa[1] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.015     ;
; -12.064 ; divider:dut|sa[4] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.983     ;
; -12.055 ; divider:dut|sa[1] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.974     ;
; -12.040 ; divider:dut|sa[1] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.297      ; 13.335     ;
; -12.017 ; divider:dut|sa[4] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.936     ;
; -12.001 ; divider:dut|sa[5] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.920     ;
; -11.998 ; divider:dut|sa[2] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.917     ;
; -11.980 ; divider:dut|sa[1] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.899     ;
; -11.976 ; divider:dut|sa[3] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.895     ;
; -11.967 ; divider:dut|sa[6] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.886     ;
; -11.967 ; divider:dut|sa[0] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.886     ;
; -11.960 ; divider:dut|sa[5] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.879     ;
; -11.957 ; divider:dut|sa[2] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.876     ;
; -11.945 ; divider:dut|sa[5] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.297      ; 13.240     ;
; -11.942 ; divider:dut|sa[2] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.297      ; 13.237     ;
; -11.935 ; divider:dut|sa[3] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.854     ;
; -11.926 ; divider:dut|sa[6] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.845     ;
; -11.926 ; divider:dut|sa[0] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.845     ;
; -11.920 ; divider:dut|sa[3] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.297      ; 13.215     ;
; -11.914 ; divider:dut|sb[1] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.837     ;
; -11.911 ; divider:dut|sa[6] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.297      ; 13.206     ;
; -11.911 ; divider:dut|sa[0] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.297      ; 13.206     ;
; -11.891 ; divider:dut|sa[7] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.470     ; 12.419     ;
; -11.885 ; divider:dut|sa[5] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.804     ;
; -11.882 ; divider:dut|sa[2] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.801     ;
; -11.860 ; divider:dut|sa[3] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.779     ;
; -11.851 ; divider:dut|sa[6] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.770     ;
; -11.851 ; divider:dut|sa[0] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.770     ;
; -11.838 ; divider:dut|sb[1] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.761     ;
; -11.827 ; divider:dut|sb[0] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.750     ;
; -11.815 ; divider:dut|sa[7] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.470     ; 12.343     ;
; -11.791 ; divider:dut|sb[1] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.714     ;
; -11.768 ; divider:dut|sa[7] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.470     ; 12.296     ;
; -11.764 ; divider:dut|sa[4] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.683     ;
; -11.751 ; divider:dut|sb[0] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.674     ;
; -11.723 ; divider:dut|sa[4] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.642     ;
; -11.708 ; divider:dut|sa[4] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.297      ; 13.003     ;
; -11.704 ; divider:dut|sb[0] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.627     ;
; -11.648 ; divider:dut|sa[4] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.567     ;
; -11.559 ; divider:dut|sb[3] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.482     ;
; -11.549 ; divider:dut|sb[2] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.472     ;
; -11.538 ; divider:dut|sb[1] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.461     ;
; -11.515 ; divider:dut|sa[7] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.470     ; 12.043     ;
; -11.497 ; divider:dut|sb[1] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.420     ;
; -11.483 ; divider:dut|sb[3] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.406     ;
; -11.482 ; divider:dut|sb[1] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.301      ; 12.781     ;
; -11.474 ; divider:dut|sa[7] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.470     ; 12.002     ;
; -11.473 ; divider:dut|sb[2] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.396     ;
; -11.459 ; divider:dut|sa[7] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.094     ; 12.363     ;
; -11.451 ; divider:dut|sb[0] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.374     ;
; -11.436 ; divider:dut|sb[3] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.359     ;
; -11.426 ; divider:dut|sb[2] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.349     ;
; -11.422 ; divider:dut|sb[1] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.345     ;
; -11.412 ; divider:dut|sa[1] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 12.338     ;
; -11.410 ; divider:dut|sb[0] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.333     ;
; -11.399 ; divider:dut|sa[7] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.470     ; 11.927     ;
; -11.395 ; divider:dut|sb[0] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.301      ; 12.694     ;
; -11.335 ; divider:dut|sb[0] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.258     ;
; -11.317 ; divider:dut|sa[5] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 12.243     ;
; -11.314 ; divider:dut|sa[2] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 12.240     ;
; -11.292 ; divider:dut|sa[3] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 12.218     ;
; -11.283 ; divider:dut|sa[6] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 12.209     ;
; -11.283 ; divider:dut|sa[0] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 12.209     ;
; -11.281 ; divider:dut|sa[1] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 12.207     ;
; -11.186 ; divider:dut|sa[5] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 12.112     ;
; -11.183 ; divider:dut|sb[3] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.106     ;
; -11.183 ; divider:dut|sa[2] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 12.109     ;
; -11.173 ; divider:dut|sb[2] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.096     ;
; -11.161 ; divider:dut|sa[3] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 12.087     ;
; -11.152 ; divider:dut|sa[6] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 12.078     ;
; -11.152 ; divider:dut|sa[0] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 12.078     ;
; -11.149 ; divider:dut|sa[1] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 12.075     ;
; -11.147 ; divider:dut|sa[1] ; divider:dut|sq[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 12.073     ;
; -11.142 ; divider:dut|sb[3] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.065     ;
; -11.132 ; divider:dut|sb[2] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.055     ;
; -11.127 ; divider:dut|sb[3] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.301      ; 12.426     ;
; -11.117 ; divider:dut|sb[2] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.301      ; 12.416     ;
; -11.080 ; divider:dut|sa[4] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 12.006     ;
; -11.067 ; divider:dut|sb[3] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 11.990     ;
; -11.057 ; divider:dut|sb[2] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 11.980     ;
; -11.054 ; divider:dut|sa[5] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 11.980     ;
+---------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                 ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; divider:dut|\output_and_next_state_logic:temp_sign     ; divider:dut|\output_and_next_state_logic:temp_sign         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; divider:dut|\output_and_next_state_logic:temp_overflow ; divider:dut|\output_and_next_state_logic:temp_overflow     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.434 ; divider:dut|next_state.div_by_1                        ; divider:dut|state.div_by_1                                 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.698      ;
; 0.455 ; divider:dut|state.idle                                 ; divider:dut|next_state.idle                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.719      ;
; 0.474 ; divider:dut|state.init                                 ; divider:dut|next_state.div_by_1                            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.738      ;
; 0.475 ; divider:dut|state.init                                 ; divider:dut|next_state.loop_state                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.739      ;
; 0.476 ; divider:dut|state.init                                 ; divider:dut|sN[3]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.740      ;
; 0.548 ; divider:dut|next_state.idle                            ; divider:dut|state.idle                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.812      ;
; 0.603 ; divider:dut|next_state.loop_state                      ; divider:dut|state.loop_state                               ; clk          ; clk         ; 0.000        ; 0.078      ; 0.867      ;
; 0.604 ; divider:dut|next_state.done                            ; divider:dut|state.done                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.868      ;
; 0.625 ; divider:dut|sq[3]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.890      ;
; 0.626 ; divider:dut|sq[0]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.891      ;
; 0.652 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_overflow     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.916      ;
; 0.671 ; divider:dut|state.loop_state                           ; divider:dut|next_state.done                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.935      ;
; 0.756 ; divider:dut|state.done                                 ; divider:dut|next_state.idle                                ; clk          ; clk         ; 0.000        ; 0.078      ; 1.020      ;
; 0.771 ; divider:dut|state.div_by_1                             ; divider:dut|next_state.done                                ; clk          ; clk         ; 0.000        ; 0.078      ; 1.035      ;
; 0.788 ; divider:dut|sq[6]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.053      ;
; 0.797 ; divider:dut|sq[5]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.062      ;
; 0.823 ; divider:dut|sq[4]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[4]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.088      ;
; 0.888 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_sign         ; clk          ; clk         ; 0.000        ; 0.078      ; 1.152      ;
; 0.926 ; divider:dut|state.loop_state                           ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.193      ;
; 0.929 ; divider:dut|state.loop_state                           ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.196      ;
; 0.989 ; divider:dut|sq[2]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.254      ;
; 1.006 ; divider:dut|sq[6]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.271      ;
; 1.006 ; divider:dut|sq[1]                                      ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.271      ;
; 1.012 ; divider:dut|sq[4]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.277      ;
; 1.033 ; divider:dut|sq[1]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.298      ;
; 1.035 ; divider:dut|state.div_by_1                             ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.302      ;
; 1.037 ; divider:dut|state.div_by_1                             ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.304      ;
; 1.038 ; divider:dut|state.div_by_1                             ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.305      ;
; 1.040 ; divider:dut|state.div_by_1                             ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.307      ;
; 1.042 ; divider:dut|state.loop_state                           ; divider:dut|next_state.loop_state                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.306      ;
; 1.095 ; divider:dut|sa[2]                                      ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.086      ; 1.367      ;
; 1.135 ; divider:dut|sq[5]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.400      ;
; 1.138 ; divider:dut|sa[1]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.411      ;
; 1.140 ; divider:dut|state.div_by_1                             ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.407      ;
; 1.141 ; divider:dut|state.div_by_1                             ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.144 ; divider:dut|state.loop_state                           ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.145 ; divider:dut|state.loop_state                           ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.147 ; divider:dut|state.loop_state                           ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.414      ;
; 1.148 ; divider:dut|state.loop_state                           ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.415      ;
; 1.150 ; divider:dut|state.loop_state                           ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.165 ; divider:dut|state.loop_state                           ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.432      ;
; 1.167 ; divider:dut|state.div_by_1                             ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.434      ;
; 1.170 ; divider:dut|state.div_by_1                             ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.437      ;
; 1.175 ; divider:dut|\output_and_next_state_logic:temp_sign     ; divider:dut|sign                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.433      ;
; 1.188 ; divider:dut|state.loop_state                           ; divider:dut|sa[7]                                          ; clk          ; clk         ; 0.000        ; 0.465      ; 1.839      ;
; 1.221 ; divider:dut|sa[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.494      ;
; 1.276 ; divider:dut|sq[7]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.541      ;
; 1.290 ; divider:dut|sa[2]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[2] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.563      ;
; 1.290 ; divider:dut|sq[3]                                      ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.555      ;
; 1.308 ; divider:dut|state.loop_state                           ; divider:dut|sa[0]                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.568      ;
; 1.321 ; divider:dut|sq[1]                                      ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.586      ;
; 1.324 ; divider:dut|sq[5]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.589      ;
; 1.342 ; divider:dut|sq[4]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.607      ;
; 1.352 ; divider:dut|sq[2]                                      ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.617      ;
; 1.372 ; divider:dut|state.init                                 ; divider:dut|sa[7]                                          ; clk          ; clk         ; 0.000        ; 0.465      ; 2.023      ;
; 1.383 ; divider:dut|\output_and_next_state_logic:temp_overflow ; divider:dut|overflow                                       ; clk          ; clk         ; 0.000        ; 0.069      ; 1.638      ;
; 1.391 ; divider:dut|sa[6]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.086      ; 1.663      ;
; 1.391 ; divider:dut|state.div_by_1                             ; divider:dut|sa[7]                                          ; clk          ; clk         ; 0.000        ; 0.465      ; 2.042      ;
; 1.415 ; divider:dut|sq[0]                                      ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.680      ;
; 1.433 ; divider:dut|sa[1]                                      ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.086      ; 1.705      ;
; 1.436 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.704      ;
; 1.437 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.705      ;
; 1.449 ; divider:dut|sq[1]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.714      ;
; 1.455 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.723      ;
; 1.455 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[2] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.723      ;
; 1.455 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.723      ;
; 1.455 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[0] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.723      ;
; 1.455 ; divider:dut|state.idle                                 ; divider:dut|sa[0]                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.715      ;
; 1.458 ; divider:dut|state.idle                                 ; divider:dut|sN[3]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.722      ;
; 1.462 ; divider:dut|sq[6]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.727      ;
; 1.467 ; divider:dut|sq[4]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.732      ;
; 1.484 ; divider:dut|sq[3]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.749      ;
; 1.511 ; divider:dut|state.idle                                 ; divider:dut|sa[1]                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.771      ;
; 1.511 ; divider:dut|state.idle                                 ; divider:dut|sa[2]                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.771      ;
; 1.511 ; divider:dut|state.idle                                 ; divider:dut|sa[4]                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.771      ;
; 1.511 ; divider:dut|state.idle                                 ; divider:dut|sa[5]                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.771      ;
; 1.511 ; divider:dut|state.idle                                 ; divider:dut|sa[3]                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.771      ;
; 1.511 ; divider:dut|state.idle                                 ; divider:dut|sa[6]                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.771      ;
; 1.547 ; divider:dut|sa[4]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.086      ; 1.819      ;
; 1.570 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[2] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.838      ;
; 1.571 ; divider:dut|sq[1]                                      ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.836      ;
; 1.573 ; divider:dut|sq[1]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.838      ;
; 1.574 ; divider:dut|sq[5]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.839      ;
; 1.592 ; divider:dut|sq[4]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.857      ;
; 1.608 ; divider:dut|sq[3]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.873      ;
; 1.617 ; divider:dut|state.loop_state                           ; divider:dut|sa[1]                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.877      ;
; 1.617 ; divider:dut|state.loop_state                           ; divider:dut|sa[2]                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.877      ;
; 1.617 ; divider:dut|state.loop_state                           ; divider:dut|sa[4]                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.877      ;
; 1.617 ; divider:dut|state.loop_state                           ; divider:dut|sa[5]                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.877      ;
; 1.617 ; divider:dut|state.loop_state                           ; divider:dut|sa[3]                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.877      ;
; 1.617 ; divider:dut|state.loop_state                           ; divider:dut|sa[6]                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.877      ;
; 1.631 ; divider:dut|state.done                                 ; divider:dut|overflow                                       ; clk          ; clk         ; 0.000        ; 0.068      ; 1.885      ;
; 1.678 ; divider:dut|sa[7]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; -0.290     ; 1.574      ;
; 1.685 ; divider:dut|state.done                                 ; divider:dut|sign                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.942      ;
; 1.686 ; divider:dut|sq[2]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.951      ;
; 1.698 ; divider:dut|sq[1]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.963      ;
; 1.699 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.966      ;
; 1.699 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.966      ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 81.52 MHz ; 81.52 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -11.267 ; -195.315         ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.356 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -62.110                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                     ;
+---------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -11.267 ; divider:dut|sa[1] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.197     ;
; -11.245 ; divider:dut|sa[5] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.175     ;
; -11.223 ; divider:dut|sa[3] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.153     ;
; -11.199 ; divider:dut|sa[1] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.129     ;
; -11.188 ; divider:dut|sa[6] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.118     ;
; -11.186 ; divider:dut|sa[0] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.116     ;
; -11.177 ; divider:dut|sa[5] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.107     ;
; -11.162 ; divider:dut|sa[1] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.092     ;
; -11.155 ; divider:dut|sa[3] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.085     ;
; -11.150 ; divider:dut|sa[2] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.080     ;
; -11.140 ; divider:dut|sa[5] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.070     ;
; -11.120 ; divider:dut|sa[6] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.050     ;
; -11.118 ; divider:dut|sa[3] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.048     ;
; -11.118 ; divider:dut|sa[0] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.048     ;
; -11.083 ; divider:dut|sa[6] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.013     ;
; -11.082 ; divider:dut|sa[2] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.012     ;
; -11.081 ; divider:dut|sa[0] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.011     ;
; -11.045 ; divider:dut|sa[2] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.975     ;
; -11.022 ; divider:dut|sa[4] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.952     ;
; -10.954 ; divider:dut|sa[4] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.884     ;
; -10.917 ; divider:dut|sa[4] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.847     ;
; -10.912 ; divider:dut|sa[1] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.842     ;
; -10.896 ; divider:dut|sa[1] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.826     ;
; -10.890 ; divider:dut|sa[5] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.820     ;
; -10.880 ; divider:dut|sa[1] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.273      ; 12.152     ;
; -10.874 ; divider:dut|sa[5] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.804     ;
; -10.868 ; divider:dut|sa[3] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.798     ;
; -10.859 ; divider:dut|sa[1] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.789     ;
; -10.858 ; divider:dut|sa[5] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.273      ; 12.130     ;
; -10.852 ; divider:dut|sa[3] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.782     ;
; -10.837 ; divider:dut|sa[5] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.767     ;
; -10.836 ; divider:dut|sa[3] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.273      ; 12.108     ;
; -10.833 ; divider:dut|sa[6] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.763     ;
; -10.831 ; divider:dut|sa[0] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.761     ;
; -10.817 ; divider:dut|sa[6] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.747     ;
; -10.815 ; divider:dut|sa[3] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.745     ;
; -10.815 ; divider:dut|sa[0] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.745     ;
; -10.801 ; divider:dut|sa[6] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.273      ; 12.073     ;
; -10.799 ; divider:dut|sa[0] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.273      ; 12.071     ;
; -10.795 ; divider:dut|sa[2] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.725     ;
; -10.780 ; divider:dut|sa[6] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.710     ;
; -10.779 ; divider:dut|sa[2] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.709     ;
; -10.778 ; divider:dut|sa[0] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.708     ;
; -10.763 ; divider:dut|sa[2] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.273      ; 12.035     ;
; -10.749 ; divider:dut|sa[7] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.426     ; 11.322     ;
; -10.742 ; divider:dut|sa[2] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.672     ;
; -10.737 ; divider:dut|sb[1] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.670     ;
; -10.681 ; divider:dut|sa[7] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.426     ; 11.254     ;
; -10.677 ; divider:dut|sb[0] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.610     ;
; -10.669 ; divider:dut|sb[1] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.602     ;
; -10.667 ; divider:dut|sa[4] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.597     ;
; -10.651 ; divider:dut|sa[4] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.581     ;
; -10.644 ; divider:dut|sa[7] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.426     ; 11.217     ;
; -10.635 ; divider:dut|sa[4] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.273      ; 11.907     ;
; -10.632 ; divider:dut|sb[1] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.565     ;
; -10.614 ; divider:dut|sa[4] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.544     ;
; -10.609 ; divider:dut|sb[0] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.542     ;
; -10.572 ; divider:dut|sb[0] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.505     ;
; -10.474 ; divider:dut|sb[2] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.407     ;
; -10.422 ; divider:dut|sb[3] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.355     ;
; -10.406 ; divider:dut|sb[2] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.339     ;
; -10.394 ; divider:dut|sa[7] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.426     ; 10.967     ;
; -10.382 ; divider:dut|sb[1] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.315     ;
; -10.378 ; divider:dut|sa[7] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.426     ; 10.951     ;
; -10.369 ; divider:dut|sb[2] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.302     ;
; -10.366 ; divider:dut|sb[1] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.299     ;
; -10.362 ; divider:dut|sa[7] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 11.277     ;
; -10.354 ; divider:dut|sb[3] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.287     ;
; -10.350 ; divider:dut|sb[1] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.276      ; 11.625     ;
; -10.341 ; divider:dut|sa[7] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.426     ; 10.914     ;
; -10.329 ; divider:dut|sb[1] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.262     ;
; -10.322 ; divider:dut|sb[0] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.255     ;
; -10.317 ; divider:dut|sb[3] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.250     ;
; -10.306 ; divider:dut|sb[0] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.239     ;
; -10.290 ; divider:dut|sb[0] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.276      ; 11.565     ;
; -10.269 ; divider:dut|sb[0] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.202     ;
; -10.230 ; divider:dut|sa[1] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 11.168     ;
; -10.208 ; divider:dut|sa[5] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 11.146     ;
; -10.186 ; divider:dut|sa[3] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 11.124     ;
; -10.151 ; divider:dut|sa[6] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 11.089     ;
; -10.149 ; divider:dut|sa[0] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 11.087     ;
; -10.119 ; divider:dut|sb[2] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.052     ;
; -10.116 ; divider:dut|sa[1] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 11.054     ;
; -10.113 ; divider:dut|sa[2] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 11.051     ;
; -10.103 ; divider:dut|sb[2] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.036     ;
; -10.094 ; divider:dut|sa[5] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 11.032     ;
; -10.087 ; divider:dut|sb[2] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.276      ; 11.362     ;
; -10.079 ; divider:dut|sa[1] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.061     ; 11.017     ;
; -10.072 ; divider:dut|sa[3] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 11.010     ;
; -10.067 ; divider:dut|sb[3] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.000     ;
; -10.066 ; divider:dut|sb[2] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 10.999     ;
; -10.057 ; divider:dut|sa[5] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.061     ; 10.995     ;
; -10.051 ; divider:dut|sb[3] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.066     ; 10.984     ;
; -10.037 ; divider:dut|sa[6] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 10.975     ;
; -10.035 ; divider:dut|sb[3] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.276      ; 11.310     ;
; -10.035 ; divider:dut|sa[3] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.061     ; 10.973     ;
; -10.035 ; divider:dut|sa[0] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 10.973     ;
; -10.014 ; divider:dut|sb[3] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 10.947     ;
; -10.000 ; divider:dut|sa[6] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.061     ; 10.938     ;
; -9.999  ; divider:dut|sa[2] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 10.937     ;
+---------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                  ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; divider:dut|\output_and_next_state_logic:temp_sign     ; divider:dut|\output_and_next_state_logic:temp_sign         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; divider:dut|\output_and_next_state_logic:temp_overflow ; divider:dut|\output_and_next_state_logic:temp_overflow     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.400 ; divider:dut|next_state.div_by_1                        ; divider:dut|state.div_by_1                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.641      ;
; 0.411 ; divider:dut|state.idle                                 ; divider:dut|next_state.idle                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.652      ;
; 0.431 ; divider:dut|state.init                                 ; divider:dut|next_state.loop_state                          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.672      ;
; 0.431 ; divider:dut|state.init                                 ; divider:dut|next_state.div_by_1                            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.672      ;
; 0.433 ; divider:dut|state.init                                 ; divider:dut|sN[3]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.674      ;
; 0.496 ; divider:dut|next_state.idle                            ; divider:dut|state.idle                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.737      ;
; 0.551 ; divider:dut|next_state.done                            ; divider:dut|state.done                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.792      ;
; 0.551 ; divider:dut|next_state.loop_state                      ; divider:dut|state.loop_state                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.792      ;
; 0.572 ; divider:dut|sq[3]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[3]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.813      ;
; 0.573 ; divider:dut|sq[0]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[0]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.814      ;
; 0.601 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_overflow     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.841      ;
; 0.614 ; divider:dut|state.loop_state                           ; divider:dut|next_state.done                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.855      ;
; 0.690 ; divider:dut|state.done                                 ; divider:dut|next_state.idle                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.931      ;
; 0.715 ; divider:dut|state.div_by_1                             ; divider:dut|next_state.done                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.956      ;
; 0.733 ; divider:dut|sq[6]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[6]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.974      ;
; 0.740 ; divider:dut|sq[5]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[5]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.981      ;
; 0.765 ; divider:dut|sq[4]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[4]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.006      ;
; 0.823 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_sign         ; clk          ; clk         ; 0.000        ; 0.069      ; 1.063      ;
; 0.850 ; divider:dut|state.loop_state                           ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.093      ;
; 0.854 ; divider:dut|state.loop_state                           ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.097      ;
; 0.915 ; divider:dut|sq[2]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[2]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.156      ;
; 0.923 ; divider:dut|sq[1]                                      ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.164      ;
; 0.924 ; divider:dut|sq[6]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.165      ;
; 0.925 ; divider:dut|state.loop_state                           ; divider:dut|next_state.loop_state                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.166      ;
; 0.931 ; divider:dut|sq[4]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.172      ;
; 0.950 ; divider:dut|sq[1]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[1]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.191      ;
; 0.964 ; divider:dut|state.div_by_1                             ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.207      ;
; 0.967 ; divider:dut|state.div_by_1                             ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.210      ;
; 0.968 ; divider:dut|state.div_by_1                             ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.211      ;
; 0.970 ; divider:dut|state.div_by_1                             ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.213      ;
; 1.018 ; divider:dut|sa[1]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.268      ;
; 1.020 ; divider:dut|sa[2]                                      ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.269      ;
; 1.041 ; divider:dut|sq[5]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.282      ;
; 1.043 ; divider:dut|state.div_by_1                             ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.044 ; divider:dut|\output_and_next_state_logic:temp_sign     ; divider:dut|sign                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.278      ;
; 1.046 ; divider:dut|state.div_by_1                             ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.289      ;
; 1.048 ; divider:dut|state.loop_state                           ; divider:dut|sa[7]                                          ; clk          ; clk         ; 0.000        ; 0.420      ; 1.639      ;
; 1.056 ; divider:dut|state.loop_state                           ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.057 ; divider:dut|state.loop_state                           ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.059 ; divider:dut|state.loop_state                           ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.302      ;
; 1.061 ; divider:dut|state.loop_state                           ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.304      ;
; 1.062 ; divider:dut|state.loop_state                           ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.305      ;
; 1.064 ; divider:dut|state.loop_state                           ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.307      ;
; 1.082 ; divider:dut|state.div_by_1                             ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.325      ;
; 1.084 ; divider:dut|sa[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.334      ;
; 1.085 ; divider:dut|state.div_by_1                             ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.328      ;
; 1.143 ; divider:dut|sq[7]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[7]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.384      ;
; 1.170 ; divider:dut|sa[2]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.420      ;
; 1.186 ; divider:dut|state.loop_state                           ; divider:dut|sa[0]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.420      ;
; 1.190 ; divider:dut|sq[3]                                      ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.431      ;
; 1.208 ; divider:dut|sq[1]                                      ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.449      ;
; 1.214 ; divider:dut|sq[5]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.455      ;
; 1.228 ; divider:dut|sq[4]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.469      ;
; 1.229 ; divider:dut|\output_and_next_state_logic:temp_overflow ; divider:dut|overflow                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.461      ;
; 1.232 ; divider:dut|state.init                                 ; divider:dut|sa[7]                                          ; clk          ; clk         ; 0.000        ; 0.420      ; 1.823      ;
; 1.238 ; divider:dut|sa[6]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.487      ;
; 1.239 ; divider:dut|sq[2]                                      ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.480      ;
; 1.273 ; divider:dut|sa[1]                                      ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.522      ;
; 1.292 ; divider:dut|state.div_by_1                             ; divider:dut|sa[7]                                          ; clk          ; clk         ; 0.000        ; 0.420      ; 1.883      ;
; 1.295 ; divider:dut|sq[0]                                      ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.536      ;
; 1.305 ; divider:dut|state.idle                                 ; divider:dut|sa[0]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.539      ;
; 1.320 ; divider:dut|sq[1]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.561      ;
; 1.325 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.569      ;
; 1.325 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.569      ;
; 1.325 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.569      ;
; 1.325 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.569      ;
; 1.325 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.569      ;
; 1.327 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.571      ;
; 1.334 ; divider:dut|sq[6]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.575      ;
; 1.340 ; divider:dut|sq[4]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.581      ;
; 1.342 ; divider:dut|state.idle                                 ; divider:dut|sN[3]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.583      ;
; 1.366 ; divider:dut|sq[3]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.607      ;
; 1.375 ; divider:dut|state.idle                                 ; divider:dut|sa[1]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.609      ;
; 1.375 ; divider:dut|state.idle                                 ; divider:dut|sa[2]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.609      ;
; 1.375 ; divider:dut|state.idle                                 ; divider:dut|sa[4]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.609      ;
; 1.375 ; divider:dut|state.idle                                 ; divider:dut|sa[5]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.609      ;
; 1.375 ; divider:dut|state.idle                                 ; divider:dut|sa[3]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.609      ;
; 1.375 ; divider:dut|state.idle                                 ; divider:dut|sa[6]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.609      ;
; 1.375 ; divider:dut|sa[4]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.624      ;
; 1.427 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.671      ;
; 1.428 ; divider:dut|sq[1]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.669      ;
; 1.429 ; divider:dut|sq[1]                                      ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.670      ;
; 1.435 ; divider:dut|sq[5]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.676      ;
; 1.449 ; divider:dut|sq[4]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.690      ;
; 1.474 ; divider:dut|state.done                                 ; divider:dut|overflow                                       ; clk          ; clk         ; 0.000        ; 0.060      ; 1.705      ;
; 1.474 ; divider:dut|sq[3]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.715      ;
; 1.500 ; divider:dut|sa[7]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; -0.264     ; 1.407      ;
; 1.501 ; divider:dut|state.loop_state                           ; divider:dut|sa[1]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.735      ;
; 1.501 ; divider:dut|state.loop_state                           ; divider:dut|sa[2]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.735      ;
; 1.501 ; divider:dut|state.loop_state                           ; divider:dut|sa[4]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.735      ;
; 1.501 ; divider:dut|state.loop_state                           ; divider:dut|sa[5]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.735      ;
; 1.501 ; divider:dut|state.loop_state                           ; divider:dut|sa[3]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.735      ;
; 1.501 ; divider:dut|state.loop_state                           ; divider:dut|sa[6]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.735      ;
; 1.516 ; divider:dut|state.done                                 ; divider:dut|sign                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.749      ;
; 1.524 ; divider:dut|sa[1]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.774      ;
; 1.538 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.781      ;
; 1.538 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.781      ;
; 1.538 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.781      ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.427 ; -85.812           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.183 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -51.845                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                    ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.427 ; divider:dut|sa[1] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.375      ;
; -5.427 ; divider:dut|sa[1] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.375      ;
; -5.411 ; divider:dut|sa[2] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.359      ;
; -5.411 ; divider:dut|sa[2] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.359      ;
; -5.374 ; divider:dut|sa[1] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.322      ;
; -5.365 ; divider:dut|sa[5] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.313      ;
; -5.365 ; divider:dut|sa[5] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.313      ;
; -5.358 ; divider:dut|sa[2] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.306      ;
; -5.346 ; divider:dut|sa[3] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.294      ;
; -5.346 ; divider:dut|sa[3] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.294      ;
; -5.328 ; divider:dut|sa[6] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.276      ;
; -5.328 ; divider:dut|sa[6] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.276      ;
; -5.325 ; divider:dut|sa[0] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.273      ;
; -5.325 ; divider:dut|sa[0] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.273      ;
; -5.312 ; divider:dut|sa[5] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.260      ;
; -5.293 ; divider:dut|sa[3] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.241      ;
; -5.275 ; divider:dut|sa[6] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.223      ;
; -5.273 ; divider:dut|sa[1] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.221      ;
; -5.272 ; divider:dut|sa[0] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.220      ;
; -5.258 ; divider:dut|sa[1] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.139      ; 6.384      ;
; -5.257 ; divider:dut|sa[2] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.205      ;
; -5.242 ; divider:dut|sa[2] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.139      ; 6.368      ;
; -5.231 ; divider:dut|sa[1] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.179      ;
; -5.230 ; divider:dut|sa[1] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.178      ;
; -5.217 ; divider:dut|sa[4] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.165      ;
; -5.217 ; divider:dut|sa[4] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.165      ;
; -5.215 ; divider:dut|sa[2] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.163      ;
; -5.214 ; divider:dut|sa[2] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.162      ;
; -5.211 ; divider:dut|sa[5] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.159      ;
; -5.196 ; divider:dut|sa[5] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.139      ; 6.322      ;
; -5.192 ; divider:dut|sb[1] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.142      ;
; -5.192 ; divider:dut|sb[1] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.142      ;
; -5.192 ; divider:dut|sa[3] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.140      ;
; -5.177 ; divider:dut|sa[3] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.139      ; 6.303      ;
; -5.174 ; divider:dut|sa[6] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.122      ;
; -5.171 ; divider:dut|sa[0] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.119      ;
; -5.169 ; divider:dut|sa[5] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.117      ;
; -5.168 ; divider:dut|sa[5] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.116      ;
; -5.164 ; divider:dut|sa[4] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.112      ;
; -5.159 ; divider:dut|sa[6] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.139      ; 6.285      ;
; -5.156 ; divider:dut|sa[0] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.139      ; 6.282      ;
; -5.150 ; divider:dut|sa[3] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.098      ;
; -5.149 ; divider:dut|sa[3] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.097      ;
; -5.139 ; divider:dut|sb[1] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.089      ;
; -5.132 ; divider:dut|sa[6] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.080      ;
; -5.131 ; divider:dut|sa[6] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.079      ;
; -5.130 ; divider:dut|sb[0] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.080      ;
; -5.130 ; divider:dut|sb[0] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.080      ;
; -5.129 ; divider:dut|sa[0] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.077      ;
; -5.128 ; divider:dut|sa[0] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.076      ;
; -5.125 ; divider:dut|sa[7] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.224     ; 5.888      ;
; -5.125 ; divider:dut|sa[7] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.224     ; 5.888      ;
; -5.077 ; divider:dut|sb[0] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.027      ;
; -5.072 ; divider:dut|sa[7] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.224     ; 5.835      ;
; -5.063 ; divider:dut|sa[4] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.011      ;
; -5.048 ; divider:dut|sa[4] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.139      ; 6.174      ;
; -5.038 ; divider:dut|sb[1] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.988      ;
; -5.023 ; divider:dut|sb[1] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.141      ; 6.151      ;
; -5.021 ; divider:dut|sa[4] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.969      ;
; -5.020 ; divider:dut|sa[4] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.968      ;
; -5.018 ; divider:dut|sb[3] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.968      ;
; -5.018 ; divider:dut|sb[3] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.968      ;
; -5.010 ; divider:dut|sb[2] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.960      ;
; -5.010 ; divider:dut|sb[2] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.960      ;
; -4.996 ; divider:dut|sb[1] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.946      ;
; -4.995 ; divider:dut|sb[1] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.945      ;
; -4.987 ; divider:dut|sa[1] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.942      ;
; -4.976 ; divider:dut|sb[0] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.926      ;
; -4.971 ; divider:dut|sa[7] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.224     ; 5.734      ;
; -4.971 ; divider:dut|sa[2] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.926      ;
; -4.965 ; divider:dut|sb[3] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.915      ;
; -4.961 ; divider:dut|sb[0] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.141      ; 6.089      ;
; -4.957 ; divider:dut|sb[2] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.907      ;
; -4.956 ; divider:dut|sa[7] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.046     ; 5.897      ;
; -4.934 ; divider:dut|sb[0] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.884      ;
; -4.933 ; divider:dut|sb[0] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.883      ;
; -4.929 ; divider:dut|sa[7] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.224     ; 5.692      ;
; -4.928 ; divider:dut|sa[7] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.224     ; 5.691      ;
; -4.925 ; divider:dut|sa[5] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.880      ;
; -4.919 ; divider:dut|sa[1] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.874      ;
; -4.906 ; divider:dut|sa[3] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.861      ;
; -4.903 ; divider:dut|sa[2] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.858      ;
; -4.888 ; divider:dut|sa[6] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.843      ;
; -4.885 ; divider:dut|sa[0] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.840      ;
; -4.864 ; divider:dut|sb[3] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.814      ;
; -4.857 ; divider:dut|sa[5] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.812      ;
; -4.856 ; divider:dut|sb[2] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.806      ;
; -4.850 ; divider:dut|sa[1] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.805      ;
; -4.850 ; divider:dut|sa[1] ; divider:dut|sq[3] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.805      ;
; -4.849 ; divider:dut|sb[3] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.977      ;
; -4.841 ; divider:dut|sb[2] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.969      ;
; -4.838 ; divider:dut|sa[3] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.793      ;
; -4.834 ; divider:dut|sa[2] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.789      ;
; -4.834 ; divider:dut|sa[2] ; divider:dut|sq[3] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.789      ;
; -4.822 ; divider:dut|sb[3] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.772      ;
; -4.821 ; divider:dut|sb[3] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.771      ;
; -4.820 ; divider:dut|sa[6] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.775      ;
; -4.817 ; divider:dut|sa[0] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.772      ;
; -4.814 ; divider:dut|sb[2] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.764      ;
; -4.813 ; divider:dut|sb[2] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.763      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                  ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; divider:dut|\output_and_next_state_logic:temp_sign     ; divider:dut|\output_and_next_state_logic:temp_sign         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; divider:dut|\output_and_next_state_logic:temp_overflow ; divider:dut|\output_and_next_state_logic:temp_overflow     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.193 ; divider:dut|next_state.div_by_1                        ; divider:dut|state.div_by_1                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.316      ;
; 0.213 ; divider:dut|state.idle                                 ; divider:dut|next_state.idle                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.336      ;
; 0.223 ; divider:dut|state.init                                 ; divider:dut|next_state.loop_state                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.346      ;
; 0.223 ; divider:dut|state.init                                 ; divider:dut|next_state.div_by_1                            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.346      ;
; 0.225 ; divider:dut|state.init                                 ; divider:dut|sN[3]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.348      ;
; 0.252 ; divider:dut|next_state.idle                            ; divider:dut|state.idle                                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.375      ;
; 0.265 ; divider:dut|next_state.done                            ; divider:dut|state.done                                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.388      ;
; 0.265 ; divider:dut|next_state.loop_state                      ; divider:dut|state.loop_state                               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.388      ;
; 0.277 ; divider:dut|sq[3]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.400      ;
; 0.278 ; divider:dut|sq[0]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.401      ;
; 0.293 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_overflow     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.416      ;
; 0.308 ; divider:dut|state.loop_state                           ; divider:dut|next_state.done                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.431      ;
; 0.344 ; divider:dut|sq[6]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[6]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.467      ;
; 0.344 ; divider:dut|state.div_by_1                             ; divider:dut|next_state.done                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.467      ;
; 0.346 ; divider:dut|state.done                                 ; divider:dut|next_state.idle                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.469      ;
; 0.348 ; divider:dut|sq[5]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[5]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.471      ;
; 0.359 ; divider:dut|sq[4]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[4]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.482      ;
; 0.401 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_sign         ; clk          ; clk         ; 0.000        ; 0.039      ; 0.524      ;
; 0.419 ; divider:dut|state.loop_state                           ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.543      ;
; 0.422 ; divider:dut|state.loop_state                           ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.546      ;
; 0.433 ; divider:dut|sq[2]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.556      ;
; 0.449 ; divider:dut|sq[1]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.572      ;
; 0.456 ; divider:dut|sq[1]                                      ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.579      ;
; 0.458 ; divider:dut|sq[6]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.581      ;
; 0.461 ; divider:dut|sq[4]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.584      ;
; 0.467 ; divider:dut|state.loop_state                           ; divider:dut|next_state.loop_state                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.590      ;
; 0.472 ; divider:dut|state.div_by_1                             ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.596      ;
; 0.475 ; divider:dut|state.div_by_1                             ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.599      ;
; 0.476 ; divider:dut|state.div_by_1                             ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.600      ;
; 0.478 ; divider:dut|state.div_by_1                             ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.602      ;
; 0.496 ; divider:dut|sa[2]                                      ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.046      ; 0.626      ;
; 0.518 ; divider:dut|sa[1]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.047      ; 0.649      ;
; 0.520 ; divider:dut|sq[5]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.643      ;
; 0.520 ; divider:dut|state.loop_state                           ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.644      ;
; 0.521 ; divider:dut|state.loop_state                           ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.645      ;
; 0.523 ; divider:dut|state.div_by_1                             ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.647      ;
; 0.524 ; divider:dut|state.div_by_1                             ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.648      ;
; 0.524 ; divider:dut|state.loop_state                           ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.648      ;
; 0.525 ; divider:dut|state.loop_state                           ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.649      ;
; 0.527 ; divider:dut|state.loop_state                           ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.651      ;
; 0.529 ; divider:dut|state.loop_state                           ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.653      ;
; 0.540 ; divider:dut|state.div_by_1                             ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.664      ;
; 0.543 ; divider:dut|sa[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.047      ; 0.674      ;
; 0.543 ; divider:dut|state.loop_state                           ; divider:dut|sa[7]                                          ; clk          ; clk         ; 0.000        ; 0.218      ; 0.845      ;
; 0.543 ; divider:dut|state.div_by_1                             ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.667      ;
; 0.553 ; divider:dut|sq[7]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[7]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.676      ;
; 0.557 ; divider:dut|\output_and_next_state_logic:temp_sign     ; divider:dut|sign                                           ; clk          ; clk         ; 0.000        ; 0.033      ; 0.674      ;
; 0.582 ; divider:dut|sq[3]                                      ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.705      ;
; 0.586 ; divider:dut|sa[2]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[2] ; clk          ; clk         ; 0.000        ; 0.047      ; 0.717      ;
; 0.601 ; divider:dut|state.loop_state                           ; divider:dut|sa[0]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.718      ;
; 0.604 ; divider:dut|sq[1]                                      ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.727      ;
; 0.607 ; divider:dut|sq[2]                                      ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.730      ;
; 0.608 ; divider:dut|sq[5]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.731      ;
; 0.621 ; divider:dut|sq[4]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.744      ;
; 0.625 ; divider:dut|sa[6]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.046      ; 0.755      ;
; 0.630 ; divider:dut|sq[0]                                      ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.753      ;
; 0.631 ; divider:dut|state.div_by_1                             ; divider:dut|sa[7]                                          ; clk          ; clk         ; 0.000        ; 0.218      ; 0.933      ;
; 0.644 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.769      ;
; 0.646 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.771      ;
; 0.651 ; divider:dut|sa[1]                                      ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.046      ; 0.781      ;
; 0.660 ; divider:dut|\output_and_next_state_logic:temp_overflow ; divider:dut|overflow                                       ; clk          ; clk         ; 0.000        ; 0.030      ; 0.774      ;
; 0.668 ; divider:dut|state.idle                                 ; divider:dut|sa[0]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.785      ;
; 0.672 ; divider:dut|state.idle                                 ; divider:dut|sN[3]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.795      ;
; 0.672 ; divider:dut|sq[1]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.795      ;
; 0.673 ; divider:dut|sq[3]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.796      ;
; 0.674 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.799      ;
; 0.674 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[2] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.799      ;
; 0.674 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.799      ;
; 0.674 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[0] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.799      ;
; 0.675 ; divider:dut|sq[6]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.798      ;
; 0.678 ; divider:dut|sq[4]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.801      ;
; 0.690 ; divider:dut|state.idle                                 ; divider:dut|sa[1]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.807      ;
; 0.690 ; divider:dut|state.idle                                 ; divider:dut|sa[2]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.807      ;
; 0.690 ; divider:dut|state.idle                                 ; divider:dut|sa[4]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.807      ;
; 0.690 ; divider:dut|state.idle                                 ; divider:dut|sa[5]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.807      ;
; 0.690 ; divider:dut|state.idle                                 ; divider:dut|sa[3]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.807      ;
; 0.690 ; divider:dut|state.idle                                 ; divider:dut|sa[6]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.807      ;
; 0.690 ; divider:dut|state.init                                 ; divider:dut|sa[7]                                          ; clk          ; clk         ; 0.000        ; 0.218      ; 0.992      ;
; 0.700 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[2] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.825      ;
; 0.709 ; divider:dut|sa[4]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.046      ; 0.839      ;
; 0.726 ; divider:dut|sq[1]                                      ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.849      ;
; 0.730 ; divider:dut|sq[5]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.853      ;
; 0.737 ; divider:dut|sq[1]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.860      ;
; 0.738 ; divider:dut|sq[3]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.861      ;
; 0.743 ; divider:dut|sq[4]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.866      ;
; 0.745 ; divider:dut|state.loop_state                           ; divider:dut|sa[1]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.862      ;
; 0.745 ; divider:dut|state.loop_state                           ; divider:dut|sa[2]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.862      ;
; 0.745 ; divider:dut|state.loop_state                           ; divider:dut|sa[4]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.862      ;
; 0.745 ; divider:dut|state.loop_state                           ; divider:dut|sa[5]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.862      ;
; 0.745 ; divider:dut|state.loop_state                           ; divider:dut|sa[3]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.862      ;
; 0.745 ; divider:dut|state.loop_state                           ; divider:dut|sa[6]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.862      ;
; 0.770 ; divider:dut|state.done                                 ; divider:dut|overflow                                       ; clk          ; clk         ; 0.000        ; 0.029      ; 0.883      ;
; 0.770 ; divider:dut|sq[2]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.893      ;
; 0.772 ; divider:dut|sa[3]                                      ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.046      ; 0.902      ;
; 0.773 ; divider:dut|sa[1]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.047      ; 0.904      ;
; 0.774 ; divider:dut|sa[7]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; -0.132     ; 0.726      ;
; 0.775 ; divider:dut|state.done                                 ; divider:dut|sign                                           ; clk          ; clk         ; 0.000        ; 0.032      ; 0.891      ;
; 0.786 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.910      ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.472  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -12.472  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -218.188 ; 0.0   ; 0.0      ; 0.0     ; -62.11              ;
;  clk             ; -218.188 ; 0.000 ; N/A      ; N/A     ; -62.110             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; overflow           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sign               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; divisor[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; divisor[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; divisor[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; divisor[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dividend[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dividend[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dividend[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dividend[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dividend[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dividend[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dividend[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dividend[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; overflow           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_display[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; output_display[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; output_display[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; output_display[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_display[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_display[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_display[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_display[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_display[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; output_display[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_display[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; output_display[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; output_display[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; output_display[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; output_display[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; output_display[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; output_display[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; output_display[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; output_display[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; output_display[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; output_display[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; sign               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; overflow           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_display[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; output_display[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; output_display[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; output_display[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_display[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_display[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_display[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_display[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_display[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; output_display[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_display[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; output_display[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; output_display[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; output_display[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; output_display[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; output_display[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; output_display[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; output_display[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; output_display[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; output_display[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; output_display[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; sign               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; overflow           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_display[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; output_display[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output_display[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; output_display[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_display[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_display[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_display[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_display[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_display[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; output_display[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_display[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output_display[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output_display[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; output_display[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output_display[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output_display[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; output_display[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; output_display[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; output_display[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; output_display[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; output_display[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; sign               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4928041  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4928041  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 86    ; 86   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; dividend[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; divisor[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; divisor[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; divisor[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; divisor[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------+
; Output Port        ; Comment                                                                               ;
+--------------------+---------------------------------------------------------------------------------------+
; output_display[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; overflow           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sign               ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; dividend[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; divisor[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; divisor[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; divisor[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; divisor[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------+
; Output Port        ; Comment                                                                               ;
+--------------------+---------------------------------------------------------------------------------------+
; output_display[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; overflow           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sign               ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Wed Nov 13 03:11:16 2024
Info: Command: quartus_sta display_divider -c display_divider
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'display_divider.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -12.472
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.472            -218.188 clk 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.110 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -11.267
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.267            -195.315 clk 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.110 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.427
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.427             -85.812 clk 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.845 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4948 megabytes
    Info: Processing ended: Wed Nov 13 03:11:18 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


