<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:08:22.822</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.07.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7028712</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>디스플레이 기판 및 디스플레이 장치</inventionTitle><inventionTitleEng>DISPLAY SUBSTRATE, AND DISPLAY DEVICE</inventionTitleEng><openDate>2024.03.12</openDate><openNumber>10-2024-0032702</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.07.02</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.08.23</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 19/28</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 디스플레이 기판에 있어서, 기질 기판(30)과 기질 기판(30)에 설치되는 비디스플레이 영역에 설치되는 스캔 드라이브 제어 회로를 포함한다. 스캔 드라이브 제어 회로는 입력 회로, 출력 제어 회로 및 출력 회로를 포함한다. 출력 제어 회로는 입력 회로 및 출력 회로와 연결한다. 출력 제어 회로는 제1 노드 제어 커패시터와 제2 노드 제어 커패시터를 포함한다. 제1 노드 제어 커패시터의 제1 방향에서의 길이(LC1k), 제2 노드 제어 커패시터의 제1 방향에서의 길이(LC2k) 및 스캔 드라이브 제어 회로의 제1 방향에서의 길이(LY)는, (aa)를 만족시킨다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.01.12</internationOpenDate><internationOpenNumber>WO2023280314</internationOpenNumber><internationalApplicationDate>2022.07.08</internationalApplicationDate><internationalApplicationNumber>PCT/CN2022/104688</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 디스플레이 기판에 있어서,기질 기판;상기 기질 기판의 비디스플레이 영역에 설치되는 스캔 드라이브 제어 회로를 포함하며;상기 스캔 드라이브 제어 회로는 입력 회로, 출력 제어 회로 및 출력 회로를 포함하며; 상기 출력 제어 회로는 상기 입력 회로 및 출력 회로와 연결되며;상기 출력 제어 회로는 제1 노드 제어 커패시터와 제2 노드 제어 커패시터를 포함하며;상기 제1 노드 제어 커패시터, 상기 제2 노드 제어 커패시터 및 상기 스캔 드라이브 제어 회로의 제1 방향에서의 길이는,;를 만족시키며;여기에서, LC1k는 상기 제1 노드 제어 커패시터의 제1 방향에서의 길이이고, LC2k는 상기 제2 노드 제어 커패시터의 제1 방향에서의 길이이며, LY는 상기 스캔 드라이브 제어 회로의 제1 방향에서의 길이인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 노드 제어 커패시터는 제1 커패시터 및 제3 커패시터를 포함하며;상기 제1 커패시터, 상기 제3 커패시터, 상기 제2 노드 제어 커패시터 및 상기 스캔 드라이브 제어 회로의 제1 방향에서의 길이는,;를 만족시키며；여기에서, LC1는 상기 제1 커패시터의 제1 방향에서의 길이이고, LC3는 상기 제3 커패시터의 제1 방향에서의 길이이며, LC2k는 상기 제2 노드 제어 커패시터의 제1 방향에서의 길이이고, LY는 상기 스캔 드라이브 제어 회로의 제1 방향에서의 길이인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 커패시터와 상기 스캔 드라이브 제어 회로의 제1 방향에서의 길이는,를 만족시키며;상기 제2 노드 제어 커패시터와 상기 스캔 드라이브 제어 회로의 제1 방향에서의 길이는,를 만족시키며;상기 제3 커패시터와 상기 스캔 드라이브 제어 회로의 제1 방향에서의 길이는,를 만족시키는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>4. 제2항 또는 제3항에 있어서,는 0.09, 0.10, 0.14 중 하나이며;는 0.22, 0.35, 0.48 중 하나이며;는 0.07, 0.06, 0.05 중 하나인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>5. 제2항 또는 제3항에 있어서,인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>6. 제2항 또는 제3항에 있어서,인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>7. 제2항 또는 제3항에 있어서,인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>8. 제2항 내지 제7항 중 어느 한 항에 있어서, 상기 제1 커패시터, 상기 제2 노드 제어 커패시터 및 상기 제3 커패시터의 제1 방향에서의 길이는를 만족시키는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>9. 제2항 내지 제8항 중 어느 한 항에 있어서, 상기 제3 커패시터는 제1 전원선과 연결되며; 상기 제3 커패시터와 제1 전원선의 상기 기질 기판에서의 투영은 중첩이 존재하며, 또한 중첩 면적은를 만족시키며；여기에서, SC3는 상기 제3 커패시터의 상기 기질 기판에서의 투영 면적이고, SC3-1는 상기 제3 커패시터와 제1 전원선의 상기 기질 기판에서의 투영의 중첩 면적이며;상기 제2 노드 제어 커패시터는 제2 커패시터를 포함하며, SC2는 상기 제2 커패시터의 상기 기질 기판에서의 투영 면적인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>10. 제2항 내지 제8항 중 어느 한 항에 있어서, 상기 제2 노드 제어 커패시터와 제1 전원선의 상기 기질 기판에서의 투영은 중첩이 존재하며, 또한 중첩 면적은를 만족시키며；여기에서, SC2k-1는 상기 제2 노드 제어 커패시터와 제1 전원선의 상기 기질 기판에서의 투영의 중첩 면적이고, X2는 상기 제1 전원선의 제1 방향에서의 길이이며, L5는 상기 제2 노드 제어 커패시터의 그 중의 하나의 커패시터와 제1 전원선의 상기 기질 기판에서의 투영의 중첩 영역의 제2 방향에서의 길이이며; 상기 제2 방향은 상기 제1 방향과 교차되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>11. 제2항 내지 제8항 중 어느 한 항에 있어서, 상기 입력 회로는 제2 전원선과 연결되며; 상기 제2 노드 제어 커패시터와 제2 전원선의 상기 기질 기판에서의 투영은 중첩이 존재하며, 또한 중첩 면적은를 만족시키며;여기에서, SC2k-2는 상기 제2 노드 제어 커패시터와 제2 전원선의 상기 기질 기판에서의 투영의 중첩 면적이고, X3은 상기 제2 전원선의 제1 방향에서의 길이이며, L6은 상기 제2 노드 제어 커패시터의 그 중의 하나의 커패시터와 제2 전원선의 상기 기질 기판에서의 투영의 중첩 영역의 제2 방향에서의 길이이며; 상기 제2 방향은 상기 제1 방향과 교차되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>12. 제2항 내지 제11항 중 어느 한 항에 있어서, 상기 제1 커패시터의 상기 기질 기판에서의 투영은 상기 제1 전원선과 제2 전원선의 상기 기질 기판에서의 투영 사이에 위치하며;상기 제1 커패시터의 제1 방향에서의 중심과 상기 제1 전원선의 제1 방향에서 상기 제1 커패시터에서 떨어진 측변 사이의 거리(L7)는, 상기 제1 커패시터의 제1 방향에서의 중심과 상기 제2 전원선의 제1 방향에서 상기 제1 커패시터에 가까운 측변 사이의 거리(L8)보다 크고, L7≥2*L8인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>13. 제2항 내지 제12항 중 어느 한 항에 있어서, 상기 입력 회로는 제1 트랜지스터를 포함하며; 상기 제1 트랜지스터의 제어극이 제1 클럭 신호선과 연결되고, 제1 극이 신호 입력단과 연결되며, 제2 극이 제2 노드와 연결되며;상기 제1 트랜지스터의 능동층과 제2 전원선이 인접하며;상기 제1 트랜지스터의 능동층의 채널 영역의 상기 제2 전원선에 가까운 측변과 상기 제2 전원선의 상기 제1 트랜지스터에서 멀리 떨어진 측변 사이의 거리(L2)는 0≤L2≤4WPL2를 만족시키며;여기에서, WPL2는 상기 제2 전원선의 너비인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>14. 제2항 내지 제12항 중 어느 한 항에 있어서, 상기 입력 회로는 제3 트랜지스터를 포함하며; 상기 제3 트랜지스터의 제어극이 제1 클럭 신호선과 연결되고, 제1 극이 제2 전원선과 연결되며, 제2 극이 제3 노드와 연결되며;상기 제2 전원선은 상기 제3 트랜지스터의 제1 클럭 신호선 또는 제2 클럭 신호선에서 멀리 떨어진 한쪽에 위치하며;상기 제3 트랜지스터의 능동층의 채널 영역의 상기 제2 전원선에 가까운 측변과 상기 제2 전원선의 상기 제3 트랜지스터에서 멀리 떨어진 측변 사이의 거리(L3)는 0≤L3≤4WPL2를 만족시키며;여기에서, WPL2는 상기 제2 전원선의 너비인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>15. 제2항 내지 제14항 중 어느 한 항에 있어서, 상기 입력 회로는 제1 클럭 신호선 및 제2 전원선과 연결되고, 상기 출력 제어 회로는 제2 클럭 신호선과 연결되며; 상기 입력 회로는 제2 트랜지스터를 포함하며; 상기 제2 트랜지스터의 제어극이 제2 노드와 연결되고, 제1 극이 제1 클럭 신호선과 연결되며, 제2 극이 제3 노드와 연결되며;상기 제2 전원선은 상기 제2 트랜지스터의 상기 제1 클럭 신호선에서 멀리 떨어진 한쪽에 위치하며; 상기 제2 트랜지스터의 능동층과 상기 제2 전원선이 인접하며; 상기 제2 트랜지스터의 능동층의 채널 영역의 상기 제2 전원선에 가까운 측변과 상기 제2 전원선의 상기 제2 트랜지스터에서 멀리 떨어진 측변 사이의 거리(L4)는 0≤L4≤3WPL2를 만족시키며; 여기에서, WPL2는 상기 제2 전원선의 너비인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>16. 제2항 내지 제15항 중 어느 한 항에 있어서, 상기 출력 제어 회로는 제1 출력 제어 서브 회로를 포함하며;상기 제1 출력 제어 서브 회로는 제4 트랜지스터와 제5 트랜지스터를 포함하며; 상기 제4 트랜지스터의 제어극이 제2 노드와 연결되고, 상기 제4 트랜지스터의 제1 극이 제5 트랜지스터의 제2 극과 연결되며, 상기 제4 트랜지스터의 제2 극이 제2 클럭 신호선과 연결되며; 상기 제5 트랜지스터의 제어극이 제3 노드와 연결되고, 제1 극이 제1 전원선과 연결되며;상기 제4 트랜지스터와 제5 트랜지스터는 제2 전원선의 제2 클럭 신호선에서 멀리 떨어진 한쪽에 위치하며;상기 제4 트랜지스터의 능동층의 연장 방향과 제5 트랜지스터의 능동층의 연장 방향의 협각은 85°보다 크고 95°보다 작은 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 제4 트랜지스터의 능동층의 채널 영역의 너비(WT4)와 상기 제5 트랜지스터의 능동층의 채널 영역의 너비(WT5)는 2WT4003c#WT5를 만족시키는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서, 상기 제4 트랜지스터의 능동층의 연장 방향과 상기 입력 회로의 제1 트랜지스터의 능동층의 연장 방향의 협각은 85°보다 크고 95°보다 작은 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>19. 제2항 내지 제18항 중 어느 한 항에 있어서, 상기 출력 제어 회로는 제2 출력 제어 서브 회로를 포함하고, 상기 제2 출력 제어 서브 화로는 제7 트랜지스터를 포함하며;상기 제7 트랜지스터의 제어극이 제1 커패시터의 제2 극과 연결되며, 상기 제7 트랜지스터의 제1 극이 제1 노드와 연결되며;상기 제7 트랜지스터는 상기 제1 커패시터와 인접하며, 또한 상기 제7 트랜지스터는 상기 제1 커패시터와 제1 전원선 사이에 위치하는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 제2 출력 제어 서브 회로는 또한 제6 트랜지스터를 포함하며; 상기 제6 트랜지스터의 제어극이 제1 커패시터의 제1 극과 연결되고, 제6 트랜지스터의 제2 극이 제7 트랜지스터의 제2 극과 연결되며, 제6 트랜지스터의 제1 극이 제2 신호단과 연결되며;상기 제7 트랜지스터의 능동층의 연장 방향은 상기 제6 트랜지스터의 능동층의 연장 방향과 거의 평행되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>21. 제2항 내지 제20항 중 어느 한 항에 있어서, 상기 출력 제어 회로는 제3 출력 제어 서브 회로를 포함하며, 상기 제3 출력 제어 서브 회로는 제8 트랜지스터와 제3 커패시터를 포함하며; 상기 제8 트랜지스터의 제어극이 제2 노드와 연결되고, 제1 극이 제1 전원선과 연결되고, 제2 극이 제1 노드와 연결되며; 상기 제3 커패시터의 제1 극이 제1 노드와 연결되고, 제2 극이 제1 전원선과 연결되며;상기 입력 회로는 제1 트랜지스터를 포함하며;상기 제1 트랜지스터, 상기 제8 트랜지스터 및 제3 커패시터는 제1 방향을 따라 순차적으로 배치되며, 상기 제1 트랜지스터의 능동층의 연장 방향은 상기 제8 트랜지스터의 능동층의 연장 방향과 거의 평행되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서, 상기 제8 트랜지스터의 능동층의 제3 커패시터에 가까운 측변과 제3 커패시터의 제8 트랜지스터에 가까운 측변 사이의 거리(L9)는 WCLK003c#L9≤WPL1를 만족시키며; 여기에서, WCLK는 클럭 신호선의 너비이고, WPL1는 제1 전원선의 너비인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>23. 제1항 내지 제22항 중 어느 한 항에 있어서, 상기 입력 회로는 제1 클럭 신호선과 연결되며; 상기 출력 제어 회로는 제2 클럭 신호선 및 제1 전원선과 연결되며; 상기 출력 회로는 제1 전원선 및 제3 전원선과 연결되며;상기 제1 클럭 신호선, 제2 클럭 신호선, 초기 신호선, 제1 전원선 및 제3 전원선은 제1 방향을 따라 순차적으로 배치되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>24. 제2항 내지 제23항 중 어느 한 항에 있어서, 상기 제1 커패시터, 제3 커패시터 및 제2 노드 제어 커패시터의 커패시터 값은;를 만족시키며;여기에서, C1는 제1 커패시터의 커패시터 값이고, C3는 제3 커패시터의 커패시터 값이며, C2k는 제2 노드 제어 커패시터의 커패시터 값인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 상기 제1 커패시터의 제1 극이 제3 노드와 연결되고, 상기 제1 커패시터의 제2 극이 제7 트랜지스터와 연결되며;상기 제3 커패시터의 제1 극이 제1 노드와 연결되고, 상기 제3 커패시터의 제2 극이 제1 전원선과 연결되며;상기 제2 노드 제어 커패시터의 제1 극이 제2 노드와 연결되며;상기 제1 커패시터와 제3 커패시터의 커패시터 값의 합은 상기 제2 노드 제어 커패시터의 커패시터 값보다 작은 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서, 상기 제2 노드 제어 커패시터는 제2 커패시터를 포함하며, 상기 제2 커패시터의 제1 극이 제2 노드와 연결되고, 상기 제2 커패시터의 제2 극이 신호 출력단과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>27. 제26항에 있어서, 상기 제2 노드 제어 커패시터는 또한 제4 커패시터를 포함하며, 상기 제4 커패시터의 제1 극이 제2 노드와 연결되고, 상기 제4 커패시터의 제2 극이 제4 트랜지스터 및 제5 트랜지스터와 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서, 본 레벨의 스캔 드라이브 제어 회로의 제2 커패시터의 제1 극과 다음 레벨의 스캔 드라이브 제어 회로의 제4 커패시터의 제1 극이 일체형 구조인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>29. 제24항에 있어서, 상기 출력 회로는 제10 트랜지스터를 포함하며; 상기 제2 노드 제어 커패시터는 제2 커패시터를 포함하며, 상기 제2 커패시터의 제1 극과 제10 트랜지스터의 제어극이 일체형 구조인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>30. 디스플레이 장치에 있어서, 제1항 내지 제29항 중 어느 한 항의 상기 디스플레이 기판이 포함되는 것을 특징으로 하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>31. 디스플레이 기판에 있어서, 스캔 드라이브 제어 회로를 포함하며, 상기 스캔 드라이브 제어 회로는 입력 회로, 출력 제어 회로 및 출력 회로를 포함하며;상기 입력 회로는 신호 입력단, 제1 클럭 신호단, 제1 전압단 및 출력 제어 회로와 연결되어, 제1 클럭 신호단의 제어 하에서 신호 입력단의 신호를 출력 제어 회로로 전송하고 제1 클럭 신호단 또는 제1 전압단의 신호를 출력 제어 회로로 전송하도록 구성되며;상기 출력 제어 회로는 제1 신호단, 제2 신호단, 제2 클럭 신호단, 제2 전압단, 제1 노드, 제2 노드 및 입력 회로와 연결되어, 입력 회로의 제어 하에서 제1 신호단의 신호를 저장하고 입력 회로와 제2 클럭 신호단의 제어 하에서 제1 노드로 제2 신호단의 신호를 전송하도록 구성되며; 또는 입력 회로의 제어 하에서 제2 클럭 신호단의 신호를 저장하고 제2 노드의 제어 하에서 제2 전압단의 신호를 제1 노드로 전송하도록 구성되며;상기 출력 회로는 제1 전압단, 제2 전압단, 신호 출력단, 제1 노드 및 제2 노드와 연결되어, 제2 노드의 제어 하에서 신호 출력단으로 제1 전압단의 신호를 출력하거나, 또는 제1 노드의 제어 하에서 신호 출력단으로 제2 전압단의 신호를 출력하도록 구성되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>32. 제31항에 있어서, 상기 입력 회로는 제1 입력 서브 회로와 제2 입력 서브 회로를 포함하며; 상기 출력 제어 회로는 제1 출력 제어 서브 회로, 제2 출력 제어 서브 회로 및 제3 출력 제어 서브 회로를 포함하며; 상기 출력 회로는 제1 출력 서브 회로와 제2 출력 서브 회로를 포함하며;상기 제1 입력 서브 회로는 신호 입력단, 제1 클럭 신호단 및 제1 출력 제어 서브 회로와 연결되어, 제1 클럭 신호단의 제어 하에서 신호 입력단의 신호를 제1 출력 제어 서브 회로로 전송하도록 구성되며;상기 제2 입력 서브 회로는 제1 전압단, 제1 클럭 신호단, 제1 입력 서브 회로 및 제2 출력 제어 서브 회로와 연결되어, 제1 입력 서브 회로 또는 제1 클럭 신호단의 제어 하에서 제1 클럭 신호단 또는 제1 전압단의 신호를 제2 출력 제어 서브 회로로 전송하도록 구성되며;상기 제1 출력 제어 서브 회로는 제1 신호단, 제2 클럭 신호단, 제2 노드, 제1 입력 서브 회로 및 제2 입력 서브 회로와 연결되어, 제1 입력 서브 회로 또는 제2 입력 서브 회로의 제어 하에서 제1 신호단 또는 제2 클럭 신호단의 신호를 저장하도록 구성되며;상기 제2 출력 제어 서브 회로는 제2 신호단, 제2 클럭 신호단, 제1 노드 및 제2 입력 서브 회로와 연결되어 제2 입력 서브 회로와 제2 클럭 신호단의 제어 하에서 제1 노드로 제2 신호단의 신호를 전송하도록 구성되며;상기 제3 출력 제어 서브 회로는 제2 전압단, 제1 노드 및 제2 노드와 연결되어 제2 노드의 제어 하에서 제1 노드로 제2 전압단의 신호를 전송하도록 구성되며;상기 제1 출력 서브 회로는 제1 전압단, 신호 출력단 및 제2 노드와 연결되어 제2 노드의 제어 하에서 신호 출력단으로 제1 전압단의 신호를 출력하도록 구성되며;상기 제2 출력 서브 회로는 제2 전압단, 신호 출력단 및 제1 노드와 연결되어 제1 노드의 제어 하에서 신호 출력단으로 제2 전압단의 신호를 출력하도록 구성되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>33. 제32항에 있어서, 상기 제1 입력 서브 회로는 제1 트랜지스터를 포함하며; 상기 제1 트랜지스터의 제어극이 제1 클럭 신호단과 연결되고, 제1 극이 신호 입력단과 연결되며, 제2 극이 제2 노드와 연결되며;상기 제2 입력 서브 회로는 제2 트랜지스터와 제3 트랜지스터를 포함하며; 상기 제2 트랜지스터의 제어극이 제2 노드와 연결되고, 제1 극이 제1 클럭 신호단과 연결되고, 제2 극이 제3 노드와 연결되며; 상기 제3 트랜지스터의 제어극이 제1 클럭 신호단과 연결되고, 제1 극이 제1 전압단과 연결되며, 제2 극이 제3 노드와 연결되며;상기 제1 출력 제어 서브 회로는 제4 트랜지스터와 제5 트랜지스터를 포함하며; 상기 제4 트랜지스터의 제어극이 제2 노드와 연결되고, 상기 제4 트랜지스터의 제1 극이 제2 클럭 신호단과 연결되며, 상기 제4 트랜지스터의 제2 극이 상기 제5 트랜지스터의 제2 극과 연결되며; 상기 제5 트랜지스터의 제어극이 제3 노드와 연결되고, 상기 제5 트랜지스터의 제1 극이 제1 신호단과 연결되며;상기 제1 출력 서브 회로는 제10 트랜지스터를 포함하며; 상기 제10 트랜지스터의 제어극이 제2 노드와 연결되고, 제1 극이 제1 전압단과 연결되며, 제2 극이 신호 출력단과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>34. 제32항에 있어서, 상기 제1 입력 서브 회로는 제1 트랜지스터를 포함하며; 상기 제1 트랜지스터의 제어극이 제1 클럭 신호단과 연결되고, 제1 극이 신호 입력단과 연결되며, 제2 극이 제4 노드와 연결되며;상기 제2 입력 서브 회로는 제2 트랜지스터와 제3 트랜지스터를 포함하며; 상기 제2 트랜지스터의 제어극이 제4 노드와 연결되고, 제1 극이 제1 클럭 신호단과 연결되고, 제2 극이 제3 노드와 연결되며; 상기 제3 트랜지스터의 제어극이 제1 클럭 신호단과 연결되고, 제1 극이 제1 전압단과 연결되며, 제2 극이 제3 노드와 연결되며;상기 제1 출력 제어 서브 회로는 제4 트랜지스터, 제5 트랜지스터 및 제11 트랜지스터를 포함하며; 상기 제4 트랜지스터의 제어극이 제2 노드와 연결되고, 상기 제4 트랜지스터의 제1 극이 제2 클럭 신호단과 연결되며, 상기 제4 트랜지스터의 제2 극이 상기 제5 트랜지스터의 제2 극과 연결되며; 상기 제5 트랜지스터의 제어극이 제3 노드와 연결되고, 상기 제5 트랜지스터의 제1 극이 제1 신호단과 연결되며; 상기 제11 트랜지스터의 제어극이 제1 전압단과 연결되고, 상기 제11 트랜지스터의 제1 극이 제4 노드와 연결되며, 상기 제11 트랜지스터의 제2 극이 제2 노드와 연결되며;상기 제1 출력 서브 회로는 제10 트랜지스터를 포함하며; 상기 제10 트랜지스터의 제어극이 제2 노드와 연결되고, 제1 극이 제1 전압단과 연결되며, 제2 극이 신호 출력단과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>35. 제33항 또는 제34항에 있어서, 상기 제2 출력 제어 서브 회로는 또한 제4 커패시터를 포함하며; 상기 제4 커패시터의 제1 극이 제4 트랜지스터 및 제10 트랜지스터의 제어극과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>36. 제35항에 있어서, 상기 제4 커패시터의 제2 극이 제5 트랜지스터와 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>37. 제33항 또는 제34항에 있어서, 상기 제1 출력 제어 서브 회로는 또한 제2 커패시터를 포함하며; 상기 제2 커패시터의 제1 극이 제2 노드와 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>38. 제37항에 있어서, 상기 제2 커패시터의 제2 극이 신호 출력단과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>39. 제32항에 있어서, 상기 제2 입력 서브 회로는 제3 노드와 연결되며;상기 제2 출력 제어 서브 회로는 제6 트랜지스터, 제7 트랜지스터 및 제1 커패시터를 포함하며;상기 제6 트랜지스터의 제어극이 제3 노드와 연결되고, 상기 제6 트랜지스터의 제1 극이 제2 신호단과 연결되며, 상기 제6 트랜지스터의 제2 극이 상기 제7 트랜지스터의 제2 극과 연결되며; 상기 제7 트랜지스터의 제어극이 제2 클럭 신호단과 연결되고, 상기 제7 트랜지스터의 제1 극이 제1 노드와 연결되며;상기 제1 커패시터의 제1 극이 상기 제6 트랜지스터의 제어극과 연결되고, 상기 제1 커패시터의 제2 극이 상기 제7 트랜지스터와 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>40. 제32항에 있어서, 상기 제2 입력 서브 회로는 제5 노드와 연결되며;상기 제2 출력 제어 서브 회로는 제1 커패시터, 제6 트랜지스터, 제7 트랜지스터 및 제12 트랜지스터를 포함하며;상기 제6 트랜지스터의 제어극이 제3 노드와 연결되고, 상기 제6 트랜지스터의 제1 극이 제2 신호단과 연결되며, 상기 제6 트랜지스터의 제2 극이 상기 제7 트랜지스터의 제2 극과 연결되며; 상기 제7 트랜지스터의 제어극이 제2 클럭 신호단과 연결되고, 상기 제7 트랜지스터의 제1 극이 제1 노드와 연결되며;상기 제12 트랜지스터의 제어극이 제1 전압단과 연결되고, 제1 극이 제5 노드와 연결되며, 제2 극이 제3 노드와 연결되며;상기 제1 커패시터의 제1 극이 제6 트랜지스터의 제어극과 연결되고, 상기 제1 커패시터의 제2 극이 제7 트랜지스터와 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>41. 제32항에 있어서, 상기 제3 출력 제어 서브 회로는 제8 트랜지스터와 제3커패시터를 포함하며;상기 제8 트랜지스터의 제어극이 제2 노드와 연결되고, 제1 극이 제2 전압단과 연결되며, 제2 극이 제1 노드와 연결되며;상기 제3 커패시터의 제1 극이 제1 노드와 연결되고, 제2 극이 제2 전압단과 연결되며;상기 제2 출력 서브 회로는 제9 트랜지스터를 포함하며; 상기 제9 트랜지스터의 제어극이 제1 노드와 연결되고, 제1 극이 제2 전압단과 연결되며, 제2 극이 신호 출력단과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>42. 제31항 또는 제32항에 있어서, 상기 제1 신호단이 제2 전압단 또는 제1 클럭 신호단과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>43. 제31항 또는 제32항에 있어서, 상기 제2 신호단이 제1 전압단 또는 제2 클럭 신호단과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>44. 디스플레이 기판의 드라이브 방법에 있어서, 제31항 내지 제43항 중 어느 한 항의 상기 디스플레이 기판에 응용되며, 상기 드라이브 방법에는,입력 회로는 제1 클럭 신호단의 제어 하에서, 신호 입력단의 신호를 출력 제어 회로로 전송하고, 제1 클럭 신호단 또는 제1 전압단의 신호를 출력 제어 회로로 전송하며;상기 출력 제어 회로는 입력 회로의 제어 하에서, 제1 신호단의 신호를 저장하고, 입력 회로와 제2 클럭 신호단의 제어 하에서, 제1 노드로 제2 신호단의 신호를 전송하며, 상기 출력 회로는 제1 노드의 제어 하에서, 신호 출력단으로 제2 전압단의 신호를 출력하며;상기 출력 제어 회로는 입력 회로의 제어 하에서, 제2 클럭 신호단의 신호를 저장하고, 또한 제2 노드의 제어 하에서, 제1 노드로 제2 전압단의 신호를 전송하며; 상기 출력 회로는 제2 노드의 제어 하에서, 신호 출력단으로 제1 전압단의 신호를 출력하는 것이 포함되는 것을 특징으로 하는 디스플레이 기판의 드라이브 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국 베이징 ******, 차오양 디스트릭트, 지우시앙치아오 로드 **호</address><code>520050438292</code><country>중국</country><engName>BOE TECHNOLOGY GROUP CO., LTD.</engName><name>보에 테크놀로지 그룹 컴퍼니 리미티드</name></applicantInfo><applicantInfo><address>중국 ****** 베이징 비디에이 디쩌 로드 넘버 * 빌딩 * 룸 ***</address><code>520190697791</code><country>중국</country><engName>BEIJING BOE TECHNOLOGY DEVELOPMENT CO., LTD.</engName><name>베이징 보에 테크놀로지 디벨로프먼트 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>LIU, Miao</engName><name>류, 먀오</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>HAO, Xueguang</engName><name>하오, 쉐광</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>XU, Jingbo</engName><name>쉬, 징보</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>YAO, Xing</engName><name>야오, 싱</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>WANG, Jingquan</engName><name>왕, 징취안</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>WU, Xinyin</engName><name>우, 신인</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>LI, Xinguo</engName><name>리, 신궈</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>WANG, Zhichong</engName><name>왕, 즈충</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920040000059</code><country>대한민국</country><engName>KIM SEONGWOON</engName><name>김성운</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2021.07.09</priorityApplicationDate><priorityApplicationNumber>202110774729.4</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.08.23</receiptDate><receiptNumber>1-1-2023-0929764-28</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.02.14</receiptDate><receiptNumber>1-5-2024-0027474-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.02</receiptDate><receiptNumber>1-1-2025-0746073-75</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.07.02</receiptDate><receiptNumber>1-1-2025-0746091-97</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237028712.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937ee31b0709b420e90e8c77af2b9537ea16e19331da5c836810ab583ac16397fb1f986b86a108bcdf012672fd65ba20dad3ea44b13f2c7891</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe9870de0bf08753b646235dcd7f59348653014ae717d96f3561229ae183afc1abb84dbea24a6f2236aa16acac175d2851bc02db09d160717</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>