# 四bit十进制计数器
请用Verilog实现四位十进制计数器。

**要求**：时钟上升沿触发。从0开始计数，当计数到1001时，下一个clk上升沿时清零。

## 输入格式
clk, rst

## 输出格式
count

**提示**：用always语句实现。