TimeQuest Timing Analyzer report for lab8
Fri Apr 10 14:23:00 2015
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_DIVIDE:C1|CLK_OUT'
 13. Slow 1200mV 85C Model Setup: 'CLK_IN'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_DIVIDE:C1|CLK_OUT'
 15. Slow 1200mV 85C Model Hold: 'CLK_IN'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_IN'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_DIVIDE:C1|CLK_OUT'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'CLOCK_DIVIDE:C1|CLK_OUT'
 36. Slow 1200mV 0C Model Setup: 'CLK_IN'
 37. Slow 1200mV 0C Model Hold: 'CLOCK_DIVIDE:C1|CLK_OUT'
 38. Slow 1200mV 0C Model Hold: 'CLK_IN'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_IN'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_DIVIDE:C1|CLK_OUT'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Propagation Delay
 46. Minimum Propagation Delay
 47. Output Enable Times
 48. Minimum Output Enable Times
 49. Output Disable Times
 50. Minimum Output Disable Times
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'CLOCK_DIVIDE:C1|CLK_OUT'
 58. Fast 1200mV 0C Model Setup: 'CLK_IN'
 59. Fast 1200mV 0C Model Hold: 'CLOCK_DIVIDE:C1|CLK_OUT'
 60. Fast 1200mV 0C Model Hold: 'CLK_IN'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_IN'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_DIVIDE:C1|CLK_OUT'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Output Enable Times
 70. Minimum Output Enable Times
 71. Output Disable Times
 72. Minimum Output Disable Times
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Progagation Delay
 80. Minimum Progagation Delay
 81. Board Trace Model Assignments
 82. Input Transition Times
 83. Signal Integrity Metrics (Slow 1200mv 0c Model)
 84. Signal Integrity Metrics (Slow 1200mv 85c Model)
 85. Signal Integrity Metrics (Fast 1200mv 0c Model)
 86. Setup Transfers
 87. Hold Transfers
 88. Report TCCS
 89. Report RSKM
 90. Unconstrained Paths
 91. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; lab8                                                               ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; CLK_IN                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_IN }                  ;
; CLOCK_DIVIDE:C1|CLK_OUT ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_DIVIDE:C1|CLK_OUT } ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                     ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                                          ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
; 289.52 MHz ; 289.52 MHz      ; CLOCK_DIVIDE:C1|CLK_OUT ;                                                               ;
; 508.13 MHz ; 250.0 MHz       ; CLK_IN                  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_DIVIDE:C1|CLK_OUT ; -2.454 ; -19.480       ;
; CLK_IN                  ; -0.968 ; -4.998        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLOCK_DIVIDE:C1|CLK_OUT ; 0.009 ; 0.000         ;
; CLK_IN                  ; 0.406 ; 0.000         ;
+-------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; CLK_IN                  ; -3.000 ; -13.280        ;
; CLOCK_DIVIDE:C1|CLK_OUT ; 0.369  ; 0.000          ;
+-------------------------+--------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_DIVIDE:C1|CLK_OUT'                                                                                                            ;
+--------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.454 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.026     ; 2.494      ;
; -2.454 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.028     ; 2.492      ;
; -2.402 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.003      ; 2.339      ;
; -2.402 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.001      ; 2.337      ;
; -2.360 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.028     ; 2.398      ;
; -2.308 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.001      ; 2.243      ;
; -2.299 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.024     ; 2.334      ;
; -2.299 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.026     ; 2.332      ;
; -2.295 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.018     ; 2.320      ;
; -2.295 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.020     ; 2.318      ;
; -2.234 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.024     ; 2.432      ;
; -2.234 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.026     ; 2.430      ;
; -2.211 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.033     ; 2.244      ;
; -2.205 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.026     ; 2.238      ;
; -2.201 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.020     ; 2.224      ;
; -2.198 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.025     ; 2.434      ;
; -2.198 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.027     ; 2.432      ;
; -2.159 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.004     ; 2.089      ;
; -2.140 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.026     ; 2.336      ;
; -2.104 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.027     ; 2.338      ;
; -2.056 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.031     ; 2.084      ;
; -2.052 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.025     ; 2.070      ;
; -2.002 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.055     ; 2.013      ;
; -1.991 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.031     ; 2.182      ;
; -1.955 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.032     ; 2.184      ;
; -1.945 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.026     ; 1.853      ;
; -1.869 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.047     ; 1.865      ;
; -1.859 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.053     ; 1.865      ;
; -1.812 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.054     ; 2.019      ;
; -1.811 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.053     ; 1.980      ;
; -1.600 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.026     ; 1.640      ;
; -1.565 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.818      ; 4.360      ;
; -1.523 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.003      ; 1.460      ;
; -1.500 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.838      ; 4.628      ;
; -1.472 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.025     ; 1.708      ;
; -1.467 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.018     ; 1.492      ;
; -1.459 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.816      ; 4.565      ;
; -1.457 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.024     ; 1.492      ;
; -1.409 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.024     ; 1.607      ;
; -1.378 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.396      ; 1.876      ;
; -1.357 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.840      ; 4.174      ;
; -1.311 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.847      ; 4.135      ;
; -1.300 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.845      ; 4.122      ;
; -1.299 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.847      ; 4.123      ;
; -1.258 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.845      ; 4.393      ;
; -1.235 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.425      ; 1.762      ;
; -1.169 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.845      ; 3.991      ;
; -1.155 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.842      ; 4.287      ;
; -1.149 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.844      ; 4.283      ;
; -1.117 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.845      ; 4.252      ;
; -1.116 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.837      ; 4.243      ;
; -1.090 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.423      ; 1.615      ;
; -1.047 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.418      ; 1.567      ;
; -0.904 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.425      ; 1.431      ;
; -0.831 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.842      ; 3.963      ;
; -0.781 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.815      ; 3.886      ;
; -0.549 ; CLOCK_DIVIDE:C1|CLK_OUT      ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.500        ; 1.066      ; 1.449      ;
; -0.395 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.844      ; 3.529      ;
; -0.202 ; CLOCK_DIVIDE:C1|CLK_OUT      ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.066      ; 1.602      ;
+--------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_IN'                                                                                                  ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.968 ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLOCK_DIVIDE:C1|CLK_OUT    ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.545     ; 1.421      ;
; -0.949 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.865      ;
; -0.864 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.780      ;
; -0.859 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.775      ;
; -0.829 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.745      ;
; -0.825 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.741      ;
; -0.817 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.733      ;
; -0.817 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.733      ;
; -0.798 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.714      ;
; -0.732 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.648      ;
; -0.727 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.643      ;
; -0.727 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.643      ;
; -0.697 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.613      ;
; -0.697 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.613      ;
; -0.693 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.609      ;
; -0.517 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.362      ; 1.877      ;
; -0.513 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.362      ; 1.873      ;
; -0.486 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.362      ; 1.846      ;
; -0.385 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.362      ; 1.745      ;
; -0.354 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.362      ; 1.714      ;
; -0.249 ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.362      ; 1.609      ;
; -0.221 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.137      ;
; -0.221 ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.137      ;
; -0.214 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.130      ;
; -0.214 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.130      ;
; -0.195 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.111      ;
; -0.195 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 1.111      ;
; 0.078  ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.100     ; 0.820      ;
; 0.151  ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.082     ; 0.765      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_DIVIDE:C1|CLK_OUT'                                                                                                            ;
+-------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.009 ; CLOCK_DIVIDE:C1|CLK_OUT      ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.210      ; 1.451      ;
; 0.281 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 3.016      ; 3.297      ;
; 0.379 ; CLOCK_DIVIDE:C1|CLK_OUT      ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; -0.500       ; 1.210      ; 1.341      ;
; 0.642 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 3.015      ; 3.657      ;
; 0.662 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.988      ; 3.650      ;
; 0.724 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.594      ; 1.318      ;
; 0.740 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 3.018      ; 3.758      ;
; 0.791 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 3.018      ; 3.809      ;
; 0.826 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 3.020      ; 3.846      ;
; 0.831 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 3.009      ; 3.840      ;
; 0.858 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 3.017      ; 3.875      ;
; 0.870 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 3.015      ; 3.885      ;
; 0.883 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 3.012      ; 3.895      ;
; 0.888 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 3.019      ; 3.907      ;
; 0.894 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.587      ; 1.481      ;
; 0.931 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 3.017      ; 3.948      ;
; 0.933 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.593      ; 1.526      ;
; 1.060 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.595      ; 1.655      ;
; 1.074 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 3.018      ; 4.092      ;
; 1.119 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.991      ; 4.110      ;
; 1.136 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.031      ; 1.167      ;
; 1.142 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.026      ; 1.168      ;
; 1.146 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.026      ; 1.172      ;
; 1.149 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.053      ; 1.202      ;
; 1.206 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.566      ; 1.772      ;
; 1.222 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.026      ; 1.248      ;
; 1.233 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.989      ; 4.222      ;
; 1.289 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.054      ; 1.343      ;
; 1.312 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 3.010      ; 4.322      ;
; 1.340 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.032      ; 1.372      ;
; 1.356 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.027      ; 1.383      ;
; 1.408 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.026      ; 1.434      ;
; 1.420 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.024      ; 1.444      ;
; 1.433 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.027      ; 1.460      ;
; 1.438 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.025      ; 1.463      ;
; 1.483 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.024      ; 1.507      ;
; 1.500 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.025      ; 1.525      ;
; 1.518 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.031      ; 1.549      ;
; 1.559 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.047      ; 1.606      ;
; 1.601 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.018      ; 1.619      ;
; 1.614 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.025      ; 1.639      ;
; 1.626 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.020      ; 1.646      ;
; 1.639 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.055      ; 1.694      ;
; 1.659 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.053      ; 1.712      ;
; 1.703 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.024      ; 1.727      ;
; 1.705 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.020      ; 1.725      ;
; 1.710 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.018      ; 1.728      ;
; 1.717 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.004      ; 1.721      ;
; 1.723 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; -0.001     ; 1.722      ;
; 1.726 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.026      ; 1.752      ;
; 1.770 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.026      ; 1.796      ;
; 1.802 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; -0.001     ; 1.801      ;
; 1.807 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; -0.003     ; 1.804      ;
; 1.810 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.024      ; 1.834      ;
; 1.844 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.033      ; 1.877      ;
; 1.849 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.028      ; 1.877      ;
; 1.867 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; -0.003     ; 1.864      ;
; 1.928 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.028      ; 1.956      ;
; 1.933 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.026      ; 1.959      ;
+-------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_IN'                                                                                                  ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.406 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 0.674      ;
; 0.422 ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.100      ; 0.708      ;
; 0.500 ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.544      ; 1.230      ;
; 0.612 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.544      ; 1.342      ;
; 0.630 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.544      ; 1.360      ;
; 0.635 ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 0.903      ;
; 0.636 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 0.904      ;
; 0.636 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 0.904      ;
; 0.639 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 0.907      ;
; 0.652 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 0.920      ;
; 0.653 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 0.921      ;
; 0.738 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.544      ; 1.468      ;
; 0.752 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.544      ; 1.482      ;
; 0.756 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.544      ; 1.486      ;
; 0.953 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 1.221      ;
; 0.953 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 1.221      ;
; 0.962 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 1.230      ;
; 0.966 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 1.234      ;
; 0.966 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 1.234      ;
; 0.967 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 1.235      ;
; 0.971 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 1.239      ;
; 0.971 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 1.239      ;
; 1.074 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 1.342      ;
; 1.079 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 1.347      ;
; 1.088 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 1.356      ;
; 1.092 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 1.360      ;
; 1.093 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 1.361      ;
; 1.097 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.082      ; 1.365      ;
; 1.513 ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLOCK_DIVIDE:C1|CLK_OUT    ; CLK_IN       ; CLK_IN      ; 0.000        ; -0.363     ; 1.336      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_IN'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK_IN ; Rise       ; CLK_IN                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|CLK_OUT      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[6]   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|CLK_OUT      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[0]   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[1]   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[2]   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[3]   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[4]   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[5]   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[6]   ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|CLK_OUT      ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[0]   ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[1]   ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[2]   ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[3]   ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[4]   ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[5]   ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[6]   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLK_IN~input|o               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLK_IN~inputclkctrl|inclk[0] ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLK_IN~inputclkctrl|outclk   ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|CLK_OUT|clk               ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[0]|clk            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[1]|clk            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[2]|clk            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[3]|clk            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[4]|clk            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[5]|clk            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; CLK_IN~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLK_IN~input|i               ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|CLK_OUT|clk               ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[0]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[1]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[2]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[3]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[4]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[5]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[6]|clk            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; CLK_IN~inputclkctrl|inclk[0] ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; CLK_IN~inputclkctrl|outclk   ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; CLK_IN~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_DIVIDE:C1|CLK_OUT'                                                           ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT|datad             ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT~3|combout         ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT~3|dataa           ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|CLK_OUT  ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0|datac               ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[4]|datac            ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[4] ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0|combout             ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0clkctrl|inclk[0]     ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0clkctrl|outclk       ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|DQ_OUT|datac              ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST|datac                 ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|TRI_EN|datac              ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|DQ_OUT   ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|RST      ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|TRI_EN   ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[1]|datad            ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[3]|datad            ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[0]|datad            ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[2]|datad            ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[5]|datad            ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[1] ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[3] ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[0] ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[2] ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C1|CLK_OUT|q                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C1|CLK_OUT|q                 ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[0] ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[3] ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[1] ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[2] ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[5] ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[0]|datad            ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[3]|datad            ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[1]|datad            ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[2]|datad            ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[5]|datad            ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|DQ_OUT   ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|RST      ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|TRI_EN   ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|DQ_OUT|datac              ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST|datac                 ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|TRI_EN|datac              ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0clkctrl|inclk[0]     ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0clkctrl|outclk       ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|CLK_OUT  ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT~3|combout         ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0|combout             ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[4] ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT|datad             ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0|datac               ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[4]|datac            ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT~3|dataa           ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; CLR       ; CLOCK_DIVIDE:C1|CLK_OUT ; 7.132 ; 7.583 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; CLR       ; CLOCK_DIVIDE:C1|CLK_OUT ; -5.748 ; -6.171 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; CLK_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; 6.074 ; 5.955 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 7.364 ; 7.265 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
; RST       ; CLOCK_DIVIDE:C1|CLK_OUT ; 7.068 ; 6.983 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; CLK_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; 5.762 ; 5.646 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 7.095 ; 6.998 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
; RST       ; CLOCK_DIVIDE:C1|CLK_OUT ; 6.811 ; 6.727 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; FAR_CEL    ; HEX1[0]     ;       ; 7.513 ; 7.865 ;       ;
; FAR_CEL    ; HEX1[2]     ; 7.186 ;       ;       ; 7.512 ;
; FAR_CEL    ; HEX1[3]     ;       ; 7.182 ; 7.507 ;       ;
; FAR_CEL    ; HEX1[4]     ;       ; 6.664 ; 6.979 ;       ;
; FAR_CEL    ; HEX1[6]     ;       ; 8.432 ; 8.853 ;       ;
; FAR_CEL    ; HEX2[1]     ;       ; 6.650 ; 6.963 ;       ;
; FAR_CEL    ; HEX2[2]     ; 6.668 ;       ;       ; 6.983 ;
; FAR_CEL    ; HEX2[4]     ;       ; 6.683 ; 6.987 ;       ;
; FAR_CEL    ; HEX2[5]     ; 6.674 ;       ;       ; 6.989 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; FAR_CEL    ; HEX1[0]     ;       ; 7.256 ; 7.594 ;       ;
; FAR_CEL    ; HEX1[2]     ; 6.945 ;       ;       ; 7.259 ;
; FAR_CEL    ; HEX1[3]     ;       ; 6.943 ; 7.254 ;       ;
; FAR_CEL    ; HEX1[4]     ;       ; 6.445 ; 6.748 ;       ;
; FAR_CEL    ; HEX1[6]     ;       ; 8.193 ; 8.601 ;       ;
; FAR_CEL    ; HEX2[1]     ;       ; 6.433 ; 6.733 ;       ;
; FAR_CEL    ; HEX2[2]     ; 6.450 ;       ;       ; 6.752 ;
; FAR_CEL    ; HEX2[4]     ;       ; 6.464 ; 6.755 ;       ;
; FAR_CEL    ; HEX2[5]     ; 6.455 ;       ;       ; 6.758 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------+
; Output Enable Times                                                                        ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 7.672 ; 7.575 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 7.365 ; 7.268 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                               ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+
; Data Port ; Clock Port              ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 7.498     ; 7.595     ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                       ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+
; Data Port ; Clock Port              ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 7.194     ; 7.291     ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                      ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                                          ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
; 317.97 MHz ; 317.97 MHz      ; CLOCK_DIVIDE:C1|CLK_OUT ;                                                               ;
; 558.35 MHz ; 250.0 MHz       ; CLK_IN                  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_DIVIDE:C1|CLK_OUT ; -2.145 ; -17.253       ;
; CLK_IN                  ; -0.791 ; -3.793        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLOCK_DIVIDE:C1|CLK_OUT ; 0.010 ; 0.000         ;
; CLK_IN                  ; 0.364 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLK_IN                  ; -3.000 ; -13.280       ;
; CLOCK_DIVIDE:C1|CLK_OUT ; 0.401  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_DIVIDE:C1|CLK_OUT'                                                                                                             ;
+--------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.145 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.023     ; 2.273      ;
; -2.142 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.025     ; 2.268      ;
; -2.089 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.010      ; 2.133      ;
; -2.086 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.008      ; 2.128      ;
; -2.063 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.025     ; 2.189      ;
; -2.007 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.008      ; 2.049      ;
; -1.983 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.016     ; 2.101      ;
; -1.980 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.018     ; 2.096      ;
; -1.974 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.021     ; 2.101      ;
; -1.971 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.023     ; 2.096      ;
; -1.943 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.022     ; 2.206      ;
; -1.940 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.024     ; 2.201      ;
; -1.927 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.031     ; 2.047      ;
; -1.910 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.023     ; 2.207      ;
; -1.907 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.025     ; 2.202      ;
; -1.901 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.018     ; 2.017      ;
; -1.892 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.023     ; 2.017      ;
; -1.871 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.002      ; 1.907      ;
; -1.861 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.024     ; 2.122      ;
; -1.828 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.025     ; 2.123      ;
; -1.765 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.024     ; 1.875      ;
; -1.756 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.029     ; 1.875      ;
; -1.739 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.057     ; 1.833      ;
; -1.725 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.030     ; 1.980      ;
; -1.692 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.031     ; 1.981      ;
; -1.683 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.024     ; 1.693      ;
; -1.618 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.055     ; 1.711      ;
; -1.618 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.050     ; 1.702      ;
; -1.575 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.057     ; 1.838      ;
; -1.571 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.056     ; 1.800      ;
; -1.496 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.503      ; 4.068      ;
; -1.412 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.528      ; 4.285      ;
; -1.383 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.502      ; 4.230      ;
; -1.366 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.024     ; 1.493      ;
; -1.310 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.009      ; 1.353      ;
; -1.308 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.529      ; 3.906      ;
; -1.265 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.537      ; 3.871      ;
; -1.255 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.536      ; 3.860      ;
; -1.240 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.024     ; 1.536      ;
; -1.229 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.022     ; 1.355      ;
; -1.229 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.017     ; 1.346      ;
; -1.198 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.536      ; 4.079      ;
; -1.195 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.535      ; 3.799      ;
; -1.182 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.023     ; 1.444      ;
; -1.179 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.347      ; 1.711      ;
; -1.132 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.535      ; 3.736      ;
; -1.122 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.533      ; 4.000      ;
; -1.121 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.535      ; 4.001      ;
; -1.089 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.527      ; 3.961      ;
; -1.069 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.535      ; 3.949      ;
; -1.044 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.381      ; 1.610      ;
; -0.912 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.379      ; 1.476      ;
; -0.906 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.373      ; 1.464      ;
; -0.774 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.533      ; 3.652      ;
; -0.714 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.380      ; 1.279      ;
; -0.701 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.501      ; 3.547      ;
; -0.482 ; CLOCK_DIVIDE:C1|CLK_OUT      ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.500        ; 0.952      ; 1.332      ;
; -0.331 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 2.534      ; 3.210      ;
; -0.092 ; CLOCK_DIVIDE:C1|CLK_OUT      ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.952      ; 1.442      ;
+--------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_IN'                                                                                                   ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.791 ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLOCK_DIVIDE:C1|CLK_OUT    ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.501     ; 1.289      ;
; -0.745 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.671      ;
; -0.671 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.597      ;
; -0.666 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.592      ;
; -0.648 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.574      ;
; -0.644 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.570      ;
; -0.629 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.555      ;
; -0.629 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.555      ;
; -0.600 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.526      ;
; -0.555 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.481      ;
; -0.550 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.476      ;
; -0.550 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.476      ;
; -0.532 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.458      ;
; -0.528 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.454      ;
; -0.354 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.337      ; 1.690      ;
; -0.350 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.337      ; 1.686      ;
; -0.306 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.337      ; 1.642      ;
; -0.238 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.337      ; 1.574      ;
; -0.190 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.337      ; 1.526      ;
; -0.118 ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.337      ; 1.454      ;
; -0.094 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.020      ;
; -0.094 ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.020      ;
; -0.089 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.015      ;
; -0.089 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.015      ;
; -0.078 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.004      ;
; -0.078 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 1.004      ;
; 0.164  ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.090     ; 0.745      ;
; 0.243  ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.073     ; 0.683      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_DIVIDE:C1|CLK_OUT'                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.010 ; CLOCK_DIVIDE:C1|CLK_OUT      ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.083      ; 1.306      ;
; 0.316 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.689      ; 3.005      ;
; 0.412 ; CLOCK_DIVIDE:C1|CLK_OUT      ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; -0.500       ; 1.083      ; 1.228      ;
; 0.625 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.687      ; 3.312      ;
; 0.654 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.689      ; 3.343      ;
; 0.681 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.656      ; 3.337      ;
; 0.684 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.535      ; 1.219      ;
; 0.695 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.690      ; 3.385      ;
; 0.734 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.691      ; 3.425      ;
; 0.757 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.682      ; 3.439      ;
; 0.764 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.689      ; 3.453      ;
; 0.770 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.688      ; 3.458      ;
; 0.792 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.684      ; 3.476      ;
; 0.794 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.528      ; 1.322      ;
; 0.801 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.691      ; 3.492      ;
; 0.850 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.534      ; 1.384      ;
; 0.868 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.690      ; 3.558      ;
; 0.969 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.535      ; 1.504      ;
; 0.999 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.690      ; 3.689      ;
; 1.029 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.029      ; 1.058      ;
; 1.036 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.658      ; 3.694      ;
; 1.039 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.023      ; 1.062      ;
; 1.043 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.024      ; 1.067      ;
; 1.049 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.055      ; 1.104      ;
; 1.104 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.502      ; 1.606      ;
; 1.108 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.023      ; 1.131      ;
; 1.150 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.057      ; 1.207      ;
; 1.156 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.657      ; 3.813      ;
; 1.213 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 2.683      ; 3.896      ;
; 1.220 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.031      ; 1.251      ;
; 1.236 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.025      ; 1.261      ;
; 1.277 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.022      ; 1.299      ;
; 1.292 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.024      ; 1.316      ;
; 1.294 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.025      ; 1.319      ;
; 1.298 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.024      ; 1.322      ;
; 1.352 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.023      ; 1.375      ;
; 1.355 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.021      ; 1.376      ;
; 1.390 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.050      ; 1.440      ;
; 1.391 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.030      ; 1.421      ;
; 1.439 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.016      ; 1.455      ;
; 1.460 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.024      ; 1.484      ;
; 1.466 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.057      ; 1.523      ;
; 1.476 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.018      ; 1.494      ;
; 1.484 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.056      ; 1.540      ;
; 1.534 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.018      ; 1.552      ;
; 1.535 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.022      ; 1.557      ;
; 1.538 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.017      ; 1.555      ;
; 1.548 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; -0.002     ; 1.546      ;
; 1.564 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; -0.008     ; 1.556      ;
; 1.570 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.024      ; 1.594      ;
; 1.622 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; -0.008     ; 1.614      ;
; 1.626 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; -0.009     ; 1.617      ;
; 1.632 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.023      ; 1.655      ;
; 1.634 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.023      ; 1.657      ;
; 1.669 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.031      ; 1.700      ;
; 1.680 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; -0.010     ; 1.670      ;
; 1.685 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.025      ; 1.710      ;
; 1.743 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.025      ; 1.768      ;
; 1.747 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.024      ; 1.771      ;
+-------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_IN'                                                                                                   ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.364 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 0.608      ;
; 0.382 ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.090      ; 0.643      ;
; 0.441 ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.500      ; 1.112      ;
; 0.542 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.500      ; 1.213      ;
; 0.556 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.500      ; 1.227      ;
; 0.580 ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 0.824      ;
; 0.583 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 0.827      ;
; 0.583 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 0.827      ;
; 0.585 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 0.829      ;
; 0.600 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 0.844      ;
; 0.652 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.500      ; 1.323      ;
; 0.661 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.500      ; 1.332      ;
; 0.666 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.500      ; 1.337      ;
; 0.868 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 1.112      ;
; 0.870 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 1.114      ;
; 0.870 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 1.114      ;
; 0.873 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 1.117      ;
; 0.873 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 1.117      ;
; 0.879 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 1.123      ;
; 0.884 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 1.128      ;
; 0.884 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 1.128      ;
; 0.969 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 1.213      ;
; 0.978 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 1.222      ;
; 0.980 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 1.224      ;
; 0.983 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 1.227      ;
; 0.989 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 1.233      ;
; 0.994 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.073      ; 1.238      ;
; 1.400 ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLOCK_DIVIDE:C1|CLK_OUT    ; CLK_IN       ; CLK_IN      ; 0.000        ; -0.338     ; 1.233      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_IN'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK_IN ; Rise       ; CLK_IN                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|CLK_OUT      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[6]   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|CLK_OUT      ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[0]   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[1]   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[2]   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[3]   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[4]   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[5]   ;
; 0.295  ; 0.513        ; 0.218          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[6]   ;
; 0.298  ; 0.484        ; 0.186          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[6]   ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|CLK_OUT      ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[0]   ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[1]   ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[2]   ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[3]   ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[4]   ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[5]   ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLK_IN~input|o               ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLK_IN~inputclkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLK_IN~inputclkctrl|outclk   ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|CLK_OUT|clk               ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[0]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[1]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[2]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[3]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[4]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[5]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; CLK_IN~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLK_IN~input|i               ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[6]|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|CLK_OUT|clk               ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[0]|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[1]|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[2]|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[3]|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[4]|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[5]|clk            ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; CLK_IN~inputclkctrl|inclk[0] ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; CLK_IN~inputclkctrl|outclk   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; CLK_IN~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_DIVIDE:C1|CLK_OUT'                                                            ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT|datad             ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT~3|dataa           ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0|datac               ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[4]|datac            ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT~3|combout         ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[4] ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0|combout             ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|CLK_OUT  ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0clkctrl|inclk[0]     ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0clkctrl|outclk       ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[1]|datad            ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[2]|datad            ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[5]|datad            ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[0]|datad            ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[3]|datad            ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST|datac                 ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|DQ_OUT|datac              ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|TRI_EN|datac              ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[1] ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[5] ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[0] ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[2] ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[3] ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|DQ_OUT   ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|RST      ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|RST      ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|TRI_EN   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C1|CLK_OUT|q                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C1|CLK_OUT|q                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|DQ_OUT   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|TRI_EN   ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[1] ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[2] ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[5] ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[0] ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[3] ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|DQ_OUT|datac              ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST|datac                 ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|TRI_EN|datac              ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[1]|datad            ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[5]|datad            ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[0]|datad            ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[2]|datad            ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[3]|datad            ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|CLK_OUT  ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0clkctrl|inclk[0]     ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0clkctrl|outclk       ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT~3|combout         ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT|datad             ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0|combout             ;
; 0.569 ; 0.569        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[4] ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0|datac               ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[4]|datac            ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT~3|dataa           ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; CLR       ; CLOCK_DIVIDE:C1|CLK_OUT ; 6.472 ; 6.710 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; CLR       ; CLOCK_DIVIDE:C1|CLK_OUT ; -5.220 ; -5.454 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; CLK_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; 5.487 ; 5.310 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 6.582 ; 6.475 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
; RST       ; CLOCK_DIVIDE:C1|CLK_OUT ; 6.307 ; 6.218 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; CLK_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; 5.185 ; 5.014 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 6.323 ; 6.219 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
; RST       ; CLOCK_DIVIDE:C1|CLK_OUT ; 6.059 ; 5.972 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; FAR_CEL    ; HEX1[0]     ;       ; 6.695 ; 6.923 ;       ;
; FAR_CEL    ; HEX1[2]     ; 6.407 ;       ;       ; 6.603 ;
; FAR_CEL    ; HEX1[3]     ;       ; 6.411 ; 6.602 ;       ;
; FAR_CEL    ; HEX1[4]     ;       ; 5.916 ; 6.137 ;       ;
; FAR_CEL    ; HEX1[6]     ;       ; 7.477 ; 7.748 ;       ;
; FAR_CEL    ; HEX2[1]     ;       ; 5.903 ; 6.123 ;       ;
; FAR_CEL    ; HEX2[2]     ; 5.920 ;       ;       ; 6.141 ;
; FAR_CEL    ; HEX2[4]     ;       ; 5.935 ; 6.141 ;       ;
; FAR_CEL    ; HEX2[5]     ; 5.926 ;       ;       ; 6.147 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; FAR_CEL    ; HEX1[0]     ;       ; 6.454 ; 6.671 ;       ;
; FAR_CEL    ; HEX1[2]     ; 6.182 ;       ;       ; 6.367 ;
; FAR_CEL    ; HEX1[3]     ;       ; 6.187 ; 6.367 ;       ;
; FAR_CEL    ; HEX1[4]     ;       ; 5.711 ; 5.921 ;       ;
; FAR_CEL    ; HEX1[6]     ;       ; 7.253 ; 7.513 ;       ;
; FAR_CEL    ; HEX2[1]     ;       ; 5.700 ; 5.908 ;       ;
; FAR_CEL    ; HEX2[2]     ; 5.716 ;       ;       ; 5.925 ;
; FAR_CEL    ; HEX2[4]     ;       ; 5.730 ; 5.924 ;       ;
; FAR_CEL    ; HEX2[5]     ; 5.721 ;       ;       ; 5.931 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------+
; Output Enable Times                                                                        ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 6.848 ; 6.779 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 6.563 ; 6.494 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                               ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+
; Data Port ; Clock Port              ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 6.667     ; 6.736     ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                       ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+
; Data Port ; Clock Port              ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 6.386     ; 6.455     ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_DIVIDE:C1|CLK_OUT ; -0.673 ; -4.355        ;
; CLK_IN                  ; 0.040  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000 ; 0.000         ;
; CLK_IN                  ; 0.187 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLK_IN                  ; -3.000 ; -11.514       ;
; CLOCK_DIVIDE:C1|CLK_OUT ; 0.399  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_DIVIDE:C1|CLK_OUT'                                                                                                             ;
+--------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.673 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.012     ; 1.199      ;
; -0.672 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.014     ; 1.196      ;
; -0.646 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.010     ; 1.110      ;
; -0.645 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.012     ; 1.107      ;
; -0.620 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.014     ; 1.144      ;
; -0.608 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.010     ; 1.132      ;
; -0.607 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.012     ; 1.129      ;
; -0.599 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.005     ; 1.118      ;
; -0.598 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.007     ; 1.115      ;
; -0.593 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.012     ; 1.055      ;
; -0.574 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.011     ; 1.186      ;
; -0.573 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.013     ; 1.183      ;
; -0.556 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.012     ; 1.185      ;
; -0.555 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.012     ; 1.077      ;
; -0.555 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.014     ; 1.182      ;
; -0.553 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.020     ; 1.071      ;
; -0.546 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.007     ; 1.063      ;
; -0.526 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.018     ; 0.982      ;
; -0.521 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.013     ; 1.131      ;
; -0.503 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.014     ; 1.130      ;
; -0.488 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.018     ; 1.004      ;
; -0.479 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.013     ; 0.990      ;
; -0.454 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.019     ; 1.058      ;
; -0.436 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.020     ; 1.057      ;
; -0.435 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.015     ; 0.958      ;
; -0.414 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.013     ; 0.875      ;
; -0.378 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.013     ; 0.899      ;
; -0.361 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.008     ; 0.877      ;
; -0.354 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.015     ; 0.980      ;
; -0.336 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.014     ; 0.945      ;
; -0.324 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.522      ; 2.344      ;
; -0.276 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.013     ; 0.801      ;
; -0.256 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.517      ; 2.434      ;
; -0.249 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.011     ; 0.712      ;
; -0.222 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.522      ; 2.405      ;
; -0.203 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.524      ; 2.225      ;
; -0.202 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.006     ; 0.720      ;
; -0.198 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.013     ; 0.826      ;
; -0.184 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.011     ; 0.707      ;
; -0.177 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; -0.012     ; 0.788      ;
; -0.131 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.525      ; 2.317      ;
; -0.119 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.200      ; 0.878      ;
; -0.110 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.517      ; 2.125      ;
; -0.095 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.525      ; 2.118      ;
; -0.065 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.524      ; 2.250      ;
; -0.058 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.203      ; 0.820      ;
; -0.047 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.523      ; 2.068      ;
; -0.023 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.195      ; 0.777      ;
; -0.020 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.523      ; 2.041      ;
; 0.006  ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.201      ; 0.754      ;
; 0.015  ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.524      ; 2.170      ;
; 0.017  ; CLOCK_DIVIDE:C1|CLK_OUT      ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.500        ; 0.521      ; 0.668      ;
; 0.046  ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.522      ; 2.137      ;
; 0.050  ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.516      ; 2.127      ;
; 0.060  ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.202      ; 0.701      ;
; 0.196  ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.521      ; 1.986      ;
; 0.224  ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.522      ; 1.959      ;
; 0.420  ; CLOCK_DIVIDE:C1|CLK_OUT      ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 0.521      ; 0.765      ;
; 0.431  ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 1.000        ; 1.523      ; 1.753      ;
+--------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_IN'                                                                                                  ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.040 ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLOCK_DIVIDE:C1|CLK_OUT    ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.257     ; 0.690      ;
; 0.051 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.893      ;
; 0.099 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.845      ;
; 0.100 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.844      ;
; 0.115 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.829      ;
; 0.119 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.825      ;
; 0.120 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.824      ;
; 0.130 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.814      ;
; 0.130 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.814      ;
; 0.167 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.777      ;
; 0.168 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.776      ;
; 0.168 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.776      ;
; 0.198 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.746      ;
; 0.198 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.746      ;
; 0.198 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.746      ;
; 0.253 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.163      ; 0.897      ;
; 0.268 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.163      ; 0.882      ;
; 0.268 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.163      ; 0.882      ;
; 0.322 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.163      ; 0.828      ;
; 0.336 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.163      ; 0.814      ;
; 0.403 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.541      ;
; 0.403 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.541      ;
; 0.404 ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.540      ;
; 0.404 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.540      ;
; 0.404 ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.163      ; 0.746      ;
; 0.412 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.532      ;
; 0.413 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.531      ;
; 0.552 ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.051     ; 0.384      ;
; 0.585 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLK_IN       ; CLK_IN      ; 1.000        ; -0.043     ; 0.359      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_DIVIDE:C1|CLK_OUT'                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.000 ; CLOCK_DIVIDE:C1|CLK_OUT      ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.589      ; 0.694      ;
; 0.023 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.613      ; 1.636      ;
; 0.125 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.612      ; 1.737      ;
; 0.136 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.611      ; 1.747      ;
; 0.143 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.613      ; 1.756      ;
; 0.195 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.614      ; 1.809      ;
; 0.206 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.606      ; 1.812      ;
; 0.210 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.612      ; 1.822      ;
; 0.214 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.607      ; 1.821      ;
; 0.219 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.611      ; 1.830      ;
; 0.226 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|DQ_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.613      ; 1.839      ;
; 0.271 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.614      ; 1.885      ;
; 0.312 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.283      ; 0.595      ;
; 0.346 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.613      ; 1.959      ;
; 0.385 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|TRI_EN   ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.612      ; 1.997      ;
; 0.397 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.276      ; 0.673      ;
; 0.403 ; CLOCK_DIVIDE:C1|CLK_OUT      ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; -0.500       ; 0.589      ; 0.617      ;
; 0.411 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.613      ; 2.024      ;
; 0.435 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.282      ; 0.717      ;
; 0.483 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.611      ; 2.094      ;
; 0.495 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.283      ; 0.778      ;
; 0.527 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.013      ; 0.540      ;
; 0.527 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.018      ; 0.545      ;
; 0.537 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.012      ; 0.549      ;
; 0.544 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|RST      ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 1.606      ; 2.150      ;
; 0.551 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.013      ; 0.564      ;
; 0.556 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.012      ; 0.568      ;
; 0.561 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|CLK_OUT  ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.281      ; 0.842      ;
; 0.601 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.020      ; 0.621      ;
; 0.605 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.015      ; 0.620      ;
; 0.630 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.014      ; 0.644      ;
; 0.640 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.013      ; 0.653      ;
; 0.652 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.014      ; 0.666      ;
; 0.653 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.013      ; 0.666      ;
; 0.667 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.011      ; 0.678      ;
; 0.679 ; DS1620_INTERFACE:C3|count[5] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.012      ; 0.691      ;
; 0.690 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.019      ; 0.709      ;
; 0.704 ; DS1620_INTERFACE:C3|count[0] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.010      ; 0.714      ;
; 0.726 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.013      ; 0.739      ;
; 0.726 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.005      ; 0.731      ;
; 0.730 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.008      ; 0.738      ;
; 0.752 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.015      ; 0.767      ;
; 0.756 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.007      ; 0.763      ;
; 0.758 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.018      ; 0.776      ;
; 0.770 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.011      ; 0.781      ;
; 0.772 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[4] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.014      ; 0.786      ;
; 0.777 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.007      ; 0.784      ;
; 0.778 ; DS1620_INTERFACE:C3|count[2] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.006      ; 0.784      ;
; 0.788 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.012      ; 0.800      ;
; 0.798 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.013      ; 0.811      ;
; 0.805 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.012      ; 0.817      ;
; 0.809 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.012      ; 0.821      ;
; 0.810 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.011      ; 0.821      ;
; 0.820 ; DS1620_INTERFACE:C3|count[1] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.012      ; 0.832      ;
; 0.836 ; DS1620_INTERFACE:C3|count[4] ; DS1620_INTERFACE:C3|count[3] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.010      ; 0.846      ;
; 0.837 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[2] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.020      ; 0.857      ;
; 0.867 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[0] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.014      ; 0.881      ;
; 0.888 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[1] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.014      ; 0.902      ;
; 0.889 ; DS1620_INTERFACE:C3|count[3] ; DS1620_INTERFACE:C3|count[5] ; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0.000        ; 0.013      ; 0.902      ;
+-------+------------------------------+------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_IN'                                                                                                   ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.314      ;
; 0.190 ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.051      ; 0.325      ;
; 0.232 ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.257      ; 0.573      ;
; 0.286 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.257      ; 0.627      ;
; 0.288 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.415      ;
; 0.288 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.415      ;
; 0.288 ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.415      ;
; 0.289 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.416      ;
; 0.294 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.421      ;
; 0.294 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.421      ;
; 0.299 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.257      ; 0.640      ;
; 0.352 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.257      ; 0.693      ;
; 0.364 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.257      ; 0.705      ;
; 0.365 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.257      ; 0.706      ;
; 0.437 ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.564      ;
; 0.437 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.564      ;
; 0.446 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.573      ;
; 0.447 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.574      ;
; 0.447 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.574      ;
; 0.449 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.576      ;
; 0.450 ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.577      ;
; 0.450 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[3] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.577      ;
; 0.500 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.627      ;
; 0.503 ; CLOCK_DIVIDE:C1|NXT_CLK[2] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.630      ;
; 0.512 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.639      ;
; 0.513 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[4] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.640      ;
; 0.515 ; CLOCK_DIVIDE:C1|NXT_CLK[0] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.642      ;
; 0.516 ; CLOCK_DIVIDE:C1|NXT_CLK[1] ; CLOCK_DIVIDE:C1|NXT_CLK[5] ; CLK_IN       ; CLK_IN      ; 0.000        ; 0.043      ; 0.643      ;
; 0.690 ; CLOCK_DIVIDE:C1|NXT_CLK[6] ; CLOCK_DIVIDE:C1|CLK_OUT    ; CLK_IN       ; CLK_IN      ; 0.000        ; -0.164     ; 0.610      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_IN'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK_IN ; Rise       ; CLK_IN                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|CLK_OUT      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[6]   ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[6]   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|CLK_OUT      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[0]   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[1]   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[2]   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[3]   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[4]   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[5]   ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[6]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[0]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[1]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[2]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[3]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[4]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|NXT_CLK[5]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; C1|CLK_OUT|clk               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLK_IN~input|o               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLK_IN~inputclkctrl|inclk[0] ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLK_IN~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; CLK_IN~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_IN ; Rise       ; CLK_IN~input|i               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|CLK_OUT      ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[0]   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[1]   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[2]   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[3]   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[4]   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[5]   ;
; 0.684  ; 0.900        ; 0.216          ; High Pulse Width ; CLK_IN ; Rise       ; CLOCK_DIVIDE:C1|NXT_CLK[6]   ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; CLK_IN~inputclkctrl|inclk[0] ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; CLK_IN~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; CLK_IN~input|o               ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|CLK_OUT|clk               ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[0]|clk            ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[1]|clk            ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[2]|clk            ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[3]|clk            ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[4]|clk            ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[5]|clk            ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; CLK_IN ; Rise       ; C1|NXT_CLK[6]|clk            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_DIVIDE:C1|CLK_OUT'                                                            ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|DQ_OUT   ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|RST      ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|TRI_EN   ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|DQ_OUT|datac              ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST|datac                 ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|TRI_EN|datac              ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT|datad             ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|CLK_OUT  ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT~3|combout         ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0clkctrl|inclk[0]     ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0clkctrl|outclk       ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT~3|dataa           ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0|combout             ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[4] ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0|datac               ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[4]|datac            ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[1]|datad            ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[2]|datad            ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[5]|datad            ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[0]|datad            ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[3]|datad            ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[1] ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[2] ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[5] ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[0] ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C1|CLK_OUT|q                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C1|CLK_OUT|q                 ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[1] ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[5] ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[0] ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[2] ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[3] ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[1]|datad            ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[5]|datad            ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[0]|datad            ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[2]|datad            ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[3]|datad            ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|count[4]|datac            ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT~3|combout         ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0|datac               ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|count[4] ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0|combout             ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT~3|dataa           ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|CLK_OUT  ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|CLK_OUT|datad             ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0clkctrl|inclk[0]     ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST~0clkctrl|outclk       ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|DQ_OUT|datac              ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|RST|datac                 ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; CLOCK_DIVIDE:C1|CLK_OUT ; Rise       ; C3|TRI_EN|datac              ;
; 0.597 ; 0.597        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|DQ_OUT   ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|RST      ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; CLOCK_DIVIDE:C1|CLK_OUT ; Fall       ; DS1620_INTERFACE:C3|TRI_EN   ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; CLR       ; CLOCK_DIVIDE:C1|CLK_OUT ; 3.587 ; 4.351 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; CLR       ; CLOCK_DIVIDE:C1|CLK_OUT ; -2.897 ; -3.608 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; CLK_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; 3.129 ; 3.234 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 3.910 ; 3.943 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
; RST       ; CLOCK_DIVIDE:C1|CLK_OUT ; 3.760 ; 3.782 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; CLK_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; 2.978 ; 3.079 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 3.772 ; 3.804 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
; RST       ; CLOCK_DIVIDE:C1|CLK_OUT ; 3.629 ; 3.650 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; FAR_CEL    ; HEX1[0]     ;       ; 3.956 ; 4.596 ;       ;
; FAR_CEL    ; HEX1[2]     ; 3.788 ;       ;       ; 4.412 ;
; FAR_CEL    ; HEX1[3]     ;       ; 3.805 ; 4.422 ;       ;
; FAR_CEL    ; HEX1[4]     ;       ; 3.556 ; 4.138 ;       ;
; FAR_CEL    ; HEX1[6]     ;       ; 4.663 ; 5.318 ;       ;
; FAR_CEL    ; HEX2[1]     ;       ; 3.547 ; 4.127 ;       ;
; FAR_CEL    ; HEX2[2]     ; 3.561 ;       ;       ; 4.143 ;
; FAR_CEL    ; HEX2[4]     ;       ; 3.556 ; 4.133 ;       ;
; FAR_CEL    ; HEX2[5]     ; 3.566 ;       ;       ; 4.148 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; FAR_CEL    ; HEX1[0]     ;       ; 3.825 ; 4.457 ;       ;
; FAR_CEL    ; HEX1[2]     ; 3.666 ;       ;       ; 4.283 ;
; FAR_CEL    ; HEX1[3]     ;       ; 3.683 ; 4.293 ;       ;
; FAR_CEL    ; HEX1[4]     ;       ; 3.444 ; 4.021 ;       ;
; FAR_CEL    ; HEX1[6]     ;       ; 4.542 ; 5.189 ;       ;
; FAR_CEL    ; HEX2[1]     ;       ; 3.436 ; 4.011 ;       ;
; FAR_CEL    ; HEX2[2]     ; 3.449 ;       ;       ; 4.025 ;
; FAR_CEL    ; HEX2[4]     ;       ; 3.444 ; 4.016 ;       ;
; FAR_CEL    ; HEX2[5]     ; 3.454 ;       ;       ; 4.031 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------+
; Output Enable Times                                                                        ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 4.061 ; 4.047 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 3.918 ; 3.904 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                               ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+
; Data Port ; Clock Port              ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 4.085     ; 4.099     ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                       ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+
; Data Port ; Clock Port              ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 3.940     ; 3.954     ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-----------+-----------+------------+-------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Clock                    ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -2.454  ; 0.000 ; N/A      ; N/A     ; -3.000              ;
;  CLK_IN                  ; -0.968  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_DIVIDE:C1|CLK_OUT ; -2.454  ; 0.000 ; N/A      ; N/A     ; 0.369               ;
; Design-wide TNS          ; -24.478 ; 0.0   ; 0.0      ; 0.0     ; -13.28              ;
;  CLK_IN                  ; -4.998  ; 0.000 ; N/A      ; N/A     ; -13.280             ;
;  CLOCK_DIVIDE:C1|CLK_OUT ; -19.480 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+--------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; CLR       ; CLOCK_DIVIDE:C1|CLK_OUT ; 7.132 ; 7.583 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; CLR       ; CLOCK_DIVIDE:C1|CLK_OUT ; -2.897 ; -3.608 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; CLK_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; 6.074 ; 5.955 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 7.364 ; 7.265 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
; RST       ; CLOCK_DIVIDE:C1|CLK_OUT ; 7.068 ; 6.983 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; CLK_OUT   ; CLOCK_DIVIDE:C1|CLK_OUT ; 2.978 ; 3.079 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
; DQ        ; CLOCK_DIVIDE:C1|CLK_OUT ; 3.772 ; 3.804 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
; RST       ; CLOCK_DIVIDE:C1|CLK_OUT ; 3.629 ; 3.650 ; Fall       ; CLOCK_DIVIDE:C1|CLK_OUT ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; FAR_CEL    ; HEX1[0]     ;       ; 7.513 ; 7.865 ;       ;
; FAR_CEL    ; HEX1[2]     ; 7.186 ;       ;       ; 7.512 ;
; FAR_CEL    ; HEX1[3]     ;       ; 7.182 ; 7.507 ;       ;
; FAR_CEL    ; HEX1[4]     ;       ; 6.664 ; 6.979 ;       ;
; FAR_CEL    ; HEX1[6]     ;       ; 8.432 ; 8.853 ;       ;
; FAR_CEL    ; HEX2[1]     ;       ; 6.650 ; 6.963 ;       ;
; FAR_CEL    ; HEX2[2]     ; 6.668 ;       ;       ; 6.983 ;
; FAR_CEL    ; HEX2[4]     ;       ; 6.683 ; 6.987 ;       ;
; FAR_CEL    ; HEX2[5]     ; 6.674 ;       ;       ; 6.989 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; FAR_CEL    ; HEX1[0]     ;       ; 3.825 ; 4.457 ;       ;
; FAR_CEL    ; HEX1[2]     ; 3.666 ;       ;       ; 4.283 ;
; FAR_CEL    ; HEX1[3]     ;       ; 3.683 ; 4.293 ;       ;
; FAR_CEL    ; HEX1[4]     ;       ; 3.444 ; 4.021 ;       ;
; FAR_CEL    ; HEX1[6]     ;       ; 4.542 ; 5.189 ;       ;
; FAR_CEL    ; HEX2[1]     ;       ; 3.436 ; 4.011 ;       ;
; FAR_CEL    ; HEX2[2]     ; 3.449 ;       ;       ; 4.025 ;
; FAR_CEL    ; HEX2[4]     ;       ; 3.444 ; 4.016 ;       ;
; FAR_CEL    ; HEX2[5]     ; 3.454 ;       ;       ; 4.031 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; CLK_OUT       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RST           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DQ                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FAR_CEL                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLR                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK_IN                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CLK_OUT       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; RST           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CLK_OUT       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; RST           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CLK_OUT       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RST           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; CLK_IN                  ; CLK_IN                  ; 29       ; 0        ; 0        ; 0        ;
; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0        ; 0        ; 1        ; 107      ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; CLK_IN                  ; CLK_IN                  ; 29       ; 0        ; 0        ; 0        ;
; CLOCK_DIVIDE:C1|CLK_OUT ; CLOCK_DIVIDE:C1|CLK_OUT ; 0        ; 0        ; 1        ; 107      ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Apr 10 14:22:56 2015
Info: Command: quartus_sta lab8 -c lab8
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab8.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_IN CLK_IN
    Info (332105): create_clock -period 1.000 -name CLOCK_DIVIDE:C1|CLK_OUT CLOCK_DIVIDE:C1|CLK_OUT
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.454
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.454       -19.480 CLOCK_DIVIDE:C1|CLK_OUT 
    Info (332119):    -0.968        -4.998 CLK_IN 
Info (332146): Worst-case hold slack is 0.009
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.009         0.000 CLOCK_DIVIDE:C1|CLK_OUT 
    Info (332119):     0.406         0.000 CLK_IN 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -13.280 CLK_IN 
    Info (332119):     0.369         0.000 CLOCK_DIVIDE:C1|CLK_OUT 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.145
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.145       -17.253 CLOCK_DIVIDE:C1|CLK_OUT 
    Info (332119):    -0.791        -3.793 CLK_IN 
Info (332146): Worst-case hold slack is 0.010
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.010         0.000 CLOCK_DIVIDE:C1|CLK_OUT 
    Info (332119):     0.364         0.000 CLK_IN 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -13.280 CLK_IN 
    Info (332119):     0.401         0.000 CLOCK_DIVIDE:C1|CLK_OUT 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.673
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.673        -4.355 CLOCK_DIVIDE:C1|CLK_OUT 
    Info (332119):     0.040         0.000 CLK_IN 
Info (332146): Worst-case hold slack is 0.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.000         0.000 CLOCK_DIVIDE:C1|CLK_OUT 
    Info (332119):     0.187         0.000 CLK_IN 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -11.514 CLK_IN 
    Info (332119):     0.399         0.000 CLOCK_DIVIDE:C1|CLK_OUT 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 420 megabytes
    Info: Processing ended: Fri Apr 10 14:23:00 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


