TimeQuest Timing Analyzer report for lab3
Thu Nov  5 16:12:34 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab3                                                              ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 275.94 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.624 ; -17.409            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.682 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -28.700                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                   ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.624 ; register4bits:inst2|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.083     ; 3.539      ;
; -2.606 ; register4bits:inst2|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.083     ; 3.521      ;
; -2.449 ; register4bits:inst2|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.778      ;
; -2.448 ; register4bits:inst2|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.331      ; 3.777      ;
; -2.446 ; register4bits:inst2|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.775      ;
; -2.434 ; register4bits:inst2|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.763      ;
; -2.433 ; register4bits:inst2|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.331      ; 3.762      ;
; -2.431 ; register4bits:inst2|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.760      ;
; -2.428 ; register4bits:inst3|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.083     ; 3.343      ;
; -2.410 ; register4bits:inst4|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.082     ; 3.326      ;
; -2.354 ; register4bits:inst4|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.082     ; 3.270      ;
; -2.235 ; register4bits:inst4|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.565      ;
; -2.234 ; register4bits:inst4|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.332      ; 3.564      ;
; -2.232 ; register4bits:inst4|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.562      ;
; -2.230 ; register4bits:inst3|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.559      ;
; -2.229 ; register4bits:inst3|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.331      ; 3.558      ;
; -2.229 ; register4bits:inst3|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.558      ;
; -2.217 ; register4bits:inst2|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.547      ;
; -2.160 ; register4bits:inst4|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.490      ;
; -2.159 ; register4bits:inst4|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.332      ; 3.489      ;
; -2.157 ; register4bits:inst4|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.487      ;
; -2.086 ; register4bits:inst3|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.083     ; 3.001      ;
; -2.080 ; register4bits:inst4|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.995      ;
; -2.069 ; register4bits:inst2|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.398      ;
; -2.054 ; register4bits:inst2|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.383      ;
; -2.033 ; register4bits:inst3|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.949      ;
; -2.018 ; register4bits:inst2|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.347      ;
; -2.017 ; register4bits:inst2|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.331      ; 3.346      ;
; -2.010 ; register4bits:inst2|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.339      ;
; -1.985 ; register4bits:inst3|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.314      ;
; -1.959 ; register4bits:inst4|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.288      ;
; -1.925 ; register4bits:inst3|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.255      ;
; -1.920 ; register4bits:inst2|inst2 ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.332      ; 3.250      ;
; -1.909 ; register4bits:inst2|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.825      ;
; -1.909 ; register4bits:inst4|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.238      ;
; -1.908 ; register4bits:inst4|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.331      ; 3.237      ;
; -1.908 ; register4bits:inst2|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.333      ; 3.239      ;
; -1.907 ; register4bits:inst4|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.236      ;
; -1.887 ; register4bits:inst3|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.331      ; 3.216      ;
; -1.887 ; register4bits:inst3|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.216      ;
; -1.865 ; register4bits:inst4|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.780      ;
; -1.855 ; register4bits:inst4|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.185      ;
; -1.852 ; register4bits:inst3|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.181      ;
; -1.850 ; register4bits:inst2|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.179      ;
; -1.835 ; register4bits:inst2|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.164      ;
; -1.834 ; register4bits:inst3|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.332      ; 3.164      ;
; -1.834 ; register4bits:inst3|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.164      ;
; -1.780 ; register4bits:inst4|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.110      ;
; -1.710 ; register4bits:inst2|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.332      ; 3.040      ;
; -1.710 ; register4bits:inst2|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.040      ;
; -1.692 ; register4bits:inst4|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.331      ; 3.021      ;
; -1.690 ; register4bits:inst4|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.019      ;
; -1.636 ; register4bits:inst4|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.332      ; 2.966      ;
; -1.633 ; register4bits:inst2|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.962      ;
; -1.622 ; register4bits:inst3|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.951      ;
; -1.616 ; register4bits:inst3|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.333      ; 2.947      ;
; -1.603 ; register4bits:inst2|inst2 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.932      ;
; -1.597 ; register4bits:inst3|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.926      ;
; -1.596 ; register4bits:inst3|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.331      ; 2.925      ;
; -1.590 ; register4bits:inst4|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.333      ; 2.921      ;
; -1.589 ; register4bits:inst3|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.918      ;
; -1.561 ; register4bits:inst4|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.332      ; 2.891      ;
; -1.552 ; register4bits:inst2|inst3 ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.332      ; 2.882      ;
; -1.530 ; register4bits:inst4|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.859      ;
; -1.521 ; register4bits:inst3|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.436      ;
; -1.510 ; register4bits:inst3|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.839      ;
; -1.498 ; register4bits:inst3|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.827      ;
; -1.472 ; register4bits:inst4|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.801      ;
; -1.457 ; register4bits:inst3|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.332      ; 2.787      ;
; -1.449 ; register4bits:inst2|inst3 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.778      ;
; -1.447 ; register4bits:inst2|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.776      ;
; -1.389 ; register4bits:inst4|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 2.719      ;
; -1.375 ; register4bits:inst2|inst1 ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.332      ; 2.705      ;
; -1.359 ; register4bits:inst2|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.332      ; 2.689      ;
; -1.355 ; register4bits:inst4|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 2.685      ;
; -1.355 ; register4bits:inst3|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.684      ;
; -1.338 ; register4bits:inst2|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 2.668      ;
; -1.333 ; register4bits:inst2|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.332      ; 2.663      ;
; -1.313 ; register4bits:inst4|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.642      ;
; -1.236 ; register4bits:inst3|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.332      ; 2.566      ;
; -1.212 ; register4bits:inst3|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.541      ;
; -1.127 ; register4bits:inst2|inst3 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.456      ;
; -0.989 ; register4bits:inst3|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 2.319      ;
; -0.932 ; register4bits:inst3|inst1 ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.332      ; 2.262      ;
; -0.928 ; register4bits:inst3|inst3 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.257      ;
; -0.762 ; register4bits:inst3|inst2 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.331      ; 2.091      ;
; -0.257 ; register4bits:inst2|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.083     ; 1.172      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                   ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.682 ; register4bits:inst3|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.380      ;
; 0.703 ; register4bits:inst2|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 1.401      ;
; 0.838 ; register4bits:inst2|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.104      ;
; 0.891 ; register4bits:inst3|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.589      ;
; 0.979 ; register4bits:inst2|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.677      ;
; 1.018 ; register4bits:inst2|inst3 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.716      ;
; 1.020 ; register4bits:inst3|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.718      ;
; 1.037 ; register4bits:inst2|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.735      ;
; 1.086 ; register4bits:inst2|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.784      ;
; 1.100 ; register4bits:inst3|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.798      ;
; 1.132 ; register4bits:inst3|inst2 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.830      ;
; 1.132 ; register4bits:inst3|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.830      ;
; 1.171 ; register4bits:inst2|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.869      ;
; 1.174 ; register4bits:inst2|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 1.872      ;
; 1.181 ; register4bits:inst4|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.879      ;
; 1.223 ; register4bits:inst4|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.921      ;
; 1.227 ; register4bits:inst2|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.925      ;
; 1.234 ; register4bits:inst2|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.932      ;
; 1.243 ; register4bits:inst3|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 1.941      ;
; 1.244 ; register4bits:inst3|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.942      ;
; 1.252 ; register4bits:inst2|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 1.950      ;
; 1.254 ; register4bits:inst3|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.952      ;
; 1.255 ; register4bits:inst2|inst2 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.953      ;
; 1.259 ; register4bits:inst4|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.957      ;
; 1.294 ; register4bits:inst2|inst3 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.992      ;
; 1.319 ; register4bits:inst2|inst2 ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 2.017      ;
; 1.332 ; register4bits:inst3|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.030      ;
; 1.346 ; register4bits:inst2|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.044      ;
; 1.348 ; register4bits:inst3|inst3 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.046      ;
; 1.376 ; register4bits:inst2|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.074      ;
; 1.379 ; register4bits:inst3|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 2.077      ;
; 1.390 ; register4bits:inst2|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.088      ;
; 1.400 ; register4bits:inst2|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.098      ;
; 1.409 ; register4bits:inst2|inst1 ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 2.107      ;
; 1.420 ; register4bits:inst3|inst1 ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 2.118      ;
; 1.446 ; register4bits:inst2|inst3 ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 2.144      ;
; 1.452 ; register4bits:inst3|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 2.150      ;
; 1.453 ; register4bits:inst3|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.151      ;
; 1.463 ; register4bits:inst3|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.161      ;
; 1.471 ; register4bits:inst2|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.169      ;
; 1.471 ; register4bits:inst3|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.169      ;
; 1.532 ; register4bits:inst2|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 2.230      ;
; 1.544 ; register4bits:inst2|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 2.242      ;
; 1.546 ; register4bits:inst2|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.244      ;
; 1.567 ; register4bits:inst4|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 2.265      ;
; 1.580 ; register4bits:inst2|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.278      ;
; 1.590 ; register4bits:inst2|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.288      ;
; 1.601 ; register4bits:inst3|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.299      ;
; 1.616 ; register4bits:inst3|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.314      ;
; 1.620 ; register4bits:inst4|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 2.318      ;
; 1.621 ; register4bits:inst4|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.319      ;
; 1.629 ; register4bits:inst2|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.327      ;
; 1.638 ; register4bits:inst4|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.336      ;
; 1.664 ; register4bits:inst4|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.362      ;
; 1.683 ; register4bits:inst4|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.381      ;
; 1.709 ; register4bits:inst2|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.407      ;
; 1.733 ; register4bits:inst3|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 2.431      ;
; 1.751 ; register4bits:inst4|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.449      ;
; 1.831 ; register4bits:inst4|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.529      ;
; 1.834 ; register4bits:inst2|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.532      ;
; 1.839 ; register4bits:inst3|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.537      ;
; 1.873 ; register4bits:inst4|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.571      ;
; 1.899 ; register4bits:inst3|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.165      ;
; 1.974 ; register4bits:inst4|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 2.672      ;
; 1.977 ; register4bits:inst4|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.675      ;
; 1.993 ; register4bits:inst4|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 2.691      ;
; 2.026 ; register4bits:inst4|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.724      ;
; 2.051 ; register4bits:inst2|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.317      ;
; 2.085 ; register4bits:inst3|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 2.783      ;
; 2.090 ; register4bits:inst4|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.788      ;
; 2.097 ; register4bits:inst4|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.512      ; 2.795      ;
; 2.125 ; register4bits:inst2|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.391      ;
; 2.141 ; register4bits:inst4|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.407      ;
; 2.191 ; register4bits:inst3|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.889      ;
; 2.194 ; register4bits:inst4|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.892      ;
; 2.201 ; register4bits:inst3|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.899      ;
; 2.264 ; register4bits:inst4|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.530      ;
; 2.286 ; register4bits:inst4|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 2.984      ;
; 2.335 ; register4bits:inst2|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.601      ;
; 2.418 ; register4bits:inst3|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.684      ;
; 2.421 ; register4bits:inst3|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.687      ;
; 2.452 ; register4bits:inst4|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 3.150      ;
; 2.553 ; register4bits:inst3|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 3.251      ;
; 2.556 ; register4bits:inst4|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.512      ; 3.254      ;
; 2.690 ; register4bits:inst4|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.956      ;
; 2.770 ; register4bits:inst3|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.080      ; 3.036      ;
; 2.794 ; register4bits:inst4|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.080      ; 3.060      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst2|inst  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst2|inst1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst2|inst2 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst2|inst3 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst3|inst  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst3|inst1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst3|inst2 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst3|inst3 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst4|inst  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst4|inst1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst4|inst2 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst4|inst3 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst5|inst  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst5|inst1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst5|inst2 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst5|inst3 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst6|inst  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst6|inst1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst6|inst2 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst6|inst3 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst2|inst  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst2|inst1 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst2|inst2 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst2|inst3 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst3|inst  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst3|inst1 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst3|inst2 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst3|inst3 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst4|inst  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst4|inst1 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst4|inst2 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst4|inst3 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst6|inst1 ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst5|inst  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst5|inst1 ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst5|inst2 ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst5|inst3 ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst6|inst  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst6|inst2 ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst6|inst3 ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst5|inst  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst5|inst1 ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst5|inst2 ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst5|inst3 ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst6|inst  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst6|inst2 ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst6|inst3 ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst2|inst  ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst3|inst  ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst4|inst  ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst4|inst1 ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst6|inst1 ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst2|inst1 ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst2|inst2 ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst2|inst3 ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst3|inst1 ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst3|inst2 ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst3|inst3 ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst4|inst2 ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst4|inst3 ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst1|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst2|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst3|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst1|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst3|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst2|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst3|clk           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst|clk            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst|clk            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst1|clk           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst|clk            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst6|inst1|clk           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|inst1|clk           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|inst2|clk           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|inst3|clk           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|inst|clk            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst6|inst2|clk           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst6|inst3|clk           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst6|inst|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst5|inst1|clk           ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst5|inst2|clk           ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst5|inst3|clk           ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst6|inst2|clk           ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst6|inst3|clk           ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst6|inst|clk            ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst5|inst|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst1|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst2|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst3|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst1|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst3|clk           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A0        ; clk        ; 1.093 ; 1.461 ; Rise       ; clk             ;
; A1        ; clk        ; 1.170 ; 1.528 ; Rise       ; clk             ;
; A2        ; clk        ; 1.397 ; 1.736 ; Rise       ; clk             ;
; A3        ; clk        ; 1.358 ; 1.692 ; Rise       ; clk             ;
; B0        ; clk        ; 1.562 ; 1.881 ; Rise       ; clk             ;
; B1        ; clk        ; 1.081 ; 1.445 ; Rise       ; clk             ;
; B2        ; clk        ; 1.544 ; 1.854 ; Rise       ; clk             ;
; B3        ; clk        ; 1.623 ; 1.929 ; Rise       ; clk             ;
; S0        ; clk        ; 1.715 ; 2.060 ; Rise       ; clk             ;
; S1        ; clk        ; 1.618 ; 1.929 ; Rise       ; clk             ;
; S2        ; clk        ; 1.604 ; 1.919 ; Rise       ; clk             ;
; S3        ; clk        ; 1.386 ; 1.710 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A0        ; clk        ; -0.664 ; -1.023 ; Rise       ; clk             ;
; A1        ; clk        ; -0.738 ; -1.088 ; Rise       ; clk             ;
; A2        ; clk        ; -0.956 ; -1.288 ; Rise       ; clk             ;
; A3        ; clk        ; -0.917 ; -1.244 ; Rise       ; clk             ;
; B0        ; clk        ; -1.114 ; -1.426 ; Rise       ; clk             ;
; B1        ; clk        ; -0.652 ; -1.008 ; Rise       ; clk             ;
; B2        ; clk        ; -1.096 ; -1.400 ; Rise       ; clk             ;
; B3        ; clk        ; -1.173 ; -1.473 ; Rise       ; clk             ;
; S0        ; clk        ; -1.264 ; -1.601 ; Rise       ; clk             ;
; S1        ; clk        ; -1.167 ; -1.472 ; Rise       ; clk             ;
; S2        ; clk        ; -1.155 ; -1.462 ; Rise       ; clk             ;
; S3        ; clk        ; -0.945 ; -1.263 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C0        ; clk        ; 7.526 ; 7.463 ; Rise       ; clk             ;
; C1        ; clk        ; 7.841 ; 7.762 ; Rise       ; clk             ;
; C2        ; clk        ; 7.563 ; 7.512 ; Rise       ; clk             ;
; C3        ; clk        ; 7.837 ; 7.755 ; Rise       ; clk             ;
; Cy        ; clk        ; 7.375 ; 7.304 ; Rise       ; clk             ;
; S         ; clk        ; 7.285 ; 7.249 ; Rise       ; clk             ;
; V         ; clk        ; 7.572 ; 7.513 ; Rise       ; clk             ;
; Z         ; clk        ; 7.263 ; 7.229 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C0        ; clk        ; 7.273 ; 7.211 ; Rise       ; clk             ;
; C1        ; clk        ; 7.575 ; 7.498 ; Rise       ; clk             ;
; C2        ; clk        ; 7.306 ; 7.256 ; Rise       ; clk             ;
; C3        ; clk        ; 7.571 ; 7.491 ; Rise       ; clk             ;
; Cy        ; clk        ; 7.129 ; 7.059 ; Rise       ; clk             ;
; S         ; clk        ; 7.042 ; 7.006 ; Rise       ; clk             ;
; V         ; clk        ; 7.315 ; 7.257 ; Rise       ; clk             ;
; Z         ; clk        ; 7.021 ; 6.986 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 301.02 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.322 ; -15.229           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.614 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -28.700                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.322 ; register4bits:inst2|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.246      ;
; -2.315 ; register4bits:inst2|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.239      ;
; -2.167 ; register4bits:inst2|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.304      ; 3.470      ;
; -2.165 ; register4bits:inst2|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.304      ; 3.468      ;
; -2.160 ; register4bits:inst2|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.304      ; 3.463      ;
; -2.158 ; register4bits:inst2|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.304      ; 3.461      ;
; -2.157 ; register4bits:inst2|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.304      ; 3.460      ;
; -2.150 ; register4bits:inst2|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.304      ; 3.453      ;
; -2.127 ; register4bits:inst4|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.074     ; 3.052      ;
; -2.097 ; register4bits:inst4|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.074     ; 3.022      ;
; -2.097 ; register4bits:inst3|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.021      ;
; -1.972 ; register4bits:inst4|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.305      ; 3.276      ;
; -1.970 ; register4bits:inst4|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.305      ; 3.274      ;
; -1.962 ; register4bits:inst4|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.305      ; 3.266      ;
; -1.942 ; register4bits:inst4|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.305      ; 3.246      ;
; -1.942 ; register4bits:inst3|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.304      ; 3.245      ;
; -1.940 ; register4bits:inst4|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.305      ; 3.244      ;
; -1.940 ; register4bits:inst3|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.304      ; 3.243      ;
; -1.932 ; register4bits:inst4|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.305      ; 3.236      ;
; -1.932 ; register4bits:inst3|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.304      ; 3.235      ;
; -1.913 ; register4bits:inst2|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.305      ; 3.217      ;
; -1.834 ; register4bits:inst4|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.075     ; 2.758      ;
; -1.818 ; register4bits:inst2|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.304      ; 3.121      ;
; -1.811 ; register4bits:inst2|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.304      ; 3.114      ;
; -1.770 ; register4bits:inst3|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.075     ; 2.694      ;
; -1.758 ; register4bits:inst3|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.074     ; 2.683      ;
; -1.733 ; register4bits:inst3|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.304      ; 3.036      ;
; -1.724 ; register4bits:inst2|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.304      ; 3.027      ;
; -1.723 ; register4bits:inst2|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.304      ; 3.026      ;
; -1.719 ; register4bits:inst2|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.304      ; 3.022      ;
; -1.711 ; register4bits:inst4|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.304      ; 3.014      ;
; -1.681 ; register4bits:inst4|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.984      ;
; -1.679 ; register4bits:inst4|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.304      ; 2.982      ;
; -1.671 ; register4bits:inst4|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.974      ;
; -1.648 ; register4bits:inst3|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.305      ; 2.952      ;
; -1.645 ; register4bits:inst4|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.075     ; 2.569      ;
; -1.623 ; register4bits:inst4|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.305      ; 2.927      ;
; -1.619 ; register4bits:inst2|inst2 ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.305      ; 2.923      ;
; -1.617 ; register4bits:inst2|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.306      ; 2.922      ;
; -1.616 ; register4bits:inst2|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.074     ; 2.541      ;
; -1.612 ; register4bits:inst3|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.915      ;
; -1.610 ; register4bits:inst3|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.304      ; 2.913      ;
; -1.603 ; register4bits:inst3|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.305      ; 2.907      ;
; -1.601 ; register4bits:inst3|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.305      ; 2.905      ;
; -1.594 ; register4bits:inst2|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.897      ;
; -1.593 ; register4bits:inst4|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.305      ; 2.897      ;
; -1.593 ; register4bits:inst3|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.896      ;
; -1.587 ; register4bits:inst2|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.890      ;
; -1.490 ; register4bits:inst4|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.793      ;
; -1.488 ; register4bits:inst4|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.304      ; 2.791      ;
; -1.455 ; register4bits:inst2|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.305      ; 2.759      ;
; -1.453 ; register4bits:inst2|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.305      ; 2.757      ;
; -1.399 ; register4bits:inst4|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.305      ; 2.703      ;
; -1.387 ; register4bits:inst2|inst2 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.690      ;
; -1.371 ; register4bits:inst2|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.674      ;
; -1.369 ; register4bits:inst4|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.305      ; 2.673      ;
; -1.369 ; register4bits:inst3|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.672      ;
; -1.368 ; register4bits:inst4|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.306      ; 2.673      ;
; -1.367 ; register4bits:inst3|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.670      ;
; -1.365 ; register4bits:inst3|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.304      ; 2.668      ;
; -1.357 ; register4bits:inst3|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.660      ;
; -1.355 ; register4bits:inst3|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.306      ; 2.660      ;
; -1.332 ; register4bits:inst4|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.635      ;
; -1.300 ; register4bits:inst2|inst3 ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.305      ; 2.604      ;
; -1.293 ; register4bits:inst3|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.596      ;
; -1.287 ; register4bits:inst3|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.075     ; 2.211      ;
; -1.271 ; register4bits:inst4|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.574      ;
; -1.263 ; register4bits:inst3|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.566      ;
; -1.260 ; register4bits:inst2|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.563      ;
; -1.254 ; register4bits:inst3|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.305      ; 2.558      ;
; -1.224 ; register4bits:inst2|inst3 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.527      ;
; -1.199 ; register4bits:inst4|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.305      ; 2.503      ;
; -1.175 ; register4bits:inst2|inst1 ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.305      ; 2.479      ;
; -1.165 ; register4bits:inst2|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.305      ; 2.469      ;
; -1.141 ; register4bits:inst4|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.444      ;
; -1.106 ; register4bits:inst2|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.305      ; 2.410      ;
; -1.099 ; register4bits:inst4|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.305      ; 2.403      ;
; -1.098 ; register4bits:inst2|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.305      ; 2.402      ;
; -1.097 ; register4bits:inst3|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.400      ;
; -1.030 ; register4bits:inst3|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.305      ; 2.334      ;
; -1.018 ; register4bits:inst3|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.321      ;
; -0.906 ; register4bits:inst2|inst3 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.209      ;
; -0.830 ; register4bits:inst3|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.305      ; 2.134      ;
; -0.738 ; register4bits:inst3|inst1 ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.305      ; 2.042      ;
; -0.724 ; register4bits:inst3|inst3 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.027      ;
; -0.562 ; register4bits:inst3|inst2 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.304      ; 1.865      ;
; -0.153 ; register4bits:inst2|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.075     ; 1.077      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                    ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.614 ; register4bits:inst3|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.467      ; 1.252      ;
; 0.622 ; register4bits:inst2|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.467      ; 1.260      ;
; 0.751 ; register4bits:inst2|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.993      ;
; 0.819 ; register4bits:inst3|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.456      ;
; 0.904 ; register4bits:inst2|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.541      ;
; 0.933 ; register4bits:inst2|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.570      ;
; 0.949 ; register4bits:inst2|inst3 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.586      ;
; 0.954 ; register4bits:inst3|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.591      ;
; 0.963 ; register4bits:inst2|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.600      ;
; 1.011 ; register4bits:inst3|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.648      ;
; 1.025 ; register4bits:inst3|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.662      ;
; 1.049 ; register4bits:inst4|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.467      ; 1.687      ;
; 1.058 ; register4bits:inst2|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.466      ; 1.695      ;
; 1.059 ; register4bits:inst3|inst2 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.696      ;
; 1.080 ; register4bits:inst2|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.467      ; 1.718      ;
; 1.085 ; register4bits:inst2|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.467      ; 1.723      ;
; 1.111 ; register4bits:inst2|inst2 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.748      ;
; 1.120 ; register4bits:inst2|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.467      ; 1.758      ;
; 1.125 ; register4bits:inst4|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.762      ;
; 1.136 ; register4bits:inst2|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.466      ; 1.773      ;
; 1.139 ; register4bits:inst4|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.776      ;
; 1.143 ; register4bits:inst3|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.466      ; 1.780      ;
; 1.144 ; register4bits:inst3|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.781      ;
; 1.156 ; register4bits:inst3|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.793      ;
; 1.171 ; register4bits:inst2|inst3 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.808      ;
; 1.183 ; register4bits:inst2|inst2 ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.466      ; 1.820      ;
; 1.194 ; register4bits:inst3|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.467      ; 1.832      ;
; 1.242 ; register4bits:inst3|inst3 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.879      ;
; 1.245 ; register4bits:inst2|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.882      ;
; 1.245 ; register4bits:inst2|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.882      ;
; 1.248 ; register4bits:inst3|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.467      ; 1.886      ;
; 1.258 ; register4bits:inst2|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.895      ;
; 1.278 ; register4bits:inst2|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.915      ;
; 1.294 ; register4bits:inst3|inst1 ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.466      ; 1.931      ;
; 1.307 ; register4bits:inst3|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.944      ;
; 1.308 ; register4bits:inst2|inst1 ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.466      ; 1.945      ;
; 1.321 ; register4bits:inst2|inst3 ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.466      ; 1.958      ;
; 1.334 ; register4bits:inst2|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.971      ;
; 1.343 ; register4bits:inst3|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.466      ; 1.980      ;
; 1.344 ; register4bits:inst3|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.981      ;
; 1.360 ; register4bits:inst3|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.997      ;
; 1.376 ; register4bits:inst2|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.466      ; 2.013      ;
; 1.379 ; register4bits:inst2|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.016      ;
; 1.394 ; register4bits:inst4|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.466      ; 2.031      ;
; 1.402 ; register4bits:inst2|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.467      ; 2.040      ;
; 1.443 ; register4bits:inst3|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.080      ;
; 1.445 ; register4bits:inst2|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.467      ; 2.083      ;
; 1.449 ; register4bits:inst4|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.466      ; 2.086      ;
; 1.450 ; register4bits:inst4|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.087      ;
; 1.459 ; register4bits:inst2|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.467      ; 2.097      ;
; 1.470 ; register4bits:inst4|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.107      ;
; 1.476 ; register4bits:inst3|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.467      ; 2.114      ;
; 1.484 ; register4bits:inst2|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.121      ;
; 1.485 ; register4bits:inst4|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.122      ;
; 1.555 ; register4bits:inst4|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.192      ;
; 1.569 ; register4bits:inst3|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.467      ; 2.207      ;
; 1.577 ; register4bits:inst2|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.214      ;
; 1.578 ; register4bits:inst4|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.467      ; 2.216      ;
; 1.643 ; register4bits:inst4|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.467      ; 2.281      ;
; 1.659 ; register4bits:inst2|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.296      ;
; 1.660 ; register4bits:inst3|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.467      ; 2.298      ;
; 1.692 ; register4bits:inst4|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.467      ; 2.330      ;
; 1.705 ; register4bits:inst3|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.947      ;
; 1.766 ; register4bits:inst4|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.467      ; 2.404      ;
; 1.785 ; register4bits:inst4|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.467      ; 2.423      ;
; 1.793 ; register4bits:inst4|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.467      ; 2.431      ;
; 1.810 ; register4bits:inst4|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.447      ;
; 1.859 ; register4bits:inst2|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.101      ;
; 1.875 ; register4bits:inst3|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.466      ; 2.512      ;
; 1.876 ; register4bits:inst4|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.467      ; 2.514      ;
; 1.886 ; register4bits:inst4|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.467      ; 2.524      ;
; 1.912 ; register4bits:inst2|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.154      ;
; 1.915 ; register4bits:inst4|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.157      ;
; 1.966 ; register4bits:inst3|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.603      ;
; 1.977 ; register4bits:inst4|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.467      ; 2.615      ;
; 1.985 ; register4bits:inst3|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.467      ; 2.623      ;
; 2.034 ; register4bits:inst4|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.276      ;
; 2.039 ; register4bits:inst4|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.467      ; 2.677      ;
; 2.164 ; register4bits:inst2|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.072      ; 2.407      ;
; 2.201 ; register4bits:inst4|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.467      ; 2.839      ;
; 2.209 ; register4bits:inst3|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.072      ; 2.452      ;
; 2.217 ; register4bits:inst3|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.459      ;
; 2.291 ; register4bits:inst3|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.928      ;
; 2.302 ; register4bits:inst4|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.467      ; 2.940      ;
; 2.425 ; register4bits:inst4|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.072      ; 2.668      ;
; 2.515 ; register4bits:inst3|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.757      ;
; 2.526 ; register4bits:inst4|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.072      ; 2.769      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst2|inst  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst2|inst1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst2|inst2 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst2|inst3 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst3|inst  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst3|inst1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst3|inst2 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst3|inst3 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst4|inst  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst4|inst1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst4|inst2 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst4|inst3 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst5|inst  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst5|inst1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst5|inst2 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst5|inst3 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst6|inst  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst6|inst1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst6|inst2 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bits:inst6|inst3 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst6|inst1 ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst2|inst  ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst2|inst1 ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst2|inst2 ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst2|inst3 ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst3|inst  ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst3|inst1 ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst3|inst2 ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst3|inst3 ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst4|inst  ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst4|inst1 ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst4|inst2 ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst4|inst3 ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst5|inst  ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst5|inst1 ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst5|inst2 ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst5|inst3 ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst6|inst  ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst6|inst2 ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst6|inst3 ;
; 0.297  ; 0.515        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst5|inst1 ;
; 0.297  ; 0.515        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst5|inst2 ;
; 0.297  ; 0.515        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst5|inst3 ;
; 0.297  ; 0.515        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst6|inst  ;
; 0.297  ; 0.515        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst6|inst2 ;
; 0.297  ; 0.515        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst6|inst3 ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst5|inst  ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst2|inst  ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst2|inst1 ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst2|inst2 ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst2|inst3 ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst3|inst  ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst3|inst1 ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst3|inst2 ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst3|inst3 ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst4|inst  ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst4|inst1 ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst4|inst2 ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst4|inst3 ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst6|inst1 ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst6|inst1|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst1|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst2|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst3|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst|clk            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst1|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst3|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst|clk            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst1|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst2|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst3|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|inst1|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|inst2|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|inst3|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|inst|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst6|inst2|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst6|inst3|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst6|inst|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst5|inst1|clk           ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst5|inst2|clk           ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst5|inst3|clk           ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst6|inst2|clk           ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst6|inst3|clk           ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst6|inst|clk            ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst5|inst|clk            ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst1|clk           ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst2|clk           ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst3|clk           ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst|clk            ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst1|clk           ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst3|clk           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A0        ; clk        ; 0.900 ; 1.178 ; Rise       ; clk             ;
; A1        ; clk        ; 0.976 ; 1.240 ; Rise       ; clk             ;
; A2        ; clk        ; 1.180 ; 1.426 ; Rise       ; clk             ;
; A3        ; clk        ; 1.142 ; 1.378 ; Rise       ; clk             ;
; B0        ; clk        ; 1.340 ; 1.550 ; Rise       ; clk             ;
; B1        ; clk        ; 0.894 ; 1.162 ; Rise       ; clk             ;
; B2        ; clk        ; 1.322 ; 1.528 ; Rise       ; clk             ;
; B3        ; clk        ; 1.396 ; 1.593 ; Rise       ; clk             ;
; S0        ; clk        ; 1.494 ; 1.718 ; Rise       ; clk             ;
; S1        ; clk        ; 1.389 ; 1.591 ; Rise       ; clk             ;
; S2        ; clk        ; 1.379 ; 1.584 ; Rise       ; clk             ;
; S3        ; clk        ; 1.171 ; 1.401 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A0        ; clk        ; -0.521 ; -0.789 ; Rise       ; clk             ;
; A1        ; clk        ; -0.595 ; -0.851 ; Rise       ; clk             ;
; A2        ; clk        ; -0.791 ; -1.029 ; Rise       ; clk             ;
; A3        ; clk        ; -0.753 ; -0.981 ; Rise       ; clk             ;
; B0        ; clk        ; -0.943 ; -1.146 ; Rise       ; clk             ;
; B1        ; clk        ; -0.514 ; -0.773 ; Rise       ; clk             ;
; B2        ; clk        ; -0.925 ; -1.125 ; Rise       ; clk             ;
; B3        ; clk        ; -0.998 ; -1.189 ; Rise       ; clk             ;
; S0        ; clk        ; -1.093 ; -1.310 ; Rise       ; clk             ;
; S1        ; clk        ; -0.990 ; -1.186 ; Rise       ; clk             ;
; S2        ; clk        ; -0.981 ; -1.180 ; Rise       ; clk             ;
; S3        ; clk        ; -0.782 ; -1.005 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C0        ; clk        ; 6.809 ; 6.716 ; Rise       ; clk             ;
; C1        ; clk        ; 7.086 ; 6.987 ; Rise       ; clk             ;
; C2        ; clk        ; 6.824 ; 6.760 ; Rise       ; clk             ;
; C3        ; clk        ; 7.090 ; 6.981 ; Rise       ; clk             ;
; Cy        ; clk        ; 6.666 ; 6.567 ; Rise       ; clk             ;
; S         ; clk        ; 6.572 ; 6.526 ; Rise       ; clk             ;
; V         ; clk        ; 6.838 ; 6.762 ; Rise       ; clk             ;
; Z         ; clk        ; 6.551 ; 6.506 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C0        ; clk        ; 6.564 ; 6.475 ; Rise       ; clk             ;
; C1        ; clk        ; 6.830 ; 6.734 ; Rise       ; clk             ;
; C2        ; clk        ; 6.575 ; 6.513 ; Rise       ; clk             ;
; C3        ; clk        ; 6.833 ; 6.728 ; Rise       ; clk             ;
; Cy        ; clk        ; 6.427 ; 6.331 ; Rise       ; clk             ;
; S         ; clk        ; 6.336 ; 6.291 ; Rise       ; clk             ;
; V         ; clk        ; 6.589 ; 6.516 ; Rise       ; clk             ;
; Z         ; clk        ; 6.316 ; 6.272 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.782 ; -4.447            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.295 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -24.356                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.782 ; register4bits:inst2|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.725      ;
; -0.708 ; register4bits:inst2|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.651      ;
; -0.692 ; register4bits:inst3|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.635      ;
; -0.689 ; register4bits:inst2|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.827      ;
; -0.688 ; register4bits:inst2|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.151      ; 1.826      ;
; -0.685 ; register4bits:inst2|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.823      ;
; -0.666 ; register4bits:inst4|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.043     ; 1.610      ;
; -0.663 ; register4bits:inst4|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.043     ; 1.607      ;
; -0.626 ; register4bits:inst2|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.764      ;
; -0.625 ; register4bits:inst2|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.151      ; 1.763      ;
; -0.622 ; register4bits:inst2|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.760      ;
; -0.599 ; register4bits:inst3|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.737      ;
; -0.598 ; register4bits:inst3|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.151      ; 1.736      ;
; -0.595 ; register4bits:inst3|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.733      ;
; -0.582 ; register4bits:inst2|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.721      ;
; -0.573 ; register4bits:inst4|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.712      ;
; -0.572 ; register4bits:inst4|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.711      ;
; -0.570 ; register4bits:inst4|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.709      ;
; -0.569 ; register4bits:inst4|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.708      ;
; -0.569 ; register4bits:inst4|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.708      ;
; -0.566 ; register4bits:inst4|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.705      ;
; -0.525 ; register4bits:inst3|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.468      ;
; -0.504 ; register4bits:inst2|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.642      ;
; -0.494 ; register4bits:inst3|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.043     ; 1.438      ;
; -0.487 ; register4bits:inst2|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.625      ;
; -0.487 ; register4bits:inst4|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.430      ;
; -0.486 ; register4bits:inst2|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.151      ; 1.624      ;
; -0.483 ; register4bits:inst2|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.621      ;
; -0.442 ; register4bits:inst3|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.581      ;
; -0.441 ; register4bits:inst2|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.579      ;
; -0.436 ; register4bits:inst3|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.574      ;
; -0.432 ; register4bits:inst3|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.570      ;
; -0.431 ; register4bits:inst4|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.569      ;
; -0.431 ; register4bits:inst3|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.151      ; 1.569      ;
; -0.426 ; register4bits:inst2|inst2 ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.565      ;
; -0.422 ; register4bits:inst2|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.043     ; 1.366      ;
; -0.414 ; register4bits:inst3|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.552      ;
; -0.413 ; register4bits:inst4|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.356      ;
; -0.405 ; register4bits:inst2|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.545      ;
; -0.401 ; register4bits:inst3|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.540      ;
; -0.400 ; register4bits:inst3|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.539      ;
; -0.396 ; register4bits:inst4|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.534      ;
; -0.395 ; register4bits:inst4|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.151      ; 1.533      ;
; -0.392 ; register4bits:inst2|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.530      ;
; -0.392 ; register4bits:inst4|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.530      ;
; -0.388 ; register4bits:inst4|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.527      ;
; -0.385 ; register4bits:inst4|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.524      ;
; -0.346 ; register4bits:inst2|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.484      ;
; -0.329 ; register4bits:inst2|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.468      ;
; -0.328 ; register4bits:inst2|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.467      ;
; -0.320 ; register4bits:inst4|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.458      ;
; -0.319 ; register4bits:inst4|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.151      ; 1.457      ;
; -0.302 ; register4bits:inst2|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.440      ;
; -0.302 ; register4bits:inst3|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.440      ;
; -0.281 ; register4bits:inst2|inst2 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.419      ;
; -0.277 ; register4bits:inst3|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.415      ;
; -0.276 ; register4bits:inst4|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.416      ;
; -0.276 ; register4bits:inst4|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.415      ;
; -0.276 ; register4bits:inst3|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 1.000        ; 0.151      ; 1.414      ;
; -0.273 ; register4bits:inst4|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.412      ;
; -0.273 ; register4bits:inst3|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.411      ;
; -0.265 ; register4bits:inst3|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.405      ;
; -0.256 ; register4bits:inst3|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.199      ;
; -0.247 ; register4bits:inst2|inst3 ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.386      ;
; -0.247 ; register4bits:inst3|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.385      ;
; -0.216 ; register4bits:inst3|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.355      ;
; -0.213 ; register4bits:inst3|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.351      ;
; -0.211 ; register4bits:inst4|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.349      ;
; -0.208 ; register4bits:inst4|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.346      ;
; -0.197 ; register4bits:inst2|inst3 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.335      ;
; -0.171 ; register4bits:inst2|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.309      ;
; -0.166 ; register4bits:inst2|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.305      ;
; -0.166 ; register4bits:inst3|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.304      ;
; -0.165 ; register4bits:inst4|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.304      ;
; -0.161 ; register4bits:inst4|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.300      ;
; -0.159 ; register4bits:inst2|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.298      ;
; -0.144 ; register4bits:inst2|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.283      ;
; -0.135 ; register4bits:inst4|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.273      ;
; -0.127 ; register4bits:inst2|inst1 ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.266      ;
; -0.104 ; register4bits:inst3|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.243      ;
; -0.092 ; register4bits:inst3|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.230      ;
; -0.061 ; register4bits:inst2|inst3 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.199      ;
; 0.007  ; register4bits:inst3|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.132      ;
; 0.030  ; register4bits:inst3|inst3 ; register4bits:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.108      ;
; 0.056  ; register4bits:inst3|inst1 ; register4bits:inst5|inst  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.083      ;
; 0.111  ; register4bits:inst3|inst2 ; register4bits:inst5|inst1 ; clk          ; clk         ; 1.000        ; 0.151      ; 1.027      ;
; 0.365  ; register4bits:inst2|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 1.000        ; -0.044     ; 0.578      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                    ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.295 ; register4bits:inst3|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.244      ; 0.623      ;
; 0.311 ; register4bits:inst2|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.244      ; 0.639      ;
; 0.372 ; register4bits:inst2|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.495      ;
; 0.389 ; register4bits:inst3|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.716      ;
; 0.426 ; register4bits:inst2|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.753      ;
; 0.457 ; register4bits:inst3|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.784      ;
; 0.457 ; register4bits:inst2|inst3 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.784      ;
; 0.465 ; register4bits:inst2|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.792      ;
; 0.492 ; register4bits:inst3|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.819      ;
; 0.496 ; register4bits:inst3|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.823      ;
; 0.497 ; register4bits:inst3|inst2 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.824      ;
; 0.523 ; register4bits:inst4|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.244      ; 0.851      ;
; 0.526 ; register4bits:inst2|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.244      ; 0.854      ;
; 0.543 ; register4bits:inst2|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.244      ; 0.871      ;
; 0.546 ; register4bits:inst2|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.244      ; 0.874      ;
; 0.549 ; register4bits:inst3|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.876      ;
; 0.550 ; register4bits:inst2|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.877      ;
; 0.551 ; register4bits:inst3|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.878      ;
; 0.551 ; register4bits:inst4|inst2 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.878      ;
; 0.554 ; register4bits:inst3|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.881      ;
; 0.554 ; register4bits:inst2|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.881      ;
; 0.557 ; register4bits:inst2|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.884      ;
; 0.570 ; register4bits:inst4|inst3 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.897      ;
; 0.579 ; register4bits:inst2|inst3 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.906      ;
; 0.582 ; register4bits:inst2|inst2 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.909      ;
; 0.591 ; register4bits:inst3|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.244      ; 0.919      ;
; 0.595 ; register4bits:inst2|inst2 ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.244      ; 0.923      ;
; 0.599 ; register4bits:inst3|inst3 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.926      ;
; 0.601 ; register4bits:inst3|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.245      ; 0.930      ;
; 0.616 ; register4bits:inst2|inst1 ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.244      ; 0.944      ;
; 0.619 ; register4bits:inst2|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.946      ;
; 0.623 ; register4bits:inst3|inst1 ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.244      ; 0.951      ;
; 0.626 ; register4bits:inst2|inst3 ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.244      ; 0.954      ;
; 0.627 ; register4bits:inst2|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.954      ;
; 0.630 ; register4bits:inst2|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.957      ;
; 0.638 ; register4bits:inst2|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.965      ;
; 0.649 ; register4bits:inst2|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.976      ;
; 0.652 ; register4bits:inst3|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.979      ;
; 0.654 ; register4bits:inst3|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.981      ;
; 0.657 ; register4bits:inst3|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.984      ;
; 0.667 ; register4bits:inst3|inst1 ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.994      ;
; 0.678 ; register4bits:inst2|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.245      ; 1.007      ;
; 0.691 ; register4bits:inst2|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.018      ;
; 0.707 ; register4bits:inst3|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.034      ;
; 0.708 ; register4bits:inst2|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.036      ;
; 0.711 ; register4bits:inst2|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.039      ;
; 0.712 ; register4bits:inst4|inst2 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.039      ;
; 0.715 ; register4bits:inst3|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.043      ;
; 0.722 ; register4bits:inst2|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.049      ;
; 0.730 ; register4bits:inst4|inst3 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.057      ;
; 0.732 ; register4bits:inst4|inst3 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.059      ;
; 0.735 ; register4bits:inst4|inst3 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.062      ;
; 0.748 ; register4bits:inst2|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.075      ;
; 0.758 ; register4bits:inst4|inst2 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.085      ;
; 0.762 ; register4bits:inst4|inst2 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.089      ;
; 0.771 ; register4bits:inst3|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.244      ; 1.099      ;
; 0.781 ; register4bits:inst2|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.108      ;
; 0.788 ; register4bits:inst4|inst  ; register4bits:inst5|inst1 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.116      ;
; 0.811 ; register4bits:inst2|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.138      ;
; 0.817 ; register4bits:inst3|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.145      ;
; 0.820 ; register4bits:inst4|inst1 ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.148      ;
; 0.869 ; register4bits:inst3|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.992      ;
; 0.877 ; register4bits:inst4|inst  ; register4bits:inst5|inst  ; clk          ; clk         ; 0.000        ; 0.245      ; 1.206      ;
; 0.881 ; register4bits:inst4|inst1 ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.209      ;
; 0.883 ; register4bits:inst4|inst  ; register4bits:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.211      ;
; 0.920 ; register4bits:inst4|inst2 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.247      ;
; 0.933 ; register4bits:inst3|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.260      ;
; 0.937 ; register4bits:inst4|inst1 ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.244      ; 1.265      ;
; 0.939 ; register4bits:inst4|inst  ; register4bits:inst6|inst  ; clk          ; clk         ; 0.000        ; 0.244      ; 1.267      ;
; 0.949 ; register4bits:inst4|inst3 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.039      ; 1.072      ;
; 0.971 ; register4bits:inst2|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.039      ; 1.094      ;
; 0.979 ; register4bits:inst3|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.306      ;
; 0.979 ; register4bits:inst3|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.307      ;
; 0.983 ; register4bits:inst4|inst1 ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.311      ;
; 0.985 ; register4bits:inst4|inst  ; register4bits:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.313      ;
; 1.023 ; register4bits:inst2|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.039      ; 1.146      ;
; 1.029 ; register4bits:inst4|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.039      ; 1.152      ;
; 1.030 ; register4bits:inst4|inst  ; register4bits:inst6|inst3 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.358      ;
; 1.049 ; register4bits:inst2|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.040      ; 1.173      ;
; 1.088 ; register4bits:inst3|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.040      ; 1.212      ;
; 1.096 ; register4bits:inst3|inst2 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.039      ; 1.219      ;
; 1.141 ; register4bits:inst3|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.468      ;
; 1.145 ; register4bits:inst4|inst1 ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.473      ;
; 1.147 ; register4bits:inst4|inst  ; register4bits:inst5|inst3 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.475      ;
; 1.250 ; register4bits:inst3|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.039      ; 1.373      ;
; 1.254 ; register4bits:inst4|inst1 ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.040      ; 1.378      ;
; 1.256 ; register4bits:inst4|inst  ; register4bits:inst6|inst1 ; clk          ; clk         ; 0.000        ; 0.040      ; 1.380      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst2|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst2|inst1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst2|inst3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst3|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst3|inst1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst3|inst3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst4|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst4|inst1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst4|inst3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst5|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst5|inst1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst5|inst3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst6|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst6|inst1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bits:inst6|inst3 ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst5|inst  ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst5|inst1 ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst5|inst2 ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst5|inst3 ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst6|inst  ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst6|inst2 ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst6|inst3 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst6|inst1 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst2|inst  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst2|inst1 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst2|inst2 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst2|inst3 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst3|inst  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst3|inst1 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst3|inst2 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst3|inst3 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst4|inst  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst4|inst1 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst4|inst2 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bits:inst4|inst3 ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|inst|clk            ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|inst1|clk           ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|inst2|clk           ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|inst3|clk           ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst6|inst2|clk           ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst6|inst3|clk           ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst6|inst|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst1|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst2|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst3|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst1|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst3|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst1|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst2|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst3|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst6|inst1|clk           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst6|inst1 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst2|inst  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst2|inst1 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst2|inst2 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst2|inst3 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst3|inst  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst3|inst1 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst3|inst2 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst3|inst3 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst4|inst  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst4|inst1 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst4|inst2 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst4|inst3 ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst5|inst  ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst5|inst1 ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst5|inst2 ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst5|inst3 ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst6|inst  ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst6|inst2 ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bits:inst6|inst3 ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst1|clk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst2|clk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst3|clk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst|clk            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst1|clk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst3|clk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst|clk            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst1|clk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst2|clk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst3|clk           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A0        ; clk        ; 0.460 ; 1.025 ; Rise       ; clk             ;
; A1        ; clk        ; 0.518 ; 1.083 ; Rise       ; clk             ;
; A2        ; clk        ; 0.621 ; 1.194 ; Rise       ; clk             ;
; A3        ; clk        ; 0.575 ; 1.147 ; Rise       ; clk             ;
; B0        ; clk        ; 0.668 ; 1.254 ; Rise       ; clk             ;
; B1        ; clk        ; 0.452 ; 1.015 ; Rise       ; clk             ;
; B2        ; clk        ; 0.666 ; 1.242 ; Rise       ; clk             ;
; B3        ; clk        ; 0.710 ; 1.291 ; Rise       ; clk             ;
; S0        ; clk        ; 0.789 ; 1.387 ; Rise       ; clk             ;
; S1        ; clk        ; 0.696 ; 1.283 ; Rise       ; clk             ;
; S2        ; clk        ; 0.704 ; 1.285 ; Rise       ; clk             ;
; S3        ; clk        ; 0.611 ; 1.175 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A0        ; clk        ; -0.247 ; -0.804 ; Rise       ; clk             ;
; A1        ; clk        ; -0.304 ; -0.862 ; Rise       ; clk             ;
; A2        ; clk        ; -0.403 ; -0.967 ; Rise       ; clk             ;
; A3        ; clk        ; -0.356 ; -0.921 ; Rise       ; clk             ;
; B0        ; clk        ; -0.446 ; -1.023 ; Rise       ; clk             ;
; B1        ; clk        ; -0.239 ; -0.794 ; Rise       ; clk             ;
; B2        ; clk        ; -0.445 ; -1.012 ; Rise       ; clk             ;
; B3        ; clk        ; -0.488 ; -1.060 ; Rise       ; clk             ;
; S0        ; clk        ; -0.565 ; -1.154 ; Rise       ; clk             ;
; S1        ; clk        ; -0.473 ; -1.052 ; Rise       ; clk             ;
; S2        ; clk        ; -0.482 ; -1.055 ; Rise       ; clk             ;
; S3        ; clk        ; -0.393 ; -0.949 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C0        ; clk        ; 3.978 ; 4.030 ; Rise       ; clk             ;
; C1        ; clk        ; 4.137 ; 4.205 ; Rise       ; clk             ;
; C2        ; clk        ; 3.984 ; 4.045 ; Rise       ; clk             ;
; C3        ; clk        ; 4.134 ; 4.202 ; Rise       ; clk             ;
; Cy        ; clk        ; 3.927 ; 3.990 ; Rise       ; clk             ;
; S         ; clk        ; 3.880 ; 3.923 ; Rise       ; clk             ;
; V         ; clk        ; 3.988 ; 4.049 ; Rise       ; clk             ;
; Z         ; clk        ; 3.865 ; 3.906 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C0        ; clk        ; 3.848 ; 3.898 ; Rise       ; clk             ;
; C1        ; clk        ; 4.001 ; 4.066 ; Rise       ; clk             ;
; C2        ; clk        ; 3.852 ; 3.910 ; Rise       ; clk             ;
; C3        ; clk        ; 3.998 ; 4.063 ; Rise       ; clk             ;
; Cy        ; clk        ; 3.800 ; 3.862 ; Rise       ; clk             ;
; S         ; clk        ; 3.755 ; 3.796 ; Rise       ; clk             ;
; V         ; clk        ; 3.855 ; 3.914 ; Rise       ; clk             ;
; Z         ; clk        ; 3.739 ; 3.780 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.624  ; 0.295 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.624  ; 0.295 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -17.409 ; 0.0   ; 0.0      ; 0.0     ; -28.7               ;
;  clk             ; -17.409 ; 0.000 ; N/A      ; N/A     ; -28.700             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A0        ; clk        ; 1.093 ; 1.461 ; Rise       ; clk             ;
; A1        ; clk        ; 1.170 ; 1.528 ; Rise       ; clk             ;
; A2        ; clk        ; 1.397 ; 1.736 ; Rise       ; clk             ;
; A3        ; clk        ; 1.358 ; 1.692 ; Rise       ; clk             ;
; B0        ; clk        ; 1.562 ; 1.881 ; Rise       ; clk             ;
; B1        ; clk        ; 1.081 ; 1.445 ; Rise       ; clk             ;
; B2        ; clk        ; 1.544 ; 1.854 ; Rise       ; clk             ;
; B3        ; clk        ; 1.623 ; 1.929 ; Rise       ; clk             ;
; S0        ; clk        ; 1.715 ; 2.060 ; Rise       ; clk             ;
; S1        ; clk        ; 1.618 ; 1.929 ; Rise       ; clk             ;
; S2        ; clk        ; 1.604 ; 1.919 ; Rise       ; clk             ;
; S3        ; clk        ; 1.386 ; 1.710 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A0        ; clk        ; -0.247 ; -0.789 ; Rise       ; clk             ;
; A1        ; clk        ; -0.304 ; -0.851 ; Rise       ; clk             ;
; A2        ; clk        ; -0.403 ; -0.967 ; Rise       ; clk             ;
; A3        ; clk        ; -0.356 ; -0.921 ; Rise       ; clk             ;
; B0        ; clk        ; -0.446 ; -1.023 ; Rise       ; clk             ;
; B1        ; clk        ; -0.239 ; -0.773 ; Rise       ; clk             ;
; B2        ; clk        ; -0.445 ; -1.012 ; Rise       ; clk             ;
; B3        ; clk        ; -0.488 ; -1.060 ; Rise       ; clk             ;
; S0        ; clk        ; -0.565 ; -1.154 ; Rise       ; clk             ;
; S1        ; clk        ; -0.473 ; -1.052 ; Rise       ; clk             ;
; S2        ; clk        ; -0.482 ; -1.055 ; Rise       ; clk             ;
; S3        ; clk        ; -0.393 ; -0.949 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C0        ; clk        ; 7.526 ; 7.463 ; Rise       ; clk             ;
; C1        ; clk        ; 7.841 ; 7.762 ; Rise       ; clk             ;
; C2        ; clk        ; 7.563 ; 7.512 ; Rise       ; clk             ;
; C3        ; clk        ; 7.837 ; 7.755 ; Rise       ; clk             ;
; Cy        ; clk        ; 7.375 ; 7.304 ; Rise       ; clk             ;
; S         ; clk        ; 7.285 ; 7.249 ; Rise       ; clk             ;
; V         ; clk        ; 7.572 ; 7.513 ; Rise       ; clk             ;
; Z         ; clk        ; 7.263 ; 7.229 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C0        ; clk        ; 3.848 ; 3.898 ; Rise       ; clk             ;
; C1        ; clk        ; 4.001 ; 4.066 ; Rise       ; clk             ;
; C2        ; clk        ; 3.852 ; 3.910 ; Rise       ; clk             ;
; C3        ; clk        ; 3.998 ; 4.063 ; Rise       ; clk             ;
; Cy        ; clk        ; 3.800 ; 3.862 ; Rise       ; clk             ;
; S         ; clk        ; 3.755 ; 3.796 ; Rise       ; clk             ;
; V         ; clk        ; 3.855 ; 3.914 ; Rise       ; clk             ;
; Z         ; clk        ; 3.739 ; 3.780 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Z             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Cy            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; V             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C3            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C0            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLRN                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B0                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A0                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S0                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S3                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B3                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A3                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; S             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Cy            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; V             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; C3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; C2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; C1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; C0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; S             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Cy            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; V             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; C3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; C2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; C1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; C0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Cy            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; V             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; C3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; C2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; C1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; C0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 511      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 511      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov  5 16:12:31 2015
Info: Command: quartus_sta lab3 -c lab3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.624
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.624       -17.409 clk 
Info (332146): Worst-case hold slack is 0.682
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.682         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -28.700 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.322
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.322       -15.229 clk 
Info (332146): Worst-case hold slack is 0.614
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.614         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -28.700 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.782
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.782        -4.447 clk 
Info (332146): Worst-case hold slack is 0.295
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.295         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -24.356 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 622 megabytes
    Info: Processing ended: Thu Nov  5 16:12:34 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


