V 50
K 367470657800 or18
Y 0
D 0 0 850 1100
Z 0
i 82
I 77 virtex:AND4 1 215 650 0 1 '
C 65 4 6 0
C 47 11 1 0
C 47 10 3 0
C 47 9 4 0
C 47 8 5 0
N 67
J 335 620 3
J 335 820 3
J 435 620 2
J 295 820 2
S 1 3
S 1 2
S 4 2
N 65
J 315 600 3
J 315 700 3
J 435 600 2
J 295 700 2
S 1 3
S 1 2
S 4 2
N 64
J 435 580 2
J 295 580 2
S 2 1
I 74 virtex:AND4 1 215 770 0 1 '
C 47 12 5 0
C 47 13 4 0
C 47 14 3 0
C 47 15 1 0
C 67 4 6 0
N 47
J 170 450 11
J 215 450 2
J 215 470 2
J 215 490 2
J 215 550 2
J 215 590 2
J 215 610 2
J 215 670 2
J 215 690 2
J 215 710 2
J 215 730 2
J 215 790 2
J 215 810 2
J 215 830 2
J 215 850 2
J 170 850 9
J 170 830 11
J 170 810 11
J 170 790 11
J 170 730 11
J 170 710 11
J 170 690 11
J 170 670 11
J 170 610 11
J 170 590 11
J 215 570 2
J 170 570 11
J 170 550 11
J 170 490 11
J 170 470 11
J 60 295 7
J 170 295 9
S 27 26
L 190 570 10 0 3 0 1 0 I10
S 25 6
L 190 590 10 0 3 0 1 0 I9
S 23 8
L 190 670 10 0 3 0 1 0 I7
S 22 9
L 190 690 10 0 3 0 1 0 I6
S 21 10
L 190 710 10 0 3 0 1 0 I5
S 19 12
L 190 790 10 0 3 0 1 0 I3
S 18 13
L 190 810 10 0 3 0 1 0 I2
S 17 14
L 190 830 10 0 3 0 1 0 I1
B 32 1
B 1 30
B 30 29
B 29 28
B 28 27
B 27 25
B 25 24
B 24 23
B 23 22
B 22 21
B 21 20
B 20 19
B 19 18
B 18 17
B 17 16
S 20 11
L 190 730 10 0 3 0 1 0 I4
S 24 7
L 190 610 10 0 3 0 1 0 I8
S 29 4
L 190 490 10 0 3 0 1 0 I12
S 16 15
L 190 850 10 0 3 0 1 0 I0
S 28 5
L 190 550 10 0 3 0 1 0 I11
S 1 2
L 190 450 10 0 3 0 1 0 I14
S 30 3
L 190 470 10 0 3 0 1 0 I13
B 31 32
L 60 305 20 0 3 0 1 0 I[14:0]
I 78 virtex:AND4 1 215 530 0 1 '
C 47 5 5 0
C 47 26 4 0
C 47 6 3 0
C 47 7 1 0
C 64 2 6 0
I 82 virtex:NAND4 1 435 540 0 1 '
C 73 2 6 0
C 67 3 1 0
C 65 3 3 0
C 64 1 4 0
C 69 3 5 0
N 73
J 635 590 1
J 515 590 2
S 2 1
L 545 590 20 0 3 0 1 0 O
I 81 virtex:AND3 1 215 430 0 1 '
C 69 4 7 0
C 47 4 1 0
C 47 3 2 0
C 47 2 3 0
N 69
J 315 560 3
J 315 470 3
J 435 560 2
J 295 470 2
S 1 3
S 2 1
S 4 2
I 48 virtex:ASHEETP 1 410 0 0 1 '
T 802 126 25 0 9 Page 22
Q 11 0 0
T 705 75 30 0 3 JRG
Q 14 0 0
T 700 30 10 0 3 A
T 710 50 10 0 9 1
T 30 30 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 30 40 10 0 3 drawn by KS
T 595 100 10 0 9 VIRTEX Family NAND15  Macro
T 585 80 10 0 9 15-Bit NAND Gate w/bus input
T 630 50 10 0 9 27th December 2001
E
