<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:46.2146</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.02.11</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7027268</applicationNumber><claimCount>13</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>오류 검출 기능을 가지는 기억 장치, 반도체 장치, 및 전자 기기</inventionTitle><inventionTitleEng>STORAGE DEVICE HAVING ERROR DETECTING FUNCTION,  SEMICONDUCTOR DEVICE, AND ELECTRONIC APPARATUS</inventionTitleEng><openDate>2025.08.21</openDate><openNumber>10-2025-0125448</openNumber><originalApplicationDate>2020.02.11</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2021-7028191</originalApplicationNumber><originalExaminationRequestDate>2025.08.14</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.08.14</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 88/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 29/52</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2015.01.01)</ipcDate><ipcNumber>G11C 29/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020217028191</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 오류 검출 기능을 가지고, 단위 면적당 기억할 수 있는 데이터양이 많은 기억 장치를 제공한다. 반도체 기판에 형성된 트랜지스터를 사용하여 기억 장치의 구동 회로를 구성하고, 박막 트랜지스터를 사용하여 기억 장치의 메모리 셀을 구성한다. 박막 트랜지스터를 사용하여 메모리 셀이 구성된 층은 반도체 기판의 위쪽에 복수로 적층하여 제공할 수 있어, 단위 면적당 기억할 수 있는 데이터양을 늘릴 수 있다. 또한, 박막 트랜지스터를 사용하여 기억 장치가 가지는 주변 회로의 일부를 구성할 수 있기 때문에, 박막 트랜지스터를 사용하여 오류 검출 회로를 구성하고, 반도체 기판의 위쪽에 적층하여 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2020.08.27</internationOpenDate><internationOpenNumber>WO2020170069</internationOpenNumber><internationalApplicationDate>2020.02.11</internationalApplicationDate><internationalApplicationNumber>PCT/IB2020/051043</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서;소자층; 및상기 소자층 위의 복수의 메모리 유닛을 포함하고,상기 소자층은: 반도체 기판 상에 제공되는 제1 트랜지스터를 포함하는 제1 회로를 포함하고,상기 복수의 메모리 유닛은: 상기 제1 회로 위의 제1 메모리 유닛; 및 상기 제1 메모리 유닛 위의 제2 메모리 유닛을 포함하고,상기 제1 메모리 유닛은: 제2 트랜지스터를 포함하는 트랜지스터층; 및 상기 트랜지스터층 위의 복수의 메모리 디바이스층을 포함하고,상기 복수의 메모리 디바이스층 중의 제1 메모리 디바이스층은 메모리 디바이스를 포함하고, 상기 메모리 디바이스는: 제3 트랜지스터; 및 커패시터를 포함하고,상기 제2 트랜지스터는 제1 도전체를 통해 상기 메모리 디바이스에 전기적으로 접속되고,상기 제2 트랜지스터는 제2 도전체를 통해 상기 제1 트랜지스터에 전기적으로 접속되고,상기 제2 트랜지스터의 채널 형성 영역은 산화물 반도체를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서;소자층; 및상기 소자층 위의 복수의 메모리 유닛을 포함하고,상기 소자층은: 반도체 기판 상에 제공되는 제1 트랜지스터를 포함하는 제1 회로를 포함하고,상기 복수의 메모리 유닛은: 상기 제1 회로 위의 제1 메모리 유닛; 및 상기 제1 메모리 유닛 위의 제2 메모리 유닛을 포함하고,상기 제1 메모리 유닛은: 복수의 메모리 디바이스층; 및 상기 복수의 메모리 디바이스층을 제어하는 제2 트랜지스터를 포함하는 하나의 트랜지스터층을 포함하고,상기 복수의 메모리 디바이스층 중의 제1 메모리 디바이스층은 메모리 디바이스를 포함하고, 상기 메모리 디바이스는: 제3 트랜지스터; 및 커패시터를 포함하고,상기 제2 트랜지스터는 제1 도전체를 통해 상기 메모리 디바이스에 전기적으로 접속되고,상기 제2 트랜지스터는 제2 도전체를 통해 상기 제1 트랜지스터에 전기적으로 접속되고,상기 제2 트랜지스터의 채널 형성 영역은 산화물 반도체를 포함하고,상기 산화물 반도체는 인듐 산화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치로서;제1 소자층; 상기 제1 소자층 위의 제2 소자층; 및상기 제2 소자층 위의 복수의 메모리 유닛을 포함하고,상기 제1 소자층은: 반도체 기판 상에 제공되는 제1 트랜지스터를 포함하는 구동 회로를 포함하고,상기 제2 소자층은: 상기 구동 회로 위의 제2 트랜지스터를 포함하는 오류 검출 회로를 포함하고,상기 복수의 메모리 유닛은: 상기 오류 검출 회로 위의 제1 메모리 유닛; 및 상기 제1 메모리 유닛 위의 제2 메모리 유닛을 포함하고,상기 제1 메모리 유닛은: 제3 트랜지스터를 포함하는 트랜지스터층; 및 상기 트랜지스터층 위의 복수의 메모리 디바이스층을 포함하고,상기 복수의 메모리 디바이스층 중의 제1 메모리 디바이스층은 제1 메모리 디바이스를 포함하고, 상기 제1 메모리 디바이스는: 제4 트랜지스터; 및 제1 커패시터를 포함하고,상기 복수의 메모리 디바이스층 중의 제2 메모리 디바이스층은 제2 메모리 디바이스를 포함하고, 상기 제2 메모리 디바이스는: 제5 트랜지스터; 및 제2 커패시터를 포함하고,상기 제3 트랜지스터는 제1 도전체를 통해 상기 제1 메모리 디바이스 및 상기 제2 메모리 디바이스에 전기적으로 접속되고,상기 제3 트랜지스터는 제2 도전체를 통해 상기 제1 트랜지스터에 전기적으로 접속되고,상기 제3 트랜지스터의 채널 형성 영역은 산화물 반도체를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 반도체 장치로서;제1 소자층; 상기 제1 소자층 위의 제2 소자층; 및상기 제2 소자층 위의 복수의 메모리 유닛을 포함하고,상기 제1 소자층은: 반도체 기판 상에 제공되는 제1 트랜지스터를 포함하는 구동 회로; 스위치 회로; 및 검사 비트 생성 회로를 포함하고,상기 제2 소자층은: 상기 구동 회로 위의 제2 트랜지스터를 포함하는 오류 검출 회로를 포함하고,상기 복수의 메모리 유닛은: 상기 오류 검출 회로 위의 제1 메모리 유닛; 및 상기 제1 메모리 유닛 위의 제2 메모리 유닛을 포함하고,상기 제1 메모리 유닛은: 제3 트랜지스터를 포함하는 트랜지스터층; 및 상기 트랜지스터층 위의 복수의 메모리 디바이스층을 포함하고,상기 복수의 메모리 디바이스층 중의 제1 메모리 디바이스층은 제1 메모리 디바이스를 포함하고, 상기 제1 메모리 디바이스는: 제4 트랜지스터; 및 제1 커패시터를 포함하고,상기 복수의 메모리 디바이스층 중의 제2 메모리 디바이스층은 제2 메모리 디바이스를 포함하고, 상기 제2 메모리 디바이스는: 제5 트랜지스터; 및 제2 커패시터를 포함하고,상기 제3 트랜지스터는 제1 도전체를 통해 상기 제1 메모리 디바이스 및 상기 제2 메모리 디바이스에 전기적으로 접속되고,상기 제3 트랜지스터는 제2 도전체를 통해 상기 제1 트랜지스터에 전기적으로 접속되고,상기 제3 트랜지스터의 채널 형성 영역은 산화물 반도체를 포함하고,상기 스위치 회로의 스위치는 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 검사 비트 생성 회로, 상기 제3 트랜지스터, 및 상기 제1 메모리 디바이스에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 반도체 장치로서;소자층; 및상기 소자층 위의 복수의 메모리 유닛을 포함하고,상기 소자층은: 반도체 기판 상에 제공되는 제1 트랜지스터를 포함하는 제1 회로를 포함하고,상기 복수의 메모리 유닛은: 상기 제1 회로 위의 제1 메모리 유닛; 및 상기 제1 메모리 유닛 위의 제2 메모리 유닛을 포함하고,상기 제1 메모리 유닛은: 제2 트랜지스터를 포함하는 트랜지스터층; 및 상기 트랜지스터층 위의 복수의 메모리 디바이스층을 포함하고,상기 복수의 메모리 디바이스층 중의 제1 메모리 디바이스층은 메모리 디바이스를 포함하고, 상기 메모리 디바이스는: 제3 트랜지스터; 및 커패시터를 포함하고,상기 제2 트랜지스터는 제1 도전체를 통해 상기 메모리 디바이스에 전기적으로 접속되고,상기 제2 트랜지스터는 제2 도전체를 통해 상기 제1 트랜지스터에 전기적으로 접속되고,상기 제2 트랜지스터의 채널 형성 영역은 산화물 반도체를 포함하고,상기 산화물 반도체는: 제1 산화물; 상기 제1 산화물 위의 제2 산화물; 및 상기 제2 산화물 위의 제3 산화물을 포함하고,상기 제1 산화물, 상기 제2 산화물, 및 상기 제3 산화물 각각은 인듐 산화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치로서;소자층; 및상기 소자층 위의 복수의 메모리 유닛을 포함하고,상기 소자층은: 반도체 기판 상에 제공되는 제1 트랜지스터를 포함하는 제1 회로를 포함하고,상기 복수의 메모리 유닛은: 상기 제1 회로 위의 제1 메모리 유닛; 및 상기 제1 메모리 유닛 위의 제2 메모리 유닛을 포함하고,상기 제1 메모리 유닛은: 제2 트랜지스터를 포함하는 트랜지스터층; 및 상기 트랜지스터층 위의 복수의 메모리 디바이스층을 포함하고,상기 복수의 메모리 디바이스층 중의 제1 메모리 디바이스층은 메모리 디바이스를 포함하고, 상기 메모리 디바이스는: 제3 트랜지스터; 및 커패시터를 포함하고,상기 제2 트랜지스터는 제1 도전체를 통해 상기 메모리 디바이스에 전기적으로 접속되고,상기 제2 트랜지스터는 제2 도전체를 통해 상기 제1 트랜지스터에 전기적으로 접속되고,상기 제2 트랜지스터의 채널 형성 영역은 산화물 반도체를 포함하고,상기 산화물 반도체는: 제1 산화물; 및 상기 제1 산화물 위의 제2 산화물을 포함하고,상기 제1 산화물 및 상기 제2 산화물 각각은 인듐 산화물을 포함하고,상기 제1 산화물 및 상기 제2 산화물 각각은 결정을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 반도체 장치로서;소자층; 및상기 소자층 위의 복수의 메모리 유닛을 포함하고,상기 소자층은: 반도체 기판 상에 제공되는 제1 트랜지스터를 포함하는 제1 회로를 포함하고,상기 복수의 메모리 유닛은: 상기 제1 회로 위의 제1 메모리 유닛; 및 상기 제1 메모리 유닛 위의 제2 메모리 유닛을 포함하고,상기 제1 메모리 유닛은: 제2 트랜지스터를 포함하는 트랜지스터층; 및 상기 트랜지스터층 위의 복수의 메모리 디바이스층을 포함하고,상기 복수의 메모리 디바이스층 중의 제1 메모리 디바이스층은 메모리 디바이스를 포함하고, 상기 메모리 디바이스는: 제3 트랜지스터; 및 커패시터를 포함하고,상기 제2 트랜지스터는 제1 도전체를 통해 상기 메모리 디바이스에 전기적으로 접속되고,상기 제2 트랜지스터는 제2 도전체를 통해 상기 제1 트랜지스터에 전기적으로 접속되고,상기 제2 트랜지스터의 채널 형성 영역은 산화물 반도체를 포함하고,상기 산화물 반도체는: 제1 산화물; 상기 제1 산화물 위의 제2 산화물; 및 상기 제2 산화물 위의 제3 산화물을 포함하고,상기 제1 산화물, 상기 제2 산화물, 및 상기 제3 산화물 각각은 인듐 산화물을 포함하고,상기 제1 산화물, 상기 제2 산화물, 및 상기 제3 산화물 각각은 결정질 영역을 포함하고,상기 제1 산화물 및 상기 제3 산화물 중 하나 또는 둘 다는 텅스텐을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 반도체 장치로서;소자층; 및상기 소자층 위의 복수의 메모리 유닛을 포함하고,상기 소자층은: 반도체 기판 상에 제공되는 제1 트랜지스터를 포함하는 제1 회로를 포함하고,상기 복수의 메모리 유닛은: 상기 제1 회로 위의 제1 메모리 유닛; 및 상기 제1 메모리 유닛 위의 제2 메모리 유닛을 포함하고,상기 제1 메모리 유닛은: 제2 트랜지스터를 포함하는 트랜지스터층; 및 상기 트랜지스터층 위의 복수의 메모리 디바이스층을 포함하고,상기 복수의 메모리 디바이스층 중의 제1 메모리 디바이스층은 메모리 디바이스를 포함하고, 상기 메모리 디바이스는: 제3 트랜지스터; 및 커패시터를 포함하고,상기 제2 트랜지스터는 제1 도전체를 통해 상기 메모리 디바이스에 전기적으로 접속되고,상기 제2 트랜지스터는 제2 도전체를 통해 상기 제1 트랜지스터에 전기적으로 접속되고,상기 제2 트랜지스터의 채널 형성 영역은 산화물 반도체를 포함하고,상기 산화물 반도체는: 제1 산화물; 상기 제1 산화물 위의 제2 산화물; 및 상기 제2 산화물 위의 제3 산화물을 포함하고,상기 제1 산화물, 상기 제2 산화물, 및 상기 제3 산화물 각각은 인듐 산화물을 포함하고,상기 제1 산화물, 상기 제2 산화물, 및 상기 제3 산화물 각각은 결정질 영역을 포함하고,상기 제1 산화물 및 상기 제3 산화물 중 하나 또는 둘 다는 갈륨을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 반도체 장치로서;소자층; 및상기 소자층 위의 복수의 메모리 유닛을 포함하고,상기 소자층은: 반도체 기판 상에 제공되는 제1 트랜지스터를 포함하는 제1 회로를 포함하고,상기 복수의 메모리 유닛은: 상기 제1 회로 위의 제1 메모리 유닛; 및 상기 제1 메모리 유닛 위의 제2 메모리 유닛을 포함하고,상기 제1 메모리 유닛은: 제2 트랜지스터를 포함하는 트랜지스터층; 및 상기 트랜지스터층 위의 복수의 메모리 디바이스층을 포함하고,상기 복수의 메모리 디바이스층 중의 제1 메모리 디바이스층은 메모리 디바이스를 포함하고, 상기 메모리 디바이스는: 제3 트랜지스터; 및 커패시터를 포함하고,상기 제2 트랜지스터는 제1 도전체를 통해 상기 메모리 디바이스에 전기적으로 접속되고,상기 제2 트랜지스터는 제2 도전체를 통해 상기 제1 트랜지스터에 전기적으로 접속되고,상기 제2 트랜지스터의 채널 형성 영역은 산화물 반도체를 포함하고,상기 산화물 반도체는 적어도 인듐 산화물을 포함하고,상기 산화물 반도체는 결정질 영역을 포함하고,상기 산화물 반도체 위에 제공되는 산화물은 인듐 및 텅스텐을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 반도체 장치로서;소자층; 및상기 소자층 위의 복수의 메모리 유닛을 포함하고,상기 소자층은: 반도체 기판 상에 제공되는 제1 트랜지스터를 포함하는 제1 회로를 포함하고,상기 복수의 메모리 유닛은: 상기 제1 회로 위의 제1 메모리 유닛; 및 상기 제1 메모리 유닛 위의 제2 메모리 유닛을 포함하고,상기 제1 메모리 유닛은: 제2 트랜지스터를 포함하는 트랜지스터층; 및 상기 트랜지스터층 위의 복수의 메모리 디바이스층을 포함하고,상기 복수의 메모리 디바이스층 중의 제1 메모리 디바이스층은 메모리 디바이스를 포함하고, 상기 메모리 디바이스는: 제3 트랜지스터; 및 커패시터를 포함하고,상기 제2 트랜지스터는 제1 도전체를 통해 상기 메모리 디바이스에 전기적으로 접속되고,상기 제2 트랜지스터는 제2 도전체를 통해 상기 제1 트랜지스터에 전기적으로 접속되고,상기 제2 트랜지스터의 채널 형성 영역은 산화물 반도체를 포함하고,상기 제2 도전체는 상기 복수의 메모리 유닛 위에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 반도체 장치로서;소자층; 및상기 소자층 위의 복수의 메모리 유닛을 포함하고,상기 소자층은: 반도체 기판 상에 제공되는 제1 트랜지스터를 포함하는 제1 회로를 포함하고,상기 복수의 메모리 유닛은: 상기 제1 회로 위의 제1 메모리 유닛; 및 상기 제1 메모리 유닛 위의 제2 메모리 유닛을 포함하고,상기 제1 메모리 유닛은: 제2 트랜지스터를 포함하는 트랜지스터층; 및 상기 트랜지스터층 위의 복수의 메모리 디바이스층을 포함하고,상기 복수의 메모리 디바이스층 중의 제1 메모리 디바이스층은 메모리 디바이스를 포함하고, 상기 메모리 디바이스는: 제3 트랜지스터; 및 커패시터를 포함하고,상기 제2 트랜지스터는 제1 도전체를 통해 상기 메모리 디바이스에 전기적으로 접속되고,상기 제2 트랜지스터는 제2 도전체를 통해 상기 제1 트랜지스터에 전기적으로 접속되고,상기 제2 트랜지스터의 채널 형성 영역은 산화물 반도체를 포함하고,상기 제1 트랜지스터의 채널 형성 영역은 실리콘을 포함하고,상기 제2 트랜지스터 및 상기 제3 트랜지스터 각각은 프런트 게이트 및 백 게이트를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 반도체 장치로서;소자층; 및상기 소자층 위의 복수의 메모리 유닛을 포함하고,상기 소자층은: 반도체 기판 상에 제공되는 제1 트랜지스터를 포함하는 제1 회로를 포함하고,상기 복수의 메모리 유닛은: 상기 제1 회로 위의 제1 메모리 유닛; 및 상기 제1 메모리 유닛 위의 제2 메모리 유닛을 포함하고,상기 제1 메모리 유닛은: 제2 트랜지스터를 포함하는 트랜지스터층; 및 상기 트랜지스터층 위의 복수의 메모리 디바이스층을 포함하고,상기 복수의 메모리 디바이스층 중의 제1 메모리 디바이스층은 메모리 디바이스를 포함하고, 상기 메모리 디바이스는: 제3 트랜지스터; 및 커패시터를 포함하고,상기 제2 트랜지스터는 제1 도전체를 통해 상기 메모리 디바이스에 전기적으로 접속되고,상기 제2 트랜지스터는 제2 도전체를 통해 상기 제1 트랜지스터에 전기적으로 접속되고,상기 제2 트랜지스터의 채널 형성 영역은 산화물 반도체를 포함하고,상기 제1 트랜지스터의 채널 형성 영역은 실리콘을 포함하고,상기 제3 트랜지스터의 채널 형성 영역은 산화물 반도체를 포함하고,상기 제2 트랜지스터 및 상기 제3 트랜지스터 각각은 프런트 게이트 및 백 게이트를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 반도체 장치로서;제1 소자층; 상기 제1 소자층 위의 제2 소자층; 및상기 제2 소자층 위의 복수의 메모리 유닛을 포함하고,상기 제1 소자층은: 반도체 기판 상에 제공되는 제1 트랜지스터를 포함하는 구동 회로를 포함하고,상기 제2 소자층은: 상기 구동 회로 위의 제2 트랜지스터를 포함하는 오류 검출 회로를 포함하고,상기 복수의 메모리 유닛은: 상기 오류 검출 회로 위의 제1 메모리 유닛; 및 상기 제1 메모리 유닛 위의 제2 메모리 유닛을 포함하고,상기 제1 메모리 유닛은: 제3 트랜지스터를 포함하는 트랜지스터층; 및 상기 트랜지스터층 위의 복수의 메모리 디바이스층을 포함하고,상기 복수의 메모리 디바이스층 중의 제1 메모리 디바이스층은 제1 메모리 디바이스를 포함하고, 상기 제1 메모리 디바이스는: 제4 트랜지스터; 및 제1 커패시터를 포함하고,상기 복수의 메모리 디바이스층 중의 제2 메모리 디바이스층은 제2 메모리 디바이스를 포함하고, 상기 제2 메모리 디바이스는: 제5 트랜지스터; 및 제2 커패시터를 포함하고,상기 제3 트랜지스터는 제1 도전체를 통해 상기 제1 메모리 디바이스 및 상기 제2 메모리 디바이스에 전기적으로 접속되고,상기 제3 트랜지스터는 제2 도전체를 통해 상기 제1 트랜지스터에 전기적으로 접속되고,상기 제3 트랜지스터의 채널 형성 영역은 산화물 반도체를 포함하고,상기 오류 검출 회로의 출력 신호는 스위치 회로의 스위치를 통하여 상기 구동 회로로 출력되는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country>일본</country><engName>KUNITAKE, Hitoshi</engName><name>구니타케 히토시</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country>일본</country><engName>ONUKI, Tatsuya</engName><name>오누키 다츠야</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country>일본</country><engName>ATSUMI, Tomoaki</engName><name>아츠미 도모아키</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country>일본</country><engName>KATO, Kiyoshi</engName><name>가토 기요시</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2019.02.22</priorityApplicationDate><priorityApplicationNumber>JP-P-2019-030525</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.08.14</receiptDate><receiptNumber>1-1-2025-0929289-11</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257027268.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9372e4e9f57bb7e391dcceb40ecbc3d9c08bfca751443c95fdbe9fa8b8be0ce6ebefc97d82a251d6e04a20a152178c5526a024b22655aa732e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa194af4a512004490865a4cb9988b7c4964def4c41a52f103519ef23634ad9b0b2dadddb363f18ec6d6ab4fa4b1b4d035c4ea19a774c7c6e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>