{"patent_id": "10-2023-0098984", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0017939", "출원번호": "10-2023-0098984", "발명의 명칭": "기판 표면의 처리를 통한 고품질 에피택셜 웨이퍼의 제조 방법", "출원인": "주식회사 아르케", "발명자": "서상준"}}
{"patent_id": "10-2023-0098984", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "에너지를 가하여 기판의 표면을 처리하는 단계; 및상기 기판 상에 에피택셜(epitaxial) 층을 형성하는 단계;를 포함하는, 에피택셜 웨이퍼의 제조 방법."}
{"patent_id": "10-2023-0098984", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 기판은 SiC, Si, SOI(silicon on insulator), a-Si(amorphous-Si), poly-Si, a-SiC, GaN,Ge, GeC, SiGe,GaN, AlN, CdTe, GaAs, 쿼츠, 사파이어, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인,에피택셜 웨이퍼의 제조 방법."}
{"patent_id": "10-2023-0098984", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 표면을 처리하는 단계는 레이저 조사, 전자빔(E-beam) 조사, 이온빔 조사, 적외선 조사 및 이들의 조합들로 이루어진 군에서 선택되는 방법을 통해 수행되는 것인,에피택셜 웨이퍼의 제조 방법."}
{"patent_id": "10-2023-0098984", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본원은 에너지를 가하여 기판의 표면을 처리하는 단계; 및 상기 기판 상에 에피택셜(epitaxial) 층을 형성하는 단계를 포함하는, 에피택셜 웨이퍼의 제조 방법에 관한 것이다."}
{"patent_id": "10-2023-0098984", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본원은 기판 표면의 처리, 바람직하게는 열처리를 통한 고품질 에피택셜 웨이퍼의 제조 방법에 관한 것이다. 구 체적으로, 기판 상에 에피택셜 층을 형성하기 전에 기판 표면을 열처리하여 결함을 감소시킴으로써 에피택셜 층 을 고품질로 형성하는 방법에 관한 것이다."}
{"patent_id": "10-2023-0098984", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전력반도체는 전기를 효과적으로 활용하기 위해 전력 변환·전력 변압·전력 안정·전력 분배·전력제어 등의 역할을 수행하는 반도체나 부품을 의미하는 것으로, 다이오드, 트랜지스터 등의 소자에 적용할 수 있고, 상기 소자들은 자동차, AV기기, 산업, 가전, 모터 구동, 고효율 전원, 인버터, 컨버터, 송전 등 다양한 용도로 사용 할 수 있다. 즉, 전력반도체는 전력을 사용하는 모든 기기에서 필요한 전압과 전류를 저장된 또는 공급된 형태에서 필요한 형태로 변환하는 소자로 전력의 전체적인 안정성 관리와 분배를 제어하는 역할을 하며, 이는 시스템에서 필요한 전력을 제공하기 위한 핵심기술로, 전력반도체를 사용하여 전력 소비를 최적화하고 효율성을 높일 수 있다. 이러한 전력반도체 중 고성능과 고효율 특성을 가진 SiC 소자는 고온·고압 등의 내구성이 필요한 전기차, 에코 -시스템(Eco-system) 발전 뿐만 아니라 인공지능(Ai), 5G 등의 전자기기 등에 적용되어 그 수요가 급격히 증가 하고 있다. SiC 에피택시 웨이퍼(SiC Epitaxy Wafer)는 실리콘(Si)과 탄소(C) 두 가지 물질로 만들어진 SiC 웨이퍼 상에 동 일한 물질인 SiC를 사용 전압(제품 용도)에 맞는 두께와 도핑 농도를 가진 에피택시 층(Epitaxy layer)를 형성 하여 만들어진 화합물 반도체 재료이다. SiC 에피택시 성막 공정은 다른 반도체 재료의 공정에 비해 약 1,650℃의 고온에서 진행되며, 결정 구조 변화가 열에 민감한 특성을 가지고 있어 공정 중 발생하는 변수로 인해 200종 이상의 다양한 결정 구조 중 일관성 있 는 하나의 결정 구조(4H 구조)를 얻기가 매우 어렵고, SiC 웨이퍼 상에 결함이 존재할 시 에피택셜 층의 형성 과정에서 상기 결함이 함께 성장하여 에피택셜 층의 품질을 저하시키는 문제가 존재한다. 따라서, 결정 간의 불일치로 인해 발생하는 결함(Defect)을 최소화하고, 평탄도 및 농도의 균일성을 갖는 고 품질의 SiC 에픽택시 웨이퍼를 제조하기 위한 공정의 개발이 필요한 실정이다. 본원의 배경이 되는 기술인 대한민국 등록특허 제10-0861088호는 SiC 에픽택셜층 성장방법에 관한 것이다."}
{"patent_id": "10-2023-0098984", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 기판의 결함을 감소시켜 고품질의 에피택셜 웨이 퍼를 제조하는 방법을 제공하는 것을 목적으로 한다. 다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들에 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다."}
{"patent_id": "10-2023-0098984", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면은 에너지를 가하여 기판의 표면을 처리하는 단계; 및 상기 기판 상에 에피택셜(epitaxial) 층을 형성하는 단계를 포함하는, 에피택셜 웨이퍼의 제 조 방법을 제공한다. 본원의 일 구현예에 따르면, 상기 에너지는 열 에너지일 수 있으나, 이에 제한되는 것은 아니다. 본원의 일 구현예에 따르면, 상기 기판은 SiC, Si, SOI(silicon on insulator), a-Si(amorphous-Si), poly-Si, a-SiC, GaN, Ge, GeC, SiGe, AlN, CdTe, GaAs, 쿼츠, 사파이어, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 본원의 일 구현예에 따르면, 상기 표면을 처리하는 단계는 레이저 조사, 전자빔(E-beam) 조사, 이온빔 조사, 적 외선 조사 및 이들의 조합들로 이루어진 군에서 선택되는 방법을 통해 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다. 상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예 시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다."}
{"patent_id": "10-2023-0098984", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "전술한 본원의 과제 해결 수단에 의하면, 본원에 따른 에피택셜 웨이퍼의 제조 방법은 에피택셜 층을 성막하기 전에 기판의 표면에 에너지를 가하여 처리함으로써, 상기 기판에 존재하는 결함을 감소시켜 기판의 품질을 향상 시킬 수 있고, 결함이 감소된 기판 상에 에피택셜 층을 성막함으로써 더욱 우수한 품질의 에피택셜 웨이퍼를 제 조할 수 있다. 다만, 본원에서 얻을 수 있는 효과는 상기된 바와 같은 효과들로 한정되지 않으며, 또 다른 효과들이 존재할 수 있다."}
{"patent_id": "10-2023-0098984", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리 고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유 사한 부분에 대해서는 유사한 도면 부호를 붙였다. 본원 명세서 전체에서, 어떤 부분이 다른 부분과 \"연결\"되어 있다고 할 때, 이는 \"직접적으로 연결\"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 \"전기적으로 연결\"되어 있는 경우도 포함한다. 본원 명세서 전체에서, 어떤 부재가 다른 부재 \"상에\", \"상부에\", \"상단에\", \"하에\", \"하부에\", \"하단에\" 위치 하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존 재하는 경우도 포함한다. 본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 \"포함\" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본 명세서에서 사용되는 정도의 용어 \"약\", \"실질적으로\" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 또한, 본원 명세서 전체에서, \"~ 하는 단계\" 또는 \"~의 단계\"는 \"~를 위한 단계\"를 의미하지 않는다. 본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 \"이들의 조합\"의 용어는 마쿠시 형식의 표현에 기재된 구 성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다. 본원 명세서 전체에서, \"A 및/또는 B\"의 기재는, \"A 또는 B, 또는, A 및 B\" 를 의미한다. 본원 명세서 전체에서, 용어 “알킬”은 선형 또는 분지형의, 포화 또는 불포화의 C1-C6 알킬을 포함하는 것일 수 있으며, 예를 들어 메틸, 에틸, 프로필, 부틸, 펜틸, 헥실 또는 이들의 가능한 모든 이성질체를 포함하는 것 일 수 있으나, 이에 제한되지 않을 수 있다. 이하에서는 본원의 에피택셜 웨이퍼의 제조 방법에 대하여 구현예 및 실시예와 도면을 참조하여 구체적으로 설 명하도록 한다. 그러나, 본원이 이러한 구현예 및 실시예와 도면에 제한되는 것은 아니다. 상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면은 에너지를 가하여 기판의 표면을 처리하는 단계; 및 상기 기판 상에 에피택셜(epitaxial) 층을 형성하는 단계를 포함하는, 에피택셜 웨이퍼의 제 조 방법을 제공한다. 일반적으로 에피택셜 웨이퍼는 기판 상에 화학 기상 증착(CVD), 분자 빔 에피택시(MBE) 등과 같은 방법을 통해 에피택셜 층을 형성하여 제조된다. 상기 기판은 제조 공정에서 결정 성장 과정 중 여러 요인으로 인해 결함이 발생하고, 다수의 결함을 포함하는 기판을 사용할 경우 형성되는 에피택셜 층의 품질이 저하될 수 있으므로, 고 품질의 에피택셜 웨이퍼의 제조를 위해서는 사용되는 기판의 결함을 최소화하는 것이 매우 중요하다. 본원에 따른 에피택셜 웨이퍼의 제조 방법은 에피택셜 층을 성막하기 전에 웨이퍼의 표면에 에너지를 가하여 처 리함으로써, 상기 웨이퍼에 존재하는 결함을 감소시켜 웨이퍼의 품질을 향상시킬 수 있고, 결함이 감소된 웨이 퍼 상에 에피택셜 층을 성막함으로써 더욱 우수한 품질의 에피택셜 웨이퍼를 제조할 수 있다. 도 1 은 본원의 일 구현예에 따른 에피택셜 웨이퍼의 제조 방법의 순서도이다. 먼저, 에너지를 가하여 기판의 표면을 처리한다 (S100). 상기 에너지는 열 에너지일 수 있다. 본원의 일 구현예에 따르면, 상기 표면을 처리하는 단계는 레이저 조사, 전자빔(E-beam) 조사, 이온빔 조사, 적 외선 조사 및 이들의 조합들로 이루어진 군에서 선택되는 방법을 통해 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다. 본원에 따른 에피택셜 웨이퍼의 제조 방법은, 기판 상에 에피택셜 층을 형성하기 전에 전처리로서 상기 기판에 에너지를 가하여 표면을 열처리함으로써, 상기 기판의 결함을 감소시킬 수 있다. 본원의 일 구현예에 따르면, 상기 기판은 SiC, Si, SOI(silicon on insulator), a-Si(amorphous-Si), poly-Si, a-SiC, Ge, GeC, SiGe, GaN, AlN, CdTe, GaAs, 쿼츠, 사파이어, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 이어서, 기판 상에 에피택셜(epitaxial) 층을 형성한다. 상기 에피택셜 층의 형성은 화학 기상 증착(CVD) 또는 분자 빔 에피택시(MBE) 등을 사용하여 수행될 수 있으나, 이에 제한되는 것은 아니다. CVD는 확장성 및 산업 생산과의 호환성으로 인해 에피택셜 층을 형성하기 위해 가장 일반적으로 사용되는 방법 이다. 예를 들어, SiC 에피택셜 층을 형성하는 방법은 실리콘 및 탄소를 포함하는 전구체 가스의 제어된 분위기 에 기판을 노출시키고, 상기 전구체 가스의 실리콘 및 탄소 원자가 SiC 기판의 표면에 흡착되어 상기 원자가 상 기 기판의 SiC와 원자 결합을 형성하여 얇은 단결정 SiC 에피택셜 층이 성장할 수 있다. SiC Epitaxy 공정은 SiC Substrate 위에 동일한 결정 구조의 SiC 박막을 쌓는 공정이며, 이에 따라 공정 Gas의 Flow에 민감한 편이며, 이러한 Flow가 Laminar Flow를 잘 유지할 수 있도록 Gas 주입 Rate 및 Timing Control 기술이 필요하다. SiC Epitaxy 공정 중 Substrate 위에 Buffer Layer를 둠으로 인해 박막의 농도 및 표면 Roughness의 Uniformity를 향상 시킬 수 있으나, 이에 제한되는 것은 아니다. 본원에 따른 방법을 통해 제조된 에피택셜 웨이퍼는 에피택셜 층의 형성 전에 열 에너지를 통해 기판의 표면을 처리함으로써, 기판의 표면 처리를 수행하지 않고 제조된 에피택셜 웨이퍼보다 더욱 우수한 품질의 에피택셜 웨 이퍼를 제공할 수 있다."}
{"patent_id": "10-2023-0098984", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다. 본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해 석되어야 한다."}
{"patent_id": "10-2023-0098984", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1 은 본원의 일 구현예에 따른 에피택셜 웨이퍼의 제조 방법의 순서도이다."}
