---
# FPT: a Fixed-Point Accelerator for Torus Fully Homomorphic Encryption
## FPT: مسرّع نقطة ثابتة للتشفير المتماثل الكامل من نوع Torus

**arXiv ID:** 2211.13696
**Authors:** Michiel Van Beirendonck, Jan-Pieter D'Anvers, Furkan Turan, Ingrid Verbauwhede
**Year:** 2022
**Categories:** cs.CR, cs.AR
**Translation Quality:** 0.94
**Glossary Terms Used:** accelerator, fixed-point, homomorphic encryption, bootstrapping, performance, hardware, FPGA, implementation

### English Abstract
This work presents a hardware accelerator designed to enhance the performance of TFHE bootstrapping operations. The key innovation involves replacing traditional floating-point arithmetic with approximate fixed-point arithmetic to exploit inherent computational noise. The authors claim their noise analysis enables representations up to 50% smaller than prior implementations. The system uses a streaming processor architecture achieving 100% utilization of arithmetic units with minimal bootstrapping overhead. Evaluated on an Alveo U280 FPGA, FPT demonstrates two to three orders of magnitude higher bootstrapping throughput than existing CPU-based implementations, and 2.5x higher throughput compared to recent ASIC emulation experiments.

### الملخص العربي
يقدم هذا العمل مسرّع أجهزة مصمم لتحسين أداء عمليات التمهيد الذاتي في TFHE. يتمثل الابتكار الرئيسي في استبدال الحساب التقليدي للفاصلة العائمة بحساب تقريبي للنقطة الثابتة لاستغلال الضوضاء الحسابية المتأصلة. يؤكد المؤلفون أن تحليل الضوضاء الخاص بهم يتيح تمثيلات أصغر بنسبة تصل إلى 50% من التطبيقات السابقة. يستخدم النظام معمارية معالج تدفقي تحقق استخداماً بنسبة 100% للوحدات الحسابية مع حد أدنى من العبء الإضافي للتمهيد الذاتي. عند التقييم على مصفوفات البوابات القابلة للبرمجة Alveo U280، أظهر FPT إنتاجية أعلى بمقدار رتبتين إلى ثلاث رتب من حيث الحجم في التمهيد الذاتي مقارنة بالتطبيقات القائمة على وحدة المعالجة المركزية، وإنتاجية أعلى بمقدار 2.5 مرة مقارنة بتجارب محاكاة ASIC الحديثة.

### Back-Translation (Validation)
This work presents a hardware accelerator designed to improve the performance of bootstrapping operations in TFHE. The key innovation consists of replacing traditional floating-point arithmetic with approximate fixed-point arithmetic to exploit inherent computational noise. The authors assert that their noise analysis enables representations up to 50% smaller than previous implementations. The system uses a streaming processor architecture that achieves 100% utilization of arithmetic units with minimal overhead for bootstrapping. When evaluated on Alveo U280 FPGAs, FPT demonstrated throughput two to three orders of magnitude higher in bootstrapping compared to CPU-based implementations, and 2.5 times higher throughput compared to recent ASIC emulation experiments.

### Translation Metrics
- Iterations: 1
- Final Score: 0.94
- Quality: High
---
