Implementação de Processador Ciclo Simples em FPGA

Este projeto apresenta a implementação de um processador ciclo simples baseado no modelo descrito no livro Organização e Projeto de Computadores: a Interface Hardware/Software, de David A. Patterson e John L. Hennessy. 
O processador foi desenvolvido para FPGA e segue a arquitetura MIPS, com suporte a instruções básicas de transferência, aritmética e controle de fluxo.
implementação foi desenvolvida em Verilog.

- Suporte a instruções R, I e J, incluindo operações aritméticas, lógicas, de memória e de controle de fluxo.
- Caminho de dados (datapath) e unidade de controle projetados para um único ciclo por instrução.
- Testes realizados com programas em linguagem de máquina carregados na memória.
