# Design & Verification Handbook

Â¡Bienvenido! ğŸš€ Este repositorio es mi espacio de aprendizaje sobre diseÃ±o y verifiaciÃ³n. AquÃ­ irÃ© recopilando conceptos, ejemplos de cÃ³digo, y herramientas que voy explorando en el camino.

## ğŸ“‚ Ãndice

* ğŸ“‚ [Design](design/digital_design_concepts.md)
	* ğŸ“‚ [Timing Analysis](design/timming.md) 
	* ğŸ“‚ [Synthesis and Implementation ](design/synthesis.md)
* ğŸ“‚ [Verification](verification/basic_concetps.md)
	* ğŸ“‚ [Formal Verification](verification/formal.md)
	* ğŸ“‚ [UVM Theory](verification/uvm/UVM.md)
		* ğŸ“‚ [Example: Pattern detection](verification/uvm/examples/test_plan.md) 
* ğŸ“‚ [High Level Synthesis](hls/hls.md)
* ğŸ“‚ [Utils](utils/utils.md)
	* ğŸ“‚ [RasberryPi Pico JTAG](utils/JTAG_rp2040/xvc-pico.md)

## ğŸš€ Objetivo
Este repositorio no solo es un **registro de aprendizaje**, sino tambiÃ©n un recurso Ãºtil para futuras referencias y proyectos.

## ğŸ¤ Contribuciones
Si tienes sugerencias o quieres compartir conocimientos, Â¡eres bienvenido a colaborar!

## ğŸ“š Recursos Recomendados
- [IEEE Standard for SystemVerilog](https://ieeexplore.ieee.org/document/8299595)
- [Accellera UVM Guide](https://www.accellera.org/downloads/standards/uvm)
- [EDA Playground](https://www.edaplayground.com/) â€“ Para probar cÃ³digo online

## ğŸ“Œ Notas

Este repositorio estÃ¡ en constante evoluciÃ³n, asÃ­ que irÃ© actualizando con nuevos temas y mejoras.

Â¡Gracias por pasar por aquÃ­! ğŸ˜Š

