Simulator report for Kmeans_RegisterBank
Thu Jan 19 00:23:27 2017
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 629 nodes    ;
; Simulation Coverage         ;       5.72 % ;
; Total Number of Transitions ; 318          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone III  ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Functional ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; On         ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
; Interconnect Delay Model Type                                                              ; Transport  ; Transport     ;
; Cell Delay Model Type                                                                      ; Transport  ; Transport     ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;       5.72 % ;
; Total nodes checked                                 ; 629          ;
; Total output ports checked                          ; 629          ;
; Total output ports with complete 1/0-value coverage ; 36           ;
; Total output ports with no 1/0-value coverage       ; 553          ;
; Total output ports with no 1-value coverage         ; 564          ;
; Total output ports with no 0-value coverage         ; 582          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+--------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                ;
+------------------------------------+------------------------------------+------------------+
; Node Name                          ; Output Port Name                   ; Output Port Type ;
+------------------------------------+------------------------------------+------------------+
; |Kmeans_RegisterBank|s_reg7[1]     ; |Kmeans_RegisterBank|s_reg7[1]     ; regout           ;
; |Kmeans_RegisterBank|s_reg7[2]     ; |Kmeans_RegisterBank|s_reg7[2]     ; regout           ;
; |Kmeans_RegisterBank|s_reg7[4]     ; |Kmeans_RegisterBank|s_reg7[4]     ; regout           ;
; |Kmeans_RegisterBank|s_reg6[0]     ; |Kmeans_RegisterBank|s_reg6[0]     ; regout           ;
; |Kmeans_RegisterBank|s_reg6[4]     ; |Kmeans_RegisterBank|s_reg6[4]     ; regout           ;
; |Kmeans_RegisterBank|s_reg4[0]     ; |Kmeans_RegisterBank|s_reg4[0]     ; regout           ;
; |Kmeans_RegisterBank|s_reg4[1]     ; |Kmeans_RegisterBank|s_reg4[1]     ; regout           ;
; |Kmeans_RegisterBank|s_reg4[2]     ; |Kmeans_RegisterBank|s_reg4[2]     ; regout           ;
; |Kmeans_RegisterBank|s_reg4[3]     ; |Kmeans_RegisterBank|s_reg4[3]     ; regout           ;
; |Kmeans_RegisterBank|s_reg4[4]     ; |Kmeans_RegisterBank|s_reg4[4]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[0]     ; |Kmeans_RegisterBank|s_reg1[0]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[1]     ; |Kmeans_RegisterBank|s_reg1[1]     ; regout           ;
; |Kmeans_RegisterBank|clk           ; |Kmeans_RegisterBank|clk           ; out              ;
; |Kmeans_RegisterBank|en_Kmeans     ; |Kmeans_RegisterBank|en_Kmeans     ; out              ;
; |Kmeans_RegisterBank|nCentroids[0] ; |Kmeans_RegisterBank|nCentroids[0] ; out              ;
; |Kmeans_RegisterBank|i_reg4[1]     ; |Kmeans_RegisterBank|i_reg4[1]     ; out              ;
; |Kmeans_RegisterBank|i_reg4[2]     ; |Kmeans_RegisterBank|i_reg4[2]     ; out              ;
; |Kmeans_RegisterBank|i_reg4[3]     ; |Kmeans_RegisterBank|i_reg4[3]     ; out              ;
; |Kmeans_RegisterBank|i_reg4[4]     ; |Kmeans_RegisterBank|i_reg4[4]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[1]     ; |Kmeans_RegisterBank|i_reg7[1]     ; out              ;
; |Kmeans_RegisterBank|reg1[0]       ; |Kmeans_RegisterBank|reg1[0]       ; pin_out          ;
; |Kmeans_RegisterBank|reg1[1]       ; |Kmeans_RegisterBank|reg1[1]       ; pin_out          ;
; |Kmeans_RegisterBank|reg4[0]       ; |Kmeans_RegisterBank|reg4[0]       ; pin_out          ;
; |Kmeans_RegisterBank|reg4[1]       ; |Kmeans_RegisterBank|reg4[1]       ; pin_out          ;
; |Kmeans_RegisterBank|reg4[2]       ; |Kmeans_RegisterBank|reg4[2]       ; pin_out          ;
; |Kmeans_RegisterBank|reg4[3]       ; |Kmeans_RegisterBank|reg4[3]       ; pin_out          ;
; |Kmeans_RegisterBank|reg4[4]       ; |Kmeans_RegisterBank|reg4[4]       ; pin_out          ;
; |Kmeans_RegisterBank|reg6[0]       ; |Kmeans_RegisterBank|reg6[0]       ; pin_out          ;
; |Kmeans_RegisterBank|reg6[4]       ; |Kmeans_RegisterBank|reg6[4]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[1]       ; |Kmeans_RegisterBank|reg7[1]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[2]       ; |Kmeans_RegisterBank|reg7[2]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[4]       ; |Kmeans_RegisterBank|reg7[4]       ; pin_out          ;
; |Kmeans_RegisterBank|Add0~0        ; |Kmeans_RegisterBank|Add0~0        ; out0             ;
; |Kmeans_RegisterBank|Add0~1        ; |Kmeans_RegisterBank|Add0~1        ; out0             ;
; |Kmeans_RegisterBank|Add0~4        ; |Kmeans_RegisterBank|Add0~4        ; out0             ;
; |Kmeans_RegisterBank|Add0~6        ; |Kmeans_RegisterBank|Add0~6        ; out0             ;
+------------------------------------+------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                   ;
+------------------------------------+------------------------------------+------------------+
; Node Name                          ; Output Port Name                   ; Output Port Type ;
+------------------------------------+------------------------------------+------------------+
; |Kmeans_RegisterBank|s_nPontos[13] ; |Kmeans_RegisterBank|s_nPontos[13] ; out              ;
; |Kmeans_RegisterBank|s_nPontos[12] ; |Kmeans_RegisterBank|s_nPontos[12] ; out              ;
; |Kmeans_RegisterBank|s_nPontos[11] ; |Kmeans_RegisterBank|s_nPontos[11] ; out              ;
; |Kmeans_RegisterBank|s_nPontos[10] ; |Kmeans_RegisterBank|s_nPontos[10] ; out              ;
; |Kmeans_RegisterBank|s_nPontos[9]  ; |Kmeans_RegisterBank|s_nPontos[9]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[8]  ; |Kmeans_RegisterBank|s_nPontos[8]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[7]  ; |Kmeans_RegisterBank|s_nPontos[7]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[6]  ; |Kmeans_RegisterBank|s_nPontos[6]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[5]  ; |Kmeans_RegisterBank|s_nPontos[5]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[4]  ; |Kmeans_RegisterBank|s_nPontos[4]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[3]  ; |Kmeans_RegisterBank|s_nPontos[3]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[2]  ; |Kmeans_RegisterBank|s_nPontos[2]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[1]  ; |Kmeans_RegisterBank|s_nPontos[1]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[0]  ; |Kmeans_RegisterBank|s_nPontos[0]  ; out              ;
; |Kmeans_RegisterBank|s_reg7[0]     ; |Kmeans_RegisterBank|s_reg7[0]     ; regout           ;
; |Kmeans_RegisterBank|s_reg7[3]     ; |Kmeans_RegisterBank|s_reg7[3]     ; regout           ;
; |Kmeans_RegisterBank|s_reg7[5]     ; |Kmeans_RegisterBank|s_reg7[5]     ; regout           ;
; |Kmeans_RegisterBank|s_reg7[6]     ; |Kmeans_RegisterBank|s_reg7[6]     ; regout           ;
; |Kmeans_RegisterBank|s_reg7[7]     ; |Kmeans_RegisterBank|s_reg7[7]     ; regout           ;
; |Kmeans_RegisterBank|s_reg7[8]     ; |Kmeans_RegisterBank|s_reg7[8]     ; regout           ;
; |Kmeans_RegisterBank|s_reg7[9]     ; |Kmeans_RegisterBank|s_reg7[9]     ; regout           ;
; |Kmeans_RegisterBank|s_reg7[10]    ; |Kmeans_RegisterBank|s_reg7[10]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[11]    ; |Kmeans_RegisterBank|s_reg7[11]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[12]    ; |Kmeans_RegisterBank|s_reg7[12]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[13]    ; |Kmeans_RegisterBank|s_reg7[13]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[14]    ; |Kmeans_RegisterBank|s_reg7[14]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[15]    ; |Kmeans_RegisterBank|s_reg7[15]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[16]    ; |Kmeans_RegisterBank|s_reg7[16]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[17]    ; |Kmeans_RegisterBank|s_reg7[17]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[18]    ; |Kmeans_RegisterBank|s_reg7[18]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[19]    ; |Kmeans_RegisterBank|s_reg7[19]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[20]    ; |Kmeans_RegisterBank|s_reg7[20]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[21]    ; |Kmeans_RegisterBank|s_reg7[21]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[22]    ; |Kmeans_RegisterBank|s_reg7[22]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[23]    ; |Kmeans_RegisterBank|s_reg7[23]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[24]    ; |Kmeans_RegisterBank|s_reg7[24]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[25]    ; |Kmeans_RegisterBank|s_reg7[25]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[26]    ; |Kmeans_RegisterBank|s_reg7[26]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[27]    ; |Kmeans_RegisterBank|s_reg7[27]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[28]    ; |Kmeans_RegisterBank|s_reg7[28]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[29]    ; |Kmeans_RegisterBank|s_reg7[29]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[30]    ; |Kmeans_RegisterBank|s_reg7[30]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[31]    ; |Kmeans_RegisterBank|s_reg7[31]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[32]    ; |Kmeans_RegisterBank|s_reg7[32]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[33]    ; |Kmeans_RegisterBank|s_reg7[33]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[34]    ; |Kmeans_RegisterBank|s_reg7[34]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[35]    ; |Kmeans_RegisterBank|s_reg7[35]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[36]    ; |Kmeans_RegisterBank|s_reg7[36]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[37]    ; |Kmeans_RegisterBank|s_reg7[37]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[38]    ; |Kmeans_RegisterBank|s_reg7[38]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[39]    ; |Kmeans_RegisterBank|s_reg7[39]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[40]    ; |Kmeans_RegisterBank|s_reg7[40]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[41]    ; |Kmeans_RegisterBank|s_reg7[41]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[42]    ; |Kmeans_RegisterBank|s_reg7[42]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[43]    ; |Kmeans_RegisterBank|s_reg7[43]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[44]    ; |Kmeans_RegisterBank|s_reg7[44]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[45]    ; |Kmeans_RegisterBank|s_reg7[45]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[46]    ; |Kmeans_RegisterBank|s_reg7[46]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[47]    ; |Kmeans_RegisterBank|s_reg7[47]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[48]    ; |Kmeans_RegisterBank|s_reg7[48]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[49]    ; |Kmeans_RegisterBank|s_reg7[49]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[50]    ; |Kmeans_RegisterBank|s_reg7[50]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[51]    ; |Kmeans_RegisterBank|s_reg7[51]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[52]    ; |Kmeans_RegisterBank|s_reg7[52]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[53]    ; |Kmeans_RegisterBank|s_reg7[53]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[54]    ; |Kmeans_RegisterBank|s_reg7[54]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[55]    ; |Kmeans_RegisterBank|s_reg7[55]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[56]    ; |Kmeans_RegisterBank|s_reg7[56]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[57]    ; |Kmeans_RegisterBank|s_reg7[57]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[58]    ; |Kmeans_RegisterBank|s_reg7[58]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[59]    ; |Kmeans_RegisterBank|s_reg7[59]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[60]    ; |Kmeans_RegisterBank|s_reg7[60]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[61]    ; |Kmeans_RegisterBank|s_reg7[61]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[62]    ; |Kmeans_RegisterBank|s_reg7[62]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[63]    ; |Kmeans_RegisterBank|s_reg7[63]    ; regout           ;
; |Kmeans_RegisterBank|s_reg6[5]     ; |Kmeans_RegisterBank|s_reg6[5]     ; regout           ;
; |Kmeans_RegisterBank|s_reg6[6]     ; |Kmeans_RegisterBank|s_reg6[6]     ; regout           ;
; |Kmeans_RegisterBank|s_reg6[7]     ; |Kmeans_RegisterBank|s_reg6[7]     ; regout           ;
; |Kmeans_RegisterBank|s_reg6[8]     ; |Kmeans_RegisterBank|s_reg6[8]     ; regout           ;
; |Kmeans_RegisterBank|s_reg6[9]     ; |Kmeans_RegisterBank|s_reg6[9]     ; regout           ;
; |Kmeans_RegisterBank|s_reg6[10]    ; |Kmeans_RegisterBank|s_reg6[10]    ; regout           ;
; |Kmeans_RegisterBank|s_reg6[11]    ; |Kmeans_RegisterBank|s_reg6[11]    ; regout           ;
; |Kmeans_RegisterBank|s_reg6[12]    ; |Kmeans_RegisterBank|s_reg6[12]    ; regout           ;
; |Kmeans_RegisterBank|s_reg6[13]    ; |Kmeans_RegisterBank|s_reg6[13]    ; regout           ;
; |Kmeans_RegisterBank|s_reg6[14]    ; |Kmeans_RegisterBank|s_reg6[14]    ; regout           ;
; |Kmeans_RegisterBank|s_reg5[4]     ; |Kmeans_RegisterBank|s_reg5[4]     ; regout           ;
; |Kmeans_RegisterBank|s_reg5[5]     ; |Kmeans_RegisterBank|s_reg5[5]     ; regout           ;
; |Kmeans_RegisterBank|s_reg5[6]     ; |Kmeans_RegisterBank|s_reg5[6]     ; regout           ;
; |Kmeans_RegisterBank|s_reg5[7]     ; |Kmeans_RegisterBank|s_reg5[7]     ; regout           ;
; |Kmeans_RegisterBank|s_reg5[8]     ; |Kmeans_RegisterBank|s_reg5[8]     ; regout           ;
; |Kmeans_RegisterBank|s_reg5[9]     ; |Kmeans_RegisterBank|s_reg5[9]     ; regout           ;
; |Kmeans_RegisterBank|s_reg5[10]    ; |Kmeans_RegisterBank|s_reg5[10]    ; regout           ;
; |Kmeans_RegisterBank|s_reg5[11]    ; |Kmeans_RegisterBank|s_reg5[11]    ; regout           ;
; |Kmeans_RegisterBank|s_reg5[12]    ; |Kmeans_RegisterBank|s_reg5[12]    ; regout           ;
; |Kmeans_RegisterBank|s_reg5[13]    ; |Kmeans_RegisterBank|s_reg5[13]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[5]     ; |Kmeans_RegisterBank|s_reg4[5]     ; regout           ;
; |Kmeans_RegisterBank|s_reg4[6]     ; |Kmeans_RegisterBank|s_reg4[6]     ; regout           ;
; |Kmeans_RegisterBank|s_reg4[7]     ; |Kmeans_RegisterBank|s_reg4[7]     ; regout           ;
; |Kmeans_RegisterBank|s_reg4[8]     ; |Kmeans_RegisterBank|s_reg4[8]     ; regout           ;
; |Kmeans_RegisterBank|s_reg4[9]     ; |Kmeans_RegisterBank|s_reg4[9]     ; regout           ;
; |Kmeans_RegisterBank|s_reg4[10]    ; |Kmeans_RegisterBank|s_reg4[10]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[11]    ; |Kmeans_RegisterBank|s_reg4[11]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[12]    ; |Kmeans_RegisterBank|s_reg4[12]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[13]    ; |Kmeans_RegisterBank|s_reg4[13]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[14]    ; |Kmeans_RegisterBank|s_reg4[14]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[15]    ; |Kmeans_RegisterBank|s_reg4[15]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[16]    ; |Kmeans_RegisterBank|s_reg4[16]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[17]    ; |Kmeans_RegisterBank|s_reg4[17]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[18]    ; |Kmeans_RegisterBank|s_reg4[18]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[19]    ; |Kmeans_RegisterBank|s_reg4[19]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[20]    ; |Kmeans_RegisterBank|s_reg4[20]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[21]    ; |Kmeans_RegisterBank|s_reg4[21]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[22]    ; |Kmeans_RegisterBank|s_reg4[22]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[23]    ; |Kmeans_RegisterBank|s_reg4[23]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[24]    ; |Kmeans_RegisterBank|s_reg4[24]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[25]    ; |Kmeans_RegisterBank|s_reg4[25]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[26]    ; |Kmeans_RegisterBank|s_reg4[26]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[27]    ; |Kmeans_RegisterBank|s_reg4[27]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[28]    ; |Kmeans_RegisterBank|s_reg4[28]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[29]    ; |Kmeans_RegisterBank|s_reg4[29]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[30]    ; |Kmeans_RegisterBank|s_reg4[30]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[31]    ; |Kmeans_RegisterBank|s_reg4[31]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[32]    ; |Kmeans_RegisterBank|s_reg4[32]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[33]    ; |Kmeans_RegisterBank|s_reg4[33]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[34]    ; |Kmeans_RegisterBank|s_reg4[34]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[35]    ; |Kmeans_RegisterBank|s_reg4[35]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[36]    ; |Kmeans_RegisterBank|s_reg4[36]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[37]    ; |Kmeans_RegisterBank|s_reg4[37]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[38]    ; |Kmeans_RegisterBank|s_reg4[38]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[39]    ; |Kmeans_RegisterBank|s_reg4[39]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[40]    ; |Kmeans_RegisterBank|s_reg4[40]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[41]    ; |Kmeans_RegisterBank|s_reg4[41]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[42]    ; |Kmeans_RegisterBank|s_reg4[42]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[43]    ; |Kmeans_RegisterBank|s_reg4[43]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[44]    ; |Kmeans_RegisterBank|s_reg4[44]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[45]    ; |Kmeans_RegisterBank|s_reg4[45]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[46]    ; |Kmeans_RegisterBank|s_reg4[46]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[47]    ; |Kmeans_RegisterBank|s_reg4[47]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[48]    ; |Kmeans_RegisterBank|s_reg4[48]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[49]    ; |Kmeans_RegisterBank|s_reg4[49]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[50]    ; |Kmeans_RegisterBank|s_reg4[50]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[51]    ; |Kmeans_RegisterBank|s_reg4[51]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[52]    ; |Kmeans_RegisterBank|s_reg4[52]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[53]    ; |Kmeans_RegisterBank|s_reg4[53]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[54]    ; |Kmeans_RegisterBank|s_reg4[54]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[55]    ; |Kmeans_RegisterBank|s_reg4[55]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[56]    ; |Kmeans_RegisterBank|s_reg4[56]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[57]    ; |Kmeans_RegisterBank|s_reg4[57]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[58]    ; |Kmeans_RegisterBank|s_reg4[58]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[59]    ; |Kmeans_RegisterBank|s_reg4[59]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[60]    ; |Kmeans_RegisterBank|s_reg4[60]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[61]    ; |Kmeans_RegisterBank|s_reg4[61]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[62]    ; |Kmeans_RegisterBank|s_reg4[62]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[63]    ; |Kmeans_RegisterBank|s_reg4[63]    ; regout           ;
; |Kmeans_RegisterBank|s_reg3[4]     ; |Kmeans_RegisterBank|s_reg3[4]     ; regout           ;
; |Kmeans_RegisterBank|s_reg3[5]     ; |Kmeans_RegisterBank|s_reg3[5]     ; regout           ;
; |Kmeans_RegisterBank|s_reg3[6]     ; |Kmeans_RegisterBank|s_reg3[6]     ; regout           ;
; |Kmeans_RegisterBank|s_reg3[7]     ; |Kmeans_RegisterBank|s_reg3[7]     ; regout           ;
; |Kmeans_RegisterBank|s_reg3[8]     ; |Kmeans_RegisterBank|s_reg3[8]     ; regout           ;
; |Kmeans_RegisterBank|s_reg3[9]     ; |Kmeans_RegisterBank|s_reg3[9]     ; regout           ;
; |Kmeans_RegisterBank|s_reg3[10]    ; |Kmeans_RegisterBank|s_reg3[10]    ; regout           ;
; |Kmeans_RegisterBank|s_reg3[11]    ; |Kmeans_RegisterBank|s_reg3[11]    ; regout           ;
; |Kmeans_RegisterBank|s_reg3[12]    ; |Kmeans_RegisterBank|s_reg3[12]    ; regout           ;
; |Kmeans_RegisterBank|s_reg3[13]    ; |Kmeans_RegisterBank|s_reg3[13]    ; regout           ;
; |Kmeans_RegisterBank|s_reg2[1]     ; |Kmeans_RegisterBank|s_reg2[1]     ; regout           ;
; |Kmeans_RegisterBank|s_reg2[3]     ; |Kmeans_RegisterBank|s_reg2[3]     ; regout           ;
; |Kmeans_RegisterBank|s_reg2[4]     ; |Kmeans_RegisterBank|s_reg2[4]     ; regout           ;
; |Kmeans_RegisterBank|s_reg2[5]     ; |Kmeans_RegisterBank|s_reg2[5]     ; regout           ;
; |Kmeans_RegisterBank|s_reg2[6]     ; |Kmeans_RegisterBank|s_reg2[6]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[2]     ; |Kmeans_RegisterBank|s_reg1[2]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[3]     ; |Kmeans_RegisterBank|s_reg1[3]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[4]     ; |Kmeans_RegisterBank|s_reg1[4]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[5]     ; |Kmeans_RegisterBank|s_reg1[5]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[6]     ; |Kmeans_RegisterBank|s_reg1[6]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[7]     ; |Kmeans_RegisterBank|s_reg1[7]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[8]     ; |Kmeans_RegisterBank|s_reg1[8]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[9]     ; |Kmeans_RegisterBank|s_reg1[9]     ; regout           ;
; |Kmeans_RegisterBank|nrst          ; |Kmeans_RegisterBank|nrst          ; out              ;
; |Kmeans_RegisterBank|nCentroids[1] ; |Kmeans_RegisterBank|nCentroids[1] ; out              ;
; |Kmeans_RegisterBank|nCentroids[2] ; |Kmeans_RegisterBank|nCentroids[2] ; out              ;
; |Kmeans_RegisterBank|nCentroids[3] ; |Kmeans_RegisterBank|nCentroids[3] ; out              ;
; |Kmeans_RegisterBank|nCentroids[4] ; |Kmeans_RegisterBank|nCentroids[4] ; out              ;
; |Kmeans_RegisterBank|nCentroids[5] ; |Kmeans_RegisterBank|nCentroids[5] ; out              ;
; |Kmeans_RegisterBank|nCentroids[6] ; |Kmeans_RegisterBank|nCentroids[6] ; out              ;
; |Kmeans_RegisterBank|nCentroids[7] ; |Kmeans_RegisterBank|nCentroids[7] ; out              ;
; |Kmeans_RegisterBank|nCentroids[8] ; |Kmeans_RegisterBank|nCentroids[8] ; out              ;
; |Kmeans_RegisterBank|nCentroids[9] ; |Kmeans_RegisterBank|nCentroids[9] ; out              ;
; |Kmeans_RegisterBank|nIteracoes[0] ; |Kmeans_RegisterBank|nIteracoes[0] ; out              ;
; |Kmeans_RegisterBank|nIteracoes[1] ; |Kmeans_RegisterBank|nIteracoes[1] ; out              ;
; |Kmeans_RegisterBank|nIteracoes[2] ; |Kmeans_RegisterBank|nIteracoes[2] ; out              ;
; |Kmeans_RegisterBank|nIteracoes[3] ; |Kmeans_RegisterBank|nIteracoes[3] ; out              ;
; |Kmeans_RegisterBank|nIteracoes[4] ; |Kmeans_RegisterBank|nIteracoes[4] ; out              ;
; |Kmeans_RegisterBank|nIteracoes[5] ; |Kmeans_RegisterBank|nIteracoes[5] ; out              ;
; |Kmeans_RegisterBank|nIteracoes[6] ; |Kmeans_RegisterBank|nIteracoes[6] ; out              ;
; |Kmeans_RegisterBank|nPontos[0]    ; |Kmeans_RegisterBank|nPontos[0]    ; out              ;
; |Kmeans_RegisterBank|nPontos[1]    ; |Kmeans_RegisterBank|nPontos[1]    ; out              ;
; |Kmeans_RegisterBank|nPontos[2]    ; |Kmeans_RegisterBank|nPontos[2]    ; out              ;
; |Kmeans_RegisterBank|nPontos[3]    ; |Kmeans_RegisterBank|nPontos[3]    ; out              ;
; |Kmeans_RegisterBank|nPontos[4]    ; |Kmeans_RegisterBank|nPontos[4]    ; out              ;
; |Kmeans_RegisterBank|nPontos[5]    ; |Kmeans_RegisterBank|nPontos[5]    ; out              ;
; |Kmeans_RegisterBank|nPontos[6]    ; |Kmeans_RegisterBank|nPontos[6]    ; out              ;
; |Kmeans_RegisterBank|nPontos[7]    ; |Kmeans_RegisterBank|nPontos[7]    ; out              ;
; |Kmeans_RegisterBank|nPontos[8]    ; |Kmeans_RegisterBank|nPontos[8]    ; out              ;
; |Kmeans_RegisterBank|nPontos[9]    ; |Kmeans_RegisterBank|nPontos[9]    ; out              ;
; |Kmeans_RegisterBank|nPontos[10]   ; |Kmeans_RegisterBank|nPontos[10]   ; out              ;
; |Kmeans_RegisterBank|nPontos[11]   ; |Kmeans_RegisterBank|nPontos[11]   ; out              ;
; |Kmeans_RegisterBank|nPontos[12]   ; |Kmeans_RegisterBank|nPontos[12]   ; out              ;
; |Kmeans_RegisterBank|nPontos[13]   ; |Kmeans_RegisterBank|nPontos[13]   ; out              ;
; |Kmeans_RegisterBank|i_reg4[0]     ; |Kmeans_RegisterBank|i_reg4[0]     ; out              ;
; |Kmeans_RegisterBank|i_reg4[5]     ; |Kmeans_RegisterBank|i_reg4[5]     ; out              ;
; |Kmeans_RegisterBank|i_reg4[6]     ; |Kmeans_RegisterBank|i_reg4[6]     ; out              ;
; |Kmeans_RegisterBank|i_reg4[7]     ; |Kmeans_RegisterBank|i_reg4[7]     ; out              ;
; |Kmeans_RegisterBank|i_reg4[8]     ; |Kmeans_RegisterBank|i_reg4[8]     ; out              ;
; |Kmeans_RegisterBank|i_reg4[9]     ; |Kmeans_RegisterBank|i_reg4[9]     ; out              ;
; |Kmeans_RegisterBank|i_reg4[10]    ; |Kmeans_RegisterBank|i_reg4[10]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[11]    ; |Kmeans_RegisterBank|i_reg4[11]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[12]    ; |Kmeans_RegisterBank|i_reg4[12]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[13]    ; |Kmeans_RegisterBank|i_reg4[13]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[14]    ; |Kmeans_RegisterBank|i_reg4[14]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[15]    ; |Kmeans_RegisterBank|i_reg4[15]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[16]    ; |Kmeans_RegisterBank|i_reg4[16]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[17]    ; |Kmeans_RegisterBank|i_reg4[17]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[18]    ; |Kmeans_RegisterBank|i_reg4[18]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[19]    ; |Kmeans_RegisterBank|i_reg4[19]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[20]    ; |Kmeans_RegisterBank|i_reg4[20]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[21]    ; |Kmeans_RegisterBank|i_reg4[21]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[22]    ; |Kmeans_RegisterBank|i_reg4[22]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[23]    ; |Kmeans_RegisterBank|i_reg4[23]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[24]    ; |Kmeans_RegisterBank|i_reg4[24]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[25]    ; |Kmeans_RegisterBank|i_reg4[25]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[26]    ; |Kmeans_RegisterBank|i_reg4[26]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[27]    ; |Kmeans_RegisterBank|i_reg4[27]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[28]    ; |Kmeans_RegisterBank|i_reg4[28]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[29]    ; |Kmeans_RegisterBank|i_reg4[29]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[30]    ; |Kmeans_RegisterBank|i_reg4[30]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[31]    ; |Kmeans_RegisterBank|i_reg4[31]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[32]    ; |Kmeans_RegisterBank|i_reg4[32]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[33]    ; |Kmeans_RegisterBank|i_reg4[33]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[34]    ; |Kmeans_RegisterBank|i_reg4[34]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[35]    ; |Kmeans_RegisterBank|i_reg4[35]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[36]    ; |Kmeans_RegisterBank|i_reg4[36]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[37]    ; |Kmeans_RegisterBank|i_reg4[37]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[38]    ; |Kmeans_RegisterBank|i_reg4[38]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[39]    ; |Kmeans_RegisterBank|i_reg4[39]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[40]    ; |Kmeans_RegisterBank|i_reg4[40]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[41]    ; |Kmeans_RegisterBank|i_reg4[41]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[42]    ; |Kmeans_RegisterBank|i_reg4[42]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[43]    ; |Kmeans_RegisterBank|i_reg4[43]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[44]    ; |Kmeans_RegisterBank|i_reg4[44]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[45]    ; |Kmeans_RegisterBank|i_reg4[45]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[46]    ; |Kmeans_RegisterBank|i_reg4[46]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[47]    ; |Kmeans_RegisterBank|i_reg4[47]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[48]    ; |Kmeans_RegisterBank|i_reg4[48]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[49]    ; |Kmeans_RegisterBank|i_reg4[49]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[50]    ; |Kmeans_RegisterBank|i_reg4[50]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[51]    ; |Kmeans_RegisterBank|i_reg4[51]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[52]    ; |Kmeans_RegisterBank|i_reg4[52]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[53]    ; |Kmeans_RegisterBank|i_reg4[53]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[54]    ; |Kmeans_RegisterBank|i_reg4[54]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[55]    ; |Kmeans_RegisterBank|i_reg4[55]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[56]    ; |Kmeans_RegisterBank|i_reg4[56]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[57]    ; |Kmeans_RegisterBank|i_reg4[57]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[58]    ; |Kmeans_RegisterBank|i_reg4[58]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[59]    ; |Kmeans_RegisterBank|i_reg4[59]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[60]    ; |Kmeans_RegisterBank|i_reg4[60]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[61]    ; |Kmeans_RegisterBank|i_reg4[61]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[62]    ; |Kmeans_RegisterBank|i_reg4[62]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[63]    ; |Kmeans_RegisterBank|i_reg4[63]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[0]     ; |Kmeans_RegisterBank|i_reg7[0]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[2]     ; |Kmeans_RegisterBank|i_reg7[2]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[3]     ; |Kmeans_RegisterBank|i_reg7[3]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[4]     ; |Kmeans_RegisterBank|i_reg7[4]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[5]     ; |Kmeans_RegisterBank|i_reg7[5]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[6]     ; |Kmeans_RegisterBank|i_reg7[6]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[7]     ; |Kmeans_RegisterBank|i_reg7[7]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[8]     ; |Kmeans_RegisterBank|i_reg7[8]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[9]     ; |Kmeans_RegisterBank|i_reg7[9]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[10]    ; |Kmeans_RegisterBank|i_reg7[10]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[11]    ; |Kmeans_RegisterBank|i_reg7[11]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[12]    ; |Kmeans_RegisterBank|i_reg7[12]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[13]    ; |Kmeans_RegisterBank|i_reg7[13]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[14]    ; |Kmeans_RegisterBank|i_reg7[14]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[15]    ; |Kmeans_RegisterBank|i_reg7[15]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[16]    ; |Kmeans_RegisterBank|i_reg7[16]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[17]    ; |Kmeans_RegisterBank|i_reg7[17]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[18]    ; |Kmeans_RegisterBank|i_reg7[18]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[19]    ; |Kmeans_RegisterBank|i_reg7[19]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[20]    ; |Kmeans_RegisterBank|i_reg7[20]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[21]    ; |Kmeans_RegisterBank|i_reg7[21]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[22]    ; |Kmeans_RegisterBank|i_reg7[22]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[23]    ; |Kmeans_RegisterBank|i_reg7[23]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[24]    ; |Kmeans_RegisterBank|i_reg7[24]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[25]    ; |Kmeans_RegisterBank|i_reg7[25]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[26]    ; |Kmeans_RegisterBank|i_reg7[26]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[27]    ; |Kmeans_RegisterBank|i_reg7[27]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[28]    ; |Kmeans_RegisterBank|i_reg7[28]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[29]    ; |Kmeans_RegisterBank|i_reg7[29]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[30]    ; |Kmeans_RegisterBank|i_reg7[30]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[31]    ; |Kmeans_RegisterBank|i_reg7[31]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[32]    ; |Kmeans_RegisterBank|i_reg7[32]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[33]    ; |Kmeans_RegisterBank|i_reg7[33]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[34]    ; |Kmeans_RegisterBank|i_reg7[34]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[35]    ; |Kmeans_RegisterBank|i_reg7[35]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[36]    ; |Kmeans_RegisterBank|i_reg7[36]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[37]    ; |Kmeans_RegisterBank|i_reg7[37]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[38]    ; |Kmeans_RegisterBank|i_reg7[38]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[39]    ; |Kmeans_RegisterBank|i_reg7[39]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[40]    ; |Kmeans_RegisterBank|i_reg7[40]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[41]    ; |Kmeans_RegisterBank|i_reg7[41]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[42]    ; |Kmeans_RegisterBank|i_reg7[42]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[43]    ; |Kmeans_RegisterBank|i_reg7[43]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[44]    ; |Kmeans_RegisterBank|i_reg7[44]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[45]    ; |Kmeans_RegisterBank|i_reg7[45]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[46]    ; |Kmeans_RegisterBank|i_reg7[46]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[47]    ; |Kmeans_RegisterBank|i_reg7[47]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[48]    ; |Kmeans_RegisterBank|i_reg7[48]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[49]    ; |Kmeans_RegisterBank|i_reg7[49]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[50]    ; |Kmeans_RegisterBank|i_reg7[50]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[51]    ; |Kmeans_RegisterBank|i_reg7[51]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[52]    ; |Kmeans_RegisterBank|i_reg7[52]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[53]    ; |Kmeans_RegisterBank|i_reg7[53]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[54]    ; |Kmeans_RegisterBank|i_reg7[54]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[55]    ; |Kmeans_RegisterBank|i_reg7[55]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[56]    ; |Kmeans_RegisterBank|i_reg7[56]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[57]    ; |Kmeans_RegisterBank|i_reg7[57]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[58]    ; |Kmeans_RegisterBank|i_reg7[58]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[59]    ; |Kmeans_RegisterBank|i_reg7[59]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[60]    ; |Kmeans_RegisterBank|i_reg7[60]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[61]    ; |Kmeans_RegisterBank|i_reg7[61]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[62]    ; |Kmeans_RegisterBank|i_reg7[62]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[63]    ; |Kmeans_RegisterBank|i_reg7[63]    ; out              ;
; |Kmeans_RegisterBank|reg1[2]       ; |Kmeans_RegisterBank|reg1[2]       ; pin_out          ;
; |Kmeans_RegisterBank|reg1[3]       ; |Kmeans_RegisterBank|reg1[3]       ; pin_out          ;
; |Kmeans_RegisterBank|reg1[4]       ; |Kmeans_RegisterBank|reg1[4]       ; pin_out          ;
; |Kmeans_RegisterBank|reg1[5]       ; |Kmeans_RegisterBank|reg1[5]       ; pin_out          ;
; |Kmeans_RegisterBank|reg1[6]       ; |Kmeans_RegisterBank|reg1[6]       ; pin_out          ;
; |Kmeans_RegisterBank|reg1[7]       ; |Kmeans_RegisterBank|reg1[7]       ; pin_out          ;
; |Kmeans_RegisterBank|reg1[8]       ; |Kmeans_RegisterBank|reg1[8]       ; pin_out          ;
; |Kmeans_RegisterBank|reg1[9]       ; |Kmeans_RegisterBank|reg1[9]       ; pin_out          ;
; |Kmeans_RegisterBank|reg2[1]       ; |Kmeans_RegisterBank|reg2[1]       ; pin_out          ;
; |Kmeans_RegisterBank|reg2[3]       ; |Kmeans_RegisterBank|reg2[3]       ; pin_out          ;
; |Kmeans_RegisterBank|reg2[4]       ; |Kmeans_RegisterBank|reg2[4]       ; pin_out          ;
; |Kmeans_RegisterBank|reg2[5]       ; |Kmeans_RegisterBank|reg2[5]       ; pin_out          ;
; |Kmeans_RegisterBank|reg2[6]       ; |Kmeans_RegisterBank|reg2[6]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[4]       ; |Kmeans_RegisterBank|reg3[4]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[5]       ; |Kmeans_RegisterBank|reg3[5]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[6]       ; |Kmeans_RegisterBank|reg3[6]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[7]       ; |Kmeans_RegisterBank|reg3[7]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[8]       ; |Kmeans_RegisterBank|reg3[8]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[9]       ; |Kmeans_RegisterBank|reg3[9]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[10]      ; |Kmeans_RegisterBank|reg3[10]      ; pin_out          ;
; |Kmeans_RegisterBank|reg3[11]      ; |Kmeans_RegisterBank|reg3[11]      ; pin_out          ;
; |Kmeans_RegisterBank|reg3[12]      ; |Kmeans_RegisterBank|reg3[12]      ; pin_out          ;
; |Kmeans_RegisterBank|reg3[13]      ; |Kmeans_RegisterBank|reg3[13]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[5]       ; |Kmeans_RegisterBank|reg4[5]       ; pin_out          ;
; |Kmeans_RegisterBank|reg4[6]       ; |Kmeans_RegisterBank|reg4[6]       ; pin_out          ;
; |Kmeans_RegisterBank|reg4[7]       ; |Kmeans_RegisterBank|reg4[7]       ; pin_out          ;
; |Kmeans_RegisterBank|reg4[8]       ; |Kmeans_RegisterBank|reg4[8]       ; pin_out          ;
; |Kmeans_RegisterBank|reg4[9]       ; |Kmeans_RegisterBank|reg4[9]       ; pin_out          ;
; |Kmeans_RegisterBank|reg4[10]      ; |Kmeans_RegisterBank|reg4[10]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[11]      ; |Kmeans_RegisterBank|reg4[11]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[12]      ; |Kmeans_RegisterBank|reg4[12]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[13]      ; |Kmeans_RegisterBank|reg4[13]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[14]      ; |Kmeans_RegisterBank|reg4[14]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[15]      ; |Kmeans_RegisterBank|reg4[15]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[16]      ; |Kmeans_RegisterBank|reg4[16]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[17]      ; |Kmeans_RegisterBank|reg4[17]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[18]      ; |Kmeans_RegisterBank|reg4[18]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[19]      ; |Kmeans_RegisterBank|reg4[19]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[20]      ; |Kmeans_RegisterBank|reg4[20]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[21]      ; |Kmeans_RegisterBank|reg4[21]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[22]      ; |Kmeans_RegisterBank|reg4[22]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[23]      ; |Kmeans_RegisterBank|reg4[23]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[24]      ; |Kmeans_RegisterBank|reg4[24]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[25]      ; |Kmeans_RegisterBank|reg4[25]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[26]      ; |Kmeans_RegisterBank|reg4[26]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[27]      ; |Kmeans_RegisterBank|reg4[27]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[28]      ; |Kmeans_RegisterBank|reg4[28]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[29]      ; |Kmeans_RegisterBank|reg4[29]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[30]      ; |Kmeans_RegisterBank|reg4[30]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[31]      ; |Kmeans_RegisterBank|reg4[31]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[32]      ; |Kmeans_RegisterBank|reg4[32]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[33]      ; |Kmeans_RegisterBank|reg4[33]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[34]      ; |Kmeans_RegisterBank|reg4[34]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[35]      ; |Kmeans_RegisterBank|reg4[35]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[36]      ; |Kmeans_RegisterBank|reg4[36]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[37]      ; |Kmeans_RegisterBank|reg4[37]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[38]      ; |Kmeans_RegisterBank|reg4[38]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[39]      ; |Kmeans_RegisterBank|reg4[39]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[40]      ; |Kmeans_RegisterBank|reg4[40]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[41]      ; |Kmeans_RegisterBank|reg4[41]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[42]      ; |Kmeans_RegisterBank|reg4[42]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[43]      ; |Kmeans_RegisterBank|reg4[43]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[44]      ; |Kmeans_RegisterBank|reg4[44]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[45]      ; |Kmeans_RegisterBank|reg4[45]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[46]      ; |Kmeans_RegisterBank|reg4[46]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[47]      ; |Kmeans_RegisterBank|reg4[47]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[48]      ; |Kmeans_RegisterBank|reg4[48]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[49]      ; |Kmeans_RegisterBank|reg4[49]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[50]      ; |Kmeans_RegisterBank|reg4[50]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[51]      ; |Kmeans_RegisterBank|reg4[51]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[52]      ; |Kmeans_RegisterBank|reg4[52]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[53]      ; |Kmeans_RegisterBank|reg4[53]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[54]      ; |Kmeans_RegisterBank|reg4[54]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[55]      ; |Kmeans_RegisterBank|reg4[55]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[56]      ; |Kmeans_RegisterBank|reg4[56]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[57]      ; |Kmeans_RegisterBank|reg4[57]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[58]      ; |Kmeans_RegisterBank|reg4[58]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[59]      ; |Kmeans_RegisterBank|reg4[59]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[60]      ; |Kmeans_RegisterBank|reg4[60]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[61]      ; |Kmeans_RegisterBank|reg4[61]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[62]      ; |Kmeans_RegisterBank|reg4[62]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[63]      ; |Kmeans_RegisterBank|reg4[63]      ; pin_out          ;
; |Kmeans_RegisterBank|reg5[4]       ; |Kmeans_RegisterBank|reg5[4]       ; pin_out          ;
; |Kmeans_RegisterBank|reg5[5]       ; |Kmeans_RegisterBank|reg5[5]       ; pin_out          ;
; |Kmeans_RegisterBank|reg5[6]       ; |Kmeans_RegisterBank|reg5[6]       ; pin_out          ;
; |Kmeans_RegisterBank|reg5[7]       ; |Kmeans_RegisterBank|reg5[7]       ; pin_out          ;
; |Kmeans_RegisterBank|reg5[8]       ; |Kmeans_RegisterBank|reg5[8]       ; pin_out          ;
; |Kmeans_RegisterBank|reg5[9]       ; |Kmeans_RegisterBank|reg5[9]       ; pin_out          ;
; |Kmeans_RegisterBank|reg5[10]      ; |Kmeans_RegisterBank|reg5[10]      ; pin_out          ;
; |Kmeans_RegisterBank|reg5[11]      ; |Kmeans_RegisterBank|reg5[11]      ; pin_out          ;
; |Kmeans_RegisterBank|reg5[12]      ; |Kmeans_RegisterBank|reg5[12]      ; pin_out          ;
; |Kmeans_RegisterBank|reg5[13]      ; |Kmeans_RegisterBank|reg5[13]      ; pin_out          ;
; |Kmeans_RegisterBank|reg5[14]      ; |Kmeans_RegisterBank|reg5[14]      ; pin_out          ;
; |Kmeans_RegisterBank|reg6[5]       ; |Kmeans_RegisterBank|reg6[5]       ; pin_out          ;
; |Kmeans_RegisterBank|reg6[6]       ; |Kmeans_RegisterBank|reg6[6]       ; pin_out          ;
; |Kmeans_RegisterBank|reg6[7]       ; |Kmeans_RegisterBank|reg6[7]       ; pin_out          ;
; |Kmeans_RegisterBank|reg6[8]       ; |Kmeans_RegisterBank|reg6[8]       ; pin_out          ;
; |Kmeans_RegisterBank|reg6[9]       ; |Kmeans_RegisterBank|reg6[9]       ; pin_out          ;
; |Kmeans_RegisterBank|reg6[10]      ; |Kmeans_RegisterBank|reg6[10]      ; pin_out          ;
; |Kmeans_RegisterBank|reg6[11]      ; |Kmeans_RegisterBank|reg6[11]      ; pin_out          ;
; |Kmeans_RegisterBank|reg6[12]      ; |Kmeans_RegisterBank|reg6[12]      ; pin_out          ;
; |Kmeans_RegisterBank|reg6[13]      ; |Kmeans_RegisterBank|reg6[13]      ; pin_out          ;
; |Kmeans_RegisterBank|reg6[14]      ; |Kmeans_RegisterBank|reg6[14]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[0]       ; |Kmeans_RegisterBank|reg7[0]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[3]       ; |Kmeans_RegisterBank|reg7[3]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[5]       ; |Kmeans_RegisterBank|reg7[5]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[6]       ; |Kmeans_RegisterBank|reg7[6]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[7]       ; |Kmeans_RegisterBank|reg7[7]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[8]       ; |Kmeans_RegisterBank|reg7[8]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[9]       ; |Kmeans_RegisterBank|reg7[9]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[10]      ; |Kmeans_RegisterBank|reg7[10]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[11]      ; |Kmeans_RegisterBank|reg7[11]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[12]      ; |Kmeans_RegisterBank|reg7[12]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[13]      ; |Kmeans_RegisterBank|reg7[13]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[14]      ; |Kmeans_RegisterBank|reg7[14]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[15]      ; |Kmeans_RegisterBank|reg7[15]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[16]      ; |Kmeans_RegisterBank|reg7[16]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[17]      ; |Kmeans_RegisterBank|reg7[17]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[18]      ; |Kmeans_RegisterBank|reg7[18]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[19]      ; |Kmeans_RegisterBank|reg7[19]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[20]      ; |Kmeans_RegisterBank|reg7[20]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[21]      ; |Kmeans_RegisterBank|reg7[21]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[22]      ; |Kmeans_RegisterBank|reg7[22]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[23]      ; |Kmeans_RegisterBank|reg7[23]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[24]      ; |Kmeans_RegisterBank|reg7[24]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[25]      ; |Kmeans_RegisterBank|reg7[25]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[26]      ; |Kmeans_RegisterBank|reg7[26]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[27]      ; |Kmeans_RegisterBank|reg7[27]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[28]      ; |Kmeans_RegisterBank|reg7[28]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[29]      ; |Kmeans_RegisterBank|reg7[29]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[30]      ; |Kmeans_RegisterBank|reg7[30]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[31]      ; |Kmeans_RegisterBank|reg7[31]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[32]      ; |Kmeans_RegisterBank|reg7[32]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[33]      ; |Kmeans_RegisterBank|reg7[33]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[34]      ; |Kmeans_RegisterBank|reg7[34]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[35]      ; |Kmeans_RegisterBank|reg7[35]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[36]      ; |Kmeans_RegisterBank|reg7[36]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[37]      ; |Kmeans_RegisterBank|reg7[37]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[38]      ; |Kmeans_RegisterBank|reg7[38]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[39]      ; |Kmeans_RegisterBank|reg7[39]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[40]      ; |Kmeans_RegisterBank|reg7[40]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[41]      ; |Kmeans_RegisterBank|reg7[41]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[42]      ; |Kmeans_RegisterBank|reg7[42]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[43]      ; |Kmeans_RegisterBank|reg7[43]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[44]      ; |Kmeans_RegisterBank|reg7[44]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[45]      ; |Kmeans_RegisterBank|reg7[45]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[46]      ; |Kmeans_RegisterBank|reg7[46]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[47]      ; |Kmeans_RegisterBank|reg7[47]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[48]      ; |Kmeans_RegisterBank|reg7[48]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[49]      ; |Kmeans_RegisterBank|reg7[49]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[50]      ; |Kmeans_RegisterBank|reg7[50]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[51]      ; |Kmeans_RegisterBank|reg7[51]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[52]      ; |Kmeans_RegisterBank|reg7[52]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[53]      ; |Kmeans_RegisterBank|reg7[53]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[54]      ; |Kmeans_RegisterBank|reg7[54]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[55]      ; |Kmeans_RegisterBank|reg7[55]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[56]      ; |Kmeans_RegisterBank|reg7[56]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[57]      ; |Kmeans_RegisterBank|reg7[57]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[58]      ; |Kmeans_RegisterBank|reg7[58]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[59]      ; |Kmeans_RegisterBank|reg7[59]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[60]      ; |Kmeans_RegisterBank|reg7[60]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[61]      ; |Kmeans_RegisterBank|reg7[61]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[62]      ; |Kmeans_RegisterBank|reg7[62]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[63]      ; |Kmeans_RegisterBank|reg7[63]      ; pin_out          ;
; |Kmeans_RegisterBank|LessThan0~0   ; |Kmeans_RegisterBank|LessThan0~0   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~1   ; |Kmeans_RegisterBank|LessThan0~1   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~2   ; |Kmeans_RegisterBank|LessThan0~2   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~3   ; |Kmeans_RegisterBank|LessThan0~3   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~4   ; |Kmeans_RegisterBank|LessThan0~4   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~5   ; |Kmeans_RegisterBank|LessThan0~5   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~6   ; |Kmeans_RegisterBank|LessThan0~6   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~7   ; |Kmeans_RegisterBank|LessThan0~7   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~8   ; |Kmeans_RegisterBank|LessThan0~8   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~9   ; |Kmeans_RegisterBank|LessThan0~9   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~10  ; |Kmeans_RegisterBank|LessThan0~10  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~11  ; |Kmeans_RegisterBank|LessThan0~11  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~12  ; |Kmeans_RegisterBank|LessThan0~12  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~13  ; |Kmeans_RegisterBank|LessThan0~13  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~14  ; |Kmeans_RegisterBank|LessThan0~14  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~15  ; |Kmeans_RegisterBank|LessThan0~15  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~16  ; |Kmeans_RegisterBank|LessThan0~16  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~17  ; |Kmeans_RegisterBank|LessThan0~17  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~18  ; |Kmeans_RegisterBank|LessThan0~18  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~19  ; |Kmeans_RegisterBank|LessThan0~19  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~20  ; |Kmeans_RegisterBank|LessThan0~20  ; out0             ;
; |Kmeans_RegisterBank|Add0~3        ; |Kmeans_RegisterBank|Add0~3        ; out0             ;
; |Kmeans_RegisterBank|Add0~5        ; |Kmeans_RegisterBank|Add0~5        ; out0             ;
; |Kmeans_RegisterBank|Add0~8        ; |Kmeans_RegisterBank|Add0~8        ; out0             ;
; |Kmeans_RegisterBank|Add0~9        ; |Kmeans_RegisterBank|Add0~9        ; out0             ;
; |Kmeans_RegisterBank|Add0~10       ; |Kmeans_RegisterBank|Add0~10       ; out0             ;
; |Kmeans_RegisterBank|Add0~11       ; |Kmeans_RegisterBank|Add0~11       ; out0             ;
; |Kmeans_RegisterBank|Add0~13       ; |Kmeans_RegisterBank|Add0~13       ; out0             ;
; |Kmeans_RegisterBank|Add0~14       ; |Kmeans_RegisterBank|Add0~14       ; out0             ;
; |Kmeans_RegisterBank|Add0~15       ; |Kmeans_RegisterBank|Add0~15       ; out0             ;
; |Kmeans_RegisterBank|Add0~16       ; |Kmeans_RegisterBank|Add0~16       ; out0             ;
; |Kmeans_RegisterBank|Add0~17       ; |Kmeans_RegisterBank|Add0~17       ; out0             ;
; |Kmeans_RegisterBank|Add0~18       ; |Kmeans_RegisterBank|Add0~18       ; out0             ;
; |Kmeans_RegisterBank|Add0~19       ; |Kmeans_RegisterBank|Add0~19       ; out0             ;
; |Kmeans_RegisterBank|Add0~20       ; |Kmeans_RegisterBank|Add0~20       ; out0             ;
; |Kmeans_RegisterBank|Add0~21       ; |Kmeans_RegisterBank|Add0~21       ; out0             ;
; |Kmeans_RegisterBank|Add0~22       ; |Kmeans_RegisterBank|Add0~22       ; out0             ;
; |Kmeans_RegisterBank|Add0~23       ; |Kmeans_RegisterBank|Add0~23       ; out0             ;
; |Kmeans_RegisterBank|Add0~24       ; |Kmeans_RegisterBank|Add0~24       ; out0             ;
; |Kmeans_RegisterBank|Add0~25       ; |Kmeans_RegisterBank|Add0~25       ; out0             ;
; |Kmeans_RegisterBank|Add0~26       ; |Kmeans_RegisterBank|Add0~26       ; out0             ;
; |Kmeans_RegisterBank|Add0~27       ; |Kmeans_RegisterBank|Add0~27       ; out0             ;
; |Kmeans_RegisterBank|Add0~28       ; |Kmeans_RegisterBank|Add0~28       ; out0             ;
; |Kmeans_RegisterBank|Add0~29       ; |Kmeans_RegisterBank|Add0~29       ; out0             ;
; |Kmeans_RegisterBank|Add0~30       ; |Kmeans_RegisterBank|Add0~30       ; out0             ;
; |Kmeans_RegisterBank|Add0~31       ; |Kmeans_RegisterBank|Add0~31       ; out0             ;
; |Kmeans_RegisterBank|Add0~32       ; |Kmeans_RegisterBank|Add0~32       ; out0             ;
; |Kmeans_RegisterBank|Add0~33       ; |Kmeans_RegisterBank|Add0~33       ; out0             ;
; |Kmeans_RegisterBank|Add0~34       ; |Kmeans_RegisterBank|Add0~34       ; out0             ;
; |Kmeans_RegisterBank|Add0~35       ; |Kmeans_RegisterBank|Add0~35       ; out0             ;
; |Kmeans_RegisterBank|Add0~36       ; |Kmeans_RegisterBank|Add0~36       ; out0             ;
; |Kmeans_RegisterBank|Add0~37       ; |Kmeans_RegisterBank|Add0~37       ; out0             ;
; |Kmeans_RegisterBank|Add0~38       ; |Kmeans_RegisterBank|Add0~38       ; out0             ;
; |Kmeans_RegisterBank|Add0~39       ; |Kmeans_RegisterBank|Add0~39       ; out0             ;
; |Kmeans_RegisterBank|Add0~40       ; |Kmeans_RegisterBank|Add0~40       ; out0             ;
; |Kmeans_RegisterBank|Add0~41       ; |Kmeans_RegisterBank|Add0~41       ; out0             ;
; |Kmeans_RegisterBank|Add0~42       ; |Kmeans_RegisterBank|Add0~42       ; out0             ;
; |Kmeans_RegisterBank|Add0~43       ; |Kmeans_RegisterBank|Add0~43       ; out0             ;
; |Kmeans_RegisterBank|Add0~44       ; |Kmeans_RegisterBank|Add0~44       ; out0             ;
; |Kmeans_RegisterBank|Add0~45       ; |Kmeans_RegisterBank|Add0~45       ; out0             ;
; |Kmeans_RegisterBank|Add0~46       ; |Kmeans_RegisterBank|Add0~46       ; out0             ;
; |Kmeans_RegisterBank|Add0~47       ; |Kmeans_RegisterBank|Add0~47       ; out0             ;
; |Kmeans_RegisterBank|Add0~48       ; |Kmeans_RegisterBank|Add0~48       ; out0             ;
; |Kmeans_RegisterBank|Add0~49       ; |Kmeans_RegisterBank|Add0~49       ; out0             ;
; |Kmeans_RegisterBank|Add0~50       ; |Kmeans_RegisterBank|Add0~50       ; out0             ;
; |Kmeans_RegisterBank|Add0~51       ; |Kmeans_RegisterBank|Add0~51       ; out0             ;
; |Kmeans_RegisterBank|Add0~52       ; |Kmeans_RegisterBank|Add0~52       ; out0             ;
; |Kmeans_RegisterBank|Add0~53       ; |Kmeans_RegisterBank|Add0~53       ; out0             ;
; |Kmeans_RegisterBank|Add0~54       ; |Kmeans_RegisterBank|Add0~54       ; out0             ;
+------------------------------------+------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                   ;
+------------------------------------+------------------------------------+------------------+
; Node Name                          ; Output Port Name                   ; Output Port Type ;
+------------------------------------+------------------------------------+------------------+
; |Kmeans_RegisterBank|s_nPontos[13] ; |Kmeans_RegisterBank|s_nPontos[13] ; out              ;
; |Kmeans_RegisterBank|s_nPontos[12] ; |Kmeans_RegisterBank|s_nPontos[12] ; out              ;
; |Kmeans_RegisterBank|s_nPontos[11] ; |Kmeans_RegisterBank|s_nPontos[11] ; out              ;
; |Kmeans_RegisterBank|s_nPontos[10] ; |Kmeans_RegisterBank|s_nPontos[10] ; out              ;
; |Kmeans_RegisterBank|s_nPontos[9]  ; |Kmeans_RegisterBank|s_nPontos[9]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[8]  ; |Kmeans_RegisterBank|s_nPontos[8]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[7]  ; |Kmeans_RegisterBank|s_nPontos[7]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[6]  ; |Kmeans_RegisterBank|s_nPontos[6]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[5]  ; |Kmeans_RegisterBank|s_nPontos[5]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[4]  ; |Kmeans_RegisterBank|s_nPontos[4]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[3]  ; |Kmeans_RegisterBank|s_nPontos[3]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[2]  ; |Kmeans_RegisterBank|s_nPontos[2]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[1]  ; |Kmeans_RegisterBank|s_nPontos[1]  ; out              ;
; |Kmeans_RegisterBank|s_nPontos[0]  ; |Kmeans_RegisterBank|s_nPontos[0]  ; out              ;
; |Kmeans_RegisterBank|s_reg7[0]     ; |Kmeans_RegisterBank|s_reg7[0]     ; regout           ;
; |Kmeans_RegisterBank|s_reg7[3]     ; |Kmeans_RegisterBank|s_reg7[3]     ; regout           ;
; |Kmeans_RegisterBank|s_reg7[5]     ; |Kmeans_RegisterBank|s_reg7[5]     ; regout           ;
; |Kmeans_RegisterBank|s_reg7[6]     ; |Kmeans_RegisterBank|s_reg7[6]     ; regout           ;
; |Kmeans_RegisterBank|s_reg7[7]     ; |Kmeans_RegisterBank|s_reg7[7]     ; regout           ;
; |Kmeans_RegisterBank|s_reg7[8]     ; |Kmeans_RegisterBank|s_reg7[8]     ; regout           ;
; |Kmeans_RegisterBank|s_reg7[9]     ; |Kmeans_RegisterBank|s_reg7[9]     ; regout           ;
; |Kmeans_RegisterBank|s_reg7[10]    ; |Kmeans_RegisterBank|s_reg7[10]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[11]    ; |Kmeans_RegisterBank|s_reg7[11]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[12]    ; |Kmeans_RegisterBank|s_reg7[12]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[13]    ; |Kmeans_RegisterBank|s_reg7[13]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[14]    ; |Kmeans_RegisterBank|s_reg7[14]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[15]    ; |Kmeans_RegisterBank|s_reg7[15]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[16]    ; |Kmeans_RegisterBank|s_reg7[16]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[17]    ; |Kmeans_RegisterBank|s_reg7[17]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[18]    ; |Kmeans_RegisterBank|s_reg7[18]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[19]    ; |Kmeans_RegisterBank|s_reg7[19]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[20]    ; |Kmeans_RegisterBank|s_reg7[20]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[21]    ; |Kmeans_RegisterBank|s_reg7[21]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[22]    ; |Kmeans_RegisterBank|s_reg7[22]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[23]    ; |Kmeans_RegisterBank|s_reg7[23]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[24]    ; |Kmeans_RegisterBank|s_reg7[24]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[25]    ; |Kmeans_RegisterBank|s_reg7[25]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[26]    ; |Kmeans_RegisterBank|s_reg7[26]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[27]    ; |Kmeans_RegisterBank|s_reg7[27]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[28]    ; |Kmeans_RegisterBank|s_reg7[28]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[29]    ; |Kmeans_RegisterBank|s_reg7[29]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[30]    ; |Kmeans_RegisterBank|s_reg7[30]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[31]    ; |Kmeans_RegisterBank|s_reg7[31]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[32]    ; |Kmeans_RegisterBank|s_reg7[32]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[33]    ; |Kmeans_RegisterBank|s_reg7[33]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[34]    ; |Kmeans_RegisterBank|s_reg7[34]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[35]    ; |Kmeans_RegisterBank|s_reg7[35]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[36]    ; |Kmeans_RegisterBank|s_reg7[36]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[37]    ; |Kmeans_RegisterBank|s_reg7[37]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[38]    ; |Kmeans_RegisterBank|s_reg7[38]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[39]    ; |Kmeans_RegisterBank|s_reg7[39]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[40]    ; |Kmeans_RegisterBank|s_reg7[40]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[41]    ; |Kmeans_RegisterBank|s_reg7[41]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[42]    ; |Kmeans_RegisterBank|s_reg7[42]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[43]    ; |Kmeans_RegisterBank|s_reg7[43]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[44]    ; |Kmeans_RegisterBank|s_reg7[44]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[45]    ; |Kmeans_RegisterBank|s_reg7[45]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[46]    ; |Kmeans_RegisterBank|s_reg7[46]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[47]    ; |Kmeans_RegisterBank|s_reg7[47]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[48]    ; |Kmeans_RegisterBank|s_reg7[48]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[49]    ; |Kmeans_RegisterBank|s_reg7[49]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[50]    ; |Kmeans_RegisterBank|s_reg7[50]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[51]    ; |Kmeans_RegisterBank|s_reg7[51]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[52]    ; |Kmeans_RegisterBank|s_reg7[52]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[53]    ; |Kmeans_RegisterBank|s_reg7[53]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[54]    ; |Kmeans_RegisterBank|s_reg7[54]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[55]    ; |Kmeans_RegisterBank|s_reg7[55]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[56]    ; |Kmeans_RegisterBank|s_reg7[56]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[57]    ; |Kmeans_RegisterBank|s_reg7[57]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[58]    ; |Kmeans_RegisterBank|s_reg7[58]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[59]    ; |Kmeans_RegisterBank|s_reg7[59]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[60]    ; |Kmeans_RegisterBank|s_reg7[60]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[61]    ; |Kmeans_RegisterBank|s_reg7[61]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[62]    ; |Kmeans_RegisterBank|s_reg7[62]    ; regout           ;
; |Kmeans_RegisterBank|s_reg7[63]    ; |Kmeans_RegisterBank|s_reg7[63]    ; regout           ;
; |Kmeans_RegisterBank|s_reg6[1]     ; |Kmeans_RegisterBank|s_reg6[1]     ; regout           ;
; |Kmeans_RegisterBank|s_reg6[2]     ; |Kmeans_RegisterBank|s_reg6[2]     ; regout           ;
; |Kmeans_RegisterBank|s_reg6[3]     ; |Kmeans_RegisterBank|s_reg6[3]     ; regout           ;
; |Kmeans_RegisterBank|s_reg6[5]     ; |Kmeans_RegisterBank|s_reg6[5]     ; regout           ;
; |Kmeans_RegisterBank|s_reg6[6]     ; |Kmeans_RegisterBank|s_reg6[6]     ; regout           ;
; |Kmeans_RegisterBank|s_reg6[7]     ; |Kmeans_RegisterBank|s_reg6[7]     ; regout           ;
; |Kmeans_RegisterBank|s_reg6[8]     ; |Kmeans_RegisterBank|s_reg6[8]     ; regout           ;
; |Kmeans_RegisterBank|s_reg6[9]     ; |Kmeans_RegisterBank|s_reg6[9]     ; regout           ;
; |Kmeans_RegisterBank|s_reg6[10]    ; |Kmeans_RegisterBank|s_reg6[10]    ; regout           ;
; |Kmeans_RegisterBank|s_reg6[11]    ; |Kmeans_RegisterBank|s_reg6[11]    ; regout           ;
; |Kmeans_RegisterBank|s_reg6[12]    ; |Kmeans_RegisterBank|s_reg6[12]    ; regout           ;
; |Kmeans_RegisterBank|s_reg6[13]    ; |Kmeans_RegisterBank|s_reg6[13]    ; regout           ;
; |Kmeans_RegisterBank|s_reg6[14]    ; |Kmeans_RegisterBank|s_reg6[14]    ; regout           ;
; |Kmeans_RegisterBank|s_reg5[0]     ; |Kmeans_RegisterBank|s_reg5[0]     ; regout           ;
; |Kmeans_RegisterBank|s_reg5[1]     ; |Kmeans_RegisterBank|s_reg5[1]     ; regout           ;
; |Kmeans_RegisterBank|s_reg5[2]     ; |Kmeans_RegisterBank|s_reg5[2]     ; regout           ;
; |Kmeans_RegisterBank|s_reg5[3]     ; |Kmeans_RegisterBank|s_reg5[3]     ; regout           ;
; |Kmeans_RegisterBank|s_reg5[4]     ; |Kmeans_RegisterBank|s_reg5[4]     ; regout           ;
; |Kmeans_RegisterBank|s_reg5[5]     ; |Kmeans_RegisterBank|s_reg5[5]     ; regout           ;
; |Kmeans_RegisterBank|s_reg5[6]     ; |Kmeans_RegisterBank|s_reg5[6]     ; regout           ;
; |Kmeans_RegisterBank|s_reg5[7]     ; |Kmeans_RegisterBank|s_reg5[7]     ; regout           ;
; |Kmeans_RegisterBank|s_reg5[8]     ; |Kmeans_RegisterBank|s_reg5[8]     ; regout           ;
; |Kmeans_RegisterBank|s_reg5[9]     ; |Kmeans_RegisterBank|s_reg5[9]     ; regout           ;
; |Kmeans_RegisterBank|s_reg5[10]    ; |Kmeans_RegisterBank|s_reg5[10]    ; regout           ;
; |Kmeans_RegisterBank|s_reg5[11]    ; |Kmeans_RegisterBank|s_reg5[11]    ; regout           ;
; |Kmeans_RegisterBank|s_reg5[12]    ; |Kmeans_RegisterBank|s_reg5[12]    ; regout           ;
; |Kmeans_RegisterBank|s_reg5[13]    ; |Kmeans_RegisterBank|s_reg5[13]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[5]     ; |Kmeans_RegisterBank|s_reg4[5]     ; regout           ;
; |Kmeans_RegisterBank|s_reg4[6]     ; |Kmeans_RegisterBank|s_reg4[6]     ; regout           ;
; |Kmeans_RegisterBank|s_reg4[7]     ; |Kmeans_RegisterBank|s_reg4[7]     ; regout           ;
; |Kmeans_RegisterBank|s_reg4[8]     ; |Kmeans_RegisterBank|s_reg4[8]     ; regout           ;
; |Kmeans_RegisterBank|s_reg4[9]     ; |Kmeans_RegisterBank|s_reg4[9]     ; regout           ;
; |Kmeans_RegisterBank|s_reg4[10]    ; |Kmeans_RegisterBank|s_reg4[10]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[11]    ; |Kmeans_RegisterBank|s_reg4[11]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[12]    ; |Kmeans_RegisterBank|s_reg4[12]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[13]    ; |Kmeans_RegisterBank|s_reg4[13]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[14]    ; |Kmeans_RegisterBank|s_reg4[14]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[15]    ; |Kmeans_RegisterBank|s_reg4[15]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[16]    ; |Kmeans_RegisterBank|s_reg4[16]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[17]    ; |Kmeans_RegisterBank|s_reg4[17]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[18]    ; |Kmeans_RegisterBank|s_reg4[18]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[19]    ; |Kmeans_RegisterBank|s_reg4[19]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[20]    ; |Kmeans_RegisterBank|s_reg4[20]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[21]    ; |Kmeans_RegisterBank|s_reg4[21]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[22]    ; |Kmeans_RegisterBank|s_reg4[22]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[23]    ; |Kmeans_RegisterBank|s_reg4[23]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[24]    ; |Kmeans_RegisterBank|s_reg4[24]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[25]    ; |Kmeans_RegisterBank|s_reg4[25]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[26]    ; |Kmeans_RegisterBank|s_reg4[26]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[27]    ; |Kmeans_RegisterBank|s_reg4[27]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[28]    ; |Kmeans_RegisterBank|s_reg4[28]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[29]    ; |Kmeans_RegisterBank|s_reg4[29]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[30]    ; |Kmeans_RegisterBank|s_reg4[30]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[31]    ; |Kmeans_RegisterBank|s_reg4[31]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[32]    ; |Kmeans_RegisterBank|s_reg4[32]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[33]    ; |Kmeans_RegisterBank|s_reg4[33]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[34]    ; |Kmeans_RegisterBank|s_reg4[34]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[35]    ; |Kmeans_RegisterBank|s_reg4[35]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[36]    ; |Kmeans_RegisterBank|s_reg4[36]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[37]    ; |Kmeans_RegisterBank|s_reg4[37]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[38]    ; |Kmeans_RegisterBank|s_reg4[38]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[39]    ; |Kmeans_RegisterBank|s_reg4[39]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[40]    ; |Kmeans_RegisterBank|s_reg4[40]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[41]    ; |Kmeans_RegisterBank|s_reg4[41]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[42]    ; |Kmeans_RegisterBank|s_reg4[42]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[43]    ; |Kmeans_RegisterBank|s_reg4[43]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[44]    ; |Kmeans_RegisterBank|s_reg4[44]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[45]    ; |Kmeans_RegisterBank|s_reg4[45]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[46]    ; |Kmeans_RegisterBank|s_reg4[46]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[47]    ; |Kmeans_RegisterBank|s_reg4[47]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[48]    ; |Kmeans_RegisterBank|s_reg4[48]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[49]    ; |Kmeans_RegisterBank|s_reg4[49]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[50]    ; |Kmeans_RegisterBank|s_reg4[50]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[51]    ; |Kmeans_RegisterBank|s_reg4[51]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[52]    ; |Kmeans_RegisterBank|s_reg4[52]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[53]    ; |Kmeans_RegisterBank|s_reg4[53]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[54]    ; |Kmeans_RegisterBank|s_reg4[54]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[55]    ; |Kmeans_RegisterBank|s_reg4[55]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[56]    ; |Kmeans_RegisterBank|s_reg4[56]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[57]    ; |Kmeans_RegisterBank|s_reg4[57]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[58]    ; |Kmeans_RegisterBank|s_reg4[58]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[59]    ; |Kmeans_RegisterBank|s_reg4[59]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[60]    ; |Kmeans_RegisterBank|s_reg4[60]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[61]    ; |Kmeans_RegisterBank|s_reg4[61]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[62]    ; |Kmeans_RegisterBank|s_reg4[62]    ; regout           ;
; |Kmeans_RegisterBank|s_reg4[63]    ; |Kmeans_RegisterBank|s_reg4[63]    ; regout           ;
; |Kmeans_RegisterBank|s_reg3[0]     ; |Kmeans_RegisterBank|s_reg3[0]     ; regout           ;
; |Kmeans_RegisterBank|s_reg3[1]     ; |Kmeans_RegisterBank|s_reg3[1]     ; regout           ;
; |Kmeans_RegisterBank|s_reg3[2]     ; |Kmeans_RegisterBank|s_reg3[2]     ; regout           ;
; |Kmeans_RegisterBank|s_reg3[3]     ; |Kmeans_RegisterBank|s_reg3[3]     ; regout           ;
; |Kmeans_RegisterBank|s_reg3[4]     ; |Kmeans_RegisterBank|s_reg3[4]     ; regout           ;
; |Kmeans_RegisterBank|s_reg3[5]     ; |Kmeans_RegisterBank|s_reg3[5]     ; regout           ;
; |Kmeans_RegisterBank|s_reg3[6]     ; |Kmeans_RegisterBank|s_reg3[6]     ; regout           ;
; |Kmeans_RegisterBank|s_reg3[7]     ; |Kmeans_RegisterBank|s_reg3[7]     ; regout           ;
; |Kmeans_RegisterBank|s_reg3[8]     ; |Kmeans_RegisterBank|s_reg3[8]     ; regout           ;
; |Kmeans_RegisterBank|s_reg3[9]     ; |Kmeans_RegisterBank|s_reg3[9]     ; regout           ;
; |Kmeans_RegisterBank|s_reg3[10]    ; |Kmeans_RegisterBank|s_reg3[10]    ; regout           ;
; |Kmeans_RegisterBank|s_reg3[11]    ; |Kmeans_RegisterBank|s_reg3[11]    ; regout           ;
; |Kmeans_RegisterBank|s_reg3[12]    ; |Kmeans_RegisterBank|s_reg3[12]    ; regout           ;
; |Kmeans_RegisterBank|s_reg3[13]    ; |Kmeans_RegisterBank|s_reg3[13]    ; regout           ;
; |Kmeans_RegisterBank|s_reg2[0]     ; |Kmeans_RegisterBank|s_reg2[0]     ; regout           ;
; |Kmeans_RegisterBank|s_reg2[1]     ; |Kmeans_RegisterBank|s_reg2[1]     ; regout           ;
; |Kmeans_RegisterBank|s_reg2[2]     ; |Kmeans_RegisterBank|s_reg2[2]     ; regout           ;
; |Kmeans_RegisterBank|s_reg2[3]     ; |Kmeans_RegisterBank|s_reg2[3]     ; regout           ;
; |Kmeans_RegisterBank|s_reg2[4]     ; |Kmeans_RegisterBank|s_reg2[4]     ; regout           ;
; |Kmeans_RegisterBank|s_reg2[5]     ; |Kmeans_RegisterBank|s_reg2[5]     ; regout           ;
; |Kmeans_RegisterBank|s_reg2[6]     ; |Kmeans_RegisterBank|s_reg2[6]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[2]     ; |Kmeans_RegisterBank|s_reg1[2]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[3]     ; |Kmeans_RegisterBank|s_reg1[3]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[4]     ; |Kmeans_RegisterBank|s_reg1[4]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[5]     ; |Kmeans_RegisterBank|s_reg1[5]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[6]     ; |Kmeans_RegisterBank|s_reg1[6]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[7]     ; |Kmeans_RegisterBank|s_reg1[7]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[8]     ; |Kmeans_RegisterBank|s_reg1[8]     ; regout           ;
; |Kmeans_RegisterBank|s_reg1[9]     ; |Kmeans_RegisterBank|s_reg1[9]     ; regout           ;
; |Kmeans_RegisterBank|nrst          ; |Kmeans_RegisterBank|nrst          ; out              ;
; |Kmeans_RegisterBank|nCentroids[2] ; |Kmeans_RegisterBank|nCentroids[2] ; out              ;
; |Kmeans_RegisterBank|nCentroids[3] ; |Kmeans_RegisterBank|nCentroids[3] ; out              ;
; |Kmeans_RegisterBank|nCentroids[4] ; |Kmeans_RegisterBank|nCentroids[4] ; out              ;
; |Kmeans_RegisterBank|nCentroids[5] ; |Kmeans_RegisterBank|nCentroids[5] ; out              ;
; |Kmeans_RegisterBank|nCentroids[6] ; |Kmeans_RegisterBank|nCentroids[6] ; out              ;
; |Kmeans_RegisterBank|nCentroids[7] ; |Kmeans_RegisterBank|nCentroids[7] ; out              ;
; |Kmeans_RegisterBank|nCentroids[8] ; |Kmeans_RegisterBank|nCentroids[8] ; out              ;
; |Kmeans_RegisterBank|nCentroids[9] ; |Kmeans_RegisterBank|nCentroids[9] ; out              ;
; |Kmeans_RegisterBank|nIteracoes[0] ; |Kmeans_RegisterBank|nIteracoes[0] ; out              ;
; |Kmeans_RegisterBank|nIteracoes[1] ; |Kmeans_RegisterBank|nIteracoes[1] ; out              ;
; |Kmeans_RegisterBank|nIteracoes[2] ; |Kmeans_RegisterBank|nIteracoes[2] ; out              ;
; |Kmeans_RegisterBank|nIteracoes[3] ; |Kmeans_RegisterBank|nIteracoes[3] ; out              ;
; |Kmeans_RegisterBank|nIteracoes[4] ; |Kmeans_RegisterBank|nIteracoes[4] ; out              ;
; |Kmeans_RegisterBank|nIteracoes[5] ; |Kmeans_RegisterBank|nIteracoes[5] ; out              ;
; |Kmeans_RegisterBank|nIteracoes[6] ; |Kmeans_RegisterBank|nIteracoes[6] ; out              ;
; |Kmeans_RegisterBank|nPontos[0]    ; |Kmeans_RegisterBank|nPontos[0]    ; out              ;
; |Kmeans_RegisterBank|nPontos[1]    ; |Kmeans_RegisterBank|nPontos[1]    ; out              ;
; |Kmeans_RegisterBank|nPontos[2]    ; |Kmeans_RegisterBank|nPontos[2]    ; out              ;
; |Kmeans_RegisterBank|nPontos[3]    ; |Kmeans_RegisterBank|nPontos[3]    ; out              ;
; |Kmeans_RegisterBank|nPontos[4]    ; |Kmeans_RegisterBank|nPontos[4]    ; out              ;
; |Kmeans_RegisterBank|nPontos[5]    ; |Kmeans_RegisterBank|nPontos[5]    ; out              ;
; |Kmeans_RegisterBank|nPontos[6]    ; |Kmeans_RegisterBank|nPontos[6]    ; out              ;
; |Kmeans_RegisterBank|nPontos[7]    ; |Kmeans_RegisterBank|nPontos[7]    ; out              ;
; |Kmeans_RegisterBank|nPontos[8]    ; |Kmeans_RegisterBank|nPontos[8]    ; out              ;
; |Kmeans_RegisterBank|nPontos[9]    ; |Kmeans_RegisterBank|nPontos[9]    ; out              ;
; |Kmeans_RegisterBank|nPontos[10]   ; |Kmeans_RegisterBank|nPontos[10]   ; out              ;
; |Kmeans_RegisterBank|nPontos[11]   ; |Kmeans_RegisterBank|nPontos[11]   ; out              ;
; |Kmeans_RegisterBank|nPontos[12]   ; |Kmeans_RegisterBank|nPontos[12]   ; out              ;
; |Kmeans_RegisterBank|nPontos[13]   ; |Kmeans_RegisterBank|nPontos[13]   ; out              ;
; |Kmeans_RegisterBank|i_reg4[5]     ; |Kmeans_RegisterBank|i_reg4[5]     ; out              ;
; |Kmeans_RegisterBank|i_reg4[6]     ; |Kmeans_RegisterBank|i_reg4[6]     ; out              ;
; |Kmeans_RegisterBank|i_reg4[7]     ; |Kmeans_RegisterBank|i_reg4[7]     ; out              ;
; |Kmeans_RegisterBank|i_reg4[8]     ; |Kmeans_RegisterBank|i_reg4[8]     ; out              ;
; |Kmeans_RegisterBank|i_reg4[9]     ; |Kmeans_RegisterBank|i_reg4[9]     ; out              ;
; |Kmeans_RegisterBank|i_reg4[10]    ; |Kmeans_RegisterBank|i_reg4[10]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[11]    ; |Kmeans_RegisterBank|i_reg4[11]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[12]    ; |Kmeans_RegisterBank|i_reg4[12]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[13]    ; |Kmeans_RegisterBank|i_reg4[13]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[14]    ; |Kmeans_RegisterBank|i_reg4[14]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[15]    ; |Kmeans_RegisterBank|i_reg4[15]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[16]    ; |Kmeans_RegisterBank|i_reg4[16]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[17]    ; |Kmeans_RegisterBank|i_reg4[17]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[18]    ; |Kmeans_RegisterBank|i_reg4[18]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[19]    ; |Kmeans_RegisterBank|i_reg4[19]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[20]    ; |Kmeans_RegisterBank|i_reg4[20]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[21]    ; |Kmeans_RegisterBank|i_reg4[21]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[22]    ; |Kmeans_RegisterBank|i_reg4[22]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[23]    ; |Kmeans_RegisterBank|i_reg4[23]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[24]    ; |Kmeans_RegisterBank|i_reg4[24]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[25]    ; |Kmeans_RegisterBank|i_reg4[25]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[26]    ; |Kmeans_RegisterBank|i_reg4[26]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[27]    ; |Kmeans_RegisterBank|i_reg4[27]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[28]    ; |Kmeans_RegisterBank|i_reg4[28]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[29]    ; |Kmeans_RegisterBank|i_reg4[29]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[30]    ; |Kmeans_RegisterBank|i_reg4[30]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[31]    ; |Kmeans_RegisterBank|i_reg4[31]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[32]    ; |Kmeans_RegisterBank|i_reg4[32]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[33]    ; |Kmeans_RegisterBank|i_reg4[33]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[34]    ; |Kmeans_RegisterBank|i_reg4[34]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[35]    ; |Kmeans_RegisterBank|i_reg4[35]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[36]    ; |Kmeans_RegisterBank|i_reg4[36]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[37]    ; |Kmeans_RegisterBank|i_reg4[37]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[38]    ; |Kmeans_RegisterBank|i_reg4[38]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[39]    ; |Kmeans_RegisterBank|i_reg4[39]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[40]    ; |Kmeans_RegisterBank|i_reg4[40]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[41]    ; |Kmeans_RegisterBank|i_reg4[41]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[42]    ; |Kmeans_RegisterBank|i_reg4[42]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[43]    ; |Kmeans_RegisterBank|i_reg4[43]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[44]    ; |Kmeans_RegisterBank|i_reg4[44]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[45]    ; |Kmeans_RegisterBank|i_reg4[45]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[46]    ; |Kmeans_RegisterBank|i_reg4[46]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[47]    ; |Kmeans_RegisterBank|i_reg4[47]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[48]    ; |Kmeans_RegisterBank|i_reg4[48]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[49]    ; |Kmeans_RegisterBank|i_reg4[49]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[50]    ; |Kmeans_RegisterBank|i_reg4[50]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[51]    ; |Kmeans_RegisterBank|i_reg4[51]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[52]    ; |Kmeans_RegisterBank|i_reg4[52]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[53]    ; |Kmeans_RegisterBank|i_reg4[53]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[54]    ; |Kmeans_RegisterBank|i_reg4[54]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[55]    ; |Kmeans_RegisterBank|i_reg4[55]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[56]    ; |Kmeans_RegisterBank|i_reg4[56]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[57]    ; |Kmeans_RegisterBank|i_reg4[57]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[58]    ; |Kmeans_RegisterBank|i_reg4[58]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[59]    ; |Kmeans_RegisterBank|i_reg4[59]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[60]    ; |Kmeans_RegisterBank|i_reg4[60]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[61]    ; |Kmeans_RegisterBank|i_reg4[61]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[62]    ; |Kmeans_RegisterBank|i_reg4[62]    ; out              ;
; |Kmeans_RegisterBank|i_reg4[63]    ; |Kmeans_RegisterBank|i_reg4[63]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[0]     ; |Kmeans_RegisterBank|i_reg7[0]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[3]     ; |Kmeans_RegisterBank|i_reg7[3]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[5]     ; |Kmeans_RegisterBank|i_reg7[5]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[6]     ; |Kmeans_RegisterBank|i_reg7[6]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[7]     ; |Kmeans_RegisterBank|i_reg7[7]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[8]     ; |Kmeans_RegisterBank|i_reg7[8]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[9]     ; |Kmeans_RegisterBank|i_reg7[9]     ; out              ;
; |Kmeans_RegisterBank|i_reg7[10]    ; |Kmeans_RegisterBank|i_reg7[10]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[11]    ; |Kmeans_RegisterBank|i_reg7[11]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[12]    ; |Kmeans_RegisterBank|i_reg7[12]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[13]    ; |Kmeans_RegisterBank|i_reg7[13]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[14]    ; |Kmeans_RegisterBank|i_reg7[14]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[15]    ; |Kmeans_RegisterBank|i_reg7[15]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[16]    ; |Kmeans_RegisterBank|i_reg7[16]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[17]    ; |Kmeans_RegisterBank|i_reg7[17]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[18]    ; |Kmeans_RegisterBank|i_reg7[18]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[19]    ; |Kmeans_RegisterBank|i_reg7[19]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[20]    ; |Kmeans_RegisterBank|i_reg7[20]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[21]    ; |Kmeans_RegisterBank|i_reg7[21]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[22]    ; |Kmeans_RegisterBank|i_reg7[22]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[23]    ; |Kmeans_RegisterBank|i_reg7[23]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[24]    ; |Kmeans_RegisterBank|i_reg7[24]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[25]    ; |Kmeans_RegisterBank|i_reg7[25]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[26]    ; |Kmeans_RegisterBank|i_reg7[26]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[27]    ; |Kmeans_RegisterBank|i_reg7[27]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[28]    ; |Kmeans_RegisterBank|i_reg7[28]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[29]    ; |Kmeans_RegisterBank|i_reg7[29]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[30]    ; |Kmeans_RegisterBank|i_reg7[30]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[31]    ; |Kmeans_RegisterBank|i_reg7[31]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[32]    ; |Kmeans_RegisterBank|i_reg7[32]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[33]    ; |Kmeans_RegisterBank|i_reg7[33]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[34]    ; |Kmeans_RegisterBank|i_reg7[34]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[35]    ; |Kmeans_RegisterBank|i_reg7[35]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[36]    ; |Kmeans_RegisterBank|i_reg7[36]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[37]    ; |Kmeans_RegisterBank|i_reg7[37]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[38]    ; |Kmeans_RegisterBank|i_reg7[38]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[39]    ; |Kmeans_RegisterBank|i_reg7[39]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[40]    ; |Kmeans_RegisterBank|i_reg7[40]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[41]    ; |Kmeans_RegisterBank|i_reg7[41]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[42]    ; |Kmeans_RegisterBank|i_reg7[42]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[43]    ; |Kmeans_RegisterBank|i_reg7[43]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[44]    ; |Kmeans_RegisterBank|i_reg7[44]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[45]    ; |Kmeans_RegisterBank|i_reg7[45]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[46]    ; |Kmeans_RegisterBank|i_reg7[46]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[47]    ; |Kmeans_RegisterBank|i_reg7[47]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[48]    ; |Kmeans_RegisterBank|i_reg7[48]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[49]    ; |Kmeans_RegisterBank|i_reg7[49]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[50]    ; |Kmeans_RegisterBank|i_reg7[50]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[51]    ; |Kmeans_RegisterBank|i_reg7[51]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[52]    ; |Kmeans_RegisterBank|i_reg7[52]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[53]    ; |Kmeans_RegisterBank|i_reg7[53]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[54]    ; |Kmeans_RegisterBank|i_reg7[54]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[55]    ; |Kmeans_RegisterBank|i_reg7[55]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[56]    ; |Kmeans_RegisterBank|i_reg7[56]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[57]    ; |Kmeans_RegisterBank|i_reg7[57]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[58]    ; |Kmeans_RegisterBank|i_reg7[58]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[59]    ; |Kmeans_RegisterBank|i_reg7[59]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[60]    ; |Kmeans_RegisterBank|i_reg7[60]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[61]    ; |Kmeans_RegisterBank|i_reg7[61]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[62]    ; |Kmeans_RegisterBank|i_reg7[62]    ; out              ;
; |Kmeans_RegisterBank|i_reg7[63]    ; |Kmeans_RegisterBank|i_reg7[63]    ; out              ;
; |Kmeans_RegisterBank|reg1[2]       ; |Kmeans_RegisterBank|reg1[2]       ; pin_out          ;
; |Kmeans_RegisterBank|reg1[3]       ; |Kmeans_RegisterBank|reg1[3]       ; pin_out          ;
; |Kmeans_RegisterBank|reg1[4]       ; |Kmeans_RegisterBank|reg1[4]       ; pin_out          ;
; |Kmeans_RegisterBank|reg1[5]       ; |Kmeans_RegisterBank|reg1[5]       ; pin_out          ;
; |Kmeans_RegisterBank|reg1[6]       ; |Kmeans_RegisterBank|reg1[6]       ; pin_out          ;
; |Kmeans_RegisterBank|reg1[7]       ; |Kmeans_RegisterBank|reg1[7]       ; pin_out          ;
; |Kmeans_RegisterBank|reg1[8]       ; |Kmeans_RegisterBank|reg1[8]       ; pin_out          ;
; |Kmeans_RegisterBank|reg1[9]       ; |Kmeans_RegisterBank|reg1[9]       ; pin_out          ;
; |Kmeans_RegisterBank|reg2[0]       ; |Kmeans_RegisterBank|reg2[0]       ; pin_out          ;
; |Kmeans_RegisterBank|reg2[1]       ; |Kmeans_RegisterBank|reg2[1]       ; pin_out          ;
; |Kmeans_RegisterBank|reg2[2]       ; |Kmeans_RegisterBank|reg2[2]       ; pin_out          ;
; |Kmeans_RegisterBank|reg2[3]       ; |Kmeans_RegisterBank|reg2[3]       ; pin_out          ;
; |Kmeans_RegisterBank|reg2[4]       ; |Kmeans_RegisterBank|reg2[4]       ; pin_out          ;
; |Kmeans_RegisterBank|reg2[5]       ; |Kmeans_RegisterBank|reg2[5]       ; pin_out          ;
; |Kmeans_RegisterBank|reg2[6]       ; |Kmeans_RegisterBank|reg2[6]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[0]       ; |Kmeans_RegisterBank|reg3[0]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[1]       ; |Kmeans_RegisterBank|reg3[1]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[2]       ; |Kmeans_RegisterBank|reg3[2]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[3]       ; |Kmeans_RegisterBank|reg3[3]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[4]       ; |Kmeans_RegisterBank|reg3[4]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[5]       ; |Kmeans_RegisterBank|reg3[5]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[6]       ; |Kmeans_RegisterBank|reg3[6]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[7]       ; |Kmeans_RegisterBank|reg3[7]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[8]       ; |Kmeans_RegisterBank|reg3[8]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[9]       ; |Kmeans_RegisterBank|reg3[9]       ; pin_out          ;
; |Kmeans_RegisterBank|reg3[10]      ; |Kmeans_RegisterBank|reg3[10]      ; pin_out          ;
; |Kmeans_RegisterBank|reg3[11]      ; |Kmeans_RegisterBank|reg3[11]      ; pin_out          ;
; |Kmeans_RegisterBank|reg3[12]      ; |Kmeans_RegisterBank|reg3[12]      ; pin_out          ;
; |Kmeans_RegisterBank|reg3[13]      ; |Kmeans_RegisterBank|reg3[13]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[5]       ; |Kmeans_RegisterBank|reg4[5]       ; pin_out          ;
; |Kmeans_RegisterBank|reg4[6]       ; |Kmeans_RegisterBank|reg4[6]       ; pin_out          ;
; |Kmeans_RegisterBank|reg4[7]       ; |Kmeans_RegisterBank|reg4[7]       ; pin_out          ;
; |Kmeans_RegisterBank|reg4[8]       ; |Kmeans_RegisterBank|reg4[8]       ; pin_out          ;
; |Kmeans_RegisterBank|reg4[9]       ; |Kmeans_RegisterBank|reg4[9]       ; pin_out          ;
; |Kmeans_RegisterBank|reg4[10]      ; |Kmeans_RegisterBank|reg4[10]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[11]      ; |Kmeans_RegisterBank|reg4[11]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[12]      ; |Kmeans_RegisterBank|reg4[12]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[13]      ; |Kmeans_RegisterBank|reg4[13]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[14]      ; |Kmeans_RegisterBank|reg4[14]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[15]      ; |Kmeans_RegisterBank|reg4[15]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[16]      ; |Kmeans_RegisterBank|reg4[16]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[17]      ; |Kmeans_RegisterBank|reg4[17]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[18]      ; |Kmeans_RegisterBank|reg4[18]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[19]      ; |Kmeans_RegisterBank|reg4[19]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[20]      ; |Kmeans_RegisterBank|reg4[20]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[21]      ; |Kmeans_RegisterBank|reg4[21]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[22]      ; |Kmeans_RegisterBank|reg4[22]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[23]      ; |Kmeans_RegisterBank|reg4[23]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[24]      ; |Kmeans_RegisterBank|reg4[24]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[25]      ; |Kmeans_RegisterBank|reg4[25]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[26]      ; |Kmeans_RegisterBank|reg4[26]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[27]      ; |Kmeans_RegisterBank|reg4[27]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[28]      ; |Kmeans_RegisterBank|reg4[28]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[29]      ; |Kmeans_RegisterBank|reg4[29]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[30]      ; |Kmeans_RegisterBank|reg4[30]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[31]      ; |Kmeans_RegisterBank|reg4[31]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[32]      ; |Kmeans_RegisterBank|reg4[32]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[33]      ; |Kmeans_RegisterBank|reg4[33]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[34]      ; |Kmeans_RegisterBank|reg4[34]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[35]      ; |Kmeans_RegisterBank|reg4[35]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[36]      ; |Kmeans_RegisterBank|reg4[36]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[37]      ; |Kmeans_RegisterBank|reg4[37]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[38]      ; |Kmeans_RegisterBank|reg4[38]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[39]      ; |Kmeans_RegisterBank|reg4[39]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[40]      ; |Kmeans_RegisterBank|reg4[40]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[41]      ; |Kmeans_RegisterBank|reg4[41]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[42]      ; |Kmeans_RegisterBank|reg4[42]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[43]      ; |Kmeans_RegisterBank|reg4[43]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[44]      ; |Kmeans_RegisterBank|reg4[44]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[45]      ; |Kmeans_RegisterBank|reg4[45]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[46]      ; |Kmeans_RegisterBank|reg4[46]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[47]      ; |Kmeans_RegisterBank|reg4[47]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[48]      ; |Kmeans_RegisterBank|reg4[48]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[49]      ; |Kmeans_RegisterBank|reg4[49]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[50]      ; |Kmeans_RegisterBank|reg4[50]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[51]      ; |Kmeans_RegisterBank|reg4[51]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[52]      ; |Kmeans_RegisterBank|reg4[52]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[53]      ; |Kmeans_RegisterBank|reg4[53]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[54]      ; |Kmeans_RegisterBank|reg4[54]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[55]      ; |Kmeans_RegisterBank|reg4[55]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[56]      ; |Kmeans_RegisterBank|reg4[56]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[57]      ; |Kmeans_RegisterBank|reg4[57]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[58]      ; |Kmeans_RegisterBank|reg4[58]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[59]      ; |Kmeans_RegisterBank|reg4[59]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[60]      ; |Kmeans_RegisterBank|reg4[60]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[61]      ; |Kmeans_RegisterBank|reg4[61]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[62]      ; |Kmeans_RegisterBank|reg4[62]      ; pin_out          ;
; |Kmeans_RegisterBank|reg4[63]      ; |Kmeans_RegisterBank|reg4[63]      ; pin_out          ;
; |Kmeans_RegisterBank|reg5[0]       ; |Kmeans_RegisterBank|reg5[0]       ; pin_out          ;
; |Kmeans_RegisterBank|reg5[1]       ; |Kmeans_RegisterBank|reg5[1]       ; pin_out          ;
; |Kmeans_RegisterBank|reg5[2]       ; |Kmeans_RegisterBank|reg5[2]       ; pin_out          ;
; |Kmeans_RegisterBank|reg5[3]       ; |Kmeans_RegisterBank|reg5[3]       ; pin_out          ;
; |Kmeans_RegisterBank|reg5[4]       ; |Kmeans_RegisterBank|reg5[4]       ; pin_out          ;
; |Kmeans_RegisterBank|reg5[5]       ; |Kmeans_RegisterBank|reg5[5]       ; pin_out          ;
; |Kmeans_RegisterBank|reg5[6]       ; |Kmeans_RegisterBank|reg5[6]       ; pin_out          ;
; |Kmeans_RegisterBank|reg5[7]       ; |Kmeans_RegisterBank|reg5[7]       ; pin_out          ;
; |Kmeans_RegisterBank|reg5[8]       ; |Kmeans_RegisterBank|reg5[8]       ; pin_out          ;
; |Kmeans_RegisterBank|reg5[9]       ; |Kmeans_RegisterBank|reg5[9]       ; pin_out          ;
; |Kmeans_RegisterBank|reg5[10]      ; |Kmeans_RegisterBank|reg5[10]      ; pin_out          ;
; |Kmeans_RegisterBank|reg5[11]      ; |Kmeans_RegisterBank|reg5[11]      ; pin_out          ;
; |Kmeans_RegisterBank|reg5[12]      ; |Kmeans_RegisterBank|reg5[12]      ; pin_out          ;
; |Kmeans_RegisterBank|reg5[13]      ; |Kmeans_RegisterBank|reg5[13]      ; pin_out          ;
; |Kmeans_RegisterBank|reg5[14]      ; |Kmeans_RegisterBank|reg5[14]      ; pin_out          ;
; |Kmeans_RegisterBank|reg6[1]       ; |Kmeans_RegisterBank|reg6[1]       ; pin_out          ;
; |Kmeans_RegisterBank|reg6[2]       ; |Kmeans_RegisterBank|reg6[2]       ; pin_out          ;
; |Kmeans_RegisterBank|reg6[3]       ; |Kmeans_RegisterBank|reg6[3]       ; pin_out          ;
; |Kmeans_RegisterBank|reg6[5]       ; |Kmeans_RegisterBank|reg6[5]       ; pin_out          ;
; |Kmeans_RegisterBank|reg6[6]       ; |Kmeans_RegisterBank|reg6[6]       ; pin_out          ;
; |Kmeans_RegisterBank|reg6[7]       ; |Kmeans_RegisterBank|reg6[7]       ; pin_out          ;
; |Kmeans_RegisterBank|reg6[8]       ; |Kmeans_RegisterBank|reg6[8]       ; pin_out          ;
; |Kmeans_RegisterBank|reg6[9]       ; |Kmeans_RegisterBank|reg6[9]       ; pin_out          ;
; |Kmeans_RegisterBank|reg6[10]      ; |Kmeans_RegisterBank|reg6[10]      ; pin_out          ;
; |Kmeans_RegisterBank|reg6[11]      ; |Kmeans_RegisterBank|reg6[11]      ; pin_out          ;
; |Kmeans_RegisterBank|reg6[12]      ; |Kmeans_RegisterBank|reg6[12]      ; pin_out          ;
; |Kmeans_RegisterBank|reg6[13]      ; |Kmeans_RegisterBank|reg6[13]      ; pin_out          ;
; |Kmeans_RegisterBank|reg6[14]      ; |Kmeans_RegisterBank|reg6[14]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[0]       ; |Kmeans_RegisterBank|reg7[0]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[3]       ; |Kmeans_RegisterBank|reg7[3]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[5]       ; |Kmeans_RegisterBank|reg7[5]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[6]       ; |Kmeans_RegisterBank|reg7[6]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[7]       ; |Kmeans_RegisterBank|reg7[7]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[8]       ; |Kmeans_RegisterBank|reg7[8]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[9]       ; |Kmeans_RegisterBank|reg7[9]       ; pin_out          ;
; |Kmeans_RegisterBank|reg7[10]      ; |Kmeans_RegisterBank|reg7[10]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[11]      ; |Kmeans_RegisterBank|reg7[11]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[12]      ; |Kmeans_RegisterBank|reg7[12]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[13]      ; |Kmeans_RegisterBank|reg7[13]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[14]      ; |Kmeans_RegisterBank|reg7[14]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[15]      ; |Kmeans_RegisterBank|reg7[15]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[16]      ; |Kmeans_RegisterBank|reg7[16]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[17]      ; |Kmeans_RegisterBank|reg7[17]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[18]      ; |Kmeans_RegisterBank|reg7[18]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[19]      ; |Kmeans_RegisterBank|reg7[19]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[20]      ; |Kmeans_RegisterBank|reg7[20]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[21]      ; |Kmeans_RegisterBank|reg7[21]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[22]      ; |Kmeans_RegisterBank|reg7[22]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[23]      ; |Kmeans_RegisterBank|reg7[23]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[24]      ; |Kmeans_RegisterBank|reg7[24]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[25]      ; |Kmeans_RegisterBank|reg7[25]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[26]      ; |Kmeans_RegisterBank|reg7[26]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[27]      ; |Kmeans_RegisterBank|reg7[27]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[28]      ; |Kmeans_RegisterBank|reg7[28]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[29]      ; |Kmeans_RegisterBank|reg7[29]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[30]      ; |Kmeans_RegisterBank|reg7[30]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[31]      ; |Kmeans_RegisterBank|reg7[31]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[32]      ; |Kmeans_RegisterBank|reg7[32]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[33]      ; |Kmeans_RegisterBank|reg7[33]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[34]      ; |Kmeans_RegisterBank|reg7[34]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[35]      ; |Kmeans_RegisterBank|reg7[35]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[36]      ; |Kmeans_RegisterBank|reg7[36]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[37]      ; |Kmeans_RegisterBank|reg7[37]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[38]      ; |Kmeans_RegisterBank|reg7[38]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[39]      ; |Kmeans_RegisterBank|reg7[39]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[40]      ; |Kmeans_RegisterBank|reg7[40]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[41]      ; |Kmeans_RegisterBank|reg7[41]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[42]      ; |Kmeans_RegisterBank|reg7[42]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[43]      ; |Kmeans_RegisterBank|reg7[43]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[44]      ; |Kmeans_RegisterBank|reg7[44]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[45]      ; |Kmeans_RegisterBank|reg7[45]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[46]      ; |Kmeans_RegisterBank|reg7[46]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[47]      ; |Kmeans_RegisterBank|reg7[47]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[48]      ; |Kmeans_RegisterBank|reg7[48]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[49]      ; |Kmeans_RegisterBank|reg7[49]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[50]      ; |Kmeans_RegisterBank|reg7[50]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[51]      ; |Kmeans_RegisterBank|reg7[51]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[52]      ; |Kmeans_RegisterBank|reg7[52]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[53]      ; |Kmeans_RegisterBank|reg7[53]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[54]      ; |Kmeans_RegisterBank|reg7[54]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[55]      ; |Kmeans_RegisterBank|reg7[55]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[56]      ; |Kmeans_RegisterBank|reg7[56]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[57]      ; |Kmeans_RegisterBank|reg7[57]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[58]      ; |Kmeans_RegisterBank|reg7[58]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[59]      ; |Kmeans_RegisterBank|reg7[59]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[60]      ; |Kmeans_RegisterBank|reg7[60]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[61]      ; |Kmeans_RegisterBank|reg7[61]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[62]      ; |Kmeans_RegisterBank|reg7[62]      ; pin_out          ;
; |Kmeans_RegisterBank|reg7[63]      ; |Kmeans_RegisterBank|reg7[63]      ; pin_out          ;
; |Kmeans_RegisterBank|LessThan0~0   ; |Kmeans_RegisterBank|LessThan0~0   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~1   ; |Kmeans_RegisterBank|LessThan0~1   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~2   ; |Kmeans_RegisterBank|LessThan0~2   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~3   ; |Kmeans_RegisterBank|LessThan0~3   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~4   ; |Kmeans_RegisterBank|LessThan0~4   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~5   ; |Kmeans_RegisterBank|LessThan0~5   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~6   ; |Kmeans_RegisterBank|LessThan0~6   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~7   ; |Kmeans_RegisterBank|LessThan0~7   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~8   ; |Kmeans_RegisterBank|LessThan0~8   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~9   ; |Kmeans_RegisterBank|LessThan0~9   ; out0             ;
; |Kmeans_RegisterBank|LessThan0~10  ; |Kmeans_RegisterBank|LessThan0~10  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~11  ; |Kmeans_RegisterBank|LessThan0~11  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~12  ; |Kmeans_RegisterBank|LessThan0~12  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~13  ; |Kmeans_RegisterBank|LessThan0~13  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~14  ; |Kmeans_RegisterBank|LessThan0~14  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~15  ; |Kmeans_RegisterBank|LessThan0~15  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~16  ; |Kmeans_RegisterBank|LessThan0~16  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~17  ; |Kmeans_RegisterBank|LessThan0~17  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~18  ; |Kmeans_RegisterBank|LessThan0~18  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~19  ; |Kmeans_RegisterBank|LessThan0~19  ; out0             ;
; |Kmeans_RegisterBank|LessThan0~20  ; |Kmeans_RegisterBank|LessThan0~20  ; out0             ;
; |Kmeans_RegisterBank|Add0~2        ; |Kmeans_RegisterBank|Add0~2        ; out0             ;
; |Kmeans_RegisterBank|Add0~7        ; |Kmeans_RegisterBank|Add0~7        ; out0             ;
; |Kmeans_RegisterBank|Add0~10       ; |Kmeans_RegisterBank|Add0~10       ; out0             ;
; |Kmeans_RegisterBank|Add0~11       ; |Kmeans_RegisterBank|Add0~11       ; out0             ;
; |Kmeans_RegisterBank|Add0~12       ; |Kmeans_RegisterBank|Add0~12       ; out0             ;
; |Kmeans_RegisterBank|Add0~15       ; |Kmeans_RegisterBank|Add0~15       ; out0             ;
; |Kmeans_RegisterBank|Add0~16       ; |Kmeans_RegisterBank|Add0~16       ; out0             ;
; |Kmeans_RegisterBank|Add0~18       ; |Kmeans_RegisterBank|Add0~18       ; out0             ;
; |Kmeans_RegisterBank|Add0~19       ; |Kmeans_RegisterBank|Add0~19       ; out0             ;
; |Kmeans_RegisterBank|Add0~20       ; |Kmeans_RegisterBank|Add0~20       ; out0             ;
; |Kmeans_RegisterBank|Add0~21       ; |Kmeans_RegisterBank|Add0~21       ; out0             ;
; |Kmeans_RegisterBank|Add0~22       ; |Kmeans_RegisterBank|Add0~22       ; out0             ;
; |Kmeans_RegisterBank|Add0~23       ; |Kmeans_RegisterBank|Add0~23       ; out0             ;
; |Kmeans_RegisterBank|Add0~24       ; |Kmeans_RegisterBank|Add0~24       ; out0             ;
; |Kmeans_RegisterBank|Add0~25       ; |Kmeans_RegisterBank|Add0~25       ; out0             ;
; |Kmeans_RegisterBank|Add0~26       ; |Kmeans_RegisterBank|Add0~26       ; out0             ;
; |Kmeans_RegisterBank|Add0~27       ; |Kmeans_RegisterBank|Add0~27       ; out0             ;
; |Kmeans_RegisterBank|Add0~28       ; |Kmeans_RegisterBank|Add0~28       ; out0             ;
; |Kmeans_RegisterBank|Add0~29       ; |Kmeans_RegisterBank|Add0~29       ; out0             ;
; |Kmeans_RegisterBank|Add0~30       ; |Kmeans_RegisterBank|Add0~30       ; out0             ;
; |Kmeans_RegisterBank|Add0~31       ; |Kmeans_RegisterBank|Add0~31       ; out0             ;
; |Kmeans_RegisterBank|Add0~32       ; |Kmeans_RegisterBank|Add0~32       ; out0             ;
; |Kmeans_RegisterBank|Add0~33       ; |Kmeans_RegisterBank|Add0~33       ; out0             ;
; |Kmeans_RegisterBank|Add0~34       ; |Kmeans_RegisterBank|Add0~34       ; out0             ;
; |Kmeans_RegisterBank|Add0~35       ; |Kmeans_RegisterBank|Add0~35       ; out0             ;
; |Kmeans_RegisterBank|Add0~36       ; |Kmeans_RegisterBank|Add0~36       ; out0             ;
; |Kmeans_RegisterBank|Add0~37       ; |Kmeans_RegisterBank|Add0~37       ; out0             ;
; |Kmeans_RegisterBank|Add0~38       ; |Kmeans_RegisterBank|Add0~38       ; out0             ;
; |Kmeans_RegisterBank|Add0~39       ; |Kmeans_RegisterBank|Add0~39       ; out0             ;
; |Kmeans_RegisterBank|Add0~40       ; |Kmeans_RegisterBank|Add0~40       ; out0             ;
; |Kmeans_RegisterBank|Add0~41       ; |Kmeans_RegisterBank|Add0~41       ; out0             ;
; |Kmeans_RegisterBank|Add0~42       ; |Kmeans_RegisterBank|Add0~42       ; out0             ;
; |Kmeans_RegisterBank|Add0~43       ; |Kmeans_RegisterBank|Add0~43       ; out0             ;
; |Kmeans_RegisterBank|Add0~44       ; |Kmeans_RegisterBank|Add0~44       ; out0             ;
; |Kmeans_RegisterBank|Add0~45       ; |Kmeans_RegisterBank|Add0~45       ; out0             ;
; |Kmeans_RegisterBank|Add0~46       ; |Kmeans_RegisterBank|Add0~46       ; out0             ;
; |Kmeans_RegisterBank|Add0~47       ; |Kmeans_RegisterBank|Add0~47       ; out0             ;
; |Kmeans_RegisterBank|Add0~48       ; |Kmeans_RegisterBank|Add0~48       ; out0             ;
; |Kmeans_RegisterBank|Add0~49       ; |Kmeans_RegisterBank|Add0~49       ; out0             ;
; |Kmeans_RegisterBank|Add0~50       ; |Kmeans_RegisterBank|Add0~50       ; out0             ;
; |Kmeans_RegisterBank|Add0~51       ; |Kmeans_RegisterBank|Add0~51       ; out0             ;
; |Kmeans_RegisterBank|Add0~52       ; |Kmeans_RegisterBank|Add0~52       ; out0             ;
; |Kmeans_RegisterBank|Add0~53       ; |Kmeans_RegisterBank|Add0~53       ; out0             ;
; |Kmeans_RegisterBank|Add0~54       ; |Kmeans_RegisterBank|Add0~54       ; out0             ;
+------------------------------------+------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Jan 19 00:23:26 2017
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off Kmeans_RegisterBank -c Kmeans_RegisterBank
Info: Using vector source file "C:/Users/Lucas/Documents/PUC/Iniciao Cientfica/KMeans/Kmeans_Processador/Kmeans_RegisterBank/Kmeans_RegisterBank.vwf"
Info: Overwriting simulation input file with simulation results
    Info: A backup of Kmeans_RegisterBank.vwf called Kmeans_RegisterBank.sim_ori.vwf has been created in the db folder
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is       5.72 %
Info: Number of transitions in simulation is 318
Info: Vector file Kmeans_RegisterBank.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 162 megabytes
    Info: Processing ended: Thu Jan 19 00:23:27 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


