Classic Timing Analyzer report for ps2_1
Tue Aug 17 02:11:29 2010
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'CLK'
  7. Clock Hold: 'CLK'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------+------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From            ; To               ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------+------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 1.615 ns                         ; KC              ; DFF2             ; --         ; CLK      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 26.122 ns                        ; WaitReg[0]      ; sseg[5]          ; CLK        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -1.135 ns                        ; KD              ; DFF1             ; --         ; CLK      ; 0            ;
; Clock Setup: 'CLK'           ; N/A                                      ; None          ; 141.16 MHz ( period = 7.084 ns ) ; shiftRegSig2[7] ; WaitReg[0]       ; CLK        ; CLK      ; 0            ;
; Clock Hold: 'CLK'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; KDI             ; shiftRegSig1[10] ; CLK        ; CLK      ; 1            ;
; Total number of failed paths ;                                          ;               ;                                  ;                 ;                  ;            ;          ; 1            ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------+------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C5Q208C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                                       ;
+-------+------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From             ; To               ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 141.16 MHz ( period = 7.084 ns )               ; shiftRegSig2[7]  ; WaitReg[7]       ; CLK        ; CLK      ; None                        ; None                      ; 3.278 ns                ;
; N/A   ; 141.16 MHz ( period = 7.084 ns )               ; shiftRegSig2[7]  ; WaitReg[3]       ; CLK        ; CLK      ; None                        ; None                      ; 3.278 ns                ;
; N/A   ; 141.16 MHz ( period = 7.084 ns )               ; shiftRegSig2[7]  ; WaitReg[6]       ; CLK        ; CLK      ; None                        ; None                      ; 3.278 ns                ;
; N/A   ; 141.16 MHz ( period = 7.084 ns )               ; shiftRegSig2[7]  ; WaitReg[2]       ; CLK        ; CLK      ; None                        ; None                      ; 3.278 ns                ;
; N/A   ; 141.16 MHz ( period = 7.084 ns )               ; shiftRegSig2[7]  ; WaitReg[5]       ; CLK        ; CLK      ; None                        ; None                      ; 3.278 ns                ;
; N/A   ; 141.16 MHz ( period = 7.084 ns )               ; shiftRegSig2[7]  ; WaitReg[1]       ; CLK        ; CLK      ; None                        ; None                      ; 3.278 ns                ;
; N/A   ; 141.16 MHz ( period = 7.084 ns )               ; shiftRegSig2[7]  ; WaitReg[4]       ; CLK        ; CLK      ; None                        ; None                      ; 3.278 ns                ;
; N/A   ; 141.16 MHz ( period = 7.084 ns )               ; shiftRegSig2[7]  ; WaitReg[0]       ; CLK        ; CLK      ; None                        ; None                      ; 3.278 ns                ;
; N/A   ; 161.60 MHz ( period = 6.188 ns )               ; shiftRegSig2[8]  ; WaitReg[7]       ; CLK        ; CLK      ; None                        ; None                      ; 2.830 ns                ;
; N/A   ; 161.60 MHz ( period = 6.188 ns )               ; shiftRegSig2[8]  ; WaitReg[3]       ; CLK        ; CLK      ; None                        ; None                      ; 2.830 ns                ;
; N/A   ; 161.60 MHz ( period = 6.188 ns )               ; shiftRegSig2[8]  ; WaitReg[6]       ; CLK        ; CLK      ; None                        ; None                      ; 2.830 ns                ;
; N/A   ; 161.60 MHz ( period = 6.188 ns )               ; shiftRegSig2[8]  ; WaitReg[2]       ; CLK        ; CLK      ; None                        ; None                      ; 2.830 ns                ;
; N/A   ; 161.60 MHz ( period = 6.188 ns )               ; shiftRegSig2[8]  ; WaitReg[5]       ; CLK        ; CLK      ; None                        ; None                      ; 2.830 ns                ;
; N/A   ; 161.60 MHz ( period = 6.188 ns )               ; shiftRegSig2[8]  ; WaitReg[1]       ; CLK        ; CLK      ; None                        ; None                      ; 2.830 ns                ;
; N/A   ; 161.60 MHz ( period = 6.188 ns )               ; shiftRegSig2[8]  ; WaitReg[4]       ; CLK        ; CLK      ; None                        ; None                      ; 2.830 ns                ;
; N/A   ; 161.60 MHz ( period = 6.188 ns )               ; shiftRegSig2[8]  ; WaitReg[0]       ; CLK        ; CLK      ; None                        ; None                      ; 2.830 ns                ;
; N/A   ; 165.29 MHz ( period = 6.050 ns )               ; shiftRegSig2[4]  ; WaitReg[7]       ; CLK        ; CLK      ; None                        ; None                      ; 2.761 ns                ;
; N/A   ; 165.29 MHz ( period = 6.050 ns )               ; shiftRegSig2[4]  ; WaitReg[3]       ; CLK        ; CLK      ; None                        ; None                      ; 2.761 ns                ;
; N/A   ; 165.29 MHz ( period = 6.050 ns )               ; shiftRegSig2[4]  ; WaitReg[6]       ; CLK        ; CLK      ; None                        ; None                      ; 2.761 ns                ;
; N/A   ; 165.29 MHz ( period = 6.050 ns )               ; shiftRegSig2[4]  ; WaitReg[2]       ; CLK        ; CLK      ; None                        ; None                      ; 2.761 ns                ;
; N/A   ; 165.29 MHz ( period = 6.050 ns )               ; shiftRegSig2[4]  ; WaitReg[5]       ; CLK        ; CLK      ; None                        ; None                      ; 2.761 ns                ;
; N/A   ; 165.29 MHz ( period = 6.050 ns )               ; shiftRegSig2[4]  ; WaitReg[1]       ; CLK        ; CLK      ; None                        ; None                      ; 2.761 ns                ;
; N/A   ; 165.29 MHz ( period = 6.050 ns )               ; shiftRegSig2[4]  ; WaitReg[4]       ; CLK        ; CLK      ; None                        ; None                      ; 2.761 ns                ;
; N/A   ; 165.29 MHz ( period = 6.050 ns )               ; shiftRegSig2[4]  ; WaitReg[0]       ; CLK        ; CLK      ; None                        ; None                      ; 2.761 ns                ;
; N/A   ; 167.45 MHz ( period = 5.972 ns )               ; shiftRegSig2[3]  ; WaitReg[7]       ; CLK        ; CLK      ; None                        ; None                      ; 2.722 ns                ;
; N/A   ; 167.45 MHz ( period = 5.972 ns )               ; shiftRegSig2[3]  ; WaitReg[3]       ; CLK        ; CLK      ; None                        ; None                      ; 2.722 ns                ;
; N/A   ; 167.45 MHz ( period = 5.972 ns )               ; shiftRegSig2[3]  ; WaitReg[6]       ; CLK        ; CLK      ; None                        ; None                      ; 2.722 ns                ;
; N/A   ; 167.45 MHz ( period = 5.972 ns )               ; shiftRegSig2[3]  ; WaitReg[2]       ; CLK        ; CLK      ; None                        ; None                      ; 2.722 ns                ;
; N/A   ; 167.45 MHz ( period = 5.972 ns )               ; shiftRegSig2[3]  ; WaitReg[5]       ; CLK        ; CLK      ; None                        ; None                      ; 2.722 ns                ;
; N/A   ; 167.45 MHz ( period = 5.972 ns )               ; shiftRegSig2[3]  ; WaitReg[1]       ; CLK        ; CLK      ; None                        ; None                      ; 2.722 ns                ;
; N/A   ; 167.45 MHz ( period = 5.972 ns )               ; shiftRegSig2[3]  ; WaitReg[4]       ; CLK        ; CLK      ; None                        ; None                      ; 2.722 ns                ;
; N/A   ; 167.45 MHz ( period = 5.972 ns )               ; shiftRegSig2[3]  ; WaitReg[0]       ; CLK        ; CLK      ; None                        ; None                      ; 2.722 ns                ;
; N/A   ; 188.47 MHz ( period = 5.306 ns )               ; shiftRegSig2[2]  ; WaitReg[7]       ; CLK        ; CLK      ; None                        ; None                      ; 2.389 ns                ;
; N/A   ; 188.47 MHz ( period = 5.306 ns )               ; shiftRegSig2[2]  ; WaitReg[3]       ; CLK        ; CLK      ; None                        ; None                      ; 2.389 ns                ;
; N/A   ; 188.47 MHz ( period = 5.306 ns )               ; shiftRegSig2[2]  ; WaitReg[6]       ; CLK        ; CLK      ; None                        ; None                      ; 2.389 ns                ;
; N/A   ; 188.47 MHz ( period = 5.306 ns )               ; shiftRegSig2[2]  ; WaitReg[2]       ; CLK        ; CLK      ; None                        ; None                      ; 2.389 ns                ;
; N/A   ; 188.47 MHz ( period = 5.306 ns )               ; shiftRegSig2[2]  ; WaitReg[5]       ; CLK        ; CLK      ; None                        ; None                      ; 2.389 ns                ;
; N/A   ; 188.47 MHz ( period = 5.306 ns )               ; shiftRegSig2[2]  ; WaitReg[1]       ; CLK        ; CLK      ; None                        ; None                      ; 2.389 ns                ;
; N/A   ; 188.47 MHz ( period = 5.306 ns )               ; shiftRegSig2[2]  ; WaitReg[4]       ; CLK        ; CLK      ; None                        ; None                      ; 2.389 ns                ;
; N/A   ; 188.47 MHz ( period = 5.306 ns )               ; shiftRegSig2[2]  ; WaitReg[0]       ; CLK        ; CLK      ; None                        ; None                      ; 2.389 ns                ;
; N/A   ; 201.69 MHz ( period = 4.958 ns )               ; shiftRegSig2[6]  ; WaitReg[7]       ; CLK        ; CLK      ; None                        ; None                      ; 2.215 ns                ;
; N/A   ; 201.69 MHz ( period = 4.958 ns )               ; shiftRegSig2[6]  ; WaitReg[3]       ; CLK        ; CLK      ; None                        ; None                      ; 2.215 ns                ;
; N/A   ; 201.69 MHz ( period = 4.958 ns )               ; shiftRegSig2[6]  ; WaitReg[6]       ; CLK        ; CLK      ; None                        ; None                      ; 2.215 ns                ;
; N/A   ; 201.69 MHz ( period = 4.958 ns )               ; shiftRegSig2[6]  ; WaitReg[2]       ; CLK        ; CLK      ; None                        ; None                      ; 2.215 ns                ;
; N/A   ; 201.69 MHz ( period = 4.958 ns )               ; shiftRegSig2[6]  ; WaitReg[5]       ; CLK        ; CLK      ; None                        ; None                      ; 2.215 ns                ;
; N/A   ; 201.69 MHz ( period = 4.958 ns )               ; shiftRegSig2[6]  ; WaitReg[1]       ; CLK        ; CLK      ; None                        ; None                      ; 2.215 ns                ;
; N/A   ; 201.69 MHz ( period = 4.958 ns )               ; shiftRegSig2[6]  ; WaitReg[4]       ; CLK        ; CLK      ; None                        ; None                      ; 2.215 ns                ;
; N/A   ; 201.69 MHz ( period = 4.958 ns )               ; shiftRegSig2[6]  ; WaitReg[0]       ; CLK        ; CLK      ; None                        ; None                      ; 2.215 ns                ;
; N/A   ; 208.07 MHz ( period = 4.806 ns )               ; shiftRegSig2[1]  ; WaitReg[7]       ; CLK        ; CLK      ; None                        ; None                      ; 2.139 ns                ;
; N/A   ; 208.07 MHz ( period = 4.806 ns )               ; shiftRegSig2[1]  ; WaitReg[3]       ; CLK        ; CLK      ; None                        ; None                      ; 2.139 ns                ;
; N/A   ; 208.07 MHz ( period = 4.806 ns )               ; shiftRegSig2[1]  ; WaitReg[6]       ; CLK        ; CLK      ; None                        ; None                      ; 2.139 ns                ;
; N/A   ; 208.07 MHz ( period = 4.806 ns )               ; shiftRegSig2[1]  ; WaitReg[2]       ; CLK        ; CLK      ; None                        ; None                      ; 2.139 ns                ;
; N/A   ; 208.07 MHz ( period = 4.806 ns )               ; shiftRegSig2[1]  ; WaitReg[5]       ; CLK        ; CLK      ; None                        ; None                      ; 2.139 ns                ;
; N/A   ; 208.07 MHz ( period = 4.806 ns )               ; shiftRegSig2[1]  ; WaitReg[1]       ; CLK        ; CLK      ; None                        ; None                      ; 2.139 ns                ;
; N/A   ; 208.07 MHz ( period = 4.806 ns )               ; shiftRegSig2[1]  ; WaitReg[4]       ; CLK        ; CLK      ; None                        ; None                      ; 2.139 ns                ;
; N/A   ; 208.07 MHz ( period = 4.806 ns )               ; shiftRegSig2[1]  ; WaitReg[0]       ; CLK        ; CLK      ; None                        ; None                      ; 2.139 ns                ;
; N/A   ; 264.97 MHz ( period = 3.774 ns )               ; shiftRegSig1[7]  ; WaitReg[6]       ; CLK        ; CLK      ; None                        ; None                      ; 1.617 ns                ;
; N/A   ; 265.25 MHz ( period = 3.770 ns )               ; shiftRegSig1[4]  ; WaitReg[3]       ; CLK        ; CLK      ; None                        ; None                      ; 1.615 ns                ;
; N/A   ; 265.53 MHz ( period = 3.766 ns )               ; shiftRegSig1[6]  ; WaitReg[5]       ; CLK        ; CLK      ; None                        ; None                      ; 1.613 ns                ;
; N/A   ; 265.67 MHz ( period = 3.764 ns )               ; shiftRegSig1[8]  ; WaitReg[7]       ; CLK        ; CLK      ; None                        ; None                      ; 1.612 ns                ;
; N/A   ; 265.82 MHz ( period = 3.762 ns )               ; shiftRegSig1[5]  ; WaitReg[4]       ; CLK        ; CLK      ; None                        ; None                      ; 1.611 ns                ;
; N/A   ; 272.03 MHz ( period = 3.676 ns )               ; shiftRegSig2[5]  ; WaitReg[7]       ; CLK        ; CLK      ; None                        ; None                      ; 1.574 ns                ;
; N/A   ; 272.03 MHz ( period = 3.676 ns )               ; shiftRegSig2[5]  ; WaitReg[3]       ; CLK        ; CLK      ; None                        ; None                      ; 1.574 ns                ;
; N/A   ; 272.03 MHz ( period = 3.676 ns )               ; shiftRegSig2[5]  ; WaitReg[6]       ; CLK        ; CLK      ; None                        ; None                      ; 1.574 ns                ;
; N/A   ; 272.03 MHz ( period = 3.676 ns )               ; shiftRegSig2[5]  ; WaitReg[2]       ; CLK        ; CLK      ; None                        ; None                      ; 1.574 ns                ;
; N/A   ; 272.03 MHz ( period = 3.676 ns )               ; shiftRegSig2[5]  ; WaitReg[5]       ; CLK        ; CLK      ; None                        ; None                      ; 1.574 ns                ;
; N/A   ; 272.03 MHz ( period = 3.676 ns )               ; shiftRegSig2[5]  ; WaitReg[1]       ; CLK        ; CLK      ; None                        ; None                      ; 1.574 ns                ;
; N/A   ; 272.03 MHz ( period = 3.676 ns )               ; shiftRegSig2[5]  ; WaitReg[4]       ; CLK        ; CLK      ; None                        ; None                      ; 1.574 ns                ;
; N/A   ; 272.03 MHz ( period = 3.676 ns )               ; shiftRegSig2[5]  ; WaitReg[0]       ; CLK        ; CLK      ; None                        ; None                      ; 1.574 ns                ;
; N/A   ; 282.17 MHz ( period = 3.544 ns )               ; shiftRegSig1[1]  ; WaitReg[0]       ; CLK        ; CLK      ; None                        ; None                      ; 1.502 ns                ;
; N/A   ; 289.69 MHz ( period = 3.452 ns )               ; shiftRegSig1[2]  ; WaitReg[1]       ; CLK        ; CLK      ; None                        ; None                      ; 1.456 ns                ;
; N/A   ; 291.04 MHz ( period = 3.436 ns )               ; shiftRegSig1[3]  ; WaitReg[2]       ; CLK        ; CLK      ; None                        ; None                      ; 1.448 ns                ;
; N/A   ; 299.58 MHz ( period = 3.338 ns )               ; clkDiv[3]        ; clkDiv[12]       ; CLK        ; CLK      ; None                        ; None                      ; 2.495 ns                ;
; N/A   ; 307.50 MHz ( period = 3.252 ns )               ; clkDiv[3]        ; clkDiv[11]       ; CLK        ; CLK      ; None                        ; None                      ; 2.409 ns                ;
; N/A   ; 310.56 MHz ( period = 3.220 ns )               ; clkDiv[0]        ; clkDiv[12]       ; CLK        ; CLK      ; None                        ; None                      ; 2.956 ns                ;
; N/A   ; 315.86 MHz ( period = 3.166 ns )               ; clkDiv[3]        ; clkDiv[10]       ; CLK        ; CLK      ; None                        ; None                      ; 2.323 ns                ;
; N/A   ; 319.08 MHz ( period = 3.134 ns )               ; clkDiv[0]        ; clkDiv[11]       ; CLK        ; CLK      ; None                        ; None                      ; 2.870 ns                ;
; N/A   ; 324.68 MHz ( period = 3.080 ns )               ; clkDiv[3]        ; clkDiv[9]        ; CLK        ; CLK      ; None                        ; None                      ; 2.237 ns                ;
; N/A   ; 328.08 MHz ( period = 3.048 ns )               ; clkDiv[0]        ; clkDiv[10]       ; CLK        ; CLK      ; None                        ; None                      ; 2.784 ns                ;
; N/A   ; 334.00 MHz ( period = 2.994 ns )               ; clkDiv[3]        ; clkDiv[8]        ; CLK        ; CLK      ; None                        ; None                      ; 2.151 ns                ;
; N/A   ; 337.61 MHz ( period = 2.962 ns )               ; clkDiv[0]        ; clkDiv[9]        ; CLK        ; CLK      ; None                        ; None                      ; 2.698 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[1]        ; clkDiv[12]       ; CLK        ; CLK      ; None                        ; None                      ; 2.612 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[0]        ; clkDiv[8]        ; CLK        ; CLK      ; None                        ; None                      ; 2.612 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[5]        ; clkDiv[12]       ; CLK        ; CLK      ; None                        ; None                      ; 2.558 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[3]        ; clkDiv[7]        ; CLK        ; CLK      ; None                        ; None                      ; 1.961 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[2]        ; clkDiv[12]       ; CLK        ; CLK      ; None                        ; None                      ; 2.527 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[1]        ; clkDiv[11]       ; CLK        ; CLK      ; None                        ; None                      ; 2.526 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[5]        ; clkDiv[11]       ; CLK        ; CLK      ; None                        ; None                      ; 2.472 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[3]        ; clkDiv[6]        ; CLK        ; CLK      ; None                        ; None                      ; 1.875 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[2]        ; clkDiv[11]       ; CLK        ; CLK      ; None                        ; None                      ; 2.441 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[1]        ; clkDiv[10]       ; CLK        ; CLK      ; None                        ; None                      ; 2.440 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[0]        ; clkDiv[7]        ; CLK        ; CLK      ; None                        ; None                      ; 2.422 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[5]        ; clkDiv[10]       ; CLK        ; CLK      ; None                        ; None                      ; 2.386 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[3]        ; clkDiv[5]        ; CLK        ; CLK      ; None                        ; None                      ; 1.789 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[4]        ; clkDiv[12]       ; CLK        ; CLK      ; None                        ; None                      ; 2.356 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[2]        ; clkDiv[10]       ; CLK        ; CLK      ; None                        ; None                      ; 2.355 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[1]        ; clkDiv[9]        ; CLK        ; CLK      ; None                        ; None                      ; 2.354 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[0]        ; clkDiv[6]        ; CLK        ; CLK      ; None                        ; None                      ; 2.336 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[5]        ; clkDiv[9]        ; CLK        ; CLK      ; None                        ; None                      ; 2.300 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[3]        ; clkDiv[4]        ; CLK        ; CLK      ; None                        ; None                      ; 1.703 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[4]        ; clkDiv[11]       ; CLK        ; CLK      ; None                        ; None                      ; 2.270 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[2]        ; clkDiv[9]        ; CLK        ; CLK      ; None                        ; None                      ; 2.269 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[1]        ; clkDiv[8]        ; CLK        ; CLK      ; None                        ; None                      ; 2.268 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[0]        ; clkDiv[5]        ; CLK        ; CLK      ; None                        ; None                      ; 2.250 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[6]        ; clkDiv[12]       ; CLK        ; CLK      ; None                        ; None                      ; 2.229 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[5]        ; clkDiv[8]        ; CLK        ; CLK      ; None                        ; None                      ; 2.214 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[4]        ; clkDiv[10]       ; CLK        ; CLK      ; None                        ; None                      ; 2.184 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[2]        ; clkDiv[8]        ; CLK        ; CLK      ; None                        ; None                      ; 2.183 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[0]        ; clkDiv[4]        ; CLK        ; CLK      ; None                        ; None                      ; 2.164 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[6]        ; clkDiv[11]       ; CLK        ; CLK      ; None                        ; None                      ; 2.143 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[7]        ; clkDiv[12]       ; CLK        ; CLK      ; None                        ; None                      ; 2.104 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[4]        ; clkDiv[9]        ; CLK        ; CLK      ; None                        ; None                      ; 2.098 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[1]        ; clkDiv[7]        ; CLK        ; CLK      ; None                        ; None                      ; 2.078 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[6]        ; clkDiv[10]       ; CLK        ; CLK      ; None                        ; None                      ; 2.057 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[10]       ; clkDiv[12]       ; CLK        ; CLK      ; None                        ; None                      ; 2.026 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[5]        ; clkDiv[7]        ; CLK        ; CLK      ; None                        ; None                      ; 2.024 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[7]        ; clkDiv[11]       ; CLK        ; CLK      ; None                        ; None                      ; 2.018 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[4]        ; clkDiv[8]        ; CLK        ; CLK      ; None                        ; None                      ; 2.012 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[2]        ; clkDiv[7]        ; CLK        ; CLK      ; None                        ; None                      ; 1.993 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[1]        ; clkDiv[6]        ; CLK        ; CLK      ; None                        ; None                      ; 1.992 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[0]        ; clkDiv[2]        ; CLK        ; CLK      ; None                        ; None                      ; 1.992 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[6]        ; clkDiv[9]        ; CLK        ; CLK      ; None                        ; None                      ; 1.971 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[8]        ; clkDiv[12]       ; CLK        ; CLK      ; None                        ; None                      ; 1.944 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[10]       ; clkDiv[11]       ; CLK        ; CLK      ; None                        ; None                      ; 1.940 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[5]        ; clkDiv[6]        ; CLK        ; CLK      ; None                        ; None                      ; 1.938 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[7]        ; clkDiv[10]       ; CLK        ; CLK      ; None                        ; None                      ; 1.932 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[2]        ; clkDiv[6]        ; CLK        ; CLK      ; None                        ; None                      ; 1.907 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[1]        ; clkDiv[5]        ; CLK        ; CLK      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[6]        ; clkDiv[8]        ; CLK        ; CLK      ; None                        ; None                      ; 1.885 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[8]        ; clkDiv[11]       ; CLK        ; CLK      ; None                        ; None                      ; 1.858 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[7]        ; clkDiv[9]        ; CLK        ; CLK      ; None                        ; None                      ; 1.846 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[4]        ; clkDiv[7]        ; CLK        ; CLK      ; None                        ; None                      ; 1.822 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[9]        ; clkDiv[12]       ; CLK        ; CLK      ; None                        ; None                      ; 1.821 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[2]        ; clkDiv[5]        ; CLK        ; CLK      ; None                        ; None                      ; 1.821 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[1]        ; clkDiv[4]        ; CLK        ; CLK      ; None                        ; None                      ; 1.820 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[8]        ; clkDiv[10]       ; CLK        ; CLK      ; None                        ; None                      ; 1.772 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[7]        ; clkDiv[8]        ; CLK        ; CLK      ; None                        ; None                      ; 1.760 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[4]        ; clkDiv[6]        ; CLK        ; CLK      ; None                        ; None                      ; 1.736 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[9]        ; clkDiv[11]       ; CLK        ; CLK      ; None                        ; None                      ; 1.735 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[2]        ; clkDiv[4]        ; CLK        ; CLK      ; None                        ; None                      ; 1.735 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[6]        ; clkDiv[7]        ; CLK        ; CLK      ; None                        ; None                      ; 1.695 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[8]        ; clkDiv[9]        ; CLK        ; CLK      ; None                        ; None                      ; 1.686 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[11]       ; clkDiv[12]       ; CLK        ; CLK      ; None                        ; None                      ; 1.650 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[4]        ; clkDiv[5]        ; CLK        ; CLK      ; None                        ; None                      ; 1.650 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[9]        ; clkDiv[10]       ; CLK        ; CLK      ; None                        ; None                      ; 1.649 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[1]        ; clkDiv[2]        ; CLK        ; CLK      ; None                        ; None                      ; 1.648 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[0]        ; clkDiv[1]        ; CLK        ; CLK      ; None                        ; None                      ; 1.515 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[0]        ; clkDiv[3]        ; CLK        ; CLK      ; None                        ; None                      ; 2.078 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[10]       ; clkDiv[10]       ; CLK        ; CLK      ; None                        ; None                      ; 1.461 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[5]        ; clkDiv[5]        ; CLK        ; CLK      ; None                        ; None                      ; 1.459 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig2[9]  ; shiftRegSig2[8]  ; CLK        ; CLK      ; None                        ; None                      ; 1.449 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[3]        ; clkDiv[3]        ; CLK        ; CLK      ; None                        ; None                      ; 1.223 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[6]        ; clkDiv[6]        ; CLK        ; CLK      ; None                        ; None                      ; 1.215 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig2[2]  ; shiftRegSig2[1]  ; CLK        ; CLK      ; None                        ; None                      ; 1.210 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[8]        ; clkDiv[8]        ; CLK        ; CLK      ; None                        ; None                      ; 1.206 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig2[8]  ; shiftRegSig2[7]  ; CLK        ; CLK      ; None                        ; None                      ; 1.203 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig2[5]  ; shiftRegSig2[4]  ; CLK        ; CLK      ; None                        ; None                      ; 1.194 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[11]       ; clkDiv[11]       ; CLK        ; CLK      ; None                        ; None                      ; 1.171 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[7]        ; clkDiv[7]        ; CLK        ; CLK      ; None                        ; None                      ; 1.171 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[4]        ; clkDiv[4]        ; CLK        ; CLK      ; None                        ; None                      ; 1.171 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[9]        ; clkDiv[9]        ; CLK        ; CLK      ; None                        ; None                      ; 1.170 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[2]        ; clkDiv[2]        ; CLK        ; CLK      ; None                        ; None                      ; 1.170 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[1]        ; clkDiv[1]        ; CLK        ; CLK      ; None                        ; None                      ; 1.170 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[1]        ; clkDiv[3]        ; CLK        ; CLK      ; None                        ; None                      ; 1.734 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[2]        ; clkDiv[3]        ; CLK        ; CLK      ; None                        ; None                      ; 1.649 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig2[4]  ; shiftRegSig2[3]  ; CLK        ; CLK      ; None                        ; None                      ; 1.047 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[12]       ; clkDiv[12]       ; CLK        ; CLK      ; None                        ; None                      ; 1.043 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; DFF2             ; KCI              ; CLK        ; CLK      ; None                        ; None                      ; 0.736 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig2[7]  ; shiftRegSig2[6]  ; CLK        ; CLK      ; None                        ; None                      ; 0.915 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig1[6]  ; shiftRegSig1[5]  ; CLK        ; CLK      ; None                        ; None                      ; 0.915 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig1[7]  ; shiftRegSig1[6]  ; CLK        ; CLK      ; None                        ; None                      ; 0.912 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig1[5]  ; shiftRegSig1[4]  ; CLK        ; CLK      ; None                        ; None                      ; 0.911 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig1[8]  ; shiftRegSig1[7]  ; CLK        ; CLK      ; None                        ; None                      ; 0.910 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig2[6]  ; shiftRegSig2[5]  ; CLK        ; CLK      ; None                        ; None                      ; 0.909 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig1[9]  ; shiftRegSig1[8]  ; CLK        ; CLK      ; None                        ; None                      ; 0.908 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig2[3]  ; shiftRegSig2[2]  ; CLK        ; CLK      ; None                        ; None                      ; 0.761 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig1[2]  ; shiftRegSig1[1]  ; CLK        ; CLK      ; None                        ; None                      ; 0.757 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig1[1]  ; shiftRegSig1[0]  ; CLK        ; CLK      ; None                        ; None                      ; 0.756 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig1[3]  ; shiftRegSig1[2]  ; CLK        ; CLK      ; None                        ; None                      ; 0.753 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig1[4]  ; shiftRegSig1[3]  ; CLK        ; CLK      ; None                        ; None                      ; 0.751 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; DFF1             ; KDI              ; CLK        ; CLK      ; None                        ; None                      ; 0.750 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig1[0]  ; shiftRegSig2[10] ; CLK        ; CLK      ; None                        ; None                      ; 0.750 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig1[10] ; shiftRegSig1[9]  ; CLK        ; CLK      ; None                        ; None                      ; 0.749 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; shiftRegSig2[10] ; shiftRegSig2[9]  ; CLK        ; CLK      ; None                        ; None                      ; 0.748 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; clkDiv[0]        ; clkDiv[0]        ; CLK        ; CLK      ; None                        ; None                      ; 0.501 ns                ;
+-------+------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'CLK'                                                                                                                                                               ;
+------------------------------------------+------+------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From ; To               ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+------+------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; KDI  ; shiftRegSig1[10] ; CLK        ; CLK      ; None                       ; None                       ; 0.741 ns                 ;
+------------------------------------------+------+------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------+
; tsu                                                        ;
+-------+--------------+------------+------+------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To   ; To Clock ;
+-------+--------------+------------+------+------+----------+
; N/A   ; None         ; 1.615 ns   ; KC   ; DFF2 ; CLK      ;
; N/A   ; None         ; 1.401 ns   ; KD   ; DFF1 ; CLK      ;
+-------+--------------+------------+------+------+----------+


+-----------------------------------------------------------------------+
; tco                                                                   ;
+-------+--------------+------------+------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To      ; From Clock ;
+-------+--------------+------------+------------+---------+------------+
; N/A   ; None         ; 26.122 ns  ; WaitReg[0] ; sseg[5] ; CLK        ;
; N/A   ; None         ; 26.038 ns  ; WaitReg[7] ; sseg[5] ; CLK        ;
; N/A   ; None         ; 25.854 ns  ; WaitReg[3] ; sseg[5] ; CLK        ;
; N/A   ; None         ; 25.607 ns  ; WaitReg[0] ; sseg[0] ; CLK        ;
; N/A   ; None         ; 25.587 ns  ; WaitReg[1] ; sseg[5] ; CLK        ;
; N/A   ; None         ; 25.537 ns  ; WaitReg[7] ; sseg[0] ; CLK        ;
; N/A   ; None         ; 25.355 ns  ; WaitReg[0] ; sseg[3] ; CLK        ;
; N/A   ; None         ; 25.353 ns  ; WaitReg[3] ; sseg[0] ; CLK        ;
; N/A   ; None         ; 25.219 ns  ; WaitReg[1] ; sseg[0] ; CLK        ;
; N/A   ; None         ; 25.200 ns  ; WaitReg[2] ; sseg[5] ; CLK        ;
; N/A   ; None         ; 25.110 ns  ; WaitReg[4] ; sseg[5] ; CLK        ;
; N/A   ; None         ; 25.020 ns  ; WaitReg[7] ; sseg[3] ; CLK        ;
; N/A   ; None         ; 24.957 ns  ; WaitReg[6] ; sseg[5] ; CLK        ;
; N/A   ; None         ; 24.862 ns  ; WaitReg[0] ; sseg[6] ; CLK        ;
; N/A   ; None         ; 24.836 ns  ; WaitReg[3] ; sseg[3] ; CLK        ;
; N/A   ; None         ; 24.829 ns  ; WaitReg[2] ; sseg[0] ; CLK        ;
; N/A   ; None         ; 24.788 ns  ; WaitReg[0] ; sseg[1] ; CLK        ;
; N/A   ; None         ; 24.779 ns  ; WaitReg[7] ; sseg[6] ; CLK        ;
; N/A   ; None         ; 24.706 ns  ; WaitReg[5] ; sseg[5] ; CLK        ;
; N/A   ; None         ; 24.695 ns  ; WaitReg[7] ; sseg[1] ; CLK        ;
; N/A   ; None         ; 24.595 ns  ; WaitReg[3] ; sseg[6] ; CLK        ;
; N/A   ; None         ; 24.595 ns  ; WaitReg[4] ; sseg[0] ; CLK        ;
; N/A   ; None         ; 24.586 ns  ; WaitReg[6] ; sseg[0] ; CLK        ;
; N/A   ; None         ; 24.511 ns  ; WaitReg[3] ; sseg[1] ; CLK        ;
; N/A   ; None         ; 24.434 ns  ; WaitReg[1] ; sseg[3] ; CLK        ;
; N/A   ; None         ; 24.343 ns  ; WaitReg[4] ; sseg[3] ; CLK        ;
; N/A   ; None         ; 24.338 ns  ; WaitReg[5] ; sseg[0] ; CLK        ;
; N/A   ; None         ; 24.322 ns  ; WaitReg[1] ; sseg[6] ; CLK        ;
; N/A   ; None         ; 24.275 ns  ; WaitReg[1] ; sseg[1] ; CLK        ;
; N/A   ; None         ; 24.205 ns  ; WaitReg[0] ; sseg[4] ; CLK        ;
; N/A   ; None         ; 24.096 ns  ; WaitReg[2] ; sseg[3] ; CLK        ;
; N/A   ; None         ; 23.944 ns  ; WaitReg[2] ; sseg[6] ; CLK        ;
; N/A   ; None         ; 23.885 ns  ; WaitReg[2] ; sseg[1] ; CLK        ;
; N/A   ; None         ; 23.853 ns  ; WaitReg[6] ; sseg[3] ; CLK        ;
; N/A   ; None         ; 23.850 ns  ; WaitReg[4] ; sseg[6] ; CLK        ;
; N/A   ; None         ; 23.792 ns  ; WaitReg[7] ; sseg[4] ; CLK        ;
; N/A   ; None         ; 23.776 ns  ; WaitReg[4] ; sseg[1] ; CLK        ;
; N/A   ; None         ; 23.701 ns  ; WaitReg[6] ; sseg[6] ; CLK        ;
; N/A   ; None         ; 23.665 ns  ; WaitReg[0] ; sseg[2] ; CLK        ;
; N/A   ; None         ; 23.642 ns  ; WaitReg[6] ; sseg[1] ; CLK        ;
; N/A   ; None         ; 23.608 ns  ; WaitReg[3] ; sseg[4] ; CLK        ;
; N/A   ; None         ; 23.553 ns  ; WaitReg[5] ; sseg[3] ; CLK        ;
; N/A   ; None         ; 23.441 ns  ; WaitReg[5] ; sseg[6] ; CLK        ;
; N/A   ; None         ; 23.394 ns  ; WaitReg[5] ; sseg[1] ; CLK        ;
; N/A   ; None         ; 23.359 ns  ; WaitReg[7] ; sseg[2] ; CLK        ;
; N/A   ; None         ; 23.331 ns  ; WaitReg[1] ; sseg[4] ; CLK        ;
; N/A   ; None         ; 23.193 ns  ; WaitReg[4] ; sseg[4] ; CLK        ;
; N/A   ; None         ; 23.175 ns  ; WaitReg[3] ; sseg[2] ; CLK        ;
; N/A   ; None         ; 22.992 ns  ; WaitReg[2] ; sseg[4] ; CLK        ;
; N/A   ; None         ; 22.861 ns  ; WaitReg[1] ; sseg[2] ; CLK        ;
; N/A   ; None         ; 22.749 ns  ; WaitReg[6] ; sseg[4] ; CLK        ;
; N/A   ; None         ; 22.653 ns  ; WaitReg[4] ; sseg[2] ; CLK        ;
; N/A   ; None         ; 22.527 ns  ; WaitReg[2] ; sseg[2] ; CLK        ;
; N/A   ; None         ; 22.450 ns  ; WaitReg[5] ; sseg[4] ; CLK        ;
; N/A   ; None         ; 22.284 ns  ; WaitReg[6] ; sseg[2] ; CLK        ;
; N/A   ; None         ; 21.980 ns  ; WaitReg[5] ; sseg[2] ; CLK        ;
; N/A   ; None         ; 19.313 ns  ; clkDiv[12] ; sseg[5] ; CLK        ;
; N/A   ; None         ; 18.812 ns  ; clkDiv[12] ; sseg[0] ; CLK        ;
; N/A   ; None         ; 18.295 ns  ; clkDiv[12] ; sseg[3] ; CLK        ;
; N/A   ; None         ; 18.054 ns  ; clkDiv[12] ; sseg[6] ; CLK        ;
; N/A   ; None         ; 17.970 ns  ; clkDiv[12] ; sseg[1] ; CLK        ;
; N/A   ; None         ; 17.067 ns  ; clkDiv[12] ; sseg[4] ; CLK        ;
; N/A   ; None         ; 16.634 ns  ; clkDiv[12] ; sseg[2] ; CLK        ;
; N/A   ; None         ; 8.822 ns   ; clkDiv[12] ; an[1]   ; CLK        ;
; N/A   ; None         ; 8.822 ns   ; clkDiv[12] ; an[0]   ; CLK        ;
+-------+--------------+------------+------------+---------+------------+


+------------------------------------------------------------------+
; th                                                               ;
+---------------+-------------+-----------+------+------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To   ; To Clock ;
+---------------+-------------+-----------+------+------+----------+
; N/A           ; None        ; -1.135 ns ; KD   ; DFF1 ; CLK      ;
; N/A           ; None        ; -1.349 ns ; KC   ; DFF2 ; CLK      ;
+---------------+-------------+-----------+------+------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version
    Info: Processing started: Tue Aug 17 02:11:28 2010
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off ps2_1 -c ps2_1 --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Warning: Found 2 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "KCI" as buffer
    Info: Detected ripple clock "clkDiv[3]" as buffer
Info: Clock "CLK" has Internal fmax of 141.16 MHz between source register "shiftRegSig2[7]" and destination register "WaitReg[7]" (period= 7.084 ns)
    Info: + Longest register to register delay is 3.278 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X18_Y5_N21; Fanout = 2; REG Node = 'shiftRegSig2[7]'
        Info: 2: + IC(0.478 ns) + CELL(0.615 ns) = 1.093 ns; Loc. = LCCOMB_X18_Y5_N6; Fanout = 1; COMB Node = 'Equal0~0'
        Info: 3: + IC(0.390 ns) + CELL(0.614 ns) = 2.097 ns; Loc. = LCCOMB_X18_Y5_N4; Fanout = 8; COMB Node = 'Equal0~2'
        Info: 4: + IC(0.326 ns) + CELL(0.855 ns) = 3.278 ns; Loc. = LCFF_X18_Y5_N7; Fanout = 2; REG Node = 'WaitReg[7]'
        Info: Total cell delay = 2.084 ns ( 63.58 % )
        Info: Total interconnect delay = 1.194 ns ( 36.42 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "CLK" to destination register is 10.350 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'CLK'
            Info: 2: + IC(1.548 ns) + CELL(0.970 ns) = 3.658 ns; Loc. = LCFF_X22_Y7_N7; Fanout = 4; REG Node = 'clkDiv[3]'
            Info: 3: + IC(2.052 ns) + CELL(0.970 ns) = 6.680 ns; Loc. = LCFF_X8_Y8_N9; Fanout = 1; REG Node = 'KCI'
            Info: 4: + IC(2.170 ns) + CELL(0.000 ns) = 8.850 ns; Loc. = CLKCTRL_G4; Fanout = 29; COMB Node = 'KCI~clkctrl'
            Info: 5: + IC(0.834 ns) + CELL(0.666 ns) = 10.350 ns; Loc. = LCFF_X18_Y5_N7; Fanout = 2; REG Node = 'WaitReg[7]'
            Info: Total cell delay = 3.746 ns ( 36.19 % )
            Info: Total interconnect delay = 6.604 ns ( 63.81 % )
        Info: - Longest clock path from clock "CLK" to source register is 10.350 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'CLK'
            Info: 2: + IC(1.548 ns) + CELL(0.970 ns) = 3.658 ns; Loc. = LCFF_X22_Y7_N7; Fanout = 4; REG Node = 'clkDiv[3]'
            Info: 3: + IC(2.052 ns) + CELL(0.970 ns) = 6.680 ns; Loc. = LCFF_X8_Y8_N9; Fanout = 1; REG Node = 'KCI'
            Info: 4: + IC(2.170 ns) + CELL(0.000 ns) = 8.850 ns; Loc. = CLKCTRL_G4; Fanout = 29; COMB Node = 'KCI~clkctrl'
            Info: 5: + IC(0.834 ns) + CELL(0.666 ns) = 10.350 ns; Loc. = LCFF_X18_Y5_N21; Fanout = 2; REG Node = 'shiftRegSig2[7]'
            Info: Total cell delay = 3.746 ns ( 36.19 % )
            Info: Total interconnect delay = 6.604 ns ( 63.81 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 1 non-operational path(s) clocked by clock "CLK" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "KDI" and destination pin or register "shiftRegSig1[10]" for clock "CLK" (Hold time is 2.985 ns)
    Info: + Largest clock skew is 3.724 ns
        Info: + Longest clock path from clock "CLK" to destination register is 10.356 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'CLK'
            Info: 2: + IC(1.548 ns) + CELL(0.970 ns) = 3.658 ns; Loc. = LCFF_X22_Y7_N7; Fanout = 4; REG Node = 'clkDiv[3]'
            Info: 3: + IC(2.052 ns) + CELL(0.970 ns) = 6.680 ns; Loc. = LCFF_X8_Y8_N9; Fanout = 1; REG Node = 'KCI'
            Info: 4: + IC(2.170 ns) + CELL(0.000 ns) = 8.850 ns; Loc. = CLKCTRL_G4; Fanout = 29; COMB Node = 'KCI~clkctrl'
            Info: 5: + IC(0.840 ns) + CELL(0.666 ns) = 10.356 ns; Loc. = LCFF_X18_Y4_N29; Fanout = 1; REG Node = 'shiftRegSig1[10]'
            Info: Total cell delay = 3.746 ns ( 36.17 % )
            Info: Total interconnect delay = 6.610 ns ( 63.83 % )
        Info: - Shortest clock path from clock "CLK" to source register is 6.632 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'CLK'
            Info: 2: + IC(1.548 ns) + CELL(0.970 ns) = 3.658 ns; Loc. = LCFF_X22_Y7_N7; Fanout = 4; REG Node = 'clkDiv[3]'
            Info: 3: + IC(1.469 ns) + CELL(0.000 ns) = 5.127 ns; Loc. = CLKCTRL_G6; Fanout = 3; COMB Node = 'clkDiv[3]~clkctrl'
            Info: 4: + IC(0.839 ns) + CELL(0.666 ns) = 6.632 ns; Loc. = LCFF_X18_Y4_N1; Fanout = 1; REG Node = 'KDI'
            Info: Total cell delay = 2.776 ns ( 41.86 % )
            Info: Total interconnect delay = 3.856 ns ( 58.14 % )
    Info: - Micro clock to output delay of source is 0.304 ns
    Info: - Shortest register to register delay is 0.741 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X18_Y4_N1; Fanout = 1; REG Node = 'KDI'
        Info: 2: + IC(0.427 ns) + CELL(0.206 ns) = 0.633 ns; Loc. = LCCOMB_X18_Y4_N28; Fanout = 1; COMB Node = 'shiftRegSig1[10]~feeder'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.741 ns; Loc. = LCFF_X18_Y4_N29; Fanout = 1; REG Node = 'shiftRegSig1[10]'
        Info: Total cell delay = 0.314 ns ( 42.38 % )
        Info: Total interconnect delay = 0.427 ns ( 57.62 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "DFF2" (data pin = "KC", clock pin = "CLK") is 1.615 ns
    Info: + Longest pin to register delay is 8.275 ns
        Info: 1: + IC(0.000 ns) + CELL(1.004 ns) = 1.004 ns; Loc. = PIN_208; Fanout = 1; PIN Node = 'KC'
        Info: 2: + IC(6.811 ns) + CELL(0.460 ns) = 8.275 ns; Loc. = LCFF_X8_Y8_N7; Fanout = 1; REG Node = 'DFF2'
        Info: Total cell delay = 1.464 ns ( 17.69 % )
        Info: Total interconnect delay = 6.811 ns ( 82.31 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "CLK" to destination register is 6.620 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'CLK'
        Info: 2: + IC(1.548 ns) + CELL(0.970 ns) = 3.658 ns; Loc. = LCFF_X22_Y7_N7; Fanout = 4; REG Node = 'clkDiv[3]'
        Info: 3: + IC(1.469 ns) + CELL(0.000 ns) = 5.127 ns; Loc. = CLKCTRL_G6; Fanout = 3; COMB Node = 'clkDiv[3]~clkctrl'
        Info: 4: + IC(0.827 ns) + CELL(0.666 ns) = 6.620 ns; Loc. = LCFF_X8_Y8_N7; Fanout = 1; REG Node = 'DFF2'
        Info: Total cell delay = 2.776 ns ( 41.93 % )
        Info: Total interconnect delay = 3.844 ns ( 58.07 % )
Info: tco from clock "CLK" to destination pin "sseg[5]" through register "WaitReg[0]" is 26.122 ns
    Info: + Longest clock path from clock "CLK" to source register is 10.350 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'CLK'
        Info: 2: + IC(1.548 ns) + CELL(0.970 ns) = 3.658 ns; Loc. = LCFF_X22_Y7_N7; Fanout = 4; REG Node = 'clkDiv[3]'
        Info: 3: + IC(2.052 ns) + CELL(0.970 ns) = 6.680 ns; Loc. = LCFF_X8_Y8_N9; Fanout = 1; REG Node = 'KCI'
        Info: 4: + IC(2.170 ns) + CELL(0.000 ns) = 8.850 ns; Loc. = CLKCTRL_G4; Fanout = 29; COMB Node = 'KCI~clkctrl'
        Info: 5: + IC(0.834 ns) + CELL(0.666 ns) = 10.350 ns; Loc. = LCFF_X18_Y5_N9; Fanout = 1; REG Node = 'WaitReg[0]'
        Info: Total cell delay = 3.746 ns ( 36.19 % )
        Info: Total interconnect delay = 6.604 ns ( 63.81 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 15.468 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X18_Y5_N9; Fanout = 1; REG Node = 'WaitReg[0]'
        Info: 2: + IC(0.754 ns) + CELL(0.651 ns) = 1.405 ns; Loc. = LCCOMB_X18_Y5_N22; Fanout = 17; COMB Node = 'MUXOUT[0]~3'
        Info: 3: + IC(1.510 ns) + CELL(0.651 ns) = 3.566 ns; Loc. = LCCOMB_X20_Y7_N18; Fanout = 2; COMB Node = 'sseg~108'
        Info: 4: + IC(2.046 ns) + CELL(0.651 ns) = 6.263 ns; Loc. = LCCOMB_X13_Y9_N2; Fanout = 2; COMB Node = 'sseg~115'
        Info: 5: + IC(0.385 ns) + CELL(0.624 ns) = 7.272 ns; Loc. = LCCOMB_X13_Y9_N10; Fanout = 1; COMB Node = 'sseg~119'
        Info: 6: + IC(1.504 ns) + CELL(0.647 ns) = 9.423 ns; Loc. = LCCOMB_X10_Y8_N10; Fanout = 1; COMB Node = 'sseg~120'
        Info: 7: + IC(0.405 ns) + CELL(0.651 ns) = 10.479 ns; Loc. = LCCOMB_X10_Y8_N4; Fanout = 1; COMB Node = 'sseg~121'
        Info: 8: + IC(1.703 ns) + CELL(3.286 ns) = 15.468 ns; Loc. = PIN_69; Fanout = 0; PIN Node = 'sseg[5]'
        Info: Total cell delay = 7.161 ns ( 46.30 % )
        Info: Total interconnect delay = 8.307 ns ( 53.70 % )
Info: th for register "DFF1" (data pin = "KD", clock pin = "CLK") is -1.135 ns
    Info: + Longest clock path from clock "CLK" to destination register is 6.632 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'CLK'
        Info: 2: + IC(1.548 ns) + CELL(0.970 ns) = 3.658 ns; Loc. = LCFF_X22_Y7_N7; Fanout = 4; REG Node = 'clkDiv[3]'
        Info: 3: + IC(1.469 ns) + CELL(0.000 ns) = 5.127 ns; Loc. = CLKCTRL_G6; Fanout = 3; COMB Node = 'clkDiv[3]~clkctrl'
        Info: 4: + IC(0.839 ns) + CELL(0.666 ns) = 6.632 ns; Loc. = LCFF_X18_Y4_N13; Fanout = 1; REG Node = 'DFF1'
        Info: Total cell delay = 2.776 ns ( 41.86 % )
        Info: Total interconnect delay = 3.856 ns ( 58.14 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 8.073 ns
        Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_8; Fanout = 1; PIN Node = 'KD'
        Info: 2: + IC(6.774 ns) + CELL(0.206 ns) = 7.965 ns; Loc. = LCCOMB_X18_Y4_N12; Fanout = 1; COMB Node = 'DFF1~feeder'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 8.073 ns; Loc. = LCFF_X18_Y4_N13; Fanout = 1; REG Node = 'DFF1'
        Info: Total cell delay = 1.299 ns ( 16.09 % )
        Info: Total interconnect delay = 6.774 ns ( 83.91 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 144 megabytes
    Info: Processing ended: Tue Aug 17 02:11:29 2010
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


