// SPDX-License-Identifier: GPL-2.0+
/*
 * Copyright 2020-2021 NXP
 */

#include <cmu.h>

static struct cmu cmu_blocks[] = {
	FIRC_PERIPH_CMU_FC(0, FXOSC, FXOSC_FREQ),

	FXOSC_PERIPH_CMU_FM(1, FIRC, FIRC_FREQ),
	FXOSC_PERIPH_CMU_FM(2, SIRC, SIRC_FREQ),
	FXOSC_PERIPH_CMU_FM(3, FTM_0_REF, 40),
	FXOSC_PERIPH_CMU_FM(4, FTM_1_REF, 40),

	FIRC_PERIPH_CMU_FC(5, XBAR_DIV3, 133.33),
	FIRC_PERIPH_CMU_FC(6, XBAR_M7_0, 400),

	FXOSC_PERIPH_CMU_FC(7, XBAR_DIV3, 133.33),

	FIRC_PERIPH_CMU_FC(8, XBAR_M7_1, 400),
	FIRC_PERIPH_CMU_FC(9, XBAR_M7_2, 400),
	FIRC_PERIPH_CMU_FC(10, PER, 80),

	FXOSC_PERIPH_CMU_FC_RANGE(11, SERDES_REF, 100, 125),
	FXOSC_PERIPH_CMU_FC(12, FLEXRAY_PE, 40),
	FXOSC_PERIPH_CMU_FC(13, CAN_PE, 80),
	FXOSC_PERIPH_CMU_FC(14, GMAC_0_TX, 125),
	FXOSC_PERIPH_CMU_FC(15, GMAC_TS, 200),
	FXOSC_PERIPH_CMU_FC(16, LIN, 125),
	FXOSC_PERIPH_CMU_FC(17, QSPI_1X, 133.33),
	FXOSC_PERIPH_CMU_FC(18, SDHC, 400),

	FIRC_PERIPH_CMU_FC(20, DDR, 800),

	FXOSC_PERIPH_CMU_FC_RANGE(21, GMAC_0_RX, 2.5, 125),
	FXOSC_PERIPH_CMU_FC(22, SPI, 100),
	FXOSC_PERIPH_CMU_FC(27, A53_CORE, 800),

	FIRC_PERIPH_CMU_FC(28, A53_CORE, 800),

	FXOSC_PERIPH_CMU_FC(38, ACCEL3, 600),
	FXOSC_PERIPH_CMU_FC(39, ACCEL4_0, 400),
	FXOSC_PERIPH_CMU_FC(40, ACCEL4_0, 400),
	FXOSC_PERIPH_CMU_FC(46, GMAC_1_TX, 125),
	FXOSC_PERIPH_CMU_FC(51, GMAC_1_RX, 125),
	FXOSC_PERIPH_CMU_FC(52, MIPICSI2_0, 400),
	FXOSC_PERIPH_CMU_FC(53, MIPICSI2_0, 400),
	FXOSC_PERIPH_CMU_FC(54, SERDES_REF, 125),
};

struct cmu *get_cmu_block(int index)
{
	return &cmu_blocks[index];
}

int get_cmu_blocks_number(void)
{
	return ARRAY_SIZE(cmu_blocks);
}
