{"Run":[{"clk": {"type": "clock", "size": 1, "state": 0, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 0}, "branch": {"type": "logic", "size": 32, "state": 0}, "instr": {"type": "logic", "size": 32, "state": 0}, "pcsrc": {"type": "logic", "size": 2, "state": 0}, "pcwr": {"type": "logic", "size": 1, "state": 0}, "regsa": {"type": "logic", "size": 1, "state": 0}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 0}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 4}, "branch": {"type": "logic", "size": 32, "state": 18}, "instr": {"type": "logic", "size": 32, "state": 3818946570}, "pcsrc": {"type": "logic", "size": 2, "state": 0}, "pcwr": {"type": "logic", "size": 1, "state": 0}, "regsa": {"type": "logic", "size": 1, "state": 0}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 10}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 4}, "branch": {"type": "logic", "size": 32, "state": 18}, "instr": {"type": "logic", "size": 32, "state": 3818946570}, "pcsrc": {"type": "logic", "size": 2, "state": 0}, "pcwr": {"type": "logic", "size": 1, "state": 0}, "regsa": {"type": "logic", "size": 1, "state": 0}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 10}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 4}, "branch": {"type": "logic", "size": 32, "state": 18}, "instr": {"type": "logic", "size": 32, "state": 3818946570}, "pcsrc": {"type": "logic", "size": 2, "state": 0}, "pcwr": {"type": "logic", "size": 1, "state": 0}, "regsa": {"type": "logic", "size": 1, "state": 0}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 10}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 4}, "branch": {"type": "logic", "size": 32, "state": 18}, "instr": {"type": "logic", "size": 32, "state": 3818946570}, "pcsrc": {"type": "logic", "size": 2, "state": 0}, "pcwr": {"type": "logic", "size": 1, "state": 0}, "regsa": {"type": "logic", "size": 1, "state": 0}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 10}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 4}, "branch": {"type": "logic", "size": 32, "state": 18}, "instr": {"type": "logic", "size": 32, "state": 3818946570}, "pcsrc": {"type": "logic", "size": 2, "state": 0}, "pcwr": {"type": "logic", "size": 1, "state": 0}, "regsa": {"type": "logic", "size": 1, "state": 0}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 10}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 4}, "branch": {"type": "logic", "size": 32, "state": 18}, "instr": {"type": "logic", "size": 32, "state": 3818946570}, "pcsrc": {"type": "logic", "size": 2, "state": 0}, "pcwr": {"type": "logic", "size": 1, "state": 0}, "regsa": {"type": "logic", "size": 1, "state": 0}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 10}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 4}, "branch": {"type": "logic", "size": 32, "state": 18}, "instr": {"type": "logic", "size": 32, "state": 3818946570}, "pcsrc": {"type": "logic", "size": 2, "state": 0}, "pcwr": {"type": "logic", "size": 1, "state": 0}, "regsa": {"type": "logic", "size": 1, "state": 0}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 10}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 4}, "branch": {"type": "logic", "size": 32, "state": 18}, "instr": {"type": "logic", "size": 32, "state": 3818946570}, "pcsrc": {"type": "logic", "size": 2, "state": 0}, "pcwr": {"type": "logic", "size": 1, "state": 0}, "regsa": {"type": "logic", "size": 1, "state": 0}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 10}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 4}, "branch": {"type": "logic", "size": 32, "state": 18}, "instr": {"type": "logic", "size": 32, "state": 3818946570}, "pcsrc": {"type": "logic", "size": 2, "state": 0}, "pcwr": {"type": "logic", "size": 1, "state": 0}, "regsa": {"type": "logic", "size": 1, "state": 0}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 10}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 4}, "branch": {"type": "logic", "size": 32, "state": 18}, "instr": {"type": "logic", "size": 32, "state": 3818946570}, "pcsrc": {"type": "logic", "size": 2, "state": 0}, "pcwr": {"type": "logic", "size": 1, "state": 0}, "regsa": {"type": "logic", "size": 1, "state": 0}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 10}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 4}, "branch": {"type": "logic", "size": 32, "state": 18}, "instr": {"type": "logic", "size": 32, "state": 3818946570}, "pcsrc": {"type": "logic", "size": 2, "state": 0}, "pcwr": {"type": "logic", "size": 1, "state": 0}, "regsa": {"type": "logic", "size": 1, "state": 0}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 10}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 4}, "branch": {"type": "logic", "size": 32, "state": 18}, "instr": {"type": "logic", "size": 32, "state": 3818946570}, "pcsrc": {"type": "logic", "size": 2, "state": 0}, "pcwr": {"type": "logic", "size": 1, "state": 0}, "regsa": {"type": "logic", "size": 1, "state": 0}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 10}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 4}, "branch": {"type": "logic", "size": 32, "state": 18}, "instr": {"type": "logic", "size": 32, "state": 3818946570}, "pcsrc": {"type": "logic", "size": 2, "state": 0}, "pcwr": {"type": "logic", "size": 1, "state": 0}, "regsa": {"type": "logic", "size": 1, "state": 0}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 10}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}}]}