# typical-digital-hardware-design
some typical digital hardware designs
第一个是异步fifo，注意空满信号的产生也是寄存器的输出；另外就是跨时钟域的信号打拍之前也得是寄存器的输出才可以
第二个文件是8.7分频电路，核心思想就是87个原时钟周期产生10个周期的新时钟，包含7个9分频和3个8分频；
  需要注意的8分频和9分频最好是先有一个周期的低电平，然后是高电平然后是低电平，这样在两个时钟进行与操作的时候不容易出现问题
div_3.sv是50%占空比的三分频电路，所有的触发器用的都是上升沿的触发器，因此用到下降沿的时候将时钟反向了一下
