<!DOCTYPE html>
<html>
<head>
<meta http-equiv="Content-Type" content="text/html; charset=UTF-8">
<meta name="Author" content="<username>"> <meta name="GENERATOR" content="urg/version [en] (platform name) [urg]">
<title>Unified Coverage Report :: Module :: soc_scu_registers</title>
<link type="text/css" rel="stylesheet" href="css/.urg.css">
<link type="text/css" rel="stylesheet" href="css/.layout.css">
<link type="text/css" rel="stylesheet" href="css/.breadcrumb.css">
<script type="text/javascript" src="js/.jquery.js"></script>
<script type="text/javascript" src="js/.jquery-ui.js"></script>
<script type="text/javascript" src="js/.sortable.js"></script>
<script type="text/javascript" src="js/.layout.js"></script>
<script type="text/javascript" src="js/.breadcrumb.js"></script>
<script type="text/javascript">
var layout, westLayout, centerLayout;
$(document).ready(function () {
  if ($("#north-bread-crumb")) {
    $("#north-bread-crumb").jBreadCrumb({easing:'swing'})
  }
  layout = $("body").layout({ 
    resizable: true,
    spacing_open: 4,
    spacing_closed: 4,
    north: {
      size: 76
    },
    south: {
      size: 45,
      initClosed: true
    },
    west: {
      size: 500,
      resizable: true,
      initClosed: false
    }
  });
  centerLayout = $('div.ui-layout-center').layout({
    north__paneSelector: ".ui-layout-center-inner-north",
    center__paneSelector: ".ui-layout-center-inner-center", 
    north__size: 50,
    spacing_open: 4,
    spacing_closed: 4
  });
});
</script>
</head>
<body onLoad="initPage();"><div class="ui-layout-north">
<div class="logo"></div>
<center class="pagetitle">Module Definition</center>
<div align="center"><a href="dashboard.html" ><b>dashboard</b></a> | <a href="hierarchy.html" ><b>hierarchy</b></a> | <a href="modlist.html" ><b>modlist</b></a> | groups | <a href="tests.html" ><b>tests</b></a> | <a href="asserts.html" ><b>asserts</b></a></div>

</div>
<div class="ui-layout-west">
<div name='tag_soc_scu_registers'>
<div class=modhdr>
<br clear=all>
<span class=titlename>Module : <a href="#"  onclick="showContent('tag_soc_scu_registers')">soc_scu_registers</a></span>
<br clear=all>
<table align=left>
<tr class="sortablehead">
<td>SCORE</td><td>LINE</td><td>COND</td><td>TOGGLE</td><td>FSM</td><td>ASSERT</td></tr><tr>
<td class="s4 cl rt"> 41.90</td>
<td class="s7 cl rt"><a href="mod398.html#Line" > 75.43</a></td>
<td class="s5 cl rt"><a href="mod398.html#Cond" > 50.00</a></td>
<td class="s0 cl rt"><a href="mod398.html#Toggle" >  0.26</a></td>
<td class="wht cl rt"></td>
<td class="wht cl rt"></td>
</tr></table><br clear=all>
<span class=repname>Source File(s) : </span>
<br clear=all>
<a href="javascript:void(0);"  onclick="openSrcFile('/home/users/muhammad.sufyan/dma_work/gemini/design/config_ss/system_control_unit/soc_scu_registers.sv')">/home/users/muhammad.sufyan/dma_work/gemini/design/config_ss/system_control_unit/soc_scu_registers.sv</a><br clear=all>
<br clear=all>
<span class=repname>Module self-instances :</span>
<br clear=all>
<table align=left>
<tr class="sortablehead">
<td class="alfsrt">NAME</td><td>SCORE</td><td>LINE</td><td>COND</td><td>TOGGLE</td><td>FSM</td><td>ASSERT</td></tr><tr>
<td class="wht cl wordwrap"><a href="mod398.html#inst_tag_136413"  onclick="showContent('inst_tag_136413')">config_ss_tb.DUT.config_ss.scu.soc_scu_registers</a></td>
<td class="s4 cl rt"> 41.90</td>
<td class="s7 cl rt"><a href="mod398.html#Line" > 75.43</a></td>
<td class="s5 cl rt"><a href="mod398.html#Cond" > 50.00</a></td>
<td class="s0 cl rt"><a href="mod398.html#Toggle" >  0.26</a></td>
<td class="wht cl rt"></td>
<td class="wht cl rt"></td>
</tr></table></div>
</div>
<br clear=all>
<div name='tag_soc_scu_registers'>
<hr>
<a name="inst_tag_136413"></a>
<div class=modhdr>
<br clear=all>
<span class=titlename>Module Instance : <a href="hierarchy1.html#tag_urg_inst_136413" >config_ss_tb.DUT.config_ss.scu.soc_scu_registers</a></span>
<br clear=all>
<br clear=all>
<span class=repname>Instance :</span>
<br clear=all>
<table align=left>
<tr class="sortablehead">
<td>SCORE</td><td>LINE</td><td>COND</td><td>TOGGLE</td><td>FSM</td><td>ASSERT</td></tr><tr>
<td class="s4 cl rt"> 41.90</td>
<td class="s7 cl rt"><a href="mod398.html#Line" > 75.43</a></td>
<td class="s5 cl rt"><a href="mod398.html#Cond" > 50.00</a></td>
<td class="s0 cl rt"><a href="mod398.html#Toggle" >  0.26</a></td>
<td class="wht cl rt"></td>
<td class="wht cl rt"></td>
</tr></table><br clear=all>
<br clear=all>
<span class=repname>Instance's subtree :</span>
<br clear=all>
<table align=left>
<tr class="sortablehead">
<td>SCORE</td><td>LINE</td><td>COND</td><td>TOGGLE</td><td>FSM</td><td>ASSERT</td></tr><tr>
<td class="s4 cl rt"> 41.90</td>
<td class="s7 cl rt"> 75.43</td>
<td class="s5 cl rt"> 50.00</td>
<td class="s0 cl rt">  0.26</td>
<td class="wht cl rt"></td>
<td class="wht cl rt"></td>
</tr></table><br clear=all>
<br clear=all>
<span class=repname>Parent : </span>
<br clear=all>
<table align=left>
<tr class="sortablehead">
<td>SCORE</td><td>LINE</td><td>COND</td><td>TOGGLE</td><td>FSM</td><td>ASSERT</td><td class="alfsrt">NAME</td></tr><tr>
<td class="s0 cl rt">  4.43</td>
<td class="wht cl rt"></td>
<td class="wht cl rt"></td>
<td class="s0 cl rt">  4.43</td>
<td class="wht cl rt"></td>
<td class="wht cl rt"></td>
<td><a href="mod842.html#inst_tag_254636" >scu</a></td>
</tr></table><br clear=all>
<br clear=all>
<span class=repname>Subtrees :</span>
<br clear=all>
<table align=left>
<tr class="sortablehead">
<td class="alfsrt">NAME</td><td>SCORE</td><td>LINE</td><td>COND</td><td>TOGGLE</td><td>FSM</td><td>ASSERT</td></tr><tr>
<td colspan=7>no children</td>
</tr></table><br clear=all>
</div>
</div>
<hr>
Since this is the module's only instance, the coverage report is the same as for the module.</div>
<div class="ui-layout-center">
<div class="ui-layout-center-inner-center">
<div name='tag_soc_scu_registers'>
<a name="Line"></a>
Line Coverage for Module : <a href="mod398.html" >soc_scu_registers</a><br clear=all>
<table class="noborder">
<col width="122">
<col span="4" width="82">
<tr><th></th><th>Line No.</th><th>Total</th><th>Covered</th><th>Percent</th></tr>
<tr class="s7"><td class="lf">TOTAL</td><td></td><td>464</td><td>350</td><td>75.43</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>286</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s10"><td class="lf">ALWAYS</td><td>292</td><td>3</td><td>3</td><td>100.00</td></tr>
<tr class="s10"><td class="lf">ALWAYS</td><td>297</td><td>3</td><td>3</td><td>100.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>355</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>359</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>363</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>367</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>371</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>375</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>379</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>383</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s8"><td class="lf">ALWAYS</td><td>387</td><td>6</td><td>5</td><td>83.33</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>423</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>427</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>431</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>435</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>439</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>443</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>447</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>451</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>479</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>484</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>488</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>492</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>510</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>536</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>540</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>544</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>585</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>589</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>630</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>634</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>638</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>642</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>646</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>650</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>654</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>658</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>662</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>666</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>670</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>674</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>693</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>719</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>723</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>757</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>761</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>765</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>769</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>773</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>777</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>818</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>822</td><td>4</td><td>3</td><td>75.00</td></tr>
<tr class="s7"><td class="lf">ALWAYS</td><td>826</td><td>4</td><td>3</td><td>75.00</td></tr>
</table>
<pre class="code"><br clear=all>
285                     always @(posedge clk or negedge rst_n)
286        2/2              if (!rst_n)       rg_rdat_mux_d &lt;= 32'h0;
287        <font color = "red">1/2     ==>      else if (|rreq_i) rg_rdat_mux_d &lt;= rg_rdat_mux;  </font>
                        MISSING_ELSE
288                     
289                     assign rdat_o = rg_rdat_mux_d;
290                     
291                     always @ (posedge clk, negedge rst_n)
292        2/2              if (!rst_n) rack_o &lt;= 1'b0;
293        1/1              else        rack_o &lt;= |rreq_i;
294                     
295                     
296                     always @ (posedge clk, negedge rst_n)
297        2/2              if (!rst_n) wack_o &lt;= 1'b0;
298        1/1              else        wack_o &lt;= |wreq_i;
299                     
300                     assign rerr_o = 1'h0;
301                     assign werr_o = wreq_i[0] | wreq_i[6] | wreq_i[43]; //RO registers
302                     
303                     //*****************************************************************************
304                     //              Register idRev
305                     //              offset   0x0
306                     //  Location    Attribute   Field Name
307                     //
308                     //  [31:24]     R/O         rev_id
309                     //  [23:16]     R/O         chip_id
310                     //  [15: 0]     R/O         vendor_id
311                     //*****************************************************************************
312                     
313                     assign rg_idrev = {
314                                       rev_id,
315                                       chip_id,
316                                       vendor_id
317                                       };
318                     
319                     //*****************************************************************************
320                     //              Register sw_rst_control
321                     //              offset   0x4
322                     //  Location    Attribute   Field Name
323                     //
324                     //  [31:11]     Rsvd  
325                     //  [10]        R/W         dma_rst           
326                     //  [9]         R/W         emac_rst
327                     //  [8]         R/W         usb_rstn
328                     //  [7]         R/W         ddr_rstn
329                     //  [6]         R/W         fpga1_rstn
330                     //  [5]         R/W         fpga0_rstn
331                     //  [4]         R/W         per_rstn
332                     //  [3]         R/W         acpu_rstn
333                     //  [2]         R/O         sram_rstn
334                     //  [1]         R/O         bus_rstn
335                     //  [0]         R/WAC       bcpu_rstn
336                     //*****************************************************************************
337                     
338                     
339                     assign rg_sw_rst_control = {
340                                                21'h0,
341                                                dma_rstn,
342                                                emac_rstn,
343                                                usb_rstn,
344                                                ddr_rstn,
345                                                fpga1_rstn,
346                                                fpga0_rstn,
347                                                per_rstn,
348                                                acpu_rstn,
349                                                sram_rstn,
350                                                bus_rstn,
351                                                bcpu_rstn
352                                                };    
353                     
354                     always @(posedge clk or negedge rst_n)
355        2/2              if (!rst_n)                                   dma_rstn  &lt;= 1'b1;
356        <font color = "red">1/2     ==>      else if (rg_sw_rst_control_wreq &amp; wstr_b[10]) dma_rstn  &lt;= wdat_i[10];                           </font>
                        MISSING_ELSE
357                                                
358                     always @(posedge clk or negedge rst_n)
359        2/2              if (!rst_n)                                  emac_rstn  &lt;= 1'b1;
360        <font color = "red">1/2     ==>      else if (rg_sw_rst_control_wreq &amp; wstr_b[9]) emac_rstn  &lt;= wdat_i[9];</font>
                        MISSING_ELSE
361                     
362                     always @(posedge clk or negedge rst_n)
363        2/2              if (!rst_n)                                  usb_rstn  &lt;= 1'b1;
364        <font color = "red">1/2     ==>      else if (rg_sw_rst_control_wreq &amp; wstr_b[8]) usb_rstn &lt;= wdat_i[8];</font>
                        MISSING_ELSE
365                     
366                     always @(posedge clk or negedge rst_n)
367        2/2              if (!rst_n)                                  ddr_rstn  &lt;= 1'b1;
368        <font color = "red">1/2     ==>      else if (rg_sw_rst_control_wreq &amp; wstr_b[7]) ddr_rstn  &lt;= wdat_i[7];</font>
                        MISSING_ELSE
369                     
370                     always @(posedge clk or negedge rst_n)
371        2/2              if (!rst_n)                                  fpga1_rstn  &lt;= 1'b1;
372        <font color = "red">1/2     ==>      else if (rg_sw_rst_control_wreq &amp; wstr_b[6]) fpga1_rstn  &lt;= wdat_i[6];</font>
                        MISSING_ELSE
373                     
374                     always @(posedge clk or negedge rst_n)
375        2/2              if (!rst_n)                                  fpga0_rstn  &lt;= 1'b1;
376        <font color = "red">1/2     ==>      else if (rg_sw_rst_control_wreq &amp; wstr_b[5]) fpga0_rstn  &lt;= wdat_i[5];</font>
                        MISSING_ELSE
377                     
378                     always @(posedge clk or negedge rst_n)
379        2/2              if (!rst_n)                                 per_rstn  &lt;= 1'b1;
380        <font color = "red">1/2     ==>      else if (rg_sw_rst_control_wreq &amp; wstr_b[4]) per_rstn  &lt;= wdat_i[4];</font>
                        MISSING_ELSE
381                     
382                     always @(posedge clk or negedge rst_n)
383        2/2              if (!rst_n)                                  acpu_rstn  &lt;= 1'b1;
384        <font color = "red">1/2     ==>      else if (rg_sw_rst_control_wreq &amp; wstr_b[3]) acpu_rstn  &lt;= wdat_i[3];</font>
                        MISSING_ELSE
385                     
386                     always @(posedge clk or negedge rst_n)
387        2/2              if (!rst_n)                                  bcpu_rstn  &lt;= 1'b1;
388        <font color = "red">1/2     ==>      else if (rg_sw_rst_control_wreq &amp; wstr_b[0]) bcpu_rstn  &lt;= wdat_i[0];</font>
389        2/2              else if (deassert_bcpu_rstn)                 bcpu_rstn  &lt;= 1'b1;
                        MISSING_ELSE
390                     
391                     //*****************************************************************************
392                     //              Register pll_config_0
393                     //              offset   0x8
394                     //  Location    Attribute   Field Name
395                     //
396                     //  [31:28]     Rsvd             
397                     //  [27:16]     R/W         DSKEWCALIN
398                     //  [15: 9]     Rsvd    
399                     //  [8]         R/W         PLLEN
400                     //  [7]         R/W         DSMEN
401                     //  [6]         R/W         DSKEWFASTCAL
402                     //  [5]         R/W         DSKEWCALEN
403                     //  [ 4: 2]     R/W         DSKEWCALCNT
404                     //  [1]         R/W         DSKEWCALBYP
405                     //  [0]         R/W         DACEN
406                     //*****************************************************************************
407                     
408                     
409                     assign rg_pll_config_0 = {
410                                              4'h0,
411                                              dskewcalin,
412                                              7'h0,
413                                              pllen,
414                                              dsmen,
415                                              dskewfastcal,
416                                              dskewcalen,
417                                              dskewcalcnt,
418                                              dskewcalbyp,
419                                              dacen
420                                              };      
421                     
422                     always @(posedge clk or negedge rst_n)
423        2/2              if (!rst_n)                                 dskewcalin  &lt;= 12'h0;
424        <font color = "red">1/2     ==>      else if (rg_pll_config_0_wreq &amp; wstr_b[27]) dskewcalin  &lt;= wdat_i[27:16];</font>
                        MISSING_ELSE
425                     
426                     always @(posedge clk or negedge rst_n)
427        2/2              if (!rst_n)                                pllen  &lt;= 1'b1;
428        <font color = "red">1/2     ==>      else if (rg_pll_config_0_wreq &amp; wstr_b[8]) pllen  &lt;= wdat_i[8];</font>
                        MISSING_ELSE
429                     
430                     always @(posedge clk or negedge rst_n)
431        2/2              if (!rst_n)                                dsmen  &lt;= 1'b1;
432        <font color = "red">1/2     ==>      else if (rg_pll_config_0_wreq &amp; wstr_b[7]) dsmen  &lt;= wdat_i[7];</font>
                        MISSING_ELSE
433                                 
434                     always @(posedge clk or negedge rst_n)
435        2/2              if (!rst_n)                                dskewfastcal  &lt;= 1'b0;
436        <font color = "red">1/2     ==>      else if (rg_pll_config_0_wreq &amp; wstr_b[6]) dskewfastcal  &lt;= wdat_i[6];</font>
                        MISSING_ELSE
437                     
438                     always @(posedge clk or negedge rst_n)
439        2/2              if (!rst_n)                                dskewcalen  &lt;= 1'b1;
440        <font color = "red">1/2     ==>      else if (rg_pll_config_0_wreq &amp; wstr_b[5]) dskewcalen  &lt;= wdat_i[5];</font>
                        MISSING_ELSE
441                     
442                     always @(posedge clk or negedge rst_n)
443        2/2              if (!rst_n)                                dskewcalcnt  &lt;= 3'h2;
444        <font color = "red">1/2     ==>      else if (rg_pll_config_0_wreq &amp; wstr_b[4]) dskewcalcnt  &lt;= wdat_i[4:2];</font>
                        MISSING_ELSE
445                     
446                     always @(posedge clk or negedge rst_n)
447        2/2              if (!rst_n)                                dskewcalbyp  &lt;= 1'b0;
448        <font color = "red">1/2     ==>      else if (rg_pll_config_0_wreq &amp; wstr_b[1]) dskewcalbyp  &lt;= wdat_i[1];</font>
                        MISSING_ELSE
449                     
450                     always @(posedge clk or negedge rst_n)
451        2/2              if (!rst_n)                                dacen  &lt;= 1'b0;
452        <font color = "red">1/2     ==>      else if (rg_pll_config_0_wreq &amp; wstr_b[0]) dacen  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
453                     
454                     //*****************************************************************************
455                     //              Register pll_config_1
456                     //              offset   0xC
457                     //  Location    Attribute   Field Name
458                     //
459                     //  [31:22]     Rsvd         
460                     //  [21:16]     R/W         REFDIV
461                     //  [15:14]     Rsvd        
462                     //  [13]        R/W         FOUTVCOEN
463                     //  [12: 8]     R/W         FOUTVCOBYP
464                     //  [ 7: 4]     Rsvd        
465                     //  [ 3: 0]     R/W         FOUTEN
466                     //*****************************************************************************
467                     
468                     assign rg_pll_config_1 = {
469                                              10'h0,
470                                              refdiv,
471                                              2'h0,
472                                              foutvcoen,
473                                              foutvcobyp,
474                                              4'h0,
475                                              fouten
476                                              }; 
477                     
478                     always @(posedge clk or negedge rst_n)
479        2/2              if (!rst_n)                                 refdiv  &lt;= 6'h1;
480        <font color = "red">1/2     ==>      else if (rg_pll_config_1_wreq &amp; wstr_b[21]) refdiv  &lt;= wdat_i[21:16];</font>
                        MISSING_ELSE
481                     
482                     
483                     always @(posedge clk or negedge rst_n)
484        2/2              if (!rst_n)                                 foutvcoen  &lt;= 1'h0;
485        <font color = "red">1/2     ==>      else if (rg_pll_config_1_wreq &amp; wstr_b[13]) foutvcoen  &lt;= wdat_i[13];</font>
                        MISSING_ELSE
486                     
487                     always @(posedge clk or negedge rst_n)
488        2/2              if (!rst_n)                                 foutvcobyp  &lt;= 5'h0;
489        <font color = "red">1/2     ==>      else if (rg_pll_config_1_wreq &amp; wstr_b[12]) foutvcobyp  &lt;= wdat_i[12:8];</font>
                        MISSING_ELSE
490                     
491                     always @(posedge clk or negedge rst_n)
492        2/2              if (!rst_n)                                fouten  &lt;= 4'h3;
493        <font color = "red">1/2     ==>      else if (rg_pll_config_1_wreq &amp; wstr_b[3]) fouten  &lt;= wdat_i[3:0];</font>
                        MISSING_ELSE
494                     
495                     //*****************************************************************************
496                     //              Register pll_config_2
497                     //              offset   0x10
498                     //  Location    Attribute   Field Name
499                     //
500                     //  [31:24]     Rsvd        
501                     //  [23: 0]     R/W         FRAC
502                     //*****************************************************************************
503                     
504                     assign rg_pll_config_2 = {
505                                       8'h0,
506                                       frac
507                                       }; 
508                     
509                     always @(posedge clk or negedge rst_n)
510        2/2              if (!rst_n)                                 frac  &lt;= 24'h0;
511        <font color = "red">1/2     ==>      else if (rg_pll_config_2_wreq &amp; wstr_b[23]) frac  &lt;= wdat_i[23:0];</font>
                        MISSING_ELSE
512                     
513                     
514                     //*****************************************************************************
515                     //              Register pll_config_3
516                     //              offset   0x14
517                     //  Location    Attribute   Field Name
518                     //
519                     //  [31:28]     Rsvd         
520                     //  [27:16]     R/W         FBDIV
521                     //  [15:8]      Rsvd        
522                     //  [ 7: 4]     R/W         POSTDIV1
523                     //  [ 3: 0]     R/W         POSTDIV0
524                     //*****************************************************************************
525                     
526                     
527                     assign rg_pll_config_3 = {
528                                              4'h0,
529                                              fbdiv,
530                                              8'h0,
531                                              postdiv1,
532                                              postdiv0
533                                              }; 
534                     
535                     always @(posedge clk or negedge rst_n)
536        2/2              if (!rst_n)                                 fbdiv  &lt;= 12'd80;
537        <font color = "red">1/2     ==>      else if (rg_pll_config_3_wreq &amp; wstr_b[27]) fbdiv  &lt;= wdat_i[27:16];   </font>
                        MISSING_ELSE
538                     
539                     always @(posedge clk or negedge rst_n)
540        2/2              if (!rst_n)                                postdiv1  &lt;= 4'h2;
541        <font color = "red">1/2     ==>      else if (rg_pll_config_3_wreq &amp; wstr_b[7]) postdiv1  &lt;= wdat_i[7:4];</font>
                        MISSING_ELSE
542                     
543                     always @(posedge clk or negedge rst_n)
544        2/2              if (!rst_n)                                postdiv0  &lt;= 4'h3;
545        <font color = "red">1/2     ==>      else if (rg_pll_config_3_wreq &amp; wstr_b[3]) postdiv0  &lt;= wdat_i[3:0];</font>
                        MISSING_ELSE
546                     
547                     
548                     //*****************************************************************************
549                     //              Register pll_status
550                     //              offset   0x18
551                     //  Location    Attribute   Field Name
552                     //
553                     //  [31:14]     Rsvd         
554                     //  [13]        R/O         LOCK
555                     //  [12]        R/O         DSKEWCALLOCK
556                     //  [11: 0]     R/O         DSKEWCALOUT
557                     //*****************************************************************************
558                     
559                     assign rg_pll_status = {
560                                            18'h0,
561                                            lock,
562                                            dskewcallock,
563                                            dskewcalout
564                                            }; 
565                     
566                     
567                     //*****************************************************************************
568                     //              Register divider_conctrol
569                     //              offset   0x1C
570                     //  Location    Attribute   Field Name
571                     //
572                     //  [31:12]     Rsvd         
573                     //  [11: 8]     R/W         div1
574                     //  [ 7: 4]     Rsvd  
575                     //  [ 3: 0]     R/W         div0
576                     //*****************************************************************************
577                     
578                     assign rg_divider_conctrol = {
579                                                  20'h0,
580                                                  div1,
581                                                  4'h0,
582                                                  div0
583                                                  }; 
584                     always @(posedge clk or negedge rst_n)
585        2/2              if (!rst_n)                                     div1  &lt;= 4'h0;
586        <font color = "red">1/2     ==>      else if (rg_divider_conctrol_wreq &amp; wstr_b[11]) div1  &lt;= wdat_i[11:8];</font>
                        MISSING_ELSE
587                     
588                     always @(posedge clk or negedge rst_n)
589        2/2              if (!rst_n)                                    div0  &lt;= 4'h0;
590        <font color = "red">1/2     ==>      else if (rg_divider_conctrol_wreq &amp; wstr_b[3]) div0  &lt;= wdat_i[3:0];</font>
                        MISSING_ELSE
591                     
592                     //*****************************************************************************
593                     //              Register gating_control
594                     //              offset   0x20
595                     //  Location    Attribute   Field Name
596                     //
597                     //  [31:11]     Rsvd
598                     //  [11]        R/W         ddr_cfg_ctl_cg 
599                     //  [10]        R/W         usb_ctl_cg            
600                     //  [9]         R/W         ddr_ctl_cg
601                     //  [8]         R/W         ddr_phy_cg
602                     //  [7]         R/W         gpt_cg
603                     //  [6]         R/W         gpio_cg
604                     //  [5]         R/W         uart_cg
605                     //  [4]         R/W         I2c_cg
606                     //  [3]         R/W         qspi_cg
607                     //  [2]         R/W         bcpu_cg
608                     //  [1]         R/W         sys_dma_cg
609                     //  [0]         R/W         acpu_cg
610                     //*****************************************************************************
611                     
612                     assign rg_gating_control = {
613                                                20'h0,
614                                                ddr_cfg_ctl_cg,
615                                                usb_ctl_cg,
616                                                ddr_ctl_cg,
617                                                ddr_phy_cg,
618                                                gpt_cg,
619                                                gpio_cg,
620                                                uart_cg,
621                                                i2c_cg,
622                                                qspi_cg,
623                                                bcpu_cg,
624                                                sys_dma_cg,
625                                                acpu_cg
626                                                }; 
627                     
628                     
629                     always @(posedge clk or negedge rst_n)
630        2/2              if (!rst_n)                                   ddr_cfg_ctl_cg &lt;= 1'b1;
631        <font color = "red">1/2     ==>      else if (rg_gating_control_wreq &amp; wstr_b[11]) ddr_cfg_ctl_cg &lt;= wdat_i[11];</font>
                        MISSING_ELSE
632                     
633                     always @(posedge clk or negedge rst_n)
634        2/2              if (!rst_n)                                   usb_ctl_cg  &lt;= 1'b1;
635        <font color = "red">1/2     ==>      else if (rg_gating_control_wreq &amp; wstr_b[10]) usb_ctl_cg  &lt;= wdat_i[10];</font>
                        MISSING_ELSE
636                     
637                     always @(posedge clk or negedge rst_n)
638        2/2              if (!rst_n)                                  ddr_ctl_cg  &lt;= 1'b1;
639        <font color = "red">1/2     ==>      else if (rg_gating_control_wreq &amp; wstr_b[9]) ddr_ctl_cg  &lt;= wdat_i[9];</font>
                        MISSING_ELSE
640                     
641                     always @(posedge clk or negedge rst_n)
642        2/2              if (!rst_n)                                  ddr_phy_cg  &lt;= 1'b1;
643        <font color = "red">1/2     ==>      else if (rg_gating_control_wreq &amp; wstr_b[8]) ddr_phy_cg  &lt;= wdat_i[8];</font>
                        MISSING_ELSE
644                     
645                     always @(posedge clk or negedge rst_n)
646        2/2              if (!rst_n)                                  gpt_cg  &lt;= 1'b1;
647        <font color = "red">1/2     ==>      else if (rg_gating_control_wreq &amp; wstr_b[7]) gpt_cg  &lt;= wdat_i[7];    </font>
                        MISSING_ELSE
648                     
649                     always @(posedge clk or negedge rst_n)
650        2/2              if (!rst_n)                                  gpio_cg  &lt;= 1'b1;
651        <font color = "red">1/2     ==>      else if (rg_gating_control_wreq &amp; wstr_b[6]) gpio_cg  &lt;= wdat_i[6];</font>
                        MISSING_ELSE
652                     
653                     always @(posedge clk or negedge rst_n)
654        2/2              if (!rst_n)                                  uart_cg  &lt;= 1'b1;
655        <font color = "red">1/2     ==>      else if (rg_gating_control_wreq &amp; wstr_b[5]) uart_cg  &lt;= wdat_i[5];</font>
                        MISSING_ELSE
656                     
657                     always @(posedge clk or negedge rst_n)
658        2/2              if (!rst_n)                                  i2c_cg  &lt;= 1'b1;
659        <font color = "red">1/2     ==>      else if (rg_gating_control_wreq &amp; wstr_b[4]) i2c_cg  &lt;= wdat_i[4];</font>
                        MISSING_ELSE
660                     
661                     always @(posedge clk or negedge rst_n)
662        2/2              if (!rst_n)                                  qspi_cg  &lt;= 1'b1;
663        <font color = "red">1/2     ==>      else if (rg_gating_control_wreq &amp; wstr_b[3]) qspi_cg  &lt;= wdat_i[3];</font>
                        MISSING_ELSE
664                     
665                     always @(posedge clk or negedge rst_n)
666        2/2              if (!rst_n)                                  bcpu_cg  &lt;= 1'b1;
667        <font color = "red">1/2     ==>      else if (rg_gating_control_wreq &amp; wstr_b[2]) bcpu_cg  &lt;= wdat_i[2];</font>
                        MISSING_ELSE
668                     
669                     always @(posedge clk or negedge rst_n)
670        2/2              if (!rst_n)                                  sys_dma_cg  &lt;= 1'b1;
671        <font color = "red">1/2     ==>      else if (rg_gating_control_wreq &amp; wstr_b[1]) sys_dma_cg  &lt;= wdat_i[1];</font>
                        MISSING_ELSE
672                     
673                     always @(posedge clk or negedge rst_n)
674        2/2              if (!rst_n)                                  acpu_cg  &lt;= 1'b1;
675        <font color = "red">1/2     ==>      else if (rg_gating_control_wreq &amp; wstr_b[0]) acpu_cg  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
676                     
677                     
678                     //*****************************************************************************
679                     //              Register debug_control
680                     //              offset   0x24
681                     //  Location    Attribute   Field Name
682                     //
683                     //  [31: 0]     Rsvd             
684                     //  [1:0]       R/W         jtag_control
685                     //*****************************************************************************
686                     
687                     assign rg_debug_control = {
688                                                30'h0,
689                                                jtag_control
690                                                };  
691                     
692                     always @(posedge clk or negedge rst_n)
693        2/2              if (!rst_n)                                 jtag_control  &lt;= 2'b0;
694        <font color = "red">1/2     ==>      else if (rg_debug_control_wreq &amp; wstr_b[1]) jtag_control  &lt;= wdat_i[1:0];</font>
                        MISSING_ELSE
695                     
696                     //*****************************************************************************
697                     //              Register irq_mask_map_control_n
698                     //              offset   0x28+n*0x4, n = 0...31
699                     //  Location    Attribute   Field Name
700                     //
701                     //  [31:19]     Rsvd             
702                     //  [18:16]     R/W         irq_map
703                     //  [15: 1]     Rsvd
704                     //  [0]         R/W         irq_mask
705                     //*****************************************************************************
706                     
707                     
708                     genvar n;
709                     generate
710                         for(n = 0; n &lt; 32; n = n + 1) begin : irq_control_regs
711                             assign rg_irq_mask_map_control[n] = {
712                                                                  13'h0,
713                                                                  irq_map[n],
714                                                                  15'h0,
715                                                                  irq_mask[n]
716                                                                  };  
717                     
718                             always @(posedge clk or negedge rst_n)
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 1
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 2
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 3
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 4
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 5
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 6
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 7
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 8
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 9
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 10
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 11
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 12
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 13
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 14
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 15
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 16
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 17
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 18
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 19
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 20
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 21
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 22
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 23
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 24
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 25
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 26
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 27
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 28
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 29
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 30
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
***repeat 31
719        2/2                      if (!rst_n)                                            irq_map[n]  &lt;= 3'h1;
720        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[18]) irq_map[n]  &lt;= wdat_i[18:16];   </font>
                        MISSING_ELSE
721                     
722                             always @(posedge clk or negedge rst_n)
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 32
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 33
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 34
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 35
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 36
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 37
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 38
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 39
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 40
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 41
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 42
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 43
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 44
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 45
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 46
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 47
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 48
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 49
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 50
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 51
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 52
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 53
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 54
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 55
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 56
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 57
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 58
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 59
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 60
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 61
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
***repeat 62
723        2/2                      if (!rst_n)                                           irq_mask[n]  &lt;= 1'h1;
724        <font color = "red">1/2     ==>              else if (rg_irq_mask_map_control_wreq[n] &amp; wstr_b[0]) irq_mask[n]  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
725                         end
726                     endgenerate
727                     
728                     
729                     
730                     //*****************************************************************************
731                     //              Register isolation_control
732                     //              offset   0xA8
733                     //  Location    Attribute   Field Name
734                     //
735                     //  [24]        R/W         ACE_isolation_cell
736                     //  [16]        R/W         irq_isolation_cell
737                     //  [8]         R/W         FCB_isolation_cell
738                     //  [2]         R/W         AHB_isolation_cell
739                     //  [1]         R/W         AXI_1_isolation_cell
740                     //  [0]         R/W         AXI_0_isolation_cell
741                     //*****************************************************************************
742                     
743                     assign rg_isolation_control = {
744                                                    7'h0,
745                                                    ace_isolation_ctl,
746                                                    7'h0,
747                                                    irq_isolation_ctl,
748                                                    7'h0,
749                                                    fcb_isolation_ctl,
750                                                    5'h0,
751                                                    ahb_isolation_ctl,
752                                                    axi1_isolation_ctl,
753                                                    axi0_isolation_ctl
754                                                   }; 
755                     
756                     always @(posedge clk or negedge rst_n)
757        2/2              if (!rst_n)                                      ace_isolation_ctl  &lt;= 1'h1;
758        <font color = "red">1/2     ==>      else if (rg_isolation_control_wreq &amp; wstr_b[24]) ace_isolation_ctl  &lt;= wdat_i[24];</font>
                        MISSING_ELSE
759                     
760                     always @(posedge clk or negedge rst_n)
761        2/2              if (!rst_n)                                      irq_isolation_ctl  &lt;= 1'h1;
762        <font color = "red">1/2     ==>      else if (rg_isolation_control_wreq &amp; wstr_b[16]) irq_isolation_ctl  &lt;= wdat_i[16];</font>
                        MISSING_ELSE
763                     
764                     always @(posedge clk or negedge rst_n)
765        2/2              if (!rst_n)                                     fcb_isolation_ctl  &lt;= 1'h1;
766        <font color = "red">1/2     ==>      else if (rg_isolation_control_wreq &amp; wstr_b[8]) fcb_isolation_ctl  &lt;= wdat_i[8];</font>
                        MISSING_ELSE
767                     
768                     always @(posedge clk or negedge rst_n)
769        2/2              if (!rst_n)                                     ahb_isolation_ctl  &lt;= 1'h1;
770        <font color = "red">1/2     ==>      else if (rg_isolation_control_wreq &amp; wstr_b[2]) ahb_isolation_ctl  &lt;= wdat_i[2];</font>
                        MISSING_ELSE
771                     
772                     always @(posedge clk or negedge rst_n)
773        2/2              if (!rst_n)                                     axi1_isolation_ctl  &lt;= 1'h1;
774        <font color = "red">1/2     ==>      else if (rg_isolation_control_wreq &amp; wstr_b[1]) axi1_isolation_ctl  &lt;= wdat_i[1];</font>
                        MISSING_ELSE
775                     
776                     always @(posedge clk or negedge rst_n)
777        2/2              if (!rst_n)                                     axi0_isolation_ctl  &lt;= 1'h1;
778        <font color = "red">1/2     ==>      else if (rg_isolation_control_wreq &amp; wstr_b[0]) axi0_isolation_ctl  &lt;= wdat_i[0];</font>
                        MISSING_ELSE
779                     
780                     
781                     //*****************************************************************************
782                     //              Register clk_sel_status
783                     //              offset   0xAC
784                     //  Location    Attribute   Field Name
785                     //
786                     //  [31: 0]     Rsvd             
787                     //  [1:0]       R/O         clk_sel_status
788                     //*****************************************************************************
789                     
790                     assign rg_clk_sel_status = {
791                                            30'h0,
792                                            clk_sel_status
793                                            }; 
794                     
795                     //*****************************************************************************
796                     //              Register main_divider_conctrol
797                     //              offset   0xB0
798                     //  Location    Attribute   Field Name
799                     //
800                     //  [31:20]     Rsvd  
801                     //  [19:16]     R/W         div2_clk0
802                     //  [15:12]     Rsvd  
803                     //  [11: 8]     R/W         div1_clk0
804                     //  [ 7: 4]     Rsvd  
805                     //  [ 3: 0]     R/W         div0_clk0
806                     //*****************************************************************************
807                     
808                     assign rg_main_divider_conctrol = {
809                                                  12'h0,
810                                                  div2_clk0,                                                        
811                                                  4'h0,
812                                                  div1_clk0,
813                                                  4'h0,
814                                                  div0_clk0
815                                                  }; 
816                     
817                     always @(posedge clk or negedge rst_n)
818        2/2              if (!rst_n)                                          div2_clk0  &lt;= 4'h1;
819        <font color = "red">1/2     ==>      else if (rg_main_divider_conctrol_wreq &amp; wstr_b[19]) div2_clk0  &lt;= wdat_i[19:16];      </font>
                        MISSING_ELSE
820                     
821                     always @(posedge clk or negedge rst_n)
822        2/2              if (!rst_n)                                          div1_clk0  &lt;= 4'h0;
823        <font color = "red">1/2     ==>      else if (rg_main_divider_conctrol_wreq &amp; wstr_b[11]) div1_clk0  &lt;= wdat_i[11:8];</font>
                        MISSING_ELSE
824                     
825                     always @(posedge clk or negedge rst_n)
826        2/2              if (!rst_n)                                         div0_clk0  &lt;= 4'h1;
827        <font color = "red">1/2     ==>      else if (rg_main_divider_conctrol_wreq &amp; wstr_b[3]) div0_clk0  &lt;= wdat_i[3:0];                       </font>
                        MISSING_ELSE
</pre>
<hr>
<a name="Cond"></a>
Cond Coverage for Module : <a href="mod398.html" >soc_scu_registers</a><br clear=all>
<table class="noborder">
<col width="122">
<col span="3" width="82">
<tr><th></th><th>Total</th><th>Covered</th><th>Percent</th></tr>
<tr class="s5"><td class="lf">Conditions</td><td>90</td><td>45</td><td>50.00</td></tr>
<tr class="s5"><td class="lf">Logical</td><td>90</td><td>45</td><td>50.00</td></tr>
<tr class="wht"><td class="lf">Non-Logical</td><td>0</td><td>0</td><td></td></tr>
<tr class="wht"><td class="lf">Event</td><td>0</td><td>0</td><td></td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 EXPRESSION 
 Number  Term
      1  rg_idrev_rreq ? rg_idrev : (rg_sw_rst_control_rreq ? rg_sw_rst_control : (rg_pll_config_0_rreq ? rg_pll_config_0 : (rg_pll_config_1_rreq ? rg_pll_config_1 : (rg_pll_config_2_rreq ? rg_pll_config_2 : (rg_pll_config_3_rreq ? rg_pll_config_3 : (rg_pll_status_rreq ? rg_pll_status : (rg_divider_conctrol_rreq ? rg_divider_conctrol : (rg_gating_control_rreq ? rg_gating_control : (rg_debug_control_rreq ? rg_debug_control : (rg_irq_mask_map_control_rreq[0] ? rg_irq_mask_map_control[0] : (rg_irq_mask_map_control_rreq[1] ? rg_irq_mask_map_control[1] : (rg_irq_mask_map_control_rreq[2] ? rg_irq_mask_map_control[2] : (rg_irq_mask_map_control_rreq[3] ? rg_irq_mask_map_control[3] : (rg_irq_mask_map_control_rreq[4] ? rg_irq_mask_map_control[4] : (rg_irq_mask_map_control_rreq[5] ? rg_irq_mask_map_control[5] : (rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))))))))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_sw_rst_control_rreq ? rg_sw_rst_control : (rg_pll_config_0_rreq ? rg_pll_config_0 : (rg_pll_config_1_rreq ? rg_pll_config_1 : (rg_pll_config_2_rreq ? rg_pll_config_2 : (rg_pll_config_3_rreq ? rg_pll_config_3 : (rg_pll_status_rreq ? rg_pll_status : (rg_divider_conctrol_rreq ? rg_divider_conctrol : (rg_gating_control_rreq ? rg_gating_control : (rg_debug_control_rreq ? rg_debug_control : (rg_irq_mask_map_control_rreq[0] ? rg_irq_mask_map_control[0] : (rg_irq_mask_map_control_rreq[1] ? rg_irq_mask_map_control[1] : (rg_irq_mask_map_control_rreq[2] ? rg_irq_mask_map_control[2] : (rg_irq_mask_map_control_rreq[3] ? rg_irq_mask_map_control[3] : (rg_irq_mask_map_control_rreq[4] ? rg_irq_mask_map_control[4] : (rg_irq_mask_map_control_rreq[5] ? rg_irq_mask_map_control[5] : (rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))))))))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_pll_config_0_rreq ? rg_pll_config_0 : (rg_pll_config_1_rreq ? rg_pll_config_1 : (rg_pll_config_2_rreq ? rg_pll_config_2 : (rg_pll_config_3_rreq ? rg_pll_config_3 : (rg_pll_status_rreq ? rg_pll_status : (rg_divider_conctrol_rreq ? rg_divider_conctrol : (rg_gating_control_rreq ? rg_gating_control : (rg_debug_control_rreq ? rg_debug_control : (rg_irq_mask_map_control_rreq[0] ? rg_irq_mask_map_control[0] : (rg_irq_mask_map_control_rreq[1] ? rg_irq_mask_map_control[1] : (rg_irq_mask_map_control_rreq[2] ? rg_irq_mask_map_control[2] : (rg_irq_mask_map_control_rreq[3] ? rg_irq_mask_map_control[3] : (rg_irq_mask_map_control_rreq[4] ? rg_irq_mask_map_control[4] : (rg_irq_mask_map_control_rreq[5] ? rg_irq_mask_map_control[5] : (rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))))))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_pll_config_1_rreq ? rg_pll_config_1 : (rg_pll_config_2_rreq ? rg_pll_config_2 : (rg_pll_config_3_rreq ? rg_pll_config_3 : (rg_pll_status_rreq ? rg_pll_status : (rg_divider_conctrol_rreq ? rg_divider_conctrol : (rg_gating_control_rreq ? rg_gating_control : (rg_debug_control_rreq ? rg_debug_control : (rg_irq_mask_map_control_rreq[0] ? rg_irq_mask_map_control[0] : (rg_irq_mask_map_control_rreq[1] ? rg_irq_mask_map_control[1] : (rg_irq_mask_map_control_rreq[2] ? rg_irq_mask_map_control[2] : (rg_irq_mask_map_control_rreq[3] ? rg_irq_mask_map_control[3] : (rg_irq_mask_map_control_rreq[4] ? rg_irq_mask_map_control[4] : (rg_irq_mask_map_control_rreq[5] ? rg_irq_mask_map_control[5] : (rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))))))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_pll_config_2_rreq ? rg_pll_config_2 : (rg_pll_config_3_rreq ? rg_pll_config_3 : (rg_pll_status_rreq ? rg_pll_status : (rg_divider_conctrol_rreq ? rg_divider_conctrol : (rg_gating_control_rreq ? rg_gating_control : (rg_debug_control_rreq ? rg_debug_control : (rg_irq_mask_map_control_rreq[0] ? rg_irq_mask_map_control[0] : (rg_irq_mask_map_control_rreq[1] ? rg_irq_mask_map_control[1] : (rg_irq_mask_map_control_rreq[2] ? rg_irq_mask_map_control[2] : (rg_irq_mask_map_control_rreq[3] ? rg_irq_mask_map_control[3] : (rg_irq_mask_map_control_rreq[4] ? rg_irq_mask_map_control[4] : (rg_irq_mask_map_control_rreq[5] ? rg_irq_mask_map_control[5] : (rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_pll_config_3_rreq ? rg_pll_config_3 : (rg_pll_status_rreq ? rg_pll_status : (rg_divider_conctrol_rreq ? rg_divider_conctrol : (rg_gating_control_rreq ? rg_gating_control : (rg_debug_control_rreq ? rg_debug_control : (rg_irq_mask_map_control_rreq[0] ? rg_irq_mask_map_control[0] : (rg_irq_mask_map_control_rreq[1] ? rg_irq_mask_map_control[1] : (rg_irq_mask_map_control_rreq[2] ? rg_irq_mask_map_control[2] : (rg_irq_mask_map_control_rreq[3] ? rg_irq_mask_map_control[3] : (rg_irq_mask_map_control_rreq[4] ? rg_irq_mask_map_control[4] : (rg_irq_mask_map_control_rreq[5] ? rg_irq_mask_map_control[5] : (rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_pll_status_rreq ? rg_pll_status : (rg_divider_conctrol_rreq ? rg_divider_conctrol : (rg_gating_control_rreq ? rg_gating_control : (rg_debug_control_rreq ? rg_debug_control : (rg_irq_mask_map_control_rreq[0] ? rg_irq_mask_map_control[0] : (rg_irq_mask_map_control_rreq[1] ? rg_irq_mask_map_control[1] : (rg_irq_mask_map_control_rreq[2] ? rg_irq_mask_map_control[2] : (rg_irq_mask_map_control_rreq[3] ? rg_irq_mask_map_control[3] : (rg_irq_mask_map_control_rreq[4] ? rg_irq_mask_map_control[4] : (rg_irq_mask_map_control_rreq[5] ? rg_irq_mask_map_control[5] : (rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_divider_conctrol_rreq ? rg_divider_conctrol : (rg_gating_control_rreq ? rg_gating_control : (rg_debug_control_rreq ? rg_debug_control : (rg_irq_mask_map_control_rreq[0] ? rg_irq_mask_map_control[0] : (rg_irq_mask_map_control_rreq[1] ? rg_irq_mask_map_control[1] : (rg_irq_mask_map_control_rreq[2] ? rg_irq_mask_map_control[2] : (rg_irq_mask_map_control_rreq[3] ? rg_irq_mask_map_control[3] : (rg_irq_mask_map_control_rreq[4] ? rg_irq_mask_map_control[4] : (rg_irq_mask_map_control_rreq[5] ? rg_irq_mask_map_control[5] : (rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_gating_control_rreq ? rg_gating_control : (rg_debug_control_rreq ? rg_debug_control : (rg_irq_mask_map_control_rreq[0] ? rg_irq_mask_map_control[0] : (rg_irq_mask_map_control_rreq[1] ? rg_irq_mask_map_control[1] : (rg_irq_mask_map_control_rreq[2] ? rg_irq_mask_map_control[2] : (rg_irq_mask_map_control_rreq[3] ? rg_irq_mask_map_control[3] : (rg_irq_mask_map_control_rreq[4] ? rg_irq_mask_map_control[4] : (rg_irq_mask_map_control_rreq[5] ? rg_irq_mask_map_control[5] : (rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_debug_control_rreq ? rg_debug_control : (rg_irq_mask_map_control_rreq[0] ? rg_irq_mask_map_control[0] : (rg_irq_mask_map_control_rreq[1] ? rg_irq_mask_map_control[1] : (rg_irq_mask_map_control_rreq[2] ? rg_irq_mask_map_control[2] : (rg_irq_mask_map_control_rreq[3] ? rg_irq_mask_map_control[3] : (rg_irq_mask_map_control_rreq[4] ? rg_irq_mask_map_control[4] : (rg_irq_mask_map_control_rreq[5] ? rg_irq_mask_map_control[5] : (rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[0] ? rg_irq_mask_map_control[0] : (rg_irq_mask_map_control_rreq[1] ? rg_irq_mask_map_control[1] : (rg_irq_mask_map_control_rreq[2] ? rg_irq_mask_map_control[2] : (rg_irq_mask_map_control_rreq[3] ? rg_irq_mask_map_control[3] : (rg_irq_mask_map_control_rreq[4] ? rg_irq_mask_map_control[4] : (rg_irq_mask_map_control_rreq[5] ? rg_irq_mask_map_control[5] : (rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[1] ? rg_irq_mask_map_control[1] : (rg_irq_mask_map_control_rreq[2] ? rg_irq_mask_map_control[2] : (rg_irq_mask_map_control_rreq[3] ? rg_irq_mask_map_control[3] : (rg_irq_mask_map_control_rreq[4] ? rg_irq_mask_map_control[4] : (rg_irq_mask_map_control_rreq[5] ? rg_irq_mask_map_control[5] : (rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[2] ? rg_irq_mask_map_control[2] : (rg_irq_mask_map_control_rreq[3] ? rg_irq_mask_map_control[3] : (rg_irq_mask_map_control_rreq[4] ? rg_irq_mask_map_control[4] : (rg_irq_mask_map_control_rreq[5] ? rg_irq_mask_map_control[5] : (rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[3] ? rg_irq_mask_map_control[3] : (rg_irq_mask_map_control_rreq[4] ? rg_irq_mask_map_control[4] : (rg_irq_mask_map_control_rreq[5] ? rg_irq_mask_map_control[5] : (rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[4] ? rg_irq_mask_map_control[4] : (rg_irq_mask_map_control_rreq[5] ? rg_irq_mask_map_control[5] : (rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[5] ? rg_irq_mask_map_control[5] : (rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[6] ? rg_irq_mask_map_control[6] : (rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[7] ? rg_irq_mask_map_control[7] : (rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[8] ? rg_irq_mask_map_control[8] : (rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[9] ? rg_irq_mask_map_control[9] : (rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[10] ? rg_irq_mask_map_control[10] : (rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[11] ? rg_irq_mask_map_control[11] : (rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[12] ? rg_irq_mask_map_control[12] : (rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[13] ? rg_irq_mask_map_control[13] : (rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[14] ? rg_irq_mask_map_control[14] : (rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[15] ? rg_irq_mask_map_control[15] : (rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[16] ? rg_irq_mask_map_control[16] : (rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[17] ? rg_irq_mask_map_control[17] : (rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[18] ? rg_irq_mask_map_control[18] : (rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[19] ? rg_irq_mask_map_control[19] : (rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[20] ? rg_irq_mask_map_control[20] : (rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[21] ? rg_irq_mask_map_control[21] : (rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[22] ? rg_irq_mask_map_control[22] : (rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[23] ? rg_irq_mask_map_control[23] : (rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[24] ? rg_irq_mask_map_control[24] : (rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[25] ? rg_irq_mask_map_control[25] : (rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[26] ? rg_irq_mask_map_control[26] : (rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[27] ? rg_irq_mask_map_control[27] : (rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[28] ? rg_irq_mask_map_control[28] : (rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[29] ? rg_irq_mask_map_control[29] : (rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[30] ? rg_irq_mask_map_control[30] : (rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_irq_mask_map_control_rreq[31] ? rg_irq_mask_map_control[31] : (rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION 
 Number  Term
      1  rg_isolation_control_rreq ? rg_isolation_control : (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)))
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION (rg_clk_sel_status_rreq ? rg_clk_sel_status : (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0))
                 -----------1----------
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<br clear=all>
<pre class="code"> LINE       238
 SUB-EXPRESSION (rg_main_divider_conctrol_rreq ? rg_main_divider_conctrol : 32'b0)
                 --------------1--------------
</pre>
<table class="noborder">
<col width="40">
<tr><th>-1-</th><th>Status</th>                      </tr>
<tr class="uGreen"><td>0</td><td class="lf">Covered</td></tr>
<tr class="uRed"><td>1</td><td class="lf">Not Covered</td></tr>
</table>
<hr>
<a name="Toggle"></a>
Toggle Coverage for Module : <a href="mod398.html" >soc_scu_registers</a><br clear=all>
<table align=left class="noborder">
<tr>
<th nowrap width=120></th><th nowrap width=80>Total</th><th nowrap width=80>Covered</th><th nowrap width=80>Percent</th></tr><tr class="s0">
<td>Totals</td>
<td class="rt">114</td>
<td class="rt">2</td>
<td class="rt">1.75  </td>
</tr><tr class="s0">
<td>Total Bits</td>
<td class="rt">4192</td>
<td class="rt">11</td>
<td class="rt">0.26  </td>
</tr><tr class="s0">
<td nowrap>Total Bits 0->1</td>
<td class="rt">2096</td>
<td class="rt">9</td>
<td class="rt">0.43  </td>
</tr><tr class="s0">
<td nowrap>Total Bits 1->0</td>
<td class="rt">2096</td>
<td class="rt">2</td>
<td class="rt">0.10  </td>
</tr></table><br clear=all>
<table align=left class="noborder">
<tr>
<th nowrap width=120></th><th nowrap width=80></th><th nowrap width=80></th><th nowrap width=80></th></tr><tr class="s0">
<td>Ports</td>
<td class="rt">72</td>
<td class="rt">2</td>
<td class="rt">2.78  </td>
</tr><tr class="s0">
<td>Port Bits</td>
<td class="rt">946</td>
<td class="rt">8</td>
<td class="rt">0.85  </td>
</tr><tr class="s0">
<td nowrap>Port Bits 0->1</td>
<td class="rt">473</td>
<td class="rt">6</td>
<td class="rt">1.27  </td>
</tr><tr class="s0">
<td nowrap>Port Bits 1->0</td>
<td class="rt">473</td>
<td class="rt">2</td>
<td class="rt">0.42  </td>
</tr></table><br clear=all>
<table align=left class="noborder">
<tr>
<th nowrap width=120></th><th nowrap width=80></th><th nowrap width=80></th><th nowrap width=80></th></tr><tr class="s0">
<td>Signals</td>
<td class="rt">42</td>
<td class="rt">0</td>
<td class="rt">0.00  </td>
</tr><tr class="s0">
<td>Signal Bits</td>
<td class="rt">3246</td>
<td class="rt">3</td>
<td class="rt">0.09  </td>
</tr><tr class="s0">
<td nowrap>Signal Bits 0->1</td>
<td class="rt">1623</td>
<td class="rt">3</td>
<td class="rt">0.18  </td>
</tr><tr class="s0">
<td nowrap>Signal Bits 1->0</td>
<td class="rt">1623</td>
<td class="rt">0</td>
<td class="rt">0.00  </td>
</tr></table><br clear=all>
<table align=left class="sortable noborder">
<caption><b>Port Details</b></caption>
<tr class="sortablehead">
<td class="alfsrt">Name</td><td class="alfsrt">Toggle</td><td class="alfsrt">Toggle 1->0</td><td class="alfsrt">Toggle 0->1</td><td class="alfsrt">Direction</td></tr><tr>
<td>clk</td>
<td class="s9 cl">Yes</td>
<td class="s9 cl">Yes</td>
<td class="s9 cl">Yes</td>
<td>INPUT</td>
</tr><tr>
<td>rst_n</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s9 cl">Yes</td>
<td>INPUT</td>
</tr><tr>
<td>rack_o</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>rerr_o</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>rdat_o[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>rreq_i[44:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>INPUT</td>
</tr><tr>
<td>wack_o</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>werr_o</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>wdat_i[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>INPUT</td>
</tr><tr>
<td>wreq_i[44:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>INPUT</td>
</tr><tr>
<td>wstr_i[3:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>INPUT</td>
</tr><tr>
<td>dma_rstn</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>emac_rstn</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>usb_rstn</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>ddr_rstn</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>fpga1_rstn</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>fpga0_rstn</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>per_rstn</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>bcpu_rstn</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>acpu_rstn</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>dskewcalin[11:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>pllen</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>dsmen</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>dskewfastcal</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>dskewcalen</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>dskewcalcnt[2:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>dskewcalbyp</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>dacen</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>refdiv[5:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>foutvcoen</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>foutvcobyp[4:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>fouten[3:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>frac[23:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>fbdiv[11:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>postdiv1[3:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>postdiv0[3:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>div1[3:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>div0[3:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>div0_clk0[3:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>div1_clk0[3:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>div2_clk0[3:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>ddr_cfg_ctl_cg</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>usb_ctl_cg</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>ddr_ctl_cg</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>ddr_phy_cg</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>gpt_cg</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>gpio_cg</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>uart_cg</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>i2c_cg</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>qspi_cg</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>bcpu_cg</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>sys_dma_cg</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>acpu_cg</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>jtag_control[1:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>irq_map[31:0][2:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>irq_mask[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>ace_isolation_ctl</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>irq_isolation_ctl</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>fcb_isolation_ctl</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>ahb_isolation_ctl</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>axi1_isolation_ctl</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>axi0_isolation_ctl</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr><tr>
<td>rev_id[7:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>INPUT</td>
</tr><tr>
<td>chip_id[7:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>INPUT</td>
</tr><tr>
<td>vendor_id[15:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>INPUT</td>
</tr><tr>
<td>deassert_bcpu_rstn</td>
<td class="s9 cl">Yes</td>
<td class="s9 cl">Yes</td>
<td class="s9 cl">Yes</td>
<td>INPUT</td>
</tr><tr>
<td>bus_rstn</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s9 cl">Yes</td>
<td>INPUT</td>
</tr><tr>
<td>sram_rstn</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s9 cl">Yes</td>
<td>INPUT</td>
</tr><tr>
<td>lock</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s9 cl">Yes</td>
<td>INPUT</td>
</tr><tr>
<td>dskewcallock</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>INPUT</td>
</tr><tr>
<td>dskewcalout[11:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>INPUT</td>
</tr><tr>
<td>clk_sel_status[1:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>INPUT</td>
</tr></table><br clear=all>
<table align=left class="sortable noborder">
<caption><b>Signal Details</b></caption>
<tr class="sortablehead">
<td class="alfsrt">Name</td><td class="alfsrt">Toggle</td><td class="alfsrt">Toggle 1->0</td><td class="alfsrt">Toggle 0->1</td></tr><tr>
<td>rg_rdat_mux[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_rdat_mux_d[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>wstr_b[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_idrev_rreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_sw_rst_control_rreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_pll_config_0_rreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_pll_config_1_rreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_pll_config_2_rreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_pll_config_3_rreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_pll_status_rreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_divider_conctrol_rreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_gating_control_rreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_debug_control_rreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_irq_mask_map_control_rreq[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_isolation_control_rreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_clk_sel_status_rreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_main_divider_conctrol_rreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_sw_rst_control_wreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_pll_config_0_wreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_pll_config_1_wreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_pll_config_2_wreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_pll_config_3_wreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_divider_conctrol_wreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_gating_control_wreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_debug_control_wreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_irq_mask_map_control_wreq[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_isolation_control_wreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_main_divider_conctrol_wreq</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_idrev[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_sw_rst_control[0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_sw_rst_control[2:1]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s9 cl">Yes</td>
</tr><tr>
<td>rg_sw_rst_control[31:3]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_pll_config_0[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_pll_config_1[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_pll_config_2[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_pll_config_3[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_pll_status[12:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_pll_status[13]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s9 cl">Yes</td>
</tr><tr>
<td>rg_pll_status[31:14]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_divider_conctrol[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_gating_control[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_debug_control[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_irq_mask_map_control[31:0][31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_isolation_control[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_clk_sel_status[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr><tr>
<td>rg_main_divider_conctrol[31:0]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
</tr></table><br clear=all>
</div>
</div>
<div class="ui-layout-center-inner-north">
<div id="center-bread-crumb" class="breadCrumb module urg-margin-bottom">
  <ul name="inst_tag_136413">
    <li>
      <a href="#Line">Line</a>    </li>
    <li>
      <a href="#Cond">Cond</a>    </li>
    <li>
      <a href="#Toggle">Toggle</a>    </li>
  </ul>
  <ul name="tag_soc_scu_registers">
    <li>
      <a href="#Line">Line</a>    </li>
    <li>
      <a href="#Cond">Cond</a>    </li>
    <li>
      <a href="#Toggle">Toggle</a>    </li>
  </ul>
</div>
</div>
</div>
<div class="ui-layout-south">
<table align=center><tr><td class="s0 cl">0%</td>
<td class="s1 cl">10%</td>
<td class="s2 cl">20%</td>
<td class="s3 cl">30%</td>
<td class="s4 cl">40%</td>
<td class="s5 cl">50%</td>
<td class="s6 cl">60%</td>
<td class="s7 cl">70%</td>
<td class="s8 cl">80%</td>
<td class="s9 cl">90%</td>
<td class="s10 cl">100%</td></tr></table></div>
</body>
</html>
