\documentclass{ufscThesis/ufscThesis} % Definicao do documentclass ufscThesis	

%----------------------------------------------------------------------
% Pacotes usados especificamente neste documento
\usepackage{graphicx} % Possibilita o uso de figuras e gr�ficos
\usepackage{color}    % Possibilita o uso de cores no documento
\usepackage{listings}


\usepackage{multirow}
\usepackage{url}
%\usepackage{hyperref}
%----------------------------------------------------------------------
% Comandos criados pelo usu�rio
\newcommand{\afazer}[1]{{\color{red}{#1}}} % Para destacar uma parte a ser trabalhada

%----------------------------------------------------------------------
% Identificadores do trabalho
% Usados para preencher os elementos pr�-textuais
\instituicao[a]{Universidade Federal de Santa Catarina} % Opcional
\departamento[a]{INE}
\curso[o]{Programa de ...}
\documento[a]{Tese} % [o] para disserta��o [a] para tese
\titulo{Portando o EPOS para a Zedboard}
%\subtitulo{Subt�tulo (se houver)} % Opcional
\autor{Bruno Farias de Loreto}
\grau{...}
\local{Florianópolis} % Opcional (Florian�polis � o padr�o)
\data{04}{Março}{2014}
\orientador[Orientador\\Universidade Federal de Santa Catarina]{Prof. Dr. Antônio Augusto Fröhlich}
\coorientador[Coorientador\\Universidade ...]{Prof. Dr.}
\coordenador[Coordenador\\Universidade ...]{Prof. Dr. }

\numerodemembrosnabanca{4} % Isso decide se haver� uma folha adicional
\orientadornabanca{sim} % Se faz parte da banca definir como sim
\coorientadornabanca{sim} % Se faz parte da banca definir como sim
\bancaMembroA{Primeiro membro\\Universidade ...} %Nome do presidente da banca
\bancaMembroB{Segundo membro\\Universidade ...}      % Nome do membro da Banca
\bancaMembroC{Terceiro membro\\Universidade ...}     % Nome do membro da Banca
\bancaMembroD{Quarto membro\\Universidade ...}       % Nome do membro da Banca
%\bancaMembroE{Quinto membro\\Universidade ...}       % Nome do membro da Banca

%\dedicatoria{Este trabalho � dedicado a ...}

%\agradecimento{Inserir os agradecimentos aos colaboradores � execu��o do trabalho.}

%\epigrafe{Texto da Ep�grafe. Cita��o relativa ao tema do trabalho. � opcional. A ep�grafe pode tamb�m aparecer na abertura de cada se��o ou cap�tulo.}
%{(Autor da ep�grafe, ano)}

\textoResumo {
Sistemas embarcados crescem em poder de processamento conforme o mercado faz suas demandas. Com a difus�o de aparelhos mais potentes (no �mbito de sistemas embarcados) como smartphones e tablets, processadores RISC alcan�aram clocks da ordem de gigahertz, bem como mais \emph{cores}. Processadores multicores possibilitam linhas de pesquisa que precisam de paralelismo real para serem validadas, como por exemplo o estudo do subsistema de mem�ria compartilhada do EPOS em um RISC. Este trabalho visa descrever e documentar como o sistema operacional EPOS foi portado para uma plataforma \emph{multicore}.
}
\palavrasChave {Systemas Operacionais. Portabilidade. EPOS.}
 
\textAbstract {
}
\keywords {Operating Systems. Porting. EPOS.}

%----------------------------------------------------------------------
% In�cio do documento                                
%\begin{document}
%\section{EXPOSI��O DO TEMA OU MAT�RIA}
%\subsection{Exemplo de como gerar a lista de s�mbolos e abreviaturas}
%
%Para gerar a lista de s�mbolos e abreviaturas use os comandos
%
%\abreviatura{ABNT}{Associa��o Brasileira de Normas T�cnicas}
%\abreviatura{IBGE}{Instituto Brasileiro de Geografia e Estat�stica}
%\simbolo{$\int$}{Integral}
%\simbolo{$\prod$}{Produt�rio}
%
%\begin{lstlisting}
%\simbolo{s�mbolo}{descri��o}
%\end{lstlisting}
%
%\begin{lstlisting}
%\abreviatura{abreviatura}{descri��o}
%\end{lstlisting}
%
%\subsubsection{Exemplo de cita��es no \LaTeX}
%
%Segundo \citeonline{alves_2001} ...
%
%...no final da frase \cite{abnt14724,BU_formatoA5}
%--------------------------------------------------------

\abreviatura{TCM}{\emph{Tightly Coupled Memory}}
\abreviatura{MMU}{\emph{Memory Management Unit}}
\abreviatura{SP}{\emph{Stack Pointer}}
\abreviatura{PC}{\emph{Program Counter}}
\abreviatura{LR}{\emph{Link Register}}
\abreviatura{CPSR}{\emph{Current Program Status Register}. O registrador que armazena o atual status do processador operante.}
\abreviatura{SPSR}{\emph{Saved Program Status Register}. (Registrador que armazena o valor de CPSR no momento imediatamente anterior ao acontecimento de uma exceção, deste modo o antigo valor de CPSR pode ser restaurado quando a exceção for tratada.}
\abreviatura{CP15}{\emph{System Control Coprocessor}}
\abreviatura{IRQ}{Interrupção normal.}
\abreviatura{FIQ}{\emph{Fast Interrupt}.}
%\abreviatura{SCR}{\emph{ }}
\abreviatura{APSR}{\emph{Application Program Status Register}. Armazena uma cópia do estado das \emph{flags} da unidade lógico-aritimética. Conhecido também como \emph{flag} do código condicional, usados para determinar se uma instrução condicional deve ser executada ou não.}
\abreviatura{GIC}{\emph{Generic Interrupt Controler}}
\abreviatura{rx}{Quando a abreviação rx aparecer, ela estar� se referindo genericamente � qualquer um dos 13 primeiros registradores de prop�sito geral do ARM9 [r0-r12].}
\abreviatura{PPI}{\emph{Private Peripheral Interrupt.}}
\abreviatura{SGI}{\emph{Software Generated Interrupt.}}
\abreviatura{SPI}{\emph{Shared Peripheral Interrupt.}}
\abreviatura{PS}{\emph{Processing system.}}
\abreviatura{PL}{\emph{Programmable Logic.}}
\abreviatura{SMC}{\emph{Static Memory Controller}}
\abreviatura{TSC}{\emph{Time Stamp Counter.}}
\abreviatura{FPGA}{\emph{Field-Programmable Gate Array}. Hardware reconfigurável, o qual têm as suas funcionalidades definidas exclusivamente pelos usuários.}


\begin{document}

%\capa  
\folhaderosto[comficha] % Se nao quiser imprimir a ficha, � s� n�o usar o par�metro
\folhaaprovacao
\paginadedicatoria
\paginaagradecimento
\paginaepigrafe
\paginaresumo
\paginaabstract
%\pretextuais % Substitui todos os elementos pre-textuais acima
\listadefiguras % as listas dependem da necessidade do usu�rio
\listadetabelas 
\listadeabreviaturas
\listadesimbolos
\sumario
%--------------------------------------------------------
% Elementos textuais

\chapter{Introdu��o}

O presente trabalho visa descrever como foi feito o port do sistema operacional EPOS para a plataforma Zedboard, bem como comentar sobre as decis�es tomadas e problemas enfrentados.

\section{Motiva��o}
EPOS � um sistema operacional que visa reduzir o custo de produ��o das aplica��es embarcadas provendo um ambiente onde a aplica��o do desenvolvedor possa rodar sem que ele tenha que lidar com configura��es de baixo n�vel. Sendo assim � importante que o EPOS seja portado para um grande n�mero de plataformas, do contr�rio o mesmo n�o teria utilidade pr�tica.

Zedboard � uma plataforma que usa o SoC Xilinx 7000, que por sua vez possui o processador \emph{dualcore} ARM Cortex A9. Existe uma dupla motiva��o para se fazer o port para esta plataforma: Primeiro que o EPOS ainda n�o foi portado para um processador RISC \emph{multicore}, e acredita-se que este port poder� possibilitar linhas de pesquisa com o EPOS que antes s� poderiam ser feitos num CISC, algo que n�o � o ideal considerando-se o nicho de aplica��o do EPOS. O segundo fator est� relacionado com o pr�prio Zedboard. Dentro do LISHA (Laborat�rio de Integra��o Software-Hardware) h� uma linha de pesquisa sobre Smart Homes (ou Smart Buildings) em cujo contexto se pretende usar um Zedboard. Mais detalhes sobre Smart Homes est�o presentes nas pr�ximas se��es.

\section{Objetivos Gerais}

O objetivo deste trabalho � portar o sistema operacional EPOS e documentar este processo no presente documento. O port consiste em adaptar os componentes que, dentro da arquitetura do EPOS, s�o chamados de mediadores de hardware. Cada mediador precisa ser refeito para cada plataforma.
Este trabalho ter� certo direcionamento para as pessoas que no futuro precisem fazer um novo port do EPOS, de modo que elas n�o precisem passar pelos mesmos problemas e possam fazer isto mais eficientemente.

\section{Objetivos Espec�ficos}
Dos objetivos espec�ficos, pode-se organiz�-los da forma:

\begin{enumerate}
    \item Estudo da arquitetura do EPOS, da arquitetura do ARM Cortex A9 e do Zedboard.
    \item Ports
    \begin{enumerate}
        \item Timers
        \item Controlador de Interrup��o
        \item MMU
        \item CPU
        \item Inicializa��o elf e Multicore
    \end{enumerate}
    \item Valida��es
    \begin{enumerate}
        \item Escalonadores em single e multicore
        \item Threads
        \item Thread Peri�dica
        \item Alarmes
        \item Cronometro
        \item Sincroniza��o
    \end{enumerate}
    \item Documenta��o
\end{enumerate}

\chapter{Conceitos B�sicos}

%source: http://epos.lisha.ufsc.br/EPOS+User+Guide
\section{EPOS}

EPOS (Embedded Parallel Operating System) � um sistema operacional orientado a aplica��o, cujo design chama-se ADESD \emph{Application-Driven Embedded System Design Method}), proposto por Fr�hlich. A ideia central do EPOS � prover um sistema operacional m�nimo, de modo a minimizar o \emph{overhead} da exist�ncia de um sistema operacional, deixando o processador livre para executar a aplica��o do desenvolvedor\cite{epos_user_guide}.

Como o objetivo � criar um ambiente em que o desenvolvedor possa rapidamente produzir suas aplica��es, EPOS prov� v�rios utilit�rios comumente usados em aplica��es, como filas, listas, tabelas de hashs, vetores, sem�foros, OStream (para imprimir na tela), n�meros aleat�rios, c�lculo de CRC e etc. Al�m destes utilit�rios, EPOS tamb�m prov� uma s�rie de componentes como threads, alarmes, cronometros, heaps e meios para acessar a rede (internet).

\section{Arquitetura do EPOS}

\textbf{Mediadores de Hardware:} Dentro da arquitetura do EPOS h� o conceito de mediadores de hardware, que s�o os componentes (ou classes) dependentes de plataforma. Idealmente, as �nicas classes que precisam ser modificadas e/ou reimplementadas s�o os mediadores. H� mediadores espec�ficos da placa, como por exemplo Pandaboard, Zedboard e etc; abstra�dos sob o nome de \emph{machine} e mediadores espec�ficos de um processador, abstra�dos sob o nome de \emph{architecture}. No c�digo do EPOS, estes mediadores encontram-se nas pastas \emph{mach} e \emph{arch}.
% Fonte: Hardware Mediators: A Portability Artifact for Component-based Systems
% HAL vs Virtualiza��o vs Mediadores

Mediadores de hardware s�o uma nova alternativa ao tradicional uso de VMs\footnote{Virtual Machines.} e de HAL\footnote{Hardware Abstraction Layer}, proposta por Fr�hlich em seu trabalho \emph{Application-Oriented System Design}\cite{guto_thesis}. O problema do uso de VMs � o seu \emph{overhead} causado devido � tradu��o das opera��es da VM em c�digo nativo. J� o uso de um HAL incorre no problema da manutenibilidade e dificuldade de adap��o � novas arquiteturas muito distintas entre si\cite{hw_mediators}. O HAL n�o conseguiu passar pela prova do tempo, e j� est� sendo considerado obsoleto por distribui��es GNU/Linux populares, como o 
Ubuntu\footnote{\url{http://www.linux-magazine.com/Online/News/Ubuntu-10.04-Alpha-2-Removes-HAL}}, sendo chamado de ``uma grande n�o-manuten�vel bagun�a monol�tica''\footnote{\url{https://wiki.ubuntu.com/Halsectomy}}.



\textbf{Traits:} Traits � uma classe onde se � poss�vel configurar certos componentes do EPOS em tempo de compila��o. L� � poss�vel, por exemplo, de se definir o tamanho da stack e heap do sistema, a sua frequ�ncia de clock bem como ativar ou desativar certas fun��es do sistema. Esta classe normalmente precisa ser alterada em um port, mesmo ela n�o sendo um mediador de hardware.

\textbf{Interface Infladas: } Um conceito importante da arquitetura do EPOS � a Interface Inflada. %http://www.inf.ufsc.br/~guto/publications/aoos.pdf
Em sistemas orientados a aplica��o, fam�lias de abstra��es s�o frequentemente tratadas como entidades �nicas, algo que pode ser vantajoso para o programador da aplica��o, j� que este n�o precisaria se preocupar com qual membro em espec�fico desta fam�lia ele precisaria usar\cite{guto_thesis}.

Interface inflada basicamente � uma interface que declara os m�todos de todas as classes que derivam dela, exportanto assim todos os m�todos daquela fam�lia de abstra��es. Deste modo, o desenvolvedor de aplicativo poderia escrever a aplica��o inteira em termos da interface inflada, relegando a tarefa de configura��o do sistema a um utilit�rio automatizado. Tal utilit�rio poderia, atrav�s de uma an�lise sint�tica do c�digo fonte, escolher quais os membros mais leves da fam�lia exportanda ser�o associados no momento da compila��o\cite[p.~56]{guto_thesis}.

%write about specifics from timers
\begin{figure}[ht!]
    \centering
    \includegraphics[width=7.5cm]{figuras/inflated_interface}
    \caption{Exemplos de uso de interfaces infladas\cite{guto_thesis}.}
\end{figure}


\section{Hardware-alvo}
%source: http://www.zedboard.org/product/zedboard
Zedboard � uma plataforma de desenvolvimento que suporta uma grande variedade de aplica��es, visto que ela possui uma boa gama de interfaces e fun��es para habilitar isto. � uma plataforma dedicada � prototipa��o e \emph{proof-of-concept}. Em seu interior ela possui um Xilinx Zynq 7000 (Z-7020), que � a arquitetura alvo deste porte.

O ZYNQ�-7000 SOC XC7Z020-CLG484-1 conta com o processador Dual ARM� Cortex�-A9 MPCore�. O Zynq possui 4 gradua��es de velocidade de \emph{clock}, a comercial (gradua��o -1), industrial (gradua��o -1 a -2), estendida (-2 a -3) e expandida (-1), sendo a gradua��o -1 a menor velocidade, e a -3 a maior\cite{product_table}.

De acordo com a espec�fica��o da Zedboard\cite{zedboard}, o \emph{clock} m�ximo do processador � de 667MHZ, portanto, tendo como refer�ncia a tabela de dados do Zynq-7000\cite[p.~13]{data_sheet}, chegamos � conclus�o que a gradua��o de velocidade do Zynq usado na Zedboard � de -1 (comercial), esta informa��o se tornar� �til mais � frente.

H� dispon�vel 512mb de RAM DDR3, e um SD card de 4GB. A Zedboard suporta conex�o com JTAG, sa�da serial (usb UART) e conex�o com a internet\cite{xilinx}.

A família Zynq 7000 disponibiliza para o desenvolvedor FPGAs, tornando esta plataforma mais configurável e flexível\cite[p.~26]{ug585}. A PS dessa família é a mesma para cada dispositivo onde ela se encontra, entretanto a PL e recursos de saída/entrada variam entre diferentes dispositivos, como no caso da Zedboard, que possui sua próprio mapeamento de recursos de entrada e saída diferentes da Pandaboard\footnote{Pandaboard é outra plataforma concorrente à Zedboard que também se utiliza do Zynq 7000.}.


\begin{figure}[ht!]
    \centering
    \includegraphics[width=8cm]{figuras/zedboard}
    \caption{Zedboard visto de cima.}
\end{figure}

\subsection{Arquitetura do Zynq 7000}
Como j� citado, o Zynq 7000 possui um processador dual core Cortex A9, cada core possui sua pr�pria MMU e mem�ria cache L1 (instru��es e dados) privada.

%layout de memoria
\subsection{OCM} O \emph{On-chip Memory} � uma pequena mem�ria de 256KB de RAM que fica pr�xima ao processador, e portanto tem um acesso mais r�pido. O OCM pode ser mapeado nos primeiros 256KB do espa�o de endere�amento, ou nos �ltimos 256KB do espa�o de endere�amento\cite{ug585} (como mostrado na tabela \ref{tab.memlayout}).

\subsection{Layout de mem�ria} 
A tabela abaixo � uma simplifica��o do layout de mem�ria do Zynq\footnote{Uma tabela mais completa e detalhada pode ser encontrada em UG585 (v1.6.1), p. 115.}.

\begin{table}[ht]

\centering
\begin{tabular}{ccp{5cm}}
\hline\hline                        %inserts double horizontal lines
Intervalo de endere�o  & Regi�o mapeada & Coment�rios\\ [0.5ex] % inserts table 
%heading
\hline                  % inserts single horizontal line
\verb+0x0000_0000 - 0x0003_FFFF+ & OCM & \parbox{5cm}{OCM quando mapeada em \\mem�ria baixa (padr�o).} \\
\verb+0x0010_0000 - 0x3FFF_FFFF+ & DDR &  \\
\verb+0x4000_0000 - 0xFFFB_FFFF+ & V�rias & \parbox{5cm}{Registradores mapeados em \\mem�ria ou �reas reservadas.} \\
\verb+0xFFFC_0000 - 0xFFFF_FFFF+ & OCM & \parbox{5cm}{OCM quando mapeada em \\mem�ria alta.}\\ [1ex]
\hline %inserts single line
\end{tabular}
\caption{Mapeamento de mem�ria.}
\label{tab.memlayout} % is used to refer this table in the text
\end{table}

A parte que nos interessa � saber que a RAM come�a em \verb+0x0010_0000+ (1MB) e termina em \verb+0x3FFF_FFFF+ (1GB). � �bvio que apesar do mapeamento ir at� 1GB, o sistema est� limitado a quanto de mem�ria f�sica existe, que no caso s�o 512MB.




\subsection{Modos de Opera��o}
A arquitetura ARMv7 conta com 9 modos de opera��o (7 por padr�o, mais 2 com extens�es habilidadas), sendo que o �nico modo n�o privilegiado � o modo de usu�rio, os demais 7 modos padr�o possuem o mesmo privil�gio dentro do sistema. A principal diferen�a entre um modo e outro � que cada modo conta com um certo subconjunto privado de registradores, visiveis somente no modo em vig�ncia, detalhes sobre estes registradores seguem na se��o seguinte. A tabela abaixo ilustra quais s�o os modos de opera��o dispon�veis\cite[p.~1139]{armarm}%\footnote{ARM DDI 0406C.b (ARM ARM), p. 1139}.
O campo ``Codifica��o'' � usado no registrador CPSR para se verificar ou modificar o modo de opera��o.

\begin{table}[ht]
\centering
\begin{tabular}{ccc}
\hline\hline                        %inserts double horizontal lines
Modo do processador  & Codifica��o & Implementado?\\ [0.5ex] % inserts table 
%heading
\hline                  % inserts single horizontal line
User & 10000 & Sempre \\
FIQ & 10001 & Sempre \\
IRQ & 10010 & Sempre \\
Supervisor & 10011 & Sempre\\
Monitor & 10110 & Com exten��es de seguran�a.\\
Abort & 10111 & Sempre\\
Hyp & 11010 & Com exten��es de virtualiza��o.\\
Undefined & 11011 & Sempre\\
System & 11111 & Sempre\\[1ex]
\hline %inserts single line
\end{tabular}
\caption{Modos do processador.}
\label{tab.processormode} % is used to refer this table in the text
\end{table}

\textbf{Modo Usu�rio:} Modo n�o-privilegiado de execu��o. Neste modo somente � poss�vel de se fazer acesso n�o privilegiado aos recursos do hardware (n�o prodendo acessar as �reas protegidas). N�o � poss�vel de se mudar para outro modo de opera��o quando neste.

\textbf{Modo Sistema:} Modo privilegiado de execu��o. Este modo usa os mesmos registradores que o modo usu�rio e nenhuma exce��o leva a este modo.

\textbf{Modo Supervisor:} � o modo padr�o para que o processador utiliza quando exce��o do tipo \emph{Supervisor Call} � recebida.
Para gerar um \emph{Supervisor Call}, usa-se a instru��o \verb+svc+. O processador entra neste modo ao se resetar.

\textbf{Modo Aborto:} Modo que o processador entra quando recebe uma interrup��o do tipo \emph{prefetch abort} ou \emph{data abort}.

\textbf{Modo Indefinido:} Modo que o processador entra quando se tenta executar uma instru��o n�o definida.

\textbf{Modo FIQ:} Modo que o processador entra quando recebe uma interrup��o FIQ.

\textbf{Modo IRQ:} Modo que o processador entra quando recebe uma interrup��o IRQ.

\textbf{Modo Hipervisor:} Este modo possui ainda mais privil�gios que os demais modos, mas somente existe quando as exten��es de virtualiza��o est�o ativas (fora do escopo deste trabalho).

\textbf{Modo Monitor:} Modo que o processador entra quando recebe uma interrup��o \emph{Secure Monitor Call}, \verb+SMC+. Este modo est� fora do escopo do trabalho.


\begin{figure}[ht!]
    \centering
    \includegraphics[width=12cm]{figuras/banked_registers}
    \caption{Banked registers.}
\end{figure}

\subsection{GIC}
O GIC (\emph{Generic Interrupt Controller}) � um componente que centraliza e administra todas as interrup��es do sistema, ativando, desativando, mascarando e priorizando as fontes de interrup��o.

\subsection{Tipos de Interrup��o} %ug585 p. 192

\textbf{Interrup��o Gerada por Software: }
Cada CPU pode se interromper, interromper outra CPU, ou ambas CPUs usando SGIs (\emph{Software Generated Interrupts}). Existem 16 interrup��es geradas por software, que podem ser geradas escrevendo o n�mero da interrup��o ([0-15]), junto com o n�mero da CPU alvo no registrador ICDSGIR. Esta escrita ocorre dentro do barramento privado da pr�pria CPU. Cada CPU possui seu pr�prio conjunto privado de registradores de SGIs para gerarem uma (ou mais) das 16 SGIs poss�veis. � poss�vel de se limpar uma interrup��o lendo o registrador ICCIAR (\emph{Interrupt Acknowledge}) ou escrevendo 1 nos bits correspondentes do registrador ICDICPR (\emph{Interrupt Clear-Pending}).
\\\\
\textbf{Interrup��es de Perif�ricos Privados da CPU: }
Cada CPU est� conectada a um conjunto privado de 5 interrup��es de perif�ricos, s�o eles: Rel�gio Global (\emph{Global Timer}), nFIQ (\emph{Fast Interrupt}), Rel�gio privado da CPU, \emph{Watchdog} privado da CPU e nIRQ (interrup��o vinda da l�gica program�vel).
\\\\
\textbf{Interrup��es de Perif�ricos Compartilhados: }
Existem cerca de 60 interrup��es de diversos modulos que podem ser roteadas para um ou ambos processadores, ou para a l�gica program�vel. O GIC � respons�vel por administrar estas interrup��es.

\begin{figure}[ht!]
    \centering
    \includegraphics[width=15cm]{figuras/zynq-7000}
    \caption{Arquitetura do Zynq 7000.}
\end{figure}

\subsection{Cron�metros (\emph{timers})}
Cada um dos \emph{cores} possui um cron�metro privado de 32 bits e ambos \emph{cores} compartilham um cron�metro global de 64 bits. Estes rel�gios trabalham numa frequ�ncia sempre igual � metade da frequ�ncia da CPU.
No n�vel de sistema (\emph{sistem-level (PL)}), h� dois cron�metros triplos, cujas frequ�ncias s�o sempre um quarto e um sexo da frequ�ncia da CPU.




\subsection{\emph{Clocks}}

%30 <= PS_CLK <= 60MHZ

\cite[p.~622]{ug585}

\begin{table}[ht]
\centering
\begin{tabular}{ccc}
\hline\hline
Nomenclatura & \emph{Clock Ratio} & M�xima frequ�ncia da CPU\\[0.5ex]
\hline
CPU\_6x4x & \multirow{4}{*}{6:2:1} & 667 MHZ\\
CPU\_3x2x &                        & 333 MHZ\\
CPU\_2x   &                        & 222 MHZ\\
CPU\_1x   &                        & 111 MHZ\\
\hline
CPU\_6x4x & \multirow{4}{*}{4:2:1} & 533 MHZ\\
CPU\_3x2x &                        & 267 MHZ\\
CPU\_2x   &                        & 267 MHZ\\
CPU\_1x   &                        & 133 MHZ\\[1ex]
\hline
\end{tabular}
\caption{M�ximas frequ�ncias poss�veis para cada configura��o de \emph{clock}. Para uma lista mais completa (com as diferentes gradua��es de \emph{clock}), veja \cite[p.~13]{data_sheet}.}
\end{table}

\begin{figure}[ht!]
    \centering
    \includegraphics[width=8cm]{figuras/zedboard}
    \caption{Diagrama de blocos dos \emph{clocks} dispon�veis no Zynq.}
\end{figure}

\subsection{UART}
A UART (Universal Asynchronous Receiver/Transmitter) � um componente que trata da sa�da e entrada serial do sistema, portanto sendo o componente respons�vel por transmitir e receber caracteres, sendo necess�rio para impress�o em tela. As duas principais fun��es na classe da UART dentro do EPOS s�o justamente a put(char c) e get(). O Zynq possui duas UARTs.



\subsection{MMU} %http://epos.lisha.ufsc.br/EPOS+User+Guide#MMU

A MMU (\emph{Memory Managemed Unit}) � um componente respons�vel por gerenciar a mem�ria de um sistema. � este componente o respons�vel por traduz o endere�amento f�sica em endere�amento l�gico e vice-versa. Uma das principais vantagens de seu uso � a possibilidade de prote��o de mem�ria.

\section{Ambiente de Desenvolvimento}

QEMU, JTAG, crosscompilers...

\chapter{Porte}

Nesta se��o ser� discutido como foi o porte de cada mediador de hardware, explicando as decis�es e dificuldades encontradas.
%escrever sobre registradores mapeados em mem�ria, exemplificar como se escreve neles.
Antes de entrar nas especif�cidades de cada componente, � interessante colocar aqui alguns conceitos comuns que s�o usados em cada mediador.

A maneira usada para se comunicar, configurar e ler o estado de um dado componente de hardware se d� atrav�s da leitura e/ou escrita em registradores mapeados em mem�ria. Um registrador mapeado em mem�ria basicamente � uma regi�o fixa da mem�ria, onde uma escrita naquela posi��o indica uma escrita no registrador l� mapeado.
Exemplificando, a UART possui um registrador chamado rcvr\_timeout\_reg0, respons�vel por indicar quantos ciclos\footnote{Na realidade � o n�mero de baud\_sample que se passaram.} a UART deve esperar um novo caractere chegar antes de emitir uma interrup��o de \emph{timeout}. Este registrador est� mapeado na posi��o de mem�ria 0xE000001C para a UART0. Portanto, para configurar que o n�mero de ciclos esperado seja de 20, basta escrever este n�mero naquela posi��o. Uma maneira de fazer esta escrita, por exemplo, em C/C++, �: \verb+*((unsigned long*)0xE000001C) = 20;+.



\section{Boot}
\section{Porte da UART}

A inicializa��o da UART foi feita de acordo com como o sugerido pelo manual em \cite[p.~554]{ug585}. Nesta se��o ser� comentado as decis�es tomadas na configura��o inicial da UART, em particular por causa dos momentos em que o manual precisava que o desenvolvedor tomasse uma decis�o.

A primeira decis�o que foi necess�ria � a de escabelecer qual ser� a taxa de transmiss�o (\emph{Baud Rate}) da UART. 

\begin{figure}[h!]
    \centering
    \includegraphics[width=10cm]{figuras/uart_board_rate}
    \caption{Esquem�tico de como � criada a taxa de transmiss�o.}
\end{figure}

Primeiramente foi necess�rio de se configurar o clock de refer�ncia da UART, que foi definido como 

\section{Porte do Rel�gio}





\bibliographystyle{ufscThesis/ufsc-alf}
\bibliography{references}

%--------------------------------------------------------
% Elementos p�s-textuais
%\apendice
%\chapter{Exemplificando um Ap�ndice}
%Texto do Ap�ndice aqui. 

%\anexo
%\chapter{Exemplificando um Anexo}
%Texto do anexo aqui.
\end{document}
