TimeQuest Timing Analyzer report for mp_EC2
Fri May 27 20:13:57 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; mp_EC2                                             ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 283.53 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -2.527 ; -55.420            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.295 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -70.914                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.527 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.366     ; 3.156      ;
; -2.453 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.083     ; 3.365      ;
; -2.254 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 3.197      ;
; -2.201 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 3.144      ;
; -2.180 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.231      ; 3.406      ;
; -2.142 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 3.085      ;
; -2.089 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 3.032      ;
; -2.068 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.231      ; 3.294      ;
; -2.057 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 3.000      ;
; -2.055 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.998      ;
; -2.055 ; A[3]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.660      ;
; -2.055 ; A[3]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.660      ;
; -2.055 ; A[3]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.660      ;
; -2.055 ; A[3]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.660      ;
; -2.055 ; A[3]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.660      ;
; -2.051 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.994      ;
; -2.047 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.366     ; 2.676      ;
; -2.034 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.083     ; 2.946      ;
; -2.021 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.964      ;
; -2.006 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.949      ;
; -1.979 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.922      ;
; -1.953 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.896      ;
; -1.947 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.231      ; 3.173      ;
; -1.944 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.887      ;
; -1.943 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.886      ;
; -1.942 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.885      ;
; -1.941 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.884      ;
; -1.939 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.882      ;
; -1.937 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.366     ; 2.566      ;
; -1.896 ; A[2]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.501      ;
; -1.896 ; A[2]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.501      ;
; -1.896 ; A[2]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.501      ;
; -1.896 ; A[2]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.501      ;
; -1.896 ; A[2]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.501      ;
; -1.892 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.835      ;
; -1.888 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.831      ;
; -1.865 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.808      ;
; -1.839 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.782      ;
; -1.835 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.778      ;
; -1.829 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.231      ; 3.055      ;
; -1.825 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.768      ;
; -1.824 ; A[7]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.429      ;
; -1.824 ; A[7]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.429      ;
; -1.824 ; A[7]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.429      ;
; -1.824 ; A[7]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.429      ;
; -1.824 ; A[7]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.429      ;
; -1.823 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.766      ;
; -1.818 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; 0.231      ; 3.044      ;
; -1.811 ; state.s_jpos                                                                                                ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.082     ; 2.724      ;
; -1.811 ; state.s_jpos                                                                                                ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.082     ; 2.724      ;
; -1.811 ; state.s_jpos                                                                                                ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.082     ; 2.724      ;
; -1.811 ; state.s_jpos                                                                                                ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.082     ; 2.724      ;
; -1.811 ; state.s_jpos                                                                                                ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.082     ; 2.724      ;
; -1.803 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.746      ;
; -1.771 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.714      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.712 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.231      ; 2.938      ;
; -1.706 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.649      ;
; -1.701 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.644      ;
; -1.557 ; A[0]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.489      ;
; -1.557 ; A[0]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.489      ;
; -1.557 ; A[0]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.489      ;
; -1.557 ; A[0]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.489      ;
; -1.557 ; A[0]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.489      ;
; -1.541 ; A[5]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.146      ;
; -1.541 ; A[5]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.146      ;
; -1.541 ; A[5]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.146      ;
; -1.541 ; A[5]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.146      ;
; -1.541 ; A[5]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.146      ;
; -1.511 ; A[4]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.116      ;
; -1.511 ; A[4]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.116      ;
; -1.511 ; A[4]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.116      ;
; -1.511 ; A[4]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.116      ;
; -1.511 ; A[4]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 2.116      ;
; -1.507 ; state.s_fetch                                                                                               ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.438      ;
; -1.507 ; state.s_fetch                                                                                               ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.438      ;
; -1.507 ; state.s_fetch                                                                                               ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.438      ;
; -1.507 ; state.s_fetch                                                                                               ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.438      ;
; -1.507 ; state.s_fetch                                                                                               ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.438      ;
; -1.494 ; state.s_jz                                                                                                  ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.082     ; 2.407      ;
; -1.494 ; state.s_jz                                                                                                  ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.082     ; 2.407      ;
; -1.494 ; state.s_jz                                                                                                  ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.082     ; 2.407      ;
; -1.494 ; state.s_jz                                                                                                  ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.082     ; 2.407      ;
; -1.494 ; state.s_jz                                                                                                  ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.082     ; 2.407      ;
; -1.467 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.410      ;
; -1.461 ; A[0]                                                                                                        ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.392      ;
; -1.459 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.402      ;
; -1.375 ; A[6]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 1.980      ;
; -1.375 ; A[6]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 1.980      ;
; -1.375 ; A[6]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 1.980      ;
; -1.375 ; A[6]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 1.980      ;
; -1.375 ; A[6]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.390     ; 1.980      ;
; -1.365 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.308      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.295 ; memory_address[0]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.398      ; 0.880      ;
; 0.298 ; memory_address[3]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.398      ; 0.883      ;
; 0.298 ; memory_address[4]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.398      ; 0.883      ;
; 0.317 ; memory_address[2]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.398      ; 0.902      ;
; 0.321 ; A[0]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.403      ; 0.911      ;
; 0.323 ; A[1]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.403      ; 0.913      ;
; 0.354 ; memory_address[1]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.398      ; 0.939      ;
; 0.355 ; halt~reg0                                                                                ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; state.s_halt                                                                             ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; MemWr                                                                                    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.577      ;
; 0.371 ; state.s_start3                                                                           ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.064      ; 0.592      ;
; 0.372 ; state.s_decode2                                                                          ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.593      ;
; 0.378 ; PC[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.397 ; state.s_decode                                                                           ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.618      ;
; 0.408 ; state.s_fetch                                                                            ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.064      ; 0.629      ;
; 0.408 ; MemWr                                                                                    ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.381      ; 0.976      ;
; 0.482 ; state.s_start                                                                            ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.064      ; 0.703      ;
; 0.505 ; state.s_store2                                                                           ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.727      ;
; 0.518 ; state.s_start2                                                                           ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.064      ; 0.739      ;
; 0.523 ; state.s_store                                                                            ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.065      ; 0.745      ;
; 0.561 ; PC[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.782      ;
; 0.561 ; PC[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.782      ;
; 0.561 ; state.s_store                                                                            ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.783      ;
; 0.563 ; PC[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.784      ;
; 0.563 ; PC[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.784      ;
; 0.564 ; PC[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.785      ;
; 0.564 ; PC[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.785      ;
; 0.565 ; PC[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.786      ;
; 0.565 ; PC[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.786      ;
; 0.584 ; PC[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.805      ;
; 0.594 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; IR[5]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.114      ; 0.865      ;
; 0.631 ; A[5]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.089      ; 0.907      ;
; 0.645 ; A[4]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.089      ; 0.921      ;
; 0.646 ; A[2]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.089      ; 0.922      ;
; 0.647 ; A[3]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.089      ; 0.923      ;
; 0.659 ; state.s_decode                                                                           ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.880      ;
; 0.659 ; state.s_decode                                                                           ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.880      ;
; 0.660 ; A[7]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.089      ; 0.936      ;
; 0.660 ; state.s_decode                                                                           ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.881      ;
; 0.662 ; state.s_decode                                                                           ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.883      ;
; 0.666 ; A[6]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.089      ; 0.942      ;
; 0.666 ; state.s_decode                                                                           ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.887      ;
; 0.695 ; state.s_halt                                                                             ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.065      ; 0.917      ;
; 0.701 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; IR[6]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.114      ; 0.972      ;
; 0.701 ; IR[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.065      ; 0.923      ;
; 0.702 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7] ; IR[7]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.114      ; 0.973      ;
; 0.736 ; IR[5]                                                                                    ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; -0.255     ; 0.638      ;
; 0.822 ; state.s_decode3                                                                          ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.082      ; 1.061      ;
; 0.823 ; state.s_decode3                                                                          ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.082      ; 1.062      ;
; 0.824 ; state.s_decode3                                                                          ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; 0.082      ; 1.063      ;
; 0.825 ; IR[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 1.047      ;
; 0.826 ; state.s_decode3                                                                          ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.082      ; 1.065      ;
; 0.828 ; IR[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 1.050      ;
; 0.828 ; IR[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 1.050      ;
; 0.828 ; state.s_decode3                                                                          ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; 0.082      ; 1.067      ;
; 0.829 ; state.s_decode3                                                                          ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; 0.082      ; 1.068      ;
; 0.830 ; IR[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 1.052      ;
; 0.835 ; PC[1]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.056      ;
; 0.835 ; PC[3]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.056      ;
; 0.851 ; PC[0]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.072      ;
; 0.851 ; PC[2]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.072      ;
; 0.853 ; A[2]                                                                                     ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.077      ; 1.087      ;
; 0.853 ; PC[0]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.074      ;
; 0.853 ; PC[2]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.074      ;
; 0.854 ; A[4]                                                                                     ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.077      ; 1.088      ;
; 0.863 ; state.s_input                                                                            ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.373      ; 1.393      ;
; 0.863 ; state.s_input                                                                            ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.373      ; 1.393      ;
; 0.863 ; state.s_input                                                                            ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.373      ; 1.393      ;
; 0.863 ; state.s_input                                                                            ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.373      ; 1.393      ;
; 0.863 ; state.s_input                                                                            ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.373      ; 1.393      ;
; 0.863 ; state.s_input                                                                            ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.373      ; 1.393      ;
; 0.865 ; IR[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.065      ; 1.087      ;
; 0.869 ; IR[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.065      ; 1.091      ;
; 0.870 ; IR[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.065      ; 1.092      ;
; 0.875 ; A[6]                                                                                     ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.077      ; 1.109      ;
; 0.918 ; IR[7]                                                                                    ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; -0.255     ; 0.820      ;
; 0.923 ; IR[5]                                                                                    ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; -0.255     ; 0.825      ;
; 0.924 ; IR[5]                                                                                    ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; -0.255     ; 0.826      ;
; 0.928 ; IR[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 1.150      ;
; 0.929 ; state.s_fetch                                                                            ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.150      ;
; 0.929 ; state.s_fetch                                                                            ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.150      ;
; 0.929 ; state.s_fetch                                                                            ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.150      ;
; 0.929 ; state.s_fetch                                                                            ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.150      ;
; 0.929 ; state.s_fetch                                                                            ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.150      ;
; 0.937 ; IR[5]                                                                                    ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; -0.255     ; 0.839      ;
; 0.938 ; IR[5]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; -0.255     ; 0.840      ;
; 0.939 ; IR[7]                                                                                    ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; -0.255     ; 0.841      ;
; 0.940 ; IR[7]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; -0.255     ; 0.842      ;
; 0.945 ; PC[1]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.166      ;
; 0.947 ; PC[1]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.168      ;
; 0.947 ; IR[5]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; -0.255     ; 0.849      ;
; 0.950 ; IR[7]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; -0.255     ; 0.852      ;
; 0.951 ; IR[5]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; -0.255     ; 0.853      ;
; 0.963 ; IR[7]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; -0.255     ; 0.865      ;
; 0.963 ; PC[0]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.184      ;
; 0.965 ; IR[7]                                                                                    ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; -0.255     ; 0.867      ;
; 0.965 ; PC[0]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.186      ;
; 0.968 ; A[1]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.391      ; 1.516      ;
; 0.968 ; A[1]                                                                                     ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.391      ; 1.516      ;
; 0.969 ; IR[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.065      ; 1.191      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; halt~reg0                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_halt                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_input                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jpos                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jz                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_sub                                                                                                       ;
; 0.102  ; 0.332        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.102  ; 0.332        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.102  ; 0.332        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.106  ; 0.336        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                          ;
; 0.106  ; 0.336        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                          ;
; 0.106  ; 0.336        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                          ;
; 0.106  ; 0.336        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                          ;
; 0.106  ; 0.336        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                          ;
; 0.106  ; 0.336        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                          ;
; 0.106  ; 0.336        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                          ;
; 0.106  ; 0.336        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                          ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[2]                                                                                                              ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[3]                                                                                                              ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[4]                                                                                                              ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[5]                                                                                                              ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[6]                                                                                                              ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[7]                                                                                                              ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[1]                                                                                                              ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[0]                                                                                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[1]                                                                                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[2]                                                                                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[3]                                                                                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[4]                                                                                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[5]                                                                                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[6]                                                                                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[7]                                                                                                             ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]                                                                                                             ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]                                                                                                             ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]                                                                                                             ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]                                                                                                             ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode                                                                                                    ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start                                                                                                     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start2                                                                                                    ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start3                                                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enter     ; clock      ; 3.212 ; 3.647 ; Rise       ; clock           ;
; input[*]  ; clock      ; 2.178 ; 2.676 ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.002 ; 0.169 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.171 ; 0.311 ; Rise       ; clock           ;
;  input[2] ; clock      ; 2.124 ; 2.637 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.948 ; 2.453 ; Rise       ; clock           ;
;  input[4] ; clock      ; 2.010 ; 2.529 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.898 ; 2.377 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.870 ; 2.363 ; Rise       ; clock           ;
;  input[7] ; clock      ; 2.178 ; 2.676 ; Rise       ; clock           ;
; reset     ; clock      ; 1.166 ; 1.297 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -2.315 ; -2.796 ; Rise       ; clock           ;
; input[*]  ; clock      ; 0.300  ; 0.133  ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.300  ; 0.133  ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.139  ; -0.003 ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.703 ; -2.202 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.533 ; -2.025 ; Rise       ; clock           ;
;  input[4] ; clock      ; -1.594 ; -2.100 ; Rise       ; clock           ;
;  input[5] ; clock      ; -1.486 ; -1.954 ; Rise       ; clock           ;
;  input[6] ; clock      ; -1.459 ; -1.939 ; Rise       ; clock           ;
;  input[7] ; clock      ; -1.756 ; -2.241 ; Rise       ; clock           ;
; reset     ; clock      ; -0.852 ; -0.993 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 7.337 ; 7.357 ; Rise       ; clock           ;
; output[*]  ; clock      ; 7.583 ; 7.522 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.361 ; 6.354 ; Rise       ; clock           ;
;  output[1] ; clock      ; 7.505 ; 7.506 ; Rise       ; clock           ;
;  output[2] ; clock      ; 7.583 ; 7.522 ; Rise       ; clock           ;
;  output[3] ; clock      ; 7.090 ; 7.055 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.567 ; 6.530 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.519 ; 6.477 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.556 ; 6.503 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.694 ; 6.637 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 7.093 ; 7.108 ; Rise       ; clock           ;
; output[*]  ; clock      ; 6.152 ; 6.141 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.152 ; 6.141 ; Rise       ; clock           ;
;  output[1] ; clock      ; 7.284 ; 7.283 ; Rise       ; clock           ;
;  output[2] ; clock      ; 7.327 ; 7.266 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.852 ; 6.814 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.350 ; 6.311 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.303 ; 6.259 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.339 ; 6.284 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.472 ; 6.413 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 316.46 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.160 ; -45.123           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.293 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -70.914                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.160 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.327     ; 2.828      ;
; -2.097 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.074     ; 3.018      ;
; -1.912 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.866      ;
; -1.870 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.824      ;
; -1.849 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.212      ; 3.056      ;
; -1.812 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.766      ;
; -1.770 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.724      ;
; -1.754 ; A[3]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 2.395      ;
; -1.754 ; A[3]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 2.395      ;
; -1.754 ; A[3]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 2.395      ;
; -1.754 ; A[3]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 2.395      ;
; -1.754 ; A[3]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 2.395      ;
; -1.749 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.212      ; 2.956      ;
; -1.742 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.696      ;
; -1.732 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.686      ;
; -1.710 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.327     ; 2.378      ;
; -1.705 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.659      ;
; -1.699 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.074     ; 2.620      ;
; -1.691 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.645      ;
; -1.662 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.616      ;
; -1.642 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.596      ;
; -1.632 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.586      ;
; -1.623 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.212      ; 2.830      ;
; -1.622 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.327     ; 2.290      ;
; -1.621 ; A[2]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 2.262      ;
; -1.621 ; A[2]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 2.262      ;
; -1.621 ; A[2]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 2.262      ;
; -1.621 ; A[2]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 2.262      ;
; -1.621 ; A[2]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 2.262      ;
; -1.620 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.574      ;
; -1.612 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.566      ;
; -1.607 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.561      ;
; -1.605 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.559      ;
; -1.592 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.546      ;
; -1.582 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.536      ;
; -1.561 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.515      ;
; -1.545 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.499      ;
; -1.540 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.494      ;
; -1.529 ; A[7]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 2.170      ;
; -1.529 ; A[7]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 2.170      ;
; -1.529 ; A[7]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 2.170      ;
; -1.529 ; A[7]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 2.170      ;
; -1.529 ; A[7]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 2.170      ;
; -1.522 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.212      ; 2.729      ;
; -1.522 ; state.s_jpos                                                                                                ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.073     ; 2.444      ;
; -1.522 ; state.s_jpos                                                                                                ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.073     ; 2.444      ;
; -1.522 ; state.s_jpos                                                                                                ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.073     ; 2.444      ;
; -1.522 ; state.s_jpos                                                                                                ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.073     ; 2.444      ;
; -1.522 ; state.s_jpos                                                                                                ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.073     ; 2.444      ;
; -1.519 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.473      ;
; -1.519 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; 0.212      ; 2.726      ;
; -1.511 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.465      ;
; -1.506 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.460      ;
; -1.492 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.446      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.459 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.413      ;
; -1.421 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.212      ; 2.628      ;
; -1.405 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.359      ;
; -1.381 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.335      ;
; -1.306 ; A[0]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A[0]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A[0]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A[0]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A[0]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.245      ;
; -1.289 ; A[5]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 1.930      ;
; -1.289 ; A[5]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 1.930      ;
; -1.289 ; A[5]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 1.930      ;
; -1.289 ; A[5]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 1.930      ;
; -1.289 ; A[5]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 1.930      ;
; -1.264 ; A[4]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 1.905      ;
; -1.264 ; A[4]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 1.905      ;
; -1.264 ; A[4]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 1.905      ;
; -1.264 ; A[4]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 1.905      ;
; -1.264 ; A[4]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 1.905      ;
; -1.257 ; state.s_fetch                                                                                               ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.057     ; 2.195      ;
; -1.257 ; state.s_fetch                                                                                               ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.057     ; 2.195      ;
; -1.257 ; state.s_fetch                                                                                               ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.057     ; 2.195      ;
; -1.257 ; state.s_fetch                                                                                               ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.057     ; 2.195      ;
; -1.257 ; state.s_fetch                                                                                               ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.057     ; 2.195      ;
; -1.254 ; state.s_jz                                                                                                  ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.073     ; 2.176      ;
; -1.254 ; state.s_jz                                                                                                  ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.073     ; 2.176      ;
; -1.254 ; state.s_jz                                                                                                  ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.073     ; 2.176      ;
; -1.254 ; state.s_jz                                                                                                  ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.073     ; 2.176      ;
; -1.254 ; state.s_jz                                                                                                  ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.073     ; 2.176      ;
; -1.213 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.167      ;
; -1.195 ; A[0]                                                                                                        ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.133      ;
; -1.187 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.141      ;
; -1.149 ; A[6]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 1.790      ;
; -1.149 ; A[6]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 1.790      ;
; -1.149 ; A[6]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 1.790      ;
; -1.149 ; A[6]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 1.790      ;
; -1.149 ; A[6]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.354     ; 1.790      ;
; -1.095 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.049      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.293 ; memory_address[0]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.356      ; 0.818      ;
; 0.296 ; memory_address[3]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.356      ; 0.821      ;
; 0.296 ; memory_address[4]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.356      ; 0.821      ;
; 0.309 ; halt~reg0                                                                                ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; state.s_halt                                                                             ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; MemWr                                                                                    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.058      ; 0.511      ;
; 0.314 ; memory_address[2]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.356      ; 0.839      ;
; 0.315 ; A[0]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.361      ; 0.845      ;
; 0.318 ; A[1]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.361      ; 0.848      ;
; 0.335 ; state.s_start3                                                                           ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.536      ;
; 0.337 ; state.s_decode2                                                                          ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.342 ; PC[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.346 ; memory_address[1]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.356      ; 0.871      ;
; 0.359 ; state.s_decode                                                                           ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.560      ;
; 0.366 ; MemWr                                                                                    ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.341      ; 0.876      ;
; 0.369 ; state.s_fetch                                                                            ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.057      ; 0.570      ;
; 0.430 ; state.s_start                                                                            ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.057      ; 0.631      ;
; 0.455 ; state.s_store2                                                                           ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.058      ; 0.657      ;
; 0.469 ; state.s_start2                                                                           ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.057      ; 0.670      ;
; 0.473 ; state.s_store                                                                            ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.058      ; 0.675      ;
; 0.506 ; state.s_store                                                                            ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.058      ; 0.708      ;
; 0.507 ; PC[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.708      ;
; 0.507 ; PC[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.708      ;
; 0.508 ; PC[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.709      ;
; 0.508 ; PC[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.709      ;
; 0.509 ; PC[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.710      ;
; 0.509 ; PC[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.710      ;
; 0.510 ; PC[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.711      ;
; 0.510 ; PC[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.711      ;
; 0.525 ; PC[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.726      ;
; 0.533 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; IR[5]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.112      ; 0.789      ;
; 0.598 ; A[5]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.075      ; 0.842      ;
; 0.600 ; state.s_decode                                                                           ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.801      ;
; 0.601 ; state.s_decode                                                                           ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.802      ;
; 0.602 ; state.s_decode                                                                           ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.803      ;
; 0.604 ; state.s_decode                                                                           ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.805      ;
; 0.606 ; state.s_decode                                                                           ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.807      ;
; 0.611 ; A[4]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.075      ; 0.855      ;
; 0.613 ; A[2]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.075      ; 0.857      ;
; 0.614 ; A[3]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.075      ; 0.858      ;
; 0.625 ; A[7]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.075      ; 0.869      ;
; 0.630 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; IR[6]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.112      ; 0.886      ;
; 0.630 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7] ; IR[7]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.112      ; 0.886      ;
; 0.631 ; state.s_halt                                                                             ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.058      ; 0.833      ;
; 0.632 ; A[6]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.075      ; 0.876      ;
; 0.646 ; IR[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.848      ;
; 0.662 ; IR[5]                                                                                    ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; -0.232     ; 0.574      ;
; 0.752 ; PC[1]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.953      ;
; 0.752 ; PC[3]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.953      ;
; 0.755 ; IR[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.058      ; 0.957      ;
; 0.757 ; IR[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.058      ; 0.959      ;
; 0.757 ; PC[2]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.958      ;
; 0.758 ; PC[0]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.959      ;
; 0.759 ; IR[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.058      ; 0.961      ;
; 0.762 ; IR[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.058      ; 0.964      ;
; 0.762 ; state.s_decode3                                                                          ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.073      ; 0.979      ;
; 0.762 ; state.s_decode3                                                                          ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.073      ; 0.979      ;
; 0.763 ; state.s_decode3                                                                          ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; 0.073      ; 0.980      ;
; 0.764 ; PC[2]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.965      ;
; 0.765 ; state.s_decode3                                                                          ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.073      ; 0.982      ;
; 0.765 ; PC[0]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.966      ;
; 0.767 ; state.s_decode3                                                                          ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; 0.073      ; 0.984      ;
; 0.768 ; state.s_decode3                                                                          ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; 0.073      ; 0.985      ;
; 0.772 ; A[4]                                                                                     ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.069      ; 0.985      ;
; 0.772 ; A[2]                                                                                     ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.069      ; 0.985      ;
; 0.785 ; state.s_input                                                                            ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.339      ; 1.268      ;
; 0.785 ; state.s_input                                                                            ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.339      ; 1.268      ;
; 0.785 ; state.s_input                                                                            ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.339      ; 1.268      ;
; 0.785 ; state.s_input                                                                            ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.339      ; 1.268      ;
; 0.785 ; state.s_input                                                                            ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.339      ; 1.268      ;
; 0.785 ; state.s_input                                                                            ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.339      ; 1.268      ;
; 0.790 ; IR[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.992      ;
; 0.792 ; A[6]                                                                                     ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.069      ; 1.005      ;
; 0.793 ; IR[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.995      ;
; 0.793 ; IR[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.995      ;
; 0.832 ; IR[7]                                                                                    ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; -0.232     ; 0.744      ;
; 0.836 ; IR[5]                                                                                    ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; -0.232     ; 0.748      ;
; 0.837 ; IR[5]                                                                                    ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; -0.232     ; 0.749      ;
; 0.841 ; IR[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.058      ; 1.043      ;
; 0.841 ; PC[1]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.042      ;
; 0.847 ; state.s_fetch                                                                            ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.048      ;
; 0.847 ; state.s_fetch                                                                            ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.048      ;
; 0.847 ; state.s_fetch                                                                            ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.048      ;
; 0.847 ; state.s_fetch                                                                            ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.048      ;
; 0.847 ; state.s_fetch                                                                            ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.048      ;
; 0.848 ; PC[1]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.049      ;
; 0.851 ; IR[5]                                                                                    ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; -0.232     ; 0.763      ;
; 0.851 ; IR[7]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; -0.232     ; 0.763      ;
; 0.852 ; IR[5]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; -0.232     ; 0.764      ;
; 0.854 ; IR[7]                                                                                    ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; -0.232     ; 0.766      ;
; 0.854 ; PC[0]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.055      ;
; 0.856 ; IR[5]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; -0.232     ; 0.768      ;
; 0.858 ; IR[5]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; -0.232     ; 0.770      ;
; 0.859 ; IR[7]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; -0.232     ; 0.771      ;
; 0.861 ; PC[0]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.062      ;
; 0.862 ; A[1]                                                                                     ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.355      ; 1.361      ;
; 0.865 ; IR[7]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; -0.232     ; 0.777      ;
; 0.869 ; IR[7]                                                                                    ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; -0.232     ; 0.781      ;
; 0.873 ; A[1]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.355      ; 1.372      ;
; 0.876 ; IR[5]                                                                                    ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; -0.232     ; 0.788      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; halt~reg0                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_halt                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_input                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jpos                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jz                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_sub                                                                                                       ;
; 0.109  ; 0.339        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.109  ; 0.339        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.111  ; 0.341        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.113  ; 0.343        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                          ;
; 0.113  ; 0.343        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                          ;
; 0.113  ; 0.343        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                          ;
; 0.113  ; 0.343        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                          ;
; 0.113  ; 0.343        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                          ;
; 0.113  ; 0.343        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                          ;
; 0.113  ; 0.343        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                          ;
; 0.113  ; 0.343        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                          ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[1]                                                                                                              ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[0]                                                                                                             ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[1]                                                                                                             ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[2]                                                                                                             ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[3]                                                                                                             ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[4]                                                                                                             ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MemWr                                                                                                             ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]                                                                                                             ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]                                                                                                             ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]                                                                                                             ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]                                                                                                             ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; halt~reg0                                                                                                         ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_add                                                                                                       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode                                                                                                    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_halt                                                                                                      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_input                                                                                                     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_jpos                                                                                                      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_jz                                                                                                        ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_load                                                                                                      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start                                                                                                     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start2                                                                                                    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start3                                                                                                    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_store                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enter     ; clock      ; 2.790 ; 3.175 ; Rise       ; clock           ;
; input[*]  ; clock      ; 1.885 ; 2.276 ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.017 ; 0.195 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.174 ; 0.318 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.845 ; 2.235 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.667 ; 2.079 ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.730 ; 2.146 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.630 ; 2.003 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.596 ; 1.990 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.885 ; 2.276 ; Rise       ; clock           ;
; reset     ; clock      ; 1.053 ; 1.232 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -2.011 ; -2.386 ; Rise       ; clock           ;
; input[*]  ; clock      ; 0.255  ; 0.078  ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.255  ; 0.078  ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.105  ; -0.040 ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.470 ; -1.850 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.298 ; -1.699 ; Rise       ; clock           ;
;  input[4] ; clock      ; -1.360 ; -1.765 ; Rise       ; clock           ;
;  input[5] ; clock      ; -1.264 ; -1.628 ; Rise       ; clock           ;
;  input[6] ; clock      ; -1.231 ; -1.614 ; Rise       ; clock           ;
;  input[7] ; clock      ; -1.510 ; -1.890 ; Rise       ; clock           ;
; reset     ; clock      ; -0.775 ; -0.954 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 6.613 ; 6.576 ; Rise       ; clock           ;
; output[*]  ; clock      ; 6.844 ; 6.711 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.691 ; 5.673 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.705 ; 6.666 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.844 ; 6.711 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.351 ; 6.309 ; Rise       ; clock           ;
;  output[4] ; clock      ; 5.877 ; 5.830 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.833 ; 5.783 ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.871 ; 5.805 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.995 ; 5.924 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 6.390 ; 6.351 ; Rise       ; clock           ;
; output[*]  ; clock      ; 5.501 ; 5.481 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.501 ; 5.481 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.504 ; 6.465 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.614 ; 6.482 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.134 ; 6.091 ; Rise       ; clock           ;
;  output[4] ; clock      ; 5.680 ; 5.632 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.637 ; 5.586 ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.674 ; 5.607 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.793 ; 5.721 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.007 ; -12.610           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.153 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -60.572                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.007 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.213     ; 1.781      ;
; -0.943 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.048     ; 1.882      ;
; -0.864 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.811      ;
; -0.837 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.784      ;
; -0.800 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.125      ; 1.912      ;
; -0.798 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.745      ;
; -0.788 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.735      ;
; -0.787 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.734      ;
; -0.771 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.213     ; 1.545      ;
; -0.771 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.718      ;
; -0.746 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.693      ;
; -0.743 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.690      ;
; -0.734 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.125      ; 1.846      ;
; -0.734 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.048     ; 1.673      ;
; -0.731 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.678      ;
; -0.722 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.669      ;
; -0.721 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.668      ;
; -0.718 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.665      ;
; -0.715 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.662      ;
; -0.714 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.661      ;
; -0.704 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.651      ;
; -0.697 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.213     ; 1.471      ;
; -0.689 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.125      ; 1.801      ;
; -0.685 ; A[3]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.456      ;
; -0.685 ; A[3]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.456      ;
; -0.685 ; A[3]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.456      ;
; -0.685 ; A[3]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.456      ;
; -0.685 ; A[3]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.456      ;
; -0.677 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.624      ;
; -0.673 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.620      ;
; -0.662 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.609      ;
; -0.657 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.604      ;
; -0.646 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.593      ;
; -0.645 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.592      ;
; -0.635 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.582      ;
; -0.630 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.577      ;
; -0.620 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.125      ; 1.732      ;
; -0.610 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.557      ;
; -0.595 ; state.s_jpos                                                                                                ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.047     ; 1.535      ;
; -0.595 ; state.s_jpos                                                                                                ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.047     ; 1.535      ;
; -0.595 ; state.s_jpos                                                                                                ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.047     ; 1.535      ;
; -0.595 ; state.s_jpos                                                                                                ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.047     ; 1.535      ;
; -0.595 ; state.s_jpos                                                                                                ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.047     ; 1.535      ;
; -0.593 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.540      ;
; -0.593 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; 0.125      ; 1.705      ;
; -0.589 ; A[2]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.360      ;
; -0.589 ; A[2]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.360      ;
; -0.589 ; A[2]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.360      ;
; -0.589 ; A[2]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.360      ;
; -0.589 ; A[2]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.360      ;
; -0.581 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.528      ;
; -0.577 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.524      ;
; -0.573 ; A[7]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.344      ;
; -0.573 ; A[7]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.344      ;
; -0.573 ; A[7]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.344      ;
; -0.573 ; A[7]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.344      ;
; -0.573 ; A[7]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.344      ;
; -0.551 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.125      ; 1.663      ;
; -0.441 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.388      ;
; -0.436 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.383      ;
; -0.405 ; state.s_jz                                                                                                  ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.047     ; 1.345      ;
; -0.405 ; state.s_jz                                                                                                  ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.047     ; 1.345      ;
; -0.405 ; state.s_jz                                                                                                  ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.047     ; 1.345      ;
; -0.405 ; state.s_jz                                                                                                  ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.047     ; 1.345      ;
; -0.405 ; state.s_jz                                                                                                  ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.047     ; 1.345      ;
; -0.402 ; A[0]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.353      ;
; -0.402 ; A[0]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.353      ;
; -0.402 ; A[0]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.353      ;
; -0.402 ; A[0]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.353      ;
; -0.402 ; A[0]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.353      ;
; -0.401 ; A[5]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.172      ;
; -0.401 ; A[5]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.172      ;
; -0.401 ; A[5]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.172      ;
; -0.401 ; A[5]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.172      ;
; -0.401 ; A[5]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.172      ;
; -0.394 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.341      ;
; -0.394 ; state.s_fetch                                                                                               ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.037     ; 1.344      ;
; -0.394 ; state.s_fetch                                                                                               ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.037     ; 1.344      ;
; -0.394 ; state.s_fetch                                                                                               ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.037     ; 1.344      ;
; -0.394 ; state.s_fetch                                                                                               ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.037     ; 1.344      ;
; -0.394 ; state.s_fetch                                                                                               ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.037     ; 1.344      ;
; -0.383 ; A[4]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.154      ;
; -0.383 ; A[4]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.154      ;
; -0.383 ; A[4]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.154      ;
; -0.383 ; A[4]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.154      ;
; -0.383 ; A[4]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.154      ;
; -0.380 ; A[0]                                                                                                        ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.330      ;
; -0.373 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.320      ;
; -0.365 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.312      ;
; -0.344 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.291      ;
; -0.337 ; state.s_input                                                                                               ; state.s_input                                                                            ; clock        ; clock       ; 1.000        ; -0.037     ; 1.287      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.299 ; A[6]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.216     ; 1.070      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.153 ; memory_address[0]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.487      ;
; 0.154 ; memory_address[4]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.488      ;
; 0.156 ; memory_address[3]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.490      ;
; 0.163 ; A[0]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.233      ; 0.500      ;
; 0.164 ; A[1]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.233      ; 0.501      ;
; 0.165 ; memory_address[2]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.499      ;
; 0.182 ; memory_address[1]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.516      ;
; 0.186 ; halt~reg0                                                                                ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state.s_halt                                                                             ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MemWr                                                                                    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; state.s_start3                                                                           ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; state.s_decode2                                                                          ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.198 ; PC[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.208 ; state.s_decode                                                                           ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.329      ;
; 0.215 ; state.s_fetch                                                                            ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.336      ;
; 0.222 ; MemWr                                                                                    ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.220      ; 0.546      ;
; 0.260 ; state.s_start                                                                            ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.381      ;
; 0.263 ; state.s_store2                                                                           ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.384      ;
; 0.269 ; state.s_start2                                                                           ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.390      ;
; 0.273 ; state.s_store                                                                            ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.394      ;
; 0.302 ; PC[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.422      ;
; 0.302 ; state.s_store                                                                            ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; PC[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; PC[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; PC[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; PC[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; PC[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; PC[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; PC[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.314 ; PC[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.434      ;
; 0.332 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; IR[5]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.059      ; 0.475      ;
; 0.334 ; A[5]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.060      ; 0.498      ;
; 0.341 ; A[4]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.060      ; 0.505      ;
; 0.343 ; A[3]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.060      ; 0.507      ;
; 0.344 ; A[2]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.060      ; 0.508      ;
; 0.349 ; A[7]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.060      ; 0.513      ;
; 0.350 ; state.s_decode                                                                           ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.470      ;
; 0.352 ; state.s_decode                                                                           ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.472      ;
; 0.353 ; A[6]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.060      ; 0.517      ;
; 0.353 ; state.s_decode                                                                           ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.473      ;
; 0.355 ; state.s_decode                                                                           ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.475      ;
; 0.356 ; state.s_decode                                                                           ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.476      ;
; 0.362 ; IR[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.483      ;
; 0.367 ; state.s_halt                                                                             ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.488      ;
; 0.391 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7] ; IR[7]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.059      ; 0.534      ;
; 0.392 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; IR[6]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.059      ; 0.535      ;
; 0.397 ; IR[5]                                                                                    ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; -0.136     ; 0.345      ;
; 0.427 ; IR[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.548      ;
; 0.428 ; IR[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.549      ;
; 0.429 ; IR[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.550      ;
; 0.429 ; IR[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.550      ;
; 0.447 ; state.s_decode3                                                                          ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.047      ; 0.578      ;
; 0.447 ; state.s_decode3                                                                          ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.047      ; 0.578      ;
; 0.448 ; state.s_decode3                                                                          ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; 0.047      ; 0.579      ;
; 0.450 ; state.s_decode3                                                                          ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.047      ; 0.581      ;
; 0.451 ; PC[3]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.571      ;
; 0.452 ; state.s_decode3                                                                          ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; 0.047      ; 0.583      ;
; 0.452 ; PC[1]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; state.s_decode3                                                                          ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; 0.047      ; 0.584      ;
; 0.454 ; A[2]                                                                                     ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.044      ; 0.582      ;
; 0.456 ; A[4]                                                                                     ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.044      ; 0.584      ;
; 0.458 ; IR[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; IR[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.580      ;
; 0.461 ; PC[0]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; IR[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; PC[2]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.582      ;
; 0.464 ; PC[0]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; PC[2]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.585      ;
; 0.469 ; A[6]                                                                                     ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.044      ; 0.597      ;
; 0.473 ; state.s_input                                                                            ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.206      ; 0.763      ;
; 0.473 ; state.s_input                                                                            ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.206      ; 0.763      ;
; 0.473 ; state.s_input                                                                            ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.206      ; 0.763      ;
; 0.473 ; state.s_input                                                                            ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.206      ; 0.763      ;
; 0.473 ; state.s_input                                                                            ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.206      ; 0.763      ;
; 0.473 ; state.s_input                                                                            ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.206      ; 0.763      ;
; 0.486 ; IR[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.607      ;
; 0.499 ; state.s_fetch                                                                            ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.619      ;
; 0.499 ; state.s_fetch                                                                            ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.619      ;
; 0.499 ; state.s_fetch                                                                            ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.619      ;
; 0.499 ; state.s_fetch                                                                            ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.619      ;
; 0.499 ; state.s_fetch                                                                            ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.619      ;
; 0.499 ; IR[5]                                                                                    ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; -0.136     ; 0.447      ;
; 0.499 ; IR[5]                                                                                    ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; -0.136     ; 0.447      ;
; 0.501 ; IR[7]                                                                                    ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; -0.136     ; 0.449      ;
; 0.506 ; IR[5]                                                                                    ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; -0.136     ; 0.454      ;
; 0.508 ; IR[5]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; -0.136     ; 0.456      ;
; 0.508 ; A[1]                                                                                     ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.217      ; 0.809      ;
; 0.511 ; A[1]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.217      ; 0.812      ;
; 0.512 ; IR[5]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; -0.136     ; 0.460      ;
; 0.513 ; IR[7]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; -0.136     ; 0.461      ;
; 0.514 ; IR[5]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; -0.136     ; 0.462      ;
; 0.514 ; IR[7]                                                                                    ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; -0.136     ; 0.462      ;
; 0.515 ; A[7]                                                                                     ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.044      ; 0.643      ;
; 0.515 ; PC[1]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.635      ;
; 0.518 ; IR[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; PC[1]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.638      ;
; 0.520 ; IR[7]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; -0.136     ; 0.468      ;
; 0.521 ; A[3]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.044      ; 0.649      ;
; 0.522 ; A[5]                                                                                     ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.044      ; 0.650      ;
; 0.524 ; IR[6]                                                                                    ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; -0.136     ; 0.472      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; halt~reg0                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_halt                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_input                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jpos                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jz                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_sub                                                                                                       ;
; -0.096 ; 0.134        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.096 ; 0.134        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                          ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                          ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                          ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                          ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                          ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                          ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                          ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                          ;
; -0.094 ; 0.136        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.048 ; 0.136        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[5]                                                                                                             ;
; -0.048 ; 0.136        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[6]                                                                                                             ;
; -0.048 ; 0.136        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[7]                                                                                                             ;
; -0.046 ; 0.138        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[2]                                                                                                              ;
; -0.046 ; 0.138        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[3]                                                                                                              ;
; -0.046 ; 0.138        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[4]                                                                                                              ;
; -0.046 ; 0.138        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[5]                                                                                                              ;
; -0.046 ; 0.138        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[6]                                                                                                              ;
; -0.046 ; 0.138        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[7]                                                                                                              ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MemWr                                                                                                             ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]                                                                                                             ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]                                                                                                             ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]                                                                                                             ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]                                                                                                             ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; halt~reg0                                                                                                         ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_add                                                                                                       ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_halt                                                                                                      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_input                                                                                                     ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_jpos                                                                                                      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_jz                                                                                                        ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_load                                                                                                      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_store                                                                                                     ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_store2                                                                                                    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_sub                                                                                                       ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[1]                                                                                                              ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[0]                                                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enter     ; clock      ; 1.835 ; 2.390 ; Rise       ; clock           ;
; input[*]  ; clock      ; 1.231 ; 1.873 ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.006 ; 0.310 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.119 ; 0.394 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.206 ; 1.848 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.102 ; 1.735 ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.150 ; 1.786 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.072 ; 1.685 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.052 ; 1.673 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.231 ; 1.873 ; Rise       ; clock           ;
; reset     ; clock      ; 0.671 ; 0.936 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -1.277 ; -1.916 ; Rise       ; clock           ;
; input[*]  ; clock      ; 0.166  ; -0.141 ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.166  ; -0.141 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.058  ; -0.221 ; Rise       ; clock           ;
;  input[2] ; clock      ; -0.967 ; -1.599 ; Rise       ; clock           ;
;  input[3] ; clock      ; -0.867 ; -1.490 ; Rise       ; clock           ;
;  input[4] ; clock      ; -0.915 ; -1.541 ; Rise       ; clock           ;
;  input[5] ; clock      ; -0.839 ; -1.443 ; Rise       ; clock           ;
;  input[6] ; clock      ; -0.819 ; -1.431 ; Rise       ; clock           ;
;  input[7] ; clock      ; -0.992 ; -1.624 ; Rise       ; clock           ;
; reset     ; clock      ; -0.490 ; -0.762 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 4.296 ; 4.478 ; Rise       ; clock           ;
; output[*]  ; clock      ; 4.496 ; 4.599 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.724 ; 3.813 ; Rise       ; clock           ;
;  output[1] ; clock      ; 4.496 ; 4.599 ; Rise       ; clock           ;
;  output[2] ; clock      ; 4.457 ; 4.524 ; Rise       ; clock           ;
;  output[3] ; clock      ; 4.128 ; 4.236 ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.820 ; 3.893 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.789 ; 3.854 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.806 ; 3.864 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.876 ; 3.943 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 4.151 ; 4.324 ; Rise       ; clock           ;
; output[*]  ; clock      ; 3.599 ; 3.682 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.599 ; 3.682 ; Rise       ; clock           ;
;  output[1] ; clock      ; 4.365 ; 4.463 ; Rise       ; clock           ;
;  output[2] ; clock      ; 4.307 ; 4.369 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.986 ; 4.088 ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.691 ; 3.760 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.660 ; 3.721 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.677 ; 3.731 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.744 ; 3.808 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.527  ; 0.153 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -2.527  ; 0.153 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -55.42  ; 0.0   ; 0.0      ; 0.0     ; -70.914             ;
;  clock           ; -55.420 ; 0.000 ; N/A      ; N/A     ; -70.914             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enter     ; clock      ; 3.212 ; 3.647 ; Rise       ; clock           ;
; input[*]  ; clock      ; 2.178 ; 2.676 ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.017 ; 0.310 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.174 ; 0.394 ; Rise       ; clock           ;
;  input[2] ; clock      ; 2.124 ; 2.637 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.948 ; 2.453 ; Rise       ; clock           ;
;  input[4] ; clock      ; 2.010 ; 2.529 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.898 ; 2.377 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.870 ; 2.363 ; Rise       ; clock           ;
;  input[7] ; clock      ; 2.178 ; 2.676 ; Rise       ; clock           ;
; reset     ; clock      ; 1.166 ; 1.297 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -1.277 ; -1.916 ; Rise       ; clock           ;
; input[*]  ; clock      ; 0.300  ; 0.133  ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.300  ; 0.133  ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.139  ; -0.003 ; Rise       ; clock           ;
;  input[2] ; clock      ; -0.967 ; -1.599 ; Rise       ; clock           ;
;  input[3] ; clock      ; -0.867 ; -1.490 ; Rise       ; clock           ;
;  input[4] ; clock      ; -0.915 ; -1.541 ; Rise       ; clock           ;
;  input[5] ; clock      ; -0.839 ; -1.443 ; Rise       ; clock           ;
;  input[6] ; clock      ; -0.819 ; -1.431 ; Rise       ; clock           ;
;  input[7] ; clock      ; -0.992 ; -1.624 ; Rise       ; clock           ;
; reset     ; clock      ; -0.490 ; -0.762 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 7.337 ; 7.357 ; Rise       ; clock           ;
; output[*]  ; clock      ; 7.583 ; 7.522 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.361 ; 6.354 ; Rise       ; clock           ;
;  output[1] ; clock      ; 7.505 ; 7.506 ; Rise       ; clock           ;
;  output[2] ; clock      ; 7.583 ; 7.522 ; Rise       ; clock           ;
;  output[3] ; clock      ; 7.090 ; 7.055 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.567 ; 6.530 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.519 ; 6.477 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.556 ; 6.503 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.694 ; 6.637 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 4.151 ; 4.324 ; Rise       ; clock           ;
; output[*]  ; clock      ; 3.599 ; 3.682 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.599 ; 3.682 ; Rise       ; clock           ;
;  output[1] ; clock      ; 4.365 ; 4.463 ; Rise       ; clock           ;
;  output[2] ; clock      ; 4.307 ; 4.369 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.986 ; 4.088 ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.691 ; 3.760 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.660 ; 3.721 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.677 ; 3.731 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.744 ; 3.808 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; halt          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clock          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enter          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 378      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 378      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri May 27 20:13:55 2022
Info: Command: quartus_sta mp_EC2 -c mp_EC2
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mp_EC2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.527
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.527             -55.420 clock 
Info (332146): Worst-case hold slack is 0.295
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.295               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -70.914 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.160             -45.123 clock 
Info (332146): Worst-case hold slack is 0.293
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.293               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -70.914 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.007
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.007             -12.610 clock 
Info (332146): Worst-case hold slack is 0.153
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.153               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -60.572 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4809 megabytes
    Info: Processing ended: Fri May 27 20:13:57 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


