Fitter report for uart
Tue Sep 29 19:23:47 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |uart|altsyncram:Serial_available_rtl_0|altsyncram_9ng1:auto_generated|ALTSYNCRAM
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Sep 29 19:23:47 2020           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; uart                                            ;
; Top-level Entity Name              ; uart                                            ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16Q240C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 277 / 15,408 ( 2 % )                            ;
;     Total combinational functions  ; 261 / 15,408 ( 2 % )                            ;
;     Dedicated logic registers      ; 154 / 15,408 ( < 1 % )                          ;
; Total registers                    ; 154                                             ;
; Total pins                         ; 52 / 161 ( 32 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 88 / 516,096 ( < 1 % )                          ;
; Embedded Multiplier 9-bit elements ; 8 / 112 ( 7 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16Q240C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.75        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;  25.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; TX         ; Missing drive strength and slew rate ;
; LED[0]     ; Missing drive strength and slew rate ;
; LED[1]     ; Missing drive strength and slew rate ;
; LED[2]     ; Missing drive strength and slew rate ;
; LED[3]     ; Missing drive strength and slew rate ;
; LED[4]     ; Missing drive strength and slew rate ;
; LED[5]     ; Missing drive strength and slew rate ;
; LED[6]     ; Missing drive strength and slew rate ;
; LED[7]     ; Missing drive strength and slew rate ;
; LED[8]     ; Missing drive strength and slew rate ;
; LED[9]     ; Missing drive strength and slew rate ;
; LED[10]    ; Missing drive strength and slew rate ;
; LED[11]    ; Missing drive strength and slew rate ;
; LED[12]    ; Missing drive strength and slew rate ;
; LED[13]    ; Missing drive strength and slew rate ;
; LED[14]    ; Missing drive strength and slew rate ;
; LED[15]    ; Missing drive strength and slew rate ;
; bz         ; Missing drive strength and slew rate ;
; countE1sig ; Missing drive strength and slew rate ;
; uck1sig    ; Missing drive strength and slew rate ;
; RXsig      ; Missing drive strength and slew rate ;
; tet[0]     ; Missing drive strength and slew rate ;
; tet[1]     ; Missing drive strength and slew rate ;
; tet[2]     ; Missing drive strength and slew rate ;
; tet[3]     ; Missing drive strength and slew rate ;
; S[0]       ; Missing drive strength and slew rate ;
; S[1]       ; Missing drive strength and slew rate ;
; S[2]       ; Missing drive strength and slew rate ;
; S[3]       ; Missing drive strength and slew rate ;
; S[4]       ; Missing drive strength and slew rate ;
; S[5]       ; Missing drive strength and slew rate ;
; S[6]       ; Missing drive strength and slew rate ;
; S[7]       ; Missing drive strength and slew rate ;
; R[0]       ; Missing drive strength and slew rate ;
; R[1]       ; Missing drive strength and slew rate ;
; R[2]       ; Missing drive strength and slew rate ;
; R[3]       ; Missing drive strength and slew rate ;
; R[4]       ; Missing drive strength and slew rate ;
; R[5]       ; Missing drive strength and slew rate ;
; R[6]       ; Missing drive strength and slew rate ;
; R[7]       ; Missing drive strength and slew rate ;
; G[0]       ; Missing drive strength and slew rate ;
; G[1]       ; Missing drive strength and slew rate ;
; G[2]       ; Missing drive strength and slew rate ;
; G[3]       ; Missing drive strength and slew rate ;
; G[4]       ; Missing drive strength and slew rate ;
; G[5]       ; Missing drive strength and slew rate ;
; G[6]       ; Missing drive strength and slew rate ;
; G[7]       ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 553 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 553 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 543     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/willy7086/Desktop/Quartus/VHDL/uart/output_files/uart.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 277 / 15,408 ( 2 % )    ;
;     -- Combinational with no register       ; 123                     ;
;     -- Register only                        ; 16                      ;
;     -- Combinational with a register        ; 138                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 102                     ;
;     -- 3 input functions                    ; 42                      ;
;     -- <=2 input functions                  ; 117                     ;
;     -- Register only                        ; 16                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 156                     ;
;     -- arithmetic mode                      ; 105                     ;
;                                             ;                         ;
; Total registers*                            ; 154 / 16,138 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 154 / 15,408 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 730 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 23 / 963 ( 2 % )        ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 52 / 161 ( 32 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 8                       ;
; M9Ks                                        ; 1 / 56 ( 2 % )          ;
; Total block memory bits                     ; 88 / 516,096 ( < 1 % )  ;
; Total block memory implementation bits      ; 9,216 / 516,096 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 8 / 20 ( 40 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 1%            ;
; Maximum fan-out                             ; 79                      ;
; Highest non-global fan-out                  ; 32                      ;
; Total fan-out                               ; 1337                    ;
; Average fan-out                             ; 2.38                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 277 / 15408 ( 2 % )   ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 123                   ; 0                              ;
;     -- Register only                        ; 16                    ; 0                              ;
;     -- Combinational with a register        ; 138                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 102                   ; 0                              ;
;     -- 3 input functions                    ; 42                    ; 0                              ;
;     -- <=2 input functions                  ; 117                   ; 0                              ;
;     -- Register only                        ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 156                   ; 0                              ;
;     -- arithmetic mode                      ; 105                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 154                   ; 0                              ;
;     -- Dedicated logic registers            ; 154 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 23 / 963 ( 2 % )      ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 52                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 88                    ; 0                              ;
; Total RAM block bits                        ; 9216                  ; 0                              ;
; M9K                                         ; 1 / 56 ( 1 % )        ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 8 / 24 ( 33 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1482                  ; 5                              ;
;     -- Registered Connections               ; 305                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 3                     ; 0                              ;
;     -- Output Ports                         ; 49                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; RX   ; 235   ; 8        ; 3            ; 29           ; 14           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk  ; 31    ; 1        ; 0            ; 14           ; 0            ; 79                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst  ; 99    ; 4        ; 26           ; 0            ; 21           ; 46                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; G[0]       ; 219   ; 8        ; 14           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[1]       ; 203   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[2]       ; 197   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[3]       ; 187   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[4]       ; 188   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[5]       ; 198   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[6]       ; 207   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[7]       ; 220   ; 8        ; 11           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]     ; 43    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[10]    ; 76    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[11]    ; 81    ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[12]    ; 83    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[13]    ; 85    ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[14]    ; 87    ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[15]    ; 94    ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]     ; 45    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]     ; 49    ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]     ; 51    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]     ; 55    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]     ; 57    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]     ; 64    ; 3        ; 5            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]     ; 68    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[8]     ; 70    ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[9]     ; 72    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RXsig      ; 86    ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[0]       ; 217   ; 8        ; 14           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[1]       ; 201   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[2]       ; 195   ; 7        ; 28           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[3]       ; 185   ; 7        ; 35           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[4]       ; 186   ; 7        ; 35           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[5]       ; 196   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[6]       ; 202   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[7]       ; 218   ; 8        ; 14           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[0]       ; 221   ; 8        ; 11           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[1]       ; 214   ; 8        ; 14           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[2]       ; 199   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[3]       ; 189   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[4]       ; 194   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[5]       ; 200   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[6]       ; 216   ; 8        ; 14           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[7]       ; 222   ; 8        ; 11           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX         ; 237   ; 8        ; 1            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; bz         ; 183   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; countE1sig ; 82    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tet[0]     ; 78    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tet[1]     ; 73    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tet[2]     ; 80    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tet[3]     ; 65    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; uck1sig    ; 84    ; 3        ; 19           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; 12       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 17       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 23       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 24       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 25       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 30       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; 153      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; 155      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 157      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 162      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 194      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; S[4]                    ; Dual Purpose Pin          ;
; 196      ; DIFFIO_T23n, PADD3                       ; Use as regular IO        ; R[5]                    ; Dual Purpose Pin          ;
; 200      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; S[5]                    ; Dual Purpose Pin          ;
; 201      ; DIFFIO_T20p, PADD6                       ; Use as regular IO        ; R[1]                    ; Dual Purpose Pin          ;
; 202      ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; R[6]                    ; Dual Purpose Pin          ;
; 203      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; G[1]                    ; Dual Purpose Pin          ;
; 207      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; G[6]                    ; Dual Purpose Pin          ;
; 214      ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; S[1]                    ; Dual Purpose Pin          ;
; 218      ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; R[7]                    ; Dual Purpose Pin          ;
; 219      ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; G[0]                    ; Dual Purpose Pin          ;
; 220      ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; G[7]                    ; Dual Purpose Pin          ;
; 221      ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; S[0]                    ; Dual Purpose Pin          ;
; 222      ; DIFFIO_T10n, PADD19                      ; Use as regular IO        ; S[7]                    ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 16 ( 31 % )  ; 2.5V          ; --           ;
; 2        ; 6 / 17 ( 35 % )  ; 2.5V          ; --           ;
; 3        ; 16 / 22 ( 73 % ) ; 2.5V          ; --           ;
; 4        ; 2 / 24 ( 8 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 17 ( 6 % )   ; 2.5V          ; --           ;
; 7        ; 17 / 22 ( 77 % ) ; 2.5V          ; --           ;
; 8        ; 10 / 24 ( 42 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 6        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 19       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 20       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 21       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 38         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 38       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 39       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 55         ; 2        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 45       ; 58         ; 2        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 75         ; 2        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 50       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 51       ; 77         ; 2        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 52       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 2        ; LED[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 56       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 57       ; 83         ; 2        ; LED[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 98         ; 3        ; LED[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 99         ; 3        ; tet[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 101        ; 3        ; LED[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 103        ; 3        ; LED[8]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 105        ; 3        ; LED[9]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 106        ; 3        ; tet[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 119        ; 3        ; LED[10]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ; 120        ; 3        ; tet[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 122        ; 3        ; tet[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 81       ; 123        ; 3        ; LED[11]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 124        ; 3        ; countE1sig                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 127        ; 3        ; LED[12]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 128        ; 3        ; uck1sig                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ; 129        ; 3        ; LED[13]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 86       ; 130        ; 3        ; RXsig                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 131        ; 3        ; LED[14]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 89       ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 94       ; 139        ; 4        ; LED[15]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 99       ; 144        ; 4        ; rst                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 101      ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 102      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 103      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 107      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 108      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 109      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 110      ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 118      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 119      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 120      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 127      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 128      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 132      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 133      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 134      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 135      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 137      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 143      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 144      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 145      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 146      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 147      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 148      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 149      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 160      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 161      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 162      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 167      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 168      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 169      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 171      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 174      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 175      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 176      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 177      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 182      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 183      ; 279        ; 7        ; bz                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 185      ; 284        ; 7        ; R[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 285        ; 7        ; R[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 289        ; 7        ; G[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 290        ; 7        ; G[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 291        ; 7        ; S[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 297        ; 7        ; S[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 300        ; 7        ; R[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 301        ; 7        ; R[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 302        ; 7        ; G[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 303        ; 7        ; G[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 304        ; 7        ; S[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 306        ; 7        ; S[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 308        ; 7        ; R[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 309        ; 7        ; R[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 310        ; 7        ; G[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 207      ; 315        ; 7        ; G[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 214      ; 329        ; 8        ; S[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 330        ; 8        ; S[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 331        ; 8        ; R[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 218      ; 332        ; 8        ; R[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 219      ; 333        ; 8        ; G[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 220      ; 334        ; 8        ; G[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 221      ; 335        ; 8        ; S[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 222      ; 336        ; 8        ; S[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 223      ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 224      ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 226      ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 231      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 232      ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 233      ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 234      ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 235      ; 356        ; 8        ; RX                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 237      ; 360        ; 8        ; TX                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 239      ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 240      ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                          ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                    ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------+--------------+
; |uart                                  ; 277 (249)   ; 154 (154)                 ; 0 (0)         ; 88          ; 1    ; 8            ; 0       ; 4         ; 52   ; 0            ; 123 (95)     ; 16 (16)           ; 138 (138)        ; |uart                                                                  ; work         ;
;    |altsyncram:Serial_available_rtl_0| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uart|altsyncram:Serial_available_rtl_0                                ; work         ;
;       |altsyncram_9ng1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uart|altsyncram:Serial_available_rtl_0|altsyncram_9ng1:auto_generated ; work         ;
;    |lpm_mult:Mult0|                    ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |uart|lpm_mult:Mult0                                                   ; work         ;
;       |mult_fft:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |uart|lpm_mult:Mult0|mult_fft:auto_generated                           ; work         ;
;    |lpm_mult:Mult1|                    ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |uart|lpm_mult:Mult1                                                   ; work         ;
;       |mult_fft:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |uart|lpm_mult:Mult1|mult_fft:auto_generated                           ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; TX         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[14]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[15]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bz         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; countE1sig ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; uck1sig    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RXsig      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tet[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tet[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tet[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tet[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RX         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------+
; Pad To Core Delay Chain Fanout                     ;
+----------------------+-------------------+---------+
; Source Pin / Fanout  ; Pad To Core Index ; Setting ;
+----------------------+-------------------+---------+
; RX                   ;                   ;         ;
;      - Receive~0     ; 0                 ; 6       ;
;      - Receive~1     ; 0                 ; 6       ;
;      - Decoder0~1    ; 0                 ; 6       ;
;      - inserial[0]~0 ; 0                 ; 6       ;
;      - inserial[1]~1 ; 0                 ; 6       ;
;      - inserial[2]~2 ; 0                 ; 6       ;
;      - inserial[3]~3 ; 0                 ; 6       ;
;      - inserial[4]~4 ; 0                 ; 6       ;
;      - inserial[5]~5 ; 0                 ; 6       ;
;      - inserial[6]~6 ; 0                 ; 6       ;
;      - inserial[7]~7 ; 0                 ; 6       ;
; clk                  ;                   ;         ;
; rst                  ;                   ;         ;
;      - R[6]~reg0     ; 0                 ; 6       ;
;      - R[5]~reg0     ; 0                 ; 6       ;
;      - R[4]~reg0     ; 0                 ; 6       ;
;      - R[3]~reg0     ; 0                 ; 6       ;
;      - R[2]~reg0     ; 0                 ; 6       ;
;      - G[6]~reg0     ; 0                 ; 6       ;
;      - G[5]~reg0     ; 0                 ; 6       ;
;      - G[4]~reg0     ; 0                 ; 6       ;
;      - G[3]~reg0     ; 0                 ; 6       ;
;      - G[2]~reg0     ; 0                 ; 6       ;
+----------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                     ;
+-----------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name      ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Equal1~0  ; LCCOMB_X4_Y5_N28  ; 13      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; FD[12]    ; FF_X20_Y26_N31    ; 21      ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; FD[22]    ; FF_X20_Y25_N19    ; 13      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; FD[24]    ; FF_X20_Y25_N23    ; 9       ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Receive~1 ; LCCOMB_X11_Y4_N30 ; 8       ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; clk       ; PIN_31            ; 79      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; countE1   ; LCCOMB_X12_Y7_N10 ; 33      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; countE1   ; LCCOMB_X12_Y7_N10 ; 5       ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; o         ; FF_X4_Y5_N31      ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst       ; PIN_99            ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst       ; PIN_99            ; 36      ; Async. clear               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; uck1      ; FF_X37_Y7_N11     ; 16      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; uck2      ; FF_X16_Y19_N13    ; 13      ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
+-----------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                        ;
+---------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name    ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; FD[12]  ; FF_X20_Y26_N31    ; 21      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; FD[22]  ; FF_X20_Y25_N19    ; 13      ; 8                                    ; Global Clock         ; GCLK14           ; --                        ;
; FD[24]  ; FF_X20_Y25_N23    ; 9       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; clk     ; PIN_31            ; 79      ; 17                                   ; Global Clock         ; GCLK4            ; --                        ;
; countE1 ; LCCOMB_X12_Y7_N10 ; 5       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; rst     ; PIN_99            ; 36      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; uck1    ; FF_X37_Y7_N11     ; 16      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; uck2    ; FF_X16_Y19_N13    ; 13      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
+---------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                         ;
+-------------------------------------------------------------------------------+---------+
; Name                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------+---------+
; countE1                                                                       ; 32      ;
; LessThan1~8                                                                   ; 27      ;
; LessThan1~5                                                                   ; 27      ;
; LessThan0~8                                                                   ; 27      ;
; LessThan0~5                                                                   ; 27      ;
; LessThan1~6                                                                   ; 26      ;
; LessThan0~6                                                                   ; 26      ;
; Equal1~0                                                                      ; 13      ;
; o                                                                             ; 13      ;
; RX~input                                                                      ; 11      ;
; rst~input                                                                     ; 10      ;
; \Receive:ii1[3]                                                               ; 10      ;
; \Receive:ii1[2]                                                               ; 10      ;
; \Receive:ii1[1]                                                               ; 9       ;
; ii2[1]                                                                        ; 9       ;
; \scan:i[0]                                                                    ; 8       ;
; Receive~1                                                                     ; 8       ;
; \scan:i[1]                                                                    ; 7       ;
; ii1~0                                                                         ; 7       ;
; \Receive:ii1[0]                                                               ; 7       ;
; ii2[0]                                                                        ; 7       ;
; \scan:i[2]                                                                    ; 6       ;
; ii1~1                                                                         ; 6       ;
; ii2[3]                                                                        ; 6       ;
; \Serial:Serial_max[0]                                                         ; 5       ;
; ii1~3                                                                         ; 5       ;
; Decoder0~1                                                                    ; 4       ;
; \display:i[1]                                                                 ; 4       ;
; \display:i[2]                                                                 ; 4       ;
; \display:i[3]                                                                 ; 4       ;
; \display:i[0]                                                                 ; 4       ;
; \Serial:Serial_max[1]                                                         ; 4       ;
; ii1~2                                                                         ; 4       ;
; ii2[2]                                                                        ; 4       ;
; sbuf2[0]                                                                      ; 4       ;
; \Serial:Serial_max[2]                                                         ; 3       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~12                                ; 3       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~12                                ; 3       ;
; sbuf2[7]                                                                      ; 3       ;
; sbuf2[6]                                                                      ; 3       ;
; sbuf2[5]                                                                      ; 3       ;
; sbuf2[4]                                                                      ; 3       ;
; sbuf2[3]                                                                      ; 3       ;
; sbuf2[2]                                                                      ; 3       ;
; sbuf2[1]                                                                      ; 3       ;
; Decoder0~5                                                                    ; 2       ;
; Decoder0~4                                                                    ; 2       ;
; Decoder0~3                                                                    ; 2       ;
; Decoder0~2                                                                    ; 2       ;
; inserial[7]                                                                   ; 2       ;
; inserial[6]                                                                   ; 2       ;
; inserial[5]                                                                   ; 2       ;
; inserial[4]                                                                   ; 2       ;
; inserial[3]                                                                   ; 2       ;
; inserial[2]                                                                   ; 2       ;
; inserial[1]                                                                   ; 2       ;
; i~3                                                                           ; 2       ;
; i~2                                                                           ; 2       ;
; i~1                                                                           ; 2       ;
; i~0                                                                           ; 2       ;
; \Serial:Serial_max[3]                                                         ; 2       ;
; inserial[0]                                                                   ; 2       ;
; FD[0]                                                                         ; 2       ;
; \baud:i2[1]                                                                   ; 2       ;
; \baud:i2[0]                                                                   ; 2       ;
; data~132                                                                      ; 2       ;
; data~131                                                                      ; 2       ;
; data~130                                                                      ; 2       ;
; data~129                                                                      ; 2       ;
; data~128                                                                      ; 2       ;
; \baud:i1[1]                                                                   ; 2       ;
; \baud:i1[0]                                                                   ; 2       ;
; Receive~0                                                                     ; 2       ;
; TX~3                                                                          ; 2       ;
; S[7]~reg0                                                                     ; 2       ;
; S[6]~reg0                                                                     ; 2       ;
; S[5]~reg0                                                                     ; 2       ;
; S[4]~reg0                                                                     ; 2       ;
; S[3]~reg0                                                                     ; 2       ;
; S[2]~reg0                                                                     ; 2       ;
; S[1]~reg0                                                                     ; 2       ;
; S[0]~reg0                                                                     ; 2       ;
; TX~reg0                                                                       ; 2       ;
; Add1~50                                                                       ; 2       ;
; Add1~48                                                                       ; 2       ;
; Add1~46                                                                       ; 2       ;
; Add1~44                                                                       ; 2       ;
; Add1~42                                                                       ; 2       ;
; Add1~40                                                                       ; 2       ;
; Add1~38                                                                       ; 2       ;
; Add1~36                                                                       ; 2       ;
; Add1~34                                                                       ; 2       ;
; Add1~32                                                                       ; 2       ;
; Add1~30                                                                       ; 2       ;
; Add1~28                                                                       ; 2       ;
; Add1~26                                                                       ; 2       ;
; Add1~24                                                                       ; 2       ;
; Add1~22                                                                       ; 2       ;
; Add1~20                                                                       ; 2       ;
; Add1~18                                                                       ; 2       ;
; Add1~16                                                                       ; 2       ;
; Add1~14                                                                       ; 2       ;
; Add1~12                                                                       ; 2       ;
; Add1~10                                                                       ; 2       ;
; Add1~8                                                                        ; 2       ;
; Add1~6                                                                        ; 2       ;
; Add1~4                                                                        ; 2       ;
; Add2~50                                                                       ; 2       ;
; Add2~48                                                                       ; 2       ;
; Add2~46                                                                       ; 2       ;
; Add2~44                                                                       ; 2       ;
; Add2~42                                                                       ; 2       ;
; Add2~40                                                                       ; 2       ;
; Add2~38                                                                       ; 2       ;
; Add2~36                                                                       ; 2       ;
; Add2~34                                                                       ; 2       ;
; Add2~32                                                                       ; 2       ;
; Add2~30                                                                       ; 2       ;
; Add2~28                                                                       ; 2       ;
; Add2~26                                                                       ; 2       ;
; Add2~24                                                                       ; 2       ;
; Add2~22                                                                       ; 2       ;
; Add2~20                                                                       ; 2       ;
; Add2~18                                                                       ; 2       ;
; Add2~16                                                                       ; 2       ;
; Add2~14                                                                       ; 2       ;
; Add2~12                                                                       ; 2       ;
; Add2~10                                                                       ; 2       ;
; Add2~8                                                                        ; 2       ;
; Add2~6                                                                        ; 2       ;
; Add2~4                                                                        ; 2       ;
; Add1~2                                                                        ; 2       ;
; Add1~0                                                                        ; 2       ;
; Add2~2                                                                        ; 2       ;
; Add2~0                                                                        ; 2       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~26                                ; 2       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~24                                ; 2       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~10                                ; 2       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~26                                ; 2       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~24                                ; 2       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~10                                ; 2       ;
; uck1                                                                          ; 2       ;
; o~feeder                                                                      ; 1       ;
; \Serial:Serial_max[0]~0                                                       ; 1       ;
; FD[0]~72                                                                      ; 1       ;
; \scan:i[0]~0                                                                  ; 1       ;
; \Receive:ii1[0]~0                                                             ; 1       ;
; ii2[0]~4                                                                      ; 1       ;
; G[6]~3                                                                        ; 1       ;
; G[5]~2                                                                        ; 1       ;
; G[4]~1                                                                        ; 1       ;
; G[2]~0                                                                        ; 1       ;
; R[3]~0                                                                        ; 1       ;
; S[7]~1                                                                        ; 1       ;
; S[0]~0                                                                        ; 1       ;
; LED[15]~7                                                                     ; 1       ;
; LED[14]~6                                                                     ; 1       ;
; LED[13]~5                                                                     ; 1       ;
; LED[12]~4                                                                     ; 1       ;
; LED[11]~3                                                                     ; 1       ;
; LED[10]~2                                                                     ; 1       ;
; LED[9]~1                                                                      ; 1       ;
; LED[8]~0                                                                      ; 1       ;
; i2~26                                                                         ; 1       ;
; i2~25                                                                         ; 1       ;
; i2~24                                                                         ; 1       ;
; i2~23                                                                         ; 1       ;
; i2~22                                                                         ; 1       ;
; i2~21                                                                         ; 1       ;
; i2~20                                                                         ; 1       ;
; i2~19                                                                         ; 1       ;
; i2~18                                                                         ; 1       ;
; i2~17                                                                         ; 1       ;
; i2~16                                                                         ; 1       ;
; i2~15                                                                         ; 1       ;
; i2~14                                                                         ; 1       ;
; i2~13                                                                         ; 1       ;
; i2~12                                                                         ; 1       ;
; i2~11                                                                         ; 1       ;
; i2~10                                                                         ; 1       ;
; i2~9                                                                          ; 1       ;
; i2~8                                                                          ; 1       ;
; i2~7                                                                          ; 1       ;
; i2~6                                                                          ; 1       ;
; i2~5                                                                          ; 1       ;
; i2~4                                                                          ; 1       ;
; i2~3                                                                          ; 1       ;
; i2~2                                                                          ; 1       ;
; i1~26                                                                         ; 1       ;
; i1~25                                                                         ; 1       ;
; i1~24                                                                         ; 1       ;
; i1~23                                                                         ; 1       ;
; i1~22                                                                         ; 1       ;
; i1~21                                                                         ; 1       ;
; i1~20                                                                         ; 1       ;
; i1~19                                                                         ; 1       ;
; i1~18                                                                         ; 1       ;
; i1~17                                                                         ; 1       ;
; i1~16                                                                         ; 1       ;
; i1~15                                                                         ; 1       ;
; i1~14                                                                         ; 1       ;
; i1~13                                                                         ; 1       ;
; i1~12                                                                         ; 1       ;
; i1~11                                                                         ; 1       ;
; i1~10                                                                         ; 1       ;
; i1~9                                                                          ; 1       ;
; i1~8                                                                          ; 1       ;
; i1~7                                                                          ; 1       ;
; i1~6                                                                          ; 1       ;
; i1~5                                                                          ; 1       ;
; i1~4                                                                          ; 1       ;
; i1~3                                                                          ; 1       ;
; i1~2                                                                          ; 1       ;
; \baud:i2[25]                                                                  ; 1       ;
; \baud:i2[24]                                                                  ; 1       ;
; \baud:i2[23]                                                                  ; 1       ;
; \baud:i2[22]                                                                  ; 1       ;
; \baud:i2[21]                                                                  ; 1       ;
; \baud:i2[20]                                                                  ; 1       ;
; \baud:i2[19]                                                                  ; 1       ;
; \baud:i2[2]                                                                   ; 1       ;
; \baud:i2[3]                                                                   ; 1       ;
; \baud:i2[4]                                                                   ; 1       ;
; \baud:i2[5]                                                                   ; 1       ;
; \baud:i2[6]                                                                   ; 1       ;
; \baud:i2[7]                                                                   ; 1       ;
; \baud:i2[8]                                                                   ; 1       ;
; \baud:i2[9]                                                                   ; 1       ;
; \baud:i2[10]                                                                  ; 1       ;
; \baud:i2[11]                                                                  ; 1       ;
; \baud:i2[12]                                                                  ; 1       ;
; \baud:i2[13]                                                                  ; 1       ;
; \baud:i2[14]                                                                  ; 1       ;
; \baud:i2[15]                                                                  ; 1       ;
; \baud:i2[16]                                                                  ; 1       ;
; \baud:i2[17]                                                                  ; 1       ;
; \baud:i2[18]                                                                  ; 1       ;
; \baud:i1[25]                                                                  ; 1       ;
; \baud:i1[24]                                                                  ; 1       ;
; \baud:i1[23]                                                                  ; 1       ;
; \baud:i1[22]                                                                  ; 1       ;
; \baud:i1[21]                                                                  ; 1       ;
; \baud:i1[20]                                                                  ; 1       ;
; \baud:i1[19]                                                                  ; 1       ;
; \baud:i1[2]                                                                   ; 1       ;
; \baud:i1[3]                                                                   ; 1       ;
; \baud:i1[4]                                                                   ; 1       ;
; \baud:i1[5]                                                                   ; 1       ;
; \baud:i1[6]                                                                   ; 1       ;
; \baud:i1[7]                                                                   ; 1       ;
; \baud:i1[8]                                                                   ; 1       ;
; \baud:i1[9]                                                                   ; 1       ;
; \baud:i1[10]                                                                  ; 1       ;
; \baud:i1[11]                                                                  ; 1       ;
; \baud:i1[12]                                                                  ; 1       ;
; \baud:i1[13]                                                                  ; 1       ;
; \baud:i1[14]                                                                  ; 1       ;
; \baud:i1[15]                                                                  ; 1       ;
; \baud:i1[16]                                                                  ; 1       ;
; \baud:i1[17]                                                                  ; 1       ;
; \baud:i1[18]                                                                  ; 1       ;
; inserial[7]~7                                                                 ; 1       ;
; inserial[6]~6                                                                 ; 1       ;
; inserial[5]~5                                                                 ; 1       ;
; inserial[4]~4                                                                 ; 1       ;
; inserial[3]~3                                                                 ; 1       ;
; inserial[2]~2                                                                 ; 1       ;
; inserial[1]~1                                                                 ; 1       ;
; LessThan2~0                                                                   ; 1       ;
; \Serial:Serial_max[3]~0                                                       ; 1       ;
; \Serial:Serial_max[2]~0                                                       ; 1       ;
; \Serial:Serial_max[1]~0                                                       ; 1       ;
; inserial[0]~0                                                                 ; 1       ;
; Decoder0~0                                                                    ; 1       ;
; i2~1                                                                          ; 1       ;
; i2~0                                                                          ; 1       ;
; \scan:i[2]~0                                                                  ; 1       ;
; data~133                                                                      ; 1       ;
; i1~1                                                                          ; 1       ;
; i1~0                                                                          ; 1       ;
; Add4~2                                                                        ; 1       ;
; Add4~1                                                                        ; 1       ;
; Add4~0                                                                        ; 1       ;
; uck2~0                                                                        ; 1       ;
; LessThan1~7                                                                   ; 1       ;
; LessThan1~4                                                                   ; 1       ;
; LessThan1~3                                                                   ; 1       ;
; LessThan1~2                                                                   ; 1       ;
; LessThan1~1                                                                   ; 1       ;
; LessThan1~0                                                                   ; 1       ;
; ii2[3]~3                                                                      ; 1       ;
; ii2[3]~2                                                                      ; 1       ;
; ii2[1]~1                                                                      ; 1       ;
; ii2[2]~0                                                                      ; 1       ;
; uck1~0                                                                        ; 1       ;
; LessThan0~7                                                                   ; 1       ;
; LessThan0~4                                                                   ; 1       ;
; LessThan0~3                                                                   ; 1       ;
; LessThan0~2                                                                   ; 1       ;
; LessThan0~1                                                                   ; 1       ;
; LessThan0~0                                                                   ; 1       ;
; comb~1                                                                        ; 1       ;
; comb~0                                                                        ; 1       ;
; sbuf2[0]~7                                                                    ; 1       ;
; uck2                                                                          ; 1       ;
; TX~6                                                                          ; 1       ;
; TX~5                                                                          ; 1       ;
; TX~4                                                                          ; 1       ;
; outserial[7]                                                                  ; 1       ;
; Mux0~0                                                                        ; 1       ;
; outserial[4]                                                                  ; 1       ;
; outserial[5]                                                                  ; 1       ;
; outserial[6]                                                                  ; 1       ;
; TX~2                                                                          ; 1       ;
; TX~1                                                                          ; 1       ;
; outserial[1]                                                                  ; 1       ;
; TX~0                                                                          ; 1       ;
; outserial[2]                                                                  ; 1       ;
; outserial[3]                                                                  ; 1       ;
; outserial[8]                                                                  ; 1       ;
; G[6]~reg0                                                                     ; 1       ;
; G[5]~reg0                                                                     ; 1       ;
; G[4]~reg0                                                                     ; 1       ;
; G[3]~reg0                                                                     ; 1       ;
; G[2]~reg0                                                                     ; 1       ;
; R[6]~reg0                                                                     ; 1       ;
; R[5]~reg0                                                                     ; 1       ;
; R[4]~reg0                                                                     ; 1       ;
; R[3]~reg0                                                                     ; 1       ;
; R[2]~reg0                                                                     ; 1       ;
; tet[3]~reg0                                                                   ; 1       ;
; tet[2]~reg0                                                                   ; 1       ;
; tet[1]~reg0                                                                   ; 1       ;
; tet[0]~reg0                                                                   ; 1       ;
; LED[15]~reg0                                                                  ; 1       ;
; LED[14]~reg0                                                                  ; 1       ;
; LED[13]~reg0                                                                  ; 1       ;
; LED[12]~reg0                                                                  ; 1       ;
; LED[11]~reg0                                                                  ; 1       ;
; LED[10]~reg0                                                                  ; 1       ;
; LED[9]~reg0                                                                   ; 1       ;
; LED[8]~reg0                                                                   ; 1       ;
; Add1~49                                                                       ; 1       ;
; Add1~47                                                                       ; 1       ;
; Add1~45                                                                       ; 1       ;
; Add1~43                                                                       ; 1       ;
; Add1~41                                                                       ; 1       ;
; Add1~39                                                                       ; 1       ;
; Add1~37                                                                       ; 1       ;
; Add1~35                                                                       ; 1       ;
; Add1~33                                                                       ; 1       ;
; Add1~31                                                                       ; 1       ;
; Add1~29                                                                       ; 1       ;
; Add1~27                                                                       ; 1       ;
; Add1~25                                                                       ; 1       ;
; Add1~23                                                                       ; 1       ;
; Add1~21                                                                       ; 1       ;
; Add1~19                                                                       ; 1       ;
; Add1~17                                                                       ; 1       ;
; Add1~15                                                                       ; 1       ;
; Add1~13                                                                       ; 1       ;
; Add1~11                                                                       ; 1       ;
; Add1~9                                                                        ; 1       ;
; Add1~7                                                                        ; 1       ;
; Add1~5                                                                        ; 1       ;
; Add2~49                                                                       ; 1       ;
; Add2~47                                                                       ; 1       ;
; Add2~45                                                                       ; 1       ;
; Add2~43                                                                       ; 1       ;
; Add2~41                                                                       ; 1       ;
; Add2~39                                                                       ; 1       ;
; Add2~37                                                                       ; 1       ;
; Add2~35                                                                       ; 1       ;
; Add2~33                                                                       ; 1       ;
; Add2~31                                                                       ; 1       ;
; Add2~29                                                                       ; 1       ;
; Add2~27                                                                       ; 1       ;
; Add2~25                                                                       ; 1       ;
; Add2~23                                                                       ; 1       ;
; Add2~21                                                                       ; 1       ;
; Add2~19                                                                       ; 1       ;
; Add2~17                                                                       ; 1       ;
; Add2~15                                                                       ; 1       ;
; Add2~13                                                                       ; 1       ;
; Add2~11                                                                       ; 1       ;
; Add2~9                                                                        ; 1       ;
; Add2~7                                                                        ; 1       ;
; Add2~5                                                                        ; 1       ;
; Add1~3                                                                        ; 1       ;
; Add1~1                                                                        ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~3                            ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~2                            ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~1                            ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~0                            ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT31                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT30                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT29                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT28                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT27                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT26                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT25                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT24                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT23                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT22                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT21                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT20                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT19                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT18                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT17                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT16                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT15                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT14                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT13                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT12                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT11                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT10                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT9                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT8                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT7                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT6                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT5                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT4                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT3                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT2                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1~DATAOUT1                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1                              ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~13                           ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~12                           ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~11                           ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~10                           ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~9                            ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~8                            ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~7                            ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~6                            ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~5                            ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~4                            ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~3                            ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~2                            ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~1                            ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~0                            ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT21                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT20                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT19                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT18                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT17                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT16                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT15                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT14                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT13                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT12                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT11                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT10                    ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT9                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT8                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT7                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT6                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT5                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT4                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT3                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT2                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3~DATAOUT1                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3                              ; 1       ;
; Add2~3                                                                        ; 1       ;
; Add2~1                                                                        ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~3                            ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~2                            ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~1                            ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~0                            ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT31                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT30                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT29                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT28                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT27                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT26                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT25                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT24                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT23                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT22                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT21                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT20                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT19                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT18                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT17                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT16                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT15                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT14                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT13                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT12                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT11                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT10                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT9                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT8                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT7                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT6                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT5                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT4                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT3                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT2                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1~DATAOUT1                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1                              ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~13                           ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~12                           ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~11                           ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~10                           ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~9                            ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~8                            ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~7                            ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~6                            ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~5                            ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~4                            ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~3                            ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~2                            ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~1                            ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~0                            ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT21                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT20                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT19                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT18                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT17                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT16                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT15                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT14                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT13                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT12                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT11                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT10                    ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT9                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT8                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT7                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT6                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT5                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT4                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT3                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT2                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3~DATAOUT1                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3                              ; 1       ;
; FD[24]~70                                                                     ; 1       ;
; FD[23]~69                                                                     ; 1       ;
; FD[23]~68                                                                     ; 1       ;
; FD[22]~67                                                                     ; 1       ;
; FD[22]~66                                                                     ; 1       ;
; FD[21]~65                                                                     ; 1       ;
; FD[21]~64                                                                     ; 1       ;
; FD[20]~63                                                                     ; 1       ;
; FD[20]~62                                                                     ; 1       ;
; FD[19]~61                                                                     ; 1       ;
; FD[19]~60                                                                     ; 1       ;
; FD[18]~59                                                                     ; 1       ;
; FD[18]~58                                                                     ; 1       ;
; FD[17]~57                                                                     ; 1       ;
; FD[17]~56                                                                     ; 1       ;
; FD[16]~55                                                                     ; 1       ;
; FD[16]~54                                                                     ; 1       ;
; FD[15]~53                                                                     ; 1       ;
; FD[15]~52                                                                     ; 1       ;
; FD[14]~51                                                                     ; 1       ;
; FD[14]~50                                                                     ; 1       ;
; FD[13]~49                                                                     ; 1       ;
; FD[13]~48                                                                     ; 1       ;
; FD[12]~47                                                                     ; 1       ;
; FD[12]~46                                                                     ; 1       ;
; FD[11]~45                                                                     ; 1       ;
; FD[11]~44                                                                     ; 1       ;
; FD[10]~43                                                                     ; 1       ;
; FD[10]~42                                                                     ; 1       ;
; FD[9]~41                                                                      ; 1       ;
; FD[9]~40                                                                      ; 1       ;
; FD[8]~39                                                                      ; 1       ;
; FD[8]~38                                                                      ; 1       ;
; FD[7]~37                                                                      ; 1       ;
; FD[7]~36                                                                      ; 1       ;
; FD[6]~35                                                                      ; 1       ;
; FD[6]~34                                                                      ; 1       ;
; FD[5]~33                                                                      ; 1       ;
; FD[5]~32                                                                      ; 1       ;
; FD[4]~31                                                                      ; 1       ;
; FD[4]~30                                                                      ; 1       ;
; FD[3]~29                                                                      ; 1       ;
; FD[3]~28                                                                      ; 1       ;
; FD[2]~27                                                                      ; 1       ;
; FD[2]~26                                                                      ; 1       ;
; FD[1]~25                                                                      ; 1       ;
; FD[1]~24                                                                      ; 1       ;
; FD[1]                                                                         ; 1       ;
; FD[2]                                                                         ; 1       ;
; FD[3]                                                                         ; 1       ;
; FD[4]                                                                         ; 1       ;
; FD[5]                                                                         ; 1       ;
; FD[6]                                                                         ; 1       ;
; FD[7]                                                                         ; 1       ;
; FD[8]                                                                         ; 1       ;
; FD[9]                                                                         ; 1       ;
; FD[10]                                                                        ; 1       ;
; FD[11]                                                                        ; 1       ;
; FD[13]                                                                        ; 1       ;
; FD[14]                                                                        ; 1       ;
; FD[15]                                                                        ; 1       ;
; FD[16]                                                                        ; 1       ;
; FD[17]                                                                        ; 1       ;
; FD[18]                                                                        ; 1       ;
; FD[19]                                                                        ; 1       ;
; FD[20]                                                                        ; 1       ;
; FD[21]                                                                        ; 1       ;
; FD[23]                                                                        ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~25                                ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~23                                ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~22                                ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~21                                ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~20                                ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~19                                ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~18                                ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~17                                ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~16                                ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~15                                ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~14                                ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~13                                ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~11                                ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~9                                 ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~8                                 ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~7                                 ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~6                                 ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~5                                 ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~4                                 ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~3                                 ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~2                                 ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~1                                 ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|op_1~0                                 ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out2~DATAOUT31                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out2~DATAOUT30                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out2~DATAOUT29                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out2~DATAOUT28                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out2~DATAOUT27                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out2~DATAOUT26                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out2~DATAOUT25                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out2~DATAOUT24                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out2~DATAOUT23                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out2~DATAOUT22                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out2~DATAOUT21                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out2~DATAOUT20                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out2~DATAOUT19                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out2~DATAOUT18                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|w199w[17]                              ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|w199w[16]                              ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|w199w[15]                              ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|w199w[14]                              ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|w199w[13]                              ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|w199w[12]                              ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|w199w[11]                              ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|w199w[10]                              ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|w199w[9]                               ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out4~DATAOUT13                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out4~DATAOUT12                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out4~DATAOUT11                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out4~DATAOUT10                     ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out4~DATAOUT9                      ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out4~DATAOUT8                      ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out4~DATAOUT7                      ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out4~DATAOUT6                      ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out4~DATAOUT5                      ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out4~DATAOUT4                      ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out4~DATAOUT3                      ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out4~DATAOUT2                      ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out4~DATAOUT1                      ; 1       ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out4                               ; 1       ;
; FD[12]                                                                        ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~25                                ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~23                                ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~22                                ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~21                                ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~20                                ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~19                                ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~18                                ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~17                                ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~16                                ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~15                                ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~14                                ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~13                                ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~11                                ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~9                                 ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~8                                 ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~7                                 ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~6                                 ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~5                                 ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~4                                 ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~3                                 ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~2                                 ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~1                                 ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|op_1~0                                 ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out2~DATAOUT31                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out2~DATAOUT30                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out2~DATAOUT29                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out2~DATAOUT28                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out2~DATAOUT27                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out2~DATAOUT26                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out2~DATAOUT25                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out2~DATAOUT24                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out2~DATAOUT23                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out2~DATAOUT22                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out2~DATAOUT21                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out2~DATAOUT20                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out2~DATAOUT19                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out2~DATAOUT18                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|w199w[17]                              ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|w199w[16]                              ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|w199w[15]                              ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|w199w[14]                              ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|w199w[13]                              ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|w199w[12]                              ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|w199w[11]                              ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|w199w[10]                              ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|w199w[9]                               ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out4~DATAOUT13                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out4~DATAOUT12                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out4~DATAOUT11                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out4~DATAOUT10                     ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out4~DATAOUT9                      ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out4~DATAOUT8                      ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out4~DATAOUT7                      ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out4~DATAOUT6                      ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out4~DATAOUT5                      ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out4~DATAOUT4                      ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out4~DATAOUT3                      ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out4~DATAOUT2                      ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out4~DATAOUT1                      ; 1       ;
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out4                               ; 1       ;
; FD[22]                                                                        ; 1       ;
; altsyncram:Serial_available_rtl_0|altsyncram_9ng1:auto_generated|ram_block1a1 ; 1       ;
; altsyncram:Serial_available_rtl_0|altsyncram_9ng1:auto_generated|ram_block1a2 ; 1       ;
; altsyncram:Serial_available_rtl_0|altsyncram_9ng1:auto_generated|ram_block1a3 ; 1       ;
; altsyncram:Serial_available_rtl_0|altsyncram_9ng1:auto_generated|ram_block1a4 ; 1       ;
; altsyncram:Serial_available_rtl_0|altsyncram_9ng1:auto_generated|ram_block1a5 ; 1       ;
; altsyncram:Serial_available_rtl_0|altsyncram_9ng1:auto_generated|ram_block1a6 ; 1       ;
; altsyncram:Serial_available_rtl_0|altsyncram_9ng1:auto_generated|ram_block1a7 ; 1       ;
; altsyncram:Serial_available_rtl_0|altsyncram_9ng1:auto_generated|ram_block1a0 ; 1       ;
; sbuf2[7]~20                                                                   ; 1       ;
; sbuf2[6]~19                                                                   ; 1       ;
; sbuf2[6]~18                                                                   ; 1       ;
; sbuf2[5]~17                                                                   ; 1       ;
; sbuf2[5]~16                                                                   ; 1       ;
; sbuf2[4]~15                                                                   ; 1       ;
; sbuf2[4]~14                                                                   ; 1       ;
; sbuf2[3]~13                                                                   ; 1       ;
; sbuf2[3]~12                                                                   ; 1       ;
; sbuf2[2]~11                                                                   ; 1       ;
; sbuf2[2]~10                                                                   ; 1       ;
; sbuf2[1]~9                                                                    ; 1       ;
; sbuf2[1]~8                                                                    ; 1       ;
; FD[24]                                                                        ; 1       ;
+-------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------+---------------+----------------------+-----------------+-----------------+
; Name                                                                        ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                              ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------+---------------+----------------------+-----------------+-----------------+
; altsyncram:Serial_available_rtl_0|altsyncram_9ng1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 11           ; 8            ; 11           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 88   ; 11                          ; 8                           ; 11                          ; 8                           ; 88                  ; 1    ; db/uart.ram1_uart_41a7c2.hdl.mif ; M9K_X13_Y4_N0 ; Don't care           ; Old data        ; Old data        ;
+-----------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------+---------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |uart|altsyncram:Serial_available_rtl_0|altsyncram_9ng1:auto_generated|ALTSYNCRAM                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00100000) (40) (32) (20)    ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;
;8;(00100000) (40) (32) (20)    ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                  ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult0|mult_fft:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3 ;                            ; DSPMULT_X34_Y6_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_fft:auto_generated|w199w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1 ;                            ; DSPMULT_X34_Y7_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult1|mult_fft:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3 ;                            ; DSPMULT_X18_Y19_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult1|mult_fft:auto_generated|w199w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y20_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 404 / 47,787 ( < 1 % ) ;
; C16 interconnects           ; 9 / 1,804 ( < 1 % )    ;
; C4 interconnects            ; 188 / 31,272 ( < 1 % ) ;
; Direct links                ; 89 / 47,787 ( < 1 % )  ;
; Global clocks               ; 8 / 20 ( 40 % )        ;
; Local interconnects         ; 141 / 15,408 ( < 1 % ) ;
; R24 interconnects           ; 8 / 1,775 ( < 1 % )    ;
; R4 interconnects            ; 307 / 41,310 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.04) ; Number of LABs  (Total = 23) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 3                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 3                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 10                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.43) ; Number of LABs  (Total = 23) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 20                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. clear                      ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.70) ; Number of LABs  (Total = 23) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 4                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 5                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 3                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.70) ; Number of LABs  (Total = 23) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 0                            ;
; 7                                               ; 1                            ;
; 8                                               ; 2                            ;
; 9                                               ; 1                            ;
; 10                                              ; 3                            ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
; 13                                              ; 3                            ;
; 14                                              ; 3                            ;
; 15                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.83) ; Number of LABs  (Total = 23) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 0                            ;
; 5                                            ; 3                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 48           ; 0            ; 48           ; 0            ; 0            ; 52        ; 48           ; 0            ; 52        ; 52        ; 0            ; 49           ; 0            ; 0            ; 3            ; 0            ; 49           ; 3            ; 0            ; 0            ; 0            ; 49           ; 0            ; 0            ; 0            ; 0            ; 0            ; 52        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 4            ; 52           ; 4            ; 52           ; 52           ; 0         ; 4            ; 52           ; 0         ; 0         ; 52           ; 3            ; 52           ; 52           ; 49           ; 52           ; 3            ; 49           ; 52           ; 52           ; 52           ; 3            ; 52           ; 52           ; 52           ; 52           ; 52           ; 0         ; 52           ; 52           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; TX                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bz                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; countE1sig         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uck1sig            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RXsig              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tet[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tet[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tet[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tet[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RX                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 10.2              ;
; I/O             ; uck1                 ; 2.6               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; FD[24]          ; FD[24]               ; 2.609             ;
; uck2            ; uck2                 ; 2.394             ;
; uck1            ; uck1                 ; 2.226             ;
; FD[22]          ; FD[23]               ; 1.831             ;
; countE1         ; tet[1]~reg0          ; 1.774             ;
; FD[12]          ; FD[23]               ; 1.114             ;
; RX              ; tet[1]~reg0          ; 1.070             ;
; \Receive:ii1[0] ; inserial[7]          ; 0.224             ;
; \Receive:ii1[2] ; inserial[7]          ; 0.224             ;
; \Receive:ii1[3] ; inserial[7]          ; 0.224             ;
; \Receive:ii1[1] ; inserial[7]          ; 0.224             ;
; o               ; ii2[1]               ; 0.132             ;
; \baud:i1[16]    ; uck1                 ; 0.048             ;
; \baud:i1[15]    ; uck1                 ; 0.048             ;
; \baud:i1[14]    ; uck1                 ; 0.048             ;
; \baud:i1[13]    ; uck1                 ; 0.048             ;
; \baud:i1[12]    ; uck1                 ; 0.048             ;
; \baud:i1[11]    ; uck1                 ; 0.048             ;
; \baud:i1[10]    ; uck1                 ; 0.048             ;
; \baud:i1[9]     ; uck1                 ; 0.048             ;
; \baud:i1[8]     ; uck1                 ; 0.048             ;
; \baud:i1[7]     ; uck1                 ; 0.048             ;
; \baud:i1[6]     ; uck1                 ; 0.048             ;
; \baud:i1[5]     ; uck1                 ; 0.048             ;
; \baud:i1[4]     ; uck1                 ; 0.048             ;
; \baud:i1[3]     ; uck1                 ; 0.048             ;
; \baud:i1[2]     ; uck1                 ; 0.048             ;
; \baud:i1[25]    ; uck1                 ; 0.048             ;
; \baud:i1[24]    ; uck1                 ; 0.048             ;
; \baud:i1[23]    ; uck1                 ; 0.048             ;
; \baud:i1[22]    ; uck1                 ; 0.048             ;
; \baud:i1[21]    ; uck1                 ; 0.048             ;
; \baud:i1[20]    ; uck1                 ; 0.048             ;
; \baud:i1[19]    ; uck1                 ; 0.048             ;
; \baud:i1[18]    ; uck1                 ; 0.048             ;
; \baud:i1[1]     ; uck1                 ; 0.048             ;
; \baud:i1[17]    ; uck1                 ; 0.048             ;
; \baud:i1[0]     ; uck1                 ; 0.048             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 38 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP3C16Q240C8 for design "uart"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C25Q240C8 is compatible
    Info (176445): Device EP3C40Q240C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 23
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 24
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 162
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 52 total pins
    Info (169086): Pin tet[0] not assigned to an exact location on the device
    Info (169086): Pin tet[1] not assigned to an exact location on the device
    Info (169086): Pin tet[2] not assigned to an exact location on the device
    Info (169086): Pin tet[3] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 31 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node FD[12] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FD[12]~46
Info (176353): Automatically promoted node FD[22] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FD[22]~66
Info (176353): Automatically promoted node uck1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uck1~0
        Info (176357): Destination node uck1sig~output
Info (176353): Automatically promoted node uck2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uck2~0
Info (176353): Automatically promoted node countE1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node \baud:i1[0]
        Info (176357): Destination node \baud:i1[1]
        Info (176357): Destination node \baud:i1[2]
        Info (176357): Destination node \baud:i1[3]
        Info (176357): Destination node \baud:i1[4]
        Info (176357): Destination node \baud:i1[5]
        Info (176357): Destination node \baud:i1[6]
        Info (176357): Destination node \baud:i1[7]
        Info (176357): Destination node \baud:i1[8]
        Info (176357): Destination node \baud:i1[9]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node FD[24] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FD[24]~70
Info (176353): Automatically promoted node rst~input (placed in PIN 99 (DIFFIO_B21n, DQS4B/CQ5B,DPCLK4))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node R[6]~reg0
        Info (176357): Destination node R[5]~reg0
        Info (176357): Destination node R[4]~reg0
        Info (176357): Destination node R[3]~reg0
        Info (176357): Destination node R[2]~reg0
        Info (176357): Destination node G[6]~reg0
        Info (176357): Destination node G[5]~reg0
        Info (176357): Destination node G[4]~reg0
        Info (176357): Destination node G[3]~reg0
        Info (176357): Destination node G[2]~reg0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 2.5V VCCIO, 0 input, 4 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 6 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 12 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  22 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 17 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 10 total pin(s) used --  14 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X31_Y0 to location X41_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.02 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/willy7086/Desktop/Quartus/VHDL/uart/output_files/uart.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5547 megabytes
    Info: Processing ended: Tue Sep 29 19:23:47 2020
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/willy7086/Desktop/Quartus/VHDL/uart/output_files/uart.fit.smsg.


