<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:14.2414</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.09.01</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0116513</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>인쇄회로기판</inventionTitle><inventionTitleEng>PRINTED CIRCUIT BOARD</inventionTitleEng><openDate>2025.03.10</openDate><openNumber>10-2025-0033861</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 복수의 제1 배선을 포함하는 제1 배선부, 제1 배선부의 일측과 연결되며 N개(N은 자연수)의 신호를 한 개의 신호로 변환시키는 제1 집적회로 칩, 제1 배선부의 반대측과 연결되며 한 개의 신호를 N개(N은 자연수)의 신호로 변환시키는 제2 집적회로 칩, 제1 집적회로 칩과 연결되며 복수의 제2-1 배선을 포함하는 제2-1 배선부, 및 제2 집적회로 칩과 연결되며 복수의 제2-2 배선을 포함하는 제2-2 배선부를 포함하고, 복수의 제1 배선의 수를 X, 복수의 제2-1 배선의 수를 Y1이라 할 때, X, Y1은 Y1/N 003c# X 를 만족하는 인쇄회로기판에 관한 것이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 제1 배선을 포함하는 제1 배선부;상기 제1 배선부의 일측과 연결되며, N개(N은 자연수)의 신호를 한 개의 신호로 변환시키는 제1 집적회로 칩;상기 제1 배선부의 반대측과 연결되며, 한 개의 신호를 N개(N은 자연수)의 신호로 변환시키는 제2 집적회로 칩;상기 제1 집적회로 칩과 연결되며, 복수의 제2-1 배선을 포함하는 제2-1 배선부; 및상기 제2 집적회로 칩과 연결되며, 복수의 제2-2 배선을 포함하는 제2-2 배선부;를 포함하고,상기 복수의 제1 배선의 수를 X, 상기 복수의 제2-1 배선의 수를 Y1이라 할 때, 상기 X, Y1은 Y1/N 003c# X 를 만족하는, 인쇄회로기판.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 복수의 제2-2 배선의 수를 Y2라 할 때, 상기 X, Y2는 Y2/N 003c# X 를 만족하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 복수의 제1 배선 중 적어도 하나의 배선은 개방(open)되어 상기 제1 집적회로 칩과 상기 제2 집적회로 칩의 연결을 수행하지 않는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 복수의 제1 배선 중 개방된 제1 배선의 수를 Z라 할 때, 상기 X, Y1, Z는 Y1/N ≤ X-Z 를 만족하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 복수의 제1 배선 중 적어도 두 개의 배선은 서로 단락(short)되어 상기 제1 집적회로 칩과 상기 제2 집적회로 칩의 연결을 수행하지 않는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,제1 절연부; 를 더 포함하며,상기 제1 배선부, 상기 제2-1 배선부 및 상기 제2-2 배선부는 각각 상기 제1 절연부 상에 또는 내에 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 제1 집적회로 칩 및 상기 제2 집적회로 칩은 각각 상기 제1 절연부 상에 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>8. 제 6 항에 있어서,상기 제1 절연부는 복수의 제1 절연층, 및 상기 복수의 제1 절연층의 적어도 일부를 관통하는 캐비티를 포함하고,상기 제1 집적회로 칩은 상기 캐비티 내에 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서,상기 제1 집적회로 칩과 상기 제2-1 배선부, 및 상기 제1 집적회로 칩과 상기 제1 배선부를 연결하는 연결부재;를 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>10. 제 6 항에 있어서,상기 제1 절연부는 관통부를 가지는 코어층을 포함하고,상기 제1 집적회로 칩 및 상기 제2 집적회로 칩은 상기 관통부 내에 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제1 배선부는 상기 복수의 제1 배선과 상기 제1 집적회로 칩 또는 상기 제2 집적회로 칩을 서로 연결하도록 상기 제1 절연부의 적어도 일부를 관통하는 복수의 제1 비아를 포함하고,상기 제1 집적회로 칩과 상기 복수의 제1 배선, 및 상기 제2 집적회로 칩과 상기 복수은 제1 배선은 각각 상기 제1 비아를 통해 연결되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>12. 제 1 항에 있어서,상기 제1 집적회로 칩은 디멀티플렉서(de-multiplexer, DEMUX) 회로를 포함하고, 상기 제2 집적회로 칩은 멀티플렉서(multiplexer, MUX) 회로를 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>13. 제 1 항에 있어서,상기 제2-1 배선부와 연결되는 제1 반도체 칩; 및상기 제2-2 배선부와 연결되는 제2 반도체 칩;을 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 제1 반도체 칩과 상기 제1 집적회로 칩은 상기 제2-1 배선부를 통해 최단거리로 연결되며,상기 제2 반도체 칩과 상기 제2 집적회로 칩은 상기 제2-2 배선부를 통해 최단거리로 연결되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>15. 복수의 제1 절연층, 및 상기 복수의 제1 절연층의 일부를 각각 관통하는 복수의 캐비티를 포함하는 제1 절연부;상기 복수의 캐비티 중 하나의 캐비티 내에 실장되며, 디멀티플렉서(de-multiplexer, DEMUX) 회로를 포함하는 제1 집적회로 칩;상기 복수의 캐비티 중 하나의 캐비티 내에 실장되며, 멀티플렉서(multiplexer, MUX) 회로를 포함하는 제2 집적회로 칩;상기 제1 집적회로 칩의 일부와 상기 제2 집적회로 칩의 일부에 걸쳐 배치되는 제2 절연부; 및 상기 제2 절연부 상에 또는 내에 배치되며, 상기 제1 집적회로 칩과 상기 제2 집적회로 칩을 연결하는 제1 배선부;를 포함하고,상기 제1 배선부는 복수의 제1 배선을 포함하며,상기 복수의 제1 배선 중 적어도 하나의 배선은 개방(open)되거나, 또는 상기 복수의 제1 배선 중 적어도 두 개의 배선은 단락(short)되어 상기 제1 집적회로 칩과 상기 제2 집적회로 칩의 연결을 수행하지 않는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>16. 제 15 항에 있어서,상기 제1 집적회로 칩의 다른 일부와 상기 제1 절연부의 일부에 걸쳐 배치되는 제1 반도체 칩; 및상기 제2 집적회로 칩의 다른 일부와 상기 제1 절연부의 일부에 걸쳐 배치되는 제2 반도체 칩;을 더 포함하는,인쇄회로기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KO, Joo Yul</engName><name>고주열</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)</address><code>920031000651</code><country>대한민국</country><engName>C&amp;amp;S Patent and Law Office</engName><name>특허법인씨엔에스(유)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.09.01</receiptDate><receiptNumber>1-1-2023-0970649-37</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230116513.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930b842e71cbd0231665f0ab5942f73c56e46052d96857d8f7fdc83b9e658a6248e3b75b93f9b95d3bf00cbe726546708a2a0a3b93664f49a6</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf884750a544b7f42f2d6b881542c81b56b59664e086a015fe3aaa1d7a7cd354ab242834a68b90ab4aa257afe63a221f44b2cadc22ecce3fdf</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>