#include "psram.h"
#include <stdio.h>

#include "log.h"
#define LOG_MODULE "psramFpga"
#define LOG_LEVEL LOG_LEVEL_MAIN

#define REG32(addr) (*(volatile unsigned int *)(addr))
#define PSRAM_BASE  (0xc0100000)

#define FIX_LATENCY
#define PSRAM_FPGA_PHY
#define DIS_PSC_CACHE
#define WINBOND
#define WBD_32Mb
#define INIT_FP1
/*#define PSRAM_DUAL_CS */

#if 0
int
psram_read_mr(unsigned mr_addr, unsigned cs)
{
  unsigned read_data = 0;

  /* read MR register */
  REG32(PSRAM_BASE + 0x8034) = mr_addr + (cs << 23);
  REG32(PSRAM_BASE + 0x8030) = 0x109;
  read_data = REG32(PSRAM_BASE + 0x8030);
  while((read_data & 0x100) != 0x0) {
    read_data = REG32(PSRAM_BASE + 0x8030);
  }
  read_data = REG32(PSRAM_BASE + 0x8038);       /* this is the mr read data value */
  LOG_INFO("RB: MR0x%x_CS%d: @[0x%08X]=[0x%08X]\n", mr_addr, cs, (PSRAM_BASE + 0x8034), REG32(PSRAM_BASE + 0x8034));
  LOG_INFO("RB: MR0x%x_CS%d: @[0x%08X]=[0x%08X]\n", mr_addr, cs, (PSRAM_BASE + 0x8038), read_data);

  return read_data;
}
#endif
void
psram_init_fpga(void)      /* lpddr2_400_init */
{
  unsigned read_data;
  /*unsigned short read_data_16; */
  int i;

  /*unsigned PSRAM_BASE; */
  /*unsigned PSRAM_DPHY_BASE; */
  /*unsigned test_num; */

  LOG_INFO("psram_init for cranel !!!\n");

  /*enable psram hclk */
  REG32(0xd42828f4) = 0x3;
  REG32(0xd4282800 + 0x15c) |= 0x50800;     /*enable pu for dll and phy,and phy_clk rdy */

  /*PSRAM_BASE = 0xc0100000; */
  REG32(0xd42828b0) |= (1 << 23) | (0x5 << 18);   /*config for clk */

#ifdef PSRAM_FPGA_PHY
#ifdef FIX_LATENCY
#ifdef WINBOND
#ifdef NEG_SAMPLE
  REG32(PSRAM_BASE + 0x18008) = 0xc7ff;         /*neg, fix */
  REG32(PSRAM_BASE + 0x19008) = 0xc7ff;         /*neg, fix */
#else
  REG32(PSRAM_BASE + 0x18008) = 0x47ff;         /*pos, fix */
  REG32(PSRAM_BASE + 0x19008) = 0x47ff;         /*pos, fix */
#endif
#else
#ifdef NEG_SAMPLE
  REG32(PSRAM_BASE + 0x18008) = 0xf000;         /*neg, fix */
  REG32(PSRAM_BASE + 0x19008) = 0xf000;         /*neg, fix */
#else
  REG32(PSRAM_BASE + 0x18008) = 0x7000;         /*pos, fix */
  REG32(PSRAM_BASE + 0x19008) = 0x7000;         /*pos, fix */
#endif
#endif
#else
#ifdef NEG_SAMPLE
  REG32(PSRAM_BASE + 0x18008) = 0xb000;       /*neg, viable */
  REG32(PSRAM_BASE + 0x19008) = 0xb000;       /*neg, viable */
#else
  REG32(PSRAM_BASE + 0x18008) = 0x3000;       /*pos, viable */
  REG32(PSRAM_BASE + 0x19008) = 0x3000;     /*pos, viable */
#endif
#endif
#endif

  REG32(PSRAM_BASE + 0x18000) = 0x1;
  for(i = 0; i < 20; i++) {
    read_data = REG32(PSRAM_BASE + 0x18000);
  }
  /*for(i=0; i<200; i++) read_data = REG32(PSRAM_BASE + 0x18000) ; */
  REG32(PSRAM_BASE + 0x18000) = 0x5;

#ifdef WINBOND
  for(i = 0; i < 1000; i++) {
    read_data = REG32(PSRAM_BASE + 0x18000);
  }
/* address remap */
  REG32(PSRAM_BASE + 0x8078) = 0x87868584;
  REG32(PSRAM_BASE + 0x807c) = 0x8b8a8988;
  REG32(PSRAM_BASE + 0x8080) = 0x8f8e8d8c;
  REG32(PSRAM_BASE + 0x8084) = 0x93929190;
  REG32(PSRAM_BASE + 0x8088) = 0x97969594;
  REG32(PSRAM_BASE + 0x808c) = 0x9b9a9998;
  REG32(PSRAM_BASE + 0x8060) = 0x4838281;

/*[REG_C: SEQ_TABLE]*/ /* WBD LUT0: RD 125! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8090) = 0x93188480;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8094) = 0x20038f10;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8098) = 0x9b043406;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x809c) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* WBD LUT1: WR 125! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80a0) = 0x93188400;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80a4) = 0x20038f10;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80a8) = 0x97043406;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80ac) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* WBD LUT2: RD 200! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80b0) = 0x93188480;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80b4) = 0x20058f10;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80b8) = 0x9b043408;
#ifdef WBD_32Mb
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80b4) = 0x20048f10;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80b8) = 0x9b043407;
#endif // WBD_32Mb end
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80bc) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* WBD LUT3: WR 200! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80c0) = 0x93188400;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80c4) = 0x20058f10;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80c8) = 0x97043408;
#ifdef WBD_32Mb
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80c4) = 0x20048f10;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80c8) = 0x97043407;
#endif // WBD_32Mb end
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80cc) = 0x0;
#ifdef PSRAM_DUAL_CS
/*[REG_C: SEQ_TABLE]*/ /* WBD LUT 'h4: WR CR0 125M! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80d0) = 0xc400c460;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80d4) = 0xc400c401;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80d8) = 0xc400c400;
#ifdef FIX_LATENCY
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80dc) = 0xc40bc48f;
#else
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80dc) = 0xc403c48f;
#endif
#ifdef WBD_32Mb
#ifdef FIX_LATENCY
#ifdef DIS_PSC_CACHE
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80dc) = 0xc40fc48f;
#else // ~DIS_PSC_CACHE
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80dc) = 0xc40cc48f;
#endif // ~DIS_PSC_CACHE end
#else // ~FIX_LATENCY
#ifdef DIS_PSC_CACHE
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80dc) = 0xc407c48f;
#else // ~DIS_PSC_CACHE
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80dc) = 0xc404c48f;
#endif // ~DIS_PSC_CACHE end
#endif //~FIX_LATENCY end
#endif // WBD_32Mb end
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80e0) = 0x2402;
/*[REG_C: SEQ_TABLE]*/ /* WBD LUT 'h6: WR CR0 200M! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f0) = 0xd318c460;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f4) = 0xc48fcf10;
#ifdef FIX_LATENCY
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f8) = 0x2402c42b;
#else
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f8) = 0x2402c423;
#endif
#ifdef WBD_32Mb
#ifdef FIX_LATENCY
#ifdef DIS_PSC_CACHE
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f8) = 0x2402c41f;
#else // ~DIS_PSC_CACHE
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f8) = 0x2402c41c;
#endif // ~DIS_PSC_CACHE end
#else // ~FIX_LATENCY
#ifdef DIS_PSC_CACHE
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f8) = 0x2402c417;
#else // ~DIS_PSC_CACHE
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f8) = 0x2402c414;
#endif // ~DIS_PSC_CACHE end
#endif //~FIX_LATENCY end
#endif // WBD_32Mb end
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80fc) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* WBD LUT 'h7: WR MR6 hybird sleep entry! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8100) = 0xd318c460;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8104) = 0xc4ffcf10;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8108) = 0x2402c4e2;
#ifdef  WBD_32Mb
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8104) = 0xc400cf10;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8108) = 0x2402c460;
#endif // WBD_32Mb
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x810c) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'h8: CEN low halfsleep exit! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8110) = 0x62012880;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8114) = 0x2d606210;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8118) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* WBD LUT 'h9: RD MR! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8120) = 0x931884e0;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8124) = 0x20038f10;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8128) = 0x9f043406;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x812c) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* WBD LUT 'ha: WR MR DATA0! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8130) = 0xd318c460;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8134) = 0xf000cf10;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8138) = 0x2402f001;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x813c) = 0x0;

#else // ~PSRAM_DUAL_CS

/*[REG_C: SEQ_TABLE]*/ /* WBD LUT 'h4: WR CR0 125M! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80d0) = 0x84008460;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80d4) = 0x84008401;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80d8) = 0x84008400;
#ifdef FIX_LATENCY
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80dc) = 0x840b848f;
#else
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80dc) = 0x8403848f;
#endif
#ifdef WBD_32Mb
#ifdef FIX_LATENCY
#ifdef DIS_PSC_CACHE
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80dc) = 0x840f848f;
#else // ~DIS_PSC_CACHE
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80dc) = 0x840c848f;
#endif // ~DIS_PSC_CACHE end
#else // ~FIX_LATENCY
#ifdef DIS_PSC_CACHE
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80dc) = 0x8407848f;
#else // ~DIS_PSC_CACHE
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80dc) = 0x8404848f;
#endif // ~DIS_PSC_CACHE end
#endif //~FIX_LATENCY end
#endif // WBD_32Mb end
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80e0) = 0x2402;
/*[REG_C: SEQ_TABLE]*/ /* WBD LUT 'h6: WR CR0 200M! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f0) = 0x93188460;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f4) = 0x848f8f10;
#ifdef FIX_LATENCY
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f8) = 0x2402842b;
#else
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f8) = 0x24028423;
#endif
#ifdef WBD_32Mb
#ifdef FIX_LATENCY
#ifdef DIS_PSC_CACHE
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f8) = 0x2402841f;
#else // ~DIS_PSC_CACHE
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f8) = 0x2402841c;
#endif // ~DIS_PSC_CACHE end
#else // ~FIX_LATENCY
#ifdef DIS_PSC_CACHE
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f8) = 0x24028417;
#else // ~DIS_PSC_CACHE
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f8) = 0x24028414;
#endif // ~DIS_PSC_CACHE end
#endif //~FIX_LATENCY end
#endif // WBD_32Mb end
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80fc) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* WBD LUT 'h7: WR MR6 hybird sleep entry! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8100) = 0x93188460;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8104) = 0x84ff8f10;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8108) = 0x240284e2;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x810c) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'h8: CEN low halfsleep exit! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8110) = 0x22012880;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8114) = 0x2d602210;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8118) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* WBD LUT 'h9: RD MR! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8120) = 0x931884e0;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8124) = 0x20038f10;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8128) = 0x9f043406;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x812c) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* WBD LUT 'ha: WR MR DATA0! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8130) = 0x93188460;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8134) = 0xb0008f10;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8138) = 0x2402b001;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x813c) = 0x0;

#endif // ~PSRAM_DUAL_CS end

/* tcph and MR byte */
  REG32(PSRAM_BASE + 0x8020) |= 0x03000100;
  REG32(PSRAM_BASE + 0x9020) |= 0x06000302;
#ifdef FIX_LATENCY
  REG32(PSRAM_BASE + 0x8024) = 0xb8f;
  REG32(PSRAM_BASE + 0x9024) = 0x2b8f;
#else
  REG32(PSRAM_BASE + 0x8024) = 0x38f;
  REG32(PSRAM_BASE + 0x9024) = 0x238f;
#endif

#ifdef WBD_32Mb
#ifdef FIX_LATENCY
#ifdef DIS_PSC_CACHE
  REG32(PSRAM_BASE + 0x8024) = 0x0f8f;
  REG32(PSRAM_BASE + 0x9024) = 0x1f8f;
#else // ~DIS_PSC_CACHE
  REG32(PSRAM_BASE + 0x8024) = 0x0c8f;
  REG32(PSRAM_BASE + 0x9024) = 0x1c8f;
#endif // ~DIS_PSC_CACHE end
#else // ~FIX_LATENCY
#ifdef DIS_PSC_CACHE
  REG32(PSRAM_BASE + 0x8024) = 0x078f;
  REG32(PSRAM_BASE + 0x9024) = 0x178f;
#else // ~DIS_PSC_CACHE
  REG32(PSRAM_BASE + 0x8024) = 0x048f;
  REG32(PSRAM_BASE + 0x9024) = 0x148f;
#endif // ~DIS_PSC_CACHE end
#endif // ~FIX_LATENCY end
#endif // WBD_32Mb end

#else // !WINBOND
#ifndef MMAP_ECO_DONE
/* address remap, temp add */
  REG32(PSRAM_BASE + 0x8050) = 0x83828180;
  REG32(PSRAM_BASE + 0x8054) = 0x87868584;
  REG32(PSRAM_BASE + 0x8058) = 0x8b8a8988;
  REG32(PSRAM_BASE + 0x805c) = 0x8f8e8d8c;
  REG32(PSRAM_BASE + 0x8060) = 0x93929190;
  REG32(PSRAM_BASE + 0x8064) = 0x97969594;
  REG32(PSRAM_BASE + 0x8068) = 0x9b9a0098; /* mask out bit 25 */
  REG32(PSRAM_BASE + 0x806c) = 0x9f9e9d9c;

/* / * // SEQ_TABLE* / LUT0: RD! */
/*[REG_C: SEQ_TABLE]*/ /* LUT0: RD 125! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8090) = 0x8f200400;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8094) = 0x9b042004;
/*[REG_C: SEQ_TABLE]*/ /* LUT1: WR 125! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80a0) = 0x8f200480;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80a4) = 0x97042004;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80a8) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT2: RD 200! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80b0) = 0x8f200400;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80b4) = 0x9b042006;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80b8) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT3: WR 200! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80c0) = 0x8f200480;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80c4) = 0x97042006;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80c8) = 0x0;
#else // MMAP_ECO_DONE
/*[REG_C: SEQ_TABLE]*/ /* LUT0: RD 125! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8090) = 0x8b200400;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8094) = 0x9b042004;
/*[REG_C: SEQ_TABLE]*/ /* LUT1: WR 125! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80a0) = 0x8b200480;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80a4) = 0x97042004;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80a8) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT2: RD 200! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80b0) = 0x8b200400;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80b4) = 0x9b042006;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80b8) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT3: WR 200! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80c0) = 0x8b200480;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80c4) = 0x97042006;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80c8) = 0x0;
#endif // MMAP_ECO_DONE

#ifdef PSRAM_DUAL_CS
/*[REG_C: SEQ_TABLE]*/ /* LUT 'h4: WR MR0! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80d0) = 0xc4c0c4c0;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80d4) = 0x44004400;
#ifdef FIX_LATENCY
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80d8) = 0x24024431;
#else
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80d8) = 0x24024411;
#endif
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80dc) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'h6: WR MR4! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f0) = 0xcb2044c0;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f4) = 0x24094420;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f8) = 0x28022c00;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80fc) = 0x2c03;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'h5: Global Reset! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80e0) = 0x600304ff;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80e4) = 0x2820;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'h7: WR MR6 halfsleep entry! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8100) = 0x440044c0;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8104) = 0x44f04406;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8108) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'h8: CEN low halfsleep exit! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8110) = 0x60012880;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8114) = 0x2d606010;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8118) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'h9: RD MR! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8120) = 0x8b200440;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8124) = 0x9f042004;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8128) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'ha: WR MR DATA0! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8130) = 0xcb2044c0;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8134) = 0x24027000;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8138) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'hb: WR MR DATA1! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8140) = 0xcb2044c0;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8144) = 0x24027001;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8148) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'hc: WR MR8 INCR 1KB! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8150) = 0xcb2044c0;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8154) = 0x24027002;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8158) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'hd: RD MR CADDR! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8160) = 0x8f200440;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8164) = 0x9f042004;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8168) = 0x0;
#else // ~PSRAM_DUAL_CS
/*[REG_C: SEQ_TABLE]*/ /* LUT 'h4: WR MR0! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80d0) = 0x84c084c0;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80d4) = 0x04000400;
#ifdef FIX_LATENCY
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80d8) = 0x24020431;
#else
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80d8) = 0x24020411;
#endif
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80dc) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'h6: WR MR4! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f0) = 0x8b2004c0;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f4) = 0x24090420;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80f8) = 0x28022c00;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80fc) = 0x2c03;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'h5: Global Reset! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80e0) = 0x200304ff;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x80e4) = 0x2820;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'h7: WR MR6 halfsleep entry! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8100) = 0x040004c0;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8104) = 0x04f00406;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8108) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'h8: CEN low halfsleep exit! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8110) = 0x20012880;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8114) = 0x2d602010;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8118) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'h9: RD MR! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8120) = 0x8b200440;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8124) = 0x9f042004;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8128) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'ha: WR MR DATA0! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8130) = 0x2b2004c0;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8134) = 0x24023000;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8138) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'hb: WR MR DATA1! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8140) = 0x8b2004c0;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8144) = 0x24023001;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8148) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'hc: WR MR8 INCR 1KB! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8150) = 0x8b2024c0;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8154) = 0x24023002;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8158) = 0x0;
/*[REG_C: SEQ_TABLE]*/ /* LUT 'hd: RD MR CADDR! */
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8160) = 0x8f200440;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8164) = 0x9f042004;
/*[REG_C: SEQ_TABLE]*/ REG32(PSRAM_BASE + 0x8168) = 0x0;

#endif //~PSRAM_DUAL_CS end

/* tcph and MR byte */
  REG32(PSRAM_BASE + 0x8020) |= 0x03000100;
  REG32(PSRAM_BASE + 0x9020) |= 0x05000302;
  REG32(PSRAM_BASE + 0x8024) = 0x4009;
  REG32(PSRAM_BASE + 0x9024) = 0x2011;
#endif // !WINBOND end

#ifdef WINBOND
/* / *[prog_dfc_table_seq]* / PROG_DFC_TABLE for Table Type LP_T, start tb_index = 0x20 */
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x21;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x22;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x44084;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x23;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x44084;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x24;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x610;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x25;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x26;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x58004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x27;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x619;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x28;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x29;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2a;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x80000000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2b;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x80000000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x609;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2d;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x0;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x28030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2e;
/* / *[prog_dfc_table_seq]* / PROG_DFC_TABLE for Table Type DFC_NCH_T, start tb_index = 0x0 */
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x0;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x1;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x44084;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x3;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x54084;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x0;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x28030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x5;
/* / *[prog_dfc_table_seq]* / PROG_DFC_TABLE for Table Type DFC_CH_T, start tb_index = 0x8 */
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x8;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x9;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0xa;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x44084;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0xb;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x44084;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0xc;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1200;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0xd;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x618;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0xe;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0xf;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x58004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x10;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x619;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x11;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x12;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x13;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x80000000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x14;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x80000000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x15;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x609;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x16;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8034;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x17;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x130a;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x18;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x100;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x19;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x0;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x1a;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x2000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8034;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x1b;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x130b;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x1c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x100;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x1d;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x0;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x1e;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x0;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x28030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x1f;
#else //!WINBOND
/* / *[prog_dfc_table_seq]* / PROG_DFC_TABLE for Table Type LP_T, start tb_index = 0x20 */
#ifdef HALF_LP_MODE
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x21;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x22;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x44084;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x23;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x44084;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x24;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1107;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x25;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x100;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x26;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x0;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x27;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x610;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x28;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x29;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x58004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2a;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x619;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2b;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2d;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x80000000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2e;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x80000000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2f;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x609;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x30;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1108;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x31;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x100;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x32;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x0;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x33;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x0;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x28030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x34;
#else // ~HALF_LP_MODE
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x21;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x22;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x44084;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x23;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x44084;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x24;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x610;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x25;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x26;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x58004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x27;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x619;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x28;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x29;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2a;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x80000000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2b;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x80000000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x609;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2d;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x0;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x28030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2e;
#endif // ~HALF_LP_MODE end
/* / *[prog_dfc_table_seq]* / PROG_DFC_TABLE for Table Type DFC_NCH_T, start tb_index = 0x0 */
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x0;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x1;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x2;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x44084;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x3;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x54084;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x0;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x28030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x5;
/* / *[prog_dfc_table_seq]* / PROG_DFC_TABLE for Table Type DFC_CH_T, start tb_index = 0x8 */
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x8;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x9;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0xa;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x44084;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0xb;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x44084;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0xc;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x1200;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0xd;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x618;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0xe;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0xf;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x58004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x10;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x619;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x11;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x12;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x20;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x13;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x80000000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x14;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x80000000;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x4803c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x15;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x609;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8004;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x16;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x0;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8034;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x17;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x130a;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x18;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x100;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x19;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x0;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x1a;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x4;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8034;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x1b;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x130b;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x8030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x1c;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x100;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x1d;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x0;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x48030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x1e;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8014) = 0x0;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8018) = 0x28030;
/*[REG_C: DFC_TABLE]*/ REG32(PSRAM_BASE + 0x8010) = 0x1f;
#endif //!WINBOND

/*MMAP */
#ifdef PSRAM_DUAL_CS
  REG32(PSRAM_BASE + 0x0004) = 0x7E09400D;
#else
  REG32(PSRAM_BASE + 0x0004) = 0x7E09000D;
#endif

/*Set QOS  X1 =4, LTE = 0 */
  read_data = REG32(0xd4282c00 + 0x118); /*DDRC_PORT_AXI_QOS */
  LOG_INFO("Before REG32(0xd4282c00+0x118) = 0x%x\n", read_data);
  read_data &= ~((0xf << 28) | (0xf << 24));/* X1 =4, LTE = 0 */
  read_data |= (0x4 << 28);
  REG32(0xd4282c00 + 0x118) = read_data;
  LOG_INFO("After REG32(0xd4282c00+0x118) = 0x%x\n", read_data);

/*Change lfq_config_cr  qos_2 & qos_3 */
  read_data = REG32(PSRAM_BASE + 0x400c);
  LOG_INFO("Before REG32(PSRAM_BASE+0x400c)= 0x%x\n", read_data);
  read_data &= ~((0x3 << 4) | (0x3 << 6));
  read_data |= ((0x3 << 4) | (0x2 << 6)); /* set qos_2 = 3 & qos_3 = 2 */
  REG32(PSRAM_BASE + 0x400c) = read_data;
  LOG_INFO("After REG32(PSRAM_BASE+0x400c)= 0x%x\n", read_data);

#ifdef DIS_PSC_CACHE
/*disable cache */
  read_data = REG32(PSRAM_BASE + 0x4000);
  read_data = read_data & 0xff0f;
  REG32(PSRAM_BASE + 0x4000) = read_data;
#endif
  REG32(PSRAM_BASE + 0x4000) |= 0x1;/*cache line 128 byte */
/* */
/*wait for dll status */
  read_data = REG32(PSRAM_BASE + 0x18010);
  while((read_data & 0x100) != 0x100) {
    read_data = REG32(PSRAM_BASE + 0x18010);
  }

#ifdef WINBOND
  /* enable phy for winbond */
  read_data = REG32(PSRAM_BASE + 0x18004);
  read_data |= 1 << (24 + 4);
  REG32(PSRAM_BASE + 0x18004) = read_data;

  /* program MR for */
  /* 1. hybird read */
  /* 2. fix latency or variable latency */
  REG32(PSRAM_BASE + 0x8030) = 0x104;
  read_data = REG32(PSRAM_BASE + 0x8030);
  while((read_data & 0x100) != 0x0) {
    read_data = REG32(PSRAM_BASE + 0x8030);
  }
#else // !WINBOND
#ifdef FIX_LATENCY
  REG32(PSRAM_BASE + 0x8030) = 0x105;/*global reset */
  read_data = REG32(PSRAM_BASE + 0x8030);
  while((read_data & 0x100) != 0x0) {
    read_data = REG32(PSRAM_BASE + 0x8030);
  }
  LOG_INFO("Do Globel Reset\n");

  REG32(PSRAM_BASE + 0x8030) = 0x104;
  read_data = REG32(PSRAM_BASE + 0x8030);
  while((read_data & 0x100) != 0x0) {
    read_data = REG32(PSRAM_BASE + 0x8030);
  }
#endif // FIX_LATENCY
#endif // !WINBOND

/* lijin: 2018_05_21-18:33 add for swdfc to fp1 */
#ifdef INIT_FP1
  REG32(PSRAM_BASE + 0x8000) |= 0x1 << 4;
  REG32(PSRAM_BASE + 0x8030) |= 0x1 << 9;

#ifdef WINBOND
  REG32(PSRAM_BASE + 0x8034) = 0x1000;
  REG32(PSRAM_BASE + 0x8030) = 0x106;
  read_data = REG32(PSRAM_BASE + 0x8030);
  while((read_data & 0x100) != 0x0) {
    read_data = REG32(PSRAM_BASE + 0x8030);
  }
#else // ~WINBOND
  REG32(PSRAM_BASE + 0x8034) = 0x0;
  REG32(PSRAM_BASE + 0x8030) = 0x10a;
  read_data = REG32(PSRAM_BASE + 0x8030);
  while((read_data & 0x100) != 0x0) {
    read_data = REG32(PSRAM_BASE + 0x8030);
  }

  REG32(PSRAM_BASE + 0x8034) = 0x4;
  REG32(PSRAM_BASE + 0x8030) = 0x10b;
  read_data = REG32(PSRAM_BASE + 0x8030);
  while((read_data & 0x100) != 0x0) {
    read_data = REG32(PSRAM_BASE + 0x8030);
  }
#endif // ~WINBOND end
#endif // INIT_FP1 end
/* lijin: 2018_05_21-18:34 end */
/*enable DFC */
/*SEQ_TABLE*/ REG32(PSRAM_BASE + 0x8000) |= ((0x1 << 24) | 0x1);

#ifdef SDF_ON
  read_data = REG32(0xd42828b0);  /*dclk fc request */
  read_data = read_data & 0xffe3ffc7;
  REG32(0xd42828b0) = 0x01000000 | (0x1 << 26) | (0x1 << 18) | (1 << 5) | (1 << 4) | read_data;
#endif
#ifdef PSRAM_HIGH
  read_data = REG32(0xd42828b0);  /*dclk fc request */
  read_data = read_data & 0xffe3ffc7;
  REG32(0xd42828b0) = 0x01000000 | (0x1 << 18) | (1 << 5) | (1 << 4) | read_data;
#endif
#if 0
/* add test for mr */
#ifdef WINBOND
  unsigned id0_addr = 0x0;
  unsigned id1_addr = 0x2;
  unsigned cr0_addr = 0x1000;
  unsigned cr1_addr = 0x1002;
#else
  unsigned mr0_addr = 0x0;
  unsigned mr1_addr = 0x1;
  unsigned mr2_addr = 0x2;
  unsigned mr3_addr = 0x3;
#endif
  psram_read_mr(id0_addr, 0);
  psram_read_mr(id0_addr, 1);
  psram_read_mr(id1_addr, 0);
  psram_read_mr(id1_addr, 1);
  psram_read_mr(cr0_addr, 0);
  psram_read_mr(cr0_addr, 1);
  psram_read_mr(cr1_addr, 0);
  psram_read_mr(cr1_addr, 1);
#endif
}
