Partition Merge report for MIPS
Sun Sep  1 11:17:31 2024
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Partition Merge Summary                                                       ;
+---------------------------------+---------------------------------------------+
; Partition Merge Status          ; Successful - Sun Sep  1 11:17:31 2024       ;
; Quartus Prime Version           ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                   ; MIPS                                        ;
; Top-level Entity Name           ; MIPS                                        ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 7112                                        ;
; Total pins                      ; 248                                         ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 991,232                                     ;
; Total DSP Blocks                ; 2                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                      ;
+-----------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------------------------------------------------------+---------+
; Name                              ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                                    ; Details ;
+-----------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------------------------------------------------------+---------+
; Execute:EXE|Ainput_out[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[0]~33                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[0]~33                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[10]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[10]~23                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[10]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[10]~23                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[11]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[11]~22                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[11]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[11]~22                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[12]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[12]~21                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[12]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[12]~21                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[13]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[13]~20                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[13]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[13]~20                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[14]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[14]~19                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[14]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[14]~19                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[15]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[15]~18                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[15]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[15]~18                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[16]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[16]~17                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[16]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[16]~17                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[17]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[17]~16                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[17]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[17]~16                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[18]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[18]~15                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[18]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[18]~15                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[19]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[19]~14                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[19]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[19]~14                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[1]~32                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[1]~32                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[20]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[20]~13                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[20]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[20]~13                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[21]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[21]~12                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[21]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[21]~12                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[22]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[22]~11                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[22]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[22]~11                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[23]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[23]~10                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[23]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[23]~10                                                                        ; N/A     ;
; Execute:EXE|Ainput_out[24]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[24]~9                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[24]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[24]~9                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[25]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[25]~8                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[25]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[25]~8                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[26]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[26]~7                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[26]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[26]~7                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[27]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[27]~6                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[27]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[27]~6                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[28]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[28]~5                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[28]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[28]~5                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[29]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[29]~4                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[29]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[29]~4                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[2]~31                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[2]~31                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[30]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[30]~3                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[30]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[30]~3                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[31]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[31]~0                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[31]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[31]~0                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[3]~30                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[3]~30                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[4]~29                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[4]~29                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[5]~28                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[5]~28                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[6]~27                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[6]~27                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[7]~26                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[7]~26                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[8]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[8]~25                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[8]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[8]~25                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[9]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[9]~24                                                                         ; N/A     ;
; Execute:EXE|Ainput_out[9]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Ainput_out[9]~24                                                                         ; N/A     ;
; Execute:EXE|Binput_out[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[0]~19                                                                         ; N/A     ;
; Execute:EXE|Binput_out[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[0]~19                                                                         ; N/A     ;
; Execute:EXE|Binput_out[10]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[10]~6                                                                         ; N/A     ;
; Execute:EXE|Binput_out[10]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[10]~6                                                                         ; N/A     ;
; Execute:EXE|Binput_out[11]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[11]~14                                                                        ; N/A     ;
; Execute:EXE|Binput_out[11]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[11]~14                                                                        ; N/A     ;
; Execute:EXE|Binput_out[12]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[12]~15                                                                        ; N/A     ;
; Execute:EXE|Binput_out[12]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[12]~15                                                                        ; N/A     ;
; Execute:EXE|Binput_out[13]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[13]~16                                                                        ; N/A     ;
; Execute:EXE|Binput_out[13]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[13]~16                                                                        ; N/A     ;
; Execute:EXE|Binput_out[14]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[14]~17                                                                        ; N/A     ;
; Execute:EXE|Binput_out[14]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[14]~17                                                                        ; N/A     ;
; Execute:EXE|Binput_out[15]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[15]~5                                                                         ; N/A     ;
; Execute:EXE|Binput_out[15]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[15]~5                                                                         ; N/A     ;
; Execute:EXE|Binput_out[16]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[16]~18                                                                        ; N/A     ;
; Execute:EXE|Binput_out[16]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[16]~18                                                                        ; N/A     ;
; Execute:EXE|Binput_out[17]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[17]~20                                                                        ; N/A     ;
; Execute:EXE|Binput_out[17]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[17]~20                                                                        ; N/A     ;
; Execute:EXE|Binput_out[18]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[18]~21                                                                        ; N/A     ;
; Execute:EXE|Binput_out[18]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[18]~21                                                                        ; N/A     ;
; Execute:EXE|Binput_out[19]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[19]~22                                                                        ; N/A     ;
; Execute:EXE|Binput_out[19]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[19]~22                                                                        ; N/A     ;
; Execute:EXE|Binput_out[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[1]~7                                                                          ; N/A     ;
; Execute:EXE|Binput_out[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[1]~7                                                                          ; N/A     ;
; Execute:EXE|Binput_out[20]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[20]~23                                                                        ; N/A     ;
; Execute:EXE|Binput_out[20]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[20]~23                                                                        ; N/A     ;
; Execute:EXE|Binput_out[21]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[21]~24                                                                        ; N/A     ;
; Execute:EXE|Binput_out[21]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[21]~24                                                                        ; N/A     ;
; Execute:EXE|Binput_out[22]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[22]~25                                                                        ; N/A     ;
; Execute:EXE|Binput_out[22]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[22]~25                                                                        ; N/A     ;
; Execute:EXE|Binput_out[23]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[23]~26                                                                        ; N/A     ;
; Execute:EXE|Binput_out[23]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[23]~26                                                                        ; N/A     ;
; Execute:EXE|Binput_out[24]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[24]~27                                                                        ; N/A     ;
; Execute:EXE|Binput_out[24]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[24]~27                                                                        ; N/A     ;
; Execute:EXE|Binput_out[25]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[25]~28                                                                        ; N/A     ;
; Execute:EXE|Binput_out[25]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[25]~28                                                                        ; N/A     ;
; Execute:EXE|Binput_out[26]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[26]~29                                                                        ; N/A     ;
; Execute:EXE|Binput_out[26]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[26]~29                                                                        ; N/A     ;
; Execute:EXE|Binput_out[27]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[27]~30                                                                        ; N/A     ;
; Execute:EXE|Binput_out[27]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[27]~30                                                                        ; N/A     ;
; Execute:EXE|Binput_out[28]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[28]~31                                                                        ; N/A     ;
; Execute:EXE|Binput_out[28]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[28]~31                                                                        ; N/A     ;
; Execute:EXE|Binput_out[29]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[29]~32                                                                        ; N/A     ;
; Execute:EXE|Binput_out[29]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[29]~32                                                                        ; N/A     ;
; Execute:EXE|Binput_out[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[2]~8                                                                          ; N/A     ;
; Execute:EXE|Binput_out[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[2]~8                                                                          ; N/A     ;
; Execute:EXE|Binput_out[30]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[30]~33                                                                        ; N/A     ;
; Execute:EXE|Binput_out[30]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[30]~33                                                                        ; N/A     ;
; Execute:EXE|Binput_out[31]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[31]~0                                                                         ; N/A     ;
; Execute:EXE|Binput_out[31]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[31]~0                                                                         ; N/A     ;
; Execute:EXE|Binput_out[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[3]~9                                                                          ; N/A     ;
; Execute:EXE|Binput_out[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[3]~9                                                                          ; N/A     ;
; Execute:EXE|Binput_out[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[4]~10                                                                         ; N/A     ;
; Execute:EXE|Binput_out[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[4]~10                                                                         ; N/A     ;
; Execute:EXE|Binput_out[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[5]~11                                                                         ; N/A     ;
; Execute:EXE|Binput_out[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[5]~11                                                                         ; N/A     ;
; Execute:EXE|Binput_out[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[6]~2                                                                          ; N/A     ;
; Execute:EXE|Binput_out[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[6]~2                                                                          ; N/A     ;
; Execute:EXE|Binput_out[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[7]~1                                                                          ; N/A     ;
; Execute:EXE|Binput_out[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[7]~1                                                                          ; N/A     ;
; Execute:EXE|Binput_out[8]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[8]~3                                                                          ; N/A     ;
; Execute:EXE|Binput_out[8]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[8]~3                                                                          ; N/A     ;
; Execute:EXE|Binput_out[9]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[9]~4                                                                          ; N/A     ;
; Execute:EXE|Binput_out[9]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Binput_out[9]~4                                                                          ; N/A     ;
; Execute:EXE|Function_opcode[0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[0]  ; N/A     ;
; Execute:EXE|Function_opcode[0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[0]  ; N/A     ;
; Execute:EXE|Function_opcode[1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[1]  ; N/A     ;
; Execute:EXE|Function_opcode[1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[1]  ; N/A     ;
; Execute:EXE|Function_opcode[2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[2]  ; N/A     ;
; Execute:EXE|Function_opcode[2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[2]  ; N/A     ;
; Execute:EXE|Function_opcode[3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[3]  ; N/A     ;
; Execute:EXE|Function_opcode[3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[3]  ; N/A     ;
; Execute:EXE|Function_opcode[4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[4]  ; N/A     ;
; Execute:EXE|Function_opcode[4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[4]  ; N/A     ;
; Execute:EXE|Function_opcode[5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[5]  ; N/A     ;
; Execute:EXE|Function_opcode[5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[5]  ; N/A     ;
; Execute:EXE|Read_data_1[0]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux31~13                                                                                  ; N/A     ;
; Execute:EXE|Read_data_1[0]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux31~13                                                                                  ; N/A     ;
; Execute:EXE|Read_data_1[10]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux21~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[10]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux21~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[11]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux20~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_1[11]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux20~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_1[12]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux19~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[12]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux19~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[13]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux18~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[13]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux18~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[14]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux17~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[14]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux17~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[15]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux16~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[15]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux16~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[16]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux15~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[16]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux15~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[17]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux14~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[17]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux14~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[18]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux13~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[18]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux13~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[19]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux12~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[19]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux12~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[1]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux30~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_1[1]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux30~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_1[20]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux11~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[20]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux11~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[21]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux10~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[21]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux10~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[22]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux9~8                                                                                    ; N/A     ;
; Execute:EXE|Read_data_1[22]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux9~8                                                                                    ; N/A     ;
; Execute:EXE|Read_data_1[23]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux8~8                                                                                    ; N/A     ;
; Execute:EXE|Read_data_1[23]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux8~8                                                                                    ; N/A     ;
; Execute:EXE|Read_data_1[24]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux7~9                                                                                    ; N/A     ;
; Execute:EXE|Read_data_1[24]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux7~9                                                                                    ; N/A     ;
; Execute:EXE|Read_data_1[25]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux6~9                                                                                    ; N/A     ;
; Execute:EXE|Read_data_1[25]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux6~9                                                                                    ; N/A     ;
; Execute:EXE|Read_data_1[26]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux5~9                                                                                    ; N/A     ;
; Execute:EXE|Read_data_1[26]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux5~9                                                                                    ; N/A     ;
; Execute:EXE|Read_data_1[27]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux4~9                                                                                    ; N/A     ;
; Execute:EXE|Read_data_1[27]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux4~9                                                                                    ; N/A     ;
; Execute:EXE|Read_data_1[28]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux3~8                                                                                    ; N/A     ;
; Execute:EXE|Read_data_1[28]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux3~8                                                                                    ; N/A     ;
; Execute:EXE|Read_data_1[29]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux2~8                                                                                    ; N/A     ;
; Execute:EXE|Read_data_1[29]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux2~8                                                                                    ; N/A     ;
; Execute:EXE|Read_data_1[2]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux29~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[2]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux29~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[30]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux1~11                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[30]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux1~11                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[31]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux0~11                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[31]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux0~11                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[3]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux28~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[3]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux28~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[4]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux27~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[4]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux27~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[5]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux26~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[5]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux26~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[6]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux25~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[6]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux25~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[7]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux24~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[7]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux24~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[8]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux23~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[8]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux23~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[9]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux22~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_1[9]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux22~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[0]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux63~9                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[0]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux63~9                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[10]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux53~13                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[10]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux53~13                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[11]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux52~9                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[11]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux52~9                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[12]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux51~10                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[12]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux51~10                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[13]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux50~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[13]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux50~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[14]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux49~10                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[14]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux49~10                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[15]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux48~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[15]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux48~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[16]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux47~10                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[16]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux47~10                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[17]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux46~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[17]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux46~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[18]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux45~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[18]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux45~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[19]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux44~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[19]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux44~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[1]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux62~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[1]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux62~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[20]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux43~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[20]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux43~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[21]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux42~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[21]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux42~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[22]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux41~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[22]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux41~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[23]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux40~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[23]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux40~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[24]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux39~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[24]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux39~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[25]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux38~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[25]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux38~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[26]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux37~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[26]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux37~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[27]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux36~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[27]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux36~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[28]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux35~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[28]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux35~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[29]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux34~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[29]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux34~8                                                                                   ; N/A     ;
; Execute:EXE|Read_data_2[2]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux61~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[2]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux61~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[30]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux33~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[30]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux33~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[31]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux32~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[31]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux32~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[3]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux60~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[3]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux60~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[4]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux59~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[4]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux59~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[5]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux58~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[5]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux58~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[6]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux57~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[6]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux57~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[7]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux56~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[7]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux56~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[8]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux55~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[8]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux55~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[9]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux54~11                                                                                  ; N/A     ;
; Execute:EXE|Read_data_2[9]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|Mux54~11                                                                                  ; N/A     ;
; Execute:EXE|Sign_extend[0]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[0]  ; N/A     ;
; Execute:EXE|Sign_extend[0]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[0]  ; N/A     ;
; Execute:EXE|Sign_extend[10]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[10] ; N/A     ;
; Execute:EXE|Sign_extend[10]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[10] ; N/A     ;
; Execute:EXE|Sign_extend[11]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[11] ; N/A     ;
; Execute:EXE|Sign_extend[11]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[11] ; N/A     ;
; Execute:EXE|Sign_extend[12]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[12] ; N/A     ;
; Execute:EXE|Sign_extend[12]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[12] ; N/A     ;
; Execute:EXE|Sign_extend[13]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[13] ; N/A     ;
; Execute:EXE|Sign_extend[13]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[13] ; N/A     ;
; Execute:EXE|Sign_extend[14]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[14] ; N/A     ;
; Execute:EXE|Sign_extend[14]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[14] ; N/A     ;
; Execute:EXE|Sign_extend[15]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[15]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[16]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[16]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[17]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[17]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[18]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[18]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[19]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[19]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[1]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[1]  ; N/A     ;
; Execute:EXE|Sign_extend[1]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[1]  ; N/A     ;
; Execute:EXE|Sign_extend[20]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[20]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[21]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[21]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[22]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[22]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[23]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[23]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[24]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[24]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[25]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[25]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[26]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[26]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[27]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[27]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[28]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[28]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[29]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[29]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[2]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[2]  ; N/A     ;
; Execute:EXE|Sign_extend[2]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[2]  ; N/A     ;
; Execute:EXE|Sign_extend[30]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[30]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[31]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[31]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Execute:EXE|Sign_extend[3]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[3]  ; N/A     ;
; Execute:EXE|Sign_extend[3]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[3]  ; N/A     ;
; Execute:EXE|Sign_extend[4]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[4]  ; N/A     ;
; Execute:EXE|Sign_extend[4]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[4]  ; N/A     ;
; Execute:EXE|Sign_extend[5]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[5]  ; N/A     ;
; Execute:EXE|Sign_extend[5]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[5]  ; N/A     ;
; Execute:EXE|Sign_extend[6]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[6]  ; N/A     ;
; Execute:EXE|Sign_extend[6]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[6]  ; N/A     ;
; Execute:EXE|Sign_extend[7]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[7]  ; N/A     ;
; Execute:EXE|Sign_extend[7]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[7]  ; N/A     ;
; Execute:EXE|Sign_extend[8]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[8]  ; N/A     ;
; Execute:EXE|Sign_extend[8]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[8]  ; N/A     ;
; Execute:EXE|Sign_extend[9]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[9]  ; N/A     ;
; Execute:EXE|Sign_extend[9]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[9]  ; N/A     ;
; Execute:EXE|opcode[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[26] ; N/A     ;
; Execute:EXE|opcode[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[26] ; N/A     ;
; Execute:EXE|opcode[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[27] ; N/A     ;
; Execute:EXE|opcode[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[27] ; N/A     ;
; Execute:EXE|opcode[2]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[28] ; N/A     ;
; Execute:EXE|opcode[2]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[28] ; N/A     ;
; Execute:EXE|opcode[3]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[29] ; N/A     ;
; Execute:EXE|opcode[3]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[29] ; N/A     ;
; Execute:EXE|opcode[4]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[30] ; N/A     ;
; Execute:EXE|opcode[4]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[30] ; N/A     ;
; Execute:EXE|opcode[5]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[31] ; N/A     ;
; Execute:EXE|opcode[5]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[31] ; N/A     ;
; Idecode:ID|Instruction[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[0]  ; N/A     ;
; Idecode:ID|Instruction[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[0]  ; N/A     ;
; Idecode:ID|Instruction[10]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[10] ; N/A     ;
; Idecode:ID|Instruction[10]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[10] ; N/A     ;
; Idecode:ID|Instruction[11]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[11] ; N/A     ;
; Idecode:ID|Instruction[11]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[11] ; N/A     ;
; Idecode:ID|Instruction[12]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[12] ; N/A     ;
; Idecode:ID|Instruction[12]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[12] ; N/A     ;
; Idecode:ID|Instruction[13]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[13] ; N/A     ;
; Idecode:ID|Instruction[13]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[13] ; N/A     ;
; Idecode:ID|Instruction[14]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[14] ; N/A     ;
; Idecode:ID|Instruction[14]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[14] ; N/A     ;
; Idecode:ID|Instruction[15]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Idecode:ID|Instruction[15]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[15] ; N/A     ;
; Idecode:ID|Instruction[16]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[16] ; N/A     ;
; Idecode:ID|Instruction[16]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[16] ; N/A     ;
; Idecode:ID|Instruction[17]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[17] ; N/A     ;
; Idecode:ID|Instruction[17]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[17] ; N/A     ;
; Idecode:ID|Instruction[18]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[18] ; N/A     ;
; Idecode:ID|Instruction[18]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[18] ; N/A     ;
; Idecode:ID|Instruction[19]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[19] ; N/A     ;
; Idecode:ID|Instruction[19]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[19] ; N/A     ;
; Idecode:ID|Instruction[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[1]  ; N/A     ;
; Idecode:ID|Instruction[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[1]  ; N/A     ;
; Idecode:ID|Instruction[20]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[20] ; N/A     ;
; Idecode:ID|Instruction[20]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[20] ; N/A     ;
; Idecode:ID|Instruction[21]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[21] ; N/A     ;
; Idecode:ID|Instruction[21]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[21] ; N/A     ;
; Idecode:ID|Instruction[22]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[22] ; N/A     ;
; Idecode:ID|Instruction[22]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[22] ; N/A     ;
; Idecode:ID|Instruction[23]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[23] ; N/A     ;
; Idecode:ID|Instruction[23]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[23] ; N/A     ;
; Idecode:ID|Instruction[24]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[24] ; N/A     ;
; Idecode:ID|Instruction[24]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[24] ; N/A     ;
; Idecode:ID|Instruction[25]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[25] ; N/A     ;
; Idecode:ID|Instruction[25]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[25] ; N/A     ;
; Idecode:ID|Instruction[26]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[26] ; N/A     ;
; Idecode:ID|Instruction[26]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[26] ; N/A     ;
; Idecode:ID|Instruction[27]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[27] ; N/A     ;
; Idecode:ID|Instruction[27]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[27] ; N/A     ;
; Idecode:ID|Instruction[28]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[28] ; N/A     ;
; Idecode:ID|Instruction[28]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[28] ; N/A     ;
; Idecode:ID|Instruction[29]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[29] ; N/A     ;
; Idecode:ID|Instruction[29]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[29] ; N/A     ;
; Idecode:ID|Instruction[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[2]  ; N/A     ;
; Idecode:ID|Instruction[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[2]  ; N/A     ;
; Idecode:ID|Instruction[30]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[30] ; N/A     ;
; Idecode:ID|Instruction[30]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[30] ; N/A     ;
; Idecode:ID|Instruction[31]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[31] ; N/A     ;
; Idecode:ID|Instruction[31]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[31] ; N/A     ;
; Idecode:ID|Instruction[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[3]  ; N/A     ;
; Idecode:ID|Instruction[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[3]  ; N/A     ;
; Idecode:ID|Instruction[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[4]  ; N/A     ;
; Idecode:ID|Instruction[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[4]  ; N/A     ;
; Idecode:ID|Instruction[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[5]  ; N/A     ;
; Idecode:ID|Instruction[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[5]  ; N/A     ;
; Idecode:ID|Instruction[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[6]  ; N/A     ;
; Idecode:ID|Instruction[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[6]  ; N/A     ;
; Idecode:ID|Instruction[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[7]  ; N/A     ;
; Idecode:ID|Instruction[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[7]  ; N/A     ;
; Idecode:ID|Instruction[8]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[8]  ; N/A     ;
; Idecode:ID|Instruction[8]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[8]  ; N/A     ;
; Idecode:ID|Instruction[9]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[9]  ; N/A     ;
; Idecode:ID|Instruction[9]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[9]  ; N/A     ;
; Idecode:ID|register_array[10][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][0]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][0]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][10]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][10]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][11]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][11]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][12]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][12]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][13]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][13]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][14]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][14]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][15]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][15]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][16]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][16]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][17]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][17]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][18]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][18]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][19]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][19]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][1]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][1]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][20]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][20]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][21]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][21]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][22]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][22]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][23]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][23]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][24]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][24]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][25]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][25]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][26]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][26]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][27]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][27]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][28]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][28]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][29]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][29]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][2]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][2]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][30]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][30]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][31]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][31]                                                                    ; N/A     ;
; Idecode:ID|register_array[10][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][3]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][3]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][4]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][4]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][5]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][5]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][6]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][6]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][7]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][7]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][8]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][8]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][9]                                                                     ; N/A     ;
; Idecode:ID|register_array[10][9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[10][9]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][0]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][0]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][10]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][10]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][11]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][11]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][12]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][12]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][13]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][13]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][14]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][14]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][15]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][15]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][16]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][16]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][17]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][17]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][18]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][18]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][19]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][19]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][1]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][1]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][20]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][20]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][21]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][21]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][22]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][22]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][23]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][23]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][24]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][24]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][25]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][25]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][26]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][26]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][27]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][27]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][28]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][28]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][29]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][29]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][2]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][2]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][30]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][30]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][31]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][31]                                                                    ; N/A     ;
; Idecode:ID|register_array[11][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][3]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][3]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][4]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][4]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][5]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][5]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][6]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][6]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][7]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][7]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][8]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][8]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][9]                                                                     ; N/A     ;
; Idecode:ID|register_array[11][9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[11][9]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][0]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][0]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][10]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][10]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][11]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][11]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][12]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][12]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][13]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][13]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][14]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][14]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][15]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][15]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][16]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][16]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][17]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][17]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][18]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][18]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][19]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][19]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][1]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][1]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][20]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][20]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][21]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][21]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][22]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][22]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][23]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][23]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][24]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][24]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][25]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][25]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][26]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][26]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][27]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][27]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][28]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][28]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][29]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][29]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][2]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][2]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][30]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][30]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][31]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][31]                                                                    ; N/A     ;
; Idecode:ID|register_array[12][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][3]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][3]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][4]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][4]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][5]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][5]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][6]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][6]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][7]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][7]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][8]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][8]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][9]                                                                     ; N/A     ;
; Idecode:ID|register_array[12][9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[12][9]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][0]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][0]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][10]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][10]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][11]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][11]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][11]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][11]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][12]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][12]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][12]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][12]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][13]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][13]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][13]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][13]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][14]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][14]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][14]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][14]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][15]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][15]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][15]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][15]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][16]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][16]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][16]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][16]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][17]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][17]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][17]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][17]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][18]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][18]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][18]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][18]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][19]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][19]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][19]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][19]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][1]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][1]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][20]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][20]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][20]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][20]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][21]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][21]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][21]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][21]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][22]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][22]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][22]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][22]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][23]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][23]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][23]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][23]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][24]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][24]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][24]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][24]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][25]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][25]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][25]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][25]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][26]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][26]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][26]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][26]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][27]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][27]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][27]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][27]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][28]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][28]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][28]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][28]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][29]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][29]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][29]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][29]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][2]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][2]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][30]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][30]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][30]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][30]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][31]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][31]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][31]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][31]                                                                     ; N/A     ;
; Idecode:ID|register_array[8][3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][3]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][3]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][4]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][4]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][5]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][5]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][6]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][6]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][7]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][7]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][8]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][8]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][9]                                                                      ; N/A     ;
; Idecode:ID|register_array[8][9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[8][9]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][0]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][0]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][10]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][10]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][11]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][11]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][11]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][11]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][12]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][12]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][12]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][12]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][13]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][13]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][13]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][13]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][14]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][14]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][14]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][14]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][15]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][15]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][15]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][15]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][16]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][16]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][16]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][16]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][17]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][17]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][17]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][17]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][18]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][18]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][18]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][18]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][19]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][19]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][19]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][19]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][1]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][1]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][20]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][20]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][20]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][20]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][21]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][21]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][21]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][21]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][22]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][22]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][22]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][22]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][23]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][23]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][23]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][23]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][24]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][24]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][24]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][24]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][25]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][25]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][25]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][25]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][26]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][26]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][26]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][26]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][27]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][27]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][27]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][27]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][28]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][28]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][28]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][28]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][29]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][29]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][29]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][29]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][2]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][2]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][30]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][30]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][30]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][30]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][31]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][31]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][31]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][31]                                                                     ; N/A     ;
; Idecode:ID|register_array[9][3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][3]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][3]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][4]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][4]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][5]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][5]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][6]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][6]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][7]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][7]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][8]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][8]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][9]                                                                      ; N/A     ;
; Idecode:ID|register_array[9][9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|register_array[9][9]                                                                      ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[0]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                  ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[0]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                  ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[1]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                  ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[1]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                  ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[2]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Add0~1                                                                                    ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[2]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Add0~1                                                                                    ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[3]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Add0~5                                                                                    ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[3]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Add0~5                                                                                    ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[4]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Add0~9                                                                                    ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[4]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Add0~9                                                                                    ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[5]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Add0~13                                                                                   ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[5]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Add0~13                                                                                   ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[6]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Add0~17                                                                                   ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[6]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Add0~17                                                                                   ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[7]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Add0~21                                                                                   ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[7]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Add0~21                                                                                   ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[8]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Add0~25                                                                                   ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[8]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Add0~25                                                                                   ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[9]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Add0~29                                                                                   ; N/A     ;
; Ifetch:IFE|PC_plus_4_out[9]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Add0~29                                                                                   ; N/A     ;
; Next_PC_out[0]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Next_PC_out[0]~5                                                                          ; N/A     ;
; Next_PC_out[0]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Next_PC_out[0]~5                                                                          ; N/A     ;
; Next_PC_out[1]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Next_PC_out[1]~7                                                                          ; N/A     ;
; Next_PC_out[1]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Next_PC_out[1]~7                                                                          ; N/A     ;
; Next_PC_out[2]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Next_PC_out[2]~9                                                                          ; N/A     ;
; Next_PC_out[2]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Next_PC_out[2]~9                                                                          ; N/A     ;
; Next_PC_out[3]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Next_PC_out[3]~11                                                                         ; N/A     ;
; Next_PC_out[3]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Next_PC_out[3]~11                                                                         ; N/A     ;
; Next_PC_out[4]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Next_PC_out[4]~13                                                                         ; N/A     ;
; Next_PC_out[4]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Next_PC_out[4]~13                                                                         ; N/A     ;
; Next_PC_out[5]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Next_PC_out[5]~15                                                                         ; N/A     ;
; Next_PC_out[5]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Next_PC_out[5]~15                                                                         ; N/A     ;
; Next_PC_out[6]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Next_PC_out[6]~17                                                                         ; N/A     ;
; Next_PC_out[6]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Next_PC_out[6]~17                                                                         ; N/A     ;
; Next_PC_out[7]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Next_PC_out[7]~19                                                                         ; N/A     ;
; Next_PC_out[7]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|Next_PC_out[7]~19                                                                         ; N/A     ;
; PC[0]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~GND                                                                                                 ; N/A     ;
; PC[0]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~GND                                                                                                 ; N/A     ;
; PC[1]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~GND                                                                                                 ; N/A     ;
; PC[1]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~GND                                                                                                 ; N/A     ;
; PC[2]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|PC[2]                                                                                     ; N/A     ;
; PC[2]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|PC[2]                                                                                     ; N/A     ;
; PC[3]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|PC[3]                                                                                     ; N/A     ;
; PC[3]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|PC[3]                                                                                     ; N/A     ;
; PC[4]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|PC[4]                                                                                     ; N/A     ;
; PC[4]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|PC[4]                                                                                     ; N/A     ;
; PC[5]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|PC[5]                                                                                     ; N/A     ;
; PC[5]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|PC[5]                                                                                     ; N/A     ;
; PC[6]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|PC[6]                                                                                     ; N/A     ;
; PC[6]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|PC[6]                                                                                     ; N/A     ;
; PC[7]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|PC[7]                                                                                     ; N/A     ;
; PC[7]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|PC[7]                                                                                     ; N/A     ;
; PC[8]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|PC[8]                                                                                     ; N/A     ;
; PC[8]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|PC[8]                                                                                     ; N/A     ;
; PC[9]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|PC[9]                                                                                     ; N/A     ;
; PC[9]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|PC[9]                                                                                     ; N/A     ;
; control:CTL|ALUSrc                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|ALUSrc                                                                                   ; N/A     ;
; control:CTL|ALUSrc                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|ALUSrc                                                                                   ; N/A     ;
; control:CTL|BranchEq              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Equal10~1                                                                                ; N/A     ;
; control:CTL|BranchEq              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Equal10~1                                                                                ; N/A     ;
; control:CTL|BranchNe              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Equal11~0                                                                                ; N/A     ;
; control:CTL|BranchNe              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Execute:EXE|Equal11~0                                                                                ; N/A     ;
; control:CTL|Funct[0]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[0]  ; N/A     ;
; control:CTL|Funct[0]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[0]  ; N/A     ;
; control:CTL|Funct[1]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[1]  ; N/A     ;
; control:CTL|Funct[1]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[1]  ; N/A     ;
; control:CTL|Funct[2]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[2]  ; N/A     ;
; control:CTL|Funct[2]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[2]  ; N/A     ;
; control:CTL|Funct[3]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[3]  ; N/A     ;
; control:CTL|Funct[3]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[3]  ; N/A     ;
; control:CTL|Funct[4]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[4]  ; N/A     ;
; control:CTL|Funct[4]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[4]  ; N/A     ;
; control:CTL|Funct[5]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[5]  ; N/A     ;
; control:CTL|Funct[5]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[5]  ; N/A     ;
; control:CTL|Jr                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|Jr                                                                                       ; N/A     ;
; control:CTL|Jr                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|Jr                                                                                       ; N/A     ;
; control:CTL|Jump                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|Jump                                                                                     ; N/A     ;
; control:CTL|Jump                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|Jump                                                                                     ; N/A     ;
; control:CTL|MemRead               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|Equal2~0                                                                                 ; N/A     ;
; control:CTL|MemRead               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|Equal2~0                                                                                 ; N/A     ;
; control:CTL|MemWrite              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|Equal3~0                                                                                 ; N/A     ;
; control:CTL|MemWrite              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|Equal3~0                                                                                 ; N/A     ;
; control:CTL|MemtoReg[0]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|Equal2~0                                                                                 ; N/A     ;
; control:CTL|MemtoReg[0]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|Equal2~0                                                                                 ; N/A     ;
; control:CTL|MemtoReg[1]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|Equal12~0                                                                                ; N/A     ;
; control:CTL|MemtoReg[1]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|Equal12~0                                                                                ; N/A     ;
; control:CTL|Opcode[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[26] ; N/A     ;
; control:CTL|Opcode[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[26] ; N/A     ;
; control:CTL|Opcode[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[27] ; N/A     ;
; control:CTL|Opcode[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[27] ; N/A     ;
; control:CTL|Opcode[2]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[28] ; N/A     ;
; control:CTL|Opcode[2]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[28] ; N/A     ;
; control:CTL|Opcode[3]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[29] ; N/A     ;
; control:CTL|Opcode[3]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[29] ; N/A     ;
; control:CTL|Opcode[4]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[30] ; N/A     ;
; control:CTL|Opcode[4]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[30] ; N/A     ;
; control:CTL|Opcode[5]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[31] ; N/A     ;
; control:CTL|Opcode[5]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|q_a[31] ; N/A     ;
; control:CTL|RegDst[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|RegDst[0]                                                                                ; N/A     ;
; control:CTL|RegDst[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|RegDst[0]                                                                                ; N/A     ;
; control:CTL|RegDst[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|Equal12~0                                                                                ; N/A     ;
; control:CTL|RegDst[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|Equal12~0                                                                                ; N/A     ;
; control:CTL|RegWrite              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|RegWrite                                                                                 ; N/A     ;
; control:CTL|RegWrite              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|RegWrite                                                                                 ; N/A     ;
; control:CTL|clock                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; PIN_AF14                                                                                             ; N/A     ;
; control:CTL|clock                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; PIN_AF14                                                                                             ; N/A     ;
; control:CTL|reset                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; reset_n~_wirecell                                                                                    ; N/A     ;
; control:CTL|reset                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; reset_n~_wirecell                                                                                    ; N/A     ;
; control:CTL|shift                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|shift~0                                                                                  ; N/A     ;
; control:CTL|shift                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control:CTL|shift~0                                                                                  ; N/A     ;
; write_data_out[0]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[0]~2                                                                       ; N/A     ;
; write_data_out[0]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[0]~2                                                                       ; N/A     ;
; write_data_out[10]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[10]~12                                                                     ; N/A     ;
; write_data_out[10]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[10]~12                                                                     ; N/A     ;
; write_data_out[11]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[11]~45                                                                     ; N/A     ;
; write_data_out[11]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[11]~45                                                                     ; N/A     ;
; write_data_out[12]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[12]~41                                                                     ; N/A     ;
; write_data_out[12]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[12]~41                                                                     ; N/A     ;
; write_data_out[13]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[13]~37                                                                     ; N/A     ;
; write_data_out[13]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[13]~37                                                                     ; N/A     ;
; write_data_out[14]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[14]~33                                                                     ; N/A     ;
; write_data_out[14]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[14]~33                                                                     ; N/A     ;
; write_data_out[15]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[15]~13                                                                     ; N/A     ;
; write_data_out[15]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[15]~13                                                                     ; N/A     ;
; write_data_out[16]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[16]~14                                                                     ; N/A     ;
; write_data_out[16]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[16]~14                                                                     ; N/A     ;
; write_data_out[17]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[17]~15                                                                     ; N/A     ;
; write_data_out[17]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[17]~15                                                                     ; N/A     ;
; write_data_out[18]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[18]~16                                                                     ; N/A     ;
; write_data_out[18]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[18]~16                                                                     ; N/A     ;
; write_data_out[19]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[19]~17                                                                     ; N/A     ;
; write_data_out[19]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[19]~17                                                                     ; N/A     ;
; write_data_out[1]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[1]~3                                                                       ; N/A     ;
; write_data_out[1]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[1]~3                                                                       ; N/A     ;
; write_data_out[20]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[20]~18                                                                     ; N/A     ;
; write_data_out[20]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[20]~18                                                                     ; N/A     ;
; write_data_out[21]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[21]~19                                                                     ; N/A     ;
; write_data_out[21]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[21]~19                                                                     ; N/A     ;
; write_data_out[22]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[22]~20                                                                     ; N/A     ;
; write_data_out[22]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[22]~20                                                                     ; N/A     ;
; write_data_out[23]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[23]~21                                                                     ; N/A     ;
; write_data_out[23]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[23]~21                                                                     ; N/A     ;
; write_data_out[24]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[24]~22                                                                     ; N/A     ;
; write_data_out[24]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[24]~22                                                                     ; N/A     ;
; write_data_out[25]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[25]~23                                                                     ; N/A     ;
; write_data_out[25]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[25]~23                                                                     ; N/A     ;
; write_data_out[26]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[26]~24                                                                     ; N/A     ;
; write_data_out[26]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[26]~24                                                                     ; N/A     ;
; write_data_out[27]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[27]~25                                                                     ; N/A     ;
; write_data_out[27]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[27]~25                                                                     ; N/A     ;
; write_data_out[28]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[28]~26                                                                     ; N/A     ;
; write_data_out[28]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[28]~26                                                                     ; N/A     ;
; write_data_out[29]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[29]~27                                                                     ; N/A     ;
; write_data_out[29]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[29]~27                                                                     ; N/A     ;
; write_data_out[2]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[2]~4                                                                       ; N/A     ;
; write_data_out[2]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[2]~4                                                                       ; N/A     ;
; write_data_out[30]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[30]~28                                                                     ; N/A     ;
; write_data_out[30]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[30]~28                                                                     ; N/A     ;
; write_data_out[31]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[31]~29                                                                     ; N/A     ;
; write_data_out[31]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[31]~29                                                                     ; N/A     ;
; write_data_out[3]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[3]~5                                                                       ; N/A     ;
; write_data_out[3]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[3]~5                                                                       ; N/A     ;
; write_data_out[4]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[4]~6                                                                       ; N/A     ;
; write_data_out[4]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[4]~6                                                                       ; N/A     ;
; write_data_out[5]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[5]~7                                                                       ; N/A     ;
; write_data_out[5]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[5]~7                                                                       ; N/A     ;
; write_data_out[6]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[6]~8                                                                       ; N/A     ;
; write_data_out[6]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[6]~8                                                                       ; N/A     ;
; write_data_out[7]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[7]~9                                                                       ; N/A     ;
; write_data_out[7]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[7]~9                                                                       ; N/A     ;
; write_data_out[8]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[8]~10                                                                      ; N/A     ;
; write_data_out[8]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[8]~10                                                                      ; N/A     ;
; write_data_out[9]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[9]~11                                                                      ; N/A     ;
; write_data_out[9]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Idecode:ID|write_data_out[9]~11                                                                      ; N/A     ;
; PIN_AF14                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; PIN_AF14                                                                                             ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                  ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                  ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                  ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                  ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                  ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                  ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                  ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                  ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                  ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                  ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                  ; N/A     ;
; reset_n                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; reset_n                                                                                              ; N/A     ;
; reset_n                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; reset_n                                                                                              ; N/A     ;
+-----------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 1250  ; 97               ; 3283                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Combinational ALUT usage for logic          ; 1501  ; 127              ; 1022                           ; 0                              ;
;     -- 7 input functions                    ; 82    ; 1                ; 2                              ; 0                              ;
;     -- 6 input functions                    ; 901   ; 29               ; 766                            ; 0                              ;
;     -- 5 input functions                    ; 227   ; 32               ; 47                             ; 0                              ;
;     -- 4 input functions                    ; 146   ; 20               ; 39                             ; 0                              ;
;     -- <=3 input functions                  ; 145   ; 45               ; 168                            ; 0                              ;
; Memory ALUT usage                           ; 0     ; 0                ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0     ; 0                ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Dedicated logic registers                   ; 1132  ; 136              ; 5844                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
;                                             ;       ;                  ;                                ;                                ;
; I/O pins                                    ; 248   ; 0                ; 0                              ; 0                              ;
; I/O registers                               ; 0     ; 0                ; 0                              ; 0                              ;
; Total block memory bits                     ; 65536 ; 0                ; 925696                         ; 0                              ;
; Total block memory implementation bits      ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 0     ; 0                ; 0                              ; 1                              ;
; DSP block                                   ; 2     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 384   ; 208              ; 8344                           ; 1                              ;
;     -- Registered Input Connections         ; 172   ; 145              ; 6775                           ; 0                              ;
;     -- Output Connections                   ; 4685  ; 845              ; 34                             ; 3373                           ;
;     -- Registered Output Connections        ; 352   ; 845              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 19507 ; 1928             ; 35523                          ; 3382                           ;
;     -- Registered Connections               ; 3507  ; 1616             ; 28577                          ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 0     ; 200              ; 4665                           ; 204                            ;
;     -- sld_hub:auto_hub                     ; 200   ; 20               ; 656                            ; 177                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 4665  ; 656              ; 64                             ; 2993                           ;
;     -- hard_block:auto_generated_inst       ; 204   ; 177              ; 2993                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 41    ; 111              ; 1425                           ; 4                              ;
;     -- Output Ports                         ; 666   ; 128              ; 919                            ; 9                              ;
;     -- Bidir Ports                          ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 3                ; 909                            ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 81               ; 905                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 2                ; 19                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 32               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 21                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 71               ; 456                            ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 76               ; 470                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 65               ; 907                            ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-----------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                              ;
+------------------------------------------------------------------+-----------+---------------+----------+-------------+
; Name                                                             ; Partition ; Type          ; Location ; Status      ;
+------------------------------------------------------------------+-----------+---------------+----------+-------------+
; ALU_result_out[0]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[0]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[0]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[10]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[10]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[10]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[11]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[11]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[11]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[12]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[12]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[12]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[13]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[13]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[13]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[14]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[14]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[14]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[15]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[15]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[15]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[16]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[16]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[16]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[17]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[17]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[17]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[18]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[18]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[18]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[19]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[19]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[19]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[1]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[1]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[1]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[20]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[20]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[20]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[21]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[21]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[21]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[22]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[22]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[22]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[23]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[23]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[23]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[24]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[24]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[24]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[25]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[25]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[25]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[26]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[26]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[26]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[27]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[27]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[27]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[28]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[28]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[28]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[29]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[29]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[29]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[2]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[2]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[2]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[30]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[30]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[30]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[31]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[31]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[31]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[3]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[3]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[3]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[4]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[4]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[4]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[5]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[5]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[5]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[6]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[6]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[6]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[7]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[7]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[7]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[8]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[8]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[8]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; ALU_result_out[9]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[9]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[9]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[0]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[0]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[0]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[10]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[10]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[10]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[11]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[11]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[11]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[12]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[12]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[12]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[13]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[13]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[13]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[14]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[14]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[14]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[15]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[15]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[15]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[16]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[16]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[16]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[17]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[17]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[17]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[18]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[18]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[18]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[19]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[19]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[19]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[1]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[1]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[1]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[20]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[20]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[20]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[21]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[21]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[21]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[22]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[22]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[22]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[23]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[23]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[23]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[24]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[24]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[24]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[25]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[25]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[25]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[26]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[26]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[26]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[27]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[27]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[27]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[28]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[28]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[28]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[29]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[29]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[29]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[2]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[2]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[2]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[30]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[30]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[30]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[31]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[31]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[31]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[3]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[3]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[3]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[4]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[4]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[4]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[5]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[5]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[5]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[6]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[6]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[6]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[7]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[7]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[7]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[8]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[8]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[8]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Ainput_out[9]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[9]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[9]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[0]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[0]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[0]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[10]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[10]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[10]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[11]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[11]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[11]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[12]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[12]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[12]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[13]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[13]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[13]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[14]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[14]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[14]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[15]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[15]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[15]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[16]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[16]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[16]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[17]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[17]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[17]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[18]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[18]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[18]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[19]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[19]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[19]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[1]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[1]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[1]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[20]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[20]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[20]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[21]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[21]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[21]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[22]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[22]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[22]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[23]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[23]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[23]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[24]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[24]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[24]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[25]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[25]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[25]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[26]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[26]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[26]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[27]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[27]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[27]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[28]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[28]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[28]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[29]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[29]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[29]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[2]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[2]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[2]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[30]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[30]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[30]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[31]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[31]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[31]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[3]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[3]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[3]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[4]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[4]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[4]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[5]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[5]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[5]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[6]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[6]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[6]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[7]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[7]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[7]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[8]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[8]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[8]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Binput_out[9]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[9]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[9]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Branch_out                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Branch_out                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Branch_out~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[0]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[0]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[0]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[10]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[10]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[10]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[11]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[11]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[11]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[12]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[12]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[12]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[13]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[13]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[13]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[14]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[14]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[14]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[15]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[15]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[15]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[16]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[16]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[16]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[17]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[17]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[17]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[18]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[18]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[18]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[19]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[19]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[19]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[1]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[1]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[1]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[20]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[20]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[20]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[21]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[21]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[21]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[22]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[22]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[22]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[23]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[23]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[23]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[24]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[24]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[24]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[25]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[25]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[25]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[26]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[26]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[26]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[27]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[27]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[27]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[28]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[28]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[28]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[29]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[29]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[29]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[2]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[2]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[2]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[30]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[30]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[30]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[31]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[31]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[31]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[3]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[3]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[3]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[4]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[4]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[4]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[5]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[5]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[5]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[6]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[6]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[6]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[7]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[7]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[7]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[8]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[8]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[8]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Instruction_out[9]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[9]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[9]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Memwrite_out                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- Memwrite_out                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Memwrite_out~output                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Next_PC_out[0]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Next_PC_out[0]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Next_PC_out[0]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Next_PC_out[1]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Next_PC_out[1]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Next_PC_out[1]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Next_PC_out[2]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Next_PC_out[2]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Next_PC_out[2]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Next_PC_out[3]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Next_PC_out[3]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Next_PC_out[3]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Next_PC_out[4]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Next_PC_out[4]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Next_PC_out[4]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Next_PC_out[5]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Next_PC_out[5]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Next_PC_out[5]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Next_PC_out[6]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Next_PC_out[6]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Next_PC_out[6]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Next_PC_out[7]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Next_PC_out[7]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Next_PC_out[7]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; PC[0]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[0]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[0]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; PC[1]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[1]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[1]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; PC[2]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[2]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[2]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; PC[3]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[3]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[3]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; PC[4]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[4]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[4]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; PC[5]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[5]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[5]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; PC[6]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[6]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[6]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; PC[7]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[7]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[7]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; PC[8]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[8]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[8]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; PC[9]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[9]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[9]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; PIN_AF14                                                         ; Top       ; Input Port    ; n/a      ;             ;
;     -- PIN_AF14                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- PIN_AF14~input                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Regwrite_out                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- Regwrite_out                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Regwrite_out~output                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; Zero_out                                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- Zero_out                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Zero_out~output                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; altera_reserved_tck                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; altera_reserved_tdi                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; altera_reserved_tdo                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; altera_reserved_tms                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_clr             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ena             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ir_in_0_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ir_in_1_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ir_in_2_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ir_in_3_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ir_in_4_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ir_in_5_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ir_in_6_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ir_in_7_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ir_out_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ir_out_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ir_out_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ir_out_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ir_out_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ir_out_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ir_out_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_ir_out_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_raw_tck         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_tdi             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_tdo             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.IFE_inst_memory_auto_generated_mgl_prim2_usr1            ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_clr             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ena             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ir_in_0_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ir_in_1_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ir_in_2_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ir_in_3_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ir_in_4_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ir_in_5_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ir_in_6_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ir_in_7_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ir_out_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ir_out_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ir_out_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ir_out_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ir_out_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ir_out_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ir_out_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_ir_out_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_raw_tck         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_tdi             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_tdo             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; jtag.bp.MEM_data_memory_auto_generated_mgl_prim2_usr1            ; Top       ; Input Port    ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_ALUSrc                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_BranchEq                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_BranchNe                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_Funct_0_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_Funct_1_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_Funct_2_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_Funct_3_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_Funct_4_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_Funct_5_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_Jr                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_Jump                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_MemRead                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_MemWrite                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_MemtoReg_0_                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_MemtoReg_1_                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_Opcode_0_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_Opcode_1_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_Opcode_2_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_Opcode_3_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_Opcode_4_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_Opcode_5_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_RegDst_0_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_RegDst_1_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_RegWrite                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_clock                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_reset                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.CTL_shift                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_0_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_10_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_11_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_12_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_13_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_14_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_15_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_16_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_17_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_18_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_19_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_1_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_20_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_21_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_22_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_23_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_24_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_25_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_26_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_27_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_28_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_29_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_2_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_30_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_31_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_3_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_4_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_5_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_6_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_7_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_8_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Ainput_out_9_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_0_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_10_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_11_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_12_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_13_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_14_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_15_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_16_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_17_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_18_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_19_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_1_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_20_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_21_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_22_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_23_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_24_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_25_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_26_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_27_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_28_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_29_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_2_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_30_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_31_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_3_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_4_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_5_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_6_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_7_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_8_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Binput_out_9_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Function_opcode_0_                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Function_opcode_1_                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Function_opcode_2_                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Function_opcode_3_                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Function_opcode_4_                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Function_opcode_5_                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_0_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_10_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_11_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_12_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_13_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_14_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_15_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_16_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_17_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_18_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_19_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_1_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_20_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_21_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_22_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_23_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_24_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_25_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_26_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_27_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_28_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_29_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_2_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_30_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_31_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_3_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_4_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_5_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_6_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_7_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_8_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_1_9_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_0_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_10_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_11_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_12_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_13_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_14_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_15_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_16_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_17_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_18_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_19_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_1_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_20_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_21_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_22_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_23_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_24_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_25_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_26_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_27_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_28_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_29_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_2_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_30_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_31_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_3_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_4_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_5_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_6_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_7_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_8_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Read_data_2_9_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_0_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_10_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_11_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_12_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_13_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_14_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_15_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_16_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_17_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_18_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_19_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_1_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_20_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_21_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_22_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_23_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_24_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_25_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_26_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_27_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_28_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_29_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_2_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_30_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_31_                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_3_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_4_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_5_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_6_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_7_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_8_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_Sign_extend_9_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_opcode_0_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_opcode_1_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_opcode_2_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_opcode_3_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_opcode_4_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.EXE_opcode_5_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_0_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_10_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_11_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_12_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_13_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_14_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_15_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_16_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_17_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_18_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_19_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_1_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_20_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_21_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_22_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_23_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_24_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_25_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_26_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_27_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_28_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_29_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_2_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_30_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_31_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_3_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_4_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_5_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_6_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_7_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_8_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_Instruction_9_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__0_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__10_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__11_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__12_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__13_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__14_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__15_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__16_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__17_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__18_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__19_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__1_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__20_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__21_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__22_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__23_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__24_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__25_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__26_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__27_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__28_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__29_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__2_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__30_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__31_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__3_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__4_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__5_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__6_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__7_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__8_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_10__9_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__0_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__10_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__11_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__12_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__13_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__14_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__15_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__16_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__17_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__18_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__19_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__1_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__20_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__21_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__22_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__23_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__24_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__25_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__26_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__27_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__28_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__29_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__2_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__30_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__31_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__3_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__4_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__5_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__6_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__7_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__8_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_11__9_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__0_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__10_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__11_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__12_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__13_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__14_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__15_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__16_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__17_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__18_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__19_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__1_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__20_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__21_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__22_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__23_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__24_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__25_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__26_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__27_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__28_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__29_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__2_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__30_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__31_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__3_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__4_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__5_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__6_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__7_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__8_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_12__9_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__0_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__10_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__11_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__12_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__13_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__14_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__15_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__16_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__17_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__18_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__19_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__1_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__20_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__21_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__22_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__23_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__24_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__25_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__26_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__27_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__28_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__29_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__2_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__30_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__31_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__3_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__4_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__5_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__6_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__7_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__8_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_8__9_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__0_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__10_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__11_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__12_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__13_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__14_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__15_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__16_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__17_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__18_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__19_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__1_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__20_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__21_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__22_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__23_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__24_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__25_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__26_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__27_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__28_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__29_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__2_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__30_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__31_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__3_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__4_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__5_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__6_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__7_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__8_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.ID_register_array_9__9_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.IFE_PC_plus_4_out_0_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.IFE_PC_plus_4_out_1_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.IFE_PC_plus_4_out_2_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.IFE_PC_plus_4_out_3_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.IFE_PC_plus_4_out_4_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.IFE_PC_plus_4_out_5_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.IFE_PC_plus_4_out_6_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.IFE_PC_plus_4_out_7_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.IFE_PC_plus_4_out_8_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; pre_syn.bp.IFE_PC_plus_4_out_9_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[0]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[0]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[0]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[10]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[10]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[10]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[11]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[11]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[11]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[12]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[12]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[12]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[13]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[13]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[13]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[14]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[14]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[14]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[15]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[15]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[15]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[16]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[16]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[16]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[17]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[17]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[17]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[18]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[18]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[18]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[19]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[19]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[19]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[1]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[1]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[1]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[20]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[20]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[20]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[21]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[21]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[21]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[22]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[22]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[22]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[23]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[23]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[23]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[24]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[24]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[24]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[25]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[25]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[25]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[26]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[26]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[26]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[27]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[27]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[27]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[28]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[28]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[28]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[29]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[29]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[29]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[2]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[2]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[2]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[30]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[30]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[30]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[31]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[31]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[31]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[3]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[3]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[3]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[4]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[4]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[4]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[5]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[5]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[5]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[6]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[6]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[6]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[7]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[7]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[7]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[8]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[8]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[8]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_1_out[9]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[9]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[9]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[0]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[0]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[0]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[10]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[10]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[10]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[11]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[11]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[11]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[12]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[12]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[12]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[13]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[13]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[13]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[14]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[14]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[14]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[15]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[15]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[15]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[16]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[16]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[16]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[17]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[17]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[17]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[18]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[18]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[18]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[19]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[19]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[19]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[1]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[1]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[1]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[20]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[20]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[20]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[21]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[21]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[21]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[22]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[22]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[22]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[23]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[23]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[23]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[24]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[24]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[24]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[25]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[25]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[25]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[26]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[26]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[26]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[27]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[27]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[27]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[28]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[28]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[28]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[29]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[29]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[29]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[2]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[2]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[2]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[30]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[30]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[30]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[31]                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[31]                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[31]~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[3]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[3]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[3]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[4]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[4]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[4]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[5]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[5]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[5]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[6]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[6]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[6]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[7]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[7]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[7]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[8]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[8]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[8]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; read_data_2_out[9]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[9]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[9]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; reset_n                                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- reset_n                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- reset_n~input                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[0]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[0]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[0]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[10]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[10]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[10]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[11]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[11]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[11]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[12]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[12]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[12]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[13]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[13]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[13]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[14]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[14]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[14]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[15]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[15]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[15]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[16]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[16]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[16]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[17]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[17]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[17]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[18]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[18]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[18]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[19]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[19]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[19]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[1]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[1]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[1]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[20]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[20]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[20]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[21]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[21]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[21]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[22]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[22]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[22]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[23]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[23]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[23]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[24]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[24]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[24]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[25]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[25]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[25]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[26]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[26]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[26]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[27]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[27]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[27]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[28]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[28]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[28]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[29]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[29]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[29]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[2]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[2]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[2]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[30]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[30]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[30]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[31]                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[31]                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[31]~output                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[3]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[3]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[3]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[4]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[4]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[4]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[5]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[5]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[5]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[6]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[6]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[6]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[7]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[7]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[7]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[8]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[8]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[8]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
; write_data_out[9]                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[9]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[9]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                  ;           ;               ;          ;             ;
+------------------------------------------------------------------+-----------+---------------+----------+-------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimate of Logic utilization (ALMs needed) ; 4595           ;
;                                             ;                ;
; Combinational ALUT usage for logic          ; 2650           ;
;     -- 7 input functions                    ; 85             ;
;     -- 6 input functions                    ; 1696           ;
;     -- 5 input functions                    ; 306            ;
;     -- 4 input functions                    ; 205            ;
;     -- <=3 input functions                  ; 358            ;
;                                             ;                ;
; Dedicated logic registers                   ; 7112           ;
;                                             ;                ;
; I/O pins                                    ; 248            ;
; Total MLAB memory bits                      ; 0              ;
; Total block memory bits                     ; 991232         ;
;                                             ;                ;
; Total DSP Blocks                            ; 2              ;
;                                             ;                ;
; Maximum fan-out node                        ; PIN_AF14~input ;
; Maximum fan-out                             ; 4825           ;
; Total fan-out                               ; 50888          ;
; Average fan-out                             ; 4.72           ;
+---------------------------------------------+----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|ALTSYNCRAM                                                                                               ; AUTO ; True Dual Port   ; 1024         ; 32           ; 1024         ; 32           ; 32768  ; C:\Users\barmu\Documents\GitHub\Arch-Lab-\final project\MARS files\MIPS single cycle Architecture\ModelSim\L1_Caches\our tests\program.hex ;
; dmemory:MEM|altsyncram:data_memory|altsyncram_1ug4:auto_generated|altsyncram_ade3:altsyncram1|ALTSYNCRAM                                                                                              ; AUTO ; True Dual Port   ; 1024         ; 32           ; 1024         ; 32           ; 32768  ; C:\Users\barmu\Documents\GitHub\Arch-Lab-\final project\MARS files\MIPS single cycle Architecture\ModelSim\L1_Caches\our tests\dmemory.hex ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ok84:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 2048         ; 452          ; 2048         ; 452          ; 925696 ; None                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+--------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------+
; Partition Merge DSP Block Usage Summary         ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 1           ;
; Sum of two 18x18                  ; 1           ;
; Total number of DSP blocks        ; 2           ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 1           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Sun Sep  1 11:17:29 2024
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off mips_only -c MIPS --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 937 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Info (21057): Implemented 10283 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 5 input pins
    Info (21059): Implemented 247 output pins
    Info (21061): Implemented 9512 logic cells
    Info (21064): Implemented 516 RAM segments
    Info (21062): Implemented 2 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4818 megabytes
    Info: Processing ended: Sun Sep  1 11:17:31 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


