$date
	Fri Sep 08 16:22:06 2023
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module day4_tb $end
$var wire 8 ! out [7:0] $end
$var reg 8 " in1 [7:0] $end
$var reg 8 # in2 [7:0] $end
$var reg 3 $ opcode [2:0] $end
$scope module uut $end
$var wire 8 % in1 [7:0] $end
$var wire 8 & in2 [7:0] $end
$var wire 3 ' opcode [2:0] $end
$var parameter 3 ( ADD $end
$var parameter 3 ) AND $end
$var parameter 3 * EQL $end
$var parameter 3 + LSR $end
$var parameter 3 , OR $end
$var parameter 3 - SLL $end
$var parameter 3 . SUB $end
$var parameter 3 / XOR $end
$var reg 8 0 out [7:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
b110 /
b1 .
b10 -
b101 ,
b11 +
b111 *
b100 )
b0 (
$end
#0
$dumpvars
b10100101 0
b0 '
b10000001 &
b100100 %
b0 $
b10000001 #
b100100 "
b10100101 !
$end
#10
b10100011 !
b10100011 0
b1 $
b1 '
#20
b1001000 !
b1001000 0
b10 $
b10 '
#30
b10010 !
b10010 0
b11 $
b11 '
#40
b0 !
b0 0
b100 $
b100 '
#50
b10100101 !
b10100101 0
b101 $
b101 '
#60
b110 $
b110 '
#70
b0 !
b0 0
b111 $
b111 '
