###############################################################################
# Created by write_sdc
###############################################################################
current_design sdc_test2
###############################################################################
# Timing Constraints
###############################################################################
create_clock -name clk1 -period 10.0000 [get_ports {clk1}]
create_clock -name clk2 -period 20.0000 [get_ports {clk2}]
set_input_delay 2.0000 -clock [get_clocks {clk1}] -add_delay [get_ports {in1}]
set_input_delay 2.0000 -clock [get_clocks {clk1}] -add_delay [get_ports {in2}]
set_input_delay 2.0000 -clock [get_clocks {clk2}] -add_delay [get_ports {in3}]
set_output_delay 3.0000 -clock [get_clocks {clk1}] -add_delay [get_ports {out1}]
set_output_delay 3.0000 -clock [get_clocks {clk2}] -add_delay [get_ports {out2}]
set_data_check -rise_from [get_pins {reg1/Q}] -rise_to [get_pins {reg2/D}] -hold 0.3000
set_data_check -rise_from [get_pins {reg1/Q}] -fall_to [get_pins {reg2/D}] -hold 0.2500
set_data_check -fall_from [get_pins {reg1/Q}] -rise_to [get_pins {reg2/D}] -hold 0.3000
set_data_check -fall_from [get_pins {reg1/Q}] -fall_to [get_pins {reg2/D}] -hold 0.2500
set_data_check -rise_from [get_pins {reg1/Q}] -rise_to [get_pins {reg2/D}] -setup 0.6000
set_data_check -rise_from [get_pins {reg1/Q}] -fall_to [get_pins {reg2/D}] -setup 0.6000
set_data_check -fall_from [get_pins {reg1/Q}] -rise_to [get_pins {reg2/D}] -setup 0.5000
set_data_check -fall_from [get_pins {reg1/Q}] -fall_to [get_pins {reg2/D}] -setup 0.5000
###############################################################################
# Environment
###############################################################################
set_logic_zero [get_ports {in1}]
set_logic_one [get_ports {in2}]
set_logic_dc [get_ports {in3}]
###############################################################################
# Design Rules
###############################################################################
