`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 17.11-s014_1
// Generated on: Nov 18 2020 17:49:35 EST (Nov 18 2020 22:49:35 UTC)

module dut_Add_9Ux8U_10U_4(in2, in1, out1);
  input [8:0] in2;
  input [7:0] in1;
  output [9:0] out1;
  wire [8:0] in2;
  wire [7:0] in1;
  wire [9:0] out1;
  wire add_35_2_n_0, add_35_2_n_1, add_35_2_n_2, add_35_2_n_3,
       add_35_2_n_4, add_35_2_n_5, add_35_2_n_6, add_35_2_n_7;
  wire add_35_2_n_8, add_35_2_n_9, add_35_2_n_10, add_35_2_n_11,
       add_35_2_n_12, add_35_2_n_13, add_35_2_n_14, add_35_2_n_16;
  wire add_35_2_n_17, add_35_2_n_19, add_35_2_n_22, add_35_2_n_23,
       add_35_2_n_25, add_35_2_n_26, add_35_2_n_27, add_35_2_n_29;
  wire add_35_2_n_31, add_35_2_n_32;
  ADDHX1 add_35_2_g269(.A (in2[8]), .B (add_35_2_n_31), .CO (out1[9]),
       .S (out1[8]));
  XNOR2X1 add_35_2_g270(.A (add_35_2_n_9), .B (add_35_2_n_32), .Y
       (out1[7]));
  OAI21X1 add_35_2_g271(.A0 (add_35_2_n_7), .A1 (add_35_2_n_27), .B0
       (add_35_2_n_3), .Y (add_35_2_n_32));
  OAI211X1 add_35_2_g272(.A0 (add_35_2_n_3), .A1 (add_35_2_n_1), .B0
       (add_35_2_n_29), .C0 (add_35_2_n_16), .Y (add_35_2_n_31));
  XNOR2X1 add_35_2_g273(.A (add_35_2_n_8), .B (add_35_2_n_27), .Y
       (out1[6]));
  AOI21X1 add_35_2_g274(.A0 (add_35_2_n_10), .A1 (add_35_2_n_25), .B0
       (add_35_2_n_2), .Y (add_35_2_n_29));
  XNOR2X1 add_35_2_g275(.A (add_35_2_n_12), .B (add_35_2_n_26), .Y
       (out1[5]));
  NOR2X1 add_35_2_g276(.A (add_35_2_n_13), .B (add_35_2_n_25), .Y
       (add_35_2_n_27));
  NAND2X1 add_35_2_g277(.A (add_35_2_n_0), .B (add_35_2_n_23), .Y
       (add_35_2_n_26));
  NOR2X1 add_35_2_g278(.A (add_35_2_n_4), .B (add_35_2_n_23), .Y
       (add_35_2_n_25));
  XNOR2X1 add_35_2_g279(.A (add_35_2_n_11), .B (add_35_2_n_22), .Y
       (out1[4]));
  NAND2BX1 add_35_2_g280(.AN (add_35_2_n_5), .B (add_35_2_n_22), .Y
       (add_35_2_n_23));
  ADDFX1 add_35_2_g281(.A (add_35_2_n_19), .B (in1[3]), .CI (in2[3]),
       .CO (add_35_2_n_22), .S (out1[3]));
  ADDFX1 add_35_2_g282(.A (add_35_2_n_17), .B (in1[2]), .CI (in2[2]),
       .CO (add_35_2_n_19), .S (out1[2]));
  ADDFX1 add_35_2_g283(.A (add_35_2_n_14), .B (in1[1]), .CI (in2[1]),
       .CO (add_35_2_n_17), .S (out1[1]));
  NAND2XL add_35_2_g284(.A (add_35_2_n_10), .B (add_35_2_n_13), .Y
       (add_35_2_n_16));
  ADDHX1 add_35_2_g285(.A (in2[0]), .B (in1[0]), .CO (add_35_2_n_14),
       .S (out1[0]));
  OAI21X1 add_35_2_g286(.A0 (add_35_2_n_0), .A1 (add_35_2_n_4), .B0
       (add_35_2_n_6), .Y (add_35_2_n_13));
  NAND2BX1 add_35_2_g287(.AN (add_35_2_n_4), .B (add_35_2_n_6), .Y
       (add_35_2_n_12));
  NAND2BX1 add_35_2_g288(.AN (add_35_2_n_5), .B (add_35_2_n_0), .Y
       (add_35_2_n_11));
  NOR2X1 add_35_2_g289(.A (add_35_2_n_1), .B (add_35_2_n_7), .Y
       (add_35_2_n_10));
  OR2XL add_35_2_g290(.A (add_35_2_n_2), .B (add_35_2_n_1), .Y
       (add_35_2_n_9));
  NOR2BX1 add_35_2_g291(.AN (add_35_2_n_3), .B (add_35_2_n_7), .Y
       (add_35_2_n_8));
  NOR2X1 add_35_2_g292(.A (in2[6]), .B (in1[6]), .Y (add_35_2_n_7));
  NAND2X1 add_35_2_g293(.A (in2[5]), .B (in1[5]), .Y (add_35_2_n_6));
  NOR2X1 add_35_2_g294(.A (in2[4]), .B (in1[4]), .Y (add_35_2_n_5));
  NOR2X1 add_35_2_g295(.A (in2[5]), .B (in1[5]), .Y (add_35_2_n_4));
  NAND2X1 add_35_2_g296(.A (in2[6]), .B (in1[6]), .Y (add_35_2_n_3));
  AND2X1 add_35_2_g297(.A (in2[7]), .B (in1[7]), .Y (add_35_2_n_2));
  NOR2X1 add_35_2_g298(.A (in2[7]), .B (in1[7]), .Y (add_35_2_n_1));
  NAND2X1 add_35_2_g299(.A (in2[4]), .B (in1[4]), .Y (add_35_2_n_0));
endmodule

