# Consigna: 

Implementar en Verilog un filtro CIC upsampler en el cual el número de bits de entrada (B) y el órden del filtro (N) son configurables.

Considerar en el diseño que:

- La frecuencia del reloj es 8MHz,

- Se recibe un dato nuevo a la entrada con un rate de 500KHz

- El valor de upsampling (R) es 4