AL_FALSE,VAR_0
AL_REG_FIELD_GET,FUNC_0
AL_TRUE,VAR_1
SRR,VAR_2
STRICT,VAR_3
UDMA_M2S_COMP_CFG_1C_COMP_FIFO_DEPTH_MASK,VAR_4
UDMA_M2S_COMP_CFG_1C_COMP_FIFO_DEPTH_SHIFT,VAR_5
UDMA_M2S_COMP_CFG_1C_FORCE_RR,VAR_6
UDMA_M2S_COMP_CFG_1C_Q_PROMOTION,VAR_7
UDMA_M2S_COMP_CFG_1C_UNACK_FIFO_DEPTH_MASK,VAR_8
UDMA_M2S_COMP_CFG_1C_UNACK_FIFO_DEPTH_SHIFT,VAR_9
UDMA_M2S_COMP_CFG_APPLICATION_ACK_TOUT_MASK,VAR_10
UDMA_M2S_COMP_CFG_APPLICATION_ACK_TOUT_SHIFT,VAR_11
al_reg_read32,FUNC_1
al_udma_m2s_comp_timeouts_get,FUNC_2
udma,VAR_12
conf,VAR_13
reg,VAR_14
