fifo_generator_2048_32_no_lat.v,verilog,xil_defaultlib,../../../../dvlsi2021_ask5_prj.srcs/sources_1/ip/fifo_generator_2048_32_no_lat/sim/fifo_generator_2048_32_no_lat.v,
glbl.v,Verilog,xil_defaultlib,glbl.v
