Timing Analyzer report for anda_plis
Thu Oct 10 10:51:41 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; anda_plis                                              ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.7%      ;
;     Processor 3            ;   2.0%      ;
;     Processor 4            ;   1.8%      ;
;     Processors 5-12        ;   1.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 157.63 MHz ; 157.63 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -5.344 ; -1140.046          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.386 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -516.356                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.344 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.291      ; 6.633      ;
; -5.289 ; algo_3_final:inst|reg_anterior[3]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.291      ; 6.578      ;
; -5.258 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.291      ; 6.547      ;
; -5.238 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.290      ; 6.526      ;
; -5.231 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.290      ; 6.519      ;
; -5.209 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.090     ; 6.117      ;
; -5.181 ; algo_3_final:inst|reg_ancho_1[1]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.291      ; 6.470      ;
; -5.154 ; algo_3_final:inst|reg_anterior[3]                                                       ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.090     ; 6.062      ;
; -5.127 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.291      ; 6.416      ;
; -5.123 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.090     ; 6.031      ;
; -5.123 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.292      ; 6.413      ;
; -5.117 ; algo_3_final:inst|reg_ancho_3[1]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.290      ; 6.405      ;
; -5.110 ; algo_3_final:inst|reg_anterior[5]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.291      ; 6.399      ;
; -5.106 ; algo_3_final:inst|reg_anterior[9]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.290      ; 6.394      ;
; -5.103 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.091     ; 6.010      ;
; -5.096 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.091     ; 6.003      ;
; -5.089 ; algo_3_final:inst|reg_ancho_3[2]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.290      ; 6.377      ;
; -5.046 ; algo_3_final:inst|reg_ancho_1[1]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.090     ; 5.954      ;
; -5.039 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.292      ; 6.329      ;
; -5.026 ; algo_3_final:inst|reg_ancho_1[4]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.292      ; 6.316      ;
; -5.024 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_anterior[9]     ; clk          ; clk         ; 1.000        ; -0.434     ; 5.588      ;
; -5.024 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_ancho_3[9]      ; clk          ; clk         ; 1.000        ; -0.434     ; 5.588      ;
; -5.024 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.291      ; 6.313      ;
; -5.022 ; algo_3_final:inst|reg_anterior[2]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.290      ; 6.310      ;
; -4.992 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.090     ; 5.900      ;
; -4.988 ; algo_3_final:inst|reg_ancho_3[9]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.290      ; 6.276      ;
; -4.988 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.897      ;
; -4.987 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.292      ; 6.277      ;
; -4.982 ; algo_3_final:inst|reg_ancho_3[3]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.290      ; 6.270      ;
; -4.982 ; algo_3_final:inst|reg_ancho_3[1]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.889      ;
; -4.975 ; algo_3_final:inst|reg_anterior[5]                                                       ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.090     ; 5.883      ;
; -4.971 ; algo_3_final:inst|reg_anterior[9]                                                       ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.878      ;
; -4.954 ; algo_3_final:inst|reg_ancho_3[4]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.290      ; 6.242      ;
; -4.954 ; algo_3_final:inst|reg_ancho_3[2]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.861      ;
; -4.916 ; algo_3_final:inst|reg_anterior[6]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.291      ; 6.205      ;
; -4.912 ; algo_3_final:inst|reg_ancho_2[2]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.292      ; 6.202      ;
; -4.904 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.813      ;
; -4.891 ; algo_3_final:inst|reg_ancho_1[4]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.800      ;
; -4.889 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.090     ; 5.797      ;
; -4.887 ; algo_3_final:inst|reg_anterior[2]                                                       ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.794      ;
; -4.876 ; algo_3_final:inst|reg_ancho_1[3]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.292      ; 6.166      ;
; -4.870 ; algo_3_final:inst|reg_ancho_2[5]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.292      ; 6.160      ;
; -4.867 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.776      ;
; -4.867 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.776      ;
; -4.862 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.771      ;
; -4.862 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.771      ;
; -4.862 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.771      ;
; -4.862 ; algo_3_final:inst|reg_anterior[7]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.290      ; 6.150      ;
; -4.855 ; algo_3_final:inst|reg_ancho_1[6]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.292      ; 6.145      ;
; -4.854 ; algo_3_final:inst|reg_ancho_3[5]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.290      ; 6.142      ;
; -4.853 ; algo_3_final:inst|reg_ancho_3[9]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.760      ;
; -4.852 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.761      ;
; -4.847 ; algo_3_final:inst|reg_ancho_3[3]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.754      ;
; -4.826 ; algo_3_final:inst|reg_ancho_3[6]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.290      ; 6.114      ;
; -4.819 ; algo_3_final:inst|reg_ancho_3[8]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.290      ; 6.107      ;
; -4.819 ; algo_3_final:inst|reg_ancho_3[4]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.726      ;
; -4.812 ; algo_3_final:inst|reg_anterior[3]                                                       ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.721      ;
; -4.812 ; algo_3_final:inst|reg_anterior[3]                                                       ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.721      ;
; -4.807 ; algo_3_final:inst|reg_anterior[3]                                                       ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.716      ;
; -4.807 ; algo_3_final:inst|reg_anterior[3]                                                       ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.716      ;
; -4.807 ; algo_3_final:inst|reg_anterior[3]                                                       ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.716      ;
; -4.793 ; algo_3_final:inst|reg_ancho_3[10]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.290      ; 6.081      ;
; -4.781 ; algo_3_final:inst|reg_anterior[6]                                                       ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.090     ; 5.689      ;
; -4.777 ; algo_3_final:inst|reg_ancho_2[2]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.686      ;
; -4.772 ; algo_3_final:inst|reg_ancho_2[4]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.292      ; 6.062      ;
; -4.767 ; uart_algo:inst4|pix_count_int[0]                                                        ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.694      ;
; -4.767 ; uart_algo:inst4|pix_count_int[0]                                                        ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.694      ;
; -4.767 ; uart_algo:inst4|pix_count_int[0]                                                        ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.694      ;
; -4.767 ; uart_algo:inst4|pix_count_int[0]                                                        ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.694      ;
; -4.767 ; uart_algo:inst4|pix_count_int[0]                                                        ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.694      ;
; -4.766 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_3[4]      ; clk          ; clk         ; 1.000        ; -0.434     ; 5.330      ;
; -4.764 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.673      ;
; -4.763 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.672      ;
; -4.763 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.690      ;
; -4.763 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.690      ;
; -4.763 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.690      ;
; -4.763 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.690      ;
; -4.763 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.690      ;
; -4.761 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.090     ; 5.669      ;
; -4.761 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.090     ; 5.669      ;
; -4.759 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.668      ;
; -4.759 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.089     ; 5.668      ;
; -4.759 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.668      ;
; -4.759 ; uart_algo:inst4|pix_count_int[15]                                                       ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.685      ;
; -4.759 ; uart_algo:inst4|pix_count_int[15]                                                       ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.685      ;
; -4.759 ; uart_algo:inst4|pix_count_int[15]                                                       ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.685      ;
; -4.759 ; uart_algo:inst4|pix_count_int[15]                                                       ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.685      ;
; -4.759 ; uart_algo:inst4|pix_count_int[15]                                                       ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.685      ;
; -4.756 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.090     ; 5.664      ;
; -4.756 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.090     ; 5.664      ;
; -4.756 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.090     ; 5.664      ;
; -4.751 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_ancho_3[10]     ; clk          ; clk         ; 1.000        ; -0.434     ; 5.315      ;
; -4.745 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.090     ; 5.653      ;
; -4.745 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.090     ; 5.653      ;
; -4.743 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_3[10]       ; clk          ; clk         ; 1.000        ; -0.079     ; 5.662      ;
; -4.743 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_3[9]        ; clk          ; clk         ; 1.000        ; -0.079     ; 5.662      ;
; -4.743 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_3[8]        ; clk          ; clk         ; 1.000        ; -0.079     ; 5.662      ;
; -4.743 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_3[7]        ; clk          ; clk         ; 1.000        ; -0.079     ; 5.662      ;
; -4.743 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_3[6]        ; clk          ; clk         ; 1.000        ; -0.079     ; 5.662      ;
; -4.743 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_3[5]        ; clk          ; clk         ; 1.000        ; -0.079     ; 5.662      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                 ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; algo_3_final:inst|data_a_escribir[0]             ; algo_3_final:inst|data_a_escribir[0]             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.402 ; uart_tx:inst9|data_to_send[7]                    ; uart_tx:inst9|data_to_send[7]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst9|bit_counter[1]                     ; uart_tx:inst9|bit_counter[1]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst9|bit_counter[3]                     ; uart_tx:inst9|bit_counter[3]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|state.envio_mem_2              ; algo_3_final:inst|state.envio_mem_2              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|state.lectura_cantidad_energia ; algo_3_final:inst|state.lectura_cantidad_energia ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|state.lectura_ancho_2          ; algo_3_final:inst|state.lectura_ancho_2          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|state.lectura_ancho_1          ; algo_3_final:inst|state.lectura_ancho_1          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|state.envio_mem_6              ; algo_3_final:inst|state.envio_mem_6              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[1]                 ; algo_3_final:inst|dir_energia[1]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[0]                 ; algo_3_final:inst|dir_energia[0]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[3]                 ; algo_3_final:inst|dir_energia[3]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[2]                 ; algo_3_final:inst|dir_energia[2]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[4]                 ; algo_3_final:inst|dir_energia[4]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[5]                 ; algo_3_final:inst|dir_energia[5]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[6]                 ; algo_3_final:inst|dir_energia[6]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[7]                 ; algo_3_final:inst|dir_energia[7]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[9]                 ; algo_3_final:inst|dir_energia[9]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[8]                 ; algo_3_final:inst|dir_energia[8]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|dir_energia[10]                ; algo_3_final:inst|dir_energia[10]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|ignorar_ancho_1                ; algo_3_final:inst|ignorar_ancho_1                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|ignorar_anterior               ; algo_3_final:inst|ignorar_anterior               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; uart_tx:inst9|fsm_state.FSM_START                ; uart_tx:inst9|fsm_state.FSM_START                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|state.envio_mem_10             ; algo_3_final:inst|state.envio_mem_10             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|state.envio_uart_4             ; algo_3_final:inst|state.envio_uart_4             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|state.envio_uart_2             ; algo_3_final:inst|state.envio_uart_2             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|state.envio_mem_4              ; algo_3_final:inst|state.envio_mem_4              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|state.envio_mem_8              ; algo_3_final:inst|state.envio_mem_8              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|bit_counter[2]                     ; uart_tx:inst9|bit_counter[2]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|bit_counter[0]                     ; uart_tx:inst9|bit_counter[0]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|fsm_state.FSM_STOP                 ; uart_tx:inst9|fsm_state.FSM_STOP                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|fsm_state.FSM_SEND                 ; uart_tx:inst9|fsm_state.FSM_SEND                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|state.lectura_anterior         ; algo_3_final:inst|state.lectura_anterior         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|state.lectura_ancho_3          ; algo_3_final:inst|state.lectura_ancho_3          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|eventos[0]                     ; algo_3_final:inst|eventos[0]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_Byte[3]                       ; UART_RX:inst1|r_RX_Byte[3]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_Byte[1]                       ; UART_RX:inst1|r_RX_Byte[1]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_Byte[2]                       ; UART_RX:inst1|r_RX_Byte[2]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_Byte[0]                       ; UART_RX:inst1|r_RX_Byte[0]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_Byte[4]                       ; UART_RX:inst1|r_RX_Byte[4]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_Byte[7]                       ; UART_RX:inst1|r_RX_Byte[7]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_Byte[6]                       ; UART_RX:inst1|r_RX_Byte[6]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_Byte[5]                       ; UART_RX:inst1|r_RX_Byte[5]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_DV                            ; UART_RX:inst1|r_RX_DV                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits           ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_SM_Main.s_Idle                   ; UART_RX:inst1|r_SM_Main.s_Idle                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_Bit_Index[1]                     ; UART_RX:inst1|r_Bit_Index[1]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_Bit_Index[2]                     ; UART_RX:inst1|r_Bit_Index[2]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_Bit_Index[0]                     ; UART_RX:inst1|r_Bit_Index[0]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit            ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.407 ; uart_algo:inst4|state                            ; uart_algo:inst4|state                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.417 ; algo_3_final:inst|cuenta_pixel[10]               ; algo_3_final:inst|cuenta_pixel[10]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.684      ;
; 0.427 ; UART_RX:inst1|r_SM_Main.s_Cleanup                ; UART_RX:inst1|r_SM_Main.s_Idle                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.693      ;
; 0.430 ; UART_RX:inst1|r_RX_Byte[3]                       ; uart_algo:inst4|reg_data[3]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; UART_RX:inst1|r_RX_Byte[6]                       ; uart_algo:inst4|reg_data[6]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; UART_RX:inst1|r_RX_Byte[5]                       ; uart_algo:inst4|reg_data[5]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.435 ; algo_3_final:inst|state.envio_uart_2             ; algo_3_final:inst|state.envio_uart_3             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.701      ;
; 0.436 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit            ; UART_RX:inst1|r_SM_Main.s_Cleanup                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.702      ;
; 0.449 ; uart_algo:inst4|pix_count_int[19]                ; uart_algo:inst4|pix_count_int[19]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.716      ;
; 0.454 ; algo_3_final:inst|state.envio_mem_8              ; algo_3_final:inst|state.envio_mem_9              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.720      ;
; 0.459 ; algo_3_final:inst|state.envio_mem_9              ; algo_3_final:inst|state.envio_mem_10             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.725      ;
; 0.459 ; algo_3_final:inst|state.envio_uart_3             ; algo_3_final:inst|state.envio_uart_4             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.725      ;
; 0.464 ; uart_tx:inst9|fsm_state.FSM_IDLE                 ; uart_tx:inst9|txd_reg                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.731      ;
; 0.474 ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits           ; UART_RX:inst1|r_Bit_Index[0]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.740      ;
; 0.491 ; algo_3_final:inst|state.erase                    ; algo_3_final:inst|state.escritura_erase_1        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.567 ; algo_3_final:inst|state.escritura_erase_2        ; algo_3_final:inst|state.erase                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.834      ;
; 0.581 ; algo_3_final:inst|state.escritura_1              ; algo_3_final:inst|state.escritura_2              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.848      ;
; 0.585 ; algo_3_final:inst|eventos[10]                    ; algo_3_final:inst|eventos[10]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.852      ;
; 0.600 ; UART_RX:inst1|r_RX_Byte[0]                       ; uart_algo:inst4|reg_data[0]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.866      ;
; 0.601 ; UART_RX:inst1|r_RX_Byte[2]                       ; uart_algo:inst4|reg_data[2]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.867      ;
; 0.601 ; UART_RX:inst1|r_RX_Data_R                        ; UART_RX:inst1|r_RX_Data                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.867      ;
; 0.603 ; algo_3_final:inst|state.envio_uart_1             ; algo_3_final:inst|state.envio_uart_2             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.869      ;
; 0.627 ; UART_RX:inst1|r_RX_Data                          ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.893      ;
; 0.628 ; uart_algo:inst4|pix_count_int[2]                 ; algo_3_final:inst|pix_count_anterior[2]          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.896      ;
; 0.631 ; algo_3_final:inst|state.escritura_erase_1        ; algo_3_final:inst|state.escritura_erase_2        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.898      ;
; 0.632 ; algo_3_final:inst|cuenta_pixel[1]                ; algo_3_final:inst|cuenta_pixel[1]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.899      ;
; 0.633 ; uart_algo:inst4|pix_count_int[13]                ; algo_3_final:inst|pix_count_anterior[13]         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.901      ;
; 0.634 ; algo_3_final:inst|cuenta_pixel[2]                ; algo_3_final:inst|cuenta_pixel[2]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.901      ;
; 0.635 ; algo_3_final:inst|cuenta_pixel[3]                ; algo_3_final:inst|cuenta_pixel[3]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.636 ; uart_tx:inst9|data_to_send[3]                    ; uart_tx:inst9|data_to_send[2]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.636 ; uart_tx:inst9|data_to_send[5]                    ; uart_tx:inst9|data_to_send[4]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.637 ; uart_tx:inst9|data_to_send[4]                    ; uart_tx:inst9|data_to_send[3]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.904      ;
; 0.638 ; algo_3_final:inst|cuenta_pixel[4]                ; algo_3_final:inst|cuenta_pixel[4]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.639 ; uart_tx:inst9|data_to_send[1]                    ; uart_tx:inst9|data_to_send[0]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; uart_tx:inst9|data_to_send[2]                    ; uart_tx:inst9|data_to_send[1]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.641 ; uart_tx:inst9|cycle_counter[7]                   ; uart_tx:inst9|cycle_counter[7]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; uart_tx:inst9|cycle_counter[1]                   ; uart_tx:inst9|cycle_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; uart_tx:inst9|cycle_counter[9]                   ; uart_tx:inst9|cycle_counter[9]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; uart_tx:inst9|cycle_counter[2]                   ; uart_tx:inst9|cycle_counter[2]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; uart_tx:inst9|cycle_counter[5]                   ; uart_tx:inst9|cycle_counter[5]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.911      ;
; 0.645 ; uart_tx:inst9|cycle_counter[3]                   ; uart_tx:inst9|cycle_counter[3]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.912      ;
; 0.645 ; UART_RX:inst1|r_Clk_Count[1]                     ; UART_RX:inst1|r_Clk_Count[1]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.911      ;
; 0.646 ; uart_tx:inst9|data_to_send[6]                    ; uart_tx:inst9|data_to_send[5]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.913      ;
; 0.646 ; uart_tx:inst9|cycle_counter[8]                   ; uart_tx:inst9|cycle_counter[8]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.913      ;
; 0.647 ; uart_tx:inst9|cycle_counter[4]                   ; uart_tx:inst9|cycle_counter[4]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.914      ;
; 0.648 ; UART_RX:inst1|r_Clk_Count[2]                     ; UART_RX:inst1|r_Clk_Count[2]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.914      ;
; 0.650 ; UART_RX:inst1|r_Clk_Count[7]                     ; UART_RX:inst1|r_Clk_Count[7]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.916      ;
; 0.651 ; UART_RX:inst1|r_Clk_Count[4]                     ; UART_RX:inst1|r_Clk_Count[4]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.917      ;
; 0.651 ; UART_RX:inst1|r_Clk_Count[5]                     ; UART_RX:inst1|r_Clk_Count[5]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.917      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 173.85 MHz ; 173.85 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.752 ; -1011.664         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.340 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -514.288                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.752 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 6.015      ;
; -4.693 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.956      ;
; -4.637 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.900      ;
; -4.637 ; algo_3_final:inst|reg_anterior[3]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.900      ;
; -4.623 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.540      ;
; -4.616 ; algo_3_final:inst|reg_ancho_1[1]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.879      ;
; -4.595 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.858      ;
; -4.578 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.841      ;
; -4.564 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.481      ;
; -4.538 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.265      ; 5.802      ;
; -4.525 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_anterior[9]     ; clk          ; clk         ; 1.000        ; -0.387     ; 5.137      ;
; -4.525 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_ancho_3[9]      ; clk          ; clk         ; 1.000        ; -0.387     ; 5.137      ;
; -4.512 ; algo_3_final:inst|reg_ancho_3[2]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.775      ;
; -4.508 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.425      ;
; -4.508 ; algo_3_final:inst|reg_anterior[3]                                                       ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.425      ;
; -4.498 ; algo_3_final:inst|reg_ancho_3[1]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.761      ;
; -4.487 ; algo_3_final:inst|reg_ancho_1[4]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.266      ; 5.752      ;
; -4.487 ; algo_3_final:inst|reg_ancho_1[1]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.404      ;
; -4.478 ; algo_3_final:inst|reg_anterior[9]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.741      ;
; -4.478 ; algo_3_final:inst|reg_anterior[5]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.741      ;
; -4.466 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.383      ;
; -4.465 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.265      ; 5.729      ;
; -4.455 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.718      ;
; -4.449 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.366      ;
; -4.421 ; algo_3_final:inst|reg_ancho_3[9]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.684      ;
; -4.417 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.265      ; 5.681      ;
; -4.413 ; algo_3_final:inst|reg_anterior[2]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.676      ;
; -4.409 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.327      ;
; -4.393 ; algo_3_final:inst|reg_ancho_3[4]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.656      ;
; -4.383 ; algo_3_final:inst|reg_ancho_3[2]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.300      ;
; -4.379 ; algo_3_final:inst|reg_ancho_3[3]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.642      ;
; -4.369 ; algo_3_final:inst|reg_ancho_3[1]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.286      ;
; -4.358 ; algo_3_final:inst|reg_ancho_1[4]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.080     ; 5.277      ;
; -4.353 ; algo_3_final:inst|reg_anterior[6]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.616      ;
; -4.351 ; algo_3_final:inst|reg_ancho_2[2]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.265      ; 5.615      ;
; -4.349 ; algo_3_final:inst|reg_anterior[9]                                                       ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.266      ;
; -4.349 ; algo_3_final:inst|reg_anterior[5]                                                       ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.266      ;
; -4.336 ; algo_3_final:inst|reg_ancho_1[6]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.266      ; 5.601      ;
; -4.336 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.254      ;
; -4.329 ; algo_3_final:inst|reg_ancho_1[3]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.265      ; 5.593      ;
; -4.326 ; uart_algo:inst4|pix_count_int[0]                                                        ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.263      ;
; -4.326 ; uart_algo:inst4|pix_count_int[0]                                                        ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.263      ;
; -4.326 ; uart_algo:inst4|pix_count_int[0]                                                        ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.263      ;
; -4.326 ; uart_algo:inst4|pix_count_int[0]                                                        ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.263      ;
; -4.326 ; uart_algo:inst4|pix_count_int[0]                                                        ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.263      ;
; -4.326 ; algo_3_final:inst|reg_anterior[4]                                                       ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.243      ;
; -4.320 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.257      ;
; -4.320 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.257      ;
; -4.320 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.257      ;
; -4.320 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.257      ;
; -4.320 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.257      ;
; -4.315 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.233      ;
; -4.315 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.233      ;
; -4.315 ; algo_3_final:inst|reg_ancho_2[5]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.265      ; 5.579      ;
; -4.310 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.228      ;
; -4.310 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.228      ;
; -4.310 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.228      ;
; -4.292 ; algo_3_final:inst|reg_ancho_3[9]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.209      ;
; -4.290 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_3[4]      ; clk          ; clk         ; 1.000        ; -0.388     ; 4.901      ;
; -4.288 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.206      ;
; -4.284 ; algo_3_final:inst|reg_anterior[2]                                                       ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.201      ;
; -4.281 ; algo_3_final:inst|reg_ancho_3[6]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.544      ;
; -4.270 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_ancho_3[10]     ; clk          ; clk         ; 1.000        ; -0.387     ; 4.882      ;
; -4.270 ; algo_3_final:inst|reg_ancho_3[8]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.533      ;
; -4.268 ; algo_3_final:inst|reg_ancho_3[5]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.531      ;
; -4.267 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_3[3]      ; clk          ; clk         ; 1.000        ; -0.388     ; 4.878      ;
; -4.264 ; algo_3_final:inst|reg_anterior[7]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.527      ;
; -4.264 ; algo_3_final:inst|reg_ancho_3[4]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.181      ;
; -4.258 ; uart_algo:inst4|pix_count_int[15]                                                       ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 5.194      ;
; -4.258 ; uart_algo:inst4|pix_count_int[15]                                                       ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 5.194      ;
; -4.258 ; uart_algo:inst4|pix_count_int[15]                                                       ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 5.194      ;
; -4.258 ; uart_algo:inst4|pix_count_int[15]                                                       ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 5.194      ;
; -4.258 ; uart_algo:inst4|pix_count_int[15]                                                       ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 5.194      ;
; -4.254 ; algo_3_final:inst|reg_ancho_3[10]                                                       ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.517      ;
; -4.250 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_3[10]       ; clk          ; clk         ; 1.000        ; -0.070     ; 5.179      ;
; -4.250 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_3[9]        ; clk          ; clk         ; 1.000        ; -0.070     ; 5.179      ;
; -4.250 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_3[8]        ; clk          ; clk         ; 1.000        ; -0.070     ; 5.179      ;
; -4.250 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_3[7]        ; clk          ; clk         ; 1.000        ; -0.070     ; 5.179      ;
; -4.250 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_3[6]        ; clk          ; clk         ; 1.000        ; -0.070     ; 5.179      ;
; -4.250 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_3[5]        ; clk          ; clk         ; 1.000        ; -0.070     ; 5.179      ;
; -4.250 ; algo_3_final:inst|reg_ancho_3[3]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.167      ;
; -4.246 ; uart_algo:inst4|pix_count_int[12]                                                       ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 5.182      ;
; -4.246 ; uart_algo:inst4|pix_count_int[12]                                                       ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 5.182      ;
; -4.246 ; uart_algo:inst4|pix_count_int[12]                                                       ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 5.182      ;
; -4.246 ; uart_algo:inst4|pix_count_int[12]                                                       ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 5.182      ;
; -4.246 ; uart_algo:inst4|pix_count_int[12]                                                       ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 5.182      ;
; -4.238 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_anterior[10]    ; clk          ; clk         ; 1.000        ; -0.388     ; 4.849      ;
; -4.236 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_3[6]      ; clk          ; clk         ; 1.000        ; -0.388     ; 4.847      ;
; -4.230 ; algo_3_final:inst|reg_ancho_2[4]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.265      ; 5.494      ;
; -4.228 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_ancho_3[0]      ; clk          ; clk         ; 1.000        ; -0.386     ; 4.841      ;
; -4.224 ; algo_3_final:inst|reg_anterior[6]                                                       ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.141      ;
; -4.222 ; algo_3_final:inst|reg_ancho_2[2]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.140      ;
; -4.220 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_3[5]      ; clk          ; clk         ; 1.000        ; -0.388     ; 4.831      ;
; -4.219 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.137      ;
; -4.219 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.137      ;
; -4.214 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.132      ;
; -4.214 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.132      ;
; -4.214 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.132      ;
; -4.212 ; algo_3_final:inst|reg_ancho_1[5]                                                        ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.265      ; 5.476      ;
; -4.207 ; algo_3_final:inst|reg_ancho_1[6]                                                        ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.080     ; 5.126      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.340 ; algo_3_final:inst|data_a_escribir[0]             ; algo_3_final:inst|data_a_escribir[0]             ; clk          ; clk         ; 0.000        ; 0.086      ; 0.597      ;
; 0.353 ; algo_3_final:inst|state.lectura_ancho_2          ; algo_3_final:inst|state.lectura_ancho_2          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; algo_3_final:inst|state.lectura_ancho_1          ; algo_3_final:inst|state.lectura_ancho_1          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; uart_tx:inst9|data_to_send[7]                    ; uart_tx:inst9|data_to_send[7]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|fsm_state.FSM_START                ; uart_tx:inst9|fsm_state.FSM_START                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.envio_mem_10             ; algo_3_final:inst|state.envio_mem_10             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.envio_uart_4             ; algo_3_final:inst|state.envio_uart_4             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.envio_uart_2             ; algo_3_final:inst|state.envio_uart_2             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.envio_mem_4              ; algo_3_final:inst|state.envio_mem_4              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.envio_mem_8              ; algo_3_final:inst|state.envio_mem_8              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|bit_counter[1]                     ; uart_tx:inst9|bit_counter[1]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|bit_counter[3]                     ; uart_tx:inst9|bit_counter[3]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|bit_counter[2]                     ; uart_tx:inst9|bit_counter[2]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|bit_counter[0]                     ; uart_tx:inst9|bit_counter[0]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|fsm_state.FSM_STOP                 ; uart_tx:inst9|fsm_state.FSM_STOP                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|fsm_state.FSM_SEND                 ; uart_tx:inst9|fsm_state.FSM_SEND                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.lectura_anterior         ; algo_3_final:inst|state.lectura_anterior         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.envio_mem_2              ; algo_3_final:inst|state.envio_mem_2              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.lectura_cantidad_energia ; algo_3_final:inst|state.lectura_cantidad_energia ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.lectura_ancho_3          ; algo_3_final:inst|state.lectura_ancho_3          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.envio_mem_6              ; algo_3_final:inst|state.envio_mem_6              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[1]                 ; algo_3_final:inst|dir_energia[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[0]                 ; algo_3_final:inst|dir_energia[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[3]                 ; algo_3_final:inst|dir_energia[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[2]                 ; algo_3_final:inst|dir_energia[2]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[4]                 ; algo_3_final:inst|dir_energia[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[5]                 ; algo_3_final:inst|dir_energia[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[6]                 ; algo_3_final:inst|dir_energia[6]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[7]                 ; algo_3_final:inst|dir_energia[7]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[9]                 ; algo_3_final:inst|dir_energia[9]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[8]                 ; algo_3_final:inst|dir_energia[8]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|dir_energia[10]                ; algo_3_final:inst|dir_energia[10]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|eventos[0]                     ; algo_3_final:inst|eventos[0]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|ignorar_ancho_1                ; algo_3_final:inst|ignorar_ancho_1                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|ignorar_anterior               ; algo_3_final:inst|ignorar_anterior               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[3]                       ; UART_RX:inst1|r_RX_Byte[3]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[2]                       ; UART_RX:inst1|r_RX_Byte[2]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[0]                       ; UART_RX:inst1|r_RX_Byte[0]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[6]                       ; UART_RX:inst1|r_RX_Byte[6]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[5]                       ; UART_RX:inst1|r_RX_Byte[5]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_RX_Byte[1]                       ; UART_RX:inst1|r_RX_Byte[1]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_RX_Byte[4]                       ; UART_RX:inst1|r_RX_Byte[4]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_RX_Byte[7]                       ; UART_RX:inst1|r_RX_Byte[7]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_RX_DV                            ; UART_RX:inst1|r_RX_DV                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits           ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_SM_Main.s_Idle                   ; UART_RX:inst1|r_SM_Main.s_Idle                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_Bit_Index[1]                     ; UART_RX:inst1|r_Bit_Index[1]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_Bit_Index[2]                     ; UART_RX:inst1|r_Bit_Index[2]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_Bit_Index[0]                     ; UART_RX:inst1|r_Bit_Index[0]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit            ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.365 ; uart_algo:inst4|state                            ; uart_algo:inst4|state                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.377 ; algo_3_final:inst|cuenta_pixel[10]               ; algo_3_final:inst|cuenta_pixel[10]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.620      ;
; 0.387 ; UART_RX:inst1|r_SM_Main.s_Cleanup                ; UART_RX:inst1|r_SM_Main.s_Idle                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.629      ;
; 0.396 ; UART_RX:inst1|r_RX_Byte[6]                       ; uart_algo:inst4|reg_data[6]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; UART_RX:inst1|r_RX_Byte[5]                       ; uart_algo:inst4|reg_data[5]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.639      ;
; 0.397 ; UART_RX:inst1|r_RX_Byte[3]                       ; uart_algo:inst4|reg_data[3]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.640      ;
; 0.401 ; algo_3_final:inst|state.envio_uart_2             ; algo_3_final:inst|state.envio_uart_3             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.644      ;
; 0.403 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit            ; UART_RX:inst1|r_SM_Main.s_Cleanup                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.645      ;
; 0.407 ; uart_algo:inst4|pix_count_int[19]                ; uart_algo:inst4|pix_count_int[19]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.650      ;
; 0.418 ; uart_tx:inst9|fsm_state.FSM_IDLE                 ; uart_tx:inst9|txd_reg                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.661      ;
; 0.418 ; algo_3_final:inst|state.envio_mem_8              ; algo_3_final:inst|state.envio_mem_9              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.661      ;
; 0.422 ; algo_3_final:inst|state.envio_mem_9              ; algo_3_final:inst|state.envio_mem_10             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.665      ;
; 0.423 ; algo_3_final:inst|state.envio_uart_3             ; algo_3_final:inst|state.envio_uart_4             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.666      ;
; 0.429 ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits           ; UART_RX:inst1|r_Bit_Index[0]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.671      ;
; 0.444 ; algo_3_final:inst|state.erase                    ; algo_3_final:inst|state.escritura_erase_1        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.687      ;
; 0.515 ; algo_3_final:inst|state.escritura_erase_2        ; algo_3_final:inst|state.erase                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.758      ;
; 0.534 ; algo_3_final:inst|state.escritura_1              ; algo_3_final:inst|state.escritura_2              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.777      ;
; 0.540 ; algo_3_final:inst|eventos[10]                    ; algo_3_final:inst|eventos[10]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.784      ;
; 0.547 ; UART_RX:inst1|r_RX_Byte[0]                       ; uart_algo:inst4|reg_data[0]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.790      ;
; 0.548 ; UART_RX:inst1|r_RX_Byte[2]                       ; uart_algo:inst4|reg_data[2]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.791      ;
; 0.550 ; UART_RX:inst1|r_RX_Data_R                        ; UART_RX:inst1|r_RX_Data                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.792      ;
; 0.559 ; algo_3_final:inst|state.envio_uart_1             ; algo_3_final:inst|state.envio_uart_2             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.802      ;
; 0.576 ; algo_3_final:inst|state.escritura_erase_1        ; algo_3_final:inst|state.escritura_erase_2        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.819      ;
; 0.578 ; algo_3_final:inst|cuenta_pixel[1]                ; algo_3_final:inst|cuenta_pixel[1]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.821      ;
; 0.579 ; algo_3_final:inst|cuenta_pixel[2]                ; algo_3_final:inst|cuenta_pixel[2]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.822      ;
; 0.582 ; uart_tx:inst9|data_to_send[3]                    ; uart_tx:inst9|data_to_send[2]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.582 ; uart_tx:inst9|data_to_send[5]                    ; uart_tx:inst9|data_to_send[4]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.582 ; algo_3_final:inst|cuenta_pixel[3]                ; algo_3_final:inst|cuenta_pixel[3]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.583 ; uart_tx:inst9|data_to_send[4]                    ; uart_tx:inst9|data_to_send[3]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.826      ;
; 0.583 ; uart_algo:inst4|pix_count_int[2]                 ; algo_3_final:inst|pix_count_anterior[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.827      ;
; 0.583 ; UART_RX:inst1|r_RX_Data                          ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.825      ;
; 0.584 ; uart_tx:inst9|data_to_send[1]                    ; uart_tx:inst9|data_to_send[0]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.584 ; algo_3_final:inst|cuenta_pixel[4]                ; algo_3_final:inst|cuenta_pixel[4]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.585 ; uart_tx:inst9|data_to_send[2]                    ; uart_tx:inst9|data_to_send[1]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.586 ; uart_tx:inst9|cycle_counter[7]                   ; uart_tx:inst9|cycle_counter[7]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; uart_algo:inst4|pix_count_int[13]                ; algo_3_final:inst|pix_count_anterior[13]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.830      ;
; 0.587 ; uart_tx:inst9|cycle_counter[2]                   ; uart_tx:inst9|cycle_counter[2]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; uart_tx:inst9|cycle_counter[9]                   ; uart_tx:inst9|cycle_counter[9]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; uart_tx:inst9|cycle_counter[1]                   ; uart_tx:inst9|cycle_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.590 ; uart_tx:inst9|cycle_counter[3]                   ; uart_tx:inst9|cycle_counter[3]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; uart_tx:inst9|cycle_counter[5]                   ; uart_tx:inst9|cycle_counter[5]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.833      ;
; 0.591 ; uart_tx:inst9|data_to_send[6]                    ; uart_tx:inst9|data_to_send[5]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; uart_tx:inst9|cycle_counter[8]                   ; uart_tx:inst9|cycle_counter[8]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; UART_RX:inst1|r_Clk_Count[1]                     ; UART_RX:inst1|r_Clk_Count[1]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.833      ;
; 0.592 ; uart_tx:inst9|cycle_counter[4]                   ; uart_tx:inst9|cycle_counter[4]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.835      ;
; 0.593 ; UART_RX:inst1|r_Clk_Count[2]                     ; UART_RX:inst1|r_Clk_Count[2]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.835      ;
; 0.595 ; UART_RX:inst1|r_Clk_Count[7]                     ; UART_RX:inst1|r_Clk_Count[7]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.837      ;
; 0.595 ; algo_3_final:inst|state.dir_ancho_3              ; algo_3_final:inst|state.lectura_ancho_3          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.838      ;
; 0.596 ; UART_RX:inst1|r_Clk_Count[4]                     ; UART_RX:inst1|r_Clk_Count[4]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.838      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.150 ; -372.544          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.173 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -375.664                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.150 ; algo_3_final:inst|reg_anterior[0] ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.271      ;
; -2.127 ; algo_3_final:inst|reg_anterior[3] ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.248      ;
; -2.098 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.219      ;
; -2.085 ; algo_3_final:inst|reg_anterior[0] ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.025      ;
; -2.069 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.190      ;
; -2.062 ; algo_3_final:inst|reg_anterior[3] ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.002      ;
; -2.035 ; algo_3_final:inst|reg_anterior[5] ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.156      ;
; -2.035 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.156      ;
; -2.034 ; algo_3_final:inst|reg_anterior[9] ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.155      ;
; -2.034 ; algo_3_final:inst|reg_ancho_3[0]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.155      ;
; -2.033 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.973      ;
; -2.031 ; algo_3_final:inst|reg_ancho_1[1]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.152      ;
; -2.019 ; algo_3_final:inst|reg_ancho_3[1]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.140      ;
; -2.008 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.948      ;
; -1.998 ; algo_3_final:inst|reg_ancho_1[2]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.119      ;
; -1.991 ; algo_3_final:inst|reg_anterior[4] ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.112      ;
; -1.987 ; algo_3_final:inst|reg_ancho_2[0]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.108      ;
; -1.983 ; algo_3_final:inst|reg_anterior[2] ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.104      ;
; -1.974 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.914      ;
; -1.970 ; algo_3_final:inst|reg_anterior[5] ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.910      ;
; -1.970 ; algo_3_final:inst|reg_ancho_1[1]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.910      ;
; -1.969 ; algo_3_final:inst|reg_anterior[9] ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.909      ;
; -1.969 ; algo_3_final:inst|reg_ancho_3[0]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.909      ;
; -1.962 ; algo_3_final:inst|reg_ancho_2[3]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.083      ;
; -1.960 ; algo_3_final:inst|reg_ancho_3[2]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.081      ;
; -1.954 ; algo_3_final:inst|reg_ancho_3[1]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.894      ;
; -1.951 ; algo_3_final:inst|reg_ancho_3[3]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.072      ;
; -1.949 ; algo_3_final:inst|reg_ancho_1[4]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.070      ;
; -1.937 ; algo_3_final:inst|reg_ancho_1[2]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.877      ;
; -1.931 ; algo_3_final:inst|reg_anterior[6] ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.052      ;
; -1.927 ; algo_3_final:inst|reg_anterior[0] ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.869      ;
; -1.927 ; algo_3_final:inst|reg_anterior[0] ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.869      ;
; -1.926 ; algo_3_final:inst|reg_anterior[4] ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.866      ;
; -1.926 ; algo_3_final:inst|reg_ancho_2[0]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.866      ;
; -1.923 ; algo_3_final:inst|reg_anterior[0] ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.865      ;
; -1.923 ; algo_3_final:inst|reg_anterior[0] ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.865      ;
; -1.922 ; algo_3_final:inst|reg_anterior[0] ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.864      ;
; -1.922 ; algo_3_final:inst|reg_ancho_2[2]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.043      ;
; -1.921 ; algo_3_final:inst|reg_ancho_3[9]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.042      ;
; -1.918 ; algo_3_final:inst|reg_anterior[2] ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.858      ;
; -1.904 ; algo_3_final:inst|reg_anterior[3] ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.846      ;
; -1.904 ; algo_3_final:inst|reg_anterior[3] ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.846      ;
; -1.903 ; algo_3_final:inst|reg_anterior[7] ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.024      ;
; -1.902 ; algo_3_final:inst|reg_ancho_2[5]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.023      ;
; -1.901 ; algo_3_final:inst|reg_ancho_2[3]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.841      ;
; -1.900 ; algo_3_final:inst|reg_anterior[3] ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.842      ;
; -1.900 ; algo_3_final:inst|reg_anterior[3] ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.842      ;
; -1.899 ; algo_3_final:inst|reg_anterior[3] ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.841      ;
; -1.895 ; algo_3_final:inst|reg_ancho_3[2]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.835      ;
; -1.890 ; algo_3_final:inst|reg_ancho_1[3]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.011      ;
; -1.888 ; algo_3_final:inst|reg_ancho_3[4]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.009      ;
; -1.888 ; algo_3_final:inst|reg_ancho_1[4]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.828      ;
; -1.886 ; algo_3_final:inst|reg_ancho_3[3]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.826      ;
; -1.883 ; algo_3_final:inst|reg_ancho_3[5]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 3.004      ;
; -1.875 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.817      ;
; -1.875 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.817      ;
; -1.871 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.813      ;
; -1.871 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.813      ;
; -1.870 ; algo_3_final:inst|reg_anterior[1] ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.812      ;
; -1.866 ; algo_3_final:inst|reg_anterior[6] ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.806      ;
; -1.866 ; algo_3_final:inst|reg_ancho_3[10] ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.987      ;
; -1.861 ; algo_3_final:inst|reg_ancho_2[2]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.801      ;
; -1.860 ; algo_3_final:inst|reg_ancho_1[6]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.981      ;
; -1.856 ; algo_3_final:inst|reg_ancho_3[9]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.796      ;
; -1.846 ; algo_3_final:inst|reg_ancho_2[4]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.967      ;
; -1.842 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.784      ;
; -1.841 ; algo_3_final:inst|reg_ancho_2[5]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.781      ;
; -1.841 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.783      ;
; -1.838 ; algo_3_final:inst|reg_anterior[7] ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.778      ;
; -1.836 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.778      ;
; -1.836 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.778      ;
; -1.836 ; algo_3_final:inst|reg_ancho_1[0]  ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.778      ;
; -1.829 ; algo_3_final:inst|reg_ancho_1[3]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.769      ;
; -1.827 ; algo_3_final:inst|reg_ancho_2[7]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.948      ;
; -1.824 ; algo_3_final:inst|reg_ancho_3[6]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.945      ;
; -1.823 ; algo_3_final:inst|reg_ancho_3[8]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.944      ;
; -1.823 ; algo_3_final:inst|reg_ancho_1[5]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.944      ;
; -1.823 ; algo_3_final:inst|reg_ancho_3[4]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.763      ;
; -1.818 ; algo_3_final:inst|reg_ancho_3[5]  ; algo_3_final:inst|data_a_escribir[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.758      ;
; -1.816 ; algo_3_final:inst|reg_ancho_3[7]  ; algo_3_final:inst|data_a_escribir[0]  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.937      ;
; -1.815 ; algo_3_final:inst|reg_anterior[0] ; algo_3_final:inst|data_a_escribir[7]  ; clk          ; clk         ; 1.000        ; 0.148      ; 2.950      ;
; -1.813 ; uart_algo:inst4|pix_count_int[15] ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.028     ; 2.772      ;
; -1.813 ; uart_algo:inst4|pix_count_int[15] ; algo_3_final:inst|data_a_escribir[6]  ; clk          ; clk         ; 1.000        ; -0.028     ; 2.772      ;
; -1.813 ; uart_algo:inst4|pix_count_int[15] ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.028     ; 2.772      ;
; -1.813 ; uart_algo:inst4|pix_count_int[15] ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.028     ; 2.772      ;
; -1.813 ; uart_algo:inst4|pix_count_int[15] ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.028     ; 2.772      ;
; -1.812 ; algo_3_final:inst|reg_anterior[0] ; algo_3_final:inst|data_a_escribir[3]  ; clk          ; clk         ; 1.000        ; 0.148      ; 2.947      ;
; -1.812 ; algo_3_final:inst|reg_anterior[5] ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.754      ;
; -1.812 ; algo_3_final:inst|reg_anterior[5] ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.754      ;
; -1.811 ; algo_3_final:inst|reg_anterior[0] ; algo_3_final:inst|data_a_escribir[5]  ; clk          ; clk         ; 1.000        ; 0.148      ; 2.946      ;
; -1.811 ; algo_3_final:inst|reg_anterior[9] ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.753      ;
; -1.811 ; algo_3_final:inst|reg_anterior[9] ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.753      ;
; -1.811 ; algo_3_final:inst|reg_ancho_3[0]  ; algo_3_final:inst|data_a_escribir[9]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.753      ;
; -1.811 ; algo_3_final:inst|reg_ancho_3[0]  ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.753      ;
; -1.810 ; algo_3_final:inst|reg_anterior[0] ; algo_3_final:inst|data_a_escribir[4]  ; clk          ; clk         ; 1.000        ; 0.148      ; 2.945      ;
; -1.808 ; algo_3_final:inst|reg_anterior[5] ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.750      ;
; -1.808 ; algo_3_final:inst|reg_anterior[5] ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.750      ;
; -1.808 ; algo_3_final:inst|reg_ancho_2[1]  ; algo_3_final:inst|data_a_escribir[8]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.750      ;
; -1.807 ; algo_3_final:inst|reg_anterior[9] ; algo_3_final:inst|data_a_escribir[2]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.749      ;
; -1.807 ; algo_3_final:inst|reg_anterior[9] ; algo_3_final:inst|data_a_escribir[10] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.749      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; algo_3_final:inst|data_a_escribir[0]             ; algo_3_final:inst|data_a_escribir[0]             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.181 ; uart_tx:inst9|data_to_send[7]                    ; uart_tx:inst9|data_to_send[7]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.envio_mem_10             ; algo_3_final:inst|state.envio_mem_10             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.envio_uart_4             ; algo_3_final:inst|state.envio_uart_4             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.envio_uart_2             ; algo_3_final:inst|state.envio_uart_2             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.envio_mem_4              ; algo_3_final:inst|state.envio_mem_4              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.envio_mem_8              ; algo_3_final:inst|state.envio_mem_8              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst9|bit_counter[1]                     ; uart_tx:inst9|bit_counter[1]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst9|bit_counter[3]                     ; uart_tx:inst9|bit_counter[3]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.lectura_anterior         ; algo_3_final:inst|state.lectura_anterior         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.envio_mem_2              ; algo_3_final:inst|state.envio_mem_2              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.lectura_cantidad_energia ; algo_3_final:inst|state.lectura_cantidad_energia ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.lectura_ancho_3          ; algo_3_final:inst|state.lectura_ancho_3          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.envio_mem_6              ; algo_3_final:inst|state.envio_mem_6              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|eventos[0]                     ; algo_3_final:inst|eventos[0]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; uart_tx:inst9|fsm_state.FSM_START                ; uart_tx:inst9|fsm_state.FSM_START                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst9|bit_counter[2]                     ; uart_tx:inst9|bit_counter[2]                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst9|bit_counter[0]                     ; uart_tx:inst9|bit_counter[0]                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst9|fsm_state.FSM_STOP                 ; uart_tx:inst9|fsm_state.FSM_STOP                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst9|fsm_state.FSM_SEND                 ; uart_tx:inst9|fsm_state.FSM_SEND                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|state.lectura_ancho_2          ; algo_3_final:inst|state.lectura_ancho_2          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|state.lectura_ancho_1          ; algo_3_final:inst|state.lectura_ancho_1          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|dir_energia[1]                 ; algo_3_final:inst|dir_energia[1]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|dir_energia[0]                 ; algo_3_final:inst|dir_energia[0]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|dir_energia[3]                 ; algo_3_final:inst|dir_energia[3]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|dir_energia[2]                 ; algo_3_final:inst|dir_energia[2]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|dir_energia[4]                 ; algo_3_final:inst|dir_energia[4]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|dir_energia[5]                 ; algo_3_final:inst|dir_energia[5]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|dir_energia[6]                 ; algo_3_final:inst|dir_energia[6]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|dir_energia[7]                 ; algo_3_final:inst|dir_energia[7]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|dir_energia[9]                 ; algo_3_final:inst|dir_energia[9]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|dir_energia[8]                 ; algo_3_final:inst|dir_energia[8]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|dir_energia[10]                ; algo_3_final:inst|dir_energia[10]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|ignorar_ancho_1                ; algo_3_final:inst|ignorar_ancho_1                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|ignorar_anterior               ; algo_3_final:inst|ignorar_anterior               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_RX_Byte[3]                       ; UART_RX:inst1|r_RX_Byte[3]                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_RX_Byte[1]                       ; UART_RX:inst1|r_RX_Byte[1]                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_RX_Byte[2]                       ; UART_RX:inst1|r_RX_Byte[2]                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_RX_Byte[0]                       ; UART_RX:inst1|r_RX_Byte[0]                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_RX_Byte[4]                       ; UART_RX:inst1|r_RX_Byte[4]                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_RX_Byte[7]                       ; UART_RX:inst1|r_RX_Byte[7]                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_RX_Byte[6]                       ; UART_RX:inst1|r_RX_Byte[6]                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_RX_Byte[5]                       ; UART_RX:inst1|r_RX_Byte[5]                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_RX_DV                            ; UART_RX:inst1|r_RX_DV                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits           ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_SM_Main.s_Idle                   ; UART_RX:inst1|r_SM_Main.s_Idle                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_Bit_Index[1]                     ; UART_RX:inst1|r_Bit_Index[1]                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_Bit_Index[2]                     ; UART_RX:inst1|r_Bit_Index[2]                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_Bit_Index[0]                     ; UART_RX:inst1|r_Bit_Index[0]                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit            ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.187 ; algo_3_final:inst|cuenta_pixel[10]               ; algo_3_final:inst|cuenta_pixel[10]               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.312      ;
; 0.189 ; UART_RX:inst1|r_RX_Byte[6]                       ; uart_algo:inst4|reg_data[6]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; UART_RX:inst1|r_RX_Byte[5]                       ; uart_algo:inst4|reg_data[5]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; uart_algo:inst4|state                            ; uart_algo:inst4|state                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; UART_RX:inst1|r_RX_Byte[3]                       ; uart_algo:inst4|reg_data[3]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.315      ;
; 0.191 ; algo_3_final:inst|state.envio_uart_2             ; algo_3_final:inst|state.envio_uart_3             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.317      ;
; 0.193 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit            ; UART_RX:inst1|r_SM_Main.s_Cleanup                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.318      ;
; 0.196 ; UART_RX:inst1|r_SM_Main.s_Cleanup                ; UART_RX:inst1|r_SM_Main.s_Idle                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.321      ;
; 0.203 ; algo_3_final:inst|state.envio_mem_8              ; algo_3_final:inst|state.envio_mem_9              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.329      ;
; 0.203 ; uart_algo:inst4|pix_count_int[19]                ; uart_algo:inst4|pix_count_int[19]                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.329      ;
; 0.203 ; algo_3_final:inst|state.envio_mem_9              ; algo_3_final:inst|state.envio_mem_10             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.329      ;
; 0.204 ; algo_3_final:inst|state.envio_uart_3             ; algo_3_final:inst|state.envio_uart_4             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.330      ;
; 0.214 ; uart_tx:inst9|fsm_state.FSM_IDLE                 ; uart_tx:inst9|txd_reg                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.340      ;
; 0.218 ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits           ; UART_RX:inst1|r_Bit_Index[0]                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.343      ;
; 0.231 ; algo_3_final:inst|state.erase                    ; algo_3_final:inst|state.escritura_erase_1        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.357      ;
; 0.258 ; algo_3_final:inst|eventos[10]                    ; algo_3_final:inst|eventos[10]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.384      ;
; 0.260 ; algo_3_final:inst|state.escritura_erase_2        ; algo_3_final:inst|state.erase                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.386      ;
; 0.261 ; UART_RX:inst1|r_RX_Byte[0]                       ; uart_algo:inst4|reg_data[0]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.386      ;
; 0.262 ; UART_RX:inst1|r_RX_Byte[2]                       ; uart_algo:inst4|reg_data[2]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.387      ;
; 0.263 ; algo_3_final:inst|state.escritura_1              ; algo_3_final:inst|state.escritura_2              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; UART_RX:inst1|r_RX_Data_R                        ; UART_RX:inst1|r_RX_Data                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.388      ;
; 0.264 ; algo_3_final:inst|state.envio_uart_1             ; algo_3_final:inst|state.envio_uart_2             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.390      ;
; 0.274 ; uart_algo:inst4|pix_count_int[2]                 ; algo_3_final:inst|pix_count_anterior[2]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.401      ;
; 0.277 ; uart_algo:inst4|pix_count_int[13]                ; algo_3_final:inst|pix_count_anterior[13]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.404      ;
; 0.279 ; algo_3_final:inst|state.escritura_erase_1        ; algo_3_final:inst|state.escritura_erase_2        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.405      ;
; 0.282 ; algo_3_final:inst|eventos[7]                     ; algo_3_final:inst|data_a_escribir[7]             ; clk          ; clk         ; 0.000        ; 0.244      ; 0.610      ;
; 0.284 ; uart_algo:inst4|pix_count_int[7]                 ; algo_3_final:inst|pix_count_anterior[7]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.411      ;
; 0.284 ; UART_RX:inst1|r_RX_Data                          ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.409      ;
; 0.288 ; uart_tx:inst9|data_to_send[3]                    ; uart_tx:inst9|data_to_send[2]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; uart_tx:inst9|data_to_send[5]                    ; uart_tx:inst9|data_to_send[4]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; algo_3_final:inst|cuenta_pixel[1]                ; algo_3_final:inst|cuenta_pixel[1]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.413      ;
; 0.289 ; uart_tx:inst9|data_to_send[4]                    ; uart_tx:inst9|data_to_send[3]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; algo_3_final:inst|cuenta_pixel[3]                ; algo_3_final:inst|cuenta_pixel[3]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; algo_3_final:inst|cuenta_pixel[2]                ; algo_3_final:inst|cuenta_pixel[2]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.414      ;
; 0.290 ; uart_tx:inst9|data_to_send[2]                    ; uart_tx:inst9|data_to_send[1]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.290 ; algo_3_final:inst|cuenta_pixel[4]                ; algo_3_final:inst|cuenta_pixel[4]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.291 ; uart_tx:inst9|data_to_send[1]                    ; uart_tx:inst9|data_to_send[0]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.291 ; algo_3_final:inst|eventos[3]                     ; algo_3_final:inst|data_a_escribir[3]             ; clk          ; clk         ; 0.000        ; 0.244      ; 0.619      ;
; 0.293 ; uart_tx:inst9|cycle_counter[9]                   ; uart_tx:inst9|cycle_counter[9]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; uart_tx:inst9|cycle_counter[7]                   ; uart_tx:inst9|cycle_counter[7]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; uart_tx:inst9|cycle_counter[1]                   ; uart_tx:inst9|cycle_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; uart_tx:inst9|data_to_send[6]                    ; uart_tx:inst9|data_to_send[5]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; uart_tx:inst9|cycle_counter[2]                   ; uart_tx:inst9|cycle_counter[2]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart_tx:inst9|cycle_counter[3]                   ; uart_tx:inst9|cycle_counter[3]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; uart_tx:inst9|cycle_counter[8]                   ; uart_tx:inst9|cycle_counter[8]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; uart_tx:inst9|cycle_counter[5]                   ; uart_tx:inst9|cycle_counter[5]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; uart_tx:inst9|cycle_counter[4]                   ; uart_tx:inst9|cycle_counter[4]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; UART_RX:inst1|r_Clk_Count[1]                     ; UART_RX:inst1|r_Clk_Count[1]                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.419      ;
; 0.296 ; algo_3_final:inst|state.dir_ancho_3              ; algo_3_final:inst|state.lectura_ancho_3          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.422      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.344    ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -5.344    ; 0.173 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1140.046 ; 0.0   ; 0.0      ; 0.0     ; -516.356            ;
;  clk             ; -1140.046 ; 0.000 ; N/A      ; N/A     ; -516.356            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx_o     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx_i               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 22025    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 22025    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 294   ; 294  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx_o   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx_o   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Thu Oct 10 10:51:40 2024
Info: Command: quartus_sta anda_plis -c anda_plis
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'anda_plis.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.344           -1140.046 clk 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.386               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -516.356 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.752
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.752           -1011.664 clk 
Info (332146): Worst-case hold slack is 0.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.340               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -514.288 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.150
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.150            -372.544 clk 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -375.664 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4957 megabytes
    Info: Processing ended: Thu Oct 10 10:51:41 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


