华大九天（301269）
EDA 国产之巅,唯一国家队十年造梦全球龙
2022年07月20日
投资评级(暂无)
研究助理 王世杰
股价走势
投资要点
■ 十年宏图, 国产 EDA 龙头向全球 EDA 领导者进发:华大九天是国产
EDA 龙头, 2020 年在国产 EDA 市场营收占有率超过 50%。公司是国内
唯一一家可以提供全流程 EDA 产品的公司，实现了模拟芯片设计和平
板设计全流程覆盖，布局了数字芯片设计和晶圆制造领域。华大九天计
市场数据
年补齐关键环节核心 EDA 短板; 第二步, 2025 年完成 IC 设计所需全
年全面实现 IC 设计和制造各领域的 EDA 工具全流程覆盖。
■ EDA 是半导体皇冠上的明珠，国产化浪潮势不可挡：EDA 是服务于芯
片设计生产全周期的工业软件。EDA 行业杠杆效应较大，根据 ESD
亿美元的全球半导体市场。根据赛迪智库和前瞻产业研究院数据，中国
EDA 市场被 Synopsys、Cadence 和 Simens 三大海外巨头垄断, 2020 年
国产化率不到 15% (营收口径)。EDA 作为半导体产业关键基础软件,
战略意义重大,国产化势在必行。虽然中外 EDA 产业差距较大,但在
基础数据
年国内 EDA 企业数量达到 49 家、融资次数 16 次,包括华大九天在内,
已有多家 EDA 公司递交 IPO 申请或上市。
■ 华大九天是唯一国家队,国产 EDA 最强者: 1)产业链方面,第一大股
东 CEC 给予强力支持。截至 2022 年 7 月 11 日, 预计发行后, CEC (中
国电子信息产业集团有限公司)持有华大九天 32%的股份, CEC 是信息
技术领域的唯二央企，旗下半导体企业众多，如飞腾、成都华微电子、
相关研究
澜起科技、中国振华等，为华大九天产品的技术迭代和生态建设甚至是
收购兼并提供了强有力的产业链支持。2)人才方面，华大九天创始团
队曾参与设计中国第一款具有自主知识产权的“熊猫”EDA,技术实力
雄厚。3)技术方面,华大九天是国内产品矩阵最全,唯一能够提供全流
程 EDA 工具的厂商，满足客户倾向于选择产品谱系更全的供应商的偏
好。产品技术国内领先，模拟设计 EDA 支持 28nm 制程, 电路仿真工
具支持 5nm 制程,已满足大多数市场需求,平板设计 EDA 技术全球领
先, 数字设计 EDA 产品 6 款中的 5 款支持全球最先进的 5nm 工艺。
■ 盈利预测与投资评级: EDA 重要性日益凸显, 我们预计“十四五”期
间，EDA 国产化进度有望加快。华大九天作为国产 EDA 唯一国家队,
先发优势和资源优势明显,我们预计公司 2022-2024 年归母净利润分别
为 1.87/2.48/3.25 亿元,公司目前处在高速发展状态,建议积极关注。
持力度不及预期。
内容目录
图表目录
1. 十年宏图, 致力于成为全球 EDA 行业领导者
传承自“熊猫”,国产 EDA 龙头。公司创始人参与设计中国第一款具有自主知识产
年,主要从事 EDA 工具软件的开发、销售及相关服务。主要产品有模拟电路设计全流
程 EDA 工具系统、数字电路设计 EDA 工具、平板显示电路设计全流程 EDA 工具系统
和晶圆制造 EDA 工具等 EDA 工具软件。根据赛迪智库数据,2020 年华大九天营收占
我国 EDA 市场约 6%的份额,占国产 EDA 市份额超过 50%,居本土 EDA 企业首位。
图2: 华大九天产品线
十年三步成为全球顶尖 EDA 厂商。华大九天宗旨是为我国集成电路产业持续健康
发展提供支撑和保障，致力于成为全球顶尖的 EDA 提供商。公司给出了清晰的发展目
标,分三步走,总共用十年时间(2021-2030年)成长为全球领先的 EDA 服务商:
到 2023 年补齐关键环节核心 EDA 产品短板;
到 2025 年完成 IC 设计所需全流程工具系统的建设,以及完成晶圆制造 EDA 核心
工具的开发;
到 2030 年实现长期目标,全面实现 IC 设计和制造各领域的 EDA 工具全流程覆盖。
IPO 募资主要用于第一阶段现有模拟设计工具的升级和数字设计 EDA 工具全流程
的补全开发,为完成2023年的短期目标而努力。
营收规模国内最大，高度重视技术研发。华大九天 2021 年营收 5.79 亿元，同比增
长 40%, 为国产 EDA 厂商中规模最大的公司。2021 年归母净利润为 1.39 亿元, 同比增
长 35%。EDA 行业为技术密集型行业,华大九天高度重视技术研发,2018-2021 年研发
费用维持在 40%以上，2021 年公司研发人员占比高达 75%。截至 2021 年 12 月 31 日，
公司拥有已授权专利 150 项和已登记软件著作权 67 项。
图4: 华大九天 2018-2021 年营收及同比增速
图5: 华大九天 2018-2021 年归母净利润及同比增速
图6: 2018-2021 年研发费用维持在 40%以上
公司营收类型分为 EDA 软件销售和技术开发服务。EDA 软件销售主要是 EDA 工具软
件的授权收费, 2021年占主营业务收入的比重为 86%, 毛利率高达 100%。EDA 软件销
售主要包括全流程 EDA (模拟芯片和平板)、数字电路设计 EDA 和晶圆制造 EDA, 其
中 2021 年全流程 EDA 主营业务收入占比达 62%, 数字电路设计 EDA 工具主营业务收
入占比 15%。技术开发服务主要为设计支持服务和晶圆制造工程服务,主要包括测试芯
片设计、半导体器件测试分析等,该部分业务定制化程度较高,毛利率较低,2021年毛
利率为 35%。
EDA 软件的盈利模式为授权模式, 2021 年固定期限内一次授权方式营收占比达
55%。根据授权期间的不同, EDA 软件的销售方式可以分为永久期限授权和固定期限授
权。对软件换代需求不迫切的企业,通常采购永久期限授权软件;对软件换代需求迫切
的企业, 通常采购固定期限授权软件。公司的固定期限授权通常为 1-3 年, 多次授权模
式下,公司分次向客户提供 license,于每次提供 license 后取得收货(安装)确认单,
并确认收入。
产品定价策略为 case by case。公司 EDA 工具软件产品可以分为多种类型，不同
类型、不同版本、不同模块定价不同; 其次, 公司通常在报价的基础上根据客户购买的
数量和授权期限的长短、客户的规模、客户所在地区的竞争程度等来定价。
2. EDA 是半导体皇冠上的明珠
EDA 行业杠杆效应较大，支撑超过 4000 亿美元半导体市场。根据 ESD Alliance 和
WSTS 数据, 2020 年全球 EDA 市场规模仅为 115 亿美元, 却撬动着 4404 亿美元市场规
模的半导体行业。一旦 EDA 这一产业链基础软件出现问题，整个半导体产业都会受到
重大影响,因此,EDA 行业是容易被外国“卡脖子”的关键领域。
2.1. EDA 是服务于芯片设计生产全周期的工业软件
EDA 是用来辅助超大规模集成电路设计生产的工业软件。EDA 全称是电子设计自
动化(Electronic Design Automation)是指利用计算机辅助设计软件,来辅助完成超大规
模集成电路芯片的设计、制造、封装、测试整个流程。随着芯片设计的复杂程度不断提
升,基于先进工艺节点的集成电路规模可达到数十亿个半导体器件,不借助 EDA 已经
无法完成芯片设计。EDA 与产业链结合愈加紧密, 已经成为提高设计效率、加速技术进
步的关键推手。
EDA 几乎涉及集成电路的各个方面。从设计生产流程方面，EDA 包括从芯片系统
设计、制造、封装、测试全流程，有给芯片设计公司使用的设计类软件和给晶圆厂使用
的晶圆制造软件等。从电子系统层级上看,EDA包括芯片、多芯片模块和印制电路(PCB)
板多个层级。
针对不同种类芯片，EDA 有不同的工具。集成电路芯片（Integrated Circuit Chip，
简称 IC )从结构上可以分为数字 IC、模拟 IC 和数模混合 IC。数字 IC 指用于进行传递、
加工、处理数字信号(0或1的非连续信号)的IC。模拟IC指处理连续性的光、声音、
速度、温度等自然模拟信号的 IC。数模混合 IC 指同时包含模拟电路部分和数字电路部
分的 IC。数模混合 IC 中通常模拟电路是核心,数字电路用来控制模拟电路实现特定的
算法。在 IC 设计部分，EDA 软件主要有模拟 IC 和数字 IC 的两大类设计软件。
从设计步骤上芯片设计分为前端设计和后端设计。前端设计和后端设计并没有统一
严格的界限，根据具体公司和产品会略有不同。一般来讲用设计的电路实现想法就是前
端设计,将设计的电路制造出来,在工艺上实现想法就是后端设计。这就好比修盖房屋,
建筑设计图就属于前端设计，设计出房子的外部造型和内部结构;建筑施工图属于后端
设计，细化到建筑材料的用量和选材。
从设计维度上芯片设计可以分为五个层级。设计类 EDA 工具根据设计方法学的不
同，按照设计层级自上而下，可进一步细分为行为级、系统级、RTL 级、门级、晶体管
级 EDA 工具。各层级 EDA 工具的仿真和验证精度依次提升、速度依次降低，其拟实现
的目标和应用场景也有所不同。例如高层级的系统和行为级仿真和验证主要适用于产品
设计早期的原型验证,评估产品原型的性能和功能;最底层的晶体管级仿真和验证则主
要决定了最终产品的性能和良率。针对于大规模集成电路，设计方法往往从系统和行为
级设计开始, 逐层设计、仿真、验证和实现, 并输出可以交付制造的晶体管级版图信息。
定义电路的功能和外部特性,将点分为若
行为级
干个抽象的功能模块。
电路要描述成相互连接的若干个典型逻辑
系统级
部件和控制其数据传输的状态机。
使用硬件描述语言完成, 数字电路都是由寄存器
RTL级
和寄存器之间的组合逻辑电路实现的，寄存器用
来保存数据，组合电路用于传输数据。
描述的电路元件基本是门或与此同级别的
元件。
晶体管级
描述的电路元件为最基础的晶体管。
数字芯片和模拟芯片设计流程有很大不同。数字 IC 设计主要在抽象级别上完成，
不需要关注门/晶体管级放置和路由的细节,对设计人员经验要求相对较低。模拟 IC 设
计通常涉及每个电路的个性化特点,甚至涉及每个晶体管的大小和细节,设计和验证更
为复杂，对设计人员经验要求更高。
从设计自动化程度上芯片设计又可以分为全定制、半定制设计，全定制主要用于模
拟芯片,半定制用于数字芯片。全定制设计是指基于晶体管级,所有器件和互连版图都
用手工生成的方法。这种设计的很多工作要由人工完成，不便于直接利用现存电路的成
果，设计周期较长，成本也高。全定制设计多用于模拟 IC 和数模混合 IC。半定制设计
是基于门阵列和标准单元的，按用户所需功能，把成熟的、已优化的单元连接起来。半
定制设计成本低、周期短、芯片利用率低，适合于小批量、速度快的生产，多用于数字
IC。对于 EDA 工具，半定制的技术门槛往往高于全定制。
数字芯片设计流程中涉及到的环节如下:
系统架构设计。首先要明确芯片规格，包括芯片需要达到的具体功能和性能方面的
要求，给出一个列表。然后，芯片架构师会根据芯片规格要求，给出设计解决方案和具
体的实现架构，划分功能模块，将不同的功能模块交给不同的小组来完成。
HDL 编码。使用硬件描述语言（VHDL、Verilog HDL 等）将模块功能以代码来描
述实现,形成 RTL (寄存器传输级)代码。
仿真验证。 仿真验证就是检验代码编写设计的正确性, 检验标准就是预先设定好的
芯片规格。如有不满足的地方，需要修改直至满足。
逻辑综合。逻辑综合就是把设计实现的 HDL 代码翻译成门级网表(Netlist)。综合
会设定约束条件，如面积、时序等目标参数。综合完成之后需要再次仿真验证（称为后
仿真, 之前的仿真称为前仿真)。
加入 DFT (Design for test), 可测性设计。加入 DFT 的目的就是在设计的时候就考
虑将来的测试。DFT 的常见方法就是在设计中插入扫描链，将非扫描单元（如寄存器）
变为扫描单元。
静态时序分析 (Static Timing Analysis, STA)。STA 是验证的一个步骤,检查电路
的建立时间和保持时间是否违例。当一个寄存器出现两个时序违例时,将无法正常工作。
形式验证。形式验证从功能上(STA 是时序上)对综合后的网表进行验证。典型的
形式验证方法是等价性检查方法，以功能验证后的 HDL 设计为参考，对比综合后的网
表功能,检查两者功能是否等价,确保逻辑综合步骤未改变原先,HDL 描述的电路功能。
前端设计的流程结果是得到了芯片的门级网表(用门级电器元件描述电路元件相互
之间连接关系的文件)。
后端设计:
布局规划 (Floor plan)。布局规划就是放置芯片的宏单元模块，在总体上确定各种
功能电路的摆放位置。宏单元模块有 IP 模块、RAM、I/O 引脚等。
时钟树综合(Clock Tree Synthesis, CTS)。时钟树综合就是时钟的布线。时钟信号
在数字芯片中具有指挥作用，相当于人的心脏。设计中需要布线使得从同一个时钟源发
出的时钟信号尽可能同时到达各个寄存器。
布线 (Place & Route)。这里的布线就指的是普通电信号的布线。平时常说的制程
加工工艺就是这里的金属布线可以达到的最小宽度，从微观上看就是 MOS 管的沟道长
寄生参数提取。由于导线本身存在电阻，相邻导线之间的互感、耦合电容会在芯片
内部产生信号噪音，串扰和反射，这些干扰的值，称之为寄生参数。需要提取寄生参数
进行再次的分析验证,分析信号是否完整。
版图物理验证。对完成布线的物理版图进行功能和时序上的验证。主要的验证项目
有 LVS (Layout Vs Schematic),将版图与逻辑综合后的门级电路图进行对比验证; DRC
(Design Rule Checking),设计规则检验,检查连线间距,连线宽度是否满足工艺要求;
ERC (Electrical Rule Checking), 电子规则检验，检查短路和开路等电气问题。
后端设计的结果是得出可以让晶圆厂用来加工的物理版图 (GDS II 格式)。
模拟芯片设计流程:
定义设计规格:定义电路的功能,设计的性能、功耗和面积(即成本)目标。
电路设计: 不同于数字电路设计是 RTL 级的设计,模拟芯片是根据需求,设计晶体
管级的模拟电路结构。
电路仿真(前仿真)。这一步采用模拟芯片设计专有的 SPICE 仿真工具对设计的电
路进行仿真。
模拟电路前端设计的结果是得出晶体管级的网表(用晶体管级电器元件描述电路元
件相互之间连接关系的文件)。
版图设计。按照设计规则，绘制电路图对应的版图几何图形。版图不仅反映了电路
图的连接关系和各种元器件规格，也反映了芯片的制造过程和工艺。
版图验证。版图设计完之后，要进行一系列检验确定版图是能够准确反映设计功能
并且无错的。主要验证版图的工艺规则、电气规则以及版图电路图一致性检查等。
后仿真。后仿真需要输入包含原始信息和寄生信息的网表，是最接近真实电路的网
表文件。
后端设计的结果是得出可以让晶圆厂用来加工的物理版图 (GDS II 格式)。
2.2. 全球 EDA 市场成熟, 国际三大巨头垄断
2020 年全球 EDA 市场规模为 115 亿美元, 已经进入平稳发展期。根据 ESD Alliance
数据, 2020 年全球 EDA 市场规模为 115 亿美元, 2010-2020 年 10 年复合增速为 8%。
根据 Verified Market Research 数据, 2028 年全球 EDA 市场规模有望达到 215.6 亿美元,
2020-2028 年 8 年复合增速为 8.21%。总体来看,全球 EDA 市场增速已经较为平稳。
图16: 全球 EDA 市场规模 2020 年为 115 亿美元
三大巨头垄断全球 EDA 市场。根据 ESD Alliance 数据，新思科技 (Synopsys)、楷
登电子 (Cadence) 与西门子 EDA (2017 年收购的 Mentor Graphics) 三大寡头 2020 年
全球 EDA 营收市场份额占比约为 70%。三大巨头是全球仅有的拥有设计全流程 EDA 工
具解决方案的企业，其他企业缺少布局设计全流程工具技术的实力，他们分别在某个细
分领域或者个别环节有自己擅长的产品。
2.3. 人才、技术和产业链协同是竞争要素
人才是 EDA 发展的核心。EDA 软件涉及半导体、数学、芯片设计三方面知识，需
要掌握这三方面知识的复合人才。根据新思科技中国区副总经理陈志昌先生所言，培养
一个 EDA 人才不容易，从高校课题研究到能够真正实践从业，往往需要十年的时间。
根据第 23 届中国集成电路制造年会披露数据,全球 EDA 行业从业人数仅有 4 万人左
右,因此 EDA 人才培养体系十分重要。
持续技术研发是EDA永恒的主题。EDA软件是是算法密集型的大型工业软件系统，
EDA 开发需要涉及到计算机、物理、数学等多方面知识。芯片设计更迭速度不断加快,
EDA 软件公司需要不断加大研发投入，确保自己技术领先。同时，EDA 巨头们有着大
量的知识产权, 很难被跨越。全球三大巨头垄断的格局在 2000 年后就较为稳定, 2010-
2020 年三大巨头营收增速都接近 10%，但仍然保持着 30%-40%的研发费用率，个别年
份超过 40%, 2020 年, Synopsys 和 Cadence 的研发费用分别高达 13 亿美元和 10 亿美
元,几乎是中国 EDA 市场销售规模的两倍。
产业链协同是 EDA 发展的保障。芯片设计的先进工艺是由晶圆厂、设计公司和 EDA
软件厂商共同推进的成果。晶圆厂从材料、化学、工艺过程等制造步骤来寻求工艺突破;
EDA 公司借助晶圆厂的测试数据和工艺细节文件来改进 EDA 软件;芯片设计公司使用
新的 EDA 模型进行设计、试生产，反馈到晶圆厂和 EDA 公司改善制造工艺和软件模
型。晶圆厂、EDA软件公司、设计公司相辅相成，互相合作，共同推进技术进步。
并购是 EDA 企业成长的重要手段。全球三大巨头的成长史就是一部并购史，其中
全球 EDA 巨头 Synopsys 自 1986 年成立至 2021 年 4 月, 共完成 112 起收并购案。并购
在 EDA 行业如此兴盛的原因有: 1) 行业小细分领域繁多。根据 Verified Market Research
亿美元的规模, 是一个“小行业”, 但由于 EDA 软件要服务于芯片生产的整个周期, EDA
的技术流程很长, 需要种类繁多的点工具相互配合形成工具链, 同时, 客户希望 EDA 厂
商能够提供整体解决方案。2)技术更新迭代速度快。在摩尔定律的驱动下,芯片更新换
代速度很快，新技术不断涌现，作为上游设计软件的 EDA 厂商每年要投入大量的研发
资金来配合技术的革新，同时会有很多创业公司创造出全新的点工具。行业小细分领域
繁多，更新迭代速度快，客户又希望 EDA 厂商提供完整解决方案，于是 EDA 厂商在不
断想办法补全、升级自己的产业链。但由于技术的快速迭代，行业内不断有小公司带着
创新点工具出现, 行业小导致自研技术去取代这些公司成本较高, 并购成为了最佳选择。
并购需要有丰沃的土壤。并购需要的不仅仅是资金, 还有可以并购的标的。 EDA 的
并购历史是持续的,从 1990 年开始, EDA 每 10 年发生的并购是均匀的, 趋势并未有减
弱趋势。 持续的并购意味着源源不断的可并购标的，这与国外，尤其是美国繁荣的 EDA
行业生态有关,根据 crunch base 数据, 2020年,海外共有 600 多家 (美国 200 多家),
这为巨头并购提供了丰沃的土壤
2.4. 政策资本加持, 国产化势在必行
与国际市场相比,中国 EDA 市场规模增速更快。根据赛迪智库数据,2018年,我
亿元, 2 年复合增速为 21.42%, 远高于全球市场营收规模 2018-2020 年 2 年 9%的复合
增速。
中国 EDA 市场国产化率极低,三大巨头仍然垄断。虽然中国 EDA 市场营收规模增
速远高于全球增速，但由于我国 EDA 厂商起步较晚，在产品性能与生态协同方面均处
于劣势，国内市场份额大多为国外厂商所占据。根据赛迪智库和前瞻产业研究院数据，
2020 年国际 EDA 三大巨头 Synopsys, Cadence 和 Siemens EDA 在我国合计营收规模市
场份额占比为 78%, 国产厂商占比不到 15%, 国产化率极低, 国产替代空间广阔。
世纪 90 年代初,中国历史上第一款具有自主知识产权的 EDA 工具“熊猫”诞生,并获
得多个国际大奖。但随后国外 EDA 厂商进入中国，在“造不如买”思潮下，国产 EDA
产业陷入了十几年的沉寂。直到 2008 年国家“核高基”项目将 EDA 列入其中,国产
EDA 产业才重新焕发生机。同时,中兴、华为事件使人们意识到关键基础技术的重要性,
资本市场也开始关注 EDA 行业。根据芯思想研究院数据,2020 年 EDA 行业融资次数
已经达到 16 次, 远超 2010 年的 1 次。
图25: 国产 EDA30 余年艰难发展
国产 EDA 厂商逐渐增多,生态逐渐壮大。在国家政策与资本双重支持下,国产 EDA
厂商数目不断增加,星星之火逐渐燃烧起来。根据芯思想研究院数据,2020年国内已有
约 49 家 EDA 企业，生态逐渐繁荣。国产 EDA 厂商中，除华大九天可以提供全流程的
EDA 产品之外,其他厂商主要还是提供只服务于芯片设计生产某个或某几个小环节的
点工具。
表3: 部分国产 EDA 厂商列举
3. 唯一国家队,国产 EDA 之巅
3.1. 产业链: 唯一国家队,强产业链支持
股权分散,发行后国有股份持股超 40%。华大九天股权分散,没有单个股东持股份
额超过 50%，因此公司无控股股东及实际控制人。截至 2022 年 7 月 11 日，华大九天最
大的股东为中国电子集团，预计发行后，其通过全资子公司中国电子有限及中电金投共
持有公司 31.70%的股份。国有股东总计持股份额超过 40%，华大九天为国产 EDA 唯一
国家队。
公司已有优质的客户群体公司。芯片设计的先进工艺是设计厂商、EDA 软件厂商和
晶圆厂共同努力的成果，拥有优质的客户群体能有力地推动 EDA 软件产品的迭代和完
善。华大九天深耕 EDA 行业 13 年，技术国内领先，已经获得行业内较多客户的认可，
与国内外主要集成电路设计企业、晶圆制造厂商建立了良好的业务合作基础，为公司软
件的发展奠定了基础。
唯一国家队, 中国电子给予华大九天强产业链支持。华大九天第一大股东中国电子
信息产业集团有限公司(简称:中国电子, CEC)是中央直接管理的国有重要骨干企业。
CEC 成功突破高端通用芯片、操作系统等关键核心技术,构建了兼容移动生态、与国际
年底,中国电子拥有27家二级企业、17家上市公司、19余万员工,实现全年营业收入
2710.1 亿元。CEC 旗下半导体企业众多,如飞腾、成都华徽电子、澜起科技、中国振华
等, 为华大九天产品的技术迭代和生态建设甚至是收购兼并提供了强有力的产业链支持。
第二大股东大基金一期二期对半导体产业链从原材料到封装测试进行了全面投资, 能够
为华大九天的产品提供全产业链支持。
表5: CEC 旗下主要芯片企业列举
3.2. 人才: 创始团队强劲, 先发优势明显
专注 EDA 12 年，技术积淀深厚。华大九天成立于 2009 年，自成立以来一直专注
于 EDA 的研发工作。EDA 行业属于技术密集型行业,需要长期的资金投入和人力投入
并不断试错,先发优势十分明显。华大九天 13 年来专注于 EDA,已经形成了强大的技
术积淀和业务基础，相对于行业内其他公司优势明显。
创始团队部分人员参与设计“熊猫”EDA,专业实力雄厚。EDA 行业对人才要求极
高，需要优秀的复合人才。华大九天部分创始团队曾参与设计了中国第一款具有自主知
年发布并获得国家科技进步一等奖,后来随着国外 EDA 三巨头进入中国,国产 EDA 行
业发展变缓。但部分“熊猫”EDA研发团队人员始终坚持不懈,耕耘于国产EDA领域,
华大九天创始人刘伟强就是其中一员。2008年4月,国家“核高基”专项进入实施阶段,
EDA 领域迎来国家支持。借此契机,2009 年中国华大集成电路设计集团与国投高科将
华大的 EDA 部门独立出来,成立了华大九天。
员工持股 27%,强力激励留住核心人才。截至 2022 年 7 月,预计发行后,华大九
天员工持股平台九创汇新持股比例为 17.63%。EDA 行业人才是重要核心,华大九天高
持股率、高激励确保留住核心人才，增强团队活力。加强产学研协作，重视后备人才力
量的培养。公司将深化与知名高校和科研院所的合作，建立长期稳定的人才输送渠道，
形成产学研相互促进的整体环境，为产品研发持续提供技术人才，提升公司技术实力。
3.3. 技术:产品矩阵最全,核心技术领先
产品线国内最全,更能满足客户需求。华大九天能够提供模拟电路设计全流程 EDA
工具系统、数字电路设计 EDA 工具、平板显示电路设计全流程 EDA 工具和晶圆制造
EDA 工具,是目前国内产品矩阵最全的 EDA 公司。截至 2022 年 7 月,国内其他本土
EDA 企业难以提供全流程产品, 只是在细分领域点工具上有部分竞争优势。基于客户往
往会选择产品谱系更全的 EDA 供应商, 华大九天优势明显。
模拟芯片设计工具从工艺上已满足大部分需求。华大九天各产品在国内技术处于领
先地位, 其中, 模拟电路设计全流程 EDA 工具全部支持 28nm 工艺, 电路仿真工具支持
5nm。虽然部分工具与世界领先水平仍有一定差距，但模拟芯片更关注性能指标、可靠
性和成本，因此通常采用更稳定的成熟工艺制程。目前大部分模拟芯片产品仍在使用
28nm 及以上的成熟工艺制程。因此，从工艺支持角度讲公司模拟电路设计及验证工具
已可以满足大部分模拟设计客户的制程需要。
数字设计 EDA 工具处于国际领先水平。华大九天目前在数字芯片设计领域虽然仅
覆盖部分流程, 但已发布的 6 款点工具软件中, 有 5 款支持目前国际最先进的 5nm 量
产工艺制程，处于国际领先水平。
平板显示电路设计 EDA 全流程覆盖，全球领先。平板显示电路设计与模拟电路的
设计理念、设计过程和原则有一定相似性,华大九天基于已有模拟电路设计工具基础上,
结合平板显示电路设计的特点,开发了全球领先的平板显示电路设计全流程 EDA 工具,
填补了国内平板设计 EDA 专业软件的空白。
从技术、人才和产业链等角度讲，华大九天未来有望成为国内最强、全球名列前茅
的 EDA 厂商。
盈利预测
核心假设:
全流程 EDA：公司全流程 EDA 产品分为模拟芯片设计 EDA 和平板设计 EDA。模
拟芯片 EDA 全部支持 28nm 工艺,已经可以满足大部分客户需求,平板设计 EDA 技术
全球领先, IPO 融资将会对全流程 EDA 工具进行升级,进一步扩大市场优势地位。我
们预计 2022-2024 年营收增速为 40%/35%/30%。
数字电路设计 EDA: 公司在数字设计电路领域仅拥有 6 款点工具, 但其中 5 款支
持全球最先进的 5nm 工艺。另外,本次 IPO 融资的重点投资方向就是数字设计电路工
具链的补全,发展数字电路 EDA 也是公司 2023 年第一阶段战略目标的重要发力领域,
未来有望迎来营收快速提升。我们预计 2022-2024 年营收增速为 25%/30%/35%。
晶圆制造 EDA: 晶圆制造 EDA 需要和晶圆厂进行紧密合作, 受晶圆厂需求影响较
大。公司晶圆制造 EDA 目前仅覆盖部分流程，但公司会持续投入研发，推动晶圆制造
EDA 工具逐步完善。我们预计 2022-2024 年营收增速为 50%/47%/45%。
技术开发服务:公司的技术开发服务业务主要按具体项目向客户收取服务费用,一
般按照项目工作量和技术难度等因素综合定价。随着行业技术不断革新，工艺要求不断
提升,客户不断提出新的产品和服务需求,公司该业务能够稳定发展。我们预计 2022-
2024 年营收增速为 30%/27%/25%。
其他业务: 公司其他业务收入主要为代理软件销售和配套硬件销售,该业务将维持
较为稳定的增速, 我们预计 2022-2024 年营收增速为 30%/27%/25%。
盈利预测: 我们预计公司 2022-2024 年营收分别为 7.93/10.64/13.99 亿元, 归母净利
润分别为 1.87/2.48/3.25 亿元。
投资建议:华大九天为国产 EDA 龙头,根据赛迪智库数据,2020 年在国产 EDA 市
场营收占有率超过 50%, 是国内唯一一家可以提供全流程 EDA 产品的公司。公司是国
产 EDA 唯一国家队,第一大股东 CEC 为华大九天的技术迭代和生态建设甚至是收购兼
并提供了强有力的产业链支持。华大九天计划分十年三步,到 2030 年成长为全球 EDA
行业领导者。因此,我们预计公司 2022-2024 年归母净利润分别为 1.87/2.48/3.25 亿元,
公司目前竞争优势明显，处于高速发展阶段，建议关注。
可比公司选取:公司业务主要是 EDA 工具的开发、销售和相关服务。根据业务相
似性原则，选取全球 EDA 三大巨头中的两家 Synopsys 和 Cadence（Mentor Graphics 被
Simens 收购退市),以及国产 EDA 公司概伦电子、CAD 公司中望软件为可比公司。
一致预测
1、 行业竞争加剧。在政策和资本加持下,中国 EDA 市场蓬勃发展,未来随着新进
入 EDA 企业增多，行业竞争情况可能会加剧，对公司市场地位构成威胁。
2、新产品研发进度不及预期。EDA 行业属于技术密集型行业，产品研发投入大,
难度高,公司正在研发的数字设计 EDA 工具进度可能不及预期。
3、政策支持力度不及预期。全球 EDA 被三大巨头垄断，国产厂商生存环境恶劣，
政策扶持是国产 EDA 实现突破的重要推手, 如果政策支持力度不及预期, 可能
会对公司业绩造成影响。
华大九天三大财务预测表
东吴证券股份有限公司经中国证券监督管理委员会批准,已具备证券投资咨
询业务资格。
本研究报告仅供东吴证券股份有限公司(以下简称“本公司”)的客户使用。
本公司不会因接收人收到本报告而视其为客户。在任何情况下,本报告中的信息
或所表述的意见并不构成对任何人的投资建议,本公司不对任何人因使用本报告
中的内容所导致的损失负任何责任。在法律许可的情况下，东吴证券及其所属关
联机构可能会持有报告中提到的公司所发行的证券并进行交易,还可能为这些公
司提供投资银行服务或其他服务。
信息，本公司力求但不保证这些信息的准确性和完整性，也不保证文中观点或陈
述不会发生任何变更,在不同时期,本公司可发出与本报告所载资料、意见及推
测不一致的报告。
本报告的版权归本公司所有,未经书面许可,任何机构和个人不得以任何形
东吴证券投资评级标准:
公司投资评级:
买入: 预期未来6个月个股涨跌幅相对大盘在15%以上;
增持: 预期未来6个月个股涨跌幅相对大盘介于5%与15%之间;
中性: 预期未来 6个月个股涨跌幅相对大盘介于-5%与 5%之间;
减持: 预期未来 6个月个股涨跌幅相对大盘介于-15%与-5%之间;
卖出: 预期未来 6个月个股涨跌幅相对大盘在-15%以下。
行业投资评级:
增持: 预期未来6个月内,行业指数相对强于大盘5%以上;
中性: 预期未来6个月内,行业指数相对大盘-5%与5%;
减持: 预期未来6个月内,行业指数相对弱于大盘5%以上。