# 3.4 主存储器与CPU的连接

## 3.4.1 主存连接原理

### 1 主存简单模型

![img](https://github.com/Aye10032/ComputerOrganizationNote/raw/main/.gitbook/assets/%E4%B8%BB%E5%AD%98%E6%A8%A1%E5%9E%8B.png)

三个输入信号：读/写信号、要读写的数据、数据的主存地址

### 2 连接原理

![img](https://github.com/Aye10032/ComputerOrganizationNote/raw/main/.gitbook/assets/%E4%B8%BB%E5%AD%98%E4%B8%8ECPU%E8%BF%9E%E6%8E%A5.png)

三个总线：数据总线、地址总线、控制总线（读/写）

### 3 主存的地址单元分配

![img](https://github.com/Aye10032/ComputerOrganizationNote/raw/main/.gitbook/assets/%E5%9C%B0%E5%9D%80%E5%88%86%E9%85%8D.png)

- 存储单元的数量：总容量 ÷ 每个单元的容量
- 地址线的数量：总容量的位数（图中 1KB=210B，故有10根地址线）
- 如何存放一个字
  - 字长为4B，实际上寻址时将四个存储单元看作一个
  - 一组内有4个存储单元，后两位表示序号，前面表示所在组
  - 每个存储单元存放两位十六进制数（8位二进制数）
  - 共四个存储单元，也就是一个字

## 3.4.2 主存容量的扩展

### 1 位扩展

![img](https://github.com/Aye10032/ComputerOrganizationNote/raw/main/.gitbook/assets/%E4%BD%8D%E6%89%A9%E5%B1%95.png)

- 地址线、片选线和读写控制线**并联**
- 数据线依次连接CPU数据线的一位

如上图中就将8片 8K×1位的储芯片扩展为了 8K×8位

### 2 字扩展

![img](https://github.com/Aye10032/ComputerOrganizationNote/raw/main/.gitbook/assets/%E5%AD%97%E6%89%A9%E5%B1%95.png)

- 数据线、读写控制线和地址线**并联**
- 使用PU剩下的地址线连接片选线，选择当前读/写的芯片
  - 线选法：直接将地址线与片选线连接，一根地址线对应一根片选线
  - 译码器片选法：使用译码器将连接CPU地址线与片选线

|                   线选法                   |          译码器片选法          |
| :----------------------------------------: | :----------------------------: |
|            n条线 → n个选片信号             |      n条线 → 2n个选片信号      |
|                  电路简单                  |            电路复杂            |
| 地址空间不连续（形如11、00的信号是无效的） | 地址空间可连续可以增加逻辑设计 |

### 3 字位扩展

![img](https://github.com/Aye10032/ComputerOrganizationNote/raw/main/.gitbook/assets/%E5%AD%97%E4%BD%8D%E6%89%A9%E5%B1%95.png)

