<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_2" LaunchPart="xc7a100tcsg324-1" LaunchTime="1558369512">
  <File Type="PA-TCL" Name="Overkoepelend.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="Overkoepelend_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="Overkoepelend_reports.tcl"/>
  <File Type="RDS-RDS" Name="Overkoepelend.vds"/>
  <File Type="RDS-UTIL" Name="Overkoepelend_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="Overkoepelend_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="Overkoepelend.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="Overkoepelend_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="Overkoepelend_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/Opteller.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../sessie9/sessie9.srcs/sources_1/new/Opteller.vhd"/>
        <Attr Name="ImportTime" Val="1556392498"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/VGA.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../sessie9/sessie9.srcs/sources_1/new/VGA.vhd"/>
        <Attr Name="ImportTime" Val="1556546929"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/clkdivider.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/intTo7Segm.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Overkoepelend.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../sessie9/sessie9.srcs/sources_1/new/Overkoepelend.vhd"/>
        <Attr Name="ImportTime" Val="1556548545"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Overkoepelend"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/new/Nexys-4-DDR-Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../sessie9/sessie9.srcs/sources_1/new/Nexys-4-DDR-Master.xdc"/>
        <Attr Name="ImportTime" Val="1556373545"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
</GenRun>
