Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2018.3 (lin64) Build 2405991 Thu Dec  6 23:36:41 MST 2018
| Date         : Thu Jan 13 17:29:47 2022
| Host         : koopa.ece.utexas.edu running 64-bit CentOS Linux release 7.9.2009 (Core)
| Command      : report_timing -sort_by group -max_paths 100 -path_type summary -file /misc/scratch/zwei1/reports_Jan12/raw_designs/vtr_designs/verilog/stereovision0_submodules/lp_fltr_v1/post_route_timing.rpt
| Design       : lp_fltr_v1
| Device       : 7z020-clg484
| Speed File   : -3  PRODUCTION 1.11 2014-09-11
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Timing Report

Startpoint                     Endpoint                       Slack(ns)     
----------------------------------------------------------------------------
din_3_reg_reg[1]/C             add_tmp_1_reg[9]/D             8.213         
din_3_reg_reg[1]/C             add_tmp_1_reg[7]/D             8.234         
din_3_reg_reg[1]/C             add_tmp_1_reg[5]/D             8.238         
din_3_reg_reg[1]/C             add_tmp_1_reg[6]/D             8.287         
din_2_reg_reg[0]/C             add_tmp_2_reg[9]/D             8.298         
din_3_reg_reg[1]/C             add_tmp_1_reg[4]/D             8.309         
din_2_reg_reg[0]/C             add_tmp_2_reg[8]/D             8.369         
din_2_reg_reg[0]/C             add_tmp_2_reg[7]/D             8.391         
din_2_reg_reg[0]/C             add_tmp_2_reg[5]/D             8.395         
din_3_reg_reg[1]/C             add_tmp_1_reg[3]/D             8.403         
din_2_reg_reg[0]/C             add_tmp_2_reg[6]/D             8.444         
din_3_reg_reg[1]/C             add_tmp_1_reg[2]/D             8.448         
din_2_reg_reg[0]/C             add_tmp_2_reg[4]/D             8.466         
din_2_reg_reg[0]/C             add_tmp_2_reg[3]/D             8.560         
din_3_reg_reg[0]/C             add_tmp_1_reg[1]/D             8.582         
din_2_reg_reg[0]/C             add_tmp_2_reg[2]/D             8.605         
din_3_reg_reg[0]/C             add_tmp_1_reg[0]/D             8.698         
ints_fifo_1/dout_reg[0]_srl2/CLK
                               din_2_reg_reg[0]/D             8.792         
ints_fifo_2/dout_reg[0]_srl2/CLK
                               din_3_reg_reg[0]/D             8.792         
ints_fifo_1/dout_reg[1]_srl2/CLK
                               din_2_reg_reg[1]/D             8.807         
ints_fifo_2/dout_reg[1]_srl2/CLK
                               din_3_reg_reg[1]/D             8.807         
ints_fifo_1/dout_reg[3]_srl2/CLK
                               din_2_reg_reg[3]/D             8.811         
ints_fifo_2/dout_reg[3]_srl2/CLK
                               din_3_reg_reg[3]/D             8.811         
ints_fifo_1/dout_reg[2]_srl2/CLK
                               din_2_reg_reg[2]/D             8.813         
ints_fifo_2/dout_reg[2]_srl2/CLK
                               din_3_reg_reg[2]/D             8.813         
ints_fifo_1/dout_reg[7]_srl2/CLK
                               din_2_reg_reg[7]/D             8.820         
ints_fifo_2/dout_reg[7]_srl2/CLK
                               din_3_reg_reg[7]/D             8.820         
ints_fifo_1/dout_reg[5]_srl2/CLK
                               din_2_reg_reg[5]/D             8.826         
ints_fifo_2/dout_reg[5]_srl2/CLK
                               din_3_reg_reg[5]/D             8.826         
ints_fifo_1/dout_reg[6]_srl2/CLK
                               din_2_reg_reg[6]/D             8.834         
ints_fifo_2/dout_reg[6]_srl2/CLK
                               din_3_reg_reg[6]/D             8.834         
ints_fifo_1/dout_reg[4]_srl2/CLK
                               din_2_reg_reg[4]/D             8.835         
ints_fifo_2/dout_reg[4]_srl2/CLK
                               din_3_reg_reg[4]/D             8.835         
din_2_reg_reg[3]/C             ints_fifo_2/dout_reg[3]_srl2/D 8.992         
din_2_reg_reg[1]/C             ints_fifo_2/dout_reg[1]_srl2/D 9.039         
din_2_reg_reg[5]/C             ints_fifo_2/dout_reg[5]_srl2/D 9.072         
din_2_reg_reg[6]/C             ints_fifo_2/dout_reg[6]_srl2/D 9.075         
din_1_reg_reg[2]/C             ints_fifo_1/dout_reg[2]_srl2/D 9.081         
din_2_reg_reg[4]/C             ints_fifo_2/dout_reg[4]_srl2/D 9.089         
add_tmp_2_reg[4]/C             dout_2_reg[2]/D                9.112         
add_tmp_2_reg[9]/C             dout_2_reg[7]/D                9.144         
add_tmp_2_reg[3]/C             dout_2_reg[1]/D                9.161         
din_1_reg_reg[7]/C             ints_fifo_1/dout_reg[7]_srl2/D 9.165         
din_1_reg_reg[6]/C             ints_fifo_1/dout_reg[6]_srl2/D 9.188         
add_tmp_2_reg[7]/C             dout_2_reg[5]/D                9.211         
din_2_reg_reg[2]/C             ints_fifo_2/dout_reg[2]_srl2/D 9.227         
add_tmp_2_reg[2]/C             dout_2_reg[0]/D                9.230         
din_2_reg_reg[7]/C             ints_fifo_2/dout_reg[7]_srl2/D 9.238         
din_2_reg_reg[0]/C             ints_fifo_2/dout_reg[0]_srl2/D 9.239         
din_1_reg_reg[1]/C             ints_fifo_1/dout_reg[1]_srl2/D 9.246         
din_1_reg_reg[4]/C             ints_fifo_1/dout_reg[4]_srl2/D 9.251         
din_1_reg_reg[0]/C             ints_fifo_1/dout_reg[0]_srl2/D 9.251         
din_1_reg_reg[3]/C             ints_fifo_1/dout_reg[3]_srl2/D 9.259         
din_1_reg_reg[5]/C             ints_fifo_1/dout_reg[5]_srl2/D 9.264         
add_tmp_2_reg[5]/C             dout_2_reg[3]/D                9.328         
add_tmp_2_reg[6]/C             dout_2_reg[4]/D                9.347         
add_tmp_2_reg[8]/C             dout_2_reg[6]/D                9.371         



