# RISC-V-RTL-Testbench-Design


### 用Verilog 建立一個包含16個32位元數值的ROM，總共有32位元的位元寬度

* code :

![code3](https://user-images.githubusercontent.com/68816726/221587165-14fed150-fe18-401d-825a-7bfb5d094542.png)


* testbench :

![code4](https://user-images.githubusercontent.com/68816726/221587177-34d343f6-fe28-4c3f-a7fd-f7824063ab1c.png)
