![image](https://github.com/user-attachments/assets/5d91b7d8-4e35-4c52-97c2-b4eb6c623895)
![image](https://github.com/user-attachments/assets/db09c28f-0242-4853-894e-b617cbe353d1)


# OWAS
Development and integration of a comprehensive open-source ecosystem for the design of complex RISC-V System-on-Chip (SoC) architectures, featuring support for embedded FPGA technologies.


![image](https://github.com/user-attachments/assets/ee8ed425-da94-45b6-8009-d67582681cab)


## Langfristiger Project-Impact
 * Offene Umgebung für adaptive RISC-V + eFPGA Systeme
  (besonders robust durch Verwendung formaler Verifikationsverfahren und Post-Quantum)
 * Mehrere externe Projekte, welche DI-OWAS Tools einsetzen
  FABulous wird bereits von Stanford University, Berkely, und New York University genutzt
 * FABulous als Benchmark für die Entwicklung der OpenLane Tools
 * Ausbildung von Experten (in Lehre, Summer-Schools und Tutorials)
 * Weitere Förderung für langfristige Unterstützung & Startup


## Geplante Ergebnisse
 * Tapeouts im Rahmen von Summer-Schools
 * Ein Open-everything Demonstrator (z.B. in Sky 130nm, GF 180nm, IHP 130nm BiCMOS)
 * Ein adaptiver ASIC angepasst für sowohl einem KI Kamerasystem als auch für 
  intelligente Sensorverarbeitung (z.B. in GF 22 nm FD-SOI)
 * Hybride Werkzeugkette mit Open-Source- & Industrie-Werkzeugen (z.B. Cadence)
 * Demonstrator Aufbau (mit Bilddaten- und Senesordatenverarbeitung) 


## Offene EDA-Tools und IP der Partner
 * FABulous (eFPGA Framework)
 * AIRISC (Lizenzfreier RISC-V core für FPGA und ASIC)
 * hxtorch (BrainScaleS-2 via PyTorch)


## Verwendete externe EDA-Tools und IP
 * Yosys (Logiksynthese)
 * ABC (Technology Mapping)
 * nextpnr (generisches FPGA Place&Route Tool)
 * OpenLane/OpenRoad (RTL nach GDS2 Flow)
 * PyTorch/CUDA (ML Training)
 * Ngspice (Schaltungssimulation von SPICE-Modellen)
 * PDKs: Sky 130nm, GF 180nm, IHP 130nm BiCMOS
 * RISC-V


## Kerninnovationen und Entwicklungen
 * Spezial-FPGA-Blöcke für AI und Krypto 				(TRL 2  TRL 4)
  Bislang nur einfache Arithmetik-Blöcke in FABulous
 * Anwender-definierte Fabrics  							(TRL 3  TRL 5)
  (Größe, Kacheln, I/O, Routing, ...)
  Bislang nur eingeschränkte Möglichkeit für I/O und das Routing 
 * Automatische FPGA Werkzeuggenerierung		(TRL 3  TRL 5)
  (für die RTL-zu-Bitstream-Generierung)
  Bislang werden die Werkzeuge manuell an die Fabrics  angepasst 
 * Integrierte Werkzeuge für Optimierung 			(TRL 2  TRL 4)
  und Entwurfsraumexploration
  Bislang bedarf die Optimierung viel Expertenwissen und Eingriffe
 * Integrierte Werkzeuge für Verifikation 				(TRL 3  TRL 5)
  und Charakterisierung 
  Bislang kann noch kein vollständiges Timing-Modell erzeugt werden
 * System mit konfigurierbarer KI-gestützter 			(TRL 2  TRL 4)
 * Sensor-Fusion
  Bislang gibt es nur einfache Erkennnung ohne die geplante 
  Unterstützung für KI und Sensor-Fusion

  ![image](https://github.com/user-attachments/assets/eb4a1e34-391f-4509-a5f5-d4d9e980c556)


## DI-OWAS: Projektsteckbrief
 * Projektlaufzeit:	01.05.2024 – 30.04.2027
 * Fördersumme: 	3.98M €
 * Projektansprechpartner:
   * UH1:	Prof. Dirk Koch; Universität Heidelberg (Koordinator)
(Im Neuenheimer Feld 386, 69120 Heidelberg)
   * UH2:	PD Dr. habil. Johannes Schemmel; Uni Heidelberg
(Im Neuenheimer Feld 227, 69120 Heidelberg)
   * IMS: 	Stephan Nolting; Fraunhofer IMS 
(Finkenstraße 61, 47057 Duisburg)
   * RUB:	Prof. Tim Güneysu; Ruhr-Universität Bochum
(Universitätsstr. 150, 44801 Bochum)
   * BH:	Mohammad Kabany; B-Horizon GmbH
(Bruckdorfer Str. 34, 93161 Sinzing)
   * LU:	Dr. Max Birtel ; LUBIS EDA GmbH
(Trippstadter Straße 110, 67663 Kaiserslautern)
   * DCV:	Frederik Lange; DC Vision Systems GmbH
(Rollnerstraße 59, 90408 Nürnberg)
 * Kontakt:    dirk.koch@uni-heidelberg.de

![image](https://github.com/user-attachments/assets/335746fb-5e12-4e13-92f5-235ec919ab27)
![image](https://github.com/user-attachments/assets/d43df641-3b0f-45e2-b072-5e905e6ae807)
![image](https://github.com/user-attachments/assets/6b82f4b8-4386-4f8b-a28f-0f3919ae4149)
![image](https://github.com/user-attachments/assets/b25bff68-15a8-4fdd-9cb3-a577b920c713)
![image](https://github.com/user-attachments/assets/5379fb21-0eb7-4d8a-8f75-72d5d0ec8eae)
![image](https://github.com/user-attachments/assets/b850bcf2-e5af-45e4-947d-9a0c5b95c388)


