============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.10-p001_1
  Generated on:           Nov 27 2024  11:05:39 pm
  Module:                 FADD_dual_mode_pipelined
  Technology library:     fast_vdd1v0 1.0
  Operating conditions:   PVT_1P1V_0C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

        Instance                 Module          Cell Count  Cell Area  Net Area   Total Area   Wireload  
----------------------------------------------------------------------------------------------------------
FADD_dual_mode_pipelined                               4597   7146.432     0.000     7146.432 <none> (D)  
  a_module               align_mantisa                  489    970.596     0.000      970.596 <none> (D)  
  e_module               Extract                        612   1009.584     0.000     1009.584 <none> (D)  
  n_module               Normalization                  438    817.380     0.000      817.380 <none> (D)  
  o_module               Operation                      401    867.654     0.000      867.654 <none> (D)  
  p0                     pipeline_extract_align         461    472.986     0.000      472.986 <none> (D)  
  p1                     pipeline_align_op              407    417.582     0.000      417.582 <none> (D)  
  p2                     pipeline_op_norm               248    254.448     0.000      254.448 <none> (D)  
  p3                     pipeline_norm_res              452    463.410     0.000      463.410 <none> (D)  
  p4                     pipeline_res_out               215    219.906     0.000      219.906 <none> (D)  
  r_module               Result_and_exception           834   1557.126     0.000     1557.126 <none> (D)  
  (D) = wireload is default in technology library
