### 今日任务

1. 完成axi_data 接口的添加, 能够跑其他测试
2. 争取在服务器上能运行axi测试



注意: 每次还要修改AXI_ram中的读取文件, 把dummy改成其他的

把新版本verilator的路径加入到PATH中, 之后都用4.101 版本的了



注意大小端转换, 写入的也改成大端! 这样读出来的经过转换就是小端

服了, 注意了大小端, 但是写入的wstrb还有问题, 还要对axi_ram 进行修改!



```
    80000094:	00050b93          	mv	s7,a0
    80000098:	000a0c93          	mv	s9,s4
    8000009c:	03750533          	mul	a0,a0,s7  // a0 = a0*s7
    800000a0:	00043783          	ld	a5,0(s0) // a5 =
    800000a4:	001c0c1b          	addiw	s8,s8,1
    800000a8:	004c8c93          	addi	s9,s9,4
    800000ac:	00840413          	addi	s0,s0,8
    800000b0:	40a78533          	sub	a0,a5,a0
    
    reg 8 s0 different at pc = [0x        800000a8], right=[0x        80000dd8], wrong=[0x        80000de0] cyc=286
    
cyc=283, 写入s0 = rf(8) = de0, 指令 = a4 = addiw
取出的指令有问题! a4 = 001c0c1b != 00840413
cyc = 215 , 取出的指令正确, cyc=216, 指令变成0


reg 24 s8 different at pc = [0x        800000a8], right=[0x               1], wrong=[0x               0] cyc = 290

cyc = 275 应该流水却没有
```

