\chapter{\IFRU{64 бита}{64 bits}}

\section{x86-64}
\index{x86-64}
\label{x86-64}

\IFRU{Это расширение x86-архитуктуры до 64 бит.}{It is a 64-bit extension to x86-architecture.}

\IFRU{С точки зрения начинающего reverse engineer-а, наиболее важные отличия от 32-битного x86 это:}
{From the reverse engineer's perspective, most important differences are:}

\index{\CLanguageElements!\Pointers}
\begin{itemize}

\item
\IFRU{Почти все регистры (кроме FPU и SIMD) расширены до 64-бит и получили префикс r-. 
И еще 8 регистров добавлено. 
В итоге имеются эти \ac{GPR}-ы:}
{Almost all registers (except FPU and SIMD) are extended to 64 bits and got r- prefix.
8 additional registers added.
Now \ac{GPR}'s are:} \RAX, \RBX, \RCX, \RDX, 
\RBP, \RSP, \RSI, \RDI, \Reg{8}, \Reg{9}, \Reg{10}, 
\Reg{11}, \Reg{12}, \Reg{13}, \Reg{14}, \Reg{15}. 

\IFRU{К ним также можно обращаться так же, как и прежде. Например, для доступа к младшим 32 битам \TT{RAX} 
можно использовать \EAX.}
{It is still possible to access to \IT{older} register parts as usual. 
For example, it is possible to access lower 32-bit part of the \TT{RAX} register using \EAX.}

\IFRU{У новых регистров \TT{r8-r15} также имеются их \IT{младшие части}: \TT{r8d-r15d} 
(младшие 32-битные части), 
\TT{r8w-r15w} (младшие 16-битные части), \TT{r8b-r15b} (младшие 8-битные части).}
{New \TT{r8-r15} registers also has its \IT{lower parts}: \TT{r8d-r15d} (lower 32-bit parts),
\TT{r8w-r15w} (lower 16-bit parts), \TT{r8b-r15b} (lower 8-bit parts).}

\IFRU{Удвоено количество SIMD-регистров: с 8 до 16:}
{SIMD-registers number are doubled: from 8 to 16:} \TT{XMM0-XMM15}.

\item
\IFRU{В win64 передача всех параметров немного иная, это немного похоже на fastcall~(\ref{fastcall}).
Первые 4 аргумента записываются в регистры \RCX, \RDX, \Reg{8}, \Reg{9}, а остальные ~--- в стек. 
Вызывающая функция также должна подготовить место из 32 байт чтобы вызываемая функция могла сохранить 
там первые 4 аргумента и использовать эти регистры по своему усмотрению. 
Короткие функции могут использовать аргументы прямо из регистров, но б\'{о}льшие функции могут сохранять 
их значения на будущее.}
{In Win64, function calling convention is slightly different, somewhat resembling fastcall~(\ref{fastcall}).
First 4 arguments stored in the \RCX, \RDX, \Reg{8}, \Reg{9} registers, others~---in the stack.
\Gls{caller} function must also allocate 32 bytes so the \gls{callee} may save there 4 first arguments and use these 
registers for own needs.
Short functions may use arguments just from registers, but larger may save their values on the stack.}

\RU{Соглашение }System V AMD64 ABI (Linux, *BSD, \MacOSX)\cite{SysVABI} \IFRU{также напоминает}{also somewhat resembling}
fastcall, \IFRU{использует 6 регистров}{it uses 6 registers} 
\RDI, \RSI, \RDX, \RCX, \Reg{8}, \Reg{9} \IFRU{для первых шести аргументов}{for the first 6 arguments}.
\IFRU{Остальные передаются через стек}{All the rest are passed in the stack}.

\IFRU{См. также в соответствующем разделе о способах передачи аргументов через стек}
{See also section about calling conventions}~(\ref{sec:callingconventions}).

\item
\IFRU{Сишный \Tint остается 32-битным для совместимости.}
{C \Tint type is still 32-bit for compatibility.}

\item
\IFRU{Все указатели теперь 64-битные}{All pointers are 64-bit now}.

% to be proofreaded (begin)
\IFRU{На это иногда сетуют: ведь теперь для хранения всех указателей нужно в 2 раза больше места 
в памяти, в т.ч. и в кэш-памяти, не смотря на то что x64-процессоры адресуют только 48 бит
внешней \ac{RAM}}
{This provokes irritation sometimes: now one need twice as much memory for storing pointers,
including, cache memory, despite the fact x64 \ac{CPU}s addresses only 48 bits of external 
\ac{RAM}}.
% to be proofreaded (end)

\end{itemize}

\index{Register allocation}
\IFRU{Из-за того, что регистров общего пользования теперь вдвое больше, у компиляторов теперь больше 
свободного места для маневра называемого \glslink{register allocator}{register allocation}.
Для нас это означает, что в итоговом коде будет меньше локальных переменных.}
{Since now registers number are doubled, compilers has more space now for maneuvering calling 
\glslink{register allocator}{register allocation}.
What it meanings for us, emitted code will contain less local variables.}

\index{DES}
\IFRU{Для примера, функция вычисляющая первый S-бокс алгоритма шифрования DES, 
она обрабатывает сразу 32/64/128/256 значений, в зависимости от типа \TT{DES\_type} (uint32, uint64, SSE2 или AVX), 
методом bitslice DES (больше об этом методе читайте здесь~(\ref{bitslicedes})):}
{For example, function calculating first S-box of DES encryption algorithm, it processing
32/64/128/256 values at once (depending on \TT{DES\_type} type (uint32, uint64, SSE2 or AVX)) 
using bitslice DES method
(read more about this technique here ~(\ref{bitslicedes})):}

\lstinputlisting{patterns/20_x64/19_1.c}

\IFRU{Здесь много локальных переменных. Конечно, далеко не все они будут в локальном стеке. 
Компилируем обычным MSVC 2008 с опцией \Ox:}
{There is a lot of local variables. Of course, not all those will be in local stack.
Let's compile it with MSVC 2008 with \Ox option:}

\lstinputlisting[caption=\Optimizing MSVC 2008]{patterns/20_x64/19_2_msvc_Ox.asm}

\IFRU{5 переменных компилятору пришлось разместить в локальном стеке.}
{5 variables was allocated in local stack by compiler.}

\IFRU{Теперь попробуем то же самое только в 64-битной версии MSVC 2008:}
{Now let's try the same thing in 64-bit version of MSVC 2008:}

\lstinputlisting[caption=\Optimizing MSVC 2008]{patterns/20_x64/19_3_msvc_x64.asm}

\IFRU{Компилятор ничего не выделил в локальном стеке, а \TT{x36} это синоним для \TT{a5}.}
{Nothing allocated in local stack by compiler, \TT{x36} is synonym for \TT{a5}.}

\IFRU{Кстати, видно, что функция сохраняет регистры \RCX, \RDX в отведенных для 
этого вызываемой функцией местах, 
а \Reg{8} и \Reg{9} не сохраняет, а начинает использовать их сразу.}
{By the way, we can see here, the function saved \RCX and \RDX registers in allocated by \gls{caller} space,
but \Reg{8} and \Reg{9} are not saved but used from the beginning.}

\IFRU{Кстати, существуют процессоры с еще большим количеством \ac{GPR}, например, 
Itanium ~--- 128 регистров.}
{By the way, there are CPUs with much more \ac{GPR}'s, e.g. Itanium (128 registers).}

\section{ARM}

\IFRU{64-битные инструкции в ARM появились в}{In ARM, 64-bit instructions are appeared in} ARMv8.

\section{\IFRU{Числа с плавающей запятой}{Float point numbers}}

\IFRU{О том как происходит работа с числами с плавающей запятой в x86-64, читайте здесь: 
\ref{floating_SIMD}.}
{Read more here\ref{floating_SIMD} about how float point numbers are processed in x86-64.}
