# 1. 介绍 (Introduction)

该章节会介绍处理器和指令集。包含以下几部分：

- 关于处理器
- 特点
- 接口
- 配置选项
- 产品文档
- 产品修订



## 1.1. 关于处理器 (About the processor)

Cortex-M3 是一款低门数，低中断时延和低成本调试的低功耗处理器。它适用于要求 FIQ 中断响应特性的深度嵌入式应用程序。



## 1.2. 特点 (Features)

Cortex-M3 处理器由以下组件组成：

- 一个处理器核心。
- 一个与处理器核心紧密集成的 NVIC，用于实现低延迟中断处理。
- 多个高性能总线接口
- 可选的低成本调试解决方案：
  - 实现断点和代码补丁
  - 实现断点，跟踪和系统侦查 (system profiling)
  - 支持 **printf** 格式调试
  - 桥接到跟踪端口分析器 (TPA: Trace Port Analyzer)
- 一个可选的 MPU
- 一个可选的嵌入式跟踪单元 (ETM)，用于支持重建程序执行



## 1.3. 接口 (Interfaces)

处理器有以下几个外部接口：

- 多个内存和设备总线接口
- ETM 接口
- 跟踪端口接口
- 调试端口接口
- 如果实现包含 ETM，一个交叉触发接口(CTI: Cross Trigger Interface)



## 1.4. 配置选项 (Configurable options)

可以配置 Cortex-M3 是否包括以下可选组件：

- MPU
- 闪存补丁和断点单元 (FPB)
- DWT
- ITM
- ETM
- AHB-AP
- HTM (AHB Trace Macrocell)
- 调试端点

注：只能在以下组合中选择配置跟踪功能：

- 没有跟踪功能
- ITM 和 DWT
- ITM，DWT 和 ETM 
- ITM，DWT，ETM 和 HTM

可以独立配置 DWT 中提供的调试特性。



## 1.5. 产品文档 (Product documentation)

本节描述处理器书籍，大都与设计流程，以及相关的体系结构标准和协议相关。



### 1.5.1 文档 (Documentation)

Cortex-M3 文档如下：

- 技术参考手册 (Technical Reference Manual)

  技术参考手册 (TRM) 描述了功能选项对 Cortex-M3 行为的功能和影响。它在贯穿设计流程的所有阶段。由于Cortex-M3 的实现和集成方式，TRM 中描述的一些行为可能不相关。如果你正在 Cortex-M3 上编程则联系：

  - 实现者决定：
    1. 实现的构建配置
    2. 在实现处理器之前执行了什么集成 (如果有的话) ?
  - 集成者决定你使用的 SoC 的引脚配置

- 集成和实现手册 (Integration and Implementation Manual)

  集成和实现手册 (IIM) 描述的内容如下：

  - 可用的构建配置选项和选择它们时的相关问题
  - 如何使用构建配置选项配置寄存器传输级别 (RTL)
  - 如何将处理器集成到 SoC 中去。这包括对集成工具包的描述，并描述集成人员必须连接的引脚，以便为所需的集成配置宏单元
  - 如何在设计中实现处理器。包括平面布图布线 (floorplanning guidelines)，设计使用的测试信息 (DFT)，以及如何在处理器上执行网络 (netlist) 的动态验证。
  - 设计的集成和实现的处理结束 (The processes to sign off the integration and implementation of the design)。

  ARM 产品可交付成果包括参考脚本和关于使用它们来实现设计的信息。

  来自 EDA 工具供应商的参考方法文档补充了 IIM。

  IIM 是一本只有授权方才能使用的机密书籍。

- Cortex-M3 用户指南参考资料 (Cortex-M3 User Guide Reference Material)

  本文档提供了 ARM 合作伙伴可以配置并包含 ARM Cortex-M3 处理器用户参考资料。代表如下：

  - 本参考资料的每一章均可对应用户指南。
  - 本参考资料中的每个顶级章节可能对应于用户指南中的一个章节。

  当然，ARM 合作伙伴可以以任何方式组织这些材料，但必须遵守 ARM 提供这些材料的许可协议的条件。

 

### 1.5.2. 设计流程 (Design Flow)

处理器是作为可合成的 RTL 交付的。在产品中使用前，必须经过以下过程：

- 实现 (Implementation)

  实现者对 RTL 进行配置和合成，生成一个硬宏单元。这可能包括将 RAMs 集成到设计中。

- 集成 (Integration)

  集成者将实现的设计连接到 SoC 中。这包括将其连接到内存系统和外围设备。

- 编程 (Programming)

  系统程序员开发配置和初始化处理器所需的软件，并测试所需的应用程序软件。

过程中的每个阶段都可以由不同的一方执行。实现和集成的选择将影响处理的行为和特点。

对于 MCUs，通常，单个设计团队在综合完整的设计之前集成处理器。或者，团队可以自己合成处理器，或者部分集成处理器，从而生成一个宏单元，然后可能由一个单独的团队集成该宏单元。

最终的设备运行依赖以下要素：

- 构建配置

  实现者选择影响 RTL 源文件预处理方式的选项。这些选项通常包括或排除影响一个或多个区域、最大频率和最终宏单元特性的逻辑。

- 配置输入

  集成者通过将输入特定值来配置处理器的一些特性。在进行任何软件配置之前，这些配置都会影响启动行为。它们还可以限制软件的可用选项。

- 软件配置

  程序员通过将特定值编程到寄存器来配置处理器。用于影响处理器的行为。

注：本手册引用适用于构建配置选项的实现定义的特性。引用包含的特性意味着选择了适当的构建和引脚配置选项。对启用特性的引用是指也已由软件配置的特性。



### 1.5.3. 架构和协议信息 (Architecture and protocol information)

处理器符合或实现以下规范:

- ARM 架构

  Cortex-M3 处理器实现了 ARMv7-M 架构配置。详见 **ARMv7-M Architecture Reference Manual** 。
  
- BUS 架构

  Cortex-M3 处理器提供了 3 个实现 AMBA 3 AHB-Lite协议变体的主要总线接口。还实现一个用于 CoreSight 的接口和使用 AMBA 3 APB 协议的其它调试组件，如下：

  - **ARM AMBA 3 AHB-Lite Protocol (v1.0) **
  - **ARM AMBA 3 APB Protocol Specification**

- 调试

  Cortex-M3 处理器的调试特性实现了 ARM 调试接口体系结构。详见 **ARM Debug Interface v5 Architecture Specification** 。处理器也实现了 ARMv7-M 中定义的调试特性。详见 **ARMv7-M Architecture Reference Manual** 。

- 嵌入式跟踪宏单元

  Cortex-M3 处理器的跟踪特性实现了 ARM 嵌入式跟踪的版宏单元架构的 3.4 版本 。详见 **ARM Embedded Trace Macrocell Architecture Specification** 。



## 1.6. 产品修改 (Product revisions)

本节总结了不同版本的处理器在功能上的差异：

- **r0p0** 和 **r1p0** 

  总之，功能上的差异包括以下方面：

  - 向 DWT 模块添加可配置数据值比较 。
  - 向 DWT_FUNCTION 添加 MATCHED 位 。
  - 添加可配置的 ETMFIFOFULL 停止功能到处理器和 ETM 。
  - 添加 SWV 模式到 ITM 。
  - CPUID 基址寄存器 VARIANT 字段更改为表示 Rev 1。
  - Cortex-M3 Rev 0 在 BE8 模式下的位带访问要求访问大小为字节。Cortex-M3 Rev 1 在 BE8 模式下的位带访问函数可以是任意大小。
  - 添加一个名为 STKALIGN 的配置位，以确保所有异常都具有 8 字节堆栈对齐。
  - 在地址 0xE000ED3C 处添加辅助 Fault 状态寄存器 (AFSR: Auxiliary Fault Status Register)。为了设置这个寄存器，添加了一个名为 AUXFAULT 的 32 位输入总线。
  - 新增支持 HTM 。
  - ICode 和 DCode 可缓存和可缓冲的 HPROT 值永久绑定到 write-through 。
  - 新增 SWJ-DP。这是结合使用的标准 CoreSight™ 调试端口 JTAG-DP SW-DP 。
  - 在地址 0xE000101C 处添加 DWT_PCSR 寄存器。
  - 修正了 **r0p0** 版本的错误。

- **r1p0** 和 **r1p1**

  总之，功能上的差异包括以下方面：

  - 为生成观察点而进行的数据值匹配已使实现时间可配置。
  - ETM 中的架构时钟门控在实现时是可配置的。
  - 在 **r0p0** 和 **r1p0** 中，要求 DAPCLKEN 为静态信号。在 **r1p1** 中移除了这个要求。
  - SLEEPING 信号被阻止，直到当前未完成的取指完成。
  - 修正了 **r1p0** 版本的错误。

- **r1p1** 和 **r2p0**

  总之，功能上的差异包括以下方面：

  - 已经添加了实现时间选项来在不同级别的调试和跟踪支持之间进行选择。它替换了之前的 TIEOFF_FPBEN和 TIEOFF_TRCENA 选项。
  - 新的实现选项，支持重置处理器内的所有寄存器。
  - 架构时钟门控包含现在使用一个实现选项来控制。
  - 添加了 DBGRESTART 输入和 DBGRESTART 输出，用于调试多核系统。详见 **ARMv7-M Architecture Reference Manual** 。
  - 添加了 SLEEPHOLDREQn 输入和 SLEEPHOLDACKn，可以延长 SLEEPING 。
  - APB 接口已经从 v2.0 升级到 v3.0 。
  - 添加了一个名为 INTERNALSTATE 的新输出信号，如果使用了观察实现选项，该信号允许观察内核的一些内部状态。
  - 增加了对 fault-robust 实现的支持。
  - 一个辅助控制寄存器 (ACR: Auxiliary Control Register) 添加了新的功能禁用位：
    - 停止 load/store multiples、divides 和 multiplies 的中断。
    - 停止 IT folding 。
    - 不使能 Cortex-M3 中的默认内存映射访问的写缓冲区。
  - 位于地址 0xE000ED14 的配置和控制寄存器 (CCR: Configuration and Control Register) 中的 STKALIGN 位复位值被倒置了。复位值现在为 1，意味着栈帧默认是 8 字节对齐。
  - 加一个唤醒中断控制器，以在睡眠期间最小化总时钟域中的逻辑。
  - 添加 FIXHMASTERTYPE 引脚，以防止调试器在必要时将 AHB 事务标记为 core data 端。
  - 修正了 **r1p1** 版本的错误。











