Flow report for procesadorArm
<<<<<<< HEAD
<<<<<<< HEAD
<<<<<<< HEAD
<<<<<<< HEAD
<<<<<<< HEAD
Mon Apr  8 17:25:00 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
=======
Mon Apr  8 18:30:55 2024
=======
Tue Apr  9 02:04:59 2024
>>>>>>> Mem
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition
>>>>>>> Mem
=======
<<<<<<< Updated upstream
Mon Apr  8 18:30:55 2024
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition
=======
Mon Apr 08 20:20:06 2024
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
>>>>>>> Stashed changes
>>>>>>> origin/Mem
=======
Tue Apr  9 00:36:36 2024
=======
Tue Apr  9 01:57:00 2024
>>>>>>> Mem
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition
>>>>>>> Mem


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



<<<<<<< HEAD
<<<<<<< HEAD
<<<<<<< HEAD
+-------------------------------------------------------------------------------+
; Flow Summary                                                                  ;
+---------------------------------+---------------------------------------------+
; Flow Status                     ; Successful - Mon Apr  8 17:25:00 2024       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; procesadorArm                               ;
; Top-level Entity Name           ; procesadorArm                               ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 923 / 32,070 ( 3 % )                        ;
; Total registers                 ; 1280                                        ;
; Total pins                      ; 4 / 457 ( < 1 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,048,000 / 4,065,280 ( 50 % )              ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+
=======
=======
<<<<<<< Updated upstream
>>>>>>> origin/Mem
=======
>>>>>>> Mem
+------------------------------------------------------------------------------+
; Flow Summary                                                                 ;
+-----------------------------+------------------------------------------------+
; Flow Status                 ; Successful - Tue Apr  9 02:04:59 2024          ;
; Quartus Prime Version       ; 22.1std.0 Build 915 10/25/2022 SC Lite Edition ;
; Revision Name               ; procesadorArm                                  ;
; Top-level Entity Name       ; procesadorArm                                  ;
; Family                      ; Cyclone V                                      ;
; Device                      ; 5CSEMA5F31C6                                   ;
; Timing Models               ; Final                                          ;
; Logic utilization (in ALMs) ; N/A until Partition Merge                      ;
; Total registers             ; N/A until Partition Merge                      ;
; Total pins                  ; N/A until Partition Merge                      ;
; Total virtual pins          ; N/A until Partition Merge                      ;
; Total block memory bits     ; N/A until Partition Merge                      ;
; Total PLLs                  ; N/A until Partition Merge                      ;
; Total DLLs                  ; N/A until Partition Merge                      ;
+-----------------------------+------------------------------------------------+
<<<<<<< HEAD
<<<<<<< HEAD
>>>>>>> Mem
=======
=======
+-------------------------------------------------------------------------------+
; Flow Summary                                                                  ;
+---------------------------------+---------------------------------------------+
; Flow Status                     ; Successful - Mon Apr 08 20:20:06 2024       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; procesadorArm                               ;
; Top-level Entity Name           ; procesadorArm                               ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 18,611 / 32,070 ( 58 % )                    ;
; Total registers                 ; 8371                                        ;
; Total pins                      ; 4 / 457 ( < 1 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,048,000 / 4,065,280 ( 50 % )              ;
; Total DSP Blocks                ; 48 / 87 ( 55 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+
>>>>>>> Stashed changes
>>>>>>> origin/Mem
=======
>>>>>>> Mem


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
<<<<<<< HEAD
<<<<<<< HEAD
<<<<<<< HEAD
<<<<<<< HEAD
<<<<<<< HEAD
; Start date & time ; 04/08/2024 17:23:05 ;
=======
; Start date & time ; 04/08/2024 18:30:28 ;
>>>>>>> Mem
=======
<<<<<<< Updated upstream
; Start date & time ; 04/08/2024 18:30:28 ;
=======
; Start date & time ; 04/08/2024 20:12:29 ;
>>>>>>> Stashed changes
>>>>>>> origin/Mem
=======
; Start date & time ; 04/09/2024 00:36:08 ;
>>>>>>> Mem
=======
; Start date & time ; 04/09/2024 01:56:32 ;
>>>>>>> Mem
=======
; Start date & time ; 04/09/2024 02:04:32 ;
>>>>>>> Mem
; Main task         ; Compilation         ;
; Revision Name     ; procesadorArm       ;
+-------------------+---------------------+


<<<<<<< HEAD
<<<<<<< Updated upstream
+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                ;
+--------------------------------------+----------------------------------------+---------------+-------------+-----------------------------------+
; Assignment Name                      ; Value                                  ; Default Value ; Entity Name ; Section Id                        ;
+--------------------------------------+----------------------------------------+---------------+-------------+-----------------------------------+
<<<<<<< HEAD
; COMPILER_SIGNATURE_ID                ; 18039805738379.171261858543379         ; --            ; --          ; --                                ;
=======
; COMPILER_SIGNATURE_ID                ; 27214212235900.171262262800484         ; --            ; --          ; --                                ;
>>>>>>> Mem
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; RAM_ARD_tb                        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; register_tb                       ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; ram_TB                            ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; rom_TB                            ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; alu_TB                            ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; program_final_tb                  ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; RAM_INC_tb                        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; instruction_TB                    ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; Off                                    ; --            ; --          ; eda_board_design_timing           ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; Off                                    ; --            ; --          ; eda_board_design_boundary_scan    ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; Off                                    ; --            ; --          ; eda_board_design_signal_integrity ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; Off                                    ; --            ; --          ; eda_board_design_symbol           ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; program_final_tb                       ; --            ; --          ; eda_simulation                    ;
; EDA_OUTPUT_DATA_FORMAT               ; Systemverilog Hdl                      ; --            ; --          ; eda_simulation                    ;
; EDA_SIMULATION_TOOL                  ; ModelSim (SystemVerilog)               ; <None>        ; --          ; --                                ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                        ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_FILE                  ; RAM_ARD_tb.sv                          ; --            ; --          ; RAM_ARD_tb                        ;
; EDA_TEST_BENCH_FILE                  ; register_tb.sv                         ; --            ; --          ; register_tb                       ;
; EDA_TEST_BENCH_FILE                  ; ram_TB.sv                              ; --            ; --          ; ram_TB                            ;
; EDA_TEST_BENCH_FILE                  ; Ram.mif                                ; --            ; --          ; ram_TB                            ;
; EDA_TEST_BENCH_FILE                  ; RamDataMem.v                           ; --            ; --          ; ram_TB                            ;
; EDA_TEST_BENCH_FILE                  ; rom_TB.sv                              ; --            ; --          ; rom_TB                            ;
; EDA_TEST_BENCH_FILE                  ; ROMSave.mif                            ; --            ; --          ; rom_TB                            ;
; EDA_TEST_BENCH_FILE                  ; RomDataMem.v                           ; --            ; --          ; rom_TB                            ;
; EDA_TEST_BENCH_FILE                  ; alu_TB.sv                              ; --            ; --          ; alu_TB                            ;
; EDA_TEST_BENCH_FILE                  ; program.mem                            ; --            ; --          ; program_final_tb                  ;
; EDA_TEST_BENCH_FILE                  ; DRAM.mif                               ; --            ; --          ; program_final_tb                  ;
; EDA_TEST_BENCH_FILE                  ; DROM.mif                               ; --            ; --          ; program_final_tb                  ;
; EDA_TEST_BENCH_FILE                  ; program_final_tb.sv                    ; --            ; --          ; program_final_tb                  ;
; EDA_TEST_BENCH_FILE                  ; RAM_INC_tb.sv                          ; --            ; --          ; RAM_INC_tb                        ;
; EDA_TEST_BENCH_FILE                  ; ArduinoLogic.sv                        ; --            ; --          ; RAM_INC_tb                        ;
; EDA_TEST_BENCH_FILE                  ; RegisterArduino.sv                     ; --            ; --          ; RAM_INC_tb                        ;
; EDA_TEST_BENCH_FILE                  ; ArduinoAdd_p1.sv                       ; --            ; --          ; RAM_INC_tb                        ;
; EDA_TEST_BENCH_FILE                  ; instruction_TB.sv                      ; --            ; --          ; instruction_TB                    ;
; EDA_TEST_BENCH_FILE                  ; program.mem                            ; --            ; --          ; instruction_TB                    ;
; EDA_TEST_BENCH_MODULE_NAME           ; RAM_ARD_tb                             ; --            ; --          ; RAM_ARD_tb                        ;
; EDA_TEST_BENCH_MODULE_NAME           ; register_tb                            ; --            ; --          ; register_tb                       ;
; EDA_TEST_BENCH_MODULE_NAME           ; ram_TB                                 ; --            ; --          ; ram_TB                            ;
; EDA_TEST_BENCH_MODULE_NAME           ; rom_TB                                 ; --            ; --          ; rom_TB                            ;
; EDA_TEST_BENCH_MODULE_NAME           ; alu_TB                                 ; --            ; --          ; alu_TB                            ;
; EDA_TEST_BENCH_MODULE_NAME           ; program_final_tb                       ; --            ; --          ; program_final_tb                  ;
; EDA_TEST_BENCH_MODULE_NAME           ; RAM_INC_tb                             ; --            ; --          ; RAM_INC_tb                        ;
; EDA_TEST_BENCH_MODULE_NAME           ; instruction_TB                         ; --            ; --          ; instruction_TB                    ;
; EDA_TEST_BENCH_NAME                  ; instruction_TB                         ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; rom_TB                                 ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; ram_TB                                 ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; alu_TB                                 ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; register_tb                            ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; RAM_ARD_tb                             ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; RAM_INC_tb                             ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; program_final_tb                       ; --            ; --          ; eda_simulation                    ;
; EDA_TIME_SCALE                       ; 1 ps                                   ; --            ; --          ; eda_simulation                    ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                     ; --            ; --          ; --                                ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                      ; --            ; --          ; --                                ;
; MISC_FILE                            ; ram_bb.v                               ; --            ; --          ; --                                ;
; MISC_FILE                            ; DROMMemory_bb.v                        ; --            ; --          ; --                                ;
; MISC_FILE                            ; DRAMMemory_bb.v                        ; --            ; --          ; --                                ;
; MISC_FILE                            ; DRAMMemoryArd_bb.v                     ; --            ; --          ; --                                ;
; PARTITION_COLOR                      ; -- (Not supported for targeted family) ; --            ; --          ; Top                               ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; -- (Not supported for targeted family) ; --            ; --          ; Top                               ;
; PARTITION_NETLIST_TYPE               ; -- (Not supported for targeted family) ; --            ; --          ; Top                               ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                    ; --            ; --          ; --                                ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW  ; --            ; --          ; --                                ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                           ; --            ; --          ; --                                ;
+--------------------------------------+----------------------------------------+---------------+-------------+-----------------------------------+


<<<<<<< HEAD
+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:00:19     ; 1.0                     ; 724 MB              ; 00:00:38                           ;
; Fitter               ; 00:01:04     ; 1.5                     ; 2464 MB             ; 00:02:54                           ;
; Assembler            ; 00:00:06     ; 1.0                     ; 569 MB              ; 00:00:06                           ;
; Timing Analyzer      ; 00:00:19     ; 2.3                     ; 1047 MB             ; 00:00:35                           ;
; EDA Netlist Writer   ; 00:00:01     ; 1.0                     ; 726 MB              ; 00:00:02                           ;
; Total                ; 00:01:49     ; --                      ; --                  ; 00:04:15                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
=======
+----------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                          ;
+------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name            ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Elaboration ; 00:00:27     ; 1.0                     ; 5004 MB             ; 00:00:55                           ;
; Total                  ; 00:00:27     ; --                      ; --                  ; 00:00:55                           ;
+------------------------+--------------+-------------------------+---------------------+------------------------------------+
<<<<<<< HEAD
>>>>>>> Mem


+------------------------------------------------------------------------------------------+
; Flow OS Summary                                                                          ;
+----------------------+------------------+---------------+---------------+----------------+
; Module Name          ; Machine Hostname ; OS Name       ; OS Version    ; Processor type ;
+----------------------+------------------+---------------+---------------+----------------+
; Analysis & Synthesis ; rijegaro         ; Manjaro Linux ; Manjaro Linux ; x86_64         ;
; Fitter               ; rijegaro         ; Manjaro Linux ; Manjaro Linux ; x86_64         ;
; Assembler            ; rijegaro         ; Manjaro Linux ; Manjaro Linux ; x86_64         ;
; Timing Analyzer      ; rijegaro         ; Manjaro Linux ; Manjaro Linux ; x86_64         ;
; EDA Netlist Writer   ; rijegaro         ; Manjaro Linux ; Manjaro Linux ; x86_64         ;
+----------------------+------------------+---------------+---------------+----------------+
=======
=======
=======
>>>>>>> Mem
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                    ;
+--------------------------------------+------------------------------------------------------------+---------------+-------------+-----------------------------------+
; Assignment Name                      ; Value                                                      ; Default Value ; Entity Name ; Section Id                        ;
+--------------------------------------+------------------------------------------------------------+---------------+-------------+-----------------------------------+
; COMPILER_SIGNATURE_ID                ; 27214212235900.171264987116204                             ; --            ; --          ; --                                ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                         ; --            ; --          ; RAM_ARD_tb                        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                         ; --            ; --          ; register_tb                       ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                         ; --            ; --          ; ram_TB                            ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                         ; --            ; --          ; rom_TB                            ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                         ; --            ; --          ; alu_TB                            ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                         ; --            ; --          ; program_final_tb                  ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                         ; --            ; --          ; RAM_INC_tb                        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                         ; --            ; --          ; instruction_TB                    ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; Off                                                        ; --            ; --          ; eda_board_design_timing           ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; Off                                                        ; --            ; --          ; eda_board_design_boundary_scan    ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; Off                                                        ; --            ; --          ; eda_board_design_signal_integrity ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; Off                                                        ; --            ; --          ; eda_board_design_symbol           ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; program_final_tb                                           ; --            ; --          ; eda_simulation                    ;
; EDA_OUTPUT_DATA_FORMAT               ; Systemverilog Hdl                                          ; --            ; --          ; eda_simulation                    ;
; EDA_SIMULATION_TOOL                  ; ModelSim (SystemVerilog)                                   ; <None>        ; --          ; --                                ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                                            ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_FILE                  ; RAM_ARD_tb.sv                                              ; --            ; --          ; RAM_ARD_tb                        ;
; EDA_TEST_BENCH_FILE                  ; register_tb.sv                                             ; --            ; --          ; register_tb                       ;
; EDA_TEST_BENCH_FILE                  ; ram_TB.sv                                                  ; --            ; --          ; ram_TB                            ;
; EDA_TEST_BENCH_FILE                  ; Ram.mif                                                    ; --            ; --          ; ram_TB                            ;
; EDA_TEST_BENCH_FILE                  ; RamDataMem.v                                               ; --            ; --          ; ram_TB                            ;
; EDA_TEST_BENCH_FILE                  ; rom_TB.sv                                                  ; --            ; --          ; rom_TB                            ;
; EDA_TEST_BENCH_FILE                  ; ROMSave.mif                                                ; --            ; --          ; rom_TB                            ;
; EDA_TEST_BENCH_FILE                  ; RomDataMem.v                                               ; --            ; --          ; rom_TB                            ;
; EDA_TEST_BENCH_FILE                  ; alu_TB.sv                                                  ; --            ; --          ; alu_TB                            ;
; EDA_TEST_BENCH_FILE                  ; program.mem                                                ; --            ; --          ; program_final_tb                  ;
; EDA_TEST_BENCH_FILE                  ; DRAM.mif                                                   ; --            ; --          ; program_final_tb                  ;
; EDA_TEST_BENCH_FILE                  ; DROM.mif                                                   ; --            ; --          ; program_final_tb                  ;
; EDA_TEST_BENCH_FILE                  ; program_final_tb.sv                                        ; --            ; --          ; program_final_tb                  ;
; EDA_TEST_BENCH_FILE                  ; RAM_INC_tb.sv                                              ; --            ; --          ; RAM_INC_tb                        ;
; EDA_TEST_BENCH_FILE                  ; ArduinoLogic.sv                                            ; --            ; --          ; RAM_INC_tb                        ;
; EDA_TEST_BENCH_FILE                  ; RegisterArduino.sv                                         ; --            ; --          ; RAM_INC_tb                        ;
; EDA_TEST_BENCH_FILE                  ; ArduinoAdd_p1.sv                                           ; --            ; --          ; RAM_INC_tb                        ;
; EDA_TEST_BENCH_FILE                  ; instruction_TB.sv                                          ; --            ; --          ; instruction_TB                    ;
; EDA_TEST_BENCH_FILE                  ; program.mem                                                ; --            ; --          ; instruction_TB                    ;
; EDA_TEST_BENCH_MODULE_NAME           ; RAM_ARD_tb                                                 ; --            ; --          ; RAM_ARD_tb                        ;
; EDA_TEST_BENCH_MODULE_NAME           ; register_tb                                                ; --            ; --          ; register_tb                       ;
; EDA_TEST_BENCH_MODULE_NAME           ; ram_TB                                                     ; --            ; --          ; ram_TB                            ;
; EDA_TEST_BENCH_MODULE_NAME           ; rom_TB                                                     ; --            ; --          ; rom_TB                            ;
; EDA_TEST_BENCH_MODULE_NAME           ; alu_TB                                                     ; --            ; --          ; alu_TB                            ;
; EDA_TEST_BENCH_MODULE_NAME           ; program_final_tb                                           ; --            ; --          ; program_final_tb                  ;
; EDA_TEST_BENCH_MODULE_NAME           ; RAM_INC_tb                                                 ; --            ; --          ; RAM_INC_tb                        ;
; EDA_TEST_BENCH_MODULE_NAME           ; instruction_TB                                             ; --            ; --          ; instruction_TB                    ;
; EDA_TEST_BENCH_NAME                  ; instruction_TB                                             ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; rom_TB                                                     ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; ram_TB                                                     ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; alu_TB                                                     ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; register_tb                                                ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; RAM_ARD_tb                                                 ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; RAM_INC_tb                                                 ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; program_final_tb                                           ; --            ; --          ; eda_simulation                    ;
; EDA_TIME_SCALE                       ; 1 ps                                                       ; --            ; --          ; eda_simulation                    ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                                         ; --            ; --          ; --                                ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                                          ; --            ; --          ; --                                ;
; MISC_FILE                            ; probe_pc/synthesis/../probe_pc.cmp                         ; --            ; --          ; --                                ;
; MISC_FILE                            ; probe_pc/synthesis/../../probe_pc.qsys                     ; --            ; --          ; --                                ;
; MISC_FILE                            ; ram_bb.v                                                   ; --            ; --          ; --                                ;
; MISC_FILE                            ; DROMMemory_bb.v                                            ; --            ; --          ; --                                ;
; MISC_FILE                            ; DRAMMemory_bb.v                                            ; --            ; --          ; --                                ;
; MISC_FILE                            ; DRAMMemoryArd_bb.v                                         ; --            ; --          ; --                                ;
; PARTITION_COLOR                      ; -- (Not supported for targeted family)                     ; --            ; --          ; Top                               ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; -- (Not supported for targeted family)                     ; --            ; --          ; Top                               ;
; PARTITION_NETLIST_TYPE               ; -- (Not supported for targeted family)                     ; --            ; --          ; Top                               ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                                        ; --            ; --          ; --                                ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                      ; --            ; --          ; --                                ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                                               ; --            ; --          ; --                                ;
; SLD_FILE                             ; probe_pc/synthesis/probe_pc.debuginfo                      ; --            ; --          ; --                                ;
; SLD_INFO                             ; QSYS_NAME probe_pc HAS_SOPCINFO 1 GENERATION_ID 1712621426 ; --            ; probe_pc    ; --                                ;
; SOPCINFO_FILE                        ; probe_pc/synthesis/../../probe_pc.sopcinfo                 ; --            ; --          ; --                                ;
; SYNTHESIS_ONLY_QIP                   ; On                                                         ; --            ; --          ; --                                ;
+--------------------------------------+------------------------------------------------------------+---------------+-------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                          ;
+------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name            ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Elaboration ; 00:00:28     ; 1.0                     ; 5017 MB             ; 00:00:55                           ;
; Total                  ; 00:00:28     ; --                      ; --                  ; 00:00:55                           ;
+------------------------+--------------+-------------------------+---------------------+------------------------------------+


<<<<<<< HEAD
+------------------------------------------------------------------------------------+
; Flow OS Summary                                                                    ;
+----------------------+------------------+------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+----------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis ; DESKTOP-UMJH427  ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter               ; DESKTOP-UMJH427  ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler            ; DESKTOP-UMJH427  ; Windows 10 ; 10.0       ; x86_64         ;
; Timing Analyzer      ; DESKTOP-UMJH427  ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer   ; DESKTOP-UMJH427  ; Windows 10 ; 10.0       ; x86_64         ;
+----------------------+------------------+------------+------------+----------------+
>>>>>>> origin/Mem
=======
+--------------------------------------------------------------------------------------+
; Flow OS Summary                                                                      ;
+------------------------+------------------+------------+------------+----------------+
; Module Name            ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+------------------------+------------------+------------+------------+----------------+
; Analysis & Elaboration ; DESKTOP-LMJ5G1R  ; Windows 10 ; 10.0       ; x86_64         ;
+------------------------+------------------+------------+------------+----------------+
>>>>>>> Mem


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off procesadorArm -c procesadorArm --analysis_and_elaboration



