`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 34 Engineering
// Engineer: Liam Snow
// 
// Create Date: 06/08/2021 11:14:59 AM
// Module Name: UARTManager
// Project Name: Virtex
// 
//////////////////////////////////////////////////////////////////////////////////


module UARTManager(
    input CLK,
    output TX,
    input RX
    );

    
endmodule
