Classic Timing Analyzer report for Adder8_AmarnathPatel
Thu Nov 07 16:28:57 2024
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                 ;
+------------------------------+-------+---------------+-------------+------+------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 11.471 ns   ; B[0] ; S[6] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;      ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------+
; tpd                                                       ;
+-------+-------------------+-----------------+------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To   ;
+-------+-------------------+-----------------+------+------+
; N/A   ; None              ; 11.471 ns       ; B[0] ; S[6] ;
; N/A   ; None              ; 11.386 ns       ; A[2] ; S[6] ;
; N/A   ; None              ; 11.244 ns       ; B[0] ; Cout ;
; N/A   ; None              ; 11.159 ns       ; A[2] ; Cout ;
; N/A   ; None              ; 11.056 ns       ; A[1] ; S[6] ;
; N/A   ; None              ; 11.055 ns       ; A[0] ; S[6] ;
; N/A   ; None              ; 11.040 ns       ; A[3] ; S[6] ;
; N/A   ; None              ; 10.992 ns       ; B[4] ; S[6] ;
; N/A   ; None              ; 10.916 ns       ; B[3] ; S[6] ;
; N/A   ; None              ; 10.829 ns       ; A[1] ; Cout ;
; N/A   ; None              ; 10.828 ns       ; A[0] ; Cout ;
; N/A   ; None              ; 10.813 ns       ; A[3] ; Cout ;
; N/A   ; None              ; 10.765 ns       ; B[4] ; Cout ;
; N/A   ; None              ; 10.689 ns       ; B[3] ; Cout ;
; N/A   ; None              ; 10.675 ns       ; Cin  ; S[6] ;
; N/A   ; None              ; 10.543 ns       ; B[2] ; S[6] ;
; N/A   ; None              ; 10.448 ns       ; Cin  ; Cout ;
; N/A   ; None              ; 10.316 ns       ; B[2] ; Cout ;
; N/A   ; None              ; 10.143 ns       ; A[5] ; S[6] ;
; N/A   ; None              ; 10.016 ns       ; A[6] ; S[6] ;
; N/A   ; None              ; 10.015 ns       ; B[5] ; S[6] ;
; N/A   ; None              ; 9.916 ns        ; A[5] ; Cout ;
; N/A   ; None              ; 9.904 ns        ; B[0] ; S[5] ;
; N/A   ; None              ; 9.845 ns        ; B[0] ; S[7] ;
; N/A   ; None              ; 9.820 ns        ; A[2] ; S[5] ;
; N/A   ; None              ; 9.796 ns        ; A[6] ; Cout ;
; N/A   ; None              ; 9.788 ns        ; B[5] ; Cout ;
; N/A   ; None              ; 9.760 ns        ; A[2] ; S[7] ;
; N/A   ; None              ; 9.746 ns        ; B[0] ; S[3] ;
; N/A   ; None              ; 9.628 ns        ; A[2] ; S[3] ;
; N/A   ; None              ; 9.589 ns        ; B[6] ; S[6] ;
; N/A   ; None              ; 9.489 ns        ; A[1] ; S[5] ;
; N/A   ; None              ; 9.488 ns        ; A[0] ; S[5] ;
; N/A   ; None              ; 9.473 ns        ; A[3] ; S[5] ;
; N/A   ; None              ; 9.472 ns        ; B[7] ; Cout ;
; N/A   ; None              ; 9.430 ns        ; A[1] ; S[7] ;
; N/A   ; None              ; 9.429 ns        ; A[0] ; S[7] ;
; N/A   ; None              ; 9.427 ns        ; B[4] ; S[5] ;
; N/A   ; None              ; 9.414 ns        ; A[3] ; S[7] ;
; N/A   ; None              ; 9.366 ns        ; B[4] ; S[7] ;
; N/A   ; None              ; 9.362 ns        ; B[6] ; Cout ;
; N/A   ; None              ; 9.349 ns        ; B[3] ; S[5] ;
; N/A   ; None              ; 9.331 ns        ; A[1] ; S[3] ;
; N/A   ; None              ; 9.330 ns        ; A[0] ; S[3] ;
; N/A   ; None              ; 9.290 ns        ; B[3] ; S[7] ;
; N/A   ; None              ; 9.287 ns        ; A[3] ; S[3] ;
; N/A   ; None              ; 9.258 ns        ; A[7] ; Cout ;
; N/A   ; None              ; 9.254 ns        ; B[0] ; S[2] ;
; N/A   ; None              ; 9.108 ns        ; Cin  ; S[5] ;
; N/A   ; None              ; 9.049 ns        ; Cin  ; S[7] ;
; N/A   ; None              ; 8.977 ns        ; B[2] ; S[5] ;
; N/A   ; None              ; 8.950 ns        ; Cin  ; S[3] ;
; N/A   ; None              ; 8.917 ns        ; B[2] ; S[7] ;
; N/A   ; None              ; 8.839 ns        ; A[1] ; S[2] ;
; N/A   ; None              ; 8.838 ns        ; A[0] ; S[2] ;
; N/A   ; None              ; 8.785 ns        ; B[2] ; S[3] ;
; N/A   ; None              ; 8.775 ns        ; A[2] ; S[4] ;
; N/A   ; None              ; 8.762 ns        ; B[0] ; S[4] ;
; N/A   ; None              ; 8.726 ns        ; B[0] ; S[0] ;
; N/A   ; None              ; 8.608 ns        ; B[3] ; S[3] ;
; N/A   ; None              ; 8.576 ns        ; A[5] ; S[5] ;
; N/A   ; None              ; 8.536 ns        ; A[2] ; S[2] ;
; N/A   ; None              ; 8.517 ns        ; A[5] ; S[7] ;
; N/A   ; None              ; 8.458 ns        ; Cin  ; S[2] ;
; N/A   ; None              ; 8.450 ns        ; B[5] ; S[5] ;
; N/A   ; None              ; 8.444 ns        ; A[3] ; S[4] ;
; N/A   ; None              ; 8.398 ns        ; A[6] ; S[7] ;
; N/A   ; None              ; 8.395 ns        ; B[0] ; S[1] ;
; N/A   ; None              ; 8.389 ns        ; B[5] ; S[7] ;
; N/A   ; None              ; 8.347 ns        ; A[1] ; S[4] ;
; N/A   ; None              ; 8.346 ns        ; A[0] ; S[4] ;
; N/A   ; None              ; 8.320 ns        ; B[3] ; S[4] ;
; N/A   ; None              ; 8.112 ns        ; B[2] ; S[2] ;
; N/A   ; None              ; 8.107 ns        ; B[7] ; S[7] ;
; N/A   ; None              ; 8.015 ns        ; A[0] ; S[0] ;
; N/A   ; None              ; 7.966 ns        ; Cin  ; S[4] ;
; N/A   ; None              ; 7.941 ns        ; B[6] ; S[7] ;
; N/A   ; None              ; 7.932 ns        ; B[2] ; S[4] ;
; N/A   ; None              ; 7.920 ns        ; Cin  ; S[0] ;
; N/A   ; None              ; 7.859 ns        ; A[7] ; S[7] ;
; N/A   ; None              ; 7.831 ns        ; A[4] ; S[6] ;
; N/A   ; None              ; 7.754 ns        ; B[4] ; S[4] ;
; N/A   ; None              ; 7.658 ns        ; A[1] ; S[1] ;
; N/A   ; None              ; 7.653 ns        ; B[1] ; S[6] ;
; N/A   ; None              ; 7.647 ns        ; A[0] ; S[1] ;
; N/A   ; None              ; 7.604 ns        ; A[4] ; Cout ;
; N/A   ; None              ; 7.589 ns        ; Cin  ; S[1] ;
; N/A   ; None              ; 7.426 ns        ; B[1] ; Cout ;
; N/A   ; None              ; 6.266 ns        ; A[4] ; S[5] ;
; N/A   ; None              ; 6.205 ns        ; A[4] ; S[7] ;
; N/A   ; None              ; 6.086 ns        ; B[1] ; S[5] ;
; N/A   ; None              ; 6.027 ns        ; B[1] ; S[7] ;
; N/A   ; None              ; 5.928 ns        ; B[1] ; S[3] ;
; N/A   ; None              ; 5.436 ns        ; B[1] ; S[2] ;
; N/A   ; None              ; 4.944 ns        ; B[1] ; S[4] ;
; N/A   ; None              ; 4.561 ns        ; A[4] ; S[4] ;
; N/A   ; None              ; 4.413 ns        ; B[1] ; S[1] ;
+-------+-------------------+-----------------+------+------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Nov 07 16:28:57 2024
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Adder8_AmarnathPatel -c Adder8_AmarnathPatel --timing_analysis_only
Info: Longest tpd from source pin "B[0]" to destination pin "S[6]" is 11.471 ns
    Info: 1: + IC(0.000 ns) + CELL(0.790 ns) = 0.790 ns; Loc. = PIN_P16; Fanout = 3; PIN Node = 'B[0]'
    Info: 2: + IC(4.592 ns) + CELL(0.225 ns) = 5.607 ns; Loc. = LCCOMB_X19_Y1_N20; Fanout = 5; COMB Node = 'FullAdder_AmarnathPatelVHDL:F2|SUM~0'
    Info: 3: + IC(0.299 ns) + CELL(0.378 ns) = 6.284 ns; Loc. = LCCOMB_X19_Y1_N8; Fanout = 3; COMB Node = 'FullAdder_AmarnathPatelVHDL:F5|SUM~0'
    Info: 4: + IC(0.268 ns) + CELL(0.366 ns) = 6.918 ns; Loc. = LCCOMB_X19_Y1_N18; Fanout = 1; COMB Node = 'FullAdder_AmarnathPatelVHDL:F6|COUT~0'
    Info: 5: + IC(2.601 ns) + CELL(1.952 ns) = 11.471 ns; Loc. = PIN_E11; Fanout = 0; PIN Node = 'S[6]'
    Info: Total cell delay = 3.711 ns ( 32.35 % )
    Info: Total interconnect delay = 7.760 ns ( 67.65 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 191 megabytes
    Info: Processing ended: Thu Nov 07 16:28:57 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


