`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2022/12/11 11:14:02
// Design Name: 
// Module Name: tb_fir_top
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module tb_fir_top();

reg     sys_clk     ;
reg     sys_rst_n   ;


wire    signed  [12:0]  fir_out		;
wire					fir_out_en	;

always #5 sys_clk <= ~sys_clk;

initial begin
	sys_rst_n 	<= 1'b0;
	sys_clk 	<= 1'b0;
	
	#200;
	
	sys_rst_n 	<= 1'b1;
	
	

end


fir_low_pass_top fir_low_pass_top_inst(
    .sys_clk     ( sys_clk		),       // ç³»ç»Ÿæ—¶é’Ÿï¼?200Mhz
    .sys_rst_n   ( sys_rst_n	),       // ç³»ç»Ÿå¤ä½ï¼Œä½Žç”µå¹³æœ‰æ•ˆï¼Œæ­£å¸¸å·¥ä½œæ—¶ï¼Œå¤ä½è„šå¹³æ—¶æ˜¯é«˜ç”µå¹³
    .fir_out     ( fir_out 		),       // fir low pass è¾“å‡º
    .fir_out_en  ( fir_out_en	)
);






endmodule
