<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1615431390">
  <File Type="BITSTR-BMM" Name="LogisimToplevelShell_bd.bmm"/>
  <File Type="ROUTE-PWR" Name="LogisimToplevelShell_power_routed.rpt"/>
  <File Type="PA-TCL" Name="LogisimToplevelShell.tcl"/>
  <File Type="OPT-DCP" Name="LogisimToplevelShell_opt.dcp"/>
  <File Type="ROUTE-PWR-SUM" Name="LogisimToplevelShell_power_summary_routed.pb"/>
  <File Type="REPORTS-TCL" Name="LogisimToplevelShell_reports.tcl"/>
  <File Type="OPT-DRC" Name="LogisimToplevelShell_drc_opted.rpt"/>
  <File Type="OPT-HWDEF" Name="LogisimToplevelShell.hwdef"/>
  <File Type="PWROPT-DCP" Name="LogisimToplevelShell_pwropt.dcp"/>
  <File Type="PLACE-DCP" Name="LogisimToplevelShell_placed.dcp"/>
  <File Type="PLACE-IO" Name="LogisimToplevelShell_io_placed.rpt"/>
  <File Type="PLACE-UTIL" Name="LogisimToplevelShell_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL-PB" Name="LogisimToplevelShell_utilization_placed.pb"/>
  <File Type="PLACE-CTRL" Name="LogisimToplevelShell_control_sets_placed.rpt"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="LogisimToplevelShell_incremental_reuse_pre_placed.rpt"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="LogisimToplevelShell_postplace_pwropt.dcp"/>
  <File Type="BG-BIN" Name="LogisimToplevelShell.bin"/>
  <File Type="PHYSOPT-DCP" Name="LogisimToplevelShell_physopt.dcp"/>
  <File Type="BITSTR-MSK" Name="LogisimToplevelShell.msk"/>
  <File Type="ROUTE-ERROR-DCP" Name="LogisimToplevelShell_routed_error.dcp"/>
  <File Type="ROUTE-DCP" Name="LogisimToplevelShell_routed.dcp"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="LogisimToplevelShell_routed_bb.dcp"/>
  <File Type="ROUTE-DRC" Name="LogisimToplevelShell_drc_routed.rpt"/>
  <File Type="ROUTE-DRC-PB" Name="LogisimToplevelShell_drc_routed.pb"/>
  <File Type="BITSTR-LTX" Name="LogisimToplevelShell.ltx"/>
  <File Type="ROUTE-DRC-RPX" Name="LogisimToplevelShell_drc_routed.rpx"/>
  <File Type="BITSTR-MMI" Name="LogisimToplevelShell.mmi"/>
  <File Type="ROUTE-METHODOLOGY-DRC" Name="LogisimToplevelShell_methodology_drc_routed.rpt"/>
  <File Type="ROUTE-METHODOLOGY-DRC-RPX" Name="LogisimToplevelShell_methodology_drc_routed.rpx"/>
  <File Type="BITSTR-SYSDEF" Name="LogisimToplevelShell.sysdef"/>
  <File Type="ROUTE-METHODOLOGY-DRC-PB" Name="LogisimToplevelShell_methodology_drc_routed.pb"/>
  <File Type="ROUTE-PWR-RPX" Name="LogisimToplevelShell_power_routed.rpx"/>
  <File Type="ROUTE-STATUS" Name="LogisimToplevelShell_route_status.rpt"/>
  <File Type="ROUTE-STATUS-PB" Name="LogisimToplevelShell_route_status.pb"/>
  <File Type="ROUTE-TIMINGSUMMARY" Name="LogisimToplevelShell_timing_summary_routed.rpt"/>
  <File Type="ROUTE-TIMING-PB" Name="LogisimToplevelShell_timing_summary_routed.pb"/>
  <File Type="ROUTE-TIMING-RPX" Name="LogisimToplevelShell_timing_summary_routed.rpx"/>
  <File Type="RDI-RDI" Name="LogisimToplevelShell.vdi"/>
  <File Type="ROUTE-CLK" Name="LogisimToplevelShell_clock_utilization_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW" Name="LogisimToplevelShell_bus_skew_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW-PB" Name="LogisimToplevelShell_bus_skew_routed.pb"/>
  <File Type="ROUTE-BUS-SKEW-RPX" Name="LogisimToplevelShell_bus_skew_routed.rpx"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="LogisimToplevelShell_postroute_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="LogisimToplevelShell_postroute_physopt_bb.dcp"/>
  <File Type="BG-BIT" Name="LogisimToplevelShell.bit"/>
  <File Type="BITSTR-RBT" Name="LogisimToplevelShell.rbt"/>
  <File Type="BITSTR-NKY" Name="LogisimToplevelShell.nky"/>
  <File Type="PDI-FILE" Name="LogisimToplevelShell.pdi"/>
  <File Type="RCFI_FILE" Name="LogisimToplevelShell.rcfi"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <File Type="CFI_FILE" Name="LogisimToplevelShell.cfi"/>
  <File Type="RNPI_FILE" Name="LogisimToplevelShell.rnpi"/>
  <File Type="NPI_FILE" Name="LogisimToplevelShell.npi"/>
  <File Type="RBD_FILE" Name="LogisimToplevelShell.rbd"/>
  <File Type="BG-BGN" Name="LogisimToplevelShell.bgn"/>
  <File Type="BG-DRC" Name="LogisimToplevelShell.drc"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/../verilog/circuit/ALU_Signal.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/AND_GATE.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/AND_GATE_10_INPUTS.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/AND_GATE_11_INPUTS.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/AND_GATE_12_INPUTS.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/AND_GATE_4_INPUTS.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/AND_GATE_5_INPUTS.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/AND_GATE_6_INPUTS.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/AND_GATE_9_INPUTS.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/arithmetic/Adder.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/wiring/Bit_Extender.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/wiring/Bit_Extender_8_32_SIGN.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/wiring/Bit_Extender_SIGN.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/arithmetic/Comparator.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/circuit/Control.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/circuit/Control_Signal.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/io/Counter.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/io/FPGADigit.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/base/LogisimClockComponent.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/base/LogisimTickGenerator.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/circuit/MIPS_ALU.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/circuit/MIPS_CPU.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/circuit/MIPS_Regifile.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/plexers/Multiplexer_bus_2.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/plexers/Multiplexer_bus_4.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/NOT_GATE.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/OR_GATE.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/OR_GATE_11_INPUTS.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/OR_GATE_14_INPUTS.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/OR_GATE_3_INPUTS.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/OR_GATE_4_INPUTS.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/OR_GATE_5_INPUTS.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/OR_GATE_7_INPUTS.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/gates/OR_GATE_9_INPUTS.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/memory/RAM_RAM.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/memory/REGISTER_FLIP_FLOP.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/memory/REGISTER_FLIP_FLOP_PC.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/memory/ROM_ROM.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/arithmetic/Shifter_32_bit.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/io/decoder3_8.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/io/display_sel.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/io/divider.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/io/sevenseg_dec.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilog/toplevel/LogisimToplevelShell.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="LogisimToplevelShell"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PPRDIR/../xdc/LogisimToplevelShell.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PPRDIR/../name.tcl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedInSteps" Val="impl_1;WRITE_BITSTREAM;TCL.PRE"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2019"/>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design" EnableStepBool="1"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream" PreStepTclHook="$PPRDIR/../name.tcl"/>
    <Step Id="write_device_image"/>
  </Strategy>
</GenRun>
