Timing Analyzer report for Signal_Modulation
Sat Dec 16 18:25:36 2023
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; Signal_Modulation                                       ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE15F23C8                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.6%      ;
;     Processor 3            ;   0.8%      ;
;     Processors 4-12        ;   0.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------+
; SDC File List                                                 ;
+---------------------------+--------+--------------------------+
; SDC File Path             ; Status ; Read at                  ;
+---------------------------+--------+--------------------------+
; Signal_Modulation.out.sdc ; OK     ; Sat Dec 16 18:25:35 2023 ;
+---------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 149.03 MHz ; 149.03 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 13.290 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.454 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.678 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                       ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 13.290 ; address1[2] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.080     ; 6.631      ;
; 13.465 ; address1[3] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.091     ; 6.445      ;
; 13.487 ; address1[4] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.080     ; 6.434      ;
; 13.807 ; address1[1] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.078     ; 6.116      ;
; 13.863 ; address1[3] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.076     ; 6.062      ;
; 13.864 ; address1[3] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.076     ; 6.061      ;
; 13.865 ; address1[3] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.076     ; 6.060      ;
; 13.867 ; address1[3] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.076     ; 6.058      ;
; 13.924 ; address1[3] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.080     ; 5.997      ;
; 13.950 ; address1[2] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.080     ; 5.971      ;
; 14.092 ; address1[3] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.091     ; 5.818      ;
; 14.119 ; address1[5] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.080     ; 5.802      ;
; 14.138 ; address1[2] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.080     ; 5.783      ;
; 14.142 ; address1[3] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.779      ;
; 14.149 ; address1[5] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.080     ; 5.772      ;
; 14.154 ; address1[3] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.767      ;
; 14.169 ; address1[1] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.063     ; 5.769      ;
; 14.172 ; address1[4] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.080     ; 5.749      ;
; 14.181 ; address1[4] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.095     ; 5.725      ;
; 14.184 ; address1[0] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.077     ; 5.740      ;
; 14.192 ; address1[5] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.095     ; 5.714      ;
; 14.203 ; address1[6] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.095     ; 5.703      ;
; 14.205 ; address1[1] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.063     ; 5.733      ;
; 14.206 ; address1[3] ; reg1[7]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.715      ;
; 14.206 ; address1[3] ; reg1[2]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.715      ;
; 14.206 ; address1[3] ; reg1[1]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.715      ;
; 14.206 ; address1[3] ; reg1[3]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.715      ;
; 14.206 ; address1[3] ; reg1[6]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.715      ;
; 14.206 ; address1[3] ; reg1[4]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.715      ;
; 14.206 ; address1[3] ; reg1[5]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.715      ;
; 14.206 ; address1[1] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.063     ; 5.732      ;
; 14.207 ; address1[1] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.063     ; 5.731      ;
; 14.266 ; address1[1] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.067     ; 5.668      ;
; 14.370 ; address1[2] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.084     ; 5.547      ;
; 14.434 ; address1[1] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.078     ; 5.489      ;
; 14.469 ; address1[0] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.077     ; 5.455      ;
; 14.482 ; address1[0] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.457      ;
; 14.484 ; address1[1] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.067     ; 5.450      ;
; 14.496 ; address1[1] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.067     ; 5.438      ;
; 14.531 ; address1[2] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.095     ; 5.375      ;
; 14.548 ; address1[1] ; reg1[7]     ; clk          ; clk         ; 20.000       ; -0.067     ; 5.386      ;
; 14.548 ; address1[1] ; reg1[2]     ; clk          ; clk         ; 20.000       ; -0.067     ; 5.386      ;
; 14.548 ; address1[1] ; reg1[1]     ; clk          ; clk         ; 20.000       ; -0.067     ; 5.386      ;
; 14.548 ; address1[1] ; reg1[3]     ; clk          ; clk         ; 20.000       ; -0.067     ; 5.386      ;
; 14.548 ; address1[1] ; reg1[6]     ; clk          ; clk         ; 20.000       ; -0.067     ; 5.386      ;
; 14.548 ; address1[1] ; reg1[4]     ; clk          ; clk         ; 20.000       ; -0.067     ; 5.386      ;
; 14.548 ; address1[1] ; reg1[5]     ; clk          ; clk         ; 20.000       ; -0.067     ; 5.386      ;
; 14.579 ; address1[4] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.080     ; 5.342      ;
; 14.580 ; address1[4] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.080     ; 5.341      ;
; 14.582 ; address1[0] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.357      ;
; 14.583 ; address1[0] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.356      ;
; 14.584 ; address1[0] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.355      ;
; 14.590 ; address1[5] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.080     ; 5.331      ;
; 14.591 ; address1[5] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.080     ; 5.330      ;
; 14.601 ; address1[6] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.080     ; 5.320      ;
; 14.602 ; address1[6] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.080     ; 5.319      ;
; 14.603 ; address1[6] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.080     ; 5.318      ;
; 14.605 ; address1[6] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.080     ; 5.316      ;
; 14.612 ; address1[2] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.080     ; 5.309      ;
; 14.640 ; address1[4] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.084     ; 5.277      ;
; 14.643 ; address1[0] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.066     ; 5.292      ;
; 14.651 ; address1[5] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.084     ; 5.266      ;
; 14.662 ; address1[6] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.084     ; 5.255      ;
; 14.671 ; address1[3] ; reg2[2]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.250      ;
; 14.671 ; address1[3] ; reg2[1]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.250      ;
; 14.671 ; address1[3] ; reg2[3]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.250      ;
; 14.671 ; address1[3] ; reg2[6]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.250      ;
; 14.671 ; address1[3] ; reg2[4]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.250      ;
; 14.671 ; address1[3] ; reg2[5]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.250      ;
; 14.671 ; address1[3] ; reg2[7]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.250      ;
; 14.808 ; address1[4] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.095     ; 5.098      ;
; 14.819 ; address1[5] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.095     ; 5.087      ;
; 14.830 ; address1[6] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.095     ; 5.076      ;
; 14.858 ; address1[4] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.084     ; 5.059      ;
; 14.861 ; address1[0] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.066     ; 5.074      ;
; 14.869 ; address1[5] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.084     ; 5.048      ;
; 14.870 ; address1[4] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.084     ; 5.047      ;
; 14.873 ; address1[0] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.066     ; 5.062      ;
; 14.880 ; address1[6] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.084     ; 5.037      ;
; 14.881 ; address1[5] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.084     ; 5.036      ;
; 14.892 ; address1[6] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.084     ; 5.025      ;
; 14.925 ; address1[0] ; reg1[7]     ; clk          ; clk         ; 20.000       ; -0.066     ; 5.010      ;
; 14.925 ; address1[0] ; reg1[2]     ; clk          ; clk         ; 20.000       ; -0.066     ; 5.010      ;
; 14.925 ; address1[0] ; reg1[1]     ; clk          ; clk         ; 20.000       ; -0.066     ; 5.010      ;
; 14.925 ; address1[0] ; reg1[3]     ; clk          ; clk         ; 20.000       ; -0.066     ; 5.010      ;
; 14.925 ; address1[0] ; reg1[6]     ; clk          ; clk         ; 20.000       ; -0.066     ; 5.010      ;
; 14.925 ; address1[0] ; reg1[4]     ; clk          ; clk         ; 20.000       ; -0.066     ; 5.010      ;
; 14.925 ; address1[0] ; reg1[5]     ; clk          ; clk         ; 20.000       ; -0.066     ; 5.010      ;
; 14.927 ; address1[4] ; reg1[7]     ; clk          ; clk         ; 20.000       ; -0.084     ; 4.990      ;
; 14.927 ; address1[4] ; reg1[2]     ; clk          ; clk         ; 20.000       ; -0.084     ; 4.990      ;
; 14.927 ; address1[4] ; reg1[1]     ; clk          ; clk         ; 20.000       ; -0.084     ; 4.990      ;
; 14.927 ; address1[4] ; reg1[3]     ; clk          ; clk         ; 20.000       ; -0.084     ; 4.990      ;
; 14.927 ; address1[4] ; reg1[6]     ; clk          ; clk         ; 20.000       ; -0.084     ; 4.990      ;
; 14.927 ; address1[4] ; reg1[4]     ; clk          ; clk         ; 20.000       ; -0.084     ; 4.990      ;
; 14.927 ; address1[4] ; reg1[5]     ; clk          ; clk         ; 20.000       ; -0.084     ; 4.990      ;
; 14.938 ; address1[5] ; reg1[7]     ; clk          ; clk         ; 20.000       ; -0.084     ; 4.979      ;
; 14.938 ; address1[5] ; reg1[2]     ; clk          ; clk         ; 20.000       ; -0.084     ; 4.979      ;
; 14.938 ; address1[5] ; reg1[1]     ; clk          ; clk         ; 20.000       ; -0.084     ; 4.979      ;
; 14.938 ; address1[5] ; reg1[3]     ; clk          ; clk         ; 20.000       ; -0.084     ; 4.979      ;
; 14.938 ; address1[5] ; reg1[6]     ; clk          ; clk         ; 20.000       ; -0.084     ; 4.979      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                 ;
+-------+-------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; reg2[0]     ; reg2[0]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; reg1[0]     ; reg1[0]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; address1[0] ; address1[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.484 ; address2[6] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.210      ;
; 0.490 ; address2[1] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.216      ;
; 0.493 ; address2[0] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.219      ;
; 0.558 ; address2[7] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.284      ;
; 0.739 ; fp:u1|q[2]  ; fp:u1|q[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.030      ;
; 0.741 ; fp:u1|q[6]  ; fp:u1|q[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; fp:u1|q[4]  ; fp:u1|q[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.032      ;
; 0.743 ; fp:u1|q[5]  ; fp:u1|q[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.034      ;
; 0.743 ; fp:u1|q[3]  ; fp:u1|q[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.034      ;
; 0.748 ; reg1[3]     ; reg1[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; reg1[4]     ; reg1[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; reg2[6]     ; reg2[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.040      ;
; 0.749 ; reg2[5]     ; reg2[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.040      ;
; 0.760 ; fp:u1|q[1]  ; fp:u1|q[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.051      ;
; 0.764 ; reg2[2]     ; reg2[2]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; reg2[4]     ; reg2[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; address2[1] ; address2[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.055      ;
; 0.765 ; reg1[6]     ; reg1[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; reg2[1]     ; reg2[1]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.056      ;
; 0.767 ; address2[5] ; address2[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.057      ;
; 0.767 ; address2[3] ; address2[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.057      ;
; 0.767 ; reg1[5]     ; reg1[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.768 ; address2[6] ; address2[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.058      ;
; 0.768 ; reg1[1]     ; reg1[1]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.060      ;
; 0.768 ; reg2[3]     ; reg2[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.059      ;
; 0.769 ; address2[7] ; address2[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.059      ;
; 0.769 ; address2[4] ; address2[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.059      ;
; 0.769 ; address2[2] ; address2[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.059      ;
; 0.769 ; reg1[7]     ; reg1[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.061      ;
; 0.771 ; reg2[7]     ; reg2[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.062      ;
; 0.784 ; address2[0] ; address2[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.074      ;
; 0.799 ; fp:u1|q[7]  ; fp:u1|q[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.049      ; 1.060      ;
; 0.849 ; address2[2] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.575      ;
; 0.891 ; address2[3] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.617      ;
; 0.899 ; address2[5] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.625      ;
; 0.954 ; reg1[2]     ; reg1[2]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.246      ;
; 1.011 ; reg1[0]     ; reg1[1]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.303      ;
; 1.094 ; fp:u1|q[2]  ; fp:u1|q[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.385      ;
; 1.095 ; fp:u1|q[4]  ; fp:u1|q[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.386      ;
; 1.101 ; address2[4] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.827      ;
; 1.102 ; fp:u1|q[1]  ; fp:u1|q[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.393      ;
; 1.102 ; reg2[5]     ; reg2[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.393      ;
; 1.102 ; reg1[4]     ; reg1[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.394      ;
; 1.104 ; fp:u1|q[5]  ; fp:u1|q[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.395      ;
; 1.104 ; fp:u1|q[3]  ; fp:u1|q[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.395      ;
; 1.109 ; reg1[3]     ; reg1[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.401      ;
; 1.111 ; fp:u1|q[1]  ; fp:u1|q[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.402      ;
; 1.111 ; reg1[1]     ; reg1[2]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.403      ;
; 1.112 ; reg2[6]     ; reg2[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.403      ;
; 1.113 ; fp:u1|q[3]  ; fp:u1|q[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.404      ;
; 1.118 ; reg1[3]     ; reg1[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; reg2[1]     ; reg2[2]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; reg1[6]     ; reg1[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.120 ; address2[1] ; address2[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.410      ;
; 1.120 ; reg1[1]     ; reg1[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.412      ;
; 1.120 ; reg2[3]     ; reg2[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.411      ;
; 1.121 ; address2[5] ; address2[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.411      ;
; 1.121 ; address2[3] ; address2[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.411      ;
; 1.127 ; reg2[4]     ; reg2[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; reg2[2]     ; reg2[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.418      ;
; 1.128 ; address2[0] ; address2[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.418      ;
; 1.128 ; reg1[5]     ; reg1[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.129 ; address2[6] ; address2[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.419      ;
; 1.130 ; address2[4] ; address2[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.420      ;
; 1.130 ; address2[2] ; address2[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.420      ;
; 1.136 ; reg2[4]     ; reg2[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.427      ;
; 1.136 ; reg2[2]     ; reg2[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.427      ;
; 1.137 ; address2[0] ; address2[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.427      ;
; 1.137 ; reg1[5]     ; reg1[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.429      ;
; 1.139 ; address2[4] ; address2[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.429      ;
; 1.139 ; address2[2] ; address2[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.429      ;
; 1.223 ; address2[0] ; fp:u1|q[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.514      ;
; 1.225 ; fp:u1|q[2]  ; fp:u1|q[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.516      ;
; 1.226 ; fp:u1|q[4]  ; fp:u1|q[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.517      ;
; 1.227 ; address1[4] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.464      ; 1.945      ;
; 1.233 ; reg2[5]     ; reg2[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.524      ;
; 1.233 ; reg1[4]     ; reg1[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.525      ;
; 1.234 ; fp:u1|q[2]  ; fp:u1|q[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.525      ;
; 1.242 ; fp:u1|q[1]  ; fp:u1|q[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.533      ;
; 1.242 ; reg1[4]     ; reg1[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.534      ;
; 1.243 ; address1[6] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.464      ; 1.961      ;
; 1.244 ; fp:u1|q[3]  ; fp:u1|q[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.535      ;
; 1.249 ; reg1[3]     ; reg1[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; reg2[1]     ; reg2[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.541      ;
; 1.251 ; address2[1] ; address2[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.541      ;
; 1.251 ; fp:u1|q[1]  ; fp:u1|q[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.542      ;
; 1.251 ; reg1[1]     ; reg1[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.543      ;
; 1.251 ; reg2[3]     ; reg2[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.542      ;
; 1.252 ; address2[5] ; address2[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.542      ;
; 1.252 ; address2[3] ; address2[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.542      ;
; 1.258 ; reg1[3]     ; reg1[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; reg2[1]     ; reg2[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.550      ;
; 1.260 ; address2[1] ; address2[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.550      ;
; 1.260 ; reg1[1]     ; reg1[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.552      ;
; 1.260 ; reg2[3]     ; reg2[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.551      ;
; 1.261 ; address2[3] ; address2[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.551      ;
; 1.267 ; reg2[4]     ; reg2[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.558      ;
+-------+-------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 160.36 MHz ; 160.36 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 13.764 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.403 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.685 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                        ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 13.764 ; address1[3] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.083     ; 6.155      ;
; 13.769 ; address1[2] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.071     ; 6.162      ;
; 13.935 ; address1[4] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.996      ;
; 14.073 ; address1[1] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.070     ; 5.859      ;
; 14.144 ; address1[3] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.068     ; 5.790      ;
; 14.145 ; address1[3] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.068     ; 5.789      ;
; 14.146 ; address1[3] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.068     ; 5.788      ;
; 14.148 ; address1[3] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.068     ; 5.786      ;
; 14.224 ; address1[3] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.707      ;
; 14.276 ; address1[2] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.655      ;
; 14.369 ; address1[3] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.083     ; 5.550      ;
; 14.382 ; address1[5] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.549      ;
; 14.411 ; address1[3] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.071     ; 5.520      ;
; 14.416 ; address1[3] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.071     ; 5.515      ;
; 14.438 ; address1[0] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.069     ; 5.495      ;
; 14.445 ; address1[2] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.486      ;
; 14.453 ; address1[1] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.494      ;
; 14.454 ; address1[1] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.493      ;
; 14.455 ; address1[1] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.492      ;
; 14.456 ; address1[1] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.491      ;
; 14.460 ; address1[4] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.086     ; 5.456      ;
; 14.464 ; address1[5] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.467      ;
; 14.469 ; address1[5] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.086     ; 5.447      ;
; 14.472 ; address1[6] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.086     ; 5.444      ;
; 14.484 ; address1[4] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.447      ;
; 14.533 ; address1[1] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.058     ; 5.411      ;
; 14.540 ; address1[3] ; reg1[7]     ; clk          ; clk         ; 20.000       ; -0.071     ; 5.391      ;
; 14.540 ; address1[3] ; reg1[2]     ; clk          ; clk         ; 20.000       ; -0.071     ; 5.391      ;
; 14.540 ; address1[3] ; reg1[1]     ; clk          ; clk         ; 20.000       ; -0.071     ; 5.391      ;
; 14.540 ; address1[3] ; reg1[3]     ; clk          ; clk         ; 20.000       ; -0.071     ; 5.391      ;
; 14.540 ; address1[3] ; reg1[6]     ; clk          ; clk         ; 20.000       ; -0.071     ; 5.391      ;
; 14.540 ; address1[3] ; reg1[4]     ; clk          ; clk         ; 20.000       ; -0.071     ; 5.391      ;
; 14.540 ; address1[3] ; reg1[5]     ; clk          ; clk         ; 20.000       ; -0.071     ; 5.391      ;
; 14.678 ; address1[1] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.070     ; 5.254      ;
; 14.720 ; address1[1] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.058     ; 5.224      ;
; 14.725 ; address1[1] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.058     ; 5.219      ;
; 14.759 ; address1[0] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.069     ; 5.174      ;
; 14.771 ; address1[0] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.177      ;
; 14.818 ; address1[0] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.130      ;
; 14.819 ; address1[0] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.129      ;
; 14.820 ; address1[0] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.054     ; 5.128      ;
; 14.840 ; address1[4] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.091      ;
; 14.841 ; address1[4] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.090      ;
; 14.849 ; address1[1] ; reg1[7]     ; clk          ; clk         ; 20.000       ; -0.058     ; 5.095      ;
; 14.849 ; address1[1] ; reg1[2]     ; clk          ; clk         ; 20.000       ; -0.058     ; 5.095      ;
; 14.849 ; address1[1] ; reg1[1]     ; clk          ; clk         ; 20.000       ; -0.058     ; 5.095      ;
; 14.849 ; address1[1] ; reg1[3]     ; clk          ; clk         ; 20.000       ; -0.058     ; 5.095      ;
; 14.849 ; address1[1] ; reg1[6]     ; clk          ; clk         ; 20.000       ; -0.058     ; 5.095      ;
; 14.849 ; address1[1] ; reg1[4]     ; clk          ; clk         ; 20.000       ; -0.058     ; 5.095      ;
; 14.849 ; address1[1] ; reg1[5]     ; clk          ; clk         ; 20.000       ; -0.058     ; 5.095      ;
; 14.849 ; address1[5] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.082      ;
; 14.850 ; address1[5] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.081      ;
; 14.852 ; address1[2] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.079      ;
; 14.852 ; address1[6] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.079      ;
; 14.853 ; address1[6] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.078      ;
; 14.854 ; address1[6] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.077      ;
; 14.856 ; address1[6] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.075      ;
; 14.857 ; address1[2] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.074     ; 5.071      ;
; 14.898 ; address1[0] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.057     ; 5.047      ;
; 14.920 ; address1[4] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.074     ; 5.008      ;
; 14.929 ; address1[5] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.074     ; 4.999      ;
; 14.932 ; address1[6] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.074     ; 4.996      ;
; 14.961 ; address1[3] ; reg2[2]     ; clk          ; clk         ; 20.000       ; -0.072     ; 4.969      ;
; 14.961 ; address1[3] ; reg2[1]     ; clk          ; clk         ; 20.000       ; -0.072     ; 4.969      ;
; 14.961 ; address1[3] ; reg2[3]     ; clk          ; clk         ; 20.000       ; -0.072     ; 4.969      ;
; 14.961 ; address1[3] ; reg2[6]     ; clk          ; clk         ; 20.000       ; -0.072     ; 4.969      ;
; 14.961 ; address1[3] ; reg2[4]     ; clk          ; clk         ; 20.000       ; -0.072     ; 4.969      ;
; 14.961 ; address1[3] ; reg2[5]     ; clk          ; clk         ; 20.000       ; -0.072     ; 4.969      ;
; 14.961 ; address1[3] ; reg2[7]     ; clk          ; clk         ; 20.000       ; -0.072     ; 4.969      ;
; 15.062 ; address1[2] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.086     ; 4.854      ;
; 15.065 ; address1[4] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.086     ; 4.851      ;
; 15.074 ; address1[5] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.086     ; 4.842      ;
; 15.077 ; address1[6] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.086     ; 4.839      ;
; 15.085 ; address1[0] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.057     ; 4.860      ;
; 15.090 ; address1[0] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.057     ; 4.855      ;
; 15.107 ; address1[4] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.821      ;
; 15.112 ; address1[4] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.816      ;
; 15.116 ; address1[5] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.812      ;
; 15.119 ; address1[6] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.809      ;
; 15.121 ; address1[5] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.807      ;
; 15.124 ; address1[6] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.804      ;
; 15.214 ; address1[0] ; reg1[7]     ; clk          ; clk         ; 20.000       ; -0.057     ; 4.731      ;
; 15.214 ; address1[0] ; reg1[2]     ; clk          ; clk         ; 20.000       ; -0.057     ; 4.731      ;
; 15.214 ; address1[0] ; reg1[1]     ; clk          ; clk         ; 20.000       ; -0.057     ; 4.731      ;
; 15.214 ; address1[0] ; reg1[3]     ; clk          ; clk         ; 20.000       ; -0.057     ; 4.731      ;
; 15.214 ; address1[0] ; reg1[6]     ; clk          ; clk         ; 20.000       ; -0.057     ; 4.731      ;
; 15.214 ; address1[0] ; reg1[4]     ; clk          ; clk         ; 20.000       ; -0.057     ; 4.731      ;
; 15.214 ; address1[0] ; reg1[5]     ; clk          ; clk         ; 20.000       ; -0.057     ; 4.731      ;
; 15.243 ; address1[4] ; reg1[7]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.685      ;
; 15.243 ; address1[4] ; reg1[2]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.685      ;
; 15.243 ; address1[4] ; reg1[1]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.685      ;
; 15.243 ; address1[4] ; reg1[3]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.685      ;
; 15.243 ; address1[4] ; reg1[6]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.685      ;
; 15.243 ; address1[4] ; reg1[4]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.685      ;
; 15.243 ; address1[4] ; reg1[5]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.685      ;
; 15.247 ; address1[3] ; address1[0] ; clk          ; clk         ; 20.000       ; -0.085     ; 4.670      ;
; 15.252 ; address1[5] ; reg1[7]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.676      ;
; 15.252 ; address1[5] ; reg1[2]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.676      ;
; 15.252 ; address1[5] ; reg1[1]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.676      ;
; 15.252 ; address1[5] ; reg1[3]     ; clk          ; clk         ; 20.000       ; -0.074     ; 4.676      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                  ;
+-------+-------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; reg2[0]     ; reg2[0]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; reg1[0]     ; reg1[0]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; address1[0] ; address1[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.455 ; address2[6] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.101      ;
; 0.462 ; address2[1] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.108      ;
; 0.466 ; address2[0] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.112      ;
; 0.520 ; address2[7] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.166      ;
; 0.688 ; fp:u1|q[2]  ; fp:u1|q[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.953      ;
; 0.691 ; fp:u1|q[6]  ; fp:u1|q[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.956      ;
; 0.691 ; fp:u1|q[4]  ; fp:u1|q[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.956      ;
; 0.694 ; fp:u1|q[5]  ; fp:u1|q[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.959      ;
; 0.694 ; fp:u1|q[3]  ; fp:u1|q[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.959      ;
; 0.697 ; reg1[3]     ; reg1[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.963      ;
; 0.697 ; reg1[4]     ; reg1[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.963      ;
; 0.698 ; reg2[6]     ; reg2[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.964      ;
; 0.698 ; reg2[5]     ; reg2[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.964      ;
; 0.707 ; reg2[2]     ; reg2[2]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.708 ; address2[1] ; address2[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.974      ;
; 0.708 ; reg2[4]     ; reg2[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.974      ;
; 0.710 ; address2[6] ; address2[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; reg2[1]     ; reg2[1]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.976      ;
; 0.711 ; address2[5] ; address2[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; address2[3] ; address2[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; reg1[6]     ; reg1[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.712 ; fp:u1|q[1]  ; fp:u1|q[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.977      ;
; 0.712 ; address2[7] ; address2[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.978      ;
; 0.713 ; reg2[3]     ; reg2[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.979      ;
; 0.714 ; address2[4] ; address2[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.980      ;
; 0.714 ; address2[2] ; address2[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.980      ;
; 0.714 ; reg1[5]     ; reg1[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.980      ;
; 0.716 ; reg1[7]     ; reg1[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.982      ;
; 0.716 ; reg2[7]     ; reg2[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.982      ;
; 0.719 ; reg1[1]     ; reg1[1]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.985      ;
; 0.730 ; address2[0] ; address2[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.996      ;
; 0.739 ; fp:u1|q[7]  ; fp:u1|q[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.978      ;
; 0.787 ; address2[2] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.433      ;
; 0.825 ; address2[3] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.471      ;
; 0.831 ; address2[5] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.477      ;
; 0.860 ; reg1[2]     ; reg1[2]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.126      ;
; 0.898 ; reg1[0]     ; reg1[1]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.164      ;
; 1.004 ; address2[4] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.650      ;
; 1.008 ; fp:u1|q[1]  ; fp:u1|q[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.273      ;
; 1.010 ; fp:u1|q[2]  ; fp:u1|q[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.275      ;
; 1.011 ; fp:u1|q[5]  ; fp:u1|q[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.276      ;
; 1.011 ; fp:u1|q[3]  ; fp:u1|q[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.276      ;
; 1.015 ; fp:u1|q[4]  ; fp:u1|q[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.280      ;
; 1.016 ; reg1[3]     ; reg1[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.282      ;
; 1.018 ; reg2[5]     ; reg2[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.284      ;
; 1.019 ; reg1[1]     ; reg1[2]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.285      ;
; 1.020 ; reg2[6]     ; reg2[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.286      ;
; 1.021 ; reg1[4]     ; reg1[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.287      ;
; 1.023 ; fp:u1|q[1]  ; fp:u1|q[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.288      ;
; 1.028 ; address2[0] ; address2[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.294      ;
; 1.028 ; fp:u1|q[3]  ; fp:u1|q[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.293      ;
; 1.028 ; reg2[2]     ; reg2[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.294      ;
; 1.029 ; address2[6] ; address2[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; reg2[4]     ; reg2[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.295      ;
; 1.030 ; address2[1] ; address2[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.296      ;
; 1.031 ; reg1[3]     ; reg1[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.297      ;
; 1.032 ; address2[4] ; address2[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.298      ;
; 1.032 ; address2[2] ; address2[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.298      ;
; 1.032 ; reg1[5]     ; reg1[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.298      ;
; 1.034 ; reg1[1]     ; reg1[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.300      ;
; 1.034 ; reg2[1]     ; reg2[2]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.300      ;
; 1.034 ; reg2[3]     ; reg2[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.300      ;
; 1.035 ; address2[5] ; address2[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.301      ;
; 1.035 ; address2[3] ; address2[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.301      ;
; 1.035 ; reg1[6]     ; reg1[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.301      ;
; 1.043 ; address2[0] ; address2[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.309      ;
; 1.043 ; reg2[2]     ; reg2[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.309      ;
; 1.044 ; reg2[4]     ; reg2[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.310      ;
; 1.048 ; address2[4] ; address2[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.314      ;
; 1.048 ; address2[2] ; address2[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.314      ;
; 1.048 ; reg1[5]     ; reg1[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.314      ;
; 1.084 ; address2[0] ; fp:u1|q[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.350      ;
; 1.102 ; fp:u1|q[2]  ; fp:u1|q[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.367      ;
; 1.108 ; address1[4] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.412      ; 1.750      ;
; 1.109 ; fp:u1|q[4]  ; fp:u1|q[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.374      ;
; 1.114 ; reg2[5]     ; reg2[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.380      ;
; 1.118 ; reg1[4]     ; reg1[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.384      ;
; 1.123 ; address2[1] ; address2[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.389      ;
; 1.123 ; address1[6] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.412      ; 1.765      ;
; 1.128 ; reg2[1]     ; reg2[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.394      ;
; 1.129 ; reg2[3]     ; reg2[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.395      ;
; 1.130 ; address2[3] ; address2[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.396      ;
; 1.130 ; address2[5] ; address2[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.396      ;
; 1.130 ; fp:u1|q[1]  ; fp:u1|q[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.395      ;
; 1.132 ; fp:u1|q[2]  ; fp:u1|q[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.397      ;
; 1.133 ; fp:u1|q[3]  ; fp:u1|q[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.398      ;
; 1.138 ; reg1[3]     ; reg1[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.404      ;
; 1.141 ; reg1[1]     ; reg1[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.407      ;
; 1.143 ; reg1[4]     ; reg1[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.409      ;
; 1.145 ; fp:u1|q[1]  ; fp:u1|q[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.410      ;
; 1.150 ; address2[0] ; address2[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.416      ;
; 1.150 ; reg2[2]     ; reg2[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.416      ;
; 1.151 ; reg2[4]     ; reg2[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.417      ;
; 1.152 ; address2[1] ; address2[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.418      ;
; 1.153 ; reg1[3]     ; reg1[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.419      ;
; 1.154 ; address2[2] ; address2[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.420      ;
; 1.154 ; address2[4] ; address2[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.420      ;
+-------+-------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 16.932 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.171 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.381 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                        ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 16.932 ; address1[2] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.019      ;
; 17.022 ; address1[4] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.929      ;
; 17.078 ; address1[3] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.042     ; 2.867      ;
; 17.209 ; address1[3] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.742      ;
; 17.221 ; address1[3] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.035     ; 2.731      ;
; 17.222 ; address1[3] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.035     ; 2.730      ;
; 17.223 ; address1[3] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.035     ; 2.729      ;
; 17.225 ; address1[3] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.035     ; 2.727      ;
; 17.241 ; address1[1] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.710      ;
; 17.251 ; address1[2] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.700      ;
; 17.306 ; address1[5] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.645      ;
; 17.330 ; address1[3] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.042     ; 2.615      ;
; 17.338 ; address1[3] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.036     ; 2.613      ;
; 17.341 ; address1[4] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.610      ;
; 17.342 ; address1[2] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.609      ;
; 17.355 ; address1[1] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.029     ; 2.603      ;
; 17.360 ; address1[3] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.036     ; 2.591      ;
; 17.372 ; address1[1] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.030     ; 2.585      ;
; 17.384 ; address1[1] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.029     ; 2.574      ;
; 17.385 ; address1[1] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.029     ; 2.573      ;
; 17.386 ; address1[1] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.029     ; 2.572      ;
; 17.389 ; address1[4] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.555      ;
; 17.393 ; address1[3] ; reg1[7]     ; clk          ; clk         ; 20.000       ; -0.036     ; 2.558      ;
; 17.393 ; address1[3] ; reg1[2]     ; clk          ; clk         ; 20.000       ; -0.036     ; 2.558      ;
; 17.393 ; address1[3] ; reg1[1]     ; clk          ; clk         ; 20.000       ; -0.036     ; 2.558      ;
; 17.393 ; address1[3] ; reg1[3]     ; clk          ; clk         ; 20.000       ; -0.036     ; 2.558      ;
; 17.393 ; address1[3] ; reg1[6]     ; clk          ; clk         ; 20.000       ; -0.036     ; 2.558      ;
; 17.393 ; address1[3] ; reg1[4]     ; clk          ; clk         ; 20.000       ; -0.036     ; 2.558      ;
; 17.393 ; address1[3] ; reg1[5]     ; clk          ; clk         ; 20.000       ; -0.036     ; 2.558      ;
; 17.397 ; address1[5] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.547      ;
; 17.413 ; address1[0] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.032     ; 2.542      ;
; 17.422 ; address1[6] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.522      ;
; 17.457 ; address1[5] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.494      ;
; 17.470 ; address1[2] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.037     ; 2.480      ;
; 17.493 ; address1[1] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.458      ;
; 17.501 ; address1[1] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.030     ; 2.456      ;
; 17.520 ; address1[4] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.037     ; 2.430      ;
; 17.523 ; address1[1] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.030     ; 2.434      ;
; 17.528 ; address1[5] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.037     ; 2.422      ;
; 17.532 ; address1[4] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.419      ;
; 17.533 ; address1[4] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.418      ;
; 17.540 ; address1[5] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.411      ;
; 17.541 ; address1[5] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.410      ;
; 17.544 ; address1[0] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.026     ; 2.417      ;
; 17.548 ; address1[2] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.403      ;
; 17.549 ; address1[2] ; address1[7] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.395      ;
; 17.553 ; address1[6] ; address1[3] ; clk          ; clk         ; 20.000       ; -0.037     ; 2.397      ;
; 17.556 ; address1[0] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.025     ; 2.406      ;
; 17.556 ; address1[1] ; reg1[7]     ; clk          ; clk         ; 20.000       ; -0.030     ; 2.401      ;
; 17.556 ; address1[1] ; reg1[2]     ; clk          ; clk         ; 20.000       ; -0.030     ; 2.401      ;
; 17.556 ; address1[1] ; reg1[1]     ; clk          ; clk         ; 20.000       ; -0.030     ; 2.401      ;
; 17.556 ; address1[1] ; reg1[3]     ; clk          ; clk         ; 20.000       ; -0.030     ; 2.401      ;
; 17.556 ; address1[1] ; reg1[6]     ; clk          ; clk         ; 20.000       ; -0.030     ; 2.401      ;
; 17.556 ; address1[1] ; reg1[4]     ; clk          ; clk         ; 20.000       ; -0.030     ; 2.401      ;
; 17.556 ; address1[1] ; reg1[5]     ; clk          ; clk         ; 20.000       ; -0.030     ; 2.401      ;
; 17.557 ; address1[0] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.025     ; 2.405      ;
; 17.558 ; address1[0] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.025     ; 2.404      ;
; 17.560 ; address1[0] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.025     ; 2.402      ;
; 17.565 ; address1[6] ; address1[2] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.386      ;
; 17.566 ; address1[6] ; address1[4] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.385      ;
; 17.567 ; address1[6] ; address1[6] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.384      ;
; 17.569 ; address1[6] ; address1[5] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.382      ;
; 17.611 ; address1[3] ; reg2[2]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.337      ;
; 17.611 ; address1[3] ; reg2[1]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.337      ;
; 17.611 ; address1[3] ; reg2[3]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.337      ;
; 17.611 ; address1[3] ; reg2[6]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.337      ;
; 17.611 ; address1[3] ; reg2[4]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.337      ;
; 17.611 ; address1[3] ; reg2[5]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.337      ;
; 17.611 ; address1[3] ; reg2[7]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.337      ;
; 17.631 ; address1[0] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.032     ; 2.324      ;
; 17.641 ; address1[4] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.303      ;
; 17.649 ; address1[4] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.301      ;
; 17.649 ; address1[5] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.295      ;
; 17.657 ; address1[5] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.293      ;
; 17.671 ; address1[4] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.279      ;
; 17.673 ; address1[0] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.288      ;
; 17.674 ; address1[6] ; address1[1] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.270      ;
; 17.679 ; address1[5] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.271      ;
; 17.682 ; address1[6] ; reg1[0]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.268      ;
; 17.684 ; address1[4] ; reg1[7]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.266      ;
; 17.684 ; address1[4] ; reg1[2]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.266      ;
; 17.684 ; address1[4] ; reg1[1]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.266      ;
; 17.684 ; address1[4] ; reg1[3]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.266      ;
; 17.684 ; address1[4] ; reg1[6]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.266      ;
; 17.684 ; address1[4] ; reg1[4]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.266      ;
; 17.684 ; address1[4] ; reg1[5]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.266      ;
; 17.692 ; address1[5] ; reg1[7]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.258      ;
; 17.692 ; address1[5] ; reg1[2]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.258      ;
; 17.692 ; address1[5] ; reg1[1]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.258      ;
; 17.692 ; address1[5] ; reg1[3]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.258      ;
; 17.692 ; address1[5] ; reg1[6]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.258      ;
; 17.692 ; address1[5] ; reg1[4]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.258      ;
; 17.692 ; address1[5] ; reg1[5]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.258      ;
; 17.695 ; address1[0] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.266      ;
; 17.704 ; address1[6] ; reg2[0]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.246      ;
; 17.717 ; address1[6] ; reg1[7]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.233      ;
; 17.717 ; address1[6] ; reg1[2]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.233      ;
; 17.717 ; address1[6] ; reg1[1]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.233      ;
; 17.717 ; address1[6] ; reg1[3]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.233      ;
; 17.717 ; address1[6] ; reg1[6]     ; clk          ; clk         ; 20.000       ; -0.037     ; 2.233      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                  ;
+-------+-------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.171 ; address2[6] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.495      ;
; 0.173 ; address2[0] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.497      ;
; 0.175 ; address2[1] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.499      ;
; 0.187 ; reg2[0]     ; reg2[0]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; reg1[0]     ; reg1[0]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; address1[0] ; address1[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.199 ; address2[7] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.523      ;
; 0.294 ; fp:u1|q[2]  ; fp:u1|q[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; fp:u1|q[6]  ; fp:u1|q[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; fp:u1|q[4]  ; fp:u1|q[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; fp:u1|q[5]  ; fp:u1|q[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; fp:u1|q[3]  ; fp:u1|q[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.299 ; reg1[4]     ; reg1[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; reg1[3]     ; reg1[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; fp:u1|q[1]  ; fp:u1|q[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; reg2[6]     ; reg2[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; reg2[5]     ; reg2[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.305 ; address2[1] ; address2[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; address2[6] ; address2[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; address2[3] ; address2[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; reg1[1]     ; reg1[1]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; reg2[2]     ; reg2[2]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; reg2[4]     ; reg2[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; address2[7] ; address2[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; address2[5] ; address2[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; address2[2] ; address2[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; reg1[6]     ; reg1[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; reg1[5]     ; reg1[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; reg2[1]     ; reg2[1]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; address2[4] ; address2[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; reg1[7]     ; reg1[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; reg2[7]     ; reg2[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; reg2[3]     ; reg2[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.315 ; address2[0] ; address2[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.435      ;
; 0.320 ; fp:u1|q[7]  ; fp:u1|q[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.345 ; address2[2] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.669      ;
; 0.362 ; address2[3] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.686      ;
; 0.365 ; address2[5] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.689      ;
; 0.368 ; reg1[2]     ; reg1[2]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.396 ; reg1[0]     ; reg1[1]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.516      ;
; 0.431 ; address2[4] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.755      ;
; 0.443 ; fp:u1|q[2]  ; fp:u1|q[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.444 ; fp:u1|q[4]  ; fp:u1|q[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.564      ;
; 0.448 ; reg1[4]     ; reg1[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; reg2[5]     ; reg2[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.453 ; fp:u1|q[1]  ; fp:u1|q[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; fp:u1|q[5]  ; fp:u1|q[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; fp:u1|q[3]  ; fp:u1|q[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; address2[1] ; address2[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; address2[3] ; address2[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; address2[5] ; address2[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; fp:u1|q[1]  ; fp:u1|q[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; reg2[1]     ; reg2[2]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; reg1[6]     ; reg1[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; fp:u1|q[3]  ; fp:u1|q[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; reg2[3]     ; reg2[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.458 ; reg1[3]     ; reg1[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; reg1[1]     ; reg1[2]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; reg2[6]     ; reg2[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.461 ; reg1[3]     ; reg1[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; reg1[1]     ; reg1[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.464 ; address2[0] ; address2[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; address2[6] ; address2[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; address2[2] ; address2[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; reg2[4]     ; reg2[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; reg1[5]     ; reg1[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; reg2[2]     ; reg2[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; address2[4] ; address2[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; address2[0] ; address2[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; address2[2] ; address2[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; reg2[4]     ; reg2[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; reg1[5]     ; reg1[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; reg2[2]     ; reg2[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; address2[4] ; address2[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.494 ; address2[0] ; fp:u1|q[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.614      ;
; 0.506 ; fp:u1|q[2]  ; fp:u1|q[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.507 ; fp:u1|q[4]  ; fp:u1|q[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.627      ;
; 0.509 ; fp:u1|q[2]  ; fp:u1|q[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.510 ; address1[4] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.832      ;
; 0.511 ; reg1[4]     ; reg1[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.512 ; reg2[5]     ; reg2[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.514 ; reg1[4]     ; reg1[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.516 ; address1[6] ; ROM:u3|altsyncram:altsyncram_component|altsyncram_5672:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.838      ;
; 0.517 ; address2[1] ; address2[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; reg1[2]     ; reg1[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; fp:u1|q[6]  ; fp:u1|q[7]                                                                                            ; clk          ; clk         ; 0.000        ; -0.038     ; 0.564      ;
; 0.518 ; address2[3] ; address2[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; address2[5] ; address2[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; fp:u1|q[1]  ; fp:u1|q[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; reg2[1]     ; reg2[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.520 ; address2[1] ; address2[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; fp:u1|q[3]  ; fp:u1|q[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; reg2[3]     ; reg2[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.521 ; address2[3] ; address2[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; fp:u1|q[1]  ; fp:u1|q[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; reg1[3]     ; address1[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; reg2[1]     ; reg2[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.523 ; reg2[3]     ; reg2[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.524 ; reg1[3]     ; reg1[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; reg1[1]     ; reg1[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.645      ;
+-------+-------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 13.290 ; 0.171 ; N/A      ; N/A     ; 9.381               ;
;  clk             ; 13.290 ; 0.171 ; N/A      ; N/A     ; 9.381               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dac_mode      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sleep     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_clka      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_clkb      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_da1[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_da1[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_da1[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_da1[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_da1[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_da1[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_da1[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_da1[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_da2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_da2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_da2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_da2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_da2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_da2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_da2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_da2[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_wra       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_wrb       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dac_mode      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; dac_sleep     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_clka      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_clkb      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_da1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_da1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_da1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_da1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_da1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_da1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_da1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_da1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_da2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_da2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_da2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_da2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_da2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_da2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_da2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_da2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_wra       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; dac_wrb       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dac_mode      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; dac_sleep     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_clka      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_clkb      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_da1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_da1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_da1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_da1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_da1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_da1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_da1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_da1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_da2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_da2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_da2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_da2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_da2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_da2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_da2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_da2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_wra       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; dac_wrb       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dac_mode      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; dac_sleep     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_clka      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_clkb      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_da1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_da1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_da1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_da1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_da1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_da1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_da1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_da1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_da2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_da2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_da2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_da2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_da2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_da2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_da2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_da2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_wra       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; dac_wrb       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 460      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 460      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 131   ; 131  ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+-------------------------------------------+
; Clock Status Summary                      ;
+------------+-------+------+---------------+
; Target     ; Clock ; Type ; Status        ;
+------------+-------+------+---------------+
; clk        ; clk   ; Base ; Constrained   ;
; fp:u1|q[7] ;       ; Base ; Unconstrained ;
+------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dac_clka    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_clkb    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da1[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da1[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da1[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da1[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da1[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da1[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da1[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da1[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da2[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da2[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da2[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da2[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da2[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da2[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da2[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da2[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_wra     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_wrb     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dac_clka    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_clkb    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da1[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da1[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da1[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da1[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da1[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da1[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da1[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da1[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da2[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da2[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da2[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da2[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da2[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da2[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da2[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_da2[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_wra     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_wrb     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition
    Info: Processing started: Sat Dec 16 18:25:34 2023
Info: Command: quartus_sta Signal_Modulation -c Signal_Modulation
Info: qsta_default_script.tcl version: #2
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Signal_Modulation.out.sdc'
Warning (332174): Ignored filter at Signal_Modulation.out.sdc(42): fp:u1|q[11] could not be matched with a register File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 42
Warning (332049): Ignored create_clock at Signal_Modulation.out.sdc(42): Argument <targets> is an empty collection File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 42
    Info (332050): create_clock -name {fp:u1|q[11]} -period 512.000 -waveform { 0.000 256.000 } [get_registers { fp:u1|q[11] }] File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 42
Warning (332174): Ignored filter at Signal_Modulation.out.sdc(63): fp:u1|q[11] could not be matched with a clock File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 63
Warning (332049): Ignored set_clock_uncertainty at Signal_Modulation.out.sdc(63): Argument -rise_to with value [get_clocks {fp:u1|q[11]}] contains zero elements File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 63
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {fp:u1|q[11]}]  0.030   File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 63
Warning (332049): Ignored set_clock_uncertainty at Signal_Modulation.out.sdc(64): Argument -fall_to with value [get_clocks {fp:u1|q[11]}] contains zero elements File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 64
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {fp:u1|q[11]}]  0.030   File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 64
Warning (332049): Ignored set_clock_uncertainty at Signal_Modulation.out.sdc(67): Argument -rise_to with value [get_clocks {fp:u1|q[11]}] contains zero elements File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 67
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {fp:u1|q[11]}]  0.030   File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 67
Warning (332049): Ignored set_clock_uncertainty at Signal_Modulation.out.sdc(68): Argument -fall_to with value [get_clocks {fp:u1|q[11]}] contains zero elements File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 68
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {fp:u1|q[11]}]  0.030   File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 68
Warning (332049): Ignored set_clock_uncertainty at Signal_Modulation.out.sdc(69): Argument -rise_from with value [get_clocks {fp:u1|q[11]}] contains zero elements File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 69
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {fp:u1|q[11]}] -rise_to [get_clocks {clk}]  0.030   File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 69
Warning (332049): Ignored set_clock_uncertainty at Signal_Modulation.out.sdc(70): Argument -rise_from with value [get_clocks {fp:u1|q[11]}] contains zero elements File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 70
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {fp:u1|q[11]}] -fall_to [get_clocks {clk}]  0.030   File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 70
Warning (332049): Ignored set_clock_uncertainty at Signal_Modulation.out.sdc(71): Argument -rise_from with value [get_clocks {fp:u1|q[11]}] contains zero elements File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 71
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {fp:u1|q[11]}] -rise_to [get_clocks {fp:u1|q[11]}]  0.020   File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 71
Warning (332049): Ignored set_clock_uncertainty at Signal_Modulation.out.sdc(71): Argument -rise_to with value [get_clocks {fp:u1|q[11]}] contains zero elements File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 71
Warning (332049): Ignored set_clock_uncertainty at Signal_Modulation.out.sdc(72): Argument -rise_from with value [get_clocks {fp:u1|q[11]}] contains zero elements File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 72
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {fp:u1|q[11]}] -fall_to [get_clocks {fp:u1|q[11]}]  0.020   File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 72
Warning (332049): Ignored set_clock_uncertainty at Signal_Modulation.out.sdc(72): Argument -fall_to with value [get_clocks {fp:u1|q[11]}] contains zero elements File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 72
Warning (332049): Ignored set_clock_uncertainty at Signal_Modulation.out.sdc(73): Argument -fall_from with value [get_clocks {fp:u1|q[11]}] contains zero elements File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 73
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {fp:u1|q[11]}] -rise_to [get_clocks {clk}]  0.030   File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 73
Warning (332049): Ignored set_clock_uncertainty at Signal_Modulation.out.sdc(74): Argument -fall_from with value [get_clocks {fp:u1|q[11]}] contains zero elements File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 74
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {fp:u1|q[11]}] -fall_to [get_clocks {clk}]  0.030   File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 74
Warning (332049): Ignored set_clock_uncertainty at Signal_Modulation.out.sdc(75): Argument -fall_from with value [get_clocks {fp:u1|q[11]}] contains zero elements File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 75
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {fp:u1|q[11]}] -rise_to [get_clocks {fp:u1|q[11]}]  0.020   File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 75
Warning (332049): Ignored set_clock_uncertainty at Signal_Modulation.out.sdc(75): Argument -rise_to with value [get_clocks {fp:u1|q[11]}] contains zero elements File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 75
Warning (332049): Ignored set_clock_uncertainty at Signal_Modulation.out.sdc(76): Argument -fall_from with value [get_clocks {fp:u1|q[11]}] contains zero elements File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 76
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {fp:u1|q[11]}] -fall_to [get_clocks {fp:u1|q[11]}]  0.020   File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 76
Warning (332049): Ignored set_clock_uncertainty at Signal_Modulation.out.sdc(76): Argument -fall_to with value [get_clocks {fp:u1|q[11]}] contains zero elements File: C:/Users/21733/Desktop/Signal_Modulation/Signal_Modulation.out.sdc Line: 76
Warning (332060): Node: fp:u1|q[7] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Mcode:u2|m_out is being clocked by fp:u1|q[7]
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 13.290
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.290               0.000 clk 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.454               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.678
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.678               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: fp:u1|q[7] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Mcode:u2|m_out is being clocked by fp:u1|q[7]
Info (332146): Worst-case setup slack is 13.764
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.764               0.000 clk 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.685
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.685               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: fp:u1|q[7] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Mcode:u2|m_out is being clocked by fp:u1|q[7]
Info (332146): Worst-case setup slack is 16.932
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.932               0.000 clk 
Info (332146): Worst-case hold slack is 0.171
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.171               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.381               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 23 warnings
    Info: Peak virtual memory: 4853 megabytes
    Info: Processing ended: Sat Dec 16 18:25:36 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


