Fitter report for fibonacci
Mon Mar 22 11:08:30 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Fitter Resource Utilization by Entity
 12. Delay Chain Summary
 13. Pad To Core Delay Chain Fanout
 14. Control Signals
 15. Fitter Device Options
 16. Operating Settings and Conditions
 17. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Failed - Mon Mar 22 11:08:30 2021           ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; fibonacci                                   ;
; Top-level Entity Name              ; system                                      ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M08DAF484C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 533 / 8,064 ( 7 % )                         ;
;     Total combinational functions  ; 533 / 8,064 ( 7 % )                         ;
;     Dedicated logic registers      ; 221 / 8,064 ( 3 % )                         ;
; Total registers                    ; 221                                         ;
; Total pins                         ; 41 / 250 ( 16 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 387,072 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 48 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M08DAF484C8G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                        ;
+--------------+----------------+--------------+------------------+-------------------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value           ; Ignored Source ;
+--------------+----------------+--------------+------------------+-------------------------+----------------+
; Location     ;                ;              ; ADC_CONVST       ; PIN_AB22                ; QSF Assignment ;
; Location     ;                ;              ; ADC_SCK          ; PIN_AA21                ; QSF Assignment ;
; Location     ;                ;              ; ADC_SDI          ; PIN_Y10                 ; QSF Assignment ;
; Location     ;                ;              ; ADC_SDO          ; PIN_W10                 ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCDAT       ; PIN_D7                  ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCLRCK      ; PIN_C7                  ; QSF Assignment ;
; Location     ;                ;              ; AUD_BCLK         ; PIN_E6                  ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACDAT       ; PIN_H10                 ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACLRCK      ; PIN_G10                 ; QSF Assignment ;
; Location     ;                ;              ; AUD_XCK          ; PIN_D6                  ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_125_p      ; PIN_U12                 ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_50_B5B     ; PIN_R20                 ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_50_B6A     ; PIN_N20                 ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_50_B7A     ; PIN_H12                 ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_50_B8A     ; PIN_M10                 ; QSF Assignment ;
; Location     ;                ;              ; CPU_RESET_n      ; PIN_AB24                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_CA[0]     ; PIN_AE6                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_CA[1]     ; PIN_AF6                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_CA[2]     ; PIN_AF7                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_CA[3]     ; PIN_AF8                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_CA[4]     ; PIN_U10                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_CA[5]     ; PIN_U11                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_CA[6]     ; PIN_AE9                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_CA[7]     ; PIN_AF9                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_CA[8]     ; PIN_AB12                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_CA[9]     ; PIN_AB11                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_CKE[0]    ; PIN_AF14                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_CKE[1]    ; PIN_AE13                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_CK_n      ; PIN_P10                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_CK_p      ; PIN_N10                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_CS_n[0]   ; PIN_R11                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_CS_n[1]   ; PIN_T11                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DM[0]     ; PIN_AF11                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DM[1]     ; PIN_AE18                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DM[2]     ; PIN_AE20                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DM[3]     ; PIN_AE24                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQS_n[0]  ; PIN_W13                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQS_n[1]  ; PIN_V14                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQS_n[2]  ; PIN_W15                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQS_n[3]  ; PIN_W17                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQS_p[0]  ; PIN_V13                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQS_p[1]  ; PIN_U14                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQS_p[2]  ; PIN_V15                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQS_p[3]  ; PIN_W16                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[0]     ; PIN_AA14                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[10]    ; PIN_AC14                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[11]    ; PIN_AF13                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[12]    ; PIN_AB16                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[13]    ; PIN_AA16                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[14]    ; PIN_AE14                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[15]    ; PIN_AF18                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[16]    ; PIN_AD16                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[17]    ; PIN_AD17                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[18]    ; PIN_AC18                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[19]    ; PIN_AF19                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[1]     ; PIN_Y14                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[20]    ; PIN_AC17                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[21]    ; PIN_AB17                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[22]    ; PIN_AF21                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[23]    ; PIN_AE21                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[24]    ; PIN_AE15                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[25]    ; PIN_AE16                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[26]    ; PIN_AC20                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[27]    ; PIN_AD21                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[28]    ; PIN_AF16                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[29]    ; PIN_AF17                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[2]     ; PIN_AD11                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[30]    ; PIN_AD23                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[31]    ; PIN_AF23                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[3]     ; PIN_AD12                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[4]     ; PIN_Y13                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[5]     ; PIN_W12                 ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[6]     ; PIN_AD10                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[7]     ; PIN_AF12                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[8]     ; PIN_AC15                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_DQ[9]     ; PIN_AB15                ; QSF Assignment ;
; Location     ;                ;              ; DDR2LP_OCT_RZQ   ; PIN_AE11                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[0]          ; PIN_T21                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[10]         ; PIN_U19                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[11]         ; PIN_U22                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[12]         ; PIN_P8                  ; QSF Assignment ;
; Location     ;                ;              ; GPIO[13]         ; PIN_R8                  ; QSF Assignment ;
; Location     ;                ;              ; GPIO[14]         ; PIN_R9                  ; QSF Assignment ;
; Location     ;                ;              ; GPIO[15]         ; PIN_R10                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[16]         ; PIN_F26                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[17]         ; PIN_Y9                  ; QSF Assignment ;
; Location     ;                ;              ; GPIO[18]         ; PIN_G26                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[19]         ; PIN_Y8                  ; QSF Assignment ;
; Location     ;                ;              ; GPIO[1]          ; PIN_D26                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[20]         ; PIN_AA7                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[21]         ; PIN_AA6                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[22]         ; PIN_AD7                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[23]         ; PIN_AD6                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[24]         ; PIN_U20                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[25]         ; PIN_V22                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[26]         ; PIN_V20                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[27]         ; PIN_W21                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[28]         ; PIN_W20                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[29]         ; PIN_Y24                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[2]          ; PIN_K25                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[30]         ; PIN_Y23                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[31]         ; PIN_AA23                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[32]         ; PIN_AA22                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[33]         ; PIN_AC24                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[34]         ; PIN_AC23                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[35]         ; PIN_AC22                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[3]          ; PIN_E26                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[4]          ; PIN_K26                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[5]          ; PIN_M26                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[6]          ; PIN_M21                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[7]          ; PIN_P20                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[8]          ; PIN_T22                 ; QSF Assignment ;
; Location     ;                ;              ; GPIO[9]          ; PIN_T19                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_CLK      ; PIN_Y25                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_DE       ; PIN_Y26                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[0]     ; PIN_V23                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[10]    ; PIN_R23                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[11]    ; PIN_R25                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[12]    ; PIN_P22                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[13]    ; PIN_P23                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[14]    ; PIN_N25                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[15]    ; PIN_P26                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[16]    ; PIN_P21                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[17]    ; PIN_R24                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[18]    ; PIN_R26                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[19]    ; PIN_AB26                ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[1]     ; PIN_AA26                ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[20]    ; PIN_AA24                ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[21]    ; PIN_AB25                ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[22]    ; PIN_AC25                ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[23]    ; PIN_AD25                ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[2]     ; PIN_W25                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[3]     ; PIN_W26                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[4]     ; PIN_V24                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[5]     ; PIN_V25                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[6]     ; PIN_U24                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[7]     ; PIN_T23                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[8]     ; PIN_T24                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[9]     ; PIN_T26                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_HS       ; PIN_U26                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_INT      ; PIN_T12                 ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_VS       ; PIN_U25                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN0      ; PIN_N9                  ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_n[1]  ; PIN_G14                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_n[2]  ; PIN_K9                  ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_p[1]  ; PIN_G15                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_p[2]  ; PIN_L8                  ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT0     ; PIN_A7                  ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_n[1] ; PIN_A18                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_n[2] ; PIN_A16                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_p[1] ; PIN_A19                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_p[2] ; PIN_A17                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[0]        ; PIN_D11                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[1]        ; PIN_H14                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[2]        ; PIN_D12                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[3]        ; PIN_H13                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_GXB_RX_p[0] ; PIN_AD2                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_GXB_RX_p[1] ; PIN_AB2                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_GXB_RX_p[2] ; PIN_Y2                  ; QSF Assignment ;
; Location     ;                ;              ; HSMC_GXB_RX_p[3] ; PIN_V2                  ; QSF Assignment ;
; Location     ;                ;              ; HSMC_GXB_TX_p[0] ; PIN_AE4                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_GXB_TX_p[1] ; PIN_AC4                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_GXB_TX_p[2] ; PIN_AA4                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_GXB_TX_p[3] ; PIN_W4                  ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[0]     ; PIN_M12                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[10]    ; PIN_D13                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[11]    ; PIN_D15                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[12]    ; PIN_D16                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[13]    ; PIN_D17                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[14]    ; PIN_E19                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[15]    ; PIN_D20                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[16]    ; PIN_A24                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[1]     ; PIN_L11                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[2]     ; PIN_H17                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[3]     ; PIN_K11                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[4]     ; PIN_J16                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[5]     ; PIN_J11                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[6]     ; PIN_G17                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[7]     ; PIN_F12                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[8]     ; PIN_F18                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_n[9]     ; PIN_E15                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[0]     ; PIN_N12                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[10]    ; PIN_E13                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[11]    ; PIN_C14                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[12]    ; PIN_E16                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[13]    ; PIN_D18                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[14]    ; PIN_E20                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[15]    ; PIN_D21                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[16]    ; PIN_B24                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[1]     ; PIN_M11                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[2]     ; PIN_H18                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[3]     ; PIN_L12                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[4]     ; PIN_H15                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[5]     ; PIN_J12                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[6]     ; PIN_G16                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[7]     ; PIN_G12                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[8]     ; PIN_E18                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_p[9]     ; PIN_F16                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[0]     ; PIN_E11                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[10]    ; PIN_A13                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[11]    ; PIN_C22                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[12]    ; PIN_B14                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[13]    ; PIN_A22                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[14]    ; PIN_B17                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[15]    ; PIN_C18                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[16]    ; PIN_B20                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[1]     ; PIN_B9                  ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[2]     ; PIN_C10                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[3]     ; PIN_B11                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[4]     ; PIN_A11                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[5]     ; PIN_B19                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[6]     ; PIN_C15                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[7]     ; PIN_A21                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[8]     ; PIN_C12                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_n[9]     ; PIN_A9                  ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[0]     ; PIN_E10                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[10]    ; PIN_B12                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[11]    ; PIN_C23                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[12]    ; PIN_A14                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[13]    ; PIN_A23                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[14]    ; PIN_C17                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[15]    ; PIN_C19                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[16]    ; PIN_B21                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[1]     ; PIN_C9                  ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[2]     ; PIN_D10                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[3]     ; PIN_A12                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[4]     ; PIN_B10                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[5]     ; PIN_C20                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[6]     ; PIN_B15                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[7]     ; PIN_B22                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[8]     ; PIN_C13                 ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_p[9]     ; PIN_A8                  ; QSF Assignment ;
; Location     ;                ;              ; I2C_SCL          ; PIN_B7                  ; QSF Assignment ;
; Location     ;                ;              ; I2C_SDA          ; PIN_G11                 ; QSF Assignment ;
; Location     ;                ;              ; KEY[1]           ; PIN_P12                 ; QSF Assignment ;
; Location     ;                ;              ; KEY[2]           ; PIN_Y15                 ; QSF Assignment ;
; Location     ;                ;              ; KEY[3]           ; PIN_Y16                 ; QSF Assignment ;
; Location     ;                ;              ; LEDG[0]          ; PIN_L7                  ; QSF Assignment ;
; Location     ;                ;              ; LEDG[1]          ; PIN_K6                  ; QSF Assignment ;
; Location     ;                ;              ; LEDG[2]          ; PIN_D8                  ; QSF Assignment ;
; Location     ;                ;              ; LEDG[3]          ; PIN_E9                  ; QSF Assignment ;
; Location     ;                ;              ; LEDG[4]          ; PIN_A5                  ; QSF Assignment ;
; Location     ;                ;              ; LEDG[5]          ; PIN_B6                  ; QSF Assignment ;
; Location     ;                ;              ; LEDG[6]          ; PIN_H8                  ; QSF Assignment ;
; Location     ;                ;              ; LEDG[7]          ; PIN_H9                  ; QSF Assignment ;
; Location     ;                ;              ; LEDR[1]          ; PIN_F6                  ; QSF Assignment ;
; Location     ;                ;              ; LEDR[2]          ; PIN_G6                  ; QSF Assignment ;
; Location     ;                ;              ; LEDR[3]          ; PIN_G7                  ; QSF Assignment ;
; Location     ;                ;              ; LEDR[4]          ; PIN_J8                  ; QSF Assignment ;
; Location     ;                ;              ; LEDR[5]          ; PIN_J7                  ; QSF Assignment ;
; Location     ;                ;              ; LEDR[6]          ; PIN_K10                 ; QSF Assignment ;
; Location     ;                ;              ; LEDR[7]          ; PIN_K8                  ; QSF Assignment ;
; Location     ;                ;              ; LEDR[8]          ; PIN_H7                  ; QSF Assignment ;
; Location     ;                ;              ; LEDR[9]          ; PIN_J10                 ; QSF Assignment ;
; Location     ;                ;              ; REFCLK_p0        ; PIN_V6                  ; QSF Assignment ;
; Location     ;                ;              ; REFCLK_p1        ; PIN_N7                  ; QSF Assignment ;
; Location     ;                ;              ; SD_CLK           ; PIN_AB6                 ; QSF Assignment ;
; Location     ;                ;              ; SD_CMD           ; PIN_W8                  ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[0]        ; PIN_U7                  ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[1]        ; PIN_T7                  ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[2]        ; PIN_V8                  ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[3]        ; PIN_T8                  ; QSF Assignment ;
; Location     ;                ;              ; SMA_GXB_RX_p     ; PIN_M2                  ; QSF Assignment ;
; Location     ;                ;              ; SMA_GXB_TX_p     ; PIN_K2                  ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[0]        ; PIN_B25                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[10]       ; PIN_G20                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[11]       ; PIN_F21                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[12]       ; PIN_E21                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[13]       ; PIN_F22                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[14]       ; PIN_J25                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[15]       ; PIN_J26                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[16]       ; PIN_N24                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[17]       ; PIN_M24                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[1]        ; PIN_B26                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[2]        ; PIN_H19                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[3]        ; PIN_H20                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[4]        ; PIN_D25                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[5]        ; PIN_C25                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[6]        ; PIN_J20                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[7]        ; PIN_J21                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[8]        ; PIN_D22                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_A[9]        ; PIN_E23                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_CE_n        ; PIN_N23                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_D[0]        ; PIN_E24                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_D[10]       ; PIN_H22                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_D[11]       ; PIN_J23                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_D[12]       ; PIN_F23                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_D[13]       ; PIN_G22                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_D[14]       ; PIN_L22                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_D[15]       ; PIN_K21                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_D[1]        ; PIN_E25                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_D[2]        ; PIN_K24                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_D[3]        ; PIN_K23                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_D[4]        ; PIN_F24                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_D[5]        ; PIN_G24                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_D[6]        ; PIN_L23                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_D[7]        ; PIN_L24                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_D[8]        ; PIN_H23                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_D[9]        ; PIN_H24                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_LB_n        ; PIN_H25                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_OE_n        ; PIN_M22                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_UB_n        ; PIN_M25                 ; QSF Assignment ;
; Location     ;                ;              ; SRAM_WE_n        ; PIN_G25                 ; QSF Assignment ;
; Location     ;                ;              ; SW[9]            ; PIN_AE19                ; QSF Assignment ;
; Location     ;                ;              ; UART_RX          ; PIN_M9                  ; QSF Assignment ;
; I/O Standard ; system         ;              ; ADC_CONVST       ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; ADC_SCK          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; ADC_SDI          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; ADC_SDO          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; AUD_ADCDAT       ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; AUD_ADCLRCK      ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; AUD_BCLK         ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; AUD_DACDAT       ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; AUD_DACLRCK      ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; AUD_XCK          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; CLOCK_125_p      ; LVDS                    ; QSF Assignment ;
; I/O Standard ; system         ;              ; CLOCK_50_B5B     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; CLOCK_50_B6A     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; CLOCK_50_B7A     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; CLOCK_50_B8A     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; CPU_RESET_n      ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_CA[0]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_CA[1]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_CA[2]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_CA[3]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_CA[4]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_CA[5]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_CA[6]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_CA[7]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_CA[8]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_CA[9]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_CKE[0]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_CKE[1]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_CK_n      ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_CK_p      ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_CS_n[0]   ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_CS_n[1]   ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DM[0]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DM[1]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DM[2]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DM[3]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQS_n[0]  ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQS_n[1]  ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQS_n[2]  ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQS_n[3]  ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQS_p[0]  ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQS_p[1]  ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQS_p[2]  ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQS_p[3]  ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[0]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[10]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[11]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[12]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[13]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[14]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[15]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[16]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[17]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[18]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[19]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[1]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[20]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[21]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[22]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[23]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[24]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[25]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[26]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[27]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[28]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[29]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[2]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[30]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[31]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[3]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[4]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[5]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[6]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[7]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[8]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_DQ[9]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; system         ;              ; DDR2LP_OCT_RZQ   ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[0]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[10]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[11]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[12]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[13]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[14]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[15]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[16]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[17]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[18]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[19]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[1]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[20]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[21]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[22]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[23]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[24]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[25]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[26]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[27]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[28]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[29]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[2]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[30]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[31]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[32]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[33]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[34]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[35]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[3]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[4]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[5]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[6]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[7]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[8]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; GPIO[9]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_CLK      ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_DE       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[0]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[10]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[11]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[12]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[13]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[14]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[15]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[16]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[17]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[18]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[19]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[1]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[20]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[21]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[22]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[23]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[2]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[3]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[4]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[5]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[6]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[7]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[8]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_D[9]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_HS       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_INT      ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HDMI_TX_VS       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_CLKIN0      ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_CLKIN_n[1]  ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_CLKIN_n[2]  ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_CLKIN_p[1]  ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_CLKIN_p[2]  ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_CLKOUT0     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_CLKOUT_n[1] ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_CLKOUT_n[2] ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_CLKOUT_p[1] ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_CLKOUT_p[2] ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_D[0]        ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_D[1]        ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_D[2]        ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_D[3]        ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_GXB_RX_p[0] ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_GXB_RX_p[1] ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_GXB_RX_p[2] ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_GXB_RX_p[3] ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_GXB_TX_p[0] ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_GXB_TX_p[1] ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_GXB_TX_p[2] ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_GXB_TX_p[3] ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[0]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[10]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[11]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[12]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[13]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[14]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[15]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[16]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[1]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[2]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[3]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[4]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[5]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[6]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[7]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[8]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_n[9]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[0]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[10]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[11]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[12]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[13]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[14]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[15]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[16]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[1]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[2]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[3]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[4]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[5]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[6]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[7]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[8]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_RX_p[9]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[0]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[10]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[11]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[12]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[13]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[14]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[15]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[16]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[1]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[2]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[3]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[4]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[5]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[6]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[7]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[8]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_n[9]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[0]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[10]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[11]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[12]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[13]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[14]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[15]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[16]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[1]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[2]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[3]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[4]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[5]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[6]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[7]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[8]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; HSMC_TX_p[9]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; I2C_SCL          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; I2C_SDA          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; KEY[1]           ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; KEY[2]           ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; KEY[3]           ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDG[0]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDG[1]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDG[2]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDG[3]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDG[4]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDG[5]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDG[6]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDG[7]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDR[1]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDR[2]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDR[3]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDR[4]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDR[5]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDR[6]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDR[7]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDR[8]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; LEDR[9]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; REFCLK_p0        ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; system         ;              ; REFCLK_p1        ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; system         ;              ; SD_CLK           ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SD_CMD           ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SD_DAT[0]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SD_DAT[1]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SD_DAT[2]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SD_DAT[3]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SMA_GXB_RX_p     ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; system         ;              ; SMA_GXB_TX_p     ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[0]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[10]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[11]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[12]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[13]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[14]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[15]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[16]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[17]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[1]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[2]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[3]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[4]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[5]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[6]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[7]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[8]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_A[9]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_CE_n        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_D[0]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_D[10]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_D[11]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_D[12]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_D[13]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_D[14]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_D[15]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_D[1]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_D[2]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_D[3]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_D[4]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_D[5]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_D[6]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_D[7]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_D[8]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_D[9]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_LB_n        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_OE_n        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_UB_n        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SRAM_WE_n        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; system         ;              ; SW[9]            ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; system         ;              ; UART_RX          ; 2.5 V                   ; QSF Assignment ;
+--------------+----------------+--------------+------------------+-------------------------+----------------+


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 533 / 8,064 ( 7 % ) ;
;     -- Combinational with no register       ; 312                 ;
;     -- Register only                        ; 0                   ;
;     -- Combinational with a register        ; 221                 ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 245                 ;
;     -- 3 input functions                    ; 79                  ;
;     -- <=2 input functions                  ; 209                 ;
;     -- Register only                        ; 0                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 341                 ;
;     -- arithmetic mode                      ; 192                 ;
;                                             ;                     ;
; Total registers*                            ; 221 / 9,287 ( 2 % ) ;
;     -- Dedicated logic registers            ; 221 / 8,064 ( 3 % ) ;
;     -- I/O registers                        ; 0 / 1,223 ( 0 % )   ;
;                                             ;                     ;
; Total LABs                                  ; Not available       ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 41 / 250 ( 16 % )   ;
;     -- Clock pins                           ; 0 / 4 ( 0 % )       ;
;     -- Dedicated input pins                 ; 0 / 1 ( 0 % )       ;
;                                             ;                     ;
; M9Ks                                        ; 0 / 42 ( 0 % )      ;
; UFM blocks                                  ; 0 / 1 ( 0 % )       ;
; ADC blocks                                  ; 0 / 1 ( 0 % )       ;
; Total block memory bits                     ; 0 / 387,072 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 387,072 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 48 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global signals                              ; 0                   ;
;     -- Global clocks                        ; 0 / 10 ( 0 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; Remote update blocks                        ; 0 / 1 ( 0 % )       ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )       ;
; Maximum fan-out                             ; 175                 ;
; Highest non-global fan-out                  ; 175                 ;
; Total fan-out                               ; 2533                ;
; Average fan-out                             ; 3.03                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                          ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK_50_B7A ; Unassigned ; --       ; 175                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; Fitter               ; 0         ;
; KEY[0]     ; Unassigned ; --       ; 121                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; 0         ;
; SW[0]      ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; 0         ;
; SW[1]      ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; 0         ;
; SW[2]      ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; 0         ;
; SW[3]      ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; 0         ;
; SW[4]      ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; 0         ;
; SW[5]      ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; 0         ;
; SW[6]      ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; 0         ;
; SW[7]      ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; 0         ;
; SW[8]      ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; 0         ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TX ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % ) ; --            ; --           ;
; 1B       ; 0 / 20 ( 0 % ) ; --            ; --           ;
; 2        ; 0 / 24 ( 0 % ) ; --            ; --           ;
; 3        ; 0 / 36 ( 0 % ) ; --            ; --           ;
; 4        ; 0 / 24 ( 0 % ) ; --            ; --           ;
; 5        ; 0 / 28 ( 0 % ) ; --            ; --           ;
; 6        ; 0 / 42 ( 0 % ) ; --            ; --           ;
; 7        ; 0 / 24 ( 0 % ) ; --            ; --           ;
; 8        ; 0 / 36 ( 0 % ) ; --            ; --           ;
; Unknown  ; 41             ; --            ;              ;
+----------+----------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                             ;
+----------+------------+----------+---------------------------------+-------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.  ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+-------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 235        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 223        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 209        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 213        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; A11      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; A21      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 109        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; AB4      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; AB13     ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; AB14     ; 103        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 113        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 247        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 215        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 212        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 203        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; B19      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 251        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 249        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 229        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 217        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 214        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; C11      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 202        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 195        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; C20      ; 185        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 175        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 171        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 23         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 19         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 17         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 243        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 248        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 228        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 207        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 204        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; D16      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ; 193        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 189        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 187        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 250        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 240        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 230        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 206        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 194        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 192        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 191        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 180        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ; 8        ; VCCIO8                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 182        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 168        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 22         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                          ;       ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 244        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ;            ; 8        ; VCCIO8                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                       ; power ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 190        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; G19      ; 158        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 156        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; G22      ; 157        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 20         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                          ;       ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                        ;       ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                        ; power ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                           ; power ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 222        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 208        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 196        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                           ; power ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; H17      ; 188        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 151        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 149        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 210        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; J21      ; 155        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 153        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 25         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                         ; power ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ; 16         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 18         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 184        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 186        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 154        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 152        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 27         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                             ;       ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 24         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                         ; power ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                         ; power ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                             ; power ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                             ; power ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 172        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 178        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 177        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 179        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 26         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ;            ; 1B       ; VCCIO1B                         ; power ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                             ; power ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 162        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 176        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; M20      ; 165        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 147        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 148        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 150        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 145        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 139        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ; 102        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA1                           ; power ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ; 131        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                       ; power ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                           ; power ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 130        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 125        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                          ; power ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; U21      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ; 114        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 118        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 104        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+-------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                     ; Entity Name      ; Library Name ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------+------------------+--------------+
; |system                                          ; 0 (0)       ; 221 (0)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 41   ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |system                                                                 ; system           ; work         ;
;    |baud_gen:inst7|                              ; 0 (0)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |system|baud_gen:inst7                                                  ; baud_gen         ; work         ;
;    |bin2bcd:inst6|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |system|bin2bcd:inst6                                                   ; bin2bcd          ; work         ;
;    |blinky:inst5|                                ; 0 (0)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |system|blinky:inst5                                                    ; blinky           ; work         ;
;    |controller:inst8|                            ; 0 (0)       ; 35 (35)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |system|controller:inst8                                                ; controller       ; work         ;
;    |edge_divider:inst3|                          ; 0 (0)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |system|edge_divider:inst3                                              ; edge_divider     ; work         ;
;    |fibonacci_gen:inst2|                         ; 0 (0)       ; 41 (41)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |system|fibonacci_gen:inst2                                             ; fibonacci_gen    ; work         ;
;    |n_ledseg_decoder:inst1|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |system|n_ledseg_decoder:inst1                                          ; n_ledseg_decoder ; work         ;
;       |ledseg_decoder:\build_n_digits:0:decoder| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |system|n_ledseg_decoder:inst1|ledseg_decoder:\build_n_digits:0:decoder ; ledseg_decoder   ; work         ;
;       |ledseg_decoder:\build_n_digits:1:decoder| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |system|n_ledseg_decoder:inst1|ledseg_decoder:\build_n_digits:1:decoder ; ledseg_decoder   ; work         ;
;       |ledseg_decoder:\build_n_digits:2:decoder| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |system|n_ledseg_decoder:inst1|ledseg_decoder:\build_n_digits:2:decoder ; ledseg_decoder   ; work         ;
;       |ledseg_decoder:\build_n_digits:3:decoder| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |system|n_ledseg_decoder:inst1|ledseg_decoder:\build_n_digits:3:decoder ; ledseg_decoder   ; work         ;
;    |uart:inst|                                   ; 0 (0)       ; 46 (46)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |system|uart:inst                                                       ; uart             ; work         ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; UART_TX    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[0]     ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; SW[0]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; SW[1]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; SW[2]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; SW[3]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; SW[4]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; SW[5]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; SW[6]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; SW[7]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; CLK_50_B7A ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; SW[8]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; KEY[0]              ;                   ;         ;
; SW[0]               ;                   ;         ;
; SW[1]               ;                   ;         ;
; SW[2]               ;                   ;         ;
; SW[3]               ;                   ;         ;
; SW[4]               ;                   ;         ;
; SW[5]               ;                   ;         ;
; SW[6]               ;                   ;         ;
; SW[7]               ;                   ;         ;
; CLK_50_B7A          ;                   ;         ;
; SW[8]               ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                          ;
+------------------------------------------+------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                     ; Location   ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------+------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK_50_B7A                               ; Unassigned ; 175     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                   ; Unassigned ; 121     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; baud_gen:inst7|baud_out_temp             ; Unassigned ; 47      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; blinky:inst5|num_cycles[24]~34           ; Unassigned ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; controller:inst8|count[7]~34             ; Unassigned ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; controller:inst8|state~7                 ; Unassigned ; 33      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; edge_divider:inst3|num_cycles[11]~34     ; Unassigned ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; fibonacci_gen:inst2|process_0~0          ; Unassigned ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; fibonacci_gen:inst2|terme_precedent[5]~0 ; Unassigned ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart:inst|LessThan0~9                    ; Unassigned ; 39      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; uart:inst|bits_sent[31]~96               ; Unassigned ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart:inst|shift_register[2]~4            ; Unassigned ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart:inst|state.DATA_TRANSMIT            ; Unassigned ; 14      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
+------------------------------------------+------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Internal Configuration   ;
; Enable Error Detection CRC_ERROR pin                             ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                       ;
; Enable JTAG pin sharing                                          ; Off                      ;
; Enable nCE pin                                                   ; Off                      ;
; Enable CONFIG_SEL pin                                            ; On                       ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M08DAF484C8G for design "fibonacci"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Error (171016): Can't place node "HEX0[6]" -- illegal location assignment PIN_Y18
Error (171016): Can't place node "HEX0[5]" -- illegal location assignment PIN_Y19
Error (171016): Can't place node "HEX0[4]" -- illegal location assignment PIN_Y20
Error (171016): Can't place node "HEX0[3]" -- illegal location assignment PIN_W18
Error (171016): Can't place node "HEX0[1]" -- illegal location assignment PIN_V18
Error (171016): Can't place node "HEX0[0]" -- illegal location assignment PIN_V19
Error (171016): Can't place node "HEX1[6]" -- illegal location assignment PIN_AF24
Error (171016): Can't place node "HEX1[5]" -- illegal location assignment PIN_AC19
Error (171016): Can't place node "HEX1[4]" -- illegal location assignment PIN_AE25
Error (171016): Can't place node "HEX1[3]" -- illegal location assignment PIN_AE26
Error (171016): Can't place node "HEX1[2]" -- illegal location assignment PIN_AB19
Error (171016): Can't place node "HEX1[1]" -- illegal location assignment PIN_AD26
Error (171016): Can't place node "HEX1[0]" -- illegal location assignment PIN_AA18
Error (171016): Can't place node "HEX2[6]" -- illegal location assignment PIN_W20
Error (171016): Can't place node "HEX2[5]" -- illegal location assignment PIN_W21
Error (171016): Can't place node "HEX2[4]" -- illegal location assignment PIN_V20
Error (171016): Can't place node "HEX2[3]" -- illegal location assignment PIN_V22
Error (171016): Can't place node "HEX2[2]" -- illegal location assignment PIN_U20
Error (171016): Can't place node "HEX2[1]" -- illegal location assignment PIN_AD6
Error (171016): Can't place node "HEX2[0]" -- illegal location assignment PIN_AD7
Error (171016): Can't place node "HEX3[6]" -- illegal location assignment PIN_AC22
Error (171016): Can't place node "HEX3[5]" -- illegal location assignment PIN_AC23
Error (171016): Can't place node "HEX3[4]" -- illegal location assignment PIN_AC24
Error (171016): Can't place node "HEX3[2]" -- illegal location assignment PIN_AA23
Error (171016): Can't place node "HEX3[1]" -- illegal location assignment PIN_Y23
Error (171016): Can't place node "HEX3[0]" -- illegal location assignment PIN_Y24
Error (171016): Can't place node "SW[0]" -- illegal location assignment PIN_AC9
Error (171016): Can't place node "SW[1]" -- illegal location assignment PIN_AE10
Error (171016): Can't place node "SW[2]" -- illegal location assignment PIN_AD13
Error (171016): Can't place node "SW[3]" -- illegal location assignment PIN_AC8
Error (171016): Can't place node "SW[4]" -- illegal location assignment PIN_W11
Error (171016): Can't place node "SW[5]" -- illegal location assignment PIN_AB10
Error (171016): Can't place node "SW[7]" -- illegal location assignment PIN_AC10
Error (171016): Can't place node "SW[8]" -- illegal location assignment PIN_Y11
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Error (171000): Can't fit design in device
Error: Quartus Prime Fitter was unsuccessful. 35 errors, 3 warnings
    Error: Peak virtual memory: 4923 megabytes
    Error: Processing ended: Mon Mar 22 11:08:31 2021
    Error: Elapsed time: 00:00:06
    Error: Total CPU time (on all processors): 00:00:05


