## Implementación de un ALU en Verilog

Implementar una Unidad Aritmética Lógica, ALU,en Verilog dado el código que se adjunta.

## ALU:
Entradas:
    c[6] = {zx, nx, zy, ny, f, no},
    x[16],
    y[16]
    
Salidas:
    out[16],
    zr,
    ng
    
Probar sus resultados con el banco de pruebas que se adjunta.

Referencia:

https://docs.wixstatic.com/ugd/44046b_f0eaab042ba042dcb58f3e08b46bb4d7.pdf
página 37
