<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:30.2930</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.09.14</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7018517</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>컨텍스트 의존적 멀티코어 인터럽트 처리 시스템 및 방법</inventionTitle><inventionTitleEng>SYSTEMS AND METHODS FOR CONTEXT-DEPENDENT MULTICORE INTERRUPT FACILITATION</inventionTitleEng><openDate>2025.07.07</openDate><openNumber>10-2025-0103744</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.06.04</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/24</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 13/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 멀티코어 프로세서는 적어도 제1 코어 및 제2 코어를 포함하는 복수의 코어들, 적어도 제1 코어 전용의 제1 인터럽트 레지스터 뱅크 및 제2 코어 전용의 제2 인터럽트 레지스터 뱅크를 포함하는 복수의 인터럽트 레지스터 뱅크들을 포함하는 공유 주변 장치, 및 적어도 제1 코어와 공유 주변 장치 사이에 인터페이스되는 제1 브리지 및 적어도 제2 코어와 공유 주변 장치 사이에 인터페이스되는 제2 브리지를 포함하는 복수의 통신 브리지들을 포함할 수 있다. 제1 코어는 제1 코어에 의한 액세스를 위해 공유 주변 장치를 구성하기 위해 제1 브리지를 통해 제1 인터럽트 레지스터 뱅크를 프로그래밍하도록 구성될 수 있다. 제2 코어는 제2 코어에 의한 액세스를 위해 공유 주변 장치를 구성하기 위해 제2 브리지를 통해 제2 인터럽트 레지스터 뱅크를 프로그래밍하도록 구성될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.05.16</internationOpenDate><internationOpenNumber>WO2024102514</internationOpenNumber><internationalApplicationDate>2023.09.14</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/074178</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 멀티코어 프로세서에 있어서:적어도 제1 코어 및 제2 코어를 포함하는 복수의 코어들;적어도 제1 코어 전용의 제1 인터럽트 레지스터 뱅크 및 제2 코어 전용의 제2 인터럽트 레지스터 뱅크를 포함하는 복수의 인터럽트 레지스터 뱅크들을 포함하는 공유 주변 장치; 및적어도 제1 코어와 공유 주변 장치 사이에 인터페이스되는 제1 브리지 및 적어도 제2 코어와 공유 주변 장치 사이에 인터페이스되는 제2 브리지를 포함하는 복수의 통신 브리지들을 포함하고,상기 제1 코어는 제1 코어에 의한 액세스를 위해 공유 주변 장치를 구성하기 위해 제1 브리지를 통해 제1 인터럽트 레지스터 뱅크를 프로그래밍하도록 구성되고;상기 제2 코어는 제2 코어에 의한 액세스를 위해 공유 주변 장치를 구성하기 위해 제2 브리지를 통해 제2 인터럽트 레지스터 뱅크를 프로그래밍하도록 구성되는, 멀티코어 프로세서.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 공유 주변 장치는:제1 코어가 제1 인터럽트 레지스터 뱅크를 프로그래밍하는 데 응답하여 제1 인터럽트 요청 라인을 제1 코어에 매핑하고;제2 코어가 제2 인터럽트 레지스터 뱅크를 프로그래밍하는 데 응답하여 제2 인터럽트 요청 라인을 제2 코어에 매핑하도록 구성되는, 멀티코어 프로세서.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 제1 인터럽트 레지스터 뱅크는 제1 코어에 대한 채널 데이터 기반 인터럽트들을 동적으로 활성화 및 비활성화하기 위한 제1 정적 인터럽트 구성을 포함하고;상기 제2 인터럽트 레지스터 뱅크는 제2 코어에 대한 채널 데이터 기반 인터럽트들을 동적으로 활성화 및 비활성화하기 위한 제2 정적 인터럽트 구성을 포함하는, 멀티코어 프로세서.</claim></claimInfo><claimInfo><claim>4. 제1항 또는 제2항에 있어서,상기 제1 인터럽트 레지스터 뱅크는 제1 코어에 대한 엔드포인트 기반 인터럽트들을 활성화 및 비활성화하기 위한 제1 정적 인터럽트 구성을 포함하고;상기 제2 인터럽트 레지스터 뱅크는 제2 코어에 대한 엔드포인트 기반 인터럽트들을 활성화 및 비활성화하기 위한 제2 정적 인터럽트 구성을 포함하는, 멀티코어 프로세서.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 복수의 코어들과 상기 복수의 통신 브리지들 사이에 인터페이스의 역할을 하는 버스 매트릭스를 더 포함하는, 멀티코어 프로세서.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 복수의 코어들에 의한 공유 주변 장치에 대한 액세스를 시간 분할하도록 구성된 소프트웨어 아키텍처를 더 포함하는, 멀티코어 프로세서.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 복수의 코어들에 의한 공유 주변 장치에 대한 액세스를 시간적으로 중요한 시간 세그먼트들과 시간적으로 중요하지 않은 시간 세그먼트들 사이에 시간 분할하도록 구성된 소프트웨어 아키텍처를 더 포함하는, 멀티코어 프로세서.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 복수의 코어들은 인터럽트 구성 설정들 및 구성 제어 모드에 기초하여, 인터럽트들의 부하 균형을 위해 복수의 코어들 중 하나의 코어에 대한 인터럽트를 복수의 코어들 중 하나 이상의 다른 코어들의 서브세트에 동적으로 재할당하도록 구성되는, 멀티코어 프로세서.</claim></claimInfo><claimInfo><claim>9. 멀티코어 프로세서에 대한 방법으로서, 상기 멀티코어 프로세서는 적어도 제1 코어 및 제2 코어를 포함하는 복수의 코어들, 적어도 제1 코어 전용의 제1 인터럽트 레지스터 뱅크 및 제2 코어 전용의 제2 인터럽트 레지스터 뱅크를 포함하는 복수의 인터럽트 레지스터 뱅크들을 포함하는 공유 주변 장치, 및 적어도 제1 코어와 공유 주변 장치 사이에 인터페이스되는 제1 브리지 및 적어도 제2 코어와 공유 주변 장치 사이에 인터페이스되는 제2 브리지를 포함하는 복수의 통신 브리지들을 가지며, 상기 방법은:제1 코어에 의한 액세스를 위해 공유 주변 장치를 구성하기 위해 제1 브리지를 통해 제1 인터럽트 레지스터 뱅크를 프로그래밍하도록 제1 코어를 구성하는 단계; 및제2 코어에 의한 액세스를 위해 공유 주변 장치를 구성하기 위해 제2 브리지를 통해 제2 인터럽트 레지스터 뱅크를 프로그래밍하도록 제2 코어를 구성하는 단계를 포함하는, 멀티코어 프로세서에 대한 방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,공유 주변 장치에 의해, 제1 코어가 제1 인터럽트 레지스터 뱅크를 프로그래밍하는 데 응답하여 제1 인터럽트 요청 라인을 제1 코어에 매핑하는 단계; 및공유 주변 장치에 의해, 제2 코어가 제2 인터럽트 레지스터 뱅크를 프로그래밍하는 데 응답하여 제2 인터럽트 요청 라인을 제2 코어에 매핑하는 단계를 더 포함하는, 멀티코어 프로세서에 대한 방법.</claim></claimInfo><claimInfo><claim>11. 제9항 또는 제10항에 있어서,상기 제1 인터럽트 레지스터 뱅크는 제1 코어에 대한 채널 데이터 기반 인터럽트들을 동적으로 활성화 및 비활성화하기 위한 제1 정적 인터럽트 구성을 포함하고;상기 제2 인터럽트 레지스터 뱅크는 제2 코어에 대한 채널 데이터 기반 인터럽트들을 동적으로 활성화 및 비활성화하기 위한 제2 정적 인터럽트 구성을 포함하는, 멀티코어 프로세서에 대한 방법.</claim></claimInfo><claimInfo><claim>12. 제9항 또는 제10항에 있어서,상기 제1 인터럽트 레지스터 뱅크는 제1 코어에 대한 엔드포인트 기반 인터럽트들을 활성화 및 비활성화하기 위한 제1 정적 인터럽트 구성을 포함하고;상기 제2 인터럽트 레지스터 뱅크는 제2 코어에 대한 엔드포인트 기반 인터럽트들을 활성화 및 비활성화하기 위한 제2 정적 인터럽트 구성을 포함하는, 멀티코어 프로세서에 대한 방법.</claim></claimInfo><claimInfo><claim>13. 제9항 내지 제12항 중 어느 한 항에 있어서, 상기 복수의 코어들과 상기 복수의 통신 브리지들 사이에 버스 매트릭스를 인터페이스하는 단계를 더 포함하는, 멀티코어 프로세서에 대한 방법.</claim></claimInfo><claimInfo><claim>14. 제9항 내지 제13항 중 어느 한 항에 있어서, 상기 복수의 코어들에 의한 공유 주변 장치에 대한 액세스를 소프트웨어 아키텍처로 시간 분할하는 단계를 더 포함하는, 멀티코어 프로세서에 대한 방법.</claim></claimInfo><claimInfo><claim>15. 제9항 내지 제13항 중 어느 한 항에 있어서, 상기 복수의 코어들에 의한 공유 주변 장치에 대한 액세스를 시간적으로 중요한 시간 세그먼트들과 시간적으로 중요하지 않은 시간 세그먼트들 사이에 소프트웨어 아키텍처로 시간 분할하는 단계를 더 포함하는, 멀티코어 프로세서에 대한 방법.</claim></claimInfo><claimInfo><claim>16. 제9항 내지 제15항 중 어느 한 항에 있어서, 인터럽트 구성 설정들 및 구성 제어 모드에 기초하여, 복수의 코어들에 의해, 인터럽트들의 부하 균형을 위해 복수의 코어들 중 하나의 코어에 대한 인터럽트를 복수의 코어들 중 하나 이상의 다른 코어들의 서브세트에 동적으로 재할당하는 단계를 더 포함하는, 멀티코어 프로세서에 대한 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>영국 이에이치* *이쥐 에든버러 쿼터마일 나이팅게일 웨이 *비</address><code>520150454990</code><country>영국</country><engName>CIRRUS LOGIC INTERNATIONAL SEMICONDUCTOR LIMITED</engName><name>시러스 로직 인터내셔널 세미컨덕터 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 텍사스 ***** 오스틴 웨...</address><code> </code><country>미국</country><engName>DEO, Sachin</engName><name>데오 사친</name></inventorInfo><inventorInfo><address>미국 텍사스 ***** 오스틴 웨...</address><code> </code><country>미국</country><engName>DJADI, Younes</engName><name>자디 유네스</name></inventorInfo><inventorInfo><address>미국 텍사스 ***** 오스틴 웨...</address><code> </code><country>미국</country><engName>HEMKUMAR, Nariankadu D.</engName><name>헴쿠마 나리안카두 디.</name></inventorInfo><inventorInfo><address>미국 텍사스 ***** 오스틴 웨...</address><code> </code><country>미국</country><engName>LI, Junsong</engName><name>리 준송</name></inventorInfo><inventorInfo><address>미국 텍사스 ***** 오스틴 웨...</address><code> </code><country>미국</country><engName>SHUM, Wai-Shun</engName><name>셤 와이-션</name></inventorInfo><inventorInfo><address>미국 텍사스 ***** 오스틴 웨...</address><code> </code><country>미국</country><engName>WELLER, Franz</engName><name>웰러 프란츠</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.11.08</priorityApplicationDate><priorityApplicationNumber>17/982,916</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.06.04</receiptDate><receiptNumber>1-1-2025-0624951-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.06.12</receiptDate><receiptNumber>1-5-2025-0097280-67</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257018517.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a1446294581abff5fe33e505d0f02f10e7c00e4f905457ee809fa672b583baa4105ef01ae6fa7b49cabdfc8d77a058b595cd599de1856cd9</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf38bd7805f89d9f99d9660ffa85fa7e3387821ef320faed6b44e25971e74226f1a4743327dc21bdaba3d66cf733229aeb7453e07a4429881e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>