Address;RegName;Clk;Rst;Port;Public;Signal;BitPos;Default;SW(R/W);HW(W);MCU(W);MISC;Description;INPUT;OUTPUT;INTERRUPT;apbmpu;Psel0;Addr0;Psel1;Addr1;FIX
0x000;PRO_MAC_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_mac_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x004;PRO_MAC_NMI_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_mac_nmi_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x008;PRO_PWR_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_pwr_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x00C;PRO_BB_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_bb_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x010;PRO_BT_MAC_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_bt_mac_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x014;PRO_BT_BB_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_bt_bb_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x018;PRO_BT_BB_NMI_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_bt_bb_nmi_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x01C;PRO_RWBT_IRQ_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_rwbt_irq_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x020;PRO_RWBLE_IRQ_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_rwble_irq_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x024;PRO_RWBT_NMI_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_rwbt_nmi_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x028;PRO_RWBLE_NMI_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_rwble_nmi_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x02C;PRO_SLC0_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_slc0_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x030;PRO_SLC1_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_slc1_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x034;PRO_UHCI0_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_uhci0_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x038;PRO_UHCI1_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_uhci1_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x03C;PRO_TG_T0_LEVEL_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_tg_t0_level_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x040;PRO_TG_T1_LEVEL_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_tg_t1_level_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x044;PRO_TG_WDT_LEVEL_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_tg_wdt_level_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x048;PRO_TG_LACT_LEVEL_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_tg_lact_level_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x04C;PRO_TG1_T0_LEVEL_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_tg1_t0_level_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x050;PRO_TG1_T1_LEVEL_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_tg1_t1_level_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x054;PRO_TG1_WDT_LEVEL_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_tg1_wdt_level_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x058;PRO_TG1_LACT_LEVEL_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_tg1_lact_level_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x05C;PRO_GPIO_INTERRUPT_PRO_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_gpio_interrupt_pro_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x060;PRO_GPIO_INTERRUPT_PRO_NMI_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_gpio_interrupt_pro_nmi_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x064;PRO_GPIO_INTERRUPT_APP_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_gpio_interrupt_app_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x068;PRO_GPIO_INTERRUPT_APP_NMI_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_gpio_interrupt_app_nmi_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x06C;PRO_DEDICATED_GPIO_IN_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_dedicated_gpio_in_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x070;PRO_CPU_INTR_FROM_CPU_0_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_cpu_intr_from_cpu_0_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x074;PRO_CPU_INTR_FROM_CPU_1_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_cpu_intr_from_cpu_1_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x078;PRO_CPU_INTR_FROM_CPU_2_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_cpu_intr_from_cpu_2_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x07C;PRO_CPU_INTR_FROM_CPU_3_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_cpu_intr_from_cpu_3_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x080;PRO_SPI_INTR_1_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_spi_intr_1_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x084;PRO_SPI_INTR_2_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_spi_intr_2_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x088;PRO_SPI_INTR_3_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_spi_intr_3_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x08C;PRO_I2S0_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_i2s0_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x090;PRO_I2S1_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_i2s1_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x094;PRO_UART_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_uart_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x098;PRO_UART1_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_uart1_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x09C;PRO_UART2_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_uart2_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0A0;PRO_SDIO_HOST_INTERRUPT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_sdio_host_interrupt_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0A4;PRO_PWM0_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_pwm0_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0A8;PRO_PWM1_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_pwm1_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0AC;PRO_PWM2_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_pwm2_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0B0;PRO_PWM3_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_pwm3_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0B4;PRO_LEDC_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_ledc_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0B8;PRO_EFUSE_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_efuse_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0BC;PRO_CAN_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_can_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0C0;PRO_USB_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_usb_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0C4;PRO_RTC_CORE_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_rtc_core_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0C8;PRO_RMT_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_rmt_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0CC;PRO_PCNT_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_pcnt_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0D0;PRO_I2C_EXT0_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_i2c_ext0_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0D4;PRO_I2C_EXT1_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_i2c_ext1_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0D8;PRO_RSA_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_rsa_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0DC;PRO_SPI1_DMA_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_spi1_dma_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0E0;PRO_SPI2_DMA_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_spi2_dma_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0E4;PRO_SPI3_DMA_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_spi3_dma_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0E8;PRO_WDG_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_wdg_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0EC;PRO_TIMER_INT1_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_timer_int1_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0F0;PRO_TIMER_INT2_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_timer_int2_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0F4;PRO_TG_T0_EDGE_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_tg_t0_edge_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0F8;PRO_TG_T1_EDGE_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_tg_t1_edge_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x0FC;PRO_TG_WDT_EDGE_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_tg_wdt_edge_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x100;PRO_TG_LACT_EDGE_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_tg_lact_edge_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x104;PRO_TG1_T0_EDGE_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_tg1_t0_edge_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x108;PRO_TG1_T1_EDGE_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_tg1_t1_edge_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x10C;PRO_TG1_WDT_EDGE_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_tg1_wdt_edge_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x110;PRO_TG1_LACT_EDGE_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_tg1_lact_edge_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x114;PRO_CACHE_IA_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_cache_ia_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x118;PRO_SYSTIMER_TARGET0_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_systimer_target0_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x11C;PRO_SYSTIMER_TARGET1_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_systimer_target1_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x120;PRO_SYSTIMER_TARGET2_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_systimer_target2_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x124;PRO_ASSIST_DEBUG_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_assist_debug_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x128;PRO_PMS_PRO_IRAM0_ILG_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_Pms_pro_IRam0_iLg_Intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x12C;PRO_PMS_PRO_DRAM0_ILG_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_Pms_pro_DRam0_iLg_Intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x130;PRO_PMS_PRO_DPORT_ILG_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_Pms_pro_DPort_iLg_Intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x134;PRO_PMS_PRO_AHB_ILG_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_Pms_pro_AHB_iLg_Intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x138;PRO_PMS_PRO_CACHE_ILG_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_Pms_pro_cache_iLg_Intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x13C;PRO_PMS_DMA_APB_I_ILG_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_Pms_DMA_apb_i_iLg_Intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x140;PRO_PMS_DMA_RX_I_ILG_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_Pms_DMA_rx_i_iLg_Intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x144;PRO_PMS_DMA_TX_I_ILG_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_Pms_DMA_tx_i_iLg_Intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x148;PRO_SPI0_REJECT_CACHE_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_spi0_reject_cache_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x14C;PRO_SPI1_REJECT_CPU_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_spi1_reject_cpu_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x150;PRO_DMA_COPY_INTR_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_DMA_copy_intr_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x154;PRO_SPI4_DMA_INT_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_spi4_dma_int_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x158;PRO_SPI_INTR_4_MAP_REG;clk;reset_n;;;;[31:5];27'b0;RO;;;;;;;;;;;;;
;;;;;;pro_spi_intr_4_map;[4:0];5'd16;R/W;;;;;;;PRO;;;;;;
0x15C;PRO_INTR_STATUS_REG_0;clk;reset_n;;;pro_intr_status_0;[31:0];32'h0;RO;;;;;;;;;;;;;
0x160;PRO_INTR_STATUS_REG_1;clk;reset_n;;;pro_intr_status_1;[31:0];32'h0;RO;;;;;;;;;;;;;
0x164;PRO_INTR_STATUS_REG_2;clk;reset_n;;;pro_intr_status_2;[31:0];32'h0;RO;;;;;;;;;;;;;
0x168;CLOCK_GATE_REG;clk;reset_n;;;;[31:2];31'h0;RO;;;;;;;;;;;;;
;;;;;;PRO_NMI_MASK_HW;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;Not;;reg_clk_en;[0];1'b1;R/W;;;;;;;;;;;;;
0xFFC;INTERRUPT_REG_DATE;clk;reset_n;;;;[31:28];4'h0;RO;;;;;;;;;;;;;
;;;;;;interrupt_reg_date;[27:0];28'h1809110;R/W;;;;;;;;;;;;;
