<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(90,290)" to="(90,300)"/>
    <wire from="(310,300)" to="(310,310)"/>
    <wire from="(310,470)" to="(310,490)"/>
    <wire from="(310,310)" to="(370,310)"/>
    <wire from="(40,50)" to="(200,50)"/>
    <wire from="(250,210)" to="(310,210)"/>
    <wire from="(230,400)" to="(310,400)"/>
    <wire from="(390,240)" to="(440,240)"/>
    <wire from="(130,420)" to="(170,420)"/>
    <wire from="(310,490)" to="(410,490)"/>
    <wire from="(370,230)" to="(370,310)"/>
    <wire from="(130,190)" to="(130,200)"/>
    <wire from="(310,380)" to="(310,400)"/>
    <wire from="(390,240)" to="(390,400)"/>
    <wire from="(120,470)" to="(160,470)"/>
    <wire from="(410,250)" to="(440,250)"/>
    <wire from="(390,50)" to="(410,50)"/>
    <wire from="(240,120)" to="(320,120)"/>
    <wire from="(90,290)" to="(180,290)"/>
    <wire from="(120,470)" to="(120,490)"/>
    <wire from="(360,200)" to="(440,200)"/>
    <wire from="(320,100)" to="(320,120)"/>
    <wire from="(150,130)" to="(150,140)"/>
    <wire from="(310,190)" to="(310,210)"/>
    <wire from="(40,130)" to="(150,130)"/>
    <wire from="(40,490)" to="(120,490)"/>
    <wire from="(130,390)" to="(130,420)"/>
    <wire from="(130,190)" to="(190,190)"/>
    <wire from="(40,300)" to="(90,300)"/>
    <wire from="(230,490)" to="(310,490)"/>
    <wire from="(390,50)" to="(390,190)"/>
    <wire from="(310,400)" to="(390,400)"/>
    <wire from="(40,390)" to="(130,390)"/>
    <wire from="(360,120)" to="(360,200)"/>
    <wire from="(150,140)" to="(190,140)"/>
    <wire from="(310,210)" to="(440,210)"/>
    <wire from="(390,190)" to="(440,190)"/>
    <wire from="(240,310)" to="(310,310)"/>
    <wire from="(410,250)" to="(410,490)"/>
    <wire from="(370,230)" to="(440,230)"/>
    <wire from="(320,120)" to="(360,120)"/>
    <wire from="(510,220)" to="(580,220)"/>
    <wire from="(230,50)" to="(390,50)"/>
    <wire from="(40,200)" to="(130,200)"/>
    <comp lib="0" loc="(310,470)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(310,300)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(40,130)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(310,190)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(240,310)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(40,390)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(40,490)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(230,50)" name="NOT Gate"/>
    <comp lib="0" loc="(40,50)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(580,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(240,120)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(230,400)" name="XOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(250,210)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(510,220)" name="AND Gate">
      <a name="size" val="70"/>
      <a name="inputs" val="6"/>
    </comp>
    <comp lib="0" loc="(410,50)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(40,300)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(310,380)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(320,100)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(40,200)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(230,490)" name="XNOR Gate">
      <a name="inputs" val="2"/>
    </comp>
  </circuit>
</project>
