0.7
2020.2
Apr 18 2022
16:05:34
C:/Users/bobbo/Desktop/esercizio_9/esercizio_9.sim/sim_1/synth/timing/xsim/insieme_cose_tb_time_synth.v,1670622971,verilog,,,,Receiver;UARTcomponent;UARTcomponent_0;comunicazione_seriale;control_unit;glbl;pulitore_switch;trasmettitore;uc_receiver,,,,,,,,
C:/Users/bobbo/Desktop/esercizio_9/esercizio_9.srcs/sim_1/new/seriale_tb.vhd,1670622616,vhdl,,,,insieme_cose_tb,,,,,,,,
