module d_flip_flop (
  input d, //dados
  input clk, //clock
  input reset, //reset
  input set, //set
  output q1, //output
  output q2 //negação do output
);
  
  reg reg_q1; //armazena o output 
 
  always @(posedge clk or posedge reset or posedge set) begin
    if (reset) begin
      reg_q1 <= 1'b0; //configura output para zero se reset = 1
    end else if (set) begin
      reg_q1 <= 1'b1; //configura output para 1 se set = 1
    end else begin
      reg_q1 <= d; //atribui os dados como sendo o output
    end
  end
  
  assign q1 = reg_q1;
  assign q2 = ~reg_q1;
  
endmodule