// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and OpenCL
// Version: 2019.2
// Copyright (C) 1986-2019 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

#ifndef _top_HH_
#define _top_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "compute_attention.h"
#include "load_and_rearrange_q.h"
#include "store_output.h"
#include "top_Q_0.h"
#include "top_V_0.h"
#include "top_OUT_0.h"

namespace ap_rtl {

struct top : public sc_module {
    // Port declarations 20
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst;
    sc_in< sc_logic > ap_start;
    sc_out< sc_logic > ap_done;
    sc_out< sc_logic > ap_idle;
    sc_out< sc_logic > ap_ready;
    sc_out< sc_lv<14> > input_data_address0;
    sc_out< sc_logic > input_data_ce0;
    sc_in< sc_lv<32> > input_data_q0;
    sc_out< sc_lv<14> > input_data_address1;
    sc_out< sc_logic > input_data_ce1;
    sc_in< sc_lv<32> > input_data_q1;
    sc_out< sc_lv<12> > output_data_address0;
    sc_out< sc_logic > output_data_ce0;
    sc_out< sc_logic > output_data_we0;
    sc_out< sc_lv<32> > output_data_d0;
    sc_out< sc_lv<12> > output_data_address1;
    sc_out< sc_logic > output_data_ce1;
    sc_out< sc_logic > output_data_we1;
    sc_out< sc_lv<32> > output_data_d1;


    // Module declarations
    top(sc_module_name name);
    SC_HAS_PROCESS(top);

    ~top();

    sc_trace_file* mVcdFile;

    ofstream mHdltvinHandle;
    ofstream mHdltvoutHandle;
    top_Q_0* Q_0_U;
    top_Q_0* Q_1_U;
    top_Q_0* Q_2_U;
    top_Q_0* Q_3_U;
    top_Q_0* K_0_U;
    top_Q_0* K_1_U;
    top_Q_0* K_2_U;
    top_Q_0* K_3_U;
    top_V_0* V_0_U;
    top_V_0* V_1_U;
    top_V_0* V_2_U;
    top_V_0* V_3_U;
    top_OUT_0* OUT_0_U;
    top_OUT_0* OUT_1_U;
    top_OUT_0* OUT_2_U;
    top_OUT_0* OUT_3_U;
    compute_attention* grp_compute_attention_fu_56;
    load_and_rearrange_q* grp_load_and_rearrange_q_fu_92;
    store_output* grp_store_output_fu_122;
    sc_signal< sc_lv<6> > ap_CS_fsm;
    sc_signal< sc_logic > ap_CS_fsm_state1;
    sc_signal< sc_lv<10> > Q_0_address0;
    sc_signal< sc_logic > Q_0_ce0;
    sc_signal< sc_logic > Q_0_we0;
    sc_signal< sc_lv<32> > Q_0_q0;
    sc_signal< sc_lv<10> > Q_0_address1;
    sc_signal< sc_logic > Q_0_ce1;
    sc_signal< sc_logic > Q_0_we1;
    sc_signal< sc_lv<32> > Q_0_q1;
    sc_signal< sc_lv<10> > Q_1_address0;
    sc_signal< sc_logic > Q_1_ce0;
    sc_signal< sc_logic > Q_1_we0;
    sc_signal< sc_lv<32> > Q_1_q0;
    sc_signal< sc_lv<10> > Q_1_address1;
    sc_signal< sc_logic > Q_1_ce1;
    sc_signal< sc_logic > Q_1_we1;
    sc_signal< sc_lv<32> > Q_1_q1;
    sc_signal< sc_lv<10> > Q_2_address0;
    sc_signal< sc_logic > Q_2_ce0;
    sc_signal< sc_logic > Q_2_we0;
    sc_signal< sc_lv<32> > Q_2_q0;
    sc_signal< sc_lv<10> > Q_2_address1;
    sc_signal< sc_logic > Q_2_ce1;
    sc_signal< sc_logic > Q_2_we1;
    sc_signal< sc_lv<32> > Q_2_q1;
    sc_signal< sc_lv<10> > Q_3_address0;
    sc_signal< sc_logic > Q_3_ce0;
    sc_signal< sc_logic > Q_3_we0;
    sc_signal< sc_lv<32> > Q_3_q0;
    sc_signal< sc_lv<10> > Q_3_address1;
    sc_signal< sc_logic > Q_3_ce1;
    sc_signal< sc_logic > Q_3_we1;
    sc_signal< sc_lv<32> > Q_3_q1;
    sc_signal< sc_lv<10> > K_0_address0;
    sc_signal< sc_logic > K_0_ce0;
    sc_signal< sc_logic > K_0_we0;
    sc_signal< sc_lv<32> > K_0_q0;
    sc_signal< sc_lv<10> > K_0_address1;
    sc_signal< sc_logic > K_0_ce1;
    sc_signal< sc_logic > K_0_we1;
    sc_signal< sc_lv<32> > K_0_q1;
    sc_signal< sc_lv<10> > K_1_address0;
    sc_signal< sc_logic > K_1_ce0;
    sc_signal< sc_logic > K_1_we0;
    sc_signal< sc_lv<32> > K_1_q0;
    sc_signal< sc_lv<10> > K_1_address1;
    sc_signal< sc_logic > K_1_ce1;
    sc_signal< sc_logic > K_1_we1;
    sc_signal< sc_lv<32> > K_1_q1;
    sc_signal< sc_lv<10> > K_2_address0;
    sc_signal< sc_logic > K_2_ce0;
    sc_signal< sc_logic > K_2_we0;
    sc_signal< sc_lv<32> > K_2_q0;
    sc_signal< sc_lv<10> > K_2_address1;
    sc_signal< sc_logic > K_2_ce1;
    sc_signal< sc_logic > K_2_we1;
    sc_signal< sc_lv<32> > K_2_q1;
    sc_signal< sc_lv<10> > K_3_address0;
    sc_signal< sc_logic > K_3_ce0;
    sc_signal< sc_logic > K_3_we0;
    sc_signal< sc_lv<32> > K_3_q0;
    sc_signal< sc_lv<10> > K_3_address1;
    sc_signal< sc_logic > K_3_ce1;
    sc_signal< sc_logic > K_3_we1;
    sc_signal< sc_lv<32> > K_3_q1;
    sc_signal< sc_lv<10> > V_0_address0;
    sc_signal< sc_logic > V_0_ce0;
    sc_signal< sc_logic > V_0_we0;
    sc_signal< sc_lv<32> > V_0_q0;
    sc_signal< sc_logic > V_0_ce1;
    sc_signal< sc_logic > V_0_we1;
    sc_signal< sc_lv<10> > V_1_address0;
    sc_signal< sc_logic > V_1_ce0;
    sc_signal< sc_logic > V_1_we0;
    sc_signal< sc_lv<32> > V_1_q0;
    sc_signal< sc_logic > V_1_ce1;
    sc_signal< sc_logic > V_1_we1;
    sc_signal< sc_lv<10> > V_2_address0;
    sc_signal< sc_logic > V_2_ce0;
    sc_signal< sc_logic > V_2_we0;
    sc_signal< sc_lv<32> > V_2_q0;
    sc_signal< sc_logic > V_2_ce1;
    sc_signal< sc_logic > V_2_we1;
    sc_signal< sc_lv<10> > V_3_address0;
    sc_signal< sc_logic > V_3_ce0;
    sc_signal< sc_logic > V_3_we0;
    sc_signal< sc_lv<32> > V_3_q0;
    sc_signal< sc_logic > V_3_ce1;
    sc_signal< sc_logic > V_3_we1;
    sc_signal< sc_lv<10> > OUT_0_address0;
    sc_signal< sc_logic > OUT_0_ce0;
    sc_signal< sc_logic > OUT_0_we0;
    sc_signal< sc_lv<32> > OUT_0_q0;
    sc_signal< sc_logic > OUT_0_ce1;
    sc_signal< sc_lv<32> > OUT_0_q1;
    sc_signal< sc_lv<10> > OUT_1_address0;
    sc_signal< sc_logic > OUT_1_ce0;
    sc_signal< sc_logic > OUT_1_we0;
    sc_signal< sc_lv<32> > OUT_1_q0;
    sc_signal< sc_logic > OUT_1_ce1;
    sc_signal< sc_lv<32> > OUT_1_q1;
    sc_signal< sc_lv<10> > OUT_2_address0;
    sc_signal< sc_logic > OUT_2_ce0;
    sc_signal< sc_logic > OUT_2_we0;
    sc_signal< sc_lv<32> > OUT_2_q0;
    sc_signal< sc_logic > OUT_2_ce1;
    sc_signal< sc_lv<32> > OUT_2_q1;
    sc_signal< sc_lv<10> > OUT_3_address0;
    sc_signal< sc_logic > OUT_3_ce0;
    sc_signal< sc_logic > OUT_3_we0;
    sc_signal< sc_lv<32> > OUT_3_q0;
    sc_signal< sc_logic > OUT_3_ce1;
    sc_signal< sc_lv<32> > OUT_3_q1;
    sc_signal< sc_logic > grp_compute_attention_fu_56_ap_start;
    sc_signal< sc_logic > grp_compute_attention_fu_56_ap_done;
    sc_signal< sc_logic > grp_compute_attention_fu_56_ap_idle;
    sc_signal< sc_logic > grp_compute_attention_fu_56_ap_ready;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_Q_0_address0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_Q_0_ce0;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_Q_0_address1;
    sc_signal< sc_logic > grp_compute_attention_fu_56_Q_0_ce1;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_Q_1_address0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_Q_1_ce0;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_Q_1_address1;
    sc_signal< sc_logic > grp_compute_attention_fu_56_Q_1_ce1;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_Q_2_address0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_Q_2_ce0;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_Q_2_address1;
    sc_signal< sc_logic > grp_compute_attention_fu_56_Q_2_ce1;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_Q_3_address0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_Q_3_ce0;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_Q_3_address1;
    sc_signal< sc_logic > grp_compute_attention_fu_56_Q_3_ce1;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_K_0_address0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_K_0_ce0;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_K_0_address1;
    sc_signal< sc_logic > grp_compute_attention_fu_56_K_0_ce1;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_K_1_address0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_K_1_ce0;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_K_1_address1;
    sc_signal< sc_logic > grp_compute_attention_fu_56_K_1_ce1;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_K_2_address0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_K_2_ce0;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_K_2_address1;
    sc_signal< sc_logic > grp_compute_attention_fu_56_K_2_ce1;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_K_3_address0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_K_3_ce0;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_K_3_address1;
    sc_signal< sc_logic > grp_compute_attention_fu_56_K_3_ce1;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_V_0_address0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_V_0_ce0;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_V_1_address0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_V_1_ce0;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_V_2_address0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_V_2_ce0;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_V_3_address0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_V_3_ce0;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_OUT_0_address0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_OUT_0_ce0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_OUT_0_we0;
    sc_signal< sc_lv<32> > grp_compute_attention_fu_56_OUT_0_d0;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_OUT_1_address0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_OUT_1_ce0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_OUT_1_we0;
    sc_signal< sc_lv<32> > grp_compute_attention_fu_56_OUT_1_d0;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_OUT_2_address0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_OUT_2_ce0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_OUT_2_we0;
    sc_signal< sc_lv<32> > grp_compute_attention_fu_56_OUT_2_d0;
    sc_signal< sc_lv<10> > grp_compute_attention_fu_56_OUT_3_address0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_OUT_3_ce0;
    sc_signal< sc_logic > grp_compute_attention_fu_56_OUT_3_we0;
    sc_signal< sc_lv<32> > grp_compute_attention_fu_56_OUT_3_d0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_ap_start;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_ap_done;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_ap_idle;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_ap_ready;
    sc_signal< sc_lv<14> > grp_load_and_rearrange_q_fu_92_input_data_address0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_input_data_ce0;
    sc_signal< sc_lv<14> > grp_load_and_rearrange_q_fu_92_input_data_address1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_input_data_ce1;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_Q_0_address0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_Q_0_ce0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_Q_0_we0;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_Q_0_d0;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_Q_0_address1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_Q_0_ce1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_Q_0_we1;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_Q_0_d1;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_Q_1_address0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_Q_1_ce0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_Q_1_we0;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_Q_1_d0;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_Q_1_address1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_Q_1_ce1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_Q_1_we1;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_Q_1_d1;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_Q_2_address0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_Q_2_ce0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_Q_2_we0;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_Q_2_d0;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_Q_2_address1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_Q_2_ce1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_Q_2_we1;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_Q_2_d1;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_Q_3_address0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_Q_3_ce0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_Q_3_we0;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_Q_3_d0;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_Q_3_address1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_Q_3_ce1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_Q_3_we1;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_Q_3_d1;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_K_0_address0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_K_0_ce0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_K_0_we0;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_K_0_d0;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_K_0_address1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_K_0_ce1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_K_0_we1;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_K_0_d1;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_K_1_address0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_K_1_ce0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_K_1_we0;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_K_1_d0;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_K_1_address1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_K_1_ce1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_K_1_we1;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_K_1_d1;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_K_2_address0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_K_2_ce0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_K_2_we0;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_K_2_d0;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_K_2_address1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_K_2_ce1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_K_2_we1;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_K_2_d1;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_K_3_address0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_K_3_ce0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_K_3_we0;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_K_3_d0;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_K_3_address1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_K_3_ce1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_K_3_we1;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_K_3_d1;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_V_0_address0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_V_0_ce0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_V_0_we0;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_V_0_d0;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_V_0_address1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_V_0_ce1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_V_0_we1;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_V_0_d1;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_V_1_address0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_V_1_ce0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_V_1_we0;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_V_1_d0;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_V_1_address1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_V_1_ce1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_V_1_we1;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_V_1_d1;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_V_2_address0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_V_2_ce0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_V_2_we0;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_V_2_d0;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_V_2_address1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_V_2_ce1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_V_2_we1;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_V_2_d1;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_V_3_address0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_V_3_ce0;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_V_3_we0;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_V_3_d0;
    sc_signal< sc_lv<10> > grp_load_and_rearrange_q_fu_92_V_3_address1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_V_3_ce1;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_V_3_we1;
    sc_signal< sc_lv<32> > grp_load_and_rearrange_q_fu_92_V_3_d1;
    sc_signal< sc_logic > grp_store_output_fu_122_ap_start;
    sc_signal< sc_logic > grp_store_output_fu_122_ap_done;
    sc_signal< sc_logic > grp_store_output_fu_122_ap_idle;
    sc_signal< sc_logic > grp_store_output_fu_122_ap_ready;
    sc_signal< sc_lv<12> > grp_store_output_fu_122_output_data_address0;
    sc_signal< sc_logic > grp_store_output_fu_122_output_data_ce0;
    sc_signal< sc_logic > grp_store_output_fu_122_output_data_we0;
    sc_signal< sc_lv<32> > grp_store_output_fu_122_output_data_d0;
    sc_signal< sc_lv<12> > grp_store_output_fu_122_output_data_address1;
    sc_signal< sc_logic > grp_store_output_fu_122_output_data_ce1;
    sc_signal< sc_logic > grp_store_output_fu_122_output_data_we1;
    sc_signal< sc_lv<32> > grp_store_output_fu_122_output_data_d1;
    sc_signal< sc_lv<10> > grp_store_output_fu_122_OUT_0_address0;
    sc_signal< sc_logic > grp_store_output_fu_122_OUT_0_ce0;
    sc_signal< sc_lv<10> > grp_store_output_fu_122_OUT_0_address1;
    sc_signal< sc_logic > grp_store_output_fu_122_OUT_0_ce1;
    sc_signal< sc_lv<10> > grp_store_output_fu_122_OUT_1_address0;
    sc_signal< sc_logic > grp_store_output_fu_122_OUT_1_ce0;
    sc_signal< sc_lv<10> > grp_store_output_fu_122_OUT_1_address1;
    sc_signal< sc_logic > grp_store_output_fu_122_OUT_1_ce1;
    sc_signal< sc_lv<10> > grp_store_output_fu_122_OUT_2_address0;
    sc_signal< sc_logic > grp_store_output_fu_122_OUT_2_ce0;
    sc_signal< sc_lv<10> > grp_store_output_fu_122_OUT_2_address1;
    sc_signal< sc_logic > grp_store_output_fu_122_OUT_2_ce1;
    sc_signal< sc_lv<10> > grp_store_output_fu_122_OUT_3_address0;
    sc_signal< sc_logic > grp_store_output_fu_122_OUT_3_ce0;
    sc_signal< sc_lv<10> > grp_store_output_fu_122_OUT_3_address1;
    sc_signal< sc_logic > grp_store_output_fu_122_OUT_3_ce1;
    sc_signal< sc_logic > grp_compute_attention_fu_56_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state3;
    sc_signal< sc_logic > ap_CS_fsm_state4;
    sc_signal< sc_logic > grp_load_and_rearrange_q_fu_92_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state2;
    sc_signal< sc_logic > grp_store_output_fu_122_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state5;
    sc_signal< sc_logic > ap_CS_fsm_state6;
    sc_signal< sc_lv<6> > ap_NS_fsm;
    static const sc_logic ap_const_logic_1;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<6> ap_ST_fsm_state1;
    static const sc_lv<6> ap_ST_fsm_state2;
    static const sc_lv<6> ap_ST_fsm_state3;
    static const sc_lv<6> ap_ST_fsm_state4;
    static const sc_lv<6> ap_ST_fsm_state5;
    static const sc_lv<6> ap_ST_fsm_state6;
    static const sc_lv<32> ap_const_lv32_0;
    static const sc_lv<32> ap_const_lv32_2;
    static const sc_lv<32> ap_const_lv32_3;
    static const sc_lv<32> ap_const_lv32_1;
    static const sc_lv<32> ap_const_lv32_4;
    static const sc_lv<32> ap_const_lv32_5;
    static const bool ap_const_boolean_1;
    // Thread declarations
    void thread_ap_clk_no_reset_();
    void thread_K_0_address0();
    void thread_K_0_address1();
    void thread_K_0_ce0();
    void thread_K_0_ce1();
    void thread_K_0_we0();
    void thread_K_0_we1();
    void thread_K_1_address0();
    void thread_K_1_address1();
    void thread_K_1_ce0();
    void thread_K_1_ce1();
    void thread_K_1_we0();
    void thread_K_1_we1();
    void thread_K_2_address0();
    void thread_K_2_address1();
    void thread_K_2_ce0();
    void thread_K_2_ce1();
    void thread_K_2_we0();
    void thread_K_2_we1();
    void thread_K_3_address0();
    void thread_K_3_address1();
    void thread_K_3_ce0();
    void thread_K_3_ce1();
    void thread_K_3_we0();
    void thread_K_3_we1();
    void thread_OUT_0_address0();
    void thread_OUT_0_ce0();
    void thread_OUT_0_ce1();
    void thread_OUT_0_we0();
    void thread_OUT_1_address0();
    void thread_OUT_1_ce0();
    void thread_OUT_1_ce1();
    void thread_OUT_1_we0();
    void thread_OUT_2_address0();
    void thread_OUT_2_ce0();
    void thread_OUT_2_ce1();
    void thread_OUT_2_we0();
    void thread_OUT_3_address0();
    void thread_OUT_3_ce0();
    void thread_OUT_3_ce1();
    void thread_OUT_3_we0();
    void thread_Q_0_address0();
    void thread_Q_0_address1();
    void thread_Q_0_ce0();
    void thread_Q_0_ce1();
    void thread_Q_0_we0();
    void thread_Q_0_we1();
    void thread_Q_1_address0();
    void thread_Q_1_address1();
    void thread_Q_1_ce0();
    void thread_Q_1_ce1();
    void thread_Q_1_we0();
    void thread_Q_1_we1();
    void thread_Q_2_address0();
    void thread_Q_2_address1();
    void thread_Q_2_ce0();
    void thread_Q_2_ce1();
    void thread_Q_2_we0();
    void thread_Q_2_we1();
    void thread_Q_3_address0();
    void thread_Q_3_address1();
    void thread_Q_3_ce0();
    void thread_Q_3_ce1();
    void thread_Q_3_we0();
    void thread_Q_3_we1();
    void thread_V_0_address0();
    void thread_V_0_ce0();
    void thread_V_0_ce1();
    void thread_V_0_we0();
    void thread_V_0_we1();
    void thread_V_1_address0();
    void thread_V_1_ce0();
    void thread_V_1_ce1();
    void thread_V_1_we0();
    void thread_V_1_we1();
    void thread_V_2_address0();
    void thread_V_2_ce0();
    void thread_V_2_ce1();
    void thread_V_2_we0();
    void thread_V_2_we1();
    void thread_V_3_address0();
    void thread_V_3_ce0();
    void thread_V_3_ce1();
    void thread_V_3_we0();
    void thread_V_3_we1();
    void thread_ap_CS_fsm_state1();
    void thread_ap_CS_fsm_state2();
    void thread_ap_CS_fsm_state3();
    void thread_ap_CS_fsm_state4();
    void thread_ap_CS_fsm_state5();
    void thread_ap_CS_fsm_state6();
    void thread_ap_done();
    void thread_ap_idle();
    void thread_ap_ready();
    void thread_grp_compute_attention_fu_56_ap_start();
    void thread_grp_load_and_rearrange_q_fu_92_ap_start();
    void thread_grp_store_output_fu_122_ap_start();
    void thread_input_data_address0();
    void thread_input_data_address1();
    void thread_input_data_ce0();
    void thread_input_data_ce1();
    void thread_output_data_address0();
    void thread_output_data_address1();
    void thread_output_data_ce0();
    void thread_output_data_ce1();
    void thread_output_data_d0();
    void thread_output_data_d1();
    void thread_output_data_we0();
    void thread_output_data_we1();
    void thread_ap_NS_fsm();
    void thread_hdltv_gen();
};

}

using namespace ap_rtl;

#endif
