[Tianjin_Bus_Route_606_-1-.jpg](https://zh.wikipedia.org/wiki/File:Tianjin_Bus_Route_606_-1-.jpg "fig:Tianjin_Bus_Route_606_-1-.jpg")标牌上的红色七段数码显示器即为最常见的一种数字显示译码器\]\]
**译码器**是[电子技术中的一种多输入多输出的](../Page/电子技术.md "wikilink")[组合逻辑电路](../Page/组合逻辑电路.md "wikilink")，负责将[二进制](../Page/二进制.md "wikilink")[代码翻译为特定的对象](../Page/代码.md "wikilink")（如[逻辑电平等](../Page/逻辑电平.md "wikilink")），功能与[编码器相反](../Page/编码器.md "wikilink")。译码器一般分为通用译码器和数字显示译码器两大类。

数字电路中，译码器（如n线－2<sup>n</sup>线[BCD译码器](../Page/BCD.md "wikilink")）可以担任[多输入多输出](../Page/多输入多输出.md "wikilink")[逻辑门的角色](../Page/逻辑门.md "wikilink")，能将已编码的输入转换成已编码的输出，这里输入和输出的编码是不同的。输入使能信号必须接在译码器上使其正常工作，否则输出将会是一个无效的码字。译码在[多路复用](../Page/多路复用.md "wikilink")、
[七段数码管和](../Page/七段数码管.md "wikilink")[内存地址译码等应用中是必要的](../Page/内存.md "wikilink")。

## 原理

译码器可以由[与门或](../Page/与门.md "wikilink")[与非门来负责输出](../Page/与非门.md "wikilink")。若使用与门，当所有的输入均为高电平时，输出才为高电平，这样的输出称为“高电平有效”的输出；若使用与非门，则当所有的输入均为高电平时，输出才为低电平，这样的输出称为“低电平有效”的输出。

更复杂的译码器是n线－2<sup>n</sup>线类型的[二进制译码器](../Page/二进制.md "wikilink")。这类译码器是一种组合逻辑电路，能从已编码的n个输入，将二进制信息转换为2<sup>n</sup>个独特的输出中最大个数的输出。我们说2<sup>n</sup>个输出的最大个数，是因为当n位已编码信息中有未使用的[位组合时](../Page/位.md "wikilink")，译码器可能会有少於2<sup>n</sup>个输出。

译码器包括2线－4线译码器、3线－8线译码器或4线－16线译码器。在有使能信号输入的情况下，2个2线－4线译码器可以组成1个3线－8线译码器，同样，2个3线－8线译码器可以组成1个4线－16线译码器。在这类电路设计中，2个3线－8线译码器的使能输入都来自於第四个输入端，这一输入在2个3线－8线译码器间起到了选择器的作用t。这使得第四个输入端可以使2个译码器中的任何一个工作，其中第一个译码器产生输出D(0)至D(7)，第二个译码器产生输出D(8)至D(15)。包含使能输入的译码器又称译码器－多路分配器。因此，将第四个输入端作为2个译码器共享的输出就能组成1个4线－16线译码器，能产生16个输出。

## 功-{}-能表

  - 输入：s0，s1，s2
  - 输出：最小项m0，m1，…，m7

## 行选择

[DCC_Decoder.jpg](https://zh.wikipedia.org/wiki/File:DCC_Decoder.jpg "fig:DCC_Decoder.jpg")火车头中的[Digitrax](../Page/Digitrax.md "wikilink")
DH163AT 译码器，安装外壳前。\]\]
大多数[随机存取存储器使用n线](../Page/随机存取存储器.md "wikilink")－2<sup>n</sup>线译码器来将[地址总线上已选择的地址转换为](../Page/地址总线.md "wikilink")[行地址选择线中的一个](../Page/行地址选择.md "wikilink")。

## 指令译码器

在[CPU设计中](../Page/CPU设计.md "wikilink")，指令译码器是[CPU的一部分](../Page/CPU.md "wikilink")，能将存储在[指令寄存器或](../Page/指令寄存器.md "wikilink")[微程序指令中的位元转换为能控制CPU其他部分的控制信号](../Page/微程序.md "wikilink")。

8个寄存器组成的简单CPU会使用指令译码器中的3线－8线逻辑译码器来选择[寄存器文件的源寄存器并输出到](../Page/寄存器文件.md "wikilink")[ALU以及目的寄存器中](../Page/ALU.md "wikilink")，以接受ALU的输出。典型的CPU指令译码器也包括其他很多组件。

## 参见

  - [Endec](../Page/Endec.md "wikilink")
  - [优先编码器](../Page/优先编码器.md "wikilink")

[Category:数字电子](https://zh.wikipedia.org/wiki/Category:数字电子 "wikilink")