
Proyecto 01 esclavo motores.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000242  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000001ce  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000004  00800100  00800100  00000242  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000242  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000274  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000c8  00000000  00000000  000002b4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000a2d  00000000  00000000  0000037c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000081d  00000000  00000000  00000da9  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000614  00000000  00000000  000015c6  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000158  00000000  00000000  00001bdc  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000004a7  00000000  00000000  00001d34  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000154  00000000  00000000  000021db  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000098  00000000  00000000  0000232f  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 6b 00 	jmp	0xd6	; 0xd6 <__vector_24>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	ee ec       	ldi	r30, 0xCE	; 206
  7c:	f1 e0       	ldi	r31, 0x01	; 1
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a0 30       	cpi	r26, 0x00	; 0
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a0 e0       	ldi	r26, 0x00	; 0
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a4 30       	cpi	r26, 0x04	; 4
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 68 00 	call	0xd0	; 0xd0 <main>
  9e:	0c 94 e5 00 	jmp	0x1ca	; 0x1ca <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <initslave>:

//Inicializar Esclavo

void initslave(uint8_t SlaveAddress)
{
	DDRC &= ~((1<<PORTC4)|(1<<PORTC5)); //Pines I2c como entradas
  a6:	97 b1       	in	r25, 0x07	; 7
  a8:	9f 7c       	andi	r25, 0xCF	; 207
  aa:	97 b9       	out	0x07, r25	; 7
	TWAR =SlaveAddress<<1; //nombre o direccion sin general call
  ac:	88 0f       	add	r24, r24
  ae:	80 93 ba 00 	sts	0x00BA, r24	; 0x8000ba <__TEXT_REGION_LENGTH__+0x7f80ba>
	TWCR = (1<<TWEA)|(1<<TWEN)|(1<<TWIE)|(1<<TWINT); //Habilitamos I2C,ACK automatico, ISR habilitadas
  b2:	85 ec       	ldi	r24, 0xC5	; 197
  b4:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
  b8:	08 95       	ret

000000ba <setup>:

/********************************/
// NON-Interrupt subroutines
void setup()
{
	cli();
  ba:	f8 94       	cli
	initslave(slave2);
  bc:	80 e4       	ldi	r24, 0x40	; 64
  be:	0e 94 53 00 	call	0xa6	; 0xa6 <initslave>
	initPWM();
  c2:	0e 94 cf 00 	call	0x19e	; 0x19e <initPWM>
	DDRD |= (1<<PORTD5);
  c6:	8a b1       	in	r24, 0x0a	; 10
  c8:	80 62       	ori	r24, 0x20	; 32
  ca:	8a b9       	out	0x0a, r24	; 10
	sei();
  cc:	78 94       	sei
  ce:	08 95       	ret

000000d0 <main>:

/****************************************/
// Main Function
int main(void)
{
	setup();
  d0:	0e 94 5d 00 	call	0xba	; 0xba <setup>
  d4:	ff cf       	rjmp	.-2      	; 0xd4 <main+0x4>

000000d6 <__vector_24>:


/*******************************/
//Interrupt subroutines
ISR(TWI_vect)
{
  d6:	1f 92       	push	r1
  d8:	0f 92       	push	r0
  da:	0f b6       	in	r0, 0x3f	; 63
  dc:	0f 92       	push	r0
  de:	11 24       	eor	r1, r1
  e0:	8f 93       	push	r24
  e2:	ef 93       	push	r30
  e4:	ff 93       	push	r31
	uint8_t estado= TWSR&0xF8; //estado sera el por que ocurrio la interrupción
  e6:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
  ea:	88 7f       	andi	r24, 0xF8	; 248
	switch (estado){
  ec:	80 39       	cpi	r24, 0x90	; 144
  ee:	e1 f0       	breq	.+56     	; 0x128 <__vector_24+0x52>
  f0:	60 f4       	brcc	.+24     	; 0x10a <__vector_24+0x34>
  f2:	80 36       	cpi	r24, 0x60	; 96
  f4:	a9 f0       	breq	.+42     	; 0x120 <__vector_24+0x4a>
  f6:	20 f4       	brcc	.+8      	; 0x100 <__vector_24+0x2a>
  f8:	8a 30       	cpi	r24, 0x0A	; 10
  fa:	09 f4       	brne	.+2      	; 0xfe <__vector_24+0x28>
  fc:	41 c0       	rjmp	.+130    	; 0x180 <__vector_24+0xaa>
  fe:	44 c0       	rjmp	.+136    	; 0x188 <__vector_24+0xb2>
 100:	80 37       	cpi	r24, 0x70	; 112
 102:	71 f0       	breq	.+28     	; 0x120 <__vector_24+0x4a>
 104:	80 38       	cpi	r24, 0x80	; 128
 106:	81 f0       	breq	.+32     	; 0x128 <__vector_24+0x52>
 108:	3f c0       	rjmp	.+126    	; 0x188 <__vector_24+0xb2>
 10a:	88 3b       	cpi	r24, 0xB8	; 184
 10c:	79 f1       	breq	.+94     	; 0x16c <__vector_24+0x96>
 10e:	18 f4       	brcc	.+6      	; 0x116 <__vector_24+0x40>
 110:	88 3a       	cpi	r24, 0xA8	; 168
 112:	61 f1       	breq	.+88     	; 0x16c <__vector_24+0x96>
 114:	39 c0       	rjmp	.+114    	; 0x188 <__vector_24+0xb2>
 116:	80 3c       	cpi	r24, 0xC0	; 192
 118:	69 f1       	breq	.+90     	; 0x174 <__vector_24+0x9e>
 11a:	88 3c       	cpi	r24, 0xC8	; 200
 11c:	59 f1       	breq	.+86     	; 0x174 <__vector_24+0x9e>
 11e:	34 c0       	rjmp	.+104    	; 0x188 <__vector_24+0xb2>
		case 0x60:
		case 0x70://es un GNRL call o un SLA+W
		TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 120:	85 ec       	ldi	r24, 0xC5	; 197
 122:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		break;
 126:	33 c0       	rjmp	.+102    	; 0x18e <__vector_24+0xb8>
		
		case 0x80:// me escribieron o mandaron algoy mande el ack
		case 0x90://escribieron a todos y mande el ack
		if (indicereceipt==0)//Primera recepción
 128:	80 91 03 01 	lds	r24, 0x0103	; 0x800103 <indicereceipt>
 12c:	81 11       	cpse	r24, r1
 12e:	08 c0       	rjmp	.+16     	; 0x140 <__vector_24+0x6a>
		{
			DC= TWDR; //Motor DC encendido o apagado
 130:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 134:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <DC>
			indicereceipt=1; 
 138:	81 e0       	ldi	r24, 0x01	; 1
 13a:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <indicereceipt>
 13e:	12 c0       	rjmp	.+36     	; 0x164 <__vector_24+0x8e>
		}else if (indicereceipt==1)//segunda recepción
 140:	81 30       	cpi	r24, 0x01	; 1
 142:	41 f4       	brne	.+16     	; 0x154 <__vector_24+0x7e>
		{
			stepper=TWDR;
 144:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 148:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <stepper>
			indicereceipt=2;
 14c:	82 e0       	ldi	r24, 0x02	; 2
 14e:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <indicereceipt>
 152:	08 c0       	rjmp	.+16     	; 0x164 <__vector_24+0x8e>
			
		}else if (indicereceipt==2)//tercera recepción
 154:	82 30       	cpi	r24, 0x02	; 2
 156:	31 f4       	brne	.+12     	; 0x164 <__vector_24+0x8e>
		{
			servo=TWDR;
 158:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 15c:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
			indicereceipt=0;
 160:	10 92 03 01 	sts	0x0103, r1	; 0x800103 <indicereceipt>
		}
		TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 164:	85 ec       	ldi	r24, 0xC5	; 197
 166:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		break;
 16a:	11 c0       	rjmp	.+34     	; 0x18e <__vector_24+0xb8>
		
		case 0xA8: //SLA+R
		case 0xB8://Dato mandamos un dato y nos regresaron por otro
		//TWDR=VALOR;
		TWCR=  (1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 16c:	85 ec       	ldi	r24, 0xC5	; 197
 16e:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		break;
 172:	0d c0       	rjmp	.+26     	; 0x18e <__vector_24+0xb8>
		case 0xC0:
		case 0xC8: //Dato enviado y no ACK o se envio el ultimo dato.
		TWCR=0;
 174:	ec eb       	ldi	r30, 0xBC	; 188
 176:	f0 e0       	ldi	r31, 0x00	; 0
 178:	10 82       	st	Z, r1
		TWCR=  (1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 17a:	85 e4       	ldi	r24, 0x45	; 69
 17c:	80 83       	st	Z, r24
		break;
 17e:	07 c0       	rjmp	.+14     	; 0x18e <__vector_24+0xb8>
		case 0x0A: //STOP o REPEATED start
		TWCR= (1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 180:	85 ec       	ldi	r24, 0xC5	; 197
 182:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		break;
 186:	03 c0       	rjmp	.+6      	; 0x18e <__vector_24+0xb8>
		default:
		TWCR= (1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 188:	85 ec       	ldi	r24, 0xC5	; 197
 18a:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		break;
	}
}
 18e:	ff 91       	pop	r31
 190:	ef 91       	pop	r30
 192:	8f 91       	pop	r24
 194:	0f 90       	pop	r0
 196:	0f be       	out	0x3f, r0	; 63
 198:	0f 90       	pop	r0
 19a:	1f 90       	pop	r1
 19c:	18 95       	reti

0000019e <initPWM>:
 */ 
#include "PWM.h"

void initPWM()
{
	DDRB |= (1<<DDB1)|(1<<DDB2);
 19e:	84 b1       	in	r24, 0x04	; 4
 1a0:	86 60       	ori	r24, 0x06	; 6
 1a2:	84 b9       	out	0x04, r24	; 4
	TCCR1A = 0;
 1a4:	e0 e8       	ldi	r30, 0x80	; 128
 1a6:	f0 e0       	ldi	r31, 0x00	; 0
 1a8:	10 82       	st	Z, r1
	TCCR1A |= (1<< COM1A1)|(1<<COM1B1)|(1<<WGM11); //PWM No invertido,compare match A y B
 1aa:	80 81       	ld	r24, Z
 1ac:	82 6a       	ori	r24, 0xA2	; 162
 1ae:	80 83       	st	Z, r24
	TCCR1B=0;
 1b0:	e1 e8       	ldi	r30, 0x81	; 129
 1b2:	f0 e0       	ldi	r31, 0x00	; 0
 1b4:	10 82       	st	Z, r1
	TCCR1B |= (1 << WGM13) | (1 << WGM12) |(1<<CS11);
 1b6:	80 81       	ld	r24, Z
 1b8:	8a 61       	ori	r24, 0x1A	; 26
 1ba:	80 83       	st	Z, r24
	ICR1 = 40000;
 1bc:	80 e4       	ldi	r24, 0x40	; 64
 1be:	9c e9       	ldi	r25, 0x9C	; 156
 1c0:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 1c4:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
 1c8:	08 95       	ret

000001ca <_exit>:
 1ca:	f8 94       	cli

000001cc <__stop_program>:
 1cc:	ff cf       	rjmp	.-2      	; 0x1cc <__stop_program>
