TimeQuest Timing Analyzer report for ProcessorV1
Wed Mar 20 21:35:28 2013
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name      ; ProcessorV1                                      ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20Q240C8                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 5.55 MHz ; 5.55 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -179.245 ; -6048.400     ;
+-------+----------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.941 ; -123.629              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                              ;
+----------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -179.245 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 180.291    ;
; -178.822 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.006      ; 179.868    ;
; -178.691 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 179.731    ;
; -178.517 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 179.557    ;
; -178.422 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 179.462    ;
; -178.379 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 179.419    ;
; -178.365 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 179.405    ;
; -178.271 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 179.311    ;
; -178.268 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 179.308    ;
; -178.234 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 179.274    ;
; -178.094 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 179.134    ;
; -178.025 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 179.065    ;
; -177.999 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 179.039    ;
; -177.956 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 178.996    ;
; -177.942 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 178.982    ;
; -177.848 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 178.888    ;
; -177.814 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 178.854    ;
; -177.811 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 178.851    ;
; -177.736 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 178.776    ;
; -177.699 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 178.739    ;
; -177.686 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 178.726    ;
; -177.605 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 178.645    ;
; -177.602 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 178.642    ;
; -177.482 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 178.522    ;
; -177.456 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 178.502    ;
; -177.391 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 178.431    ;
; -177.362 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 178.402    ;
; -177.313 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 178.353    ;
; -177.276 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 178.316    ;
; -177.264 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 178.304    ;
; -177.263 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 178.303    ;
; -177.182 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 178.222    ;
; -177.104 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 178.150    ;
; -177.059 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 178.099    ;
; -177.033 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.006      ; 178.079    ;
; -177.019 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 178.065    ;
; -176.946 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 177.992    ;
; -176.939 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 177.979    ;
; -176.868 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 177.914    ;
; -176.841 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 177.881    ;
; -176.789 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 177.835    ;
; -176.779 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 177.825    ;
; -176.715 ; control_unit_230:inst10|stage[23] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 177.761    ;
; -176.681 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.006      ; 177.727    ;
; -176.596 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.006      ; 177.642    ;
; -176.593 ; control_unit_230:inst10|stage[26] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 177.639    ;
; -176.523 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.006      ; 177.569    ;
; -176.471 ; control_unit_230:inst10|stage[24] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 177.517    ;
; -176.445 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.006      ; 177.491    ;
; -176.392 ; control_unit_230:inst10|stage[28] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 177.438    ;
; -176.366 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.006      ; 177.412    ;
; -176.356 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.006      ; 177.402    ;
; -176.349 ; control_unit_230:inst10|stage[25] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 177.395    ;
; -176.292 ; control_unit_230:inst10|stage[23] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.006      ; 177.338    ;
; -176.273 ; control_unit_230:inst10|stage[29] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 177.319    ;
; -176.268 ; control_unit_230:inst10|stage[27] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 177.314    ;
; -176.170 ; control_unit_230:inst10|stage[26] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.006      ; 177.216    ;
; -176.048 ; control_unit_230:inst10|stage[24] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.006      ; 177.094    ;
; -176.013 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 177.053    ;
; -175.969 ; control_unit_230:inst10|stage[28] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.006      ; 177.015    ;
; -175.927 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 176.967    ;
; -175.926 ; control_unit_230:inst10|stage[25] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.006      ; 176.972    ;
; -175.850 ; control_unit_230:inst10|stage[29] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.006      ; 176.896    ;
; -175.845 ; control_unit_230:inst10|stage[27] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.006      ; 176.891    ;
; -175.841 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|stage[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 176.881    ;
; -175.836 ; control_unit_230:inst10|stage[30] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 176.882    ;
; -175.755 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|stage[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 176.795    ;
; -175.669 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|stage[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 176.709    ;
; -175.459 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.493    ;
; -175.413 ; control_unit_230:inst10|stage[30] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.006      ; 176.459    ;
; -175.373 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.407    ;
; -175.287 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|stage[29] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.321    ;
; -175.285 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.319    ;
; -175.201 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|stage[28] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.235    ;
; -175.199 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.233    ;
; -175.190 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.224    ;
; -175.189 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|stage[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 176.229    ;
; -175.147 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.181    ;
; -175.133 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.167    ;
; -175.115 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|stage[27] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.149    ;
; -175.113 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|stage[29] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.147    ;
; -175.104 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.138    ;
; -175.092 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|stage[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 176.132    ;
; -175.061 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.095    ;
; -175.047 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.081    ;
; -175.039 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.073    ;
; -175.027 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|stage[28] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.061    ;
; -175.018 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|stage[29] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.052    ;
; -175.002 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.036    ;
; -174.975 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|stage[29] ; clock        ; clock       ; 1.000        ; -0.006     ; 176.009    ;
; -174.961 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|stage[29] ; clock        ; clock       ; 1.000        ; -0.006     ; 175.995    ;
; -174.957 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|stage[24] ; clock        ; clock       ; 1.000        ; 0.000      ; 175.997    ;
; -174.953 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; -0.006     ; 175.987    ;
; -174.941 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|stage[27] ; clock        ; clock       ; 1.000        ; -0.006     ; 175.975    ;
; -174.932 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|stage[28] ; clock        ; clock       ; 1.000        ; -0.006     ; 175.966    ;
; -174.916 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; -0.006     ; 175.950    ;
; -174.889 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|stage[28] ; clock        ; clock       ; 1.000        ; -0.006     ; 175.923    ;
; -174.875 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|stage[28] ; clock        ; clock       ; 1.000        ; -0.006     ; 175.909    ;
; -174.867 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|stage[29] ; clock        ; clock       ; 1.000        ; -0.006     ; 175.901    ;
; -174.846 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|stage[27] ; clock        ; clock       ; 1.000        ; -0.006     ; 175.880    ;
+----------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; control_unit_230:inst10|ir_enable             ; control_unit_230:inst10|ir_enable                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_unit_230:inst10|rf_write              ; control_unit_230:inst10|rf_write                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 1.261 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[20]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.567      ;
; 1.261 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[21]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.567      ;
; 1.261 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[23]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.567      ;
; 1.261 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[22]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.567      ;
; 1.804 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.110      ;
; 1.804 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.110      ;
; 1.804 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.110      ;
; 1.804 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.110      ;
; 1.804 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.110      ;
; 1.804 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.110      ;
; 1.804 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.110      ;
; 1.804 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.110      ;
; 2.344 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.004      ; 2.654      ;
; 2.344 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.004      ; 2.654      ;
; 2.344 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 0.004      ; 2.654      ;
; 2.344 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.004      ; 2.654      ;
; 2.344 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 0.004      ; 2.654      ;
; 2.344 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 0.004      ; 2.654      ;
; 2.344 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.004      ; 2.654      ;
; 2.344 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.004      ; 2.654      ;
; 2.369 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.675      ;
; 2.369 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.675      ;
; 2.369 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.675      ;
; 2.369 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.675      ;
; 2.369 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.675      ;
; 2.369 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.675      ;
; 2.369 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.675      ;
; 2.369 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.675      ;
; 2.619 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.925      ;
; 2.619 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.925      ;
; 2.619 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.925      ;
; 2.619 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.925      ;
; 2.619 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.925      ;
; 2.619 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.925      ;
; 2.619 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.925      ;
; 2.619 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.925      ;
; 2.755 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10]                         ; clock        ; clock       ; 0.000        ; 0.004      ; 3.065      ;
; 2.909 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.004      ; 3.219      ;
; 2.909 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.004      ; 3.219      ;
; 2.909 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 0.004      ; 3.219      ;
; 2.909 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.004      ; 3.219      ;
; 2.909 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 0.004      ; 3.219      ;
; 2.909 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 0.004      ; 3.219      ;
; 2.909 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.004      ; 3.219      ;
; 2.909 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.004      ; 3.219      ;
; 2.942 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.248      ;
; 2.942 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.248      ;
; 2.942 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.248      ;
; 2.942 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.248      ;
; 2.942 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.248      ;
; 2.942 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.248      ;
; 2.942 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.248      ;
; 2.942 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.248      ;
; 3.087 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[21] ; control_unit_230:inst10|rf_write                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 3.393      ;
; 3.159 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.004      ; 3.469      ;
; 3.159 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.004      ; 3.469      ;
; 3.159 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 0.004      ; 3.469      ;
; 3.159 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.004      ; 3.469      ;
; 3.159 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 0.004      ; 3.469      ;
; 3.159 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 0.004      ; 3.469      ;
; 3.159 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.004      ; 3.469      ;
; 3.159 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.004      ; 3.469      ;
; 3.334 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[20] ; control_unit_230:inst10|rf_write                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 3.640      ;
; 3.482 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.004      ; 3.792      ;
; 3.482 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.004      ; 3.792      ;
; 3.482 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 0.004      ; 3.792      ;
; 3.482 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.004      ; 3.792      ;
; 3.482 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 0.004      ; 3.792      ;
; 3.482 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 0.004      ; 3.792      ;
; 3.482 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.004      ; 3.792      ;
; 3.482 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.004      ; 3.792      ;
; 3.767 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[23] ; control_unit_230:inst10|rf_write                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 4.073      ;
; 3.811 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[22] ; control_unit_230:inst10|rf_write                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 4.117      ;
; 4.183 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; 0.017      ; 4.506      ;
; 4.183 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[9]                          ; clock        ; clock       ; 0.000        ; 0.017      ; 4.506      ;
; 4.183 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; clock        ; clock       ; 0.000        ; 0.017      ; 4.506      ;
; 5.002 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]                          ; clock        ; clock       ; 0.000        ; 0.009      ; 5.317      ;
; 5.002 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]                          ; clock        ; clock       ; 0.000        ; 0.009      ; 5.317      ;
; 5.002 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]                          ; clock        ; clock       ; 0.000        ; 0.009      ; 5.317      ;
; 5.002 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]                          ; clock        ; clock       ; 0.000        ; 0.009      ; 5.317      ;
; 5.002 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[12]                         ; clock        ; clock       ; 0.000        ; 0.009      ; 5.317      ;
; 5.002 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[13]                         ; clock        ; clock       ; 0.000        ; 0.009      ; 5.317      ;
; 5.002 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; 0.009      ; 5.317      ;
; 5.002 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[8]                          ; clock        ; clock       ; 0.000        ; 0.009      ; 5.317      ;
; 5.320 ; control_unit_230:inst10|stage[31]             ; control_unit_230:inst10|stage[0]                                      ; clock        ; clock       ; 0.000        ; 0.006      ; 5.632      ;
; 5.365 ; control_unit_230:inst10|stage[31]             ; control_unit_230:inst10|stage[2]                                      ; clock        ; clock       ; 0.000        ; 0.006      ; 5.677      ;
; 5.428 ; control_unit_230:inst10|rf_write              ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.009      ; 5.743      ;
; 5.428 ; control_unit_230:inst10|rf_write              ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.009      ; 5.743      ;
; 5.428 ; control_unit_230:inst10|rf_write              ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.009      ; 5.743      ;
; 5.428 ; control_unit_230:inst10|rf_write              ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.009      ; 5.743      ;
; 5.428 ; control_unit_230:inst10|rf_write              ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.009      ; 5.743      ;
; 5.428 ; control_unit_230:inst10|rf_write              ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 0.009      ; 5.743      ;
; 5.428 ; control_unit_230:inst10|rf_write              ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.009      ; 5.743      ;
; 5.428 ; control_unit_230:inst10|rf_write              ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.009      ; 5.743      ;
; 5.798 ; control_unit_230:inst10|stage[31]             ; control_unit_230:inst10|stage[1]                                      ; clock        ; clock       ; 0.000        ; 0.006      ; 6.110      ;
; 5.843 ; control_unit_230:inst10|stage[31]             ; control_unit_230:inst10|stage[3]                                      ; clock        ; clock       ; 0.000        ; 0.006      ; 6.155      ;
; 5.881 ; control_unit_230:inst10|stage[31]             ; control_unit_230:inst10|stage[4]                                      ; clock        ; clock       ; 0.000        ; 0.006      ; 6.193      ;
; 5.967 ; control_unit_230:inst10|stage[31]             ; control_unit_230:inst10|stage[5]                                      ; clock        ; clock       ; 0.000        ; 0.006      ; 6.279      ;
+-------+-----------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clock ; Rise       ; clock                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|ir_enable             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|ir_enable             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|rf_write              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|rf_write              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[10]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[10]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[11]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[11]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[12]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[12]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[13]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[13]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[14]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[14]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[15]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[15]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[16]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[16]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[17]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[17]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[18]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[18]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[19]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[19]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[20]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[20]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[21]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[21]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[22]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[22]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[23]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[23]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[24]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[24]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[25]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[25]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[26]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[26]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[27]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[27]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[28]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[28]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[29]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[29]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[30]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[30]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[31]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[31]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[3]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[3]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[4]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[4]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[5]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[5]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[6]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[6]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[7]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[7]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[8]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[8]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[9]              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+------------------+------------+---------+---------+------------+-----------------+
; Data Port        ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+------------------+------------+---------+---------+------------+-----------------+
; Reg1Input[*]     ; clock      ; 5.935   ; 5.935   ; Rise       ; clock           ;
;  Reg1Input[0]    ; clock      ; 0.286   ; 0.286   ; Rise       ; clock           ;
;  Reg1Input[1]    ; clock      ; 5.240   ; 5.240   ; Rise       ; clock           ;
;  Reg1Input[2]    ; clock      ; -0.140  ; -0.140  ; Rise       ; clock           ;
;  Reg1Input[3]    ; clock      ; 5.935   ; 5.935   ; Rise       ; clock           ;
;  Reg1Input[4]    ; clock      ; 4.293   ; 4.293   ; Rise       ; clock           ;
;  Reg1Input[5]    ; clock      ; 3.352   ; 3.352   ; Rise       ; clock           ;
;  Reg1Input[6]    ; clock      ; 5.261   ; 5.261   ; Rise       ; clock           ;
;  Reg1Input[7]    ; clock      ; 4.317   ; 4.317   ; Rise       ; clock           ;
;  Reg1Input[8]    ; clock      ; 5.019   ; 5.019   ; Rise       ; clock           ;
;  Reg1Input[9]    ; clock      ; 5.617   ; 5.617   ; Rise       ; clock           ;
;  Reg1Input[10]   ; clock      ; 0.068   ; 0.068   ; Rise       ; clock           ;
;  Reg1Input[11]   ; clock      ; 5.501   ; 5.501   ; Rise       ; clock           ;
;  Reg1Input[12]   ; clock      ; 5.022   ; 5.022   ; Rise       ; clock           ;
;  Reg1Input[13]   ; clock      ; 4.408   ; 4.408   ; Rise       ; clock           ;
;  Reg1Input[14]   ; clock      ; 5.028   ; 5.028   ; Rise       ; clock           ;
;  Reg1Input[15]   ; clock      ; 4.651   ; 4.651   ; Rise       ; clock           ;
; Reg2Input[*]     ; clock      ; 5.621   ; 5.621   ; Rise       ; clock           ;
;  Reg2Input[0]    ; clock      ; 0.255   ; 0.255   ; Rise       ; clock           ;
;  Reg2Input[1]    ; clock      ; 5.065   ; 5.065   ; Rise       ; clock           ;
;  Reg2Input[2]    ; clock      ; 0.533   ; 0.533   ; Rise       ; clock           ;
;  Reg2Input[3]    ; clock      ; 4.531   ; 4.531   ; Rise       ; clock           ;
;  Reg2Input[4]    ; clock      ; 5.269   ; 5.269   ; Rise       ; clock           ;
;  Reg2Input[5]    ; clock      ; 4.999   ; 4.999   ; Rise       ; clock           ;
;  Reg2Input[6]    ; clock      ; 5.621   ; 5.621   ; Rise       ; clock           ;
;  Reg2Input[7]    ; clock      ; 5.062   ; 5.062   ; Rise       ; clock           ;
;  Reg2Input[8]    ; clock      ; 5.271   ; 5.271   ; Rise       ; clock           ;
;  Reg2Input[9]    ; clock      ; 5.312   ; 5.312   ; Rise       ; clock           ;
;  Reg2Input[10]   ; clock      ; 5.220   ; 5.220   ; Rise       ; clock           ;
;  Reg2Input[11]   ; clock      ; -0.028  ; -0.028  ; Rise       ; clock           ;
;  Reg2Input[12]   ; clock      ; 4.920   ; 4.920   ; Rise       ; clock           ;
;  Reg2Input[13]   ; clock      ; 5.226   ; 5.226   ; Rise       ; clock           ;
;  Reg2Input[14]   ; clock      ; 5.211   ; 5.211   ; Rise       ; clock           ;
;  Reg2Input[15]   ; clock      ; 5.493   ; 5.493   ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 5.669   ; 5.669   ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 5.450   ; 5.450   ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 5.669   ; 5.669   ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 4.573   ; 4.573   ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 5.357   ; 5.357   ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 5.204   ; 5.204   ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 5.230   ; 5.230   ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 4.242   ; 4.242   ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 5.662   ; 5.662   ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 4.456   ; 4.456   ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 5.577   ; 5.577   ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 4.484   ; 4.484   ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 5.153   ; 5.153   ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 4.630   ; 4.630   ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 5.464   ; 5.464   ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 5.114   ; 5.114   ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 4.353   ; 4.353   ; Rise       ; clock           ;
; reset            ; clock      ; 180.039 ; 180.039 ; Rise       ; clock           ;
+------------------+------------+---------+---------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Reg1Input[*]     ; clock      ; 0.406  ; 0.406  ; Rise       ; clock           ;
;  Reg1Input[0]    ; clock      ; -0.020 ; -0.020 ; Rise       ; clock           ;
;  Reg1Input[1]    ; clock      ; -4.974 ; -4.974 ; Rise       ; clock           ;
;  Reg1Input[2]    ; clock      ; 0.406  ; 0.406  ; Rise       ; clock           ;
;  Reg1Input[3]    ; clock      ; -5.669 ; -5.669 ; Rise       ; clock           ;
;  Reg1Input[4]    ; clock      ; -4.027 ; -4.027 ; Rise       ; clock           ;
;  Reg1Input[5]    ; clock      ; -3.086 ; -3.086 ; Rise       ; clock           ;
;  Reg1Input[6]    ; clock      ; -4.995 ; -4.995 ; Rise       ; clock           ;
;  Reg1Input[7]    ; clock      ; -4.051 ; -4.051 ; Rise       ; clock           ;
;  Reg1Input[8]    ; clock      ; -4.753 ; -4.753 ; Rise       ; clock           ;
;  Reg1Input[9]    ; clock      ; -5.351 ; -5.351 ; Rise       ; clock           ;
;  Reg1Input[10]   ; clock      ; 0.198  ; 0.198  ; Rise       ; clock           ;
;  Reg1Input[11]   ; clock      ; -5.235 ; -5.235 ; Rise       ; clock           ;
;  Reg1Input[12]   ; clock      ; -4.756 ; -4.756 ; Rise       ; clock           ;
;  Reg1Input[13]   ; clock      ; -4.142 ; -4.142 ; Rise       ; clock           ;
;  Reg1Input[14]   ; clock      ; -4.762 ; -4.762 ; Rise       ; clock           ;
;  Reg1Input[15]   ; clock      ; -4.385 ; -4.385 ; Rise       ; clock           ;
; Reg2Input[*]     ; clock      ; 0.294  ; 0.294  ; Rise       ; clock           ;
;  Reg2Input[0]    ; clock      ; 0.011  ; 0.011  ; Rise       ; clock           ;
;  Reg2Input[1]    ; clock      ; -4.799 ; -4.799 ; Rise       ; clock           ;
;  Reg2Input[2]    ; clock      ; -0.267 ; -0.267 ; Rise       ; clock           ;
;  Reg2Input[3]    ; clock      ; -4.265 ; -4.265 ; Rise       ; clock           ;
;  Reg2Input[4]    ; clock      ; -5.003 ; -5.003 ; Rise       ; clock           ;
;  Reg2Input[5]    ; clock      ; -4.733 ; -4.733 ; Rise       ; clock           ;
;  Reg2Input[6]    ; clock      ; -5.355 ; -5.355 ; Rise       ; clock           ;
;  Reg2Input[7]    ; clock      ; -4.796 ; -4.796 ; Rise       ; clock           ;
;  Reg2Input[8]    ; clock      ; -5.005 ; -5.005 ; Rise       ; clock           ;
;  Reg2Input[9]    ; clock      ; -5.046 ; -5.046 ; Rise       ; clock           ;
;  Reg2Input[10]   ; clock      ; -4.954 ; -4.954 ; Rise       ; clock           ;
;  Reg2Input[11]   ; clock      ; 0.294  ; 0.294  ; Rise       ; clock           ;
;  Reg2Input[12]   ; clock      ; -4.654 ; -4.654 ; Rise       ; clock           ;
;  Reg2Input[13]   ; clock      ; -4.960 ; -4.960 ; Rise       ; clock           ;
;  Reg2Input[14]   ; clock      ; -4.945 ; -4.945 ; Rise       ; clock           ;
;  Reg2Input[15]   ; clock      ; -5.227 ; -5.227 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; -3.976 ; -3.976 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; -5.184 ; -5.184 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; -5.403 ; -5.403 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; -4.307 ; -4.307 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; -5.091 ; -5.091 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; -4.938 ; -4.938 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; -4.964 ; -4.964 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; -3.976 ; -3.976 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; -5.396 ; -5.396 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; -4.190 ; -4.190 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; -5.311 ; -5.311 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; -4.218 ; -4.218 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; -4.887 ; -4.887 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; -4.364 ; -4.364 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; -5.198 ; -5.198 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; -4.848 ; -4.848 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; -4.087 ; -4.087 ; Rise       ; clock           ;
; reset            ; clock      ; -4.650 ; -4.650 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; IRA[*]        ; clock      ; 10.594 ; 10.594 ; Rise       ; clock           ;
;  IRA[0]       ; clock      ; 9.794  ; 9.794  ; Rise       ; clock           ;
;  IRA[1]       ; clock      ; 9.008  ; 9.008  ; Rise       ; clock           ;
;  IRA[2]       ; clock      ; 9.412  ; 9.412  ; Rise       ; clock           ;
;  IRA[3]       ; clock      ; 10.594 ; 10.594 ; Rise       ; clock           ;
; IRB[*]        ; clock      ; 10.579 ; 10.579 ; Rise       ; clock           ;
;  IRB[0]       ; clock      ; 9.000  ; 9.000  ; Rise       ; clock           ;
;  IRB[1]       ; clock      ; 10.579 ; 10.579 ; Rise       ; clock           ;
;  IRB[2]       ; clock      ; 8.782  ; 8.782  ; Rise       ; clock           ;
;  IRB[3]       ; clock      ; 9.495  ; 9.495  ; Rise       ; clock           ;
; RF1[*]        ; clock      ; 10.772 ; 10.772 ; Rise       ; clock           ;
;  RF1[0]       ; clock      ; 9.820  ; 9.820  ; Rise       ; clock           ;
;  RF1[1]       ; clock      ; 10.772 ; 10.772 ; Rise       ; clock           ;
;  RF1[2]       ; clock      ; 9.871  ; 9.871  ; Rise       ; clock           ;
;  RF1[3]       ; clock      ; 10.398 ; 10.398 ; Rise       ; clock           ;
;  RF1[4]       ; clock      ; 9.178  ; 9.178  ; Rise       ; clock           ;
;  RF1[5]       ; clock      ; 10.095 ; 10.095 ; Rise       ; clock           ;
;  RF1[6]       ; clock      ; 9.875  ; 9.875  ; Rise       ; clock           ;
;  RF1[7]       ; clock      ; 10.658 ; 10.658 ; Rise       ; clock           ;
; RF2[*]        ; clock      ; 10.237 ; 10.237 ; Rise       ; clock           ;
;  RF2[0]       ; clock      ; 10.145 ; 10.145 ; Rise       ; clock           ;
;  RF2[1]       ; clock      ; 10.212 ; 10.212 ; Rise       ; clock           ;
;  RF2[2]       ; clock      ; 9.487  ; 9.487  ; Rise       ; clock           ;
;  RF2[3]       ; clock      ; 8.975  ; 8.975  ; Rise       ; clock           ;
;  RF2[4]       ; clock      ; 8.700  ; 8.700  ; Rise       ; clock           ;
;  RF2[5]       ; clock      ; 8.100  ; 8.100  ; Rise       ; clock           ;
;  RF2[6]       ; clock      ; 10.237 ; 10.237 ; Rise       ; clock           ;
;  RF2[7]       ; clock      ; 8.363  ; 8.363  ; Rise       ; clock           ;
; dataAOut[*]   ; clock      ; 15.187 ; 15.187 ; Rise       ; clock           ;
;  dataAOut[0]  ; clock      ; 13.512 ; 13.512 ; Rise       ; clock           ;
;  dataAOut[1]  ; clock      ; 11.863 ; 11.863 ; Rise       ; clock           ;
;  dataAOut[2]  ; clock      ; 14.648 ; 14.648 ; Rise       ; clock           ;
;  dataAOut[3]  ; clock      ; 11.803 ; 11.803 ; Rise       ; clock           ;
;  dataAOut[4]  ; clock      ; 13.600 ; 13.600 ; Rise       ; clock           ;
;  dataAOut[5]  ; clock      ; 15.187 ; 15.187 ; Rise       ; clock           ;
;  dataAOut[6]  ; clock      ; 13.691 ; 13.691 ; Rise       ; clock           ;
;  dataAOut[7]  ; clock      ; 13.768 ; 13.768 ; Rise       ; clock           ;
;  dataAOut[8]  ; clock      ; 12.378 ; 12.378 ; Rise       ; clock           ;
;  dataAOut[9]  ; clock      ; 13.864 ; 13.864 ; Rise       ; clock           ;
;  dataAOut[10] ; clock      ; 12.122 ; 12.122 ; Rise       ; clock           ;
;  dataAOut[11] ; clock      ; 13.242 ; 13.242 ; Rise       ; clock           ;
;  dataAOut[12] ; clock      ; 13.735 ; 13.735 ; Rise       ; clock           ;
;  dataAOut[13] ; clock      ; 13.331 ; 13.331 ; Rise       ; clock           ;
;  dataAOut[14] ; clock      ; 11.033 ; 11.033 ; Rise       ; clock           ;
;  dataAOut[15] ; clock      ; 12.069 ; 12.069 ; Rise       ; clock           ;
; dataBOut[*]   ; clock      ; 16.480 ; 16.480 ; Rise       ; clock           ;
;  dataBOut[0]  ; clock      ; 14.071 ; 14.071 ; Rise       ; clock           ;
;  dataBOut[1]  ; clock      ; 13.716 ; 13.716 ; Rise       ; clock           ;
;  dataBOut[2]  ; clock      ; 15.009 ; 15.009 ; Rise       ; clock           ;
;  dataBOut[3]  ; clock      ; 14.640 ; 14.640 ; Rise       ; clock           ;
;  dataBOut[4]  ; clock      ; 15.607 ; 15.607 ; Rise       ; clock           ;
;  dataBOut[5]  ; clock      ; 14.420 ; 14.420 ; Rise       ; clock           ;
;  dataBOut[6]  ; clock      ; 13.506 ; 13.506 ; Rise       ; clock           ;
;  dataBOut[7]  ; clock      ; 16.480 ; 16.480 ; Rise       ; clock           ;
;  dataBOut[8]  ; clock      ; 12.886 ; 12.886 ; Rise       ; clock           ;
;  dataBOut[9]  ; clock      ; 13.651 ; 13.651 ; Rise       ; clock           ;
;  dataBOut[10] ; clock      ; 12.020 ; 12.020 ; Rise       ; clock           ;
;  dataBOut[11] ; clock      ; 13.290 ; 13.290 ; Rise       ; clock           ;
;  dataBOut[12] ; clock      ; 14.810 ; 14.810 ; Rise       ; clock           ;
;  dataBOut[13] ; clock      ; 13.462 ; 13.462 ; Rise       ; clock           ;
;  dataBOut[14] ; clock      ; 12.882 ; 12.882 ; Rise       ; clock           ;
;  dataBOut[15] ; clock      ; 13.479 ; 13.479 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; IRA[*]        ; clock      ; 9.008  ; 9.008  ; Rise       ; clock           ;
;  IRA[0]       ; clock      ; 9.794  ; 9.794  ; Rise       ; clock           ;
;  IRA[1]       ; clock      ; 9.008  ; 9.008  ; Rise       ; clock           ;
;  IRA[2]       ; clock      ; 9.412  ; 9.412  ; Rise       ; clock           ;
;  IRA[3]       ; clock      ; 10.594 ; 10.594 ; Rise       ; clock           ;
; IRB[*]        ; clock      ; 8.782  ; 8.782  ; Rise       ; clock           ;
;  IRB[0]       ; clock      ; 9.000  ; 9.000  ; Rise       ; clock           ;
;  IRB[1]       ; clock      ; 10.579 ; 10.579 ; Rise       ; clock           ;
;  IRB[2]       ; clock      ; 8.782  ; 8.782  ; Rise       ; clock           ;
;  IRB[3]       ; clock      ; 9.495  ; 9.495  ; Rise       ; clock           ;
; RF1[*]        ; clock      ; 9.178  ; 9.178  ; Rise       ; clock           ;
;  RF1[0]       ; clock      ; 9.820  ; 9.820  ; Rise       ; clock           ;
;  RF1[1]       ; clock      ; 10.772 ; 10.772 ; Rise       ; clock           ;
;  RF1[2]       ; clock      ; 9.871  ; 9.871  ; Rise       ; clock           ;
;  RF1[3]       ; clock      ; 10.398 ; 10.398 ; Rise       ; clock           ;
;  RF1[4]       ; clock      ; 9.178  ; 9.178  ; Rise       ; clock           ;
;  RF1[5]       ; clock      ; 10.095 ; 10.095 ; Rise       ; clock           ;
;  RF1[6]       ; clock      ; 9.875  ; 9.875  ; Rise       ; clock           ;
;  RF1[7]       ; clock      ; 10.658 ; 10.658 ; Rise       ; clock           ;
; RF2[*]        ; clock      ; 8.100  ; 8.100  ; Rise       ; clock           ;
;  RF2[0]       ; clock      ; 10.145 ; 10.145 ; Rise       ; clock           ;
;  RF2[1]       ; clock      ; 10.212 ; 10.212 ; Rise       ; clock           ;
;  RF2[2]       ; clock      ; 9.487  ; 9.487  ; Rise       ; clock           ;
;  RF2[3]       ; clock      ; 8.975  ; 8.975  ; Rise       ; clock           ;
;  RF2[4]       ; clock      ; 8.700  ; 8.700  ; Rise       ; clock           ;
;  RF2[5]       ; clock      ; 8.100  ; 8.100  ; Rise       ; clock           ;
;  RF2[6]       ; clock      ; 10.237 ; 10.237 ; Rise       ; clock           ;
;  RF2[7]       ; clock      ; 8.363  ; 8.363  ; Rise       ; clock           ;
; dataAOut[*]   ; clock      ; 9.158  ; 9.158  ; Rise       ; clock           ;
;  dataAOut[0]  ; clock      ; 10.992 ; 10.992 ; Rise       ; clock           ;
;  dataAOut[1]  ; clock      ; 9.501  ; 9.501  ; Rise       ; clock           ;
;  dataAOut[2]  ; clock      ; 11.235 ; 11.235 ; Rise       ; clock           ;
;  dataAOut[3]  ; clock      ; 9.948  ; 9.948  ; Rise       ; clock           ;
;  dataAOut[4]  ; clock      ; 10.185 ; 10.185 ; Rise       ; clock           ;
;  dataAOut[5]  ; clock      ; 11.551 ; 11.551 ; Rise       ; clock           ;
;  dataAOut[6]  ; clock      ; 11.221 ; 11.221 ; Rise       ; clock           ;
;  dataAOut[7]  ; clock      ; 9.158  ; 9.158  ; Rise       ; clock           ;
;  dataAOut[8]  ; clock      ; 10.556 ; 10.556 ; Rise       ; clock           ;
;  dataAOut[9]  ; clock      ; 11.973 ; 11.973 ; Rise       ; clock           ;
;  dataAOut[10] ; clock      ; 10.078 ; 10.078 ; Rise       ; clock           ;
;  dataAOut[11] ; clock      ; 11.102 ; 11.102 ; Rise       ; clock           ;
;  dataAOut[12] ; clock      ; 10.346 ; 10.346 ; Rise       ; clock           ;
;  dataAOut[13] ; clock      ; 11.211 ; 11.211 ; Rise       ; clock           ;
;  dataAOut[14] ; clock      ; 9.483  ; 9.483  ; Rise       ; clock           ;
;  dataAOut[15] ; clock      ; 9.462  ; 9.462  ; Rise       ; clock           ;
; dataBOut[*]   ; clock      ; 10.627 ; 10.627 ; Rise       ; clock           ;
;  dataBOut[0]  ; clock      ; 12.490 ; 12.490 ; Rise       ; clock           ;
;  dataBOut[1]  ; clock      ; 11.291 ; 11.291 ; Rise       ; clock           ;
;  dataBOut[2]  ; clock      ; 11.962 ; 11.962 ; Rise       ; clock           ;
;  dataBOut[3]  ; clock      ; 11.843 ; 11.843 ; Rise       ; clock           ;
;  dataBOut[4]  ; clock      ; 11.895 ; 11.895 ; Rise       ; clock           ;
;  dataBOut[5]  ; clock      ; 11.298 ; 11.298 ; Rise       ; clock           ;
;  dataBOut[6]  ; clock      ; 12.042 ; 12.042 ; Rise       ; clock           ;
;  dataBOut[7]  ; clock      ; 12.354 ; 12.354 ; Rise       ; clock           ;
;  dataBOut[8]  ; clock      ; 11.304 ; 11.304 ; Rise       ; clock           ;
;  dataBOut[9]  ; clock      ; 12.138 ; 12.138 ; Rise       ; clock           ;
;  dataBOut[10] ; clock      ; 10.894 ; 10.894 ; Rise       ; clock           ;
;  dataBOut[11] ; clock      ; 11.403 ; 11.403 ; Rise       ; clock           ;
;  dataBOut[12] ; clock      ; 11.466 ; 11.466 ; Rise       ; clock           ;
;  dataBOut[13] ; clock      ; 11.214 ; 11.214 ; Rise       ; clock           ;
;  dataBOut[14] ; clock      ; 10.627 ; 10.627 ; Rise       ; clock           ;
;  dataBOut[15] ; clock      ; 10.891 ; 10.891 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -59.208 ; -1982.220     ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -83.380               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                             ;
+---------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -59.208 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.005      ; 60.245     ;
; -59.090 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.005      ; 60.127     ;
; -59.005 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 60.037     ;
; -58.964 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.996     ;
; -58.944 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.976     ;
; -58.934 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.966     ;
; -58.921 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.953     ;
; -58.910 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.942     ;
; -58.887 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.919     ;
; -58.886 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.918     ;
; -58.846 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.878     ;
; -58.840 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.872     ;
; -58.826 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.858     ;
; -58.816 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.848     ;
; -58.803 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.835     ;
; -58.792 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.824     ;
; -58.768 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.800     ;
; -58.722 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.754     ;
; -58.707 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.739     ;
; -58.633 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.665     ;
; -58.626 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.658     ;
; -58.612 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.644     ;
; -58.589 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.621     ;
; -58.573 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.605     ;
; -58.569 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.601     ;
; -58.520 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.005      ; 59.557     ;
; -58.515 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.547     ;
; -58.508 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.540     ;
; -58.494 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.526     ;
; -58.477 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.509     ;
; -58.456 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.488     ;
; -58.455 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.487     ;
; -58.451 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.483     ;
; -58.402 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.005      ; 59.439     ;
; -58.359 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.391     ;
; -58.353 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.005      ; 59.390     ;
; -58.338 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.370     ;
; -58.317 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.005      ; 59.354     ;
; -58.288 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.005      ; 59.325     ;
; -58.269 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.301     ;
; -58.257 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.005      ; 59.294     ;
; -58.236 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.005      ; 59.273     ;
; -58.235 ; control_unit_230:inst10|stage[23] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.005      ; 59.272     ;
; -58.235 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.005      ; 59.272     ;
; -58.234 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.266     ;
; -58.221 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.005      ; 59.258     ;
; -58.199 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|stage[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.231     ;
; -58.199 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.005      ; 59.236     ;
; -58.170 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.005      ; 59.207     ;
; -58.164 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|stage[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.196     ;
; -58.139 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.005      ; 59.176     ;
; -58.129 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|stage[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.161     ;
; -58.118 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.005      ; 59.155     ;
; -58.117 ; control_unit_230:inst10|stage[23] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.005      ; 59.154     ;
; -58.105 ; control_unit_230:inst10|stage[24] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.005      ; 59.142     ;
; -58.103 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.005      ; 59.140     ;
; -58.085 ; control_unit_230:inst10|stage[26] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.005      ; 59.122     ;
; -58.066 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 59.093     ;
; -58.064 ; control_unit_230:inst10|stage[25] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.005      ; 59.101     ;
; -58.031 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; -0.005     ; 59.058     ;
; -58.025 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 59.052     ;
; -58.020 ; control_unit_230:inst10|stage[27] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.005      ; 59.057     ;
; -58.017 ; control_unit_230:inst10|stage[28] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.005      ; 59.054     ;
; -58.005 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 59.032     ;
; -57.996 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|stage[29] ; clock        ; clock       ; 1.000        ; -0.005     ; 59.023     ;
; -57.995 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 59.022     ;
; -57.994 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|stage[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.026     ;
; -57.990 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; -0.005     ; 59.017     ;
; -57.987 ; control_unit_230:inst10|stage[24] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.005      ; 59.024     ;
; -57.982 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 59.009     ;
; -57.971 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.998     ;
; -57.970 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.997     ;
; -57.967 ; control_unit_230:inst10|stage[26] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.005      ; 59.004     ;
; -57.966 ; control_unit_230:inst10|stage[29] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.005      ; 59.003     ;
; -57.961 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|stage[28] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.988     ;
; -57.960 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.987     ;
; -57.959 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|stage[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 58.991     ;
; -57.955 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|stage[29] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.982     ;
; -57.947 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.974     ;
; -57.947 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.974     ;
; -57.946 ; control_unit_230:inst10|stage[25] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.005      ; 58.983     ;
; -57.936 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.963     ;
; -57.935 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|stage[29] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.962     ;
; -57.926 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|stage[27] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.953     ;
; -57.925 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|stage[29] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.952     ;
; -57.920 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|stage[28] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.947     ;
; -57.912 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.939     ;
; -57.912 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|stage[29] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.939     ;
; -57.911 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|stage[24] ; clock        ; clock       ; 1.000        ; 0.000      ; 58.943     ;
; -57.902 ; control_unit_230:inst10|stage[27] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.005      ; 58.939     ;
; -57.901 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|stage[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.928     ;
; -57.901 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|stage[29] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.928     ;
; -57.900 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|stage[28] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.927     ;
; -57.899 ; control_unit_230:inst10|stage[28] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.005      ; 58.936     ;
; -57.890 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|stage[28] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.917     ;
; -57.885 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|stage[27] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.912     ;
; -57.877 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|stage[29] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.904     ;
; -57.877 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|stage[28] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.904     ;
; -57.866 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|stage[30] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.893     ;
; -57.866 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|stage[28] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.893     ;
+---------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; control_unit_230:inst10|ir_enable             ; control_unit_230:inst10|ir_enable                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_unit_230:inst10|rf_write              ; control_unit_230:inst10|rf_write                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.516 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[20]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[21]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[23]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[22]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.730 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.882      ;
; 0.891 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.045      ;
; 0.891 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.045      ;
; 0.891 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.045      ;
; 0.891 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.045      ;
; 0.891 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.045      ;
; 0.891 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.045      ;
; 0.891 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.045      ;
; 0.891 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.045      ;
; 0.893 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.045      ;
; 0.893 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.045      ;
; 0.893 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.045      ;
; 0.893 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.045      ;
; 0.893 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.045      ;
; 0.893 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.045      ;
; 0.893 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.045      ;
; 0.893 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.045      ;
; 0.921 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.073      ;
; 0.921 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.073      ;
; 0.921 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.073      ;
; 0.921 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.073      ;
; 0.921 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.073      ;
; 0.921 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.073      ;
; 0.921 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.073      ;
; 0.921 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.073      ;
; 0.978 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10]                         ; clock        ; clock       ; 0.000        ; 0.004      ; 1.134      ;
; 0.984 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[21] ; control_unit_230:inst10|rf_write                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.136      ;
; 1.010 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[20] ; control_unit_230:inst10|rf_write                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.162      ;
; 1.049 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.201      ;
; 1.049 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.201      ;
; 1.049 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.201      ;
; 1.049 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.201      ;
; 1.049 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.201      ;
; 1.049 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.201      ;
; 1.049 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.201      ;
; 1.049 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.201      ;
; 1.054 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.208      ;
; 1.054 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.208      ;
; 1.054 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.208      ;
; 1.054 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.208      ;
; 1.054 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.208      ;
; 1.054 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.208      ;
; 1.054 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.208      ;
; 1.054 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.208      ;
; 1.082 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.236      ;
; 1.082 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.236      ;
; 1.082 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.236      ;
; 1.082 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.236      ;
; 1.082 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.236      ;
; 1.082 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.236      ;
; 1.082 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.236      ;
; 1.082 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.236      ;
; 1.138 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[23] ; control_unit_230:inst10|rf_write                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.290      ;
; 1.140 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[22] ; control_unit_230:inst10|rf_write                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.292      ;
; 1.210 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.364      ;
; 1.210 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.364      ;
; 1.210 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.364      ;
; 1.210 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.364      ;
; 1.210 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.364      ;
; 1.210 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.364      ;
; 1.210 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.364      ;
; 1.210 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.364      ;
; 1.505 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; 0.014      ; 1.671      ;
; 1.505 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[9]                          ; clock        ; clock       ; 0.000        ; 0.014      ; 1.671      ;
; 1.505 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; clock        ; clock       ; 0.000        ; 0.014      ; 1.671      ;
; 1.575 ; control_unit_230:inst10|stage[31]             ; control_unit_230:inst10|stage[0]                                      ; clock        ; clock       ; 0.000        ; 0.005      ; 1.732      ;
; 1.586 ; control_unit_230:inst10|stage[31]             ; control_unit_230:inst10|stage[2]                                      ; clock        ; clock       ; 0.000        ; 0.005      ; 1.743      ;
; 1.713 ; control_unit_230:inst10|stage[31]             ; control_unit_230:inst10|stage[1]                                      ; clock        ; clock       ; 0.000        ; 0.005      ; 1.870      ;
; 1.726 ; control_unit_230:inst10|stage[31]             ; control_unit_230:inst10|stage[3]                                      ; clock        ; clock       ; 0.000        ; 0.005      ; 1.883      ;
; 1.751 ; control_unit_230:inst10|stage[31]             ; control_unit_230:inst10|stage[4]                                      ; clock        ; clock       ; 0.000        ; 0.005      ; 1.908      ;
; 1.776 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]                          ; clock        ; clock       ; 0.000        ; 0.006      ; 1.934      ;
; 1.776 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]                          ; clock        ; clock       ; 0.000        ; 0.006      ; 1.934      ;
; 1.776 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]                          ; clock        ; clock       ; 0.000        ; 0.006      ; 1.934      ;
; 1.776 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]                          ; clock        ; clock       ; 0.000        ; 0.006      ; 1.934      ;
; 1.776 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[12]                         ; clock        ; clock       ; 0.000        ; 0.006      ; 1.934      ;
; 1.776 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[13]                         ; clock        ; clock       ; 0.000        ; 0.006      ; 1.934      ;
; 1.776 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; 0.006      ; 1.934      ;
; 1.776 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[8]                          ; clock        ; clock       ; 0.000        ; 0.006      ; 1.934      ;
; 1.787 ; control_unit_230:inst10|stage[31]             ; control_unit_230:inst10|stage[5]                                      ; clock        ; clock       ; 0.000        ; 0.005      ; 1.944      ;
; 1.817 ; control_unit_230:inst10|stage[31]             ; control_unit_230:inst10|stage[6]                                      ; clock        ; clock       ; 0.000        ; 0.005      ; 1.974      ;
; 1.844 ; control_unit_230:inst10|stage[31]             ; control_unit_230:inst10|stage[7]                                      ; clock        ; clock       ; 0.000        ; 0.005      ; 2.001      ;
; 1.858 ; control_unit_230:inst10|rf_write              ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.006      ; 2.016      ;
; 1.858 ; control_unit_230:inst10|rf_write              ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.006      ; 2.016      ;
; 1.858 ; control_unit_230:inst10|rf_write              ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.006      ; 2.016      ;
; 1.858 ; control_unit_230:inst10|rf_write              ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.006      ; 2.016      ;
; 1.858 ; control_unit_230:inst10|rf_write              ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.006      ; 2.016      ;
; 1.858 ; control_unit_230:inst10|rf_write              ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 0.006      ; 2.016      ;
+-------+-----------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|ir_enable             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|ir_enable             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|rf_write              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|rf_write              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[10]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[10]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[11]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[11]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[12]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[12]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[13]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[13]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[14]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[14]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[15]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[15]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[16]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[16]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[17]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[17]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[18]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[18]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[19]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[19]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[20]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[20]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[21]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[21]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[22]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[22]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[23]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[23]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[24]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[24]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[25]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[25]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[26]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[26]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[27]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[27]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[28]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[28]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[29]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[29]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[30]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[30]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[31]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[31]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; control_unit_230:inst10|stage[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; control_unit_230:inst10|stage[9]              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Reg1Input[*]     ; clock      ; 2.392  ; 2.392  ; Rise       ; clock           ;
;  Reg1Input[0]    ; clock      ; -0.376 ; -0.376 ; Rise       ; clock           ;
;  Reg1Input[1]    ; clock      ; 2.177  ; 2.177  ; Rise       ; clock           ;
;  Reg1Input[2]    ; clock      ; -0.607 ; -0.607 ; Rise       ; clock           ;
;  Reg1Input[3]    ; clock      ; 2.392  ; 2.392  ; Rise       ; clock           ;
;  Reg1Input[4]    ; clock      ; 1.763  ; 1.763  ; Rise       ; clock           ;
;  Reg1Input[5]    ; clock      ; 1.430  ; 1.430  ; Rise       ; clock           ;
;  Reg1Input[6]    ; clock      ; 2.158  ; 2.158  ; Rise       ; clock           ;
;  Reg1Input[7]    ; clock      ; 1.786  ; 1.786  ; Rise       ; clock           ;
;  Reg1Input[8]    ; clock      ; 2.082  ; 2.082  ; Rise       ; clock           ;
;  Reg1Input[9]    ; clock      ; 2.308  ; 2.308  ; Rise       ; clock           ;
;  Reg1Input[10]   ; clock      ; -0.512 ; -0.512 ; Rise       ; clock           ;
;  Reg1Input[11]   ; clock      ; 2.280  ; 2.280  ; Rise       ; clock           ;
;  Reg1Input[12]   ; clock      ; 2.022  ; 2.022  ; Rise       ; clock           ;
;  Reg1Input[13]   ; clock      ; 1.801  ; 1.801  ; Rise       ; clock           ;
;  Reg1Input[14]   ; clock      ; 2.041  ; 2.041  ; Rise       ; clock           ;
;  Reg1Input[15]   ; clock      ; 1.840  ; 1.840  ; Rise       ; clock           ;
; Reg2Input[*]     ; clock      ; 2.313  ; 2.313  ; Rise       ; clock           ;
;  Reg2Input[0]    ; clock      ; -0.391 ; -0.391 ; Rise       ; clock           ;
;  Reg2Input[1]    ; clock      ; 2.101  ; 2.101  ; Rise       ; clock           ;
;  Reg2Input[2]    ; clock      ; -0.360 ; -0.360 ; Rise       ; clock           ;
;  Reg2Input[3]    ; clock      ; 1.898  ; 1.898  ; Rise       ; clock           ;
;  Reg2Input[4]    ; clock      ; 2.190  ; 2.190  ; Rise       ; clock           ;
;  Reg2Input[5]    ; clock      ; 2.078  ; 2.078  ; Rise       ; clock           ;
;  Reg2Input[6]    ; clock      ; 2.295  ; 2.295  ; Rise       ; clock           ;
;  Reg2Input[7]    ; clock      ; 2.102  ; 2.102  ; Rise       ; clock           ;
;  Reg2Input[8]    ; clock      ; 2.176  ; 2.176  ; Rise       ; clock           ;
;  Reg2Input[9]    ; clock      ; 2.152  ; 2.152  ; Rise       ; clock           ;
;  Reg2Input[10]   ; clock      ; 2.163  ; 2.163  ; Rise       ; clock           ;
;  Reg2Input[11]   ; clock      ; -0.581 ; -0.581 ; Rise       ; clock           ;
;  Reg2Input[12]   ; clock      ; 1.975  ; 1.975  ; Rise       ; clock           ;
;  Reg2Input[13]   ; clock      ; 2.172  ; 2.172  ; Rise       ; clock           ;
;  Reg2Input[14]   ; clock      ; 2.106  ; 2.106  ; Rise       ; clock           ;
;  Reg2Input[15]   ; clock      ; 2.313  ; 2.313  ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 2.298  ; 2.298  ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 2.232  ; 2.232  ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 2.298  ; 2.298  ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 1.925  ; 1.925  ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 2.180  ; 2.180  ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 2.171  ; 2.171  ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 2.144  ; 2.144  ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 1.712  ; 1.712  ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 2.290  ; 2.290  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 1.870  ; 1.870  ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 2.254  ; 2.254  ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 1.869  ; 1.869  ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 2.056  ; 2.056  ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 1.840  ; 1.840  ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 2.175  ; 2.175  ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 2.064  ; 2.064  ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 1.745  ; 1.745  ; Rise       ; clock           ;
; reset            ; clock      ; 59.627 ; 59.627 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Reg1Input[*]     ; clock      ; 0.727  ; 0.727  ; Rise       ; clock           ;
;  Reg1Input[0]    ; clock      ; 0.496  ; 0.496  ; Rise       ; clock           ;
;  Reg1Input[1]    ; clock      ; -2.057 ; -2.057 ; Rise       ; clock           ;
;  Reg1Input[2]    ; clock      ; 0.727  ; 0.727  ; Rise       ; clock           ;
;  Reg1Input[3]    ; clock      ; -2.272 ; -2.272 ; Rise       ; clock           ;
;  Reg1Input[4]    ; clock      ; -1.643 ; -1.643 ; Rise       ; clock           ;
;  Reg1Input[5]    ; clock      ; -1.310 ; -1.310 ; Rise       ; clock           ;
;  Reg1Input[6]    ; clock      ; -2.038 ; -2.038 ; Rise       ; clock           ;
;  Reg1Input[7]    ; clock      ; -1.666 ; -1.666 ; Rise       ; clock           ;
;  Reg1Input[8]    ; clock      ; -1.962 ; -1.962 ; Rise       ; clock           ;
;  Reg1Input[9]    ; clock      ; -2.188 ; -2.188 ; Rise       ; clock           ;
;  Reg1Input[10]   ; clock      ; 0.632  ; 0.632  ; Rise       ; clock           ;
;  Reg1Input[11]   ; clock      ; -2.160 ; -2.160 ; Rise       ; clock           ;
;  Reg1Input[12]   ; clock      ; -1.902 ; -1.902 ; Rise       ; clock           ;
;  Reg1Input[13]   ; clock      ; -1.681 ; -1.681 ; Rise       ; clock           ;
;  Reg1Input[14]   ; clock      ; -1.921 ; -1.921 ; Rise       ; clock           ;
;  Reg1Input[15]   ; clock      ; -1.720 ; -1.720 ; Rise       ; clock           ;
; Reg2Input[*]     ; clock      ; 0.701  ; 0.701  ; Rise       ; clock           ;
;  Reg2Input[0]    ; clock      ; 0.511  ; 0.511  ; Rise       ; clock           ;
;  Reg2Input[1]    ; clock      ; -1.981 ; -1.981 ; Rise       ; clock           ;
;  Reg2Input[2]    ; clock      ; 0.480  ; 0.480  ; Rise       ; clock           ;
;  Reg2Input[3]    ; clock      ; -1.778 ; -1.778 ; Rise       ; clock           ;
;  Reg2Input[4]    ; clock      ; -2.070 ; -2.070 ; Rise       ; clock           ;
;  Reg2Input[5]    ; clock      ; -1.958 ; -1.958 ; Rise       ; clock           ;
;  Reg2Input[6]    ; clock      ; -2.175 ; -2.175 ; Rise       ; clock           ;
;  Reg2Input[7]    ; clock      ; -1.982 ; -1.982 ; Rise       ; clock           ;
;  Reg2Input[8]    ; clock      ; -2.056 ; -2.056 ; Rise       ; clock           ;
;  Reg2Input[9]    ; clock      ; -2.032 ; -2.032 ; Rise       ; clock           ;
;  Reg2Input[10]   ; clock      ; -2.043 ; -2.043 ; Rise       ; clock           ;
;  Reg2Input[11]   ; clock      ; 0.701  ; 0.701  ; Rise       ; clock           ;
;  Reg2Input[12]   ; clock      ; -1.855 ; -1.855 ; Rise       ; clock           ;
;  Reg2Input[13]   ; clock      ; -2.052 ; -2.052 ; Rise       ; clock           ;
;  Reg2Input[14]   ; clock      ; -1.986 ; -1.986 ; Rise       ; clock           ;
;  Reg2Input[15]   ; clock      ; -2.193 ; -2.193 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; -1.592 ; -1.592 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; -2.112 ; -2.112 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; -2.178 ; -2.178 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; -1.805 ; -1.805 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; -2.060 ; -2.060 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; -2.051 ; -2.051 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; -2.024 ; -2.024 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; -1.592 ; -1.592 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; -2.170 ; -2.170 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; -1.750 ; -1.750 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; -2.134 ; -2.134 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; -1.749 ; -1.749 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; -1.936 ; -1.936 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; -1.720 ; -1.720 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; -2.055 ; -2.055 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; -1.944 ; -1.944 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; -1.625 ; -1.625 ; Rise       ; clock           ;
; reset            ; clock      ; -0.844 ; -0.844 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; IRA[*]        ; clock      ; 4.745 ; 4.745 ; Rise       ; clock           ;
;  IRA[0]       ; clock      ; 4.471 ; 4.471 ; Rise       ; clock           ;
;  IRA[1]       ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  IRA[2]       ; clock      ; 4.512 ; 4.512 ; Rise       ; clock           ;
;  IRA[3]       ; clock      ; 4.745 ; 4.745 ; Rise       ; clock           ;
; IRB[*]        ; clock      ; 4.732 ; 4.732 ; Rise       ; clock           ;
;  IRB[0]       ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
;  IRB[1]       ; clock      ; 4.732 ; 4.732 ; Rise       ; clock           ;
;  IRB[2]       ; clock      ; 4.251 ; 4.251 ; Rise       ; clock           ;
;  IRB[3]       ; clock      ; 4.487 ; 4.487 ; Rise       ; clock           ;
; RF1[*]        ; clock      ; 4.906 ; 4.906 ; Rise       ; clock           ;
;  RF1[0]       ; clock      ; 4.655 ; 4.655 ; Rise       ; clock           ;
;  RF1[1]       ; clock      ; 4.906 ; 4.906 ; Rise       ; clock           ;
;  RF1[2]       ; clock      ; 4.770 ; 4.770 ; Rise       ; clock           ;
;  RF1[3]       ; clock      ; 4.783 ; 4.783 ; Rise       ; clock           ;
;  RF1[4]       ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  RF1[5]       ; clock      ; 4.763 ; 4.763 ; Rise       ; clock           ;
;  RF1[6]       ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  RF1[7]       ; clock      ; 4.790 ; 4.790 ; Rise       ; clock           ;
; RF2[*]        ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
;  RF2[0]       ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  RF2[1]       ; clock      ; 4.619 ; 4.619 ; Rise       ; clock           ;
;  RF2[2]       ; clock      ; 4.419 ; 4.419 ; Rise       ; clock           ;
;  RF2[3]       ; clock      ; 4.357 ; 4.357 ; Rise       ; clock           ;
;  RF2[4]       ; clock      ; 4.290 ; 4.290 ; Rise       ; clock           ;
;  RF2[5]       ; clock      ; 4.015 ; 4.015 ; Rise       ; clock           ;
;  RF2[6]       ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
;  RF2[7]       ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
; dataAOut[*]   ; clock      ; 6.302 ; 6.302 ; Rise       ; clock           ;
;  dataAOut[0]  ; clock      ; 5.755 ; 5.755 ; Rise       ; clock           ;
;  dataAOut[1]  ; clock      ; 5.196 ; 5.196 ; Rise       ; clock           ;
;  dataAOut[2]  ; clock      ; 6.154 ; 6.154 ; Rise       ; clock           ;
;  dataAOut[3]  ; clock      ; 5.276 ; 5.276 ; Rise       ; clock           ;
;  dataAOut[4]  ; clock      ; 5.747 ; 5.747 ; Rise       ; clock           ;
;  dataAOut[5]  ; clock      ; 6.302 ; 6.302 ; Rise       ; clock           ;
;  dataAOut[6]  ; clock      ; 5.800 ; 5.800 ; Rise       ; clock           ;
;  dataAOut[7]  ; clock      ; 5.853 ; 5.853 ; Rise       ; clock           ;
;  dataAOut[8]  ; clock      ; 5.396 ; 5.396 ; Rise       ; clock           ;
;  dataAOut[9]  ; clock      ; 5.776 ; 5.776 ; Rise       ; clock           ;
;  dataAOut[10] ; clock      ; 5.242 ; 5.242 ; Rise       ; clock           ;
;  dataAOut[11] ; clock      ; 5.587 ; 5.587 ; Rise       ; clock           ;
;  dataAOut[12] ; clock      ; 5.904 ; 5.904 ; Rise       ; clock           ;
;  dataAOut[13] ; clock      ; 5.570 ; 5.570 ; Rise       ; clock           ;
;  dataAOut[14] ; clock      ; 4.867 ; 4.867 ; Rise       ; clock           ;
;  dataAOut[15] ; clock      ; 5.402 ; 5.402 ; Rise       ; clock           ;
; dataBOut[*]   ; clock      ; 6.658 ; 6.658 ; Rise       ; clock           ;
;  dataBOut[0]  ; clock      ; 5.911 ; 5.911 ; Rise       ; clock           ;
;  dataBOut[1]  ; clock      ; 5.756 ; 5.756 ; Rise       ; clock           ;
;  dataBOut[2]  ; clock      ; 6.143 ; 6.143 ; Rise       ; clock           ;
;  dataBOut[3]  ; clock      ; 5.993 ; 5.993 ; Rise       ; clock           ;
;  dataBOut[4]  ; clock      ; 6.327 ; 6.327 ; Rise       ; clock           ;
;  dataBOut[5]  ; clock      ; 6.096 ; 6.096 ; Rise       ; clock           ;
;  dataBOut[6]  ; clock      ; 5.728 ; 5.728 ; Rise       ; clock           ;
;  dataBOut[7]  ; clock      ; 6.658 ; 6.658 ; Rise       ; clock           ;
;  dataBOut[8]  ; clock      ; 5.526 ; 5.526 ; Rise       ; clock           ;
;  dataBOut[9]  ; clock      ; 5.730 ; 5.730 ; Rise       ; clock           ;
;  dataBOut[10] ; clock      ; 5.356 ; 5.356 ; Rise       ; clock           ;
;  dataBOut[11] ; clock      ; 5.523 ; 5.523 ; Rise       ; clock           ;
;  dataBOut[12] ; clock      ; 6.140 ; 6.140 ; Rise       ; clock           ;
;  dataBOut[13] ; clock      ; 5.623 ; 5.623 ; Rise       ; clock           ;
;  dataBOut[14] ; clock      ; 5.527 ; 5.527 ; Rise       ; clock           ;
;  dataBOut[15] ; clock      ; 5.801 ; 5.801 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; IRA[*]        ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  IRA[0]       ; clock      ; 4.471 ; 4.471 ; Rise       ; clock           ;
;  IRA[1]       ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  IRA[2]       ; clock      ; 4.512 ; 4.512 ; Rise       ; clock           ;
;  IRA[3]       ; clock      ; 4.745 ; 4.745 ; Rise       ; clock           ;
; IRB[*]        ; clock      ; 4.251 ; 4.251 ; Rise       ; clock           ;
;  IRB[0]       ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
;  IRB[1]       ; clock      ; 4.732 ; 4.732 ; Rise       ; clock           ;
;  IRB[2]       ; clock      ; 4.251 ; 4.251 ; Rise       ; clock           ;
;  IRB[3]       ; clock      ; 4.487 ; 4.487 ; Rise       ; clock           ;
; RF1[*]        ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  RF1[0]       ; clock      ; 4.655 ; 4.655 ; Rise       ; clock           ;
;  RF1[1]       ; clock      ; 4.906 ; 4.906 ; Rise       ; clock           ;
;  RF1[2]       ; clock      ; 4.770 ; 4.770 ; Rise       ; clock           ;
;  RF1[3]       ; clock      ; 4.783 ; 4.783 ; Rise       ; clock           ;
;  RF1[4]       ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  RF1[5]       ; clock      ; 4.763 ; 4.763 ; Rise       ; clock           ;
;  RF1[6]       ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  RF1[7]       ; clock      ; 4.790 ; 4.790 ; Rise       ; clock           ;
; RF2[*]        ; clock      ; 4.015 ; 4.015 ; Rise       ; clock           ;
;  RF2[0]       ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  RF2[1]       ; clock      ; 4.619 ; 4.619 ; Rise       ; clock           ;
;  RF2[2]       ; clock      ; 4.419 ; 4.419 ; Rise       ; clock           ;
;  RF2[3]       ; clock      ; 4.357 ; 4.357 ; Rise       ; clock           ;
;  RF2[4]       ; clock      ; 4.290 ; 4.290 ; Rise       ; clock           ;
;  RF2[5]       ; clock      ; 4.015 ; 4.015 ; Rise       ; clock           ;
;  RF2[6]       ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
;  RF2[7]       ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
; dataAOut[*]   ; clock      ; 4.387 ; 4.387 ; Rise       ; clock           ;
;  dataAOut[0]  ; clock      ; 5.022 ; 5.022 ; Rise       ; clock           ;
;  dataAOut[1]  ; clock      ; 4.484 ; 4.484 ; Rise       ; clock           ;
;  dataAOut[2]  ; clock      ; 5.144 ; 5.144 ; Rise       ; clock           ;
;  dataAOut[3]  ; clock      ; 4.742 ; 4.742 ; Rise       ; clock           ;
;  dataAOut[4]  ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  dataAOut[5]  ; clock      ; 5.092 ; 5.092 ; Rise       ; clock           ;
;  dataAOut[6]  ; clock      ; 5.122 ; 5.122 ; Rise       ; clock           ;
;  dataAOut[7]  ; clock      ; 4.387 ; 4.387 ; Rise       ; clock           ;
;  dataAOut[8]  ; clock      ; 4.862 ; 4.862 ; Rise       ; clock           ;
;  dataAOut[9]  ; clock      ; 5.245 ; 5.245 ; Rise       ; clock           ;
;  dataAOut[10] ; clock      ; 4.697 ; 4.697 ; Rise       ; clock           ;
;  dataAOut[11] ; clock      ; 4.968 ; 4.968 ; Rise       ; clock           ;
;  dataAOut[12] ; clock      ; 4.824 ; 4.824 ; Rise       ; clock           ;
;  dataAOut[13] ; clock      ; 4.952 ; 4.952 ; Rise       ; clock           ;
;  dataAOut[14] ; clock      ; 4.410 ; 4.410 ; Rise       ; clock           ;
;  dataAOut[15] ; clock      ; 4.526 ; 4.526 ; Rise       ; clock           ;
; dataBOut[*]   ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
;  dataBOut[0]  ; clock      ; 5.497 ; 5.497 ; Rise       ; clock           ;
;  dataBOut[1]  ; clock      ; 5.044 ; 5.044 ; Rise       ; clock           ;
;  dataBOut[2]  ; clock      ; 5.289 ; 5.289 ; Rise       ; clock           ;
;  dataBOut[3]  ; clock      ; 5.165 ; 5.165 ; Rise       ; clock           ;
;  dataBOut[4]  ; clock      ; 5.204 ; 5.204 ; Rise       ; clock           ;
;  dataBOut[5]  ; clock      ; 5.099 ; 5.099 ; Rise       ; clock           ;
;  dataBOut[6]  ; clock      ; 5.339 ; 5.339 ; Rise       ; clock           ;
;  dataBOut[7]  ; clock      ; 5.410 ; 5.410 ; Rise       ; clock           ;
;  dataBOut[8]  ; clock      ; 5.110 ; 5.110 ; Rise       ; clock           ;
;  dataBOut[9]  ; clock      ; 5.329 ; 5.329 ; Rise       ; clock           ;
;  dataBOut[10] ; clock      ; 5.001 ; 5.001 ; Rise       ; clock           ;
;  dataBOut[11] ; clock      ; 5.019 ; 5.019 ; Rise       ; clock           ;
;  dataBOut[12] ; clock      ; 5.059 ; 5.059 ; Rise       ; clock           ;
;  dataBOut[13] ; clock      ; 4.998 ; 4.998 ; Rise       ; clock           ;
;  dataBOut[14] ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
;  dataBOut[15] ; clock      ; 4.963 ; 4.963 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -179.245  ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clock           ; -179.245  ; 0.215 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -6048.4   ; 0.0   ; 0.0      ; 0.0     ; -123.629            ;
;  clock           ; -6048.400 ; 0.000 ; N/A      ; N/A     ; -123.629            ;
+------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+------------------+------------+---------+---------+------------+-----------------+
; Data Port        ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+------------------+------------+---------+---------+------------+-----------------+
; Reg1Input[*]     ; clock      ; 5.935   ; 5.935   ; Rise       ; clock           ;
;  Reg1Input[0]    ; clock      ; 0.286   ; 0.286   ; Rise       ; clock           ;
;  Reg1Input[1]    ; clock      ; 5.240   ; 5.240   ; Rise       ; clock           ;
;  Reg1Input[2]    ; clock      ; -0.140  ; -0.140  ; Rise       ; clock           ;
;  Reg1Input[3]    ; clock      ; 5.935   ; 5.935   ; Rise       ; clock           ;
;  Reg1Input[4]    ; clock      ; 4.293   ; 4.293   ; Rise       ; clock           ;
;  Reg1Input[5]    ; clock      ; 3.352   ; 3.352   ; Rise       ; clock           ;
;  Reg1Input[6]    ; clock      ; 5.261   ; 5.261   ; Rise       ; clock           ;
;  Reg1Input[7]    ; clock      ; 4.317   ; 4.317   ; Rise       ; clock           ;
;  Reg1Input[8]    ; clock      ; 5.019   ; 5.019   ; Rise       ; clock           ;
;  Reg1Input[9]    ; clock      ; 5.617   ; 5.617   ; Rise       ; clock           ;
;  Reg1Input[10]   ; clock      ; 0.068   ; 0.068   ; Rise       ; clock           ;
;  Reg1Input[11]   ; clock      ; 5.501   ; 5.501   ; Rise       ; clock           ;
;  Reg1Input[12]   ; clock      ; 5.022   ; 5.022   ; Rise       ; clock           ;
;  Reg1Input[13]   ; clock      ; 4.408   ; 4.408   ; Rise       ; clock           ;
;  Reg1Input[14]   ; clock      ; 5.028   ; 5.028   ; Rise       ; clock           ;
;  Reg1Input[15]   ; clock      ; 4.651   ; 4.651   ; Rise       ; clock           ;
; Reg2Input[*]     ; clock      ; 5.621   ; 5.621   ; Rise       ; clock           ;
;  Reg2Input[0]    ; clock      ; 0.255   ; 0.255   ; Rise       ; clock           ;
;  Reg2Input[1]    ; clock      ; 5.065   ; 5.065   ; Rise       ; clock           ;
;  Reg2Input[2]    ; clock      ; 0.533   ; 0.533   ; Rise       ; clock           ;
;  Reg2Input[3]    ; clock      ; 4.531   ; 4.531   ; Rise       ; clock           ;
;  Reg2Input[4]    ; clock      ; 5.269   ; 5.269   ; Rise       ; clock           ;
;  Reg2Input[5]    ; clock      ; 4.999   ; 4.999   ; Rise       ; clock           ;
;  Reg2Input[6]    ; clock      ; 5.621   ; 5.621   ; Rise       ; clock           ;
;  Reg2Input[7]    ; clock      ; 5.062   ; 5.062   ; Rise       ; clock           ;
;  Reg2Input[8]    ; clock      ; 5.271   ; 5.271   ; Rise       ; clock           ;
;  Reg2Input[9]    ; clock      ; 5.312   ; 5.312   ; Rise       ; clock           ;
;  Reg2Input[10]   ; clock      ; 5.220   ; 5.220   ; Rise       ; clock           ;
;  Reg2Input[11]   ; clock      ; -0.028  ; -0.028  ; Rise       ; clock           ;
;  Reg2Input[12]   ; clock      ; 4.920   ; 4.920   ; Rise       ; clock           ;
;  Reg2Input[13]   ; clock      ; 5.226   ; 5.226   ; Rise       ; clock           ;
;  Reg2Input[14]   ; clock      ; 5.211   ; 5.211   ; Rise       ; clock           ;
;  Reg2Input[15]   ; clock      ; 5.493   ; 5.493   ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 5.669   ; 5.669   ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 5.450   ; 5.450   ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 5.669   ; 5.669   ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 4.573   ; 4.573   ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 5.357   ; 5.357   ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 5.204   ; 5.204   ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 5.230   ; 5.230   ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 4.242   ; 4.242   ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 5.662   ; 5.662   ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 4.456   ; 4.456   ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 5.577   ; 5.577   ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 4.484   ; 4.484   ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 5.153   ; 5.153   ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 4.630   ; 4.630   ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 5.464   ; 5.464   ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 5.114   ; 5.114   ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 4.353   ; 4.353   ; Rise       ; clock           ;
; reset            ; clock      ; 180.039 ; 180.039 ; Rise       ; clock           ;
+------------------+------------+---------+---------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Reg1Input[*]     ; clock      ; 0.727  ; 0.727  ; Rise       ; clock           ;
;  Reg1Input[0]    ; clock      ; 0.496  ; 0.496  ; Rise       ; clock           ;
;  Reg1Input[1]    ; clock      ; -2.057 ; -2.057 ; Rise       ; clock           ;
;  Reg1Input[2]    ; clock      ; 0.727  ; 0.727  ; Rise       ; clock           ;
;  Reg1Input[3]    ; clock      ; -2.272 ; -2.272 ; Rise       ; clock           ;
;  Reg1Input[4]    ; clock      ; -1.643 ; -1.643 ; Rise       ; clock           ;
;  Reg1Input[5]    ; clock      ; -1.310 ; -1.310 ; Rise       ; clock           ;
;  Reg1Input[6]    ; clock      ; -2.038 ; -2.038 ; Rise       ; clock           ;
;  Reg1Input[7]    ; clock      ; -1.666 ; -1.666 ; Rise       ; clock           ;
;  Reg1Input[8]    ; clock      ; -1.962 ; -1.962 ; Rise       ; clock           ;
;  Reg1Input[9]    ; clock      ; -2.188 ; -2.188 ; Rise       ; clock           ;
;  Reg1Input[10]   ; clock      ; 0.632  ; 0.632  ; Rise       ; clock           ;
;  Reg1Input[11]   ; clock      ; -2.160 ; -2.160 ; Rise       ; clock           ;
;  Reg1Input[12]   ; clock      ; -1.902 ; -1.902 ; Rise       ; clock           ;
;  Reg1Input[13]   ; clock      ; -1.681 ; -1.681 ; Rise       ; clock           ;
;  Reg1Input[14]   ; clock      ; -1.921 ; -1.921 ; Rise       ; clock           ;
;  Reg1Input[15]   ; clock      ; -1.720 ; -1.720 ; Rise       ; clock           ;
; Reg2Input[*]     ; clock      ; 0.701  ; 0.701  ; Rise       ; clock           ;
;  Reg2Input[0]    ; clock      ; 0.511  ; 0.511  ; Rise       ; clock           ;
;  Reg2Input[1]    ; clock      ; -1.981 ; -1.981 ; Rise       ; clock           ;
;  Reg2Input[2]    ; clock      ; 0.480  ; 0.480  ; Rise       ; clock           ;
;  Reg2Input[3]    ; clock      ; -1.778 ; -1.778 ; Rise       ; clock           ;
;  Reg2Input[4]    ; clock      ; -2.070 ; -2.070 ; Rise       ; clock           ;
;  Reg2Input[5]    ; clock      ; -1.958 ; -1.958 ; Rise       ; clock           ;
;  Reg2Input[6]    ; clock      ; -2.175 ; -2.175 ; Rise       ; clock           ;
;  Reg2Input[7]    ; clock      ; -1.982 ; -1.982 ; Rise       ; clock           ;
;  Reg2Input[8]    ; clock      ; -2.056 ; -2.056 ; Rise       ; clock           ;
;  Reg2Input[9]    ; clock      ; -2.032 ; -2.032 ; Rise       ; clock           ;
;  Reg2Input[10]   ; clock      ; -2.043 ; -2.043 ; Rise       ; clock           ;
;  Reg2Input[11]   ; clock      ; 0.701  ; 0.701  ; Rise       ; clock           ;
;  Reg2Input[12]   ; clock      ; -1.855 ; -1.855 ; Rise       ; clock           ;
;  Reg2Input[13]   ; clock      ; -2.052 ; -2.052 ; Rise       ; clock           ;
;  Reg2Input[14]   ; clock      ; -1.986 ; -1.986 ; Rise       ; clock           ;
;  Reg2Input[15]   ; clock      ; -2.193 ; -2.193 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; -1.592 ; -1.592 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; -2.112 ; -2.112 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; -2.178 ; -2.178 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; -1.805 ; -1.805 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; -2.060 ; -2.060 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; -2.051 ; -2.051 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; -2.024 ; -2.024 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; -1.592 ; -1.592 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; -2.170 ; -2.170 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; -1.750 ; -1.750 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; -2.134 ; -2.134 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; -1.749 ; -1.749 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; -1.936 ; -1.936 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; -1.720 ; -1.720 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; -2.055 ; -2.055 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; -1.944 ; -1.944 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; -1.625 ; -1.625 ; Rise       ; clock           ;
; reset            ; clock      ; -0.844 ; -0.844 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; IRA[*]        ; clock      ; 10.594 ; 10.594 ; Rise       ; clock           ;
;  IRA[0]       ; clock      ; 9.794  ; 9.794  ; Rise       ; clock           ;
;  IRA[1]       ; clock      ; 9.008  ; 9.008  ; Rise       ; clock           ;
;  IRA[2]       ; clock      ; 9.412  ; 9.412  ; Rise       ; clock           ;
;  IRA[3]       ; clock      ; 10.594 ; 10.594 ; Rise       ; clock           ;
; IRB[*]        ; clock      ; 10.579 ; 10.579 ; Rise       ; clock           ;
;  IRB[0]       ; clock      ; 9.000  ; 9.000  ; Rise       ; clock           ;
;  IRB[1]       ; clock      ; 10.579 ; 10.579 ; Rise       ; clock           ;
;  IRB[2]       ; clock      ; 8.782  ; 8.782  ; Rise       ; clock           ;
;  IRB[3]       ; clock      ; 9.495  ; 9.495  ; Rise       ; clock           ;
; RF1[*]        ; clock      ; 10.772 ; 10.772 ; Rise       ; clock           ;
;  RF1[0]       ; clock      ; 9.820  ; 9.820  ; Rise       ; clock           ;
;  RF1[1]       ; clock      ; 10.772 ; 10.772 ; Rise       ; clock           ;
;  RF1[2]       ; clock      ; 9.871  ; 9.871  ; Rise       ; clock           ;
;  RF1[3]       ; clock      ; 10.398 ; 10.398 ; Rise       ; clock           ;
;  RF1[4]       ; clock      ; 9.178  ; 9.178  ; Rise       ; clock           ;
;  RF1[5]       ; clock      ; 10.095 ; 10.095 ; Rise       ; clock           ;
;  RF1[6]       ; clock      ; 9.875  ; 9.875  ; Rise       ; clock           ;
;  RF1[7]       ; clock      ; 10.658 ; 10.658 ; Rise       ; clock           ;
; RF2[*]        ; clock      ; 10.237 ; 10.237 ; Rise       ; clock           ;
;  RF2[0]       ; clock      ; 10.145 ; 10.145 ; Rise       ; clock           ;
;  RF2[1]       ; clock      ; 10.212 ; 10.212 ; Rise       ; clock           ;
;  RF2[2]       ; clock      ; 9.487  ; 9.487  ; Rise       ; clock           ;
;  RF2[3]       ; clock      ; 8.975  ; 8.975  ; Rise       ; clock           ;
;  RF2[4]       ; clock      ; 8.700  ; 8.700  ; Rise       ; clock           ;
;  RF2[5]       ; clock      ; 8.100  ; 8.100  ; Rise       ; clock           ;
;  RF2[6]       ; clock      ; 10.237 ; 10.237 ; Rise       ; clock           ;
;  RF2[7]       ; clock      ; 8.363  ; 8.363  ; Rise       ; clock           ;
; dataAOut[*]   ; clock      ; 15.187 ; 15.187 ; Rise       ; clock           ;
;  dataAOut[0]  ; clock      ; 13.512 ; 13.512 ; Rise       ; clock           ;
;  dataAOut[1]  ; clock      ; 11.863 ; 11.863 ; Rise       ; clock           ;
;  dataAOut[2]  ; clock      ; 14.648 ; 14.648 ; Rise       ; clock           ;
;  dataAOut[3]  ; clock      ; 11.803 ; 11.803 ; Rise       ; clock           ;
;  dataAOut[4]  ; clock      ; 13.600 ; 13.600 ; Rise       ; clock           ;
;  dataAOut[5]  ; clock      ; 15.187 ; 15.187 ; Rise       ; clock           ;
;  dataAOut[6]  ; clock      ; 13.691 ; 13.691 ; Rise       ; clock           ;
;  dataAOut[7]  ; clock      ; 13.768 ; 13.768 ; Rise       ; clock           ;
;  dataAOut[8]  ; clock      ; 12.378 ; 12.378 ; Rise       ; clock           ;
;  dataAOut[9]  ; clock      ; 13.864 ; 13.864 ; Rise       ; clock           ;
;  dataAOut[10] ; clock      ; 12.122 ; 12.122 ; Rise       ; clock           ;
;  dataAOut[11] ; clock      ; 13.242 ; 13.242 ; Rise       ; clock           ;
;  dataAOut[12] ; clock      ; 13.735 ; 13.735 ; Rise       ; clock           ;
;  dataAOut[13] ; clock      ; 13.331 ; 13.331 ; Rise       ; clock           ;
;  dataAOut[14] ; clock      ; 11.033 ; 11.033 ; Rise       ; clock           ;
;  dataAOut[15] ; clock      ; 12.069 ; 12.069 ; Rise       ; clock           ;
; dataBOut[*]   ; clock      ; 16.480 ; 16.480 ; Rise       ; clock           ;
;  dataBOut[0]  ; clock      ; 14.071 ; 14.071 ; Rise       ; clock           ;
;  dataBOut[1]  ; clock      ; 13.716 ; 13.716 ; Rise       ; clock           ;
;  dataBOut[2]  ; clock      ; 15.009 ; 15.009 ; Rise       ; clock           ;
;  dataBOut[3]  ; clock      ; 14.640 ; 14.640 ; Rise       ; clock           ;
;  dataBOut[4]  ; clock      ; 15.607 ; 15.607 ; Rise       ; clock           ;
;  dataBOut[5]  ; clock      ; 14.420 ; 14.420 ; Rise       ; clock           ;
;  dataBOut[6]  ; clock      ; 13.506 ; 13.506 ; Rise       ; clock           ;
;  dataBOut[7]  ; clock      ; 16.480 ; 16.480 ; Rise       ; clock           ;
;  dataBOut[8]  ; clock      ; 12.886 ; 12.886 ; Rise       ; clock           ;
;  dataBOut[9]  ; clock      ; 13.651 ; 13.651 ; Rise       ; clock           ;
;  dataBOut[10] ; clock      ; 12.020 ; 12.020 ; Rise       ; clock           ;
;  dataBOut[11] ; clock      ; 13.290 ; 13.290 ; Rise       ; clock           ;
;  dataBOut[12] ; clock      ; 14.810 ; 14.810 ; Rise       ; clock           ;
;  dataBOut[13] ; clock      ; 13.462 ; 13.462 ; Rise       ; clock           ;
;  dataBOut[14] ; clock      ; 12.882 ; 12.882 ; Rise       ; clock           ;
;  dataBOut[15] ; clock      ; 13.479 ; 13.479 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; IRA[*]        ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  IRA[0]       ; clock      ; 4.471 ; 4.471 ; Rise       ; clock           ;
;  IRA[1]       ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  IRA[2]       ; clock      ; 4.512 ; 4.512 ; Rise       ; clock           ;
;  IRA[3]       ; clock      ; 4.745 ; 4.745 ; Rise       ; clock           ;
; IRB[*]        ; clock      ; 4.251 ; 4.251 ; Rise       ; clock           ;
;  IRB[0]       ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
;  IRB[1]       ; clock      ; 4.732 ; 4.732 ; Rise       ; clock           ;
;  IRB[2]       ; clock      ; 4.251 ; 4.251 ; Rise       ; clock           ;
;  IRB[3]       ; clock      ; 4.487 ; 4.487 ; Rise       ; clock           ;
; RF1[*]        ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  RF1[0]       ; clock      ; 4.655 ; 4.655 ; Rise       ; clock           ;
;  RF1[1]       ; clock      ; 4.906 ; 4.906 ; Rise       ; clock           ;
;  RF1[2]       ; clock      ; 4.770 ; 4.770 ; Rise       ; clock           ;
;  RF1[3]       ; clock      ; 4.783 ; 4.783 ; Rise       ; clock           ;
;  RF1[4]       ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  RF1[5]       ; clock      ; 4.763 ; 4.763 ; Rise       ; clock           ;
;  RF1[6]       ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  RF1[7]       ; clock      ; 4.790 ; 4.790 ; Rise       ; clock           ;
; RF2[*]        ; clock      ; 4.015 ; 4.015 ; Rise       ; clock           ;
;  RF2[0]       ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  RF2[1]       ; clock      ; 4.619 ; 4.619 ; Rise       ; clock           ;
;  RF2[2]       ; clock      ; 4.419 ; 4.419 ; Rise       ; clock           ;
;  RF2[3]       ; clock      ; 4.357 ; 4.357 ; Rise       ; clock           ;
;  RF2[4]       ; clock      ; 4.290 ; 4.290 ; Rise       ; clock           ;
;  RF2[5]       ; clock      ; 4.015 ; 4.015 ; Rise       ; clock           ;
;  RF2[6]       ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
;  RF2[7]       ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
; dataAOut[*]   ; clock      ; 4.387 ; 4.387 ; Rise       ; clock           ;
;  dataAOut[0]  ; clock      ; 5.022 ; 5.022 ; Rise       ; clock           ;
;  dataAOut[1]  ; clock      ; 4.484 ; 4.484 ; Rise       ; clock           ;
;  dataAOut[2]  ; clock      ; 5.144 ; 5.144 ; Rise       ; clock           ;
;  dataAOut[3]  ; clock      ; 4.742 ; 4.742 ; Rise       ; clock           ;
;  dataAOut[4]  ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  dataAOut[5]  ; clock      ; 5.092 ; 5.092 ; Rise       ; clock           ;
;  dataAOut[6]  ; clock      ; 5.122 ; 5.122 ; Rise       ; clock           ;
;  dataAOut[7]  ; clock      ; 4.387 ; 4.387 ; Rise       ; clock           ;
;  dataAOut[8]  ; clock      ; 4.862 ; 4.862 ; Rise       ; clock           ;
;  dataAOut[9]  ; clock      ; 5.245 ; 5.245 ; Rise       ; clock           ;
;  dataAOut[10] ; clock      ; 4.697 ; 4.697 ; Rise       ; clock           ;
;  dataAOut[11] ; clock      ; 4.968 ; 4.968 ; Rise       ; clock           ;
;  dataAOut[12] ; clock      ; 4.824 ; 4.824 ; Rise       ; clock           ;
;  dataAOut[13] ; clock      ; 4.952 ; 4.952 ; Rise       ; clock           ;
;  dataAOut[14] ; clock      ; 4.410 ; 4.410 ; Rise       ; clock           ;
;  dataAOut[15] ; clock      ; 4.526 ; 4.526 ; Rise       ; clock           ;
; dataBOut[*]   ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
;  dataBOut[0]  ; clock      ; 5.497 ; 5.497 ; Rise       ; clock           ;
;  dataBOut[1]  ; clock      ; 5.044 ; 5.044 ; Rise       ; clock           ;
;  dataBOut[2]  ; clock      ; 5.289 ; 5.289 ; Rise       ; clock           ;
;  dataBOut[3]  ; clock      ; 5.165 ; 5.165 ; Rise       ; clock           ;
;  dataBOut[4]  ; clock      ; 5.204 ; 5.204 ; Rise       ; clock           ;
;  dataBOut[5]  ; clock      ; 5.099 ; 5.099 ; Rise       ; clock           ;
;  dataBOut[6]  ; clock      ; 5.339 ; 5.339 ; Rise       ; clock           ;
;  dataBOut[7]  ; clock      ; 5.410 ; 5.410 ; Rise       ; clock           ;
;  dataBOut[8]  ; clock      ; 5.110 ; 5.110 ; Rise       ; clock           ;
;  dataBOut[9]  ; clock      ; 5.329 ; 5.329 ; Rise       ; clock           ;
;  dataBOut[10] ; clock      ; 5.001 ; 5.001 ; Rise       ; clock           ;
;  dataBOut[11] ; clock      ; 5.019 ; 5.019 ; Rise       ; clock           ;
;  dataBOut[12] ; clock      ; 5.059 ; 5.059 ; Rise       ; clock           ;
;  dataBOut[13] ; clock      ; 4.998 ; 4.998 ; Rise       ; clock           ;
;  dataBOut[14] ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
;  dataBOut[15] ; clock      ; 4.963 ; 4.963 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 49    ; 49   ;
; Unconstrained Input Port Paths  ; 114   ; 114  ;
; Unconstrained Output Ports      ; 56    ; 56   ;
; Unconstrained Output Port Paths ; 216   ; 216  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Processing started: Wed Mar 20 21:35:13 2013
Info: Command: quartus_sta ProcessorV1 -c ProcessorV1
Info: qsta_default_script.tcl version: #4
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcessorV1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -179.245
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -179.245     -6048.400 clock 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -123.629 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -59.208
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -59.208     -1982.220 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -83.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 352 megabytes
    Info: Processing ended: Wed Mar 20 21:35:28 2013
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:12


