# system info atividade_cinco on 2024.10.17.17:53:21
system_info:
name,value
DEVICE,5CSEMA5F31C6
DEVICE_FAMILY,Cyclone V
GENERATION_ID,1729198348
#
#
# Files generated for atividade_cinco on 2024.10.17.17:53:21
files:
filepath,kind,attributes,module,is_top
simulation/atividade_cinco.vhd,VHDL,,atividade_cinco,true
simulation/atividade_cinco_reset_n.vhd,VHDL,,atividade_cinco,false
simulation/atividade_cinco_rst_controller.vhd,VHDL,,atividade_cinco,false
simulation/submodules/atividade_cinco_nios2_gen2_0.v,VERILOG,,atividade_cinco_nios2_gen2_0,false
simulation/submodules/atividade_cinco_onchip_memory2_0.hex,HEX,,atividade_cinco_onchip_memory2_0,false
simulation/submodules/atividade_cinco_onchip_memory2_0.v,VERILOG,,atividade_cinco_onchip_memory2_0,false
simulation/submodules/atividade_cinco_pio_0.v,VERILOG,,atividade_cinco_pio_0,false
simulation/submodules/altera_reset_controller.v,VERILOG,,altera_reset_controller,false
simulation/submodules/altera_reset_synchronizer.v,VERILOG,,altera_reset_controller,false
simulation/submodules/altera_reset_controller.sdc,SDC,,altera_reset_controller,false
simulation/submodules/atividade_cinco_spi_0.v,VERILOG,,atividade_cinco_spi_0,false
simulation/submodules/atividade_cinco_timer_0.v,VERILOG,,atividade_cinco_timer_0,false
simulation/submodules/atividade_cinco_uart_0.v,VERILOG,,atividade_cinco_uart_0,false
simulation/submodules/atividade_cinco_mm_interconnect_0.v,VERILOG,,atividade_cinco_mm_interconnect_0,false
simulation/submodules/atividade_cinco_irq_mapper.sv,SYSTEM_VERILOG,,atividade_cinco_irq_mapper,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu.sdc,SDC,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu.vo,VERILOG,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_bht_ram.dat,DAT,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_bht_ram.hex,HEX,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_bht_ram.mif,MIF,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_dc_tag_ram.dat,DAT,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_dc_tag_ram.hex,HEX,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_dc_tag_ram.mif,MIF,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_debug_slave_sysclk.v,VERILOG,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_debug_slave_tck.v,VERILOG,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_debug_slave_wrapper.v,VERILOG,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_ic_tag_ram.dat,DAT,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_ic_tag_ram.hex,HEX,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_ic_tag_ram.mif,MIF,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_mult_cell.v,VERILOG,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_nios2_waves.do,OTHER,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_ociram_default_contents.dat,DAT,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_ociram_default_contents.hex,HEX,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_ociram_default_contents.mif,MIF,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_rf_ram_a.dat,DAT,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_rf_ram_a.hex,HEX,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_rf_ram_a.mif,MIF,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_rf_ram_b.dat,DAT,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_rf_ram_b.hex,HEX,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_rf_ram_b.mif,MIF,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/atividade_cinco_nios2_gen2_0_cpu_test_bench.v,VERILOG,,atividade_cinco_nios2_gen2_0_cpu,false
simulation/submodules/altera_merlin_master_translator.sv,SYSTEM_VERILOG,,altera_merlin_master_translator,false
simulation/submodules/altera_merlin_slave_translator.sv,SYSTEM_VERILOG,,altera_merlin_slave_translator,false
simulation/submodules/altera_merlin_master_agent.sv,SYSTEM_VERILOG,,altera_merlin_master_agent,false
simulation/submodules/altera_merlin_slave_agent.sv,SYSTEM_VERILOG,,altera_merlin_slave_agent,false
simulation/submodules/altera_merlin_burst_uncompressor.sv,SYSTEM_VERILOG,,altera_merlin_slave_agent,false
simulation/submodules/altera_avalon_sc_fifo.v,VERILOG,,altera_avalon_sc_fifo,false
simulation/submodules/atividade_cinco_mm_interconnect_0_router.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_router,false
simulation/submodules/atividade_cinco_mm_interconnect_0_router_001.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_router_001,false
simulation/submodules/atividade_cinco_mm_interconnect_0_router_002.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_router_002,false
simulation/submodules/atividade_cinco_mm_interconnect_0_router_004.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_router_004,false
simulation/submodules/altera_merlin_traffic_limiter.sv,SYSTEM_VERILOG,,altera_merlin_traffic_limiter,false
simulation/submodules/altera_merlin_reorder_memory.sv,SYSTEM_VERILOG,,altera_merlin_traffic_limiter,false
simulation/submodules/altera_avalon_sc_fifo.v,SYSTEM_VERILOG,,altera_merlin_traffic_limiter,false
simulation/submodules/altera_avalon_st_pipeline_base.v,SYSTEM_VERILOG,,altera_merlin_traffic_limiter,false
simulation/submodules/atividade_cinco_mm_interconnect_0_cmd_demux.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_cmd_demux,false
simulation/submodules/atividade_cinco_mm_interconnect_0_cmd_demux_001.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_cmd_demux_001,false
simulation/submodules/atividade_cinco_mm_interconnect_0_cmd_mux.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_cmd_mux,false
simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_cmd_mux,false
simulation/submodules/atividade_cinco_mm_interconnect_0_cmd_mux_002.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_cmd_mux_002,false
simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_cmd_mux_002,false
simulation/submodules/atividade_cinco_mm_interconnect_0_rsp_demux.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_rsp_demux,false
simulation/submodules/atividade_cinco_mm_interconnect_0_rsp_demux_002.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_rsp_demux_002,false
simulation/submodules/atividade_cinco_mm_interconnect_0_rsp_mux.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_rsp_mux,false
simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_rsp_mux,false
simulation/submodules/atividade_cinco_mm_interconnect_0_rsp_mux_001.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_rsp_mux_001,false
simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_rsp_mux_001,false
simulation/submodules/atividade_cinco_mm_interconnect_0_avalon_st_adapter.vhd,VHDL,,atividade_cinco_mm_interconnect_0_avalon_st_adapter,false
simulation/submodules/atividade_cinco_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv,SYSTEM_VERILOG,,atividade_cinco_mm_interconnect_0_avalon_st_adapter_error_adapter_0,false
#
# Map from instance-path to kind of module
instances:
instancePath,module
atividade_cinco.nios2_gen2_0,atividade_cinco_nios2_gen2_0
atividade_cinco.nios2_gen2_0.cpu,atividade_cinco_nios2_gen2_0_cpu
atividade_cinco.onchip_memory2_0,atividade_cinco_onchip_memory2_0
atividade_cinco.pio_0,atividade_cinco_pio_0
atividade_cinco.reset_n,altera_reset_controller
atividade_cinco.rst_controller,altera_reset_controller
atividade_cinco.reset_n,altera_reset_controller
atividade_cinco.rst_controller,altera_reset_controller
atividade_cinco.spi_0,atividade_cinco_spi_0
atividade_cinco.timer_0,atividade_cinco_timer_0
atividade_cinco.uart_0,atividade_cinco_uart_0
atividade_cinco.mm_interconnect_0,atividade_cinco_mm_interconnect_0
atividade_cinco.mm_interconnect_0.nios2_gen2_0_data_master_translator,altera_merlin_master_translator
atividade_cinco.mm_interconnect_0.nios2_gen2_0_instruction_master_translator,altera_merlin_master_translator
atividade_cinco.mm_interconnect_0.nios2_gen2_0_debug_mem_slave_translator,altera_merlin_slave_translator
atividade_cinco.mm_interconnect_0.onchip_memory2_0_s1_translator,altera_merlin_slave_translator
atividade_cinco.mm_interconnect_0.uart_0_s1_translator,altera_merlin_slave_translator
atividade_cinco.mm_interconnect_0.timer_0_s1_translator,altera_merlin_slave_translator
atividade_cinco.mm_interconnect_0.pio_0_s1_translator,altera_merlin_slave_translator
atividade_cinco.mm_interconnect_0.spi_0_spi_control_port_translator,altera_merlin_slave_translator
atividade_cinco.mm_interconnect_0.nios2_gen2_0_data_master_agent,altera_merlin_master_agent
atividade_cinco.mm_interconnect_0.nios2_gen2_0_instruction_master_agent,altera_merlin_master_agent
atividade_cinco.mm_interconnect_0.nios2_gen2_0_debug_mem_slave_agent,altera_merlin_slave_agent
atividade_cinco.mm_interconnect_0.onchip_memory2_0_s1_agent,altera_merlin_slave_agent
atividade_cinco.mm_interconnect_0.uart_0_s1_agent,altera_merlin_slave_agent
atividade_cinco.mm_interconnect_0.timer_0_s1_agent,altera_merlin_slave_agent
atividade_cinco.mm_interconnect_0.pio_0_s1_agent,altera_merlin_slave_agent
atividade_cinco.mm_interconnect_0.spi_0_spi_control_port_agent,altera_merlin_slave_agent
atividade_cinco.mm_interconnect_0.nios2_gen2_0_debug_mem_slave_agent_rsp_fifo,altera_avalon_sc_fifo
atividade_cinco.mm_interconnect_0.onchip_memory2_0_s1_agent_rsp_fifo,altera_avalon_sc_fifo
atividade_cinco.mm_interconnect_0.uart_0_s1_agent_rsp_fifo,altera_avalon_sc_fifo
atividade_cinco.mm_interconnect_0.timer_0_s1_agent_rsp_fifo,altera_avalon_sc_fifo
atividade_cinco.mm_interconnect_0.pio_0_s1_agent_rsp_fifo,altera_avalon_sc_fifo
atividade_cinco.mm_interconnect_0.spi_0_spi_control_port_agent_rsp_fifo,altera_avalon_sc_fifo
atividade_cinco.mm_interconnect_0.router,atividade_cinco_mm_interconnect_0_router
atividade_cinco.mm_interconnect_0.router_001,atividade_cinco_mm_interconnect_0_router_001
atividade_cinco.mm_interconnect_0.router_002,atividade_cinco_mm_interconnect_0_router_002
atividade_cinco.mm_interconnect_0.router_003,atividade_cinco_mm_interconnect_0_router_002
atividade_cinco.mm_interconnect_0.router_004,atividade_cinco_mm_interconnect_0_router_004
atividade_cinco.mm_interconnect_0.router_005,atividade_cinco_mm_interconnect_0_router_004
atividade_cinco.mm_interconnect_0.router_006,atividade_cinco_mm_interconnect_0_router_004
atividade_cinco.mm_interconnect_0.router_007,atividade_cinco_mm_interconnect_0_router_004
atividade_cinco.mm_interconnect_0.nios2_gen2_0_data_master_limiter,altera_merlin_traffic_limiter
atividade_cinco.mm_interconnect_0.nios2_gen2_0_instruction_master_limiter,altera_merlin_traffic_limiter
atividade_cinco.mm_interconnect_0.cmd_demux,atividade_cinco_mm_interconnect_0_cmd_demux
atividade_cinco.mm_interconnect_0.cmd_demux_001,atividade_cinco_mm_interconnect_0_cmd_demux_001
atividade_cinco.mm_interconnect_0.cmd_mux,atividade_cinco_mm_interconnect_0_cmd_mux
atividade_cinco.mm_interconnect_0.cmd_mux_001,atividade_cinco_mm_interconnect_0_cmd_mux
atividade_cinco.mm_interconnect_0.cmd_mux_002,atividade_cinco_mm_interconnect_0_cmd_mux_002
atividade_cinco.mm_interconnect_0.cmd_mux_003,atividade_cinco_mm_interconnect_0_cmd_mux_002
atividade_cinco.mm_interconnect_0.cmd_mux_004,atividade_cinco_mm_interconnect_0_cmd_mux_002
atividade_cinco.mm_interconnect_0.cmd_mux_005,atividade_cinco_mm_interconnect_0_cmd_mux_002
atividade_cinco.mm_interconnect_0.rsp_demux,atividade_cinco_mm_interconnect_0_rsp_demux
atividade_cinco.mm_interconnect_0.rsp_demux_001,atividade_cinco_mm_interconnect_0_rsp_demux
atividade_cinco.mm_interconnect_0.rsp_demux_002,atividade_cinco_mm_interconnect_0_rsp_demux_002
atividade_cinco.mm_interconnect_0.rsp_demux_003,atividade_cinco_mm_interconnect_0_rsp_demux_002
atividade_cinco.mm_interconnect_0.rsp_demux_004,atividade_cinco_mm_interconnect_0_rsp_demux_002
atividade_cinco.mm_interconnect_0.rsp_demux_005,atividade_cinco_mm_interconnect_0_rsp_demux_002
atividade_cinco.mm_interconnect_0.rsp_mux,atividade_cinco_mm_interconnect_0_rsp_mux
atividade_cinco.mm_interconnect_0.rsp_mux_001,atividade_cinco_mm_interconnect_0_rsp_mux_001
atividade_cinco.mm_interconnect_0.avalon_st_adapter,atividade_cinco_mm_interconnect_0_avalon_st_adapter
atividade_cinco.mm_interconnect_0.avalon_st_adapter.error_adapter_0,atividade_cinco_mm_interconnect_0_avalon_st_adapter_error_adapter_0
atividade_cinco.mm_interconnect_0.avalon_st_adapter_001,atividade_cinco_mm_interconnect_0_avalon_st_adapter
atividade_cinco.mm_interconnect_0.avalon_st_adapter_001.error_adapter_0,atividade_cinco_mm_interconnect_0_avalon_st_adapter_error_adapter_0
atividade_cinco.mm_interconnect_0.avalon_st_adapter_002,atividade_cinco_mm_interconnect_0_avalon_st_adapter
atividade_cinco.mm_interconnect_0.avalon_st_adapter_002.error_adapter_0,atividade_cinco_mm_interconnect_0_avalon_st_adapter_error_adapter_0
atividade_cinco.mm_interconnect_0.avalon_st_adapter_003,atividade_cinco_mm_interconnect_0_avalon_st_adapter
atividade_cinco.mm_interconnect_0.avalon_st_adapter_003.error_adapter_0,atividade_cinco_mm_interconnect_0_avalon_st_adapter_error_adapter_0
atividade_cinco.mm_interconnect_0.avalon_st_adapter_004,atividade_cinco_mm_interconnect_0_avalon_st_adapter
atividade_cinco.mm_interconnect_0.avalon_st_adapter_004.error_adapter_0,atividade_cinco_mm_interconnect_0_avalon_st_adapter_error_adapter_0
atividade_cinco.mm_interconnect_0.avalon_st_adapter_005,atividade_cinco_mm_interconnect_0_avalon_st_adapter
atividade_cinco.mm_interconnect_0.avalon_st_adapter_005.error_adapter_0,atividade_cinco_mm_interconnect_0_avalon_st_adapter_error_adapter_0
atividade_cinco.irq_mapper,atividade_cinco_irq_mapper
