setIntRegOperand:0  T0 : 00033108 `  mov   fp, #0'
setIntRegOperand:3204447972  T0 : 00033112 `  addi_uop   sp, sp, #4'
setIntRegOperand:3204447972  T0 : 00033116 `  mov   r2, sp'
setIntRegOperand:3204447968  T0 : 00033120 `  subi_uop   sp, sp, #4'
setIntRegOperand:33144  T0 : 00033140 `  bl   0x8264'
setIntRegOperand:3204447964  T0 : 00033124 `  subi_uop   sp, sp, #4'
setIntRegOperand:3204447960  T0 : 00033136 `  subi_uop   sp, sp, #4'
setIntRegOperand:3204447936  T0 : 00033392 `  subi_uop   sp, sp, #24'
setIntRegOperand:3204447632  T0 : 00033400 `  sub   sp, sp, #304'
setIntRegOperand:35168  T0 : 00033104 `  ldr   r12, [pc, #36]'
setIntRegOperand:1  T0 : 00033112 `  ldr   r1, [sp] #4'
setIntRegOperand:33352  T0 : 00033128 `  ldr   r0, [pc, #16]'
setIntRegOperand:35240  T0 : 00033132 `  ldr   r3, [pc, #16]'
setIntRegOperand:3204447972  T0 : 00033448 `  ldr   r3, [sp, #4]'
setIntRegOperand:1  T0 : 00033436 `  ldr   r3, [sp, #8]'
setIntRegOperand:35168  T0 : 00033420 `  ldr   r8, [sp, #328]'
setIntRegOperand:0  T0 : 00033424 `  ldr   r7, [sp, #332]'
setIntRegOperand:2  T0 : 00033444 `  add   r1, r3, #1'
setIntRegOperand:0  T0 : 00033388 `  ldr   r12, [pc, #664]'
setIntRegOperand:35240  T0 : 00033404 `  mov   r6, r3'
setIntRegOperand:0  T0 : 00033428 `  moveq   r2, r12'
setIntRegOperand:8  T0 : 00033452 `  mov   r1, r1, LSL #2'
setIntRegOperand:3204447980  T0 : 00033456 `  add   r1, r3, r1'
setIntRegOperand:3204447980  T0 : 00033464 `  mov   r12, r1'
setIntRegOperand:540632  T0 : 00033440 `  ldr   r0, [pc, #616]'
setIntRegOperand:541960  T0 : 00033460 `  ldr   r3, [pc, #600]'
setIntRegOperand:3204447984  T0 : 00033488 `  addi_uop   r12, r12, #4'
setIntRegOperand:33508  T0 : 00033504 `  bl   0x143ec'
setIntRegOperand:3204447972  T0 : 00033472 `  ldr   r3, [sp, #336]'
setIntRegOperand:546044  T0 : 00033476 `  ldr   r2, [pc, #588]'
setIntRegOperand:0  T0 : 00033488 `  ldr   r3, [r12] #4'
setIntRegOperand:3204447984  T0 : 00033500 `  mov   r0, r12'
setIntRegOperand:3204447600  T0 : 00082936 `  subi_uop   sp, sp, #32'
setIntRegOperand:16  T0 : 00082932 `  ldr   r3, [r0, #0]'
setIntRegOperand:3204447592  T0 : 00082944 `  sub   sp, sp, #8'
setIntRegOperand:0  T0 : 00082960 `  mov   r2, #0'
setIntRegOperand:3204447992  T0 : 00082976 `  add   r0, r0, #8'
setIntRegOperand:0  T0 : 00082984 `  mov   r12, r2'
setIntRegOperand:0  T0 : 00083040 `  mov   r1, r2'
setIntRegOperand:13  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:548644  T0 : 00082952 `  ldr   r1, [pc, #620]'
setIntRegOperand:547528  T0 : 00082956 `  ldr   r4, [pc, #620]'
setIntRegOperand:540636  T0 : 00082968 `  ldr   r1, [pc, #612]'
setIntRegOperand:548568  T0 : 00082992 `  ldr   r1, [pc, #592]'
setIntRegOperand:548580  T0 : 00083008 `  ldr   r1, [pc, #580]'
setIntRegOperand:548548  T0 : 00083016 `  ldr   r1, [pc, #576]'
setIntRegOperand:548560  T0 : 00083024 `  ldr   r1, [pc, #572]'
setIntRegOperand:548604  T0 : 00083032 `  ldr   r1, [pc, #568]'
setIntRegOperand:1  T0 : 00082980 `  ldr   r1, [r1, #0]'
setIntRegOperand:3204448000  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:1  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:0  T0 : 00082964 `  ldr   r5, [r1, #0]'
setIntRegOperand:0  T0 : 00082972 `  ldr   r6, [r4, #4]'
setIntRegOperand:0  T0 : 00083000 `  ldr   r1, [r4, #0]'
setIntRegOperand:0  T0 : 00082996 `  ldr   fp, [r1, #0]'
setIntRegOperand:0  T0 : 00083012 `  ldr   r9, [r1, #0]'
setIntRegOperand:0  T0 : 00083020 `  ldr   r10, [r1, #0]'
setIntRegOperand:0  T0 : 00083028 `  ldr   r8, [r1, #0]'
setIntRegOperand:0  T0 : 00083036 `  ldr   r7, [r1, #0]'
setIntRegOperand:0  T0 : 00083384 `  mov   r6, #0'
setIntRegOperand:30935  T0 : 00083380 `  ldr   r3, [r0, #-4]'
setIntRegOperand:3204448000  T0 : 00083392 `  addi_uop   r0, r0, #8'
setIntRegOperand:17  T0 : 00083392 `  ldr   r3, [r0] #8'
setIntRegOperand:14  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448008  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:1  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:3204448008  T0 : 00083364 `  addi_uop   r0, r0, #8'
setIntRegOperand:100  T0 : 00083360 `  ldr   r8, [r0, #-4]'
setIntRegOperand:548644  T0 : 00083212 `  ldr   r3, [pc, #360]'
setIntRegOperand:540636  T0 : 00083220 `  ldr   r2, [pc, #360]'
setIntRegOperand:1  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:548568  T0 : 00083240 `  ldr   r2, [pc, #344]'
setIntRegOperand:548580  T0 : 00083244 `  ldr   r3, [pc, #344]'
setIntRegOperand:548548  T0 : 00083256 `  ldr   r2, [pc, #336]'
setIntRegOperand:548560  T0 : 00083260 `  ldr   r3, [pc, #336]'
setIntRegOperand:1  T0 : 00083320 `  mov   r1, #1'
setIntRegOperand:548604  T0 : 00083272 `  ldr   r2, [pc, #328]'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:3204447600  T0 : 00083328 `  add   sp, sp, #8'
setIntRegOperand:3204447632  T0 : 00083332 `  addi_uop   sp, sp, #32'
setIntRegOperand:33528  T0 : 00033524 `  bl   0x14e54'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r4,r5, [sp, #0]'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r4,r5, [sp, #0]'
setIntRegOperand:35240  T0 : 00083332 `  ldr2_uop   r6,r7, [sp, #8]'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r6,r7, [sp, #8]'
setIntRegOperand:35168  T0 : 00083332 `  ldr2_uop   r8,r9, [sp, #16]'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r8,r9, [sp, #16]'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r10,fp, [sp, #24]'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r10,fp, [sp, #24]'
setIntRegOperand:541960  T0 : 00033508 `  ldr   r3, [pc, #552]'
setIntRegOperand:0  T0 : 00033512 `  ldr   r2, [r3, #0]'
setIntRegOperand:23  T0 : 00083364 `  ldr   r3, [r0] #8'
setIntRegOperand:20  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448016  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:25  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:1  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:3204447600  T0 : 00083328 `  add   sp, sp, #8'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:3204447632  T0 : 00083332 `  addi_uop   sp, sp, #32'
setIntRegOperand:33528  T0 : 00033524 `  bl   0x14e54'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r4,r5, [sp, #0]'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r4,r5, [sp, #0]'
setIntRegOperand:22  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448024  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:31  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:1  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:3204447600  T0 : 00083328 `  add   sp, sp, #8'
setIntRegOperand:3204447632  T0 : 00083332 `  addi_uop   sp, sp, #32'
setIntRegOperand:28  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448032  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:15  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:1  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:3204447600  T0 : 00083328 `  add   sp, sp, #8'
setIntRegOperand:3204447632  T0 : 00083332 `  addi_uop   sp, sp, #32'
setIntRegOperand:12  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448040  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:6  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:1  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:3204447600  T0 : 00083328 `  add   sp, sp, #8'
setIntRegOperand:3204447632  T0 : 00083332 `  addi_uop   sp, sp, #32'
setIntRegOperand:3  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448048  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:3  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:1  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:0  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:1  T0 : 00083188 `  mov   r5, #1'
setIntRegOperand:4294967295  T0 : 00083196 `  mvn   r2, #0'
setIntRegOperand:0  T0 : 00083184 `  ldr   r2, [r0, #-4]'
setIntRegOperand:3204448016  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:25  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:22  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448024  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:0  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:31  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:3204448024  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:31  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:548644  T0 : 00083212 `  ldr   r3, [pc, #360]'
setIntRegOperand:540636  T0 : 00083220 `  ldr   r2, [pc, #360]'
setIntRegOperand:0  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:3204447600  T0 : 00083328 `  add   sp, sp, #8'
setIntRegOperand:548568  T0 : 00083240 `  ldr   r2, [pc, #344]'
setIntRegOperand:548580  T0 : 00083244 `  ldr   r3, [pc, #344]'
setIntRegOperand:548548  T0 : 00083256 `  ldr   r2, [pc, #336]'
setIntRegOperand:3204447632  T0 : 00083332 `  addi_uop   sp, sp, #32'
setIntRegOperand:548560  T0 : 00083260 `  ldr   r3, [pc, #336]'
setIntRegOperand:548604  T0 : 00083272 `  ldr   r2, [pc, #328]'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:28  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448032  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:15  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:0  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:3204448032  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:15  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:548644  T0 : 00083212 `  ldr   r3, [pc, #360]'
setIntRegOperand:540636  T0 : 00083220 `  ldr   r2, [pc, #360]'
setIntRegOperand:0  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:3204447600  T0 : 00083328 `  add   sp, sp, #8'
setIntRegOperand:548568  T0 : 00083240 `  ldr   r2, [pc, #344]'
setIntRegOperand:548580  T0 : 00083244 `  ldr   r3, [pc, #344]'
setIntRegOperand:548548  T0 : 00083256 `  ldr   r2, [pc, #336]'
setIntRegOperand:3204447632  T0 : 00083332 `  addi_uop   sp, sp, #32'
setIntRegOperand:548560  T0 : 00083260 `  ldr   r3, [pc, #336]'
setIntRegOperand:548604  T0 : 00083272 `  ldr   r2, [pc, #328]'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:12  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448040  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:6  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:0  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:3204448040  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:6  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:548644  T0 : 00083212 `  ldr   r3, [pc, #360]'
setIntRegOperand:540636  T0 : 00083220 `  ldr   r2, [pc, #360]'
setIntRegOperand:0  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:3204447600  T0 : 00083328 `  add   sp, sp, #8'
setIntRegOperand:548568  T0 : 00083240 `  ldr   r2, [pc, #344]'
setIntRegOperand:548580  T0 : 00083244 `  ldr   r3, [pc, #344]'
setIntRegOperand:548548  T0 : 00083256 `  ldr   r2, [pc, #336]'
setIntRegOperand:3204447632  T0 : 00083332 `  addi_uop   sp, sp, #32'
setIntRegOperand:548560  T0 : 00083260 `  ldr   r3, [pc, #336]'
setIntRegOperand:548604  T0 : 00083272 `  ldr   r2, [pc, #328]'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:3  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448048  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:3  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:0  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:3204448048  T0 : 00083524 `  addi_uop   r0, r0, #8'
setIntRegOperand:4096  T0 : 00083520 `  ldr   r7, [r0, #-4]'
setIntRegOperand:3  T0 : 00083524 `  ldr   r3, [r0] #8'
setIntRegOperand:548644  T0 : 00083212 `  ldr   r3, [pc, #360]'
setIntRegOperand:0  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448056  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:4  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:0  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:1  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448064  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:5  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:0  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:3204447600  T0 : 00083328 `  add   sp, sp, #8'
setIntRegOperand:3204447632  T0 : 00083332 `  addi_uop   sp, sp, #32'
setIntRegOperand:2  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448072  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:0  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:3204447600  T0 : 00083328 `  add   sp, sp, #8'
setIntRegOperand:3204447632  T0 : 00083332 `  addi_uop   sp, sp, #32'
setIntRegOperand:33528  T0 : 00033524 `  bl   0x14e54'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r4,r5, [sp, #0]'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r4,r5, [sp, #0]'
setIntRegOperand:35240  T0 : 00083332 `  ldr2_uop   r6,r7, [sp, #8]'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r6,r7, [sp, #8]'
setIntRegOperand:35168  T0 : 00083332 `  ldr2_uop   r8,r9, [sp, #16]'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r8,r9, [sp, #16]'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r10,fp, [sp, #24]'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r10,fp, [sp, #24]'
setIntRegOperand:3204447616  T0 : 00085596 `  subi_uop   sp, sp, #16'
setIntRegOperand:3204447160  T0 : 00085600 `  sub   sp, sp, #456'
setIntRegOperand:85616  T0 : 00085612 `  bl   0x32258'
setIntRegOperand:3204447164  T0 : 00085604 `  add   r0, sp, #4'
setIntRegOperand:3204447162  T0 : 00085608 `  sub   r0, r0, #2'
setIntRegOperand:3204448056  T0 : 00083564 `  addi_uop   r0, r0, #8'
setIntRegOperand:32820  T0 : 00083560 `  ldr   r10, [r0, #-4]'
setIntRegOperand:4  T0 : 00083564 `  ldr   r3, [r0] #8'
setIntRegOperand:548644  T0 : 00083212 `  ldr   r3, [pc, #360]'
setIntRegOperand:1  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448064  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:5  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:0  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:3204448064  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:5  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:548644  T0 : 00083212 `  ldr   r3, [pc, #360]'
setIntRegOperand:540636  T0 : 00083220 `  ldr   r2, [pc, #360]'
setIntRegOperand:0  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:3204447600  T0 : 00083328 `  add   sp, sp, #8'
setIntRegOperand:548568  T0 : 00083240 `  ldr   r2, [pc, #344]'
setIntRegOperand:548580  T0 : 00083244 `  ldr   r3, [pc, #344]'
setIntRegOperand:548548  T0 : 00083256 `  ldr   r2, [pc, #336]'
setIntRegOperand:3204447632  T0 : 00083332 `  addi_uop   sp, sp, #32'
setIntRegOperand:548560  T0 : 00083260 `  ldr   r3, [pc, #336]'
setIntRegOperand:548604  T0 : 00083272 `  ldr   r2, [pc, #328]'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:2  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448072  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:7  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:0  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:3204448072  T0 : 00083544 `  addi_uop   r0, r0, #8'
setIntRegOperand:7  T0 : 00083540 `  ldr   r9, [r0, #-4]'
setIntRegOperand:7  T0 : 00083544 `  ldr   r3, [r0] #8'
setIntRegOperand:548644  T0 : 00083212 `  ldr   r3, [pc, #360]'
setIntRegOperand:4  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448080  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:8  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:3204448080  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:8  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:5  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448088  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:9  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:6  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448096  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:3204448088  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:9  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:6  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448096  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:11  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:8  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448104  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:3204448096  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:11  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:8  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448104  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:12  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:9  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448112  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:4294967295  T0 : 00083496 `  orr   r2, r2, #1'
setIntRegOperand:3204448104  T0 : 00083504 `  addi_uop   r0, r0, #8'
setIntRegOperand:100  T0 : 00083492 `  ldr   r3, [r0, #-4]'
setIntRegOperand:12  T0 : 00083504 `  ldr   r3, [r0] #8'
setIntRegOperand:100  T0 : 00083500 `  eor   r12, r12, r3'
setIntRegOperand:548644  T0 : 00083212 `  ldr   r3, [pc, #360]'
setIntRegOperand:9  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448112  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:13  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:4294967295  T0 : 00083468 `  orr   r2, r2, #2'
setIntRegOperand:3204448112  T0 : 00083476 `  addi_uop   r0, r0, #8'
setIntRegOperand:100  T0 : 00083464 `  ldr   r3, [r0, #-4]'
setIntRegOperand:13  T0 : 00083476 `  ldr   r3, [r0] #8'
setIntRegOperand:0  T0 : 00083472 `  eor   r12, r12, r3'
setIntRegOperand:548644  T0 : 00083212 `  ldr   r3, [pc, #360]'
setIntRegOperand:10  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448120  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:14  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:4294967295  T0 : 00083440 `  orr   r2, r2, #4'
setIntRegOperand:3204448120  T0 : 00083448 `  addi_uop   r0, r0, #8'
setIntRegOperand:100  T0 : 00083436 `  ldr   r3, [r0, #-4]'
setIntRegOperand:14  T0 : 00083448 `  ldr   r3, [r0] #8'
setIntRegOperand:100  T0 : 00083444 `  eor   r1, r1, r3'
setIntRegOperand:11  T0 : 00083044 `  sub   r3, r3, #3'
setIntRegOperand:3204448128  T0 : 00083200 `  addi_uop   r0, r0, #8'
setIntRegOperand:0  T0 : 00083200 `  ldr   r3, [r0] #8'
setIntRegOperand:4294967295  T0 : 00083412 `  orr   r2, r2, #8'
setIntRegOperand:3204448128  T0 : 00083420 `  addi_uop   r0, r0, #8'
setIntRegOperand:100  T0 : 00083408 `  ldr   r3, [r0, #-4]'
setIntRegOperand:0  T0 : 00083420 `  ldr   r3, [r0] #8'
setIntRegOperand:0  T0 : 00083416 `  eor   r1, r1, r3'
setIntRegOperand:548644  T0 : 00083212 `  ldr   r3, [pc, #360]'
setIntRegOperand:540636  T0 : 00083220 `  ldr   r2, [pc, #360]'
setIntRegOperand:0  T0 : 00083228 `  ldr   r3, [sp, #4]'
setIntRegOperand:548568  T0 : 00083240 `  ldr   r2, [pc, #344]'
setIntRegOperand:548580  T0 : 00083244 `  ldr   r3, [pc, #344]'
setIntRegOperand:548548  T0 : 00083256 `  ldr   r2, [pc, #336]'
setIntRegOperand:548560  T0 : 00083260 `  ldr   r3, [pc, #336]'
setIntRegOperand:548604  T0 : 00083272 `  ldr   r2, [pc, #328]'
setIntRegOperand:3204447600  T0 : 00083328 `  add   sp, sp, #8'
setIntRegOperand:30935  T0 : 00083276 `  ldr   r3, [sp, #0]'
setIntRegOperand:3204447632  T0 : 00083332 `  addi_uop   sp, sp, #32'
setIntRegOperand:33528  T0 : 00033524 `  bl   0x14e54'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r4,r5, [sp, #0]'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r4,r5, [sp, #0]'
setIntRegOperand:35240  T0 : 00083332 `  ldr2_uop   r6,r7, [sp, #8]'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r6,r7, [sp, #8]'
setIntRegOperand:35168  T0 : 00083332 `  ldr2_uop   r8,r9, [sp, #16]'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r8,r9, [sp, #16]'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r10,fp, [sp, #24]'
setIntRegOperand:0  T0 : 00083332 `  ldr2_uop   r10,fp, [sp, #24]'
setIntRegOperand:3204447616  T0 : 00085596 `  subi_uop   sp, sp, #16'
setIntRegOperand:541960  T0 : 00033508 `  ldr   r3, [pc, #552]'
setIntRegOperand:3204447160  T0 : 00085600 `  sub   sp, sp, #456'
setIntRegOperand:85616  T0 : 00085612 `  bl   0x32258'
setIntRegOperand:3204447164  T0 : 00085604 `  add   r0, sp, #4'
setIntRegOperand:3204447162  T0 : 00085608 `  sub   r0, r0, #2'
setIntRegOperand:122  T0 : 00205412 `  mov   r7, #122'
setIntRegOperand:0  T0 : 00033512 `  ldr   r2, [r3, #0]'
setIntRegOperand:0  T0 : 00205408 `  mov   r12, r7'
setIntRegOperand:0  T0 : 00205420 `  mov   r7, r12'
setIntRegOperand:0  T0 : 00085628 `  mov   r0, #0'
setIntRegOperand:3204447292  T0 : 00085620 `  addeq   r1, sp, #132'
setIntRegOperand:3204447292  T0 : 00085632 `  mov   r12, r1'
setIntRegOperand:0  T0 : 00085636 `  mov   lr, r0'
setIntRegOperand:3204447293  T0 : 00085676 `  add   r12, r12, #1'
setIntRegOperand:3204447294  T0 : 00085700 `  addi_uop   r12, r12, #1'
setIntRegOperand:1  T0 : 00085728 `  add   lr, lr, #1'
setIntRegOperand:3204447295  T0 : 00085744 `  add   r12, r12, #1'
setIntRegOperand:3204447296  T0 : 00085676 `  add   r12, r12, #1'
setIntRegOperand:3204447297  T0 : 00085700 `  addi_uop   r12, r12, #1'
setIntRegOperand:2  T0 : 00085728 `  add   lr, lr, #1'
setIntRegOperand:3204447298  T0 : 00085744 `  add   r12, r12, #1'
setIntRegOperand:3204447299  T0 : 00085676 `  add   r12, r12, #1'
setIntRegOperand:3204447300  T0 : 00085700 `  addi_uop   r12, r12, #1'
setIntRegOperand:51  T0 : 00085640 `  ldrb   r3, [r12, #0]'
setIntRegOperand:3  T0 : 00085644 `  sub   r3, r3, #48'
setIntRegOperand:3  T0 : 00085648 `  and   r2, r3, #255'
setIntRegOperand:3  T0 : 00085728 `  add   lr, lr, #1'
setIntRegOperand:3  T0 : 00085664 `  mov   r2, r3'
setIntRegOperand:46  T0 : 00085660 `  ldrb   r1, [r12, #1]'
setIntRegOperand:48  T0 : 00085700 `  ldrb   r1, [r12, #1]!'
setIntRegOperand:46  T0 : 00085640 `  ldrb   r3, [r12, #0]'
setIntRegOperand:4294967294  T0 : 00085668 `  sub   r3, r1, #48'
setIntRegOperand:0  T0 : 00085708 `  sub   r3, r1, #48'
setIntRegOperand:4294967294  T0 : 00085644 `  sub   r3, r3, #48'
setIntRegOperand:24  T0 : 00085684 `  mov   r3, r2, LSL #3'
setIntRegOperand:6  T0 : 00085688 `  mov   r2, r2, LSL #1'
setIntRegOperand:254  T0 : 00085648 `  and   r2, r3, #255'
setIntRegOperand:30  T0 : 00085692 `  add   r2, r2, r3'
setIntRegOperand:76  T0 : 00085696 `  add   r2, r2, r1'
setIntRegOperand:4294967294  T0 : 00085664 `  mov   r2, r3'
setIntRegOperand:1  T0 : 00085728 `  add   lr, lr, #1'
setIntRegOperand:3  T0 : 00085724 `  orr   r0, r2, r0, LSL #8'
setIntRegOperand:3204447294  T0 : 00085744 `  add   r12, r12, #1'
setIntRegOperand:3204447295  T0 : 00085676 `  add   r12, r12, #1'
setIntRegOperand:48  T0 : 00085640 `  ldrb   r3, [r12, #0]'
setIntRegOperand:46  T0 : 00085660 `  ldrb   r1, [r12, #1]'
setIntRegOperand:0  T0 : 00085644 `  sub   r3, r3, #48'
setIntRegOperand:2  T0 : 00085728 `  add   lr, lr, #1'
setIntRegOperand:0  T0 : 00085648 `  and   r2, r3, #255'
setIntRegOperand:4294967294  T0 : 00085668 `  sub   r3, r1, #48'
setIntRegOperand:0  T0 : 00085664 `  mov   r2, r3'
setIntRegOperand:768  T0 : 00085724 `  orr   r0, r2, r0, LSL #8'
setIntRegOperand:3204447296  T0 : 00085744 `  add   r12, r12, #1'
setIntRegOperand:3204447297  T0 : 00085676 `  add   r12, r12, #1'
setIntRegOperand:3  T0 : 00085728 `  add   lr, lr, #1'
setIntRegOperand:3204447616  T0 : 00085776 `  add   sp, sp, #456'
setIntRegOperand:3204447632  T0 : 00085780 `  addi_uop   sp, sp, #16'
setIntRegOperand:0  T0 : 00085780 `  ldr2_uop   r4,r5, [sp, #0]'
setIntRegOperand:0  T0 : 00085780 `  ldr2_uop   r4,r5, [sp, #0]'
setIntRegOperand:35240  T0 : 00085780 `  ldr2_uop   r6,r36, [sp, #8]'
setIntRegOperand:33528  T0 : 00085780 `  ldr2_uop   r6,r36, [sp, #8]'
setIntRegOperand:33580  T0 : 00033576 `  bl   0x894c'
setIntRegOperand:48  T0 : 00085640 `  ldrb   r3, [r12, #0]'
setIntRegOperand:548596  T0 : 00033536 `  ldr   r3, [pc, #532]'
setIntRegOperand:548596  T0 : 00033556 `  ldr   r3, [pc, #512]'
setIntRegOperand:132623  T0 : 00033564 `  ldr   r3, [pc, #508]'
setIntRegOperand:0  T0 : 00085644 `  sub   r3, r3, #48'
setIntRegOperand:0  T0 : 00085648 `  and   r2, r3, #255'
setIntRegOperand:0  T0 : 00085664 `  mov   r2, r3'
setIntRegOperand:0  T0 : 00033540 `  ldr   r3, [r3, #0]'
setIntRegOperand:0  T0 : 00085660 `  ldrb   r1, [r12, #1]'
setIntRegOperand:4294967248  T0 : 00085668 `  sub   r3, r1, #48'
setIntRegOperand:196608  T0 : 00085724 `  orr   r0, r2, r0, LSL #8'
setIntRegOperand:196608  T0 : 00033548 `  moveq   r2, r0'
setIntRegOperand:4294967248  T0 : 00085788 `  rsble   r3, lr, #3'
setIntRegOperand:4294967248  T0 : 00085792 `  movle   r3, r3, LSL #3'
setIntRegOperand:196608  T0 : 00085796 `  movle   r0, r0, LSL r3'
setIntRegOperand:3204447616  T0 : 00085776 `  add   sp, sp, #456'
setIntRegOperand:3204447632  T0 : 00085780 `  addi_uop   sp, sp, #16'
setIntRegOperand:0  T0 : 00085780 `  ldr2_uop   r4,r5, [sp, #0]'
setIntRegOperand:0  T0 : 00085780 `  ldr2_uop   r4,r5, [sp, #0]'
setIntRegOperand:35240  T0 : 00085780 `  ldr2_uop   r6,r36, [sp, #8]'
setIntRegOperand:33528  T0 : 00085780 `  ldr2_uop   r6,r36, [sp, #8]'
setIntRegOperand:33580  T0 : 00033576 `  bl   0x894c'
setIntRegOperand:548596  T0 : 00033536 `  ldr   r3, [pc, #532]'
setIntRegOperand:548596  T0 : 00033556 `  ldr   r3, [pc, #512]'
setIntRegOperand:132623  T0 : 00033564 `  ldr   r3, [pc, #508]'
setIntRegOperand:0  T0 : 00033540 `  ldr   r3, [r3, #0]'
setIntRegOperand:196608  T0 : 00033548 `  moveq   r2, r0'
setIntRegOperand:8  T0 : 00035156 `  mov   r0, #8'
setIntRegOperand:16  T0 : 00035160 `  mov   r1, #16'
setIntRegOperand:3204447596  T0 : 00034592 `  subi_uop   sp, sp, #36'
setIntRegOperand:16  T0 : 00034596 `  mov   r6, r1'
setIntRegOperand:3204447576  T0 : 00034604 `  sub   sp, sp, #20'
setIntRegOperand:548548  T0 : 00034588 `  ldr   r3, [pc, #508]'
setIntRegOperand:548580  T0 : 00034620 `  ldr   r2, [pc, #480]'
setIntRegOperand:32820  T0 : 00034600 `  ldr   r1, [r3, #0]'
setIntRegOperand:7  T0 : 00034624 `  ldr   r3, [r2, #0]'
setIntRegOperand:8  T0 : 00034612 `  mov   lr, r0'
setIntRegOperand:224  T0 : 00034628 `  mov   r3, r3, LSL #5'
setIntRegOperand:33044  T0 : 00034632 `  add   r2, r1, r3'
setIntRegOperand:34728  T0 : 00034724 `  bl   0x62e5c'
setIntRegOperand:1879048193  T0 : 00034660 `  ldr   r3, [r1, #0]'
setIntRegOperand:32852  T0 : 00034648 `  add   r1, r1, #32'
setIntRegOperand:32884  T0 : 00034648 `  add   r1, r1, #32'
setIntRegOperand:32916  T0 : 00034648 `  add   r1, r1, #32'
setIntRegOperand:32948  T0 : 00034648 `  add   r1, r1, #32'
setIntRegOperand:32980  T0 : 00034648 `  add   r1, r1, #32'
setIntRegOperand:33012  T0 : 00034648 `  add   r1, r1, #32'
setIntRegOperand:33044  T0 : 00034648 `  add   r1, r1, #32'
setIntRegOperand:1  T0 : 00034660 `  ldr   r3, [r1, #0]'
setIntRegOperand:33076  T0 : 00034648 `  add   r1, r1, #32'
setIntRegOperand:1  T0 : 00034660 `  ldr   r3, [r1, #0]'
setIntRegOperand:3852451876  T0 : 00034672 `  ldr   r4, [r1, #28]'
setIntRegOperand:0  T0 : 00034740 `  mov   r8, #0'
setIntRegOperand:1  T0 : 00034752 `  mov   r4, #1'
setIntRegOperand:0  T0 : 00034756 `  mov   r10, #0'
setIntRegOperand:34800  T0 : 00034796 `  bl   0x12e28'
setIntRegOperand:540792  T0 : 00034760 `  ldr   r3, [pc, #344]'
setIntRegOperand:542584  T0 : 00034768 `  ldr   r5, [pc, #340]'
setIntRegOperand:543616  T0 : 00034776 `  ldr   r9, [pc, #336]'
setIntRegOperand:8  T0 : 00034764 `  mul   '
setIntRegOperand:4  T0 : 00034660 `  ldr   r3, [r1, #0]'
setIntRegOperand:7  T0 : 00034660 `  ldr   r3, [r1, #0]'
setIntRegOperand:1685382481  T0 : 00034660 `  ldr   r3, [r1, #0]'
setIntRegOperand:34728  T0 : 00034724 `  bl   0x62e5c'
setIntRegOperand:4  T0 : 00034672 `  ldr   r4, [r1, #28]'
setIntRegOperand:16  T0 : 00034676 `  ldr   r2, [r1, #16]'
setIntRegOperand:40  T0 : 00034680 `  ldr   r8, [r1, #20]'
setIntRegOperand:540596  T0 : 00034684 `  ldr   r1, [r1, #8]'
setIntRegOperand:3  T0 : 00034712 `  sub   r0, r4, #1'
setIntRegOperand:16  T0 : 00034692 `  movcc   r6, r4'
setIntRegOperand:11  T0 : 00034716 `  add   r0, r0, lr'
setIntRegOperand:4  T0 : 00034720 `  mov   r1, r4'
setIntRegOperand:3  T0 : 00405092 `  subs   r2, r1, #1'
setIntRegOperand:34800  T0 : 00034796 `  bl   0x12e28'
setIntRegOperand:540792  T0 : 00034760 `  ldr   r3, [pc, #344]'
setIntRegOperand:4  T0 : 00034728 `  mov   r10, r4'
setIntRegOperand:11  T0 : 00034732 `  mov   lr, r0'
setIntRegOperand:542584  T0 : 00034768 `  ldr   r5, [pc, #340]'
setIntRegOperand:543616  T0 : 00034776 `  ldr   r9, [pc, #336]'
setIntRegOperand:29  T0 : 00405556 `  clz   r2, r1'
setIntRegOperand:2  T0 : 00405560 `  rsb   r2, r2, #31'
setIntRegOperand:2  T0 : 00405564 `  mov   r0, r0, LSR r2'
setIntRegOperand:4  T0 : 00034728 `  mov   r10, r4'
setIntRegOperand:2  T0 : 00034732 `  mov   lr, r0'
setIntRegOperand:34800  T0 : 00034796 `  bl   0x12e28'
setIntRegOperand:540792  T0 : 00034760 `  ldr   r3, [pc, #344]'
setIntRegOperand:8  T0 : 00034764 `  mul   '
setIntRegOperand:542584  T0 : 00034768 `  ldr   r5, [pc, #340]'
setIntRegOperand:543616  T0 : 00034776 `  ldr   r9, [pc, #336]'
setIntRegOperand:3204447564  T0 : 00077360 `  subi_uop   sp, sp, #12'
setIntRegOperand:3204447560  T0 : 00077368 `  sub   sp, sp, #4'
setIntRegOperand:2048  T0 : 00034772 `  ldr   r0, [r3, #0]'
setIntRegOperand:3232  T0 : 00034780 `  add   r0, r0, #1184'
setIntRegOperand:3272  T0 : 00034784 `  add   r0, r0, r8'
setIntRegOperand:3288  T0 : 00034788 `  add   r0, r0, r6'
setIntRegOperand:3296  T0 : 00034792 `  add   r0, r0, fp'
setIntRegOperand:3296  T0 : 00077372 `  mov   r5, r0'
setIntRegOperand:3204447564  T0 : 00077420 `  add   sp, sp, #4'
setIntRegOperand:3204447576  T0 : 00077424 `  addi_uop   sp, sp, #12'
setIntRegOperand:547912  T0 : 00077364 `  ldr   r4, [pc, #104]'
setIntRegOperand:547912  T0 : 00077408 `  ldreq   r4, [r4, #0]'
setIntRegOperand:541960  T0 : 00077388 `  ldr   r3, [pc, #84]'
setIntRegOperand:0  T0 : 00077392 `  ldr   r2, [r3, #0]'
setIntRegOperand:77464  T0 : 00077460 `  bl   0x3301c'
setIntRegOperand:0  T0 : 00077376 `  ldr   r3, [r4, #0]'
setIntRegOperand:0  T0 : 00077452 `  ldr   r4, [r4, #0]'
setIntRegOperand:3296  T0 : 00077456 `  add   r0, r4, r5'
setIntRegOperand:0  T0 : 00077428 `  mov   r0, #0'
setIntRegOperand:77436  T0 : 00077432 `  bl   0x3301c'
setIntRegOperand:3204447548  T0 : 00208932 `  subi_uop   sp, sp, #12'
setIntRegOperand:0  T0 : 00208936 `  mov   r4, r0'
setIntRegOperand:45  T0 : 00208940 `  mov   r7, #45'
setIntRegOperand:548864  T0 : 00208952 `  mov   r3, r0'
setIntRegOperand:548864  T0 : 00208956 `  movls   r1, r0'
setIntRegOperand:0  T0 : 00208976 `  movls   r1, #0'
setIntRegOperand:3204447560  T0 : 00208988 `  addi_uop   sp, sp, #12'
setIntRegOperand:0  T0 : 00208984 `  mov   r0, r1'
setIntRegOperand:547912  T0 : 00208988 `  ldr2_uop   r4,r7, [sp, #0]'
setIntRegOperand:0  T0 : 00208988 `  ldr2_uop   r4,r7, [sp, #0]'
setIntRegOperand:77436  T0 : 00208988 `  ldr_uop   r36, [sp, #8]'
setIntRegOperand:4294967295  T0 : 00077444 `  mvn   r4, #0'
setIntRegOperand:547912  T0 : 00077408 `  ldreq   r4, [r4, #0]'
setIntRegOperand:77464  T0 : 00077460 `  bl   0x3301c'
setIntRegOperand:0  T0 : 00077452 `  ldr   r4, [r4, #0]'
setIntRegOperand:3204447548  T0 : 00208932 `  subi_uop   sp, sp, #12'
setIntRegOperand:45  T0 : 00208940 `  mov   r7, #45'
setIntRegOperand:3296  T0 : 00077456 `  add   r0, r4, r5'
setIntRegOperand:3296  T0 : 00208936 `  mov   r4, r0'
setIntRegOperand:547912  T0 : 00208964 `  ldr   r3, [pc, #76]'
setIntRegOperand:77464  T0 : 00077460 `  bl   0x3301c'
setIntRegOperand:548864  T0 : 00077452 `  ldr   r4, [r4, #0]'
setIntRegOperand:552160  T0 : 00077456 `  add   r0, r4, r5'
setIntRegOperand:3204447548  T0 : 00208932 `  subi_uop   sp, sp, #12'
setIntRegOperand:45  T0 : 00208940 `  mov   r7, #45'
setIntRegOperand:552160  T0 : 00208936 `  mov   r4, r0'
setIntRegOperand:552160  T0 : 00208952 `  mov   r3, r0'
setIntRegOperand:552160  T0 : 00208956 `  movls   r1, r0'
setIntRegOperand:0  T0 : 00208976 `  movls   r1, #0'
setIntRegOperand:3204447560  T0 : 00208988 `  addi_uop   sp, sp, #12'
setIntRegOperand:547912  T0 : 00208964 `  ldr   r3, [pc, #76]'
setIntRegOperand:0  T0 : 00208984 `  mov   r0, r1'
setIntRegOperand:548864  T0 : 00208988 `  ldr2_uop   r4,r7, [sp, #0]'
setIntRegOperand:0  T0 : 00208988 `  ldr2_uop   r4,r7, [sp, #0]'
setIntRegOperand:77464  T0 : 00208988 `  ldr_uop   r36, [sp, #8]'
setIntRegOperand:548864  T0 : 00077416 `  mov   r0, r4'
setIntRegOperand:3204447564  T0 : 00077420 `  add   sp, sp, #4'
setIntRegOperand:3204447576  T0 : 00077424 `  addi_uop   sp, sp, #12'
setIntRegOperand:4294967280  T0 : 00034808 `  rsb   r2, r6, #0'
setIntRegOperand:62  T0 : 00034812 `  mov   r3, #62'
setIntRegOperand:4  T0 : 00077424 `  ldr2_uop   r4,r5, [sp, #0]'
setIntRegOperand:542584  T0 : 00077424 `  ldr2_uop   r4,r5, [sp, #0]'
setIntRegOperand:34800  T0 : 00077424 `  ldr_uop   r36, [sp, #8]'
setIntRegOperand:540596  T0 : 00034800 `  ldr   r1, [sp, #12]'
setIntRegOperand:1  T0 : 00034828 `  mov   r3, #1'
setIntRegOperand:15  T0 : 00034840 `  sub   r12, r6, #1'
setIntRegOperand:4294967280  T0 : 00034836 `  ldr   r3, [sp, #4]'
setIntRegOperand:550048  T0 : 00034848 `  add   r4, r0, #1184'
setIntRegOperand:34876  T0 : 00034872 `  bl   0x12228'
setIntRegOperand:16  T0 : 00034820 `  ldr   r2, [sp, #8]'
setIntRegOperand:550063  T0 : 00034852 `  add   r4, r4, r12'
setIntRegOperand:550048  T0 : 00034856 `  and   r4, r4, r3'
setIntRegOperand:983045  T0 : 00034844 `  ldr   r7, [pc, #272]'
setIntRegOperand:550056  T0 : 00034860 `  add   r3, r4, fp'
setIntRegOperand:550056  T0 : 00034864 `  mov   r0, r3'
setIntRegOperand:3204447564  T0 : 00074288 `  subi_uop   sp, sp, #12'
setIntRegOperand:12  T0 : 00074292 `  subs   r2, r2, #4'
setIntRegOperand:0  T0 : 00074300 `  ands   r12, r0, #3'
setIntRegOperand:0  T0 : 00074308 `  ands   r12, r1, #3'
setIntRegOperand:4294967280  T0 : 00074316 `  subs   r2, r2, #28'
setIntRegOperand:3204447548  T0 : 00074320 `  subi_uop   sp, sp, #16'
setIntRegOperand:540628  T0 : 00074328 `  addi_uop   r1, r1, #32'
setIntRegOperand:4294967248  T0 : 00074332 `  subs   r2, r2, #32'
setIntRegOperand:16  T0 : 00074344 `  ands   r12, r2, #28'
setIntRegOperand:16  T0 : 00074348 `  rsb   r12, r12, #32'
setIntRegOperand:540600  T0 : 00074376 `  addi_uop   r1, r1, #4'
setIntRegOperand:540604  T0 : 00074380 `  addi_uop   r1, r1, #4'
setIntRegOperand:550056  T0 : 00074396 `  mov   r0, r0'
setIntRegOperand:540608  T0 : 00074384 `  addi_uop   r1, r1, #4'
setIntRegOperand:550056  T0 : 00074400 `  mov   r0, r0'
setIntRegOperand:540612  T0 : 00074388 `  addi_uop   r1, r1, #4'
setIntRegOperand:550060  T0 : 00074404 `  addi_uop   r0, r0, #4'
setIntRegOperand:542368  T0 : 00074388 `  ldr   lr, [r1] #4'
