

================================================================
== Vivado HLS Report for 'Conv'
================================================================
* Date:           Tue Jun 11 19:36:12 2019

* Version:        2018.2 (Build 2258646 on Thu Jun 14 20:25:20 MDT 2018)
* Project:        ULTRA_HLS
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   5.00|     5.417|        0.63|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+----------+-----+----------+---------+
    |     Latency    |    Interval    | Pipeline|
    | min |    max   | min |    max   |   Type  |
    +-----+----------+-----+----------+---------+
    |  433|  13407399|  433|  13407399|   none  |
    +-----+----------+-----+----------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------+--------+----------+----------+-----------+-----------+-------------+----------+
        |             |      Latency      | Iteration|  Initiation Interval  |     Trip    |          |
        |  Loop Name  |   min  |    max   |  Latency |  achieved |   target  |    Count    | Pipelined|
        +-------------+--------+----------+----------+-----------+-----------+-------------+----------+
        |- Loop 1     |   18436|     18436|         6|          1|          1|        18432|    yes   |
        |- Loop 2     |      33|        33|         3|          1|          1|           32|    yes   |
        |- Loop 3     |  105570|  13407390|    105570|          -|          -|   1 ~ 127   |    no    |
        | + Loop 3.1  |    3138|      3138|         4|          1|          1|         3136|    yes   |
        | + Loop 3.2  |  102427|    102427|        30|          2|          1|        51200|    yes   |
        |- Loop 4     |     416|     18560|         2|          1|          1| 416 ~ 18560 |    yes   |
        +-------------+--------+----------+----------+-----------+-----------+-------------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      3|       -|      -|
|Expression       |        -|      0|       0|   2012|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|     11|     686|     52|
|Memory           |       19|      -|       8|      4|
|Multiplexer      |        -|      -|       -|   1291|
|Register         |        0|      -|    2641|    288|
+-----------------+---------+-------+--------+-------+
|Total            |       19|     14|    3335|   3647|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        6|      6|       3|      6|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+-----+----+
    |         Instance         |        Module        | BRAM_18K| DSP48E|  FF | LUT|
    +--------------------------+----------------------+---------+-------+-----+----+
    |ultra_mul_32s_32sbkb_U61  |ultra_mul_32s_32sbkb  |        0|      4|  215|   1|
    |ultra_mul_35ns_33eOg_U63  |ultra_mul_35ns_33eOg  |        0|      4|  276|  40|
    |ultra_mul_8s_26s_dEe_U62  |ultra_mul_8s_26s_dEe  |        0|      3|  195|  11|
    +--------------------------+----------------------+---------+-------+-----+----+
    |Total                     |                      |        0|     11|  686|  52|
    +--------------------------+----------------------+---------+-------+-----+----+

    * DSP48: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |ultra_mac_muladd_fYi_U66  |ultra_mac_muladd_fYi  | i0 + i1 * i2 |
    |ultra_mul_mul_16scud_U64  |ultra_mul_mul_16scud  |    i0 * i0   |
    |ultra_mul_mul_16scud_U65  |ultra_mul_mul_16scud  |    i0 * i1   |
    +--------------------------+----------------------+--------------+

    * Memory: 
    +------------+----------------+---------+---+----+------+-----+------+-------------+
    |   Memory   |     Module     | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +------------+----------------+---------+---+----+------+-----+------+-------------+
    |B_V_3_0_U   |Conv_1_B_V_2_0  |        4|  0|   0|  6144|    8|     1|        49152|
    |B_V_3_1_U   |Conv_1_B_V_2_0  |        4|  0|   0|  6144|    8|     1|        49152|
    |B_V_3_2_U   |Conv_1_B_V_2_0  |        4|  0|   0|  6144|    8|     1|        49152|
    |bias_V_7_U  |Conv_3_bias_V   |        0|  8|   4|    32|    8|     1|          256|
    |A_V_3_2_U   |Conv_A_V_3_2    |        1|  0|   0|   448|    8|     1|         3584|
    |A_V_3_3_U   |Conv_A_V_3_2    |        1|  0|   0|   448|    8|     1|         3584|
    |A_V_3_4_U   |Conv_A_V_3_2    |        1|  0|   0|   448|    8|     1|         3584|
    |A_V_3_5_U   |Conv_A_V_3_2    |        1|  0|   0|   448|    8|     1|         3584|
    |A_V_3_6_U   |Conv_A_V_3_2    |        1|  0|   0|   448|    8|     1|         3584|
    |A_V_3_1_U   |Conv_A_V_3_2    |        1|  0|   0|   448|    8|     1|         3584|
    |A_V_3_0_U   |Conv_A_V_3_2    |        1|  0|   0|   448|    8|     1|         3584|
    +------------+----------------+---------+---+----+------+-----+------+-------------+
    |Total       |                |       19|  8|   4| 21600|   88|    11|       172800|
    +------------+----------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------------------+----------+-------+---+----+------------+------------+
    |            Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------------------+----------+-------+---+----+------------+------------+
    |r_V_12_0_1_fu_1761_p2               |     *    |      0|  0|  41|           8|           8|
    |r_V_12_0_2_fu_1775_p2               |     *    |      0|  0|  41|           8|           8|
    |r_V_12_1_1_fu_1821_p2               |     *    |      0|  0|  41|           8|           8|
    |r_V_12_1_2_fu_1835_p2               |     *    |      0|  0|  41|           8|           8|
    |r_V_12_1_fu_1807_p2                 |     *    |      0|  0|  41|           8|           8|
    |r_V_12_2_1_fu_1788_p2               |     *    |      0|  0|  41|           8|           8|
    |r_V_12_2_fu_1849_p2                 |     *    |      0|  0|  41|           8|           8|
    |r_V_1_fu_1747_p2                    |     *    |      0|  0|  41|           8|           8|
    |KER_bound_fu_1213_p2                |     +    |      0|  0|  39|          32|          32|
    |buf_V_5_2_2_fu_1949_p2              |     +    |      0|  0|  32|          25|          25|
    |i_27_fu_2389_p2                     |     +    |      0|  0|  15|           6|           1|
    |i_28_fu_2318_p2                     |     +    |      0|  0|  15|           6|           1|
    |i_29_fu_1515_p2                     |     +    |      0|  0|  15|           1|           6|
    |i_5_fu_1343_p2                      |     +    |      0|  0|  15|           7|           1|
    |i_fu_1226_p2                        |     +    |      0|  0|  38|          31|           1|
    |ia_1_fu_1394_p2                     |     +    |      0|  0|  12|           3|           1|
    |ia_1_mid1_fu_1570_p2                |     +    |      0|  0|  12|           2|           3|
    |ib_1_fu_1492_p2                     |     +    |      0|  0|  12|           1|           3|
    |indvar_flatten13_op_fu_2145_p2      |     +    |      0|  0|  19|          14|           1|
    |indvar_flatten44_op_fu_1265_p2      |     +    |      0|  0|  14|          10|           1|
    |indvar_flatten63_op_fu_1474_p2      |     +    |      0|  0|  17|          13|           1|
    |indvar_flatten78_op_fu_1480_p2      |     +    |      0|  0|  21|          15|           1|
    |indvar_flatten_next2_fu_2133_p2     |     +    |      0|  0|  21|          15|           1|
    |indvar_flatten_next3_3_fu_1406_p2   |     +    |      0|  0|  23|          16|           1|
    |indvar_flatten_next3_fu_1253_p2     |     +    |      0|  0|  12|          12|           1|
    |indvar_flatten_op_fu_2225_p2        |     +    |      0|  0|  17|          13|           1|
    |j_7_fu_1279_p2                      |     +    |      0|  0|  12|           1|           3|
    |j_8_fu_2286_p2                      |     +    |      0|  0|  15|           1|           7|
    |j_9_fu_1538_p2                      |     +    |      0|  0|  15|           7|           1|
    |k_4_fu_1316_p2                      |     +    |      0|  0|  12|           1|           3|
    |ka_3_fu_2239_p2                     |     +    |      0|  0|  12|           2|           3|
    |kb_2_fu_2194_p2                     |     +    |      0|  0|  12|           2|           3|
    |num_img_5_fu_1241_p2                |     +    |      0|  0|  21|          15|           1|
    |r_V_fu_1957_p2                      |     +    |      0|  0|  32|          25|          25|
    |tmp1_fu_1892_p2                     |     +    |      0|  0|  25|          18|          18|
    |tmp2_fu_1858_p2                     |     +    |      0|  0|  24|          17|          17|
    |tmp3_fu_1882_p2                     |     +    |      0|  0|  24|          17|          17|
    |tmp4_fu_1917_p2                     |     +    |      0|  0|  25|          18|          18|
    |tmp5_fu_1898_p2                     |     +    |      0|  0|  24|          17|          17|
    |tmp6_fu_1908_p2                     |     +    |      0|  0|  24|          17|          17|
    |tmp_113_fu_1940_p2                  |     +    |      0|  0|  26|          19|          19|
    |tmp_217_fu_2338_p2                  |     +    |      0|  0|  17|          13|          13|
    |tmp_219_fu_2367_p2                  |     +    |      0|  0|  12|          14|          14|
    |tmp_223_fu_1368_p2                  |     +    |      0|  0|  12|          10|          10|
    |tmp_229_fu_1622_p2                  |     +    |      0|  0|  14|          10|          10|
    |tmp_230_fu_1628_p2                  |     +    |      0|  0|  14|          10|          10|
    |tmp_231_fu_1634_p2                  |     +    |      0|  0|  14|          10|          10|
    |tmp_232_fu_1640_p2                  |     +    |      0|  0|  71|          64|          64|
    |tmp_234_fu_1696_p2                  |     +    |      0|  0|  19|           1|          14|
    |tmp_235_fu_1702_p2                  |     +    |      0|  0|  19|           2|          14|
    |tmp_94_fu_1388_p2                   |     +    |      0|  0|  12|           3|           2|
    |neg_mul_fu_2066_p2                  |     -    |      0|  0|  74|           1|          67|
    |neg_ti_fu_2094_p2                   |     -    |      0|  0|  40|           1|          33|
    |p_neg_fu_1980_p2                    |     -    |      0|  0|  32|           1|          25|
    |p_neg_t_fu_2002_p2                  |     -    |      0|  0|  33|           1|          26|
    |tmp_218_fu_2361_p2                  |     -    |      0|  0|  12|          14|          14|
    |tmp_222_fu_1362_p2                  |     -    |      0|  0|  12|          10|          10|
    |tmp_228_fu_1616_p2                  |     -    |      0|  0|  14|          10|          10|
    |tmp_233_fu_1691_p2                  |     -    |      0|  0|  19|          14|          14|
    |ap_block_pp0_stage0_01001           |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp1_stage0_11001           |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp2_stage1_01001           |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp3_stage0_01001           |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp4_stage0_01001           |    and   |      0|  0|   2|           1|           1|
    |ap_block_state23_pp1_stage0_iter2   |    and   |      0|  0|   2|           1|           1|
    |ap_block_state55_pp2_stage1_iter14  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2540                   |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2543                   |    and   |      0|  0|   2|           1|           1|
    |ap_condition_500                    |    and   |      0|  0|   2|           1|           1|
    |ap_condition_521                    |    and   |      0|  0|   2|           1|           1|
    |exitcond1_mid3_fu_1468_p2           |    and   |      0|  0|   2|           1|           1|
    |exitcond1_mid_fu_1438_p2            |    and   |      0|  0|   2|           1|           1|
    |exitcond5_mid1_fu_2280_p2           |    and   |      0|  0|   2|           1|           1|
    |exitcond5_mid_fu_2258_p2            |    and   |      0|  0|   2|           1|           1|
    |exitcond9_mid_fu_1310_p2            |    and   |      0|  0|   2|           1|           1|
    |exitcond_flatten65_m_fu_1450_p2     |    and   |      0|  0|   2|           1|           1|
    |exitcond_flatten_mid_fu_2188_p2     |    and   |      0|  0|   2|           1|           1|
    |exitcond18_fu_2252_p2               |   icmp   |      0|  0|  11|           6|           7|
    |exitcond19_fu_1304_p2               |   icmp   |      0|  0|  11|           7|           8|
    |exitcond20_fu_1432_p2               |   icmp   |      0|  0|  11|           7|           8|
    |exitcond_flatten28_fu_2139_p2       |   icmp   |      0|  0|  13|          14|          13|
    |exitcond_flatten29_fu_2182_p2       |   icmp   |      0|  0|  13|          13|          12|
    |exitcond_flatten30_fu_1247_p2       |   icmp   |      0|  0|  13|          12|          11|
    |exitcond_flatten31_fu_1259_p2       |   icmp   |      0|  0|  13|          10|           9|
    |exitcond_flatten32_fu_1400_p2       |   icmp   |      0|  0|  13|          16|          15|
    |exitcond_flatten33_fu_1412_p2       |   icmp   |      0|  0|  13|          15|          14|
    |exitcond_flatten34_fu_1444_p2       |   icmp   |      0|  0|  13|          13|          12|
    |exitcond_flatten_fu_2127_p2         |   icmp   |      0|  0|  13|          15|          15|
    |exitcond_fu_2383_p2                 |   icmp   |      0|  0|  11|           6|           7|
    |ifzero_fu_1708_p2                   |   icmp   |      0|  0|  11|           7|           8|
    |tmp_82_fu_1185_p2                   |   icmp   |      0|  0|  13|          16|           1|
    |tmp_86_fu_1236_p2                   |   icmp   |      0|  0|  13|          16|          16|
    |tmp_87_fu_1221_p2                   |   icmp   |      0|  0|  18|          32|          32|
    |tmp_s_fu_1180_p2                    |   icmp   |      0|  0|  13|          16|           3|
    |ap_block_state1                     |    or    |      0|  0|   2|           1|           1|
    |ap_block_state18_pp0_stage0_iter1   |    or    |      0|  0|   2|           1|           1|
    |ap_block_state2                     |    or    |      0|  0|   2|           1|           1|
    |ap_block_state61_pp3_stage0_iter4   |    or    |      0|  0|   2|           1|           1|
    |ap_block_state65_pp4_stage0_iter1   |    or    |      0|  0|   2|           1|           1|
    |not_exitcond_flatten_10_fu_1462_p2  |    or    |      0|  0|   2|           1|           1|
    |not_exitcond_flatten_8_fu_2275_p2   |    or    |      0|  0|   2|           1|           1|
    |tmp_214_fu_2200_p2                  |    or    |      0|  0|   2|           1|           1|
    |tmp_215_fu_2292_p2                  |    or    |      0|  0|   2|           1|           1|
    |tmp_220_fu_1322_p2                  |    or    |      0|  0|   2|           1|           1|
    |tmp_224_fu_1497_p2                  |    or    |      0|  0|   2|           1|           1|
    |tmp_225_fu_1521_p2                  |    or    |      0|  0|   2|           1|           1|
    |tmp_253_fu_2297_p2                  |    or    |      0|  0|   2|           1|           1|
    |tmp_264_fu_1525_p2                  |    or    |      0|  0|   2|           1|           1|
    |Outbuf_V_fu_2119_p3                 |  select  |      0|  0|  16|           1|           1|
    |i18_mid2_fu_2302_p3                 |  select  |      0|  0|   6|           1|           1|
    |i3_mid2_fu_1327_p3                  |  select  |      0|  0|   7|           1|           1|
    |i4_mid_fu_1501_p3                   |  select  |      0|  0|   6|           1|           1|
    |ib_mid2_fu_1509_p3                  |  select  |      0|  0|   3|           1|           3|
    |ib_mid_fu_1418_p3                   |  select  |      0|  0|   3|           1|           1|
    |indvar_flatten_next1_fu_2151_p3     |  select  |      0|  0|  14|           1|           1|
    |indvar_flatten_next2_7_fu_1271_p3   |  select  |      0|  0|  10|           1|           1|
    |indvar_flatten_next3_1_fu_1544_p3   |  select  |      0|  0|  13|           1|           1|
    |indvar_flatten_next3_2_fu_1551_p3   |  select  |      0|  0|  15|           1|           1|
    |indvar_flatten_next_fu_2231_p3      |  select  |      0|  0|  13|           1|           1|
    |j5_mid2_fu_1530_p3                  |  select  |      0|  0|   7|           1|           1|
    |j_mid_fu_2263_p3                    |  select  |      0|  0|   7|           1|           1|
    |k_mid2_fu_1335_p3                   |  select  |      0|  0|   3|           1|           3|
    |k_mid_fu_1285_p3                    |  select  |      0|  0|   3|           1|           1|
    |kb_mid2_fu_2217_p3                  |  select  |      0|  0|   3|           1|           3|
    |kb_mid_fu_2159_p3                   |  select  |      0|  0|   3|           1|           2|
    |kb_t_mid2_fu_2209_p3                |  select  |      0|  0|   2|           1|           2|
    |kb_t_mid_fu_2170_p3                 |  select  |      0|  0|   3|           1|           3|
    |p_4_mid2_fu_1923_p3                 |  select  |      0|  0|  25|           1|           1|
    |tmp_100_mid2_fu_1586_p3             |  select  |      0|  0|   6|           1|           6|
    |tmp_103_fu_2015_p3                  |  select  |      0|  0|  26|           1|          26|
    |tmp_104_fu_2100_p3                  |  select  |      0|  0|  33|           1|          33|
    |tmp_133_1_mid2_fu_1486_p3           |  select  |      0|  0|   3|           1|           3|
    |tmp_133_2_mid2_fu_1576_p3           |  select  |      0|  0|   3|           1|           3|
    |tmp_238_fu_2087_p3                  |  select  |      0|  0|  33|           1|          33|
    |tmp_85_mid2_v_v_fu_2245_p3          |  select  |      0|  0|   3|           1|           3|
    |tmp_92_mid2_v_fu_1292_p3            |  select  |      0|  0|   3|           1|           3|
    |tmp_93_mid2_fu_2310_p3              |  select  |      0|  0|   7|           1|           7|
    |tmp_95_mid2_fu_1557_p3              |  select  |      0|  0|   3|           1|           3|
    |ap_enable_pp0                       |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1                       |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2                       |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp3                       |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp4                       |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1             |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1             |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1             |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1             |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp4_iter1             |    xor   |      0|  0|   2|           2|           1|
    |exitcond_flatten65_n_fu_1456_p2     |    xor   |      0|  0|   2|           1|           2|
    |exitcond_flatten_not_fu_2270_p2     |    xor   |      0|  0|   2|           1|           2|
    |not_exitcond_flatten_11_fu_2177_p2  |    xor   |      0|  0|   2|           1|           2|
    |not_exitcond_flatten_9_fu_1426_p2   |    xor   |      0|  0|   2|           1|           2|
    |not_exitcond_flatten_fu_1299_p2     |    xor   |      0|  0|   2|           1|           2|
    +------------------------------------+----------+-------+---+----+------------+------------+
    |Total                               |          |      0|  0|2012|         955|        1073|
    +------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------------------------+-----+-----------+-----+-----------+
    |                       Name                      | LUT | Input Size| Bits| Total Bits|
    +-------------------------------------------------+-----+-----------+-----+-----------+
    |A_V_3_0_address0                                 |   15|          3|    9|         27|
    |A_V_3_0_address1                                 |   15|          3|    9|         27|
    |A_V_3_1_address0                                 |   21|          4|    9|         36|
    |A_V_3_1_address1                                 |   21|          4|    9|         36|
    |A_V_3_2_address0                                 |   21|          4|    9|         36|
    |A_V_3_2_address1                                 |   21|          4|    9|         36|
    |A_V_3_3_address0                                 |   21|          4|    9|         36|
    |A_V_3_3_address1                                 |   21|          4|    9|         36|
    |A_V_3_4_address0                                 |   21|          4|    9|         36|
    |A_V_3_4_address1                                 |   21|          4|    9|         36|
    |A_V_3_5_address0                                 |   15|          3|    9|         27|
    |A_V_3_5_address1                                 |   15|          3|    9|         27|
    |A_V_3_6_address0                                 |   15|          3|    9|         27|
    |A_V_3_6_address1                                 |   15|          3|    9|         27|
    |B_V_3_0_address0                                 |   15|          3|   13|         39|
    |B_V_3_0_address1                                 |   15|          3|   13|         39|
    |B_V_3_1_address0                                 |   15|          3|   13|         39|
    |B_V_3_1_address1                                 |   15|          3|   13|         39|
    |B_V_3_2_address0                                 |   15|          3|   13|         39|
    |B_V_3_2_address1                                 |   15|          3|   13|         39|
    |ap_NS_fsm                                        |  133|         29|    1|         29|
    |ap_done                                          |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1                          |   15|          3|    1|          3|
    |ap_enable_reg_pp1_iter1                          |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter3                          |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter1                          |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter14                         |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1                          |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter5                          |    9|          2|    1|          2|
    |ap_enable_reg_pp4_iter1                          |    9|          2|    1|          2|
    |ap_enable_reg_pp4_iter2                          |    9|          2|    1|          2|
    |ap_phi_mux_A_V_3_load_2_2_phi_phi_fu_842_p10     |   33|          6|    8|         48|
    |ap_phi_mux_i18_phi_fu_1049_p4                    |    9|          2|    6|         12|
    |ap_phi_mux_i1_phi_fu_1061_p4                     |    9|          2|    6|         12|
    |ap_phi_mux_i3_phi_fu_739_p4                      |    9|          2|    7|         14|
    |ap_phi_mux_i4_phi_fu_807_p4                      |    9|          2|    6|         12|
    |ap_phi_mux_ia_phi_fu_762_p4                      |    9|          2|    3|          6|
    |ap_phi_mux_ib_phi_fu_785_p4                      |    9|          2|    3|          6|
    |ap_phi_mux_indvar_flatten23_phi_fu_751_p4        |    9|          2|   16|         32|
    |ap_phi_mux_indvar_flatten24_phi_fu_774_p4        |    9|          2|   15|         30|
    |ap_phi_mux_indvar_flatten25_phi_fu_796_p4        |    9|          2|   13|         26|
    |ap_phi_mux_indvar_flatten_phi_fu_1025_p4         |    9|          2|   13|         26|
    |ap_phi_mux_j2_phi_fu_704_p4                      |    9|          2|    3|          6|
    |ap_phi_mux_j5_phi_fu_831_p4                      |    9|          2|    7|         14|
    |ap_phi_mux_j_phi_fu_1037_p4                      |    9|          2|    7|         14|
    |ap_phi_mux_k_phi_fu_727_p4                       |    9|          2|    3|          6|
    |ap_phi_mux_ka_phi_fu_990_p4                      |    9|          2|    3|          6|
    |ap_phi_mux_kb_phi_fu_1013_p4                     |    9|          2|    3|          6|
    |ap_phi_mux_p_4_phi_fu_819_p4                     |    9|          2|   25|         50|
    |ap_phi_reg_pp2_iter3_A_V_3_load_0_0_phi_reg_854  |   33|          6|    8|         48|
    |ap_phi_reg_pp2_iter3_A_V_3_load_0_1_phi_reg_869  |   33|          6|    8|         48|
    |ap_phi_reg_pp2_iter3_A_V_3_load_0_2_phi_reg_884  |   33|          6|    8|         48|
    |ap_phi_reg_pp2_iter3_A_V_3_load_1_0_phi_reg_899  |   33|          6|    8|         48|
    |ap_phi_reg_pp2_iter3_A_V_3_load_1_1_phi_reg_930  |   33|          6|    8|         48|
    |ap_phi_reg_pp2_iter3_A_V_3_load_1_2_phi_reg_945  |   33|          6|    8|         48|
    |ap_phi_reg_pp2_iter3_A_V_3_load_2_0_phi_reg_960  |   33|          6|    8|         48|
    |ap_phi_reg_pp2_iter3_A_V_3_load_2_1_phi_reg_915  |   33|          6|    8|         48|
    |bias_V_7_address0                                |   15|          3|    5|         15|
    |i18_reg_1045                                     |    9|          2|    6|         12|
    |i1_reg_1057                                      |    9|          2|    6|         12|
    |i3_reg_735                                       |    9|          2|    7|         14|
    |i4_reg_803                                       |    9|          2|    6|         12|
    |i8_reg_667                                       |    9|          2|   31|         62|
    |ia_reg_758                                       |    9|          2|    3|          6|
    |ib_reg_781                                       |    9|          2|    3|          6|
    |indvar_flatten13_reg_998                         |    9|          2|   14|         28|
    |indvar_flatten20_reg_975                         |    9|          2|   15|         30|
    |indvar_flatten21_reg_689                         |    9|          2|   12|         24|
    |indvar_flatten22_reg_712                         |    9|          2|   10|         20|
    |indvar_flatten23_reg_747                         |    9|          2|   16|         32|
    |indvar_flatten24_reg_770                         |    9|          2|   15|         30|
    |indvar_flatten25_reg_792                         |    9|          2|   13|         26|
    |indvar_flatten_reg_1021                          |    9|          2|   13|         26|
    |j2_reg_700                                       |    9|          2|    3|          6|
    |j5_reg_827                                       |    9|          2|    7|         14|
    |j_reg_1033                                       |    9|          2|    7|         14|
    |k_reg_723                                        |    9|          2|    3|          6|
    |ka_reg_986                                       |    9|          2|    3|          6|
    |kb_reg_1009                                      |    9|          2|    3|          6|
    |num_img_reg_678                                  |    9|          2|   15|         30|
    |p_4_reg_815                                      |    9|          2|   25|         50|
    |real_start                                       |    9|          2|    1|          2|
    |stream_in_V_V_blk_n                              |    9|          2|    1|          2|
    |stream_out_V_V_blk_n                             |    9|          2|    1|          2|
    |stream_out_V_V_din                               |   15|          3|   16|         48|
    +-------------------------------------------------+-----+-----------+-----+-----------+
    |Total                                            | 1291|        264|  686|       1985|
    +-------------------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------------+----+----+-----+-----------+
    |                       Name                      | FF | LUT| Bits| Const Bits|
    +-------------------------------------------------+----+----+-----+-----------+
    |A_V_3_0_addr_3_reg_2722                          |   9|   0|    9|          0|
    |A_V_3_0_load_1_reg_2899                          |   8|   0|    8|          0|
    |A_V_3_0_load_2_reg_2919                          |   8|   0|    8|          0|
    |A_V_3_0_load_reg_2889                            |   8|   0|    8|          0|
    |A_V_3_1_addr_2_reg_2732                          |   9|   0|    9|          0|
    |A_V_3_1_addr_3_reg_2738                          |   9|   0|    9|          0|
    |A_V_3_2_addr_2_reg_2749                          |   9|   0|    9|          0|
    |A_V_3_2_addr_3_reg_2755                          |   9|   0|    9|          0|
    |A_V_3_3_addr_2_reg_2766                          |   9|   0|    9|          0|
    |A_V_3_3_addr_3_reg_2772                          |   9|   0|    9|          0|
    |A_V_3_4_addr_2_reg_2783                          |   9|   0|    9|          0|
    |A_V_3_4_addr_3_reg_2789                          |   9|   0|    9|          0|
    |A_V_3_5_addr_2_reg_2800                          |   9|   0|    9|          0|
    |A_V_3_6_addr_2_reg_2815                          |   9|   0|    9|          0|
    |A_V_3_6_load_1_reg_2914                          |   8|   0|    8|          0|
    |A_V_3_6_load_2_reg_2904                          |   8|   0|    8|          0|
    |A_V_3_6_load_reg_2894                            |   8|   0|    8|          0|
    |A_V_3_load_1_0_phi_reg_899                       |   8|   0|    8|          0|
    |B_V_3_0_addr_3_reg_2854                          |  13|   0|   13|          0|
    |B_V_3_0_load_1_reg_2909                          |   8|   0|    8|          0|
    |B_V_3_1_addr_2_reg_2864                          |  13|   0|   13|          0|
    |B_V_3_1_load_2_reg_2924                          |   8|   0|    8|          0|
    |B_V_3_2_addr_2_reg_2879                          |  13|   0|   13|          0|
    |KER_bound_reg_2490                               |  32|   0|   32|          0|
    |Outbuf_V_reg_3091                                |  16|   0|   16|          0|
    |ap_CS_fsm                                        |  28|   0|   28|          0|
    |ap_done_reg                                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0                          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1                          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2                          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter3                          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0                          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1                          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter10                         |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter11                         |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter12                         |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter13                         |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter14                         |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2                          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3                          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4                          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5                          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6                          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter7                          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter8                          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter9                          |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0                          |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1                          |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2                          |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter3                          |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter4                          |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter5                          |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter0                          |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter1                          |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter2                          |   1|   0|    1|          0|
    |ap_phi_reg_pp2_iter1_A_V_3_load_0_0_phi_reg_854  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter1_A_V_3_load_0_1_phi_reg_869  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter1_A_V_3_load_0_2_phi_reg_884  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter1_A_V_3_load_1_0_phi_reg_899  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter1_A_V_3_load_1_1_phi_reg_930  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter1_A_V_3_load_1_2_phi_reg_945  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter1_A_V_3_load_2_0_phi_reg_960  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter1_A_V_3_load_2_1_phi_reg_915  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter2_A_V_3_load_0_0_phi_reg_854  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter2_A_V_3_load_0_1_phi_reg_869  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter2_A_V_3_load_0_2_phi_reg_884  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter2_A_V_3_load_1_0_phi_reg_899  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter2_A_V_3_load_1_1_phi_reg_930  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter2_A_V_3_load_1_2_phi_reg_945  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter2_A_V_3_load_2_0_phi_reg_960  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter2_A_V_3_load_2_1_phi_reg_915  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter3_A_V_3_load_0_0_phi_reg_854  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter3_A_V_3_load_0_1_phi_reg_869  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter3_A_V_3_load_0_2_phi_reg_884  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter3_A_V_3_load_1_0_phi_reg_899  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter3_A_V_3_load_1_1_phi_reg_930  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter3_A_V_3_load_1_2_phi_reg_945  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter3_A_V_3_load_2_0_phi_reg_960  |   8|   0|    8|          0|
    |ap_phi_reg_pp2_iter3_A_V_3_load_2_1_phi_reg_915  |   8|   0|    8|          0|
    |bias_V_7_load_reg_3020                           |   8|   0|    8|          0|
    |buf_V_5_2_2_reg_3014                             |  25|   0|   25|          0|
    |exitcond1_mid3_reg_2616                          |   1|   0|    1|          0|
    |exitcond_flatten28_reg_3105                      |   1|   0|    1|          0|
    |exitcond_flatten28_reg_3105_pp3_iter1_reg        |   1|   0|    1|          0|
    |exitcond_flatten29_reg_3126                      |   1|   0|    1|          0|
    |exitcond_flatten30_reg_2513                      |   1|   0|    1|          0|
    |exitcond_flatten31_reg_2522                      |   1|   0|    1|          0|
    |exitcond_flatten32_reg_2584                      |   1|   0|    1|          0|
    |exitcond_flatten33_reg_2593                      |   1|   0|    1|          0|
    |exitcond_flatten65_m_reg_2609                    |   1|   0|    1|          0|
    |exitcond_flatten_mid_reg_3131                    |   1|   0|    1|          0|
    |exitcond_flatten_reg_3096                        |   1|   0|    1|          0|
    |exitcond_reg_3199                                |   1|   0|    1|          0|
    |exitcond_reg_3199_pp4_iter1_reg                  |   1|   0|    1|          0|
    |i18_mid2_reg_3161                                |   6|   0|    6|          0|
    |i18_reg_1045                                     |   6|   0|    6|          0|
    |i1_reg_1057                                      |   6|   0|    6|          0|
    |i1_reg_1057_pp4_iter1_reg                        |   6|   0|    6|          0|
    |i3_mid2_reg_2541                                 |   7|   0|    7|          0|
    |i3_reg_735                                       |   7|   0|    7|          0|
    |i4_mid_reg_2638                                  |   6|   0|    6|          0|
    |i4_reg_803                                       |   6|   0|    6|          0|
    |i8_reg_667                                       |  31|   0|   31|          0|
    |i_27_reg_3203                                    |   6|   0|    6|          0|
    |i_28_reg_3172                                    |   6|   0|    6|          0|
    |i_29_reg_2648                                    |   6|   0|    6|          0|
    |i_5_reg_2552                                     |   7|   0|    7|          0|
    |ia_1_reg_2578                                    |   3|   0|    3|          0|
    |ia_reg_758                                       |   3|   0|    3|          0|
    |ib_mid2_reg_2643                                 |   3|   0|    3|          0|
    |ib_mid_reg_2603                                  |   3|   0|    3|          0|
    |ib_reg_781                                       |   3|   0|    3|          0|
    |ifzero_reg_2840                                  |   1|   0|    1|          0|
    |indvar_flatten13_reg_998                         |  14|   0|   14|          0|
    |indvar_flatten20_reg_975                         |  15|   0|   15|          0|
    |indvar_flatten21_reg_689                         |  12|   0|   12|          0|
    |indvar_flatten22_reg_712                         |  10|   0|   10|          0|
    |indvar_flatten23_reg_747                         |  16|   0|   16|          0|
    |indvar_flatten24_reg_770                         |  15|   0|   15|          0|
    |indvar_flatten25_reg_792                         |  13|   0|   13|          0|
    |indvar_flatten63_op_reg_2622                     |  13|   0|   13|          0|
    |indvar_flatten78_op_reg_2627                     |  15|   0|   15|          0|
    |indvar_flatten_next3_1_reg_2671                  |  13|   0|   13|          0|
    |indvar_flatten_next3_2_reg_2676                  |  15|   0|   15|          0|
    |indvar_flatten_next3_3_reg_2588                  |  16|   0|   16|          0|
    |indvar_flatten_next_reg_3150                     |  13|   0|   13|          0|
    |indvar_flatten_reg_1021                          |  13|   0|   13|          0|
    |j2_reg_700                                       |   3|   0|    3|          0|
    |j5_mid2_reg_2658                                 |   7|   0|    7|          0|
    |j5_reg_827                                       |   7|   0|    7|          0|
    |j_9_reg_2665                                     |   7|   0|    7|          0|
    |j_reg_1033                                       |   7|   0|    7|          0|
    |k_mid2_reg_2547                                  |   3|   0|    3|          0|
    |k_mid2_reg_2547_pp1_iter2_reg                    |   3|   0|    3|          0|
    |k_reg_723                                        |   3|   0|    3|          0|
    |ka_reg_986                                       |   3|   0|    3|          0|
    |kb_mid2_reg_3145                                 |   3|   0|    3|          0|
    |kb_reg_1009                                      |   3|   0|    3|          0|
    |kb_t_mid2_reg_3141                               |   2|   0|    2|          0|
    |lhs_V_reg_2458                                   |  32|   0|   32|          0|
    |mul_reg_3076                                     |  67|   0|   67|          0|
    |multiple_V_7                                     |   8|   0|    8|          0|
    |neg_mul_reg_3086                                 |  67|   0|   67|          0|
    |not_exitcond_flatten_11_reg_3121                 |   1|   0|    1|          0|
    |num_img_5_reg_2508                               |  15|   0|   15|          0|
    |num_img_reg_678                                  |  15|   0|   15|          0|
    |p_4_mid2_reg_2999                                |  25|   0|   25|          0|
    |p_4_reg_815                                      |  25|   0|   25|          0|
    |p_9_reg_2485                                     |  32|   0|   32|          0|
    |r_V_12_0_1_reg_2944                              |  16|   0|   16|          0|
    |r_V_12_0_2_reg_2949                              |  16|   0|   16|          0|
    |r_V_12_1_1_reg_2964                              |  16|   0|   16|          0|
    |r_V_12_1_2_reg_2969                              |  16|   0|   16|          0|
    |r_V_12_1_reg_2959                                |  16|   0|   16|          0|
    |r_V_12_2_1_reg_2954                              |  16|   0|   16|          0|
    |r_V_12_2_reg_2974                                |  16|   0|   16|          0|
    |r_V_1_reg_2939                                   |  16|   0|   16|          0|
    |r_V_reg_3025                                     |  25|   0|   25|          0|
    |r_V_s_reg_3060                                   |  33|   0|   33|          0|
    |reg_1069                                         |   8|   0|    8|          0|
    |reg_1076                                         |   8|   0|    8|          0|
    |reg_1083                                         |   8|   0|    8|          0|
    |reg_1089                                         |   8|   0|    8|          0|
    |reg_1096                                         |   8|   0|    8|          0|
    |reg_1102                                         |   8|   0|    8|          0|
    |reg_1109                                         |   8|   0|    8|          0|
    |reg_1116                                         |   8|   0|    8|          0|
    |reg_1122                                         |   8|   0|    8|          0|
    |reg_1129                                         |   8|   0|    8|          0|
    |reg_1135                                         |   8|   0|    8|          0|
    |reg_1139                                         |   8|   0|    8|          0|
    |reg_1143                                         |   8|   0|    8|          0|
    |reg_1147                                         |   8|   0|    8|          0|
    |reg_1154                                         |   8|   0|    8|          0|
    |reg_1161                                         |   8|   0|    8|          0|
    |reg_1168                                         |   8|   0|    8|          0|
    |reg_1174                                         |   8|   0|    8|          0|
    |start_once_reg                                   |   1|   0|    1|          0|
    |tmp1_reg_2989                                    |  18|   0|   18|          0|
    |tmp2_reg_2979                                    |  17|   0|   17|          0|
    |tmp4_reg_2994                                    |  18|   0|   18|          0|
    |tmp7_reg_2984                                    |  17|   0|   17|          0|
    |tmp8_reg_2475                                    |  32|   0|   32|          0|
    |tmp9_reg_2480                                    |  32|   0|   32|          0|
    |tmp_100_mid2_reg_2681                            |   6|   0|    6|          0|
    |tmp_103_reg_3045                                 |  26|   0|   26|          0|
    |tmp_108_reg_3040                                 |  17|   0|   17|          0|
    |tmp_111_reg_3035                                 |  17|   0|   17|          0|
    |tmp_113_reg_3004                                 |  19|   0|   19|          0|
    |tmp_133_1_mid2_reg_2632                          |   3|   0|    3|          0|
    |tmp_214_reg_3136                                 |   1|   0|    1|          0|
    |tmp_217_reg_3177                                 |  13|   0|   13|          0|
    |tmp_219_reg_3187                                 |  14|   0|   14|          0|
    |tmp_223_reg_2557                                 |  10|   0|   10|          0|
    |tmp_229_reg_2687                                 |  10|   0|   10|          0|
    |tmp_230_reg_2692                                 |  10|   0|   10|          0|
    |tmp_231_reg_2697                                 |  10|   0|   10|          0|
    |tmp_233_reg_2825                                 |  14|   0|   14|          0|
    |tmp_234_reg_2830                                 |  14|   0|   14|          0|
    |tmp_235_reg_2835                                 |  14|   0|   14|          0|
    |tmp_260_reg_3182                                 |  12|   0|   12|          0|
    |tmp_261_reg_3192                                 |   8|   0|    8|          0|
    |tmp_262_reg_3208                                 |   8|   0|    8|          0|
    |tmp_263_reg_2562                                 |   8|   0|    8|          0|
    |tmp_264_reg_2653                                 |   1|   0|    1|          0|
    |tmp_266_reg_2702                                 |  14|   0|   14|          0|
    |tmp_267_reg_2707                                 |  12|   0|   12|          0|
    |tmp_268_reg_3030                                 |   1|   0|    1|          0|
    |tmp_269_reg_3065                                 |   1|   0|    1|          0|
    |tmp_271_reg_3081                                 |  29|   0|   29|          0|
    |tmp_85_mid2_v_v_reg_3155                         |   3|   0|    3|          0|
    |tmp_85_mid2_v_v_reg_3155_pp3_iter3_reg           |   3|   0|    3|          0|
    |tmp_87_reg_2495                                  |   1|   0|    1|          0|
    |tmp_92_mid2_v_reg_2535                           |   3|   0|    3|          0|
    |tmp_93_mid2_reg_3166                             |   7|   0|    7|          0|
    |tmp_94_reg_2573                                  |   3|   0|    3|          0|
    |tmp_V_159_reg_2430                               |  16|   0|   16|          0|
    |tmp_V_161_reg_2435                               |  16|   0|   16|          0|
    |tmp_V_163_reg_2440                               |  16|   0|   16|          0|
    |tmp_V_167_reg_2445                               |  16|   0|   16|          0|
    |tmp_V_reg_2424                                   |  16|   0|   16|          0|
    |exitcond_flatten30_reg_2513                      |  64|  32|    1|          0|
    |exitcond_flatten32_reg_2584                      |  64|  32|    1|          0|
    |exitcond_flatten_reg_3096                        |  64|  32|    1|          0|
    |ib_mid2_reg_2643                                 |  64|  32|    3|          0|
    |ifzero_reg_2840                                  |  64|  32|    1|          0|
    |kb_t_mid2_reg_3141                               |  64|  32|    2|          0|
    |tmp_100_mid2_reg_2681                            |  64|  32|    6|          0|
    |tmp_264_reg_2653                                 |  64|  32|    1|          0|
    |tmp_269_reg_3065                                 |  64|  32|    1|          0|
    +-------------------------------------------------+----+----+-----+-----------+
    |Total                                            |2641| 288| 2082|          0|
    +-------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+----------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  |  Source Object |    C Type    |
+-----------------------+-----+-----+------------+----------------+--------------+
|ap_clk                 |  in |    1| ap_ctrl_hs |      Conv      | return value |
|ap_rst                 |  in |    1| ap_ctrl_hs |      Conv      | return value |
|ap_start               |  in |    1| ap_ctrl_hs |      Conv      | return value |
|start_full_n           |  in |    1| ap_ctrl_hs |      Conv      | return value |
|ap_done                | out |    1| ap_ctrl_hs |      Conv      | return value |
|ap_continue            |  in |    1| ap_ctrl_hs |      Conv      | return value |
|ap_idle                | out |    1| ap_ctrl_hs |      Conv      | return value |
|ap_ready               | out |    1| ap_ctrl_hs |      Conv      | return value |
|start_out              | out |    1| ap_ctrl_hs |      Conv      | return value |
|start_write            | out |    1| ap_ctrl_hs |      Conv      | return value |
|stream_in_V_V_dout     |  in |   16|   ap_fifo  |  stream_in_V_V |    pointer   |
|stream_in_V_V_empty_n  |  in |    1|   ap_fifo  |  stream_in_V_V |    pointer   |
|stream_in_V_V_read     | out |    1|   ap_fifo  |  stream_in_V_V |    pointer   |
|stream_out_V_V_din     | out |   16|   ap_fifo  | stream_out_V_V |    pointer   |
|stream_out_V_V_full_n  |  in |    1|   ap_fifo  | stream_out_V_V |    pointer   |
|stream_out_V_V_write   | out |    1|   ap_fifo  | stream_out_V_V |    pointer   |
+-----------------------+-----+-----+------------+----------------+--------------+

