create_clock -name clk -period 10.000 [get_ports clk]

set_input_delay  1.0 -clock clk [get_ports enable]
set_output_delay 1.0 -clock clk [get_ports {pll_clk locked phase_error[*] frequency_word[*]}]

set_false_path -from [get_ports rst_n]
set_false_path -from [get_ports ref_clk]
