Division instructions latency and throughput

OBS: Subtract 2 from instructions/uops count
Subtract 1 clock from latencies


Latency: div , registersize 8, 1 / 1 

     Clock   Core cyc   Instruct   uops RAT       Uops     uop p0   Mov elim 
    208606     230182      30223     130160     130124      23731          0 
    208384     229996      30223     130148     130124      23907          0 
    236568     232370      30223     130708     130492      23705          0 
    201634     229997      30223     130148     130124      23784          0 
    201675     229999      30223     130150     130124      23746          0 
    201712     229998      30223     130133     130124      23724          0 
    201630     229999      30223     130133     130124      23724          0 
    201675     229998      30223     130133     130124      23724          0 


Throughput: div , registersize 8, 1 / 1 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     51407      60546      30223     120125      23080      16271          0 
     51107      60164      30223     120125      23069      16245          0 
     83281      62573      30223     120492      23128      16464          1 
     49581      60165      30223     120125      22957      16345          0 
     49483      60128      30223     120125      22949      16350          0 
     49574      60127      30223     120125      22949      16350          0 
     49479      60128      30223     120125      22949      16350          0 
     49557      60129      30223     120125      22949      16350          0 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     51469      60553      30223     120125          0          1      45098 
     51062      60163      30223     120125          0          1      44834 
     51156      60162      30223     120125          0          1      45135 
     51080      60164      30223     120125          0          1      45149 
     51078      60125      30223     120125          0          1      44809 
     51108      60126      30223     120125          0          1      45153 
     51027      60124      30223     120125          0          1      45153 
     51125      60125      30223     120125          0          1      45153 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     53072      60535      30223     120125      15980          1     120138 
     52795      60162      30223     120125      15824          1     120140 
     52704      60162      30223     120125      15923          1     120140 
     52755      60125      30223     120125      15801          1     120136 
     52723      60124      30223     120125      15801          1     120136 
     52685      60125      30223     120125      15801          1     120136 
     52765      60123      30223     120125      15801          1     120136 
     52684      60123      30223     120125      15801          1     120136 


Throughput with memory operand: div , registersize 8, 1 / 1 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     53033      60533      30223     120125      20398      14703       5001 
     52801      60166      30223     120125      20395      14705       5000 
     52757      60168      30223     120125      20395      14705       5001 
     52693      60127      30223     120125      20398      14704       5000 
     52777      60129      30223     120125      20398      14704       5001 
     52684      60127      30223     120125      20398      14704       5000 
     52739      60127      30223     120125      20398      14704       5001 
     52754      60127      30223     120125      20398      14704       5000 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     52879      60348      30223     120125       5000          1      43402 
     52809      60166      30223     120125       5001          1      43401 
     52729      60167      30223     120125       5000          1      43401 
     52757      60167      30223     120125       5001          1      43401 
     52797      60168      30223     120125       5000          1      43401 
     52682      60129      30223     120125       5001          1      43403 
     52763      60127      30223     120125       5000          1      43403 
     52724      60127      30223     120125       5001          1      43403 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     56764      60520      30223     120125      11605          1     120139 
     56355      60168      30223     120125      11609          1     120141 
     56401      60166      30223     120125      11609          1     120141 
     56436      60168      30223     120125      11610          1     120141 
     56351      60166      30223     120125      11609          1     120141 
     56365      60128      30223     120125      11604          1     120137 
     56395      60128      30223     120125      11604          1     120137 
     56313      60128      30223     120125      11604          1     120137 


Latency: div , registersize 16, 1 / 1 

     Clock   Core cyc   Instruct   uops RAT       Uops     uop p0   Mov elim 
    181149     233469      30214     120356     120254      28205          0 
    192393     234262      30215     120531     120459      28716          0 
    181127     233248      30214     120314     120291      28453          0 
    182267     235576      30214     120659     120403      28011          0 
    182839     235499      30214     121094     120500      28391          0 
    180838     232920      30214     120290     120289      28666          0 
    181254     234034      30214     120339     120327      28649          0 
    182474     235145      30214     120955     120484      28331          0 


Throughput: div , registersize 16, 1 / 1 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     56538      60342      30214     120115      21874      15977          0 
     56456      60182      30214     120115      21916      16052          0 
     56383      60181      30214     120115      21917      16070          0 
     56351      60139      30214     120115      21906      16056          0 
     56418      60140      30214     120115      21923      16063          0 
     56342      60137      30214     120115      21906      16056          0 
     56356      60137      30214     120115      21906      16056          0 
     56416      60138      30214     120115      21906      16056          0 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     56605      60341      30214     120115          0          1      46117 
     56391      60176      30214     120115          0          1      46084 
     56373      60175      30214     120115          0          1      45975 
     56417      60138      30214     120115          0          1      45940 
     56353      60138      30214     120115          0          1      46113 
     56339      60138      30214     120115          0          1      45940 
     56415      60137      30214     120115          0          1      45940 
     56349      60138      30214     120115          0          1      45940 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     76814      85025      30214     120555      12128          3     121654 
     77229      85292      30214     120693      12409          1     122127 
     79255      87555      30214     120802      12445          2     122503 
     77809      85926      30214     120654      12268          2     121962 
     74882      82686      30214     120513      12215          5     121475 
     79496      87776      30214     120806      12200          1     122517 
     77978      86110      30214     120708      12486          2     122213 
    113880      85041      30215     120727      12393          3     121808 


Throughput with memory operand: div , registersize 16, 1 / 1 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     54613      60323      30214     130115      20983      18511       5001 
     54579      60188      30214     130115      20987      18512       5000 
     54532      60188      30214     130115      21005      18928       5001 
     54466      60150      30214     130115      21004      18900       5000 
     54547      60148      30214     130115      21003      18966       5001 
     54476      60149      30214     130115      21003      18966       5000 
     54487      60147      30214     130115      21003      18966       5001 
     54545      60150      30214     130115      21003      18966       5000 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     52868      60345      30214     130115       5001          1      44491 
     52755      60137      30214     130115       5000          1      44489 
     52781      60180      30214     130115       5001          1      44491 
     52688      60138      30214     130115       5000          1      44489 
     52817      60183      30214     130115       5001          1      44494 
     52704      60137      30214     130115       5000          1      44489 
     52726      60139      30214     130115       5001          1      44489 
     52773      60137      30214     130115       5000          1      44489 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     54890      60578      30214     130115      16168          1     130131 
     54562      60178      30214     130115      16171          1     130133 
     54482      60179      30214     130115      16171          1     130135 
     54517      60142      30214     130115      16170          1     130131 
     54516      60144      30214     130115      16170          1     130131 
     54446      60141      30214     130115      16170          1     130131 
     54532      60141      30214     130115      16170          1     130131 
     54488      60141      30214     130115      16170          1     130131 


Latency: div , registersize 32, 1 / 1 

     Clock   Core cyc   Instruct   uops RAT       Uops     uop p0   Mov elim 
    231177     263689      30211     120121     120112      24456      10001 
    231143     263574      30211     120128     120112      24449      10001 
    231040     263449      30211     120126     120112      24415      10000 
    230947     263425      30211     120113     120112      24418      10001 
    231004     263424      30211     120113     120112      24418      10001 
    231020     263424      30211     120113     120112      24418      10001 
    230948     263425      30211     120113     120112      24418      10001 
    231000     263424      30211     120113     120112      24418      10001 


Throughput: div , registersize 32, 1 / 1 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     52906      60387      30211     120112      21138      14384          0 
     52787      60163      30211     120112      21133      14388          0 
     52727      60125      30211     120112      21137      14373          0 
     52688      60127      30211     120112      21137      14373          0 
     52773      60125      30211     120112      21137      14373          0 
     52684      60125      30211     120112      21137      14373          0 
     52724      60126      30211     120112      21137      14373          0 
     52755      60125      30211     120112      21137      14373          0 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     53217      60659      30211     120112          1          1      48762 
     52710      60170      30211     120112          1          1      48791 
     52801      60166      30211     120112          1          1      48784 
     52707      60129      30211     120112          1          1      48800 
     52701      60128      30211     120112          1          1      48800 
     52771      60128      30211     120112          1          1      48800 
     52678      60127      30211     120112          1          1      48800 
     52746      60130      30211     120112          1          1      48800 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     54880      60598      30211     120112      15778          0     120125 
     54498      60162      30211     120112      15779          0     120127 
     54557      60163      30211     120112      15779          0     120127 
     54440      60129      30211     120112      15775          0     120123 
     54492      60129      30211     120112      15775          0     120123 
     54510      60126      30211     120112      15775          0     120123 
     54432      60126      30211     120112      15775          0     120123 
     54511      60127      30211     120112      15775          0     120123 


Throughput with memory operand: div , registersize 32, 1 / 1 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     53072      60502      30211     130112      21786      15853       5001 
     52716      60166      30211     130112      21732      15969       5000 
     52809      60168      30211     130112      21633      16229       5001 
     52700      60129      30211     130112      21632      16262       5000 
     52718      60130      30211     130112      21632      16262       5001 
     52766      60129      30211     130112      21632      16262       5000 
     52680      60129      30211     130112      21632      16262       5001 
     52761      60129      30211     130112      21632      16262       5000 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     50650      61438      30211     130112       5001          1      46936 
     49541      60167      30211     130112       5002          1      46920 
     49554      60168      30211     130112       5001          1      46863 
     49589      60166      30211     130112       5002          1      46605 
     49482      60128      30211     130112       5001          1      46579 
     49582      60131      30211     130112       5002          1      46579 
     49485      60128      30211     130112       5001          1      46579 
     49554      60130      30211     130112       5002          1      46579 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     51376      60514      30211     130112      15637          0     130128 
     51150      60166      30211     130112      15550          0     130130 
     51060      60165      30211     130112      15639          0     130128 
     51114      60129      30211     130112      15633          0     130127 
     51070      60130      30211     130112      15633          0     130127 
     51047      60129      30211     130112      15633          0     130127 
     51122      60131      30211     130112      15633          0     130127 
     51028      60129      30211     130112      15633          0     130127 


Latency: div , registersize 64, 1 / 1 

     Clock   Core cyc   Instruct   uops RAT       Uops     uop p0   Mov elim 
    306311     349538      30210     380114     380111      64192      10001 
    306077     349031      30210     380120     380111      64154      10001 
    306095     349074      30210     380116     380111      64102      10001 
    306066     349055      30210     380112     380111      64114      10001 
    306103     349054      30210     380112     380111      64114      10001 
    306043     349054      30210     380112     380111      64114      10001 
    306125     349058      30210     380112     380111      64114      10001 
    336493     352014      30210     380711     380478      64165      10007 


Throughput: div , registersize 64, 1 / 1 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
    178840     210737      30210     380111      68886      66898          0 
    178530     210166      30210     380111      68889      66901          0 
    178526     210166      30210     380111      68903      66866          0 
    178520     210163      30210     380111      68889      66888          0 
    178486     210126      30210     380111      68885      66905          0 
    178488     210126      30210     380111      68885      66905          0 
    178491     210126      30210     380111      68885      66905          0 
    178495     210129      30210     380111      68885      66905          0 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
    190781     210718      30210     380111          1          1      87293 
    190465     210165      30210     380111          1          1      87298 
    190431     210163      30210     380111          1          1      87504 
    190401     210163      30210     380111          1          1      87284 
    190389     210126      30210     380111          1          1      87280 
    190421     210127      30210     380111          1          1      87280 
    190425     210128      30210     380111          1          1      87280 
    190390     210126      30210     380111          1          1      87280 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
    184626     210704      30210     380111     107080          0     380130 
    184283     210165      30210     380111     107047          0     380132 
    184236     210129      30210     380111     107042          0     380128 
    184234     210126      30210     380111     107042          0     380128 
    184253     210126      30210     380111     107042          0     380128 
    184264     210126      30210     380111     107042          0     380128 
    184280     210130      30210     380111     107042          0     380128 
    184269     210126      30210     380111     107042          0     380128 


Throughput with memory operand: div , registersize 64, 1 / 1 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
    174358     211668      30210     380111      60896      65004       5000 
    173121     210167      30210     380111      60799      64976       5001 
    173119     210165      30210     380111      60805      64979       5000 
    173117     210164      30210     380111      60805      64979       5001 
    173121     210164      30210     380111      60805      64979       5000 
    173085     210124      30210     380111      60805      64973       5001 
    173088     210127      30210     380111      60805      64973       5000 
    173085     210124      30210     380111      60805      64973       5001 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
    185505     211729      30210     380111       5001          1      89399 
    212824     213102      30210     380478       5008          9      89536 
    178528     210170      30210     380111       5001          1      89406 
    178522     210166      30210     380111       5002          1      89425 
    178488     210128      30210     380111       5001          1      89405 
    178482     210127      30210     380111       5002          1      89405 
    178479     210126      30210     380111       5001          1      89405 
    178483     210130      30210     380111       5002          1      89405 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
    184692     210764      30210     380111     105102          0     380130 
    184299     210166      30210     380111     105106          0     380136 
    184284     210166      30210     380111     105106          0     380136 
    184236     210132      30210     380111     105102          0     380132 
    184242     210131      30210     380111     105115          0     380132 
    184255     210127      30210     380111     105102          0     380132 
    184267     210127      30210     380111     105102          0     380132 
    184281     210127      30210     380111     105102          0     380132 


Latency: idiv , registersize 8, 1 / 1 

     Clock   Core cyc   Instruct   uops RAT       Uops     uop p0   Mov elim 
    225692     240867      30223     140157     140126      31428          0 
    226548     241613      30223     140145     140126      30345          0 
    226486     242105      30223     140136     140124      30031          0 
    226516     241725      30223     140136     140124      30109          0 
    226597     241680      30223     140142     140124      29952          0 
    226345     241548      30223     140144     140124      30149          0 
    226530     241680      30223     140145     140124      30091          0 
    226412     241562      30223     140138     140124      29995          0 


Throughput: idiv , registersize 8, 1 / 1 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     54698      60348      30223     130125      23674      16831          0 
     54551      60164      30223     130125      23645      16973          0 
     54440      60129      30223     130125      23643      16969          0 
     54515      60125      30223     130125      23643      16969          0 
     54492      60125      30223     130125      23643      16969          0 
     54444      60128      30223     130125      23643      16969          0 
     54529      60126      30223     130125      23643      16969          0 
     54466      60125      30223     130125      23643      16969          0 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     51244      60359      30223     130125          0          1      48938 
     51157      60163      30223     130125          0          1      48945 
     51060      60163      30223     130125          0          1      48920 
     51106      60126      30223     130125          0          1      48955 
     51082      60129      30223     130125          0          1      48898 
     51046      60126      30223     130125          0          1      48955 
     51123      60126      30223     130125          0          1      48955 
     51033      60129      30223     130125          0          1      48898 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     51234      60321      30223     130125      20472          1     130141 
     51076      60162      30223     130125      20490          1     130141 
     51159      60166      30223     130125      20443          1     130141 
     51060      60162      30223     130125      20237          1     130141 
     51106      60125      30223     130125      20185          1     130137 
     51080      60126      30223     130125      20185          1     130137 
     51043      60126      30223     130125      20185          1     130137 
     51120      60124      30223     130125      20185          1     130137 


Throughput with memory operand: idiv , registersize 8, 1 / 1 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     52966      60357      30223     120125      23332      13334       5001 
     52714      60165      30223     120125      23331      13334       5000 
     52795      60168      30223     120125      23330      13333       5001 
     52761      60166      30223     120125      23324      13327       5000 
     52692      60128      30223     120125      23324      13327       5001 
     52780      60129      30223     120125      23324      13327       5000 
     52690      60126      30223     120125      23324      13327       5001 
     52732      60127      30223     120125      23324      13327       5000 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     53893      61480      30223     120125       5000          1      40004 
     52738      60163      30223     120125       5001          1      40004 
     52807      60165      30223     120125       5000          1      40004 
     52680      60125      30223     120125       5001          1      40004 
     52749      60127      30223     120125       5000          1      40004 
     52740      60125      30223     120125       5001          1      40004 
     52680      60125      30223     120125       5000          1      40004 
     52775      60127      30223     120125       5001          1      40004 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     53138      60541      30223     120125      13436          1     120141 
     52725      60165      30223     120125      13442          1     120142 
     52760      60164      30223     120125      13454          1     120140 
     52763      60126      30223     120125      13452          1     120136 
     52676      60125      30223     120125      13452          1     120136 
     52767      60126      30223     120125      13452          1     120136 
     52717      60125      30223     120125      13452          1     120136 
     52694      60125      30223     120125      13452          1     120136 


Latency: idiv , registersize 16, 1 / 1 

     Clock   Core cyc   Instruct   uops RAT       Uops     uop p0   Mov elim 
    203652     232361      30214     120130     120115      26382          0 
    203277     231840      30214     120132     120115      26362          0 
    203476     232075      30214     120134     120115      26411          0 
    203489     232006      30214     120129     120115      26399          0 
    203442     232046      30214     120137     120115      26407          0 
    203495     232072      30214     120119     120115      26418          0 
    203544     232072      30214     120119     120115      26418          0 
    203455     232072      30214     120119     120115      26418          0 


Throughput: idiv , registersize 16, 1 / 1 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     54639      60346      30214     120115      20628      13829          0 
     54542      60178      30214     120115      20731      14087          0 
     54561      60178      30214     120115      20727      14088          0 
     54482      60179      30214     120115      20731      14072          0 
     54563      60179      30214     120115      20733      14104          0 
     54498      60139      30214     120115      20733      14103          0 
     54452      60138      30214     120115      20733      14103          0 
     54538      60138      30214     120115      20733      14103          0 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     51233      60369      30214     120115          0          1      48789 
     51150      60175      30214     120115          0          1      48805 
     51113      60176      30214     120115          0          1      48790 
     51058      60138      30214     120115          0          1      48786 
     51133      60141      30214     120115          0          1      48786 
     51041      60142      30214     120115          0          1      48786 
     51118      60138      30214     120115          0          1      48786 
     51086      60140      30214     120115          0          1      48786 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     52906      60340      30214     120115      16302          1     120128 
     52735      60176      30214     120115      16323          1     120130 
     52811      60175      30214     120115      16322          1     120130 
     52726      60174      30214     120115      16318          1     120130 
     52742      60136      30214     120115      16312          1     120126 
     55174      62887      30214     120205      16092          1     120408 
     52684      60138      30214     120115      16674          1     120126 
     52771      60138      30214     120115      16674          1     120126 


Throughput with memory operand: idiv , registersize 16, 1 / 1 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     54643      60358      30214     130115      20988      18503       5000 
     54552      60178      30214     130115      20989      18494       5001 
     54547      60182      30214     130115      20990      18489       5000 
     54484      60180      30214     130115      20990      18491       5001 
     54536      60144      30214     130115      20987      18499       5000 
     54486      60140      30214     130115      20987      18499       5001 
     54464      60142      30214     130115      20985      18497       5000 
     54543      60139      30214     130115      20987      18499       5001 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     54759      60388      30214     130115       5000          1      44080 
     54486      60182      30214     130115       5001          1      44069 
     54551      60184      30214     130115       5000          1      44066 
     54520      60145      30214     130115       5001          1      44033 
     54450      60143      30214     130115       5000          1      44033 
     54532      60144      30214     130115       5001          1      44033 
     54496      60144      30214     130115       5000          1      44033 
     54456      60144      30214     130115       5001          1      44033 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     52924      60364      30214     130115      16169          1     130131 
     52734      60180      30214     130115      16119          1     130139 
     52817      60181      30214     130115      16123          1     130136 
     52696      60143      30214     130115      16117          1     130135 
     52748      60144      30214     130115      16117          1     130135 
     52761      60143      30214     130115      16117          1     130135 
     52687      60143      30214     130115      16117          1     130135 
     52777      60142      30214     130115      16117          1     130135 


Latency: idiv , registersize 32, 1 / 1 

     Clock   Core cyc   Instruct   uops RAT       Uops     uop p0   Mov elim 
    238987     263743      30211     120129     120112      24445      10001 
    238736     263437      30211     120127     120112      24441      10001 
    238709     263449      30211     120126     120112      24415      10000 
    238652     263425      30211     120113     120112      24418      10001 
    238686     263424      30211     120113     120112      24418      10001 
    238726     263424      30211     120113     120112      24418      10001 
    238699     263425      30211     120113     120112      24418      10001 
    249240     265908      30212     120743     120406      24432      10028 


Throughput: idiv , registersize 32, 1 / 1 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     52919      60376      30211     120112      21153      14446          0 
     52742      60167      30211     120112      21135      14442          0 
     52799      60165      30211     120112      21162      14439          0 
     52708      60167      30211     120112      21164      14450          0 
     52754      60126      30211     120112      21172      14443          0 
     52733      60125      30211     120112      21172      14443          0 
     52682      60127      30211     120112      21172      14443          0 
     52773      60127      30211     120112      21172      14443          0 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     53116      60545      30211     120112          1          1      48742 
     52771      60167      30211     120112          1          1      48746 
     52712      60164      30211     120112          1          1      48721 
     52766      60126      30211     120112          1          1      48728 
     52690      60128      30211     120112          1          1      48728 
     52716      60125      30211     120112          1          1      48728 
     52759      60127      30211     120112          1          1      48728 
     52677      60127      30211     120112          1          1      48728 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     52924      60357      30211     120112      15774          0     120127 
     52793      60165      30211     120112      15777          0     120132 
     52706      60164      30211     120112      15767          0     120127 
     52793      60165      30211     120112      15775          0     120127 
     52718      60129      30211     120112      15764          0     120123 
     52690      60125      30211     120112      15764          0     120123 
     52770      60125      30211     120112      15764          0     120123 
     52680      60127      30211     120112      15764          0     120123 


Throughput with memory operand: idiv , registersize 32, 1 / 1 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     54874      60512      30211     130112      21677      16095       5000 
     54476      60172      30211     130112      21670      16175       5001 
     54531      60173      30211     130112      21671      16167       5000 
     87824      63125      30211     130479      21720      16438       5012 
     52791      60175      30211     130112      21636      16230       5001 
     52676      60135      30211     130112      21633      16262       5000 
     52761      60135      30211     130112      21633      16262       5001 
     52717      60135      30211     130112      21633      16262       5000 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     54812      60540      30211     130112       5002          1      46734 
     54532      60172      30211     130112       5001          1      46638 
     54515      60134      30211     130112       5002          1      46654 
     54439      60135      30211     130112       5001          1      46654 
     54521      60134      30211     130112       5002          1      46654 
     54492      60133      30211     130112       5001          1      46654 
     54444      60134      30211     130112       5002          1      46654 
     54533      60134      30211     130112       5001          1      46654 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     52962      60362      30211     130112      15611          0     130130 
     52757      60171      30211     130112      15612          0     130130 
     52725      60175      30211     130112      15560          0     130129 
     52807      60173      30211     130112      15574          0     130131 
     52686      60133      30211     130112      15562          0     130124 
     52732      60134      30211     130112      15562          0     130124 
     52757      60134      30211     130112      15562          0     130124 
     52680      60133      30211     130112      15584          0     130126 


Latency: idiv , registersize 64, 1 / 1 

     Clock   Core cyc   Instruct   uops RAT       Uops     uop p0   Mov elim 
    358625     422392      30210     590141     590111     134348      10001 
    358242     421721      30210     590128     590111     134418      10001 
    358252     421715      30210     590124     590111     134407      10001 
    358266     421715      30210     590124     590111     134407      10001 
    358255     421715      30210     590124     590111     134407      10001 
    358240     421716      30210     590124     590111     134407      10001 
    390975     424546      30210     590696     590478     134529      10005 
    347207     421507      30210     590128     590111     134335      10001 


Throughput: idiv , registersize 64, 1 / 1 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
    195225     244308      30210     590111     135011     113912          0 
    194873     243745      30210     590111     135118     114143          0 
    194749     243636      30210     590111     135282     114222          0 
    194751     243589      30210     590111     135254     114201          0 
    194790     243593      30210     590111     135254     114201          0 
    194747     243590      30210     590111     135254     114201          0 
    194711     243589      30210     590111     135254     114201          0 
    194758     243591      30210     590111     135254     114201          0 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
    214019     244293      30210     590111          1          1     143779 
    213649     243611      30210     590111          1          1     143583 
    213557     243593      30210     590111          1          1     143602 
    213641     243591      30210     590111          1          1     143602 
    250485     247984      30211     590404          4          4     143575 
    213680     243745      30210     590111          1          1     143641 
    213645     243591      30210     590111          1          1     143602 
    213553     243591      30210     590111          1          1     143602 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
    220695     243800      30210     590111     167215          0     590133 
    220568     243382      30210     590111     167260          0     590136 
    220489     243363      30210     590111     167339          0     590136 
    220681     243544      30210     590111     167372          0     590147 
    220663     243518      30210     590111     167365          0     590144 
    220617     243517      30210     590111     167365          0     590144 
    220695     243519      30210     590111     167365          0     590144 
    220600     243517      30210     590111     167365          0     590144 


Throughput with memory operand: idiv , registersize 64, 1 / 1 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
    220011     242946      30210     590111     135126     110748       5000 
    219803     242633      30210     590111     134887     110858       5001 
    219845     242577      30210     590111     134789     110879       5000 
    219817     242629      30210     590111     134847     110885       5001 
    219726     242471      30210     590111     135020     110891       5000 
    219749     242520      30210     590111     134724     111055       5001 
    219714     242494      30210     590111     134869     110868       5000 
    219846     242596      30210     590111     134828     110880       5001 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
    212869     242891      30210     590111       5002          1     138933 
    212730     242651      30210     590111       5001          1     139085 
    212825     242664      30210     590111       5002          1     139134 
    212785     242700      30210     590111       5001          1     139042 
    212801     242657      30210     590111       5002          1     139014 
    212717     242599      30210     590111       5001          1     139178 
    212707     242582      30210     590111       5002          1     139180 
    212775     242633      30210     590111       5001          1     138857 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
    219833     243877      30210     590111     165251          0     590130 
    219807     242529      30210     590111     165217          0     590136 
    219765     242591      30210     590111     165149          0     590137 
    219809     242541      30210     590111     165125          0     590128 
    219819     242630      30210     590111     165325          0     590128 
    219813     242571      30210     590111     165179          0     590129 
    219749     242516      30210     590111     165161          0     590136 
    219765     242560      30210     590111     165177          0     590132 




Latency: div , registersize 8 

     Clock   Core cyc   Instruct   uops RAT       Uops     uop p0   Mov elim 
    212091     241943      30223     133218     130857      28176          0 
    205026     234843      30223     131111     130379      24282          0 
    210259     239842      30223     132820     130737      25204          0 
    205349     234194      30223     131084     130360      26625          0 
    201632     229943      30223     130156     130124      23854          0 
    201636     229942      30223     130169     130124      23845          0 
    201703     229941      30223     130155     130124      23854          0 
    204102     232789      30223     130781     130284      24805          0 


Throughput: div , registersize 8 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     52873      60349      30223     120125      23069      16243          0 
     52801      60164      30223     120125      23069      16245          0 
     52732      60164      30223     120125      22938      16321          0 
     52747      60164      30223     120125      22936      16350          0 
     52798      60165      30223     120125      22912      16289          0 
     52674      60126      30223     120125      23101      16303          0 
     52753      60128      30223     120125      22949      16350          0 
     52731      60126      30223     120125      22949      16350          0 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     52916      60354      30223     120125          0          1      45149 
     52728      60163      30223     120125          0          1      45131 
     52804      60163      30223     120125          0          1      45135 
     52716      60165      30223     120125          0          1      45149 
     52770      60164      30223     120125          0          1      45139 
     52746      60127      30223     120125          0          1      45153 
     52675      60125      30223     120125          0          1      45153 
     52766      60126      30223     120125          0          1      44809 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     52872      60352      30223     120125      16023          1     120140 
     52793      60164      30223     120125      15847          1     120140 
     52761      60166      30223     120125      15979          1     120140 
     52686      60125      30223     120125      15896          1     120136 
     52769      60126      30223     120125      15896          1     120136 
     52680      60126      30223     120125      15896          1     120136 
     52733      60127      30223     120125      15896          1     120136 
     52755      60126      30223     120125      15896          1     120136 


Latency: div , registersize 16 

     Clock   Core cyc   Instruct   uops RAT       Uops     uop p0   Mov elim 
    203762     232598      30214     120132     120115      26420          0 
    203504     232125      30214     120132     120115      26426          0 
    203480     232006      30214     120137     120115      26423          0 
    203382     231962      30214     120133     120115      26392          0 
    203367     231952      30214     120119     120115      26416          0 
    203432     231950      30214     120119     120115      26416          0 
    203355     231951      30214     120119     120115      26416          0 
    203383     231950      30214     120119     120115      26416          0 


Throughput: div , registersize 16 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     51312      60351      30214     120115      22291      16091          0 
     51054      60137      30214     120115      22254      16104          0 
     51115      60179      30214     120115      21972      16089          0 
     51157      60179      30214     120115      22052      16112          0 
     51036      60137      30214     120115      22254      16104          0 
     51128      60137      30214     120115      22254      16104          0 
     51055      60137      30214     120115      22254      16104          0 
     51082      60138      30214     120115      22254      16104          0 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     51238      60352      30214     120115          0          1      46415 
     51116      60177      30214     120115          0          1      46436 
     51152      60176      30214     120115          0          1      46420 
     51070      60177      30214     120115          0          1      46365 
     51163      60177      30214     120115          0          1      46414 
     51060      60139      30214     120115          0          1      46414 
     51080      60139      30214     120115          0          1      46414 
     51122      60139      30214     120115          0          1      46414 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     56960      60812      30214     120115      15819          1     120132 
     56450      60180      30214     120115      15808          1     120130 
     56409      60180      30214     120115      15817          1     120132 
     56327      60141      30214     120115      15809          1     120128 
     56411      60139      30214     120115      15809          1     120128 
     56362      60140      30214     120115      15809          1     120128 
     56330      60139      30214     120115      15809          1     120128 
     56412      60139      30214     120115      15809          1     120128 


Latency: div , registersize 32 

     Clock   Core cyc   Instruct   uops RAT       Uops     uop p0   Mov elim 
    232088     264661      30211     120130     120112      24221      10001 
    231075     263485      30211     120119     120112      24236      10000 
    230959     263440      30211     120121     120112      24242      10001 
    231010     263438      30211     120121     120112      24242      10001 
    231038     263438      30211     120121     120112      24242      10001 
    230960     263438      30211     120121     120112      24242      10001 
    231001     263438      30211     120121     120112      24242      10001 
    231041     263439      30211     120122     120112      24242      10001 


Throughput: div , registersize 32 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     53108      60544      30211     120112      21099      14455          0 
     52779      60165      30211     120112      21093      14463          0 
     52710      60163      30211     120112      21100      14478          0 
     52817      60183      30211     120112      21089      14464          0 
     52704      60129      30211     120112      21104      14458          0 
     52709      60128      30211     120112      21104      14458          0 
     52769      60127      30211     120112      21104      14458          0 
     52672      60126      30211     120112      21104      14458          0 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     53047      60543      30211     120112          1          1      48799 
     52767      60165      30211     120112          1          1      48788 
     52783      60165      30211     120112          1          1      48814 
     52709      60166      30211     120112          1          1      48794 
     52801      60166      30211     120112          1          1      48784 
     52708      60128      30211     120112          1          1      48800 
     52698      60128      30211     120112          1          1      48800 
     52769      60129      30211     120112          1          1      48800 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     51409      60510      30211     120112      15777          0     120125 
     51131      60163      30211     120112      15778          0     120127 
     51060      60165      30211     120112      15793          0     120128 
     51157      60164      30211     120112      15782          0     120128 
     51040      60125      30211     120112      15775          0     120123 
     51080      60129      30211     120112      15775          0     120123 
     51101      60127      30211     120112      15775          0     120123 
     51027      60125      30211     120112      15775          0     120123 


Latency: div , registersize 64 

     Clock   Core cyc   Instruct   uops RAT       Uops     uop p0   Mov elim 
    744277     876116      30232     590146     480133     100000      10001 
    743800     875655      30232     590146     480133     100000      10001 
    743854     875604      30232     590146     480133     100000      10001 
    743749     875580      30232     590146     480133     100000      10001 
    743756     875530      30232     590146     480133     100000      10001 
    743716     875481      30232     590146     480133     100000      10001 
    743660     875476      30232     590146     480133     100000      10001 
    775845     880881      30233     590796     480431     100091      10017 


Throughput: div , registersize 64 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
    752584     830523      30232     480133      93398      86702          0 
    753857     831979      30232     480133      93400      86703          0 
    796198     834803      30232     480500      93463      86779          2 
    727853     830110      30232     480133      93400      86703          0 
    778924     833344      30237     481130      93639      86976         15 
    726243     828197      30232     480133      93400      86702          0 
    764316     832109      30232     480500      93467      86776          2 
    704820     829710      30232     480133      93400      86703          0 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
    737248     829556      30233     480400          4          3     103493 
    726096     827997      30232     480133          0          1     103403 
    725965     827948      30232     480133          0          1     103403 
    725977     827896      30232     480133          0          1     103403 
    725944     827849      30232     480133          0          1     103403 
    725877     827847      30232     480133          0          1     103403 
    725965     827848      30232     480133          0          1     103403 
    725900     827847      30232     480133          0          1     103403 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
    725171     827000      30232     480133     156610          1     590146 
    726604     828580      30232     480133     156604          1     590146 
    726473     828531      30232     480133     156604          1     590146 
    759057     831732      30233     480422     156669          3     590662 
    726053     828035      30232     480133     156604          1     590146 
    726190     828099      30232     480133     156604          1     590146 
    726194     828200      30232     480133     156604          1     590146 
    726326     828298      30232     480133     156605          1     590146 


Latency: idiv , registersize 8 

     Clock   Core cyc   Instruct   uops RAT       Uops     uop p0   Mov elim 
    204174     240384      30223     140135     140124      26822          0 
    204236     240437      30223     140142     140124      26838          0 
    204285     240435      30223     140130     140124      26841          0 
    204198     240436      30223     140130     140124      26841          0 
    204266     240437      30223     140130     140124      26841          0 
    204262     240435      30223     140130     140124      26841          0 
    204198     240435      30223     140130     140124      26841          0 
    204284     240436      30223     140130     140124      26841          0 


Throughput: idiv , registersize 8 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     54728      60348      30223     130125      23692      16812          0 
     54478      60163      30223     130125      23642      16991          0 
     54529      60165      30223     130125      23640      16992          0 
     87259      62978      30223     130492      23712      17225          1 
     52789      60164      30223     130125      23638      17142          0 
     52674      60129      30223     130125      23631      17151          0 
     52756      60127      30223     130125      23654      17273          0 
     52713      60126      30223     130125      23631      17151          0 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     71586      60558      30223     130125          0          1      48933 
     71100      60167      30223     130125          0          1      48947 
     71078      60163      30223     130125          0          1      48959 
     71096      60165      30223     130125          0          1      48945 
     71078      60128      30223     130125          0          1      48955 
     71092      60127      30223     130125          0          1      48898 
     71078      60126      30223     130125          0          1      48955 
     71059      60126      30223     130125          0          1      48955 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     56763      60520      30223     130125      20304          1     130139 
     56353      60164      30223     130125      20319          1     130141 
     56407      60167      30223     130125      20338          1     130141 
     56429      60166      30223     130125      20382          1     130141 
     56317      60127      30223     130125      20372          1     130137 
     56373      60127      30223     130125      20372          1     130137 
     56395      60129      30223     130125      20372          1     130137 
     56317      60127      30223     130125      20285          1     130139 


Latency: idiv , registersize 16 

     Clock   Core cyc   Instruct   uops RAT       Uops     uop p0   Mov elim 
    210751     232825      30214     120132     120115      25632          0 
    210678     232455      30214     120145     120115      25645          0 
    210446     232308      30214     120141     120115      25657          0 
    210580     232351      30214     120141     120115      25629          0 
    210481     232326      30214     120120     120115      25616          0 
    210527     232327      30214     120120     120115      25616          0 
    252704     233926      30215     120718     120417      26231          0 
    210176     231924      30214     120120     120115      26397          0 


Throughput: idiv , registersize 16 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     52971      60377      30214     120115      20798      14959          0 
     52724      60176      30214     120115      20767      14856          0 
     52781      60137      30214     120115      20783      14896          0 
     52718      60137      30214     120115      20783      14896          0 
     52714      60138      30214     120115      20783      14896          0 
     52781      60137      30214     120115      20783      14896          0 
     52688      60137      30214     120115      20783      14896          0 
     52759      60137      30214     120115      20783      14896          0 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     52892      60345      30214     120115          0          1      49007 
     52720      60139      30214     120115          0          1      48786 
     52809      60175      30214     120115          0          1      48922 
     52718      60175      30214     120115          0          1      48799 
     52763      60136      30214     120115          0          1      48786 
     52741      60137      30214     120115          0          1      48786 
     52693      60138      30214     120115          0          1      48786 
     52781      60137      30214     120115          0          1      48786 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     52992      60381      30214     120115      16440          1     120134 
     52734      60178      30214     120115      16444          1     120130 
     52763      60177      30214     120115      16433          1     120130 
     52771      60138      30214     120115      16441          1     120128 
     52680      60138      30214     120115      16435          1     120126 
     52767      60137      30214     120115      16435          1     120126 
     52729      60137      30214     120115      16435          1     120126 
     52698      60137      30214     120115      16435          1     120126 


Latency: idiv , registersize 32 

     Clock   Core cyc   Instruct   uops RAT       Uops     uop p0   Mov elim 
    235505     265615      30212     120740     120406      24382      10028 
    262286     265926      30211     120683     120479      24325      10015 
    231143     263640      30211     120131     120112      24204      10001 
    231086     263487      30211     120119     120112      24229      10000 
    231080     263501      30211     120112     120112      24265      10000 
    231019     263500      30211     120112     120112      24265      10000 
    231090     263501      30211     120112     120112      24265      10000 
    231083     263500      30211     120112     120112      24265      10000 


Throughput: idiv , registersize 32 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
     53031      60513      30211     120112      21121      14416          0 
     52801      60164      30211     120112      21144      14428          0 
     52710      60163      30211     120112      21114      14406          0 
     52733      60126      30211     120112      21109      14421          0 
     52751      60129      30211     120112      21109      14421          0 
     52674      60126      30211     120112      21109      14421          0 
     52769      60126      30211     120112      21109      14421          0 
     52702      60125      30211     120112      21109      14421          0 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
     53078      60495      30211     120112          1          1      48724 
     52709      60165      30211     120112          1          1      48747 
     52794      60165      30211     120112          1          1      48730 
     52751      60164      30211     120112          1          1      48719 
     52723      60167      30211     120112          1          1      48724 
     52774      60129      30211     120112          1          1      48728 
     52681      60125      30211     120112          1          1      48728 
     52730      60125      30211     120112          1          1      48728 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
     52914      60352      30211     120112      15775          0     120127 
     52730      60165      30211     120112      15767          0     120127 
     52809      60170      30211     120112      15772          0     120129 
     52718      60167      30211     120112      15796          0     120129 
     52742      60127      30211     120112      15785          0     120123 
     52749      60128      30211     120112      15785          0     120123 
     52680      60127      30211     120112      15785          0     120123 
     52773      60128      30211     120112      15785          0     120123 


Latency: idiv , registersize 64 

     Clock   Core cyc   Instruct   uops RAT       Uops     uop p0   Mov elim 
    831071     947725      30232    1038993     690133     179894      19996 
    830810     947513      30232    1038825     690133     180097      19900 
    830903     947512      30232    1038825     690133     180097      19900 
    830810     947511      30232    1038825     690133     180097      19900 
    830873     947510      30232    1038825     690133     180097      19900 
    830863     947514      30232    1038825     690133     180097      19900 
    830826     947514      30232    1038825     690133     180097      19900 
    830901     947513      30232    1038825     690133     180097      19900 


Throughput: idiv , registersize 64 

     Clock   Core cyc   Instruct       Uops     uop p0     uop p1     uop p2 
    817097     901714      30232     690133     170394     149996          0 
    816823     901510      30232     690133     170596     150002          0 
    816893     901515      30232     690133     170596     150002          0 
    816869     901514      30232     690133     170596     150002          0 
    816841     901513      30232     690133     170596     150002          0 
    816907     901512      30232     690133     170596     150002          0 
    844506     903529      30233     690445     170707     149291          3 
    813695     898013      30232     690133     170497     146902          0 

     Clock   Core cyc   Instruct       Uops     uop p3     uop p4     uop p5 
    834208     904416      30233     690452          3          5     168455 
    787455     898016      30232     690133          0          1     166604 
    787447     898015      30232     690133          0          1     166604 
    787444     898014      30232     690133          0          1     166604 
    790411     901409      30232     690709         -1          1     166949 
    796420     908442      30232     691957          0          1     167715 
    814284     928810      30232     690918         -1          3     165002 
    849879     970332      30232     691722         -1          5     162202 

     Clock   Core cyc   Instruct       Uops     uop p6     uop p7   uops RAT 
    825541     903387      30233     690442     229658          2     932599 
    787449     898014      30232     690133     229803          1     934336 
    787438     898013      30232     690133     229803          1     934336 
    787432     898013      30232     690133     229804          1     934336 
    787432     898014      30232     690133     229803          1     934336 
    787439     898014      30232     690133     229804          1     934336 
    787441     898013      30232     690133     229804          1     934336 
    787450     898015      30232     690133     229804          1     934336 


