# Quartus上Altera初步学习的工程汇总
- 此仓库中的工程对应开发板型号为**Cyclone IV E EP4CE115F29C7**。
- 创建工程时间为2025.3左右，与初次汇总时间相隔半年，部分细节恐与实际矛盾，以实物为准。
- 源代码主要参考书籍：罗杰.Verilog HDL与FPGA数字系统设计[M].北京：机械工业出版社.2015.8.
- 部分代码备份源代码于src文件夹，可删去。
- 除多功能数字钟、VGA棋盘和DDS信号发生器外，其余工程均可在开发板上运行，具体细节请查看注释/PIN文件/书籍对应部分解说。
  
| 工程名 | 信息简述 | 备注 |
| ------ | ------ | ------ |
| display378 | 输入8位，编码译码为3位并用数码管显示之 |  |
| flow_led_counter8 | 基于计数器的8位流水灯 |  |
| flow_led_combine | 选择器选择基于计数器或移位预算符的8位流水灯 |  |
| counterdisplay_top | 二开关变模计数器 |  |
| DE2 | 多功能数字钟 | 闹钟模式与校准模式存在问题 |
| basketball_top | 篮球定时器 |  |
| stopwatch | 60s数字秒表 |  |
| Tail_light | 汽车尾灯模拟 | Moore型状态机 |
| controller | 主支路交通控制器 | Mealy型状态机 |
| VGA_cb | VGA显示棋盘 | 网上的代码，跑不通 |
| DDS_successful | DDS信号发生器 | 网上的代码，跑不通 |
| Template | 空模板工程，含有部分常用代码 | 目前含有3-8译码器、分频器、按键消抖、7段共阳极数码管显示、二位十进制计数器、二位选择器模块 |

