# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 43
attribute \dynports 1
attribute \src "dut.sv:2.1-30.10"
attribute \top 1
module \function_bool
  parameter \WIDTH 8
  wire width 8 $auto$rtlil.cc:2959:Not$27
  wire width 8 $auto$rtlil.cc:3006:And$13
  wire width 8 $auto$rtlil.cc:3007:Or$18
  wire width 8 $auto$rtlil.cc:3008:Xor$23
  attribute \src "dut.sv:16.17-16.30"
  wire $eq$dut.sv:16$10_Y
  attribute \src "dut.sv:18.22-18.35"
  wire $eq$dut.sv:18$15_Y
  attribute \src "dut.sv:20.22-20.35"
  wire $eq$dut.sv:20$20_Y
  wire width 8 $procmux$35_Y
  wire width 8 $procmux$38_Y
  attribute \src "dut.sv:5.30-5.31"
  wire width 8 input 1 \a
  attribute \src "dut.sv:6.30-6.31"
  wire width 8 input 2 \b
  attribute \src "dut.sv:8.30-8.33"
  wire width 8 output 4 \out
  attribute \src "dut.sv:7.24-7.27"
  wire width 2 input 3 \sel
  cell $and $and$dut.sv:17$12
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3006:And$13
  end
  attribute \src "dut.sv:16.17-16.30"
  cell $logic_not $eq$dut.sv:16$11
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \sel
    connect \Y $eq$dut.sv:16$10_Y
  end
  attribute \src "dut.sv:18.22-18.35"
  cell $eq $eq$dut.sv:18$16
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \sel
    connect \B 2'01
    connect \Y $eq$dut.sv:18$15_Y
  end
  attribute \src "dut.sv:20.22-20.35"
  cell $eq $eq$dut.sv:20$21
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \sel
    connect \B 2'10
    connect \Y $eq$dut.sv:20$20_Y
  end
  cell $not $not$dut.sv:23$26
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $auto$rtlil.cc:3006:And$13
    connect \Y $auto$rtlil.cc:2959:Not$27
  end
  cell $or $or$dut.sv:19$17
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3007:Or$18
  end
  attribute \full_case 1
  attribute \src "dut.sv:21.17-21.34|dut.sv:20.18-23.38"
  cell $mux $procmux$35
    parameter \WIDTH 8
    connect \A $auto$rtlil.cc:2959:Not$27
    connect \B $auto$rtlil.cc:3008:Xor$23
    connect \S $eq$dut.sv:20$20_Y
    connect \Y $procmux$35_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:19.17-19.34|dut.sv:18.18-23.38"
  cell $mux $procmux$38
    parameter \WIDTH 8
    connect \A $procmux$35_Y
    connect \B $auto$rtlil.cc:3007:Or$18
    connect \S $eq$dut.sv:18$15_Y
    connect \Y $procmux$38_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:17.17-17.34|dut.sv:16.13-23.38"
  cell $mux $procmux$41
    parameter \WIDTH 8
    connect \A $procmux$38_Y
    connect \B $auto$rtlil.cc:3006:And$13
    connect \S $eq$dut.sv:16$10_Y
    connect \Y \out
  end
  cell $xor $xor$dut.sv:21$22
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3008:Xor$23
  end
end
