---
layout : single
title: "Incremental Drain-Voltage-Ramping Training Method for Ferroelectric Field-Effect Transistor Synaptic Devices"   
categories: 
  - Device Paper Review
tags:
  - FeFET  
  - Neuromorphic       
toc: true
toc_sticky: true
use_math: true
---


[논문 링크](https://ieeexplore.ieee.org/document/9614154)       

- [IEEE Electron Device Letters](https://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=55)   
  - **Volume: 43, Issue: 1, January 2022**   
  - **Page(s): 17 - 20**  
  - **Date of Publication: 12 November 2021**   
  - **DOI: 10.1109/LED.2021.3127927**    
  - **Print ISSN: 0741-3106, Electronic ISSN: 1558-0563**   
- **Department of Materials Science and Engineering, Inha University, Incheon, South Korea**   
  - [Manh Cuong Nguyen](https://ieeexplore.ieee.org/author/37085852280), [Rino Choi](https://ieeexplore.ieee.org/author/37273311200)     
- **Department of Electrical Engineering, Inha University, Incheon, South Korea**   
  - [Sangwook Youn](https://ieeexplore.ieee.org/author/37089218691), [Yeongjin Hwang](https://ieeexplore.ieee.org/author/37088540894), [Hyungjin Kim](https://ieeexplore.ieee.org/author/37066754200), [Daewoong Kwon](https://ieeexplore.ieee.org/author/37402105900)        
- **Inter-university Semiconductor Research Center(ISRC), Department of Electrical and Computer Engineering, Seoul National University, Seoul, Republic of Korea**      
  - [Kitae Lee](https://ieeexplore.ieee.org/author/37086309825), [Sihyun Kim](https://ieeexplore.ieee.org/author/37085805964)   


## 0. Abstract    

&nbsp;

- **HZO-based FeFET 구현**   
  - 본 논문에서는 SOI substrate 위에 HZO 기반의 FeFET을 제작, MHz급 Synaptic Device application을 위해 다음과 같은 특성을 구현함        
  - **Multi-state Weights**    
  - **Robust Retention**    
  - **Excellent Linearity**    
  - **Symmetric Potentiation/Depression(P/D)**    

&nbsp;

- **Incremental-Drain-Voltage-Raming 제시**   
  - FeFET의 P/D Linearity 및 Symmerty를 향상시키고, Synaptic Device로써의 동작 범위를 확장시키기 위해 제시된 기술로써 본 논문에서는 호환성까지 검증    
  - 연구 결과, 넓은 동작 범위에서는 FeFET에 대해 선형적/대칭적인 P/D 특성과 안정적인 반복성이 확보됨    
  - 추가적으로 MNIST Pattern Recognition simulation을 수행한 결과, 95%의 Training Accuracy를 달성함(본 논문에서는 Training이 아닌 Learning이라고 서술함)    

&nbsp;

## 1. Introduction    

&nbsp;

- **Synaptic Device으로써 강유전성 소자의 장점**   
  - Neuromorphic Computing을 위한 Synaptic Device로써 활용하기 위해 Ferroelectric Device들의 연구가 진행되었는데 이는 다음과 같은 장점을 지니기 때문    
    - 우수한 Retention과 Endurance를 바탕으로 **Multi-domain Polarization Switching** 구현이 가능함   
    - 이를 통해 안정적으로 **Multi-state Non-volatile operation**이 가능하기 때문에 Analog synapse를 구현 가능하기 때문         
  - 특히 [FTJ](https://miniharu22.github.io/device%20paper%20review/fe0/#5-ftjferroelectric-tuunel-junction)나 **FeFET**과 같이 HZO 강유전층을 가지는 소자들의 경우, 다음의 특징을 지니기 때문에 시냅스 소자로써 많이 연구되고 있음    
    - **nm 단위의 HZO 두께에도 강유전성의 발현이 뛰어남**    
    - **기존 CMOS 공정과의 호환성이 높음**    
    - **On/Off current ratio가 높음**    
    - **Symmetric Potentiation/Depression(P/D) 특성을 보임**   

&nbsp;

- **Incremental-Gate-Voltage-Ramping 방식**    
  - Neuromorphic Application에서 FTJ, FeFET, RRAM과 같이 Multi-state Switiching Device를 사용하는 가장 큰 이유는 **선형&대칭적인 P/D 특성을 얻기 위함**인데 이는 Training 기법에서 기인함    
  - 다양한 Training 기법 중에서도 **Incremental-Gate-Voltage-Ramping**은 P/D 특성의 Linearity 덕분에 FeFET Synapses 구현에 가장 적합한 방식으로 평가받고 있음   
    - 이는 **Presynapse의 신호가 FeFET을 거쳐 Postsynapse로 전달**되고, **Gate Voltage에 의한 Partial Polarization Switching을 통해 weight를 조절**하는 방식임   

&nbsp;

- **Incremental-Drain-Voltage-Ramping 방식**    
  - 본 논문에서는 $$V_G$$의 값을 고정시키고 $$V_D$$를 점진적으로 증가시켜 weight를 조절하는 **Incremental-Drain-Voltage-Ramping** 방식을 제시함   
  - 해당 방식을 사용하는 사용하는 이유는 다음과 같음    
    - **P/D 특성의 Linearity와 Symmetricity를 향상**   
    - **기존 $$V_G$$ Ramping 방식이 가지는 Pulse width에 대한 sensitivity를 줄이면서 동작 범위의 유연성을 확장**      
  - 본 논문에서는 결과적으로 $$V_D$$ Ramping 방식이 Linearity와 Symmetricity를 향상시키는 물리적 원인을 규명, 최종적으로 해당 방식이 MNIST Dataset에 대한 Pattern Recognition Accuracy에 미치는 효과를 검증함    

&nbsp;

