## 실습 중 발생한 사례
### 1. 시뮬레이션을 진행해서 결과가 정확하게 나왔음에도 불구하고, 합성과정에서 shift_reg가 removed 되는 것을 확인.
![filter](/images/250717_5.png)
### 2. 시뮬레이션을 진행해서 결과가 정확하게 나왔음에도 불구하고, 합성과정에서 mult_result_reg가 removed 되는 것을 확인.
![filter](/images/250717_6.png)
## 원인 분석
1. mult_result_reg가 removed된 경우: coefficient의 값을 0으로 선언하여, 항상 값이 0으로 나오기 때문에, tool이 최적화하는 과정에서 constant라 판단하고 remove시킴.
2. shift_reg가 removed된 경우: 
```systemverilog
logic signed [COEFF_WIDTH-1:0] coeffs [0:TAP_NUM-1] = '{
    16'sd0,  -16'sd1,  16'sd1,  16'sd0,  -16'sd1,  16'sd2,  16'sd0,  -16'sd2,
    16'sd2,  16'sd0, -16'sd6, 16'sd8, 16'sd10, -16'sd28, -16'sd14, 16'sd111,
    16'sd196, 16'sd111, -16'sd14, -16'sd28, 16'sd10, 16'sd8, -16'sd6, 16'sd0,
    16'sd2,  -16'sd2,  16'sd0,  16'sd2,  -16'sd1,  16'sd0,  16'sd1,  -16'sd1,
    16'sd0
};
```
coefficient를 logic으로 저장하여 tool이 constant한 값으로 판단했고, tool이 최적화하는 과정에서 constant라 판단하여 coeffs를 제거하였고, shift_reg는 coeffs와 곱셈이 진행되는 과정이 잘못되었고 합성이 제대로 이뤄지지 않은 것을 확인할 수 있었다. 이를 해결하기 위해 logic이 아닌 parameter 등으로 선언하여 합성기에게 이 값을 remove하면 안된다는 의사를 전해야했다. 나는 이 방식이 아닌 직접 hardcoding하여 어떤 곳에 값을 저장하는 것이 아닌 값을 바로 연산에 사용하였다.
