TimeQuest Timing Analyzer report for pwm_module
Mon May 15 14:21:39 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'tc_clock_50'
 13. Slow Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 14. Slow Model Hold: 'tc_clock_50'
 15. Slow Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 16. Slow Model Recovery: 'tc_clock_50'
 17. Slow Model Removal: 'tc_clock_50'
 18. Slow Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 19. Slow Model Minimum Pulse Width: 'tc_clock_50'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'tc_clock_50'
 30. Fast Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 31. Fast Model Hold: 'tc_clock_50'
 32. Fast Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 33. Fast Model Recovery: 'tc_clock_50'
 34. Fast Model Removal: 'tc_clock_50'
 35. Fast Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 36. Fast Model Minimum Pulse Width: 'tc_clock_50'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Multicorner Timing Analysis Summary
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Setup Transfers
 47. Hold Transfers
 48. Recovery Transfers
 49. Removal Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pwm_module                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------+
; SDC File List                                           ;
+---------------------+--------+--------------------------+
; SDC File Path       ; Status ; Read at                  ;
+---------------------+--------+--------------------------+
; sdc_constraints.sdc ; OK     ; Mon May 15 14:21:38 2023 ;
+---------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------+---------------------------------------------------------+
; Clock Name                                          ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                                                ; Targets                                                 ;
+-----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------+---------------------------------------------------------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; tc_clock_50 ; \b_gen_pll:i_altera_pll|altpll_component|pll|inclk[0] ; { \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] } ;
; tc_clock_50                                         ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                       ; { clock_50 }                                            ;
+-----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                   ;
+------------+-----------------+-----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                          ; Note ;
+------------+-----------------+-----------------------------------------------------+------+
; 73.0 MHz   ; 73.0 MHz        ; tc_clock_50                                         ;      ;
; 324.89 MHz ; 324.89 MHz      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ;      ;
+------------+-----------------+-----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                     ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; 6.302  ; 0.000         ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 16.922 ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                      ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; -1.099 ; -29.838       ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.445  ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+--------------------------------------+
; Slow Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; 19.534 ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; -1.009 ; -10.006       ;
+-------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                      ;
+-----------------------------------------------------+-------+---------------+
; Clock                                               ; Slack ; End Point TNS ;
+-----------------------------------------------------+-------+---------------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 8.889 ; 0.000         ;
; tc_clock_50                                         ; 8.889 ; 0.000         ;
+-----------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'tc_clock_50'                                                                                                                                  ;
+--------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.302  ; serial_uart:i_serial_uart|tx             ; fpga_out_tx                            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.812     ; 2.886      ;
; 6.317  ; pwm_ctrl:i_pwm_ctrl|led                  ; ledg[0]                                ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.807     ; 2.876      ;
; 6.324  ; serial_uart:i_serial_uart|received_error ; ledr[0]                                ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.810     ; 2.866      ;
; 9.047  ; key_n[0]                                 ; key_ctrl:i_key_ctrl|key_off_n_r        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.857      ; 5.848      ;
; 9.047  ; key_n[2]                                 ; key_ctrl:i_key_ctrl|key_down_n_r       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.857      ; 5.848      ;
; 9.139  ; key_n[3]                                 ; key_ctrl:i_key_ctrl|key_up_n_r         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.857      ; 5.756      ;
; 9.169  ; key_n[1]                                 ; key_ctrl:i_key_ctrl|key_on_n_r         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.857      ; 5.726      ;
; 9.210  ; fpga_in_rx                               ; serial_uart:i_serial_uart|rx_r         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.862      ; 5.690      ;
; 14.436 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.602      ;
; 14.436 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.602      ;
; 14.436 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.602      ;
; 14.436 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.602      ;
; 14.436 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.602      ;
; 14.436 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.602      ;
; 14.436 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.602      ;
; 14.436 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.602      ;
; 14.436 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.602      ;
; 14.510 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.528      ;
; 14.510 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.528      ;
; 14.510 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.528      ;
; 14.510 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.528      ;
; 14.510 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.528      ;
; 14.510 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.528      ;
; 14.510 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.528      ;
; 14.510 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.528      ;
; 14.510 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.528      ;
; 14.510 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.528      ;
; 14.510 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.528      ;
; 14.510 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.528      ;
; 14.510 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.528      ;
; 14.510 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.528      ;
; 14.574 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.464      ;
; 14.574 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.464      ;
; 14.574 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.464      ;
; 14.574 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.464      ;
; 14.574 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.464      ;
; 14.574 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.464      ;
; 14.574 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.464      ;
; 14.574 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.464      ;
; 14.574 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.464      ;
; 14.719 ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]       ; pwm_ctrl:i_pwm_ctrl|new_dc[1]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.319      ;
; 14.721 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.317      ;
; 14.721 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.317      ;
; 14.721 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.317      ;
; 14.721 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.317      ;
; 14.721 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.317      ;
; 14.721 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.317      ;
; 14.721 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.317      ;
; 14.721 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.317      ;
; 14.721 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.317      ;
; 14.736 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]            ; pwm_ctrl:i_pwm_ctrl|led                ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.033     ; 5.140      ;
; 14.759 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.275      ;
; 14.759 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.275      ;
; 14.759 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.275      ;
; 14.759 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.275      ;
; 14.759 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.275      ;
; 14.759 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.275      ;
; 14.759 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.275      ;
; 14.759 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.275      ;
; 14.759 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.275      ;
; 14.759 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.275      ;
; 14.897 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.137      ;
; 14.897 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.137      ;
; 14.897 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.137      ;
; 14.897 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.137      ;
; 14.897 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.137      ;
; 14.897 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.137      ;
; 14.897 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.137      ;
; 14.897 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.137      ;
; 14.897 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.137      ;
; 14.897 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.004     ; 5.137      ;
; 14.990 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.048      ;
; 14.990 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.048      ;
; 14.990 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.048      ;
; 14.990 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.048      ;
; 14.990 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.048      ;
; 14.990 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.048      ;
; 14.990 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.048      ;
; 14.990 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.048      ;
; 14.990 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.048      ;
; 14.990 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.048      ;
; 14.990 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.048      ;
; 14.990 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.048      ;
; 14.990 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.048      ;
; 14.990 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.048      ;
; 15.015 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]     ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[0]   ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.023      ;
; 15.015 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]     ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[1]   ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.023      ;
; 15.015 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]     ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[2]   ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.023      ;
; 15.015 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]     ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[3]   ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.023      ;
; 15.015 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]     ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[4]   ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.023      ;
; 15.015 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]     ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[5]   ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.023      ;
; 15.015 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]     ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[6]   ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.023      ;
; 15.015 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]     ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[7]   ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.023      ;
; 15.015 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]     ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]   ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.023      ;
; 15.020 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 5.022      ;
; 15.020 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 5.022      ;
; 15.020 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 5.022      ;
; 15.020 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 5.022      ;
; 15.020 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 5.022      ;
; 15.020 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 5.022      ;
+--------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 16.922 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.116      ;
; 16.922 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.116      ;
; 16.922 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.116      ;
; 16.922 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.116      ;
; 16.922 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.116      ;
; 16.922 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.116      ;
; 16.964 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.074      ;
; 16.964 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.074      ;
; 16.964 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.074      ;
; 16.964 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.074      ;
; 16.964 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.074      ;
; 16.964 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.074      ;
; 17.161 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.877      ;
; 17.161 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.877      ;
; 17.161 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.877      ;
; 17.161 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.877      ;
; 17.161 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.877      ;
; 17.161 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.877      ;
; 17.229 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.809      ;
; 17.271 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.767      ;
; 17.313 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.725      ;
; 17.313 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.725      ;
; 17.313 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.725      ;
; 17.313 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.725      ;
; 17.313 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.725      ;
; 17.313 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.725      ;
; 17.468 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.570      ;
; 17.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.418      ;
; 17.844 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.194      ;
; 17.844 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.194      ;
; 17.844 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.194      ;
; 17.844 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.194      ;
; 17.844 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.194      ;
; 17.844 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.194      ;
; 17.916 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.122      ;
; 18.022 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.016      ;
; 18.022 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.016      ;
; 18.022 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.016      ;
; 18.022 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.016      ;
; 18.022 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.016      ;
; 18.022 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.016      ;
; 18.094 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.944      ;
; 18.151 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.887      ;
; 18.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.865      ;
; 18.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.865      ;
; 18.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.865      ;
; 18.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.865      ;
; 18.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.865      ;
; 18.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.865      ;
; 18.241 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.797      ;
; 18.244 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.794      ;
; 18.283 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.755      ;
; 18.329 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.709      ;
; 18.480 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.558      ;
; 18.480 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.558      ;
; 18.632 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.406      ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'tc_clock_50'                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -1.099 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 1.960      ;
; -1.099 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 1.960      ;
; -1.099 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 1.960      ;
; -1.099 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 1.960      ;
; -1.099 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 1.960      ;
; -1.099 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 1.960      ;
; -1.099 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 1.960      ;
; -1.099 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 1.960      ;
; -1.099 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 1.960      ;
; -1.099 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 1.960      ;
; -0.814 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.249      ;
; -0.814 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.249      ;
; -0.814 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.249      ;
; -0.814 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.249      ;
; -0.814 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.249      ;
; -0.814 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.249      ;
; -0.814 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.249      ;
; -0.814 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[16]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.249      ;
; -0.814 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[18]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.249      ;
; -0.814 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[17]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.249      ;
; -0.813 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|key_in_states                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.776      ; 2.249      ;
; -0.497 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; serial_uart:i_serial_uart|reset_r                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.781      ; 2.570      ;
; -0.472 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[0]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.780      ; 2.594      ;
; -0.472 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[1]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.780      ; 2.594      ;
; -0.472 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.780      ; 2.594      ;
; -0.472 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.780      ; 2.594      ;
; -0.472 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.780      ; 2.594      ;
; -0.472 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.780      ; 2.594      ;
; -0.472 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.780      ; 2.594      ;
; -0.472 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.780      ; 2.594      ;
; -0.472 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.780      ; 2.594      ;
; -0.425 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|led                               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.726      ; 2.414      ;
; -0.182 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[0]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.779      ; 2.883      ;
; -0.182 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[1]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.779      ; 2.883      ;
; -0.182 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.779      ; 2.883      ;
; -0.182 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.779      ; 2.883      ;
; -0.182 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.779      ; 2.883      ;
; -0.182 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.779      ; 2.883      ;
; -0.182 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.779      ; 2.883      ;
; -0.182 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.779      ; 2.883      ;
; -0.182 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.779      ; 2.883      ;
; -0.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.778      ; 2.891      ;
; -0.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.778      ; 2.891      ;
; -0.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.778      ; 2.891      ;
; -0.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.778      ; 2.891      ;
; -0.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.778      ; 2.891      ;
; -0.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.778      ; 2.891      ;
; -0.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.778      ; 2.891      ;
; -0.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.778      ; 2.891      ;
; -0.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.778      ; 2.891      ;
; -0.170 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.893      ;
; -0.170 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.893      ;
; -0.170 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.893      ;
; -0.170 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.893      ;
; -0.170 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.893      ;
; -0.170 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.893      ;
; -0.170 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.893      ;
; -0.170 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.893      ;
; -0.170 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.893      ;
; 0.164  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.225      ;
; 0.164  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.225      ;
; 0.164  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.225      ;
; 0.164  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.225      ;
; 0.164  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.225      ;
; 0.164  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.225      ;
; 0.164  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.225      ;
; 0.164  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[16]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.225      ;
; 0.164  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.225      ;
; 0.164  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[17]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.225      ;
; 0.172  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.774      ; 3.232      ;
; 0.172  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.774      ; 3.232      ;
; 0.172  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.774      ; 3.232      ;
; 0.172  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.774      ; 3.232      ;
; 0.172  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.774      ; 3.232      ;
; 0.172  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.774      ; 3.232      ;
; 0.172  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.774      ; 3.232      ;
; 0.172  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.774      ; 3.232      ;
; 0.172  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.774      ; 3.232      ;
; 0.172  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.774      ; 3.232      ;
; 0.445  ; serial_uart:i_serial_uart|rx_state.s_rx_data          ; serial_uart:i_serial_uart|rx_state.s_rx_data          ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_bit_no[1]                ; serial_uart:i_serial_uart|rx_bit_no[1]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_bit_no[2]                ; serial_uart:i_serial_uart|rx_bit_no[2]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_bit_no[0]                ; serial_uart:i_serial_uart|rx_bit_no[0]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_state.s_stop_bit         ; serial_uart:i_serial_uart|rx_state.s_stop_bit         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_state.s_idle             ; serial_uart:i_serial_uart|rx_state.s_idle             ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|received_error~_Duplicate_1 ; serial_uart:i_serial_uart|received_error~_Duplicate_1 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|tx_state.s_start_bit        ; serial_uart:i_serial_uart|tx_state.s_start_bit        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|tx_bit_no[2]                ; serial_uart:i_serial_uart|tx_bit_no[2]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|tx_state.s_tx_data          ; serial_uart:i_serial_uart|tx_state.s_tx_data          ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|tx_bit_no[1]                ; serial_uart:i_serial_uart|tx_bit_no[1]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|tx_bit_no[0]                ; serial_uart:i_serial_uart|tx_bit_no[0]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|tx_state.s_stop_bit         ; serial_uart:i_serial_uart|tx_state.s_stop_bit         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; key_ctrl:i_key_ctrl|key_in_states                     ; key_ctrl:i_key_ctrl|key_in_states                     ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_byte_int[6]              ; serial_uart:i_serial_uart|rx_byte_int[6]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_byte_int[5]              ; serial_uart:i_serial_uart|rx_byte_int[5]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_byte_int[4]              ; serial_uart:i_serial_uart|rx_byte_int[4]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_byte_int[3]              ; serial_uart:i_serial_uart|rx_byte_int[3]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_byte_int[2]              ; serial_uart:i_serial_uart|rx_byte_int[2]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_byte_int[1]              ; serial_uart:i_serial_uart|rx_byte_int[1]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_byte_int[0]              ; serial_uart:i_serial_uart|rx_byte_int[0]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.445 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.627 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.913      ;
; 0.987 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.273      ;
; 0.992 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.278      ;
; 0.996 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.282      ;
; 1.026 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.312      ;
; 1.027 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.313      ;
; 1.030 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.316      ;
; 1.272 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.558      ;
; 1.272 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.558      ;
; 1.419 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.705      ;
; 1.423 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.709      ;
; 1.424 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.710      ;
; 1.428 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.714      ;
; 1.458 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.744      ;
; 1.459 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.745      ;
; 1.463 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.469 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.755      ;
; 1.499 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.785      ;
; 1.504 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.790      ;
; 1.508 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.794      ;
; 1.508 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.794      ;
; 1.511 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.797      ;
; 1.538 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.824      ;
; 1.539 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.825      ;
; 1.579 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.865      ;
; 1.579 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.865      ;
; 1.579 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.865      ;
; 1.579 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.865      ;
; 1.588 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.874      ;
; 1.601 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.887      ;
; 1.618 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.904      ;
; 1.619 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.658 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.944      ;
; 1.659 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.945      ;
; 1.668 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.954      ;
; 1.698 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.984      ;
; 1.730 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.016      ;
; 1.730 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.016      ;
; 1.730 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.016      ;
; 1.730 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.016      ;
; 1.748 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.034      ;
; 1.778 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.064      ;
; 1.836 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.122      ;
; 1.908 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.194      ;
; 1.908 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.194      ;
; 1.908 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.194      ;
; 1.908 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.194      ;
; 1.908 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.194      ;
; 2.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.418      ;
; 2.284 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.570      ;
; 2.481 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.767      ;
; 2.523 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.809      ;
; 2.591 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.877      ;
; 2.591 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.877      ;
; 2.788 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.074      ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'tc_clock_50'                                                                                                                                                                                  ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                        ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; 19.534 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.760      ; 3.264      ;
; 19.534 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.760      ; 3.264      ;
; 19.534 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.760      ; 3.264      ;
; 19.534 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.760      ; 3.264      ;
; 19.534 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.760      ; 3.264      ;
; 19.534 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.760      ; 3.264      ;
; 19.534 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.760      ; 3.264      ;
; 19.534 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.760      ; 3.264      ;
; 19.534 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.760      ; 3.264      ;
; 19.534 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.760      ; 3.264      ;
; 19.534 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.760      ; 3.264      ;
; 19.534 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.760      ; 3.264      ;
; 19.534 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.760      ; 3.264      ;
; 19.534 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.760      ; 3.264      ;
; 19.534 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.760      ; 3.264      ;
; 19.534 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.760      ; 3.264      ;
; 19.807 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 2.990      ;
; 19.807 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 2.990      ;
; 19.807 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 2.990      ;
; 19.807 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 2.990      ;
; 19.807 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 2.990      ;
; 19.807 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 2.990      ;
; 19.807 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 2.990      ;
; 19.807 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 2.990      ;
; 19.807 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 2.990      ;
; 19.807 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 2.990      ;
; 19.807 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 2.990      ;
; 19.807 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 2.990      ;
; 19.807 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 2.990      ;
; 19.807 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 2.990      ;
; 19.849 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.781      ; 2.970      ;
; 19.849 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.781      ; 2.970      ;
; 20.123 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.782      ; 2.697      ;
; 20.165 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[0]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.779      ; 2.652      ;
; 20.165 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[2]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.779      ; 2.652      ;
; 20.165 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[3]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.779      ; 2.652      ;
; 20.165 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.779      ; 2.652      ;
; 20.165 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.779      ; 2.652      ;
; 20.165 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[1]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.779      ; 2.652      ;
; 20.165 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[4]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.779      ; 2.652      ;
; 20.175 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.778      ; 2.641      ;
; 20.175 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.778      ; 2.641      ;
; 20.175 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.778      ; 2.641      ;
; 20.175 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.778      ; 2.641      ;
; 20.207 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.777      ; 2.608      ;
; 20.207 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.777      ; 2.608      ;
; 20.475 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off                    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.776      ; 2.339      ;
; 20.475 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.776      ; 2.339      ;
; 20.475 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.776      ; 2.339      ;
; 20.761 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down                   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 2.050      ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'tc_clock_50'                                                                                                                                                                                   ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                        ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -1.009 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down                   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 2.050      ;
; -0.723 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off                    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.776      ; 2.339      ;
; -0.723 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.776      ; 2.339      ;
; -0.723 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.776      ; 2.339      ;
; -0.455 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.608      ;
; -0.455 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.777      ; 2.608      ;
; -0.423 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.778      ; 2.641      ;
; -0.423 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.778      ; 2.641      ;
; -0.423 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.778      ; 2.641      ;
; -0.423 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.778      ; 2.641      ;
; -0.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[0]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.779      ; 2.652      ;
; -0.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[2]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.779      ; 2.652      ;
; -0.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[3]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.779      ; 2.652      ;
; -0.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.779      ; 2.652      ;
; -0.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.779      ; 2.652      ;
; -0.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[1]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.779      ; 2.652      ;
; -0.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[4]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.779      ; 2.652      ;
; -0.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.782      ; 2.697      ;
; -0.097 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.781      ; 2.970      ;
; -0.097 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.781      ; 2.970      ;
; -0.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.990      ;
; -0.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.990      ;
; -0.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.990      ;
; -0.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.990      ;
; -0.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.990      ;
; -0.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.990      ;
; -0.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.990      ;
; -0.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.990      ;
; -0.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.990      ;
; -0.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.990      ;
; -0.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.990      ;
; -0.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.990      ;
; -0.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.990      ;
; -0.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.990      ;
; 0.218  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.760      ; 3.264      ;
; 0.218  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.760      ; 3.264      ;
; 0.218  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.760      ; 3.264      ;
; 0.218  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.760      ; 3.264      ;
; 0.218  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.760      ; 3.264      ;
; 0.218  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.760      ; 3.264      ;
; 0.218  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.760      ; 3.264      ;
; 0.218  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.760      ; 3.264      ;
; 0.218  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.760      ; 3.264      ;
; 0.218  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.760      ; 3.264      ;
; 0.218  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.760      ; 3.264      ;
; 0.218  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.760      ; 3.264      ;
; 0.218  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.760      ; 3.264      ;
; 0.218  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.760      ; 3.264      ;
; 0.218  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.760      ; 3.264      ;
; 0.218  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.760      ; 3.264      ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                               ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'tc_clock_50'                                                                                        ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_n_2r              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_n_2r              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_n_r               ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_n_r               ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_in_states              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_in_states              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_n_2r               ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_n_2r               ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_n_r                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_n_r                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_n_2r                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_n_2r                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_n_r                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_n_r                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_n_2r                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_n_2r                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_n_r                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_n_r                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]          ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; 2.790 ; 2.790 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; 2.953 ; 2.953 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; 2.953 ; 2.953 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; 2.831 ; 2.831 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; 2.953 ; 2.953 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; 2.861 ; 2.861 ; Rise       ; tc_clock_50     ;
+------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; -2.542 ; -2.542 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; -2.583 ; -2.583 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; -2.705 ; -2.705 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; -2.583 ; -2.583 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; -2.705 ; -2.705 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; -2.613 ; -2.613 ; Rise       ; tc_clock_50     ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 5.698 ; 5.698 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 5.683 ; 5.683 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 5.683 ; 5.683 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 5.676 ; 5.676 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 5.676 ; 5.676 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 5.698 ; 5.698 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 5.683 ; 5.683 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 5.683 ; 5.683 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 5.676 ; 5.676 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 5.676 ; 5.676 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                     ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; 8.807  ; 0.000         ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 18.763 ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                      ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; -1.331 ; -85.596       ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.215  ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+--------------------------------------+
; Fast Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; 20.661 ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; -1.258 ; -45.856       ;
+-------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                      ;
+-----------------------------------------------------+-------+---------------+
; Clock                                               ; Slack ; End Point TNS ;
+-----------------------------------------------------+-------+---------------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 9.000 ; 0.000         ;
; tc_clock_50                                         ; 9.000 ; 0.000         ;
+-----------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'tc_clock_50'                                                                                                                                  ;
+--------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.807  ; serial_uart:i_serial_uart|tx             ; fpga_out_tx                            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.736     ; 1.457      ;
; 8.821  ; pwm_ctrl:i_pwm_ctrl|led                  ; ledg[0]                                ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.732     ; 1.447      ;
; 8.829  ; serial_uart:i_serial_uart|received_error ; ledr[0]                                ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.734     ; 1.437      ;
; 10.724 ; key_n[2]                                 ; key_ctrl:i_key_ctrl|key_down_n_r       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.793      ; 3.101      ;
; 10.727 ; key_n[0]                                 ; key_ctrl:i_key_ctrl|key_off_n_r        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.793      ; 3.098      ;
; 10.770 ; key_n[3]                                 ; key_ctrl:i_key_ctrl|key_up_n_r         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.793      ; 3.055      ;
; 10.793 ; key_n[1]                                 ; key_ctrl:i_key_ctrl|key_on_n_r         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.793      ; 3.032      ;
; 10.828 ; fpga_in_rx                               ; serial_uart:i_serial_uart|rx_r         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.798      ; 3.002      ;
; 17.812 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]            ; pwm_ctrl:i_pwm_ctrl|led                ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.047     ; 2.103      ;
; 17.859 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.173      ;
; 17.859 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.173      ;
; 17.859 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.173      ;
; 17.859 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.173      ;
; 17.859 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.173      ;
; 17.859 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.173      ;
; 17.859 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.173      ;
; 17.859 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.173      ;
; 17.859 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.173      ;
; 17.895 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.137      ;
; 17.895 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.137      ;
; 17.895 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.137      ;
; 17.895 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.137      ;
; 17.895 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.137      ;
; 17.895 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.137      ;
; 17.895 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.137      ;
; 17.895 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.137      ;
; 17.895 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.137      ;
; 17.895 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.137      ;
; 17.895 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.137      ;
; 17.895 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.137      ;
; 17.895 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.137      ;
; 17.895 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.137      ;
; 17.932 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.100      ;
; 17.932 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.100      ;
; 17.932 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.100      ;
; 17.932 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.100      ;
; 17.932 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.100      ;
; 17.932 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.100      ;
; 17.932 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.100      ;
; 17.932 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.100      ;
; 17.932 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.100      ;
; 17.975 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 2.054      ;
; 17.975 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 2.054      ;
; 17.975 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 2.054      ;
; 17.975 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 2.054      ;
; 17.975 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 2.054      ;
; 17.975 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 2.054      ;
; 17.975 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 2.054      ;
; 17.975 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 2.054      ;
; 17.975 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 2.054      ;
; 17.975 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 2.054      ;
; 17.982 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.050      ;
; 17.982 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.050      ;
; 17.982 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.050      ;
; 17.982 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.050      ;
; 17.982 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.050      ;
; 17.982 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.050      ;
; 17.982 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.050      ;
; 17.982 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.050      ;
; 17.982 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.050      ;
; 18.012 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]            ; pwm_ctrl:i_pwm_ctrl|led                ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.047     ; 1.903      ;
; 18.046 ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]       ; pwm_ctrl:i_pwm_ctrl|new_dc[1]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 1.987      ;
; 18.047 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]        ; pwm_ctrl:i_pwm_ctrl|led                ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.048     ; 1.867      ;
; 18.048 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]    ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 1.981      ;
; 18.079 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 1.953      ;
; 18.079 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 1.953      ;
; 18.079 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 1.953      ;
; 18.079 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 1.953      ;
; 18.079 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 1.953      ;
; 18.079 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 1.953      ;
; 18.079 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 1.953      ;
; 18.079 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 1.953      ;
; 18.079 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 1.953      ;
; 18.079 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 1.953      ;
; 18.079 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 1.953      ;
; 18.079 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 1.953      ;
; 18.079 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 1.953      ;
; 18.079 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]         ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 1.953      ;
; 18.082 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 1.953      ;
; 18.082 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 1.953      ;
; 18.082 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 1.953      ;
; 18.082 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 1.953      ;
; 18.082 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 1.953      ;
; 18.082 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 1.953      ;
; 18.082 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 1.953      ;
; 18.082 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 1.953      ;
; 18.082 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 1.953      ;
; 18.084 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 1.951      ;
; 18.084 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 1.951      ;
; 18.084 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 1.951      ;
; 18.084 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]   ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 1.951      ;
+--------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 18.763 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.269      ;
; 18.763 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.269      ;
; 18.763 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.269      ;
; 18.763 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.269      ;
; 18.763 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.269      ;
; 18.763 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.269      ;
; 18.775 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.257      ;
; 18.775 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.257      ;
; 18.775 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.257      ;
; 18.775 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.257      ;
; 18.775 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.257      ;
; 18.775 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.257      ;
; 18.843 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.189      ;
; 18.843 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.189      ;
; 18.843 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.189      ;
; 18.843 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.189      ;
; 18.843 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.189      ;
; 18.843 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.189      ;
; 18.875 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.157      ;
; 18.875 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.157      ;
; 18.875 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.157      ;
; 18.875 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.157      ;
; 18.875 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.157      ;
; 18.875 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.157      ;
; 18.983 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.049      ;
; 18.995 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.037      ;
; 19.063 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.969      ;
; 19.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.952      ;
; 19.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.952      ;
; 19.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.952      ;
; 19.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.952      ;
; 19.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.952      ;
; 19.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.952      ;
; 19.095 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.937      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.167 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.865      ;
; 19.167 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.865      ;
; 19.167 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.865      ;
; 19.167 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.865      ;
; 19.167 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.865      ;
; 19.167 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.865      ;
; 19.221 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.811      ;
; 19.277 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.755      ;
; 19.300 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.732      ;
; 19.308 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.724      ;
; 19.325 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.707      ;
; 19.337 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.695      ;
; 19.356 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.676      ;
; 19.387 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.645      ;
; 19.405 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.627      ;
; 19.437 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.595      ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'tc_clock_50'                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -1.331 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 0.894      ;
; -1.331 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 0.894      ;
; -1.331 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 0.894      ;
; -1.331 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 0.894      ;
; -1.331 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 0.894      ;
; -1.331 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 0.894      ;
; -1.331 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 0.894      ;
; -1.331 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 0.894      ;
; -1.331 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 0.894      ;
; -1.331 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 0.894      ;
; -1.225 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.004      ;
; -1.225 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.004      ;
; -1.225 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.004      ;
; -1.225 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.004      ;
; -1.225 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.004      ;
; -1.225 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.004      ;
; -1.225 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.004      ;
; -1.225 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[16]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.004      ;
; -1.225 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[18]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.004      ;
; -1.225 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[17]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.004      ;
; -1.222 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|key_in_states                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.076      ; 1.006      ;
; -1.207 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; serial_uart:i_serial_uart|reset_r                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 1.026      ;
; -1.096 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[0]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.080      ; 1.136      ;
; -1.096 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[1]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.080      ; 1.136      ;
; -1.096 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.080      ; 1.136      ;
; -1.096 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.080      ; 1.136      ;
; -1.096 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.080      ; 1.136      ;
; -1.096 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.080      ; 1.136      ;
; -1.096 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.080      ; 1.136      ;
; -1.096 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.080      ; 1.136      ;
; -1.096 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.080      ; 1.136      ;
; -1.034 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|led                               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.015      ; 1.044      ;
; -0.984 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[0]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.078      ; 1.246      ;
; -0.984 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[1]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.078      ; 1.246      ;
; -0.984 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.078      ; 1.246      ;
; -0.984 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.078      ; 1.246      ;
; -0.984 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.078      ; 1.246      ;
; -0.984 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.078      ; 1.246      ;
; -0.984 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.078      ; 1.246      ;
; -0.984 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.078      ; 1.246      ;
; -0.984 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.078      ; 1.246      ;
; -0.979 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.250      ;
; -0.979 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.250      ;
; -0.979 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.250      ;
; -0.979 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.250      ;
; -0.979 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.250      ;
; -0.979 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.250      ;
; -0.979 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.250      ;
; -0.979 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.250      ;
; -0.979 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.250      ;
; -0.978 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.251      ;
; -0.978 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.251      ;
; -0.978 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.251      ;
; -0.978 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.251      ;
; -0.978 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.251      ;
; -0.978 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.251      ;
; -0.978 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.251      ;
; -0.978 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.251      ;
; -0.978 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.251      ;
; -0.854 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.373      ;
; -0.854 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.373      ;
; -0.854 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.373      ;
; -0.854 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.373      ;
; -0.854 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.373      ;
; -0.854 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.373      ;
; -0.854 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.373      ;
; -0.854 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[16]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.373      ;
; -0.854 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.373      ;
; -0.854 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[17]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.373      ;
; -0.850 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.376      ;
; -0.850 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.376      ;
; -0.850 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.376      ;
; -0.850 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.376      ;
; -0.850 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.376      ;
; -0.850 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.376      ;
; -0.850 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.376      ;
; -0.850 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.376      ;
; -0.850 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.376      ;
; -0.850 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.376      ;
; -0.400 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.079      ; 1.831      ;
; -0.400 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|new_dc[5]                         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.079      ; 1.831      ;
; -0.400 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.079      ; 1.831      ;
; -0.400 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.079      ; 1.831      ;
; -0.400 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|new_dc[0]                         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.079      ; 1.831      ;
; -0.400 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|new_dc[1]                         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.079      ; 1.831      ;
; -0.400 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.079      ; 1.831      ;
; -0.400 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.079      ; 1.831      ;
; 0.215  ; serial_uart:i_serial_uart|rx_state.s_rx_data          ; serial_uart:i_serial_uart|rx_state.s_rx_data          ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_bit_no[1]                ; serial_uart:i_serial_uart|rx_bit_no[1]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_bit_no[2]                ; serial_uart:i_serial_uart|rx_bit_no[2]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_bit_no[0]                ; serial_uart:i_serial_uart|rx_bit_no[0]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_state.s_stop_bit         ; serial_uart:i_serial_uart|rx_state.s_stop_bit         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_state.s_idle             ; serial_uart:i_serial_uart|rx_state.s_idle             ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|received_error~_Duplicate_1 ; serial_uart:i_serial_uart|received_error~_Duplicate_1 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_state.s_start_bit        ; serial_uart:i_serial_uart|tx_state.s_start_bit        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_bit_no[2]                ; serial_uart:i_serial_uart|tx_bit_no[2]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_state.s_tx_data          ; serial_uart:i_serial_uart|tx_state.s_tx_data          ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_bit_no[1]                ; serial_uart:i_serial_uart|tx_bit_no[1]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_bit_no[0]                ; serial_uart:i_serial_uart|tx_bit_no[0]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_state.s_stop_bit         ; serial_uart:i_serial_uart|tx_state.s_stop_bit         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.215 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.396      ;
; 0.368 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.378 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.535      ;
; 0.475 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.627      ;
; 0.493 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.645      ;
; 0.506 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.658      ;
; 0.509 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.665      ;
; 0.519 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.672      ;
; 0.523 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.675      ;
; 0.524 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.676      ;
; 0.541 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.693      ;
; 0.543 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.696      ;
; 0.548 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.700      ;
; 0.554 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.707      ;
; 0.572 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.724      ;
; 0.576 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.728      ;
; 0.580 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.732      ;
; 0.583 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.735      ;
; 0.589 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.741      ;
; 0.590 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.742      ;
; 0.603 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.755      ;
; 0.611 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.763      ;
; 0.618 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.770      ;
; 0.624 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.776      ;
; 0.653 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.659 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.811      ;
; 0.659 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.811      ;
; 0.713 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.865      ;
; 0.713 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.865      ;
; 0.713 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.865      ;
; 0.744 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.896      ;
; 0.744 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.896      ;
; 0.744 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.896      ;
; 0.744 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.896      ;
; 0.785 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.937      ;
; 0.800 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.952      ;
; 0.800 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.952      ;
; 0.800 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.952      ;
; 0.800 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.952      ;
; 0.800 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.952      ;
; 0.817 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.969      ;
; 0.885 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.037      ;
; 0.897 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.049      ;
; 1.037 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.189      ;
; 1.037 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.189      ;
; 1.105 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.257      ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'tc_clock_50'                                                                                                                                                                                  ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                        ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; 20.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 1.434      ;
; 20.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 1.434      ;
; 20.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 1.434      ;
; 20.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 1.434      ;
; 20.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 1.434      ;
; 20.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 1.434      ;
; 20.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 1.434      ;
; 20.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 1.434      ;
; 20.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 1.434      ;
; 20.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 1.434      ;
; 20.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 1.434      ;
; 20.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 1.434      ;
; 20.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 1.434      ;
; 20.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 1.434      ;
; 20.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 1.434      ;
; 20.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 1.434      ;
; 20.761 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.062      ; 1.333      ;
; 20.761 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.062      ; 1.333      ;
; 20.761 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.062      ; 1.333      ;
; 20.761 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.062      ; 1.333      ;
; 20.761 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.062      ; 1.333      ;
; 20.761 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.062      ; 1.333      ;
; 20.761 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.062      ; 1.333      ;
; 20.761 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.062      ; 1.333      ;
; 20.761 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.062      ; 1.333      ;
; 20.761 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.062      ; 1.333      ;
; 20.761 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.062      ; 1.333      ;
; 20.761 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.062      ; 1.333      ;
; 20.761 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.062      ; 1.333      ;
; 20.761 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.062      ; 1.333      ;
; 20.797 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.080      ; 1.315      ;
; 20.797 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.080      ; 1.315      ;
; 20.893 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.081      ; 1.220      ;
; 20.911 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[0]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.078      ; 1.199      ;
; 20.911 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[2]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.078      ; 1.199      ;
; 20.911 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[3]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.078      ; 1.199      ;
; 20.911 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.078      ; 1.199      ;
; 20.911 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.078      ; 1.199      ;
; 20.911 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[1]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.078      ; 1.199      ;
; 20.911 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[4]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.078      ; 1.199      ;
; 20.916 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 1.193      ;
; 20.916 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 1.193      ;
; 20.916 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 1.193      ;
; 20.916 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 1.193      ;
; 20.935 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 1.174      ;
; 20.935 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 1.174      ;
; 21.030 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off                    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.076      ; 1.078      ;
; 21.030 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.076      ; 1.078      ;
; 21.030 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.076      ; 1.078      ;
; 21.138 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down                   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 0.967      ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'tc_clock_50'                                                                                                                                                                                   ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                        ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -1.258 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down                   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 0.967      ;
; -1.150 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off                    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.076      ; 1.078      ;
; -1.150 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.076      ; 1.078      ;
; -1.150 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.076      ; 1.078      ;
; -1.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.174      ;
; -1.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.174      ;
; -1.036 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.193      ;
; -1.036 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.193      ;
; -1.036 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.193      ;
; -1.036 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 1.193      ;
; -1.031 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[0]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.078      ; 1.199      ;
; -1.031 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[2]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.078      ; 1.199      ;
; -1.031 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[3]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.078      ; 1.199      ;
; -1.031 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.078      ; 1.199      ;
; -1.031 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.078      ; 1.199      ;
; -1.031 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[1]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.078      ; 1.199      ;
; -1.031 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[4]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.078      ; 1.199      ;
; -1.013 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 1.220      ;
; -0.917 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.080      ; 1.315      ;
; -0.917 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.080      ; 1.315      ;
; -0.881 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 1.333      ;
; -0.881 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 1.333      ;
; -0.881 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 1.333      ;
; -0.881 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 1.333      ;
; -0.881 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 1.333      ;
; -0.881 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 1.333      ;
; -0.881 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 1.333      ;
; -0.881 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 1.333      ;
; -0.881 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 1.333      ;
; -0.881 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 1.333      ;
; -0.881 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 1.333      ;
; -0.881 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 1.333      ;
; -0.881 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 1.333      ;
; -0.881 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 1.333      ;
; -0.781 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.434      ;
; -0.781 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.434      ;
; -0.781 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.434      ;
; -0.781 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.434      ;
; -0.781 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.434      ;
; -0.781 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.434      ;
; -0.781 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.434      ;
; -0.781 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.434      ;
; -0.781 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.434      ;
; -0.781 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.434      ;
; -0.781 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.434      ;
; -0.781 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.434      ;
; -0.781 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.434      ;
; -0.781 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.434      ;
; -0.781 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.434      ;
; -0.781 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.434      ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                               ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'tc_clock_50'                                                                                        ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_n_2r              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_n_2r              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_n_r               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_n_r               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_in_states              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_in_states              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_n_2r               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_n_2r               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_n_r                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_n_r                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_n_2r                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_n_2r                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_n_r                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_n_r                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_n_2r                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_n_2r                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_n_r                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_n_r                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]          ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; 1.172 ; 1.172 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; 1.276 ; 1.276 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; 1.273 ; 1.273 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; 1.207 ; 1.207 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; 1.276 ; 1.276 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; 1.230 ; 1.230 ; Rise       ; tc_clock_50     ;
+------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; -1.052 ; -1.052 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; -1.087 ; -1.087 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; -1.153 ; -1.153 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; -1.087 ; -1.087 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; -1.156 ; -1.156 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; -1.110 ; -1.110 ; Rise       ; tc_clock_50     ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 3.193 ; 3.193 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 3.179 ; 3.179 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 3.179 ; 3.179 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 3.171 ; 3.171 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 3.171 ; 3.171 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 3.193 ; 3.193 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 3.179 ; 3.179 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 3.179 ; 3.179 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 3.171 ; 3.171 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 3.171 ; 3.171 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                ;
+------------------------------------------------------+--------+---------+----------+---------+---------------------+
; Clock                                                ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack                                     ; 6.302  ; -1.331  ; 19.534   ; -1.258  ; 8.889               ;
;  \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 16.922 ; 0.215   ; N/A      ; N/A     ; 8.889               ;
;  tc_clock_50                                         ; 6.302  ; -1.331  ; 19.534   ; -1.258  ; 8.889               ;
; Design-wide TNS                                      ; 0.0    ; -85.596 ; 0.0      ; -45.856 ; 0.0                 ;
;  \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  tc_clock_50                                         ; 0.000  ; -85.596 ; 0.000    ; -45.856 ; 0.000               ;
+------------------------------------------------------+--------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; 2.790 ; 2.790 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; 2.953 ; 2.953 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; 2.953 ; 2.953 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; 2.831 ; 2.831 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; 2.953 ; 2.953 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; 2.861 ; 2.861 ; Rise       ; tc_clock_50     ;
+------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; -1.052 ; -1.052 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; -1.087 ; -1.087 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; -1.153 ; -1.153 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; -1.087 ; -1.087 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; -1.156 ; -1.156 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; -1.110 ; -1.110 ; Rise       ; tc_clock_50     ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 5.698 ; 5.698 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 5.683 ; 5.683 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 5.683 ; 5.683 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 5.676 ; 5.676 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 5.676 ; 5.676 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 3.193 ; 3.193 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 3.179 ; 3.179 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 3.179 ; 3.179 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 3.171 ; 3.171 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 3.171 ; 3.171 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                       ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 84       ; 0        ; 0        ; 0        ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50                                         ; 87       ; 0        ; 0        ; 0        ;
; tc_clock_50                                         ; tc_clock_50                                         ; 4527     ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 84       ; 0        ; 0        ; 0        ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50                                         ; 87       ; 0        ; 0        ; 0        ;
; tc_clock_50                                         ; tc_clock_50                                         ; 4527     ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                            ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 50       ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                             ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 50       ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon May 15 14:21:38 2023
Info: Command: quartus_sta pwm_module -c pwm_module
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'sdc_constraints.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {\b_gen_pll:i_altera_pll|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]} {\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]}
Warning (332070): Port "clock_50" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "clock_50" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "fpga_in_rx" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "fpga_in_rx" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "fpga_out_tx" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "fpga_out_tx" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[8]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[8]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[9]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[9]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "~LVDS91p/nCEO~" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "~LVDS91p/nCEO~" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 6.302
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.302         0.000 tc_clock_50 
    Info (332119):    16.922         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -1.099
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.099       -29.838 tc_clock_50 
    Info (332119):     0.445         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Info (332146): Worst-case recovery slack is 19.534
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.534         0.000 tc_clock_50 
Info (332146): Worst-case removal slack is -1.009
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.009       -10.006 tc_clock_50 
Info (332146): Worst-case minimum pulse width slack is 8.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.889         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
    Info (332119):     8.889         0.000 tc_clock_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 8.807
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.807         0.000 tc_clock_50 
    Info (332119):    18.763         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -1.331
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.331       -85.596 tc_clock_50 
    Info (332119):     0.215         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Info (332146): Worst-case recovery slack is 20.661
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    20.661         0.000 tc_clock_50 
Info (332146): Worst-case removal slack is -1.258
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.258       -45.856 tc_clock_50 
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
    Info (332119):     9.000         0.000 tc_clock_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 97 warnings
    Info: Peak virtual memory: 4553 megabytes
    Info: Processing ended: Mon May 15 14:21:39 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


