TimeQuest Timing Analyzer report for SDMapper
Sun Feb 19 13:08:29 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_i'
 12. Slow Model Setup: 'A[2]'
 13. Slow Model Setup: 'sd_sel_q[0]'
 14. Slow Model Setup: 'CLOCK_50'
 15. Slow Model Hold: 'A[2]'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'sd_sel_q[0]'
 18. Slow Model Hold: 'clock_i'
 19. Slow Model Recovery: 'clock_i'
 20. Slow Model Recovery: 'A[2]'
 21. Slow Model Removal: 'A[2]'
 22. Slow Model Removal: 'clock_i'
 23. Slow Model Minimum Pulse Width: 'A[2]'
 24. Slow Model Minimum Pulse Width: 'CLOCK_50'
 25. Slow Model Minimum Pulse Width: 'clock_i'
 26. Slow Model Minimum Pulse Width: 'sd_sel_q[0]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'clock_i'
 43. Fast Model Setup: 'A[2]'
 44. Fast Model Setup: 'sd_sel_q[0]'
 45. Fast Model Setup: 'CLOCK_50'
 46. Fast Model Hold: 'A[2]'
 47. Fast Model Hold: 'CLOCK_50'
 48. Fast Model Hold: 'clock_i'
 49. Fast Model Hold: 'sd_sel_q[0]'
 50. Fast Model Recovery: 'clock_i'
 51. Fast Model Recovery: 'A[2]'
 52. Fast Model Removal: 'A[2]'
 53. Fast Model Removal: 'clock_i'
 54. Fast Model Minimum Pulse Width: 'A[2]'
 55. Fast Model Minimum Pulse Width: 'CLOCK_50'
 56. Fast Model Minimum Pulse Width: 'clock_i'
 57. Fast Model Minimum Pulse Width: 'sd_sel_q[0]'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Propagation Delay
 63. Minimum Propagation Delay
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Progagation Delay
 74. Minimum Progagation Delay
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SDMapper                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; A[2]        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[2] }        ;
; CLOCK_50    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }    ;
; clock_i     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_i }     ;
; sd_sel_q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sd_sel_q[0] } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                            ;
+------------+-----------------+-------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note                                                  ;
+------------+-----------------+-------------+-------------------------------------------------------+
; 148.94 MHz ; 138.66 MHz      ; A[2]        ; limit due to high minimum pulse width violation (tch) ;
; 237.59 MHz ; 237.59 MHz      ; clock_i     ;                                                       ;
; 498.01 MHz ; 498.01 MHz      ; sd_sel_q[0] ;                                                       ;
+------------+-----------------+-------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_i     ; -8.514 ; -224.633      ;
; A[2]        ; -2.857 ; -11.444       ;
; sd_sel_q[0] ; -0.504 ; -0.504        ;
; CLOCK_50    ; 2.116  ; 0.000         ;
+-------------+--------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; A[2]        ; -13.027 ; -94.386       ;
; CLOCK_50    ; -1.864  ; -1.864        ;
; sd_sel_q[0] ; -0.141  ; -0.141        ;
; clock_i     ; 0.372   ; 0.000         ;
+-------------+---------+---------------+


+----------------------------------+
; Slow Model Recovery Summary      ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clock_i ; -0.429 ; -0.429        ;
; A[2]    ; 5.404  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[2]    ; -5.153 ; -42.371       ;
; clock_i ; 1.181  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; A[2]        ; -3.106 ; -115.249        ;
; CLOCK_50    ; -1.631 ; -2.853          ;
; clock_i     ; -0.611 ; -57.434         ;
; sd_sel_q[0] ; 0.500  ; 0.000           ;
+-------------+--------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_i'                                                                                                                 ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -8.514 ; spi:portaspi|start_s           ; spi:portaspi|ff_q           ; A[2]         ; clock_i     ; 0.500        ; -7.916     ; 1.136      ;
; -8.290 ; spi:portaspi|spi_data_buf_s[3] ; spi:portaspi|shift_reg_s[4] ; A[2]         ; clock_i     ; 0.500        ; -7.917     ; 0.911      ;
; -8.288 ; spi:portaspi|spi_data_buf_s[2] ; spi:portaspi|shift_reg_s[3] ; A[2]         ; clock_i     ; 0.500        ; -7.917     ; 0.909      ;
; -8.287 ; spi:portaspi|spi_data_buf_s[4] ; spi:portaspi|shift_reg_s[5] ; A[2]         ; clock_i     ; 0.500        ; -7.917     ; 0.908      ;
; -8.287 ; spi:portaspi|start_s           ; spi:portaspi|wait_n_s       ; A[2]         ; clock_i     ; 0.500        ; -7.917     ; 0.908      ;
; -8.286 ; spi:portaspi|spi_data_buf_s[5] ; spi:portaspi|shift_reg_s[6] ; A[2]         ; clock_i     ; 0.500        ; -7.917     ; 0.907      ;
; -8.285 ; spi:portaspi|spi_data_buf_s[7] ; spi:portaspi|shift_reg_s[8] ; A[2]         ; clock_i     ; 0.500        ; -7.917     ; 0.906      ;
; -8.284 ; spi:portaspi|spi_data_buf_s[0] ; spi:portaspi|shift_reg_s[1] ; A[2]         ; clock_i     ; 0.500        ; -7.917     ; 0.905      ;
; -8.282 ; spi:portaspi|spi_data_buf_s[1] ; spi:portaspi|shift_reg_s[2] ; A[2]         ; clock_i     ; 0.500        ; -7.917     ; 0.903      ;
; -8.282 ; spi:portaspi|spi_data_buf_s[6] ; spi:portaspi|shift_reg_s[7] ; A[2]         ; clock_i     ; 0.500        ; -7.917     ; 0.903      ;
; -6.929 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.592      ;
; -6.929 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.592      ;
; -6.929 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.592      ;
; -6.929 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.592      ;
; -6.929 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.592      ;
; -6.929 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.592      ;
; -6.929 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.592      ;
; -6.929 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.592      ;
; -6.929 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.592      ;
; -6.929 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.592      ;
; -6.929 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.592      ;
; -6.929 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.592      ;
; -6.929 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.592      ;
; -6.929 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.592      ;
; -6.929 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.592      ;
; -6.929 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.592      ;
; -6.886 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.549      ;
; -6.886 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.549      ;
; -6.886 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.549      ;
; -6.886 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.549      ;
; -6.886 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.549      ;
; -6.886 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.549      ;
; -6.886 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.549      ;
; -6.886 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.549      ;
; -6.886 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.549      ;
; -6.886 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.549      ;
; -6.886 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.549      ;
; -6.886 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.549      ;
; -6.886 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.549      ;
; -6.886 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.549      ;
; -6.886 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.549      ;
; -6.886 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.549      ;
; -6.775 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.438      ;
; -6.775 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.438      ;
; -6.775 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.438      ;
; -6.775 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.438      ;
; -6.775 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.438      ;
; -6.775 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.438      ;
; -6.775 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.438      ;
; -6.775 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.438      ;
; -6.775 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.438      ;
; -6.775 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.438      ;
; -6.775 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.438      ;
; -6.775 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.438      ;
; -6.775 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.438      ;
; -6.775 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.438      ;
; -6.775 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.438      ;
; -6.775 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.438      ;
; -6.727 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.988      ;
; -6.727 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.988      ;
; -6.727 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.988      ;
; -6.727 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.988      ;
; -6.727 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.988      ;
; -6.727 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.988      ;
; -6.727 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.988      ;
; -6.727 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.988      ;
; -6.727 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.988      ;
; -6.727 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.988      ;
; -6.727 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.988      ;
; -6.727 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.988      ;
; -6.727 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.988      ;
; -6.727 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.988      ;
; -6.727 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.988      ;
; -6.727 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.988      ;
; -6.584 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.845      ;
; -6.584 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.845      ;
; -6.584 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.845      ;
; -6.584 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.845      ;
; -6.584 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.845      ;
; -6.584 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.845      ;
; -6.584 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.845      ;
; -6.584 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.845      ;
; -6.584 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.845      ;
; -6.584 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.845      ;
; -6.584 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.845      ;
; -6.584 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.845      ;
; -6.584 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.845      ;
; -6.584 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.845      ;
; -6.584 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.845      ;
; -6.584 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -3.277     ; 3.845      ;
; -6.460 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.123      ;
; -6.460 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.123      ;
; -6.460 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.123      ;
; -6.460 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.123      ;
; -6.460 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.123      ;
; -6.460 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.123      ;
; -6.460 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.123      ;
; -6.460 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.123      ;
; -6.460 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.123      ;
; -6.460 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.875     ; 4.123      ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[2]'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.857 ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; 0.500        ; -2.495     ; 0.900      ;
; -2.856 ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; 0.500        ; -2.495     ; 0.899      ;
; -2.848 ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -2.495     ; 1.391      ;
; -2.828 ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -2.495     ; 1.371      ;
; -0.011 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.500        ; 5.062      ; 5.611      ;
; -0.011 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.500        ; 5.062      ; 5.611      ;
; -0.011 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.500        ; 5.062      ; 5.611      ;
; -0.011 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.500        ; 5.062      ; 5.611      ;
; -0.011 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.500        ; 5.062      ; 5.611      ;
; 0.021  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.500        ; 5.062      ; 5.579      ;
; 0.021  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.500        ; 5.062      ; 5.579      ;
; 0.021  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.500        ; 5.062      ; 5.579      ;
; 0.021  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.500        ; 5.062      ; 5.579      ;
; 0.021  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.500        ; 5.062      ; 5.579      ;
; 0.137  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.500        ; 5.061      ; 5.462      ;
; 0.137  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.500        ; 5.061      ; 5.462      ;
; 0.151  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.500        ; 5.062      ; 5.449      ;
; 0.151  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.500        ; 5.062      ; 5.449      ;
; 0.151  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.500        ; 5.062      ; 5.449      ;
; 0.153  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.500        ; 5.062      ; 5.447      ;
; 0.153  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.500        ; 5.062      ; 5.447      ;
; 0.153  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.500        ; 5.062      ; 5.447      ;
; 0.163  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.500        ; 5.061      ; 5.436      ;
; 0.163  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.500        ; 5.061      ; 5.436      ;
; 0.489  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 1.000        ; 5.062      ; 5.611      ;
; 0.489  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 1.000        ; 5.062      ; 5.611      ;
; 0.489  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 1.000        ; 5.062      ; 5.611      ;
; 0.489  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 1.000        ; 5.062      ; 5.611      ;
; 0.489  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 1.000        ; 5.062      ; 5.611      ;
; 0.521  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 1.000        ; 5.062      ; 5.579      ;
; 0.521  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 1.000        ; 5.062      ; 5.579      ;
; 0.521  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 1.000        ; 5.062      ; 5.579      ;
; 0.521  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 1.000        ; 5.062      ; 5.579      ;
; 0.521  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 1.000        ; 5.062      ; 5.579      ;
; 0.637  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 1.000        ; 5.061      ; 5.462      ;
; 0.637  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 1.000        ; 5.061      ; 5.462      ;
; 0.651  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 1.000        ; 5.062      ; 5.449      ;
; 0.651  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 1.000        ; 5.062      ; 5.449      ;
; 0.651  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 1.000        ; 5.062      ; 5.449      ;
; 0.653  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 1.000        ; 5.062      ; 5.447      ;
; 0.653  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 1.000        ; 5.062      ; 5.447      ;
; 0.653  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 1.000        ; 5.062      ; 5.447      ;
; 0.663  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 1.000        ; 5.061      ; 5.436      ;
; 0.663  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 1.000        ; 5.061      ; 5.436      ;
; 4.870  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 6.387      ; 2.555      ;
; 5.198  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 6.386      ; 2.226      ;
; 6.690  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 1.000        ; 9.473      ; 2.500      ;
; 7.873  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 1.000        ; 9.082      ; 1.163      ;
; 8.165  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 1.000        ; 9.085      ; 0.635      ;
; 8.198  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 1.000        ; 9.082      ; 0.635      ;
; 8.218  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 1.000        ; 9.454      ; 1.436      ;
; 8.232  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 1.000        ; 9.186      ; 0.810      ;
; 8.555  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 1.000        ; 9.472      ; 0.635      ;
; 8.610  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 1.000        ; 9.474      ; 0.635      ;
; 10.494 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 11.897     ; 2.218      ;
; 10.784 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 11.898     ; 1.929      ;
; 10.994 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 11.897     ; 2.218      ;
; 11.284 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 11.898     ; 1.929      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sd_sel_q[0]'                                                                        ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.504 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.500        ; 1.174      ; 1.310      ;
; -0.004 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 1.000        ; 1.174      ; 1.310      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 2.116 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.500        ; 2.032      ; 0.731      ;
; 2.616 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 1.000        ; 2.032      ; 0.731      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[2]'                                                                                                               ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -13.027 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 14.393     ; 1.929      ;
; -12.737 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 14.392     ; 2.218      ;
; -12.527 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 14.393     ; 1.929      ;
; -12.237 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 14.392     ; 2.218      ;
; -8.839  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 0.000        ; 9.474      ; 0.635      ;
; -8.837  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 0.000        ; 9.472      ; 0.635      ;
; -8.450  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 0.000        ; 9.085      ; 0.635      ;
; -8.447  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 0.000        ; 9.082      ; 0.635      ;
; -8.376  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 0.000        ; 9.186      ; 0.810      ;
; -8.018  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 0.000        ; 9.454      ; 1.436      ;
; -7.919  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 0.000        ; 9.082      ; 1.163      ;
; -7.720  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 9.660      ; 2.226      ;
; -7.392  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 9.661      ; 2.555      ;
; -6.973  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 0.000        ; 9.473      ; 2.500      ;
; -1.410  ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 2.495      ; 1.371      ;
; -1.390  ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 2.495      ; 1.391      ;
; -1.382  ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; -0.500       ; 2.495      ; 0.899      ;
; -1.381  ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; -0.500       ; 2.495      ; 0.900      ;
; 0.089   ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.000        ; 5.061      ; 5.436      ;
; 0.089   ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.000        ; 5.061      ; 5.436      ;
; 0.099   ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.000        ; 5.062      ; 5.447      ;
; 0.099   ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.000        ; 5.062      ; 5.447      ;
; 0.099   ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.000        ; 5.062      ; 5.447      ;
; 0.101   ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.000        ; 5.062      ; 5.449      ;
; 0.101   ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.000        ; 5.062      ; 5.449      ;
; 0.101   ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.000        ; 5.062      ; 5.449      ;
; 0.115   ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.000        ; 5.061      ; 5.462      ;
; 0.115   ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.000        ; 5.061      ; 5.462      ;
; 0.231   ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.000        ; 5.062      ; 5.579      ;
; 0.231   ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.000        ; 5.062      ; 5.579      ;
; 0.231   ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.000        ; 5.062      ; 5.579      ;
; 0.231   ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.000        ; 5.062      ; 5.579      ;
; 0.231   ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.000        ; 5.062      ; 5.579      ;
; 0.263   ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.000        ; 5.062      ; 5.611      ;
; 0.263   ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.000        ; 5.062      ; 5.611      ;
; 0.263   ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.000        ; 5.062      ; 5.611      ;
; 0.263   ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.000        ; 5.062      ; 5.611      ;
; 0.263   ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.000        ; 5.062      ; 5.611      ;
; 0.589   ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; -0.500       ; 5.061      ; 5.436      ;
; 0.589   ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; -0.500       ; 5.061      ; 5.436      ;
; 0.599   ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; -0.500       ; 5.062      ; 5.447      ;
; 0.599   ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; -0.500       ; 5.062      ; 5.447      ;
; 0.599   ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; -0.500       ; 5.062      ; 5.447      ;
; 0.601   ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; -0.500       ; 5.062      ; 5.449      ;
; 0.601   ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; -0.500       ; 5.062      ; 5.449      ;
; 0.601   ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; -0.500       ; 5.062      ; 5.449      ;
; 0.615   ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; -0.500       ; 5.061      ; 5.462      ;
; 0.615   ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; -0.500       ; 5.061      ; 5.462      ;
; 0.731   ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; -0.500       ; 5.062      ; 5.579      ;
; 0.731   ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; -0.500       ; 5.062      ; 5.579      ;
; 0.731   ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; -0.500       ; 5.062      ; 5.579      ;
; 0.731   ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; -0.500       ; 5.062      ; 5.579      ;
; 0.731   ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; -0.500       ; 5.062      ; 5.579      ;
; 0.763   ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; -0.500       ; 5.062      ; 5.611      ;
; 0.763   ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; -0.500       ; 5.062      ; 5.611      ;
; 0.763   ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; -0.500       ; 5.062      ; 5.611      ;
; 0.763   ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; -0.500       ; 5.062      ; 5.611      ;
; 0.763   ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; -0.500       ; 5.062      ; 5.611      ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.864 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.000        ; 2.032      ; 0.731      ;
; -1.364 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; -0.500       ; 2.032      ; 0.731      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sd_sel_q[0]'                                                                         ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.141 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.000        ; 1.174      ; 1.310      ;
; 0.359  ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; -0.500       ; 1.174      ; 1.310      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_i'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.372 ; s_sd_miso                       ; spi:portaspi|shift_reg_s[0]     ; sd_sel_q[0]  ; clock_i     ; -0.500       ; 1.126      ; 1.284      ;
; 0.445 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[3]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|spi_clk_out_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|wait_n_s           ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.636 ; spi:portaspi|ff_q               ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.922      ;
; 0.638 ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|state_s.s_running  ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.924      ;
; 0.638 ; tmr_cnt_q[15]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.924      ;
; 0.641 ; spi:portaspi|state_s.s_done     ; spi:portaspi|state_s.s_idle     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.927      ;
; 0.796 ; spi:portaspi|state_s.s_idle     ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.082      ;
; 0.864 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.150      ;
; 0.869 ; spi:portaspi|ff_q               ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.156      ;
; 0.894 ; spi:portaspi|state_s.s_running  ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.179      ;
; 0.945 ; tmr_cnt_q[1]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.231      ;
; 0.946 ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|spi_data_q[5]      ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.233      ;
; 0.947 ; tmr_cnt_q[7]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; tmr_cnt_q[13]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.233      ;
; 0.954 ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.240      ;
; 0.955 ; tmr_cnt_q[9]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.241      ;
; 0.956 ; tmr_cnt_q[11]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.242      ;
; 0.968 ; tmr_cnt_q[0]                    ; tmr_cnt_q[0]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.254      ;
; 0.969 ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.255      ;
; 0.976 ; tmr_cnt_q[2]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; tmr_cnt_q[4]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; tmr_cnt_q[14]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.264      ;
; 0.980 ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.266      ;
; 0.987 ; tmr_cnt_q[3]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; tmr_cnt_q[5]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.273      ;
; 1.004 ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|spi_data_q[6]      ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.291      ;
; 1.008 ; spi:portaspi|count_q[3]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.294      ;
; 1.012 ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.298      ;
; 1.019 ; tmr_cnt_q[6]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; tmr_cnt_q[10]                   ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; tmr_cnt_q[12]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.021 ; spi:portaspi|state_s.s_idle     ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.306      ;
; 1.027 ; tmr_cnt_q[8]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.313      ;
; 1.140 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|prev_spi_clk_s     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.427      ;
; 1.192 ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.478      ;
; 1.249 ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.535      ;
; 1.253 ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.539      ;
; 1.318 ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|spi_data_q[7]      ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.605      ;
; 1.335 ; spi:portaspi|count_q[0]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.621      ;
; 1.342 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.628      ;
; 1.345 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.631      ;
; 1.353 ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|spi_data_q[3]      ; clock_i      ; clock_i     ; 0.000        ; 0.004      ; 1.643      ;
; 1.353 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.639      ;
; 1.354 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.640      ;
; 1.354 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.640      ;
; 1.354 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.640      ;
; 1.354 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.640      ;
; 1.354 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.640      ;
; 1.368 ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|spi_data_q[1]      ; clock_i      ; clock_i     ; 0.000        ; 0.004      ; 1.658      ;
; 1.369 ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|spi_data_q[4]      ; clock_i      ; clock_i     ; 0.000        ; 0.004      ; 1.659      ;
; 1.375 ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|spi_data_q[2]      ; clock_i      ; clock_i     ; 0.000        ; 0.004      ; 1.665      ;
; 1.400 ; tmr_cnt_q[0]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.686      ;
; 1.406 ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|spi_data_q[0]      ; clock_i      ; clock_i     ; 0.000        ; 0.004      ; 1.696      ;
; 1.407 ; tmr_cnt_q[1]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; tmr_cnt_q[2]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; tmr_cnt_q[14]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; tmr_cnt_q[13]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; tmr_cnt_q[4]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.417 ; tmr_cnt_q[9]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.703      ;
; 1.418 ; tmr_cnt_q[11]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.704      ;
; 1.449 ; tmr_cnt_q[6]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[12]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[10]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[3]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[5]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.457 ; tmr_cnt_q[8]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.743      ;
; 1.471 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.757      ;
; 1.471 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.757      ;
; 1.471 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.757      ;
; 1.480 ; tmr_cnt_q[0]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.766      ;
; 1.487 ; tmr_cnt_q[1]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; tmr_cnt_q[2]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; tmr_cnt_q[13]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; tmr_cnt_q[4]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.775      ;
; 1.494 ; spi:portaspi|state_s.s_running  ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.780      ;
; 1.496 ; spi:portaspi|count_q[2]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.782      ;
; 1.497 ; tmr_cnt_q[9]                    ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.783      ;
; 1.498 ; tmr_cnt_q[11]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.784      ;
; 1.510 ; tmr_cnt_q[7]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.796      ;
; 1.525 ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.811      ;
; 1.529 ; tmr_cnt_q[12]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[3]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[10]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[5]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.536 ; spi:portaspi|state_s.s_running  ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; -0.002     ; 1.820      ;
; 1.537 ; tmr_cnt_q[8]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.823      ;
; 1.560 ; tmr_cnt_q[0]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.846      ;
; 1.567 ; tmr_cnt_q[1]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; tmr_cnt_q[2]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; tmr_cnt_q[4]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.855      ;
; 1.577 ; tmr_cnt_q[9]                    ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.863      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock_i'                                                                                           ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.429 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 1.000        ; 0.000      ; 1.467      ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'A[2]'                                                                                                          ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 5.404 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; 0.500        ; 7.918      ; 3.052      ;
; 5.404 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; 0.500        ; 7.918      ; 3.052      ;
; 5.404 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; 0.500        ; 7.918      ; 3.052      ;
; 5.404 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; 0.500        ; 7.918      ; 3.052      ;
; 5.404 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; 0.500        ; 7.918      ; 3.052      ;
; 5.404 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; 0.500        ; 7.918      ; 3.052      ;
; 5.405 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; 0.500        ; 7.918      ; 3.051      ;
; 5.405 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; 0.500        ; 7.918      ; 3.051      ;
; 5.905 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; 0.500        ; 7.916      ; 2.549      ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'A[2]'                                                                                                            ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -5.153 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; -0.500       ; 7.916      ; 2.549      ;
; -4.653 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; -0.500       ; 7.918      ; 3.051      ;
; -4.653 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; -0.500       ; 7.918      ; 3.051      ;
; -4.652 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; -0.500       ; 7.918      ; 3.052      ;
; -4.652 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; -0.500       ; 7.918      ; 3.052      ;
; -4.652 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; -0.500       ; 7.918      ; 3.052      ;
; -4.652 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; -0.500       ; 7.918      ; 3.052      ;
; -4.652 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; -0.500       ; 7.918      ; 3.052      ;
; -4.652 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; -0.500       ; 7.918      ; 3.052      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock_i'                                                                                           ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 1.181 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.467      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[2]'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.106 ; -1.995       ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -3.106 ; -1.995       ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -3.106 ; -1.995       ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -3.106 ; -1.995       ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -3.106 ; -1.995       ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -3.106 ; -1.995       ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -3.106 ; -1.995       ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -3.106 ; -1.995       ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -1.995 ; -1.995       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated|clk      ;
; -1.995 ; -1.995       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated|clk      ;
; -1.995 ; -1.995       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated|clk      ;
; -1.995 ; -1.995       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated|clk      ;
; -1.995 ; -1.995       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_s[0]|clk                ;
; -1.995 ; -1.995       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_s[0]|clk                ;
; -1.995 ; -1.995       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_s[1]|clk                ;
; -1.995 ; -1.995       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_s[1]|clk                ;
; -1.995 ; -1.995       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s|combout          ;
; -1.995 ; -1.995       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s|combout          ;
; -1.995 ; -1.995       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|inclk[0] ;
; -1.995 ; -1.995       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|inclk[0] ;
; -1.995 ; -1.995       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|outclk   ;
; -1.995 ; -1.995       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|outclk   ;
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[2]  ; Rise       ; A[2]                           ;
; -1.390 ; -0.279       ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -1.390 ; -0.279       ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -1.390 ; -0.279       ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -1.390 ; -0.279       ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[1] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i|clk      ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_i'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sd_sel_q[0]'                                                             ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 1.624  ; 1.624  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.624  ; 1.624  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 3.042  ; 3.042  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.042  ; 3.042  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 2.709  ; 2.709  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.559  ; 1.559  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -1.062 ; -1.062 ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -3.269 ; -3.269 ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -3.269 ; -3.269 ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; -2.887 ; -2.887 ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -8.567 ; -8.567 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -8.567 ; -8.567 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -8.659 ; -8.659 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 6.522  ; 6.522  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 4.093  ; 4.093  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 4.448  ; 4.448  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.511  ; 0.511  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 4.523  ; 4.523  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 5.043  ; 5.043  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 5.170  ; 5.170  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 5.985  ; 5.985  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 6.522  ; 6.522  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 3.118  ; 3.118  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.118  ; 3.118  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 2.452  ; 2.452  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.793  ; 2.793  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 2.352  ; 2.352  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 2.867  ; 2.867  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 2.083  ; 2.083  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 1.928  ; 1.928  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 2.316  ; 2.316  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -3.741 ; -3.741 ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -3.741 ; -3.741 ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; -2.353 ; -2.353 ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; -3.359 ; -3.359 ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -9.039 ; -9.039 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -9.039 ; -9.039 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -9.150 ; -9.150 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 12.157 ; 12.157 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 9.043  ; 9.043  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 9.012  ; 9.012  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 3.931  ; 3.931  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 7.814  ; 7.814  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 10.065 ; 10.065 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 10.192 ; 10.192 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 11.007 ; 11.007 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 11.544 ; 11.544 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 11.020 ; 11.020 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 11.628 ; 11.628 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 11.259 ; 11.259 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 11.730 ; 11.730 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 11.182 ; 11.182 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 12.157 ; 12.157 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 11.108 ; 11.108 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 8.632  ; 8.632  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 5.679  ; 5.679  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 5.498  ; 5.498  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 5.476  ; 5.476  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 5.679  ; 5.679  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 5.253  ; 5.253  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 5.148  ; 5.148  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 4.683  ; 4.683  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 4.873  ; 4.873  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 4.625  ; 4.625  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 7.834  ; 7.834  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 7.834  ; 7.834  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; 8.216  ; 8.216  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 9.669  ; 9.669  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 4.833  ; 4.833  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 4.833  ; 4.833  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 7.079  ; 7.079  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; 7.349  ; 7.349  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; 7.531  ; 7.531  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+-----------+-------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port  ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+-------------+---------+---------+------------+-----------------+
; A[*]      ; A[2]        ; 1.252   ; 1.252   ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.252   ; 1.252   ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 1.842   ; 1.842   ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 1.303   ; 1.303   ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 1.692   ; 1.692   ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.842   ; 1.842   ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 1.310   ; 1.310   ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 6.429   ; 6.429   ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 6.429   ; 6.429   ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 6.047   ; 6.047   ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 11.402  ; 11.402  ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 11.310  ; 11.310  ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 11.402  ; 11.402  ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; -0.089  ; -0.089  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -3.596  ; -3.596  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -4.015  ; -4.015  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; -0.089  ; -0.089  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -4.101  ; -4.101  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -4.389  ; -4.389  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -4.516  ; -4.516  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -5.331  ; -5.331  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -5.868  ; -5.868  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 3.703   ; 3.703   ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 2.330   ; 2.330   ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.159   ; 3.159   ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.615   ; 2.615   ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 2.874   ; 2.874   ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 2.880   ; 2.880   ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 3.633   ; 3.633   ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 3.703   ; 3.703   ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 3.105   ; 3.105   ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 6.920   ; 6.920   ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 6.920   ; 6.920   ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 2.989   ; 2.989   ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; 6.538   ; 6.538   ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 11.893  ; 11.893  ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 11.782  ; 11.782  ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 11.893  ; 11.893  ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -3.360  ; -3.360  ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -8.026  ; -8.026  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -8.396  ; -8.396  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -3.360  ; -3.360  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -7.247  ; -7.247  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -9.296  ; -9.296  ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -9.423  ; -9.423  ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -10.238 ; -10.238 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -10.775 ; -10.775 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -10.251 ; -10.251 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -10.859 ; -10.859 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -10.490 ; -10.490 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -10.961 ; -10.961 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -10.413 ; -10.413 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -11.388 ; -11.388 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -9.479  ; -9.479  ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -6.803  ; -6.803  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -4.377  ; -4.377  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -5.250  ; -5.250  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -5.228  ; -5.228  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -5.431  ; -5.431  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -5.005  ; -5.005  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -4.900  ; -4.900  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -4.435  ; -4.435  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -4.625  ; -4.625  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -4.377  ; -4.377  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -6.141  ; -6.141  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -6.141  ; -6.141  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; -6.523  ; -6.523  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -7.180  ; -7.180  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -2.681  ; -2.681  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -2.681  ; -2.681  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -6.767  ; -6.767  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; -6.204  ; -6.204  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; -6.386  ; -6.386  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 10.097 ; 10.097 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 21.407 ; 21.407 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 21.407 ; 21.407 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 21.241 ; 21.241 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 19.704 ; 19.704 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 19.523 ; 19.523 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 19.828 ; 19.828 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 20.325 ; 20.325 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 20.609 ; 20.609 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 20.104 ; 20.104 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 17.775 ; 17.775 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 16.930 ; 16.930 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 17.115 ; 17.115 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 16.930 ; 16.930 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 17.775 ; 17.775 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 17.693 ; 17.693 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 14.823 ; 14.823 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 14.805 ; 14.805 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 13.389 ; 13.389 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 13.899 ; 13.899 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 13.921 ; 13.921 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 14.823 ; 14.823 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 13.910 ; 13.910 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 14.732 ; 14.732 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 15.713 ; 15.713 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 15.165 ; 15.165 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 15.713 ; 15.713 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 15.710 ; 15.710 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 14.802 ; 14.802 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 15.116 ; 15.116 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 15.188 ; 15.188 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 15.539 ; 15.539 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 12.169 ; 12.169 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 9.734  ; 9.734  ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 12.169 ; 12.169 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 8.587  ; 8.587  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 9.698  ; 9.698  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 10.843 ; 10.843 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 11.190 ; 11.190 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 9.695  ; 9.695  ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 16.067 ; 16.067 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 12.218 ; 12.218 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 10.603 ; 10.603 ; Rise       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 16.067 ; 16.067 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 13.908 ; 13.908 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 12.218 ; 12.218 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 10.949 ; 10.949 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.949 ; 10.949 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 12.964 ; 12.964 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.743  ; 9.743  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 10.097 ; 10.097 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 23.902 ; 23.902 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 23.084 ; 23.084 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 23.902 ; 23.902 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 21.887 ; 21.887 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 22.946 ; 22.946 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 23.077 ; 23.077 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 21.598 ; 21.598 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 22.064 ; 22.064 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 21.377 ; 21.377 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 16.939 ; 16.939 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 14.237 ; 14.237 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 13.828 ; 13.828 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 14.232 ; 14.232 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 16.939 ; 16.939 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 16.934 ; 16.934 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 13.084 ; 13.084 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 12.850 ; 12.850 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 12.347 ; 12.347 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 12.308 ; 12.308 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 13.084 ; 13.084 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 12.335 ; 12.335 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 12.630 ; 12.630 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 12.625 ; 12.625 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 13.137 ; 13.137 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 12.073 ; 12.073 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 12.525 ; 12.525 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 12.052 ; 12.052 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 13.088 ; 13.088 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 12.278 ; 12.278 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 12.761 ; 12.761 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 13.137 ; 13.137 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 15.852 ; 15.852 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 13.232 ; 13.232 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 15.852 ; 15.852 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 8.587  ; 8.587  ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 13.196 ; 13.196 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 14.448 ; 14.448 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 14.978 ; 14.978 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 14.883 ; 14.883 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 16.968 ; 16.968 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 14.918 ; 14.918 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 16.968 ; 16.968 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 14.585 ; 14.585 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 17.356 ; 17.356 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.949 ; 10.949 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 15.252 ; 15.252 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 16.637 ; 16.637 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 17.356 ; 17.356 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 16.780 ; 16.780 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 16.647 ; 16.647 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 17.807 ; 17.807 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 18.346 ; 18.346 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.743  ; 9.743  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 14.472 ; 14.472 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 13.878 ; 13.878 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 14.472 ; 14.472 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 14.180 ; 14.180 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 13.165 ; 13.165 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 14.307 ; 14.307 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 9.643  ; 9.643  ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 9.867  ; 9.867  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 9.359  ; 9.359  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 7.726  ; 7.726  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 7.453  ; 7.453  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 7.494  ; 7.494  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 7.756  ; 7.756  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 8.688  ; 8.688  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 8.276  ; 8.276  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 8.688  ; 8.688  ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 8.639  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 5.734  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 5.734  ;        ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;        ; 5.549  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 8.688  ; 8.688  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 8.276  ; 8.276  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 8.688  ; 8.688  ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 8.639  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 5.734  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 5.734  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 5.549  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 10.097 ; 10.097 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 10.773 ; 10.773 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 12.580 ; 12.580 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 13.107 ; 13.107 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 11.865 ; 11.865 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 14.006 ; 14.006 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 12.795 ; 12.795 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 11.336 ; 11.336 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 10.773 ; 10.773 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 11.075 ; 11.075 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 9.939  ; 9.939  ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 10.739 ; 10.739 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 10.330 ; 10.330 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 10.734 ; 10.734 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 13.119 ; 13.119 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 10.888 ; 10.888 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 13.005 ; 13.005 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 14.184 ; 14.184 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 13.005 ; 13.005 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 13.515 ; 13.515 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 13.567 ; 13.567 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 14.469 ; 14.469 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 13.527 ; 13.527 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 14.379 ; 14.379 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 14.503 ; 14.503 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 14.863 ; 14.863 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 15.413 ; 15.413 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 15.405 ; 15.405 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 14.503 ; 14.503 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 14.811 ; 14.811 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 14.884 ; 14.884 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 15.239 ; 15.239 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 8.587  ; 8.587  ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 9.734  ; 9.734  ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 12.169 ; 12.169 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 8.587  ; 8.587  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 9.698  ; 9.698  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 10.843 ; 10.843 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 11.190 ; 11.190 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 9.695  ; 9.695  ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 10.603 ; 10.603 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 11.439 ; 11.439 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 10.603 ; 10.603 ; Rise       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 13.572 ; 13.572 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 11.087 ; 11.087 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 11.439 ; 11.439 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 10.949 ; 10.949 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.949 ; 10.949 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 12.964 ; 12.964 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.604  ; 9.604  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 10.097 ; 10.097 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 10.773 ; 10.773 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 14.522 ; 14.522 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 15.245 ; 15.245 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 11.865 ; 11.865 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 14.006 ; 14.006 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 12.795 ; 12.795 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 11.336 ; 11.336 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 10.773 ; 10.773 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 11.075 ; 11.075 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 9.939  ; 9.939  ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 10.739 ; 10.739 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 10.330 ; 10.330 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 10.734 ; 10.734 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 13.119 ; 13.119 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 10.888 ; 10.888 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 11.675 ; 11.675 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 12.192 ; 12.192 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 11.690 ; 11.690 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 11.680 ; 11.680 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 12.423 ; 12.423 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 11.675 ; 11.675 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 11.972 ; 11.972 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 11.965 ; 11.965 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 11.741 ; 11.741 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 11.741 ; 11.741 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 12.198 ; 12.198 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 11.764 ; 11.764 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 12.760 ; 12.760 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 11.948 ; 11.948 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 12.430 ; 12.430 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 12.807 ; 12.807 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 8.587  ; 8.587  ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 9.734  ; 9.734  ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 12.169 ; 12.169 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 8.587  ; 8.587  ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 9.698  ; 9.698  ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 10.843 ; 10.843 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 11.190 ; 11.190 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 9.695  ; 9.695  ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 10.603 ; 10.603 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 10.603 ; 10.603 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 13.572 ; 13.572 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 11.087 ; 11.087 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 10.949 ; 10.949 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.949 ; 10.949 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 12.983 ; 12.983 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 15.105 ; 15.105 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 14.630 ; 14.630 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 14.363 ; 14.363 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 12.964 ; 12.964 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 14.499 ; 14.499 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 15.038 ; 15.038 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.604  ; 9.604  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 7.836  ; 7.836  ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 12.803 ; 12.803 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 12.219 ; 12.219 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 11.101 ; 11.101 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 10.840 ; 10.840 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 9.891  ; 9.891  ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 8.607  ; 8.607  ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 7.836  ; 7.836  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 8.334  ; 8.334  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 7.726  ; 7.726  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 7.453  ; 7.453  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 7.494  ; 7.494  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 7.756  ; 7.756  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 7.418  ; 7.418  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 7.418  ; 7.418  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 8.688  ; 8.688  ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 8.639  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 5.734  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 5.734  ;        ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;        ; 5.549  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 7.418  ; 7.418  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 7.418  ; 7.418  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 8.688  ; 8.688  ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 8.639  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 5.734  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 5.734  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 5.549  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 24.669 ; 24.669 ; 24.669 ; 24.669 ;
; A[0]        ; D[1]          ; 24.890 ; 24.890 ; 24.890 ; 24.890 ;
; A[0]        ; D[2]          ; 23.678 ; 23.678 ; 23.678 ; 23.678 ;
; A[0]        ; D[3]          ; 23.331 ; 23.331 ; 23.331 ; 23.331 ;
; A[0]        ; D[4]          ; 24.504 ; 24.504 ; 24.504 ; 24.504 ;
; A[0]        ; D[5]          ; 23.039 ; 23.039 ; 23.039 ; 23.039 ;
; A[0]        ; D[6]          ; 23.323 ; 23.323 ; 23.323 ; 23.323 ;
; A[0]        ; D[7]          ; 22.944 ; 22.944 ; 22.944 ; 22.944 ;
; A[0]        ; FL_ADDR[0]    ; 10.905 ;        ;        ; 10.905 ;
; A[0]        ; FL_ADDR[14]   ; 15.851 ; 15.851 ; 15.851 ; 15.851 ;
; A[0]        ; FL_ADDR[15]   ; 15.442 ; 15.442 ; 15.442 ; 15.442 ;
; A[0]        ; FL_ADDR[16]   ; 15.846 ; 15.846 ; 15.846 ; 15.846 ;
; A[0]        ; FL_ADDR[17]   ; 18.231 ;        ;        ; 18.231 ;
; A[0]        ; FL_CE_N       ; 16.000 ; 18.548 ; 18.548 ; 16.000 ;
; A[0]        ; LEDG[0]       ;        ; 14.846 ; 14.846 ;        ;
; A[0]        ; LEDG[1]       ;        ; 17.281 ; 17.281 ;        ;
; A[0]        ; LEDG[2]       ; 13.699 ;        ;        ; 13.699 ;
; A[0]        ; LEDG[3]       ; 14.810 ;        ;        ; 14.810 ;
; A[0]        ; LEDG[4]       ; 15.955 ;        ;        ; 15.955 ;
; A[0]        ; LEDG[5]       ; 16.302 ;        ;        ; 16.302 ;
; A[0]        ; LEDG[6]       ; 14.807 ;        ;        ; 14.807 ;
; A[0]        ; LEDR[6]       ;        ; 15.715 ; 15.715 ;        ;
; A[0]        ; LEDR[7]       ;        ; 20.629 ; 20.629 ;        ;
; A[0]        ; LEDR[8]       ;        ; 16.199 ; 16.199 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.218 ;        ;        ; 11.218 ;
; A[0]        ; SRAM_CE_N     ; 18.076 ;        ;        ; 18.076 ;
; A[0]        ; SRAM_DQ[0]    ; 18.830 ; 18.830 ; 18.830 ; 18.830 ;
; A[0]        ; SRAM_DQ[1]    ; 18.840 ; 18.840 ; 18.840 ; 18.840 ;
; A[0]        ; SRAM_DQ[2]    ; 18.824 ; 18.824 ; 18.824 ; 18.824 ;
; A[0]        ; SRAM_DQ[3]    ; 18.834 ; 18.834 ; 18.834 ; 18.834 ;
; A[0]        ; SRAM_DQ[4]    ; 18.284 ; 18.284 ; 18.284 ; 18.284 ;
; A[0]        ; SRAM_DQ[5]    ; 18.284 ; 18.284 ; 18.284 ; 18.284 ;
; A[0]        ; SRAM_DQ[6]    ; 17.946 ; 17.946 ; 17.946 ; 17.946 ;
; A[0]        ; SRAM_DQ[7]    ; 18.254 ; 18.254 ; 18.254 ; 18.254 ;
; A[0]        ; SRAM_DQ[8]    ; 18.216 ; 18.216 ; 18.216 ; 18.216 ;
; A[0]        ; SRAM_DQ[9]    ; 18.216 ; 18.216 ; 18.216 ; 18.216 ;
; A[0]        ; SRAM_DQ[10]   ; 18.219 ; 18.219 ; 18.219 ; 18.219 ;
; A[0]        ; SRAM_DQ[11]   ; 18.211 ; 18.211 ; 18.211 ; 18.211 ;
; A[0]        ; SRAM_DQ[12]   ; 18.231 ; 18.231 ; 18.231 ; 18.231 ;
; A[0]        ; SRAM_DQ[13]   ; 18.229 ; 18.229 ; 18.229 ; 18.229 ;
; A[0]        ; SRAM_DQ[14]   ; 18.229 ; 18.229 ; 18.229 ; 18.229 ;
; A[0]        ; SRAM_DQ[15]   ; 18.216 ; 18.216 ; 18.216 ; 18.216 ;
; A[1]        ; D[0]          ; 24.638 ; 24.638 ; 24.638 ; 24.638 ;
; A[1]        ; D[1]          ; 24.859 ; 24.859 ; 24.859 ; 24.859 ;
; A[1]        ; D[2]          ; 24.152 ; 24.152 ; 24.152 ; 24.152 ;
; A[1]        ; D[3]          ; 23.805 ; 23.805 ; 23.805 ; 23.805 ;
; A[1]        ; D[4]          ; 24.473 ; 24.473 ; 24.473 ; 24.473 ;
; A[1]        ; D[5]          ; 23.450 ; 23.450 ; 23.450 ; 23.450 ;
; A[1]        ; D[6]          ; 23.409 ; 23.409 ; 23.409 ; 23.409 ;
; A[1]        ; D[7]          ; 23.418 ; 23.418 ; 23.418 ; 23.418 ;
; A[1]        ; FL_ADDR[1]    ; 10.766 ;        ;        ; 10.766 ;
; A[1]        ; FL_ADDR[14]   ; 15.820 ; 15.820 ; 15.820 ; 15.820 ;
; A[1]        ; FL_ADDR[15]   ; 15.411 ; 15.411 ; 15.411 ; 15.411 ;
; A[1]        ; FL_ADDR[16]   ; 15.815 ; 15.815 ; 15.815 ; 15.815 ;
; A[1]        ; FL_ADDR[17]   ; 18.200 ;        ;        ; 18.200 ;
; A[1]        ; FL_CE_N       ; 15.969 ; 18.517 ; 18.517 ; 15.969 ;
; A[1]        ; LEDG[0]       ;        ; 14.815 ; 14.815 ;        ;
; A[1]        ; LEDG[1]       ;        ; 17.250 ; 17.250 ;        ;
; A[1]        ; LEDG[2]       ; 13.668 ;        ;        ; 13.668 ;
; A[1]        ; LEDG[3]       ; 14.779 ;        ;        ; 14.779 ;
; A[1]        ; LEDG[4]       ; 15.924 ;        ;        ; 15.924 ;
; A[1]        ; LEDG[5]       ; 16.271 ;        ;        ; 16.271 ;
; A[1]        ; LEDG[6]       ; 14.776 ;        ;        ; 14.776 ;
; A[1]        ; LEDR[6]       ;        ; 15.684 ; 15.684 ;        ;
; A[1]        ; LEDR[7]       ;        ; 21.103 ; 21.103 ;        ;
; A[1]        ; LEDR[8]       ;        ; 16.168 ; 16.168 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.298 ;        ;        ; 11.298 ;
; A[1]        ; SRAM_CE_N     ; 18.045 ;        ;        ; 18.045 ;
; A[1]        ; SRAM_DQ[0]    ; 18.799 ; 18.799 ; 18.799 ; 18.799 ;
; A[1]        ; SRAM_DQ[1]    ; 18.809 ; 18.809 ; 18.809 ; 18.809 ;
; A[1]        ; SRAM_DQ[2]    ; 18.793 ; 18.793 ; 18.793 ; 18.793 ;
; A[1]        ; SRAM_DQ[3]    ; 18.803 ; 18.803 ; 18.803 ; 18.803 ;
; A[1]        ; SRAM_DQ[4]    ; 18.253 ; 18.253 ; 18.253 ; 18.253 ;
; A[1]        ; SRAM_DQ[5]    ; 18.253 ; 18.253 ; 18.253 ; 18.253 ;
; A[1]        ; SRAM_DQ[6]    ; 17.915 ; 17.915 ; 17.915 ; 17.915 ;
; A[1]        ; SRAM_DQ[7]    ; 18.223 ; 18.223 ; 18.223 ; 18.223 ;
; A[1]        ; SRAM_DQ[8]    ; 18.185 ; 18.185 ; 18.185 ; 18.185 ;
; A[1]        ; SRAM_DQ[9]    ; 18.185 ; 18.185 ; 18.185 ; 18.185 ;
; A[1]        ; SRAM_DQ[10]   ; 18.188 ; 18.188 ; 18.188 ; 18.188 ;
; A[1]        ; SRAM_DQ[11]   ; 18.180 ; 18.180 ; 18.180 ; 18.180 ;
; A[1]        ; SRAM_DQ[12]   ; 18.200 ; 18.200 ; 18.200 ; 18.200 ;
; A[1]        ; SRAM_DQ[13]   ; 18.198 ; 18.198 ; 18.198 ; 18.198 ;
; A[1]        ; SRAM_DQ[14]   ; 18.198 ; 18.198 ; 18.198 ; 18.198 ;
; A[1]        ; SRAM_DQ[15]   ; 18.185 ; 18.185 ; 18.185 ; 18.185 ;
; A[3]        ; BUSDIR_n      ;        ; 13.963 ; 13.963 ;        ;
; A[3]        ; D[0]          ; 23.440 ; 23.440 ; 23.440 ; 23.440 ;
; A[3]        ; D[1]          ; 23.661 ; 23.661 ; 23.661 ; 23.661 ;
; A[3]        ; D[2]          ; 23.003 ; 23.003 ; 23.003 ; 23.003 ;
; A[3]        ; D[3]          ; 22.656 ; 22.656 ; 22.656 ; 22.656 ;
; A[3]        ; D[4]          ; 23.275 ; 23.275 ; 23.275 ; 23.275 ;
; A[3]        ; D[5]          ; 22.301 ; 22.301 ; 22.301 ; 22.301 ;
; A[3]        ; D[6]          ; 22.260 ; 22.260 ; 22.260 ; 22.260 ;
; A[3]        ; D[7]          ; 22.269 ; 22.269 ; 22.269 ; 22.269 ;
; A[3]        ; FL_ADDR[3]    ; 9.568  ;        ;        ; 9.568  ;
; A[3]        ; FL_ADDR[14]   ; 14.622 ; 14.622 ; 14.622 ; 14.622 ;
; A[3]        ; FL_ADDR[15]   ; 14.213 ; 14.213 ; 14.213 ; 14.213 ;
; A[3]        ; FL_ADDR[16]   ; 14.617 ; 14.617 ; 14.617 ; 14.617 ;
; A[3]        ; FL_ADDR[17]   ; 17.002 ;        ;        ; 17.002 ;
; A[3]        ; FL_CE_N       ; 14.771 ; 17.319 ; 17.319 ; 14.771 ;
; A[3]        ; LEDG[0]       ;        ; 13.617 ; 13.617 ;        ;
; A[3]        ; LEDG[1]       ;        ; 16.052 ; 16.052 ;        ;
; A[3]        ; LEDG[2]       ; 12.470 ;        ;        ; 12.470 ;
; A[3]        ; LEDG[3]       ; 13.581 ;        ;        ; 13.581 ;
; A[3]        ; LEDG[4]       ; 14.726 ;        ;        ; 14.726 ;
; A[3]        ; LEDG[5]       ; 15.073 ;        ;        ; 15.073 ;
; A[3]        ; LEDG[6]       ; 13.578 ;        ;        ; 13.578 ;
; A[3]        ; LEDR[6]       ;        ; 14.486 ; 14.486 ;        ;
; A[3]        ; LEDR[7]       ;        ; 19.954 ; 19.954 ;        ;
; A[3]        ; LEDR[8]       ;        ; 14.970 ; 14.970 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.928 ;        ;        ; 10.928 ;
; A[3]        ; SRAM_CE_N     ; 16.847 ;        ;        ; 16.847 ;
; A[3]        ; SRAM_DQ[0]    ; 17.601 ; 17.601 ; 17.601 ; 17.601 ;
; A[3]        ; SRAM_DQ[1]    ; 17.611 ; 17.611 ; 17.611 ; 17.611 ;
; A[3]        ; SRAM_DQ[2]    ; 17.595 ; 17.595 ; 17.595 ; 17.595 ;
; A[3]        ; SRAM_DQ[3]    ; 17.605 ; 17.605 ; 17.605 ; 17.605 ;
; A[3]        ; SRAM_DQ[4]    ; 17.055 ; 17.055 ; 17.055 ; 17.055 ;
; A[3]        ; SRAM_DQ[5]    ; 17.055 ; 17.055 ; 17.055 ; 17.055 ;
; A[3]        ; SRAM_DQ[6]    ; 16.717 ; 16.717 ; 16.717 ; 16.717 ;
; A[3]        ; SRAM_DQ[7]    ; 17.025 ; 17.025 ; 17.025 ; 17.025 ;
; A[3]        ; SRAM_DQ[8]    ; 16.987 ; 16.987 ; 16.987 ; 16.987 ;
; A[3]        ; SRAM_DQ[9]    ; 16.987 ; 16.987 ; 16.987 ; 16.987 ;
; A[3]        ; SRAM_DQ[10]   ; 16.990 ; 16.990 ; 16.990 ; 16.990 ;
; A[3]        ; SRAM_DQ[11]   ; 16.982 ; 16.982 ; 16.982 ; 16.982 ;
; A[3]        ; SRAM_DQ[12]   ; 17.002 ; 17.002 ; 17.002 ; 17.002 ;
; A[3]        ; SRAM_DQ[13]   ; 17.000 ; 17.000 ; 17.000 ; 17.000 ;
; A[3]        ; SRAM_DQ[14]   ; 17.000 ; 17.000 ; 17.000 ; 17.000 ;
; A[3]        ; SRAM_DQ[15]   ; 16.987 ; 16.987 ; 16.987 ; 16.987 ;
; A[3]        ; U1OE_n        ;        ; 13.609 ; 13.609 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 17.046 ; 17.046 ;        ;
; A[4]        ; D[0]          ; 25.331 ; 25.331 ; 25.331 ; 25.331 ;
; A[4]        ; D[1]          ; 25.552 ; 25.552 ; 25.552 ; 25.552 ;
; A[4]        ; D[2]          ; 25.241 ; 25.241 ; 25.241 ; 25.241 ;
; A[4]        ; D[3]          ; 24.894 ; 24.894 ; 24.894 ; 24.894 ;
; A[4]        ; D[4]          ; 25.166 ; 25.166 ; 25.166 ; 25.166 ;
; A[4]        ; D[5]          ; 24.539 ; 24.539 ; 24.539 ; 24.539 ;
; A[4]        ; D[6]          ; 24.498 ; 24.498 ; 24.498 ; 24.498 ;
; A[4]        ; D[7]          ; 24.507 ; 24.507 ; 24.507 ; 24.507 ;
; A[4]        ; FL_ADDR[4]    ; 10.165 ;        ;        ; 10.165 ;
; A[4]        ; FL_ADDR[14]   ; 16.873 ; 16.873 ; 16.873 ; 16.873 ;
; A[4]        ; FL_ADDR[15]   ; 16.464 ; 16.464 ; 16.464 ; 16.464 ;
; A[4]        ; FL_ADDR[16]   ; 16.868 ; 16.868 ; 16.868 ; 16.868 ;
; A[4]        ; FL_ADDR[17]   ; 18.893 ;        ;        ; 18.893 ;
; A[4]        ; FL_CE_N       ; 17.022 ; 19.570 ; 19.570 ; 17.022 ;
; A[4]        ; LEDG[0]       ;        ; 15.868 ; 15.868 ;        ;
; A[4]        ; LEDG[1]       ;        ; 17.943 ; 17.943 ;        ;
; A[4]        ; LEDG[2]       ; 14.721 ;        ;        ; 14.721 ;
; A[4]        ; LEDG[3]       ; 15.832 ;        ;        ; 15.832 ;
; A[4]        ; LEDG[4]       ; 16.977 ;        ;        ; 16.977 ;
; A[4]        ; LEDG[5]       ; 17.324 ;        ;        ; 17.324 ;
; A[4]        ; LEDG[6]       ; 15.829 ;        ;        ; 15.829 ;
; A[4]        ; LEDR[6]       ; 13.371 ; 16.737 ; 16.737 ; 13.371 ;
; A[4]        ; LEDR[7]       ; 22.192 ; 19.346 ; 19.346 ; 22.192 ;
; A[4]        ; LEDR[8]       ;        ; 17.221 ; 17.221 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.498 ;        ;        ; 10.498 ;
; A[4]        ; SRAM_CE_N     ; 18.738 ;        ;        ; 18.738 ;
; A[4]        ; SRAM_DQ[0]    ; 19.852 ; 19.852 ; 19.852 ; 19.852 ;
; A[4]        ; SRAM_DQ[1]    ; 19.862 ; 19.862 ; 19.862 ; 19.862 ;
; A[4]        ; SRAM_DQ[2]    ; 19.846 ; 19.846 ; 19.846 ; 19.846 ;
; A[4]        ; SRAM_DQ[3]    ; 19.856 ; 19.856 ; 19.856 ; 19.856 ;
; A[4]        ; SRAM_DQ[4]    ; 19.306 ; 19.306 ; 19.306 ; 19.306 ;
; A[4]        ; SRAM_DQ[5]    ; 19.306 ; 19.306 ; 19.306 ; 19.306 ;
; A[4]        ; SRAM_DQ[6]    ; 18.968 ; 18.968 ; 18.968 ; 18.968 ;
; A[4]        ; SRAM_DQ[7]    ; 19.276 ; 19.276 ; 19.276 ; 19.276 ;
; A[4]        ; SRAM_DQ[8]    ; 19.238 ; 19.238 ; 19.238 ; 19.238 ;
; A[4]        ; SRAM_DQ[9]    ; 19.238 ; 19.238 ; 19.238 ; 19.238 ;
; A[4]        ; SRAM_DQ[10]   ; 19.241 ; 19.241 ; 19.241 ; 19.241 ;
; A[4]        ; SRAM_DQ[11]   ; 19.233 ; 19.233 ; 19.233 ; 19.233 ;
; A[4]        ; SRAM_DQ[12]   ; 19.253 ; 19.253 ; 19.253 ; 19.253 ;
; A[4]        ; SRAM_DQ[13]   ; 19.251 ; 19.251 ; 19.251 ; 19.251 ;
; A[4]        ; SRAM_DQ[14]   ; 19.251 ; 19.251 ; 19.251 ; 19.251 ;
; A[4]        ; SRAM_DQ[15]   ; 19.238 ; 19.238 ; 19.238 ; 19.238 ;
; A[4]        ; U1OE_n        ;        ; 16.692 ; 16.692 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 17.173 ; 17.173 ;        ;
; A[5]        ; D[0]          ; 25.458 ; 25.458 ; 25.458 ; 25.458 ;
; A[5]        ; D[1]          ; 25.679 ; 25.679 ; 25.679 ; 25.679 ;
; A[5]        ; D[2]          ; 25.368 ; 25.368 ; 25.368 ; 25.368 ;
; A[5]        ; D[3]          ; 25.021 ; 25.021 ; 25.021 ; 25.021 ;
; A[5]        ; D[4]          ; 25.293 ; 25.293 ; 25.293 ; 25.293 ;
; A[5]        ; D[5]          ; 24.666 ; 24.666 ; 24.666 ; 24.666 ;
; A[5]        ; D[6]          ; 24.625 ; 24.625 ; 24.625 ; 24.625 ;
; A[5]        ; D[7]          ; 24.634 ; 24.634 ; 24.634 ; 24.634 ;
; A[5]        ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]        ; FL_ADDR[14]   ; 17.000 ; 17.000 ; 17.000 ; 17.000 ;
; A[5]        ; FL_ADDR[15]   ; 16.591 ; 16.591 ; 16.591 ; 16.591 ;
; A[5]        ; FL_ADDR[16]   ; 16.995 ; 16.995 ; 16.995 ; 16.995 ;
; A[5]        ; FL_ADDR[17]   ; 19.020 ;        ;        ; 19.020 ;
; A[5]        ; FL_CE_N       ; 17.149 ; 19.697 ; 19.697 ; 17.149 ;
; A[5]        ; LEDG[0]       ;        ; 15.995 ; 15.995 ;        ;
; A[5]        ; LEDG[1]       ;        ; 18.070 ; 18.070 ;        ;
; A[5]        ; LEDG[2]       ; 14.848 ;        ;        ; 14.848 ;
; A[5]        ; LEDG[3]       ; 15.959 ;        ;        ; 15.959 ;
; A[5]        ; LEDG[4]       ; 17.104 ;        ;        ; 17.104 ;
; A[5]        ; LEDG[5]       ; 17.451 ;        ;        ; 17.451 ;
; A[5]        ; LEDG[6]       ; 15.956 ;        ;        ; 15.956 ;
; A[5]        ; LEDR[6]       ; 13.498 ; 16.864 ; 16.864 ; 13.498 ;
; A[5]        ; LEDR[7]       ; 22.319 ; 19.473 ; 19.473 ; 22.319 ;
; A[5]        ; LEDR[8]       ;        ; 17.348 ; 17.348 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.115 ;        ;        ; 10.115 ;
; A[5]        ; SRAM_CE_N     ; 18.865 ;        ;        ; 18.865 ;
; A[5]        ; SRAM_DQ[0]    ; 19.979 ; 19.979 ; 19.979 ; 19.979 ;
; A[5]        ; SRAM_DQ[1]    ; 19.989 ; 19.989 ; 19.989 ; 19.989 ;
; A[5]        ; SRAM_DQ[2]    ; 19.973 ; 19.973 ; 19.973 ; 19.973 ;
; A[5]        ; SRAM_DQ[3]    ; 19.983 ; 19.983 ; 19.983 ; 19.983 ;
; A[5]        ; SRAM_DQ[4]    ; 19.433 ; 19.433 ; 19.433 ; 19.433 ;
; A[5]        ; SRAM_DQ[5]    ; 19.433 ; 19.433 ; 19.433 ; 19.433 ;
; A[5]        ; SRAM_DQ[6]    ; 19.095 ; 19.095 ; 19.095 ; 19.095 ;
; A[5]        ; SRAM_DQ[7]    ; 19.403 ; 19.403 ; 19.403 ; 19.403 ;
; A[5]        ; SRAM_DQ[8]    ; 19.365 ; 19.365 ; 19.365 ; 19.365 ;
; A[5]        ; SRAM_DQ[9]    ; 19.365 ; 19.365 ; 19.365 ; 19.365 ;
; A[5]        ; SRAM_DQ[10]   ; 19.368 ; 19.368 ; 19.368 ; 19.368 ;
; A[5]        ; SRAM_DQ[11]   ; 19.360 ; 19.360 ; 19.360 ; 19.360 ;
; A[5]        ; SRAM_DQ[12]   ; 19.380 ; 19.380 ; 19.380 ; 19.380 ;
; A[5]        ; SRAM_DQ[13]   ; 19.378 ; 19.378 ; 19.378 ; 19.378 ;
; A[5]        ; SRAM_DQ[14]   ; 19.378 ; 19.378 ; 19.378 ; 19.378 ;
; A[5]        ; SRAM_DQ[15]   ; 19.365 ; 19.365 ; 19.365 ; 19.365 ;
; A[5]        ; U1OE_n        ;        ; 16.819 ; 16.819 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 17.988 ; 17.988 ;        ;
; A[6]        ; D[0]          ; 26.273 ; 26.273 ; 26.273 ; 26.273 ;
; A[6]        ; D[1]          ; 26.494 ; 26.494 ; 26.494 ; 26.494 ;
; A[6]        ; D[2]          ; 26.183 ; 26.183 ; 26.183 ; 26.183 ;
; A[6]        ; D[3]          ; 25.836 ; 25.836 ; 25.836 ; 25.836 ;
; A[6]        ; D[4]          ; 26.108 ; 26.108 ; 26.108 ; 26.108 ;
; A[6]        ; D[5]          ; 25.481 ; 25.481 ; 25.481 ; 25.481 ;
; A[6]        ; D[6]          ; 25.440 ; 25.440 ; 25.440 ; 25.440 ;
; A[6]        ; D[7]          ; 25.449 ; 25.449 ; 25.449 ; 25.449 ;
; A[6]        ; FL_ADDR[6]    ; 10.589 ;        ;        ; 10.589 ;
; A[6]        ; FL_ADDR[14]   ; 17.815 ; 17.815 ; 17.815 ; 17.815 ;
; A[6]        ; FL_ADDR[15]   ; 17.406 ; 17.406 ; 17.406 ; 17.406 ;
; A[6]        ; FL_ADDR[16]   ; 17.810 ; 17.810 ; 17.810 ; 17.810 ;
; A[6]        ; FL_ADDR[17]   ; 19.835 ;        ;        ; 19.835 ;
; A[6]        ; FL_CE_N       ; 17.964 ; 20.512 ; 20.512 ; 17.964 ;
; A[6]        ; LEDG[0]       ;        ; 16.810 ; 16.810 ;        ;
; A[6]        ; LEDG[1]       ;        ; 18.885 ; 18.885 ;        ;
; A[6]        ; LEDG[2]       ; 15.663 ;        ;        ; 15.663 ;
; A[6]        ; LEDG[3]       ; 16.774 ;        ;        ; 16.774 ;
; A[6]        ; LEDG[4]       ; 17.919 ;        ;        ; 17.919 ;
; A[6]        ; LEDG[5]       ; 18.266 ;        ;        ; 18.266 ;
; A[6]        ; LEDG[6]       ; 16.771 ;        ;        ; 16.771 ;
; A[6]        ; LEDR[6]       ; 14.313 ; 17.679 ; 17.679 ; 14.313 ;
; A[6]        ; LEDR[7]       ; 23.134 ; 20.288 ; 20.288 ; 23.134 ;
; A[6]        ; LEDR[8]       ;        ; 18.163 ; 18.163 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.589 ;        ;        ; 10.589 ;
; A[6]        ; SRAM_CE_N     ; 19.680 ;        ;        ; 19.680 ;
; A[6]        ; SRAM_DQ[0]    ; 20.794 ; 20.794 ; 20.794 ; 20.794 ;
; A[6]        ; SRAM_DQ[1]    ; 20.804 ; 20.804 ; 20.804 ; 20.804 ;
; A[6]        ; SRAM_DQ[2]    ; 20.788 ; 20.788 ; 20.788 ; 20.788 ;
; A[6]        ; SRAM_DQ[3]    ; 20.798 ; 20.798 ; 20.798 ; 20.798 ;
; A[6]        ; SRAM_DQ[4]    ; 20.248 ; 20.248 ; 20.248 ; 20.248 ;
; A[6]        ; SRAM_DQ[5]    ; 20.248 ; 20.248 ; 20.248 ; 20.248 ;
; A[6]        ; SRAM_DQ[6]    ; 19.910 ; 19.910 ; 19.910 ; 19.910 ;
; A[6]        ; SRAM_DQ[7]    ; 20.218 ; 20.218 ; 20.218 ; 20.218 ;
; A[6]        ; SRAM_DQ[8]    ; 20.180 ; 20.180 ; 20.180 ; 20.180 ;
; A[6]        ; SRAM_DQ[9]    ; 20.180 ; 20.180 ; 20.180 ; 20.180 ;
; A[6]        ; SRAM_DQ[10]   ; 20.183 ; 20.183 ; 20.183 ; 20.183 ;
; A[6]        ; SRAM_DQ[11]   ; 20.175 ; 20.175 ; 20.175 ; 20.175 ;
; A[6]        ; SRAM_DQ[12]   ; 20.195 ; 20.195 ; 20.195 ; 20.195 ;
; A[6]        ; SRAM_DQ[13]   ; 20.193 ; 20.193 ; 20.193 ; 20.193 ;
; A[6]        ; SRAM_DQ[14]   ; 20.193 ; 20.193 ; 20.193 ; 20.193 ;
; A[6]        ; SRAM_DQ[15]   ; 20.180 ; 20.180 ; 20.180 ; 20.180 ;
; A[6]        ; U1OE_n        ;        ; 17.634 ; 17.634 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 18.525 ; 18.525 ;        ;
; A[7]        ; D[0]          ; 26.810 ; 26.810 ; 26.810 ; 26.810 ;
; A[7]        ; D[1]          ; 27.031 ; 27.031 ; 27.031 ; 27.031 ;
; A[7]        ; D[2]          ; 26.720 ; 26.720 ; 26.720 ; 26.720 ;
; A[7]        ; D[3]          ; 26.373 ; 26.373 ; 26.373 ; 26.373 ;
; A[7]        ; D[4]          ; 26.645 ; 26.645 ; 26.645 ; 26.645 ;
; A[7]        ; D[5]          ; 26.018 ; 26.018 ; 26.018 ; 26.018 ;
; A[7]        ; D[6]          ; 25.977 ; 25.977 ; 25.977 ; 25.977 ;
; A[7]        ; D[7]          ; 25.986 ; 25.986 ; 25.986 ; 25.986 ;
; A[7]        ; FL_ADDR[7]    ; 10.917 ;        ;        ; 10.917 ;
; A[7]        ; FL_ADDR[14]   ; 18.352 ; 18.352 ; 18.352 ; 18.352 ;
; A[7]        ; FL_ADDR[15]   ; 17.943 ; 17.943 ; 17.943 ; 17.943 ;
; A[7]        ; FL_ADDR[16]   ; 18.347 ; 18.347 ; 18.347 ; 18.347 ;
; A[7]        ; FL_ADDR[17]   ; 20.372 ;        ;        ; 20.372 ;
; A[7]        ; FL_CE_N       ; 18.501 ; 21.049 ; 21.049 ; 18.501 ;
; A[7]        ; LEDG[0]       ;        ; 17.347 ; 17.347 ;        ;
; A[7]        ; LEDG[1]       ;        ; 19.422 ; 19.422 ;        ;
; A[7]        ; LEDG[2]       ; 16.200 ;        ;        ; 16.200 ;
; A[7]        ; LEDG[3]       ; 17.311 ;        ;        ; 17.311 ;
; A[7]        ; LEDG[4]       ; 18.456 ;        ;        ; 18.456 ;
; A[7]        ; LEDG[5]       ; 18.803 ;        ;        ; 18.803 ;
; A[7]        ; LEDG[6]       ; 17.308 ;        ;        ; 17.308 ;
; A[7]        ; LEDR[6]       ; 14.850 ; 18.216 ; 18.216 ; 14.850 ;
; A[7]        ; LEDR[7]       ; 23.671 ; 20.825 ; 20.825 ; 23.671 ;
; A[7]        ; LEDR[8]       ;        ; 18.700 ; 18.700 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.840 ;        ;        ; 10.840 ;
; A[7]        ; SRAM_CE_N     ; 20.217 ;        ;        ; 20.217 ;
; A[7]        ; SRAM_DQ[0]    ; 21.331 ; 21.331 ; 21.331 ; 21.331 ;
; A[7]        ; SRAM_DQ[1]    ; 21.341 ; 21.341 ; 21.341 ; 21.341 ;
; A[7]        ; SRAM_DQ[2]    ; 21.325 ; 21.325 ; 21.325 ; 21.325 ;
; A[7]        ; SRAM_DQ[3]    ; 21.335 ; 21.335 ; 21.335 ; 21.335 ;
; A[7]        ; SRAM_DQ[4]    ; 20.785 ; 20.785 ; 20.785 ; 20.785 ;
; A[7]        ; SRAM_DQ[5]    ; 20.785 ; 20.785 ; 20.785 ; 20.785 ;
; A[7]        ; SRAM_DQ[6]    ; 20.447 ; 20.447 ; 20.447 ; 20.447 ;
; A[7]        ; SRAM_DQ[7]    ; 20.755 ; 20.755 ; 20.755 ; 20.755 ;
; A[7]        ; SRAM_DQ[8]    ; 20.717 ; 20.717 ; 20.717 ; 20.717 ;
; A[7]        ; SRAM_DQ[9]    ; 20.717 ; 20.717 ; 20.717 ; 20.717 ;
; A[7]        ; SRAM_DQ[10]   ; 20.720 ; 20.720 ; 20.720 ; 20.720 ;
; A[7]        ; SRAM_DQ[11]   ; 20.712 ; 20.712 ; 20.712 ; 20.712 ;
; A[7]        ; SRAM_DQ[12]   ; 20.732 ; 20.732 ; 20.732 ; 20.732 ;
; A[7]        ; SRAM_DQ[13]   ; 20.730 ; 20.730 ; 20.730 ; 20.730 ;
; A[7]        ; SRAM_DQ[14]   ; 20.730 ; 20.730 ; 20.730 ; 20.730 ;
; A[7]        ; SRAM_DQ[15]   ; 20.717 ; 20.717 ; 20.717 ; 20.717 ;
; A[7]        ; U1OE_n        ;        ; 18.171 ; 18.171 ;        ;
; A[8]        ; D[0]          ; 26.286 ; 26.286 ; 26.286 ; 26.286 ;
; A[8]        ; D[1]          ; 26.507 ; 26.507 ; 26.507 ; 26.507 ;
; A[8]        ; D[2]          ; 26.196 ; 26.196 ; 26.196 ; 26.196 ;
; A[8]        ; D[3]          ; 25.849 ; 25.849 ; 25.849 ; 25.849 ;
; A[8]        ; D[4]          ; 26.121 ; 26.121 ; 26.121 ; 26.121 ;
; A[8]        ; D[5]          ; 25.494 ; 25.494 ; 25.494 ; 25.494 ;
; A[8]        ; D[6]          ; 25.453 ; 25.453 ; 25.453 ; 25.453 ;
; A[8]        ; D[7]          ; 25.462 ; 25.462 ; 25.462 ; 25.462 ;
; A[8]        ; FL_ADDR[8]    ; 11.083 ;        ;        ; 11.083 ;
; A[8]        ; FL_ADDR[14]   ; 17.828 ; 17.828 ; 17.828 ; 17.828 ;
; A[8]        ; FL_ADDR[15]   ; 17.419 ; 17.419 ; 17.419 ; 17.419 ;
; A[8]        ; FL_ADDR[16]   ; 17.823 ; 17.823 ; 17.823 ; 17.823 ;
; A[8]        ; FL_ADDR[17]   ; 19.848 ;        ;        ; 19.848 ;
; A[8]        ; FL_CE_N       ; 17.977 ; 20.525 ; 20.525 ; 17.977 ;
; A[8]        ; LEDG[0]       ;        ; 16.823 ; 16.823 ;        ;
; A[8]        ; LEDG[1]       ;        ; 18.898 ; 18.898 ;        ;
; A[8]        ; LEDG[2]       ; 15.676 ;        ;        ; 15.676 ;
; A[8]        ; LEDG[3]       ; 16.787 ;        ;        ; 16.787 ;
; A[8]        ; LEDG[4]       ; 17.932 ;        ;        ; 17.932 ;
; A[8]        ; LEDG[5]       ; 18.279 ;        ;        ; 18.279 ;
; A[8]        ; LEDG[6]       ; 16.784 ;        ;        ; 16.784 ;
; A[8]        ; LEDR[6]       ; 14.009 ; 17.692 ; 17.692 ; 14.009 ;
; A[8]        ; LEDR[7]       ; 23.147 ; 20.301 ; 20.301 ; 23.147 ;
; A[8]        ; LEDR[8]       ; 14.514 ; 18.176 ; 18.176 ; 14.514 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.522 ;        ;        ; 10.522 ;
; A[8]        ; SRAM_CE_N     ; 19.693 ;        ;        ; 19.693 ;
; A[8]        ; SRAM_DQ[0]    ; 20.807 ; 20.807 ; 20.807 ; 20.807 ;
; A[8]        ; SRAM_DQ[1]    ; 20.817 ; 20.817 ; 20.817 ; 20.817 ;
; A[8]        ; SRAM_DQ[2]    ; 20.801 ; 20.801 ; 20.801 ; 20.801 ;
; A[8]        ; SRAM_DQ[3]    ; 20.811 ; 20.811 ; 20.811 ; 20.811 ;
; A[8]        ; SRAM_DQ[4]    ; 20.261 ; 20.261 ; 20.261 ; 20.261 ;
; A[8]        ; SRAM_DQ[5]    ; 20.261 ; 20.261 ; 20.261 ; 20.261 ;
; A[8]        ; SRAM_DQ[6]    ; 19.923 ; 19.923 ; 19.923 ; 19.923 ;
; A[8]        ; SRAM_DQ[7]    ; 20.231 ; 20.231 ; 20.231 ; 20.231 ;
; A[8]        ; SRAM_DQ[8]    ; 20.193 ; 20.193 ; 20.193 ; 20.193 ;
; A[8]        ; SRAM_DQ[9]    ; 20.193 ; 20.193 ; 20.193 ; 20.193 ;
; A[8]        ; SRAM_DQ[10]   ; 20.196 ; 20.196 ; 20.196 ; 20.196 ;
; A[8]        ; SRAM_DQ[11]   ; 20.188 ; 20.188 ; 20.188 ; 20.188 ;
; A[8]        ; SRAM_DQ[12]   ; 20.208 ; 20.208 ; 20.208 ; 20.208 ;
; A[8]        ; SRAM_DQ[13]   ; 20.206 ; 20.206 ; 20.206 ; 20.206 ;
; A[8]        ; SRAM_DQ[14]   ; 20.206 ; 20.206 ; 20.206 ; 20.206 ;
; A[8]        ; SRAM_DQ[15]   ; 20.193 ; 20.193 ; 20.193 ; 20.193 ;
; A[9]        ; D[0]          ; 26.894 ; 26.894 ; 26.894 ; 26.894 ;
; A[9]        ; D[1]          ; 27.115 ; 27.115 ; 27.115 ; 27.115 ;
; A[9]        ; D[2]          ; 26.804 ; 26.804 ; 26.804 ; 26.804 ;
; A[9]        ; D[3]          ; 26.457 ; 26.457 ; 26.457 ; 26.457 ;
; A[9]        ; D[4]          ; 26.729 ; 26.729 ; 26.729 ; 26.729 ;
; A[9]        ; D[5]          ; 26.102 ; 26.102 ; 26.102 ; 26.102 ;
; A[9]        ; D[6]          ; 26.061 ; 26.061 ; 26.061 ; 26.061 ;
; A[9]        ; D[7]          ; 26.070 ; 26.070 ; 26.070 ; 26.070 ;
; A[9]        ; FL_ADDR[9]    ; 10.643 ;        ;        ; 10.643 ;
; A[9]        ; FL_ADDR[14]   ; 18.436 ; 18.436 ; 18.436 ; 18.436 ;
; A[9]        ; FL_ADDR[15]   ; 18.027 ; 18.027 ; 18.027 ; 18.027 ;
; A[9]        ; FL_ADDR[16]   ; 18.431 ; 18.431 ; 18.431 ; 18.431 ;
; A[9]        ; FL_ADDR[17]   ; 20.456 ;        ;        ; 20.456 ;
; A[9]        ; FL_CE_N       ; 18.585 ; 21.133 ; 21.133 ; 18.585 ;
; A[9]        ; LEDG[0]       ;        ; 17.431 ; 17.431 ;        ;
; A[9]        ; LEDG[1]       ;        ; 19.506 ; 19.506 ;        ;
; A[9]        ; LEDG[2]       ; 16.284 ;        ;        ; 16.284 ;
; A[9]        ; LEDG[3]       ; 17.395 ;        ;        ; 17.395 ;
; A[9]        ; LEDG[4]       ; 18.540 ;        ;        ; 18.540 ;
; A[9]        ; LEDG[5]       ; 18.887 ;        ;        ; 18.887 ;
; A[9]        ; LEDG[6]       ; 17.392 ;        ;        ; 17.392 ;
; A[9]        ; LEDR[6]       ; 14.617 ; 18.300 ; 18.300 ; 14.617 ;
; A[9]        ; LEDR[7]       ; 23.755 ; 20.909 ; 20.909 ; 23.755 ;
; A[9]        ; LEDR[8]       ; 15.581 ; 18.784 ; 18.784 ; 15.581 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.665 ;        ;        ; 10.665 ;
; A[9]        ; SRAM_CE_N     ; 20.301 ;        ;        ; 20.301 ;
; A[9]        ; SRAM_DQ[0]    ; 21.415 ; 21.415 ; 21.415 ; 21.415 ;
; A[9]        ; SRAM_DQ[1]    ; 21.425 ; 21.425 ; 21.425 ; 21.425 ;
; A[9]        ; SRAM_DQ[2]    ; 21.409 ; 21.409 ; 21.409 ; 21.409 ;
; A[9]        ; SRAM_DQ[3]    ; 21.419 ; 21.419 ; 21.419 ; 21.419 ;
; A[9]        ; SRAM_DQ[4]    ; 20.869 ; 20.869 ; 20.869 ; 20.869 ;
; A[9]        ; SRAM_DQ[5]    ; 20.869 ; 20.869 ; 20.869 ; 20.869 ;
; A[9]        ; SRAM_DQ[6]    ; 20.531 ; 20.531 ; 20.531 ; 20.531 ;
; A[9]        ; SRAM_DQ[7]    ; 20.839 ; 20.839 ; 20.839 ; 20.839 ;
; A[9]        ; SRAM_DQ[8]    ; 20.801 ; 20.801 ; 20.801 ; 20.801 ;
; A[9]        ; SRAM_DQ[9]    ; 20.801 ; 20.801 ; 20.801 ; 20.801 ;
; A[9]        ; SRAM_DQ[10]   ; 20.804 ; 20.804 ; 20.804 ; 20.804 ;
; A[9]        ; SRAM_DQ[11]   ; 20.796 ; 20.796 ; 20.796 ; 20.796 ;
; A[9]        ; SRAM_DQ[12]   ; 20.816 ; 20.816 ; 20.816 ; 20.816 ;
; A[9]        ; SRAM_DQ[13]   ; 20.814 ; 20.814 ; 20.814 ; 20.814 ;
; A[9]        ; SRAM_DQ[14]   ; 20.814 ; 20.814 ; 20.814 ; 20.814 ;
; A[9]        ; SRAM_DQ[15]   ; 20.801 ; 20.801 ; 20.801 ; 20.801 ;
; A[10]       ; D[0]          ; 26.525 ; 26.525 ; 26.525 ; 26.525 ;
; A[10]       ; D[1]          ; 26.746 ; 26.746 ; 26.746 ; 26.746 ;
; A[10]       ; D[2]          ; 26.435 ; 26.435 ; 26.435 ; 26.435 ;
; A[10]       ; D[3]          ; 26.088 ; 26.088 ; 26.088 ; 26.088 ;
; A[10]       ; D[4]          ; 26.360 ; 26.360 ; 26.360 ; 26.360 ;
; A[10]       ; D[5]          ; 25.733 ; 25.733 ; 25.733 ; 25.733 ;
; A[10]       ; D[6]          ; 25.692 ; 25.692 ; 25.692 ; 25.692 ;
; A[10]       ; D[7]          ; 25.701 ; 25.701 ; 25.701 ; 25.701 ;
; A[10]       ; FL_ADDR[10]   ; 11.087 ;        ;        ; 11.087 ;
; A[10]       ; FL_ADDR[14]   ; 18.067 ; 18.067 ; 18.067 ; 18.067 ;
; A[10]       ; FL_ADDR[15]   ; 17.658 ; 17.658 ; 17.658 ; 17.658 ;
; A[10]       ; FL_ADDR[16]   ; 18.062 ; 18.062 ; 18.062 ; 18.062 ;
; A[10]       ; FL_ADDR[17]   ; 20.087 ;        ;        ; 20.087 ;
; A[10]       ; FL_CE_N       ; 18.216 ; 20.764 ; 20.764 ; 18.216 ;
; A[10]       ; LEDG[0]       ;        ; 17.062 ; 17.062 ;        ;
; A[10]       ; LEDG[1]       ;        ; 19.137 ; 19.137 ;        ;
; A[10]       ; LEDG[2]       ; 15.915 ;        ;        ; 15.915 ;
; A[10]       ; LEDG[3]       ; 17.026 ;        ;        ; 17.026 ;
; A[10]       ; LEDG[4]       ; 18.171 ;        ;        ; 18.171 ;
; A[10]       ; LEDG[5]       ; 18.518 ;        ;        ; 18.518 ;
; A[10]       ; LEDG[6]       ; 17.023 ;        ;        ; 17.023 ;
; A[10]       ; LEDR[6]       ; 14.088 ; 17.931 ; 17.931 ; 14.088 ;
; A[10]       ; LEDR[7]       ; 23.386 ; 20.540 ; 20.540 ; 23.386 ;
; A[10]       ; LEDR[8]       ; 15.362 ; 18.415 ; 18.415 ; 15.362 ;
; A[10]       ; SRAM_ADDR[10] ; 10.888 ;        ;        ; 10.888 ;
; A[10]       ; SRAM_CE_N     ; 19.932 ;        ;        ; 19.932 ;
; A[10]       ; SRAM_DQ[0]    ; 21.046 ; 21.046 ; 21.046 ; 21.046 ;
; A[10]       ; SRAM_DQ[1]    ; 21.056 ; 21.056 ; 21.056 ; 21.056 ;
; A[10]       ; SRAM_DQ[2]    ; 21.040 ; 21.040 ; 21.040 ; 21.040 ;
; A[10]       ; SRAM_DQ[3]    ; 21.050 ; 21.050 ; 21.050 ; 21.050 ;
; A[10]       ; SRAM_DQ[4]    ; 20.500 ; 20.500 ; 20.500 ; 20.500 ;
; A[10]       ; SRAM_DQ[5]    ; 20.500 ; 20.500 ; 20.500 ; 20.500 ;
; A[10]       ; SRAM_DQ[6]    ; 20.162 ; 20.162 ; 20.162 ; 20.162 ;
; A[10]       ; SRAM_DQ[7]    ; 20.470 ; 20.470 ; 20.470 ; 20.470 ;
; A[10]       ; SRAM_DQ[8]    ; 20.432 ; 20.432 ; 20.432 ; 20.432 ;
; A[10]       ; SRAM_DQ[9]    ; 20.432 ; 20.432 ; 20.432 ; 20.432 ;
; A[10]       ; SRAM_DQ[10]   ; 20.435 ; 20.435 ; 20.435 ; 20.435 ;
; A[10]       ; SRAM_DQ[11]   ; 20.427 ; 20.427 ; 20.427 ; 20.427 ;
; A[10]       ; SRAM_DQ[12]   ; 20.447 ; 20.447 ; 20.447 ; 20.447 ;
; A[10]       ; SRAM_DQ[13]   ; 20.445 ; 20.445 ; 20.445 ; 20.445 ;
; A[10]       ; SRAM_DQ[14]   ; 20.445 ; 20.445 ; 20.445 ; 20.445 ;
; A[10]       ; SRAM_DQ[15]   ; 20.432 ; 20.432 ; 20.432 ; 20.432 ;
; A[11]       ; D[0]          ; 26.996 ; 26.996 ; 26.996 ; 26.996 ;
; A[11]       ; D[1]          ; 27.217 ; 27.217 ; 27.217 ; 27.217 ;
; A[11]       ; D[2]          ; 26.906 ; 26.906 ; 26.906 ; 26.906 ;
; A[11]       ; D[3]          ; 26.559 ; 26.559 ; 26.559 ; 26.559 ;
; A[11]       ; D[4]          ; 26.831 ; 26.831 ; 26.831 ; 26.831 ;
; A[11]       ; D[5]          ; 26.204 ; 26.204 ; 26.204 ; 26.204 ;
; A[11]       ; D[6]          ; 26.163 ; 26.163 ; 26.163 ; 26.163 ;
; A[11]       ; D[7]          ; 26.172 ; 26.172 ; 26.172 ; 26.172 ;
; A[11]       ; FL_ADDR[11]   ; 10.544 ;        ;        ; 10.544 ;
; A[11]       ; FL_ADDR[14]   ; 18.538 ; 18.538 ; 18.538 ; 18.538 ;
; A[11]       ; FL_ADDR[15]   ; 18.129 ; 18.129 ; 18.129 ; 18.129 ;
; A[11]       ; FL_ADDR[16]   ; 18.533 ; 18.533 ; 18.533 ; 18.533 ;
; A[11]       ; FL_ADDR[17]   ; 20.558 ;        ;        ; 20.558 ;
; A[11]       ; FL_CE_N       ; 18.687 ; 21.235 ; 21.235 ; 18.687 ;
; A[11]       ; LEDG[0]       ;        ; 17.533 ; 17.533 ;        ;
; A[11]       ; LEDG[1]       ;        ; 19.608 ; 19.608 ;        ;
; A[11]       ; LEDG[2]       ; 16.386 ;        ;        ; 16.386 ;
; A[11]       ; LEDG[3]       ; 17.497 ;        ;        ; 17.497 ;
; A[11]       ; LEDG[4]       ; 18.642 ;        ;        ; 18.642 ;
; A[11]       ; LEDG[5]       ; 18.989 ;        ;        ; 18.989 ;
; A[11]       ; LEDG[6]       ; 17.494 ;        ;        ; 17.494 ;
; A[11]       ; LEDR[6]       ; 14.719 ; 18.402 ; 18.402 ; 14.719 ;
; A[11]       ; LEDR[7]       ; 23.857 ; 21.011 ; 21.011 ; 23.857 ;
; A[11]       ; LEDR[8]       ; 13.666 ; 18.886 ; 18.886 ; 13.666 ;
; A[11]       ; SRAM_ADDR[11] ; 10.879 ;        ;        ; 10.879 ;
; A[11]       ; SRAM_CE_N     ; 20.403 ;        ;        ; 20.403 ;
; A[11]       ; SRAM_DQ[0]    ; 21.517 ; 21.517 ; 21.517 ; 21.517 ;
; A[11]       ; SRAM_DQ[1]    ; 21.527 ; 21.527 ; 21.527 ; 21.527 ;
; A[11]       ; SRAM_DQ[2]    ; 21.511 ; 21.511 ; 21.511 ; 21.511 ;
; A[11]       ; SRAM_DQ[3]    ; 21.521 ; 21.521 ; 21.521 ; 21.521 ;
; A[11]       ; SRAM_DQ[4]    ; 20.971 ; 20.971 ; 20.971 ; 20.971 ;
; A[11]       ; SRAM_DQ[5]    ; 20.971 ; 20.971 ; 20.971 ; 20.971 ;
; A[11]       ; SRAM_DQ[6]    ; 20.633 ; 20.633 ; 20.633 ; 20.633 ;
; A[11]       ; SRAM_DQ[7]    ; 20.941 ; 20.941 ; 20.941 ; 20.941 ;
; A[11]       ; SRAM_DQ[8]    ; 20.903 ; 20.903 ; 20.903 ; 20.903 ;
; A[11]       ; SRAM_DQ[9]    ; 20.903 ; 20.903 ; 20.903 ; 20.903 ;
; A[11]       ; SRAM_DQ[10]   ; 20.906 ; 20.906 ; 20.906 ; 20.906 ;
; A[11]       ; SRAM_DQ[11]   ; 20.898 ; 20.898 ; 20.898 ; 20.898 ;
; A[11]       ; SRAM_DQ[12]   ; 20.918 ; 20.918 ; 20.918 ; 20.918 ;
; A[11]       ; SRAM_DQ[13]   ; 20.916 ; 20.916 ; 20.916 ; 20.916 ;
; A[11]       ; SRAM_DQ[14]   ; 20.916 ; 20.916 ; 20.916 ; 20.916 ;
; A[11]       ; SRAM_DQ[15]   ; 20.903 ; 20.903 ; 20.903 ; 20.903 ;
; A[12]       ; D[0]          ; 26.448 ; 26.448 ; 26.448 ; 26.448 ;
; A[12]       ; D[1]          ; 26.669 ; 26.669 ; 26.669 ; 26.669 ;
; A[12]       ; D[2]          ; 26.358 ; 26.358 ; 26.358 ; 26.358 ;
; A[12]       ; D[3]          ; 26.011 ; 26.011 ; 26.011 ; 26.011 ;
; A[12]       ; D[4]          ; 26.283 ; 26.283 ; 26.283 ; 26.283 ;
; A[12]       ; D[5]          ; 25.656 ; 25.656 ; 25.656 ; 25.656 ;
; A[12]       ; D[6]          ; 25.615 ; 25.615 ; 25.615 ; 25.615 ;
; A[12]       ; D[7]          ; 25.624 ; 25.624 ; 25.624 ; 25.624 ;
; A[12]       ; FL_ADDR[12]   ; 10.784 ;        ;        ; 10.784 ;
; A[12]       ; FL_ADDR[14]   ; 17.990 ; 17.990 ; 17.990 ; 17.990 ;
; A[12]       ; FL_ADDR[15]   ; 17.581 ; 17.581 ; 17.581 ; 17.581 ;
; A[12]       ; FL_ADDR[16]   ; 17.985 ; 17.985 ; 17.985 ; 17.985 ;
; A[12]       ; FL_ADDR[17]   ; 20.010 ;        ;        ; 20.010 ;
; A[12]       ; FL_CE_N       ; 18.139 ; 20.687 ; 20.687 ; 18.139 ;
; A[12]       ; LEDG[0]       ;        ; 16.985 ; 16.985 ;        ;
; A[12]       ; LEDG[1]       ;        ; 19.060 ; 19.060 ;        ;
; A[12]       ; LEDG[2]       ; 15.838 ;        ;        ; 15.838 ;
; A[12]       ; LEDG[3]       ; 16.949 ;        ;        ; 16.949 ;
; A[12]       ; LEDG[4]       ; 18.094 ;        ;        ; 18.094 ;
; A[12]       ; LEDG[5]       ; 18.441 ;        ;        ; 18.441 ;
; A[12]       ; LEDG[6]       ; 16.946 ;        ;        ; 16.946 ;
; A[12]       ; LEDR[6]       ; 14.171 ; 17.854 ; 17.854 ; 14.171 ;
; A[12]       ; LEDR[7]       ; 23.309 ; 20.463 ; 20.463 ; 23.309 ;
; A[12]       ; LEDR[8]       ; 13.685 ; 18.338 ; 18.338 ; 13.685 ;
; A[12]       ; SRAM_ADDR[12] ; 11.246 ;        ;        ; 11.246 ;
; A[12]       ; SRAM_CE_N     ; 19.855 ;        ;        ; 19.855 ;
; A[12]       ; SRAM_DQ[0]    ; 20.969 ; 20.969 ; 20.969 ; 20.969 ;
; A[12]       ; SRAM_DQ[1]    ; 20.979 ; 20.979 ; 20.979 ; 20.979 ;
; A[12]       ; SRAM_DQ[2]    ; 20.963 ; 20.963 ; 20.963 ; 20.963 ;
; A[12]       ; SRAM_DQ[3]    ; 20.973 ; 20.973 ; 20.973 ; 20.973 ;
; A[12]       ; SRAM_DQ[4]    ; 20.423 ; 20.423 ; 20.423 ; 20.423 ;
; A[12]       ; SRAM_DQ[5]    ; 20.423 ; 20.423 ; 20.423 ; 20.423 ;
; A[12]       ; SRAM_DQ[6]    ; 20.085 ; 20.085 ; 20.085 ; 20.085 ;
; A[12]       ; SRAM_DQ[7]    ; 20.393 ; 20.393 ; 20.393 ; 20.393 ;
; A[12]       ; SRAM_DQ[8]    ; 20.355 ; 20.355 ; 20.355 ; 20.355 ;
; A[12]       ; SRAM_DQ[9]    ; 20.355 ; 20.355 ; 20.355 ; 20.355 ;
; A[12]       ; SRAM_DQ[10]   ; 20.358 ; 20.358 ; 20.358 ; 20.358 ;
; A[12]       ; SRAM_DQ[11]   ; 20.350 ; 20.350 ; 20.350 ; 20.350 ;
; A[12]       ; SRAM_DQ[12]   ; 20.370 ; 20.370 ; 20.370 ; 20.370 ;
; A[12]       ; SRAM_DQ[13]   ; 20.368 ; 20.368 ; 20.368 ; 20.368 ;
; A[12]       ; SRAM_DQ[14]   ; 20.368 ; 20.368 ; 20.368 ; 20.368 ;
; A[12]       ; SRAM_DQ[15]   ; 20.355 ; 20.355 ; 20.355 ; 20.355 ;
; A[13]       ; D[0]          ; 27.423 ; 27.423 ; 27.423 ; 27.423 ;
; A[13]       ; D[1]          ; 27.644 ; 27.644 ; 27.644 ; 27.644 ;
; A[13]       ; D[2]          ; 27.333 ; 27.333 ; 27.333 ; 27.333 ;
; A[13]       ; D[3]          ; 26.986 ; 26.986 ; 26.986 ; 26.986 ;
; A[13]       ; D[4]          ; 27.258 ; 27.258 ; 27.258 ; 27.258 ;
; A[13]       ; D[5]          ; 26.631 ; 26.631 ; 26.631 ; 26.631 ;
; A[13]       ; D[6]          ; 26.590 ; 26.590 ; 26.590 ; 26.590 ;
; A[13]       ; D[7]          ; 26.599 ; 26.599 ; 26.599 ; 26.599 ;
; A[13]       ; FL_ADDR[13]   ; 11.417 ;        ;        ; 11.417 ;
; A[13]       ; FL_ADDR[14]   ; 18.965 ; 18.965 ; 18.965 ; 18.965 ;
; A[13]       ; FL_ADDR[15]   ; 18.556 ; 18.556 ; 18.556 ; 18.556 ;
; A[13]       ; FL_ADDR[16]   ; 18.960 ; 18.960 ; 18.960 ; 18.960 ;
; A[13]       ; FL_ADDR[17]   ; 20.985 ;        ;        ; 20.985 ;
; A[13]       ; FL_CE_N       ; 19.114 ; 21.662 ; 21.662 ; 19.114 ;
; A[13]       ; LEDG[0]       ;        ; 17.960 ; 17.960 ;        ;
; A[13]       ; LEDG[1]       ;        ; 20.035 ; 20.035 ;        ;
; A[13]       ; LEDG[2]       ; 16.813 ;        ;        ; 16.813 ;
; A[13]       ; LEDG[3]       ; 17.924 ;        ;        ; 17.924 ;
; A[13]       ; LEDG[4]       ; 19.069 ;        ;        ; 19.069 ;
; A[13]       ; LEDG[5]       ; 19.416 ;        ;        ; 19.416 ;
; A[13]       ; LEDG[6]       ; 17.921 ;        ;        ; 17.921 ;
; A[13]       ; LEDR[6]       ; 14.986 ; 18.829 ; 18.829 ; 14.986 ;
; A[13]       ; LEDR[7]       ; 24.284 ; 21.438 ; 21.438 ; 24.284 ;
; A[13]       ; LEDR[8]       ; 15.098 ; 19.313 ; 19.313 ; 15.098 ;
; A[13]       ; SRAM_ADDR[13] ; 11.189 ;        ;        ; 11.189 ;
; A[13]       ; SRAM_CE_N     ; 20.830 ;        ;        ; 20.830 ;
; A[13]       ; SRAM_DQ[0]    ; 21.944 ; 21.944 ; 21.944 ; 21.944 ;
; A[13]       ; SRAM_DQ[1]    ; 21.954 ; 21.954 ; 21.954 ; 21.954 ;
; A[13]       ; SRAM_DQ[2]    ; 21.938 ; 21.938 ; 21.938 ; 21.938 ;
; A[13]       ; SRAM_DQ[3]    ; 21.948 ; 21.948 ; 21.948 ; 21.948 ;
; A[13]       ; SRAM_DQ[4]    ; 21.398 ; 21.398 ; 21.398 ; 21.398 ;
; A[13]       ; SRAM_DQ[5]    ; 21.398 ; 21.398 ; 21.398 ; 21.398 ;
; A[13]       ; SRAM_DQ[6]    ; 21.060 ; 21.060 ; 21.060 ; 21.060 ;
; A[13]       ; SRAM_DQ[7]    ; 21.368 ; 21.368 ; 21.368 ; 21.368 ;
; A[13]       ; SRAM_DQ[8]    ; 21.330 ; 21.330 ; 21.330 ; 21.330 ;
; A[13]       ; SRAM_DQ[9]    ; 21.330 ; 21.330 ; 21.330 ; 21.330 ;
; A[13]       ; SRAM_DQ[10]   ; 21.333 ; 21.333 ; 21.333 ; 21.333 ;
; A[13]       ; SRAM_DQ[11]   ; 21.325 ; 21.325 ; 21.325 ; 21.325 ;
; A[13]       ; SRAM_DQ[12]   ; 21.345 ; 21.345 ; 21.345 ; 21.345 ;
; A[13]       ; SRAM_DQ[13]   ; 21.343 ; 21.343 ; 21.343 ; 21.343 ;
; A[13]       ; SRAM_DQ[14]   ; 21.343 ; 21.343 ; 21.343 ; 21.343 ;
; A[13]       ; SRAM_DQ[15]   ; 21.330 ; 21.330 ; 21.330 ; 21.330 ;
; A[14]       ; D[0]          ; 26.374 ; 26.374 ; 26.374 ; 26.374 ;
; A[14]       ; D[1]          ; 26.595 ; 26.595 ; 26.595 ; 26.595 ;
; A[14]       ; D[2]          ; 26.284 ; 26.284 ; 26.284 ; 26.284 ;
; A[14]       ; D[3]          ; 25.937 ; 25.937 ; 25.937 ; 25.937 ;
; A[14]       ; D[4]          ; 26.209 ; 26.209 ; 26.209 ; 26.209 ;
; A[14]       ; D[5]          ; 25.582 ; 25.582 ; 25.582 ; 25.582 ;
; A[14]       ; D[6]          ; 25.541 ; 25.541 ; 25.541 ; 25.541 ;
; A[14]       ; D[7]          ; 25.550 ; 25.550 ; 25.550 ; 25.550 ;
; A[14]       ; FL_ADDR[14]   ; 17.916 ; 17.916 ; 17.916 ; 17.916 ;
; A[14]       ; FL_ADDR[15]   ; 17.507 ; 17.507 ; 17.507 ; 17.507 ;
; A[14]       ; FL_ADDR[16]   ; 17.911 ; 17.911 ; 17.911 ; 17.911 ;
; A[14]       ; FL_ADDR[17]   ; 19.936 ; 19.850 ; 19.850 ; 19.936 ;
; A[14]       ; FL_CE_N       ; 19.555 ; 20.613 ; 20.613 ; 19.555 ;
; A[14]       ; LEDG[0]       ; 15.853 ; 16.911 ; 16.911 ; 15.853 ;
; A[14]       ; LEDG[1]       ; 18.763 ; 18.986 ; 18.986 ; 18.763 ;
; A[14]       ; LEDG[2]       ; 15.764 ;        ;        ; 15.764 ;
; A[14]       ; LEDG[3]       ; 16.875 ; 15.817 ; 15.817 ; 16.875 ;
; A[14]       ; LEDG[4]       ; 18.020 ; 17.359 ; 17.359 ; 18.020 ;
; A[14]       ; LEDG[5]       ; 18.367 ; 17.889 ; 17.889 ; 18.367 ;
; A[14]       ; LEDG[6]       ; 17.794 ; 17.794 ; 17.794 ; 17.794 ;
; A[14]       ; LEDR[6]       ; 17.829 ; 17.829 ; 17.829 ; 17.829 ;
; A[14]       ; LEDR[7]       ; 23.235 ; 20.389 ; 20.389 ; 23.235 ;
; A[14]       ; LEDR[8]       ; 17.206 ; 18.264 ; 18.264 ; 17.206 ;
; A[14]       ; SRAM_ADDR[14] ; 17.208 ; 17.208 ; 17.208 ; 17.208 ;
; A[14]       ; SRAM_ADDR[15] ; 18.593 ; 18.593 ; 18.593 ; 18.593 ;
; A[14]       ; SRAM_ADDR[16] ; 19.313 ; 19.313 ; 19.313 ; 19.313 ;
; A[14]       ; SRAM_ADDR[17] ; 18.737 ; 18.737 ; 18.737 ; 18.737 ;
; A[14]       ; SRAM_CE_N     ; 19.781 ; 19.558 ; 19.558 ; 19.781 ;
; A[14]       ; SRAM_DQ[0]    ; 21.106 ; 21.106 ; 21.106 ; 21.106 ;
; A[14]       ; SRAM_DQ[1]    ; 21.116 ; 21.116 ; 21.116 ; 21.116 ;
; A[14]       ; SRAM_DQ[2]    ; 21.100 ; 21.100 ; 21.100 ; 21.100 ;
; A[14]       ; SRAM_DQ[3]    ; 21.110 ; 21.110 ; 21.110 ; 21.110 ;
; A[14]       ; SRAM_DQ[4]    ; 20.560 ; 20.560 ; 20.560 ; 20.560 ;
; A[14]       ; SRAM_DQ[5]    ; 20.560 ; 20.560 ; 20.560 ; 20.560 ;
; A[14]       ; SRAM_DQ[6]    ; 20.222 ; 20.222 ; 20.222 ; 20.222 ;
; A[14]       ; SRAM_DQ[7]    ; 20.530 ; 20.530 ; 20.530 ; 20.530 ;
; A[14]       ; SRAM_DQ[8]    ; 20.440 ; 20.440 ; 20.440 ; 20.440 ;
; A[14]       ; SRAM_DQ[9]    ; 20.440 ; 20.440 ; 20.440 ; 20.440 ;
; A[14]       ; SRAM_DQ[10]   ; 20.443 ; 20.443 ; 20.443 ; 20.443 ;
; A[14]       ; SRAM_DQ[11]   ; 20.435 ; 20.435 ; 20.435 ; 20.435 ;
; A[14]       ; SRAM_DQ[12]   ; 20.455 ; 20.455 ; 20.455 ; 20.455 ;
; A[14]       ; SRAM_DQ[13]   ; 20.453 ; 20.453 ; 20.453 ; 20.453 ;
; A[14]       ; SRAM_DQ[14]   ; 20.453 ; 20.453 ; 20.453 ; 20.453 ;
; A[14]       ; SRAM_DQ[15]   ; 20.440 ; 20.440 ; 20.440 ; 20.440 ;
; A[14]       ; SRAM_LB_N     ; 19.764 ; 19.764 ; 19.764 ; 19.764 ;
; A[14]       ; SRAM_UB_N     ; 20.303 ; 20.303 ; 20.303 ; 20.303 ;
; A[15]       ; D[0]          ; 24.489 ; 24.489 ; 24.489 ; 24.489 ;
; A[15]       ; D[1]          ; 24.868 ; 24.868 ; 24.868 ; 24.868 ;
; A[15]       ; D[2]          ; 23.376 ; 23.376 ; 23.376 ; 23.376 ;
; A[15]       ; D[3]          ; 23.296 ; 23.296 ; 23.296 ; 23.296 ;
; A[15]       ; D[4]          ; 24.482 ; 24.482 ; 24.482 ; 24.482 ;
; A[15]       ; D[5]          ; 23.003 ; 23.003 ; 23.003 ; 23.003 ;
; A[15]       ; D[6]          ; 23.287 ; 23.287 ; 23.287 ; 23.287 ;
; A[15]       ; D[7]          ; 22.782 ; 22.782 ; 22.782 ; 22.782 ;
; A[15]       ; FL_ADDR[14]   ; 15.276 ; 15.276 ; 15.276 ; 15.276 ;
; A[15]       ; FL_ADDR[15]   ; 14.867 ; 14.867 ; 14.867 ; 14.867 ;
; A[15]       ; FL_ADDR[16]   ; 15.271 ; 15.271 ; 15.271 ; 15.271 ;
; A[15]       ; FL_ADDR[17]   ; 18.344 ; 18.344 ; 18.344 ; 18.344 ;
; A[15]       ; FL_CE_N       ; 17.973 ; 17.973 ; 17.973 ; 17.973 ;
; A[15]       ; LEDG[0]       ; 14.271 ; 14.271 ; 14.271 ; 14.271 ;
; A[15]       ; LEDG[1]       ; 17.257 ; 17.257 ; 17.257 ; 17.257 ;
; A[15]       ; LEDG[2]       ; 12.417 ;        ;        ; 12.417 ;
; A[15]       ; LEDG[3]       ; 14.235 ; 14.235 ; 14.235 ; 14.235 ;
; A[15]       ; LEDG[4]       ; 15.853 ; 15.853 ; 15.853 ; 15.853 ;
; A[15]       ; LEDG[5]       ; 16.383 ; 16.383 ; 16.383 ; 16.383 ;
; A[15]       ; LEDG[6]       ; 16.288 ; 16.288 ; 16.288 ; 16.288 ;
; A[15]       ; LEDR[6]       ; 16.323 ; 16.323 ; 16.323 ; 16.323 ;
; A[15]       ; LEDR[7]       ; 18.373 ; 20.327 ; 20.327 ; 18.373 ;
; A[15]       ; LEDR[8]       ; 15.624 ; 15.624 ; 15.624 ; 15.624 ;
; A[15]       ; SRAM_ADDR[14] ; 13.319 ; 13.319 ; 13.319 ; 13.319 ;
; A[15]       ; SRAM_ADDR[15] ; 16.915 ; 16.915 ; 16.915 ; 16.915 ;
; A[15]       ; SRAM_ADDR[16] ; 17.663 ; 17.663 ; 17.663 ; 17.663 ;
; A[15]       ; SRAM_ADDR[17] ; 17.398 ; 17.398 ; 17.398 ; 17.398 ;
; A[15]       ; SRAM_CE_N     ; 18.052 ; 18.052 ; 18.052 ; 18.052 ;
; A[15]       ; SRAM_DQ[0]    ; 19.767 ; 19.767 ; 19.767 ; 19.767 ;
; A[15]       ; SRAM_DQ[1]    ; 19.777 ; 19.777 ; 19.777 ; 19.777 ;
; A[15]       ; SRAM_DQ[2]    ; 19.761 ; 19.761 ; 19.761 ; 19.761 ;
; A[15]       ; SRAM_DQ[3]    ; 19.771 ; 19.771 ; 19.771 ; 19.771 ;
; A[15]       ; SRAM_DQ[4]    ; 19.221 ; 19.221 ; 19.221 ; 19.221 ;
; A[15]       ; SRAM_DQ[5]    ; 19.221 ; 19.221 ; 19.221 ; 19.221 ;
; A[15]       ; SRAM_DQ[6]    ; 18.883 ; 18.883 ; 18.883 ; 18.883 ;
; A[15]       ; SRAM_DQ[7]    ; 19.191 ; 19.191 ; 19.191 ; 19.191 ;
; A[15]       ; SRAM_DQ[8]    ; 19.101 ; 19.101 ; 19.101 ; 19.101 ;
; A[15]       ; SRAM_DQ[9]    ; 19.101 ; 19.101 ; 19.101 ; 19.101 ;
; A[15]       ; SRAM_DQ[10]   ; 19.104 ; 19.104 ; 19.104 ; 19.104 ;
; A[15]       ; SRAM_DQ[11]   ; 19.096 ; 19.096 ; 19.096 ; 19.096 ;
; A[15]       ; SRAM_DQ[12]   ; 19.116 ; 19.116 ; 19.116 ; 19.116 ;
; A[15]       ; SRAM_DQ[13]   ; 19.114 ; 19.114 ; 19.114 ; 19.114 ;
; A[15]       ; SRAM_DQ[14]   ; 19.114 ; 19.114 ; 19.114 ; 19.114 ;
; A[15]       ; SRAM_DQ[15]   ; 19.101 ; 19.101 ; 19.101 ; 19.101 ;
; A[15]       ; SRAM_LB_N     ; 18.425 ; 18.425 ; 18.425 ; 18.425 ;
; A[15]       ; SRAM_UB_N     ; 18.964 ; 18.964 ; 18.964 ; 18.964 ;
; D[0]        ; SRAM_DQ[0]    ; 10.966 ;        ;        ; 10.966 ;
; D[0]        ; SRAM_DQ[8]    ; 10.947 ;        ;        ; 10.947 ;
; D[1]        ; SRAM_DQ[1]    ; 11.359 ;        ;        ; 11.359 ;
; D[1]        ; SRAM_DQ[9]    ; 11.311 ;        ;        ; 11.311 ;
; D[2]        ; SRAM_DQ[2]    ; 11.406 ;        ;        ; 11.406 ;
; D[2]        ; SRAM_DQ[10]   ; 11.383 ;        ;        ; 11.383 ;
; D[3]        ; SRAM_DQ[3]    ; 10.655 ;        ;        ; 10.655 ;
; D[3]        ; SRAM_DQ[11]   ; 10.880 ;        ;        ; 10.880 ;
; D[4]        ; SRAM_DQ[4]    ; 10.815 ;        ;        ; 10.815 ;
; D[4]        ; SRAM_DQ[12]   ; 10.599 ;        ;        ; 10.599 ;
; D[5]        ; SRAM_DQ[5]    ; 10.534 ;        ;        ; 10.534 ;
; D[5]        ; SRAM_DQ[13]   ; 10.516 ;        ;        ; 10.516 ;
; D[6]        ; SRAM_DQ[6]    ; 10.431 ;        ;        ; 10.431 ;
; D[6]        ; SRAM_DQ[14]   ; 10.436 ;        ;        ; 10.436 ;
; D[7]        ; SRAM_DQ[7]    ; 10.661 ;        ;        ; 10.661 ;
; D[7]        ; SRAM_DQ[15]   ; 10.085 ;        ;        ; 10.085 ;
; FL_DQ[0]    ; D[0]          ; 15.274 ; 15.274 ; 15.274 ; 15.274 ;
; FL_DQ[1]    ; D[1]          ; 15.133 ; 15.133 ; 15.133 ; 15.133 ;
; FL_DQ[2]    ; D[2]          ; 14.359 ;        ;        ; 14.359 ;
; FL_DQ[3]    ; D[3]          ; 14.019 ; 14.019 ; 14.019 ; 14.019 ;
; FL_DQ[4]    ; D[4]          ; 13.994 ; 13.994 ; 13.994 ; 13.994 ;
; FL_DQ[5]    ; D[5]          ; 14.402 ; 14.402 ; 14.402 ; 14.402 ;
; FL_DQ[6]    ; D[6]          ; 15.119 ; 15.119 ; 15.119 ; 15.119 ;
; FL_DQ[7]    ; D[7]          ; 14.426 ; 14.426 ; 14.426 ; 14.426 ;
; IORQ_n      ; BUSDIR_n      ; 12.522 ;        ;        ; 12.522 ;
; IORQ_n      ; D[0]          ; 20.686 ; 20.686 ; 20.686 ; 20.686 ;
; IORQ_n      ; D[1]          ; 21.720 ; 21.720 ; 21.720 ; 21.720 ;
; IORQ_n      ; D[2]          ; 20.335 ; 20.335 ; 20.335 ; 20.335 ;
; IORQ_n      ; D[3]          ; 19.979 ; 19.979 ; 19.979 ; 19.979 ;
; IORQ_n      ; D[4]          ; 21.092 ; 21.092 ; 21.092 ; 21.092 ;
; IORQ_n      ; D[5]          ; 16.441 ; 16.441 ; 16.441 ; 16.441 ;
; IORQ_n      ; D[6]          ; 16.661 ; 16.661 ; 16.661 ; 16.661 ;
; IORQ_n      ; D[7]          ; 16.155 ; 16.155 ; 16.155 ; 16.155 ;
; IORQ_n      ; U1OE_n        ; 14.321 ;        ;        ; 14.321 ;
; KEY[0]      ; LEDR[9]       ;        ; 11.847 ; 11.847 ;        ;
; KEY[0]      ; WAIT_n        ; 13.497 ; 13.497 ; 13.497 ; 13.497 ;
; M1_n        ; BUSDIR_n      ;        ; 12.091 ; 12.091 ;        ;
; M1_n        ; D[0]          ; 20.267 ; 20.267 ; 20.267 ; 20.267 ;
; M1_n        ; D[1]          ; 21.301 ; 21.301 ; 21.301 ; 21.301 ;
; M1_n        ; D[2]          ; 19.916 ; 19.916 ; 19.916 ; 19.916 ;
; M1_n        ; D[3]          ; 19.560 ; 19.560 ; 19.560 ; 19.560 ;
; M1_n        ; D[4]          ; 20.673 ; 20.673 ; 20.673 ; 20.673 ;
; M1_n        ; D[5]          ; 16.022 ; 16.022 ; 16.022 ; 16.022 ;
; M1_n        ; D[6]          ; 16.242 ; 16.242 ; 16.242 ; 16.242 ;
; M1_n        ; D[7]          ; 15.736 ; 15.736 ; 15.736 ; 15.736 ;
; M1_n        ; U1OE_n        ;        ; 14.326 ; 14.326 ;        ;
; MREQ_n      ; D[0]          ; 13.771 ; 13.771 ; 13.771 ; 13.771 ;
; MREQ_n      ; D[1]          ; 13.767 ; 13.767 ; 13.767 ; 13.767 ;
; MREQ_n      ; D[2]          ; 13.737 ; 13.737 ; 13.737 ; 13.737 ;
; MREQ_n      ; D[3]          ; 13.390 ; 13.390 ; 13.390 ; 13.390 ;
; MREQ_n      ; D[4]          ; 13.390 ; 13.390 ; 13.390 ; 13.390 ;
; MREQ_n      ; D[5]          ; 13.035 ; 13.035 ; 13.035 ; 13.035 ;
; MREQ_n      ; D[6]          ; 12.994 ; 12.994 ; 12.994 ; 12.994 ;
; MREQ_n      ; D[7]          ; 13.003 ; 13.003 ; 13.003 ; 13.003 ;
; RD_n        ; BUSDIR_n      ; 12.246 ;        ;        ; 12.246 ;
; RD_n        ; D[0]          ; 20.419 ; 20.419 ; 20.419 ; 20.419 ;
; RD_n        ; D[1]          ; 21.453 ; 21.453 ; 21.453 ; 21.453 ;
; RD_n        ; D[2]          ; 20.068 ; 20.068 ; 20.068 ; 20.068 ;
; RD_n        ; D[3]          ; 19.712 ; 19.712 ; 19.712 ; 19.712 ;
; RD_n        ; D[4]          ; 20.825 ; 20.825 ; 20.825 ; 20.825 ;
; RD_n        ; D[5]          ; 18.663 ; 18.663 ; 18.663 ; 18.663 ;
; RD_n        ; D[6]          ; 18.947 ; 18.947 ; 18.947 ; 18.947 ;
; RD_n        ; D[7]          ; 18.442 ; 18.442 ; 18.442 ; 18.442 ;
; RD_n        ; FL_CE_N       ; 13.306 ;        ;        ; 13.306 ;
; RD_n        ; FL_OE_N       ; 10.579 ;        ;        ; 10.579 ;
; RD_n        ; LEDR[7]       ;        ; 14.003 ; 14.003 ;        ;
; RD_n        ; U1OE_n        ; 13.556 ;        ;        ; 13.556 ;
; RESET_n     ; LEDR[9]       ;        ; 12.229 ; 12.229 ;        ;
; RESET_n     ; WAIT_n        ; 13.879 ; 13.879 ; 13.879 ; 13.879 ;
; SLTSL_n     ; D[0]          ; 24.324 ; 24.324 ; 24.324 ; 24.324 ;
; SLTSL_n     ; D[1]          ; 24.158 ; 24.158 ; 24.158 ; 24.158 ;
; SLTSL_n     ; D[2]          ; 22.621 ; 22.621 ; 22.621 ; 22.621 ;
; SLTSL_n     ; D[3]          ; 22.440 ; 22.440 ; 22.440 ; 22.440 ;
; SLTSL_n     ; D[4]          ; 22.745 ; 22.745 ; 22.745 ; 22.745 ;
; SLTSL_n     ; D[5]          ; 23.242 ; 23.242 ; 23.242 ; 23.242 ;
; SLTSL_n     ; D[6]          ; 23.526 ; 23.526 ; 23.526 ; 23.526 ;
; SLTSL_n     ; D[7]          ; 23.021 ; 23.021 ; 23.021 ; 23.021 ;
; SLTSL_n     ; FL_ADDR[14]   ; 16.477 ; 16.477 ; 16.477 ; 16.477 ;
; SLTSL_n     ; FL_ADDR[15]   ; 16.068 ; 16.068 ; 16.068 ; 16.068 ;
; SLTSL_n     ; FL_ADDR[16]   ; 16.472 ; 16.472 ; 16.472 ; 16.472 ;
; SLTSL_n     ; FL_ADDR[17]   ; 17.140 ;        ;        ; 17.140 ;
; SLTSL_n     ; FL_CE_N       ; 16.626 ; 19.174 ; 19.174 ; 16.626 ;
; SLTSL_n     ; LEDG[0]       ;        ; 15.472 ; 15.472 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 14.174 ; 14.174 ;        ;
; SLTSL_n     ; LEDG[3]       ; 15.436 ;        ;        ; 15.436 ;
; SLTSL_n     ; LEDG[4]       ; 15.059 ;        ;        ; 15.059 ;
; SLTSL_n     ; LEDG[5]       ; 15.399 ;        ;        ; 15.399 ;
; SLTSL_n     ; LEDG[6]       ; 14.959 ; 15.084 ; 15.084 ; 14.959 ;
; SLTSL_n     ; LEDG[7]       ;        ; 12.720 ; 12.720 ;        ;
; SLTSL_n     ; LEDR[6]       ;        ; 15.119 ; 15.119 ;        ;
; SLTSL_n     ; LEDR[7]       ;        ; 17.169 ; 17.169 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 16.825 ; 16.825 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 14.969 ;        ;        ; 14.969 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 17.934 ; 17.934 ; 17.934 ; 17.934 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 17.944 ; 17.944 ; 17.944 ; 17.944 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 17.928 ; 17.928 ; 17.928 ; 17.928 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 17.938 ; 17.938 ; 17.938 ; 17.938 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 17.388 ; 17.388 ; 17.388 ; 17.388 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 17.388 ; 17.388 ; 17.388 ; 17.388 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 17.050 ; 17.050 ; 17.050 ; 17.050 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 17.358 ; 17.358 ; 17.358 ; 17.358 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 17.320 ; 17.320 ; 17.320 ; 17.320 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 17.320 ; 17.320 ; 17.320 ; 17.320 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 17.323 ; 17.323 ; 17.323 ; 17.323 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 17.315 ; 17.315 ; 17.315 ; 17.315 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 17.335 ; 17.335 ; 17.335 ; 17.335 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 17.333 ; 17.333 ; 17.333 ; 17.333 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 17.333 ; 17.333 ; 17.333 ; 17.333 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 17.320 ; 17.320 ; 17.320 ; 17.320 ;
; SLTSL_n     ; U1OE_n        ; 14.192 ;        ;        ; 14.192 ;
; SRAM_DQ[0]  ; D[0]          ; 17.012 ; 17.012 ; 17.012 ; 17.012 ;
; SRAM_DQ[1]  ; D[1]          ; 17.328 ; 17.328 ; 17.328 ; 17.328 ;
; SRAM_DQ[2]  ; D[2]          ; 15.746 ;        ;        ; 15.746 ;
; SRAM_DQ[3]  ; D[3]          ; 15.452 ; 15.452 ; 15.452 ; 15.452 ;
; SRAM_DQ[4]  ; D[4]          ; 15.969 ; 15.969 ; 15.969 ; 15.969 ;
; SRAM_DQ[5]  ; D[5]          ; 14.767 ; 14.767 ; 14.767 ; 14.767 ;
; SRAM_DQ[6]  ; D[6]          ; 14.902 ; 14.902 ; 14.902 ; 14.902 ;
; SRAM_DQ[7]  ; D[7]          ; 14.498 ; 14.498 ; 14.498 ; 14.498 ;
; SRAM_DQ[8]  ; D[0]          ; 16.916 ; 16.916 ; 16.916 ; 16.916 ;
; SRAM_DQ[9]  ; D[1]          ; 18.398 ; 18.398 ; 18.398 ; 18.398 ;
; SRAM_DQ[10] ; D[2]          ; 15.694 ;        ;        ; 15.694 ;
; SRAM_DQ[11] ; D[3]          ; 15.594 ; 15.594 ; 15.594 ; 15.594 ;
; SRAM_DQ[12] ; D[4]          ; 16.694 ; 16.694 ; 16.694 ; 16.694 ;
; SRAM_DQ[13] ; D[5]          ; 15.031 ;        ;        ; 15.031 ;
; SRAM_DQ[14] ; D[6]          ; 14.899 ;        ;        ; 14.899 ;
; SRAM_DQ[15] ; D[7]          ; 14.575 ;        ;        ; 14.575 ;
; SW[0]       ; D[1]          ;        ; 7.901  ; 7.901  ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 9.183  ; 9.183  ; 9.183  ; 9.183  ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 9.166  ; 9.166  ;        ;
; SW[2]       ; LEDR[2]       ; 5.387  ;        ;        ; 5.387  ;
; SW[3]       ; D[2]          ;        ; 9.959  ; 9.959  ;        ;
; SW[3]       ; LEDR[3]       ; 5.179  ;        ;        ; 5.179  ;
; SW[7]       ; D[1]          ; 8.543  ;        ;        ; 8.543  ;
; SW[8]       ; D[0]          ; 15.804 ; 15.804 ; 15.804 ; 15.804 ;
; SW[8]       ; D[1]          ; 16.183 ; 16.183 ; 16.183 ; 16.183 ;
; SW[8]       ; D[2]          ; 12.545 ; 14.038 ; 14.038 ; 12.545 ;
; SW[8]       ; D[3]          ; 14.611 ; 14.611 ; 14.611 ; 14.611 ;
; SW[8]       ; D[4]          ; 15.797 ; 15.797 ; 15.797 ; 15.797 ;
; SW[8]       ; D[5]          ; 14.318 ; 14.318 ; 14.318 ; 14.318 ;
; SW[8]       ; D[6]          ; 14.602 ; 14.602 ; 14.602 ; 14.602 ;
; SW[8]       ; D[7]          ; 14.097 ; 14.097 ; 14.097 ; 14.097 ;
; SW[8]       ; LEDG[1]       ; 8.228  ;        ;        ; 8.228  ;
; SW[8]       ; SRAM_CE_N     ;        ; 9.023  ; 9.023  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 9.836  ; 9.836  ; 9.836  ; 9.836  ;
; SW[8]       ; SRAM_DQ[1]    ; 9.846  ; 9.846  ; 9.846  ; 9.846  ;
; SW[8]       ; SRAM_DQ[2]    ; 9.830  ; 9.830  ; 9.830  ; 9.830  ;
; SW[8]       ; SRAM_DQ[3]    ; 9.840  ; 9.840  ; 9.840  ; 9.840  ;
; SW[8]       ; SRAM_DQ[4]    ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; SW[8]       ; SRAM_DQ[5]    ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; SW[8]       ; SRAM_DQ[6]    ; 8.952  ; 8.952  ; 8.952  ; 8.952  ;
; SW[8]       ; SRAM_DQ[7]    ; 9.260  ; 9.260  ; 9.260  ; 9.260  ;
; SW[8]       ; SRAM_DQ[8]    ; 9.228  ; 9.228  ; 9.228  ; 9.228  ;
; SW[8]       ; SRAM_DQ[9]    ; 9.228  ; 9.228  ; 9.228  ; 9.228  ;
; SW[8]       ; SRAM_DQ[10]   ; 9.231  ; 9.231  ; 9.231  ; 9.231  ;
; SW[8]       ; SRAM_DQ[11]   ; 9.223  ; 9.223  ; 9.223  ; 9.223  ;
; SW[8]       ; SRAM_DQ[12]   ; 9.243  ; 9.243  ; 9.243  ; 9.243  ;
; SW[8]       ; SRAM_DQ[13]   ; 9.241  ; 9.241  ; 9.241  ; 9.241  ;
; SW[8]       ; SRAM_DQ[14]   ; 9.241  ; 9.241  ; 9.241  ; 9.241  ;
; SW[8]       ; SRAM_DQ[15]   ; 9.228  ; 9.228  ; 9.228  ; 9.228  ;
; SW[9]       ; D[0]          ; 19.488 ; 19.488 ; 19.488 ; 19.488 ;
; SW[9]       ; D[1]          ; 19.322 ; 19.322 ; 19.322 ; 19.322 ;
; SW[9]       ; D[2]          ; 17.785 ; 17.785 ; 17.785 ; 17.785 ;
; SW[9]       ; D[3]          ; 17.604 ; 17.604 ; 17.604 ; 17.604 ;
; SW[9]       ; D[4]          ; 17.909 ; 17.909 ; 17.909 ; 17.909 ;
; SW[9]       ; D[5]          ; 18.406 ; 18.406 ; 18.406 ; 18.406 ;
; SW[9]       ; D[6]          ; 18.690 ; 18.690 ; 18.690 ; 18.690 ;
; SW[9]       ; D[7]          ; 18.185 ; 18.185 ; 18.185 ; 18.185 ;
; SW[9]       ; FL_ADDR[14]   ; 11.641 ; 11.641 ; 11.641 ; 11.641 ;
; SW[9]       ; FL_ADDR[15]   ; 11.232 ; 11.232 ; 11.232 ; 11.232 ;
; SW[9]       ; FL_ADDR[16]   ; 11.636 ; 11.636 ; 11.636 ; 11.636 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 12.641 ; 12.641 ;        ;
; SW[9]       ; FL_CE_N       ; 14.338 ; 11.790 ; 11.790 ; 14.338 ;
; SW[9]       ; LEDG[0]       ; 10.636 ;        ;        ; 10.636 ;
; SW[9]       ; LEDG[1]       ; 9.241  ;        ;        ; 9.241  ;
; SW[9]       ; LEDG[3]       ;        ; 10.600 ; 10.600 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 10.223 ; 10.223 ;        ;
; SW[9]       ; LEDG[5]       ;        ; 10.680 ; 10.680 ;        ;
; SW[9]       ; LEDG[6]       ; 10.585 ; 10.123 ; 10.123 ; 10.585 ;
; SW[9]       ; LEDG[7]       ; 7.884  ;        ;        ; 7.884  ;
; SW[9]       ; LEDR[6]       ; 10.620 ;        ;        ; 10.620 ;
; SW[9]       ; LEDR[7]       ; 12.670 ;        ;        ; 12.670 ;
; SW[9]       ; LEDR[8]       ; 11.989 ;        ;        ; 11.989 ;
; SW[9]       ; SRAM_CE_N     ;        ; 10.036 ; 10.036 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 13.098 ; 13.098 ; 13.098 ; 13.098 ;
; SW[9]       ; SRAM_DQ[1]    ; 13.108 ; 13.108 ; 13.108 ; 13.108 ;
; SW[9]       ; SRAM_DQ[2]    ; 13.092 ; 13.092 ; 13.092 ; 13.092 ;
; SW[9]       ; SRAM_DQ[3]    ; 13.102 ; 13.102 ; 13.102 ; 13.102 ;
; SW[9]       ; SRAM_DQ[4]    ; 12.552 ; 12.552 ; 12.552 ; 12.552 ;
; SW[9]       ; SRAM_DQ[5]    ; 12.552 ; 12.552 ; 12.552 ; 12.552 ;
; SW[9]       ; SRAM_DQ[6]    ; 12.214 ; 12.214 ; 12.214 ; 12.214 ;
; SW[9]       ; SRAM_DQ[7]    ; 12.522 ; 12.522 ; 12.522 ; 12.522 ;
; SW[9]       ; SRAM_DQ[8]    ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; SW[9]       ; SRAM_DQ[9]    ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; SW[9]       ; SRAM_DQ[10]   ; 12.487 ; 12.487 ; 12.487 ; 12.487 ;
; SW[9]       ; SRAM_DQ[11]   ; 12.479 ; 12.479 ; 12.479 ; 12.479 ;
; SW[9]       ; SRAM_DQ[12]   ; 12.499 ; 12.499 ; 12.499 ; 12.499 ;
; SW[9]       ; SRAM_DQ[13]   ; 12.497 ; 12.497 ; 12.497 ; 12.497 ;
; SW[9]       ; SRAM_DQ[14]   ; 12.497 ; 12.497 ; 12.497 ; 12.497 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; SW[9]       ; U1OE_n        ;        ; 9.356  ; 9.356  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 14.302 ; 14.302 ; 14.302 ; 14.302 ;
; WR_n        ; SRAM_DQ[1]    ; 14.312 ; 14.312 ; 14.312 ; 14.312 ;
; WR_n        ; SRAM_DQ[2]    ; 14.296 ; 14.296 ; 14.296 ; 14.296 ;
; WR_n        ; SRAM_DQ[3]    ; 14.306 ; 14.306 ; 14.306 ; 14.306 ;
; WR_n        ; SRAM_DQ[4]    ; 13.756 ; 13.756 ; 13.756 ; 13.756 ;
; WR_n        ; SRAM_DQ[5]    ; 13.756 ; 13.756 ; 13.756 ; 13.756 ;
; WR_n        ; SRAM_DQ[6]    ; 13.418 ; 13.418 ; 13.418 ; 13.418 ;
; WR_n        ; SRAM_DQ[7]    ; 13.726 ; 13.726 ; 13.726 ; 13.726 ;
; WR_n        ; SRAM_DQ[8]    ; 13.693 ; 13.693 ; 13.693 ; 13.693 ;
; WR_n        ; SRAM_DQ[9]    ; 13.693 ; 13.693 ; 13.693 ; 13.693 ;
; WR_n        ; SRAM_DQ[10]   ; 13.696 ; 13.696 ; 13.696 ; 13.696 ;
; WR_n        ; SRAM_DQ[11]   ; 13.688 ; 13.688 ; 13.688 ; 13.688 ;
; WR_n        ; SRAM_DQ[12]   ; 13.708 ; 13.708 ; 13.708 ; 13.708 ;
; WR_n        ; SRAM_DQ[13]   ; 13.706 ; 13.706 ; 13.706 ; 13.706 ;
; WR_n        ; SRAM_DQ[14]   ; 13.706 ; 13.706 ; 13.706 ; 13.706 ;
; WR_n        ; SRAM_DQ[15]   ; 13.693 ; 13.693 ; 13.693 ; 13.693 ;
; WR_n        ; SRAM_WE_N     ; 10.622 ;        ;        ; 10.622 ;
; WR_n        ; U1OE_n        ; 14.473 ;        ;        ; 14.473 ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 15.640 ; 15.640 ; 15.640 ; 15.640 ;
; A[0]        ; D[1]          ; 15.636 ; 15.636 ; 15.636 ; 15.636 ;
; A[0]        ; D[2]          ; 15.606 ; 15.606 ; 15.606 ; 15.606 ;
; A[0]        ; D[3]          ; 15.259 ; 15.259 ; 15.259 ; 15.259 ;
; A[0]        ; D[4]          ; 15.259 ; 15.259 ; 15.259 ; 15.259 ;
; A[0]        ; D[5]          ; 14.904 ; 14.904 ; 14.904 ; 14.904 ;
; A[0]        ; D[6]          ; 14.863 ; 14.863 ; 14.863 ; 14.863 ;
; A[0]        ; D[7]          ; 14.872 ; 14.872 ; 14.872 ; 14.872 ;
; A[0]        ; FL_ADDR[0]    ; 10.905 ;        ;        ; 10.905 ;
; A[0]        ; FL_ADDR[14]   ; 15.851 ; 15.851 ; 15.851 ; 15.851 ;
; A[0]        ; FL_ADDR[15]   ; 15.442 ; 15.442 ; 15.442 ; 15.442 ;
; A[0]        ; FL_ADDR[16]   ; 15.846 ; 15.846 ; 15.846 ; 15.846 ;
; A[0]        ; FL_ADDR[17]   ; 18.231 ;        ;        ; 18.231 ;
; A[0]        ; FL_CE_N       ; 16.000 ; 16.849 ; 16.849 ; 16.000 ;
; A[0]        ; LEDG[0]       ;        ; 14.846 ; 14.846 ;        ;
; A[0]        ; LEDG[1]       ;        ; 17.281 ; 17.281 ;        ;
; A[0]        ; LEDG[2]       ; 13.699 ;        ;        ; 13.699 ;
; A[0]        ; LEDG[3]       ; 14.810 ;        ;        ; 14.810 ;
; A[0]        ; LEDG[4]       ; 15.955 ;        ;        ; 15.955 ;
; A[0]        ; LEDG[5]       ; 16.302 ;        ;        ; 16.302 ;
; A[0]        ; LEDG[6]       ; 14.807 ;        ;        ; 14.807 ;
; A[0]        ; LEDR[6]       ;        ; 15.715 ; 15.715 ;        ;
; A[0]        ; LEDR[7]       ;        ; 18.684 ; 18.684 ;        ;
; A[0]        ; LEDR[8]       ;        ; 16.199 ; 16.199 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.218 ;        ;        ; 11.218 ;
; A[0]        ; SRAM_CE_N     ; 18.076 ;        ;        ; 18.076 ;
; A[0]        ; SRAM_DQ[0]    ; 18.830 ; 18.830 ; 18.830 ; 18.830 ;
; A[0]        ; SRAM_DQ[1]    ; 18.840 ; 18.840 ; 18.840 ; 18.840 ;
; A[0]        ; SRAM_DQ[2]    ; 18.824 ; 18.824 ; 18.824 ; 18.824 ;
; A[0]        ; SRAM_DQ[3]    ; 18.834 ; 18.834 ; 18.834 ; 18.834 ;
; A[0]        ; SRAM_DQ[4]    ; 18.284 ; 18.284 ; 18.284 ; 18.284 ;
; A[0]        ; SRAM_DQ[5]    ; 18.284 ; 18.284 ; 18.284 ; 18.284 ;
; A[0]        ; SRAM_DQ[6]    ; 17.946 ; 17.946 ; 17.946 ; 17.946 ;
; A[0]        ; SRAM_DQ[7]    ; 18.254 ; 18.254 ; 18.254 ; 18.254 ;
; A[0]        ; SRAM_DQ[8]    ; 18.216 ; 18.216 ; 18.216 ; 18.216 ;
; A[0]        ; SRAM_DQ[9]    ; 18.216 ; 18.216 ; 18.216 ; 18.216 ;
; A[0]        ; SRAM_DQ[10]   ; 18.219 ; 18.219 ; 18.219 ; 18.219 ;
; A[0]        ; SRAM_DQ[11]   ; 18.211 ; 18.211 ; 18.211 ; 18.211 ;
; A[0]        ; SRAM_DQ[12]   ; 18.231 ; 18.231 ; 18.231 ; 18.231 ;
; A[0]        ; SRAM_DQ[13]   ; 18.229 ; 18.229 ; 18.229 ; 18.229 ;
; A[0]        ; SRAM_DQ[14]   ; 18.229 ; 18.229 ; 18.229 ; 18.229 ;
; A[0]        ; SRAM_DQ[15]   ; 18.216 ; 18.216 ; 18.216 ; 18.216 ;
; A[1]        ; D[0]          ; 16.013 ; 16.013 ; 16.013 ; 16.013 ;
; A[1]        ; D[1]          ; 16.009 ; 16.009 ; 16.009 ; 16.009 ;
; A[1]        ; D[2]          ; 15.979 ; 15.979 ; 15.979 ; 15.979 ;
; A[1]        ; D[3]          ; 15.632 ; 15.632 ; 15.632 ; 15.632 ;
; A[1]        ; D[4]          ; 15.632 ; 15.632 ; 15.632 ; 15.632 ;
; A[1]        ; D[5]          ; 15.277 ; 15.277 ; 15.277 ; 15.277 ;
; A[1]        ; D[6]          ; 15.236 ; 15.236 ; 15.236 ; 15.236 ;
; A[1]        ; D[7]          ; 15.245 ; 15.245 ; 15.245 ; 15.245 ;
; A[1]        ; FL_ADDR[1]    ; 10.766 ;        ;        ; 10.766 ;
; A[1]        ; FL_ADDR[14]   ; 15.820 ; 15.820 ; 15.820 ; 15.820 ;
; A[1]        ; FL_ADDR[15]   ; 15.411 ; 15.411 ; 15.411 ; 15.411 ;
; A[1]        ; FL_ADDR[16]   ; 15.815 ; 15.815 ; 15.815 ; 15.815 ;
; A[1]        ; FL_ADDR[17]   ; 18.200 ;        ;        ; 18.200 ;
; A[1]        ; FL_CE_N       ; 15.969 ; 16.818 ; 16.818 ; 15.969 ;
; A[1]        ; LEDG[0]       ;        ; 14.815 ; 14.815 ;        ;
; A[1]        ; LEDG[1]       ;        ; 17.250 ; 17.250 ;        ;
; A[1]        ; LEDG[2]       ; 13.668 ;        ;        ; 13.668 ;
; A[1]        ; LEDG[3]       ; 14.779 ;        ;        ; 14.779 ;
; A[1]        ; LEDG[4]       ; 15.924 ;        ;        ; 15.924 ;
; A[1]        ; LEDG[5]       ; 16.271 ;        ;        ; 16.271 ;
; A[1]        ; LEDG[6]       ; 14.776 ;        ;        ; 14.776 ;
; A[1]        ; LEDR[6]       ;        ; 15.684 ; 15.684 ;        ;
; A[1]        ; LEDR[7]       ;        ; 18.653 ; 18.653 ;        ;
; A[1]        ; LEDR[8]       ;        ; 16.168 ; 16.168 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.298 ;        ;        ; 11.298 ;
; A[1]        ; SRAM_CE_N     ; 18.045 ;        ;        ; 18.045 ;
; A[1]        ; SRAM_DQ[0]    ; 18.799 ; 18.799 ; 18.799 ; 18.799 ;
; A[1]        ; SRAM_DQ[1]    ; 18.809 ; 18.809 ; 18.809 ; 18.809 ;
; A[1]        ; SRAM_DQ[2]    ; 18.793 ; 18.793 ; 18.793 ; 18.793 ;
; A[1]        ; SRAM_DQ[3]    ; 18.803 ; 18.803 ; 18.803 ; 18.803 ;
; A[1]        ; SRAM_DQ[4]    ; 18.253 ; 18.253 ; 18.253 ; 18.253 ;
; A[1]        ; SRAM_DQ[5]    ; 18.253 ; 18.253 ; 18.253 ; 18.253 ;
; A[1]        ; SRAM_DQ[6]    ; 17.915 ; 17.915 ; 17.915 ; 17.915 ;
; A[1]        ; SRAM_DQ[7]    ; 18.223 ; 18.223 ; 18.223 ; 18.223 ;
; A[1]        ; SRAM_DQ[8]    ; 18.185 ; 18.185 ; 18.185 ; 18.185 ;
; A[1]        ; SRAM_DQ[9]    ; 18.185 ; 18.185 ; 18.185 ; 18.185 ;
; A[1]        ; SRAM_DQ[10]   ; 18.188 ; 18.188 ; 18.188 ; 18.188 ;
; A[1]        ; SRAM_DQ[11]   ; 18.180 ; 18.180 ; 18.180 ; 18.180 ;
; A[1]        ; SRAM_DQ[12]   ; 18.200 ; 18.200 ; 18.200 ; 18.200 ;
; A[1]        ; SRAM_DQ[13]   ; 18.198 ; 18.198 ; 18.198 ; 18.198 ;
; A[1]        ; SRAM_DQ[14]   ; 18.198 ; 18.198 ; 18.198 ; 18.198 ;
; A[1]        ; SRAM_DQ[15]   ; 18.185 ; 18.185 ; 18.185 ; 18.185 ;
; A[3]        ; BUSDIR_n      ;        ; 13.963 ; 13.963 ;        ;
; A[3]        ; D[0]          ; 16.056 ; 16.056 ; 16.056 ; 16.056 ;
; A[3]        ; D[1]          ; 16.052 ; 16.052 ; 16.052 ; 16.052 ;
; A[3]        ; D[2]          ; 15.989 ; 15.752 ; 15.752 ; 15.989 ;
; A[3]        ; D[3]          ; 15.675 ; 15.675 ; 15.675 ; 15.675 ;
; A[3]        ; D[4]          ; 15.675 ; 15.675 ; 15.675 ; 15.675 ;
; A[3]        ; D[5]          ; 15.320 ; 15.223 ; 15.223 ; 15.320 ;
; A[3]        ; D[6]          ; 15.279 ; 14.660 ; 14.660 ; 15.279 ;
; A[3]        ; D[7]          ; 15.120 ; 14.962 ; 14.962 ; 15.120 ;
; A[3]        ; FL_ADDR[3]    ; 9.568  ;        ;        ; 9.568  ;
; A[3]        ; FL_ADDR[14]   ; 14.622 ; 14.622 ; 14.622 ; 14.622 ;
; A[3]        ; FL_ADDR[15]   ; 14.213 ; 14.213 ; 14.213 ; 14.213 ;
; A[3]        ; FL_ADDR[16]   ; 14.617 ; 14.617 ; 14.617 ; 14.617 ;
; A[3]        ; FL_ADDR[17]   ; 17.002 ;        ;        ; 17.002 ;
; A[3]        ; FL_CE_N       ; 14.771 ; 15.620 ; 15.620 ; 14.771 ;
; A[3]        ; LEDG[0]       ;        ; 13.617 ; 13.617 ;        ;
; A[3]        ; LEDG[1]       ;        ; 16.052 ; 16.052 ;        ;
; A[3]        ; LEDG[2]       ; 12.470 ;        ;        ; 12.470 ;
; A[3]        ; LEDG[3]       ; 13.581 ;        ;        ; 13.581 ;
; A[3]        ; LEDG[4]       ; 14.726 ;        ;        ; 14.726 ;
; A[3]        ; LEDG[5]       ; 15.073 ;        ;        ; 15.073 ;
; A[3]        ; LEDG[6]       ; 13.578 ;        ;        ; 13.578 ;
; A[3]        ; LEDR[6]       ;        ; 14.486 ; 14.486 ;        ;
; A[3]        ; LEDR[7]       ;        ; 17.455 ; 17.455 ;        ;
; A[3]        ; LEDR[8]       ;        ; 14.970 ; 14.970 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.928 ;        ;        ; 10.928 ;
; A[3]        ; SRAM_CE_N     ; 16.847 ;        ;        ; 16.847 ;
; A[3]        ; SRAM_DQ[0]    ; 17.601 ; 17.601 ; 17.601 ; 17.601 ;
; A[3]        ; SRAM_DQ[1]    ; 17.611 ; 17.611 ; 17.611 ; 17.611 ;
; A[3]        ; SRAM_DQ[2]    ; 17.595 ; 17.595 ; 17.595 ; 17.595 ;
; A[3]        ; SRAM_DQ[3]    ; 17.605 ; 17.605 ; 17.605 ; 17.605 ;
; A[3]        ; SRAM_DQ[4]    ; 17.055 ; 17.055 ; 17.055 ; 17.055 ;
; A[3]        ; SRAM_DQ[5]    ; 17.055 ; 17.055 ; 17.055 ; 17.055 ;
; A[3]        ; SRAM_DQ[6]    ; 16.717 ; 16.717 ; 16.717 ; 16.717 ;
; A[3]        ; SRAM_DQ[7]    ; 17.025 ; 17.025 ; 17.025 ; 17.025 ;
; A[3]        ; SRAM_DQ[8]    ; 16.987 ; 16.987 ; 16.987 ; 16.987 ;
; A[3]        ; SRAM_DQ[9]    ; 16.987 ; 16.987 ; 16.987 ; 16.987 ;
; A[3]        ; SRAM_DQ[10]   ; 16.990 ; 16.990 ; 16.990 ; 16.990 ;
; A[3]        ; SRAM_DQ[11]   ; 16.982 ; 16.982 ; 16.982 ; 16.982 ;
; A[3]        ; SRAM_DQ[12]   ; 17.002 ; 17.002 ; 17.002 ; 17.002 ;
; A[3]        ; SRAM_DQ[13]   ; 17.000 ; 17.000 ; 17.000 ; 17.000 ;
; A[3]        ; SRAM_DQ[14]   ; 17.000 ; 17.000 ; 17.000 ; 17.000 ;
; A[3]        ; SRAM_DQ[15]   ; 16.987 ; 16.987 ; 16.987 ; 16.987 ;
; A[3]        ; U1OE_n        ;        ; 13.470 ; 13.470 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 17.046 ; 17.046 ;        ;
; A[4]        ; D[0]          ; 16.540 ; 16.540 ; 16.540 ; 16.540 ;
; A[4]        ; D[1]          ; 16.536 ; 16.536 ; 16.536 ; 16.536 ;
; A[4]        ; D[2]          ; 16.506 ; 16.506 ; 16.506 ; 16.506 ;
; A[4]        ; D[3]          ; 16.159 ; 16.159 ; 16.159 ; 16.159 ;
; A[4]        ; D[4]          ; 16.159 ; 16.159 ; 16.159 ; 16.159 ;
; A[4]        ; D[5]          ; 15.804 ; 15.804 ; 15.804 ; 15.804 ;
; A[4]        ; D[6]          ; 15.763 ; 15.763 ; 15.763 ; 15.763 ;
; A[4]        ; D[7]          ; 15.772 ; 15.772 ; 15.772 ; 15.772 ;
; A[4]        ; FL_ADDR[4]    ; 10.165 ;        ;        ; 10.165 ;
; A[4]        ; FL_ADDR[14]   ; 16.873 ; 16.873 ; 16.873 ; 16.873 ;
; A[4]        ; FL_ADDR[15]   ; 16.464 ; 16.464 ; 16.464 ; 16.464 ;
; A[4]        ; FL_ADDR[16]   ; 16.868 ; 16.868 ; 16.868 ; 16.868 ;
; A[4]        ; FL_ADDR[17]   ; 18.893 ;        ;        ; 18.893 ;
; A[4]        ; FL_CE_N       ; 15.195 ; 17.871 ; 17.871 ; 15.195 ;
; A[4]        ; LEDG[0]       ;        ; 15.868 ; 15.868 ;        ;
; A[4]        ; LEDG[1]       ;        ; 17.943 ; 17.943 ;        ;
; A[4]        ; LEDG[2]       ; 14.721 ;        ;        ; 14.721 ;
; A[4]        ; LEDG[3]       ; 15.832 ;        ;        ; 15.832 ;
; A[4]        ; LEDG[4]       ; 16.977 ;        ;        ; 16.977 ;
; A[4]        ; LEDG[5]       ; 17.324 ;        ;        ; 17.324 ;
; A[4]        ; LEDG[6]       ; 15.829 ;        ;        ; 15.829 ;
; A[4]        ; LEDR[6]       ; 13.371 ; 16.737 ; 16.737 ; 13.371 ;
; A[4]        ; LEDR[7]       ; 22.192 ; 19.346 ; 19.346 ; 22.192 ;
; A[4]        ; LEDR[8]       ;        ; 17.221 ; 17.221 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.498 ;        ;        ; 10.498 ;
; A[4]        ; SRAM_CE_N     ; 18.738 ;        ;        ; 18.738 ;
; A[4]        ; SRAM_DQ[0]    ; 19.852 ; 19.852 ; 19.852 ; 19.852 ;
; A[4]        ; SRAM_DQ[1]    ; 19.862 ; 19.862 ; 19.862 ; 19.862 ;
; A[4]        ; SRAM_DQ[2]    ; 19.846 ; 19.846 ; 19.846 ; 19.846 ;
; A[4]        ; SRAM_DQ[3]    ; 19.856 ; 19.856 ; 19.856 ; 19.856 ;
; A[4]        ; SRAM_DQ[4]    ; 19.306 ; 19.306 ; 19.306 ; 19.306 ;
; A[4]        ; SRAM_DQ[5]    ; 19.306 ; 19.306 ; 19.306 ; 19.306 ;
; A[4]        ; SRAM_DQ[6]    ; 18.968 ; 18.968 ; 18.968 ; 18.968 ;
; A[4]        ; SRAM_DQ[7]    ; 19.276 ; 19.276 ; 19.276 ; 19.276 ;
; A[4]        ; SRAM_DQ[8]    ; 19.238 ; 19.238 ; 19.238 ; 19.238 ;
; A[4]        ; SRAM_DQ[9]    ; 19.238 ; 19.238 ; 19.238 ; 19.238 ;
; A[4]        ; SRAM_DQ[10]   ; 19.241 ; 19.241 ; 19.241 ; 19.241 ;
; A[4]        ; SRAM_DQ[11]   ; 19.233 ; 19.233 ; 19.233 ; 19.233 ;
; A[4]        ; SRAM_DQ[12]   ; 19.253 ; 19.253 ; 19.253 ; 19.253 ;
; A[4]        ; SRAM_DQ[13]   ; 19.251 ; 19.251 ; 19.251 ; 19.251 ;
; A[4]        ; SRAM_DQ[14]   ; 19.251 ; 19.251 ; 19.251 ; 19.251 ;
; A[4]        ; SRAM_DQ[15]   ; 19.238 ; 19.238 ; 19.238 ; 19.238 ;
; A[4]        ; U1OE_n        ;        ; 16.553 ; 16.553 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 17.173 ; 17.173 ;        ;
; A[5]        ; D[0]          ; 16.667 ; 16.667 ; 16.667 ; 16.667 ;
; A[5]        ; D[1]          ; 16.663 ; 16.663 ; 16.663 ; 16.663 ;
; A[5]        ; D[2]          ; 16.633 ; 16.633 ; 16.633 ; 16.633 ;
; A[5]        ; D[3]          ; 16.286 ; 16.286 ; 16.286 ; 16.286 ;
; A[5]        ; D[4]          ; 16.286 ; 16.286 ; 16.286 ; 16.286 ;
; A[5]        ; D[5]          ; 15.931 ; 15.931 ; 15.931 ; 15.931 ;
; A[5]        ; D[6]          ; 15.890 ; 15.890 ; 15.890 ; 15.890 ;
; A[5]        ; D[7]          ; 15.899 ; 15.899 ; 15.899 ; 15.899 ;
; A[5]        ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]        ; FL_ADDR[14]   ; 17.000 ; 17.000 ; 17.000 ; 17.000 ;
; A[5]        ; FL_ADDR[15]   ; 16.591 ; 16.591 ; 16.591 ; 16.591 ;
; A[5]        ; FL_ADDR[16]   ; 16.995 ; 16.995 ; 16.995 ; 16.995 ;
; A[5]        ; FL_ADDR[17]   ; 19.020 ;        ;        ; 19.020 ;
; A[5]        ; FL_CE_N       ; 15.322 ; 17.998 ; 17.998 ; 15.322 ;
; A[5]        ; LEDG[0]       ;        ; 15.995 ; 15.995 ;        ;
; A[5]        ; LEDG[1]       ;        ; 18.070 ; 18.070 ;        ;
; A[5]        ; LEDG[2]       ; 14.848 ;        ;        ; 14.848 ;
; A[5]        ; LEDG[3]       ; 15.959 ;        ;        ; 15.959 ;
; A[5]        ; LEDG[4]       ; 17.104 ;        ;        ; 17.104 ;
; A[5]        ; LEDG[5]       ; 17.451 ;        ;        ; 17.451 ;
; A[5]        ; LEDG[6]       ; 15.956 ;        ;        ; 15.956 ;
; A[5]        ; LEDR[6]       ; 13.498 ; 16.864 ; 16.864 ; 13.498 ;
; A[5]        ; LEDR[7]       ; 22.319 ; 19.473 ; 19.473 ; 22.319 ;
; A[5]        ; LEDR[8]       ;        ; 17.348 ; 17.348 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.115 ;        ;        ; 10.115 ;
; A[5]        ; SRAM_CE_N     ; 18.865 ;        ;        ; 18.865 ;
; A[5]        ; SRAM_DQ[0]    ; 19.979 ; 19.979 ; 19.979 ; 19.979 ;
; A[5]        ; SRAM_DQ[1]    ; 19.989 ; 19.989 ; 19.989 ; 19.989 ;
; A[5]        ; SRAM_DQ[2]    ; 19.973 ; 19.973 ; 19.973 ; 19.973 ;
; A[5]        ; SRAM_DQ[3]    ; 19.983 ; 19.983 ; 19.983 ; 19.983 ;
; A[5]        ; SRAM_DQ[4]    ; 19.433 ; 19.433 ; 19.433 ; 19.433 ;
; A[5]        ; SRAM_DQ[5]    ; 19.433 ; 19.433 ; 19.433 ; 19.433 ;
; A[5]        ; SRAM_DQ[6]    ; 19.095 ; 19.095 ; 19.095 ; 19.095 ;
; A[5]        ; SRAM_DQ[7]    ; 19.403 ; 19.403 ; 19.403 ; 19.403 ;
; A[5]        ; SRAM_DQ[8]    ; 19.365 ; 19.365 ; 19.365 ; 19.365 ;
; A[5]        ; SRAM_DQ[9]    ; 19.365 ; 19.365 ; 19.365 ; 19.365 ;
; A[5]        ; SRAM_DQ[10]   ; 19.368 ; 19.368 ; 19.368 ; 19.368 ;
; A[5]        ; SRAM_DQ[11]   ; 19.360 ; 19.360 ; 19.360 ; 19.360 ;
; A[5]        ; SRAM_DQ[12]   ; 19.380 ; 19.380 ; 19.380 ; 19.380 ;
; A[5]        ; SRAM_DQ[13]   ; 19.378 ; 19.378 ; 19.378 ; 19.378 ;
; A[5]        ; SRAM_DQ[14]   ; 19.378 ; 19.378 ; 19.378 ; 19.378 ;
; A[5]        ; SRAM_DQ[15]   ; 19.365 ; 19.365 ; 19.365 ; 19.365 ;
; A[5]        ; U1OE_n        ;        ; 16.680 ; 16.680 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 17.988 ; 17.988 ;        ;
; A[6]        ; D[0]          ; 17.482 ; 17.482 ; 17.482 ; 17.482 ;
; A[6]        ; D[1]          ; 17.478 ; 17.478 ; 17.478 ; 17.478 ;
; A[6]        ; D[2]          ; 17.448 ; 17.448 ; 17.448 ; 17.448 ;
; A[6]        ; D[3]          ; 17.101 ; 17.101 ; 17.101 ; 17.101 ;
; A[6]        ; D[4]          ; 17.101 ; 17.101 ; 17.101 ; 17.101 ;
; A[6]        ; D[5]          ; 16.746 ; 16.746 ; 16.746 ; 16.746 ;
; A[6]        ; D[6]          ; 16.705 ; 16.705 ; 16.705 ; 16.705 ;
; A[6]        ; D[7]          ; 16.714 ; 16.714 ; 16.714 ; 16.714 ;
; A[6]        ; FL_ADDR[6]    ; 10.589 ;        ;        ; 10.589 ;
; A[6]        ; FL_ADDR[14]   ; 17.815 ; 17.815 ; 17.815 ; 17.815 ;
; A[6]        ; FL_ADDR[15]   ; 17.406 ; 17.406 ; 17.406 ; 17.406 ;
; A[6]        ; FL_ADDR[16]   ; 17.810 ; 17.810 ; 17.810 ; 17.810 ;
; A[6]        ; FL_ADDR[17]   ; 19.835 ;        ;        ; 19.835 ;
; A[6]        ; FL_CE_N       ; 16.137 ; 18.813 ; 18.813 ; 16.137 ;
; A[6]        ; LEDG[0]       ;        ; 16.810 ; 16.810 ;        ;
; A[6]        ; LEDG[1]       ;        ; 18.885 ; 18.885 ;        ;
; A[6]        ; LEDG[2]       ; 15.663 ;        ;        ; 15.663 ;
; A[6]        ; LEDG[3]       ; 16.774 ;        ;        ; 16.774 ;
; A[6]        ; LEDG[4]       ; 17.919 ;        ;        ; 17.919 ;
; A[6]        ; LEDG[5]       ; 18.266 ;        ;        ; 18.266 ;
; A[6]        ; LEDG[6]       ; 16.771 ;        ;        ; 16.771 ;
; A[6]        ; LEDR[6]       ; 14.313 ; 17.679 ; 17.679 ; 14.313 ;
; A[6]        ; LEDR[7]       ; 23.134 ; 20.288 ; 20.288 ; 23.134 ;
; A[6]        ; LEDR[8]       ;        ; 18.163 ; 18.163 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.589 ;        ;        ; 10.589 ;
; A[6]        ; SRAM_CE_N     ; 19.680 ;        ;        ; 19.680 ;
; A[6]        ; SRAM_DQ[0]    ; 20.794 ; 20.794 ; 20.794 ; 20.794 ;
; A[6]        ; SRAM_DQ[1]    ; 20.804 ; 20.804 ; 20.804 ; 20.804 ;
; A[6]        ; SRAM_DQ[2]    ; 20.788 ; 20.788 ; 20.788 ; 20.788 ;
; A[6]        ; SRAM_DQ[3]    ; 20.798 ; 20.798 ; 20.798 ; 20.798 ;
; A[6]        ; SRAM_DQ[4]    ; 20.248 ; 20.248 ; 20.248 ; 20.248 ;
; A[6]        ; SRAM_DQ[5]    ; 20.248 ; 20.248 ; 20.248 ; 20.248 ;
; A[6]        ; SRAM_DQ[6]    ; 19.910 ; 19.910 ; 19.910 ; 19.910 ;
; A[6]        ; SRAM_DQ[7]    ; 20.218 ; 20.218 ; 20.218 ; 20.218 ;
; A[6]        ; SRAM_DQ[8]    ; 20.180 ; 20.180 ; 20.180 ; 20.180 ;
; A[6]        ; SRAM_DQ[9]    ; 20.180 ; 20.180 ; 20.180 ; 20.180 ;
; A[6]        ; SRAM_DQ[10]   ; 20.183 ; 20.183 ; 20.183 ; 20.183 ;
; A[6]        ; SRAM_DQ[11]   ; 20.175 ; 20.175 ; 20.175 ; 20.175 ;
; A[6]        ; SRAM_DQ[12]   ; 20.195 ; 20.195 ; 20.195 ; 20.195 ;
; A[6]        ; SRAM_DQ[13]   ; 20.193 ; 20.193 ; 20.193 ; 20.193 ;
; A[6]        ; SRAM_DQ[14]   ; 20.193 ; 20.193 ; 20.193 ; 20.193 ;
; A[6]        ; SRAM_DQ[15]   ; 20.180 ; 20.180 ; 20.180 ; 20.180 ;
; A[6]        ; U1OE_n        ;        ; 17.495 ; 17.495 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 18.525 ; 18.525 ;        ;
; A[7]        ; D[0]          ; 18.019 ; 18.019 ; 18.019 ; 18.019 ;
; A[7]        ; D[1]          ; 18.015 ; 18.015 ; 18.015 ; 18.015 ;
; A[7]        ; D[2]          ; 17.985 ; 17.985 ; 17.985 ; 17.985 ;
; A[7]        ; D[3]          ; 17.638 ; 17.638 ; 17.638 ; 17.638 ;
; A[7]        ; D[4]          ; 17.638 ; 17.638 ; 17.638 ; 17.638 ;
; A[7]        ; D[5]          ; 17.283 ; 17.283 ; 17.283 ; 17.283 ;
; A[7]        ; D[6]          ; 17.242 ; 17.242 ; 17.242 ; 17.242 ;
; A[7]        ; D[7]          ; 17.251 ; 17.251 ; 17.251 ; 17.251 ;
; A[7]        ; FL_ADDR[7]    ; 10.917 ;        ;        ; 10.917 ;
; A[7]        ; FL_ADDR[14]   ; 18.352 ; 18.352 ; 18.352 ; 18.352 ;
; A[7]        ; FL_ADDR[15]   ; 17.943 ; 17.943 ; 17.943 ; 17.943 ;
; A[7]        ; FL_ADDR[16]   ; 18.347 ; 18.347 ; 18.347 ; 18.347 ;
; A[7]        ; FL_ADDR[17]   ; 20.372 ;        ;        ; 20.372 ;
; A[7]        ; FL_CE_N       ; 16.674 ; 19.350 ; 19.350 ; 16.674 ;
; A[7]        ; LEDG[0]       ;        ; 17.347 ; 17.347 ;        ;
; A[7]        ; LEDG[1]       ;        ; 19.422 ; 19.422 ;        ;
; A[7]        ; LEDG[2]       ; 16.200 ;        ;        ; 16.200 ;
; A[7]        ; LEDG[3]       ; 17.311 ;        ;        ; 17.311 ;
; A[7]        ; LEDG[4]       ; 18.456 ;        ;        ; 18.456 ;
; A[7]        ; LEDG[5]       ; 18.803 ;        ;        ; 18.803 ;
; A[7]        ; LEDG[6]       ; 17.308 ;        ;        ; 17.308 ;
; A[7]        ; LEDR[6]       ; 14.850 ; 18.216 ; 18.216 ; 14.850 ;
; A[7]        ; LEDR[7]       ; 23.671 ; 20.825 ; 20.825 ; 23.671 ;
; A[7]        ; LEDR[8]       ;        ; 18.700 ; 18.700 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.840 ;        ;        ; 10.840 ;
; A[7]        ; SRAM_CE_N     ; 20.217 ;        ;        ; 20.217 ;
; A[7]        ; SRAM_DQ[0]    ; 21.331 ; 21.331 ; 21.331 ; 21.331 ;
; A[7]        ; SRAM_DQ[1]    ; 21.341 ; 21.341 ; 21.341 ; 21.341 ;
; A[7]        ; SRAM_DQ[2]    ; 21.325 ; 21.325 ; 21.325 ; 21.325 ;
; A[7]        ; SRAM_DQ[3]    ; 21.335 ; 21.335 ; 21.335 ; 21.335 ;
; A[7]        ; SRAM_DQ[4]    ; 20.785 ; 20.785 ; 20.785 ; 20.785 ;
; A[7]        ; SRAM_DQ[5]    ; 20.785 ; 20.785 ; 20.785 ; 20.785 ;
; A[7]        ; SRAM_DQ[6]    ; 20.447 ; 20.447 ; 20.447 ; 20.447 ;
; A[7]        ; SRAM_DQ[7]    ; 20.755 ; 20.755 ; 20.755 ; 20.755 ;
; A[7]        ; SRAM_DQ[8]    ; 20.717 ; 20.717 ; 20.717 ; 20.717 ;
; A[7]        ; SRAM_DQ[9]    ; 20.717 ; 20.717 ; 20.717 ; 20.717 ;
; A[7]        ; SRAM_DQ[10]   ; 20.720 ; 20.720 ; 20.720 ; 20.720 ;
; A[7]        ; SRAM_DQ[11]   ; 20.712 ; 20.712 ; 20.712 ; 20.712 ;
; A[7]        ; SRAM_DQ[12]   ; 20.732 ; 20.732 ; 20.732 ; 20.732 ;
; A[7]        ; SRAM_DQ[13]   ; 20.730 ; 20.730 ; 20.730 ; 20.730 ;
; A[7]        ; SRAM_DQ[14]   ; 20.730 ; 20.730 ; 20.730 ; 20.730 ;
; A[7]        ; SRAM_DQ[15]   ; 20.717 ; 20.717 ; 20.717 ; 20.717 ;
; A[7]        ; U1OE_n        ;        ; 18.032 ; 18.032 ;        ;
; A[8]        ; D[0]          ; 17.478 ; 17.478 ; 17.478 ; 17.478 ;
; A[8]        ; D[1]          ; 17.474 ; 17.474 ; 17.474 ; 17.474 ;
; A[8]        ; D[2]          ; 17.444 ; 17.444 ; 17.444 ; 17.444 ;
; A[8]        ; D[3]          ; 17.097 ; 17.097 ; 17.097 ; 17.097 ;
; A[8]        ; D[4]          ; 17.097 ; 17.097 ; 17.097 ; 17.097 ;
; A[8]        ; D[5]          ; 16.742 ; 16.742 ; 16.742 ; 16.742 ;
; A[8]        ; D[6]          ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; A[8]        ; D[7]          ; 16.710 ; 16.710 ; 16.710 ; 16.710 ;
; A[8]        ; FL_ADDR[8]    ; 11.083 ;        ;        ; 11.083 ;
; A[8]        ; FL_ADDR[14]   ; 17.828 ; 17.828 ; 17.828 ; 17.828 ;
; A[8]        ; FL_ADDR[15]   ; 17.419 ; 17.419 ; 17.419 ; 17.419 ;
; A[8]        ; FL_ADDR[16]   ; 17.823 ; 17.823 ; 17.823 ; 17.823 ;
; A[8]        ; FL_ADDR[17]   ; 19.848 ;        ;        ; 19.848 ;
; A[8]        ; FL_CE_N       ; 15.833 ; 16.863 ; 16.863 ; 15.833 ;
; A[8]        ; LEDG[0]       ;        ; 16.823 ; 16.823 ;        ;
; A[8]        ; LEDG[1]       ;        ; 18.898 ; 18.898 ;        ;
; A[8]        ; LEDG[2]       ; 15.676 ;        ;        ; 15.676 ;
; A[8]        ; LEDG[3]       ; 16.787 ;        ;        ; 16.787 ;
; A[8]        ; LEDG[4]       ; 17.932 ;        ;        ; 17.932 ;
; A[8]        ; LEDG[5]       ; 18.279 ;        ;        ; 18.279 ;
; A[8]        ; LEDG[6]       ; 16.784 ;        ;        ; 16.784 ;
; A[8]        ; LEDR[6]       ; 14.009 ; 17.692 ; 17.692 ; 14.009 ;
; A[8]        ; LEDR[7]       ; 23.147 ; 20.301 ; 20.301 ; 23.147 ;
; A[8]        ; LEDR[8]       ; 14.514 ; 14.514 ; 14.514 ; 14.514 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.522 ;        ;        ; 10.522 ;
; A[8]        ; SRAM_CE_N     ; 19.693 ;        ;        ; 19.693 ;
; A[8]        ; SRAM_DQ[0]    ; 20.807 ; 20.807 ; 20.807 ; 20.807 ;
; A[8]        ; SRAM_DQ[1]    ; 20.817 ; 20.817 ; 20.817 ; 20.817 ;
; A[8]        ; SRAM_DQ[2]    ; 20.801 ; 20.801 ; 20.801 ; 20.801 ;
; A[8]        ; SRAM_DQ[3]    ; 20.811 ; 20.811 ; 20.811 ; 20.811 ;
; A[8]        ; SRAM_DQ[4]    ; 20.261 ; 20.261 ; 20.261 ; 20.261 ;
; A[8]        ; SRAM_DQ[5]    ; 20.261 ; 20.261 ; 20.261 ; 20.261 ;
; A[8]        ; SRAM_DQ[6]    ; 19.923 ; 19.923 ; 19.923 ; 19.923 ;
; A[8]        ; SRAM_DQ[7]    ; 20.231 ; 20.231 ; 20.231 ; 20.231 ;
; A[8]        ; SRAM_DQ[8]    ; 20.193 ; 20.193 ; 20.193 ; 20.193 ;
; A[8]        ; SRAM_DQ[9]    ; 20.193 ; 20.193 ; 20.193 ; 20.193 ;
; A[8]        ; SRAM_DQ[10]   ; 20.196 ; 20.196 ; 20.196 ; 20.196 ;
; A[8]        ; SRAM_DQ[11]   ; 20.188 ; 20.188 ; 20.188 ; 20.188 ;
; A[8]        ; SRAM_DQ[12]   ; 20.208 ; 20.208 ; 20.208 ; 20.208 ;
; A[8]        ; SRAM_DQ[13]   ; 20.206 ; 20.206 ; 20.206 ; 20.206 ;
; A[8]        ; SRAM_DQ[14]   ; 20.206 ; 20.206 ; 20.206 ; 20.206 ;
; A[8]        ; SRAM_DQ[15]   ; 20.193 ; 20.193 ; 20.193 ; 20.193 ;
; A[9]        ; D[0]          ; 18.545 ; 18.545 ; 18.545 ; 18.545 ;
; A[9]        ; D[1]          ; 18.541 ; 18.541 ; 18.541 ; 18.541 ;
; A[9]        ; D[2]          ; 18.511 ; 18.511 ; 18.511 ; 18.511 ;
; A[9]        ; D[3]          ; 18.164 ; 18.164 ; 18.164 ; 18.164 ;
; A[9]        ; D[4]          ; 18.164 ; 18.164 ; 18.164 ; 18.164 ;
; A[9]        ; D[5]          ; 17.809 ; 17.809 ; 17.809 ; 17.809 ;
; A[9]        ; D[6]          ; 17.768 ; 17.768 ; 17.768 ; 17.768 ;
; A[9]        ; D[7]          ; 17.777 ; 17.777 ; 17.777 ; 17.777 ;
; A[9]        ; FL_ADDR[9]    ; 10.643 ;        ;        ; 10.643 ;
; A[9]        ; FL_ADDR[14]   ; 18.436 ; 18.436 ; 18.436 ; 18.436 ;
; A[9]        ; FL_ADDR[15]   ; 18.027 ; 18.027 ; 18.027 ; 18.027 ;
; A[9]        ; FL_ADDR[16]   ; 18.431 ; 18.431 ; 18.431 ; 18.431 ;
; A[9]        ; FL_ADDR[17]   ; 20.456 ;        ;        ; 20.456 ;
; A[9]        ; FL_CE_N       ; 16.441 ; 17.930 ; 17.930 ; 16.441 ;
; A[9]        ; LEDG[0]       ;        ; 17.431 ; 17.431 ;        ;
; A[9]        ; LEDG[1]       ;        ; 19.506 ; 19.506 ;        ;
; A[9]        ; LEDG[2]       ; 16.284 ;        ;        ; 16.284 ;
; A[9]        ; LEDG[3]       ; 17.395 ;        ;        ; 17.395 ;
; A[9]        ; LEDG[4]       ; 18.540 ;        ;        ; 18.540 ;
; A[9]        ; LEDG[5]       ; 18.887 ;        ;        ; 18.887 ;
; A[9]        ; LEDG[6]       ; 17.392 ;        ;        ; 17.392 ;
; A[9]        ; LEDR[6]       ; 14.617 ; 18.300 ; 18.300 ; 14.617 ;
; A[9]        ; LEDR[7]       ; 23.755 ; 20.909 ; 20.909 ; 23.755 ;
; A[9]        ; LEDR[8]       ; 15.581 ; 15.581 ; 15.581 ; 15.581 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.665 ;        ;        ; 10.665 ;
; A[9]        ; SRAM_CE_N     ; 20.301 ;        ;        ; 20.301 ;
; A[9]        ; SRAM_DQ[0]    ; 21.415 ; 21.415 ; 21.415 ; 21.415 ;
; A[9]        ; SRAM_DQ[1]    ; 21.425 ; 21.425 ; 21.425 ; 21.425 ;
; A[9]        ; SRAM_DQ[2]    ; 21.409 ; 21.409 ; 21.409 ; 21.409 ;
; A[9]        ; SRAM_DQ[3]    ; 21.419 ; 21.419 ; 21.419 ; 21.419 ;
; A[9]        ; SRAM_DQ[4]    ; 20.869 ; 20.869 ; 20.869 ; 20.869 ;
; A[9]        ; SRAM_DQ[5]    ; 20.869 ; 20.869 ; 20.869 ; 20.869 ;
; A[9]        ; SRAM_DQ[6]    ; 20.531 ; 20.531 ; 20.531 ; 20.531 ;
; A[9]        ; SRAM_DQ[7]    ; 20.839 ; 20.839 ; 20.839 ; 20.839 ;
; A[9]        ; SRAM_DQ[8]    ; 20.801 ; 20.801 ; 20.801 ; 20.801 ;
; A[9]        ; SRAM_DQ[9]    ; 20.801 ; 20.801 ; 20.801 ; 20.801 ;
; A[9]        ; SRAM_DQ[10]   ; 20.804 ; 20.804 ; 20.804 ; 20.804 ;
; A[9]        ; SRAM_DQ[11]   ; 20.796 ; 20.796 ; 20.796 ; 20.796 ;
; A[9]        ; SRAM_DQ[12]   ; 20.816 ; 20.816 ; 20.816 ; 20.816 ;
; A[9]        ; SRAM_DQ[13]   ; 20.814 ; 20.814 ; 20.814 ; 20.814 ;
; A[9]        ; SRAM_DQ[14]   ; 20.814 ; 20.814 ; 20.814 ; 20.814 ;
; A[9]        ; SRAM_DQ[15]   ; 20.801 ; 20.801 ; 20.801 ; 20.801 ;
; A[10]       ; D[0]          ; 17.947 ; 17.947 ; 17.947 ; 17.947 ;
; A[10]       ; D[1]          ; 17.943 ; 17.943 ; 17.943 ; 17.943 ;
; A[10]       ; D[2]          ; 17.913 ; 17.913 ; 17.913 ; 17.913 ;
; A[10]       ; D[3]          ; 17.566 ; 17.566 ; 17.566 ; 17.566 ;
; A[10]       ; D[4]          ; 17.566 ; 17.566 ; 17.566 ; 17.566 ;
; A[10]       ; D[5]          ; 17.211 ; 17.211 ; 17.211 ; 17.211 ;
; A[10]       ; D[6]          ; 17.170 ; 17.170 ; 17.170 ; 17.170 ;
; A[10]       ; D[7]          ; 17.179 ; 17.179 ; 17.179 ; 17.179 ;
; A[10]       ; FL_ADDR[10]   ; 11.087 ;        ;        ; 11.087 ;
; A[10]       ; FL_ADDR[14]   ; 18.067 ; 18.067 ; 18.067 ; 18.067 ;
; A[10]       ; FL_ADDR[15]   ; 17.658 ; 17.658 ; 17.658 ; 17.658 ;
; A[10]       ; FL_ADDR[16]   ; 18.062 ; 18.062 ; 18.062 ; 18.062 ;
; A[10]       ; FL_ADDR[17]   ; 20.087 ;        ;        ; 20.087 ;
; A[10]       ; FL_CE_N       ; 15.912 ; 17.711 ; 17.711 ; 15.912 ;
; A[10]       ; LEDG[0]       ;        ; 17.062 ; 17.062 ;        ;
; A[10]       ; LEDG[1]       ;        ; 19.137 ; 19.137 ;        ;
; A[10]       ; LEDG[2]       ; 15.915 ;        ;        ; 15.915 ;
; A[10]       ; LEDG[3]       ; 17.026 ;        ;        ; 17.026 ;
; A[10]       ; LEDG[4]       ; 18.171 ;        ;        ; 18.171 ;
; A[10]       ; LEDG[5]       ; 18.518 ;        ;        ; 18.518 ;
; A[10]       ; LEDG[6]       ; 17.023 ;        ;        ; 17.023 ;
; A[10]       ; LEDR[6]       ; 14.088 ; 17.931 ; 17.931 ; 14.088 ;
; A[10]       ; LEDR[7]       ; 23.386 ; 20.540 ; 20.540 ; 23.386 ;
; A[10]       ; LEDR[8]       ; 14.983 ; 15.362 ; 15.362 ; 14.983 ;
; A[10]       ; SRAM_ADDR[10] ; 10.888 ;        ;        ; 10.888 ;
; A[10]       ; SRAM_CE_N     ; 19.932 ;        ;        ; 19.932 ;
; A[10]       ; SRAM_DQ[0]    ; 21.046 ; 21.046 ; 21.046 ; 21.046 ;
; A[10]       ; SRAM_DQ[1]    ; 21.056 ; 21.056 ; 21.056 ; 21.056 ;
; A[10]       ; SRAM_DQ[2]    ; 21.040 ; 21.040 ; 21.040 ; 21.040 ;
; A[10]       ; SRAM_DQ[3]    ; 21.050 ; 21.050 ; 21.050 ; 21.050 ;
; A[10]       ; SRAM_DQ[4]    ; 20.500 ; 20.500 ; 20.500 ; 20.500 ;
; A[10]       ; SRAM_DQ[5]    ; 20.500 ; 20.500 ; 20.500 ; 20.500 ;
; A[10]       ; SRAM_DQ[6]    ; 20.162 ; 20.162 ; 20.162 ; 20.162 ;
; A[10]       ; SRAM_DQ[7]    ; 20.470 ; 20.470 ; 20.470 ; 20.470 ;
; A[10]       ; SRAM_DQ[8]    ; 20.432 ; 20.432 ; 20.432 ; 20.432 ;
; A[10]       ; SRAM_DQ[9]    ; 20.432 ; 20.432 ; 20.432 ; 20.432 ;
; A[10]       ; SRAM_DQ[10]   ; 20.435 ; 20.435 ; 20.435 ; 20.435 ;
; A[10]       ; SRAM_DQ[11]   ; 20.427 ; 20.427 ; 20.427 ; 20.427 ;
; A[10]       ; SRAM_DQ[12]   ; 20.447 ; 20.447 ; 20.447 ; 20.447 ;
; A[10]       ; SRAM_DQ[13]   ; 20.445 ; 20.445 ; 20.445 ; 20.445 ;
; A[10]       ; SRAM_DQ[14]   ; 20.445 ; 20.445 ; 20.445 ; 20.445 ;
; A[10]       ; SRAM_DQ[15]   ; 20.432 ; 20.432 ; 20.432 ; 20.432 ;
; A[11]       ; D[0]          ; 16.630 ; 16.630 ; 16.630 ; 16.630 ;
; A[11]       ; D[1]          ; 16.626 ; 16.626 ; 16.626 ; 16.626 ;
; A[11]       ; D[2]          ; 16.596 ; 16.596 ; 16.596 ; 16.596 ;
; A[11]       ; D[3]          ; 16.249 ; 16.249 ; 16.249 ; 16.249 ;
; A[11]       ; D[4]          ; 16.249 ; 16.249 ; 16.249 ; 16.249 ;
; A[11]       ; D[5]          ; 15.894 ; 15.894 ; 15.894 ; 15.894 ;
; A[11]       ; D[6]          ; 15.853 ; 15.853 ; 15.853 ; 15.853 ;
; A[11]       ; D[7]          ; 15.862 ; 15.862 ; 15.862 ; 15.862 ;
; A[11]       ; FL_ADDR[11]   ; 10.544 ;        ;        ; 10.544 ;
; A[11]       ; FL_ADDR[14]   ; 18.538 ; 18.538 ; 18.538 ; 18.538 ;
; A[11]       ; FL_ADDR[15]   ; 18.129 ; 18.129 ; 18.129 ; 18.129 ;
; A[11]       ; FL_ADDR[16]   ; 18.533 ; 18.533 ; 18.533 ; 18.533 ;
; A[11]       ; FL_ADDR[17]   ; 20.558 ;        ;        ; 20.558 ;
; A[11]       ; FL_CE_N       ; 16.015 ; 19.536 ; 19.536 ; 16.015 ;
; A[11]       ; LEDG[0]       ;        ; 17.533 ; 17.533 ;        ;
; A[11]       ; LEDG[1]       ;        ; 19.608 ; 19.608 ;        ;
; A[11]       ; LEDG[2]       ; 16.386 ;        ;        ; 16.386 ;
; A[11]       ; LEDG[3]       ; 17.497 ;        ;        ; 17.497 ;
; A[11]       ; LEDG[4]       ; 18.642 ;        ;        ; 18.642 ;
; A[11]       ; LEDG[5]       ; 18.989 ;        ;        ; 18.989 ;
; A[11]       ; LEDG[6]       ; 17.494 ;        ;        ; 17.494 ;
; A[11]       ; LEDR[6]       ; 14.719 ; 18.402 ; 18.402 ; 14.719 ;
; A[11]       ; LEDR[7]       ; 23.857 ; 21.011 ; 21.011 ; 23.857 ;
; A[11]       ; LEDR[8]       ; 13.666 ; 18.886 ; 18.886 ; 13.666 ;
; A[11]       ; SRAM_ADDR[11] ; 10.879 ;        ;        ; 10.879 ;
; A[11]       ; SRAM_CE_N     ; 20.403 ;        ;        ; 20.403 ;
; A[11]       ; SRAM_DQ[0]    ; 21.517 ; 21.517 ; 21.517 ; 21.517 ;
; A[11]       ; SRAM_DQ[1]    ; 21.527 ; 21.527 ; 21.527 ; 21.527 ;
; A[11]       ; SRAM_DQ[2]    ; 21.511 ; 21.511 ; 21.511 ; 21.511 ;
; A[11]       ; SRAM_DQ[3]    ; 21.521 ; 21.521 ; 21.521 ; 21.521 ;
; A[11]       ; SRAM_DQ[4]    ; 20.971 ; 20.971 ; 20.971 ; 20.971 ;
; A[11]       ; SRAM_DQ[5]    ; 20.971 ; 20.971 ; 20.971 ; 20.971 ;
; A[11]       ; SRAM_DQ[6]    ; 20.633 ; 20.633 ; 20.633 ; 20.633 ;
; A[11]       ; SRAM_DQ[7]    ; 20.941 ; 20.941 ; 20.941 ; 20.941 ;
; A[11]       ; SRAM_DQ[8]    ; 20.903 ; 20.903 ; 20.903 ; 20.903 ;
; A[11]       ; SRAM_DQ[9]    ; 20.903 ; 20.903 ; 20.903 ; 20.903 ;
; A[11]       ; SRAM_DQ[10]   ; 20.906 ; 20.906 ; 20.906 ; 20.906 ;
; A[11]       ; SRAM_DQ[11]   ; 20.898 ; 20.898 ; 20.898 ; 20.898 ;
; A[11]       ; SRAM_DQ[12]   ; 20.918 ; 20.918 ; 20.918 ; 20.918 ;
; A[11]       ; SRAM_DQ[13]   ; 20.916 ; 20.916 ; 20.916 ; 20.916 ;
; A[11]       ; SRAM_DQ[14]   ; 20.916 ; 20.916 ; 20.916 ; 20.916 ;
; A[11]       ; SRAM_DQ[15]   ; 20.903 ; 20.903 ; 20.903 ; 20.903 ;
; A[12]       ; D[0]          ; 16.649 ; 16.649 ; 16.649 ; 16.649 ;
; A[12]       ; D[1]          ; 16.645 ; 16.645 ; 16.645 ; 16.645 ;
; A[12]       ; D[2]          ; 16.615 ; 16.615 ; 16.615 ; 16.615 ;
; A[12]       ; D[3]          ; 16.268 ; 16.268 ; 16.268 ; 16.268 ;
; A[12]       ; D[4]          ; 16.268 ; 16.268 ; 16.268 ; 16.268 ;
; A[12]       ; D[5]          ; 15.913 ; 15.913 ; 15.913 ; 15.913 ;
; A[12]       ; D[6]          ; 15.872 ; 15.872 ; 15.872 ; 15.872 ;
; A[12]       ; D[7]          ; 15.881 ; 15.881 ; 15.881 ; 15.881 ;
; A[12]       ; FL_ADDR[12]   ; 10.784 ;        ;        ; 10.784 ;
; A[12]       ; FL_ADDR[14]   ; 17.990 ; 17.990 ; 17.990 ; 17.990 ;
; A[12]       ; FL_ADDR[15]   ; 17.581 ; 17.581 ; 17.581 ; 17.581 ;
; A[12]       ; FL_ADDR[16]   ; 17.985 ; 17.985 ; 17.985 ; 17.985 ;
; A[12]       ; FL_ADDR[17]   ; 20.010 ;        ;        ; 20.010 ;
; A[12]       ; FL_CE_N       ; 15.995 ; 18.988 ; 18.988 ; 15.995 ;
; A[12]       ; LEDG[0]       ;        ; 16.985 ; 16.985 ;        ;
; A[12]       ; LEDG[1]       ;        ; 19.060 ; 19.060 ;        ;
; A[12]       ; LEDG[2]       ; 15.838 ;        ;        ; 15.838 ;
; A[12]       ; LEDG[3]       ; 16.949 ;        ;        ; 16.949 ;
; A[12]       ; LEDG[4]       ; 18.094 ;        ;        ; 18.094 ;
; A[12]       ; LEDG[5]       ; 18.441 ;        ;        ; 18.441 ;
; A[12]       ; LEDG[6]       ; 16.946 ;        ;        ; 16.946 ;
; A[12]       ; LEDR[6]       ; 14.171 ; 17.854 ; 17.854 ; 14.171 ;
; A[12]       ; LEDR[7]       ; 23.309 ; 20.463 ; 20.463 ; 23.309 ;
; A[12]       ; LEDR[8]       ; 13.685 ; 18.338 ; 18.338 ; 13.685 ;
; A[12]       ; SRAM_ADDR[12] ; 11.246 ;        ;        ; 11.246 ;
; A[12]       ; SRAM_CE_N     ; 19.855 ;        ;        ; 19.855 ;
; A[12]       ; SRAM_DQ[0]    ; 20.969 ; 20.969 ; 20.969 ; 20.969 ;
; A[12]       ; SRAM_DQ[1]    ; 20.979 ; 20.979 ; 20.979 ; 20.979 ;
; A[12]       ; SRAM_DQ[2]    ; 20.963 ; 20.963 ; 20.963 ; 20.963 ;
; A[12]       ; SRAM_DQ[3]    ; 20.973 ; 20.973 ; 20.973 ; 20.973 ;
; A[12]       ; SRAM_DQ[4]    ; 20.423 ; 20.423 ; 20.423 ; 20.423 ;
; A[12]       ; SRAM_DQ[5]    ; 20.423 ; 20.423 ; 20.423 ; 20.423 ;
; A[12]       ; SRAM_DQ[6]    ; 20.085 ; 20.085 ; 20.085 ; 20.085 ;
; A[12]       ; SRAM_DQ[7]    ; 20.393 ; 20.393 ; 20.393 ; 20.393 ;
; A[12]       ; SRAM_DQ[8]    ; 20.355 ; 20.355 ; 20.355 ; 20.355 ;
; A[12]       ; SRAM_DQ[9]    ; 20.355 ; 20.355 ; 20.355 ; 20.355 ;
; A[12]       ; SRAM_DQ[10]   ; 20.358 ; 20.358 ; 20.358 ; 20.358 ;
; A[12]       ; SRAM_DQ[11]   ; 20.350 ; 20.350 ; 20.350 ; 20.350 ;
; A[12]       ; SRAM_DQ[12]   ; 20.370 ; 20.370 ; 20.370 ; 20.370 ;
; A[12]       ; SRAM_DQ[13]   ; 20.368 ; 20.368 ; 20.368 ; 20.368 ;
; A[12]       ; SRAM_DQ[14]   ; 20.368 ; 20.368 ; 20.368 ; 20.368 ;
; A[12]       ; SRAM_DQ[15]   ; 20.355 ; 20.355 ; 20.355 ; 20.355 ;
; A[13]       ; D[0]          ; 18.062 ; 18.062 ; 18.062 ; 18.062 ;
; A[13]       ; D[1]          ; 18.058 ; 18.058 ; 18.058 ; 18.058 ;
; A[13]       ; D[2]          ; 18.028 ; 18.028 ; 18.028 ; 18.028 ;
; A[13]       ; D[3]          ; 17.681 ; 17.681 ; 17.681 ; 17.681 ;
; A[13]       ; D[4]          ; 17.681 ; 17.681 ; 17.681 ; 17.681 ;
; A[13]       ; D[5]          ; 17.326 ; 17.326 ; 17.326 ; 17.326 ;
; A[13]       ; D[6]          ; 17.285 ; 17.285 ; 17.285 ; 17.285 ;
; A[13]       ; D[7]          ; 17.294 ; 17.294 ; 17.294 ; 17.294 ;
; A[13]       ; FL_ADDR[13]   ; 11.417 ;        ;        ; 11.417 ;
; A[13]       ; FL_ADDR[14]   ; 18.965 ; 18.965 ; 18.965 ; 18.965 ;
; A[13]       ; FL_ADDR[15]   ; 18.556 ; 18.556 ; 18.556 ; 18.556 ;
; A[13]       ; FL_ADDR[16]   ; 18.960 ; 18.960 ; 18.960 ; 18.960 ;
; A[13]       ; FL_ADDR[17]   ; 20.985 ;        ;        ; 20.985 ;
; A[13]       ; FL_CE_N       ; 16.810 ; 19.963 ; 19.963 ; 16.810 ;
; A[13]       ; LEDG[0]       ;        ; 17.960 ; 17.960 ;        ;
; A[13]       ; LEDG[1]       ;        ; 20.035 ; 20.035 ;        ;
; A[13]       ; LEDG[2]       ; 16.813 ;        ;        ; 16.813 ;
; A[13]       ; LEDG[3]       ; 17.924 ;        ;        ; 17.924 ;
; A[13]       ; LEDG[4]       ; 19.069 ;        ;        ; 19.069 ;
; A[13]       ; LEDG[5]       ; 19.416 ;        ;        ; 19.416 ;
; A[13]       ; LEDG[6]       ; 17.921 ;        ;        ; 17.921 ;
; A[13]       ; LEDR[6]       ; 14.986 ; 18.829 ; 18.829 ; 14.986 ;
; A[13]       ; LEDR[7]       ; 24.284 ; 21.438 ; 21.438 ; 24.284 ;
; A[13]       ; LEDR[8]       ; 15.098 ; 19.313 ; 19.313 ; 15.098 ;
; A[13]       ; SRAM_ADDR[13] ; 11.189 ;        ;        ; 11.189 ;
; A[13]       ; SRAM_CE_N     ; 20.830 ;        ;        ; 20.830 ;
; A[13]       ; SRAM_DQ[0]    ; 21.944 ; 21.944 ; 21.944 ; 21.944 ;
; A[13]       ; SRAM_DQ[1]    ; 21.954 ; 21.954 ; 21.954 ; 21.954 ;
; A[13]       ; SRAM_DQ[2]    ; 21.938 ; 21.938 ; 21.938 ; 21.938 ;
; A[13]       ; SRAM_DQ[3]    ; 21.948 ; 21.948 ; 21.948 ; 21.948 ;
; A[13]       ; SRAM_DQ[4]    ; 21.398 ; 21.398 ; 21.398 ; 21.398 ;
; A[13]       ; SRAM_DQ[5]    ; 21.398 ; 21.398 ; 21.398 ; 21.398 ;
; A[13]       ; SRAM_DQ[6]    ; 21.060 ; 21.060 ; 21.060 ; 21.060 ;
; A[13]       ; SRAM_DQ[7]    ; 21.368 ; 21.368 ; 21.368 ; 21.368 ;
; A[13]       ; SRAM_DQ[8]    ; 21.330 ; 21.330 ; 21.330 ; 21.330 ;
; A[13]       ; SRAM_DQ[9]    ; 21.330 ; 21.330 ; 21.330 ; 21.330 ;
; A[13]       ; SRAM_DQ[10]   ; 21.333 ; 21.333 ; 21.333 ; 21.333 ;
; A[13]       ; SRAM_DQ[11]   ; 21.325 ; 21.325 ; 21.325 ; 21.325 ;
; A[13]       ; SRAM_DQ[12]   ; 21.345 ; 21.345 ; 21.345 ; 21.345 ;
; A[13]       ; SRAM_DQ[13]   ; 21.343 ; 21.343 ; 21.343 ; 21.343 ;
; A[13]       ; SRAM_DQ[14]   ; 21.343 ; 21.343 ; 21.343 ; 21.343 ;
; A[13]       ; SRAM_DQ[15]   ; 21.330 ; 21.330 ; 21.330 ; 21.330 ;
; A[14]       ; D[0]          ; 16.047 ; 16.047 ; 16.047 ; 16.047 ;
; A[14]       ; D[1]          ; 16.043 ; 16.043 ; 16.043 ; 16.043 ;
; A[14]       ; D[2]          ; 16.013 ; 16.013 ; 16.013 ; 16.013 ;
; A[14]       ; D[3]          ; 15.666 ; 15.666 ; 15.666 ; 15.666 ;
; A[14]       ; D[4]          ; 15.666 ; 15.666 ; 15.666 ; 15.666 ;
; A[14]       ; D[5]          ; 15.311 ; 15.311 ; 15.311 ; 15.311 ;
; A[14]       ; D[6]          ; 15.270 ; 15.270 ; 15.270 ; 15.270 ;
; A[14]       ; D[7]          ; 15.279 ; 15.279 ; 15.279 ; 15.279 ;
; A[14]       ; FL_ADDR[14]   ; 12.217 ; 12.217 ; 12.217 ; 12.217 ;
; A[14]       ; FL_ADDR[15]   ; 12.580 ; 12.580 ; 12.580 ; 12.580 ;
; A[14]       ; FL_ADDR[16]   ; 12.210 ; 12.210 ; 12.210 ; 12.210 ;
; A[14]       ; FL_ADDR[17]   ; 19.076 ; 13.974 ; 13.974 ; 19.076 ;
; A[14]       ; FL_CE_N       ; 13.888 ; 14.659 ; 14.659 ; 13.888 ;
; A[14]       ; LEDG[0]       ; 15.755 ; 15.755 ; 15.755 ; 15.755 ;
; A[14]       ; LEDG[1]       ; 18.126 ; 18.126 ; 18.126 ; 18.126 ;
; A[14]       ; LEDG[2]       ; 15.764 ;        ;        ; 15.764 ;
; A[14]       ; LEDG[3]       ; 15.719 ; 15.719 ; 15.719 ; 15.719 ;
; A[14]       ; LEDG[4]       ; 15.768 ; 15.768 ; 15.768 ; 15.768 ;
; A[14]       ; LEDG[5]       ; 16.115 ; 16.115 ; 16.115 ; 16.115 ;
; A[14]       ; LEDG[6]       ; 15.462 ; 15.462 ; 15.462 ; 15.462 ;
; A[14]       ; LEDR[6]       ; 13.937 ; 16.048 ; 16.048 ; 13.937 ;
; A[14]       ; LEDR[7]       ; 19.529 ; 19.529 ; 19.529 ; 19.529 ;
; A[14]       ; LEDR[8]       ; 13.083 ; 17.108 ; 17.108 ; 13.083 ;
; A[14]       ; SRAM_ADDR[14] ; 14.362 ; 14.362 ; 14.362 ; 14.362 ;
; A[14]       ; SRAM_ADDR[15] ; 16.033 ; 16.033 ; 16.033 ; 16.033 ;
; A[14]       ; SRAM_ADDR[16] ; 15.882 ; 15.882 ; 15.882 ; 15.882 ;
; A[14]       ; SRAM_ADDR[17] ; 15.661 ; 15.661 ; 15.661 ; 15.661 ;
; A[14]       ; SRAM_CE_N     ; 18.921 ; 18.921 ; 18.921 ; 18.921 ;
; A[14]       ; SRAM_DQ[0]    ; 17.777 ; 17.777 ; 17.777 ; 17.777 ;
; A[14]       ; SRAM_DQ[1]    ; 17.787 ; 17.787 ; 17.787 ; 17.787 ;
; A[14]       ; SRAM_DQ[2]    ; 17.771 ; 17.771 ; 17.771 ; 17.771 ;
; A[14]       ; SRAM_DQ[3]    ; 17.781 ; 17.781 ; 17.781 ; 17.781 ;
; A[14]       ; SRAM_DQ[4]    ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; A[14]       ; SRAM_DQ[5]    ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; A[14]       ; SRAM_DQ[6]    ; 16.893 ; 16.893 ; 16.893 ; 16.893 ;
; A[14]       ; SRAM_DQ[7]    ; 17.201 ; 17.201 ; 17.201 ; 17.201 ;
; A[14]       ; SRAM_DQ[8]    ; 17.111 ; 17.111 ; 17.111 ; 17.111 ;
; A[14]       ; SRAM_DQ[9]    ; 17.111 ; 17.111 ; 17.111 ; 17.111 ;
; A[14]       ; SRAM_DQ[10]   ; 17.114 ; 17.114 ; 17.114 ; 17.114 ;
; A[14]       ; SRAM_DQ[11]   ; 17.106 ; 17.106 ; 17.106 ; 17.106 ;
; A[14]       ; SRAM_DQ[12]   ; 17.126 ; 17.126 ; 17.126 ; 17.126 ;
; A[14]       ; SRAM_DQ[13]   ; 17.124 ; 17.124 ; 17.124 ; 17.124 ;
; A[14]       ; SRAM_DQ[14]   ; 17.124 ; 17.124 ; 17.124 ; 17.124 ;
; A[14]       ; SRAM_DQ[15]   ; 17.111 ; 17.111 ; 17.111 ; 17.111 ;
; A[14]       ; SRAM_LB_N     ; 16.435 ; 16.435 ; 16.435 ; 16.435 ;
; A[14]       ; SRAM_UB_N     ; 16.974 ; 16.974 ; 16.974 ; 16.974 ;
; A[15]       ; D[0]          ; 17.028 ; 17.028 ; 17.028 ; 17.028 ;
; A[15]       ; D[1]          ; 17.024 ; 17.024 ; 17.024 ; 17.024 ;
; A[15]       ; D[2]          ; 15.954 ; 15.938 ; 15.938 ; 15.954 ;
; A[15]       ; D[3]          ; 16.647 ; 16.647 ; 16.647 ; 16.647 ;
; A[15]       ; D[4]          ; 16.647 ; 16.647 ; 16.647 ; 16.647 ;
; A[15]       ; D[5]          ; 15.623 ; 15.596 ; 15.596 ; 15.623 ;
; A[15]       ; D[6]          ; 16.091 ; 15.033 ; 15.033 ; 16.091 ;
; A[15]       ; D[7]          ; 15.368 ; 15.335 ; 15.335 ; 15.368 ;
; A[15]       ; FL_ADDR[14]   ; 14.569 ; 14.569 ; 14.569 ; 14.569 ;
; A[15]       ; FL_ADDR[15]   ; 14.160 ; 14.160 ; 14.160 ; 14.160 ;
; A[15]       ; FL_ADDR[16]   ; 14.564 ; 14.564 ; 14.564 ; 14.564 ;
; A[15]       ; FL_ADDR[17]   ; 16.400 ; 17.021 ; 17.021 ; 16.400 ;
; A[15]       ; FL_CE_N       ; 14.718 ; 12.733 ; 12.733 ; 14.718 ;
; A[15]       ; LEDG[0]       ; 13.580 ; 13.564 ; 13.564 ; 13.580 ;
; A[15]       ; LEDG[1]       ; 16.071 ; 15.450 ; 15.450 ; 16.071 ;
; A[15]       ; LEDG[2]       ; 12.417 ;        ;        ; 12.417 ;
; A[15]       ; LEDG[3]       ; 13.528 ; 13.544 ; 13.544 ; 13.528 ;
; A[15]       ; LEDG[4]       ; 13.713 ; 13.713 ; 13.713 ; 13.713 ;
; A[15]       ; LEDG[5]       ; 14.060 ; 14.060 ; 14.060 ; 14.060 ;
; A[15]       ; LEDG[6]       ; 13.407 ; 13.407 ; 13.407 ; 13.407 ;
; A[15]       ; LEDR[6]       ; 13.461 ; 13.993 ; 13.993 ; 13.461 ;
; A[15]       ; LEDR[7]       ; 17.474 ; 16.853 ; 16.853 ; 17.474 ;
; A[15]       ; LEDR[8]       ; 14.933 ; 14.391 ; 14.391 ; 14.933 ;
; A[15]       ; SRAM_ADDR[14] ; 12.697 ; 12.697 ; 12.697 ; 12.697 ;
; A[15]       ; SRAM_ADDR[15] ; 14.123 ; 14.123 ; 14.123 ; 14.123 ;
; A[15]       ; SRAM_ADDR[16] ; 14.019 ; 14.019 ; 14.019 ; 14.019 ;
; A[15]       ; SRAM_ADDR[17] ; 13.522 ; 13.522 ; 13.522 ; 13.522 ;
; A[15]       ; SRAM_CE_N     ; 16.245 ; 16.866 ; 16.866 ; 16.245 ;
; A[15]       ; SRAM_DQ[0]    ; 15.318 ; 15.318 ; 15.318 ; 15.318 ;
; A[15]       ; SRAM_DQ[1]    ; 15.328 ; 15.328 ; 15.328 ; 15.328 ;
; A[15]       ; SRAM_DQ[2]    ; 15.312 ; 15.312 ; 15.312 ; 15.312 ;
; A[15]       ; SRAM_DQ[3]    ; 15.322 ; 15.322 ; 15.322 ; 15.322 ;
; A[15]       ; SRAM_DQ[4]    ; 14.772 ; 14.772 ; 14.772 ; 14.772 ;
; A[15]       ; SRAM_DQ[5]    ; 14.772 ; 14.772 ; 14.772 ; 14.772 ;
; A[15]       ; SRAM_DQ[6]    ; 14.434 ; 14.434 ; 14.434 ; 14.434 ;
; A[15]       ; SRAM_DQ[7]    ; 14.742 ; 14.742 ; 14.742 ; 14.742 ;
; A[15]       ; SRAM_DQ[8]    ; 14.652 ; 14.652 ; 14.652 ; 14.652 ;
; A[15]       ; SRAM_DQ[9]    ; 14.652 ; 14.652 ; 14.652 ; 14.652 ;
; A[15]       ; SRAM_DQ[10]   ; 14.655 ; 14.655 ; 14.655 ; 14.655 ;
; A[15]       ; SRAM_DQ[11]   ; 14.647 ; 14.647 ; 14.647 ; 14.647 ;
; A[15]       ; SRAM_DQ[12]   ; 14.667 ; 14.667 ; 14.667 ; 14.667 ;
; A[15]       ; SRAM_DQ[13]   ; 14.665 ; 14.665 ; 14.665 ; 14.665 ;
; A[15]       ; SRAM_DQ[14]   ; 14.665 ; 14.665 ; 14.665 ; 14.665 ;
; A[15]       ; SRAM_DQ[15]   ; 14.652 ; 14.652 ; 14.652 ; 14.652 ;
; A[15]       ; SRAM_LB_N     ; 13.976 ; 13.976 ; 13.976 ; 13.976 ;
; A[15]       ; SRAM_UB_N     ; 14.515 ; 14.515 ; 14.515 ; 14.515 ;
; D[0]        ; SRAM_DQ[0]    ; 10.966 ;        ;        ; 10.966 ;
; D[0]        ; SRAM_DQ[8]    ; 10.947 ;        ;        ; 10.947 ;
; D[1]        ; SRAM_DQ[1]    ; 11.359 ;        ;        ; 11.359 ;
; D[1]        ; SRAM_DQ[9]    ; 11.311 ;        ;        ; 11.311 ;
; D[2]        ; SRAM_DQ[2]    ; 11.406 ;        ;        ; 11.406 ;
; D[2]        ; SRAM_DQ[10]   ; 11.383 ;        ;        ; 11.383 ;
; D[3]        ; SRAM_DQ[3]    ; 10.655 ;        ;        ; 10.655 ;
; D[3]        ; SRAM_DQ[11]   ; 10.880 ;        ;        ; 10.880 ;
; D[4]        ; SRAM_DQ[4]    ; 10.815 ;        ;        ; 10.815 ;
; D[4]        ; SRAM_DQ[12]   ; 10.599 ;        ;        ; 10.599 ;
; D[5]        ; SRAM_DQ[5]    ; 10.534 ;        ;        ; 10.534 ;
; D[5]        ; SRAM_DQ[13]   ; 10.516 ;        ;        ; 10.516 ;
; D[6]        ; SRAM_DQ[6]    ; 10.431 ;        ;        ; 10.431 ;
; D[6]        ; SRAM_DQ[14]   ; 10.436 ;        ;        ; 10.436 ;
; D[7]        ; SRAM_DQ[7]    ; 10.661 ;        ;        ; 10.661 ;
; D[7]        ; SRAM_DQ[15]   ; 10.085 ;        ;        ; 10.085 ;
; FL_DQ[0]    ; D[0]          ; 15.274 ; 15.274 ; 15.274 ; 15.274 ;
; FL_DQ[1]    ; D[1]          ; 15.133 ; 15.133 ; 15.133 ; 15.133 ;
; FL_DQ[2]    ; D[2]          ; 14.359 ;        ;        ; 14.359 ;
; FL_DQ[3]    ; D[3]          ; 14.019 ; 14.019 ; 14.019 ; 14.019 ;
; FL_DQ[4]    ; D[4]          ; 13.994 ; 13.994 ; 13.994 ; 13.994 ;
; FL_DQ[5]    ; D[5]          ; 14.402 ; 14.402 ; 14.402 ; 14.402 ;
; FL_DQ[6]    ; D[6]          ; 15.119 ; 15.119 ; 15.119 ; 15.119 ;
; FL_DQ[7]    ; D[7]          ; 14.426 ; 14.426 ; 14.426 ; 14.426 ;
; IORQ_n      ; BUSDIR_n      ; 12.522 ;        ;        ; 12.522 ;
; IORQ_n      ; D[0]          ; 15.193 ; 15.193 ; 15.193 ; 15.193 ;
; IORQ_n      ; D[1]          ; 15.189 ; 15.189 ; 15.189 ; 15.189 ;
; IORQ_n      ; D[2]          ; 15.159 ; 15.159 ; 15.159 ; 15.159 ;
; IORQ_n      ; D[3]          ; 14.812 ; 14.812 ; 14.812 ; 14.812 ;
; IORQ_n      ; D[4]          ; 14.812 ; 14.812 ; 14.812 ; 14.812 ;
; IORQ_n      ; D[5]          ; 14.457 ; 14.457 ; 14.457 ; 14.457 ;
; IORQ_n      ; D[6]          ; 14.416 ; 14.416 ; 14.416 ; 14.416 ;
; IORQ_n      ; D[7]          ; 14.425 ; 14.425 ; 14.425 ; 14.425 ;
; IORQ_n      ; U1OE_n        ; 13.823 ;        ;        ; 13.823 ;
; KEY[0]      ; LEDR[9]       ;        ; 11.847 ; 11.847 ;        ;
; KEY[0]      ; WAIT_n        ; 13.497 ; 12.211 ; 12.211 ; 13.497 ;
; M1_n        ; BUSDIR_n      ;        ; 12.091 ; 12.091 ;        ;
; M1_n        ; D[0]          ; 14.774 ; 14.774 ; 14.774 ; 14.774 ;
; M1_n        ; D[1]          ; 14.770 ; 14.770 ; 14.770 ; 14.770 ;
; M1_n        ; D[2]          ; 14.740 ; 14.740 ; 14.740 ; 14.740 ;
; M1_n        ; D[3]          ; 14.393 ; 14.393 ; 14.393 ; 14.393 ;
; M1_n        ; D[4]          ; 14.393 ; 14.393 ; 14.393 ; 14.393 ;
; M1_n        ; D[5]          ; 14.038 ; 14.038 ; 14.038 ; 14.038 ;
; M1_n        ; D[6]          ; 13.997 ; 13.997 ; 13.997 ; 13.997 ;
; M1_n        ; D[7]          ; 14.006 ; 14.006 ; 14.006 ; 14.006 ;
; M1_n        ; U1OE_n        ;        ; 13.404 ; 13.404 ;        ;
; MREQ_n      ; D[0]          ; 13.771 ; 13.771 ; 13.771 ; 13.771 ;
; MREQ_n      ; D[1]          ; 13.767 ; 13.767 ; 13.767 ; 13.767 ;
; MREQ_n      ; D[2]          ; 13.737 ; 13.737 ; 13.737 ; 13.737 ;
; MREQ_n      ; D[3]          ; 13.390 ; 13.390 ; 13.390 ; 13.390 ;
; MREQ_n      ; D[4]          ; 13.390 ; 13.390 ; 13.390 ; 13.390 ;
; MREQ_n      ; D[5]          ; 13.035 ; 13.035 ; 13.035 ; 13.035 ;
; MREQ_n      ; D[6]          ; 12.994 ; 12.994 ; 12.994 ; 12.994 ;
; MREQ_n      ; D[7]          ; 13.003 ; 13.003 ; 13.003 ; 13.003 ;
; RD_n        ; BUSDIR_n      ; 12.246 ;        ;        ; 12.246 ;
; RD_n        ; D[0]          ; 13.724 ; 13.724 ; 13.724 ; 13.724 ;
; RD_n        ; D[1]          ; 13.720 ; 13.720 ; 13.720 ; 13.720 ;
; RD_n        ; D[2]          ; 13.690 ; 13.616 ; 13.616 ; 13.690 ;
; RD_n        ; D[3]          ; 13.343 ; 13.343 ; 13.343 ; 13.343 ;
; RD_n        ; D[4]          ; 13.343 ; 13.343 ; 13.343 ; 13.343 ;
; RD_n        ; D[5]          ; 12.988 ; 12.988 ; 12.988 ; 12.988 ;
; RD_n        ; D[6]          ; 12.947 ; 12.947 ; 12.947 ; 12.947 ;
; RD_n        ; D[7]          ; 12.956 ; 12.956 ; 12.956 ; 12.956 ;
; RD_n        ; FL_CE_N       ; 13.306 ;        ;        ; 13.306 ;
; RD_n        ; FL_OE_N       ; 10.579 ;        ;        ; 10.579 ;
; RD_n        ; LEDR[7]       ;        ; 14.003 ; 14.003 ;        ;
; RD_n        ; U1OE_n        ; 13.556 ;        ;        ; 13.556 ;
; RESET_n     ; LEDR[9]       ;        ; 12.229 ; 12.229 ;        ;
; RESET_n     ; WAIT_n        ; 13.879 ; 12.593 ; 12.593 ; 13.879 ;
; SLTSL_n     ; D[0]          ; 16.345 ; 16.345 ; 16.345 ; 16.345 ;
; SLTSL_n     ; D[1]          ; 16.341 ; 16.341 ; 16.341 ; 16.341 ;
; SLTSL_n     ; D[2]          ; 14.759 ; 14.759 ; 14.759 ; 14.759 ;
; SLTSL_n     ; D[3]          ; 15.964 ; 15.964 ; 15.964 ; 15.964 ;
; SLTSL_n     ; D[4]          ; 15.636 ; 15.636 ; 15.636 ; 15.636 ;
; SLTSL_n     ; D[5]          ; 14.143 ; 14.143 ; 14.143 ; 14.143 ;
; SLTSL_n     ; D[6]          ; 14.611 ; 14.611 ; 14.611 ; 14.611 ;
; SLTSL_n     ; D[7]          ; 13.888 ; 13.888 ; 13.888 ; 13.888 ;
; SLTSL_n     ; FL_ADDR[14]   ; 16.477 ; 16.477 ; 16.477 ; 16.477 ;
; SLTSL_n     ; FL_ADDR[15]   ; 16.068 ; 16.068 ; 16.068 ; 16.068 ;
; SLTSL_n     ; FL_ADDR[16]   ; 16.472 ; 16.472 ; 16.472 ; 16.472 ;
; SLTSL_n     ; FL_ADDR[17]   ; 17.140 ;        ;        ; 17.140 ;
; SLTSL_n     ; FL_CE_N       ; 16.626 ; 17.475 ; 17.475 ; 16.626 ;
; SLTSL_n     ; LEDG[0]       ;        ; 15.472 ; 15.472 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 14.174 ; 14.174 ;        ;
; SLTSL_n     ; LEDG[3]       ; 15.436 ;        ;        ; 15.436 ;
; SLTSL_n     ; LEDG[4]       ; 15.059 ;        ;        ; 15.059 ;
; SLTSL_n     ; LEDG[5]       ; 15.179 ;        ;        ; 15.179 ;
; SLTSL_n     ; LEDG[6]       ; 14.959 ; 15.084 ; 15.084 ; 14.959 ;
; SLTSL_n     ; LEDG[7]       ;        ; 12.720 ; 12.720 ;        ;
; SLTSL_n     ; LEDR[6]       ;        ; 15.119 ; 15.119 ;        ;
; SLTSL_n     ; LEDR[7]       ;        ; 17.169 ; 17.169 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 16.825 ; 16.825 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 14.969 ;        ;        ; 14.969 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 17.934 ; 17.934 ; 17.934 ; 17.934 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 17.944 ; 17.944 ; 17.944 ; 17.944 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 17.928 ; 17.928 ; 17.928 ; 17.928 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 17.938 ; 17.938 ; 17.938 ; 17.938 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 17.388 ; 17.388 ; 17.388 ; 17.388 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 17.388 ; 17.388 ; 17.388 ; 17.388 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 17.050 ; 17.050 ; 17.050 ; 17.050 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 17.358 ; 17.358 ; 17.358 ; 17.358 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 17.320 ; 17.320 ; 17.320 ; 17.320 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 17.320 ; 17.320 ; 17.320 ; 17.320 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 17.323 ; 17.323 ; 17.323 ; 17.323 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 17.315 ; 17.315 ; 17.315 ; 17.315 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 17.335 ; 17.335 ; 17.335 ; 17.335 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 17.333 ; 17.333 ; 17.333 ; 17.333 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 17.333 ; 17.333 ; 17.333 ; 17.333 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 17.320 ; 17.320 ; 17.320 ; 17.320 ;
; SLTSL_n     ; U1OE_n        ; 14.192 ;        ;        ; 14.192 ;
; SRAM_DQ[0]  ; D[0]          ; 17.012 ; 17.012 ; 17.012 ; 17.012 ;
; SRAM_DQ[1]  ; D[1]          ; 17.328 ; 17.328 ; 17.328 ; 17.328 ;
; SRAM_DQ[2]  ; D[2]          ; 15.746 ;        ;        ; 15.746 ;
; SRAM_DQ[3]  ; D[3]          ; 15.452 ; 15.452 ; 15.452 ; 15.452 ;
; SRAM_DQ[4]  ; D[4]          ; 15.969 ; 15.969 ; 15.969 ; 15.969 ;
; SRAM_DQ[5]  ; D[5]          ; 14.767 ; 14.767 ; 14.767 ; 14.767 ;
; SRAM_DQ[6]  ; D[6]          ; 14.902 ; 14.902 ; 14.902 ; 14.902 ;
; SRAM_DQ[7]  ; D[7]          ; 14.498 ; 14.498 ; 14.498 ; 14.498 ;
; SRAM_DQ[8]  ; D[0]          ; 16.916 ; 16.916 ; 16.916 ; 16.916 ;
; SRAM_DQ[9]  ; D[1]          ; 18.398 ; 18.398 ; 18.398 ; 18.398 ;
; SRAM_DQ[10] ; D[2]          ; 15.694 ;        ;        ; 15.694 ;
; SRAM_DQ[11] ; D[3]          ; 15.594 ; 15.594 ; 15.594 ; 15.594 ;
; SRAM_DQ[12] ; D[4]          ; 16.694 ; 16.694 ; 16.694 ; 16.694 ;
; SRAM_DQ[13] ; D[5]          ; 15.031 ;        ;        ; 15.031 ;
; SRAM_DQ[14] ; D[6]          ; 14.899 ;        ;        ; 14.899 ;
; SRAM_DQ[15] ; D[7]          ; 14.575 ;        ;        ; 14.575 ;
; SW[0]       ; D[1]          ;        ; 7.901  ; 7.901  ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 9.183  ; 9.183  ; 9.183  ; 9.183  ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 9.166  ; 9.166  ;        ;
; SW[2]       ; LEDR[2]       ; 5.387  ;        ;        ; 5.387  ;
; SW[3]       ; D[2]          ;        ; 9.959  ; 9.959  ;        ;
; SW[3]       ; LEDR[3]       ; 5.179  ;        ;        ; 5.179  ;
; SW[7]       ; D[1]          ; 8.543  ;        ;        ; 8.543  ;
; SW[8]       ; D[0]          ; 10.743 ; 10.743 ; 10.743 ; 10.743 ;
; SW[8]       ; D[1]          ; 10.739 ; 10.739 ; 10.739 ; 10.739 ;
; SW[8]       ; D[2]          ; 10.709 ; 10.709 ; 10.709 ; 10.709 ;
; SW[8]       ; D[3]          ; 10.362 ; 10.362 ; 10.362 ; 10.362 ;
; SW[8]       ; D[4]          ; 10.362 ; 10.362 ; 10.362 ; 10.362 ;
; SW[8]       ; D[5]          ; 10.007 ; 10.007 ; 10.007 ; 10.007 ;
; SW[8]       ; D[6]          ; 9.966  ; 9.966  ; 9.966  ; 9.966  ;
; SW[8]       ; D[7]          ; 9.975  ; 9.975  ; 9.975  ; 9.975  ;
; SW[8]       ; LEDG[1]       ; 8.228  ;        ;        ; 8.228  ;
; SW[8]       ; SRAM_CE_N     ;        ; 9.023  ; 9.023  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 9.836  ; 9.836  ; 9.836  ; 9.836  ;
; SW[8]       ; SRAM_DQ[1]    ; 9.846  ; 9.846  ; 9.846  ; 9.846  ;
; SW[8]       ; SRAM_DQ[2]    ; 9.830  ; 9.830  ; 9.830  ; 9.830  ;
; SW[8]       ; SRAM_DQ[3]    ; 9.840  ; 9.840  ; 9.840  ; 9.840  ;
; SW[8]       ; SRAM_DQ[4]    ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; SW[8]       ; SRAM_DQ[5]    ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; SW[8]       ; SRAM_DQ[6]    ; 8.952  ; 8.952  ; 8.952  ; 8.952  ;
; SW[8]       ; SRAM_DQ[7]    ; 9.260  ; 9.260  ; 9.260  ; 9.260  ;
; SW[8]       ; SRAM_DQ[8]    ; 9.228  ; 9.228  ; 9.228  ; 9.228  ;
; SW[8]       ; SRAM_DQ[9]    ; 9.228  ; 9.228  ; 9.228  ; 9.228  ;
; SW[8]       ; SRAM_DQ[10]   ; 9.231  ; 9.231  ; 9.231  ; 9.231  ;
; SW[8]       ; SRAM_DQ[11]   ; 9.223  ; 9.223  ; 9.223  ; 9.223  ;
; SW[8]       ; SRAM_DQ[12]   ; 9.243  ; 9.243  ; 9.243  ; 9.243  ;
; SW[8]       ; SRAM_DQ[13]   ; 9.241  ; 9.241  ; 9.241  ; 9.241  ;
; SW[8]       ; SRAM_DQ[14]   ; 9.241  ; 9.241  ; 9.241  ; 9.241  ;
; SW[8]       ; SRAM_DQ[15]   ; 9.228  ; 9.228  ; 9.228  ; 9.228  ;
; SW[9]       ; D[0]          ; 9.745  ; 9.745  ; 9.745  ; 9.745  ;
; SW[9]       ; D[1]          ; 11.408 ; 11.408 ; 11.408 ; 11.408 ;
; SW[9]       ; D[2]          ; 11.378 ; 11.378 ; 11.378 ; 11.378 ;
; SW[9]       ; D[3]          ; 11.031 ; 11.031 ; 11.031 ; 11.031 ;
; SW[9]       ; D[4]          ; 11.031 ; 11.031 ; 11.031 ; 11.031 ;
; SW[9]       ; D[5]          ; 10.676 ; 10.676 ; 10.676 ; 10.676 ;
; SW[9]       ; D[6]          ; 10.635 ; 10.635 ; 10.635 ; 10.635 ;
; SW[9]       ; D[7]          ; 10.644 ; 10.644 ; 10.644 ; 10.644 ;
; SW[9]       ; FL_ADDR[14]   ; 11.641 ; 11.641 ; 11.641 ; 11.641 ;
; SW[9]       ; FL_ADDR[15]   ; 11.232 ; 11.232 ; 11.232 ; 11.232 ;
; SW[9]       ; FL_ADDR[16]   ; 11.636 ; 11.636 ; 11.636 ; 11.636 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 12.641 ; 12.641 ;        ;
; SW[9]       ; FL_CE_N       ; 12.639 ; 11.790 ; 11.790 ; 12.639 ;
; SW[9]       ; LEDG[0]       ; 10.636 ;        ;        ; 10.636 ;
; SW[9]       ; LEDG[1]       ; 9.241  ;        ;        ; 9.241  ;
; SW[9]       ; LEDG[3]       ;        ; 10.600 ; 10.600 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 10.223 ; 10.223 ;        ;
; SW[9]       ; LEDG[5]       ;        ; 10.563 ; 10.563 ;        ;
; SW[9]       ; LEDG[6]       ; 10.585 ; 10.123 ; 10.123 ; 10.585 ;
; SW[9]       ; LEDG[7]       ; 7.884  ;        ;        ; 7.884  ;
; SW[9]       ; LEDR[6]       ; 10.620 ;        ;        ; 10.620 ;
; SW[9]       ; LEDR[7]       ; 12.670 ;        ;        ; 12.670 ;
; SW[9]       ; LEDR[8]       ; 11.989 ;        ;        ; 11.989 ;
; SW[9]       ; SRAM_CE_N     ;        ; 10.036 ; 10.036 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 13.098 ; 13.098 ; 13.098 ; 13.098 ;
; SW[9]       ; SRAM_DQ[1]    ; 13.108 ; 13.108 ; 13.108 ; 13.108 ;
; SW[9]       ; SRAM_DQ[2]    ; 13.092 ; 13.092 ; 13.092 ; 13.092 ;
; SW[9]       ; SRAM_DQ[3]    ; 13.102 ; 13.102 ; 13.102 ; 13.102 ;
; SW[9]       ; SRAM_DQ[4]    ; 12.552 ; 12.552 ; 12.552 ; 12.552 ;
; SW[9]       ; SRAM_DQ[5]    ; 12.552 ; 12.552 ; 12.552 ; 12.552 ;
; SW[9]       ; SRAM_DQ[6]    ; 12.214 ; 12.214 ; 12.214 ; 12.214 ;
; SW[9]       ; SRAM_DQ[7]    ; 12.522 ; 12.522 ; 12.522 ; 12.522 ;
; SW[9]       ; SRAM_DQ[8]    ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; SW[9]       ; SRAM_DQ[9]    ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; SW[9]       ; SRAM_DQ[10]   ; 12.487 ; 12.487 ; 12.487 ; 12.487 ;
; SW[9]       ; SRAM_DQ[11]   ; 12.479 ; 12.479 ; 12.479 ; 12.479 ;
; SW[9]       ; SRAM_DQ[12]   ; 12.499 ; 12.499 ; 12.499 ; 12.499 ;
; SW[9]       ; SRAM_DQ[13]   ; 12.497 ; 12.497 ; 12.497 ; 12.497 ;
; SW[9]       ; SRAM_DQ[14]   ; 12.497 ; 12.497 ; 12.497 ; 12.497 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; SW[9]       ; U1OE_n        ;        ; 9.356  ; 9.356  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 14.302 ; 14.302 ; 14.302 ; 14.302 ;
; WR_n        ; SRAM_DQ[1]    ; 14.312 ; 14.312 ; 14.312 ; 14.312 ;
; WR_n        ; SRAM_DQ[2]    ; 14.296 ; 14.296 ; 14.296 ; 14.296 ;
; WR_n        ; SRAM_DQ[3]    ; 14.306 ; 14.306 ; 14.306 ; 14.306 ;
; WR_n        ; SRAM_DQ[4]    ; 13.756 ; 13.756 ; 13.756 ; 13.756 ;
; WR_n        ; SRAM_DQ[5]    ; 13.756 ; 13.756 ; 13.756 ; 13.756 ;
; WR_n        ; SRAM_DQ[6]    ; 13.418 ; 13.418 ; 13.418 ; 13.418 ;
; WR_n        ; SRAM_DQ[7]    ; 13.726 ; 13.726 ; 13.726 ; 13.726 ;
; WR_n        ; SRAM_DQ[8]    ; 13.693 ; 13.693 ; 13.693 ; 13.693 ;
; WR_n        ; SRAM_DQ[9]    ; 13.693 ; 13.693 ; 13.693 ; 13.693 ;
; WR_n        ; SRAM_DQ[10]   ; 13.696 ; 13.696 ; 13.696 ; 13.696 ;
; WR_n        ; SRAM_DQ[11]   ; 13.688 ; 13.688 ; 13.688 ; 13.688 ;
; WR_n        ; SRAM_DQ[12]   ; 13.708 ; 13.708 ; 13.708 ; 13.708 ;
; WR_n        ; SRAM_DQ[13]   ; 13.706 ; 13.706 ; 13.706 ; 13.706 ;
; WR_n        ; SRAM_DQ[14]   ; 13.706 ; 13.706 ; 13.706 ; 13.706 ;
; WR_n        ; SRAM_DQ[15]   ; 13.693 ; 13.693 ; 13.693 ; 13.693 ;
; WR_n        ; SRAM_WE_N     ; 10.622 ;        ;        ; 10.622 ;
; WR_n        ; U1OE_n        ; 14.473 ;        ;        ; 14.473 ;
+-------------+---------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 18.373 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 19.150 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 19.146 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 19.116 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 18.769 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 18.769 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 18.414 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 18.373 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 18.382 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 12.834 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 13.718 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 13.728 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 13.712 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 13.722 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 13.172 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 13.172 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 12.834 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 13.142 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 13.104 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 13.104 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 13.107 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 13.099 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 13.119 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 13.117 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 13.117 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 13.104 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 19.274 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 20.051 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 20.047 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 20.017 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 19.670 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 19.670 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 19.315 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 19.274 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 19.283 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 18.265 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 19.149 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 19.159 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 19.143 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 19.153 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 18.603 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 18.603 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 18.265 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 18.573 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 18.483 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 18.483 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 18.486 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 18.478 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 18.498 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 18.496 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 18.496 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 18.483 ;      ; Fall       ; A[2]            ;
; WAIT_n       ; clock_i    ; 9.235  ;      ; Rise       ; clock_i         ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 11.267 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 12.044 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 12.040 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 12.010 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.663 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.663 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 11.308 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 11.267 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 11.276 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 12.834 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 13.718 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 13.728 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 13.712 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 13.722 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 13.172 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 13.172 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 12.834 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 13.142 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 13.104 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 13.104 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 13.107 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 13.099 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 13.119 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 13.117 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 13.117 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 13.104 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 11.267 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 12.044 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 12.040 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 12.010 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.663 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.663 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 11.308 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 11.267 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 11.276 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 12.834 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 13.718 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 13.728 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 13.712 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 13.722 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 13.172 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 13.172 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 12.834 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 13.142 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 13.104 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 13.104 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 13.107 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 13.099 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 13.119 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 13.117 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 13.117 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 13.104 ;      ; Fall       ; A[2]            ;
; WAIT_n       ; clock_i    ; 9.235  ;      ; Rise       ; clock_i         ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 18.373    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 19.150    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 19.146    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 19.116    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 18.769    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 18.769    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 18.414    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 18.373    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 18.382    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 12.834    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 13.718    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 13.728    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 13.712    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 13.722    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 13.172    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 13.172    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 12.834    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 13.142    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 13.104    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 13.104    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 13.107    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 13.099    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 13.119    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 13.117    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 13.117    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 13.104    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 19.274    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 20.051    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 20.047    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 20.017    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 19.670    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 19.670    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 19.315    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 19.274    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 19.283    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 18.265    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 19.149    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 19.159    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 19.143    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 19.153    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 18.603    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 18.603    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 18.265    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 18.573    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 18.483    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 18.483    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 18.486    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 18.478    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 18.498    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 18.496    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 18.496    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 18.483    ;           ; Fall       ; A[2]            ;
; WAIT_n       ; clock_i    ; 9.235     ;           ; Rise       ; clock_i         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 11.267    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 12.044    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 12.040    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 12.010    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.663    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.663    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 11.308    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 11.267    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 11.276    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 12.834    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 13.718    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 13.728    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 13.712    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 13.722    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 13.172    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 13.172    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 12.834    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 13.142    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 13.104    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 13.104    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 13.107    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 13.099    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 13.119    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 13.117    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 13.117    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 13.104    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 11.267    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 12.044    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 12.040    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 12.010    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.663    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.663    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 11.308    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 11.267    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 11.276    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 12.834    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 13.718    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 13.728    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 13.712    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 13.722    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 13.172    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 13.172    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 12.834    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 13.142    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 13.104    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 13.104    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 13.107    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 13.099    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 13.119    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 13.117    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 13.117    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 13.104    ;           ; Fall       ; A[2]            ;
; WAIT_n       ; clock_i    ; 9.235     ;           ; Rise       ; clock_i         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_i     ; -3.225 ; -67.008       ;
; A[2]        ; -0.858 ; -2.775        ;
; sd_sel_q[0] ; 0.153  ; 0.000         ;
; CLOCK_50    ; 1.343  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; A[2]        ; -5.987 ; -52.124       ;
; CLOCK_50    ; -0.963 ; -0.963        ;
; clock_i     ; -0.182 ; -0.182        ;
; sd_sel_q[0] ; -0.045 ; -0.045        ;
+-------------+--------+---------------+


+---------------------------------+
; Fast Model Recovery Summary     ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clock_i ; 0.294 ; 0.000         ;
; A[2]    ; 2.528 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[2]    ; -1.828 ; -15.018       ;
; clock_i ; 0.586  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; A[2]        ; -1.501 ; -67.296         ;
; CLOCK_50    ; -1.380 ; -2.380          ;
; clock_i     ; -0.500 ; -47.000         ;
; sd_sel_q[0] ; 0.500  ; 0.000           ;
+-------------+--------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_i'                                                                                                                 ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.225 ; spi:portaspi|start_s           ; spi:portaspi|ff_q           ; A[2]         ; clock_i     ; 0.500        ; -3.285     ; 0.472      ;
; -3.150 ; spi:portaspi|spi_data_buf_s[3] ; spi:portaspi|shift_reg_s[4] ; A[2]         ; clock_i     ; 0.500        ; -3.285     ; 0.397      ;
; -3.148 ; spi:portaspi|spi_data_buf_s[2] ; spi:portaspi|shift_reg_s[3] ; A[2]         ; clock_i     ; 0.500        ; -3.285     ; 0.395      ;
; -3.147 ; spi:portaspi|spi_data_buf_s[5] ; spi:portaspi|shift_reg_s[6] ; A[2]         ; clock_i     ; 0.500        ; -3.285     ; 0.394      ;
; -3.146 ; spi:portaspi|spi_data_buf_s[4] ; spi:portaspi|shift_reg_s[5] ; A[2]         ; clock_i     ; 0.500        ; -3.285     ; 0.393      ;
; -3.146 ; spi:portaspi|spi_data_buf_s[7] ; spi:portaspi|shift_reg_s[8] ; A[2]         ; clock_i     ; 0.500        ; -3.285     ; 0.393      ;
; -3.145 ; spi:portaspi|spi_data_buf_s[0] ; spi:portaspi|shift_reg_s[1] ; A[2]         ; clock_i     ; 0.500        ; -3.285     ; 0.392      ;
; -3.145 ; spi:portaspi|start_s           ; spi:portaspi|wait_n_s       ; A[2]         ; clock_i     ; 0.500        ; -3.285     ; 0.392      ;
; -3.144 ; spi:portaspi|spi_data_buf_s[6] ; spi:portaspi|shift_reg_s[7] ; A[2]         ; clock_i     ; 0.500        ; -3.285     ; 0.391      ;
; -3.143 ; spi:portaspi|spi_data_buf_s[1] ; spi:portaspi|shift_reg_s[2] ; A[2]         ; clock_i     ; 0.500        ; -3.285     ; 0.390      ;
; -2.095 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.820      ;
; -2.095 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.820      ;
; -2.095 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.820      ;
; -2.095 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.820      ;
; -2.095 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.820      ;
; -2.095 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.820      ;
; -2.095 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.820      ;
; -2.095 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.820      ;
; -2.095 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.820      ;
; -2.095 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.820      ;
; -2.095 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.820      ;
; -2.095 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.820      ;
; -2.095 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.820      ;
; -2.095 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.820      ;
; -2.095 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.820      ;
; -2.095 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.820      ;
; -2.090 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.815      ;
; -2.090 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.815      ;
; -2.090 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.815      ;
; -2.090 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.815      ;
; -2.090 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.815      ;
; -2.090 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.815      ;
; -2.090 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.815      ;
; -2.090 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.815      ;
; -2.090 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.815      ;
; -2.090 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.815      ;
; -2.090 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.815      ;
; -2.090 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.815      ;
; -2.090 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.815      ;
; -2.090 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.815      ;
; -2.090 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.815      ;
; -2.090 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.815      ;
; -2.043 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.768      ;
; -2.043 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.768      ;
; -2.043 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.768      ;
; -2.043 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.768      ;
; -2.043 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.768      ;
; -2.043 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.768      ;
; -2.043 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.768      ;
; -2.043 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.768      ;
; -2.043 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.768      ;
; -2.043 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.768      ;
; -2.043 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.768      ;
; -2.043 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.768      ;
; -2.043 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.768      ;
; -2.043 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.768      ;
; -2.043 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.768      ;
; -2.043 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.768      ;
; -2.042 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.592      ;
; -2.042 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.592      ;
; -2.042 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.592      ;
; -2.042 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.592      ;
; -2.042 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.592      ;
; -2.042 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.592      ;
; -2.042 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.592      ;
; -2.042 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.592      ;
; -2.042 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.592      ;
; -2.042 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.592      ;
; -2.042 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.592      ;
; -2.042 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.592      ;
; -2.042 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.592      ;
; -2.042 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.592      ;
; -2.042 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.592      ;
; -2.042 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.592      ;
; -1.996 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.546      ;
; -1.996 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.546      ;
; -1.996 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.546      ;
; -1.996 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.546      ;
; -1.996 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.546      ;
; -1.996 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.546      ;
; -1.996 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.546      ;
; -1.996 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.546      ;
; -1.996 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.546      ;
; -1.996 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.546      ;
; -1.996 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.546      ;
; -1.996 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.546      ;
; -1.996 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.546      ;
; -1.996 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.546      ;
; -1.996 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.546      ;
; -1.996 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.982     ; 1.546      ;
; -1.930 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.655      ;
; -1.930 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.655      ;
; -1.930 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.655      ;
; -1.930 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.655      ;
; -1.930 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.655      ;
; -1.930 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.655      ;
; -1.930 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.655      ;
; -1.930 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.655      ;
; -1.930 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.655      ;
; -1.930 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.807     ; 1.655      ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[2]'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.858 ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; 0.500        ; -1.001     ; 0.389      ;
; -0.858 ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; 0.500        ; -1.001     ; 0.389      ;
; -0.535 ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -1.001     ; 0.566      ;
; -0.524 ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -1.001     ; 0.555      ;
; 0.833  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.500        ; 2.714      ; 2.413      ;
; 0.833  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.500        ; 2.714      ; 2.413      ;
; 0.833  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.500        ; 2.714      ; 2.413      ;
; 0.833  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.500        ; 2.714      ; 2.413      ;
; 0.833  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.500        ; 2.714      ; 2.413      ;
; 0.846  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.500        ; 2.714      ; 2.400      ;
; 0.846  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.500        ; 2.714      ; 2.400      ;
; 0.846  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.500        ; 2.714      ; 2.400      ;
; 0.846  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.500        ; 2.714      ; 2.400      ;
; 0.846  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.500        ; 2.714      ; 2.400      ;
; 0.875  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.500        ; 2.713      ; 2.370      ;
; 0.875  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.500        ; 2.713      ; 2.370      ;
; 0.878  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.500        ; 2.714      ; 2.368      ;
; 0.878  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.500        ; 2.714      ; 2.368      ;
; 0.878  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.500        ; 2.714      ; 2.368      ;
; 0.884  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.500        ; 2.714      ; 2.362      ;
; 0.884  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.500        ; 2.714      ; 2.362      ;
; 0.884  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.500        ; 2.714      ; 2.362      ;
; 0.884  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.500        ; 2.713      ; 2.361      ;
; 0.884  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.500        ; 2.713      ; 2.361      ;
; 1.333  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 1.000        ; 2.714      ; 2.413      ;
; 1.333  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 1.000        ; 2.714      ; 2.413      ;
; 1.333  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 1.000        ; 2.714      ; 2.413      ;
; 1.333  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 1.000        ; 2.714      ; 2.413      ;
; 1.333  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 1.000        ; 2.714      ; 2.413      ;
; 1.346  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 1.000        ; 2.714      ; 2.400      ;
; 1.346  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 1.000        ; 2.714      ; 2.400      ;
; 1.346  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 1.000        ; 2.714      ; 2.400      ;
; 1.346  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 1.000        ; 2.714      ; 2.400      ;
; 1.346  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 1.000        ; 2.714      ; 2.400      ;
; 1.375  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 1.000        ; 2.713      ; 2.370      ;
; 1.375  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 1.000        ; 2.713      ; 2.370      ;
; 1.378  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 1.000        ; 2.714      ; 2.368      ;
; 1.378  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 1.000        ; 2.714      ; 2.368      ;
; 1.378  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 1.000        ; 2.714      ; 2.368      ;
; 1.384  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 1.000        ; 2.714      ; 2.362      ;
; 1.384  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 1.000        ; 2.714      ; 2.362      ;
; 1.384  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 1.000        ; 2.714      ; 2.362      ;
; 1.384  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 1.000        ; 2.713      ; 2.361      ;
; 1.384  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 1.000        ; 2.713      ; 2.361      ;
; 3.086  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 3.088      ; 1.034      ;
; 3.206  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 3.087      ; 0.913      ;
; 3.902  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.305      ; 0.959      ;
; 4.308  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.133      ; 0.469      ;
; 4.360  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.137      ; 0.325      ;
; 4.372  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.134      ; 0.325      ;
; 4.413  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.157      ; 0.350      ;
; 4.461  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.294      ; 0.562      ;
; 4.535  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.304      ; 0.325      ;
; 4.555  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.306      ; 0.325      ;
; 5.259  ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 5.470      ; 0.884      ;
; 5.366  ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 5.471      ; 0.778      ;
; 5.759  ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 5.470      ; 0.884      ;
; 5.866  ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 5.471      ; 0.778      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sd_sel_q[0]'                                                                       ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; 0.153 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.500        ; 0.435      ; 0.531      ;
; 0.653 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 1.000        ; 0.435      ; 0.531      ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 1.343 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.500        ; 1.037      ; 0.367      ;
; 1.843 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 1.000        ; 1.037      ; 0.367      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[2]'                                                                                                              ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -5.987 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 6.472      ; 0.778      ;
; -5.880 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 6.471      ; 0.884      ;
; -5.487 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 6.472      ; 0.778      ;
; -5.380 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 6.471      ; 0.884      ;
; -3.981 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.306      ; 0.325      ;
; -3.979 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.304      ; 0.325      ;
; -3.812 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.137      ; 0.325      ;
; -3.809 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.134      ; 0.325      ;
; -3.807 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.157      ; 0.350      ;
; -3.732 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.294      ; 0.562      ;
; -3.664 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.133      ; 0.469      ;
; -3.590 ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 4.351      ; 0.913      ;
; -3.470 ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 4.352      ; 1.034      ;
; -3.346 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.305      ; 0.959      ;
; -0.598 ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 1.001      ; 0.555      ;
; -0.587 ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 1.001      ; 0.566      ;
; -0.504 ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.000        ; 2.714      ; 2.362      ;
; -0.504 ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.000        ; 2.714      ; 2.362      ;
; -0.504 ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.000        ; 2.714      ; 2.362      ;
; -0.504 ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.000        ; 2.713      ; 2.361      ;
; -0.504 ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.000        ; 2.713      ; 2.361      ;
; -0.498 ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.000        ; 2.714      ; 2.368      ;
; -0.498 ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.000        ; 2.714      ; 2.368      ;
; -0.498 ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.000        ; 2.714      ; 2.368      ;
; -0.495 ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.000        ; 2.713      ; 2.370      ;
; -0.495 ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.000        ; 2.713      ; 2.370      ;
; -0.466 ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.000        ; 2.714      ; 2.400      ;
; -0.466 ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.000        ; 2.714      ; 2.400      ;
; -0.466 ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.000        ; 2.714      ; 2.400      ;
; -0.466 ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.000        ; 2.714      ; 2.400      ;
; -0.466 ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.000        ; 2.714      ; 2.400      ;
; -0.453 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.000        ; 2.714      ; 2.413      ;
; -0.453 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.000        ; 2.714      ; 2.413      ;
; -0.453 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.000        ; 2.714      ; 2.413      ;
; -0.453 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.000        ; 2.714      ; 2.413      ;
; -0.453 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.000        ; 2.714      ; 2.413      ;
; -0.264 ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; -0.500       ; 1.001      ; 0.389      ;
; -0.264 ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; -0.500       ; 1.001      ; 0.389      ;
; -0.004 ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; -0.500       ; 2.714      ; 2.362      ;
; -0.004 ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; -0.500       ; 2.714      ; 2.362      ;
; -0.004 ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; -0.500       ; 2.714      ; 2.362      ;
; -0.004 ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; -0.500       ; 2.713      ; 2.361      ;
; -0.004 ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; -0.500       ; 2.713      ; 2.361      ;
; 0.002  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; -0.500       ; 2.714      ; 2.368      ;
; 0.002  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; -0.500       ; 2.714      ; 2.368      ;
; 0.002  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; -0.500       ; 2.714      ; 2.368      ;
; 0.005  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; -0.500       ; 2.713      ; 2.370      ;
; 0.005  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; -0.500       ; 2.713      ; 2.370      ;
; 0.034  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; -0.500       ; 2.714      ; 2.400      ;
; 0.034  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; -0.500       ; 2.714      ; 2.400      ;
; 0.034  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; -0.500       ; 2.714      ; 2.400      ;
; 0.034  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; -0.500       ; 2.714      ; 2.400      ;
; 0.034  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; -0.500       ; 2.714      ; 2.400      ;
; 0.047  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; -0.500       ; 2.714      ; 2.413      ;
; 0.047  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; -0.500       ; 2.714      ; 2.413      ;
; 0.047  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; -0.500       ; 2.714      ; 2.413      ;
; 0.047  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; -0.500       ; 2.714      ; 2.413      ;
; 0.047  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; -0.500       ; 2.714      ; 2.413      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.963 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.000        ; 1.037      ; 0.367      ;
; -0.463 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; -0.500       ; 1.037      ; 0.367      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_i'                                                                                                                       ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.182 ; s_sd_miso                       ; spi:portaspi|shift_reg_s[0]     ; sd_sel_q[0]  ; clock_i     ; -0.500       ; 1.049      ; 0.519      ;
; 0.215  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[3]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|spi_clk_out_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|wait_n_s           ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.246  ; tmr_cnt_q[15]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.398      ;
; 0.248  ; spi:portaspi|ff_q               ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|state_s.s_running  ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.400      ;
; 0.270  ; spi:portaspi|state_s.s_done     ; spi:portaspi|state_s.s_idle     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.422      ;
; 0.303  ; spi:portaspi|state_s.s_idle     ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.455      ;
; 0.327  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.479      ;
; 0.328  ; spi:portaspi|ff_q               ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.481      ;
; 0.346  ; spi:portaspi|state_s.s_running  ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.497      ;
; 0.355  ; tmr_cnt_q[0]                    ; tmr_cnt_q[0]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.507      ;
; 0.358  ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; tmr_cnt_q[1]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; tmr_cnt_q[2]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; tmr_cnt_q[4]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; tmr_cnt_q[7]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; tmr_cnt_q[13]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; tmr_cnt_q[14]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; tmr_cnt_q[9]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; tmr_cnt_q[11]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.515      ;
; 0.367  ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.520      ;
; 0.371  ; tmr_cnt_q[3]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; tmr_cnt_q[10]                   ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; tmr_cnt_q[5]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; tmr_cnt_q[6]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; tmr_cnt_q[12]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; tmr_cnt_q[8]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.527      ;
; 0.378  ; spi:portaspi|count_q[3]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.530      ;
; 0.385  ; spi:portaspi|state_s.s_idle     ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.536      ;
; 0.401  ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|spi_data_q[5]      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.553      ;
; 0.414  ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|spi_data_q[6]      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.566      ;
; 0.428  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|prev_spi_clk_s     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.581      ;
; 0.445  ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.597      ;
; 0.461  ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.614      ;
; 0.466  ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.618      ;
; 0.493  ; tmr_cnt_q[0]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.645      ;
; 0.493  ; spi:portaspi|count_q[0]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.645      ;
; 0.497  ; tmr_cnt_q[1]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; tmr_cnt_q[2]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; tmr_cnt_q[14]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; tmr_cnt_q[13]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; tmr_cnt_q[4]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.651      ;
; 0.501  ; tmr_cnt_q[9]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; tmr_cnt_q[11]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.653      ;
; 0.511  ; tmr_cnt_q[3]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; tmr_cnt_q[10]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; tmr_cnt_q[6]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; tmr_cnt_q[12]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; tmr_cnt_q[5]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.513  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.665      ;
; 0.514  ; tmr_cnt_q[8]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.666      ;
; 0.516  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.668      ;
; 0.521  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.674      ;
; 0.522  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.675      ;
; 0.522  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.675      ;
; 0.523  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.676      ;
; 0.524  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.677      ;
; 0.524  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.677      ;
; 0.528  ; tmr_cnt_q[0]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.680      ;
; 0.532  ; tmr_cnt_q[1]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; tmr_cnt_q[2]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; tmr_cnt_q[13]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; tmr_cnt_q[4]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.686      ;
; 0.535  ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|spi_data_q[7]      ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.688      ;
; 0.536  ; tmr_cnt_q[9]                    ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; tmr_cnt_q[11]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.688      ;
; 0.546  ; tmr_cnt_q[3]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; tmr_cnt_q[10]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; tmr_cnt_q[12]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; tmr_cnt_q[5]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.699      ;
; 0.549  ; tmr_cnt_q[8]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|spi_data_q[3]      ; clock_i      ; clock_i     ; 0.000        ; 0.003      ; 0.705      ;
; 0.554  ; tmr_cnt_q[7]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.706      ;
; 0.556  ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|spi_data_q[1]      ; clock_i      ; clock_i     ; 0.000        ; 0.003      ; 0.711      ;
; 0.557  ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|spi_data_q[4]      ; clock_i      ; clock_i     ; 0.000        ; 0.003      ; 0.712      ;
; 0.562  ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|spi_data_q[2]      ; clock_i      ; clock_i     ; 0.000        ; 0.003      ; 0.717      ;
; 0.562  ; spi:portaspi|state_s.s_running  ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.713      ;
; 0.563  ; tmr_cnt_q[0]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.715      ;
; 0.566  ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.717      ;
; 0.567  ; tmr_cnt_q[1]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; spi:portaspi|state_s.s_running  ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; tmr_cnt_q[2]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; tmr_cnt_q[4]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.721      ;
; 0.571  ; tmr_cnt_q[9]                    ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.723      ;
; 0.571  ; tmr_cnt_q[11]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.723      ;
; 0.575  ; spi:portaspi|count_q[2]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.727      ;
; 0.578  ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|spi_data_q[0]      ; clock_i      ; clock_i     ; 0.000        ; 0.004      ; 0.734      ;
; 0.581  ; tmr_cnt_q[3]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; tmr_cnt_q[10]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.733      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sd_sel_q[0]'                                                                         ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.045 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.000        ; 0.435      ; 0.531      ;
; 0.455  ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; -0.500       ; 0.435      ; 0.531      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock_i'                                                                                          ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.294 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 1.000        ; 0.000      ; 0.738      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'A[2]'                                                                                                          ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 2.528 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; 0.500        ; 3.286      ; 1.290      ;
; 2.528 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; 0.500        ; 3.286      ; 1.290      ;
; 2.529 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; 0.500        ; 3.287      ; 1.290      ;
; 2.529 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; 0.500        ; 3.287      ; 1.290      ;
; 2.529 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; 0.500        ; 3.287      ; 1.290      ;
; 2.529 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; 0.500        ; 3.287      ; 1.290      ;
; 2.529 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; 0.500        ; 3.287      ; 1.290      ;
; 2.529 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; 0.500        ; 3.287      ; 1.290      ;
; 2.708 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; 0.500        ; 3.285      ; 1.109      ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'A[2]'                                                                                                            ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.828 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; -0.500       ; 3.285      ; 1.109      ;
; -1.649 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; -0.500       ; 3.287      ; 1.290      ;
; -1.649 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; -0.500       ; 3.287      ; 1.290      ;
; -1.649 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; -0.500       ; 3.287      ; 1.290      ;
; -1.649 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; -0.500       ; 3.287      ; 1.290      ;
; -1.649 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; -0.500       ; 3.287      ; 1.290      ;
; -1.649 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; -0.500       ; 3.287      ; 1.290      ;
; -1.648 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; -0.500       ; 3.286      ; 1.290      ;
; -1.648 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; -0.500       ; 3.286      ; 1.290      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock_i'                                                                                           ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.586 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.738      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[2]'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.501 ; -0.501       ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -1.501 ; -0.501       ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -1.501 ; -0.501       ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -1.501 ; -0.501       ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -1.501 ; -0.501       ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -1.501 ; -0.501       ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -1.501 ; -0.501       ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -1.501 ; -0.501       ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[2]  ; Rise       ; A[2]                           ;
; -0.763 ; 0.237        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -0.763 ; 0.237        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -0.763 ; 0.237        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.763 ; 0.237        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.501 ; -0.501       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated|clk      ;
; -0.501 ; -0.501       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated|clk      ;
; -0.501 ; -0.501       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated|clk      ;
; -0.501 ; -0.501       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated|clk      ;
; -0.501 ; -0.501       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_s[0]|clk                ;
; -0.501 ; -0.501       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_s[0]|clk                ;
; -0.501 ; -0.501       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_s[1]|clk                ;
; -0.501 ; -0.501       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_s[1]|clk                ;
; -0.501 ; -0.501       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s|combout          ;
; -0.501 ; -0.501       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s|combout          ;
; -0.501 ; -0.501       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|inclk[0] ;
; -0.501 ; -0.501       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|inclk[0] ;
; -0.501 ; -0.501       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|outclk   ;
; -0.501 ; -0.501       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|outclk   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[1] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i|clk      ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_i'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sd_sel_q[0]'                                                             ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 1.475  ; 1.475  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.475  ; 1.475  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 1.942  ; 1.942  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 1.942  ; 1.942  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 1.815  ; 1.815  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.415  ; 1.415  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.084 ; -0.084 ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.197 ; -1.197 ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.197 ; -1.197 ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; -1.023 ; -1.023 ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -4.051 ; -4.051 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -4.052 ; -4.052 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -4.051 ; -4.051 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 2.865  ; 2.865  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 1.953  ; 1.953  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 2.060  ; 2.060  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; -0.333 ; -0.333 ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 2.015  ; 2.015  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 2.240  ; 2.240  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 2.301  ; 2.301  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 2.638  ; 2.638  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 2.865  ; 2.865  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 1.846  ; 1.846  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 1.550  ; 1.550  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 1.649  ; 1.649  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.700  ; 1.700  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 1.687  ; 1.687  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 1.846  ; 1.846  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 1.535  ; 1.535  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 1.429  ; 1.429  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 1.595  ; 1.595  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.363 ; -1.363 ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.363 ; -1.363 ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; -0.685 ; -0.685 ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; -1.189 ; -1.189 ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -4.218 ; -4.218 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -4.218 ; -4.218 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -4.228 ; -4.228 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 5.316  ; 5.316  ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 3.991  ; 3.991  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 3.964  ; 3.964  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 1.199  ; 1.199  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 3.474  ; 3.474  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 4.317  ; 4.317  ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 4.378  ; 4.378  ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 4.715  ; 4.715  ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 4.942  ; 4.942  ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 4.704  ; 4.704  ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 4.962  ; 4.962  ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 4.850  ; 4.850  ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 5.008  ; 5.008  ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 4.804  ; 4.804  ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 5.316  ; 5.316  ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 4.791  ; 4.791  ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 3.739  ; 3.739  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 2.689  ; 2.689  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 2.618  ; 2.618  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 2.583  ; 2.583  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 2.689  ; 2.689  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 2.516  ; 2.516  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 2.440  ; 2.440  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 2.241  ; 2.241  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 2.302  ; 2.302  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 2.193  ; 2.193  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 3.483  ; 3.483  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 3.483  ; 3.483  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; 3.657  ; 3.657  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 4.192  ; 4.192  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 1.539  ; 1.539  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 1.539  ; 1.539  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 3.265  ; 3.265  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; 3.763  ; 3.763  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; 3.847  ; 3.847  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 0.161  ; 0.161  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 0.161  ; 0.161  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 0.513  ; 0.513  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.191  ; 0.191  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.422  ; 0.422  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 0.513  ; 0.513  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.204  ; 0.204  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 2.459  ; 2.459  ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 2.459  ; 2.459  ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 2.285  ; 2.285  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 5.173  ; 5.173  ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 5.173  ; 5.173  ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 5.172  ; 5.172  ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 0.504  ; 0.504  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -1.717 ; -1.717 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -1.853 ; -1.853 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.504  ; 0.504  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -1.844 ; -1.844 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -1.963 ; -1.963 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -2.024 ; -2.024 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -2.361 ; -2.361 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -2.588 ; -2.588 ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 1.294  ; 1.294  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.705  ; 0.705  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 1.032  ; 1.032  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 0.793  ; 0.793  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.907  ; 0.907  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 0.952  ; 0.952  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 1.261  ; 1.261  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 1.294  ; 1.294  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 1.036  ; 1.036  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 2.636  ; 2.636  ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 2.636  ; 2.636  ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 0.941  ; 0.941  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; 2.462  ; 2.462  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 5.349  ; 5.349  ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 5.339  ; 5.339  ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 5.349  ; 5.349  ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -0.939 ; -0.939 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -3.559 ; -3.559 ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -3.725 ; -3.725 ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -0.939 ; -0.939 ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -3.239 ; -3.239 ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -3.948 ; -3.948 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -4.009 ; -4.009 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -4.346 ; -4.346 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -4.573 ; -4.573 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -4.335 ; -4.335 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -4.593 ; -4.593 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -4.481 ; -4.481 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -4.639 ; -4.639 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -4.435 ; -4.435 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -4.947 ; -4.947 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -4.076 ; -4.076 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -3.017 ; -3.017 ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -2.073 ; -2.073 ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -2.498 ; -2.498 ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -2.463 ; -2.463 ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -2.569 ; -2.569 ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -2.396 ; -2.396 ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -2.320 ; -2.320 ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -2.121 ; -2.121 ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -2.182 ; -2.182 ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -2.073 ; -2.073 ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -2.681 ; -2.681 ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -2.681 ; -2.681 ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; -2.855 ; -2.855 ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -3.211 ; -3.211 ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -0.676 ; -0.676 ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -0.676 ; -0.676 ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -3.117 ; -3.117 ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; -3.371 ; -3.371 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; -3.455 ; -3.455 ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 4.489  ; 4.489  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 8.779  ; 8.779  ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 8.758  ; 8.758  ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 8.779  ; 8.779  ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 8.222  ; 8.222  ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 8.132  ; 8.132  ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 8.244  ; 8.244  ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 8.393  ; 8.393  ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 8.516  ; 8.516  ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 8.282  ; 8.282  ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 8.168  ; 8.168  ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269  ; 5.269  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 7.762  ; 7.762  ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 7.820  ; 7.820  ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 7.764  ; 7.764  ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 8.168  ; 8.168  ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 8.110  ; 8.110  ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 6.596  ; 6.596  ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 6.596  ; 6.596  ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 5.902  ; 5.902  ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 6.102  ; 6.102  ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 6.187  ; 6.187  ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 6.415  ; 6.415  ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 6.089  ; 6.089  ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 6.403  ; 6.403  ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 7.278  ; 7.278  ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 6.993  ; 6.993  ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 7.276  ; 7.276  ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 7.278  ; 7.278  ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 6.839  ; 6.839  ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 6.948  ; 6.948  ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 7.008  ; 7.008  ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 7.150  ; 7.150  ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 5.263  ; 5.263  ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.307  ; 4.307  ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 5.263  ; 5.263  ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 3.873  ; 3.873  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.287  ; 4.287  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 4.718  ; 4.718  ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 4.858  ; 4.858  ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 4.275  ; 4.275  ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 6.948  ; 6.948  ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 5.513  ; 5.513  ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.607  ; 4.607  ; Rise       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 6.948  ; 6.948  ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 6.075  ; 6.075  ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 5.597  ; 5.597  ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.739  ; 5.739  ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739  ; 5.739  ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 5.697  ; 5.697  ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.362  ; 4.362  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 4.489  ; 4.489  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 10.443 ; 10.443 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 10.085 ; 10.085 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 10.443 ; 10.443 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 9.698  ; 9.698  ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 10.061 ; 10.061 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 9.635  ; 9.635  ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 9.476  ; 9.476  ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 9.718  ; 9.718  ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 9.369  ; 9.369  ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 7.291  ; 7.291  ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269  ; 5.269  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 6.119  ; 6.119  ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 5.977  ; 5.977  ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 6.117  ; 6.117  ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 7.291  ; 7.291  ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 7.223  ; 7.223  ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 6.167  ; 6.167  ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 6.078  ; 6.078  ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 5.921  ; 5.921  ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 5.935  ; 5.935  ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 6.167  ; 6.167  ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 5.926  ; 5.926  ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 6.043  ; 6.043  ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 6.032  ; 6.032  ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 6.180  ; 6.180  ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 5.847  ; 5.847  ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 5.967  ; 5.967  ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 5.823  ; 5.823  ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 6.177  ; 6.177  ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 5.906  ; 5.906  ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 6.118  ; 6.118  ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 6.180  ; 6.180  ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 6.709  ; 6.709  ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 5.703  ; 5.703  ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.709  ; 6.709  ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 3.873  ; 3.873  ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 5.683  ; 5.683  ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 6.215  ; 6.215  ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 6.397  ; 6.397  ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 6.366  ; 6.366  ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 7.345  ; 7.345  ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 6.369  ; 6.369  ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 7.345  ; 7.345  ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 6.297  ; 6.297  ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 7.689  ; 7.689  ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739  ; 5.739  ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 7.021  ; 7.021  ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 7.474  ; 7.474  ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 7.689  ; 7.689  ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 7.580  ; 7.580  ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 7.143  ; 7.143  ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 7.872  ; 7.872  ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 8.053  ; 8.053  ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.362  ; 4.362  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 6.429  ; 6.429  ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 6.183  ; 6.183  ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 6.429  ; 6.429  ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 6.322  ; 6.322  ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 5.961  ; 5.961  ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 6.364  ; 6.364  ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 4.670  ; 4.670  ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 4.781  ; 4.781  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 4.544  ; 4.544  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 4.030  ; 4.030  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 3.929  ; 3.929  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 3.969  ; 3.969  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 4.060  ; 4.060  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 3.698  ; 3.698  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.477  ; 3.477  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.698  ; 3.698  ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 3.663  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.619  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.619  ;        ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;        ; 2.479  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 3.698  ; 3.698  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.477  ; 3.477  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.698  ; 3.698  ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 3.663  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 2.619  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 2.619  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 2.479  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+----------------+-------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 4.489 ; 4.489 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 4.697 ; 4.697 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 5.522 ; 5.522 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.774 ; 5.774 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 5.163 ; 5.163 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 5.862 ; 5.862 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 5.431 ; 5.431 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.924 ; 4.924 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.697 ; 4.697 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.812 ; 4.812 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.581 ; 4.581 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269 ; 5.269 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.723 ; 4.723 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.581 ; 4.581 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 4.721 ; 4.721 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 5.685 ; 5.685 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.805 ; 4.805 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 5.774 ; 5.774 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 6.408 ; 6.408 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 5.774 ; 5.774 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 5.965 ; 5.965 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 6.057 ; 6.057 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 6.285 ; 6.285 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 5.959 ; 5.959 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 6.273 ; 6.273 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 6.719 ; 6.719 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 6.873 ; 6.873 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 7.157 ; 7.157 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 7.162 ; 7.162 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 6.719 ; 6.719 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 6.827 ; 6.827 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 6.888 ; 6.888 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 7.031 ; 7.031 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 3.873 ; 3.873 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.307 ; 4.307 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 5.263 ; 5.263 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 3.873 ; 3.873 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.287 ; 4.287 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 4.718 ; 4.718 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 4.858 ; 4.858 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 4.275 ; 4.275 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.607 ; 4.607 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 5.250 ; 5.250 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.607 ; 4.607 ; Rise       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 5.947 ; 5.947 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.901 ; 4.901 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 5.334 ; 5.334 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.739 ; 5.739 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739 ; 5.739 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 5.697 ; 5.697 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.264 ; 4.264 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 4.489 ; 4.489 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 4.697 ; 4.697 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 6.023 ; 6.023 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 6.370 ; 6.370 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 5.163 ; 5.163 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 5.862 ; 5.862 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 5.431 ; 5.431 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.924 ; 4.924 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.697 ; 4.697 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.812 ; 4.812 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.581 ; 4.581 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269 ; 5.269 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.723 ; 4.723 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.581 ; 4.581 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 4.721 ; 4.721 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 5.685 ; 5.685 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.805 ; 4.805 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 5.696 ; 5.696 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 5.853 ; 5.853 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 5.696 ; 5.696 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 5.702 ; 5.702 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 5.942 ; 5.942 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 5.701 ; 5.701 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 5.811 ; 5.811 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 5.807 ; 5.807 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 5.727 ; 5.727 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 5.740 ; 5.740 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 5.872 ; 5.872 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 5.727 ; 5.727 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 6.081 ; 6.081 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 5.802 ; 5.802 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 6.012 ; 6.012 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 6.081 ; 6.081 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 3.873 ; 3.873 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.307 ; 4.307 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 5.263 ; 5.263 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 3.873 ; 3.873 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.287 ; 4.287 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 4.718 ; 4.718 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 4.858 ; 4.858 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 4.275 ; 4.275 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.607 ; 4.607 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.607 ; 4.607 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 5.947 ; 5.947 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.901 ; 4.901 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.739 ; 5.739 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739 ; 5.739 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 6.249 ; 6.249 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 6.959 ; 6.959 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 6.773 ; 6.773 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 6.775 ; 6.775 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 5.697 ; 5.697 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 6.731 ; 6.731 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 6.912 ; 6.912 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.264 ; 4.264 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 3.963 ; 3.963 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 5.772 ; 5.772 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 5.627 ; 5.627 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 5.264 ; 5.264 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 5.077 ; 5.077 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 4.758 ; 4.758 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 4.256 ; 4.256 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 3.963 ; 3.963 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 4.156 ; 4.156 ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 4.030 ; 4.030 ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 3.929 ; 3.929 ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 3.969 ; 3.969 ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 4.060 ; 4.060 ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 3.184 ; 3.184 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.184 ; 3.184 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.698 ; 3.698 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 3.663 ;       ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.619 ;       ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.619 ;       ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;       ; 2.479 ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 3.184 ; 3.184 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.184 ; 3.184 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.698 ; 3.698 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;       ; 3.663 ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;       ; 2.619 ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;       ; 2.619 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 2.479 ;       ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 10.726 ; 10.726 ; 10.726 ; 10.726 ;
; A[0]        ; D[1]          ; 10.868 ; 10.868 ; 10.868 ; 10.868 ;
; A[0]        ; D[2]          ; 10.556 ; 10.556 ; 10.556 ; 10.556 ;
; A[0]        ; D[3]          ; 10.420 ; 10.420 ; 10.420 ; 10.420 ;
; A[0]        ; D[4]          ; 10.716 ; 10.716 ; 10.716 ; 10.716 ;
; A[0]        ; D[5]          ; 10.273 ; 10.273 ; 10.273 ; 10.273 ;
; A[0]        ; D[6]          ; 10.292 ; 10.292 ; 10.292 ; 10.292 ;
; A[0]        ; D[7]          ; 10.251 ; 10.251 ; 10.251 ; 10.251 ;
; A[0]        ; FL_ADDR[0]    ; 5.723  ;        ;        ; 5.723  ;
; A[0]        ; FL_ADDR[14]   ; 7.515  ; 7.515  ; 7.515  ; 7.515  ;
; A[0]        ; FL_ADDR[15]   ; 7.373  ; 7.373  ; 7.373  ; 7.373  ;
; A[0]        ; FL_ADDR[16]   ; 7.513  ; 7.513  ; 7.513  ; 7.513  ;
; A[0]        ; FL_ADDR[17]   ; 8.477  ;        ;        ; 8.477  ;
; A[0]        ; FL_CE_N       ; 7.597  ; 8.619  ; 8.619  ; 7.597  ;
; A[0]        ; LEDG[0]       ;        ; 7.099  ; 7.099  ;        ;
; A[0]        ; LEDG[1]       ;        ; 8.055  ; 8.055  ;        ;
; A[0]        ; LEDG[2]       ; 6.665  ;        ;        ; 6.665  ;
; A[0]        ; LEDG[3]       ; 7.079  ;        ;        ; 7.079  ;
; A[0]        ; LEDG[4]       ; 7.510  ;        ;        ; 7.510  ;
; A[0]        ; LEDG[5]       ; 7.650  ;        ;        ; 7.650  ;
; A[0]        ; LEDG[6]       ; 7.067  ;        ;        ; 7.067  ;
; A[0]        ; LEDR[6]       ;        ; 7.399  ; 7.399  ;        ;
; A[0]        ; LEDR[7]       ;        ; 9.581  ; 9.581  ;        ;
; A[0]        ; LEDR[8]       ;        ; 7.693  ; 7.693  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.855  ;        ;        ; 5.855  ;
; A[0]        ; SRAM_CE_N     ; 8.489  ;        ;        ; 8.489  ;
; A[0]        ; SRAM_DQ[0]    ; 8.669  ; 8.669  ; 8.669  ; 8.669  ;
; A[0]        ; SRAM_DQ[1]    ; 8.679  ; 8.679  ; 8.679  ; 8.679  ;
; A[0]        ; SRAM_DQ[2]    ; 8.664  ; 8.664  ; 8.664  ; 8.664  ;
; A[0]        ; SRAM_DQ[3]    ; 8.674  ; 8.674  ; 8.674  ; 8.674  ;
; A[0]        ; SRAM_DQ[4]    ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; A[0]        ; SRAM_DQ[5]    ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; A[0]        ; SRAM_DQ[6]    ; 8.321  ; 8.321  ; 8.321  ; 8.321  ;
; A[0]        ; SRAM_DQ[7]    ; 8.445  ; 8.445  ; 8.445  ; 8.445  ;
; A[0]        ; SRAM_DQ[8]    ; 8.471  ; 8.471  ; 8.471  ; 8.471  ;
; A[0]        ; SRAM_DQ[9]    ; 8.471  ; 8.471  ; 8.471  ; 8.471  ;
; A[0]        ; SRAM_DQ[10]   ; 8.472  ; 8.472  ; 8.472  ; 8.472  ;
; A[0]        ; SRAM_DQ[11]   ; 8.464  ; 8.464  ; 8.464  ; 8.464  ;
; A[0]        ; SRAM_DQ[12]   ; 8.484  ; 8.484  ; 8.484  ; 8.484  ;
; A[0]        ; SRAM_DQ[13]   ; 8.482  ; 8.482  ; 8.482  ; 8.482  ;
; A[0]        ; SRAM_DQ[14]   ; 8.482  ; 8.482  ; 8.482  ; 8.482  ;
; A[0]        ; SRAM_DQ[15]   ; 8.470  ; 8.470  ; 8.470  ; 8.470  ;
; A[1]        ; D[0]          ; 10.742 ; 10.742 ; 10.742 ; 10.742 ;
; A[1]        ; D[1]          ; 10.841 ; 10.841 ; 10.841 ; 10.841 ;
; A[1]        ; D[2]          ; 10.709 ; 10.709 ; 10.709 ; 10.709 ;
; A[1]        ; D[3]          ; 10.573 ; 10.573 ; 10.573 ; 10.573 ;
; A[1]        ; D[4]          ; 10.689 ; 10.689 ; 10.689 ; 10.689 ;
; A[1]        ; D[5]          ; 10.426 ; 10.426 ; 10.426 ; 10.426 ;
; A[1]        ; D[6]          ; 10.397 ; 10.397 ; 10.397 ; 10.397 ;
; A[1]        ; D[7]          ; 10.404 ; 10.404 ; 10.404 ; 10.404 ;
; A[1]        ; FL_ADDR[1]    ; 5.626  ;        ;        ; 5.626  ;
; A[1]        ; FL_ADDR[14]   ; 7.488  ; 7.488  ; 7.488  ; 7.488  ;
; A[1]        ; FL_ADDR[15]   ; 7.346  ; 7.346  ; 7.346  ; 7.346  ;
; A[1]        ; FL_ADDR[16]   ; 7.486  ; 7.486  ; 7.486  ; 7.486  ;
; A[1]        ; FL_ADDR[17]   ; 8.450  ;        ;        ; 8.450  ;
; A[1]        ; FL_CE_N       ; 7.570  ; 8.592  ; 8.592  ; 7.570  ;
; A[1]        ; LEDG[0]       ;        ; 7.072  ; 7.072  ;        ;
; A[1]        ; LEDG[1]       ;        ; 8.028  ; 8.028  ;        ;
; A[1]        ; LEDG[2]       ; 6.638  ;        ;        ; 6.638  ;
; A[1]        ; LEDG[3]       ; 7.052  ;        ;        ; 7.052  ;
; A[1]        ; LEDG[4]       ; 7.483  ;        ;        ; 7.483  ;
; A[1]        ; LEDG[5]       ; 7.623  ;        ;        ; 7.623  ;
; A[1]        ; LEDG[6]       ; 7.040  ;        ;        ; 7.040  ;
; A[1]        ; LEDR[6]       ;        ; 7.372  ; 7.372  ;        ;
; A[1]        ; LEDR[7]       ;        ; 9.734  ; 9.734  ;        ;
; A[1]        ; LEDR[8]       ;        ; 7.666  ; 7.666  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.882  ;        ;        ; 5.882  ;
; A[1]        ; SRAM_CE_N     ; 8.462  ;        ;        ; 8.462  ;
; A[1]        ; SRAM_DQ[0]    ; 8.642  ; 8.642  ; 8.642  ; 8.642  ;
; A[1]        ; SRAM_DQ[1]    ; 8.652  ; 8.652  ; 8.652  ; 8.652  ;
; A[1]        ; SRAM_DQ[2]    ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; A[1]        ; SRAM_DQ[3]    ; 8.647  ; 8.647  ; 8.647  ; 8.647  ;
; A[1]        ; SRAM_DQ[4]    ; 8.441  ; 8.441  ; 8.441  ; 8.441  ;
; A[1]        ; SRAM_DQ[5]    ; 8.441  ; 8.441  ; 8.441  ; 8.441  ;
; A[1]        ; SRAM_DQ[6]    ; 8.294  ; 8.294  ; 8.294  ; 8.294  ;
; A[1]        ; SRAM_DQ[7]    ; 8.418  ; 8.418  ; 8.418  ; 8.418  ;
; A[1]        ; SRAM_DQ[8]    ; 8.444  ; 8.444  ; 8.444  ; 8.444  ;
; A[1]        ; SRAM_DQ[9]    ; 8.444  ; 8.444  ; 8.444  ; 8.444  ;
; A[1]        ; SRAM_DQ[10]   ; 8.445  ; 8.445  ; 8.445  ; 8.445  ;
; A[1]        ; SRAM_DQ[11]   ; 8.437  ; 8.437  ; 8.437  ; 8.437  ;
; A[1]        ; SRAM_DQ[12]   ; 8.457  ; 8.457  ; 8.457  ; 8.457  ;
; A[1]        ; SRAM_DQ[13]   ; 8.455  ; 8.455  ; 8.455  ; 8.455  ;
; A[1]        ; SRAM_DQ[14]   ; 8.455  ; 8.455  ; 8.455  ; 8.455  ;
; A[1]        ; SRAM_DQ[15]   ; 8.443  ; 8.443  ; 8.443  ; 8.443  ;
; A[3]        ; BUSDIR_n      ;        ; 6.754  ; 6.754  ;        ;
; A[3]        ; D[0]          ; 10.256 ; 10.256 ; 10.256 ; 10.256 ;
; A[3]        ; D[1]          ; 10.351 ; 10.351 ; 10.351 ; 10.351 ;
; A[3]        ; D[2]          ; 10.223 ; 10.223 ; 10.223 ; 10.223 ;
; A[3]        ; D[3]          ; 10.087 ; 10.087 ; 10.087 ; 10.087 ;
; A[3]        ; D[4]          ; 10.199 ; 10.199 ; 10.199 ; 10.199 ;
; A[3]        ; D[5]          ; 9.940  ; 9.940  ; 9.940  ; 9.940  ;
; A[3]        ; D[6]          ; 9.911  ; 9.911  ; 9.911  ; 9.911  ;
; A[3]        ; D[7]          ; 9.918  ; 9.918  ; 9.918  ; 9.918  ;
; A[3]        ; FL_ADDR[3]    ; 5.109  ;        ;        ; 5.109  ;
; A[3]        ; FL_ADDR[14]   ; 6.998  ; 6.998  ; 6.998  ; 6.998  ;
; A[3]        ; FL_ADDR[15]   ; 6.856  ; 6.856  ; 6.856  ; 6.856  ;
; A[3]        ; FL_ADDR[16]   ; 6.996  ; 6.996  ; 6.996  ; 6.996  ;
; A[3]        ; FL_ADDR[17]   ; 7.960  ;        ;        ; 7.960  ;
; A[3]        ; FL_CE_N       ; 7.080  ; 8.102  ; 8.102  ; 7.080  ;
; A[3]        ; LEDG[0]       ;        ; 6.582  ; 6.582  ;        ;
; A[3]        ; LEDG[1]       ;        ; 7.538  ; 7.538  ;        ;
; A[3]        ; LEDG[2]       ; 6.148  ;        ;        ; 6.148  ;
; A[3]        ; LEDG[3]       ; 6.562  ;        ;        ; 6.562  ;
; A[3]        ; LEDG[4]       ; 6.993  ;        ;        ; 6.993  ;
; A[3]        ; LEDG[5]       ; 7.133  ;        ;        ; 7.133  ;
; A[3]        ; LEDG[6]       ; 6.550  ;        ;        ; 6.550  ;
; A[3]        ; LEDR[6]       ;        ; 6.882  ; 6.882  ;        ;
; A[3]        ; LEDR[7]       ;        ; 9.248  ; 9.248  ;        ;
; A[3]        ; LEDR[8]       ;        ; 7.176  ; 7.176  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.723  ;        ;        ; 5.723  ;
; A[3]        ; SRAM_CE_N     ; 7.972  ;        ;        ; 7.972  ;
; A[3]        ; SRAM_DQ[0]    ; 8.152  ; 8.152  ; 8.152  ; 8.152  ;
; A[3]        ; SRAM_DQ[1]    ; 8.162  ; 8.162  ; 8.162  ; 8.162  ;
; A[3]        ; SRAM_DQ[2]    ; 8.147  ; 8.147  ; 8.147  ; 8.147  ;
; A[3]        ; SRAM_DQ[3]    ; 8.157  ; 8.157  ; 8.157  ; 8.157  ;
; A[3]        ; SRAM_DQ[4]    ; 7.951  ; 7.951  ; 7.951  ; 7.951  ;
; A[3]        ; SRAM_DQ[5]    ; 7.951  ; 7.951  ; 7.951  ; 7.951  ;
; A[3]        ; SRAM_DQ[6]    ; 7.804  ; 7.804  ; 7.804  ; 7.804  ;
; A[3]        ; SRAM_DQ[7]    ; 7.928  ; 7.928  ; 7.928  ; 7.928  ;
; A[3]        ; SRAM_DQ[8]    ; 7.954  ; 7.954  ; 7.954  ; 7.954  ;
; A[3]        ; SRAM_DQ[9]    ; 7.954  ; 7.954  ; 7.954  ; 7.954  ;
; A[3]        ; SRAM_DQ[10]   ; 7.955  ; 7.955  ; 7.955  ; 7.955  ;
; A[3]        ; SRAM_DQ[11]   ; 7.947  ; 7.947  ; 7.947  ; 7.947  ;
; A[3]        ; SRAM_DQ[12]   ; 7.967  ; 7.967  ; 7.967  ; 7.967  ;
; A[3]        ; SRAM_DQ[13]   ; 7.965  ; 7.965  ; 7.965  ; 7.965  ;
; A[3]        ; SRAM_DQ[14]   ; 7.965  ; 7.965  ; 7.965  ; 7.965  ;
; A[3]        ; SRAM_DQ[15]   ; 7.953  ; 7.953  ; 7.953  ; 7.953  ;
; A[3]        ; U1OE_n        ;        ; 6.627  ; 6.627  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 7.947  ; 7.947  ;        ;
; A[4]        ; D[0]          ; 11.094 ; 11.094 ; 11.094 ; 11.094 ;
; A[4]        ; D[1]          ; 11.189 ; 11.189 ; 11.189 ; 11.189 ;
; A[4]        ; D[2]          ; 11.061 ; 11.061 ; 11.061 ; 11.061 ;
; A[4]        ; D[3]          ; 10.925 ; 10.925 ; 10.925 ; 10.925 ;
; A[4]        ; D[4]          ; 10.925 ; 10.925 ; 10.925 ; 10.925 ;
; A[4]        ; D[5]          ; 10.778 ; 10.778 ; 10.778 ; 10.778 ;
; A[4]        ; D[6]          ; 10.749 ; 10.749 ; 10.749 ; 10.749 ;
; A[4]        ; D[7]          ; 10.756 ; 10.756 ; 10.756 ; 10.756 ;
; A[4]        ; FL_ADDR[4]    ; 5.338  ;        ;        ; 5.338  ;
; A[4]        ; FL_ADDR[14]   ; 7.841  ; 7.841  ; 7.841  ; 7.841  ;
; A[4]        ; FL_ADDR[15]   ; 7.699  ; 7.699  ; 7.699  ; 7.699  ;
; A[4]        ; FL_ADDR[16]   ; 7.839  ; 7.839  ; 7.839  ; 7.839  ;
; A[4]        ; FL_ADDR[17]   ; 8.669  ;        ;        ; 8.669  ;
; A[4]        ; FL_CE_N       ; 7.923  ; 8.945  ; 8.945  ; 7.923  ;
; A[4]        ; LEDG[0]       ;        ; 7.425  ; 7.425  ;        ;
; A[4]        ; LEDG[1]       ;        ; 8.247  ; 8.247  ;        ;
; A[4]        ; LEDG[2]       ; 6.991  ;        ;        ; 6.991  ;
; A[4]        ; LEDG[3]       ; 7.405  ;        ;        ; 7.405  ;
; A[4]        ; LEDG[4]       ; 7.836  ;        ;        ; 7.836  ;
; A[4]        ; LEDG[5]       ; 7.976  ;        ;        ; 7.976  ;
; A[4]        ; LEDG[6]       ; 7.393  ;        ;        ; 7.393  ;
; A[4]        ; LEDR[6]       ; 6.439  ; 7.725  ; 7.725  ; 6.439  ;
; A[4]        ; LEDR[7]       ; 10.086 ; 8.931  ; 8.931  ; 10.086 ;
; A[4]        ; LEDR[8]       ;        ; 8.019  ; 8.019  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.542  ;        ;        ; 5.542  ;
; A[4]        ; SRAM_CE_N     ; 8.681  ;        ;        ; 8.681  ;
; A[4]        ; SRAM_DQ[0]    ; 8.995  ; 8.995  ; 8.995  ; 8.995  ;
; A[4]        ; SRAM_DQ[1]    ; 9.005  ; 9.005  ; 9.005  ; 9.005  ;
; A[4]        ; SRAM_DQ[2]    ; 8.990  ; 8.990  ; 8.990  ; 8.990  ;
; A[4]        ; SRAM_DQ[3]    ; 9.000  ; 9.000  ; 9.000  ; 9.000  ;
; A[4]        ; SRAM_DQ[4]    ; 8.794  ; 8.794  ; 8.794  ; 8.794  ;
; A[4]        ; SRAM_DQ[5]    ; 8.794  ; 8.794  ; 8.794  ; 8.794  ;
; A[4]        ; SRAM_DQ[6]    ; 8.647  ; 8.647  ; 8.647  ; 8.647  ;
; A[4]        ; SRAM_DQ[7]    ; 8.771  ; 8.771  ; 8.771  ; 8.771  ;
; A[4]        ; SRAM_DQ[8]    ; 8.797  ; 8.797  ; 8.797  ; 8.797  ;
; A[4]        ; SRAM_DQ[9]    ; 8.797  ; 8.797  ; 8.797  ; 8.797  ;
; A[4]        ; SRAM_DQ[10]   ; 8.798  ; 8.798  ; 8.798  ; 8.798  ;
; A[4]        ; SRAM_DQ[11]   ; 8.790  ; 8.790  ; 8.790  ; 8.790  ;
; A[4]        ; SRAM_DQ[12]   ; 8.810  ; 8.810  ; 8.810  ; 8.810  ;
; A[4]        ; SRAM_DQ[13]   ; 8.808  ; 8.808  ; 8.808  ; 8.808  ;
; A[4]        ; SRAM_DQ[14]   ; 8.808  ; 8.808  ; 8.808  ; 8.808  ;
; A[4]        ; SRAM_DQ[15]   ; 8.796  ; 8.796  ; 8.796  ; 8.796  ;
; A[4]        ; U1OE_n        ;        ; 7.820  ; 7.820  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 8.008  ; 8.008  ;        ;
; A[5]        ; D[0]          ; 11.155 ; 11.155 ; 11.155 ; 11.155 ;
; A[5]        ; D[1]          ; 11.250 ; 11.250 ; 11.250 ; 11.250 ;
; A[5]        ; D[2]          ; 11.122 ; 11.122 ; 11.122 ; 11.122 ;
; A[5]        ; D[3]          ; 10.986 ; 10.986 ; 10.986 ; 10.986 ;
; A[5]        ; D[4]          ; 10.986 ; 10.986 ; 10.986 ; 10.986 ;
; A[5]        ; D[5]          ; 10.839 ; 10.839 ; 10.839 ; 10.839 ;
; A[5]        ; D[6]          ; 10.810 ; 10.810 ; 10.810 ; 10.810 ;
; A[5]        ; D[7]          ; 10.817 ; 10.817 ; 10.817 ; 10.817 ;
; A[5]        ; FL_ADDR[5]    ; 5.062  ;        ;        ; 5.062  ;
; A[5]        ; FL_ADDR[14]   ; 7.902  ; 7.902  ; 7.902  ; 7.902  ;
; A[5]        ; FL_ADDR[15]   ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; A[5]        ; FL_ADDR[16]   ; 7.900  ; 7.900  ; 7.900  ; 7.900  ;
; A[5]        ; FL_ADDR[17]   ; 8.730  ;        ;        ; 8.730  ;
; A[5]        ; FL_CE_N       ; 7.984  ; 9.006  ; 9.006  ; 7.984  ;
; A[5]        ; LEDG[0]       ;        ; 7.486  ; 7.486  ;        ;
; A[5]        ; LEDG[1]       ;        ; 8.308  ; 8.308  ;        ;
; A[5]        ; LEDG[2]       ; 7.052  ;        ;        ; 7.052  ;
; A[5]        ; LEDG[3]       ; 7.466  ;        ;        ; 7.466  ;
; A[5]        ; LEDG[4]       ; 7.897  ;        ;        ; 7.897  ;
; A[5]        ; LEDG[5]       ; 8.037  ;        ;        ; 8.037  ;
; A[5]        ; LEDG[6]       ; 7.454  ;        ;        ; 7.454  ;
; A[5]        ; LEDR[6]       ; 6.500  ; 7.786  ; 7.786  ; 6.500  ;
; A[5]        ; LEDR[7]       ; 10.147 ; 8.992  ; 8.992  ; 10.147 ;
; A[5]        ; LEDR[8]       ;        ; 8.080  ; 8.080  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320  ;        ;        ; 5.320  ;
; A[5]        ; SRAM_CE_N     ; 8.742  ;        ;        ; 8.742  ;
; A[5]        ; SRAM_DQ[0]    ; 9.056  ; 9.056  ; 9.056  ; 9.056  ;
; A[5]        ; SRAM_DQ[1]    ; 9.066  ; 9.066  ; 9.066  ; 9.066  ;
; A[5]        ; SRAM_DQ[2]    ; 9.051  ; 9.051  ; 9.051  ; 9.051  ;
; A[5]        ; SRAM_DQ[3]    ; 9.061  ; 9.061  ; 9.061  ; 9.061  ;
; A[5]        ; SRAM_DQ[4]    ; 8.855  ; 8.855  ; 8.855  ; 8.855  ;
; A[5]        ; SRAM_DQ[5]    ; 8.855  ; 8.855  ; 8.855  ; 8.855  ;
; A[5]        ; SRAM_DQ[6]    ; 8.708  ; 8.708  ; 8.708  ; 8.708  ;
; A[5]        ; SRAM_DQ[7]    ; 8.832  ; 8.832  ; 8.832  ; 8.832  ;
; A[5]        ; SRAM_DQ[8]    ; 8.858  ; 8.858  ; 8.858  ; 8.858  ;
; A[5]        ; SRAM_DQ[9]    ; 8.858  ; 8.858  ; 8.858  ; 8.858  ;
; A[5]        ; SRAM_DQ[10]   ; 8.859  ; 8.859  ; 8.859  ; 8.859  ;
; A[5]        ; SRAM_DQ[11]   ; 8.851  ; 8.851  ; 8.851  ; 8.851  ;
; A[5]        ; SRAM_DQ[12]   ; 8.871  ; 8.871  ; 8.871  ; 8.871  ;
; A[5]        ; SRAM_DQ[13]   ; 8.869  ; 8.869  ; 8.869  ; 8.869  ;
; A[5]        ; SRAM_DQ[14]   ; 8.869  ; 8.869  ; 8.869  ; 8.869  ;
; A[5]        ; SRAM_DQ[15]   ; 8.857  ; 8.857  ; 8.857  ; 8.857  ;
; A[5]        ; U1OE_n        ;        ; 7.881  ; 7.881  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 8.345  ; 8.345  ;        ;
; A[6]        ; D[0]          ; 11.492 ; 11.492 ; 11.492 ; 11.492 ;
; A[6]        ; D[1]          ; 11.587 ; 11.587 ; 11.587 ; 11.587 ;
; A[6]        ; D[2]          ; 11.459 ; 11.459 ; 11.459 ; 11.459 ;
; A[6]        ; D[3]          ; 11.323 ; 11.323 ; 11.323 ; 11.323 ;
; A[6]        ; D[4]          ; 11.323 ; 11.323 ; 11.323 ; 11.323 ;
; A[6]        ; D[5]          ; 11.176 ; 11.176 ; 11.176 ; 11.176 ;
; A[6]        ; D[6]          ; 11.147 ; 11.147 ; 11.147 ; 11.147 ;
; A[6]        ; D[7]          ; 11.154 ; 11.154 ; 11.154 ; 11.154 ;
; A[6]        ; FL_ADDR[6]    ; 5.510  ;        ;        ; 5.510  ;
; A[6]        ; FL_ADDR[14]   ; 8.239  ; 8.239  ; 8.239  ; 8.239  ;
; A[6]        ; FL_ADDR[15]   ; 8.097  ; 8.097  ; 8.097  ; 8.097  ;
; A[6]        ; FL_ADDR[16]   ; 8.237  ; 8.237  ; 8.237  ; 8.237  ;
; A[6]        ; FL_ADDR[17]   ; 9.067  ;        ;        ; 9.067  ;
; A[6]        ; FL_CE_N       ; 8.321  ; 9.343  ; 9.343  ; 8.321  ;
; A[6]        ; LEDG[0]       ;        ; 7.823  ; 7.823  ;        ;
; A[6]        ; LEDG[1]       ;        ; 8.645  ; 8.645  ;        ;
; A[6]        ; LEDG[2]       ; 7.389  ;        ;        ; 7.389  ;
; A[6]        ; LEDG[3]       ; 7.803  ;        ;        ; 7.803  ;
; A[6]        ; LEDG[4]       ; 8.234  ;        ;        ; 8.234  ;
; A[6]        ; LEDG[5]       ; 8.374  ;        ;        ; 8.374  ;
; A[6]        ; LEDG[6]       ; 7.791  ;        ;        ; 7.791  ;
; A[6]        ; LEDR[6]       ; 6.837  ; 8.123  ; 8.123  ; 6.837  ;
; A[6]        ; LEDR[7]       ; 10.484 ; 9.329  ; 9.329  ; 10.484 ;
; A[6]        ; LEDR[8]       ;        ; 8.417  ; 8.417  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.570  ;        ;        ; 5.570  ;
; A[6]        ; SRAM_CE_N     ; 9.079  ;        ;        ; 9.079  ;
; A[6]        ; SRAM_DQ[0]    ; 9.393  ; 9.393  ; 9.393  ; 9.393  ;
; A[6]        ; SRAM_DQ[1]    ; 9.403  ; 9.403  ; 9.403  ; 9.403  ;
; A[6]        ; SRAM_DQ[2]    ; 9.388  ; 9.388  ; 9.388  ; 9.388  ;
; A[6]        ; SRAM_DQ[3]    ; 9.398  ; 9.398  ; 9.398  ; 9.398  ;
; A[6]        ; SRAM_DQ[4]    ; 9.192  ; 9.192  ; 9.192  ; 9.192  ;
; A[6]        ; SRAM_DQ[5]    ; 9.192  ; 9.192  ; 9.192  ; 9.192  ;
; A[6]        ; SRAM_DQ[6]    ; 9.045  ; 9.045  ; 9.045  ; 9.045  ;
; A[6]        ; SRAM_DQ[7]    ; 9.169  ; 9.169  ; 9.169  ; 9.169  ;
; A[6]        ; SRAM_DQ[8]    ; 9.195  ; 9.195  ; 9.195  ; 9.195  ;
; A[6]        ; SRAM_DQ[9]    ; 9.195  ; 9.195  ; 9.195  ; 9.195  ;
; A[6]        ; SRAM_DQ[10]   ; 9.196  ; 9.196  ; 9.196  ; 9.196  ;
; A[6]        ; SRAM_DQ[11]   ; 9.188  ; 9.188  ; 9.188  ; 9.188  ;
; A[6]        ; SRAM_DQ[12]   ; 9.208  ; 9.208  ; 9.208  ; 9.208  ;
; A[6]        ; SRAM_DQ[13]   ; 9.206  ; 9.206  ; 9.206  ; 9.206  ;
; A[6]        ; SRAM_DQ[14]   ; 9.206  ; 9.206  ; 9.206  ; 9.206  ;
; A[6]        ; SRAM_DQ[15]   ; 9.194  ; 9.194  ; 9.194  ; 9.194  ;
; A[6]        ; U1OE_n        ;        ; 8.218  ; 8.218  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 8.572  ; 8.572  ;        ;
; A[7]        ; D[0]          ; 11.719 ; 11.719 ; 11.719 ; 11.719 ;
; A[7]        ; D[1]          ; 11.814 ; 11.814 ; 11.814 ; 11.814 ;
; A[7]        ; D[2]          ; 11.686 ; 11.686 ; 11.686 ; 11.686 ;
; A[7]        ; D[3]          ; 11.550 ; 11.550 ; 11.550 ; 11.550 ;
; A[7]        ; D[4]          ; 11.550 ; 11.550 ; 11.550 ; 11.550 ;
; A[7]        ; D[5]          ; 11.403 ; 11.403 ; 11.403 ; 11.403 ;
; A[7]        ; D[6]          ; 11.374 ; 11.374 ; 11.374 ; 11.374 ;
; A[7]        ; D[7]          ; 11.381 ; 11.381 ; 11.381 ; 11.381 ;
; A[7]        ; FL_ADDR[7]    ; 5.707  ;        ;        ; 5.707  ;
; A[7]        ; FL_ADDR[14]   ; 8.466  ; 8.466  ; 8.466  ; 8.466  ;
; A[7]        ; FL_ADDR[15]   ; 8.324  ; 8.324  ; 8.324  ; 8.324  ;
; A[7]        ; FL_ADDR[16]   ; 8.464  ; 8.464  ; 8.464  ; 8.464  ;
; A[7]        ; FL_ADDR[17]   ; 9.294  ;        ;        ; 9.294  ;
; A[7]        ; FL_CE_N       ; 8.548  ; 9.570  ; 9.570  ; 8.548  ;
; A[7]        ; LEDG[0]       ;        ; 8.050  ; 8.050  ;        ;
; A[7]        ; LEDG[1]       ;        ; 8.872  ; 8.872  ;        ;
; A[7]        ; LEDG[2]       ; 7.616  ;        ;        ; 7.616  ;
; A[7]        ; LEDG[3]       ; 8.030  ;        ;        ; 8.030  ;
; A[7]        ; LEDG[4]       ; 8.461  ;        ;        ; 8.461  ;
; A[7]        ; LEDG[5]       ; 8.601  ;        ;        ; 8.601  ;
; A[7]        ; LEDG[6]       ; 8.018  ;        ;        ; 8.018  ;
; A[7]        ; LEDR[6]       ; 7.064  ; 8.350  ; 8.350  ; 7.064  ;
; A[7]        ; LEDR[7]       ; 10.711 ; 9.556  ; 9.556  ; 10.711 ;
; A[7]        ; LEDR[8]       ;        ; 8.644  ; 8.644  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.686  ;        ;        ; 5.686  ;
; A[7]        ; SRAM_CE_N     ; 9.306  ;        ;        ; 9.306  ;
; A[7]        ; SRAM_DQ[0]    ; 9.620  ; 9.620  ; 9.620  ; 9.620  ;
; A[7]        ; SRAM_DQ[1]    ; 9.630  ; 9.630  ; 9.630  ; 9.630  ;
; A[7]        ; SRAM_DQ[2]    ; 9.615  ; 9.615  ; 9.615  ; 9.615  ;
; A[7]        ; SRAM_DQ[3]    ; 9.625  ; 9.625  ; 9.625  ; 9.625  ;
; A[7]        ; SRAM_DQ[4]    ; 9.419  ; 9.419  ; 9.419  ; 9.419  ;
; A[7]        ; SRAM_DQ[5]    ; 9.419  ; 9.419  ; 9.419  ; 9.419  ;
; A[7]        ; SRAM_DQ[6]    ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; A[7]        ; SRAM_DQ[7]    ; 9.396  ; 9.396  ; 9.396  ; 9.396  ;
; A[7]        ; SRAM_DQ[8]    ; 9.422  ; 9.422  ; 9.422  ; 9.422  ;
; A[7]        ; SRAM_DQ[9]    ; 9.422  ; 9.422  ; 9.422  ; 9.422  ;
; A[7]        ; SRAM_DQ[10]   ; 9.423  ; 9.423  ; 9.423  ; 9.423  ;
; A[7]        ; SRAM_DQ[11]   ; 9.415  ; 9.415  ; 9.415  ; 9.415  ;
; A[7]        ; SRAM_DQ[12]   ; 9.435  ; 9.435  ; 9.435  ; 9.435  ;
; A[7]        ; SRAM_DQ[13]   ; 9.433  ; 9.433  ; 9.433  ; 9.433  ;
; A[7]        ; SRAM_DQ[14]   ; 9.433  ; 9.433  ; 9.433  ; 9.433  ;
; A[7]        ; SRAM_DQ[15]   ; 9.421  ; 9.421  ; 9.421  ; 9.421  ;
; A[7]        ; U1OE_n        ;        ; 8.445  ; 8.445  ;        ;
; A[8]        ; D[0]          ; 11.481 ; 11.481 ; 11.481 ; 11.481 ;
; A[8]        ; D[1]          ; 11.576 ; 11.576 ; 11.576 ; 11.576 ;
; A[8]        ; D[2]          ; 11.448 ; 11.448 ; 11.448 ; 11.448 ;
; A[8]        ; D[3]          ; 11.312 ; 11.312 ; 11.312 ; 11.312 ;
; A[8]        ; D[4]          ; 11.312 ; 11.312 ; 11.312 ; 11.312 ;
; A[8]        ; D[5]          ; 11.165 ; 11.165 ; 11.165 ; 11.165 ;
; A[8]        ; D[6]          ; 11.136 ; 11.136 ; 11.136 ; 11.136 ;
; A[8]        ; D[7]          ; 11.143 ; 11.143 ; 11.143 ; 11.143 ;
; A[8]        ; FL_ADDR[8]    ; 5.784  ;        ;        ; 5.784  ;
; A[8]        ; FL_ADDR[14]   ; 8.228  ; 8.228  ; 8.228  ; 8.228  ;
; A[8]        ; FL_ADDR[15]   ; 8.086  ; 8.086  ; 8.086  ; 8.086  ;
; A[8]        ; FL_ADDR[16]   ; 8.226  ; 8.226  ; 8.226  ; 8.226  ;
; A[8]        ; FL_ADDR[17]   ; 9.056  ;        ;        ; 9.056  ;
; A[8]        ; FL_CE_N       ; 8.310  ; 9.332  ; 9.332  ; 8.310  ;
; A[8]        ; LEDG[0]       ;        ; 7.812  ; 7.812  ;        ;
; A[8]        ; LEDG[1]       ;        ; 8.634  ; 8.634  ;        ;
; A[8]        ; LEDG[2]       ; 7.378  ;        ;        ; 7.378  ;
; A[8]        ; LEDG[3]       ; 7.792  ;        ;        ; 7.792  ;
; A[8]        ; LEDG[4]       ; 8.223  ;        ;        ; 8.223  ;
; A[8]        ; LEDG[5]       ; 8.363  ;        ;        ; 8.363  ;
; A[8]        ; LEDG[6]       ; 7.780  ;        ;        ; 7.780  ;
; A[8]        ; LEDR[6]       ; 6.713  ; 8.112  ; 8.112  ; 6.713  ;
; A[8]        ; LEDR[7]       ; 10.473 ; 9.318  ; 9.318  ; 10.473 ;
; A[8]        ; LEDR[8]       ; 6.963  ; 8.406  ; 8.406  ; 6.963  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.510  ;        ;        ; 5.510  ;
; A[8]        ; SRAM_CE_N     ; 9.068  ;        ;        ; 9.068  ;
; A[8]        ; SRAM_DQ[0]    ; 9.382  ; 9.382  ; 9.382  ; 9.382  ;
; A[8]        ; SRAM_DQ[1]    ; 9.392  ; 9.392  ; 9.392  ; 9.392  ;
; A[8]        ; SRAM_DQ[2]    ; 9.377  ; 9.377  ; 9.377  ; 9.377  ;
; A[8]        ; SRAM_DQ[3]    ; 9.387  ; 9.387  ; 9.387  ; 9.387  ;
; A[8]        ; SRAM_DQ[4]    ; 9.181  ; 9.181  ; 9.181  ; 9.181  ;
; A[8]        ; SRAM_DQ[5]    ; 9.181  ; 9.181  ; 9.181  ; 9.181  ;
; A[8]        ; SRAM_DQ[6]    ; 9.034  ; 9.034  ; 9.034  ; 9.034  ;
; A[8]        ; SRAM_DQ[7]    ; 9.158  ; 9.158  ; 9.158  ; 9.158  ;
; A[8]        ; SRAM_DQ[8]    ; 9.184  ; 9.184  ; 9.184  ; 9.184  ;
; A[8]        ; SRAM_DQ[9]    ; 9.184  ; 9.184  ; 9.184  ; 9.184  ;
; A[8]        ; SRAM_DQ[10]   ; 9.185  ; 9.185  ; 9.185  ; 9.185  ;
; A[8]        ; SRAM_DQ[11]   ; 9.177  ; 9.177  ; 9.177  ; 9.177  ;
; A[8]        ; SRAM_DQ[12]   ; 9.197  ; 9.197  ; 9.197  ; 9.197  ;
; A[8]        ; SRAM_DQ[13]   ; 9.195  ; 9.195  ; 9.195  ; 9.195  ;
; A[8]        ; SRAM_DQ[14]   ; 9.195  ; 9.195  ; 9.195  ; 9.195  ;
; A[8]        ; SRAM_DQ[15]   ; 9.183  ; 9.183  ; 9.183  ; 9.183  ;
; A[9]        ; D[0]          ; 11.739 ; 11.739 ; 11.739 ; 11.739 ;
; A[9]        ; D[1]          ; 11.834 ; 11.834 ; 11.834 ; 11.834 ;
; A[9]        ; D[2]          ; 11.706 ; 11.706 ; 11.706 ; 11.706 ;
; A[9]        ; D[3]          ; 11.570 ; 11.570 ; 11.570 ; 11.570 ;
; A[9]        ; D[4]          ; 11.570 ; 11.570 ; 11.570 ; 11.570 ;
; A[9]        ; D[5]          ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; A[9]        ; D[6]          ; 11.394 ; 11.394 ; 11.394 ; 11.394 ;
; A[9]        ; D[7]          ; 11.401 ; 11.401 ; 11.401 ; 11.401 ;
; A[9]        ; FL_ADDR[9]    ; 5.589  ;        ;        ; 5.589  ;
; A[9]        ; FL_ADDR[14]   ; 8.486  ; 8.486  ; 8.486  ; 8.486  ;
; A[9]        ; FL_ADDR[15]   ; 8.344  ; 8.344  ; 8.344  ; 8.344  ;
; A[9]        ; FL_ADDR[16]   ; 8.484  ; 8.484  ; 8.484  ; 8.484  ;
; A[9]        ; FL_ADDR[17]   ; 9.314  ;        ;        ; 9.314  ;
; A[9]        ; FL_CE_N       ; 8.568  ; 9.590  ; 9.590  ; 8.568  ;
; A[9]        ; LEDG[0]       ;        ; 8.070  ; 8.070  ;        ;
; A[9]        ; LEDG[1]       ;        ; 8.892  ; 8.892  ;        ;
; A[9]        ; LEDG[2]       ; 7.636  ;        ;        ; 7.636  ;
; A[9]        ; LEDG[3]       ; 8.050  ;        ;        ; 8.050  ;
; A[9]        ; LEDG[4]       ; 8.481  ;        ;        ; 8.481  ;
; A[9]        ; LEDG[5]       ; 8.621  ;        ;        ; 8.621  ;
; A[9]        ; LEDG[6]       ; 8.038  ;        ;        ; 8.038  ;
; A[9]        ; LEDR[6]       ; 6.971  ; 8.370  ; 8.370  ; 6.971  ;
; A[9]        ; LEDR[7]       ; 10.731 ; 9.576  ; 9.576  ; 10.731 ;
; A[9]        ; LEDR[8]       ; 7.388  ; 8.664  ; 8.664  ; 7.388  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.613  ;        ;        ; 5.613  ;
; A[9]        ; SRAM_CE_N     ; 9.326  ;        ;        ; 9.326  ;
; A[9]        ; SRAM_DQ[0]    ; 9.640  ; 9.640  ; 9.640  ; 9.640  ;
; A[9]        ; SRAM_DQ[1]    ; 9.650  ; 9.650  ; 9.650  ; 9.650  ;
; A[9]        ; SRAM_DQ[2]    ; 9.635  ; 9.635  ; 9.635  ; 9.635  ;
; A[9]        ; SRAM_DQ[3]    ; 9.645  ; 9.645  ; 9.645  ; 9.645  ;
; A[9]        ; SRAM_DQ[4]    ; 9.439  ; 9.439  ; 9.439  ; 9.439  ;
; A[9]        ; SRAM_DQ[5]    ; 9.439  ; 9.439  ; 9.439  ; 9.439  ;
; A[9]        ; SRAM_DQ[6]    ; 9.292  ; 9.292  ; 9.292  ; 9.292  ;
; A[9]        ; SRAM_DQ[7]    ; 9.416  ; 9.416  ; 9.416  ; 9.416  ;
; A[9]        ; SRAM_DQ[8]    ; 9.442  ; 9.442  ; 9.442  ; 9.442  ;
; A[9]        ; SRAM_DQ[9]    ; 9.442  ; 9.442  ; 9.442  ; 9.442  ;
; A[9]        ; SRAM_DQ[10]   ; 9.443  ; 9.443  ; 9.443  ; 9.443  ;
; A[9]        ; SRAM_DQ[11]   ; 9.435  ; 9.435  ; 9.435  ; 9.435  ;
; A[9]        ; SRAM_DQ[12]   ; 9.455  ; 9.455  ; 9.455  ; 9.455  ;
; A[9]        ; SRAM_DQ[13]   ; 9.453  ; 9.453  ; 9.453  ; 9.453  ;
; A[9]        ; SRAM_DQ[14]   ; 9.453  ; 9.453  ; 9.453  ; 9.453  ;
; A[9]        ; SRAM_DQ[15]   ; 9.441  ; 9.441  ; 9.441  ; 9.441  ;
; A[10]       ; D[0]          ; 11.627 ; 11.627 ; 11.627 ; 11.627 ;
; A[10]       ; D[1]          ; 11.722 ; 11.722 ; 11.722 ; 11.722 ;
; A[10]       ; D[2]          ; 11.594 ; 11.594 ; 11.594 ; 11.594 ;
; A[10]       ; D[3]          ; 11.458 ; 11.458 ; 11.458 ; 11.458 ;
; A[10]       ; D[4]          ; 11.458 ; 11.458 ; 11.458 ; 11.458 ;
; A[10]       ; D[5]          ; 11.311 ; 11.311 ; 11.311 ; 11.311 ;
; A[10]       ; D[6]          ; 11.282 ; 11.282 ; 11.282 ; 11.282 ;
; A[10]       ; D[7]          ; 11.289 ; 11.289 ; 11.289 ; 11.289 ;
; A[10]       ; FL_ADDR[10]   ; 5.779  ;        ;        ; 5.779  ;
; A[10]       ; FL_ADDR[14]   ; 8.374  ; 8.374  ; 8.374  ; 8.374  ;
; A[10]       ; FL_ADDR[15]   ; 8.232  ; 8.232  ; 8.232  ; 8.232  ;
; A[10]       ; FL_ADDR[16]   ; 8.372  ; 8.372  ; 8.372  ; 8.372  ;
; A[10]       ; FL_ADDR[17]   ; 9.202  ;        ;        ; 9.202  ;
; A[10]       ; FL_CE_N       ; 8.456  ; 9.478  ; 9.478  ; 8.456  ;
; A[10]       ; LEDG[0]       ;        ; 7.958  ; 7.958  ;        ;
; A[10]       ; LEDG[1]       ;        ; 8.780  ; 8.780  ;        ;
; A[10]       ; LEDG[2]       ; 7.524  ;        ;        ; 7.524  ;
; A[10]       ; LEDG[3]       ; 7.938  ;        ;        ; 7.938  ;
; A[10]       ; LEDG[4]       ; 8.369  ;        ;        ; 8.369  ;
; A[10]       ; LEDG[5]       ; 8.509  ;        ;        ; 8.509  ;
; A[10]       ; LEDG[6]       ; 7.926  ;        ;        ; 7.926  ;
; A[10]       ; LEDR[6]       ; 6.798  ; 8.258  ; 8.258  ; 6.798  ;
; A[10]       ; LEDR[7]       ; 10.619 ; 9.464  ; 9.464  ; 10.619 ;
; A[10]       ; LEDR[8]       ; 7.305  ; 8.552  ; 8.552  ; 7.305  ;
; A[10]       ; SRAM_ADDR[10] ; 5.675  ;        ;        ; 5.675  ;
; A[10]       ; SRAM_CE_N     ; 9.214  ;        ;        ; 9.214  ;
; A[10]       ; SRAM_DQ[0]    ; 9.528  ; 9.528  ; 9.528  ; 9.528  ;
; A[10]       ; SRAM_DQ[1]    ; 9.538  ; 9.538  ; 9.538  ; 9.538  ;
; A[10]       ; SRAM_DQ[2]    ; 9.523  ; 9.523  ; 9.523  ; 9.523  ;
; A[10]       ; SRAM_DQ[3]    ; 9.533  ; 9.533  ; 9.533  ; 9.533  ;
; A[10]       ; SRAM_DQ[4]    ; 9.327  ; 9.327  ; 9.327  ; 9.327  ;
; A[10]       ; SRAM_DQ[5]    ; 9.327  ; 9.327  ; 9.327  ; 9.327  ;
; A[10]       ; SRAM_DQ[6]    ; 9.180  ; 9.180  ; 9.180  ; 9.180  ;
; A[10]       ; SRAM_DQ[7]    ; 9.304  ; 9.304  ; 9.304  ; 9.304  ;
; A[10]       ; SRAM_DQ[8]    ; 9.330  ; 9.330  ; 9.330  ; 9.330  ;
; A[10]       ; SRAM_DQ[9]    ; 9.330  ; 9.330  ; 9.330  ; 9.330  ;
; A[10]       ; SRAM_DQ[10]   ; 9.331  ; 9.331  ; 9.331  ; 9.331  ;
; A[10]       ; SRAM_DQ[11]   ; 9.323  ; 9.323  ; 9.323  ; 9.323  ;
; A[10]       ; SRAM_DQ[12]   ; 9.343  ; 9.343  ; 9.343  ; 9.343  ;
; A[10]       ; SRAM_DQ[13]   ; 9.341  ; 9.341  ; 9.341  ; 9.341  ;
; A[10]       ; SRAM_DQ[14]   ; 9.341  ; 9.341  ; 9.341  ; 9.341  ;
; A[10]       ; SRAM_DQ[15]   ; 9.329  ; 9.329  ; 9.329  ; 9.329  ;
; A[11]       ; D[0]          ; 11.785 ; 11.785 ; 11.785 ; 11.785 ;
; A[11]       ; D[1]          ; 11.880 ; 11.880 ; 11.880 ; 11.880 ;
; A[11]       ; D[2]          ; 11.752 ; 11.752 ; 11.752 ; 11.752 ;
; A[11]       ; D[3]          ; 11.616 ; 11.616 ; 11.616 ; 11.616 ;
; A[11]       ; D[4]          ; 11.616 ; 11.616 ; 11.616 ; 11.616 ;
; A[11]       ; D[5]          ; 11.469 ; 11.469 ; 11.469 ; 11.469 ;
; A[11]       ; D[6]          ; 11.440 ; 11.440 ; 11.440 ; 11.440 ;
; A[11]       ; D[7]          ; 11.447 ; 11.447 ; 11.447 ; 11.447 ;
; A[11]       ; FL_ADDR[11]   ; 5.531  ;        ;        ; 5.531  ;
; A[11]       ; FL_ADDR[14]   ; 8.532  ; 8.532  ; 8.532  ; 8.532  ;
; A[11]       ; FL_ADDR[15]   ; 8.390  ; 8.390  ; 8.390  ; 8.390  ;
; A[11]       ; FL_ADDR[16]   ; 8.530  ; 8.530  ; 8.530  ; 8.530  ;
; A[11]       ; FL_ADDR[17]   ; 9.360  ;        ;        ; 9.360  ;
; A[11]       ; FL_CE_N       ; 8.614  ; 9.636  ; 9.636  ; 8.614  ;
; A[11]       ; LEDG[0]       ;        ; 8.116  ; 8.116  ;        ;
; A[11]       ; LEDG[1]       ;        ; 8.938  ; 8.938  ;        ;
; A[11]       ; LEDG[2]       ; 7.682  ;        ;        ; 7.682  ;
; A[11]       ; LEDG[3]       ; 8.096  ;        ;        ; 8.096  ;
; A[11]       ; LEDG[4]       ; 8.527  ;        ;        ; 8.527  ;
; A[11]       ; LEDG[5]       ; 8.667  ;        ;        ; 8.667  ;
; A[11]       ; LEDG[6]       ; 8.084  ;        ;        ; 8.084  ;
; A[11]       ; LEDR[6]       ; 7.017  ; 8.416  ; 8.416  ; 7.017  ;
; A[11]       ; LEDR[7]       ; 10.777 ; 9.622  ; 9.622  ; 10.777 ;
; A[11]       ; LEDR[8]       ; 6.726  ; 8.710  ; 8.710  ; 6.726  ;
; A[11]       ; SRAM_ADDR[11] ; 5.673  ;        ;        ; 5.673  ;
; A[11]       ; SRAM_CE_N     ; 9.372  ;        ;        ; 9.372  ;
; A[11]       ; SRAM_DQ[0]    ; 9.686  ; 9.686  ; 9.686  ; 9.686  ;
; A[11]       ; SRAM_DQ[1]    ; 9.696  ; 9.696  ; 9.696  ; 9.696  ;
; A[11]       ; SRAM_DQ[2]    ; 9.681  ; 9.681  ; 9.681  ; 9.681  ;
; A[11]       ; SRAM_DQ[3]    ; 9.691  ; 9.691  ; 9.691  ; 9.691  ;
; A[11]       ; SRAM_DQ[4]    ; 9.485  ; 9.485  ; 9.485  ; 9.485  ;
; A[11]       ; SRAM_DQ[5]    ; 9.485  ; 9.485  ; 9.485  ; 9.485  ;
; A[11]       ; SRAM_DQ[6]    ; 9.338  ; 9.338  ; 9.338  ; 9.338  ;
; A[11]       ; SRAM_DQ[7]    ; 9.462  ; 9.462  ; 9.462  ; 9.462  ;
; A[11]       ; SRAM_DQ[8]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; A[11]       ; SRAM_DQ[9]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; A[11]       ; SRAM_DQ[10]   ; 9.489  ; 9.489  ; 9.489  ; 9.489  ;
; A[11]       ; SRAM_DQ[11]   ; 9.481  ; 9.481  ; 9.481  ; 9.481  ;
; A[11]       ; SRAM_DQ[12]   ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; A[11]       ; SRAM_DQ[13]   ; 9.499  ; 9.499  ; 9.499  ; 9.499  ;
; A[11]       ; SRAM_DQ[14]   ; 9.499  ; 9.499  ; 9.499  ; 9.499  ;
; A[11]       ; SRAM_DQ[15]   ; 9.487  ; 9.487  ; 9.487  ; 9.487  ;
; A[12]       ; D[0]          ; 11.581 ; 11.581 ; 11.581 ; 11.581 ;
; A[12]       ; D[1]          ; 11.676 ; 11.676 ; 11.676 ; 11.676 ;
; A[12]       ; D[2]          ; 11.548 ; 11.548 ; 11.548 ; 11.548 ;
; A[12]       ; D[3]          ; 11.412 ; 11.412 ; 11.412 ; 11.412 ;
; A[12]       ; D[4]          ; 11.412 ; 11.412 ; 11.412 ; 11.412 ;
; A[12]       ; D[5]          ; 11.265 ; 11.265 ; 11.265 ; 11.265 ;
; A[12]       ; D[6]          ; 11.236 ; 11.236 ; 11.236 ; 11.236 ;
; A[12]       ; D[7]          ; 11.243 ; 11.243 ; 11.243 ; 11.243 ;
; A[12]       ; FL_ADDR[12]   ; 5.657  ;        ;        ; 5.657  ;
; A[12]       ; FL_ADDR[14]   ; 8.328  ; 8.328  ; 8.328  ; 8.328  ;
; A[12]       ; FL_ADDR[15]   ; 8.186  ; 8.186  ; 8.186  ; 8.186  ;
; A[12]       ; FL_ADDR[16]   ; 8.326  ; 8.326  ; 8.326  ; 8.326  ;
; A[12]       ; FL_ADDR[17]   ; 9.156  ;        ;        ; 9.156  ;
; A[12]       ; FL_CE_N       ; 8.410  ; 9.432  ; 9.432  ; 8.410  ;
; A[12]       ; LEDG[0]       ;        ; 7.912  ; 7.912  ;        ;
; A[12]       ; LEDG[1]       ;        ; 8.734  ; 8.734  ;        ;
; A[12]       ; LEDG[2]       ; 7.478  ;        ;        ; 7.478  ;
; A[12]       ; LEDG[3]       ; 7.892  ;        ;        ; 7.892  ;
; A[12]       ; LEDG[4]       ; 8.323  ;        ;        ; 8.323  ;
; A[12]       ; LEDG[5]       ; 8.463  ;        ;        ; 8.463  ;
; A[12]       ; LEDG[6]       ; 7.880  ;        ;        ; 7.880  ;
; A[12]       ; LEDR[6]       ; 6.813  ; 8.212  ; 8.212  ; 6.813  ;
; A[12]       ; LEDR[7]       ; 10.573 ; 9.418  ; 9.418  ; 10.573 ;
; A[12]       ; LEDR[8]       ; 6.726  ; 8.506  ; 8.506  ; 6.726  ;
; A[12]       ; SRAM_ADDR[12] ; 5.870  ;        ;        ; 5.870  ;
; A[12]       ; SRAM_CE_N     ; 9.168  ;        ;        ; 9.168  ;
; A[12]       ; SRAM_DQ[0]    ; 9.482  ; 9.482  ; 9.482  ; 9.482  ;
; A[12]       ; SRAM_DQ[1]    ; 9.492  ; 9.492  ; 9.492  ; 9.492  ;
; A[12]       ; SRAM_DQ[2]    ; 9.477  ; 9.477  ; 9.477  ; 9.477  ;
; A[12]       ; SRAM_DQ[3]    ; 9.487  ; 9.487  ; 9.487  ; 9.487  ;
; A[12]       ; SRAM_DQ[4]    ; 9.281  ; 9.281  ; 9.281  ; 9.281  ;
; A[12]       ; SRAM_DQ[5]    ; 9.281  ; 9.281  ; 9.281  ; 9.281  ;
; A[12]       ; SRAM_DQ[6]    ; 9.134  ; 9.134  ; 9.134  ; 9.134  ;
; A[12]       ; SRAM_DQ[7]    ; 9.258  ; 9.258  ; 9.258  ; 9.258  ;
; A[12]       ; SRAM_DQ[8]    ; 9.284  ; 9.284  ; 9.284  ; 9.284  ;
; A[12]       ; SRAM_DQ[9]    ; 9.284  ; 9.284  ; 9.284  ; 9.284  ;
; A[12]       ; SRAM_DQ[10]   ; 9.285  ; 9.285  ; 9.285  ; 9.285  ;
; A[12]       ; SRAM_DQ[11]   ; 9.277  ; 9.277  ; 9.277  ; 9.277  ;
; A[12]       ; SRAM_DQ[12]   ; 9.297  ; 9.297  ; 9.297  ; 9.297  ;
; A[12]       ; SRAM_DQ[13]   ; 9.295  ; 9.295  ; 9.295  ; 9.295  ;
; A[12]       ; SRAM_DQ[14]   ; 9.295  ; 9.295  ; 9.295  ; 9.295  ;
; A[12]       ; SRAM_DQ[15]   ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; A[13]       ; D[0]          ; 12.093 ; 12.093 ; 12.093 ; 12.093 ;
; A[13]       ; D[1]          ; 12.188 ; 12.188 ; 12.188 ; 12.188 ;
; A[13]       ; D[2]          ; 12.060 ; 12.060 ; 12.060 ; 12.060 ;
; A[13]       ; D[3]          ; 11.924 ; 11.924 ; 11.924 ; 11.924 ;
; A[13]       ; D[4]          ; 11.924 ; 11.924 ; 11.924 ; 11.924 ;
; A[13]       ; D[5]          ; 11.777 ; 11.777 ; 11.777 ; 11.777 ;
; A[13]       ; D[6]          ; 11.748 ; 11.748 ; 11.748 ; 11.748 ;
; A[13]       ; D[7]          ; 11.755 ; 11.755 ; 11.755 ; 11.755 ;
; A[13]       ; FL_ADDR[13]   ; 5.956  ;        ;        ; 5.956  ;
; A[13]       ; FL_ADDR[14]   ; 8.840  ; 8.840  ; 8.840  ; 8.840  ;
; A[13]       ; FL_ADDR[15]   ; 8.698  ; 8.698  ; 8.698  ; 8.698  ;
; A[13]       ; FL_ADDR[16]   ; 8.838  ; 8.838  ; 8.838  ; 8.838  ;
; A[13]       ; FL_ADDR[17]   ; 9.668  ;        ;        ; 9.668  ;
; A[13]       ; FL_CE_N       ; 8.922  ; 9.944  ; 9.944  ; 8.922  ;
; A[13]       ; LEDG[0]       ;        ; 8.424  ; 8.424  ;        ;
; A[13]       ; LEDG[1]       ;        ; 9.246  ; 9.246  ;        ;
; A[13]       ; LEDG[2]       ; 7.990  ;        ;        ; 7.990  ;
; A[13]       ; LEDG[3]       ; 8.404  ;        ;        ; 8.404  ;
; A[13]       ; LEDG[4]       ; 8.835  ;        ;        ; 8.835  ;
; A[13]       ; LEDG[5]       ; 8.975  ;        ;        ; 8.975  ;
; A[13]       ; LEDG[6]       ; 8.392  ;        ;        ; 8.392  ;
; A[13]       ; LEDR[6]       ; 7.264  ; 8.724  ; 8.724  ; 7.264  ;
; A[13]       ; LEDR[7]       ; 11.085 ; 9.930  ; 9.930  ; 11.085 ;
; A[13]       ; LEDR[8]       ; 7.388  ; 9.018  ; 9.018  ; 7.388  ;
; A[13]       ; SRAM_ADDR[13] ; 5.827  ;        ;        ; 5.827  ;
; A[13]       ; SRAM_CE_N     ; 9.680  ;        ;        ; 9.680  ;
; A[13]       ; SRAM_DQ[0]    ; 9.994  ; 9.994  ; 9.994  ; 9.994  ;
; A[13]       ; SRAM_DQ[1]    ; 10.004 ; 10.004 ; 10.004 ; 10.004 ;
; A[13]       ; SRAM_DQ[2]    ; 9.989  ; 9.989  ; 9.989  ; 9.989  ;
; A[13]       ; SRAM_DQ[3]    ; 9.999  ; 9.999  ; 9.999  ; 9.999  ;
; A[13]       ; SRAM_DQ[4]    ; 9.793  ; 9.793  ; 9.793  ; 9.793  ;
; A[13]       ; SRAM_DQ[5]    ; 9.793  ; 9.793  ; 9.793  ; 9.793  ;
; A[13]       ; SRAM_DQ[6]    ; 9.646  ; 9.646  ; 9.646  ; 9.646  ;
; A[13]       ; SRAM_DQ[7]    ; 9.770  ; 9.770  ; 9.770  ; 9.770  ;
; A[13]       ; SRAM_DQ[8]    ; 9.796  ; 9.796  ; 9.796  ; 9.796  ;
; A[13]       ; SRAM_DQ[9]    ; 9.796  ; 9.796  ; 9.796  ; 9.796  ;
; A[13]       ; SRAM_DQ[10]   ; 9.797  ; 9.797  ; 9.797  ; 9.797  ;
; A[13]       ; SRAM_DQ[11]   ; 9.789  ; 9.789  ; 9.789  ; 9.789  ;
; A[13]       ; SRAM_DQ[12]   ; 9.809  ; 9.809  ; 9.809  ; 9.809  ;
; A[13]       ; SRAM_DQ[13]   ; 9.807  ; 9.807  ; 9.807  ; 9.807  ;
; A[13]       ; SRAM_DQ[14]   ; 9.807  ; 9.807  ; 9.807  ; 9.807  ;
; A[13]       ; SRAM_DQ[15]   ; 9.795  ; 9.795  ; 9.795  ; 9.795  ;
; A[14]       ; D[0]          ; 11.568 ; 11.568 ; 11.568 ; 11.568 ;
; A[14]       ; D[1]          ; 11.663 ; 11.663 ; 11.663 ; 11.663 ;
; A[14]       ; D[2]          ; 11.535 ; 11.535 ; 11.535 ; 11.535 ;
; A[14]       ; D[3]          ; 11.399 ; 11.399 ; 11.399 ; 11.399 ;
; A[14]       ; D[4]          ; 11.399 ; 11.399 ; 11.399 ; 11.399 ;
; A[14]       ; D[5]          ; 11.252 ; 11.252 ; 11.252 ; 11.252 ;
; A[14]       ; D[6]          ; 11.223 ; 11.223 ; 11.223 ; 11.223 ;
; A[14]       ; D[7]          ; 11.230 ; 11.230 ; 11.230 ; 11.230 ;
; A[14]       ; FL_ADDR[14]   ; 8.315  ; 8.315  ; 8.315  ; 8.315  ;
; A[14]       ; FL_ADDR[15]   ; 8.173  ; 8.173  ; 8.173  ; 8.173  ;
; A[14]       ; FL_ADDR[16]   ; 8.313  ; 8.313  ; 8.313  ; 8.313  ;
; A[14]       ; FL_ADDR[17]   ; 9.147  ; 9.147  ; 9.147  ; 9.147  ;
; A[14]       ; FL_CE_N       ; 8.976  ; 9.419  ; 9.419  ; 8.976  ;
; A[14]       ; LEDG[0]       ; 7.456  ; 7.899  ; 7.899  ; 7.456  ;
; A[14]       ; LEDG[1]       ; 8.565  ; 8.721  ; 8.721  ; 8.565  ;
; A[14]       ; LEDG[2]       ; 7.465  ;        ;        ; 7.465  ;
; A[14]       ; LEDG[3]       ; 7.879  ; 7.436  ; 7.436  ; 7.879  ;
; A[14]       ; LEDG[4]       ; 8.310  ; 8.071  ; 8.071  ; 8.310  ;
; A[14]       ; LEDG[5]       ; 8.450  ; 8.253  ; 8.253  ; 8.450  ;
; A[14]       ; LEDG[6]       ; 8.222  ; 8.222  ; 8.222  ; 8.222  ;
; A[14]       ; LEDR[6]       ; 8.225  ; 8.225  ; 8.225  ; 8.225  ;
; A[14]       ; LEDR[7]       ; 10.560 ; 9.405  ; 9.405  ; 10.560 ;
; A[14]       ; LEDR[8]       ; 8.050  ; 8.493  ; 8.493  ; 8.050  ;
; A[14]       ; SRAM_ADDR[14] ; 8.076  ; 8.076  ; 8.076  ; 8.076  ;
; A[14]       ; SRAM_ADDR[15] ; 8.528  ; 8.528  ; 8.528  ; 8.528  ;
; A[14]       ; SRAM_ADDR[16] ; 8.739  ; 8.739  ; 8.739  ; 8.739  ;
; A[14]       ; SRAM_ADDR[17] ; 8.630  ; 8.630  ; 8.630  ; 8.630  ;
; A[14]       ; SRAM_CE_N     ; 9.155  ; 8.999  ; 8.999  ; 9.155  ;
; A[14]       ; SRAM_DQ[0]    ; 9.469  ; 9.469  ; 9.469  ; 9.469  ;
; A[14]       ; SRAM_DQ[1]    ; 9.479  ; 9.479  ; 9.479  ; 9.479  ;
; A[14]       ; SRAM_DQ[2]    ; 9.464  ; 9.464  ; 9.464  ; 9.464  ;
; A[14]       ; SRAM_DQ[3]    ; 9.474  ; 9.474  ; 9.474  ; 9.474  ;
; A[14]       ; SRAM_DQ[4]    ; 9.268  ; 9.268  ; 9.268  ; 9.268  ;
; A[14]       ; SRAM_DQ[5]    ; 9.268  ; 9.268  ; 9.268  ; 9.268  ;
; A[14]       ; SRAM_DQ[6]    ; 9.121  ; 9.121  ; 9.121  ; 9.121  ;
; A[14]       ; SRAM_DQ[7]    ; 9.245  ; 9.245  ; 9.245  ; 9.245  ;
; A[14]       ; SRAM_DQ[8]    ; 9.271  ; 9.271  ; 9.271  ; 9.271  ;
; A[14]       ; SRAM_DQ[9]    ; 9.271  ; 9.271  ; 9.271  ; 9.271  ;
; A[14]       ; SRAM_DQ[10]   ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; A[14]       ; SRAM_DQ[11]   ; 9.264  ; 9.264  ; 9.264  ; 9.264  ;
; A[14]       ; SRAM_DQ[12]   ; 9.284  ; 9.284  ; 9.284  ; 9.284  ;
; A[14]       ; SRAM_DQ[13]   ; 9.282  ; 9.282  ; 9.282  ; 9.282  ;
; A[14]       ; SRAM_DQ[14]   ; 9.282  ; 9.282  ; 9.282  ; 9.282  ;
; A[14]       ; SRAM_DQ[15]   ; 9.270  ; 9.270  ; 9.270  ; 9.270  ;
; A[14]       ; SRAM_LB_N     ; 8.922  ; 8.922  ; 8.922  ; 8.922  ;
; A[14]       ; SRAM_UB_N     ; 9.103  ; 9.103  ; 9.103  ; 9.103  ;
; A[15]       ; D[0]          ; 10.523 ; 10.523 ; 10.523 ; 10.523 ;
; A[15]       ; D[1]          ; 10.719 ; 10.719 ; 10.719 ; 10.719 ;
; A[15]       ; D[2]          ; 10.361 ; 10.361 ; 10.361 ; 10.361 ;
; A[15]       ; D[3]          ; 10.225 ; 10.225 ; 10.225 ; 10.225 ;
; A[15]       ; D[4]          ; 10.567 ; 10.567 ; 10.567 ; 10.567 ;
; A[15]       ; D[5]          ; 10.078 ; 10.078 ; 10.078 ; 10.078 ;
; A[15]       ; D[6]          ; 10.123 ; 10.123 ; 10.123 ; 10.123 ;
; A[15]       ; D[7]          ; 10.056 ; 10.056 ; 10.056 ; 10.056 ;
; A[15]       ; FL_ADDR[14]   ; 7.213  ; 7.213  ; 7.213  ; 7.213  ;
; A[15]       ; FL_ADDR[15]   ; 7.071  ; 7.071  ; 7.071  ; 7.071  ;
; A[15]       ; FL_ADDR[16]   ; 7.211  ; 7.211  ; 7.211  ; 7.211  ;
; A[15]       ; FL_ADDR[17]   ; 8.488  ; 8.488  ; 8.488  ; 8.488  ;
; A[15]       ; FL_CE_N       ; 8.317  ; 8.317  ; 8.317  ; 8.317  ;
; A[15]       ; LEDG[0]       ; 6.797  ; 6.797  ; 6.797  ; 6.797  ;
; A[15]       ; LEDG[1]       ; 7.906  ; 7.906  ; 7.906  ; 7.906  ;
; A[15]       ; LEDG[2]       ; 6.117  ;        ;        ; 6.117  ;
; A[15]       ; LEDG[3]       ; 6.777  ; 6.777  ; 6.777  ; 6.777  ;
; A[15]       ; LEDG[4]       ; 7.412  ; 7.412  ; 7.412  ; 7.412  ;
; A[15]       ; LEDG[5]       ; 7.594  ; 7.594  ; 7.594  ; 7.594  ;
; A[15]       ; LEDG[6]       ; 7.563  ; 7.563  ; 7.563  ; 7.563  ;
; A[15]       ; LEDR[6]       ; 7.566  ; 7.566  ; 7.566  ; 7.566  ;
; A[15]       ; LEDR[7]       ; 8.542  ; 9.386  ; 9.386  ; 8.542  ;
; A[15]       ; LEDR[8]       ; 7.391  ; 7.391  ; 7.391  ; 7.391  ;
; A[15]       ; SRAM_ADDR[14] ; 6.633  ; 6.633  ; 6.633  ; 6.633  ;
; A[15]       ; SRAM_ADDR[15] ; 7.851  ; 7.851  ; 7.851  ; 7.851  ;
; A[15]       ; SRAM_ADDR[16] ; 8.066  ; 8.066  ; 8.066  ; 8.066  ;
; A[15]       ; SRAM_ADDR[17] ; 8.047  ; 8.047  ; 8.047  ; 8.047  ;
; A[15]       ; SRAM_CE_N     ; 8.340  ; 8.340  ; 8.340  ; 8.340  ;
; A[15]       ; SRAM_DQ[0]    ; 8.827  ; 8.827  ; 8.827  ; 8.827  ;
; A[15]       ; SRAM_DQ[1]    ; 8.837  ; 8.837  ; 8.837  ; 8.837  ;
; A[15]       ; SRAM_DQ[2]    ; 8.822  ; 8.822  ; 8.822  ; 8.822  ;
; A[15]       ; SRAM_DQ[3]    ; 8.832  ; 8.832  ; 8.832  ; 8.832  ;
; A[15]       ; SRAM_DQ[4]    ; 8.626  ; 8.626  ; 8.626  ; 8.626  ;
; A[15]       ; SRAM_DQ[5]    ; 8.626  ; 8.626  ; 8.626  ; 8.626  ;
; A[15]       ; SRAM_DQ[6]    ; 8.479  ; 8.479  ; 8.479  ; 8.479  ;
; A[15]       ; SRAM_DQ[7]    ; 8.603  ; 8.603  ; 8.603  ; 8.603  ;
; A[15]       ; SRAM_DQ[8]    ; 8.626  ; 8.626  ; 8.626  ; 8.626  ;
; A[15]       ; SRAM_DQ[9]    ; 8.626  ; 8.626  ; 8.626  ; 8.626  ;
; A[15]       ; SRAM_DQ[10]   ; 8.627  ; 8.627  ; 8.627  ; 8.627  ;
; A[15]       ; SRAM_DQ[11]   ; 8.619  ; 8.619  ; 8.619  ; 8.619  ;
; A[15]       ; SRAM_DQ[12]   ; 8.639  ; 8.639  ; 8.639  ; 8.639  ;
; A[15]       ; SRAM_DQ[13]   ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; A[15]       ; SRAM_DQ[14]   ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; A[15]       ; SRAM_DQ[15]   ; 8.625  ; 8.625  ; 8.625  ; 8.625  ;
; A[15]       ; SRAM_LB_N     ; 8.339  ; 8.339  ; 8.339  ; 8.339  ;
; A[15]       ; SRAM_UB_N     ; 8.520  ; 8.520  ; 8.520  ; 8.520  ;
; D[0]        ; SRAM_DQ[0]    ; 5.768  ;        ;        ; 5.768  ;
; D[0]        ; SRAM_DQ[8]    ; 5.748  ;        ;        ; 5.748  ;
; D[1]        ; SRAM_DQ[1]    ; 5.934  ;        ;        ; 5.934  ;
; D[1]        ; SRAM_DQ[9]    ; 5.892  ;        ;        ; 5.892  ;
; D[2]        ; SRAM_DQ[2]    ; 5.944  ;        ;        ; 5.944  ;
; D[2]        ; SRAM_DQ[10]   ; 5.920  ;        ;        ; 5.920  ;
; D[3]        ; SRAM_DQ[3]    ; 5.648  ;        ;        ; 5.648  ;
; D[3]        ; SRAM_DQ[11]   ; 5.701  ;        ;        ; 5.701  ;
; D[4]        ; SRAM_DQ[4]    ; 5.666  ;        ;        ; 5.666  ;
; D[4]        ; SRAM_DQ[12]   ; 5.609  ;        ;        ; 5.609  ;
; D[5]        ; SRAM_DQ[5]    ; 5.561  ;        ;        ; 5.561  ;
; D[5]        ; SRAM_DQ[13]   ; 5.545  ;        ;        ; 5.545  ;
; D[6]        ; SRAM_DQ[6]    ; 5.485  ;        ;        ; 5.485  ;
; D[6]        ; SRAM_DQ[14]   ; 5.489  ;        ;        ; 5.489  ;
; D[7]        ; SRAM_DQ[7]    ; 5.561  ;        ;        ; 5.561  ;
; D[7]        ; SRAM_DQ[15]   ; 5.341  ;        ;        ; 5.341  ;
; FL_DQ[0]    ; D[0]          ; 7.093  ; 7.093  ; 7.093  ; 7.093  ;
; FL_DQ[1]    ; D[1]          ; 7.129  ; 7.129  ; 7.129  ; 7.129  ;
; FL_DQ[2]    ; D[2]          ; 6.826  ;        ;        ; 6.826  ;
; FL_DQ[3]    ; D[3]          ; 6.712  ; 6.712  ; 6.712  ; 6.712  ;
; FL_DQ[4]    ; D[4]          ; 6.688  ; 6.688  ; 6.688  ; 6.688  ;
; FL_DQ[5]    ; D[5]          ; 6.810  ; 6.810  ; 6.810  ; 6.810  ;
; FL_DQ[6]    ; D[6]          ; 7.123  ; 7.123  ; 7.123  ; 7.123  ;
; FL_DQ[7]    ; D[7]          ; 6.814  ; 6.814  ; 6.814  ; 6.814  ;
; IORQ_n      ; BUSDIR_n      ; 6.229  ;        ;        ; 6.229  ;
; IORQ_n      ; D[0]          ; 9.106  ; 9.106  ; 9.106  ; 9.106  ;
; IORQ_n      ; D[1]          ; 9.533  ; 9.533  ; 9.533  ; 9.533  ;
; IORQ_n      ; D[2]          ; 8.981  ; 8.981  ; 8.981  ; 8.981  ;
; IORQ_n      ; D[3]          ; 8.885  ; 8.885  ; 8.885  ; 8.885  ;
; IORQ_n      ; D[4]          ; 9.287  ; 9.287  ; 9.287  ; 9.287  ;
; IORQ_n      ; D[5]          ; 7.545  ; 7.545  ; 7.545  ; 7.545  ;
; IORQ_n      ; D[6]          ; 7.652  ; 7.652  ; 7.652  ; 7.652  ;
; IORQ_n      ; D[7]          ; 7.417  ; 7.417  ; 7.417  ; 7.417  ;
; IORQ_n      ; U1OE_n        ; 6.872  ;        ;        ; 6.872  ;
; KEY[0]      ; LEDR[9]       ;        ; 5.897  ; 5.897  ;        ;
; KEY[0]      ; WAIT_n        ; 6.497  ; 6.497  ; 6.497  ; 6.497  ;
; M1_n        ; BUSDIR_n      ;        ; 6.061  ; 6.061  ;        ;
; M1_n        ; D[0]          ; 8.954  ; 8.954  ; 8.954  ; 8.954  ;
; M1_n        ; D[1]          ; 9.381  ; 9.381  ; 9.381  ; 9.381  ;
; M1_n        ; D[2]          ; 8.829  ; 8.829  ; 8.829  ; 8.829  ;
; M1_n        ; D[3]          ; 8.733  ; 8.733  ; 8.733  ; 8.733  ;
; M1_n        ; D[4]          ; 9.135  ; 9.135  ; 9.135  ; 9.135  ;
; M1_n        ; D[5]          ; 7.393  ; 7.393  ; 7.393  ; 7.393  ;
; M1_n        ; D[6]          ; 7.500  ; 7.500  ; 7.500  ; 7.500  ;
; M1_n        ; D[7]          ; 7.265  ; 7.265  ; 7.265  ; 7.265  ;
; M1_n        ; U1OE_n        ;        ; 6.865  ; 6.865  ;        ;
; MREQ_n      ; D[0]          ; 6.573  ; 6.573  ; 6.573  ; 6.573  ;
; MREQ_n      ; D[1]          ; 6.566  ; 6.566  ; 6.566  ; 6.566  ;
; MREQ_n      ; D[2]          ; 6.540  ; 6.540  ; 6.540  ; 6.540  ;
; MREQ_n      ; D[3]          ; 6.404  ; 6.404  ; 6.404  ; 6.404  ;
; MREQ_n      ; D[4]          ; 6.404  ; 6.404  ; 6.404  ; 6.404  ;
; MREQ_n      ; D[5]          ; 6.257  ; 6.257  ; 6.257  ; 6.257  ;
; MREQ_n      ; D[6]          ; 6.228  ; 6.228  ; 6.228  ; 6.228  ;
; MREQ_n      ; D[7]          ; 6.235  ; 6.235  ; 6.235  ; 6.235  ;
; RD_n        ; BUSDIR_n      ; 6.182  ;        ;        ; 6.182  ;
; RD_n        ; D[0]          ; 9.071  ; 9.071  ; 9.071  ; 9.071  ;
; RD_n        ; D[1]          ; 9.498  ; 9.498  ; 9.498  ; 9.498  ;
; RD_n        ; D[2]          ; 8.946  ; 8.946  ; 8.946  ; 8.946  ;
; RD_n        ; D[3]          ; 8.850  ; 8.850  ; 8.850  ; 8.850  ;
; RD_n        ; D[4]          ; 9.252  ; 9.252  ; 9.252  ; 9.252  ;
; RD_n        ; D[5]          ; 8.465  ; 8.465  ; 8.465  ; 8.465  ;
; RD_n        ; D[6]          ; 8.589  ; 8.589  ; 8.589  ; 8.589  ;
; RD_n        ; D[7]          ; 8.354  ; 8.354  ; 8.354  ; 8.354  ;
; RD_n        ; FL_CE_N       ; 6.541  ;        ;        ; 6.541  ;
; RD_n        ; FL_OE_N       ; 5.560  ;        ;        ; 5.560  ;
; RD_n        ; LEDR[7]       ;        ; 6.884  ; 6.884  ;        ;
; RD_n        ; U1OE_n        ; 6.659  ;        ;        ; 6.659  ;
; RESET_n     ; LEDR[9]       ;        ; 6.071  ; 6.071  ;        ;
; RESET_n     ; WAIT_n        ; 6.671  ; 6.671  ; 6.671  ; 6.671  ;
; SLTSL_n     ; D[0]          ; 10.577 ; 10.577 ; 10.577 ; 10.577 ;
; SLTSL_n     ; D[1]          ; 10.598 ; 10.598 ; 10.598 ; 10.598 ;
; SLTSL_n     ; D[2]          ; 10.041 ; 10.041 ; 10.041 ; 10.041 ;
; SLTSL_n     ; D[3]          ; 9.951  ; 9.951  ; 9.951  ; 9.951  ;
; SLTSL_n     ; D[4]          ; 10.063 ; 10.063 ; 10.063 ; 10.063 ;
; SLTSL_n     ; D[5]          ; 10.212 ; 10.212 ; 10.212 ; 10.212 ;
; SLTSL_n     ; D[6]          ; 10.335 ; 10.335 ; 10.335 ; 10.335 ;
; SLTSL_n     ; D[7]          ; 10.101 ; 10.101 ; 10.101 ; 10.101 ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.716  ; 7.716  ; 7.716  ; 7.716  ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.574  ; 7.574  ; 7.574  ; 7.574  ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.714  ; 7.714  ; 7.714  ; 7.714  ;
; SLTSL_n     ; FL_ADDR[17]   ; 8.080  ;        ;        ; 8.080  ;
; SLTSL_n     ; FL_CE_N       ; 7.798  ; 8.820  ; 8.820  ; 7.798  ;
; SLTSL_n     ; LEDG[0]       ;        ; 7.300  ; 7.300  ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 6.737  ; 6.737  ;        ;
; SLTSL_n     ; LEDG[3]       ; 7.280  ;        ;        ; 7.280  ;
; SLTSL_n     ; LEDG[4]       ; 7.105  ;        ;        ; 7.105  ;
; SLTSL_n     ; LEDG[5]       ; 7.237  ;        ;        ; 7.237  ;
; SLTSL_n     ; LEDG[6]       ; 7.126  ; 7.155  ; 7.155  ; 7.126  ;
; SLTSL_n     ; LEDG[7]       ;        ; 6.275  ; 6.275  ;        ;
; SLTSL_n     ; LEDR[6]       ;        ; 7.158  ; 7.158  ;        ;
; SLTSL_n     ; LEDR[7]       ;        ; 8.134  ; 8.134  ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 7.894  ; 7.894  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 7.171  ;        ;        ; 7.171  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 8.264  ; 8.264  ; 8.264  ; 8.264  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 8.274  ; 8.274  ; 8.274  ; 8.274  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 8.259  ; 8.259  ; 8.259  ; 8.259  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 8.269  ; 8.269  ; 8.269  ; 8.269  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 8.063  ; 8.063  ; 8.063  ; 8.063  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 8.063  ; 8.063  ; 8.063  ; 8.063  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.916  ; 7.916  ; 7.916  ; 7.916  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 8.040  ; 8.040  ; 8.040  ; 8.040  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 8.066  ; 8.066  ; 8.066  ; 8.066  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 8.066  ; 8.066  ; 8.066  ; 8.066  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 8.067  ; 8.067  ; 8.067  ; 8.067  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 8.059  ; 8.059  ; 8.059  ; 8.059  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 8.079  ; 8.079  ; 8.079  ; 8.079  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 8.077  ; 8.077  ; 8.077  ; 8.077  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 8.077  ; 8.077  ; 8.077  ; 8.077  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 8.065  ; 8.065  ; 8.065  ; 8.065  ;
; SLTSL_n     ; U1OE_n        ; 6.913  ;        ;        ; 6.913  ;
; SRAM_DQ[0]  ; D[0]          ; 7.768  ; 7.768  ; 7.768  ; 7.768  ;
; SRAM_DQ[1]  ; D[1]          ; 7.975  ; 7.975  ; 7.975  ; 7.975  ;
; SRAM_DQ[2]  ; D[2]          ; 7.368  ;        ;        ; 7.368  ;
; SRAM_DQ[3]  ; D[3]          ; 7.238  ; 7.238  ; 7.238  ; 7.238  ;
; SRAM_DQ[4]  ; D[4]          ; 7.422  ; 7.422  ; 7.422  ; 7.422  ;
; SRAM_DQ[5]  ; D[5]          ; 6.976  ; 6.976  ; 6.976  ; 6.976  ;
; SRAM_DQ[6]  ; D[6]          ; 7.050  ; 7.050  ; 7.050  ; 7.050  ;
; SRAM_DQ[7]  ; D[7]          ; 6.851  ; 6.851  ; 6.851  ; 6.851  ;
; SRAM_DQ[8]  ; D[0]          ; 7.727  ; 7.727  ; 7.727  ; 7.727  ;
; SRAM_DQ[9]  ; D[1]          ; 8.342  ; 8.342  ; 8.342  ; 8.342  ;
; SRAM_DQ[10] ; D[2]          ; 7.324  ;        ;        ; 7.324  ;
; SRAM_DQ[11] ; D[3]          ; 7.257  ; 7.257  ; 7.257  ; 7.257  ;
; SRAM_DQ[12] ; D[4]          ; 7.678  ; 7.678  ; 7.678  ; 7.678  ;
; SRAM_DQ[13] ; D[5]          ; 7.077  ;        ;        ; 7.077  ;
; SRAM_DQ[14] ; D[6]          ; 7.040  ;        ;        ; 7.040  ;
; SRAM_DQ[15] ; D[7]          ; 6.888  ;        ;        ; 6.888  ;
; SW[0]       ; D[1]          ;        ; 3.626  ; 3.626  ;        ;
; SW[0]       ; LEDR[0]       ; 2.289  ;        ;        ; 2.289  ;
; SW[1]       ; D[1]          ; 4.100  ; 4.100  ; 4.100  ; 4.100  ;
; SW[1]       ; LEDR[1]       ; 2.423  ;        ;        ; 2.423  ;
; SW[2]       ; D[2]          ;        ; 4.052  ; 4.052  ;        ;
; SW[2]       ; LEDR[2]       ; 2.611  ;        ;        ; 2.611  ;
; SW[3]       ; D[2]          ;        ; 4.375  ; 4.375  ;        ;
; SW[3]       ; LEDR[3]       ; 2.537  ;        ;        ; 2.537  ;
; SW[7]       ; D[1]          ; 3.901  ;        ;        ; 3.901  ;
; SW[8]       ; D[0]          ; 6.485  ; 6.485  ; 6.485  ; 6.485  ;
; SW[8]       ; D[1]          ; 6.681  ; 6.681  ; 6.681  ; 6.681  ;
; SW[8]       ; D[2]          ; 5.323  ; 5.940  ; 5.940  ; 5.323  ;
; SW[8]       ; D[3]          ; 6.109  ; 6.109  ; 6.109  ; 6.109  ;
; SW[8]       ; D[4]          ; 6.529  ; 6.529  ; 6.529  ; 6.529  ;
; SW[8]       ; D[5]          ; 5.961  ; 5.961  ; 5.961  ; 5.961  ;
; SW[8]       ; D[6]          ; 6.085  ; 6.085  ; 6.085  ; 6.085  ;
; SW[8]       ; D[7]          ; 5.850  ; 5.850  ; 5.850  ; 5.850  ;
; SW[8]       ; LEDG[1]       ; 3.770  ;        ;        ; 3.770  ;
; SW[8]       ; SRAM_CE_N     ;        ; 4.204  ; 4.204  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 4.423  ; 4.423  ; 4.423  ; 4.423  ;
; SW[8]       ; SRAM_DQ[1]    ; 4.433  ; 4.433  ; 4.433  ; 4.433  ;
; SW[8]       ; SRAM_DQ[2]    ; 4.418  ; 4.418  ; 4.418  ; 4.418  ;
; SW[8]       ; SRAM_DQ[3]    ; 4.428  ; 4.428  ; 4.428  ; 4.428  ;
; SW[8]       ; SRAM_DQ[4]    ; 4.222  ; 4.222  ; 4.222  ; 4.222  ;
; SW[8]       ; SRAM_DQ[5]    ; 4.222  ; 4.222  ; 4.222  ; 4.222  ;
; SW[8]       ; SRAM_DQ[6]    ; 4.075  ; 4.075  ; 4.075  ; 4.075  ;
; SW[8]       ; SRAM_DQ[7]    ; 4.199  ; 4.199  ; 4.199  ; 4.199  ;
; SW[8]       ; SRAM_DQ[8]    ; 4.228  ; 4.228  ; 4.228  ; 4.228  ;
; SW[8]       ; SRAM_DQ[9]    ; 4.228  ; 4.228  ; 4.228  ; 4.228  ;
; SW[8]       ; SRAM_DQ[10]   ; 4.229  ; 4.229  ; 4.229  ; 4.229  ;
; SW[8]       ; SRAM_DQ[11]   ; 4.221  ; 4.221  ; 4.221  ; 4.221  ;
; SW[8]       ; SRAM_DQ[12]   ; 4.241  ; 4.241  ; 4.241  ; 4.241  ;
; SW[8]       ; SRAM_DQ[13]   ; 4.239  ; 4.239  ; 4.239  ; 4.239  ;
; SW[8]       ; SRAM_DQ[14]   ; 4.239  ; 4.239  ; 4.239  ; 4.239  ;
; SW[8]       ; SRAM_DQ[15]   ; 4.227  ; 4.227  ; 4.227  ; 4.227  ;
; SW[9]       ; D[0]          ; 7.924  ; 7.924  ; 7.924  ; 7.924  ;
; SW[9]       ; D[1]          ; 7.945  ; 7.945  ; 7.945  ; 7.945  ;
; SW[9]       ; D[2]          ; 7.388  ; 7.388  ; 7.388  ; 7.388  ;
; SW[9]       ; D[3]          ; 7.298  ; 7.298  ; 7.298  ; 7.298  ;
; SW[9]       ; D[4]          ; 7.410  ; 7.410  ; 7.410  ; 7.410  ;
; SW[9]       ; D[5]          ; 7.559  ; 7.559  ; 7.559  ; 7.559  ;
; SW[9]       ; D[6]          ; 7.682  ; 7.682  ; 7.682  ; 7.682  ;
; SW[9]       ; D[7]          ; 7.448  ; 7.448  ; 7.448  ; 7.448  ;
; SW[9]       ; FL_ADDR[14]   ; 5.063  ; 5.063  ; 5.063  ; 5.063  ;
; SW[9]       ; FL_ADDR[15]   ; 4.921  ; 4.921  ; 4.921  ; 4.921  ;
; SW[9]       ; FL_ADDR[16]   ; 5.061  ; 5.061  ; 5.061  ; 5.061  ;
; SW[9]       ; FL_ADDR[17]   ;        ; 5.545  ; 5.545  ;        ;
; SW[9]       ; FL_CE_N       ; 6.167  ; 5.145  ; 5.145  ; 6.167  ;
; SW[9]       ; LEDG[0]       ; 4.647  ;        ;        ; 4.647  ;
; SW[9]       ; LEDG[1]       ; 4.105  ;        ;        ; 4.105  ;
; SW[9]       ; LEDG[3]       ;        ; 4.627  ; 4.627  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.452  ; 4.452  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 4.651  ; 4.651  ;        ;
; SW[9]       ; LEDG[6]       ; 4.620  ; 4.473  ; 4.473  ; 4.620  ;
; SW[9]       ; LEDG[7]       ; 3.622  ;        ;        ; 3.622  ;
; SW[9]       ; LEDR[6]       ; 4.623  ;        ;        ; 4.623  ;
; SW[9]       ; LEDR[7]       ; 5.599  ;        ;        ; 5.599  ;
; SW[9]       ; LEDR[8]       ; 5.241  ;        ;        ; 5.241  ;
; SW[9]       ; SRAM_CE_N     ;        ; 4.539  ; 4.539  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.611  ; 5.611  ; 5.611  ; 5.611  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.621  ; 5.621  ; 5.621  ; 5.621  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.606  ; 5.606  ; 5.606  ; 5.606  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.616  ; 5.616  ; 5.616  ; 5.616  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.410  ; 5.410  ; 5.410  ; 5.410  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.410  ; 5.410  ; 5.410  ; 5.410  ;
; SW[9]       ; SRAM_DQ[6]    ; 5.263  ; 5.263  ; 5.263  ; 5.263  ;
; SW[9]       ; SRAM_DQ[7]    ; 5.387  ; 5.387  ; 5.387  ; 5.387  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.413  ; 5.413  ; 5.413  ; 5.413  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.413  ; 5.413  ; 5.413  ; 5.413  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.414  ; 5.414  ; 5.414  ; 5.414  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.406  ; 5.406  ; 5.406  ; 5.406  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.426  ; 5.426  ; 5.426  ; 5.426  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.424  ; 5.424  ; 5.424  ; 5.424  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.424  ; 5.424  ; 5.424  ; 5.424  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.412  ; 5.412  ; 5.412  ; 5.412  ;
; SW[9]       ; U1OE_n        ;        ; 4.260  ; 4.260  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.953  ; 6.953  ; 6.953  ; 6.953  ;
; WR_n        ; SRAM_DQ[1]    ; 6.963  ; 6.963  ; 6.963  ; 6.963  ;
; WR_n        ; SRAM_DQ[2]    ; 6.948  ; 6.948  ; 6.948  ; 6.948  ;
; WR_n        ; SRAM_DQ[3]    ; 6.958  ; 6.958  ; 6.958  ; 6.958  ;
; WR_n        ; SRAM_DQ[4]    ; 6.752  ; 6.752  ; 6.752  ; 6.752  ;
; WR_n        ; SRAM_DQ[5]    ; 6.752  ; 6.752  ; 6.752  ; 6.752  ;
; WR_n        ; SRAM_DQ[6]    ; 6.605  ; 6.605  ; 6.605  ; 6.605  ;
; WR_n        ; SRAM_DQ[7]    ; 6.729  ; 6.729  ; 6.729  ; 6.729  ;
; WR_n        ; SRAM_DQ[8]    ; 6.758  ; 6.758  ; 6.758  ; 6.758  ;
; WR_n        ; SRAM_DQ[9]    ; 6.758  ; 6.758  ; 6.758  ; 6.758  ;
; WR_n        ; SRAM_DQ[10]   ; 6.759  ; 6.759  ; 6.759  ; 6.759  ;
; WR_n        ; SRAM_DQ[11]   ; 6.751  ; 6.751  ; 6.751  ; 6.751  ;
; WR_n        ; SRAM_DQ[12]   ; 6.771  ; 6.771  ; 6.771  ; 6.771  ;
; WR_n        ; SRAM_DQ[13]   ; 6.769  ; 6.769  ; 6.769  ; 6.769  ;
; WR_n        ; SRAM_DQ[14]   ; 6.769  ; 6.769  ; 6.769  ; 6.769  ;
; WR_n        ; SRAM_DQ[15]   ; 6.757  ; 6.757  ; 6.757  ; 6.757  ;
; WR_n        ; SRAM_WE_N     ; 5.586  ;        ;        ; 5.586  ;
; WR_n        ; U1OE_n        ; 6.945  ;        ;        ; 6.945  ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 7.380  ; 7.380  ; 7.380  ; 7.380  ;
; A[0]        ; D[1]          ; 7.373  ; 7.373  ; 7.373  ; 7.373  ;
; A[0]        ; D[2]          ; 7.347  ; 7.347  ; 7.347  ; 7.347  ;
; A[0]        ; D[3]          ; 7.211  ; 7.211  ; 7.211  ; 7.211  ;
; A[0]        ; D[4]          ; 7.211  ; 7.211  ; 7.211  ; 7.211  ;
; A[0]        ; D[5]          ; 7.064  ; 7.064  ; 7.064  ; 7.064  ;
; A[0]        ; D[6]          ; 7.035  ; 7.035  ; 7.035  ; 7.035  ;
; A[0]        ; D[7]          ; 7.042  ; 7.042  ; 7.042  ; 7.042  ;
; A[0]        ; FL_ADDR[0]    ; 5.723  ;        ;        ; 5.723  ;
; A[0]        ; FL_ADDR[14]   ; 7.515  ; 7.515  ; 7.515  ; 7.515  ;
; A[0]        ; FL_ADDR[15]   ; 7.373  ; 7.373  ; 7.373  ; 7.373  ;
; A[0]        ; FL_ADDR[16]   ; 7.513  ; 7.513  ; 7.513  ; 7.513  ;
; A[0]        ; FL_ADDR[17]   ; 8.477  ;        ;        ; 8.477  ;
; A[0]        ; FL_CE_N       ; 7.597  ; 7.889  ; 7.889  ; 7.597  ;
; A[0]        ; LEDG[0]       ;        ; 7.099  ; 7.099  ;        ;
; A[0]        ; LEDG[1]       ;        ; 8.055  ; 8.055  ;        ;
; A[0]        ; LEDG[2]       ; 6.665  ;        ;        ; 6.665  ;
; A[0]        ; LEDG[3]       ; 7.079  ;        ;        ; 7.079  ;
; A[0]        ; LEDG[4]       ; 7.510  ;        ;        ; 7.510  ;
; A[0]        ; LEDG[5]       ; 7.650  ;        ;        ; 7.650  ;
; A[0]        ; LEDG[6]       ; 7.067  ;        ;        ; 7.067  ;
; A[0]        ; LEDR[6]       ;        ; 7.399  ; 7.399  ;        ;
; A[0]        ; LEDR[7]       ;        ; 8.739  ; 8.739  ;        ;
; A[0]        ; LEDR[8]       ;        ; 7.693  ; 7.693  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.855  ;        ;        ; 5.855  ;
; A[0]        ; SRAM_CE_N     ; 8.489  ;        ;        ; 8.489  ;
; A[0]        ; SRAM_DQ[0]    ; 8.669  ; 8.669  ; 8.669  ; 8.669  ;
; A[0]        ; SRAM_DQ[1]    ; 8.679  ; 8.679  ; 8.679  ; 8.679  ;
; A[0]        ; SRAM_DQ[2]    ; 8.664  ; 8.664  ; 8.664  ; 8.664  ;
; A[0]        ; SRAM_DQ[3]    ; 8.674  ; 8.674  ; 8.674  ; 8.674  ;
; A[0]        ; SRAM_DQ[4]    ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; A[0]        ; SRAM_DQ[5]    ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; A[0]        ; SRAM_DQ[6]    ; 8.321  ; 8.321  ; 8.321  ; 8.321  ;
; A[0]        ; SRAM_DQ[7]    ; 8.445  ; 8.445  ; 8.445  ; 8.445  ;
; A[0]        ; SRAM_DQ[8]    ; 8.471  ; 8.471  ; 8.471  ; 8.471  ;
; A[0]        ; SRAM_DQ[9]    ; 8.471  ; 8.471  ; 8.471  ; 8.471  ;
; A[0]        ; SRAM_DQ[10]   ; 8.472  ; 8.472  ; 8.472  ; 8.472  ;
; A[0]        ; SRAM_DQ[11]   ; 8.464  ; 8.464  ; 8.464  ; 8.464  ;
; A[0]        ; SRAM_DQ[12]   ; 8.484  ; 8.484  ; 8.484  ; 8.484  ;
; A[0]        ; SRAM_DQ[13]   ; 8.482  ; 8.482  ; 8.482  ; 8.482  ;
; A[0]        ; SRAM_DQ[14]   ; 8.482  ; 8.482  ; 8.482  ; 8.482  ;
; A[0]        ; SRAM_DQ[15]   ; 8.470  ; 8.470  ; 8.470  ; 8.470  ;
; A[1]        ; D[0]          ; 7.478  ; 7.478  ; 7.478  ; 7.478  ;
; A[1]        ; D[1]          ; 7.471  ; 7.471  ; 7.471  ; 7.471  ;
; A[1]        ; D[2]          ; 7.445  ; 7.445  ; 7.445  ; 7.445  ;
; A[1]        ; D[3]          ; 7.309  ; 7.309  ; 7.309  ; 7.309  ;
; A[1]        ; D[4]          ; 7.309  ; 7.309  ; 7.309  ; 7.309  ;
; A[1]        ; D[5]          ; 7.162  ; 7.162  ; 7.162  ; 7.162  ;
; A[1]        ; D[6]          ; 7.133  ; 7.133  ; 7.133  ; 7.133  ;
; A[1]        ; D[7]          ; 7.140  ; 7.140  ; 7.140  ; 7.140  ;
; A[1]        ; FL_ADDR[1]    ; 5.626  ;        ;        ; 5.626  ;
; A[1]        ; FL_ADDR[14]   ; 7.488  ; 7.488  ; 7.488  ; 7.488  ;
; A[1]        ; FL_ADDR[15]   ; 7.346  ; 7.346  ; 7.346  ; 7.346  ;
; A[1]        ; FL_ADDR[16]   ; 7.486  ; 7.486  ; 7.486  ; 7.486  ;
; A[1]        ; FL_ADDR[17]   ; 8.450  ;        ;        ; 8.450  ;
; A[1]        ; FL_CE_N       ; 7.570  ; 7.862  ; 7.862  ; 7.570  ;
; A[1]        ; LEDG[0]       ;        ; 7.072  ; 7.072  ;        ;
; A[1]        ; LEDG[1]       ;        ; 8.028  ; 8.028  ;        ;
; A[1]        ; LEDG[2]       ; 6.638  ;        ;        ; 6.638  ;
; A[1]        ; LEDG[3]       ; 7.052  ;        ;        ; 7.052  ;
; A[1]        ; LEDG[4]       ; 7.483  ;        ;        ; 7.483  ;
; A[1]        ; LEDG[5]       ; 7.623  ;        ;        ; 7.623  ;
; A[1]        ; LEDG[6]       ; 7.040  ;        ;        ; 7.040  ;
; A[1]        ; LEDR[6]       ;        ; 7.372  ; 7.372  ;        ;
; A[1]        ; LEDR[7]       ;        ; 8.712  ; 8.712  ;        ;
; A[1]        ; LEDR[8]       ;        ; 7.666  ; 7.666  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.882  ;        ;        ; 5.882  ;
; A[1]        ; SRAM_CE_N     ; 8.462  ;        ;        ; 8.462  ;
; A[1]        ; SRAM_DQ[0]    ; 8.642  ; 8.642  ; 8.642  ; 8.642  ;
; A[1]        ; SRAM_DQ[1]    ; 8.652  ; 8.652  ; 8.652  ; 8.652  ;
; A[1]        ; SRAM_DQ[2]    ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; A[1]        ; SRAM_DQ[3]    ; 8.647  ; 8.647  ; 8.647  ; 8.647  ;
; A[1]        ; SRAM_DQ[4]    ; 8.441  ; 8.441  ; 8.441  ; 8.441  ;
; A[1]        ; SRAM_DQ[5]    ; 8.441  ; 8.441  ; 8.441  ; 8.441  ;
; A[1]        ; SRAM_DQ[6]    ; 8.294  ; 8.294  ; 8.294  ; 8.294  ;
; A[1]        ; SRAM_DQ[7]    ; 8.418  ; 8.418  ; 8.418  ; 8.418  ;
; A[1]        ; SRAM_DQ[8]    ; 8.444  ; 8.444  ; 8.444  ; 8.444  ;
; A[1]        ; SRAM_DQ[9]    ; 8.444  ; 8.444  ; 8.444  ; 8.444  ;
; A[1]        ; SRAM_DQ[10]   ; 8.445  ; 8.445  ; 8.445  ; 8.445  ;
; A[1]        ; SRAM_DQ[11]   ; 8.437  ; 8.437  ; 8.437  ; 8.437  ;
; A[1]        ; SRAM_DQ[12]   ; 8.457  ; 8.457  ; 8.457  ; 8.457  ;
; A[1]        ; SRAM_DQ[13]   ; 8.455  ; 8.455  ; 8.455  ; 8.455  ;
; A[1]        ; SRAM_DQ[14]   ; 8.455  ; 8.455  ; 8.455  ; 8.455  ;
; A[1]        ; SRAM_DQ[15]   ; 8.443  ; 8.443  ; 8.443  ; 8.443  ;
; A[3]        ; BUSDIR_n      ;        ; 6.754  ; 6.754  ;        ;
; A[3]        ; D[0]          ; 7.433  ; 7.433  ; 7.433  ; 7.433  ;
; A[3]        ; D[1]          ; 7.426  ; 7.426  ; 7.426  ; 7.426  ;
; A[3]        ; D[2]          ; 7.400  ; 7.400  ; 7.400  ; 7.400  ;
; A[3]        ; D[3]          ; 7.264  ; 7.264  ; 7.264  ; 7.264  ;
; A[3]        ; D[4]          ; 7.264  ; 7.264  ; 7.264  ; 7.264  ;
; A[3]        ; D[5]          ; 7.117  ; 7.117  ; 7.117  ; 7.117  ;
; A[3]        ; D[6]          ; 7.088  ; 6.997  ; 6.997  ; 7.088  ;
; A[3]        ; D[7]          ; 7.095  ; 7.095  ; 7.095  ; 7.095  ;
; A[3]        ; FL_ADDR[3]    ; 5.109  ;        ;        ; 5.109  ;
; A[3]        ; FL_ADDR[14]   ; 6.998  ; 6.998  ; 6.998  ; 6.998  ;
; A[3]        ; FL_ADDR[15]   ; 6.856  ; 6.856  ; 6.856  ; 6.856  ;
; A[3]        ; FL_ADDR[16]   ; 6.996  ; 6.996  ; 6.996  ; 6.996  ;
; A[3]        ; FL_ADDR[17]   ; 7.960  ;        ;        ; 7.960  ;
; A[3]        ; FL_CE_N       ; 7.080  ; 7.372  ; 7.372  ; 7.080  ;
; A[3]        ; LEDG[0]       ;        ; 6.582  ; 6.582  ;        ;
; A[3]        ; LEDG[1]       ;        ; 7.538  ; 7.538  ;        ;
; A[3]        ; LEDG[2]       ; 6.148  ;        ;        ; 6.148  ;
; A[3]        ; LEDG[3]       ; 6.562  ;        ;        ; 6.562  ;
; A[3]        ; LEDG[4]       ; 6.993  ;        ;        ; 6.993  ;
; A[3]        ; LEDG[5]       ; 7.133  ;        ;        ; 7.133  ;
; A[3]        ; LEDG[6]       ; 6.550  ;        ;        ; 6.550  ;
; A[3]        ; LEDR[6]       ;        ; 6.882  ; 6.882  ;        ;
; A[3]        ; LEDR[7]       ;        ; 8.222  ; 8.222  ;        ;
; A[3]        ; LEDR[8]       ;        ; 7.176  ; 7.176  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.723  ;        ;        ; 5.723  ;
; A[3]        ; SRAM_CE_N     ; 7.972  ;        ;        ; 7.972  ;
; A[3]        ; SRAM_DQ[0]    ; 8.152  ; 8.152  ; 8.152  ; 8.152  ;
; A[3]        ; SRAM_DQ[1]    ; 8.162  ; 8.162  ; 8.162  ; 8.162  ;
; A[3]        ; SRAM_DQ[2]    ; 8.147  ; 8.147  ; 8.147  ; 8.147  ;
; A[3]        ; SRAM_DQ[3]    ; 8.157  ; 8.157  ; 8.157  ; 8.157  ;
; A[3]        ; SRAM_DQ[4]    ; 7.951  ; 7.951  ; 7.951  ; 7.951  ;
; A[3]        ; SRAM_DQ[5]    ; 7.951  ; 7.951  ; 7.951  ; 7.951  ;
; A[3]        ; SRAM_DQ[6]    ; 7.804  ; 7.804  ; 7.804  ; 7.804  ;
; A[3]        ; SRAM_DQ[7]    ; 7.928  ; 7.928  ; 7.928  ; 7.928  ;
; A[3]        ; SRAM_DQ[8]    ; 7.954  ; 7.954  ; 7.954  ; 7.954  ;
; A[3]        ; SRAM_DQ[9]    ; 7.954  ; 7.954  ; 7.954  ; 7.954  ;
; A[3]        ; SRAM_DQ[10]   ; 7.955  ; 7.955  ; 7.955  ; 7.955  ;
; A[3]        ; SRAM_DQ[11]   ; 7.947  ; 7.947  ; 7.947  ; 7.947  ;
; A[3]        ; SRAM_DQ[12]   ; 7.967  ; 7.967  ; 7.967  ; 7.967  ;
; A[3]        ; SRAM_DQ[13]   ; 7.965  ; 7.965  ; 7.965  ; 7.965  ;
; A[3]        ; SRAM_DQ[14]   ; 7.965  ; 7.965  ; 7.965  ; 7.965  ;
; A[3]        ; SRAM_DQ[15]   ; 7.953  ; 7.953  ; 7.953  ; 7.953  ;
; A[3]        ; U1OE_n        ;        ; 6.529  ; 6.529  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 7.947  ; 7.947  ;        ;
; A[4]        ; D[0]          ; 7.634  ; 7.634  ; 7.634  ; 7.634  ;
; A[4]        ; D[1]          ; 7.627  ; 7.627  ; 7.627  ; 7.627  ;
; A[4]        ; D[2]          ; 7.601  ; 7.601  ; 7.601  ; 7.601  ;
; A[4]        ; D[3]          ; 7.465  ; 7.465  ; 7.465  ; 7.465  ;
; A[4]        ; D[4]          ; 7.465  ; 7.465  ; 7.465  ; 7.465  ;
; A[4]        ; D[5]          ; 7.318  ; 7.318  ; 7.318  ; 7.318  ;
; A[4]        ; D[6]          ; 7.289  ; 7.289  ; 7.289  ; 7.289  ;
; A[4]        ; D[7]          ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; A[4]        ; FL_ADDR[4]    ; 5.338  ;        ;        ; 5.338  ;
; A[4]        ; FL_ADDR[14]   ; 7.841  ; 7.841  ; 7.841  ; 7.841  ;
; A[4]        ; FL_ADDR[15]   ; 7.699  ; 7.699  ; 7.699  ; 7.699  ;
; A[4]        ; FL_ADDR[16]   ; 7.839  ; 7.839  ; 7.839  ; 7.839  ;
; A[4]        ; FL_ADDR[17]   ; 8.669  ;        ;        ; 8.669  ;
; A[4]        ; FL_CE_N       ; 7.143  ; 8.215  ; 8.215  ; 7.143  ;
; A[4]        ; LEDG[0]       ;        ; 7.425  ; 7.425  ;        ;
; A[4]        ; LEDG[1]       ;        ; 8.247  ; 8.247  ;        ;
; A[4]        ; LEDG[2]       ; 6.991  ;        ;        ; 6.991  ;
; A[4]        ; LEDG[3]       ; 7.405  ;        ;        ; 7.405  ;
; A[4]        ; LEDG[4]       ; 7.836  ;        ;        ; 7.836  ;
; A[4]        ; LEDG[5]       ; 7.976  ;        ;        ; 7.976  ;
; A[4]        ; LEDG[6]       ; 7.393  ;        ;        ; 7.393  ;
; A[4]        ; LEDR[6]       ; 6.439  ; 7.725  ; 7.725  ; 6.439  ;
; A[4]        ; LEDR[7]       ; 10.086 ; 8.931  ; 8.931  ; 10.086 ;
; A[4]        ; LEDR[8]       ;        ; 8.019  ; 8.019  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.542  ;        ;        ; 5.542  ;
; A[4]        ; SRAM_CE_N     ; 8.681  ;        ;        ; 8.681  ;
; A[4]        ; SRAM_DQ[0]    ; 8.995  ; 8.995  ; 8.995  ; 8.995  ;
; A[4]        ; SRAM_DQ[1]    ; 9.005  ; 9.005  ; 9.005  ; 9.005  ;
; A[4]        ; SRAM_DQ[2]    ; 8.990  ; 8.990  ; 8.990  ; 8.990  ;
; A[4]        ; SRAM_DQ[3]    ; 9.000  ; 9.000  ; 9.000  ; 9.000  ;
; A[4]        ; SRAM_DQ[4]    ; 8.794  ; 8.794  ; 8.794  ; 8.794  ;
; A[4]        ; SRAM_DQ[5]    ; 8.794  ; 8.794  ; 8.794  ; 8.794  ;
; A[4]        ; SRAM_DQ[6]    ; 8.647  ; 8.647  ; 8.647  ; 8.647  ;
; A[4]        ; SRAM_DQ[7]    ; 8.771  ; 8.771  ; 8.771  ; 8.771  ;
; A[4]        ; SRAM_DQ[8]    ; 8.797  ; 8.797  ; 8.797  ; 8.797  ;
; A[4]        ; SRAM_DQ[9]    ; 8.797  ; 8.797  ; 8.797  ; 8.797  ;
; A[4]        ; SRAM_DQ[10]   ; 8.798  ; 8.798  ; 8.798  ; 8.798  ;
; A[4]        ; SRAM_DQ[11]   ; 8.790  ; 8.790  ; 8.790  ; 8.790  ;
; A[4]        ; SRAM_DQ[12]   ; 8.810  ; 8.810  ; 8.810  ; 8.810  ;
; A[4]        ; SRAM_DQ[13]   ; 8.808  ; 8.808  ; 8.808  ; 8.808  ;
; A[4]        ; SRAM_DQ[14]   ; 8.808  ; 8.808  ; 8.808  ; 8.808  ;
; A[4]        ; SRAM_DQ[15]   ; 8.796  ; 8.796  ; 8.796  ; 8.796  ;
; A[4]        ; U1OE_n        ;        ; 7.722  ; 7.722  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 8.008  ; 8.008  ;        ;
; A[5]        ; D[0]          ; 7.695  ; 7.695  ; 7.695  ; 7.695  ;
; A[5]        ; D[1]          ; 7.688  ; 7.688  ; 7.688  ; 7.688  ;
; A[5]        ; D[2]          ; 7.662  ; 7.662  ; 7.662  ; 7.662  ;
; A[5]        ; D[3]          ; 7.526  ; 7.526  ; 7.526  ; 7.526  ;
; A[5]        ; D[4]          ; 7.526  ; 7.526  ; 7.526  ; 7.526  ;
; A[5]        ; D[5]          ; 7.379  ; 7.379  ; 7.379  ; 7.379  ;
; A[5]        ; D[6]          ; 7.350  ; 7.350  ; 7.350  ; 7.350  ;
; A[5]        ; D[7]          ; 7.357  ; 7.357  ; 7.357  ; 7.357  ;
; A[5]        ; FL_ADDR[5]    ; 5.062  ;        ;        ; 5.062  ;
; A[5]        ; FL_ADDR[14]   ; 7.902  ; 7.902  ; 7.902  ; 7.902  ;
; A[5]        ; FL_ADDR[15]   ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; A[5]        ; FL_ADDR[16]   ; 7.900  ; 7.900  ; 7.900  ; 7.900  ;
; A[5]        ; FL_ADDR[17]   ; 8.730  ;        ;        ; 8.730  ;
; A[5]        ; FL_CE_N       ; 7.204  ; 8.276  ; 8.276  ; 7.204  ;
; A[5]        ; LEDG[0]       ;        ; 7.486  ; 7.486  ;        ;
; A[5]        ; LEDG[1]       ;        ; 8.308  ; 8.308  ;        ;
; A[5]        ; LEDG[2]       ; 7.052  ;        ;        ; 7.052  ;
; A[5]        ; LEDG[3]       ; 7.466  ;        ;        ; 7.466  ;
; A[5]        ; LEDG[4]       ; 7.897  ;        ;        ; 7.897  ;
; A[5]        ; LEDG[5]       ; 8.037  ;        ;        ; 8.037  ;
; A[5]        ; LEDG[6]       ; 7.454  ;        ;        ; 7.454  ;
; A[5]        ; LEDR[6]       ; 6.500  ; 7.786  ; 7.786  ; 6.500  ;
; A[5]        ; LEDR[7]       ; 10.147 ; 8.992  ; 8.992  ; 10.147 ;
; A[5]        ; LEDR[8]       ;        ; 8.080  ; 8.080  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320  ;        ;        ; 5.320  ;
; A[5]        ; SRAM_CE_N     ; 8.742  ;        ;        ; 8.742  ;
; A[5]        ; SRAM_DQ[0]    ; 9.056  ; 9.056  ; 9.056  ; 9.056  ;
; A[5]        ; SRAM_DQ[1]    ; 9.066  ; 9.066  ; 9.066  ; 9.066  ;
; A[5]        ; SRAM_DQ[2]    ; 9.051  ; 9.051  ; 9.051  ; 9.051  ;
; A[5]        ; SRAM_DQ[3]    ; 9.061  ; 9.061  ; 9.061  ; 9.061  ;
; A[5]        ; SRAM_DQ[4]    ; 8.855  ; 8.855  ; 8.855  ; 8.855  ;
; A[5]        ; SRAM_DQ[5]    ; 8.855  ; 8.855  ; 8.855  ; 8.855  ;
; A[5]        ; SRAM_DQ[6]    ; 8.708  ; 8.708  ; 8.708  ; 8.708  ;
; A[5]        ; SRAM_DQ[7]    ; 8.832  ; 8.832  ; 8.832  ; 8.832  ;
; A[5]        ; SRAM_DQ[8]    ; 8.858  ; 8.858  ; 8.858  ; 8.858  ;
; A[5]        ; SRAM_DQ[9]    ; 8.858  ; 8.858  ; 8.858  ; 8.858  ;
; A[5]        ; SRAM_DQ[10]   ; 8.859  ; 8.859  ; 8.859  ; 8.859  ;
; A[5]        ; SRAM_DQ[11]   ; 8.851  ; 8.851  ; 8.851  ; 8.851  ;
; A[5]        ; SRAM_DQ[12]   ; 8.871  ; 8.871  ; 8.871  ; 8.871  ;
; A[5]        ; SRAM_DQ[13]   ; 8.869  ; 8.869  ; 8.869  ; 8.869  ;
; A[5]        ; SRAM_DQ[14]   ; 8.869  ; 8.869  ; 8.869  ; 8.869  ;
; A[5]        ; SRAM_DQ[15]   ; 8.857  ; 8.857  ; 8.857  ; 8.857  ;
; A[5]        ; U1OE_n        ;        ; 7.783  ; 7.783  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 8.345  ; 8.345  ;        ;
; A[6]        ; D[0]          ; 8.032  ; 8.032  ; 8.032  ; 8.032  ;
; A[6]        ; D[1]          ; 8.025  ; 8.025  ; 8.025  ; 8.025  ;
; A[6]        ; D[2]          ; 7.999  ; 7.999  ; 7.999  ; 7.999  ;
; A[6]        ; D[3]          ; 7.863  ; 7.863  ; 7.863  ; 7.863  ;
; A[6]        ; D[4]          ; 7.863  ; 7.863  ; 7.863  ; 7.863  ;
; A[6]        ; D[5]          ; 7.716  ; 7.716  ; 7.716  ; 7.716  ;
; A[6]        ; D[6]          ; 7.687  ; 7.687  ; 7.687  ; 7.687  ;
; A[6]        ; D[7]          ; 7.694  ; 7.694  ; 7.694  ; 7.694  ;
; A[6]        ; FL_ADDR[6]    ; 5.510  ;        ;        ; 5.510  ;
; A[6]        ; FL_ADDR[14]   ; 8.239  ; 8.239  ; 8.239  ; 8.239  ;
; A[6]        ; FL_ADDR[15]   ; 8.097  ; 8.097  ; 8.097  ; 8.097  ;
; A[6]        ; FL_ADDR[16]   ; 8.237  ; 8.237  ; 8.237  ; 8.237  ;
; A[6]        ; FL_ADDR[17]   ; 9.067  ;        ;        ; 9.067  ;
; A[6]        ; FL_CE_N       ; 7.541  ; 8.613  ; 8.613  ; 7.541  ;
; A[6]        ; LEDG[0]       ;        ; 7.823  ; 7.823  ;        ;
; A[6]        ; LEDG[1]       ;        ; 8.645  ; 8.645  ;        ;
; A[6]        ; LEDG[2]       ; 7.389  ;        ;        ; 7.389  ;
; A[6]        ; LEDG[3]       ; 7.803  ;        ;        ; 7.803  ;
; A[6]        ; LEDG[4]       ; 8.234  ;        ;        ; 8.234  ;
; A[6]        ; LEDG[5]       ; 8.374  ;        ;        ; 8.374  ;
; A[6]        ; LEDG[6]       ; 7.791  ;        ;        ; 7.791  ;
; A[6]        ; LEDR[6]       ; 6.837  ; 8.123  ; 8.123  ; 6.837  ;
; A[6]        ; LEDR[7]       ; 10.484 ; 9.329  ; 9.329  ; 10.484 ;
; A[6]        ; LEDR[8]       ;        ; 8.417  ; 8.417  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.570  ;        ;        ; 5.570  ;
; A[6]        ; SRAM_CE_N     ; 9.079  ;        ;        ; 9.079  ;
; A[6]        ; SRAM_DQ[0]    ; 9.393  ; 9.393  ; 9.393  ; 9.393  ;
; A[6]        ; SRAM_DQ[1]    ; 9.403  ; 9.403  ; 9.403  ; 9.403  ;
; A[6]        ; SRAM_DQ[2]    ; 9.388  ; 9.388  ; 9.388  ; 9.388  ;
; A[6]        ; SRAM_DQ[3]    ; 9.398  ; 9.398  ; 9.398  ; 9.398  ;
; A[6]        ; SRAM_DQ[4]    ; 9.192  ; 9.192  ; 9.192  ; 9.192  ;
; A[6]        ; SRAM_DQ[5]    ; 9.192  ; 9.192  ; 9.192  ; 9.192  ;
; A[6]        ; SRAM_DQ[6]    ; 9.045  ; 9.045  ; 9.045  ; 9.045  ;
; A[6]        ; SRAM_DQ[7]    ; 9.169  ; 9.169  ; 9.169  ; 9.169  ;
; A[6]        ; SRAM_DQ[8]    ; 9.195  ; 9.195  ; 9.195  ; 9.195  ;
; A[6]        ; SRAM_DQ[9]    ; 9.195  ; 9.195  ; 9.195  ; 9.195  ;
; A[6]        ; SRAM_DQ[10]   ; 9.196  ; 9.196  ; 9.196  ; 9.196  ;
; A[6]        ; SRAM_DQ[11]   ; 9.188  ; 9.188  ; 9.188  ; 9.188  ;
; A[6]        ; SRAM_DQ[12]   ; 9.208  ; 9.208  ; 9.208  ; 9.208  ;
; A[6]        ; SRAM_DQ[13]   ; 9.206  ; 9.206  ; 9.206  ; 9.206  ;
; A[6]        ; SRAM_DQ[14]   ; 9.206  ; 9.206  ; 9.206  ; 9.206  ;
; A[6]        ; SRAM_DQ[15]   ; 9.194  ; 9.194  ; 9.194  ; 9.194  ;
; A[6]        ; U1OE_n        ;        ; 8.120  ; 8.120  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 8.572  ; 8.572  ;        ;
; A[7]        ; D[0]          ; 8.259  ; 8.259  ; 8.259  ; 8.259  ;
; A[7]        ; D[1]          ; 8.252  ; 8.252  ; 8.252  ; 8.252  ;
; A[7]        ; D[2]          ; 8.226  ; 8.226  ; 8.226  ; 8.226  ;
; A[7]        ; D[3]          ; 8.090  ; 8.090  ; 8.090  ; 8.090  ;
; A[7]        ; D[4]          ; 8.090  ; 8.090  ; 8.090  ; 8.090  ;
; A[7]        ; D[5]          ; 7.943  ; 7.943  ; 7.943  ; 7.943  ;
; A[7]        ; D[6]          ; 7.914  ; 7.914  ; 7.914  ; 7.914  ;
; A[7]        ; D[7]          ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; A[7]        ; FL_ADDR[7]    ; 5.707  ;        ;        ; 5.707  ;
; A[7]        ; FL_ADDR[14]   ; 8.466  ; 8.466  ; 8.466  ; 8.466  ;
; A[7]        ; FL_ADDR[15]   ; 8.324  ; 8.324  ; 8.324  ; 8.324  ;
; A[7]        ; FL_ADDR[16]   ; 8.464  ; 8.464  ; 8.464  ; 8.464  ;
; A[7]        ; FL_ADDR[17]   ; 9.294  ;        ;        ; 9.294  ;
; A[7]        ; FL_CE_N       ; 7.768  ; 8.840  ; 8.840  ; 7.768  ;
; A[7]        ; LEDG[0]       ;        ; 8.050  ; 8.050  ;        ;
; A[7]        ; LEDG[1]       ;        ; 8.872  ; 8.872  ;        ;
; A[7]        ; LEDG[2]       ; 7.616  ;        ;        ; 7.616  ;
; A[7]        ; LEDG[3]       ; 8.030  ;        ;        ; 8.030  ;
; A[7]        ; LEDG[4]       ; 8.461  ;        ;        ; 8.461  ;
; A[7]        ; LEDG[5]       ; 8.601  ;        ;        ; 8.601  ;
; A[7]        ; LEDG[6]       ; 8.018  ;        ;        ; 8.018  ;
; A[7]        ; LEDR[6]       ; 7.064  ; 8.350  ; 8.350  ; 7.064  ;
; A[7]        ; LEDR[7]       ; 10.711 ; 9.556  ; 9.556  ; 10.711 ;
; A[7]        ; LEDR[8]       ;        ; 8.644  ; 8.644  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.686  ;        ;        ; 5.686  ;
; A[7]        ; SRAM_CE_N     ; 9.306  ;        ;        ; 9.306  ;
; A[7]        ; SRAM_DQ[0]    ; 9.620  ; 9.620  ; 9.620  ; 9.620  ;
; A[7]        ; SRAM_DQ[1]    ; 9.630  ; 9.630  ; 9.630  ; 9.630  ;
; A[7]        ; SRAM_DQ[2]    ; 9.615  ; 9.615  ; 9.615  ; 9.615  ;
; A[7]        ; SRAM_DQ[3]    ; 9.625  ; 9.625  ; 9.625  ; 9.625  ;
; A[7]        ; SRAM_DQ[4]    ; 9.419  ; 9.419  ; 9.419  ; 9.419  ;
; A[7]        ; SRAM_DQ[5]    ; 9.419  ; 9.419  ; 9.419  ; 9.419  ;
; A[7]        ; SRAM_DQ[6]    ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; A[7]        ; SRAM_DQ[7]    ; 9.396  ; 9.396  ; 9.396  ; 9.396  ;
; A[7]        ; SRAM_DQ[8]    ; 9.422  ; 9.422  ; 9.422  ; 9.422  ;
; A[7]        ; SRAM_DQ[9]    ; 9.422  ; 9.422  ; 9.422  ; 9.422  ;
; A[7]        ; SRAM_DQ[10]   ; 9.423  ; 9.423  ; 9.423  ; 9.423  ;
; A[7]        ; SRAM_DQ[11]   ; 9.415  ; 9.415  ; 9.415  ; 9.415  ;
; A[7]        ; SRAM_DQ[12]   ; 9.435  ; 9.435  ; 9.435  ; 9.435  ;
; A[7]        ; SRAM_DQ[13]   ; 9.433  ; 9.433  ; 9.433  ; 9.433  ;
; A[7]        ; SRAM_DQ[14]   ; 9.433  ; 9.433  ; 9.433  ; 9.433  ;
; A[7]        ; SRAM_DQ[15]   ; 9.421  ; 9.421  ; 9.421  ; 9.421  ;
; A[7]        ; U1OE_n        ;        ; 8.347  ; 8.347  ;        ;
; A[8]        ; D[0]          ; 8.056  ; 8.056  ; 8.056  ; 8.056  ;
; A[8]        ; D[1]          ; 8.049  ; 8.049  ; 8.049  ; 8.049  ;
; A[8]        ; D[2]          ; 8.023  ; 8.023  ; 8.023  ; 8.023  ;
; A[8]        ; D[3]          ; 7.887  ; 7.887  ; 7.887  ; 7.887  ;
; A[8]        ; D[4]          ; 7.887  ; 7.887  ; 7.887  ; 7.887  ;
; A[8]        ; D[5]          ; 7.740  ; 7.740  ; 7.740  ; 7.740  ;
; A[8]        ; D[6]          ; 7.711  ; 7.711  ; 7.711  ; 7.711  ;
; A[8]        ; D[7]          ; 7.718  ; 7.718  ; 7.718  ; 7.718  ;
; A[8]        ; FL_ADDR[8]    ; 5.784  ;        ;        ; 5.784  ;
; A[8]        ; FL_ADDR[14]   ; 8.228  ; 8.228  ; 8.228  ; 8.228  ;
; A[8]        ; FL_ADDR[15]   ; 8.086  ; 8.086  ; 8.086  ; 8.086  ;
; A[8]        ; FL_ADDR[16]   ; 8.226  ; 8.226  ; 8.226  ; 8.226  ;
; A[8]        ; FL_ADDR[17]   ; 9.056  ;        ;        ; 9.056  ;
; A[8]        ; FL_CE_N       ; 7.417  ; 7.889  ; 7.889  ; 7.417  ;
; A[8]        ; LEDG[0]       ;        ; 7.812  ; 7.812  ;        ;
; A[8]        ; LEDG[1]       ;        ; 8.634  ; 8.634  ;        ;
; A[8]        ; LEDG[2]       ; 7.378  ;        ;        ; 7.378  ;
; A[8]        ; LEDG[3]       ; 7.792  ;        ;        ; 7.792  ;
; A[8]        ; LEDG[4]       ; 8.223  ;        ;        ; 8.223  ;
; A[8]        ; LEDG[5]       ; 8.363  ;        ;        ; 8.363  ;
; A[8]        ; LEDG[6]       ; 7.780  ;        ;        ; 7.780  ;
; A[8]        ; LEDR[6]       ; 6.713  ; 8.112  ; 8.112  ; 6.713  ;
; A[8]        ; LEDR[7]       ; 10.473 ; 9.318  ; 9.318  ; 10.473 ;
; A[8]        ; LEDR[8]       ; 6.963  ; 6.963  ; 6.963  ; 6.963  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.510  ;        ;        ; 5.510  ;
; A[8]        ; SRAM_CE_N     ; 9.068  ;        ;        ; 9.068  ;
; A[8]        ; SRAM_DQ[0]    ; 9.382  ; 9.382  ; 9.382  ; 9.382  ;
; A[8]        ; SRAM_DQ[1]    ; 9.392  ; 9.392  ; 9.392  ; 9.392  ;
; A[8]        ; SRAM_DQ[2]    ; 9.377  ; 9.377  ; 9.377  ; 9.377  ;
; A[8]        ; SRAM_DQ[3]    ; 9.387  ; 9.387  ; 9.387  ; 9.387  ;
; A[8]        ; SRAM_DQ[4]    ; 9.181  ; 9.181  ; 9.181  ; 9.181  ;
; A[8]        ; SRAM_DQ[5]    ; 9.181  ; 9.181  ; 9.181  ; 9.181  ;
; A[8]        ; SRAM_DQ[6]    ; 9.034  ; 9.034  ; 9.034  ; 9.034  ;
; A[8]        ; SRAM_DQ[7]    ; 9.158  ; 9.158  ; 9.158  ; 9.158  ;
; A[8]        ; SRAM_DQ[8]    ; 9.184  ; 9.184  ; 9.184  ; 9.184  ;
; A[8]        ; SRAM_DQ[9]    ; 9.184  ; 9.184  ; 9.184  ; 9.184  ;
; A[8]        ; SRAM_DQ[10]   ; 9.185  ; 9.185  ; 9.185  ; 9.185  ;
; A[8]        ; SRAM_DQ[11]   ; 9.177  ; 9.177  ; 9.177  ; 9.177  ;
; A[8]        ; SRAM_DQ[12]   ; 9.197  ; 9.197  ; 9.197  ; 9.197  ;
; A[8]        ; SRAM_DQ[13]   ; 9.195  ; 9.195  ; 9.195  ; 9.195  ;
; A[8]        ; SRAM_DQ[14]   ; 9.195  ; 9.195  ; 9.195  ; 9.195  ;
; A[8]        ; SRAM_DQ[15]   ; 9.183  ; 9.183  ; 9.183  ; 9.183  ;
; A[9]        ; D[0]          ; 8.481  ; 8.481  ; 8.481  ; 8.481  ;
; A[9]        ; D[1]          ; 8.474  ; 8.474  ; 8.474  ; 8.474  ;
; A[9]        ; D[2]          ; 8.448  ; 8.448  ; 8.448  ; 8.448  ;
; A[9]        ; D[3]          ; 8.312  ; 8.312  ; 8.312  ; 8.312  ;
; A[9]        ; D[4]          ; 8.312  ; 8.312  ; 8.312  ; 8.312  ;
; A[9]        ; D[5]          ; 8.165  ; 8.165  ; 8.165  ; 8.165  ;
; A[9]        ; D[6]          ; 8.136  ; 8.136  ; 8.136  ; 8.136  ;
; A[9]        ; D[7]          ; 8.143  ; 8.143  ; 8.143  ; 8.143  ;
; A[9]        ; FL_ADDR[9]    ; 5.589  ;        ;        ; 5.589  ;
; A[9]        ; FL_ADDR[14]   ; 8.486  ; 8.486  ; 8.486  ; 8.486  ;
; A[9]        ; FL_ADDR[15]   ; 8.344  ; 8.344  ; 8.344  ; 8.344  ;
; A[9]        ; FL_ADDR[16]   ; 8.484  ; 8.484  ; 8.484  ; 8.484  ;
; A[9]        ; FL_ADDR[17]   ; 9.314  ;        ;        ; 9.314  ;
; A[9]        ; FL_CE_N       ; 7.675  ; 8.314  ; 8.314  ; 7.675  ;
; A[9]        ; LEDG[0]       ;        ; 8.070  ; 8.070  ;        ;
; A[9]        ; LEDG[1]       ;        ; 8.892  ; 8.892  ;        ;
; A[9]        ; LEDG[2]       ; 7.636  ;        ;        ; 7.636  ;
; A[9]        ; LEDG[3]       ; 8.050  ;        ;        ; 8.050  ;
; A[9]        ; LEDG[4]       ; 8.481  ;        ;        ; 8.481  ;
; A[9]        ; LEDG[5]       ; 8.621  ;        ;        ; 8.621  ;
; A[9]        ; LEDG[6]       ; 8.038  ;        ;        ; 8.038  ;
; A[9]        ; LEDR[6]       ; 6.971  ; 8.370  ; 8.370  ; 6.971  ;
; A[9]        ; LEDR[7]       ; 10.731 ; 9.576  ; 9.576  ; 10.731 ;
; A[9]        ; LEDR[8]       ; 7.388  ; 7.388  ; 7.388  ; 7.388  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.613  ;        ;        ; 5.613  ;
; A[9]        ; SRAM_CE_N     ; 9.326  ;        ;        ; 9.326  ;
; A[9]        ; SRAM_DQ[0]    ; 9.640  ; 9.640  ; 9.640  ; 9.640  ;
; A[9]        ; SRAM_DQ[1]    ; 9.650  ; 9.650  ; 9.650  ; 9.650  ;
; A[9]        ; SRAM_DQ[2]    ; 9.635  ; 9.635  ; 9.635  ; 9.635  ;
; A[9]        ; SRAM_DQ[3]    ; 9.645  ; 9.645  ; 9.645  ; 9.645  ;
; A[9]        ; SRAM_DQ[4]    ; 9.439  ; 9.439  ; 9.439  ; 9.439  ;
; A[9]        ; SRAM_DQ[5]    ; 9.439  ; 9.439  ; 9.439  ; 9.439  ;
; A[9]        ; SRAM_DQ[6]    ; 9.292  ; 9.292  ; 9.292  ; 9.292  ;
; A[9]        ; SRAM_DQ[7]    ; 9.416  ; 9.416  ; 9.416  ; 9.416  ;
; A[9]        ; SRAM_DQ[8]    ; 9.442  ; 9.442  ; 9.442  ; 9.442  ;
; A[9]        ; SRAM_DQ[9]    ; 9.442  ; 9.442  ; 9.442  ; 9.442  ;
; A[9]        ; SRAM_DQ[10]   ; 9.443  ; 9.443  ; 9.443  ; 9.443  ;
; A[9]        ; SRAM_DQ[11]   ; 9.435  ; 9.435  ; 9.435  ; 9.435  ;
; A[9]        ; SRAM_DQ[12]   ; 9.455  ; 9.455  ; 9.455  ; 9.455  ;
; A[9]        ; SRAM_DQ[13]   ; 9.453  ; 9.453  ; 9.453  ; 9.453  ;
; A[9]        ; SRAM_DQ[14]   ; 9.453  ; 9.453  ; 9.453  ; 9.453  ;
; A[9]        ; SRAM_DQ[15]   ; 9.441  ; 9.441  ; 9.441  ; 9.441  ;
; A[10]       ; D[0]          ; 8.267  ; 8.267  ; 8.267  ; 8.267  ;
; A[10]       ; D[1]          ; 8.260  ; 8.260  ; 8.260  ; 8.260  ;
; A[10]       ; D[2]          ; 8.234  ; 8.234  ; 8.234  ; 8.234  ;
; A[10]       ; D[3]          ; 8.098  ; 8.098  ; 8.098  ; 8.098  ;
; A[10]       ; D[4]          ; 8.098  ; 8.098  ; 8.098  ; 8.098  ;
; A[10]       ; D[5]          ; 7.951  ; 7.951  ; 7.951  ; 7.951  ;
; A[10]       ; D[6]          ; 7.922  ; 7.922  ; 7.922  ; 7.922  ;
; A[10]       ; D[7]          ; 7.929  ; 7.929  ; 7.929  ; 7.929  ;
; A[10]       ; FL_ADDR[10]   ; 5.779  ;        ;        ; 5.779  ;
; A[10]       ; FL_ADDR[14]   ; 8.374  ; 8.374  ; 8.374  ; 8.374  ;
; A[10]       ; FL_ADDR[15]   ; 8.232  ; 8.232  ; 8.232  ; 8.232  ;
; A[10]       ; FL_ADDR[16]   ; 8.372  ; 8.372  ; 8.372  ; 8.372  ;
; A[10]       ; FL_ADDR[17]   ; 9.202  ;        ;        ; 9.202  ;
; A[10]       ; FL_CE_N       ; 7.502  ; 8.231  ; 8.231  ; 7.502  ;
; A[10]       ; LEDG[0]       ;        ; 7.958  ; 7.958  ;        ;
; A[10]       ; LEDG[1]       ;        ; 8.780  ; 8.780  ;        ;
; A[10]       ; LEDG[2]       ; 7.524  ;        ;        ; 7.524  ;
; A[10]       ; LEDG[3]       ; 7.938  ;        ;        ; 7.938  ;
; A[10]       ; LEDG[4]       ; 8.369  ;        ;        ; 8.369  ;
; A[10]       ; LEDG[5]       ; 8.509  ;        ;        ; 8.509  ;
; A[10]       ; LEDG[6]       ; 7.926  ;        ;        ; 7.926  ;
; A[10]       ; LEDR[6]       ; 6.798  ; 8.258  ; 8.258  ; 6.798  ;
; A[10]       ; LEDR[7]       ; 10.619 ; 9.464  ; 9.464  ; 10.619 ;
; A[10]       ; LEDR[8]       ; 7.174  ; 7.305  ; 7.305  ; 7.174  ;
; A[10]       ; SRAM_ADDR[10] ; 5.675  ;        ;        ; 5.675  ;
; A[10]       ; SRAM_CE_N     ; 9.214  ;        ;        ; 9.214  ;
; A[10]       ; SRAM_DQ[0]    ; 9.528  ; 9.528  ; 9.528  ; 9.528  ;
; A[10]       ; SRAM_DQ[1]    ; 9.538  ; 9.538  ; 9.538  ; 9.538  ;
; A[10]       ; SRAM_DQ[2]    ; 9.523  ; 9.523  ; 9.523  ; 9.523  ;
; A[10]       ; SRAM_DQ[3]    ; 9.533  ; 9.533  ; 9.533  ; 9.533  ;
; A[10]       ; SRAM_DQ[4]    ; 9.327  ; 9.327  ; 9.327  ; 9.327  ;
; A[10]       ; SRAM_DQ[5]    ; 9.327  ; 9.327  ; 9.327  ; 9.327  ;
; A[10]       ; SRAM_DQ[6]    ; 9.180  ; 9.180  ; 9.180  ; 9.180  ;
; A[10]       ; SRAM_DQ[7]    ; 9.304  ; 9.304  ; 9.304  ; 9.304  ;
; A[10]       ; SRAM_DQ[8]    ; 9.330  ; 9.330  ; 9.330  ; 9.330  ;
; A[10]       ; SRAM_DQ[9]    ; 9.330  ; 9.330  ; 9.330  ; 9.330  ;
; A[10]       ; SRAM_DQ[10]   ; 9.331  ; 9.331  ; 9.331  ; 9.331  ;
; A[10]       ; SRAM_DQ[11]   ; 9.323  ; 9.323  ; 9.323  ; 9.323  ;
; A[10]       ; SRAM_DQ[12]   ; 9.343  ; 9.343  ; 9.343  ; 9.343  ;
; A[10]       ; SRAM_DQ[13]   ; 9.341  ; 9.341  ; 9.341  ; 9.341  ;
; A[10]       ; SRAM_DQ[14]   ; 9.341  ; 9.341  ; 9.341  ; 9.341  ;
; A[10]       ; SRAM_DQ[15]   ; 9.329  ; 9.329  ; 9.329  ; 9.329  ;
; A[11]       ; D[0]          ; 7.819  ; 7.819  ; 7.819  ; 7.819  ;
; A[11]       ; D[1]          ; 7.812  ; 7.812  ; 7.812  ; 7.812  ;
; A[11]       ; D[2]          ; 7.786  ; 7.786  ; 7.786  ; 7.786  ;
; A[11]       ; D[3]          ; 7.650  ; 7.650  ; 7.650  ; 7.650  ;
; A[11]       ; D[4]          ; 7.650  ; 7.650  ; 7.650  ; 7.650  ;
; A[11]       ; D[5]          ; 7.503  ; 7.503  ; 7.503  ; 7.503  ;
; A[11]       ; D[6]          ; 7.474  ; 7.474  ; 7.474  ; 7.474  ;
; A[11]       ; D[7]          ; 7.481  ; 7.481  ; 7.481  ; 7.481  ;
; A[11]       ; FL_ADDR[11]   ; 5.531  ;        ;        ; 5.531  ;
; A[11]       ; FL_ADDR[14]   ; 8.532  ; 8.532  ; 8.532  ; 8.532  ;
; A[11]       ; FL_ADDR[15]   ; 8.390  ; 8.390  ; 8.390  ; 8.390  ;
; A[11]       ; FL_ADDR[16]   ; 8.530  ; 8.530  ; 8.530  ; 8.530  ;
; A[11]       ; FL_ADDR[17]   ; 9.360  ;        ;        ; 9.360  ;
; A[11]       ; FL_CE_N       ; 7.652  ; 8.906  ; 8.906  ; 7.652  ;
; A[11]       ; LEDG[0]       ;        ; 8.116  ; 8.116  ;        ;
; A[11]       ; LEDG[1]       ;        ; 8.938  ; 8.938  ;        ;
; A[11]       ; LEDG[2]       ; 7.682  ;        ;        ; 7.682  ;
; A[11]       ; LEDG[3]       ; 8.096  ;        ;        ; 8.096  ;
; A[11]       ; LEDG[4]       ; 8.527  ;        ;        ; 8.527  ;
; A[11]       ; LEDG[5]       ; 8.667  ;        ;        ; 8.667  ;
; A[11]       ; LEDG[6]       ; 8.084  ;        ;        ; 8.084  ;
; A[11]       ; LEDR[6]       ; 7.017  ; 8.416  ; 8.416  ; 7.017  ;
; A[11]       ; LEDR[7]       ; 10.777 ; 9.622  ; 9.622  ; 10.777 ;
; A[11]       ; LEDR[8]       ; 6.726  ; 8.710  ; 8.710  ; 6.726  ;
; A[11]       ; SRAM_ADDR[11] ; 5.673  ;        ;        ; 5.673  ;
; A[11]       ; SRAM_CE_N     ; 9.372  ;        ;        ; 9.372  ;
; A[11]       ; SRAM_DQ[0]    ; 9.686  ; 9.686  ; 9.686  ; 9.686  ;
; A[11]       ; SRAM_DQ[1]    ; 9.696  ; 9.696  ; 9.696  ; 9.696  ;
; A[11]       ; SRAM_DQ[2]    ; 9.681  ; 9.681  ; 9.681  ; 9.681  ;
; A[11]       ; SRAM_DQ[3]    ; 9.691  ; 9.691  ; 9.691  ; 9.691  ;
; A[11]       ; SRAM_DQ[4]    ; 9.485  ; 9.485  ; 9.485  ; 9.485  ;
; A[11]       ; SRAM_DQ[5]    ; 9.485  ; 9.485  ; 9.485  ; 9.485  ;
; A[11]       ; SRAM_DQ[6]    ; 9.338  ; 9.338  ; 9.338  ; 9.338  ;
; A[11]       ; SRAM_DQ[7]    ; 9.462  ; 9.462  ; 9.462  ; 9.462  ;
; A[11]       ; SRAM_DQ[8]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; A[11]       ; SRAM_DQ[9]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; A[11]       ; SRAM_DQ[10]   ; 9.489  ; 9.489  ; 9.489  ; 9.489  ;
; A[11]       ; SRAM_DQ[11]   ; 9.481  ; 9.481  ; 9.481  ; 9.481  ;
; A[11]       ; SRAM_DQ[12]   ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; A[11]       ; SRAM_DQ[13]   ; 9.499  ; 9.499  ; 9.499  ; 9.499  ;
; A[11]       ; SRAM_DQ[14]   ; 9.499  ; 9.499  ; 9.499  ; 9.499  ;
; A[11]       ; SRAM_DQ[15]   ; 9.487  ; 9.487  ; 9.487  ; 9.487  ;
; A[12]       ; D[0]          ; 7.819  ; 7.819  ; 7.819  ; 7.819  ;
; A[12]       ; D[1]          ; 7.812  ; 7.812  ; 7.812  ; 7.812  ;
; A[12]       ; D[2]          ; 7.786  ; 7.786  ; 7.786  ; 7.786  ;
; A[12]       ; D[3]          ; 7.650  ; 7.650  ; 7.650  ; 7.650  ;
; A[12]       ; D[4]          ; 7.650  ; 7.650  ; 7.650  ; 7.650  ;
; A[12]       ; D[5]          ; 7.503  ; 7.503  ; 7.503  ; 7.503  ;
; A[12]       ; D[6]          ; 7.474  ; 7.474  ; 7.474  ; 7.474  ;
; A[12]       ; D[7]          ; 7.481  ; 7.481  ; 7.481  ; 7.481  ;
; A[12]       ; FL_ADDR[12]   ; 5.657  ;        ;        ; 5.657  ;
; A[12]       ; FL_ADDR[14]   ; 8.328  ; 8.328  ; 8.328  ; 8.328  ;
; A[12]       ; FL_ADDR[15]   ; 8.186  ; 8.186  ; 8.186  ; 8.186  ;
; A[12]       ; FL_ADDR[16]   ; 8.326  ; 8.326  ; 8.326  ; 8.326  ;
; A[12]       ; FL_ADDR[17]   ; 9.156  ;        ;        ; 9.156  ;
; A[12]       ; FL_CE_N       ; 7.517  ; 8.702  ; 8.702  ; 7.517  ;
; A[12]       ; LEDG[0]       ;        ; 7.912  ; 7.912  ;        ;
; A[12]       ; LEDG[1]       ;        ; 8.734  ; 8.734  ;        ;
; A[12]       ; LEDG[2]       ; 7.478  ;        ;        ; 7.478  ;
; A[12]       ; LEDG[3]       ; 7.892  ;        ;        ; 7.892  ;
; A[12]       ; LEDG[4]       ; 8.323  ;        ;        ; 8.323  ;
; A[12]       ; LEDG[5]       ; 8.463  ;        ;        ; 8.463  ;
; A[12]       ; LEDG[6]       ; 7.880  ;        ;        ; 7.880  ;
; A[12]       ; LEDR[6]       ; 6.813  ; 8.212  ; 8.212  ; 6.813  ;
; A[12]       ; LEDR[7]       ; 10.573 ; 9.418  ; 9.418  ; 10.573 ;
; A[12]       ; LEDR[8]       ; 6.726  ; 8.506  ; 8.506  ; 6.726  ;
; A[12]       ; SRAM_ADDR[12] ; 5.870  ;        ;        ; 5.870  ;
; A[12]       ; SRAM_CE_N     ; 9.168  ;        ;        ; 9.168  ;
; A[12]       ; SRAM_DQ[0]    ; 9.482  ; 9.482  ; 9.482  ; 9.482  ;
; A[12]       ; SRAM_DQ[1]    ; 9.492  ; 9.492  ; 9.492  ; 9.492  ;
; A[12]       ; SRAM_DQ[2]    ; 9.477  ; 9.477  ; 9.477  ; 9.477  ;
; A[12]       ; SRAM_DQ[3]    ; 9.487  ; 9.487  ; 9.487  ; 9.487  ;
; A[12]       ; SRAM_DQ[4]    ; 9.281  ; 9.281  ; 9.281  ; 9.281  ;
; A[12]       ; SRAM_DQ[5]    ; 9.281  ; 9.281  ; 9.281  ; 9.281  ;
; A[12]       ; SRAM_DQ[6]    ; 9.134  ; 9.134  ; 9.134  ; 9.134  ;
; A[12]       ; SRAM_DQ[7]    ; 9.258  ; 9.258  ; 9.258  ; 9.258  ;
; A[12]       ; SRAM_DQ[8]    ; 9.284  ; 9.284  ; 9.284  ; 9.284  ;
; A[12]       ; SRAM_DQ[9]    ; 9.284  ; 9.284  ; 9.284  ; 9.284  ;
; A[12]       ; SRAM_DQ[10]   ; 9.285  ; 9.285  ; 9.285  ; 9.285  ;
; A[12]       ; SRAM_DQ[11]   ; 9.277  ; 9.277  ; 9.277  ; 9.277  ;
; A[12]       ; SRAM_DQ[12]   ; 9.297  ; 9.297  ; 9.297  ; 9.297  ;
; A[12]       ; SRAM_DQ[13]   ; 9.295  ; 9.295  ; 9.295  ; 9.295  ;
; A[12]       ; SRAM_DQ[14]   ; 9.295  ; 9.295  ; 9.295  ; 9.295  ;
; A[12]       ; SRAM_DQ[15]   ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; A[13]       ; D[0]          ; 8.481  ; 8.481  ; 8.481  ; 8.481  ;
; A[13]       ; D[1]          ; 8.474  ; 8.474  ; 8.474  ; 8.474  ;
; A[13]       ; D[2]          ; 8.448  ; 8.448  ; 8.448  ; 8.448  ;
; A[13]       ; D[3]          ; 8.312  ; 8.312  ; 8.312  ; 8.312  ;
; A[13]       ; D[4]          ; 8.312  ; 8.312  ; 8.312  ; 8.312  ;
; A[13]       ; D[5]          ; 8.165  ; 8.165  ; 8.165  ; 8.165  ;
; A[13]       ; D[6]          ; 8.136  ; 8.136  ; 8.136  ; 8.136  ;
; A[13]       ; D[7]          ; 8.143  ; 8.143  ; 8.143  ; 8.143  ;
; A[13]       ; FL_ADDR[13]   ; 5.956  ;        ;        ; 5.956  ;
; A[13]       ; FL_ADDR[14]   ; 8.840  ; 8.840  ; 8.840  ; 8.840  ;
; A[13]       ; FL_ADDR[15]   ; 8.698  ; 8.698  ; 8.698  ; 8.698  ;
; A[13]       ; FL_ADDR[16]   ; 8.838  ; 8.838  ; 8.838  ; 8.838  ;
; A[13]       ; FL_ADDR[17]   ; 9.668  ;        ;        ; 9.668  ;
; A[13]       ; FL_CE_N       ; 7.968  ; 9.214  ; 9.214  ; 7.968  ;
; A[13]       ; LEDG[0]       ;        ; 8.424  ; 8.424  ;        ;
; A[13]       ; LEDG[1]       ;        ; 9.246  ; 9.246  ;        ;
; A[13]       ; LEDG[2]       ; 7.990  ;        ;        ; 7.990  ;
; A[13]       ; LEDG[3]       ; 8.404  ;        ;        ; 8.404  ;
; A[13]       ; LEDG[4]       ; 8.835  ;        ;        ; 8.835  ;
; A[13]       ; LEDG[5]       ; 8.975  ;        ;        ; 8.975  ;
; A[13]       ; LEDG[6]       ; 8.392  ;        ;        ; 8.392  ;
; A[13]       ; LEDR[6]       ; 7.264  ; 8.724  ; 8.724  ; 7.264  ;
; A[13]       ; LEDR[7]       ; 11.085 ; 9.930  ; 9.930  ; 11.085 ;
; A[13]       ; LEDR[8]       ; 7.388  ; 9.018  ; 9.018  ; 7.388  ;
; A[13]       ; SRAM_ADDR[13] ; 5.827  ;        ;        ; 5.827  ;
; A[13]       ; SRAM_CE_N     ; 9.680  ;        ;        ; 9.680  ;
; A[13]       ; SRAM_DQ[0]    ; 9.994  ; 9.994  ; 9.994  ; 9.994  ;
; A[13]       ; SRAM_DQ[1]    ; 10.004 ; 10.004 ; 10.004 ; 10.004 ;
; A[13]       ; SRAM_DQ[2]    ; 9.989  ; 9.989  ; 9.989  ; 9.989  ;
; A[13]       ; SRAM_DQ[3]    ; 9.999  ; 9.999  ; 9.999  ; 9.999  ;
; A[13]       ; SRAM_DQ[4]    ; 9.793  ; 9.793  ; 9.793  ; 9.793  ;
; A[13]       ; SRAM_DQ[5]    ; 9.793  ; 9.793  ; 9.793  ; 9.793  ;
; A[13]       ; SRAM_DQ[6]    ; 9.646  ; 9.646  ; 9.646  ; 9.646  ;
; A[13]       ; SRAM_DQ[7]    ; 9.770  ; 9.770  ; 9.770  ; 9.770  ;
; A[13]       ; SRAM_DQ[8]    ; 9.796  ; 9.796  ; 9.796  ; 9.796  ;
; A[13]       ; SRAM_DQ[9]    ; 9.796  ; 9.796  ; 9.796  ; 9.796  ;
; A[13]       ; SRAM_DQ[10]   ; 9.797  ; 9.797  ; 9.797  ; 9.797  ;
; A[13]       ; SRAM_DQ[11]   ; 9.789  ; 9.789  ; 9.789  ; 9.789  ;
; A[13]       ; SRAM_DQ[12]   ; 9.809  ; 9.809  ; 9.809  ; 9.809  ;
; A[13]       ; SRAM_DQ[13]   ; 9.807  ; 9.807  ; 9.807  ; 9.807  ;
; A[13]       ; SRAM_DQ[14]   ; 9.807  ; 9.807  ; 9.807  ; 9.807  ;
; A[13]       ; SRAM_DQ[15]   ; 9.795  ; 9.795  ; 9.795  ; 9.795  ;
; A[14]       ; D[0]          ; 7.611  ; 7.611  ; 7.611  ; 7.611  ;
; A[14]       ; D[1]          ; 7.604  ; 7.604  ; 7.604  ; 7.604  ;
; A[14]       ; D[2]          ; 7.578  ; 7.578  ; 7.578  ; 7.578  ;
; A[14]       ; D[3]          ; 7.442  ; 7.442  ; 7.442  ; 7.442  ;
; A[14]       ; D[4]          ; 7.442  ; 7.442  ; 7.442  ; 7.442  ;
; A[14]       ; D[5]          ; 7.295  ; 7.295  ; 7.295  ; 7.295  ;
; A[14]       ; D[6]          ; 7.266  ; 7.266  ; 7.266  ; 7.266  ;
; A[14]       ; D[7]          ; 7.273  ; 7.273  ; 7.273  ; 7.273  ;
; A[14]       ; FL_ADDR[14]   ; 6.188  ; 6.188  ; 6.188  ; 6.188  ;
; A[14]       ; FL_ADDR[15]   ; 6.301  ; 6.301  ; 6.301  ; 6.301  ;
; A[14]       ; FL_ADDR[16]   ; 6.184  ; 6.184  ; 6.184  ; 6.184  ;
; A[14]       ; FL_ADDR[17]   ; 8.797  ; 6.865  ; 6.865  ; 8.797  ;
; A[14]       ; FL_CE_N       ; 6.805  ; 7.066  ; 7.066  ; 6.805  ;
; A[14]       ; LEDG[0]       ; 7.442  ; 7.442  ; 7.442  ; 7.442  ;
; A[14]       ; LEDG[1]       ; 8.375  ; 8.375  ; 8.375  ; 8.375  ;
; A[14]       ; LEDG[2]       ; 7.465  ;        ;        ; 7.465  ;
; A[14]       ; LEDG[3]       ; 7.422  ; 7.422  ; 7.422  ; 7.422  ;
; A[14]       ; LEDG[4]       ; 7.416  ; 7.416  ; 7.416  ; 7.416  ;
; A[14]       ; LEDG[5]       ; 7.556  ; 7.556  ; 7.556  ; 7.556  ;
; A[14]       ; LEDG[6]       ; 7.348  ; 7.348  ; 7.348  ; 7.348  ;
; A[14]       ; LEDR[6]       ; 6.739  ; 7.534  ; 7.534  ; 6.739  ;
; A[14]       ; LEDR[7]       ; 9.059  ; 9.059  ; 9.059  ; 9.059  ;
; A[14]       ; LEDR[8]       ; 6.518  ; 8.036  ; 8.036  ; 6.518  ;
; A[14]       ; SRAM_ADDR[14] ; 7.088  ; 7.088  ; 7.088  ; 7.088  ;
; A[14]       ; SRAM_ADDR[15] ; 7.656  ; 7.656  ; 7.656  ; 7.656  ;
; A[14]       ; SRAM_ADDR[16] ; 7.579  ; 7.579  ; 7.579  ; 7.579  ;
; A[14]       ; SRAM_ADDR[17] ; 7.584  ; 7.584  ; 7.584  ; 7.584  ;
; A[14]       ; SRAM_CE_N     ; 8.809  ; 8.809  ; 8.809  ; 8.809  ;
; A[14]       ; SRAM_DQ[0]    ; 8.261  ; 8.261  ; 8.261  ; 8.261  ;
; A[14]       ; SRAM_DQ[1]    ; 8.271  ; 8.271  ; 8.271  ; 8.271  ;
; A[14]       ; SRAM_DQ[2]    ; 8.256  ; 8.256  ; 8.256  ; 8.256  ;
; A[14]       ; SRAM_DQ[3]    ; 8.266  ; 8.266  ; 8.266  ; 8.266  ;
; A[14]       ; SRAM_DQ[4]    ; 8.060  ; 8.060  ; 8.060  ; 8.060  ;
; A[14]       ; SRAM_DQ[5]    ; 8.060  ; 8.060  ; 8.060  ; 8.060  ;
; A[14]       ; SRAM_DQ[6]    ; 7.913  ; 7.913  ; 7.913  ; 7.913  ;
; A[14]       ; SRAM_DQ[7]    ; 8.037  ; 8.037  ; 8.037  ; 8.037  ;
; A[14]       ; SRAM_DQ[8]    ; 8.060  ; 8.060  ; 8.060  ; 8.060  ;
; A[14]       ; SRAM_DQ[9]    ; 8.060  ; 8.060  ; 8.060  ; 8.060  ;
; A[14]       ; SRAM_DQ[10]   ; 8.061  ; 8.061  ; 8.061  ; 8.061  ;
; A[14]       ; SRAM_DQ[11]   ; 8.053  ; 8.053  ; 8.053  ; 8.053  ;
; A[14]       ; SRAM_DQ[12]   ; 8.073  ; 8.073  ; 8.073  ; 8.073  ;
; A[14]       ; SRAM_DQ[13]   ; 8.071  ; 8.071  ; 8.071  ; 8.071  ;
; A[14]       ; SRAM_DQ[14]   ; 8.071  ; 8.071  ; 8.071  ; 8.071  ;
; A[14]       ; SRAM_DQ[15]   ; 8.059  ; 8.059  ; 8.059  ; 8.059  ;
; A[14]       ; SRAM_LB_N     ; 7.773  ; 7.773  ; 7.773  ; 7.773  ;
; A[14]       ; SRAM_UB_N     ; 7.954  ; 7.954  ; 7.954  ; 7.954  ;
; A[15]       ; D[0]          ; 7.868  ; 7.868  ; 7.868  ; 7.868  ;
; A[15]       ; D[1]          ; 7.861  ; 7.861  ; 7.861  ; 7.861  ;
; A[15]       ; D[2]          ; 7.444  ; 7.444  ; 7.444  ; 7.444  ;
; A[15]       ; D[3]          ; 7.699  ; 7.699  ; 7.699  ; 7.699  ;
; A[15]       ; D[4]          ; 7.699  ; 7.699  ; 7.699  ; 7.699  ;
; A[15]       ; D[5]          ; 7.321  ; 7.321  ; 7.321  ; 7.321  ;
; A[15]       ; D[6]          ; 7.521  ; 7.135  ; 7.135  ; 7.521  ;
; A[15]       ; D[7]          ; 7.210  ; 7.210  ; 7.210  ; 7.210  ;
; A[15]       ; FL_ADDR[14]   ; 6.963  ; 6.963  ; 6.963  ; 6.963  ;
; A[15]       ; FL_ADDR[15]   ; 6.821  ; 6.821  ; 6.821  ; 6.821  ;
; A[15]       ; FL_ADDR[16]   ; 6.961  ; 6.961  ; 6.961  ; 6.961  ;
; A[15]       ; FL_ADDR[17]   ; 7.738  ; 7.941  ; 7.941  ; 7.738  ;
; A[15]       ; FL_CE_N       ; 7.045  ; 6.277  ; 6.277  ; 7.045  ;
; A[15]       ; LEDG[0]       ; 6.547  ; 6.547  ; 6.547  ; 6.547  ;
; A[15]       ; LEDG[1]       ; 7.519  ; 7.316  ; 7.316  ; 7.519  ;
; A[15]       ; LEDG[2]       ; 6.117  ;        ;        ; 6.117  ;
; A[15]       ; LEDG[3]       ; 6.527  ; 6.527  ; 6.527  ; 6.527  ;
; A[15]       ; LEDG[4]       ; 6.560  ; 6.560  ; 6.560  ; 6.560  ;
; A[15]       ; LEDG[5]       ; 6.700  ; 6.700  ; 6.700  ; 6.700  ;
; A[15]       ; LEDG[6]       ; 6.492  ; 6.492  ; 6.492  ; 6.492  ;
; A[15]       ; LEDR[6]       ; 6.529  ; 6.678  ; 6.678  ; 6.529  ;
; A[15]       ; LEDR[7]       ; 8.203  ; 8.000  ; 8.000  ; 8.203  ;
; A[15]       ; LEDR[8]       ; 7.141  ; 6.950  ; 6.950  ; 7.141  ;
; A[15]       ; SRAM_ADDR[14] ; 6.419  ; 6.419  ; 6.419  ; 6.419  ;
; A[15]       ; SRAM_ADDR[15] ; 6.898  ; 6.898  ; 6.898  ; 6.898  ;
; A[15]       ; SRAM_ADDR[16] ; 6.839  ; 6.839  ; 6.839  ; 6.839  ;
; A[15]       ; SRAM_ADDR[17] ; 6.756  ; 6.756  ; 6.756  ; 6.756  ;
; A[15]       ; SRAM_CE_N     ; 7.750  ; 7.953  ; 7.953  ; 7.750  ;
; A[15]       ; SRAM_DQ[0]    ; 7.298  ; 7.298  ; 7.298  ; 7.298  ;
; A[15]       ; SRAM_DQ[1]    ; 7.308  ; 7.308  ; 7.308  ; 7.308  ;
; A[15]       ; SRAM_DQ[2]    ; 7.293  ; 7.293  ; 7.293  ; 7.293  ;
; A[15]       ; SRAM_DQ[3]    ; 7.303  ; 7.303  ; 7.303  ; 7.303  ;
; A[15]       ; SRAM_DQ[4]    ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; A[15]       ; SRAM_DQ[5]    ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; A[15]       ; SRAM_DQ[6]    ; 6.950  ; 6.950  ; 6.950  ; 6.950  ;
; A[15]       ; SRAM_DQ[7]    ; 7.074  ; 7.074  ; 7.074  ; 7.074  ;
; A[15]       ; SRAM_DQ[8]    ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; A[15]       ; SRAM_DQ[9]    ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; A[15]       ; SRAM_DQ[10]   ; 7.098  ; 7.098  ; 7.098  ; 7.098  ;
; A[15]       ; SRAM_DQ[11]   ; 7.090  ; 7.090  ; 7.090  ; 7.090  ;
; A[15]       ; SRAM_DQ[12]   ; 7.110  ; 7.110  ; 7.110  ; 7.110  ;
; A[15]       ; SRAM_DQ[13]   ; 7.108  ; 7.108  ; 7.108  ; 7.108  ;
; A[15]       ; SRAM_DQ[14]   ; 7.108  ; 7.108  ; 7.108  ; 7.108  ;
; A[15]       ; SRAM_DQ[15]   ; 7.096  ; 7.096  ; 7.096  ; 7.096  ;
; A[15]       ; SRAM_LB_N     ; 6.810  ; 6.810  ; 6.810  ; 6.810  ;
; A[15]       ; SRAM_UB_N     ; 6.991  ; 6.991  ; 6.991  ; 6.991  ;
; D[0]        ; SRAM_DQ[0]    ; 5.768  ;        ;        ; 5.768  ;
; D[0]        ; SRAM_DQ[8]    ; 5.748  ;        ;        ; 5.748  ;
; D[1]        ; SRAM_DQ[1]    ; 5.934  ;        ;        ; 5.934  ;
; D[1]        ; SRAM_DQ[9]    ; 5.892  ;        ;        ; 5.892  ;
; D[2]        ; SRAM_DQ[2]    ; 5.944  ;        ;        ; 5.944  ;
; D[2]        ; SRAM_DQ[10]   ; 5.920  ;        ;        ; 5.920  ;
; D[3]        ; SRAM_DQ[3]    ; 5.648  ;        ;        ; 5.648  ;
; D[3]        ; SRAM_DQ[11]   ; 5.701  ;        ;        ; 5.701  ;
; D[4]        ; SRAM_DQ[4]    ; 5.666  ;        ;        ; 5.666  ;
; D[4]        ; SRAM_DQ[12]   ; 5.609  ;        ;        ; 5.609  ;
; D[5]        ; SRAM_DQ[5]    ; 5.561  ;        ;        ; 5.561  ;
; D[5]        ; SRAM_DQ[13]   ; 5.545  ;        ;        ; 5.545  ;
; D[6]        ; SRAM_DQ[6]    ; 5.485  ;        ;        ; 5.485  ;
; D[6]        ; SRAM_DQ[14]   ; 5.489  ;        ;        ; 5.489  ;
; D[7]        ; SRAM_DQ[7]    ; 5.561  ;        ;        ; 5.561  ;
; D[7]        ; SRAM_DQ[15]   ; 5.341  ;        ;        ; 5.341  ;
; FL_DQ[0]    ; D[0]          ; 7.093  ; 7.093  ; 7.093  ; 7.093  ;
; FL_DQ[1]    ; D[1]          ; 7.129  ; 7.129  ; 7.129  ; 7.129  ;
; FL_DQ[2]    ; D[2]          ; 6.826  ;        ;        ; 6.826  ;
; FL_DQ[3]    ; D[3]          ; 6.712  ; 6.712  ; 6.712  ; 6.712  ;
; FL_DQ[4]    ; D[4]          ; 6.688  ; 6.688  ; 6.688  ; 6.688  ;
; FL_DQ[5]    ; D[5]          ; 6.810  ; 6.810  ; 6.810  ; 6.810  ;
; FL_DQ[6]    ; D[6]          ; 7.123  ; 7.123  ; 7.123  ; 7.123  ;
; FL_DQ[7]    ; D[7]          ; 6.814  ; 6.814  ; 6.814  ; 6.814  ;
; IORQ_n      ; BUSDIR_n      ; 6.229  ;        ;        ; 6.229  ;
; IORQ_n      ; D[0]          ; 7.135  ; 7.135  ; 7.135  ; 7.135  ;
; IORQ_n      ; D[1]          ; 7.128  ; 7.128  ; 7.128  ; 7.128  ;
; IORQ_n      ; D[2]          ; 7.102  ; 7.102  ; 7.102  ; 7.102  ;
; IORQ_n      ; D[3]          ; 6.966  ; 6.966  ; 6.966  ; 6.966  ;
; IORQ_n      ; D[4]          ; 6.966  ; 6.966  ; 6.966  ; 6.966  ;
; IORQ_n      ; D[5]          ; 6.819  ; 6.819  ; 6.819  ; 6.819  ;
; IORQ_n      ; D[6]          ; 6.790  ; 6.790  ; 6.790  ; 6.790  ;
; IORQ_n      ; D[7]          ; 6.797  ; 6.797  ; 6.797  ; 6.797  ;
; IORQ_n      ; U1OE_n        ; 6.694  ;        ;        ; 6.694  ;
; KEY[0]      ; LEDR[9]       ;        ; 5.897  ; 5.897  ;        ;
; KEY[0]      ; WAIT_n        ; 6.497  ; 6.067  ; 6.067  ; 6.497  ;
; M1_n        ; BUSDIR_n      ;        ; 6.061  ; 6.061  ;        ;
; M1_n        ; D[0]          ; 6.983  ; 6.983  ; 6.983  ; 6.983  ;
; M1_n        ; D[1]          ; 6.976  ; 6.976  ; 6.976  ; 6.976  ;
; M1_n        ; D[2]          ; 6.950  ; 6.950  ; 6.950  ; 6.950  ;
; M1_n        ; D[3]          ; 6.814  ; 6.814  ; 6.814  ; 6.814  ;
; M1_n        ; D[4]          ; 6.814  ; 6.814  ; 6.814  ; 6.814  ;
; M1_n        ; D[5]          ; 6.667  ; 6.667  ; 6.667  ; 6.667  ;
; M1_n        ; D[6]          ; 6.638  ; 6.638  ; 6.638  ; 6.638  ;
; M1_n        ; D[7]          ; 6.645  ; 6.645  ; 6.645  ; 6.645  ;
; M1_n        ; U1OE_n        ;        ; 6.542  ; 6.542  ;        ;
; MREQ_n      ; D[0]          ; 6.573  ; 6.573  ; 6.573  ; 6.573  ;
; MREQ_n      ; D[1]          ; 6.566  ; 6.566  ; 6.566  ; 6.566  ;
; MREQ_n      ; D[2]          ; 6.540  ; 6.540  ; 6.540  ; 6.540  ;
; MREQ_n      ; D[3]          ; 6.404  ; 6.404  ; 6.404  ; 6.404  ;
; MREQ_n      ; D[4]          ; 6.404  ; 6.404  ; 6.404  ; 6.404  ;
; MREQ_n      ; D[5]          ; 6.257  ; 6.257  ; 6.257  ; 6.257  ;
; MREQ_n      ; D[6]          ; 6.228  ; 6.228  ; 6.228  ; 6.228  ;
; MREQ_n      ; D[7]          ; 6.235  ; 6.235  ; 6.235  ; 6.235  ;
; RD_n        ; BUSDIR_n      ; 6.182  ;        ;        ; 6.182  ;
; RD_n        ; D[0]          ; 6.633  ; 6.633  ; 6.633  ; 6.633  ;
; RD_n        ; D[1]          ; 6.626  ; 6.626  ; 6.626  ; 6.626  ;
; RD_n        ; D[2]          ; 6.600  ; 6.600  ; 6.600  ; 6.600  ;
; RD_n        ; D[3]          ; 6.464  ; 6.464  ; 6.464  ; 6.464  ;
; RD_n        ; D[4]          ; 6.464  ; 6.464  ; 6.464  ; 6.464  ;
; RD_n        ; D[5]          ; 6.317  ; 6.317  ; 6.317  ; 6.317  ;
; RD_n        ; D[6]          ; 6.288  ; 6.288  ; 6.288  ; 6.288  ;
; RD_n        ; D[7]          ; 6.295  ; 6.295  ; 6.295  ; 6.295  ;
; RD_n        ; FL_CE_N       ; 6.541  ;        ;        ; 6.541  ;
; RD_n        ; FL_OE_N       ; 5.560  ;        ;        ; 5.560  ;
; RD_n        ; LEDR[7]       ;        ; 6.884  ; 6.884  ;        ;
; RD_n        ; U1OE_n        ; 6.659  ;        ;        ; 6.659  ;
; RESET_n     ; LEDR[9]       ;        ; 6.071  ; 6.071  ;        ;
; RESET_n     ; WAIT_n        ; 6.671  ; 6.241  ; 6.241  ; 6.671  ;
; SLTSL_n     ; D[0]          ; 7.539  ; 7.539  ; 7.539  ; 7.539  ;
; SLTSL_n     ; D[1]          ; 7.532  ; 7.532  ; 7.532  ; 7.532  ;
; SLTSL_n     ; D[2]          ; 7.075  ; 7.075  ; 7.075  ; 7.075  ;
; SLTSL_n     ; D[3]          ; 7.370  ; 7.370  ; 7.370  ; 7.370  ;
; SLTSL_n     ; D[4]          ; 7.352  ; 7.352  ; 7.352  ; 7.352  ;
; SLTSL_n     ; D[5]          ; 6.792  ; 6.792  ; 6.792  ; 6.792  ;
; SLTSL_n     ; D[6]          ; 6.992  ; 6.992  ; 6.992  ; 6.992  ;
; SLTSL_n     ; D[7]          ; 6.681  ; 6.681  ; 6.681  ; 6.681  ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.716  ; 7.716  ; 7.716  ; 7.716  ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.574  ; 7.574  ; 7.574  ; 7.574  ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.714  ; 7.714  ; 7.714  ; 7.714  ;
; SLTSL_n     ; FL_ADDR[17]   ; 8.080  ;        ;        ; 8.080  ;
; SLTSL_n     ; FL_CE_N       ; 7.798  ; 8.090  ; 8.090  ; 7.798  ;
; SLTSL_n     ; LEDG[0]       ;        ; 7.300  ; 7.300  ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 6.737  ; 6.737  ;        ;
; SLTSL_n     ; LEDG[3]       ; 7.280  ;        ;        ; 7.280  ;
; SLTSL_n     ; LEDG[4]       ; 7.105  ;        ;        ; 7.105  ;
; SLTSL_n     ; LEDG[5]       ; 7.186  ;        ;        ; 7.186  ;
; SLTSL_n     ; LEDG[6]       ; 7.126  ; 7.155  ; 7.155  ; 7.126  ;
; SLTSL_n     ; LEDG[7]       ;        ; 6.275  ; 6.275  ;        ;
; SLTSL_n     ; LEDR[6]       ;        ; 7.158  ; 7.158  ;        ;
; SLTSL_n     ; LEDR[7]       ;        ; 8.134  ; 8.134  ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 7.894  ; 7.894  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 7.171  ;        ;        ; 7.171  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 8.264  ; 8.264  ; 8.264  ; 8.264  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 8.274  ; 8.274  ; 8.274  ; 8.274  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 8.259  ; 8.259  ; 8.259  ; 8.259  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 8.269  ; 8.269  ; 8.269  ; 8.269  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 8.063  ; 8.063  ; 8.063  ; 8.063  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 8.063  ; 8.063  ; 8.063  ; 8.063  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.916  ; 7.916  ; 7.916  ; 7.916  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 8.040  ; 8.040  ; 8.040  ; 8.040  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 8.066  ; 8.066  ; 8.066  ; 8.066  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 8.066  ; 8.066  ; 8.066  ; 8.066  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 8.067  ; 8.067  ; 8.067  ; 8.067  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 8.059  ; 8.059  ; 8.059  ; 8.059  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 8.079  ; 8.079  ; 8.079  ; 8.079  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 8.077  ; 8.077  ; 8.077  ; 8.077  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 8.077  ; 8.077  ; 8.077  ; 8.077  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 8.065  ; 8.065  ; 8.065  ; 8.065  ;
; SLTSL_n     ; U1OE_n        ; 6.913  ;        ;        ; 6.913  ;
; SRAM_DQ[0]  ; D[0]          ; 7.768  ; 7.768  ; 7.768  ; 7.768  ;
; SRAM_DQ[1]  ; D[1]          ; 7.975  ; 7.975  ; 7.975  ; 7.975  ;
; SRAM_DQ[2]  ; D[2]          ; 7.368  ;        ;        ; 7.368  ;
; SRAM_DQ[3]  ; D[3]          ; 7.238  ; 7.238  ; 7.238  ; 7.238  ;
; SRAM_DQ[4]  ; D[4]          ; 7.422  ; 7.422  ; 7.422  ; 7.422  ;
; SRAM_DQ[5]  ; D[5]          ; 6.976  ; 6.976  ; 6.976  ; 6.976  ;
; SRAM_DQ[6]  ; D[6]          ; 7.050  ; 7.050  ; 7.050  ; 7.050  ;
; SRAM_DQ[7]  ; D[7]          ; 6.851  ; 6.851  ; 6.851  ; 6.851  ;
; SRAM_DQ[8]  ; D[0]          ; 7.727  ; 7.727  ; 7.727  ; 7.727  ;
; SRAM_DQ[9]  ; D[1]          ; 8.342  ; 8.342  ; 8.342  ; 8.342  ;
; SRAM_DQ[10] ; D[2]          ; 7.324  ;        ;        ; 7.324  ;
; SRAM_DQ[11] ; D[3]          ; 7.257  ; 7.257  ; 7.257  ; 7.257  ;
; SRAM_DQ[12] ; D[4]          ; 7.678  ; 7.678  ; 7.678  ; 7.678  ;
; SRAM_DQ[13] ; D[5]          ; 7.077  ;        ;        ; 7.077  ;
; SRAM_DQ[14] ; D[6]          ; 7.040  ;        ;        ; 7.040  ;
; SRAM_DQ[15] ; D[7]          ; 6.888  ;        ;        ; 6.888  ;
; SW[0]       ; D[1]          ;        ; 3.626  ; 3.626  ;        ;
; SW[0]       ; LEDR[0]       ; 2.289  ;        ;        ; 2.289  ;
; SW[1]       ; D[1]          ; 4.100  ; 4.100  ; 4.100  ; 4.100  ;
; SW[1]       ; LEDR[1]       ; 2.423  ;        ;        ; 2.423  ;
; SW[2]       ; D[2]          ;        ; 4.052  ; 4.052  ;        ;
; SW[2]       ; LEDR[2]       ; 2.611  ;        ;        ; 2.611  ;
; SW[3]       ; D[2]          ;        ; 4.375  ; 4.375  ;        ;
; SW[3]       ; LEDR[3]       ; 2.537  ;        ;        ; 2.537  ;
; SW[7]       ; D[1]          ; 3.901  ;        ;        ; 3.901  ;
; SW[8]       ; D[0]          ; 4.670  ; 4.670  ; 4.670  ; 4.670  ;
; SW[8]       ; D[1]          ; 4.663  ; 4.663  ; 4.663  ; 4.663  ;
; SW[8]       ; D[2]          ; 4.637  ; 4.637  ; 4.637  ; 4.637  ;
; SW[8]       ; D[3]          ; 4.501  ; 4.501  ; 4.501  ; 4.501  ;
; SW[8]       ; D[4]          ; 4.501  ; 4.501  ; 4.501  ; 4.501  ;
; SW[8]       ; D[5]          ; 4.354  ; 4.354  ; 4.354  ; 4.354  ;
; SW[8]       ; D[6]          ; 4.325  ; 4.325  ; 4.325  ; 4.325  ;
; SW[8]       ; D[7]          ; 4.332  ; 4.332  ; 4.332  ; 4.332  ;
; SW[8]       ; LEDG[1]       ; 3.770  ;        ;        ; 3.770  ;
; SW[8]       ; SRAM_CE_N     ;        ; 4.204  ; 4.204  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 4.423  ; 4.423  ; 4.423  ; 4.423  ;
; SW[8]       ; SRAM_DQ[1]    ; 4.433  ; 4.433  ; 4.433  ; 4.433  ;
; SW[8]       ; SRAM_DQ[2]    ; 4.418  ; 4.418  ; 4.418  ; 4.418  ;
; SW[8]       ; SRAM_DQ[3]    ; 4.428  ; 4.428  ; 4.428  ; 4.428  ;
; SW[8]       ; SRAM_DQ[4]    ; 4.222  ; 4.222  ; 4.222  ; 4.222  ;
; SW[8]       ; SRAM_DQ[5]    ; 4.222  ; 4.222  ; 4.222  ; 4.222  ;
; SW[8]       ; SRAM_DQ[6]    ; 4.075  ; 4.075  ; 4.075  ; 4.075  ;
; SW[8]       ; SRAM_DQ[7]    ; 4.199  ; 4.199  ; 4.199  ; 4.199  ;
; SW[8]       ; SRAM_DQ[8]    ; 4.228  ; 4.228  ; 4.228  ; 4.228  ;
; SW[8]       ; SRAM_DQ[9]    ; 4.228  ; 4.228  ; 4.228  ; 4.228  ;
; SW[8]       ; SRAM_DQ[10]   ; 4.229  ; 4.229  ; 4.229  ; 4.229  ;
; SW[8]       ; SRAM_DQ[11]   ; 4.221  ; 4.221  ; 4.221  ; 4.221  ;
; SW[8]       ; SRAM_DQ[12]   ; 4.241  ; 4.241  ; 4.241  ; 4.241  ;
; SW[8]       ; SRAM_DQ[13]   ; 4.239  ; 4.239  ; 4.239  ; 4.239  ;
; SW[8]       ; SRAM_DQ[14]   ; 4.239  ; 4.239  ; 4.239  ; 4.239  ;
; SW[8]       ; SRAM_DQ[15]   ; 4.227  ; 4.227  ; 4.227  ; 4.227  ;
; SW[9]       ; D[0]          ; 4.261  ; 4.261  ; 4.261  ; 4.261  ;
; SW[9]       ; D[1]          ; 4.900  ; 4.900  ; 4.900  ; 4.900  ;
; SW[9]       ; D[2]          ; 4.874  ; 4.874  ; 4.874  ; 4.874  ;
; SW[9]       ; D[3]          ; 4.738  ; 4.738  ; 4.738  ; 4.738  ;
; SW[9]       ; D[4]          ; 4.738  ; 4.738  ; 4.738  ; 4.738  ;
; SW[9]       ; D[5]          ; 4.591  ; 4.591  ; 4.591  ; 4.591  ;
; SW[9]       ; D[6]          ; 4.562  ; 4.562  ; 4.562  ; 4.562  ;
; SW[9]       ; D[7]          ; 4.569  ; 4.569  ; 4.569  ; 4.569  ;
; SW[9]       ; FL_ADDR[14]   ; 5.063  ; 5.063  ; 5.063  ; 5.063  ;
; SW[9]       ; FL_ADDR[15]   ; 4.921  ; 4.921  ; 4.921  ; 4.921  ;
; SW[9]       ; FL_ADDR[16]   ; 5.061  ; 5.061  ; 5.061  ; 5.061  ;
; SW[9]       ; FL_ADDR[17]   ;        ; 5.545  ; 5.545  ;        ;
; SW[9]       ; FL_CE_N       ; 5.437  ; 5.145  ; 5.145  ; 5.437  ;
; SW[9]       ; LEDG[0]       ; 4.647  ;        ;        ; 4.647  ;
; SW[9]       ; LEDG[1]       ; 4.105  ;        ;        ; 4.105  ;
; SW[9]       ; LEDG[3]       ;        ; 4.627  ; 4.627  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.452  ; 4.452  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 4.584  ; 4.584  ;        ;
; SW[9]       ; LEDG[6]       ; 4.620  ; 4.473  ; 4.473  ; 4.620  ;
; SW[9]       ; LEDG[7]       ; 3.622  ;        ;        ; 3.622  ;
; SW[9]       ; LEDR[6]       ; 4.623  ;        ;        ; 4.623  ;
; SW[9]       ; LEDR[7]       ; 5.599  ;        ;        ; 5.599  ;
; SW[9]       ; LEDR[8]       ; 5.241  ;        ;        ; 5.241  ;
; SW[9]       ; SRAM_CE_N     ;        ; 4.539  ; 4.539  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.611  ; 5.611  ; 5.611  ; 5.611  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.621  ; 5.621  ; 5.621  ; 5.621  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.606  ; 5.606  ; 5.606  ; 5.606  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.616  ; 5.616  ; 5.616  ; 5.616  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.410  ; 5.410  ; 5.410  ; 5.410  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.410  ; 5.410  ; 5.410  ; 5.410  ;
; SW[9]       ; SRAM_DQ[6]    ; 5.263  ; 5.263  ; 5.263  ; 5.263  ;
; SW[9]       ; SRAM_DQ[7]    ; 5.387  ; 5.387  ; 5.387  ; 5.387  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.413  ; 5.413  ; 5.413  ; 5.413  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.413  ; 5.413  ; 5.413  ; 5.413  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.414  ; 5.414  ; 5.414  ; 5.414  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.406  ; 5.406  ; 5.406  ; 5.406  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.426  ; 5.426  ; 5.426  ; 5.426  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.424  ; 5.424  ; 5.424  ; 5.424  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.424  ; 5.424  ; 5.424  ; 5.424  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.412  ; 5.412  ; 5.412  ; 5.412  ;
; SW[9]       ; U1OE_n        ;        ; 4.260  ; 4.260  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.953  ; 6.953  ; 6.953  ; 6.953  ;
; WR_n        ; SRAM_DQ[1]    ; 6.963  ; 6.963  ; 6.963  ; 6.963  ;
; WR_n        ; SRAM_DQ[2]    ; 6.948  ; 6.948  ; 6.948  ; 6.948  ;
; WR_n        ; SRAM_DQ[3]    ; 6.958  ; 6.958  ; 6.958  ; 6.958  ;
; WR_n        ; SRAM_DQ[4]    ; 6.752  ; 6.752  ; 6.752  ; 6.752  ;
; WR_n        ; SRAM_DQ[5]    ; 6.752  ; 6.752  ; 6.752  ; 6.752  ;
; WR_n        ; SRAM_DQ[6]    ; 6.605  ; 6.605  ; 6.605  ; 6.605  ;
; WR_n        ; SRAM_DQ[7]    ; 6.729  ; 6.729  ; 6.729  ; 6.729  ;
; WR_n        ; SRAM_DQ[8]    ; 6.758  ; 6.758  ; 6.758  ; 6.758  ;
; WR_n        ; SRAM_DQ[9]    ; 6.758  ; 6.758  ; 6.758  ; 6.758  ;
; WR_n        ; SRAM_DQ[10]   ; 6.759  ; 6.759  ; 6.759  ; 6.759  ;
; WR_n        ; SRAM_DQ[11]   ; 6.751  ; 6.751  ; 6.751  ; 6.751  ;
; WR_n        ; SRAM_DQ[12]   ; 6.771  ; 6.771  ; 6.771  ; 6.771  ;
; WR_n        ; SRAM_DQ[13]   ; 6.769  ; 6.769  ; 6.769  ; 6.769  ;
; WR_n        ; SRAM_DQ[14]   ; 6.769  ; 6.769  ; 6.769  ; 6.769  ;
; WR_n        ; SRAM_DQ[15]   ; 6.757  ; 6.757  ; 6.757  ; 6.757  ;
; WR_n        ; SRAM_WE_N     ; 5.586  ;        ;        ; 5.586  ;
; WR_n        ; U1OE_n        ; 6.945  ;        ;        ; 6.945  ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 7.611 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 7.956 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 7.949 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 7.923 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 7.787 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 7.787 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 7.640 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 7.611 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 7.618 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.529 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.877 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.887 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.872 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.882 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.676 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.676 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.529 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.653 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.679 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.679 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.680 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.672 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.692 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.690 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.690 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.678 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 8.008 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 8.353 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 8.346 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 8.320 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.184 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.184 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 8.037 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 8.008 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 8.015 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 8.012 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 8.360 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 8.370 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 8.355 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 8.365 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 8.159 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 8.159 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 8.012 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 8.136 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 8.159 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 8.159 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 8.160 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 8.152 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 8.172 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 8.170 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 8.170 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 8.158 ;      ; Fall       ; A[2]            ;
; WAIT_n       ; clock_i    ; 4.501 ;      ; Rise       ; clock_i         ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 4.740 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.085 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 5.078 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.052 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.916 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.916 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.769 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.740 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.747 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.529 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.877 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.887 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.872 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.882 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.676 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.676 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.529 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.653 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.679 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.679 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.680 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.672 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.692 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.690 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.690 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.678 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 4.740 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.085 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 5.078 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.052 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.916 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.916 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.769 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.740 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.747 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.529 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.877 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.887 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.872 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.882 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.676 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.676 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.529 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.653 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.679 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.679 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.680 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.672 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.692 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.690 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.690 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.678 ;      ; Fall       ; A[2]            ;
; WAIT_n       ; clock_i    ; 4.501 ;      ; Rise       ; clock_i         ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 7.611     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 7.956     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 7.949     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 7.923     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 7.787     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 7.787     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 7.640     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 7.611     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 7.618     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.529     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.877     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.887     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.872     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.882     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.676     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.676     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.529     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.653     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.679     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.679     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.680     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.672     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.692     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.690     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.690     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.678     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 8.008     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 8.353     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 8.346     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 8.320     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.184     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.184     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 8.037     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 8.008     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 8.015     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 8.012     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 8.360     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 8.370     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 8.355     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 8.365     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 8.159     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 8.159     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 8.012     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 8.136     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 8.159     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 8.159     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 8.160     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 8.152     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 8.172     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 8.170     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 8.170     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 8.158     ;           ; Fall       ; A[2]            ;
; WAIT_n       ; clock_i    ; 4.501     ;           ; Rise       ; clock_i         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 4.740     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.085     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 5.078     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.052     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.916     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.916     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.769     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.740     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.747     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.529     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.877     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.887     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.872     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.882     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.676     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.676     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.529     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.653     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.679     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.679     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.680     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.672     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.692     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.690     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.690     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.678     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 4.740     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.085     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 5.078     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.052     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.916     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.916     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.769     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.740     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.747     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.529     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.877     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.887     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.872     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.882     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.676     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.676     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.529     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.653     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.679     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.679     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.680     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.672     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.692     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.690     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.690     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.678     ;           ; Fall       ; A[2]            ;
; WAIT_n       ; clock_i    ; 4.501     ;           ; Rise       ; clock_i         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -8.514   ; -13.027 ; -0.429   ; -5.153  ; -3.106              ;
;  A[2]            ; -2.857   ; -13.027 ; 2.528    ; -5.153  ; -3.106              ;
;  CLOCK_50        ; 1.343    ; -1.864  ; N/A      ; N/A     ; -1.631              ;
;  clock_i         ; -8.514   ; -0.182  ; -0.429   ; 0.586   ; -0.611              ;
;  sd_sel_q[0]     ; -0.504   ; -0.141  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS  ; -236.581 ; -96.391 ; -0.429   ; -42.371 ; -175.536            ;
;  A[2]            ; -11.444  ; -94.386 ; 0.000    ; -42.371 ; -115.249            ;
;  CLOCK_50        ; 0.000    ; -1.864  ; N/A      ; N/A     ; -2.853              ;
;  clock_i         ; -224.633 ; -0.182  ; -0.429   ; 0.000   ; -57.434             ;
;  sd_sel_q[0]     ; -0.504   ; -0.141  ; N/A      ; N/A     ; 0.000               ;
+------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 1.624  ; 1.624  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.624  ; 1.624  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 3.042  ; 3.042  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.042  ; 3.042  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 2.709  ; 2.709  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.559  ; 1.559  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.084 ; -0.084 ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.197 ; -1.197 ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.197 ; -1.197 ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; -1.023 ; -1.023 ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -4.051 ; -4.051 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -4.052 ; -4.052 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -4.051 ; -4.051 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 6.522  ; 6.522  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 4.093  ; 4.093  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 4.448  ; 4.448  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.511  ; 0.511  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 4.523  ; 4.523  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 5.043  ; 5.043  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 5.170  ; 5.170  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 5.985  ; 5.985  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 6.522  ; 6.522  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 3.118  ; 3.118  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.118  ; 3.118  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 2.452  ; 2.452  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.793  ; 2.793  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 2.352  ; 2.352  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 2.867  ; 2.867  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 2.083  ; 2.083  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 1.928  ; 1.928  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 2.316  ; 2.316  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.363 ; -1.363 ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.363 ; -1.363 ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; -0.685 ; -0.685 ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; -1.189 ; -1.189 ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -4.218 ; -4.218 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -4.218 ; -4.218 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -4.228 ; -4.228 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 12.157 ; 12.157 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 9.043  ; 9.043  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 9.012  ; 9.012  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 3.931  ; 3.931  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 7.814  ; 7.814  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 10.065 ; 10.065 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 10.192 ; 10.192 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 11.007 ; 11.007 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 11.544 ; 11.544 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 11.020 ; 11.020 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 11.628 ; 11.628 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 11.259 ; 11.259 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 11.730 ; 11.730 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 11.182 ; 11.182 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 12.157 ; 12.157 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 11.108 ; 11.108 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 8.632  ; 8.632  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 5.679  ; 5.679  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 5.498  ; 5.498  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 5.476  ; 5.476  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 5.679  ; 5.679  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 5.253  ; 5.253  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 5.148  ; 5.148  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 4.683  ; 4.683  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 4.873  ; 4.873  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 4.625  ; 4.625  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 7.834  ; 7.834  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 7.834  ; 7.834  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; 8.216  ; 8.216  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 9.669  ; 9.669  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 4.833  ; 4.833  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 4.833  ; 4.833  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 7.079  ; 7.079  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; 7.349  ; 7.349  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; 7.531  ; 7.531  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 1.252  ; 1.252  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.252  ; 1.252  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 1.842  ; 1.842  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 1.303  ; 1.303  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 1.692  ; 1.692  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.842  ; 1.842  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 1.310  ; 1.310  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 6.429  ; 6.429  ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 6.429  ; 6.429  ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 6.047  ; 6.047  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 11.402 ; 11.402 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 11.310 ; 11.310 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 11.402 ; 11.402 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 0.504  ; 0.504  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -1.717 ; -1.717 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -1.853 ; -1.853 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.504  ; 0.504  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -1.844 ; -1.844 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -1.963 ; -1.963 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -2.024 ; -2.024 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -2.361 ; -2.361 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -2.588 ; -2.588 ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 3.703  ; 3.703  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 2.330  ; 2.330  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.159  ; 3.159  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.615  ; 2.615  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 2.874  ; 2.874  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 2.880  ; 2.880  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 3.633  ; 3.633  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 3.703  ; 3.703  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 3.105  ; 3.105  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 6.920  ; 6.920  ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 6.920  ; 6.920  ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 2.989  ; 2.989  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; 6.538  ; 6.538  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 11.893 ; 11.893 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 11.782 ; 11.782 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 11.893 ; 11.893 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -0.939 ; -0.939 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -3.559 ; -3.559 ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -3.725 ; -3.725 ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -0.939 ; -0.939 ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -3.239 ; -3.239 ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -3.948 ; -3.948 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -4.009 ; -4.009 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -4.346 ; -4.346 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -4.573 ; -4.573 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -4.335 ; -4.335 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -4.593 ; -4.593 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -4.481 ; -4.481 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -4.639 ; -4.639 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -4.435 ; -4.435 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -4.947 ; -4.947 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -4.076 ; -4.076 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -3.017 ; -3.017 ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -2.073 ; -2.073 ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -2.498 ; -2.498 ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -2.463 ; -2.463 ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -2.569 ; -2.569 ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -2.396 ; -2.396 ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -2.320 ; -2.320 ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -2.121 ; -2.121 ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -2.182 ; -2.182 ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -2.073 ; -2.073 ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -2.681 ; -2.681 ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -2.681 ; -2.681 ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; -2.855 ; -2.855 ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -3.211 ; -3.211 ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -0.676 ; -0.676 ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -0.676 ; -0.676 ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -3.117 ; -3.117 ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; -3.371 ; -3.371 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; -3.455 ; -3.455 ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 10.097 ; 10.097 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 21.407 ; 21.407 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 21.407 ; 21.407 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 21.241 ; 21.241 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 19.704 ; 19.704 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 19.523 ; 19.523 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 19.828 ; 19.828 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 20.325 ; 20.325 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 20.609 ; 20.609 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 20.104 ; 20.104 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 17.775 ; 17.775 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 16.930 ; 16.930 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 17.115 ; 17.115 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 16.930 ; 16.930 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 17.775 ; 17.775 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 17.693 ; 17.693 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 14.823 ; 14.823 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 14.805 ; 14.805 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 13.389 ; 13.389 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 13.899 ; 13.899 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 13.921 ; 13.921 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 14.823 ; 14.823 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 13.910 ; 13.910 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 14.732 ; 14.732 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 15.713 ; 15.713 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 15.165 ; 15.165 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 15.713 ; 15.713 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 15.710 ; 15.710 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 14.802 ; 14.802 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 15.116 ; 15.116 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 15.188 ; 15.188 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 15.539 ; 15.539 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 12.169 ; 12.169 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 9.734  ; 9.734  ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 12.169 ; 12.169 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 8.587  ; 8.587  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 9.698  ; 9.698  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 10.843 ; 10.843 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 11.190 ; 11.190 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 9.695  ; 9.695  ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 16.067 ; 16.067 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 12.218 ; 12.218 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 10.603 ; 10.603 ; Rise       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 16.067 ; 16.067 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 13.908 ; 13.908 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 12.218 ; 12.218 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 10.949 ; 10.949 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.949 ; 10.949 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 12.964 ; 12.964 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.743  ; 9.743  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 10.097 ; 10.097 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 23.902 ; 23.902 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 23.084 ; 23.084 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 23.902 ; 23.902 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 21.887 ; 21.887 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 22.946 ; 22.946 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 23.077 ; 23.077 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 21.598 ; 21.598 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 22.064 ; 22.064 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 21.377 ; 21.377 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 16.939 ; 16.939 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 14.237 ; 14.237 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 13.828 ; 13.828 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 14.232 ; 14.232 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 16.939 ; 16.939 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 16.934 ; 16.934 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 13.084 ; 13.084 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 12.850 ; 12.850 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 12.347 ; 12.347 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 12.308 ; 12.308 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 13.084 ; 13.084 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 12.335 ; 12.335 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 12.630 ; 12.630 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 12.625 ; 12.625 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 13.137 ; 13.137 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 12.073 ; 12.073 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 12.525 ; 12.525 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 12.052 ; 12.052 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 13.088 ; 13.088 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 12.278 ; 12.278 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 12.761 ; 12.761 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 13.137 ; 13.137 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 15.852 ; 15.852 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 13.232 ; 13.232 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 15.852 ; 15.852 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 8.587  ; 8.587  ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 13.196 ; 13.196 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 14.448 ; 14.448 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 14.978 ; 14.978 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 14.883 ; 14.883 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 16.968 ; 16.968 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 14.918 ; 14.918 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 16.968 ; 16.968 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 14.585 ; 14.585 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 17.356 ; 17.356 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.949 ; 10.949 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 15.252 ; 15.252 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 16.637 ; 16.637 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 17.356 ; 17.356 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 16.780 ; 16.780 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 16.647 ; 16.647 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 17.807 ; 17.807 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 18.346 ; 18.346 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.743  ; 9.743  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 14.472 ; 14.472 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 13.878 ; 13.878 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 14.472 ; 14.472 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 14.180 ; 14.180 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 13.165 ; 13.165 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 14.307 ; 14.307 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 9.643  ; 9.643  ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 9.867  ; 9.867  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 9.359  ; 9.359  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 7.726  ; 7.726  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 7.453  ; 7.453  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 7.494  ; 7.494  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 7.756  ; 7.756  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 8.688  ; 8.688  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 8.276  ; 8.276  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 8.688  ; 8.688  ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 8.639  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 5.734  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 5.734  ;        ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;        ; 5.549  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 8.688  ; 8.688  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 8.276  ; 8.276  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 8.688  ; 8.688  ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 8.639  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 5.734  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 5.734  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 5.549  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+----------------+-------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 4.489 ; 4.489 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 4.697 ; 4.697 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 5.522 ; 5.522 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.774 ; 5.774 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 5.163 ; 5.163 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 5.862 ; 5.862 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 5.431 ; 5.431 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.924 ; 4.924 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.697 ; 4.697 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.812 ; 4.812 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.581 ; 4.581 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269 ; 5.269 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.723 ; 4.723 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.581 ; 4.581 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 4.721 ; 4.721 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 5.685 ; 5.685 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.805 ; 4.805 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 5.774 ; 5.774 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 6.408 ; 6.408 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 5.774 ; 5.774 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 5.965 ; 5.965 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 6.057 ; 6.057 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 6.285 ; 6.285 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 5.959 ; 5.959 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 6.273 ; 6.273 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 6.719 ; 6.719 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 6.873 ; 6.873 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 7.157 ; 7.157 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 7.162 ; 7.162 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 6.719 ; 6.719 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 6.827 ; 6.827 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 6.888 ; 6.888 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 7.031 ; 7.031 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 3.873 ; 3.873 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.307 ; 4.307 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 5.263 ; 5.263 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 3.873 ; 3.873 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.287 ; 4.287 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 4.718 ; 4.718 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 4.858 ; 4.858 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 4.275 ; 4.275 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.607 ; 4.607 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 5.250 ; 5.250 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.607 ; 4.607 ; Rise       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 5.947 ; 5.947 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.901 ; 4.901 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 5.334 ; 5.334 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.739 ; 5.739 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739 ; 5.739 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 5.697 ; 5.697 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.264 ; 4.264 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 4.489 ; 4.489 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 4.697 ; 4.697 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 6.023 ; 6.023 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 6.370 ; 6.370 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 5.163 ; 5.163 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 5.862 ; 5.862 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 5.431 ; 5.431 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.924 ; 4.924 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.697 ; 4.697 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.812 ; 4.812 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.581 ; 4.581 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269 ; 5.269 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.723 ; 4.723 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.581 ; 4.581 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 4.721 ; 4.721 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 5.685 ; 5.685 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.805 ; 4.805 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 5.696 ; 5.696 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 5.853 ; 5.853 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 5.696 ; 5.696 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 5.702 ; 5.702 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 5.942 ; 5.942 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 5.701 ; 5.701 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 5.811 ; 5.811 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 5.807 ; 5.807 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 5.727 ; 5.727 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 5.740 ; 5.740 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 5.872 ; 5.872 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 5.727 ; 5.727 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 6.081 ; 6.081 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 5.802 ; 5.802 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 6.012 ; 6.012 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 6.081 ; 6.081 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 3.873 ; 3.873 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.307 ; 4.307 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 5.263 ; 5.263 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 3.873 ; 3.873 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.287 ; 4.287 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 4.718 ; 4.718 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 4.858 ; 4.858 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 4.275 ; 4.275 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.607 ; 4.607 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.607 ; 4.607 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 5.947 ; 5.947 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.901 ; 4.901 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.739 ; 5.739 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739 ; 5.739 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 6.249 ; 6.249 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 6.959 ; 6.959 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 6.773 ; 6.773 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 6.775 ; 6.775 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 5.697 ; 5.697 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 6.731 ; 6.731 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 6.912 ; 6.912 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.264 ; 4.264 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 3.963 ; 3.963 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 5.772 ; 5.772 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 5.627 ; 5.627 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 5.264 ; 5.264 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 5.077 ; 5.077 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 4.758 ; 4.758 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 4.256 ; 4.256 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 3.963 ; 3.963 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 4.156 ; 4.156 ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 4.030 ; 4.030 ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 3.929 ; 3.929 ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 3.969 ; 3.969 ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 4.060 ; 4.060 ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 3.184 ; 3.184 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.184 ; 3.184 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.698 ; 3.698 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 3.663 ;       ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.619 ;       ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.619 ;       ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;       ; 2.479 ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 3.184 ; 3.184 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.184 ; 3.184 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.698 ; 3.698 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;       ; 3.663 ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;       ; 2.619 ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;       ; 2.619 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 2.479 ;       ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 24.669 ; 24.669 ; 24.669 ; 24.669 ;
; A[0]        ; D[1]          ; 24.890 ; 24.890 ; 24.890 ; 24.890 ;
; A[0]        ; D[2]          ; 23.678 ; 23.678 ; 23.678 ; 23.678 ;
; A[0]        ; D[3]          ; 23.331 ; 23.331 ; 23.331 ; 23.331 ;
; A[0]        ; D[4]          ; 24.504 ; 24.504 ; 24.504 ; 24.504 ;
; A[0]        ; D[5]          ; 23.039 ; 23.039 ; 23.039 ; 23.039 ;
; A[0]        ; D[6]          ; 23.323 ; 23.323 ; 23.323 ; 23.323 ;
; A[0]        ; D[7]          ; 22.944 ; 22.944 ; 22.944 ; 22.944 ;
; A[0]        ; FL_ADDR[0]    ; 10.905 ;        ;        ; 10.905 ;
; A[0]        ; FL_ADDR[14]   ; 15.851 ; 15.851 ; 15.851 ; 15.851 ;
; A[0]        ; FL_ADDR[15]   ; 15.442 ; 15.442 ; 15.442 ; 15.442 ;
; A[0]        ; FL_ADDR[16]   ; 15.846 ; 15.846 ; 15.846 ; 15.846 ;
; A[0]        ; FL_ADDR[17]   ; 18.231 ;        ;        ; 18.231 ;
; A[0]        ; FL_CE_N       ; 16.000 ; 18.548 ; 18.548 ; 16.000 ;
; A[0]        ; LEDG[0]       ;        ; 14.846 ; 14.846 ;        ;
; A[0]        ; LEDG[1]       ;        ; 17.281 ; 17.281 ;        ;
; A[0]        ; LEDG[2]       ; 13.699 ;        ;        ; 13.699 ;
; A[0]        ; LEDG[3]       ; 14.810 ;        ;        ; 14.810 ;
; A[0]        ; LEDG[4]       ; 15.955 ;        ;        ; 15.955 ;
; A[0]        ; LEDG[5]       ; 16.302 ;        ;        ; 16.302 ;
; A[0]        ; LEDG[6]       ; 14.807 ;        ;        ; 14.807 ;
; A[0]        ; LEDR[6]       ;        ; 15.715 ; 15.715 ;        ;
; A[0]        ; LEDR[7]       ;        ; 20.629 ; 20.629 ;        ;
; A[0]        ; LEDR[8]       ;        ; 16.199 ; 16.199 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.218 ;        ;        ; 11.218 ;
; A[0]        ; SRAM_CE_N     ; 18.076 ;        ;        ; 18.076 ;
; A[0]        ; SRAM_DQ[0]    ; 18.830 ; 18.830 ; 18.830 ; 18.830 ;
; A[0]        ; SRAM_DQ[1]    ; 18.840 ; 18.840 ; 18.840 ; 18.840 ;
; A[0]        ; SRAM_DQ[2]    ; 18.824 ; 18.824 ; 18.824 ; 18.824 ;
; A[0]        ; SRAM_DQ[3]    ; 18.834 ; 18.834 ; 18.834 ; 18.834 ;
; A[0]        ; SRAM_DQ[4]    ; 18.284 ; 18.284 ; 18.284 ; 18.284 ;
; A[0]        ; SRAM_DQ[5]    ; 18.284 ; 18.284 ; 18.284 ; 18.284 ;
; A[0]        ; SRAM_DQ[6]    ; 17.946 ; 17.946 ; 17.946 ; 17.946 ;
; A[0]        ; SRAM_DQ[7]    ; 18.254 ; 18.254 ; 18.254 ; 18.254 ;
; A[0]        ; SRAM_DQ[8]    ; 18.216 ; 18.216 ; 18.216 ; 18.216 ;
; A[0]        ; SRAM_DQ[9]    ; 18.216 ; 18.216 ; 18.216 ; 18.216 ;
; A[0]        ; SRAM_DQ[10]   ; 18.219 ; 18.219 ; 18.219 ; 18.219 ;
; A[0]        ; SRAM_DQ[11]   ; 18.211 ; 18.211 ; 18.211 ; 18.211 ;
; A[0]        ; SRAM_DQ[12]   ; 18.231 ; 18.231 ; 18.231 ; 18.231 ;
; A[0]        ; SRAM_DQ[13]   ; 18.229 ; 18.229 ; 18.229 ; 18.229 ;
; A[0]        ; SRAM_DQ[14]   ; 18.229 ; 18.229 ; 18.229 ; 18.229 ;
; A[0]        ; SRAM_DQ[15]   ; 18.216 ; 18.216 ; 18.216 ; 18.216 ;
; A[1]        ; D[0]          ; 24.638 ; 24.638 ; 24.638 ; 24.638 ;
; A[1]        ; D[1]          ; 24.859 ; 24.859 ; 24.859 ; 24.859 ;
; A[1]        ; D[2]          ; 24.152 ; 24.152 ; 24.152 ; 24.152 ;
; A[1]        ; D[3]          ; 23.805 ; 23.805 ; 23.805 ; 23.805 ;
; A[1]        ; D[4]          ; 24.473 ; 24.473 ; 24.473 ; 24.473 ;
; A[1]        ; D[5]          ; 23.450 ; 23.450 ; 23.450 ; 23.450 ;
; A[1]        ; D[6]          ; 23.409 ; 23.409 ; 23.409 ; 23.409 ;
; A[1]        ; D[7]          ; 23.418 ; 23.418 ; 23.418 ; 23.418 ;
; A[1]        ; FL_ADDR[1]    ; 10.766 ;        ;        ; 10.766 ;
; A[1]        ; FL_ADDR[14]   ; 15.820 ; 15.820 ; 15.820 ; 15.820 ;
; A[1]        ; FL_ADDR[15]   ; 15.411 ; 15.411 ; 15.411 ; 15.411 ;
; A[1]        ; FL_ADDR[16]   ; 15.815 ; 15.815 ; 15.815 ; 15.815 ;
; A[1]        ; FL_ADDR[17]   ; 18.200 ;        ;        ; 18.200 ;
; A[1]        ; FL_CE_N       ; 15.969 ; 18.517 ; 18.517 ; 15.969 ;
; A[1]        ; LEDG[0]       ;        ; 14.815 ; 14.815 ;        ;
; A[1]        ; LEDG[1]       ;        ; 17.250 ; 17.250 ;        ;
; A[1]        ; LEDG[2]       ; 13.668 ;        ;        ; 13.668 ;
; A[1]        ; LEDG[3]       ; 14.779 ;        ;        ; 14.779 ;
; A[1]        ; LEDG[4]       ; 15.924 ;        ;        ; 15.924 ;
; A[1]        ; LEDG[5]       ; 16.271 ;        ;        ; 16.271 ;
; A[1]        ; LEDG[6]       ; 14.776 ;        ;        ; 14.776 ;
; A[1]        ; LEDR[6]       ;        ; 15.684 ; 15.684 ;        ;
; A[1]        ; LEDR[7]       ;        ; 21.103 ; 21.103 ;        ;
; A[1]        ; LEDR[8]       ;        ; 16.168 ; 16.168 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.298 ;        ;        ; 11.298 ;
; A[1]        ; SRAM_CE_N     ; 18.045 ;        ;        ; 18.045 ;
; A[1]        ; SRAM_DQ[0]    ; 18.799 ; 18.799 ; 18.799 ; 18.799 ;
; A[1]        ; SRAM_DQ[1]    ; 18.809 ; 18.809 ; 18.809 ; 18.809 ;
; A[1]        ; SRAM_DQ[2]    ; 18.793 ; 18.793 ; 18.793 ; 18.793 ;
; A[1]        ; SRAM_DQ[3]    ; 18.803 ; 18.803 ; 18.803 ; 18.803 ;
; A[1]        ; SRAM_DQ[4]    ; 18.253 ; 18.253 ; 18.253 ; 18.253 ;
; A[1]        ; SRAM_DQ[5]    ; 18.253 ; 18.253 ; 18.253 ; 18.253 ;
; A[1]        ; SRAM_DQ[6]    ; 17.915 ; 17.915 ; 17.915 ; 17.915 ;
; A[1]        ; SRAM_DQ[7]    ; 18.223 ; 18.223 ; 18.223 ; 18.223 ;
; A[1]        ; SRAM_DQ[8]    ; 18.185 ; 18.185 ; 18.185 ; 18.185 ;
; A[1]        ; SRAM_DQ[9]    ; 18.185 ; 18.185 ; 18.185 ; 18.185 ;
; A[1]        ; SRAM_DQ[10]   ; 18.188 ; 18.188 ; 18.188 ; 18.188 ;
; A[1]        ; SRAM_DQ[11]   ; 18.180 ; 18.180 ; 18.180 ; 18.180 ;
; A[1]        ; SRAM_DQ[12]   ; 18.200 ; 18.200 ; 18.200 ; 18.200 ;
; A[1]        ; SRAM_DQ[13]   ; 18.198 ; 18.198 ; 18.198 ; 18.198 ;
; A[1]        ; SRAM_DQ[14]   ; 18.198 ; 18.198 ; 18.198 ; 18.198 ;
; A[1]        ; SRAM_DQ[15]   ; 18.185 ; 18.185 ; 18.185 ; 18.185 ;
; A[3]        ; BUSDIR_n      ;        ; 13.963 ; 13.963 ;        ;
; A[3]        ; D[0]          ; 23.440 ; 23.440 ; 23.440 ; 23.440 ;
; A[3]        ; D[1]          ; 23.661 ; 23.661 ; 23.661 ; 23.661 ;
; A[3]        ; D[2]          ; 23.003 ; 23.003 ; 23.003 ; 23.003 ;
; A[3]        ; D[3]          ; 22.656 ; 22.656 ; 22.656 ; 22.656 ;
; A[3]        ; D[4]          ; 23.275 ; 23.275 ; 23.275 ; 23.275 ;
; A[3]        ; D[5]          ; 22.301 ; 22.301 ; 22.301 ; 22.301 ;
; A[3]        ; D[6]          ; 22.260 ; 22.260 ; 22.260 ; 22.260 ;
; A[3]        ; D[7]          ; 22.269 ; 22.269 ; 22.269 ; 22.269 ;
; A[3]        ; FL_ADDR[3]    ; 9.568  ;        ;        ; 9.568  ;
; A[3]        ; FL_ADDR[14]   ; 14.622 ; 14.622 ; 14.622 ; 14.622 ;
; A[3]        ; FL_ADDR[15]   ; 14.213 ; 14.213 ; 14.213 ; 14.213 ;
; A[3]        ; FL_ADDR[16]   ; 14.617 ; 14.617 ; 14.617 ; 14.617 ;
; A[3]        ; FL_ADDR[17]   ; 17.002 ;        ;        ; 17.002 ;
; A[3]        ; FL_CE_N       ; 14.771 ; 17.319 ; 17.319 ; 14.771 ;
; A[3]        ; LEDG[0]       ;        ; 13.617 ; 13.617 ;        ;
; A[3]        ; LEDG[1]       ;        ; 16.052 ; 16.052 ;        ;
; A[3]        ; LEDG[2]       ; 12.470 ;        ;        ; 12.470 ;
; A[3]        ; LEDG[3]       ; 13.581 ;        ;        ; 13.581 ;
; A[3]        ; LEDG[4]       ; 14.726 ;        ;        ; 14.726 ;
; A[3]        ; LEDG[5]       ; 15.073 ;        ;        ; 15.073 ;
; A[3]        ; LEDG[6]       ; 13.578 ;        ;        ; 13.578 ;
; A[3]        ; LEDR[6]       ;        ; 14.486 ; 14.486 ;        ;
; A[3]        ; LEDR[7]       ;        ; 19.954 ; 19.954 ;        ;
; A[3]        ; LEDR[8]       ;        ; 14.970 ; 14.970 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.928 ;        ;        ; 10.928 ;
; A[3]        ; SRAM_CE_N     ; 16.847 ;        ;        ; 16.847 ;
; A[3]        ; SRAM_DQ[0]    ; 17.601 ; 17.601 ; 17.601 ; 17.601 ;
; A[3]        ; SRAM_DQ[1]    ; 17.611 ; 17.611 ; 17.611 ; 17.611 ;
; A[3]        ; SRAM_DQ[2]    ; 17.595 ; 17.595 ; 17.595 ; 17.595 ;
; A[3]        ; SRAM_DQ[3]    ; 17.605 ; 17.605 ; 17.605 ; 17.605 ;
; A[3]        ; SRAM_DQ[4]    ; 17.055 ; 17.055 ; 17.055 ; 17.055 ;
; A[3]        ; SRAM_DQ[5]    ; 17.055 ; 17.055 ; 17.055 ; 17.055 ;
; A[3]        ; SRAM_DQ[6]    ; 16.717 ; 16.717 ; 16.717 ; 16.717 ;
; A[3]        ; SRAM_DQ[7]    ; 17.025 ; 17.025 ; 17.025 ; 17.025 ;
; A[3]        ; SRAM_DQ[8]    ; 16.987 ; 16.987 ; 16.987 ; 16.987 ;
; A[3]        ; SRAM_DQ[9]    ; 16.987 ; 16.987 ; 16.987 ; 16.987 ;
; A[3]        ; SRAM_DQ[10]   ; 16.990 ; 16.990 ; 16.990 ; 16.990 ;
; A[3]        ; SRAM_DQ[11]   ; 16.982 ; 16.982 ; 16.982 ; 16.982 ;
; A[3]        ; SRAM_DQ[12]   ; 17.002 ; 17.002 ; 17.002 ; 17.002 ;
; A[3]        ; SRAM_DQ[13]   ; 17.000 ; 17.000 ; 17.000 ; 17.000 ;
; A[3]        ; SRAM_DQ[14]   ; 17.000 ; 17.000 ; 17.000 ; 17.000 ;
; A[3]        ; SRAM_DQ[15]   ; 16.987 ; 16.987 ; 16.987 ; 16.987 ;
; A[3]        ; U1OE_n        ;        ; 13.609 ; 13.609 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 17.046 ; 17.046 ;        ;
; A[4]        ; D[0]          ; 25.331 ; 25.331 ; 25.331 ; 25.331 ;
; A[4]        ; D[1]          ; 25.552 ; 25.552 ; 25.552 ; 25.552 ;
; A[4]        ; D[2]          ; 25.241 ; 25.241 ; 25.241 ; 25.241 ;
; A[4]        ; D[3]          ; 24.894 ; 24.894 ; 24.894 ; 24.894 ;
; A[4]        ; D[4]          ; 25.166 ; 25.166 ; 25.166 ; 25.166 ;
; A[4]        ; D[5]          ; 24.539 ; 24.539 ; 24.539 ; 24.539 ;
; A[4]        ; D[6]          ; 24.498 ; 24.498 ; 24.498 ; 24.498 ;
; A[4]        ; D[7]          ; 24.507 ; 24.507 ; 24.507 ; 24.507 ;
; A[4]        ; FL_ADDR[4]    ; 10.165 ;        ;        ; 10.165 ;
; A[4]        ; FL_ADDR[14]   ; 16.873 ; 16.873 ; 16.873 ; 16.873 ;
; A[4]        ; FL_ADDR[15]   ; 16.464 ; 16.464 ; 16.464 ; 16.464 ;
; A[4]        ; FL_ADDR[16]   ; 16.868 ; 16.868 ; 16.868 ; 16.868 ;
; A[4]        ; FL_ADDR[17]   ; 18.893 ;        ;        ; 18.893 ;
; A[4]        ; FL_CE_N       ; 17.022 ; 19.570 ; 19.570 ; 17.022 ;
; A[4]        ; LEDG[0]       ;        ; 15.868 ; 15.868 ;        ;
; A[4]        ; LEDG[1]       ;        ; 17.943 ; 17.943 ;        ;
; A[4]        ; LEDG[2]       ; 14.721 ;        ;        ; 14.721 ;
; A[4]        ; LEDG[3]       ; 15.832 ;        ;        ; 15.832 ;
; A[4]        ; LEDG[4]       ; 16.977 ;        ;        ; 16.977 ;
; A[4]        ; LEDG[5]       ; 17.324 ;        ;        ; 17.324 ;
; A[4]        ; LEDG[6]       ; 15.829 ;        ;        ; 15.829 ;
; A[4]        ; LEDR[6]       ; 13.371 ; 16.737 ; 16.737 ; 13.371 ;
; A[4]        ; LEDR[7]       ; 22.192 ; 19.346 ; 19.346 ; 22.192 ;
; A[4]        ; LEDR[8]       ;        ; 17.221 ; 17.221 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.498 ;        ;        ; 10.498 ;
; A[4]        ; SRAM_CE_N     ; 18.738 ;        ;        ; 18.738 ;
; A[4]        ; SRAM_DQ[0]    ; 19.852 ; 19.852 ; 19.852 ; 19.852 ;
; A[4]        ; SRAM_DQ[1]    ; 19.862 ; 19.862 ; 19.862 ; 19.862 ;
; A[4]        ; SRAM_DQ[2]    ; 19.846 ; 19.846 ; 19.846 ; 19.846 ;
; A[4]        ; SRAM_DQ[3]    ; 19.856 ; 19.856 ; 19.856 ; 19.856 ;
; A[4]        ; SRAM_DQ[4]    ; 19.306 ; 19.306 ; 19.306 ; 19.306 ;
; A[4]        ; SRAM_DQ[5]    ; 19.306 ; 19.306 ; 19.306 ; 19.306 ;
; A[4]        ; SRAM_DQ[6]    ; 18.968 ; 18.968 ; 18.968 ; 18.968 ;
; A[4]        ; SRAM_DQ[7]    ; 19.276 ; 19.276 ; 19.276 ; 19.276 ;
; A[4]        ; SRAM_DQ[8]    ; 19.238 ; 19.238 ; 19.238 ; 19.238 ;
; A[4]        ; SRAM_DQ[9]    ; 19.238 ; 19.238 ; 19.238 ; 19.238 ;
; A[4]        ; SRAM_DQ[10]   ; 19.241 ; 19.241 ; 19.241 ; 19.241 ;
; A[4]        ; SRAM_DQ[11]   ; 19.233 ; 19.233 ; 19.233 ; 19.233 ;
; A[4]        ; SRAM_DQ[12]   ; 19.253 ; 19.253 ; 19.253 ; 19.253 ;
; A[4]        ; SRAM_DQ[13]   ; 19.251 ; 19.251 ; 19.251 ; 19.251 ;
; A[4]        ; SRAM_DQ[14]   ; 19.251 ; 19.251 ; 19.251 ; 19.251 ;
; A[4]        ; SRAM_DQ[15]   ; 19.238 ; 19.238 ; 19.238 ; 19.238 ;
; A[4]        ; U1OE_n        ;        ; 16.692 ; 16.692 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 17.173 ; 17.173 ;        ;
; A[5]        ; D[0]          ; 25.458 ; 25.458 ; 25.458 ; 25.458 ;
; A[5]        ; D[1]          ; 25.679 ; 25.679 ; 25.679 ; 25.679 ;
; A[5]        ; D[2]          ; 25.368 ; 25.368 ; 25.368 ; 25.368 ;
; A[5]        ; D[3]          ; 25.021 ; 25.021 ; 25.021 ; 25.021 ;
; A[5]        ; D[4]          ; 25.293 ; 25.293 ; 25.293 ; 25.293 ;
; A[5]        ; D[5]          ; 24.666 ; 24.666 ; 24.666 ; 24.666 ;
; A[5]        ; D[6]          ; 24.625 ; 24.625 ; 24.625 ; 24.625 ;
; A[5]        ; D[7]          ; 24.634 ; 24.634 ; 24.634 ; 24.634 ;
; A[5]        ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]        ; FL_ADDR[14]   ; 17.000 ; 17.000 ; 17.000 ; 17.000 ;
; A[5]        ; FL_ADDR[15]   ; 16.591 ; 16.591 ; 16.591 ; 16.591 ;
; A[5]        ; FL_ADDR[16]   ; 16.995 ; 16.995 ; 16.995 ; 16.995 ;
; A[5]        ; FL_ADDR[17]   ; 19.020 ;        ;        ; 19.020 ;
; A[5]        ; FL_CE_N       ; 17.149 ; 19.697 ; 19.697 ; 17.149 ;
; A[5]        ; LEDG[0]       ;        ; 15.995 ; 15.995 ;        ;
; A[5]        ; LEDG[1]       ;        ; 18.070 ; 18.070 ;        ;
; A[5]        ; LEDG[2]       ; 14.848 ;        ;        ; 14.848 ;
; A[5]        ; LEDG[3]       ; 15.959 ;        ;        ; 15.959 ;
; A[5]        ; LEDG[4]       ; 17.104 ;        ;        ; 17.104 ;
; A[5]        ; LEDG[5]       ; 17.451 ;        ;        ; 17.451 ;
; A[5]        ; LEDG[6]       ; 15.956 ;        ;        ; 15.956 ;
; A[5]        ; LEDR[6]       ; 13.498 ; 16.864 ; 16.864 ; 13.498 ;
; A[5]        ; LEDR[7]       ; 22.319 ; 19.473 ; 19.473 ; 22.319 ;
; A[5]        ; LEDR[8]       ;        ; 17.348 ; 17.348 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.115 ;        ;        ; 10.115 ;
; A[5]        ; SRAM_CE_N     ; 18.865 ;        ;        ; 18.865 ;
; A[5]        ; SRAM_DQ[0]    ; 19.979 ; 19.979 ; 19.979 ; 19.979 ;
; A[5]        ; SRAM_DQ[1]    ; 19.989 ; 19.989 ; 19.989 ; 19.989 ;
; A[5]        ; SRAM_DQ[2]    ; 19.973 ; 19.973 ; 19.973 ; 19.973 ;
; A[5]        ; SRAM_DQ[3]    ; 19.983 ; 19.983 ; 19.983 ; 19.983 ;
; A[5]        ; SRAM_DQ[4]    ; 19.433 ; 19.433 ; 19.433 ; 19.433 ;
; A[5]        ; SRAM_DQ[5]    ; 19.433 ; 19.433 ; 19.433 ; 19.433 ;
; A[5]        ; SRAM_DQ[6]    ; 19.095 ; 19.095 ; 19.095 ; 19.095 ;
; A[5]        ; SRAM_DQ[7]    ; 19.403 ; 19.403 ; 19.403 ; 19.403 ;
; A[5]        ; SRAM_DQ[8]    ; 19.365 ; 19.365 ; 19.365 ; 19.365 ;
; A[5]        ; SRAM_DQ[9]    ; 19.365 ; 19.365 ; 19.365 ; 19.365 ;
; A[5]        ; SRAM_DQ[10]   ; 19.368 ; 19.368 ; 19.368 ; 19.368 ;
; A[5]        ; SRAM_DQ[11]   ; 19.360 ; 19.360 ; 19.360 ; 19.360 ;
; A[5]        ; SRAM_DQ[12]   ; 19.380 ; 19.380 ; 19.380 ; 19.380 ;
; A[5]        ; SRAM_DQ[13]   ; 19.378 ; 19.378 ; 19.378 ; 19.378 ;
; A[5]        ; SRAM_DQ[14]   ; 19.378 ; 19.378 ; 19.378 ; 19.378 ;
; A[5]        ; SRAM_DQ[15]   ; 19.365 ; 19.365 ; 19.365 ; 19.365 ;
; A[5]        ; U1OE_n        ;        ; 16.819 ; 16.819 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 17.988 ; 17.988 ;        ;
; A[6]        ; D[0]          ; 26.273 ; 26.273 ; 26.273 ; 26.273 ;
; A[6]        ; D[1]          ; 26.494 ; 26.494 ; 26.494 ; 26.494 ;
; A[6]        ; D[2]          ; 26.183 ; 26.183 ; 26.183 ; 26.183 ;
; A[6]        ; D[3]          ; 25.836 ; 25.836 ; 25.836 ; 25.836 ;
; A[6]        ; D[4]          ; 26.108 ; 26.108 ; 26.108 ; 26.108 ;
; A[6]        ; D[5]          ; 25.481 ; 25.481 ; 25.481 ; 25.481 ;
; A[6]        ; D[6]          ; 25.440 ; 25.440 ; 25.440 ; 25.440 ;
; A[6]        ; D[7]          ; 25.449 ; 25.449 ; 25.449 ; 25.449 ;
; A[6]        ; FL_ADDR[6]    ; 10.589 ;        ;        ; 10.589 ;
; A[6]        ; FL_ADDR[14]   ; 17.815 ; 17.815 ; 17.815 ; 17.815 ;
; A[6]        ; FL_ADDR[15]   ; 17.406 ; 17.406 ; 17.406 ; 17.406 ;
; A[6]        ; FL_ADDR[16]   ; 17.810 ; 17.810 ; 17.810 ; 17.810 ;
; A[6]        ; FL_ADDR[17]   ; 19.835 ;        ;        ; 19.835 ;
; A[6]        ; FL_CE_N       ; 17.964 ; 20.512 ; 20.512 ; 17.964 ;
; A[6]        ; LEDG[0]       ;        ; 16.810 ; 16.810 ;        ;
; A[6]        ; LEDG[1]       ;        ; 18.885 ; 18.885 ;        ;
; A[6]        ; LEDG[2]       ; 15.663 ;        ;        ; 15.663 ;
; A[6]        ; LEDG[3]       ; 16.774 ;        ;        ; 16.774 ;
; A[6]        ; LEDG[4]       ; 17.919 ;        ;        ; 17.919 ;
; A[6]        ; LEDG[5]       ; 18.266 ;        ;        ; 18.266 ;
; A[6]        ; LEDG[6]       ; 16.771 ;        ;        ; 16.771 ;
; A[6]        ; LEDR[6]       ; 14.313 ; 17.679 ; 17.679 ; 14.313 ;
; A[6]        ; LEDR[7]       ; 23.134 ; 20.288 ; 20.288 ; 23.134 ;
; A[6]        ; LEDR[8]       ;        ; 18.163 ; 18.163 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.589 ;        ;        ; 10.589 ;
; A[6]        ; SRAM_CE_N     ; 19.680 ;        ;        ; 19.680 ;
; A[6]        ; SRAM_DQ[0]    ; 20.794 ; 20.794 ; 20.794 ; 20.794 ;
; A[6]        ; SRAM_DQ[1]    ; 20.804 ; 20.804 ; 20.804 ; 20.804 ;
; A[6]        ; SRAM_DQ[2]    ; 20.788 ; 20.788 ; 20.788 ; 20.788 ;
; A[6]        ; SRAM_DQ[3]    ; 20.798 ; 20.798 ; 20.798 ; 20.798 ;
; A[6]        ; SRAM_DQ[4]    ; 20.248 ; 20.248 ; 20.248 ; 20.248 ;
; A[6]        ; SRAM_DQ[5]    ; 20.248 ; 20.248 ; 20.248 ; 20.248 ;
; A[6]        ; SRAM_DQ[6]    ; 19.910 ; 19.910 ; 19.910 ; 19.910 ;
; A[6]        ; SRAM_DQ[7]    ; 20.218 ; 20.218 ; 20.218 ; 20.218 ;
; A[6]        ; SRAM_DQ[8]    ; 20.180 ; 20.180 ; 20.180 ; 20.180 ;
; A[6]        ; SRAM_DQ[9]    ; 20.180 ; 20.180 ; 20.180 ; 20.180 ;
; A[6]        ; SRAM_DQ[10]   ; 20.183 ; 20.183 ; 20.183 ; 20.183 ;
; A[6]        ; SRAM_DQ[11]   ; 20.175 ; 20.175 ; 20.175 ; 20.175 ;
; A[6]        ; SRAM_DQ[12]   ; 20.195 ; 20.195 ; 20.195 ; 20.195 ;
; A[6]        ; SRAM_DQ[13]   ; 20.193 ; 20.193 ; 20.193 ; 20.193 ;
; A[6]        ; SRAM_DQ[14]   ; 20.193 ; 20.193 ; 20.193 ; 20.193 ;
; A[6]        ; SRAM_DQ[15]   ; 20.180 ; 20.180 ; 20.180 ; 20.180 ;
; A[6]        ; U1OE_n        ;        ; 17.634 ; 17.634 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 18.525 ; 18.525 ;        ;
; A[7]        ; D[0]          ; 26.810 ; 26.810 ; 26.810 ; 26.810 ;
; A[7]        ; D[1]          ; 27.031 ; 27.031 ; 27.031 ; 27.031 ;
; A[7]        ; D[2]          ; 26.720 ; 26.720 ; 26.720 ; 26.720 ;
; A[7]        ; D[3]          ; 26.373 ; 26.373 ; 26.373 ; 26.373 ;
; A[7]        ; D[4]          ; 26.645 ; 26.645 ; 26.645 ; 26.645 ;
; A[7]        ; D[5]          ; 26.018 ; 26.018 ; 26.018 ; 26.018 ;
; A[7]        ; D[6]          ; 25.977 ; 25.977 ; 25.977 ; 25.977 ;
; A[7]        ; D[7]          ; 25.986 ; 25.986 ; 25.986 ; 25.986 ;
; A[7]        ; FL_ADDR[7]    ; 10.917 ;        ;        ; 10.917 ;
; A[7]        ; FL_ADDR[14]   ; 18.352 ; 18.352 ; 18.352 ; 18.352 ;
; A[7]        ; FL_ADDR[15]   ; 17.943 ; 17.943 ; 17.943 ; 17.943 ;
; A[7]        ; FL_ADDR[16]   ; 18.347 ; 18.347 ; 18.347 ; 18.347 ;
; A[7]        ; FL_ADDR[17]   ; 20.372 ;        ;        ; 20.372 ;
; A[7]        ; FL_CE_N       ; 18.501 ; 21.049 ; 21.049 ; 18.501 ;
; A[7]        ; LEDG[0]       ;        ; 17.347 ; 17.347 ;        ;
; A[7]        ; LEDG[1]       ;        ; 19.422 ; 19.422 ;        ;
; A[7]        ; LEDG[2]       ; 16.200 ;        ;        ; 16.200 ;
; A[7]        ; LEDG[3]       ; 17.311 ;        ;        ; 17.311 ;
; A[7]        ; LEDG[4]       ; 18.456 ;        ;        ; 18.456 ;
; A[7]        ; LEDG[5]       ; 18.803 ;        ;        ; 18.803 ;
; A[7]        ; LEDG[6]       ; 17.308 ;        ;        ; 17.308 ;
; A[7]        ; LEDR[6]       ; 14.850 ; 18.216 ; 18.216 ; 14.850 ;
; A[7]        ; LEDR[7]       ; 23.671 ; 20.825 ; 20.825 ; 23.671 ;
; A[7]        ; LEDR[8]       ;        ; 18.700 ; 18.700 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.840 ;        ;        ; 10.840 ;
; A[7]        ; SRAM_CE_N     ; 20.217 ;        ;        ; 20.217 ;
; A[7]        ; SRAM_DQ[0]    ; 21.331 ; 21.331 ; 21.331 ; 21.331 ;
; A[7]        ; SRAM_DQ[1]    ; 21.341 ; 21.341 ; 21.341 ; 21.341 ;
; A[7]        ; SRAM_DQ[2]    ; 21.325 ; 21.325 ; 21.325 ; 21.325 ;
; A[7]        ; SRAM_DQ[3]    ; 21.335 ; 21.335 ; 21.335 ; 21.335 ;
; A[7]        ; SRAM_DQ[4]    ; 20.785 ; 20.785 ; 20.785 ; 20.785 ;
; A[7]        ; SRAM_DQ[5]    ; 20.785 ; 20.785 ; 20.785 ; 20.785 ;
; A[7]        ; SRAM_DQ[6]    ; 20.447 ; 20.447 ; 20.447 ; 20.447 ;
; A[7]        ; SRAM_DQ[7]    ; 20.755 ; 20.755 ; 20.755 ; 20.755 ;
; A[7]        ; SRAM_DQ[8]    ; 20.717 ; 20.717 ; 20.717 ; 20.717 ;
; A[7]        ; SRAM_DQ[9]    ; 20.717 ; 20.717 ; 20.717 ; 20.717 ;
; A[7]        ; SRAM_DQ[10]   ; 20.720 ; 20.720 ; 20.720 ; 20.720 ;
; A[7]        ; SRAM_DQ[11]   ; 20.712 ; 20.712 ; 20.712 ; 20.712 ;
; A[7]        ; SRAM_DQ[12]   ; 20.732 ; 20.732 ; 20.732 ; 20.732 ;
; A[7]        ; SRAM_DQ[13]   ; 20.730 ; 20.730 ; 20.730 ; 20.730 ;
; A[7]        ; SRAM_DQ[14]   ; 20.730 ; 20.730 ; 20.730 ; 20.730 ;
; A[7]        ; SRAM_DQ[15]   ; 20.717 ; 20.717 ; 20.717 ; 20.717 ;
; A[7]        ; U1OE_n        ;        ; 18.171 ; 18.171 ;        ;
; A[8]        ; D[0]          ; 26.286 ; 26.286 ; 26.286 ; 26.286 ;
; A[8]        ; D[1]          ; 26.507 ; 26.507 ; 26.507 ; 26.507 ;
; A[8]        ; D[2]          ; 26.196 ; 26.196 ; 26.196 ; 26.196 ;
; A[8]        ; D[3]          ; 25.849 ; 25.849 ; 25.849 ; 25.849 ;
; A[8]        ; D[4]          ; 26.121 ; 26.121 ; 26.121 ; 26.121 ;
; A[8]        ; D[5]          ; 25.494 ; 25.494 ; 25.494 ; 25.494 ;
; A[8]        ; D[6]          ; 25.453 ; 25.453 ; 25.453 ; 25.453 ;
; A[8]        ; D[7]          ; 25.462 ; 25.462 ; 25.462 ; 25.462 ;
; A[8]        ; FL_ADDR[8]    ; 11.083 ;        ;        ; 11.083 ;
; A[8]        ; FL_ADDR[14]   ; 17.828 ; 17.828 ; 17.828 ; 17.828 ;
; A[8]        ; FL_ADDR[15]   ; 17.419 ; 17.419 ; 17.419 ; 17.419 ;
; A[8]        ; FL_ADDR[16]   ; 17.823 ; 17.823 ; 17.823 ; 17.823 ;
; A[8]        ; FL_ADDR[17]   ; 19.848 ;        ;        ; 19.848 ;
; A[8]        ; FL_CE_N       ; 17.977 ; 20.525 ; 20.525 ; 17.977 ;
; A[8]        ; LEDG[0]       ;        ; 16.823 ; 16.823 ;        ;
; A[8]        ; LEDG[1]       ;        ; 18.898 ; 18.898 ;        ;
; A[8]        ; LEDG[2]       ; 15.676 ;        ;        ; 15.676 ;
; A[8]        ; LEDG[3]       ; 16.787 ;        ;        ; 16.787 ;
; A[8]        ; LEDG[4]       ; 17.932 ;        ;        ; 17.932 ;
; A[8]        ; LEDG[5]       ; 18.279 ;        ;        ; 18.279 ;
; A[8]        ; LEDG[6]       ; 16.784 ;        ;        ; 16.784 ;
; A[8]        ; LEDR[6]       ; 14.009 ; 17.692 ; 17.692 ; 14.009 ;
; A[8]        ; LEDR[7]       ; 23.147 ; 20.301 ; 20.301 ; 23.147 ;
; A[8]        ; LEDR[8]       ; 14.514 ; 18.176 ; 18.176 ; 14.514 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.522 ;        ;        ; 10.522 ;
; A[8]        ; SRAM_CE_N     ; 19.693 ;        ;        ; 19.693 ;
; A[8]        ; SRAM_DQ[0]    ; 20.807 ; 20.807 ; 20.807 ; 20.807 ;
; A[8]        ; SRAM_DQ[1]    ; 20.817 ; 20.817 ; 20.817 ; 20.817 ;
; A[8]        ; SRAM_DQ[2]    ; 20.801 ; 20.801 ; 20.801 ; 20.801 ;
; A[8]        ; SRAM_DQ[3]    ; 20.811 ; 20.811 ; 20.811 ; 20.811 ;
; A[8]        ; SRAM_DQ[4]    ; 20.261 ; 20.261 ; 20.261 ; 20.261 ;
; A[8]        ; SRAM_DQ[5]    ; 20.261 ; 20.261 ; 20.261 ; 20.261 ;
; A[8]        ; SRAM_DQ[6]    ; 19.923 ; 19.923 ; 19.923 ; 19.923 ;
; A[8]        ; SRAM_DQ[7]    ; 20.231 ; 20.231 ; 20.231 ; 20.231 ;
; A[8]        ; SRAM_DQ[8]    ; 20.193 ; 20.193 ; 20.193 ; 20.193 ;
; A[8]        ; SRAM_DQ[9]    ; 20.193 ; 20.193 ; 20.193 ; 20.193 ;
; A[8]        ; SRAM_DQ[10]   ; 20.196 ; 20.196 ; 20.196 ; 20.196 ;
; A[8]        ; SRAM_DQ[11]   ; 20.188 ; 20.188 ; 20.188 ; 20.188 ;
; A[8]        ; SRAM_DQ[12]   ; 20.208 ; 20.208 ; 20.208 ; 20.208 ;
; A[8]        ; SRAM_DQ[13]   ; 20.206 ; 20.206 ; 20.206 ; 20.206 ;
; A[8]        ; SRAM_DQ[14]   ; 20.206 ; 20.206 ; 20.206 ; 20.206 ;
; A[8]        ; SRAM_DQ[15]   ; 20.193 ; 20.193 ; 20.193 ; 20.193 ;
; A[9]        ; D[0]          ; 26.894 ; 26.894 ; 26.894 ; 26.894 ;
; A[9]        ; D[1]          ; 27.115 ; 27.115 ; 27.115 ; 27.115 ;
; A[9]        ; D[2]          ; 26.804 ; 26.804 ; 26.804 ; 26.804 ;
; A[9]        ; D[3]          ; 26.457 ; 26.457 ; 26.457 ; 26.457 ;
; A[9]        ; D[4]          ; 26.729 ; 26.729 ; 26.729 ; 26.729 ;
; A[9]        ; D[5]          ; 26.102 ; 26.102 ; 26.102 ; 26.102 ;
; A[9]        ; D[6]          ; 26.061 ; 26.061 ; 26.061 ; 26.061 ;
; A[9]        ; D[7]          ; 26.070 ; 26.070 ; 26.070 ; 26.070 ;
; A[9]        ; FL_ADDR[9]    ; 10.643 ;        ;        ; 10.643 ;
; A[9]        ; FL_ADDR[14]   ; 18.436 ; 18.436 ; 18.436 ; 18.436 ;
; A[9]        ; FL_ADDR[15]   ; 18.027 ; 18.027 ; 18.027 ; 18.027 ;
; A[9]        ; FL_ADDR[16]   ; 18.431 ; 18.431 ; 18.431 ; 18.431 ;
; A[9]        ; FL_ADDR[17]   ; 20.456 ;        ;        ; 20.456 ;
; A[9]        ; FL_CE_N       ; 18.585 ; 21.133 ; 21.133 ; 18.585 ;
; A[9]        ; LEDG[0]       ;        ; 17.431 ; 17.431 ;        ;
; A[9]        ; LEDG[1]       ;        ; 19.506 ; 19.506 ;        ;
; A[9]        ; LEDG[2]       ; 16.284 ;        ;        ; 16.284 ;
; A[9]        ; LEDG[3]       ; 17.395 ;        ;        ; 17.395 ;
; A[9]        ; LEDG[4]       ; 18.540 ;        ;        ; 18.540 ;
; A[9]        ; LEDG[5]       ; 18.887 ;        ;        ; 18.887 ;
; A[9]        ; LEDG[6]       ; 17.392 ;        ;        ; 17.392 ;
; A[9]        ; LEDR[6]       ; 14.617 ; 18.300 ; 18.300 ; 14.617 ;
; A[9]        ; LEDR[7]       ; 23.755 ; 20.909 ; 20.909 ; 23.755 ;
; A[9]        ; LEDR[8]       ; 15.581 ; 18.784 ; 18.784 ; 15.581 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.665 ;        ;        ; 10.665 ;
; A[9]        ; SRAM_CE_N     ; 20.301 ;        ;        ; 20.301 ;
; A[9]        ; SRAM_DQ[0]    ; 21.415 ; 21.415 ; 21.415 ; 21.415 ;
; A[9]        ; SRAM_DQ[1]    ; 21.425 ; 21.425 ; 21.425 ; 21.425 ;
; A[9]        ; SRAM_DQ[2]    ; 21.409 ; 21.409 ; 21.409 ; 21.409 ;
; A[9]        ; SRAM_DQ[3]    ; 21.419 ; 21.419 ; 21.419 ; 21.419 ;
; A[9]        ; SRAM_DQ[4]    ; 20.869 ; 20.869 ; 20.869 ; 20.869 ;
; A[9]        ; SRAM_DQ[5]    ; 20.869 ; 20.869 ; 20.869 ; 20.869 ;
; A[9]        ; SRAM_DQ[6]    ; 20.531 ; 20.531 ; 20.531 ; 20.531 ;
; A[9]        ; SRAM_DQ[7]    ; 20.839 ; 20.839 ; 20.839 ; 20.839 ;
; A[9]        ; SRAM_DQ[8]    ; 20.801 ; 20.801 ; 20.801 ; 20.801 ;
; A[9]        ; SRAM_DQ[9]    ; 20.801 ; 20.801 ; 20.801 ; 20.801 ;
; A[9]        ; SRAM_DQ[10]   ; 20.804 ; 20.804 ; 20.804 ; 20.804 ;
; A[9]        ; SRAM_DQ[11]   ; 20.796 ; 20.796 ; 20.796 ; 20.796 ;
; A[9]        ; SRAM_DQ[12]   ; 20.816 ; 20.816 ; 20.816 ; 20.816 ;
; A[9]        ; SRAM_DQ[13]   ; 20.814 ; 20.814 ; 20.814 ; 20.814 ;
; A[9]        ; SRAM_DQ[14]   ; 20.814 ; 20.814 ; 20.814 ; 20.814 ;
; A[9]        ; SRAM_DQ[15]   ; 20.801 ; 20.801 ; 20.801 ; 20.801 ;
; A[10]       ; D[0]          ; 26.525 ; 26.525 ; 26.525 ; 26.525 ;
; A[10]       ; D[1]          ; 26.746 ; 26.746 ; 26.746 ; 26.746 ;
; A[10]       ; D[2]          ; 26.435 ; 26.435 ; 26.435 ; 26.435 ;
; A[10]       ; D[3]          ; 26.088 ; 26.088 ; 26.088 ; 26.088 ;
; A[10]       ; D[4]          ; 26.360 ; 26.360 ; 26.360 ; 26.360 ;
; A[10]       ; D[5]          ; 25.733 ; 25.733 ; 25.733 ; 25.733 ;
; A[10]       ; D[6]          ; 25.692 ; 25.692 ; 25.692 ; 25.692 ;
; A[10]       ; D[7]          ; 25.701 ; 25.701 ; 25.701 ; 25.701 ;
; A[10]       ; FL_ADDR[10]   ; 11.087 ;        ;        ; 11.087 ;
; A[10]       ; FL_ADDR[14]   ; 18.067 ; 18.067 ; 18.067 ; 18.067 ;
; A[10]       ; FL_ADDR[15]   ; 17.658 ; 17.658 ; 17.658 ; 17.658 ;
; A[10]       ; FL_ADDR[16]   ; 18.062 ; 18.062 ; 18.062 ; 18.062 ;
; A[10]       ; FL_ADDR[17]   ; 20.087 ;        ;        ; 20.087 ;
; A[10]       ; FL_CE_N       ; 18.216 ; 20.764 ; 20.764 ; 18.216 ;
; A[10]       ; LEDG[0]       ;        ; 17.062 ; 17.062 ;        ;
; A[10]       ; LEDG[1]       ;        ; 19.137 ; 19.137 ;        ;
; A[10]       ; LEDG[2]       ; 15.915 ;        ;        ; 15.915 ;
; A[10]       ; LEDG[3]       ; 17.026 ;        ;        ; 17.026 ;
; A[10]       ; LEDG[4]       ; 18.171 ;        ;        ; 18.171 ;
; A[10]       ; LEDG[5]       ; 18.518 ;        ;        ; 18.518 ;
; A[10]       ; LEDG[6]       ; 17.023 ;        ;        ; 17.023 ;
; A[10]       ; LEDR[6]       ; 14.088 ; 17.931 ; 17.931 ; 14.088 ;
; A[10]       ; LEDR[7]       ; 23.386 ; 20.540 ; 20.540 ; 23.386 ;
; A[10]       ; LEDR[8]       ; 15.362 ; 18.415 ; 18.415 ; 15.362 ;
; A[10]       ; SRAM_ADDR[10] ; 10.888 ;        ;        ; 10.888 ;
; A[10]       ; SRAM_CE_N     ; 19.932 ;        ;        ; 19.932 ;
; A[10]       ; SRAM_DQ[0]    ; 21.046 ; 21.046 ; 21.046 ; 21.046 ;
; A[10]       ; SRAM_DQ[1]    ; 21.056 ; 21.056 ; 21.056 ; 21.056 ;
; A[10]       ; SRAM_DQ[2]    ; 21.040 ; 21.040 ; 21.040 ; 21.040 ;
; A[10]       ; SRAM_DQ[3]    ; 21.050 ; 21.050 ; 21.050 ; 21.050 ;
; A[10]       ; SRAM_DQ[4]    ; 20.500 ; 20.500 ; 20.500 ; 20.500 ;
; A[10]       ; SRAM_DQ[5]    ; 20.500 ; 20.500 ; 20.500 ; 20.500 ;
; A[10]       ; SRAM_DQ[6]    ; 20.162 ; 20.162 ; 20.162 ; 20.162 ;
; A[10]       ; SRAM_DQ[7]    ; 20.470 ; 20.470 ; 20.470 ; 20.470 ;
; A[10]       ; SRAM_DQ[8]    ; 20.432 ; 20.432 ; 20.432 ; 20.432 ;
; A[10]       ; SRAM_DQ[9]    ; 20.432 ; 20.432 ; 20.432 ; 20.432 ;
; A[10]       ; SRAM_DQ[10]   ; 20.435 ; 20.435 ; 20.435 ; 20.435 ;
; A[10]       ; SRAM_DQ[11]   ; 20.427 ; 20.427 ; 20.427 ; 20.427 ;
; A[10]       ; SRAM_DQ[12]   ; 20.447 ; 20.447 ; 20.447 ; 20.447 ;
; A[10]       ; SRAM_DQ[13]   ; 20.445 ; 20.445 ; 20.445 ; 20.445 ;
; A[10]       ; SRAM_DQ[14]   ; 20.445 ; 20.445 ; 20.445 ; 20.445 ;
; A[10]       ; SRAM_DQ[15]   ; 20.432 ; 20.432 ; 20.432 ; 20.432 ;
; A[11]       ; D[0]          ; 26.996 ; 26.996 ; 26.996 ; 26.996 ;
; A[11]       ; D[1]          ; 27.217 ; 27.217 ; 27.217 ; 27.217 ;
; A[11]       ; D[2]          ; 26.906 ; 26.906 ; 26.906 ; 26.906 ;
; A[11]       ; D[3]          ; 26.559 ; 26.559 ; 26.559 ; 26.559 ;
; A[11]       ; D[4]          ; 26.831 ; 26.831 ; 26.831 ; 26.831 ;
; A[11]       ; D[5]          ; 26.204 ; 26.204 ; 26.204 ; 26.204 ;
; A[11]       ; D[6]          ; 26.163 ; 26.163 ; 26.163 ; 26.163 ;
; A[11]       ; D[7]          ; 26.172 ; 26.172 ; 26.172 ; 26.172 ;
; A[11]       ; FL_ADDR[11]   ; 10.544 ;        ;        ; 10.544 ;
; A[11]       ; FL_ADDR[14]   ; 18.538 ; 18.538 ; 18.538 ; 18.538 ;
; A[11]       ; FL_ADDR[15]   ; 18.129 ; 18.129 ; 18.129 ; 18.129 ;
; A[11]       ; FL_ADDR[16]   ; 18.533 ; 18.533 ; 18.533 ; 18.533 ;
; A[11]       ; FL_ADDR[17]   ; 20.558 ;        ;        ; 20.558 ;
; A[11]       ; FL_CE_N       ; 18.687 ; 21.235 ; 21.235 ; 18.687 ;
; A[11]       ; LEDG[0]       ;        ; 17.533 ; 17.533 ;        ;
; A[11]       ; LEDG[1]       ;        ; 19.608 ; 19.608 ;        ;
; A[11]       ; LEDG[2]       ; 16.386 ;        ;        ; 16.386 ;
; A[11]       ; LEDG[3]       ; 17.497 ;        ;        ; 17.497 ;
; A[11]       ; LEDG[4]       ; 18.642 ;        ;        ; 18.642 ;
; A[11]       ; LEDG[5]       ; 18.989 ;        ;        ; 18.989 ;
; A[11]       ; LEDG[6]       ; 17.494 ;        ;        ; 17.494 ;
; A[11]       ; LEDR[6]       ; 14.719 ; 18.402 ; 18.402 ; 14.719 ;
; A[11]       ; LEDR[7]       ; 23.857 ; 21.011 ; 21.011 ; 23.857 ;
; A[11]       ; LEDR[8]       ; 13.666 ; 18.886 ; 18.886 ; 13.666 ;
; A[11]       ; SRAM_ADDR[11] ; 10.879 ;        ;        ; 10.879 ;
; A[11]       ; SRAM_CE_N     ; 20.403 ;        ;        ; 20.403 ;
; A[11]       ; SRAM_DQ[0]    ; 21.517 ; 21.517 ; 21.517 ; 21.517 ;
; A[11]       ; SRAM_DQ[1]    ; 21.527 ; 21.527 ; 21.527 ; 21.527 ;
; A[11]       ; SRAM_DQ[2]    ; 21.511 ; 21.511 ; 21.511 ; 21.511 ;
; A[11]       ; SRAM_DQ[3]    ; 21.521 ; 21.521 ; 21.521 ; 21.521 ;
; A[11]       ; SRAM_DQ[4]    ; 20.971 ; 20.971 ; 20.971 ; 20.971 ;
; A[11]       ; SRAM_DQ[5]    ; 20.971 ; 20.971 ; 20.971 ; 20.971 ;
; A[11]       ; SRAM_DQ[6]    ; 20.633 ; 20.633 ; 20.633 ; 20.633 ;
; A[11]       ; SRAM_DQ[7]    ; 20.941 ; 20.941 ; 20.941 ; 20.941 ;
; A[11]       ; SRAM_DQ[8]    ; 20.903 ; 20.903 ; 20.903 ; 20.903 ;
; A[11]       ; SRAM_DQ[9]    ; 20.903 ; 20.903 ; 20.903 ; 20.903 ;
; A[11]       ; SRAM_DQ[10]   ; 20.906 ; 20.906 ; 20.906 ; 20.906 ;
; A[11]       ; SRAM_DQ[11]   ; 20.898 ; 20.898 ; 20.898 ; 20.898 ;
; A[11]       ; SRAM_DQ[12]   ; 20.918 ; 20.918 ; 20.918 ; 20.918 ;
; A[11]       ; SRAM_DQ[13]   ; 20.916 ; 20.916 ; 20.916 ; 20.916 ;
; A[11]       ; SRAM_DQ[14]   ; 20.916 ; 20.916 ; 20.916 ; 20.916 ;
; A[11]       ; SRAM_DQ[15]   ; 20.903 ; 20.903 ; 20.903 ; 20.903 ;
; A[12]       ; D[0]          ; 26.448 ; 26.448 ; 26.448 ; 26.448 ;
; A[12]       ; D[1]          ; 26.669 ; 26.669 ; 26.669 ; 26.669 ;
; A[12]       ; D[2]          ; 26.358 ; 26.358 ; 26.358 ; 26.358 ;
; A[12]       ; D[3]          ; 26.011 ; 26.011 ; 26.011 ; 26.011 ;
; A[12]       ; D[4]          ; 26.283 ; 26.283 ; 26.283 ; 26.283 ;
; A[12]       ; D[5]          ; 25.656 ; 25.656 ; 25.656 ; 25.656 ;
; A[12]       ; D[6]          ; 25.615 ; 25.615 ; 25.615 ; 25.615 ;
; A[12]       ; D[7]          ; 25.624 ; 25.624 ; 25.624 ; 25.624 ;
; A[12]       ; FL_ADDR[12]   ; 10.784 ;        ;        ; 10.784 ;
; A[12]       ; FL_ADDR[14]   ; 17.990 ; 17.990 ; 17.990 ; 17.990 ;
; A[12]       ; FL_ADDR[15]   ; 17.581 ; 17.581 ; 17.581 ; 17.581 ;
; A[12]       ; FL_ADDR[16]   ; 17.985 ; 17.985 ; 17.985 ; 17.985 ;
; A[12]       ; FL_ADDR[17]   ; 20.010 ;        ;        ; 20.010 ;
; A[12]       ; FL_CE_N       ; 18.139 ; 20.687 ; 20.687 ; 18.139 ;
; A[12]       ; LEDG[0]       ;        ; 16.985 ; 16.985 ;        ;
; A[12]       ; LEDG[1]       ;        ; 19.060 ; 19.060 ;        ;
; A[12]       ; LEDG[2]       ; 15.838 ;        ;        ; 15.838 ;
; A[12]       ; LEDG[3]       ; 16.949 ;        ;        ; 16.949 ;
; A[12]       ; LEDG[4]       ; 18.094 ;        ;        ; 18.094 ;
; A[12]       ; LEDG[5]       ; 18.441 ;        ;        ; 18.441 ;
; A[12]       ; LEDG[6]       ; 16.946 ;        ;        ; 16.946 ;
; A[12]       ; LEDR[6]       ; 14.171 ; 17.854 ; 17.854 ; 14.171 ;
; A[12]       ; LEDR[7]       ; 23.309 ; 20.463 ; 20.463 ; 23.309 ;
; A[12]       ; LEDR[8]       ; 13.685 ; 18.338 ; 18.338 ; 13.685 ;
; A[12]       ; SRAM_ADDR[12] ; 11.246 ;        ;        ; 11.246 ;
; A[12]       ; SRAM_CE_N     ; 19.855 ;        ;        ; 19.855 ;
; A[12]       ; SRAM_DQ[0]    ; 20.969 ; 20.969 ; 20.969 ; 20.969 ;
; A[12]       ; SRAM_DQ[1]    ; 20.979 ; 20.979 ; 20.979 ; 20.979 ;
; A[12]       ; SRAM_DQ[2]    ; 20.963 ; 20.963 ; 20.963 ; 20.963 ;
; A[12]       ; SRAM_DQ[3]    ; 20.973 ; 20.973 ; 20.973 ; 20.973 ;
; A[12]       ; SRAM_DQ[4]    ; 20.423 ; 20.423 ; 20.423 ; 20.423 ;
; A[12]       ; SRAM_DQ[5]    ; 20.423 ; 20.423 ; 20.423 ; 20.423 ;
; A[12]       ; SRAM_DQ[6]    ; 20.085 ; 20.085 ; 20.085 ; 20.085 ;
; A[12]       ; SRAM_DQ[7]    ; 20.393 ; 20.393 ; 20.393 ; 20.393 ;
; A[12]       ; SRAM_DQ[8]    ; 20.355 ; 20.355 ; 20.355 ; 20.355 ;
; A[12]       ; SRAM_DQ[9]    ; 20.355 ; 20.355 ; 20.355 ; 20.355 ;
; A[12]       ; SRAM_DQ[10]   ; 20.358 ; 20.358 ; 20.358 ; 20.358 ;
; A[12]       ; SRAM_DQ[11]   ; 20.350 ; 20.350 ; 20.350 ; 20.350 ;
; A[12]       ; SRAM_DQ[12]   ; 20.370 ; 20.370 ; 20.370 ; 20.370 ;
; A[12]       ; SRAM_DQ[13]   ; 20.368 ; 20.368 ; 20.368 ; 20.368 ;
; A[12]       ; SRAM_DQ[14]   ; 20.368 ; 20.368 ; 20.368 ; 20.368 ;
; A[12]       ; SRAM_DQ[15]   ; 20.355 ; 20.355 ; 20.355 ; 20.355 ;
; A[13]       ; D[0]          ; 27.423 ; 27.423 ; 27.423 ; 27.423 ;
; A[13]       ; D[1]          ; 27.644 ; 27.644 ; 27.644 ; 27.644 ;
; A[13]       ; D[2]          ; 27.333 ; 27.333 ; 27.333 ; 27.333 ;
; A[13]       ; D[3]          ; 26.986 ; 26.986 ; 26.986 ; 26.986 ;
; A[13]       ; D[4]          ; 27.258 ; 27.258 ; 27.258 ; 27.258 ;
; A[13]       ; D[5]          ; 26.631 ; 26.631 ; 26.631 ; 26.631 ;
; A[13]       ; D[6]          ; 26.590 ; 26.590 ; 26.590 ; 26.590 ;
; A[13]       ; D[7]          ; 26.599 ; 26.599 ; 26.599 ; 26.599 ;
; A[13]       ; FL_ADDR[13]   ; 11.417 ;        ;        ; 11.417 ;
; A[13]       ; FL_ADDR[14]   ; 18.965 ; 18.965 ; 18.965 ; 18.965 ;
; A[13]       ; FL_ADDR[15]   ; 18.556 ; 18.556 ; 18.556 ; 18.556 ;
; A[13]       ; FL_ADDR[16]   ; 18.960 ; 18.960 ; 18.960 ; 18.960 ;
; A[13]       ; FL_ADDR[17]   ; 20.985 ;        ;        ; 20.985 ;
; A[13]       ; FL_CE_N       ; 19.114 ; 21.662 ; 21.662 ; 19.114 ;
; A[13]       ; LEDG[0]       ;        ; 17.960 ; 17.960 ;        ;
; A[13]       ; LEDG[1]       ;        ; 20.035 ; 20.035 ;        ;
; A[13]       ; LEDG[2]       ; 16.813 ;        ;        ; 16.813 ;
; A[13]       ; LEDG[3]       ; 17.924 ;        ;        ; 17.924 ;
; A[13]       ; LEDG[4]       ; 19.069 ;        ;        ; 19.069 ;
; A[13]       ; LEDG[5]       ; 19.416 ;        ;        ; 19.416 ;
; A[13]       ; LEDG[6]       ; 17.921 ;        ;        ; 17.921 ;
; A[13]       ; LEDR[6]       ; 14.986 ; 18.829 ; 18.829 ; 14.986 ;
; A[13]       ; LEDR[7]       ; 24.284 ; 21.438 ; 21.438 ; 24.284 ;
; A[13]       ; LEDR[8]       ; 15.098 ; 19.313 ; 19.313 ; 15.098 ;
; A[13]       ; SRAM_ADDR[13] ; 11.189 ;        ;        ; 11.189 ;
; A[13]       ; SRAM_CE_N     ; 20.830 ;        ;        ; 20.830 ;
; A[13]       ; SRAM_DQ[0]    ; 21.944 ; 21.944 ; 21.944 ; 21.944 ;
; A[13]       ; SRAM_DQ[1]    ; 21.954 ; 21.954 ; 21.954 ; 21.954 ;
; A[13]       ; SRAM_DQ[2]    ; 21.938 ; 21.938 ; 21.938 ; 21.938 ;
; A[13]       ; SRAM_DQ[3]    ; 21.948 ; 21.948 ; 21.948 ; 21.948 ;
; A[13]       ; SRAM_DQ[4]    ; 21.398 ; 21.398 ; 21.398 ; 21.398 ;
; A[13]       ; SRAM_DQ[5]    ; 21.398 ; 21.398 ; 21.398 ; 21.398 ;
; A[13]       ; SRAM_DQ[6]    ; 21.060 ; 21.060 ; 21.060 ; 21.060 ;
; A[13]       ; SRAM_DQ[7]    ; 21.368 ; 21.368 ; 21.368 ; 21.368 ;
; A[13]       ; SRAM_DQ[8]    ; 21.330 ; 21.330 ; 21.330 ; 21.330 ;
; A[13]       ; SRAM_DQ[9]    ; 21.330 ; 21.330 ; 21.330 ; 21.330 ;
; A[13]       ; SRAM_DQ[10]   ; 21.333 ; 21.333 ; 21.333 ; 21.333 ;
; A[13]       ; SRAM_DQ[11]   ; 21.325 ; 21.325 ; 21.325 ; 21.325 ;
; A[13]       ; SRAM_DQ[12]   ; 21.345 ; 21.345 ; 21.345 ; 21.345 ;
; A[13]       ; SRAM_DQ[13]   ; 21.343 ; 21.343 ; 21.343 ; 21.343 ;
; A[13]       ; SRAM_DQ[14]   ; 21.343 ; 21.343 ; 21.343 ; 21.343 ;
; A[13]       ; SRAM_DQ[15]   ; 21.330 ; 21.330 ; 21.330 ; 21.330 ;
; A[14]       ; D[0]          ; 26.374 ; 26.374 ; 26.374 ; 26.374 ;
; A[14]       ; D[1]          ; 26.595 ; 26.595 ; 26.595 ; 26.595 ;
; A[14]       ; D[2]          ; 26.284 ; 26.284 ; 26.284 ; 26.284 ;
; A[14]       ; D[3]          ; 25.937 ; 25.937 ; 25.937 ; 25.937 ;
; A[14]       ; D[4]          ; 26.209 ; 26.209 ; 26.209 ; 26.209 ;
; A[14]       ; D[5]          ; 25.582 ; 25.582 ; 25.582 ; 25.582 ;
; A[14]       ; D[6]          ; 25.541 ; 25.541 ; 25.541 ; 25.541 ;
; A[14]       ; D[7]          ; 25.550 ; 25.550 ; 25.550 ; 25.550 ;
; A[14]       ; FL_ADDR[14]   ; 17.916 ; 17.916 ; 17.916 ; 17.916 ;
; A[14]       ; FL_ADDR[15]   ; 17.507 ; 17.507 ; 17.507 ; 17.507 ;
; A[14]       ; FL_ADDR[16]   ; 17.911 ; 17.911 ; 17.911 ; 17.911 ;
; A[14]       ; FL_ADDR[17]   ; 19.936 ; 19.850 ; 19.850 ; 19.936 ;
; A[14]       ; FL_CE_N       ; 19.555 ; 20.613 ; 20.613 ; 19.555 ;
; A[14]       ; LEDG[0]       ; 15.853 ; 16.911 ; 16.911 ; 15.853 ;
; A[14]       ; LEDG[1]       ; 18.763 ; 18.986 ; 18.986 ; 18.763 ;
; A[14]       ; LEDG[2]       ; 15.764 ;        ;        ; 15.764 ;
; A[14]       ; LEDG[3]       ; 16.875 ; 15.817 ; 15.817 ; 16.875 ;
; A[14]       ; LEDG[4]       ; 18.020 ; 17.359 ; 17.359 ; 18.020 ;
; A[14]       ; LEDG[5]       ; 18.367 ; 17.889 ; 17.889 ; 18.367 ;
; A[14]       ; LEDG[6]       ; 17.794 ; 17.794 ; 17.794 ; 17.794 ;
; A[14]       ; LEDR[6]       ; 17.829 ; 17.829 ; 17.829 ; 17.829 ;
; A[14]       ; LEDR[7]       ; 23.235 ; 20.389 ; 20.389 ; 23.235 ;
; A[14]       ; LEDR[8]       ; 17.206 ; 18.264 ; 18.264 ; 17.206 ;
; A[14]       ; SRAM_ADDR[14] ; 17.208 ; 17.208 ; 17.208 ; 17.208 ;
; A[14]       ; SRAM_ADDR[15] ; 18.593 ; 18.593 ; 18.593 ; 18.593 ;
; A[14]       ; SRAM_ADDR[16] ; 19.313 ; 19.313 ; 19.313 ; 19.313 ;
; A[14]       ; SRAM_ADDR[17] ; 18.737 ; 18.737 ; 18.737 ; 18.737 ;
; A[14]       ; SRAM_CE_N     ; 19.781 ; 19.558 ; 19.558 ; 19.781 ;
; A[14]       ; SRAM_DQ[0]    ; 21.106 ; 21.106 ; 21.106 ; 21.106 ;
; A[14]       ; SRAM_DQ[1]    ; 21.116 ; 21.116 ; 21.116 ; 21.116 ;
; A[14]       ; SRAM_DQ[2]    ; 21.100 ; 21.100 ; 21.100 ; 21.100 ;
; A[14]       ; SRAM_DQ[3]    ; 21.110 ; 21.110 ; 21.110 ; 21.110 ;
; A[14]       ; SRAM_DQ[4]    ; 20.560 ; 20.560 ; 20.560 ; 20.560 ;
; A[14]       ; SRAM_DQ[5]    ; 20.560 ; 20.560 ; 20.560 ; 20.560 ;
; A[14]       ; SRAM_DQ[6]    ; 20.222 ; 20.222 ; 20.222 ; 20.222 ;
; A[14]       ; SRAM_DQ[7]    ; 20.530 ; 20.530 ; 20.530 ; 20.530 ;
; A[14]       ; SRAM_DQ[8]    ; 20.440 ; 20.440 ; 20.440 ; 20.440 ;
; A[14]       ; SRAM_DQ[9]    ; 20.440 ; 20.440 ; 20.440 ; 20.440 ;
; A[14]       ; SRAM_DQ[10]   ; 20.443 ; 20.443 ; 20.443 ; 20.443 ;
; A[14]       ; SRAM_DQ[11]   ; 20.435 ; 20.435 ; 20.435 ; 20.435 ;
; A[14]       ; SRAM_DQ[12]   ; 20.455 ; 20.455 ; 20.455 ; 20.455 ;
; A[14]       ; SRAM_DQ[13]   ; 20.453 ; 20.453 ; 20.453 ; 20.453 ;
; A[14]       ; SRAM_DQ[14]   ; 20.453 ; 20.453 ; 20.453 ; 20.453 ;
; A[14]       ; SRAM_DQ[15]   ; 20.440 ; 20.440 ; 20.440 ; 20.440 ;
; A[14]       ; SRAM_LB_N     ; 19.764 ; 19.764 ; 19.764 ; 19.764 ;
; A[14]       ; SRAM_UB_N     ; 20.303 ; 20.303 ; 20.303 ; 20.303 ;
; A[15]       ; D[0]          ; 24.489 ; 24.489 ; 24.489 ; 24.489 ;
; A[15]       ; D[1]          ; 24.868 ; 24.868 ; 24.868 ; 24.868 ;
; A[15]       ; D[2]          ; 23.376 ; 23.376 ; 23.376 ; 23.376 ;
; A[15]       ; D[3]          ; 23.296 ; 23.296 ; 23.296 ; 23.296 ;
; A[15]       ; D[4]          ; 24.482 ; 24.482 ; 24.482 ; 24.482 ;
; A[15]       ; D[5]          ; 23.003 ; 23.003 ; 23.003 ; 23.003 ;
; A[15]       ; D[6]          ; 23.287 ; 23.287 ; 23.287 ; 23.287 ;
; A[15]       ; D[7]          ; 22.782 ; 22.782 ; 22.782 ; 22.782 ;
; A[15]       ; FL_ADDR[14]   ; 15.276 ; 15.276 ; 15.276 ; 15.276 ;
; A[15]       ; FL_ADDR[15]   ; 14.867 ; 14.867 ; 14.867 ; 14.867 ;
; A[15]       ; FL_ADDR[16]   ; 15.271 ; 15.271 ; 15.271 ; 15.271 ;
; A[15]       ; FL_ADDR[17]   ; 18.344 ; 18.344 ; 18.344 ; 18.344 ;
; A[15]       ; FL_CE_N       ; 17.973 ; 17.973 ; 17.973 ; 17.973 ;
; A[15]       ; LEDG[0]       ; 14.271 ; 14.271 ; 14.271 ; 14.271 ;
; A[15]       ; LEDG[1]       ; 17.257 ; 17.257 ; 17.257 ; 17.257 ;
; A[15]       ; LEDG[2]       ; 12.417 ;        ;        ; 12.417 ;
; A[15]       ; LEDG[3]       ; 14.235 ; 14.235 ; 14.235 ; 14.235 ;
; A[15]       ; LEDG[4]       ; 15.853 ; 15.853 ; 15.853 ; 15.853 ;
; A[15]       ; LEDG[5]       ; 16.383 ; 16.383 ; 16.383 ; 16.383 ;
; A[15]       ; LEDG[6]       ; 16.288 ; 16.288 ; 16.288 ; 16.288 ;
; A[15]       ; LEDR[6]       ; 16.323 ; 16.323 ; 16.323 ; 16.323 ;
; A[15]       ; LEDR[7]       ; 18.373 ; 20.327 ; 20.327 ; 18.373 ;
; A[15]       ; LEDR[8]       ; 15.624 ; 15.624 ; 15.624 ; 15.624 ;
; A[15]       ; SRAM_ADDR[14] ; 13.319 ; 13.319 ; 13.319 ; 13.319 ;
; A[15]       ; SRAM_ADDR[15] ; 16.915 ; 16.915 ; 16.915 ; 16.915 ;
; A[15]       ; SRAM_ADDR[16] ; 17.663 ; 17.663 ; 17.663 ; 17.663 ;
; A[15]       ; SRAM_ADDR[17] ; 17.398 ; 17.398 ; 17.398 ; 17.398 ;
; A[15]       ; SRAM_CE_N     ; 18.052 ; 18.052 ; 18.052 ; 18.052 ;
; A[15]       ; SRAM_DQ[0]    ; 19.767 ; 19.767 ; 19.767 ; 19.767 ;
; A[15]       ; SRAM_DQ[1]    ; 19.777 ; 19.777 ; 19.777 ; 19.777 ;
; A[15]       ; SRAM_DQ[2]    ; 19.761 ; 19.761 ; 19.761 ; 19.761 ;
; A[15]       ; SRAM_DQ[3]    ; 19.771 ; 19.771 ; 19.771 ; 19.771 ;
; A[15]       ; SRAM_DQ[4]    ; 19.221 ; 19.221 ; 19.221 ; 19.221 ;
; A[15]       ; SRAM_DQ[5]    ; 19.221 ; 19.221 ; 19.221 ; 19.221 ;
; A[15]       ; SRAM_DQ[6]    ; 18.883 ; 18.883 ; 18.883 ; 18.883 ;
; A[15]       ; SRAM_DQ[7]    ; 19.191 ; 19.191 ; 19.191 ; 19.191 ;
; A[15]       ; SRAM_DQ[8]    ; 19.101 ; 19.101 ; 19.101 ; 19.101 ;
; A[15]       ; SRAM_DQ[9]    ; 19.101 ; 19.101 ; 19.101 ; 19.101 ;
; A[15]       ; SRAM_DQ[10]   ; 19.104 ; 19.104 ; 19.104 ; 19.104 ;
; A[15]       ; SRAM_DQ[11]   ; 19.096 ; 19.096 ; 19.096 ; 19.096 ;
; A[15]       ; SRAM_DQ[12]   ; 19.116 ; 19.116 ; 19.116 ; 19.116 ;
; A[15]       ; SRAM_DQ[13]   ; 19.114 ; 19.114 ; 19.114 ; 19.114 ;
; A[15]       ; SRAM_DQ[14]   ; 19.114 ; 19.114 ; 19.114 ; 19.114 ;
; A[15]       ; SRAM_DQ[15]   ; 19.101 ; 19.101 ; 19.101 ; 19.101 ;
; A[15]       ; SRAM_LB_N     ; 18.425 ; 18.425 ; 18.425 ; 18.425 ;
; A[15]       ; SRAM_UB_N     ; 18.964 ; 18.964 ; 18.964 ; 18.964 ;
; D[0]        ; SRAM_DQ[0]    ; 10.966 ;        ;        ; 10.966 ;
; D[0]        ; SRAM_DQ[8]    ; 10.947 ;        ;        ; 10.947 ;
; D[1]        ; SRAM_DQ[1]    ; 11.359 ;        ;        ; 11.359 ;
; D[1]        ; SRAM_DQ[9]    ; 11.311 ;        ;        ; 11.311 ;
; D[2]        ; SRAM_DQ[2]    ; 11.406 ;        ;        ; 11.406 ;
; D[2]        ; SRAM_DQ[10]   ; 11.383 ;        ;        ; 11.383 ;
; D[3]        ; SRAM_DQ[3]    ; 10.655 ;        ;        ; 10.655 ;
; D[3]        ; SRAM_DQ[11]   ; 10.880 ;        ;        ; 10.880 ;
; D[4]        ; SRAM_DQ[4]    ; 10.815 ;        ;        ; 10.815 ;
; D[4]        ; SRAM_DQ[12]   ; 10.599 ;        ;        ; 10.599 ;
; D[5]        ; SRAM_DQ[5]    ; 10.534 ;        ;        ; 10.534 ;
; D[5]        ; SRAM_DQ[13]   ; 10.516 ;        ;        ; 10.516 ;
; D[6]        ; SRAM_DQ[6]    ; 10.431 ;        ;        ; 10.431 ;
; D[6]        ; SRAM_DQ[14]   ; 10.436 ;        ;        ; 10.436 ;
; D[7]        ; SRAM_DQ[7]    ; 10.661 ;        ;        ; 10.661 ;
; D[7]        ; SRAM_DQ[15]   ; 10.085 ;        ;        ; 10.085 ;
; FL_DQ[0]    ; D[0]          ; 15.274 ; 15.274 ; 15.274 ; 15.274 ;
; FL_DQ[1]    ; D[1]          ; 15.133 ; 15.133 ; 15.133 ; 15.133 ;
; FL_DQ[2]    ; D[2]          ; 14.359 ;        ;        ; 14.359 ;
; FL_DQ[3]    ; D[3]          ; 14.019 ; 14.019 ; 14.019 ; 14.019 ;
; FL_DQ[4]    ; D[4]          ; 13.994 ; 13.994 ; 13.994 ; 13.994 ;
; FL_DQ[5]    ; D[5]          ; 14.402 ; 14.402 ; 14.402 ; 14.402 ;
; FL_DQ[6]    ; D[6]          ; 15.119 ; 15.119 ; 15.119 ; 15.119 ;
; FL_DQ[7]    ; D[7]          ; 14.426 ; 14.426 ; 14.426 ; 14.426 ;
; IORQ_n      ; BUSDIR_n      ; 12.522 ;        ;        ; 12.522 ;
; IORQ_n      ; D[0]          ; 20.686 ; 20.686 ; 20.686 ; 20.686 ;
; IORQ_n      ; D[1]          ; 21.720 ; 21.720 ; 21.720 ; 21.720 ;
; IORQ_n      ; D[2]          ; 20.335 ; 20.335 ; 20.335 ; 20.335 ;
; IORQ_n      ; D[3]          ; 19.979 ; 19.979 ; 19.979 ; 19.979 ;
; IORQ_n      ; D[4]          ; 21.092 ; 21.092 ; 21.092 ; 21.092 ;
; IORQ_n      ; D[5]          ; 16.441 ; 16.441 ; 16.441 ; 16.441 ;
; IORQ_n      ; D[6]          ; 16.661 ; 16.661 ; 16.661 ; 16.661 ;
; IORQ_n      ; D[7]          ; 16.155 ; 16.155 ; 16.155 ; 16.155 ;
; IORQ_n      ; U1OE_n        ; 14.321 ;        ;        ; 14.321 ;
; KEY[0]      ; LEDR[9]       ;        ; 11.847 ; 11.847 ;        ;
; KEY[0]      ; WAIT_n        ; 13.497 ; 13.497 ; 13.497 ; 13.497 ;
; M1_n        ; BUSDIR_n      ;        ; 12.091 ; 12.091 ;        ;
; M1_n        ; D[0]          ; 20.267 ; 20.267 ; 20.267 ; 20.267 ;
; M1_n        ; D[1]          ; 21.301 ; 21.301 ; 21.301 ; 21.301 ;
; M1_n        ; D[2]          ; 19.916 ; 19.916 ; 19.916 ; 19.916 ;
; M1_n        ; D[3]          ; 19.560 ; 19.560 ; 19.560 ; 19.560 ;
; M1_n        ; D[4]          ; 20.673 ; 20.673 ; 20.673 ; 20.673 ;
; M1_n        ; D[5]          ; 16.022 ; 16.022 ; 16.022 ; 16.022 ;
; M1_n        ; D[6]          ; 16.242 ; 16.242 ; 16.242 ; 16.242 ;
; M1_n        ; D[7]          ; 15.736 ; 15.736 ; 15.736 ; 15.736 ;
; M1_n        ; U1OE_n        ;        ; 14.326 ; 14.326 ;        ;
; MREQ_n      ; D[0]          ; 13.771 ; 13.771 ; 13.771 ; 13.771 ;
; MREQ_n      ; D[1]          ; 13.767 ; 13.767 ; 13.767 ; 13.767 ;
; MREQ_n      ; D[2]          ; 13.737 ; 13.737 ; 13.737 ; 13.737 ;
; MREQ_n      ; D[3]          ; 13.390 ; 13.390 ; 13.390 ; 13.390 ;
; MREQ_n      ; D[4]          ; 13.390 ; 13.390 ; 13.390 ; 13.390 ;
; MREQ_n      ; D[5]          ; 13.035 ; 13.035 ; 13.035 ; 13.035 ;
; MREQ_n      ; D[6]          ; 12.994 ; 12.994 ; 12.994 ; 12.994 ;
; MREQ_n      ; D[7]          ; 13.003 ; 13.003 ; 13.003 ; 13.003 ;
; RD_n        ; BUSDIR_n      ; 12.246 ;        ;        ; 12.246 ;
; RD_n        ; D[0]          ; 20.419 ; 20.419 ; 20.419 ; 20.419 ;
; RD_n        ; D[1]          ; 21.453 ; 21.453 ; 21.453 ; 21.453 ;
; RD_n        ; D[2]          ; 20.068 ; 20.068 ; 20.068 ; 20.068 ;
; RD_n        ; D[3]          ; 19.712 ; 19.712 ; 19.712 ; 19.712 ;
; RD_n        ; D[4]          ; 20.825 ; 20.825 ; 20.825 ; 20.825 ;
; RD_n        ; D[5]          ; 18.663 ; 18.663 ; 18.663 ; 18.663 ;
; RD_n        ; D[6]          ; 18.947 ; 18.947 ; 18.947 ; 18.947 ;
; RD_n        ; D[7]          ; 18.442 ; 18.442 ; 18.442 ; 18.442 ;
; RD_n        ; FL_CE_N       ; 13.306 ;        ;        ; 13.306 ;
; RD_n        ; FL_OE_N       ; 10.579 ;        ;        ; 10.579 ;
; RD_n        ; LEDR[7]       ;        ; 14.003 ; 14.003 ;        ;
; RD_n        ; U1OE_n        ; 13.556 ;        ;        ; 13.556 ;
; RESET_n     ; LEDR[9]       ;        ; 12.229 ; 12.229 ;        ;
; RESET_n     ; WAIT_n        ; 13.879 ; 13.879 ; 13.879 ; 13.879 ;
; SLTSL_n     ; D[0]          ; 24.324 ; 24.324 ; 24.324 ; 24.324 ;
; SLTSL_n     ; D[1]          ; 24.158 ; 24.158 ; 24.158 ; 24.158 ;
; SLTSL_n     ; D[2]          ; 22.621 ; 22.621 ; 22.621 ; 22.621 ;
; SLTSL_n     ; D[3]          ; 22.440 ; 22.440 ; 22.440 ; 22.440 ;
; SLTSL_n     ; D[4]          ; 22.745 ; 22.745 ; 22.745 ; 22.745 ;
; SLTSL_n     ; D[5]          ; 23.242 ; 23.242 ; 23.242 ; 23.242 ;
; SLTSL_n     ; D[6]          ; 23.526 ; 23.526 ; 23.526 ; 23.526 ;
; SLTSL_n     ; D[7]          ; 23.021 ; 23.021 ; 23.021 ; 23.021 ;
; SLTSL_n     ; FL_ADDR[14]   ; 16.477 ; 16.477 ; 16.477 ; 16.477 ;
; SLTSL_n     ; FL_ADDR[15]   ; 16.068 ; 16.068 ; 16.068 ; 16.068 ;
; SLTSL_n     ; FL_ADDR[16]   ; 16.472 ; 16.472 ; 16.472 ; 16.472 ;
; SLTSL_n     ; FL_ADDR[17]   ; 17.140 ;        ;        ; 17.140 ;
; SLTSL_n     ; FL_CE_N       ; 16.626 ; 19.174 ; 19.174 ; 16.626 ;
; SLTSL_n     ; LEDG[0]       ;        ; 15.472 ; 15.472 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 14.174 ; 14.174 ;        ;
; SLTSL_n     ; LEDG[3]       ; 15.436 ;        ;        ; 15.436 ;
; SLTSL_n     ; LEDG[4]       ; 15.059 ;        ;        ; 15.059 ;
; SLTSL_n     ; LEDG[5]       ; 15.399 ;        ;        ; 15.399 ;
; SLTSL_n     ; LEDG[6]       ; 14.959 ; 15.084 ; 15.084 ; 14.959 ;
; SLTSL_n     ; LEDG[7]       ;        ; 12.720 ; 12.720 ;        ;
; SLTSL_n     ; LEDR[6]       ;        ; 15.119 ; 15.119 ;        ;
; SLTSL_n     ; LEDR[7]       ;        ; 17.169 ; 17.169 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 16.825 ; 16.825 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 14.969 ;        ;        ; 14.969 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 17.934 ; 17.934 ; 17.934 ; 17.934 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 17.944 ; 17.944 ; 17.944 ; 17.944 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 17.928 ; 17.928 ; 17.928 ; 17.928 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 17.938 ; 17.938 ; 17.938 ; 17.938 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 17.388 ; 17.388 ; 17.388 ; 17.388 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 17.388 ; 17.388 ; 17.388 ; 17.388 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 17.050 ; 17.050 ; 17.050 ; 17.050 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 17.358 ; 17.358 ; 17.358 ; 17.358 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 17.320 ; 17.320 ; 17.320 ; 17.320 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 17.320 ; 17.320 ; 17.320 ; 17.320 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 17.323 ; 17.323 ; 17.323 ; 17.323 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 17.315 ; 17.315 ; 17.315 ; 17.315 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 17.335 ; 17.335 ; 17.335 ; 17.335 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 17.333 ; 17.333 ; 17.333 ; 17.333 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 17.333 ; 17.333 ; 17.333 ; 17.333 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 17.320 ; 17.320 ; 17.320 ; 17.320 ;
; SLTSL_n     ; U1OE_n        ; 14.192 ;        ;        ; 14.192 ;
; SRAM_DQ[0]  ; D[0]          ; 17.012 ; 17.012 ; 17.012 ; 17.012 ;
; SRAM_DQ[1]  ; D[1]          ; 17.328 ; 17.328 ; 17.328 ; 17.328 ;
; SRAM_DQ[2]  ; D[2]          ; 15.746 ;        ;        ; 15.746 ;
; SRAM_DQ[3]  ; D[3]          ; 15.452 ; 15.452 ; 15.452 ; 15.452 ;
; SRAM_DQ[4]  ; D[4]          ; 15.969 ; 15.969 ; 15.969 ; 15.969 ;
; SRAM_DQ[5]  ; D[5]          ; 14.767 ; 14.767 ; 14.767 ; 14.767 ;
; SRAM_DQ[6]  ; D[6]          ; 14.902 ; 14.902 ; 14.902 ; 14.902 ;
; SRAM_DQ[7]  ; D[7]          ; 14.498 ; 14.498 ; 14.498 ; 14.498 ;
; SRAM_DQ[8]  ; D[0]          ; 16.916 ; 16.916 ; 16.916 ; 16.916 ;
; SRAM_DQ[9]  ; D[1]          ; 18.398 ; 18.398 ; 18.398 ; 18.398 ;
; SRAM_DQ[10] ; D[2]          ; 15.694 ;        ;        ; 15.694 ;
; SRAM_DQ[11] ; D[3]          ; 15.594 ; 15.594 ; 15.594 ; 15.594 ;
; SRAM_DQ[12] ; D[4]          ; 16.694 ; 16.694 ; 16.694 ; 16.694 ;
; SRAM_DQ[13] ; D[5]          ; 15.031 ;        ;        ; 15.031 ;
; SRAM_DQ[14] ; D[6]          ; 14.899 ;        ;        ; 14.899 ;
; SRAM_DQ[15] ; D[7]          ; 14.575 ;        ;        ; 14.575 ;
; SW[0]       ; D[1]          ;        ; 7.901  ; 7.901  ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 9.183  ; 9.183  ; 9.183  ; 9.183  ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 9.166  ; 9.166  ;        ;
; SW[2]       ; LEDR[2]       ; 5.387  ;        ;        ; 5.387  ;
; SW[3]       ; D[2]          ;        ; 9.959  ; 9.959  ;        ;
; SW[3]       ; LEDR[3]       ; 5.179  ;        ;        ; 5.179  ;
; SW[7]       ; D[1]          ; 8.543  ;        ;        ; 8.543  ;
; SW[8]       ; D[0]          ; 15.804 ; 15.804 ; 15.804 ; 15.804 ;
; SW[8]       ; D[1]          ; 16.183 ; 16.183 ; 16.183 ; 16.183 ;
; SW[8]       ; D[2]          ; 12.545 ; 14.038 ; 14.038 ; 12.545 ;
; SW[8]       ; D[3]          ; 14.611 ; 14.611 ; 14.611 ; 14.611 ;
; SW[8]       ; D[4]          ; 15.797 ; 15.797 ; 15.797 ; 15.797 ;
; SW[8]       ; D[5]          ; 14.318 ; 14.318 ; 14.318 ; 14.318 ;
; SW[8]       ; D[6]          ; 14.602 ; 14.602 ; 14.602 ; 14.602 ;
; SW[8]       ; D[7]          ; 14.097 ; 14.097 ; 14.097 ; 14.097 ;
; SW[8]       ; LEDG[1]       ; 8.228  ;        ;        ; 8.228  ;
; SW[8]       ; SRAM_CE_N     ;        ; 9.023  ; 9.023  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 9.836  ; 9.836  ; 9.836  ; 9.836  ;
; SW[8]       ; SRAM_DQ[1]    ; 9.846  ; 9.846  ; 9.846  ; 9.846  ;
; SW[8]       ; SRAM_DQ[2]    ; 9.830  ; 9.830  ; 9.830  ; 9.830  ;
; SW[8]       ; SRAM_DQ[3]    ; 9.840  ; 9.840  ; 9.840  ; 9.840  ;
; SW[8]       ; SRAM_DQ[4]    ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; SW[8]       ; SRAM_DQ[5]    ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; SW[8]       ; SRAM_DQ[6]    ; 8.952  ; 8.952  ; 8.952  ; 8.952  ;
; SW[8]       ; SRAM_DQ[7]    ; 9.260  ; 9.260  ; 9.260  ; 9.260  ;
; SW[8]       ; SRAM_DQ[8]    ; 9.228  ; 9.228  ; 9.228  ; 9.228  ;
; SW[8]       ; SRAM_DQ[9]    ; 9.228  ; 9.228  ; 9.228  ; 9.228  ;
; SW[8]       ; SRAM_DQ[10]   ; 9.231  ; 9.231  ; 9.231  ; 9.231  ;
; SW[8]       ; SRAM_DQ[11]   ; 9.223  ; 9.223  ; 9.223  ; 9.223  ;
; SW[8]       ; SRAM_DQ[12]   ; 9.243  ; 9.243  ; 9.243  ; 9.243  ;
; SW[8]       ; SRAM_DQ[13]   ; 9.241  ; 9.241  ; 9.241  ; 9.241  ;
; SW[8]       ; SRAM_DQ[14]   ; 9.241  ; 9.241  ; 9.241  ; 9.241  ;
; SW[8]       ; SRAM_DQ[15]   ; 9.228  ; 9.228  ; 9.228  ; 9.228  ;
; SW[9]       ; D[0]          ; 19.488 ; 19.488 ; 19.488 ; 19.488 ;
; SW[9]       ; D[1]          ; 19.322 ; 19.322 ; 19.322 ; 19.322 ;
; SW[9]       ; D[2]          ; 17.785 ; 17.785 ; 17.785 ; 17.785 ;
; SW[9]       ; D[3]          ; 17.604 ; 17.604 ; 17.604 ; 17.604 ;
; SW[9]       ; D[4]          ; 17.909 ; 17.909 ; 17.909 ; 17.909 ;
; SW[9]       ; D[5]          ; 18.406 ; 18.406 ; 18.406 ; 18.406 ;
; SW[9]       ; D[6]          ; 18.690 ; 18.690 ; 18.690 ; 18.690 ;
; SW[9]       ; D[7]          ; 18.185 ; 18.185 ; 18.185 ; 18.185 ;
; SW[9]       ; FL_ADDR[14]   ; 11.641 ; 11.641 ; 11.641 ; 11.641 ;
; SW[9]       ; FL_ADDR[15]   ; 11.232 ; 11.232 ; 11.232 ; 11.232 ;
; SW[9]       ; FL_ADDR[16]   ; 11.636 ; 11.636 ; 11.636 ; 11.636 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 12.641 ; 12.641 ;        ;
; SW[9]       ; FL_CE_N       ; 14.338 ; 11.790 ; 11.790 ; 14.338 ;
; SW[9]       ; LEDG[0]       ; 10.636 ;        ;        ; 10.636 ;
; SW[9]       ; LEDG[1]       ; 9.241  ;        ;        ; 9.241  ;
; SW[9]       ; LEDG[3]       ;        ; 10.600 ; 10.600 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 10.223 ; 10.223 ;        ;
; SW[9]       ; LEDG[5]       ;        ; 10.680 ; 10.680 ;        ;
; SW[9]       ; LEDG[6]       ; 10.585 ; 10.123 ; 10.123 ; 10.585 ;
; SW[9]       ; LEDG[7]       ; 7.884  ;        ;        ; 7.884  ;
; SW[9]       ; LEDR[6]       ; 10.620 ;        ;        ; 10.620 ;
; SW[9]       ; LEDR[7]       ; 12.670 ;        ;        ; 12.670 ;
; SW[9]       ; LEDR[8]       ; 11.989 ;        ;        ; 11.989 ;
; SW[9]       ; SRAM_CE_N     ;        ; 10.036 ; 10.036 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 13.098 ; 13.098 ; 13.098 ; 13.098 ;
; SW[9]       ; SRAM_DQ[1]    ; 13.108 ; 13.108 ; 13.108 ; 13.108 ;
; SW[9]       ; SRAM_DQ[2]    ; 13.092 ; 13.092 ; 13.092 ; 13.092 ;
; SW[9]       ; SRAM_DQ[3]    ; 13.102 ; 13.102 ; 13.102 ; 13.102 ;
; SW[9]       ; SRAM_DQ[4]    ; 12.552 ; 12.552 ; 12.552 ; 12.552 ;
; SW[9]       ; SRAM_DQ[5]    ; 12.552 ; 12.552 ; 12.552 ; 12.552 ;
; SW[9]       ; SRAM_DQ[6]    ; 12.214 ; 12.214 ; 12.214 ; 12.214 ;
; SW[9]       ; SRAM_DQ[7]    ; 12.522 ; 12.522 ; 12.522 ; 12.522 ;
; SW[9]       ; SRAM_DQ[8]    ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; SW[9]       ; SRAM_DQ[9]    ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; SW[9]       ; SRAM_DQ[10]   ; 12.487 ; 12.487 ; 12.487 ; 12.487 ;
; SW[9]       ; SRAM_DQ[11]   ; 12.479 ; 12.479 ; 12.479 ; 12.479 ;
; SW[9]       ; SRAM_DQ[12]   ; 12.499 ; 12.499 ; 12.499 ; 12.499 ;
; SW[9]       ; SRAM_DQ[13]   ; 12.497 ; 12.497 ; 12.497 ; 12.497 ;
; SW[9]       ; SRAM_DQ[14]   ; 12.497 ; 12.497 ; 12.497 ; 12.497 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; SW[9]       ; U1OE_n        ;        ; 9.356  ; 9.356  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 14.302 ; 14.302 ; 14.302 ; 14.302 ;
; WR_n        ; SRAM_DQ[1]    ; 14.312 ; 14.312 ; 14.312 ; 14.312 ;
; WR_n        ; SRAM_DQ[2]    ; 14.296 ; 14.296 ; 14.296 ; 14.296 ;
; WR_n        ; SRAM_DQ[3]    ; 14.306 ; 14.306 ; 14.306 ; 14.306 ;
; WR_n        ; SRAM_DQ[4]    ; 13.756 ; 13.756 ; 13.756 ; 13.756 ;
; WR_n        ; SRAM_DQ[5]    ; 13.756 ; 13.756 ; 13.756 ; 13.756 ;
; WR_n        ; SRAM_DQ[6]    ; 13.418 ; 13.418 ; 13.418 ; 13.418 ;
; WR_n        ; SRAM_DQ[7]    ; 13.726 ; 13.726 ; 13.726 ; 13.726 ;
; WR_n        ; SRAM_DQ[8]    ; 13.693 ; 13.693 ; 13.693 ; 13.693 ;
; WR_n        ; SRAM_DQ[9]    ; 13.693 ; 13.693 ; 13.693 ; 13.693 ;
; WR_n        ; SRAM_DQ[10]   ; 13.696 ; 13.696 ; 13.696 ; 13.696 ;
; WR_n        ; SRAM_DQ[11]   ; 13.688 ; 13.688 ; 13.688 ; 13.688 ;
; WR_n        ; SRAM_DQ[12]   ; 13.708 ; 13.708 ; 13.708 ; 13.708 ;
; WR_n        ; SRAM_DQ[13]   ; 13.706 ; 13.706 ; 13.706 ; 13.706 ;
; WR_n        ; SRAM_DQ[14]   ; 13.706 ; 13.706 ; 13.706 ; 13.706 ;
; WR_n        ; SRAM_DQ[15]   ; 13.693 ; 13.693 ; 13.693 ; 13.693 ;
; WR_n        ; SRAM_WE_N     ; 10.622 ;        ;        ; 10.622 ;
; WR_n        ; U1OE_n        ; 14.473 ;        ;        ; 14.473 ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Progagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 7.380  ; 7.380  ; 7.380  ; 7.380  ;
; A[0]        ; D[1]          ; 7.373  ; 7.373  ; 7.373  ; 7.373  ;
; A[0]        ; D[2]          ; 7.347  ; 7.347  ; 7.347  ; 7.347  ;
; A[0]        ; D[3]          ; 7.211  ; 7.211  ; 7.211  ; 7.211  ;
; A[0]        ; D[4]          ; 7.211  ; 7.211  ; 7.211  ; 7.211  ;
; A[0]        ; D[5]          ; 7.064  ; 7.064  ; 7.064  ; 7.064  ;
; A[0]        ; D[6]          ; 7.035  ; 7.035  ; 7.035  ; 7.035  ;
; A[0]        ; D[7]          ; 7.042  ; 7.042  ; 7.042  ; 7.042  ;
; A[0]        ; FL_ADDR[0]    ; 5.723  ;        ;        ; 5.723  ;
; A[0]        ; FL_ADDR[14]   ; 7.515  ; 7.515  ; 7.515  ; 7.515  ;
; A[0]        ; FL_ADDR[15]   ; 7.373  ; 7.373  ; 7.373  ; 7.373  ;
; A[0]        ; FL_ADDR[16]   ; 7.513  ; 7.513  ; 7.513  ; 7.513  ;
; A[0]        ; FL_ADDR[17]   ; 8.477  ;        ;        ; 8.477  ;
; A[0]        ; FL_CE_N       ; 7.597  ; 7.889  ; 7.889  ; 7.597  ;
; A[0]        ; LEDG[0]       ;        ; 7.099  ; 7.099  ;        ;
; A[0]        ; LEDG[1]       ;        ; 8.055  ; 8.055  ;        ;
; A[0]        ; LEDG[2]       ; 6.665  ;        ;        ; 6.665  ;
; A[0]        ; LEDG[3]       ; 7.079  ;        ;        ; 7.079  ;
; A[0]        ; LEDG[4]       ; 7.510  ;        ;        ; 7.510  ;
; A[0]        ; LEDG[5]       ; 7.650  ;        ;        ; 7.650  ;
; A[0]        ; LEDG[6]       ; 7.067  ;        ;        ; 7.067  ;
; A[0]        ; LEDR[6]       ;        ; 7.399  ; 7.399  ;        ;
; A[0]        ; LEDR[7]       ;        ; 8.739  ; 8.739  ;        ;
; A[0]        ; LEDR[8]       ;        ; 7.693  ; 7.693  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.855  ;        ;        ; 5.855  ;
; A[0]        ; SRAM_CE_N     ; 8.489  ;        ;        ; 8.489  ;
; A[0]        ; SRAM_DQ[0]    ; 8.669  ; 8.669  ; 8.669  ; 8.669  ;
; A[0]        ; SRAM_DQ[1]    ; 8.679  ; 8.679  ; 8.679  ; 8.679  ;
; A[0]        ; SRAM_DQ[2]    ; 8.664  ; 8.664  ; 8.664  ; 8.664  ;
; A[0]        ; SRAM_DQ[3]    ; 8.674  ; 8.674  ; 8.674  ; 8.674  ;
; A[0]        ; SRAM_DQ[4]    ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; A[0]        ; SRAM_DQ[5]    ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; A[0]        ; SRAM_DQ[6]    ; 8.321  ; 8.321  ; 8.321  ; 8.321  ;
; A[0]        ; SRAM_DQ[7]    ; 8.445  ; 8.445  ; 8.445  ; 8.445  ;
; A[0]        ; SRAM_DQ[8]    ; 8.471  ; 8.471  ; 8.471  ; 8.471  ;
; A[0]        ; SRAM_DQ[9]    ; 8.471  ; 8.471  ; 8.471  ; 8.471  ;
; A[0]        ; SRAM_DQ[10]   ; 8.472  ; 8.472  ; 8.472  ; 8.472  ;
; A[0]        ; SRAM_DQ[11]   ; 8.464  ; 8.464  ; 8.464  ; 8.464  ;
; A[0]        ; SRAM_DQ[12]   ; 8.484  ; 8.484  ; 8.484  ; 8.484  ;
; A[0]        ; SRAM_DQ[13]   ; 8.482  ; 8.482  ; 8.482  ; 8.482  ;
; A[0]        ; SRAM_DQ[14]   ; 8.482  ; 8.482  ; 8.482  ; 8.482  ;
; A[0]        ; SRAM_DQ[15]   ; 8.470  ; 8.470  ; 8.470  ; 8.470  ;
; A[1]        ; D[0]          ; 7.478  ; 7.478  ; 7.478  ; 7.478  ;
; A[1]        ; D[1]          ; 7.471  ; 7.471  ; 7.471  ; 7.471  ;
; A[1]        ; D[2]          ; 7.445  ; 7.445  ; 7.445  ; 7.445  ;
; A[1]        ; D[3]          ; 7.309  ; 7.309  ; 7.309  ; 7.309  ;
; A[1]        ; D[4]          ; 7.309  ; 7.309  ; 7.309  ; 7.309  ;
; A[1]        ; D[5]          ; 7.162  ; 7.162  ; 7.162  ; 7.162  ;
; A[1]        ; D[6]          ; 7.133  ; 7.133  ; 7.133  ; 7.133  ;
; A[1]        ; D[7]          ; 7.140  ; 7.140  ; 7.140  ; 7.140  ;
; A[1]        ; FL_ADDR[1]    ; 5.626  ;        ;        ; 5.626  ;
; A[1]        ; FL_ADDR[14]   ; 7.488  ; 7.488  ; 7.488  ; 7.488  ;
; A[1]        ; FL_ADDR[15]   ; 7.346  ; 7.346  ; 7.346  ; 7.346  ;
; A[1]        ; FL_ADDR[16]   ; 7.486  ; 7.486  ; 7.486  ; 7.486  ;
; A[1]        ; FL_ADDR[17]   ; 8.450  ;        ;        ; 8.450  ;
; A[1]        ; FL_CE_N       ; 7.570  ; 7.862  ; 7.862  ; 7.570  ;
; A[1]        ; LEDG[0]       ;        ; 7.072  ; 7.072  ;        ;
; A[1]        ; LEDG[1]       ;        ; 8.028  ; 8.028  ;        ;
; A[1]        ; LEDG[2]       ; 6.638  ;        ;        ; 6.638  ;
; A[1]        ; LEDG[3]       ; 7.052  ;        ;        ; 7.052  ;
; A[1]        ; LEDG[4]       ; 7.483  ;        ;        ; 7.483  ;
; A[1]        ; LEDG[5]       ; 7.623  ;        ;        ; 7.623  ;
; A[1]        ; LEDG[6]       ; 7.040  ;        ;        ; 7.040  ;
; A[1]        ; LEDR[6]       ;        ; 7.372  ; 7.372  ;        ;
; A[1]        ; LEDR[7]       ;        ; 8.712  ; 8.712  ;        ;
; A[1]        ; LEDR[8]       ;        ; 7.666  ; 7.666  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.882  ;        ;        ; 5.882  ;
; A[1]        ; SRAM_CE_N     ; 8.462  ;        ;        ; 8.462  ;
; A[1]        ; SRAM_DQ[0]    ; 8.642  ; 8.642  ; 8.642  ; 8.642  ;
; A[1]        ; SRAM_DQ[1]    ; 8.652  ; 8.652  ; 8.652  ; 8.652  ;
; A[1]        ; SRAM_DQ[2]    ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; A[1]        ; SRAM_DQ[3]    ; 8.647  ; 8.647  ; 8.647  ; 8.647  ;
; A[1]        ; SRAM_DQ[4]    ; 8.441  ; 8.441  ; 8.441  ; 8.441  ;
; A[1]        ; SRAM_DQ[5]    ; 8.441  ; 8.441  ; 8.441  ; 8.441  ;
; A[1]        ; SRAM_DQ[6]    ; 8.294  ; 8.294  ; 8.294  ; 8.294  ;
; A[1]        ; SRAM_DQ[7]    ; 8.418  ; 8.418  ; 8.418  ; 8.418  ;
; A[1]        ; SRAM_DQ[8]    ; 8.444  ; 8.444  ; 8.444  ; 8.444  ;
; A[1]        ; SRAM_DQ[9]    ; 8.444  ; 8.444  ; 8.444  ; 8.444  ;
; A[1]        ; SRAM_DQ[10]   ; 8.445  ; 8.445  ; 8.445  ; 8.445  ;
; A[1]        ; SRAM_DQ[11]   ; 8.437  ; 8.437  ; 8.437  ; 8.437  ;
; A[1]        ; SRAM_DQ[12]   ; 8.457  ; 8.457  ; 8.457  ; 8.457  ;
; A[1]        ; SRAM_DQ[13]   ; 8.455  ; 8.455  ; 8.455  ; 8.455  ;
; A[1]        ; SRAM_DQ[14]   ; 8.455  ; 8.455  ; 8.455  ; 8.455  ;
; A[1]        ; SRAM_DQ[15]   ; 8.443  ; 8.443  ; 8.443  ; 8.443  ;
; A[3]        ; BUSDIR_n      ;        ; 6.754  ; 6.754  ;        ;
; A[3]        ; D[0]          ; 7.433  ; 7.433  ; 7.433  ; 7.433  ;
; A[3]        ; D[1]          ; 7.426  ; 7.426  ; 7.426  ; 7.426  ;
; A[3]        ; D[2]          ; 7.400  ; 7.400  ; 7.400  ; 7.400  ;
; A[3]        ; D[3]          ; 7.264  ; 7.264  ; 7.264  ; 7.264  ;
; A[3]        ; D[4]          ; 7.264  ; 7.264  ; 7.264  ; 7.264  ;
; A[3]        ; D[5]          ; 7.117  ; 7.117  ; 7.117  ; 7.117  ;
; A[3]        ; D[6]          ; 7.088  ; 6.997  ; 6.997  ; 7.088  ;
; A[3]        ; D[7]          ; 7.095  ; 7.095  ; 7.095  ; 7.095  ;
; A[3]        ; FL_ADDR[3]    ; 5.109  ;        ;        ; 5.109  ;
; A[3]        ; FL_ADDR[14]   ; 6.998  ; 6.998  ; 6.998  ; 6.998  ;
; A[3]        ; FL_ADDR[15]   ; 6.856  ; 6.856  ; 6.856  ; 6.856  ;
; A[3]        ; FL_ADDR[16]   ; 6.996  ; 6.996  ; 6.996  ; 6.996  ;
; A[3]        ; FL_ADDR[17]   ; 7.960  ;        ;        ; 7.960  ;
; A[3]        ; FL_CE_N       ; 7.080  ; 7.372  ; 7.372  ; 7.080  ;
; A[3]        ; LEDG[0]       ;        ; 6.582  ; 6.582  ;        ;
; A[3]        ; LEDG[1]       ;        ; 7.538  ; 7.538  ;        ;
; A[3]        ; LEDG[2]       ; 6.148  ;        ;        ; 6.148  ;
; A[3]        ; LEDG[3]       ; 6.562  ;        ;        ; 6.562  ;
; A[3]        ; LEDG[4]       ; 6.993  ;        ;        ; 6.993  ;
; A[3]        ; LEDG[5]       ; 7.133  ;        ;        ; 7.133  ;
; A[3]        ; LEDG[6]       ; 6.550  ;        ;        ; 6.550  ;
; A[3]        ; LEDR[6]       ;        ; 6.882  ; 6.882  ;        ;
; A[3]        ; LEDR[7]       ;        ; 8.222  ; 8.222  ;        ;
; A[3]        ; LEDR[8]       ;        ; 7.176  ; 7.176  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.723  ;        ;        ; 5.723  ;
; A[3]        ; SRAM_CE_N     ; 7.972  ;        ;        ; 7.972  ;
; A[3]        ; SRAM_DQ[0]    ; 8.152  ; 8.152  ; 8.152  ; 8.152  ;
; A[3]        ; SRAM_DQ[1]    ; 8.162  ; 8.162  ; 8.162  ; 8.162  ;
; A[3]        ; SRAM_DQ[2]    ; 8.147  ; 8.147  ; 8.147  ; 8.147  ;
; A[3]        ; SRAM_DQ[3]    ; 8.157  ; 8.157  ; 8.157  ; 8.157  ;
; A[3]        ; SRAM_DQ[4]    ; 7.951  ; 7.951  ; 7.951  ; 7.951  ;
; A[3]        ; SRAM_DQ[5]    ; 7.951  ; 7.951  ; 7.951  ; 7.951  ;
; A[3]        ; SRAM_DQ[6]    ; 7.804  ; 7.804  ; 7.804  ; 7.804  ;
; A[3]        ; SRAM_DQ[7]    ; 7.928  ; 7.928  ; 7.928  ; 7.928  ;
; A[3]        ; SRAM_DQ[8]    ; 7.954  ; 7.954  ; 7.954  ; 7.954  ;
; A[3]        ; SRAM_DQ[9]    ; 7.954  ; 7.954  ; 7.954  ; 7.954  ;
; A[3]        ; SRAM_DQ[10]   ; 7.955  ; 7.955  ; 7.955  ; 7.955  ;
; A[3]        ; SRAM_DQ[11]   ; 7.947  ; 7.947  ; 7.947  ; 7.947  ;
; A[3]        ; SRAM_DQ[12]   ; 7.967  ; 7.967  ; 7.967  ; 7.967  ;
; A[3]        ; SRAM_DQ[13]   ; 7.965  ; 7.965  ; 7.965  ; 7.965  ;
; A[3]        ; SRAM_DQ[14]   ; 7.965  ; 7.965  ; 7.965  ; 7.965  ;
; A[3]        ; SRAM_DQ[15]   ; 7.953  ; 7.953  ; 7.953  ; 7.953  ;
; A[3]        ; U1OE_n        ;        ; 6.529  ; 6.529  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 7.947  ; 7.947  ;        ;
; A[4]        ; D[0]          ; 7.634  ; 7.634  ; 7.634  ; 7.634  ;
; A[4]        ; D[1]          ; 7.627  ; 7.627  ; 7.627  ; 7.627  ;
; A[4]        ; D[2]          ; 7.601  ; 7.601  ; 7.601  ; 7.601  ;
; A[4]        ; D[3]          ; 7.465  ; 7.465  ; 7.465  ; 7.465  ;
; A[4]        ; D[4]          ; 7.465  ; 7.465  ; 7.465  ; 7.465  ;
; A[4]        ; D[5]          ; 7.318  ; 7.318  ; 7.318  ; 7.318  ;
; A[4]        ; D[6]          ; 7.289  ; 7.289  ; 7.289  ; 7.289  ;
; A[4]        ; D[7]          ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; A[4]        ; FL_ADDR[4]    ; 5.338  ;        ;        ; 5.338  ;
; A[4]        ; FL_ADDR[14]   ; 7.841  ; 7.841  ; 7.841  ; 7.841  ;
; A[4]        ; FL_ADDR[15]   ; 7.699  ; 7.699  ; 7.699  ; 7.699  ;
; A[4]        ; FL_ADDR[16]   ; 7.839  ; 7.839  ; 7.839  ; 7.839  ;
; A[4]        ; FL_ADDR[17]   ; 8.669  ;        ;        ; 8.669  ;
; A[4]        ; FL_CE_N       ; 7.143  ; 8.215  ; 8.215  ; 7.143  ;
; A[4]        ; LEDG[0]       ;        ; 7.425  ; 7.425  ;        ;
; A[4]        ; LEDG[1]       ;        ; 8.247  ; 8.247  ;        ;
; A[4]        ; LEDG[2]       ; 6.991  ;        ;        ; 6.991  ;
; A[4]        ; LEDG[3]       ; 7.405  ;        ;        ; 7.405  ;
; A[4]        ; LEDG[4]       ; 7.836  ;        ;        ; 7.836  ;
; A[4]        ; LEDG[5]       ; 7.976  ;        ;        ; 7.976  ;
; A[4]        ; LEDG[6]       ; 7.393  ;        ;        ; 7.393  ;
; A[4]        ; LEDR[6]       ; 6.439  ; 7.725  ; 7.725  ; 6.439  ;
; A[4]        ; LEDR[7]       ; 10.086 ; 8.931  ; 8.931  ; 10.086 ;
; A[4]        ; LEDR[8]       ;        ; 8.019  ; 8.019  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.542  ;        ;        ; 5.542  ;
; A[4]        ; SRAM_CE_N     ; 8.681  ;        ;        ; 8.681  ;
; A[4]        ; SRAM_DQ[0]    ; 8.995  ; 8.995  ; 8.995  ; 8.995  ;
; A[4]        ; SRAM_DQ[1]    ; 9.005  ; 9.005  ; 9.005  ; 9.005  ;
; A[4]        ; SRAM_DQ[2]    ; 8.990  ; 8.990  ; 8.990  ; 8.990  ;
; A[4]        ; SRAM_DQ[3]    ; 9.000  ; 9.000  ; 9.000  ; 9.000  ;
; A[4]        ; SRAM_DQ[4]    ; 8.794  ; 8.794  ; 8.794  ; 8.794  ;
; A[4]        ; SRAM_DQ[5]    ; 8.794  ; 8.794  ; 8.794  ; 8.794  ;
; A[4]        ; SRAM_DQ[6]    ; 8.647  ; 8.647  ; 8.647  ; 8.647  ;
; A[4]        ; SRAM_DQ[7]    ; 8.771  ; 8.771  ; 8.771  ; 8.771  ;
; A[4]        ; SRAM_DQ[8]    ; 8.797  ; 8.797  ; 8.797  ; 8.797  ;
; A[4]        ; SRAM_DQ[9]    ; 8.797  ; 8.797  ; 8.797  ; 8.797  ;
; A[4]        ; SRAM_DQ[10]   ; 8.798  ; 8.798  ; 8.798  ; 8.798  ;
; A[4]        ; SRAM_DQ[11]   ; 8.790  ; 8.790  ; 8.790  ; 8.790  ;
; A[4]        ; SRAM_DQ[12]   ; 8.810  ; 8.810  ; 8.810  ; 8.810  ;
; A[4]        ; SRAM_DQ[13]   ; 8.808  ; 8.808  ; 8.808  ; 8.808  ;
; A[4]        ; SRAM_DQ[14]   ; 8.808  ; 8.808  ; 8.808  ; 8.808  ;
; A[4]        ; SRAM_DQ[15]   ; 8.796  ; 8.796  ; 8.796  ; 8.796  ;
; A[4]        ; U1OE_n        ;        ; 7.722  ; 7.722  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 8.008  ; 8.008  ;        ;
; A[5]        ; D[0]          ; 7.695  ; 7.695  ; 7.695  ; 7.695  ;
; A[5]        ; D[1]          ; 7.688  ; 7.688  ; 7.688  ; 7.688  ;
; A[5]        ; D[2]          ; 7.662  ; 7.662  ; 7.662  ; 7.662  ;
; A[5]        ; D[3]          ; 7.526  ; 7.526  ; 7.526  ; 7.526  ;
; A[5]        ; D[4]          ; 7.526  ; 7.526  ; 7.526  ; 7.526  ;
; A[5]        ; D[5]          ; 7.379  ; 7.379  ; 7.379  ; 7.379  ;
; A[5]        ; D[6]          ; 7.350  ; 7.350  ; 7.350  ; 7.350  ;
; A[5]        ; D[7]          ; 7.357  ; 7.357  ; 7.357  ; 7.357  ;
; A[5]        ; FL_ADDR[5]    ; 5.062  ;        ;        ; 5.062  ;
; A[5]        ; FL_ADDR[14]   ; 7.902  ; 7.902  ; 7.902  ; 7.902  ;
; A[5]        ; FL_ADDR[15]   ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; A[5]        ; FL_ADDR[16]   ; 7.900  ; 7.900  ; 7.900  ; 7.900  ;
; A[5]        ; FL_ADDR[17]   ; 8.730  ;        ;        ; 8.730  ;
; A[5]        ; FL_CE_N       ; 7.204  ; 8.276  ; 8.276  ; 7.204  ;
; A[5]        ; LEDG[0]       ;        ; 7.486  ; 7.486  ;        ;
; A[5]        ; LEDG[1]       ;        ; 8.308  ; 8.308  ;        ;
; A[5]        ; LEDG[2]       ; 7.052  ;        ;        ; 7.052  ;
; A[5]        ; LEDG[3]       ; 7.466  ;        ;        ; 7.466  ;
; A[5]        ; LEDG[4]       ; 7.897  ;        ;        ; 7.897  ;
; A[5]        ; LEDG[5]       ; 8.037  ;        ;        ; 8.037  ;
; A[5]        ; LEDG[6]       ; 7.454  ;        ;        ; 7.454  ;
; A[5]        ; LEDR[6]       ; 6.500  ; 7.786  ; 7.786  ; 6.500  ;
; A[5]        ; LEDR[7]       ; 10.147 ; 8.992  ; 8.992  ; 10.147 ;
; A[5]        ; LEDR[8]       ;        ; 8.080  ; 8.080  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320  ;        ;        ; 5.320  ;
; A[5]        ; SRAM_CE_N     ; 8.742  ;        ;        ; 8.742  ;
; A[5]        ; SRAM_DQ[0]    ; 9.056  ; 9.056  ; 9.056  ; 9.056  ;
; A[5]        ; SRAM_DQ[1]    ; 9.066  ; 9.066  ; 9.066  ; 9.066  ;
; A[5]        ; SRAM_DQ[2]    ; 9.051  ; 9.051  ; 9.051  ; 9.051  ;
; A[5]        ; SRAM_DQ[3]    ; 9.061  ; 9.061  ; 9.061  ; 9.061  ;
; A[5]        ; SRAM_DQ[4]    ; 8.855  ; 8.855  ; 8.855  ; 8.855  ;
; A[5]        ; SRAM_DQ[5]    ; 8.855  ; 8.855  ; 8.855  ; 8.855  ;
; A[5]        ; SRAM_DQ[6]    ; 8.708  ; 8.708  ; 8.708  ; 8.708  ;
; A[5]        ; SRAM_DQ[7]    ; 8.832  ; 8.832  ; 8.832  ; 8.832  ;
; A[5]        ; SRAM_DQ[8]    ; 8.858  ; 8.858  ; 8.858  ; 8.858  ;
; A[5]        ; SRAM_DQ[9]    ; 8.858  ; 8.858  ; 8.858  ; 8.858  ;
; A[5]        ; SRAM_DQ[10]   ; 8.859  ; 8.859  ; 8.859  ; 8.859  ;
; A[5]        ; SRAM_DQ[11]   ; 8.851  ; 8.851  ; 8.851  ; 8.851  ;
; A[5]        ; SRAM_DQ[12]   ; 8.871  ; 8.871  ; 8.871  ; 8.871  ;
; A[5]        ; SRAM_DQ[13]   ; 8.869  ; 8.869  ; 8.869  ; 8.869  ;
; A[5]        ; SRAM_DQ[14]   ; 8.869  ; 8.869  ; 8.869  ; 8.869  ;
; A[5]        ; SRAM_DQ[15]   ; 8.857  ; 8.857  ; 8.857  ; 8.857  ;
; A[5]        ; U1OE_n        ;        ; 7.783  ; 7.783  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 8.345  ; 8.345  ;        ;
; A[6]        ; D[0]          ; 8.032  ; 8.032  ; 8.032  ; 8.032  ;
; A[6]        ; D[1]          ; 8.025  ; 8.025  ; 8.025  ; 8.025  ;
; A[6]        ; D[2]          ; 7.999  ; 7.999  ; 7.999  ; 7.999  ;
; A[6]        ; D[3]          ; 7.863  ; 7.863  ; 7.863  ; 7.863  ;
; A[6]        ; D[4]          ; 7.863  ; 7.863  ; 7.863  ; 7.863  ;
; A[6]        ; D[5]          ; 7.716  ; 7.716  ; 7.716  ; 7.716  ;
; A[6]        ; D[6]          ; 7.687  ; 7.687  ; 7.687  ; 7.687  ;
; A[6]        ; D[7]          ; 7.694  ; 7.694  ; 7.694  ; 7.694  ;
; A[6]        ; FL_ADDR[6]    ; 5.510  ;        ;        ; 5.510  ;
; A[6]        ; FL_ADDR[14]   ; 8.239  ; 8.239  ; 8.239  ; 8.239  ;
; A[6]        ; FL_ADDR[15]   ; 8.097  ; 8.097  ; 8.097  ; 8.097  ;
; A[6]        ; FL_ADDR[16]   ; 8.237  ; 8.237  ; 8.237  ; 8.237  ;
; A[6]        ; FL_ADDR[17]   ; 9.067  ;        ;        ; 9.067  ;
; A[6]        ; FL_CE_N       ; 7.541  ; 8.613  ; 8.613  ; 7.541  ;
; A[6]        ; LEDG[0]       ;        ; 7.823  ; 7.823  ;        ;
; A[6]        ; LEDG[1]       ;        ; 8.645  ; 8.645  ;        ;
; A[6]        ; LEDG[2]       ; 7.389  ;        ;        ; 7.389  ;
; A[6]        ; LEDG[3]       ; 7.803  ;        ;        ; 7.803  ;
; A[6]        ; LEDG[4]       ; 8.234  ;        ;        ; 8.234  ;
; A[6]        ; LEDG[5]       ; 8.374  ;        ;        ; 8.374  ;
; A[6]        ; LEDG[6]       ; 7.791  ;        ;        ; 7.791  ;
; A[6]        ; LEDR[6]       ; 6.837  ; 8.123  ; 8.123  ; 6.837  ;
; A[6]        ; LEDR[7]       ; 10.484 ; 9.329  ; 9.329  ; 10.484 ;
; A[6]        ; LEDR[8]       ;        ; 8.417  ; 8.417  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.570  ;        ;        ; 5.570  ;
; A[6]        ; SRAM_CE_N     ; 9.079  ;        ;        ; 9.079  ;
; A[6]        ; SRAM_DQ[0]    ; 9.393  ; 9.393  ; 9.393  ; 9.393  ;
; A[6]        ; SRAM_DQ[1]    ; 9.403  ; 9.403  ; 9.403  ; 9.403  ;
; A[6]        ; SRAM_DQ[2]    ; 9.388  ; 9.388  ; 9.388  ; 9.388  ;
; A[6]        ; SRAM_DQ[3]    ; 9.398  ; 9.398  ; 9.398  ; 9.398  ;
; A[6]        ; SRAM_DQ[4]    ; 9.192  ; 9.192  ; 9.192  ; 9.192  ;
; A[6]        ; SRAM_DQ[5]    ; 9.192  ; 9.192  ; 9.192  ; 9.192  ;
; A[6]        ; SRAM_DQ[6]    ; 9.045  ; 9.045  ; 9.045  ; 9.045  ;
; A[6]        ; SRAM_DQ[7]    ; 9.169  ; 9.169  ; 9.169  ; 9.169  ;
; A[6]        ; SRAM_DQ[8]    ; 9.195  ; 9.195  ; 9.195  ; 9.195  ;
; A[6]        ; SRAM_DQ[9]    ; 9.195  ; 9.195  ; 9.195  ; 9.195  ;
; A[6]        ; SRAM_DQ[10]   ; 9.196  ; 9.196  ; 9.196  ; 9.196  ;
; A[6]        ; SRAM_DQ[11]   ; 9.188  ; 9.188  ; 9.188  ; 9.188  ;
; A[6]        ; SRAM_DQ[12]   ; 9.208  ; 9.208  ; 9.208  ; 9.208  ;
; A[6]        ; SRAM_DQ[13]   ; 9.206  ; 9.206  ; 9.206  ; 9.206  ;
; A[6]        ; SRAM_DQ[14]   ; 9.206  ; 9.206  ; 9.206  ; 9.206  ;
; A[6]        ; SRAM_DQ[15]   ; 9.194  ; 9.194  ; 9.194  ; 9.194  ;
; A[6]        ; U1OE_n        ;        ; 8.120  ; 8.120  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 8.572  ; 8.572  ;        ;
; A[7]        ; D[0]          ; 8.259  ; 8.259  ; 8.259  ; 8.259  ;
; A[7]        ; D[1]          ; 8.252  ; 8.252  ; 8.252  ; 8.252  ;
; A[7]        ; D[2]          ; 8.226  ; 8.226  ; 8.226  ; 8.226  ;
; A[7]        ; D[3]          ; 8.090  ; 8.090  ; 8.090  ; 8.090  ;
; A[7]        ; D[4]          ; 8.090  ; 8.090  ; 8.090  ; 8.090  ;
; A[7]        ; D[5]          ; 7.943  ; 7.943  ; 7.943  ; 7.943  ;
; A[7]        ; D[6]          ; 7.914  ; 7.914  ; 7.914  ; 7.914  ;
; A[7]        ; D[7]          ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; A[7]        ; FL_ADDR[7]    ; 5.707  ;        ;        ; 5.707  ;
; A[7]        ; FL_ADDR[14]   ; 8.466  ; 8.466  ; 8.466  ; 8.466  ;
; A[7]        ; FL_ADDR[15]   ; 8.324  ; 8.324  ; 8.324  ; 8.324  ;
; A[7]        ; FL_ADDR[16]   ; 8.464  ; 8.464  ; 8.464  ; 8.464  ;
; A[7]        ; FL_ADDR[17]   ; 9.294  ;        ;        ; 9.294  ;
; A[7]        ; FL_CE_N       ; 7.768  ; 8.840  ; 8.840  ; 7.768  ;
; A[7]        ; LEDG[0]       ;        ; 8.050  ; 8.050  ;        ;
; A[7]        ; LEDG[1]       ;        ; 8.872  ; 8.872  ;        ;
; A[7]        ; LEDG[2]       ; 7.616  ;        ;        ; 7.616  ;
; A[7]        ; LEDG[3]       ; 8.030  ;        ;        ; 8.030  ;
; A[7]        ; LEDG[4]       ; 8.461  ;        ;        ; 8.461  ;
; A[7]        ; LEDG[5]       ; 8.601  ;        ;        ; 8.601  ;
; A[7]        ; LEDG[6]       ; 8.018  ;        ;        ; 8.018  ;
; A[7]        ; LEDR[6]       ; 7.064  ; 8.350  ; 8.350  ; 7.064  ;
; A[7]        ; LEDR[7]       ; 10.711 ; 9.556  ; 9.556  ; 10.711 ;
; A[7]        ; LEDR[8]       ;        ; 8.644  ; 8.644  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.686  ;        ;        ; 5.686  ;
; A[7]        ; SRAM_CE_N     ; 9.306  ;        ;        ; 9.306  ;
; A[7]        ; SRAM_DQ[0]    ; 9.620  ; 9.620  ; 9.620  ; 9.620  ;
; A[7]        ; SRAM_DQ[1]    ; 9.630  ; 9.630  ; 9.630  ; 9.630  ;
; A[7]        ; SRAM_DQ[2]    ; 9.615  ; 9.615  ; 9.615  ; 9.615  ;
; A[7]        ; SRAM_DQ[3]    ; 9.625  ; 9.625  ; 9.625  ; 9.625  ;
; A[7]        ; SRAM_DQ[4]    ; 9.419  ; 9.419  ; 9.419  ; 9.419  ;
; A[7]        ; SRAM_DQ[5]    ; 9.419  ; 9.419  ; 9.419  ; 9.419  ;
; A[7]        ; SRAM_DQ[6]    ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; A[7]        ; SRAM_DQ[7]    ; 9.396  ; 9.396  ; 9.396  ; 9.396  ;
; A[7]        ; SRAM_DQ[8]    ; 9.422  ; 9.422  ; 9.422  ; 9.422  ;
; A[7]        ; SRAM_DQ[9]    ; 9.422  ; 9.422  ; 9.422  ; 9.422  ;
; A[7]        ; SRAM_DQ[10]   ; 9.423  ; 9.423  ; 9.423  ; 9.423  ;
; A[7]        ; SRAM_DQ[11]   ; 9.415  ; 9.415  ; 9.415  ; 9.415  ;
; A[7]        ; SRAM_DQ[12]   ; 9.435  ; 9.435  ; 9.435  ; 9.435  ;
; A[7]        ; SRAM_DQ[13]   ; 9.433  ; 9.433  ; 9.433  ; 9.433  ;
; A[7]        ; SRAM_DQ[14]   ; 9.433  ; 9.433  ; 9.433  ; 9.433  ;
; A[7]        ; SRAM_DQ[15]   ; 9.421  ; 9.421  ; 9.421  ; 9.421  ;
; A[7]        ; U1OE_n        ;        ; 8.347  ; 8.347  ;        ;
; A[8]        ; D[0]          ; 8.056  ; 8.056  ; 8.056  ; 8.056  ;
; A[8]        ; D[1]          ; 8.049  ; 8.049  ; 8.049  ; 8.049  ;
; A[8]        ; D[2]          ; 8.023  ; 8.023  ; 8.023  ; 8.023  ;
; A[8]        ; D[3]          ; 7.887  ; 7.887  ; 7.887  ; 7.887  ;
; A[8]        ; D[4]          ; 7.887  ; 7.887  ; 7.887  ; 7.887  ;
; A[8]        ; D[5]          ; 7.740  ; 7.740  ; 7.740  ; 7.740  ;
; A[8]        ; D[6]          ; 7.711  ; 7.711  ; 7.711  ; 7.711  ;
; A[8]        ; D[7]          ; 7.718  ; 7.718  ; 7.718  ; 7.718  ;
; A[8]        ; FL_ADDR[8]    ; 5.784  ;        ;        ; 5.784  ;
; A[8]        ; FL_ADDR[14]   ; 8.228  ; 8.228  ; 8.228  ; 8.228  ;
; A[8]        ; FL_ADDR[15]   ; 8.086  ; 8.086  ; 8.086  ; 8.086  ;
; A[8]        ; FL_ADDR[16]   ; 8.226  ; 8.226  ; 8.226  ; 8.226  ;
; A[8]        ; FL_ADDR[17]   ; 9.056  ;        ;        ; 9.056  ;
; A[8]        ; FL_CE_N       ; 7.417  ; 7.889  ; 7.889  ; 7.417  ;
; A[8]        ; LEDG[0]       ;        ; 7.812  ; 7.812  ;        ;
; A[8]        ; LEDG[1]       ;        ; 8.634  ; 8.634  ;        ;
; A[8]        ; LEDG[2]       ; 7.378  ;        ;        ; 7.378  ;
; A[8]        ; LEDG[3]       ; 7.792  ;        ;        ; 7.792  ;
; A[8]        ; LEDG[4]       ; 8.223  ;        ;        ; 8.223  ;
; A[8]        ; LEDG[5]       ; 8.363  ;        ;        ; 8.363  ;
; A[8]        ; LEDG[6]       ; 7.780  ;        ;        ; 7.780  ;
; A[8]        ; LEDR[6]       ; 6.713  ; 8.112  ; 8.112  ; 6.713  ;
; A[8]        ; LEDR[7]       ; 10.473 ; 9.318  ; 9.318  ; 10.473 ;
; A[8]        ; LEDR[8]       ; 6.963  ; 6.963  ; 6.963  ; 6.963  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.510  ;        ;        ; 5.510  ;
; A[8]        ; SRAM_CE_N     ; 9.068  ;        ;        ; 9.068  ;
; A[8]        ; SRAM_DQ[0]    ; 9.382  ; 9.382  ; 9.382  ; 9.382  ;
; A[8]        ; SRAM_DQ[1]    ; 9.392  ; 9.392  ; 9.392  ; 9.392  ;
; A[8]        ; SRAM_DQ[2]    ; 9.377  ; 9.377  ; 9.377  ; 9.377  ;
; A[8]        ; SRAM_DQ[3]    ; 9.387  ; 9.387  ; 9.387  ; 9.387  ;
; A[8]        ; SRAM_DQ[4]    ; 9.181  ; 9.181  ; 9.181  ; 9.181  ;
; A[8]        ; SRAM_DQ[5]    ; 9.181  ; 9.181  ; 9.181  ; 9.181  ;
; A[8]        ; SRAM_DQ[6]    ; 9.034  ; 9.034  ; 9.034  ; 9.034  ;
; A[8]        ; SRAM_DQ[7]    ; 9.158  ; 9.158  ; 9.158  ; 9.158  ;
; A[8]        ; SRAM_DQ[8]    ; 9.184  ; 9.184  ; 9.184  ; 9.184  ;
; A[8]        ; SRAM_DQ[9]    ; 9.184  ; 9.184  ; 9.184  ; 9.184  ;
; A[8]        ; SRAM_DQ[10]   ; 9.185  ; 9.185  ; 9.185  ; 9.185  ;
; A[8]        ; SRAM_DQ[11]   ; 9.177  ; 9.177  ; 9.177  ; 9.177  ;
; A[8]        ; SRAM_DQ[12]   ; 9.197  ; 9.197  ; 9.197  ; 9.197  ;
; A[8]        ; SRAM_DQ[13]   ; 9.195  ; 9.195  ; 9.195  ; 9.195  ;
; A[8]        ; SRAM_DQ[14]   ; 9.195  ; 9.195  ; 9.195  ; 9.195  ;
; A[8]        ; SRAM_DQ[15]   ; 9.183  ; 9.183  ; 9.183  ; 9.183  ;
; A[9]        ; D[0]          ; 8.481  ; 8.481  ; 8.481  ; 8.481  ;
; A[9]        ; D[1]          ; 8.474  ; 8.474  ; 8.474  ; 8.474  ;
; A[9]        ; D[2]          ; 8.448  ; 8.448  ; 8.448  ; 8.448  ;
; A[9]        ; D[3]          ; 8.312  ; 8.312  ; 8.312  ; 8.312  ;
; A[9]        ; D[4]          ; 8.312  ; 8.312  ; 8.312  ; 8.312  ;
; A[9]        ; D[5]          ; 8.165  ; 8.165  ; 8.165  ; 8.165  ;
; A[9]        ; D[6]          ; 8.136  ; 8.136  ; 8.136  ; 8.136  ;
; A[9]        ; D[7]          ; 8.143  ; 8.143  ; 8.143  ; 8.143  ;
; A[9]        ; FL_ADDR[9]    ; 5.589  ;        ;        ; 5.589  ;
; A[9]        ; FL_ADDR[14]   ; 8.486  ; 8.486  ; 8.486  ; 8.486  ;
; A[9]        ; FL_ADDR[15]   ; 8.344  ; 8.344  ; 8.344  ; 8.344  ;
; A[9]        ; FL_ADDR[16]   ; 8.484  ; 8.484  ; 8.484  ; 8.484  ;
; A[9]        ; FL_ADDR[17]   ; 9.314  ;        ;        ; 9.314  ;
; A[9]        ; FL_CE_N       ; 7.675  ; 8.314  ; 8.314  ; 7.675  ;
; A[9]        ; LEDG[0]       ;        ; 8.070  ; 8.070  ;        ;
; A[9]        ; LEDG[1]       ;        ; 8.892  ; 8.892  ;        ;
; A[9]        ; LEDG[2]       ; 7.636  ;        ;        ; 7.636  ;
; A[9]        ; LEDG[3]       ; 8.050  ;        ;        ; 8.050  ;
; A[9]        ; LEDG[4]       ; 8.481  ;        ;        ; 8.481  ;
; A[9]        ; LEDG[5]       ; 8.621  ;        ;        ; 8.621  ;
; A[9]        ; LEDG[6]       ; 8.038  ;        ;        ; 8.038  ;
; A[9]        ; LEDR[6]       ; 6.971  ; 8.370  ; 8.370  ; 6.971  ;
; A[9]        ; LEDR[7]       ; 10.731 ; 9.576  ; 9.576  ; 10.731 ;
; A[9]        ; LEDR[8]       ; 7.388  ; 7.388  ; 7.388  ; 7.388  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.613  ;        ;        ; 5.613  ;
; A[9]        ; SRAM_CE_N     ; 9.326  ;        ;        ; 9.326  ;
; A[9]        ; SRAM_DQ[0]    ; 9.640  ; 9.640  ; 9.640  ; 9.640  ;
; A[9]        ; SRAM_DQ[1]    ; 9.650  ; 9.650  ; 9.650  ; 9.650  ;
; A[9]        ; SRAM_DQ[2]    ; 9.635  ; 9.635  ; 9.635  ; 9.635  ;
; A[9]        ; SRAM_DQ[3]    ; 9.645  ; 9.645  ; 9.645  ; 9.645  ;
; A[9]        ; SRAM_DQ[4]    ; 9.439  ; 9.439  ; 9.439  ; 9.439  ;
; A[9]        ; SRAM_DQ[5]    ; 9.439  ; 9.439  ; 9.439  ; 9.439  ;
; A[9]        ; SRAM_DQ[6]    ; 9.292  ; 9.292  ; 9.292  ; 9.292  ;
; A[9]        ; SRAM_DQ[7]    ; 9.416  ; 9.416  ; 9.416  ; 9.416  ;
; A[9]        ; SRAM_DQ[8]    ; 9.442  ; 9.442  ; 9.442  ; 9.442  ;
; A[9]        ; SRAM_DQ[9]    ; 9.442  ; 9.442  ; 9.442  ; 9.442  ;
; A[9]        ; SRAM_DQ[10]   ; 9.443  ; 9.443  ; 9.443  ; 9.443  ;
; A[9]        ; SRAM_DQ[11]   ; 9.435  ; 9.435  ; 9.435  ; 9.435  ;
; A[9]        ; SRAM_DQ[12]   ; 9.455  ; 9.455  ; 9.455  ; 9.455  ;
; A[9]        ; SRAM_DQ[13]   ; 9.453  ; 9.453  ; 9.453  ; 9.453  ;
; A[9]        ; SRAM_DQ[14]   ; 9.453  ; 9.453  ; 9.453  ; 9.453  ;
; A[9]        ; SRAM_DQ[15]   ; 9.441  ; 9.441  ; 9.441  ; 9.441  ;
; A[10]       ; D[0]          ; 8.267  ; 8.267  ; 8.267  ; 8.267  ;
; A[10]       ; D[1]          ; 8.260  ; 8.260  ; 8.260  ; 8.260  ;
; A[10]       ; D[2]          ; 8.234  ; 8.234  ; 8.234  ; 8.234  ;
; A[10]       ; D[3]          ; 8.098  ; 8.098  ; 8.098  ; 8.098  ;
; A[10]       ; D[4]          ; 8.098  ; 8.098  ; 8.098  ; 8.098  ;
; A[10]       ; D[5]          ; 7.951  ; 7.951  ; 7.951  ; 7.951  ;
; A[10]       ; D[6]          ; 7.922  ; 7.922  ; 7.922  ; 7.922  ;
; A[10]       ; D[7]          ; 7.929  ; 7.929  ; 7.929  ; 7.929  ;
; A[10]       ; FL_ADDR[10]   ; 5.779  ;        ;        ; 5.779  ;
; A[10]       ; FL_ADDR[14]   ; 8.374  ; 8.374  ; 8.374  ; 8.374  ;
; A[10]       ; FL_ADDR[15]   ; 8.232  ; 8.232  ; 8.232  ; 8.232  ;
; A[10]       ; FL_ADDR[16]   ; 8.372  ; 8.372  ; 8.372  ; 8.372  ;
; A[10]       ; FL_ADDR[17]   ; 9.202  ;        ;        ; 9.202  ;
; A[10]       ; FL_CE_N       ; 7.502  ; 8.231  ; 8.231  ; 7.502  ;
; A[10]       ; LEDG[0]       ;        ; 7.958  ; 7.958  ;        ;
; A[10]       ; LEDG[1]       ;        ; 8.780  ; 8.780  ;        ;
; A[10]       ; LEDG[2]       ; 7.524  ;        ;        ; 7.524  ;
; A[10]       ; LEDG[3]       ; 7.938  ;        ;        ; 7.938  ;
; A[10]       ; LEDG[4]       ; 8.369  ;        ;        ; 8.369  ;
; A[10]       ; LEDG[5]       ; 8.509  ;        ;        ; 8.509  ;
; A[10]       ; LEDG[6]       ; 7.926  ;        ;        ; 7.926  ;
; A[10]       ; LEDR[6]       ; 6.798  ; 8.258  ; 8.258  ; 6.798  ;
; A[10]       ; LEDR[7]       ; 10.619 ; 9.464  ; 9.464  ; 10.619 ;
; A[10]       ; LEDR[8]       ; 7.174  ; 7.305  ; 7.305  ; 7.174  ;
; A[10]       ; SRAM_ADDR[10] ; 5.675  ;        ;        ; 5.675  ;
; A[10]       ; SRAM_CE_N     ; 9.214  ;        ;        ; 9.214  ;
; A[10]       ; SRAM_DQ[0]    ; 9.528  ; 9.528  ; 9.528  ; 9.528  ;
; A[10]       ; SRAM_DQ[1]    ; 9.538  ; 9.538  ; 9.538  ; 9.538  ;
; A[10]       ; SRAM_DQ[2]    ; 9.523  ; 9.523  ; 9.523  ; 9.523  ;
; A[10]       ; SRAM_DQ[3]    ; 9.533  ; 9.533  ; 9.533  ; 9.533  ;
; A[10]       ; SRAM_DQ[4]    ; 9.327  ; 9.327  ; 9.327  ; 9.327  ;
; A[10]       ; SRAM_DQ[5]    ; 9.327  ; 9.327  ; 9.327  ; 9.327  ;
; A[10]       ; SRAM_DQ[6]    ; 9.180  ; 9.180  ; 9.180  ; 9.180  ;
; A[10]       ; SRAM_DQ[7]    ; 9.304  ; 9.304  ; 9.304  ; 9.304  ;
; A[10]       ; SRAM_DQ[8]    ; 9.330  ; 9.330  ; 9.330  ; 9.330  ;
; A[10]       ; SRAM_DQ[9]    ; 9.330  ; 9.330  ; 9.330  ; 9.330  ;
; A[10]       ; SRAM_DQ[10]   ; 9.331  ; 9.331  ; 9.331  ; 9.331  ;
; A[10]       ; SRAM_DQ[11]   ; 9.323  ; 9.323  ; 9.323  ; 9.323  ;
; A[10]       ; SRAM_DQ[12]   ; 9.343  ; 9.343  ; 9.343  ; 9.343  ;
; A[10]       ; SRAM_DQ[13]   ; 9.341  ; 9.341  ; 9.341  ; 9.341  ;
; A[10]       ; SRAM_DQ[14]   ; 9.341  ; 9.341  ; 9.341  ; 9.341  ;
; A[10]       ; SRAM_DQ[15]   ; 9.329  ; 9.329  ; 9.329  ; 9.329  ;
; A[11]       ; D[0]          ; 7.819  ; 7.819  ; 7.819  ; 7.819  ;
; A[11]       ; D[1]          ; 7.812  ; 7.812  ; 7.812  ; 7.812  ;
; A[11]       ; D[2]          ; 7.786  ; 7.786  ; 7.786  ; 7.786  ;
; A[11]       ; D[3]          ; 7.650  ; 7.650  ; 7.650  ; 7.650  ;
; A[11]       ; D[4]          ; 7.650  ; 7.650  ; 7.650  ; 7.650  ;
; A[11]       ; D[5]          ; 7.503  ; 7.503  ; 7.503  ; 7.503  ;
; A[11]       ; D[6]          ; 7.474  ; 7.474  ; 7.474  ; 7.474  ;
; A[11]       ; D[7]          ; 7.481  ; 7.481  ; 7.481  ; 7.481  ;
; A[11]       ; FL_ADDR[11]   ; 5.531  ;        ;        ; 5.531  ;
; A[11]       ; FL_ADDR[14]   ; 8.532  ; 8.532  ; 8.532  ; 8.532  ;
; A[11]       ; FL_ADDR[15]   ; 8.390  ; 8.390  ; 8.390  ; 8.390  ;
; A[11]       ; FL_ADDR[16]   ; 8.530  ; 8.530  ; 8.530  ; 8.530  ;
; A[11]       ; FL_ADDR[17]   ; 9.360  ;        ;        ; 9.360  ;
; A[11]       ; FL_CE_N       ; 7.652  ; 8.906  ; 8.906  ; 7.652  ;
; A[11]       ; LEDG[0]       ;        ; 8.116  ; 8.116  ;        ;
; A[11]       ; LEDG[1]       ;        ; 8.938  ; 8.938  ;        ;
; A[11]       ; LEDG[2]       ; 7.682  ;        ;        ; 7.682  ;
; A[11]       ; LEDG[3]       ; 8.096  ;        ;        ; 8.096  ;
; A[11]       ; LEDG[4]       ; 8.527  ;        ;        ; 8.527  ;
; A[11]       ; LEDG[5]       ; 8.667  ;        ;        ; 8.667  ;
; A[11]       ; LEDG[6]       ; 8.084  ;        ;        ; 8.084  ;
; A[11]       ; LEDR[6]       ; 7.017  ; 8.416  ; 8.416  ; 7.017  ;
; A[11]       ; LEDR[7]       ; 10.777 ; 9.622  ; 9.622  ; 10.777 ;
; A[11]       ; LEDR[8]       ; 6.726  ; 8.710  ; 8.710  ; 6.726  ;
; A[11]       ; SRAM_ADDR[11] ; 5.673  ;        ;        ; 5.673  ;
; A[11]       ; SRAM_CE_N     ; 9.372  ;        ;        ; 9.372  ;
; A[11]       ; SRAM_DQ[0]    ; 9.686  ; 9.686  ; 9.686  ; 9.686  ;
; A[11]       ; SRAM_DQ[1]    ; 9.696  ; 9.696  ; 9.696  ; 9.696  ;
; A[11]       ; SRAM_DQ[2]    ; 9.681  ; 9.681  ; 9.681  ; 9.681  ;
; A[11]       ; SRAM_DQ[3]    ; 9.691  ; 9.691  ; 9.691  ; 9.691  ;
; A[11]       ; SRAM_DQ[4]    ; 9.485  ; 9.485  ; 9.485  ; 9.485  ;
; A[11]       ; SRAM_DQ[5]    ; 9.485  ; 9.485  ; 9.485  ; 9.485  ;
; A[11]       ; SRAM_DQ[6]    ; 9.338  ; 9.338  ; 9.338  ; 9.338  ;
; A[11]       ; SRAM_DQ[7]    ; 9.462  ; 9.462  ; 9.462  ; 9.462  ;
; A[11]       ; SRAM_DQ[8]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; A[11]       ; SRAM_DQ[9]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; A[11]       ; SRAM_DQ[10]   ; 9.489  ; 9.489  ; 9.489  ; 9.489  ;
; A[11]       ; SRAM_DQ[11]   ; 9.481  ; 9.481  ; 9.481  ; 9.481  ;
; A[11]       ; SRAM_DQ[12]   ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; A[11]       ; SRAM_DQ[13]   ; 9.499  ; 9.499  ; 9.499  ; 9.499  ;
; A[11]       ; SRAM_DQ[14]   ; 9.499  ; 9.499  ; 9.499  ; 9.499  ;
; A[11]       ; SRAM_DQ[15]   ; 9.487  ; 9.487  ; 9.487  ; 9.487  ;
; A[12]       ; D[0]          ; 7.819  ; 7.819  ; 7.819  ; 7.819  ;
; A[12]       ; D[1]          ; 7.812  ; 7.812  ; 7.812  ; 7.812  ;
; A[12]       ; D[2]          ; 7.786  ; 7.786  ; 7.786  ; 7.786  ;
; A[12]       ; D[3]          ; 7.650  ; 7.650  ; 7.650  ; 7.650  ;
; A[12]       ; D[4]          ; 7.650  ; 7.650  ; 7.650  ; 7.650  ;
; A[12]       ; D[5]          ; 7.503  ; 7.503  ; 7.503  ; 7.503  ;
; A[12]       ; D[6]          ; 7.474  ; 7.474  ; 7.474  ; 7.474  ;
; A[12]       ; D[7]          ; 7.481  ; 7.481  ; 7.481  ; 7.481  ;
; A[12]       ; FL_ADDR[12]   ; 5.657  ;        ;        ; 5.657  ;
; A[12]       ; FL_ADDR[14]   ; 8.328  ; 8.328  ; 8.328  ; 8.328  ;
; A[12]       ; FL_ADDR[15]   ; 8.186  ; 8.186  ; 8.186  ; 8.186  ;
; A[12]       ; FL_ADDR[16]   ; 8.326  ; 8.326  ; 8.326  ; 8.326  ;
; A[12]       ; FL_ADDR[17]   ; 9.156  ;        ;        ; 9.156  ;
; A[12]       ; FL_CE_N       ; 7.517  ; 8.702  ; 8.702  ; 7.517  ;
; A[12]       ; LEDG[0]       ;        ; 7.912  ; 7.912  ;        ;
; A[12]       ; LEDG[1]       ;        ; 8.734  ; 8.734  ;        ;
; A[12]       ; LEDG[2]       ; 7.478  ;        ;        ; 7.478  ;
; A[12]       ; LEDG[3]       ; 7.892  ;        ;        ; 7.892  ;
; A[12]       ; LEDG[4]       ; 8.323  ;        ;        ; 8.323  ;
; A[12]       ; LEDG[5]       ; 8.463  ;        ;        ; 8.463  ;
; A[12]       ; LEDG[6]       ; 7.880  ;        ;        ; 7.880  ;
; A[12]       ; LEDR[6]       ; 6.813  ; 8.212  ; 8.212  ; 6.813  ;
; A[12]       ; LEDR[7]       ; 10.573 ; 9.418  ; 9.418  ; 10.573 ;
; A[12]       ; LEDR[8]       ; 6.726  ; 8.506  ; 8.506  ; 6.726  ;
; A[12]       ; SRAM_ADDR[12] ; 5.870  ;        ;        ; 5.870  ;
; A[12]       ; SRAM_CE_N     ; 9.168  ;        ;        ; 9.168  ;
; A[12]       ; SRAM_DQ[0]    ; 9.482  ; 9.482  ; 9.482  ; 9.482  ;
; A[12]       ; SRAM_DQ[1]    ; 9.492  ; 9.492  ; 9.492  ; 9.492  ;
; A[12]       ; SRAM_DQ[2]    ; 9.477  ; 9.477  ; 9.477  ; 9.477  ;
; A[12]       ; SRAM_DQ[3]    ; 9.487  ; 9.487  ; 9.487  ; 9.487  ;
; A[12]       ; SRAM_DQ[4]    ; 9.281  ; 9.281  ; 9.281  ; 9.281  ;
; A[12]       ; SRAM_DQ[5]    ; 9.281  ; 9.281  ; 9.281  ; 9.281  ;
; A[12]       ; SRAM_DQ[6]    ; 9.134  ; 9.134  ; 9.134  ; 9.134  ;
; A[12]       ; SRAM_DQ[7]    ; 9.258  ; 9.258  ; 9.258  ; 9.258  ;
; A[12]       ; SRAM_DQ[8]    ; 9.284  ; 9.284  ; 9.284  ; 9.284  ;
; A[12]       ; SRAM_DQ[9]    ; 9.284  ; 9.284  ; 9.284  ; 9.284  ;
; A[12]       ; SRAM_DQ[10]   ; 9.285  ; 9.285  ; 9.285  ; 9.285  ;
; A[12]       ; SRAM_DQ[11]   ; 9.277  ; 9.277  ; 9.277  ; 9.277  ;
; A[12]       ; SRAM_DQ[12]   ; 9.297  ; 9.297  ; 9.297  ; 9.297  ;
; A[12]       ; SRAM_DQ[13]   ; 9.295  ; 9.295  ; 9.295  ; 9.295  ;
; A[12]       ; SRAM_DQ[14]   ; 9.295  ; 9.295  ; 9.295  ; 9.295  ;
; A[12]       ; SRAM_DQ[15]   ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; A[13]       ; D[0]          ; 8.481  ; 8.481  ; 8.481  ; 8.481  ;
; A[13]       ; D[1]          ; 8.474  ; 8.474  ; 8.474  ; 8.474  ;
; A[13]       ; D[2]          ; 8.448  ; 8.448  ; 8.448  ; 8.448  ;
; A[13]       ; D[3]          ; 8.312  ; 8.312  ; 8.312  ; 8.312  ;
; A[13]       ; D[4]          ; 8.312  ; 8.312  ; 8.312  ; 8.312  ;
; A[13]       ; D[5]          ; 8.165  ; 8.165  ; 8.165  ; 8.165  ;
; A[13]       ; D[6]          ; 8.136  ; 8.136  ; 8.136  ; 8.136  ;
; A[13]       ; D[7]          ; 8.143  ; 8.143  ; 8.143  ; 8.143  ;
; A[13]       ; FL_ADDR[13]   ; 5.956  ;        ;        ; 5.956  ;
; A[13]       ; FL_ADDR[14]   ; 8.840  ; 8.840  ; 8.840  ; 8.840  ;
; A[13]       ; FL_ADDR[15]   ; 8.698  ; 8.698  ; 8.698  ; 8.698  ;
; A[13]       ; FL_ADDR[16]   ; 8.838  ; 8.838  ; 8.838  ; 8.838  ;
; A[13]       ; FL_ADDR[17]   ; 9.668  ;        ;        ; 9.668  ;
; A[13]       ; FL_CE_N       ; 7.968  ; 9.214  ; 9.214  ; 7.968  ;
; A[13]       ; LEDG[0]       ;        ; 8.424  ; 8.424  ;        ;
; A[13]       ; LEDG[1]       ;        ; 9.246  ; 9.246  ;        ;
; A[13]       ; LEDG[2]       ; 7.990  ;        ;        ; 7.990  ;
; A[13]       ; LEDG[3]       ; 8.404  ;        ;        ; 8.404  ;
; A[13]       ; LEDG[4]       ; 8.835  ;        ;        ; 8.835  ;
; A[13]       ; LEDG[5]       ; 8.975  ;        ;        ; 8.975  ;
; A[13]       ; LEDG[6]       ; 8.392  ;        ;        ; 8.392  ;
; A[13]       ; LEDR[6]       ; 7.264  ; 8.724  ; 8.724  ; 7.264  ;
; A[13]       ; LEDR[7]       ; 11.085 ; 9.930  ; 9.930  ; 11.085 ;
; A[13]       ; LEDR[8]       ; 7.388  ; 9.018  ; 9.018  ; 7.388  ;
; A[13]       ; SRAM_ADDR[13] ; 5.827  ;        ;        ; 5.827  ;
; A[13]       ; SRAM_CE_N     ; 9.680  ;        ;        ; 9.680  ;
; A[13]       ; SRAM_DQ[0]    ; 9.994  ; 9.994  ; 9.994  ; 9.994  ;
; A[13]       ; SRAM_DQ[1]    ; 10.004 ; 10.004 ; 10.004 ; 10.004 ;
; A[13]       ; SRAM_DQ[2]    ; 9.989  ; 9.989  ; 9.989  ; 9.989  ;
; A[13]       ; SRAM_DQ[3]    ; 9.999  ; 9.999  ; 9.999  ; 9.999  ;
; A[13]       ; SRAM_DQ[4]    ; 9.793  ; 9.793  ; 9.793  ; 9.793  ;
; A[13]       ; SRAM_DQ[5]    ; 9.793  ; 9.793  ; 9.793  ; 9.793  ;
; A[13]       ; SRAM_DQ[6]    ; 9.646  ; 9.646  ; 9.646  ; 9.646  ;
; A[13]       ; SRAM_DQ[7]    ; 9.770  ; 9.770  ; 9.770  ; 9.770  ;
; A[13]       ; SRAM_DQ[8]    ; 9.796  ; 9.796  ; 9.796  ; 9.796  ;
; A[13]       ; SRAM_DQ[9]    ; 9.796  ; 9.796  ; 9.796  ; 9.796  ;
; A[13]       ; SRAM_DQ[10]   ; 9.797  ; 9.797  ; 9.797  ; 9.797  ;
; A[13]       ; SRAM_DQ[11]   ; 9.789  ; 9.789  ; 9.789  ; 9.789  ;
; A[13]       ; SRAM_DQ[12]   ; 9.809  ; 9.809  ; 9.809  ; 9.809  ;
; A[13]       ; SRAM_DQ[13]   ; 9.807  ; 9.807  ; 9.807  ; 9.807  ;
; A[13]       ; SRAM_DQ[14]   ; 9.807  ; 9.807  ; 9.807  ; 9.807  ;
; A[13]       ; SRAM_DQ[15]   ; 9.795  ; 9.795  ; 9.795  ; 9.795  ;
; A[14]       ; D[0]          ; 7.611  ; 7.611  ; 7.611  ; 7.611  ;
; A[14]       ; D[1]          ; 7.604  ; 7.604  ; 7.604  ; 7.604  ;
; A[14]       ; D[2]          ; 7.578  ; 7.578  ; 7.578  ; 7.578  ;
; A[14]       ; D[3]          ; 7.442  ; 7.442  ; 7.442  ; 7.442  ;
; A[14]       ; D[4]          ; 7.442  ; 7.442  ; 7.442  ; 7.442  ;
; A[14]       ; D[5]          ; 7.295  ; 7.295  ; 7.295  ; 7.295  ;
; A[14]       ; D[6]          ; 7.266  ; 7.266  ; 7.266  ; 7.266  ;
; A[14]       ; D[7]          ; 7.273  ; 7.273  ; 7.273  ; 7.273  ;
; A[14]       ; FL_ADDR[14]   ; 6.188  ; 6.188  ; 6.188  ; 6.188  ;
; A[14]       ; FL_ADDR[15]   ; 6.301  ; 6.301  ; 6.301  ; 6.301  ;
; A[14]       ; FL_ADDR[16]   ; 6.184  ; 6.184  ; 6.184  ; 6.184  ;
; A[14]       ; FL_ADDR[17]   ; 8.797  ; 6.865  ; 6.865  ; 8.797  ;
; A[14]       ; FL_CE_N       ; 6.805  ; 7.066  ; 7.066  ; 6.805  ;
; A[14]       ; LEDG[0]       ; 7.442  ; 7.442  ; 7.442  ; 7.442  ;
; A[14]       ; LEDG[1]       ; 8.375  ; 8.375  ; 8.375  ; 8.375  ;
; A[14]       ; LEDG[2]       ; 7.465  ;        ;        ; 7.465  ;
; A[14]       ; LEDG[3]       ; 7.422  ; 7.422  ; 7.422  ; 7.422  ;
; A[14]       ; LEDG[4]       ; 7.416  ; 7.416  ; 7.416  ; 7.416  ;
; A[14]       ; LEDG[5]       ; 7.556  ; 7.556  ; 7.556  ; 7.556  ;
; A[14]       ; LEDG[6]       ; 7.348  ; 7.348  ; 7.348  ; 7.348  ;
; A[14]       ; LEDR[6]       ; 6.739  ; 7.534  ; 7.534  ; 6.739  ;
; A[14]       ; LEDR[7]       ; 9.059  ; 9.059  ; 9.059  ; 9.059  ;
; A[14]       ; LEDR[8]       ; 6.518  ; 8.036  ; 8.036  ; 6.518  ;
; A[14]       ; SRAM_ADDR[14] ; 7.088  ; 7.088  ; 7.088  ; 7.088  ;
; A[14]       ; SRAM_ADDR[15] ; 7.656  ; 7.656  ; 7.656  ; 7.656  ;
; A[14]       ; SRAM_ADDR[16] ; 7.579  ; 7.579  ; 7.579  ; 7.579  ;
; A[14]       ; SRAM_ADDR[17] ; 7.584  ; 7.584  ; 7.584  ; 7.584  ;
; A[14]       ; SRAM_CE_N     ; 8.809  ; 8.809  ; 8.809  ; 8.809  ;
; A[14]       ; SRAM_DQ[0]    ; 8.261  ; 8.261  ; 8.261  ; 8.261  ;
; A[14]       ; SRAM_DQ[1]    ; 8.271  ; 8.271  ; 8.271  ; 8.271  ;
; A[14]       ; SRAM_DQ[2]    ; 8.256  ; 8.256  ; 8.256  ; 8.256  ;
; A[14]       ; SRAM_DQ[3]    ; 8.266  ; 8.266  ; 8.266  ; 8.266  ;
; A[14]       ; SRAM_DQ[4]    ; 8.060  ; 8.060  ; 8.060  ; 8.060  ;
; A[14]       ; SRAM_DQ[5]    ; 8.060  ; 8.060  ; 8.060  ; 8.060  ;
; A[14]       ; SRAM_DQ[6]    ; 7.913  ; 7.913  ; 7.913  ; 7.913  ;
; A[14]       ; SRAM_DQ[7]    ; 8.037  ; 8.037  ; 8.037  ; 8.037  ;
; A[14]       ; SRAM_DQ[8]    ; 8.060  ; 8.060  ; 8.060  ; 8.060  ;
; A[14]       ; SRAM_DQ[9]    ; 8.060  ; 8.060  ; 8.060  ; 8.060  ;
; A[14]       ; SRAM_DQ[10]   ; 8.061  ; 8.061  ; 8.061  ; 8.061  ;
; A[14]       ; SRAM_DQ[11]   ; 8.053  ; 8.053  ; 8.053  ; 8.053  ;
; A[14]       ; SRAM_DQ[12]   ; 8.073  ; 8.073  ; 8.073  ; 8.073  ;
; A[14]       ; SRAM_DQ[13]   ; 8.071  ; 8.071  ; 8.071  ; 8.071  ;
; A[14]       ; SRAM_DQ[14]   ; 8.071  ; 8.071  ; 8.071  ; 8.071  ;
; A[14]       ; SRAM_DQ[15]   ; 8.059  ; 8.059  ; 8.059  ; 8.059  ;
; A[14]       ; SRAM_LB_N     ; 7.773  ; 7.773  ; 7.773  ; 7.773  ;
; A[14]       ; SRAM_UB_N     ; 7.954  ; 7.954  ; 7.954  ; 7.954  ;
; A[15]       ; D[0]          ; 7.868  ; 7.868  ; 7.868  ; 7.868  ;
; A[15]       ; D[1]          ; 7.861  ; 7.861  ; 7.861  ; 7.861  ;
; A[15]       ; D[2]          ; 7.444  ; 7.444  ; 7.444  ; 7.444  ;
; A[15]       ; D[3]          ; 7.699  ; 7.699  ; 7.699  ; 7.699  ;
; A[15]       ; D[4]          ; 7.699  ; 7.699  ; 7.699  ; 7.699  ;
; A[15]       ; D[5]          ; 7.321  ; 7.321  ; 7.321  ; 7.321  ;
; A[15]       ; D[6]          ; 7.521  ; 7.135  ; 7.135  ; 7.521  ;
; A[15]       ; D[7]          ; 7.210  ; 7.210  ; 7.210  ; 7.210  ;
; A[15]       ; FL_ADDR[14]   ; 6.963  ; 6.963  ; 6.963  ; 6.963  ;
; A[15]       ; FL_ADDR[15]   ; 6.821  ; 6.821  ; 6.821  ; 6.821  ;
; A[15]       ; FL_ADDR[16]   ; 6.961  ; 6.961  ; 6.961  ; 6.961  ;
; A[15]       ; FL_ADDR[17]   ; 7.738  ; 7.941  ; 7.941  ; 7.738  ;
; A[15]       ; FL_CE_N       ; 7.045  ; 6.277  ; 6.277  ; 7.045  ;
; A[15]       ; LEDG[0]       ; 6.547  ; 6.547  ; 6.547  ; 6.547  ;
; A[15]       ; LEDG[1]       ; 7.519  ; 7.316  ; 7.316  ; 7.519  ;
; A[15]       ; LEDG[2]       ; 6.117  ;        ;        ; 6.117  ;
; A[15]       ; LEDG[3]       ; 6.527  ; 6.527  ; 6.527  ; 6.527  ;
; A[15]       ; LEDG[4]       ; 6.560  ; 6.560  ; 6.560  ; 6.560  ;
; A[15]       ; LEDG[5]       ; 6.700  ; 6.700  ; 6.700  ; 6.700  ;
; A[15]       ; LEDG[6]       ; 6.492  ; 6.492  ; 6.492  ; 6.492  ;
; A[15]       ; LEDR[6]       ; 6.529  ; 6.678  ; 6.678  ; 6.529  ;
; A[15]       ; LEDR[7]       ; 8.203  ; 8.000  ; 8.000  ; 8.203  ;
; A[15]       ; LEDR[8]       ; 7.141  ; 6.950  ; 6.950  ; 7.141  ;
; A[15]       ; SRAM_ADDR[14] ; 6.419  ; 6.419  ; 6.419  ; 6.419  ;
; A[15]       ; SRAM_ADDR[15] ; 6.898  ; 6.898  ; 6.898  ; 6.898  ;
; A[15]       ; SRAM_ADDR[16] ; 6.839  ; 6.839  ; 6.839  ; 6.839  ;
; A[15]       ; SRAM_ADDR[17] ; 6.756  ; 6.756  ; 6.756  ; 6.756  ;
; A[15]       ; SRAM_CE_N     ; 7.750  ; 7.953  ; 7.953  ; 7.750  ;
; A[15]       ; SRAM_DQ[0]    ; 7.298  ; 7.298  ; 7.298  ; 7.298  ;
; A[15]       ; SRAM_DQ[1]    ; 7.308  ; 7.308  ; 7.308  ; 7.308  ;
; A[15]       ; SRAM_DQ[2]    ; 7.293  ; 7.293  ; 7.293  ; 7.293  ;
; A[15]       ; SRAM_DQ[3]    ; 7.303  ; 7.303  ; 7.303  ; 7.303  ;
; A[15]       ; SRAM_DQ[4]    ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; A[15]       ; SRAM_DQ[5]    ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; A[15]       ; SRAM_DQ[6]    ; 6.950  ; 6.950  ; 6.950  ; 6.950  ;
; A[15]       ; SRAM_DQ[7]    ; 7.074  ; 7.074  ; 7.074  ; 7.074  ;
; A[15]       ; SRAM_DQ[8]    ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; A[15]       ; SRAM_DQ[9]    ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; A[15]       ; SRAM_DQ[10]   ; 7.098  ; 7.098  ; 7.098  ; 7.098  ;
; A[15]       ; SRAM_DQ[11]   ; 7.090  ; 7.090  ; 7.090  ; 7.090  ;
; A[15]       ; SRAM_DQ[12]   ; 7.110  ; 7.110  ; 7.110  ; 7.110  ;
; A[15]       ; SRAM_DQ[13]   ; 7.108  ; 7.108  ; 7.108  ; 7.108  ;
; A[15]       ; SRAM_DQ[14]   ; 7.108  ; 7.108  ; 7.108  ; 7.108  ;
; A[15]       ; SRAM_DQ[15]   ; 7.096  ; 7.096  ; 7.096  ; 7.096  ;
; A[15]       ; SRAM_LB_N     ; 6.810  ; 6.810  ; 6.810  ; 6.810  ;
; A[15]       ; SRAM_UB_N     ; 6.991  ; 6.991  ; 6.991  ; 6.991  ;
; D[0]        ; SRAM_DQ[0]    ; 5.768  ;        ;        ; 5.768  ;
; D[0]        ; SRAM_DQ[8]    ; 5.748  ;        ;        ; 5.748  ;
; D[1]        ; SRAM_DQ[1]    ; 5.934  ;        ;        ; 5.934  ;
; D[1]        ; SRAM_DQ[9]    ; 5.892  ;        ;        ; 5.892  ;
; D[2]        ; SRAM_DQ[2]    ; 5.944  ;        ;        ; 5.944  ;
; D[2]        ; SRAM_DQ[10]   ; 5.920  ;        ;        ; 5.920  ;
; D[3]        ; SRAM_DQ[3]    ; 5.648  ;        ;        ; 5.648  ;
; D[3]        ; SRAM_DQ[11]   ; 5.701  ;        ;        ; 5.701  ;
; D[4]        ; SRAM_DQ[4]    ; 5.666  ;        ;        ; 5.666  ;
; D[4]        ; SRAM_DQ[12]   ; 5.609  ;        ;        ; 5.609  ;
; D[5]        ; SRAM_DQ[5]    ; 5.561  ;        ;        ; 5.561  ;
; D[5]        ; SRAM_DQ[13]   ; 5.545  ;        ;        ; 5.545  ;
; D[6]        ; SRAM_DQ[6]    ; 5.485  ;        ;        ; 5.485  ;
; D[6]        ; SRAM_DQ[14]   ; 5.489  ;        ;        ; 5.489  ;
; D[7]        ; SRAM_DQ[7]    ; 5.561  ;        ;        ; 5.561  ;
; D[7]        ; SRAM_DQ[15]   ; 5.341  ;        ;        ; 5.341  ;
; FL_DQ[0]    ; D[0]          ; 7.093  ; 7.093  ; 7.093  ; 7.093  ;
; FL_DQ[1]    ; D[1]          ; 7.129  ; 7.129  ; 7.129  ; 7.129  ;
; FL_DQ[2]    ; D[2]          ; 6.826  ;        ;        ; 6.826  ;
; FL_DQ[3]    ; D[3]          ; 6.712  ; 6.712  ; 6.712  ; 6.712  ;
; FL_DQ[4]    ; D[4]          ; 6.688  ; 6.688  ; 6.688  ; 6.688  ;
; FL_DQ[5]    ; D[5]          ; 6.810  ; 6.810  ; 6.810  ; 6.810  ;
; FL_DQ[6]    ; D[6]          ; 7.123  ; 7.123  ; 7.123  ; 7.123  ;
; FL_DQ[7]    ; D[7]          ; 6.814  ; 6.814  ; 6.814  ; 6.814  ;
; IORQ_n      ; BUSDIR_n      ; 6.229  ;        ;        ; 6.229  ;
; IORQ_n      ; D[0]          ; 7.135  ; 7.135  ; 7.135  ; 7.135  ;
; IORQ_n      ; D[1]          ; 7.128  ; 7.128  ; 7.128  ; 7.128  ;
; IORQ_n      ; D[2]          ; 7.102  ; 7.102  ; 7.102  ; 7.102  ;
; IORQ_n      ; D[3]          ; 6.966  ; 6.966  ; 6.966  ; 6.966  ;
; IORQ_n      ; D[4]          ; 6.966  ; 6.966  ; 6.966  ; 6.966  ;
; IORQ_n      ; D[5]          ; 6.819  ; 6.819  ; 6.819  ; 6.819  ;
; IORQ_n      ; D[6]          ; 6.790  ; 6.790  ; 6.790  ; 6.790  ;
; IORQ_n      ; D[7]          ; 6.797  ; 6.797  ; 6.797  ; 6.797  ;
; IORQ_n      ; U1OE_n        ; 6.694  ;        ;        ; 6.694  ;
; KEY[0]      ; LEDR[9]       ;        ; 5.897  ; 5.897  ;        ;
; KEY[0]      ; WAIT_n        ; 6.497  ; 6.067  ; 6.067  ; 6.497  ;
; M1_n        ; BUSDIR_n      ;        ; 6.061  ; 6.061  ;        ;
; M1_n        ; D[0]          ; 6.983  ; 6.983  ; 6.983  ; 6.983  ;
; M1_n        ; D[1]          ; 6.976  ; 6.976  ; 6.976  ; 6.976  ;
; M1_n        ; D[2]          ; 6.950  ; 6.950  ; 6.950  ; 6.950  ;
; M1_n        ; D[3]          ; 6.814  ; 6.814  ; 6.814  ; 6.814  ;
; M1_n        ; D[4]          ; 6.814  ; 6.814  ; 6.814  ; 6.814  ;
; M1_n        ; D[5]          ; 6.667  ; 6.667  ; 6.667  ; 6.667  ;
; M1_n        ; D[6]          ; 6.638  ; 6.638  ; 6.638  ; 6.638  ;
; M1_n        ; D[7]          ; 6.645  ; 6.645  ; 6.645  ; 6.645  ;
; M1_n        ; U1OE_n        ;        ; 6.542  ; 6.542  ;        ;
; MREQ_n      ; D[0]          ; 6.573  ; 6.573  ; 6.573  ; 6.573  ;
; MREQ_n      ; D[1]          ; 6.566  ; 6.566  ; 6.566  ; 6.566  ;
; MREQ_n      ; D[2]          ; 6.540  ; 6.540  ; 6.540  ; 6.540  ;
; MREQ_n      ; D[3]          ; 6.404  ; 6.404  ; 6.404  ; 6.404  ;
; MREQ_n      ; D[4]          ; 6.404  ; 6.404  ; 6.404  ; 6.404  ;
; MREQ_n      ; D[5]          ; 6.257  ; 6.257  ; 6.257  ; 6.257  ;
; MREQ_n      ; D[6]          ; 6.228  ; 6.228  ; 6.228  ; 6.228  ;
; MREQ_n      ; D[7]          ; 6.235  ; 6.235  ; 6.235  ; 6.235  ;
; RD_n        ; BUSDIR_n      ; 6.182  ;        ;        ; 6.182  ;
; RD_n        ; D[0]          ; 6.633  ; 6.633  ; 6.633  ; 6.633  ;
; RD_n        ; D[1]          ; 6.626  ; 6.626  ; 6.626  ; 6.626  ;
; RD_n        ; D[2]          ; 6.600  ; 6.600  ; 6.600  ; 6.600  ;
; RD_n        ; D[3]          ; 6.464  ; 6.464  ; 6.464  ; 6.464  ;
; RD_n        ; D[4]          ; 6.464  ; 6.464  ; 6.464  ; 6.464  ;
; RD_n        ; D[5]          ; 6.317  ; 6.317  ; 6.317  ; 6.317  ;
; RD_n        ; D[6]          ; 6.288  ; 6.288  ; 6.288  ; 6.288  ;
; RD_n        ; D[7]          ; 6.295  ; 6.295  ; 6.295  ; 6.295  ;
; RD_n        ; FL_CE_N       ; 6.541  ;        ;        ; 6.541  ;
; RD_n        ; FL_OE_N       ; 5.560  ;        ;        ; 5.560  ;
; RD_n        ; LEDR[7]       ;        ; 6.884  ; 6.884  ;        ;
; RD_n        ; U1OE_n        ; 6.659  ;        ;        ; 6.659  ;
; RESET_n     ; LEDR[9]       ;        ; 6.071  ; 6.071  ;        ;
; RESET_n     ; WAIT_n        ; 6.671  ; 6.241  ; 6.241  ; 6.671  ;
; SLTSL_n     ; D[0]          ; 7.539  ; 7.539  ; 7.539  ; 7.539  ;
; SLTSL_n     ; D[1]          ; 7.532  ; 7.532  ; 7.532  ; 7.532  ;
; SLTSL_n     ; D[2]          ; 7.075  ; 7.075  ; 7.075  ; 7.075  ;
; SLTSL_n     ; D[3]          ; 7.370  ; 7.370  ; 7.370  ; 7.370  ;
; SLTSL_n     ; D[4]          ; 7.352  ; 7.352  ; 7.352  ; 7.352  ;
; SLTSL_n     ; D[5]          ; 6.792  ; 6.792  ; 6.792  ; 6.792  ;
; SLTSL_n     ; D[6]          ; 6.992  ; 6.992  ; 6.992  ; 6.992  ;
; SLTSL_n     ; D[7]          ; 6.681  ; 6.681  ; 6.681  ; 6.681  ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.716  ; 7.716  ; 7.716  ; 7.716  ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.574  ; 7.574  ; 7.574  ; 7.574  ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.714  ; 7.714  ; 7.714  ; 7.714  ;
; SLTSL_n     ; FL_ADDR[17]   ; 8.080  ;        ;        ; 8.080  ;
; SLTSL_n     ; FL_CE_N       ; 7.798  ; 8.090  ; 8.090  ; 7.798  ;
; SLTSL_n     ; LEDG[0]       ;        ; 7.300  ; 7.300  ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 6.737  ; 6.737  ;        ;
; SLTSL_n     ; LEDG[3]       ; 7.280  ;        ;        ; 7.280  ;
; SLTSL_n     ; LEDG[4]       ; 7.105  ;        ;        ; 7.105  ;
; SLTSL_n     ; LEDG[5]       ; 7.186  ;        ;        ; 7.186  ;
; SLTSL_n     ; LEDG[6]       ; 7.126  ; 7.155  ; 7.155  ; 7.126  ;
; SLTSL_n     ; LEDG[7]       ;        ; 6.275  ; 6.275  ;        ;
; SLTSL_n     ; LEDR[6]       ;        ; 7.158  ; 7.158  ;        ;
; SLTSL_n     ; LEDR[7]       ;        ; 8.134  ; 8.134  ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 7.894  ; 7.894  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 7.171  ;        ;        ; 7.171  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 8.264  ; 8.264  ; 8.264  ; 8.264  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 8.274  ; 8.274  ; 8.274  ; 8.274  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 8.259  ; 8.259  ; 8.259  ; 8.259  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 8.269  ; 8.269  ; 8.269  ; 8.269  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 8.063  ; 8.063  ; 8.063  ; 8.063  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 8.063  ; 8.063  ; 8.063  ; 8.063  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.916  ; 7.916  ; 7.916  ; 7.916  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 8.040  ; 8.040  ; 8.040  ; 8.040  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 8.066  ; 8.066  ; 8.066  ; 8.066  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 8.066  ; 8.066  ; 8.066  ; 8.066  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 8.067  ; 8.067  ; 8.067  ; 8.067  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 8.059  ; 8.059  ; 8.059  ; 8.059  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 8.079  ; 8.079  ; 8.079  ; 8.079  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 8.077  ; 8.077  ; 8.077  ; 8.077  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 8.077  ; 8.077  ; 8.077  ; 8.077  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 8.065  ; 8.065  ; 8.065  ; 8.065  ;
; SLTSL_n     ; U1OE_n        ; 6.913  ;        ;        ; 6.913  ;
; SRAM_DQ[0]  ; D[0]          ; 7.768  ; 7.768  ; 7.768  ; 7.768  ;
; SRAM_DQ[1]  ; D[1]          ; 7.975  ; 7.975  ; 7.975  ; 7.975  ;
; SRAM_DQ[2]  ; D[2]          ; 7.368  ;        ;        ; 7.368  ;
; SRAM_DQ[3]  ; D[3]          ; 7.238  ; 7.238  ; 7.238  ; 7.238  ;
; SRAM_DQ[4]  ; D[4]          ; 7.422  ; 7.422  ; 7.422  ; 7.422  ;
; SRAM_DQ[5]  ; D[5]          ; 6.976  ; 6.976  ; 6.976  ; 6.976  ;
; SRAM_DQ[6]  ; D[6]          ; 7.050  ; 7.050  ; 7.050  ; 7.050  ;
; SRAM_DQ[7]  ; D[7]          ; 6.851  ; 6.851  ; 6.851  ; 6.851  ;
; SRAM_DQ[8]  ; D[0]          ; 7.727  ; 7.727  ; 7.727  ; 7.727  ;
; SRAM_DQ[9]  ; D[1]          ; 8.342  ; 8.342  ; 8.342  ; 8.342  ;
; SRAM_DQ[10] ; D[2]          ; 7.324  ;        ;        ; 7.324  ;
; SRAM_DQ[11] ; D[3]          ; 7.257  ; 7.257  ; 7.257  ; 7.257  ;
; SRAM_DQ[12] ; D[4]          ; 7.678  ; 7.678  ; 7.678  ; 7.678  ;
; SRAM_DQ[13] ; D[5]          ; 7.077  ;        ;        ; 7.077  ;
; SRAM_DQ[14] ; D[6]          ; 7.040  ;        ;        ; 7.040  ;
; SRAM_DQ[15] ; D[7]          ; 6.888  ;        ;        ; 6.888  ;
; SW[0]       ; D[1]          ;        ; 3.626  ; 3.626  ;        ;
; SW[0]       ; LEDR[0]       ; 2.289  ;        ;        ; 2.289  ;
; SW[1]       ; D[1]          ; 4.100  ; 4.100  ; 4.100  ; 4.100  ;
; SW[1]       ; LEDR[1]       ; 2.423  ;        ;        ; 2.423  ;
; SW[2]       ; D[2]          ;        ; 4.052  ; 4.052  ;        ;
; SW[2]       ; LEDR[2]       ; 2.611  ;        ;        ; 2.611  ;
; SW[3]       ; D[2]          ;        ; 4.375  ; 4.375  ;        ;
; SW[3]       ; LEDR[3]       ; 2.537  ;        ;        ; 2.537  ;
; SW[7]       ; D[1]          ; 3.901  ;        ;        ; 3.901  ;
; SW[8]       ; D[0]          ; 4.670  ; 4.670  ; 4.670  ; 4.670  ;
; SW[8]       ; D[1]          ; 4.663  ; 4.663  ; 4.663  ; 4.663  ;
; SW[8]       ; D[2]          ; 4.637  ; 4.637  ; 4.637  ; 4.637  ;
; SW[8]       ; D[3]          ; 4.501  ; 4.501  ; 4.501  ; 4.501  ;
; SW[8]       ; D[4]          ; 4.501  ; 4.501  ; 4.501  ; 4.501  ;
; SW[8]       ; D[5]          ; 4.354  ; 4.354  ; 4.354  ; 4.354  ;
; SW[8]       ; D[6]          ; 4.325  ; 4.325  ; 4.325  ; 4.325  ;
; SW[8]       ; D[7]          ; 4.332  ; 4.332  ; 4.332  ; 4.332  ;
; SW[8]       ; LEDG[1]       ; 3.770  ;        ;        ; 3.770  ;
; SW[8]       ; SRAM_CE_N     ;        ; 4.204  ; 4.204  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 4.423  ; 4.423  ; 4.423  ; 4.423  ;
; SW[8]       ; SRAM_DQ[1]    ; 4.433  ; 4.433  ; 4.433  ; 4.433  ;
; SW[8]       ; SRAM_DQ[2]    ; 4.418  ; 4.418  ; 4.418  ; 4.418  ;
; SW[8]       ; SRAM_DQ[3]    ; 4.428  ; 4.428  ; 4.428  ; 4.428  ;
; SW[8]       ; SRAM_DQ[4]    ; 4.222  ; 4.222  ; 4.222  ; 4.222  ;
; SW[8]       ; SRAM_DQ[5]    ; 4.222  ; 4.222  ; 4.222  ; 4.222  ;
; SW[8]       ; SRAM_DQ[6]    ; 4.075  ; 4.075  ; 4.075  ; 4.075  ;
; SW[8]       ; SRAM_DQ[7]    ; 4.199  ; 4.199  ; 4.199  ; 4.199  ;
; SW[8]       ; SRAM_DQ[8]    ; 4.228  ; 4.228  ; 4.228  ; 4.228  ;
; SW[8]       ; SRAM_DQ[9]    ; 4.228  ; 4.228  ; 4.228  ; 4.228  ;
; SW[8]       ; SRAM_DQ[10]   ; 4.229  ; 4.229  ; 4.229  ; 4.229  ;
; SW[8]       ; SRAM_DQ[11]   ; 4.221  ; 4.221  ; 4.221  ; 4.221  ;
; SW[8]       ; SRAM_DQ[12]   ; 4.241  ; 4.241  ; 4.241  ; 4.241  ;
; SW[8]       ; SRAM_DQ[13]   ; 4.239  ; 4.239  ; 4.239  ; 4.239  ;
; SW[8]       ; SRAM_DQ[14]   ; 4.239  ; 4.239  ; 4.239  ; 4.239  ;
; SW[8]       ; SRAM_DQ[15]   ; 4.227  ; 4.227  ; 4.227  ; 4.227  ;
; SW[9]       ; D[0]          ; 4.261  ; 4.261  ; 4.261  ; 4.261  ;
; SW[9]       ; D[1]          ; 4.900  ; 4.900  ; 4.900  ; 4.900  ;
; SW[9]       ; D[2]          ; 4.874  ; 4.874  ; 4.874  ; 4.874  ;
; SW[9]       ; D[3]          ; 4.738  ; 4.738  ; 4.738  ; 4.738  ;
; SW[9]       ; D[4]          ; 4.738  ; 4.738  ; 4.738  ; 4.738  ;
; SW[9]       ; D[5]          ; 4.591  ; 4.591  ; 4.591  ; 4.591  ;
; SW[9]       ; D[6]          ; 4.562  ; 4.562  ; 4.562  ; 4.562  ;
; SW[9]       ; D[7]          ; 4.569  ; 4.569  ; 4.569  ; 4.569  ;
; SW[9]       ; FL_ADDR[14]   ; 5.063  ; 5.063  ; 5.063  ; 5.063  ;
; SW[9]       ; FL_ADDR[15]   ; 4.921  ; 4.921  ; 4.921  ; 4.921  ;
; SW[9]       ; FL_ADDR[16]   ; 5.061  ; 5.061  ; 5.061  ; 5.061  ;
; SW[9]       ; FL_ADDR[17]   ;        ; 5.545  ; 5.545  ;        ;
; SW[9]       ; FL_CE_N       ; 5.437  ; 5.145  ; 5.145  ; 5.437  ;
; SW[9]       ; LEDG[0]       ; 4.647  ;        ;        ; 4.647  ;
; SW[9]       ; LEDG[1]       ; 4.105  ;        ;        ; 4.105  ;
; SW[9]       ; LEDG[3]       ;        ; 4.627  ; 4.627  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.452  ; 4.452  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 4.584  ; 4.584  ;        ;
; SW[9]       ; LEDG[6]       ; 4.620  ; 4.473  ; 4.473  ; 4.620  ;
; SW[9]       ; LEDG[7]       ; 3.622  ;        ;        ; 3.622  ;
; SW[9]       ; LEDR[6]       ; 4.623  ;        ;        ; 4.623  ;
; SW[9]       ; LEDR[7]       ; 5.599  ;        ;        ; 5.599  ;
; SW[9]       ; LEDR[8]       ; 5.241  ;        ;        ; 5.241  ;
; SW[9]       ; SRAM_CE_N     ;        ; 4.539  ; 4.539  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.611  ; 5.611  ; 5.611  ; 5.611  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.621  ; 5.621  ; 5.621  ; 5.621  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.606  ; 5.606  ; 5.606  ; 5.606  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.616  ; 5.616  ; 5.616  ; 5.616  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.410  ; 5.410  ; 5.410  ; 5.410  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.410  ; 5.410  ; 5.410  ; 5.410  ;
; SW[9]       ; SRAM_DQ[6]    ; 5.263  ; 5.263  ; 5.263  ; 5.263  ;
; SW[9]       ; SRAM_DQ[7]    ; 5.387  ; 5.387  ; 5.387  ; 5.387  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.413  ; 5.413  ; 5.413  ; 5.413  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.413  ; 5.413  ; 5.413  ; 5.413  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.414  ; 5.414  ; 5.414  ; 5.414  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.406  ; 5.406  ; 5.406  ; 5.406  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.426  ; 5.426  ; 5.426  ; 5.426  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.424  ; 5.424  ; 5.424  ; 5.424  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.424  ; 5.424  ; 5.424  ; 5.424  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.412  ; 5.412  ; 5.412  ; 5.412  ;
; SW[9]       ; U1OE_n        ;        ; 4.260  ; 4.260  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.953  ; 6.953  ; 6.953  ; 6.953  ;
; WR_n        ; SRAM_DQ[1]    ; 6.963  ; 6.963  ; 6.963  ; 6.963  ;
; WR_n        ; SRAM_DQ[2]    ; 6.948  ; 6.948  ; 6.948  ; 6.948  ;
; WR_n        ; SRAM_DQ[3]    ; 6.958  ; 6.958  ; 6.958  ; 6.958  ;
; WR_n        ; SRAM_DQ[4]    ; 6.752  ; 6.752  ; 6.752  ; 6.752  ;
; WR_n        ; SRAM_DQ[5]    ; 6.752  ; 6.752  ; 6.752  ; 6.752  ;
; WR_n        ; SRAM_DQ[6]    ; 6.605  ; 6.605  ; 6.605  ; 6.605  ;
; WR_n        ; SRAM_DQ[7]    ; 6.729  ; 6.729  ; 6.729  ; 6.729  ;
; WR_n        ; SRAM_DQ[8]    ; 6.758  ; 6.758  ; 6.758  ; 6.758  ;
; WR_n        ; SRAM_DQ[9]    ; 6.758  ; 6.758  ; 6.758  ; 6.758  ;
; WR_n        ; SRAM_DQ[10]   ; 6.759  ; 6.759  ; 6.759  ; 6.759  ;
; WR_n        ; SRAM_DQ[11]   ; 6.751  ; 6.751  ; 6.751  ; 6.751  ;
; WR_n        ; SRAM_DQ[12]   ; 6.771  ; 6.771  ; 6.771  ; 6.771  ;
; WR_n        ; SRAM_DQ[13]   ; 6.769  ; 6.769  ; 6.769  ; 6.769  ;
; WR_n        ; SRAM_DQ[14]   ; 6.769  ; 6.769  ; 6.769  ; 6.769  ;
; WR_n        ; SRAM_DQ[15]   ; 6.757  ; 6.757  ; 6.757  ; 6.757  ;
; WR_n        ; SRAM_WE_N     ; 5.586  ;        ;        ; 5.586  ;
; WR_n        ; U1OE_n        ; 6.945  ;        ;        ; 6.945  ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; A[2]        ; A[2]        ; 4        ; 0        ; 22       ; 28       ;
; sd_sel_q[0] ; A[2]        ; 2        ; 2        ; 0        ; 0        ;
; clock_i     ; CLOCK_50    ; 1        ; 1        ; 0        ; 0        ;
; A[2]        ; clock_i     ; 64       ; 330      ; 0        ; 0        ;
; clock_i     ; clock_i     ; 556      ; 0        ; 0        ; 0        ;
; sd_sel_q[0] ; clock_i     ; 0        ; 1        ; 0        ; 0        ;
; sd_sel_q[0] ; sd_sel_q[0] ; 0        ; 0        ; 1        ; 1        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; A[2]        ; A[2]        ; 4        ; 0        ; 22       ; 28       ;
; sd_sel_q[0] ; A[2]        ; 2        ; 2        ; 0        ; 0        ;
; clock_i     ; CLOCK_50    ; 1        ; 1        ; 0        ; 0        ;
; A[2]        ; clock_i     ; 64       ; 330      ; 0        ; 0        ;
; clock_i     ; clock_i     ; 556      ; 0        ; 0        ; 0        ;
; sd_sel_q[0] ; clock_i     ; 0        ; 1        ; 0        ; 0        ;
; sd_sel_q[0] ; sd_sel_q[0] ; 0        ; 0        ; 1        ; 1        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_i    ; A[2]     ; 0        ; 0        ; 9        ; 0        ;
; clock_i    ; clock_i  ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_i    ; A[2]     ; 0        ; 0        ; 9        ; 0        ;
; clock_i    ; clock_i  ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 65    ; 65   ;
; Unconstrained Input Port Paths  ; 1580  ; 1580 ;
; Unconstrained Output Ports      ; 121   ; 121  ;
; Unconstrained Output Port Paths ; 1968  ; 1968 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Feb 19 13:08:28 2023
Info: Command: quartus_sta SDMapper_Top -c SDMapper
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SDMapper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[2] A[2]
    Info (332105): create_clock -period 1.000 -name clock_i clock_i
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name sd_sel_q[0] sd_sel_q[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.514
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.514      -224.633 clock_i 
    Info (332119):    -2.857       -11.444 A[2] 
    Info (332119):    -0.504        -0.504 sd_sel_q[0] 
    Info (332119):     2.116         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -13.027
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.027       -94.386 A[2] 
    Info (332119):    -1.864        -1.864 CLOCK_50 
    Info (332119):    -0.141        -0.141 sd_sel_q[0] 
    Info (332119):     0.372         0.000 clock_i 
Info (332146): Worst-case recovery slack is -0.429
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.429        -0.429 clock_i 
    Info (332119):     5.404         0.000 A[2] 
Info (332146): Worst-case removal slack is -5.153
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.153       -42.371 A[2] 
    Info (332119):     1.181         0.000 clock_i 
Info (332146): Worst-case minimum pulse width slack is -3.106
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.106      -115.249 A[2] 
    Info (332119):    -1.631        -2.853 CLOCK_50 
    Info (332119):    -0.611       -57.434 clock_i 
    Info (332119):     0.500         0.000 sd_sel_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.225
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.225       -67.008 clock_i 
    Info (332119):    -0.858        -2.775 A[2] 
    Info (332119):     0.153         0.000 sd_sel_q[0] 
    Info (332119):     1.343         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -5.987
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.987       -52.124 A[2] 
    Info (332119):    -0.963        -0.963 CLOCK_50 
    Info (332119):    -0.182        -0.182 clock_i 
    Info (332119):    -0.045        -0.045 sd_sel_q[0] 
Info (332146): Worst-case recovery slack is 0.294
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.294         0.000 clock_i 
    Info (332119):     2.528         0.000 A[2] 
Info (332146): Worst-case removal slack is -1.828
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.828       -15.018 A[2] 
    Info (332119):     0.586         0.000 clock_i 
Info (332146): Worst-case minimum pulse width slack is -1.501
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.501       -67.296 A[2] 
    Info (332119):    -1.380        -2.380 CLOCK_50 
    Info (332119):    -0.500       -47.000 clock_i 
    Info (332119):     0.500         0.000 sd_sel_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4551 megabytes
    Info: Processing ended: Sun Feb 19 13:08:29 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


