TimeQuest Timing Analyzer report for main
Thu Mar 12 18:44:14 2020
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_main'
 12. Slow Model Hold: 'clk_main'
 13. Slow Model Recovery: 'clk_main'
 14. Slow Model Removal: 'clk_main'
 15. Slow Model Minimum Pulse Width: 'clk_main'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk_main'
 26. Fast Model Hold: 'clk_main'
 27. Fast Model Recovery: 'clk_main'
 28. Fast Model Removal: 'clk_main'
 29. Fast Model Minimum Pulse Width: 'clk_main'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; main                                               ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk_main   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_main } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 154.06 MHz ; 154.06 MHz      ; clk_main   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -5.491 ; -52.542       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk_main ; 0.391 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -0.268 ; -2.144        ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk_main ; 1.038 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_main ; -1.423 ; -36.456            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_main'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.491 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.471      ;
; -5.491 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.471      ;
; -5.491 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.471      ;
; -5.491 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.471      ;
; -5.491 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.471      ;
; -5.491 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.471      ;
; -5.203 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.183      ;
; -5.203 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.183      ;
; -5.203 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.183      ;
; -5.203 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.183      ;
; -5.203 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.183      ;
; -5.203 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.183      ;
; -5.113 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.093      ;
; -5.113 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.093      ;
; -5.113 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.093      ;
; -5.113 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.093      ;
; -5.113 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.093      ;
; -5.113 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.093      ;
; -5.088 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.068      ;
; -5.088 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.068      ;
; -5.088 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.068      ;
; -5.088 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.068      ;
; -5.088 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.068      ;
; -5.088 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 6.068      ;
; -4.739 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.719      ;
; -4.739 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.719      ;
; -4.739 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.719      ;
; -4.739 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.719      ;
; -4.739 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.719      ;
; -4.739 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.719      ;
; -4.700 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.680      ;
; -4.700 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.680      ;
; -4.700 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.680      ;
; -4.700 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.680      ;
; -4.700 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.680      ;
; -4.700 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.680      ;
; -4.580 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.560      ;
; -4.580 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.560      ;
; -4.580 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.560      ;
; -4.580 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.560      ;
; -4.580 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.560      ;
; -4.580 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 5.560      ;
; -3.960 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 4.940      ;
; -3.960 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 4.940      ;
; -3.960 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 4.940      ;
; -3.960 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 4.940      ;
; -3.960 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 4.940      ;
; -3.960 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.056     ; 4.940      ;
; -3.647 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.683      ;
; -3.523 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 4.558      ;
; -3.398 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.434      ;
; -3.277 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.313      ;
; -3.274 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 4.309      ;
; -3.153 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 4.188      ;
; -2.938 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.974      ;
; -2.922 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.958      ;
; -2.796 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.832      ;
; -2.705 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.741      ;
; -2.673 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.709      ;
; -2.672 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.707      ;
; -2.650 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.686      ;
; -2.552 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.588      ;
; -2.535 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.571      ;
; -2.454 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.490      ;
; -2.417 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.453      ;
; -2.347 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.383      ;
; -2.345 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.381      ;
; -2.302 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.338      ;
; -2.221 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.256      ;
; -2.166 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.202      ;
; -2.147 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.183      ;
; -2.096 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.132      ;
; -2.071 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.107      ;
; -2.052 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.088      ;
; -2.051 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.087      ;
; -1.973 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.009      ;
; -1.914 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.950      ;
; -1.764 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.800      ;
; -1.722 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.758      ;
; -1.712 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.748      ;
; -1.663 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.699      ;
; -1.649 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.685      ;
; -1.620 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.656      ;
; -1.460 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.496      ;
; -1.443 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.479      ;
; -1.422 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.458      ;
; -1.363 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.399      ;
; -1.355 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.391      ;
; -1.339 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.375      ;
; -1.298 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 2.333      ;
; -1.261 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.297      ;
; -1.167 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.203      ;
; -1.061 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.097      ;
; -1.057 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.093      ;
; -1.043 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 2.078      ;
; -1.014 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.001      ; 2.051      ;
; -0.986 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.022      ;
; -0.952 ; mde_b:MOORE|y_present.esperar                                                                                  ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.988      ;
; -0.948 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.001      ; 1.985      ;
; -0.869 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.905      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_main'                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; mde_b:MOORE|y_present.somar                              ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.533 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.799      ;
; 0.541 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.807      ;
; 0.541 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.807      ;
; 0.666 ; mde_b:MOORE|y_present.fornecer                           ; mde_b:MOORE|y_present.inicio                                                                                   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.932      ;
; 0.844 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.110      ;
; 0.927 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.060      ; 1.221      ;
; 0.934 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.060      ; 1.228      ;
; 0.937 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.060      ; 1.231      ;
; 0.941 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.207      ;
; 0.942 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.060      ; 1.236      ;
; 0.943 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; clk_main     ; clk_main    ; 0.000        ; 0.060      ; 1.237      ;
; 0.944 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; clk_main     ; clk_main    ; 0.000        ; 0.060      ; 1.238      ;
; 0.988 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.254      ;
; 1.024 ; mde_b:MOORE|y_present.inicio                             ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.290      ;
; 1.026 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.292      ;
; 1.028 ; mde_b:MOORE|y_present.esperar                            ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.293      ;
; 1.044 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.311      ;
; 1.045 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.312      ;
; 1.045 ; mde_b:MOORE|y_present.somar                              ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.312      ;
; 1.206 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.472      ;
; 1.209 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.475      ;
; 1.212 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.478      ;
; 1.247 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.513      ;
; 1.250 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.516      ;
; 1.250 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.516      ;
; 1.257 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.523      ;
; 1.268 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.533      ;
; 1.392 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.658      ;
; 1.393 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.660      ;
; 1.439 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.705      ;
; 1.442 ; mde_b:MOORE|y_present.esperar                            ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.708      ;
; 1.467 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.733      ;
; 1.482 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.749      ;
; 1.518 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.784      ;
; 1.518 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.784      ;
; 1.548 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.814      ;
; 1.555 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.822      ;
; 1.557 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.824      ;
; 1.566 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.832      ;
; 1.566 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.832      ;
; 1.567 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.833      ;
; 1.639 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.905      ;
; 1.718 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.985      ;
; 1.722 ; mde_b:MOORE|y_present.esperar                            ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.988      ;
; 1.756 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.022      ;
; 1.784 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 2.051      ;
; 1.813 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 2.078      ;
; 1.827 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.093      ;
; 1.831 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.097      ;
; 1.937 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.203      ;
; 2.031 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.297      ;
; 2.068 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 2.333      ;
; 2.092 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.358      ;
; 2.133 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.399      ;
; 2.192 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.458      ;
; 2.213 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.479      ;
; 2.230 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.496      ;
; 2.390 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.656      ;
; 2.419 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.685      ;
; 2.433 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.699      ;
; 2.484 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.750      ;
; 2.492 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.758      ;
; 2.534 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.800      ;
; 2.684 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.950      ;
; 2.743 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.009      ;
; 2.821 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.087      ;
; 2.822 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.088      ;
; 2.841 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.107      ;
; 2.866 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.132      ;
; 2.872 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.138      ;
; 2.936 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.202      ;
; 2.991 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.256      ;
; 2.997 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.263      ;
; 3.072 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.338      ;
; 3.115 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.381      ;
; 3.117 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.383      ;
; 3.187 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.453      ;
; 3.224 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.490      ;
; 3.275 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.541      ;
; 3.322 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.588      ;
; 3.442 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.707      ;
; 3.443 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.709      ;
; 3.475 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.741      ;
; 3.566 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.832      ;
; 3.692 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.958      ;
; 3.923 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 4.188      ;
; 4.044 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 4.309      ;
; 4.047 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 4.313      ;
; 4.168 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 4.434      ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk_main'                                                                                                                                        ;
+--------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.268 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.304      ;
; -0.268 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.304      ;
; -0.268 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.304      ;
; -0.268 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.304      ;
; -0.268 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.304      ;
; -0.268 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.304      ;
; -0.268 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.304      ;
; -0.268 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.304      ;
+--------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk_main'                                                                                                                                        ;
+-------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.038 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.304      ;
+-------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_main'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_main ; Rise       ; clk_main                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.esperar                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.esperar                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.fornecer                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.fornecer                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.inicio                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.inicio                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.somar                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.somar                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D0|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D0|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D1|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D1|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D2|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D2|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D3|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D3|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG2|D0|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG2|D0|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG2|D1|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG2|D1|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MEMORIA|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MEMORIA|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.esperar|clk                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.esperar|clk                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.fornecer|clk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.fornecer|clk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.inicio|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.inicio|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.somar|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.somar|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D0|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D0|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D1|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D1|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D2|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D2|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D3|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D3|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D0|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D0|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D1|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D1|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D2|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D2|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D3|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D3|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main|combout                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main|combout                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~clkctrl|inclk[0]                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main~clkctrl|inclk[0]                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~clkctrl|outclk                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main~clkctrl|outclk                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; S_main[*]  ; clk_main   ; 7.182 ; 7.182 ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; 7.117 ; 7.117 ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; 7.182 ; 7.182 ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; 6.921 ; 6.921 ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; 5.834 ; 5.834 ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; 5.361 ; 5.361 ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; 4.924 ; 4.924 ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; 0.599 ; 0.599 ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; 0.318 ; 0.318 ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; 4.528 ; 4.528 ; Rise       ; clk_main        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; S_main[*]  ; clk_main   ; 0.753  ; 0.753  ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; -6.162 ; -6.162 ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; -6.227 ; -6.227 ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; -5.966 ; -5.966 ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; -4.879 ; -4.879 ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; -4.406 ; -4.406 ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; -3.969 ; -3.969 ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; 0.356  ; 0.356  ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; 0.753  ; 0.753  ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; -3.188 ; -3.188 ; Rise       ; clk_main        ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A_0[*]    ; clk_main   ; 13.100 ; 13.100 ; Rise       ; clk_main        ;
;  A_0[0]   ; clk_main   ; 9.495  ; 9.495  ; Rise       ; clk_main        ;
;  A_0[1]   ; clk_main   ; 12.901 ; 12.901 ; Rise       ; clk_main        ;
;  A_0[2]   ; clk_main   ; 13.100 ; 13.100 ; Rise       ; clk_main        ;
;  A_0[3]   ; clk_main   ; 13.096 ; 13.096 ; Rise       ; clk_main        ;
; A_1[*]    ; clk_main   ; 12.881 ; 12.881 ; Rise       ; clk_main        ;
;  A_1[0]   ; clk_main   ; 12.881 ; 12.881 ; Rise       ; clk_main        ;
;  A_1[1]   ; clk_main   ; 12.626 ; 12.626 ; Rise       ; clk_main        ;
;  A_1[2]   ; clk_main   ; 12.843 ; 12.843 ; Rise       ; clk_main        ;
;  A_1[3]   ; clk_main   ; 12.641 ; 12.641 ; Rise       ; clk_main        ;
; cont[*]   ; clk_main   ; 6.812  ; 6.812  ; Rise       ; clk_main        ;
;  cont[0]  ; clk_main   ; 6.798  ; 6.798  ; Rise       ; clk_main        ;
;  cont[1]  ; clk_main   ; 6.812  ; 6.812  ; Rise       ; clk_main        ;
;  cont[2]  ; clk_main   ; 6.615  ; 6.615  ; Rise       ; clk_main        ;
;  cont[3]  ; clk_main   ; 6.362  ; 6.362  ; Rise       ; clk_main        ;
;  cont[4]  ; clk_main   ; 6.602  ; 6.602  ; Rise       ; clk_main        ;
;  cont[5]  ; clk_main   ; 6.354  ; 6.354  ; Rise       ; clk_main        ;
; d_main    ; clk_main   ; 6.409  ; 6.409  ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 15.907 ; 15.907 ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 10.194 ; 10.194 ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 15.907 ; 15.907 ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 15.707 ; 15.707 ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 15.683 ; 15.683 ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 15.944 ; 15.944 ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 15.944 ; 15.944 ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 15.677 ; 15.677 ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 15.324 ; 15.324 ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 15.325 ; 15.325 ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 15.314 ; 15.314 ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 15.314 ; 15.314 ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 15.061 ; 15.061 ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A_0[*]    ; clk_main   ; 9.495  ; 9.495  ; Rise       ; clk_main        ;
;  A_0[0]   ; clk_main   ; 9.495  ; 9.495  ; Rise       ; clk_main        ;
;  A_0[1]   ; clk_main   ; 10.275 ; 10.275 ; Rise       ; clk_main        ;
;  A_0[2]   ; clk_main   ; 10.465 ; 10.465 ; Rise       ; clk_main        ;
;  A_0[3]   ; clk_main   ; 10.458 ; 10.458 ; Rise       ; clk_main        ;
; A_1[*]    ; clk_main   ; 10.250 ; 10.250 ; Rise       ; clk_main        ;
;  A_1[0]   ; clk_main   ; 10.250 ; 10.250 ; Rise       ; clk_main        ;
;  A_1[1]   ; clk_main   ; 10.911 ; 10.911 ; Rise       ; clk_main        ;
;  A_1[2]   ; clk_main   ; 11.130 ; 11.130 ; Rise       ; clk_main        ;
;  A_1[3]   ; clk_main   ; 10.921 ; 10.921 ; Rise       ; clk_main        ;
; cont[*]   ; clk_main   ; 6.354  ; 6.354  ; Rise       ; clk_main        ;
;  cont[0]  ; clk_main   ; 6.798  ; 6.798  ; Rise       ; clk_main        ;
;  cont[1]  ; clk_main   ; 6.812  ; 6.812  ; Rise       ; clk_main        ;
;  cont[2]  ; clk_main   ; 6.615  ; 6.615  ; Rise       ; clk_main        ;
;  cont[3]  ; clk_main   ; 6.362  ; 6.362  ; Rise       ; clk_main        ;
;  cont[4]  ; clk_main   ; 6.602  ; 6.602  ; Rise       ; clk_main        ;
;  cont[5]  ; clk_main   ; 6.354  ; 6.354  ; Rise       ; clk_main        ;
; d_main    ; clk_main   ; 6.409  ; 6.409  ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 6.946  ; 6.946  ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 6.946  ; 6.946  ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 8.658  ; 8.658  ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 8.470  ; 8.470  ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 8.456  ; 8.456  ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 7.836  ; 7.836  ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 8.696  ; 8.696  ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 8.189  ; 8.189  ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 7.836  ; 7.836  ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 7.843  ; 7.843  ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 7.832  ; 7.832  ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 7.832  ; 7.832  ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 8.192  ; 8.192  ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -2.500 ; -20.563       ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk_main ; 0.215 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk_main ; 0.295 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk_main ; 0.585 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_main ; -1.423 ; -36.456            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_main'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.500 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.471      ;
; -2.500 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.471      ;
; -2.500 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.471      ;
; -2.500 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.471      ;
; -2.500 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.471      ;
; -2.500 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.471      ;
; -2.398 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.369      ;
; -2.398 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.369      ;
; -2.398 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.369      ;
; -2.398 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.369      ;
; -2.398 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.369      ;
; -2.398 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.369      ;
; -2.335 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.306      ;
; -2.335 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.306      ;
; -2.335 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.306      ;
; -2.335 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.306      ;
; -2.335 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.306      ;
; -2.335 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.306      ;
; -2.330 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.301      ;
; -2.330 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.301      ;
; -2.330 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.301      ;
; -2.330 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.301      ;
; -2.330 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.301      ;
; -2.330 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.301      ;
; -2.184 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.155      ;
; -2.184 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.155      ;
; -2.184 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.155      ;
; -2.184 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.155      ;
; -2.184 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.155      ;
; -2.184 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.155      ;
; -2.171 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.142      ;
; -2.171 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.142      ;
; -2.171 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.142      ;
; -2.171 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.142      ;
; -2.171 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.142      ;
; -2.171 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.142      ;
; -2.119 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.090      ;
; -2.119 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.090      ;
; -2.119 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.090      ;
; -2.119 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.090      ;
; -2.119 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.090      ;
; -2.119 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 3.090      ;
; -1.840 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 2.811      ;
; -1.840 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 2.811      ;
; -1.840 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 2.811      ;
; -1.840 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 2.811      ;
; -1.840 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 2.811      ;
; -1.840 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.061     ; 2.811      ;
; -1.013 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.045      ;
; -0.965 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.996      ;
; -0.898 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.930      ;
; -0.855 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.887      ;
; -0.850 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.881      ;
; -0.807 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.838      ;
; -0.751 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.783      ;
; -0.708 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.740      ;
; -0.672 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.704      ;
; -0.649 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.681      ;
; -0.624 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.655      ;
; -0.614 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.646      ;
; -0.593 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.625      ;
; -0.581 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.613      ;
; -0.550 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.582      ;
; -0.513 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.545      ;
; -0.512 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.544      ;
; -0.487 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.519      ;
; -0.465 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.497      ;
; -0.444 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.476      ;
; -0.422 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.454      ;
; -0.417 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.448      ;
; -0.411 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.443      ;
; -0.386 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.418      ;
; -0.367 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.399      ;
; -0.347 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.379      ;
; -0.343 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.375      ;
; -0.336 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.368      ;
; -0.285 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.317      ;
; -0.245 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.277      ;
; -0.240 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.272      ;
; -0.235 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.267      ;
; -0.184 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.216      ;
; -0.177 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.209      ;
; -0.160 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.192      ;
; -0.101 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.133      ;
; -0.083 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.115      ;
; -0.078 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.110      ;
; -0.073 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.105      ;
; -0.070 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.102      ;
; -0.062 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.094      ;
; -0.018 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.050      ;
; -0.014 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.045      ;
; 0.039  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.993      ;
; 0.070  ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.001      ; 0.963      ;
; 0.070  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.962      ;
; 0.073  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.959      ;
; 0.087  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.945      ;
; 0.087  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 0.944      ;
; 0.097  ; mde_b:MOORE|y_present.esperar                                                                                  ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.935      ;
; 0.116  ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.001      ; 0.917      ;
; 0.153  ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.001      ; 0.880      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_main'                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mde_b:MOORE|y_present.somar                              ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.399      ;
; 0.251 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.404      ;
; 0.295 ; mde_b:MOORE|y_present.fornecer                           ; mde_b:MOORE|y_present.inicio                                                                                   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.447      ;
; 0.382 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.534      ;
; 0.398 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.065      ; 0.601      ;
; 0.405 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.065      ; 0.608      ;
; 0.406 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.065      ; 0.609      ;
; 0.409 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; clk_main     ; clk_main    ; 0.000        ; 0.065      ; 0.612      ;
; 0.409 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.065      ; 0.612      ;
; 0.411 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; clk_main     ; clk_main    ; 0.000        ; 0.065      ; 0.614      ;
; 0.417 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.569      ;
; 0.444 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.596      ;
; 0.457 ; mde_b:MOORE|y_present.inicio                             ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.609      ;
; 0.458 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.610      ;
; 0.468 ; mde_b:MOORE|y_present.esperar                            ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 0.619      ;
; 0.475 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.628      ;
; 0.475 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.628      ;
; 0.476 ; mde_b:MOORE|y_present.somar                              ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.629      ;
; 0.534 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.688      ;
; 0.545 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.700      ;
; 0.551 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.703      ;
; 0.559 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 0.710      ;
; 0.577 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.729      ;
; 0.607 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.759      ;
; 0.632 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.785      ;
; 0.634 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.786      ;
; 0.637 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.789      ;
; 0.645 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.798      ;
; 0.655 ; mde_b:MOORE|y_present.esperar                            ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.807      ;
; 0.675 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.827      ;
; 0.676 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.828      ;
; 0.707 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.859      ;
; 0.708 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.860      ;
; 0.708 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.860      ;
; 0.709 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.861      ;
; 0.712 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.864      ;
; 0.726 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.879      ;
; 0.727 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.880      ;
; 0.764 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.917      ;
; 0.783 ; mde_b:MOORE|y_present.esperar                            ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.935      ;
; 0.793 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.945      ;
; 0.793 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 0.944      ;
; 0.807 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.959      ;
; 0.810 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.962      ;
; 0.810 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.963      ;
; 0.841 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.993      ;
; 0.894 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.045      ;
; 0.898 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.050      ;
; 0.942 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.094      ;
; 0.958 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.110      ;
; 0.960 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.112      ;
; 0.963 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.115      ;
; 0.981 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.133      ;
; 1.040 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.192      ;
; 1.057 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.209      ;
; 1.064 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.216      ;
; 1.114 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.266      ;
; 1.115 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.267      ;
; 1.125 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.277      ;
; 1.165 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.317      ;
; 1.216 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.368      ;
; 1.223 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.375      ;
; 1.227 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.379      ;
; 1.247 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.399      ;
; 1.266 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.418      ;
; 1.273 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.425      ;
; 1.291 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.443      ;
; 1.297 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.448      ;
; 1.324 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.476      ;
; 1.344 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.496      ;
; 1.345 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.497      ;
; 1.367 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.519      ;
; 1.392 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.544      ;
; 1.393 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.545      ;
; 1.430 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.582      ;
; 1.443 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.595      ;
; 1.473 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.625      ;
; 1.494 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.646      ;
; 1.504 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.655      ;
; 1.552 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.704      ;
; 1.588 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.740      ;
; 1.687 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.838      ;
; 1.730 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.881      ;
; 1.735 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.887      ;
; 1.778 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.930      ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk_main'                                                                                                                                       ;
+-------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.295 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.737      ;
+-------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk_main'                                                                                                                                        ;
+-------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.585 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.737      ;
+-------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_main'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_main ; Rise       ; clk_main                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.esperar                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.esperar                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.fornecer                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.fornecer                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.inicio                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.inicio                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.somar                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.somar                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D0|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D0|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D1|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D1|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D2|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D2|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D3|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D3|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG2|D0|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG2|D0|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG2|D1|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG2|D1|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MEMORIA|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MEMORIA|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.esperar|clk                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.esperar|clk                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.fornecer|clk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.fornecer|clk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.inicio|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.inicio|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.somar|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.somar|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D0|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D0|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D1|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D1|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D2|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D2|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D3|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D3|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D0|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D0|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D1|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D1|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D2|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D2|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D3|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D3|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main|combout                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main|combout                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~clkctrl|inclk[0]                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main~clkctrl|inclk[0]                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~clkctrl|outclk                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main~clkctrl|outclk                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; S_main[*]  ; clk_main   ; 3.412  ; 3.412  ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; 3.373  ; 3.373  ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; 3.412  ; 3.412  ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; 3.325  ; 3.325  ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; 2.831  ; 2.831  ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; 2.614  ; 2.614  ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; 2.456  ; 2.456  ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; -0.138 ; -0.138 ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; -0.237 ; -0.237 ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; 2.321  ; 2.321  ; Rise       ; clk_main        ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; S_main[*]  ; clk_main   ; 0.731  ; 0.731  ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; -2.948 ; -2.948 ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; -2.987 ; -2.987 ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; -2.900 ; -2.900 ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; -2.406 ; -2.406 ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; -2.189 ; -2.189 ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; -2.031 ; -2.031 ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; 0.563  ; 0.563  ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; 0.731  ; 0.731  ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; -1.702 ; -1.702 ; Rise       ; clk_main        ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A_0[*]    ; clk_main   ; 7.209 ; 7.209 ; Rise       ; clk_main        ;
;  A_0[0]   ; clk_main   ; 5.636 ; 5.636 ; Rise       ; clk_main        ;
;  A_0[1]   ; clk_main   ; 7.135 ; 7.135 ; Rise       ; clk_main        ;
;  A_0[2]   ; clk_main   ; 7.209 ; 7.209 ; Rise       ; clk_main        ;
;  A_0[3]   ; clk_main   ; 7.204 ; 7.204 ; Rise       ; clk_main        ;
; A_1[*]    ; clk_main   ; 7.112 ; 7.112 ; Rise       ; clk_main        ;
;  A_1[0]   ; clk_main   ; 7.112 ; 7.112 ; Rise       ; clk_main        ;
;  A_1[1]   ; clk_main   ; 7.017 ; 7.017 ; Rise       ; clk_main        ;
;  A_1[2]   ; clk_main   ; 7.112 ; 7.112 ; Rise       ; clk_main        ;
;  A_1[3]   ; clk_main   ; 7.033 ; 7.033 ; Rise       ; clk_main        ;
; cont[*]   ; clk_main   ; 3.844 ; 3.844 ; Rise       ; clk_main        ;
;  cont[0]  ; clk_main   ; 3.831 ; 3.831 ; Rise       ; clk_main        ;
;  cont[1]  ; clk_main   ; 3.844 ; 3.844 ; Rise       ; clk_main        ;
;  cont[2]  ; clk_main   ; 3.761 ; 3.761 ; Rise       ; clk_main        ;
;  cont[3]  ; clk_main   ; 3.638 ; 3.638 ; Rise       ; clk_main        ;
;  cont[4]  ; clk_main   ; 3.758 ; 3.758 ; Rise       ; clk_main        ;
;  cont[5]  ; clk_main   ; 3.636 ; 3.636 ; Rise       ; clk_main        ;
; d_main    ; clk_main   ; 3.688 ; 3.688 ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 8.415 ; 8.415 ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 5.977 ; 5.977 ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 8.415 ; 8.415 ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 8.331 ; 8.331 ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 8.341 ; 8.341 ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 8.439 ; 8.439 ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 8.439 ; 8.439 ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 8.361 ; 8.361 ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 8.178 ; 8.178 ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 8.178 ; 8.178 ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 8.168 ; 8.168 ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 8.168 ; 8.168 ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 8.079 ; 8.079 ; Rise       ; clk_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A_0[*]    ; clk_main   ; 5.636 ; 5.636 ; Rise       ; clk_main        ;
;  A_0[0]   ; clk_main   ; 5.636 ; 5.636 ; Rise       ; clk_main        ;
;  A_0[1]   ; clk_main   ; 5.990 ; 5.990 ; Rise       ; clk_main        ;
;  A_0[2]   ; clk_main   ; 6.053 ; 6.053 ; Rise       ; clk_main        ;
;  A_0[3]   ; clk_main   ; 6.053 ; 6.053 ; Rise       ; clk_main        ;
; A_1[*]    ; clk_main   ; 5.970 ; 5.970 ; Rise       ; clk_main        ;
;  A_1[0]   ; clk_main   ; 5.970 ; 5.970 ; Rise       ; clk_main        ;
;  A_1[1]   ; clk_main   ; 6.263 ; 6.263 ; Rise       ; clk_main        ;
;  A_1[2]   ; clk_main   ; 6.358 ; 6.358 ; Rise       ; clk_main        ;
;  A_1[3]   ; clk_main   ; 6.279 ; 6.279 ; Rise       ; clk_main        ;
; cont[*]   ; clk_main   ; 3.636 ; 3.636 ; Rise       ; clk_main        ;
;  cont[0]  ; clk_main   ; 3.831 ; 3.831 ; Rise       ; clk_main        ;
;  cont[1]  ; clk_main   ; 3.844 ; 3.844 ; Rise       ; clk_main        ;
;  cont[2]  ; clk_main   ; 3.761 ; 3.761 ; Rise       ; clk_main        ;
;  cont[3]  ; clk_main   ; 3.638 ; 3.638 ; Rise       ; clk_main        ;
;  cont[4]  ; clk_main   ; 3.758 ; 3.758 ; Rise       ; clk_main        ;
;  cont[5]  ; clk_main   ; 3.636 ; 3.636 ; Rise       ; clk_main        ;
; d_main    ; clk_main   ; 3.688 ; 3.688 ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 3.902 ; 3.902 ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 3.902 ; 3.902 ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 4.633 ; 4.633 ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 4.562 ; 4.562 ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 4.561 ; 4.561 ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 4.311 ; 4.311 ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 4.663 ; 4.663 ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 4.494 ; 4.494 ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 4.311 ; 4.311 ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 4.317 ; 4.317 ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 4.307 ; 4.307 ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 4.307 ; 4.307 ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 4.509 ; 4.509 ; Rise       ; clk_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.491  ; 0.215 ; -0.268   ; 0.585   ; -1.423              ;
;  clk_main        ; -5.491  ; 0.215 ; -0.268   ; 0.585   ; -1.423              ;
; Design-wide TNS  ; -52.542 ; 0.0   ; -2.144   ; 0.0     ; -36.456             ;
;  clk_main        ; -52.542 ; 0.000 ; -2.144   ; 0.000   ; -36.456             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; S_main[*]  ; clk_main   ; 7.182 ; 7.182 ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; 7.117 ; 7.117 ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; 7.182 ; 7.182 ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; 6.921 ; 6.921 ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; 5.834 ; 5.834 ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; 5.361 ; 5.361 ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; 4.924 ; 4.924 ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; 0.599 ; 0.599 ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; 0.318 ; 0.318 ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; 4.528 ; 4.528 ; Rise       ; clk_main        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; S_main[*]  ; clk_main   ; 0.753  ; 0.753  ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; -2.948 ; -2.948 ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; -2.987 ; -2.987 ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; -2.900 ; -2.900 ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; -2.406 ; -2.406 ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; -2.189 ; -2.189 ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; -2.031 ; -2.031 ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; 0.563  ; 0.563  ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; 0.753  ; 0.753  ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; -1.702 ; -1.702 ; Rise       ; clk_main        ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A_0[*]    ; clk_main   ; 13.100 ; 13.100 ; Rise       ; clk_main        ;
;  A_0[0]   ; clk_main   ; 9.495  ; 9.495  ; Rise       ; clk_main        ;
;  A_0[1]   ; clk_main   ; 12.901 ; 12.901 ; Rise       ; clk_main        ;
;  A_0[2]   ; clk_main   ; 13.100 ; 13.100 ; Rise       ; clk_main        ;
;  A_0[3]   ; clk_main   ; 13.096 ; 13.096 ; Rise       ; clk_main        ;
; A_1[*]    ; clk_main   ; 12.881 ; 12.881 ; Rise       ; clk_main        ;
;  A_1[0]   ; clk_main   ; 12.881 ; 12.881 ; Rise       ; clk_main        ;
;  A_1[1]   ; clk_main   ; 12.626 ; 12.626 ; Rise       ; clk_main        ;
;  A_1[2]   ; clk_main   ; 12.843 ; 12.843 ; Rise       ; clk_main        ;
;  A_1[3]   ; clk_main   ; 12.641 ; 12.641 ; Rise       ; clk_main        ;
; cont[*]   ; clk_main   ; 6.812  ; 6.812  ; Rise       ; clk_main        ;
;  cont[0]  ; clk_main   ; 6.798  ; 6.798  ; Rise       ; clk_main        ;
;  cont[1]  ; clk_main   ; 6.812  ; 6.812  ; Rise       ; clk_main        ;
;  cont[2]  ; clk_main   ; 6.615  ; 6.615  ; Rise       ; clk_main        ;
;  cont[3]  ; clk_main   ; 6.362  ; 6.362  ; Rise       ; clk_main        ;
;  cont[4]  ; clk_main   ; 6.602  ; 6.602  ; Rise       ; clk_main        ;
;  cont[5]  ; clk_main   ; 6.354  ; 6.354  ; Rise       ; clk_main        ;
; d_main    ; clk_main   ; 6.409  ; 6.409  ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 15.907 ; 15.907 ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 10.194 ; 10.194 ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 15.907 ; 15.907 ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 15.707 ; 15.707 ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 15.683 ; 15.683 ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 15.944 ; 15.944 ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 15.944 ; 15.944 ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 15.677 ; 15.677 ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 15.324 ; 15.324 ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 15.325 ; 15.325 ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 15.314 ; 15.314 ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 15.314 ; 15.314 ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 15.061 ; 15.061 ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A_0[*]    ; clk_main   ; 5.636 ; 5.636 ; Rise       ; clk_main        ;
;  A_0[0]   ; clk_main   ; 5.636 ; 5.636 ; Rise       ; clk_main        ;
;  A_0[1]   ; clk_main   ; 5.990 ; 5.990 ; Rise       ; clk_main        ;
;  A_0[2]   ; clk_main   ; 6.053 ; 6.053 ; Rise       ; clk_main        ;
;  A_0[3]   ; clk_main   ; 6.053 ; 6.053 ; Rise       ; clk_main        ;
; A_1[*]    ; clk_main   ; 5.970 ; 5.970 ; Rise       ; clk_main        ;
;  A_1[0]   ; clk_main   ; 5.970 ; 5.970 ; Rise       ; clk_main        ;
;  A_1[1]   ; clk_main   ; 6.263 ; 6.263 ; Rise       ; clk_main        ;
;  A_1[2]   ; clk_main   ; 6.358 ; 6.358 ; Rise       ; clk_main        ;
;  A_1[3]   ; clk_main   ; 6.279 ; 6.279 ; Rise       ; clk_main        ;
; cont[*]   ; clk_main   ; 3.636 ; 3.636 ; Rise       ; clk_main        ;
;  cont[0]  ; clk_main   ; 3.831 ; 3.831 ; Rise       ; clk_main        ;
;  cont[1]  ; clk_main   ; 3.844 ; 3.844 ; Rise       ; clk_main        ;
;  cont[2]  ; clk_main   ; 3.761 ; 3.761 ; Rise       ; clk_main        ;
;  cont[3]  ; clk_main   ; 3.638 ; 3.638 ; Rise       ; clk_main        ;
;  cont[4]  ; clk_main   ; 3.758 ; 3.758 ; Rise       ; clk_main        ;
;  cont[5]  ; clk_main   ; 3.636 ; 3.636 ; Rise       ; clk_main        ;
; d_main    ; clk_main   ; 3.688 ; 3.688 ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 3.902 ; 3.902 ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 3.902 ; 3.902 ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 4.633 ; 4.633 ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 4.562 ; 4.562 ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 4.561 ; 4.561 ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 4.311 ; 4.311 ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 4.663 ; 4.663 ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 4.494 ; 4.494 ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 4.311 ; 4.311 ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 4.317 ; 4.317 ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 4.307 ; 4.307 ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 4.307 ; 4.307 ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 4.509 ; 4.509 ; Rise       ; clk_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 349      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 349      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 43    ; 43   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 198   ; 198  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Thu Mar 12 18:44:11 2020
Info: Command: quartus_sta maquinadevedas -c main
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_main clk_main
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.491
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.491       -52.542 clk_main 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk_main 
Info (332146): Worst-case recovery slack is -0.268
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.268        -2.144 clk_main 
Info (332146): Worst-case removal slack is 1.038
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.038         0.000 clk_main 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -36.456 clk_main 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.500       -20.563 clk_main 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk_main 
Info (332146): Worst-case recovery slack is 0.295
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.295         0.000 clk_main 
Info (332146): Worst-case removal slack is 0.585
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.585         0.000 clk_main 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -36.456 clk_main 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4548 megabytes
    Info: Processing ended: Thu Mar 12 18:44:14 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


