
# TP3 - Pipeline MIPS

Resolución del trabajo práctico número 3 de Arquitecturas de Computadoras, que consiste en el desarrollo e implementación en FPGA de un procesador MIPS.

## Estructura del repositorio

En las carpetas comenzadas con Arqui2022-TP3,  estan todos los archivos fuentes para replicar el proyecto en Vivado: 
* Archivos fuentes del proyecto.
* Archivos para simulacion.
* Archivo de constraints para la placa.
* Configuracion de la IP Clock Wizard.

En la carpeta Compiler:
* El compilador escrito en python, para traducir un archivo en assembler a su equivalente binario o decimal para cargar las instrucciones en el procesador.
* El reader escrito en python, que toma los 520 caracteres en hexadecimal que genera la placa y los parsea y rotula.

En la carpeta Informe:
* Informe en formato PDF.
* Diagrama de unidad de debug.
* Diagrama de Procesador.

# Detalles

Todos los detalles se encuentran en el [Informe](Informe/MIPS%20-%20Informe.pdf) del proyecto.