TimeQuest Timing Analyzer report for RAM2E
Sun Feb 16 22:32:26 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'C14M'
 12. Hold: 'C14M'
 13. Minimum Pulse Width: 'C14M'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Setup Transfers
 25. Hold Transfers
 26. Report TCCS
 27. Report RSKM
 28. Unconstrained Paths
 29. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RAM2E                                                             ;
; Device Family      ; MAX7000S                                                          ;
; Device Name        ; EPM7128SLC84-15                                                   ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; C14M       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { C14M } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 21.28 MHz ; 21.28 MHz       ; C14M       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; C14M  ; -46.000 ; -954.000      ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; C14M  ; 5.000 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C14M  ; -4.500 ; -351.000      ;
+-------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'C14M'                                                                                                                                 ;
+---------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -46.000 ; S[2]                          ; C073SEL~reg0                  ; C14M         ; C14M        ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; S[0]                          ; nRAS~reg0                     ; C14M         ; C14M        ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; S[0]                          ; C073SEL~reg0                  ; C14M         ; C14M        ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; S[3]                          ; C073SEL~reg0                  ; C14M         ; C14M        ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; S[1]                          ; C073SEL~reg0                  ; C14M         ; C14M        ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; S[3]                          ; nRAS~reg0                     ; C14M         ; C14M        ; 1.000        ; 0.000      ; 43.000     ;
; -25.000 ; PHI0seen                      ; S[1]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; PHI1reg                       ; S[1]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; S[1]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; S[1]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; S[1]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; S[1]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; S[0]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; S[0]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; PHI0seen                      ; S[0]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; PHI1reg                       ; S[0]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; S[0]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; S[0]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; PHI0seen                      ; S[2]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; PHI1reg                       ; S[2]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; S[2]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; S[2]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; S[2]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; S[2]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; PHI0seen                      ; S[3]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; PHI1reg                       ; S[3]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; S[3]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; S[3]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; S[3]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; S[3]                          ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; MDR[0]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; MDR[0]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; MDR[0]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; MDR[0]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; MDR[1]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; MDR[1]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; MDR[1]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; MDR[1]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; MDR[2]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; MDR[2]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; MDR[2]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; MDR[2]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; MDR[3]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; MDR[3]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; MDR[3]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; MDR[3]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; MDR[4]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; MDR[4]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; MDR[4]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; MDR[4]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; MDR[5]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; MDR[5]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; MDR[5]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; MDR[5]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; MDR[6]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; MDR[6]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; MDR[6]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; MDR[6]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; MDR[7]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; MDR[7]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; MDR[7]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; MDR[7]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; VDR[3]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; VDR[3]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; VDR[3]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; VDR[3]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; VDR[2]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; VDR[2]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; VDR[2]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; VDR[2]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; VDR[1]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; VDR[1]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; VDR[1]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; VDR[1]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; VDR[0]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; VDR[0]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; VDR[0]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; VDR[0]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; VDR[4]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; VDR[4]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; VDR[4]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; VDR[4]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; VDR[5]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; VDR[5]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; VDR[5]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; VDR[5]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; VDR[6]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; VDR[6]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; VDR[6]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; VDR[6]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; VDR[7]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; VDR[7]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]                          ; VDR[7]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[3]                          ; VDR[7]                        ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; lpm_counter:Ref_rtl_0|dffs[3] ; lpm_counter:Ref_rtl_0|dffs[2] ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; lpm_counter:Ref_rtl_0|dffs[2] ; lpm_counter:Ref_rtl_0|dffs[2] ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; lpm_counter:Ref_rtl_0|dffs[1] ; lpm_counter:Ref_rtl_0|dffs[2] ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; lpm_counter:Ref_rtl_0|dffs[0] ; lpm_counter:Ref_rtl_0|dffs[2] ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]                          ; lpm_counter:Ref_rtl_0|dffs[2] ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]                          ; lpm_counter:Ref_rtl_0|dffs[2] ; C14M         ; C14M        ; 1.000        ; 0.000      ; 22.000     ;
+---------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'C14M'                                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 5.000  ; S[3]                          ; MDBEN                         ; C14M         ; C14M        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[2]                          ; MDBEN                         ; C14M         ; C14M        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[0]                          ; MDBEN                         ; C14M         ; C14M        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[1]                          ; MDBEN                         ; C14M         ; C14M        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[2] ; lpm_counter:Ref_rtl_0|dffs[2] ; C14M         ; C14M        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[1] ; lpm_counter:Ref_rtl_0|dffs[1] ; C14M         ; C14M        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[0] ; lpm_counter:Ref_rtl_0|dffs[0] ; C14M         ; C14M        ; 0.000        ; 0.000      ; 9.000      ;
; 18.000 ; PHI0seen                      ; S[1]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; PHI1reg                       ; S[1]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; S[1]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; S[1]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; S[1]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; S[1]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; S[0]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; S[0]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; PHI0seen                      ; S[0]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; PHI1reg                       ; S[0]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; S[0]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; S[0]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; PHI0seen                      ; S[2]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; PHI1reg                       ; S[2]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; S[2]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; S[2]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; S[2]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; S[2]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; PHI0seen                      ; S[3]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; PHI1reg                       ; S[3]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; S[3]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; S[3]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; S[3]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; S[3]                          ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; MDR[0]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; MDR[0]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; MDR[0]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; MDR[0]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; MDR[1]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; MDR[1]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; MDR[1]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; MDR[1]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; MDR[2]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; MDR[2]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; MDR[2]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; MDR[2]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; MDR[3]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; MDR[3]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; MDR[3]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; MDR[3]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; MDR[4]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; MDR[4]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; MDR[4]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; MDR[4]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; MDR[5]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; MDR[5]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; MDR[5]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; MDR[5]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; MDR[6]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; MDR[6]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; MDR[6]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; MDR[6]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; MDR[7]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; MDR[7]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; MDR[7]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; MDR[7]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; VDR[3]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; VDR[3]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; VDR[3]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; VDR[3]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; VDR[2]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; VDR[2]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; VDR[2]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; VDR[2]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; VDR[1]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; VDR[1]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; VDR[1]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; VDR[1]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; VDR[0]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; VDR[0]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; VDR[0]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; VDR[0]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; VDR[4]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; VDR[4]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; VDR[4]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; VDR[4]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; VDR[5]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; VDR[5]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; VDR[5]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; VDR[5]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; VDR[6]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; VDR[6]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; VDR[6]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; VDR[6]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; VDR[7]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; VDR[7]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; VDR[7]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[3]                          ; VDR[7]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; lpm_counter:Ref_rtl_0|dffs[3] ; lpm_counter:Ref_rtl_0|dffs[2] ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; lpm_counter:Ref_rtl_0|dffs[1] ; lpm_counter:Ref_rtl_0|dffs[2] ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; lpm_counter:Ref_rtl_0|dffs[0] ; lpm_counter:Ref_rtl_0|dffs[2] ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; lpm_counter:Ref_rtl_0|dffs[2] ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; lpm_counter:Ref_rtl_0|dffs[2] ; C14M         ; C14M        ; 0.000        ; 0.000      ; 22.000     ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'C14M'                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; BA[0]                         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; BA[0]                         ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; BA[1]                         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; BA[1]                         ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; BA[2]                         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; BA[2]                         ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; BA[3]                         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; BA[3]                         ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; BA[4]                         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; BA[4]                         ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; BA[5]                         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; BA[5]                         ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; C073SEL~reg0                  ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; C073SEL~reg0                  ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; MDBEN                         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; MDBEN                         ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; MDR[0]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; MDR[0]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; MDR[1]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; MDR[1]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; MDR[2]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; MDR[2]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; MDR[3]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; MDR[3]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; MDR[4]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; MDR[4]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; MDR[5]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; MDR[5]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; MDR[6]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; MDR[6]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; MDR[7]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; MDR[7]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; PHI0seen                      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; PHI0seen                      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; PHI1reg                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; PHI1reg                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; RA[10]~reg0                   ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; RA[10]~reg0                   ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; RA[8]~reg0                    ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; RA[8]~reg0                    ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; RA[9]~reg0                    ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; RA[9]~reg0                    ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; S[0]                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; S[0]                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; S[1]                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; S[1]                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; S[2]                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; S[2]                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; S[3]                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; S[3]                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; VDR[0]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; VDR[0]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; VDR[1]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; VDR[1]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; VDR[2]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; VDR[2]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; VDR[3]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; VDR[3]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; VDR[4]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; VDR[4]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; VDR[5]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; VDR[5]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; VDR[6]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; VDR[6]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; VDR[7]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; VDR[7]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; lpm_counter:Ref_rtl_0|dffs[0] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; lpm_counter:Ref_rtl_0|dffs[0] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; lpm_counter:Ref_rtl_0|dffs[1] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; lpm_counter:Ref_rtl_0|dffs[1] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; lpm_counter:Ref_rtl_0|dffs[2] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; lpm_counter:Ref_rtl_0|dffs[2] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; lpm_counter:Ref_rtl_0|dffs[3] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; lpm_counter:Ref_rtl_0|dffs[3] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; nCAS~reg0                     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; nCAS~reg0                     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C14M  ; Rise       ; nRAS~reg0                     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C14M  ; Rise       ; nRAS~reg0                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C14M  ; Rise       ; BA[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C14M  ; Rise       ; BA[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C14M  ; Rise       ; BA[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C14M  ; Rise       ; BA[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C14M  ; Rise       ; BA[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C14M  ; Rise       ; BA[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C14M  ; Rise       ; BA[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C14M  ; Rise       ; BA[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C14M  ; Rise       ; BA[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C14M  ; Rise       ; BA[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C14M  ; Rise       ; BA[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C14M  ; Rise       ; BA[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C14M  ; Rise       ; C073SEL~reg0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C14M  ; Rise       ; C073SEL~reg0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C14M  ; Rise       ; C14M|dataout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C14M  ; Rise       ; C14M|dataout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C14M  ; Rise       ; MDBEN|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C14M  ; Rise       ; MDBEN|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C14M  ; Rise       ; MDR[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C14M  ; Rise       ; MDR[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C14M  ; Rise       ; MDR[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C14M  ; Rise       ; MDR[1]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MA[*]     ; C14M       ; 45.000 ; 45.000 ; Rise       ; C14M            ;
;  MA[0]    ; C14M       ; 45.000 ; 45.000 ; Rise       ; C14M            ;
;  MA[3]    ; C14M       ; 45.000 ; 45.000 ; Rise       ; C14M            ;
; MD[*]     ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
;  MD[0]    ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
;  MD[1]    ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
;  MD[2]    ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
;  MD[3]    ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
;  MD[4]    ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
;  MD[5]    ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
; PHI1      ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
; RD[*]     ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
;  RD[0]    ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
;  RD[1]    ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
;  RD[2]    ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
;  RD[3]    ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
;  RD[4]    ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
;  RD[5]    ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
;  RD[6]    ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
;  RD[7]    ; C14M       ; 24.000 ; 24.000 ; Rise       ; C14M            ;
; nC07X     ; C14M       ; 45.000 ; 45.000 ; Rise       ; C14M            ;
; nWE       ; C14M       ; 45.000 ; 45.000 ; Rise       ; C14M            ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; MA[*]     ; C14M       ; -37.000 ; -37.000 ; Rise       ; C14M            ;
;  MA[0]    ; C14M       ; -37.000 ; -37.000 ; Rise       ; C14M            ;
;  MA[3]    ; C14M       ; -37.000 ; -37.000 ; Rise       ; C14M            ;
; MD[*]     ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
;  MD[0]    ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
;  MD[1]    ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
;  MD[2]    ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
;  MD[3]    ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
;  MD[4]    ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
;  MD[5]    ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
; PHI1      ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
; RD[*]     ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
;  RD[0]    ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
;  RD[1]    ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
;  RD[2]    ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
;  RD[3]    ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
;  RD[4]    ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
;  RD[5]    ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
;  RD[6]    ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
;  RD[7]    ; C14M       ; -16.000 ; -16.000 ; Rise       ; C14M            ;
; nC07X     ; C14M       ; -37.000 ; -37.000 ; Rise       ; C14M            ;
; nWE       ; C14M       ; -37.000 ; -37.000 ; Rise       ; C14M            ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; C073SEL   ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
; MD[*]     ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  MD[0]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  MD[1]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  MD[2]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  MD[3]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  MD[4]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  MD[5]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  MD[6]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  MD[7]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
; RA[*]     ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  RA[8]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  RA[9]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  RA[10]   ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
; VD[*]     ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  VD[0]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  VD[1]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  VD[2]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  VD[3]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  VD[4]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  VD[5]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  VD[6]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  VD[7]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
; nCAS      ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
; nRAS      ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; C073SEL   ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
; MD[*]     ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  MD[0]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  MD[1]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  MD[2]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  MD[3]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  MD[4]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  MD[5]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  MD[6]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  MD[7]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
; RA[*]     ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  RA[8]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  RA[9]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  RA[10]   ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
; VD[*]     ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  VD[0]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  VD[1]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  VD[2]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  VD[3]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  VD[4]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  VD[5]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  VD[6]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
;  VD[7]    ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
; nCAS      ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
; nRAS      ; C14M       ; 12.000 ; 12.000 ; Rise       ; C14M            ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DelayIn[1] ; DelayOut[2] ; 32.000 ;        ;        ; 32.000 ;
; DelayIn[2] ; MD[0]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; MD[1]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; MD[2]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; MD[3]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; MD[4]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; MD[5]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; MD[6]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; MD[7]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; RD[0]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; RD[1]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; RD[2]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; RD[3]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; RD[4]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; RD[5]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; RD[6]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; RD[7]       ; 39.000 ;        ;        ; 39.000 ;
; MD[0]      ; RD[0]       ; 32.000 ;        ;        ; 32.000 ;
; MD[1]      ; RD[1]       ; 32.000 ;        ;        ; 32.000 ;
; MD[2]      ; RD[2]       ; 32.000 ;        ;        ; 32.000 ;
; MD[3]      ; RD[3]       ; 32.000 ;        ;        ; 32.000 ;
; MD[4]      ; RD[4]       ; 32.000 ;        ;        ; 32.000 ;
; MD[5]      ; RD[5]       ; 32.000 ;        ;        ; 32.000 ;
; MD[6]      ; RD[6]       ; 32.000 ;        ;        ; 32.000 ;
; MD[7]      ; RD[7]       ; 32.000 ;        ;        ; 32.000 ;
; PHI1       ; VD[0]       ; 17.000 ;        ;        ; 17.000 ;
; PHI1       ; VD[1]       ; 17.000 ;        ;        ; 17.000 ;
; PHI1       ; VD[2]       ; 17.000 ;        ;        ; 17.000 ;
; PHI1       ; VD[3]       ; 17.000 ;        ;        ; 17.000 ;
; PHI1       ; VD[4]       ; 17.000 ;        ;        ; 17.000 ;
; PHI1       ; VD[5]       ; 17.000 ;        ;        ; 17.000 ;
; PHI1       ; VD[6]       ; 17.000 ;        ;        ; 17.000 ;
; PHI1       ; VD[7]       ; 17.000 ;        ;        ; 17.000 ;
; nEN80      ; DelayOut[1] ;        ; 32.000 ; 32.000 ;        ;
; nWE        ; MD[0]       ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; MD[1]       ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; MD[2]       ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; MD[3]       ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; MD[4]       ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; MD[5]       ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; MD[6]       ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; MD[7]       ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; RD[0]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[1]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[2]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[3]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[4]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[5]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[6]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[7]       ;        ; 39.000 ; 39.000 ;        ;
; nWE80      ; nRWE        ; 32.000 ;        ;        ; 32.000 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DelayIn[1] ; DelayOut[2] ; 32.000 ;        ;        ; 32.000 ;
; DelayIn[2] ; MD[0]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; MD[1]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; MD[2]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; MD[3]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; MD[4]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; MD[5]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; MD[6]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; MD[7]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; RD[0]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; RD[1]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; RD[2]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; RD[3]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; RD[4]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; RD[5]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; RD[6]       ; 39.000 ;        ;        ; 39.000 ;
; DelayIn[2] ; RD[7]       ; 39.000 ;        ;        ; 39.000 ;
; MD[0]      ; RD[0]       ; 32.000 ;        ;        ; 32.000 ;
; MD[1]      ; RD[1]       ; 32.000 ;        ;        ; 32.000 ;
; MD[2]      ; RD[2]       ; 32.000 ;        ;        ; 32.000 ;
; MD[3]      ; RD[3]       ; 32.000 ;        ;        ; 32.000 ;
; MD[4]      ; RD[4]       ; 32.000 ;        ;        ; 32.000 ;
; MD[5]      ; RD[5]       ; 32.000 ;        ;        ; 32.000 ;
; MD[6]      ; RD[6]       ; 32.000 ;        ;        ; 32.000 ;
; MD[7]      ; RD[7]       ; 32.000 ;        ;        ; 32.000 ;
; PHI1       ; VD[0]       ; 17.000 ;        ;        ; 17.000 ;
; PHI1       ; VD[1]       ; 17.000 ;        ;        ; 17.000 ;
; PHI1       ; VD[2]       ; 17.000 ;        ;        ; 17.000 ;
; PHI1       ; VD[3]       ; 17.000 ;        ;        ; 17.000 ;
; PHI1       ; VD[4]       ; 17.000 ;        ;        ; 17.000 ;
; PHI1       ; VD[5]       ; 17.000 ;        ;        ; 17.000 ;
; PHI1       ; VD[6]       ; 17.000 ;        ;        ; 17.000 ;
; PHI1       ; VD[7]       ; 17.000 ;        ;        ; 17.000 ;
; nEN80      ; DelayOut[1] ;        ; 32.000 ; 32.000 ;        ;
; nWE        ; MD[0]       ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; MD[1]       ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; MD[2]       ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; MD[3]       ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; MD[4]       ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; MD[5]       ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; MD[6]       ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; MD[7]       ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; RD[0]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[1]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[2]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[3]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[4]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[5]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[6]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[7]       ;        ; 39.000 ; 39.000 ;        ;
; nWE80      ; nRWE        ; 32.000 ;        ;        ; 32.000 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; MD[*]     ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
;  MD[0]    ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
;  MD[1]    ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
;  MD[2]    ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
;  MD[3]    ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
;  MD[4]    ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
;  MD[5]    ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
;  MD[6]    ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
;  MD[7]    ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; MD[*]     ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
;  MD[0]    ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
;  MD[1]    ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
;  MD[2]    ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
;  MD[3]    ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
;  MD[4]    ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
;  MD[5]    ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
;  MD[6]    ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
;  MD[7]    ; C14M       ; 41.000 ;      ; Rise       ; C14M            ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; MD[*]     ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
;  MD[0]    ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
;  MD[1]    ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
;  MD[2]    ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
;  MD[3]    ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
;  MD[4]    ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
;  MD[5]    ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
;  MD[6]    ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
;  MD[7]    ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; MD[*]     ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
;  MD[0]    ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
;  MD[1]    ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
;  MD[2]    ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
;  MD[3]    ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
;  MD[4]    ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
;  MD[5]    ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
;  MD[6]    ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
;  MD[7]    ; C14M       ; 41.000    ;           ; Rise       ; C14M            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C14M       ; C14M     ; 247      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C14M       ; C14M     ; 247      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 84    ; 84   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 81    ; 81   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Feb 16 22:32:25 2020
Info: Command: quartus_sta RAM2E -c RAM2E
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335095): TimeQuest Timing Analyzer does not support the analysis of latches as synchronous elements for the currently selected device family.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RAM2E.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name C14M C14M
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -46.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -46.000      -954.000 C14M 
Info (332146): Worst-case hold slack is 5.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.000         0.000 C14M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.500      -351.000 C14M 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4525 megabytes
    Info: Processing ended: Sun Feb 16 22:32:26 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


