XXI Congresso Brasileiro de Automática - CBA2016
UFES, Vitória - ES, 3 a 7 de outubro

SISTEMA PARA REDUCAO DA SOBREPOSICAO DE SINAIS EM CALORIMETRIA
DE ALTAS ENERGIAS EM OPERACAO COM ALTA TAXA DE EVENTOS
Igo A. dos S. Luz, Eduardo F. S. Filho, Paulo C. M. A. Farias, Matheus Beck,
Luciano M. Andrade, Joao Paulo B. S. Duarte, Jose M. de Seixas


Programa de Pos Graduacao em Engenharia Eletrica, Escola Politecnica
Universidade Federal da Bahia, Salvador, Bahia, Brasil


Programa de Pos Graduacao em Engenharia Eletrica
Universidade Federal de Juiz de Fora, Juiz de Fora, Minas Gerais, Brasil

Laboratorio de Processamento de Sinais COPPEPOLI
Universidade Federal do Rio de Janeiro, Rio de Janeiro, Rio de Janeiro, Brasil

Emails igoamauri@gmail.com, eduardo.simas@ufba.br, paulo.farias@ufba.br,
matheus.alencarbeck@gmail.com, luciano.andrade@engenharia.ufjf.br,
joao.duarte@engenharia.ufjf.br, seixas@lps.ufrj.br
Abstract Real-time systems have some challenges in terms of performance that must be met in your project,
such as processing time, power consumption, area consumption, among others. Thus, due to these restrictions,
sometimes, these projects need to be developed in dedicated hardware. A problem in digital signal processing
systems is the superimposition of information from subsequent events. This signal distortion is called pileup and
occurs very often in the particle detectors. This work proposes a dedicated signal processing system embedded
on a digital high-performance reconfigurable electronic platform for reduction of the pileup in a calorimeter. To
this end, a parallel implementation of digital finite impulse response filters was used. Each filter represents an
approximation of the inverse of the measurement channel impulse response, performing signal deconvolution. The
obtained results indicate the efficiency of the proposed solution and the compliance to the time latency required
for the application.
Keywords

FPGA, Digital Filter, Deconvolution, Particle physics, Calorimeter.

Resumo Sistemas que funcionam em tempo_real possuem diversos desafios em termos de desempenho que
precisam ser atendidos em seu projeto, tais como tempo de processamento, consumo de potencia, area utilizada,
entre outros. Dessa forma, para atender a essas restricoes, esses projetos precisam ser desenvolvidos em hardware
dedicado. Um problema que ocorre nos sistemas de processamento_digital_de_sinais e a sobreposicao entre
informacoes provenientes de eventos subsequentes. Essa distorcao do sinal e chamada empilhamento (do ingles
pileup) e ocorre com muita frequencia no ambito dos detectores de partculas. Esse trabalho propoe um circuito
eletronico dedicado implementado em um sistema digital reconfiguravel de alto_desempenho para reducao do
empilhamento nos sinais medidos em um calormetro. Para isso, sao utilizados filtros_digitais de resposta ao
impulso finita implementados em paralelo. Cada filtro e uma aproximacao da inversa da resposta ao impulso do
canal de medicao, realizando a desconvolucao dos sinais medidos. Os resultados obtidos mostram a eficiencia da
tecnica proposta e a adequacao aos requisitos de tempo de processamento da aplicacao.
Palavras-chave

.

Introducao

Sistemas para aplicacoes de processamento_de_sinais que exigem melhores desempenhos em relacao
ao tempo de processamento, consumo de potencia,
entre outros quesitos, precisam ser desenvolvidos
em hardware dedicado, com caractersticas especficas, para alcancar os resultados esperados. Nesse
cenario, apresenta-se os sistemas_em_tempo_real,
que tem seu tempo de processamento restrito a
taxa de geracao de eventos externos, dessa forma,
muitas vezes nao sendo viavel a utilizacao de equipamentos de proposito geral para o processamento
dos dados.
No processamento_digital_de_sinais, existem
sistemas_em_tempo_real que sao afetados pela sobreposicao da informacao de eventos subsequentes, fenomeno conhecido como pileup. Esse problema esta associado a alta taxa de ocorrencia dos
eventos e ao tempo de resposta dos equipamentos

ISSN 2525-8311

responsaveis pela deteccao dos mesmos. Dessa
forma, a depender da frequencia de geracao dos
eventos, torna-se necessario projetar uma solucao
em hardware dedicado para reduzir os efeitos do
empilhamento e recuperar a informacao real. Essa
recuperacao da informacao pode ser feita atraves
do processo de filtragem, utilizando filtros_digitais.
O efeito de empilhamento ocorre em sistemas
das mais diversas areas, dentre elas pode-se citar a Fsica de Partculas. Essa area de atuacao
e responsavel por estudar a composicao da materia, as partculas subatomicas e suas interacoes
(Fernow, 1986). O Centro Europeu para Pesquisas
Nucleares (CERN), um dos centros de pesquisa
de referencia em Fsica de Partculas, desenvolveu o Large Hadron Collider (LHC) (Evans and
Bryant, 2008 Filho, 2010), sendo este o maior acelerador de partculas em operacao. Alem desse,
outros centros tambem desenvolveram diferentes
equipamentos, como o Relativistic Heavy Ion Col-

3567

XXI Congresso Brasileiro de Automática - CBA2016
UFES, Vitória - ES, 3 a 7 de outubro

lider (RHIC), desenvolvido pelo Laboratorio Nacional de Brookhaven, o Tevatron, desenvolvido
pelo Fermilab, entre outros. Nesses equipamentos,
o efeito de pileup ocorre nos detectores devido a relacao entre a frequencia de ocorrencia das colisoes
e ao tempo de resposta dos sensores responsaveis
por transforma-las em sinais digitais.
Esse trabalho propoe o desenvolvimento de
um sistema digital responsavel por reduzir os efeitos do empilhamento de eventos no Calormetro do
LHC, tendo como objetivo garantir o correto funcionamento do sistema de selecao de eventos de interesse. Devido a restricao de tempo da aplicacao,
foi necessario desenvolver uma implementacao em
hardware dedicado (em Field Programmable Gate
Array - FPGA), para executar o processamento
em paralelo do conjunto de dados dos sensores.
No FPGA, o processamento das amostras e realizado utilizando filtros_digitais, projetados atraves de um conjunto de dados simulados, que consideram o funcionamento real dos detectores, e capazes de realizar uma filtragem inversa (desconvolucao). A arquitetura do filtro desenvolvida foi a
Resposta de Impulso Finita (Finite Impulse Response - FIR) em sua forma transposta (MeyerBaese, 2007).
Esse artigo e dividido em cinco secoes A Secao 2 descreve o problema da sobreposicao de sinais no ambito dos detectores de partculas a Secao 3 aborda o metodo proposto para recuperacao
do sinal a Secao 4 descreve o sistema em FPGA
a Secao 5 apresenta os resultados simulados obtidos com a implementacao do sistema proposto a
Secao 6 apresenta a conclusao.
2

Figura 1 Corte transversal dos calormetros do
ATLAS.

acontece nos detectores de partculas, como o
ATLAS, compromete o sistema de deteccao e selecao das eventos de interesse desses sistemas, pois
este provoca a distorcao do padrao dos sinais. A
Figura 2 ilustra o pulso tpico do sensor de um calormetro do ALTAS, tendo esse uma duracao da
ordem de 150ns. Considerando-se um sistema que
tenha, por exemplo, uma frequencia de ocorrencia
de colisoes de 40MHz, esse sensor permaneceria
sensibilizado por ate 6 colisoes subsequentes. A
Figura 3 mostra o efeito do empilhamento nesse
sinal.

Detectores de Partculas

Os detectores de partculas sao equipamentos utilizados para identificar caractersticas das partculas, separando-as no tempo e no espaco, para
que possam ser associadas a determinados eventos
(Martin, 2009). Para alcancar a precisao necessaria para os experimentos, utilizam-se diferentes
tipos de detectores, cada um relacionado a uma
determinada caracterstica que deseja-se identificar. Por exemplo detector a gas, responsavel por
detectar a ionizacao produzida pela passagem da
carga de uma partcula por um determinado gas
calormetro, usado para medir a energia e a posicao da partcula atraves de total absorcao entre
outros.
Dentre os calormetros em funcionamento,
pode-se citar o conjunto que compoe o ATLAS,
um dos detectores de proposito geral do LHC (Aad
et al., 2008). Este e dividido em camadas, 4 referentes aos Calormetros Eletromagneticos e 3 aos
Hadronicos (Aad et al., 2010). A Figura 1 ilustra
um corte transversal nesse conjunto de calormetros.
O efeito de empilhamento de eventos que

ISSN 2525-8311

Figura 2 Resposta ao Impulso Tpica de um sensor (Cavalcanti et al., 2014).

Figura 3 Efeito de empilhamento em um sinal
medido (Cavalcanti et al., 2014).

3568

XXI Congresso Brasileiro de Automática - CBA2016
UFES, Vitória - ES, 3 a 7 de outubro

Figura 4 Modelo da sobreposicao no Calormetro.
3

Figura 5 Forma Transposta do Filtro FIR.

Metodo Proposto

A tecnica de estimacao_de_energia utilizada nesse
trabalho baseia-se no princpio da filtragem inversa (ou desconvolucao).
A Eq 1, na qual hn e gn sao as respostas
ao impulso e n representa um impulso unitario, apresenta uma relacao em que dois sistemas
lineares, invariantes no tempo e causais no tempo
discreto sao inversos.
hn  gn  n

(1)

Considerando que um determinado sinal xn
que foi transmitido em um canal de transmissao com resposta ao impulso hn, nesse caso,
yn  xn  hn representara o sinal xn distorcido pelo canal hn. Na Figura 4 observa-se
o processo de distorcao do sinal_impulsivo em um
Calormetro, nesta, xn representa o sinal de energia referente a uma colisao, hn a resposta ao impulso do canal de medicao do Calormetro modelado, wn representa um rudo de medicao, e, por
fim, yn o sinal resultante do processo de medicao.
Para efetuar a recuperacao de xn, deve-se
convolver yn com gn, que representa a resposta
ao impulso do canal inverso de hn. Sendo assim,
o resultado desse processamento (vn) sera uma
aproximacao da entrada xn. A Eq. 2 ilustra
essas relacoes.

os coeficientes utilizados para desconvoluir os sinais com sobreposicao (Duarte, 2015).
Ao se analisar o espectro do pulso caracterstico desse detector no domnio z (H(z )), considerando um sistema causal, o filtro inverso (G(z ))
nao e realizavel. Para se obter uma aproximacao
de um filtro realizavel, adotou-se uma estrategia
a partir da separacao de G(z ) em dois polinomios
G1 (z ) e G2 (z ), sendo o primeiro composto pelos
polos internos ao crculo unitario, caracterizandose como estavel, enquanto que o segundo possui
polos externos ao crculo unitario, caracterizandose como instavel. Sendo assim, trata-se G2 (z )
para obter uma aproximacao estavel e causal do
mesmo. A partir da resposta ao impulso obtida de
G2 (z ), realiza-se a convolucao com a resposta ao
impulso do sistema G1 (z ), obtendo, assim, a resposta ao impulso de uma aproximacao do sistema
inverso G(z ) realizavel (Duarte, 2015).
Nesse trabalho, optou-se pela aplicacao de
tecnicas de filtros FIR para a implementacao do
filtro inverso (Duarte, 2015), pois possuem duracao finita (Lyons, 2011). Esses filtros tem resposta de fase linear, nao possuem realimentacao,
sendo sempre estaveis (Gnanasekaran and Manikandan, 2013). A sada de um filtro FIR pode ser
expressa pela Eq. 4, sendo L a ordem do filtro
(Lyons, 2011).

yn  xn  hn 

yn  xn  hn  vn  yn  gn  xn (2)
Este sistema inverso pode ser representado no
domnio Z, para isso, aplica-se a Transformada Z
em ambos os lado da Eq. 1, entao, obtem-se o
sistema inverso de H(z) (Eq. 3).
G(z ) 

1
H(z )

(3)

Com o intuito de propor uma solucao eficiente de projeto do filtro, estudos foram realizados com diferentes tecnicas (Duarte, 2015). De
acordo com os resultados satisfatorios das analises
(Duarte, 2015), decidiu-se utilizar, nesse trabalho,
o metodo que baseia-se em uma abordagem determinstica para obter um FIR que desconvolui yn
e, entao, recupera o sinal de energia real xn.
Na abordagem determinstica, encontram-se
os coeficientes do filtro inverso a partir do pulso
caracterstico hn do detector. No domnio z,
obtem-se o filtro inverso G(z ), consequentemente,

ISSN 2525-8311

L1
X

hkxn-k

(4)

K0

Existem diferentes estruturas de implementacao de um filtro FIR, neste trabalho foi utilizada a forma transposta (Figura 5) (MeyerBaese, 2007). Em relacao aos benefcios dessa
arquitetura, afirma-se que nao e necessario registrador de deslocamento extra para o xn e tambem nao e necessario estagio extra de pipeline
para os somadores do produto para que se obtenha alta taxa de processamento dos sinais (MeyerBaese, 2007).
4

Sistema Eletronico Desenvolvido

Cada modulo desse sistema, ilustrado na Figura 6,
e responsavel por processar os sinais de 12 canais.
A informacao de energia e enviada de forma serial
para o FPGA e o sistema precisa disponibilizar a
informacao processada tambem de forma serial.

3569

XXI Congresso Brasileiro de Automática - CBA2016
UFES, Vitória - ES, 3 a 7 de outubro

Na Figura 6 pode-se identificar a arquitetura
do sistema proposto. Os blocos Conversor SerialParalelo e ParaleloSerial sao responsaveis
por fazer a conversao do sinal de entrada e do sinal de sada do sistema, respectivamente. O bloco
Configuracao Filtroe responsavel por armazenar
palavras de configuracao que serao utilizadas pelas implementacoes dos filtros, por exemplo, seus
coeficientes. O bloco Controle garante que, a
medida que os sinais de entrada sejam convertidos, estes sejam enviados para a instancia do filtro responsavel por executar o processamento das
amostras do respectivo canal. O Banco de Filtros agrupa os filtros_digitais responsaveis pela
filtragem dos sinais.

Figura 6 Arquitetura do Sistema Proposto.
Para ter um melhor desempenho em relacao
ao tempo de processamento, a arquitetura foi planejada para implementar tecnicas de pipeline e de
diferentes domnios de clock. O sistema foi dividido, basicamente, em tres estagios conversao do
sinal de entrada processamento do sinal conversao do sinal de sada. O primeiro estagio e responsavel por converter o sinal de entrada serial
em paralelo, sendo assim, criando a palavra que
representa o sinal de energia capturado de um determinado sensor. Essa informacao e processada
no segundo estagio, responsavel por aplicar o filtro. E, por fim, o terceiro estagio converte o sinal
processado em serial para ser disponibilizado na
sada do sistema. Essa tecnica garante que os tres
estagios funcionem de forma paralela, ou seja, enquanto o dado de entrada esta sendo convertido,
outro dado e processado no segundo estagio, consequentemente, uma outra amostra, que ja passou
pelo processo de filtragem, pode ser convertida em
serial na sada do sistema.
O terceiro estagio foi projetado para utilizar
uma frequencia de clock duas vezes mais rapida
do que o restante do sistema. Com isso, garantese que esse bloco finalizara a conversao do sinal
de sada mais rapido que os demais estagios. Ou
seja, quando um sinal de energia filtrado for disponibilizado pelo segundo estagio, o ultimo bloco
estara pronto para fazer a conversao.
5

Resultados

O sistema eletronico proposto foi desenvolvido utilizando-se os dispositivos Virtex-7
(XC7VX485T) (Xilinx, 2015) e Kintex-7

ISSN 2525-8311

(XC7K480T) (Xilinx, 2015), e foi testado
com sinais de energia simulados. Foi utilizado
um modelo em MATLAB R que simula o comportamento dos sensores em cada colisao, gerando,
assim, os sinais de energia referentes a cada
evento. O simulador utiliza a resposta ao impulso
tpica de um canal de medicao.
Para a execucao dos testes da implementacao
em FPGA, os dados de entrada precisam ser representados em ponto_fixo. A representacao, tanto
dos coeficientes como dos sinais de energia, foi definida em complemento de dois. Sendo assim, foi
definida a quantidade de bits para representacao
das partes inteira e fracionaria do valor real. Alem
disso, para evitar overflow, foi utilizada a tecnica
de saturacao (Constantinides et al., 2003).
Para a validacao do projeto, foram executadas simulacoes com diferentes cenarios, alterando
a ordem do filtro e utilizando o mesmo conjunto
de sinais simulados. Como modelo de referencia,
foi utilizada a funcao em MATLAB R que implementa o filtro_digital FIR. Dessa forma, realizou-se
a filtragem utilizando o mesmo conjunto de entradas que foram utilizadas no dispositivo FPGA.
Nos resultados das simulacoes em FPGA, os
sinais de energia foram representados com 12 bits
e os coeficientes com 18 bits, sendo esta resolucao
definida de acordo com analises preliminares dos
valores simulados. A Figura 7 a) e b) ilustra o
sinal simulado sem e com empilhamento respectivamente, ambos representados em ponto_fixo.

Figura 7 Exemplos de sinais simulados do Tilecal
a) sem empilhamento e b) com empilhamento.
Foram realizadas analises referentes ao erro
medio e a raiz quadrada do erro quadratico medio. Considerou-se os resultados obtidos com as
implementacoes no FPGA e no MATLAB R . As
Tabelas 1 e 2 mostram os resultados alcancados
variando a ordem do filtro entre 5, 10, 15, 20 e 30.
De acordo com esses resultados, observa-se que a
ordem 20 teve um melhor desempenho.
Tabela 1 Valor medio do erro
Ordem
Ordem
Ordem
Ordem
Ordem
Ordem

do Filtro
5
10
15
20
30

FPGA(ADC counts)
-0,9727
0,5128
0,2160
0,0988
0,3552

Matlab(ADC counts)
-1,0981
0,3914
0,0903
-0,0317
0,2176

A Figura 8 apresenta o resultado da implementacao em FPGA utilizando filtros de ordem
20. Esse grafico foi gerado considerando os sinais

3570

XXI Congresso Brasileiro de Automática - CBA2016
UFES, Vitória - ES, 3 a 7 de outubro

Tabela 2 Raiz Quadrada do Erro Quadratico Medio
Ordem
Ordem
Ordem
Ordem
Ordem
Ordem

do Filtro
5
10
15
20
30

FPGA(ADC counts)
24,95
19,86
19,33
19,21
20.30

Matlab(ADC counts)
24,95
19,85
19,32
19,20
20.29

resultantes da filtragem em FPGA e tambem os
sinais simulados ideais de energia. Sendo assim,
comparando o resultado da reconstrucao de cada
Bunch Crossing com o seu respectivo valor ideal.

Figura 8 Sinal de sada do filtro de ordem 20 implementado em FPGA comparado ao sinal ideal.
Foram desenvolvidas, tambem, analises graficas referentes ao erro. A Figura 9 a) ilustra o
grafico de dispersao entre os resultados da simulacao da implementacao FPGA, utilizando o filtro
de ordem 20, e os valores ideais de energia simulados dos sensores. A Figura 9 b) apresenta o grafico
de dispersao construdo a partir dos resultados do
MATLAB R e do FPGA, considerando a mesma
ordem de filtro. Atraves desta analise, pode-se
observar que o sistema desenvolvido para o dispositivo FPGA apresentou comportamento bastante
semelhante ao do modelo de referencia.

Figura 9 Graficos de dispersao entre a energia estimada pela implementacao em FPGA e a) energia
real, e b) energia estimada pela implementacao em
MATLAB
Em relacao ao comportamento temporal, o
sistema foi simulado com uma frequencia de clock
de 800MHz. Esse sistema utiliza 144 ciclos de
clock para processar as amostras dos canais referentes a uma colisao, ou seja, sao necessarios
180ns. Considerando a ocorrencia de uma colisao
a cada 25ns, sao necessarias aproximadamente 8
colisoes para se obter os sinais filtrados.

ISSN 2525-8311

Figura 10 Utilizacao de Slice Register.

Figura 11 Utilizacao de blocos de DSP.
Em relacao a ocupacao de recursos dos dispositivos FPGA, a Figura 10 apresenta a utilizacao
da logica configuravel (Slice Register ), enquanto
que a Figura 11 mostra a utilizacao das estruturas de operacoes logicas e aritmeticas (DSP), em
ambas variou-se a ordem do filtro. Essas analises
tiveram como alvo ambos os dispositivos da Xilinx, tanto o Virtex-7 como o Kintex-7. A partir
desses graficos, observa-se que a arquitetura proposta nesse trabalho utiliza menos recursos dos
dispositivos FPGAs do que uma solucao similar,
anteriormente proposta (Cavalcanti et al., 2014).
Essa outra implementacao possui uma estrutura
de filtro para cada canal de medicao, utilizando,
assim, muitas estruturas de DSP e logica reconfiguravel, as quais ficam ociosas durante determinados perodos de seu funcionamento. No sistema
proposto nesse trabalho, compartilharam-se as estruturas de DSP entre os filtros e tambem foi otimizado o caminho dos sinais de energia atraves
das tecnicas de pipeline e multiplos clocks.
6

Conclusoes

Esse trabalho propoe a reconstrucao de um sinal
com sobreposicao atraves de uma implementacao
em FPGA de Filtro Digital do tipo FIR projetado de acordo com um metodo determinstico.
Atraves da analise dos resultados da filtragem do
sinal, pode-se observar que o mesmo foi reconstrudo de forma satisfatoria. Essa analise pode
ser confirmada observando os graficos dos erros,
onde constata-se a eficiencia e o comportamento
esperado do sistema FPGA implementado. Como

3571

XXI Congresso Brasileiro de Automática - CBA2016
UFES, Vitória - ES, 3 a 7 de outubro

trabalho futuro, propoe-se utilizar outro tipo de
projeto de Filtro, dessa vez considerando um metodo iterativo.
Agradecimentos
Os autores agradecem a FAPESB, FAPERJ, CAPES, CNPq e RENAFAE (MCTI) pelo apoio financeiro e a colaboracao ATLAS pelas contribuicoes para o desenvolvimento deste trabalho.

Martin, B. R. (2009). Nuclear and Particle Physics An Introduction, second edn, Wiley,
USA.
Meyer-Baese, U. (2007). Digital Signal Processing
with Field Programmable Gate Arrays, third
edn, Springer, Tallahassee, Florida, USA.
Xilinx (2015). 7 Series FPGAs Overview. v1.17.

Referencias
Aad, G., Abat, E., Abdallah, J. et al. (2008). The
ATLAS experiment at the cern large hadron
collider, Journal of Instrumentation 3(8).
Aad, G., Abbott, B., Abdallah, J. et al. (2010).
Readiness of the ATLAS tile calorimeter for
LHC collisions, The European Physical Journal C 70(4) 11931236.
Cavalcanti, M. M., Filho, E. F. S., Farias, P. C.
M. A. et al. (2014). Sistema digital para reducao do empilhamento em medicoes de energia num detector de partculas, Anais do XX
Congresso Brasileiro de Automatica pp. 456
463.
Constantinides, G. A., Cheung, P. Y. K. and Luk,
W. (2003). Synthesis of saturation arithmetic architectures, ACM Trans. Des. Autom.
Electron. Syst. 8(3) 334354.
Duarte, J. P. B. S. (2015). Estudo de tecnicas
de deconvolucao para reconstrucao_de_energia
online no calormetro hadronico do ATLAS,
Masters thesis, Programa de Pos Graduacao
em Engenharia Eletrica  UFJF.
Evans, L. and Bryant, P. (2008). LHC machine,
Journal of Instrumentation 3(08) S08001.
Fernow, R. C. (1986). Introduction to Experimental Particle Physics, Cambridge University
Press, New York, USA.
Filho, E. F. S. (2010). Analise nao-linear de
componentes independentes para uma filtragem_online baseada em calorimetria de alta
energia e com fina segmentacao, PhD thesis,
Electrical Engineering Program  COPPE 
UFRJ, Rio de Janeiro, BR.
Gnanasekaran, M. and Manikandan, M. (2013).
High throughput pipelined implementation
of reconfigurable FIR filter for sdr, Current
Trends in Engineering and Technology (ICCTET), 2013 International Conference on,
IEEE, pp. 362364.
Lyons, R. G. (2011). Understanding Digital Signal
Processing, third edn, Prentice Hall, Boston,
MA, USA.

ISSN 2525-8311

3572