Timing Analyzer report for uart
Tue Mar  1 16:11:25 2022
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clock'
 22. Slow 1200mV 0C Model Hold: 'clock'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clock'
 30. Fast 1200mV 0C Model Hold: 'clock'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.6%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 264.27 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -2.784 ; -111.769           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -73.675                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                             ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.784 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.702      ;
; -2.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.694      ;
; -2.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.694      ;
; -2.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.694      ;
; -2.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.694      ;
; -2.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.694      ;
; -2.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.694      ;
; -2.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.694      ;
; -2.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.694      ;
; -2.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.694      ;
; -2.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.694      ;
; -2.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.694      ;
; -2.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.694      ;
; -2.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.694      ;
; -2.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.694      ;
; -2.768 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.284      ;
; -2.768 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.284      ;
; -2.768 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.284      ;
; -2.768 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.284      ;
; -2.768 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.284      ;
; -2.768 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.284      ;
; -2.768 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.284      ;
; -2.753 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.269      ;
; -2.753 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.269      ;
; -2.753 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.269      ;
; -2.753 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.269      ;
; -2.753 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.269      ;
; -2.753 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.269      ;
; -2.753 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.269      ;
; -2.712 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.629      ;
; -2.712 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.629      ;
; -2.712 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.629      ;
; -2.712 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.629      ;
; -2.712 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.629      ;
; -2.712 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.629      ;
; -2.712 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.629      ;
; -2.705 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.622      ;
; -2.705 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.622      ;
; -2.705 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.622      ;
; -2.705 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.622      ;
; -2.705 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.622      ;
; -2.705 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.622      ;
; -2.705 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.622      ;
; -2.616 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.534      ;
; -2.616 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.534      ;
; -2.616 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.534      ;
; -2.616 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.534      ;
; -2.616 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.534      ;
; -2.616 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.534      ;
; -2.616 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.534      ;
; -2.607 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.123      ;
; -2.607 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.123      ;
; -2.607 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.123      ;
; -2.607 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.123      ;
; -2.607 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.123      ;
; -2.607 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.123      ;
; -2.607 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.482     ; 3.123      ;
; -2.544 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.461      ;
; -2.544 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.461      ;
; -2.544 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.461      ;
; -2.544 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.461      ;
; -2.544 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.461      ;
; -2.544 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.461      ;
; -2.544 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.461      ;
; -2.535 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.453      ;
; -2.535 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.453      ;
; -2.535 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.453      ;
; -2.535 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.453      ;
; -2.535 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.453      ;
; -2.535 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.453      ;
; -2.535 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.453      ;
; -2.527 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.444      ;
; -2.527 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.444      ;
; -2.527 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.444      ;
; -2.527 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.444      ;
; -2.527 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.444      ;
; -2.527 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.444      ;
; -2.527 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.444      ;
; -2.524 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.442      ;
; -2.524 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.442      ;
; -2.524 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.442      ;
; -2.524 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.442      ;
; -2.524 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.442      ;
; -2.524 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.442      ;
; -2.524 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.442      ;
; -2.518 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.435      ;
; -2.518 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.435      ;
; -2.518 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.435      ;
; -2.518 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.435      ;
; -2.518 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.435      ;
; -2.518 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.435      ;
; -2.518 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.435      ;
; -2.455 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.373      ;
; -2.455 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.373      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                         ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[2]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[2]       ; clock        ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[3]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[3]       ; clock        ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; clock        ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; res_cnt[2]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; res_cnt[1]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; res_cnt[0]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.081      ; 0.674      ;
; 0.425 ; UartMain:u|Sender:Sender|cntReg[7]                            ; UartMain:u|Sender:Sender|cntReg[7]                            ; clock        ; clock       ; 0.000        ; 0.081      ; 0.692      ;
; 0.428 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.694      ;
; 0.429 ; res_reg1                                                      ; res_reg2                                                      ; clock        ; clock       ; 0.000        ; 0.081      ; 0.696      ;
; 0.430 ; res_reg2                                                      ; int_res                                                       ; clock        ; clock       ; 0.000        ; 0.081      ; 0.697      ;
; 0.435 ; res_cnt[2]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.081      ; 0.702      ;
; 0.444 ; res_cnt[2]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.081      ; 0.711      ;
; 0.444 ; res_cnt[2]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.081      ; 0.711      ;
; 0.444 ; res_cnt[0]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.081      ; 0.711      ;
; 0.493 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.760      ;
; 0.493 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[2] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.760      ;
; 0.493 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[0] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.760      ;
; 0.496 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[1] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.763      ;
; 0.496 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.763      ;
; 0.496 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[6] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.763      ;
; 0.502 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.769      ;
; 0.557 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.481      ; 1.224      ;
; 0.558 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.482      ; 1.226      ;
; 0.560 ; res_cnt[1]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.081      ; 0.827      ;
; 0.570 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.482      ; 1.238      ;
; 0.575 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.482      ; 1.243      ;
; 0.576 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.481      ; 1.243      ;
; 0.577 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.482      ; 1.245      ;
; 0.617 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.884      ;
; 0.617 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[2] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.884      ;
; 0.617 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.884      ;
; 0.618 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[1] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.885      ;
; 0.618 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.885      ;
; 0.620 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[0] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.887      ;
; 0.621 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[1]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[0]      ; clock        ; clock       ; 0.000        ; 0.096      ; 0.903      ;
; 0.621 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[6] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.888      ;
; 0.626 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.097      ; 0.909      ;
; 0.629 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.097      ; 0.912      ;
; 0.632 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.097      ; 0.915      ;
; 0.640 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.097      ; 0.923      ;
; 0.642 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.908      ;
; 0.643 ; UartMain:u|Sender:Sender|cntReg[6]                            ; UartMain:u|Sender:Sender|cntReg[6]                            ; clock        ; clock       ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.910      ;
; 0.645 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.911      ;
; 0.647 ; UartMain:u|Sender:Sender|cntReg[4]                            ; UartMain:u|Sender:Sender|cntReg[4]                            ; clock        ; clock       ; 0.000        ; 0.081      ; 0.914      ;
; 0.647 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.913      ;
; 0.648 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.914      ;
; 0.652 ; res_cnt[1]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.081      ; 0.919      ;
; 0.654 ; res_cnt[1]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; res_cnt[0]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.081      ; 0.922      ;
; 0.659 ; UartMain:u|Sender:Sender|cntReg[5]                            ; UartMain:u|Sender:Sender|cntReg[5]                            ; clock        ; clock       ; 0.000        ; 0.081      ; 0.926      ;
; 0.661 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.927      ;
; 0.663 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.929      ;
; 0.681 ; res_cnt[0]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.081      ; 0.948      ;
; 0.684 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.481      ; 1.351      ;
; 0.685 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.482      ; 1.353      ;
; 0.704 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.482      ; 1.372      ;
; 0.705 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[4]      ; clock        ; clock       ; 0.000        ; 0.476      ; 1.367      ;
; 0.710 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|cntReg[1]                            ; clock        ; clock       ; 0.000        ; 0.081      ; 0.977      ;
; 0.711 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[0] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.978      ;
; 0.715 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|cntReg[3]                            ; clock        ; clock       ; 0.000        ; 0.081      ; 0.982      ;
; 0.718 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[0] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.985      ;
; 0.719 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.081      ; 0.986      ;
; 0.719 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.081      ; 0.986      ;
; 0.729 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|cntReg[0]                            ; clock        ; clock       ; 0.000        ; 0.081      ; 0.996      ;
; 0.732 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[2] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.999      ;
; 0.733 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.000      ;
; 0.733 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.000      ;
; 0.733 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[1] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.000      ;
; 0.734 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[6] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.001      ;
; 0.735 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[6] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.002      ;
; 0.744 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.011      ;
; 0.759 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[2] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.026      ;
; 0.760 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[7]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[6]      ; clock        ; clock       ; 0.000        ; 0.096      ; 1.042      ;
; 0.766 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[1] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.033      ;
; 0.771 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.038      ;
; 0.774 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.041      ;
; 0.790 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.057      ;
; 0.811 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.481      ; 1.478      ;
; 0.812 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.482      ; 1.480      ;
; 0.816 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12]       ; clock        ; clock       ; 0.000        ; 0.080      ; 1.082      ;
; 0.816 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; clock        ; clock       ; 0.000        ; 0.080      ; 1.082      ;
; 0.826 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.482      ; 1.494      ;
; 0.830 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13]       ; clock        ; clock       ; 0.000        ; 0.080      ; 1.096      ;
; 0.830 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; clock        ; clock       ; 0.000        ; 0.080      ; 1.096      ;
; 0.830 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.481      ; 1.497      ;
; 0.852 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.482      ; 1.520      ;
; 0.861 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[8]      ; clock        ; clock       ; 0.000        ; 0.478      ; 1.525      ;
; 0.865 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[0]      ; clock        ; clock       ; 0.000        ; 0.478      ; 1.529      ;
; 0.868 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.482      ; 1.536      ;
; 0.869 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.482      ; 1.537      ;
; 0.874 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.482      ; 1.542      ;
; 0.884 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[2]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[1]      ; clock        ; clock       ; 0.000        ; 0.096      ; 1.166      ;
; 0.912 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[3]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[0]      ; clock        ; clock       ; 0.000        ; 0.478      ; 1.576      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 291.04 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.436 ; -97.125           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -73.675                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                              ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.436 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.363      ;
; -2.436 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.363      ;
; -2.436 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.363      ;
; -2.436 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.363      ;
; -2.436 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.363      ;
; -2.436 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.363      ;
; -2.436 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.363      ;
; -2.436 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.363      ;
; -2.436 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.363      ;
; -2.436 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.363      ;
; -2.436 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.363      ;
; -2.436 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.363      ;
; -2.436 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.363      ;
; -2.436 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.363      ;
; -2.435 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.995      ;
; -2.435 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.995      ;
; -2.435 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.995      ;
; -2.435 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.995      ;
; -2.435 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.995      ;
; -2.435 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.995      ;
; -2.435 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.995      ;
; -2.431 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.358      ;
; -2.431 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.358      ;
; -2.431 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.358      ;
; -2.431 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.358      ;
; -2.431 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.358      ;
; -2.431 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.358      ;
; -2.431 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.358      ;
; -2.419 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.979      ;
; -2.419 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.979      ;
; -2.419 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.979      ;
; -2.419 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.979      ;
; -2.419 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.979      ;
; -2.419 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.979      ;
; -2.419 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.979      ;
; -2.375 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.301      ;
; -2.375 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.301      ;
; -2.375 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.301      ;
; -2.375 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.301      ;
; -2.375 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.301      ;
; -2.375 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.301      ;
; -2.375 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.301      ;
; -2.369 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.295      ;
; -2.369 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.295      ;
; -2.369 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.295      ;
; -2.369 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.295      ;
; -2.369 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.295      ;
; -2.369 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.295      ;
; -2.369 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.295      ;
; -2.290 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.217      ;
; -2.290 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.217      ;
; -2.290 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.217      ;
; -2.290 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.217      ;
; -2.290 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.217      ;
; -2.290 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.217      ;
; -2.290 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.217      ;
; -2.287 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.847      ;
; -2.287 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.847      ;
; -2.287 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.847      ;
; -2.287 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.847      ;
; -2.287 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.847      ;
; -2.287 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.847      ;
; -2.287 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.439     ; 2.847      ;
; -2.227 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.153      ;
; -2.227 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.153      ;
; -2.227 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.153      ;
; -2.227 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.153      ;
; -2.227 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.153      ;
; -2.227 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.153      ;
; -2.227 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.153      ;
; -2.216 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.143      ;
; -2.216 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.143      ;
; -2.216 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.143      ;
; -2.216 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.143      ;
; -2.216 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.143      ;
; -2.216 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.143      ;
; -2.216 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.143      ;
; -2.214 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.140      ;
; -2.214 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.140      ;
; -2.214 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.140      ;
; -2.214 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.140      ;
; -2.214 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.140      ;
; -2.214 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.140      ;
; -2.214 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.140      ;
; -2.207 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.133      ;
; -2.207 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.133      ;
; -2.207 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.133      ;
; -2.207 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.133      ;
; -2.207 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.133      ;
; -2.207 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.133      ;
; -2.207 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.133      ;
; -2.207 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.134      ;
; -2.207 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.134      ;
; -2.207 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.134      ;
; -2.207 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.134      ;
; -2.207 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.134      ;
; -2.207 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.134      ;
; -2.207 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.134      ;
; -2.143 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.070      ;
; -2.143 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.070      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                          ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[2]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[2]       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[3]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[3]       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; clock        ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; res_cnt[2]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; res_cnt[1]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; res_cnt[0]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.608      ;
; 0.386 ; UartMain:u|Sender:Sender|cntReg[7]                            ; UartMain:u|Sender:Sender|cntReg[7]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.628      ;
; 0.387 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19]       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.630      ;
; 0.394 ; res_cnt[2]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.072      ; 0.637      ;
; 0.397 ; res_reg1                                                      ; res_reg2                                                      ; clock        ; clock       ; 0.000        ; 0.072      ; 0.640      ;
; 0.398 ; res_reg2                                                      ; int_res                                                       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.641      ;
; 0.410 ; res_cnt[2]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.653      ;
; 0.410 ; res_cnt[2]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.653      ;
; 0.410 ; res_cnt[0]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.653      ;
; 0.448 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.690      ;
; 0.448 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[0] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.690      ;
; 0.449 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[2] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.691      ;
; 0.451 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[1] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.693      ;
; 0.451 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[6] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.693      ;
; 0.452 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.694      ;
; 0.464 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.706      ;
; 0.504 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.439      ; 1.114      ;
; 0.505 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.438      ; 1.114      ;
; 0.509 ; res_cnt[1]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.072      ; 0.752      ;
; 0.510 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.439      ; 1.120      ;
; 0.521 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.439      ; 1.131      ;
; 0.522 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.438      ; 1.131      ;
; 0.523 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.439      ; 1.133      ;
; 0.560 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.802      ;
; 0.560 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[2] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.802      ;
; 0.560 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.802      ;
; 0.561 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[1] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.803      ;
; 0.561 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.803      ;
; 0.562 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[0] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.804      ;
; 0.563 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[6] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.805      ;
; 0.567 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[1]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[0]      ; clock        ; clock       ; 0.000        ; 0.087      ; 0.825      ;
; 0.573 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.087      ; 0.831      ;
; 0.576 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.087      ; 0.834      ;
; 0.578 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.087      ; 0.836      ;
; 0.586 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.087      ; 0.844      ;
; 0.587 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; UartMain:u|Sender:Sender|cntReg[6]                            ; UartMain:u|Sender:Sender|cntReg[6]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.831      ;
; 0.589 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.832      ;
; 0.591 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.834      ;
; 0.592 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.835      ;
; 0.593 ; UartMain:u|Sender:Sender|cntReg[4]                            ; UartMain:u|Sender:Sender|cntReg[4]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.835      ;
; 0.596 ; res_cnt[1]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.839      ;
; 0.598 ; res_cnt[1]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; res_cnt[0]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.842      ;
; 0.604 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; UartMain:u|Sender:Sender|cntReg[5]                            ; UartMain:u|Sender:Sender|cntReg[5]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.607 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.850      ;
; 0.615 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.438      ; 1.224      ;
; 0.619 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.439      ; 1.229      ;
; 0.622 ; res_cnt[0]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.072      ; 0.865      ;
; 0.633 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.439      ; 1.243      ;
; 0.653 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|cntReg[3]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.895      ;
; 0.656 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[0] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.898      ;
; 0.657 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|cntReg[1]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.899      ;
; 0.657 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.899      ;
; 0.658 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[0] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.900      ;
; 0.662 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[4]      ; clock        ; clock       ; 0.000        ; 0.433      ; 1.266      ;
; 0.664 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.907      ;
; 0.668 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|cntReg[0]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.910      ;
; 0.671 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.913      ;
; 0.674 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[6] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.916      ;
; 0.679 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.921      ;
; 0.680 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[2] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.922      ;
; 0.682 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.924      ;
; 0.682 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[1] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.924      ;
; 0.682 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[6] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.924      ;
; 0.687 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[2] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.929      ;
; 0.695 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[1] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.937      ;
; 0.702 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[7]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[6]      ; clock        ; clock       ; 0.000        ; 0.087      ; 0.960      ;
; 0.717 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.959      ;
; 0.718 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.960      ;
; 0.724 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.966      ;
; 0.725 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.438      ; 1.334      ;
; 0.730 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.439      ; 1.340      ;
; 0.740 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.439      ; 1.350      ;
; 0.744 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.438      ; 1.353      ;
; 0.751 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.439      ; 1.361      ;
; 0.758 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12]       ; clock        ; clock       ; 0.000        ; 0.072      ; 1.001      ;
; 0.758 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; clock        ; clock       ; 0.000        ; 0.072      ; 1.001      ;
; 0.767 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13]       ; clock        ; clock       ; 0.000        ; 0.072      ; 1.010      ;
; 0.768 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; clock        ; clock       ; 0.000        ; 0.072      ; 1.011      ;
; 0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.439      ; 1.400      ;
; 0.792 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[8]      ; clock        ; clock       ; 0.000        ; 0.436      ; 1.399      ;
; 0.797 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.439      ; 1.407      ;
; 0.797 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[0]      ; clock        ; clock       ; 0.000        ; 0.436      ; 1.404      ;
; 0.801 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.439      ; 1.411      ;
; 0.813 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[2]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[1]      ; clock        ; clock       ; 0.000        ; 0.087      ; 1.071      ;
; 0.840 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.438      ; 1.449      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.822 ; -28.683           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -74.268                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                              ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.822 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.768      ;
; -0.822 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.768      ;
; -0.822 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.768      ;
; -0.822 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.768      ;
; -0.822 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.768      ;
; -0.822 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.768      ;
; -0.822 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.768      ;
; -0.818 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.764      ;
; -0.818 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.764      ;
; -0.818 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.764      ;
; -0.818 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.764      ;
; -0.818 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.764      ;
; -0.818 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.764      ;
; -0.818 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.764      ;
; -0.809 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.755      ;
; -0.809 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.755      ;
; -0.809 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.755      ;
; -0.809 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.755      ;
; -0.809 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.755      ;
; -0.809 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.755      ;
; -0.809 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.755      ;
; -0.801 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.557      ;
; -0.801 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.557      ;
; -0.801 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.557      ;
; -0.801 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.557      ;
; -0.801 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.557      ;
; -0.801 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.557      ;
; -0.801 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.557      ;
; -0.778 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.534      ;
; -0.778 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.534      ;
; -0.778 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.534      ;
; -0.778 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.534      ;
; -0.778 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.534      ;
; -0.778 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.534      ;
; -0.778 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.534      ;
; -0.757 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.702      ;
; -0.757 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.702      ;
; -0.757 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.702      ;
; -0.757 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.702      ;
; -0.757 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.702      ;
; -0.757 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.702      ;
; -0.757 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.702      ;
; -0.754 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.699      ;
; -0.754 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.699      ;
; -0.754 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.699      ;
; -0.754 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.699      ;
; -0.754 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.699      ;
; -0.754 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.699      ;
; -0.754 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.699      ;
; -0.738 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.684      ;
; -0.738 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.684      ;
; -0.738 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.684      ;
; -0.738 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.684      ;
; -0.738 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.684      ;
; -0.738 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.684      ;
; -0.738 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.684      ;
; -0.728 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.484      ;
; -0.728 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.484      ;
; -0.728 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.484      ;
; -0.728 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.484      ;
; -0.728 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.484      ;
; -0.728 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.484      ;
; -0.728 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.231     ; 1.484      ;
; -0.697 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.643      ;
; -0.697 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.643      ;
; -0.697 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.643      ;
; -0.697 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.643      ;
; -0.697 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.643      ;
; -0.697 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.643      ;
; -0.697 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.643      ;
; -0.689 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.635      ;
; -0.689 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.635      ;
; -0.689 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.635      ;
; -0.689 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.635      ;
; -0.689 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.635      ;
; -0.689 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.635      ;
; -0.689 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.635      ;
; -0.673 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.618      ;
; -0.673 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.618      ;
; -0.673 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.618      ;
; -0.673 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.618      ;
; -0.673 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.618      ;
; -0.673 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.618      ;
; -0.673 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.618      ;
; -0.666 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.611      ;
; -0.666 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.611      ;
; -0.666 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.611      ;
; -0.666 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.611      ;
; -0.666 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.611      ;
; -0.666 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.611      ;
; -0.666 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.611      ;
; -0.665 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.611      ;
; -0.665 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.611      ;
; -0.665 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.611      ;
; -0.665 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.611      ;
; -0.665 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.611      ;
; -0.665 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.611      ;
; -0.665 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.611      ;
; -0.660 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.605      ;
; -0.660 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.605      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                          ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[2]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[2]       ; clock        ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[3]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[3]       ; clock        ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; clock        ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; clock        ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; res_cnt[2]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; res_cnt[1]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; res_reg1                                                      ; res_reg2                                                      ; clock        ; clock       ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; res_cnt[0]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; res_reg2                                                      ; int_res                                                       ; clock        ; clock       ; 0.000        ; 0.041      ; 0.315      ;
; 0.191 ; UartMain:u|Sender:Sender|cntReg[7]                            ; UartMain:u|Sender:Sender|cntReg[7]                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.317      ;
; 0.193 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19]       ; clock        ; clock       ; 0.000        ; 0.041      ; 0.318      ;
; 0.196 ; res_cnt[2]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.041      ; 0.321      ;
; 0.197 ; res_cnt[0]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.041      ; 0.322      ;
; 0.197 ; res_cnt[2]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.041      ; 0.322      ;
; 0.200 ; res_cnt[2]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.041      ; 0.325      ;
; 0.227 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.353      ;
; 0.227 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[2] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.353      ;
; 0.227 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[0] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.353      ;
; 0.230 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.356      ;
; 0.231 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.357      ;
; 0.234 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[1] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.360      ;
; 0.234 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[6] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.360      ;
; 0.251 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.230      ; 0.565      ;
; 0.252 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.231      ; 0.567      ;
; 0.258 ; res_cnt[1]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.041      ; 0.383      ;
; 0.263 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.231      ; 0.578      ;
; 0.266 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.231      ; 0.581      ;
; 0.266 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.230      ; 0.580      ;
; 0.266 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.231      ; 0.581      ;
; 0.281 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[1]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[0]      ; clock        ; clock       ; 0.000        ; 0.049      ; 0.414      ;
; 0.285 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.049      ; 0.418      ;
; 0.286 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.049      ; 0.419      ;
; 0.288 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[2] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.049      ; 0.421      ;
; 0.289 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[1] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.415      ;
; 0.290 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[0] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.416      ;
; 0.290 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.416      ;
; 0.291 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[6] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; clock        ; clock       ; 0.000        ; 0.041      ; 0.417      ;
; 0.292 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.049      ; 0.425      ;
; 0.293 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; clock        ; clock       ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; clock        ; clock       ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; UartMain:u|Sender:Sender|cntReg[4]                            ; UartMain:u|Sender:Sender|cntReg[4]                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; UartMain:u|Sender:Sender|cntReg[6]                            ; UartMain:u|Sender:Sender|cntReg[6]                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; clock        ; clock       ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; clock        ; clock       ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; clock        ; clock       ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; clock        ; clock       ; 0.000        ; 0.041      ; 0.420      ;
; 0.296 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[4]      ; clock        ; clock       ; 0.000        ; 0.229      ; 0.609      ;
; 0.299 ; res_cnt[0]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; res_cnt[1]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; UartMain:u|Sender:Sender|cntReg[5]                            ; UartMain:u|Sender:Sender|cntReg[5]                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; res_cnt[1]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.303 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; clock        ; clock       ; 0.000        ; 0.041      ; 0.428      ;
; 0.311 ; res_cnt[0]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.041      ; 0.436      ;
; 0.318 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.230      ; 0.632      ;
; 0.318 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.231      ; 0.633      ;
; 0.332 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.231      ; 0.647      ;
; 0.333 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|cntReg[3]                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.459      ;
; 0.333 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.042      ; 0.459      ;
; 0.334 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[7]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[6]      ; clock        ; clock       ; 0.000        ; 0.049      ; 0.467      ;
; 0.334 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.460      ;
; 0.335 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|cntReg[1]                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.461      ;
; 0.336 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[0] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.462      ;
; 0.337 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[0] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.463      ;
; 0.338 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|cntReg[0]                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.464      ;
; 0.340 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.466      ;
; 0.341 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[6] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.467      ;
; 0.343 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[2] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.469      ;
; 0.346 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.472      ;
; 0.346 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[1] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.472      ;
; 0.346 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[6] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.472      ;
; 0.348 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.474      ;
; 0.356 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[2] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.482      ;
; 0.359 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[1] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.485      ;
; 0.365 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.491      ;
; 0.366 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12]       ; clock        ; clock       ; 0.000        ; 0.041      ; 0.491      ;
; 0.366 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; clock        ; clock       ; 0.000        ; 0.041      ; 0.491      ;
; 0.366 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.492      ;
; 0.371 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13]       ; clock        ; clock       ; 0.000        ; 0.041      ; 0.496      ;
; 0.371 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; clock        ; clock       ; 0.000        ; 0.041      ; 0.496      ;
; 0.371 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.497      ;
; 0.382 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[8]      ; clock        ; clock       ; 0.000        ; 0.232      ; 0.698      ;
; 0.385 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.230      ; 0.699      ;
; 0.385 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.231      ; 0.700      ;
; 0.387 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[0]      ; clock        ; clock       ; 0.000        ; 0.232      ; 0.703      ;
; 0.392 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.231      ; 0.707      ;
; 0.394 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[2]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[1]      ; clock        ; clock       ; 0.000        ; 0.049      ; 0.527      ;
; 0.395 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.231      ; 0.710      ;
; 0.397 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.231      ; 0.712      ;
; 0.399 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.230      ; 0.713      ;
; 0.401 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.231      ; 0.716      ;
; 0.404 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.231      ; 0.719      ;
; 0.409 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[3]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[8]      ; clock        ; clock       ; 0.000        ; 0.232      ; 0.725      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.784   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -2.784   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -111.769 ; 0.0   ; 0.0      ; 0.0     ; -74.268             ;
;  clock           ; -111.769 ; 0.000 ; N/A      ; N/A     ; -74.268             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rxd                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clock                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.151 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.151 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.76e-08 V                   ; 3.11 V              ; -0.0327 V           ; 0.192 V                              ; 0.17 V                               ; 1.06e-09 s                  ; 1.04e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.76e-08 V                  ; 3.11 V             ; -0.0327 V          ; 0.192 V                             ; 0.17 V                              ; 1.06e-09 s                 ; 1.04e-09 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.03e-06 V                   ; 3.09 V              ; -0.0148 V           ; 0.119 V                              ; 0.208 V                              ; 1.27e-09 s                  ; 1.27e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.03e-06 V                  ; 3.09 V             ; -0.0148 V          ; 0.119 V                             ; 0.208 V                             ; 1.27e-09 s                 ; 1.27e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1288     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1288     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; txd         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; txd         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Tue Mar  1 16:11:23 2022
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.784
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.784            -111.769 clock 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.675 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.436
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.436             -97.125 clock 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.675 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.822
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.822             -28.683 clock 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -74.268 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 890 megabytes
    Info: Processing ended: Tue Mar  1 16:11:25 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


