TimeQuest Timing Analyzer report for uniciclo
Fri Jul 12 07:49:36 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_mem'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_mem'
 15. Slow Model Minimum Pulse Width: 'clk_mem'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clk'
 25. Fast Model Setup: 'clk_mem'
 26. Fast Model Hold: 'clk'
 27. Fast Model Hold: 'clk_mem'
 28. Fast Model Minimum Pulse Width: 'clk_mem'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; uniciclo                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_mem    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_mem } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 58.09 MHz ; 58.09 MHz       ; clk_mem    ;      ;
; 58.75 MHz ; 58.75 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -19.418 ; -18017.596    ;
; clk_mem ; -16.216 ; -616.377      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.391 ; 0.000         ;
; clk_mem ; 0.955 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_mem ; -2.000 ; -374.916            ;
; clk     ; -1.380 ; -1025.380           ;
+---------+--------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                         ;
+---------+-----------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -19.418 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 20.412     ;
; -19.418 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 20.412     ;
; -19.418 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 20.412     ;
; -19.418 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 20.412     ;
; -19.418 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 20.412     ;
; -19.418 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 20.412     ;
; -19.418 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 20.412     ;
; -19.418 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 20.412     ;
; -19.389 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.032     ; 20.393     ;
; -19.389 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.032     ; 20.393     ;
; -19.389 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.032     ; 20.393     ;
; -19.389 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.032     ; 20.393     ;
; -19.389 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.032     ; 20.393     ;
; -19.389 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.032     ; 20.393     ;
; -19.389 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.032     ; 20.393     ;
; -19.389 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.032     ; 20.393     ;
; -19.345 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 20.335     ;
; -19.345 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 20.335     ;
; -19.345 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 20.335     ;
; -19.345 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 20.335     ;
; -19.345 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 20.335     ;
; -19.345 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 20.335     ;
; -19.345 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 20.335     ;
; -19.345 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 20.335     ;
; -19.262 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.262     ;
; -19.262 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.262     ;
; -19.262 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.262     ;
; -19.262 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.262     ;
; -19.262 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.262     ;
; -19.262 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.262     ;
; -19.262 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.262     ;
; -19.262 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.262     ;
; -19.253 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 20.240     ;
; -19.253 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 20.240     ;
; -19.253 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 20.240     ;
; -19.253 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 20.240     ;
; -19.253 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 20.240     ;
; -19.253 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 20.240     ;
; -19.253 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 20.240     ;
; -19.253 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.049     ; 20.240     ;
; -19.156 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 20.146     ;
; -19.156 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 20.146     ;
; -19.156 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 20.146     ;
; -19.156 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 20.146     ;
; -19.156 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 20.146     ;
; -19.156 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 20.146     ;
; -19.156 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 20.146     ;
; -19.156 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 20.146     ;
; -19.127 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.127     ;
; -19.127 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.127     ;
; -19.127 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.127     ;
; -19.127 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.127     ;
; -19.127 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.127     ;
; -19.127 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.127     ;
; -19.127 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.127     ;
; -19.127 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.127     ;
; -19.083 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 20.069     ;
; -19.083 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 20.069     ;
; -19.083 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 20.069     ;
; -19.083 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 20.069     ;
; -19.083 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 20.069     ;
; -19.083 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 20.069     ;
; -19.083 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 20.069     ;
; -19.083 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 20.069     ;
; -19.000 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 19.996     ;
; -19.000 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 19.996     ;
; -19.000 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 19.996     ;
; -19.000 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 19.996     ;
; -19.000 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 19.996     ;
; -19.000 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 19.996     ;
; -19.000 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 19.996     ;
; -19.000 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 19.996     ;
; -18.991 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.053     ; 19.974     ;
; -18.991 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.053     ; 19.974     ;
; -18.991 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.053     ; 19.974     ;
; -18.991 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.053     ; 19.974     ;
; -18.991 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.053     ; 19.974     ;
; -18.991 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.053     ; 19.974     ;
; -18.991 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.053     ; 19.974     ;
; -18.991 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.053     ; 19.974     ;
; -18.982 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.034     ; 19.984     ;
; -18.982 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.034     ; 19.984     ;
; -18.982 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.034     ; 19.984     ;
; -18.982 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.034     ; 19.984     ;
; -18.982 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.034     ; 19.984     ;
; -18.982 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.034     ; 19.984     ;
; -18.982 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.034     ; 19.984     ;
; -18.982 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.034     ; 19.984     ;
; -18.978 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[23] ; clk_mem      ; clk         ; 1.000        ; -0.065     ; 19.949     ;
; -18.978 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[23] ; clk_mem      ; clk         ; 1.000        ; -0.065     ; 19.949     ;
; -18.978 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[23] ; clk_mem      ; clk         ; 1.000        ; -0.065     ; 19.949     ;
; -18.978 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[23] ; clk_mem      ; clk         ; 1.000        ; -0.065     ; 19.949     ;
; -18.978 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[23] ; clk_mem      ; clk         ; 1.000        ; -0.065     ; 19.949     ;
; -18.978 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[23] ; clk_mem      ; clk         ; 1.000        ; -0.065     ; 19.949     ;
; -18.978 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[23] ; clk_mem      ; clk         ; 1.000        ; -0.065     ; 19.949     ;
; -18.978 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[23] ; clk_mem      ; clk         ; 1.000        ; -0.065     ; 19.949     ;
; -18.855 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.032     ; 19.859     ;
; -18.855 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.032     ; 19.859     ;
; -18.855 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.032     ; 19.859     ;
; -18.855 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.032     ; 19.859     ;
+---------+-----------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_mem'                                                                                                                                                                                                                                                                                            ;
+---------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                             ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.216 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 17.192     ;
; -16.216 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 17.192     ;
; -16.216 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 17.192     ;
; -16.216 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 17.192     ;
; -16.216 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 17.192     ;
; -16.216 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 17.192     ;
; -16.216 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 17.192     ;
; -16.216 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 17.192     ;
; -16.051 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.007      ; 17.023     ;
; -16.051 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.007      ; 17.023     ;
; -16.051 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.007      ; 17.023     ;
; -16.051 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.007      ; 17.023     ;
; -16.051 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.007      ; 17.023     ;
; -16.051 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.007      ; 17.023     ;
; -16.051 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.007      ; 17.023     ;
; -16.051 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.007      ; 17.023     ;
; -15.947 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.921     ;
; -15.947 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.921     ;
; -15.947 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.921     ;
; -15.947 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.921     ;
; -15.947 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.921     ;
; -15.947 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.921     ;
; -15.947 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.921     ;
; -15.947 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.921     ;
; -15.896 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.870     ;
; -15.896 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.870     ;
; -15.896 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.870     ;
; -15.896 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.870     ;
; -15.896 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.870     ;
; -15.896 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.870     ;
; -15.896 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.870     ;
; -15.896 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.870     ;
; -15.782 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.752     ;
; -15.782 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.752     ;
; -15.782 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.752     ;
; -15.782 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.752     ;
; -15.782 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.752     ;
; -15.782 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.752     ;
; -15.782 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.752     ;
; -15.782 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.752     ;
; -15.690 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.660     ;
; -15.690 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.660     ;
; -15.690 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.660     ;
; -15.690 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.660     ;
; -15.690 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.660     ;
; -15.690 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.660     ;
; -15.690 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.660     ;
; -15.690 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.660     ;
; -15.681 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.657     ;
; -15.681 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.657     ;
; -15.681 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.657     ;
; -15.681 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.657     ;
; -15.681 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.657     ;
; -15.681 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.657     ;
; -15.681 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.657     ;
; -15.681 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.657     ;
; -15.664 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.638     ;
; -15.664 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.638     ;
; -15.664 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.638     ;
; -15.664 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.638     ;
; -15.664 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.638     ;
; -15.664 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.638     ;
; -15.664 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.638     ;
; -15.664 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.638     ;
; -15.629 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.007      ; 16.601     ;
; -15.629 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.007      ; 16.601     ;
; -15.629 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.007      ; 16.601     ;
; -15.629 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.007      ; 16.601     ;
; -15.629 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.007      ; 16.601     ;
; -15.629 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.007      ; 16.601     ;
; -15.629 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.007      ; 16.601     ;
; -15.629 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.007      ; 16.601     ;
; -15.619 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.593     ;
; -15.619 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.593     ;
; -15.619 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.593     ;
; -15.619 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.593     ;
; -15.619 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.593     ;
; -15.619 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.593     ;
; -15.619 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.593     ;
; -15.619 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.009      ; 16.593     ;
; -15.612 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.582     ;
; -15.612 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.582     ;
; -15.612 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.582     ;
; -15.612 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.582     ;
; -15.612 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.582     ;
; -15.612 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.582     ;
; -15.612 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.582     ;
; -15.612 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 16.582     ;
; -15.594 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.570     ;
; -15.594 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.570     ;
; -15.594 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.570     ;
; -15.594 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.570     ;
; -15.594 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.570     ;
; -15.594 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.570     ;
; -15.594 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.570     ;
; -15.594 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.570     ;
; -15.552 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.528     ;
; -15.552 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.528     ;
; -15.552 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.528     ;
; -15.552 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.011      ; 16.528     ;
+---------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; pc:PC_P|address_out[0]      ; pc:PC_P|address_out[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 1.061 ; pc:PC_P|address_out[1]      ; pc:PC_P|address_out[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.327      ;
; 2.251 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[29][13] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.517      ;
; 2.791 ; pc:PC_P|address_out[29]     ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.057      ;
; 2.813 ; pc:PC_P|address_out[31]     ; pc:PC_P|address_out[31]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.079      ;
; 2.830 ; pc:PC_P|address_out[13]     ; pc:PC_P|address_out[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.096      ;
; 2.918 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[17][29] ; clk          ; clk         ; 0.000        ; 0.019      ; 3.203      ;
; 2.970 ; pc:PC_P|address_out[12]     ; xreg:X_regis|um_Reg[29][13] ; clk          ; clk         ; 0.000        ; -0.002     ; 3.234      ;
; 2.977 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[2][31]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.243      ;
; 3.028 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[14][1]  ; clk          ; clk         ; 0.000        ; 0.010      ; 3.304      ;
; 3.029 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[26][1]  ; clk          ; clk         ; 0.000        ; 0.010      ; 3.305      ;
; 3.084 ; pc:PC_P|address_out[0]      ; xreg:X_regis|um_Reg[3][0]   ; clk          ; clk         ; 0.000        ; -0.031     ; 3.319      ;
; 3.251 ; pc:PC_P|address_out[18]     ; xreg:X_regis|um_Reg[9][18]  ; clk          ; clk         ; 0.000        ; -0.010     ; 3.507      ;
; 3.282 ; pc:PC_P|address_out[12]     ; pc:PC_P|address_out[12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.548      ;
; 3.339 ; pc:PC_P|address_out[10]     ; xreg:X_regis|um_Reg[29][13] ; clk          ; clk         ; 0.000        ; 0.021      ; 3.626      ;
; 3.382 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[17][13] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.648      ;
; 3.383 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[21][13] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.649      ;
; 3.389 ; pc:PC_P|address_out[29]     ; pc:PC_P|address_out[31]     ; clk          ; clk         ; 0.000        ; -0.005     ; 3.650      ;
; 3.399 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[2][31]  ; clk          ; clk         ; 0.000        ; -0.005     ; 3.660      ;
; 3.483 ; pc:PC_P|address_out[8]      ; xreg:X_regis|um_Reg[29][13] ; clk          ; clk         ; 0.000        ; 0.025      ; 3.774      ;
; 3.510 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[20][13] ; clk          ; clk         ; 0.000        ; -0.003     ; 3.773      ;
; 3.533 ; pc:PC_P|address_out[9]      ; xreg:X_regis|um_Reg[29][13] ; clk          ; clk         ; 0.000        ; 0.023      ; 3.822      ;
; 3.542 ; pc:PC_P|address_out[18]     ; pc:PC_P|address_out[18]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.808      ;
; 3.549 ; pc:PC_P|address_out[12]     ; pc:PC_P|address_out[13]     ; clk          ; clk         ; 0.000        ; -0.002     ; 3.813      ;
; 3.607 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[15][1]  ; clk          ; clk         ; 0.000        ; 0.015      ; 3.888      ;
; 3.642 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[24][13] ; clk          ; clk         ; 0.000        ; 0.004      ; 3.912      ;
; 3.644 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[28][13] ; clk          ; clk         ; 0.000        ; 0.004      ; 3.914      ;
; 3.646 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[26][13] ; clk          ; clk         ; 0.000        ; -0.009     ; 3.903      ;
; 3.648 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[30][13] ; clk          ; clk         ; 0.000        ; -0.007     ; 3.907      ;
; 3.652 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[23][13] ; clk          ; clk         ; 0.000        ; -0.007     ; 3.911      ;
; 3.660 ; pc:PC_P|address_out[9]      ; xreg:X_regis|um_Reg[31][9]  ; clk          ; clk         ; 0.000        ; 0.016      ; 3.942      ;
; 3.692 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[22][1]  ; clk          ; clk         ; 0.000        ; 0.012      ; 3.970      ;
; 3.694 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[31][1]  ; clk          ; clk         ; 0.000        ; 0.012      ; 3.972      ;
; 3.699 ; xreg:X_regis|um_Reg[11][29] ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.028      ; 3.993      ;
; 3.702 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[17][1]  ; clk          ; clk         ; 0.000        ; 0.015      ; 3.983      ;
; 3.705 ; pc:PC_P|address_out[28]     ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.006      ; 3.977      ;
; 3.708 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[13][31] ; clk          ; clk         ; 0.000        ; -0.023     ; 3.951      ;
; 3.710 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[15][31] ; clk          ; clk         ; 0.000        ; -0.023     ; 3.953      ;
; 3.717 ; pc:PC_P|address_out[22]     ; pc:PC_P|address_out[22]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.983      ;
; 3.729 ; pc:PC_P|address_out[22]     ; xreg:X_regis|um_Reg[15][22] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.995      ;
; 3.738 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[16][29] ; clk          ; clk         ; 0.000        ; -0.037     ; 3.967      ;
; 3.755 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[14][29] ; clk          ; clk         ; 0.000        ; -0.047     ; 3.974      ;
; 3.763 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[10][31] ; clk          ; clk         ; 0.000        ; 0.010      ; 4.039      ;
; 3.779 ; pc:PC_P|address_out[11]     ; xreg:X_regis|um_Reg[29][13] ; clk          ; clk         ; 0.000        ; 0.008      ; 4.053      ;
; 3.787 ; pc:PC_P|address_out[18]     ; pc:PC_P|address_out[19]     ; clk          ; clk         ; 0.000        ; -0.039     ; 4.014      ;
; 3.790 ; xreg:X_regis|um_Reg[11][28] ; pc:PC_P|address_out[28]     ; clk          ; clk         ; 0.000        ; -0.011     ; 4.045      ;
; 3.794 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[15][30] ; clk          ; clk         ; 0.000        ; 0.001      ; 4.061      ;
; 3.796 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[29][30] ; clk          ; clk         ; 0.000        ; 0.001      ; 4.063      ;
; 3.797 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[1][31]  ; clk          ; clk         ; 0.000        ; 0.017      ; 4.080      ;
; 3.807 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[3][31]  ; clk          ; clk         ; 0.000        ; -0.016     ; 4.057      ;
; 3.825 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[11][31] ; clk          ; clk         ; 0.000        ; 0.010      ; 4.101      ;
; 3.825 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[8][31]  ; clk          ; clk         ; 0.000        ; 0.010      ; 4.101      ;
; 3.832 ; pc:PC_P|address_out[28]     ; xreg:X_regis|um_Reg[17][29] ; clk          ; clk         ; 0.000        ; 0.025      ; 4.123      ;
; 3.839 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[28][29] ; clk          ; clk         ; 0.000        ; -0.004     ; 4.101      ;
; 3.839 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[29][29] ; clk          ; clk         ; 0.000        ; -0.004     ; 4.101      ;
; 3.847 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[16][13] ; clk          ; clk         ; 0.000        ; -0.007     ; 4.106      ;
; 3.847 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[25][13] ; clk          ; clk         ; 0.000        ; -0.007     ; 4.106      ;
; 3.856 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[23][1]  ; clk          ; clk         ; 0.000        ; 0.003      ; 4.125      ;
; 3.858 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[6][1]   ; clk          ; clk         ; 0.000        ; 0.003      ; 4.127      ;
; 3.867 ; pc:PC_P|address_out[18]     ; pc:PC_P|address_out[22]     ; clk          ; clk         ; 0.000        ; -0.025     ; 4.108      ;
; 3.872 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[1][29]  ; clk          ; clk         ; 0.000        ; -0.028     ; 4.110      ;
; 3.873 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[11][29] ; clk          ; clk         ; 0.000        ; -0.028     ; 4.111      ;
; 3.874 ; pc:PC_P|address_out[30]     ; pc:PC_P|address_out[31]     ; clk          ; clk         ; 0.000        ; -0.011     ; 4.129      ;
; 3.879 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[12][13] ; clk          ; clk         ; 0.000        ; -0.045     ; 4.100      ;
; 3.879 ; pc:PC_P|address_out[18]     ; xreg:X_regis|um_Reg[15][22] ; clk          ; clk         ; 0.000        ; -0.025     ; 4.120      ;
; 3.884 ; pc:PC_P|address_out[30]     ; xreg:X_regis|um_Reg[2][31]  ; clk          ; clk         ; 0.000        ; -0.011     ; 4.139      ;
; 3.884 ; pc:PC_P|address_out[26]     ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.006      ; 4.156      ;
; 3.889 ; pc:PC_P|address_out[16]     ; pc:PC_P|address_out[16]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.155      ;
; 3.889 ; pc:PC_P|address_out[2]      ; xreg:X_regis|um_Reg[29][13] ; clk          ; clk         ; 0.000        ; 0.013      ; 4.168      ;
; 3.895 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[3][1]   ; clk          ; clk         ; 0.000        ; -0.045     ; 4.116      ;
; 3.895 ; pc:PC_P|address_out[16]     ; pc:PC_P|address_out[18]     ; clk          ; clk         ; 0.000        ; 0.028      ; 4.189      ;
; 3.900 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[25][29] ; clk          ; clk         ; 0.000        ; -0.037     ; 4.129      ;
; 3.901 ; pc:PC_P|address_out[17]     ; pc:PC_P|address_out[18]     ; clk          ; clk         ; 0.000        ; 0.023      ; 4.190      ;
; 3.907 ; pc:PC_P|address_out[21]     ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.173      ;
; 3.907 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[24][29] ; clk          ; clk         ; 0.000        ; -0.037     ; 4.136      ;
; 3.909 ; pc:PC_P|address_out[19]     ; pc:PC_P|address_out[19]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.175      ;
; 3.914 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[13][29] ; clk          ; clk         ; 0.000        ; -0.028     ; 4.152      ;
; 3.915 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[15][29] ; clk          ; clk         ; 0.000        ; -0.028     ; 4.153      ;
; 3.918 ; pc:PC_P|address_out[10]     ; pc:PC_P|address_out[13]     ; clk          ; clk         ; 0.000        ; 0.021      ; 4.205      ;
; 3.918 ; pc:PC_P|address_out[28]     ; pc:PC_P|address_out[28]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.184      ;
; 3.925 ; pc:PC_P|address_out[8]      ; xreg:X_regis|um_Reg[31][9]  ; clk          ; clk         ; 0.000        ; 0.018      ; 4.209      ;
; 3.927 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[18][1]  ; clk          ; clk         ; 0.000        ; 0.004      ; 4.197      ;
; 3.927 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[9][31]  ; clk          ; clk         ; 0.000        ; -0.017     ; 4.176      ;
; 3.928 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[27][1]  ; clk          ; clk         ; 0.000        ; 0.004      ; 4.198      ;
; 3.928 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[9][13]  ; clk          ; clk         ; 0.000        ; -0.008     ; 4.186      ;
; 3.928 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[11][13] ; clk          ; clk         ; 0.000        ; -0.008     ; 4.186      ;
; 3.928 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[13][13] ; clk          ; clk         ; 0.000        ; -0.004     ; 4.190      ;
; 3.930 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[9][18]  ; clk          ; clk         ; 0.000        ; -0.008     ; 4.188      ;
; 3.933 ; pc:PC_P|address_out[25]     ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.003      ; 4.202      ;
; 3.947 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[7][1]   ; clk          ; clk         ; 0.000        ; 0.002      ; 4.215      ;
; 3.947 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[1][1]   ; clk          ; clk         ; 0.000        ; 0.002      ; 4.215      ;
; 3.959 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[3][15]  ; clk          ; clk         ; 0.000        ; -0.010     ; 4.215      ;
; 3.960 ; pc:PC_P|address_out[5]      ; xreg:X_regis|um_Reg[29][13] ; clk          ; clk         ; 0.000        ; 0.019      ; 4.245      ;
; 3.961 ; pc:PC_P|address_out[0]      ; xreg:X_regis|um_Reg[5][0]   ; clk          ; clk         ; 0.000        ; -0.028     ; 4.199      ;
; 3.961 ; pc:PC_P|address_out[13]     ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; -0.023     ; 4.204      ;
; 3.967 ; pc:PC_P|address_out[30]     ; xreg:X_regis|um_Reg[15][30] ; clk          ; clk         ; 0.000        ; -0.005     ; 4.228      ;
; 3.969 ; pc:PC_P|address_out[30]     ; xreg:X_regis|um_Reg[29][30] ; clk          ; clk         ; 0.000        ; -0.005     ; 4.230      ;
; 3.976 ; pc:PC_P|address_out[17]     ; pc:PC_P|address_out[17]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.242      ;
; 3.987 ; pc:PC_P|address_out[29]     ; pc:PC_P|address_out[30]     ; clk          ; clk         ; 0.000        ; 0.006      ; 4.259      ;
; 3.989 ; pc:PC_P|address_out[27]     ; pc:PC_P|address_out[27]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.255      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_mem'                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.955 ; pc:PC_P|address_out[3]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_mem     ; 0.000        ; 0.049      ; 1.238      ;
; 1.002 ; pc:PC_P|address_out[3]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_mem     ; 0.000        ; 0.053      ; 1.289      ;
; 1.012 ; pc:PC_P|address_out[4]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_mem     ; 0.000        ; 0.038      ; 1.284      ;
; 1.018 ; pc:PC_P|address_out[6]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_mem     ; 0.000        ; 0.036      ; 1.288      ;
; 1.027 ; pc:PC_P|address_out[6]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_mem     ; 0.000        ; 0.032      ; 1.293      ;
; 1.037 ; pc:PC_P|address_out[4]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_mem     ; 0.000        ; 0.034      ; 1.305      ;
; 1.071 ; pc:PC_P|address_out[7]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_mem     ; 0.000        ; 0.036      ; 1.341      ;
; 1.084 ; pc:PC_P|address_out[7]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_mem     ; 0.000        ; 0.032      ; 1.350      ;
; 1.238 ; pc:PC_P|address_out[9]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_mem     ; 0.000        ; 0.050      ; 1.522      ;
; 1.243 ; pc:PC_P|address_out[2]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_mem     ; 0.000        ; 0.040      ; 1.517      ;
; 1.253 ; pc:PC_P|address_out[2]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_mem     ; 0.000        ; 0.036      ; 1.523      ;
; 1.258 ; pc:PC_P|address_out[9]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_mem     ; 0.000        ; 0.046      ; 1.538      ;
; 1.261 ; pc:PC_P|address_out[8]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_mem     ; 0.000        ; 0.048      ; 1.543      ;
; 1.264 ; pc:PC_P|address_out[8]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_mem     ; 0.000        ; 0.052      ; 1.550      ;
; 1.566 ; pc:PC_P|address_out[5]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_mem     ; 0.000        ; 0.046      ; 1.846      ;
; 1.585 ; pc:PC_P|address_out[5]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_mem     ; 0.000        ; 0.042      ; 1.861      ;
; 2.539 ; xreg:X_regis|um_Reg[14][17]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.066      ; 2.839      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a1~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a2~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a3~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a4~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a5~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a6~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a7~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a8~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a9~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a10~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a11~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a12~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg13  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a13~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg14  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a14~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg15  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a15~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a16~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a17~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a19~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a20~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a21~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a22~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a23~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a24~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a25~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg8  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a26~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a27~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a28~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a29~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a30~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a31~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.708 ; xreg:X_regis|um_Reg[13][10]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.038      ; 2.980      ;
; 2.962 ; xreg:X_regis|um_Reg[3][10]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.038      ; 3.234      ;
; 3.023 ; xreg:X_regis|um_Reg[14][30]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12        ; clk          ; clk_mem     ; 0.000        ; 0.111      ; 3.368      ;
; 3.205 ; xreg:X_regis|um_Reg[13][28]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.092      ; 3.531      ;
; 3.208 ; xreg:X_regis|um_Reg[31][8]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8          ; clk          ; clk_mem     ; 0.000        ; 0.038      ; 3.480      ;
; 3.278 ; xreg:X_regis|um_Reg[31][28]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.078      ; 3.590      ;
; 3.293 ; xreg:X_regis|um_Reg[17][28]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.063      ; 3.590      ;
; 3.301 ; xreg:X_regis|um_Reg[31][17]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.043      ; 3.578      ;
; 3.326 ; xreg:X_regis|um_Reg[14][28]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.111      ; 3.671      ;
; 3.327 ; xreg:X_regis|um_Reg[15][28]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.092      ; 3.653      ;
; 3.332 ; xreg:X_regis|um_Reg[4][2]                                                                                      ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.050      ; 3.616      ;
; 3.332 ; xreg:X_regis|um_Reg[28][0]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.077      ; 3.643      ;
; 3.334 ; xreg:X_regis|um_Reg[7][7]                                                                                      ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.042      ; 3.610      ;
; 3.360 ; xreg:X_regis|um_Reg[15][7]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.035      ; 3.629      ;
; 3.370 ; xreg:X_regis|um_Reg[15][17]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.046      ; 3.650      ;
; 3.387 ; xreg:X_regis|um_Reg[3][9]                                                                                      ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9          ; clk          ; clk_mem     ; 0.000        ; 0.041      ; 3.662      ;
; 3.409 ; xreg:X_regis|um_Reg[27][2]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 3.694      ;
; 3.414 ; xreg:X_regis|um_Reg[25][17]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.052      ; 3.700      ;
; 3.420 ; xreg:X_regis|um_Reg[12][12]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.039      ; 3.693      ;
; 3.428 ; xreg:X_regis|um_Reg[14][2]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.040      ; 3.702      ;
; 3.437 ; xreg:X_regis|um_Reg[31][6]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.038      ; 3.709      ;
; 3.444 ; xreg:X_regis|um_Reg[31][9]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9          ; clk          ; clk_mem     ; 0.000        ; 0.038      ; 3.716      ;
; 3.447 ; xreg:X_regis|um_Reg[23][23]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg5         ; clk          ; clk_mem     ; 0.000        ; 0.080      ; 3.761      ;
; 3.453 ; xreg:X_regis|um_Reg[29][23]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg5         ; clk          ; clk_mem     ; 0.000        ; 0.116      ; 3.803      ;
; 3.459 ; xreg:X_regis|um_Reg[27][9]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9          ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 3.744      ;
; 3.468 ; xreg:X_regis|um_Reg[7][2]                                                                                      ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.050      ; 3.752      ;
; 3.469 ; xreg:X_regis|um_Reg[12][30]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12        ; clk          ; clk_mem     ; 0.000        ; 0.111      ; 3.814      ;
; 3.478 ; xreg:X_regis|um_Reg[19][0]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 3.763      ;
; 3.490 ; xreg:X_regis|um_Reg[4][30]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12        ; clk          ; clk_mem     ; 0.000        ; 0.075      ; 3.799      ;
; 3.490 ; xreg:X_regis|um_Reg[29][17]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.050      ; 3.774      ;
; 3.514 ; xreg:X_regis|um_Reg[27][7]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.035      ; 3.783      ;
; 3.594 ; xreg:X_regis|um_Reg[31][12]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.048      ; 3.876      ;
; 3.600 ; xreg:X_regis|um_Reg[22][8]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8          ; clk          ; clk_mem     ; 0.000        ; 0.038      ; 3.872      ;
; 3.606 ; xreg:X_regis|um_Reg[14][7]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.036      ; 3.876      ;
; 3.609 ; xreg:X_regis|um_Reg[29][28]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.063      ; 3.906      ;
; 3.611 ; xreg:X_regis|um_Reg[3][19]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1         ; clk          ; clk_mem     ; 0.000        ; 0.101      ; 3.946      ;
; 3.618 ; xreg:X_regis|um_Reg[3][5]                                                                                      ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.041      ; 3.893      ;
; 3.619 ; xreg:X_regis|um_Reg[14][19]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1         ; clk          ; clk_mem     ; 0.000        ; 0.061      ; 3.914      ;
; 3.620 ; xreg:X_regis|um_Reg[15][0]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.090      ; 3.944      ;
; 3.626 ; xreg:X_regis|um_Reg[13][8]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8          ; clk          ; clk_mem     ; 0.000        ; 0.035      ; 3.895      ;
; 3.648 ; xreg:X_regis|um_Reg[27][4]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4          ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 3.933      ;
; 3.649 ; xreg:X_regis|um_Reg[8][17]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.066      ; 3.949      ;
; 3.662 ; xreg:X_regis|um_Reg[15][12]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.090      ; 3.986      ;
; 3.666 ; xreg:X_regis|um_Reg[27][8]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8          ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 3.951      ;
; 3.667 ; xreg:X_regis|um_Reg[2][19]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1         ; clk          ; clk_mem     ; 0.000        ; 0.069      ; 3.970      ;
; 3.668 ; xreg:X_regis|um_Reg[28][2]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.034      ; 3.936      ;
; 3.674 ; xreg:X_regis|um_Reg[25][7]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.038      ; 3.946      ;
; 3.678 ; xreg:X_regis|um_Reg[31][30]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12        ; clk          ; clk_mem     ; 0.000        ; 0.074      ; 3.986      ;
; 3.686 ; xreg:X_regis|um_Reg[7][28]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.060      ; 3.980      ;
; 3.695 ; xreg:X_regis|um_Reg[26][17]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.056      ; 3.985      ;
; 3.704 ; xreg:X_regis|um_Reg[3][17]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.041      ; 3.979      ;
+-------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_mem'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][25] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; outULA[*]      ; clk        ; 22.269 ; 22.269 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 21.659 ; 21.659 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 19.613 ; 19.613 ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 21.193 ; 21.193 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 19.693 ; 19.693 ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 21.404 ; 21.404 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 20.170 ; 20.170 ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 20.125 ; 20.125 ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 21.227 ; 21.227 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 20.570 ; 20.570 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 20.761 ; 20.761 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 20.148 ; 20.148 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 20.090 ; 20.090 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 20.672 ; 20.672 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 20.891 ; 20.891 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 19.751 ; 19.751 ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 19.411 ; 19.411 ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 19.664 ; 19.664 ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 19.648 ; 19.648 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 20.497 ; 20.497 ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 21.010 ; 21.010 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 19.650 ; 19.650 ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 20.646 ; 20.646 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 20.026 ; 20.026 ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 21.102 ; 21.102 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 21.896 ; 21.896 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 21.249 ; 21.249 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 21.469 ; 21.469 ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 21.748 ; 21.748 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 20.212 ; 20.212 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 20.706 ; 20.706 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 19.756 ; 19.756 ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 22.269 ; 22.269 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 11.596 ; 11.596 ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 8.223  ; 8.223  ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 8.556  ; 8.556  ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 9.277  ; 9.277  ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 8.232  ; 8.232  ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 9.161  ; 9.161  ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 8.527  ; 8.527  ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 8.491  ; 8.491  ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 10.069 ; 10.069 ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 8.686  ; 8.686  ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 8.341  ; 8.341  ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 8.693  ; 8.693  ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 8.771  ; 8.771  ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 8.003  ; 8.003  ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 8.475  ; 8.475  ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 8.551  ; 8.551  ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 11.596 ; 11.596 ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 10.057 ; 10.057 ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 7.943  ; 7.943  ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 8.096  ; 8.096  ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 9.477  ; 9.477  ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 9.633  ; 9.633  ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 9.844  ; 9.844  ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 8.632  ; 8.632  ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 8.096  ; 8.096  ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 9.784  ; 9.784  ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 9.230  ; 9.230  ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 9.215  ; 9.215  ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 9.301  ; 9.301  ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 9.773  ; 9.773  ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 9.154  ; 9.154  ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 8.667  ; 8.667  ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 9.263  ; 9.263  ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 26.148 ; 26.148 ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 24.311 ; 24.311 ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 25.421 ; 25.421 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 25.293 ; 25.293 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 25.665 ; 25.665 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 24.527 ; 24.527 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 25.101 ; 25.101 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 23.993 ; 23.993 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 24.042 ; 24.042 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 23.334 ; 23.334 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 25.606 ; 25.606 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 23.872 ; 23.872 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 24.008 ; 24.008 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 24.634 ; 24.634 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 26.148 ; 26.148 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 24.259 ; 24.259 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 24.246 ; 24.246 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 24.098 ; 24.098 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 23.943 ; 23.943 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 24.059 ; 24.059 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 25.825 ; 25.825 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 24.947 ; 24.947 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 26.078 ; 26.078 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 24.527 ; 24.527 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 25.312 ; 25.312 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 24.196 ; 24.196 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 23.841 ; 23.841 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 24.684 ; 24.684 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 24.221 ; 24.221 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 24.832 ; 24.832 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 24.472 ; 24.472 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 24.456 ; 24.456 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 24.656 ; 24.656 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 12.603 ; 12.603 ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 11.563 ; 11.563 ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 11.407 ; 11.407 ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 11.333 ; 11.333 ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 11.084 ; 11.084 ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 11.391 ; 11.391 ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 11.389 ; 11.389 ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 11.683 ; 11.683 ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 12.381 ; 12.381 ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 11.987 ; 11.987 ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 11.781 ; 11.781 ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 11.841 ; 11.841 ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 11.480 ; 11.480 ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 11.784 ; 11.784 ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 12.046 ; 12.046 ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 11.344 ; 11.344 ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 11.671 ; 11.671 ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 11.664 ; 11.664 ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 11.368 ; 11.368 ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 11.229 ; 11.229 ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 11.318 ; 11.318 ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 11.597 ; 11.597 ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 11.960 ; 11.960 ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 11.998 ; 11.998 ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 11.435 ; 11.435 ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 11.550 ; 11.550 ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 12.285 ; 12.285 ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 11.589 ; 11.589 ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 11.978 ; 11.978 ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 12.300 ; 12.300 ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 11.775 ; 11.775 ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 12.603 ; 12.603 ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 11.843 ; 11.843 ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 13.013 ; 13.013 ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 12.453 ; 12.453 ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 11.106 ; 11.106 ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 11.474 ; 11.474 ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 12.384 ; 12.384 ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 11.706 ; 11.706 ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 12.344 ; 12.344 ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 12.583 ; 12.583 ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 11.801 ; 11.801 ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 11.097 ; 11.097 ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 12.825 ; 12.825 ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 11.422 ; 11.422 ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 10.744 ; 10.744 ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 12.066 ; 12.066 ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 12.007 ; 12.007 ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 10.854 ; 10.854 ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 11.884 ; 11.884 ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 11.571 ; 11.571 ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 12.321 ; 12.321 ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 10.924 ; 10.924 ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 12.267 ; 12.267 ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 11.897 ; 11.897 ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 12.992 ; 12.992 ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 11.589 ; 11.589 ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 12.795 ; 12.795 ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 12.115 ; 12.115 ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 11.077 ; 11.077 ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 13.013 ; 13.013 ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 12.786 ; 12.786 ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 12.649 ; 12.649 ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 12.037 ; 12.037 ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 12.098 ; 12.098 ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 12.214 ; 12.214 ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 25.709 ; 25.709 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 25.099 ; 25.099 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 22.680 ; 22.680 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 24.455 ; 24.455 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 23.053 ; 23.053 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 24.705 ; 24.705 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 23.471 ; 23.471 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 23.426 ; 23.426 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 24.569 ; 24.569 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 23.681 ; 23.681 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 24.094 ; 24.094 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 23.521 ; 23.521 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 23.391 ; 23.391 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 23.956 ; 23.956 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 24.189 ; 24.189 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 22.977 ; 22.977 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 22.712 ; 22.712 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 22.578 ; 22.578 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 23.078 ; 23.078 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 24.019 ; 24.019 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 24.532 ; 24.532 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 23.118 ; 23.118 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 24.168 ; 24.168 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 23.476 ; 23.476 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 24.624 ; 24.624 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 25.197 ; 25.197 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 24.550 ; 24.550 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 24.770 ; 24.770 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 25.049 ; 25.049 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 23.513 ; 23.513 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 24.007 ; 24.007 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 23.196 ; 23.196 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 25.709 ; 25.709 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 29.546 ; 29.546 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 27.709 ; 27.709 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 28.819 ; 28.819 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 28.691 ; 28.691 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 29.063 ; 29.063 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 27.925 ; 27.925 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 28.499 ; 28.499 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 27.391 ; 27.391 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 27.440 ; 27.440 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 26.732 ; 26.732 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 29.004 ; 29.004 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 27.270 ; 27.270 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 27.406 ; 27.406 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 28.032 ; 28.032 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 29.546 ; 29.546 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 27.657 ; 27.657 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 27.644 ; 27.644 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 27.496 ; 27.496 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 27.341 ; 27.341 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 27.457 ; 27.457 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 29.223 ; 29.223 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 28.345 ; 28.345 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 29.476 ; 29.476 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 27.925 ; 27.925 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 28.710 ; 28.710 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 27.594 ; 27.594 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 27.239 ; 27.239 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 28.082 ; 28.082 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 27.619 ; 27.619 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 28.230 ; 28.230 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 27.870 ; 27.870 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 27.854 ; 27.854 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 28.054 ; 28.054 ; Rise       ; clk_mem         ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; outULA[*]      ; clk        ; 11.350 ; 11.350 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 14.507 ; 14.507 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 12.847 ; 12.847 ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 12.869 ; 12.869 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 11.350 ; 11.350 ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 14.343 ; 14.343 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 12.988 ; 12.988 ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 12.489 ; 12.489 ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 12.539 ; 12.539 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 13.607 ; 13.607 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 13.356 ; 13.356 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 12.957 ; 12.957 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 12.308 ; 12.308 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 13.962 ; 13.962 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 12.868 ; 12.868 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 12.657 ; 12.657 ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 11.974 ; 11.974 ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 12.858 ; 12.858 ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 12.419 ; 12.419 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 13.160 ; 13.160 ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 12.758 ; 12.758 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 11.904 ; 11.904 ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 11.906 ; 11.906 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 13.058 ; 13.058 ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 13.337 ; 13.337 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 14.723 ; 14.723 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 12.763 ; 12.763 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 13.802 ; 13.802 ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 13.819 ; 13.819 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 11.399 ; 11.399 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 11.932 ; 11.932 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 13.068 ; 13.068 ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 14.478 ; 14.478 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 7.943  ; 7.943  ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 8.223  ; 8.223  ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 8.556  ; 8.556  ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 9.277  ; 9.277  ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 8.232  ; 8.232  ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 9.161  ; 9.161  ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 8.527  ; 8.527  ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 8.491  ; 8.491  ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 10.069 ; 10.069 ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 8.686  ; 8.686  ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 8.341  ; 8.341  ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 8.693  ; 8.693  ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 8.771  ; 8.771  ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 8.003  ; 8.003  ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 8.475  ; 8.475  ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 8.551  ; 8.551  ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 11.596 ; 11.596 ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 10.057 ; 10.057 ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 7.943  ; 7.943  ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 8.096  ; 8.096  ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 9.477  ; 9.477  ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 9.633  ; 9.633  ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 9.844  ; 9.844  ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 8.632  ; 8.632  ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 8.096  ; 8.096  ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 9.784  ; 9.784  ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 9.230  ; 9.230  ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 9.215  ; 9.215  ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 9.301  ; 9.301  ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 9.773  ; 9.773  ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 9.154  ; 9.154  ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 8.667  ; 8.667  ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 9.263  ; 9.263  ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 9.640  ; 9.640  ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 9.640  ; 9.640  ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 10.489 ; 10.489 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 12.849 ; 12.849 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 13.539 ; 13.539 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 13.631 ; 13.631 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 13.194 ; 13.194 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 12.494 ; 12.494 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 12.260 ; 12.260 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 12.373 ; 12.373 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 13.476 ; 13.476 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 12.239 ; 12.239 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 12.941 ; 12.941 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 11.784 ; 11.784 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 12.783 ; 12.783 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 12.231 ; 12.231 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 12.647 ; 12.647 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 12.018 ; 12.018 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 11.956 ; 11.956 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 11.708 ; 11.708 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 13.389 ; 13.389 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 13.078 ; 13.078 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 13.843 ; 13.843 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 12.218 ; 12.218 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 13.158 ; 13.158 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 12.572 ; 12.572 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 11.910 ; 11.910 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 12.864 ; 12.864 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 12.183 ; 12.183 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 12.591 ; 12.591 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 11.335 ; 11.335 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 12.454 ; 12.454 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 11.263 ; 11.263 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 11.084 ; 11.084 ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 11.563 ; 11.563 ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 11.407 ; 11.407 ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 11.333 ; 11.333 ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 11.084 ; 11.084 ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 11.391 ; 11.391 ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 11.389 ; 11.389 ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 11.683 ; 11.683 ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 12.381 ; 12.381 ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 11.987 ; 11.987 ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 11.781 ; 11.781 ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 11.841 ; 11.841 ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 11.480 ; 11.480 ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 11.784 ; 11.784 ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 12.046 ; 12.046 ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 11.344 ; 11.344 ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 11.671 ; 11.671 ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 11.664 ; 11.664 ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 11.368 ; 11.368 ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 11.229 ; 11.229 ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 11.318 ; 11.318 ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 11.597 ; 11.597 ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 11.960 ; 11.960 ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 11.998 ; 11.998 ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 11.435 ; 11.435 ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 11.550 ; 11.550 ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 12.285 ; 12.285 ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 11.589 ; 11.589 ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 11.978 ; 11.978 ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 12.300 ; 12.300 ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 11.775 ; 11.775 ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 12.603 ; 12.603 ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 11.843 ; 11.843 ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 10.744 ; 10.744 ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 12.453 ; 12.453 ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 11.106 ; 11.106 ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 11.474 ; 11.474 ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 12.384 ; 12.384 ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 11.706 ; 11.706 ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 12.344 ; 12.344 ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 12.583 ; 12.583 ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 11.801 ; 11.801 ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 11.097 ; 11.097 ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 12.825 ; 12.825 ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 11.422 ; 11.422 ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 10.744 ; 10.744 ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 12.066 ; 12.066 ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 12.007 ; 12.007 ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 10.854 ; 10.854 ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 11.884 ; 11.884 ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 11.571 ; 11.571 ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 12.321 ; 12.321 ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 10.924 ; 10.924 ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 12.267 ; 12.267 ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 11.897 ; 11.897 ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 12.992 ; 12.992 ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 11.589 ; 11.589 ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 12.795 ; 12.795 ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 12.115 ; 12.115 ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 11.077 ; 11.077 ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 13.013 ; 13.013 ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 12.786 ; 12.786 ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 12.649 ; 12.649 ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 12.037 ; 12.037 ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 12.098 ; 12.098 ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 12.214 ; 12.214 ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 14.184 ; 14.184 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 16.058 ; 16.058 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 14.497 ; 14.497 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 15.471 ; 15.471 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 14.229 ; 14.229 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 16.533 ; 16.533 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 15.563 ; 15.563 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 14.758 ; 14.758 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 15.796 ; 15.796 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 15.397 ; 15.397 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 15.355 ; 15.355 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 15.613 ; 15.613 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 14.490 ; 14.490 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 16.192 ; 16.192 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 15.352 ; 15.352 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 15.328 ; 15.328 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 14.460 ; 14.460 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 15.559 ; 15.559 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 14.709 ; 14.709 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 15.193 ; 15.193 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 15.551 ; 15.551 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 14.722 ; 14.722 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 15.222 ; 15.222 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 15.484 ; 15.484 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 15.848 ; 15.848 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 17.017 ; 17.017 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 15.129 ; 15.129 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 16.525 ; 16.525 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 15.974 ; 15.974 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 15.109 ; 15.109 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 15.618 ; 15.618 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 14.184 ; 14.184 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 16.392 ; 16.392 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 13.967 ; 13.967 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 16.272 ; 16.272 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 16.507 ; 16.507 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 14.674 ; 14.674 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 14.938 ; 14.938 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 16.360 ; 16.360 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 16.617 ; 16.617 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 14.509 ; 14.509 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 14.546 ; 14.546 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 14.764 ; 14.764 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 14.786 ; 14.786 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 15.035 ; 15.035 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 15.569 ; 15.569 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 15.744 ; 15.744 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 16.823 ; 16.823 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 15.185 ; 15.185 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 15.898 ; 15.898 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 15.479 ; 15.479 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 15.463 ; 15.463 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 15.069 ; 15.069 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 17.509 ; 17.509 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 14.739 ; 14.739 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 15.986 ; 15.986 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 15.621 ; 15.621 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 15.792 ; 15.792 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 14.283 ; 14.283 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 15.262 ; 15.262 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 14.416 ; 14.416 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 13.967 ; 13.967 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 14.574 ; 14.574 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 15.929 ; 15.929 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 15.161 ; 15.161 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 15.165 ; 15.165 ; Rise       ; clk_mem         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -8.830 ; -8109.937     ;
; clk_mem ; -7.228 ; -294.293      ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.215 ; 0.000         ;
; clk_mem ; 0.422 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_mem ; -2.000 ; -374.916            ;
; clk     ; -1.380 ; -1025.380           ;
+---------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -8.830 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.048     ; 9.814      ;
; -8.830 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.048     ; 9.814      ;
; -8.830 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.048     ; 9.814      ;
; -8.830 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.048     ; 9.814      ;
; -8.830 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.048     ; 9.814      ;
; -8.830 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.048     ; 9.814      ;
; -8.830 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.048     ; 9.814      ;
; -8.830 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.048     ; 9.814      ;
; -8.801 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 9.796      ;
; -8.801 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 9.796      ;
; -8.801 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 9.796      ;
; -8.801 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 9.796      ;
; -8.801 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 9.796      ;
; -8.801 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 9.796      ;
; -8.801 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 9.796      ;
; -8.801 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 9.796      ;
; -8.762 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.743      ;
; -8.762 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.743      ;
; -8.762 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.743      ;
; -8.762 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.743      ;
; -8.762 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.743      ;
; -8.762 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.743      ;
; -8.762 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.743      ;
; -8.762 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.743      ;
; -8.724 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.716      ;
; -8.724 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.716      ;
; -8.724 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.716      ;
; -8.724 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.716      ;
; -8.724 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.716      ;
; -8.724 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.716      ;
; -8.724 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.716      ;
; -8.724 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 9.716      ;
; -8.723 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.054     ; 9.701      ;
; -8.723 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.054     ; 9.701      ;
; -8.723 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.054     ; 9.701      ;
; -8.723 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.054     ; 9.701      ;
; -8.723 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.054     ; 9.701      ;
; -8.723 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.054     ; 9.701      ;
; -8.723 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.054     ; 9.701      ;
; -8.723 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.054     ; 9.701      ;
; -8.714 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.052     ; 9.694      ;
; -8.714 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.052     ; 9.694      ;
; -8.714 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.052     ; 9.694      ;
; -8.714 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.052     ; 9.694      ;
; -8.714 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.052     ; 9.694      ;
; -8.714 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.052     ; 9.694      ;
; -8.714 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.052     ; 9.694      ;
; -8.714 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.052     ; 9.694      ;
; -8.685 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.676      ;
; -8.685 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.676      ;
; -8.685 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.676      ;
; -8.685 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.676      ;
; -8.685 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.676      ;
; -8.685 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.676      ;
; -8.685 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.676      ;
; -8.685 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.041     ; 9.676      ;
; -8.646 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.055     ; 9.623      ;
; -8.646 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.055     ; 9.623      ;
; -8.646 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.055     ; 9.623      ;
; -8.646 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.055     ; 9.623      ;
; -8.646 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.055     ; 9.623      ;
; -8.646 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.055     ; 9.623      ;
; -8.646 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.055     ; 9.623      ;
; -8.646 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.055     ; 9.623      ;
; -8.635 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[23] ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 9.596      ;
; -8.635 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[23] ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 9.596      ;
; -8.635 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[23] ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 9.596      ;
; -8.635 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[23] ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 9.596      ;
; -8.635 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[23] ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 9.596      ;
; -8.635 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[23] ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 9.596      ;
; -8.635 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[23] ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 9.596      ;
; -8.635 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[23] ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 9.596      ;
; -8.608 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 9.596      ;
; -8.608 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 9.596      ;
; -8.608 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 9.596      ;
; -8.608 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 9.596      ;
; -8.608 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 9.596      ;
; -8.608 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 9.596      ;
; -8.608 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 9.596      ;
; -8.608 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[2]  ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 9.596      ;
; -8.607 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.058     ; 9.581      ;
; -8.607 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.058     ; 9.581      ;
; -8.607 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.058     ; 9.581      ;
; -8.607 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.058     ; 9.581      ;
; -8.607 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.058     ; 9.581      ;
; -8.607 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.058     ; 9.581      ;
; -8.607 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.058     ; 9.581      ;
; -8.607 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[3]  ; clk_mem      ; clk         ; 1.000        ; -0.058     ; 9.581      ;
; -8.601 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 9.595      ;
; -8.601 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 9.595      ;
; -8.601 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 9.595      ;
; -8.601 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 9.595      ;
; -8.601 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 9.595      ;
; -8.601 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 9.595      ;
; -8.601 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 9.595      ;
; -8.601 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 9.595      ;
; -8.563 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[19] ; clk_mem      ; clk         ; 1.000        ; -0.065     ; 9.530      ;
; -8.563 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[19] ; clk_mem      ; clk         ; 1.000        ; -0.065     ; 9.530      ;
; -8.563 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[19] ; clk_mem      ; clk         ; 1.000        ; -0.065     ; 9.530      ;
; -8.563 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[19] ; clk_mem      ; clk         ; 1.000        ; -0.065     ; 9.530      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_mem'                                                                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.228 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 8.237      ;
; -7.228 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 8.237      ;
; -7.228 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 8.237      ;
; -7.228 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 8.237      ;
; -7.228 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 8.237      ;
; -7.228 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 8.237      ;
; -7.228 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 8.237      ;
; -7.228 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 8.237      ;
; -7.131 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 8.138      ;
; -7.131 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 8.138      ;
; -7.131 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 8.138      ;
; -7.131 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 8.138      ;
; -7.131 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 8.138      ;
; -7.131 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 8.138      ;
; -7.131 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 8.138      ;
; -7.131 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 8.138      ;
; -7.115 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.006      ; 8.120      ;
; -7.115 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.006      ; 8.120      ;
; -7.115 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.006      ; 8.120      ;
; -7.115 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.006      ; 8.120      ;
; -7.115 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.006      ; 8.120      ;
; -7.115 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.006      ; 8.120      ;
; -7.115 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.006      ; 8.120      ;
; -7.115 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; 0.006      ; 8.120      ;
; -7.112 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 8.119      ;
; -7.112 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 8.119      ;
; -7.112 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 8.119      ;
; -7.112 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 8.119      ;
; -7.112 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 8.119      ;
; -7.112 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 8.119      ;
; -7.112 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 8.119      ;
; -7.112 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 8.119      ;
; -7.052 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.006      ; 8.057      ;
; -7.052 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.006      ; 8.057      ;
; -7.052 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.006      ; 8.057      ;
; -7.052 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.006      ; 8.057      ;
; -7.052 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.006      ; 8.057      ;
; -7.052 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.006      ; 8.057      ;
; -7.052 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.006      ; 8.057      ;
; -7.052 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.006      ; 8.057      ;
; -7.041 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 8.044      ;
; -7.041 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 8.044      ;
; -7.041 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 8.044      ;
; -7.041 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 8.044      ;
; -7.041 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 8.044      ;
; -7.041 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 8.044      ;
; -7.041 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 8.044      ;
; -7.041 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 8.044      ;
; -6.999 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 8.002      ;
; -6.999 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 8.002      ;
; -6.999 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 8.002      ;
; -6.999 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 8.002      ;
; -6.999 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 8.002      ;
; -6.999 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 8.002      ;
; -6.999 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 8.002      ;
; -6.999 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 8.002      ;
; -6.994 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 8.003      ;
; -6.994 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 8.003      ;
; -6.994 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 8.003      ;
; -6.994 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 8.003      ;
; -6.994 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 8.003      ;
; -6.994 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 8.003      ;
; -6.994 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 8.003      ;
; -6.994 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 8.003      ;
; -6.980 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 7.989      ;
; -6.980 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 7.989      ;
; -6.980 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 7.989      ;
; -6.980 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 7.989      ;
; -6.980 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 7.989      ;
; -6.980 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 7.989      ;
; -6.980 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 7.989      ;
; -6.980 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 7.989      ;
; -6.969 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.976      ;
; -6.969 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.976      ;
; -6.969 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.976      ;
; -6.969 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.976      ;
; -6.969 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.976      ;
; -6.969 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.976      ;
; -6.969 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.976      ;
; -6.969 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.976      ;
; -6.962 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 7.971      ;
; -6.962 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 7.971      ;
; -6.962 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 7.971      ;
; -6.962 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 7.971      ;
; -6.962 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 7.971      ;
; -6.962 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 7.971      ;
; -6.962 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 7.971      ;
; -6.962 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; 0.010      ; 7.971      ;
; -6.958 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.965      ;
; -6.958 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.965      ;
; -6.958 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.004      ; 7.961      ;
; -6.958 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.965      ;
; -6.958 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.965      ;
; -6.958 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.965      ;
; -6.958 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.965      ;
; -6.958 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.965      ;
; -6.958 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.965      ;
; -6.958 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.965      ;
; -6.958 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.965      ;
; -6.958 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ; clk_mem      ; clk_mem     ; 1.000        ; 0.008      ; 7.965      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; pc:PC_P|address_out[0]      ; pc:PC_P|address_out[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.461 ; pc:PC_P|address_out[1]      ; pc:PC_P|address_out[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.613      ;
; 1.017 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[29][13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.169      ;
; 1.242 ; pc:PC_P|address_out[29]     ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.394      ;
; 1.252 ; pc:PC_P|address_out[31]     ; pc:PC_P|address_out[31]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.404      ;
; 1.265 ; pc:PC_P|address_out[13]     ; pc:PC_P|address_out[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.417      ;
; 1.285 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[17][29] ; clk          ; clk         ; 0.000        ; 0.021      ; 1.458      ;
; 1.297 ; pc:PC_P|address_out[12]     ; xreg:X_regis|um_Reg[29][13] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.447      ;
; 1.338 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[2][31]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.395 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[26][1]  ; clk          ; clk         ; 0.000        ; 0.012      ; 1.559      ;
; 1.395 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[14][1]  ; clk          ; clk         ; 0.000        ; 0.012      ; 1.559      ;
; 1.459 ; pc:PC_P|address_out[0]      ; xreg:X_regis|um_Reg[3][0]   ; clk          ; clk         ; 0.000        ; -0.029     ; 1.582      ;
; 1.472 ; pc:PC_P|address_out[12]     ; pc:PC_P|address_out[12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.624      ;
; 1.474 ; pc:PC_P|address_out[10]     ; xreg:X_regis|um_Reg[29][13] ; clk          ; clk         ; 0.000        ; 0.024      ; 1.650      ;
; 1.482 ; pc:PC_P|address_out[29]     ; pc:PC_P|address_out[31]     ; clk          ; clk         ; 0.000        ; -0.005     ; 1.629      ;
; 1.485 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[2][31]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.632      ;
; 1.527 ; pc:PC_P|address_out[18]     ; xreg:X_regis|um_Reg[9][18]  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.668      ;
; 1.531 ; pc:PC_P|address_out[8]      ; xreg:X_regis|um_Reg[29][13] ; clk          ; clk         ; 0.000        ; 0.027      ; 1.710      ;
; 1.545 ; pc:PC_P|address_out[12]     ; pc:PC_P|address_out[13]     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.695      ;
; 1.564 ; pc:PC_P|address_out[9]      ; xreg:X_regis|um_Reg[29][13] ; clk          ; clk         ; 0.000        ; 0.024      ; 1.740      ;
; 1.565 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[21][13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.717      ;
; 1.567 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[17][13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.719      ;
; 1.590 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[20][13] ; clk          ; clk         ; 0.000        ; -0.003     ; 1.739      ;
; 1.601 ; pc:PC_P|address_out[18]     ; pc:PC_P|address_out[18]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.753      ;
; 1.623 ; pc:PC_P|address_out[28]     ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.006      ; 1.781      ;
; 1.628 ; xreg:X_regis|um_Reg[11][29] ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.026      ; 1.806      ;
; 1.647 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[15][30] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.800      ;
; 1.649 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[29][30] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.802      ;
; 1.657 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[26][13] ; clk          ; clk         ; 0.000        ; -0.010     ; 1.799      ;
; 1.657 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[30][13] ; clk          ; clk         ; 0.000        ; -0.007     ; 1.802      ;
; 1.660 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[23][13] ; clk          ; clk         ; 0.000        ; -0.007     ; 1.805      ;
; 1.666 ; pc:PC_P|address_out[28]     ; xreg:X_regis|um_Reg[17][29] ; clk          ; clk         ; 0.000        ; 0.027      ; 1.845      ;
; 1.672 ; pc:PC_P|address_out[22]     ; pc:PC_P|address_out[22]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.824      ;
; 1.679 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[15][1]  ; clk          ; clk         ; 0.000        ; 0.017      ; 1.848      ;
; 1.679 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[24][13] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.834      ;
; 1.680 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[28][13] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.835      ;
; 1.680 ; pc:PC_P|address_out[22]     ; xreg:X_regis|um_Reg[15][22] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.832      ;
; 1.685 ; pc:PC_P|address_out[11]     ; xreg:X_regis|um_Reg[29][13] ; clk          ; clk         ; 0.000        ; 0.010      ; 1.847      ;
; 1.689 ; pc:PC_P|address_out[18]     ; pc:PC_P|address_out[19]     ; clk          ; clk         ; 0.000        ; -0.040     ; 1.801      ;
; 1.696 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[16][29] ; clk          ; clk         ; 0.000        ; -0.035     ; 1.813      ;
; 1.698 ; pc:PC_P|address_out[16]     ; pc:PC_P|address_out[18]     ; clk          ; clk         ; 0.000        ; 0.031      ; 1.881      ;
; 1.701 ; pc:PC_P|address_out[9]      ; xreg:X_regis|um_Reg[31][9]  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.869      ;
; 1.702 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[10][31] ; clk          ; clk         ; 0.000        ; 0.014      ; 1.868      ;
; 1.708 ; pc:PC_P|address_out[26]     ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.006      ; 1.866      ;
; 1.710 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[14][29] ; clk          ; clk         ; 0.000        ; -0.044     ; 1.818      ;
; 1.714 ; pc:PC_P|address_out[30]     ; pc:PC_P|address_out[31]     ; clk          ; clk         ; 0.000        ; -0.010     ; 1.856      ;
; 1.717 ; pc:PC_P|address_out[30]     ; xreg:X_regis|um_Reg[2][31]  ; clk          ; clk         ; 0.000        ; -0.010     ; 1.859      ;
; 1.719 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[22][1]  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.885      ;
; 1.720 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[13][31] ; clk          ; clk         ; 0.000        ; -0.021     ; 1.851      ;
; 1.720 ; pc:PC_P|address_out[17]     ; pc:PC_P|address_out[18]     ; clk          ; clk         ; 0.000        ; 0.027      ; 1.899      ;
; 1.722 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[31][1]  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.888      ;
; 1.722 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[15][31] ; clk          ; clk         ; 0.000        ; -0.021     ; 1.853      ;
; 1.722 ; pc:PC_P|address_out[10]     ; pc:PC_P|address_out[13]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.898      ;
; 1.724 ; xreg:X_regis|um_Reg[11][28] ; pc:PC_P|address_out[28]     ; clk          ; clk         ; 0.000        ; -0.015     ; 1.861      ;
; 1.728 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[17][1]  ; clk          ; clk         ; 0.000        ; 0.017      ; 1.897      ;
; 1.729 ; pc:PC_P|address_out[25]     ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.003      ; 1.884      ;
; 1.732 ; pc:PC_P|address_out[18]     ; pc:PC_P|address_out[22]     ; clk          ; clk         ; 0.000        ; -0.028     ; 1.856      ;
; 1.739 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[28][29] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.892      ;
; 1.739 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[29][29] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.892      ;
; 1.740 ; pc:PC_P|address_out[18]     ; xreg:X_regis|um_Reg[15][22] ; clk          ; clk         ; 0.000        ; -0.028     ; 1.864      ;
; 1.740 ; pc:PC_P|address_out[28]     ; pc:PC_P|address_out[28]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.892      ;
; 1.742 ; pc:PC_P|address_out[29]     ; pc:PC_P|address_out[30]     ; clk          ; clk         ; 0.000        ; 0.005      ; 1.899      ;
; 1.744 ; pc:PC_P|address_out[16]     ; pc:PC_P|address_out[16]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.896      ;
; 1.751 ; pc:PC_P|address_out[26]     ; xreg:X_regis|um_Reg[17][29] ; clk          ; clk         ; 0.000        ; 0.027      ; 1.930      ;
; 1.753 ; pc:PC_P|address_out[2]      ; xreg:X_regis|um_Reg[29][13] ; clk          ; clk         ; 0.000        ; 0.013      ; 1.918      ;
; 1.755 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[1][31]  ; clk          ; clk         ; 0.000        ; 0.021      ; 1.928      ;
; 1.760 ; pc:PC_P|address_out[28]     ; pc:PC_P|address_out[31]     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.913      ;
; 1.763 ; pc:PC_P|address_out[28]     ; xreg:X_regis|um_Reg[2][31]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.916      ;
; 1.766 ; pc:PC_P|address_out[21]     ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.918      ;
; 1.768 ; pc:PC_P|address_out[13]     ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; -0.026     ; 1.894      ;
; 1.772 ; pc:PC_P|address_out[19]     ; pc:PC_P|address_out[19]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.924      ;
; 1.772 ; pc:PC_P|address_out[25]     ; xreg:X_regis|um_Reg[17][29] ; clk          ; clk         ; 0.000        ; 0.024      ; 1.948      ;
; 1.773 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[1][29]  ; clk          ; clk         ; 0.000        ; -0.026     ; 1.899      ;
; 1.773 ; pc:PC_P|address_out[8]      ; xreg:X_regis|um_Reg[31][9]  ; clk          ; clk         ; 0.000        ; 0.019      ; 1.944      ;
; 1.774 ; pc:PC_P|address_out[10]     ; pc:PC_P|address_out[12]     ; clk          ; clk         ; 0.000        ; 0.026      ; 1.952      ;
; 1.775 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[11][29] ; clk          ; clk         ; 0.000        ; -0.026     ; 1.901      ;
; 1.776 ; pc:PC_P|address_out[30]     ; xreg:X_regis|um_Reg[15][30] ; clk          ; clk         ; 0.000        ; -0.004     ; 1.924      ;
; 1.778 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[11][31] ; clk          ; clk         ; 0.000        ; 0.014      ; 1.944      ;
; 1.778 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[8][31]  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.944      ;
; 1.778 ; pc:PC_P|address_out[30]     ; xreg:X_regis|um_Reg[29][30] ; clk          ; clk         ; 0.000        ; -0.004     ; 1.926      ;
; 1.779 ; pc:PC_P|address_out[8]      ; pc:PC_P|address_out[13]     ; clk          ; clk         ; 0.000        ; 0.027      ; 1.958      ;
; 1.783 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[3][31]  ; clk          ; clk         ; 0.000        ; -0.015     ; 1.920      ;
; 1.784 ; pc:PC_P|address_out[27]     ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.006      ; 1.942      ;
; 1.789 ; pc:PC_P|address_out[27]     ; pc:PC_P|address_out[27]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.941      ;
; 1.792 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[12][13] ; clk          ; clk         ; 0.000        ; -0.042     ; 1.902      ;
; 1.793 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[16][13] ; clk          ; clk         ; 0.000        ; -0.007     ; 1.938      ;
; 1.793 ; pc:PC_P|address_out[25]     ; pc:PC_P|address_out[31]     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.943      ;
; 1.794 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[6][1]   ; clk          ; clk         ; 0.000        ; 0.005      ; 1.951      ;
; 1.794 ; pc:PC_P|address_out[13]     ; xreg:X_regis|um_Reg[25][13] ; clk          ; clk         ; 0.000        ; -0.007     ; 1.939      ;
; 1.795 ; pc:PC_P|address_out[1]      ; xreg:X_regis|um_Reg[23][1]  ; clk          ; clk         ; 0.000        ; 0.005      ; 1.952      ;
; 1.796 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[25][29] ; clk          ; clk         ; 0.000        ; -0.035     ; 1.913      ;
; 1.799 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[15][29] ; clk          ; clk         ; 0.000        ; -0.026     ; 1.925      ;
; 1.800 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[13][29] ; clk          ; clk         ; 0.000        ; -0.026     ; 1.926      ;
; 1.801 ; pc:PC_P|address_out[17]     ; pc:PC_P|address_out[17]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.953      ;
; 1.804 ; pc:PC_P|address_out[29]     ; xreg:X_regis|um_Reg[24][29] ; clk          ; clk         ; 0.000        ; -0.035     ; 1.921      ;
; 1.810 ; pc:PC_P|address_out[5]      ; xreg:X_regis|um_Reg[29][13] ; clk          ; clk         ; 0.000        ; 0.021      ; 1.983      ;
; 1.812 ; pc:PC_P|address_out[9]      ; pc:PC_P|address_out[13]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.988      ;
; 1.817 ; pc:PC_P|address_out[31]     ; xreg:X_regis|um_Reg[9][31]  ; clk          ; clk         ; 0.000        ; -0.016     ; 1.953      ;
; 1.818 ; pc:PC_P|address_out[26]     ; pc:PC_P|address_out[27]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.970      ;
; 1.820 ; pc:PC_P|address_out[24]     ; xreg:X_regis|um_Reg[21][24] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.972      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_mem'                                                                                                                                                                                                        ;
+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.422 ; pc:PC_P|address_out[3]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_mem     ; 0.000        ; 0.054      ; 0.614      ;
; 0.447 ; pc:PC_P|address_out[3]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_mem     ; 0.000        ; 0.058      ; 0.643      ;
; 0.454 ; pc:PC_P|address_out[4]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_mem     ; 0.000        ; 0.042      ; 0.634      ;
; 0.457 ; pc:PC_P|address_out[6]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_mem     ; 0.000        ; 0.041      ; 0.636      ;
; 0.466 ; pc:PC_P|address_out[6]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_mem     ; 0.000        ; 0.037      ; 0.641      ;
; 0.471 ; pc:PC_P|address_out[4]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_mem     ; 0.000        ; 0.038      ; 0.647      ;
; 0.494 ; pc:PC_P|address_out[7]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_mem     ; 0.000        ; 0.041      ; 0.673      ;
; 0.506 ; pc:PC_P|address_out[7]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_mem     ; 0.000        ; 0.037      ; 0.681      ;
; 0.544 ; pc:PC_P|address_out[9]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_mem     ; 0.000        ; 0.055      ; 0.737      ;
; 0.553 ; pc:PC_P|address_out[2]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_mem     ; 0.000        ; 0.044      ; 0.735      ;
; 0.562 ; pc:PC_P|address_out[9]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 0.751      ;
; 0.565 ; pc:PC_P|address_out[2]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_mem     ; 0.000        ; 0.040      ; 0.743      ;
; 0.567 ; pc:PC_P|address_out[8]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_mem     ; 0.000        ; 0.058      ; 0.763      ;
; 0.569 ; pc:PC_P|address_out[8]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_mem     ; 0.000        ; 0.054      ; 0.761      ;
; 0.708 ; pc:PC_P|address_out[5]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_mem     ; 0.000        ; 0.052      ; 0.898      ;
; 0.724 ; pc:PC_P|address_out[5]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_2g81:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_mem     ; 0.000        ; 0.048      ; 0.910      ;
; 1.090 ; xreg:X_regis|um_Reg[14][17] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.070      ; 1.298      ;
; 1.189 ; xreg:X_regis|um_Reg[13][10] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.043      ; 1.370      ;
; 1.286 ; xreg:X_regis|um_Reg[3][10]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.043      ; 1.467      ;
; 1.320 ; xreg:X_regis|um_Reg[14][30] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12        ; clk          ; clk_mem     ; 0.000        ; 0.113      ; 1.571      ;
; 1.379 ; xreg:X_regis|um_Reg[17][28] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.067      ; 1.584      ;
; 1.403 ; xreg:X_regis|um_Reg[13][28] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.095      ; 1.636      ;
; 1.423 ; xreg:X_regis|um_Reg[15][28] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.095      ; 1.656      ;
; 1.427 ; xreg:X_regis|um_Reg[31][8]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8          ; clk          ; clk_mem     ; 0.000        ; 0.042      ; 1.607      ;
; 1.437 ; xreg:X_regis|um_Reg[7][7]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.046      ; 1.621      ;
; 1.439 ; xreg:X_regis|um_Reg[14][28] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.113      ; 1.690      ;
; 1.441 ; xreg:X_regis|um_Reg[31][28] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.081      ; 1.660      ;
; 1.444 ; xreg:X_regis|um_Reg[28][0]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.081      ; 1.663      ;
; 1.455 ; xreg:X_regis|um_Reg[4][2]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.054      ; 1.647      ;
; 1.459 ; xreg:X_regis|um_Reg[15][17] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.049      ; 1.646      ;
; 1.466 ; xreg:X_regis|um_Reg[31][17] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.046      ; 1.650      ;
; 1.479 ; xreg:X_regis|um_Reg[12][30] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12        ; clk          ; clk_mem     ; 0.000        ; 0.113      ; 1.730      ;
; 1.481 ; xreg:X_regis|um_Reg[12][12] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.042      ; 1.661      ;
; 1.481 ; xreg:X_regis|um_Reg[25][17] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.056      ; 1.675      ;
; 1.501 ; xreg:X_regis|um_Reg[15][7]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.039      ; 1.678      ;
; 1.505 ; xreg:X_regis|um_Reg[31][9]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9          ; clk          ; clk_mem     ; 0.000        ; 0.042      ; 1.685      ;
; 1.505 ; xreg:X_regis|um_Reg[29][23] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg5         ; clk          ; clk_mem     ; 0.000        ; 0.117      ; 1.760      ;
; 1.506 ; xreg:X_regis|um_Reg[27][2]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.054      ; 1.698      ;
; 1.506 ; xreg:X_regis|um_Reg[7][2]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.054      ; 1.698      ;
; 1.506 ; xreg:X_regis|um_Reg[3][9]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9          ; clk          ; clk_mem     ; 0.000        ; 0.044      ; 1.688      ;
; 1.516 ; xreg:X_regis|um_Reg[29][28] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.067      ; 1.721      ;
; 1.524 ; xreg:X_regis|um_Reg[29][17] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 1.713      ;
; 1.525 ; xreg:X_regis|um_Reg[27][9]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9          ; clk          ; clk_mem     ; 0.000        ; 0.054      ; 1.717      ;
; 1.528 ; xreg:X_regis|um_Reg[14][2]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.044      ; 1.710      ;
; 1.529 ; xreg:X_regis|um_Reg[4][30]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12        ; clk          ; clk_mem     ; 0.000        ; 0.077      ; 1.744      ;
; 1.540 ; xreg:X_regis|um_Reg[23][23] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg5         ; clk          ; clk_mem     ; 0.000        ; 0.081      ; 1.759      ;
; 1.541 ; xreg:X_regis|um_Reg[31][6]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.042      ; 1.721      ;
; 1.548 ; xreg:X_regis|um_Reg[3][19]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1         ; clk          ; clk_mem     ; 0.000        ; 0.101      ; 1.787      ;
; 1.554 ; xreg:X_regis|um_Reg[27][7]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.039      ; 1.731      ;
; 1.554 ; xreg:X_regis|um_Reg[19][0]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.054      ; 1.746      ;
; 1.559 ; xreg:X_regis|um_Reg[31][12] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 1.748      ;
; 1.572 ; xreg:X_regis|um_Reg[15][12] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.093      ; 1.803      ;
; 1.581 ; xreg:X_regis|um_Reg[2][17]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.070      ; 1.789      ;
; 1.586 ; xreg:X_regis|um_Reg[26][17] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.058      ; 1.782      ;
; 1.587 ; xreg:X_regis|um_Reg[14][7]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.041      ; 1.766      ;
; 1.587 ; xreg:X_regis|um_Reg[15][0]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.093      ; 1.818      ;
; 1.590 ; xreg:X_regis|um_Reg[22][8]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8          ; clk          ; clk_mem     ; 0.000        ; 0.042      ; 1.770      ;
; 1.591 ; xreg:X_regis|um_Reg[17][10] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.043      ; 1.772      ;
; 1.591 ; xreg:X_regis|um_Reg[29][8]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8          ; clk          ; clk_mem     ; 0.000        ; 0.042      ; 1.771      ;
; 1.595 ; xreg:X_regis|um_Reg[8][17]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.068      ; 1.801      ;
; 1.597 ; xreg:X_regis|um_Reg[25][30] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12        ; clk          ; clk_mem     ; 0.000        ; 0.098      ; 1.833      ;
; 1.598 ; xreg:X_regis|um_Reg[2][19]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1         ; clk          ; clk_mem     ; 0.000        ; 0.072      ; 1.808      ;
; 1.598 ; xreg:X_regis|um_Reg[14][19] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1         ; clk          ; clk_mem     ; 0.000        ; 0.064      ; 1.800      ;
; 1.605 ; xreg:X_regis|um_Reg[19][12] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.048      ; 1.791      ;
; 1.610 ; xreg:X_regis|um_Reg[3][17]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.046      ; 1.794      ;
; 1.610 ; xreg:X_regis|um_Reg[25][7]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.043      ; 1.791      ;
; 1.620 ; xreg:X_regis|um_Reg[29][19] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1         ; clk          ; clk_mem     ; 0.000        ; 0.088      ; 1.846      ;
; 1.622 ; xreg:X_regis|um_Reg[27][4]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4          ; clk          ; clk_mem     ; 0.000        ; 0.054      ; 1.814      ;
; 1.622 ; xreg:X_regis|um_Reg[9][17]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.049      ; 1.809      ;
; 1.624 ; xreg:X_regis|um_Reg[13][8]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8          ; clk          ; clk_mem     ; 0.000        ; 0.039      ; 1.801      ;
; 1.626 ; xreg:X_regis|um_Reg[3][5]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.044      ; 1.808      ;
; 1.627 ; xreg:X_regis|um_Reg[30][12] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 1.816      ;
; 1.631 ; xreg:X_regis|um_Reg[28][2]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.037      ; 1.806      ;
; 1.631 ; xreg:X_regis|um_Reg[31][30] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12        ; clk          ; clk_mem     ; 0.000        ; 0.075      ; 1.844      ;
; 1.632 ; xreg:X_regis|um_Reg[27][5]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.039      ; 1.809      ;
; 1.639 ; xreg:X_regis|um_Reg[7][28]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.062      ; 1.839      ;
; 1.641 ; xreg:X_regis|um_Reg[13][30] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12        ; clk          ; clk_mem     ; 0.000        ; 0.113      ; 1.892      ;
; 1.641 ; xreg:X_regis|um_Reg[13][12] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.093      ; 1.872      ;
; 1.643 ; xreg:X_regis|um_Reg[13][7]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.039      ; 1.820      ;
; 1.644 ; xreg:X_regis|um_Reg[31][7]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.035      ; 1.817      ;
; 1.644 ; xreg:X_regis|um_Reg[17][8]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8          ; clk          ; clk_mem     ; 0.000        ; 0.043      ; 1.825      ;
; 1.646 ; xreg:X_regis|um_Reg[27][8]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8          ; clk          ; clk_mem     ; 0.000        ; 0.054      ; 1.838      ;
; 1.648 ; xreg:X_regis|um_Reg[7][30]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12        ; clk          ; clk_mem     ; 0.000        ; 0.062      ; 1.848      ;
; 1.648 ; xreg:X_regis|um_Reg[4][7]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.038      ; 1.824      ;
; 1.649 ; xreg:X_regis|um_Reg[7][10]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.046      ; 1.833      ;
; 1.649 ; xreg:X_regis|um_Reg[19][2]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.054      ; 1.841      ;
; 1.653 ; xreg:X_regis|um_Reg[25][28] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.098      ; 1.889      ;
; 1.657 ; xreg:X_regis|um_Reg[21][23] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg5         ; clk          ; clk_mem     ; 0.000        ; 0.117      ; 1.912      ;
; 1.658 ; xreg:X_regis|um_Reg[15][2]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.045      ; 1.841      ;
; 1.660 ; xreg:X_regis|um_Reg[27][30] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12        ; clk          ; clk_mem     ; 0.000        ; 0.075      ; 1.873      ;
; 1.661 ; xreg:X_regis|um_Reg[29][5]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.042      ; 1.841      ;
; 1.668 ; xreg:X_regis|um_Reg[4][0]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.108      ; 1.914      ;
; 1.672 ; xreg:X_regis|um_Reg[10][24] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg6         ; clk          ; clk_mem     ; 0.000        ; 0.102      ; 1.912      ;
; 1.672 ; xreg:X_regis|um_Reg[29][10] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.044      ; 1.854      ;
; 1.681 ; xreg:X_regis|um_Reg[12][28] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.113      ; 1.932      ;
; 1.682 ; xreg:X_regis|um_Reg[25][6]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.043      ; 1.863      ;
; 1.684 ; xreg:X_regis|um_Reg[13][17] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.046      ; 1.868      ;
; 1.687 ; xreg:X_regis|um_Reg[4][8]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8          ; clk          ; clk_mem     ; 0.000        ; 0.040      ; 1.865      ;
; 1.689 ; xreg:X_regis|um_Reg[22][9]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9          ; clk          ; clk_mem     ; 0.000        ; 0.042      ; 1.869      ;
; 1.689 ; xreg:X_regis|um_Reg[19][9]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9          ; clk          ; clk_mem     ; 0.000        ; 0.054      ; 1.881      ;
+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_mem'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][25] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; outULA[*]      ; clk        ; 11.010 ; 11.010 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 10.659 ; 10.659 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 9.592  ; 9.592  ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 10.221 ; 10.221 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 9.607  ; 9.607  ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 10.405 ; 10.405 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 9.875  ; 9.875  ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 9.782  ; 9.782  ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 10.345 ; 10.345 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 10.043 ; 10.043 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 10.076 ; 10.076 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 9.738  ; 9.738  ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 9.774  ; 9.774  ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 10.332 ; 10.332 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 10.218 ; 10.218 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 9.716  ; 9.716  ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 9.512  ; 9.512  ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 9.679  ; 9.679  ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 9.614  ; 9.614  ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 10.079 ; 10.079 ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 10.298 ; 10.298 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 9.599  ; 9.599  ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 10.071 ; 10.071 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 9.780  ; 9.780  ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 10.344 ; 10.344 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 10.699 ; 10.699 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 10.416 ; 10.416 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 10.546 ; 10.546 ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 10.641 ; 10.641 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 9.849  ; 9.849  ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 10.011 ; 10.011 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 9.776  ; 9.776  ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 11.010 ; 11.010 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 6.301  ; 6.301  ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 4.655  ; 4.655  ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 4.833  ; 4.833  ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 5.098  ; 5.098  ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 4.630  ; 4.630  ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 5.027  ; 5.027  ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 4.811  ; 4.811  ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 4.792  ; 4.792  ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 5.492  ; 5.492  ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 4.794  ; 4.794  ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 4.683  ; 4.683  ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 4.903  ; 4.903  ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 4.909  ; 4.909  ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 4.576  ; 4.576  ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 4.757  ; 4.757  ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 4.738  ; 4.738  ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 6.301  ; 6.301  ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 5.542  ; 5.542  ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 4.516  ; 4.516  ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 4.621  ; 4.621  ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 5.150  ; 5.150  ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 5.235  ; 5.235  ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 5.332  ; 5.332  ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 4.776  ; 4.776  ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 4.580  ; 4.580  ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 5.343  ; 5.343  ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 5.039  ; 5.039  ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 4.986  ; 4.986  ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 5.048  ; 5.048  ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 5.447  ; 5.447  ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 5.004  ; 5.004  ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 4.789  ; 4.789  ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 5.040  ; 5.040  ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 12.670 ; 12.670 ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 11.903 ; 11.903 ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 12.436 ; 12.436 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 12.251 ; 12.251 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 12.414 ; 12.414 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 11.985 ; 11.985 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 12.183 ; 12.183 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 11.662 ; 11.662 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 11.621 ; 11.621 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 11.305 ; 11.305 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 12.391 ; 12.391 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 11.639 ; 11.639 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 11.735 ; 11.735 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 11.931 ; 11.931 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 12.670 ; 12.670 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 11.778 ; 11.778 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 11.714 ; 11.714 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 11.728 ; 11.728 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 11.667 ; 11.667 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 11.704 ; 11.704 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 12.459 ; 12.459 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 12.122 ; 12.122 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 12.597 ; 12.597 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 11.914 ; 11.914 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 12.313 ; 12.313 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 11.844 ; 11.844 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 11.542 ; 11.542 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 11.897 ; 11.897 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 11.820 ; 11.820 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 12.081 ; 12.081 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 11.869 ; 11.869 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 11.855 ; 11.855 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 11.941 ; 11.941 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 7.180  ; 7.180  ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 6.756  ; 6.756  ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 6.608  ; 6.608  ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 6.618  ; 6.618  ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 6.433  ; 6.433  ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 6.596  ; 6.596  ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 6.603  ; 6.603  ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 6.712  ; 6.712  ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 7.034  ; 7.034  ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 6.858  ; 6.858  ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 6.784  ; 6.784  ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 6.876  ; 6.876  ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 6.680  ; 6.680  ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 6.779  ; 6.779  ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 6.897  ; 6.897  ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 6.578  ; 6.578  ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 6.741  ; 6.741  ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 6.741  ; 6.741  ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 6.591  ; 6.591  ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 6.551  ; 6.551  ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 6.568  ; 6.568  ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 6.676  ; 6.676  ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 6.961  ; 6.961  ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 6.884  ; 6.884  ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 6.614  ; 6.614  ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 6.665  ; 6.665  ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 7.097  ; 7.097  ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 6.729  ; 6.729  ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 6.869  ; 6.869  ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 7.062  ; 7.062  ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 6.827  ; 6.827  ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 7.180  ; 7.180  ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 6.814  ; 6.814  ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 7.335  ; 7.335  ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 7.157  ; 7.157  ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 6.415  ; 6.415  ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 6.578  ; 6.578  ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 7.160  ; 7.160  ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 6.628  ; 6.628  ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 7.102  ; 7.102  ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 7.164  ; 7.164  ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 6.845  ; 6.845  ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 6.428  ; 6.428  ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 7.226  ; 7.226  ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 6.659  ; 6.659  ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 6.230  ; 6.230  ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 6.822  ; 6.822  ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 6.952  ; 6.952  ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 6.321  ; 6.321  ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 6.929  ; 6.929  ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 6.767  ; 6.767  ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 7.027  ; 7.027  ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 6.429  ; 6.429  ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 6.906  ; 6.906  ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 6.918  ; 6.918  ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 7.335  ; 7.335  ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 6.694  ; 6.694  ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 7.285  ; 7.285  ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 6.950  ; 6.950  ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 6.413  ; 6.413  ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 7.329  ; 7.329  ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 7.256  ; 7.256  ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 7.202  ; 7.202  ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 6.929  ; 6.929  ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 6.946  ; 6.946  ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 6.889  ; 6.889  ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 13.158 ; 13.158 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 12.807 ; 12.807 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 11.503 ; 11.503 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 12.220 ; 12.220 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 11.738 ; 11.738 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 12.474 ; 12.474 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 11.944 ; 11.944 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 11.851 ; 11.851 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 12.474 ; 12.474 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 12.026 ; 12.026 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 12.218 ; 12.218 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 11.826 ; 11.826 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 11.844 ; 11.844 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 12.402 ; 12.402 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 12.287 ; 12.287 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 11.731 ; 11.731 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 11.599 ; 11.599 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 11.591 ; 11.591 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 11.683 ; 11.683 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 12.201 ; 12.201 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 12.420 ; 12.420 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 11.731 ; 11.731 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 12.193 ; 12.193 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 11.908 ; 11.908 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 12.466 ; 12.466 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 12.768 ; 12.768 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 12.485 ; 12.485 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 12.615 ; 12.615 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 12.710 ; 12.710 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 11.918 ; 11.918 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 12.080 ; 12.080 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 11.924 ; 11.924 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 13.158 ; 13.158 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 14.818 ; 14.818 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 14.051 ; 14.051 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 14.584 ; 14.584 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 14.399 ; 14.399 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 14.562 ; 14.562 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 14.133 ; 14.133 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 14.331 ; 14.331 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 13.810 ; 13.810 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 13.769 ; 13.769 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 13.453 ; 13.453 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 14.539 ; 14.539 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 13.787 ; 13.787 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 13.883 ; 13.883 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 14.079 ; 14.079 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 14.818 ; 14.818 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 13.926 ; 13.926 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 13.862 ; 13.862 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 13.876 ; 13.876 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 13.815 ; 13.815 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 13.852 ; 13.852 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 14.607 ; 14.607 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 14.270 ; 14.270 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 14.745 ; 14.745 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 14.062 ; 14.062 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 14.461 ; 14.461 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 13.992 ; 13.992 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 13.690 ; 13.690 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 14.045 ; 14.045 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 13.968 ; 13.968 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 14.229 ; 14.229 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 14.017 ; 14.017 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 14.003 ; 14.003 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 14.089 ; 14.089 ; Rise       ; clk_mem         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; outULA[*]      ; clk        ; 5.935 ; 5.935 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 7.334 ; 7.334 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 6.590 ; 6.590 ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 6.542 ; 6.542 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 5.935 ; 5.935 ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 7.291 ; 7.291 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 6.685 ; 6.685 ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 6.409 ; 6.409 ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 6.463 ; 6.463 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 6.931 ; 6.931 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 6.867 ; 6.867 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 6.567 ; 6.567 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 6.374 ; 6.374 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 7.304 ; 7.304 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 6.633 ; 6.633 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 6.539 ; 6.539 ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 6.159 ; 6.159 ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 6.626 ; 6.626 ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 6.393 ; 6.393 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 6.766 ; 6.766 ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 6.546 ; 6.546 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 6.160 ; 6.160 ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 6.165 ; 6.165 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 6.656 ; 6.656 ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 6.821 ; 6.821 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 7.423 ; 7.423 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 7.114 ; 7.114 ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 7.130 ; 7.130 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 5.996 ; 5.996 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 6.117 ; 6.117 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 6.658 ; 6.658 ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 7.396 ; 7.396 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 4.655 ; 4.655 ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 4.833 ; 4.833 ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 5.098 ; 5.098 ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 4.630 ; 4.630 ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 5.027 ; 5.027 ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 4.811 ; 4.811 ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 4.792 ; 4.792 ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 5.492 ; 5.492 ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 4.794 ; 4.794 ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 4.683 ; 4.683 ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 4.903 ; 4.903 ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 4.909 ; 4.909 ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 4.576 ; 4.576 ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 4.757 ; 4.757 ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 4.738 ; 4.738 ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 6.301 ; 6.301 ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 5.542 ; 5.542 ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 4.621 ; 4.621 ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 5.150 ; 5.150 ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 5.235 ; 5.235 ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 5.332 ; 5.332 ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 4.776 ; 4.776 ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 5.343 ; 5.343 ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 5.039 ; 5.039 ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 4.986 ; 4.986 ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 5.048 ; 5.048 ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 5.447 ; 5.447 ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 5.004 ; 5.004 ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 4.789 ; 4.789 ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 5.040 ; 5.040 ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 5.343 ; 5.343 ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 5.343 ; 5.343 ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 5.705 ; 5.705 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 6.655 ; 6.655 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 6.963 ; 6.963 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 7.136 ; 7.136 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 6.899 ; 6.899 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 6.594 ; 6.594 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 6.257 ; 6.257 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 6.381 ; 6.381 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 6.980 ; 6.980 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 6.432 ; 6.432 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 6.774 ; 6.774 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 6.172 ; 6.172 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 6.677 ; 6.677 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 6.353 ; 6.353 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 6.513 ; 6.513 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 6.301 ; 6.301 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 6.293 ; 6.293 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 6.182 ; 6.182 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 6.853 ; 6.853 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 6.764 ; 6.764 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 7.102 ; 7.102 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 6.369 ; 6.369 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 6.843 ; 6.843 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 6.622 ; 6.622 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 6.159 ; 6.159 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 6.559 ; 6.559 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 6.391 ; 6.391 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 6.585 ; 6.585 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 5.952 ; 5.952 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 6.402 ; 6.402 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 5.905 ; 5.905 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 6.433 ; 6.433 ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 6.756 ; 6.756 ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 6.608 ; 6.608 ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 6.618 ; 6.618 ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 6.433 ; 6.433 ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 6.596 ; 6.596 ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 6.603 ; 6.603 ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 6.712 ; 6.712 ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 7.034 ; 7.034 ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 6.858 ; 6.858 ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 6.784 ; 6.784 ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 6.876 ; 6.876 ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 6.680 ; 6.680 ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 6.779 ; 6.779 ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 6.897 ; 6.897 ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 6.578 ; 6.578 ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 6.741 ; 6.741 ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 6.741 ; 6.741 ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 6.591 ; 6.591 ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 6.551 ; 6.551 ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 6.568 ; 6.568 ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 6.676 ; 6.676 ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 6.961 ; 6.961 ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 6.884 ; 6.884 ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 6.614 ; 6.614 ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 6.665 ; 6.665 ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 7.097 ; 7.097 ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 6.729 ; 6.729 ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 6.869 ; 6.869 ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 7.062 ; 7.062 ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 6.827 ; 6.827 ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 7.180 ; 7.180 ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 6.814 ; 6.814 ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 6.230 ; 6.230 ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 7.157 ; 7.157 ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 6.415 ; 6.415 ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 6.578 ; 6.578 ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 7.160 ; 7.160 ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 6.628 ; 6.628 ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 7.102 ; 7.102 ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 7.164 ; 7.164 ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 6.845 ; 6.845 ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 6.428 ; 6.428 ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 7.226 ; 7.226 ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 6.659 ; 6.659 ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 6.230 ; 6.230 ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 6.822 ; 6.822 ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 6.952 ; 6.952 ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 6.321 ; 6.321 ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 6.929 ; 6.929 ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 6.767 ; 6.767 ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 7.027 ; 7.027 ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 6.429 ; 6.429 ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 6.906 ; 6.906 ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 6.918 ; 6.918 ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 7.335 ; 7.335 ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 6.694 ; 6.694 ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 7.285 ; 7.285 ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 6.950 ; 6.950 ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 6.413 ; 6.413 ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 7.329 ; 7.329 ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 7.256 ; 7.256 ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 7.202 ; 7.202 ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 6.929 ; 6.929 ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 6.946 ; 6.946 ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 6.889 ; 6.889 ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 7.845 ; 7.845 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 8.697 ; 8.697 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 7.957 ; 7.957 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 8.269 ; 8.269 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 7.850 ; 7.850 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 8.877 ; 8.877 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 8.466 ; 8.466 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 8.059 ; 8.059 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 8.623 ; 8.623 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 8.365 ; 8.365 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 8.356 ; 8.356 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 8.349 ; 8.349 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 7.936 ; 7.936 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 8.922 ; 8.922 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 8.392 ; 8.392 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 8.300 ; 8.300 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 7.954 ; 7.954 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 8.475 ; 8.475 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 8.073 ; 8.073 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 8.355 ; 8.355 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 8.455 ; 8.455 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 8.100 ; 8.100 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 8.299 ; 8.299 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 8.361 ; 8.361 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 8.629 ; 8.629 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 9.130 ; 9.130 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 8.329 ; 8.329 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 9.001 ; 9.001 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 8.755 ; 8.755 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 8.249 ; 8.249 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 8.414 ; 8.414 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 7.845 ; 7.845 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 8.876 ; 8.876 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 7.842 ; 7.842 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 8.916 ; 8.916 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 9.026 ; 9.026 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 8.136 ; 8.136 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 8.240 ; 8.240 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 8.998 ; 8.998 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 8.945 ; 8.945 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 8.097 ; 8.097 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 8.049 ; 8.049 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 8.024 ; 8.024 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 8.180 ; 8.180 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 8.367 ; 8.367 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 8.649 ; 8.649 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 8.614 ; 8.614 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 9.164 ; 9.164 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 8.404 ; 8.404 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 8.675 ; 8.675 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 8.589 ; 8.589 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 8.456 ; 8.456 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 8.358 ; 8.358 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 9.428 ; 9.428 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 8.186 ; 8.186 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 8.689 ; 8.689 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 8.609 ; 8.609 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 8.671 ; 8.671 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 8.008 ; 8.008 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 8.415 ; 8.415 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 7.905 ; 7.905 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 7.842 ; 7.842 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 8.101 ; 8.101 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 8.635 ; 8.635 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 8.355 ; 8.355 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 8.231 ; 8.231 ; Rise       ; clk_mem         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -19.418    ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -19.418    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk_mem         ; -16.216    ; 0.422 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -18633.973 ; 0.0   ; 0.0      ; 0.0     ; -1400.296           ;
;  clk             ; -18017.596 ; 0.000 ; N/A      ; N/A     ; -1025.380           ;
;  clk_mem         ; -616.377   ; 0.000 ; N/A      ; N/A     ; -374.916            ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; outULA[*]      ; clk        ; 22.269 ; 22.269 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 21.659 ; 21.659 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 19.613 ; 19.613 ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 21.193 ; 21.193 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 19.693 ; 19.693 ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 21.404 ; 21.404 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 20.170 ; 20.170 ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 20.125 ; 20.125 ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 21.227 ; 21.227 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 20.570 ; 20.570 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 20.761 ; 20.761 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 20.148 ; 20.148 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 20.090 ; 20.090 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 20.672 ; 20.672 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 20.891 ; 20.891 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 19.751 ; 19.751 ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 19.411 ; 19.411 ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 19.664 ; 19.664 ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 19.648 ; 19.648 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 20.497 ; 20.497 ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 21.010 ; 21.010 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 19.650 ; 19.650 ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 20.646 ; 20.646 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 20.026 ; 20.026 ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 21.102 ; 21.102 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 21.896 ; 21.896 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 21.249 ; 21.249 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 21.469 ; 21.469 ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 21.748 ; 21.748 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 20.212 ; 20.212 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 20.706 ; 20.706 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 19.756 ; 19.756 ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 22.269 ; 22.269 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 11.596 ; 11.596 ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 8.223  ; 8.223  ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 8.556  ; 8.556  ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 9.277  ; 9.277  ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 8.232  ; 8.232  ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 9.161  ; 9.161  ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 8.527  ; 8.527  ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 8.491  ; 8.491  ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 10.069 ; 10.069 ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 8.686  ; 8.686  ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 8.341  ; 8.341  ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 8.693  ; 8.693  ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 8.771  ; 8.771  ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 8.003  ; 8.003  ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 8.475  ; 8.475  ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 8.551  ; 8.551  ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 11.596 ; 11.596 ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 10.057 ; 10.057 ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 7.943  ; 7.943  ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 8.096  ; 8.096  ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 9.477  ; 9.477  ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 9.633  ; 9.633  ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 9.844  ; 9.844  ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 8.632  ; 8.632  ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 8.096  ; 8.096  ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 9.784  ; 9.784  ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 9.230  ; 9.230  ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 9.215  ; 9.215  ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 9.301  ; 9.301  ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 9.773  ; 9.773  ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 9.154  ; 9.154  ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 8.667  ; 8.667  ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 9.263  ; 9.263  ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 26.148 ; 26.148 ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 24.311 ; 24.311 ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 25.421 ; 25.421 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 25.293 ; 25.293 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 25.665 ; 25.665 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 24.527 ; 24.527 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 25.101 ; 25.101 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 23.993 ; 23.993 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 24.042 ; 24.042 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 23.334 ; 23.334 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 25.606 ; 25.606 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 23.872 ; 23.872 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 24.008 ; 24.008 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 24.634 ; 24.634 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 26.148 ; 26.148 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 24.259 ; 24.259 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 24.246 ; 24.246 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 24.098 ; 24.098 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 23.943 ; 23.943 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 24.059 ; 24.059 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 25.825 ; 25.825 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 24.947 ; 24.947 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 26.078 ; 26.078 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 24.527 ; 24.527 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 25.312 ; 25.312 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 24.196 ; 24.196 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 23.841 ; 23.841 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 24.684 ; 24.684 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 24.221 ; 24.221 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 24.832 ; 24.832 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 24.472 ; 24.472 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 24.456 ; 24.456 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 24.656 ; 24.656 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 12.603 ; 12.603 ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 11.563 ; 11.563 ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 11.407 ; 11.407 ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 11.333 ; 11.333 ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 11.084 ; 11.084 ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 11.391 ; 11.391 ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 11.389 ; 11.389 ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 11.683 ; 11.683 ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 12.381 ; 12.381 ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 11.987 ; 11.987 ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 11.781 ; 11.781 ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 11.841 ; 11.841 ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 11.480 ; 11.480 ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 11.784 ; 11.784 ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 12.046 ; 12.046 ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 11.344 ; 11.344 ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 11.671 ; 11.671 ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 11.664 ; 11.664 ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 11.368 ; 11.368 ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 11.229 ; 11.229 ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 11.318 ; 11.318 ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 11.597 ; 11.597 ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 11.960 ; 11.960 ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 11.998 ; 11.998 ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 11.435 ; 11.435 ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 11.550 ; 11.550 ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 12.285 ; 12.285 ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 11.589 ; 11.589 ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 11.978 ; 11.978 ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 12.300 ; 12.300 ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 11.775 ; 11.775 ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 12.603 ; 12.603 ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 11.843 ; 11.843 ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 13.013 ; 13.013 ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 12.453 ; 12.453 ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 11.106 ; 11.106 ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 11.474 ; 11.474 ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 12.384 ; 12.384 ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 11.706 ; 11.706 ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 12.344 ; 12.344 ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 12.583 ; 12.583 ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 11.801 ; 11.801 ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 11.097 ; 11.097 ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 12.825 ; 12.825 ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 11.422 ; 11.422 ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 10.744 ; 10.744 ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 12.066 ; 12.066 ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 12.007 ; 12.007 ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 10.854 ; 10.854 ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 11.884 ; 11.884 ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 11.571 ; 11.571 ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 12.321 ; 12.321 ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 10.924 ; 10.924 ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 12.267 ; 12.267 ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 11.897 ; 11.897 ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 12.992 ; 12.992 ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 11.589 ; 11.589 ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 12.795 ; 12.795 ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 12.115 ; 12.115 ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 11.077 ; 11.077 ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 13.013 ; 13.013 ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 12.786 ; 12.786 ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 12.649 ; 12.649 ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 12.037 ; 12.037 ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 12.098 ; 12.098 ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 12.214 ; 12.214 ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 25.709 ; 25.709 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 25.099 ; 25.099 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 22.680 ; 22.680 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 24.455 ; 24.455 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 23.053 ; 23.053 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 24.705 ; 24.705 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 23.471 ; 23.471 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 23.426 ; 23.426 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 24.569 ; 24.569 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 23.681 ; 23.681 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 24.094 ; 24.094 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 23.521 ; 23.521 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 23.391 ; 23.391 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 23.956 ; 23.956 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 24.189 ; 24.189 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 22.977 ; 22.977 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 22.712 ; 22.712 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 22.578 ; 22.578 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 23.078 ; 23.078 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 24.019 ; 24.019 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 24.532 ; 24.532 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 23.118 ; 23.118 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 24.168 ; 24.168 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 23.476 ; 23.476 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 24.624 ; 24.624 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 25.197 ; 25.197 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 24.550 ; 24.550 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 24.770 ; 24.770 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 25.049 ; 25.049 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 23.513 ; 23.513 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 24.007 ; 24.007 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 23.196 ; 23.196 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 25.709 ; 25.709 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 29.546 ; 29.546 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 27.709 ; 27.709 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 28.819 ; 28.819 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 28.691 ; 28.691 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 29.063 ; 29.063 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 27.925 ; 27.925 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 28.499 ; 28.499 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 27.391 ; 27.391 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 27.440 ; 27.440 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 26.732 ; 26.732 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 29.004 ; 29.004 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 27.270 ; 27.270 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 27.406 ; 27.406 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 28.032 ; 28.032 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 29.546 ; 29.546 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 27.657 ; 27.657 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 27.644 ; 27.644 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 27.496 ; 27.496 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 27.341 ; 27.341 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 27.457 ; 27.457 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 29.223 ; 29.223 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 28.345 ; 28.345 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 29.476 ; 29.476 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 27.925 ; 27.925 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 28.710 ; 28.710 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 27.594 ; 27.594 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 27.239 ; 27.239 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 28.082 ; 28.082 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 27.619 ; 27.619 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 28.230 ; 28.230 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 27.870 ; 27.870 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 27.854 ; 27.854 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 28.054 ; 28.054 ; Rise       ; clk_mem         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; outULA[*]      ; clk        ; 5.935 ; 5.935 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 7.334 ; 7.334 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 6.590 ; 6.590 ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 6.542 ; 6.542 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 5.935 ; 5.935 ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 7.291 ; 7.291 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 6.685 ; 6.685 ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 6.409 ; 6.409 ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 6.463 ; 6.463 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 6.931 ; 6.931 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 6.867 ; 6.867 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 6.567 ; 6.567 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 6.374 ; 6.374 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 7.304 ; 7.304 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 6.633 ; 6.633 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 6.539 ; 6.539 ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 6.159 ; 6.159 ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 6.626 ; 6.626 ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 6.393 ; 6.393 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 6.766 ; 6.766 ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 6.546 ; 6.546 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 6.160 ; 6.160 ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 6.165 ; 6.165 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 6.656 ; 6.656 ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 6.821 ; 6.821 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 7.423 ; 7.423 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 7.114 ; 7.114 ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 7.130 ; 7.130 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 5.996 ; 5.996 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 6.117 ; 6.117 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 6.658 ; 6.658 ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 7.396 ; 7.396 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 4.655 ; 4.655 ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 4.833 ; 4.833 ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 5.098 ; 5.098 ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 4.630 ; 4.630 ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 5.027 ; 5.027 ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 4.811 ; 4.811 ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 4.792 ; 4.792 ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 5.492 ; 5.492 ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 4.794 ; 4.794 ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 4.683 ; 4.683 ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 4.903 ; 4.903 ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 4.909 ; 4.909 ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 4.576 ; 4.576 ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 4.757 ; 4.757 ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 4.738 ; 4.738 ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 6.301 ; 6.301 ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 5.542 ; 5.542 ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 4.621 ; 4.621 ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 5.150 ; 5.150 ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 5.235 ; 5.235 ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 5.332 ; 5.332 ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 4.776 ; 4.776 ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 5.343 ; 5.343 ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 5.039 ; 5.039 ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 4.986 ; 4.986 ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 5.048 ; 5.048 ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 5.447 ; 5.447 ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 5.004 ; 5.004 ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 4.789 ; 4.789 ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 5.040 ; 5.040 ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 5.343 ; 5.343 ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 5.343 ; 5.343 ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 5.705 ; 5.705 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 6.655 ; 6.655 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 6.963 ; 6.963 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 7.136 ; 7.136 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 6.899 ; 6.899 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 6.594 ; 6.594 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 6.257 ; 6.257 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 6.381 ; 6.381 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 6.980 ; 6.980 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 6.432 ; 6.432 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 6.774 ; 6.774 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 6.172 ; 6.172 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 6.677 ; 6.677 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 6.353 ; 6.353 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 6.513 ; 6.513 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 6.301 ; 6.301 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 6.293 ; 6.293 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 6.182 ; 6.182 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 6.853 ; 6.853 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 6.764 ; 6.764 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 7.102 ; 7.102 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 6.369 ; 6.369 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 6.843 ; 6.843 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 6.622 ; 6.622 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 6.159 ; 6.159 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 6.559 ; 6.559 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 6.391 ; 6.391 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 6.585 ; 6.585 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 5.952 ; 5.952 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 6.402 ; 6.402 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 5.905 ; 5.905 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 6.433 ; 6.433 ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 6.756 ; 6.756 ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 6.608 ; 6.608 ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 6.618 ; 6.618 ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 6.433 ; 6.433 ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 6.596 ; 6.596 ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 6.603 ; 6.603 ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 6.712 ; 6.712 ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 7.034 ; 7.034 ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 6.858 ; 6.858 ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 6.784 ; 6.784 ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 6.876 ; 6.876 ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 6.680 ; 6.680 ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 6.779 ; 6.779 ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 6.897 ; 6.897 ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 6.578 ; 6.578 ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 6.741 ; 6.741 ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 6.741 ; 6.741 ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 6.591 ; 6.591 ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 6.551 ; 6.551 ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 6.568 ; 6.568 ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 6.676 ; 6.676 ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 6.961 ; 6.961 ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 6.884 ; 6.884 ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 6.614 ; 6.614 ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 6.665 ; 6.665 ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 7.097 ; 7.097 ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 6.729 ; 6.729 ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 6.869 ; 6.869 ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 7.062 ; 7.062 ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 6.827 ; 6.827 ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 7.180 ; 7.180 ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 6.814 ; 6.814 ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 6.230 ; 6.230 ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 7.157 ; 7.157 ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 6.415 ; 6.415 ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 6.578 ; 6.578 ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 7.160 ; 7.160 ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 6.628 ; 6.628 ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 7.102 ; 7.102 ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 7.164 ; 7.164 ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 6.845 ; 6.845 ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 6.428 ; 6.428 ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 7.226 ; 7.226 ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 6.659 ; 6.659 ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 6.230 ; 6.230 ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 6.822 ; 6.822 ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 6.952 ; 6.952 ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 6.321 ; 6.321 ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 6.929 ; 6.929 ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 6.767 ; 6.767 ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 7.027 ; 7.027 ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 6.429 ; 6.429 ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 6.906 ; 6.906 ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 6.918 ; 6.918 ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 7.335 ; 7.335 ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 6.694 ; 6.694 ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 7.285 ; 7.285 ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 6.950 ; 6.950 ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 6.413 ; 6.413 ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 7.329 ; 7.329 ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 7.256 ; 7.256 ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 7.202 ; 7.202 ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 6.929 ; 6.929 ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 6.946 ; 6.946 ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 6.889 ; 6.889 ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 7.845 ; 7.845 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 8.697 ; 8.697 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 7.957 ; 7.957 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 8.269 ; 8.269 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 7.850 ; 7.850 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 8.877 ; 8.877 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 8.466 ; 8.466 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 8.059 ; 8.059 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 8.623 ; 8.623 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 8.365 ; 8.365 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 8.356 ; 8.356 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 8.349 ; 8.349 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 7.936 ; 7.936 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 8.922 ; 8.922 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 8.392 ; 8.392 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 8.300 ; 8.300 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 7.954 ; 7.954 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 8.475 ; 8.475 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 8.073 ; 8.073 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 8.355 ; 8.355 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 8.455 ; 8.455 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 8.100 ; 8.100 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 8.299 ; 8.299 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 8.361 ; 8.361 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 8.629 ; 8.629 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 9.130 ; 9.130 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 8.329 ; 8.329 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 9.001 ; 9.001 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 8.755 ; 8.755 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 8.249 ; 8.249 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 8.414 ; 8.414 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 7.845 ; 7.845 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 8.876 ; 8.876 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 7.842 ; 7.842 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 8.916 ; 8.916 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 9.026 ; 9.026 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 8.136 ; 8.136 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 8.240 ; 8.240 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 8.998 ; 8.998 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 8.945 ; 8.945 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 8.097 ; 8.097 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 8.049 ; 8.049 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 8.024 ; 8.024 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 8.180 ; 8.180 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 8.367 ; 8.367 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 8.649 ; 8.649 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 8.614 ; 8.614 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 9.164 ; 9.164 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 8.404 ; 8.404 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 8.675 ; 8.675 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 8.589 ; 8.589 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 8.456 ; 8.456 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 8.358 ; 8.358 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 9.428 ; 9.428 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 8.186 ; 8.186 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 8.689 ; 8.689 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 8.609 ; 8.609 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 8.671 ; 8.671 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 8.008 ; 8.008 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 8.415 ; 8.415 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 7.905 ; 7.905 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 7.842 ; 7.842 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 8.101 ; 8.101 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 8.635 ; 8.635 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 8.355 ; 8.355 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 8.231 ; 8.231 ; Rise       ; clk_mem         ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 21121233  ; 0        ; 0        ; 0        ;
; clk_mem    ; clk      ; 307510272 ; 0        ; 0        ; 0        ;
; clk        ; clk_mem  ; 163324    ; 0        ; 0        ; 0        ;
; clk_mem    ; clk_mem  ; 2470736   ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 21121233  ; 0        ; 0        ; 0        ;
; clk_mem    ; clk      ; 307510272 ; 0        ; 0        ; 0        ;
; clk        ; clk_mem  ; 163324    ; 0        ; 0        ; 0        ;
; clk_mem    ; clk_mem  ; 2470736   ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 1     ; 1     ;
; Unconstrained Input Port Paths  ; 1024  ; 1024  ;
; Unconstrained Output Ports      ; 160   ; 160   ;
; Unconstrained Output Port Paths ; 65616 ; 65616 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jul 12 07:49:34 2019
Info: Command: quartus_sta uniciclo -c uniciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uniciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_mem clk_mem
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.418
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.418    -18017.596 clk 
    Info (332119):   -16.216      -616.377 clk_mem 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
    Info (332119):     0.955         0.000 clk_mem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -374.916 clk_mem 
    Info (332119):    -1.380     -1025.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.830
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.830     -8109.937 clk 
    Info (332119):    -7.228      -294.293 clk_mem 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
    Info (332119):     0.422         0.000 clk_mem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -374.916 clk_mem 
    Info (332119):    -1.380     -1025.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4637 megabytes
    Info: Processing ended: Fri Jul 12 07:49:36 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


