Fitter report for practica5
Tue Apr 06 17:42:12 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 06 17:42:12 2021           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; practica5                                       ;
; Top-level Entity Name              ; BancoRegistros                                  ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,177 / 18,752 ( 6 % )                          ;
;     Total combinational functions  ; 723 / 18,752 ( 4 % )                            ;
;     Dedicated logic registers      ; 992 / 18,752 ( 5 % )                            ;
; Total registers                    ; 992                                             ;
; Total pins                         ; 114 / 315 ( 36 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1835 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1835 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1832    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0sp1/SistemasDigitalesII/practica5/output_files/practica5.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,177 / 18,752 ( 6 % ) ;
;     -- Combinational with no register       ; 185                    ;
;     -- Register only                        ; 454                    ;
;     -- Combinational with a register        ; 538                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 661                    ;
;     -- 3 input functions                    ; 60                     ;
;     -- <=2 input functions                  ; 2                      ;
;     -- Register only                        ; 454                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 723                    ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers*                            ; 992 / 19,649 ( 5 % )   ;
;     -- Dedicated logic registers            ; 992 / 18,752 ( 5 % )   ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 80 / 1,172 ( 7 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 114 / 315 ( 36 % )     ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )         ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M4Ks                                        ; 0 / 52 ( 0 % )         ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 16 ( 13 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%           ;
; Peak interconnect usage (total/H/V)         ; 8% / 6% / 10%          ;
; Maximum fan-out                             ; 992                    ;
; Highest non-global fan-out                  ; 208                    ;
; Total fan-out                               ; 7044                   ;
; Average fan-out                             ; 3.49                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1177 / 18752 ( 6 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 185                  ; 0                              ;
;     -- Register only                        ; 454                  ; 0                              ;
;     -- Combinational with a register        ; 538                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 661                  ; 0                              ;
;     -- 3 input functions                    ; 60                   ; 0                              ;
;     -- <=2 input functions                  ; 2                    ; 0                              ;
;     -- Register only                        ; 454                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 723                  ; 0                              ;
;     -- arithmetic mode                      ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 992                  ; 0                              ;
;     -- Dedicated logic registers            ; 992 / 18752 ( 5 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 80 / 1172 ( 7 % )    ; 0 / 1172 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 114                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )       ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 20 ( 10 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 7044                 ; 0                              ;
;     -- Registered Connections               ; 1005                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 50                   ; 0                              ;
;     -- Output Ports                         ; 64                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; addrA[0] ; AA10  ; 8        ; 22           ; 0            ; 0           ; 194                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; addrA[1] ; AA9   ; 8        ; 18           ; 0            ; 1           ; 195                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; addrA[2] ; A8    ; 3        ; 13           ; 27           ; 3           ; 208                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; addrA[3] ; J2    ; 2        ; 0            ; 18           ; 2           ; 208                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; addrA[4] ; B11   ; 3        ; 22           ; 27           ; 0           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; addrB[0] ; L21   ; 5        ; 50           ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; addrB[1] ; L22   ; 5        ; 50           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; addrB[2] ; G3    ; 2        ; 0            ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; addrB[3] ; AB14  ; 7        ; 33           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; addrB[4] ; V4    ; 1        ; 0            ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; addrW[0] ; AA12  ; 7        ; 29           ; 0            ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; addrW[1] ; M6    ; 1        ; 0            ; 12           ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; addrW[2] ; AA13  ; 7        ; 29           ; 0            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; addrW[3] ; N1    ; 1        ; 0            ; 12           ; 2           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; addrW[4] ; P1    ; 1        ; 0            ; 11           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk      ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[0]  ; AB11  ; 8        ; 24           ; 0            ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[10] ; B13   ; 4        ; 26           ; 27           ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[11] ; B14   ; 4        ; 29           ; 27           ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[12] ; C10   ; 3        ; 18           ; 27           ; 2           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[13] ; AB10  ; 8        ; 22           ; 0            ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[14] ; AB13  ; 7        ; 29           ; 0            ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[15] ; J4    ; 2        ; 0            ; 18           ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[16] ; R7    ; 1        ; 0            ; 9            ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[17] ; H9    ; 3        ; 15           ; 27           ; 3           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[18] ; U10   ; 8        ; 13           ; 0            ; 2           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[19] ; U9    ; 8        ; 13           ; 0            ; 3           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[1]  ; V11   ; 8        ; 20           ; 0            ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[20] ; AB8   ; 8        ; 15           ; 0            ; 2           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[21] ; N3    ; 1        ; 0            ; 10           ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[22] ; J1    ; 2        ; 0            ; 18           ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[23] ; R11   ; 8        ; 20           ; 0            ; 2           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[24] ; Y10   ; 8        ; 15           ; 0            ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[25] ; AA8   ; 8        ; 15           ; 0            ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[26] ; D11   ; 3        ; 22           ; 27           ; 3           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[27] ; F10   ; 3        ; 18           ; 27           ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[28] ; F11   ; 3        ; 18           ; 27           ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[29] ; N4    ; 1        ; 0            ; 10           ; 2           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[2]  ; B10   ; 3        ; 20           ; 27           ; 2           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[30] ; AB12  ; 7        ; 29           ; 0            ; 3           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[31] ; P5    ; 1        ; 0            ; 9            ; 2           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[3]  ; E11   ; 3        ; 22           ; 27           ; 2           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[4]  ; A13   ; 4        ; 26           ; 27           ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[5]  ; A10   ; 3        ; 20           ; 27           ; 3           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[6]  ; W11   ; 8        ; 20           ; 0            ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[7]  ; T11   ; 8        ; 18           ; 0            ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[8]  ; AA11  ; 8        ; 24           ; 0            ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_in[9]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; en       ; A11   ; 3        ; 22           ; 27           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_n  ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; regA[0]  ; H3    ; 2        ; 0            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[10] ; V2    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[11] ; H12   ; 4        ; 31           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[12] ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[13] ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[14] ; R9    ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[15] ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[16] ; N2    ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[17] ; F9    ; 3        ; 11           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[18] ; Y9    ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[19] ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[1]  ; A16   ; 4        ; 33           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[20] ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[21] ; N6    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[22] ; P6    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[23] ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[24] ; W7    ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[25] ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[26] ; V9    ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[27] ; U2    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[28] ; P3    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[29] ; P8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[2]  ; K21   ; 5        ; 50           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[30] ; T1    ; 1        ; 0            ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[31] ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[3]  ; AB7   ; 8        ; 11           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[4]  ; K22   ; 5        ; 50           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[5]  ; B15   ; 4        ; 33           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[6]  ; R5    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[7]  ; H11   ; 3        ; 20           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[8]  ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regA[9]  ; F12   ; 4        ; 31           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[0]  ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[10] ; T5    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[11] ; C13   ; 4        ; 31           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[12] ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[13] ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[14] ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[15] ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[16] ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[17] ; E8    ; 3        ; 11           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[18] ; W9    ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[19] ; R12   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[1]  ; B16   ; 4        ; 33           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[20] ; H10   ; 3        ; 15           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[21] ; P2    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[22] ; R6    ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[23] ; E9    ; 3        ; 13           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[24] ; V8    ; 8        ; 9            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[25] ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[26] ; W8    ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[27] ; T2    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[28] ; R8    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[29] ; P9    ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[2]  ; L18   ; 5        ; 50           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[30] ; R2    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[31] ; D8    ; 3        ; 9            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[3]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[4]  ; L19   ; 5        ; 50           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[5]  ; A14   ; 4        ; 29           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[6]  ; U1    ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[7]  ; G11   ; 3        ; 20           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[8]  ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; regB[9]  ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 26 / 41 ( 63 % ) ; 3.3V          ; --           ;
; 2        ; 12 / 33 ( 36 % ) ; 3.3V          ; --           ;
; 3        ; 25 / 43 ( 58 % ) ; 3.3V          ; --           ;
; 4        ; 11 / 40 ( 28 % ) ; 3.3V          ; --           ;
; 5        ; 6 / 39 ( 15 % )  ; 3.3V          ; --           ;
; 6        ; 1 / 36 ( 3 % )   ; 3.3V          ; --           ;
; 7        ; 9 / 40 ( 23 % )  ; 3.3V          ; --           ;
; 8        ; 27 / 43 ( 63 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; regA[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 304        ; 3        ; addrA[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 298        ; 3        ; regA[23]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 293        ; 3        ; d_in[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 287        ; 3        ; en                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; d_in[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 279        ; 4        ; regB[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; regA[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; regB[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; d_in[25]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; addrA[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; addrA[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; d_in[8]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; addrW[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; addrW[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; regA[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; d_in[20]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; d_in[9]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; d_in[13]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; d_in[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; d_in[30]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; d_in[14]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; addrB[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; regB[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 303        ; 3        ; regB[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 297        ; 3        ; regA[20]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 292        ; 3        ; d_in[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 286        ; 3        ; addrA[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; d_in[10]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 278        ; 4        ; d_in[11]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 272        ; 4        ; regA[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 270        ; 4        ; regB[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; regA[31]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 296        ; 3        ; d_in[12]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; regB[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; regB[31]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 302        ; 3        ; regA[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; d_in[26]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; regB[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 301        ; 3        ; regB[23]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; d_in[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; regB[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 23         ; 2        ; regA[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; regA[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 295        ; 3        ; d_in[27]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 294        ; 3        ; d_in[28]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 276        ; 4        ; regA[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; addrB[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; regB[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 277        ; 4        ; regB[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; regB[15]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 25         ; 2        ; regA[15]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 27         ; 2        ; regA[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; d_in[17]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 299        ; 3        ; regB[20]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 290        ; 3        ; regA[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; regA[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; d_in[22]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 30         ; 2        ; addrA[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; d_in[15]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; regA[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 210        ; 5        ; regA[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; regB[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; regB[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L19      ; 207        ; 5        ; regB[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; addrB[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ; 206        ; 5        ; addrB[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 41         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 42         ; 1        ; reset_n                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; regB[16]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 44         ; 1        ; addrW[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; addrW[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 46         ; 1        ; regA[16]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 51         ; 1        ; d_in[21]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 52         ; 1        ; d_in[29]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; regA[21]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; addrW[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 48         ; 1        ; regB[21]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 50         ; 1        ; regA[28]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; d_in[31]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P6       ; 56         ; 1        ; regA[22]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; regA[29]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 94         ; 8        ; regB[29]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; regB[30]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; regA[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 64         ; 1        ; regB[22]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 54         ; 1        ; d_in[16]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ; 53         ; 1        ; regB[28]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R9       ; 109        ; 8        ; regA[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 108        ; 8        ; regB[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 116        ; 8        ; d_in[23]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 134        ; 7        ; regB[19]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; regA[30]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ; 60         ; 1        ; regB[27]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; regB[10]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; d_in[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 131        ; 7        ; regA[19]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; regB[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 62         ; 1        ; regA[27]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; d_in[19]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 107        ; 8        ; d_in[18]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; regB[25]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; regA[10]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; addrB[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; regB[24]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 101        ; 8        ; regA[26]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; d_in[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; regA[24]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ; 100        ; 8        ; regB[26]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W9       ; 105        ; 8        ; regB[18]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; d_in[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; regA[18]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; d_in[24]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; regA[25]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                           ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
; |BancoRegistros            ; 1177 (1177) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 114  ; 0            ; 185 (185)    ; 454 (454)         ; 538 (538)        ; |BancoRegistros     ; work         ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; addrB[0] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; addrB[1] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; addrB[2] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; addrB[3] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; addrB[4] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; regA[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; regA[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; regA[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; regA[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; regA[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; regA[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; regA[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; regA[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; regA[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; regA[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; regA[10] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[11] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[12] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[13] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[14] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[15] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[16] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[17] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[18] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[19] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[20] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[21] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[22] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[23] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[24] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[25] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[26] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[27] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[28] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[29] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[30] ; Output   ; --            ; --            ; --                    ; --  ;
; regA[31] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; regB[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; regB[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; regB[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; regB[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; regB[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; regB[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; regB[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; regB[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; regB[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; regB[10] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[11] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[12] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[13] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[14] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[15] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[16] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[17] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[18] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[19] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[20] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[21] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[22] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[23] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[24] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[25] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[26] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[27] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[28] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[29] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[30] ; Output   ; --            ; --            ; --                    ; --  ;
; regB[31] ; Output   ; --            ; --            ; --                    ; --  ;
; addrA[3] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; addrA[2] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; addrA[1] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; addrA[0] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; addrA[4] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[0]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; clk      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset_n  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; addrW[1] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; addrW[3] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; addrW[4] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; en       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; addrW[2] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; addrW[0] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[1]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[2]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[3]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[4]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[5]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[6]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[7]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[8]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[9]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[10] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[11] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[12] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[13] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[14] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[15] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; d_in[16] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; d_in[17] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[18] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[19] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[20] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[21] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; d_in[22] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; d_in[23] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[24] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[25] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[26] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[27] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[28] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[29] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; d_in[30] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[31] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------+
; Pad To Core Delay Chain Fanout                          ;
+---------------------------+-------------------+---------+
; Source Pin / Fanout       ; Pad To Core Index ; Setting ;
+---------------------------+-------------------+---------+
; addrB[0]                  ;                   ;         ;
; addrB[1]                  ;                   ;         ;
; addrB[2]                  ;                   ;         ;
; addrB[3]                  ;                   ;         ;
; addrB[4]                  ;                   ;         ;
; addrA[3]                  ;                   ;         ;
;      - Mux31~4            ; 0                 ; 6       ;
;      - Mux31~5            ; 0                 ; 6       ;
;      - Mux31~6            ; 0                 ; 6       ;
;      - Mux31~8            ; 0                 ; 6       ;
;      - Mux31~9            ; 0                 ; 6       ;
;      - Mux31~11           ; 0                 ; 6       ;
;      - Mux31~12           ; 0                 ; 6       ;
;      - Mux31~14           ; 0                 ; 6       ;
;      - Mux31~23           ; 0                 ; 6       ;
;      - Mux30~2            ; 0                 ; 6       ;
;      - Mux30~4            ; 0                 ; 6       ;
;      - Mux30~5            ; 0                 ; 6       ;
;      - Mux30~6            ; 0                 ; 6       ;
;      - Mux30~9            ; 0                 ; 6       ;
;      - Mux30~10           ; 0                 ; 6       ;
;      - Mux29~4            ; 0                 ; 6       ;
;      - Mux29~5            ; 0                 ; 6       ;
;      - Mux29~6            ; 0                 ; 6       ;
;      - Mux29~8            ; 0                 ; 6       ;
;      - Mux29~11           ; 0                 ; 6       ;
;      - Mux29~12           ; 0                 ; 6       ;
;      - Mux28~2            ; 0                 ; 6       ;
;      - Mux28~4            ; 0                 ; 6       ;
;      - Mux28~5            ; 0                 ; 6       ;
;      - Mux28~6            ; 0                 ; 6       ;
;      - Mux28~9            ; 0                 ; 6       ;
;      - Mux28~10           ; 0                 ; 6       ;
;      - Mux27~4            ; 0                 ; 6       ;
;      - Mux27~5            ; 0                 ; 6       ;
;      - Mux27~6            ; 0                 ; 6       ;
;      - Mux27~8            ; 0                 ; 6       ;
;      - Mux27~11           ; 0                 ; 6       ;
;      - Mux27~12           ; 0                 ; 6       ;
;      - Mux26~2            ; 0                 ; 6       ;
;      - Mux26~4            ; 0                 ; 6       ;
;      - Mux26~5            ; 0                 ; 6       ;
;      - Mux26~6            ; 0                 ; 6       ;
;      - Mux26~9            ; 0                 ; 6       ;
;      - Mux26~10           ; 0                 ; 6       ;
;      - Mux25~4            ; 0                 ; 6       ;
;      - Mux25~5            ; 0                 ; 6       ;
;      - Mux25~6            ; 0                 ; 6       ;
;      - Mux25~8            ; 0                 ; 6       ;
;      - Mux25~11           ; 0                 ; 6       ;
;      - Mux25~12           ; 0                 ; 6       ;
;      - Mux24~2            ; 0                 ; 6       ;
;      - Mux24~4            ; 0                 ; 6       ;
;      - Mux24~5            ; 0                 ; 6       ;
;      - Mux24~6            ; 0                 ; 6       ;
;      - Mux24~9            ; 0                 ; 6       ;
;      - Mux24~10           ; 0                 ; 6       ;
;      - Mux23~4            ; 0                 ; 6       ;
;      - Mux23~5            ; 0                 ; 6       ;
;      - Mux23~6            ; 0                 ; 6       ;
;      - Mux23~8            ; 0                 ; 6       ;
;      - Mux23~11           ; 0                 ; 6       ;
;      - Mux23~12           ; 0                 ; 6       ;
;      - Mux22~2            ; 0                 ; 6       ;
;      - Mux22~4            ; 0                 ; 6       ;
;      - Mux22~5            ; 0                 ; 6       ;
;      - Mux22~6            ; 0                 ; 6       ;
;      - Mux22~9            ; 0                 ; 6       ;
;      - Mux22~10           ; 0                 ; 6       ;
;      - Mux21~4            ; 0                 ; 6       ;
;      - Mux21~5            ; 0                 ; 6       ;
;      - Mux21~6            ; 0                 ; 6       ;
;      - Mux21~8            ; 0                 ; 6       ;
;      - Mux21~11           ; 0                 ; 6       ;
;      - Mux21~12           ; 0                 ; 6       ;
;      - Mux20~2            ; 0                 ; 6       ;
;      - Mux20~4            ; 0                 ; 6       ;
;      - Mux20~5            ; 0                 ; 6       ;
;      - Mux20~6            ; 0                 ; 6       ;
;      - Mux20~9            ; 0                 ; 6       ;
;      - Mux20~10           ; 0                 ; 6       ;
;      - Mux19~4            ; 0                 ; 6       ;
;      - Mux19~5            ; 0                 ; 6       ;
;      - Mux19~6            ; 0                 ; 6       ;
;      - Mux19~8            ; 0                 ; 6       ;
;      - Mux19~11           ; 0                 ; 6       ;
;      - Mux19~12           ; 0                 ; 6       ;
;      - Mux18~2            ; 0                 ; 6       ;
;      - Mux18~4            ; 0                 ; 6       ;
;      - Mux18~5            ; 0                 ; 6       ;
;      - Mux18~6            ; 0                 ; 6       ;
;      - Mux18~9            ; 0                 ; 6       ;
;      - Mux18~10           ; 0                 ; 6       ;
;      - Mux17~4            ; 0                 ; 6       ;
;      - Mux17~5            ; 0                 ; 6       ;
;      - Mux17~6            ; 0                 ; 6       ;
;      - Mux17~8            ; 0                 ; 6       ;
;      - Mux17~11           ; 0                 ; 6       ;
;      - Mux17~12           ; 0                 ; 6       ;
;      - Mux16~2            ; 0                 ; 6       ;
;      - Mux16~4            ; 0                 ; 6       ;
;      - Mux16~5            ; 0                 ; 6       ;
;      - Mux16~6            ; 0                 ; 6       ;
;      - Mux16~9            ; 0                 ; 6       ;
;      - Mux16~10           ; 0                 ; 6       ;
;      - Mux15~4            ; 0                 ; 6       ;
;      - Mux15~5            ; 0                 ; 6       ;
;      - Mux15~6            ; 0                 ; 6       ;
;      - Mux15~8            ; 0                 ; 6       ;
;      - Mux15~11           ; 0                 ; 6       ;
;      - Mux15~12           ; 0                 ; 6       ;
;      - Mux14~2            ; 0                 ; 6       ;
;      - Mux14~4            ; 0                 ; 6       ;
;      - Mux14~5            ; 0                 ; 6       ;
;      - Mux14~6            ; 0                 ; 6       ;
;      - Mux14~9            ; 0                 ; 6       ;
;      - Mux14~10           ; 0                 ; 6       ;
;      - Mux13~4            ; 0                 ; 6       ;
;      - Mux13~5            ; 0                 ; 6       ;
;      - Mux13~6            ; 0                 ; 6       ;
;      - Mux13~8            ; 0                 ; 6       ;
;      - Mux13~11           ; 0                 ; 6       ;
;      - Mux13~12           ; 0                 ; 6       ;
;      - Mux12~2            ; 0                 ; 6       ;
;      - Mux12~4            ; 0                 ; 6       ;
;      - Mux12~5            ; 0                 ; 6       ;
;      - Mux12~6            ; 0                 ; 6       ;
;      - Mux12~9            ; 0                 ; 6       ;
;      - Mux12~10           ; 0                 ; 6       ;
;      - Mux11~4            ; 0                 ; 6       ;
;      - Mux11~5            ; 0                 ; 6       ;
;      - Mux11~6            ; 0                 ; 6       ;
;      - Mux11~8            ; 0                 ; 6       ;
;      - Mux11~11           ; 0                 ; 6       ;
;      - Mux11~12           ; 0                 ; 6       ;
;      - Mux10~2            ; 0                 ; 6       ;
;      - Mux10~4            ; 0                 ; 6       ;
;      - Mux10~5            ; 0                 ; 6       ;
;      - Mux10~6            ; 0                 ; 6       ;
;      - Mux10~9            ; 0                 ; 6       ;
;      - Mux10~10           ; 0                 ; 6       ;
;      - Mux9~4             ; 0                 ; 6       ;
;      - Mux9~5             ; 0                 ; 6       ;
;      - Mux9~6             ; 0                 ; 6       ;
;      - Mux9~8             ; 0                 ; 6       ;
;      - Mux9~11            ; 0                 ; 6       ;
;      - Mux9~12            ; 0                 ; 6       ;
;      - Mux8~2             ; 0                 ; 6       ;
;      - Mux8~4             ; 0                 ; 6       ;
;      - Mux8~5             ; 0                 ; 6       ;
;      - Mux8~6             ; 0                 ; 6       ;
;      - Mux8~9             ; 0                 ; 6       ;
;      - Mux8~10            ; 0                 ; 6       ;
;      - Mux7~4             ; 0                 ; 6       ;
;      - Mux7~5             ; 0                 ; 6       ;
;      - Mux7~6             ; 0                 ; 6       ;
;      - Mux7~8             ; 0                 ; 6       ;
;      - Mux7~11            ; 0                 ; 6       ;
;      - Mux7~12            ; 0                 ; 6       ;
;      - Mux6~2             ; 0                 ; 6       ;
;      - Mux6~4             ; 0                 ; 6       ;
;      - Mux6~5             ; 0                 ; 6       ;
;      - Mux6~6             ; 0                 ; 6       ;
;      - Mux6~9             ; 0                 ; 6       ;
;      - Mux6~10            ; 0                 ; 6       ;
;      - Mux5~0             ; 0                 ; 6       ;
;      - Mux5~1             ; 0                 ; 6       ;
;      - Mux5~2             ; 0                 ; 6       ;
;      - Mux5~4             ; 0                 ; 6       ;
;      - Mux5~7             ; 0                 ; 6       ;
;      - Mux5~8             ; 0                 ; 6       ;
;      - Mux4~2             ; 0                 ; 6       ;
;      - Mux4~4             ; 0                 ; 6       ;
;      - Mux4~5             ; 0                 ; 6       ;
;      - Mux4~6             ; 0                 ; 6       ;
;      - Mux4~9             ; 0                 ; 6       ;
;      - Mux4~10            ; 0                 ; 6       ;
;      - Mux3~0             ; 0                 ; 6       ;
;      - Mux3~1             ; 0                 ; 6       ;
;      - Mux3~2             ; 0                 ; 6       ;
;      - Mux3~4             ; 0                 ; 6       ;
;      - Mux3~7             ; 0                 ; 6       ;
;      - Mux3~8             ; 0                 ; 6       ;
;      - Mux2~2             ; 0                 ; 6       ;
;      - Mux2~4             ; 0                 ; 6       ;
;      - Mux2~5             ; 0                 ; 6       ;
;      - Mux2~6             ; 0                 ; 6       ;
;      - Mux2~9             ; 0                 ; 6       ;
;      - Mux2~10            ; 0                 ; 6       ;
;      - Mux1~0             ; 0                 ; 6       ;
;      - Mux1~1             ; 0                 ; 6       ;
;      - Mux1~2             ; 0                 ; 6       ;
;      - Mux1~4             ; 0                 ; 6       ;
;      - Mux1~7             ; 0                 ; 6       ;
;      - Mux1~8             ; 0                 ; 6       ;
;      - Mux0~2             ; 0                 ; 6       ;
;      - Mux0~4             ; 0                 ; 6       ;
;      - Mux0~5             ; 0                 ; 6       ;
;      - Mux0~6             ; 0                 ; 6       ;
;      - Mux0~9             ; 0                 ; 6       ;
;      - Mux0~10            ; 0                 ; 6       ;
;      - Mux31~31           ; 0                 ; 6       ;
;      - Mux29~26           ; 0                 ; 6       ;
;      - Mux27~26           ; 0                 ; 6       ;
;      - Mux25~26           ; 0                 ; 6       ;
;      - Mux23~26           ; 0                 ; 6       ;
;      - Mux21~26           ; 0                 ; 6       ;
;      - Mux19~26           ; 0                 ; 6       ;
;      - Mux17~26           ; 0                 ; 6       ;
;      - Mux15~26           ; 0                 ; 6       ;
;      - Mux13~26           ; 0                 ; 6       ;
;      - Mux11~26           ; 0                 ; 6       ;
;      - Mux9~26            ; 0                 ; 6       ;
;      - Mux7~26            ; 0                 ; 6       ;
; addrA[2]                  ;                   ;         ;
;      - Mux31~4            ; 0                 ; 6       ;
;      - Mux31~6            ; 0                 ; 6       ;
;      - Mux31~7            ; 0                 ; 6       ;
;      - Mux31~8            ; 0                 ; 6       ;
;      - Mux31~11           ; 0                 ; 6       ;
;      - Mux31~14           ; 0                 ; 6       ;
;      - Mux31~15           ; 0                 ; 6       ;
;      - Mux31~16           ; 0                 ; 6       ;
;      - Mux31~18           ; 0                 ; 6       ;
;      - Mux30~2            ; 0                 ; 6       ;
;      - Mux30~3            ; 0                 ; 6       ;
;      - Mux30~4            ; 0                 ; 6       ;
;      - Mux30~6            ; 0                 ; 6       ;
;      - Mux30~7            ; 0                 ; 6       ;
;      - Mux30~9            ; 0                 ; 6       ;
;      - Mux29~4            ; 0                 ; 6       ;
;      - Mux29~6            ; 0                 ; 6       ;
;      - Mux29~7            ; 0                 ; 6       ;
;      - Mux29~8            ; 0                 ; 6       ;
;      - Mux29~9            ; 0                 ; 6       ;
;      - Mux29~11           ; 0                 ; 6       ;
;      - Mux28~2            ; 0                 ; 6       ;
;      - Mux28~3            ; 0                 ; 6       ;
;      - Mux28~4            ; 0                 ; 6       ;
;      - Mux28~6            ; 0                 ; 6       ;
;      - Mux28~7            ; 0                 ; 6       ;
;      - Mux28~9            ; 0                 ; 6       ;
;      - Mux27~4            ; 0                 ; 6       ;
;      - Mux27~6            ; 0                 ; 6       ;
;      - Mux27~7            ; 0                 ; 6       ;
;      - Mux27~8            ; 0                 ; 6       ;
;      - Mux27~9            ; 0                 ; 6       ;
;      - Mux27~11           ; 0                 ; 6       ;
;      - Mux26~2            ; 0                 ; 6       ;
;      - Mux26~3            ; 0                 ; 6       ;
;      - Mux26~4            ; 0                 ; 6       ;
;      - Mux26~6            ; 0                 ; 6       ;
;      - Mux26~7            ; 0                 ; 6       ;
;      - Mux26~9            ; 0                 ; 6       ;
;      - Mux25~4            ; 0                 ; 6       ;
;      - Mux25~6            ; 0                 ; 6       ;
;      - Mux25~7            ; 0                 ; 6       ;
;      - Mux25~8            ; 0                 ; 6       ;
;      - Mux25~9            ; 0                 ; 6       ;
;      - Mux25~11           ; 0                 ; 6       ;
;      - Mux24~2            ; 0                 ; 6       ;
;      - Mux24~3            ; 0                 ; 6       ;
;      - Mux24~4            ; 0                 ; 6       ;
;      - Mux24~6            ; 0                 ; 6       ;
;      - Mux24~7            ; 0                 ; 6       ;
;      - Mux24~9            ; 0                 ; 6       ;
;      - Mux23~4            ; 0                 ; 6       ;
;      - Mux23~6            ; 0                 ; 6       ;
;      - Mux23~7            ; 0                 ; 6       ;
;      - Mux23~8            ; 0                 ; 6       ;
;      - Mux23~9            ; 0                 ; 6       ;
;      - Mux23~11           ; 0                 ; 6       ;
;      - Mux22~2            ; 0                 ; 6       ;
;      - Mux22~3            ; 0                 ; 6       ;
;      - Mux22~4            ; 0                 ; 6       ;
;      - Mux22~6            ; 0                 ; 6       ;
;      - Mux22~7            ; 0                 ; 6       ;
;      - Mux22~9            ; 0                 ; 6       ;
;      - Mux21~4            ; 0                 ; 6       ;
;      - Mux21~6            ; 0                 ; 6       ;
;      - Mux21~7            ; 0                 ; 6       ;
;      - Mux21~8            ; 0                 ; 6       ;
;      - Mux21~9            ; 0                 ; 6       ;
;      - Mux21~11           ; 0                 ; 6       ;
;      - Mux20~2            ; 0                 ; 6       ;
;      - Mux20~3            ; 0                 ; 6       ;
;      - Mux20~4            ; 0                 ; 6       ;
;      - Mux20~6            ; 0                 ; 6       ;
;      - Mux20~7            ; 0                 ; 6       ;
;      - Mux20~9            ; 0                 ; 6       ;
;      - Mux19~4            ; 0                 ; 6       ;
;      - Mux19~6            ; 0                 ; 6       ;
;      - Mux19~7            ; 0                 ; 6       ;
;      - Mux19~8            ; 0                 ; 6       ;
;      - Mux19~9            ; 0                 ; 6       ;
;      - Mux19~11           ; 0                 ; 6       ;
;      - Mux18~2            ; 0                 ; 6       ;
;      - Mux18~3            ; 0                 ; 6       ;
;      - Mux18~4            ; 0                 ; 6       ;
;      - Mux18~6            ; 0                 ; 6       ;
;      - Mux18~7            ; 0                 ; 6       ;
;      - Mux18~9            ; 0                 ; 6       ;
;      - Mux17~4            ; 0                 ; 6       ;
;      - Mux17~6            ; 0                 ; 6       ;
;      - Mux17~7            ; 0                 ; 6       ;
;      - Mux17~8            ; 0                 ; 6       ;
;      - Mux17~9            ; 0                 ; 6       ;
;      - Mux17~11           ; 0                 ; 6       ;
;      - Mux16~2            ; 0                 ; 6       ;
;      - Mux16~3            ; 0                 ; 6       ;
;      - Mux16~4            ; 0                 ; 6       ;
;      - Mux16~6            ; 0                 ; 6       ;
;      - Mux16~7            ; 0                 ; 6       ;
;      - Mux16~9            ; 0                 ; 6       ;
;      - Mux15~4            ; 0                 ; 6       ;
;      - Mux15~6            ; 0                 ; 6       ;
;      - Mux15~7            ; 0                 ; 6       ;
;      - Mux15~8            ; 0                 ; 6       ;
;      - Mux15~9            ; 0                 ; 6       ;
;      - Mux15~11           ; 0                 ; 6       ;
;      - Mux14~2            ; 0                 ; 6       ;
;      - Mux14~3            ; 0                 ; 6       ;
;      - Mux14~4            ; 0                 ; 6       ;
;      - Mux14~6            ; 0                 ; 6       ;
;      - Mux14~7            ; 0                 ; 6       ;
;      - Mux14~9            ; 0                 ; 6       ;
;      - Mux13~4            ; 0                 ; 6       ;
;      - Mux13~6            ; 0                 ; 6       ;
;      - Mux13~7            ; 0                 ; 6       ;
;      - Mux13~8            ; 0                 ; 6       ;
;      - Mux13~9            ; 0                 ; 6       ;
;      - Mux13~11           ; 0                 ; 6       ;
;      - Mux12~2            ; 0                 ; 6       ;
;      - Mux12~3            ; 0                 ; 6       ;
;      - Mux12~4            ; 0                 ; 6       ;
;      - Mux12~6            ; 0                 ; 6       ;
;      - Mux12~7            ; 0                 ; 6       ;
;      - Mux12~9            ; 0                 ; 6       ;
;      - Mux11~4            ; 0                 ; 6       ;
;      - Mux11~6            ; 0                 ; 6       ;
;      - Mux11~7            ; 0                 ; 6       ;
;      - Mux11~8            ; 0                 ; 6       ;
;      - Mux11~9            ; 0                 ; 6       ;
;      - Mux11~11           ; 0                 ; 6       ;
;      - Mux10~2            ; 0                 ; 6       ;
;      - Mux10~3            ; 0                 ; 6       ;
;      - Mux10~4            ; 0                 ; 6       ;
;      - Mux10~6            ; 0                 ; 6       ;
;      - Mux10~7            ; 0                 ; 6       ;
;      - Mux10~9            ; 0                 ; 6       ;
;      - Mux9~4             ; 0                 ; 6       ;
;      - Mux9~6             ; 0                 ; 6       ;
;      - Mux9~7             ; 0                 ; 6       ;
;      - Mux9~8             ; 0                 ; 6       ;
;      - Mux9~9             ; 0                 ; 6       ;
;      - Mux9~11            ; 0                 ; 6       ;
;      - Mux8~2             ; 0                 ; 6       ;
;      - Mux8~3             ; 0                 ; 6       ;
;      - Mux8~4             ; 0                 ; 6       ;
;      - Mux8~6             ; 0                 ; 6       ;
;      - Mux8~7             ; 0                 ; 6       ;
;      - Mux8~9             ; 0                 ; 6       ;
;      - Mux7~4             ; 0                 ; 6       ;
;      - Mux7~6             ; 0                 ; 6       ;
;      - Mux7~7             ; 0                 ; 6       ;
;      - Mux7~8             ; 0                 ; 6       ;
;      - Mux7~9             ; 0                 ; 6       ;
;      - Mux7~11            ; 0                 ; 6       ;
;      - Mux6~2             ; 0                 ; 6       ;
;      - Mux6~3             ; 0                 ; 6       ;
;      - Mux6~4             ; 0                 ; 6       ;
;      - Mux6~6             ; 0                 ; 6       ;
;      - Mux6~7             ; 0                 ; 6       ;
;      - Mux6~9             ; 0                 ; 6       ;
;      - Mux5~0             ; 0                 ; 6       ;
;      - Mux5~2             ; 0                 ; 6       ;
;      - Mux5~3             ; 0                 ; 6       ;
;      - Mux5~4             ; 0                 ; 6       ;
;      - Mux5~5             ; 0                 ; 6       ;
;      - Mux5~7             ; 0                 ; 6       ;
;      - Mux4~2             ; 0                 ; 6       ;
;      - Mux4~3             ; 0                 ; 6       ;
;      - Mux4~4             ; 0                 ; 6       ;
;      - Mux4~6             ; 0                 ; 6       ;
;      - Mux4~7             ; 0                 ; 6       ;
;      - Mux4~9             ; 0                 ; 6       ;
;      - Mux3~0             ; 0                 ; 6       ;
;      - Mux3~2             ; 0                 ; 6       ;
;      - Mux3~3             ; 0                 ; 6       ;
;      - Mux3~4             ; 0                 ; 6       ;
;      - Mux3~5             ; 0                 ; 6       ;
;      - Mux3~7             ; 0                 ; 6       ;
;      - Mux2~2             ; 0                 ; 6       ;
;      - Mux2~3             ; 0                 ; 6       ;
;      - Mux2~4             ; 0                 ; 6       ;
;      - Mux2~6             ; 0                 ; 6       ;
;      - Mux2~7             ; 0                 ; 6       ;
;      - Mux2~9             ; 0                 ; 6       ;
;      - Mux1~0             ; 0                 ; 6       ;
;      - Mux1~2             ; 0                 ; 6       ;
;      - Mux1~3             ; 0                 ; 6       ;
;      - Mux1~4             ; 0                 ; 6       ;
;      - Mux1~5             ; 0                 ; 6       ;
;      - Mux1~7             ; 0                 ; 6       ;
;      - Mux0~2             ; 0                 ; 6       ;
;      - Mux0~3             ; 0                 ; 6       ;
;      - Mux0~4             ; 0                 ; 6       ;
;      - Mux0~6             ; 0                 ; 6       ;
;      - Mux0~7             ; 0                 ; 6       ;
;      - Mux0~9             ; 0                 ; 6       ;
;      - Mux31~31           ; 0                 ; 6       ;
;      - Mux29~26           ; 0                 ; 6       ;
;      - Mux27~26           ; 0                 ; 6       ;
;      - Mux25~26           ; 0                 ; 6       ;
;      - Mux23~26           ; 0                 ; 6       ;
;      - Mux21~26           ; 0                 ; 6       ;
;      - Mux19~26           ; 0                 ; 6       ;
;      - Mux17~26           ; 0                 ; 6       ;
;      - Mux15~26           ; 0                 ; 6       ;
;      - Mux13~26           ; 0                 ; 6       ;
;      - Mux11~26           ; 0                 ; 6       ;
;      - Mux9~26            ; 0                 ; 6       ;
;      - Mux7~26            ; 0                 ; 6       ;
; addrA[1]                  ;                   ;         ;
;      - Mux31~10           ; 1                 ; 6       ;
;      - Mux31~13           ; 1                 ; 6       ;
;      - Mux31~15           ; 1                 ; 6       ;
;      - Mux31~16           ; 1                 ; 6       ;
;      - Mux31~18           ; 1                 ; 6       ;
;      - Mux31~19           ; 1                 ; 6       ;
;      - Mux31~21           ; 1                 ; 6       ;
;      - Mux31~24           ; 1                 ; 6       ;
;      - Mux31~28           ; 1                 ; 6       ;
;      - Mux31~29           ; 1                 ; 6       ;
;      - Mux30~0            ; 1                 ; 6       ;
;      - Mux30~1            ; 1                 ; 6       ;
;      - Mux30~8            ; 1                 ; 6       ;
;      - Mux30~12           ; 1                 ; 6       ;
;      - Mux30~17           ; 1                 ; 6       ;
;      - Mux29~10           ; 1                 ; 6       ;
;      - Mux29~13           ; 1                 ; 6       ;
;      - Mux29~15           ; 1                 ; 6       ;
;      - Mux29~17           ; 1                 ; 6       ;
;      - Mux29~19           ; 1                 ; 6       ;
;      - Mux29~23           ; 1                 ; 6       ;
;      - Mux29~24           ; 1                 ; 6       ;
;      - Mux28~0            ; 1                 ; 6       ;
;      - Mux28~1            ; 1                 ; 6       ;
;      - Mux28~8            ; 1                 ; 6       ;
;      - Mux28~12           ; 1                 ; 6       ;
;      - Mux28~17           ; 1                 ; 6       ;
;      - Mux27~10           ; 1                 ; 6       ;
;      - Mux27~13           ; 1                 ; 6       ;
;      - Mux27~15           ; 1                 ; 6       ;
;      - Mux27~17           ; 1                 ; 6       ;
;      - Mux27~19           ; 1                 ; 6       ;
;      - Mux27~23           ; 1                 ; 6       ;
;      - Mux27~24           ; 1                 ; 6       ;
;      - Mux26~0            ; 1                 ; 6       ;
;      - Mux26~1            ; 1                 ; 6       ;
;      - Mux26~8            ; 1                 ; 6       ;
;      - Mux26~12           ; 1                 ; 6       ;
;      - Mux26~17           ; 1                 ; 6       ;
;      - Mux25~10           ; 1                 ; 6       ;
;      - Mux25~13           ; 1                 ; 6       ;
;      - Mux25~15           ; 1                 ; 6       ;
;      - Mux25~17           ; 1                 ; 6       ;
;      - Mux25~19           ; 1                 ; 6       ;
;      - Mux25~23           ; 1                 ; 6       ;
;      - Mux25~24           ; 1                 ; 6       ;
;      - Mux24~0            ; 1                 ; 6       ;
;      - Mux24~1            ; 1                 ; 6       ;
;      - Mux24~8            ; 1                 ; 6       ;
;      - Mux24~12           ; 1                 ; 6       ;
;      - Mux24~17           ; 1                 ; 6       ;
;      - Mux23~10           ; 1                 ; 6       ;
;      - Mux23~13           ; 1                 ; 6       ;
;      - Mux23~15           ; 1                 ; 6       ;
;      - Mux23~17           ; 1                 ; 6       ;
;      - Mux23~19           ; 1                 ; 6       ;
;      - Mux23~23           ; 1                 ; 6       ;
;      - Mux23~24           ; 1                 ; 6       ;
;      - Mux22~0            ; 1                 ; 6       ;
;      - Mux22~1            ; 1                 ; 6       ;
;      - Mux22~8            ; 1                 ; 6       ;
;      - Mux22~12           ; 1                 ; 6       ;
;      - Mux22~17           ; 1                 ; 6       ;
;      - Mux21~10           ; 1                 ; 6       ;
;      - Mux21~13           ; 1                 ; 6       ;
;      - Mux21~15           ; 1                 ; 6       ;
;      - Mux21~17           ; 1                 ; 6       ;
;      - Mux21~19           ; 1                 ; 6       ;
;      - Mux21~23           ; 1                 ; 6       ;
;      - Mux21~24           ; 1                 ; 6       ;
;      - Mux20~0            ; 1                 ; 6       ;
;      - Mux20~1            ; 1                 ; 6       ;
;      - Mux20~8            ; 1                 ; 6       ;
;      - Mux20~12           ; 1                 ; 6       ;
;      - Mux20~17           ; 1                 ; 6       ;
;      - Mux19~10           ; 1                 ; 6       ;
;      - Mux19~13           ; 1                 ; 6       ;
;      - Mux19~15           ; 1                 ; 6       ;
;      - Mux19~17           ; 1                 ; 6       ;
;      - Mux19~19           ; 1                 ; 6       ;
;      - Mux19~23           ; 1                 ; 6       ;
;      - Mux19~24           ; 1                 ; 6       ;
;      - Mux18~0            ; 1                 ; 6       ;
;      - Mux18~1            ; 1                 ; 6       ;
;      - Mux18~8            ; 1                 ; 6       ;
;      - Mux18~12           ; 1                 ; 6       ;
;      - Mux18~17           ; 1                 ; 6       ;
;      - Mux17~10           ; 1                 ; 6       ;
;      - Mux17~13           ; 1                 ; 6       ;
;      - Mux17~15           ; 1                 ; 6       ;
;      - Mux17~17           ; 1                 ; 6       ;
;      - Mux17~19           ; 1                 ; 6       ;
;      - Mux17~23           ; 1                 ; 6       ;
;      - Mux17~24           ; 1                 ; 6       ;
;      - Mux16~0            ; 1                 ; 6       ;
;      - Mux16~1            ; 1                 ; 6       ;
;      - Mux16~8            ; 1                 ; 6       ;
;      - Mux16~12           ; 1                 ; 6       ;
;      - Mux16~17           ; 1                 ; 6       ;
;      - Mux15~10           ; 1                 ; 6       ;
;      - Mux15~13           ; 1                 ; 6       ;
;      - Mux15~15           ; 1                 ; 6       ;
;      - Mux15~17           ; 1                 ; 6       ;
;      - Mux15~19           ; 1                 ; 6       ;
;      - Mux15~23           ; 1                 ; 6       ;
;      - Mux15~24           ; 1                 ; 6       ;
;      - Mux14~0            ; 1                 ; 6       ;
;      - Mux14~1            ; 1                 ; 6       ;
;      - Mux14~8            ; 1                 ; 6       ;
;      - Mux14~12           ; 1                 ; 6       ;
;      - Mux14~17           ; 1                 ; 6       ;
;      - Mux13~10           ; 1                 ; 6       ;
;      - Mux13~13           ; 1                 ; 6       ;
;      - Mux13~15           ; 1                 ; 6       ;
;      - Mux13~17           ; 1                 ; 6       ;
;      - Mux13~19           ; 1                 ; 6       ;
;      - Mux13~23           ; 1                 ; 6       ;
;      - Mux13~24           ; 1                 ; 6       ;
;      - Mux12~0            ; 1                 ; 6       ;
;      - Mux12~1            ; 1                 ; 6       ;
;      - Mux12~8            ; 1                 ; 6       ;
;      - Mux12~12           ; 1                 ; 6       ;
;      - Mux12~17           ; 1                 ; 6       ;
;      - Mux11~10           ; 1                 ; 6       ;
;      - Mux11~13           ; 1                 ; 6       ;
;      - Mux11~15           ; 1                 ; 6       ;
;      - Mux11~17           ; 1                 ; 6       ;
;      - Mux11~19           ; 1                 ; 6       ;
;      - Mux11~23           ; 1                 ; 6       ;
;      - Mux11~24           ; 1                 ; 6       ;
;      - Mux10~0            ; 1                 ; 6       ;
;      - Mux10~1            ; 1                 ; 6       ;
;      - Mux10~8            ; 1                 ; 6       ;
;      - Mux10~12           ; 1                 ; 6       ;
;      - Mux10~17           ; 1                 ; 6       ;
;      - Mux9~10            ; 1                 ; 6       ;
;      - Mux9~13            ; 1                 ; 6       ;
;      - Mux9~15            ; 1                 ; 6       ;
;      - Mux9~17            ; 1                 ; 6       ;
;      - Mux9~19            ; 1                 ; 6       ;
;      - Mux9~23            ; 1                 ; 6       ;
;      - Mux9~24            ; 1                 ; 6       ;
;      - Mux8~0             ; 1                 ; 6       ;
;      - Mux8~1             ; 1                 ; 6       ;
;      - Mux8~8             ; 1                 ; 6       ;
;      - Mux8~12            ; 1                 ; 6       ;
;      - Mux8~17            ; 1                 ; 6       ;
;      - Mux7~10            ; 1                 ; 6       ;
;      - Mux7~13            ; 1                 ; 6       ;
;      - Mux7~15            ; 1                 ; 6       ;
;      - Mux7~17            ; 1                 ; 6       ;
;      - Mux7~19            ; 1                 ; 6       ;
;      - Mux7~23            ; 1                 ; 6       ;
;      - Mux7~24            ; 1                 ; 6       ;
;      - Mux6~0             ; 1                 ; 6       ;
;      - Mux6~1             ; 1                 ; 6       ;
;      - Mux6~8             ; 1                 ; 6       ;
;      - Mux6~12            ; 1                 ; 6       ;
;      - Mux6~17            ; 1                 ; 6       ;
;      - Mux5~6             ; 1                 ; 6       ;
;      - Mux5~9             ; 1                 ; 6       ;
;      - Mux5~10            ; 1                 ; 6       ;
;      - Mux5~12            ; 1                 ; 6       ;
;      - Mux5~13            ; 1                 ; 6       ;
;      - Mux5~17            ; 1                 ; 6       ;
;      - Mux5~18            ; 1                 ; 6       ;
;      - Mux4~0             ; 1                 ; 6       ;
;      - Mux4~1             ; 1                 ; 6       ;
;      - Mux4~8             ; 1                 ; 6       ;
;      - Mux4~12            ; 1                 ; 6       ;
;      - Mux4~17            ; 1                 ; 6       ;
;      - Mux3~6             ; 1                 ; 6       ;
;      - Mux3~9             ; 1                 ; 6       ;
;      - Mux3~10            ; 1                 ; 6       ;
;      - Mux3~12            ; 1                 ; 6       ;
;      - Mux3~13            ; 1                 ; 6       ;
;      - Mux3~17            ; 1                 ; 6       ;
;      - Mux3~18            ; 1                 ; 6       ;
;      - Mux2~0             ; 1                 ; 6       ;
;      - Mux2~1             ; 1                 ; 6       ;
;      - Mux2~8             ; 1                 ; 6       ;
;      - Mux2~12            ; 1                 ; 6       ;
;      - Mux2~17            ; 1                 ; 6       ;
;      - Mux1~6             ; 1                 ; 6       ;
;      - Mux1~9             ; 1                 ; 6       ;
;      - Mux1~10            ; 1                 ; 6       ;
;      - Mux1~12            ; 1                 ; 6       ;
;      - Mux1~13            ; 1                 ; 6       ;
;      - Mux1~17            ; 1                 ; 6       ;
;      - Mux1~18            ; 1                 ; 6       ;
;      - Mux0~0             ; 1                 ; 6       ;
;      - Mux0~1             ; 1                 ; 6       ;
;      - Mux0~8             ; 1                 ; 6       ;
;      - Mux0~12            ; 1                 ; 6       ;
;      - Mux0~17            ; 1                 ; 6       ;
; addrA[0]                  ;                   ;         ;
;      - Mux31~10           ; 0                 ; 6       ;
;      - Mux31~15           ; 0                 ; 6       ;
;      - Mux31~16           ; 0                 ; 6       ;
;      - Mux31~19           ; 0                 ; 6       ;
;      - Mux31~24           ; 0                 ; 6       ;
;      - Mux31~25           ; 0                 ; 6       ;
;      - Mux31~28           ; 0                 ; 6       ;
;      - Mux30~0            ; 0                 ; 6       ;
;      - Mux30~8            ; 0                 ; 6       ;
;      - Mux30~11           ; 0                 ; 6       ;
;      - Mux30~12           ; 0                 ; 6       ;
;      - Mux30~13           ; 0                 ; 6       ;
;      - Mux30~17           ; 0                 ; 6       ;
;      - Mux30~18           ; 0                 ; 6       ;
;      - Mux29~10           ; 0                 ; 6       ;
;      - Mux29~15           ; 0                 ; 6       ;
;      - Mux29~19           ; 0                 ; 6       ;
;      - Mux29~20           ; 0                 ; 6       ;
;      - Mux29~23           ; 0                 ; 6       ;
;      - Mux28~0            ; 0                 ; 6       ;
;      - Mux28~8            ; 0                 ; 6       ;
;      - Mux28~11           ; 0                 ; 6       ;
;      - Mux28~12           ; 0                 ; 6       ;
;      - Mux28~13           ; 0                 ; 6       ;
;      - Mux28~17           ; 0                 ; 6       ;
;      - Mux28~18           ; 0                 ; 6       ;
;      - Mux27~10           ; 0                 ; 6       ;
;      - Mux27~15           ; 0                 ; 6       ;
;      - Mux27~19           ; 0                 ; 6       ;
;      - Mux27~20           ; 0                 ; 6       ;
;      - Mux27~23           ; 0                 ; 6       ;
;      - Mux26~0            ; 0                 ; 6       ;
;      - Mux26~8            ; 0                 ; 6       ;
;      - Mux26~11           ; 0                 ; 6       ;
;      - Mux26~12           ; 0                 ; 6       ;
;      - Mux26~13           ; 0                 ; 6       ;
;      - Mux26~17           ; 0                 ; 6       ;
;      - Mux26~18           ; 0                 ; 6       ;
;      - Mux25~10           ; 0                 ; 6       ;
;      - Mux25~15           ; 0                 ; 6       ;
;      - Mux25~19           ; 0                 ; 6       ;
;      - Mux25~20           ; 0                 ; 6       ;
;      - Mux25~23           ; 0                 ; 6       ;
;      - Mux24~0            ; 0                 ; 6       ;
;      - Mux24~8            ; 0                 ; 6       ;
;      - Mux24~11           ; 0                 ; 6       ;
;      - Mux24~12           ; 0                 ; 6       ;
;      - Mux24~13           ; 0                 ; 6       ;
;      - Mux24~17           ; 0                 ; 6       ;
;      - Mux24~18           ; 0                 ; 6       ;
;      - Mux23~10           ; 0                 ; 6       ;
;      - Mux23~15           ; 0                 ; 6       ;
;      - Mux23~19           ; 0                 ; 6       ;
;      - Mux23~20           ; 0                 ; 6       ;
;      - Mux23~23           ; 0                 ; 6       ;
;      - Mux22~0            ; 0                 ; 6       ;
;      - Mux22~8            ; 0                 ; 6       ;
;      - Mux22~11           ; 0                 ; 6       ;
;      - Mux22~12           ; 0                 ; 6       ;
;      - Mux22~13           ; 0                 ; 6       ;
;      - Mux22~17           ; 0                 ; 6       ;
;      - Mux22~18           ; 0                 ; 6       ;
;      - Mux21~10           ; 0                 ; 6       ;
;      - Mux21~15           ; 0                 ; 6       ;
;      - Mux21~19           ; 0                 ; 6       ;
;      - Mux21~20           ; 0                 ; 6       ;
;      - Mux21~23           ; 0                 ; 6       ;
;      - Mux20~0            ; 0                 ; 6       ;
;      - Mux20~8            ; 0                 ; 6       ;
;      - Mux20~11           ; 0                 ; 6       ;
;      - Mux20~12           ; 0                 ; 6       ;
;      - Mux20~13           ; 0                 ; 6       ;
;      - Mux20~17           ; 0                 ; 6       ;
;      - Mux20~18           ; 0                 ; 6       ;
;      - Mux19~10           ; 0                 ; 6       ;
;      - Mux19~15           ; 0                 ; 6       ;
;      - Mux19~19           ; 0                 ; 6       ;
;      - Mux19~20           ; 0                 ; 6       ;
;      - Mux19~23           ; 0                 ; 6       ;
;      - Mux18~0            ; 0                 ; 6       ;
;      - Mux18~8            ; 0                 ; 6       ;
;      - Mux18~11           ; 0                 ; 6       ;
;      - Mux18~12           ; 0                 ; 6       ;
;      - Mux18~13           ; 0                 ; 6       ;
;      - Mux18~17           ; 0                 ; 6       ;
;      - Mux18~18           ; 0                 ; 6       ;
;      - Mux17~10           ; 0                 ; 6       ;
;      - Mux17~15           ; 0                 ; 6       ;
;      - Mux17~19           ; 0                 ; 6       ;
;      - Mux17~20           ; 0                 ; 6       ;
;      - Mux17~23           ; 0                 ; 6       ;
;      - Mux16~0            ; 0                 ; 6       ;
;      - Mux16~8            ; 0                 ; 6       ;
;      - Mux16~11           ; 0                 ; 6       ;
;      - Mux16~12           ; 0                 ; 6       ;
;      - Mux16~13           ; 0                 ; 6       ;
;      - Mux16~17           ; 0                 ; 6       ;
;      - Mux16~18           ; 0                 ; 6       ;
;      - Mux15~10           ; 0                 ; 6       ;
;      - Mux15~15           ; 0                 ; 6       ;
;      - Mux15~19           ; 0                 ; 6       ;
;      - Mux15~20           ; 0                 ; 6       ;
;      - Mux15~23           ; 0                 ; 6       ;
;      - Mux14~0            ; 0                 ; 6       ;
;      - Mux14~8            ; 0                 ; 6       ;
;      - Mux14~11           ; 0                 ; 6       ;
;      - Mux14~12           ; 0                 ; 6       ;
;      - Mux14~13           ; 0                 ; 6       ;
;      - Mux14~17           ; 0                 ; 6       ;
;      - Mux14~18           ; 0                 ; 6       ;
;      - Mux13~10           ; 0                 ; 6       ;
;      - Mux13~15           ; 0                 ; 6       ;
;      - Mux13~19           ; 0                 ; 6       ;
;      - Mux13~20           ; 0                 ; 6       ;
;      - Mux13~23           ; 0                 ; 6       ;
;      - Mux12~0            ; 0                 ; 6       ;
;      - Mux12~8            ; 0                 ; 6       ;
;      - Mux12~11           ; 0                 ; 6       ;
;      - Mux12~12           ; 0                 ; 6       ;
;      - Mux12~13           ; 0                 ; 6       ;
;      - Mux12~17           ; 0                 ; 6       ;
;      - Mux12~18           ; 0                 ; 6       ;
;      - Mux11~10           ; 0                 ; 6       ;
;      - Mux11~15           ; 0                 ; 6       ;
;      - Mux11~19           ; 0                 ; 6       ;
;      - Mux11~20           ; 0                 ; 6       ;
;      - Mux11~23           ; 0                 ; 6       ;
;      - Mux10~0            ; 0                 ; 6       ;
;      - Mux10~8            ; 0                 ; 6       ;
;      - Mux10~11           ; 0                 ; 6       ;
;      - Mux10~12           ; 0                 ; 6       ;
;      - Mux10~13           ; 0                 ; 6       ;
;      - Mux10~17           ; 0                 ; 6       ;
;      - Mux10~18           ; 0                 ; 6       ;
;      - Mux9~10            ; 0                 ; 6       ;
;      - Mux9~15            ; 0                 ; 6       ;
;      - Mux9~19            ; 0                 ; 6       ;
;      - Mux9~20            ; 0                 ; 6       ;
;      - Mux9~23            ; 0                 ; 6       ;
;      - Mux8~0             ; 0                 ; 6       ;
;      - Mux8~8             ; 0                 ; 6       ;
;      - Mux8~11            ; 0                 ; 6       ;
;      - Mux8~12            ; 0                 ; 6       ;
;      - Mux8~13            ; 0                 ; 6       ;
;      - Mux8~17            ; 0                 ; 6       ;
;      - Mux8~18            ; 0                 ; 6       ;
;      - Mux7~10            ; 0                 ; 6       ;
;      - Mux7~15            ; 0                 ; 6       ;
;      - Mux7~19            ; 0                 ; 6       ;
;      - Mux7~20            ; 0                 ; 6       ;
;      - Mux7~23            ; 0                 ; 6       ;
;      - Mux6~0             ; 0                 ; 6       ;
;      - Mux6~8             ; 0                 ; 6       ;
;      - Mux6~11            ; 0                 ; 6       ;
;      - Mux6~12            ; 0                 ; 6       ;
;      - Mux6~13            ; 0                 ; 6       ;
;      - Mux6~17            ; 0                 ; 6       ;
;      - Mux6~18            ; 0                 ; 6       ;
;      - Mux5~6             ; 0                 ; 6       ;
;      - Mux5~10            ; 0                 ; 6       ;
;      - Mux5~11            ; 0                 ; 6       ;
;      - Mux5~12            ; 0                 ; 6       ;
;      - Mux5~17            ; 0                 ; 6       ;
;      - Mux4~0             ; 0                 ; 6       ;
;      - Mux4~8             ; 0                 ; 6       ;
;      - Mux4~11            ; 0                 ; 6       ;
;      - Mux4~12            ; 0                 ; 6       ;
;      - Mux4~13            ; 0                 ; 6       ;
;      - Mux4~17            ; 0                 ; 6       ;
;      - Mux4~18            ; 0                 ; 6       ;
;      - Mux3~6             ; 0                 ; 6       ;
;      - Mux3~10            ; 0                 ; 6       ;
;      - Mux3~11            ; 0                 ; 6       ;
;      - Mux3~12            ; 0                 ; 6       ;
;      - Mux3~17            ; 0                 ; 6       ;
;      - Mux2~0             ; 0                 ; 6       ;
;      - Mux2~8             ; 0                 ; 6       ;
;      - Mux2~11            ; 0                 ; 6       ;
;      - Mux2~12            ; 0                 ; 6       ;
;      - Mux2~13            ; 0                 ; 6       ;
;      - Mux2~17            ; 0                 ; 6       ;
;      - Mux2~18            ; 0                 ; 6       ;
;      - Mux1~6             ; 0                 ; 6       ;
;      - Mux1~10            ; 0                 ; 6       ;
;      - Mux1~11            ; 0                 ; 6       ;
;      - Mux1~12            ; 0                 ; 6       ;
;      - Mux1~17            ; 0                 ; 6       ;
;      - Mux0~0             ; 0                 ; 6       ;
;      - Mux0~8             ; 0                 ; 6       ;
;      - Mux0~11            ; 0                 ; 6       ;
;      - Mux0~12            ; 0                 ; 6       ;
;      - Mux0~13            ; 0                 ; 6       ;
;      - Mux0~17            ; 0                 ; 6       ;
;      - Mux0~18            ; 0                 ; 6       ;
; addrA[4]                  ;                   ;         ;
;      - Mux31~14           ; 1                 ; 6       ;
;      - Mux31~23           ; 1                 ; 6       ;
;      - Mux31~31           ; 1                 ; 6       ;
;      - Mux29~26           ; 1                 ; 6       ;
;      - Mux27~26           ; 1                 ; 6       ;
;      - Mux25~26           ; 1                 ; 6       ;
;      - Mux23~26           ; 1                 ; 6       ;
;      - Mux21~26           ; 1                 ; 6       ;
;      - Mux19~26           ; 1                 ; 6       ;
;      - Mux17~26           ; 1                 ; 6       ;
;      - Mux15~26           ; 1                 ; 6       ;
;      - Mux13~26           ; 1                 ; 6       ;
;      - Mux11~26           ; 1                 ; 6       ;
;      - Mux9~26            ; 1                 ; 6       ;
;      - Mux7~26            ; 1                 ; 6       ;
; d_in[0]                   ;                   ;         ;
;      - reg[2][0]          ; 1                 ; 6       ;
;      - reg[3][0]          ; 1                 ; 6       ;
;      - reg[1][0]          ; 1                 ; 6       ;
;      - reg[4][0]          ; 1                 ; 6       ;
;      - reg[5][0]          ; 1                 ; 6       ;
;      - reg[6][0]          ; 1                 ; 6       ;
;      - reg[7][0]          ; 1                 ; 6       ;
;      - reg[16][0]         ; 1                 ; 6       ;
;      - reg[17][0]         ; 1                 ; 6       ;
;      - reg[18][0]         ; 1                 ; 6       ;
;      - reg[19][0]         ; 1                 ; 6       ;
;      - reg[20][0]         ; 1                 ; 6       ;
;      - reg[21][0]         ; 1                 ; 6       ;
;      - reg[22][0]         ; 1                 ; 6       ;
;      - reg[23][0]         ; 1                 ; 6       ;
;      - reg[24][0]         ; 1                 ; 6       ;
;      - reg[25][0]         ; 1                 ; 6       ;
;      - reg[26][0]         ; 1                 ; 6       ;
;      - reg[27][0]         ; 1                 ; 6       ;
;      - reg[28][0]         ; 1                 ; 6       ;
;      - reg[29][0]         ; 1                 ; 6       ;
;      - reg[30][0]         ; 1                 ; 6       ;
;      - reg[31][0]         ; 1                 ; 6       ;
;      - reg[8][0]          ; 1                 ; 6       ;
;      - reg[9][0]          ; 1                 ; 6       ;
;      - reg[10][0]         ; 1                 ; 6       ;
;      - reg[11][0]         ; 1                 ; 6       ;
;      - reg[12][0]         ; 1                 ; 6       ;
;      - reg[13][0]         ; 1                 ; 6       ;
;      - reg[14][0]         ; 1                 ; 6       ;
;      - reg[15][0]         ; 1                 ; 6       ;
; clk                       ;                   ;         ;
; reset_n                   ;                   ;         ;
; addrW[1]                  ;                   ;         ;
;      - Equal15~1          ; 1                 ; 6       ;
;      - Equal15~3          ; 1                 ; 6       ;
;      - Equal15~4          ; 1                 ; 6       ;
;      - Equal15~5          ; 1                 ; 6       ;
;      - Equal15~7          ; 1                 ; 6       ;
;      - Equal15~9          ; 1                 ; 6       ;
;      - Equal15~10         ; 1                 ; 6       ;
;      - Equal15~11         ; 1                 ; 6       ;
;      - Equal15~12         ; 1                 ; 6       ;
;      - Equal15~13         ; 1                 ; 6       ;
;      - Equal15~14         ; 1                 ; 6       ;
;      - Equal15~15         ; 1                 ; 6       ;
;      - Equal15~16         ; 1                 ; 6       ;
;      - Equal15~17         ; 1                 ; 6       ;
;      - Equal15~18         ; 1                 ; 6       ;
;      - Equal15~19         ; 1                 ; 6       ;
;      - Equal15~21         ; 1                 ; 6       ;
;      - Equal15~23         ; 1                 ; 6       ;
;      - Equal15~24         ; 1                 ; 6       ;
;      - Equal15~26         ; 1                 ; 6       ;
;      - Equal15~28         ; 1                 ; 6       ;
;      - Equal15~29         ; 1                 ; 6       ;
;      - Equal15~30         ; 1                 ; 6       ;
;      - Equal15~31         ; 1                 ; 6       ;
;      - Equal15~32         ; 1                 ; 6       ;
;      - Equal15~33         ; 1                 ; 6       ;
;      - Equal15~34         ; 1                 ; 6       ;
;      - Equal15~35         ; 1                 ; 6       ;
;      - Equal15~36         ; 1                 ; 6       ;
;      - Equal15~37         ; 1                 ; 6       ;
;      - Equal15~38         ; 1                 ; 6       ;
; addrW[3]                  ;                   ;         ;
;      - Equal15~1          ; 0                 ; 6       ;
;      - Equal15~3          ; 0                 ; 6       ;
;      - Equal15~4          ; 0                 ; 6       ;
;      - Equal15~5          ; 0                 ; 6       ;
;      - Equal15~7          ; 0                 ; 6       ;
;      - Equal15~9          ; 0                 ; 6       ;
;      - Equal15~10         ; 0                 ; 6       ;
;      - Equal15~11         ; 0                 ; 6       ;
;      - Equal15~12         ; 0                 ; 6       ;
;      - Equal15~13         ; 0                 ; 6       ;
;      - Equal15~14         ; 0                 ; 6       ;
;      - Equal15~15         ; 0                 ; 6       ;
;      - Equal15~16         ; 0                 ; 6       ;
;      - Equal15~17         ; 0                 ; 6       ;
;      - Equal15~18         ; 0                 ; 6       ;
;      - Equal15~19         ; 0                 ; 6       ;
;      - Equal15~21         ; 0                 ; 6       ;
;      - Equal15~23         ; 0                 ; 6       ;
;      - Equal15~24         ; 0                 ; 6       ;
;      - Equal15~26         ; 0                 ; 6       ;
;      - Equal15~28         ; 0                 ; 6       ;
;      - Equal15~29         ; 0                 ; 6       ;
;      - Equal15~30         ; 0                 ; 6       ;
;      - Equal15~31         ; 0                 ; 6       ;
;      - Equal15~32         ; 0                 ; 6       ;
;      - Equal15~33         ; 0                 ; 6       ;
;      - Equal15~34         ; 0                 ; 6       ;
;      - Equal15~35         ; 0                 ; 6       ;
;      - Equal15~36         ; 0                 ; 6       ;
;      - Equal15~37         ; 0                 ; 6       ;
;      - Equal15~38         ; 0                 ; 6       ;
; addrW[4]                  ;                   ;         ;
;      - Equal15~0          ; 1                 ; 6       ;
;      - Equal15~2          ; 1                 ; 6       ;
;      - Equal15~6          ; 1                 ; 6       ;
;      - Equal15~8          ; 1                 ; 6       ;
;      - Equal15~20         ; 1                 ; 6       ;
;      - Equal15~22         ; 1                 ; 6       ;
;      - Equal15~25         ; 1                 ; 6       ;
;      - Equal15~27         ; 1                 ; 6       ;
; en                        ;                   ;         ;
;      - Equal15~0          ; 0                 ; 6       ;
;      - Equal15~2          ; 0                 ; 6       ;
;      - Equal15~6          ; 0                 ; 6       ;
;      - Equal15~8          ; 0                 ; 6       ;
;      - Equal15~20         ; 0                 ; 6       ;
;      - Equal15~22         ; 0                 ; 6       ;
;      - Equal15~25         ; 0                 ; 6       ;
;      - Equal15~27         ; 0                 ; 6       ;
; addrW[2]                  ;                   ;         ;
;      - Equal15~0          ; 1                 ; 6       ;
;      - Equal15~2          ; 1                 ; 6       ;
;      - Equal15~6          ; 1                 ; 6       ;
;      - Equal15~8          ; 1                 ; 6       ;
;      - Equal15~20         ; 1                 ; 6       ;
;      - Equal15~22         ; 1                 ; 6       ;
;      - Equal15~25         ; 1                 ; 6       ;
;      - Equal15~27         ; 1                 ; 6       ;
; addrW[0]                  ;                   ;         ;
;      - Equal15~0          ; 1                 ; 6       ;
;      - Equal15~2          ; 1                 ; 6       ;
;      - Equal15~6          ; 1                 ; 6       ;
;      - Equal15~8          ; 1                 ; 6       ;
;      - Equal15~20         ; 1                 ; 6       ;
;      - Equal15~22         ; 1                 ; 6       ;
;      - Equal15~25         ; 1                 ; 6       ;
;      - Equal15~27         ; 1                 ; 6       ;
; d_in[1]                   ;                   ;         ;
;      - reg[2][1]          ; 1                 ; 6       ;
;      - reg[3][1]          ; 1                 ; 6       ;
;      - reg[1][1]          ; 1                 ; 6       ;
;      - reg[4][1]          ; 1                 ; 6       ;
;      - reg[5][1]          ; 1                 ; 6       ;
;      - reg[6][1]          ; 1                 ; 6       ;
;      - reg[7][1]          ; 1                 ; 6       ;
;      - reg[16][1]         ; 1                 ; 6       ;
;      - reg[17][1]         ; 1                 ; 6       ;
;      - reg[18][1]         ; 1                 ; 6       ;
;      - reg[19][1]         ; 1                 ; 6       ;
;      - reg[20][1]         ; 1                 ; 6       ;
;      - reg[21][1]         ; 1                 ; 6       ;
;      - reg[22][1]         ; 1                 ; 6       ;
;      - reg[23][1]         ; 1                 ; 6       ;
;      - reg[24][1]         ; 1                 ; 6       ;
;      - reg[25][1]         ; 1                 ; 6       ;
;      - reg[26][1]         ; 1                 ; 6       ;
;      - reg[27][1]         ; 1                 ; 6       ;
;      - reg[28][1]         ; 1                 ; 6       ;
;      - reg[29][1]         ; 1                 ; 6       ;
;      - reg[8][1]          ; 1                 ; 6       ;
;      - reg[9][1]          ; 1                 ; 6       ;
;      - reg[10][1]         ; 1                 ; 6       ;
;      - reg[11][1]         ; 1                 ; 6       ;
;      - reg[13][1]         ; 1                 ; 6       ;
;      - reg[14][1]         ; 1                 ; 6       ;
;      - reg[15][1]         ; 1                 ; 6       ;
;      - reg[31][1]~feeder  ; 1                 ; 6       ;
;      - reg[12][1]~feeder  ; 1                 ; 6       ;
;      - reg[30][1]~feeder  ; 1                 ; 6       ;
; d_in[2]                   ;                   ;         ;
;      - reg[2][2]          ; 1                 ; 6       ;
;      - reg[3][2]          ; 1                 ; 6       ;
;      - reg[1][2]          ; 1                 ; 6       ;
;      - reg[4][2]          ; 1                 ; 6       ;
;      - reg[5][2]          ; 1                 ; 6       ;
;      - reg[6][2]          ; 1                 ; 6       ;
;      - reg[7][2]          ; 1                 ; 6       ;
;      - reg[16][2]         ; 1                 ; 6       ;
;      - reg[17][2]         ; 1                 ; 6       ;
;      - reg[20][2]         ; 1                 ; 6       ;
;      - reg[21][2]         ; 1                 ; 6       ;
;      - reg[22][2]         ; 1                 ; 6       ;
;      - reg[23][2]         ; 1                 ; 6       ;
;      - reg[24][2]         ; 1                 ; 6       ;
;      - reg[25][2]         ; 1                 ; 6       ;
;      - reg[26][2]         ; 1                 ; 6       ;
;      - reg[27][2]         ; 1                 ; 6       ;
;      - reg[31][2]         ; 1                 ; 6       ;
;      - reg[8][2]          ; 1                 ; 6       ;
;      - reg[9][2]          ; 1                 ; 6       ;
;      - reg[10][2]         ; 1                 ; 6       ;
;      - reg[13][2]         ; 1                 ; 6       ;
;      - reg[14][2]         ; 1                 ; 6       ;
;      - reg[19][2]~feeder  ; 1                 ; 6       ;
;      - reg[29][2]~feeder  ; 1                 ; 6       ;
;      - reg[18][2]~feeder  ; 1                 ; 6       ;
;      - reg[12][2]~feeder  ; 1                 ; 6       ;
;      - reg[30][2]~feeder  ; 1                 ; 6       ;
;      - reg[15][2]~feeder  ; 1                 ; 6       ;
;      - reg[28][2]~feeder  ; 1                 ; 6       ;
;      - reg[11][2]~feeder  ; 1                 ; 6       ;
; d_in[3]                   ;                   ;         ;
;      - reg[2][3]          ; 0                 ; 6       ;
;      - reg[3][3]          ; 0                 ; 6       ;
;      - reg[1][3]          ; 0                 ; 6       ;
;      - reg[5][3]          ; 0                 ; 6       ;
;      - reg[6][3]          ; 0                 ; 6       ;
;      - reg[7][3]          ; 0                 ; 6       ;
;      - reg[16][3]         ; 0                 ; 6       ;
;      - reg[17][3]         ; 0                 ; 6       ;
;      - reg[19][3]         ; 0                 ; 6       ;
;      - reg[20][3]         ; 0                 ; 6       ;
;      - reg[21][3]         ; 0                 ; 6       ;
;      - reg[22][3]         ; 0                 ; 6       ;
;      - reg[23][3]         ; 0                 ; 6       ;
;      - reg[24][3]         ; 0                 ; 6       ;
;      - reg[25][3]         ; 0                 ; 6       ;
;      - reg[26][3]         ; 0                 ; 6       ;
;      - reg[27][3]         ; 0                 ; 6       ;
;      - reg[29][3]         ; 0                 ; 6       ;
;      - reg[8][3]          ; 0                 ; 6       ;
;      - reg[9][3]          ; 0                 ; 6       ;
;      - reg[10][3]         ; 0                 ; 6       ;
;      - reg[13][3]         ; 0                 ; 6       ;
;      - reg[14][3]         ; 0                 ; 6       ;
;      - reg[15][3]         ; 0                 ; 6       ;
;      - reg[11][3]~feeder  ; 0                 ; 6       ;
;      - reg[18][3]~feeder  ; 0                 ; 6       ;
;      - reg[12][3]~feeder  ; 0                 ; 6       ;
;      - reg[30][3]~feeder  ; 0                 ; 6       ;
;      - reg[28][3]~feeder  ; 0                 ; 6       ;
;      - reg[4][3]~feeder   ; 0                 ; 6       ;
;      - reg[31][3]~feeder  ; 0                 ; 6       ;
; d_in[4]                   ;                   ;         ;
;      - reg[2][4]          ; 1                 ; 6       ;
;      - reg[3][4]          ; 1                 ; 6       ;
;      - reg[1][4]          ; 1                 ; 6       ;
;      - reg[4][4]          ; 1                 ; 6       ;
;      - reg[5][4]          ; 1                 ; 6       ;
;      - reg[6][4]          ; 1                 ; 6       ;
;      - reg[16][4]         ; 1                 ; 6       ;
;      - reg[17][4]         ; 1                 ; 6       ;
;      - reg[18][4]         ; 1                 ; 6       ;
;      - reg[20][4]         ; 1                 ; 6       ;
;      - reg[21][4]         ; 1                 ; 6       ;
;      - reg[22][4]         ; 1                 ; 6       ;
;      - reg[23][4]         ; 1                 ; 6       ;
;      - reg[24][4]         ; 1                 ; 6       ;
;      - reg[25][4]         ; 1                 ; 6       ;
;      - reg[26][4]         ; 1                 ; 6       ;
;      - reg[27][4]         ; 1                 ; 6       ;
;      - reg[29][4]         ; 1                 ; 6       ;
;      - reg[9][4]          ; 1                 ; 6       ;
;      - reg[10][4]         ; 1                 ; 6       ;
;      - reg[11][4]         ; 1                 ; 6       ;
;      - reg[13][4]         ; 1                 ; 6       ;
;      - reg[14][4]         ; 1                 ; 6       ;
;      - reg[15][4]         ; 1                 ; 6       ;
;      - reg[30][4]~feeder  ; 1                 ; 6       ;
;      - reg[12][4]~feeder  ; 1                 ; 6       ;
;      - reg[28][4]~feeder  ; 1                 ; 6       ;
;      - reg[7][4]~feeder   ; 1                 ; 6       ;
;      - reg[19][4]~feeder  ; 1                 ; 6       ;
;      - reg[31][4]~feeder  ; 1                 ; 6       ;
;      - reg[8][4]~feeder   ; 1                 ; 6       ;
; d_in[5]                   ;                   ;         ;
;      - reg[2][5]          ; 0                 ; 6       ;
;      - reg[3][5]          ; 0                 ; 6       ;
;      - reg[1][5]          ; 0                 ; 6       ;
;      - reg[4][5]          ; 0                 ; 6       ;
;      - reg[5][5]          ; 0                 ; 6       ;
;      - reg[6][5]          ; 0                 ; 6       ;
;      - reg[20][5]         ; 0                 ; 6       ;
;      - reg[21][5]         ; 0                 ; 6       ;
;      - reg[22][5]         ; 0                 ; 6       ;
;      - reg[23][5]         ; 0                 ; 6       ;
;      - reg[24][5]         ; 0                 ; 6       ;
;      - reg[25][5]         ; 0                 ; 6       ;
;      - reg[26][5]         ; 0                 ; 6       ;
;      - reg[27][5]         ; 0                 ; 6       ;
;      - reg[28][5]         ; 0                 ; 6       ;
;      - reg[29][5]         ; 0                 ; 6       ;
;      - reg[30][5]         ; 0                 ; 6       ;
;      - reg[31][5]         ; 0                 ; 6       ;
;      - reg[9][5]          ; 0                 ; 6       ;
;      - reg[10][5]         ; 0                 ; 6       ;
;      - reg[11][5]         ; 0                 ; 6       ;
;      - reg[12][5]         ; 0                 ; 6       ;
;      - reg[13][5]         ; 0                 ; 6       ;
;      - reg[14][5]         ; 0                 ; 6       ;
;      - reg[18][5]~feeder  ; 0                 ; 6       ;
;      - reg[17][5]~feeder  ; 0                 ; 6       ;
;      - reg[8][5]~feeder   ; 0                 ; 6       ;
;      - reg[19][5]~feeder  ; 0                 ; 6       ;
;      - reg[15][5]~feeder  ; 0                 ; 6       ;
;      - reg[7][5]~feeder   ; 0                 ; 6       ;
;      - reg[16][5]~feeder  ; 0                 ; 6       ;
; d_in[6]                   ;                   ;         ;
;      - reg[2][6]          ; 1                 ; 6       ;
;      - reg[3][6]          ; 1                 ; 6       ;
;      - reg[1][6]          ; 1                 ; 6       ;
;      - reg[4][6]          ; 1                 ; 6       ;
;      - reg[5][6]          ; 1                 ; 6       ;
;      - reg[6][6]          ; 1                 ; 6       ;
;      - reg[16][6]         ; 1                 ; 6       ;
;      - reg[17][6]         ; 1                 ; 6       ;
;      - reg[18][6]         ; 1                 ; 6       ;
;      - reg[20][6]         ; 1                 ; 6       ;
;      - reg[21][6]         ; 1                 ; 6       ;
;      - reg[22][6]         ; 1                 ; 6       ;
;      - reg[23][6]         ; 1                 ; 6       ;
;      - reg[24][6]         ; 1                 ; 6       ;
;      - reg[25][6]         ; 1                 ; 6       ;
;      - reg[26][6]         ; 1                 ; 6       ;
;      - reg[27][6]         ; 1                 ; 6       ;
;      - reg[29][6]         ; 1                 ; 6       ;
;      - reg[31][6]         ; 1                 ; 6       ;
;      - reg[8][6]          ; 1                 ; 6       ;
;      - reg[9][6]          ; 1                 ; 6       ;
;      - reg[10][6]         ; 1                 ; 6       ;
;      - reg[11][6]         ; 1                 ; 6       ;
;      - reg[12][6]         ; 1                 ; 6       ;
;      - reg[13][6]         ; 1                 ; 6       ;
;      - reg[14][6]         ; 1                 ; 6       ;
;      - reg[15][6]         ; 1                 ; 6       ;
;      - reg[19][6]~feeder  ; 1                 ; 6       ;
;      - reg[30][6]~feeder  ; 1                 ; 6       ;
;      - reg[7][6]~feeder   ; 1                 ; 6       ;
;      - reg[28][6]~feeder  ; 1                 ; 6       ;
; d_in[7]                   ;                   ;         ;
;      - reg[2][7]          ; 1                 ; 6       ;
;      - reg[3][7]          ; 1                 ; 6       ;
;      - reg[1][7]          ; 1                 ; 6       ;
;      - reg[4][7]          ; 1                 ; 6       ;
;      - reg[5][7]          ; 1                 ; 6       ;
;      - reg[6][7]          ; 1                 ; 6       ;
;      - reg[16][7]         ; 1                 ; 6       ;
;      - reg[18][7]         ; 1                 ; 6       ;
;      - reg[20][7]         ; 1                 ; 6       ;
;      - reg[21][7]         ; 1                 ; 6       ;
;      - reg[22][7]         ; 1                 ; 6       ;
;      - reg[23][7]         ; 1                 ; 6       ;
;      - reg[24][7]         ; 1                 ; 6       ;
;      - reg[25][7]         ; 1                 ; 6       ;
;      - reg[26][7]         ; 1                 ; 6       ;
;      - reg[27][7]         ; 1                 ; 6       ;
;      - reg[29][7]         ; 1                 ; 6       ;
;      - reg[30][7]         ; 1                 ; 6       ;
;      - reg[31][7]         ; 1                 ; 6       ;
;      - reg[8][7]          ; 1                 ; 6       ;
;      - reg[9][7]          ; 1                 ; 6       ;
;      - reg[10][7]         ; 1                 ; 6       ;
;      - reg[11][7]         ; 1                 ; 6       ;
;      - reg[13][7]         ; 1                 ; 6       ;
;      - reg[14][7]         ; 1                 ; 6       ;
;      - reg[15][7]         ; 1                 ; 6       ;
;      - reg[19][7]~feeder  ; 1                 ; 6       ;
;      - reg[17][7]~feeder  ; 1                 ; 6       ;
;      - reg[7][7]~feeder   ; 1                 ; 6       ;
;      - reg[12][7]~feeder  ; 1                 ; 6       ;
;      - reg[28][7]~feeder  ; 1                 ; 6       ;
; d_in[8]                   ;                   ;         ;
;      - reg[2][8]          ; 1                 ; 6       ;
;      - reg[3][8]          ; 1                 ; 6       ;
;      - reg[1][8]          ; 1                 ; 6       ;
;      - reg[4][8]          ; 1                 ; 6       ;
;      - reg[5][8]          ; 1                 ; 6       ;
;      - reg[6][8]          ; 1                 ; 6       ;
;      - reg[7][8]          ; 1                 ; 6       ;
;      - reg[17][8]         ; 1                 ; 6       ;
;      - reg[18][8]         ; 1                 ; 6       ;
;      - reg[20][8]         ; 1                 ; 6       ;
;      - reg[21][8]         ; 1                 ; 6       ;
;      - reg[22][8]         ; 1                 ; 6       ;
;      - reg[23][8]         ; 1                 ; 6       ;
;      - reg[24][8]         ; 1                 ; 6       ;
;      - reg[25][8]         ; 1                 ; 6       ;
;      - reg[26][8]         ; 1                 ; 6       ;
;      - reg[27][8]         ; 1                 ; 6       ;
;      - reg[30][8]         ; 1                 ; 6       ;
;      - reg[31][8]         ; 1                 ; 6       ;
;      - reg[8][8]          ; 1                 ; 6       ;
;      - reg[9][8]          ; 1                 ; 6       ;
;      - reg[10][8]         ; 1                 ; 6       ;
;      - reg[13][8]         ; 1                 ; 6       ;
;      - reg[14][8]         ; 1                 ; 6       ;
;      - reg[15][8]         ; 1                 ; 6       ;
;      - reg[28][8]~feeder  ; 1                 ; 6       ;
;      - reg[16][8]~feeder  ; 1                 ; 6       ;
;      - reg[12][8]~feeder  ; 1                 ; 6       ;
;      - reg[11][8]~feeder  ; 1                 ; 6       ;
;      - reg[29][8]~feeder  ; 1                 ; 6       ;
;      - reg[19][8]~feeder  ; 1                 ; 6       ;
; d_in[9]                   ;                   ;         ;
;      - reg[2][9]          ; 0                 ; 6       ;
;      - reg[3][9]          ; 0                 ; 6       ;
;      - reg[1][9]          ; 0                 ; 6       ;
;      - reg[4][9]          ; 0                 ; 6       ;
;      - reg[5][9]          ; 0                 ; 6       ;
;      - reg[6][9]          ; 0                 ; 6       ;
;      - reg[18][9]         ; 0                 ; 6       ;
;      - reg[19][9]         ; 0                 ; 6       ;
;      - reg[20][9]         ; 0                 ; 6       ;
;      - reg[21][9]         ; 0                 ; 6       ;
;      - reg[22][9]         ; 0                 ; 6       ;
;      - reg[23][9]         ; 0                 ; 6       ;
;      - reg[24][9]         ; 0                 ; 6       ;
;      - reg[25][9]         ; 0                 ; 6       ;
;      - reg[26][9]         ; 0                 ; 6       ;
;      - reg[27][9]         ; 0                 ; 6       ;
;      - reg[28][9]         ; 0                 ; 6       ;
;      - reg[29][9]         ; 0                 ; 6       ;
;      - reg[31][9]         ; 0                 ; 6       ;
;      - reg[9][9]          ; 0                 ; 6       ;
;      - reg[10][9]         ; 0                 ; 6       ;
;      - reg[11][9]         ; 0                 ; 6       ;
;      - reg[13][9]         ; 0                 ; 6       ;
;      - reg[14][9]         ; 0                 ; 6       ;
;      - reg[15][9]         ; 0                 ; 6       ;
;      - reg[8][9]~feeder   ; 0                 ; 6       ;
;      - reg[7][9]~feeder   ; 0                 ; 6       ;
;      - reg[17][9]~feeder  ; 0                 ; 6       ;
;      - reg[30][9]~feeder  ; 0                 ; 6       ;
;      - reg[12][9]~feeder  ; 0                 ; 6       ;
;      - reg[16][9]~feeder  ; 0                 ; 6       ;
; d_in[10]                  ;                   ;         ;
;      - reg[2][10]         ; 1                 ; 6       ;
;      - reg[3][10]         ; 1                 ; 6       ;
;      - reg[1][10]         ; 1                 ; 6       ;
;      - reg[4][10]         ; 1                 ; 6       ;
;      - reg[5][10]         ; 1                 ; 6       ;
;      - reg[6][10]         ; 1                 ; 6       ;
;      - reg[7][10]         ; 1                 ; 6       ;
;      - reg[17][10]        ; 1                 ; 6       ;
;      - reg[18][10]        ; 1                 ; 6       ;
;      - reg[19][10]        ; 1                 ; 6       ;
;      - reg[20][10]        ; 1                 ; 6       ;
;      - reg[21][10]        ; 1                 ; 6       ;
;      - reg[22][10]        ; 1                 ; 6       ;
;      - reg[23][10]        ; 1                 ; 6       ;
;      - reg[24][10]        ; 1                 ; 6       ;
;      - reg[25][10]        ; 1                 ; 6       ;
;      - reg[26][10]        ; 1                 ; 6       ;
;      - reg[27][10]        ; 1                 ; 6       ;
;      - reg[28][10]        ; 1                 ; 6       ;
;      - reg[29][10]        ; 1                 ; 6       ;
;      - reg[30][10]        ; 1                 ; 6       ;
;      - reg[31][10]        ; 1                 ; 6       ;
;      - reg[8][10]         ; 1                 ; 6       ;
;      - reg[9][10]         ; 1                 ; 6       ;
;      - reg[10][10]        ; 1                 ; 6       ;
;      - reg[11][10]        ; 1                 ; 6       ;
;      - reg[12][10]        ; 1                 ; 6       ;
;      - reg[13][10]        ; 1                 ; 6       ;
;      - reg[14][10]        ; 1                 ; 6       ;
;      - reg[15][10]        ; 1                 ; 6       ;
;      - reg[16][10]~feeder ; 1                 ; 6       ;
; d_in[11]                  ;                   ;         ;
;      - reg[2][11]         ; 0                 ; 6       ;
;      - reg[1][11]         ; 0                 ; 6       ;
;      - reg[5][11]         ; 0                 ; 6       ;
;      - reg[6][11]         ; 0                 ; 6       ;
;      - reg[7][11]         ; 0                 ; 6       ;
;      - reg[17][11]        ; 0                 ; 6       ;
;      - reg[18][11]        ; 0                 ; 6       ;
;      - reg[20][11]        ; 0                 ; 6       ;
;      - reg[21][11]        ; 0                 ; 6       ;
;      - reg[22][11]        ; 0                 ; 6       ;
;      - reg[23][11]        ; 0                 ; 6       ;
;      - reg[24][11]        ; 0                 ; 6       ;
;      - reg[25][11]        ; 0                 ; 6       ;
;      - reg[26][11]        ; 0                 ; 6       ;
;      - reg[27][11]        ; 0                 ; 6       ;
;      - reg[29][11]        ; 0                 ; 6       ;
;      - reg[30][11]        ; 0                 ; 6       ;
;      - reg[31][11]        ; 0                 ; 6       ;
;      - reg[9][11]         ; 0                 ; 6       ;
;      - reg[10][11]        ; 0                 ; 6       ;
;      - reg[12][11]        ; 0                 ; 6       ;
;      - reg[13][11]        ; 0                 ; 6       ;
;      - reg[14][11]        ; 0                 ; 6       ;
;      - reg[16][11]~feeder ; 0                 ; 6       ;
;      - reg[4][11]~feeder  ; 0                 ; 6       ;
;      - reg[15][11]~feeder ; 0                 ; 6       ;
;      - reg[28][11]~feeder ; 0                 ; 6       ;
;      - reg[8][11]~feeder  ; 0                 ; 6       ;
;      - reg[11][11]~feeder ; 0                 ; 6       ;
;      - reg[3][11]~feeder  ; 0                 ; 6       ;
;      - reg[19][11]~feeder ; 0                 ; 6       ;
; d_in[12]                  ;                   ;         ;
;      - reg[2][12]         ; 1                 ; 6       ;
;      - reg[3][12]         ; 1                 ; 6       ;
;      - reg[1][12]         ; 1                 ; 6       ;
;      - reg[4][12]         ; 1                 ; 6       ;
;      - reg[5][12]         ; 1                 ; 6       ;
;      - reg[6][12]         ; 1                 ; 6       ;
;      - reg[16][12]        ; 1                 ; 6       ;
;      - reg[17][12]        ; 1                 ; 6       ;
;      - reg[18][12]        ; 1                 ; 6       ;
;      - reg[20][12]        ; 1                 ; 6       ;
;      - reg[21][12]        ; 1                 ; 6       ;
;      - reg[22][12]        ; 1                 ; 6       ;
;      - reg[23][12]        ; 1                 ; 6       ;
;      - reg[24][12]        ; 1                 ; 6       ;
;      - reg[25][12]        ; 1                 ; 6       ;
;      - reg[26][12]        ; 1                 ; 6       ;
;      - reg[27][12]        ; 1                 ; 6       ;
;      - reg[28][12]        ; 1                 ; 6       ;
;      - reg[8][12]         ; 1                 ; 6       ;
;      - reg[9][12]         ; 1                 ; 6       ;
;      - reg[10][12]        ; 1                 ; 6       ;
;      - reg[11][12]        ; 1                 ; 6       ;
;      - reg[12][12]        ; 1                 ; 6       ;
;      - reg[13][12]        ; 1                 ; 6       ;
;      - reg[14][12]        ; 1                 ; 6       ;
;      - reg[15][12]        ; 1                 ; 6       ;
;      - reg[30][12]~feeder ; 1                 ; 6       ;
;      - reg[19][12]~feeder ; 1                 ; 6       ;
;      - reg[31][12]~feeder ; 1                 ; 6       ;
;      - reg[29][12]~feeder ; 1                 ; 6       ;
;      - reg[7][12]~feeder  ; 1                 ; 6       ;
; d_in[13]                  ;                   ;         ;
;      - reg[2][13]         ; 1                 ; 6       ;
;      - reg[3][13]         ; 1                 ; 6       ;
;      - reg[1][13]         ; 1                 ; 6       ;
;      - reg[5][13]         ; 1                 ; 6       ;
;      - reg[6][13]         ; 1                 ; 6       ;
;      - reg[17][13]        ; 1                 ; 6       ;
;      - reg[18][13]        ; 1                 ; 6       ;
;      - reg[20][13]        ; 1                 ; 6       ;
;      - reg[21][13]        ; 1                 ; 6       ;
;      - reg[22][13]        ; 1                 ; 6       ;
;      - reg[23][13]        ; 1                 ; 6       ;
;      - reg[24][13]        ; 1                 ; 6       ;
;      - reg[25][13]        ; 1                 ; 6       ;
;      - reg[26][13]        ; 1                 ; 6       ;
;      - reg[27][13]        ; 1                 ; 6       ;
;      - reg[28][13]        ; 1                 ; 6       ;
;      - reg[30][13]        ; 1                 ; 6       ;
;      - reg[31][13]        ; 1                 ; 6       ;
;      - reg[8][13]         ; 1                 ; 6       ;
;      - reg[9][13]         ; 1                 ; 6       ;
;      - reg[10][13]        ; 1                 ; 6       ;
;      - reg[13][13]        ; 1                 ; 6       ;
;      - reg[14][13]        ; 1                 ; 6       ;
;      - reg[15][13]        ; 1                 ; 6       ;
;      - reg[7][13]~feeder  ; 1                 ; 6       ;
;      - reg[12][13]~feeder ; 1                 ; 6       ;
;      - reg[4][13]~feeder  ; 1                 ; 6       ;
;      - reg[11][13]~feeder ; 1                 ; 6       ;
;      - reg[16][13]~feeder ; 1                 ; 6       ;
;      - reg[29][13]~feeder ; 1                 ; 6       ;
;      - reg[19][13]~feeder ; 1                 ; 6       ;
; d_in[14]                  ;                   ;         ;
;      - reg[2][14]         ; 1                 ; 6       ;
;      - reg[3][14]         ; 1                 ; 6       ;
;      - reg[1][14]         ; 1                 ; 6       ;
;      - reg[4][14]         ; 1                 ; 6       ;
;      - reg[5][14]         ; 1                 ; 6       ;
;      - reg[6][14]         ; 1                 ; 6       ;
;      - reg[7][14]         ; 1                 ; 6       ;
;      - reg[18][14]        ; 1                 ; 6       ;
;      - reg[20][14]        ; 1                 ; 6       ;
;      - reg[21][14]        ; 1                 ; 6       ;
;      - reg[22][14]        ; 1                 ; 6       ;
;      - reg[23][14]        ; 1                 ; 6       ;
;      - reg[24][14]        ; 1                 ; 6       ;
;      - reg[25][14]        ; 1                 ; 6       ;
;      - reg[26][14]        ; 1                 ; 6       ;
;      - reg[27][14]        ; 1                 ; 6       ;
;      - reg[28][14]        ; 1                 ; 6       ;
;      - reg[29][14]        ; 1                 ; 6       ;
;      - reg[30][14]        ; 1                 ; 6       ;
;      - reg[8][14]         ; 1                 ; 6       ;
;      - reg[9][14]         ; 1                 ; 6       ;
;      - reg[10][14]        ; 1                 ; 6       ;
;      - reg[11][14]        ; 1                 ; 6       ;
;      - reg[12][14]        ; 1                 ; 6       ;
;      - reg[13][14]        ; 1                 ; 6       ;
;      - reg[14][14]        ; 1                 ; 6       ;
;      - reg[16][14]~feeder ; 1                 ; 6       ;
;      - reg[17][14]~feeder ; 1                 ; 6       ;
;      - reg[19][14]~feeder ; 1                 ; 6       ;
;      - reg[31][14]~feeder ; 1                 ; 6       ;
;      - reg[15][14]~feeder ; 1                 ; 6       ;
; d_in[15]                  ;                   ;         ;
;      - reg[2][15]         ; 0                 ; 6       ;
;      - reg[3][15]         ; 0                 ; 6       ;
;      - reg[1][15]         ; 0                 ; 6       ;
;      - reg[4][15]         ; 0                 ; 6       ;
;      - reg[5][15]         ; 0                 ; 6       ;
;      - reg[6][15]         ; 0                 ; 6       ;
;      - reg[7][15]         ; 0                 ; 6       ;
;      - reg[16][15]        ; 0                 ; 6       ;
;      - reg[19][15]        ; 0                 ; 6       ;
;      - reg[20][15]        ; 0                 ; 6       ;
;      - reg[21][15]        ; 0                 ; 6       ;
;      - reg[22][15]        ; 0                 ; 6       ;
;      - reg[23][15]        ; 0                 ; 6       ;
;      - reg[24][15]        ; 0                 ; 6       ;
;      - reg[25][15]        ; 0                 ; 6       ;
;      - reg[26][15]        ; 0                 ; 6       ;
;      - reg[27][15]        ; 0                 ; 6       ;
;      - reg[28][15]        ; 0                 ; 6       ;
;      - reg[29][15]        ; 0                 ; 6       ;
;      - reg[31][15]        ; 0                 ; 6       ;
;      - reg[9][15]         ; 0                 ; 6       ;
;      - reg[10][15]        ; 0                 ; 6       ;
;      - reg[12][15]        ; 0                 ; 6       ;
;      - reg[13][15]        ; 0                 ; 6       ;
;      - reg[14][15]        ; 0                 ; 6       ;
;      - reg[15][15]        ; 0                 ; 6       ;
;      - reg[17][15]~feeder ; 0                 ; 6       ;
;      - reg[30][15]~feeder ; 0                 ; 6       ;
;      - reg[18][15]~feeder ; 0                 ; 6       ;
;      - reg[11][15]~feeder ; 0                 ; 6       ;
;      - reg[8][15]~feeder  ; 0                 ; 6       ;
; d_in[16]                  ;                   ;         ;
;      - reg[2][16]         ; 1                 ; 6       ;
;      - reg[3][16]         ; 1                 ; 6       ;
;      - reg[1][16]         ; 1                 ; 6       ;
;      - reg[4][16]         ; 1                 ; 6       ;
;      - reg[5][16]         ; 1                 ; 6       ;
;      - reg[6][16]         ; 1                 ; 6       ;
;      - reg[17][16]        ; 1                 ; 6       ;
;      - reg[19][16]        ; 1                 ; 6       ;
;      - reg[20][16]        ; 1                 ; 6       ;
;      - reg[21][16]        ; 1                 ; 6       ;
;      - reg[22][16]        ; 1                 ; 6       ;
;      - reg[23][16]        ; 1                 ; 6       ;
;      - reg[24][16]        ; 1                 ; 6       ;
;      - reg[25][16]        ; 1                 ; 6       ;
;      - reg[26][16]        ; 1                 ; 6       ;
;      - reg[27][16]        ; 1                 ; 6       ;
;      - reg[29][16]        ; 1                 ; 6       ;
;      - reg[30][16]        ; 1                 ; 6       ;
;      - reg[31][16]        ; 1                 ; 6       ;
;      - reg[9][16]         ; 1                 ; 6       ;
;      - reg[10][16]        ; 1                 ; 6       ;
;      - reg[11][16]        ; 1                 ; 6       ;
;      - reg[13][16]        ; 1                 ; 6       ;
;      - reg[14][16]        ; 1                 ; 6       ;
;      - reg[15][16]        ; 1                 ; 6       ;
;      - reg[16][16]~feeder ; 1                 ; 6       ;
;      - reg[28][16]~feeder ; 1                 ; 6       ;
;      - reg[8][16]~feeder  ; 1                 ; 6       ;
;      - reg[7][16]~feeder  ; 1                 ; 6       ;
;      - reg[18][16]~feeder ; 1                 ; 6       ;
;      - reg[12][16]~feeder ; 1                 ; 6       ;
; d_in[17]                  ;                   ;         ;
;      - reg[2][17]         ; 0                 ; 6       ;
;      - reg[3][17]         ; 0                 ; 6       ;
;      - reg[1][17]         ; 0                 ; 6       ;
;      - reg[5][17]         ; 0                 ; 6       ;
;      - reg[6][17]         ; 0                 ; 6       ;
;      - reg[20][17]        ; 0                 ; 6       ;
;      - reg[21][17]        ; 0                 ; 6       ;
;      - reg[22][17]        ; 0                 ; 6       ;
;      - reg[23][17]        ; 0                 ; 6       ;
;      - reg[24][17]        ; 0                 ; 6       ;
;      - reg[25][17]        ; 0                 ; 6       ;
;      - reg[26][17]        ; 0                 ; 6       ;
;      - reg[27][17]        ; 0                 ; 6       ;
;      - reg[28][17]        ; 0                 ; 6       ;
;      - reg[30][17]        ; 0                 ; 6       ;
;      - reg[9][17]         ; 0                 ; 6       ;
;      - reg[10][17]        ; 0                 ; 6       ;
;      - reg[12][17]        ; 0                 ; 6       ;
;      - reg[13][17]        ; 0                 ; 6       ;
;      - reg[14][17]        ; 0                 ; 6       ;
;      - reg[16][17]~feeder ; 0                 ; 6       ;
;      - reg[29][17]~feeder ; 0                 ; 6       ;
;      - reg[11][17]~feeder ; 0                 ; 6       ;
;      - reg[31][17]~feeder ; 0                 ; 6       ;
;      - reg[19][17]~feeder ; 0                 ; 6       ;
;      - reg[18][17]~feeder ; 0                 ; 6       ;
;      - reg[17][17]~feeder ; 0                 ; 6       ;
;      - reg[15][17]~feeder ; 0                 ; 6       ;
;      - reg[8][17]~feeder  ; 0                 ; 6       ;
;      - reg[4][17]~feeder  ; 0                 ; 6       ;
;      - reg[7][17]~feeder  ; 0                 ; 6       ;
; d_in[18]                  ;                   ;         ;
;      - reg[2][18]         ; 0                 ; 6       ;
;      - reg[3][18]         ; 0                 ; 6       ;
;      - reg[1][18]         ; 0                 ; 6       ;
;      - reg[4][18]         ; 0                 ; 6       ;
;      - reg[5][18]         ; 0                 ; 6       ;
;      - reg[6][18]         ; 0                 ; 6       ;
;      - reg[7][18]         ; 0                 ; 6       ;
;      - reg[19][18]        ; 0                 ; 6       ;
;      - reg[20][18]        ; 0                 ; 6       ;
;      - reg[21][18]        ; 0                 ; 6       ;
;      - reg[22][18]        ; 0                 ; 6       ;
;      - reg[23][18]        ; 0                 ; 6       ;
;      - reg[24][18]        ; 0                 ; 6       ;
;      - reg[25][18]        ; 0                 ; 6       ;
;      - reg[26][18]        ; 0                 ; 6       ;
;      - reg[27][18]        ; 0                 ; 6       ;
;      - reg[28][18]        ; 0                 ; 6       ;
;      - reg[31][18]        ; 0                 ; 6       ;
;      - reg[8][18]         ; 0                 ; 6       ;
;      - reg[9][18]         ; 0                 ; 6       ;
;      - reg[10][18]        ; 0                 ; 6       ;
;      - reg[11][18]        ; 0                 ; 6       ;
;      - reg[12][18]        ; 0                 ; 6       ;
;      - reg[13][18]        ; 0                 ; 6       ;
;      - reg[14][18]        ; 0                 ; 6       ;
;      - reg[15][18]        ; 0                 ; 6       ;
;      - reg[17][18]~feeder ; 0                 ; 6       ;
;      - reg[29][18]~feeder ; 0                 ; 6       ;
;      - reg[16][18]~feeder ; 0                 ; 6       ;
;      - reg[30][18]~feeder ; 0                 ; 6       ;
;      - reg[18][18]~feeder ; 0                 ; 6       ;
; d_in[19]                  ;                   ;         ;
;      - reg[2][19]         ; 0                 ; 6       ;
;      - reg[3][19]         ; 0                 ; 6       ;
;      - reg[1][19]         ; 0                 ; 6       ;
;      - reg[5][19]         ; 0                 ; 6       ;
;      - reg[6][19]         ; 0                 ; 6       ;
;      - reg[16][19]        ; 0                 ; 6       ;
;      - reg[17][19]        ; 0                 ; 6       ;
;      - reg[18][19]        ; 0                 ; 6       ;
;      - reg[19][19]        ; 0                 ; 6       ;
;      - reg[20][19]        ; 0                 ; 6       ;
;      - reg[21][19]        ; 0                 ; 6       ;
;      - reg[22][19]        ; 0                 ; 6       ;
;      - reg[23][19]        ; 0                 ; 6       ;
;      - reg[24][19]        ; 0                 ; 6       ;
;      - reg[25][19]        ; 0                 ; 6       ;
;      - reg[26][19]        ; 0                 ; 6       ;
;      - reg[27][19]        ; 0                 ; 6       ;
;      - reg[28][19]        ; 0                 ; 6       ;
;      - reg[30][19]        ; 0                 ; 6       ;
;      - reg[31][19]        ; 0                 ; 6       ;
;      - reg[8][19]         ; 0                 ; 6       ;
;      - reg[9][19]         ; 0                 ; 6       ;
;      - reg[10][19]        ; 0                 ; 6       ;
;      - reg[11][19]        ; 0                 ; 6       ;
;      - reg[12][19]        ; 0                 ; 6       ;
;      - reg[13][19]        ; 0                 ; 6       ;
;      - reg[14][19]        ; 0                 ; 6       ;
;      - reg[15][19]        ; 0                 ; 6       ;
;      - reg[7][19]~feeder  ; 0                 ; 6       ;
;      - reg[29][19]~feeder ; 0                 ; 6       ;
;      - reg[4][19]~feeder  ; 0                 ; 6       ;
; d_in[20]                  ;                   ;         ;
;      - reg[2][20]         ; 1                 ; 6       ;
;      - reg[3][20]         ; 1                 ; 6       ;
;      - reg[1][20]         ; 1                 ; 6       ;
;      - reg[4][20]         ; 1                 ; 6       ;
;      - reg[5][20]         ; 1                 ; 6       ;
;      - reg[6][20]         ; 1                 ; 6       ;
;      - reg[18][20]        ; 1                 ; 6       ;
;      - reg[19][20]        ; 1                 ; 6       ;
;      - reg[20][20]        ; 1                 ; 6       ;
;      - reg[21][20]        ; 1                 ; 6       ;
;      - reg[22][20]        ; 1                 ; 6       ;
;      - reg[23][20]        ; 1                 ; 6       ;
;      - reg[24][20]        ; 1                 ; 6       ;
;      - reg[25][20]        ; 1                 ; 6       ;
;      - reg[26][20]        ; 1                 ; 6       ;
;      - reg[27][20]        ; 1                 ; 6       ;
;      - reg[29][20]        ; 1                 ; 6       ;
;      - reg[30][20]        ; 1                 ; 6       ;
;      - reg[31][20]        ; 1                 ; 6       ;
;      - reg[9][20]         ; 1                 ; 6       ;
;      - reg[10][20]        ; 1                 ; 6       ;
;      - reg[11][20]        ; 1                 ; 6       ;
;      - reg[12][20]        ; 1                 ; 6       ;
;      - reg[13][20]        ; 1                 ; 6       ;
;      - reg[14][20]        ; 1                 ; 6       ;
;      - reg[15][20]        ; 1                 ; 6       ;
;      - reg[16][20]~feeder ; 1                 ; 6       ;
;      - reg[28][20]~feeder ; 1                 ; 6       ;
;      - reg[17][20]~feeder ; 1                 ; 6       ;
;      - reg[7][20]~feeder  ; 1                 ; 6       ;
;      - reg[8][20]~feeder  ; 1                 ; 6       ;
; d_in[21]                  ;                   ;         ;
;      - reg[2][21]         ; 1                 ; 6       ;
;      - reg[3][21]         ; 1                 ; 6       ;
;      - reg[1][21]         ; 1                 ; 6       ;
;      - reg[4][21]         ; 1                 ; 6       ;
;      - reg[5][21]         ; 1                 ; 6       ;
;      - reg[6][21]         ; 1                 ; 6       ;
;      - reg[7][21]         ; 1                 ; 6       ;
;      - reg[16][21]        ; 1                 ; 6       ;
;      - reg[19][21]        ; 1                 ; 6       ;
;      - reg[20][21]        ; 1                 ; 6       ;
;      - reg[21][21]        ; 1                 ; 6       ;
;      - reg[22][21]        ; 1                 ; 6       ;
;      - reg[23][21]        ; 1                 ; 6       ;
;      - reg[24][21]        ; 1                 ; 6       ;
;      - reg[25][21]        ; 1                 ; 6       ;
;      - reg[26][21]        ; 1                 ; 6       ;
;      - reg[27][21]        ; 1                 ; 6       ;
;      - reg[30][21]        ; 1                 ; 6       ;
;      - reg[8][21]         ; 1                 ; 6       ;
;      - reg[9][21]         ; 1                 ; 6       ;
;      - reg[10][21]        ; 1                 ; 6       ;
;      - reg[13][21]        ; 1                 ; 6       ;
;      - reg[14][21]        ; 1                 ; 6       ;
;      - reg[15][21]        ; 1                 ; 6       ;
;      - reg[31][21]~feeder ; 1                 ; 6       ;
;      - reg[28][21]~feeder ; 1                 ; 6       ;
;      - reg[12][21]~feeder ; 1                 ; 6       ;
;      - reg[17][21]~feeder ; 1                 ; 6       ;
;      - reg[29][21]~feeder ; 1                 ; 6       ;
;      - reg[11][21]~feeder ; 1                 ; 6       ;
;      - reg[18][21]~feeder ; 1                 ; 6       ;
; d_in[22]                  ;                   ;         ;
;      - reg[2][22]         ; 1                 ; 6       ;
;      - reg[3][22]         ; 1                 ; 6       ;
;      - reg[1][22]         ; 1                 ; 6       ;
;      - reg[4][22]         ; 1                 ; 6       ;
;      - reg[5][22]         ; 1                 ; 6       ;
;      - reg[6][22]         ; 1                 ; 6       ;
;      - reg[7][22]         ; 1                 ; 6       ;
;      - reg[16][22]        ; 1                 ; 6       ;
;      - reg[17][22]        ; 1                 ; 6       ;
;      - reg[20][22]        ; 1                 ; 6       ;
;      - reg[21][22]        ; 1                 ; 6       ;
;      - reg[22][22]        ; 1                 ; 6       ;
;      - reg[23][22]        ; 1                 ; 6       ;
;      - reg[24][22]        ; 1                 ; 6       ;
;      - reg[25][22]        ; 1                 ; 6       ;
;      - reg[26][22]        ; 1                 ; 6       ;
;      - reg[27][22]        ; 1                 ; 6       ;
;      - reg[28][22]        ; 1                 ; 6       ;
;      - reg[8][22]         ; 1                 ; 6       ;
;      - reg[9][22]         ; 1                 ; 6       ;
;      - reg[10][22]        ; 1                 ; 6       ;
;      - reg[11][22]        ; 1                 ; 6       ;
;      - reg[13][22]        ; 1                 ; 6       ;
;      - reg[14][22]        ; 1                 ; 6       ;
;      - reg[15][22]        ; 1                 ; 6       ;
;      - reg[29][22]~feeder ; 1                 ; 6       ;
;      - reg[30][22]~feeder ; 1                 ; 6       ;
;      - reg[18][22]~feeder ; 1                 ; 6       ;
;      - reg[19][22]~feeder ; 1                 ; 6       ;
;      - reg[31][22]~feeder ; 1                 ; 6       ;
;      - reg[12][22]~feeder ; 1                 ; 6       ;
; d_in[23]                  ;                   ;         ;
;      - reg[2][23]         ; 1                 ; 6       ;
;      - reg[1][23]         ; 1                 ; 6       ;
;      - reg[5][23]         ; 1                 ; 6       ;
;      - reg[6][23]         ; 1                 ; 6       ;
;      - reg[7][23]         ; 1                 ; 6       ;
;      - reg[16][23]        ; 1                 ; 6       ;
;      - reg[17][23]        ; 1                 ; 6       ;
;      - reg[19][23]        ; 1                 ; 6       ;
;      - reg[20][23]        ; 1                 ; 6       ;
;      - reg[21][23]        ; 1                 ; 6       ;
;      - reg[22][23]        ; 1                 ; 6       ;
;      - reg[23][23]        ; 1                 ; 6       ;
;      - reg[24][23]        ; 1                 ; 6       ;
;      - reg[25][23]        ; 1                 ; 6       ;
;      - reg[26][23]        ; 1                 ; 6       ;
;      - reg[27][23]        ; 1                 ; 6       ;
;      - reg[28][23]        ; 1                 ; 6       ;
;      - reg[30][23]        ; 1                 ; 6       ;
;      - reg[31][23]        ; 1                 ; 6       ;
;      - reg[9][23]         ; 1                 ; 6       ;
;      - reg[10][23]        ; 1                 ; 6       ;
;      - reg[11][23]        ; 1                 ; 6       ;
;      - reg[12][23]        ; 1                 ; 6       ;
;      - reg[13][23]        ; 1                 ; 6       ;
;      - reg[14][23]        ; 1                 ; 6       ;
;      - reg[29][23]~feeder ; 1                 ; 6       ;
;      - reg[3][23]~feeder  ; 1                 ; 6       ;
;      - reg[8][23]~feeder  ; 1                 ; 6       ;
;      - reg[4][23]~feeder  ; 1                 ; 6       ;
;      - reg[18][23]~feeder ; 1                 ; 6       ;
;      - reg[15][23]~feeder ; 1                 ; 6       ;
; d_in[24]                  ;                   ;         ;
;      - reg[2][24]         ; 0                 ; 6       ;
;      - reg[3][24]         ; 0                 ; 6       ;
;      - reg[1][24]         ; 0                 ; 6       ;
;      - reg[4][24]         ; 0                 ; 6       ;
;      - reg[5][24]         ; 0                 ; 6       ;
;      - reg[6][24]         ; 0                 ; 6       ;
;      - reg[7][24]         ; 0                 ; 6       ;
;      - reg[16][24]        ; 0                 ; 6       ;
;      - reg[20][24]        ; 0                 ; 6       ;
;      - reg[21][24]        ; 0                 ; 6       ;
;      - reg[22][24]        ; 0                 ; 6       ;
;      - reg[23][24]        ; 0                 ; 6       ;
;      - reg[24][24]        ; 0                 ; 6       ;
;      - reg[25][24]        ; 0                 ; 6       ;
;      - reg[26][24]        ; 0                 ; 6       ;
;      - reg[27][24]        ; 0                 ; 6       ;
;      - reg[28][24]        ; 0                 ; 6       ;
;      - reg[29][24]        ; 0                 ; 6       ;
;      - reg[30][24]        ; 0                 ; 6       ;
;      - reg[8][24]         ; 0                 ; 6       ;
;      - reg[9][24]         ; 0                 ; 6       ;
;      - reg[10][24]        ; 0                 ; 6       ;
;      - reg[12][24]        ; 0                 ; 6       ;
;      - reg[13][24]        ; 0                 ; 6       ;
;      - reg[14][24]        ; 0                 ; 6       ;
;      - reg[31][24]~feeder ; 0                 ; 6       ;
;      - reg[19][24]~feeder ; 0                 ; 6       ;
;      - reg[17][24]~feeder ; 0                 ; 6       ;
;      - reg[15][24]~feeder ; 0                 ; 6       ;
;      - reg[11][24]~feeder ; 0                 ; 6       ;
;      - reg[18][24]~feeder ; 0                 ; 6       ;
; d_in[25]                  ;                   ;         ;
;      - reg[2][25]         ; 0                 ; 6       ;
;      - reg[1][25]         ; 0                 ; 6       ;
;      - reg[5][25]         ; 0                 ; 6       ;
;      - reg[6][25]         ; 0                 ; 6       ;
;      - reg[7][25]         ; 0                 ; 6       ;
;      - reg[16][25]        ; 0                 ; 6       ;
;      - reg[18][25]        ; 0                 ; 6       ;
;      - reg[19][25]        ; 0                 ; 6       ;
;      - reg[20][25]        ; 0                 ; 6       ;
;      - reg[21][25]        ; 0                 ; 6       ;
;      - reg[22][25]        ; 0                 ; 6       ;
;      - reg[23][25]        ; 0                 ; 6       ;
;      - reg[24][25]        ; 0                 ; 6       ;
;      - reg[25][25]        ; 0                 ; 6       ;
;      - reg[26][25]        ; 0                 ; 6       ;
;      - reg[27][25]        ; 0                 ; 6       ;
;      - reg[28][25]        ; 0                 ; 6       ;
;      - reg[29][25]        ; 0                 ; 6       ;
;      - reg[31][25]        ; 0                 ; 6       ;
;      - reg[9][25]         ; 0                 ; 6       ;
;      - reg[10][25]        ; 0                 ; 6       ;
;      - reg[11][25]        ; 0                 ; 6       ;
;      - reg[12][25]        ; 0                 ; 6       ;
;      - reg[13][25]        ; 0                 ; 6       ;
;      - reg[14][25]        ; 0                 ; 6       ;
;      - reg[15][25]        ; 0                 ; 6       ;
;      - reg[17][25]~feeder ; 0                 ; 6       ;
;      - reg[3][25]~feeder  ; 0                 ; 6       ;
;      - reg[4][25]~feeder  ; 0                 ; 6       ;
;      - reg[8][25]~feeder  ; 0                 ; 6       ;
;      - reg[30][25]~feeder ; 0                 ; 6       ;
; d_in[26]                  ;                   ;         ;
;      - reg[2][26]         ; 1                 ; 6       ;
;      - reg[3][26]         ; 1                 ; 6       ;
;      - reg[1][26]         ; 1                 ; 6       ;
;      - reg[5][26]         ; 1                 ; 6       ;
;      - reg[6][26]         ; 1                 ; 6       ;
;      - reg[17][26]        ; 1                 ; 6       ;
;      - reg[19][26]        ; 1                 ; 6       ;
;      - reg[20][26]        ; 1                 ; 6       ;
;      - reg[21][26]        ; 1                 ; 6       ;
;      - reg[22][26]        ; 1                 ; 6       ;
;      - reg[23][26]        ; 1                 ; 6       ;
;      - reg[24][26]        ; 1                 ; 6       ;
;      - reg[25][26]        ; 1                 ; 6       ;
;      - reg[26][26]        ; 1                 ; 6       ;
;      - reg[27][26]        ; 1                 ; 6       ;
;      - reg[28][26]        ; 1                 ; 6       ;
;      - reg[29][26]        ; 1                 ; 6       ;
;      - reg[30][26]        ; 1                 ; 6       ;
;      - reg[8][26]         ; 1                 ; 6       ;
;      - reg[9][26]         ; 1                 ; 6       ;
;      - reg[10][26]        ; 1                 ; 6       ;
;      - reg[11][26]        ; 1                 ; 6       ;
;      - reg[12][26]        ; 1                 ; 6       ;
;      - reg[13][26]        ; 1                 ; 6       ;
;      - reg[14][26]        ; 1                 ; 6       ;
;      - reg[15][26]~feeder ; 1                 ; 6       ;
;      - reg[16][26]~feeder ; 1                 ; 6       ;
;      - reg[18][26]~feeder ; 1                 ; 6       ;
;      - reg[7][26]~feeder  ; 1                 ; 6       ;
;      - reg[4][26]~feeder  ; 1                 ; 6       ;
;      - reg[31][26]~feeder ; 1                 ; 6       ;
; d_in[27]                  ;                   ;         ;
;      - reg[2][27]         ; 0                 ; 6       ;
;      - reg[3][27]         ; 0                 ; 6       ;
;      - reg[1][27]         ; 0                 ; 6       ;
;      - reg[5][27]         ; 0                 ; 6       ;
;      - reg[6][27]         ; 0                 ; 6       ;
;      - reg[7][27]         ; 0                 ; 6       ;
;      - reg[16][27]        ; 0                 ; 6       ;
;      - reg[17][27]        ; 0                 ; 6       ;
;      - reg[20][27]        ; 0                 ; 6       ;
;      - reg[21][27]        ; 0                 ; 6       ;
;      - reg[22][27]        ; 0                 ; 6       ;
;      - reg[23][27]        ; 0                 ; 6       ;
;      - reg[24][27]        ; 0                 ; 6       ;
;      - reg[25][27]        ; 0                 ; 6       ;
;      - reg[26][27]        ; 0                 ; 6       ;
;      - reg[27][27]        ; 0                 ; 6       ;
;      - reg[28][27]        ; 0                 ; 6       ;
;      - reg[30][27]        ; 0                 ; 6       ;
;      - reg[9][27]         ; 0                 ; 6       ;
;      - reg[10][27]        ; 0                 ; 6       ;
;      - reg[11][27]        ; 0                 ; 6       ;
;      - reg[12][27]        ; 0                 ; 6       ;
;      - reg[13][27]        ; 0                 ; 6       ;
;      - reg[14][27]        ; 0                 ; 6       ;
;      - reg[15][27]        ; 0                 ; 6       ;
;      - reg[18][27]~feeder ; 0                 ; 6       ;
;      - reg[31][27]~feeder ; 0                 ; 6       ;
;      - reg[19][27]~feeder ; 0                 ; 6       ;
;      - reg[29][27]~feeder ; 0                 ; 6       ;
;      - reg[8][27]~feeder  ; 0                 ; 6       ;
;      - reg[4][27]~feeder  ; 0                 ; 6       ;
; d_in[28]                  ;                   ;         ;
;      - reg[2][28]         ; 1                 ; 6       ;
;      - reg[1][28]         ; 1                 ; 6       ;
;      - reg[5][28]         ; 1                 ; 6       ;
;      - reg[6][28]         ; 1                 ; 6       ;
;      - reg[7][28]         ; 1                 ; 6       ;
;      - reg[16][28]        ; 1                 ; 6       ;
;      - reg[17][28]        ; 1                 ; 6       ;
;      - reg[18][28]        ; 1                 ; 6       ;
;      - reg[20][28]        ; 1                 ; 6       ;
;      - reg[21][28]        ; 1                 ; 6       ;
;      - reg[22][28]        ; 1                 ; 6       ;
;      - reg[23][28]        ; 1                 ; 6       ;
;      - reg[24][28]        ; 1                 ; 6       ;
;      - reg[25][28]        ; 1                 ; 6       ;
;      - reg[26][28]        ; 1                 ; 6       ;
;      - reg[27][28]        ; 1                 ; 6       ;
;      - reg[28][28]        ; 1                 ; 6       ;
;      - reg[29][28]        ; 1                 ; 6       ;
;      - reg[31][28]        ; 1                 ; 6       ;
;      - reg[8][28]         ; 1                 ; 6       ;
;      - reg[9][28]         ; 1                 ; 6       ;
;      - reg[10][28]        ; 1                 ; 6       ;
;      - reg[12][28]        ; 1                 ; 6       ;
;      - reg[13][28]        ; 1                 ; 6       ;
;      - reg[14][28]        ; 1                 ; 6       ;
;      - reg[15][28]        ; 1                 ; 6       ;
;      - reg[19][28]~feeder ; 1                 ; 6       ;
;      - reg[4][28]~feeder  ; 1                 ; 6       ;
;      - reg[3][28]~feeder  ; 1                 ; 6       ;
;      - reg[30][28]~feeder ; 1                 ; 6       ;
;      - reg[11][28]~feeder ; 1                 ; 6       ;
; d_in[29]                  ;                   ;         ;
;      - reg[2][29]         ; 1                 ; 6       ;
;      - reg[3][29]         ; 1                 ; 6       ;
;      - reg[1][29]         ; 1                 ; 6       ;
;      - reg[5][29]         ; 1                 ; 6       ;
;      - reg[6][29]         ; 1                 ; 6       ;
;      - reg[7][29]         ; 1                 ; 6       ;
;      - reg[17][29]        ; 1                 ; 6       ;
;      - reg[18][29]        ; 1                 ; 6       ;
;      - reg[20][29]        ; 1                 ; 6       ;
;      - reg[21][29]        ; 1                 ; 6       ;
;      - reg[22][29]        ; 1                 ; 6       ;
;      - reg[23][29]        ; 1                 ; 6       ;
;      - reg[24][29]        ; 1                 ; 6       ;
;      - reg[25][29]        ; 1                 ; 6       ;
;      - reg[26][29]        ; 1                 ; 6       ;
;      - reg[27][29]        ; 1                 ; 6       ;
;      - reg[28][29]        ; 1                 ; 6       ;
;      - reg[29][29]        ; 1                 ; 6       ;
;      - reg[9][29]         ; 1                 ; 6       ;
;      - reg[10][29]        ; 1                 ; 6       ;
;      - reg[11][29]        ; 1                 ; 6       ;
;      - reg[13][29]        ; 1                 ; 6       ;
;      - reg[14][29]        ; 1                 ; 6       ;
;      - reg[15][29]        ; 1                 ; 6       ;
;      - reg[31][29]~feeder ; 1                 ; 6       ;
;      - reg[16][29]~feeder ; 1                 ; 6       ;
;      - reg[19][29]~feeder ; 1                 ; 6       ;
;      - reg[4][29]~feeder  ; 1                 ; 6       ;
;      - reg[8][29]~feeder  ; 1                 ; 6       ;
;      - reg[12][29]~feeder ; 1                 ; 6       ;
;      - reg[30][29]~feeder ; 1                 ; 6       ;
; d_in[30]                  ;                   ;         ;
;      - reg[2][30]         ; 1                 ; 6       ;
;      - reg[1][30]         ; 1                 ; 6       ;
;      - reg[4][30]         ; 1                 ; 6       ;
;      - reg[5][30]         ; 1                 ; 6       ;
;      - reg[6][30]         ; 1                 ; 6       ;
;      - reg[7][30]         ; 1                 ; 6       ;
;      - reg[17][30]        ; 1                 ; 6       ;
;      - reg[20][30]        ; 1                 ; 6       ;
;      - reg[21][30]        ; 1                 ; 6       ;
;      - reg[22][30]        ; 1                 ; 6       ;
;      - reg[23][30]        ; 1                 ; 6       ;
;      - reg[24][30]        ; 1                 ; 6       ;
;      - reg[25][30]        ; 1                 ; 6       ;
;      - reg[26][30]        ; 1                 ; 6       ;
;      - reg[27][30]        ; 1                 ; 6       ;
;      - reg[28][30]        ; 1                 ; 6       ;
;      - reg[30][30]        ; 1                 ; 6       ;
;      - reg[31][30]        ; 1                 ; 6       ;
;      - reg[9][30]         ; 1                 ; 6       ;
;      - reg[10][30]        ; 1                 ; 6       ;
;      - reg[11][30]        ; 1                 ; 6       ;
;      - reg[13][30]        ; 1                 ; 6       ;
;      - reg[14][30]        ; 1                 ; 6       ;
;      - reg[16][30]~feeder ; 1                 ; 6       ;
;      - reg[8][30]~feeder  ; 1                 ; 6       ;
;      - reg[29][30]~feeder ; 1                 ; 6       ;
;      - reg[15][30]~feeder ; 1                 ; 6       ;
;      - reg[3][30]~feeder  ; 1                 ; 6       ;
;      - reg[12][30]~feeder ; 1                 ; 6       ;
;      - reg[19][30]~feeder ; 1                 ; 6       ;
;      - reg[18][30]~feeder ; 1                 ; 6       ;
; d_in[31]                  ;                   ;         ;
;      - reg[2][31]         ; 1                 ; 6       ;
;      - reg[1][31]         ; 1                 ; 6       ;
;      - reg[4][31]         ; 1                 ; 6       ;
;      - reg[5][31]         ; 1                 ; 6       ;
;      - reg[6][31]         ; 1                 ; 6       ;
;      - reg[16][31]        ; 1                 ; 6       ;
;      - reg[17][31]        ; 1                 ; 6       ;
;      - reg[20][31]        ; 1                 ; 6       ;
;      - reg[21][31]        ; 1                 ; 6       ;
;      - reg[22][31]        ; 1                 ; 6       ;
;      - reg[23][31]        ; 1                 ; 6       ;
;      - reg[24][31]        ; 1                 ; 6       ;
;      - reg[25][31]        ; 1                 ; 6       ;
;      - reg[26][31]        ; 1                 ; 6       ;
;      - reg[27][31]        ; 1                 ; 6       ;
;      - reg[28][31]        ; 1                 ; 6       ;
;      - reg[29][31]        ; 1                 ; 6       ;
;      - reg[30][31]        ; 1                 ; 6       ;
;      - reg[31][31]        ; 1                 ; 6       ;
;      - reg[9][31]         ; 1                 ; 6       ;
;      - reg[10][31]        ; 1                 ; 6       ;
;      - reg[12][31]        ; 1                 ; 6       ;
;      - reg[13][31]        ; 1                 ; 6       ;
;      - reg[14][31]        ; 1                 ; 6       ;
;      - reg[15][31]        ; 1                 ; 6       ;
;      - reg[3][31]~feeder  ; 1                 ; 6       ;
;      - reg[11][31]~feeder ; 1                 ; 6       ;
;      - reg[7][31]~feeder  ; 1                 ; 6       ;
;      - reg[8][31]~feeder  ; 1                 ; 6       ;
;      - reg[19][31]~feeder ; 1                 ; 6       ;
;      - reg[18][31]~feeder ; 1                 ; 6       ;
+---------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                         ;
+------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name       ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Equal15~1  ; LCCOMB_X21_Y13_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~10 ; LCCOMB_X20_Y13_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~11 ; LCCOMB_X20_Y13_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~12 ; LCCOMB_X21_Y13_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~13 ; LCCOMB_X20_Y13_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~14 ; LCCOMB_X21_Y13_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~15 ; LCCOMB_X20_Y13_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~16 ; LCCOMB_X20_Y13_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~17 ; LCCOMB_X20_Y13_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~18 ; LCCOMB_X20_Y13_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~19 ; LCCOMB_X20_Y13_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~21 ; LCCOMB_X22_Y13_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~23 ; LCCOMB_X22_Y13_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~24 ; LCCOMB_X22_Y13_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~26 ; LCCOMB_X21_Y13_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~28 ; LCCOMB_X20_Y13_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~29 ; LCCOMB_X21_Y13_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~3  ; LCCOMB_X20_Y13_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~30 ; LCCOMB_X20_Y13_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~31 ; LCCOMB_X22_Y13_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~32 ; LCCOMB_X22_Y13_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~33 ; LCCOMB_X22_Y13_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~34 ; LCCOMB_X22_Y13_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~35 ; LCCOMB_X20_Y13_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~36 ; LCCOMB_X21_Y13_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~37 ; LCCOMB_X20_Y13_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~38 ; LCCOMB_X21_Y13_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~4  ; LCCOMB_X21_Y13_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~5  ; LCCOMB_X20_Y13_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~7  ; LCCOMB_X20_Y13_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal15~9  ; LCCOMB_X20_Y13_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk        ; PIN_M1             ; 992     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; reset_n    ; PIN_M2             ; 992     ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; clk     ; PIN_M1   ; 992     ; Global Clock         ; GCLK3            ; --                        ;
; reset_n ; PIN_M2   ; 992     ; Global Clock         ; GCLK1            ; --                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; addrA[2]    ; 208               ;
; addrA[3]    ; 208               ;
; addrA[1]    ; 195               ;
; addrA[0]    ; 194               ;
; Mux31~23    ; 48                ;
; Mux31~18    ; 45                ;
; Mux31~16    ; 45                ;
; Mux31~14    ; 35                ;
; Equal15~38  ; 32                ;
; Equal15~37  ; 32                ;
; Equal15~36  ; 32                ;
; Equal15~35  ; 32                ;
; Equal15~34  ; 32                ;
; Equal15~33  ; 32                ;
; Equal15~32  ; 32                ;
; Equal15~31  ; 32                ;
; Equal15~30  ; 32                ;
; Equal15~29  ; 32                ;
; Equal15~28  ; 32                ;
; Equal15~26  ; 32                ;
; Equal15~24  ; 32                ;
; Equal15~23  ; 32                ;
; Equal15~21  ; 32                ;
; Equal15~19  ; 32                ;
; Equal15~18  ; 32                ;
; Equal15~17  ; 32                ;
; Equal15~16  ; 32                ;
; Equal15~15  ; 32                ;
; Equal15~14  ; 32                ;
; Equal15~13  ; 32                ;
; Equal15~12  ; 32                ;
; Equal15~11  ; 32                ;
; Equal15~10  ; 32                ;
; Equal15~9   ; 32                ;
; Equal15~7   ; 32                ;
; Equal15~5   ; 32                ;
; Equal15~4   ; 32                ;
; Equal15~3   ; 32                ;
; Equal15~1   ; 32                ;
; Mux31~15    ; 32                ;
; d_in[31]    ; 31                ;
; d_in[30]    ; 31                ;
; d_in[29]    ; 31                ;
; d_in[28]    ; 31                ;
; d_in[27]    ; 31                ;
; d_in[26]    ; 31                ;
; d_in[25]    ; 31                ;
; d_in[24]    ; 31                ;
; d_in[23]    ; 31                ;
; d_in[22]    ; 31                ;
; d_in[21]    ; 31                ;
; d_in[20]    ; 31                ;
; d_in[19]    ; 31                ;
; d_in[18]    ; 31                ;
; d_in[17]    ; 31                ;
; d_in[16]    ; 31                ;
; d_in[15]    ; 31                ;
; d_in[14]    ; 31                ;
; d_in[13]    ; 31                ;
; d_in[12]    ; 31                ;
; d_in[11]    ; 31                ;
; d_in[10]    ; 31                ;
; d_in[9]     ; 31                ;
; d_in[8]     ; 31                ;
; d_in[7]     ; 31                ;
; d_in[6]     ; 31                ;
; d_in[5]     ; 31                ;
; d_in[4]     ; 31                ;
; d_in[3]     ; 31                ;
; d_in[2]     ; 31                ;
; d_in[1]     ; 31                ;
; addrW[3]    ; 31                ;
; addrW[1]    ; 31                ;
; d_in[0]     ; 31                ;
; addrA[4]    ; 15                ;
; addrW[0]    ; 8                 ;
; addrW[2]    ; 8                 ;
; en          ; 8                 ;
; addrW[4]    ; 8                 ;
; Equal15~27  ; 4                 ;
; Equal15~25  ; 4                 ;
; Equal15~20  ; 4                 ;
; Equal15~8   ; 4                 ;
; Equal15~6   ; 4                 ;
; Equal15~2   ; 4                 ;
; Equal15~0   ; 4                 ;
; Equal15~22  ; 3                 ;
; Mux0~19     ; 2                 ;
; Mux1~19     ; 2                 ;
; Mux2~19     ; 2                 ;
; Mux3~19     ; 2                 ;
; Mux4~19     ; 2                 ;
; Mux5~19     ; 2                 ;
; Mux6~19     ; 2                 ;
; Mux7~25     ; 2                 ;
; Mux7~15     ; 2                 ;
; reg[3][24]  ; 2                 ;
; Mux7~14     ; 2                 ;
; Mux8~19     ; 2                 ;
; Mux9~25     ; 2                 ;
; Mux9~15     ; 2                 ;
; reg[3][22]  ; 2                 ;
; Mux9~14     ; 2                 ;
; Mux10~19    ; 2                 ;
; Mux11~25    ; 2                 ;
; Mux11~15    ; 2                 ;
; reg[3][20]  ; 2                 ;
; Mux11~14    ; 2                 ;
; Mux12~19    ; 2                 ;
; Mux13~25    ; 2                 ;
; Mux13~15    ; 2                 ;
; reg[3][18]  ; 2                 ;
; Mux13~14    ; 2                 ;
; Mux14~19    ; 2                 ;
; Mux15~25    ; 2                 ;
; Mux15~15    ; 2                 ;
; reg[3][16]  ; 2                 ;
; Mux15~14    ; 2                 ;
; Mux16~19    ; 2                 ;
; Mux17~25    ; 2                 ;
; Mux17~15    ; 2                 ;
; reg[3][14]  ; 2                 ;
; Mux17~14    ; 2                 ;
; Mux18~19    ; 2                 ;
; Mux19~25    ; 2                 ;
; Mux19~15    ; 2                 ;
; reg[3][12]  ; 2                 ;
; Mux19~14    ; 2                 ;
; Mux20~19    ; 2                 ;
; Mux21~25    ; 2                 ;
; Mux21~15    ; 2                 ;
; reg[3][10]  ; 2                 ;
; Mux21~14    ; 2                 ;
; Mux22~19    ; 2                 ;
; Mux23~25    ; 2                 ;
; Mux23~15    ; 2                 ;
; reg[3][8]   ; 2                 ;
; Mux23~14    ; 2                 ;
; Mux24~19    ; 2                 ;
; Mux25~25    ; 2                 ;
; Mux25~15    ; 2                 ;
; reg[3][6]   ; 2                 ;
; Mux25~14    ; 2                 ;
; Mux26~19    ; 2                 ;
; Mux27~25    ; 2                 ;
; Mux27~15    ; 2                 ;
; reg[3][4]   ; 2                 ;
; Mux27~14    ; 2                 ;
; Mux28~19    ; 2                 ;
; Mux29~25    ; 2                 ;
; Mux29~15    ; 2                 ;
; reg[3][2]   ; 2                 ;
; Mux29~14    ; 2                 ;
; Mux30~19    ; 2                 ;
; Mux31~30    ; 2                 ;
; Mux31~19    ; 2                 ;
; reg[3][0]   ; 2                 ;
; Mux31~17    ; 2                 ;
; Mux7~26     ; 1                 ;
; Mux9~26     ; 1                 ;
; Mux11~26    ; 1                 ;
; Mux13~26    ; 1                 ;
; Mux15~26    ; 1                 ;
; Mux17~26    ; 1                 ;
; Mux19~26    ; 1                 ;
; Mux21~26    ; 1                 ;
; Mux23~26    ; 1                 ;
; Mux25~26    ; 1                 ;
; Mux27~26    ; 1                 ;
; Mux29~26    ; 1                 ;
; Mux31~31    ; 1                 ;
; Mux0~18     ; 1                 ;
; reg[15][31] ; 1                 ;
; Mux0~17     ; 1                 ;
; reg[12][31] ; 1                 ;
; reg[14][31] ; 1                 ;
; reg[13][31] ; 1                 ;
; Mux0~16     ; 1                 ;
; Mux0~15     ; 1                 ;
; Mux0~14     ; 1                 ;
; Mux0~13     ; 1                 ;
; reg[7][31]  ; 1                 ;
; Mux0~12     ; 1                 ;
; reg[4][31]  ; 1                 ;
; reg[6][31]  ; 1                 ;
; reg[5][31]  ; 1                 ;
; reg[1][31]  ; 1                 ;
; reg[3][31]  ; 1                 ;
; reg[2][31]  ; 1                 ;
; Mux0~11     ; 1                 ;
; Mux0~10     ; 1                 ;
; reg[31][31] ; 1                 ;
; Mux0~9      ; 1                 ;
; reg[19][31] ; 1                 ;
; reg[23][31] ; 1                 ;
; reg[27][31] ; 1                 ;
; Mux0~8      ; 1                 ;
; Mux0~7      ; 1                 ;
; reg[28][31] ; 1                 ;
; Mux0~6      ; 1                 ;
; reg[16][31] ; 1                 ;
; reg[24][31] ; 1                 ;
; reg[20][31] ; 1                 ;
; Mux0~5      ; 1                 ;
; reg[30][31] ; 1                 ;
; Mux0~4      ; 1                 ;
; reg[18][31] ; 1                 ;
; reg[22][31] ; 1                 ;
; reg[26][31] ; 1                 ;
; Mux0~3      ; 1                 ;
; reg[29][31] ; 1                 ;
; Mux0~2      ; 1                 ;
; reg[17][31] ; 1                 ;
; reg[25][31] ; 1                 ;
; reg[21][31] ; 1                 ;
; Mux0~1      ; 1                 ;
; reg[11][31] ; 1                 ;
; Mux0~0      ; 1                 ;
; reg[8][31]  ; 1                 ;
; reg[9][31]  ; 1                 ;
; reg[10][31] ; 1                 ;
; Mux1~18     ; 1                 ;
; reg[15][30] ; 1                 ;
; Mux1~17     ; 1                 ;
; reg[12][30] ; 1                 ;
; reg[13][30] ; 1                 ;
; reg[14][30] ; 1                 ;
; Mux1~16     ; 1                 ;
; Mux1~15     ; 1                 ;
; Mux1~14     ; 1                 ;
; Mux1~13     ; 1                 ;
; reg[7][30]  ; 1                 ;
; Mux1~12     ; 1                 ;
; reg[4][30]  ; 1                 ;
; reg[5][30]  ; 1                 ;
; reg[6][30]  ; 1                 ;
; reg[1][30]  ; 1                 ;
; reg[3][30]  ; 1                 ;
; reg[2][30]  ; 1                 ;
; Mux1~11     ; 1                 ;
; reg[11][30] ; 1                 ;
; Mux1~10     ; 1                 ;
; reg[8][30]  ; 1                 ;
; reg[10][30] ; 1                 ;
; reg[9][30]  ; 1                 ;
; Mux1~9      ; 1                 ;
; Mux1~8      ; 1                 ;
; reg[31][30] ; 1                 ;
; Mux1~7      ; 1                 ;
; reg[19][30] ; 1                 ;
; reg[23][30] ; 1                 ;
; reg[27][30] ; 1                 ;
; Mux1~6      ; 1                 ;
; Mux1~5      ; 1                 ;
; reg[28][30] ; 1                 ;
; Mux1~4      ; 1                 ;
; reg[16][30] ; 1                 ;
; reg[24][30] ; 1                 ;
; reg[20][30] ; 1                 ;
; Mux1~3      ; 1                 ;
; reg[29][30] ; 1                 ;
; Mux1~2      ; 1                 ;
; reg[17][30] ; 1                 ;
; reg[25][30] ; 1                 ;
; reg[21][30] ; 1                 ;
; Mux1~1      ; 1                 ;
; reg[30][30] ; 1                 ;
; Mux1~0      ; 1                 ;
; reg[18][30] ; 1                 ;
; reg[22][30] ; 1                 ;
; reg[26][30] ; 1                 ;
; Mux2~18     ; 1                 ;
; reg[15][29] ; 1                 ;
; Mux2~17     ; 1                 ;
; reg[12][29] ; 1                 ;
; reg[14][29] ; 1                 ;
; reg[13][29] ; 1                 ;
; Mux2~16     ; 1                 ;
; Mux2~15     ; 1                 ;
; Mux2~14     ; 1                 ;
; Mux2~13     ; 1                 ;
; reg[7][29]  ; 1                 ;
; Mux2~12     ; 1                 ;
; reg[4][29]  ; 1                 ;
; reg[6][29]  ; 1                 ;
; reg[5][29]  ; 1                 ;
; reg[1][29]  ; 1                 ;
; reg[3][29]  ; 1                 ;
; reg[2][29]  ; 1                 ;
; Mux2~11     ; 1                 ;
; Mux2~10     ; 1                 ;
; reg[31][29] ; 1                 ;
; Mux2~9      ; 1                 ;
; reg[19][29] ; 1                 ;
; reg[23][29] ; 1                 ;
; reg[27][29] ; 1                 ;
; Mux2~8      ; 1                 ;
; Mux2~7      ; 1                 ;
; reg[28][29] ; 1                 ;
; Mux2~6      ; 1                 ;
; reg[16][29] ; 1                 ;
; reg[24][29] ; 1                 ;
; reg[20][29] ; 1                 ;
; Mux2~5      ; 1                 ;
; reg[30][29] ; 1                 ;
; Mux2~4      ; 1                 ;
; reg[18][29] ; 1                 ;
; reg[22][29] ; 1                 ;
; reg[26][29] ; 1                 ;
; Mux2~3      ; 1                 ;
; reg[29][29] ; 1                 ;
; Mux2~2      ; 1                 ;
; reg[17][29] ; 1                 ;
; reg[25][29] ; 1                 ;
; reg[21][29] ; 1                 ;
; Mux2~1      ; 1                 ;
; reg[11][29] ; 1                 ;
; Mux2~0      ; 1                 ;
; reg[8][29]  ; 1                 ;
; reg[9][29]  ; 1                 ;
; reg[10][29] ; 1                 ;
; Mux3~18     ; 1                 ;
; reg[15][28] ; 1                 ;
; Mux3~17     ; 1                 ;
; reg[12][28] ; 1                 ;
; reg[13][28] ; 1                 ;
; reg[14][28] ; 1                 ;
; Mux3~16     ; 1                 ;
; Mux3~15     ; 1                 ;
; Mux3~14     ; 1                 ;
; Mux3~13     ; 1                 ;
; reg[7][28]  ; 1                 ;
; Mux3~12     ; 1                 ;
; reg[4][28]  ; 1                 ;
; reg[5][28]  ; 1                 ;
; reg[6][28]  ; 1                 ;
; reg[1][28]  ; 1                 ;
; reg[3][28]  ; 1                 ;
; reg[2][28]  ; 1                 ;
; Mux3~11     ; 1                 ;
; reg[11][28] ; 1                 ;
; Mux3~10     ; 1                 ;
; reg[8][28]  ; 1                 ;
; reg[10][28] ; 1                 ;
; reg[9][28]  ; 1                 ;
; Mux3~9      ; 1                 ;
; Mux3~8      ; 1                 ;
; reg[31][28] ; 1                 ;
; Mux3~7      ; 1                 ;
; reg[19][28] ; 1                 ;
; reg[23][28] ; 1                 ;
; reg[27][28] ; 1                 ;
; Mux3~6      ; 1                 ;
; Mux3~5      ; 1                 ;
; reg[28][28] ; 1                 ;
; Mux3~4      ; 1                 ;
; reg[16][28] ; 1                 ;
; reg[24][28] ; 1                 ;
; reg[20][28] ; 1                 ;
; Mux3~3      ; 1                 ;
; reg[29][28] ; 1                 ;
; Mux3~2      ; 1                 ;
; reg[17][28] ; 1                 ;
; reg[25][28] ; 1                 ;
; reg[21][28] ; 1                 ;
; Mux3~1      ; 1                 ;
; reg[30][28] ; 1                 ;
; Mux3~0      ; 1                 ;
; reg[18][28] ; 1                 ;
; reg[22][28] ; 1                 ;
; reg[26][28] ; 1                 ;
; Mux4~18     ; 1                 ;
; reg[15][27] ; 1                 ;
; Mux4~17     ; 1                 ;
; reg[12][27] ; 1                 ;
; reg[14][27] ; 1                 ;
; reg[13][27] ; 1                 ;
; Mux4~16     ; 1                 ;
; Mux4~15     ; 1                 ;
; Mux4~14     ; 1                 ;
; Mux4~13     ; 1                 ;
; reg[7][27]  ; 1                 ;
; Mux4~12     ; 1                 ;
; reg[4][27]  ; 1                 ;
; reg[6][27]  ; 1                 ;
; reg[5][27]  ; 1                 ;
; reg[1][27]  ; 1                 ;
; reg[3][27]  ; 1                 ;
; reg[2][27]  ; 1                 ;
; Mux4~11     ; 1                 ;
; Mux4~10     ; 1                 ;
; reg[31][27] ; 1                 ;
; Mux4~9      ; 1                 ;
; reg[19][27] ; 1                 ;
; reg[23][27] ; 1                 ;
; reg[27][27] ; 1                 ;
; Mux4~8      ; 1                 ;
; Mux4~7      ; 1                 ;
; reg[28][27] ; 1                 ;
; Mux4~6      ; 1                 ;
; reg[16][27] ; 1                 ;
; reg[24][27] ; 1                 ;
; reg[20][27] ; 1                 ;
; Mux4~5      ; 1                 ;
; reg[30][27] ; 1                 ;
; Mux4~4      ; 1                 ;
; reg[18][27] ; 1                 ;
; reg[22][27] ; 1                 ;
; reg[26][27] ; 1                 ;
; Mux4~3      ; 1                 ;
; reg[29][27] ; 1                 ;
; Mux4~2      ; 1                 ;
; reg[17][27] ; 1                 ;
; reg[25][27] ; 1                 ;
; reg[21][27] ; 1                 ;
; Mux4~1      ; 1                 ;
; reg[11][27] ; 1                 ;
; Mux4~0      ; 1                 ;
; reg[8][27]  ; 1                 ;
; reg[9][27]  ; 1                 ;
; reg[10][27] ; 1                 ;
; Mux5~18     ; 1                 ;
; reg[15][26] ; 1                 ;
; Mux5~17     ; 1                 ;
; reg[12][26] ; 1                 ;
; reg[13][26] ; 1                 ;
; reg[14][26] ; 1                 ;
; Mux5~16     ; 1                 ;
; Mux5~15     ; 1                 ;
; Mux5~14     ; 1                 ;
; Mux5~13     ; 1                 ;
; reg[7][26]  ; 1                 ;
; Mux5~12     ; 1                 ;
; reg[4][26]  ; 1                 ;
; reg[5][26]  ; 1                 ;
; reg[6][26]  ; 1                 ;
; reg[1][26]  ; 1                 ;
; reg[3][26]  ; 1                 ;
; reg[2][26]  ; 1                 ;
; Mux5~11     ; 1                 ;
; reg[11][26] ; 1                 ;
; Mux5~10     ; 1                 ;
; reg[8][26]  ; 1                 ;
; reg[10][26] ; 1                 ;
; reg[9][26]  ; 1                 ;
; Mux5~9      ; 1                 ;
; Mux5~8      ; 1                 ;
; reg[31][26] ; 1                 ;
; Mux5~7      ; 1                 ;
; reg[19][26] ; 1                 ;
; reg[23][26] ; 1                 ;
; reg[27][26] ; 1                 ;
; Mux5~6      ; 1                 ;
; Mux5~5      ; 1                 ;
; reg[28][26] ; 1                 ;
; Mux5~4      ; 1                 ;
; reg[16][26] ; 1                 ;
; reg[24][26] ; 1                 ;
; reg[20][26] ; 1                 ;
; Mux5~3      ; 1                 ;
; reg[29][26] ; 1                 ;
; Mux5~2      ; 1                 ;
; reg[17][26] ; 1                 ;
; reg[25][26] ; 1                 ;
; reg[21][26] ; 1                 ;
; Mux5~1      ; 1                 ;
; reg[30][26] ; 1                 ;
; Mux5~0      ; 1                 ;
; reg[18][26] ; 1                 ;
; reg[22][26] ; 1                 ;
; reg[26][26] ; 1                 ;
; Mux6~18     ; 1                 ;
; reg[15][25] ; 1                 ;
; Mux6~17     ; 1                 ;
; reg[12][25] ; 1                 ;
; reg[14][25] ; 1                 ;
; reg[13][25] ; 1                 ;
; Mux6~16     ; 1                 ;
; Mux6~15     ; 1                 ;
; Mux6~14     ; 1                 ;
; Mux6~13     ; 1                 ;
; reg[7][25]  ; 1                 ;
; Mux6~12     ; 1                 ;
; reg[4][25]  ; 1                 ;
; reg[6][25]  ; 1                 ;
; reg[5][25]  ; 1                 ;
; reg[1][25]  ; 1                 ;
; reg[3][25]  ; 1                 ;
; reg[2][25]  ; 1                 ;
; Mux6~11     ; 1                 ;
; Mux6~10     ; 1                 ;
; reg[31][25] ; 1                 ;
; Mux6~9      ; 1                 ;
; reg[19][25] ; 1                 ;
; reg[23][25] ; 1                 ;
; reg[27][25] ; 1                 ;
; Mux6~8      ; 1                 ;
; Mux6~7      ; 1                 ;
; reg[28][25] ; 1                 ;
; Mux6~6      ; 1                 ;
; reg[16][25] ; 1                 ;
; reg[24][25] ; 1                 ;
; reg[20][25] ; 1                 ;
; Mux6~5      ; 1                 ;
; reg[30][25] ; 1                 ;
; Mux6~4      ; 1                 ;
; reg[18][25] ; 1                 ;
; reg[22][25] ; 1                 ;
; reg[26][25] ; 1                 ;
; Mux6~3      ; 1                 ;
; reg[29][25] ; 1                 ;
; Mux6~2      ; 1                 ;
; reg[17][25] ; 1                 ;
; reg[25][25] ; 1                 ;
; reg[21][25] ; 1                 ;
; Mux6~1      ; 1                 ;
; reg[11][25] ; 1                 ;
; Mux6~0      ; 1                 ;
; reg[8][25]  ; 1                 ;
; reg[9][25]  ; 1                 ;
; reg[10][25] ; 1                 ;
; Mux7~24     ; 1                 ;
; reg[15][24] ; 1                 ;
; Mux7~23     ; 1                 ;
; reg[12][24] ; 1                 ;
; reg[13][24] ; 1                 ;
; reg[14][24] ; 1                 ;
; Mux7~22     ; 1                 ;
; Mux7~21     ; 1                 ;
; Mux7~20     ; 1                 ;
; reg[11][24] ; 1                 ;
; Mux7~19     ; 1                 ;
; reg[8][24]  ; 1                 ;
; reg[10][24] ; 1                 ;
; reg[9][24]  ; 1                 ;
; Mux7~18     ; 1                 ;
; Mux7~17     ; 1                 ;
; Mux7~16     ; 1                 ;
; reg[4][24]  ; 1                 ;
; reg[7][24]  ; 1                 ;
; reg[6][24]  ; 1                 ;
; reg[5][24]  ; 1                 ;
; reg[2][24]  ; 1                 ;
; reg[1][24]  ; 1                 ;
; Mux7~13     ; 1                 ;
; Mux7~12     ; 1                 ;
; reg[31][24] ; 1                 ;
; Mux7~11     ; 1                 ;
; reg[19][24] ; 1                 ;
; reg[23][24] ; 1                 ;
; reg[27][24] ; 1                 ;
; Mux7~10     ; 1                 ;
; Mux7~9      ; 1                 ;
; reg[28][24] ; 1                 ;
; Mux7~8      ; 1                 ;
; reg[16][24] ; 1                 ;
; reg[24][24] ; 1                 ;
; reg[20][24] ; 1                 ;
; Mux7~7      ; 1                 ;
; reg[29][24] ; 1                 ;
; Mux7~6      ; 1                 ;
; reg[17][24] ; 1                 ;
; reg[25][24] ; 1                 ;
; reg[21][24] ; 1                 ;
; Mux7~5      ; 1                 ;
; reg[30][24] ; 1                 ;
; Mux7~4      ; 1                 ;
; reg[18][24] ; 1                 ;
; reg[22][24] ; 1                 ;
; reg[26][24] ; 1                 ;
; Mux8~18     ; 1                 ;
; reg[15][23] ; 1                 ;
; Mux8~17     ; 1                 ;
; reg[12][23] ; 1                 ;
; reg[14][23] ; 1                 ;
; reg[13][23] ; 1                 ;
; Mux8~16     ; 1                 ;
; Mux8~15     ; 1                 ;
; Mux8~14     ; 1                 ;
; Mux8~13     ; 1                 ;
; reg[7][23]  ; 1                 ;
; Mux8~12     ; 1                 ;
; reg[4][23]  ; 1                 ;
; reg[6][23]  ; 1                 ;
; reg[5][23]  ; 1                 ;
; reg[1][23]  ; 1                 ;
; reg[3][23]  ; 1                 ;
; reg[2][23]  ; 1                 ;
; Mux8~11     ; 1                 ;
; Mux8~10     ; 1                 ;
; reg[31][23] ; 1                 ;
; Mux8~9      ; 1                 ;
; reg[19][23] ; 1                 ;
; reg[23][23] ; 1                 ;
; reg[27][23] ; 1                 ;
; Mux8~8      ; 1                 ;
; Mux8~7      ; 1                 ;
; reg[28][23] ; 1                 ;
; Mux8~6      ; 1                 ;
; reg[16][23] ; 1                 ;
; reg[24][23] ; 1                 ;
; reg[20][23] ; 1                 ;
; Mux8~5      ; 1                 ;
; reg[30][23] ; 1                 ;
; Mux8~4      ; 1                 ;
; reg[18][23] ; 1                 ;
; reg[22][23] ; 1                 ;
; reg[26][23] ; 1                 ;
; Mux8~3      ; 1                 ;
; reg[29][23] ; 1                 ;
; Mux8~2      ; 1                 ;
; reg[17][23] ; 1                 ;
; reg[25][23] ; 1                 ;
; reg[21][23] ; 1                 ;
; Mux8~1      ; 1                 ;
; reg[11][23] ; 1                 ;
; Mux8~0      ; 1                 ;
; reg[8][23]  ; 1                 ;
; reg[9][23]  ; 1                 ;
; reg[10][23] ; 1                 ;
; Mux9~24     ; 1                 ;
; reg[15][22] ; 1                 ;
; Mux9~23     ; 1                 ;
; reg[12][22] ; 1                 ;
; reg[13][22] ; 1                 ;
; reg[14][22] ; 1                 ;
; Mux9~22     ; 1                 ;
; Mux9~21     ; 1                 ;
; Mux9~20     ; 1                 ;
; reg[11][22] ; 1                 ;
; Mux9~19     ; 1                 ;
; reg[8][22]  ; 1                 ;
; reg[10][22] ; 1                 ;
; reg[9][22]  ; 1                 ;
; Mux9~18     ; 1                 ;
; Mux9~17     ; 1                 ;
; Mux9~16     ; 1                 ;
; reg[4][22]  ; 1                 ;
; reg[7][22]  ; 1                 ;
; reg[6][22]  ; 1                 ;
; reg[5][22]  ; 1                 ;
; reg[2][22]  ; 1                 ;
; reg[1][22]  ; 1                 ;
; Mux9~13     ; 1                 ;
; Mux9~12     ; 1                 ;
; reg[31][22] ; 1                 ;
; Mux9~11     ; 1                 ;
; reg[19][22] ; 1                 ;
; reg[23][22] ; 1                 ;
; reg[27][22] ; 1                 ;
; Mux9~10     ; 1                 ;
; Mux9~9      ; 1                 ;
; reg[28][22] ; 1                 ;
; Mux9~8      ; 1                 ;
; reg[16][22] ; 1                 ;
; reg[24][22] ; 1                 ;
; reg[20][22] ; 1                 ;
; Mux9~7      ; 1                 ;
; reg[29][22] ; 1                 ;
; Mux9~6      ; 1                 ;
; reg[17][22] ; 1                 ;
; reg[25][22] ; 1                 ;
; reg[21][22] ; 1                 ;
; Mux9~5      ; 1                 ;
; reg[30][22] ; 1                 ;
; Mux9~4      ; 1                 ;
; reg[18][22] ; 1                 ;
; reg[22][22] ; 1                 ;
; reg[26][22] ; 1                 ;
; Mux10~18    ; 1                 ;
; reg[15][21] ; 1                 ;
; Mux10~17    ; 1                 ;
; reg[12][21] ; 1                 ;
; reg[14][21] ; 1                 ;
; reg[13][21] ; 1                 ;
; Mux10~16    ; 1                 ;
; Mux10~15    ; 1                 ;
; Mux10~14    ; 1                 ;
; Mux10~13    ; 1                 ;
; reg[7][21]  ; 1                 ;
; Mux10~12    ; 1                 ;
; reg[4][21]  ; 1                 ;
; reg[6][21]  ; 1                 ;
; reg[5][21]  ; 1                 ;
; reg[1][21]  ; 1                 ;
; reg[3][21]  ; 1                 ;
; reg[2][21]  ; 1                 ;
; Mux10~11    ; 1                 ;
; Mux10~10    ; 1                 ;
; reg[31][21] ; 1                 ;
; Mux10~9     ; 1                 ;
; reg[19][21] ; 1                 ;
; reg[23][21] ; 1                 ;
; reg[27][21] ; 1                 ;
; Mux10~8     ; 1                 ;
; Mux10~7     ; 1                 ;
; reg[28][21] ; 1                 ;
; Mux10~6     ; 1                 ;
; reg[16][21] ; 1                 ;
; reg[24][21] ; 1                 ;
; reg[20][21] ; 1                 ;
; Mux10~5     ; 1                 ;
; reg[30][21] ; 1                 ;
; Mux10~4     ; 1                 ;
; reg[18][21] ; 1                 ;
; reg[22][21] ; 1                 ;
; reg[26][21] ; 1                 ;
; Mux10~3     ; 1                 ;
; reg[29][21] ; 1                 ;
; Mux10~2     ; 1                 ;
; reg[17][21] ; 1                 ;
; reg[25][21] ; 1                 ;
; reg[21][21] ; 1                 ;
; Mux10~1     ; 1                 ;
; reg[11][21] ; 1                 ;
; Mux10~0     ; 1                 ;
; reg[8][21]  ; 1                 ;
; reg[9][21]  ; 1                 ;
; reg[10][21] ; 1                 ;
; Mux11~24    ; 1                 ;
; reg[15][20] ; 1                 ;
; Mux11~23    ; 1                 ;
; reg[12][20] ; 1                 ;
; reg[13][20] ; 1                 ;
; reg[14][20] ; 1                 ;
; Mux11~22    ; 1                 ;
; Mux11~21    ; 1                 ;
; Mux11~20    ; 1                 ;
; reg[11][20] ; 1                 ;
; Mux11~19    ; 1                 ;
; reg[8][20]  ; 1                 ;
; reg[10][20] ; 1                 ;
; reg[9][20]  ; 1                 ;
; Mux11~18    ; 1                 ;
; Mux11~17    ; 1                 ;
; Mux11~16    ; 1                 ;
; reg[4][20]  ; 1                 ;
; reg[7][20]  ; 1                 ;
; reg[6][20]  ; 1                 ;
; reg[5][20]  ; 1                 ;
; reg[2][20]  ; 1                 ;
; reg[1][20]  ; 1                 ;
; Mux11~13    ; 1                 ;
; Mux11~12    ; 1                 ;
; reg[31][20] ; 1                 ;
; Mux11~11    ; 1                 ;
; reg[19][20] ; 1                 ;
; reg[23][20] ; 1                 ;
; reg[27][20] ; 1                 ;
; Mux11~10    ; 1                 ;
; Mux11~9     ; 1                 ;
; reg[28][20] ; 1                 ;
; Mux11~8     ; 1                 ;
; reg[16][20] ; 1                 ;
; reg[24][20] ; 1                 ;
; reg[20][20] ; 1                 ;
; Mux11~7     ; 1                 ;
; reg[29][20] ; 1                 ;
; Mux11~6     ; 1                 ;
; reg[17][20] ; 1                 ;
; reg[25][20] ; 1                 ;
; reg[21][20] ; 1                 ;
; Mux11~5     ; 1                 ;
; reg[30][20] ; 1                 ;
; Mux11~4     ; 1                 ;
; reg[18][20] ; 1                 ;
; reg[22][20] ; 1                 ;
; reg[26][20] ; 1                 ;
; Mux12~18    ; 1                 ;
; reg[15][19] ; 1                 ;
; Mux12~17    ; 1                 ;
; reg[12][19] ; 1                 ;
; reg[14][19] ; 1                 ;
; reg[13][19] ; 1                 ;
; Mux12~16    ; 1                 ;
; Mux12~15    ; 1                 ;
; Mux12~14    ; 1                 ;
; Mux12~13    ; 1                 ;
; reg[7][19]  ; 1                 ;
; Mux12~12    ; 1                 ;
; reg[4][19]  ; 1                 ;
; reg[6][19]  ; 1                 ;
; reg[5][19]  ; 1                 ;
; reg[1][19]  ; 1                 ;
; reg[3][19]  ; 1                 ;
; reg[2][19]  ; 1                 ;
; Mux12~11    ; 1                 ;
; Mux12~10    ; 1                 ;
; reg[31][19] ; 1                 ;
; Mux12~9     ; 1                 ;
; reg[19][19] ; 1                 ;
; reg[23][19] ; 1                 ;
; reg[27][19] ; 1                 ;
; Mux12~8     ; 1                 ;
; Mux12~7     ; 1                 ;
; reg[28][19] ; 1                 ;
; Mux12~6     ; 1                 ;
; reg[16][19] ; 1                 ;
; reg[24][19] ; 1                 ;
; reg[20][19] ; 1                 ;
; Mux12~5     ; 1                 ;
; reg[30][19] ; 1                 ;
; Mux12~4     ; 1                 ;
; reg[18][19] ; 1                 ;
; reg[22][19] ; 1                 ;
; reg[26][19] ; 1                 ;
; Mux12~3     ; 1                 ;
; reg[29][19] ; 1                 ;
; Mux12~2     ; 1                 ;
; reg[17][19] ; 1                 ;
; reg[25][19] ; 1                 ;
; reg[21][19] ; 1                 ;
; Mux12~1     ; 1                 ;
; reg[11][19] ; 1                 ;
; Mux12~0     ; 1                 ;
; reg[8][19]  ; 1                 ;
; reg[9][19]  ; 1                 ;
; reg[10][19] ; 1                 ;
; Mux13~24    ; 1                 ;
; reg[15][18] ; 1                 ;
; Mux13~23    ; 1                 ;
; reg[12][18] ; 1                 ;
; reg[13][18] ; 1                 ;
; reg[14][18] ; 1                 ;
; Mux13~22    ; 1                 ;
; Mux13~21    ; 1                 ;
; Mux13~20    ; 1                 ;
; reg[11][18] ; 1                 ;
; Mux13~19    ; 1                 ;
; reg[8][18]  ; 1                 ;
; reg[10][18] ; 1                 ;
; reg[9][18]  ; 1                 ;
; Mux13~18    ; 1                 ;
; Mux13~17    ; 1                 ;
; Mux13~16    ; 1                 ;
; reg[4][18]  ; 1                 ;
; reg[7][18]  ; 1                 ;
; reg[6][18]  ; 1                 ;
; reg[5][18]  ; 1                 ;
; reg[2][18]  ; 1                 ;
; reg[1][18]  ; 1                 ;
; Mux13~13    ; 1                 ;
; Mux13~12    ; 1                 ;
; reg[31][18] ; 1                 ;
; Mux13~11    ; 1                 ;
; reg[19][18] ; 1                 ;
; reg[23][18] ; 1                 ;
; reg[27][18] ; 1                 ;
; Mux13~10    ; 1                 ;
; Mux13~9     ; 1                 ;
; reg[28][18] ; 1                 ;
; Mux13~8     ; 1                 ;
; reg[16][18] ; 1                 ;
; reg[24][18] ; 1                 ;
; reg[20][18] ; 1                 ;
; Mux13~7     ; 1                 ;
; reg[29][18] ; 1                 ;
; Mux13~6     ; 1                 ;
; reg[17][18] ; 1                 ;
; reg[25][18] ; 1                 ;
; reg[21][18] ; 1                 ;
; Mux13~5     ; 1                 ;
; reg[30][18] ; 1                 ;
; Mux13~4     ; 1                 ;
; reg[18][18] ; 1                 ;
; reg[22][18] ; 1                 ;
; reg[26][18] ; 1                 ;
; Mux14~18    ; 1                 ;
; reg[15][17] ; 1                 ;
; Mux14~17    ; 1                 ;
; reg[12][17] ; 1                 ;
; reg[14][17] ; 1                 ;
; reg[13][17] ; 1                 ;
; Mux14~16    ; 1                 ;
; Mux14~15    ; 1                 ;
; Mux14~14    ; 1                 ;
; Mux14~13    ; 1                 ;
; reg[7][17]  ; 1                 ;
; Mux14~12    ; 1                 ;
; reg[4][17]  ; 1                 ;
; reg[6][17]  ; 1                 ;
; reg[5][17]  ; 1                 ;
; reg[1][17]  ; 1                 ;
; reg[3][17]  ; 1                 ;
; reg[2][17]  ; 1                 ;
; Mux14~11    ; 1                 ;
; Mux14~10    ; 1                 ;
; reg[31][17] ; 1                 ;
; Mux14~9     ; 1                 ;
; reg[19][17] ; 1                 ;
; reg[23][17] ; 1                 ;
; reg[27][17] ; 1                 ;
; Mux14~8     ; 1                 ;
; Mux14~7     ; 1                 ;
; reg[28][17] ; 1                 ;
; Mux14~6     ; 1                 ;
; reg[16][17] ; 1                 ;
; reg[24][17] ; 1                 ;
; reg[20][17] ; 1                 ;
; Mux14~5     ; 1                 ;
; reg[30][17] ; 1                 ;
; Mux14~4     ; 1                 ;
; reg[18][17] ; 1                 ;
; reg[22][17] ; 1                 ;
; reg[26][17] ; 1                 ;
; Mux14~3     ; 1                 ;
; reg[29][17] ; 1                 ;
; Mux14~2     ; 1                 ;
; reg[17][17] ; 1                 ;
; reg[25][17] ; 1                 ;
; reg[21][17] ; 1                 ;
; Mux14~1     ; 1                 ;
; reg[11][17] ; 1                 ;
; Mux14~0     ; 1                 ;
; reg[8][17]  ; 1                 ;
; reg[9][17]  ; 1                 ;
; reg[10][17] ; 1                 ;
; Mux15~24    ; 1                 ;
; reg[15][16] ; 1                 ;
; Mux15~23    ; 1                 ;
; reg[12][16] ; 1                 ;
; reg[13][16] ; 1                 ;
; reg[14][16] ; 1                 ;
; Mux15~22    ; 1                 ;
; Mux15~21    ; 1                 ;
; Mux15~20    ; 1                 ;
; reg[11][16] ; 1                 ;
; Mux15~19    ; 1                 ;
; reg[8][16]  ; 1                 ;
; reg[10][16] ; 1                 ;
; reg[9][16]  ; 1                 ;
; Mux15~18    ; 1                 ;
; Mux15~17    ; 1                 ;
; Mux15~16    ; 1                 ;
; reg[4][16]  ; 1                 ;
; reg[7][16]  ; 1                 ;
; reg[6][16]  ; 1                 ;
; reg[5][16]  ; 1                 ;
; reg[2][16]  ; 1                 ;
; reg[1][16]  ; 1                 ;
; Mux15~13    ; 1                 ;
; Mux15~12    ; 1                 ;
; reg[31][16] ; 1                 ;
; Mux15~11    ; 1                 ;
; reg[19][16] ; 1                 ;
; reg[23][16] ; 1                 ;
; reg[27][16] ; 1                 ;
; Mux15~10    ; 1                 ;
; Mux15~9     ; 1                 ;
; reg[28][16] ; 1                 ;
; Mux15~8     ; 1                 ;
; reg[16][16] ; 1                 ;
; reg[24][16] ; 1                 ;
; reg[20][16] ; 1                 ;
; Mux15~7     ; 1                 ;
; reg[29][16] ; 1                 ;
; Mux15~6     ; 1                 ;
; reg[17][16] ; 1                 ;
; reg[25][16] ; 1                 ;
; reg[21][16] ; 1                 ;
; Mux15~5     ; 1                 ;
; reg[30][16] ; 1                 ;
; Mux15~4     ; 1                 ;
; reg[18][16] ; 1                 ;
; reg[22][16] ; 1                 ;
; reg[26][16] ; 1                 ;
; Mux16~18    ; 1                 ;
; reg[15][15] ; 1                 ;
; Mux16~17    ; 1                 ;
; reg[12][15] ; 1                 ;
; reg[14][15] ; 1                 ;
; reg[13][15] ; 1                 ;
; Mux16~16    ; 1                 ;
; Mux16~15    ; 1                 ;
; Mux16~14    ; 1                 ;
; Mux16~13    ; 1                 ;
; reg[7][15]  ; 1                 ;
; Mux16~12    ; 1                 ;
; reg[4][15]  ; 1                 ;
; reg[6][15]  ; 1                 ;
; reg[5][15]  ; 1                 ;
; reg[1][15]  ; 1                 ;
; reg[3][15]  ; 1                 ;
; reg[2][15]  ; 1                 ;
; Mux16~11    ; 1                 ;
; Mux16~10    ; 1                 ;
; reg[31][15] ; 1                 ;
; Mux16~9     ; 1                 ;
; reg[19][15] ; 1                 ;
; reg[23][15] ; 1                 ;
; reg[27][15] ; 1                 ;
; Mux16~8     ; 1                 ;
; Mux16~7     ; 1                 ;
; reg[28][15] ; 1                 ;
; Mux16~6     ; 1                 ;
; reg[16][15] ; 1                 ;
; reg[24][15] ; 1                 ;
; reg[20][15] ; 1                 ;
; Mux16~5     ; 1                 ;
; reg[30][15] ; 1                 ;
+-------------+-------------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,797 / 54,004 ( 3 % ) ;
; C16 interconnects           ; 72 / 2,100 ( 3 % )     ;
; C4 interconnects            ; 885 / 36,000 ( 2 % )   ;
; Direct links                ; 196 / 54,004 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 453 / 18,752 ( 2 % )   ;
; R24 interconnects           ; 49 / 1,900 ( 3 % )     ;
; R4 interconnects            ; 959 / 46,920 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.71) ; Number of LABs  (Total = 80) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 8                            ;
; 15                                          ; 13                           ;
; 16                                          ; 51                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.91) ; Number of LABs  (Total = 80) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 78                           ;
; 1 Clock                            ; 78                           ;
; 1 Clock enable                     ; 3                            ;
; 2 Clock enables                    ; 74                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 23.71) ; Number of LABs  (Total = 80) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 4                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 3                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 7                            ;
; 23                                           ; 2                            ;
; 24                                           ; 6                            ;
; 25                                           ; 11                           ;
; 26                                           ; 8                            ;
; 27                                           ; 10                           ;
; 28                                           ; 3                            ;
; 29                                           ; 6                            ;
; 30                                           ; 4                            ;
; 31                                           ; 1                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.11) ; Number of LABs  (Total = 80) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 1                            ;
; 3                                               ; 2                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 4                            ;
; 7                                               ; 7                            ;
; 8                                               ; 29                           ;
; 9                                               ; 4                            ;
; 10                                              ; 4                            ;
; 11                                              ; 5                            ;
; 12                                              ; 3                            ;
; 13                                              ; 4                            ;
; 14                                              ; 3                            ;
; 15                                              ; 4                            ;
; 16                                              ; 5                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 21.46) ; Number of LABs  (Total = 80) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 16                           ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 6                            ;
; 20                                           ; 0                            ;
; 21                                           ; 14                           ;
; 22                                           ; 4                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 3                            ;
; 26                                           ; 2                            ;
; 27                                           ; 3                            ;
; 28                                           ; 7                            ;
; 29                                           ; 2                            ;
; 30                                           ; 5                            ;
; 31                                           ; 4                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "practica5"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (169085): No exact pin location assignment(s) for 114 pins of 114 total pins
    Info (169086): Pin addrB[0] not assigned to an exact location on the device
    Info (169086): Pin addrB[1] not assigned to an exact location on the device
    Info (169086): Pin addrB[2] not assigned to an exact location on the device
    Info (169086): Pin addrB[3] not assigned to an exact location on the device
    Info (169086): Pin addrB[4] not assigned to an exact location on the device
    Info (169086): Pin regA[0] not assigned to an exact location on the device
    Info (169086): Pin regA[1] not assigned to an exact location on the device
    Info (169086): Pin regA[2] not assigned to an exact location on the device
    Info (169086): Pin regA[3] not assigned to an exact location on the device
    Info (169086): Pin regA[4] not assigned to an exact location on the device
    Info (169086): Pin regA[5] not assigned to an exact location on the device
    Info (169086): Pin regA[6] not assigned to an exact location on the device
    Info (169086): Pin regA[7] not assigned to an exact location on the device
    Info (169086): Pin regA[8] not assigned to an exact location on the device
    Info (169086): Pin regA[9] not assigned to an exact location on the device
    Info (169086): Pin regA[10] not assigned to an exact location on the device
    Info (169086): Pin regA[11] not assigned to an exact location on the device
    Info (169086): Pin regA[12] not assigned to an exact location on the device
    Info (169086): Pin regA[13] not assigned to an exact location on the device
    Info (169086): Pin regA[14] not assigned to an exact location on the device
    Info (169086): Pin regA[15] not assigned to an exact location on the device
    Info (169086): Pin regA[16] not assigned to an exact location on the device
    Info (169086): Pin regA[17] not assigned to an exact location on the device
    Info (169086): Pin regA[18] not assigned to an exact location on the device
    Info (169086): Pin regA[19] not assigned to an exact location on the device
    Info (169086): Pin regA[20] not assigned to an exact location on the device
    Info (169086): Pin regA[21] not assigned to an exact location on the device
    Info (169086): Pin regA[22] not assigned to an exact location on the device
    Info (169086): Pin regA[23] not assigned to an exact location on the device
    Info (169086): Pin regA[24] not assigned to an exact location on the device
    Info (169086): Pin regA[25] not assigned to an exact location on the device
    Info (169086): Pin regA[26] not assigned to an exact location on the device
    Info (169086): Pin regA[27] not assigned to an exact location on the device
    Info (169086): Pin regA[28] not assigned to an exact location on the device
    Info (169086): Pin regA[29] not assigned to an exact location on the device
    Info (169086): Pin regA[30] not assigned to an exact location on the device
    Info (169086): Pin regA[31] not assigned to an exact location on the device
    Info (169086): Pin regB[0] not assigned to an exact location on the device
    Info (169086): Pin regB[1] not assigned to an exact location on the device
    Info (169086): Pin regB[2] not assigned to an exact location on the device
    Info (169086): Pin regB[3] not assigned to an exact location on the device
    Info (169086): Pin regB[4] not assigned to an exact location on the device
    Info (169086): Pin regB[5] not assigned to an exact location on the device
    Info (169086): Pin regB[6] not assigned to an exact location on the device
    Info (169086): Pin regB[7] not assigned to an exact location on the device
    Info (169086): Pin regB[8] not assigned to an exact location on the device
    Info (169086): Pin regB[9] not assigned to an exact location on the device
    Info (169086): Pin regB[10] not assigned to an exact location on the device
    Info (169086): Pin regB[11] not assigned to an exact location on the device
    Info (169086): Pin regB[12] not assigned to an exact location on the device
    Info (169086): Pin regB[13] not assigned to an exact location on the device
    Info (169086): Pin regB[14] not assigned to an exact location on the device
    Info (169086): Pin regB[15] not assigned to an exact location on the device
    Info (169086): Pin regB[16] not assigned to an exact location on the device
    Info (169086): Pin regB[17] not assigned to an exact location on the device
    Info (169086): Pin regB[18] not assigned to an exact location on the device
    Info (169086): Pin regB[19] not assigned to an exact location on the device
    Info (169086): Pin regB[20] not assigned to an exact location on the device
    Info (169086): Pin regB[21] not assigned to an exact location on the device
    Info (169086): Pin regB[22] not assigned to an exact location on the device
    Info (169086): Pin regB[23] not assigned to an exact location on the device
    Info (169086): Pin regB[24] not assigned to an exact location on the device
    Info (169086): Pin regB[25] not assigned to an exact location on the device
    Info (169086): Pin regB[26] not assigned to an exact location on the device
    Info (169086): Pin regB[27] not assigned to an exact location on the device
    Info (169086): Pin regB[28] not assigned to an exact location on the device
    Info (169086): Pin regB[29] not assigned to an exact location on the device
    Info (169086): Pin regB[30] not assigned to an exact location on the device
    Info (169086): Pin regB[31] not assigned to an exact location on the device
    Info (169086): Pin addrA[3] not assigned to an exact location on the device
    Info (169086): Pin addrA[2] not assigned to an exact location on the device
    Info (169086): Pin addrA[1] not assigned to an exact location on the device
    Info (169086): Pin addrA[0] not assigned to an exact location on the device
    Info (169086): Pin addrA[4] not assigned to an exact location on the device
    Info (169086): Pin d_in[0] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin reset_n not assigned to an exact location on the device
    Info (169086): Pin addrW[1] not assigned to an exact location on the device
    Info (169086): Pin addrW[3] not assigned to an exact location on the device
    Info (169086): Pin addrW[4] not assigned to an exact location on the device
    Info (169086): Pin en not assigned to an exact location on the device
    Info (169086): Pin addrW[2] not assigned to an exact location on the device
    Info (169086): Pin addrW[0] not assigned to an exact location on the device
    Info (169086): Pin d_in[1] not assigned to an exact location on the device
    Info (169086): Pin d_in[2] not assigned to an exact location on the device
    Info (169086): Pin d_in[3] not assigned to an exact location on the device
    Info (169086): Pin d_in[4] not assigned to an exact location on the device
    Info (169086): Pin d_in[5] not assigned to an exact location on the device
    Info (169086): Pin d_in[6] not assigned to an exact location on the device
    Info (169086): Pin d_in[7] not assigned to an exact location on the device
    Info (169086): Pin d_in[8] not assigned to an exact location on the device
    Info (169086): Pin d_in[9] not assigned to an exact location on the device
    Info (169086): Pin d_in[10] not assigned to an exact location on the device
    Info (169086): Pin d_in[11] not assigned to an exact location on the device
    Info (169086): Pin d_in[12] not assigned to an exact location on the device
    Info (169086): Pin d_in[13] not assigned to an exact location on the device
    Info (169086): Pin d_in[14] not assigned to an exact location on the device
    Info (169086): Pin d_in[15] not assigned to an exact location on the device
    Info (169086): Pin d_in[16] not assigned to an exact location on the device
    Info (169086): Pin d_in[17] not assigned to an exact location on the device
    Info (169086): Pin d_in[18] not assigned to an exact location on the device
    Info (169086): Pin d_in[19] not assigned to an exact location on the device
    Info (169086): Pin d_in[20] not assigned to an exact location on the device
    Info (169086): Pin d_in[21] not assigned to an exact location on the device
    Info (169086): Pin d_in[22] not assigned to an exact location on the device
    Info (169086): Pin d_in[23] not assigned to an exact location on the device
    Info (169086): Pin d_in[24] not assigned to an exact location on the device
    Info (169086): Pin d_in[25] not assigned to an exact location on the device
    Info (169086): Pin d_in[26] not assigned to an exact location on the device
    Info (169086): Pin d_in[27] not assigned to an exact location on the device
    Info (169086): Pin d_in[28] not assigned to an exact location on the device
    Info (169086): Pin d_in[29] not assigned to an exact location on the device
    Info (169086): Pin d_in[30] not assigned to an exact location on the device
    Info (169086): Pin d_in[31] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'practica5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node reset_n (placed in PIN M2 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 112 (unused VREF, 3.3V VCCIO, 48 input, 64 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.25 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 64 output pins without output pin load capacitance assignment
    Info (306007): Pin "regA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regA[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "regB[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/altera/13.0sp1/SistemasDigitalesII/practica5/output_files/practica5.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4846 megabytes
    Info: Processing ended: Tue Apr 06 17:42:12 2021
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0sp1/SistemasDigitalesII/practica5/output_files/practica5.fit.smsg.


