<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:28:29.2829</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.07.01</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0086027</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>공통 게이트를 갖는 CFET에의 부피 없이 쌍극자 통합</inventionTitle><inventionTitleEng>VOLUME-LESS DIPOLE INCORPORATION INTO CFET HAVING COMMON GATE</inventionTitleEng><openDate>2025.01.21</openDate><openNumber>10-2025-0010535</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.07.01</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/85</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/43</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 방법은 제1 반도체 채널 영역 및 제2 반도체 채널 영역을 형성하는 단계— 제2 반도체 채널 영역은 제1 반도체 채널 영역과 중첩됨 —와, 제1 반도체 채널 영역 상에 제1 게이트 유전체를 형성하는 단계와, 제2 반도체 채널 영역 상에 제2 게이트 유전체를 형성하는 단계를 포함한다. 제1 게이트 유전체 및 제2 게이트 유전체 중 첫번째 게이트 유전체 내에 더 높은 원자 백분율로 쌍극자 도펀트가 유입되고, 제1 게이트 유전체 및 제2 게이트 유전체 중 두번째 게이트 유전체는 쌍극자 도펀트의 더 낮은 원자 백분율을 갖는다. 게이트 전극이 제1 게이트 유전체와 제2 게이트 유전체 둘 다에 형성된다. 게이트 전극과 제1 게이트 유전체는 제1 트랜지스터의 부분을 형성하고, 게이트 전극과 제2 게이트 유전체는 제2 트랜지스터의 부분을 형성한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 방법에 있어서,제1 반도체 채널 영역과 제2 반도체 채널 영역을 형성하는 단계— 상기 제2 반도체 채널 영역은 상기 제1 반도체 채널 영역과 중첩됨 —; 상기 제1 반도체 채널 영역 상에 제1 게이트 유전체를 형성하는 단계; 상기 제2 반도체 채널 영역 상에 제2 게이트 유전체를 형성하는 단계; 상기 제1 게이트 유전체와 상기 제2 게이트 유전체 중 첫번째 게이트 유전체에 더 높은 원자 백분율로 쌍극자 도펀트를 유입하는 단계— 상기 제1 게이트 유전체와 상기 제2 게이트 유전체 중 두번째 게이트 유전체는 상기 쌍극자 도펀트의 더 낮은 원자 백분율을 가짐 —; 및 상기 제1 게이트 유전체와 상기 제2 게이트 유전체 둘 다에 게이트 전극을 형성하는 단계를 포함하며, 상기 게이트 전극과 상기 제1 게이트 유전체는 제1 트랜지스터의 부분을 형성하고, 상기 게이트 전극과 상기 제2 게이트 유전체는 제2 트랜지스터의 부분을 형성하는, 방법. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 쌍극자 도펀트를 유입하는 단계는,상기 제1 게이트 유전체 및 상기 제2 게이트 유전체 상에 쌍극자막을 퇴적하는 단계; 상기 제2 게이트 유전체로부터 상기 쌍극자막을 제거하는 단계; 상기 쌍극자 도펀트를 상기 제1 게이트 유전체 내에 확산(drive)시키는 단계; 및 상기 쌍극자막을 제거하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 쌍극자 도펀트를 유입하는 단계는 상기 제1 게이트 유전체 및 상기 제2 게이트 유전체가 퇴적될 때 인시추(in-situ)로 수행되는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 첫번째 게이트 유전체는 상기 쌍극자 도펀트의 더 낮은 원자 백분율을 갖는 것으로 퇴적되고, 상기 방법은 상기 제2 게이트 유전체를 상기 쌍극자 도펀트의 원자 백분율이 더 높은 또 다른 게이트 유전체로 대체하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 첫번째 게이트 유전체는 상기 쌍극자 도펀트의 더 높은 원자 백분율을 갖는 것으로 퇴적되고, 상기 방법은 상기 제2 게이트 유전체를 상기 쌍극자 도펀트의 더 낮은 원자 백분율을 갖는 또 다른 게이트 유전체로 대체하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 구조물에 있어서,하부 트랜지스터; 및상부 트랜지스터를 포함하고, 상기 하부 트랜지스터는, 제1 채널 영역;  쌍극자 도펀트의 제1 원자 백분율을 갖는, 상기 제1 채널 영역 상의 제1 게이트 유전체; 및  상기 제1 게이트 유전체 상의 제1 게이트 전극을 포함하며,상기 하부 트랜지스터와 상기 상부 트랜지스터 중 첫번째 트랜지스터는 n타입 트랜지스터이고, 상기 하부 트랜지스터와 상기 상부 트랜지스터 중 두번째 트랜지스터는 p타입 트랜지스터이며, 상기 상부 트랜지스터는,  상기 제1 채널 영역과 중첩되는 제2 채널 영역;  상기 제2 채널 영역 상의 제2 게이트 유전체— 상기 제2 게이트 유전체는 상기 쌍극자 도펀트의 제2 원자 백분율을 갖고, 상기 제2 원자 백분율은 상기 제1 원자 백분율과 상이함 —; 및  상기 제2 게이트 유전체 상의 제2 게이트 전극을 포함하고, 상기 제1 게이트 전극과 상기 제2 게이트 전극은 동일한 연속된 게이트 전극의 부분인, 구조물.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 제1 트랜지스터는 n타입 트랜지스터이고, 상기 제2 트랜지스터는 p타입 트랜지스터인, 구조물.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 상기 쌍극자 도펀트는 La, Sr, Y, Er, Sc, Mg, 및 이들의 조합으로 구성된 그룹에서 선택된 n타입 도펀트인, 구조물.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서, 상기 쌍극자 도펀트는 Al, Zn, Ga, 및 이들의 조합으로 구성된 그룹에서 선택된 p타입 도펀트인, 구조물.</claim></claimInfo><claimInfo><claim>10. 구조물에 있어서,하부 트랜지스터; 및상부 트랜지스터를 포함하고, 상기 하부 트랜지스터는, 제1 채널 영역;  하이-k 유전체 재료를 포함하는, 상기 제1 채널 영역 상의 제1 게이트 유전체; 및  상기 제1 채널 영역에 연결된 제1 소스/드레인 영역을 포함하고,상기 상부 트랜지스터는, 상기 제1 채널 영역과 중첩되는 제2 채널 영역;  상기 하이-k 유전체 재료와 쌍극자 도펀트를 포함하는, 상기 제2 채널 영역 상의 제2 게이트 유전체— 상기 제1 게이트 유전체의 상기 쌍극자 도펀트의 제1 원자 백분율이 상기 제2 게이트 유전체의 상기 쌍극자 도펀트의 제2 원자 백분율보다 더 낮음 —; 및  상기 제2 채널 영역에 연결되는 제2 소스/드레인 영역을 포함하며,상기 제2 소스/드레인 영역은 상기 제1 소스/드레인 영역과 중첩되고, 상기 제1 소스/드레인 영역과 상기 제2 소스/드레인 영역은 반대의 전도성 타입을 갖는, 구조물.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중화민국, 타이완, 신추, 신추 사이언스 파크, 리-신 로드 *, 넘버 *</address><code>520030319818</code><country>대만</country><engName>TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.</engName><name>타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>CHIU, Yen-Jui</engName><name>치우 옌-주이</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>LAI, Te-Yang</engName><name>라이 테-양</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>LEE, An</engName><name>리 안</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>WU, Jyun-Yi</engName><name>우 쥰-이</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>CHEN, Shu-Han</engName><name>첸 슈-한</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>LEE, Da-Yuan</engName><name>리 다-위안</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>CHUI, Chi On</engName><name>추이 치 온</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.07.12</priorityApplicationDate><priorityApplicationNumber>18/351,099</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.07.01</receiptDate><receiptNumber>1-1-2024-0709270-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.07.09</receiptDate><receiptNumber>9-1-2024-9007361-04</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.07.09</receiptDate><receiptNumber>9-1-2024-9007428-64</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.07.22</receiptDate><receiptNumber>9-5-2025-0695385-76</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.09.26</receiptDate><receiptNumber>1-1-2025-1103315-05</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.09.26</receiptDate><receiptNumber>1-1-2025-1103316-40</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240086027.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93082149907f8200249ee6167e67d41812dc8f9ebdbeef63aad39407b1896a3b8ae3222b8121e9e5447bc5e7f32b08d51a6a9cba3d55e9637f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1131a4f5d4edd279bcae38aa167eec223bfd15753efa2a6cb5743565989ec14967ae06790ed7f9fb1fece05ded75b9fe9b6c326b04288f4f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>