TimeQuest Timing Analyzer report for small8lab
Wed Dec 10 23:13:21 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; small8lab                                          ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 112.93 MHz ; 112.93 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -7.855 ; -930.483           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.344 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -181.522                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.855 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.405     ; 8.445      ;
; -7.669 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.403     ; 8.261      ;
; -7.667 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.406     ; 8.256      ;
; -7.667 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.403     ; 8.259      ;
; -7.661 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.402     ; 8.254      ;
; -7.654 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.406     ; 8.243      ;
; -7.644 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.406     ; 8.233      ;
; -7.549 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 8.486      ;
; -7.545 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 8.482      ;
; -7.535 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.064     ; 8.466      ;
; -7.521 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[5] ; clk          ; clk         ; 1.000        ; -0.403     ; 8.113      ;
; -7.514 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|reg:reg|data_out[7]                                  ; clk          ; clk         ; 1.000        ; -0.060     ; 8.449      ;
; -7.503 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.402     ; 8.096      ;
; -7.487 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.405     ; 8.077      ;
; -7.479 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.406     ; 8.068      ;
; -7.477 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.406     ; 8.066      ;
; -7.477 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.057     ; 8.415      ;
; -7.475 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.405     ; 8.065      ;
; -7.473 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.057     ; 8.411      ;
; -7.462 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.064     ; 8.393      ;
; -7.455 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.060     ; 8.390      ;
; -7.453 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 8.387      ;
; -7.451 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.060     ; 8.386      ;
; -7.449 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 8.383      ;
; -7.447 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 8.383      ;
; -7.438 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 8.374      ;
; -7.420 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.064     ; 8.351      ;
; -7.410 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|reg:reg|data_out[5]                                  ; clk          ; clk         ; 1.000        ; -0.050     ; 8.355      ;
; -7.409 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.058     ; 8.346      ;
; -7.407 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.064     ; 8.338      ;
; -7.375 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.058     ; 8.312      ;
; -7.366 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 8.302      ;
; -7.366 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.058     ; 8.303      ;
; -7.358 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|reg:reg|data_out[2]                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 8.297      ;
; -7.357 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 8.293      ;
; -7.353 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 8.287      ;
; -7.351 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.284      ;
; -7.349 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.282      ;
; -7.347 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.280      ;
; -7.344 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 8.278      ;
; -7.342 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.275      ;
; -7.341 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 8.275      ;
; -7.334 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.065     ; 8.264      ;
; -7.320 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.064     ; 8.251      ;
; -7.308 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 8.245      ;
; -7.305 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|controller:controller|reg_en[6]                      ; clk          ; clk         ; 1.000        ; -0.050     ; 8.250      ;
; -7.296 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.060     ; 8.231      ;
; -7.294 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.058     ; 8.231      ;
; -7.294 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.058     ; 8.231      ;
; -7.293 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.406     ; 7.882      ;
; -7.292 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.060     ; 8.227      ;
; -7.289 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.406     ; 7.878      ;
; -7.288 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 8.222      ;
; -7.285 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.058     ; 8.222      ;
; -7.284 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.403     ; 7.876      ;
; -7.284 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 8.218      ;
; -7.276 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.402     ; 7.869      ;
; -7.276 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.209      ;
; -7.274 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.207      ;
; -7.272 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 8.206      ;
; -7.270 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.203      ;
; -7.269 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 8.203      ;
; -7.269 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 8.206      ;
; -7.268 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.407     ; 7.856      ;
; -7.268 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 8.202      ;
; -7.267 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 8.204      ;
; -7.267 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 8.204      ;
; -7.265 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 8.199      ;
; -7.265 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 8.202      ;
; -7.263 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 8.197      ;
; -7.263 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 8.200      ;
; -7.261 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.057     ; 8.199      ;
; -7.261 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.065     ; 8.191      ;
; -7.261 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.194      ;
; -7.258 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 8.195      ;
; -7.257 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.057     ; 8.195      ;
; -7.254 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 8.188      ;
; -7.250 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 8.184      ;
; -7.244 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[5]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.064     ; 8.175      ;
; -7.236 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.057     ; 8.174      ;
; -7.234 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.167      ;
; -7.232 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.165      ;
; -7.226 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 8.160      ;
; -7.225 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.064     ; 8.156      ;
; -7.224 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|reg:reg|data_out[7]                                  ; clk          ; clk         ; 1.000        ; 0.251      ; 8.470      ;
; -7.224 ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[2]                                                                   ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.422     ; 7.797      ;
; -7.222 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.064     ; 8.153      ;
; -7.221 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.154      ;
; -7.219 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.152      ;
; -7.219 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.065     ; 8.149      ;
; -7.218 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; 0.287      ; 8.500      ;
; -7.218 ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Carry|data_out[0]                                                 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.064     ; 8.149      ;
; -7.214 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.060     ; 8.149      ;
; -7.214 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; 0.287      ; 8.496      ;
; -7.213 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 8.147      ;
; -7.212 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 8.146      ;
; -7.209 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[1]   ; clk          ; clk         ; 1.000        ; -0.402     ; 7.802      ;
; -7.206 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.065     ; 8.136      ;
; -7.204 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 8.140      ;
; -7.203 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.403     ; 7.795      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                 ; To Node                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; small:small|cpu:CPU|controller:controller|internal_bus_sel[2]                             ; small:small|cpu:CPU|controller:controller|internal_bus_sel[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; small:small|cpu:CPU|controller:controller|reg_en[2]                                       ; small:small|cpu:CPU|controller:controller|reg_en[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; small:small|cpu:CPU|controller:controller|internal_bus_sel[0]                             ; small:small|cpu:CPU|controller:controller|internal_bus_sel[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; small:small|cpu:CPU|controller:controller|reg_en[7]                                       ; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; small:small|cpu:CPU|controller:controller|reg_en[6]                                       ; small:small|cpu:CPU|controller:controller|reg_en[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; small:small|cpu:CPU|controller:controller|ram_wren                                        ; small:small|cpu:CPU|controller:controller|ram_wren                                                                                              ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; small:small|cpu:CPU|controller:controller|load                                            ; small:small|cpu:CPU|controller:controller|load                                                                                                  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; small:small|cpu:CPU|controller:controller|internal_bus_sel[1]                             ; small:small|cpu:CPU|controller:controller|internal_bus_sel[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.359 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|state.DECODE                                                                                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl                               ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; small:small|cpu:CPU|controller:controller|nextstate.STALL                                 ; small:small|cpu:CPU|controller:controller|nextstate.STALL                                                                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; small:small|cpu:CPU|controller:controller|pc_sel[2]                                       ; small:small|cpu:CPU|controller:controller|pc_sel[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; small:small|cpu:CPU|controller:controller|status_reg_en[2]                                ; small:small|cpu:CPU|controller:controller|status_reg_en[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; small:small|cpu:CPU|controller:controller|status_reg_en[3]                                ; small:small|cpu:CPU|controller:controller|status_reg_en[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; small:small|cpu:CPU|controller:controller|reg_en[8]                                       ; small:small|cpu:CPU|controller:controller|reg_en[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; small:small|cpu:CPU|controller:controller|pc_sel[0]                                       ; small:small|cpu:CPU|controller:controller|pc_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.374 ; small:small|cpu:CPU|controller:controller|nextstate.BRANCH2                               ; small:small|cpu:CPU|controller:controller|state.BRANCH2                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.378 ; small:small|cpu:CPU|controller:controller|state.LOAD_ADDR                                 ; small:small|cpu:CPU|controller:controller|state.FETCH                                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.596      ;
; 0.382 ; small:small|cpu:CPU|controller:controller|state.OUTPUT                                    ; small:small|cpu:CPU|controller:controller|state.load_output                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.600      ;
; 0.389 ; small:small|cpu:CPU|controller:controller|state.xh_88                                     ; small:small|cpu:CPU|controller:controller|state.stall_882                                                                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.607      ;
; 0.394 ; small:small|cpu:CPU|controller:controller|state.LOAD_INTERN                               ; small:small|cpu:CPU|controller:controller|state.LOAD_IR                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.612      ;
; 0.495 ; small:small|cpu:CPU|controller:controller|state.FETCH                                     ; small:small|cpu:CPU|controller:controller|state.LOAD_INTERN                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.713      ;
; 0.523 ; small:small|cpu:CPU|controller:controller|state.LOAD_Xh                                   ; small:small|cpu:CPU|controller:controller|state.LOAD_Xh2                                                                                        ; clk          ; clk         ; 0.000        ; 0.075      ; 0.755      ;
; 0.540 ; small:small|cpu:CPU|controller:controller|state.LOAD_PC                                   ; small:small|cpu:CPU|controller:controller|ram_wren                                                                                              ; clk          ; clk         ; 0.000        ; 0.075      ; 0.772      ;
; 0.558 ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                   ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xh                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.646 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[2]            ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[2]                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.865      ;
; 0.646 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[3]            ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[3]                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.865      ;
; 0.683 ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Oflow|data_out[0] ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Oflow|data_out[0]                                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.901      ;
; 0.749 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[1]            ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.968      ;
; 0.752 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[2]                    ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Carry|data_out[0]                                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.970      ;
; 0.761 ; small:small|cpu:CPU|controller:controller|state.load_output                               ; small:small|cpu:CPU|controller:controller|pc_sel[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.979      ;
; 0.797 ; small:small|cpu:CPU|controller:controller|state.INC_882                                   ; small:small|cpu:CPU|controller:controller|state.xh_88                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.017      ;
; 0.802 ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                   ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.030      ;
; 0.812 ; small:small|cpu:CPU|controller:controller|state.INC_ARl3                                  ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.049      ; 1.018      ;
; 0.813 ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl                               ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                                                                         ; clk          ; clk         ; 0.000        ; 0.059      ; 1.029      ;
; 0.843 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.402      ; 1.402      ;
; 0.854 ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                   ; small:small|cpu:CPU|controller:controller|reg_en[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.432      ; 1.443      ;
; 0.863 ; small:small|cpu:CPU|controller:controller|state.xh_88                                     ; small:small|cpu:CPU|controller:controller|addrsel                                                                                               ; clk          ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.876 ; small:small|cpu:CPU|controller:controller|reg_en[9]                                       ; small:small|cpu:CPU|controller:controller|reg_en[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 1.095      ;
; 0.881 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[1]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.100      ;
; 0.884 ; small:small|cpu:CPU|controller:controller|reg_en[4]                                       ; small:small|cpu:CPU|controller:controller|reg_en[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.102      ;
; 0.901 ; small:small|cpu:CPU|controller:controller|state.STALL_ACCU                                ; small:small|cpu:CPU|controller:controller|alu_en                                                                                                ; clk          ; clk         ; 0.000        ; 0.061      ; 1.119      ;
; 0.904 ; small:small|cpu:CPU|controller:controller|state.BRANCH2                                   ; small:small|cpu:CPU|controller:controller|state.LOAD_PC                                                                                         ; clk          ; clk         ; 0.000        ; 0.394      ; 1.455      ;
; 0.907 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[3]            ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.381      ; 1.475      ;
; 0.911 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.129      ;
; 0.912 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[5]                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.130      ;
; 0.913 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[6]            ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[6]                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.132      ;
; 0.918 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.136      ;
; 0.918 ; small:small|cpu:CPU|controller:controller|state.INC_ARl2                                  ; small:small|cpu:CPU|controller:controller|state.BRANCH2                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.136      ;
; 0.919 ; small:small|cpu:CPU|controller:controller|state.INC_ARl2                                  ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.137      ;
; 0.927 ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                   ; small:small|cpu:CPU|controller:controller|state.INC_ARl2                                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.146      ;
; 0.939 ; small:small|cpu:CPU|controller:controller|state.LOAD_Xh2                                  ; small:small|cpu:CPU|controller:controller|ram_wren                                                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.167      ;
; 0.940 ; small:small|cpu:CPU|controller:controller|state.INC_882                                   ; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.404      ; 1.501      ;
; 0.952 ; small:small|cpu:CPU|controller:controller|state.PCINC                                     ; small:small|cpu:CPU|controller:controller|internal_bus_sel[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.415      ; 1.524      ;
; 0.956 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[2]            ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.381      ; 1.524      ;
; 0.958 ; small:small|cpu:CPU|controller:controller|state.stall_88                                  ; small:small|cpu:CPU|controller:controller|state.INC_882                                                                                         ; clk          ; clk         ; 0.000        ; 0.059      ; 1.174      ;
; 0.961 ; small:small|cpu:CPU|controller:controller|status_reg_en[2]                                ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Oflow|data_out[0]                                                       ; clk          ; clk         ; 0.000        ; 0.059      ; 1.177      ;
; 0.973 ; small:small|cpu:CPU|controller:controller|al_sel[0]                                       ; small:small|cpu:CPU|controller:controller|al_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.191      ;
; 0.974 ; small:small|cpu:CPU|reg:reg|data_out[4]                                                   ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[4]                                                                  ; clk          ; clk         ; 0.000        ; -0.265     ; 0.866      ;
; 0.976 ; small:small|cpu:CPU|controller:controller|state.INC_ACCU                                  ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.412      ; 1.545      ;
; 0.981 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[7]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[7]                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.195      ;
; 0.988 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[6]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[6]                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.202      ;
; 0.994 ; small:small|cpu:CPU|controller:controller|state.LOAD_ACCU                                 ; small:small|cpu:CPU|controller:controller|load                                                                                                  ; clk          ; clk         ; 0.000        ; 0.067      ; 1.218      ;
; 0.998 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[3]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[3]                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.212      ;
; 1.001 ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Carry|data_out[0] ; small:small|cpu:CPU|controller:controller|state.BRANCH                                                                                          ; clk          ; clk         ; 0.000        ; 0.434      ; 1.592      ;
; 1.020 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[2]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[2]                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.234      ;
; 1.036 ; small:small|cpu:CPU|controller:controller|state.LOAD_IR                                   ; small:small|cpu:CPU|controller:controller|state.DECODE                                                                                          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.246      ;
; 1.040 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|state.SRL_L                                                                                           ; clk          ; clk         ; 0.000        ; 0.423      ; 1.620      ;
; 1.041 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|state.STALL                                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.259      ;
; 1.041 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|state.INC_88                                                                                          ; clk          ; clk         ; 0.000        ; 0.423      ; 1.621      ;
; 1.050 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                                                                         ; clk          ; clk         ; 0.000        ; 0.051      ; 1.258      ;
; 1.053 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|state.BRANCH2                                                                                         ; clk          ; clk         ; 0.000        ; 0.051      ; 1.261      ;
; 1.053 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[4]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[4]                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.267      ;
; 1.063 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|internal_bus_sel[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.436      ; 1.656      ;
; 1.072 ; small:small|cpu:CPU|controller:controller|alu_en                                          ; small:small|cpu:CPU|controller:controller|alu_en                                                                                                ; clk          ; clk         ; 0.000        ; 0.061      ; 1.290      ;
; 1.088 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|reg_en[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.422      ; 1.667      ;
; 1.088 ; small:small|cpu:CPU|controller:controller|reg_en[10]                                      ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.076      ; 1.321      ;
; 1.100 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.414      ; 1.671      ;
; 1.120 ; small:small|cpu:CPU|controller:controller|state.RL_C                                      ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.412      ; 1.689      ;
; 1.126 ; small:small|cpu:CPU|controller:controller|state.INC_ARl2                                  ; small:small|cpu:CPU|controller:controller|reg_en[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.404      ; 1.687      ;
; 1.133 ; small:small|cpu:CPU|controller:controller|state.LOAD_AFROMX                               ; small:small|cpu:CPU|controller:controller|state.LOAD_ACCU                                                                                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.356      ;
; 1.136 ; small:small|cpu:CPU|controller:controller|state.load_output                               ; small:small|cpu:CPU|controller:controller|state.STALL                                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.354      ;
; 1.152 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|internal_bus_sel[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.436      ; 1.745      ;
; 1.155 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|reg_en[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.394      ; 1.706      ;
; 1.157 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.394      ; 1.708      ;
; 1.169 ; small:small|cpu:CPU|controller:controller|state.BRANCH                                    ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                                                                         ; clk          ; clk         ; 0.000        ; -0.275     ; 1.051      ;
; 1.169 ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                   ; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.404      ; 1.730      ;
; 1.169 ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                   ; small:small|cpu:CPU|controller:controller|reg_en[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.404      ; 1.730      ;
; 1.169 ; small:small|cpu:CPU|controller:controller|state.LOAD_ADDR                                 ; small:small|cpu:CPU|controller:controller|reg_en[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.422      ; 1.748      ;
; 1.170 ; small:small|cpu:CPU|controller:controller|state.BRANCH                                    ; small:small|cpu:CPU|controller:controller|nextstate.BRANCH2                                                                                     ; clk          ; clk         ; 0.000        ; -0.275     ; 1.052      ;
; 1.170 ; small:small|cpu:CPU|controller:controller|pc_sel[1]                                       ; small:small|cpu:CPU|controller:controller|pc_sel[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.388      ;
; 1.179 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|status_reg_en[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.401      ; 1.737      ;
; 1.179 ; small:small|cpu:CPU|reg:reg|data_out[5]                                                   ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[5]                                                                  ; clk          ; clk         ; 0.000        ; -0.265     ; 1.071      ;
; 1.182 ; small:small|cpu:CPU|controller:controller|state.LOAD_IR                                   ; small:small|cpu:CPU|controller:controller|reg_en[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.422      ; 1.761      ;
; 1.185 ; small:small|cpu:CPU|controller:controller|state.FETCH                                     ; small:small|cpu:CPU|controller:controller|ram_wren                                                                                              ; clk          ; clk         ; 0.000        ; 0.384      ; 1.726      ;
; 1.186 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[1]                    ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Carry|data_out[0]                                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.404      ;
; 1.197 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[6]            ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.381      ; 1.765      ;
; 1.201 ; small:small|cpu:CPU|controller:controller|addrsel                                         ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 1.765      ;
; 1.202 ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                   ; small:small|cpu:CPU|controller:controller|reg_en[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.428      ;
; 1.202 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|reg_en[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 1.419      ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|addrsel                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|al_sel[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|alu_en                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|internal_bus_sel[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|internal_bus_sel[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|internal_bus_sel[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|internal_bus_sel[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|load                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|nextstate.BRANCH2                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xh                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|nextstate.STALL                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|pc_sel[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|pc_sel[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|pc_sel[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|ram_wren                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[4]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[6]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[8]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[9]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.ADD_C                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.AND_D                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.BRANCH                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.BRANCH2                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.CLEAR_C                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.COMPARE                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.DECODE                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.DEC_ACCU                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.DEC_X                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.FETCH                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_88                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_882                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_ACCU                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_ARl2                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_ARl3                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_X                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_ACCU                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_ADDR                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_AFROMX                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_DATA                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_INTERN                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_IR                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_PC                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_Xh                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_Xh2                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.OR_R                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.OUTPUT                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.PCINC                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.RL_C                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.RR_C                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.SET_C                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.SLL_L                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.SRL_L                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.STALL                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.STALL_ACCU                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.SUB_B                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.XOR_R                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.load_ai                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.load_output                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.stall_88                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.stall_882                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.xh_88                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.xl_88                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|status_reg_en[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|status_reg_en[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|status_reg_en[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[3]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[4]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[5]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[6]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[7]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7]                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dip[*]    ; clk        ; 2.177 ; 2.724 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; 2.037 ; 2.497 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; 1.887 ; 2.361 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; 2.054 ; 2.612 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; 2.155 ; 2.678 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; 2.143 ; 2.659 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; 2.135 ; 2.693 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; 2.020 ; 2.544 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; 2.177 ; 2.724 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; 2.629 ; 3.115 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; 1.820 ; 2.246 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; 2.629 ; 3.115 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; 2.373 ; 2.830 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; 1.899 ; 2.359 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; 1.973 ; 2.423 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; 1.864 ; 2.315 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; 2.585 ; 3.048 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; 2.136 ; 2.582 ; Rise       ; clk             ;
; rst       ; clk        ; 3.008 ; 3.505 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dip[*]    ; clk        ; -1.501 ; -1.954 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; -1.656 ; -2.105 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; -1.501 ; -1.954 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; -1.659 ; -2.193 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; -1.769 ; -2.278 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; -1.746 ; -2.239 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; -1.722 ; -2.265 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; -1.627 ; -2.128 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; -1.790 ; -2.323 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; -1.452 ; -1.866 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; -1.452 ; -1.866 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; -2.228 ; -2.698 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; -1.982 ; -2.425 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; -1.527 ; -1.974 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; -1.569 ; -2.006 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; -1.494 ; -1.932 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; -2.185 ; -2.635 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; -1.756 ; -2.190 ; Rise       ; clk             ;
; rst       ; clk        ; -2.062 ; -2.483 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 7.318 ; 7.345 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 6.951 ; 6.901 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 6.925 ; 6.908 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 6.909 ; 6.809 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 6.924 ; 6.850 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 6.853 ; 6.889 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 7.318 ; 7.345 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 7.145 ; 7.174 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 8.466 ; 8.400 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 8.143 ; 8.039 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 8.466 ; 8.400 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 8.056 ; 8.064 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 8.152 ; 8.033 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 8.323 ; 8.141 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 8.281 ; 8.233 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 8.281 ; 8.297 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 7.205 ; 7.161 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 6.871 ; 6.831 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 6.842 ; 6.821 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 6.921 ; 6.960 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 7.205 ; 7.161 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 6.957 ; 6.877 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 7.115 ; 7.114 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 6.948 ; 6.941 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 7.778 ; 7.853 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 7.624 ; 7.530 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 7.391 ; 7.342 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 7.592 ; 7.510 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 7.436 ; 7.406 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 7.456 ; 7.302 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 7.526 ; 7.356 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 7.778 ; 7.853 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 5.925 ; 5.863 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 5.946 ; 5.907 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 5.935 ; 5.896 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 5.925 ; 5.948 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 5.925 ; 5.863 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 6.025 ; 5.901 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 6.383 ; 6.338 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 6.152 ; 6.214 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 7.058 ; 6.987 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 7.061 ; 6.987 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 7.411 ; 7.328 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 7.154 ; 7.013 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 7.058 ; 7.009 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 7.238 ; 7.257 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 7.230 ; 7.226 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 7.211 ; 7.250 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 6.105 ; 6.050 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 6.105 ; 6.050 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 6.113 ; 6.113 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 6.194 ; 6.161 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 6.391 ; 6.334 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 6.161 ; 6.122 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 6.344 ; 6.314 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 6.154 ; 6.207 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 6.817 ; 6.741 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 7.013 ; 6.936 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 6.817 ; 6.741 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 6.961 ; 6.879 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 6.832 ; 6.761 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 6.847 ; 6.800 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 6.868 ; 6.813 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 7.128 ; 7.224 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 123.79 MHz ; 123.79 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -7.078 ; -823.701          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -181.522                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.078 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.361     ; 7.712      ;
; -6.903 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.362     ; 7.536      ;
; -6.893 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.359     ; 7.529      ;
; -6.890 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.359     ; 7.526      ;
; -6.888 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.359     ; 7.524      ;
; -6.882 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.362     ; 7.515      ;
; -6.830 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.362     ; 7.463      ;
; -6.775 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|reg:reg|data_out[7]                                  ; clk          ; clk         ; 1.000        ; -0.054     ; 7.716      ;
; -6.767 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[5] ; clk          ; clk         ; 1.000        ; -0.359     ; 7.403      ;
; -6.754 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.359     ; 7.390      ;
; -6.734 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.362     ; 7.367      ;
; -6.719 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.361     ; 7.353      ;
; -6.715 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 7.654      ;
; -6.715 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.051     ; 7.659      ;
; -6.712 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.051     ; 7.656      ;
; -6.677 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|reg:reg|data_out[5]                                  ; clk          ; clk         ; 1.000        ; -0.046     ; 7.626      ;
; -6.672 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.362     ; 7.305      ;
; -6.670 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.053     ; 7.612      ;
; -6.667 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.053     ; 7.609      ;
; -6.664 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.361     ; 7.298      ;
; -6.651 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.051     ; 7.595      ;
; -6.648 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.052     ; 7.591      ;
; -6.648 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.051     ; 7.592      ;
; -6.643 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 7.584      ;
; -6.641 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.052     ; 7.584      ;
; -6.640 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 7.581      ;
; -6.633 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 7.572      ;
; -6.614 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.045     ; 7.564      ;
; -6.603 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.054     ; 7.544      ;
; -6.601 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 7.540      ;
; -6.596 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.054     ; 7.537      ;
; -6.587 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 7.526      ;
; -6.584 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.052     ; 7.527      ;
; -6.577 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|reg:reg|data_out[2]                                  ; clk          ; clk         ; 1.000        ; -0.050     ; 7.522      ;
; -6.577 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.052     ; 7.520      ;
; -6.576 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.516      ;
; -6.571 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.052     ; 7.514      ;
; -6.569 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.509      ;
; -6.568 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.045     ; 7.518      ;
; -6.564 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|controller:controller|reg_en[6]                      ; clk          ; clk         ; 1.000        ; -0.046     ; 7.513      ;
; -6.564 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.052     ; 7.507      ;
; -6.535 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.362     ; 7.168      ;
; -6.530 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 7.471      ;
; -6.527 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 7.468      ;
; -6.526 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.054     ; 7.467      ;
; -6.525 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.054     ; 7.466      ;
; -6.519 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.057     ; 7.457      ;
; -6.519 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.054     ; 7.460      ;
; -6.518 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.362     ; 7.151      ;
; -6.514 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.051     ; 7.458      ;
; -6.507 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.052     ; 7.450      ;
; -6.507 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 7.446      ;
; -6.500 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.052     ; 7.443      ;
; -6.499 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.362     ; 7.132      ;
; -6.499 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.439      ;
; -6.497 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.359     ; 7.133      ;
; -6.492 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.432      ;
; -6.487 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.051     ; 7.431      ;
; -6.485 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 7.426      ;
; -6.485 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.051     ; 7.429      ;
; -6.482 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.359     ; 7.118      ;
; -6.482 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.051     ; 7.426      ;
; -6.482 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 7.423      ;
; -6.482 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.051     ; 7.426      ;
; -6.480 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.051     ; 7.424      ;
; -6.479 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.051     ; 7.423      ;
; -6.478 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.051     ; 7.422      ;
; -6.477 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.053     ; 7.419      ;
; -6.477 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.051     ; 7.421      ;
; -6.474 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.054     ; 7.415      ;
; -6.474 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.053     ; 7.416      ;
; -6.473 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.359     ; 7.109      ;
; -6.471 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.054     ; 7.412      ;
; -6.461 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 7.402      ;
; -6.458 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 7.399      ;
; -6.457 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.053     ; 7.399      ;
; -6.450 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.051     ; 7.394      ;
; -6.448 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 7.389      ;
; -6.445 ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Carry|data_out[0]                                                 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.057     ; 7.383      ;
; -6.445 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.052     ; 7.388      ;
; -6.445 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 7.386      ;
; -6.443 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.054     ; 7.384      ;
; -6.442 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.053     ; 7.384      ;
; -6.438 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|reg:reg|data_out[7]                                  ; clk          ; clk         ; 1.000        ; 0.225      ; 7.658      ;
; -6.437 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.057     ; 7.375      ;
; -6.435 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[5]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 7.374      ;
; -6.433 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.359     ; 7.069      ;
; -6.433 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.053     ; 7.375      ;
; -6.430 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 7.371      ;
; -6.429 ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[2]                                                                   ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.383     ; 7.041      ;
; -6.427 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; 0.263      ; 7.685      ;
; -6.424 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; 0.263      ; 7.682      ;
; -6.423 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.051     ; 7.367      ;
; -6.423 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 7.362      ;
; -6.421 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 7.360      ;
; -6.421 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.052     ; 7.364      ;
; -6.419 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[1]   ; clk          ; clk         ; 1.000        ; -0.359     ; 7.055      ;
; -6.418 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 7.358      ;
; -6.418 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.052     ; 7.361      ;
; -6.416 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|reg:reg|data_out[2]                                  ; clk          ; clk         ; 1.000        ; 0.232      ; 7.643      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                 ; To Node                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; small:small|cpu:CPU|controller:controller|internal_bus_sel[2]                             ; small:small|cpu:CPU|controller:controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; small:small|cpu:CPU|controller:controller|reg_en[2]                                       ; small:small|cpu:CPU|controller:controller|reg_en[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; small:small|cpu:CPU|controller:controller|internal_bus_sel[0]                             ; small:small|cpu:CPU|controller:controller|internal_bus_sel[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; small:small|cpu:CPU|controller:controller|internal_bus_sel[1]                             ; small:small|cpu:CPU|controller:controller|internal_bus_sel[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.301 ; small:small|cpu:CPU|controller:controller|reg_en[7]                                       ; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; small:small|cpu:CPU|controller:controller|reg_en[6]                                       ; small:small|cpu:CPU|controller:controller|reg_en[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; small:small|cpu:CPU|controller:controller|ram_wren                                        ; small:small|cpu:CPU|controller:controller|ram_wren                                                                                             ; clk          ; clk         ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; small:small|cpu:CPU|controller:controller|load                                            ; small:small|cpu:CPU|controller:controller|load                                                                                                 ; clk          ; clk         ; 0.000        ; 0.066      ; 0.511      ;
; 0.312 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|state.DECODE                                                                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl                               ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; small:small|cpu:CPU|controller:controller|status_reg_en[2]                                ; small:small|cpu:CPU|controller:controller|status_reg_en[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; small:small|cpu:CPU|controller:controller|status_reg_en[3]                                ; small:small|cpu:CPU|controller:controller|status_reg_en[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; small:small|cpu:CPU|controller:controller|pc_sel[0]                                       ; small:small|cpu:CPU|controller:controller|pc_sel[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; small:small|cpu:CPU|controller:controller|nextstate.STALL                                 ; small:small|cpu:CPU|controller:controller|nextstate.STALL                                                                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; small:small|cpu:CPU|controller:controller|pc_sel[2]                                       ; small:small|cpu:CPU|controller:controller|pc_sel[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; small:small|cpu:CPU|controller:controller|reg_en[8]                                       ; small:small|cpu:CPU|controller:controller|reg_en[8]                                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.336 ; small:small|cpu:CPU|controller:controller|state.LOAD_ADDR                                 ; small:small|cpu:CPU|controller:controller|state.FETCH                                                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.535      ;
; 0.340 ; small:small|cpu:CPU|controller:controller|nextstate.BRANCH2                               ; small:small|cpu:CPU|controller:controller|state.BRANCH2                                                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.346 ; small:small|cpu:CPU|controller:controller|state.OUTPUT                                    ; small:small|cpu:CPU|controller:controller|state.load_output                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.351 ; small:small|cpu:CPU|controller:controller|state.xh_88                                     ; small:small|cpu:CPU|controller:controller|state.stall_882                                                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.550      ;
; 0.356 ; small:small|cpu:CPU|controller:controller|state.LOAD_INTERN                               ; small:small|cpu:CPU|controller:controller|state.LOAD_IR                                                                                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.555      ;
; 0.439 ; small:small|cpu:CPU|controller:controller|state.FETCH                                     ; small:small|cpu:CPU|controller:controller|state.LOAD_INTERN                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.638      ;
; 0.472 ; small:small|cpu:CPU|controller:controller|state.LOAD_Xh                                   ; small:small|cpu:CPU|controller:controller|state.LOAD_Xh2                                                                                       ; clk          ; clk         ; 0.000        ; 0.066      ; 0.682      ;
; 0.487 ; small:small|cpu:CPU|controller:controller|state.LOAD_PC                                   ; small:small|cpu:CPU|controller:controller|ram_wren                                                                                             ; clk          ; clk         ; 0.000        ; 0.066      ; 0.697      ;
; 0.500 ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                   ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xh                                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.698      ;
; 0.576 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[3]            ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.774      ;
; 0.577 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[2]            ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.775      ;
; 0.616 ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Oflow|data_out[0] ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Oflow|data_out[0]                                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.814      ;
; 0.668 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[1]            ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.866      ;
; 0.687 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[2]                    ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Carry|data_out[0]                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.886      ;
; 0.698 ; small:small|cpu:CPU|controller:controller|state.load_output                               ; small:small|cpu:CPU|controller:controller|pc_sel[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.897      ;
; 0.735 ; small:small|cpu:CPU|controller:controller|state.INC_882                                   ; small:small|cpu:CPU|controller:controller|state.xh_88                                                                                          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.935      ;
; 0.736 ; small:small|cpu:CPU|controller:controller|state.INC_ARl3                                  ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.922      ;
; 0.748 ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl                               ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                                                                        ; clk          ; clk         ; 0.000        ; 0.053      ; 0.945      ;
; 0.748 ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                   ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                                                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.956      ;
; 0.780 ; small:small|cpu:CPU|controller:controller|state.xh_88                                     ; small:small|cpu:CPU|controller:controller|addrsel                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.979      ;
; 0.781 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.357      ; 1.282      ;
; 0.792 ; small:small|cpu:CPU|controller:controller|reg_en[9]                                       ; small:small|cpu:CPU|controller:controller|reg_en[9]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.991      ;
; 0.795 ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                   ; small:small|cpu:CPU|controller:controller|reg_en[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.385      ; 1.324      ;
; 0.799 ; small:small|cpu:CPU|controller:controller|reg_en[4]                                       ; small:small|cpu:CPU|controller:controller|reg_en[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.997      ;
; 0.812 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[1]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.011      ;
; 0.816 ; small:small|cpu:CPU|controller:controller|state.STALL_ACCU                                ; small:small|cpu:CPU|controller:controller|alu_en                                                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 1.015      ;
; 0.816 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[6]            ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[6]                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.014      ;
; 0.821 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.019      ;
; 0.826 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[3]            ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 1.335      ;
; 0.826 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[5]                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[5]                                                                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.024      ;
; 0.835 ; small:small|cpu:CPU|controller:controller|state.INC_ARl2                                  ; small:small|cpu:CPU|controller:controller|state.BRANCH2                                                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.033      ;
; 0.837 ; small:small|cpu:CPU|controller:controller|state.BRANCH2                                   ; small:small|cpu:CPU|controller:controller|state.LOAD_PC                                                                                        ; clk          ; clk         ; 0.000        ; 0.350      ; 1.331      ;
; 0.838 ; small:small|cpu:CPU|controller:controller|state.PCINC                                     ; small:small|cpu:CPU|controller:controller|internal_bus_sel[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.375      ; 1.357      ;
; 0.838 ; small:small|cpu:CPU|controller:controller|state.INC_ARl2                                  ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.036      ;
; 0.846 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.045      ;
; 0.849 ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                   ; small:small|cpu:CPU|controller:controller|state.INC_ARl2                                                                                       ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.855 ; small:small|cpu:CPU|controller:controller|state.LOAD_Xh2                                  ; small:small|cpu:CPU|controller:controller|ram_wren                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 1.061      ;
; 0.868 ; small:small|cpu:CPU|reg:reg|data_out[4]                                                   ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[4]                                                                 ; clk          ; clk         ; 0.000        ; -0.236     ; 0.776      ;
; 0.869 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[2]            ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 1.378      ;
; 0.873 ; small:small|cpu:CPU|controller:controller|state.INC_882                                   ; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.358      ; 1.375      ;
; 0.874 ; small:small|cpu:CPU|controller:controller|state.stall_88                                  ; small:small|cpu:CPU|controller:controller|state.INC_882                                                                                        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.071      ;
; 0.878 ; small:small|cpu:CPU|controller:controller|al_sel[0]                                       ; small:small|cpu:CPU|controller:controller|al_sel[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 1.076      ;
; 0.879 ; small:small|cpu:CPU|controller:controller|status_reg_en[2]                                ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Oflow|data_out[0]                                                      ; clk          ; clk         ; 0.000        ; 0.052      ; 1.075      ;
; 0.891 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[7]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.051      ; 1.086      ;
; 0.898 ; small:small|cpu:CPU|controller:controller|state.INC_ACCU                                  ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                           ; clk          ; clk         ; 0.000        ; 0.365      ; 1.407      ;
; 0.906 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[6]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[6]                                                                 ; clk          ; clk         ; 0.000        ; 0.051      ; 1.101      ;
; 0.911 ; small:small|cpu:CPU|controller:controller|state.LOAD_ACCU                                 ; small:small|cpu:CPU|controller:controller|load                                                                                                 ; clk          ; clk         ; 0.000        ; 0.051      ; 1.106      ;
; 0.914 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[3]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.051      ; 1.109      ;
; 0.924 ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Carry|data_out[0] ; small:small|cpu:CPU|controller:controller|state.BRANCH                                                                                         ; clk          ; clk         ; 0.000        ; 0.386      ; 1.454      ;
; 0.935 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[2]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.051      ; 1.130      ;
; 0.938 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|state.STALL                                                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.137      ;
; 0.946 ; small:small|cpu:CPU|controller:controller|state.LOAD_IR                                   ; small:small|cpu:CPU|controller:controller|state.DECODE                                                                                         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.137      ;
; 0.949 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|state.SRL_L                                                                                          ; clk          ; clk         ; 0.000        ; 0.377      ; 1.470      ;
; 0.949 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|state.INC_88                                                                                         ; clk          ; clk         ; 0.000        ; 0.377      ; 1.470      ;
; 0.955 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                                                                        ; clk          ; clk         ; 0.000        ; 0.045      ; 1.144      ;
; 0.958 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|state.BRANCH2                                                                                        ; clk          ; clk         ; 0.000        ; 0.045      ; 1.147      ;
; 0.960 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[4]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[4]                                                                 ; clk          ; clk         ; 0.000        ; 0.051      ; 1.155      ;
; 0.968 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|reg_en[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.376      ; 1.488      ;
; 0.982 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|internal_bus_sel[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.390      ; 1.516      ;
; 0.989 ; small:small|cpu:CPU|controller:controller|reg_en[10]                                      ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                           ; clk          ; clk         ; 0.000        ; 0.067      ; 1.200      ;
; 0.991 ; small:small|cpu:CPU|controller:controller|alu_en                                          ; small:small|cpu:CPU|controller:controller|alu_en                                                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 1.190      ;
; 1.023 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                           ; clk          ; clk         ; 0.000        ; 0.367      ; 1.534      ;
; 1.024 ; small:small|cpu:CPU|controller:controller|state.load_output                               ; small:small|cpu:CPU|controller:controller|state.STALL                                                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.223      ;
; 1.026 ; small:small|cpu:CPU|controller:controller|state.RL_C                                      ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                           ; clk          ; clk         ; 0.000        ; 0.365      ; 1.535      ;
; 1.028 ; small:small|cpu:CPU|controller:controller|state.LOAD_AFROMX                               ; small:small|cpu:CPU|controller:controller|state.LOAD_ACCU                                                                                      ; clk          ; clk         ; 0.000        ; 0.066      ; 1.238      ;
; 1.029 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|reg_en[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.349      ; 1.522      ;
; 1.031 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.349      ; 1.524      ;
; 1.043 ; small:small|cpu:CPU|controller:controller|state.INC_ARl2                                  ; small:small|cpu:CPU|controller:controller|reg_en[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.358      ; 1.545      ;
; 1.044 ; small:small|cpu:CPU|controller:controller|state.LOAD_ADDR                                 ; small:small|cpu:CPU|controller:controller|reg_en[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.376      ; 1.564      ;
; 1.054 ; small:small|cpu:CPU|controller:controller|state.LOAD_IR                                   ; small:small|cpu:CPU|controller:controller|reg_en[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.376      ; 1.574      ;
; 1.055 ; small:small|cpu:CPU|reg:reg|data_out[5]                                                   ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[5]                                                                 ; clk          ; clk         ; 0.000        ; -0.236     ; 0.963      ;
; 1.060 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.390      ; 1.594      ;
; 1.060 ; small:small|cpu:CPU|controller:controller|pc_sel[1]                                       ; small:small|cpu:CPU|controller:controller|pc_sel[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.259      ;
; 1.063 ; small:small|cpu:CPU|controller:controller|state.BRANCH                                    ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                                                                        ; clk          ; clk         ; 0.000        ; -0.245     ; 0.962      ;
; 1.065 ; small:small|cpu:CPU|controller:controller|state.BRANCH                                    ; small:small|cpu:CPU|controller:controller|nextstate.BRANCH2                                                                                    ; clk          ; clk         ; 0.000        ; -0.245     ; 0.964      ;
; 1.072 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[1]                    ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Carry|data_out[0]                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.271      ;
; 1.074 ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                   ; small:small|cpu:CPU|controller:controller|al_sel[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 1.272      ;
; 1.078 ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                   ; small:small|cpu:CPU|controller:controller|reg_en[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.358      ; 1.580      ;
; 1.079 ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                   ; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.358      ; 1.581      ;
; 1.084 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[5]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[5]                                                                 ; clk          ; clk         ; 0.000        ; -0.252     ; 0.976      ;
; 1.093 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[6]            ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 1.602      ;
; 1.094 ; small:small|cpu:CPU|controller:controller|state.FETCH                                     ; small:small|cpu:CPU|controller:controller|ram_wren                                                                                             ; clk          ; clk         ; 0.000        ; 0.341      ; 1.579      ;
; 1.095 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|status_reg_en[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.356      ; 1.595      ;
; 1.103 ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                   ; small:small|cpu:CPU|controller:controller|reg_en[8]                                                                                            ; clk          ; clk         ; 0.000        ; 0.060      ; 1.307      ;
+-------+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|addrsel                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|al_sel[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|alu_en                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|internal_bus_sel[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|internal_bus_sel[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|internal_bus_sel[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|internal_bus_sel[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|load                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|nextstate.BRANCH2                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xh                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|nextstate.STALL                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|pc_sel[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|pc_sel[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|pc_sel[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|ram_wren                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[4]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[6]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[8]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[9]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.ADD_C                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.AND_D                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.BRANCH                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.BRANCH2                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.CLEAR_C                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.COMPARE                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.DECODE                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.DEC_ACCU                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.DEC_X                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.FETCH                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_88                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_882                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_ACCU                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_ARl2                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_ARl3                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_X                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_ACCU                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_ADDR                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_AFROMX                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_DATA                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_INTERN                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_IR                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_PC                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_Xh                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_Xh2                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.OR_R                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.OUTPUT                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.PCINC                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.RL_C                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.RR_C                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.SET_C                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.SLL_L                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.SRL_L                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.STALL                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.STALL_ACCU                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.SUB_B                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.XOR_R                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.load_ai                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.load_output                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.stall_88                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.stall_882                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.xh_88                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.xl_88                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|status_reg_en[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|status_reg_en[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|status_reg_en[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[3]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[4]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[5]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[6]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[7]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7]                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dip[*]    ; clk        ; 1.885 ; 2.337 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; 1.759 ; 2.132 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; 1.626 ; 2.002 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; 1.779 ; 2.223 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; 1.868 ; 2.297 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; 1.867 ; 2.267 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; 1.860 ; 2.309 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; 1.744 ; 2.181 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; 1.885 ; 2.337 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; 2.305 ; 2.671 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; 1.559 ; 1.915 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; 2.305 ; 2.671 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; 2.063 ; 2.417 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; 1.625 ; 2.008 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; 1.708 ; 2.040 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; 1.594 ; 1.965 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; 2.259 ; 2.656 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; 1.841 ; 2.197 ; Rise       ; clk             ;
; rst       ; clk        ; 2.658 ; 3.042 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dip[*]    ; clk        ; -1.284 ; -1.646 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; -1.422 ; -1.786 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; -1.284 ; -1.646 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; -1.431 ; -1.857 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; -1.527 ; -1.945 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; -1.516 ; -1.900 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; -1.494 ; -1.930 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; -1.397 ; -1.817 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; -1.544 ; -1.984 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; -1.234 ; -1.580 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; -1.234 ; -1.580 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; -1.950 ; -2.306 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; -1.718 ; -2.062 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; -1.297 ; -1.669 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; -1.350 ; -1.673 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; -1.268 ; -1.628 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; -1.906 ; -2.291 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; -1.506 ; -1.852 ; Rise       ; clk             ;
; rst       ; clk        ; -1.801 ; -2.138 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 6.885 ; 6.826 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 6.511 ; 6.438 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 6.488 ; 6.443 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 6.482 ; 6.407 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 6.492 ; 6.420 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 6.462 ; 6.438 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 6.885 ; 6.826 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 6.693 ; 6.727 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 7.912 ; 7.828 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 7.611 ; 7.498 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 7.912 ; 7.828 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 7.530 ; 7.525 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 7.619 ; 7.496 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 7.785 ; 7.579 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 7.742 ; 7.663 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 7.686 ; 7.751 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 6.768 ; 6.697 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 6.460 ; 6.389 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 6.436 ; 6.400 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 6.527 ; 6.493 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 6.768 ; 6.697 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 6.534 ; 6.440 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 6.688 ; 6.633 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 6.504 ; 6.538 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 7.243 ; 7.353 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 7.142 ; 7.020 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 6.931 ; 6.863 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 7.102 ; 7.005 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 6.966 ; 6.915 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 6.986 ; 6.854 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 7.049 ; 6.897 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 7.243 ; 7.353 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 5.633 ; 5.571 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 5.650 ; 5.586 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 5.638 ; 5.576 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 5.633 ; 5.608 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 5.633 ; 5.571 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 5.689 ; 5.586 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 6.051 ; 5.958 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 5.834 ; 5.900 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 6.663 ; 6.580 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 6.669 ; 6.580 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 6.993 ; 6.894 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 6.724 ; 6.609 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 6.663 ; 6.604 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 6.835 ; 6.787 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 6.824 ; 6.758 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 6.751 ; 6.840 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 5.798 ; 5.715 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 5.798 ; 5.715 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 5.807 ; 5.754 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 5.879 ; 5.801 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 6.063 ; 5.981 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 5.846 ; 5.768 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 6.021 ; 5.941 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 5.819 ; 5.891 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 6.444 ; 6.355 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 6.612 ; 6.526 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 6.449 ; 6.355 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 6.540 ; 6.475 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 6.444 ; 6.373 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 6.463 ; 6.397 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 6.490 ; 6.411 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 6.699 ; 6.816 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.896 ; -448.954          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -188.887                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.896 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 4.851      ;
; -3.896 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 4.851      ;
; -3.859 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 4.811      ;
; -3.859 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 4.811      ;
; -3.854 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.034     ; 4.807      ;
; -3.854 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.032     ; 4.809      ;
; -3.854 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.034     ; 4.807      ;
; -3.854 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.032     ; 4.809      ;
; -3.844 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.237     ; 4.594      ;
; -3.843 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.797      ;
; -3.839 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.793      ;
; -3.821 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 4.771      ;
; -3.806 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.757      ;
; -3.802 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.753      ;
; -3.801 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.753      ;
; -3.801 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.033     ; 4.755      ;
; -3.797 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.749      ;
; -3.797 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.033     ; 4.751      ;
; -3.794 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.748      ;
; -3.790 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.744      ;
; -3.789 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.034     ; 4.742      ;
; -3.789 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.034     ; 4.742      ;
; -3.787 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 4.737      ;
; -3.759 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.711      ;
; -3.759 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 4.714      ;
; -3.759 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.711      ;
; -3.757 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.708      ;
; -3.754 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.238     ; 4.503      ;
; -3.754 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; 0.153      ; 4.894      ;
; -3.754 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; 0.153      ; 4.894      ;
; -3.753 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.704      ;
; -3.752 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.704      ;
; -3.752 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.033     ; 4.706      ;
; -3.751 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 4.706      ;
; -3.748 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 4.698      ;
; -3.748 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.700      ;
; -3.748 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.033     ; 4.702      ;
; -3.747 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 4.702      ;
; -3.742 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 4.697      ;
; -3.742 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 4.697      ;
; -3.739 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 4.694      ;
; -3.739 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 4.694      ;
; -3.738 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.238     ; 4.487      ;
; -3.738 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|reg:reg|data_out[2]                                  ; clk          ; clk         ; 1.000        ; 0.137      ; 4.862      ;
; -3.738 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|reg:reg|data_out[2]                                  ; clk          ; clk         ; 1.000        ; 0.137      ; 4.862      ;
; -3.737 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.032     ; 4.692      ;
; -3.737 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.032     ; 4.692      ;
; -3.736 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.688      ;
; -3.735 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 4.685      ;
; -3.732 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.235     ; 4.484      ;
; -3.732 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.684      ;
; -3.732 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.684      ;
; -3.732 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.684      ;
; -3.729 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.235     ; 4.481      ;
; -3.729 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 4.681      ;
; -3.729 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 4.681      ;
; -3.727 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.235     ; 4.479      ;
; -3.722 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.238     ; 4.471      ;
; -3.722 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 4.674      ;
; -3.720 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|controller:controller|internal_bus_sel[1]            ; clk          ; clk         ; 1.000        ; 0.152      ; 4.859      ;
; -3.720 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|controller:controller|internal_bus_sel[1]            ; clk          ; clk         ; 1.000        ; 0.152      ; 4.859      ;
; -3.717 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.034     ; 4.670      ;
; -3.717 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.032     ; 4.672      ;
; -3.714 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 4.666      ;
; -3.710 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 4.662      ;
; -3.709 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 4.661      ;
; -3.709 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.034     ; 4.662      ;
; -3.709 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.032     ; 4.664      ;
; -3.709 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.661      ;
; -3.709 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 4.661      ;
; -3.706 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 4.657      ;
; -3.706 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.658      ;
; -3.705 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[1]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.659      ;
; -3.705 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.034     ; 4.658      ;
; -3.705 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]   ; clk          ; clk         ; 1.000        ; -0.032     ; 4.660      ;
; -3.704 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.656      ;
; -3.702 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 4.653      ;
; -3.701 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|reg:reg|data_out[7]                                  ; clk          ; clk         ; 1.000        ; 0.134      ; 4.822      ;
; -3.701 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; 0.152      ; 4.840      ;
; -3.701 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|reg:reg|data_out[7]                                  ; clk          ; clk         ; 1.000        ; 0.134      ; 4.822      ;
; -3.699 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.038     ; 4.648      ;
; -3.697 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; 0.152      ; 4.836      ;
; -3.693 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                                    ; small:small|cpu:CPU|reg:reg|data_out[6]                                  ; clk          ; clk         ; 1.000        ; 0.137      ; 4.817      ;
; -3.693 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                                    ; small:small|cpu:CPU|reg:reg|data_out[6]                                  ; clk          ; clk         ; 1.000        ; 0.137      ; 4.817      ;
; -3.689 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.643      ;
; -3.687 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[4]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.639      ;
; -3.686 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.640      ;
; -3.685 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|reg:reg|data_out[2]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 4.808      ;
; -3.685 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.639      ;
; -3.684 ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_we_reg ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[5] ; clk          ; clk         ; 1.000        ; -0.235     ; 4.436      ;
; -3.684 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.033     ; 4.638      ;
; -3.683 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.635      ;
; -3.682 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.636      ;
; -3.681 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|reg:reg|data_out[2]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 4.804      ;
; -3.680 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.033     ; 4.634      ;
; -3.679 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 4.630      ;
; -3.676 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.627      ;
; -3.675 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.627      ;
; -3.675 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 4.626      ;
; -3.673 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]                                                                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 4.623      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                 ; To Node                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; small:small|cpu:CPU|controller:controller|reg_en[7]                                       ; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; small:small|cpu:CPU|controller:controller|reg_en[6]                                       ; small:small|cpu:CPU|controller:controller|reg_en[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; small:small|cpu:CPU|controller:controller|internal_bus_sel[2]                             ; small:small|cpu:CPU|controller:controller|internal_bus_sel[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; small:small|cpu:CPU|controller:controller|reg_en[2]                                       ; small:small|cpu:CPU|controller:controller|reg_en[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; small:small|cpu:CPU|controller:controller|internal_bus_sel[0]                             ; small:small|cpu:CPU|controller:controller|internal_bus_sel[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; small:small|cpu:CPU|controller:controller|ram_wren                                        ; small:small|cpu:CPU|controller:controller|ram_wren                                                                                              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; small:small|cpu:CPU|controller:controller|load                                            ; small:small|cpu:CPU|controller:controller|load                                                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; small:small|cpu:CPU|controller:controller|internal_bus_sel[1]                             ; small:small|cpu:CPU|controller:controller|internal_bus_sel[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|state.DECODE                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl                               ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; small:small|cpu:CPU|controller:controller|nextstate.STALL                                 ; small:small|cpu:CPU|controller:controller|nextstate.STALL                                                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; small:small|cpu:CPU|controller:controller|pc_sel[2]                                       ; small:small|cpu:CPU|controller:controller|pc_sel[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; small:small|cpu:CPU|controller:controller|status_reg_en[2]                                ; small:small|cpu:CPU|controller:controller|status_reg_en[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; small:small|cpu:CPU|controller:controller|status_reg_en[3]                                ; small:small|cpu:CPU|controller:controller|status_reg_en[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; small:small|cpu:CPU|controller:controller|reg_en[8]                                       ; small:small|cpu:CPU|controller:controller|reg_en[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; small:small|cpu:CPU|controller:controller|pc_sel[0]                                       ; small:small|cpu:CPU|controller:controller|pc_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; small:small|cpu:CPU|controller:controller|nextstate.BRANCH2                               ; small:small|cpu:CPU|controller:controller|state.BRANCH2                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.199 ; small:small|cpu:CPU|controller:controller|state.OUTPUT                                    ; small:small|cpu:CPU|controller:controller|state.load_output                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.318      ;
; 0.203 ; small:small|cpu:CPU|controller:controller|state.LOAD_ADDR                                 ; small:small|cpu:CPU|controller:controller|state.FETCH                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.322      ;
; 0.204 ; small:small|cpu:CPU|controller:controller|state.xh_88                                     ; small:small|cpu:CPU|controller:controller|state.stall_882                                                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.323      ;
; 0.206 ; small:small|cpu:CPU|controller:controller|state.LOAD_INTERN                               ; small:small|cpu:CPU|controller:controller|state.LOAD_IR                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.266 ; small:small|cpu:CPU|controller:controller|state.FETCH                                     ; small:small|cpu:CPU|controller:controller|state.LOAD_INTERN                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.385      ;
; 0.273 ; small:small|cpu:CPU|controller:controller|state.LOAD_Xh                                   ; small:small|cpu:CPU|controller:controller|state.LOAD_Xh2                                                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.399      ;
; 0.290 ; small:small|cpu:CPU|controller:controller|state.LOAD_PC                                   ; small:small|cpu:CPU|controller:controller|ram_wren                                                                                              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.417      ;
; 0.292 ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                   ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xh                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.411      ;
; 0.339 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[2]            ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[2]                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.458      ;
; 0.339 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[3]            ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[3]                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.458      ;
; 0.358 ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Oflow|data_out[0] ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Oflow|data_out[0]                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.477      ;
; 0.397 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[1]            ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.516      ;
; 0.399 ; small:small|cpu:CPU|controller:controller|state.load_output                               ; small:small|cpu:CPU|controller:controller|pc_sel[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.518      ;
; 0.401 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[2]                    ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Carry|data_out[0]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.521      ;
; 0.429 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.219      ; 0.732      ;
; 0.430 ; small:small|cpu:CPU|controller:controller|state.INC_ARl3                                  ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.029      ; 0.543      ;
; 0.434 ; small:small|cpu:CPU|controller:controller|state.INC_882                                   ; small:small|cpu:CPU|controller:controller|state.xh_88                                                                                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.556      ;
; 0.438 ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                   ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.564      ;
; 0.444 ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl                               ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                                                                         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.561      ;
; 0.461 ; small:small|cpu:CPU|controller:controller|state.xh_88                                     ; small:small|cpu:CPU|controller:controller|addrsel                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.464 ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                   ; small:small|cpu:CPU|controller:controller|reg_en[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.234      ; 0.782      ;
; 0.465 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[3]            ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.788      ;
; 0.467 ; small:small|cpu:CPU|controller:controller|reg_en[9]                                       ; small:small|cpu:CPU|controller:controller|reg_en[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.470 ; small:small|cpu:CPU|controller:controller|reg_en[4]                                       ; small:small|cpu:CPU|controller:controller|reg_en[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[1]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.591      ;
; 0.478 ; small:small|cpu:CPU|controller:controller|state.STALL_ACCU                                ; small:small|cpu:CPU|controller:controller|alu_en                                                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.597      ;
; 0.478 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[6]            ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[6]                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.597      ;
; 0.483 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.603      ;
; 0.485 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[5]                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.604      ;
; 0.486 ; small:small|cpu:CPU|controller:controller|state.BRANCH2                                   ; small:small|cpu:CPU|controller:controller|state.LOAD_PC                                                                                         ; clk          ; clk         ; 0.000        ; 0.214      ; 0.784      ;
; 0.488 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.607      ;
; 0.489 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[2]            ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.812      ;
; 0.491 ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                   ; small:small|cpu:CPU|controller:controller|state.INC_ARl2                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.611      ;
; 0.491 ; small:small|cpu:CPU|controller:controller|state.LOAD_Xh2                                  ; small:small|cpu:CPU|controller:controller|ram_wren                                                                                              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.615      ;
; 0.497 ; small:small|cpu:CPU|controller:controller|state.PCINC                                     ; small:small|cpu:CPU|controller:controller|internal_bus_sel[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.229      ; 0.810      ;
; 0.499 ; small:small|cpu:CPU|controller:controller|state.INC_ARl2                                  ; small:small|cpu:CPU|controller:controller|state.BRANCH2                                                                                         ; clk          ; clk         ; 0.000        ; 0.034      ; 0.617      ;
; 0.502 ; small:small|cpu:CPU|controller:controller|state.INC_ARl2                                  ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                                                                         ; clk          ; clk         ; 0.000        ; 0.034      ; 0.620      ;
; 0.511 ; small:small|cpu:CPU|controller:controller|state.INC_882                                   ; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.221      ; 0.816      ;
; 0.511 ; small:small|cpu:CPU|controller:controller|status_reg_en[2]                                ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Oflow|data_out[0]                                                       ; clk          ; clk         ; 0.000        ; 0.032      ; 0.627      ;
; 0.515 ; small:small|cpu:CPU|controller:controller|state.stall_88                                  ; small:small|cpu:CPU|controller:controller|state.INC_882                                                                                         ; clk          ; clk         ; 0.000        ; 0.032      ; 0.631      ;
; 0.517 ; small:small|cpu:CPU|reg:reg|data_out[4]                                                   ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[4]                                                                  ; clk          ; clk         ; 0.000        ; -0.141     ; 0.460      ;
; 0.522 ; small:small|cpu:CPU|controller:controller|al_sel[0]                                       ; small:small|cpu:CPU|controller:controller|al_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.534 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[7]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[7]                                                                  ; clk          ; clk         ; 0.000        ; 0.031      ; 0.649      ;
; 0.535 ; small:small|cpu:CPU|controller:controller|state.INC_ACCU                                  ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.225      ; 0.844      ;
; 0.536 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[6]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[6]                                                                  ; clk          ; clk         ; 0.000        ; 0.031      ; 0.651      ;
; 0.538 ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Carry|data_out[0] ; small:small|cpu:CPU|controller:controller|state.BRANCH                                                                                          ; clk          ; clk         ; 0.000        ; 0.239      ; 0.861      ;
; 0.548 ; small:small|cpu:CPU|controller:controller|state.LOAD_ACCU                                 ; small:small|cpu:CPU|controller:controller|load                                                                                                  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.671      ;
; 0.549 ; small:small|cpu:CPU|controller:controller|state.LOAD_IR                                   ; small:small|cpu:CPU|controller:controller|state.DECODE                                                                                          ; clk          ; clk         ; 0.000        ; 0.031      ; 0.664      ;
; 0.549 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[3]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[3]                                                                  ; clk          ; clk         ; 0.000        ; 0.031      ; 0.664      ;
; 0.556 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[2]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[2]                                                                  ; clk          ; clk         ; 0.000        ; 0.031      ; 0.671      ;
; 0.559 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|state.STALL                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.678      ;
; 0.559 ; small:small|cpu:CPU|controller:controller|alu_en                                          ; small:small|cpu:CPU|controller:controller|alu_en                                                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.678      ;
; 0.566 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|internal_bus_sel[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.887      ;
; 0.567 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[4]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[4]                                                                  ; clk          ; clk         ; 0.000        ; 0.031      ; 0.682      ;
; 0.572 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                                                                         ; clk          ; clk         ; 0.000        ; 0.028      ; 0.684      ;
; 0.573 ; small:small|cpu:CPU|controller:controller|reg_en[10]                                      ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.700      ;
; 0.575 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|state.BRANCH2                                                                                         ; clk          ; clk         ; 0.000        ; 0.028      ; 0.687      ;
; 0.576 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|state.INC_88                                                                                          ; clk          ; clk         ; 0.000        ; 0.231      ; 0.891      ;
; 0.579 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|state.SRL_L                                                                                           ; clk          ; clk         ; 0.000        ; 0.231      ; 0.894      ;
; 0.586 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.228      ; 0.898      ;
; 0.611 ; small:small|cpu:CPU|controller:controller|state.load_output                               ; small:small|cpu:CPU|controller:controller|state.STALL                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.730      ;
; 0.614 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|internal_bus_sel[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.935      ;
; 0.614 ; small:small|cpu:CPU|controller:controller|state.RL_C                                      ; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.225      ; 0.923      ;
; 0.618 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|reg_en[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.227      ; 0.929      ;
; 0.619 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[6]            ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.942      ;
; 0.622 ; small:small|cpu:CPU|controller:controller|pc_sel[1]                                       ; small:small|cpu:CPU|controller:controller|pc_sel[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.741      ;
; 0.627 ; small:small|cpu:CPU|controller:controller|state.INC_ARl2                                  ; small:small|cpu:CPU|controller:controller|reg_en[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.220      ; 0.931      ;
; 0.629 ; small:small|cpu:CPU|controller:controller|state.LOAD_AFROMX                               ; small:small|cpu:CPU|controller:controller|state.LOAD_ACCU                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.750      ;
; 0.630 ; small:small|cpu:CPU|reg:reg|data_out[5]                                                   ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[5]                                                                  ; clk          ; clk         ; 0.000        ; -0.141     ; 0.573      ;
; 0.632 ; small:small|cpu:CPU|controller:controller|state.BRANCH                                    ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                                                                         ; clk          ; clk         ; 0.000        ; -0.148     ; 0.568      ;
; 0.633 ; small:small|cpu:CPU|controller:controller|state.BRANCH                                    ; small:small|cpu:CPU|controller:controller|nextstate.BRANCH2                                                                                     ; clk          ; clk         ; 0.000        ; -0.148     ; 0.569      ;
; 0.636 ; small:small|cpu:CPU|controller:controller|state.INC_ARl                                   ; small:small|cpu:CPU|controller:controller|reg_en[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.761      ;
; 0.639 ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[1]                    ; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Carry|data_out[0]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.759      ;
; 0.642 ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[5]             ; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[5]                                                                  ; clk          ; clk         ; 0.000        ; -0.145     ; 0.581      ;
; 0.644 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|reg_en[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.219      ; 0.947      ;
; 0.646 ; small:small|cpu:CPU|controller:controller|addrsel                                         ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.967      ;
; 0.646 ; small:small|cpu:CPU|controller:controller|state.DECODE                                    ; small:small|cpu:CPU|controller:controller|status_reg_en[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.947      ;
; 0.646 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.214      ; 0.944      ;
; 0.646 ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; small:small|cpu:CPU|controller:controller|reg_en[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.214      ; 0.944      ;
; 0.649 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[6]                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.768      ;
; 0.650 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                    ; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.991      ;
; 0.651 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[7]                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.770      ;
; 0.651 ; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[6]                    ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.770      ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|addrsel                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|al_sel[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|alu_en                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|internal_bus_sel[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|internal_bus_sel[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|internal_bus_sel[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|internal_bus_sel[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|load                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|nextstate.BRANCH2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xh              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|nextstate.STALL                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|pc_sel[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|pc_sel[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|pc_sel[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|ram_wren                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[10]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[6]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[7]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[8]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|reg_en[9]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.ADD_C                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.AND_D                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.BRANCH                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.BRANCH2                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.CLEAR_C                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.COMPARE                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.DECODE                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.DEC_ACCU                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.DEC_X                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.FETCH                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_88                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_882                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_ACCU                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_ARl                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_ARl2                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_ARl3                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.INC_X                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_ACCU                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_ADDR                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_AFROMX              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_DATA                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_INTERN              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_IR                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_PC                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_Xh                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_Xh2                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.OR_R                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.OUTPUT                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.PCINC                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.RL_C                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.RR_C                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.SET_C                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.SLL_L                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.SRL_L                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.STALL                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.STALL_ACCU               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.SUB_B                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.XOR_R                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.load_ai                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.load_output              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.stall_88                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.stall_882                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.xh_88                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|state.xl_88                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|status_reg_en[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|status_reg_en[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|controller:controller|status_reg_en[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[2]   ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dip[*]    ; clk        ; 1.259 ; 1.935 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; 1.121 ; 1.767 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; 1.060 ; 1.715 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; 1.194 ; 1.877 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; 1.237 ; 1.893 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; 1.210 ; 1.884 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; 1.239 ; 1.935 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; 1.173 ; 1.837 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; 1.259 ; 1.925 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; 1.457 ; 2.129 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; 1.006 ; 1.599 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; 1.457 ; 2.118 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; 1.320 ; 1.958 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; 1.072 ; 1.669 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; 1.104 ; 1.727 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; 1.033 ; 1.630 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; 1.453 ; 2.129 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; 1.192 ; 1.805 ; Rise       ; clk             ;
; rst       ; clk        ; 1.690 ; 2.374 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dip[*]    ; clk        ; -0.844 ; -1.481 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; -0.907 ; -1.542 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; -0.844 ; -1.481 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; -0.973 ; -1.637 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; -1.019 ; -1.664 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; -0.988 ; -1.645 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; -1.006 ; -1.689 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; -0.954 ; -1.599 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; -1.041 ; -1.696 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; -0.795 ; -1.381 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; -0.795 ; -1.381 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; -1.228 ; -1.880 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; -1.097 ; -1.726 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; -0.859 ; -1.449 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; -0.873 ; -1.489 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; -0.822 ; -1.411 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; -1.224 ; -1.890 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; -0.975 ; -1.580 ; Rise       ; clk             ;
; rst       ; clk        ; -1.160 ; -1.767 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 4.318 ; 4.425 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 4.150 ; 4.156 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 4.134 ; 4.162 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 4.121 ; 4.028 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 4.140 ; 4.146 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 4.008 ; 4.154 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 4.250 ; 4.425 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 4.318 ; 4.272 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 5.093 ; 5.139 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 4.927 ; 4.932 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 5.093 ; 5.139 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 4.882 ; 4.955 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 4.942 ; 4.938 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 5.029 ; 5.000 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 5.004 ; 5.049 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 5.051 ; 4.989 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 4.272 ; 4.320 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 4.089 ; 4.134 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 4.071 ; 4.141 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 4.054 ; 4.199 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 4.272 ; 4.320 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 4.153 ; 4.084 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 4.235 ; 4.284 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 4.203 ; 4.132 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 4.719 ; 4.680 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 4.553 ; 4.557 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 4.437 ; 4.456 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 4.565 ; 4.563 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 4.452 ; 4.484 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 4.476 ; 4.325 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 4.523 ; 4.472 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 4.719 ; 4.680 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 3.497 ; 3.533 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 3.519 ; 3.542 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 3.510 ; 3.536 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 3.497 ; 3.574 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 3.509 ; 3.533 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 3.599 ; 3.540 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 3.748 ; 3.800 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 3.700 ; 3.664 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 4.130 ; 4.154 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 4.130 ; 4.154 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 4.310 ; 4.349 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 4.283 ; 4.175 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 4.133 ; 4.169 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 4.226 ; 4.395 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 4.221 ; 4.393 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 4.262 ; 4.211 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 3.587 ; 3.627 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 3.587 ; 3.627 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 3.590 ; 3.665 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 3.651 ; 3.691 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 3.744 ; 3.793 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 3.630 ; 3.670 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 3.726 ; 3.771 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 3.694 ; 3.649 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 3.970 ; 3.978 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 4.066 ; 4.078 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 3.976 ; 4.012 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 4.050 ; 4.067 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 3.970 ; 3.978 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 3.992 ; 4.000 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 4.009 ; 4.014 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 4.216 ; 4.185 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.855   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -7.855   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -930.483 ; 0.0   ; 0.0      ; 0.0     ; -188.887            ;
;  clk             ; -930.483 ; 0.000 ; N/A      ; N/A     ; -188.887            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dip[*]    ; clk        ; 2.177 ; 2.724 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; 2.037 ; 2.497 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; 1.887 ; 2.361 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; 2.054 ; 2.612 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; 2.155 ; 2.678 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; 2.143 ; 2.659 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; 2.135 ; 2.693 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; 2.020 ; 2.544 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; 2.177 ; 2.724 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; 2.629 ; 3.115 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; 1.820 ; 2.246 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; 2.629 ; 3.115 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; 2.373 ; 2.830 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; 1.899 ; 2.359 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; 1.973 ; 2.423 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; 1.864 ; 2.315 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; 2.585 ; 3.048 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; 2.136 ; 2.582 ; Rise       ; clk             ;
; rst       ; clk        ; 3.008 ; 3.505 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dip[*]    ; clk        ; -0.844 ; -1.481 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; -0.907 ; -1.542 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; -0.844 ; -1.481 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; -0.973 ; -1.637 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; -1.019 ; -1.664 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; -0.988 ; -1.645 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; -1.006 ; -1.689 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; -0.954 ; -1.599 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; -1.041 ; -1.696 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; -0.795 ; -1.381 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; -0.795 ; -1.381 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; -1.228 ; -1.880 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; -1.097 ; -1.726 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; -0.859 ; -1.449 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; -0.873 ; -1.489 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; -0.822 ; -1.411 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; -1.224 ; -1.890 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; -0.975 ; -1.580 ; Rise       ; clk             ;
; rst       ; clk        ; -1.160 ; -1.767 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 7.318 ; 7.345 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 6.951 ; 6.901 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 6.925 ; 6.908 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 6.909 ; 6.809 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 6.924 ; 6.850 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 6.853 ; 6.889 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 7.318 ; 7.345 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 7.145 ; 7.174 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 8.466 ; 8.400 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 8.143 ; 8.039 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 8.466 ; 8.400 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 8.056 ; 8.064 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 8.152 ; 8.033 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 8.323 ; 8.141 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 8.281 ; 8.233 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 8.281 ; 8.297 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 7.205 ; 7.161 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 6.871 ; 6.831 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 6.842 ; 6.821 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 6.921 ; 6.960 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 7.205 ; 7.161 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 6.957 ; 6.877 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 7.115 ; 7.114 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 6.948 ; 6.941 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 7.778 ; 7.853 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 7.624 ; 7.530 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 7.391 ; 7.342 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 7.592 ; 7.510 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 7.436 ; 7.406 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 7.456 ; 7.302 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 7.526 ; 7.356 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 7.778 ; 7.853 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 3.497 ; 3.533 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 3.519 ; 3.542 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 3.510 ; 3.536 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 3.497 ; 3.574 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 3.509 ; 3.533 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 3.599 ; 3.540 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 3.748 ; 3.800 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 3.700 ; 3.664 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 4.130 ; 4.154 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 4.130 ; 4.154 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 4.310 ; 4.349 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 4.283 ; 4.175 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 4.133 ; 4.169 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 4.226 ; 4.395 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 4.221 ; 4.393 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 4.262 ; 4.211 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 3.587 ; 3.627 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 3.587 ; 3.627 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 3.590 ; 3.665 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 3.651 ; 3.691 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 3.744 ; 3.793 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 3.630 ; 3.670 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 3.726 ; 3.771 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 3.694 ; 3.649 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 3.970 ; 3.978 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 4.066 ; 4.078 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 3.976 ; 4.012 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 4.050 ; 4.067 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 3.970 ; 3.978 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 3.992 ; 4.000 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 4.009 ; 4.014 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 4.216 ; 4.185 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_hi[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_hi[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_hi[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 183406   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 183406   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 188   ; 188  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 112   ; 112  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Dec 10 23:13:15 2014
Info: Command: quartus_sta small8lab -c small8lab
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'small8lab.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.855
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.855            -930.483 clk 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -181.522 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.078
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.078            -823.701 clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -181.522 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.896
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.896            -448.954 clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -188.887 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 476 megabytes
    Info: Processing ended: Wed Dec 10 23:13:21 2014
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


