TimeQuest Timing Analyzer report for Practica5
Wed Apr 14 22:31:46 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Practica5                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                          ;
+-----------+-----------------+------------+-------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                  ;
+-----------+-----------------+------------+-------------------------------------------------------+
; 325.1 MHz ; 195.01 MHz      ; clk        ; limit due to high minimum pulse width violation (tch) ;
+-----------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.076 ; -66.432       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.786 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.064 ; -959.327              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.076 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                              ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.786 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg4 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; addr[*]      ; clk        ; 6.630 ; 6.630 ; Rise       ; clk             ;
;  addr[0]     ; clk        ; 6.630 ; 6.630 ; Rise       ; clk             ;
;  addr[1]     ; clk        ; 6.059 ; 6.059 ; Rise       ; clk             ;
;  addr[2]     ; clk        ; 4.701 ; 4.701 ; Rise       ; clk             ;
;  addr[3]     ; clk        ; 4.306 ; 4.306 ; Rise       ; clk             ;
;  addr[4]     ; clk        ; 4.710 ; 4.710 ; Rise       ; clk             ;
;  addr[5]     ; clk        ; 4.372 ; 4.372 ; Rise       ; clk             ;
;  addr[6]     ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
;  addr[7]     ; clk        ; 4.768 ; 4.768 ; Rise       ; clk             ;
;  addr[8]     ; clk        ; 4.683 ; 4.683 ; Rise       ; clk             ;
;  addr[9]     ; clk        ; 3.950 ; 3.950 ; Rise       ; clk             ;
;  addr[10]    ; clk        ; 4.751 ; 4.751 ; Rise       ; clk             ;
;  addr[11]    ; clk        ; 3.954 ; 3.954 ; Rise       ; clk             ;
; din[*]       ; clk        ; 7.346 ; 7.346 ; Rise       ; clk             ;
;  din[0]      ; clk        ; 6.314 ; 6.314 ; Rise       ; clk             ;
;  din[1]      ; clk        ; 6.519 ; 6.519 ; Rise       ; clk             ;
;  din[2]      ; clk        ; 6.592 ; 6.592 ; Rise       ; clk             ;
;  din[3]      ; clk        ; 6.283 ; 6.283 ; Rise       ; clk             ;
;  din[4]      ; clk        ; 6.010 ; 6.010 ; Rise       ; clk             ;
;  din[5]      ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  din[6]      ; clk        ; 6.585 ; 6.585 ; Rise       ; clk             ;
;  din[7]      ; clk        ; 7.346 ; 7.346 ; Rise       ; clk             ;
;  din[8]      ; clk        ; 6.035 ; 6.035 ; Rise       ; clk             ;
;  din[9]      ; clk        ; 5.724 ; 5.724 ; Rise       ; clk             ;
;  din[10]     ; clk        ; 5.164 ; 5.164 ; Rise       ; clk             ;
;  din[11]     ; clk        ; 4.638 ; 4.638 ; Rise       ; clk             ;
;  din[12]     ; clk        ; 5.160 ; 5.160 ; Rise       ; clk             ;
;  din[13]     ; clk        ; 5.226 ; 5.226 ; Rise       ; clk             ;
;  din[14]     ; clk        ; 5.592 ; 5.592 ; Rise       ; clk             ;
;  din[15]     ; clk        ; 5.819 ; 5.819 ; Rise       ; clk             ;
;  din[16]     ; clk        ; 5.665 ; 5.665 ; Rise       ; clk             ;
;  din[17]     ; clk        ; 5.146 ; 5.146 ; Rise       ; clk             ;
;  din[18]     ; clk        ; 5.447 ; 5.447 ; Rise       ; clk             ;
;  din[19]     ; clk        ; 5.564 ; 5.564 ; Rise       ; clk             ;
;  din[20]     ; clk        ; 5.412 ; 5.412 ; Rise       ; clk             ;
;  din[21]     ; clk        ; 5.365 ; 5.365 ; Rise       ; clk             ;
;  din[22]     ; clk        ; 5.377 ; 5.377 ; Rise       ; clk             ;
;  din[23]     ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
;  din[24]     ; clk        ; 5.688 ; 5.688 ; Rise       ; clk             ;
;  din[25]     ; clk        ; 6.424 ; 6.424 ; Rise       ; clk             ;
;  din[26]     ; clk        ; 6.241 ; 6.241 ; Rise       ; clk             ;
;  din[27]     ; clk        ; 6.302 ; 6.302 ; Rise       ; clk             ;
;  din[28]     ; clk        ; 5.951 ; 5.951 ; Rise       ; clk             ;
;  din[29]     ; clk        ; 6.212 ; 6.212 ; Rise       ; clk             ;
;  din[30]     ; clk        ; 6.587 ; 6.587 ; Rise       ; clk             ;
;  din[31]     ; clk        ; 6.612 ; 6.612 ; Rise       ; clk             ;
; tipo_acc[*]  ; clk        ; 6.576 ; 6.576 ; Rise       ; clk             ;
;  tipo_acc[0] ; clk        ; 6.326 ; 6.326 ; Rise       ; clk             ;
;  tipo_acc[1] ; clk        ; 6.576 ; 6.576 ; Rise       ; clk             ;
; we_ram       ; clk        ; 6.146 ; 6.146 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; addr[*]      ; clk        ; -3.160 ; -3.160 ; Rise       ; clk             ;
;  addr[0]     ; clk        ; -5.625 ; -5.625 ; Rise       ; clk             ;
;  addr[1]     ; clk        ; -4.996 ; -4.996 ; Rise       ; clk             ;
;  addr[2]     ; clk        ; -3.618 ; -3.618 ; Rise       ; clk             ;
;  addr[3]     ; clk        ; -3.168 ; -3.168 ; Rise       ; clk             ;
;  addr[4]     ; clk        ; -3.587 ; -3.587 ; Rise       ; clk             ;
;  addr[5]     ; clk        ; -3.508 ; -3.508 ; Rise       ; clk             ;
;  addr[6]     ; clk        ; -3.820 ; -3.820 ; Rise       ; clk             ;
;  addr[7]     ; clk        ; -3.725 ; -3.725 ; Rise       ; clk             ;
;  addr[8]     ; clk        ; -3.635 ; -3.635 ; Rise       ; clk             ;
;  addr[9]     ; clk        ; -3.171 ; -3.171 ; Rise       ; clk             ;
;  addr[10]    ; clk        ; -3.691 ; -3.691 ; Rise       ; clk             ;
;  addr[11]    ; clk        ; -3.160 ; -3.160 ; Rise       ; clk             ;
; din[*]       ; clk        ; -3.464 ; -3.464 ; Rise       ; clk             ;
;  din[0]      ; clk        ; -3.737 ; -3.737 ; Rise       ; clk             ;
;  din[1]      ; clk        ; -3.986 ; -3.986 ; Rise       ; clk             ;
;  din[2]      ; clk        ; -4.396 ; -4.396 ; Rise       ; clk             ;
;  din[3]      ; clk        ; -4.051 ; -4.051 ; Rise       ; clk             ;
;  din[4]      ; clk        ; -3.464 ; -3.464 ; Rise       ; clk             ;
;  din[5]      ; clk        ; -3.690 ; -3.690 ; Rise       ; clk             ;
;  din[6]      ; clk        ; -3.703 ; -3.703 ; Rise       ; clk             ;
;  din[7]      ; clk        ; -4.670 ; -4.670 ; Rise       ; clk             ;
;  din[8]      ; clk        ; -5.399 ; -5.399 ; Rise       ; clk             ;
;  din[9]      ; clk        ; -4.730 ; -4.730 ; Rise       ; clk             ;
;  din[10]     ; clk        ; -4.525 ; -4.525 ; Rise       ; clk             ;
;  din[11]     ; clk        ; -4.331 ; -4.331 ; Rise       ; clk             ;
;  din[12]     ; clk        ; -4.794 ; -4.794 ; Rise       ; clk             ;
;  din[13]     ; clk        ; -4.787 ; -4.787 ; Rise       ; clk             ;
;  din[14]     ; clk        ; -4.615 ; -4.615 ; Rise       ; clk             ;
;  din[15]     ; clk        ; -4.829 ; -4.829 ; Rise       ; clk             ;
;  din[16]     ; clk        ; -5.375 ; -5.375 ; Rise       ; clk             ;
;  din[17]     ; clk        ; -4.856 ; -4.856 ; Rise       ; clk             ;
;  din[18]     ; clk        ; -5.157 ; -5.157 ; Rise       ; clk             ;
;  din[19]     ; clk        ; -5.274 ; -5.274 ; Rise       ; clk             ;
;  din[20]     ; clk        ; -5.122 ; -5.122 ; Rise       ; clk             ;
;  din[21]     ; clk        ; -5.075 ; -5.075 ; Rise       ; clk             ;
;  din[22]     ; clk        ; -5.087 ; -5.087 ; Rise       ; clk             ;
;  din[23]     ; clk        ; -4.935 ; -4.935 ; Rise       ; clk             ;
;  din[24]     ; clk        ; -5.398 ; -5.398 ; Rise       ; clk             ;
;  din[25]     ; clk        ; -6.134 ; -6.134 ; Rise       ; clk             ;
;  din[26]     ; clk        ; -5.951 ; -5.951 ; Rise       ; clk             ;
;  din[27]     ; clk        ; -6.012 ; -6.012 ; Rise       ; clk             ;
;  din[28]     ; clk        ; -5.661 ; -5.661 ; Rise       ; clk             ;
;  din[29]     ; clk        ; -5.922 ; -5.922 ; Rise       ; clk             ;
;  din[30]     ; clk        ; -6.297 ; -6.297 ; Rise       ; clk             ;
;  din[31]     ; clk        ; -6.322 ; -6.322 ; Rise       ; clk             ;
; tipo_acc[*]  ; clk        ; -4.345 ; -4.345 ; Rise       ; clk             ;
;  tipo_acc[0] ; clk        ; -4.345 ; -4.345 ; Rise       ; clk             ;
;  tipo_acc[1] ; clk        ; -4.415 ; -4.415 ; Rise       ; clk             ;
; we_ram       ; clk        ; -5.149 ; -5.149 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dout[*]   ; clk        ; 16.062 ; 16.062 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 14.261 ; 14.261 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 13.933 ; 13.933 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 14.325 ; 14.325 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 13.780 ; 13.780 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 13.875 ; 13.875 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 15.064 ; 15.064 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 14.344 ; 14.344 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 13.961 ; 13.961 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 14.158 ; 14.158 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 15.230 ; 15.230 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 14.825 ; 14.825 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 15.137 ; 15.137 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 14.805 ; 14.805 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 15.462 ; 15.462 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 15.668 ; 15.668 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 15.410 ; 15.410 ; Rise       ; clk             ;
;  dout[16] ; clk        ; 15.775 ; 15.775 ; Rise       ; clk             ;
;  dout[17] ; clk        ; 14.875 ; 14.875 ; Rise       ; clk             ;
;  dout[18] ; clk        ; 16.062 ; 16.062 ; Rise       ; clk             ;
;  dout[19] ; clk        ; 15.501 ; 15.501 ; Rise       ; clk             ;
;  dout[20] ; clk        ; 15.203 ; 15.203 ; Rise       ; clk             ;
;  dout[21] ; clk        ; 16.025 ; 16.025 ; Rise       ; clk             ;
;  dout[22] ; clk        ; 15.806 ; 15.806 ; Rise       ; clk             ;
;  dout[23] ; clk        ; 14.234 ; 14.234 ; Rise       ; clk             ;
;  dout[24] ; clk        ; 14.186 ; 14.186 ; Rise       ; clk             ;
;  dout[25] ; clk        ; 15.011 ; 15.011 ; Rise       ; clk             ;
;  dout[26] ; clk        ; 15.782 ; 15.782 ; Rise       ; clk             ;
;  dout[27] ; clk        ; 15.140 ; 15.140 ; Rise       ; clk             ;
;  dout[28] ; clk        ; 15.234 ; 15.234 ; Rise       ; clk             ;
;  dout[29] ; clk        ; 15.888 ; 15.888 ; Rise       ; clk             ;
;  dout[30] ; clk        ; 15.077 ; 15.077 ; Rise       ; clk             ;
;  dout[31] ; clk        ; 14.533 ; 14.533 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dout[*]   ; clk        ; 11.613 ; 11.613 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 12.668 ; 12.668 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 12.514 ; 12.514 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 12.666 ; 12.666 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 11.940 ; 11.940 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 12.170 ; 12.170 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 12.968 ; 12.968 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 12.343 ; 12.343 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 12.415 ; 12.415 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 12.479 ; 12.479 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 12.310 ; 12.310 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 12.006 ; 12.006 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 11.958 ; 11.958 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 12.535 ; 12.535 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 12.411 ; 12.411 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 12.489 ; 12.489 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 13.560 ; 13.560 ; Rise       ; clk             ;
;  dout[16] ; clk        ; 11.780 ; 11.780 ; Rise       ; clk             ;
;  dout[17] ; clk        ; 11.948 ; 11.948 ; Rise       ; clk             ;
;  dout[18] ; clk        ; 11.930 ; 11.930 ; Rise       ; clk             ;
;  dout[19] ; clk        ; 12.310 ; 12.310 ; Rise       ; clk             ;
;  dout[20] ; clk        ; 12.557 ; 12.557 ; Rise       ; clk             ;
;  dout[21] ; clk        ; 12.226 ; 12.226 ; Rise       ; clk             ;
;  dout[22] ; clk        ; 12.556 ; 12.556 ; Rise       ; clk             ;
;  dout[23] ; clk        ; 11.613 ; 11.613 ; Rise       ; clk             ;
;  dout[24] ; clk        ; 11.929 ; 11.929 ; Rise       ; clk             ;
;  dout[25] ; clk        ; 12.353 ; 12.353 ; Rise       ; clk             ;
;  dout[26] ; clk        ; 12.580 ; 12.580 ; Rise       ; clk             ;
;  dout[27] ; clk        ; 11.803 ; 11.803 ; Rise       ; clk             ;
;  dout[28] ; clk        ; 12.339 ; 12.339 ; Rise       ; clk             ;
;  dout[29] ; clk        ; 12.358 ; 12.358 ; Rise       ; clk             ;
;  dout[30] ; clk        ; 12.154 ; 12.154 ; Rise       ; clk             ;
;  dout[31] ; clk        ; 12.255 ; 12.255 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; addr[0]     ; dout[0]     ; 14.127 ; 13.897 ; 13.897 ; 14.127 ;
; addr[0]     ; dout[1]     ; 13.928 ; 13.420 ; 13.420 ; 13.928 ;
; addr[0]     ; dout[2]     ; 14.071 ; 13.681 ; 13.681 ; 14.071 ;
; addr[0]     ; dout[3]     ; 13.488 ; 13.488 ; 13.488 ; 13.488 ;
; addr[0]     ; dout[4]     ; 13.612 ; 13.102 ; 13.102 ; 13.612 ;
; addr[0]     ; dout[5]     ; 14.179 ; 14.179 ; 14.179 ; 14.179 ;
; addr[0]     ; dout[6]     ; 13.416 ; 13.328 ; 13.328 ; 13.416 ;
; addr[0]     ; dout[7]     ; 12.196 ; 12.309 ; 12.309 ; 12.196 ;
; addr[0]     ; dout[8]     ; 12.418 ; 12.506 ; 12.506 ; 12.418 ;
; addr[0]     ; dout[9]     ; 13.490 ; 13.578 ; 13.578 ; 13.490 ;
; addr[0]     ; dout[10]    ; 13.085 ; 13.173 ; 13.173 ; 13.085 ;
; addr[0]     ; dout[11]    ; 13.397 ; 13.485 ; 13.485 ; 13.397 ;
; addr[0]     ; dout[12]    ; 13.065 ; 13.153 ; 13.153 ; 13.065 ;
; addr[0]     ; dout[13]    ; 13.722 ; 13.810 ; 13.810 ; 13.722 ;
; addr[0]     ; dout[14]    ; 13.928 ; 14.016 ; 14.016 ; 13.928 ;
; addr[0]     ; dout[15]    ; 13.670 ; 13.758 ; 13.758 ; 13.670 ;
; addr[0]     ; dout[16]    ; 14.035 ; 14.123 ; 14.123 ; 14.035 ;
; addr[0]     ; dout[17]    ; 13.135 ; 13.223 ; 13.223 ; 13.135 ;
; addr[0]     ; dout[18]    ; 14.322 ; 14.410 ; 14.410 ; 14.322 ;
; addr[0]     ; dout[19]    ; 13.761 ; 13.849 ; 13.849 ; 13.761 ;
; addr[0]     ; dout[20]    ; 13.463 ; 13.551 ; 13.551 ; 13.463 ;
; addr[0]     ; dout[21]    ; 14.285 ; 14.373 ; 14.373 ; 14.285 ;
; addr[0]     ; dout[22]    ; 14.066 ; 14.154 ; 14.154 ; 14.066 ;
; addr[0]     ; dout[23]    ; 12.494 ; 12.582 ; 12.582 ; 12.494 ;
; addr[0]     ; dout[24]    ; 12.446 ; 12.534 ; 12.534 ; 12.446 ;
; addr[0]     ; dout[25]    ; 13.271 ; 13.359 ; 13.359 ; 13.271 ;
; addr[0]     ; dout[26]    ; 14.042 ; 14.130 ; 14.130 ; 14.042 ;
; addr[0]     ; dout[27]    ; 13.400 ; 13.488 ; 13.488 ; 13.400 ;
; addr[0]     ; dout[28]    ; 13.494 ; 13.582 ; 13.582 ; 13.494 ;
; addr[0]     ; dout[29]    ; 14.148 ; 14.236 ; 14.236 ; 14.148 ;
; addr[0]     ; dout[30]    ; 13.337 ; 13.425 ; 13.425 ; 13.337 ;
; addr[0]     ; dout[31]    ; 12.793 ; 12.881 ; 12.881 ; 12.793 ;
; addr[1]     ; dout[0]     ; 13.536 ; 12.784 ; 12.784 ; 13.536 ;
; addr[1]     ; dout[1]     ; 13.337 ; 12.627 ; 12.627 ; 13.337 ;
; addr[1]     ; dout[2]     ; 13.480 ; 12.470 ; 12.470 ; 13.480 ;
; addr[1]     ; dout[3]     ; 12.710 ; 12.233 ; 12.233 ; 12.710 ;
; addr[1]     ; dout[4]     ; 13.021 ; 12.311 ; 12.311 ; 13.021 ;
; addr[1]     ; dout[5]     ; 13.518 ; 13.518 ; 13.518 ; 13.518 ;
; addr[1]     ; dout[6]     ; 12.825 ; 12.790 ; 12.790 ; 12.825 ;
; addr[1]     ; dout[7]     ; 12.104 ; 12.104 ; 12.104 ; 12.104 ;
; addr[1]     ; dout[8]     ; 12.301 ; 12.301 ; 12.301 ; 12.301 ;
; addr[1]     ; dout[9]     ; 13.373 ; 13.373 ; 13.373 ; 13.373 ;
; addr[1]     ; dout[10]    ; 12.968 ; 12.968 ; 12.968 ; 12.968 ;
; addr[1]     ; dout[11]    ; 13.280 ; 13.280 ; 13.280 ; 13.280 ;
; addr[1]     ; dout[12]    ; 12.948 ; 12.948 ; 12.948 ; 12.948 ;
; addr[1]     ; dout[13]    ; 13.605 ; 13.605 ; 13.605 ; 13.605 ;
; addr[1]     ; dout[14]    ; 13.811 ; 13.811 ; 13.811 ; 13.811 ;
; addr[1]     ; dout[15]    ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; addr[1]     ; dout[16]    ; 13.918 ; 13.918 ; 13.918 ; 13.918 ;
; addr[1]     ; dout[17]    ; 13.018 ; 13.018 ; 13.018 ; 13.018 ;
; addr[1]     ; dout[18]    ; 14.205 ; 14.205 ; 14.205 ; 14.205 ;
; addr[1]     ; dout[19]    ; 13.644 ; 13.644 ; 13.644 ; 13.644 ;
; addr[1]     ; dout[20]    ; 13.346 ; 13.346 ; 13.346 ; 13.346 ;
; addr[1]     ; dout[21]    ; 14.168 ; 14.168 ; 14.168 ; 14.168 ;
; addr[1]     ; dout[22]    ; 13.949 ; 13.949 ; 13.949 ; 13.949 ;
; addr[1]     ; dout[23]    ; 12.377 ; 12.377 ; 12.377 ; 12.377 ;
; addr[1]     ; dout[24]    ; 12.329 ; 12.329 ; 12.329 ; 12.329 ;
; addr[1]     ; dout[25]    ; 13.154 ; 13.154 ; 13.154 ; 13.154 ;
; addr[1]     ; dout[26]    ; 13.925 ; 13.925 ; 13.925 ; 13.925 ;
; addr[1]     ; dout[27]    ; 13.283 ; 13.283 ; 13.283 ; 13.283 ;
; addr[1]     ; dout[28]    ; 13.377 ; 13.377 ; 13.377 ; 13.377 ;
; addr[1]     ; dout[29]    ; 14.031 ; 14.031 ; 14.031 ; 14.031 ;
; addr[1]     ; dout[30]    ; 13.220 ; 13.220 ; 13.220 ; 13.220 ;
; addr[1]     ; dout[31]    ; 12.676 ; 12.676 ; 12.676 ; 12.676 ;
; l_u         ; dout[8]     ; 11.442 ;        ;        ; 11.442 ;
; l_u         ; dout[9]     ; 12.514 ;        ;        ; 12.514 ;
; l_u         ; dout[10]    ; 12.109 ;        ;        ; 12.109 ;
; l_u         ; dout[11]    ; 12.421 ;        ;        ; 12.421 ;
; l_u         ; dout[12]    ; 12.089 ;        ;        ; 12.089 ;
; l_u         ; dout[13]    ; 12.746 ;        ;        ; 12.746 ;
; l_u         ; dout[14]    ; 12.952 ;        ;        ; 12.952 ;
; l_u         ; dout[15]    ; 12.694 ;        ;        ; 12.694 ;
; l_u         ; dout[16]    ; 13.059 ;        ;        ; 13.059 ;
; l_u         ; dout[17]    ; 12.159 ;        ;        ; 12.159 ;
; l_u         ; dout[18]    ; 13.346 ;        ;        ; 13.346 ;
; l_u         ; dout[19]    ; 12.785 ;        ;        ; 12.785 ;
; l_u         ; dout[20]    ; 12.487 ;        ;        ; 12.487 ;
; l_u         ; dout[21]    ; 13.309 ;        ;        ; 13.309 ;
; l_u         ; dout[22]    ; 13.090 ;        ;        ; 13.090 ;
; l_u         ; dout[23]    ; 11.518 ;        ;        ; 11.518 ;
; l_u         ; dout[24]    ; 11.470 ;        ;        ; 11.470 ;
; l_u         ; dout[25]    ; 12.337 ;        ;        ; 12.337 ;
; l_u         ; dout[26]    ; 13.066 ;        ;        ; 13.066 ;
; l_u         ; dout[27]    ; 12.424 ;        ;        ; 12.424 ;
; l_u         ; dout[28]    ; 12.518 ;        ;        ; 12.518 ;
; l_u         ; dout[29]    ; 13.172 ;        ;        ; 13.172 ;
; l_u         ; dout[30]    ; 12.370 ;        ;        ; 12.370 ;
; l_u         ; dout[31]    ; 11.817 ;        ;        ; 11.817 ;
; tipo_acc[0] ; dout[0]     ; 13.912 ; 13.912 ; 13.912 ; 13.912 ;
; tipo_acc[0] ; dout[1]     ; 13.435 ; 13.557 ; 13.557 ; 13.435 ;
; tipo_acc[0] ; dout[2]     ; 13.696 ; 13.700 ; 13.700 ; 13.696 ;
; tipo_acc[0] ; dout[3]     ; 13.503 ; 13.503 ; 13.503 ; 13.503 ;
; tipo_acc[0] ; dout[4]     ; 13.117 ; 13.241 ; 13.241 ; 13.117 ;
; tipo_acc[0] ; dout[5]     ; 14.194 ; 14.194 ; 14.194 ; 14.194 ;
; tipo_acc[0] ; dout[6]     ; 13.343 ; 13.343 ; 13.343 ; 13.343 ;
; tipo_acc[0] ; dout[7]     ; 11.799 ; 11.209 ; 11.209 ; 11.799 ;
; tipo_acc[0] ; dout[8]     ; 12.109 ; 12.931 ; 12.931 ; 12.109 ;
; tipo_acc[0] ; dout[9]     ; 12.749 ; 14.003 ; 14.003 ; 12.749 ;
; tipo_acc[0] ; dout[10]    ; 12.345 ; 13.598 ; 13.598 ; 12.345 ;
; tipo_acc[0] ; dout[11]    ; 12.425 ; 13.910 ; 13.910 ; 12.425 ;
; tipo_acc[0] ; dout[12]    ; 12.716 ; 13.578 ; 13.578 ; 12.716 ;
; tipo_acc[0] ; dout[13]    ; 12.555 ; 14.235 ; 14.235 ; 12.555 ;
; tipo_acc[0] ; dout[14]    ; 12.956 ; 14.441 ; 14.441 ; 12.956 ;
; tipo_acc[0] ; dout[15]    ; 12.025 ; 14.183 ; 14.183 ; 12.025 ;
; tipo_acc[0] ; dout[16]    ; 12.409 ; 14.548 ; 14.548 ; 12.409 ;
; tipo_acc[0] ; dout[17]    ; 12.078 ; 13.648 ; 13.648 ; 12.078 ;
; tipo_acc[0] ; dout[18]    ; 12.413 ; 14.835 ; 14.835 ; 12.413 ;
; tipo_acc[0] ; dout[19]    ; 12.431 ; 14.274 ; 14.274 ; 12.431 ;
; tipo_acc[0] ; dout[20]    ; 12.408 ; 13.976 ; 13.976 ; 12.408 ;
; tipo_acc[0] ; dout[21]    ; 12.377 ; 14.798 ; 14.798 ; 12.377 ;
; tipo_acc[0] ; dout[22]    ; 12.442 ; 14.579 ; 14.579 ; 12.442 ;
; tipo_acc[0] ; dout[23]    ; 11.536 ; 13.007 ; 13.007 ; 11.536 ;
; tipo_acc[0] ; dout[24]    ; 11.492 ; 12.959 ; 12.959 ; 11.492 ;
; tipo_acc[0] ; dout[25]    ; 12.364 ; 13.784 ; 13.784 ; 12.364 ;
; tipo_acc[0] ; dout[26]    ; 12.413 ; 14.555 ; 14.555 ; 12.413 ;
; tipo_acc[0] ; dout[27]    ; 12.071 ; 13.913 ; 13.913 ; 12.071 ;
; tipo_acc[0] ; dout[28]    ; 12.439 ; 14.007 ; 14.007 ; 12.439 ;
; tipo_acc[0] ; dout[29]    ; 12.820 ; 14.661 ; 14.661 ; 12.820 ;
; tipo_acc[0] ; dout[30]    ; 12.397 ; 13.850 ; 13.850 ; 12.397 ;
; tipo_acc[0] ; dout[31]    ; 11.833 ; 13.306 ; 13.306 ; 11.833 ;
; tipo_acc[1] ; dout[0]     ; 12.152 ; 13.304 ; 13.304 ; 12.152 ;
; tipo_acc[1] ; dout[1]     ; 12.158 ; 13.105 ; 13.105 ; 12.158 ;
; tipo_acc[1] ; dout[2]     ; 12.128 ; 13.248 ; 13.248 ; 12.128 ;
; tipo_acc[1] ; dout[3]     ; 11.666 ; 12.478 ; 12.478 ; 11.666 ;
; tipo_acc[1] ; dout[4]     ; 11.795 ; 12.789 ; 12.789 ; 11.795 ;
; tipo_acc[1] ; dout[5]     ; 12.437 ; 13.247 ; 13.247 ; 12.437 ;
; tipo_acc[1] ; dout[6]     ; 11.774 ; 12.593 ; 12.593 ; 11.774 ;
; tipo_acc[1] ; dout[7]     ; 11.248 ; 11.633 ; 11.633 ; 11.248 ;
; tipo_acc[1] ; dout[8]     ; 11.900 ; 12.749 ; 12.749 ; 11.900 ;
; tipo_acc[1] ; dout[9]     ; 12.540 ; 13.821 ; 13.821 ; 12.540 ;
; tipo_acc[1] ; dout[10]    ; 12.136 ; 13.416 ; 13.416 ; 12.136 ;
; tipo_acc[1] ; dout[11]    ; 12.216 ; 13.728 ; 13.728 ; 12.216 ;
; tipo_acc[1] ; dout[12]    ; 12.507 ; 13.396 ; 13.396 ; 12.507 ;
; tipo_acc[1] ; dout[13]    ; 12.346 ; 14.053 ; 14.053 ; 12.346 ;
; tipo_acc[1] ; dout[14]    ; 12.747 ; 14.259 ; 14.259 ; 12.747 ;
; tipo_acc[1] ; dout[15]    ; 12.537 ; 14.001 ; 14.001 ; 12.537 ;
; tipo_acc[1] ; dout[16]    ; 12.077 ; 14.366 ; 14.366 ; 12.077 ;
; tipo_acc[1] ; dout[17]    ; 10.718 ; 13.466 ; 13.466 ; 10.718 ;
; tipo_acc[1] ; dout[18]    ; 11.345 ; 14.653 ; 14.653 ; 11.345 ;
; tipo_acc[1] ; dout[19]    ; 11.309 ; 14.092 ; 14.092 ; 11.309 ;
; tipo_acc[1] ; dout[20]    ; 11.058 ; 13.794 ; 13.794 ; 11.058 ;
; tipo_acc[1] ; dout[21]    ; 11.313 ; 14.616 ; 14.616 ; 11.313 ;
; tipo_acc[1] ; dout[22]    ; 11.373 ; 14.397 ; 14.397 ; 11.373 ;
; tipo_acc[1] ; dout[23]    ; 10.791 ; 12.825 ; 12.825 ; 10.791 ;
; tipo_acc[1] ; dout[24]    ; 10.738 ; 12.777 ; 12.777 ; 10.738 ;
; tipo_acc[1] ; dout[25]    ; 11.605 ; 13.602 ; 13.602 ; 11.605 ;
; tipo_acc[1] ; dout[26]    ; 11.352 ; 14.373 ; 14.373 ; 11.352 ;
; tipo_acc[1] ; dout[27]    ; 10.817 ; 13.731 ; 13.731 ; 10.817 ;
; tipo_acc[1] ; dout[28]    ; 11.090 ; 13.825 ; 13.825 ; 11.090 ;
; tipo_acc[1] ; dout[29]    ; 11.699 ; 14.479 ; 14.479 ; 11.699 ;
; tipo_acc[1] ; dout[30]    ; 11.144 ; 13.668 ; 13.668 ; 11.144 ;
; tipo_acc[1] ; dout[31]    ; 11.091 ; 13.124 ; 13.124 ; 11.091 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; addr[0]     ; dout[0]     ; 13.897 ; 12.975 ; 12.975 ; 13.897 ;
; addr[0]     ; dout[1]     ; 13.420 ; 12.981 ; 12.981 ; 13.420 ;
; addr[0]     ; dout[2]     ; 13.681 ; 12.951 ; 12.951 ; 13.681 ;
; addr[0]     ; dout[3]     ; 13.301 ; 12.489 ; 12.489 ; 13.301 ;
; addr[0]     ; dout[4]     ; 13.102 ; 12.618 ; 12.618 ; 13.102 ;
; addr[0]     ; dout[5]     ; 14.070 ; 13.260 ; 13.260 ; 14.070 ;
; addr[0]     ; dout[6]     ; 13.328 ; 12.597 ; 12.597 ; 13.328 ;
; addr[0]     ; dout[7]     ; 12.196 ; 12.309 ; 12.309 ; 12.196 ;
; addr[0]     ; dout[8]     ; 12.418 ; 12.506 ; 12.506 ; 12.418 ;
; addr[0]     ; dout[9]     ; 13.490 ; 13.578 ; 13.578 ; 13.490 ;
; addr[0]     ; dout[10]    ; 13.085 ; 13.173 ; 13.173 ; 13.085 ;
; addr[0]     ; dout[11]    ; 13.397 ; 13.485 ; 13.485 ; 13.397 ;
; addr[0]     ; dout[12]    ; 13.065 ; 13.153 ; 13.153 ; 13.065 ;
; addr[0]     ; dout[13]    ; 13.722 ; 13.810 ; 13.810 ; 13.722 ;
; addr[0]     ; dout[14]    ; 13.928 ; 14.016 ; 14.016 ; 13.928 ;
; addr[0]     ; dout[15]    ; 13.670 ; 13.758 ; 13.758 ; 13.670 ;
; addr[0]     ; dout[16]    ; 14.035 ; 14.123 ; 14.123 ; 14.035 ;
; addr[0]     ; dout[17]    ; 13.135 ; 13.223 ; 13.223 ; 13.135 ;
; addr[0]     ; dout[18]    ; 14.322 ; 14.410 ; 14.410 ; 14.322 ;
; addr[0]     ; dout[19]    ; 13.761 ; 13.849 ; 13.849 ; 13.761 ;
; addr[0]     ; dout[20]    ; 13.463 ; 13.551 ; 13.551 ; 13.463 ;
; addr[0]     ; dout[21]    ; 14.285 ; 14.373 ; 14.373 ; 14.285 ;
; addr[0]     ; dout[22]    ; 14.066 ; 14.154 ; 14.154 ; 14.066 ;
; addr[0]     ; dout[23]    ; 12.494 ; 12.582 ; 12.582 ; 12.494 ;
; addr[0]     ; dout[24]    ; 12.446 ; 12.534 ; 12.534 ; 12.446 ;
; addr[0]     ; dout[25]    ; 13.271 ; 13.359 ; 13.359 ; 13.271 ;
; addr[0]     ; dout[26]    ; 14.042 ; 14.130 ; 14.130 ; 14.042 ;
; addr[0]     ; dout[27]    ; 13.400 ; 13.488 ; 13.488 ; 13.400 ;
; addr[0]     ; dout[28]    ; 13.494 ; 13.582 ; 13.582 ; 13.494 ;
; addr[0]     ; dout[29]    ; 14.148 ; 14.236 ; 14.236 ; 14.148 ;
; addr[0]     ; dout[30]    ; 13.337 ; 13.425 ; 13.425 ; 13.337 ;
; addr[0]     ; dout[31]    ; 12.793 ; 12.881 ; 12.881 ; 12.793 ;
; addr[1]     ; dout[0]     ; 12.784 ; 12.384 ; 12.384 ; 12.784 ;
; addr[1]     ; dout[1]     ; 12.627 ; 12.390 ; 12.390 ; 12.627 ;
; addr[1]     ; dout[2]     ; 12.470 ; 12.360 ; 12.360 ; 12.470 ;
; addr[1]     ; dout[3]     ; 12.233 ; 11.898 ; 11.898 ; 12.233 ;
; addr[1]     ; dout[4]     ; 12.311 ; 12.027 ; 12.027 ; 12.311 ;
; addr[1]     ; dout[5]     ; 13.479 ; 12.669 ; 12.669 ; 13.479 ;
; addr[1]     ; dout[6]     ; 12.790 ; 12.006 ; 12.006 ; 12.790 ;
; addr[1]     ; dout[7]     ; 11.908 ; 11.542 ; 11.542 ; 11.908 ;
; addr[1]     ; dout[8]     ; 11.967 ; 12.130 ; 12.130 ; 11.967 ;
; addr[1]     ; dout[9]     ; 11.821 ; 12.834 ; 12.834 ; 11.821 ;
; addr[1]     ; dout[10]    ; 11.522 ; 12.430 ; 12.430 ; 11.522 ;
; addr[1]     ; dout[11]    ; 11.650 ; 12.510 ; 12.510 ; 11.650 ;
; addr[1]     ; dout[12]    ; 11.888 ; 12.777 ; 12.777 ; 11.888 ;
; addr[1]     ; dout[13]    ; 11.712 ; 12.640 ; 12.640 ; 11.712 ;
; addr[1]     ; dout[14]    ; 11.906 ; 13.041 ; 13.041 ; 11.906 ;
; addr[1]     ; dout[15]    ; 12.733 ; 12.733 ; 12.733 ; 12.733 ;
; addr[1]     ; dout[16]    ; 13.119 ; 13.119 ; 13.119 ; 13.119 ;
; addr[1]     ; dout[17]    ; 12.788 ; 12.788 ; 12.788 ; 12.788 ;
; addr[1]     ; dout[18]    ; 13.123 ; 13.123 ; 13.123 ; 13.123 ;
; addr[1]     ; dout[19]    ; 13.141 ; 13.141 ; 13.141 ; 13.141 ;
; addr[1]     ; dout[20]    ; 13.118 ; 13.118 ; 13.118 ; 13.118 ;
; addr[1]     ; dout[21]    ; 13.087 ; 13.087 ; 13.087 ; 13.087 ;
; addr[1]     ; dout[22]    ; 13.152 ; 13.152 ; 13.152 ; 13.152 ;
; addr[1]     ; dout[23]    ; 12.206 ; 12.206 ; 12.206 ; 12.206 ;
; addr[1]     ; dout[24]    ; 12.158 ; 12.158 ; 12.158 ; 12.158 ;
; addr[1]     ; dout[25]    ; 12.983 ; 12.983 ; 12.983 ; 12.983 ;
; addr[1]     ; dout[26]    ; 13.123 ; 13.123 ; 13.123 ; 13.123 ;
; addr[1]     ; dout[27]    ; 12.781 ; 12.781 ; 12.781 ; 12.781 ;
; addr[1]     ; dout[28]    ; 13.149 ; 13.149 ; 13.149 ; 13.149 ;
; addr[1]     ; dout[29]    ; 13.530 ; 13.530 ; 13.530 ; 13.530 ;
; addr[1]     ; dout[30]    ; 13.049 ; 13.049 ; 13.049 ; 13.049 ;
; addr[1]     ; dout[31]    ; 12.505 ; 12.505 ; 12.505 ; 12.505 ;
; l_u         ; dout[8]     ; 11.442 ;        ;        ; 11.442 ;
; l_u         ; dout[9]     ; 12.514 ;        ;        ; 12.514 ;
; l_u         ; dout[10]    ; 12.109 ;        ;        ; 12.109 ;
; l_u         ; dout[11]    ; 12.421 ;        ;        ; 12.421 ;
; l_u         ; dout[12]    ; 12.089 ;        ;        ; 12.089 ;
; l_u         ; dout[13]    ; 12.746 ;        ;        ; 12.746 ;
; l_u         ; dout[14]    ; 12.952 ;        ;        ; 12.952 ;
; l_u         ; dout[15]    ; 12.694 ;        ;        ; 12.694 ;
; l_u         ; dout[16]    ; 12.382 ;        ;        ; 12.382 ;
; l_u         ; dout[17]    ; 12.051 ;        ;        ; 12.051 ;
; l_u         ; dout[18]    ; 12.386 ;        ;        ; 12.386 ;
; l_u         ; dout[19]    ; 12.404 ;        ;        ; 12.404 ;
; l_u         ; dout[20]    ; 12.381 ;        ;        ; 12.381 ;
; l_u         ; dout[21]    ; 12.350 ;        ;        ; 12.350 ;
; l_u         ; dout[22]    ; 12.415 ;        ;        ; 12.415 ;
; l_u         ; dout[23]    ; 11.509 ;        ;        ; 11.509 ;
; l_u         ; dout[24]    ; 11.465 ;        ;        ; 11.465 ;
; l_u         ; dout[25]    ; 12.295 ;        ;        ; 12.295 ;
; l_u         ; dout[26]    ; 12.386 ;        ;        ; 12.386 ;
; l_u         ; dout[27]    ; 12.044 ;        ;        ; 12.044 ;
; l_u         ; dout[28]    ; 12.412 ;        ;        ; 12.412 ;
; l_u         ; dout[29]    ; 12.793 ;        ;        ; 12.793 ;
; l_u         ; dout[30]    ; 12.361 ;        ;        ; 12.361 ;
; l_u         ; dout[31]    ; 11.806 ;        ;        ; 11.806 ;
; tipo_acc[0] ; dout[0]     ; 12.604 ; 13.756 ; 13.756 ; 12.604 ;
; tipo_acc[0] ; dout[1]     ; 12.610 ; 13.435 ; 13.435 ; 12.610 ;
; tipo_acc[0] ; dout[2]     ; 12.580 ; 13.696 ; 13.696 ; 12.580 ;
; tipo_acc[0] ; dout[3]     ; 12.118 ; 12.930 ; 12.930 ; 12.118 ;
; tipo_acc[0] ; dout[4]     ; 12.247 ; 13.117 ; 13.117 ; 12.247 ;
; tipo_acc[0] ; dout[5]     ; 12.889 ; 13.699 ; 13.699 ; 12.889 ;
; tipo_acc[0] ; dout[6]     ; 12.226 ; 13.045 ; 13.045 ; 12.226 ;
; tipo_acc[0] ; dout[7]     ; 11.457 ; 11.209 ; 11.209 ; 11.457 ;
; tipo_acc[0] ; dout[8]     ; 11.862 ; 12.931 ; 12.931 ; 11.862 ;
; tipo_acc[0] ; dout[9]     ; 11.573 ; 14.003 ; 14.003 ; 11.573 ;
; tipo_acc[0] ; dout[10]    ; 11.276 ; 13.598 ; 13.598 ; 11.276 ;
; tipo_acc[0] ; dout[11]    ; 11.063 ; 13.910 ; 13.910 ; 11.063 ;
; tipo_acc[0] ; dout[12]    ; 11.652 ; 13.578 ; 13.578 ; 11.652 ;
; tipo_acc[0] ; dout[13]    ; 11.398 ; 14.235 ; 14.235 ; 11.398 ;
; tipo_acc[0] ; dout[14]    ; 11.595 ; 14.441 ; 14.441 ; 11.595 ;
; tipo_acc[0] ; dout[15]    ; 12.025 ; 14.183 ; 14.183 ; 12.025 ;
; tipo_acc[0] ; dout[16]    ; 12.409 ; 14.548 ; 14.548 ; 12.409 ;
; tipo_acc[0] ; dout[17]    ; 12.078 ; 13.648 ; 13.648 ; 12.078 ;
; tipo_acc[0] ; dout[18]    ; 12.413 ; 14.835 ; 14.835 ; 12.413 ;
; tipo_acc[0] ; dout[19]    ; 12.431 ; 14.274 ; 14.274 ; 12.431 ;
; tipo_acc[0] ; dout[20]    ; 12.408 ; 13.976 ; 13.976 ; 12.408 ;
; tipo_acc[0] ; dout[21]    ; 12.377 ; 14.798 ; 14.798 ; 12.377 ;
; tipo_acc[0] ; dout[22]    ; 12.442 ; 14.579 ; 14.579 ; 12.442 ;
; tipo_acc[0] ; dout[23]    ; 11.536 ; 13.007 ; 13.007 ; 11.536 ;
; tipo_acc[0] ; dout[24]    ; 11.492 ; 12.959 ; 12.959 ; 11.492 ;
; tipo_acc[0] ; dout[25]    ; 12.364 ; 13.784 ; 13.784 ; 12.364 ;
; tipo_acc[0] ; dout[26]    ; 12.413 ; 14.555 ; 14.555 ; 12.413 ;
; tipo_acc[0] ; dout[27]    ; 12.071 ; 13.913 ; 13.913 ; 12.071 ;
; tipo_acc[0] ; dout[28]    ; 12.439 ; 14.007 ; 14.007 ; 12.439 ;
; tipo_acc[0] ; dout[29]    ; 12.820 ; 14.661 ; 14.661 ; 12.820 ;
; tipo_acc[0] ; dout[30]    ; 12.397 ; 13.850 ; 13.850 ; 12.397 ;
; tipo_acc[0] ; dout[31]    ; 11.833 ; 13.306 ; 13.306 ; 11.833 ;
; tipo_acc[1] ; dout[0]     ; 12.152 ; 13.304 ; 13.304 ; 12.152 ;
; tipo_acc[1] ; dout[1]     ; 12.158 ; 13.105 ; 13.105 ; 12.158 ;
; tipo_acc[1] ; dout[2]     ; 12.128 ; 13.248 ; 13.248 ; 12.128 ;
; tipo_acc[1] ; dout[3]     ; 11.666 ; 12.478 ; 12.478 ; 11.666 ;
; tipo_acc[1] ; dout[4]     ; 11.795 ; 12.789 ; 12.789 ; 11.795 ;
; tipo_acc[1] ; dout[5]     ; 12.437 ; 13.247 ; 13.247 ; 12.437 ;
; tipo_acc[1] ; dout[6]     ; 11.774 ; 12.593 ; 12.593 ; 11.774 ;
; tipo_acc[1] ; dout[7]     ; 11.248 ; 11.591 ; 11.591 ; 11.248 ;
; tipo_acc[1] ; dout[8]     ; 11.900 ; 11.639 ; 11.639 ; 11.900 ;
; tipo_acc[1] ; dout[9]     ; 12.540 ; 11.546 ; 11.546 ; 12.540 ;
; tipo_acc[1] ; dout[10]    ; 12.136 ; 11.247 ; 11.247 ; 12.136 ;
; tipo_acc[1] ; dout[11]    ; 12.216 ; 11.273 ; 11.273 ; 12.216 ;
; tipo_acc[1] ; dout[12]    ; 12.507 ; 11.606 ; 11.606 ; 12.507 ;
; tipo_acc[1] ; dout[13]    ; 12.346 ; 12.039 ; 12.039 ; 12.346 ;
; tipo_acc[1] ; dout[14]    ; 12.747 ; 11.802 ; 11.802 ; 12.747 ;
; tipo_acc[1] ; dout[15]    ; 12.537 ; 12.537 ; 12.537 ; 12.537 ;
; tipo_acc[1] ; dout[16]    ; 12.077 ; 12.844 ; 12.844 ; 12.077 ;
; tipo_acc[1] ; dout[17]    ; 10.718 ; 12.513 ; 12.513 ; 10.718 ;
; tipo_acc[1] ; dout[18]    ; 11.345 ; 12.848 ; 12.848 ; 11.345 ;
; tipo_acc[1] ; dout[19]    ; 11.309 ; 12.866 ; 12.866 ; 11.309 ;
; tipo_acc[1] ; dout[20]    ; 11.058 ; 12.843 ; 12.843 ; 11.058 ;
; tipo_acc[1] ; dout[21]    ; 11.313 ; 12.812 ; 12.812 ; 11.313 ;
; tipo_acc[1] ; dout[22]    ; 11.373 ; 12.877 ; 12.877 ; 11.373 ;
; tipo_acc[1] ; dout[23]    ; 10.791 ; 11.971 ; 11.971 ; 10.791 ;
; tipo_acc[1] ; dout[24]    ; 10.738 ; 11.927 ; 11.927 ; 10.738 ;
; tipo_acc[1] ; dout[25]    ; 11.605 ; 12.799 ; 12.799 ; 11.605 ;
; tipo_acc[1] ; dout[26]    ; 11.352 ; 12.848 ; 12.848 ; 11.352 ;
; tipo_acc[1] ; dout[27]    ; 10.817 ; 12.506 ; 12.506 ; 10.817 ;
; tipo_acc[1] ; dout[28]    ; 11.090 ; 12.874 ; 12.874 ; 11.090 ;
; tipo_acc[1] ; dout[29]    ; 11.699 ; 13.255 ; 13.255 ; 11.699 ;
; tipo_acc[1] ; dout[30]    ; 11.144 ; 12.832 ; 12.832 ; 11.144 ;
; tipo_acc[1] ; dout[31]    ; 11.091 ; 12.268 ; 12.268 ; 11.091 ;
+-------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.460 ; -46.720       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.321 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -756.308              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                              ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.321 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:RAM2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:RAM3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:RAM1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg9 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg9 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:RAM0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~portb_address_reg4 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; addr[*]      ; clk        ; 2.836 ; 2.836 ; Rise       ; clk             ;
;  addr[0]     ; clk        ; 2.836 ; 2.836 ; Rise       ; clk             ;
;  addr[1]     ; clk        ; 2.592 ; 2.592 ; Rise       ; clk             ;
;  addr[2]     ; clk        ; 2.090 ; 2.090 ; Rise       ; clk             ;
;  addr[3]     ; clk        ; 1.911 ; 1.911 ; Rise       ; clk             ;
;  addr[4]     ; clk        ; 2.094 ; 2.094 ; Rise       ; clk             ;
;  addr[5]     ; clk        ; 1.965 ; 1.965 ; Rise       ; clk             ;
;  addr[6]     ; clk        ; 1.881 ; 1.881 ; Rise       ; clk             ;
;  addr[7]     ; clk        ; 2.132 ; 2.132 ; Rise       ; clk             ;
;  addr[8]     ; clk        ; 2.077 ; 2.077 ; Rise       ; clk             ;
;  addr[9]     ; clk        ; 1.777 ; 1.777 ; Rise       ; clk             ;
;  addr[10]    ; clk        ; 2.125 ; 2.125 ; Rise       ; clk             ;
;  addr[11]    ; clk        ; 1.784 ; 1.784 ; Rise       ; clk             ;
; din[*]       ; clk        ; 3.062 ; 3.062 ; Rise       ; clk             ;
;  din[0]      ; clk        ; 2.589 ; 2.589 ; Rise       ; clk             ;
;  din[1]      ; clk        ; 2.692 ; 2.692 ; Rise       ; clk             ;
;  din[2]      ; clk        ; 2.734 ; 2.734 ; Rise       ; clk             ;
;  din[3]      ; clk        ; 2.581 ; 2.581 ; Rise       ; clk             ;
;  din[4]      ; clk        ; 2.455 ; 2.455 ; Rise       ; clk             ;
;  din[5]      ; clk        ; 2.628 ; 2.628 ; Rise       ; clk             ;
;  din[6]      ; clk        ; 2.706 ; 2.706 ; Rise       ; clk             ;
;  din[7]      ; clk        ; 3.062 ; 3.062 ; Rise       ; clk             ;
;  din[8]      ; clk        ; 2.545 ; 2.545 ; Rise       ; clk             ;
;  din[9]      ; clk        ; 2.406 ; 2.406 ; Rise       ; clk             ;
;  din[10]     ; clk        ; 2.151 ; 2.151 ; Rise       ; clk             ;
;  din[11]     ; clk        ; 1.962 ; 1.962 ; Rise       ; clk             ;
;  din[12]     ; clk        ; 2.144 ; 2.144 ; Rise       ; clk             ;
;  din[13]     ; clk        ; 2.206 ; 2.206 ; Rise       ; clk             ;
;  din[14]     ; clk        ; 2.342 ; 2.342 ; Rise       ; clk             ;
;  din[15]     ; clk        ; 2.431 ; 2.431 ; Rise       ; clk             ;
;  din[16]     ; clk        ; 2.400 ; 2.400 ; Rise       ; clk             ;
;  din[17]     ; clk        ; 2.166 ; 2.166 ; Rise       ; clk             ;
;  din[18]     ; clk        ; 2.286 ; 2.286 ; Rise       ; clk             ;
;  din[19]     ; clk        ; 2.330 ; 2.330 ; Rise       ; clk             ;
;  din[20]     ; clk        ; 2.284 ; 2.284 ; Rise       ; clk             ;
;  din[21]     ; clk        ; 2.322 ; 2.322 ; Rise       ; clk             ;
;  din[22]     ; clk        ; 2.334 ; 2.334 ; Rise       ; clk             ;
;  din[23]     ; clk        ; 2.197 ; 2.197 ; Rise       ; clk             ;
;  din[24]     ; clk        ; 2.346 ; 2.346 ; Rise       ; clk             ;
;  din[25]     ; clk        ; 2.638 ; 2.638 ; Rise       ; clk             ;
;  din[26]     ; clk        ; 2.543 ; 2.543 ; Rise       ; clk             ;
;  din[27]     ; clk        ; 2.615 ; 2.615 ; Rise       ; clk             ;
;  din[28]     ; clk        ; 2.453 ; 2.453 ; Rise       ; clk             ;
;  din[29]     ; clk        ; 2.529 ; 2.529 ; Rise       ; clk             ;
;  din[30]     ; clk        ; 2.698 ; 2.698 ; Rise       ; clk             ;
;  din[31]     ; clk        ; 2.738 ; 2.738 ; Rise       ; clk             ;
; tipo_acc[*]  ; clk        ; 2.787 ; 2.787 ; Rise       ; clk             ;
;  tipo_acc[0] ; clk        ; 2.676 ; 2.676 ; Rise       ; clk             ;
;  tipo_acc[1] ; clk        ; 2.787 ; 2.787 ; Rise       ; clk             ;
; we_ram       ; clk        ; 2.586 ; 2.586 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; addr[*]      ; clk        ; -1.405 ; -1.405 ; Rise       ; clk             ;
;  addr[0]     ; clk        ; -2.416 ; -2.416 ; Rise       ; clk             ;
;  addr[1]     ; clk        ; -2.167 ; -2.167 ; Rise       ; clk             ;
;  addr[2]     ; clk        ; -1.624 ; -1.624 ; Rise       ; clk             ;
;  addr[3]     ; clk        ; -1.408 ; -1.408 ; Rise       ; clk             ;
;  addr[4]     ; clk        ; -1.605 ; -1.605 ; Rise       ; clk             ;
;  addr[5]     ; clk        ; -1.551 ; -1.551 ; Rise       ; clk             ;
;  addr[6]     ; clk        ; -1.692 ; -1.692 ; Rise       ; clk             ;
;  addr[7]     ; clk        ; -1.696 ; -1.696 ; Rise       ; clk             ;
;  addr[8]     ; clk        ; -1.643 ; -1.643 ; Rise       ; clk             ;
;  addr[9]     ; clk        ; -1.412 ; -1.412 ; Rise       ; clk             ;
;  addr[10]    ; clk        ; -1.685 ; -1.685 ; Rise       ; clk             ;
;  addr[11]    ; clk        ; -1.405 ; -1.405 ; Rise       ; clk             ;
; din[*]       ; clk        ; -1.503 ; -1.503 ; Rise       ; clk             ;
;  din[0]      ; clk        ; -1.626 ; -1.626 ; Rise       ; clk             ;
;  din[1]      ; clk        ; -1.760 ; -1.760 ; Rise       ; clk             ;
;  din[2]      ; clk        ; -1.932 ; -1.932 ; Rise       ; clk             ;
;  din[3]      ; clk        ; -1.743 ; -1.743 ; Rise       ; clk             ;
;  din[4]      ; clk        ; -1.503 ; -1.503 ; Rise       ; clk             ;
;  din[5]      ; clk        ; -1.584 ; -1.584 ; Rise       ; clk             ;
;  din[6]      ; clk        ; -1.598 ; -1.598 ; Rise       ; clk             ;
;  din[7]      ; clk        ; -2.013 ; -2.013 ; Rise       ; clk             ;
;  din[8]      ; clk        ; -2.275 ; -2.275 ; Rise       ; clk             ;
;  din[9]      ; clk        ; -2.011 ; -2.011 ; Rise       ; clk             ;
;  din[10]     ; clk        ; -1.888 ; -1.888 ; Rise       ; clk             ;
;  din[11]     ; clk        ; -1.810 ; -1.810 ; Rise       ; clk             ;
;  din[12]     ; clk        ; -1.971 ; -1.971 ; Rise       ; clk             ;
;  din[13]     ; clk        ; -1.980 ; -1.980 ; Rise       ; clk             ;
;  din[14]     ; clk        ; -1.926 ; -1.926 ; Rise       ; clk             ;
;  din[15]     ; clk        ; -2.001 ; -2.001 ; Rise       ; clk             ;
;  din[16]     ; clk        ; -2.261 ; -2.261 ; Rise       ; clk             ;
;  din[17]     ; clk        ; -2.027 ; -2.027 ; Rise       ; clk             ;
;  din[18]     ; clk        ; -2.147 ; -2.147 ; Rise       ; clk             ;
;  din[19]     ; clk        ; -2.191 ; -2.191 ; Rise       ; clk             ;
;  din[20]     ; clk        ; -2.145 ; -2.145 ; Rise       ; clk             ;
;  din[21]     ; clk        ; -2.183 ; -2.183 ; Rise       ; clk             ;
;  din[22]     ; clk        ; -2.195 ; -2.195 ; Rise       ; clk             ;
;  din[23]     ; clk        ; -2.058 ; -2.058 ; Rise       ; clk             ;
;  din[24]     ; clk        ; -2.207 ; -2.207 ; Rise       ; clk             ;
;  din[25]     ; clk        ; -2.499 ; -2.499 ; Rise       ; clk             ;
;  din[26]     ; clk        ; -2.404 ; -2.404 ; Rise       ; clk             ;
;  din[27]     ; clk        ; -2.476 ; -2.476 ; Rise       ; clk             ;
;  din[28]     ; clk        ; -2.314 ; -2.314 ; Rise       ; clk             ;
;  din[29]     ; clk        ; -2.390 ; -2.390 ; Rise       ; clk             ;
;  din[30]     ; clk        ; -2.559 ; -2.559 ; Rise       ; clk             ;
;  din[31]     ; clk        ; -2.599 ; -2.599 ; Rise       ; clk             ;
; tipo_acc[*]  ; clk        ; -1.898 ; -1.898 ; Rise       ; clk             ;
;  tipo_acc[0] ; clk        ; -1.898 ; -1.898 ; Rise       ; clk             ;
;  tipo_acc[1] ; clk        ; -1.934 ; -1.934 ; Rise       ; clk             ;
; we_ram       ; clk        ; -2.170 ; -2.170 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dout[*]   ; clk        ; 7.793 ; 7.793 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 7.117 ; 7.117 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 6.955 ; 6.955 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 7.131 ; 7.131 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 6.912 ; 6.912 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 6.911 ; 6.911 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 7.416 ; 7.416 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 7.174 ; 7.174 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 7.012 ; 7.012 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 7.087 ; 7.087 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 7.489 ; 7.489 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 7.319 ; 7.319 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 7.452 ; 7.452 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 7.353 ; 7.353 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 7.564 ; 7.564 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 7.714 ; 7.714 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 7.571 ; 7.571 ; Rise       ; clk             ;
;  dout[16] ; clk        ; 7.720 ; 7.720 ; Rise       ; clk             ;
;  dout[17] ; clk        ; 7.349 ; 7.349 ; Rise       ; clk             ;
;  dout[18] ; clk        ; 7.793 ; 7.793 ; Rise       ; clk             ;
;  dout[19] ; clk        ; 7.590 ; 7.590 ; Rise       ; clk             ;
;  dout[20] ; clk        ; 7.483 ; 7.483 ; Rise       ; clk             ;
;  dout[21] ; clk        ; 7.769 ; 7.769 ; Rise       ; clk             ;
;  dout[22] ; clk        ; 7.734 ; 7.734 ; Rise       ; clk             ;
;  dout[23] ; clk        ; 7.121 ; 7.121 ; Rise       ; clk             ;
;  dout[24] ; clk        ; 7.093 ; 7.093 ; Rise       ; clk             ;
;  dout[25] ; clk        ; 7.491 ; 7.491 ; Rise       ; clk             ;
;  dout[26] ; clk        ; 7.723 ; 7.723 ; Rise       ; clk             ;
;  dout[27] ; clk        ; 7.457 ; 7.457 ; Rise       ; clk             ;
;  dout[28] ; clk        ; 7.496 ; 7.496 ; Rise       ; clk             ;
;  dout[29] ; clk        ; 7.752 ; 7.752 ; Rise       ; clk             ;
;  dout[30] ; clk        ; 7.439 ; 7.439 ; Rise       ; clk             ;
;  dout[31] ; clk        ; 7.225 ; 7.225 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dout[*]   ; clk        ; 6.143 ; 6.143 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 6.517 ; 6.517 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 6.476 ; 6.476 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 6.568 ; 6.568 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 6.278 ; 6.278 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 6.350 ; 6.350 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 6.677 ; 6.677 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 6.449 ; 6.449 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 6.430 ; 6.430 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 6.475 ; 6.475 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 6.406 ; 6.406 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 6.265 ; 6.265 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 6.283 ; 6.283 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 6.492 ; 6.492 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 6.451 ; 6.451 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 6.573 ; 6.573 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 6.851 ; 6.851 ; Rise       ; clk             ;
;  dout[16] ; clk        ; 6.207 ; 6.207 ; Rise       ; clk             ;
;  dout[17] ; clk        ; 6.264 ; 6.264 ; Rise       ; clk             ;
;  dout[18] ; clk        ; 6.254 ; 6.254 ; Rise       ; clk             ;
;  dout[19] ; clk        ; 6.413 ; 6.413 ; Rise       ; clk             ;
;  dout[20] ; clk        ; 6.500 ; 6.500 ; Rise       ; clk             ;
;  dout[21] ; clk        ; 6.350 ; 6.350 ; Rise       ; clk             ;
;  dout[22] ; clk        ; 6.488 ; 6.488 ; Rise       ; clk             ;
;  dout[23] ; clk        ; 6.143 ; 6.143 ; Rise       ; clk             ;
;  dout[24] ; clk        ; 6.267 ; 6.267 ; Rise       ; clk             ;
;  dout[25] ; clk        ; 6.487 ; 6.487 ; Rise       ; clk             ;
;  dout[26] ; clk        ; 6.518 ; 6.518 ; Rise       ; clk             ;
;  dout[27] ; clk        ; 6.223 ; 6.223 ; Rise       ; clk             ;
;  dout[28] ; clk        ; 6.424 ; 6.424 ; Rise       ; clk             ;
;  dout[29] ; clk        ; 6.445 ; 6.445 ; Rise       ; clk             ;
;  dout[30] ; clk        ; 6.321 ; 6.321 ; Rise       ; clk             ;
;  dout[31] ; clk        ; 6.379 ; 6.379 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; addr[0]     ; dout[0]     ; 6.758 ; 6.649 ; 6.649 ; 6.758 ;
; addr[0]     ; dout[1]     ; 6.641 ; 6.431 ; 6.431 ; 6.641 ;
; addr[0]     ; dout[2]     ; 6.736 ; 6.559 ; 6.559 ; 6.736 ;
; addr[0]     ; dout[3]     ; 6.458 ; 6.458 ; 6.458 ; 6.458 ;
; addr[0]     ; dout[4]     ; 6.501 ; 6.291 ; 6.291 ; 6.501 ;
; addr[0]     ; dout[5]     ; 6.737 ; 6.737 ; 6.737 ; 6.737 ;
; addr[0]     ; dout[6]     ; 6.470 ; 6.425 ; 6.425 ; 6.470 ;
; addr[0]     ; dout[7]     ; 5.968 ; 6.034 ; 6.034 ; 5.968 ;
; addr[0]     ; dout[8]     ; 6.043 ; 6.109 ; 6.109 ; 6.043 ;
; addr[0]     ; dout[9]     ; 6.445 ; 6.511 ; 6.511 ; 6.445 ;
; addr[0]     ; dout[10]    ; 6.275 ; 6.341 ; 6.341 ; 6.275 ;
; addr[0]     ; dout[11]    ; 6.408 ; 6.474 ; 6.474 ; 6.408 ;
; addr[0]     ; dout[12]    ; 6.309 ; 6.375 ; 6.375 ; 6.309 ;
; addr[0]     ; dout[13]    ; 6.520 ; 6.586 ; 6.586 ; 6.520 ;
; addr[0]     ; dout[14]    ; 6.670 ; 6.736 ; 6.736 ; 6.670 ;
; addr[0]     ; dout[15]    ; 6.527 ; 6.593 ; 6.593 ; 6.527 ;
; addr[0]     ; dout[16]    ; 6.676 ; 6.742 ; 6.742 ; 6.676 ;
; addr[0]     ; dout[17]    ; 6.305 ; 6.371 ; 6.371 ; 6.305 ;
; addr[0]     ; dout[18]    ; 6.749 ; 6.815 ; 6.815 ; 6.749 ;
; addr[0]     ; dout[19]    ; 6.546 ; 6.612 ; 6.612 ; 6.546 ;
; addr[0]     ; dout[20]    ; 6.439 ; 6.505 ; 6.505 ; 6.439 ;
; addr[0]     ; dout[21]    ; 6.725 ; 6.791 ; 6.791 ; 6.725 ;
; addr[0]     ; dout[22]    ; 6.690 ; 6.756 ; 6.756 ; 6.690 ;
; addr[0]     ; dout[23]    ; 6.077 ; 6.143 ; 6.143 ; 6.077 ;
; addr[0]     ; dout[24]    ; 6.049 ; 6.115 ; 6.115 ; 6.049 ;
; addr[0]     ; dout[25]    ; 6.447 ; 6.513 ; 6.513 ; 6.447 ;
; addr[0]     ; dout[26]    ; 6.679 ; 6.745 ; 6.745 ; 6.679 ;
; addr[0]     ; dout[27]    ; 6.413 ; 6.479 ; 6.479 ; 6.413 ;
; addr[0]     ; dout[28]    ; 6.452 ; 6.518 ; 6.518 ; 6.452 ;
; addr[0]     ; dout[29]    ; 6.708 ; 6.774 ; 6.774 ; 6.708 ;
; addr[0]     ; dout[30]    ; 6.395 ; 6.461 ; 6.461 ; 6.395 ;
; addr[0]     ; dout[31]    ; 6.181 ; 6.247 ; 6.247 ; 6.181 ;
; addr[1]     ; dout[0]     ; 6.510 ; 6.204 ; 6.204 ; 6.510 ;
; addr[1]     ; dout[1]     ; 6.393 ; 6.099 ; 6.099 ; 6.393 ;
; addr[1]     ; dout[2]     ; 6.488 ; 6.076 ; 6.076 ; 6.488 ;
; addr[1]     ; dout[3]     ; 6.151 ; 5.968 ; 5.968 ; 6.151 ;
; addr[1]     ; dout[4]     ; 6.253 ; 5.960 ; 5.960 ; 6.253 ;
; addr[1]     ; dout[5]     ; 6.466 ; 6.466 ; 6.466 ; 6.466 ;
; addr[1]     ; dout[6]     ; 6.222 ; 6.194 ; 6.194 ; 6.222 ;
; addr[1]     ; dout[7]     ; 5.956 ; 5.956 ; 5.956 ; 5.956 ;
; addr[1]     ; dout[8]     ; 6.031 ; 6.031 ; 6.031 ; 6.031 ;
; addr[1]     ; dout[9]     ; 6.433 ; 6.433 ; 6.433 ; 6.433 ;
; addr[1]     ; dout[10]    ; 6.263 ; 6.263 ; 6.263 ; 6.263 ;
; addr[1]     ; dout[11]    ; 6.396 ; 6.396 ; 6.396 ; 6.396 ;
; addr[1]     ; dout[12]    ; 6.297 ; 6.297 ; 6.297 ; 6.297 ;
; addr[1]     ; dout[13]    ; 6.508 ; 6.508 ; 6.508 ; 6.508 ;
; addr[1]     ; dout[14]    ; 6.658 ; 6.658 ; 6.658 ; 6.658 ;
; addr[1]     ; dout[15]    ; 6.515 ; 6.515 ; 6.515 ; 6.515 ;
; addr[1]     ; dout[16]    ; 6.664 ; 6.664 ; 6.664 ; 6.664 ;
; addr[1]     ; dout[17]    ; 6.293 ; 6.293 ; 6.293 ; 6.293 ;
; addr[1]     ; dout[18]    ; 6.737 ; 6.737 ; 6.737 ; 6.737 ;
; addr[1]     ; dout[19]    ; 6.534 ; 6.534 ; 6.534 ; 6.534 ;
; addr[1]     ; dout[20]    ; 6.427 ; 6.427 ; 6.427 ; 6.427 ;
; addr[1]     ; dout[21]    ; 6.713 ; 6.713 ; 6.713 ; 6.713 ;
; addr[1]     ; dout[22]    ; 6.678 ; 6.678 ; 6.678 ; 6.678 ;
; addr[1]     ; dout[23]    ; 6.065 ; 6.065 ; 6.065 ; 6.065 ;
; addr[1]     ; dout[24]    ; 6.037 ; 6.037 ; 6.037 ; 6.037 ;
; addr[1]     ; dout[25]    ; 6.435 ; 6.435 ; 6.435 ; 6.435 ;
; addr[1]     ; dout[26]    ; 6.667 ; 6.667 ; 6.667 ; 6.667 ;
; addr[1]     ; dout[27]    ; 6.401 ; 6.401 ; 6.401 ; 6.401 ;
; addr[1]     ; dout[28]    ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; addr[1]     ; dout[29]    ; 6.696 ; 6.696 ; 6.696 ; 6.696 ;
; addr[1]     ; dout[30]    ; 6.383 ; 6.383 ; 6.383 ; 6.383 ;
; addr[1]     ; dout[31]    ; 6.169 ; 6.169 ; 6.169 ; 6.169 ;
; l_u         ; dout[8]     ; 5.636 ;       ;       ; 5.636 ;
; l_u         ; dout[9]     ; 6.038 ;       ;       ; 6.038 ;
; l_u         ; dout[10]    ; 5.868 ;       ;       ; 5.868 ;
; l_u         ; dout[11]    ; 6.001 ;       ;       ; 6.001 ;
; l_u         ; dout[12]    ; 5.902 ;       ;       ; 5.902 ;
; l_u         ; dout[13]    ; 6.113 ;       ;       ; 6.113 ;
; l_u         ; dout[14]    ; 6.263 ;       ;       ; 6.263 ;
; l_u         ; dout[15]    ; 6.120 ;       ;       ; 6.120 ;
; l_u         ; dout[16]    ; 6.269 ;       ;       ; 6.269 ;
; l_u         ; dout[17]    ; 5.898 ;       ;       ; 5.898 ;
; l_u         ; dout[18]    ; 6.342 ;       ;       ; 6.342 ;
; l_u         ; dout[19]    ; 6.139 ;       ;       ; 6.139 ;
; l_u         ; dout[20]    ; 6.032 ;       ;       ; 6.032 ;
; l_u         ; dout[21]    ; 6.318 ;       ;       ; 6.318 ;
; l_u         ; dout[22]    ; 6.283 ;       ;       ; 6.283 ;
; l_u         ; dout[23]    ; 5.670 ;       ;       ; 5.670 ;
; l_u         ; dout[24]    ; 5.643 ;       ;       ; 5.643 ;
; l_u         ; dout[25]    ; 6.068 ;       ;       ; 6.068 ;
; l_u         ; dout[26]    ; 6.272 ;       ;       ; 6.272 ;
; l_u         ; dout[27]    ; 6.006 ;       ;       ; 6.006 ;
; l_u         ; dout[28]    ; 6.045 ;       ;       ; 6.045 ;
; l_u         ; dout[29]    ; 6.301 ;       ;       ; 6.301 ;
; l_u         ; dout[30]    ; 5.988 ;       ;       ; 5.988 ;
; l_u         ; dout[31]    ; 5.774 ;       ;       ; 5.774 ;
; tipo_acc[0] ; dout[0]     ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; tipo_acc[0] ; dout[1]     ; 6.403 ; 6.479 ; 6.479 ; 6.403 ;
; tipo_acc[0] ; dout[2]     ; 6.531 ; 6.574 ; 6.574 ; 6.531 ;
; tipo_acc[0] ; dout[3]     ; 6.430 ; 6.430 ; 6.430 ; 6.430 ;
; tipo_acc[0] ; dout[4]     ; 6.263 ; 6.339 ; 6.339 ; 6.263 ;
; tipo_acc[0] ; dout[5]     ; 6.709 ; 6.709 ; 6.709 ; 6.709 ;
; tipo_acc[0] ; dout[6]     ; 6.397 ; 6.397 ; 6.397 ; 6.397 ;
; tipo_acc[0] ; dout[7]     ; 5.814 ; 5.625 ; 5.625 ; 5.814 ;
; tipo_acc[0] ; dout[8]     ; 5.929 ; 6.249 ; 6.249 ; 5.929 ;
; tipo_acc[0] ; dout[9]     ; 6.201 ; 6.651 ; 6.651 ; 6.201 ;
; tipo_acc[0] ; dout[10]    ; 6.031 ; 6.481 ; 6.481 ; 6.031 ;
; tipo_acc[0] ; dout[11]    ; 6.065 ; 6.614 ; 6.614 ; 6.065 ;
; tipo_acc[0] ; dout[12]    ; 6.194 ; 6.515 ; 6.515 ; 6.194 ;
; tipo_acc[0] ; dout[13]    ; 6.112 ; 6.726 ; 6.726 ; 6.112 ;
; tipo_acc[0] ; dout[14]    ; 6.327 ; 6.876 ; 6.876 ; 6.327 ;
; tipo_acc[0] ; dout[15]    ; 5.913 ; 6.733 ; 6.733 ; 5.913 ;
; tipo_acc[0] ; dout[16]    ; 6.069 ; 6.882 ; 6.882 ; 6.069 ;
; tipo_acc[0] ; dout[17]    ; 5.936 ; 6.511 ; 6.511 ; 5.936 ;
; tipo_acc[0] ; dout[18]    ; 6.063 ; 6.955 ; 6.955 ; 6.063 ;
; tipo_acc[0] ; dout[19]    ; 6.073 ; 6.752 ; 6.752 ; 6.073 ;
; tipo_acc[0] ; dout[20]    ; 6.071 ; 6.645 ; 6.645 ; 6.071 ;
; tipo_acc[0] ; dout[21]    ; 6.037 ; 6.931 ; 6.931 ; 6.037 ;
; tipo_acc[0] ; dout[22]    ; 6.083 ; 6.896 ; 6.896 ; 6.083 ;
; tipo_acc[0] ; dout[23]    ; 5.737 ; 6.283 ; 6.283 ; 5.737 ;
; tipo_acc[0] ; dout[24]    ; 5.713 ; 6.255 ; 6.255 ; 5.713 ;
; tipo_acc[0] ; dout[25]    ; 6.138 ; 6.653 ; 6.653 ; 6.138 ;
; tipo_acc[0] ; dout[26]    ; 6.069 ; 6.885 ; 6.885 ; 6.069 ;
; tipo_acc[0] ; dout[27]    ; 5.942 ; 6.619 ; 6.619 ; 5.942 ;
; tipo_acc[0] ; dout[28]    ; 6.084 ; 6.658 ; 6.658 ; 6.084 ;
; tipo_acc[0] ; dout[29]    ; 6.238 ; 6.914 ; 6.914 ; 6.238 ;
; tipo_acc[0] ; dout[30]    ; 6.052 ; 6.601 ; 6.601 ; 6.052 ;
; tipo_acc[0] ; dout[31]    ; 5.839 ; 6.387 ; 6.387 ; 5.839 ;
; tipo_acc[1] ; dout[0]     ; 6.011 ; 6.428 ; 6.428 ; 6.011 ;
; tipo_acc[1] ; dout[1]     ; 5.962 ; 6.311 ; 6.311 ; 5.962 ;
; tipo_acc[1] ; dout[2]     ; 5.994 ; 6.406 ; 6.406 ; 5.994 ;
; tipo_acc[1] ; dout[3]     ; 5.790 ; 6.069 ; 6.069 ; 5.790 ;
; tipo_acc[1] ; dout[4]     ; 5.811 ; 6.171 ; 6.171 ; 5.811 ;
; tipo_acc[1] ; dout[5]     ; 6.103 ; 6.382 ; 6.382 ; 6.103 ;
; tipo_acc[1] ; dout[6]     ; 5.854 ; 6.140 ; 6.140 ; 5.854 ;
; tipo_acc[1] ; dout[7]     ; 5.665 ; 5.834 ; 5.834 ; 5.665 ;
; tipo_acc[1] ; dout[8]     ; 5.898 ; 6.192 ; 6.192 ; 5.898 ;
; tipo_acc[1] ; dout[9]     ; 6.170 ; 6.594 ; 6.594 ; 6.170 ;
; tipo_acc[1] ; dout[10]    ; 6.000 ; 6.424 ; 6.424 ; 6.000 ;
; tipo_acc[1] ; dout[11]    ; 6.034 ; 6.557 ; 6.557 ; 6.034 ;
; tipo_acc[1] ; dout[12]    ; 6.163 ; 6.458 ; 6.458 ; 6.163 ;
; tipo_acc[1] ; dout[13]    ; 6.081 ; 6.669 ; 6.669 ; 6.081 ;
; tipo_acc[1] ; dout[14]    ; 6.296 ; 6.819 ; 6.819 ; 6.296 ;
; tipo_acc[1] ; dout[15]    ; 6.115 ; 6.676 ; 6.676 ; 6.115 ;
; tipo_acc[1] ; dout[16]    ; 5.983 ; 6.825 ; 6.825 ; 5.983 ;
; tipo_acc[1] ; dout[17]    ; 5.456 ; 6.454 ; 6.454 ; 5.456 ;
; tipo_acc[1] ; dout[18]    ; 5.697 ; 6.898 ; 6.898 ; 5.697 ;
; tipo_acc[1] ; dout[19]    ; 5.684 ; 6.695 ; 6.695 ; 5.684 ;
; tipo_acc[1] ; dout[20]    ; 5.602 ; 6.588 ; 6.588 ; 5.602 ;
; tipo_acc[1] ; dout[21]    ; 5.674 ; 6.874 ; 6.874 ; 5.674 ;
; tipo_acc[1] ; dout[22]    ; 5.717 ; 6.839 ; 6.839 ; 5.717 ;
; tipo_acc[1] ; dout[23]    ; 5.522 ; 6.226 ; 6.226 ; 5.522 ;
; tipo_acc[1] ; dout[24]    ; 5.492 ; 6.198 ; 6.198 ; 5.492 ;
; tipo_acc[1] ; dout[25]    ; 5.854 ; 6.596 ; 6.596 ; 5.854 ;
; tipo_acc[1] ; dout[26]    ; 5.708 ; 6.828 ; 6.828 ; 5.708 ;
; tipo_acc[1] ; dout[27]    ; 5.505 ; 6.562 ; 6.562 ; 5.505 ;
; tipo_acc[1] ; dout[28]    ; 5.615 ; 6.601 ; 6.601 ; 5.615 ;
; tipo_acc[1] ; dout[29]    ; 5.848 ; 6.857 ; 6.857 ; 5.848 ;
; tipo_acc[1] ; dout[30]    ; 5.615 ; 6.544 ; 6.544 ; 5.615 ;
; tipo_acc[1] ; dout[31]    ; 5.627 ; 6.330 ; 6.330 ; 5.627 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; addr[0]     ; dout[0]     ; 6.649 ; 6.341 ; 6.341 ; 6.649 ;
; addr[0]     ; dout[1]     ; 6.431 ; 6.292 ; 6.292 ; 6.431 ;
; addr[0]     ; dout[2]     ; 6.559 ; 6.324 ; 6.324 ; 6.559 ;
; addr[0]     ; dout[3]     ; 6.399 ; 6.120 ; 6.120 ; 6.399 ;
; addr[0]     ; dout[4]     ; 6.291 ; 6.141 ; 6.141 ; 6.291 ;
; addr[0]     ; dout[5]     ; 6.712 ; 6.433 ; 6.433 ; 6.712 ;
; addr[0]     ; dout[6]     ; 6.425 ; 6.184 ; 6.184 ; 6.425 ;
; addr[0]     ; dout[7]     ; 5.968 ; 6.034 ; 6.034 ; 5.968 ;
; addr[0]     ; dout[8]     ; 6.043 ; 6.109 ; 6.109 ; 6.043 ;
; addr[0]     ; dout[9]     ; 6.445 ; 6.511 ; 6.511 ; 6.445 ;
; addr[0]     ; dout[10]    ; 6.275 ; 6.341 ; 6.341 ; 6.275 ;
; addr[0]     ; dout[11]    ; 6.408 ; 6.474 ; 6.474 ; 6.408 ;
; addr[0]     ; dout[12]    ; 6.309 ; 6.375 ; 6.375 ; 6.309 ;
; addr[0]     ; dout[13]    ; 6.520 ; 6.586 ; 6.586 ; 6.520 ;
; addr[0]     ; dout[14]    ; 6.670 ; 6.736 ; 6.736 ; 6.670 ;
; addr[0]     ; dout[15]    ; 6.527 ; 6.593 ; 6.593 ; 6.527 ;
; addr[0]     ; dout[16]    ; 6.676 ; 6.742 ; 6.742 ; 6.676 ;
; addr[0]     ; dout[17]    ; 6.305 ; 6.371 ; 6.371 ; 6.305 ;
; addr[0]     ; dout[18]    ; 6.749 ; 6.815 ; 6.815 ; 6.749 ;
; addr[0]     ; dout[19]    ; 6.546 ; 6.612 ; 6.612 ; 6.546 ;
; addr[0]     ; dout[20]    ; 6.439 ; 6.505 ; 6.505 ; 6.439 ;
; addr[0]     ; dout[21]    ; 6.725 ; 6.791 ; 6.791 ; 6.725 ;
; addr[0]     ; dout[22]    ; 6.690 ; 6.756 ; 6.756 ; 6.690 ;
; addr[0]     ; dout[23]    ; 6.077 ; 6.143 ; 6.143 ; 6.077 ;
; addr[0]     ; dout[24]    ; 6.049 ; 6.115 ; 6.115 ; 6.049 ;
; addr[0]     ; dout[25]    ; 6.447 ; 6.513 ; 6.513 ; 6.447 ;
; addr[0]     ; dout[26]    ; 6.679 ; 6.745 ; 6.745 ; 6.679 ;
; addr[0]     ; dout[27]    ; 6.413 ; 6.479 ; 6.479 ; 6.413 ;
; addr[0]     ; dout[28]    ; 6.452 ; 6.518 ; 6.518 ; 6.452 ;
; addr[0]     ; dout[29]    ; 6.708 ; 6.774 ; 6.774 ; 6.708 ;
; addr[0]     ; dout[30]    ; 6.395 ; 6.461 ; 6.461 ; 6.395 ;
; addr[0]     ; dout[31]    ; 6.181 ; 6.247 ; 6.247 ; 6.181 ;
; addr[1]     ; dout[0]     ; 6.204 ; 6.093 ; 6.093 ; 6.204 ;
; addr[1]     ; dout[1]     ; 6.099 ; 6.044 ; 6.044 ; 6.099 ;
; addr[1]     ; dout[2]     ; 6.069 ; 6.069 ; 6.069 ; 6.069 ;
; addr[1]     ; dout[3]     ; 5.968 ; 5.872 ; 5.872 ; 5.968 ;
; addr[1]     ; dout[4]     ; 5.960 ; 5.893 ; 5.893 ; 5.960 ;
; addr[1]     ; dout[5]     ; 6.464 ; 6.185 ; 6.185 ; 6.464 ;
; addr[1]     ; dout[6]     ; 6.194 ; 5.936 ; 5.936 ; 6.194 ;
; addr[1]     ; dout[7]     ; 5.872 ; 5.745 ; 5.745 ; 5.872 ;
; addr[1]     ; dout[8]     ; 5.908 ; 5.958 ; 5.958 ; 5.908 ;
; addr[1]     ; dout[9]     ; 5.836 ; 6.250 ; 6.250 ; 5.836 ;
; addr[1]     ; dout[10]    ; 5.712 ; 6.080 ; 6.080 ; 5.712 ;
; addr[1]     ; dout[11]    ; 5.774 ; 6.114 ; 6.114 ; 5.774 ;
; addr[1]     ; dout[12]    ; 5.870 ; 6.224 ; 6.224 ; 5.870 ;
; addr[1]     ; dout[13]    ; 5.802 ; 6.161 ; 6.161 ; 5.802 ;
; addr[1]     ; dout[14]    ; 5.946 ; 6.376 ; 6.376 ; 5.946 ;
; addr[1]     ; dout[15]    ; 6.178 ; 6.178 ; 6.178 ; 6.178 ;
; addr[1]     ; dout[16]    ; 6.360 ; 6.360 ; 6.360 ; 6.360 ;
; addr[1]     ; dout[17]    ; 6.220 ; 6.220 ; 6.220 ; 6.220 ;
; addr[1]     ; dout[18]    ; 6.354 ; 6.354 ; 6.354 ; 6.354 ;
; addr[1]     ; dout[19]    ; 6.364 ; 6.364 ; 6.364 ; 6.364 ;
; addr[1]     ; dout[20]    ; 6.354 ; 6.354 ; 6.354 ; 6.354 ;
; addr[1]     ; dout[21]    ; 6.328 ; 6.328 ; 6.328 ; 6.328 ;
; addr[1]     ; dout[22]    ; 6.374 ; 6.374 ; 6.374 ; 6.374 ;
; addr[1]     ; dout[23]    ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; addr[1]     ; dout[24]    ; 5.964 ; 5.964 ; 5.964 ; 5.964 ;
; addr[1]     ; dout[25]    ; 6.362 ; 6.362 ; 6.362 ; 6.362 ;
; addr[1]     ; dout[26]    ; 6.360 ; 6.360 ; 6.360 ; 6.360 ;
; addr[1]     ; dout[27]    ; 6.233 ; 6.233 ; 6.233 ; 6.233 ;
; addr[1]     ; dout[28]    ; 6.367 ; 6.367 ; 6.367 ; 6.367 ;
; addr[1]     ; dout[29]    ; 6.529 ; 6.529 ; 6.529 ; 6.529 ;
; addr[1]     ; dout[30]    ; 6.310 ; 6.310 ; 6.310 ; 6.310 ;
; addr[1]     ; dout[31]    ; 6.096 ; 6.096 ; 6.096 ; 6.096 ;
; l_u         ; dout[8]     ; 5.636 ;       ;       ; 5.636 ;
; l_u         ; dout[9]     ; 6.038 ;       ;       ; 6.038 ;
; l_u         ; dout[10]    ; 5.868 ;       ;       ; 5.868 ;
; l_u         ; dout[11]    ; 6.001 ;       ;       ; 6.001 ;
; l_u         ; dout[12]    ; 5.902 ;       ;       ; 5.902 ;
; l_u         ; dout[13]    ; 6.113 ;       ;       ; 6.113 ;
; l_u         ; dout[14]    ; 6.263 ;       ;       ; 6.263 ;
; l_u         ; dout[15]    ; 6.120 ;       ;       ; 6.120 ;
; l_u         ; dout[16]    ; 5.999 ;       ;       ; 5.999 ;
; l_u         ; dout[17]    ; 5.866 ;       ;       ; 5.866 ;
; l_u         ; dout[18]    ; 5.993 ;       ;       ; 5.993 ;
; l_u         ; dout[19]    ; 6.003 ;       ;       ; 6.003 ;
; l_u         ; dout[20]    ; 6.001 ;       ;       ; 6.001 ;
; l_u         ; dout[21]    ; 5.967 ;       ;       ; 5.967 ;
; l_u         ; dout[22]    ; 6.013 ;       ;       ; 6.013 ;
; l_u         ; dout[23]    ; 5.667 ;       ;       ; 5.667 ;
; l_u         ; dout[24]    ; 5.642 ;       ;       ; 5.642 ;
; l_u         ; dout[25]    ; 6.040 ;       ;       ; 6.040 ;
; l_u         ; dout[26]    ; 5.999 ;       ;       ; 5.999 ;
; l_u         ; dout[27]    ; 5.872 ;       ;       ; 5.872 ;
; l_u         ; dout[28]    ; 6.014 ;       ;       ; 6.014 ;
; l_u         ; dout[29]    ; 6.168 ;       ;       ; 6.168 ;
; l_u         ; dout[30]    ; 5.982 ;       ;       ; 5.982 ;
; l_u         ; dout[31]    ; 5.769 ;       ;       ; 5.769 ;
; tipo_acc[0] ; dout[0]     ; 6.179 ; 6.596 ; 6.596 ; 6.179 ;
; tipo_acc[0] ; dout[1]     ; 6.130 ; 6.403 ; 6.403 ; 6.130 ;
; tipo_acc[0] ; dout[2]     ; 6.162 ; 6.531 ; 6.531 ; 6.162 ;
; tipo_acc[0] ; dout[3]     ; 5.958 ; 6.237 ; 6.237 ; 5.958 ;
; tipo_acc[0] ; dout[4]     ; 5.979 ; 6.263 ; 6.263 ; 5.979 ;
; tipo_acc[0] ; dout[5]     ; 6.271 ; 6.550 ; 6.550 ; 6.271 ;
; tipo_acc[0] ; dout[6]     ; 6.022 ; 6.308 ; 6.308 ; 6.022 ;
; tipo_acc[0] ; dout[7]     ; 5.696 ; 5.625 ; 5.625 ; 5.696 ;
; tipo_acc[0] ; dout[8]     ; 5.864 ; 6.249 ; 6.249 ; 5.864 ;
; tipo_acc[0] ; dout[9]     ; 5.771 ; 6.651 ; 6.651 ; 5.771 ;
; tipo_acc[0] ; dout[10]    ; 5.649 ; 6.481 ; 6.481 ; 5.649 ;
; tipo_acc[0] ; dout[11]    ; 5.566 ; 6.614 ; 6.614 ; 5.566 ;
; tipo_acc[0] ; dout[12]    ; 5.816 ; 6.515 ; 6.515 ; 5.816 ;
; tipo_acc[0] ; dout[13]    ; 5.683 ; 6.726 ; 6.726 ; 5.683 ;
; tipo_acc[0] ; dout[14]    ; 5.828 ; 6.876 ; 6.876 ; 5.828 ;
; tipo_acc[0] ; dout[15]    ; 5.913 ; 6.733 ; 6.733 ; 5.913 ;
; tipo_acc[0] ; dout[16]    ; 6.069 ; 6.882 ; 6.882 ; 6.069 ;
; tipo_acc[0] ; dout[17]    ; 5.936 ; 6.511 ; 6.511 ; 5.936 ;
; tipo_acc[0] ; dout[18]    ; 6.063 ; 6.955 ; 6.955 ; 6.063 ;
; tipo_acc[0] ; dout[19]    ; 6.073 ; 6.752 ; 6.752 ; 6.073 ;
; tipo_acc[0] ; dout[20]    ; 6.071 ; 6.645 ; 6.645 ; 6.071 ;
; tipo_acc[0] ; dout[21]    ; 6.037 ; 6.931 ; 6.931 ; 6.037 ;
; tipo_acc[0] ; dout[22]    ; 6.083 ; 6.896 ; 6.896 ; 6.083 ;
; tipo_acc[0] ; dout[23]    ; 5.737 ; 6.283 ; 6.283 ; 5.737 ;
; tipo_acc[0] ; dout[24]    ; 5.713 ; 6.255 ; 6.255 ; 5.713 ;
; tipo_acc[0] ; dout[25]    ; 6.138 ; 6.653 ; 6.653 ; 6.138 ;
; tipo_acc[0] ; dout[26]    ; 6.069 ; 6.885 ; 6.885 ; 6.069 ;
; tipo_acc[0] ; dout[27]    ; 5.942 ; 6.619 ; 6.619 ; 5.942 ;
; tipo_acc[0] ; dout[28]    ; 6.084 ; 6.658 ; 6.658 ; 6.084 ;
; tipo_acc[0] ; dout[29]    ; 6.238 ; 6.914 ; 6.914 ; 6.238 ;
; tipo_acc[0] ; dout[30]    ; 6.052 ; 6.601 ; 6.601 ; 6.052 ;
; tipo_acc[0] ; dout[31]    ; 5.839 ; 6.387 ; 6.387 ; 5.839 ;
; tipo_acc[1] ; dout[0]     ; 6.011 ; 6.428 ; 6.428 ; 6.011 ;
; tipo_acc[1] ; dout[1]     ; 5.962 ; 6.311 ; 6.311 ; 5.962 ;
; tipo_acc[1] ; dout[2]     ; 5.994 ; 6.406 ; 6.406 ; 5.994 ;
; tipo_acc[1] ; dout[3]     ; 5.790 ; 6.069 ; 6.069 ; 5.790 ;
; tipo_acc[1] ; dout[4]     ; 5.811 ; 6.171 ; 6.171 ; 5.811 ;
; tipo_acc[1] ; dout[5]     ; 6.103 ; 6.382 ; 6.382 ; 6.103 ;
; tipo_acc[1] ; dout[6]     ; 5.854 ; 6.140 ; 6.140 ; 5.854 ;
; tipo_acc[1] ; dout[7]     ; 5.665 ; 5.784 ; 5.784 ; 5.665 ;
; tipo_acc[1] ; dout[8]     ; 5.898 ; 5.819 ; 5.819 ; 5.898 ;
; tipo_acc[1] ; dout[9]     ; 6.170 ; 5.768 ; 5.768 ; 6.170 ;
; tipo_acc[1] ; dout[10]    ; 6.000 ; 5.644 ; 5.644 ; 6.000 ;
; tipo_acc[1] ; dout[11]    ; 6.034 ; 5.655 ; 5.655 ; 6.034 ;
; tipo_acc[1] ; dout[12]    ; 6.163 ; 5.796 ; 5.796 ; 6.163 ;
; tipo_acc[1] ; dout[13]    ; 6.081 ; 5.956 ; 5.956 ; 6.081 ;
; tipo_acc[1] ; dout[14]    ; 6.296 ; 5.914 ; 5.914 ; 6.296 ;
; tipo_acc[1] ; dout[15]    ; 6.115 ; 6.115 ; 6.115 ; 6.115 ;
; tipo_acc[1] ; dout[16]    ; 5.983 ; 6.289 ; 6.289 ; 5.983 ;
; tipo_acc[1] ; dout[17]    ; 5.456 ; 6.156 ; 6.156 ; 5.456 ;
; tipo_acc[1] ; dout[18]    ; 5.697 ; 6.283 ; 6.283 ; 5.697 ;
; tipo_acc[1] ; dout[19]    ; 5.684 ; 6.293 ; 6.293 ; 5.684 ;
; tipo_acc[1] ; dout[20]    ; 5.602 ; 6.291 ; 6.291 ; 5.602 ;
; tipo_acc[1] ; dout[21]    ; 5.674 ; 6.257 ; 6.257 ; 5.674 ;
; tipo_acc[1] ; dout[22]    ; 5.717 ; 6.303 ; 6.303 ; 5.717 ;
; tipo_acc[1] ; dout[23]    ; 5.522 ; 5.957 ; 5.957 ; 5.522 ;
; tipo_acc[1] ; dout[24]    ; 5.492 ; 5.933 ; 5.933 ; 5.492 ;
; tipo_acc[1] ; dout[25]    ; 5.854 ; 6.358 ; 6.358 ; 5.854 ;
; tipo_acc[1] ; dout[26]    ; 5.708 ; 6.289 ; 6.289 ; 5.708 ;
; tipo_acc[1] ; dout[27]    ; 5.505 ; 6.162 ; 6.162 ; 5.505 ;
; tipo_acc[1] ; dout[28]    ; 5.615 ; 6.304 ; 6.304 ; 5.615 ;
; tipo_acc[1] ; dout[29]    ; 5.848 ; 6.458 ; 6.458 ; 5.848 ;
; tipo_acc[1] ; dout[30]    ; 5.615 ; 6.272 ; 6.272 ; 5.615 ;
; tipo_acc[1] ; dout[31]    ; 5.627 ; 6.059 ; 6.059 ; 5.627 ;
+-------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.076  ; 2.321 ; N/A      ; N/A     ; -2.064              ;
;  clk             ; -2.076  ; 2.321 ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -66.432 ; 0.0   ; 0.0      ; 0.0     ; -959.327            ;
;  clk             ; -66.432 ; 0.000 ; N/A      ; N/A     ; -959.327            ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; addr[*]      ; clk        ; 6.630 ; 6.630 ; Rise       ; clk             ;
;  addr[0]     ; clk        ; 6.630 ; 6.630 ; Rise       ; clk             ;
;  addr[1]     ; clk        ; 6.059 ; 6.059 ; Rise       ; clk             ;
;  addr[2]     ; clk        ; 4.701 ; 4.701 ; Rise       ; clk             ;
;  addr[3]     ; clk        ; 4.306 ; 4.306 ; Rise       ; clk             ;
;  addr[4]     ; clk        ; 4.710 ; 4.710 ; Rise       ; clk             ;
;  addr[5]     ; clk        ; 4.372 ; 4.372 ; Rise       ; clk             ;
;  addr[6]     ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
;  addr[7]     ; clk        ; 4.768 ; 4.768 ; Rise       ; clk             ;
;  addr[8]     ; clk        ; 4.683 ; 4.683 ; Rise       ; clk             ;
;  addr[9]     ; clk        ; 3.950 ; 3.950 ; Rise       ; clk             ;
;  addr[10]    ; clk        ; 4.751 ; 4.751 ; Rise       ; clk             ;
;  addr[11]    ; clk        ; 3.954 ; 3.954 ; Rise       ; clk             ;
; din[*]       ; clk        ; 7.346 ; 7.346 ; Rise       ; clk             ;
;  din[0]      ; clk        ; 6.314 ; 6.314 ; Rise       ; clk             ;
;  din[1]      ; clk        ; 6.519 ; 6.519 ; Rise       ; clk             ;
;  din[2]      ; clk        ; 6.592 ; 6.592 ; Rise       ; clk             ;
;  din[3]      ; clk        ; 6.283 ; 6.283 ; Rise       ; clk             ;
;  din[4]      ; clk        ; 6.010 ; 6.010 ; Rise       ; clk             ;
;  din[5]      ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  din[6]      ; clk        ; 6.585 ; 6.585 ; Rise       ; clk             ;
;  din[7]      ; clk        ; 7.346 ; 7.346 ; Rise       ; clk             ;
;  din[8]      ; clk        ; 6.035 ; 6.035 ; Rise       ; clk             ;
;  din[9]      ; clk        ; 5.724 ; 5.724 ; Rise       ; clk             ;
;  din[10]     ; clk        ; 5.164 ; 5.164 ; Rise       ; clk             ;
;  din[11]     ; clk        ; 4.638 ; 4.638 ; Rise       ; clk             ;
;  din[12]     ; clk        ; 5.160 ; 5.160 ; Rise       ; clk             ;
;  din[13]     ; clk        ; 5.226 ; 5.226 ; Rise       ; clk             ;
;  din[14]     ; clk        ; 5.592 ; 5.592 ; Rise       ; clk             ;
;  din[15]     ; clk        ; 5.819 ; 5.819 ; Rise       ; clk             ;
;  din[16]     ; clk        ; 5.665 ; 5.665 ; Rise       ; clk             ;
;  din[17]     ; clk        ; 5.146 ; 5.146 ; Rise       ; clk             ;
;  din[18]     ; clk        ; 5.447 ; 5.447 ; Rise       ; clk             ;
;  din[19]     ; clk        ; 5.564 ; 5.564 ; Rise       ; clk             ;
;  din[20]     ; clk        ; 5.412 ; 5.412 ; Rise       ; clk             ;
;  din[21]     ; clk        ; 5.365 ; 5.365 ; Rise       ; clk             ;
;  din[22]     ; clk        ; 5.377 ; 5.377 ; Rise       ; clk             ;
;  din[23]     ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
;  din[24]     ; clk        ; 5.688 ; 5.688 ; Rise       ; clk             ;
;  din[25]     ; clk        ; 6.424 ; 6.424 ; Rise       ; clk             ;
;  din[26]     ; clk        ; 6.241 ; 6.241 ; Rise       ; clk             ;
;  din[27]     ; clk        ; 6.302 ; 6.302 ; Rise       ; clk             ;
;  din[28]     ; clk        ; 5.951 ; 5.951 ; Rise       ; clk             ;
;  din[29]     ; clk        ; 6.212 ; 6.212 ; Rise       ; clk             ;
;  din[30]     ; clk        ; 6.587 ; 6.587 ; Rise       ; clk             ;
;  din[31]     ; clk        ; 6.612 ; 6.612 ; Rise       ; clk             ;
; tipo_acc[*]  ; clk        ; 6.576 ; 6.576 ; Rise       ; clk             ;
;  tipo_acc[0] ; clk        ; 6.326 ; 6.326 ; Rise       ; clk             ;
;  tipo_acc[1] ; clk        ; 6.576 ; 6.576 ; Rise       ; clk             ;
; we_ram       ; clk        ; 6.146 ; 6.146 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; addr[*]      ; clk        ; -1.405 ; -1.405 ; Rise       ; clk             ;
;  addr[0]     ; clk        ; -2.416 ; -2.416 ; Rise       ; clk             ;
;  addr[1]     ; clk        ; -2.167 ; -2.167 ; Rise       ; clk             ;
;  addr[2]     ; clk        ; -1.624 ; -1.624 ; Rise       ; clk             ;
;  addr[3]     ; clk        ; -1.408 ; -1.408 ; Rise       ; clk             ;
;  addr[4]     ; clk        ; -1.605 ; -1.605 ; Rise       ; clk             ;
;  addr[5]     ; clk        ; -1.551 ; -1.551 ; Rise       ; clk             ;
;  addr[6]     ; clk        ; -1.692 ; -1.692 ; Rise       ; clk             ;
;  addr[7]     ; clk        ; -1.696 ; -1.696 ; Rise       ; clk             ;
;  addr[8]     ; clk        ; -1.643 ; -1.643 ; Rise       ; clk             ;
;  addr[9]     ; clk        ; -1.412 ; -1.412 ; Rise       ; clk             ;
;  addr[10]    ; clk        ; -1.685 ; -1.685 ; Rise       ; clk             ;
;  addr[11]    ; clk        ; -1.405 ; -1.405 ; Rise       ; clk             ;
; din[*]       ; clk        ; -1.503 ; -1.503 ; Rise       ; clk             ;
;  din[0]      ; clk        ; -1.626 ; -1.626 ; Rise       ; clk             ;
;  din[1]      ; clk        ; -1.760 ; -1.760 ; Rise       ; clk             ;
;  din[2]      ; clk        ; -1.932 ; -1.932 ; Rise       ; clk             ;
;  din[3]      ; clk        ; -1.743 ; -1.743 ; Rise       ; clk             ;
;  din[4]      ; clk        ; -1.503 ; -1.503 ; Rise       ; clk             ;
;  din[5]      ; clk        ; -1.584 ; -1.584 ; Rise       ; clk             ;
;  din[6]      ; clk        ; -1.598 ; -1.598 ; Rise       ; clk             ;
;  din[7]      ; clk        ; -2.013 ; -2.013 ; Rise       ; clk             ;
;  din[8]      ; clk        ; -2.275 ; -2.275 ; Rise       ; clk             ;
;  din[9]      ; clk        ; -2.011 ; -2.011 ; Rise       ; clk             ;
;  din[10]     ; clk        ; -1.888 ; -1.888 ; Rise       ; clk             ;
;  din[11]     ; clk        ; -1.810 ; -1.810 ; Rise       ; clk             ;
;  din[12]     ; clk        ; -1.971 ; -1.971 ; Rise       ; clk             ;
;  din[13]     ; clk        ; -1.980 ; -1.980 ; Rise       ; clk             ;
;  din[14]     ; clk        ; -1.926 ; -1.926 ; Rise       ; clk             ;
;  din[15]     ; clk        ; -2.001 ; -2.001 ; Rise       ; clk             ;
;  din[16]     ; clk        ; -2.261 ; -2.261 ; Rise       ; clk             ;
;  din[17]     ; clk        ; -2.027 ; -2.027 ; Rise       ; clk             ;
;  din[18]     ; clk        ; -2.147 ; -2.147 ; Rise       ; clk             ;
;  din[19]     ; clk        ; -2.191 ; -2.191 ; Rise       ; clk             ;
;  din[20]     ; clk        ; -2.145 ; -2.145 ; Rise       ; clk             ;
;  din[21]     ; clk        ; -2.183 ; -2.183 ; Rise       ; clk             ;
;  din[22]     ; clk        ; -2.195 ; -2.195 ; Rise       ; clk             ;
;  din[23]     ; clk        ; -2.058 ; -2.058 ; Rise       ; clk             ;
;  din[24]     ; clk        ; -2.207 ; -2.207 ; Rise       ; clk             ;
;  din[25]     ; clk        ; -2.499 ; -2.499 ; Rise       ; clk             ;
;  din[26]     ; clk        ; -2.404 ; -2.404 ; Rise       ; clk             ;
;  din[27]     ; clk        ; -2.476 ; -2.476 ; Rise       ; clk             ;
;  din[28]     ; clk        ; -2.314 ; -2.314 ; Rise       ; clk             ;
;  din[29]     ; clk        ; -2.390 ; -2.390 ; Rise       ; clk             ;
;  din[30]     ; clk        ; -2.559 ; -2.559 ; Rise       ; clk             ;
;  din[31]     ; clk        ; -2.599 ; -2.599 ; Rise       ; clk             ;
; tipo_acc[*]  ; clk        ; -1.898 ; -1.898 ; Rise       ; clk             ;
;  tipo_acc[0] ; clk        ; -1.898 ; -1.898 ; Rise       ; clk             ;
;  tipo_acc[1] ; clk        ; -1.934 ; -1.934 ; Rise       ; clk             ;
; we_ram       ; clk        ; -2.170 ; -2.170 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dout[*]   ; clk        ; 16.062 ; 16.062 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 14.261 ; 14.261 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 13.933 ; 13.933 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 14.325 ; 14.325 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 13.780 ; 13.780 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 13.875 ; 13.875 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 15.064 ; 15.064 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 14.344 ; 14.344 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 13.961 ; 13.961 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 14.158 ; 14.158 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 15.230 ; 15.230 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 14.825 ; 14.825 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 15.137 ; 15.137 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 14.805 ; 14.805 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 15.462 ; 15.462 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 15.668 ; 15.668 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 15.410 ; 15.410 ; Rise       ; clk             ;
;  dout[16] ; clk        ; 15.775 ; 15.775 ; Rise       ; clk             ;
;  dout[17] ; clk        ; 14.875 ; 14.875 ; Rise       ; clk             ;
;  dout[18] ; clk        ; 16.062 ; 16.062 ; Rise       ; clk             ;
;  dout[19] ; clk        ; 15.501 ; 15.501 ; Rise       ; clk             ;
;  dout[20] ; clk        ; 15.203 ; 15.203 ; Rise       ; clk             ;
;  dout[21] ; clk        ; 16.025 ; 16.025 ; Rise       ; clk             ;
;  dout[22] ; clk        ; 15.806 ; 15.806 ; Rise       ; clk             ;
;  dout[23] ; clk        ; 14.234 ; 14.234 ; Rise       ; clk             ;
;  dout[24] ; clk        ; 14.186 ; 14.186 ; Rise       ; clk             ;
;  dout[25] ; clk        ; 15.011 ; 15.011 ; Rise       ; clk             ;
;  dout[26] ; clk        ; 15.782 ; 15.782 ; Rise       ; clk             ;
;  dout[27] ; clk        ; 15.140 ; 15.140 ; Rise       ; clk             ;
;  dout[28] ; clk        ; 15.234 ; 15.234 ; Rise       ; clk             ;
;  dout[29] ; clk        ; 15.888 ; 15.888 ; Rise       ; clk             ;
;  dout[30] ; clk        ; 15.077 ; 15.077 ; Rise       ; clk             ;
;  dout[31] ; clk        ; 14.533 ; 14.533 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dout[*]   ; clk        ; 6.143 ; 6.143 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 6.517 ; 6.517 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 6.476 ; 6.476 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 6.568 ; 6.568 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 6.278 ; 6.278 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 6.350 ; 6.350 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 6.677 ; 6.677 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 6.449 ; 6.449 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 6.430 ; 6.430 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 6.475 ; 6.475 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 6.406 ; 6.406 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 6.265 ; 6.265 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 6.283 ; 6.283 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 6.492 ; 6.492 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 6.451 ; 6.451 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 6.573 ; 6.573 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 6.851 ; 6.851 ; Rise       ; clk             ;
;  dout[16] ; clk        ; 6.207 ; 6.207 ; Rise       ; clk             ;
;  dout[17] ; clk        ; 6.264 ; 6.264 ; Rise       ; clk             ;
;  dout[18] ; clk        ; 6.254 ; 6.254 ; Rise       ; clk             ;
;  dout[19] ; clk        ; 6.413 ; 6.413 ; Rise       ; clk             ;
;  dout[20] ; clk        ; 6.500 ; 6.500 ; Rise       ; clk             ;
;  dout[21] ; clk        ; 6.350 ; 6.350 ; Rise       ; clk             ;
;  dout[22] ; clk        ; 6.488 ; 6.488 ; Rise       ; clk             ;
;  dout[23] ; clk        ; 6.143 ; 6.143 ; Rise       ; clk             ;
;  dout[24] ; clk        ; 6.267 ; 6.267 ; Rise       ; clk             ;
;  dout[25] ; clk        ; 6.487 ; 6.487 ; Rise       ; clk             ;
;  dout[26] ; clk        ; 6.518 ; 6.518 ; Rise       ; clk             ;
;  dout[27] ; clk        ; 6.223 ; 6.223 ; Rise       ; clk             ;
;  dout[28] ; clk        ; 6.424 ; 6.424 ; Rise       ; clk             ;
;  dout[29] ; clk        ; 6.445 ; 6.445 ; Rise       ; clk             ;
;  dout[30] ; clk        ; 6.321 ; 6.321 ; Rise       ; clk             ;
;  dout[31] ; clk        ; 6.379 ; 6.379 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; addr[0]     ; dout[0]     ; 14.127 ; 13.897 ; 13.897 ; 14.127 ;
; addr[0]     ; dout[1]     ; 13.928 ; 13.420 ; 13.420 ; 13.928 ;
; addr[0]     ; dout[2]     ; 14.071 ; 13.681 ; 13.681 ; 14.071 ;
; addr[0]     ; dout[3]     ; 13.488 ; 13.488 ; 13.488 ; 13.488 ;
; addr[0]     ; dout[4]     ; 13.612 ; 13.102 ; 13.102 ; 13.612 ;
; addr[0]     ; dout[5]     ; 14.179 ; 14.179 ; 14.179 ; 14.179 ;
; addr[0]     ; dout[6]     ; 13.416 ; 13.328 ; 13.328 ; 13.416 ;
; addr[0]     ; dout[7]     ; 12.196 ; 12.309 ; 12.309 ; 12.196 ;
; addr[0]     ; dout[8]     ; 12.418 ; 12.506 ; 12.506 ; 12.418 ;
; addr[0]     ; dout[9]     ; 13.490 ; 13.578 ; 13.578 ; 13.490 ;
; addr[0]     ; dout[10]    ; 13.085 ; 13.173 ; 13.173 ; 13.085 ;
; addr[0]     ; dout[11]    ; 13.397 ; 13.485 ; 13.485 ; 13.397 ;
; addr[0]     ; dout[12]    ; 13.065 ; 13.153 ; 13.153 ; 13.065 ;
; addr[0]     ; dout[13]    ; 13.722 ; 13.810 ; 13.810 ; 13.722 ;
; addr[0]     ; dout[14]    ; 13.928 ; 14.016 ; 14.016 ; 13.928 ;
; addr[0]     ; dout[15]    ; 13.670 ; 13.758 ; 13.758 ; 13.670 ;
; addr[0]     ; dout[16]    ; 14.035 ; 14.123 ; 14.123 ; 14.035 ;
; addr[0]     ; dout[17]    ; 13.135 ; 13.223 ; 13.223 ; 13.135 ;
; addr[0]     ; dout[18]    ; 14.322 ; 14.410 ; 14.410 ; 14.322 ;
; addr[0]     ; dout[19]    ; 13.761 ; 13.849 ; 13.849 ; 13.761 ;
; addr[0]     ; dout[20]    ; 13.463 ; 13.551 ; 13.551 ; 13.463 ;
; addr[0]     ; dout[21]    ; 14.285 ; 14.373 ; 14.373 ; 14.285 ;
; addr[0]     ; dout[22]    ; 14.066 ; 14.154 ; 14.154 ; 14.066 ;
; addr[0]     ; dout[23]    ; 12.494 ; 12.582 ; 12.582 ; 12.494 ;
; addr[0]     ; dout[24]    ; 12.446 ; 12.534 ; 12.534 ; 12.446 ;
; addr[0]     ; dout[25]    ; 13.271 ; 13.359 ; 13.359 ; 13.271 ;
; addr[0]     ; dout[26]    ; 14.042 ; 14.130 ; 14.130 ; 14.042 ;
; addr[0]     ; dout[27]    ; 13.400 ; 13.488 ; 13.488 ; 13.400 ;
; addr[0]     ; dout[28]    ; 13.494 ; 13.582 ; 13.582 ; 13.494 ;
; addr[0]     ; dout[29]    ; 14.148 ; 14.236 ; 14.236 ; 14.148 ;
; addr[0]     ; dout[30]    ; 13.337 ; 13.425 ; 13.425 ; 13.337 ;
; addr[0]     ; dout[31]    ; 12.793 ; 12.881 ; 12.881 ; 12.793 ;
; addr[1]     ; dout[0]     ; 13.536 ; 12.784 ; 12.784 ; 13.536 ;
; addr[1]     ; dout[1]     ; 13.337 ; 12.627 ; 12.627 ; 13.337 ;
; addr[1]     ; dout[2]     ; 13.480 ; 12.470 ; 12.470 ; 13.480 ;
; addr[1]     ; dout[3]     ; 12.710 ; 12.233 ; 12.233 ; 12.710 ;
; addr[1]     ; dout[4]     ; 13.021 ; 12.311 ; 12.311 ; 13.021 ;
; addr[1]     ; dout[5]     ; 13.518 ; 13.518 ; 13.518 ; 13.518 ;
; addr[1]     ; dout[6]     ; 12.825 ; 12.790 ; 12.790 ; 12.825 ;
; addr[1]     ; dout[7]     ; 12.104 ; 12.104 ; 12.104 ; 12.104 ;
; addr[1]     ; dout[8]     ; 12.301 ; 12.301 ; 12.301 ; 12.301 ;
; addr[1]     ; dout[9]     ; 13.373 ; 13.373 ; 13.373 ; 13.373 ;
; addr[1]     ; dout[10]    ; 12.968 ; 12.968 ; 12.968 ; 12.968 ;
; addr[1]     ; dout[11]    ; 13.280 ; 13.280 ; 13.280 ; 13.280 ;
; addr[1]     ; dout[12]    ; 12.948 ; 12.948 ; 12.948 ; 12.948 ;
; addr[1]     ; dout[13]    ; 13.605 ; 13.605 ; 13.605 ; 13.605 ;
; addr[1]     ; dout[14]    ; 13.811 ; 13.811 ; 13.811 ; 13.811 ;
; addr[1]     ; dout[15]    ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; addr[1]     ; dout[16]    ; 13.918 ; 13.918 ; 13.918 ; 13.918 ;
; addr[1]     ; dout[17]    ; 13.018 ; 13.018 ; 13.018 ; 13.018 ;
; addr[1]     ; dout[18]    ; 14.205 ; 14.205 ; 14.205 ; 14.205 ;
; addr[1]     ; dout[19]    ; 13.644 ; 13.644 ; 13.644 ; 13.644 ;
; addr[1]     ; dout[20]    ; 13.346 ; 13.346 ; 13.346 ; 13.346 ;
; addr[1]     ; dout[21]    ; 14.168 ; 14.168 ; 14.168 ; 14.168 ;
; addr[1]     ; dout[22]    ; 13.949 ; 13.949 ; 13.949 ; 13.949 ;
; addr[1]     ; dout[23]    ; 12.377 ; 12.377 ; 12.377 ; 12.377 ;
; addr[1]     ; dout[24]    ; 12.329 ; 12.329 ; 12.329 ; 12.329 ;
; addr[1]     ; dout[25]    ; 13.154 ; 13.154 ; 13.154 ; 13.154 ;
; addr[1]     ; dout[26]    ; 13.925 ; 13.925 ; 13.925 ; 13.925 ;
; addr[1]     ; dout[27]    ; 13.283 ; 13.283 ; 13.283 ; 13.283 ;
; addr[1]     ; dout[28]    ; 13.377 ; 13.377 ; 13.377 ; 13.377 ;
; addr[1]     ; dout[29]    ; 14.031 ; 14.031 ; 14.031 ; 14.031 ;
; addr[1]     ; dout[30]    ; 13.220 ; 13.220 ; 13.220 ; 13.220 ;
; addr[1]     ; dout[31]    ; 12.676 ; 12.676 ; 12.676 ; 12.676 ;
; l_u         ; dout[8]     ; 11.442 ;        ;        ; 11.442 ;
; l_u         ; dout[9]     ; 12.514 ;        ;        ; 12.514 ;
; l_u         ; dout[10]    ; 12.109 ;        ;        ; 12.109 ;
; l_u         ; dout[11]    ; 12.421 ;        ;        ; 12.421 ;
; l_u         ; dout[12]    ; 12.089 ;        ;        ; 12.089 ;
; l_u         ; dout[13]    ; 12.746 ;        ;        ; 12.746 ;
; l_u         ; dout[14]    ; 12.952 ;        ;        ; 12.952 ;
; l_u         ; dout[15]    ; 12.694 ;        ;        ; 12.694 ;
; l_u         ; dout[16]    ; 13.059 ;        ;        ; 13.059 ;
; l_u         ; dout[17]    ; 12.159 ;        ;        ; 12.159 ;
; l_u         ; dout[18]    ; 13.346 ;        ;        ; 13.346 ;
; l_u         ; dout[19]    ; 12.785 ;        ;        ; 12.785 ;
; l_u         ; dout[20]    ; 12.487 ;        ;        ; 12.487 ;
; l_u         ; dout[21]    ; 13.309 ;        ;        ; 13.309 ;
; l_u         ; dout[22]    ; 13.090 ;        ;        ; 13.090 ;
; l_u         ; dout[23]    ; 11.518 ;        ;        ; 11.518 ;
; l_u         ; dout[24]    ; 11.470 ;        ;        ; 11.470 ;
; l_u         ; dout[25]    ; 12.337 ;        ;        ; 12.337 ;
; l_u         ; dout[26]    ; 13.066 ;        ;        ; 13.066 ;
; l_u         ; dout[27]    ; 12.424 ;        ;        ; 12.424 ;
; l_u         ; dout[28]    ; 12.518 ;        ;        ; 12.518 ;
; l_u         ; dout[29]    ; 13.172 ;        ;        ; 13.172 ;
; l_u         ; dout[30]    ; 12.370 ;        ;        ; 12.370 ;
; l_u         ; dout[31]    ; 11.817 ;        ;        ; 11.817 ;
; tipo_acc[0] ; dout[0]     ; 13.912 ; 13.912 ; 13.912 ; 13.912 ;
; tipo_acc[0] ; dout[1]     ; 13.435 ; 13.557 ; 13.557 ; 13.435 ;
; tipo_acc[0] ; dout[2]     ; 13.696 ; 13.700 ; 13.700 ; 13.696 ;
; tipo_acc[0] ; dout[3]     ; 13.503 ; 13.503 ; 13.503 ; 13.503 ;
; tipo_acc[0] ; dout[4]     ; 13.117 ; 13.241 ; 13.241 ; 13.117 ;
; tipo_acc[0] ; dout[5]     ; 14.194 ; 14.194 ; 14.194 ; 14.194 ;
; tipo_acc[0] ; dout[6]     ; 13.343 ; 13.343 ; 13.343 ; 13.343 ;
; tipo_acc[0] ; dout[7]     ; 11.799 ; 11.209 ; 11.209 ; 11.799 ;
; tipo_acc[0] ; dout[8]     ; 12.109 ; 12.931 ; 12.931 ; 12.109 ;
; tipo_acc[0] ; dout[9]     ; 12.749 ; 14.003 ; 14.003 ; 12.749 ;
; tipo_acc[0] ; dout[10]    ; 12.345 ; 13.598 ; 13.598 ; 12.345 ;
; tipo_acc[0] ; dout[11]    ; 12.425 ; 13.910 ; 13.910 ; 12.425 ;
; tipo_acc[0] ; dout[12]    ; 12.716 ; 13.578 ; 13.578 ; 12.716 ;
; tipo_acc[0] ; dout[13]    ; 12.555 ; 14.235 ; 14.235 ; 12.555 ;
; tipo_acc[0] ; dout[14]    ; 12.956 ; 14.441 ; 14.441 ; 12.956 ;
; tipo_acc[0] ; dout[15]    ; 12.025 ; 14.183 ; 14.183 ; 12.025 ;
; tipo_acc[0] ; dout[16]    ; 12.409 ; 14.548 ; 14.548 ; 12.409 ;
; tipo_acc[0] ; dout[17]    ; 12.078 ; 13.648 ; 13.648 ; 12.078 ;
; tipo_acc[0] ; dout[18]    ; 12.413 ; 14.835 ; 14.835 ; 12.413 ;
; tipo_acc[0] ; dout[19]    ; 12.431 ; 14.274 ; 14.274 ; 12.431 ;
; tipo_acc[0] ; dout[20]    ; 12.408 ; 13.976 ; 13.976 ; 12.408 ;
; tipo_acc[0] ; dout[21]    ; 12.377 ; 14.798 ; 14.798 ; 12.377 ;
; tipo_acc[0] ; dout[22]    ; 12.442 ; 14.579 ; 14.579 ; 12.442 ;
; tipo_acc[0] ; dout[23]    ; 11.536 ; 13.007 ; 13.007 ; 11.536 ;
; tipo_acc[0] ; dout[24]    ; 11.492 ; 12.959 ; 12.959 ; 11.492 ;
; tipo_acc[0] ; dout[25]    ; 12.364 ; 13.784 ; 13.784 ; 12.364 ;
; tipo_acc[0] ; dout[26]    ; 12.413 ; 14.555 ; 14.555 ; 12.413 ;
; tipo_acc[0] ; dout[27]    ; 12.071 ; 13.913 ; 13.913 ; 12.071 ;
; tipo_acc[0] ; dout[28]    ; 12.439 ; 14.007 ; 14.007 ; 12.439 ;
; tipo_acc[0] ; dout[29]    ; 12.820 ; 14.661 ; 14.661 ; 12.820 ;
; tipo_acc[0] ; dout[30]    ; 12.397 ; 13.850 ; 13.850 ; 12.397 ;
; tipo_acc[0] ; dout[31]    ; 11.833 ; 13.306 ; 13.306 ; 11.833 ;
; tipo_acc[1] ; dout[0]     ; 12.152 ; 13.304 ; 13.304 ; 12.152 ;
; tipo_acc[1] ; dout[1]     ; 12.158 ; 13.105 ; 13.105 ; 12.158 ;
; tipo_acc[1] ; dout[2]     ; 12.128 ; 13.248 ; 13.248 ; 12.128 ;
; tipo_acc[1] ; dout[3]     ; 11.666 ; 12.478 ; 12.478 ; 11.666 ;
; tipo_acc[1] ; dout[4]     ; 11.795 ; 12.789 ; 12.789 ; 11.795 ;
; tipo_acc[1] ; dout[5]     ; 12.437 ; 13.247 ; 13.247 ; 12.437 ;
; tipo_acc[1] ; dout[6]     ; 11.774 ; 12.593 ; 12.593 ; 11.774 ;
; tipo_acc[1] ; dout[7]     ; 11.248 ; 11.633 ; 11.633 ; 11.248 ;
; tipo_acc[1] ; dout[8]     ; 11.900 ; 12.749 ; 12.749 ; 11.900 ;
; tipo_acc[1] ; dout[9]     ; 12.540 ; 13.821 ; 13.821 ; 12.540 ;
; tipo_acc[1] ; dout[10]    ; 12.136 ; 13.416 ; 13.416 ; 12.136 ;
; tipo_acc[1] ; dout[11]    ; 12.216 ; 13.728 ; 13.728 ; 12.216 ;
; tipo_acc[1] ; dout[12]    ; 12.507 ; 13.396 ; 13.396 ; 12.507 ;
; tipo_acc[1] ; dout[13]    ; 12.346 ; 14.053 ; 14.053 ; 12.346 ;
; tipo_acc[1] ; dout[14]    ; 12.747 ; 14.259 ; 14.259 ; 12.747 ;
; tipo_acc[1] ; dout[15]    ; 12.537 ; 14.001 ; 14.001 ; 12.537 ;
; tipo_acc[1] ; dout[16]    ; 12.077 ; 14.366 ; 14.366 ; 12.077 ;
; tipo_acc[1] ; dout[17]    ; 10.718 ; 13.466 ; 13.466 ; 10.718 ;
; tipo_acc[1] ; dout[18]    ; 11.345 ; 14.653 ; 14.653 ; 11.345 ;
; tipo_acc[1] ; dout[19]    ; 11.309 ; 14.092 ; 14.092 ; 11.309 ;
; tipo_acc[1] ; dout[20]    ; 11.058 ; 13.794 ; 13.794 ; 11.058 ;
; tipo_acc[1] ; dout[21]    ; 11.313 ; 14.616 ; 14.616 ; 11.313 ;
; tipo_acc[1] ; dout[22]    ; 11.373 ; 14.397 ; 14.397 ; 11.373 ;
; tipo_acc[1] ; dout[23]    ; 10.791 ; 12.825 ; 12.825 ; 10.791 ;
; tipo_acc[1] ; dout[24]    ; 10.738 ; 12.777 ; 12.777 ; 10.738 ;
; tipo_acc[1] ; dout[25]    ; 11.605 ; 13.602 ; 13.602 ; 11.605 ;
; tipo_acc[1] ; dout[26]    ; 11.352 ; 14.373 ; 14.373 ; 11.352 ;
; tipo_acc[1] ; dout[27]    ; 10.817 ; 13.731 ; 13.731 ; 10.817 ;
; tipo_acc[1] ; dout[28]    ; 11.090 ; 13.825 ; 13.825 ; 11.090 ;
; tipo_acc[1] ; dout[29]    ; 11.699 ; 14.479 ; 14.479 ; 11.699 ;
; tipo_acc[1] ; dout[30]    ; 11.144 ; 13.668 ; 13.668 ; 11.144 ;
; tipo_acc[1] ; dout[31]    ; 11.091 ; 13.124 ; 13.124 ; 11.091 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; addr[0]     ; dout[0]     ; 6.649 ; 6.341 ; 6.341 ; 6.649 ;
; addr[0]     ; dout[1]     ; 6.431 ; 6.292 ; 6.292 ; 6.431 ;
; addr[0]     ; dout[2]     ; 6.559 ; 6.324 ; 6.324 ; 6.559 ;
; addr[0]     ; dout[3]     ; 6.399 ; 6.120 ; 6.120 ; 6.399 ;
; addr[0]     ; dout[4]     ; 6.291 ; 6.141 ; 6.141 ; 6.291 ;
; addr[0]     ; dout[5]     ; 6.712 ; 6.433 ; 6.433 ; 6.712 ;
; addr[0]     ; dout[6]     ; 6.425 ; 6.184 ; 6.184 ; 6.425 ;
; addr[0]     ; dout[7]     ; 5.968 ; 6.034 ; 6.034 ; 5.968 ;
; addr[0]     ; dout[8]     ; 6.043 ; 6.109 ; 6.109 ; 6.043 ;
; addr[0]     ; dout[9]     ; 6.445 ; 6.511 ; 6.511 ; 6.445 ;
; addr[0]     ; dout[10]    ; 6.275 ; 6.341 ; 6.341 ; 6.275 ;
; addr[0]     ; dout[11]    ; 6.408 ; 6.474 ; 6.474 ; 6.408 ;
; addr[0]     ; dout[12]    ; 6.309 ; 6.375 ; 6.375 ; 6.309 ;
; addr[0]     ; dout[13]    ; 6.520 ; 6.586 ; 6.586 ; 6.520 ;
; addr[0]     ; dout[14]    ; 6.670 ; 6.736 ; 6.736 ; 6.670 ;
; addr[0]     ; dout[15]    ; 6.527 ; 6.593 ; 6.593 ; 6.527 ;
; addr[0]     ; dout[16]    ; 6.676 ; 6.742 ; 6.742 ; 6.676 ;
; addr[0]     ; dout[17]    ; 6.305 ; 6.371 ; 6.371 ; 6.305 ;
; addr[0]     ; dout[18]    ; 6.749 ; 6.815 ; 6.815 ; 6.749 ;
; addr[0]     ; dout[19]    ; 6.546 ; 6.612 ; 6.612 ; 6.546 ;
; addr[0]     ; dout[20]    ; 6.439 ; 6.505 ; 6.505 ; 6.439 ;
; addr[0]     ; dout[21]    ; 6.725 ; 6.791 ; 6.791 ; 6.725 ;
; addr[0]     ; dout[22]    ; 6.690 ; 6.756 ; 6.756 ; 6.690 ;
; addr[0]     ; dout[23]    ; 6.077 ; 6.143 ; 6.143 ; 6.077 ;
; addr[0]     ; dout[24]    ; 6.049 ; 6.115 ; 6.115 ; 6.049 ;
; addr[0]     ; dout[25]    ; 6.447 ; 6.513 ; 6.513 ; 6.447 ;
; addr[0]     ; dout[26]    ; 6.679 ; 6.745 ; 6.745 ; 6.679 ;
; addr[0]     ; dout[27]    ; 6.413 ; 6.479 ; 6.479 ; 6.413 ;
; addr[0]     ; dout[28]    ; 6.452 ; 6.518 ; 6.518 ; 6.452 ;
; addr[0]     ; dout[29]    ; 6.708 ; 6.774 ; 6.774 ; 6.708 ;
; addr[0]     ; dout[30]    ; 6.395 ; 6.461 ; 6.461 ; 6.395 ;
; addr[0]     ; dout[31]    ; 6.181 ; 6.247 ; 6.247 ; 6.181 ;
; addr[1]     ; dout[0]     ; 6.204 ; 6.093 ; 6.093 ; 6.204 ;
; addr[1]     ; dout[1]     ; 6.099 ; 6.044 ; 6.044 ; 6.099 ;
; addr[1]     ; dout[2]     ; 6.069 ; 6.069 ; 6.069 ; 6.069 ;
; addr[1]     ; dout[3]     ; 5.968 ; 5.872 ; 5.872 ; 5.968 ;
; addr[1]     ; dout[4]     ; 5.960 ; 5.893 ; 5.893 ; 5.960 ;
; addr[1]     ; dout[5]     ; 6.464 ; 6.185 ; 6.185 ; 6.464 ;
; addr[1]     ; dout[6]     ; 6.194 ; 5.936 ; 5.936 ; 6.194 ;
; addr[1]     ; dout[7]     ; 5.872 ; 5.745 ; 5.745 ; 5.872 ;
; addr[1]     ; dout[8]     ; 5.908 ; 5.958 ; 5.958 ; 5.908 ;
; addr[1]     ; dout[9]     ; 5.836 ; 6.250 ; 6.250 ; 5.836 ;
; addr[1]     ; dout[10]    ; 5.712 ; 6.080 ; 6.080 ; 5.712 ;
; addr[1]     ; dout[11]    ; 5.774 ; 6.114 ; 6.114 ; 5.774 ;
; addr[1]     ; dout[12]    ; 5.870 ; 6.224 ; 6.224 ; 5.870 ;
; addr[1]     ; dout[13]    ; 5.802 ; 6.161 ; 6.161 ; 5.802 ;
; addr[1]     ; dout[14]    ; 5.946 ; 6.376 ; 6.376 ; 5.946 ;
; addr[1]     ; dout[15]    ; 6.178 ; 6.178 ; 6.178 ; 6.178 ;
; addr[1]     ; dout[16]    ; 6.360 ; 6.360 ; 6.360 ; 6.360 ;
; addr[1]     ; dout[17]    ; 6.220 ; 6.220 ; 6.220 ; 6.220 ;
; addr[1]     ; dout[18]    ; 6.354 ; 6.354 ; 6.354 ; 6.354 ;
; addr[1]     ; dout[19]    ; 6.364 ; 6.364 ; 6.364 ; 6.364 ;
; addr[1]     ; dout[20]    ; 6.354 ; 6.354 ; 6.354 ; 6.354 ;
; addr[1]     ; dout[21]    ; 6.328 ; 6.328 ; 6.328 ; 6.328 ;
; addr[1]     ; dout[22]    ; 6.374 ; 6.374 ; 6.374 ; 6.374 ;
; addr[1]     ; dout[23]    ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; addr[1]     ; dout[24]    ; 5.964 ; 5.964 ; 5.964 ; 5.964 ;
; addr[1]     ; dout[25]    ; 6.362 ; 6.362 ; 6.362 ; 6.362 ;
; addr[1]     ; dout[26]    ; 6.360 ; 6.360 ; 6.360 ; 6.360 ;
; addr[1]     ; dout[27]    ; 6.233 ; 6.233 ; 6.233 ; 6.233 ;
; addr[1]     ; dout[28]    ; 6.367 ; 6.367 ; 6.367 ; 6.367 ;
; addr[1]     ; dout[29]    ; 6.529 ; 6.529 ; 6.529 ; 6.529 ;
; addr[1]     ; dout[30]    ; 6.310 ; 6.310 ; 6.310 ; 6.310 ;
; addr[1]     ; dout[31]    ; 6.096 ; 6.096 ; 6.096 ; 6.096 ;
; l_u         ; dout[8]     ; 5.636 ;       ;       ; 5.636 ;
; l_u         ; dout[9]     ; 6.038 ;       ;       ; 6.038 ;
; l_u         ; dout[10]    ; 5.868 ;       ;       ; 5.868 ;
; l_u         ; dout[11]    ; 6.001 ;       ;       ; 6.001 ;
; l_u         ; dout[12]    ; 5.902 ;       ;       ; 5.902 ;
; l_u         ; dout[13]    ; 6.113 ;       ;       ; 6.113 ;
; l_u         ; dout[14]    ; 6.263 ;       ;       ; 6.263 ;
; l_u         ; dout[15]    ; 6.120 ;       ;       ; 6.120 ;
; l_u         ; dout[16]    ; 5.999 ;       ;       ; 5.999 ;
; l_u         ; dout[17]    ; 5.866 ;       ;       ; 5.866 ;
; l_u         ; dout[18]    ; 5.993 ;       ;       ; 5.993 ;
; l_u         ; dout[19]    ; 6.003 ;       ;       ; 6.003 ;
; l_u         ; dout[20]    ; 6.001 ;       ;       ; 6.001 ;
; l_u         ; dout[21]    ; 5.967 ;       ;       ; 5.967 ;
; l_u         ; dout[22]    ; 6.013 ;       ;       ; 6.013 ;
; l_u         ; dout[23]    ; 5.667 ;       ;       ; 5.667 ;
; l_u         ; dout[24]    ; 5.642 ;       ;       ; 5.642 ;
; l_u         ; dout[25]    ; 6.040 ;       ;       ; 6.040 ;
; l_u         ; dout[26]    ; 5.999 ;       ;       ; 5.999 ;
; l_u         ; dout[27]    ; 5.872 ;       ;       ; 5.872 ;
; l_u         ; dout[28]    ; 6.014 ;       ;       ; 6.014 ;
; l_u         ; dout[29]    ; 6.168 ;       ;       ; 6.168 ;
; l_u         ; dout[30]    ; 5.982 ;       ;       ; 5.982 ;
; l_u         ; dout[31]    ; 5.769 ;       ;       ; 5.769 ;
; tipo_acc[0] ; dout[0]     ; 6.179 ; 6.596 ; 6.596 ; 6.179 ;
; tipo_acc[0] ; dout[1]     ; 6.130 ; 6.403 ; 6.403 ; 6.130 ;
; tipo_acc[0] ; dout[2]     ; 6.162 ; 6.531 ; 6.531 ; 6.162 ;
; tipo_acc[0] ; dout[3]     ; 5.958 ; 6.237 ; 6.237 ; 5.958 ;
; tipo_acc[0] ; dout[4]     ; 5.979 ; 6.263 ; 6.263 ; 5.979 ;
; tipo_acc[0] ; dout[5]     ; 6.271 ; 6.550 ; 6.550 ; 6.271 ;
; tipo_acc[0] ; dout[6]     ; 6.022 ; 6.308 ; 6.308 ; 6.022 ;
; tipo_acc[0] ; dout[7]     ; 5.696 ; 5.625 ; 5.625 ; 5.696 ;
; tipo_acc[0] ; dout[8]     ; 5.864 ; 6.249 ; 6.249 ; 5.864 ;
; tipo_acc[0] ; dout[9]     ; 5.771 ; 6.651 ; 6.651 ; 5.771 ;
; tipo_acc[0] ; dout[10]    ; 5.649 ; 6.481 ; 6.481 ; 5.649 ;
; tipo_acc[0] ; dout[11]    ; 5.566 ; 6.614 ; 6.614 ; 5.566 ;
; tipo_acc[0] ; dout[12]    ; 5.816 ; 6.515 ; 6.515 ; 5.816 ;
; tipo_acc[0] ; dout[13]    ; 5.683 ; 6.726 ; 6.726 ; 5.683 ;
; tipo_acc[0] ; dout[14]    ; 5.828 ; 6.876 ; 6.876 ; 5.828 ;
; tipo_acc[0] ; dout[15]    ; 5.913 ; 6.733 ; 6.733 ; 5.913 ;
; tipo_acc[0] ; dout[16]    ; 6.069 ; 6.882 ; 6.882 ; 6.069 ;
; tipo_acc[0] ; dout[17]    ; 5.936 ; 6.511 ; 6.511 ; 5.936 ;
; tipo_acc[0] ; dout[18]    ; 6.063 ; 6.955 ; 6.955 ; 6.063 ;
; tipo_acc[0] ; dout[19]    ; 6.073 ; 6.752 ; 6.752 ; 6.073 ;
; tipo_acc[0] ; dout[20]    ; 6.071 ; 6.645 ; 6.645 ; 6.071 ;
; tipo_acc[0] ; dout[21]    ; 6.037 ; 6.931 ; 6.931 ; 6.037 ;
; tipo_acc[0] ; dout[22]    ; 6.083 ; 6.896 ; 6.896 ; 6.083 ;
; tipo_acc[0] ; dout[23]    ; 5.737 ; 6.283 ; 6.283 ; 5.737 ;
; tipo_acc[0] ; dout[24]    ; 5.713 ; 6.255 ; 6.255 ; 5.713 ;
; tipo_acc[0] ; dout[25]    ; 6.138 ; 6.653 ; 6.653 ; 6.138 ;
; tipo_acc[0] ; dout[26]    ; 6.069 ; 6.885 ; 6.885 ; 6.069 ;
; tipo_acc[0] ; dout[27]    ; 5.942 ; 6.619 ; 6.619 ; 5.942 ;
; tipo_acc[0] ; dout[28]    ; 6.084 ; 6.658 ; 6.658 ; 6.084 ;
; tipo_acc[0] ; dout[29]    ; 6.238 ; 6.914 ; 6.914 ; 6.238 ;
; tipo_acc[0] ; dout[30]    ; 6.052 ; 6.601 ; 6.601 ; 6.052 ;
; tipo_acc[0] ; dout[31]    ; 5.839 ; 6.387 ; 6.387 ; 5.839 ;
; tipo_acc[1] ; dout[0]     ; 6.011 ; 6.428 ; 6.428 ; 6.011 ;
; tipo_acc[1] ; dout[1]     ; 5.962 ; 6.311 ; 6.311 ; 5.962 ;
; tipo_acc[1] ; dout[2]     ; 5.994 ; 6.406 ; 6.406 ; 5.994 ;
; tipo_acc[1] ; dout[3]     ; 5.790 ; 6.069 ; 6.069 ; 5.790 ;
; tipo_acc[1] ; dout[4]     ; 5.811 ; 6.171 ; 6.171 ; 5.811 ;
; tipo_acc[1] ; dout[5]     ; 6.103 ; 6.382 ; 6.382 ; 6.103 ;
; tipo_acc[1] ; dout[6]     ; 5.854 ; 6.140 ; 6.140 ; 5.854 ;
; tipo_acc[1] ; dout[7]     ; 5.665 ; 5.784 ; 5.784 ; 5.665 ;
; tipo_acc[1] ; dout[8]     ; 5.898 ; 5.819 ; 5.819 ; 5.898 ;
; tipo_acc[1] ; dout[9]     ; 6.170 ; 5.768 ; 5.768 ; 6.170 ;
; tipo_acc[1] ; dout[10]    ; 6.000 ; 5.644 ; 5.644 ; 6.000 ;
; tipo_acc[1] ; dout[11]    ; 6.034 ; 5.655 ; 5.655 ; 6.034 ;
; tipo_acc[1] ; dout[12]    ; 6.163 ; 5.796 ; 5.796 ; 6.163 ;
; tipo_acc[1] ; dout[13]    ; 6.081 ; 5.956 ; 5.956 ; 6.081 ;
; tipo_acc[1] ; dout[14]    ; 6.296 ; 5.914 ; 5.914 ; 6.296 ;
; tipo_acc[1] ; dout[15]    ; 6.115 ; 6.115 ; 6.115 ; 6.115 ;
; tipo_acc[1] ; dout[16]    ; 5.983 ; 6.289 ; 6.289 ; 5.983 ;
; tipo_acc[1] ; dout[17]    ; 5.456 ; 6.156 ; 6.156 ; 5.456 ;
; tipo_acc[1] ; dout[18]    ; 5.697 ; 6.283 ; 6.283 ; 5.697 ;
; tipo_acc[1] ; dout[19]    ; 5.684 ; 6.293 ; 6.293 ; 5.684 ;
; tipo_acc[1] ; dout[20]    ; 5.602 ; 6.291 ; 6.291 ; 5.602 ;
; tipo_acc[1] ; dout[21]    ; 5.674 ; 6.257 ; 6.257 ; 5.674 ;
; tipo_acc[1] ; dout[22]    ; 5.717 ; 6.303 ; 6.303 ; 5.717 ;
; tipo_acc[1] ; dout[23]    ; 5.522 ; 5.957 ; 5.957 ; 5.522 ;
; tipo_acc[1] ; dout[24]    ; 5.492 ; 5.933 ; 5.933 ; 5.492 ;
; tipo_acc[1] ; dout[25]    ; 5.854 ; 6.358 ; 6.358 ; 5.854 ;
; tipo_acc[1] ; dout[26]    ; 5.708 ; 6.289 ; 6.289 ; 5.708 ;
; tipo_acc[1] ; dout[27]    ; 5.505 ; 6.162 ; 6.162 ; 5.505 ;
; tipo_acc[1] ; dout[28]    ; 5.615 ; 6.304 ; 6.304 ; 5.615 ;
; tipo_acc[1] ; dout[29]    ; 5.848 ; 6.458 ; 6.458 ; 5.848 ;
; tipo_acc[1] ; dout[30]    ; 5.615 ; 6.272 ; 6.272 ; 5.615 ;
; tipo_acc[1] ; dout[31]    ; 5.627 ; 6.059 ; 6.059 ; 5.627 ;
+-------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 48    ; 48   ;
; Unconstrained Input Port Paths  ; 464   ; 464  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 1592  ; 1592 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Apr 14 22:31:45 2021
Info: Command: quartus_sta Practica5 -c Practica5
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Practica5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.076
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.076       -66.432 clk 
Info (332146): Worst-case hold slack is 2.786
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.786         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -959.327 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -46.720 clk 
Info (332146): Worst-case hold slack is 2.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.321         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -756.308 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4540 megabytes
    Info: Processing ended: Wed Apr 14 22:31:46 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


