#                       概述

**传统分类**：个人计算机（PC），服务器，嵌入式计算机

**后PC时代**：

往小的方向发展为：个人移动设备（PMD）

往大的方向发展为：仓储规模计算机（WSC），大型数据中心的云计算服务器

**存储容量**：

![Screenshot 2025-01-13 145200](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-13 145200.png)

B(Byte)字节， b（bit）位

1字节 = 8 位

字节常用于存储容量，位常用于传输速度

## 八个伟大思想

### 2个设计原则

1.摩尔定律

单芯片上的集成度（单位面积硅片能容纳的晶体管数量）每24个月翻一番（已失效）

芯片设计要依据设计完成时的工艺水平

2.抽象

省略低层次的细节，提供简化的模型

### 4个提高性能的方法

3.加速大概率事件

改进后的执行时间 = 改进影响的执行时间 / 改进量（加速比） + 改进不影响的执行时间

4.并行

同时发生，典型例子是多核处理器

5.流水线

类比工业中的流水线

6.预测

如果 1）预测失误后恢复的代价不高，2）预测有相当的准确率

则可以猜测哪些操作会发生，并提前开始执行

### 存储器层次与冗余

7.存储器层次（见软硬件接口）

8.冗余提高可靠性：物理器件的“备胎”，失效了就换上

## 软硬件基础

汇编语言与机器语言依赖于机器，所以被称为低级语言

高级语言编译产生汇编语言

### 冯结构

**五大经典部件**：1.**输入设备，2.输出设备**，合称**I/O设备**

混合I/O设备：触摸屏，网卡

存放程序和数据的 3.**存储器**

缓存cache ~ SRAM 			快但是贵，容量很小（3MB）

主存/内存 ~ DRAM 		     比较快也比较贵，容量中等（8~16GB）

辅存/外存/二级储存器 ~ 闪存，磁盘 		慢但便宜容量大（基本都是512GB起步）

只有存入内存的程序才能被CPU处理

组成CPU的两大部件：4.**控制器**，5.**运算器**

![Screenshot 2025-01-13 152651](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-13 152651.png)

### 存储器层次结构

![Screenshot 2025-01-13 154430](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-13 154430.png)

### 指令集体系结构（架构，ISA）

即，可以执行的指令集合

![Screenshot 2025-01-13 154505](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-13 154505.png)

### 集成电路制造

晶体管：受电信号控制的简单开关

集成电路（IC）：由许多个晶体管组成的芯片

结论：

成品率越高，产量越高，芯片面积越小，芯片的制造成本越低

## 性能与功耗

个人计算机更看重响应时间（又称执行时间）

服务器更看重**吞吐率**：单位时间内完成的任务数量

主要讨论**CPU执行时间**：

性能 = 1 / 执行时间

### CPU经典性能公式

CPU时钟周期长度T（CPU干任何事的时间都是一个时钟周期的整数倍）

CPU执行时间 = 时钟周期数 * 时钟周期长			CPUtime = cycles * T

**执行程序本质上就是执行机器指令！**



所以，时钟周期数 = 机器指令的条数（IC） * 每条机器指令占用的时钟周期数（CPI）

**不同机器指令需要的周期数不尽相同**

每条机器指令占用的时钟周期数是一个平均值，即**总周期数/总指令数**

时钟周期数 = 指令数 * 平均每条指令所需周期数     			cycles = IC * CPI



CPU执行时间 = 指令数 * CPI *时钟周期长 		 CPUtime = IC *CPI * T

CPU的**时钟频率f（主频）**：一秒钟有多少个时钟周期

T = 1/f

CPU执行时间 = 指令数 * CPI / 主频     			CPUtime = IC * CPI / f

主频的单位通常是吉赫兹GHz（G在此处代表10的9次方）



编程语言，编译程序，算法 会影响指令数和CPI两个因素

指令集体系结构，会影响指令数，CPI，主频全部三个因素

它们都会影响CPU性能



衡量性能的指标MIPS（百万指令每秒）

MIPS = IC / (CPUtime * 10的6次方) =  f /（CPI * 10的6次方）

但并不靠谱（漏了指令数）

### 功耗

CMOS（互补型金属氧化半导体）是当前占统治地位的集成电路技术

其中，晶体管的能耗主要来自动态能耗，即晶体管打开关闭的短暂动态过程



能耗 = 负载电容 * 电压的平方（一个晶体管在一开一关中的能耗）

开关频率与CPU主频相关

功耗 = 1/2 * 负载电压 * 电压的平方 * 开关频率		P = 1/2CU的平方 * f

# 指令：计算器的语言

## MIPS汇编指令

![Screenshot 2025-01-13 174325](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-13 174325.png)

### MIPS-32中的通用寄存器

MIPS中运算操作的操作数必须来自**寄存器**或者指令本身

一种位于CPU，比cache更小更快的存储器

用来暂时存放运算的源数据和结果



一些寄存器是专用的，如存放执行中指令的地址的**程序计数器（PC）**

与此相对应，用于暂时存放运算数据的寄存器称为通用寄存器



MIPS中一共有32个32位的寄存器，共128B（大部分架构都采用16或32个寄存器）

程序中的变量存放在**保存寄存器（store reg）**中：$s0~$s7共8个

运算的临时变量，中间变量存放在**临时寄存器（temp reg）**中：$t0~$t7共8个

还有一个**零寄存器**，永远存放32位的0，写作$zero

### 三类汇编指令

#### 算数指令

c = a + b  ==>  add c, a, b

**注：MIPS中运算的操作数必须来自寄存器或者指令本身**

假设变量a,b,c分别存放在寄存器$s0, $s1, $s2中，则该语句应写为

add $s2, $s0, $s1(其中两个加数可以互换，但减法不行)

c = a - b 必须写为sub $s2, $s0, $s1

运算的“原材料”a和b对应的寄存器$s0,$s1分别称为源操作数1（src1）和源操作数2（src2）

运算的结果c对应的寄存器$s2称为目的操作数（des）

加减指令的通式：add/sub des, src1, src2

**加立即数**：假设变量i位于寄存器$s0

i++ ==>  addi  $s0, $s0, 1

因为立即数可取负数，所以不存在subi

**逻辑按位运算**：

and， or， nor

具体规则与算数运算相差不多

**逻辑移位运算**：

右移：srl，左移：sll

**逻辑左移**：指令让寄存器中的数据整体往左移动指定的位数，并在右边空出来的位上补0

假设 $s2 = 29个0 + 101

逻辑左移两位后，放在寄存器$s0中

sll $s0 $s2 2

这里的2是告诉计算机移动几位的移位量，且实际完成了*4的运算

#### 数据传送

##### 寄存器-存储器数据传送：lw指令

运算指令的操作数必须来自寄存器/指令本身

通用寄存器一共只有128B

数组元素却可以占成千上万个字节，只能存放在内存中，这时，我们把数组第一个元素a[0]的32位地址，称为数组的**基址**，放在寄存器中

如果源操作数在内存中，是数组a的5号元素（第六个元素），数组a的基址存放在$s1中，那么，a[5]的地址表示为5($s1)

**取字指令**：将a[5]从内存传送到寄存器$s0： lw $s0, 5($s1)



MIPS的通用寄存器都是32位长，即为MIPS体系结构的**字长**，通常代表了参与运算的数据的长度，因此在该门课程中，1字 = 32b = 4B

a[0]与a[5]，在内存中的距离是5个字，偏移量为20个字节，又因为内存按字节编址，因此，a[5]的地址应表示成20($s1)



**存字指令**：把$t0中的运算结果送回内存中的a[2]：sw $t0, 8($s1)



##### 寄存器间数据传送 装载立即数到寄存器

MIPS没有专门的寄存器间移动数据的指令

但可通过例如：addi $s1, $t0, 0 或 addi $s1, $t0, $zero 实现

**move伪指令**：move $s1, $t0



将常数10装入寄存器$s2,同样可以采用：addi $s2, $zero, 10

或**取立即数伪指令**：li $s2, 10



##### 装载32位立即数到寄存器

addi指令中的立即数10只能占用32位指令中的一部分

假设我们要向寄存器中装载一个32位的立即数：10A2 7FFF

必须先用**取高位立即数**指令，将10A2放入$s2的高16位：lui $s2, 4258

再让$s2与低16位的立即数7FFF进行或运算： ori $s2,32767

**不能使用addi代替ori指令，如果低16位的最高位是1，addi会把它理解为负数**

#### 决策指令

计算机与一般计算器的区别：决策能力，根据一定条件选择执行何种运算能力

设：$s0 = 0,$s1 = 0, $s2 = 1

**相等则分支指令**：在两个源操作数寄存器中的值相同时分支，分支已分支标签表示

beq $s0, $s1, Label

**不等则分支指令**：在值不同时分支到标签

bne $s0, $s2, Label



j Label ：无条件跳转到标签Label



**小于则置位slt**：置位：将一位设置为1；复位：将一位设置为0

设$s0 = 0, $s1 = 0, $s2 = 1

slt $t0, $s0,$s2  		则$t0置位为1



**判定大于>或小于<使用slt和beq，判定大于等于或小于等于使用slt和bne**

![Screenshot 2025-01-14 102645](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-14 102645.png)

 #### 指令格式

![Screenshot 2025-01-14 103742](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-14 103742.png)

![Screenshot 2025-01-14 104243](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-14 104243.png)



![Screenshot 2025-01-14 105126](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-14 105126.png)

### 过程支持

#### 支持过程的三大寄存器

1.主程序（**调用者**）将参数放在过程（**被调用者**）可以取的特定位置

​		4个**参数寄存器（argument reg）** $a0~$a3

5，过程将结果的值放在主程序可以取用的特定位置

​		2个**值寄存器（value reg）**  $v0~$v1

6，过程把控制权返还给主程序，执行调用过程的指令的下一条指令，怎么找到这个位置？

​		主程序把下一条指令的32位地址存入1个**返回地址寄存器（return address reg）**  $ra

#### jal-jr指令对 程序计数器

跳转并链接（jump and link）指令可以同时实现两个功能：

- 无条件跳到下一个标签
- 将下一条指令的地址放入返回地址寄存器 $ra

jal Label

jal指令由调用者主程序使用



寄存器跳转（jump reg）指令可以跳转到某一寄存器存储的32位地址，基本上只和返回地址寄存器搭配

jr $ra

jr指令由被调用者过程使用



#### 保存寄存器的压栈和出栈 栈指针$sp

在过程调用前，主程序往往已经将自己要用的变量放在了保存寄存器中，如果过程要使用保存寄存器，要把主程序已经使用的保存寄存器入栈



栈在内存中以**高地址为栈底，低地址为栈顶**

**栈指针**永远指向栈顶



入栈时，先把$sp减去待保存的保存寄存器个数的**4**倍，再用sw将保存寄存器存入栈中（方向从栈底到栈顶）

过程结束时把这些数据出栈，放回保存寄存器，供主程序继续使用，步骤正好相反

 ![Screenshot 2025-01-14 164512](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-14 164512.png)

**需要压栈保存的寄存器**：

1. 保存寄存器$s0~$s7
2. 返回地址寄存器$ra
3. 栈指针$sp
4. 栈指针以上

**结论：任何过程须显式地压栈保存即将使用的保存寄存器$s0~$s7（用哪几个存哪几个）外层嵌套过程须显式地压栈保存返回地址寄存器$ra**



#### 过程帧与帧指针$fp  

为了标记运行中过程建立的栈，除了栈顶的栈指针$sp

还可以加一个**帧指针（frame pointer)**    $fp指向栈底，即过程帧的第一个字

$fp 与 $sp之间的空间由运行中过程使用称为**过程帧**，也叫**活动记录**



####  全局指针$gp  程序的内存分配

为了便于寻找位置固定的数据

（主程序使用的变量，以及声明为static的变量，统称为静态变量）

使用一个固定指向静态数据区某一位置的全局指针（global pointer）$gp

程序在内存中包含五段，地址从高到低分别为

1. **保留段**
2. **正文段（代码段），**保存指令
3. **静态数据段**，保存静态数据
4. **动态数据段（堆）**，从低往高“生长”
5. **栈**，从高往低“生长”

![Screenshot 2025-01-14 161917](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-14 161917.png)

栈和堆此消彼长，实现了内存空间的高效利用

### 五种寻址方式

![Screenshot 2025-01-14 164813](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-14 164813.png)

#### R型：寄存器寻址

所有操作都是寄存器的那个采用**寄存器寻址**

操作数个数从一个到三个不等

**R型指令与寄存器寻址是充要条件**

已涉及R型指令：

![Screenshot 2025-01-14 165241](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-14 165241.png)



#### I型：立即数寻址和基址偏移寻址

第三个操作数（第二个源操作数）是常数的指令采用**立即数寻址**

具体包括addi，ori两条指令（其实还包括lui指令）

![Screenshot 2025-01-14 165849](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-14 165849.png)



两条数据传送指令lw，sw

将基址寄存器和偏移量相加的内存寻址方式称为**基址偏移寻址**

可单独称为基址寻址和偏移寻址

**PC相对寻址 字地址和字节地址**

两条条件分支指令beq，bne

在汇编语言中使用标签来表示分支的目标地址，标签翻译成机器语言其实是个整数，告诉计算机从当前指令的地址出发，到达分支目标地址的距离是多少

**程序计数器（program counter，PC）**中保存了执行中指令的地址

分支指令中的16位分支地址是一个二进制补码，可正可负

**PC相对寻址**：表示以PC+为基准相加的字地址数目 

**分支32位地址 = PC + 4 + 字地址偏移量**

![Screenshot 2025-01-14 171753](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-14 171753.png)

#### J型：伪直接寻址

 **J型指令与寄伪直接寻址是充要条件**，包含j，jal两条

**寄存器跳转jr指令是R型指令**

直接寻址：指令中直接给出32位内存地址，但J型地址字段只有26位

因此，执行J型指令前，先将26位字地址左移两位（右侧补0）形成28位字节地址，再和PC的高四位拼接成32位地址

这就是**伪直接寻址**

![Screenshot 2025-01-14 173954](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-14 173954.png)

**扩大分支与跳转的范围**：





#### 小结

![Screenshot 2025-01-14 192500](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-14 192500.png)

### MIPS汇编指令小结

![Screenshot 2025-01-14 174911](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-14 174911.png)

# 计算机的算数运算

## 整数的表示

当今计算机都采用可以直接加减的**补码**来表示带符号整数

**符号扩展**：将最高位的符号位，复制到高几位



## 计算

进位速度制约了加法的速度，32位ALU(算术逻辑单元)的行波进位方式共产生64个门延迟

**超前进位加法器**：要执行n位加法，求出n是4的几次方并向上取整，再乘2加1，就是超前进位的门延迟

### 乘法

![Screenshot 2025-01-21 182108](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-21 182108.png)

RISC-V为64位，重复64次

![Screenshot 2025-01-21 192939](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-21 192939.png)

**我们常用sll来乘以2，但srl除以2的操作会出错**

### 除法

规定余数和被除数同号

![Screenshot 2025-01-21 211922](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-21 211922.png)

RISC-V版，重复了65次

![Screenshot 2025-01-23 165735](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-23 165735.png)

### 浮点数

**规格化的二进制小数，只要不是0.0，且没有超出表示范围，小数点左边一定是1**

**单精度**：以32位字表示的浮点值（s表示符号，1为负数）

![Screenshot 2025-01-23 170604](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-23 170604.png)

**双精度**：以64位双字表示的浮点值

![Screenshot 2025-01-23 170527](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-23 170527.png)

![Screenshot 2025-01-23 174309](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-23 174309.png)

浮点数加法：

![Screenshot 2025-01-23 175034](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-23 175034.png)

浮点数通常只是一个近似值，舍入时需要硬件保留更多的有效位，IEEE 754右边总是多保留两个额外的尾数用于舍入，分别叫做**保护位和舍入位**，正常情况下，**尾数最低位**误差数目不超过0.5

# 处理器

## 单周期数据通路

  ![Screenshot 2025-01-25 000812](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-25 000812.png)

**指令周期**：

1. **IF取指令**，根据PC所给地址，从存储器中取出指令
2. **ID译码与读寄存器**，分许指令字段，读取一个或两个寄存器
3. **EX运算**：ALU运算R型指令的结果/访存指令的地址/beq两源操作数是否相等
4. **MEM访存与分支**：访存指令向存储器进行读写，分支指令完成分支
5. **WB写回**：将结果送回某寄存器

![屏幕截图 2025-01-23 220812](https://wwworder.oss-cn-beijing.aliyuncs.com/img/屏幕截图 2025-01-23 220812.png)

- 在**单周期实现**中，每条指令都在一个时钟周期内完成，CPI为1
- 注意到只有lw使用全部5个阶段，因此基本确定，时钟周期取决于lw的执行时长
- 其他指令只用4个阶段，但仍然要花费5个阶段的时间
- **多周期实现**可以缩短时钟周期到1个阶段的长度，一条指令占用几个阶段，就执行几个周期
- 虽然CPI变成了4或5，但时钟周期缩短到1/5，运行速度反而更快



**beq的4个步骤**：

1. 从指令存储器中取出指令，PC自增
2. 从寄存器堆中读出两个寄存器
3. ALU将从寄存器堆读出的两数相减，PC与左移一位，符号扩展的指令中的12位（偏移）相加，结果是分支目标地址
4. ALU的零输出决定将哪个加法器的结果写入PC

![Screenshot 2025-01-24 154359](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-24 154359.png)

ALU控制单元采用多级译码的方式



**指令译码**：就是主控制单元将操作码（不包括功能码）翻译成**控制信号**，并发送到对应器件的过程

注：控制单元只发出Branch信号，而不是直接发出PCSrc信号



![Screenshot 2025-01-24 151343](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-24 151343.png)

## 流水线

![Screenshot 2025-01-24 155557](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-24 155557.png)



**结构冒险**：两条指令抢占同一流水级的硬件部件（可通过添加额外的硬件解决）

### 流水线性能

流水线并不减少单条指令的执行时间，而是通过增加指令吞吐率来提高性能，即在同一时间处理多条指令的不同阶段，实现**指令级并行**

**过度划分流水级会导致调度开销增大，分支性能下降，抵消性能提升**

![Screenshot 2025-01-24 162645](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-24 162645.png)



### 流水线控制

与单周期控制信号的种类，数量，功能完全相同

**跨流水级的控制信号传送**：EX级使用该级的信号（ALUSrc和ALUOp）后不再使用，可以丢弃，MEM级同理



选择写回哪里的mux提前到EX阶段

### 流水线冒险

**结构冒险**

#### 数据冒险

约定寄存器**前半拍写，后半拍读**

若读取寄存器时，数据还未写入寄存器，则产生数据冒险

 **解决方法**:

ALU-ALU旁路：上一ALU的运算结果作为下一ALU的输入

MEM-ALU旁路：上一ALU的运算结果（MEM级）作为下一ALU的输入

配备两种旁路的叫全旁路

**载入-使用型数据阻塞**：指当载入指令要取的数据还没取回时，其他指令就需要该数据的情况

**流水线停顿**：也称为气泡，为了解决冒险而实施的一种阻塞

![Screenshot 2025-01-24 233115](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-01-24 233115.png)

停顿一个时钟周期（空指令），就可以继续处理了

#### 控制冒险

分支失败才应该执行的指令（或反过来）就产生了分支冒险，是一种典型的控制冒险



静态分支预测：

我们可以采取总是**假设分支不发生**的策略，执行那些紧跟在beq后的指令，跳过分支

如果预测失败不产生额外开销，且预测成功率能达到50%，就能减少50%的分支冒险开销



动态分支预测：

通过向数据通路添加称为**分支预测缓存（分支历史记录）**的小型索引存储器区，保存近几次分支的记录，进而 预测 分支是否发生

 # 存储

所有的程序都会在访存上花费大量时间，存储系统成为性能的主要决定因素

DRAM的访问速度慢于SRAM，但它每bit成本也要低很多，两者价格差主要源于DRAM的每比特占用面积远远小于SRAM，因而DRAM能在等量的硅上实现更大的存储容量

DRAM芯片：使用**栅极电容**存储信息（电容放电信息被破坏，是**破坏性读出**，读出后应有重写操作，也称“再生”）（需要刷新）（分两次送行列地址）

SRAM芯片：使用**双稳态触发器**存储信息（成本高，集成度低，功耗大）







![Screenshot 2025-02-06 154548](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-02-06 154548.png)

主存与辅存间需要硬件和操作系统

cache与主存间一般由硬件自动完成



主存-辅存：实现了虚拟存储系统，解决了主存容量不够的问题

## cache

缓解了CPU与主存之间的速度矛盾



现代计算机常采用多级cache

离CPU越近的速度越快，容量越小



工作原理：

![Screenshot 2025-02-06 173731](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-02-06 173731.png)

cache能够正常工作的有效依据：**局部性原理**：空间局限，时间局限

主存与cache之间是以“块”为单位进行数据交换的（复制了一份，不影响主存内容）



CPU访问cache的时间称为**命中时间**，通常只有1T

CPU访问内存比直接访问cache多出来的时间称为**缺失代价**，长达数百T

注意：访问内存比直接访问cache多出来的额外开销，才是缺失代价



![Screenshot 2025-02-06 174921](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-02-06 174921.png)



### 直接映射

![Screenshot 2025-02-06 175956](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-02-06 175956.png)

全相联映射的访存

![Screenshot 2025-02-07 150203](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-02-07 150203.png)

### 替换算法

全相联映射：cache完全满了才需要替换，需要在全局选择替换哪一块

直接映射：如果对应位置非空，则毫无选择地直接替换（无需考虑替换算法）

组相联映射：分组内满了才需要替换，需要在分组内选择替换哪一块

#### 随机算法（RAND）

若cache已满，则随机选择一块

实现简单，但完全没考虑局部性原理，命中率低，实际效果很不稳定

#### 先进先出算法（FIFO）

![Screenshot 2025-02-07 163628](https://wwworder.oss-cn-beijing.aliyuncs.com/img/Screenshot 2025-02-07 163628.png)

实现简单，最开始按#0#1#2#3放入cache，之后轮流替换#0#1#2#3，依旧没有考虑局部性原理，最先被调入cache的块也有可能被频繁访问



抖动现象：频繁的换入换出（刚被替换的块很快又被调入）

#### 近期最少使用（LRU）

为每一个cache设置一个“计数器”，用于记录cache已经多久没被访问了，当cache满后，替换最大的

命中时，所命中的行的计数器清零，**比其低的计数器加1，其余不变**



若被频繁访存的主存块数量 > cache行数量，则易发生抖动现象

#### 最近不经常使用（LFU）

 为每一个cache设置一个“计数器”，用于记录cache被访问几次了，当cache满后，替换最小的

若有多个计数器最小的行，可按行号递进，或FIFO



曾经被经常访问的主存块在未来不一定会用到（如：微信视频聊天相关的块），并没有很好地遵循局部性原理，因此实际运行效果不如LRU

### 写策略

#### 写命中

 **写回法：**当CPU对cache写命中时，只修改cache的内容，而不立即写入主存，只有当此块被换出时才写回主存

减少了访存次数，但存在数据不一致的隐患

**全写法**：当CPU对cache写命中时，必须把数据同时写入cache和主存，一般使用写缓冲

#### 写不命中

**写分配法**：当CPU对cache写不命中时，把主存中的块调用cache，在cache中修改，再搭配写回法使用

**非写分配法**：当CPU对cache写不命中时只写入主存，不调入cache，搭配全写法



各级cache之间常采用“全写+非写分配”

cache-主存之间常采用“写回+写分配”

## 虚拟存储

主要是主存与辅存之间，很多与cache与主存之间是相同的



**页式虚拟存储器：**将程序拆分成大小相等的页面，然后再决定将哪一页塞入主存

**段式虚拟存储器：**按照功能模块拆分



**段页式：**先分段再分页，

虚拟地址：段号+段内页号+页内地址