+define+NLB400_MODE_0
+define+INCLUDE_DDR4
+define+BIST_AFU
+define+SIM_MODE
C:filelist_base.txt
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_defs.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_top.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_addr_gen.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_avl_mm_if.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_avl_mm_srw_if.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_block_rw_stage.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_burst_boundary_addr_gen.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_byteenable_stage.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_driver_simple.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_driver.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_driver_fsm.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_lfsr.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_lfsr_wrapper.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_rand_addr_gen.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_rand_burstcount_gen.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_rand_num_gen.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_rand_seq_addr_gen.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_read_compare.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_reset_sync.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_scfifo_wrapper.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_seq_addr_gen.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_single_rw_stage.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_template_addr_gen.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_template_stage.sv
ddr_bist/altera_emif_tg_avl_170/synth/altera_emif_avl_tg_amm_1x_bridge.sv
ddr_bist/synth/ed_synth_tg_0.v
