TimeQuest Timing Analyzer report for lab3vhdl
Wed Sep 21 12:25:41 2016
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Hold: 'clk'
 13. Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Setup Transfers
 19. Hold Transfers
 20. Report TCCS
 21. Report RSKM
 22. Unconstrained Paths
 23. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; lab3vhdl                                           ;
; Device Family      ; MAX7000AE                                          ;
; Device Name        ; EPM7064AELC44-10                                   ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 90.91 MHz ; 90.91 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -10.000 ; -369.000      ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 3.900 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.500 ; -287.000      ;
+-------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                                                  ;
+---------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.000 ; fsm:inst|CS.state_bit_0                               ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.100      ;
; -10.000 ; fsm:inst|CS.state_bit_1                               ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.100      ;
; -10.000 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.100      ;
; -10.000 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.100      ;
; -10.000 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.100      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_1                               ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_0                               ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_1                               ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_0                               ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; fsm:inst|CS.state_bit_1                               ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; fsm:inst|CS.state_bit_1                               ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; fsm:inst|CS.state_bit_1                               ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; fsm:inst|CS.state_bit_1                               ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_0                               ; fsm:inst|CS.state_bit_1                               ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_1                               ; fsm:inst|CS.state_bit_1                               ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_1                               ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_0                               ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_1                               ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_0                               ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_1                               ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_0                               ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_0                               ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_1                               ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_0                               ; fsm:inst|CS.state_bit_0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_1                               ; fsm:inst|CS.state_bit_0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; fsm:inst|CS.state_bit_0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; fsm:inst|CS.state_bit_0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; fsm:inst|CS.state_bit_0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; fsm:inst|CS.state_bit_0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_0                               ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; fsm:inst|CS.state_bit_1                               ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.200      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; fsm:inst|CS.state_bit_0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; fsm:inst|CS.state_bit_0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; fsm:inst|CS.state_bit_0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; fsm:inst|CS.state_bit_0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; shiftreg:inst7|output_8bit_temp[7]                    ; shiftreg:inst7|output_8bit_temp[6]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; shiftreg:inst7|output_8bit_temp[6]                    ; disp_register:inst8|Q[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; shiftreg:inst7|output_8bit_temp[6]                    ; shiftreg:inst7|output_8bit_temp[5]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; shiftreg:inst7|output_8bit_temp[5]                    ; disp_register:inst8|Q[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; shiftreg:inst7|output_8bit_temp[5]                    ; shiftreg:inst7|output_8bit_temp[4]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; shiftreg:inst7|output_8bit_temp[4]                    ; disp_register:inst8|Q[4]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; shiftreg:inst7|output_8bit_temp[4]                    ; shiftreg:inst7|output_8bit_temp[3]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; disp_register:inst8|Q[4]                              ; multiplex_7seg:inst10|decimal_point                   ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; disp_register:inst8|Q[5]                              ; multiplex_7seg:inst10|single_digit[3]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; disp_register:inst8|Q[6]                              ; multiplex_7seg:inst10|single_digit[3]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; disp_register:inst8|Q[5]                              ; multiplex_7seg:inst10|single_digit[2]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; disp_register:inst8|Q[6]                              ; multiplex_7seg:inst10|single_digit[2]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; disp_register:inst8|Q[5]                              ; multiplex_7seg:inst10|single_digit[1]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; disp_register:inst8|Q[6]                              ; multiplex_7seg:inst10|single_digit[1]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; disp_register:inst8|Q[5]                              ; multiplex_7seg:inst10|single_digit[0]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; disp_register:inst8|Q[6]                              ; multiplex_7seg:inst10|single_digit[0]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; shiftreg:inst7|output_8bit_temp[3]                    ; disp_register:inst8|Q[3]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; shiftreg:inst7|output_8bit_temp[3]                    ; shiftreg:inst7|output_8bit_temp[2]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; shiftreg:inst7|output_8bit_temp[2]                    ; disp_register:inst8|Q[2]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; shiftreg:inst7|output_8bit_temp[2]                    ; shiftreg:inst7|output_8bit_temp[1]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.100      ;
+---------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                 ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; shiftreg:inst7|output_8bit_temp[7]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; shiftreg:inst7|output_8bit_temp[7]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; shiftreg:inst7|output_8bit_temp[7]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; shiftreg:inst7|output_8bit_temp[7]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_0                               ; shiftreg:inst7|output_8bit_temp[7]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_1                               ; shiftreg:inst7|output_8bit_temp[7]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; shiftreg:inst7|output_8bit_temp[6]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; shiftreg:inst7|output_8bit_temp[6]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; shiftreg:inst7|output_8bit_temp[6]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; shiftreg:inst7|output_8bit_temp[6]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_0                               ; shiftreg:inst7|output_8bit_temp[6]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_1                               ; shiftreg:inst7|output_8bit_temp[6]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_0                               ; disp_register:inst8|Q[6]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_1                               ; disp_register:inst8|Q[6]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; shiftreg:inst7|output_8bit_temp[5]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; shiftreg:inst7|output_8bit_temp[5]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; shiftreg:inst7|output_8bit_temp[5]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; shiftreg:inst7|output_8bit_temp[5]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_0                               ; shiftreg:inst7|output_8bit_temp[5]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_1                               ; shiftreg:inst7|output_8bit_temp[5]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_0                               ; disp_register:inst8|Q[5]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_1                               ; disp_register:inst8|Q[5]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; shiftreg:inst7|output_8bit_temp[4]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; shiftreg:inst7|output_8bit_temp[4]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; shiftreg:inst7|output_8bit_temp[4]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; shiftreg:inst7|output_8bit_temp[4]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_0                               ; shiftreg:inst7|output_8bit_temp[4]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_1                               ; shiftreg:inst7|output_8bit_temp[4]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_0                               ; disp_register:inst8|Q[4]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_1                               ; disp_register:inst8|Q[4]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; shiftreg:inst7|output_8bit_temp[3]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; shiftreg:inst7|output_8bit_temp[3]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; shiftreg:inst7|output_8bit_temp[3]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; shiftreg:inst7|output_8bit_temp[3]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_0                               ; shiftreg:inst7|output_8bit_temp[3]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_1                               ; shiftreg:inst7|output_8bit_temp[3]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_0                               ; disp_register:inst8|Q[3]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_1                               ; disp_register:inst8|Q[3]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; shiftreg:inst7|output_8bit_temp[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; shiftreg:inst7|output_8bit_temp[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; shiftreg:inst7|output_8bit_temp[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; shiftreg:inst7|output_8bit_temp[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_0                               ; shiftreg:inst7|output_8bit_temp[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_1                               ; shiftreg:inst7|output_8bit_temp[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_0                               ; disp_register:inst8|Q[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_1                               ; disp_register:inst8|Q[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; shiftreg:inst7|output_8bit_temp[1]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; shiftreg:inst7|output_8bit_temp[1]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; shiftreg:inst7|output_8bit_temp[1]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; shiftreg:inst7|output_8bit_temp[1]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_0                               ; shiftreg:inst7|output_8bit_temp[1]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_1                               ; shiftreg:inst7|output_8bit_temp[1]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_0                               ; disp_register:inst8|Q[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_1                               ; disp_register:inst8|Q[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; shiftreg:inst7|output_8bit_temp[0]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; shiftreg:inst7|output_8bit_temp[0]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ; shiftreg:inst7|output_8bit_temp[0]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; shiftreg:inst7|output_8bit_temp[0]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_0                               ; shiftreg:inst7|output_8bit_temp[0]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_1                               ; shiftreg:inst7|output_8bit_temp[0]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_0                               ; disp_register:inst8|Q[0]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 3.900 ; fsm:inst|CS.state_bit_1                               ; disp_register:inst8|Q[0]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 5.200      ;
; 5.800 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; fsm:inst|CS.state_bit_1                               ; fsm:inst|CS.state_bit_1                               ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; fsm:inst|CS.state_bit_0                               ; fsm:inst|CS.state_bit_0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ; fsm:inst|CS.state_bit_0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ; fsm:inst|CS.state_bit_0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ; fsm:inst|CS.state_bit_0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ; fsm:inst|CS.state_bit_0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; shiftreg:inst7|output_8bit_temp[7]                    ; shiftreg:inst7|output_8bit_temp[6]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; shiftreg:inst7|output_8bit_temp[6]                    ; disp_register:inst8|Q[6]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; shiftreg:inst7|output_8bit_temp[6]                    ; shiftreg:inst7|output_8bit_temp[5]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; shiftreg:inst7|output_8bit_temp[5]                    ; disp_register:inst8|Q[5]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; shiftreg:inst7|output_8bit_temp[5]                    ; shiftreg:inst7|output_8bit_temp[4]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; shiftreg:inst7|output_8bit_temp[4]                    ; disp_register:inst8|Q[4]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; shiftreg:inst7|output_8bit_temp[4]                    ; shiftreg:inst7|output_8bit_temp[3]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; disp_register:inst8|Q[4]                              ; multiplex_7seg:inst10|decimal_point                   ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; disp_register:inst8|Q[5]                              ; multiplex_7seg:inst10|single_digit[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; disp_register:inst8|Q[6]                              ; multiplex_7seg:inst10|single_digit[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; disp_register:inst8|Q[5]                              ; multiplex_7seg:inst10|single_digit[2]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; disp_register:inst8|Q[6]                              ; multiplex_7seg:inst10|single_digit[2]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; disp_register:inst8|Q[5]                              ; multiplex_7seg:inst10|single_digit[1]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 7.100      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[0] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[1] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[2] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; bcounter:inst6|lpm_counter:b_count_temp_rtl_0|dffs[3] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; disp_register:inst8|Q[0]                              ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_register:inst8|Q[0]                              ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; disp_register:inst8|Q[1]                              ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_register:inst8|Q[1]                              ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; disp_register:inst8|Q[2]                              ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_register:inst8|Q[2]                              ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; disp_register:inst8|Q[3]                              ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_register:inst8|Q[3]                              ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; disp_register:inst8|Q[4]                              ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_register:inst8|Q[4]                              ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; disp_register:inst8|Q[5]                              ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_register:inst8|Q[5]                              ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; disp_register:inst8|Q[6]                              ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_register:inst8|Q[6]                              ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; fsm:inst|CS.state_bit_0                               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm:inst|CS.state_bit_0                               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; fsm:inst|CS.state_bit_1                               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm:inst|CS.state_bit_1                               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; multiplex_7seg:inst10|decimal_point                   ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; multiplex_7seg:inst10|decimal_point                   ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; multiplex_7seg:inst10|single_digit[0]                 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; multiplex_7seg:inst10|single_digit[0]                 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; multiplex_7seg:inst10|single_digit[1]                 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; multiplex_7seg:inst10|single_digit[1]                 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; multiplex_7seg:inst10|single_digit[2]                 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; multiplex_7seg:inst10|single_digit[2]                 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; multiplex_7seg:inst10|single_digit[3]                 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; multiplex_7seg:inst10|single_digit[3]                 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[0] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[1] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[2] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; scounter:inst5|lpm_counter:s_count_temp_rtl_0|dffs[3] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; sevensegment_decoder:inst11|digit[0]                  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; sevensegment_decoder:inst11|digit[0]                  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; sevensegment_decoder:inst11|digit[1]                  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; sevensegment_decoder:inst11|digit[1]                  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; sevensegment_decoder:inst11|digit[2]                  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; sevensegment_decoder:inst11|digit[2]                  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; sevensegment_decoder:inst11|digit[3]                  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; sevensegment_decoder:inst11|digit[3]                  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; sevensegment_decoder:inst11|segment7[0]               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; sevensegment_decoder:inst11|segment7[0]               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; sevensegment_decoder:inst11|segment7[1]               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; sevensegment_decoder:inst11|segment7[1]               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; sevensegment_decoder:inst11|segment7[2]               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; sevensegment_decoder:inst11|segment7[2]               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; sevensegment_decoder:inst11|segment7[3]               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; sevensegment_decoder:inst11|segment7[3]               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; sevensegment_decoder:inst11|segment7[4]               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; sevensegment_decoder:inst11|segment7[4]               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; sevensegment_decoder:inst11|segment7[5]               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; sevensegment_decoder:inst11|segment7[5]               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; sevensegment_decoder:inst11|segment7[6]               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; sevensegment_decoder:inst11|segment7[6]               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; shiftreg:inst7|output_8bit_temp[0]                    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; shiftreg:inst7|output_8bit_temp[0]                    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; shiftreg:inst7|output_8bit_temp[1]                    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; shiftreg:inst7|output_8bit_temp[1]                    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; shiftreg:inst7|output_8bit_temp[2]                    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; shiftreg:inst7|output_8bit_temp[2]                    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; shiftreg:inst7|output_8bit_temp[3]                    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; shiftreg:inst7|output_8bit_temp[3]                    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; shiftreg:inst7|output_8bit_temp[4]                    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; shiftreg:inst7|output_8bit_temp[4]                    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; shiftreg:inst7|output_8bit_temp[5]                    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; shiftreg:inst7|output_8bit_temp[5]                    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; shiftreg:inst7|output_8bit_temp[6]                    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; shiftreg:inst7|output_8bit_temp[6]                    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; shiftreg:inst7|output_8bit_temp[7]                    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; shiftreg:inst7|output_8bit_temp[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|dataout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|dataout                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|decimal_point|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|decimal_point|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|single_digit[0]|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|single_digit[0]|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|single_digit[1]|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|single_digit[1]|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|single_digit[2]|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|single_digit[2]|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|single_digit[3]|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|single_digit[3]|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst11|digit[0]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst11|digit[0]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst11|digit[1]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst11|digit[1]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst11|digit[2]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst11|digit[2]|clk                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rx        ; clk        ; 6.200 ; 6.200 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rx        ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; decimal_point    ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
; segment7[*]      ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  segment7[0]     ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  segment7[1]     ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  segment7[2]     ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  segment7[3]     ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  segment7[4]     ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  segment7[5]     ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  segment7[6]     ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
; single_digit[*]  ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  single_digit[0] ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  single_digit[1] ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  single_digit[2] ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  single_digit[3] ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; decimal_point    ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
; segment7[*]      ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  segment7[0]     ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  segment7[1]     ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  segment7[2]     ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  segment7[3]     ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  segment7[4]     ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  segment7[5]     ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  segment7[6]     ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
; single_digit[*]  ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  single_digit[0] ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  single_digit[1] ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  single_digit[2] ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  single_digit[3] ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 378      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 378      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Sep 21 12:25:40 2016
Info: Command: quartus_sta lab3vhdl -c lab3vhdl
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335095): TimeQuest Timing Analyzer does not support the analysis of latches as synchronous elements for the currently selected device family.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab3vhdl.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.000      -369.000 clk 
Info (332146): Worst-case hold slack is 3.900
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.900         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.500      -287.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 394 megabytes
    Info: Processing ended: Wed Sep 21 12:25:41 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


