TimeQuest Timing Analyzer report for FPGA_EP2C
Wed Apr 01 23:31:25 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'NWE'
 13. Slow Model Hold: 'NWE'
 14. Slow Model Hold: 'clk'
 15. Slow Model Minimum Pulse Width: 'NWE'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Slow Model Minimum Pulse Width: 'NADV'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'NWE'
 28. Fast Model Setup: 'clk'
 29. Fast Model Hold: 'NWE'
 30. Fast Model Hold: 'clk'
 31. Fast Model Minimum Pulse Width: 'NWE'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Fast Model Minimum Pulse Width: 'NADV'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; FPGA_EP2C                                                          ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C5T144C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }  ;
; NADV       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { NADV } ;
; NWE        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { NWE }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 209.16 MHz ; 163.03 MHz      ; clk        ; limit due to high minimum pulse width violation (tch) ;
; 307.13 MHz ; 163.03 MHz      ; NWE        ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.561 ; -130.975      ;
; NWE   ; -2.256 ; -87.036       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; NWE   ; 0.961 ; 0.000         ;
; clk   ; 1.155 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; NWE   ; -2.567 ; -177.779              ;
; clk   ; -2.567 ; -131.573              ;
; NADV  ; -1.941 ; -19.749               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                             ;
+--------+----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.561 ; FrewSave_16:inst7|qint[0]  ; phase_acc:inst3|acc[31] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.588      ;
; -4.479 ; FrewSave_16:inst7|qint[1]  ; phase_acc:inst3|acc[31] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.506      ;
; -4.475 ; FrewSave_16:inst7|qint[0]  ; phase_acc:inst3|acc[30] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.502      ;
; -4.403 ; FrewSave_16:inst7|qint[2]  ; phase_acc:inst3|acc[31] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.430      ;
; -4.393 ; FrewSave_16:inst7|qint[1]  ; phase_acc:inst3|acc[30] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.420      ;
; -4.389 ; FrewSave_16:inst7|qint[0]  ; phase_acc:inst3|acc[29] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.416      ;
; -4.317 ; FrewSave_16:inst7|qint[2]  ; phase_acc:inst3|acc[30] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.344      ;
; -4.307 ; FrewSave_16:inst7|qint[1]  ; phase_acc:inst3|acc[29] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.334      ;
; -4.303 ; FrewSave_16:inst7|qint[0]  ; phase_acc:inst3|acc[28] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.330      ;
; -4.282 ; FrewSave_16:inst7|qint[4]  ; phase_acc:inst3|acc[31] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.309      ;
; -4.253 ; FrewSave_16:inst7|qint[3]  ; phase_acc:inst3|acc[31] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.280      ;
; -4.231 ; FrewSave_16:inst7|qint[2]  ; phase_acc:inst3|acc[29] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.258      ;
; -4.221 ; FrewSave_16:inst7|qint[1]  ; phase_acc:inst3|acc[28] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.248      ;
; -4.217 ; FrewSave_16:inst7|qint[0]  ; phase_acc:inst3|acc[27] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.244      ;
; -4.196 ; FrewSave_16:inst7|qint[4]  ; phase_acc:inst3|acc[30] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.223      ;
; -4.167 ; FrewSave_16:inst7|qint[3]  ; phase_acc:inst3|acc[30] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.194      ;
; -4.145 ; FrewSave_16:inst7|qint[2]  ; phase_acc:inst3|acc[28] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.172      ;
; -4.135 ; FrewSave_16:inst7|qint[1]  ; phase_acc:inst3|acc[27] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.162      ;
; -4.131 ; FrewSave_16:inst7|qint[0]  ; phase_acc:inst3|acc[26] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.158      ;
; -4.130 ; FrewSave_16:inst7|qint[9]  ; phase_acc:inst3|acc[31] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.157      ;
; -4.110 ; FrewSave_16:inst7|qint[4]  ; phase_acc:inst3|acc[29] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.137      ;
; -4.083 ; FrewSave_16:inst7|qint[5]  ; phase_acc:inst3|acc[31] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.110      ;
; -4.081 ; FrewSave_16:inst7|qint[3]  ; phase_acc:inst3|acc[29] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.108      ;
; -4.059 ; FrewSave_16:inst7|qint[2]  ; phase_acc:inst3|acc[27] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.086      ;
; -4.049 ; FrewSave_16:inst7|qint[1]  ; phase_acc:inst3|acc[26] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.076      ;
; -4.045 ; FrewSave_16:inst7|qint[0]  ; phase_acc:inst3|acc[25] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.072      ;
; -4.044 ; FrewSave_16:inst7|qint[9]  ; phase_acc:inst3|acc[30] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.071      ;
; -4.024 ; FrewSave_16:inst7|qint[4]  ; phase_acc:inst3|acc[28] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.051      ;
; -3.997 ; FrewSave_16:inst7|qint[5]  ; phase_acc:inst3|acc[30] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.024      ;
; -3.996 ; FrewSave_16:inst7|qint[6]  ; phase_acc:inst3|acc[31] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.023      ;
; -3.995 ; FrewSave_16:inst7|qint[3]  ; phase_acc:inst3|acc[28] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.022      ;
; -3.973 ; FrewSave_16:inst7|qint[2]  ; phase_acc:inst3|acc[26] ; NWE          ; clk         ; 1.000        ; -0.013     ; 5.000      ;
; -3.963 ; FrewSave_16:inst7|qint[1]  ; phase_acc:inst3|acc[25] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.990      ;
; -3.959 ; FrewSave_16:inst7|qint[0]  ; phase_acc:inst3|acc[24] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.986      ;
; -3.958 ; FrewSave_16:inst7|qint[9]  ; phase_acc:inst3|acc[29] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.985      ;
; -3.957 ; FrewSave_16:inst7|qint[7]  ; phase_acc:inst3|acc[31] ; NWE          ; clk         ; 1.000        ; -0.011     ; 4.986      ;
; -3.938 ; FrewSave_16:inst7|qint[4]  ; phase_acc:inst3|acc[27] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.965      ;
; -3.911 ; FrewSave_16:inst7|qint[5]  ; phase_acc:inst3|acc[29] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.938      ;
; -3.910 ; FrewSave_16:inst7|qint[6]  ; phase_acc:inst3|acc[30] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.937      ;
; -3.909 ; FrewSave_16:inst7|qint[3]  ; phase_acc:inst3|acc[27] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.936      ;
; -3.887 ; FrewSave_16:inst7|qint[2]  ; phase_acc:inst3|acc[25] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.914      ;
; -3.877 ; FrewSave_16:inst7|qint[1]  ; phase_acc:inst3|acc[24] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.904      ;
; -3.872 ; FrewSave_16:inst7|qint[9]  ; phase_acc:inst3|acc[28] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.899      ;
; -3.871 ; FrewSave_16:inst7|qint[7]  ; phase_acc:inst3|acc[30] ; NWE          ; clk         ; 1.000        ; -0.011     ; 4.900      ;
; -3.852 ; FrewSave_16:inst7|qint[4]  ; phase_acc:inst3|acc[26] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.879      ;
; -3.825 ; FrewSave_16:inst7|qint[5]  ; phase_acc:inst3|acc[28] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.852      ;
; -3.824 ; FrewSave_16:inst7|qint[6]  ; phase_acc:inst3|acc[29] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.851      ;
; -3.823 ; FrewSave_16:inst7|qint[3]  ; phase_acc:inst3|acc[26] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.850      ;
; -3.801 ; FrewSave_16:inst7|qint[2]  ; phase_acc:inst3|acc[24] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.828      ;
; -3.786 ; FrewSave_16:inst7|qint[9]  ; phase_acc:inst3|acc[27] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.813      ;
; -3.785 ; FrewSave_16:inst7|qint[7]  ; phase_acc:inst3|acc[29] ; NWE          ; clk         ; 1.000        ; -0.011     ; 4.814      ;
; -3.781 ; phase_acc:inst3|acc[0]     ; phase_acc:inst3|acc[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.825      ;
; -3.769 ; FrewSave_16:inst7|qint[0]  ; phase_acc:inst3|acc[23] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.796      ;
; -3.766 ; FrewSave_16:inst7|qint[4]  ; phase_acc:inst3|acc[25] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.793      ;
; -3.739 ; FrewSave_16:inst7|qint[5]  ; phase_acc:inst3|acc[27] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.766      ;
; -3.738 ; FrewSave_16:inst7|qint[6]  ; phase_acc:inst3|acc[28] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.765      ;
; -3.737 ; FrewSave_16:inst7|qint[3]  ; phase_acc:inst3|acc[25] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.764      ;
; -3.728 ; FrewSave_16:inst7|qint[12] ; phase_acc:inst3|acc[31] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.755      ;
; -3.715 ; FrewSave_16:inst7|qint[8]  ; phase_acc:inst3|acc[31] ; NWE          ; clk         ; 1.000        ; -0.012     ; 4.743      ;
; -3.700 ; FrewSave_16:inst7|qint[9]  ; phase_acc:inst3|acc[26] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.727      ;
; -3.699 ; FrewSave_16:inst7|qint[7]  ; phase_acc:inst3|acc[28] ; NWE          ; clk         ; 1.000        ; -0.011     ; 4.728      ;
; -3.695 ; phase_acc:inst3|acc[0]     ; phase_acc:inst3|acc[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.739      ;
; -3.695 ; phase_acc:inst3|acc[1]     ; phase_acc:inst3|acc[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.739      ;
; -3.687 ; FrewSave_16:inst7|qint[1]  ; phase_acc:inst3|acc[23] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.714      ;
; -3.683 ; FrewSave_16:inst7|qint[0]  ; phase_acc:inst3|acc[22] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.710      ;
; -3.680 ; FrewSave_16:inst7|qint[4]  ; phase_acc:inst3|acc[24] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.707      ;
; -3.653 ; FrewSave_16:inst7|qint[5]  ; phase_acc:inst3|acc[26] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.680      ;
; -3.652 ; FrewSave_16:inst7|qint[6]  ; phase_acc:inst3|acc[27] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.679      ;
; -3.651 ; FrewSave_16:inst7|qint[3]  ; phase_acc:inst3|acc[24] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.678      ;
; -3.642 ; FrewSave_16:inst7|qint[12] ; phase_acc:inst3|acc[30] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.669      ;
; -3.629 ; FrewSave_16:inst7|qint[8]  ; phase_acc:inst3|acc[30] ; NWE          ; clk         ; 1.000        ; -0.012     ; 4.657      ;
; -3.614 ; phase_acc:inst3|acc[2]     ; phase_acc:inst3|acc[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.658      ;
; -3.614 ; FrewSave_16:inst7|qint[9]  ; phase_acc:inst3|acc[25] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.641      ;
; -3.613 ; FrewSave_16:inst7|qint[7]  ; phase_acc:inst3|acc[27] ; NWE          ; clk         ; 1.000        ; -0.011     ; 4.642      ;
; -3.611 ; FrewSave_16:inst7|qint[2]  ; phase_acc:inst3|acc[23] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.638      ;
; -3.609 ; phase_acc:inst3|acc[0]     ; phase_acc:inst3|acc[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.653      ;
; -3.609 ; phase_acc:inst3|acc[1]     ; phase_acc:inst3|acc[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.653      ;
; -3.601 ; FrewSave_16:inst7|qint[1]  ; phase_acc:inst3|acc[22] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.628      ;
; -3.597 ; FrewSave_16:inst7|qint[0]  ; phase_acc:inst3|acc[21] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.624      ;
; -3.597 ; FrewSave_16:inst7|qint[14] ; phase_acc:inst3|acc[31] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.624      ;
; -3.578 ; phase_acc:inst3|acc[3]     ; phase_acc:inst3|acc[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.622      ;
; -3.567 ; FrewSave_16:inst7|qint[5]  ; phase_acc:inst3|acc[25] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.594      ;
; -3.566 ; FrewSave_16:inst7|qint[6]  ; phase_acc:inst3|acc[26] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.593      ;
; -3.561 ; FrewSave_16:inst7|qint[10] ; phase_acc:inst3|acc[31] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.588      ;
; -3.556 ; FrewSave_16:inst7|qint[12] ; phase_acc:inst3|acc[29] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.583      ;
; -3.543 ; FrewSave_16:inst7|qint[8]  ; phase_acc:inst3|acc[29] ; NWE          ; clk         ; 1.000        ; -0.012     ; 4.571      ;
; -3.528 ; phase_acc:inst3|acc[2]     ; phase_acc:inst3|acc[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.572      ;
; -3.528 ; FrewSave_16:inst7|qint[9]  ; phase_acc:inst3|acc[24] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.555      ;
; -3.527 ; FrewSave_16:inst7|qint[15] ; phase_acc:inst3|acc[31] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.554      ;
; -3.527 ; FrewSave_16:inst7|qint[7]  ; phase_acc:inst3|acc[26] ; NWE          ; clk         ; 1.000        ; -0.011     ; 4.556      ;
; -3.525 ; FrewSave_16:inst7|qint[2]  ; phase_acc:inst3|acc[22] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.552      ;
; -3.523 ; phase_acc:inst3|acc[0]     ; phase_acc:inst3|acc[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.567      ;
; -3.523 ; phase_acc:inst3|acc[1]     ; phase_acc:inst3|acc[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.567      ;
; -3.515 ; FrewSave_16:inst7|qint[1]  ; phase_acc:inst3|acc[21] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.542      ;
; -3.511 ; FrewSave_16:inst7|qint[0]  ; phase_acc:inst3|acc[20] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.538      ;
; -3.511 ; FrewSave_16:inst7|qint[14] ; phase_acc:inst3|acc[30] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.538      ;
; -3.492 ; phase_acc:inst3|acc[3]     ; phase_acc:inst3|acc[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.536      ;
; -3.490 ; FrewSave_16:inst7|qint[4]  ; phase_acc:inst3|acc[23] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.517      ;
; -3.481 ; FrewSave_16:inst7|qint[5]  ; phase_acc:inst3|acc[24] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.508      ;
; -3.480 ; FrewSave_16:inst7|qint[6]  ; phase_acc:inst3|acc[25] ; NWE          ; clk         ; 1.000        ; -0.013     ; 4.507      ;
+--------+----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'NWE'                                                                                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.256 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.037     ; 3.173      ;
; -2.256 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.037     ; 3.173      ;
; -2.256 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.037     ; 3.173      ;
; -2.256 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.037     ; 3.173      ;
; -2.256 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.037     ; 3.173      ;
; -2.256 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.037     ; 3.173      ;
; -2.256 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.037     ; 3.173      ;
; -2.256 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.037     ; 3.173      ;
; -2.113 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[7]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.006     ; 3.147      ;
; -2.087 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[0]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 3.122      ;
; -2.087 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[2]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 3.122      ;
; -2.087 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[3]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 3.122      ;
; -2.087 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[4]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 3.122      ;
; -2.087 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[5]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 3.122      ;
; -2.087 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[6]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 3.122      ;
; -2.087 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[7]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 3.122      ;
; -2.087 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[8]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 3.122      ;
; -2.087 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[9]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 3.122      ;
; -2.087 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[10]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.005     ; 3.122      ;
; -2.087 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[11]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.005     ; 3.122      ;
; -2.087 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[13]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.005     ; 3.122      ;
; -2.087 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[14]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.005     ; 3.122      ;
; -2.079 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[1]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 3.115      ;
; -2.079 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[12]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.004     ; 3.115      ;
; -2.079 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[15]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.004     ; 3.115      ;
; -2.078 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[7]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.006     ; 3.112      ;
; -1.843 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[0]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.878      ;
; -1.843 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[2]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.878      ;
; -1.843 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[3]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.878      ;
; -1.843 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[4]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.878      ;
; -1.843 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[5]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.878      ;
; -1.843 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[6]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.878      ;
; -1.843 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[7]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.878      ;
; -1.843 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[8]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.878      ;
; -1.843 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[9]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.878      ;
; -1.843 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[10]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.878      ;
; -1.843 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[11]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.878      ;
; -1.843 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[13]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.878      ;
; -1.843 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[14]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.878      ;
; -1.835 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[1]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.871      ;
; -1.835 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[12]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.871      ;
; -1.835 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[15]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.871      ;
; -1.832 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg      ; NADV         ; NWE         ; 1.000        ; 0.138      ; 2.924      ;
; -1.802 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg      ; NADV         ; NWE         ; 1.000        ; 0.138      ; 2.894      ;
; -1.777 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[0]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.813      ;
; -1.777 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[1]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.813      ;
; -1.777 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[2]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.813      ;
; -1.777 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[3]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.813      ;
; -1.777 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[4]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.813      ;
; -1.777 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[5]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.813      ;
; -1.777 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[6]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.813      ;
; -1.777 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[9]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.813      ;
; -1.777 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[10]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.813      ;
; -1.777 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[12]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.813      ;
; -1.777 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[14]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.813      ;
; -1.777 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[15]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.813      ;
; -1.773 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[8]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.808      ;
; -1.773 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[11]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.808      ;
; -1.773 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[13]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.808      ;
; -1.744 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[7]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.006     ; 2.778      ;
; -1.742 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[0]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.778      ;
; -1.742 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[1]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.778      ;
; -1.742 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[2]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.778      ;
; -1.742 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[3]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.778      ;
; -1.742 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[4]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.778      ;
; -1.742 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[5]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.778      ;
; -1.742 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[6]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.778      ;
; -1.742 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[9]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.778      ;
; -1.742 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[10]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.778      ;
; -1.742 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[12]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.778      ;
; -1.742 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[14]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.778      ;
; -1.742 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[15]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.778      ;
; -1.738 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[8]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.773      ;
; -1.738 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[11]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.773      ;
; -1.738 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[13]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.773      ;
; -1.487 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst7|qint[7]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.006     ; 2.521      ;
; -1.463 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg      ; NADV         ; NWE         ; 1.000        ; 0.138      ; 2.555      ;
; -1.408 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[0]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.444      ;
; -1.408 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[1]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.444      ;
; -1.408 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[2]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.444      ;
; -1.408 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[3]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.444      ;
; -1.408 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[4]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.444      ;
; -1.408 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[5]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.444      ;
; -1.408 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[6]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.444      ;
; -1.408 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[9]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.444      ;
; -1.408 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[10]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.444      ;
; -1.408 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[12]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.444      ;
; -1.408 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[14]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.444      ;
; -1.408 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[15]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.004     ; 2.444      ;
; -1.404 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[8]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.439      ;
; -1.404 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[11]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.439      ;
; -1.404 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[13]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.439      ;
; -1.394 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[0]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.429      ;
; -1.394 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[2]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.429      ;
; -1.394 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[3]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.429      ;
; -1.394 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[4]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.429      ;
; -1.394 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[5]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.429      ;
; -1.394 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[6]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.429      ;
; -1.394 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[7]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.429      ;
; -1.394 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[8]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.005     ; 2.429      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'NWE'                                                                                                                                                                                                                             ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.961 ; SAVE_ADDR:inst|ADDR[0]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ; NADV         ; NWE         ; 0.000        ; 0.138      ; 1.366      ;
; 1.341 ; SAVE_ADDR:inst|ADDR[5]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ; NADV         ; NWE         ; 0.000        ; 0.138      ; 1.746      ;
; 1.360 ; SAVE_ADDR:inst|ADDR[4]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ; NADV         ; NWE         ; 0.000        ; 0.138      ; 1.765      ;
; 1.360 ; SAVE_ADDR:inst|ADDR[2]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ; NADV         ; NWE         ; 0.000        ; 0.138      ; 1.765      ;
; 1.364 ; SAVE_ADDR:inst|ADDR[6]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ; NADV         ; NWE         ; 0.000        ; 0.138      ; 1.769      ;
; 1.371 ; SAVE_ADDR:inst|ADDR[7]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ; NADV         ; NWE         ; 0.000        ; 0.138      ; 1.776      ;
; 1.383 ; SAVE_ADDR:inst|ADDR[3]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ; NADV         ; NWE         ; 0.000        ; 0.138      ; 1.788      ;
; 1.388 ; SAVE_ADDR:inst|ADDR[1]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ; NADV         ; NWE         ; 0.000        ; 0.138      ; 1.793      ;
; 1.873 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[1]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.175      ;
; 1.873 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[12]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.175      ;
; 1.873 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[15]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.175      ;
; 1.881 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[8]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.182      ;
; 1.881 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[11]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.182      ;
; 1.881 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[13]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.182      ;
; 1.881 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[0]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.182      ;
; 1.881 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[2]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.182      ;
; 1.881 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[3]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.182      ;
; 1.881 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[4]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.182      ;
; 1.881 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[5]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.182      ;
; 1.881 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[6]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.182      ;
; 1.881 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[7]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.182      ;
; 1.881 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[8]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.182      ;
; 1.881 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[9]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.182      ;
; 1.881 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[10]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.182      ;
; 1.881 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[11]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.182      ;
; 1.881 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[13]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.182      ;
; 1.881 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[14]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.182      ;
; 1.885 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[0]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.187      ;
; 1.885 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[1]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.187      ;
; 1.885 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[2]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.187      ;
; 1.885 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[3]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.187      ;
; 1.885 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[4]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.187      ;
; 1.885 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[5]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.187      ;
; 1.885 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[6]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.187      ;
; 1.885 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[9]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.187      ;
; 1.885 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[10]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.187      ;
; 1.885 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[12]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.187      ;
; 1.885 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[14]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.187      ;
; 1.885 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[15]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.187      ;
; 1.901 ; SAVE_ADDR:inst|ADDR[17] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.138      ; 2.306      ;
; 2.120 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[1]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.422      ;
; 2.120 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[12]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.422      ;
; 2.120 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[15]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.422      ;
; 2.128 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[0]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.429      ;
; 2.128 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[2]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.429      ;
; 2.128 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[3]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.429      ;
; 2.128 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[4]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.429      ;
; 2.128 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[5]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.429      ;
; 2.128 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[6]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.429      ;
; 2.128 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[7]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.429      ;
; 2.128 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[8]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.429      ;
; 2.128 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[9]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.429      ;
; 2.128 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[10]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.429      ;
; 2.128 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[11]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.429      ;
; 2.128 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[13]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.429      ;
; 2.128 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[14]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.429      ;
; 2.138 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[8]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.439      ;
; 2.138 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[11]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.439      ;
; 2.138 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[13]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.439      ;
; 2.142 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[0]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.444      ;
; 2.142 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[1]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.444      ;
; 2.142 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[2]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.444      ;
; 2.142 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[3]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.444      ;
; 2.142 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[4]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.444      ;
; 2.142 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[5]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.444      ;
; 2.142 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[6]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.444      ;
; 2.142 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[9]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.444      ;
; 2.142 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[10]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.444      ;
; 2.142 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[12]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.444      ;
; 2.142 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[14]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.444      ;
; 2.142 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[15]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.444      ;
; 2.150 ; SAVE_ADDR:inst|ADDR[18] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.138      ; 2.555      ;
; 2.221 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[7]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.006     ; 2.521      ;
; 2.472 ; SAVE_ADDR:inst|ADDR[15] ; FrewSave_16:inst7|qint[8]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.773      ;
; 2.472 ; SAVE_ADDR:inst|ADDR[15] ; FrewSave_16:inst7|qint[11]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.773      ;
; 2.472 ; SAVE_ADDR:inst|ADDR[15] ; FrewSave_16:inst7|qint[13]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.773      ;
; 2.476 ; SAVE_ADDR:inst|ADDR[15] ; FrewSave_16:inst7|qint[0]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.778      ;
; 2.476 ; SAVE_ADDR:inst|ADDR[15] ; FrewSave_16:inst7|qint[1]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.778      ;
; 2.476 ; SAVE_ADDR:inst|ADDR[15] ; FrewSave_16:inst7|qint[2]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.778      ;
; 2.476 ; SAVE_ADDR:inst|ADDR[15] ; FrewSave_16:inst7|qint[3]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.778      ;
; 2.476 ; SAVE_ADDR:inst|ADDR[15] ; FrewSave_16:inst7|qint[4]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.778      ;
; 2.476 ; SAVE_ADDR:inst|ADDR[15] ; FrewSave_16:inst7|qint[5]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.778      ;
; 2.476 ; SAVE_ADDR:inst|ADDR[15] ; FrewSave_16:inst7|qint[6]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.778      ;
; 2.476 ; SAVE_ADDR:inst|ADDR[15] ; FrewSave_16:inst7|qint[9]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.778      ;
; 2.476 ; SAVE_ADDR:inst|ADDR[15] ; FrewSave_16:inst7|qint[10]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.778      ;
; 2.476 ; SAVE_ADDR:inst|ADDR[15] ; FrewSave_16:inst7|qint[12]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.778      ;
; 2.476 ; SAVE_ADDR:inst|ADDR[15] ; FrewSave_16:inst7|qint[14]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.778      ;
; 2.476 ; SAVE_ADDR:inst|ADDR[15] ; FrewSave_16:inst7|qint[15]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.778      ;
; 2.478 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[7]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.006     ; 2.778      ;
; 2.489 ; SAVE_ADDR:inst|ADDR[15] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.138      ; 2.894      ;
; 2.507 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[8]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.808      ;
; 2.507 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[11]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.808      ;
; 2.507 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[13]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.808      ;
; 2.511 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[0]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.813      ;
; 2.511 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[1]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.813      ;
; 2.511 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[2]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.813      ;
; 2.511 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[3]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.813      ;
; 2.511 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[4]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.813      ;
; 2.511 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[5]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.813      ;
; 2.511 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[6]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.813      ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                ;
+-------+----------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.155 ; phase_acc:inst3|acc[1]     ; phase_acc:inst3|acc[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.461      ;
; 1.155 ; phase_acc:inst3|acc[9]     ; phase_acc:inst3|acc[9]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.461      ;
; 1.159 ; phase_acc:inst3|acc[17]    ; phase_acc:inst3|acc[17]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.465      ;
; 1.161 ; phase_acc:inst3|acc[7]     ; phase_acc:inst3|acc[7]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.161 ; phase_acc:inst3|acc[13]    ; phase_acc:inst3|acc[13]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.161 ; phase_acc:inst3|acc[15]    ; phase_acc:inst3|acc[15]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.164 ; phase_acc:inst3|acc[0]     ; phase_acc:inst3|acc[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; phase_acc:inst3|acc[31]    ; phase_acc:inst3|acc[31]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.165 ; phase_acc:inst3|acc[18]    ; phase_acc:inst3|acc[18]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.471      ;
; 1.165 ; phase_acc:inst3|acc[20]    ; phase_acc:inst3|acc[20]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.471      ;
; 1.168 ; phase_acc:inst3|acc[25]    ; phase_acc:inst3|acc[25]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; phase_acc:inst3|acc[2]     ; phase_acc:inst3|acc[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; phase_acc:inst3|acc[27]    ; phase_acc:inst3|acc[27]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.170 ; phase_acc:inst3|acc[4]     ; phase_acc:inst3|acc[4]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.170 ; phase_acc:inst3|acc[14]    ; phase_acc:inst3|acc[14]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.217 ; phase_acc:inst3|acc[3]     ; phase_acc:inst3|acc[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.217 ; phase_acc:inst3|acc[19]    ; phase_acc:inst3|acc[19]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.218 ; phase_acc:inst3|acc[5]     ; phase_acc:inst3|acc[5]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.524      ;
; 1.218 ; phase_acc:inst3|acc[21]    ; phase_acc:inst3|acc[21]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.524      ;
; 1.220 ; phase_acc:inst3|acc[8]     ; phase_acc:inst3|acc[8]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; phase_acc:inst3|acc[10]    ; phase_acc:inst3|acc[10]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; phase_acc:inst3|acc[6]     ; phase_acc:inst3|acc[6]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; phase_acc:inst3|acc[12]    ; phase_acc:inst3|acc[12]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; phase_acc:inst3|acc[22]    ; phase_acc:inst3|acc[22]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.228 ; phase_acc:inst3|acc[24]    ; phase_acc:inst3|acc[24]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; phase_acc:inst3|acc[26]    ; phase_acc:inst3|acc[26]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.229 ; phase_acc:inst3|acc[28]    ; phase_acc:inst3|acc[28]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.470 ; FrewSave_16:inst8|qint[8]  ; phase_acc:inst3|acc[24]                                                                                                                    ; NWE          ; clk         ; 0.000        ; -0.012     ; 1.764      ;
; 1.511 ; phase_acc:inst3|acc[11]    ; phase_acc:inst3|acc[11]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.817      ;
; 1.523 ; phase_acc:inst3|acc[16]    ; phase_acc:inst3|acc[16]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.829      ;
; 1.525 ; phase_acc:inst3|acc[29]    ; phase_acc:inst3|acc[29]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.831      ;
; 1.533 ; phase_acc:inst3|acc[30]    ; phase_acc:inst3|acc[30]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.839      ;
; 1.642 ; phase_acc:inst3|acc[0]     ; phase_acc:inst3|acc[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.948      ;
; 1.642 ; phase_acc:inst3|acc[1]     ; phase_acc:inst3|acc[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.948      ;
; 1.642 ; phase_acc:inst3|acc[9]     ; phase_acc:inst3|acc[10]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.948      ;
; 1.643 ; phase_acc:inst3|acc[18]    ; phase_acc:inst3|acc[19]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.949      ;
; 1.643 ; phase_acc:inst3|acc[20]    ; phase_acc:inst3|acc[21]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.949      ;
; 1.646 ; phase_acc:inst3|acc[17]    ; phase_acc:inst3|acc[18]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.952      ;
; 1.647 ; phase_acc:inst3|acc[2]     ; phase_acc:inst3|acc[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.953      ;
; 1.648 ; phase_acc:inst3|acc[14]    ; phase_acc:inst3|acc[15]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.954      ;
; 1.648 ; phase_acc:inst3|acc[13]    ; phase_acc:inst3|acc[14]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.954      ;
; 1.648 ; phase_acc:inst3|acc[4]     ; phase_acc:inst3|acc[5]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.954      ;
; 1.655 ; phase_acc:inst3|acc[25]    ; phase_acc:inst3|acc[26]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.656 ; phase_acc:inst3|acc[27]    ; phase_acc:inst3|acc[28]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.697 ; phase_acc:inst3|acc[8]     ; phase_acc:inst3|acc[9]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.003      ;
; 1.697 ; phase_acc:inst3|acc[19]    ; phase_acc:inst3|acc[20]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.003      ;
; 1.697 ; phase_acc:inst3|acc[3]     ; phase_acc:inst3|acc[4]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.003      ;
; 1.697 ; phase_acc:inst3|acc[10]    ; phase_acc:inst3|acc[11]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.003      ;
; 1.698 ; phase_acc:inst3|acc[22]    ; phase_acc:inst3|acc[23]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; phase_acc:inst3|acc[6]     ; phase_acc:inst3|acc[7]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; phase_acc:inst3|acc[12]    ; phase_acc:inst3|acc[13]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; phase_acc:inst3|acc[5]     ; phase_acc:inst3|acc[6]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; phase_acc:inst3|acc[21]    ; phase_acc:inst3|acc[22]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.004      ;
; 1.705 ; phase_acc:inst3|acc[24]    ; phase_acc:inst3|acc[25]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; phase_acc:inst3|acc[26]    ; phase_acc:inst3|acc[27]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; phase_acc:inst3|acc[28]    ; phase_acc:inst3|acc[29]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.723 ; phase_acc:inst3|acc[24]    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.101      ; 2.091      ;
; 1.728 ; phase_acc:inst3|acc[0]     ; phase_acc:inst3|acc[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.034      ;
; 1.728 ; phase_acc:inst3|acc[1]     ; phase_acc:inst3|acc[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.034      ;
; 1.728 ; phase_acc:inst3|acc[9]     ; phase_acc:inst3|acc[11]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.034      ;
; 1.729 ; phase_acc:inst3|acc[18]    ; phase_acc:inst3|acc[20]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.035      ;
; 1.729 ; phase_acc:inst3|acc[20]    ; phase_acc:inst3|acc[22]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.035      ;
; 1.732 ; phase_acc:inst3|acc[17]    ; phase_acc:inst3|acc[19]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.038      ;
; 1.733 ; phase_acc:inst3|acc[2]     ; phase_acc:inst3|acc[4]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.039      ;
; 1.734 ; phase_acc:inst3|acc[13]    ; phase_acc:inst3|acc[15]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.040      ;
; 1.734 ; phase_acc:inst3|acc[4]     ; phase_acc:inst3|acc[6]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.040      ;
; 1.741 ; phase_acc:inst3|acc[25]    ; phase_acc:inst3|acc[27]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.047      ;
; 1.742 ; phase_acc:inst3|acc[27]    ; phase_acc:inst3|acc[29]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.048      ;
; 1.753 ; phase_acc:inst3|acc[15]    ; phase_acc:inst3|acc[16]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.004      ; 2.063      ;
; 1.758 ; phase_acc:inst3|acc[7]     ; phase_acc:inst3|acc[8]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.064      ;
; 1.767 ; phase_acc:inst3|acc[30]    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.101      ; 2.135      ;
; 1.770 ; phase_acc:inst3|acc[28]    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.101      ; 2.138      ;
; 1.776 ; phase_acc:inst3|acc[27]    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.101      ; 2.144      ;
; 1.777 ; phase_acc:inst3|acc[26]    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.101      ; 2.145      ;
; 1.780 ; phase_acc:inst3|acc[25]    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.101      ; 2.148      ;
; 1.782 ; phase_acc:inst3|acc[29]    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.101      ; 2.150      ;
; 1.783 ; phase_acc:inst3|acc[10]    ; phase_acc:inst3|acc[12]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.089      ;
; 1.783 ; phase_acc:inst3|acc[8]     ; phase_acc:inst3|acc[10]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.089      ;
; 1.783 ; phase_acc:inst3|acc[19]    ; phase_acc:inst3|acc[21]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.089      ;
; 1.783 ; phase_acc:inst3|acc[3]     ; phase_acc:inst3|acc[5]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.089      ;
; 1.784 ; phase_acc:inst3|acc[12]    ; phase_acc:inst3|acc[14]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.090      ;
; 1.784 ; phase_acc:inst3|acc[21]    ; phase_acc:inst3|acc[23]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.090      ;
; 1.784 ; phase_acc:inst3|acc[5]     ; phase_acc:inst3|acc[7]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.090      ;
; 1.791 ; phase_acc:inst3|acc[24]    ; phase_acc:inst3|acc[26]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; phase_acc:inst3|acc[26]    ; phase_acc:inst3|acc[28]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.792 ; phase_acc:inst3|acc[28]    ; phase_acc:inst3|acc[30]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.098      ;
; 1.810 ; FrewSave_16:inst8|qint[15] ; phase_acc:inst3|acc[31]                                                                                                                    ; NWE          ; clk         ; 0.000        ; -0.013     ; 2.103      ;
; 1.814 ; phase_acc:inst3|acc[0]     ; phase_acc:inst3|acc[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.120      ;
; 1.814 ; phase_acc:inst3|acc[1]     ; phase_acc:inst3|acc[4]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.120      ;
; 1.814 ; phase_acc:inst3|acc[9]     ; phase_acc:inst3|acc[12]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.120      ;
; 1.815 ; phase_acc:inst3|acc[18]    ; phase_acc:inst3|acc[21]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.121      ;
; 1.815 ; phase_acc:inst3|acc[20]    ; phase_acc:inst3|acc[23]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.121      ;
; 1.818 ; phase_acc:inst3|acc[17]    ; phase_acc:inst3|acc[20]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.124      ;
; 1.819 ; phase_acc:inst3|acc[14]    ; phase_acc:inst3|acc[16]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.004      ; 2.129      ;
; 1.819 ; phase_acc:inst3|acc[2]     ; phase_acc:inst3|acc[5]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.125      ;
; 1.820 ; phase_acc:inst3|acc[4]     ; phase_acc:inst3|acc[7]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.126      ;
; 1.827 ; phase_acc:inst3|acc[25]    ; phase_acc:inst3|acc[28]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.133      ;
; 1.828 ; phase_acc:inst3|acc[27]    ; phase_acc:inst3|acc[30]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.134      ;
; 1.839 ; phase_acc:inst3|acc[15]    ; phase_acc:inst3|acc[17]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.004      ; 2.149      ;
; 1.839 ; phase_acc:inst3|acc[23]    ; phase_acc:inst3|acc[23]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.145      ;
+-------+----------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'NWE'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; NWE   ; Rise       ; NWE                                                                                                                                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[0]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[0]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[10]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[10]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[11]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[11]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[12]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[12]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[13]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[13]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[14]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[14]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[15]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[15]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[1]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[1]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[2]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[2]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[3]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[3]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[4]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[4]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[5]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[5]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[6]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[6]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[7]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[7]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[8]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[8]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[9]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[9]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[0]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst8|qint[0]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[10]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst8|qint[10]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[11]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst8|qint[11]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[12]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst8|qint[12]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[13]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst8|qint[13]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[14]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst8|qint[14]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[15]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst8|qint[15]                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[1]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst8|qint[1]                                                                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[2]                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[0]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[0]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[10]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[10]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[11]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[11]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[12]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[12]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[13]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[13]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[14]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[14]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[15]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[15]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[16]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[16]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[17]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[17]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[18]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[18]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[19]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[19]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[1]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[1]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[20]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[20]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[21]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[21]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[22]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[22]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[23]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[23]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[24]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[24]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[25]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[25]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[26]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[26]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[27]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[27]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[28]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[28]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[29]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[29]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[2]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[2]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[30]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[30]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[31]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[31]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[3]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[3]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[4]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[4]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[5]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[5]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[6]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[6]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[7]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[7]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[8]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[8]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[9]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[9]                                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'NADV'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; NADV  ; Rise       ; NADV                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[7]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A16        ; NADV       ; 4.680 ; 4.680 ; Rise       ; NADV            ;
; A17        ; NADV       ; 4.707 ; 4.707 ; Rise       ; NADV            ;
; A18        ; NADV       ; 5.105 ; 5.105 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; 5.713 ; 5.713 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; 5.073 ; 5.073 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; 4.973 ; 4.973 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; 4.812 ; 4.812 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; 4.796 ; 4.796 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; 5.713 ; 5.713 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; 5.058 ; 5.058 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; 5.387 ; 5.387 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; 5.078 ; 5.078 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; 4.160 ; 4.160 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; 5.875 ; 5.875 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; 5.064 ; 5.064 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; 5.115 ; 5.115 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; 4.794 ; 4.794 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; 5.154 ; 5.154 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; 5.875 ; 5.875 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; 5.232 ; 5.232 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; 5.704 ; 5.704 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; 4.909 ; 4.909 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; 4.683 ; 4.683 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; 4.906 ; 4.906 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; 4.528 ; 4.528 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; 4.521 ; 4.521 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; 4.553 ; 4.553 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; 4.171 ; 4.171 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; 4.200 ; 4.200 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; 4.164 ; 4.164 ; Rise       ; NWE             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; A16        ; NADV       ; -4.414 ; -4.414 ; Rise       ; NADV            ;
; A17        ; NADV       ; -4.441 ; -4.441 ; Rise       ; NADV            ;
; A18        ; NADV       ; -4.839 ; -4.839 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; -3.894 ; -3.894 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; -4.807 ; -4.807 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; -4.707 ; -4.707 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; -4.546 ; -4.546 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; -4.530 ; -4.530 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; -5.447 ; -5.447 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; -4.792 ; -4.792 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; -5.121 ; -5.121 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; -4.812 ; -4.812 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; -3.894 ; -3.894 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; -3.872 ; -3.872 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; -4.486 ; -4.486 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; -4.601 ; -4.601 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; -4.279 ; -4.279 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; -4.324 ; -4.324 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; -4.993 ; -4.993 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; -4.629 ; -4.629 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; -4.853 ; -4.853 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; -4.250 ; -4.250 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; -4.416 ; -4.416 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; -4.261 ; -4.261 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; -4.255 ; -4.255 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; -4.253 ; -4.253 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; -4.282 ; -4.282 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; -3.905 ; -3.905 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; -3.931 ; -3.931 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; -3.872 ; -3.872 ; Rise       ; NWE             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; adclk      ; clk        ; 6.460 ; 6.460 ; Rise       ; clk             ;
; output[*]  ; clk        ; 9.127 ; 9.127 ; Rise       ; clk             ;
;  output[0] ; clk        ; 8.380 ; 8.380 ; Rise       ; clk             ;
;  output[1] ; clk        ; 8.767 ; 8.767 ; Rise       ; clk             ;
;  output[2] ; clk        ; 8.829 ; 8.829 ; Rise       ; clk             ;
;  output[3] ; clk        ; 9.098 ; 9.098 ; Rise       ; clk             ;
;  output[4] ; clk        ; 9.127 ; 9.127 ; Rise       ; clk             ;
;  output[5] ; clk        ; 9.092 ; 9.092 ; Rise       ; clk             ;
;  output[6] ; clk        ; 8.677 ; 8.677 ; Rise       ; clk             ;
;  output[7] ; clk        ; 8.669 ; 8.669 ; Rise       ; clk             ;
; adclk      ; clk        ; 6.460 ; 6.460 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; adclk      ; clk        ; 6.460 ; 6.460 ; Rise       ; clk             ;
; output[*]  ; clk        ; 8.380 ; 8.380 ; Rise       ; clk             ;
;  output[0] ; clk        ; 8.380 ; 8.380 ; Rise       ; clk             ;
;  output[1] ; clk        ; 8.767 ; 8.767 ; Rise       ; clk             ;
;  output[2] ; clk        ; 8.829 ; 8.829 ; Rise       ; clk             ;
;  output[3] ; clk        ; 9.098 ; 9.098 ; Rise       ; clk             ;
;  output[4] ; clk        ; 9.127 ; 9.127 ; Rise       ; clk             ;
;  output[5] ; clk        ; 9.092 ; 9.092 ; Rise       ; clk             ;
;  output[6] ; clk        ; 8.677 ; 8.677 ; Rise       ; clk             ;
;  output[7] ; clk        ; 8.669 ; 8.669 ; Rise       ; clk             ;
; adclk      ; clk        ; 6.460 ; 6.460 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; NWE   ; -1.457 ; -13.462       ;
; clk   ; -1.081 ; -22.886       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; NWE   ; 0.280 ; 0.000         ;
; clk   ; 0.355 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; NWE   ; -1.880 ; -127.380              ;
; clk   ; -1.880 ; -93.540               ;
; NADV  ; -1.380 ; -13.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'NWE'                                                                                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -0.120 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[7]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.149      ;
; -0.104 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[7]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.133      ;
; -0.084 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[0]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.115      ;
; -0.084 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[2]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.115      ;
; -0.084 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[3]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.115      ;
; -0.084 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[4]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.115      ;
; -0.084 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[5]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.115      ;
; -0.084 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[6]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.115      ;
; -0.084 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[7]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.115      ;
; -0.084 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[8]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.115      ;
; -0.084 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[9]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.115      ;
; -0.084 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[10]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.115      ;
; -0.084 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[11]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.115      ;
; -0.084 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[13]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.115      ;
; -0.084 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[14]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.115      ;
; -0.080 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[1]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[12]                                                                                                                ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst8|qint[15]                                                                                                                ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.112      ;
; -0.024 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[0]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.055      ;
; -0.024 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[1]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.055      ;
; -0.024 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[2]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.055      ;
; -0.024 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[3]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.055      ;
; -0.024 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[4]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.055      ;
; -0.024 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[5]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.055      ;
; -0.024 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[6]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.055      ;
; -0.024 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[9]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.055      ;
; -0.024 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[10]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.055      ;
; -0.024 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[12]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.055      ;
; -0.024 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[14]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.055      ;
; -0.024 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[15]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.055      ;
; -0.022 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[8]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.053      ;
; -0.022 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[11]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.053      ;
; -0.022 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; FrewSave_16:inst7|qint[13]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.053      ;
; -0.019 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[0]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[2]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[3]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[4]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[5]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[6]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[7]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[8]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[9]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[10]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[11]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[13]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[14]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.050      ;
; -0.015 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[1]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[12]                                                                                                                ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst8|qint[15]                                                                                                                ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.047      ;
; -0.008 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[0]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.039      ;
; -0.008 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[1]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.039      ;
; -0.008 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[2]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.039      ;
; -0.008 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[3]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.039      ;
; -0.008 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[4]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.039      ;
; -0.008 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[5]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.039      ;
; -0.008 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[6]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.039      ;
; -0.008 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[9]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.039      ;
; -0.008 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[10]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.039      ;
; -0.008 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[12]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.039      ;
; -0.008 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[14]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.039      ;
; -0.008 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[15]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.039      ;
; -0.006 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[8]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.037      ;
; -0.006 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[11]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.037      ;
; -0.006 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; FrewSave_16:inst7|qint[13]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.037      ;
; 0.012  ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[7]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.017      ;
; 0.045  ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst7|qint[7]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.003     ; 0.984      ;
; 0.076  ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg      ; NADV         ; NWE         ; 1.000        ; 0.064      ; 0.987      ;
; 0.089  ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg      ; NADV         ; NWE         ; 1.000        ; 0.064      ; 0.974      ;
; 0.108  ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[0]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[1]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[2]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[3]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[4]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[5]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[6]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[9]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[10]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[12]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[14]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[15]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.923      ;
; 0.110  ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[8]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.921      ;
; 0.110  ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[11]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.921      ;
; 0.110  ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; FrewSave_16:inst7|qint[13]                                                                                                                ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.921      ;
; 0.122  ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[0]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.909      ;
; 0.122  ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[2]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.909      ;
; 0.122  ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[3]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.909      ;
; 0.122  ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[4]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.909      ;
; 0.122  ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[5]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.909      ;
; 0.122  ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[6]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.909      ;
; 0.122  ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[7]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.909      ;
; 0.122  ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[8]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.909      ;
; 0.122  ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; FrewSave_16:inst8|qint[9]                                                                                                                 ; NADV         ; NWE         ; 1.000        ; -0.001     ; 0.909      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.081 ; FrewSave_16:inst7|qint[0]                                                                                                                  ; phase_acc:inst3|acc[31]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 2.099      ;
; -1.046 ; FrewSave_16:inst7|qint[0]                                                                                                                  ; phase_acc:inst3|acc[30]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 2.064      ;
; -1.046 ; FrewSave_16:inst7|qint[1]                                                                                                                  ; phase_acc:inst3|acc[31]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 2.064      ;
; -1.016 ; FrewSave_16:inst7|qint[2]                                                                                                                  ; phase_acc:inst3|acc[31]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 2.034      ;
; -1.011 ; FrewSave_16:inst7|qint[0]                                                                                                                  ; phase_acc:inst3|acc[29]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 2.029      ;
; -1.011 ; FrewSave_16:inst7|qint[1]                                                                                                                  ; phase_acc:inst3|acc[30]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 2.029      ;
; -0.981 ; FrewSave_16:inst7|qint[2]                                                                                                                  ; phase_acc:inst3|acc[30]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.999      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0] ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.977 ; FrewSave_16:inst7|qint[4]                                                                                                                  ; phase_acc:inst3|acc[31]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.995      ;
; -0.976 ; FrewSave_16:inst7|qint[0]                                                                                                                  ; phase_acc:inst3|acc[28]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.994      ;
; -0.976 ; FrewSave_16:inst7|qint[1]                                                                                                                  ; phase_acc:inst3|acc[29]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.994      ;
; -0.961 ; FrewSave_16:inst7|qint[3]                                                                                                                  ; phase_acc:inst3|acc[31]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.979      ;
; -0.946 ; FrewSave_16:inst7|qint[2]                                                                                                                  ; phase_acc:inst3|acc[29]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.964      ;
; -0.942 ; FrewSave_16:inst7|qint[4]                                                                                                                  ; phase_acc:inst3|acc[30]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.960      ;
; -0.941 ; FrewSave_16:inst7|qint[0]                                                                                                                  ; phase_acc:inst3|acc[27]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.959      ;
; -0.941 ; FrewSave_16:inst7|qint[1]                                                                                                                  ; phase_acc:inst3|acc[28]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.959      ;
; -0.926 ; FrewSave_16:inst7|qint[3]                                                                                                                  ; phase_acc:inst3|acc[30]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.944      ;
; -0.911 ; FrewSave_16:inst7|qint[2]                                                                                                                  ; phase_acc:inst3|acc[28]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.929      ;
; -0.907 ; FrewSave_16:inst7|qint[4]                                                                                                                  ; phase_acc:inst3|acc[29]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.925      ;
; -0.906 ; FrewSave_16:inst7|qint[0]                                                                                                                  ; phase_acc:inst3|acc[26]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.924      ;
; -0.906 ; FrewSave_16:inst7|qint[1]                                                                                                                  ; phase_acc:inst3|acc[27]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.924      ;
; -0.893 ; FrewSave_16:inst7|qint[5]                                                                                                                  ; phase_acc:inst3|acc[31]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.911      ;
; -0.891 ; FrewSave_16:inst7|qint[3]                                                                                                                  ; phase_acc:inst3|acc[29]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.909      ;
; -0.876 ; FrewSave_16:inst7|qint[2]                                                                                                                  ; phase_acc:inst3|acc[27]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.894      ;
; -0.872 ; FrewSave_16:inst7|qint[4]                                                                                                                  ; phase_acc:inst3|acc[28]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.890      ;
; -0.871 ; FrewSave_16:inst7|qint[0]                                                                                                                  ; phase_acc:inst3|acc[25]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.889      ;
; -0.871 ; FrewSave_16:inst7|qint[1]                                                                                                                  ; phase_acc:inst3|acc[26]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.889      ;
; -0.861 ; FrewSave_16:inst7|qint[9]                                                                                                                  ; phase_acc:inst3|acc[31]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.879      ;
; -0.858 ; FrewSave_16:inst7|qint[5]                                                                                                                  ; phase_acc:inst3|acc[30]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.876      ;
; -0.857 ; FrewSave_16:inst7|qint[6]                                                                                                                  ; phase_acc:inst3|acc[31]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.875      ;
; -0.856 ; FrewSave_16:inst7|qint[3]                                                                                                                  ; phase_acc:inst3|acc[28]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.874      ;
; -0.841 ; FrewSave_16:inst7|qint[2]                                                                                                                  ; phase_acc:inst3|acc[26]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.859      ;
; -0.837 ; FrewSave_16:inst7|qint[4]                                                                                                                  ; phase_acc:inst3|acc[27]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.855      ;
; -0.836 ; FrewSave_16:inst7|qint[0]                                                                                                                  ; phase_acc:inst3|acc[24]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.854      ;
; -0.836 ; FrewSave_16:inst7|qint[1]                                                                                                                  ; phase_acc:inst3|acc[25]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.854      ;
; -0.831 ; phase_acc:inst3|acc[0]                                                                                                                     ; phase_acc:inst3|acc[31]                                                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.865      ;
; -0.826 ; FrewSave_16:inst7|qint[9]                                                                                                                  ; phase_acc:inst3|acc[30]                                                                                           ; NWE          ; clk         ; 1.000        ; -0.014     ; 1.844      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'NWE'                                                                                                                                                                                                                             ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.280 ; SAVE_ADDR:inst|ADDR[0]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ; NADV         ; NWE         ; 0.000        ; 0.063      ; 0.481      ;
; 0.398 ; SAVE_ADDR:inst|ADDR[5]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ; NADV         ; NWE         ; 0.000        ; 0.063      ; 0.599      ;
; 0.407 ; SAVE_ADDR:inst|ADDR[4]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ; NADV         ; NWE         ; 0.000        ; 0.063      ; 0.608      ;
; 0.407 ; SAVE_ADDR:inst|ADDR[2]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ; NADV         ; NWE         ; 0.000        ; 0.063      ; 0.608      ;
; 0.409 ; SAVE_ADDR:inst|ADDR[6]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ; NADV         ; NWE         ; 0.000        ; 0.063      ; 0.610      ;
; 0.412 ; SAVE_ADDR:inst|ADDR[7]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ; NADV         ; NWE         ; 0.000        ; 0.063      ; 0.613      ;
; 0.417 ; SAVE_ADDR:inst|ADDR[3]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ; NADV         ; NWE         ; 0.000        ; 0.063      ; 0.618      ;
; 0.421 ; SAVE_ADDR:inst|ADDR[1]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ; NADV         ; NWE         ; 0.000        ; 0.063      ; 0.622      ;
; 0.623 ; SAVE_ADDR:inst|ADDR[17] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.064      ; 0.825      ;
; 0.651 ; SAVE_ADDR:inst|ADDR[18] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.064      ; 0.853      ;
; 0.728 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[1]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.880      ;
; 0.728 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[12]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.880      ;
; 0.728 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[15]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.880      ;
; 0.732 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[0]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.883      ;
; 0.732 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[2]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.883      ;
; 0.732 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[3]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.883      ;
; 0.732 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[4]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.883      ;
; 0.732 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[5]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.883      ;
; 0.732 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[6]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.883      ;
; 0.732 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[7]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.883      ;
; 0.732 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[8]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.883      ;
; 0.732 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[9]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.883      ;
; 0.732 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[10]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.883      ;
; 0.732 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[11]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.883      ;
; 0.732 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[13]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.883      ;
; 0.732 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst8|qint[14]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.883      ;
; 0.737 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[8]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.888      ;
; 0.737 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[11]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.888      ;
; 0.737 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[13]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.888      ;
; 0.739 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[0]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.890      ;
; 0.739 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[1]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.890      ;
; 0.739 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[2]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.890      ;
; 0.739 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[3]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.890      ;
; 0.739 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[4]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.890      ;
; 0.739 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[5]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.890      ;
; 0.739 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[6]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.890      ;
; 0.739 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[9]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.890      ;
; 0.739 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[10]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.890      ;
; 0.739 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[12]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.890      ;
; 0.739 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[14]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.890      ;
; 0.739 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[15]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.890      ;
; 0.754 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[1]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.906      ;
; 0.754 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[12]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.906      ;
; 0.754 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[15]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.906      ;
; 0.758 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[0]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.909      ;
; 0.758 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[2]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.909      ;
; 0.758 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[3]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.909      ;
; 0.758 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[4]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.909      ;
; 0.758 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[5]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.909      ;
; 0.758 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[6]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.909      ;
; 0.758 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[7]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.909      ;
; 0.758 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[8]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.909      ;
; 0.758 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[9]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.909      ;
; 0.758 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[10]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.909      ;
; 0.758 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[11]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.909      ;
; 0.758 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[13]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.909      ;
; 0.758 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst8|qint[14]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.909      ;
; 0.770 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[8]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.921      ;
; 0.770 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[11]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.921      ;
; 0.770 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[13]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.921      ;
; 0.772 ; SAVE_ADDR:inst|ADDR[16] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.064      ; 0.974      ;
; 0.772 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[0]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.923      ;
; 0.772 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[1]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.923      ;
; 0.772 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[2]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.923      ;
; 0.772 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[3]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.923      ;
; 0.772 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[4]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.923      ;
; 0.772 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[5]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.923      ;
; 0.772 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[6]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.923      ;
; 0.772 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[9]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.923      ;
; 0.772 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[10]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.923      ;
; 0.772 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[12]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.923      ;
; 0.772 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[14]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.923      ;
; 0.772 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[15]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.923      ;
; 0.785 ; SAVE_ADDR:inst|ADDR[15] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.064      ; 0.987      ;
; 0.835 ; SAVE_ADDR:inst|ADDR[18] ; FrewSave_16:inst7|qint[7]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.984      ;
; 0.868 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst7|qint[7]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.017      ;
; 0.886 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[8]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.037      ;
; 0.886 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[11]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.037      ;
; 0.886 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[13]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.037      ;
; 0.888 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[0]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.039      ;
; 0.888 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[1]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.039      ;
; 0.888 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[2]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.039      ;
; 0.888 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[3]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.039      ;
; 0.888 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[4]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.039      ;
; 0.888 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[5]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.039      ;
; 0.888 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[6]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.039      ;
; 0.888 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[9]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.039      ;
; 0.888 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[10]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.039      ;
; 0.888 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[12]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.039      ;
; 0.888 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[14]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.039      ;
; 0.888 ; SAVE_ADDR:inst|ADDR[16] ; FrewSave_16:inst7|qint[15]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.039      ;
; 0.895 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst8|qint[1]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.047      ;
; 0.895 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst8|qint[12]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.047      ;
; 0.895 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst8|qint[15]                                                                                                                 ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.047      ;
; 0.899 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst8|qint[0]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.050      ;
; 0.899 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst8|qint[2]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.050      ;
; 0.899 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst8|qint[3]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.050      ;
; 0.899 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst8|qint[4]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.050      ;
; 0.899 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst8|qint[5]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.050      ;
; 0.899 ; SAVE_ADDR:inst|ADDR[17] ; FrewSave_16:inst8|qint[6]                                                                                                                  ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.050      ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                ;
+-------+----------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; phase_acc:inst3|acc[1]     ; phase_acc:inst3|acc[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; phase_acc:inst3|acc[9]     ; phase_acc:inst3|acc[9]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; phase_acc:inst3|acc[18]    ; phase_acc:inst3|acc[18]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; phase_acc:inst3|acc[20]    ; phase_acc:inst3|acc[20]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; phase_acc:inst3|acc[17]    ; phase_acc:inst3|acc[17]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; phase_acc:inst3|acc[31]    ; phase_acc:inst3|acc[31]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; phase_acc:inst3|acc[0]     ; phase_acc:inst3|acc[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; phase_acc:inst3|acc[2]     ; phase_acc:inst3|acc[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; phase_acc:inst3|acc[4]     ; phase_acc:inst3|acc[4]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; phase_acc:inst3|acc[7]     ; phase_acc:inst3|acc[7]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; phase_acc:inst3|acc[13]    ; phase_acc:inst3|acc[13]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; phase_acc:inst3|acc[14]    ; phase_acc:inst3|acc[14]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; phase_acc:inst3|acc[15]    ; phase_acc:inst3|acc[15]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; phase_acc:inst3|acc[25]    ; phase_acc:inst3|acc[25]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; phase_acc:inst3|acc[27]    ; phase_acc:inst3|acc[27]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.369 ; phase_acc:inst3|acc[3]     ; phase_acc:inst3|acc[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; phase_acc:inst3|acc[8]     ; phase_acc:inst3|acc[8]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; phase_acc:inst3|acc[10]    ; phase_acc:inst3|acc[10]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; phase_acc:inst3|acc[19]    ; phase_acc:inst3|acc[19]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; phase_acc:inst3|acc[5]     ; phase_acc:inst3|acc[5]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; phase_acc:inst3|acc[6]     ; phase_acc:inst3|acc[6]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; phase_acc:inst3|acc[12]    ; phase_acc:inst3|acc[12]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; phase_acc:inst3|acc[21]    ; phase_acc:inst3|acc[21]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; phase_acc:inst3|acc[22]    ; phase_acc:inst3|acc[22]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; phase_acc:inst3|acc[24]    ; phase_acc:inst3|acc[24]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; phase_acc:inst3|acc[26]    ; phase_acc:inst3|acc[26]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; phase_acc:inst3|acc[28]    ; phase_acc:inst3|acc[28]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.448 ; phase_acc:inst3|acc[11]    ; phase_acc:inst3|acc[11]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.448 ; FrewSave_16:inst8|qint[8]  ; phase_acc:inst3|acc[24]                                                                                                                    ; NWE          ; clk         ; 0.000        ; -0.014     ; 0.586      ;
; 0.452 ; phase_acc:inst3|acc[16]    ; phase_acc:inst3|acc[16]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.456 ; phase_acc:inst3|acc[29]    ; phase_acc:inst3|acc[29]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.457 ; phase_acc:inst3|acc[30]    ; phase_acc:inst3|acc[30]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.493 ; phase_acc:inst3|acc[24]    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.694      ;
; 0.493 ; phase_acc:inst3|acc[0]     ; phase_acc:inst3|acc[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; phase_acc:inst3|acc[1]     ; phase_acc:inst3|acc[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; phase_acc:inst3|acc[9]     ; phase_acc:inst3|acc[10]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; phase_acc:inst3|acc[18]    ; phase_acc:inst3|acc[19]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; phase_acc:inst3|acc[20]    ; phase_acc:inst3|acc[21]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; phase_acc:inst3|acc[17]    ; phase_acc:inst3|acc[18]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; phase_acc:inst3|acc[2]     ; phase_acc:inst3|acc[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; phase_acc:inst3|acc[13]    ; phase_acc:inst3|acc[14]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; phase_acc:inst3|acc[14]    ; phase_acc:inst3|acc[15]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; phase_acc:inst3|acc[4]     ; phase_acc:inst3|acc[5]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; phase_acc:inst3|acc[25]    ; phase_acc:inst3|acc[26]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; phase_acc:inst3|acc[27]    ; phase_acc:inst3|acc[28]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.509 ; phase_acc:inst3|acc[8]     ; phase_acc:inst3|acc[9]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; phase_acc:inst3|acc[19]    ; phase_acc:inst3|acc[20]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; phase_acc:inst3|acc[3]     ; phase_acc:inst3|acc[4]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; phase_acc:inst3|acc[10]    ; phase_acc:inst3|acc[11]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; phase_acc:inst3|acc[22]    ; phase_acc:inst3|acc[23]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; phase_acc:inst3|acc[6]     ; phase_acc:inst3|acc[7]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; phase_acc:inst3|acc[12]    ; phase_acc:inst3|acc[13]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; phase_acc:inst3|acc[5]     ; phase_acc:inst3|acc[6]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; phase_acc:inst3|acc[21]    ; phase_acc:inst3|acc[22]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; phase_acc:inst3|acc[24]    ; phase_acc:inst3|acc[25]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; phase_acc:inst3|acc[26]    ; phase_acc:inst3|acc[27]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; phase_acc:inst3|acc[28]    ; phase_acc:inst3|acc[29]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.517 ; phase_acc:inst3|acc[28]    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.718      ;
; 0.518 ; phase_acc:inst3|acc[30]    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.719      ;
; 0.519 ; phase_acc:inst3|acc[27]    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.720      ;
; 0.520 ; phase_acc:inst3|acc[26]    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.721      ;
; 0.522 ; phase_acc:inst3|acc[25]    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.723      ;
; 0.528 ; phase_acc:inst3|acc[29]    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.729      ;
; 0.528 ; phase_acc:inst3|acc[0]     ; phase_acc:inst3|acc[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.528 ; phase_acc:inst3|acc[1]     ; phase_acc:inst3|acc[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.528 ; phase_acc:inst3|acc[9]     ; phase_acc:inst3|acc[11]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; phase_acc:inst3|acc[18]    ; phase_acc:inst3|acc[20]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; phase_acc:inst3|acc[20]    ; phase_acc:inst3|acc[22]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; phase_acc:inst3|acc[17]    ; phase_acc:inst3|acc[19]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; phase_acc:inst3|acc[2]     ; phase_acc:inst3|acc[4]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; phase_acc:inst3|acc[13]    ; phase_acc:inst3|acc[15]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; phase_acc:inst3|acc[4]     ; phase_acc:inst3|acc[6]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; phase_acc:inst3|acc[25]    ; phase_acc:inst3|acc[27]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; phase_acc:inst3|acc[27]    ; phase_acc:inst3|acc[29]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.542 ; phase_acc:inst3|acc[15]    ; phase_acc:inst3|acc[16]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.002      ; 0.696      ;
; 0.544 ; phase_acc:inst3|acc[10]    ; phase_acc:inst3|acc[12]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; phase_acc:inst3|acc[8]     ; phase_acc:inst3|acc[10]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; phase_acc:inst3|acc[19]    ; phase_acc:inst3|acc[21]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; phase_acc:inst3|acc[3]     ; phase_acc:inst3|acc[5]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; phase_acc:inst3|acc[12]    ; phase_acc:inst3|acc[14]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; phase_acc:inst3|acc[21]    ; phase_acc:inst3|acc[23]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; phase_acc:inst3|acc[5]     ; phase_acc:inst3|acc[7]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; phase_acc:inst3|acc[24]    ; phase_acc:inst3|acc[26]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; phase_acc:inst3|acc[26]    ; phase_acc:inst3|acc[28]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; phase_acc:inst3|acc[28]    ; phase_acc:inst3|acc[30]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.552 ; phase_acc:inst3|acc[7]     ; phase_acc:inst3|acc[8]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.562 ; FrewSave_16:inst8|qint[1]  ; phase_acc:inst3|acc[17]                                                                                                                    ; NWE          ; clk         ; 0.000        ; -0.015     ; 0.699      ;
; 0.563 ; phase_acc:inst3|acc[0]     ; phase_acc:inst3|acc[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; phase_acc:inst3|acc[1]     ; phase_acc:inst3|acc[4]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; phase_acc:inst3|acc[9]     ; phase_acc:inst3|acc[12]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; phase_acc:inst3|acc[18]    ; phase_acc:inst3|acc[21]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; phase_acc:inst3|acc[20]    ; phase_acc:inst3|acc[23]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; FrewSave_16:inst8|qint[15] ; phase_acc:inst3|acc[31]                                                                                                                    ; NWE          ; clk         ; 0.000        ; -0.015     ; 0.701      ;
; 0.565 ; phase_acc:inst3|acc[23]    ; phase_acc:inst3|acc[23]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.565 ; phase_acc:inst3|acc[17]    ; phase_acc:inst3|acc[20]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; phase_acc:inst3|acc[2]     ; phase_acc:inst3|acc[5]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; phase_acc:inst3|acc[4]     ; phase_acc:inst3|acc[7]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; phase_acc:inst3|acc[25]    ; phase_acc:inst3|acc[28]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; phase_acc:inst3|acc[27]    ; phase_acc:inst3|acc[30]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.575 ; FrewSave_16:inst8|qint[0]  ; phase_acc:inst3|acc[16]                                                                                                                    ; NWE          ; clk         ; 0.000        ; -0.014     ; 0.713      ;
+-------+----------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'NWE'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; NWE   ; Rise       ; NWE                                                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[0]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[0]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[10]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[10]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[11]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[11]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[12]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[12]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[13]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[13]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[14]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[14]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[15]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[15]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[1]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[1]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[2]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[2]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[3]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[3]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[4]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[4]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[5]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[5]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[6]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[6]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[7]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[7]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[8]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[8]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst7|qint[9]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst7|qint[9]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[0]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst8|qint[0]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[10]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst8|qint[10]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[11]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst8|qint[11]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[12]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst8|qint[12]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[13]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst8|qint[13]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[14]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst8|qint[14]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[15]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst8|qint[15]                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[1]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; FrewSave_16:inst8|qint[1]                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; FrewSave_16:inst8|qint[2]                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0]                          ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0]                          ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1]                          ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1]                          ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2]                          ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2]                          ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3]                          ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3]                          ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4]                          ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4]                          ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5]                          ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5]                          ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6]                          ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6]                          ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7]                          ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7]                          ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[10]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[10]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[11]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[11]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[12]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[12]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[13]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[13]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[14]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[14]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[15]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[15]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[16]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[16]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[17]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[17]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[18]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[18]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[19]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[19]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[20]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[20]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[21]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[21]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[22]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[22]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[23]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[23]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[24]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[24]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[25]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[25]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[26]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[26]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[27]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[27]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[28]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[28]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[29]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[29]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[30]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[30]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[31]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[31]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[5]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[5]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[6]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[6]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[7]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[7]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[8]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[8]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc:inst3|acc[9]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:inst3|acc[9]                                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'NADV'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; NADV  ; Rise       ; NADV                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[7]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A16        ; NADV       ; 2.117 ; 2.117 ; Rise       ; NADV            ;
; A17        ; NADV       ; 2.130 ; 2.130 ; Rise       ; NADV            ;
; A18        ; NADV       ; 2.264 ; 2.264 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; 2.482 ; 2.482 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; 2.278 ; 2.278 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; 2.211 ; 2.211 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; 2.209 ; 2.209 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; 2.200 ; 2.200 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; 2.482 ; 2.482 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; 2.237 ; 2.237 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; 2.386 ; 2.386 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; 2.248 ; 2.248 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; 1.908 ; 1.908 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; 2.571 ; 2.571 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; 2.272 ; 2.272 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; 2.287 ; 2.287 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; 2.197 ; 2.197 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; 2.301 ; 2.301 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; 2.571 ; 2.571 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; 2.235 ; 2.235 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; 2.464 ; 2.464 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; 2.153 ; 2.153 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; 2.122 ; 2.122 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; 2.151 ; 2.151 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; 2.037 ; 2.037 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; 2.027 ; 2.027 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; 2.039 ; 2.039 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; 1.926 ; 1.926 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; 1.942 ; 1.942 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; 1.910 ; 1.910 ; Rise       ; NWE             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; A16        ; NADV       ; -1.997 ; -1.997 ; Rise       ; NADV            ;
; A17        ; NADV       ; -2.010 ; -2.010 ; Rise       ; NADV            ;
; A18        ; NADV       ; -2.144 ; -2.144 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; -1.788 ; -1.788 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; -2.158 ; -2.158 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; -2.091 ; -2.091 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; -2.089 ; -2.089 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; -2.080 ; -2.080 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; -2.362 ; -2.362 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; -2.117 ; -2.117 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; -2.266 ; -2.266 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; -2.128 ; -2.128 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; -1.788 ; -1.788 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; -1.779 ; -1.779 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; -2.085 ; -2.085 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; -2.027 ; -2.027 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; -1.932 ; -1.932 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; -1.956 ; -1.956 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; -2.197 ; -2.197 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; -2.027 ; -2.027 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; -2.108 ; -2.108 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; -1.912 ; -1.912 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; -2.001 ; -2.001 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; -1.916 ; -1.916 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; -1.914 ; -1.914 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; -1.902 ; -1.902 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; -1.919 ; -1.919 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; -1.804 ; -1.804 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; -1.820 ; -1.820 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; -1.779 ; -1.779 ; Rise       ; NWE             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; adclk      ; clk        ; 2.791 ; 2.791 ; Rise       ; clk             ;
; output[*]  ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  output[0] ; clk        ; 3.809 ; 3.809 ; Rise       ; clk             ;
;  output[1] ; clk        ; 3.928 ; 3.928 ; Rise       ; clk             ;
;  output[2] ; clk        ; 3.971 ; 3.971 ; Rise       ; clk             ;
;  output[3] ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
;  output[4] ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  output[5] ; clk        ; 4.025 ; 4.025 ; Rise       ; clk             ;
;  output[6] ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  output[7] ; clk        ; 3.845 ; 3.845 ; Rise       ; clk             ;
; adclk      ; clk        ; 2.791 ; 2.791 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; adclk      ; clk        ; 2.791 ; 2.791 ; Rise       ; clk             ;
; output[*]  ; clk        ; 3.809 ; 3.809 ; Rise       ; clk             ;
;  output[0] ; clk        ; 3.809 ; 3.809 ; Rise       ; clk             ;
;  output[1] ; clk        ; 3.928 ; 3.928 ; Rise       ; clk             ;
;  output[2] ; clk        ; 3.971 ; 3.971 ; Rise       ; clk             ;
;  output[3] ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
;  output[4] ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  output[5] ; clk        ; 4.025 ; 4.025 ; Rise       ; clk             ;
;  output[6] ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  output[7] ; clk        ; 3.845 ; 3.845 ; Rise       ; clk             ;
; adclk      ; clk        ; 2.791 ; 2.791 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.561   ; 0.280 ; N/A      ; N/A     ; -2.567              ;
;  NADV            ; N/A      ; N/A   ; N/A      ; N/A     ; -1.941              ;
;  NWE             ; -2.256   ; 0.280 ; N/A      ; N/A     ; -2.567              ;
;  clk             ; -4.561   ; 0.355 ; N/A      ; N/A     ; -2.567              ;
; Design-wide TNS  ; -218.011 ; 0.0   ; 0.0      ; 0.0     ; -329.101            ;
;  NADV            ; N/A      ; N/A   ; N/A      ; N/A     ; -19.749             ;
;  NWE             ; -87.036  ; 0.000 ; N/A      ; N/A     ; -177.779            ;
;  clk             ; -130.975 ; 0.000 ; N/A      ; N/A     ; -131.573            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A16        ; NADV       ; 4.680 ; 4.680 ; Rise       ; NADV            ;
; A17        ; NADV       ; 4.707 ; 4.707 ; Rise       ; NADV            ;
; A18        ; NADV       ; 5.105 ; 5.105 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; 5.713 ; 5.713 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; 5.073 ; 5.073 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; 4.973 ; 4.973 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; 4.812 ; 4.812 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; 4.796 ; 4.796 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; 5.713 ; 5.713 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; 5.058 ; 5.058 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; 5.387 ; 5.387 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; 5.078 ; 5.078 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; 4.160 ; 4.160 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; 5.875 ; 5.875 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; 5.064 ; 5.064 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; 5.115 ; 5.115 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; 4.794 ; 4.794 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; 5.154 ; 5.154 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; 5.875 ; 5.875 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; 5.232 ; 5.232 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; 5.704 ; 5.704 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; 4.909 ; 4.909 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; 4.683 ; 4.683 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; 4.906 ; 4.906 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; 4.528 ; 4.528 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; 4.521 ; 4.521 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; 4.553 ; 4.553 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; 4.171 ; 4.171 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; 4.200 ; 4.200 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; 4.164 ; 4.164 ; Rise       ; NWE             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; A16        ; NADV       ; -1.997 ; -1.997 ; Rise       ; NADV            ;
; A17        ; NADV       ; -2.010 ; -2.010 ; Rise       ; NADV            ;
; A18        ; NADV       ; -2.144 ; -2.144 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; -1.788 ; -1.788 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; -2.158 ; -2.158 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; -2.091 ; -2.091 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; -2.089 ; -2.089 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; -2.080 ; -2.080 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; -2.362 ; -2.362 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; -2.117 ; -2.117 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; -2.266 ; -2.266 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; -2.128 ; -2.128 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; -1.788 ; -1.788 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; -1.779 ; -1.779 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; -2.085 ; -2.085 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; -2.027 ; -2.027 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; -1.932 ; -1.932 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; -1.956 ; -1.956 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; -2.197 ; -2.197 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; -2.027 ; -2.027 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; -2.108 ; -2.108 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; -1.912 ; -1.912 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; -2.001 ; -2.001 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; -1.916 ; -1.916 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; -1.914 ; -1.914 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; -1.902 ; -1.902 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; -1.919 ; -1.919 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; -1.804 ; -1.804 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; -1.820 ; -1.820 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; -1.779 ; -1.779 ; Rise       ; NWE             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; adclk      ; clk        ; 6.460 ; 6.460 ; Rise       ; clk             ;
; output[*]  ; clk        ; 9.127 ; 9.127 ; Rise       ; clk             ;
;  output[0] ; clk        ; 8.380 ; 8.380 ; Rise       ; clk             ;
;  output[1] ; clk        ; 8.767 ; 8.767 ; Rise       ; clk             ;
;  output[2] ; clk        ; 8.829 ; 8.829 ; Rise       ; clk             ;
;  output[3] ; clk        ; 9.098 ; 9.098 ; Rise       ; clk             ;
;  output[4] ; clk        ; 9.127 ; 9.127 ; Rise       ; clk             ;
;  output[5] ; clk        ; 9.092 ; 9.092 ; Rise       ; clk             ;
;  output[6] ; clk        ; 8.677 ; 8.677 ; Rise       ; clk             ;
;  output[7] ; clk        ; 8.669 ; 8.669 ; Rise       ; clk             ;
; adclk      ; clk        ; 6.460 ; 6.460 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; adclk      ; clk        ; 2.791 ; 2.791 ; Rise       ; clk             ;
; output[*]  ; clk        ; 3.809 ; 3.809 ; Rise       ; clk             ;
;  output[0] ; clk        ; 3.809 ; 3.809 ; Rise       ; clk             ;
;  output[1] ; clk        ; 3.928 ; 3.928 ; Rise       ; clk             ;
;  output[2] ; clk        ; 3.971 ; 3.971 ; Rise       ; clk             ;
;  output[3] ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
;  output[4] ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  output[5] ; clk        ; 4.025 ; 4.025 ; Rise       ; clk             ;
;  output[6] ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  output[7] ; clk        ; 3.845 ; 3.845 ; Rise       ; clk             ;
; adclk      ; clk        ; 2.791 ; 2.791 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 600      ; 0        ; 0        ; 0        ;
; NWE        ; clk      ; 528      ; 0        ; 0        ; 0        ;
; NADV       ; NWE      ; 140      ; 0        ; 0        ; 0        ;
; NWE        ; NWE      ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 600      ; 0        ; 0        ; 0        ;
; NWE        ; clk      ; 528      ; 0        ; 0        ; 0        ;
; NADV       ; NWE      ; 140      ; 0        ; 0        ; 0        ;
; NWE        ; NWE      ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 53    ; 53   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Apr 01 23:31:24 2015
Info: Command: quartus_sta FPGA_EP2C -c FPGA_EP2C
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPGA_EP2C.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name NWE NWE
    Info (332105): create_clock -period 1.000 -name NADV NADV
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.561
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.561      -130.975 clk 
    Info (332119):    -2.256       -87.036 NWE 
Info (332146): Worst-case hold slack is 0.961
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.961         0.000 NWE 
    Info (332119):     1.155         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567      -177.779 NWE 
    Info (332119):    -2.567      -131.573 clk 
    Info (332119):    -1.941       -19.749 NADV 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.457
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.457       -13.462 NWE 
    Info (332119):    -1.081       -22.886 clk 
Info (332146): Worst-case hold slack is 0.280
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.280         0.000 NWE 
    Info (332119):     0.355         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880      -127.380 NWE 
    Info (332119):    -1.880       -93.540 clk 
    Info (332119):    -1.380       -13.380 NADV 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 434 megabytes
    Info: Processing ended: Wed Apr 01 23:31:25 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


