第14章、锁存器和寄存器
============

标签： 计算机是怎样运行的

* * *

锁存器
---

在我们忽略导线电阻的情况下，一条导线上各点的电压都是相同的。比方说我们使用1位输入设备生成一个电压信号，那么下图中A₀点的电压和Y₀点的电压是相同的，也就是A₀点的信号和Y₀点的信号是相同的，如下图所示：

![image_1eqmj1a1o175po9dejk1s4j1ptb13.png-9kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/7dd280c0394440ab8844b617549b550b~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=644&h=249&s=9187&e=png&b=ffffff)

当我们改变A₀点的信号时，Y₀点的信号也会跟着改变，并且始终保持Y₀=A₀。

如果我们在A₀点和Y₀点之间加入一个传输门，如下图所示：

![image_1eqmjfr9un55u2f1ausq0e1vtp1t.png-11.2kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/9df33dacabe54d79b70b295577c2351c~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=651&h=236&s=11511&e=png&b=ffffff)

则：

*   当S₀=1时，传输门导通，Y₀=A₀
*   当S₀=0时，传输门截止，Y₀进入高阻态，也就是Y₀点的信号与A₀点的信号毫无关系

如果能在S₀=1时，Y₀=A₀，而在S₀=0时，Y₀保持原信号不变（不受A₀的影响）。这就意味着将电压信号给“锁”起来了，S₀信号就是那个开锁的钥匙。这是一个极其重要的功能，有了能保存信号的能力才能继续展开后续的章节。

该如何实现这个功能呢，我们回过头思考一下，现在本质上只是想从A₀和Y₀中选一个信号作为新的Y₀，这不就是从两个输入信号中选一个作为输出信号的需求吗，一个`2-1选择器`就可以搞定，如下图所示：

![image_1eqmltj1m107e13l5132tat2chq34.png-8.6kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/18ee6bbdbcd34905a9c9d3a8081299b5~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=413&h=317&s=8773&e=png&b=ffffff)

我们之前是使用传输门来制作的`2-1选择器`，把上图中的`2-1选择器`的具体实现摆出来，那么上图就变成了：

![image_1eqmlsu5g9fgci21t9qi5v1fs82n.png-8.7kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/143e994c61044b8bba57d8e860f4959d~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=383&h=291&s=8943&e=png&b=ffffff)

为了美观，我们把上图画成下边这样：

![image_1ervtkec4p0l1t57aton2v1dmo9.png-8.5kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/7dd107d570534beba1451b75cfe25f4a~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=405&h=271&s=8746&e=png&b=ffffff)

那么：

*   当S₀=1时，TG1截止，TG2导通，我们把传输门画成开关的形式，那么上图就变成了：
    
    ![image_1er8j21c71j1c96tv916lv87dm.png-7.6kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/4b76da8866954e57b4d16435394920f5~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=450&h=218&s=7756&e=png&b=ffffff)
    
    也就相当于：
    
    ![image_1eqmm7rimnt17h8hfc1oh112eo3u.png-3.5kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/7dc48f4189f443718f080a176dd9f4dc~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=408&h=95&s=3598&e=png&b=ffffff)
    
    也就意味着当S₀=1时，Y₀=A₀。
    
*   当S₀=0时，TG1导通，TG2截止，我们把传输门画成开关的形式，那么上图就变成了：
    
    ![image_1er8j464f1rb810qe6ktpo12ia13.png-7.5kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/b902feb006b0438abea71f972a66f611~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=469&h=208&s=7691&e=png&b=ffffff)
    
    也就相当于：
    
    ![image_1er8j5f5o1art6i210s9i451aql1g.png-4.4kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/8b3559effb604e68bc97a314cb6c813b~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=320&h=208&s=4500&e=png&b=ffffff)
    
    咦，十分怪异，上图只是简单的将导线的一端盘了一个圈，并没有电源正极或者负极或者外部的信号线与Y₀点相连，此时Y₀点的信号取决于它后续的电路是什么，这个电路自身是无法让Y₀点的电压保持在高电压或者低电压状态的。
    

从上边的叙述中可以看出，在S₀=1时，Y₀=A₀，但是在S₀=0时，Y₀却不是保持原先的信号不变，而是取决于Y₀点后续的电路是什么。怎么样才能让Y₀保持原先的信号不变呢？其实引入两个反相器即可，如下图所示：

![image_1er8nhmdf1ok415gp1mbs1io01f226c.png-9.7kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/557046189e1948699f36caca3c1d02c1~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=458&h=271&s=9980&e=png&b=ffffff)

那么：

*   当S₀=1时，TG1截止，TG2导通，我们把传输门画成开关的形式，上图就变成了：
    
    ![image_1er8nj5ou1bj24v8bda8461ah49.png-8.8kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/2032ac5b1f24454f90fef36e9000a44a~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=519&h=208&s=9006&e=png&b=ffffff)
    
    也就相当于：
    
    ![image_1er8njslj1qa31ndk1es31ptm11uam.png-4.9kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/517b74e7566a4b49a093ed4d823e0b9b~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=507&h=103&s=5026&e=png&b=ffffff)
    
    很显然，A₀点的信号通过两个反相器后与原先的信号肯定是相同的，也就是说当S₀=1时，Y₀=A₀。
    
*   当S₀=0时，TG1导通，TG2截止，我们把传输门画成开关的形式，上图就变成了：
    
    ![image_1er8o2r5r1ddr17eb109ohv6cmf13.png-8.6kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/07e3ddd21c4c4cb18b797067ed6630a1~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=500&h=202&s=8799&e=png&b=ffffff)
    
    也就相当于：
    
    ![image_1er8o48gj1rh7r9me97lme1c1s1g.png-4.8kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/f54c04b18c35449290dcfb65d4080953~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=320&h=205&s=4958&e=png&b=ffffff)
    
    多了两个反相器和没有这两个反相器有什么区别吗？我们把反相器的晶体管级别的实现画出来就一目了然了（我们特意在图中标出了P₁、P₂、P₃三个点，以便于后续分析）：
    
    ![image_1er8oem8619qu1v5t1ete1h5p15sd1t.png-9.2kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/f092a776ef7645ec8016aea9496bdaf9~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=338&h=230&s=9381&e=png&b=ffffff)
    
    我们可以分别分析一下在Y₀点的信号原先是逻辑0和逻辑1时会发生什么事：
    
    *   当原先Y₀=0时，P₁=0；由于P₁=0，所以P₁点的信号通过第一个反相器后，P₂=1；P₂点的信号通过第二个反相器后，P₃=0，那么新的Y₀信号仍是逻辑0，只不过新的Y₀信号的逻辑0是因为Y₀点与第二个反相器的电源负极相连接得到的。
        
    *   当原先Y₀=1时，P₁=1；由于P₁=1，所以P₁点的信号通过第一个反相器后，P₂=0；P₂点的信号通过第二个反相器后，P₃=1。那么新的Y₀信号仍是逻辑1，只不过新的Y₀信号的逻辑1是因为Y₀点与第二个反相器的电源正极相连接得到的。
        
    
    可以看到，在引入了两个反相器后，当S₀=0时，Y₀保持原先的信号不变，新的Y₀信号是通过第二个反相器的电源正极或者电源负极产生的。
    

赶紧把反相器的晶体管实现、`2-1选择器`的传输门实现这些细节隐藏起来，那么上边的电路就可以被画成这样：

![image_1er973fj311jk1d0t1ff0jhq1ssm2a.png-8.4kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/0c8d75155a0a454cb45689ed8a725b08~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=448&h=269&s=8623&e=png&b=ffffff)

上述电路完成的功能如下：

*   当S₀=1时，Y₀=A₀。
*   当S₀=0时，Y₀保持原先的信号不变。

上述设备有将信号“锁住”的能力，而S₀就是控制锁的钥匙。上述设备也被称作`锁存器`（英文名`latch`）。

### 支持复位的锁存器

大家在使用计算器的时候，肯定会发现计算器上都有一个清零键，也就是之前不论我们在计算器上做了什么运算，输入了什么数字，按下清零键时一切都会从头开始。对于锁存器来说，我们也期望有这么一个清零键，可以在不论输入信号A₀是什么的情况下，输出信号Y₀都变为逻辑0。做到这一点也很容易，引入一个与门即可做到：

![image_1ervtstf010br1cmu1ubghe31439m.png-10.9kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/06ed261bf1b746a6b72e9c9c233d4976~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=530&h=281&s=11159&e=png&b=ffffff)

如上图所示，我们引入了一个称为`RST_N`的输入信号，稍后我们再解释这个名称的含义，先看一下引入这个信号后`锁存器`发生了什么改变：

*   当RST\_N=1时，基于与门“当一个输入信号为逻辑1，输出信号与另一个输入信号相同”的特性，与门的输出信号，也就是Y₀，就与第二个反相器的输出信号相同，也就意味着这种情况与没引入与门和RST\_N信号时完成的功能相同。
    
*   当RST\_N=0时，基于与门“当一个输入信号为逻辑0，输出信号肯定为逻辑0”的特性，与门的输出信号，也就是Y₀肯定为逻辑0。此时也就达到了对输出信号清零的目的。
    

这个完成清零目的的输入信号RST\_N的名称中的`RST`是英文`RESET`的缩写，所以RST\_N也被称作复位信号；`_N`中的`N`是英文`NEGATIVE`的首字母，表示当复位信号为逻辑0时有效，即当复位信号为逻辑0时，输出信号才会被清零。

好了好了，已经讨论了太多技术细节，可能已经有同学开始有些反感了，我们有必要找个黑盒子把这个刚刚讨论过的锁存器装在黑盒子里了，如下图所示：

![image_1er99n8qmm6c5qn1qefneb3sd3u.png-6.4kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/1cc2fd61a40345c39cc95c56ee41f28d~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=466&h=362&s=6542&e=png&b=fefefe)

当然，A、S、Y这样的信号名在之前的设备中已经用过很多遍了，为了一眼就能认出这个黑框代表的就是锁存器，我们给这些信号重新起个名，如下图所示：

![image_1er99p2d14rlsna1a2jqtk1t0k4b.png-6.6kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/4202824dd62248fe8205de9c29464784~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=437&h=361&s=6748&e=png&b=fefefe)

其中D代表输入信号（D是Data的缩写）；CLK代表`2-1选择器`的选择信号，CLK是CLOCK的缩写，该信号也被称作时钟信号（之后我们再讲为什么要将选择信号称为时钟信号）；Q代表输出信号（为什么用Q作为输出信号的名称我也不太清楚，不过大家都这么用）。

为了让大家再一次加深印象，大家别嫌我啰嗦，这里有必要再重申一遍锁存器起到的作用（在RST\_N=1的情况下）：

*   当CLK=1时，输出信号Q和输入信号D是相同的，也就是从功能上来说，此时锁存器相当于一根儿导线，我们可以无视它的存在，把它当作透明的即可，我们也可以说现在该锁存器处于透明状态。为了更直观地表示一下这个锁存器的透明状态，我们在画它的示意图的时候使用绿色背景填充一下，就像这样：
    
    ![image_1etjcdl7913de183m190rm1dnjrm.png-6kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/5d5a431439514013bae7cc743377dc56~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=289&h=326&s=6161&e=png&b=fdfdfd)
    
*   当CLK=0时，输出信号Q保持不变，再改变输入信号D也不会改变输出信号Q，我们就称此时该锁存器处于不透明状态，采用红色背景填充一下处于不透明状态的D锁存器：
    
    ![image_1etjce79bqgt1hlc1ic61e5933t13.png-5.8kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/eeb745b21b2a4b18afef20e2cdf503e2~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=302&h=330&s=5954&e=png&b=fefefe)
    

> 小贴士：  
>   
> 红灯停，绿灯行，各位小伙伴切记喔～

寄存器
---

一个信号可以随着时间在逻辑0和逻辑1之间变化，我们可以用该信号的电压为纵轴，时间为横轴来画该信号的电压随时间变化的图，这种图称之为`电压波形图`。假设CLK信号的变化规律如下图所示：

![image_1e374pgfi19e4fetc4h15ai1q8513.png-36.9kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/6ed8855a6f3e48b1b958a5570dc79b16~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=511&h=329&s=37788&e=png&b=fefefe)

如图所示，高电压对应着逻辑1，低电压对应着逻辑0。该CLK信号在t₁时间内保持为逻辑0，之后调整为逻辑1后又保持了t₂时间，之后调整为逻辑0后又保持了t₃时间，然后接着变化～ 我们把信号从逻辑0变为逻辑1的过程称为上升沿，反之，把信号从逻辑1变为逻辑0的过程称为下降沿。

对于锁存器来说，在整个CLK=1的期间它都处于透明状态，这很好，但不够！我们现在期望只在CLK信号的上升沿或者下降沿处使锁存器透明，而在时钟信号CLK保持为逻辑0或逻辑1时，再修改锁存器的输入是不会造成输出的变化的。为了实现这个功能，可以使用两个锁存器来改进：

![image_1erb6mu2sc1920o5sg10gp2d79s.png-16.5kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/937f153214884ccc8ebf1bc026e9223f~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=655&h=320&s=16939&e=png&b=fefefe)

如图所示，我们在电路中使用了两个锁存器`L1`和`L2`。CLK信号通过一个反相器得到CLK₁信号，而CLK₂信号与CLK信号相同，这也就是说L1和L2接受的时钟信号始终是相反的。输入信号D作为L1的输入信号D₁，L1的输出信号Q₁作为L2的输入信号D₂，L2的输出信号Q₂作为最终的输出信号Q。L1和L2接受相同的复位信号RST\_N。

当复位信号RST\_N=0时，最终的输出信号Q肯定为逻辑0。

当复位信号RST\_N=1时，我们分析一下这个电路的工作过程：

*   当CLK=0时，则有CLK₁=1，CLK₂=0。那么L1透明，L1的输出信号Q₁和输入信号D₁相同。L2的输入信号D₂与L1的输出信号Q₁相同，但是此时L2不透明，导致输入信号D₂无法传播到L2的输出信号Q₂，L2的输出信号Q₂保持原先的信号不变。
    
    比方说当输入信号D为X（X可以代表逻辑0或者逻辑1），该电路的信号传播示意图如下所示：
    
    ![image_1erb6niav1dkl19d62ft19i9r0ta9.png-25kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/aee628a35fb8455faeead77ac865fb5e~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=641&h=365&s=25604&e=png&b=fefefe)
    
*   当CLK=1时，则有CLK₁=0，CLK₂=1。那么L2透明，L1的输出信号Q₁就可以作为L2的输入信号D₂传播到L2的输出信号Q₂，信号传播示意图示意图如下所示：
    
    ![image_1fs5ilg921tfh1r26d1arbr1epk9.png-30.3kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/13b7df2d8cee4d3cacc6b41614dfa538~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=810&h=444&s=31050&e=png&b=fdfdfd)
    
    值得大家注意的重点来了！在CLK=1之后，L1不透明，即使我们再改变输入信号D，也不会改变最终的输出信号Q（也就是L2的输出信号Q₂），比方说我们现在把输入信号D改变为Y（Y可以代表逻辑0或者逻辑1），那么最终的输出信号Q仍为X，而不是Y：
    
    ![image_1feksq9to1vg93lg1dc36m21facp.png-24.8kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/26cd9d41de9a412e85bb4f82b251c59b~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=719&h=332&s=25404&e=png&b=fefefe)
    

小结一下，就是说当CLK=0时，L1透明，L2不透明，输入信号D可以通过L1而无法通过L2；当CLK=1时，L1不透明，L2透明，原先通过L1的信号可以传播到L2的输出，但是此时重新改变输入信号D却无法通过L1。这样就形成了一个事实：只有在时钟信号CLK从逻辑0变为逻辑1的瞬间，也就是在CLK时钟信号的上升沿处才能将输入信号D传输到最后的输出信号Q上（当然我们也可以制作只在CLK下降沿处才能将输入信号D传递到输出信号Q上的设备，过程大同小异，本书中就以上升沿为例唠叨了）。

我们可以把这个只在时钟信号上升沿处可以将输入信号D传播到最终输出信号Q，其他时间最终输出信号Q保持不变的电路称作`寄存器`（英文名：register）。理解了寄存器的功能之后，现在有必要将它装到黑盒子里了：

![image_1erb7ifat118p2eq1v2919k15mmbj.png-7.9kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/14894072a0a24a5dbd6162eb676b3e44~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=432&h=369&s=8047&e=png&b=ffffff) 　 可以看到`寄存器`的简化示意图和`锁存器`的简化示意图长得非常像，只不过在CLK信号处多了一个小三角，这个小三角意味着只有在CLK信号的上升沿才能将输入信号D传递到输出信号Q，其余时刻输出信号Q保持原有状态。我们之后会极其高频率的使用到寄存器，上图所示的寄存器简化示意图还是有点儿大，我们可以继续简化一下：

![image_1f87noe32u5c1q461t9j1l2fnel9.png-10.7kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/8d6e695de6da4a40bf76fbdb59166185~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=461&h=291&s=10939&e=png&b=ffffff)

这个图就太太太简洁啦！

有时候我们需要让寄存器不受输入信号D和CLK信号的影响，一直保持输出信号不变，也就是说即使CLK信号上升沿到来，也不能将输入信号D传送到输出信号Q。做到这一点也很容易，引入一个`2-1选择器`即可，如下图所示：

![image_1erbbnlagfgb1gdg1c8u1ikq18ajcg.png-17.3kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/25040132122b4347abf3e110cbecea66~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=682&h=330&s=17689&e=png&b=ffffff)

那么：

*   当S₀=0时，输出信号Q保持不变。
*   当S₀=1时，寄存器恢复正常行为，也就是当CLK信号上升沿到来时，会将输入信号D传输到输出信号Q。

很显然，`2-1选择器`的选择信号S₀起到了控制是否可以在CLK上升沿到来时，将输入信号D传递到输出信号Q，我们给这个选择信号重新起个名，叫WE，代表Write Enable，即写使能信号。我们再画一个增加了写使能信号WE的寄存器示意图：

![image_1erbc6bln6lk1n1k90u1tbo16fddd.png-8.4kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/3e74c99703a24662ace8c02293a1a093~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=417&h=369&s=8648&e=png&b=ffffff)

对于寄存器来说，只要CLK信号不从逻辑0变为逻辑1，那么输出信号Q就保持不变，这个保持不变的过程就意味着把信号`存储`了起来。信号就代表着数据，也就意味着把数据存储起来。一个寄存器可以存储1位二进制数据，如果我们多弄些寄存器，按照下边的方式连接起来：

![image_1etjdcpkcq6t11h22rl3pd1ljs1g.png-15.7kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/e7feab67edfb4de3b040feb1f9e887f8~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=355&h=520&s=16062&e=png&b=fefefe)

如图所示，我们将4个寄存器连接起来，并且所有的寄存器都接受相同的CLK信号和RST\_N信号。这样的话，在复位信号RST\_N=1时，每当CLK信号从逻辑0变为逻辑1时，都可以把4位二进制数存储起来!因为图中的设备能存储4位二进制数据，所以也可以被称之为`4位寄存器`。上边的图太占地方了，我们稍微简化一下：

![image_1fekt9tfp1ftf12j3tk1tba1dnt16.png-29.2kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/5772943f2d2746329b93b5a9d5f3ec39~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=669&h=347&s=29921&e=png&b=fefefe)

哇呜，像不像天使的翅膀。。。当然，上边的图还是比较麻烦，我们可以在示意图中把4个输入信号线用一条更粗一点的线来表示，把4个输出信号线也用一条更粗一点的线来表示，然后在线上边画一个斜杠，然后在斜杠上写上数字来代表有几个输入信号或者几个输出信号，就像这样：

![image_1etjdp72q1h1a54l1ivu86dnhk2d.png-10.8kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/c6da0aac88044043bf4940d8fe36f86a~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=477&h=233&s=11015&e=png&b=ffffff)

上图就代表一个4位寄存器，输入D代表4个输入信号，分别是D₃、D₂、D₁和D₀，Q代表4个输出，分别是Q₃、Q₂、Q₁和Q₀。类似的，我们也可以制作8位寄存器、16位寄存器、32位寄存器、64位寄存器，甚至128位、256位寄存器！

应用寄存器
-----

制作完成这个寄存器之后，我们就可以继续回到上一章制作用于累加多个数的设备的过程上来，引入寄存器的电路图如下所示（我们给新引入的器件加了绿色背景，以方便识别）：

![image_1etjef81d1e4h9ff1mbo14jc1t592q.png-31.6kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/a2d3c768035f4dfbb9b072f0ee7591be~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=714&h=445&s=32346&e=png&b=fdfdfd)

回顾一下狗哥提的累加问题：

    74 + 29 + 32 + 20
    

由于我们做的是加法操作，所以我们需要先将上图中ALU的控制信号调节成`00`（也就是十进制的0），然后将CLK信号先设置为逻辑0。之后我们就可以按照下边的步骤完成累加操作：

*   步骤一：将复位信号RST\_N设置为逻辑0从而完成8位寄存器的清零操作。然后在`8位输入设备`上生成第一个加数`01001010₂`（74₁₀）对应的信号，效果如下所示（为方便大家观看，我们在信号线上标注了对应的信号代表的十进制数值）：
    
    ![image_1ernmvm391ttr6fvadq1k8i4t420.png-36.7kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/a3c43eba30e64b95bdd293cf6055af7f~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=698&h=546&s=37608&e=png&b=fdfdfd)
    
    如图所示，当复位信号RST\_N=0时，寄存器的输出代表的十进制值就是0，与另一个使用8位输入设备手动输入的加数74通过ALU相加之后得到的结果也是74。之后就可以将RST\_N信号调整为逻辑1：
    
    ![image_1ernmscmqsvqgsk18bvtsm1maf1j.png-38kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/7428d2baf4744c568cfd303af196baa5~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=758&h=567&s=38911&e=png&b=fdfdfd)
    
    如图所示，由于此时CLK=0，所以尽管寄存器的输入是74，但是输出还是保持为0。
    
*   步骤二：将CLK信号从逻辑0调整到逻辑1，在8位输入设备上再生成第2个加数`00011101₂`（29₁₀）对应的信号，示意图如下：
    
    ![image_1ernn6kev11s81sgk1q2f1bkbgd23q.png-36.9kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/2d57d0693b71433292910a3b4cb9746b~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=687&h=543&s=37809&e=png&b=fefefe)
    
    如图所示，将CLK信号从逻辑0调整为逻辑1时，原先寄存器的输入74将传输到输出，与我们手动输入的另一个加数29通过ALU之后得到新的结果103。
    
    然后我们可以将CLK信号再从逻辑1调整为逻辑0，但是这个过程并不会改变寄存器的输入输出状态，如下图所示：
    
    ![image_1ernn781b1af59imsh01l2b80d47.png-37.4kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/0a5a05db87414edba02258f1aa05d843~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=696&h=541&s=38288&e=png&b=fefefe)
    
*   步骤三：将CLK信号从逻辑0调整到逻辑1，在8位输入设备上再生成第3个加数`00100000₂`（32₁₀）对应的信号，示意图如下：
    
    ![image_1ernuo6fp1bqf9u01h5q1da94bt9.png-37.9kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/55ddac7e26bb4c0c8bdba8ef3fd60255~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=710&h=532&s=38819&e=png&b=fefefe)
    
    如图所示，将CLK信号从逻辑0调整为逻辑1时，原先寄存器的输入103将传输到输出，与我们手动输入的另一个加数32通过ALU之后得到新的结果135。
    
    然后我们可以将CLK信号再从逻辑1调整为逻辑0，但是这个过程并不会改变寄存器的输入输出状态，如下图所示：
    
    ![image_1ernusi8q15r6i1meq910pr1n0nm.png-36.9kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/61f75c5fd12a44709241eead36a45218~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=714&h=507&s=37825&e=png&b=fdfdfd)
    
*   步骤四：再将CLK信号从逻辑0调整到逻辑1，在8位输入设备上再生成第4个加数`00010100₂`（20₁₀）对应的信号，示意图如下：
    
    ![image_1ernuvpdc1th6ulo159lnn1u9e13.png-37.6kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/a19db0e9dcaa4a00beb2c27c02ed93e4~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=707&h=536&s=38530&e=png&b=fdfdfd)
    

到此为止，4个加数依次输入完毕，我们就可以在`8位输出设备`上直接读出最终的累加结果为`10011011₂`，也就是十进制的`155`！