{
  "module_name": "tpc5_rtr_regs.h",
  "hash_id": "3196bc96eb6fdd083bcabd190bf9409051b3664f9008780f1c4a035b4d8f21dd",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/goya/asic_reg/tpc5_rtr_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_TPC5_RTR_REGS_H_\n#define ASIC_REG_TPC5_RTR_REGS_H_\n\n \n\n#define mmTPC5_RTR_HBW_RD_RQ_E_ARB                                   0xF40100\n\n#define mmTPC5_RTR_HBW_RD_RQ_W_ARB                                   0xF40104\n\n#define mmTPC5_RTR_HBW_RD_RQ_N_ARB                                   0xF40108\n\n#define mmTPC5_RTR_HBW_RD_RQ_S_ARB                                   0xF4010C\n\n#define mmTPC5_RTR_HBW_RD_RQ_L_ARB                                   0xF40110\n\n#define mmTPC5_RTR_HBW_E_ARB_MAX                                     0xF40120\n\n#define mmTPC5_RTR_HBW_W_ARB_MAX                                     0xF40124\n\n#define mmTPC5_RTR_HBW_N_ARB_MAX                                     0xF40128\n\n#define mmTPC5_RTR_HBW_S_ARB_MAX                                     0xF4012C\n\n#define mmTPC5_RTR_HBW_L_ARB_MAX                                     0xF40130\n\n#define mmTPC5_RTR_HBW_RD_RS_E_ARB                                   0xF40140\n\n#define mmTPC5_RTR_HBW_RD_RS_W_ARB                                   0xF40144\n\n#define mmTPC5_RTR_HBW_RD_RS_N_ARB                                   0xF40148\n\n#define mmTPC5_RTR_HBW_RD_RS_S_ARB                                   0xF4014C\n\n#define mmTPC5_RTR_HBW_RD_RS_L_ARB                                   0xF40150\n\n#define mmTPC5_RTR_HBW_WR_RQ_E_ARB                                   0xF40170\n\n#define mmTPC5_RTR_HBW_WR_RQ_W_ARB                                   0xF40174\n\n#define mmTPC5_RTR_HBW_WR_RQ_N_ARB                                   0xF40178\n\n#define mmTPC5_RTR_HBW_WR_RQ_S_ARB                                   0xF4017C\n\n#define mmTPC5_RTR_HBW_WR_RQ_L_ARB                                   0xF40180\n\n#define mmTPC5_RTR_HBW_WR_RS_E_ARB                                   0xF40190\n\n#define mmTPC5_RTR_HBW_WR_RS_W_ARB                                   0xF40194\n\n#define mmTPC5_RTR_HBW_WR_RS_N_ARB                                   0xF40198\n\n#define mmTPC5_RTR_HBW_WR_RS_S_ARB                                   0xF4019C\n\n#define mmTPC5_RTR_HBW_WR_RS_L_ARB                                   0xF401A0\n\n#define mmTPC5_RTR_LBW_RD_RQ_E_ARB                                   0xF40200\n\n#define mmTPC5_RTR_LBW_RD_RQ_W_ARB                                   0xF40204\n\n#define mmTPC5_RTR_LBW_RD_RQ_N_ARB                                   0xF40208\n\n#define mmTPC5_RTR_LBW_RD_RQ_S_ARB                                   0xF4020C\n\n#define mmTPC5_RTR_LBW_RD_RQ_L_ARB                                   0xF40210\n\n#define mmTPC5_RTR_LBW_E_ARB_MAX                                     0xF40220\n\n#define mmTPC5_RTR_LBW_W_ARB_MAX                                     0xF40224\n\n#define mmTPC5_RTR_LBW_N_ARB_MAX                                     0xF40228\n\n#define mmTPC5_RTR_LBW_S_ARB_MAX                                     0xF4022C\n\n#define mmTPC5_RTR_LBW_L_ARB_MAX                                     0xF40230\n\n#define mmTPC5_RTR_LBW_RD_RS_E_ARB                                   0xF40250\n\n#define mmTPC5_RTR_LBW_RD_RS_W_ARB                                   0xF40254\n\n#define mmTPC5_RTR_LBW_RD_RS_N_ARB                                   0xF40258\n\n#define mmTPC5_RTR_LBW_RD_RS_S_ARB                                   0xF4025C\n\n#define mmTPC5_RTR_LBW_RD_RS_L_ARB                                   0xF40260\n\n#define mmTPC5_RTR_LBW_WR_RQ_E_ARB                                   0xF40270\n\n#define mmTPC5_RTR_LBW_WR_RQ_W_ARB                                   0xF40274\n\n#define mmTPC5_RTR_LBW_WR_RQ_N_ARB                                   0xF40278\n\n#define mmTPC5_RTR_LBW_WR_RQ_S_ARB                                   0xF4027C\n\n#define mmTPC5_RTR_LBW_WR_RQ_L_ARB                                   0xF40280\n\n#define mmTPC5_RTR_LBW_WR_RS_E_ARB                                   0xF40290\n\n#define mmTPC5_RTR_LBW_WR_RS_W_ARB                                   0xF40294\n\n#define mmTPC5_RTR_LBW_WR_RS_N_ARB                                   0xF40298\n\n#define mmTPC5_RTR_LBW_WR_RS_S_ARB                                   0xF4029C\n\n#define mmTPC5_RTR_LBW_WR_RS_L_ARB                                   0xF402A0\n\n#define mmTPC5_RTR_DBG_E_ARB                                         0xF40300\n\n#define mmTPC5_RTR_DBG_W_ARB                                         0xF40304\n\n#define mmTPC5_RTR_DBG_N_ARB                                         0xF40308\n\n#define mmTPC5_RTR_DBG_S_ARB                                         0xF4030C\n\n#define mmTPC5_RTR_DBG_L_ARB                                         0xF40310\n\n#define mmTPC5_RTR_DBG_E_ARB_MAX                                     0xF40320\n\n#define mmTPC5_RTR_DBG_W_ARB_MAX                                     0xF40324\n\n#define mmTPC5_RTR_DBG_N_ARB_MAX                                     0xF40328\n\n#define mmTPC5_RTR_DBG_S_ARB_MAX                                     0xF4032C\n\n#define mmTPC5_RTR_DBG_L_ARB_MAX                                     0xF40330\n\n#define mmTPC5_RTR_SPLIT_COEF_0                                      0xF40400\n\n#define mmTPC5_RTR_SPLIT_COEF_1                                      0xF40404\n\n#define mmTPC5_RTR_SPLIT_COEF_2                                      0xF40408\n\n#define mmTPC5_RTR_SPLIT_COEF_3                                      0xF4040C\n\n#define mmTPC5_RTR_SPLIT_COEF_4                                      0xF40410\n\n#define mmTPC5_RTR_SPLIT_COEF_5                                      0xF40414\n\n#define mmTPC5_RTR_SPLIT_COEF_6                                      0xF40418\n\n#define mmTPC5_RTR_SPLIT_COEF_7                                      0xF4041C\n\n#define mmTPC5_RTR_SPLIT_COEF_8                                      0xF40420\n\n#define mmTPC5_RTR_SPLIT_COEF_9                                      0xF40424\n\n#define mmTPC5_RTR_SPLIT_CFG                                         0xF40440\n\n#define mmTPC5_RTR_SPLIT_RD_SAT                                      0xF40444\n\n#define mmTPC5_RTR_SPLIT_RD_RST_TOKEN                                0xF40448\n\n#define mmTPC5_RTR_SPLIT_RD_TIMEOUT_0                                0xF4044C\n\n#define mmTPC5_RTR_SPLIT_RD_TIMEOUT_1                                0xF40450\n\n#define mmTPC5_RTR_SPLIT_WR_SAT                                      0xF40454\n\n#define mmTPC5_RTR_WPLIT_WR_TST_TOLEN                                0xF40458\n\n#define mmTPC5_RTR_SPLIT_WR_TIMEOUT_0                                0xF4045C\n\n#define mmTPC5_RTR_SPLIT_WR_TIMEOUT_1                                0xF40460\n\n#define mmTPC5_RTR_HBW_RANGE_HIT                                     0xF40470\n\n#define mmTPC5_RTR_HBW_RANGE_MASK_L_0                                0xF40480\n\n#define mmTPC5_RTR_HBW_RANGE_MASK_L_1                                0xF40484\n\n#define mmTPC5_RTR_HBW_RANGE_MASK_L_2                                0xF40488\n\n#define mmTPC5_RTR_HBW_RANGE_MASK_L_3                                0xF4048C\n\n#define mmTPC5_RTR_HBW_RANGE_MASK_L_4                                0xF40490\n\n#define mmTPC5_RTR_HBW_RANGE_MASK_L_5                                0xF40494\n\n#define mmTPC5_RTR_HBW_RANGE_MASK_L_6                                0xF40498\n\n#define mmTPC5_RTR_HBW_RANGE_MASK_L_7                                0xF4049C\n\n#define mmTPC5_RTR_HBW_RANGE_MASK_H_0                                0xF404A0\n\n#define mmTPC5_RTR_HBW_RANGE_MASK_H_1                                0xF404A4\n\n#define mmTPC5_RTR_HBW_RANGE_MASK_H_2                                0xF404A8\n\n#define mmTPC5_RTR_HBW_RANGE_MASK_H_3                                0xF404AC\n\n#define mmTPC5_RTR_HBW_RANGE_MASK_H_4                                0xF404B0\n\n#define mmTPC5_RTR_HBW_RANGE_MASK_H_5                                0xF404B4\n\n#define mmTPC5_RTR_HBW_RANGE_MASK_H_6                                0xF404B8\n\n#define mmTPC5_RTR_HBW_RANGE_MASK_H_7                                0xF404BC\n\n#define mmTPC5_RTR_HBW_RANGE_BASE_L_0                                0xF404C0\n\n#define mmTPC5_RTR_HBW_RANGE_BASE_L_1                                0xF404C4\n\n#define mmTPC5_RTR_HBW_RANGE_BASE_L_2                                0xF404C8\n\n#define mmTPC5_RTR_HBW_RANGE_BASE_L_3                                0xF404CC\n\n#define mmTPC5_RTR_HBW_RANGE_BASE_L_4                                0xF404D0\n\n#define mmTPC5_RTR_HBW_RANGE_BASE_L_5                                0xF404D4\n\n#define mmTPC5_RTR_HBW_RANGE_BASE_L_6                                0xF404D8\n\n#define mmTPC5_RTR_HBW_RANGE_BASE_L_7                                0xF404DC\n\n#define mmTPC5_RTR_HBW_RANGE_BASE_H_0                                0xF404E0\n\n#define mmTPC5_RTR_HBW_RANGE_BASE_H_1                                0xF404E4\n\n#define mmTPC5_RTR_HBW_RANGE_BASE_H_2                                0xF404E8\n\n#define mmTPC5_RTR_HBW_RANGE_BASE_H_3                                0xF404EC\n\n#define mmTPC5_RTR_HBW_RANGE_BASE_H_4                                0xF404F0\n\n#define mmTPC5_RTR_HBW_RANGE_BASE_H_5                                0xF404F4\n\n#define mmTPC5_RTR_HBW_RANGE_BASE_H_6                                0xF404F8\n\n#define mmTPC5_RTR_HBW_RANGE_BASE_H_7                                0xF404FC\n\n#define mmTPC5_RTR_LBW_RANGE_HIT                                     0xF40500\n\n#define mmTPC5_RTR_LBW_RANGE_MASK_0                                  0xF40510\n\n#define mmTPC5_RTR_LBW_RANGE_MASK_1                                  0xF40514\n\n#define mmTPC5_RTR_LBW_RANGE_MASK_2                                  0xF40518\n\n#define mmTPC5_RTR_LBW_RANGE_MASK_3                                  0xF4051C\n\n#define mmTPC5_RTR_LBW_RANGE_MASK_4                                  0xF40520\n\n#define mmTPC5_RTR_LBW_RANGE_MASK_5                                  0xF40524\n\n#define mmTPC5_RTR_LBW_RANGE_MASK_6                                  0xF40528\n\n#define mmTPC5_RTR_LBW_RANGE_MASK_7                                  0xF4052C\n\n#define mmTPC5_RTR_LBW_RANGE_MASK_8                                  0xF40530\n\n#define mmTPC5_RTR_LBW_RANGE_MASK_9                                  0xF40534\n\n#define mmTPC5_RTR_LBW_RANGE_MASK_10                                 0xF40538\n\n#define mmTPC5_RTR_LBW_RANGE_MASK_11                                 0xF4053C\n\n#define mmTPC5_RTR_LBW_RANGE_MASK_12                                 0xF40540\n\n#define mmTPC5_RTR_LBW_RANGE_MASK_13                                 0xF40544\n\n#define mmTPC5_RTR_LBW_RANGE_MASK_14                                 0xF40548\n\n#define mmTPC5_RTR_LBW_RANGE_MASK_15                                 0xF4054C\n\n#define mmTPC5_RTR_LBW_RANGE_BASE_0                                  0xF40550\n\n#define mmTPC5_RTR_LBW_RANGE_BASE_1                                  0xF40554\n\n#define mmTPC5_RTR_LBW_RANGE_BASE_2                                  0xF40558\n\n#define mmTPC5_RTR_LBW_RANGE_BASE_3                                  0xF4055C\n\n#define mmTPC5_RTR_LBW_RANGE_BASE_4                                  0xF40560\n\n#define mmTPC5_RTR_LBW_RANGE_BASE_5                                  0xF40564\n\n#define mmTPC5_RTR_LBW_RANGE_BASE_6                                  0xF40568\n\n#define mmTPC5_RTR_LBW_RANGE_BASE_7                                  0xF4056C\n\n#define mmTPC5_RTR_LBW_RANGE_BASE_8                                  0xF40570\n\n#define mmTPC5_RTR_LBW_RANGE_BASE_9                                  0xF40574\n\n#define mmTPC5_RTR_LBW_RANGE_BASE_10                                 0xF40578\n\n#define mmTPC5_RTR_LBW_RANGE_BASE_11                                 0xF4057C\n\n#define mmTPC5_RTR_LBW_RANGE_BASE_12                                 0xF40580\n\n#define mmTPC5_RTR_LBW_RANGE_BASE_13                                 0xF40584\n\n#define mmTPC5_RTR_LBW_RANGE_BASE_14                                 0xF40588\n\n#define mmTPC5_RTR_LBW_RANGE_BASE_15                                 0xF4058C\n\n#define mmTPC5_RTR_RGLTR                                             0xF40590\n\n#define mmTPC5_RTR_RGLTR_WR_RESULT                                   0xF40594\n\n#define mmTPC5_RTR_RGLTR_RD_RESULT                                   0xF40598\n\n#define mmTPC5_RTR_SCRAMB_EN                                         0xF40600\n\n#define mmTPC5_RTR_NON_LIN_SCRAMB                                    0xF40604\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}