$date
	Fri Aug  7 18:00:41 2020
$end
$version
	Icarus Verilog
$end
$timescale
	1s
$end
$scope module t_ALU $end
$var wire 32 ! out [31:0] $end
$var reg 32 " a [31:0] $end
$var reg 32 # b [31:0] $end
$var reg 6 $ fn [5:0] $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b0 $
b0 #
b0 "
b0x !
$end
#5
b0 !
b1001 #
b101 "
b11 $
#10
b1 !
b1001 "
#15
b0 !
b11111111111111111111111111111110 "
#20
b1 !
b101 $
#25
b0 !
b1001 "
#30
b1011 "
#35
b1 !
b1011 #
b111 $
#40
b0 !
b111 #
#45
b1 !
b1101 #
#50
b10110 !
b1001 "
b10000 $
#55
b0 !
b11111111111111111111111111110011 "
#60
b11111111111111111111111111111110 !
b11111111111111111111111111110001 "
#65
b11111111111111111111111111100010 !
b11111111111111111111111111110001 #
#70
b0 !
b10001 $
#75
b10111 !
b1000 "
#80
b11111111111111111111111111101100 !
b1110 #
b11111111111111111111111111111010 "
#85
b10 !
b10 #
b11 "
b101000 $
#90
b1 !
b100110 $
#95
b11 !
b101110 $
#100
b110 !
b1 #
b110000 $
#105
b11111111111111111111111111111110 !
b11111111111111111111111111111111 "
#110
b11111111111111111111111111111100 !
b10 #
#115
b111111111111111111111111111111 !
b110001 $
#120
b1111111111111111111111111111111 !
b1 #
#125
b110011 $
#130
b111111111111111111111111111111 !
b10 #
#135
b0 !
b11111111111111111111111111111111 #
b11111111111111111111111111111110 "
#140
b111 "
#145
