Generate a edge_detect module.

Module name:  
    edge_detect               
Input ports：
    input clk,
	input rst_n,
	input a 
Output ports：
    output reg rise,
	output reg down