---
aliases:
tags:
  - 操作系统
date created: 2023-09-27 三 04:14:48
date modified: 2023-10-23 一 12:42:15
---

# Link

---

Previous: [4.3.1\_分页存储管理](4.3.1_分页存储管理.md)

Next: [4.3.3\_请求分页存储管理](4.3.3_请求分页存储管理.md)

# 基本分页存储管理

---

## 页表

页表具体以考察**多级页表**与**[4.3.3\_请求分页存储管理](4.3.3_请求分页存储管理.md)**为主，这里简单介绍一下页表的基础内容以及多级页表。

操作系统为每个进程分配一个页表，页表由页表项组成。页表存在于内存中，通过页表将逻辑地址映射到物理内存。一个页表内含有 $2^w$ 个页表项，最多有 $2^p$ 个页面。

页表项大小：对于 $32$ 位逻辑地址，按字节编址，页大小 $4KB$ 为例，计算得知虚拟地址空间内共有 $2^{32}B / 4KB = 1M$ 页 (页框)，故使用 $20$ 位对 $1M$ 页进行编号。页表是一个一维数组，以页号为索引，块号是其存储的内容，因此页表项与块号等大。

由于进程、内存、外存划分块的大小一致（便于交换），故页号大小等于块号大小。

对于按字节编址的情况，一个页号大小 $=log_2\lceil{20/8}\rceil\times 字节大小=3\times1B=3B$，即一个页表项大小 $=3B$；对于按字 (机器字长 2 字节)编址的情况，一个页号大小 $=log_2\lceil{20/16}\rceil\times一字大小=2\times2B=4B$，即一个页表项大小 $=4B$。

设页表起始地址 $F$，页表长度 $M$，页表项长度 $m$，系统中有一个页表寄存器，记录页表在内存的起始地址 $F$ 和页表长度 $M$；页面大小 $L$。
计算逻辑地址 $A$ 变换到物理地址 $E$：

1. 先计算 $页号 P=A/L$，$页内偏移量W=A\%L$。
2. 比较页号 $P$ 和页表长度 $M$，若 $P \ge M$ 则发生越界中断。
3. 得到页表项地址 $=F+P\times m$，取出物理块号 $b$。
4. 计算物理地址 $E=b\times L + W$

### 页表项

单级页表划分的虚拟地址结构：

| 高 P 位 | 低 W 位      |
| ------- | ------------ |
| 页号 P  | 页内偏移量 W |

单级页表对应的页表项：

| 索引   | 内容   |
| ------ | ------ |
| 页号 P | 块号 B |

通过取高位的页号 P，再在页表中找到与页号 $P$ 对应的块号 $B$ 与低位的页内偏移量 $W$ 拼接得到 $实际地址EA=块号B\times 页框大小L+页内偏移量W$。（通常页框大小等于页面大小。）

### 越界中断

当页号 P 大于页表长度 M 时，会产生越界中断。因为此时页号索引的地址超出了页表的索引范围。

### TLB

TLB，全称：转换检测缓冲区 (Translation Lookaside Buffer)，也叫快表。

通过引入快表（TLB）机制，存放在 Cache 中，加快访问速度；与之相对，在主存中的页表（Page）称为慢表。

TLB 存在于 Cache，包含少量页表项，由于存在于 Cache，TLB 查找速度远快于在主存中的 Page。

TLB 可以和慢表同时查询，TLB 命中后终止慢表的查询。

**TLB 命中则慢表也会命中。**

### TLB、Page、Cache 之间的命中关系

TLB 在 Cache 中，Page 在内存中。

TLB 含有的表项集合是 Page 含有的表项集合的子集。因此 TLB 命中 Page 一定命中，Page 未命中 TLB 一定未命中。Cache 是否命中与 TLB、Page 是否命中无关。

## 多级页表

对于过大的虚拟地址，大量的页表将会占据不少内存空间。通过设置**一个**顶级页表 (每个进程**只能有一个**顶级页表)，在需要的时候调入二级页表。这样就只有一个顶级页表，少量二级页表常驻内存。

二级页表的虚拟地址结构：

| 顶级页号 | 二级页号 | 页内偏移 |
| -------- | -------- | -------- |

# Relative

---

[0\_操作系统思维导图](0_操作系统思维导图.md)

[4.3.1\_分页存储管理](4.3.1_分页存储管理.md)

# Reference

---
