Ülesanne on kirjeldada 1-bitise täissummatorit VHDL keeles:

* Kirjeldada täissummaatorit andmevoo kirjeldusstiiliga.
* Kirjeldada täissummaatorit käitumusliku kirjeldusstiiliga kasutades if-else lauset.
* Kirjeldada täissummaatorit käitumusliku kirjeldusstiiliga kasutades case lauset.
* Koostada testpink.
* Simuleerida saadud süsteemi ja veenduda, et tulemus ei sõltu kirjelsudviisist.
* Koostada vabas vormis aruanne.

https://docs.google.com/document/d/1MGD4jvedzOYgNJjIVpIBp68x7EzDvVKlofUQhsn_bC8/edit
