<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35ticsg324-1L" LaunchTime="1585300535">
  <File Type="VDS-TIMING-PB" Name="E300ArtyDevKitFPGAChip_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="E300ArtyDevKitFPGAChip_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="E300ArtyDevKitFPGAChip.dcp"/>
  <File Type="RDS-UTIL-PB" Name="E300ArtyDevKitFPGAChip_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="E300ArtyDevKitFPGAChip_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="E300ArtyDevKitFPGAChip_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="E300ArtyDevKitFPGAChip.vds"/>
  <File Type="REPORTS-TCL" Name="E300ArtyDevKitFPGAChip_reports.tcl"/>
  <File Type="PA-TCL" Name="E300ArtyDevKitFPGAChip.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/reset_sys/reset_sys.xci">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/obj/ip/reset_sys/reset_sys.xci"/>
        <Attr Name="ImportTime" Val="1578053792"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/mmcm/mmcm.xci">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/obj/ip/mmcm/mmcm.xci"/>
        <Attr Name="ImportTime" Val="1578053792"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/e300artydevkit/rocket-chip/src/main/resources/vsrc/AsyncResetReg.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/e300artydevkit/ipwrapper/Blackbox_BlkDualBram.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/e300artydevkit/fpga-shells/xilinx/common/vsrc/PowerOnResetFPGAOnly.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/e300artydevkit/sifive-blocks/vsrc/SRLatch.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/e300artydevkit/rocket-chip/src/main/resources/vsrc/plusarg_reader.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/e300artydevkit/sifive.freedom.everywhere.e300artydevkit.E300ArtyDevKitConfig.rom.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/e300artydevkit/sifive.freedom.everywhere.e300artydevkit.E300ArtyDevKitConfig.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/ila/ila.xci">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/obj/ip/ila/ila.xci"/>
        <Attr Name="ImportTime" Val="1578053792"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="E300ArtyDevKitFPGAChip"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/constraints/arty-config.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../freedom/fpga-shells/xilinx/arty_a7_35/constraints/arty-config.xdc"/>
        <Attr Name="ImportTime" Val="1566059900"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/constraints/arty-master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../freedom/fpga-shells/xilinx/arty_a7_35/constraints/arty-master.xdc"/>
        <Attr Name="ImportTime" Val="1578832228"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_gen_0"/>
</GenRun>
