# ComunicaciÃ³n PC â†” FPGA vÃ­a JTAG - Inicio RÃ¡pido

Este es el sistema simplificado para escribir y leer memoria RAM de la FPGA mediante Virtual JTAG.

## ğŸš€ Inicio RÃ¡pido (3 pasos)

### 1. Compilar y programar FPGA

```powershell
cd fpga
quartus_sh --flow compile parallel_fpga
quartus_pgm -c "DE-SoC" -m jtag -o "p;output_files/parallel_fpga.sof@2"
```

### 2. Iniciar servidor JTAG

En una terminal de PowerShell:

```powershell
.\scripts\start_jtag_server.ps1
```

DeberÃ­as ver:
```
|INFO| VJTAG_DATA_WIDTH=8, TCP PORT=2540
Started Socket Server on port - 2540
```

### 3. Probar escritura/lectura

En **otra terminal**:

```powershell
# Escribir bytes individuales
python scripts/jtag_mem_writer.py --addr 0 --data 0xFF 0xAA 0x55

# Ejecutar test automÃ¡tico (256 bytes)
.\scripts\quick_test_jtag.ps1 -Verify
```

## ğŸ“ Archivos Principales

### Hardware (FPGA)
- **`fpga/dsa_vjtag_mem_top.sv`**: Top-level con JTAG + Memoria RAM
- **`fpga/vjtag_interface.sv`**: Interfaz de protocolo JTAG
- **`fpga/vjtag_dsa/`**: IP Virtual JTAG generado por Quartus

### Software (PC)
- **`scripts/jtag_mem_writer.py`**: Cliente Python para escribir memoria
- **`scripts/start_jtag_server.ps1`**: Inicia servidor TCL
- **`scripts/quick_test_jtag.ps1`**: Test automatizado
- **`fpga/vjtag_pc/jtag_server.tcl`**: Servidor TCL JTAG
- **`fpga/vjtag_pc/jtag_fpga.py`**: Cliente interactivo

## ğŸ¯ Uso BÃ¡sico

### Escribir datos especÃ­ficos

```powershell
# Escribir 4 bytes a partir de direcciÃ³n 0x10
python scripts/jtag_mem_writer.py --addr 0x10 --data 0x12 0x34 0x56 0x78

# Con verificaciÃ³n
python scripts/jtag_mem_writer.py --addr 0 --data 0xFF 0xAA --verify

# Modo verbose (debug)
python scripts/jtag_mem_writer.py --addr 0 --data 0xFF -v
```

### Cargar archivo binario

```powershell
# Crear archivo de prueba
python -c "open('test.bin', 'wb').write(bytes(range(256)))"

# Cargar a FPGA
python scripts/jtag_mem_writer.py --addr 0 --file test.bin --verify
```

### Cliente interactivo

```powershell
cd fpga/vjtag_pc
python jtag_fpga.py -dw 8
```

```
JTAG-8bit> setaddr 0x00
JTAG-8bit> write 0xFF
JTAG-8bit> read
|RESULT| Read value: 255 (0xFF)
JTAG-8bit> exit
```

## ğŸ” Debugging con LEDs

| LED | SeÃ±al |
|-----|-------|
| LEDR[0] | Escritura activa |
| LEDR[1] | Lectura display activa |
| LEDR[2] | Dato JTAG vÃ¡lido |
| LEDR[3] | Modo display (0=JTAG, 1=Memoria) |
| LEDR[4] | Pulso KEY[0] (incremento) |
| LEDR[5] | Pulso KEY[1] (decremento) |
| LEDR[7:6] | Estado FSM |
| LEDR[8] | En lÃ­mite superior (addr=MAX) |
| LEDR[9] | En lÃ­mite inferior (addr=0) |

| Display | Contenido |
|---------|-----------|
| HEX5-4 | DirecciÃ³n de lectura actual |
| HEX3-2 | Dato (JTAG o Memoria segÃºn SW[0]) |
| HEX1-0 | Modo: "Jt"=JTAG, "EA"=Memoria |

## ğŸ® Controles FÃ­sicos

### **SW[0] - Modo de VisualizaciÃ³n**
- **OFF (0)**: Muestra Ãºltimo dato recibido de JTAG
- **ON (1)**: Muestra dato leÃ­do de memoria en direcciÃ³n actual

### **KEY[0] - Incrementar DirecciÃ³n**
- Incrementa direcciÃ³n de lectura (+1)
- Debounce de 20ms
- Se detiene en direcciÃ³n mÃ¡xima

### **KEY[1] - Decrementar DirecciÃ³n**
- Decrementa direcciÃ³n de lectura (-1)
- Debounce de 20ms
- Se detiene en direcciÃ³n 0

**Ejemplo de uso:**
```
1. Escribir datos: python scripts/jtag_mem_writer.py --addr 0 --data 0xFF 0xAA 0x55
2. SW[0] = OFF â†’ Ver Ãºltimo byte escrito (0x55) en HEX3-2
3. SW[0] = ON â†’ Ver datos en memoria
4. Presionar KEY[0] varias veces â†’ Navegar por 0xFF, 0xAA, 0x55...
```

## ğŸ“– DocumentaciÃ³n Completa

Ver **[docs/JTAG_SETUP.md](docs/JTAG_SETUP.md)** para:
- Detalles del protocolo JTAG
- Arquitectura del sistema
- Troubleshooting
- Ejemplos avanzados

## âš ï¸ Limitaciones

- **DirecciÃ³n**: Solo 15 bits usables (0x0000 - 0x7FFF)
- **Ancho**: 8 bits por transferencia
- **Velocidad**: ~1KB/s tÃ­pico

## ğŸ”§ Troubleshooting

### "Connection refused"
â†’ Servidor TCL no estÃ¡ corriendo. Ejecuta `start_jtag_server.ps1`

### "No USB-Blaster found"
â†’ Verifica conexiÃ³n USB y drivers. Ejecuta `jtagconfig`

### "No JTAG device found"
â†’ Programa el `.sof` primero

### Datos incorrectos
â†’ Verifica LEDs, usa modo verbose (`-v`)

## ğŸ“ Arquitectura

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚     PC      â”‚
â”‚  (Python)   â”‚
â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”˜
       â”‚ TCP Socket (port 2540)
       â†“
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ TCL Server  â”‚
â”‚(jtag_server)â”‚
â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”˜
       â”‚ Quartus JTAG API
       â†“
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ USB-Blaster â”‚
â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”˜
       â”‚ JTAG
       â†“
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚         FPGA                â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚
â”‚  â”‚  Virtual JTAG IP     â”‚   â”‚
â”‚  â”‚  (vjtag_dsa)         â”‚   â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜   â”‚
â”‚         â”‚                   â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚
â”‚  â”‚  vjtag_interface.sv  â”‚   â”‚
â”‚  â”‚  (Protocolo)         â”‚   â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜   â”‚
â”‚         â”‚                   â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚
â”‚  â”‚ dsa_vjtag_mem_top.sv â”‚   â”‚
â”‚  â”‚ (Control + FSM)      â”‚   â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜   â”‚
â”‚         â”‚                   â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚
â”‚  â”‚ dsa_mem_banked.sv    â”‚   â”‚
â”‚  â”‚ (256KB RAM)          â”‚   â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜   â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## ğŸ“ Siguiente: Integrar con DSA

Para usar este sistema con el acelerador de interpolaciÃ³n bilineal (`dsa_top.sv`):

1. Cargar imagen de entrada a memoria (direcciÃ³n 0x00000)
2. Configurar parÃ¡metros del DSA
3. Ejecutar interpolaciÃ³n
4. Leer imagen de salida (direcciÃ³n mitad de memoria)

Ver ejemplo completo en `examples/` (prÃ³ximamente).
