---
title: "Chapter01"
excerpt: "Chapter01. Design of Digital System"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DesignOfDigitalSystem/Chapter01_DSS

toc: true
toc_sticky: true

date: 2025-04-23
last_modified_at: 2025-04-23
---


⸻

📘 Chapter 1: Introduction to Digital System Design

✅ 개요

이 장은 디지털 시스템의 구성 요소부터 시작하여 현대 디지털 설계 흐름(Design Flow), SoC/ASIC 등의 설계 방식, 최적화와 테스트까지 디지털 시스템 설계의 전반적인 흐름을 소개한다.

⸻

🔹 Components of Electronic Systems

📄 슬라이드 3 | PDF p.4

💡 개념 정리
	•	Hardware
	•	전자 회로로 구성된 물리적 부품
	•	예: CPU, DSP, Digital Logic, Analog/RF, I/O Devices
	•	Software
	•	프로그램 코드로 구성된 논리적 부품
	•	예: OS, DB, Application S/W, Embedded Firmware

⸻

🔹 Digital System: 논리적 분류

📄 슬라이드 6 | PDF p.7

💡 개념 정리
	•	Combinational Logic
	•	출력은 입력의 순수 함수
	•	Sequential Logic
	•	출력이 현재 상태에 따라 달라짐
	•	메모리 요소(플립플롭) 필요

⸻

🔹 Advantages / Disadvantages of Digital System

📄 슬라이드 7 | PDF p.8

✅ 장점
	•	노이즈 면역성 우수
	•	높은 정확도와 신뢰도
	•	고성능 구현 가능
	•	SoC 설계에 유리 (소형화, 저전력, 저비용)

❌ 단점
	•	아날로그 ↔ 디지털 변환 필요
	•	일부 아날로그 회로 필요

⸻

🔹 Modern Digital System Design Trends

📄 슬라이드 8 | PDF p.9

💡 개념 정리
	•	전통적 방식: 진리표, K-map, 상태도
	•	현대적 방식:
	•	HDL(Verilog, VHDL) 사용
	•	VLSI, SoC 기반 설계
	•	IP 재사용, HW/SW 공동설계 필요

⸻

🔹 VLSI / ASIC 설계 및 컴포넌트

📄 슬라이드 11–14 | PDF p.12–15

💡 개념 정리
	•	VLSI: 수백만 개의 트랜지스터 집적
	•	ASIC: 특정 목적을 위한 주문형 칩 (비용 높음)
	•	Cell Libraries: 다양한 논리 셀 포함
	•	Gate Array / Standard Cell: 구현 방식의 차이

⸻

🔹 SoC (System on a Chip)

📄 슬라이드 15–18 | PDF p.16–19

💡 개념 정리
	•	시스템 주요 기능을 하나의 칩에 통합
	•	CPU/DSP + Embedded S/W + 메모리 등 포함
	•	장점:
	•	비용 절감
	•	전력 감소
	•	성능 증가
	•	HW/SW 통합 설계 용이

⸻

🔹 ASIC Design Flow

📄 슬라이드 27–48 | PDF p.28–49

🔁 설계 흐름 요약

1. Specification 정의
2. Behavioral-level 설계 (C/HDL)
3. RTL 설계 (Register-Transfer Level)
4. Simulation & Verification
5. Synthesis (논리합성)
6. Technology Mapping
7. Placement & Routing
8. Layout Verification (DRC, LVS 등)
9. Fabrication & Testing



⸻

🔹 Optimization Techniques

📄 슬라이드 41–44 | PDF p.42–45

💡 주요 기법
	•	Architectural Optimization: 수식 공유, 자원 공유, 재정렬
	•	Logic-Level Optimization: SOP, POS 최적화
	•	Technology Mapping: 공정 셀 라이브러리 기반 매핑

⸻

🔹 Implementation Targets

📄 슬라이드 45–47 | PDF p.46–48
	•	FPGA/PLD: 빠른 검증 가능
	•	Standard Cell: 균형 잡힌 성능/비용
	•	Full Custom: 최고 성능, 비용 매우 높음

⸻

🔹 Final Steps & Testing

📄 슬라이드 65–69 | PDF p.66–70

💡 주요 개념
	•	Layout Verification
	•	DRC(Design Rule Check)
	•	LVS(Layout vs. Schematic)
	•	Pattern Generation
	•	GDS 파일 생성 → 마스크 제작
	•	Testing
	•	내부 상태 관측 위한 DFT 필요
	•	무작위 패턴으로 테스트 수행

⸻

📌 이 장의 핵심 요약
	•	디지털 시스템은 Combinational / Sequential Logic 기반
	•	현대 설계는 HDL, VLSI, IP 재사용 기반
	•	SoC는 하드웨어와 소프트웨어의 통합 설계가 핵심
	•	ASIC 설계는 Spec → Fabrication까지 체계적인 흐름 필요
	•	최적화와 테스트가 성공적인 설계의 핵심

⸻

