{"patent_id": "10-2022-7008733", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0048017", "출원번호": "10-2022-7008733", "발명의 명칭": "자기 선택 메모리 셀 기반 인공 시냅스", "출원인": "마이크론 테크놀로지, 인크", "발명자": "판티니, 파올로"}}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "장치로서,게이트, 제1 단자, 및 제2 단자를 포함하는 트랜지스터,상기 제1 단자에 연결된 자기-선택 메모리(SSM) 셀,상기 게이트에 연결된 신호 라인, 및상기 SSM 셀 및 상기 제2 단자에 연결된 누수-축적-발화 회로를 포함하며, 상기 누수-축적-발화 회로는 임계량의 펄스가 상기 신호 라인으로부터 상기 게이트로 인가되는 것에 응답하여, 상기 SSM 셀로 피드백 신호를 제공하도록 구성되고, 상기 SSM 셀의 결과적 상태가 상기 임계량의 펄스 중 가장 마지막 것과 피드백 신호의 초기 펄스 간 시간차에따라 달라지는, 장치."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 신호 라인은 감각 자극을 수집하도록 구성된 전시냅스 인공 뉴런을 나타내는 스파이킹 신경망(스파이킹 신경망)으로 연결되며,상기 스파이킹 신경망은 상기 임계량의 펄스를 수집된 감각 자극에 대응하는 게이트에 제공하도록 구성되고,상기 트랜지스터 및 상기 SSM 셀은 인공 시냅스를 나타내며,상기 누수-축적-발화 회로는 인공 시냅스의 시냅스 가중치를 업데이트하도록 구성된 후시냅스 인공 뉴런을 나타내는, 장치."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서, 누수-축적-발화 회로는 임계 전압을 갖고 저항기-커패시터(RC) 회로에 연결된 비교기를 포함하는, 장치."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서, 상기 SSM 셀은 스위칭 디바이스 및 저장 디바이스로서 칼코게나이드 물질을 포함하는, 장치."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서, 상기 SSM 셀은 상부 전극, 저장 디바이스(SD), 및 하부 전극을 포함하며,상기 SD는 칼코게나이드 물질을 포함하고,상기 상부 전극은 누수-축적-발화 회로에 연결되며,상기 하부 전극은 제1 단자에 연결되는, 장치."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항 내지 제5항 중 어느 한 항에 있어서, 상기 피드백 신호는 상기 칼코게나이드 물질이 두 개의 상태 중 하나를 취하게 하도록 동작하는, 장치."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서, 상기 피드백 신호는 상기 초기 펄스 및 반대 극성의 추가 펄스를 포함하는, 장치.공개특허 10-2022-0048017-3-청구항 8 제7항에 있어서, 상기 피드백 신호는 상기 임계량의 펄스 중 가장 마지막 것이 상기 피드백 신호의 초기 펄스전에 제공되는 것에 응답하여 SSM 셀의 설정 전이를 유도하는, 장치."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제7항에 있어서, 상기 피드백 신호는 상기 임계량의 펄스 중 가장 마지막 것이 상기 피드백 신호의 초기 펄스후에 제공되는 것에 응답하여 SSM 셀의 재설정 전이를 유도하는, 장치."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제7항에 있어서, 상기 피드백 신호의 형태는 상기 SSM 셀의 저항에 영향을 미치는, 장치."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제7항에 있어서, 상기 SSM 셀은 1 피코암페어 미만의 크기를 갖는 누설 전류를 가지며,상기 피드백 신호는 수 백 밀리볼트의 크기를 가지며,상기 초기 펄스 및 상기 피드백 신호의 추가 펄스의 지속시간은 수십 나노초의 크기를 갖고,칼코게나이드 물질이 두 개의 상태 중 하나를 취할 수 있도록 하는 것과 연관된 에너지 소모량이 1 피코줄 미만의 크기를 갖는, 장치."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제1항 내지 제5항 중 어느 한 항에 있어서, SSM 셀에 연결된 복수의 트랜지스터를 더 포함하는, 장치."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "방법으로서,스파이킹 신경망을 통해, 제1 신호를 트랜지스터로 제공하는 단계,상기 제1 신호의 수신에 응답하여, 자기-선택 메모리(SSM) 셀로부터 누수-축적-발화 회로로 제2 신호를 제공하기 위해 상기 트랜지스터를 활성화하는 단계, 및상기 누수-축적-발화 회로로부터 상기 SSM 셀로 피드백 신호를 제공함으로써 상기 SSM 셀을 업데이트하는 단계- 상기 피드백 신호는 SSM 셀의 저항을 설정함 - 를 포함하는, 방법."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서, 상기 제1 신호가 트랜지스터로 제공된 후 제3 신호가 상기 누수-축적-발화 회로에 의해 상이한 트랜지스터로의 입력으로서 제공되는 것에 응답하여 상기 SSM 셀이 설정되는, 방법."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서, 상기 제1 신호가 트랜지스터로 제공되기 전에 제3 신호가 누수-축적-발화 회로에 의해 제공되는 것에 응답하여 상기 SSM 셀이 재설정되는, 방법."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "장치로서, 복수의 제1 신호를 복수의 트랜지스터로 제공하도록 구성된 복수의 스파이킹 신경망,복수의 제1 신호를 통한 복수의 트랜지스터의 활성화에 응답하여 복수의 자기-선택 메모리(SSM) 셀에 연결되고복수의 제2 신호를 누수-축적-발화 회로에 제공하도록 구성된 상기 복수의 트랜지스터, 및버스트-모드를 이용해 임계값이 충족되도록 복수의 제2 신호를 축적하는 것에 응답하여 복수의 SSM 셀을 업데이트하도록 구성된 누수-축적-발화 회로를 포함하는, 장치.공개특허 10-2022-0048017-4-청구항 17 제16항에 있어서, 누수-축적-발화 회로는 버스트-모드에 있는 동안 펄스를 수신하도록 구성되고, 상기 임계값은일정 수량의 펄스를 설명하는, 장치."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제16항 또는 제17항에 있어서, 상기 누수-축적-발화 회로는 펄스를 이용해 복수의 제2 신호를 상기 임계값에 비교하도록 더 구성되는, 장치."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제16항 또는 제17항에 있어서, 상기 누수-축적-발화 회로는 각각의 SSM 셀에 대한 상이한 피드백 신호를 생성하도록 더 구성되는, 장치."}
{"patent_id": "10-2022-7008733", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19항에 있어서, 누수-축적-발화 회로는 복수의 제1 신호로부터의 각자의 제1 신호와 누수-축적-발화 회로에의해 제공된 복수의 피드백 신호로부터의 각자의 제2 신호 간 시간차에 기초하여 SSM 셀 각각을 업데이트하도록더 구성되는, 장치."}
{"patent_id": "10-2022-7008733", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "SSM 셀을 이용해 인공 시냅스를 구현하기 위한 장치 및 방법. 임계량의 펄스가 신호 라인으로부터 게이트로 인가 되는 것에 응답하여 누수-축적-발화 회로가 SSM 셀로 피드백 신호를 제공할 수 있다. SSM 셀의 결과적 상태는 임 계량의 펄스 중 가장 마지막 것과 피드백 신호의 초기 펄스 간 시간차에 따라 달라질 수 있다."}
{"patent_id": "10-2022-7008733", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시 내용은 일반적으로 메모리와 관련되며, 더 구체적으로, 자기-선택 메모리를 이용해 인공 시냅스를 구현 하는 것과 연관된 장치 및 방법과 관련된다."}
{"patent_id": "10-2022-7008733", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "메모리 디바이스는 일반적으로 컴퓨터 또는 그 밖의 다른 전자 디바이스의 내부, 반도체, 집적 회로로서 제공된 다. 여러 다른 유형의 메모리, 가령, 휘발성 및 비휘발성 메모리가 존재한다. 휘발성 메모리는 이의 데이터를 유지하기 위해 전력을 필요로 할 수 있으며 랜덤-액세스 메모리(RAM: random-access memory), 동적 랜덤 액세스 메모리(DRAM: dynamic random access memory), 및 동기식 동적 랜덤 액세스 메모리(SDRAM: synchronous dynamic random access memory) 등을 포함한다. 비휘발성 메모리는 전력이 공급되지 않을 때 저장된 데이터를 보유함으로써 영속 데이터를 제공할 수 있으며 예시로서 NAND 플래시 메모리, NOR 플래시 메모리, 리드 온리 메 모리(ROM: read only memory), 전기 소거 가능 프로그램 가능 ROM(EEPROM: Electrically Erasable Programmable ROM), 소거 가능 프로그램 가능 ROM(EPROM: Erasable Programmable ROM), 및 저항 가변 메모리, 가령, 상 변화 랜덤 액세스 메모리(PCRAM: phase change random access memory), 저항 랜덤 액세스 메모리 (RRAM: resistive random access memory), 및 자기저항 랜덤 액세스 메모리(MRAM: magnetoresistive random access memory) 등을 포함할 수 있다. 메모리는 다양한 전자 응용분야, 비제한적 예를 들면, 개인 컴퓨터, 휴대용 메모리 스틱, 디지털 카메라, 셀룰 러 전화기, 휴대용 음악 플레이어, 가령, MP3 플레이어, 영화 플레이어 및 그 밖의 다른 전자 디바이스에서 휘 발성 및 비휘발성 데이터 저장소로서 사용될 수 있다. 메모리 셀은 어레이로 배열될 수 있으며, 이때 어레이는 메모리 디바이스에서 사용된다. 다양한 컴퓨팅 시스템이 명령의 세트(가령, 프로그램, 애플리케이션 등)를 실행하는 것과 관련하여 액세스되는 메모리(가령, 메모리 시스템)에 결합된 다수의 처리 자원을 포함한다. 처리 자원은 인공 지능(AI)을 수행하기 위해 명령을 실행할 수 있다. 처리 자원은 AI를 수행하는 데 전용될 수 있다. AI는 학습 및/또는 문제 해결을 포함할 수 있다. 예를 들어, AI는 시간에 따라 및/또는 식별되는 예시에 따라 문제 해결의 성공률이 증가하도록 문제 해결 및 학습 능력에 의해 특징 지어질 수 있다. AI는 문제 해결에 대응하는 환경을 인지할 능력을 더 포 함할 수 있다. 예를 들어, AI는 이미지의 특징부를 식별하는 데 사용될 수 있다. 특징부 식별의 성공률을 개선 하기 위해 식별의 성공 및 실패가 사용될 수 있다."}
{"patent_id": "10-2022-7008733", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 개시 내용은 자기-선택 메모리(SSM) 셀로 인공 시냅스를 구현하는 것과 관련된 장치 및 방법을 포함한다. 일 부 예에서, 임계량의 펄스가 SSM 셀에 결합된 트랜지스터의 게이트에 적용되는 것에 응답하여 누수-축적-발화 (leaky-integrate-and-fire) 회로가 피드백 신호를 SSM 셀에 제공하도록 구성될 수 있으며, 이때 임계량의 펄스 는 상기 게이트에 결합된 신호 라인으로부터 제공된다. SSM 셀의 결과적 상태는 임계량의 펄스 중 가장 마지막 것과 피드백 신호의 초기 펄스 간 시간차에 따라 달라질 수 있다. 뉴로모픽 컴퓨팅 아키텍처가 하드웨어 및/또는 소프트웨어를 이용하여 생물학적 신경계에 존재하는 신경생리학 적 아키텍처의 모방을 포함한다. 뉴로모픽 컴퓨팅 아키텍처는 퍼셉트론(perceptron)이라고 지칭되는 다층 뉴런 아키텍처를 포함할 수 있다. 뉴로모픽 컴퓨팅 아키텍처의 다층 뉴런 아키텍처 내 뉴런이 인공 뉴런으로 지칭될 수 있다. 인공 뉴런은 수신된 하나 이상의 입력을 결합하여 출력을 생성할 수 있다. 본 명세서에서 사용될 때, 용어 \"인공\"은 생체 시스템을 나타내도록 구성된 회로를 지시한다. 예를 들어, 인공 뉴런은 생물학적 뉴런의 기 능을 모방 및/또는 수행하도록 구성된 회로를 포함할 수 있다. 인공 시냅스를 이용해 제1 인공 뉴런의 출력이 제2 인공 뉴런으로 전파될 수 있다. 인공 시냅스는 뉴런간 연결 을 촉진시킬 수 있고 재설정 가능한 가중치를 포함할 수 있다. 다수의 예시에서, 인공 시냅스는 SSM 셀을 이용 해 구현될 수 있다. SSM 셀은 재설정 가능한 가중치를 저장할 수 있다. SSM 셀을 이용해 인공 시냅스를 구현하는 것이 인공 시냅스에서 상이한 저항기 또는 그 밖의 다른 유형의 메모 리 셀을 이용하는 것에 비교해서 전력 소비의 감소를 제공할 수 있다. 에너지 소산의 원인이 전류 스파이크를 유도하는 전시냅스 인공 뉴런(PRE: pre-synapse artificial neuron) 스파이크 이벤트로부터 기원할 수 있다. SSM 셀의 설정 전이 및/또는 재설정 전이의 사용이 인공 시냅스에서의 상이한 저항기 또는 메모리 셀의 사용에 비교해서 낮은 전류 누설을 제공한다. 낮은 전류 누설이 상 변화 메모리(PCM) 및/또는 저항성 RAM(RRAM)을 이용 해 획득된 것보다 낮은 에너지 소비 값으로 이어질 수 있다. SSM 셀은 병렬구조 및 에너지 효율을 이용해 치밀 한 크로스-바 메모리 어레이에서 구현될 수 있으며, 이로 인해 SSM 셀의 사용이 생물학적 뉴로모픽 컴퓨팅 아키 텍처를 모방할 수 있다. 시냅스를 나타내기 위해 SSM 셀을 사용하는 것은 SSM이 본질적으로 이진임을 감안할 때 시냅스의 이진 기능을 강조한다. 예를 들어, 인공 시냅스에서 상 변화 메모리(PCM)를 사용하는 것이 PCM이 전압 임계값의 다중 레벨을 수용함을 감안할 때 인공 시냅스의 이진 기능을 복잡하게 만든다. 본 명세서에서 사용될 때, \"다수의(a number of)\" 무엇은 하나 이상의 이러한 것을 지칭할 수 있다. 가령, 다수 의 메모리 디바이스는 하나 이상의 메모리 디바이스를 지칭할 수 있다. \"복수(plurality)\"의 무엇은 둘 이상의 무엇을 의도한다. 또한, 특히 도면에서 참조 번호와 관련하여 본 명세서에서 사용되는 지시자, 가령, \"N\"은 그 렇게 지시된 다수의 특정 특징부가 본 개시 내용의 다수의 실시예에 포함될 수 있음을 나타낸다.본 명세서의 도면은 첫 번째 숫자 또는 숫자들이 도면 번호에 대응하고 나머지 숫자가 도면의 요소 또는 구성요 소를 식별하는 번호 지정 규칙을 따른다. 상이한 도면들 간 유사한 요소 또는 구성요소가 유사한 숫자의 사용으 로 식별될 수 있다. 이해될 바와 같이, 본 명세서의 다양한 실시예에서 도시된 요소는 본 개시 내용의 다수의 추가 실시예를 제공하기 위해 추가, 교환 및/또는 제거될 수 있다. 또한, 도면에 제공된 요소의 비율 및 상대적 축척은 본 개시 내용의 다양한 실시예를 설명하기 위한 것이며 한정의 의미로 사용되도록 의도된 것이 아니다. 도 1은 본 개시 내용의 다수의 실시예에 따르는 메모리 디바이스를 포함하는 컴퓨팅 시스템의 형태를 한 장치의 블록도이다. 본 명세서에서 사용될 때, 예를 들어, 메모리 디바이스, 메모리 어레이 및/또 는 호스트는 개별적으로 \"장치\"라고 간주될 수도 있다. 이 예에서, 컴퓨팅 시스템은 인터페이스를 통해 메모리 디바이스에 결합된 호스트를 포함 한다. 컴퓨팅 시스템은 개인 랩톱 컴퓨터, 데스크톱 컴퓨터, 디지털 카메라, 모바일 전화기, 메모리 카드 리더, 또는 사물 인터넷(IoT) 가능 디바이스, 그 밖의 다른 다양한 유형의 시스템일 수 있다. 호스트는 메 모리를 액세스할 수 있는 다수의 처리 자원(가령, 하나 이상의 프로세서, 마이크로프로세서, 또는 그 밖의 다른 일부 유형의 제어 회로)를 포함할 수 있다 시스템은 개별 집적 회로를 포함할 수 있거나 호스트(10 2)와 메모리 디바이스 모두 동일한 집적 회로 상에 있을 수 있다. 예를 들어, 호스트는 복수의 메모 리 디바이스를 포함하는 메모리 시스템의 시스템 제어기일 수 있으며, 이때 시스템 제어기는 또 다른 처리 자원, 가령, 중앙 처리 장치(CPU)에 의해 각자의 메모리 디바이스로의 액세스를 제공한다. 호스트 는 또한 AI 처리를 위해 구성된 AI 칩일 수 있다. 도 1에 도시된 예시에서, 호스트는 (가령, 메모리 디바이스로부터 제어기를 통해) 여기에 로딩 될 수 있는 운영 체제(OS) 및/또는 다양한 애플리케이션(가령, AI 프로세스)을 실행할 수 있다. OS 및/또는 다 양한 애플리케이션을 포함하는 데이터를 액세스하기 위해 호스트로부터의 액세스 커맨드를 메모리 디바이 스로 제공함으로써 OS 및/또는 다양한 애플리케이션이 메모리 디바이스로부터 로딩될 수 있다. 호스 트는 OS 및/또는 다양한 애플리케이션의 실행에서 사용되는 데이터를 불러오기 위해 메모리 디바이스(10 3)로 액세스 커맨드를 제공함으로써 OS 및/또는 다양한 애플리케이션에 의해 사용되는 데이터를 액세스할 수 있 다. 명료성을 위해, 시스템은 본 개시 내용과 특정 관련성을 갖는 특징부에 집중하도록 단순화되었다. 메모리 어레이는 예를 들어 SSM 어레이일 수 있다. 어레이는 액세스 라인(해당 분야에서 워드 라인 또는 선 택 라인으로 지칭될 수 있음)에 의해 결합된 행 및 감지 라인(해당 분야에서 디지트 라인, 데이터 라인, 또는 비트 라인으로 지칭될 수 있음)에 의해 결합된 열로 배열된 메모리 셀을 포함할 수 있다. 단일 어레이가 도 1에 도시되어 있지만, 실시예는 이에 한정되지 않는다. 예를 들어, 메모리 디바이스는 다수의 어레이 (가령, 다수의 DRAM 셀 뱅크)를 포함할 수 있다. 메모리 디바이스는 인터페이스를 통해 제공되는 주소 신호를 래칭하도록 주소 회로를 포함한다. 인터페이스는, 가령, 적절한 프로토콜을 채용하는 물리 인터페이스(가령, 데이터 버스, 어드레스 버스, 및 커맨 드 버스, 또는 조합된 데이터/어드레스/커맨드 버스)를 포함할 수 있다. 이러한 프로토콜은 커스텀 또는 사설일 수 있거나, 인터페이스는 표준 프로토콜, 가령, PCIe(Peripheral Component Interconnect Express), Gen- Z, CCIX(cache coherent interconnect for accelerator) 등을 채용할 수 있다. 주소 신호는 행 디코더 및 열 디코더에 의해 수신되고 디코딩되어 메모리 어레이를 액세스할 수 있다. 감지 회로를 이용해 감지 라인 상의 전압 및/또는 전류 변화를 감지함으로써 데이터가 메모리 어레이로부터 읽힐 수 있다. 감 지 회로는 예를 들어 메모리 어레이로부터 데이터의 페이지(가령, 행)를 읽고 래칭할 수 있는 감지 증폭기를 포함할 수 있다. I/O 회로는 인터페이스를 통해 호스트와의 양방향 데이터 통신을 위 해 사용될 수 있다. 읽기/쓰기 회로는 메모리 어레이로 데이터를 쓰거나 메모리 어레이로부터 데이터를 읽도록 사용된다. 예를 들어, 회로는 다양한 드라이버, 래치 회로 등을 포함할 수 있다. 제어 회로는 호스트에 의해 제공되는 신호를 디코딩한다. 신호는 호스트에 의해 제공되는 커맨 드일 수 있다. 이들 신호는 메모리 어레이 상에서 수행되는 연산, 가령, 데이터 읽기 연산, 데이터 쓰기 연산, 및 데이터 소거 연산을 제어하도록 사용되는 칩 활성화 신호, 쓰기 활성화 신호, 및 어드레스 래치 신호 를 포함할 수 있다. 다양한 실시예에서, 제어 회로는 호스트로부터의 명령을 실행할 수 있다. 제어 회로는 하드웨어, 펌웨어, 또는 소프트웨어, 또는 이 셋의 임의의 조합의 형태로 구현될 수 있는 상태 머 신, 시퀀서, 및/또는 그 밖의 다른 일부 유형의 제어 회로를 포함할 수 있다. 일부 예에서, 호스트는 메모 리 디바이스 외부의 제어기일 수 있다. 예를 들어, 호스트는 컴퓨팅 디바이스의 처리 자원에 결합된메모리 제어기일 수 있다. 일부 예에서, 메모리 어레이는 뉴로모픽 컴퓨팅 아키텍처를 나타내도록 구성될 수 있다. 뉴로모픽 컴퓨팅 아키텍처는 SSM 셀을 이용해 구현될 수 있다. SSM 셀이 선택 구성요소 및 저장 구성요소로서 동작하기 위한 단 일 칼코게나이드 물질을 포함하는 메모리 셀이다. 액세스 시, 메모리 셀은 메모리 셀의 프로그래밍된 상태를 결정하기 위해 감지 구성요소에 의해 읽히거나 감지될 수 있다. 예를 들어, 전압이 (대응하는 액세스 라인 및 감지 라인을 이용해) 메모리 셀에 인가될 수 있 으며 메모리 셀을 통한 결과적 전류의 존재는 인가된 전압 및 메모리 셀의 임계 전압에 따라 달라질 수 있다. 전류 흐름을 도출한 전압을 평가함으로써, 메모리 셀의 논리 상태가 결정될 수 있다. 인공 시냅스는 SSM 셀에 추가로 하나 이상의 트랜지스터를 더 포함할 수 있다. 본 명세서에 기재된 하나 또는 복수의 트랜지스터는 전계 효과 트랜지스터(FET: field-effect transistor)일 수 있고, 그 밖의 다른 유형의 트 랜지스터 중에서 소스, 드레인, 및 게이트를 포함하는 3 단자 디바이스를 포함할 수 있다. 메모리 디바이스의 다양한 메모리 셀이 가중치를 저장하도록 구성된 메모리 유닛(가령, 신경 메모리 유 닛)으로 그룹지어질 수 있다. 메모리 제어기는 신경 메모리 유닛에 결합될 수 있고 신경 메모리 유닛 제어기로 서 지칭될 수 있다. 신경 메모리 유닛은 신경-생리학적 아키텍처를 모방하도록 구성될 수 있다. 신경 메모리 유 닛은 메모리 셀 내 칼코게나이드 물질의 속성을 활용하여 칼코게나이드 물질의 속성을 변경할 수 있다. 칼코게 나이드 물질의 변경된 속성은 메모리 셀의 임계 전압을 변경할 수 있다. 신경 메모리 유닛의 신경 메모리(다중 메모리 셀)의 임계 전압이 신경 메모리 유닛에서 학습의 결과로서 가중치로서 해석될 수 있다. 호스트 및/ 또는 일부 또는 전체 메모리 디바이스가 학습 알고리즘을 생성 및/또는 수신할 수 있다. 학습 알고리즘이 신경 메모리 유닛이 신경-생리학적 아키텍처를 흉내(가령, 모방, 모사 등)내는 것을 보조하기 위해 기계 학습에 서 사용될 수 있는 알고리즘이다. 학습 알고리즘은 학습 이벤트의 변수를 포함할 수 있다. 학습 이벤트는 전압 값의 펄스의 수량, 전압 값의 크기 (가령, 임계 초과 또는 임계 미만 전압), 및/또는 신경 메모리 유닛의 메모리 셀(가령, 가변 저항 메모리 셀)에 펄스가 인가되는 시간 길이일 수 있다. 신경 메모리 유닛 제어기(가령, 제어기 회로)는 학습 알고리즘을 어레이에 적용하여 신경 메모리 유닛의 가변 저항 메모리 셀로부터 학습 이벤트를 도출하려 시도할 수 있다. 도 2는 본 개시 내용의 다수의 실시예에 따르는 SSM 셀의 블록도이다. 도 2는 메모리 어레이의 일부인 SSM 셀을 포함한다. 메모리 어레이가 단일 메모리 셀만 나타내지만, 메모리 어레이는 도 1의 메모리 어레이와 유사하며 본 명세서에서 나타난 것보다 많은 메모리 셀, 감지 라인, 및 액세스 라인을 포 함할 수 있다. 메모리 어레이는 감지 라인 및 액세스 라인을 더 포함할 수 있다. 일부 경우, 메모리 셀은 SSM 셀일 수 있고 제1 전극, 칼코게나이드 물질 및 제2 전극을 포 함할 수 있다. 전극(216 및 217)은 또한 각각 하부 전극(BE: bottom electrode) 및 상부 전극(TE: top electrode)으로 지칭될 수 있다. 일부 실시예에서, 신호 라인(가령, 도 1의 액세스 라인 및 감지 라인 )이, 전극(216 또는 217) 대신, 전극 층(가령, 컨포멀 층)을 포함할 수 있고 따라서 다층 액세스 라인을 포함할 수 있다. 이러한 실시예에서, 신호 라인의 전극 층은 메모리 물질(가령, 칼코게나이드 물질)과 인 터페이싱할 수 있다. 일부 실시예에서, 신호 라인은 이들 사이에 전극 층 또는 전극 없이 메모리 물질(가령, 칼 코게나이드 물질)과 직접 인터페이싱할 수 있다. 칼코게나이드 물질은 도 3에서 저장 디바이스(SD)로 서 나타난다. 도 2에 예시된 바와 같이 메모리 셀이 액세스 라인과 감지 라인 사이의 토폴로지 크로스-포인트 에서 형성될 수 있을 때 일부 경우 메모리 어레이의 아키텍처는 크로스-포인트 아키텍처의 예시로 지칭될 수 있다. 이러한 크로스-포인트 아키텍처는 다른 메모리 아키텍처에 비해 낮은 생산 비용으로 상대적으로 고밀 도의 데이터 스토리지를 제공할 수 있다. 예를 들어, 크로스-포인트 아키텍처를 갖는 메모리 어레이는 감소된 면적을 갖는 메모리 셀을 가질 수 있고, 결과적으로 다른 아키텍처에 비해 증가된 메모리 셀 밀도를 지원할 수 있다. DRAM 메모리는 3-단자 디바이스인 트랜지스터를 각각의 메모리 셀에 대한 선택 구성요소로서 사용할 수 있기 때 문에, 특정 개수의 메모리 셀을 포함하는 DRAM 메모리 어레이는 동일한 개수의 메모리 셀을 포함하는 크로스-포 인트 아키텍처를 갖는 메모리 어레이에 비교해서 더 넓은 메모리 셀 면적을 가질 수 있다. 도 2의 예시가 메모 리 어레이의 1 레벨(가령, 메모리 데크)을 보여주지만, 그 밖의 다른 구성이 임의의 개수의 데크를 포함할 수 있다. 일부 실시예에서, 메모리 데크 중 하나 이상이 칼코게나이드 물질을 포함하는 자기-선택 메모리 셀을 포함할 수 있다. 메모리 셀(가령, 메모리 셀)은, 일부 경우에서 아날로그 값이거나 아날로그 값을 포함할 수 있는 값을 저 장하도록 구성될 수 있는 메모리 유닛의 일부로서 포함될 수 있다. 일부 메모리 디바이스에서, 칼코게나이드 물 질에 전자 펄스를 인가함으로써 칼코게나이드 물질이 변경될 수 있고, 이는 일부 경우 물리적 형태의 변경을 포함할 수 있다. 일부 칼코게나이드 물질에 대한 물리적 형태는 비정질 상태 및 결정질 상태를 포 함한다. 이들 물리적 형태의 저항이 상이함으로써, 칼코게나이드 물질이 로직의 저장이라 지칭될 수 있는 물리적 상태를 유지(가령, 로직 및/또는 아날로그 값을 감지)할 수 있다. 메모리 디바이스의 일부 실시예에서, 칼코게나이드 물질에 전자 펄스를 인가함으로써 칼코게나이드 물질의 상이 변경되지 않을 수 있으며 칼코게나이드 물질이 비정질 상태를 유지할 수 있다. 예를 들어, 상이한(가령, 반대) 극성의 펄스를 인가 함으로써 설정 및 재설정 상태가 획득될 수 있고 또한 일부 실시예에서 적절한 진폭 및/또는 극성의 전압 펄스 를 인가함으로써 임계 전압이 수정 또는 조정될 수 있다. 도 3은 본 개시 내용의 다수의 실시예에 따르는 인공 시냅스의 블록도이다. 인공 시냅스는 인공 퍼셉 트론의 일부일 수 있다. 인공 시냅스는 전시냅스 인공 뉴런(PRE)을 후시냅스 인공 뉴런 (POST)으로 연결할 수 있다. 인공 시냅스는 SSM 셀 및 트랜지스터를 포함할 수 있다. 즉, 인공 시냅스는 하이브리드 1- 트랜지스터 1-SSM(1T1SSM) 구조를 포함한다. 1T1SSM 구조가 도 3에 도시되어 있지만, 그 밖의 다른 인공 시냅스 구조, 가령, 2T1SSM 또는 4T1SSM 등이 구현될 수 있다. 트랜지스터는 게이트, 제1 단자, 및 제2 단자를 포 함할 수 있다. 게이트는 신호 라인에 결합될 수 있다. 신호 라인은 트랜지스터의 게이트를 PRE로 결 합할 수 있다. PRE가 인공 뉴런으로 나타나지만, PRE는 또한 스파이킹 신경망(spiking neural network)을 나타낼 수 있다. 예를 들어, PRE는 PRE 스파이크를 트랜지스터로 제공하는 스파이킹 신경 망의 일부일 수 있다. SSM 셀은 1 피코암페어(picoamp) 미만 크기를 갖는 누설 전류를 가질 수 있다. 피드백 신호가 수 백 밀리볼트 수준의 크기를 가질 수 있다. 피드백 신호의 초기 펄스 및 추가 펄스의 지속시간이 수 십 나노초 수준의 크기를 가질 수 있다. 칼코게나이드 물질이 두 가지 상태 중 하나를 취하게 하는 것과 연관된 에너지 소모량이 1 피코 줄(picojoule) 미만 수준의 크기를 가질 수 있다. SSM 셀은 트랜지스터의 제1 단자에 결합될 수 있다. 누수-축적-발화 회로는 트랜지스터의 제2 단자에 결합될 수 있다. SSM 셀은 가변 저항 메모리 셀일 수 있으며 신경 생리학적 기능, 가령, 학습을 모방하기 위해 어레이(가령, 신 경 메모리 유닛)로 배열될 수 있다. SSM 셀은 전압의 크기에 응답하여 비정질 상태에 있는 칼코게나이드 물질의 로직 상태(가령, 설정 또는 재설정)를 변경할 수 있는 칼코게나이드 물질을 포함한다. 설정 상태가 전도성(가령, 전류 흐름에 저-저항)일 수 있고 재설정 상태가 덜 전도성(가령, 전류 흐름에 고-저항)일 수 있다. 자기-선택 메모리 셀의 칼코게나이드 물질의 임계 전압 변경이 뉴로모픽 메모리 시스템에서의 시냅스 가 중치를 나타낼 수 있다. 시냅스 가중치의 변경이 학습 및 그 밖의 다른 생체적 기능을 나타냄 및/또는 나타내도 록 해석될 수 있다. 다양한 예에서, 전극이 메모리 셀을 액세스 라인 또는 감지 라인에 결합할 수 있다. 본 명세서에서 사용될 때, \"전극\"이라는 용어는 전기 전도체를 지칭할 수 있고, 일부 경우에 메모리 셀 또는 메모리 어레이의 또 다른 구 성요소에 대한 전기적 접속점으로서 사용될 수 있다. 전극은 메모리 디바이스의 메모리 어레이의 요 소들 또는 구성요소들 간에 전도성 경로를 제공하는 트레이스, 와이어, 전도성 라인, 전도성 층 등을 포함할 수 있다. 따라서 전극이라는 용어는 일부 경우에서 액세스 라인 또는 감지 라인을 지칭할 수 있고, 일부 경우에서 액세스 라인과 메모리 셀 사이의 전기적 접속부로서 사용되는 추가 전도성 요소를 지칭할 수 있다. 일부 실시예에서, 메모리 셀은 제1 전극과 제2 전극 사이에 위치하는 칼코게나이드 물질을 포함할 수 있다. 제1 전극은 칼코게나이드 물질을 액세스 라인에 연결할 수 있고, 제2 전극은 칼코게나이드 물질을 감지 라인에 연결 할 수 있다. 제1 전극 및 제2 전극은 동일한 물질(예를 들어, 탄소) 또는 상이한 물질일 수 있다. 또 다른 실시 예에서, 메모리 셀이 하나 이상의 액세스 라인과 직접 연결될 수 있고, 액세스 라인이 아닌 다른 전극이 생략될 수 있다. 칼코게나이드 물질은 원소 S, Se, 및 Te 중 적어도 하나를 포함하는 물질 또는 합금일 수 있다. 칼코게나이드 물질은 S, Se, Te, Ge, As, Al, Sb, Au, 인듐(In), 갈륨(Ga), 주석(Sn), 비스무스(Bi), 팔라듐(Pd), 코발트(Co), 산소(O), 은(Ag), 니켈(Ni), 백금(Pt)의 합금을 포함할 수 있다. 칼코게나이드 물질 및 합금의 비제한적 예로는, Ge-Te, In-Se, Sb-Te, Ga-Sb, In-Sb, As-Te, Al-Te, Ge-Sb-Te, Te-Ge-As, In-Sb-Te, Te-Sn-Se, Ge- Se-Ga, Bi-Se-Sb, Ga-Se-Te, Sn-Sb-Te, In-Sb-Ge, Te-Ge-Sb-S, Te-Ge-Sn-O, Te-Ge-Sn-Au, Pd-Te-Ge-Sn, In- Se-Ti-Co, Ge-Sb-Te-Pd, Ge-Sb-Te-Co, Sb-Te-Bi-Se, Ag-In-Sb-Te, Ge-Sb-Se-Te, Ge-Sn-Sb-Te, Ge-Te-Sn-Ni, Ge-Te-Sn-Pd, 또는 Ge-Te-Sn-Pt가 있을 수 있다. 칼코게나이드 물질의 예는 SAG계 유리 NON 상 변화 물질, 가 령, SeAsGe을 더 포함할 수 있다. 본 명세서에서 사용될 때, 하이픈 화학 조성 표기법은 특정 화합물 또는 합금 에 포함된 원소를 나타내며 표시된 원소를 포함하는 모든 화학양론을 나타내기 위한 것이다. 예를 들어, Ge- Te는 GexTey를 포함할 수 있으며, 여기서 x 및 y는 임의의 양의 정수일 수 있다. 가변 저항 물질의 또 다른 예 는 이원 금속 옥사이드 물질 또는 둘 이상의 금속, 가령, 전이 금속, 알칼리 토금속 및/또는 희토류 금속을 포 함하는 혼합 원자가 옥사이드를 포함할 수 있다. 실시예는 메모리 셀의 메모리 요소와 연관된 특정 가변 저항 물질 또는 물질들로 제한되지 않는다. 예를 들어, 가변 저항 물질의 또 다른 예시가 사용되어 메모리 요소를 형 성할 수 있으며 칼코게나이드 물질, 거대 자기저항 물질, 또는 폴리머계 물질 등을 포함할 수 있다. 액세스 라인 및 감지 라인을 활성화 또는 선택함으로써 작업, 가령, 읽기 및 쓰기 작업이 메모리 셀에서 수행될 수 있다. 액세스 라인 또는 감지 라인을 활성화 또는 선택하는 것은 전압을 각자의 라인에 인가하는 것을 포함 할 수 있다. 액세스 라인 및 감지 라인은 전도성 물질, 가령, 금속(가령, 구리(Cu), 알루미늄(Al), 금(Au), 텅 스텐(W), 티타늄(Ti)), 금속 합금, 탄소, 전도성-도핑된 반도체, 또는 그 밖의 다른 전도성 물질, 합금, 화합물 등으로 만들어질 수 있다. 일부 아키텍처에서, 선택 구성요소에 의해 셀의 로직 저장 디바이스(가령, CBRAM 셀 내 저항성 구성요소, FeRAM 셀 내 용량성 구성요소)가 감지 라인으로부터 전기적으로 절연될 수 있다. 액세스 라인은 선택 구성요소에 연결 될 수 있고 상기 선택 구성요소를 제어할 수 있다. 예를 들어, 선택 구성요소는 트랜지스터일 수 있고 액세스 라인은 트랜지스터의 게이트에 연결될 수 있다. 언급된 바와 같이, 선택 구성요소는 칼코게나이드 물질을 포함할 수 있는 가변 저항 메모리 셀의 가변 저항 구 성요소일 수 있다. 구체적으로, 가변 저항 메모리 셀은 메모리 셀에 대한 선택 구성요소와 저장 구성요소 모두 로서 역할 할 수 있는 단일 물질(가령, 칼코게나이드 물질)을 포함하는 SSM 셀일 수 있다. 액세스 라인을 활성 화시킴으로써 메모리 셀의 로직 저장 디바이스와 이의 대응하는 감지 라인 간에 전기 연결 또는 폐쇄 회로가 도 출될 수 있다. 그런 다음 감지 라인은 메모리 셀을 읽거나 쓰기 위해 액세스될 수 있다. 메모리 셀을 선택하면, 결과적인 신호가 사용되어 저장된 로직 상태를 결정할 수 있다. 일부 경우, 제1 로직 상태가 메모리 셀을 통한 전류 없음 또는 무시할 정도의 작은 전류에 대응할 수 있으며, 반면에 제2 로직 상태는 유한 전류에 대응할 수 있다. 일부 경우, 메모리 셀은 두 개의 단자를 갖는 자기-선택 메모리 셀을 포함할 수 있고 개별 선택 구성요소 가 생략될 수 있다. 이에 따라, 자기-선택 메모리 셀의 하나의 단자가 액세스 라인에 전기적으로 연결될 수 있 으며 자기-선택 메모리 셀의 다른 단자가 감지 라인에 전기적으로 연결될 수 있다. 메모리 셀의 칼코게나이드 물질은 액세스 동작 동안 비정질 상태로 유지될 수 있다. 일부 경우, 메모리 셀을 동 작시키는 것은 다양한 형태의 프로그래밍 펄스를 메모리 셀에 인가하여 메모리 셀의 특정 임계 전압을 결정하는 것을 포함할 수 있다, 즉, 메모리 셀의 임계 전압이 프로그래밍 펄스의 형태를 변경함으로써 수정될 수 있다. 읽기 펄스의 다양한 형태를 메모리 셀로 인가함으로써 SSM 셀의 특정 임계 전압이 결정될 수 있다. 예를 들어, 읽기 펄스의 인가된 전압이 메모리 셀의 특정 임계 전압을 초과할 때, 유한한 전류량이 메모리 셀을 통해 흐를 수 있다. 마찬가지로, 읽기 펄스의 인가된 전압이 메모리 셀의 특정 임계 전압보다 낮을 때, 어떠한 인지될 만 한 전류량도 메모리 셀을 통해 흐르지 않을 수 있다. POST는 누수-축적-발화(leaky-integrate-and-fire) 회로를 포함할 수 있다. 누수-축적-발화 회로는 입력 을 수신하고, 입력을 축적하며, 출력을 제공(가령, 발화)하도록 구성될 수 있다. 본 명세서에서 사용될 때, 입 력을 축적하는 것은 두 개의 개별 입력들이 하나의 입력으로 결합되도록 입력들을 결합하는 것을 포함할 수 있 다. 예를 들어, 누수-축적-발화 회로는 제1 전하 및 제2 전하를 포함하는 복수의 입력을 수신할 수 있다. 제1 전하와 제2 전하는 결합(가령, 축적)되어 제3 전하를 생성할 수 있다. 제3 전하는 제1 전하와 제2 전하의 결합 일 수 있다. 축적된 전하들은 시간이 지날수록 약화(가령, 누수)될 수 있다. 예를 들어, 누수-축적-발화 회로의 커패시터에 의해 저장된 전하가 시간이 지날수록 약화될 수 있다. 누수-축적-발화 회로는 축적 회로를 포 함할 수 있다. 누수-축적-발화 회로는 또한 그래프를 나타낸다. 축적 회로는 저항기 및 커패시 터를 포함할 수 있다. 축적 회로는 저항기 및 커패시터를 반영한 저항기-커패시터(RC) 회 로로 지칭될 수도 있다. 커패시터는 커패시터에서 수신된 전하가 결합될 수 있도록 전하를 저장할 수있다. 커패시터는 결합된 전하를 순방향 스파이크 및/또는 피드백 신호를 제공하도록 구성된 회로(도시되 지 않음)로 제공할 수 있다. 시간이 흐름에 따라, 커패시터에 의해 저장된 전하가 약화(누수)될 수 있다. 저항기는 기술될 누수-축적-발화 회로의 유휴 전위를 제공할 수 있다. 결합된 전하가 임계값에 도달하는 것에 응답하여 피드백 신호 및/또는 순방향 스파이크가 제공될 수 있다. 그래 프는 커패시터에 전하가 누적됨에 따라 결합된 전하가 시간이 지날수록 증가 및 약화될 수 있음을 보 인다. 그래프는 인공 시냅스에 의해 피드백 신호 및/또는 순방향 스파이크가 제공되도록 결합된 전하 가 임계값에 도달하는 것을 또한 보여준다. 일부 예에서, 누수-축적-발화 회로가 또한 인공 시냅스로 피드백 신호를 제공할 수 있다. 축적 회로 가 인공 시냅스를 포함하는 복수의 상이한 인공 시냅스로부터 복수의 상이한 전하를 수신할 수 있다. 축적 회로는 복수의 상이한 전압을 Vint로 지칭되는 단일 전압으로 결합할 수 있다. 도 3이 POST로 전압을 제공하는 것으로 인공 시냅스를 나타내더라도, POST는 다수의 인공 시냅스로부터 다수의 전압을 수신할 수 있다. POST는 두 개의 전압을 비교하도록 구성된 회로를 포함할 수 있는 비교기를 포함할 수 있다. Vint가 비교기 의 임계 전압(VTH)을 초과하는 것에 응답하여, POST는 피드백 신호를 인공 시냅스로 제공할 수 있다. 피드백 신호는 두 개의 펄스를 포함할 수 있다. 제1 펄스가 SSM 셀에 걸쳐 양의 필드(positive field)를 전달한다. 제2 펄스가 SSM 셀에 걸쳐 음의 필드(negative field)를 전달한다. 피드백 신호의 특정 형태가 SSM 셀의 저항의 변화를 도출할 수 있다. SSM 셀의 저항이 PRE에 의해 제공된 시간과 POST에 의해 제공되는 신호(가령, 피드백 신호) 간 시간 딜레이에 따라 달라질 수 있다. 피드백 신 호의 형태 및 SSM 셀의 저항에 미치는 이의 영향이 스파이크-타이밍-종속-가소성(STDP: spike-timing-dependent plasticity) 프로토콜에 따를 수 있다. 이에 따라, STDP 프로토콜은 PRE에서 POST로 제공되는 신호 (가령, 전 스파이크)가 POST의 피드백 신호 직전에 발생하는 경향이 있는 경우, PRE에 의해 제공되는 미래의 신호가 더 강력해짐을 지시한다. STDP 프로토콜은 또한 PRE에 의해 제공되는 신호가 피드백 신호 직후에 발생하는 경향이 있는 경우, PRE에 의해 제공되는 미래 신호가 더 약해짐을 지시한다. PRE에 의해 제공되는 신호의 강도는 SSM 셀의 저항에 의해 제어된다. 예를 들어, SSM 셀의 약한 저항이 PRE에 의 해 제공되는 강한 신호를 제공하며 SSM 셀의 강한 저항이 PRE에 의해 제공되는 약한 신호를 제공한다. 본 명세서에서 사용될 때, PRE에 의해 제공되는 신호가 PRE에 의해 트랜지스터로 제공되는 신호 및 /또는 트랜지스터에 의해 POST로 제공되는 신호를 포함할 수 있다. SSM 셀의 높은 저항이 재설정 상태를 정의하는 저 전압을 제공한다. SSM 셀의 저 저항이 SSM 셀(32 3)의 설정 상태를 정의하는 고 전압을 제공한다. POST는 SSM 셀의 TE를 정전압으로 유지할 수 있다. PRE에 의해 트랜지스터의 게이트로 제 공되는 신호가 트랜지스터를 활성화시킬 수 있다. PRE에 의해 제공되는 신호가 트랜지스터를 활 성화하는 전압 VG를 가질 수 있다. SSM 셀은 트랜지스터의 활성화, POST에 의해 제공되는 정 전 하, 및 SSM 셀의 저항에 기초하여 POST로 전하를 제공할 수 있다. 예를 들어, POST로 제공되는 전하는 SSM 셀의 저항에 따라 달라질 수 있다. SSM 셀은 트랜지스터의 제1 단자로 전하를 제공 할 수 있다. 활성화되는 것에 기초하여, 트랜지스터는 제1 단자에 의해 수신된 전하를 제2 단자를 통해 제 공할 수 있다. PRE에 의해 제공된 신호(가령, 전 스파이크)와 POST에 의해 제공된 신호(가령, 피드백 스파이크) 간 시간 차에 따라, 피드백 스파이크는 SSM 셀에서 LTP 또는 LTD를 포함할 수 있다. 피드백 신호는 양의 필드와 음 의 필드를 포함할 수 있다. 피드백 신호는 SSM 셀의 저항을 설정할 수 있다. 가중치가 PRE에 의해 제 공되는 PRE 스파이크와 결합되어 POST로 제공되는 전압을 결정하도록, 저항이 또한 SSM 셀의 가중치를 나 타낼 수 있다. 도 4는 본 개시 내용의 다수의 실시예에 따르는 SSM 셀의 어레이의 설정(set) 및 재설정(reset) 분포의 블록도 이다. 도 3에 기재된 피드백 신호가 설정 전이 및 재설정 전이를 유도한다. 설정 전이는 SSM 셀을 고 저항을 갖는 것으로 설명할 수 있다. 고 저항을 갖는 SSM 셀은 POST로 저 전하를 제공 할 수 있다. 재설정 전이는 SSM 셀을 저 전항을 갖는 것으로 설명할 수 있다. 저 저항을 갖는 SSM 셀은 POST로 고 전하를 제공할 수 있다.이에 따라, 그래프의 x축이 밀리볼트 단위의 SSM의 임계 전압을 나타낸다. 그래프의 y축은 0으로부터의 표준 편차(시그마)에 의해 나타내어지는 표준 편차를 나타낸다. 도 5는 본 개시 내용의 다수의 실시예에 따르는 SSM 셀에 대한 LTP 및 LTD의 블록도이다. LTP는 PRE 스파이크와 피드백 스파이크 간 양의 시간 딜레이의 결과일 수 있다. LTD는 PRE 스파이크와 피드백 스 파이크 간 음의 시간 딜레이의 결과일 수 있다. 음의 시간 딜레이는 PRE 스파이크가 제공된 후 피드백 스파이크의 제공에 의해 특징 지어질 수 있다. 양의 시간 딜레이는 PRE 스파이크가 제공되기 전 피드백 스파이크의 제공에 의해 특징 지어질 수 있다. 예를 들어, 피드백 스파이크(543-1)가 제공되기 전에 PRE 스파이크(542-1)가 제공되는 경우, POST에 의해 제공 되는 피드백 신호가 SSM 셀에서 LTP를 유도할 수 있다. 즉, SSM 셀에 의해 제공되는 신호가 SSM 셀이 고 저항을 갖는 경우보다 강하도록 피드백 신호는 대응하는 SSM 셀에서 저 저항을 유도할 수 있다. 피드백 스파이 크(543-2)가 제공된 후 PRE 스파이크(542-2)가 제공되는 경우, POST에 의해 제공되는 피드백 신호가 SSM 셀에서 LTD를 유도할 수 있다. 즉, SSM 셀에 의해 제공되는 신호가 SSM 셀이 저 저항을 갖는 경우보다 약하도록 피드백 신호는 대응하는 SSM 셀에서 고 저항을 유도할 수 있다. 피드백 스파이크(543-1 및 543-2) 모두 양의 필드와 음의 필드를 갖는 것으로 보여진다. 양의 시간 딜레이 및 음의 시간 딜레이가 피드백 신호의 양의 필드에 기초하여 계산될 수 있다. 일부 예에서, 시간 딜레이는 양의 필 드의 시작부분 또는 양의 필드의 끝부분에서부터 계산될 수 있다. 시간 딜레이는 PRE 스파이크의 기준 점으로부 터 측정될 수 있다. 예를 들어, PRE 스파이크가 발생된 후의 시간이 양으로 간주된다. PRE 스파이크의 발생 이 전 시간이 음으로 간주된다. 도 5는 또한 그래프를 보여준다. 그래프는 밀리초(ms) 단위의 시간 딜레이를 나타내는 x-축을 포함한 다. 그래프의 y-축은 전압을 보여준다. 그래프는 인공 시냅스로 제공되는 피드백 신호가 LTP를 유도 하는 경우 인공 시냅스에 의해 제공되는 전압이 증가하는 것을 보여준다. 그래프는 또한 인공 시냅스 로 제공되는 피드백 신호가 LTD를 유도하는 경우 인공 시냅스에 의해 제공되는 전압이 감소하는 것을 보여 준다. 그러나, PRE 스파이크와 피드백 스파이크 간 시간차가 제1 임계값보다 큰 경우, 인공 시냅스에 제공되는 피드백 신호가 LTP 또는 LTD를 유도하지 않을 수 있으며 변하지 않은 채 유지될 수 있다. PRE 스파이크와 피드 백 스파이크 간 시간차가 제2 임계값보다 낮은 경우, 인공 시냅스에 제공되는 피드백 신호가 LTP 또는 LTD를 유 도하지 않을 수 있으며 변하지 않은 채 유지될 수 있다. 도 6은 본 개시 내용의 다수의 실시예에 따르는 PRE(601-1, 601-2, 601-3, ..., 및 601-9), POST, 및 인 공 시냅스(623-1, 623-2, 623-3, ..., 623-9)의 블록도이다. PRE로 지칭되는, PRE(601-1, 601-2, 601-3, ..., 및 601-9)가 인공 시냅스(623-1, 623-2, 623-3, ..., 623-9)를 통해 POST로 연결될 수 있다. 예를 들어, PRE(601-1)는 인공 시냅스(623-1)에 연결되고, PRE(601-2)는 인공 시냅스(623-2)에 연결되며, PRE(601- 3)는 인공 시냅스(623-3)에 연결되고, ...PRE(601-9)는 인공 시냅스(623-9)에 연결된다. PRE, 인공 시냅스 및 POST가 신경망을 포함할 수 있다. 신경망이 도 6에서 단순화되 었지만, 신경망은 본 명세서에 도시된 것보다 많거나 적은 PRE, 인공 시냅스, 및/또는 POST를 포함할 수 있다. POST는 인공 시냅스로부터 복수의 전하를 수신할 수 있다. POST는 복수의 전하를 단일 전하로 축적할 수 있다. 축적된 전하가 임계값을 초과하는 것에 응답하여, POST는 POST 스파이크를 제공하고 고유 피드백 신호를 생성하고 각각의 인공 시냅스로 제공하여, 인공 시냅스에 저장된 가중치를 업데이트할 수 있다. 피드백 신호는 인공 시냅스에 포함된 칼코게나이드 물질의 전도율을 변경할 수 있다. 피드백 신호는 인공 시냅스에 포함된 SSM 셀이 더 전도성이도록 또는 덜 전도성이도록 만들 수 있다. SSM 셀의 전도율은 인공 시냅스의 가중치를 반영할 수 있다. PRE는 입력을 수신할 수 있고 상기 입력에 기초하여 PRE 스파이크를 제공할 수 있다. 인공 시냅스에 의해 저장된 가중치가 신경망의 결과 또는 출력일 수 있다. POST 스파이크가 망의 로직 결과인 것으로 나 타날 수 있지만, 인공 시냅스가 신경망의 결과를 나타내는 데 사용될 수 있도록 POST 스파이크가 인 공 시냅스의 가중치를 업데이트하도록 사용될 수 있다. 인공 시냅스가 SSM 셀을 포함함을 가정할 때 인공 시냅스가 읽힐 수 있다.예를 들어, 인공 시냅스가 재설정 상태(가령, 전도성이 아님)에 있는 경우, 인공 시냅스에 의해 호스 팅되는 SSM 셀의 상태가 로직 0-비트일 수 있다. 인공 시냅스가 설정 상태에 있는 경우, 인공 시냅스(62 3)에 의해 호스팅되는 SSM 셀의 상태가 로직 1-비트일 수 있다. 재설정 상태는 0-비트를 나타내며 설정 상태는 1-비트를 나타낸다. 그러나 재설정 상태 및 설정 상태는 SSM 셀의 나머지 비트 또는 로직 상태를 나타낼 수 있 다. 인공 시냅스의 로직 상태는, 예를 들어, 패턴 학습 예시에서, 색상으로 변환될 수 있다. 도 7은 본 개시 내용의 다수의 실시예에 따른 신경망의 입력 및 출력 및 신경망의 시작 상태의 블록 도이다. 입력은 9개의 세그먼트로 분할되는 이미지를 포함할 수 있다. 이미지가 9개의 픽셀 또는 9개의 세 그먼트로 구성되도록 9개의 세그먼트 각각은, 예를 들어, 이미지의 픽셀을 나타낼 수 있다. 각각의 세그먼트는 두 개의 값 중 하나를 가질 수 있다. 예를 들어, 세그먼트 각각은 제1 색상을 나타내는 제1 값 또는 제2 색상을 나타내는 제2 값을 가질 수 있다. 이미지의 세그먼트의 색상에는 로직 값, 가령, 1비트 또 는 0비트가 할당될 수 있다. 이미지의 로직 값이 PRE로 입력으로서 제공될 수 있다. 입력은 X-패턴을 반영 한다. X-패턴은 논리적 1비트 값을 갖는 입력의 세그먼트로서 나타나고 입력의 나머지가 0비트 값을 갖는 세그먼트로서 나타난다. 신경망의 시작 상태가 이미지로서 해석될 수 있으며, 여기서 이미지의 세그먼트는 동일한 색상/로직 상태 를 포함한다. 신경망의 로직 상태 각각은 인공 시냅스에 저장될 수 있다. 인공 시냅스는 SSM 셀에 로직 상태를 저장할 수 있다. 예를 들어, 인공 시냅스에 의해 호스팅되는 모든 SSM 셀이 재설정 상태를 가질 수 있다. 입력은 랜덤 노이즈와 함께 신경망으로 제공될 수 있다. 입력 및 랜덤 노이즈는 랜덤하게 제공될 수 있다. 학습 이 발생함에 따라, POST에 의해 피드백 신호가 제공되는 것에 응답하여, 인공 시냅스의 가중치(가령, 전도율)가 입력을 미러링하도록 변경될 수 있다. 인공 시냅스의 가중치가 읽혀 출력을 생성할 수 있다. 학습은 비지도적(unsupervised)으로 발생할 수 있다. 즉, 학습은 기대되는 결과를 처리하지 않고 발생할 수 있다. 도 8은 본 개시 내용의 다수의 실시예에 따르는 메모리에서 AI 처리를 보충하기 위한 방법의 예시적 흐름도를 예시한다. 에서 스파이킹 신경망이 인공 시냅스의 트랜지스터로 제1 신호를 제공할 수 있다. 제1 신호는 PRE 스파이크로도 지칭될 수 있다. 에서, 제1 신호의 수신에 응답하여, 트랜지스터는 제2 신호를 SSM 셀로 부터 누수-축적-발화 회로로 제공하도록 활성화될 수 있다. 트랜지스터를 활성화하는 것은 SSM 셀로부터 누수- 축적-발화 회로로의 전도성 경로를 제공할 수 있다. SSM 셀로부터 누수-축적-발화 회로까지의 전도성 경로를 제공함으로써, SSM 셀이 누수-축적-발화 회로로 전압을 전달할 수 있다. SSM 셀에 의해 제공되는 전압의 크기가 SSM 셀을 포함하는 칼코게나이드 물질의 저항의 형태를 갖는 SSM 셀에 의해 저장되는 가중치에 따라 달라질 수 있다. 예를 들어, 제1 전압이 SSM 셀로 제공될 수 있고 제2 전압이 SSM 셀로부터 누수-축적-발화 회로로 제공될 수 있으며, 여기서 제1 전압과 제2 전압 간 차이가 SSM 셀의 저항(가중치)에 기여할 수 있다. 에서, 누수-축적-발화 회로가 피드백 신호를 제공하여 SSM 셀을 업데이트할 수 있다. 피드백 신호는 SSM 셀의 저항을 설정할 수 있다. 누수-축적-발화 회로에 의해 제공되는 피드백 신호 전에 제1 신호가 제공되는 것 에 응답하여 피드백 신호가 SSM 셀에서 설정 상태를 유도할 수 있다. 제2 신호의 축적이 누수-축적-발화 회로에 서의 비교되는 임계 전압보다 큼에 응답하여, 피드백 신호가 누수-축적-발화 회로에 의해 제공될 수 있다. 제1 신호가 피드백 신호 후에 제공된 것에 응답하여, 피드백 신호가 SSM 셀에서 재설정 상태를 유도할 수 있다. 일부 예에서, 버스트 모드(burst mode)가 신경망에 의해 사용되는 에너지를 감소시키는 데 사용될 수 있다. 임 계 전압이 충족되도록 인공 시냅스에 의해 제공되는 전압들을 축적하는 것에 응답하여 버스트 모드가 복수의 SSM 셀을 업데이트하는 데 사용될 수 있다. 버스트 모드에서, 버스트를 이용해 POST로 제공되는 전압 임계값을 이용해 인공 시냅스에 의해 제공되는 전압들 의 축적이 유도된다. 직류(DC) 전압 대신 버스트를 이용해 전압 임계값이 제공될 수 있다. 펄스는 임계 전압으 로서 사용될 전류 POST의 간헐적 전달로 인해 에너지를 절약한다. 도 9는 본 명세서에서 언급된 다양한 방법들을 기계가 수행하게 하기 위한 명령의 세트가 실행될 수 있는 컴퓨 터 시스템의 예시적인 기계를 도시한다. 다양한 실시예에서, 컴퓨터 시스템은 메모리 서브-시스템(가 령, 도 1의 메모리 시스템)을 포함하거나 이에 결합되거나 이를 활용하는 시스템(가령, 도 1의 시스템 )에 대응할 수 있거나 제어기(가령, 도 1의 제어기)의 동작을 수행하는 데 사용될 수 있다. 대안 실 시예에서, 기계는 LAN, 인트라넷, 엑스트라넷 및/또는 인터넷 내 다른 기계에 연결(가령, 네트워킹)될 수 있다.기계는 클라이언트-서버 네트워크 환경에서 서버 또는 클라이언트 기계로서, 피어-투-피어(또는 분산) 네트워크 환경에서 피어 기계로서, 또는 클라우드 컴퓨팅 인프라구조 또는 환경에서 서버 또는 클라이언트 기계로서 동작 할 수 있다. 기계는 PC(personal computer), 태블릿 PC, STB(set-top box), PDA(Personal Digital Assistant), 휴대 전화기, 웹 기기, 서버, 네트워크 라우터, 스위치 또는 브리지, 또는 해당 기계가 취할 조치를 특정하는 명령의 세트를 (순차적으로 또는 그 밖의 다른 방식으로) 실행할 수 있는 임의의 기계일 수 있다. 또한, 단일 기계가 예시되어 있지만, \"기계\"라는 용어는 본 명세서에서 논의된 방법 중 임의의 하나 이상을 수행하기 위해 명령의 세트(또는 다수의 세트)를 개별적으로 또는 공동으로 실행하는 임의의 기계 집합을 포함하는 것으로 간주되어야 한다. 예시적인 컴퓨터 시스템은 버스를 통해 서로 통신하는, 처리 디바이스, 메인 메모리(가령, 리드-온리 메모리(ROM: read-only memory), 플래시 메모리, 동적 랜덤 액세스 메모리(DRAM: dynamic random access memory), 가령, 동기식 DRAM(SDRAM: synchronous DRAM), 또는 RDRAM(Rambus DRAM) 등), 정적 메모리 (가령, 플래시 메모리, 정적 랜덤 액세스 메모리(SRAM: static random access memory) 등), 및 데이터 저 장 시스템을 포함한다. 처리 디바이스는 하나 이상의 범용 처리 디바이스, 가령, 마이크로프로세서, 중앙 처리 장치 등을 나타낸 다. 더 구체적으로, 처리 디바이스는 복잡 명령 세트 컴퓨팅(CISC: complex instruction set computing) 마이 크로프로세서, 축소 명령 세트 컴퓨팅(RISC: reduced instruction set computing) 마이크로프로세서, 매우 긴 명령 워드(VLIW: very long instruction word) 마이크로프로세서, 또는 다른 명령 세트를 구현하는 프로세서, 또는 명령 세트의 조합을 구현하는 프로세서일 수 있다. 처리 디바이스는 또한 하나 이상의 특수 목적 처 리 디바이스, 가령, 주문형 집적 회로(ASIC: application specific integrated circuit), 현장 프로그램 가능 게이트 어레이(FPGA: field programmable gate array), 디지털 신호 프로세서(DSP: digital signal processor), 네트워크 프로세서 등일 수 있다. 처리 디바이스는 본 명세서에서 기재된 동작 및 단계를 수 행하기 위한 명령을 실행하도록 구성된다. 컴퓨터 시스템은 네트워크를 통해 통신하기 위해 네 트워크 인터페이스 디바이스를 더 포함할 수 있다. 데이터 저장 시스템은 본 명세서에 기재된 방법 또는 기능 중 임의의 하나 이상을 구현하는 하나 이상의 명령의 세트 또는 소프트웨어가 저장되는 기계 판독형 저장 매체(컴퓨터 판독형 매체로도 알려짐)를 포함할 수 있다. 명령은 컴퓨터 시스템, 메인 메모리 및 기계 판독형 저장 매체를 또한 구성하 는 처리 디바이스에 의한 실행 동안 메인 메모리 내 및/또는 처리 디바이스 내에 완전히 또는 적어도 부분적으로 위치할 수 있다. 하나의 실시예에서, 명령은 도 1의 호스트 및/또는 메모리 디바이스에 대응하는 기능을 구현하 기 위한 명령을 포함한다. 기계 판독형 저장 매체가 실시예에서 단일 매체인 것으로 도시되어 있지만, \"기 계 판독형 저장 매체\"라는 용어는 하나 이상의 명령 세트를 저장하는 단일 매체 또는 다수의 매체를 포함하는 것으로 간주되어야 한다. “기계 판독형 저장 매체”라는 용어는 기계에 의한 실행되기 위한 명령의 세트를 저 장 또는 인코딩할 수 있고 기계로 하여금 본 개시 내용의 방법 중 임의의 하나 이상을 수행하게 하는 임의의 매 체를 포함하는 것으로 여겨질 것이다. 따라서 \"기계 판독형 저장 매체\"라는 용어는 솔리드 스테이트 메모리, 광 학 매체 및 자기 매체를 포함하지만 이에 제한되지는 않는다. 본 명세서에 특정 실시예가 도시되고 기재되었지만, 해당 분양의 통상의 기술자라면 동일한 결과를 얻기 위해 계산된 배열이 도시된 특정 실시예를 대체할 수 있음을 알 것이다. 본 개시 내용은 본 개시 내용의 다양한 실시 예의 변형 또는 수정을 포함하도록 의도된다. 상기 기재는 한정이 아니라, 설명을 위한 것으로 이뤄졌음이 이해 되어야 한다. 본 명세서에 특정하게 기재된 상기 실시예 및 그 밖의 다른 실시예의 조합이 상기 기재를 읽은 해 당 분야의 통상의 기술자에게 자명할 것이다. 본 개시 내용의 다양한 실시예의 범위는 상기 구조 및 방법이 사 용되는 다른 응용분야를 포함한다. 따라서, 본 개시 내용의 다양한 실시예의 범위는 이하의 청구 범위 및 이러 한 청구범위에 수반되는 전체 등가물을 참조하여 결정되어야 한다. 상기의 상세한 설명에서, 다양한 특징은 개시 내용을 간소화하기 위한 목적으로 단일 실시예에서 함께 그룹 지 어진다. 이 개시 방법은 본 개시 내용의 개시된 실시예가 각각의 청구항에서 명시적으로 언급된 것보다 더 많은 특징을 사용해야 한다는 의도를 반영하는 것으로 해석되어서는 안 된다. 오히려, 이하의 청구항이 반영하는 바 와 같이, 발명의 주제는 하나의 개시된 실시예의 모든 특징보다 적다. 따라서, 이하의 청구 범위는 상세한 설명 에 포함되며, 각각의 청구 범위는 개별 실시예로서 그 자체로 존재한다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9"}
{"patent_id": "10-2022-7008733", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 개시 내용의 다수의 실시예에 따르는 메모리 디바이스를 포함하는 컴퓨팅 시스템의 형태를 한 장치의 블록도이다. 도 2는 본 개시 내용의 다수의 실시예에 따르는 SSM 셀의 블록도이다. 도 3은 본 개시 내용의 다수의 실시예에 따르는 인공 시냅스의 블록도이다. 도 4는 본 개시 내용의 다수의 실시예에 따르는 SSM 셀의 어레이의 설정(set) 및 재설정(reset) 분포의 블록도 이다. 도 5는 본 개시 내용의 다수의 실시예에 따르는 SSM 셀에 대한 장기 강화(LTP: long term potentiation) 및 장 기 억압(LTD: long term depression)의 블록도이다. 도 6은 본 개시 내용의 다수의 실시예에 따르는 전시냅스 인공 뉴런(PRE: pre-synaptic artificial neuron), 후시냅스 인공 뉴런(POST: post-synaptic artificial neuron), 및 인공 시냅스의 블록도이다. 도 7은 본 개시 내용의 다수의 실시예에 따른 신경망의 입력 및 출력 및 신경망의 시작 상태의 블록도이다. 도 8은 본 개시 내용의 다수의 실시예에 따른 SSM 셀을 이용해 인공 시냅스를 구현하기 위한 방법의 예시적 흐 름도를 예시한다. 도 9는 본 명세서에서 언급된 다양한 방법들을 기계가 수행하게 하기 위한 명령의 세트가 실행될 수 있는 컴퓨 터 시스템의 예시적인 기계를 도시한다."}
