# Competencia y riesgo en circuitos digitales

En los circuitos digitales, la transmisión de señales y los cambios de estado pueden tener cierto retraso, lo que lleva a la aparición de competencia y riesgo.

## Causas

- **Competencia (Competition)**: En los circuitos lógicos combinacionales, cuando las señales de entrada de diferentes rutas cambian, llegan a la misma puerta lógica en diferentes momentos.
- **Riesgo (Hazard)**: Debido a la competencia, la señal de salida tarda un tiempo en alcanzar el estado deseado, lo que puede resultar en una salida de error momentánea durante el tiempo de transición, como un pulso de pico.

La competencia no siempre lleva al riesgo, pero siempre hay competencia cuando hay riesgo.

Por ejemplo, para la misma señal de entrada A, la señal A' llega a la puerta AND después de un inversor, lo que resulta en un retraso en comparación con A, lo que puede causar un pulso de interferencia en la salida de la puerta AND:

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20220622163331.png)

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20220622163337.png)

## Solución

Para evitar el riesgo, se pueden utilizar los siguientes métodos:

- Añadir un condensador de filtrado de salida: para eliminar los pulsos estrechos de riesgo. Pero el inconveniente es que la forma de onda se vuelve suave y puede causar errores en señales de alta velocidad.
- Retrasar la lectura del valor de salida: para evitar la influencia de los pulsos estrechos.

## Referencias y agradecimientos

- [Competencia y riesgo en Verilog](https://www.runoob.com/w3cnote/verilog-competition-hazard.html)

> Este post está traducido usando ChatGPT, por favor [**feedback**](https://github.com/linyuxuanlin/Wiki_MkDocs/issues/new) si hay alguna omisión.