Timing Analyzer report for top
Fri Oct 18 11:45:31 2024
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; top                                                    ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.1%      ;
;     Processors 3-4         ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 197.75 MHz ; 197.75 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.057 ; -241.898           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -150.213                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                           ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.057 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.976      ;
; -4.051 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.970      ;
; -4.050 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.969      ;
; -4.049 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.968      ;
; -4.048 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.967      ;
; -4.048 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.967      ;
; -3.970 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.889      ;
; -3.964 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.883      ;
; -3.963 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.882      ;
; -3.962 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.881      ;
; -3.961 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.880      ;
; -3.961 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.880      ;
; -3.892 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.811      ;
; -3.886 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.805      ;
; -3.885 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.804      ;
; -3.884 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.803      ;
; -3.883 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.802      ;
; -3.883 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.802      ;
; -3.806 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.082     ; 4.725      ;
; -3.752 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.078     ; 4.675      ;
; -3.748 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.667      ;
; -3.748 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.667      ;
; -3.747 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.666      ;
; -3.746 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.665      ;
; -3.745 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.664      ;
; -3.745 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.664      ;
; -3.743 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.662      ;
; -3.742 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.661      ;
; -3.741 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.660      ;
; -3.740 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.659      ;
; -3.739 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.658      ;
; -3.739 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.658      ;
; -3.719 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.082     ; 4.638      ;
; -3.695 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.614      ;
; -3.689 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.608      ;
; -3.688 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.607      ;
; -3.687 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.606      ;
; -3.686 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.605      ;
; -3.686 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.605      ;
; -3.665 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.078     ; 4.588      ;
; -3.641 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.082     ; 4.560      ;
; -3.632 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.083     ; 4.550      ;
; -3.587 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.078     ; 4.510      ;
; -3.545 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.083     ; 4.463      ;
; -3.497 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.082     ; 4.416      ;
; -3.492 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.082     ; 4.411      ;
; -3.467 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.083     ; 4.385      ;
; -3.452 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.371      ;
; -3.446 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.365      ;
; -3.445 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.364      ;
; -3.444 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.363      ;
; -3.444 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.082     ; 4.363      ;
; -3.443 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.078     ; 4.366      ;
; -3.443 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.362      ;
; -3.443 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.362      ;
; -3.438 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.078     ; 4.361      ;
; -3.432 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.351      ;
; -3.426 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.345      ;
; -3.425 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.344      ;
; -3.424 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.343      ;
; -3.423 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.342      ;
; -3.423 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.342      ;
; -3.423 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.342      ;
; -3.417 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.336      ;
; -3.416 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.335      ;
; -3.415 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.334      ;
; -3.414 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.333      ;
; -3.414 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.333      ;
; -3.390 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.078     ; 4.313      ;
; -3.380 ; count[28]                            ; count[0]                               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.299      ;
; -3.376 ; count[22]                            ; count[0]                               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.295      ;
; -3.344 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.083     ; 4.262      ;
; -3.342 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|i2c:inst_i2c|cstate.T_ACK ; clk          ; clk         ; 1.000        ; -0.083     ; 4.260      ;
; -3.342 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|i2c:inst_i2c|cstate.R_ACK ; clk          ; clk         ; 1.000        ; -0.083     ; 4.260      ;
; -3.332 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.083     ; 4.250      ;
; -3.330 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|i2c:inst_i2c|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.248      ;
; -3.305 ; count[29]                            ; count[0]                               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.224      ;
; -3.273 ; count[0]                             ; count[0]                               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.192      ;
; -3.270 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.083     ; 4.188      ;
; -3.269 ; count[22]                            ; wr_data[7]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.188      ;
; -3.269 ; count[22]                            ; wr_data[4]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.188      ;
; -3.269 ; count[22]                            ; wr_data[0]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.188      ;
; -3.269 ; count[22]                            ; wr_data[1]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.188      ;
; -3.269 ; count[22]                            ; wr_data[2]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.188      ;
; -3.269 ; count[22]                            ; wr_data[3]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.188      ;
; -3.269 ; count[22]                            ; wr_data[6]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.188      ;
; -3.269 ; count[22]                            ; wr_data[5]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.188      ;
; -3.255 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|i2c:inst_i2c|cstate.T_ACK ; clk          ; clk         ; 1.000        ; -0.083     ; 4.173      ;
; -3.255 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|i2c:inst_i2c|cstate.R_ACK ; clk          ; clk         ; 1.000        ; -0.083     ; 4.173      ;
; -3.243 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|i2c:inst_i2c|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.161      ;
; -3.233 ; count[20]                            ; count[0]                               ; clk          ; clk         ; 1.000        ; -0.579     ; 3.655      ;
; -3.201 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6] ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.082     ; 4.120      ;
; -3.196 ; count[31]                            ; count[0]                               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.115      ;
; -3.191 ; count[28]                            ; wr_data[7]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.110      ;
; -3.191 ; count[28]                            ; wr_data[4]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.110      ;
; -3.191 ; count[28]                            ; wr_data[0]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.110      ;
; -3.191 ; count[28]                            ; wr_data[1]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.110      ;
; -3.191 ; count[28]                            ; wr_data[2]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.110      ;
; -3.191 ; count[28]                            ; wr_data[3]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.110      ;
; -3.191 ; count[28]                            ; wr_data[6]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.110      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                 ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; dac:dac_inst|op_wr_data[0]               ; dac:dac_inst|op_wr_data[0]               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dac:dac_inst|cnt_byte[2]                 ; dac:dac_inst|cnt_byte[2]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dac:dac_inst|cnt_byte[1]                 ; dac:dac_inst|cnt_byte[1]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dac:dac_inst|num[1]                      ; dac:dac_inst|num[1]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dac:dac_inst|cstate.WR_WAIT              ; dac:dac_inst|cstate.WR_WAIT              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dac:dac_inst|i2c:inst_i2c|cstate.START   ; dac:dac_inst|i2c:inst_i2c|cstate.START   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dac:dac_inst|i2c:inst_i2c|cstate.RD_DATA ; dac:dac_inst|i2c:inst_i2c|cstate.RD_DATA ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; dac:dac_inst|i2c:inst_i2c|scl            ; dac:dac_inst|i2c:inst_i2c|scl            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dac:dac_inst|i2c:inst_i2c|sda_out        ; dac:dac_inst|i2c:inst_i2c|sda_out        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dac:dac_inst|i2c:inst_i2c|cnt_num[2]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dac:dac_inst|i2c:inst_i2c|cnt_num[1]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dac:dac_inst|i2c:inst_i2c|cnt_num[3]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dac:dac_inst|cstate.RD_WAIT              ; dac:dac_inst|cstate.RD_WAIT              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dac:dac_inst|cstate.IDLE                 ; dac:dac_inst|cstate.IDLE                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.464 ; dac:dac_inst|cnt_byte[0]                 ; dac:dac_inst|cnt_byte[0]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.465 ; dac:dac_inst|i2c:inst_i2c|cnt_num[0]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.501 ; dac:dac_inst|wr_req_r                    ; dac:dac_inst|cstate.IDLE                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.517 ; wr_data[7]                               ; wr_data[7]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.810      ;
; 0.572 ; dac:dac_inst|cnt_byte[2]                 ; dac:dac_inst|cmd[3]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.866      ;
; 0.694 ; dac:dac_inst|op_wr_data[2]               ; dac:dac_inst|i2c:inst_i2c|wr_data_r[2]   ; clk          ; clk         ; 0.000        ; 0.078      ; 0.984      ;
; 0.730 ; dac:dac_inst|i2c:inst_i2c|cnt_num[0]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.023      ;
; 0.739 ; dac:dac_inst|i2c:inst_i2c|cstate.WR_DATA ; dac:dac_inst|i2c:inst_i2c|cstate.R_ACK   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.744 ; count[20]                                ; count[20]                                ; clk          ; clk         ; 0.000        ; 0.102      ; 1.058      ;
; 0.759 ; count[15]                                ; count[15]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; count[3]                                 ; count[3]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.053      ;
; 0.760 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1]     ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; count[13]                                ; count[13]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; count[11]                                ; count[11]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; count[5]                                 ; count[5]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; count[1]                                 ; count[1]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; count[29]                                ; count[29]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; count[27]                                ; count[27]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; count[21]                                ; count[21]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; count[31]                                ; count[31]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count[7]                                 ; count[7]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count[2]                                 ; count[2]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; wr_data[1]                               ; wr_data[1]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count[25]                                ; count[25]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; count[23]                                ; count[23]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; count[22]                                ; count[22]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; count[12]                                ; count[12]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; count[4]                                 ; count[4]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; wr_data[2]                               ; wr_data[2]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; wr_data[3]                               ; wr_data[3]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count[30]                                ; count[30]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; count[10]                                ; count[10]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; count[8]                                 ; count[8]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; count[28]                                ; count[28]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; count[26]                                ; count[26]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; count[24]                                ; count[24]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.768 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3]     ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.062      ;
; 0.771 ; wr_data[5]                               ; wr_data[5]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; wr_data[4]                               ; wr_data[4]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.774 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[0]               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.068      ;
; 0.775 ; wr_data[6]                               ; wr_data[6]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.068      ;
; 0.787 ; wr_data[0]                               ; wr_data[0]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.080      ;
; 0.794 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.088      ;
; 0.813 ; dac:dac_inst|cnt_byte[2]                 ; dac:dac_inst|cmd[0]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.107      ;
; 0.816 ; dac:dac_inst|i2c:inst_i2c|cstate.START   ; dac:dac_inst|i2c:inst_i2c|cstate.WR_DATA ; clk          ; clk         ; 0.000        ; 0.082      ; 1.110      ;
; 0.831 ; dac:dac_inst|i2c:inst_i2c|cnt_num[0]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.124      ;
; 0.833 ; dac:dac_inst|cstate.WR_WAIT              ; dac:dac_inst|cstate.WR_REQ               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.127      ;
; 0.861 ; dac:dac_inst|cnt_byte[0]                 ; dac:dac_inst|cnt_byte[1]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.155      ;
; 0.862 ; dac:dac_inst|cnt_byte[2]                 ; dac:dac_inst|cmd[2]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.156      ;
; 0.870 ; dac:dac_inst|cstate.WR_WAIT              ; dac:dac_inst|cstate.DONE                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.164      ;
; 0.897 ; count[15]                                ; count[20]                                ; clk          ; clk         ; 0.000        ; 0.579      ; 1.688      ;
; 0.905 ; dac:dac_inst|i2c:inst_i2c|cstate.STOP    ; dac:dac_inst|i2c:inst_i2c|cstate.IDLE    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.199      ;
; 0.946 ; dac:dac_inst|i2c:inst_i2c|cstate.RD_DATA ; dac:dac_inst|i2c:inst_i2c|cstate.T_ACK   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.240      ;
; 0.957 ; dac:dac_inst|cmd[0]                      ; dac:dac_inst|cmd[0]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.251      ;
; 0.999 ; dac:dac_inst|cstate.RD_REQ               ; dac:dac_inst|cstate.RD_WAIT              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.292      ;
; 1.012 ; dac:dac_inst|i2c:inst_i2c|cnt_num[1]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.305      ;
; 1.024 ; dac:dac_inst|op_wr_data[1]               ; dac:dac_inst|i2c:inst_i2c|wr_data_r[1]   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.314      ;
; 1.028 ; dac:dac_inst|op_wr_data[6]               ; dac:dac_inst|i2c:inst_i2c|wr_data_r[6]   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.318      ;
; 1.038 ; count[13]                                ; count[20]                                ; clk          ; clk         ; 0.000        ; 0.579      ; 1.829      ;
; 1.056 ; count[12]                                ; count[20]                                ; clk          ; clk         ; 0.000        ; 0.579      ; 1.847      ;
; 1.087 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[5]               ; clk          ; clk         ; 0.000        ; 0.086      ; 1.385      ;
; 1.091 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[6]               ; clk          ; clk         ; 0.000        ; 0.086      ; 1.389      ;
; 1.092 ; dac:dac_inst|i2c:inst_i2c|cmd_r[3]       ; dac:dac_inst|i2c:inst_i2c|cstate.STOP    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.386      ;
; 1.095 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[4]               ; clk          ; clk         ; 0.000        ; 0.086      ; 1.393      ;
; 1.095 ; dac:dac_inst|i2c:inst_i2c|cstate.STOP    ; dac:dac_inst|i2c:inst_i2c|cstate.STOP    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.389      ;
; 1.097 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[7]               ; clk          ; clk         ; 0.000        ; 0.086      ; 1.395      ;
; 1.097 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[1]               ; clk          ; clk         ; 0.000        ; 0.086      ; 1.395      ;
; 1.098 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[2]               ; clk          ; clk         ; 0.000        ; 0.086      ; 1.396      ;
; 1.099 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|cmd[2]                      ; clk          ; clk         ; 0.000        ; 0.086      ; 1.397      ;
; 1.114 ; count[1]                                 ; count[2]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.408      ;
; 1.114 ; count[3]                                 ; count[4]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.408      ;
; 1.115 ; count[11]                                ; count[12]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; count[21]                                ; count[22]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; count[29]                                ; count[30]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; count[7]                                 ; count[8]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; count[27]                                ; count[28]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.117 ; wr_data[1]                               ; wr_data[2]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; count[25]                                ; count[26]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; count[23]                                ; count[24]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.118 ; wr_data[3]                               ; wr_data[4]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.123 ; count[2]                                 ; count[3]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.417      ;
; 1.123 ; count[0]                                 ; count[1]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.417      ;
; 1.124 ; count[12]                                ; count[13]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; count[4]                                 ; count[5]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; count[22]                                ; count[23]                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; wr_data[4]                               ; wr_data[5]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 209.16 MHz ; 209.16 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.781 ; -216.590          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -150.213                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.781 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.710      ;
; -3.768 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.697      ;
; -3.767 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.696      ;
; -3.766 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.695      ;
; -3.765 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.694      ;
; -3.765 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.694      ;
; -3.669 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.598      ;
; -3.656 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.585      ;
; -3.655 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.584      ;
; -3.654 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.583      ;
; -3.653 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.582      ;
; -3.653 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.582      ;
; -3.625 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.554      ;
; -3.612 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.541      ;
; -3.611 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.540      ;
; -3.610 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.539      ;
; -3.609 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.538      ;
; -3.609 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.538      ;
; -3.544 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.473      ;
; -3.509 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.440      ;
; -3.486 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.415      ;
; -3.481 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.410      ;
; -3.473 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.402      ;
; -3.472 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.401      ;
; -3.471 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.400      ;
; -3.470 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.399      ;
; -3.470 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.399      ;
; -3.468 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.397      ;
; -3.467 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.396      ;
; -3.466 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.395      ;
; -3.465 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.394      ;
; -3.465 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.394      ;
; -3.458 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.074     ; 4.386      ;
; -3.445 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.074     ; 4.373      ;
; -3.444 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.074     ; 4.372      ;
; -3.443 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.074     ; 4.371      ;
; -3.442 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.074     ; 4.370      ;
; -3.442 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.074     ; 4.370      ;
; -3.432 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.361      ;
; -3.397 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.328      ;
; -3.388 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.317      ;
; -3.377 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.305      ;
; -3.353 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.284      ;
; -3.265 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.193      ;
; -3.249 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.178      ;
; -3.244 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.173      ;
; -3.221 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.149      ;
; -3.221 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.074     ; 4.149      ;
; -3.214 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.145      ;
; -3.209 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.140      ;
; -3.195 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.124      ;
; -3.192 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.121      ;
; -3.186 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.072     ; 4.116      ;
; -3.182 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.111      ;
; -3.181 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.110      ;
; -3.180 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.109      ;
; -3.179 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.108      ;
; -3.179 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.108      ;
; -3.179 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.108      ;
; -3.178 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.107      ;
; -3.177 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.106      ;
; -3.176 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.105      ;
; -3.176 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.105      ;
; -3.156 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3] ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.085      ;
; -3.143 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3] ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.072      ;
; -3.142 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3] ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.071      ;
; -3.141 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3] ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.070      ;
; -3.140 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3] ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.073     ; 4.069      ;
; -3.140 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3] ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.069      ;
; -3.111 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|i2c:inst_i2c|cstate.T_ACK ; clk          ; clk         ; 1.000        ; -0.074     ; 4.039      ;
; -3.111 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|i2c:inst_i2c|cstate.R_ACK ; clk          ; clk         ; 1.000        ; -0.074     ; 4.039      ;
; -3.098 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|i2c:inst_i2c|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.026      ;
; -3.082 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4] ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.010      ;
; -3.077 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5] ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.005      ;
; -3.054 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8] ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.075     ; 3.981      ;
; -3.050 ; count[22]                            ; count[0]                               ; clk          ; clk         ; 1.000        ; -0.073     ; 3.979      ;
; -3.041 ; count[28]                            ; count[0]                               ; clk          ; clk         ; 1.000        ; -0.073     ; 3.970      ;
; -2.999 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|i2c:inst_i2c|cstate.T_ACK ; clk          ; clk         ; 1.000        ; -0.074     ; 3.927      ;
; -2.999 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|i2c:inst_i2c|cstate.R_ACK ; clk          ; clk         ; 1.000        ; -0.074     ; 3.927      ;
; -2.997 ; count[29]                            ; count[0]                               ; clk          ; clk         ; 1.000        ; -0.073     ; 3.926      ;
; -2.991 ; count[22]                            ; wr_data[7]                             ; clk          ; clk         ; 1.000        ; -0.074     ; 3.919      ;
; -2.991 ; count[22]                            ; wr_data[4]                             ; clk          ; clk         ; 1.000        ; -0.074     ; 3.919      ;
; -2.991 ; count[22]                            ; wr_data[0]                             ; clk          ; clk         ; 1.000        ; -0.074     ; 3.919      ;
; -2.991 ; count[22]                            ; wr_data[1]                             ; clk          ; clk         ; 1.000        ; -0.074     ; 3.919      ;
; -2.991 ; count[22]                            ; wr_data[2]                             ; clk          ; clk         ; 1.000        ; -0.074     ; 3.919      ;
; -2.991 ; count[22]                            ; wr_data[3]                             ; clk          ; clk         ; 1.000        ; -0.074     ; 3.919      ;
; -2.991 ; count[22]                            ; wr_data[6]                             ; clk          ; clk         ; 1.000        ; -0.074     ; 3.919      ;
; -2.991 ; count[22]                            ; wr_data[5]                             ; clk          ; clk         ; 1.000        ; -0.074     ; 3.919      ;
; -2.986 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2] ; dac:dac_inst|i2c:inst_i2c|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.914      ;
; -2.966 ; count[0]                             ; count[0]                               ; clk          ; clk         ; 1.000        ; -0.073     ; 3.895      ;
; -2.958 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6] ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.887      ;
; -2.955 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1] ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.884      ;
; -2.955 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|i2c:inst_i2c|cstate.T_ACK ; clk          ; clk         ; 1.000        ; -0.074     ; 3.883      ;
; -2.955 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|i2c:inst_i2c|cstate.R_ACK ; clk          ; clk         ; 1.000        ; -0.074     ; 3.883      ;
; -2.943 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|i2c:inst_i2c|cnt_num[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.872      ;
; -2.942 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|i2c:inst_i2c|cnt_num[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.871      ;
; -2.942 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0] ; dac:dac_inst|i2c:inst_i2c|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.870      ;
; -2.939 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|i2c:inst_i2c|cnt_num[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.868      ;
; -2.936 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7] ; dac:dac_inst|i2c:inst_i2c|cnt_num[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.865      ;
; -2.935 ; count[20]                            ; count[0]                               ; clk          ; clk         ; 1.000        ; -0.539     ; 3.398      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; dac:dac_inst|i2c:inst_i2c|scl            ; dac:dac_inst|i2c:inst_i2c|scl            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dac:dac_inst|i2c:inst_i2c|sda_out        ; dac:dac_inst|i2c:inst_i2c|sda_out        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dac:dac_inst|op_wr_data[0]               ; dac:dac_inst|op_wr_data[0]               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dac:dac_inst|i2c:inst_i2c|cnt_num[2]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dac:dac_inst|i2c:inst_i2c|cnt_num[1]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dac:dac_inst|i2c:inst_i2c|cnt_num[3]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dac:dac_inst|cnt_byte[2]                 ; dac:dac_inst|cnt_byte[2]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dac:dac_inst|cstate.RD_WAIT              ; dac:dac_inst|cstate.RD_WAIT              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dac:dac_inst|cnt_byte[1]                 ; dac:dac_inst|cnt_byte[1]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dac:dac_inst|num[1]                      ; dac:dac_inst|num[1]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dac:dac_inst|cstate.WR_WAIT              ; dac:dac_inst|cstate.WR_WAIT              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dac:dac_inst|i2c:inst_i2c|cstate.START   ; dac:dac_inst|i2c:inst_i2c|cstate.START   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dac:dac_inst|i2c:inst_i2c|cstate.RD_DATA ; dac:dac_inst|i2c:inst_i2c|cstate.RD_DATA ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dac:dac_inst|cstate.IDLE                 ; dac:dac_inst|cstate.IDLE                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; dac:dac_inst|i2c:inst_i2c|cnt_num[0]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; dac:dac_inst|cnt_byte[0]                 ; dac:dac_inst|cnt_byte[0]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.470 ; dac:dac_inst|wr_req_r                    ; dac:dac_inst|cstate.IDLE                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.478 ; wr_data[7]                               ; wr_data[7]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.540 ; dac:dac_inst|cnt_byte[2]                 ; dac:dac_inst|cmd[3]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.808      ;
; 0.614 ; dac:dac_inst|op_wr_data[2]               ; dac:dac_inst|i2c:inst_i2c|wr_data_r[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.882      ;
; 0.656 ; dac:dac_inst|i2c:inst_i2c|cnt_num[0]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.924      ;
; 0.683 ; dac:dac_inst|i2c:inst_i2c|cstate.WR_DATA ; dac:dac_inst|i2c:inst_i2c|cstate.R_ACK   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.951      ;
; 0.692 ; count[20]                                ; count[20]                                ; clk          ; clk         ; 0.000        ; 0.092      ; 0.979      ;
; 0.703 ; count[15]                                ; count[15]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.971      ;
; 0.704 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1]     ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; count[13]                                ; count[13]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; count[5]                                 ; count[5]                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; count[3]                                 ; count[3]                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; count[29]                                ; count[29]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count[21]                                ; count[21]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count[11]                                ; count[11]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; count[27]                                ; count[27]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count[1]                                 ; count[1]                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; wr_data[2]                               ; wr_data[2]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count[31]                                ; count[31]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count[22]                                ; count[22]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count[7]                                 ; count[7]                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; wr_data[1]                               ; wr_data[1]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; wr_data[3]                               ; wr_data[3]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count[25]                                ; count[25]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count[23]                                ; count[23]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; count[2]                                 ; count[2]                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; count[12]                                ; count[12]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; count[10]                                ; count[10]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; count[4]                                 ; count[4]                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; count[30]                                ; count[30]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; count[28]                                ; count[28]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; count[26]                                ; count[26]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; count[8]                                 ; count[8]                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; count[24]                                ; count[24]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.713 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3]     ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.981      ;
; 0.714 ; wr_data[4]                               ; wr_data[4]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.982      ;
; 0.715 ; wr_data[5]                               ; wr_data[5]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.983      ;
; 0.720 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[0]               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.720 ; wr_data[6]                               ; wr_data[6]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.734 ; wr_data[0]                               ; wr_data[0]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.002      ;
; 0.742 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.010      ;
; 0.757 ; dac:dac_inst|i2c:inst_i2c|cstate.START   ; dac:dac_inst|i2c:inst_i2c|cstate.WR_DATA ; clk          ; clk         ; 0.000        ; 0.073      ; 1.025      ;
; 0.759 ; dac:dac_inst|cnt_byte[2]                 ; dac:dac_inst|cmd[0]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.027      ;
; 0.778 ; dac:dac_inst|i2c:inst_i2c|cnt_num[0]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.046      ;
; 0.779 ; dac:dac_inst|cstate.WR_WAIT              ; dac:dac_inst|cstate.WR_REQ               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.047      ;
; 0.797 ; dac:dac_inst|cstate.WR_WAIT              ; dac:dac_inst|cstate.DONE                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.065      ;
; 0.799 ; dac:dac_inst|cnt_byte[0]                 ; dac:dac_inst|cnt_byte[1]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.067      ;
; 0.803 ; dac:dac_inst|cnt_byte[2]                 ; dac:dac_inst|cmd[2]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.071      ;
; 0.803 ; count[15]                                ; count[20]                                ; clk          ; clk         ; 0.000        ; 0.539      ; 1.537      ;
; 0.838 ; dac:dac_inst|i2c:inst_i2c|cstate.STOP    ; dac:dac_inst|i2c:inst_i2c|cstate.IDLE    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.106      ;
; 0.877 ; dac:dac_inst|cmd[0]                      ; dac:dac_inst|cmd[0]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.145      ;
; 0.881 ; dac:dac_inst|i2c:inst_i2c|cstate.RD_DATA ; dac:dac_inst|i2c:inst_i2c|cstate.T_ACK   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.149      ;
; 0.885 ; dac:dac_inst|cstate.RD_REQ               ; dac:dac_inst|cstate.RD_WAIT              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.153      ;
; 0.907 ; dac:dac_inst|op_wr_data[1]               ; dac:dac_inst|i2c:inst_i2c|wr_data_r[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.175      ;
; 0.912 ; dac:dac_inst|i2c:inst_i2c|cnt_num[1]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.180      ;
; 0.914 ; dac:dac_inst|op_wr_data[6]               ; dac:dac_inst|i2c:inst_i2c|wr_data_r[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.182      ;
; 0.926 ; count[13]                                ; count[20]                                ; clk          ; clk         ; 0.000        ; 0.539      ; 1.660      ;
; 0.944 ; count[12]                                ; count[20]                                ; clk          ; clk         ; 0.000        ; 0.539      ; 1.678      ;
; 0.967 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[5]               ; clk          ; clk         ; 0.000        ; 0.075      ; 1.237      ;
; 0.973 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[6]               ; clk          ; clk         ; 0.000        ; 0.075      ; 1.243      ;
; 0.976 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[4]               ; clk          ; clk         ; 0.000        ; 0.075      ; 1.246      ;
; 0.978 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[7]               ; clk          ; clk         ; 0.000        ; 0.075      ; 1.248      ;
; 0.979 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[1]               ; clk          ; clk         ; 0.000        ; 0.075      ; 1.249      ;
; 0.980 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[2]               ; clk          ; clk         ; 0.000        ; 0.075      ; 1.250      ;
; 0.995 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|cmd[2]                      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.265      ;
; 0.997 ; dac:dac_inst|i2c:inst_i2c|cmd_r[3]       ; dac:dac_inst|i2c:inst_i2c|cstate.STOP    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.266      ;
; 1.010 ; count[18]                                ; count[20]                                ; clk          ; clk         ; 0.000        ; 0.540      ; 1.745      ;
; 1.014 ; dac:dac_inst|cstate.RD_WAIT              ; dac:dac_inst|cstate.DONE                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.282      ;
; 1.026 ; count[0]                                 ; count[1]                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; count[3]                                 ; count[4]                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; wr_data[2]                               ; wr_data[3]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; count[22]                                ; count[23]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; dac:dac_inst|i2c:inst_i2c|cstate.STOP    ; dac:dac_inst|i2c:inst_i2c|cstate.STOP    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; count[4]                                 ; count[5]                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; count[2]                                 ; count[3]                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; count[21]                                ; count[22]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; count[11]                                ; count[12]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; count[29]                                ; count[30]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; count[12]                                ; count[13]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; count[10]                                ; count[11]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; wr_data[0]                               ; wr_data[1]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; count[27]                                ; count[28]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; count[28]                                ; count[29]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; count[26]                                ; count[27]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.238 ; -50.664           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -108.396                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                ;
+--------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.238 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.189      ;
; -1.233 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.036     ; 2.184      ;
; -1.233 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.184      ;
; -1.232 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.183      ;
; -1.232 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.036     ; 2.183      ;
; -1.231 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 2.182      ;
; -1.159 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.110      ;
; -1.154 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.036     ; 2.105      ;
; -1.154 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.105      ;
; -1.153 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.104      ;
; -1.153 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.036     ; 2.104      ;
; -1.152 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 2.103      ;
; -1.119 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2]     ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.070      ;
; -1.115 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4]     ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.066      ;
; -1.114 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2]     ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.036     ; 2.065      ;
; -1.114 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2]     ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.065      ;
; -1.113 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2]     ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.064      ;
; -1.113 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2]     ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.036     ; 2.064      ;
; -1.113 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5]     ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.064      ;
; -1.112 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2]     ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 2.063      ;
; -1.110 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4]     ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.036     ; 2.061      ;
; -1.110 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4]     ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.061      ;
; -1.109 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4]     ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.060      ;
; -1.109 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4]     ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.036     ; 2.060      ;
; -1.108 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4]     ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5]     ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5]     ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.059      ;
; -1.107 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5]     ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.058      ;
; -1.107 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5]     ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.036     ; 2.058      ;
; -1.106 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5]     ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 2.057      ;
; -1.105 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.056      ;
; -1.100 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.035     ; 2.052      ;
; -1.051 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8]     ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.037     ; 2.001      ;
; -1.046 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8]     ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.996      ;
; -1.046 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8]     ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.996      ;
; -1.045 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8]     ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.995      ;
; -1.045 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8]     ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.995      ;
; -1.044 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8]     ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.994      ;
; -1.042 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.992      ;
; -1.026 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.977      ;
; -1.021 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.973      ;
; -0.986 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2]     ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.937      ;
; -0.982 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4]     ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.933      ;
; -0.981 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2]     ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.933      ;
; -0.980 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5]     ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.931      ;
; -0.977 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4]     ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.929      ;
; -0.975 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5]     ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.927      ;
; -0.963 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.913      ;
; -0.949 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1]     ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.900      ;
; -0.944 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1]     ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.895      ;
; -0.944 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1]     ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.895      ;
; -0.943 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1]     ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.894      ;
; -0.943 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1]     ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.894      ;
; -0.942 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1]     ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.893      ;
; -0.936 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6]     ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.887      ;
; -0.931 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6]     ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.882      ;
; -0.931 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6]     ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.882      ;
; -0.930 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6]     ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.881      ;
; -0.930 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6]     ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.881      ;
; -0.929 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6]     ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.880      ;
; -0.923 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[2]     ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.873      ;
; -0.919 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[4]     ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.869      ;
; -0.918 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8]     ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.868      ;
; -0.917 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[5]     ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.867      ;
; -0.913 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8]     ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.864      ;
; -0.901 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|i2c:inst_i2c|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.851      ;
; -0.899 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|i2c:inst_i2c|cstate.T_ACK ; clk          ; clk         ; 1.000        ; -0.037     ; 1.849      ;
; -0.899 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|i2c:inst_i2c|cstate.R_ACK ; clk          ; clk         ; 1.000        ; -0.037     ; 1.849      ;
; -0.889 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3]     ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.840      ;
; -0.884 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3]     ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.884 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3]     ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.883 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3]     ; dac:dac_inst|cnt_byte[1]               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3]     ; dac:dac_inst|cstate.WR_REQ             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.834      ;
; -0.882 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3]     ; dac:dac_inst|num[1]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.833      ;
; -0.855 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[8]     ; dac:dac_inst|i2c:inst_i2c|OE           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.804      ;
; -0.847 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.798      ;
; -0.846 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.797      ;
; -0.843 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.794      ;
; -0.840 ; count[1]                                 ; count[31]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.790      ;
; -0.836 ; count[1]                                 ; count[30]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.786      ;
; -0.835 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.786      ;
; -0.832 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[7]     ; dac:dac_inst|cstate.RD_WAIT            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.783      ;
; -0.826 ; count[0]                                 ; count[31]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.776      ;
; -0.822 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; dac:dac_inst|i2c:inst_i2c|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.772      ;
; -0.820 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; dac:dac_inst|i2c:inst_i2c|cstate.T_ACK ; clk          ; clk         ; 1.000        ; -0.037     ; 1.770      ;
; -0.820 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; dac:dac_inst|i2c:inst_i2c|cstate.R_ACK ; clk          ; clk         ; 1.000        ; -0.037     ; 1.770      ;
; -0.816 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1]     ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.767      ;
; -0.811 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1]     ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.763      ;
; -0.809 ; count[1]                                 ; count[17]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.759      ;
; -0.807 ; count[22]                                ; count[0]                               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.757      ;
; -0.805 ; count[28]                                ; count[0]                               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.755      ;
; -0.804 ; count[1]                                 ; count[19]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.754      ;
; -0.803 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6]     ; dac:dac_inst|cstate.WR_WAIT            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.754      ;
; -0.801 ; count[1]                                 ; count[18]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.751      ;
; -0.799 ; dac:dac_inst|i2c:inst_i2c|cstate.RD_DATA ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.751      ;
; -0.798 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[6]     ; dac:dac_inst|cnt_byte[2]               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.750      ;
; -0.797 ; dac:dac_inst|i2c:inst_i2c|cnt_num[0]     ; dac:dac_inst|cstate.DONE               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.748      ;
; -0.795 ; count[0]                                 ; count[17]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.745      ;
; -0.794 ; dac:dac_inst|i2c:inst_i2c|cstate.RD_DATA ; dac:dac_inst|cstate.RD_REQ             ; clk          ; clk         ; 1.000        ; -0.035     ; 1.746      ;
; -0.794 ; dac:dac_inst|i2c:inst_i2c|cstate.RD_DATA ; dac:dac_inst|cnt_byte[0]               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.746      ;
+--------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; dac:dac_inst|i2c:inst_i2c|sda_out        ; dac:dac_inst|i2c:inst_i2c|sda_out        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac_inst|op_wr_data[0]               ; dac:dac_inst|op_wr_data[0]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac_inst|cnt_byte[1]                 ; dac:dac_inst|cnt_byte[1]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac_inst|num[1]                      ; dac:dac_inst|num[1]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac_inst|cstate.WR_WAIT              ; dac:dac_inst|cstate.WR_WAIT              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac_inst|cstate.IDLE                 ; dac:dac_inst|cstate.IDLE                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; dac:dac_inst|i2c:inst_i2c|scl            ; dac:dac_inst|i2c:inst_i2c|scl            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dac:dac_inst|i2c:inst_i2c|cnt_num[2]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dac:dac_inst|i2c:inst_i2c|cnt_num[1]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dac:dac_inst|i2c:inst_i2c|cnt_num[3]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dac:dac_inst|cnt_byte[2]                 ; dac:dac_inst|cnt_byte[2]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dac:dac_inst|cstate.RD_WAIT              ; dac:dac_inst|cstate.RD_WAIT              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dac:dac_inst|i2c:inst_i2c|cstate.START   ; dac:dac_inst|i2c:inst_i2c|cstate.START   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dac:dac_inst|i2c:inst_i2c|cstate.RD_DATA ; dac:dac_inst|i2c:inst_i2c|cstate.RD_DATA ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; dac:dac_inst|cnt_byte[0]                 ; dac:dac_inst|cnt_byte[0]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; dac:dac_inst|wr_req_r                    ; dac:dac_inst|cstate.IDLE                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; dac:dac_inst|i2c:inst_i2c|cnt_num[0]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.208 ; wr_data[7]                               ; wr_data[7]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.232 ; dac:dac_inst|cnt_byte[2]                 ; dac:dac_inst|cmd[3]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.352      ;
; 0.262 ; dac:dac_inst|op_wr_data[2]               ; dac:dac_inst|i2c:inst_i2c|wr_data_r[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.383      ;
; 0.284 ; dac:dac_inst|i2c:inst_i2c|cnt_num[0]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.404      ;
; 0.289 ; dac:dac_inst|i2c:inst_i2c|cstate.WR_DATA ; dac:dac_inst|i2c:inst_i2c|cstate.R_ACK   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.409      ;
; 0.299 ; count[20]                                ; count[20]                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.302 ; count[15]                                ; count[15]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; count[31]                                ; count[31]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; count[13]                                ; count[13]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; count[5]                                 ; count[5]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; count[3]                                 ; count[3]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; count[29]                                ; count[29]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count[27]                                ; count[27]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count[21]                                ; count[21]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count[11]                                ; count[11]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count[7]                                 ; count[7]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count[1]                                 ; count[1]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1]     ; dac:dac_inst|i2c:inst_i2c|cnt_bit[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wr_data[1]                               ; wr_data[1]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; wr_data[2]                               ; wr_data[2]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count[25]                                ; count[25]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count[23]                                ; count[23]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count[22]                                ; count[22]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count[8]                                 ; count[8]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count[2]                                 ; count[2]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; wr_data[3]                               ; wr_data[3]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; count[30]                                ; count[30]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; count[24]                                ; count[24]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; count[12]                                ; count[12]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; count[10]                                ; count[10]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; count[4]                                 ; count[4]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; count[28]                                ; count[28]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; count[26]                                ; count[26]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.309 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3]     ; dac:dac_inst|i2c:inst_i2c|cnt_bit[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; wr_data[4]                               ; wr_data[4]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; wr_data[5]                               ; wr_data[5]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.311 ; wr_data[6]                               ; wr_data[6]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[0]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.433      ;
; 0.316 ; wr_data[0]                               ; wr_data[0]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.323 ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; dac:dac_inst|i2c:inst_i2c|cnt_bit[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.329 ; dac:dac_inst|i2c:inst_i2c|cstate.START   ; dac:dac_inst|i2c:inst_i2c|cstate.WR_DATA ; clk          ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.331 ; dac:dac_inst|cstate.WR_WAIT              ; dac:dac_inst|cstate.DONE                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.452      ;
; 0.334 ; dac:dac_inst|cnt_byte[2]                 ; dac:dac_inst|cmd[0]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.454      ;
; 0.335 ; dac:dac_inst|cstate.WR_WAIT              ; dac:dac_inst|cstate.WR_REQ               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.341 ; dac:dac_inst|i2c:inst_i2c|cnt_num[0]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.461      ;
; 0.355 ; dac:dac_inst|cnt_byte[2]                 ; dac:dac_inst|cmd[2]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.475      ;
; 0.356 ; dac:dac_inst|i2c:inst_i2c|cstate.RD_DATA ; dac:dac_inst|i2c:inst_i2c|cstate.T_ACK   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.476      ;
; 0.356 ; dac:dac_inst|cnt_byte[0]                 ; dac:dac_inst|cnt_byte[1]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.477      ;
; 0.375 ; dac:dac_inst|cmd[0]                      ; dac:dac_inst|cmd[0]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.376 ; dac:dac_inst|i2c:inst_i2c|cstate.STOP    ; dac:dac_inst|i2c:inst_i2c|cstate.IDLE    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.496      ;
; 0.382 ; count[15]                                ; count[20]                                ; clk          ; clk         ; 0.000        ; 0.238      ; 0.704      ;
; 0.386 ; dac:dac_inst|cstate.RD_REQ               ; dac:dac_inst|cstate.RD_WAIT              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.506      ;
; 0.395 ; dac:dac_inst|i2c:inst_i2c|cnt_num[1]     ; dac:dac_inst|i2c:inst_i2c|cnt_num[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.515      ;
; 0.406 ; dac:dac_inst|op_wr_data[1]               ; dac:dac_inst|i2c:inst_i2c|wr_data_r[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.527      ;
; 0.407 ; dac:dac_inst|op_wr_data[6]               ; dac:dac_inst|i2c:inst_i2c|wr_data_r[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.528      ;
; 0.425 ; dac:dac_inst|i2c:inst_i2c|cmd_r[3]       ; dac:dac_inst|i2c:inst_i2c|cstate.STOP    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.546      ;
; 0.431 ; dac:dac_inst|i2c:inst_i2c|cstate.STOP    ; dac:dac_inst|i2c:inst_i2c|cstate.STOP    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.551      ;
; 0.438 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[6]               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.560      ;
; 0.438 ; count[18]                                ; count[20]                                ; clk          ; clk         ; 0.000        ; 0.238      ; 0.760      ;
; 0.439 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[5]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.560      ;
; 0.442 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[4]               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.564      ;
; 0.443 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[7]               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.565      ;
; 0.444 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[1]               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.566      ;
; 0.445 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|op_wr_data[2]               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.567      ;
; 0.445 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|cmd[2]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.566      ;
; 0.448 ; dac:dac_inst|cstate.RD_WAIT              ; dac:dac_inst|cstate.DONE                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.449 ; count[13]                                ; count[20]                                ; clk          ; clk         ; 0.000        ; 0.238      ; 0.771      ;
; 0.452 ; count[3]                                 ; count[4]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; count[21]                                ; count[22]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; count[7]                                 ; count[8]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; count[1]                                 ; count[2]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; count[29]                                ; count[30]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; count[11]                                ; count[12]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; count[27]                                ; count[28]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; wr_data[1]                               ; wr_data[2]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; count[23]                                ; count[24]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; count[25]                                ; count[26]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; wr_data[3]                               ; wr_data[4]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.457 ; wr_data[4]                               ; wr_data[5]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.459 ; wr_data[6]                               ; wr_data[7]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; dac:dac_inst|cstate.WR_REQ               ; dac:dac_inst|cstate.WR_WAIT              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.462 ; dac:dac_inst|op_wr_data[3]               ; dac:dac_inst|op_wr_data[3]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; count[0]                                 ; count[1]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.583      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.057   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.057   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -241.898 ; 0.0   ; 0.0      ; 0.0     ; -150.213            ;
;  clk             ; -241.898 ; 0.000 ; N/A      ; N/A     ; -150.213            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; scl           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2430     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2430     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 99    ; 99   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; scl         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; scl         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Fri Oct 18 11:45:27 2024
Info: Command: quartus_sta DAC -c top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.057
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.057            -241.898 clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -150.213 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.781
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.781            -216.590 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -150.213 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.238
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.238             -50.664 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -108.396 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4763 megabytes
    Info: Processing ended: Fri Oct 18 11:45:31 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


