============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  12:42:58 pm
  Module:                 dsc_serial_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

         Instance           Cells  Cell Area  Net Area  Total Area  Wireload     
---------------------------------------------------------------------------------
dsc_serial_mul_synth          273       1039         0        1039    <none> (D) 
  TOP                         273       1039         0        1039    <none> (D) 
    stoch2bin                  94        424         0         424    <none> (D) 
      inc_add_23_27_1          18         84         0          84    <none> (D) 
    genblk1[1].genblk1.sng     91        310         0         310    <none> (D) 
      ctr                      51        222         0         222    <none> (D) 
    genblk1[0].genblk1.sng     87        302         0         302    <none> (D) 
      ctr                      47        214         0         214    <none> (D) 

 (D) = wireload is default in technology library
