<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:17:47.1747</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.08.27</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-0120069</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>로직 회로, 반도체 장치, 전자 부품, 및 전자 기기</inventionTitle><inventionTitleEng>LOGIC CIRCUIT, SEMICONDUCTOR DEVICE, ELECTRONIC COMPONENT,  AND ELECTRONIC DEVICE</inventionTitleEng><openDate>2025.09.02</openDate><openNumber>10-2025-0130774</openNumber><originalApplicationDate>2024.06.05</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-0073678</originalApplicationNumber><originalExaminationRequestDate>2025.08.27</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03K 19/0948</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03K 19/096</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03K 17/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020240073678</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 과제는 로직 회로의 구동 능력을 향상시키는 것이다. 로직 회로는, 제 1 출력 노드, 다이내믹 로직 회로, 다이오드 접속된 제 1 트랜지스터, 및 용량 소자를 갖는다. 다이내믹 로직 회로는 제 2 출력 노드, 및 복수의 제 2 트랜지스터를 갖는다. 제 1 트랜지스터 및 복수의 제 2 트랜지스터의 도전형은 n형 및 p형 중 어느 한쪽이다. 용량 소자의 한쪽의 단자는 제 1 출력 노드와, 다른 쪽의 단자는 제 2 출력 노드와 전기적으로 접속된다. 제 1 트랜지스터의 제 1 단자는 제 1 출력 노드와 전기적으로 접속되고, 제 1 트랜지스터의 제 2 단자에는 제 1 전압이 입력된다. 제 1 트랜지스터의 백게이트의 전압에 따라, 제 1 출력 노드의 전압이 변화된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 채널 형성 영역 내에 실리콘을 포함하는 제 1 트랜지스터;제 2 채널 형성 영역 내에 산화물 반도체를 포함하는 제 2 트랜지스터; 및용량 소자를 포함하고,상기 반도체 장치는: 상기 제 1 트랜지스터의 상기 제 1 채널 형성 영역 위의 제 1 절연층; 상기 제 1 절연층 위의 제 1 도전층으로서, 상기 제 1 트랜지스터의 제 1 게이트로 기능하는 상기 제 1 도전층; 상기 제 1 도전층 위의 제 2 절연층; 상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 트랜지스터의 제 1 게이트로 기능하는 영역을 포함하는 상기 제 2 도전층; 상기 제 2 도전층 위의 제 3 절연층; 상기 제 3 절연층 위의 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 층; 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 위의 제 4 절연층; 상기 제 4 절연층 위의 제 3 도전층으로서, 상기 제 2 트랜지스터의 제 2 게이트로 기능하는 영역을 포함하는 상기 제 3 도전층; 상기 제 3 도전층 위의 제 5 절연층; 상기 제 5 절연층 위의 제 4 도전층 및 제 5 도전층으로서, 상기 제 4 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층에 전기적으로 접속되는, 상기 제 4 도전층 및 상기 제 5 도전층; 상기 제 4 도전층 및 상기 제 5 도전층 위의 제 6 절연층; 및 상기 제 6 절연층 위의 제 6 도전층으로서, 상기 용량 소자의 한쪽 전극으로 기능하는 상기 제 6 도전층을 더 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,제 1 채널 형성 영역 내에 실리콘을 포함하는 제 1 트랜지스터;제 2 채널 형성 영역 내에 산화물 반도체를 포함하는 제 2 트랜지스터;제 3 채널 형성 영역 내에 실리콘을 포함하는 제 3 트랜지스터; 및용량 소자를 포함하고,상기 반도체 장치는: 상기 제 1 트랜지스터의 상기 제 1 채널 형성 영역 위의 제 1 절연층; 상기 제 1 절연층 위의 제 1 도전층으로서, 상기 제 1 트랜지스터의 제 1 게이트로 기능하는 상기 제 1 도전층; 상기 제 1 도전층 위의 제 2 절연층; 상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 트랜지스터의 제 1 게이트로 기능하는 영역을 포함하는 상기 제 2 도전층; 상기 제 2 도전층 위의 제 3 절연층; 상기 제 3 절연층 위의 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 층; 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 위의 제 4 절연층; 상기 제 4 절연층 위의 제 3 도전층으로서, 상기 제 2 트랜지스터의 제 2 게이트로 기능하는 영역을 포함하는 상기 제 3 도전층; 상기 제 3 도전층 위의 제 5 절연층; 상기 제 5 절연층의 상면과 접하는 제 4 도전층 및 제 5 도전층으로서, 상기 제 4 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층에 전기적으로 접속되는, 상기 제 4 도전층 및 상기 제 5 도전층; 상기 제 4 도전층 및 상기 제 5 도전층 위의 제 6 절연층; 및 상기 제 6 절연층 위의 제 6 도전층으로서, 상기 용량 소자의 한쪽 전극으로 기능하는 상기 제 6 도전층을 더 포함하고,제 7 도전층이 상기 제 3 채널 형성 영역 위에 제공되고,상기 제 7 도전층은 상기 제 3 트랜지스터의 제 1 게이트로 기능하고,상기 반도체 장치의 단면에서 보았을 때, 상기 제 5 도전층은 상기 제 7 도전층과 중첩되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치로서,제 1 채널 형성 영역 내에 실리콘을 포함하는 제 1 트랜지스터;제 2 채널 형성 영역 내에 산화물 반도체를 포함하는 제 2 트랜지스터;제 3 채널 형성 영역 내에 실리콘을 포함하는 제 3 트랜지스터;제 4 채널 형성 영역 내에 산화물 반도체를 포함하는 제 4 트랜지스터; 및용량 소자를 포함하고,상기 반도체 장치는: 상기 제 1 트랜지스터의 상기 제 1 채널 형성 영역 위의 제 1 절연층; 상기 제 1 절연층 위의 제 1 도전층으로서, 상기 제 1 트랜지스터의 제 1 게이트로 기능하는 상기 제 1 도전층; 상기 제 1 도전층의 상면과 접하는 제 2 절연층; 상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 트랜지스터의 제 1 게이트로 기능하는 영역을 포함하는 상기 제 2 도전층; 상기 제 2 도전층 위의 제 3 절연층; 상기 제 3 절연층 위의 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 층; 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 위의 제 4 절연층; 상기 제 4 절연층 위의 제 3 도전층으로서, 상기 제 2 트랜지스터의 제 2 게이트로 기능하는 영역을 포함하는 상기 제 3 도전층; 상기 제 3 도전층 위의 제 5 절연층; 상기 제 5 절연층의 상면과 접하는 제 4 도전층 및 제 5 도전층으로서, 상기 제 4 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 4 트랜지스터에 전기적으로 접속되는, 상기 제 4 도전층 및 상기 제 5 도전층; 상기 제 4 도전층 및 상기 제 5 도전층 위의 제 6 절연층; 및 상기 제 6 절연층 위의 제 6 도전층으로서, 상기 용량 소자의 한쪽 전극으로 기능하는 상기 제 6 도전층을 더 포함하고,제 7 도전층이 상기 제 2 절연층의 하면과 접하여 제공되고,상기 제 7 도전층은 상기 제 3 트랜지스터의 제 1 게이트로 기능하고,상기 반도체 장치의 단면에서 보았을 때, 상기 제 5 도전층은 상기 제 7 도전층과 중첩되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 반도체 장치로서,제 1 채널 형성 영역 내에 실리콘을 포함하는 제 1 트랜지스터;제 2 채널 형성 영역 내에 산화물 반도체를 포함하는 제 2 트랜지스터; 및용량 소자를 포함하고,상기 반도체 장치는: 상기 제 1 트랜지스터의 상기 제 1 채널 형성 영역 위의 제 1 절연층; 상기 제 1 절연층 위의 제 1 도전층으로서, 상기 제 1 트랜지스터의 제 1 게이트로 기능하는 상기 제 1 도전층; 상기 제 1 도전층 위의 제 2 절연층; 상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 트랜지스터의 제 1 게이트로 기능하는 영역을 포함하는 상기 제 2 도전층; 상기 제 2 도전층 위의 제 3 절연층; 상기 제 3 절연층 위의 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 층; 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 위의 제 4 절연층; 상기 제 4 절연층 위의 제 3 도전층으로서, 상기 제 2 트랜지스터의 제 2 게이트로 기능하는 영역을 포함하는 상기 제 3 도전층; 상기 제 3 도전층 위의 제 5 절연층; 상기 제 5 절연층 위의 제 4 도전층 및 제 5 도전층으로서, 상기 제 4 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층에 전기적으로 접속되는, 상기 제 4 도전층 및 상기 제 5 도전층; 상기 제 4 도전층 및 상기 제 5 도전층 위의 제 6 절연층; 및 상기 제 6 절연층 위의 제 6 도전층으로서, 상기 용량 소자의 한쪽 전극으로 기능하는 상기 제 6 도전층을 더 포함하고,상기 제 6 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층과 중첩되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 반도체 장치로서,제 1 채널 형성 영역 내에 실리콘을 포함하는 제 1 트랜지스터;제 2 채널 형성 영역 내에 산화물 반도체를 포함하는 제 2 트랜지스터;제 3 채널 형성 영역 내에 실리콘을 포함하는 제 3 트랜지스터;제 4 채널 형성 영역 내에 산화물 반도체를 포함하는 제 4 트랜지스터; 및용량 소자를 포함하고,상기 반도체 장치는: 상기 제 1 트랜지스터의 상기 제 1 채널 형성 영역 위의 제 1 절연층; 상기 제 1 절연층 위의 제 1 도전층으로서, 상기 제 1 트랜지스터의 제 1 게이트로 기능하는 상기 제 1 도전층; 상기 제 1 도전층의 상면과 접하는 제 2 절연층; 상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 트랜지스터의 제 1 게이트로 기능하는 영역을 포함하는 상기 제 2 도전층; 상기 제 2 도전층 위의 제 3 절연층; 상기 제 3 절연층 위의 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 층; 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 위의 제 4 절연층; 상기 제 4 절연층 위의 제 3 도전층으로서, 상기 제 2 트랜지스터의 제 2 게이트로 기능하는 영역을 포함하는 상기 제 3 도전층; 상기 제 3 도전층 위의 제 5 절연층; 상기 제 5 절연층의 상면과 접하는 제 4 도전층 및 제 5 도전층으로서, 상기 제 4 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 4 트랜지스터에 전기적으로 접속되는, 상기 제 4 도전층 및 상기 제 5 도전층; 상기 제 4 도전층 및 상기 제 5 도전층 위의 제 6 절연층; 및 상기 제 6 절연층 위의 제 6 도전층으로서, 상기 용량 소자의 한쪽 전극으로 기능하는 상기 제 6 도전층을 더 포함하고,제 7 도전층이 상기 제 2 절연층의 하면과 접하여 제공되고,상기 제 7 도전층은 상기 제 3 트랜지스터의 제 1 게이트로 기능하고,상기 반도체 장치의 단면에서 보았을 때, 상기 제 5 도전층은 상기 제 7 도전층과 중첩되고,상기 제 6 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역 및 상기 제 4 트랜지스터의 상기 제 4 채널 형성 영역과 중첩되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치로서,제 1 채널 형성 영역 내에 실리콘을 포함하는 제 1 트랜지스터;제 2 채널 형성 영역 내에 산화물 반도체를 포함하는 제 2 트랜지스터;제 3 채널 형성 영역 내에 실리콘을 포함하는 제 3 트랜지스터;제 4 채널 형성 영역 내에 산화물 반도체를 포함하는 제 4 트랜지스터; 및용량 소자를 포함하고,상기 반도체 장치는: 상기 제 1 트랜지스터의 상기 제 1 채널 형성 영역 위의 제 1 절연층; 상기 제 1 절연층 위의 제 1 도전층으로서, 상기 제 1 트랜지스터의 제 1 게이트로 기능하는 상기 제 1 도전층; 상기 제 1 도전층의 상면과 접하는 제 2 절연층; 상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 트랜지스터의 제 1 게이트로 기능하는 영역을 포함하는 상기 제 2 도전층; 상기 제 2 도전층 위의 제 3 절연층; 상기 제 3 절연층 위의 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 층; 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 위의 제 4 절연층; 상기 제 4 절연층 위의 제 3 도전층으로서, 상기 제 2 트랜지스터의 제 2 게이트로 기능하는 영역을 포함하는 상기 제 3 도전층; 상기 제 3 도전층 위의 제 5 절연층; 상기 제 5 절연층의 상면과 접하는 제 4 도전층 및 제 5 도전층으로서, 상기 제 4 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 4 트랜지스터에 전기적으로 접속되는, 상기 제 4 도전층 및 상기 제 5 도전층; 상기 제 4 도전층 및 상기 제 5 도전층 위의 제 6 절연층; 및 상기 제 6 절연층 위의 제 6 도전층으로서, 상기 용량 소자의 한쪽 전극으로 기능하는 상기 제 6 도전층을 더 포함하고,제 7 도전층이 상기 제 2 절연층의 하면과 접하여 제공되고,상기 제 7 도전층은 상기 제 3 트랜지스터의 제 1 게이트로 기능하고,상기 반도체 장치의 단면에서 보았을 때, 상기 제 5 도전층은 상기 제 7 도전층과 중첩되고,상기 제 6 도전층은 상기 제 1 트랜지스터의 상기 제 1 채널 형성 영역, 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역, 및 상기 제 4 트랜지스터의 상기 제 4 채널 형성 영역과 중첩되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 반도체 장치로서,제 1 채널 형성 영역 내에 실리콘을 포함하는 제 1 트랜지스터;제 2 채널 형성 영역 내에 산화물 반도체를 포함하는 제 2 트랜지스터; 및용량 소자를 포함하고,상기 반도체 장치는: 상기 제 1 트랜지스터의 상기 제 1 채널 형성 영역 위의 제 1 절연층; 상기 제 1 절연층 위의 제 1 도전층으로서, 상기 제 1 트랜지스터의 제 1 게이트로 기능하는 상기 제 1 도전층; 상기 제 1 도전층 위의 제 2 절연층; 상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 트랜지스터의 제 1 게이트로 기능하는 영역을 포함하는 상기 제 2 도전층; 상기 제 2 도전층 위의 제 3 절연층; 상기 제 3 절연층 위의 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 층; 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 위의 제 4 절연층; 상기 제 4 절연층 위의 제 3 도전층으로서, 상기 제 2 트랜지스터의 제 2 게이트로 기능하는 영역을 포함하는 상기 제 3 도전층; 상기 제 3 도전층 위의 제 5 절연층; 상기 제 5 절연층 위의 제 4 도전층 및 제 5 도전층으로서, 상기 제 4 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층에 전기적으로 접속되는, 상기 제 4 도전층 및 상기 제 5 도전층; 상기 제 4 도전층 및 상기 제 5 도전층 위의 제 6 절연층; 및 상기 제 6 절연층 위의 제 6 도전층으로서, 상기 용량 소자의 한쪽 전극으로 기능하는 상기 제 6 도전층; 상기 제 6 도전층 위의 제 7 절연층; 및 상기 제 7 절연층 위의 제 7 도전층을 더 포함하고,상기 제 7 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 6 도전층과 중첩되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 반도체 장치로서,제 1 채널 형성 영역 내에 실리콘을 포함하는 제 1 트랜지스터;제 2 채널 형성 영역 내에 산화물 반도체를 포함하는 제 2 트랜지스터;제 3 채널 형성 영역 내에 실리콘을 포함하는 제 3 트랜지스터;제 4 채널 형성 영역 내에 산화물 반도체를 포함하는 제 4 트랜지스터; 및용량 소자를 포함하고,상기 반도체 장치는: 상기 제 1 트랜지스터의 상기 제 1 채널 형성 영역 위의 제 1 절연층; 상기 제 1 절연층 위의 제 1 도전층으로서, 상기 제 1 트랜지스터의 제 1 게이트로 기능하는 상기 제 1 도전층; 상기 제 1 도전층의 상면과 접하는 제 2 절연층; 상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 트랜지스터의 제 1 게이트로 기능하는 영역을 포함하는 상기 제 2 도전층; 상기 제 2 도전층 위의 제 3 절연층; 상기 제 3 절연층 위의 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 층; 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 위의 제 4 절연층; 상기 제 4 절연층 위의 제 3 도전층으로서, 상기 제 2 트랜지스터의 제 2 게이트로 기능하는 영역을 포함하는 상기 제 3 도전층; 상기 제 3 도전층 위의 제 5 절연층; 상기 제 5 절연층의 상면과 접하는 제 4 도전층 및 제 5 도전층으로서, 상기 제 4 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 4 트랜지스터에 전기적으로 접속되는, 상기 제 4 도전층 및 상기 제 5 도전층; 상기 제 4 도전층 및 상기 제 5 도전층 위의 제 6 절연층; 및 상기 제 6 절연층 위의 제 6 도전층으로서, 상기 용량 소자의 한쪽 전극으로 기능하는 상기 제 6 도전층을 더 포함하고,제 7 도전층이 상기 제 2 절연층의 하면과 접하여 제공되고,상기 제 7 도전층은 상기 제 3 트랜지스터의 제 1 게이트로 기능하고,상기 반도체 장치의 단면에서 보았을 때, 상기 제 5 도전층은 상기 제 7 도전층과 중첩되고,제 7 절연층이 상기 제 6 도전층 위에 제공되고,제 8 도전층이 상기 제 7 절연층 위에 제공되고,상기 제 8 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 6 도전층과 중첩되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 반도체 장치로서,제 1 채널 형성 영역 내에 실리콘을 포함하는 제 1 트랜지스터;제 2 채널 형성 영역 내에 산화물 반도체를 포함하는 제 2 트랜지스터; 및용량 소자를 포함하고,상기 반도체 장치는: 상기 제 1 트랜지스터의 상기 제 1 채널 형성 영역 위의 제 1 절연층; 상기 제 1 절연층 위의 제 1 도전층으로서, 상기 제 1 트랜지스터의 제 1 게이트로 기능하는 상기 제 1 도전층; 상기 제 1 도전층 위의 제 2 절연층; 상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 트랜지스터의 제 1 게이트로 기능하는 영역을 포함하는 상기 제 2 도전층; 상기 제 2 도전층 위의 제 3 절연층; 상기 제 3 절연층 위의 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 층; 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 위의 제 4 절연층; 상기 제 4 절연층 위의 제 3 도전층으로서, 상기 제 2 트랜지스터의 제 2 게이트로 기능하는 영역을 포함하는 상기 제 3 도전층; 상기 제 3 도전층 위의 제 5 절연층; 상기 제 5 절연층 위의 제 4 도전층 및 제 5 도전층으로서, 상기 제 4 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 용량 소자의 한쪽 전극에 전기적으로 접속되는, 상기 제 4 도전층 및 상기 제 5 도전층; 상기 제 4 도전층 및 상기 제 5 도전층 위의 제 6 절연층; 및 상기 제 6 절연층 위의 제 6 도전층을 더 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 반도체 장치로서,제 1 채널 형성 영역 내에 실리콘을 포함하는 제 1 트랜지스터;제 2 채널 형성 영역 내에 산화물 반도체를 포함하는 제 2 트랜지스터;제 3 채널 형성 영역 내에 실리콘을 포함하는 제 3 트랜지스터;제 4 채널 형성 영역 내에 산화물 반도체를 포함하는 제 4 트랜지스터; 및용량 소자를 포함하고,상기 반도체 장치는: 상기 제 1 트랜지스터의 상기 제 1 채널 형성 영역 위의 제 1 절연층; 상기 제 1 절연층 위의 제 1 도전층으로서, 상기 제 1 트랜지스터의 제 1 게이트로 기능하는 상기 제 1 도전층; 상기 제 1 도전층의 상면과 접하는 제 2 절연층; 상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 트랜지스터의 제 1 게이트로 기능하는 영역을 포함하는 상기 제 2 도전층; 상기 제 2 도전층 위의 제 3 절연층; 상기 제 3 절연층 위의 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 층; 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 위의 제 4 절연층; 상기 제 4 절연층 위의 제 3 도전층으로서, 상기 제 2 트랜지스터의 제 2 게이트로 기능하는 영역을 포함하는 상기 제 3 도전층; 상기 제 3 도전층 위의 제 5 절연층; 상기 제 5 절연층의 상면과 접하는 제 4 도전층 및 제 5 도전층으로서, 상기 제 4 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층, 상기 제 4 트랜지스터, 및 상기 용량 소자의 한쪽 전극에 전기적으로 접속되는, 상기 제 4 도전층 및 상기 제 5 도전층; 상기 제 4 도전층 및 상기 제 5 도전층 위의 제 6 절연층; 및 상기 제 6 절연층 위의 제 6 도전층을 더 포함하고,제 7 도전층이 상기 제 2 절연층의 하면과 접하여 제공되고,상기 제 7 도전층은 상기 제 3 트랜지스터의 제 1 게이트로 기능하고,상기 반도체 장치의 단면에서 보았을 때, 상기 제 5 도전층은 상기 제 7 도전층과 중첩되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 반도체 장치로서,제 1 채널 형성 영역 내에 실리콘을 포함하는 제 1 트랜지스터;제 2 채널 형성 영역 내에 산화물 반도체를 포함하는 제 2 트랜지스터; 및용량 소자를 포함하고,상기 반도체 장치는: 상기 제 1 트랜지스터의 상기 제 1 채널 형성 영역 위의 제 1 절연층; 상기 제 1 절연층 위의 제 1 도전층으로서, 상기 제 1 트랜지스터의 제 1 게이트로 기능하는 상기 제 1 도전층; 상기 제 1 도전층 위의 제 2 절연층; 상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 트랜지스터의 제 1 게이트로 기능하는 영역을 포함하는 상기 제 2 도전층; 상기 제 2 도전층 위의 제 3 절연층; 상기 제 3 절연층 위의 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 층; 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 위의 제 4 절연층; 상기 제 4 절연층 위의 제 3 도전층으로서, 상기 제 2 트랜지스터의 제 2 게이트로 기능하는 영역을 포함하는 상기 제 3 도전층; 상기 제 3 도전층 위의 제 5 절연층; 상기 제 5 절연층 위의 제 4 도전층 및 제 5 도전층으로서, 상기 제 4 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층에 전기적으로 접속되는, 상기 제 4 도전층 및 상기 제 5 도전층; 상기 제 4 도전층 및 상기 제 5 도전층 위의 제 6 절연층; 상기 제 6 절연층 위의 제 6 도전층으로서, 상기 용량 소자의 한쪽 전극으로 기능하는 상기 제 6 도전층; 및 상기 제 5 도전층에 전기적으로 접속되는 제 7 도전층을 더 포함하고,상기 제 7 도전층은 상기 제 3 도전층과 동일한 도전막으로부터 형성되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 반도체 장치로서,제 1 채널 형성 영역 내에 실리콘을 포함하는 제 1 트랜지스터;제 2 채널 형성 영역 내에 산화물 반도체를 포함하는 제 2 트랜지스터; 및용량 소자를 포함하고,상기 반도체 장치는: 상기 제 1 트랜지스터의 상기 제 1 채널 형성 영역 위의 제 1 절연층; 상기 제 1 절연층 위의 제 1 도전층으로서, 상기 제 1 트랜지스터의 제 1 게이트로 기능하는 상기 제 1 도전층; 상기 제 1 도전층 위의 제 2 절연층; 상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 트랜지스터의 제 1 게이트로 기능하는 영역을 포함하는 상기 제 2 도전층; 상기 제 2 도전층 위의 제 3 절연층; 상기 제 3 절연층 위의 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 층; 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 위의 제 4 절연층; 상기 제 4 절연층 위의 제 3 도전층으로서, 상기 제 2 트랜지스터의 제 2 게이트로 기능하는 영역을 포함하는 상기 제 3 도전층; 상기 제 3 도전층의 상면 위에서 접하는 제 5 절연층; 상기 제 5 절연층 위의 제 4 도전층 및 제 5 도전층으로서, 상기 제 4 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층에 전기적으로 접속되는, 상기 제 4 도전층 및 상기 제 5 도전층; 상기 제 4 도전층 및 상기 제 5 도전층 위의 제 6 절연층; 상기 제 6 절연층 위의 제 6 도전층으로서, 상기 용량 소자의 한쪽 전극으로 기능하는 상기 제 6 도전층; 및 상기 제 5 도전층에 전기적으로 접속되는 제 7 도전층을 더 포함하고,상기 제 5 절연층은 상기 제 7 도전층의 상면 위에서 접하여 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 반도체 장치로서,제 1 채널 형성 영역 내에 실리콘을 포함하는 제 1 트랜지스터;제 2 채널 형성 영역 내에 산화물 반도체를 포함하는 제 2 트랜지스터; 및용량 소자를 포함하고,상기 반도체 장치는: 상기 제 1 트랜지스터의 상기 제 1 채널 형성 영역 위의 제 1 절연층; 상기 제 1 절연층 위의 제 1 도전층으로서, 상기 제 1 트랜지스터의 제 1 게이트로 기능하는 상기 제 1 도전층; 상기 제 1 도전층 위의 제 2 절연층; 상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 트랜지스터의 제 1 게이트로 기능하는 영역을 포함하는 상기 제 2 도전층; 상기 제 2 도전층 위의 제 3 절연층; 상기 제 3 절연층 위의 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 층; 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 위의 제 4 절연층; 상기 제 4 절연층 위의 제 3 도전층으로서, 상기 제 2 트랜지스터의 제 2 게이트로 기능하는 영역을 포함하는 상기 제 3 도전층; 상기 제 3 도전층의 상면 위에서 접하는 제 5 절연층; 상기 제 5 절연층 위의 제 4 도전층 및 제 5 도전층으로서, 상기 제 4 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층에 전기적으로 접속되는, 상기 제 4 도전층 및 상기 제 5 도전층; 상기 제 4 도전층 및 상기 제 5 도전층 위의 제 6 절연층; 상기 제 6 절연층 위의 제 6 도전층; 및 상기 제 5 도전층 및 상기 용량 소자의 한쪽 전극에 전기적으로 접속되는 제 7 도전층을 더 포함하고,상기 제 5 절연층은 상기 제 7 도전층의 상면 위에서 접하여 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 반도체 장치로서,제 1 채널 형성 영역 내에 실리콘을 포함하는 제 1 트랜지스터;제 2 채널 형성 영역 내에 산화물 반도체를 포함하는 제 2 트랜지스터; 및용량 소자를 포함하고,상기 반도체 장치는: 상기 제 1 트랜지스터의 상기 제 1 채널 형성 영역 위의 제 1 절연층; 상기 제 1 절연층 위의 제 1 도전층으로서, 상기 제 1 트랜지스터의 제 1 게이트로 기능하는 상기 제 1 도전층; 상기 제 1 도전층 위의 제 2 절연층; 상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 트랜지스터의 제 1 게이트로 기능하는 영역을 포함하는 상기 제 2 도전층; 상기 제 2 도전층의 상면 위에서 접하는 제 3 절연층; 상기 제 3 절연층 위의 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 층; 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 위의 제 4 절연층; 상기 제 4 절연층 위의 제 3 도전층으로서, 상기 제 2 트랜지스터의 제 2 게이트로 기능하는 영역을 포함하는 상기 제 3 도전층; 상기 제 3 도전층의 상면 위에서 접하는 제 5 절연층; 상기 제 5 절연층 위의 제 4 도전층 및 제 5 도전층으로서, 상기 제 4 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층 및 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전층은 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 상기 층에 전기적으로 접속되는, 상기 제 4 도전층 및 상기 제 5 도전층; 상기 제 4 도전층 및 상기 제 5 도전층 위의 제 6 절연층; 상기 제 6 절연층 위의 제 6 도전층; 및 상기 제 5 도전층 및 상기 용량 소자의 한쪽 전극에 전기적으로 접속되는 제 7 도전층; 및제 8 도전층을 더 포함하고,상기 제 5 절연층은 상기 제 7 도전층의 상면 위에서 접하여 제공되고,상기 제 3 절연층은 상기 제 8 도전층의 상면 위에서 접하여 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 반도체 장치로서,제 1 채널 형성 영역 내에 실리콘을 포함하는 제 1 트랜지스터;제 2 채널 형성 영역 내에 산화물 반도체를 포함하는 제 2 트랜지스터; 및용량 소자를 포함하고,상기 반도체 장치는: 상기 제 1 트랜지스터의 상기 제 1 채널 형성 영역 위의 제 1 절연층; 상기 제 1 절연층 위의 제 1 도전층으로서, 상기 제 1 트랜지스터의 제 1 게이트로 기능하는 상기 제 1 도전층; 상기 제 1 도전층 위의 제 2 절연층; 상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 트랜지스터의 제 1 게이트로 기능하는 영역을 포함하는 상기 제 2 도전층; 상기 제 2 도전층의 상면 위에서 접하는 제 3 절연층; 및 상기 제 3 절연층 위의 상기 제 2 트랜지스터의 상기 제 2 채널 형성 영역을 포함하는 층을 더 포함하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가...</address><code> </code><country>일본</country><engName>TAMURA, Hikaru</engName><name>다무라 히카루</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030006047</code><country>대한민국</country><engName>PARK, CHUNG-BUM</engName><name>박충범</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2015.06.30</priorityApplicationDate><priorityApplicationNumber>JP-P-2015-131810</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.08.27</receiptDate><receiptNumber>1-1-2025-0981441-75</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250120069.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930f176f371e30f347e7687f5565b71134ee0102b00a9e5aa55631392dddd2ce40a02e7ae2cab9150b740c49769eebecddf97a9bcac77b0670</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf881899b93e5ec2c3966551b9a464d3b1f3e551883e60e76b0315865ffcb80198464477af849373eeb3761e04940fcd4e562a8f36933a14a9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>