---
layout: post
title: "前沿技术分析"
date: 2022-07-17 11:20:02 +0800
description: "本文探讨了芯片设计的互连技术，包括片内、片间、板卡和机器互连，重点介绍了Chiplet、GAAFET"
keywords: "前沿技术"
categories: ['技术分析报告']
tags: ['区块链', '人工智能']
artid: "125215033"
image:
    path: https://api.vvhan.com/api/bing?rand=sj&artid=125215033
    alt: "前沿技术分析"
render_with_liquid: false
featuredImage: https://bing.ee123.net/img/rand?artid=125215033
featuredImagePreview: https://bing.ee123.net/img/rand?artid=125215033
---

<div class="blog-content-box">
 <div class="article-header-box">
  <div class="article-header">
   <div class="article-title-box">
    <h1 class="title-article" id="articleContentId">
     前沿技术分析
    </h1>
   </div>
  </div>
 </div>
 <article class="baidu_pl">
  <div class="article_content clearfix" id="article_content">
   <link href="../../assets/css/kdoc_html_views-1a98987dfd.css" rel="stylesheet"/>
   <link href="../../assets/css/ck_htmledit_views-704d5b9767.css" rel="stylesheet"/>
   <div class="markdown_views prism-atom-one-dark" id="content_views">
    <svg style="display: none;" xmlns="http://www.w3.org/2000/svg">
     <path d="M5,0 0,2.5 5,5z" id="raphael-marker-block" stroke-linecap="round" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);">
     </path>
    </svg>
    <p>
     该文记录一些本人关心的前沿技术，做一些调研摘录，欢迎各位评论指正。文章将持续更新。
    </p>
    <h2>
     <a id="_1">
     </a>
     一、半导体技术
    </h2>
    <h3>
     <a id="11__2">
     </a>
     1.1 芯片设计技术
    </h3>
    <h4>
     <a id="111__3">
     </a>
     1.1.1 芯片互连技术
    </h4>
    <p>
     芯片互联技术根据片级、板级层级结构可分为片内互连技术、片间互连技术、板卡互连技术，扩展到计算存储机器，还有机器互连技术。
     <br/>
     如图所示，可辅助理解片内片外互联的层次架构。
     <br/>
     <img alt="在这里插入图片描述" height="700" src="https://i-blog.csdnimg.cn/blog_migrate/42df1c0da5c005ceceb1b4115a794517.png#pic_center"/>
    </p>
    <h5>
     <a id="1111__8">
     </a>
     1.1.1.1 片内互连技术
    </h5>
    <p>
     片内互联应用场景可分为CPU和IO连接、CPU/GPU/FPGA连接、CPU和内存/缓存连接。随着制造和封装技术的发展，片内连接的实现层次分为了Die间连接和Die内连接。
    </p>
    <h6>
     <a id="11111_Die_10">
     </a>
     1.1.1.1.1 Die间连接
    </h6>
    <p>
     Die间连接技术实际是一种chiplet技术，详细参照本文1.1.2节。
    </p>
    <h6>
     <a id="11112_Die_13">
     </a>
     1.1.1.1.2 Die内连接
    </h6>
    <p>
     主要用于IP间互联（如总线、Crossbar、NoC等）。
    </p>
    <ol>
     <li>
      QPI
      <br/>
      2008年Intel提出的 多路CPU互联解决方案
      <br/>
      一条8GT/s的QPI的单向带宽：8GT/s
      <em>
       16bit/8=16GB/s
       <br/>
       一条9.6GT/s的QPI的单向带宽：9.6GT/s
      </em>
      16bit/8=19.2GB/s
     </li>
     <li>
      UPI
      <br/>
      Intel Icelake多路CPU互联解决方案，用于取代QPI技术，拥有更高的通信速率、效率和更低的功耗。
      <br/>
      <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/blog_migrate/05f5ccf0943415516d04af608e47d38f.png">
       <br/>
       一条10.4GT/s的UPI总线带宽为：10.4 GT/s * 16bit / 8bit = 20.8 GB/s
      </img>
     </li>
    </ol>
    <h5>
     <a id="1112__24">
     </a>
     1.1.1.2 片间互联技术
    </h5>
    <ol>
     <li>
      <p>
       PICe
       <br/>
       AMD多路CPU互联解决方案
       <br/>
       <img alt="Alt" src="https://i-blog.csdnimg.cn/blog_migrate/7bf01392ceddb62e0fc7c51cd818a30f.png"/>
      </p>
     </li>
     <li>
      <p>
       CXL技术
      </p>
     </li>
    </ol>
    <p>
     参考链接：
     <a href="https://blog.csdn.net/qq_39815222/article/details/128492613">
      CXL技术分析
     </a>
    </p>
    <ol start="3">
     <li>
      <p>
       CCIX技术
       <br/>
       该技术用于跨封装芯片间互联，打造异构封装系统，并支持完整的缓存一致性。
      </p>
     </li>
     <li>
      <p>
       RDMA技术
      </p>
     </li>
     <li>
      <p>
       OpenCAPI
       <br/>
       IBM的OpenCAPI内存接口协议
      </p>
     </li>
    </ol>
    <h5>
     <a id="1113__42">
     </a>
     1.1.1.3 板卡互连技术
    </h5>
    <p>
     现代计算设备包含了CPU、GPU、ASIC等设备，通过运用
     <strong>
      上述互连技术
     </strong>
     设计的设备可以作为计算机集群中的辅助设备，用于解决多节点服务器互联效率等问题，实现运算负载均衡。
     <br/>
     以下设备将按厂商首发的大致时间顺序介绍。
    </p>
    <ol>
     <li>
      <p>
       NVLink和NVSwitch
      </p>
     </li>
     <li>
      <p>
       SmartNIC
       <br/>
       SmartNIC卡的应用在互联网络中较为局限，该卡将IO访问从CPU中offload（卸载）出来，如下图所示：
       <br/>
       <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/blog_migrate/2022c73025bd8021157a75b276962c76.png">
        参考链接：
        <a href="https://jishuin.proginn.com/p/763bfbd604ea" rel="nofollow">
         一文读懂SmartNIC
        </a>
       </img>
      </p>
     </li>
     <li>
      <p>
       DPU
       <br/>
       最先由NVIDIA首发，此后Intel等厂商也推出了自家的DPU芯片，该芯片功能与SmartNIC卡类似，能够从CPU上卸载关键的网络、存储和安全任务，降低CPU的开销。
       <br/>
       最高带宽可达200Gb/s。
       <br/>
       参考链接：
       <br/>
       <a href="https://mp.weixin.qq.com/s/7_hfH3dzame9QVbLfVwWMg" rel="nofollow">
        从DPU看大芯片的发展趋势
       </a>
       <br/>
       <a href="https://mp.weixin.qq.com/s?__biz=MzU0MTE1OTU0NA==&amp;mid=2247484254&amp;idx=1&amp;sn=9637947d8f84beccb800caef57bce9fb&amp;chksm=fb2f7a49cc58f35f853bb9b9dcdde1c98f34fa36f6e007bd5ba09911a3abd8c429a69952ef74&amp;scene=126&amp;&amp;sessionid=1653703837#rd" rel="nofollow">
        从DPU的崛起谈谈计算体系变革（一）
       </a>
       <br/>
       <a href="https://mp.weixin.qq.com/s?__biz=MzU0MTE1OTU0NA==&amp;mid=2247484254&amp;idx=2&amp;sn=f6ef15a11f579086d9c2a1226359c237&amp;chksm=fb2f7a49cc58f35f5bc25a1de639bab3476fd1f364ff28a1b6f499a75cb34098c79500f8965e&amp;scene=126&amp;&amp;sessionid=1653703837#rd" rel="nofollow">
        从DPU的崛起谈谈计算体系变革（二）
       </a>
       <br/>
       <a href="https://mp.weixin.qq.com/s?__biz=MzU0MTE1OTU0NA==&amp;mid=2247484254&amp;idx=3&amp;sn=df196e964f3954ce6c5e882ff2933138&amp;chksm=fb2f7a49cc58f35fdf2c1aa6c2b94921a1d513cfcf1affecb69d17bd761168090ec78f5ffacd&amp;scene=126&amp;&amp;sessionid=1653704940#rd" rel="nofollow">
        从DPU的崛起谈谈计算体系变革（三）
       </a>
       <br/>
       <a href="https://mp.weixin.qq.com/s?__biz=MzU0MTE1OTU0NA==&amp;mid=2247484254&amp;idx=4&amp;sn=16d76a088463a823f3eedbd690c4e561&amp;chksm=fb2f7a49cc58f35f117f3093d3a7ab293589e6a71fc4bed6a0645db2d41ddaace297461569f2&amp;scene=126&amp;&amp;sessionid=1653704940#rd" rel="nofollow">
        从DPU的崛起谈谈计算体系变革（四）
       </a>
      </p>
     </li>
     <li>
      <p>
       IPU
       <br/>
       该芯片在2020年由Intel推出的一款数据中心基础架构处理器，能够通过网络虚拟化、存储虚拟化、网络存储管理以及安全等功能，加速网络基础设施，释放CPU核来提高应用程序性能。
       <br/>
       最高带宽可达200Gb/s。
      </p>
     </li>
     <li>
      <p>
       XPU
       <br/>
       国内技术厂商边缘智芯推出了XPU数据交换芯片，CPU处理速度已经落后设备流量（网卡）和处理能力（GPU），高速设备管理芯片（PCIe Controller）又将从CPU中分离出来，成为独立芯片XPU
       <br/>
       <img alt="XPU" src="https://i-blog.csdnimg.cn/blog_migrate/5ac4a3babcc85e78bbcffc802ce249f9.png"/>
      </p>
     </li>
    </ol>
    <p>
     参考链接：
     <a href="https://mp.weixin.qq.com/s?__biz=Mzg4MjU3MTgxMw==&amp;mid=2247483805&amp;idx=1&amp;sn=ebbfdabb5de4c478900cd5604e3abc1b&amp;chksm=cf55eed7f82267c16a613fcbe5c233d02853a02b2aab411a117ed878bf0023cd5e86a525822c&amp;scene=126&amp;&amp;sessionid=1653704867#rd" rel="nofollow">
      从系统架构角度谈谈PCIe和XPU芯片
     </a>
    </p>
    <ol start="5">
     <li>
      CIPU
      <br/>
      阿里云推出的云基础设施处理器，作为数据中心的管控芯片，其本质与IPU并没有区别，但特别强调了网络吞吐的能力，且主要搭配阿里云的飞天操作系统使用。
     </li>
    </ol>
    <h5>
     <a id="1114__78">
     </a>
     1.1.1.4 机器互连技术
    </h5>
    <h4>
     <a id="112_Chiplet_80">
     </a>
     1.1.2 Chiplet技术
    </h4>
    <p>
     chiplet技术是一种die间互连技术，可以实现多种制造节点的芯片进行互联，降低了成本，提高了芯片设计迭代速度。但该技术需要芯片设计、制造和封装多流程的配合，因此其技术本身就是一个生态体系。
    </p>
    <h5>
     <a id="1121_chiplet_83">
     </a>
     1.1.2.1 当前的chiplet技术
    </h5>
    <ol>
     <li>
      UCIe技术
      <br/>
      Universal Chiplet Interconnect express
     </li>
     <li>
      UltraFusion
      <br/>
      苹果M1 Ulrea芯片将两颗M1芯片通过UltraFusion连接在一起
     </li>
    </ol>
    <p>
     相关文章：
     <br/>
     <a href="https://zhuanlan.zhihu.com/p/564034272" rel="nofollow">
      Intel和AMD的Chiplet对比
     </a>
    </p>
    <ul>
     <li>
      chiplet技术疑问
      <br/>
      EDA工具篇：
     </li>
    </ul>
    <ol>
     <li>
      <p>
       芯片设计时如何实现die间模块的仿真？
      </p>
     </li>
     <li>
      <p>
       后端设计时如何实现die间模块间的布局布线？
      </p>
     </li>
    </ol>
    <h4>
     <a id="113__100">
     </a>
     1.1.3 前沿的电路设计
    </h4>
    <h5>
     <a id="NoC2024229_101">
     </a>
     跨时钟域的NoC中的同步器（2024年2月29号）
    </h5>
    <p>
     <a href="https://mp.weixin.qq.com/s?__biz=MzU1MzI4ODA5OA%3D%3D&amp;chksm=fbf46702cc83ee14f2eac0c3a04592f3cf2000f5b65be07e0f5321eaad2c8f633cd579cf85e5&amp;idx=1&amp;mid=2247487439&amp;scene=21&amp;sn=6b784bc76e01e4677e1211d7045cf553#wechat_redirect" rel="nofollow">
      带有同步器的NoC结构是解决FPGA高速时序收敛的关键原因吗？
     </a>
    </p>
    <h3>
     <a id="12__104">
     </a>
     1.2 芯片制造技术
    </h3>
    <h4>
     <a id="121__105">
     </a>
     1.2.1 场效应管
    </h4>
    <p>
     下图分别表示MOSFET、FinFET（鳍式场效应管）、GAAFET（环绕栅极场效应管）、MBCFET（多桥通道场效应管）的微观结构。
     <br/>
     <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/blog_migrate/6b586bd684de06841abaa511045e9d90.png">
      如图是FinFET、GAAFET、MBCFET三类的正视截面图：
      <br/>
      <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/blog_migrate/5bfbe8bf634d166e42f496fce8faa2f6.png"/>
     </img>
    </p>
    <h5>
     <a id="1211_FinFET_111">
     </a>
     1.2.1.1 FinFET
    </h5>
    <p>
     当前最先进的技术是台积电的5nm技术，栅极和电子沟道的接触面积进一步减小，栅极的控制作用进一步减弱，沟道面临漏电的风险，FinFET技术实现到5nm已是极限。
    </p>
    <h5>
     <a id="1212_GAAFET_113">
     </a>
     1.2.1.2 GAAFET
    </h5>
    <p>
     当前三星的3nm技术开发即基于GAAFET技术
    </p>
    <h3>
     <a id="13__118">
     </a>
     1.3 芯片封装技术
    </h3>
    <p>
     <a href="https://blog.csdn.net/qq_39815222/article/details/130657198">
      芯片封装技术
     </a>
    </p>
    <p>
     <a href="https://zhuanlan.zhihu.com/p/97268554" rel="nofollow">
      intel先进封装技术
     </a>
    </p>
    <h4>
     <a id="133__123">
     </a>
     1.3.3 混合封装技术
    </h4>
    <ol>
     <li>
      MCM多芯片组件技术
      <br/>
      为适应现代电子系统短，小，轻，薄和高速、高性能、高可靠性、低成本的发展方向，在PCB和SMT的基础上发展起来的集裸die、芯片、集成电路的封装与组装技术。该技术能在一个封装内容纳两个或两个以上的die。
      <br/>
      <a href="https://www.eet-china.com/mp/a158173.html" rel="nofollow">
       多芯片组件MCM（Multi-ChipModule）技术
      </a>
      <br/>
      <img alt="在这里插入图片描述" height="300" src="https://i-blog.csdnimg.cn/blog_migrate/1f38c3de6437e7eeb7b50dcbbfd48e54.png"/>
     </li>
    </ol>
    <h3>
     <a id="14__130">
     </a>
     1.4 半导体材料
    </h3>
    <h4>
     <a id="SiC_131">
     </a>
     碳化硅（SiC）
    </h4>
    <h3>
     <a id="15__133">
     </a>
     1.5 板级互联技术
    </h3>
    <h3>
     <a id="16__135">
     </a>
     1.6 芯片攻击与安全
    </h3>
    <p>
     2020 年 11 月，苹果 M1 处理器正式发布迅速引发轰动。自推出以来，还没有发生过针对 M1 芯片的严重攻击，这表明其安全系统运行总体良好，其中指针身份验证机制（Pointer Authentication Code，PAC）被称作「最后一道防线」。在目前所有基于 Arm 的定制芯片上，苹果均部署了指针身份验证，包括 M1、M1 Pro 和 M1 Max。高通、三星在内的一些芯片制造商也宣布或希望推出支持硬件级别安全功能的新型处理器。
    </p>
    <p>
     在对芯片物理攻击时，往往需要昂贵的设备，并要具备数学、物理学、微电子学、半导体学、密码学、化学等等多学科的交叉理论知识，因此其技术门槛和攻击成本都很高。
    </p>
    <h4>
     <a id="_140">
     </a>
     芯片攻击的类型
    </h4>
    <ol>
     <li>
      故障攻击
      <br/>
      故障攻击就是在设备执行加密过程中，引入一些外部因素使得加密的一些运算操作出现错误，从而泄露出跟密钥相关的信息的一种攻击。一些基本的假设：设定的攻击目标是中间状态值； 故障注入引起的中间状态值的变化；攻击者可以使用一些特定算法（故障分析）来从错误/正确密文对中获得密钥。
     </li>
    </ol>
    <h4>
     <a id="_144">
     </a>
     相关链接
    </h4>
    <p>
     <a href="https://zhuanlan.zhihu.com/p/42470435" rel="nofollow">
      片物理攻击平台 ChipWhisperer
     </a>
    </p>
    <h2>
     <a id="_147">
     </a>
     二、互联网技术
    </h2>
    <h3>
     <a id="21_Web30_148">
     </a>
     2.1 Web3.0
    </h3>
    <h4>
     <a id="web30_149">
     </a>
     什么是web3.0
    </h4>
    <p>
     2014年，以太坊联合创始人加文·伍德第一次公开提出Web3.0的概念，让用户参与的一切互联网交易、数据传输等行为，尝试消除“中间人”的概念。如图是web技术发展的进程，由此看出web技术是伴随着人们使用网络的需求的改变而改变的，随着用户在网络上的数字行为作为数据被各个互联网平台未经用户的允许记录下来并作为平台私有资产，web3.0由加密货币巨头首次提出来也无可厚非。
     <br/>
     <img alt="在这里插入图片描述" height="400" src="https://i-blog.csdnimg.cn/blog_migrate/032a46e1caff302c4267a6254fdb9359.png"/>
    </p>
    <p>
     参考链接：
     <a href="https://mp.weixin.qq.com/s/JVeDKEPOPhIrIJ3OAEma6A" rel="nofollow">
      什么是web3.0
     </a>
    </p>
    <h3>
     <a id="22__155">
     </a>
     2.2 区块链技术
    </h3>
    <p>
     2008年11月1日，中本聪发表了比特币论文《Bitcoin: A Peer-to-Peer Electronic Cash System》，奠定了比特币和区块链技术的开端，比特币本身是挖矿的奖励，将区块内的“账本”链起来的技术叫区块链技术。
    </p>
    <p>
     PoW：工作量证明
     <br/>
     PoS：权益证明
    </p>
    <p>
     区块链本质上是一个对等网络上的分布式账本数据库。通过数字加密技术和分布式共识算法，实现了在无需信任单个节点的情况下构建一个去中心化的可信任系统。
    </p>
    <p>
     创新点：基于时间戳的链式结构
    </p>
    <p>
     智能合约：由计算机处理的、可执行合约条款的交易协议，比如BTC在交易时添加一些限制，通过写脚本去控制（区块链1.0），后续发展出了提供图灵完备编程语言的区块链2.0，以及以HyperLedger Fabric为代表的区块链3.0技术。
    </p>
    <h3>
     <a id="23__168">
     </a>
     2.3 云计算
    </h3>
    <p>
     三种形式：
     <br/>
     IaaS：Infrastructure as a Service
     <br/>
     - 采用虚拟化技术，给用户提供虚拟机租用
     <br/>
     - 为用户提供存储资源
     <br/>
     - 用户可以指定操作系统，自行安装和配置软件
     <br/>
     - 虚拟机服务属于该类，例如阿里云等
     <br/>
     PaaS：Platform as a Service
     <br/>
     - 提供统一的平台、编程环境、工具来支持用户开发软件
     <br/>
     - 开发软件运行在PaaS提供商的硬件基础设施上
     <br/>
     - PaaS提供商负责管理和维护软件和硬件的运行
     <br/>
     - 容器服务属于该类，例如Facebook Developer平台、CSDN云IDE等
     <br/>
     SaaS：Software as a Service，
     <br/>
     - 将软件通过网络以服务的方式提供给用户
     <br/>
     - 无需维护和管理
     <br/>
     - 离线操作、本地缓存
     <br/>
     - 例如邮件系统、Github、网盘
     <br/>
     <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/blog_migrate/a14cfd2676ccab718e2a684c8d57b834.png"/>
    </p>
    <h4>
     <a id="Cloud_Native_187">
     </a>
     云原生（Cloud Native）
    </h4>
    <p>
     云原生是一种构建和运行应用程序的方法，是一套技术体系和方法论，是一种PssS。
    </p>
    <h5>
     <a id="Docker_189">
     </a>
     Docker
    </h5>
    <p>
     容器引擎，用来生成容器
    </p>
    <h5>
     <a id="kubernetesK8s_191">
     </a>
     kubernetes（K8s）
    </h5>
    <p>
     容器编排工具，即用来管理容器，实现快速部署，负载均衡等。
     <br/>
     直接操作Pod及以上的单元，一个Pod中有多个容器。
     <br/>
     主从架构，一个主设备（master），多个从设备（slave），主设备会有备份。
    </p>
    <ul>
     <li>
      多平台快速部署
     </li>
     <li>
      自动伸缩（Autoscaling）
     </li>
     <li>
      自愈（self-healing）
     </li>
     <li>
      方便版本切换（CI/CD）
     </li>
     <li>
      自主发现PoD，实现负载均衡
     </li>
    </ul>
    <h3>
     <a id="_202">
     </a>
     网络操作系统
    </h3>
    <p>
     网络操作系统是管理网络中的共享资源，并为连接在网络上的计算机和用户提供服务。它是网络用户与计算机网络之间的接口，不仅包含了传统单机操作系统的功能，如文件管理、内存管理、进程管理等，还额外提供了网络资源的协调管理、高效的网络通信支持、网络服务的提供以及用户友好的操作与管理界面等功能。
     <br/>
     网络操作系统的架构：
     <br/>
     <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/blog_migrate/ea7ba21b41ed1c2c7dd649f5c94c15a1.png"/>
    </p>
    <h2>
     <a id="_207">
     </a>
     三、计算机技术
    </h2>
    <p>
     计算机的存、算、感
    </p>
    <h3>
     <a id="_209">
     </a>
     算
    </h3>
    <h4>
     <a id="_210">
     </a>
     通用处理器
    </h4>
    <p>
     <a href="https://www.zhihu.com/question/20809971/answer/1678502542" rel="nofollow">
      多核之后，CPU 的发展方向是什么？ - 包云岗的回答 - 知乎
     </a>
    </p>
    <h4>
     <a id="2023925_212">
     </a>
     数据交互技术（2023年9月25日）
    </h4>
    <p>
     人工智能大模型的分布式计算，包括训练和部署，通常都在数据中心中完成。我们在数据中心数据互联中看到两个重要趋势，即
     <strong>
      常规长距离通信的进一步规模化
     </strong>
     ，以及
     <strong>
      新的短距离应用的崛起
     </strong>
     。
     <br/>
     在常规的长距离数据中心数据互联领域，目前为了满足人工智能等应用的需求，互联速度正在快速提升；与此同时，数据中心中每台服务器上对于数据互联的需求也在提升，因此单台服务器会
     <strong>
      需要更多的光数据互联模块
     </strong>
     。
    </p>
    <p>
     在人工智能时代将会崛起的另一个光互联技术将是计算集群中的中短距离光互联
    </p>
    <h4>
     <a id="2024521_218">
     </a>
     操作系统安全技术（2024年5月21日）
    </h4>
    <h2>
     <a id="_220">
     </a>
     四、人工智能技术
    </h2>
    <h3>
     <a id="_222">
     </a>
     大模型
    </h3>
    <h4>
     <a id="2024125_223">
     </a>
     大模型和芯片（2024年1月25日纪）
    </h4>
    <p>
     大模型和芯片能发生什么化学反应？咱芯片工程师要失业了？
    </p>
    <p>
     <a href="https://zhuanlan.zhihu.com/p/638569518" rel="nofollow">
      陈巍-GPT大模型攻克先进32位流水线RISC-V芯片设计难题
     </a>
     <br/>
     <a href="https://zhuanlan.zhihu.com/p/643319879" rel="nofollow">
      中科院ChipGPT
     </a>
    </p>
   </div>
   <link href="../../assets/css/markdown_views-a5d25dd831.css" rel="stylesheet"/>
   <link href="../../assets/css/style-e504d6a974.css" rel="stylesheet"/>
  </div>
 </article>
 <p alt="68747470733a2f2f62:6c6f672e6373646e2e6e65742f71715f33393831353232322f:61727469636c652f64657461696c732f313235323135303333" class_="artid" style="display:none">
 </p>
</div>


