<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë©üèæ üßëüèø‚Äçü§ù‚Äçüßëüèº üë©üèø‚Äçüíª C√≥mo funciona la computadora dentro de Hayabusa-2, que arroj√≥ una bomba sobre Ryuga. Y fotos de sus desarrolladores. üë®üèª üôãüèæ ‚úåüèæ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="El otro d√≠a, la estaci√≥n autom√°tica japonesa Hayabusa-2 arroj√≥ una bomba sobre el asteroide Ryugu . La nave espacial est√° controlada por un sistema es...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>C√≥mo funciona la computadora dentro de Hayabusa-2, que arroj√≥ una bomba sobre Ryuga. Y fotos de sus desarrolladores.</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/447324/">  El otro d√≠a, la <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">estaci√≥n autom√°tica japonesa Hayabusa-2 arroj√≥ una bomba sobre el asteroide Ryugu</a> .  La nave espacial est√° controlada por un sistema estable a la radiaci√≥n basado en un chip HR5000 (JAXA2010 / 101) con un n√∫cleo de procesador MIPS 5Kf de 64 bits.  La computadora de a bordo ejecuta el sistema operativo en tiempo real uITRON, uno de la familia RTOS est√°ndar de TRON, que apareci√≥ en Jap√≥n en la d√©cada de 1980 <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">y merece un puesto por separado</a> . <br><br>  En esta nota, describir√© brevemente lo que se incluye en el HR5000 SoC y su n√∫cleo de procesador, mostrar√© fotos de dos de los desarrolladores clave de las l√≠neas MIPS 4K y 5K, y tambi√©n contar√© c√≥mo puedes jugar en casa en el FPGA con el "descendiente de un hermano menor" de esta computadora: El kernel MIPS microAptiv UP de 32 bits, cuyo c√≥digo en el lenguaje de descripci√≥n de hardware Verilog se bas√≥ en MIPS 4KEc. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/5fa/02a/94a/5fa02a94a100a6e139fe53bfb77f4cc5.png"><br><a name="habracut"></a><br>  La agencia aeroespacial japonesa JAXA autoriz√≥ el n√∫cleo del procesador MIPS 5Kf de MIPS Technologies, una empresa estadounidense.  Esto sucedi√≥ en la d√©cada de 2000.  El grupo que desarroll√≥ este n√∫cleo ha existido en varias configuraciones durante 40 a√±os: <br><br><ol><li>  Primero, en 1978-1984, MIPS fue un proyecto en Stanford, dirigido por John Hennessey.  Tras el √©xito de este proyecto, Hennessey se convirti√≥ en el autor del libro de texto m√°s famoso sobre arquitectura de computadoras y, en alg√∫n momento, el presidente de Stanford. </li><li>  Luego, en 1984, MIPS se convirti√≥ en una empresa comercial: MIPS Computer Systems.  En el mismo a√±o, ARM tambi√©n se comercializ√≥.  En 1991, MIPS lanz√≥ el primer microprocesador de 64 bits del mundo: MIPS R4000. </li><li>  Despu√©s de eso, MIPS fue absorbido por Silicon Graphics y en la d√©cada de 1990 se us√≥ dentro de estaciones gr√°ficas donde se hicieron las primeras pel√≠culas con gr√°ficos realistas en Hollywood (Jurassic Park). </li><li>  En la d√©cada de 2000, el grupo se separ√≥ en Tecnolog√≠as MIPS y, en particular, dise√±√≥ un procesador para JAXA.  MIPS ten√≠a su sede en California; algunos de los desarrolladores de MIPS 5Kf estaban ubicados en MIPS Europe <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">en Copenhague.</a> </li><li>  En 2012, MIPS Technologies fue comprada por la compa√±√≠a brit√°nica Imagination Technologies, que se hizo famosa como desarrollador de GPU dentro del primer iPhone de Apple. </li><li>  En 2017, Apple lanz√≥ Imagination, y despu√©s de algunas perturbaciones, la tecnolog√≠a y parte del grupo MIPS se integraron en Wave Computing, una startup que desarrolla un chip para acelerar las redes neuronales. </li><li>  El chip Wave Computing es una combinaci√≥n de un grupo de procesadores MIPS I6500 de 64 bits, un multiplicador de matriz basado en una matriz sist√≥lica a la Google TPU y un procesador de procesador de datos basado en un dispositivo con una arquitectura reconfigurable de grano grueso - CGRA )  Los procesadores cl√°sicos en el cl√∫ster I6500 cargan el multiplicador de matriz y el procesador de flujo de datos, el multiplicador de matriz proporciona densidad computacional y el procesador de datos de tareas se encuentra en el medio entre los procesadores cl√°sicos y el multiplicador de matriz: es m√°s flexible que el multiplicador y m√°s productivo que la CPU cl√°sica. </li></ol><br>  As√≠ que tom√© una foto con uno de los dos desarrolladores clave de la l√≠nea MIPS 4K y 5K: Larry Hudepohl, Larry Huedepol (a la derecha con una camisa roja).  Larry comenz√≥ su carrera en Digital Equipment Corporation (DEC) como dise√±ador de procesadores para MicroVAX.  Luego, Larry trabaj√≥ para una peque√±a empresa, Cyrix, que a fines de la d√©cada de 1980 desafi√≥ a Intel e hizo un coprocesador FPU que era compatible con Intel 80387 y era un 50% m√°s r√°pido.  Luego, Larry dise√±√≥ chips MIPS en Silicon Graphics.  Cuando MIPS Technologies se separ√≥ de Silicon Graphics, Larry y Ryan Quinter lanzaron juntos el primer producto MIPS independiente, MIPS 4K, que se convirti√≥ en la columna vertebral de la l√≠nea que dominaba la electr√≥nica dom√©stica de los a√±os 2000 (reproductores de DVD, c√°maras, televisores digitales).  Luego, MIPS 5K vol√≥ al espacio: fue utilizado por la agencia espacial japonesa JAXA.  Luego, Larry, como vicepresidente de ingenier√≠a de hardware, dirigi√≥ el desarrollo de las siguientes l√≠neas, y ahora est√° trabajando en nuevas arquitecturas de acelerador Wave: <br><br><img width="800" src="https://habrastorage.org/getpro/habr/post_images/3c4/034/18a/3c403418a02c7b913f7503333ff8f467.jpg"><br><br>  Ahora de vuelta al procesador en Hayabusa-2 (en Hayabusa-1 es diferente).  Aqu√≠ hay una <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">hoja de datos para el n√∫cleo del procesador MIPS64 5Kf</a> y una <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">p√°gina con datos del sistema en un chip HR5000</a> .  Tenga en cuenta algunos puntos interesantes. <br><br>  En primer lugar, MIPS 5Kf es un procesador canalizado.  Si no est√° familiarizado con c√≥mo funciona esto, entonces la forma m√°s f√°cil de conocerse es estudiar el s√©ptimo cap√≠tulo del libro "Circuitos digitales y arquitectura de computadoras" de David M. Harris y Sarah L. Harris, cuya √∫ltima versi√≥n se puede descargar al ruso <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">aqu√≠</a> o <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">aqu√≠</a> ) .  El transportador en MIPS 5Kf es diferente del transportador MIPS cl√°sico de Harris &amp; Harris.  Aquellos de ustedes que han le√≠do X&amp;X pueden ver las diferencias y adivinar por qu√©: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/2f7/b1f/8bf/2f7b1f8bffa3a8b3486caeb42f4ebe7a.png"><br><br>  Por supuesto, MIPS 5Kf no tiene cinco etapas de canalizaci√≥n, sino seis, con una etapa de Despacho adicional.  Esta etapa es necesaria para hacer que MIPS 5Kf sea superescalar.  Puede realizar no solo operaciones una tras otra en la tuber√≠a, sino que tambi√©n puede realizar una operaci√≥n de punto flotante simult√°neamente con una operaci√≥n de enteros o con una operaci√≥n de memoria (carga o guardado).  Stage Dispatch lanza un coprocesador de coma flotante que tiene su propia tuber√≠a de siete etapas: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/508/bff/391/508bff391f1203e66c0673688e1b0d9f.png"><br><br>  Y aqu√≠ a la derecha en la foto est√° Darren Jones, Darren Jones, desarrollador de FPU en MIPS 5Kf.  La letra "f" en "5Kf" significa exactamente que tiene un punto flotante: <br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/156/d3b/e04/156d3be04866e0fb1b7dab56bb79920a.jpg"><br><br>  Aqu√≠, en esta placa, puede ver cu√°ntos ciclos requieren diferentes operaciones en la FPU y con qu√© frecuencia (frecuencia de repetici√≥n) se pueden ejecutar en la tuber√≠a.  Por ejemplo, la multiplicaci√≥n de precisi√≥n simple requiere cuatro ciclos, pero puede comenzar una nueva multiplicaci√≥n en la tuber√≠a cada ciclo.  Por lo tanto, la FPU puede procesar simult√°neamente cuatro multiplicaciones de precisi√≥n individuales en cada etapa de procesamiento.  Pero la multiplicaci√≥n de doble precisi√≥n requiere cinco ciclos, y solo puede comenzar con una pausa en el ciclo.  La compleja operaci√≥n de sacar la ra√≠z cuadrada de doble precisi√≥n requiere hasta 32 ciclos, y puede comenzar una nueva toma de la ra√≠z cuadrada solo despu√©s de 29 ciclos.  As√≠ es como se optimiza el c√°lculo de las coordenadas de la nave y sus f√≥rmulas de movimiento en el espacio exterior: <br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/458/e2f/e00/458e2fe00a0c894f6de90233ce342d44.png"><br><br>  Hayabusa-2 usa la configuraci√≥n MIPS 5Kf con instrucciones separadas de 32 kilobytes y cach√©s de datos.  Al mismo tiempo, de la <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">breve descripci√≥n de HR5000</a> no queda claro si utiliza un cach√© de cuatro canales de 8 kilobytes, o un cach√© de dos canales de 16 kilobytes.  Puede leer c√≥mo funcionan estos cach√©s tanto en X&amp;X como en <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">mi antigua presentaci√≥n sobre cach√©s</a> , as√≠ como en el √∫til libro <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Ver MIPS Run Linux 2nd Edition de Dominic Sweetman:</a> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><br><br><img src="https://habrastorage.org/getpro/habr/post_images/49b/b0f/5f2/49bb0f5f26816d0b214fbcb702f3fc23.jpg"></a> <br><br>  Hayabusa-2 tambi√©n tiene una Unidad de administraci√≥n de memoria (MMU), con un b√∫fer de traducci√≥n (TLB).  TLB es una herramienta universal para convertir r√°pidamente direcciones de virtual a f√≠sico.  TLB le permite: <br><br><ol><li><p>  Oculta la memoria del sistema operativo del c√≥digo no privilegiado. </p></li><li><p>  Proteja los programas de los usuarios entre s√≠. </p></li><li><p>  Proporcione acceso al programa a la cantidad de memoria virtual que excede la cantidad de RAM f√≠sica. </p></li><li><p>  Direcci√≥n de memoria f√≠sica m√°s grande que las direcciones virtuales est√°n disponibles. </p></li><li><p>  Coloque el programa en cualquier parte de la memoria f√≠sica. </p></li><li><p>  Permite que varias regiones de memoria se vean como una pieza secuencial. </p></li><li><p>  Le permite cargar partes del programa desde un dispositivo externo seg√∫n sea necesario. </p></li><li><p>  El TLB tambi√©n asocia varios atributos con la direcci√≥n: lectura, escritura y ejecuci√≥n, as√≠ como atributos de cach√© y coherencia. </p><br><ul><li><p>  El atributo de cach√© es necesario para mostrar al procesador d√≥nde est√° el espacio de direcciones para el siguiente nivel de cach√© y d√≥nde est√°n las resistencias de E / S que no se pueden almacenar en cach√©. </p></li><li><p>  Los atributos de coherencia son necesarios para que varios n√∫cleos de procesador trabajen juntos, cada uno con su propio cach√© de primer nivel, y juntos usan un cach√© com√∫n de segundo nivel. </p></li></ul></li><li><p>  TLB puede almacenar un indicador de que se ha registrado una p√°gina con una direcci√≥n determinada.  Esto ayuda al intercambiar, cargar y descargar p√°ginas de memoria en sistemas con menos memoria f√≠sica de la que la aplicaci√≥n necesita para abordar todas las partes de su c√≥digo y datos con direcciones virtuales. </p></li></ol><br><br>  As√≠ es como se ve la traducci√≥n de una direcci√≥n virtual de 64 bits a una direcci√≥n f√≠sica de 36 bits en MIPS 5Kf.  ¬øPor qu√© en Hayabusa-2 un procesador de 64 bits con direcciones f√≠sicas de 36 bits?  Sospecho que Hayabusa-2 toma fotograf√≠as y debe procesar im√°genes, lo que requiere mucha memoria.  Quiz√°s para algunos algoritmos, la aritm√©tica de 64 bits y los intercambios de cach√© de 64 bits (o los intercambios de memoria no almacenable en cach√© de 64 bits) mejoran algo, y resulta ser √∫til en el espacio.  Pero no estoy seguro, probablemente deba preguntarle a <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" class="user_link">Zelenyikot</a> y a la <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" class="user_link">amartolog√≠a</a> , que saben m√°s sobre el espacio que yo. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/1f4/b5e/54e/1f4b5e54e0f42636b906fe5d4f851682.png"><br><br>  Puede leer sobre TLB en X&amp;X y Ver MIPS Run, pero hay un matiz: ambos libros describen c√≥mo se ve TLB desde el punto de vista de un programador.  Pero desde el punto de vista del desarrollador de hardware, los dise√±adores del procesador est√°n enga√±ando al programador mostr√°ndole el TLB como una tabla de traducci√≥n asociativa, a pesar del hecho de que en realidad hay tres tablas dentro del TL: hay tres instrucciones micro-TLB, datos micro-TLB y un com√∫n (TLB conjunto).  Primero, el dispositivo de administraci√≥n de memoria busca ITLB y DTLB, y solo si no lo encuentra, lo toma de JTLB.  Esto le cuesta al procesador 2 ciclos adicionales.  Tambi√©n vea <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">mi antigua presentaci√≥n sobre TLB</a> : <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f00/7eb/578/f007eb578f4887c7cf8f890444d61684.png"><br><br>  La interfaz entre los cach√©s de primer nivel y el controlador de memoria en MIPS 5Kf en Hayabusa-2 se llama EB (pronunciado IB).  Esto es la abreviatura de bus externo.  Es similar a AHB y AXI, y le permite explotar, volcar desde el cach√© o llenar el cach√© de la memoria en una l√≠nea completa, utilizando transferencias en bucles secuenciales. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f3d/013/feb/f3d013feb5e2960574d69d66fa610a7a.png"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/e87/867/c8b/e87867c8bdc823d7f4551bdfbf431eae.png"><br><br>  Fuera del n√∫cleo del procesador, el HR5000 tiene un controlador de interrupci√≥n, un m√≥dulo UART, un controlador de acceso directo a memoria, temporizadores y un controlador PCI: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/172/8c3/b43/1728c3b431ac6ddb63bcbc7f38bf847b.png"><br><br>  Para trabajar en el espacio, el chip debe protegerse de la radiaci√≥n.  No soy especialista en protecci√≥n radiol√≥gica, para esto hay una <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" class="user_link">tecnolog√≠a</a> en Habr√©, pero s√© que dicha protecci√≥n se puede hacer tanto a nivel de tecnolog√≠a de producci√≥n f√≠sica como a nivel de varias comprobaciones de ECC, e incluso a nivel de arquitectura, con triplicaci√≥n, etc.  Los creadores del sistema de cristal HR5000 decidieron usar la ruta RTL2GDSII habitual adoptada en aplicaciones comerciales, s√≠ntesis de un gr√°fico a partir de elementos l√≥gicos del c√≥digo en el lenguaje de descripci√≥n de hardware Verilog.  Sin embargo, despu√©s de recibir dicho gr√°fico (netlist), lo modifican utilizando una biblioteca especial de primitivas dureza por dise√±o (HBD) (nunca lo us√≥, por lo que cualquier aclaraci√≥n en los comentarios es bienvenida): <br><br><img src="https://habrastorage.org/getpro/habr/post_images/142/c66/1f0/142c661f0bfe8b1237c9e33a968887f8.png"><br><br>  Dado que MIPS 5Kf est√° escrito en Verilog, se puede convertir no solo en una lista de red, y no solo en una m√°scara para fabricar un chip en una f√°brica, sino tambi√©n en una configuraci√≥n FPGA.  Desafortunadamente, las fuentes de MIPS 5Kf no est√°n en el dominio p√∫blico, pero en el dominio p√∫blico est√°n el c√≥digo fuente de un descendiente de su "hermano menor", un procesador MIPS 4K de 32 bits.  Este "descendiente" se llama MIPS microAptiv UP, y su configuraci√≥n b√°sica est√° incluida en el paquete MIPSfpga.  El c√≥digo MIPS 4K / 4KEc / microAptiv UP / M5150 (todas estas son versiones progresivas de la l√≠nea) tambi√©n fue escrito por Larry, Ryan y Darren. <br><br>  Puede jugar con la tuber√≠a, cach√©s, dispositivo de administraci√≥n de memoria e interrupciones del n√∫cleo MIPS microAptiv UP, ejecutarlo en un simulador o placa con FPGA / FPGA.  Para hacer esto, simplemente descargue el <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">paquete de inicio de FPGA MIPS Open ‚Ñ¢</a> , junto con los <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">laboratorios de FPGA de MIPS Open ‚Ñ¢</a> y (¬°esto es importante!) <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Complem√©ntelo</a> con <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">MIPSfpga +</a> .  En este √∫ltimo hay <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">laboratorios sobre la tuber√≠a, el cach√© y el dispositivo de administraci√≥n de memoria</a> . <br><br>  Puede sintetizar y ejecutar el procesador MIPS microAptiv UP en una placa econ√≥mica por $ 85 (precio acad√©mico $ 55): <br><br><img src="https://habrastorage.org/getpro/habr/post_images/a20/82b/988/a2082b988e8b633dac41bbc31659326d.jpg"><br><br>  Para trabajar con el paquete MIPSfpga / MIPSfpga +, necesita conocer el lenguaje de descripci√≥n de hardware Verilog, los principios de dise√±o en el nivel de transferencia de registro y la capacidad de escribir en el ensamblador MIPS. <br><br>  El ensamblador MIPS es el m√°s f√°cil de aprender.  Para hacer esto, puede <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">descargar el simulador MARS (MIPS Assembler y Runtime Simulator)</a> .  Puede aprender a usarlo en 5 minutos, de hecho, tiene tres botones: ensamblar, ejecutar, ejecutar paso a paso: <br><br><img width="800" src="https://habrastorage.org/getpro/habr/post_images/159/348/2f7/1593482f7897e6462c5b6ebe7455b3cd.png"><br><br>  Luego puede pasar el d√≠a practicando la escritura en lenguaje ensamblador para los libros <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Harris y Harris</a> y <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">See MIPS Run Linux</a> . <br><br>  Si no sabe nada sobre el desarrollo de circuitos digitales en general y en el lenguaje para describir equipos en particular, puede comenzar con el curso en l√≠nea de Rosnanov para escolares, en tres partes: <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">"Del transistor al microcircuito"</a> , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">"El lado l√≥gico del circuito digital"</a> , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">"El lado f√≠sico circuitos digitales "</a> ).  Luego puede estudiar Verilog en X&amp;X y comprender que hay un procesador en el procesador simplificado <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">schoolMIPS</a> . <br><br>  Si est√° interesado en este tema y desea participar en el trabajo sobre <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">MIPS Open</a> (dentro del marco del cual se abri√≥ el n√∫cleo MIPS microAptiv UP), escriba los comentarios.  Rosnanovtsy tambi√©n realizar√° un <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">seminario para escolares sobre dise√±o digital del 17 al 19 de abril</a> , que incluir√°, entre otras cosas, este procesador espacial.  Hayabusa-2 bombarde√≥ a Ryuga no en vano: esta es tambi√©n una ocasi√≥n para que los escolares y estudiantes rusos descubran qu√© hay dentro de ella. </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/447324/">https://habr.com/ru/post/447324/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../447308/index.html">Dise√±o instant√°neo</a></li>
<li><a href="../447310/index.html">C√≥mo pasamos del desarrollo web al desarrollo de juegos</a></li>
<li><a href="../447314/index.html">Lo que entend√≠ sobre construir un negocio despu√©s de trabajar durante siete a√±os en Airbnb</a></li>
<li><a href="../447318/index.html">Gadgets de un mercado de pulgas: por qu√© comprar una laptop Packard Bell de 20 a√±os por 10 euros</a></li>
<li><a href="../447322/index.html">Principios para construir una API REST JSON</a></li>
<li><a href="../447326/index.html">Fractales en n√∫meros irracionales. Parte 2</a></li>
<li><a href="../447328/index.html">Habro suicidio. El dolor de planificar en 1C</a></li>
<li><a href="../447330/index.html">Era de noche, no hab√≠a nada que hacer o c√≥mo instalar Gentoo sin un teclado</a></li>
<li><a href="../447334/index.html">Un ejemplo de una estrategia de contenido para promocionar una tienda de piezas de armas en l√≠nea</a></li>
<li><a href="../447336/index.html">Monitoreo de los recursos del cl√∫ster de Kubernetes</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>