
--******************************************************--
--        PONTIFICIA UNIVERSIDAD JAVERIANA              --
--                Disegno Digital                       --
--          Seccion de Tecnicas Digitales               --
-- 													              --
-- Titulo :                                             --
-- Fecha  :  	D:XX M:XX Y:2019                         --
--******************************************************--

LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
LIBRARY ALTERA;
USE ALTERA.altera_primitives_components.all;

--******************************************************--
-- Comentarios:
-- 
-- 
--******************************************************--

ENTITY RomTest IS
	
	PORT	 (
				Start   : IN  STD_LOGIC;
				Clk     : IN  STD_LOGIC;
				Address : IN  STD_LOGIC_VECTOR(11 DOWNTO 0);
				Data    : OUT STD_LOGIC_VECTOR( 7 DOWNTO 0)
			 );
	
END ENTITY RomTest;

ARCHITECTURE RomTestArch OF RomTest IS

BEGIN

--******************************************************--
-- 
-- 
-- 
--******************************************************--

X1: ENTITY WORK.Memory
PORT MAP	  (Address => Address,
				Clock   => Clk,
				Rden    => Start,
				Q       => Data
			  );

--******************************************************--
-- 
-- Summon This Block:
-- 
--******************************************************--
--BlockN: ENTITY WORK.RomTest 
--PORT MAP	  (Start   => SLV,
--				Clk     => SLV,
--				Address => SLV,
--				Data    => SLV
--			  );
--******************************************************--

END RomTestArch;