# DEBUG UNIT
El m√≥dulo debug_unit.v es una unidad de depuraci√≥n (debug) que act√∫a como interfaz entre un sistema de procesamiento (pipeline) y una UART, permitiendo controlar y monitorear el sistema durante su ejecuci√≥n.

## üîπ Prop√≥sito General
Este m√≥dulo permite:
- Cargar instrucciones en la memoria de instrucciones (IM) v√≠a UART
- Controlar la ejecuci√≥n del pipeline (ejecuci√≥n paso a paso, continua, etc.)
- Leer y enviar datos del sistema (PC, memoria de datos, banco de registros) para depuraci√≥n

## üîπ Par√°metros Principales
    NB_STATE    = 10,      // Bits para estados FSM
    NB_DATA     = 8,       // Ancho de datos (bytes)
    NB_ADDR     = 32,      // Ancho de direcciones
    NB_ADDR_RB  = 5,       // Bits para direccionar banco de registros (2^5=32 registros)
    NB_BYTE_CTR = 2,       // Contador de bytes (4 bytes por palabra)
    NB_ADDR_DM  = 5,       // Bits para direccionar memoria de datos
    DM_DEPTH    = 32,      // Profundidad memoria de datos
    RB_DEPTH    = 32,      // N√∫mero de registros
    NB_PC_CTR   = 2;       // Contador para bytes del PC

## üîπ Interfaces Principales
### Entradas:
- Control: i_clock, i_reset, i_halt (se√±al de parada del pipeline)
- UART: i_rx_done, i_tx_done, i_rx_data (comunicaci√≥n serial)
- Datos del sistema: i_pc_value, i_mem_data, i_bank_reg_data

### Salidas:
- Control de memoria: enables y se√±ales de lectura/escritura para IM y DM
- Control de banco de registros: enables y direcciones
- UART: o_tx_data, o_tx_start para transmisi√≥n
- Control general: o_pipeline_enable, o_state (estado actual)

# üîπ M√°quina de Estados Finitos
La unidad implementa una maquina finita con los siguientes estados (definidos en parameters.vh):

**INITIAL**: Estado inicial, espera comandos por UART

**WRITE_IM**: Escribe instrucciones en la memoria de instrucciones

**READY**: Sistema listo para ejecuci√≥n

**START**: Ejecuci√≥n continua del pipeline

**STEP_BY_STEP**: Modo paso a paso

**SEND_PC**: Env√≠a valor del PC por UART

**READ_BR/SEND_BR**: Lee y env√≠a valores del banco de registros

**READ_MEM/SEND_MEM**: Lee y env√≠a valores de la memoria de datos

## üîπ Funcionamiento Detallado
1. Escritura de Instrucciones (WRITE_IM)
    
    a.   Cuando se recibe el comando CMD_WRITE_IM por UART:
        i.   Habilita escritura en IM (im_write_enable = 1)
        ii.   Usa im_count como direcci√≥n y i_rx_data como dato
        iii.   Despu√©s de escribir 254 instrucciones, vuelve a READY

2. Control de Ejecuci√≥n
    
    a.  Ejecuci√≥n continua (START):
        i.  Habilita todos los m√≥dulos (IM, DM, banco de registros, PC)
        ii.  Permite que el pipeline ejecute hasta i_halt

    b.  Paso a paso (STEP_BY_STEP):
        i.  Espera comando CMD_STEP para ejecutar una instrucci√≥n
        ii. Despu√©s de cada paso, env√≠a estado actual (SEND_PC, SEND_MEM, SEND_BR)

3. Env√≠o de Datos para Depuraci√≥n
    
    a. PC (SEND_PC):
        i.  Env√≠a los 4 bytes del PC secuencialmente por UART
        ii. Usa count_pc para seleccionar qu√© byte enviar

    b.  Memoria de Datos (READ_MEM/SEND_MEM):
        i.  Lee toda la memoria (32 palabras) y env√≠a cada byte
        ii. count_mem_data_tx_done es la direcci√≥n, count_mem_byte selecciona el byte

    c.  Banco de Registros (READ_BR/SEND_BR):
        i.  Similar a memoria, pero para los 32 registros

## üîπ Registros y Controles Internos
-   Registros de estado: state, prev_state (guarda estado anterior)
-   Contadores:
    1.  im_count: Direcci√≥n para escribir en IM
    2.  count_mem_data_tx_done: Direcci√≥n memoria de datos
    3.  count_bank_reg_tx_done: Direcci√≥n banco de registros
    4.  count_pc, count_mem_byte, count_bank_reg_byte: Para seleccionar bytes

## üîπ Flujo de Datos
**Recepci√≥n UART ‚Üí** i_rx_done activa transiciones de estado

**Procesamiento ‚Üí** Seg√∫n estado actual y comandos recibidos

**Transmisi√≥n UART ‚Üí** tx_start inicia env√≠o de datos depurados

## üîπ Consideraciones de Dise√±o
- **Sincronizaci√≥n**: Todos los cambios ocurren en flanco negativo de reloj (negedge i_clock)
- **Reset**: Limpia todos los registros y contadores
- **Modo Debug**: Cuando se est√° enviando datos (SEND_*), deshabilita el pipeline