kazura.models
====

models以下では、System Verilogで言ったところのinterfaceを定義されている。