Fitter report for procesador_2
Mon Apr 04 19:54:26 2022
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Apr 04 19:54:26 2022      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; procesador_2                               ;
; Top-level Entity Name              ; procesador_2                               ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 611 / 15,408 ( 4 % )                       ;
;     Total combinational functions  ; 479 / 15,408 ( 3 % )                       ;
;     Dedicated logic registers      ; 381 / 15,408 ( 2 % )                       ;
; Total registers                    ; 381                                        ;
; Total pins                         ; 10 / 347 ( 3 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; sck_dac  ; Missing drive strength and slew rate ;
; cs_dac   ; Missing drive strength and slew rate ;
; sck_adc  ; Missing drive strength and slew rate ;
; cs_adc   ; Missing drive strength and slew rate ;
; eop      ; Missing drive strength and slew rate ;
; sdo      ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 896 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 896 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 884     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/roirt/Desktop/Version2/P6_2/output_files/procesador_2.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 611 / 15,408 ( 4 % ) ;
;     -- Combinational with no register       ; 230                  ;
;     -- Register only                        ; 132                  ;
;     -- Combinational with a register        ; 249                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 41                   ;
;     -- 3 input functions                    ; 353                  ;
;     -- <=2 input functions                  ; 85                   ;
;     -- Register only                        ; 132                  ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 123                  ;
;     -- arithmetic mode                      ; 356                  ;
;                                             ;                      ;
; Total registers*                            ; 381 / 17,068 ( 2 % ) ;
;     -- Dedicated logic registers            ; 381 / 15,408 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )    ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 50 / 963 ( 5 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 10 / 347 ( 3 % )     ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 4                    ;
; M9Ks                                        ; 0 / 56 ( 0 % )       ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ;
; PLLs                                        ; 1 / 4 ( 25 % )       ;
; Global clocks                               ; 4 / 20 ( 20 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 6% / 7% / 4%         ;
; Maximum fan-out                             ; 355                  ;
; Highest non-global fan-out                  ; 355                  ;
; Total fan-out                               ; 2658                 ;
; Average fan-out                             ; 2.59                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 611 / 15408 ( 4 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 230                 ; 0                              ;
;     -- Register only                        ; 132                 ; 0                              ;
;     -- Combinational with a register        ; 249                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 41                  ; 0                              ;
;     -- 3 input functions                    ; 353                 ; 0                              ;
;     -- <=2 input functions                  ; 85                  ; 0                              ;
;     -- Register only                        ; 132                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 123                 ; 0                              ;
;     -- arithmetic mode                      ; 356                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 381                 ; 0                              ;
;     -- Dedicated logic registers            ; 381 / 15408 ( 2 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 50 / 963 ( 5 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 10                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )     ; 1 / 24 ( 4 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 22                  ; 2                              ;
;     -- Registered Input Connections         ; 21                  ; 0                              ;
;     -- Output Connections                   ; 2                   ; 22                             ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2651                ; 31                             ;
;     -- Registered Connections               ; 879                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 24                             ;
;     -- hard_block:auto_generated_inst       ; 24                  ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 4                   ; 2                              ;
;     -- Output Ports                         ; 6                   ; 1                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk   ; G21   ; 6        ; 41           ; 15           ; 0            ; 17                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; en    ; J6    ; 1        ; 0            ; 24           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset ; F1    ; 1        ; 0            ; 23           ; 0            ; 355                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sdi   ; V7    ; 3        ; 7            ; 0            ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; cs_adc  ; U15   ; 4        ; 39           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cs_dac  ; AA16  ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eop     ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sck_adc ; R16   ; 4        ; 37           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sck_dac ; AB16  ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdo     ; AA15  ; 4        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 7 / 33 ( 21 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 1 / 46 ( 2 % )  ; 2.5V          ; --           ;
; 4        ; 5 / 41 ( 12 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 47 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; sdo                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; cs_dac                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; sck_dac                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; eop                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; en                                                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; sck_adc                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; cs_adc                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; sdi                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                         ;
+-------------------------------+-------------------------------------------------------------------------------------+
; Name                          ; spi_adc:cp1|clkout:clkadc|altpll:altpll_component|clkout_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------------+
; SDC pin name                  ; cp1|clkadc|altpll_component|auto_generated|pll1                                     ;
; PLL mode                      ; Normal                                                                              ;
; Compensate clock              ; clock0                                                                              ;
; Compensated input/output pins ; --                                                                                  ;
; Switchover type               ; --                                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                                            ;
; Input frequency 1             ; --                                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                                            ;
; Nominal VCO frequency         ; 500.0 MHz                                                                           ;
; VCO post scale K counter      ; 2                                                                                   ;
; VCO frequency control         ; Auto                                                                                ;
; VCO phase shift step          ; 250 ps                                                                              ;
; VCO multiply                  ; --                                                                                  ;
; VCO divide                    ; --                                                                                  ;
; Freq min lock                 ; 30.0 MHz                                                                            ;
; Freq max lock                 ; 65.02 MHz                                                                           ;
; M VCO Tap                     ; 0                                                                                   ;
; M Initial                     ; 1                                                                                   ;
; M value                       ; 10                                                                                  ;
; N value                       ; 1                                                                                   ;
; Charge pump current           ; setting 1                                                                           ;
; Loop filter resistance        ; setting 27                                                                          ;
; Loop filter capacitance       ; setting 0                                                                           ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                ;
; Bandwidth type                ; Medium                                                                              ;
; Real time reconfigurable      ; Off                                                                                 ;
; Scan chain MIF file           ; --                                                                                  ;
; Preserve PLL counter order    ; Off                                                                                 ;
; PLL location                  ; PLL_2                                                                               ;
; Inclk0 signal                 ; clk                                                                                 ;
; Inclk1 signal                 ; --                                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                                       ;
; Inclk1 signal type            ; --                                                                                  ;
+-------------------------------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------------+
; Name                                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                           ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------------+
; spi_adc:cp1|clkout:clkadc|altpll:altpll_component|clkout_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 50  ; 1.0 MHz          ; 0 (0 ps)    ; 0.09 (250 ps)    ; 50/50      ; C0      ; 500           ; 250/250 Even ; --            ; 1       ; 0       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                          ; Library Name ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+--------------+
; |procesador_2                              ; 611 (0)     ; 381 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 10   ; 0            ; 230 (0)      ; 132 (0)           ; 249 (0)          ; |procesador_2                                                                                ;              ;
;    |divisor_reloj:cp2|                     ; 27 (27)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 12 (12)          ; |procesador_2|divisor_reloj:cp2                                                              ;              ;
;    |filtro_media_movil:cp4|                ; 514 (514)   ; 320 (320)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (185)    ; 130 (130)         ; 199 (199)        ; |procesador_2|filtro_media_movil:cp4                                                         ;              ;
;    |spi_adc:cp1|                           ; 43 (43)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 21 (21)          ; |procesador_2|spi_adc:cp1                                                                    ;              ;
;       |clkout:clkadc|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |procesador_2|spi_adc:cp1|clkout:clkadc                                                      ;              ;
;          |altpll:altpll_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |procesador_2|spi_adc:cp1|clkout:clkadc|altpll:altpll_component                              ;              ;
;             |clkout_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |procesador_2|spi_adc:cp1|clkout:clkadc|altpll:altpll_component|clkout_altpll:auto_generated ;              ;
;    |spi_dac:cp3|                           ; 37 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 2 (0)             ; 27 (0)           ; |procesador_2|spi_dac:cp3                                                                    ;              ;
;       |contador:cp4|                       ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |procesador_2|spi_dac:cp3|contador:cp4                                                       ;              ;
;       |divisor_reloj:cp2|                  ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |procesador_2|spi_dac:cp3|divisor_reloj:cp2                                                  ;              ;
;       |impulso_ini:cp3|                    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |procesador_2|spi_dac:cp3|impulso_ini:cp3                                                    ;              ;
;       |reg_des:cp1|                        ; 15 (15)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; |procesador_2|spi_dac:cp3|reg_des:cp1                                                        ;              ;
;       |uc_spi_out:cp5|                     ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |procesador_2|spi_dac:cp3|uc_spi_out:cp5                                                     ;              ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; sck_dac ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cs_dac  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sck_adc ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cs_adc  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eop     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdo     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; en      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdi     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                           ;
+--------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                        ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                        ;                   ;         ;
; reset                                                                                      ;                   ;         ;
;      - spi_dac:cp3|reg_des:cp1|Q[15]                                                       ; 1                 ; 6       ;
;      - spi_dac:cp3|divisor_reloj:cp2|clkout                                                ; 1                 ; 6       ;
;      - spi_dac:cp3|divisor_reloj:cp2|contador[2]                                           ; 1                 ; 6       ;
;      - spi_dac:cp3|divisor_reloj:cp2|contador[1]                                           ; 1                 ; 6       ;
;      - spi_dac:cp3|uc_spi_out:cp5|est.e0                                                   ; 1                 ; 6       ;
;      - spi_dac:cp3|uc_spi_out:cp5|est.e2                                                   ; 1                 ; 6       ;
;      - spi_adc:cp1|\datoin:scint                                                           ; 1                 ; 6       ;
;      - spi_dac:cp3|reg_des:cp1|Q[2]                                                        ; 1                 ; 6       ;
;      - spi_adc:cp1|\datoin:indice[0]                                                       ; 1                 ; 6       ;
;      - spi_dac:cp3|divisor_reloj:cp2|contador[0]                                           ; 1                 ; 6       ;
;      - spi_dac:cp3|uc_spi_out:cp5|est.e1                                                   ; 1                 ; 6       ;
;      - spi_dac:cp3|impulso_ini:cp3|estado.e1                                               ; 1                 ; 6       ;
;      - spi_adc:cp1|sc_prev                                                                 ; 1                 ; 6       ;
;      - spi_dac:cp3|reg_des:cp1|Q[14]                                                       ; 1                 ; 6       ;
;      - spi_dac:cp3|impulso_ini:cp3|estado.e0                                               ; 1                 ; 6       ;
;      - spi_adc:cp1|\datoin:indice[3]                                                       ; 1                 ; 6       ;
;      - spi_adc:cp1|\datoin:indice[1]                                                       ; 1                 ; 6       ;
;      - spi_adc:cp1|\datoin:indice[2]                                                       ; 1                 ; 6       ;
;      - spi_dac:cp3|reg_des:cp1|Q[13]                                                       ; 1                 ; 6       ;
;      - spi_adc:cp1|\datoin:altaimp[1]                                                      ; 1                 ; 6       ;
;      - spi_adc:cp1|\datoin:altaimp[0]                                                      ; 1                 ; 6       ;
;      - spi_adc:cp1|\datoin:altaimp[2]                                                      ; 1                 ; 6       ;
;      - spi_adc:cp1|\datoin:altaimp[3]                                                      ; 1                 ; 6       ;
;      - spi_dac:cp3|reg_des:cp1|Q[12]                                                       ; 1                 ; 6       ;
;      - spi_dac:cp3|reg_des:cp1|Q[11]                                                       ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[1][9]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[0][9]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[1][8]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[0][8]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[1][7]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[0][7]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[1][6]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[0][6]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[1][5]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[0][5]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[1][4]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[0][4]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[1][3]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[0][3]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[1][2]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[0][2]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[1][1]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[0][1]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[1][0]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[0][0]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[3][9]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[2][9]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[3][8]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[2][8]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[3][7]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[2][7]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[3][6]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[2][6]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[3][5]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[2][5]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[3][4]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[2][4]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[3][3]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[2][3]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[3][2]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[2][2]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[3][1]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[2][1]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[3][0]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[2][0]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[4][9]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[4][8]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[4][7]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[4][6]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[4][5]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[4][4]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[4][3]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[4][2]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[4][1]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[4][0]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[7][9]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[6][9]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[7][8]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[6][8]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[7][7]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[6][7]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[7][6]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[6][6]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[7][5]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[6][5]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[7][4]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[6][4]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[7][3]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[6][3]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[7][2]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[6][2]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[7][1]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[6][1]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[7][0]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[6][0]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[5][9]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[5][8]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[5][7]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[5][6]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[5][5]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[5][4]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[5][3]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[5][2]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[5][1]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[5][0]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[9][9]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[8][9]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[9][8]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[8][8]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[9][7]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[8][7]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[9][6]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[8][6]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[9][5]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[8][5]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[9][4]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[8][4]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[9][3]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[8][3]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[9][2]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[8][2]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[9][1]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[8][1]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[9][0]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[8][0]                                                   ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[13][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[12][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[13][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[12][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[13][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[12][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[13][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[12][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[13][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[12][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[13][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[12][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[13][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[12][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[13][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[12][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[13][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[12][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[13][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[12][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[11][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[10][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[11][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[10][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[11][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[10][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[11][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[10][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[11][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[10][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[11][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[10][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[11][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[10][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[11][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[10][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[11][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[10][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[11][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[10][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[15][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[14][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[15][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[14][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[15][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[14][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[15][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[14][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[15][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[14][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[15][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[14][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[15][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[14][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[15][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[14][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[15][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[14][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[15][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[14][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[17][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[16][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[17][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[16][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[17][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[16][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[17][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[16][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[17][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[16][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[17][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[16][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[17][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[16][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[17][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[16][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[17][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[16][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[17][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[16][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[29][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[28][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[29][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[28][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[29][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[28][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[29][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[28][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[29][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[28][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[29][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[28][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[29][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[28][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[29][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[28][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[29][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[28][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[29][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[28][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[27][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[26][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[27][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[26][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[27][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[26][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[27][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[26][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[27][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[26][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[27][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[26][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[27][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[26][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[27][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[26][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[27][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[26][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[27][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[26][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[31][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[30][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[31][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[30][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[31][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[30][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[31][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[30][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[31][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[30][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[31][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[30][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[31][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[30][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[31][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[30][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[31][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[30][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[31][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[30][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[25][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[24][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[25][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[24][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[25][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[24][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[25][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[24][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[25][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[24][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[25][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[24][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[25][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[24][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[25][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[24][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[25][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[24][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[25][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[24][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[23][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[22][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[23][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[22][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[23][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[22][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[23][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[22][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[23][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[22][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[23][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[22][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[23][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[22][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[23][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[22][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[23][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[22][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[23][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[22][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[21][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[20][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[21][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[20][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[21][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[20][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[21][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[20][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[21][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[20][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[21][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[20][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[21][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[20][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[21][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[20][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[21][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[20][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[21][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[20][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[19][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[18][9]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[19][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[18][8]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[19][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[18][7]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[19][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[18][6]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[19][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[18][5]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[19][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[18][4]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[19][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[18][3]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[19][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[18][2]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[19][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[18][1]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[19][0]                                                  ; 1                 ; 6       ;
;      - filtro_media_movil:cp4|fifo[18][0]                                                  ; 1                 ; 6       ;
;      - spi_dac:cp3|reg_des:cp1|Q[10]                                                       ; 1                 ; 6       ;
;      - spi_dac:cp3|reg_des:cp1|Q[9]                                                        ; 1                 ; 6       ;
;      - spi_adc:cp1|\datoin:dato[0]~0                                                       ; 1                 ; 6       ;
;      - spi_dac:cp3|reg_des:cp1|Q[8]                                                        ; 1                 ; 6       ;
;      - spi_dac:cp3|reg_des:cp1|Q[7]                                                        ; 1                 ; 6       ;
;      - spi_dac:cp3|reg_des:cp1|Q[6]                                                        ; 1                 ; 6       ;
;      - spi_dac:cp3|reg_des:cp1|Q[5]                                                        ; 1                 ; 6       ;
;      - spi_dac:cp3|reg_des:cp1|Q[4]                                                        ; 1                 ; 6       ;
;      - spi_dac:cp3|reg_des:cp1|Q[3]                                                        ; 1                 ; 6       ;
;      - spi_adc:cp1|clkout:clkadc|altpll:altpll_component|clkout_altpll:auto_generated|pll1 ; 1                 ; 6       ;
; en                                                                                         ;                   ;         ;
;      - divisor_reloj:cp2|clkout                                                            ; 0                 ; 6       ;
;      - divisor_reloj:cp2|contador[10]                                                      ; 0                 ; 6       ;
;      - divisor_reloj:cp2|contador[9]                                                       ; 0                 ; 6       ;
;      - divisor_reloj:cp2|contador[8]                                                       ; 0                 ; 6       ;
;      - divisor_reloj:cp2|contador[7]                                                       ; 0                 ; 6       ;
;      - divisor_reloj:cp2|contador[6]                                                       ; 0                 ; 6       ;
;      - divisor_reloj:cp2|contador[5]                                                       ; 0                 ; 6       ;
;      - divisor_reloj:cp2|contador[4]                                                       ; 0                 ; 6       ;
;      - divisor_reloj:cp2|contador[3]                                                       ; 0                 ; 6       ;
;      - divisor_reloj:cp2|contador[2]                                                       ; 0                 ; 6       ;
;      - divisor_reloj:cp2|contador[1]                                                       ; 0                 ; 6       ;
;      - divisor_reloj:cp2|contador[0]                                                       ; 0                 ; 6       ;
; sdi                                                                                        ;                   ;         ;
;      - spi_adc:cp1|datoin~3                                                                ; 1                 ; 6       ;
;      - spi_adc:cp1|\datoin:indice[0]~2                                                     ; 1                 ; 6       ;
;      - spi_adc:cp1|dato~0                                                                  ; 1                 ; 6       ;
;      - spi_adc:cp1|dato~1                                                                  ; 1                 ; 6       ;
;      - spi_adc:cp1|dato~2                                                                  ; 1                 ; 6       ;
;      - spi_adc:cp1|dato~3                                                                  ; 1                 ; 6       ;
;      - spi_adc:cp1|dato~4                                                                  ; 1                 ; 6       ;
;      - spi_adc:cp1|dato~5                                                                  ; 1                 ; 6       ;
;      - spi_adc:cp1|dato~6                                                                  ; 1                 ; 6       ;
;      - spi_adc:cp1|dato~7                                                                  ; 1                 ; 6       ;
;      - spi_adc:cp1|dato~8                                                                  ; 1                 ; 6       ;
;      - spi_adc:cp1|dato~9                                                                  ; 1                 ; 6       ;
+--------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                                                             ; PIN_G21            ; 2       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; clk                                                                                             ; PIN_G21            ; 16      ; Clock                    ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; divisor_reloj:cp2|clkout                                                                        ; FF_X27_Y19_N29     ; 13      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; divisor_reloj:cp2|clkout                                                                        ; FF_X27_Y19_N29     ; 320     ; Clock                    ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; en                                                                                              ; PIN_J6             ; 12      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; reset                                                                                           ; PIN_F1             ; 355     ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; spi_adc:cp1|\datoin:dato[0]~0                                                                   ; LCCOMB_X28_Y19_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; spi_adc:cp1|\datoin:indice[0]~1                                                                 ; LCCOMB_X27_Y19_N14 ; 3       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; spi_adc:cp1|clkout:clkadc|altpll:altpll_component|clkout_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 22      ; Clock                    ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; spi_adc:cp1|indice~0                                                                            ; LCCOMB_X26_Y19_N10 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                                                            ; FF_X19_Y25_N5      ; 24      ; Clock                    ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                           ; FF_X16_Y20_N1      ; 23      ; Async. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; spi_dac:cp3|reg_des:cp1|Q[15]~1                                                                 ; LCCOMB_X16_Y20_N24 ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                               ; FF_X16_Y20_N9      ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                                                             ; PIN_G21        ; 16      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; divisor_reloj:cp2|clkout                                                                        ; FF_X27_Y19_N29 ; 320     ; 44                                   ; Global Clock         ; GCLK7            ; --                        ;
; spi_adc:cp1|clkout:clkadc|altpll:altpll_component|clkout_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2          ; 22      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                                                            ; FF_X19_Y25_N5  ; 24      ; 4                                    ; Global Clock         ; GCLK10           ; --                        ;
+-------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------+
; Non-Global High Fan-Out Signals                     ;
+-------------------------------------------+---------+
; Name                                      ; Fan-Out ;
+-------------------------------------------+---------+
; reset~input                               ; 355     ;
; spi_dac:cp3|impulso_ini:cp3|estado.e1     ; 23      ;
; spi_adc:cp1|\datoin:indice[0]             ; 17      ;
; spi_adc:cp1|\datoin:indice[2]             ; 15      ;
; spi_adc:cp1|\datoin:indice[1]             ; 15      ;
; spi_adc:cp1|\datoin:indice[3]             ; 13      ;
; spi_dac:cp3|reg_des:cp1|Q[15]~1           ; 13      ;
; sdi~input                                 ; 12      ;
; en~input                                  ; 12      ;
; divisor_reloj:cp2|clkout                  ; 12      ;
; divisor_reloj:cp2|contador~0              ; 11      ;
; spi_adc:cp1|datoin~3                      ; 11      ;
; spi_dac:cp3|uc_spi_out:cp5|est.e2         ; 11      ;
; spi_adc:cp1|\datoin:dato[0]~0             ; 10      ;
; spi_adc:cp1|\datoin:scint                 ; 10      ;
; spi_dac:cp3|contador:cp4|Q[4]             ; 6       ;
; spi_adc:cp1|\datoin:altaimp[0]            ; 5       ;
; spi_dac:cp3|contador:cp4|fin~0            ; 5       ;
; spi_adc:cp1|indice~0                      ; 4       ;
; spi_adc:cp1|\datoin:altaimp[1]            ; 4       ;
; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; 4       ;
; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; 4       ;
; spi_dac:cp3|uc_spi_out:cp5|est.e0         ; 4       ;
; spi_adc:cp1|\datoin:indice[0]~2           ; 3       ;
; spi_adc:cp1|\datoin:indice[0]~1           ; 3       ;
; spi_adc:cp1|\datoin:altaimp[2]            ; 3       ;
; divisor_reloj:cp2|contador[4]             ; 3       ;
; divisor_reloj:cp2|contador[5]             ; 3       ;
; divisor_reloj:cp2|contador[10]            ; 3       ;
; spi_adc:cp1|datoin~0                      ; 3       ;
; spi_adc:cp1|sc_prev~2                     ; 3       ;
; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; 3       ;
; spi_dac:cp3|contador:cp4|Q[0]             ; 3       ;
; spi_adc:cp1|\datoin:dato[0]               ; 2       ;
; spi_adc:cp1|\datoin:dato[1]               ; 2       ;
; spi_adc:cp1|\datoin:dato[2]               ; 2       ;
; spi_adc:cp1|\datoin:dato[3]               ; 2       ;
; spi_adc:cp1|\datoin:dato[4]               ; 2       ;
; spi_adc:cp1|\datoin:dato[5]               ; 2       ;
; spi_adc:cp1|\datoin:dato[6]               ; 2       ;
; spi_adc:cp1|\datoin:dato[7]               ; 2       ;
; spi_adc:cp1|\datoin:dato[8]               ; 2       ;
; spi_adc:cp1|\datoin:dato[9]               ; 2       ;
; filtro_media_movil:cp4|fifo[18][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[19][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[18][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[19][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[18][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[19][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[18][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[19][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[18][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[19][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[18][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[19][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[18][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[19][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[18][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[19][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[18][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[19][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[18][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[19][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[20][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[21][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[20][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[21][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[20][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[21][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[20][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[21][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[20][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[21][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[20][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[21][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[20][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[21][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[20][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[21][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[20][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[21][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[20][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[21][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[22][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[23][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[22][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[23][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[22][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[23][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[22][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[23][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[22][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[23][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[22][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[23][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[22][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[23][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[22][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[23][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[22][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[23][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[22][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[23][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[24][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[25][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[24][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[25][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[24][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[25][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[24][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[25][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[24][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[25][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[24][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[25][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[24][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[25][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[24][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[25][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[24][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[25][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[24][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[25][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[30][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[30][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[30][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[30][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[30][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[30][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[30][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[30][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[30][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[30][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[26][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[27][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[26][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[27][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[26][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[27][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[26][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[27][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[26][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[27][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[26][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[27][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[26][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[27][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[26][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[27][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[26][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[27][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[26][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[27][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[28][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[29][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[28][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[29][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[28][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[29][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[28][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[29][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[28][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[29][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[28][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[29][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[28][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[29][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[28][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[29][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[28][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[29][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[28][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[29][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[16][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[17][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[16][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[17][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[16][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[17][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[16][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[17][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[16][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[17][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[16][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[17][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[16][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[17][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[16][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[17][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[16][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[17][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[16][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[17][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[14][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[15][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[14][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[15][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[14][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[15][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[14][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[15][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[14][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[15][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[14][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[15][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[14][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[15][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[14][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[15][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[14][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[15][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[14][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[15][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[10][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[11][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[10][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[11][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[10][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[11][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[10][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[11][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[10][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[11][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[10][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[11][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[10][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[11][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[10][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[11][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[10][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[11][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[10][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[11][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[12][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[13][0]        ; 2       ;
; filtro_media_movil:cp4|fifo[12][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[13][1]        ; 2       ;
; filtro_media_movil:cp4|fifo[12][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[13][2]        ; 2       ;
; filtro_media_movil:cp4|fifo[12][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[13][3]        ; 2       ;
; filtro_media_movil:cp4|fifo[12][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[13][4]        ; 2       ;
; filtro_media_movil:cp4|fifo[12][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[13][5]        ; 2       ;
; filtro_media_movil:cp4|fifo[12][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[13][6]        ; 2       ;
; filtro_media_movil:cp4|fifo[12][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[13][7]        ; 2       ;
; filtro_media_movil:cp4|fifo[12][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[13][8]        ; 2       ;
; filtro_media_movil:cp4|fifo[12][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[13][9]        ; 2       ;
; filtro_media_movil:cp4|fifo[8][0]         ; 2       ;
; filtro_media_movil:cp4|fifo[9][0]         ; 2       ;
; filtro_media_movil:cp4|fifo[8][1]         ; 2       ;
; filtro_media_movil:cp4|fifo[9][1]         ; 2       ;
; filtro_media_movil:cp4|fifo[8][2]         ; 2       ;
; filtro_media_movil:cp4|fifo[9][2]         ; 2       ;
; filtro_media_movil:cp4|fifo[8][3]         ; 2       ;
; filtro_media_movil:cp4|fifo[9][3]         ; 2       ;
; filtro_media_movil:cp4|fifo[8][4]         ; 2       ;
; filtro_media_movil:cp4|fifo[9][4]         ; 2       ;
; filtro_media_movil:cp4|fifo[8][5]         ; 2       ;
; filtro_media_movil:cp4|fifo[9][5]         ; 2       ;
; filtro_media_movil:cp4|fifo[8][6]         ; 2       ;
; filtro_media_movil:cp4|fifo[9][6]         ; 2       ;
; filtro_media_movil:cp4|fifo[8][7]         ; 2       ;
; filtro_media_movil:cp4|fifo[9][7]         ; 2       ;
; filtro_media_movil:cp4|fifo[8][8]         ; 2       ;
; filtro_media_movil:cp4|fifo[9][8]         ; 2       ;
; filtro_media_movil:cp4|fifo[8][9]         ; 2       ;
; filtro_media_movil:cp4|fifo[9][9]         ; 2       ;
; filtro_media_movil:cp4|fifo[5][0]         ; 2       ;
; filtro_media_movil:cp4|fifo[5][1]         ; 2       ;
; filtro_media_movil:cp4|fifo[5][2]         ; 2       ;
; filtro_media_movil:cp4|fifo[5][3]         ; 2       ;
; filtro_media_movil:cp4|fifo[5][4]         ; 2       ;
; filtro_media_movil:cp4|fifo[5][5]         ; 2       ;
; filtro_media_movil:cp4|fifo[5][6]         ; 2       ;
; filtro_media_movil:cp4|fifo[5][7]         ; 2       ;
; filtro_media_movil:cp4|fifo[5][8]         ; 2       ;
; filtro_media_movil:cp4|fifo[5][9]         ; 2       ;
; filtro_media_movil:cp4|fifo[6][0]         ; 2       ;
; filtro_media_movil:cp4|fifo[7][0]         ; 2       ;
; filtro_media_movil:cp4|fifo[6][1]         ; 2       ;
; filtro_media_movil:cp4|fifo[7][1]         ; 2       ;
; filtro_media_movil:cp4|fifo[6][2]         ; 2       ;
; filtro_media_movil:cp4|fifo[7][2]         ; 2       ;
; filtro_media_movil:cp4|fifo[6][3]         ; 2       ;
; filtro_media_movil:cp4|fifo[7][3]         ; 2       ;
; filtro_media_movil:cp4|fifo[6][4]         ; 2       ;
; filtro_media_movil:cp4|fifo[7][4]         ; 2       ;
; filtro_media_movil:cp4|fifo[6][5]         ; 2       ;
; filtro_media_movil:cp4|fifo[7][5]         ; 2       ;
; filtro_media_movil:cp4|fifo[6][6]         ; 2       ;
; filtro_media_movil:cp4|fifo[7][6]         ; 2       ;
; filtro_media_movil:cp4|fifo[6][7]         ; 2       ;
; filtro_media_movil:cp4|fifo[7][7]         ; 2       ;
; filtro_media_movil:cp4|fifo[6][8]         ; 2       ;
; filtro_media_movil:cp4|fifo[7][8]         ; 2       ;
; filtro_media_movil:cp4|fifo[6][9]         ; 2       ;
; filtro_media_movil:cp4|fifo[7][9]         ; 2       ;
; filtro_media_movil:cp4|fifo[4][0]         ; 2       ;
; filtro_media_movil:cp4|fifo[4][1]         ; 2       ;
; filtro_media_movil:cp4|fifo[4][2]         ; 2       ;
; filtro_media_movil:cp4|fifo[4][3]         ; 2       ;
; filtro_media_movil:cp4|fifo[4][4]         ; 2       ;
; filtro_media_movil:cp4|fifo[4][5]         ; 2       ;
; filtro_media_movil:cp4|fifo[4][6]         ; 2       ;
; filtro_media_movil:cp4|fifo[4][7]         ; 2       ;
; filtro_media_movil:cp4|fifo[4][8]         ; 2       ;
; filtro_media_movil:cp4|fifo[4][9]         ; 2       ;
; filtro_media_movil:cp4|fifo[2][0]         ; 2       ;
; filtro_media_movil:cp4|fifo[3][0]         ; 2       ;
; filtro_media_movil:cp4|fifo[2][1]         ; 2       ;
; filtro_media_movil:cp4|fifo[3][1]         ; 2       ;
; filtro_media_movil:cp4|fifo[2][2]         ; 2       ;
; filtro_media_movil:cp4|fifo[3][2]         ; 2       ;
; filtro_media_movil:cp4|fifo[2][3]         ; 2       ;
; filtro_media_movil:cp4|fifo[3][3]         ; 2       ;
; filtro_media_movil:cp4|fifo[2][4]         ; 2       ;
; filtro_media_movil:cp4|fifo[3][4]         ; 2       ;
; filtro_media_movil:cp4|fifo[2][5]         ; 2       ;
; filtro_media_movil:cp4|fifo[3][5]         ; 2       ;
; filtro_media_movil:cp4|fifo[2][6]         ; 2       ;
; filtro_media_movil:cp4|fifo[3][6]         ; 2       ;
; filtro_media_movil:cp4|fifo[2][7]         ; 2       ;
; filtro_media_movil:cp4|fifo[3][7]         ; 2       ;
; filtro_media_movil:cp4|fifo[2][8]         ; 2       ;
; filtro_media_movil:cp4|fifo[3][8]         ; 2       ;
; filtro_media_movil:cp4|fifo[2][9]         ; 2       ;
; filtro_media_movil:cp4|fifo[3][9]         ; 2       ;
; filtro_media_movil:cp4|fifo[0][0]         ; 2       ;
; filtro_media_movil:cp4|fifo[1][0]         ; 2       ;
; filtro_media_movil:cp4|fifo[0][1]         ; 2       ;
; filtro_media_movil:cp4|fifo[1][1]         ; 2       ;
; filtro_media_movil:cp4|fifo[0][2]         ; 2       ;
; filtro_media_movil:cp4|fifo[1][2]         ; 2       ;
; filtro_media_movil:cp4|fifo[0][3]         ; 2       ;
; filtro_media_movil:cp4|fifo[1][3]         ; 2       ;
; filtro_media_movil:cp4|fifo[0][4]         ; 2       ;
; filtro_media_movil:cp4|fifo[1][4]         ; 2       ;
; filtro_media_movil:cp4|fifo[0][5]         ; 2       ;
; filtro_media_movil:cp4|fifo[1][5]         ; 2       ;
; filtro_media_movil:cp4|fifo[0][6]         ; 2       ;
; filtro_media_movil:cp4|fifo[1][6]         ; 2       ;
; filtro_media_movil:cp4|fifo[0][7]         ; 2       ;
; filtro_media_movil:cp4|fifo[1][7]         ; 2       ;
; filtro_media_movil:cp4|fifo[0][8]         ; 2       ;
; filtro_media_movil:cp4|fifo[1][8]         ; 2       ;
; filtro_media_movil:cp4|fifo[0][9]         ; 2       ;
; filtro_media_movil:cp4|fifo[1][9]         ; 2       ;
; spi_adc:cp1|datoin~2                      ; 2       ;
; spi_adc:cp1|LessThan0~0                   ; 2       ;
; spi_adc:cp1|\datoin:altaimp[3]            ; 2       ;
; divisor_reloj:cp2|contador[0]             ; 2       ;
; divisor_reloj:cp2|contador[1]             ; 2       ;
; divisor_reloj:cp2|contador[2]             ; 2       ;
; divisor_reloj:cp2|contador[3]             ; 2       ;
; divisor_reloj:cp2|LessThan1~0             ; 2       ;
; divisor_reloj:cp2|contador[6]             ; 2       ;
; divisor_reloj:cp2|contador[7]             ; 2       ;
; divisor_reloj:cp2|contador[8]             ; 2       ;
; divisor_reloj:cp2|contador[9]             ; 2       ;
; spi_adc:cp1|sc_prev                       ; 2       ;
; spi_dac:cp3|reg_des:cp1|Q[2]              ; 2       ;
; spi_dac:cp3|contador:cp4|Q[3]             ; 2       ;
; spi_dac:cp3|contador:cp4|Q[2]             ; 2       ;
; spi_dac:cp3|contador:cp4|Q[1]             ; 2       ;
; clk~input                                 ; 1       ;
; spi_adc:cp1|cs~0                          ; 1       ;
; spi_adc:cp1|altaimp~5                     ; 1       ;
; spi_adc:cp1|sc_prev~3                     ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q~5               ; 1       ;
; filtro_media_movil:cp4|Add30~18           ; 1       ;
; filtro_media_movil:cp4|Add30~17           ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q[3]              ; 1       ;
; filtro_media_movil:cp4|Add30~16           ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q[4]              ; 1       ;
; filtro_media_movil:cp4|Add30~15           ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q[5]              ; 1       ;
; filtro_media_movil:cp4|Add30~14           ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q[6]              ; 1       ;
; filtro_media_movil:cp4|Add30~13           ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q[7]              ; 1       ;
; filtro_media_movil:cp4|Add30~12           ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q[8]              ; 1       ;
; spi_adc:cp1|dato~9                        ; 1       ;
; spi_adc:cp1|dato~8                        ; 1       ;
; spi_adc:cp1|Decoder0~8                    ; 1       ;
; spi_adc:cp1|dato~7                        ; 1       ;
; spi_adc:cp1|Decoder0~7                    ; 1       ;
; spi_adc:cp1|dato~6                        ; 1       ;
; spi_adc:cp1|Decoder0~6                    ; 1       ;
; spi_adc:cp1|dato~5                        ; 1       ;
; spi_adc:cp1|Decoder0~5                    ; 1       ;
; spi_adc:cp1|dato~4                        ; 1       ;
; spi_adc:cp1|Decoder0~4                    ; 1       ;
; spi_adc:cp1|dato~3                        ; 1       ;
; spi_adc:cp1|Decoder0~3                    ; 1       ;
; spi_adc:cp1|dato~2                        ; 1       ;
; spi_adc:cp1|Decoder0~2                    ; 1       ;
; spi_adc:cp1|dato~1                        ; 1       ;
; spi_adc:cp1|Decoder0~1                    ; 1       ;
; spi_adc:cp1|dato~0                        ; 1       ;
; spi_adc:cp1|Decoder0~0                    ; 1       ;
; filtro_media_movil:cp4|Add30~11           ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q[9]              ; 1       ;
; filtro_media_movil:cp4|Add30~10           ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q[10]             ; 1       ;
; filtro_media_movil:cp4|fifo[31][0]        ; 1       ;
; filtro_media_movil:cp4|fifo[31][1]        ; 1       ;
; filtro_media_movil:cp4|fifo[31][2]        ; 1       ;
; filtro_media_movil:cp4|fifo[31][3]        ; 1       ;
; filtro_media_movil:cp4|fifo[31][4]        ; 1       ;
; filtro_media_movil:cp4|fifo[31][5]        ; 1       ;
; filtro_media_movil:cp4|fifo[31][6]        ; 1       ;
; filtro_media_movil:cp4|fifo[31][7]        ; 1       ;
; filtro_media_movil:cp4|fifo[31][8]        ; 1       ;
; filtro_media_movil:cp4|fifo[31][9]        ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q~4               ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q[11]             ; 1       ;
; spi_adc:cp1|Add0~0                        ; 1       ;
; spi_adc:cp1|altaimp~4                     ; 1       ;
; spi_adc:cp1|altaimp~3                     ; 1       ;
; spi_adc:cp1|altaimp~2                     ; 1       ;
; divisor_reloj:cp2|contador~11             ; 1       ;
; divisor_reloj:cp2|contador~10             ; 1       ;
; divisor_reloj:cp2|contador~9              ; 1       ;
; divisor_reloj:cp2|contador~8              ; 1       ;
; divisor_reloj:cp2|contador~7              ; 1       ;
; divisor_reloj:cp2|contador~6              ; 1       ;
; divisor_reloj:cp2|contador~5              ; 1       ;
; divisor_reloj:cp2|contador~4              ; 1       ;
; divisor_reloj:cp2|contador~3              ; 1       ;
; divisor_reloj:cp2|contador~2              ; 1       ;
; divisor_reloj:cp2|contador~1              ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q~3               ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q[12]             ; 1       ;
; spi_adc:cp1|\datoin:scint~0               ; 1       ;
; spi_adc:cp1|\datoin:indice[2]~0           ; 1       ;
; spi_adc:cp1|Add2~0                        ; 1       ;
; spi_adc:cp1|\datoin:indice[1]~0           ; 1       ;
; spi_adc:cp1|datoin~1                      ; 1       ;
; spi_adc:cp1|\datoin:indice[3]~1           ; 1       ;
; spi_adc:cp1|\datoin:indice[3]~0           ; 1       ;
; spi_dac:cp3|impulso_ini:cp3|Selector0~0   ; 1       ;
; divisor_reloj:cp2|LessThan1~3             ; 1       ;
; divisor_reloj:cp2|LessThan1~2             ; 1       ;
; divisor_reloj:cp2|LessThan1~1             ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q~2               ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q[13]             ; 1       ;
; spi_dac:cp3|impulso_ini:cp3|estado~8      ; 1       ;
; spi_dac:cp3|impulso_ini:cp3|estado.e0     ; 1       ;
; spi_dac:cp3|uc_spi_out:cp5|est~7          ; 1       ;
; spi_dac:cp3|divisor_reloj:cp2|contador~2  ; 1       ;
; spi_dac:cp3|divisor_reloj:cp2|contador~1  ; 1       ;
; spi_dac:cp3|divisor_reloj:cp2|contador~0  ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q~0               ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q[14]             ; 1       ;
; spi_dac:cp3|uc_spi_out:cp5|Selector0~1    ; 1       ;
; spi_dac:cp3|uc_spi_out:cp5|Selector0~0    ; 1       ;
; spi_dac:cp3|contador:cp4|Q[0]~12          ; 1       ;
; spi_dac:cp3|uc_spi_out:cp5|Selector1~0    ; 1       ;
; spi_dac:cp3|uc_spi_out:cp5|est.e1         ; 1       ;
; spi_dac:cp3|divisor_reloj:cp2|LessThan1~0 ; 1       ;
; spi_dac:cp3|uc_spi_out:cp5|sdo~0          ; 1       ;
; spi_dac:cp3|reg_des:cp1|Q[15]             ; 1       ;
; spi_dac:cp3|contador:cp4|fin              ; 1       ;
; spi_adc:cp1|cs                            ; 1       ;
; spi_dac:cp3|uc_spi_out:cp5|Selector2~0    ; 1       ;
; spi_dac:cp3|uc_spi_out:cp5|sck~0          ; 1       ;
; spi_dac:cp3|divisor_reloj:cp2|clkout      ; 1       ;
; filtro_media_movil:cp4|dato_out[9]~18     ; 1       ;
; filtro_media_movil:cp4|dato_out[8]~17     ; 1       ;
; filtro_media_movil:cp4|dato_out[8]~16     ; 1       ;
; filtro_media_movil:cp4|dato_out[7]~15     ; 1       ;
; filtro_media_movil:cp4|dato_out[7]~14     ; 1       ;
; filtro_media_movil:cp4|dato_out[6]~13     ; 1       ;
; filtro_media_movil:cp4|dato_out[6]~12     ; 1       ;
; filtro_media_movil:cp4|dato_out[5]~11     ; 1       ;
; filtro_media_movil:cp4|dato_out[5]~10     ; 1       ;
; filtro_media_movil:cp4|dato_out[4]~9      ; 1       ;
; filtro_media_movil:cp4|dato_out[4]~8      ; 1       ;
; filtro_media_movil:cp4|dato_out[3]~7      ; 1       ;
; filtro_media_movil:cp4|dato_out[3]~6      ; 1       ;
; filtro_media_movil:cp4|dato_out[2]~5      ; 1       ;
; filtro_media_movil:cp4|dato_out[2]~4      ; 1       ;
; filtro_media_movil:cp4|dato_out[1]~3      ; 1       ;
; filtro_media_movil:cp4|dato_out[1]~2      ; 1       ;
; filtro_media_movil:cp4|dato_out[0]~1      ; 1       ;
; filtro_media_movil:cp4|dato_out[0]~0      ; 1       ;
; filtro_media_movil:cp4|Add30~9            ; 1       ;
; filtro_media_movil:cp4|Add30~7            ; 1       ;
; filtro_media_movil:cp4|Add30~5            ; 1       ;
; filtro_media_movil:cp4|Add30~3            ; 1       ;
; filtro_media_movil:cp4|Add30~1            ; 1       ;
; filtro_media_movil:cp4|Add24~26           ; 1       ;
; filtro_media_movil:cp4|Add24~25           ; 1       ;
; filtro_media_movil:cp4|Add24~24           ; 1       ;
; filtro_media_movil:cp4|Add24~23           ; 1       ;
; filtro_media_movil:cp4|Add24~22           ; 1       ;
; filtro_media_movil:cp4|Add24~21           ; 1       ;
; filtro_media_movil:cp4|Add24~20           ; 1       ;
; filtro_media_movil:cp4|Add24~19           ; 1       ;
; filtro_media_movil:cp4|Add24~18           ; 1       ;
; filtro_media_movil:cp4|Add24~17           ; 1       ;
; filtro_media_movil:cp4|Add24~16           ; 1       ;
; filtro_media_movil:cp4|Add24~15           ; 1       ;
; filtro_media_movil:cp4|Add24~14           ; 1       ;
; filtro_media_movil:cp4|Add24~13           ; 1       ;
; filtro_media_movil:cp4|Add24~12           ; 1       ;
; filtro_media_movil:cp4|Add24~11           ; 1       ;
; filtro_media_movil:cp4|Add24~10           ; 1       ;
; filtro_media_movil:cp4|Add24~9            ; 1       ;
; filtro_media_movil:cp4|Add24~8            ; 1       ;
; filtro_media_movil:cp4|Add24~7            ; 1       ;
; filtro_media_movil:cp4|Add24~6            ; 1       ;
; filtro_media_movil:cp4|Add24~5            ; 1       ;
; filtro_media_movil:cp4|Add24~4            ; 1       ;
; filtro_media_movil:cp4|Add24~3            ; 1       ;
; filtro_media_movil:cp4|Add24~2            ; 1       ;
; filtro_media_movil:cp4|Add24~1            ; 1       ;
; filtro_media_movil:cp4|Add24~0            ; 1       ;
; filtro_media_movil:cp4|Add20~24           ; 1       ;
; filtro_media_movil:cp4|Add20~23           ; 1       ;
; filtro_media_movil:cp4|Add20~22           ; 1       ;
; filtro_media_movil:cp4|Add20~21           ; 1       ;
; filtro_media_movil:cp4|Add20~20           ; 1       ;
; filtro_media_movil:cp4|Add20~19           ; 1       ;
; filtro_media_movil:cp4|Add20~18           ; 1       ;
; filtro_media_movil:cp4|Add20~17           ; 1       ;
; filtro_media_movil:cp4|Add20~16           ; 1       ;
; filtro_media_movil:cp4|Add20~15           ; 1       ;
; filtro_media_movil:cp4|Add20~14           ; 1       ;
; filtro_media_movil:cp4|Add20~13           ; 1       ;
; filtro_media_movil:cp4|Add20~12           ; 1       ;
; filtro_media_movil:cp4|Add20~11           ; 1       ;
; filtro_media_movil:cp4|Add20~10           ; 1       ;
; filtro_media_movil:cp4|Add20~9            ; 1       ;
; filtro_media_movil:cp4|Add20~8            ; 1       ;
; filtro_media_movil:cp4|Add20~7            ; 1       ;
; filtro_media_movil:cp4|Add20~6            ; 1       ;
; filtro_media_movil:cp4|Add20~5            ; 1       ;
; filtro_media_movil:cp4|Add20~4            ; 1       ;
; filtro_media_movil:cp4|Add20~3            ; 1       ;
; filtro_media_movil:cp4|Add20~2            ; 1       ;
; filtro_media_movil:cp4|Add20~1            ; 1       ;
; filtro_media_movil:cp4|Add20~0            ; 1       ;
; filtro_media_movil:cp4|Add18~22           ; 1       ;
; filtro_media_movil:cp4|Add18~21           ; 1       ;
; filtro_media_movil:cp4|Add18~20           ; 1       ;
; filtro_media_movil:cp4|Add18~19           ; 1       ;
; filtro_media_movil:cp4|Add18~18           ; 1       ;
; filtro_media_movil:cp4|Add18~17           ; 1       ;
; filtro_media_movil:cp4|Add18~16           ; 1       ;
; filtro_media_movil:cp4|Add18~15           ; 1       ;
; filtro_media_movil:cp4|Add18~14           ; 1       ;
; filtro_media_movil:cp4|Add18~13           ; 1       ;
; filtro_media_movil:cp4|Add18~12           ; 1       ;
; filtro_media_movil:cp4|Add18~11           ; 1       ;
; filtro_media_movil:cp4|Add18~10           ; 1       ;
; filtro_media_movil:cp4|Add18~9            ; 1       ;
; filtro_media_movil:cp4|Add18~8            ; 1       ;
; filtro_media_movil:cp4|Add18~7            ; 1       ;
; filtro_media_movil:cp4|Add18~6            ; 1       ;
; filtro_media_movil:cp4|Add18~5            ; 1       ;
; filtro_media_movil:cp4|Add18~4            ; 1       ;
; filtro_media_movil:cp4|Add18~3            ; 1       ;
; filtro_media_movil:cp4|Add18~2            ; 1       ;
; filtro_media_movil:cp4|Add18~1            ; 1       ;
; filtro_media_movil:cp4|Add18~0            ; 1       ;
; filtro_media_movil:cp4|Add17~20           ; 1       ;
; filtro_media_movil:cp4|Add17~19           ; 1       ;
; filtro_media_movil:cp4|Add17~18           ; 1       ;
; filtro_media_movil:cp4|Add17~17           ; 1       ;
; filtro_media_movil:cp4|Add17~16           ; 1       ;
; filtro_media_movil:cp4|Add17~15           ; 1       ;
; filtro_media_movil:cp4|Add17~14           ; 1       ;
; filtro_media_movil:cp4|Add17~13           ; 1       ;
; filtro_media_movil:cp4|Add17~12           ; 1       ;
; filtro_media_movil:cp4|Add17~11           ; 1       ;
; filtro_media_movil:cp4|Add17~10           ; 1       ;
; filtro_media_movil:cp4|Add17~9            ; 1       ;
; filtro_media_movil:cp4|Add17~8            ; 1       ;
; filtro_media_movil:cp4|Add17~7            ; 1       ;
; filtro_media_movil:cp4|Add17~6            ; 1       ;
; filtro_media_movil:cp4|Add17~5            ; 1       ;
; filtro_media_movil:cp4|Add17~4            ; 1       ;
; filtro_media_movil:cp4|Add17~3            ; 1       ;
; filtro_media_movil:cp4|Add17~2            ; 1       ;
; filtro_media_movil:cp4|Add17~1            ; 1       ;
; filtro_media_movil:cp4|Add17~0            ; 1       ;
; filtro_media_movil:cp4|Add19~20           ; 1       ;
; filtro_media_movil:cp4|Add19~19           ; 1       ;
; filtro_media_movil:cp4|Add19~18           ; 1       ;
; filtro_media_movil:cp4|Add19~17           ; 1       ;
; filtro_media_movil:cp4|Add19~16           ; 1       ;
; filtro_media_movil:cp4|Add19~15           ; 1       ;
; filtro_media_movil:cp4|Add19~14           ; 1       ;
; filtro_media_movil:cp4|Add19~13           ; 1       ;
; filtro_media_movil:cp4|Add19~12           ; 1       ;
; filtro_media_movil:cp4|Add19~11           ; 1       ;
; filtro_media_movil:cp4|Add19~10           ; 1       ;
; filtro_media_movil:cp4|Add19~9            ; 1       ;
; filtro_media_movil:cp4|Add19~8            ; 1       ;
; filtro_media_movil:cp4|Add19~7            ; 1       ;
; filtro_media_movil:cp4|Add19~6            ; 1       ;
; filtro_media_movil:cp4|Add19~5            ; 1       ;
; filtro_media_movil:cp4|Add19~4            ; 1       ;
; filtro_media_movil:cp4|Add19~3            ; 1       ;
; filtro_media_movil:cp4|Add19~2            ; 1       ;
; filtro_media_movil:cp4|Add19~1            ; 1       ;
; filtro_media_movil:cp4|Add19~0            ; 1       ;
; filtro_media_movil:cp4|Add22~22           ; 1       ;
; filtro_media_movil:cp4|Add22~21           ; 1       ;
; filtro_media_movil:cp4|Add22~20           ; 1       ;
; filtro_media_movil:cp4|Add22~19           ; 1       ;
; filtro_media_movil:cp4|Add22~18           ; 1       ;
; filtro_media_movil:cp4|Add22~17           ; 1       ;
; filtro_media_movil:cp4|Add22~16           ; 1       ;
; filtro_media_movil:cp4|Add22~15           ; 1       ;
; filtro_media_movil:cp4|Add22~14           ; 1       ;
; filtro_media_movil:cp4|Add22~13           ; 1       ;
; filtro_media_movil:cp4|Add22~12           ; 1       ;
; filtro_media_movil:cp4|Add22~11           ; 1       ;
; filtro_media_movil:cp4|Add22~10           ; 1       ;
; filtro_media_movil:cp4|Add22~9            ; 1       ;
; filtro_media_movil:cp4|Add22~8            ; 1       ;
; filtro_media_movil:cp4|Add22~7            ; 1       ;
; filtro_media_movil:cp4|Add22~6            ; 1       ;
; filtro_media_movil:cp4|Add22~5            ; 1       ;
; filtro_media_movil:cp4|Add22~4            ; 1       ;
; filtro_media_movil:cp4|Add22~3            ; 1       ;
; filtro_media_movil:cp4|Add22~2            ; 1       ;
; filtro_media_movil:cp4|Add22~1            ; 1       ;
; filtro_media_movil:cp4|Add22~0            ; 1       ;
; filtro_media_movil:cp4|Add21~20           ; 1       ;
; filtro_media_movil:cp4|Add21~19           ; 1       ;
; filtro_media_movil:cp4|Add21~18           ; 1       ;
; filtro_media_movil:cp4|Add21~17           ; 1       ;
; filtro_media_movil:cp4|Add21~16           ; 1       ;
; filtro_media_movil:cp4|Add21~15           ; 1       ;
; filtro_media_movil:cp4|Add21~14           ; 1       ;
; filtro_media_movil:cp4|Add21~13           ; 1       ;
; filtro_media_movil:cp4|Add21~12           ; 1       ;
; filtro_media_movil:cp4|Add21~11           ; 1       ;
; filtro_media_movil:cp4|Add21~10           ; 1       ;
; filtro_media_movil:cp4|Add21~9            ; 1       ;
; filtro_media_movil:cp4|Add21~8            ; 1       ;
; filtro_media_movil:cp4|Add21~7            ; 1       ;
; filtro_media_movil:cp4|Add21~6            ; 1       ;
; filtro_media_movil:cp4|Add21~5            ; 1       ;
; filtro_media_movil:cp4|Add21~4            ; 1       ;
; filtro_media_movil:cp4|Add21~3            ; 1       ;
; filtro_media_movil:cp4|Add21~2            ; 1       ;
; filtro_media_movil:cp4|Add21~1            ; 1       ;
; filtro_media_movil:cp4|Add21~0            ; 1       ;
; filtro_media_movil:cp4|Add23~20           ; 1       ;
; filtro_media_movil:cp4|Add23~19           ; 1       ;
; filtro_media_movil:cp4|Add23~18           ; 1       ;
; filtro_media_movil:cp4|Add23~17           ; 1       ;
; filtro_media_movil:cp4|Add23~16           ; 1       ;
; filtro_media_movil:cp4|Add23~15           ; 1       ;
; filtro_media_movil:cp4|Add23~14           ; 1       ;
; filtro_media_movil:cp4|Add23~13           ; 1       ;
; filtro_media_movil:cp4|Add23~12           ; 1       ;
; filtro_media_movil:cp4|Add23~11           ; 1       ;
; filtro_media_movil:cp4|Add23~10           ; 1       ;
; filtro_media_movil:cp4|Add23~9            ; 1       ;
; filtro_media_movil:cp4|Add23~8            ; 1       ;
; filtro_media_movil:cp4|Add23~7            ; 1       ;
; filtro_media_movil:cp4|Add23~6            ; 1       ;
; filtro_media_movil:cp4|Add23~5            ; 1       ;
; filtro_media_movil:cp4|Add23~4            ; 1       ;
; filtro_media_movil:cp4|Add23~3            ; 1       ;
; filtro_media_movil:cp4|Add23~2            ; 1       ;
; filtro_media_movil:cp4|Add23~1            ; 1       ;
; filtro_media_movil:cp4|Add23~0            ; 1       ;
; filtro_media_movil:cp4|Add28~24           ; 1       ;
; filtro_media_movil:cp4|Add28~23           ; 1       ;
; filtro_media_movil:cp4|Add28~22           ; 1       ;
; filtro_media_movil:cp4|Add28~21           ; 1       ;
; filtro_media_movil:cp4|Add28~20           ; 1       ;
; filtro_media_movil:cp4|Add28~19           ; 1       ;
; filtro_media_movil:cp4|Add28~18           ; 1       ;
; filtro_media_movil:cp4|Add28~17           ; 1       ;
; filtro_media_movil:cp4|Add28~16           ; 1       ;
; filtro_media_movil:cp4|Add28~15           ; 1       ;
; filtro_media_movil:cp4|Add28~14           ; 1       ;
; filtro_media_movil:cp4|Add28~13           ; 1       ;
; filtro_media_movil:cp4|Add28~12           ; 1       ;
; filtro_media_movil:cp4|Add28~11           ; 1       ;
; filtro_media_movil:cp4|Add28~10           ; 1       ;
; filtro_media_movil:cp4|Add28~9            ; 1       ;
; filtro_media_movil:cp4|Add28~8            ; 1       ;
; filtro_media_movil:cp4|Add28~7            ; 1       ;
; filtro_media_movil:cp4|Add28~6            ; 1       ;
; filtro_media_movil:cp4|Add28~5            ; 1       ;
; filtro_media_movil:cp4|Add28~4            ; 1       ;
; filtro_media_movil:cp4|Add28~3            ; 1       ;
; filtro_media_movil:cp4|Add28~2            ; 1       ;
; filtro_media_movil:cp4|Add28~1            ; 1       ;
; filtro_media_movil:cp4|Add28~0            ; 1       ;
; filtro_media_movil:cp4|Add29~20           ; 1       ;
; filtro_media_movil:cp4|Add29~19           ; 1       ;
; filtro_media_movil:cp4|Add29~18           ; 1       ;
; filtro_media_movil:cp4|Add29~17           ; 1       ;
; filtro_media_movil:cp4|Add29~16           ; 1       ;
; filtro_media_movil:cp4|Add29~15           ; 1       ;
; filtro_media_movil:cp4|Add29~14           ; 1       ;
; filtro_media_movil:cp4|Add29~13           ; 1       ;
; filtro_media_movil:cp4|Add29~12           ; 1       ;
; filtro_media_movil:cp4|Add29~11           ; 1       ;
; filtro_media_movil:cp4|Add29~10           ; 1       ;
; filtro_media_movil:cp4|Add29~9            ; 1       ;
; filtro_media_movil:cp4|Add29~8            ; 1       ;
; filtro_media_movil:cp4|Add29~7            ; 1       ;
; filtro_media_movil:cp4|Add29~6            ; 1       ;
; filtro_media_movil:cp4|Add29~5            ; 1       ;
; filtro_media_movil:cp4|Add29~4            ; 1       ;
; filtro_media_movil:cp4|Add29~3            ; 1       ;
; filtro_media_movil:cp4|Add29~2            ; 1       ;
; filtro_media_movil:cp4|Add29~1            ; 1       ;
; filtro_media_movil:cp4|Add29~0            ; 1       ;
; filtro_media_movil:cp4|Add26~22           ; 1       ;
; filtro_media_movil:cp4|Add26~21           ; 1       ;
; filtro_media_movil:cp4|Add26~20           ; 1       ;
; filtro_media_movil:cp4|Add26~19           ; 1       ;
; filtro_media_movil:cp4|Add26~18           ; 1       ;
; filtro_media_movil:cp4|Add26~17           ; 1       ;
; filtro_media_movil:cp4|Add26~16           ; 1       ;
; filtro_media_movil:cp4|Add26~15           ; 1       ;
; filtro_media_movil:cp4|Add26~14           ; 1       ;
; filtro_media_movil:cp4|Add26~13           ; 1       ;
; filtro_media_movil:cp4|Add26~12           ; 1       ;
; filtro_media_movil:cp4|Add26~11           ; 1       ;
; filtro_media_movil:cp4|Add26~10           ; 1       ;
; filtro_media_movil:cp4|Add26~9            ; 1       ;
; filtro_media_movil:cp4|Add26~8            ; 1       ;
; filtro_media_movil:cp4|Add26~7            ; 1       ;
; filtro_media_movil:cp4|Add26~6            ; 1       ;
; filtro_media_movil:cp4|Add26~5            ; 1       ;
; filtro_media_movil:cp4|Add26~4            ; 1       ;
; filtro_media_movil:cp4|Add26~3            ; 1       ;
; filtro_media_movil:cp4|Add26~2            ; 1       ;
; filtro_media_movil:cp4|Add26~1            ; 1       ;
; filtro_media_movil:cp4|Add26~0            ; 1       ;
; filtro_media_movil:cp4|Add25~20           ; 1       ;
; filtro_media_movil:cp4|Add25~19           ; 1       ;
; filtro_media_movil:cp4|Add25~18           ; 1       ;
; filtro_media_movil:cp4|Add25~17           ; 1       ;
; filtro_media_movil:cp4|Add25~16           ; 1       ;
; filtro_media_movil:cp4|Add25~15           ; 1       ;
; filtro_media_movil:cp4|Add25~14           ; 1       ;
; filtro_media_movil:cp4|Add25~13           ; 1       ;
; filtro_media_movil:cp4|Add25~12           ; 1       ;
; filtro_media_movil:cp4|Add25~11           ; 1       ;
; filtro_media_movil:cp4|Add25~10           ; 1       ;
; filtro_media_movil:cp4|Add25~9            ; 1       ;
; filtro_media_movil:cp4|Add25~8            ; 1       ;
; filtro_media_movil:cp4|Add25~7            ; 1       ;
; filtro_media_movil:cp4|Add25~6            ; 1       ;
; filtro_media_movil:cp4|Add25~5            ; 1       ;
; filtro_media_movil:cp4|Add25~4            ; 1       ;
; filtro_media_movil:cp4|Add25~3            ; 1       ;
; filtro_media_movil:cp4|Add25~2            ; 1       ;
; filtro_media_movil:cp4|Add25~1            ; 1       ;
; filtro_media_movil:cp4|Add25~0            ; 1       ;
; filtro_media_movil:cp4|Add27~20           ; 1       ;
; filtro_media_movil:cp4|Add27~19           ; 1       ;
; filtro_media_movil:cp4|Add27~18           ; 1       ;
; filtro_media_movil:cp4|Add27~17           ; 1       ;
; filtro_media_movil:cp4|Add27~16           ; 1       ;
; filtro_media_movil:cp4|Add27~15           ; 1       ;
; filtro_media_movil:cp4|Add27~14           ; 1       ;
; filtro_media_movil:cp4|Add27~13           ; 1       ;
; filtro_media_movil:cp4|Add27~12           ; 1       ;
; filtro_media_movil:cp4|Add27~11           ; 1       ;
; filtro_media_movil:cp4|Add27~10           ; 1       ;
; filtro_media_movil:cp4|Add27~9            ; 1       ;
; filtro_media_movil:cp4|Add27~8            ; 1       ;
; filtro_media_movil:cp4|Add27~7            ; 1       ;
; filtro_media_movil:cp4|Add27~6            ; 1       ;
; filtro_media_movil:cp4|Add27~5            ; 1       ;
; filtro_media_movil:cp4|Add27~4            ; 1       ;
; filtro_media_movil:cp4|Add27~3            ; 1       ;
; filtro_media_movil:cp4|Add27~2            ; 1       ;
; filtro_media_movil:cp4|Add27~1            ; 1       ;
; filtro_media_movil:cp4|Add27~0            ; 1       ;
; filtro_media_movil:cp4|Add16~28           ; 1       ;
; filtro_media_movil:cp4|Add16~27           ; 1       ;
; filtro_media_movil:cp4|Add16~26           ; 1       ;
; filtro_media_movil:cp4|Add16~25           ; 1       ;
; filtro_media_movil:cp4|Add16~24           ; 1       ;
; filtro_media_movil:cp4|Add16~23           ; 1       ;
; filtro_media_movil:cp4|Add16~22           ; 1       ;
; filtro_media_movil:cp4|Add16~21           ; 1       ;
; filtro_media_movil:cp4|Add16~20           ; 1       ;
; filtro_media_movil:cp4|Add16~19           ; 1       ;
; filtro_media_movil:cp4|Add16~18           ; 1       ;
; filtro_media_movil:cp4|Add16~17           ; 1       ;
; filtro_media_movil:cp4|Add16~16           ; 1       ;
; filtro_media_movil:cp4|Add16~15           ; 1       ;
; filtro_media_movil:cp4|Add16~14           ; 1       ;
; filtro_media_movil:cp4|Add16~13           ; 1       ;
; filtro_media_movil:cp4|Add16~12           ; 1       ;
; filtro_media_movil:cp4|Add16~11           ; 1       ;
; filtro_media_movil:cp4|Add16~10           ; 1       ;
; filtro_media_movil:cp4|Add16~9            ; 1       ;
; filtro_media_movil:cp4|Add16~8            ; 1       ;
; filtro_media_movil:cp4|Add16~7            ; 1       ;
; filtro_media_movil:cp4|Add16~6            ; 1       ;
; filtro_media_movil:cp4|Add16~5            ; 1       ;
; filtro_media_movil:cp4|Add16~4            ; 1       ;
; filtro_media_movil:cp4|Add16~3            ; 1       ;
; filtro_media_movil:cp4|Add16~2            ; 1       ;
; filtro_media_movil:cp4|Add16~1            ; 1       ;
; filtro_media_movil:cp4|Add16~0            ; 1       ;
; filtro_media_movil:cp4|Add15~20           ; 1       ;
; filtro_media_movil:cp4|Add15~19           ; 1       ;
; filtro_media_movil:cp4|Add15~18           ; 1       ;
; filtro_media_movil:cp4|Add15~17           ; 1       ;
; filtro_media_movil:cp4|Add15~16           ; 1       ;
; filtro_media_movil:cp4|Add15~15           ; 1       ;
; filtro_media_movil:cp4|Add15~14           ; 1       ;
; filtro_media_movil:cp4|Add15~13           ; 1       ;
; filtro_media_movil:cp4|Add15~12           ; 1       ;
; filtro_media_movil:cp4|Add15~11           ; 1       ;
; filtro_media_movil:cp4|Add15~10           ; 1       ;
; filtro_media_movil:cp4|Add15~9            ; 1       ;
; filtro_media_movil:cp4|Add15~8            ; 1       ;
; filtro_media_movil:cp4|Add15~7            ; 1       ;
; filtro_media_movil:cp4|Add15~6            ; 1       ;
; filtro_media_movil:cp4|Add15~5            ; 1       ;
; filtro_media_movil:cp4|Add15~4            ; 1       ;
; filtro_media_movil:cp4|Add15~3            ; 1       ;
; filtro_media_movil:cp4|Add15~2            ; 1       ;
; filtro_media_movil:cp4|Add15~1            ; 1       ;
; filtro_media_movil:cp4|Add15~0            ; 1       ;
; filtro_media_movil:cp4|Add14~26           ; 1       ;
; filtro_media_movil:cp4|Add14~25           ; 1       ;
; filtro_media_movil:cp4|Add14~24           ; 1       ;
; filtro_media_movil:cp4|Add14~23           ; 1       ;
; filtro_media_movil:cp4|Add14~22           ; 1       ;
; filtro_media_movil:cp4|Add14~21           ; 1       ;
; filtro_media_movil:cp4|Add14~20           ; 1       ;
; filtro_media_movil:cp4|Add14~19           ; 1       ;
; filtro_media_movil:cp4|Add14~18           ; 1       ;
; filtro_media_movil:cp4|Add14~17           ; 1       ;
; filtro_media_movil:cp4|Add14~16           ; 1       ;
; filtro_media_movil:cp4|Add14~15           ; 1       ;
; filtro_media_movil:cp4|Add14~14           ; 1       ;
; filtro_media_movil:cp4|Add14~13           ; 1       ;
; filtro_media_movil:cp4|Add14~12           ; 1       ;
; filtro_media_movil:cp4|Add14~11           ; 1       ;
; filtro_media_movil:cp4|Add14~10           ; 1       ;
; filtro_media_movil:cp4|Add14~9            ; 1       ;
; filtro_media_movil:cp4|Add14~8            ; 1       ;
; filtro_media_movil:cp4|Add14~7            ; 1       ;
; filtro_media_movil:cp4|Add14~6            ; 1       ;
; filtro_media_movil:cp4|Add14~5            ; 1       ;
; filtro_media_movil:cp4|Add14~4            ; 1       ;
; filtro_media_movil:cp4|Add14~3            ; 1       ;
; filtro_media_movil:cp4|Add14~2            ; 1       ;
; filtro_media_movil:cp4|Add14~1            ; 1       ;
; filtro_media_movil:cp4|Add14~0            ; 1       ;
; filtro_media_movil:cp4|Add12~24           ; 1       ;
; filtro_media_movil:cp4|Add12~23           ; 1       ;
; filtro_media_movil:cp4|Add12~22           ; 1       ;
; filtro_media_movil:cp4|Add12~21           ; 1       ;
; filtro_media_movil:cp4|Add12~20           ; 1       ;
; filtro_media_movil:cp4|Add12~19           ; 1       ;
; filtro_media_movil:cp4|Add12~18           ; 1       ;
; filtro_media_movil:cp4|Add12~17           ; 1       ;
; filtro_media_movil:cp4|Add12~16           ; 1       ;
; filtro_media_movil:cp4|Add12~15           ; 1       ;
; filtro_media_movil:cp4|Add12~14           ; 1       ;
; filtro_media_movil:cp4|Add12~13           ; 1       ;
; filtro_media_movil:cp4|Add12~12           ; 1       ;
; filtro_media_movil:cp4|Add12~11           ; 1       ;
; filtro_media_movil:cp4|Add12~10           ; 1       ;
; filtro_media_movil:cp4|Add12~9            ; 1       ;
; filtro_media_movil:cp4|Add12~8            ; 1       ;
; filtro_media_movil:cp4|Add12~7            ; 1       ;
; filtro_media_movil:cp4|Add12~6            ; 1       ;
; filtro_media_movil:cp4|Add12~5            ; 1       ;
; filtro_media_movil:cp4|Add12~4            ; 1       ;
; filtro_media_movil:cp4|Add12~3            ; 1       ;
; filtro_media_movil:cp4|Add12~2            ; 1       ;
; filtro_media_movil:cp4|Add12~1            ; 1       ;
; filtro_media_movil:cp4|Add12~0            ; 1       ;
; filtro_media_movil:cp4|Add13~20           ; 1       ;
; filtro_media_movil:cp4|Add13~19           ; 1       ;
; filtro_media_movil:cp4|Add13~18           ; 1       ;
; filtro_media_movil:cp4|Add13~17           ; 1       ;
; filtro_media_movil:cp4|Add13~16           ; 1       ;
; filtro_media_movil:cp4|Add13~15           ; 1       ;
; filtro_media_movil:cp4|Add13~14           ; 1       ;
; filtro_media_movil:cp4|Add13~13           ; 1       ;
; filtro_media_movil:cp4|Add13~12           ; 1       ;
; filtro_media_movil:cp4|Add13~11           ; 1       ;
; filtro_media_movil:cp4|Add13~10           ; 1       ;
; filtro_media_movil:cp4|Add13~9            ; 1       ;
; filtro_media_movil:cp4|Add13~8            ; 1       ;
; filtro_media_movil:cp4|Add13~7            ; 1       ;
; filtro_media_movil:cp4|Add13~6            ; 1       ;
; filtro_media_movil:cp4|Add13~5            ; 1       ;
; filtro_media_movil:cp4|Add13~4            ; 1       ;
; filtro_media_movil:cp4|Add13~3            ; 1       ;
; filtro_media_movil:cp4|Add13~2            ; 1       ;
; filtro_media_movil:cp4|Add13~1            ; 1       ;
; filtro_media_movil:cp4|Add13~0            ; 1       ;
; filtro_media_movil:cp4|Add10~22           ; 1       ;
; filtro_media_movil:cp4|Add10~21           ; 1       ;
; filtro_media_movil:cp4|Add10~20           ; 1       ;
; filtro_media_movil:cp4|Add10~19           ; 1       ;
; filtro_media_movil:cp4|Add10~18           ; 1       ;
; filtro_media_movil:cp4|Add10~17           ; 1       ;
; filtro_media_movil:cp4|Add10~16           ; 1       ;
; filtro_media_movil:cp4|Add10~15           ; 1       ;
; filtro_media_movil:cp4|Add10~14           ; 1       ;
; filtro_media_movil:cp4|Add10~13           ; 1       ;
; filtro_media_movil:cp4|Add10~12           ; 1       ;
; filtro_media_movil:cp4|Add10~11           ; 1       ;
; filtro_media_movil:cp4|Add10~10           ; 1       ;
; filtro_media_movil:cp4|Add10~9            ; 1       ;
; filtro_media_movil:cp4|Add10~8            ; 1       ;
; filtro_media_movil:cp4|Add10~7            ; 1       ;
; filtro_media_movil:cp4|Add10~6            ; 1       ;
; filtro_media_movil:cp4|Add10~5            ; 1       ;
; filtro_media_movil:cp4|Add10~4            ; 1       ;
; filtro_media_movil:cp4|Add10~3            ; 1       ;
; filtro_media_movil:cp4|Add10~2            ; 1       ;
; filtro_media_movil:cp4|Add10~1            ; 1       ;
; filtro_media_movil:cp4|Add10~0            ; 1       ;
; filtro_media_movil:cp4|Add9~20            ; 1       ;
; filtro_media_movil:cp4|Add9~19            ; 1       ;
; filtro_media_movil:cp4|Add9~18            ; 1       ;
; filtro_media_movil:cp4|Add9~17            ; 1       ;
; filtro_media_movil:cp4|Add9~16            ; 1       ;
; filtro_media_movil:cp4|Add9~15            ; 1       ;
; filtro_media_movil:cp4|Add9~14            ; 1       ;
; filtro_media_movil:cp4|Add9~13            ; 1       ;
; filtro_media_movil:cp4|Add9~12            ; 1       ;
; filtro_media_movil:cp4|Add9~11            ; 1       ;
; filtro_media_movil:cp4|Add9~10            ; 1       ;
; filtro_media_movil:cp4|Add9~9             ; 1       ;
; filtro_media_movil:cp4|Add9~8             ; 1       ;
; filtro_media_movil:cp4|Add9~7             ; 1       ;
; filtro_media_movil:cp4|Add9~6             ; 1       ;
; filtro_media_movil:cp4|Add9~5             ; 1       ;
; filtro_media_movil:cp4|Add9~4             ; 1       ;
; filtro_media_movil:cp4|Add9~3             ; 1       ;
; filtro_media_movil:cp4|Add9~2             ; 1       ;
; filtro_media_movil:cp4|Add9~1             ; 1       ;
; filtro_media_movil:cp4|Add9~0             ; 1       ;
; filtro_media_movil:cp4|Add11~20           ; 1       ;
; filtro_media_movil:cp4|Add11~19           ; 1       ;
; filtro_media_movil:cp4|Add11~18           ; 1       ;
; filtro_media_movil:cp4|Add11~17           ; 1       ;
; filtro_media_movil:cp4|Add11~16           ; 1       ;
; filtro_media_movil:cp4|Add11~15           ; 1       ;
; filtro_media_movil:cp4|Add11~14           ; 1       ;
; filtro_media_movil:cp4|Add11~13           ; 1       ;
; filtro_media_movil:cp4|Add11~12           ; 1       ;
; filtro_media_movil:cp4|Add11~11           ; 1       ;
; filtro_media_movil:cp4|Add11~10           ; 1       ;
; filtro_media_movil:cp4|Add11~9            ; 1       ;
; filtro_media_movil:cp4|Add11~8            ; 1       ;
; filtro_media_movil:cp4|Add11~7            ; 1       ;
; filtro_media_movil:cp4|Add11~6            ; 1       ;
; filtro_media_movil:cp4|Add11~5            ; 1       ;
; filtro_media_movil:cp4|Add11~4            ; 1       ;
; filtro_media_movil:cp4|Add11~3            ; 1       ;
; filtro_media_movil:cp4|Add11~2            ; 1       ;
; filtro_media_movil:cp4|Add11~1            ; 1       ;
; filtro_media_movil:cp4|Add11~0            ; 1       ;
; filtro_media_movil:cp4|Add8~26            ; 1       ;
; filtro_media_movil:cp4|Add8~25            ; 1       ;
; filtro_media_movil:cp4|Add8~24            ; 1       ;
; filtro_media_movil:cp4|Add8~23            ; 1       ;
; filtro_media_movil:cp4|Add8~22            ; 1       ;
; filtro_media_movil:cp4|Add8~21            ; 1       ;
; filtro_media_movil:cp4|Add8~20            ; 1       ;
; filtro_media_movil:cp4|Add8~19            ; 1       ;
; filtro_media_movil:cp4|Add8~18            ; 1       ;
; filtro_media_movil:cp4|Add8~17            ; 1       ;
; filtro_media_movil:cp4|Add8~16            ; 1       ;
; filtro_media_movil:cp4|Add8~15            ; 1       ;
; filtro_media_movil:cp4|Add8~14            ; 1       ;
; filtro_media_movil:cp4|Add8~13            ; 1       ;
; filtro_media_movil:cp4|Add8~12            ; 1       ;
; filtro_media_movil:cp4|Add8~11            ; 1       ;
; filtro_media_movil:cp4|Add8~10            ; 1       ;
; filtro_media_movil:cp4|Add8~9             ; 1       ;
; filtro_media_movil:cp4|Add8~8             ; 1       ;
; filtro_media_movil:cp4|Add8~7             ; 1       ;
; filtro_media_movil:cp4|Add8~6             ; 1       ;
+-------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 885 / 47,787 ( 2 % )   ;
; C16 interconnects           ; 9 / 1,804 ( < 1 % )    ;
; C4 interconnects            ; 339 / 31,272 ( 1 % )   ;
; Direct links                ; 287 / 47,787 ( < 1 % ) ;
; Global clocks               ; 4 / 20 ( 20 % )        ;
; Local interconnects         ; 255 / 15,408 ( 2 % )   ;
; R24 interconnects           ; 10 / 1,775 ( < 1 % )   ;
; R4 interconnects            ; 534 / 41,310 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.22) ; Number of LABs  (Total = 50) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 4                            ;
; 3                                           ; 2                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 3                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 3                            ;
; 14                                          ; 2                            ;
; 15                                          ; 4                            ;
; 16                                          ; 25                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.72) ; Number of LABs  (Total = 50) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 39                           ;
; 1 Clock                            ; 39                           ;
; 1 Clock enable                     ; 2                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Async. clears                    ; 2                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.72) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 3                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 3                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
; 32                                           ; 13                           ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 13.22) ; Number of LABs  (Total = 50) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 4                            ;
; 2                                                ; 4                            ;
; 3                                                ; 3                            ;
; 4                                                ; 1                            ;
; 5                                                ; 0                            ;
; 6                                                ; 0                            ;
; 7                                                ; 0                            ;
; 8                                                ; 2                            ;
; 9                                                ; 2                            ;
; 10                                               ; 1                            ;
; 11                                               ; 3                            ;
; 12                                               ; 1                            ;
; 13                                               ; 3                            ;
; 14                                               ; 2                            ;
; 15                                               ; 4                            ;
; 16                                               ; 1                            ;
; 17                                               ; 0                            ;
; 18                                               ; 2                            ;
; 19                                               ; 0                            ;
; 20                                               ; 3                            ;
; 21                                               ; 8                            ;
; 22                                               ; 1                            ;
; 23                                               ; 3                            ;
; 24                                               ; 1                            ;
; 25                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.88) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 5                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 4                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 4                            ;
; 16                                           ; 5                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 3                            ;
; 28                                           ; 3                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 10        ; 0            ; 10        ; 0            ; 0            ; 10        ; 10        ; 0            ; 10        ; 10        ; 0            ; 6            ; 0            ; 0            ; 4            ; 0            ; 6            ; 4            ; 0            ; 0            ; 0            ; 6            ; 0            ; 0            ; 0            ; 0            ; 0            ; 10        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 10           ; 0         ; 10           ; 10           ; 0         ; 0         ; 10           ; 0         ; 0         ; 10           ; 4            ; 10           ; 10           ; 6            ; 10           ; 4            ; 6            ; 10           ; 10           ; 10           ; 4            ; 10           ; 10           ; 10           ; 10           ; 10           ; 0         ; 10           ; 10           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; sck_dac            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cs_dac             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sck_adc            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cs_adc             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eop                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdo                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; en                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdi                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                     ;
+--------------------------------------------------------+--------------------------------------+-------------------+
; Source Clock(s)                                        ; Destination Clock(s)                 ; Delay Added in ns ;
+--------------------------------------------------------+--------------------------------------+-------------------+
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout             ; 23.6              ;
; clk                                                    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.5               ;
+--------------------------------------------------------+--------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                            ;
+---------------------------------------+------------------------------+-------------------+
; Source Register                       ; Destination Register         ; Delay Added in ns ;
+---------------------------------------+------------------------------+-------------------+
; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[3] ; 2.609             ;
; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[3] ; 2.609             ;
; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[3] ; 2.370             ;
; spi_adc:cp1|\datoin:dato[8]           ; spi_dac:cp3|reg_des:cp1|Q[5] ; 2.355             ;
; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[3] ; 2.355             ;
; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[3] ; 2.349             ;
; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[3] ; 2.349             ;
; spi_adc:cp1|\datoin:dato[9]           ; spi_dac:cp3|reg_des:cp1|Q[6] ; 2.190             ;
; spi_adc:cp1|\datoin:dato[7]           ; spi_dac:cp3|reg_des:cp1|Q[4] ; 2.190             ;
; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[3] ; 2.190             ;
; divisor_reloj:cp2|clkout              ; eop                          ; 0.905             ;
; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; eop                          ; 0.140             ;
+---------------------------------------+------------------------------+-------------------+
Note: This table only shows the top 12 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "procesador_2"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "spi_adc:cp1|clkout:clkadc|altpll:altpll_component|clkout_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 50, and phase shift of 0 degrees (0 ps) for spi_adc:cp1|clkout:clkadc|altpll:altpll_component|clkout_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'procesador_2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node spi_adc:cp1|clkout:clkadc|altpll:altpll_component|clkout_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node divisor_reloj:cp2|clkout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node spi_adc:cp1|\datoin:scint
        Info (176357): Destination node spi_dac:cp3|impulso_ini:cp3|estado~8
        Info (176357): Destination node spi_adc:cp1|datoin~0
        Info (176357): Destination node spi_dac:cp3|impulso_ini:cp3|Selector0~0
        Info (176357): Destination node spi_adc:cp1|\datoin:indice[3]~1
        Info (176357): Destination node spi_adc:cp1|\datoin:indice[0]~1
        Info (176357): Destination node spi_adc:cp1|altaimp~2
        Info (176357): Destination node spi_adc:cp1|indice~0
        Info (176357): Destination node spi_adc:cp1|altaimp~3
        Info (176357): Destination node spi_adc:cp1|\datoin:dato[0]~0
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node spi_dac:cp3|uc_spi_out:cp5|sck~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "spi_adc:cp1|clkout:clkadc|altpll:altpll_component|clkout_altpll:auto_generated|pll1" output port clk[0] feeds output pin "sck_adc~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X10_Y20 to location X20_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.67 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/roirt/Desktop/Version2/P6_2/output_files/procesador_2.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4915 megabytes
    Info: Processing ended: Mon Apr 04 19:54:26 2022
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/roirt/Desktop/Version2/P6_2/output_files/procesador_2.fit.smsg.


