platform=xilinx_u200_xdma_201830_2
debug=1
save-temps=1

# カーネルへのインスタンス数とSLR（Super Logic Region）の配置調整
[connectivity]
# カーネルのインスタンス数指定
# カーネルに指定した数のCUがインスタンシエートされる
# 8カーネル
nk=test_bench:1:test_bench_set_1
nk=switch_set_1:1:switch_set_1


# 各インスタンスのDRAM接続を指定
# カーネルインターフェースのプラットフォーム内のシステムポートへの割り当て
# カーネルポートを特定のメモリリソースにマップする
# test_bench
# switch
sp=switch_set_1.hash_table:DDR[0]
sp=switch_set_1.FP_DB:DDR[2]


# 配線
# test_bench
stream_connect=test_bench_set_1.top_stream_out:switch_set_1.top_stream_in
stream_connect=test_bench_set_1.end_stream_out:switch_set_1.end_stream_in
stream_connect=test_bench_set_1.complete_stream_out:switch_set_1.complete_stream_in
# switch
stream_connect=switch_set_1.flame96_r_stream_out:test_bench_set_1.flame96_r_stream_in



[hls]
jobs=4

[profile]
data=all:all:all# Monitor data on all kernels and CUs
#stall=all:all   # Monitor stalls for all CUs of all kernels
#exec=all:all    # Monitor execution times for all CUs
#aie=all         # Monitor all AIE streams
