+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                 ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; HexDriver                                                                 ; 16    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TMSSROM|altsyncram_component|auto_generated|altsyncram1                   ; 37    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TMSSROM|altsyncram_component|auto_generated                               ; 10    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TMSSROM                                                                   ; 10    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|ScanBuf|altsyncram_component|auto_generated|altsyncram1            ; 55    ; 17             ; 0            ; 17             ; 16     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|ScanBuf|altsyncram_component|auto_generated                        ; 37    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|ScanBuf                                                            ; 37    ; 4              ; 0            ; 4              ; 16     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|WriteFIFO|dcfifo_component|auto_generated|wrfull_eq_comp           ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|WriteFIFO|dcfifo_component|auto_generated|wrempty_eq_comp          ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|WriteFIFO|dcfifo_component|auto_generated|rdempty_eq_comp          ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|WriteFIFO|dcfifo_component|auto_generated|ws_dgrp|dffpipe15        ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|WriteFIFO|dcfifo_component|auto_generated|ws_dgrp                  ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|WriteFIFO|dcfifo_component|auto_generated|rs_dgwp|dffpipe12        ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|WriteFIFO|dcfifo_component|auto_generated|rs_dgwp                  ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|WriteFIFO|dcfifo_component|auto_generated|rdaclr                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|WriteFIFO|dcfifo_component|auto_generated|fifo_ram|output_mux      ; 259   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|WriteFIFO|dcfifo_component|auto_generated|fifo_ram|address_decoder ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|WriteFIFO|dcfifo_component|auto_generated|fifo_ram                 ; 43    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|WriteFIFO|dcfifo_component|auto_generated|wrptr_gp                 ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|WriteFIFO|dcfifo_component|auto_generated|wrptr_g1p                ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|WriteFIFO|dcfifo_component|auto_generated|rdptr_g1p                ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|WriteFIFO|dcfifo_component|auto_generated                          ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|WriteFIFO                                                          ; 36    ; 32             ; 0            ; 32             ; 34     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|VSCRAM|altsyncram_component|auto_generated                         ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|VSCRAM                                                             ; 45    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|CRAM|altsyncram_component|auto_generated|altsyncram1               ; 41    ; 10             ; 0            ; 10             ; 9      ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|CRAM|altsyncram_component|auto_generated                           ; 30    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP|CRAM                                                               ; 30    ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MD_VDP                                                                    ; 64    ; 19             ; 48           ; 19             ; 33     ; 19              ; 19            ; 19              ; 18    ; 0              ; 16           ; 0                ; 18                ;
; CPU|TG68_fast_inst                                                        ; 23    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU                                                                       ; 23    ; 26             ; 0            ; 26             ; 53     ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MegaDriveClkGen                                                           ; 1     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; MegaDriveClkPLL                                                           ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MainPLL                                                                   ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAMMultiplexer                                                           ; 56    ; 17             ; 21           ; 17             ; 41     ; 17              ; 17            ; 17              ; 32    ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
