TimeQuest Timing Analyzer report for PartBCon
Sat Dec 05 12:04:54 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'controller:inst1|state.1110'
 12. Slow Model Setup: 'CLK'
 13. Slow Model Setup: 'controller:inst1|S[10]'
 14. Slow Model Hold: 'controller:inst1|S[10]'
 15. Slow Model Hold: 'CLK'
 16. Slow Model Hold: 'controller:inst1|state.1110'
 17. Slow Model Minimum Pulse Width: 'CLK'
 18. Slow Model Minimum Pulse Width: 'controller:inst1|S[10]'
 19. Slow Model Minimum Pulse Width: 'controller:inst1|state.1110'
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'controller:inst1|state.1110'
 28. Fast Model Setup: 'CLK'
 29. Fast Model Setup: 'controller:inst1|S[10]'
 30. Fast Model Hold: 'controller:inst1|S[10]'
 31. Fast Model Hold: 'CLK'
 32. Fast Model Hold: 'controller:inst1|state.1110'
 33. Fast Model Minimum Pulse Width: 'CLK'
 34. Fast Model Minimum Pulse Width: 'controller:inst1|S[10]'
 35. Fast Model Minimum Pulse Width: 'controller:inst1|state.1110'
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Multicorner Timing Analysis Summary
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PartBCon                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; CLK                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                         ;
; controller:inst1|S[10]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controller:inst1|S[10] }      ;
; controller:inst1|state.1110 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controller:inst1|state.1110 } ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                               ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; INF MHz    ; 153.14 MHz      ; controller:inst1|S[10] ; limit due to hold check                                       ;
; 448.23 MHz ; 405.02 MHz      ; CLK                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow Model Setup Summary                             ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; controller:inst1|state.1110 ; -4.593 ; -22.020       ;
; CLK                         ; -2.373 ; -16.080       ;
; controller:inst1|S[10]      ; 0.406  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow Model Hold Summary                              ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; controller:inst1|S[10]      ; -3.265 ; -14.127       ;
; CLK                         ; -1.996 ; -1.996        ;
; controller:inst1|state.1110 ; -1.341 ; -2.011        ;
+-----------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; CLK                         ; -1.469 ; -19.799       ;
; controller:inst1|S[10]      ; 0.500  ; 0.000         ;
; controller:inst1|state.1110 ; 0.500  ; 0.000         ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controller:inst1|state.1110'                                                                                                     ;
+--------+-----------------------------+------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------+--------------+-----------------------------+--------------+------------+------------+
; -4.593 ; controller:inst1|state.1101 ; controller:inst1|S[8]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -1.753     ; 1.691      ;
; -4.308 ; controller:inst1|state.1001 ; controller:inst1|S[8]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -1.753     ; 1.406      ;
; -4.207 ; controller:inst1|state.0011 ; controller:inst1|S[8]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -1.753     ; 1.305      ;
; -3.727 ; controller:inst1|state.0110 ; controller:inst1|S[4]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -1.984     ; 0.828      ;
; -3.716 ; controller:inst1|state.0101 ; controller:inst1|S[5]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -1.753     ; 1.071      ;
; -3.579 ; controller:inst1|state.1100 ; controller:inst1|S[9]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -1.752     ; 1.646      ;
; -3.210 ; controller:inst1|state.1000 ; controller:inst1|S[9]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -1.752     ; 1.277      ;
; -3.035 ; controller:inst1|state.0010 ; controller:inst1|S[9]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -1.752     ; 1.102      ;
; -2.964 ; controller:inst1|state.1010 ; controller:inst1|S[3]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -2.015     ; 0.970      ;
; -2.960 ; controller:inst1|state.0100 ; controller:inst1|S[7]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -1.750     ; 0.833      ;
; -0.481 ; controller:inst1|state.0111 ; controller:inst1|S[10] ; CLK          ; controller:inst1|state.1110 ; 1.000        ; 2.348      ; 1.920      ;
; -0.418 ; controller:inst1|state.1011 ; controller:inst1|S[10] ; CLK          ; controller:inst1|state.1110 ; 1.000        ; 2.350      ; 1.859      ;
; -0.239 ; controller:inst1|state.0001 ; controller:inst1|S[10] ; CLK          ; controller:inst1|state.1110 ; 1.000        ; 2.357      ; 1.687      ;
; 1.197  ; controller:inst1|state.0000 ; controller:inst1|S[11] ; CLK          ; controller:inst1|state.1110 ; 1.000        ; 2.153      ; 0.812      ;
+--------+-----------------------------+------------------------+--------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                        ;
+--------+------------------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                     ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; -2.373 ; controller:inst1|instruction.H_297 ; controller:inst1|state.0111 ; controller:inst1|S[10]      ; CLK         ; 0.500        ; -2.326     ; 0.585      ;
; -2.361 ; controller:inst1|instruction.G_305 ; controller:inst1|state.0110 ; controller:inst1|S[10]      ; CLK         ; 0.500        ; -2.329     ; 0.570      ;
; -2.361 ; controller:inst1|instruction.F_313 ; controller:inst1|state.0101 ; controller:inst1|S[10]      ; CLK         ; 0.500        ; -2.328     ; 0.571      ;
; -2.195 ; controller:inst1|instruction.L_289 ; controller:inst1|state.1011 ; controller:inst1|S[10]      ; CLK         ; 0.500        ; -2.151     ; 0.582      ;
; -2.186 ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10]      ; CLK         ; 0.500        ; -2.142     ; 0.582      ;
; -1.813 ; controller:inst1|instruction.H_297 ; controller:inst1|state.0111 ; controller:inst1|S[10]      ; CLK         ; 1.000        ; -2.266     ; 0.585      ;
; -1.801 ; controller:inst1|instruction.G_305 ; controller:inst1|state.0110 ; controller:inst1|S[10]      ; CLK         ; 1.000        ; -2.269     ; 0.570      ;
; -1.801 ; controller:inst1|instruction.F_313 ; controller:inst1|state.0101 ; controller:inst1|S[10]      ; CLK         ; 1.000        ; -2.268     ; 0.571      ;
; -1.635 ; controller:inst1|instruction.L_289 ; controller:inst1|state.1011 ; controller:inst1|S[10]      ; CLK         ; 1.000        ; -2.091     ; 0.582      ;
; -1.626 ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10]      ; CLK         ; 1.000        ; -2.082     ; 0.582      ;
; -1.231 ; controller:inst1|state.1010        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 1.000        ; -0.009     ; 2.260      ;
; -0.923 ; controller:inst1|state.0110        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 1.000        ; -0.009     ; 1.952      ;
; -0.680 ; controller:inst1|state.0101        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 1.000        ; -0.009     ; 1.709      ;
; -0.632 ; controller:inst1|state.0100        ; controller:inst1|state.0111 ; CLK                         ; CLK         ; 1.000        ; 0.002      ; 1.672      ;
; -0.631 ; controller:inst1|state.0100        ; controller:inst1|state.0110 ; CLK                         ; CLK         ; 1.000        ; 0.002      ; 1.671      ;
; -0.631 ; controller:inst1|state.0100        ; controller:inst1|state.0101 ; CLK                         ; CLK         ; 1.000        ; 0.002      ; 1.671      ;
; -0.630 ; controller:inst1|state.0100        ; controller:inst1|state.1110 ; CLK                         ; CLK         ; 1.000        ; 0.002      ; 1.670      ;
; -0.538 ; controller:inst1|state.1001        ; controller:inst1|state.1010 ; CLK                         ; CLK         ; 1.000        ; 0.002      ; 1.578      ;
; -0.531 ; controller:inst1|state.1100        ; controller:inst1|state.1101 ; CLK                         ; CLK         ; 1.000        ; 0.000      ; 1.569      ;
; -0.524 ; controller:inst1|state.0001        ; controller:inst1|state.0010 ; CLK                         ; CLK         ; 1.000        ; 0.007      ; 1.569      ;
; -0.523 ; controller:inst1|state.1011        ; controller:inst1|state.1100 ; CLK                         ; CLK         ; 1.000        ; 0.000      ; 1.561      ;
; -0.518 ; controller:inst1|state.0011        ; controller:inst1|state.0100 ; CLK                         ; CLK         ; 1.000        ; 0.000      ; 1.556      ;
; -0.495 ; controller:inst1|state.0111        ; controller:inst1|state.1000 ; CLK                         ; CLK         ; 1.000        ; -0.002     ; 1.531      ;
; -0.483 ; controller:inst1|state.1101        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 1.000        ; -0.007     ; 1.514      ;
; -0.338 ; controller:inst1|state.0000        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 1.000        ; 0.000      ; 1.376      ;
; -0.244 ; controller:inst1|state.0010        ; controller:inst1|state.0011 ; CLK                         ; CLK         ; 1.000        ; 0.000      ; 1.282      ;
; -0.208 ; controller:inst1|state.0100        ; controller:inst1|state.1011 ; CLK                         ; CLK         ; 1.000        ; 0.000      ; 1.246      ;
; 0.130  ; controller:inst1|state.1000        ; controller:inst1|state.1001 ; CLK                         ; CLK         ; 1.000        ; 0.000      ; 0.908      ;
; 2.248  ; controller:inst1|state.1110        ; controller:inst1|state.0001 ; controller:inst1|state.1110 ; CLK         ; 0.500        ; 2.879      ; 1.446      ;
; 2.748  ; controller:inst1|state.1110        ; controller:inst1|state.0001 ; controller:inst1|state.1110 ; CLK         ; 1.000        ; 2.879      ; 1.446      ;
+--------+------------------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controller:inst1|S[10]'                                                                                                                          ;
+-------+------------------------+------------------------------------+-----------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                            ; Launch Clock                ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------------------+-----------------------------+------------------------+--------------+------------+------------+
; 0.406 ; controller:inst1|S[9]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.080      ; 3.027      ;
; 0.634 ; controller:inst1|S[7]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.078      ; 2.797      ;
; 0.708 ; controller:inst1|S[4]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.310      ; 2.955      ;
; 0.831 ; controller:inst1|S[3]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.341      ; 2.863      ;
; 0.846 ; controller:inst1|S[9]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.020      ; 3.027      ;
; 0.913 ; controller:inst1|S[5]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.079      ; 2.519      ;
; 0.940 ; controller:inst1|S[8]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.081      ; 2.494      ;
; 1.046 ; controller:inst1|S[7]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 3.901      ; 2.347      ;
; 1.047 ; controller:inst1|S[9]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.083      ; 2.745      ;
; 1.074 ; controller:inst1|S[7]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.018      ; 2.797      ;
; 1.120 ; controller:inst1|S[4]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.133      ; 2.505      ;
; 1.146 ; controller:inst1|S[9]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.082      ; 2.639      ;
; 1.148 ; controller:inst1|S[4]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.250      ; 2.955      ;
; 1.268 ; controller:inst1|S[7]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 3.894      ; 2.118      ;
; 1.271 ; controller:inst1|S[3]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.281      ; 2.863      ;
; 1.314 ; controller:inst1|S[3]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.164      ; 2.342      ;
; 1.325 ; controller:inst1|S[5]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 3.902      ; 2.069      ;
; 1.342 ; controller:inst1|S[4]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.126      ; 2.276      ;
; 1.353 ; controller:inst1|S[5]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.019      ; 2.519      ;
; 1.380 ; controller:inst1|S[8]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.021      ; 2.494      ;
; 1.472 ; controller:inst1|S[3]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.344      ; 2.581      ;
; 1.486 ; controller:inst1|S[7]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 3.841      ; 2.347      ;
; 1.487 ; controller:inst1|S[9]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.023      ; 2.745      ;
; 1.522 ; controller:inst1|S[10] ; controller:inst1|instruction.H_297 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 5.154      ; 2.985      ;
; 1.536 ; controller:inst1|S[3]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.157      ; 2.113      ;
; 1.547 ; controller:inst1|S[5]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 3.895      ; 1.840      ;
; 1.560 ; controller:inst1|S[4]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.073      ; 2.505      ;
; 1.571 ; controller:inst1|S[3]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.343      ; 2.475      ;
; 1.582 ; controller:inst1|S[8]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 3.897      ; 1.807      ;
; 1.582 ; controller:inst1|S[10] ; controller:inst1|instruction.H_297 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 5.214      ; 2.985      ;
; 1.586 ; controller:inst1|S[9]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.022      ; 2.639      ;
; 1.599 ; controller:inst1|S[7]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.081      ; 2.191      ;
; 1.614 ; controller:inst1|S[4]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.313      ; 2.408      ;
; 1.698 ; controller:inst1|S[7]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.080      ; 2.085      ;
; 1.708 ; controller:inst1|S[7]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 3.834      ; 2.118      ;
; 1.718 ; controller:inst1|S[5]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.082      ; 2.073      ;
; 1.718 ; controller:inst1|S[8]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.083      ; 2.068      ;
; 1.725 ; controller:inst1|S[8]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.084      ; 2.068      ;
; 1.748 ; controller:inst1|S[9]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 3.896      ; 1.640      ;
; 1.749 ; controller:inst1|S[9]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 3.903      ; 1.646      ;
; 1.754 ; controller:inst1|S[3]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.104      ; 2.342      ;
; 1.765 ; controller:inst1|S[5]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 3.842      ; 2.069      ;
; 1.782 ; controller:inst1|S[4]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.066      ; 2.276      ;
; 1.783 ; controller:inst1|S[8]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 3.904      ; 1.613      ;
; 1.834 ; controller:inst1|S[4]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.312      ; 2.181      ;
; 1.880 ; controller:inst1|S[5]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 4.081      ; 1.904      ;
; 1.912 ; controller:inst1|S[3]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.284      ; 2.581      ;
; 1.976 ; controller:inst1|S[3]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.097      ; 2.113      ;
; 1.987 ; controller:inst1|S[5]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 3.835      ; 1.840      ;
; 2.011 ; controller:inst1|S[3]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.283      ; 2.475      ;
; 2.022 ; controller:inst1|S[8]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 3.837      ; 1.807      ;
; 2.022 ; controller:inst1|S[10] ; controller:inst1|instruction.H_297 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 5.154      ; 2.985      ;
; 2.039 ; controller:inst1|S[7]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.021      ; 2.191      ;
; 2.054 ; controller:inst1|S[4]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.253      ; 2.408      ;
; 2.082 ; controller:inst1|S[10] ; controller:inst1|instruction.H_297 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 5.214      ; 2.985      ;
; 2.138 ; controller:inst1|S[7]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.020      ; 2.085      ;
; 2.158 ; controller:inst1|S[5]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.022      ; 2.073      ;
; 2.158 ; controller:inst1|S[8]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.023      ; 2.068      ;
; 2.163 ; controller:inst1|S[10] ; controller:inst1|instruction.G_305 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 5.157      ; 2.703      ;
; 2.165 ; controller:inst1|S[8]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.024      ; 2.068      ;
; 2.188 ; controller:inst1|S[9]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 3.836      ; 1.640      ;
; 2.189 ; controller:inst1|S[9]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 3.843      ; 1.646      ;
; 2.223 ; controller:inst1|S[8]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 3.844      ; 1.613      ;
; 2.223 ; controller:inst1|S[10] ; controller:inst1|instruction.G_305 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 5.217      ; 2.703      ;
; 2.262 ; controller:inst1|S[10] ; controller:inst1|instruction.F_313 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 5.156      ; 2.597      ;
; 2.274 ; controller:inst1|S[4]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.252      ; 2.181      ;
; 2.320 ; controller:inst1|S[5]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 4.021      ; 1.904      ;
; 2.322 ; controller:inst1|S[10] ; controller:inst1|instruction.F_313 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 5.216      ; 2.597      ;
; 2.595 ; controller:inst1|S[10] ; controller:inst1|instruction.O_281 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 4.970      ; 1.867      ;
; 2.655 ; controller:inst1|S[10] ; controller:inst1|instruction.O_281 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 5.030      ; 1.867      ;
; 2.663 ; controller:inst1|S[10] ; controller:inst1|instruction.G_305 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 5.157      ; 2.703      ;
; 2.697 ; controller:inst1|S[10] ; controller:inst1|instruction.L_289 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 4.977      ; 1.772      ;
; 2.723 ; controller:inst1|S[10] ; controller:inst1|instruction.G_305 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 5.217      ; 2.703      ;
; 2.757 ; controller:inst1|S[10] ; controller:inst1|instruction.L_289 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 5.037      ; 1.772      ;
; 2.762 ; controller:inst1|S[10] ; controller:inst1|instruction.F_313 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 5.156      ; 2.597      ;
; 2.822 ; controller:inst1|S[10] ; controller:inst1|instruction.F_313 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 5.216      ; 2.597      ;
; 3.095 ; controller:inst1|S[10] ; controller:inst1|instruction.O_281 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 4.970      ; 1.867      ;
; 3.155 ; controller:inst1|S[10] ; controller:inst1|instruction.O_281 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 5.030      ; 1.867      ;
; 3.197 ; controller:inst1|S[10] ; controller:inst1|instruction.L_289 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 4.977      ; 1.772      ;
; 3.257 ; controller:inst1|S[10] ; controller:inst1|instruction.L_289 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 5.037      ; 1.772      ;
+-------+------------------------+------------------------------------+-----------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controller:inst1|S[10]'                                                                                                                            ;
+--------+------------------------+------------------------------------+-----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                            ; Launch Clock                ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------+-----------------------------+------------------------+--------------+------------+------------+
; -3.265 ; controller:inst1|S[10] ; controller:inst1|instruction.L_289 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 5.037      ; 1.772      ;
; -3.205 ; controller:inst1|S[10] ; controller:inst1|instruction.L_289 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 4.977      ; 1.772      ;
; -3.163 ; controller:inst1|S[10] ; controller:inst1|instruction.O_281 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 5.030      ; 1.867      ;
; -3.103 ; controller:inst1|S[10] ; controller:inst1|instruction.O_281 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 4.970      ; 1.867      ;
; -2.765 ; controller:inst1|S[10] ; controller:inst1|instruction.L_289 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 5.037      ; 1.772      ;
; -2.705 ; controller:inst1|S[10] ; controller:inst1|instruction.L_289 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 4.977      ; 1.772      ;
; -2.663 ; controller:inst1|S[10] ; controller:inst1|instruction.O_281 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 5.030      ; 1.867      ;
; -2.619 ; controller:inst1|S[10] ; controller:inst1|instruction.F_313 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 5.216      ; 2.597      ;
; -2.603 ; controller:inst1|S[10] ; controller:inst1|instruction.O_281 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 4.970      ; 1.867      ;
; -2.566 ; controller:inst1|S[10] ; controller:inst1|instruction.H_297 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 5.214      ; 2.648      ;
; -2.559 ; controller:inst1|S[10] ; controller:inst1|instruction.F_313 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 5.156      ; 2.597      ;
; -2.514 ; controller:inst1|S[10] ; controller:inst1|instruction.G_305 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 5.217      ; 2.703      ;
; -2.506 ; controller:inst1|S[10] ; controller:inst1|instruction.H_297 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 5.154      ; 2.648      ;
; -2.454 ; controller:inst1|S[10] ; controller:inst1|instruction.G_305 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 5.157      ; 2.703      ;
; -2.231 ; controller:inst1|S[8]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 3.844      ; 1.613      ;
; -2.197 ; controller:inst1|S[9]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 3.843      ; 1.646      ;
; -2.196 ; controller:inst1|S[9]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 3.836      ; 1.640      ;
; -2.119 ; controller:inst1|S[10] ; controller:inst1|instruction.F_313 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 5.216      ; 2.597      ;
; -2.117 ; controller:inst1|S[5]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.021      ; 1.904      ;
; -2.071 ; controller:inst1|S[4]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.252      ; 2.181      ;
; -2.066 ; controller:inst1|S[10] ; controller:inst1|instruction.H_297 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 5.214      ; 2.648      ;
; -2.059 ; controller:inst1|S[10] ; controller:inst1|instruction.F_313 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 5.156      ; 2.597      ;
; -2.030 ; controller:inst1|S[8]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 3.837      ; 1.807      ;
; -2.027 ; controller:inst1|S[5]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.019      ; 1.992      ;
; -2.014 ; controller:inst1|S[10] ; controller:inst1|instruction.G_305 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 5.217      ; 2.703      ;
; -2.006 ; controller:inst1|S[10] ; controller:inst1|instruction.H_297 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 5.154      ; 2.648      ;
; -1.995 ; controller:inst1|S[5]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 3.835      ; 1.840      ;
; -1.984 ; controller:inst1|S[3]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.097      ; 2.113      ;
; -1.981 ; controller:inst1|S[4]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.250      ; 2.269      ;
; -1.956 ; controller:inst1|S[8]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.024      ; 2.068      ;
; -1.955 ; controller:inst1|S[8]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.023      ; 2.068      ;
; -1.954 ; controller:inst1|S[10] ; controller:inst1|instruction.G_305 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 5.157      ; 2.703      ;
; -1.949 ; controller:inst1|S[5]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.022      ; 2.073      ;
; -1.935 ; controller:inst1|S[7]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.020      ; 2.085      ;
; -1.865 ; controller:inst1|S[8]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.021      ; 2.156      ;
; -1.845 ; controller:inst1|S[7]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.018      ; 2.173      ;
; -1.845 ; controller:inst1|S[4]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.253      ; 2.408      ;
; -1.830 ; controller:inst1|S[7]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.021      ; 2.191      ;
; -1.808 ; controller:inst1|S[3]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.283      ; 2.475      ;
; -1.791 ; controller:inst1|S[8]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 3.904      ; 1.613      ;
; -1.790 ; controller:inst1|S[4]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.066      ; 2.276      ;
; -1.773 ; controller:inst1|S[5]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 3.842      ; 2.069      ;
; -1.762 ; controller:inst1|S[3]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.104      ; 2.342      ;
; -1.757 ; controller:inst1|S[9]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 3.903      ; 1.646      ;
; -1.756 ; controller:inst1|S[9]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 3.896      ; 1.640      ;
; -1.718 ; controller:inst1|S[3]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.281      ; 2.563      ;
; -1.716 ; controller:inst1|S[7]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 3.834      ; 2.118      ;
; -1.703 ; controller:inst1|S[3]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.284      ; 2.581      ;
; -1.677 ; controller:inst1|S[5]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.081      ; 1.904      ;
; -1.631 ; controller:inst1|S[4]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.312      ; 2.181      ;
; -1.604 ; controller:inst1|S[9]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.020      ; 2.416      ;
; -1.590 ; controller:inst1|S[8]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 3.897      ; 1.807      ;
; -1.587 ; controller:inst1|S[5]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.079      ; 1.992      ;
; -1.568 ; controller:inst1|S[4]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.073      ; 2.505      ;
; -1.555 ; controller:inst1|S[5]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 3.895      ; 1.840      ;
; -1.544 ; controller:inst1|S[3]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.157      ; 2.113      ;
; -1.541 ; controller:inst1|S[4]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.310      ; 2.269      ;
; -1.516 ; controller:inst1|S[8]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.084      ; 2.068      ;
; -1.515 ; controller:inst1|S[8]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.083      ; 2.068      ;
; -1.509 ; controller:inst1|S[5]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.082      ; 2.073      ;
; -1.495 ; controller:inst1|S[7]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.080      ; 2.085      ;
; -1.494 ; controller:inst1|S[7]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 3.841      ; 2.347      ;
; -1.425 ; controller:inst1|S[8]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.081      ; 2.156      ;
; -1.405 ; controller:inst1|S[7]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.078      ; 2.173      ;
; -1.405 ; controller:inst1|S[4]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.313      ; 2.408      ;
; -1.390 ; controller:inst1|S[7]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.081      ; 2.191      ;
; -1.383 ; controller:inst1|S[9]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.022      ; 2.639      ;
; -1.368 ; controller:inst1|S[3]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.343      ; 2.475      ;
; -1.350 ; controller:inst1|S[4]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.126      ; 2.276      ;
; -1.333 ; controller:inst1|S[5]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 3.902      ; 2.069      ;
; -1.322 ; controller:inst1|S[3]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.164      ; 2.342      ;
; -1.278 ; controller:inst1|S[9]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 4.023      ; 2.745      ;
; -1.278 ; controller:inst1|S[3]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.341      ; 2.563      ;
; -1.276 ; controller:inst1|S[7]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 3.894      ; 2.118      ;
; -1.263 ; controller:inst1|S[3]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.344      ; 2.581      ;
; -1.164 ; controller:inst1|S[9]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.080      ; 2.416      ;
; -1.128 ; controller:inst1|S[4]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.133      ; 2.505      ;
; -1.054 ; controller:inst1|S[7]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 3.901      ; 2.347      ;
; -0.943 ; controller:inst1|S[9]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.082      ; 2.639      ;
; -0.838 ; controller:inst1|S[9]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 4.083      ; 2.745      ;
+--------+------------------------+------------------------------------+-----------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                         ;
+--------+------------------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                     ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; -1.996 ; controller:inst1|state.1110        ; controller:inst1|state.0001 ; controller:inst1|state.1110 ; CLK         ; 0.000        ; 2.879      ; 1.446      ;
; -1.496 ; controller:inst1|state.1110        ; controller:inst1|state.0001 ; controller:inst1|state.1110 ; CLK         ; -0.500       ; 2.879      ; 1.446      ;
; 0.622  ; controller:inst1|state.1000        ; controller:inst1|state.1001 ; CLK                         ; CLK         ; 0.000        ; 0.000      ; 0.908      ;
; 0.960  ; controller:inst1|state.0100        ; controller:inst1|state.1011 ; CLK                         ; CLK         ; 0.000        ; 0.000      ; 1.246      ;
; 0.996  ; controller:inst1|state.0010        ; controller:inst1|state.0011 ; CLK                         ; CLK         ; 0.000        ; 0.000      ; 1.282      ;
; 1.090  ; controller:inst1|state.0000        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 0.000        ; 0.000      ; 1.376      ;
; 1.235  ; controller:inst1|state.1101        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 0.000        ; -0.007     ; 1.514      ;
; 1.247  ; controller:inst1|state.0111        ; controller:inst1|state.1000 ; CLK                         ; CLK         ; 0.000        ; -0.002     ; 1.531      ;
; 1.270  ; controller:inst1|state.0011        ; controller:inst1|state.0100 ; CLK                         ; CLK         ; 0.000        ; 0.000      ; 1.556      ;
; 1.275  ; controller:inst1|state.1011        ; controller:inst1|state.1100 ; CLK                         ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.276  ; controller:inst1|state.0001        ; controller:inst1|state.0010 ; CLK                         ; CLK         ; 0.000        ; 0.007      ; 1.569      ;
; 1.283  ; controller:inst1|state.1100        ; controller:inst1|state.1101 ; CLK                         ; CLK         ; 0.000        ; 0.000      ; 1.569      ;
; 1.290  ; controller:inst1|state.1001        ; controller:inst1|state.1010 ; CLK                         ; CLK         ; 0.000        ; 0.002      ; 1.578      ;
; 1.382  ; controller:inst1|state.0100        ; controller:inst1|state.1110 ; CLK                         ; CLK         ; 0.000        ; 0.002      ; 1.670      ;
; 1.383  ; controller:inst1|state.0100        ; controller:inst1|state.0110 ; CLK                         ; CLK         ; 0.000        ; 0.002      ; 1.671      ;
; 1.383  ; controller:inst1|state.0100        ; controller:inst1|state.0101 ; CLK                         ; CLK         ; 0.000        ; 0.002      ; 1.671      ;
; 1.384  ; controller:inst1|state.0100        ; controller:inst1|state.0111 ; CLK                         ; CLK         ; 0.000        ; 0.002      ; 1.672      ;
; 1.432  ; controller:inst1|state.0101        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 0.000        ; -0.009     ; 1.709      ;
; 1.675  ; controller:inst1|state.0110        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 0.000        ; -0.009     ; 1.952      ;
; 1.983  ; controller:inst1|state.1010        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 0.000        ; -0.009     ; 2.260      ;
; 2.378  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10]      ; CLK         ; 0.000        ; -2.082     ; 0.582      ;
; 2.387  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1011 ; controller:inst1|S[10]      ; CLK         ; 0.000        ; -2.091     ; 0.582      ;
; 2.553  ; controller:inst1|instruction.G_305 ; controller:inst1|state.0110 ; controller:inst1|S[10]      ; CLK         ; 0.000        ; -2.269     ; 0.570      ;
; 2.553  ; controller:inst1|instruction.F_313 ; controller:inst1|state.0101 ; controller:inst1|S[10]      ; CLK         ; 0.000        ; -2.268     ; 0.571      ;
; 2.565  ; controller:inst1|instruction.H_297 ; controller:inst1|state.0111 ; controller:inst1|S[10]      ; CLK         ; 0.000        ; -2.266     ; 0.585      ;
; 2.938  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10]      ; CLK         ; -0.500       ; -2.142     ; 0.582      ;
; 2.947  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1011 ; controller:inst1|S[10]      ; CLK         ; -0.500       ; -2.151     ; 0.582      ;
; 3.113  ; controller:inst1|instruction.G_305 ; controller:inst1|state.0110 ; controller:inst1|S[10]      ; CLK         ; -0.500       ; -2.329     ; 0.570      ;
; 3.113  ; controller:inst1|instruction.F_313 ; controller:inst1|state.0101 ; controller:inst1|S[10]      ; CLK         ; -0.500       ; -2.328     ; 0.571      ;
; 3.125  ; controller:inst1|instruction.H_297 ; controller:inst1|state.0111 ; controller:inst1|S[10]      ; CLK         ; -0.500       ; -2.326     ; 0.585      ;
+--------+------------------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controller:inst1|state.1110'                                                                                                      ;
+--------+-----------------------------+------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------+--------------+-----------------------------+--------------+------------+------------+
; -1.341 ; controller:inst1|state.0000 ; controller:inst1|S[11] ; CLK          ; controller:inst1|state.1110 ; 0.000        ; 2.153      ; 0.812      ;
; -0.670 ; controller:inst1|state.0001 ; controller:inst1|S[10] ; CLK          ; controller:inst1|state.1110 ; 0.000        ; 2.357      ; 1.687      ;
; -0.491 ; controller:inst1|state.1011 ; controller:inst1|S[10] ; CLK          ; controller:inst1|state.1110 ; 0.000        ; 2.350      ; 1.859      ;
; -0.428 ; controller:inst1|state.0111 ; controller:inst1|S[10] ; CLK          ; controller:inst1|state.1110 ; 0.000        ; 2.348      ; 1.920      ;
; 2.583  ; controller:inst1|state.0100 ; controller:inst1|S[7]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -1.750     ; 0.833      ;
; 2.812  ; controller:inst1|state.0110 ; controller:inst1|S[4]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -1.984     ; 0.828      ;
; 2.824  ; controller:inst1|state.0101 ; controller:inst1|S[5]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -1.753     ; 1.071      ;
; 2.854  ; controller:inst1|state.0010 ; controller:inst1|S[9]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -1.752     ; 1.102      ;
; 2.985  ; controller:inst1|state.1010 ; controller:inst1|S[3]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -2.015     ; 0.970      ;
; 3.029  ; controller:inst1|state.1000 ; controller:inst1|S[9]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -1.752     ; 1.277      ;
; 3.058  ; controller:inst1|state.0011 ; controller:inst1|S[8]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -1.753     ; 1.305      ;
; 3.159  ; controller:inst1|state.1001 ; controller:inst1|S[8]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -1.753     ; 1.406      ;
; 3.398  ; controller:inst1|state.1100 ; controller:inst1|S[9]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -1.752     ; 1.646      ;
; 3.444  ; controller:inst1|state.1101 ; controller:inst1|S[8]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -1.753     ; 1.691      ;
+--------+-----------------------------+------------------------+--------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; CLK   ; Rise       ; CLK                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.0000 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.0000 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.0001 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.0001 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.0010 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.0010 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.0011 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.0011 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.0100 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.0100 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.0101 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.0101 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.0110 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.0110 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.0111 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.0111 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.1000 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.1000 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.1001 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.1001 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.1010 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.1010 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.1011 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.1011 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.1100 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.1100 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.1101 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.1101 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.1110 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.1110 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.0000|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.0000|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.0001|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.0001|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.0010|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.0010|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.0011|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.0011|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.0100|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.0100|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.0101|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.0101|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.0110|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.0110|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.0111|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.0111|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.1000|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.1000|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.1001|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.1001|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.1010|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.1010|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.1011|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.1011|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.1100|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.1100|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.1101|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.1101|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.1110|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.1110|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controller:inst1|S[10]'                                                                            ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.F_313 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.F_313 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.F_313 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.F_313 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.G_305 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.G_305 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.G_305 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.G_305 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.H_297 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.H_297 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.H_297 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.H_297 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.L_289 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.L_289 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.L_289 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.L_289 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.O_281 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.O_281 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.O_281 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.O_281 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|Equal3~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|Equal3~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|Equal3~0|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|Equal3~0|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|S[10]|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|S[10]|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|WideNor0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|WideNor0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|WideNor0|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|WideNor0|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0~0|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0~0|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0~clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|WideNor0~clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0~clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|WideNor0~clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0~clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|WideNor0~clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0~clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|WideNor0~clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|instruction.F_313|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|instruction.F_313|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|instruction.F_313|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|instruction.F_313|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|instruction.G_305|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|instruction.G_305|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|instruction.G_305|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|instruction.G_305|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|instruction.H_297|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|instruction.H_297|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|instruction.H_297|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|instruction.H_297|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|instruction.L_289|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|instruction.L_289|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|instruction.L_289|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|instruction.L_289|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|instruction.O_281|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|instruction.O_281|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|instruction.O_281|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|instruction.O_281|datad      ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controller:inst1|state.1110'                                                                           ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[10]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[10]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[11]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[11]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[3]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[3]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[4]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[4]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[5]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[5]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[7]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[7]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[8]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[8]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[9]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[9]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|S[10]|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|S[10]|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|S[11]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|S[11]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|S[3]|datab                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|S[3]|datab                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|S[4]|datab                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|S[4]|datab                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|S[5]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|S[5]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|S[7]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|S[7]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|S[8]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|S[8]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|S[9]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|S[9]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|state.1110|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|state.1110|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|state.1110~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|state.1110~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|state.1110~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|state.1110~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Sig3      ; controller:inst1|S[10]      ; 3.929 ;       ; Rise       ; controller:inst1|S[10]      ;
; Sig3      ; controller:inst1|S[10]      ;       ; 3.929 ; Fall       ; controller:inst1|S[10]      ;
; Sig0      ; controller:inst1|state.1110 ; 8.947 ; 8.947 ; Rise       ; controller:inst1|state.1110 ;
; Sig2      ; controller:inst1|state.1110 ; 5.424 ; 5.424 ; Rise       ; controller:inst1|state.1110 ;
; Sig4      ; controller:inst1|state.1110 ; 5.250 ; 5.250 ; Rise       ; controller:inst1|state.1110 ;
; Sig7      ; controller:inst1|state.1110 ; 5.295 ; 5.295 ; Rise       ; controller:inst1|state.1110 ;
; Sig8      ; controller:inst1|state.1110 ; 4.847 ; 4.847 ; Rise       ; controller:inst1|state.1110 ;
; Sig9      ; controller:inst1|state.1110 ; 5.726 ; 5.726 ; Rise       ; controller:inst1|state.1110 ;
; Sig10     ; controller:inst1|state.1110 ; 4.931 ; 4.931 ; Rise       ; controller:inst1|state.1110 ;
; Sig11     ; controller:inst1|state.1110 ; 4.929 ; 4.929 ; Rise       ; controller:inst1|state.1110 ;
; Sig42     ; controller:inst1|state.1110 ; 5.408 ; 5.408 ; Rise       ; controller:inst1|state.1110 ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Sig3      ; controller:inst1|S[10]      ; 3.929 ;       ; Rise       ; controller:inst1|S[10]      ;
; Sig3      ; controller:inst1|S[10]      ;       ; 3.929 ; Fall       ; controller:inst1|S[10]      ;
; Sig0      ; controller:inst1|state.1110 ; 8.947 ; 8.947 ; Rise       ; controller:inst1|state.1110 ;
; Sig2      ; controller:inst1|state.1110 ; 5.424 ; 5.424 ; Rise       ; controller:inst1|state.1110 ;
; Sig4      ; controller:inst1|state.1110 ; 5.250 ; 5.250 ; Rise       ; controller:inst1|state.1110 ;
; Sig7      ; controller:inst1|state.1110 ; 5.295 ; 5.295 ; Rise       ; controller:inst1|state.1110 ;
; Sig8      ; controller:inst1|state.1110 ; 4.847 ; 4.847 ; Rise       ; controller:inst1|state.1110 ;
; Sig9      ; controller:inst1|state.1110 ; 5.726 ; 5.726 ; Rise       ; controller:inst1|state.1110 ;
; Sig10     ; controller:inst1|state.1110 ; 4.931 ; 4.931 ; Rise       ; controller:inst1|state.1110 ;
; Sig11     ; controller:inst1|state.1110 ; 4.929 ; 4.929 ; Rise       ; controller:inst1|state.1110 ;
; Sig42     ; controller:inst1|state.1110 ; 5.408 ; 5.408 ; Rise       ; controller:inst1|state.1110 ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------+
; Fast Model Setup Summary                             ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; controller:inst1|state.1110 ; -1.362 ; -6.079        ;
; CLK                         ; -0.738 ; -3.523        ;
; controller:inst1|S[10]      ; 0.984  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast Model Hold Summary                              ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; controller:inst1|S[10]      ; -1.741 ; -7.833        ;
; CLK                         ; -1.089 ; -1.089        ;
; controller:inst1|state.1110 ; -0.811 ; -1.376        ;
+-----------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; CLK                         ; -1.222 ; -16.222       ;
; controller:inst1|S[10]      ; 0.500  ; 0.000         ;
; controller:inst1|state.1110 ; 0.500  ; 0.000         ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controller:inst1|state.1110'                                                                                                     ;
+--------+-----------------------------+------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------+--------------+-----------------------------+--------------+------------+------------+
; -1.362 ; controller:inst1|state.1101 ; controller:inst1|S[8]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -0.957     ; 0.657      ;
; -1.279 ; controller:inst1|state.1001 ; controller:inst1|S[8]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -0.957     ; 0.574      ;
; -1.233 ; controller:inst1|state.0011 ; controller:inst1|S[8]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -0.957     ; 0.528      ;
; -1.075 ; controller:inst1|state.0110 ; controller:inst1|S[4]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -1.049     ; 0.358      ;
; -1.061 ; controller:inst1|state.0101 ; controller:inst1|S[5]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -0.956     ; 0.447      ;
; -0.996 ; controller:inst1|state.1100 ; controller:inst1|S[9]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -0.957     ; 0.640      ;
; -0.868 ; controller:inst1|state.1000 ; controller:inst1|S[9]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -0.957     ; 0.512      ;
; -0.843 ; controller:inst1|state.0010 ; controller:inst1|S[9]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -0.957     ; 0.487      ;
; -0.801 ; controller:inst1|state.1010 ; controller:inst1|S[3]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -1.051     ; 0.405      ;
; -0.784 ; controller:inst1|state.0100 ; controller:inst1|S[7]  ; CLK          ; controller:inst1|state.1110 ; 1.000        ; -0.955     ; 0.361      ;
; 0.838  ; controller:inst1|state.0111 ; controller:inst1|S[10] ; CLK          ; controller:inst1|state.1110 ; 1.000        ; 1.231      ; 0.734      ;
; 0.842  ; controller:inst1|state.1011 ; controller:inst1|S[10] ; CLK          ; controller:inst1|state.1110 ; 1.000        ; 1.232      ; 0.731      ;
; 0.906  ; controller:inst1|state.0001 ; controller:inst1|S[10] ; CLK          ; controller:inst1|state.1110 ; 1.000        ; 1.233      ; 0.668      ;
; 1.414  ; controller:inst1|state.0000 ; controller:inst1|S[11] ; CLK          ; controller:inst1|state.1110 ; 1.000        ; 1.163      ; 0.352      ;
+--------+-----------------------------+------------------------+--------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                        ;
+--------+------------------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                     ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.738 ; controller:inst1|instruction.H_297 ; controller:inst1|state.0111 ; controller:inst1|S[10]      ; CLK         ; 0.500        ; -1.051     ; 0.219      ;
; -0.729 ; controller:inst1|instruction.G_305 ; controller:inst1|state.0110 ; controller:inst1|S[10]      ; CLK         ; 0.500        ; -1.051     ; 0.210      ;
; -0.727 ; controller:inst1|instruction.F_313 ; controller:inst1|state.0101 ; controller:inst1|S[10]      ; CLK         ; 0.500        ; -1.050     ; 0.209      ;
; -0.667 ; controller:inst1|instruction.L_289 ; controller:inst1|state.1011 ; controller:inst1|S[10]      ; CLK         ; 0.500        ; -0.983     ; 0.216      ;
; -0.662 ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10]      ; CLK         ; 0.500        ; -0.978     ; 0.216      ;
; -0.234 ; controller:inst1|instruction.H_297 ; controller:inst1|state.0111 ; controller:inst1|S[10]      ; CLK         ; 1.000        ; -1.047     ; 0.219      ;
; -0.225 ; controller:inst1|instruction.G_305 ; controller:inst1|state.0110 ; controller:inst1|S[10]      ; CLK         ; 1.000        ; -1.047     ; 0.210      ;
; -0.223 ; controller:inst1|instruction.F_313 ; controller:inst1|state.0101 ; controller:inst1|S[10]      ; CLK         ; 1.000        ; -1.046     ; 0.209      ;
; -0.163 ; controller:inst1|instruction.L_289 ; controller:inst1|state.1011 ; controller:inst1|S[10]      ; CLK         ; 1.000        ; -0.979     ; 0.216      ;
; -0.158 ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10]      ; CLK         ; 1.000        ; -0.974     ; 0.216      ;
; 0.168  ; controller:inst1|state.1010        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 1.000        ; -0.002     ; 0.862      ;
; 0.275  ; controller:inst1|state.0110        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 1.000        ; -0.002     ; 0.755      ;
; 0.316  ; controller:inst1|state.0100        ; controller:inst1|state.0111 ; CLK                         ; CLK         ; 1.000        ; 0.001      ; 0.717      ;
; 0.317  ; controller:inst1|state.0100        ; controller:inst1|state.0110 ; CLK                         ; CLK         ; 1.000        ; 0.001      ; 0.716      ;
; 0.317  ; controller:inst1|state.0100        ; controller:inst1|state.0101 ; CLK                         ; CLK         ; 1.000        ; 0.001      ; 0.716      ;
; 0.318  ; controller:inst1|state.0100        ; controller:inst1|state.1110 ; CLK                         ; CLK         ; 1.000        ; 0.001      ; 0.715      ;
; 0.345  ; controller:inst1|state.0101        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 1.000        ; -0.002     ; 0.685      ;
; 0.360  ; controller:inst1|state.1001        ; controller:inst1|state.1010 ; CLK                         ; CLK         ; 1.000        ; 0.001      ; 0.673      ;
; 0.364  ; controller:inst1|state.0001        ; controller:inst1|state.0010 ; CLK                         ; CLK         ; 1.000        ; 0.001      ; 0.669      ;
; 0.366  ; controller:inst1|state.1100        ; controller:inst1|state.1101 ; CLK                         ; CLK         ; 1.000        ; 0.000      ; 0.666      ;
; 0.372  ; controller:inst1|state.1011        ; controller:inst1|state.1100 ; CLK                         ; CLK         ; 1.000        ; 0.000      ; 0.660      ;
; 0.375  ; controller:inst1|state.0011        ; controller:inst1|state.0100 ; CLK                         ; CLK         ; 1.000        ; 0.000      ; 0.657      ;
; 0.383  ; controller:inst1|state.0111        ; controller:inst1|state.1000 ; CLK                         ; CLK         ; 1.000        ; -0.001     ; 0.648      ;
; 0.409  ; controller:inst1|state.1101        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 1.000        ; -0.001     ; 0.622      ;
; 0.454  ; controller:inst1|state.0000        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 1.000        ; 0.000      ; 0.578      ;
; 0.470  ; controller:inst1|state.0010        ; controller:inst1|state.0011 ; CLK                         ; CLK         ; 1.000        ; 0.000      ; 0.562      ;
; 0.506  ; controller:inst1|state.0100        ; controller:inst1|state.1011 ; CLK                         ; CLK         ; 1.000        ; 0.000      ; 0.526      ;
; 0.639  ; controller:inst1|state.1000        ; controller:inst1|state.1001 ; CLK                         ; CLK         ; 1.000        ; 0.000      ; 0.393      ;
; 1.469  ; controller:inst1|state.1110        ; controller:inst1|state.0001 ; controller:inst1|state.1110 ; CLK         ; 0.500        ; 1.384      ; 0.588      ;
; 1.969  ; controller:inst1|state.1110        ; controller:inst1|state.0001 ; controller:inst1|state.1110 ; CLK         ; 1.000        ; 1.384      ; 0.588      ;
+--------+------------------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controller:inst1|S[10]'                                                                                                                          ;
+-------+------------------------+------------------------------------+-----------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                            ; Launch Clock                ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------------------+-----------------------------+------------------------+--------------+------------+------------+
; 0.984 ; controller:inst1|S[9]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.009      ; 1.132      ;
; 1.077 ; controller:inst1|S[7]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.007      ; 1.037      ;
; 1.133 ; controller:inst1|S[4]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.100      ; 1.074      ;
; 1.155 ; controller:inst1|S[3]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.102      ; 1.054      ;
; 1.200 ; controller:inst1|S[5]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.007      ; 0.914      ;
; 1.212 ; controller:inst1|S[9]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.009      ; 1.027      ;
; 1.218 ; controller:inst1|S[8]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.009      ; 0.898      ;
; 1.233 ; controller:inst1|S[7]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 1.938      ; 0.857      ;
; 1.275 ; controller:inst1|S[9]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.008      ; 0.959      ;
; 1.289 ; controller:inst1|S[4]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.031      ; 0.894      ;
; 1.309 ; controller:inst1|S[7]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 1.934      ; 0.778      ;
; 1.311 ; controller:inst1|S[3]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.033      ; 0.874      ;
; 1.356 ; controller:inst1|S[5]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 1.938      ; 0.734      ;
; 1.365 ; controller:inst1|S[4]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.027      ; 0.815      ;
; 1.387 ; controller:inst1|S[3]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.029      ; 0.795      ;
; 1.397 ; controller:inst1|S[3]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.102      ; 0.935      ;
; 1.411 ; controller:inst1|S[8]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 1.936      ; 0.678      ;
; 1.427 ; controller:inst1|S[10] ; controller:inst1|instruction.H_297 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 2.433      ; 1.113      ;
; 1.431 ; controller:inst1|S[10] ; controller:inst1|instruction.H_297 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 2.437      ; 1.113      ;
; 1.432 ; controller:inst1|S[5]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 1.934      ; 0.655      ;
; 1.439 ; controller:inst1|S[7]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.007      ; 0.798      ;
; 1.458 ; controller:inst1|S[8]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.009      ; 0.781      ;
; 1.460 ; controller:inst1|S[3]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.101      ; 0.867      ;
; 1.472 ; controller:inst1|S[4]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.100      ; 0.858      ;
; 1.475 ; controller:inst1|S[8]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 1.940      ; 0.617      ;
; 1.480 ; controller:inst1|S[9]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.005      ; 1.132      ;
; 1.484 ; controller:inst1|S[9]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 1.936      ; 0.605      ;
; 1.493 ; controller:inst1|S[8]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.008      ; 0.741      ;
; 1.495 ; controller:inst1|S[9]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 1.940      ; 0.597      ;
; 1.496 ; controller:inst1|S[5]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.007      ; 0.741      ;
; 1.502 ; controller:inst1|S[7]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.006      ; 0.730      ;
; 1.523 ; controller:inst1|S[4]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.099      ; 0.802      ;
; 1.544 ; controller:inst1|S[5]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.500        ; 2.006      ; 0.688      ;
; 1.573 ; controller:inst1|S[7]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.003      ; 1.037      ;
; 1.629 ; controller:inst1|S[4]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.096      ; 1.074      ;
; 1.651 ; controller:inst1|S[3]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.098      ; 1.054      ;
; 1.655 ; controller:inst1|S[10] ; controller:inst1|instruction.G_305 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 2.433      ; 1.008      ;
; 1.659 ; controller:inst1|S[10] ; controller:inst1|instruction.G_305 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 2.437      ; 1.008      ;
; 1.696 ; controller:inst1|S[5]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.003      ; 0.914      ;
; 1.708 ; controller:inst1|S[9]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.005      ; 1.027      ;
; 1.714 ; controller:inst1|S[8]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.005      ; 0.898      ;
; 1.718 ; controller:inst1|S[10] ; controller:inst1|instruction.F_313 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 2.432      ; 0.940      ;
; 1.722 ; controller:inst1|S[10] ; controller:inst1|instruction.F_313 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 2.436      ; 0.940      ;
; 1.729 ; controller:inst1|S[7]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 1.934      ; 0.857      ;
; 1.771 ; controller:inst1|S[9]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.004      ; 0.959      ;
; 1.785 ; controller:inst1|S[4]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.027      ; 0.894      ;
; 1.805 ; controller:inst1|S[7]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 1.930      ; 0.778      ;
; 1.807 ; controller:inst1|S[3]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.029      ; 0.874      ;
; 1.815 ; controller:inst1|S[10] ; controller:inst1|instruction.O_281 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 2.360      ; 0.698      ;
; 1.819 ; controller:inst1|S[10] ; controller:inst1|instruction.O_281 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 2.364      ; 0.698      ;
; 1.852 ; controller:inst1|S[5]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 1.934      ; 0.734      ;
; 1.861 ; controller:inst1|S[4]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.023      ; 0.815      ;
; 1.883 ; controller:inst1|S[3]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.025      ; 0.795      ;
; 1.889 ; controller:inst1|S[10] ; controller:inst1|instruction.L_289 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 2.364      ; 0.627      ;
; 1.893 ; controller:inst1|S[3]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.098      ; 0.935      ;
; 1.893 ; controller:inst1|S[10] ; controller:inst1|instruction.L_289 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.500        ; 2.368      ; 0.627      ;
; 1.907 ; controller:inst1|S[8]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 1.932      ; 0.678      ;
; 1.927 ; controller:inst1|S[10] ; controller:inst1|instruction.H_297 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 2.433      ; 1.113      ;
; 1.928 ; controller:inst1|S[5]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 1.930      ; 0.655      ;
; 1.931 ; controller:inst1|S[10] ; controller:inst1|instruction.H_297 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 2.437      ; 1.113      ;
; 1.935 ; controller:inst1|S[7]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.003      ; 0.798      ;
; 1.954 ; controller:inst1|S[8]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.005      ; 0.781      ;
; 1.956 ; controller:inst1|S[3]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.097      ; 0.867      ;
; 1.968 ; controller:inst1|S[4]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.096      ; 0.858      ;
; 1.971 ; controller:inst1|S[8]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 1.936      ; 0.617      ;
; 1.980 ; controller:inst1|S[9]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 1.932      ; 0.605      ;
; 1.989 ; controller:inst1|S[8]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.004      ; 0.741      ;
; 1.991 ; controller:inst1|S[9]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 1.936      ; 0.597      ;
; 1.992 ; controller:inst1|S[5]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.003      ; 0.741      ;
; 1.998 ; controller:inst1|S[7]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.002      ; 0.730      ;
; 2.019 ; controller:inst1|S[4]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.095      ; 0.802      ;
; 2.040 ; controller:inst1|S[5]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 1.000        ; 2.002      ; 0.688      ;
; 2.155 ; controller:inst1|S[10] ; controller:inst1|instruction.G_305 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 2.433      ; 1.008      ;
; 2.159 ; controller:inst1|S[10] ; controller:inst1|instruction.G_305 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 2.437      ; 1.008      ;
; 2.218 ; controller:inst1|S[10] ; controller:inst1|instruction.F_313 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 2.432      ; 0.940      ;
; 2.222 ; controller:inst1|S[10] ; controller:inst1|instruction.F_313 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 2.436      ; 0.940      ;
; 2.315 ; controller:inst1|S[10] ; controller:inst1|instruction.O_281 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 2.360      ; 0.698      ;
; 2.319 ; controller:inst1|S[10] ; controller:inst1|instruction.O_281 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 2.364      ; 0.698      ;
; 2.389 ; controller:inst1|S[10] ; controller:inst1|instruction.L_289 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 2.364      ; 0.627      ;
; 2.393 ; controller:inst1|S[10] ; controller:inst1|instruction.L_289 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 1.000        ; 2.368      ; 0.627      ;
+-------+------------------------+------------------------------------+-----------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controller:inst1|S[10]'                                                                                                                            ;
+--------+------------------------+------------------------------------+-----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                            ; Launch Clock                ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------+-----------------------------+------------------------+--------------+------------+------------+
; -1.741 ; controller:inst1|S[10] ; controller:inst1|instruction.L_289 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 2.368      ; 0.627      ;
; -1.737 ; controller:inst1|S[10] ; controller:inst1|instruction.L_289 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 2.364      ; 0.627      ;
; -1.666 ; controller:inst1|S[10] ; controller:inst1|instruction.O_281 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 2.364      ; 0.698      ;
; -1.662 ; controller:inst1|S[10] ; controller:inst1|instruction.O_281 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 2.360      ; 0.698      ;
; -1.501 ; controller:inst1|S[10] ; controller:inst1|instruction.H_297 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 2.437      ; 0.936      ;
; -1.497 ; controller:inst1|S[10] ; controller:inst1|instruction.H_297 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 2.433      ; 0.936      ;
; -1.496 ; controller:inst1|S[10] ; controller:inst1|instruction.F_313 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 2.436      ; 0.940      ;
; -1.492 ; controller:inst1|S[10] ; controller:inst1|instruction.F_313 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 2.432      ; 0.940      ;
; -1.429 ; controller:inst1|S[10] ; controller:inst1|instruction.G_305 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 2.437      ; 1.008      ;
; -1.425 ; controller:inst1|S[10] ; controller:inst1|instruction.G_305 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; 0.000        ; 2.433      ; 1.008      ;
; -1.339 ; controller:inst1|S[9]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 1.936      ; 0.597      ;
; -1.327 ; controller:inst1|S[9]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 1.932      ; 0.605      ;
; -1.319 ; controller:inst1|S[8]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 1.936      ; 0.617      ;
; -1.314 ; controller:inst1|S[5]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.002      ; 0.688      ;
; -1.293 ; controller:inst1|S[4]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.095      ; 0.802      ;
; -1.275 ; controller:inst1|S[5]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 1.930      ; 0.655      ;
; -1.274 ; controller:inst1|S[5]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.003      ; 0.729      ;
; -1.272 ; controller:inst1|S[7]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.002      ; 0.730      ;
; -1.263 ; controller:inst1|S[8]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.004      ; 0.741      ;
; -1.262 ; controller:inst1|S[5]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.003      ; 0.741      ;
; -1.254 ; controller:inst1|S[8]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 1.932      ; 0.678      ;
; -1.253 ; controller:inst1|S[4]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.096      ; 0.843      ;
; -1.241 ; controller:inst1|S[10] ; controller:inst1|instruction.L_289 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 2.368      ; 0.627      ;
; -1.238 ; controller:inst1|S[4]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.096      ; 0.858      ;
; -1.237 ; controller:inst1|S[10] ; controller:inst1|instruction.L_289 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 2.364      ; 0.627      ;
; -1.232 ; controller:inst1|S[7]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.003      ; 0.771      ;
; -1.230 ; controller:inst1|S[3]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.025      ; 0.795      ;
; -1.230 ; controller:inst1|S[3]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.097      ; 0.867      ;
; -1.224 ; controller:inst1|S[8]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.005      ; 0.781      ;
; -1.223 ; controller:inst1|S[8]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.005      ; 0.782      ;
; -1.208 ; controller:inst1|S[4]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.023      ; 0.815      ;
; -1.205 ; controller:inst1|S[7]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.003      ; 0.798      ;
; -1.200 ; controller:inst1|S[5]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 1.934      ; 0.734      ;
; -1.190 ; controller:inst1|S[3]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.098      ; 0.908      ;
; -1.166 ; controller:inst1|S[10] ; controller:inst1|instruction.O_281 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 2.364      ; 0.698      ;
; -1.163 ; controller:inst1|S[3]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.098      ; 0.935      ;
; -1.162 ; controller:inst1|S[10] ; controller:inst1|instruction.O_281 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 2.360      ; 0.698      ;
; -1.160 ; controller:inst1|S[9]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.005      ; 0.845      ;
; -1.155 ; controller:inst1|S[3]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.029      ; 0.874      ;
; -1.152 ; controller:inst1|S[7]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 1.930      ; 0.778      ;
; -1.133 ; controller:inst1|S[4]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.027      ; 0.894      ;
; -1.077 ; controller:inst1|S[7]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 1.934      ; 0.857      ;
; -1.045 ; controller:inst1|S[9]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.004      ; 0.959      ;
; -1.001 ; controller:inst1|S[10] ; controller:inst1|instruction.H_297 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 2.437      ; 0.936      ;
; -0.997 ; controller:inst1|S[10] ; controller:inst1|instruction.H_297 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 2.433      ; 0.936      ;
; -0.996 ; controller:inst1|S[10] ; controller:inst1|instruction.F_313 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 2.436      ; 0.940      ;
; -0.992 ; controller:inst1|S[10] ; controller:inst1|instruction.F_313 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 2.432      ; 0.940      ;
; -0.978 ; controller:inst1|S[9]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; 0.000        ; 2.005      ; 1.027      ;
; -0.929 ; controller:inst1|S[10] ; controller:inst1|instruction.G_305 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 2.437      ; 1.008      ;
; -0.925 ; controller:inst1|S[10] ; controller:inst1|instruction.G_305 ; controller:inst1|S[10]      ; controller:inst1|S[10] ; -0.500       ; 2.433      ; 1.008      ;
; -0.843 ; controller:inst1|S[9]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 1.940      ; 0.597      ;
; -0.831 ; controller:inst1|S[9]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 1.936      ; 0.605      ;
; -0.823 ; controller:inst1|S[8]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 1.940      ; 0.617      ;
; -0.818 ; controller:inst1|S[5]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.006      ; 0.688      ;
; -0.797 ; controller:inst1|S[4]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.099      ; 0.802      ;
; -0.779 ; controller:inst1|S[5]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 1.934      ; 0.655      ;
; -0.778 ; controller:inst1|S[5]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.007      ; 0.729      ;
; -0.776 ; controller:inst1|S[7]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.006      ; 0.730      ;
; -0.767 ; controller:inst1|S[8]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.008      ; 0.741      ;
; -0.766 ; controller:inst1|S[5]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.007      ; 0.741      ;
; -0.758 ; controller:inst1|S[8]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 1.936      ; 0.678      ;
; -0.757 ; controller:inst1|S[4]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.100      ; 0.843      ;
; -0.742 ; controller:inst1|S[4]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.100      ; 0.858      ;
; -0.736 ; controller:inst1|S[7]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.007      ; 0.771      ;
; -0.734 ; controller:inst1|S[3]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.029      ; 0.795      ;
; -0.734 ; controller:inst1|S[3]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.101      ; 0.867      ;
; -0.728 ; controller:inst1|S[8]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.009      ; 0.781      ;
; -0.727 ; controller:inst1|S[8]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.009      ; 0.782      ;
; -0.712 ; controller:inst1|S[4]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.027      ; 0.815      ;
; -0.709 ; controller:inst1|S[7]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.007      ; 0.798      ;
; -0.704 ; controller:inst1|S[5]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 1.938      ; 0.734      ;
; -0.694 ; controller:inst1|S[3]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.102      ; 0.908      ;
; -0.667 ; controller:inst1|S[3]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.102      ; 0.935      ;
; -0.664 ; controller:inst1|S[9]  ; controller:inst1|instruction.H_297 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.009      ; 0.845      ;
; -0.659 ; controller:inst1|S[3]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.033      ; 0.874      ;
; -0.656 ; controller:inst1|S[7]  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 1.934      ; 0.778      ;
; -0.637 ; controller:inst1|S[4]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.031      ; 0.894      ;
; -0.581 ; controller:inst1|S[7]  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 1.938      ; 0.857      ;
; -0.549 ; controller:inst1|S[9]  ; controller:inst1|instruction.F_313 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.008      ; 0.959      ;
; -0.482 ; controller:inst1|S[9]  ; controller:inst1|instruction.G_305 ; controller:inst1|state.1110 ; controller:inst1|S[10] ; -0.500       ; 2.009      ; 1.027      ;
+--------+------------------------+------------------------------------+-----------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                         ;
+--------+------------------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                     ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; -1.089 ; controller:inst1|state.1110        ; controller:inst1|state.0001 ; controller:inst1|state.1110 ; CLK         ; 0.000        ; 1.384      ; 0.588      ;
; -0.589 ; controller:inst1|state.1110        ; controller:inst1|state.0001 ; controller:inst1|state.1110 ; CLK         ; -0.500       ; 1.384      ; 0.588      ;
; 0.241  ; controller:inst1|state.1000        ; controller:inst1|state.1001 ; CLK                         ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.374  ; controller:inst1|state.0100        ; controller:inst1|state.1011 ; CLK                         ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.410  ; controller:inst1|state.0010        ; controller:inst1|state.0011 ; CLK                         ; CLK         ; 0.000        ; 0.000      ; 0.562      ;
; 0.426  ; controller:inst1|state.0000        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 0.000        ; 0.000      ; 0.578      ;
; 0.471  ; controller:inst1|state.1101        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 0.000        ; -0.001     ; 0.622      ;
; 0.497  ; controller:inst1|state.0111        ; controller:inst1|state.1000 ; CLK                         ; CLK         ; 0.000        ; -0.001     ; 0.648      ;
; 0.505  ; controller:inst1|state.0011        ; controller:inst1|state.0100 ; CLK                         ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.508  ; controller:inst1|state.1011        ; controller:inst1|state.1100 ; CLK                         ; CLK         ; 0.000        ; 0.000      ; 0.660      ;
; 0.514  ; controller:inst1|state.1100        ; controller:inst1|state.1101 ; CLK                         ; CLK         ; 0.000        ; 0.000      ; 0.666      ;
; 0.516  ; controller:inst1|state.0001        ; controller:inst1|state.0010 ; CLK                         ; CLK         ; 0.000        ; 0.001      ; 0.669      ;
; 0.520  ; controller:inst1|state.1001        ; controller:inst1|state.1010 ; CLK                         ; CLK         ; 0.000        ; 0.001      ; 0.673      ;
; 0.535  ; controller:inst1|state.0101        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 0.000        ; -0.002     ; 0.685      ;
; 0.562  ; controller:inst1|state.0100        ; controller:inst1|state.1110 ; CLK                         ; CLK         ; 0.000        ; 0.001      ; 0.715      ;
; 0.563  ; controller:inst1|state.0100        ; controller:inst1|state.0110 ; CLK                         ; CLK         ; 0.000        ; 0.001      ; 0.716      ;
; 0.563  ; controller:inst1|state.0100        ; controller:inst1|state.0101 ; CLK                         ; CLK         ; 0.000        ; 0.001      ; 0.716      ;
; 0.564  ; controller:inst1|state.0100        ; controller:inst1|state.0111 ; CLK                         ; CLK         ; 0.000        ; 0.001      ; 0.717      ;
; 0.605  ; controller:inst1|state.0110        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 0.000        ; -0.002     ; 0.755      ;
; 0.712  ; controller:inst1|state.1010        ; controller:inst1|state.0001 ; CLK                         ; CLK         ; 0.000        ; -0.002     ; 0.862      ;
; 1.038  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10]      ; CLK         ; 0.000        ; -0.974     ; 0.216      ;
; 1.043  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1011 ; controller:inst1|S[10]      ; CLK         ; 0.000        ; -0.979     ; 0.216      ;
; 1.103  ; controller:inst1|instruction.F_313 ; controller:inst1|state.0101 ; controller:inst1|S[10]      ; CLK         ; 0.000        ; -1.046     ; 0.209      ;
; 1.105  ; controller:inst1|instruction.G_305 ; controller:inst1|state.0110 ; controller:inst1|S[10]      ; CLK         ; 0.000        ; -1.047     ; 0.210      ;
; 1.114  ; controller:inst1|instruction.H_297 ; controller:inst1|state.0111 ; controller:inst1|S[10]      ; CLK         ; 0.000        ; -1.047     ; 0.219      ;
; 1.542  ; controller:inst1|instruction.O_281 ; controller:inst1|state.1110 ; controller:inst1|S[10]      ; CLK         ; -0.500       ; -0.978     ; 0.216      ;
; 1.547  ; controller:inst1|instruction.L_289 ; controller:inst1|state.1011 ; controller:inst1|S[10]      ; CLK         ; -0.500       ; -0.983     ; 0.216      ;
; 1.607  ; controller:inst1|instruction.F_313 ; controller:inst1|state.0101 ; controller:inst1|S[10]      ; CLK         ; -0.500       ; -1.050     ; 0.209      ;
; 1.609  ; controller:inst1|instruction.G_305 ; controller:inst1|state.0110 ; controller:inst1|S[10]      ; CLK         ; -0.500       ; -1.051     ; 0.210      ;
; 1.618  ; controller:inst1|instruction.H_297 ; controller:inst1|state.0111 ; controller:inst1|S[10]      ; CLK         ; -0.500       ; -1.051     ; 0.219      ;
+--------+------------------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controller:inst1|state.1110'                                                                                                      ;
+--------+-----------------------------+------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------+--------------+-----------------------------+--------------+------------+------------+
; -0.811 ; controller:inst1|state.0000 ; controller:inst1|S[11] ; CLK          ; controller:inst1|state.1110 ; 0.000        ; 1.163      ; 0.352      ;
; -0.565 ; controller:inst1|state.0001 ; controller:inst1|S[10] ; CLK          ; controller:inst1|state.1110 ; 0.000        ; 1.233      ; 0.668      ;
; -0.501 ; controller:inst1|state.1011 ; controller:inst1|S[10] ; CLK          ; controller:inst1|state.1110 ; 0.000        ; 1.232      ; 0.731      ;
; -0.497 ; controller:inst1|state.0111 ; controller:inst1|S[10] ; CLK          ; controller:inst1|state.1110 ; 0.000        ; 1.231      ; 0.734      ;
; 1.316  ; controller:inst1|state.0100 ; controller:inst1|S[7]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -0.955     ; 0.361      ;
; 1.403  ; controller:inst1|state.0101 ; controller:inst1|S[5]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -0.956     ; 0.447      ;
; 1.407  ; controller:inst1|state.0110 ; controller:inst1|S[4]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -1.049     ; 0.358      ;
; 1.444  ; controller:inst1|state.0010 ; controller:inst1|S[9]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -0.957     ; 0.487      ;
; 1.456  ; controller:inst1|state.1010 ; controller:inst1|S[3]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -1.051     ; 0.405      ;
; 1.469  ; controller:inst1|state.1000 ; controller:inst1|S[9]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -0.957     ; 0.512      ;
; 1.485  ; controller:inst1|state.0011 ; controller:inst1|S[8]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -0.957     ; 0.528      ;
; 1.531  ; controller:inst1|state.1001 ; controller:inst1|S[8]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -0.957     ; 0.574      ;
; 1.597  ; controller:inst1|state.1100 ; controller:inst1|S[9]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -0.957     ; 0.640      ;
; 1.614  ; controller:inst1|state.1101 ; controller:inst1|S[8]  ; CLK          ; controller:inst1|state.1110 ; 0.000        ; -0.957     ; 0.657      ;
+--------+-----------------------------+------------------------+--------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; CLK   ; Rise       ; CLK                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.0000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.0000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.0001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.0001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.0010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.0010 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.0011 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.0011 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.0100 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.0100 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.0101 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.0101 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.0110 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.0110 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.0111 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.0111 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.1000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.1000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.1001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.1001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.1010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.1010 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.1011 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.1011 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.1100 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.1100 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.1101 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.1101 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controller:inst1|state.1110 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controller:inst1|state.1110 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.0000|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.0000|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.0001|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.0001|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.0010|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.0010|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.0011|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.0011|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.0100|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.0100|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.0101|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.0101|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.0110|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.0110|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.0111|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.0111|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.1000|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.1000|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.1001|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.1001|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.1010|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.1010|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.1011|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.1011|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.1100|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.1100|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.1101|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.1101|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|state.1110|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|state.1110|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controller:inst1|S[10]'                                                                            ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.F_313 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.F_313 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.F_313 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.F_313 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.G_305 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.G_305 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.G_305 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.G_305 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.H_297 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.H_297 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.H_297 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.H_297 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.L_289 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.L_289 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.L_289 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.L_289 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.O_281 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.O_281 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; controller:inst1|instruction.O_281 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; controller:inst1|instruction.O_281 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|Equal3~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|Equal3~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|Equal3~0|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|Equal3~0|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|S[10]|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|S[10]|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|WideNor0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|WideNor0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|WideNor0|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|WideNor0|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0~0|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0~0|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0~clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|WideNor0~clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0~clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|WideNor0~clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0~clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|WideNor0~clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|WideNor0~clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|WideNor0~clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|instruction.F_313|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|instruction.F_313|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|instruction.F_313|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|instruction.F_313|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|instruction.G_305|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|instruction.G_305|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|instruction.G_305|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|instruction.G_305|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|instruction.H_297|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|instruction.H_297|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|instruction.H_297|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|instruction.H_297|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|instruction.L_289|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|instruction.L_289|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|instruction.L_289|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|instruction.L_289|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Rise       ; inst1|instruction.O_281|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[10] ; Fall       ; inst1|instruction.O_281|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Rise       ; inst1|instruction.O_281|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[10] ; Fall       ; inst1|instruction.O_281|datad      ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controller:inst1|state.1110'                                                                           ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[10]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[10]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[11]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[11]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[3]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[3]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[4]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[4]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[5]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[5]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[7]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[7]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[8]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[8]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[9]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; controller:inst1|S[9]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|S[10]|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|S[10]|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|S[11]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|S[11]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|S[3]|datab                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|S[3]|datab                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|S[4]|datab                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|S[4]|datab                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|S[5]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|S[5]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|S[7]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|S[7]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|S[8]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|S[8]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|S[9]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|S[9]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|state.1110|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|state.1110|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|state.1110~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|state.1110~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state.1110 ; Rise       ; inst1|state.1110~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state.1110 ; Rise       ; inst1|state.1110~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Sig3      ; controller:inst1|S[10]      ; 1.814 ;       ; Rise       ; controller:inst1|S[10]      ;
; Sig3      ; controller:inst1|S[10]      ;       ; 1.814 ; Fall       ; controller:inst1|S[10]      ;
; Sig0      ; controller:inst1|state.1110 ; 4.350 ; 4.350 ; Rise       ; controller:inst1|state.1110 ;
; Sig2      ; controller:inst1|state.1110 ; 2.404 ; 2.404 ; Rise       ; controller:inst1|state.1110 ;
; Sig4      ; controller:inst1|state.1110 ; 2.385 ; 2.385 ; Rise       ; controller:inst1|state.1110 ;
; Sig7      ; controller:inst1|state.1110 ; 2.417 ; 2.417 ; Rise       ; controller:inst1|state.1110 ;
; Sig8      ; controller:inst1|state.1110 ; 2.177 ; 2.177 ; Rise       ; controller:inst1|state.1110 ;
; Sig9      ; controller:inst1|state.1110 ; 2.530 ; 2.530 ; Rise       ; controller:inst1|state.1110 ;
; Sig10     ; controller:inst1|state.1110 ; 2.239 ; 2.239 ; Rise       ; controller:inst1|state.1110 ;
; Sig11     ; controller:inst1|state.1110 ; 2.226 ; 2.226 ; Rise       ; controller:inst1|state.1110 ;
; Sig42     ; controller:inst1|state.1110 ; 2.395 ; 2.395 ; Rise       ; controller:inst1|state.1110 ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Sig3      ; controller:inst1|S[10]      ; 1.814 ;       ; Rise       ; controller:inst1|S[10]      ;
; Sig3      ; controller:inst1|S[10]      ;       ; 1.814 ; Fall       ; controller:inst1|S[10]      ;
; Sig0      ; controller:inst1|state.1110 ; 4.350 ; 4.350 ; Rise       ; controller:inst1|state.1110 ;
; Sig2      ; controller:inst1|state.1110 ; 2.404 ; 2.404 ; Rise       ; controller:inst1|state.1110 ;
; Sig4      ; controller:inst1|state.1110 ; 2.385 ; 2.385 ; Rise       ; controller:inst1|state.1110 ;
; Sig7      ; controller:inst1|state.1110 ; 2.417 ; 2.417 ; Rise       ; controller:inst1|state.1110 ;
; Sig8      ; controller:inst1|state.1110 ; 2.177 ; 2.177 ; Rise       ; controller:inst1|state.1110 ;
; Sig9      ; controller:inst1|state.1110 ; 2.530 ; 2.530 ; Rise       ; controller:inst1|state.1110 ;
; Sig10     ; controller:inst1|state.1110 ; 2.239 ; 2.239 ; Rise       ; controller:inst1|state.1110 ;
; Sig11     ; controller:inst1|state.1110 ; 2.226 ; 2.226 ; Rise       ; controller:inst1|state.1110 ;
; Sig42     ; controller:inst1|state.1110 ; 2.395 ; 2.395 ; Rise       ; controller:inst1|state.1110 ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+------------------------------+---------+---------+----------+---------+---------------------+
; Clock                        ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack             ; -4.593  ; -3.265  ; N/A      ; N/A     ; -1.469              ;
;  CLK                         ; -2.373  ; -1.996  ; N/A      ; N/A     ; -1.469              ;
;  controller:inst1|S[10]      ; 0.406   ; -3.265  ; N/A      ; N/A     ; 0.500               ;
;  controller:inst1|state.1110 ; -4.593  ; -1.341  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS              ; -38.1   ; -18.134 ; 0.0      ; 0.0     ; -19.799             ;
;  CLK                         ; -16.080 ; -1.996  ; N/A      ; N/A     ; -19.799             ;
;  controller:inst1|S[10]      ; 0.000   ; -14.127 ; N/A      ; N/A     ; 0.000               ;
;  controller:inst1|state.1110 ; -22.020 ; -2.011  ; N/A      ; N/A     ; 0.000               ;
+------------------------------+---------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Sig3      ; controller:inst1|S[10]      ; 3.929 ;       ; Rise       ; controller:inst1|S[10]      ;
; Sig3      ; controller:inst1|S[10]      ;       ; 3.929 ; Fall       ; controller:inst1|S[10]      ;
; Sig0      ; controller:inst1|state.1110 ; 8.947 ; 8.947 ; Rise       ; controller:inst1|state.1110 ;
; Sig2      ; controller:inst1|state.1110 ; 5.424 ; 5.424 ; Rise       ; controller:inst1|state.1110 ;
; Sig4      ; controller:inst1|state.1110 ; 5.250 ; 5.250 ; Rise       ; controller:inst1|state.1110 ;
; Sig7      ; controller:inst1|state.1110 ; 5.295 ; 5.295 ; Rise       ; controller:inst1|state.1110 ;
; Sig8      ; controller:inst1|state.1110 ; 4.847 ; 4.847 ; Rise       ; controller:inst1|state.1110 ;
; Sig9      ; controller:inst1|state.1110 ; 5.726 ; 5.726 ; Rise       ; controller:inst1|state.1110 ;
; Sig10     ; controller:inst1|state.1110 ; 4.931 ; 4.931 ; Rise       ; controller:inst1|state.1110 ;
; Sig11     ; controller:inst1|state.1110 ; 4.929 ; 4.929 ; Rise       ; controller:inst1|state.1110 ;
; Sig42     ; controller:inst1|state.1110 ; 5.408 ; 5.408 ; Rise       ; controller:inst1|state.1110 ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Sig3      ; controller:inst1|S[10]      ; 1.814 ;       ; Rise       ; controller:inst1|S[10]      ;
; Sig3      ; controller:inst1|S[10]      ;       ; 1.814 ; Fall       ; controller:inst1|S[10]      ;
; Sig0      ; controller:inst1|state.1110 ; 4.350 ; 4.350 ; Rise       ; controller:inst1|state.1110 ;
; Sig2      ; controller:inst1|state.1110 ; 2.404 ; 2.404 ; Rise       ; controller:inst1|state.1110 ;
; Sig4      ; controller:inst1|state.1110 ; 2.385 ; 2.385 ; Rise       ; controller:inst1|state.1110 ;
; Sig7      ; controller:inst1|state.1110 ; 2.417 ; 2.417 ; Rise       ; controller:inst1|state.1110 ;
; Sig8      ; controller:inst1|state.1110 ; 2.177 ; 2.177 ; Rise       ; controller:inst1|state.1110 ;
; Sig9      ; controller:inst1|state.1110 ; 2.530 ; 2.530 ; Rise       ; controller:inst1|state.1110 ;
; Sig10     ; controller:inst1|state.1110 ; 2.239 ; 2.239 ; Rise       ; controller:inst1|state.1110 ;
; Sig11     ; controller:inst1|state.1110 ; 2.226 ; 2.226 ; Rise       ; controller:inst1|state.1110 ;
; Sig42     ; controller:inst1|state.1110 ; 2.395 ; 2.395 ; Rise       ; controller:inst1|state.1110 ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; CLK                         ; CLK                         ; 18       ; 0        ; 0        ; 0        ;
; controller:inst1|S[10]      ; CLK                         ; 5        ; 5        ; 0        ; 0        ;
; controller:inst1|state.1110 ; CLK                         ; 1        ; 1        ; 0        ; 0        ;
; controller:inst1|S[10]      ; controller:inst1|S[10]      ; 14       ; 14       ; 14       ; 14       ;
; controller:inst1|state.1110 ; controller:inst1|S[10]      ; 84       ; 0        ; 84       ; 0        ;
; CLK                         ; controller:inst1|state.1110 ; 14       ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; CLK                         ; CLK                         ; 18       ; 0        ; 0        ; 0        ;
; controller:inst1|S[10]      ; CLK                         ; 5        ; 5        ; 0        ; 0        ;
; controller:inst1|state.1110 ; CLK                         ; 1        ; 1        ; 0        ; 0        ;
; controller:inst1|S[10]      ; controller:inst1|S[10]      ; 14       ; 14       ; 14       ; 14       ;
; controller:inst1|state.1110 ; controller:inst1|S[10]      ; 84       ; 0        ; 84       ; 0        ;
; CLK                         ; controller:inst1|state.1110 ; 14       ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Dec 05 12:04:50 2015
Info: Command: quartus_sta PartBCon -c PartBCon
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 13 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PartBCon.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name controller:inst1|state.1110 controller:inst1|state.1110
    Info (332105): create_clock -period 1.000 -name controller:inst1|S[10] controller:inst1|S[10]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst1|WideNor0~0  from: datab  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.593
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.593       -22.020 controller:inst1|state.1110 
    Info (332119):    -2.373       -16.080 CLK 
    Info (332119):     0.406         0.000 controller:inst1|S[10] 
Info (332146): Worst-case hold slack is -3.265
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.265       -14.127 controller:inst1|S[10] 
    Info (332119):    -1.996        -1.996 CLK 
    Info (332119):    -1.341        -2.011 controller:inst1|state.1110 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -19.799 CLK 
    Info (332119):     0.500         0.000 controller:inst1|S[10] 
    Info (332119):     0.500         0.000 controller:inst1|state.1110 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst1|WideNor0~0  from: datab  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.362
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.362        -6.079 controller:inst1|state.1110 
    Info (332119):    -0.738        -3.523 CLK 
    Info (332119):     0.984         0.000 controller:inst1|S[10] 
Info (332146): Worst-case hold slack is -1.741
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.741        -7.833 controller:inst1|S[10] 
    Info (332119):    -1.089        -1.089 CLK 
    Info (332119):    -0.811        -1.376 controller:inst1|state.1110 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -16.222 CLK 
    Info (332119):     0.500         0.000 controller:inst1|S[10] 
    Info (332119):     0.500         0.000 controller:inst1|state.1110 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 388 megabytes
    Info: Processing ended: Sat Dec 05 12:04:54 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


