
# inner_product report

## Baseline Tests

| TEST | CSIM | SYNTH | SIM | IMPL |
|:----:|:----:|:-----:|:---:|:----:|
| 0 | False | True | False | True | 


## Latency Results

| TEST | MODEL | SYNTH | SIM |
|:----:|:-----:|:-----:|:---:|
| 0 | 100.0 | 111 | N/A | 


## Resource Results

| TEST | LUT | FF | DSP | BRAM || LUT (model) | FF (model) | DSP (model) | BRAM (model) |
|:----:|:---:|:--:|:---:|:----:||:---:|:--:|:---:|:----:|
| 0 | 1318 | 1117 | 1 | 1 || 0 | 0 | 1 | 1 | 


## Timing Results

| TEST | CLK |
|:----:|:---:|
| 0 | 7.302 | 

