TimeQuest Timing Analyzer report for LED_CNT
Thu May 28 21:32:47 2015
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'CLKDSP'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Hold: 'CLKDSP'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLKDSP'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'CLK'
 28. Slow 1200mV 0C Model Setup: 'CLKDSP'
 29. Slow 1200mV 0C Model Hold: 'CLK'
 30. Slow 1200mV 0C Model Hold: 'CLKDSP'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'CLKDSP'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'CLK'
 42. Fast 1200mV 0C Model Setup: 'CLKDSP'
 43. Fast 1200mV 0C Model Hold: 'CLK'
 44. Fast 1200mV 0C Model Hold: 'CLKDSP'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'CLKDSP'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Full Version ;
; Revision Name      ; LED_CNT                                             ;
; Device Family      ; Cyclone IV GX                                       ;
; Device Name        ; EP4CGX15BF14C6                                      ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }    ;
; CLKDSP     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLKDSP } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 523.83 MHz  ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1288.66 MHz ; 250.0 MHz       ; CLKDSP     ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; CLK    ; -0.909 ; -7.977            ;
; CLKDSP ; 0.224  ; 0.000             ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; CLK    ; 0.356 ; 0.000             ;
; CLKDSP ; 0.356 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; CLK    ; -3.000 ; -27.000                         ;
; CLKDSP ; -3.000 ; -5.000                          ;
+--------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.909 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.840      ;
; -0.909 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.840      ;
; -0.909 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.840      ;
; -0.838 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.769      ;
; -0.838 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.769      ;
; -0.838 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.769      ;
; -0.820 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.751      ;
; -0.820 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.751      ;
; -0.820 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.751      ;
; -0.802 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.733      ;
; -0.802 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.733      ;
; -0.802 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.733      ;
; -0.799 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.730      ;
; -0.799 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.730      ;
; -0.799 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.730      ;
; -0.708 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.639      ;
; -0.708 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.639      ;
; -0.708 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.639      ;
; -0.666 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.597      ;
; -0.666 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.597      ;
; -0.666 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.597      ;
; -0.614 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.545      ;
; -0.554 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.485      ;
; -0.554 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.485      ;
; -0.554 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.485      ;
; -0.550 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.481      ;
; -0.532 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.463      ;
; -0.516 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.447      ;
; -0.511 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.442      ;
; -0.419 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.350      ;
; -0.413 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.344      ;
; -0.380 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.311      ;
; -0.299 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|DOUT12[6]       ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.230      ;
; -0.286 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|DOUT12[0]       ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.217      ;
; -0.266 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.197      ;
; -0.225 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|DOUT12[7]       ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.156      ;
; -0.207 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.138      ;
; -0.206 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.137      ;
; -0.196 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|DOUT12[2]       ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.127      ;
; -0.192 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.123      ;
; -0.156 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.087      ;
; -0.153 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.084      ;
; -0.152 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.083      ;
; -0.151 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.082      ;
; -0.150 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.081      ;
; -0.065 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.996      ;
; -0.063 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.994      ;
; -0.055 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.986      ;
; -0.055 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.986      ;
; -0.041 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.972      ;
; -0.041 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|DOUT12[1]       ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.972      ;
; -0.018 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.949      ;
; -0.017 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.948      ;
; -0.011 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.942      ;
; 0.061  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|DOUT12[4]       ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.870      ;
; 0.064  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|DOUT12[5]       ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.867      ;
; 0.080  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|DOUT12[3]       ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.851      ;
; 0.084  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.847      ;
; 0.084  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.847      ;
; 0.093  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|DOUT12[9]       ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.838      ;
; 0.197  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.734      ;
; 0.203  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.728      ;
; 0.204  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.727      ;
; 0.215  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|DOUT12[8]       ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.716      ;
; 0.216  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.715      ;
; 0.226  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.705      ;
; 0.227  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|DOUT12[10]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.704      ;
; 0.236  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|DOUT12[11]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.695      ;
; 0.272  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 0.659      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLKDSP'                                                                                                           ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.224 ; SCANNER:INST_SCANNER|SEL_REG[0] ; SCANNER:INST_SCANNER|SEL_REG[1] ; CLKDSP       ; CLKDSP      ; 1.000        ; -0.064     ; 0.707      ;
; 0.226 ; SCANNER:INST_SCANNER|SEL_REG[1] ; SCANNER:INST_SCANNER|SEL_REG[0] ; CLKDSP       ; CLKDSP      ; 1.000        ; -0.064     ; 0.705      ;
; 0.272 ; SCANNER:INST_SCANNER|SEL_REG[0] ; SCANNER:INST_SCANNER|SEL_REG[0] ; CLKDSP       ; CLKDSP      ; 1.000        ; -0.064     ; 0.659      ;
; 0.272 ; SCANNER:INST_SCANNER|SEL_REG[1] ; SCANNER:INST_SCANNER|SEL_REG[1] ; CLKDSP       ; CLKDSP      ; 1.000        ; -0.064     ; 0.659      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                         ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.580      ;
; 0.359 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.580      ;
; 0.359 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.580      ;
; 0.378 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|DOUT12[11]      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.599      ;
; 0.384 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|DOUT12[10]      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.605      ;
; 0.385 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.606      ;
; 0.392 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.613      ;
; 0.398 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|DOUT12[8]       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.619      ;
; 0.401 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.622      ;
; 0.405 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.626      ;
; 0.406 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.627      ;
; 0.530 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|DOUT12[9]       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.751      ;
; 0.532 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|DOUT12[3]       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.753      ;
; 0.537 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.758      ;
; 0.538 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.759      ;
; 0.555 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|DOUT12[5]       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.776      ;
; 0.557 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|DOUT12[4]       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.778      ;
; 0.570 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.791      ;
; 0.575 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.796      ;
; 0.588 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.809      ;
; 0.591 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.812      ;
; 0.593 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.814      ;
; 0.619 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.840      ;
; 0.654 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.875      ;
; 0.660 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.881      ;
; 0.676 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|DOUT12[1]       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.897      ;
; 0.717 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.938      ;
; 0.720 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.941      ;
; 0.722 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.943      ;
; 0.724 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.945      ;
; 0.727 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.948      ;
; 0.727 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.948      ;
; 0.766 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.987      ;
; 0.769 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.990      ;
; 0.837 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|DOUT12[2]       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.058      ;
; 0.841 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.062      ;
; 0.866 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|DOUT12[7]       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.087      ;
; 0.918 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|DOUT12[0]       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.139      ;
; 0.934 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|DOUT12[6]       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.155      ;
; 0.944 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.165      ;
; 0.957 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.178      ;
; 1.020 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.241      ;
; 1.065 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.286      ;
; 1.088 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.309      ;
; 1.114 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.335      ;
; 1.122 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.343      ;
; 1.212 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.433      ;
; 1.247 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.468      ;
; 1.247 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.468      ;
; 1.247 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.468      ;
; 1.351 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.572      ;
; 1.351 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.572      ;
; 1.351 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.572      ;
; 1.428 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.649      ;
; 1.428 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.649      ;
; 1.428 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.649      ;
; 1.480 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.701      ;
; 1.480 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.701      ;
; 1.480 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.701      ;
; 1.495 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.716      ;
; 1.495 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.716      ;
; 1.495 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.716      ;
; 1.528 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.749      ;
; 1.528 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.749      ;
; 1.528 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.749      ;
; 1.529 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.750      ;
; 1.529 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.750      ;
; 1.529 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.750      ;
; 1.620 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.841      ;
; 1.620 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.841      ;
; 1.620 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.841      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLKDSP'                                                                                                            ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; SCANNER:INST_SCANNER|SEL_REG[1] ; SCANNER:INST_SCANNER|SEL_REG[1] ; CLKDSP       ; CLKDSP      ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; SCANNER:INST_SCANNER|SEL_REG[0] ; SCANNER:INST_SCANNER|SEL_REG[0] ; CLKDSP       ; CLKDSP      ; 0.000        ; 0.064      ; 0.580      ;
; 0.388 ; SCANNER:INST_SCANNER|SEL_REG[0] ; SCANNER:INST_SCANNER|SEL_REG[1] ; CLKDSP       ; CLKDSP      ; 0.000        ; 0.064      ; 0.609      ;
; 0.391 ; SCANNER:INST_SCANNER|SEL_REG[1] ; SCANNER:INST_SCANNER|SEL_REG[0] ; CLKDSP       ; CLKDSP      ; 0.000        ; 0.064      ; 0.612      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[9]       ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[10]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[11]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[8]       ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[9]       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[0]       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[1]       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[2]       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[3]       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[4]       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[5]       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[6]       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[7]       ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk              ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[10]|clk     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[11]|clk     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[6]|clk      ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[8]|clk      ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[9]|clk      ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[10]|clk          ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[11]|clk          ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[8]|clk           ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[9]|clk           ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[0]|clk      ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[1]|clk      ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[2]|clk      ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[3]|clk      ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[4]|clk      ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[5]|clk      ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[7]|clk      ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[0]|clk           ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[1]|clk           ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[2]|clk           ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[3]|clk           ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[4]|clk           ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[5]|clk           ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[6]|clk           ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[7]|clk           ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[0]       ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[10]      ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[11]      ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[1]       ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[2]       ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[3]       ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[4]       ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[5]       ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[6]       ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[7]       ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[8]       ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[9]       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLKDSP'                                                               ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLKDSP ; Rise       ; CLKDSP                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[1] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[0] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[1] ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; CLKDSP~input|o                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; CLKDSP~inputclkctrl|inclk[0]    ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; CLKDSP~inputclkctrl|outclk      ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; INST_SCANNER|SEL_REG[0]|clk     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; INST_SCANNER|SEL_REG[1]|clk     ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[0] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; CLKDSP~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; CLKDSP~input|i                  ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; INST_SCANNER|SEL_REG[0]|clk     ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; INST_SCANNER|SEL_REG[1]|clk     ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; CLKDSP~inputclkctrl|inclk[0]    ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; CLKDSP~inputclkctrl|outclk      ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; CLKDSP~input|o                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 8.185 ; 8.215 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 8.111 ; 8.006 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 7.957 ; 7.995 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 8.140 ; 8.140 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 8.133 ; 8.172 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 8.127 ; 8.144 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 8.185 ; 8.188 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 8.178 ; 8.215 ; Rise       ; CLK             ;
; DOUT[*]   ; CLKDSP     ; 8.646 ; 8.730 ; Rise       ; CLKDSP          ;
;  DOUT[0]  ; CLKDSP     ; 8.585 ; 8.492 ; Rise       ; CLKDSP          ;
;  DOUT[1]  ; CLKDSP     ; 8.425 ; 8.535 ; Rise       ; CLKDSP          ;
;  DOUT[2]  ; CLKDSP     ; 8.565 ; 8.685 ; Rise       ; CLKDSP          ;
;  DOUT[3]  ; CLKDSP     ; 8.601 ; 8.680 ; Rise       ; CLKDSP          ;
;  DOUT[4]  ; CLKDSP     ; 8.595 ; 8.686 ; Rise       ; CLKDSP          ;
;  DOUT[5]  ; CLKDSP     ; 8.612 ; 8.730 ; Rise       ; CLKDSP          ;
;  DOUT[6]  ; CLKDSP     ; 8.646 ; 8.723 ; Rise       ; CLKDSP          ;
; SEL[*]    ; CLKDSP     ; 6.505 ; 6.489 ; Rise       ; CLKDSP          ;
;  SEL[0]   ; CLKDSP     ; 5.684 ; 5.607 ; Rise       ; CLKDSP          ;
;  SEL[1]   ; CLKDSP     ; 6.505 ; 6.489 ; Rise       ; CLKDSP          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 6.653 ; 6.726 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 6.818 ; 6.726 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 6.653 ; 6.764 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 6.848 ; 6.913 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 6.829 ; 6.908 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 6.824 ; 6.914 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 6.893 ; 6.958 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 6.872 ; 6.950 ; Rise       ; CLK             ;
; DOUT[*]   ; CLKDSP     ; 7.438 ; 7.511 ; Rise       ; CLKDSP          ;
;  DOUT[0]  ; CLKDSP     ; 7.612 ; 7.511 ; Rise       ; CLKDSP          ;
;  DOUT[1]  ; CLKDSP     ; 7.438 ; 7.558 ; Rise       ; CLKDSP          ;
;  DOUT[2]  ; CLKDSP     ; 7.620 ; 7.767 ; Rise       ; CLKDSP          ;
;  DOUT[3]  ; CLKDSP     ; 7.614 ; 7.702 ; Rise       ; CLKDSP          ;
;  DOUT[4]  ; CLKDSP     ; 7.609 ; 7.708 ; Rise       ; CLKDSP          ;
;  DOUT[5]  ; CLKDSP     ; 7.665 ; 7.812 ; Rise       ; CLKDSP          ;
;  DOUT[6]  ; CLKDSP     ; 7.657 ; 7.744 ; Rise       ; CLKDSP          ;
; SEL[*]    ; CLKDSP     ; 5.496 ; 5.419 ; Rise       ; CLKDSP          ;
;  SEL[0]   ; CLKDSP     ; 5.496 ; 5.419 ; Rise       ; CLKDSP          ;
;  SEL[1]   ; CLKDSP     ; 6.319 ; 6.301 ; Rise       ; CLKDSP          ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 583.43 MHz  ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1436.78 MHz ; 250.0 MHz       ; CLKDSP     ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; CLK    ; -0.714 ; -5.696           ;
; CLKDSP ; 0.304  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK    ; 0.309 ; 0.000            ;
; CLKDSP ; 0.310 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK    ; -3.000 ; -27.000                        ;
; CLKDSP ; -3.000 ; -5.000                         ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.714 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.652      ;
; -0.714 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.652      ;
; -0.714 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.652      ;
; -0.656 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.593      ;
; -0.656 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.593      ;
; -0.656 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.593      ;
; -0.641 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.579      ;
; -0.641 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.579      ;
; -0.641 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.579      ;
; -0.621 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.558      ;
; -0.621 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.558      ;
; -0.621 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.558      ;
; -0.618 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.556      ;
; -0.618 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.556      ;
; -0.618 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.556      ;
; -0.537 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.475      ;
; -0.537 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.475      ;
; -0.537 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.475      ;
; -0.504 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.441      ;
; -0.504 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.441      ;
; -0.504 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.441      ;
; -0.440 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.378      ;
; -0.404 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.341      ;
; -0.404 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.341      ;
; -0.404 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.341      ;
; -0.397 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.335      ;
; -0.378 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.316      ;
; -0.355 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.293      ;
; -0.354 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.292      ;
; -0.265 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.202      ;
; -0.263 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.201      ;
; -0.237 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.175      ;
; -0.164 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|DOUT12[6]       ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.101      ;
; -0.150 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|DOUT12[0]       ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.087      ;
; -0.145 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.083      ;
; -0.099 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|DOUT12[7]       ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.036      ;
; -0.076 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.014      ;
; -0.075 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.013      ;
; -0.071 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|DOUT12[2]       ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.008      ;
; -0.057 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.995      ;
; -0.035 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.972      ;
; -0.029 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.967      ;
; -0.028 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.966      ;
; -0.028 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.965      ;
; -0.023 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.960      ;
; 0.051  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.886      ;
; 0.055  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.882      ;
; 0.057  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.880      ;
; 0.060  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.878      ;
; 0.066  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|DOUT12[1]       ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.871      ;
; 0.071  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.866      ;
; 0.092  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.846      ;
; 0.092  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.846      ;
; 0.096  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.841      ;
; 0.155  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|DOUT12[4]       ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.782      ;
; 0.158  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|DOUT12[5]       ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.779      ;
; 0.175  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|DOUT12[3]       ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.762      ;
; 0.176  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.761      ;
; 0.176  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.761      ;
; 0.196  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|DOUT12[9]       ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.742      ;
; 0.278  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.659      ;
; 0.282  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.655      ;
; 0.291  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.646      ;
; 0.296  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.642      ;
; 0.303  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|DOUT12[8]       ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.635      ;
; 0.314  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.624      ;
; 0.315  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|DOUT12[10]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.623      ;
; 0.323  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|DOUT12[11]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.615      ;
; 0.354  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.583      ;
; 0.354  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.583      ;
; 0.354  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.583      ;
; 0.354  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.583      ;
; 0.354  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.583      ;
; 0.354  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.583      ;
; 0.354  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 0.583      ;
; 0.355  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 0.583      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLKDSP'                                                                                                            ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.304 ; SCANNER:INST_SCANNER|SEL_REG[0] ; SCANNER:INST_SCANNER|SEL_REG[1] ; CLKDSP       ; CLKDSP      ; 1.000        ; -0.057     ; 0.634      ;
; 0.314 ; SCANNER:INST_SCANNER|SEL_REG[1] ; SCANNER:INST_SCANNER|SEL_REG[0] ; CLKDSP       ; CLKDSP      ; 1.000        ; -0.057     ; 0.624      ;
; 0.355 ; SCANNER:INST_SCANNER|SEL_REG[0] ; SCANNER:INST_SCANNER|SEL_REG[0] ; CLKDSP       ; CLKDSP      ; 1.000        ; -0.057     ; 0.583      ;
; 0.355 ; SCANNER:INST_SCANNER|SEL_REG[1] ; SCANNER:INST_SCANNER|SEL_REG[1] ; CLKDSP       ; CLKDSP      ; 1.000        ; -0.057     ; 0.583      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.309 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.511      ;
; 0.310 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.317 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.519      ;
; 0.317 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.519      ;
; 0.318 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.519      ;
; 0.343 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|DOUT12[11]      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.544      ;
; 0.349 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|DOUT12[10]      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.550      ;
; 0.349 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.550      ;
; 0.349 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.550      ;
; 0.357 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.559      ;
; 0.360 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|DOUT12[8]       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.561      ;
; 0.360 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.562      ;
; 0.367 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.569      ;
; 0.480 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|DOUT12[3]       ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.682      ;
; 0.485 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|DOUT12[9]       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.686      ;
; 0.489 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.691      ;
; 0.489 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.691      ;
; 0.501 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|DOUT12[5]       ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.703      ;
; 0.503 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|DOUT12[4]       ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.705      ;
; 0.514 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.715      ;
; 0.518 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.719      ;
; 0.530 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.732      ;
; 0.533 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.735      ;
; 0.535 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.737      ;
; 0.555 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.757      ;
; 0.584 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.785      ;
; 0.588 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.790      ;
; 0.614 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|DOUT12[1]       ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.816      ;
; 0.653 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.854      ;
; 0.656 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.857      ;
; 0.658 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.860      ;
; 0.658 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.859      ;
; 0.664 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.865      ;
; 0.664 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.865      ;
; 0.700 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.902      ;
; 0.702 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.904      ;
; 0.748 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.950      ;
; 0.770 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|DOUT12[2]       ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.972      ;
; 0.794 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|DOUT12[7]       ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.996      ;
; 0.832 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|DOUT12[0]       ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.034      ;
; 0.848 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|DOUT12[6]       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.049      ;
; 0.858 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.060      ;
; 0.866 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.068      ;
; 0.931 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.133      ;
; 0.949 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.150      ;
; 0.988 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.190      ;
; 1.004 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.206      ;
; 1.004 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.206      ;
; 1.101 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.303      ;
; 1.126 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.328      ;
; 1.126 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.328      ;
; 1.126 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.328      ;
; 1.222 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.424      ;
; 1.222 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.424      ;
; 1.222 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.424      ;
; 1.300 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.502      ;
; 1.300 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.502      ;
; 1.300 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.502      ;
; 1.334 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.535      ;
; 1.334 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.535      ;
; 1.334 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.535      ;
; 1.352 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.554      ;
; 1.352 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.554      ;
; 1.352 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.554      ;
; 1.382 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.584      ;
; 1.382 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.584      ;
; 1.382 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.584      ;
; 1.389 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.591      ;
; 1.389 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.591      ;
; 1.389 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.591      ;
; 1.474 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.676      ;
; 1.474 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.676      ;
; 1.474 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.676      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLKDSP'                                                                                                             ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; SCANNER:INST_SCANNER|SEL_REG[1] ; SCANNER:INST_SCANNER|SEL_REG[1] ; CLKDSP       ; CLKDSP      ; 0.000        ; 0.057      ; 0.511      ;
; 0.318 ; SCANNER:INST_SCANNER|SEL_REG[0] ; SCANNER:INST_SCANNER|SEL_REG[0] ; CLKDSP       ; CLKDSP      ; 0.000        ; 0.057      ; 0.519      ;
; 0.344 ; SCANNER:INST_SCANNER|SEL_REG[0] ; SCANNER:INST_SCANNER|SEL_REG[1] ; CLKDSP       ; CLKDSP      ; 0.000        ; 0.057      ; 0.545      ;
; 0.353 ; SCANNER:INST_SCANNER|SEL_REG[1] ; SCANNER:INST_SCANNER|SEL_REG[0] ; CLKDSP       ; CLKDSP      ; 0.000        ; 0.057      ; 0.554      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[9]       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[0]       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[10]      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[11]      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[1]       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[2]       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[3]       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[4]       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[5]       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[6]       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[7]       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[8]       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[9]       ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                          ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk              ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[0]|clk      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[10]|clk     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[11]|clk     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[1]|clk      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[2]|clk      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[3]|clk      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[4]|clk      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[5]|clk      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[6]|clk      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[7]|clk      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[8]|clk      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[9]|clk      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[0]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[10]|clk          ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[11]|clk          ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[1]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[2]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[3]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[4]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[5]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[6]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[7]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[8]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[9]|clk           ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[0]       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[1]       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[2]       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[3]       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[4]       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[5]       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[6]       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[7]       ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[10]      ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[11]      ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[8]       ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[9]       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLKDSP'                                                                ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLKDSP ; Rise       ; CLKDSP                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[1] ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[0] ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[1] ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; CLKDSP~input|o                  ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; CLKDSP~inputclkctrl|inclk[0]    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; CLKDSP~inputclkctrl|outclk      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; INST_SCANNER|SEL_REG[0]|clk     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; INST_SCANNER|SEL_REG[1]|clk     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[0] ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; CLKDSP~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; CLKDSP~input|i                  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; INST_SCANNER|SEL_REG[0]|clk     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; INST_SCANNER|SEL_REG[1]|clk     ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; CLKDSP~inputclkctrl|inclk[0]    ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; CLKDSP~inputclkctrl|outclk      ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; CLKDSP~input|o                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 7.282 ; 7.349 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 7.255 ; 7.119 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 7.091 ; 7.148 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 7.240 ; 7.291 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 7.232 ; 7.310 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 7.226 ; 7.308 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 7.282 ; 7.336 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 7.272 ; 7.349 ; Rise       ; CLK             ;
; DOUT[*]   ; CLKDSP     ; 7.733 ; 7.856 ; Rise       ; CLKDSP          ;
;  DOUT[0]  ; CLKDSP     ; 7.723 ; 7.596 ; Rise       ; CLKDSP          ;
;  DOUT[1]  ; CLKDSP     ; 7.552 ; 7.652 ; Rise       ; CLKDSP          ;
;  DOUT[2]  ; CLKDSP     ; 7.634 ; 7.813 ; Rise       ; CLKDSP          ;
;  DOUT[3]  ; CLKDSP     ; 7.693 ; 7.808 ; Rise       ; CLKDSP          ;
;  DOUT[4]  ; CLKDSP     ; 7.688 ; 7.812 ; Rise       ; CLKDSP          ;
;  DOUT[5]  ; CLKDSP     ; 7.677 ; 7.856 ; Rise       ; CLKDSP          ;
;  DOUT[6]  ; CLKDSP     ; 7.733 ; 7.847 ; Rise       ; CLKDSP          ;
; SEL[*]    ; CLKDSP     ; 5.787 ; 5.754 ; Rise       ; CLKDSP          ;
;  SEL[0]   ; CLKDSP     ; 5.068 ; 4.999 ; Rise       ; CLKDSP          ;
;  SEL[1]   ; CLKDSP     ; 5.787 ; 5.754 ; Rise       ; CLKDSP          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 5.948 ; 5.996 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 6.128 ; 5.996 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 5.948 ; 6.053 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 6.095 ; 6.223 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 6.089 ; 6.209 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 6.083 ; 6.212 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 6.138 ; 6.265 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 6.127 ; 6.247 ; Rise       ; CLK             ;
; DOUT[*]   ; CLKDSP     ; 6.676 ; 6.724 ; Rise       ; CLKDSP          ;
;  DOUT[0]  ; CLKDSP     ; 6.856 ; 6.724 ; Rise       ; CLKDSP          ;
;  DOUT[1]  ; CLKDSP     ; 6.676 ; 6.781 ; Rise       ; CLKDSP          ;
;  DOUT[2]  ; CLKDSP     ; 6.823 ; 6.985 ; Rise       ; CLKDSP          ;
;  DOUT[3]  ; CLKDSP     ; 6.817 ; 6.937 ; Rise       ; CLKDSP          ;
;  DOUT[4]  ; CLKDSP     ; 6.811 ; 6.940 ; Rise       ; CLKDSP          ;
;  DOUT[5]  ; CLKDSP     ; 6.866 ; 7.027 ; Rise       ; CLKDSP          ;
;  DOUT[6]  ; CLKDSP     ; 6.855 ; 6.975 ; Rise       ; CLKDSP          ;
; SEL[*]    ; CLKDSP     ; 4.901 ; 4.833 ; Rise       ; CLKDSP          ;
;  SEL[0]   ; CLKDSP     ; 4.901 ; 4.833 ; Rise       ; CLKDSP          ;
;  SEL[1]   ; CLKDSP     ; 5.621 ; 5.588 ; Rise       ; CLKDSP          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; CLK    ; -0.069 ; -0.288           ;
; CLKDSP ; 0.566  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK    ; 0.186 ; 0.000            ;
; CLKDSP ; 0.186 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK    ; -3.000 ; -27.657                        ;
; CLKDSP ; -3.000 ; -5.054                         ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.069 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.019      ;
; -0.069 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.019      ;
; -0.069 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.019      ;
; -0.027 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.977      ;
; -0.027 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.977      ;
; -0.027 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.977      ;
; -0.009 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.959      ;
; -0.009 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.959      ;
; -0.009 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.959      ;
; -0.005 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.955      ;
; -0.005 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.955      ;
; -0.005 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.955      ;
; 0.002  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.948      ;
; 0.002  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.948      ;
; 0.002  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.948      ;
; 0.042  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.908      ;
; 0.042  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.908      ;
; 0.042  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.908      ;
; 0.070  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.880      ;
; 0.070  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.880      ;
; 0.070  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.880      ;
; 0.090  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.860      ;
; 0.135  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.815      ;
; 0.144  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.806      ;
; 0.144  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.806      ;
; 0.144  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.806      ;
; 0.145  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.805      ;
; 0.158  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.792      ;
; 0.165  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.785      ;
; 0.195  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.755      ;
; 0.201  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.749      ;
; 0.224  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.726      ;
; 0.280  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|DOUT12[6]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.670      ;
; 0.288  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|DOUT12[0]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.662      ;
; 0.306  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.644      ;
; 0.316  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.634      ;
; 0.317  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.633      ;
; 0.318  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|DOUT12[7]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.632      ;
; 0.330  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.620      ;
; 0.336  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|DOUT12[2]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.614      ;
; 0.347  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.603      ;
; 0.348  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.602      ;
; 0.349  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.601      ;
; 0.350  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.600      ;
; 0.351  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.599      ;
; 0.400  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.550      ;
; 0.401  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.549      ;
; 0.406  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.544      ;
; 0.406  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.544      ;
; 0.415  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.535      ;
; 0.428  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.522      ;
; 0.428  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|DOUT12[1]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.522      ;
; 0.429  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.521      ;
; 0.434  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.516      ;
; 0.483  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.467      ;
; 0.484  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.466      ;
; 0.486  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|DOUT12[4]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.464      ;
; 0.489  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|DOUT12[9]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.461      ;
; 0.489  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|DOUT12[5]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.461      ;
; 0.498  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|DOUT12[3]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.452      ;
; 0.547  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.403      ;
; 0.550  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.400      ;
; 0.551  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.399      ;
; 0.558  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|DOUT12[8]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.392      ;
; 0.560  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.390      ;
; 0.564  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.386      ;
; 0.565  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|DOUT12[10]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.385      ;
; 0.571  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|DOUT12[11]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.379      ;
; 0.591  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.359      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLKDSP'                                                                                                            ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.566 ; SCANNER:INST_SCANNER|SEL_REG[1] ; SCANNER:INST_SCANNER|SEL_REG[0] ; CLKDSP       ; CLKDSP      ; 1.000        ; -0.037     ; 0.384      ;
; 0.566 ; SCANNER:INST_SCANNER|SEL_REG[0] ; SCANNER:INST_SCANNER|SEL_REG[1] ; CLKDSP       ; CLKDSP      ; 1.000        ; -0.037     ; 0.384      ;
; 0.591 ; SCANNER:INST_SCANNER|SEL_REG[0] ; SCANNER:INST_SCANNER|SEL_REG[0] ; CLKDSP       ; CLKDSP      ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; SCANNER:INST_SCANNER|SEL_REG[1] ; SCANNER:INST_SCANNER|SEL_REG[1] ; CLKDSP       ; CLKDSP      ; 1.000        ; -0.037     ; 0.359      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.197 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|DOUT12[11]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.318      ;
; 0.201 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|DOUT12[10]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.322      ;
; 0.201 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.322      ;
; 0.207 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.328      ;
; 0.210 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|DOUT12[8]       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.331      ;
; 0.214 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.335      ;
; 0.215 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.336      ;
; 0.216 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.337      ;
; 0.273 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|DOUT12[9]       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.394      ;
; 0.278 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|DOUT12[3]       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.399      ;
; 0.279 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.400      ;
; 0.280 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.401      ;
; 0.291 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|DOUT12[5]       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.412      ;
; 0.293 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|DOUT12[4]       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.306 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.309 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.430      ;
; 0.316 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.437      ;
; 0.319 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.440      ;
; 0.322 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.443      ;
; 0.332 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.453      ;
; 0.347 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|DOUT12[1]       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.468      ;
; 0.352 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.473      ;
; 0.356 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.477      ;
; 0.379 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.500      ;
; 0.381 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.502      ;
; 0.381 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.502      ;
; 0.383 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.504      ;
; 0.384 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.505      ;
; 0.385 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.506      ;
; 0.404 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.525      ;
; 0.405 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.526      ;
; 0.431 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|DOUT12[2]       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.552      ;
; 0.449 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|DOUT12[7]       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.570      ;
; 0.467 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.473 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|DOUT12[0]       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.594      ;
; 0.486 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|DOUT12[6]       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.607      ;
; 0.500 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.621      ;
; 0.503 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.624      ;
; 0.528 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.649      ;
; 0.582 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.703      ;
; 0.589 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.710      ;
; 0.605 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.726      ;
; 0.622 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.743      ;
; 0.634 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.755      ;
; 0.684 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.805      ;
; 0.684 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.805      ;
; 0.684 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.805      ;
; 0.730 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.851      ;
; 0.730 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.851      ;
; 0.730 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.851      ;
; 0.760 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.881      ;
; 0.760 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.881      ;
; 0.760 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.881      ;
; 0.811 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.932      ;
; 0.811 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.932      ;
; 0.811 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.932      ;
; 0.812 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.933      ;
; 0.812 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.933      ;
; 0.812 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.933      ;
; 0.827 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.948      ;
; 0.827 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.948      ;
; 0.827 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.948      ;
; 0.839 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.960      ;
; 0.839 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.960      ;
; 0.839 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.960      ;
; 0.866 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.987      ;
; 0.866 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.987      ;
; 0.866 ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.987      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLKDSP'                                                                                                             ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; SCANNER:INST_SCANNER|SEL_REG[1] ; SCANNER:INST_SCANNER|SEL_REG[1] ; CLKDSP       ; CLKDSP      ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; SCANNER:INST_SCANNER|SEL_REG[0] ; SCANNER:INST_SCANNER|SEL_REG[0] ; CLKDSP       ; CLKDSP      ; 0.000        ; 0.037      ; 0.314      ;
; 0.204 ; SCANNER:INST_SCANNER|SEL_REG[0] ; SCANNER:INST_SCANNER|SEL_REG[1] ; CLKDSP       ; CLKDSP      ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; SCANNER:INST_SCANNER|SEL_REG[1] ; SCANNER:INST_SCANNER|SEL_REG[0] ; CLKDSP       ; CLKDSP      ; 0.000        ; 0.037      ; 0.325      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[9]       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[10]      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[11]      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[8]       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[9]       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[0]       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[1]       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[2]       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[3]       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[4]       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[5]       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[6]       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[7]       ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                          ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]            ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk              ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[0]|clk      ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[10]|clk     ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[11]|clk     ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[1]|clk      ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[2]|clk      ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[3]|clk      ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[4]|clk      ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[5]|clk      ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[6]|clk      ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[7]|clk      ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[8]|clk      ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|BCD_CNT_REG[9]|clk      ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[0]|clk           ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[10]|clk          ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[11]|clk          ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[1]|clk           ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[2]|clk           ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[3]|clk           ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[4]|clk           ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[5]|clk           ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[6]|clk           ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[7]|clk           ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[8]|clk           ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; INST_BCD_CNT|DOUT12[9]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                          ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[0]  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[10] ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[11] ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[1]  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[2]  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[3]  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[4]  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[5]  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[6]  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[7]  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[8]  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|BCD_CNT_REG[9]  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[0]       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[10]      ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[11]      ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[1]       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[2]       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[3]       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[4]       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[5]       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[6]       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; BCD_CNT:INST_BCD_CNT|DOUT12[7]       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLKDSP'                                                                ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLKDSP ; Rise       ; CLKDSP                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[1] ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[0] ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[1] ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; CLKDSP~input|o                  ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; CLKDSP~inputclkctrl|inclk[0]    ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; CLKDSP~inputclkctrl|outclk      ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; INST_SCANNER|SEL_REG[0]|clk     ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; INST_SCANNER|SEL_REG[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; CLKDSP~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLKDSP ; Rise       ; CLKDSP~input|i                  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[0] ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLKDSP ; Rise       ; SCANNER:INST_SCANNER|SEL_REG[1] ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; INST_SCANNER|SEL_REG[0]|clk     ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; INST_SCANNER|SEL_REG[1]|clk     ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; CLKDSP~inputclkctrl|inclk[0]    ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; CLKDSP~inputclkctrl|outclk      ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLKDSP ; Rise       ; CLKDSP~input|o                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 4.868 ; 4.849 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 4.791 ; 4.744 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 4.705 ; 4.659 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 4.830 ; 4.808 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 4.825 ; 4.827 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 4.818 ; 4.802 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 4.868 ; 4.844 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 4.852 ; 4.849 ; Rise       ; CLK             ;
; DOUT[*]   ; CLKDSP     ; 5.148 ; 5.151 ; Rise       ; CLKDSP          ;
;  DOUT[0]  ; CLKDSP     ; 5.072 ; 5.036 ; Rise       ; CLKDSP          ;
;  DOUT[1]  ; CLKDSP     ; 4.985 ; 4.983 ; Rise       ; CLKDSP          ;
;  DOUT[2]  ; CLKDSP     ; 5.110 ; 5.083 ; Rise       ; CLKDSP          ;
;  DOUT[3]  ; CLKDSP     ; 5.106 ; 5.129 ; Rise       ; CLKDSP          ;
;  DOUT[4]  ; CLKDSP     ; 5.099 ; 5.127 ; Rise       ; CLKDSP          ;
;  DOUT[5]  ; CLKDSP     ; 5.148 ; 5.130 ; Rise       ; CLKDSP          ;
;  DOUT[6]  ; CLKDSP     ; 5.133 ; 5.151 ; Rise       ; CLKDSP          ;
; SEL[*]    ; CLKDSP     ; 3.931 ; 3.956 ; Rise       ; CLKDSP          ;
;  SEL[0]   ; CLKDSP     ; 3.311 ; 3.327 ; Rise       ; CLKDSP          ;
;  SEL[1]   ; CLKDSP     ; 3.931 ; 3.956 ; Rise       ; CLKDSP          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 3.906 ; 3.897 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 3.988 ; 3.959 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 3.906 ; 3.897 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 4.093 ; 4.045 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 4.027 ; 4.042 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 4.019 ; 4.041 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 4.131 ; 4.078 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 4.052 ; 4.063 ; Rise       ; CLK             ;
; DOUT[*]   ; CLKDSP     ; 4.400 ; 4.398 ; Rise       ; CLKDSP          ;
;  DOUT[0]  ; CLKDSP     ; 4.490 ; 4.454 ; Rise       ; CLKDSP          ;
;  DOUT[1]  ; CLKDSP     ; 4.400 ; 4.398 ; Rise       ; CLKDSP          ;
;  DOUT[2]  ; CLKDSP     ; 4.523 ; 4.570 ; Rise       ; CLKDSP          ;
;  DOUT[3]  ; CLKDSP     ; 4.520 ; 4.542 ; Rise       ; CLKDSP          ;
;  DOUT[4]  ; CLKDSP     ; 4.513 ; 4.542 ; Rise       ; CLKDSP          ;
;  DOUT[5]  ; CLKDSP     ; 4.561 ; 4.603 ; Rise       ; CLKDSP          ;
;  DOUT[6]  ; CLKDSP     ; 4.546 ; 4.564 ; Rise       ; CLKDSP          ;
; SEL[*]    ; CLKDSP     ; 3.199 ; 3.213 ; Rise       ; CLKDSP          ;
;  SEL[0]   ; CLKDSP     ; 3.199 ; 3.213 ; Rise       ; CLKDSP          ;
;  SEL[1]   ; CLKDSP     ; 3.819 ; 3.843 ; Rise       ; CLKDSP          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.909 ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -0.909 ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  CLKDSP          ; 0.224  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -7.977 ; 0.0   ; 0.0      ; 0.0     ; -32.711             ;
;  CLK             ; -7.977 ; 0.000 ; N/A      ; N/A     ; -27.657             ;
;  CLKDSP          ; 0.000  ; 0.000 ; N/A      ; N/A     ; -5.054              ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 8.185 ; 8.215 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 8.111 ; 8.006 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 7.957 ; 7.995 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 8.140 ; 8.140 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 8.133 ; 8.172 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 8.127 ; 8.144 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 8.185 ; 8.188 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 8.178 ; 8.215 ; Rise       ; CLK             ;
; DOUT[*]   ; CLKDSP     ; 8.646 ; 8.730 ; Rise       ; CLKDSP          ;
;  DOUT[0]  ; CLKDSP     ; 8.585 ; 8.492 ; Rise       ; CLKDSP          ;
;  DOUT[1]  ; CLKDSP     ; 8.425 ; 8.535 ; Rise       ; CLKDSP          ;
;  DOUT[2]  ; CLKDSP     ; 8.565 ; 8.685 ; Rise       ; CLKDSP          ;
;  DOUT[3]  ; CLKDSP     ; 8.601 ; 8.680 ; Rise       ; CLKDSP          ;
;  DOUT[4]  ; CLKDSP     ; 8.595 ; 8.686 ; Rise       ; CLKDSP          ;
;  DOUT[5]  ; CLKDSP     ; 8.612 ; 8.730 ; Rise       ; CLKDSP          ;
;  DOUT[6]  ; CLKDSP     ; 8.646 ; 8.723 ; Rise       ; CLKDSP          ;
; SEL[*]    ; CLKDSP     ; 6.505 ; 6.489 ; Rise       ; CLKDSP          ;
;  SEL[0]   ; CLKDSP     ; 5.684 ; 5.607 ; Rise       ; CLKDSP          ;
;  SEL[1]   ; CLKDSP     ; 6.505 ; 6.489 ; Rise       ; CLKDSP          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 3.906 ; 3.897 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 3.988 ; 3.959 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 3.906 ; 3.897 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 4.093 ; 4.045 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 4.027 ; 4.042 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 4.019 ; 4.041 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 4.131 ; 4.078 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 4.052 ; 4.063 ; Rise       ; CLK             ;
; DOUT[*]   ; CLKDSP     ; 4.400 ; 4.398 ; Rise       ; CLKDSP          ;
;  DOUT[0]  ; CLKDSP     ; 4.490 ; 4.454 ; Rise       ; CLKDSP          ;
;  DOUT[1]  ; CLKDSP     ; 4.400 ; 4.398 ; Rise       ; CLKDSP          ;
;  DOUT[2]  ; CLKDSP     ; 4.523 ; 4.570 ; Rise       ; CLKDSP          ;
;  DOUT[3]  ; CLKDSP     ; 4.520 ; 4.542 ; Rise       ; CLKDSP          ;
;  DOUT[4]  ; CLKDSP     ; 4.513 ; 4.542 ; Rise       ; CLKDSP          ;
;  DOUT[5]  ; CLKDSP     ; 4.561 ; 4.603 ; Rise       ; CLKDSP          ;
;  DOUT[6]  ; CLKDSP     ; 4.546 ; 4.564 ; Rise       ; CLKDSP          ;
; SEL[*]    ; CLKDSP     ; 3.199 ; 3.213 ; Rise       ; CLKDSP          ;
;  SEL[0]   ; CLKDSP     ; 3.199 ; 3.213 ; Rise       ; CLKDSP          ;
;  SEL[1]   ; CLKDSP     ; 3.819 ; 3.843 ; Rise       ; CLKDSP          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DOUT[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; CLKDSP         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DOUT[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; DOUT[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; DOUT[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; DOUT[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; DOUT[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; DOUT[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; DOUT[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; SEL[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; SEL[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DOUT[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; DOUT[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; DOUT[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; DOUT[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; DOUT[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; DOUT[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; DOUT[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; SEL[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; SEL[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DOUT[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; DOUT[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DOUT[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; DOUT[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; DOUT[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; DOUT[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; DOUT[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; SEL[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SEL[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 80       ; 0        ; 0        ; 0        ;
; CLKDSP     ; CLKDSP   ; 4        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 80       ; 0        ; 0        ; 0        ;
; CLKDSP     ; CLKDSP   ; 4        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 14    ; 14   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 100   ; 100  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Full Version
    Info: Processing started: Thu May 28 21:32:44 2015
Info: Command: quartus_sta LED_CNT -c LED_CNT
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LED_CNT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLKDSP CLKDSP
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.909
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.909              -7.977 CLK 
    Info (332119):     0.224               0.000 CLKDSP 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 CLK 
    Info (332119):     0.356               0.000 CLKDSP 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 CLK 
    Info (332119):    -3.000              -5.000 CLKDSP 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.714
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.714              -5.696 CLK 
    Info (332119):     0.304               0.000 CLKDSP 
Info (332146): Worst-case hold slack is 0.309
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.309               0.000 CLK 
    Info (332119):     0.310               0.000 CLKDSP 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 CLK 
    Info (332119):    -3.000              -5.000 CLKDSP 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.069
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.069              -0.288 CLK 
    Info (332119):     0.566               0.000 CLKDSP 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLK 
    Info (332119):     0.186               0.000 CLKDSP 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.657 CLK 
    Info (332119):    -3.000              -5.054 CLKDSP 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 548 megabytes
    Info: Processing ended: Thu May 28 21:32:47 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


