################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2026/01/07 17:51:47)
# requested at line 3 in /home/student/braczynski/code/Lab5/.dvt/default.build


################ Verilog Auto-config Directives ################
+dvt_init

rtl/counter.sv
rtl/fsm.sv
rtl/ringCounter.sv
sim/counter/counter_test.sv
sim/fsm/fsm_test.sv
sim/ringCounter/ringCounter_test.sv
uec1-lab05-v2025/fpga/rtl/top_basys3.sv
uec1-lab05-v2025/rtl/sseg/hex2sseg.sv
uec1-lab05-v2025/rtl/sseg/sseg_mux.sv
uec1-lab05-v2025/rtl/top.sv
uec1-lab05-v2025/sim/counter/counter_test.sv

