Partition Merge report for DE0_Nano_Computer
Mon Nov 04 14:40:37 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Statistics
  5. Partition Merge Partition Pin Processing
  6. Partition Merge Resource Usage Summary
  7. Partition Merge RAM Summary
  8. Partition Merge DSP Block Usage Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Partition Merge Summary                                                               ;
+------------------------------------+--------------------------------------------------+
; Partition Merge Status             ; Successful - Mon Nov 04 14:40:37 2019            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; DE0_Nano_Computer                                ;
; Top-level Entity Name              ; DE0_Nano_Computer                                ;
; Family                             ; Cyclone IV E                                     ;
; Total logic elements               ; 5,502                                            ;
;     Total combinational functions  ; 4,331                                            ;
;     Dedicated logic registers      ; 3,337                                            ;
; Total registers                    ; 3337                                             ;
; Total pins                         ; 94                                               ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 29,248                                           ;
; Embedded Multiplier 9-bit elements ; 4                                                ;
; Total PLLs                         ; 2                                                ;
+------------------------------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                    ;
+---------------------------------------------+-------+------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+
; Estimated Total logic elements              ; 5325  ; 177              ; 0                              ;
;                                             ;       ;                  ;                                ;
; Total combinational functions               ; 4170  ; 161              ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;
;     -- 4 input functions                    ; 2154  ; 74               ; 0                              ;
;     -- 3 input functions                    ; 1293  ; 45               ; 0                              ;
;     -- <=2 input functions                  ; 723   ; 42               ; 0                              ;
;                                             ;       ;                  ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;
;     -- normal mode                          ; 3636  ; 153              ; 0                              ;
;     -- arithmetic mode                      ; 534   ; 8                ; 0                              ;
;                                             ;       ;                  ;                                ;
; Total registers                             ; 3240  ; 97               ; 0                              ;
;     -- Dedicated logic registers            ; 3240  ; 97               ; 0                              ;
;                                             ;       ;                  ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ;
; I/O pins                                    ; 94    ; 0                ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4     ; 0                ; 0                              ;
; Total memory bits                           ; 29248 ; 0                ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ;
; PLL                                         ; 0     ; 0                ; 2                              ;
;                                             ;       ;                  ;                                ;
; Connections                                 ;       ;                  ;                                ;
;     -- Input Connections                    ; 3452  ; 141              ; 3                              ;
;     -- Registered Input Connections         ; 3064  ; 107              ; 0                              ;
;     -- Output Connections                   ; 272   ; 168              ; 3156                           ;
;     -- Registered Output Connections        ; 4     ; 167              ; 0                              ;
;                                             ;       ;                  ;                                ;
; Internal Connections                        ;       ;                  ;                                ;
;     -- Total Connections                    ; 28477 ; 1014             ; 3161                           ;
;     -- Registered Connections               ; 15844 ; 709              ; 0                              ;
;                                             ;       ;                  ;                                ;
; External Connections                        ;       ;                  ;                                ;
;     -- Top                                  ; 258   ; 307              ; 3159                           ;
;     -- sld_hub:auto_hub                     ; 307   ; 2                ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 3159  ; 0                ; 0                              ;
;                                             ;       ;                  ;                                ;
; Partition Interface                         ;       ;                  ;                                ;
;     -- Input Ports                          ; 52    ; 23               ; 3                              ;
;     -- Output Ports                         ; 56    ; 40               ; 4                              ;
;     -- Bidir Ports                          ; 33    ; 0                ; 0                              ;
;                                             ;       ;                  ;                                ;
; Registered Ports                            ;       ;                  ;                                ;
;     -- Registered Input Ports               ; 0     ; 3                ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 29               ; 0                              ;
;                                             ;       ;                  ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 9                ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 1                ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 1                ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 2                ; 1                              ;
;     -- Output Ports with no Fanout          ; 0     ; 26               ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                            ; Partition ; Type          ; Location ; Status                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; ADC_CS_N                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_CS_N                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_CS_N~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; ADC_SADDR                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_SADDR                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_SADDR~output                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; ADC_SCLK                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_SCLK                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_SCLK~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; ADC_SDAT                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADC_SDAT                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADC_SDAT~input                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; BUZZER_OUT                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- BUZZER_OUT                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- BUZZER_OUT~output                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; CLOCK_50                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQM[0]                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[0]                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[0]~output                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQM[1]                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[1]                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[1]~output                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; G_SENSOR_CS_N                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- G_SENSOR_CS_N                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- G_SENSOR_CS_N~output                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; G_SENSOR_INT                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- G_SENSOR_INT                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- G_SENSOR_INT~input                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; I2C_SCLK                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- I2C_SCLK                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- I2C_SCLK~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; I2C_SDAT                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- I2C_SDAT                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- I2C_SDAT~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; IR_LED_ON                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- IR_LED_ON                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- IR_LED_ON~output                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; IR_RXD                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- IR_RXD                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- IR_RXD~input                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; KEY[0]                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; KEY[1]                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; LEDG[0]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[0]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[0]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; LEDG[1]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[1]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[1]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; LEDG[2]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[2]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[2]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; LEDG[3]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[3]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[3]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; LEDG[4]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[4]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[4]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; LEDG[5]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[5]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[5]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; LEDG[6]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[6]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[6]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; LEDG[7]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[7]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[7]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; LED_LEFT                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED_LEFT                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED_LEFT~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; LED_RIGHT                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED_RIGHT                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED_RIGHT~output                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; LTC_ADC_CONVST                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LTC_ADC_CONVST                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LTC_ADC_CONVST~output                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; LTC_ADC_SCK                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LTC_ADC_SCK                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LTC_ADC_SCK~output                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; LTC_ADC_SDI                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LTC_ADC_SDI                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LTC_ADC_SDI~output                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; LTC_ADC_SDO                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LTC_ADC_SDO                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LTC_ADC_SDO~input                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; MTRL_N                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- MTRL_N                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- MTRL_N~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; MTRL_P                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- MTRL_P                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- MTRL_P~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; MTRR_N                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- MTRR_N                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- MTRR_N~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; MTRR_P                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- MTRR_P                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- MTRR_P~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; MTR_Fault_n                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MTR_Fault_n                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MTR_Fault_n~input                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; MTR_Sleep_n                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- MTR_Sleep_n                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- MTR_Sleep_n~output                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; SW[0]                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; SW[1]                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; SW[2]                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; SW[3]                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; TMD0[0]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TMD0[0]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TMD0[0]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; TMD0[1]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TMD0[1]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TMD0[1]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; TMD0[2]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TMD0[2]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TMD0[2]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; TMD0[3]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TMD0[3]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TMD0[3]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; TMD0[4]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TMD0[4]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TMD0[4]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; TMD0[5]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TMD0[5]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TMD0[5]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; TMD0[6]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TMD0[6]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TMD0[6]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; TMD0[7]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TMD0[7]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TMD0[7]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; TMD1[0]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TMD1[0]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TMD1[0]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; TMD1[1]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TMD1[1]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TMD1[1]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; TMD1[2]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TMD1[2]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TMD1[2]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; TMD1[3]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TMD1[3]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TMD1[3]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; TMD1[4]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TMD1[4]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TMD1[4]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; TMD1[5]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TMD1[5]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TMD1[5]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; TMD1[6]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TMD1[6]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TMD1[6]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; TMD1[7]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TMD1[7]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TMD1[7]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; VCC3P3_PWRON_n                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VCC3P3_PWRON_n                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VCC3P3_PWRON_n~output                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_cpu_the_nios_system_CPU_nios2_oci_the_nios_system_CPU_jtag_debug_module_wrapper_nios_system_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_jtag_uart_nios_system_JTAG_UART_alt_jtag_atlantic_clr                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_jtag_uart_nios_system_JTAG_UART_alt_jtag_atlantic_ena                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_jtag_uart_nios_system_JTAG_UART_alt_jtag_atlantic_ir_in_0_                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_jtag_uart_nios_system_JTAG_UART_alt_jtag_atlantic_ir_out_0_                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_jtag_uart_nios_system_JTAG_UART_alt_jtag_atlantic_irq                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_jtag_uart_nios_system_JTAG_UART_alt_jtag_atlantic_jtag_state_cdr                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_jtag_uart_nios_system_JTAG_UART_alt_jtag_atlantic_jtag_state_sdr                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_jtag_uart_nios_system_JTAG_UART_alt_jtag_atlantic_jtag_state_udr                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_jtag_uart_nios_system_JTAG_UART_alt_jtag_atlantic_raw_tck                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_jtag_uart_nios_system_JTAG_UART_alt_jtag_atlantic_rti                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_jtag_uart_nios_system_JTAG_UART_alt_jtag_atlantic_shift                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_jtag_uart_nios_system_JTAG_UART_alt_jtag_atlantic_tck                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_jtag_uart_nios_system_JTAG_UART_alt_jtag_atlantic_tdi                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_jtag_uart_nios_system_JTAG_UART_alt_jtag_atlantic_tdo                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_jtag_uart_nios_system_JTAG_UART_alt_jtag_atlantic_update                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
; jtag.bp.NiosII_jtag_uart_nios_system_JTAG_UART_alt_jtag_atlantic_usr1                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                 ;           ;               ;          ;                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                                                          ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                             ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 5,502                                                                                                                             ;
;                                             ;                                                                                                                                   ;
; Total combinational functions               ; 4331                                                                                                                              ;
; Logic element usage by number of LUT inputs ;                                                                                                                                   ;
;     -- 4 input functions                    ; 2228                                                                                                                              ;
;     -- 3 input functions                    ; 1338                                                                                                                              ;
;     -- <=2 input functions                  ; 765                                                                                                                               ;
;                                             ;                                                                                                                                   ;
; Logic elements by mode                      ;                                                                                                                                   ;
;     -- normal mode                          ; 3789                                                                                                                              ;
;     -- arithmetic mode                      ; 542                                                                                                                               ;
;                                             ;                                                                                                                                   ;
; Total registers                             ; 3337                                                                                                                              ;
;     -- Dedicated logic registers            ; 3337                                                                                                                              ;
;     -- I/O registers                        ; 0                                                                                                                                 ;
;                                             ;                                                                                                                                   ;
; I/O pins                                    ; 94                                                                                                                                ;
; Total memory bits                           ; 29248                                                                                                                             ;
; Embedded Multiplier 9-bit elements          ; 4                                                                                                                                 ;
; Total PLLs                                  ; 2                                                                                                                                 ;
;     -- PLLs                                 ; 2                                                                                                                                 ;
;                                             ;                                                                                                                                   ;
; Maximum fan-out node                        ; nios_system:NiosII|nios_system_External_Clocks:external_clocks|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0] ;
; Maximum fan-out                             ; 3021                                                                                                                              ;
; Total fan-out                               ; 29009                                                                                                                             ;
; Average fan-out                             ; 3.59                                                                                                                              ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+---------------------------------------------+
; nios_system:NiosII|nios_system_CPU:cpu|nios_system_CPU_ic_data_module:nios_system_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384 ; None                                        ;
; nios_system:NiosII|nios_system_CPU:cpu|nios_system_CPU_ic_tag_module:nios_system_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_gbh1:auto_generated|ALTSYNCRAM                                                                                                                                     ; AUTO ; Simple Dual Port ; 64           ; 25           ; 64           ; 25           ; 1600  ; nios_system_CPU_ic_tag_ram.mif              ;
; nios_system:NiosII|nios_system_CPU:cpu|nios_system_CPU_nios2_oci:the_nios_system_CPU_nios2_oci|nios_system_CPU_nios2_ocimem:the_nios_system_CPU_nios2_ocimem|nios_system_CPU_ociram_sp_ram_module:nios_system_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_2181:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192  ; nios_system_CPU_ociram_default_contents.mif ;
; nios_system:NiosII|nios_system_CPU:cpu|nios_system_CPU_register_bank_a_module:nios_system_CPU_register_bank_a|altsyncram:the_altsyncram|altsyncram_7gg1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024  ; nios_system_CPU_rf_ram_a.mif                ;
; nios_system:NiosII|nios_system_CPU:cpu|nios_system_CPU_register_bank_b_module:nios_system_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_8gg1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024  ; nios_system_CPU_rf_ram_b.mif                ;
; nios_system:NiosII|nios_system_JTAG_UART:jtag_uart|nios_system_JTAG_UART_scfifo_r:the_nios_system_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512   ; None                                        ;
; nios_system:NiosII|nios_system_JTAG_UART:jtag_uart|nios_system_JTAG_UART_scfifo_w:the_nios_system_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512   ; None                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+---------------------------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 2           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 4           ;
; Signed Embedded Multipliers           ; 1           ;
; Unsigned Embedded Multipliers         ; 1           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Nov 04 14:40:29 2019
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off DE0_Nano_Computer -c DE0_Nano_Computer --merge=on
Warning (35010): Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus II software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35002): Resolved and merged 2 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 2 node(s), including 0 DDIO, 2 PLL, 0 transceiver and 0 LCELL
Warning (15899): PLL "nios_system:NiosII|nios_system_External_Clocks:external_clocks|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1" has parameters clk2_multiply_by and clk2_divide_by specified but port CLK[2] is not connected
Warning (21074): Design contains 8 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "KEY[1]"
    Warning (15610): No output dependent on input pin "SW[0]"
    Warning (15610): No output dependent on input pin "SW[1]"
    Warning (15610): No output dependent on input pin "SW[2]"
    Warning (15610): No output dependent on input pin "SW[3]"
    Warning (15610): No output dependent on input pin "ADC_SDAT"
    Warning (15610): No output dependent on input pin "G_SENSOR_INT"
    Warning (15610): No output dependent on input pin "MTR_Fault_n"
Info (21057): Implemented 6208 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 15 input pins
    Info (21059): Implemented 50 output pins
    Info (21060): Implemented 33 bidirectional pins
    Info (21061): Implemented 5934 logic cells
    Info (21064): Implemented 169 RAM segments
    Info (21065): Implemented 2 PLLs
    Info (21062): Implemented 4 DSP elements
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 4667 megabytes
    Info: Processing ended: Mon Nov 04 14:40:38 2019
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:02


