Address;RegName;Clk;Rst;Port ; Public ; Signal;BitPos;Default;SW(R/W);Comment;HW(W);MCU(W);MISC;Description;;;;
0x0000;RTC_OPTIONS0;dig_clk_rtc_gated;rst_rtc_n;;;sw_sys_rst;[31];1'd0;WO;;;;CLK = dig_clk_rtc;;;;;
;;;;;;reg_dg_wrap_force_norst;[30];1'd0;R/W;;;;;;;;;
;;;;;;reg_dg_wrap_force_rst;[29];1'd0;R/W;;;;;;;;;
;;;;;;reg_analog_force_noiso;[28];1'd1;R/W;;;;;;;;;
;;;;;;reg_pll_force_noiso;[27];1'd1;R/W;;;;;;;;;
;;;;;;reg_xtl_force_noiso;[26];1'd1;R/W;;;;;;;;;
;;;;;;reg_analog_force_iso;[25];1'd0;R/W;;;;;;;;;
;;;;;;reg_pll_force_iso;[24];1'd0;R/W;;;;;;;;;
;;;;;;reg_xtl_force_iso;[23];1'd0;R/W;;;;;;;;;
;;;;;;reg_bias_core_force_pu;[22];1'd1;R/W;;;;;;;;;
;;;;;;reg_bias_core_force_pd;[21];1'b0;R/W;;;;;;;;;
;;;;;;reg_bias_core_folw_12m;[20];1'd0;R/W;;;;;;;;;
;;;;;;reg_bias_i2c_force_pu;[19];1'd1;R/W;;;;;;;;;
;;;;;;reg_bias_i2c_force_pd;[18];1'b0;R/W;;;;;;;;;
;;;;;;reg_bias_i2c_folw_12m;[17];1'd0;R/W;;;;;;;;;
;;;;;;reg_bias_force_nosleep;[16];1'd1;R/W;;;;;;;;;
;;;;;;reg_bias_force_sleep;[15];1'b0;R/W;;;;;;;;;
;;;;;;reg_bias_sleep_folw_12m;[14];1'b0;R/W;;;;;;;;;
;;;;;;reg_xtl_force_pu;[13];1'd1;R/W;;;;;;;;;
;;;;;;reg_xtl_force_pd;[12];1'b0;R/W;;;;;;;;;
;;;;;;reg_bbpll_force_pu;[11];1'd0;R/W;;;;;;;;;
;;;;;;reg_bbpll_force_pd;[10];1'b0;R/W;;;;;;;;;
;;;;;;reg_bbpll_i2c_force_pu;[9];1'd0;R/W;;;;;;;;;
;;;;;;reg_bbpll_i2c_force_pd;[8];1'b0;R/W;;;;;;;;;
;;;;;;reg_bb_i2c_force_pu;[7];1'd0;R/W;;;;;;;;;
;;;;;;reg_bb_i2c_force_pd;[6];1'b0;R/W;;;;;;;;;
;;;;;;sw_procpu_rst;[5];1'b0;WO;;;;;;;;;
;;;;;;sw_appcpu_rst;[4];1'b0;WO;;;;;;;;;
;;;;;;reg_sw_stall_procpu_c0;[3:2];2'b0;R/W;;;;;code: 0x86 will stall cpu;;;;
;;;;;;reg_sw_stall_appcpu_c0;[1:0];2'b0;R/W;;;;;code: 0x86 will stall cpu;;;;
0x0001;RTC_SLP_TIMER0;dig_clk_rtc_gated;rst_rtc_n;;;reg_slp_val_lo;[31:0];32'h0;R/W;;;;IO = O,hwr_rtc_slp_timer0;;;;;
0x0002;RTC_SLP_TIMER1;dig_clk_rtc_gated;rst_rtc_n;;;;[31:17];;;;;;IO = O,hwr_rtc_slp_timer1;;;;;
;;;;;;reg_rtc_main_timer_alarm_en;[16];1'h0;R/W;;;;;;;;;
;;;;;;reg_slp_val_hi;[15:0];16'h0;R/W;;;;;;;;;
0x0003;RTC_TIME_UPDATE;dig_clk_rtc_gated;rst_rtc_n;;;rtc_time_update;[31];1'h0;WO;;;;;;;;;
;;;;;;rtc_time_valid;[30];1'b0;RO;;;;;;;;;
;;;;;;;[29:0];;;;;;;;;;;
0x0004;RTC_TIME0;dig_clk_rtc_gated;rst_rtc_n;;;rtc_time_lo;[31:0];32'h0;RO;;;;;;;;;
0x0005;RTC_TIME1;dig_clk_rtc_gated;rst_rtc_n;;;;[31:16];;;;;;;;;;;
;;;;;;rtc_time_hi;[15:0];16'h0;RO;;;;;;;;;
0x0006;RTC_STATE0;dig_clk_rtc;rst_rtc_n;;;reg_sleep_en;[31];1'd0;R/W;;sleep_accept_ind/1'd0,sleep_reject_ind/1'd0;;CLK = dig_clk_rtc;;;;;
;;;;;;slp_reject;[30];1'd0;R/W;;rtc_wakeup/1'd0,rtc_sleep_reject/1'd1;;CLK = dig_clk_rtc;;;;;
;;;;;;slp_wakeup;[29];1'd0;R/W;;rtc_wakeup/1'd1,rtc_sleep_reject/1'd0;;CLK = dig_clk_rtc;;;;;
;;;;;;sdio_active_ind;[28];1'd0;RO;;;;;;;;;
;;;;;;;[27:25];;;;;;;;;;;
;;;;;;reg_sar_slp_timer_en;[24];1'd0;R/W;;;;;;;;;
;;;;;;reg_touch_slp_timer_en;[23];1'd0;R/W;;;;;;;;;
;;;;;;reg_apb2rtc_bridge_sel;[22];1'd0;R/W;;;;;;;;;
;;;;;;reg_sar_wakeup_force_en;[21];1'd1;R/W;;;;;;;;;
;;;;;;reg_touch_wakeup_force_en;[20];1'd1;R/W;;;;;;;;;
;;;;;;;[19:0];;;;;;;;;;;
0x0007;RTC_TIMER1;dig_clk_rtc_gated;rst_rtc_n;;;pll_buf_wait;[31:24];8'd40;R/W;;;;;;;;;
;;;;;;xtl_buf_wait;[23:14];10'd80;R/W;;;;;;;;;
;;;;;;reg_ck12m_wait;[13:6];8'h10;R/W;;;;;;;;;
;;;;;;reg_cpu_stall_wait;[5:1];5'd1;R/W;;;;;;;;;
;;;;;;reg_cpu_stall_en;[0];1'd1;R/W;;;;;;;;;
0x0008;RTC_TIMER2;dig_clk_rtc_gated;rst_rtc_n;;;reg_min_time_ck12m_off;[31:24];8'h1;R/W;;;;;;;;;
;;;;;;reg_sar_touch_start_wait;[23:15];9'h10;R/W;;;;;;;;;
;;;;;;;[14:0];;;;;;;;;;;
0x0009;RTC_TIMER3;dig_clk_rtc_gated;rst_rtc_n;;;reg_rom_ram_powerup_timer;[31:25];7'd10;R/W;;;;;;;;;
;;;;;;reg_rom_ram_wait_timer;[24:16];9'h16;R/W;;;;;;;;;
;;;;;;reg_wifi_powerup_timer;[15:9];7'h5;R/W;;;;;;;;;
;;;;;;reg_wifi_wait_timer;[8:0];9'h8;R/W;;;;;;;;;
0x000a;RTC_TIMER4;dig_clk_rtc_gated;rst_rtc_n;;;reg_dg_wrap_powerup_timer;[31:25];7'h8;R/W;;;;;;;;;
;;;;;;reg_dg_wrap_wait_timer;[24:16];9'h20;R/W;;;;;;;;;
;;;;;;reg_rtc_powerup_timer;[15:9];7'h5;R/W;;;;;;;;;
;;;;;;reg_rtc_wait_timer;[8:0];9'h8;R/W;;;;;;;;;
0x000b;RTC_TIMER5;dig_clk_rtc_gated;rst_rtc_n;;;reg_rtcmem_powerup_timer;[31:25];7'h9;R/W;;;;;;;;;
;;;;;;reg_rtcmem_wait_timer;[24:16];9'h14;R/W;;;;;;;;;
;;;;;;reg_min_slp_val;[15:8];8'h80;R/W;;;;;;;;;
;;;;;;reg_sar_subtimer_prediv;[7:0];8'd1;R/W;;;;;;;;;
0x000c;RTC_ANA_CONF;dig_clk_rtc_gated;rst_rtc_n;;;reg_pll_i2c_pu;[31];1'd0;R/W;;;;;;;;;
;;;;;;reg_ckgen_i2c_pu;[30];1'd0;R/W;;;;;;;;;
;;;;;;;[29];;;;;;;;;;;
;;;;;;reg_rfrx_pbus_pu;[28];1'd0;R/W;;;;;;;;;
;;;;;;reg_txrf_i2c_pu;[27];1'd0;R/W;;;;;;;;;
;;;;;;reg_pvtmon_pu;[26];1'b0;R/W;;;;;;;;;
;;;;;;reg_bbpll_cal_slp_start;[25];1'b0;R/W;;;;;;;;;
;;;;;;reg_plla_force_pu;[24];1'b0;R/W;;;;;;;;;
;;;;;;reg_plla_force_pd;[23];1'b1;R/W;;;;;;;;;
;;;;;;;[22:0];;;;;;;;;;;
0x000d;RTC_RESET_STATE;dig_clk_rtc_gated;rst_rtc_n;;;;[31:14];;;;;;;;;;;
;;;;;;procpu_stat_vector_sel;[13];1'b1;R/W;;;;;;;;;
;;;;;;appcpu_stat_vector_sel;[12];1'b1;R/W;;;;;;;;;
;;;;;;reset_cause_appcpu;[11:6];0;RO;;;;;;;;;
;;;;;;reset_cause_procpu;[5:0];0;RO;;;;;;;;;
0x000e;RTC_WAKEUP_STATE;dig_clk_rtc_gated;rst_rtc_n;;;;[31:23];;;;;;;;;;;
;;;;;;reg_gpio_wakeup_filter;[22];1'd0;R/W;;;;;;;;;
;;;;;;reg_rtc_wakeup_ena;[21:11];11'b1100;R/W;;;;;;;;;
;;;;;;wakeup_cause;[10:0];11'h0;RO;;;;;;;;;
0x000f;INT_ENA_RTC;dig_clk_rtc_gated;rst_rtc_n;;;;[31:9];;;;;;;;;;;
;;;;Not;;rtc_main_timer_int_ena;[8];1'b0;R/W;;;;;;;;;
;;;;Not;;rtc_brown_out_int_ena;[7];1'b0;R/W;;;;;;;;;
;;;;Not;;rtc_touch_int_ena;[6];1'b0;R/W;;;;;;;;;
;;;;Not;;rtc_sar_int_ena;[5];1'b0;R/W;;;;;;;;;
;;;;Not;;rtc_time_valid_int_ena;[4];1'b0;R/W;;;;;;;;;
;;;;Not;;rtc_wdt_int_ena;[3];1'b0;R/W;;;;;;;;;
;;;;Not;;sdio_idle_int_ena;[2];1'b0;R/W;;;;;;;;;
;;;;Not;;slp_reject_int_ena;[1];1'b0;R/W;;;;;;;;;
;;;;Not;;slp_wakeup_int_ena;[0];1'b0;R/W;;;;;;;;;
0x0010;INT_RAW_RTC;dig_clk_rtc;rst_rtc_n;;;;[31:9];;;;;;;;;;;
;;;;Not;;rtc_main_timer_int_raw;[8];1'b0;RO;;rtc_main_timer_int/1'd1;rtc_main_timer_int_clr/1'd0;;;;;;
;;;;Not;;rtc_brown_out_int_raw;[7];1'b0;RO;;rtc_brown_out_int/1'd1;rtc_brown_out_int_clr/1'd0;;;;;;
;;;;Not;;rtc_touch_int_raw;[6];1'b0;RO;;rtc_touch_int/1'd1;rtc_touch_int_clr/1'd0;;;;;;
;;;;Not;;rtc_sar_int_raw;[5];1'b0;RO;;rtc_sar_int/1'd1;rtc_sar_int_clr/1'd0;;;;;;
;;;;Not;;rtc_time_valid_int_raw;[4];1'b0;RO;;rtc_time_valid_int/1'd1;rtc_time_valid_int_clr/1'd0;;;;;;
;;;;Not;;rtc_wdt_int_raw;[3];1'b0;RO;;rtc_wdt_int/1'd1;rtc_wdt_int_clr/1'd0;;;;;;
;;;;Not;;sdio_idle_int_raw;[2];1'b0;RO;;sdio_idle_ind/1'd1;sdio_idle_int_clr/1'd0;;;;;;
;;;;Not;;slp_reject_int_raw;[1];1'b0;RO;;rtc_slp_reject/1'd1;slp_reject_int_clr/1'd0;;;;;;
;;;;Not;;slp_wakeup_int_raw;[0];1'b0;RO;;slp_wakeup_ind/1'd1;slp_wakeup_int_clr/1'd0;;;;;;
0x0011;INT_ST_RTC;dig_clk_rtc;rst_rtc_n;;;;[31:9];;;;;;INT_ST;;;;;
;;;;Not;;rtc_main_timer_int_st;[8];1'b0;RO;;;;;;;;;
;;;;Not;;rtc_brown_out_int_st;[7];1'b0;RO;;;;;;;;;
;;;;Not;;rtc_touch_int_st;[6];1'b0;RO;;;;;;;;;
;;;;Not;;rtc_sar_int_st;[5];1'b0;RO;;;;;;;;;
;;;;Not;;rtc_time_valid_int_st;[4];1'b0;RO;;;;;;;;;
;;;;Not;;rtc_wdt_int_st;[3];1'b0;RO;;;;;;;;;
;;;;Not;;sdio_idle_int_st;[2];1'b0;RO;;;;;;;;;
;;;;Not;;slp_reject_int_st;[1];1'b0;RO;;;;;;;;;
;;;;Not;;slp_wakeup_int_st;[0];1'b0;RO;;;;;;;;;
0x0012;INT_CLR_RTC;dig_clk_rtc;rst_rtc_n;;;;[31:9];;;;;;;;;;;
;;;;Not;;rtc_main_timer_int_clr;[8];1'b0;WO;;;;;;;;;
;;;;Not;;rtc_brown_out_int_clr;[7];1'b0;WO;;;;;;;;;
;;;;Not;;rtc_touch_int_clr;[6];1'b0;WO;;;;;;;;;
;;;;Not;;rtc_sar_int_clr;[5];1'b0;WO;;;;;;;;;
;;;;Not;;rtc_time_valid_int_clr;[4];1'b0;WO;;;;;;;;;
;;;;Not;;rtc_wdt_int_clr;[3];1'b0;WO;;;;;;;;;
;;;;Not;;sdio_idle_int_clr;[2];1'b0;WO;;;;;;;;;
;;;;Not;;slp_reject_int_clr;[1];1'b0;WO;;;;;;;;;
;;;;Not;;slp_wakeup_int_clr;[0];1'b0;WO;;;;;;;;;
0x0013;RTC_STORE0;dig_clk_rtc_gated;rst_rtc_n;;;rtc_scratch0;[31:0];0;R/W;;;;;;;;;
0x0014;RTC_STORE1;dig_clk_rtc_gated;rst_rtc_n;;;rtc_scratch1;[31:0];0;R/W;;;;;;;;;
0x0015;RTC_STORE2;dig_clk_rtc_gated;rst_rtc_n;;;rtc_scratch2;[31:0];0;R/W;;;;;;;;;
0x0016;RTC_STORE3;dig_clk_rtc_gated;rst_rtc_n;;;rtc_scratch3;[31:0];0;R/W;;;;;;;;;
0x0017;RTC_EXT_XTL_CONF;dig_clk_rtc_gated;rst_rtc_n;;;reg_xtl_ext_ctr_en;[31];1'b0;R/W;;;;;;;;;
;;;;;;reg_xtl_ext_ctr_lv;[30];1'b0;R/W;;;;;;;;;
;;;;;;;[29:0];;;;;;;;;;;
0x0018;RTC_EXT_WAKEUP_CONF;dig_clk_rtc_gated;rst_rtc_n;;;reg_ext_wakeup1_lv;[31];1'b0;R/W;;;;;;;;;
;;;;;;reg_ext_wakeup0_lv;[30];1'b0;R/W;;;;;;;;;
;;;;;;;[29:0];;;;;;;;;;;
0x0019;RTC_SLP_REJECT_CONF;dig_clk_rtc_gated;rst_rtc_n;;;reject_cause;[31:28];4'b0;RO;;;;;;;;;
;;;;;;reg_deep_slp_reject_en;[27];1'b0;R/W;;;;;;;;;
;;;;;;reg_light_slp_reject_en;[26];1'b0;R/W;;;;;;;;;
;;;;;;reg_sdio_reject_en;[25];1'b0;R/W;;;;;;;;;
;;;;;;reg_gpio_reject_en;[24];1'b0;R/W;;;;;;;;;
;;;;;;;[23:0];;;;;;;;;;;
0x001a;RTC_CPU_PERIOD_CONF;dig_clk_rtc_gated;rst_rtc_n;;;reg_rtc_cpuperiod_sel;[31:30];2'b00;R/W;;;;;;;;;
;;;;;;reg_rtc_cpusel_conf;[29];1'b0;R/W;;;;;;;;;
;;;;;;;[28:0];;;;;;;;;;;
0x001b;RTC_SDIO_ACT_CONF;dig_clk_rtc_gated;rst_rtc_n;;;reg_sdio_act_dnum;[31:22];10'b0;R/W;;;;;;;;;
;;;;;;;[21:0];;;;;;;;;;;
0x001c;RTC_CLK_CONF;dig_clk_rtc_gated;rst_rtc_n;;;reg_ana_clk_rtc_sel;[31:30];2'd0;R/W;;;;;;;;;
;;;;;;reg_fast_clk_rtc_sel;[29];1'b0;R/W;;;;;;;;;
;;;;;;reg_soc_clk_sel;[28:27];2'd0;R/W;;;;;;;;;
;;;;;;reg_ck12m_force_pu;[26];1'd0;R/W;;;;;;;;;
;;;;;;reg_ck12m_force_pd;[25];1'd0;R/W;;;;;;;;;
;;;;;;reg_ck12m_dfreq;[24:17];8'd0;R/W;;;;;;;;;
;;;;;;reg_ck12m_force_nogating;[16];1'd0;R/W;;;;;;;;;
;;;;;;reg_xtal_force_nogating;[15];1'd0;R/W;;;;;;;;;
;;;;;;reg_ck12m_div_sel;[14:12];3'd2;R/W;;;;;0: divider =1;  1: divider =2;  2: divider =4;  3: divider =8; 4: divider =16
;;;;;;reg_ck12m_dfreq_force;[11];1'd0;R/W;;;;;;;;;
;;;;;;reg_dig_clk12m_en;[10];1'd0;R/W;;;;;;;;;
;;;;;;reg_dig_clk12m_d256_en;[9];1'd1;R/W;;;;;;;;;
;;;;;;reg_dig_xtal32k_en;[8];1'd0;R/W;;;;;;;;;
;;;;;;reg_enb_ck12m_div;[7];1'd0;R/W;;;;;;;;;
;;;;;;reg_enb_ck12m;[6];1'd0;R/W;;;;;;;;;
;;;;;;reg_ck12m_div;[5:4];2'b01;R/W;;;;;;;;;
;;;;;;;[3:0];;;;;;;;;;;
0x001d;RTC_SDIO_CONF;dig_clk_rtc_gated;rst_rtc_n;;;reg_xpd_sdio_reg;[31];1'd0;R/W;;;;;;;;;
;;;;;;reg_drefh_sdio;[30:29];2'b00;R/W;;;;;;;;;
;;;;;;reg_drefm_sdio;[28:27];2'b00;R/W;;;;;;;;;
;;;;;;reg_drefl_sdio;[26:25];2'b01;R/W;;;;;;;;;
;;;;;;reg1p8_ready;[24];1'd0;RO;;;;;;;;;
;;;;;;reg_sdio_tieh;[23];1'd1;R/W;;;;;;;;;
;;;;;;reg_sdio_force;[22];1'd0;R/W;;;;;;;;;
;;;;;;reg_sdio_reg_pd_en;[21];1'd1;R/W;;;;;;;;;
;;;;;;;[20:0];;;;;;;;;;;
0x001e;RTC_BIAS_CONF;dig_clk_rtc_gated;rst_rtc_n;;;reg_rst_bias_i2c;[31];1'd0;R/W;;;;;;;;;
;;;;;;reg_dec_heartbeat_width;[30];1'd0;R/W;;;;;;;;;
;;;;;;reg_inc_heartbeat_period;[29];1'd0;R/W;;;;;;;;;
;;;;;;reg_dec_heartbeat_period;[28];1'd0;R/W;;;;;;;;;
;;;;;;reg_inc_heartbeat_refresh;[27];1'd0;R/W;;;;;;;;;
;;;;;;reg_enb_sck_xtal;[26];1'd0;R/W;;;;;;;;;
;;;;;;reg_dbg_atten;[25:24];2'b00;R/W;;;;;;;;;
;;;;;;;[23:0];;;;;;;;;;;
0x001f;RTC_REG;dig_clk_rtc_gated;rst_rtc_n;;;reg_rtc_reg_force_pu;[31];1'd1;R/W;;;;;;;;;
;;;;;;reg_rtc_reg_force_pd;[30];1'd0;R/W;;;;;;;;;
;;;;;;reg_rtc_dboost_force_pu;[29];1'd1;R/W;;;;;;;;;
;;;;;;reg_rtc_dboost_force_pd;[28];1'd0;R/W;;;;;;;;;
;;;;;;reg_rtc_dbias_wak;[27:25];3'd4;R/W;;;;;;;;;
;;;;;;reg_rtc_dbias_slp;[24:22];3'd4;R/W;;;;;;;;;
;;;;;;reg_sck_dcap;[21:14];8'd0;R/W;;;;;;;;;
;;;;;;reg_dig_reg_dbias_wak;[13:11];3'd4;R/W;;;;;;;;;
;;;;;;reg_dig_reg_dbias_slp;[10:8];3'd4;R/W;;;;;;;;;
;;;;;;reg_sck_dcap_force;[7];1'd0;R/W;;;;;;;;;
;;;;;;;[6:0];;;;;;;;;;;
0x0020;RTC_PWC;dig_clk_rtc_gated;rst_rtc_n;;;;[31:21];;;;;;;;;;;
;;;;;;reg_rtc_pd_en;[20];1'd0;R/W;;;;;;;;;
;;;;;;reg_rtc_force_pu;[19];1'd0;R/W;;;;;;;;;
;;;;;;reg_rtc_force_pd;[18];1'b0;R/W;;;;;;;;;
;;;;;;reg_rtc_slowmem_pd_en;[17];1'b0;R/W;;;;;;;;;
;;;;;;reg_rtc_slowmem_force_pu;[16];1'b1;R/W;;;;;;;;;
;;;;;;reg_rtc_slowmem_force_pd;[15];1'b0;R/W;;;;;;;;;
;;;;;;reg_rtc_fastmem_pd_en;[14];1'b0;R/W;;;;;;;;;
;;;;;;reg_rtc_fastmem_force_pu;[13];1'b1;R/W;;;;;;;;;
;;;;;;reg_rtc_fastmem_force_pd;[12];1'b0;R/W;;;;;;;;;
;;;;;;reg_rtc_slowmem_force_lpu;[11];1'b1;R/W;;;;;;;;;
;;;;;;reg_rtc_slowmem_force_lpd;[10];1'b0;R/W;;;;;;;;;
;;;;;;reg_rtc_slowmem_folw_cpu;[9];1'b0;R/W;;;;;;;;;
;;;;;;reg_rtc_fastmem_force_lpu;[8];1'b1;R/W;;;;;;;;;
;;;;;;reg_rtc_fastmem_force_lpd;[7];1'b0;R/W;;;;;;;;;
;;;;;;reg_rtc_fastmem_folw_cpu;[6];1'b0;R/W;;;;;;;;;
;;;;;;reg_rtc_force_noiso;[5];1'd1;R/W;;;;;;;;;
;;;;;;reg_rtc_force_iso;[4];1'd0;R/W;;;;;;;;;
;;;;;;reg_rtc_slowmem_force_iso;[3];1'b0;R/W;;;;;;;;;
;;;;;;reg_rtc_slowmem_force_noiso;[2];1'b1;R/W;;;;;;;;;
;;;;;;reg_rtc_fastmem_force_iso;[1];1'b0;R/W;;;;;;;;;
;;;;;;reg_rtc_fastmem_force_noiso;[0];1'b1;R/W;;;;;;;;;
0x0021;DIG_PWC;dig_clk_rtc_gated;rst_rtc_n;;;reg_dg_wrap_pd_en;[31];0;R/W;;;;;;;;;
;;;;;;reg_wifi_pd_en;[30];0;R/W;;;;;;;;;
;;;;;;reg_inter_ram4_pd_en;[29];0;R/W;;;;;;;;;
;;;;;;reg_inter_ram3_pd_en;[28];0;R/W;;;;;;;;;
;;;;;;reg_inter_ram2_pd_en;[27];0;R/W;;;;;;;;;
;;;;;;reg_inter_ram1_pd_en;[26];0;R/W;;;;;;;;;
;;;;;;reg_inter_ram0_pd_en;[25];0;R/W;;;;;;;;;
;;;;;;reg_rom0_pd_en;[24];0;R/W;;;;;;;;;
;;;;;;;[23:21];;;;;;;;;;;
;;;;;;reg_dg_wrap_force_pu;[20];1'd1;R/W;;;;;;;;;
;;;;;;reg_dg_wrap_force_pd;[19];1'b0;R/W;;;;;;;;;
;;;;;;reg_wifi_force_pu;[18];1'd1;R/W;;;;;;;;;
;;;;;;reg_wifi_force_pd;[17];1'b0;R/W;;;;;;;;;
;;;;;;reg_inter_ram4_force_pu;[16];1'd1;R/W;;;;;;;;;
;;;;;;reg_inter_ram4_force_pd;[15];1'b0;R/W;;;;;;;;;
;;;;;;reg_inter_ram3_force_pu;[14];1'd1;R/W;;;;;;;;;
;;;;;;reg_inter_ram3_force_pd;[13];1'b0;R/W;;;;;;;;;
;;;;;;reg_inter_ram2_force_pu;[12];1'd1;R/W;;;;;;;;;
;;;;;;reg_inter_ram2_force_pd;[11];1'b0;R/W;;;;;;;;;
;;;;;;reg_inter_ram1_force_pu;[10];1'd1;R/W;;;;;;;;;
;;;;;;reg_inter_ram1_force_pd;[9];1'b0;R/W;;;;;;;;;
;;;;;;reg_inter_ram0_force_pu;[8];1'd1;R/W;;;;;;;;;
;;;;;;reg_inter_ram0_force_pd;[7];1'b0;R/W;;;;;;;;;
;;;;;;reg_rom0_force_pu;[6];1'd1;R/W;;;;;;;;;
;;;;;;reg_rom0_force_pd;[5];1'b0;R/W;;;;;;;;;
;;;;;;reg_lslp_mem_force_pu;[4];1'b1;R/W;;;;;;;;;
;;;;;;reg_lslp_mem_force_pd;[3];1'b0;R/W;;;;;;;;;
;;;;;;;[2:0];;;;;;;;;;;
0x0022;DIG_ISO;dig_clk_rtc_gated;rst_rtc_n;;;reg_dg_wrap_force_noiso;[31];1'd1;R/W;;;;;;;;;
;;;;;;reg_dg_wrap_force_iso;[30];1'd0;R/W;;;;;;;;;
;;;;;;reg_wifi_force_noiso;[29];1'd1;R/W;;;;;;;;;
;;;;;;reg_wifi_force_iso;[28];1'd0;R/W;;;;;;;;;
;;;;;;reg_inter_ram4_force_noiso;[27];1'd1;R/W;;;;;;;;;
;;;;;;reg_inter_ram4_force_iso;[26];1'd0;R/W;;;;;;;;;
;;;;;;reg_inter_ram3_force_noiso;[25];1'd1;R/W;;;;;;;;;
;;;;;;reg_inter_ram3_force_iso;[24];1'd0;R/W;;;;;;;;;
;;;;;;reg_inter_ram2_force_noiso;[23];1'd1;R/W;;;;;;;;;
;;;;;;reg_inter_ram2_force_iso;[22];1'd0;R/W;;;;;;;;;
;;;;;;reg_inter_ram1_force_noiso;[21];1'd1;R/W;;;;;;;;;
;;;;;;reg_inter_ram1_force_iso;[20];1'd0;R/W;;;;;;;;;
;;;;;;reg_inter_ram0_force_noiso;[19];1'd1;R/W;;;;;;;;;
;;;;;;reg_inter_ram0_force_iso;[18];1'd0;R/W;;;;;;;;;
;;;;;;reg_rom0_force_noiso;[17];1'd1;R/W;;;;;;;;;
;;;;;;reg_rom0_force_iso;[16];1'd0;R/W;;;;;;;;;
;;;;;;reg_dg_pad_force_hold;[15];1'd0;R/W;;;;;;;;;
;;;;;;reg_dg_pad_force_unhold;[14];1'd1;R/W;;;;;;;;;
;;;;;;reg_dg_pad_force_iso;[13];1'd0;R/W;;;;;;;;;
;;;;;;reg_dg_pad_force_noiso;[12];1'd1;R/W;;;;;;;;;
;;;;;;reg_dg_pad_autohold_en;[11];1'd0;R/W;;;;;;;;;
;;;;;;clr_dg_pad_autohold;[10];1'd0;WO;;;;;;;;;
;;;;;;dg_pad_autohold;[9];1'd0;RO;;;;;;;;;
;;;;;;reg_dig_iso_force_on;[8];1'd0;R/W;;;;;;;;;
;;;;;;reg_dig_iso_force_off;[7];1'd0;R/W;;;;;;;;;
;;;;;;;[6:0];;;;;;;;;;;
0x0023;RTC_WDTCONFIG0;dig_clk_rtc_gated;rst_rtc_n;;;reg_wdt_en;[31];1'h0;R/W;;;;PROT=wdt_wprotectn;;;;;
;;;;;;reg_wdt_stg0;[30:28];3'h0;R/W;;;;;bit0: interrupt stage en     bit1  CPU reset stage en      bit2: system reset stage en;;;;
;;;;;;reg_wdt_stg1;[27:25];3'h0;R/W;;;;;;;;;
;;;;;;reg_wdt_stg2;[24:22];3'h0;R/W;;;;;;;;;
;;;;;;reg_wdt_stg3;[21:19];3'h0;R/W;;;;;;;;;
;;;;;;reg_wdt_edge_int_en;[18];1'h0;R/W;;;;;;;;;
;;;;;;reg_wdt_level_int_en;[17];1'h0;R/W;;;;;;;;;
;;;;;;reg_wdt_cpu_reset_length;[16:14];3'h1;R/W;;;;;;;;;
;;;;;;reg_wdt_sys_reset_length;[13:11];3'h1;R/W;;;;;;;;;
;;;;;;reg_wdt_flashboot_mod_en;[10];1'h1;R/W;;;;;;;;;
;;;;;;reg_wdt_procpu_reset_en;[9];1'd0;R/W;;;;;;;;;
;;;;;;reg_wdt_appcpu_reset_en;[8];1'd0;R/W;;;;;;;;;
;;;;;;reg_wdt_pause_in_slp;[7];1'd1;R/W;;;;;;;;;
;;;;;;;[6:0];;;;;;;;;;;
0x0024;RTC_WDTCONFIG1;dig_clk_rtc_gated;rst_rtc_n;;;reg_wdt_stg0_hold;[31:0];32'd128000;R/W;;;;PROT=wdt_wprotectn;;;;;
0x0025;RTC_WDTCONFIG2;dig_clk_rtc_gated;rst_rtc_n;;;reg_wdt_stg1_hold;[31:0];32'd80000;R/W;;;;PROT=wdt_wprotectn;;;;;
0x0026;RTC_WDTCONFIG3;dig_clk_rtc_gated;rst_rtc_n;;;reg_wdt_stg2_hold;[31:0];32'hfff;R/W;;;;PROT=wdt_wprotectn;;;;;
0x0027;RTC_WDTCONFIG4;dig_clk_rtc_gated;rst_rtc_n;;;reg_wdt_stg3_hold;[31:0];32'hfff;R/W;;;;PROT=wdt_wprotectn;;;;;
0x0028;RTC_WDTFEED;dig_clk_rtc_gated;rst_rtc_n;;;rtc_wdt_feed;[31];1'd0;WO;;;;;;;;;
;;;;;;;[30:0];;;;;;;;;;;
0x0029;RTC_WDTWPROTECT;dig_clk_rtc_gated;rst_rtc_n;;;reg_wdt_wkey;[31:0];32'h50d83aa1;R/W;;;;IO = I, wdt_wprotectn;;;;;
0x002a;RTC_TEST_MUX;dig_clk_rtc_gated;rst_rtc_n;;;reg_dtest_rtc;[31:30];2'd0;R/W;;;;;;;;;
;;;;;;reg_ent_rtc;[29];1'd0;R/W;;;;;;;;;
;;;;;;;[28:0];;;;;;;;;;;
0x002b;RTC_SW_CPU_STALL;dig_clk_rtc_gated;rst_rtc_n;;;reg_sw_stall_procpu_c1;[31:26];6'b0;R/W;;;;;;;;;
;;;;;;reg_sw_stall_appcpu_c1;[25:20];6'b0;R/W;;;;;;;;;
;;;;;;;[19:0];;;;;;;;;;;
0x002c;RTC_STORE4;dig_clk_rtc_gated;rst_rtc_n;Not;;rtc_scratch4;[31:0];0;R/W;;;;;;;;;
0x002d;RTC_STORE5;dig_clk_rtc_gated;rst_rtc_n;Not;;rtc_scratch5;[31:0];0;R/W;;;;;;;;;
0x002e;RTC_STORE6;dig_clk_rtc_gated;rst_rtc_n;Not;;rtc_scratch6;[31:0];0;R/W;;;;;;;;;
0x002f;RTC_STORE7;dig_clk_rtc_gated;rst_rtc_n;Not;;rtc_scratch7;[31:0];0;R/W;;;;;;;;;
0x0030;RTC_DIAG0;dig_clk_rtc_gated;rst_rtc_n;;;rtc_low_power_diag0;[31:0];0;RO;;;;;;;;;
0x0031;RTC_DIAG1;dig_clk_rtc_gated;rst_rtc_n;;;rtc_low_power_diag1;[31:0];0;RO;;;;;;;;;
0x0032;RTC_HOLD_FORCE;dig_clk_rtc_gated;rst_rtc_n;;;;[31:18];0;RO;;;;;;;;;
;;;;;;reg_x32n_hold_force;[17];1'b0;R/W;;;;;;;;;
;;;;;;reg_x32p_hold_force;[16];1'b0;R/W;;;;;;;;;
;;;;;;reg_touch_pad7_hold_force;[15];1'b0;R/W;;;;;;;;;
;;;;;;reg_touch_pad6_hold_force;[14];1'b0;R/W;;;;;;;;;
;;;;;;reg_touch_pad5_hold_force;[13];1'b0;R/W;;;;;;;;;
;;;;;;reg_touch_pad4_hold_force;[12];1'b0;R/W;;;;;;;;;
;;;;;;reg_touch_pad3_hold_force;[11];1'b0;R/W;;;;;;;;;
;;;;;;reg_touch_pad2_hold_force;[10];1'b0;R/W;;;;;;;;;
;;;;;;reg_touch_pad1_hold_force;[9];1'b0;R/W;;;;;;;;;
;;;;;;reg_touch_pad0_hold_force;[8];1'b0;R/W;;;;;;;;;
;;;;;;reg_sense4_hold_force;[7];1'b0;R/W;;;;;;;;;
;;;;;;reg_sense3_hold_force;[6];1'b0;R/W;;;;;;;;;
;;;;;;reg_sense2_hold_force;[5];1'b0;R/W;;;;;;;;;
;;;;;;reg_sense1_hold_force;[4];1'b0;R/W;;;;;;;;;
;;;;;;reg_pdac2_hold_force;[3];1'b0;R/W;;;;;;;;;
;;;;;;reg_pdac1_hold_force;[2];1'b0;R/W;;;;;;;;;
;;;;;;reg_adc2_hold_force;[1];1'b0;R/W;;;;;;;;;
;;;;;;reg_adc1_hold_force;[0];1'b0;R/W;;;;;;;;;
0x0033;RTC_EXT_WAKEUP1;dig_clk_rtc_gated;rst_rtc_n;;;;[31:19];13'b0;RO;;;;;;;;;
;;;;;;reg_ext_wakeup1_status_clr;[18];1'd0;WO;;;;;;;;;
;;;;;;reg_ext_wakeup1_sel;[17:0];18'd0;R/W;;;;;;;;;
0x0034;RTC_EXT_WAKEUP1_STATUS;dig_clk_rtc_gated;rst_rtc_n;;;;[31:18];14'b0;RO;;;;;;;;;
;;;;;;reg_ext_wakeup1_status;[17:0];18'd0;RO;;;;;;;;;
0x0035;RTC_BROWN_OUT;dig_clk_rtc_gated;rst_rtc_n;;;rtc_brown_out_det;[31];1'b0;RO;;;;;;;;;
;;;;;;reg_brown_out_ena;[30];1'b0;R/W;;;;;;;;;
;;;;;;reg_dbrown_out_thres;[29:27];3'b010;R/W;;;;;;;;;
;;;;;;reg_brown_out_rst_ena;[26];1'b0;R/W;;;;;;;;;
;;;;;;reg_brown_out_rst_wait;[25:16];10'h3ff;R/W;;;;;;;;;
;;;;;;reg_brown_out_pd_rf_ena;[15];1'b0;R/W;;;;;;;;;
;;;;;;reg_brown_out_close_flash_ena;[14];1'b0;R/W;;;;;;;;;
;;;;;;;[13:0];;;;;;;;;;;
0x004f;RTC_CNTL_DATE;dig_clk_rtc_gated;rst_rtc_n;;;;[31:28];;;;;;;;;;;
;;;;;;rtc_cntl_date;[27:0];28'h1604280;R/W;;;;;;;;;
