TimeQuest Timing Analyzer report for A2D_test
Fri Mar 15 12:12:05 2019
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; A2D_test                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 360.23 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.776 ; -43.425            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.434 ; -50.844               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.643 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -46.000                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                          ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.776 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.708      ;
; -1.776 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.708      ;
; -1.776 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.708      ;
; -1.776 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.708      ;
; -1.776 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.708      ;
; -1.776 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.708      ;
; -1.776 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.708      ;
; -1.776 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.708      ;
; -1.776 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.708      ;
; -1.776 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.708      ;
; -1.776 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.708      ;
; -1.776 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.708      ;
; -1.759 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.691      ;
; -1.759 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.691      ;
; -1.759 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.691      ;
; -1.759 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.691      ;
; -1.759 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.691      ;
; -1.759 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.691      ;
; -1.759 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.691      ;
; -1.759 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.691      ;
; -1.759 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.691      ;
; -1.759 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.691      ;
; -1.759 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.691      ;
; -1.759 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.691      ;
; -1.724 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.656      ;
; -1.724 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.656      ;
; -1.724 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.656      ;
; -1.724 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.656      ;
; -1.724 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.656      ;
; -1.724 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.656      ;
; -1.724 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.656      ;
; -1.724 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.656      ;
; -1.724 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.656      ;
; -1.724 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.656      ;
; -1.724 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.656      ;
; -1.724 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.656      ;
; -1.673 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.605      ;
; -1.673 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.605      ;
; -1.673 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.605      ;
; -1.673 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.605      ;
; -1.673 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.605      ;
; -1.673 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.605      ;
; -1.673 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.605      ;
; -1.673 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.605      ;
; -1.673 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.605      ;
; -1.673 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.605      ;
; -1.673 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.605      ;
; -1.673 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.605      ;
; -1.569 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.501      ;
; -1.569 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.501      ;
; -1.569 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.501      ;
; -1.569 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.501      ;
; -1.569 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.501      ;
; -1.569 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.501      ;
; -1.569 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.501      ;
; -1.569 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.501      ;
; -1.569 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.501      ;
; -1.569 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.501      ;
; -1.569 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.501      ;
; -1.569 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.501      ;
; -1.548 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.480      ;
; -1.548 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.480      ;
; -1.548 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.480      ;
; -1.548 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.480      ;
; -1.548 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.480      ;
; -1.548 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.480      ;
; -1.548 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.480      ;
; -1.548 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.480      ;
; -1.548 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.480      ;
; -1.548 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.480      ;
; -1.548 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.480      ;
; -1.548 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.480      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.438      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.438      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.438      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.438      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.438      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.438      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.438      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.438      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.438      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.438      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.438      ;
; -1.506 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.438      ;
; -1.431 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.363      ;
; -1.431 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.363      ;
; -1.431 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.363      ;
; -1.431 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.363      ;
; -1.431 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.363      ;
; -1.431 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.363      ;
; -1.431 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.363      ;
; -1.431 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.363      ;
; -1.431 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.363      ;
; -1.431 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.363      ;
; -1.431 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.363      ;
; -1.431 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.363      ;
; -1.397 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[15]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.330      ;
; -1.397 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.330      ;
; -1.397 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.330      ;
; -1.397 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.330      ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                               ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; chnnl[2]                                        ; chnnl[2]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; chnnl[1]                                        ; chnnl[1]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; chnnl[0]                                        ; chnnl[0]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; A2D_intf:iA2D|state.READ                        ; A2D_intf:iA2D|state.READ                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; A2D_intf:iA2D|state.TRANS                       ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; A2D_intf:iA2D|state.IDLE                        ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|done            ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|done            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.370 ; A2D_intf:iA2D|state.READ                        ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.590      ;
; 0.373 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.394 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[11]   ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.395 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[10]   ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[11]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.614      ;
; 0.397 ; strt_cnv                                        ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.617      ;
; 0.479 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]   ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.698      ;
; 0.482 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[3]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.701      ;
; 0.529 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|done            ; A2D_intf:iA2D|state.READ                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.749      ;
; 0.530 ; PB_rise:iPB|ff2                                 ; chnnl[1]                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.749      ;
; 0.532 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.000        ; 0.063      ; 0.752      ;
; 0.535 ; PB_rise:iPB|ff2                                 ; strt_cnv                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.754      ;
; 0.535 ; PB_rise:iPB|ff2                                 ; chnnl[0]                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.754      ;
; 0.541 ; chnnl[0]                                        ; chnnl[2]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.761      ;
; 0.544 ; chnnl[2]                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.764      ;
; 0.550 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.769      ;
; 0.551 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.770      ;
; 0.552 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.000        ; 0.063      ; 0.772      ;
; 0.553 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.772      ;
; 0.553 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.772      ;
; 0.562 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|state.READ                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.782      ;
; 0.570 ; chnnl[1]                                        ; chnnl[2]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.790      ;
; 0.571 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.576 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.795      ;
; 0.585 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.805      ;
; 0.587 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.807      ;
; 0.589 ; strt_cnv                                        ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.809      ;
; 0.590 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.809      ;
; 0.593 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]   ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.593 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[5]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.593 ; A2D_intf:iA2D|state.IDLE                        ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.813      ;
; 0.603 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.822      ;
; 0.603 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.822      ;
; 0.608 ; PB_rise:iPB|ff3                                 ; strt_cnv                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.828      ;
; 0.609 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.828      ;
; 0.619 ; PB_rise:iPB|ff3                                 ; chnnl[1]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.839      ;
; 0.619 ; PB_rise:iPB|ff3                                 ; chnnl[0]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.839      ;
; 0.633 ; chnnl[0]                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[11]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.853      ;
; 0.663 ; chnnl[1]                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.883      ;
; 0.676 ; PB_rise:iPB|ff1                                 ; PB_rise:iPB|ff2                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.896      ;
; 0.716 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[5]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.934      ;
; 0.733 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|done            ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.953      ;
; 0.757 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|done            ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.977      ;
; 0.763 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.983      ;
; 0.771 ; chnnl[0]                                        ; chnnl[1]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.991      ;
; 0.814 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.034      ;
; 0.814 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.034      ;
; 0.814 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.034      ;
; 0.825 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.044      ;
; 0.825 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.044      ;
; 0.829 ; rst_synch:iRST|interm                           ; rst_synch:iRST|rst_n                            ; clk          ; clk         ; 0.000        ; 0.062      ; 1.048      ;
; 0.839 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.058      ;
; 0.840 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.059      ;
; 0.841 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.060      ;
; 0.842 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.061      ;
; 0.850 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.070      ;
; 0.850 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.070      ;
; 0.850 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.070      ;
; 0.860 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.080      ;
; 0.868 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[10]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.088      ;
; 0.874 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.062      ; 1.093      ;
; 0.874 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.093      ;
; 0.892 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[3]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.112      ;
; 0.892 ; PB_rise:iPB|ff2                                 ; PB_rise:iPB|ff3                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.111      ;
; 0.903 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.063      ; 1.123      ;
; 0.926 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.146      ;
; 0.928 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.148      ;
; 0.929 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[5]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.149      ;
; 0.930 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[10]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.150      ;
; 0.933 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[3]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.153      ;
; 0.933 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.153      ;
; 0.935 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.154      ;
; 0.937 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.156      ;
; 0.951 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.170      ;
; 0.953 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.173      ;
; 0.953 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.172      ;
; 0.969 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.188      ;
; 0.995 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.062      ; 1.214      ;
; 0.995 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.214      ;
; 0.996 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.063      ; 1.216      ;
; 1.014 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.234      ;
; 1.014 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.234      ;
; 1.014 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.234      ;
; 1.019 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.239      ;
; 1.021 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.241      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                 ;
+--------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.434 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; 0.500        ; -0.308     ; 1.621      ;
; -1.434 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; 0.500        ; -0.308     ; 1.621      ;
; -1.434 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]   ; clk          ; clk         ; 0.500        ; -0.308     ; 1.621      ;
; -1.434 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]   ; clk          ; clk         ; 0.500        ; -0.308     ; 1.621      ;
; -1.434 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[11]   ; clk          ; clk         ; 0.500        ; -0.308     ; 1.621      ;
; -1.434 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[10]   ; clk          ; clk         ; 0.500        ; -0.308     ; 1.621      ;
; -1.434 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[5]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.621      ;
; -1.434 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.621      ;
; -1.434 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[3]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.621      ;
; -1.434 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.621      ;
; -1.434 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.621      ;
; -1.434 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.621      ;
; -1.434 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.621      ;
; -1.434 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff2                                 ; clk          ; clk         ; 0.500        ; -0.308     ; 1.621      ;
; -1.283 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]    ; clk          ; clk         ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]    ; clk          ; clk         ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]    ; clk          ; clk         ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]    ; clk          ; clk         ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]    ; clk          ; clk         ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]    ; clk          ; clk         ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]    ; clk          ; clk         ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.469      ;
; -1.098 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.500        ; -0.309     ; 1.284      ;
; -1.098 ; rst_synch:iRST|rst_n ; chnnl[2]                                        ; clk          ; clk         ; 0.500        ; -0.309     ; 1.284      ;
; -1.098 ; rst_synch:iRST|rst_n ; chnnl[1]                                        ; clk          ; clk         ; 0.500        ; -0.309     ; 1.284      ;
; -1.098 ; rst_synch:iRST|rst_n ; chnnl[0]                                        ; clk          ; clk         ; 0.500        ; -0.309     ; 1.284      ;
; -1.098 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.WAIT                        ; clk          ; clk         ; 0.500        ; -0.309     ; 1.284      ;
; -1.098 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; 0.500        ; -0.309     ; 1.284      ;
; -1.098 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; 0.500        ; -0.309     ; 1.284      ;
; -1.098 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.READ                        ; clk          ; clk         ; 0.500        ; -0.309     ; 1.284      ;
; -1.098 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; 0.500        ; -0.309     ; 1.284      ;
; -1.098 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.500        ; -0.309     ; 1.284      ;
; -1.098 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.284      ;
; -1.098 ; rst_synch:iRST|rst_n ; strt_cnv                                        ; clk          ; clk         ; 0.500        ; -0.309     ; 1.284      ;
; -1.098 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff3                                 ; clk          ; clk         ; 0.500        ; -0.309     ; 1.284      ;
; -1.098 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff1                                 ; clk          ; clk         ; 0.500        ; -0.309     ; 1.284      ;
+--------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                 ;
+-------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.643 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; -0.500       ; -0.183     ; 1.137      ;
; 1.643 ; rst_synch:iRST|rst_n ; chnnl[2]                                        ; clk          ; clk         ; -0.500       ; -0.183     ; 1.137      ;
; 1.643 ; rst_synch:iRST|rst_n ; chnnl[1]                                        ; clk          ; clk         ; -0.500       ; -0.183     ; 1.137      ;
; 1.643 ; rst_synch:iRST|rst_n ; chnnl[0]                                        ; clk          ; clk         ; -0.500       ; -0.183     ; 1.137      ;
; 1.643 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.WAIT                        ; clk          ; clk         ; -0.500       ; -0.183     ; 1.137      ;
; 1.643 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; -0.500       ; -0.183     ; 1.137      ;
; 1.643 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; -0.500       ; -0.183     ; 1.137      ;
; 1.643 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.READ                        ; clk          ; clk         ; -0.500       ; -0.183     ; 1.137      ;
; 1.643 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; -0.500       ; -0.183     ; 1.137      ;
; 1.643 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; -0.500       ; -0.183     ; 1.137      ;
; 1.643 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; -0.500       ; -0.183     ; 1.137      ;
; 1.643 ; rst_synch:iRST|rst_n ; strt_cnv                                        ; clk          ; clk         ; -0.500       ; -0.183     ; 1.137      ;
; 1.643 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff3                                 ; clk          ; clk         ; -0.500       ; -0.183     ; 1.137      ;
; 1.643 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff1                                 ; clk          ; clk         ; -0.500       ; -0.183     ; 1.137      ;
; 1.819 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]    ; clk          ; clk         ; -0.500       ; -0.184     ; 1.312      ;
; 1.819 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]    ; clk          ; clk         ; -0.500       ; -0.184     ; 1.312      ;
; 1.819 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]    ; clk          ; clk         ; -0.500       ; -0.184     ; 1.312      ;
; 1.819 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]    ; clk          ; clk         ; -0.500       ; -0.184     ; 1.312      ;
; 1.819 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]    ; clk          ; clk         ; -0.500       ; -0.184     ; 1.312      ;
; 1.819 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]    ; clk          ; clk         ; -0.500       ; -0.184     ; 1.312      ;
; 1.819 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]    ; clk          ; clk         ; -0.500       ; -0.184     ; 1.312      ;
; 1.819 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.312      ;
; 1.819 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.312      ;
; 1.819 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.312      ;
; 1.819 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.312      ;
; 1.819 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.312      ;
; 1.980 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; -0.500       ; -0.183     ; 1.474      ;
; 1.980 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; -0.500       ; -0.183     ; 1.474      ;
; 1.980 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]   ; clk          ; clk         ; -0.500       ; -0.183     ; 1.474      ;
; 1.980 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]   ; clk          ; clk         ; -0.500       ; -0.183     ; 1.474      ;
; 1.980 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[11]   ; clk          ; clk         ; -0.500       ; -0.183     ; 1.474      ;
; 1.980 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[10]   ; clk          ; clk         ; -0.500       ; -0.183     ; 1.474      ;
; 1.980 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[5]    ; clk          ; clk         ; -0.500       ; -0.183     ; 1.474      ;
; 1.980 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; -0.500       ; -0.183     ; 1.474      ;
; 1.980 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[3]    ; clk          ; clk         ; -0.500       ; -0.183     ; 1.474      ;
; 1.980 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3]     ; clk          ; clk         ; -0.500       ; -0.183     ; 1.474      ;
; 1.980 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; -0.500       ; -0.183     ; 1.474      ;
; 1.980 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; -0.500       ; -0.183     ; 1.474      ;
; 1.980 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; -0.500       ; -0.183     ; 1.474      ;
; 1.980 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff2                                 ; clk          ; clk         ; -0.500       ; -0.183     ; 1.474      ;
+-------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 399.68 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.502 ; -34.966           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.241 ; -43.864              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.548 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -46.000                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                           ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.502 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.441      ;
; -1.502 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.441      ;
; -1.502 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.441      ;
; -1.502 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.441      ;
; -1.502 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.441      ;
; -1.502 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.441      ;
; -1.502 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.441      ;
; -1.502 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.441      ;
; -1.502 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.441      ;
; -1.502 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.441      ;
; -1.502 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.441      ;
; -1.502 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.441      ;
; -1.486 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.425      ;
; -1.486 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.425      ;
; -1.486 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.425      ;
; -1.486 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.425      ;
; -1.486 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.425      ;
; -1.486 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.425      ;
; -1.486 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.425      ;
; -1.486 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.425      ;
; -1.486 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.425      ;
; -1.486 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.425      ;
; -1.486 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.425      ;
; -1.486 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.425      ;
; -1.480 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.419      ;
; -1.480 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.419      ;
; -1.480 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.419      ;
; -1.480 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.419      ;
; -1.480 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.419      ;
; -1.480 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.419      ;
; -1.480 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.419      ;
; -1.480 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.419      ;
; -1.480 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.419      ;
; -1.480 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.419      ;
; -1.480 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.419      ;
; -1.480 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.419      ;
; -1.431 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.370      ;
; -1.431 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.370      ;
; -1.431 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.370      ;
; -1.431 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.370      ;
; -1.431 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.370      ;
; -1.431 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.370      ;
; -1.431 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.370      ;
; -1.431 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.370      ;
; -1.431 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.370      ;
; -1.431 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.370      ;
; -1.431 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.370      ;
; -1.431 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.370      ;
; -1.324 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.263      ;
; -1.324 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.263      ;
; -1.324 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.263      ;
; -1.324 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.263      ;
; -1.324 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.263      ;
; -1.324 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.263      ;
; -1.324 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.263      ;
; -1.324 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.263      ;
; -1.324 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.263      ;
; -1.324 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.263      ;
; -1.324 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.263      ;
; -1.324 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.263      ;
; -1.300 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.239      ;
; -1.300 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.239      ;
; -1.300 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.239      ;
; -1.300 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.239      ;
; -1.300 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.239      ;
; -1.300 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.239      ;
; -1.300 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.239      ;
; -1.300 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.239      ;
; -1.300 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.239      ;
; -1.300 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.239      ;
; -1.300 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.239      ;
; -1.300 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.239      ;
; -1.262 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.201      ;
; -1.262 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.201      ;
; -1.262 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.201      ;
; -1.262 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.201      ;
; -1.262 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.201      ;
; -1.262 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.201      ;
; -1.262 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.201      ;
; -1.262 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.201      ;
; -1.262 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.201      ;
; -1.262 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.201      ;
; -1.262 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.201      ;
; -1.262 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.201      ;
; -1.190 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.129      ;
; -1.190 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.129      ;
; -1.190 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.129      ;
; -1.190 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.129      ;
; -1.190 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.129      ;
; -1.190 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.129      ;
; -1.190 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.129      ;
; -1.190 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.129      ;
; -1.190 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.129      ;
; -1.190 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.129      ;
; -1.190 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.129      ;
; -1.190 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.129      ;
; -1.148 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[15]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.088      ;
; -1.148 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.088      ;
; -1.148 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.088      ;
; -1.148 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.088      ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; chnnl[2]                                        ; chnnl[2]                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; chnnl[1]                                        ; chnnl[1]                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; chnnl[0]                                        ; chnnl[0]                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; A2D_intf:iA2D|state.READ                        ; A2D_intf:iA2D|state.READ                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; A2D_intf:iA2D|state.TRANS                       ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; A2D_intf:iA2D|state.IDLE                        ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|done            ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|done            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.329 ; A2D_intf:iA2D|state.READ                        ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.529      ;
; 0.339 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.357 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[11]   ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[10]   ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[11]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.557      ;
; 0.359 ; strt_cnv                                        ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.559      ;
; 0.432 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]   ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.631      ;
; 0.435 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[3]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.634      ;
; 0.482 ; PB_rise:iPB|ff2                                 ; chnnl[1]                                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.681      ;
; 0.484 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|done            ; A2D_intf:iA2D|state.READ                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.684      ;
; 0.487 ; PB_rise:iPB|ff2                                 ; strt_cnv                                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.686      ;
; 0.488 ; PB_rise:iPB|ff2                                 ; chnnl[0]                                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.687      ;
; 0.489 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.000        ; 0.056      ; 0.689      ;
; 0.494 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.693      ;
; 0.495 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.495 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.000        ; 0.056      ; 0.695      ;
; 0.496 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; chnnl[0]                                        ; chnnl[2]                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.697      ;
; 0.498 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; chnnl[2]                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.699      ;
; 0.504 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|state.READ                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.704      ;
; 0.511 ; chnnl[1]                                        ; chnnl[2]                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.711      ;
; 0.512 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.518 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.525 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.725      ;
; 0.526 ; A2D_intf:iA2D|state.IDLE                        ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.726      ;
; 0.527 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.727      ;
; 0.529 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.728      ;
; 0.532 ; strt_cnv                                        ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.732      ;
; 0.533 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]   ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.732      ;
; 0.533 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[5]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.732      ;
; 0.538 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.737      ;
; 0.543 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.742      ;
; 0.543 ; PB_rise:iPB|ff3                                 ; strt_cnv                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.743      ;
; 0.546 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.745      ;
; 0.551 ; PB_rise:iPB|ff3                                 ; chnnl[1]                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.751      ;
; 0.551 ; PB_rise:iPB|ff3                                 ; chnnl[0]                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.751      ;
; 0.578 ; chnnl[0]                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[11]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.778      ;
; 0.607 ; chnnl[1]                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.807      ;
; 0.619 ; PB_rise:iPB|ff1                                 ; PB_rise:iPB|ff2                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.819      ;
; 0.666 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[5]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.864      ;
; 0.669 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|done            ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.869      ;
; 0.690 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|done            ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.890      ;
; 0.692 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.892      ;
; 0.705 ; chnnl[0]                                        ; chnnl[1]                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.905      ;
; 0.718 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.918      ;
; 0.718 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.918      ;
; 0.720 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.920      ;
; 0.738 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.937      ;
; 0.740 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.939      ;
; 0.746 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.747 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.946      ;
; 0.753 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.952      ;
; 0.754 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.770 ; rst_synch:iRST|interm                           ; rst_synch:iRST|rst_n                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.968      ;
; 0.783 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.983      ;
; 0.784 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.984      ;
; 0.784 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.984      ;
; 0.793 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.993      ;
; 0.795 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[10]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.995      ;
; 0.797 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.996      ;
; 0.798 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.997      ;
; 0.812 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[3]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.012      ;
; 0.816 ; PB_rise:iPB|ff2                                 ; PB_rise:iPB|ff3                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.015      ;
; 0.816 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.056      ; 1.016      ;
; 0.829 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.028      ;
; 0.836 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.035      ;
; 0.841 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.041      ;
; 0.842 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.042      ;
; 0.842 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.041      ;
; 0.847 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[5]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.047      ;
; 0.847 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[10]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.047      ;
; 0.848 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.048      ;
; 0.848 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[3]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.048      ;
; 0.849 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.874 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.074      ;
; 0.882 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.081      ;
; 0.897 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.056      ; 1.097      ;
; 0.900 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.099      ;
; 0.901 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.100      ;
; 0.922 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.122      ;
; 0.923 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.123      ;
; 0.928 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.128      ;
; 0.928 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[5]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.128      ;
; 0.928 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[10]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.128      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                  ;
+--------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.241 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.440      ;
; -1.241 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.440      ;
; -1.241 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.440      ;
; -1.241 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.440      ;
; -1.241 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[11]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.440      ;
; -1.241 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[10]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.440      ;
; -1.241 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[5]    ; clk          ; clk         ; 0.500        ; -0.296     ; 1.440      ;
; -1.241 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; 0.500        ; -0.296     ; 1.440      ;
; -1.241 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[3]    ; clk          ; clk         ; 0.500        ; -0.296     ; 1.440      ;
; -1.241 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.440      ;
; -1.241 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.440      ;
; -1.241 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.440      ;
; -1.241 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.440      ;
; -1.241 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff2                                 ; clk          ; clk         ; 0.500        ; -0.296     ; 1.440      ;
; -1.105 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.303      ;
; -1.105 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.303      ;
; -1.105 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.303      ;
; -1.105 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.303      ;
; -1.105 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.303      ;
; -1.105 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.303      ;
; -1.105 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.303      ;
; -1.105 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.303      ;
; -1.105 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.303      ;
; -1.105 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.303      ;
; -1.105 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.303      ;
; -1.105 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.303      ;
; -0.945 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.500        ; -0.297     ; 1.143      ;
; -0.945 ; rst_synch:iRST|rst_n ; chnnl[2]                                        ; clk          ; clk         ; 0.500        ; -0.297     ; 1.143      ;
; -0.945 ; rst_synch:iRST|rst_n ; chnnl[1]                                        ; clk          ; clk         ; 0.500        ; -0.297     ; 1.143      ;
; -0.945 ; rst_synch:iRST|rst_n ; chnnl[0]                                        ; clk          ; clk         ; 0.500        ; -0.297     ; 1.143      ;
; -0.945 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.WAIT                        ; clk          ; clk         ; 0.500        ; -0.297     ; 1.143      ;
; -0.945 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; 0.500        ; -0.297     ; 1.143      ;
; -0.945 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; 0.500        ; -0.297     ; 1.143      ;
; -0.945 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.READ                        ; clk          ; clk         ; 0.500        ; -0.297     ; 1.143      ;
; -0.945 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.143      ;
; -0.945 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.500        ; -0.297     ; 1.143      ;
; -0.945 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.143      ;
; -0.945 ; rst_synch:iRST|rst_n ; strt_cnv                                        ; clk          ; clk         ; 0.500        ; -0.297     ; 1.143      ;
; -0.945 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff3                                 ; clk          ; clk         ; 0.500        ; -0.297     ; 1.143      ;
; -0.945 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff1                                 ; clk          ; clk         ; 0.500        ; -0.297     ; 1.143      ;
+--------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                  ;
+-------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.548 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; -0.500       ; -0.185     ; 1.027      ;
; 1.548 ; rst_synch:iRST|rst_n ; chnnl[2]                                        ; clk          ; clk         ; -0.500       ; -0.185     ; 1.027      ;
; 1.548 ; rst_synch:iRST|rst_n ; chnnl[1]                                        ; clk          ; clk         ; -0.500       ; -0.185     ; 1.027      ;
; 1.548 ; rst_synch:iRST|rst_n ; chnnl[0]                                        ; clk          ; clk         ; -0.500       ; -0.185     ; 1.027      ;
; 1.548 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.WAIT                        ; clk          ; clk         ; -0.500       ; -0.185     ; 1.027      ;
; 1.548 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; -0.500       ; -0.185     ; 1.027      ;
; 1.548 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; -0.500       ; -0.185     ; 1.027      ;
; 1.548 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.READ                        ; clk          ; clk         ; -0.500       ; -0.185     ; 1.027      ;
; 1.548 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; -0.500       ; -0.185     ; 1.027      ;
; 1.548 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; -0.500       ; -0.185     ; 1.027      ;
; 1.548 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.027      ;
; 1.548 ; rst_synch:iRST|rst_n ; strt_cnv                                        ; clk          ; clk         ; -0.500       ; -0.185     ; 1.027      ;
; 1.548 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff3                                 ; clk          ; clk         ; -0.500       ; -0.185     ; 1.027      ;
; 1.548 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff1                                 ; clk          ; clk         ; -0.500       ; -0.185     ; 1.027      ;
; 1.720 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.198      ;
; 1.720 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.198      ;
; 1.720 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.198      ;
; 1.720 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.198      ;
; 1.720 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.198      ;
; 1.720 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.198      ;
; 1.720 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.198      ;
; 1.720 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; -0.500       ; -0.186     ; 1.198      ;
; 1.720 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; -0.500       ; -0.186     ; 1.198      ;
; 1.720 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; -0.500       ; -0.186     ; 1.198      ;
; 1.720 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; -0.500       ; -0.186     ; 1.198      ;
; 1.720 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; clk          ; clk         ; -0.500       ; -0.186     ; 1.198      ;
; 1.869 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; -0.500       ; -0.185     ; 1.348      ;
; 1.869 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; -0.500       ; -0.185     ; 1.348      ;
; 1.869 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]   ; clk          ; clk         ; -0.500       ; -0.185     ; 1.348      ;
; 1.869 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]   ; clk          ; clk         ; -0.500       ; -0.185     ; 1.348      ;
; 1.869 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[11]   ; clk          ; clk         ; -0.500       ; -0.185     ; 1.348      ;
; 1.869 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[10]   ; clk          ; clk         ; -0.500       ; -0.185     ; 1.348      ;
; 1.869 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[5]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.348      ;
; 1.869 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.348      ;
; 1.869 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[3]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.348      ;
; 1.869 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.348      ;
; 1.869 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.348      ;
; 1.869 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.348      ;
; 1.869 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.348      ;
; 1.869 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff2                                 ; clk          ; clk         ; -0.500       ; -0.185     ; 1.348      ;
+-------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.603 ; -10.249           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.034 ; -37.466              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.539 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -57.968                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                           ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.603 ; rst_synch:iRST|rst_n                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|done           ; clk          ; clk         ; 0.500        ; -0.598     ; 0.492      ;
; -0.533 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.482      ;
; -0.533 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.482      ;
; -0.533 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.482      ;
; -0.533 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.482      ;
; -0.533 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.482      ;
; -0.533 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.482      ;
; -0.533 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.482      ;
; -0.533 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.482      ;
; -0.533 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.482      ;
; -0.533 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.482      ;
; -0.533 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.482      ;
; -0.533 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.482      ;
; -0.523 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.472      ;
; -0.523 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.472      ;
; -0.523 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.472      ;
; -0.523 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.472      ;
; -0.523 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.472      ;
; -0.523 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.472      ;
; -0.523 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.472      ;
; -0.523 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.472      ;
; -0.523 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.472      ;
; -0.523 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.472      ;
; -0.523 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.472      ;
; -0.523 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.472      ;
; -0.489 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.438      ;
; -0.489 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.438      ;
; -0.489 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.438      ;
; -0.489 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.438      ;
; -0.489 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.438      ;
; -0.489 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.438      ;
; -0.489 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.438      ;
; -0.489 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.438      ;
; -0.489 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.438      ;
; -0.489 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.438      ;
; -0.489 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.438      ;
; -0.489 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.438      ;
; -0.459 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.459 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.408      ;
; -0.447 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.396      ;
; -0.447 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.396      ;
; -0.447 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.396      ;
; -0.447 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.396      ;
; -0.447 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.396      ;
; -0.447 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.396      ;
; -0.447 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.396      ;
; -0.447 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.396      ;
; -0.447 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.396      ;
; -0.447 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.396      ;
; -0.447 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.396      ;
; -0.447 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.396      ;
; -0.440 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.389      ;
; -0.440 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.389      ;
; -0.440 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.389      ;
; -0.440 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.389      ;
; -0.440 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.389      ;
; -0.440 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.389      ;
; -0.440 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.389      ;
; -0.440 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.389      ;
; -0.440 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.389      ;
; -0.440 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.389      ;
; -0.440 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.389      ;
; -0.440 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.389      ;
; -0.386 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.335      ;
; -0.386 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.335      ;
; -0.386 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.335      ;
; -0.386 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.335      ;
; -0.386 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.335      ;
; -0.386 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.335      ;
; -0.386 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.335      ;
; -0.386 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.335      ;
; -0.386 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.335      ;
; -0.386 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.335      ;
; -0.386 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.335      ;
; -0.386 ; strt_cnv                                    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.335      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.330      ;
; -0.336 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[15]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0] ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; chnnl[2]                                        ; chnnl[2]                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; chnnl[1]                                        ; chnnl[1]                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; chnnl[0]                                        ; chnnl[0]                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|state.READ                        ; A2D_intf:iA2D|state.READ                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|done            ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|done            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|state.TRANS                       ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|state.IDLE                        ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.198 ; A2D_intf:iA2D|state.READ                        ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.205 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[11]   ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[10]   ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[11]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.209 ; strt_cnv                                        ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.253 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]   ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.255 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[3]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.273 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.000        ; 0.038      ; 0.395      ;
; 0.274 ; PB_rise:iPB|ff2                                 ; chnnl[1]                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.277 ; chnnl[2]                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.398      ;
; 0.278 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|done            ; A2D_intf:iA2D|state.READ                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.400      ;
; 0.279 ; PB_rise:iPB|ff2                                 ; chnnl[0]                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.283 ; chnnl[0]                                        ; chnnl[2]                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.404      ;
; 0.284 ; PB_rise:iPB|ff2                                 ; strt_cnv                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.404      ;
; 0.293 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.299 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|state.READ                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.304 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; chnnl[1]                                        ; chnnl[2]                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.307 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.314 ; A2D_intf:iA2D|state.IDLE                        ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.316 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]   ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; strt_cnv                                        ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.326 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.446      ;
; 0.327 ; PB_rise:iPB|ff3                                 ; strt_cnv                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.448      ;
; 0.327 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.447      ;
; 0.327 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.447      ;
; 0.331 ; chnnl[0]                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.452      ;
; 0.332 ; PB_rise:iPB|ff3                                 ; chnnl[1]                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.453      ;
; 0.335 ; PB_rise:iPB|ff3                                 ; chnnl[0]                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.344 ; PB_rise:iPB|ff1                                 ; PB_rise:iPB|ff2                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.465      ;
; 0.344 ; chnnl[1]                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.465      ;
; 0.372 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[5]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.491      ;
; 0.386 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|done            ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.508      ;
; 0.402 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.524      ;
; 0.403 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|done            ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.525      ;
; 0.411 ; chnnl[0]                                        ; chnnl[1]                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.532      ;
; 0.424 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.545      ;
; 0.424 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.545      ;
; 0.424 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.545      ;
; 0.429 ; rst_synch:iRST|interm                           ; rst_synch:iRST|rst_n                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.550      ;
; 0.442 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.444 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.565      ;
; 0.444 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.565      ;
; 0.444 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.565      ;
; 0.449 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.570      ;
; 0.452 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; PB_rise:iPB|ff2                                 ; PB_rise:iPB|ff3                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.463 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[10]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.587      ;
; 0.474 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]    ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[3]    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.596      ;
; 0.482 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.603      ;
; 0.492 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.613      ;
; 0.495 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.616      ;
; 0.497 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.618      ;
; 0.498 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.499 ; strt_cnv                                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.620      ;
; 0.501 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.622      ;
; 0.504 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.624      ;
; 0.505 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.508 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.518 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.521 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.532 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.655      ;
; 0.537 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.658      ;
; 0.537 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.658      ;
; 0.537 ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.658      ;
; 0.544 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.665      ;
; 0.546 ; A2D_intf:iA2D|state.WAIT                        ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.667      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                  ;
+--------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.034 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; 0.500        ; -0.596     ; 0.925      ;
; -1.034 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; 0.500        ; -0.596     ; 0.925      ;
; -1.034 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]   ; clk          ; clk         ; 0.500        ; -0.596     ; 0.925      ;
; -1.034 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]   ; clk          ; clk         ; 0.500        ; -0.596     ; 0.925      ;
; -1.034 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[11]   ; clk          ; clk         ; 0.500        ; -0.596     ; 0.925      ;
; -1.034 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[10]   ; clk          ; clk         ; 0.500        ; -0.596     ; 0.925      ;
; -1.034 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[5]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.925      ;
; -1.034 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.925      ;
; -1.034 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[3]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.925      ;
; -1.034 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3]     ; clk          ; clk         ; 0.500        ; -0.596     ; 0.925      ;
; -1.034 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.500        ; -0.596     ; 0.925      ;
; -1.034 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.500        ; -0.596     ; 0.925      ;
; -1.034 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.500        ; -0.596     ; 0.925      ;
; -1.034 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff2                                 ; clk          ; clk         ; 0.500        ; -0.596     ; 0.925      ;
; -0.944 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]    ; clk          ; clk         ; 0.500        ; -0.598     ; 0.833      ;
; -0.944 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]    ; clk          ; clk         ; 0.500        ; -0.598     ; 0.833      ;
; -0.944 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]    ; clk          ; clk         ; 0.500        ; -0.598     ; 0.833      ;
; -0.944 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]    ; clk          ; clk         ; 0.500        ; -0.598     ; 0.833      ;
; -0.944 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]    ; clk          ; clk         ; 0.500        ; -0.598     ; 0.833      ;
; -0.944 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]    ; clk          ; clk         ; 0.500        ; -0.598     ; 0.833      ;
; -0.944 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]    ; clk          ; clk         ; 0.500        ; -0.598     ; 0.833      ;
; -0.944 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.500        ; -0.598     ; 0.833      ;
; -0.944 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.500        ; -0.598     ; 0.833      ;
; -0.944 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; 0.500        ; -0.598     ; 0.833      ;
; -0.944 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; 0.500        ; -0.598     ; 0.833      ;
; -0.944 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; clk          ; clk         ; 0.500        ; -0.598     ; 0.833      ;
; -0.833 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.500        ; -0.597     ; 0.723      ;
; -0.833 ; rst_synch:iRST|rst_n ; chnnl[2]                                        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.723      ;
; -0.833 ; rst_synch:iRST|rst_n ; chnnl[1]                                        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.723      ;
; -0.833 ; rst_synch:iRST|rst_n ; chnnl[0]                                        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.723      ;
; -0.833 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.WAIT                        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.723      ;
; -0.833 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; 0.500        ; -0.597     ; 0.723      ;
; -0.833 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.723      ;
; -0.833 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.READ                        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.723      ;
; -0.833 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; 0.500        ; -0.597     ; 0.723      ;
; -0.833 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.500        ; -0.597     ; 0.723      ;
; -0.833 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.723      ;
; -0.833 ; rst_synch:iRST|rst_n ; strt_cnv                                        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.723      ;
; -0.833 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff3                                 ; clk          ; clk         ; 0.500        ; -0.597     ; 0.723      ;
; -0.833 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff1                                 ; clk          ; clk         ; 0.500        ; -0.597     ; 0.723      ;
+--------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                  ;
+-------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.539 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; rst_synch:iRST|rst_n ; chnnl[2]                                        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; rst_synch:iRST|rst_n ; chnnl[1]                                        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; rst_synch:iRST|rst_n ; chnnl[0]                                        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.WAIT                        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.TRANS                       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.IDLE                        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|state.READ                        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; rst_synch:iRST|rst_n ; strt_cnv                                        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff3                                 ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.539 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff1                                 ; clk          ; clk         ; -0.500       ; -0.522     ; 0.621      ;
; 1.630 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[9]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.711      ;
; 1.630 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[8]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.711      ;
; 1.630 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[7]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.711      ;
; 1.630 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[6]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.711      ;
; 1.630 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[2]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.711      ;
; 1.630 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[1]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.711      ;
; 1.630 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[0]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.711      ;
; 1.630 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.711      ;
; 1.630 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.711      ;
; 1.630 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.711      ;
; 1.630 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.711      ;
; 1.630 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|bitcountout[0]  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.711      ;
; 1.714 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.796      ;
; 1.714 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.796      ;
; 1.714 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[13]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.796      ;
; 1.714 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[12]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.796      ;
; 1.714 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[11]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.796      ;
; 1.714 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[10]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.796      ;
; 1.714 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[5]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.796      ;
; 1.714 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.796      ;
; 1.714 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|shift_reg[3]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.796      ;
; 1.714 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[3]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.796      ;
; 1.714 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.796      ;
; 1.714 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.796      ;
; 1.714 ; rst_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.796      ;
; 1.714 ; rst_synch:iRST|rst_n ; PB_rise:iPB|ff2                                 ; clk          ; clk         ; -0.500       ; -0.522     ; 0.796      ;
+-------+----------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.776  ; 0.186 ; -1.434   ; 1.539   ; -3.000              ;
;  clk             ; -1.776  ; 0.186 ; -1.434   ; 1.539   ; -3.000              ;
; Design-wide TNS  ; -43.425 ; 0.0   ; -50.844  ; 0.0     ; -57.968             ;
;  clk             ; -43.425 ; 0.000 ; -50.844  ; 0.000   ; -57.968             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS_n          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MOSI          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; nxt_chnnl               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MISO                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 382      ; 1        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 382      ; 1        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 40       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 40       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nxt_chnnl  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDs[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCLK        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SS_n        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nxt_chnnl  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDs[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCLK        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SS_n        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Fri Mar 15 12:11:58 2019
Info: Command: quartus_sta A2D_test -c A2D_test
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'A2D_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.776
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.776             -43.425 clk 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 clk 
Info (332146): Worst-case recovery slack is -1.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.434             -50.844 clk 
Info (332146): Worst-case removal slack is 1.643
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.643               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -46.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.502
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.502             -34.966 clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clk 
Info (332146): Worst-case recovery slack is -1.241
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.241             -43.864 clk 
Info (332146): Worst-case removal slack is 1.548
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.548               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -46.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.603
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.603             -10.249 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332146): Worst-case recovery slack is -1.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.034             -37.466 clk 
Info (332146): Worst-case removal slack is 1.539
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.539               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -57.968 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5041 megabytes
    Info: Processing ended: Fri Mar 15 12:12:05 2019
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:05


