//Verilog-HDL, comparator評価、GPIOからの入力をLEDで判定する
module comp(gpio1,gpio2,led1,led2); //moduleの定義
input gpio1,gpio2;
output led1,led2;

reg change1;
reg change2;

always@(negedge gpio1) //
begin
change1<=~change1;
end
asign led1=change1;

always@(negedge gpio2)
begin
change2<=~change2;
end
asign led2=change2;


endmodule

