<?xml version="1.0" encoding="UTF-8"?>
<patent-document ucid="EP-2186081-B1" country="EP" doc-number="2186081" kind="B1" date="20140101" family-id="39262571" file-reference-id="301362" date-produced="20180822" status="corrected" lang="FR"><bibliographic-data><publication-reference fvid="146553961" ucid="EP-2186081-B1"><document-id><country>EP</country><doc-number>2186081</doc-number><kind>B1</kind><date>20140101</date><lang>FR</lang></document-id></publication-reference><application-reference ucid="EP-08803834-A" is-representative="NO"><document-id mxw-id="PAPP154827884" load-source="docdb" format="epo"><country>EP</country><doc-number>08803834</doc-number><kind>A</kind><date>20080908</date><lang>FR</lang></document-id></application-reference><priority-claims><priority-claim mxw-id="PPC140453677" ucid="EP-2008061866-W" load-source="docdb"><document-id format="epo"><country>EP</country><doc-number>2008061866</doc-number><kind>W</kind><date>20080908</date></document-id></priority-claim><priority-claim mxw-id="PPC140446459" ucid="FR-0706281-A" load-source="docdb"><document-id format="epo"><country>FR</country><doc-number>0706281</doc-number><kind>A</kind><date>20070907</date></document-id></priority-claim></priority-claims><dates-of-public-availability><intention-to-grant-date><date>20131030</date></intention-to-grant-date></dates-of-public-availability><technical-data><classifications-ipcr><classification-ipcr mxw-id="PCL1988095801" load-source="ipcr">G09G   3/20        20060101AFI20130610BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL1988116269" load-source="ipcr">G09G   3/36        20060101ALI20130610BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL1988130230" load-source="ipcr">G11C  19/18        20060101ALI20130610BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL1988136830" load-source="ipcr">G11C  19/28        20060101ALI20130610BHEP        </classification-ipcr></classifications-ipcr><classifications-cpc><classification-cpc mxw-id="PCL1988098749" load-source="docdb" scheme="CPC">G09G   3/20        20130101 FI20130101BHEP        </classification-cpc><classification-cpc mxw-id="PCL1988101095" load-source="docdb" scheme="CPC">G09G2310/0267      20130101 LA20130101BHEP        </classification-cpc><classification-cpc mxw-id="PCL1988116548" load-source="docdb" scheme="CPC">G09G2310/0286      20130101 LA20130101BHEP        </classification-cpc><classification-cpc mxw-id="PCL1988120572" load-source="docdb" scheme="CPC">G11C  19/184       20130101 LI20130101BHEP        </classification-cpc><classification-cpc mxw-id="PCL1988122335" load-source="docdb" scheme="CPC">G09G   3/3677      20130101 LA20130101BHEP        </classification-cpc><classification-cpc mxw-id="PCL1988124026" load-source="docdb" scheme="CPC">G09G2300/08        20130101 LA20130101BHEP        </classification-cpc><classification-cpc mxw-id="PCL1988136174" load-source="docdb" scheme="CPC">G11C  19/28        20130101 LI20130101BHEP        </classification-cpc></classifications-cpc><invention-title mxw-id="PT132194367" lang="DE" load-source="patent-office">SCHIEBEREGISTER FÜR EINEN AKTIVMATRIXFLACHBILDSCHIRM</invention-title><invention-title mxw-id="PT132194368" lang="EN" load-source="patent-office">SHIFT REGISTER FOR AN ACTIVE-MATRIX FLAT SCREEN</invention-title><invention-title mxw-id="PT132194369" lang="FR" load-source="patent-office">REGISTRE A DECALAGE POUR UN ECRAN PLAT A MATRICE ACTIVE</invention-title></technical-data><parties><applicants><applicant mxw-id="PPAR918161508" load-source="docdb" sequence="1" format="epo"><addressbook><last-name>THALES SA</last-name><address><country>FR</country></address></addressbook></applicant><applicant mxw-id="PPAR918164925" load-source="docdb" sequence="1" format="intermediate"><addressbook><last-name>THALES</last-name></addressbook></applicant></applicants><inventors><inventor mxw-id="PPAR918154856" load-source="docdb" sequence="1" format="epo"><addressbook><last-name>KRETZ THIERRY</last-name><address><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR918160705" load-source="docdb" sequence="1" format="intermediate"><addressbook><last-name>KRETZ, THIERRY</last-name></addressbook></inventor><inventor mxw-id="PPAR918998529" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>KRETZ, THIERRY</last-name><address><street>165 Champ de la Cour</street><city>F-38430 Saint Jean de Moirans</city><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR918166970" load-source="docdb" sequence="2" format="epo"><addressbook><last-name>VOISIN GERARD</last-name><address><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR918141751" load-source="docdb" sequence="2" format="intermediate"><addressbook><last-name>VOISIN, GERARD</last-name></addressbook></inventor><inventor mxw-id="PPAR918998530" load-source="patent-office" sequence="2" format="original"><addressbook><last-name>Voisin, Gérard</last-name><address><street>22 rue Rosemonde Gérard</street><city>F-33160 St Medard en Jalles</city><country>FR</country></address></addressbook></inventor></inventors><assignees><assignee mxw-id="PPAR918998532" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>Thales</last-name><iid>101048693</iid><address><street>45, rue de Villiers</street><city>92200 Neuilly-sur-Seine</city><country>FR</country></address></addressbook></assignee></assignees><agents><agent mxw-id="PPAR918998531" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>Bréda, Jean-Marc</last-name><suffix>et al</suffix><iid>100760562</iid><address><street>Marks &amp; Clerk France Conseils en Propriété Industrielle Immeuble " Visium " 22, avenue Aristide Briand</street><city>94117 Arcueil Cedex</city><country>FR</country></address></addressbook></agent></agents></parties><international-convention-data><pct-or-regional-filing-data ucid="EP-2008061866-W"><document-id><country>EP</country><doc-number>2008061866</doc-number><kind>W</kind><date>20080908</date><lang>FR</lang></document-id></pct-or-regional-filing-data><pct-or-regional-publishing-data ucid="WO-2009030776-A1"><document-id><country>WO</country><doc-number>2009030776</doc-number><kind>A1</kind><date>20090312</date><lang>FR</lang></document-id></pct-or-regional-publishing-data><designated-states><ep-contracting-states><country mxw-id="DS548870590" load-source="docdb">AT</country><country mxw-id="DS548982271" load-source="docdb">BE</country><country mxw-id="DS548989569" load-source="docdb">BG</country><country mxw-id="DS548991371" load-source="docdb">CH</country><country mxw-id="DS548984894" load-source="docdb">CY</country><country mxw-id="DS548870591" load-source="docdb">CZ</country><country mxw-id="DS548982272" load-source="docdb">DE</country><country mxw-id="DS548984895" load-source="docdb">DK</country><country mxw-id="DS548984896" load-source="docdb">EE</country><country mxw-id="DS548886233" load-source="docdb">ES</country><country mxw-id="DS548989570" load-source="docdb">FI</country><country mxw-id="DS548989571" load-source="docdb">FR</country><country mxw-id="DS548982273" load-source="docdb">GB</country><country mxw-id="DS548984897" load-source="docdb">GR</country><country mxw-id="DS548982278" load-source="docdb">HR</country><country mxw-id="DS548870592" load-source="docdb">HU</country><country mxw-id="DS548991372" load-source="docdb">IE</country><country mxw-id="DS548984902" load-source="docdb">IS</country><country mxw-id="DS548989572" load-source="docdb">IT</country><country mxw-id="DS548984903" load-source="docdb">LI</country><country mxw-id="DS548831030" load-source="docdb">LT</country><country mxw-id="DS548981831" load-source="docdb">LU</country><country mxw-id="DS548831031" load-source="docdb">LV</country><country mxw-id="DS548831032" load-source="docdb">MC</country><country mxw-id="DS548981832" load-source="docdb">MT</country><country mxw-id="DS548870593" load-source="docdb">NL</country><country mxw-id="DS548886234" load-source="docdb">NO</country><country mxw-id="DS548991373" load-source="docdb">PL</country><country mxw-id="DS548831033" load-source="docdb">PT</country><country mxw-id="DS548870594" load-source="docdb">RO</country><country mxw-id="DS548991374" load-source="docdb">SE</country><country mxw-id="DS548989573" load-source="docdb">SI</country><country mxw-id="DS548886235" load-source="docdb">SK</country><country mxw-id="DS548981833" load-source="docdb">TR</country></ep-contracting-states></designated-states></international-convention-data><office-specific-data><eptags><ep-no-a-document-published>*</ep-no-a-document-published></eptags></office-specific-data></bibliographic-data><description mxw-id="PDES63957541" lang="FR" load-source="patent-office"><!-- EPO <DP n="1"> --><p id="p0001" num="0001">La présente invention concerne un perfectionnement des circuits de commande des lignes de sélection d'une matrice active d'un écran à plat, et plus particulièrement un perfectionnement de circuits de commande intégrés à la matrice active. Elle s'applique aux différentes technologies d'écrans plats à matrice active, notamment aux technologies cristal liquide, OLED (<i>Organic light-emitting diode</i>).</p><p id="p0002" num="0002">Dans une matrice active à circuits de commande périphériques intégrés, les électrodes pixels et les transistors de commutation associés des points image, ainsi que les circuits de commande des lignes et des colonnes d'électrodes pixel sont réalisés en même temps sur le même substrat.</p><p id="p0003" num="0003">Les circuits de commande des lignes communément appelés <i>"drivers lignes"</i> dans la littérature technique, permettent à chaque nouvelle trame vidéo à afficher, d'appliquer les signaux de sélection de ligne l'un après l'autre suivant un sens de balayage des lignes de l'écran.</p><p id="p0004" num="0004">Ces circuits de commande comprennent à cet effet un ou plusieurs registres à décalage en série, chaque étage de sortie des registres délivrant le signal de sélection d'une ligne de la matrice donnée.</p><p id="p0005" num="0005">On connaît de la demande de brevet <patcit id="pcit0001" dnum="EP0815562A"><text>EP 0815 562</text></patcit> (<patcit id="pcit0002" dnum="WO9725716A"><text>WO 97/25716</text></patcit>), une structure à transistors et capacités d'autoélévation dites de "<i>bootstrap</i>", avantageusement simple pour réaliser les étages d'un registre à décalage, qui permet de bénéficier d'un effet d'élévation de tension intéressant, pour fournir le niveau élevé de tension attendu sur les lignes de la matrice, tout en limitant le stress sur les transistors de l'étage. Elle permet d'utiliser la même technologie de transistors pour le registre et pour la matrice active, notamment des transistors en couches minces de silicium amorphe hydrogéné. Cette structure permet de travailler avec des signaux de commande en entrée de chaque étage, ayant une amplitude inférieure à celle des signaux de sortie du registre, limitant le stress sur les grilles des transistors de l'étage. En outre la structure assure le blocage des transistors des étages non sélectionnés. De cette façon la fiabilité de ces registres à décalage est améliorée. Cette structure de registre à décalage est biphasée, c'est à dire qu'elle est pilotée par deux horloges complémentaires, dont les<!-- EPO <DP n="2"> --> rôles s'inversent entre chaque étage. Ceci permet d'assurer un rapport cyclique des transistors qui est très faible, et donc d'assurer sensiblement la même durée de vie aux transistors du registre à décalage qu'aux transistors de commutation de la matrice active.</p><p id="p0006" num="0006">Cette structure est rappelée ci-après, en référence aux <figref idrefs="f0001">figures 1a et 1 b</figref>, dérivées de la <figref idrefs="f0003">figure 3</figref> de la demande européenne précitée.</p><p id="p0007" num="0007">On note R(n), la nième ligne de la matrice active, et En l'étage du registre à décalage 1 commandant cette ligne R(n).</p><p id="p0008" num="0008">L'étage En est alimenté par une source négative V- amenée par un bus d'alimentation et séquencé par deux signaux d'horloges complémentaires Ck1 et Ck2. Il est connecté en entrées à une ligne précédente R(n-1) et à une ligne suivante R(n+1) de la matrice. La tension V-est typiquement égale à la tension de blocage Vgoff des transistors.</p><p id="p0009" num="0009">L'étage En (<figref idrefs="f0001">figure 1a</figref>) comprend quatre transistors T1, T2, T3 et T4, et deux capacités C1 et C2.</p><p id="p0010" num="0010">Les transistors T1 et T2 sont connectés en série, entre la ligne précédente R(n) et le potentiel V-. Le transistor T1 est monté en diode, sa grille étant connectée à son drain, et connectée à la ligne précédente R(n-1). La grille du transistor T2 est connectée à la ligne suivante R(n+1). Le noeud interne P<sub>n</sub> correspond au noeud de connexion série des deux transistors T1 et T2, et pilote la grille G du transistor T3. Le transistor T1 monté en diode a une fonction de précharge de ce noeud interne P<sub>n</sub>.</p><p id="p0011" num="0011">Les transistors T3 et T4 sont montés en série, entre un premier signal d'horloge, dans l'exemple Ck2, et le potentiel V-. Le transistor T3 est le transistor de commande de l'étage, ou transistor de "<i>drive</i>"<i>,</i> c'est à dire celui qui commande le noeud de sortie S<sub>n</sub> connecté à la ligne de sélection R(n). Il est commandé sur sa grille par le potentiel au noeud interne P<sub>n</sub> de l'étage. La grille du transistor T4 est connectée à la ligne suivante R(n+1).</p><p id="p0012" num="0012">La capacité C1 est pilotée par un signal d'horloge, dans l'exemple Ck1, et connectée au noeud interne P<sub>n</sub> qui pilote la grille du transistor de drive T3. Cette capacité C1 a seulement une fonction de compensation, pour compenser la capacité parasite grille-drain du transistor de drive T3 lors de la commutation des signaux Ck1 et Ck2.</p><p id="p0013" num="0013">La capacité C2 est connectée entre le noeud interne P<sub>n</sub> et le noeud de sortie S<sub>n</sub> connectée à la ligne R(n).<!-- EPO <DP n="3"> --></p><p id="p0014" num="0014">D'un étage à l'autre, les rôles des signaux d'horloge Ck1 et Ck2 sont échangés : dans l'étage E<sub>n+1</sub> par exemple, c'est la capacité C1 qui reçoit le signal d'horloge Ck2 et le transistor de drive T3 qui reçoit le signal Ck1.</p><p id="p0015" num="0015">La <figref idrefs="f0001">figure 1b</figref> illustre schématiquement un registre à décalage 1 comprenant 481 étages. Le premier étage E<sub>1</sub> reçoit comme signal d'entrée appliqué à la grille du transistor T1 de précharge, le signal IN qui fournit l'impulsion de sélection ligne correspondant à une nouvelle trame vidéo.</p><p id="p0016" num="0016">Ce signal IN se propage de ligne en ligne, à la séquence ligne, par les étages E<sub>1</sub>, E<sub>2</sub>, ....E<sub>n</sub>, ...E<sub>481</sub>, en sorte que les lignes R(1) à R(481) sont chacune sélectionnées l'une après l'autre.</p><p id="p0017" num="0017">Le fonctionnement d'un étage de ce registre va maintenant être brièvement expliqué, en référence à l'étage En détaillé sur la <figref idrefs="f0001">figure 1a</figref> et au chronogramme de la <figref idrefs="f0002">figure 2</figref>.</p><p id="p0018" num="0018">Les signaux d'horloge Ck1 et Ck2 sont complémentaires, ie en opposition de phase. Typiquement le niveau haut de ces signaux est le niveau Vgon (par exemple 26 volts), et le niveau bas (V-), typiquement le niveau Vgoff (par exemple -7 volts).</p><p id="p0019" num="0019">La sélection de la ligne R(n) est faite lorsque le noeud de sortie S<sub>n</sub> de l'étage E<sub>n</sub> est porté au niveau haut Vgon.</p><p id="p0020" num="0020">Supposons que la ligne R(n) est sélectionnée pendant le temps ligne t<sub>n</sub>. La ligne R(n-1) a été sélectionnée sur le temps ligne précédent t<sub>n-1</sub>.</p><p id="p0021" num="0021">Pendant le temps ligne t<sub>n-1</sub>, les signaux d'horloge Ck1 et Ck2 sont respectivement à l'état haut Vgon et à l'état bas Vgoff et le noeud de sortie S<sub>n-1</sub> est à Vgon.</p><p id="p0022" num="0022">Pendant ce temps ligne, le transistor T1 (monté en diode) de l'étage En charge le noeud interne P<sub>n</sub> de commande de grille du transistor de drive T3, au niveau Vgon - VtT1 du noeud de sortie S<sub>n-1</sub> de l'étage précédent (<figref idrefs="f0001">figure 1a</figref>), où VtT1 est la tension de seuil du transistor T1.</p><p id="p0023" num="0023">Au temps t<sub>n</sub>, l'état des signaux d'horloge Ck1 et Ck2 s'inverse.</p><p id="p0024" num="0024">Avec le signal d'horloge Ck2 repassant à l'état bas Vgoff, le noeud de sortie S<sub>n-1</sub> redescend à Vgoff : la ligne R(n-1) est désélectionnée. Le noeud de sortie S<sub>n-1</sub> repasse à Vgoff et le transistor T1 de l'étage En se bloque.</p><p id="p0025" num="0025">Le signal d'horloge Ck2 appliqué au transistor de drive T3 passe ainsi à l'état haut Vgon - VtT1 : le transistor de drive T3 passe à l'état<!-- EPO <DP n="4"> --> passant. La tension au noeud interne P<sub>n</sub>, qui commande la grille du transistor de drive T3, monte avec la tension de source (noeud S<sub>n</sub>) du transistor T3 par effet dit de "bootstrap" par la capacité C2, ce qui maintient le transistor T3 de drive à l'état passant pendant le temps ligne t<sub>n</sub>.</p><p id="p0026" num="0026">Les transistors T2 et T4 de l'étage E<sub>n-1</sub> deviennent alors passants, car leurs grilles sont amenées à Vgon par le noeud de sortie S<sub>n</sub> de l'étage En, ce qui tire le noeud interne P<sub>n-1</sub> et le noeud de sortie S<sub>n-1</sub> de l'étage E<sub>n-1</sub> à Vgoff : la ligne R(n-1) est désélectionnée et la capacité de bootstrap C2 déchargée.</p><p id="p0027" num="0027">Lorsque Ck1 remonte à Vgon et Ck2 redescend à Vgoff, la séquence se répète pour l'étage suivant en remplaçant n-1 par n, n par n+1 et Ck1 par Ck2 et vice versa. Ainsi, à chaque front des horloges Ck1 et Ck2, il y a propagation dans le registre à décalage d'une impulsion de sélection de ligne.</p><p id="p0028" num="0028">La séquence de balayage des lignes de la matrice débute par l'activation du signal IN, qui assure la précharge du noeud interne P<sub>1</sub> du premier étage.</p><p id="p0029" num="0029">Pour le dernier étage, un signal R-last doit être fourni, pour décharger le noeud interne P<sub>481</sub> du dernier étage, marquant la fin de la sélection de la ligne associée R(481) (cf <figref idrefs="f0001">figure 1 b)</figref>.</p><p id="p0030" num="0030">Pour chaque trame vidéo à afficher correspondant à un temps trame, chacune des lignes R(1) à R(481) de la matrice est ainsi successivement sélectionnée par l'étage associé, chacune pendant un temps ligne.</p><p id="p0031" num="0031">Un fonctionnement correspondant est illustré par le chronogramme de la <figref idrefs="f0002">figure 2</figref>.</p><p id="p0032" num="0032">Lorsqu'un étage En n'est pas sélectionné, les deux transistors en série T1 et T2 tirent du courant de la ligne précédente R(n-1) vers Vgoff. Les deux transistors ont alors des tensions grille-source inférieures à leur tension de seuil, et leur courant de canal est une fonction exponentielle de ces tensions. Il résulte de cette disposition que la tension au noeud interne P<sub>n</sub> est inférieure d'environ 1 volt à sa tension de source : le transistor T3 est à l'état bloqué. Ainsi, lorsqu'un étage du registre à décalage n'est pas sélectionné, ses transistors ont leur grille à une tension inférieure à leur tension de seuil, d'où une fatigue des transistors minimisée.<!-- EPO <DP n="5"> --></p><p id="p0033" num="0033">Ce registre à décalage selon l'état de l'art, ou des variantes de ce registre qui utilisent la structure de base qui vient d'être décrite, sont très utilisés. Les transistors du registre sont généralement réalisés dans la même technologie que ceux de la matrice active.</p><p id="p0034" num="0034">Il a cependant été observé un effet très gênant sur les écrans à matrice active dotés d'un tel registre à décalage pour commander les lignes. In s'agit d'un balayage inverse, du haut vers le bas, qui entraîne une double écriture de la vidéo pendant le temps trame, donnant une impression visuelle d'effet miroir de l'image à afficher.</p><p id="p0035" num="0035">Plus précisément, on peut constater que, alors que l'image s'affiche du haut vers le bas, et que le haut de l'écran s'affiche normalement, en parallèle, l'image est écrite du bas vers le haut : on peut ainsi observer un affichage partiel inversé au bas de l'écran de l'image qui s'affiche en haut de l'écran, avec une jonction proche du milieu de l'écran. Ceci conduit à cette impression d'effet miroir observé sur l'écran, entre le haut et le bas.</p><p id="p0036" num="0036">On a pu découvrir que cette double écriture est en fait initiée par la présence, dans certaines conditions, de charges dans les étages du registre à décalage, et plus particulièrement de charges sur la capacité C2 dite de bootstrap. On a pu mettre en évidence que ces charges ont pour effet de provoquer un balayage des lignes en sens inverse, activé par le signal R-last de décharge du dernier étage du registre à décalage. Une fois que ce balayage inverse démarre, il a en outre la particularité de s'auto-entretenir, en sorte que l'effet miroir est observé en permanence, de trame en trame.</p><p id="p0037" num="0037">De manière plus détaillée, on a pu mettre en évidence que cet effet miroir peut être déclenché par l'activation du signal R-last, lorsque dans les derniers étages du registre, des capacités de bootstrap C2 sont chargées à un niveau tel quel les transistors de drive T3 de ces étages se retrouvent polarisés au seuil de conduction, dans lequel ils ont un comportement linéaire.</p><p id="p0038" num="0038">Considérons par exemple les trois derniers étages E<sub>479</sub>, E<sub>480,</sub> E<sub>481</sub>, avec les transistors T3 des étages E<sub>479</sub> et E<sub>481</sub> pilotés par le signal d'horloge Ck2 et le transistor T3 de l'étage E<sub>480</sub> piloté par le signal d'horloge Ck1.</p><p id="p0039" num="0039">Le signal d'horloge Ck2 étant à l'état haut Vgon, si les capacités C2 de ces étages sont préchargées, les transistors T3 des étages E<sub>479</sub> et E<sub>481</sub> vont suivre l'état du signal d'horloge Ck2. Alors le transistor de<!-- EPO <DP n="6"> --> précharge T1 et le transistor T2 de l'étage E<sub>480</sub> sont passants, faisant circuler un courant i entre Ck2 et V- : le potentiel au noeud interne P<sub>480</sub> de cet étage s'établit alors à une valeur intermédiaire entre Vgon (état haut de Ck2) et V-.</p><p id="p0040" num="0040">Le même phénomène se produit pour toutes les lignes paires qui se retrouvent encadrées par deux lignes impaires dans les mêmes conditions.</p><p id="p0041" num="0041">La somme de ces courants i qui circulent dans les étages pairs à cet instant fait monter le potentiel sur le bus d'alimentation V-, à cause de l'impédance de ce bus. On a dans ces conditions un potentiel V- dont la valeur varie en fonction du rang de l'étage, en pratique entre -7 volts (Vgoff) pour le premier étage et près de +1 volt pour le dernier étage E<sub>481</sub> : le niveau de tension V- remonte vers le bas de l'écran.</p><p id="p0042" num="0042">Cette remontée de la tension V- dans le bas de l'écran a pour effet de faire moins conduire les transistors T2, et par suite favorise la montée du potentiel du noeud interne des étages concernés.</p><p id="p0043" num="0043">On a alors des étages pairs qui sont maintenus préchargés de manière incomplète à cause du pont diviseur (T1, T2), pendant l'état actif à Vgon du signal d'horloge Ck2. Les transistors T3 de ces étages sont ainsi légèrement passants, suffisamment pour entretenir la précharge des capacités C2 des étages impairs ; et les capacités de ces étages impairs sont plus préchargées que celle des étages pairs : les transistors T3 sont presque saturés, et celui du dernier étage est même complètement saturé.</p><p id="p0044" num="0044">En pratique, dans certaines conditions, on peut ainsi observer :
<ul><li>la propagation d'une impulsion de sélection de pleine amplitude sur des lignes paires de l'écran : typiquement on aura par exemple la vidéo de la ligne 2 écrite sur la ligne 472, la vidéo de la ligne 4 écrite sur la ligne 470,...etc : c'est l'effet miroir.</li><li>un remplissage progressif dans le bas de l'écran des étages du registre provoqué par cette impulsion, qui régénère les conditions de départ de l'effet miroir observé, et l'entretient.</li></ul></p><p id="p0045" num="0045">Cet effet miroir ne peut en pratique être supprimé qu'avec l'utilisation d'une procédure spécifique d'initialisation déclenchée au démarrage de l'écran, pour obtenir la décharge de chacune des capacités de bootstrap des étages du registre. Cette procédure consiste en l'application de conditions d'adressage spécifiques pendant la phase d'initialisation de<!-- EPO <DP n="7"> --> l'écran, qui peuvent être par exemple :
<ul><li>maintenir les signaux Ck1, Ck2 au niveau Vgoff pendant un temps spécifique, typiquement de l'ordre d'une seconde, pour décharger les capacités C2 dites de bootstrap; ou</li><li>forcer le signal R-last à l'état haut pendant un temps spécifique, typiquement pendant une dizaine de trames.</li></ul></p><p id="p0046" num="0046">Le document <patcit id="pcit0003" dnum="WO2006013542A"><text>WO 2006/013542</text></patcit> propose des moyens de décharge de la capacité de bootstrap intégrés dans chacun des étages du registre.</p><p id="p0047" num="0047">L'invention concerne ainsi un registre à décalage intégré sur le substrat de matrice active d'un écran plat, pour commander des lignes de sélection de points image de l'écran, comportant une pluralité d'étages en cascade, chaque étage étant piloté par des premier et second signaux d'horloge complémentaires et fournissant un signal de sélection de ligne sur un noeud de sortie, et chaque étage comportant un noeud interne et et les éléments suivants :
<ul><li>un premier et un deuxième transistor connectés en série entre un noeud de sortie d'un étage précédent, ou d'un signal d'entrée du registre, et un bus d'alimentation négative, le point milieu de connexion entre lesdits premier et deuxième transistors étant ledit noeud interne de l'étage,</li><li>un troisième et un quatrième transistor connectés en série entre un signal d'horloge parmi le premier et le deuxième signaux d'horloge, et un bus d'alimentation négative, la grille dudit troisième transistor étant connectée au dit noeud interne, le point milieu de connexion entre lesdits troisième et quatrième transistors étant ledit noeud de sortie,<br/>
et lesdits deuxième et quatrième transistors étant commandés sur leur grille par le signal de sortie d'un étage suivant, ou d'un signal de commande de décharge dans le cas du dernier étage du registre, et</li><li>une première capacité connectée entre l'autre signal d'horloge et ledit noeud interne, et une deuxième capacité connectée entre ledit noeud interne et ledit noeud de sortie,<br/>
chaque étage comprenant des moyens de décharge de ladite deuxième capacité,<br/>
<!-- EPO <DP n="8"> -->caractérisé en ce que lesdits moyens de décharge sont activés par un signal d'activation qui est ledit signal de commande de décharge (R-last) du dernier étage et en ce que des moyens sont prévus pour forcer ce signal (R-last) à l'état actif au démarrage de l'écran.</li></ul></p><p id="p0048" num="0048">Dans une variante, le signal d'activation des moyens de décharge pour l'étage de rang n est fourni par le noeud de sortie d'un étage de rang précédent, mais pas immédiatement précédent, avantageusement de rang n-2.</p><p id="p0049" num="0049">Selon un mode de réalisation de l'invention, lesdits moyens de décharge consistent en un transistor connecté en parallèle sur ladite deuxième capacité.</p><p id="p0050" num="0050">Selon un autre mode de réalisation de l'invention, lesdits moyens de décharge consistent en un premier transistor connecté en parallèle entre le noeud interne et ledit bus d'alimentation négative, et un deuxième transistor connecté en parallèle entre le noeud de sortie et ledit bus d'alimentation négative.</p><p id="p0051" num="0051">L'invention s'applique aux écrans plats à matrice active, en particulier aux écrans à cristal liquide.</p><p id="p0052" num="0052">D'autres avantages et caractéristiques de l'invention sont détaillés dans la description suivante en référence aux dessins illustrés d'un mode de réalisation de l'invention, donné à titre d'exemple non limitatif. Dans ces dessins :
<ul><li>les <figref idrefs="f0001">figures 1a et 1 b</figref> illustrent un registre à décalage selon l'état de l'art ;</li><li>la <figref idrefs="f0002">figure 2</figref> est un chronogramme des signaux illustrant le fonctionnement d'un tel registre ;</li><li>la <figref idrefs="f0003">figure 3</figref> est un schéma d'un registre à décalage selon un premier mode de réalisation qui n'est pas revendiqué et qui sert d'exemple comparatif.</li><li>la <figref idrefs="f0004">figure 4</figref> illustre une première variante inventive de commande de ce registre ;</li><li>la <figref idrefs="f0005">figure 5</figref> illustre une deuxième variante inventive de commande de ce registre</li><li>la <figref idrefs="f0006">figure 6</figref> est un schéma d'un registre à décalage selon un deuxième mode de réalisation qui n'est pas revendiqué et qui sert d'exemple comparatif.</li><li>la <figref idrefs="f0007">figure 7</figref> illustre une première variante inventive de commande de ce registre ;</li><li>la <figref idrefs="f0008">figure 8</figref> illustre une deuxième variante inventive de commande de ce registre ; et<!-- EPO <DP n="9"> --></li><li>la <figref idrefs="f0002">figure 9</figref> illustre schématiquement un substrat de matrice active à drivers intégré.</li></ul></p><p id="p0053" num="0053">Dans l'invention, un étage de registre à décalage comprend des moyens intégrés de décharge de la capacité de bootstrap, activés au moins une fois au démarrage de l'écran, c'est à dire à sa mise sous tension, et avantageusement, à chaque nouvelle trame vidéo.</p><p id="p0054" num="0054">L'invention est illustrée en référence aux <figref idrefs="f0003 f0004 f0005 f0006 f0007 f0008">figures 3 à 8</figref> qui illustrent différentes variantes de l'invention, appliquées en exemple à un registre à décalage comprenant 481 étages E<sub>1</sub> à E<sub>481</sub> pour commander 481 lignes de sélection R(1) à R(481). Ce registre a une structure conforme à la structure de l'état de l'art décrite en relation avec les <figref idrefs="f0001">figures 1 a</figref>, <figref idrefs="f0001 f0002">1b et 2</figref>. Elle est commandée par quatre signaux : deux signaux d'horloge complémentaires Ck1 et Ck2, un signal d'entrée IN émis par un circuit d'adressage de la matrice à chaque nouvelle trame vidéo, et un signal R-last pour commander la fin de sélection de ligne du dernier étage E<sub>481</sub>.</p><p id="p0055" num="0055">Dans un premier mode de réalisation illustré sur les <figref idrefs="f0003 f0004 f0005">figures 3 à 5</figref>, ces moyens intégrés comprennent un transistor de décharge T5, connecté en parallèle sur la capacité de bootstrap C2.</p><p id="p0056" num="0056">Dans un deuxième mode de réalisation, illustré sur les <figref idrefs="f0006 f0007 f0008">figures 6 à 8</figref>, ces moyens intégrés comprennent deux transistors de décharge T6 et T7 connectés chacun à une borne respective de la capacité de bootstrap C2 , et entre cette borne et la tension négative V- (ou Vgoff).</p><p id="p0057" num="0057">Ces moyens intégrés de décharge de la capacité de bootstrap doivent être activés au moins une fois au démarrage de l'écran.</p><p id="p0058" num="0058">Un mode de réalisation de cette commande est illustré sur les <figref idrefs="f0003">figures 3</figref> et <figref idrefs="f0006">6</figref>.</p><p id="p0059" num="0059">Dans ce mode, un signal d'initialisation spécifique Init est généré par un circuit d'initialisation de l'écran. Ce signal Init est appliqué sur la grille de commande du transistor de décharge T5 (<figref idrefs="f0003">Figure 3</figref>) ou des transistors de décharge T6 et T7 (<figref idrefs="f0006">Figure 6</figref>), dans tous les étages du registre à décalage.</p><p id="p0060" num="0060">Ce mode de réalisation oblige à prévoir une ligne conductrice supplémentaire, pour appliquer un signal généré spécifiquement pour cette fonction d'activation des moyens de décharge de la capacité de bootstrap C2.<!-- EPO <DP n="10"> --></p><p id="p0061" num="0061">Dans un premier perfectionnement illustré sur les <figref idrefs="f0004">figures 4</figref> et <figref idrefs="f0007">7</figref>, on utilise avantageusement le signal R-last déjà présent. On prévoit alors de "rallonger" la ligne conductrice amenant ce signal sur le dernier étage, pour appliquer ce signal sur tous les étages.</p><p id="p0062" num="0062">Dans ce mode de réalisation, le signal R-last étant une impulsion marquant la fin de sélection de la dernière ligne R(481) de l'écran, qui est donc activé à chaque nouvelle trame vidéo en fin de temps trame vidéo, la décharge de la capacité de bootstrap C2 est ainsi réalisée par les moyens de décharge de l'invention en fin de chaque trame vidéo.</p><p id="p0063" num="0063">De préférence, on prévoit en outre que le signal R-last est activé une première fois lors du démarrage de l'écran, pour activer les moyens de décharge pendant ce démarrage.</p><p id="p0064" num="0064">L'utilisation d'une ligne conductrice soit supplémentaire, pour le signal Init, soit "rallongée" pour le signal R-last, et qui court tout le long du registre pour appliquer le signal d'activation des moyens de décharge sur tous les étages, entraîne une conception plus compliquée de la matrice, avec des croisements de lignes à tous les étages, nécessitant de revoir la conception de l'implantation dans la zone périphérique de la matrice active. En outre, cette variante pose un problème de charge capacitive de la ligne de commande, puisqu'elle relie les grilles de tous les transistors de décharge du registre.</p><p id="p0065" num="0065">Un mode de commande optimisé est illustré sur les <figref idrefs="f0005">figures 5</figref> et <figref idrefs="f0008">8</figref>, qui utilise comme signal d'activation des moyens de décharge de la capacité de bootstrap C2 d'un étage, le signal de sélection de ligne d'un étage précédent mais pas immédiatement précédent. De préférence, pour un étage En, on utilisera avantageusement le signal de sélection de ligne fourni par l'étage E<sub>n-2</sub>, au noeud de sortie S<sub>n-2</sub> : le signal d'activation doit provenir au moins de l'étage de rang n-2, pour ne pas écraser la précharge du noeud P<sub>n</sub> interne de l'étage E<sub>n</sub> du driver ; Et pour limiter le problème des croisements de lignes, on choisit avantageusement le signal fourni par l'étage le plus proche après l'étage E<sub>n-1</sub>, soit celui fourni par l'étage E<sub>n-2</sub>.</p><p id="p0066" num="0066">Ce mode de commande est avantageux, car il peut être facilement mis en oeuvre, à moindre coût, sans nécessiter de rétrofit complet des matrices actives déjà commercialisées et qu'il permet d'obtenir la décharge de la capacité de bootstrap à chaque étage, à chaque nouvelle trame vidéo.<!-- EPO <DP n="11"> --></p><p id="p0067" num="0067">En fonction du rang du signal d'activation retenu, les premiers étages du registre doivent être commandés d'une autre manière. Notamment, dans tous les cas il faut prévoir une activation différente pour les deux premiers étages E<sub>1</sub> et E<sub>2</sub> (il n'y a pas d'étage de "rang -1, -2, -3...)". Une solution simple et avantageuse prévoit d'utiliser les signaux disponibles, notamment d'appliquer comme signal d'activation des moyens de décharge, le signal R-last pour ces étages. Dans l'exemple illustré, le signal R-last est utilisé pour le premier étage E<sub>1</sub>, et le signal d'entrée IN du premier étage E<sub>1</sub> pour le deuxième étage E<sub>2</sub>.</p><p id="p0068" num="0068">L'invention s'applique aux écrans plats, notamment à cristal liquide ou OLEDs, du type à matrice active dits à drivers intégrés : comme illustré sur la <figref idrefs="f0002">figure 9</figref>, sur un même substrat S de l'écran, sont réalisés la matrice active MA, c'est à dire les électrodes pixels et leurs dispositifs de commutation associés, le circuit de commande des lignes DY et le circuit de commande des lignes DX, auquel s'applique l'invention.</p></description><claims mxw-id="PCLM56980112" lang="DE" load-source="patent-office"><!-- EPO <DP n="15"> --><claim id="c-de-01-0001" num="0001"><claim-text>Schieberegister, integriert auf dem Substrat der Aktivmatrix eines Flachbildschirms, zur Steuerung von Auswahllinien (R(n)) von Bildpunkten des Bildschirms, das eine Vielzahl kaskadenförmiger Etagen (E<sub>n</sub>) aufweist, wobei jede Etage (E<sub>n</sub>) von einem ersten und zweiten komplementären Zeitsignal (Ck1, Ck2) gesteuert wird und über einen Ausgangsknoten (S<sub>n</sub>) ein Linienauswahlsignal bereitstellt, und wobei jede Etage einen internen Knoten (P<sub>n</sub>) und die folgenden Elemente umfasst:
<claim-text>- einen ersten (T1) und einen zweiten Transistor (T2), die zwischen einem Ausgangsknoten (S<sub>n-1</sub>) einer vorhergehenden Etage oder eines Eingangssignals (IN) des Registers im Fall der ersten Etage (E<sub>1</sub>) des Registers und einem negativen Versorgungsbus (V-; Vgoff) in Reihe geschaltet sind, wobei der Verbindungsmittelpunkt zwischen dem ersten und zweiten Transistor der interne Knoten (P<sub>n</sub>) der Etage ist,</claim-text>
<claim-text>- einen dritten (T3) und einen vierten Transistor (T4), die zwischen einem Zeitsignal (Ck1) aus dem ersten und dem zweiten Zeitsignal und einem negativen Versorgungsbus (V-; Vgoff) in Reihe geschaltet sind, wobei das Gitter des dritten Transistors mit dem internen Knoten (P<sub>n</sub>) verbunden ist, wobei der Verbindungsmittelpunkt zwischen dem dritten und vierten Transistor der Ausgangsknoten (S<sub>n</sub>) ist,<br/>
wobei der zweite (T2) und vierte Transistor (T4) über ihr Gitter vom Ausgangssignal (S<sub>n+1</sub>) einer folgenden Etage (E<sub>n+1</sub>) oder einem Entlastungs-Steuersignal (R-last) im Fall der letzten Etage (E<sub>481</sub>) des Registers gesteuert sind, und</claim-text>
<claim-text>- eine erste Kapazität (C1), die zwischen dem anderen Zeitsignal (Ck2) und dem internen Knoten (P<sub>n</sub>) geschaltet ist, und eine zweite Kapazität (C2), die zwischen dem internen Knoten (P<sub>n</sub>) und dem Ausgangsknoten (S<sub>n</sub>) geschaltet ist,<br/>
<b>dadurch gekennzeichnet, dass</b> jede Etage (E<sub>n</sub>) Entlastungsmittel (T<sub>5</sub>, T<sub>6</sub>, T<sub>7</sub>) der zweiten Kapazität (C2) umfasst und dass die Entlastungsmittel von einem Aktivierungssignal aktiviert werden, das das Entlastungs-Steuersignal (R-last) der letzten Etage ist und dass Mittel vorgesehen sind, um dieses Signal (R-last) beim Starten des Bildschirms in den aktiven Zustand zu zwingen.</claim-text></claim-text></claim><claim id="c-de-01-0002" num="0002"><claim-text>Schieberegister, integriert auf dem Substrat der Aktivmatrix eines Flachbildschirms, zur Steuerung von Auswahllinien (R(n)) von Bildpunkten des Bildschirms, das eine Vielzahl kaskadenförmiger Etagen (E<sub>n</sub>) aufweist, wobei jede Etage (E<sub>n</sub>) von einem ersten und einem zweiten komplementären Zeitsignal (Ck1, Ck2) gesteuert wird und über einen Ausgangsknoten (S<sub>n</sub>) ein Linienauswahlsignal bereitstellt, und wobei jede Etage einen internen Knoten (P<sub>n</sub>) und die folgenden Elemente umfasst:
<claim-text>- einen ersten (T1) und einen zweiten Transistor (T2), die zwischen einem Ausgangsknoten (S<sub>n-1</sub>) einer vorhergehenden Etage oder eines Eingangssignals (IN) des Registers im Fall der ersten Etage (E<sub>1</sub>) des Registers und einem negativen<!-- EPO <DP n="16"> --> Versorgungsbus (V-; Vgoff) in Reihe geschaltet sind, wobei der Verbindungsmittelpunkt zwischen dem ersten und zweiten Transistor der interne Knoten (P<sub>n</sub>) der Etage ist,</claim-text>
<claim-text>- einen dritten (T3) und einen vierten Transistor (T4), die zwischen einem Zeitsignal (Ck1) aus dem ersten und dem zweiten Zeitsignal und einem negativen Versorgungsbus (V-; Vgoff) in Reihe geschaltet sind, wobei das Gitter des dritten Transistors mit dem internen Knoten (P<sub>n</sub>) verbunden ist, wobei der Verbindungsmittelpunkt zwischen dem dritten und vierten Transistor der Ausgangsknoten (S<sub>n</sub>) ist,<br/>
wobei der zweite und vierte Transistor (T4) über ihr Gitter vom Ausgangssignal (S<sub>n+1</sub>) einer folgenden Etage (E<sub>n+1</sub>) oder einem Entlastungs-Steuersignal (R-last) im Fall der letzten Etage (E<sub>481</sub>) des Registers gesteuert sind, und</claim-text>
<claim-text>- eine erste Kapazität (C1), die zwischen dem anderen Zeitsignal (Ck2) und dem internen Knoten (P<sub>n</sub>) geschaltet ist, und eine zweite Kapazität (C2), die zwischen dem internen Knoten (P<sub>n</sub>) und dem Ausgangsknoten (S<sub>n</sub>) geschaltet ist,<br/>
<b>dadurch gekennzeichnet, dass</b> jede Etage (E<sub>n</sub>) Entlastungsmittel (T<sub>5</sub>, T<sub>6</sub>, T<sub>7</sub>) der zweiten Kapazität (C2) umfasst und dass die Entlastungsmittel einer Etage des Rangs n von einem Signal aktiviert werden, das vom Ausgangsknoten einer Etage eines vorhergehenden, aber nicht des unmittelbar vorhergehenden Rangs, geliefert wird.</claim-text></claim-text></claim><claim id="c-de-01-0003" num="0003"><claim-text>Schieberegister nach Anspruch 2, <b>dadurch gekennzeichnet, dass</b> der vorhergehende, aber nicht der unmittelbar vorhergehende Rang der Rang n-2 ist.</claim-text></claim><claim id="c-de-01-0004" num="0004"><claim-text>Schieberegister nach Anspruch 2 oder 3, wobei die Entlastungsmittel der ersten Etage (E<sub>1</sub>) des Registers vom Entlastungs-Steuersignal (R-last) der letzten Etage aktiviert werden und die Entlastungsmittel der zweiten Etage (E<sub>1</sub>) des Registers von demselben Signal (R-last) oder dem Eingangssignal (IN) des Registers aktiviert werden, wobei das Entlastungs-Steuersignal (R-last) beim Starten des Bildschirms in den aktiven Zustand gezwungen wird.</claim-text></claim><claim id="c-de-01-0005" num="0005"><claim-text>Register nach einem der Ansprüche 1 bis 4, <b>dadurch gekennzeichnet, dass</b> die Entlastungsmittel aus einem Transistor (T5) bestehen, der parallel auf der zweiten Kapazität geschaltet ist.</claim-text></claim><claim id="c-de-01-0006" num="0006"><claim-text>Register nach einem der Ansprüche 1 bis 4, <b>dadurch gekennzeichnet, dass</b> die Entlastungsmittel aus einem ersten Transistor (T6) bestehen, der parallel zwischen dem internen Knoten (P<sub>n</sub>) und dem negativen Versorgungsbus (V-) geschaltet ist und einem zweiten Transistor (T7), der parallel zwischen dem Ausgangsknoten (S<sub>n</sub>) und dem negativen Versorgungsbus (V-) geschaltet ist.</claim-text></claim><claim id="c-de-01-0007" num="0007"><claim-text>Flachbildschirm mit Aktivmatrix, der ein Schieberegister nach einem der vorangehenden Ansprüche umfasst.</claim-text></claim></claims><claims mxw-id="PCLM56980113" lang="EN" load-source="patent-office"><!-- EPO <DP n="17"> --><claim id="c-en-01-0001" num="0001"><claim-text>A shift register integrated on the active-matrix substrate of a flat screen, for controlling selection rows (R(n)) for image points of the screen, comprising a plurality of stages in cascade (E<sub>n</sub>), each stage (E<sub>n</sub>) being driven by first and second complementary clock signals (Ck1, Ck2) and providing a row selection signal on an output node (S<i><sub>n</sub></i>), and each stage comprising an internal node (P<sub>n</sub>) and the following elements:
<claim-text>- a first (T1) and a second transistor (T2) connected in series between an output node (S<sub>n-1</sub>) of a previous stage, or a node of an input signal (IN) of the register in the case of the first stage (E1) of the register, and a negative power supply bus (V-, Vgoff), the midpoint of connection between said first and second transistors being said internal node (P<sub>n</sub>) of the stage,</claim-text>
<claim-text>- a third (T3) and a fourth transistor (T4) connected in series between a clock signal (Ck1) from among the first and the second clock signal, and a negative power supply bus (V-, Vgoff), the gate of said third transistor being connected to said internal node (P<sub>n</sub>), the midpoint of connection between said third and fourth transistors being said output node (S<i><sub>n</sub></i>),<br/>
and said second and fourth transistor (T4) being controlled on their gate by the output signal (S<sub>n+1</sub>) of a following stage (E<sub>n+1</sub>), or for a discharge control signal (R-last) in the case of the last stage (E<sub>481</sub>) of the register, and</claim-text>
<claim-text>- a first capacitor (C1) connected between the other clock signal (Ck2) and said internal node (P<sub>n</sub>), and a second capacitor (C2) connected between said internal node (P<sub>n</sub>) and said output node (S<i><sub>n</sub></i>),<br/>
<b>characterized in that</b> each stage (E<sub>n</sub>) comprises discharge means (T5, T6, T7) for said second capacitor (C2), and said discharge means are activated by an activation signal which is the said discharge control signal (R-last) of the last stage and <b>in that</b> means are designed to force this signal (R-last) to the active state when the screen starts up.</claim-text></claim-text></claim><claim id="c-en-01-0002" num="0002"><claim-text>A shift register integrated on the active-matrix substrate of a flat screen, for controlling selection rows (R(n)) for image points of the screen, comprising a plurality of stages in cascade (E<sub>n</sub>), each stage (E<sub>n</sub>) being driven by first and second complementary clock signals (Ck1, Ck2) and providing a row selection signal on an output node (S<i><sub>n</sub></i>), and each stage comprising an internal node (P<sub>n</sub>) and the following elements:
<claim-text>- a first (T1) and a second transistor (T2) connected in series between an output node (S<sub>n-1</sub>) of a previous stage, or a node of an input signal (IN) of the<!-- EPO <DP n="18"> --> register in the case of the first stage (E1) of the register, and a negative power supply bus (V-, Vgoff), the midpoint of connection between said first and second transistors being said internal node (P<sub>n</sub>) of the stage,</claim-text>
<claim-text>- a third (T3) and a fourth transistor (T4) connected in series between a clock signal (Ck1) from among the first and the second clock signal, and a negative power supply bus (V-, Vgoff), the gate of said third transistor being connected to said internal node (P<sub>n</sub>), the midpoint of connection between said third and fourth transistors being said output node (S<i><sub>n</sub></i>),<br/>
and the said second and fourth transistors (T4) being controlled on their gate by the output signal (S<sub>n+1</sub>) of a following stage (E<sub>n+1</sub>), or for a discharge control signal (R-last) in the case of the last stage (E<sub>481</sub>) of the register, and</claim-text>
<claim-text>- a first capacitor (C1) connected between the other clock signal (Ck2) and said internal node (P<sub>n</sub>), and a second capacitor (C2) connected between said internal node (P<sub>n</sub>) and said output node (S<i><sub>n</sub></i>),<br/>
<b>characterized in that</b> each stage (E<sub>n</sub>) comprises discharge means (T5, T6, T7) for said second capacitor (C2), said discharge means of a stage of rank n are activated by a signal provided by the output node of a stage of a previous but not immediately previous rank.</claim-text></claim-text></claim><claim id="c-en-01-0003" num="0003"><claim-text>The shift register as claimed in claim 2, <b>characterized in that</b> said previous but not immediately previous rank is the rank n-2.</claim-text></claim><claim id="c-en-01-0004" num="0004"><claim-text>The shift register as claimed in claim 2 or 3, in which the discharge means of the first stage (E<sub>1</sub>) of the register are activated by said discharge control signal (R-last) of the last stage, and the discharge means of the second stage (E<sub>1</sub>) of the register are activated by this same signal (R-last) or said input signal (IN) of the register, said discharge control signal (R-last) being forced to the active state when the screen starts up.</claim-text></claim><claim id="c-en-01-0005" num="0005"><claim-text>The register as claimed in one of claims 1 to 4, <b>characterized in that</b> said discharge means consist of a transistor (T5) connected in parallel with said second capacitor.</claim-text></claim><claim id="c-en-01-0006" num="0006"><claim-text>The register as claimed in one of claims 1 to 4, <b>characterized in that</b> said discharge means consist of a first transistor (T6) connected in parallel between the internal node (P<sub>n</sub>) and said negative power supply bus (V-), and a second transistor (T7) connected in parallel between the output node (S<sub>n</sub>) and said negative power supply bus (V-).</claim-text></claim><claim id="c-en-01-0007" num="0007"><claim-text>An active-matrix flat screen, comprising a shift register as claimed in any one of the preceding claims.</claim-text></claim></claims><claims mxw-id="PCLM56980114" lang="FR" load-source="patent-office"><!-- EPO <DP n="12"> --><claim id="c-fr-01-0001" num="0001"><claim-text>Registre à décalage intégré sur le substrat de matrice active d'un écran plat, pour commander des lignes de sélection (R(n)) de points image de l'écran, comportant une pluralité d'étages en cascade (En), chaque étage (En) étant piloté par des premier et second signaux d'horloge complémentaires (Ck1, Ck2) et fournissant un signal de sélection de ligne sur un noeud de sortie (S<i><sub>n</sub></i>), et chaque étage comprenant un noeud interne (P<sub>n</sub>) et les éléments suivants :
<claim-text>- un premier (T1) et un deuxième transistor (T2) connectés en série entre un noeud de sortie (S<sub>n-1</sub>) d'un étage précédent, ou d'un signal d'entrée (IN) du registre dans le cas du premier étage (E<sub>1</sub>) du registre, et un bus d'alimentation négative (V-, V<sub>goff</sub>), le point milieu de connexion entre lesdits premier et deuxième transistors étant ledit noeud interne (P<sub>n</sub>) de l'étage,</claim-text>
<claim-text>- un troisième (T3) et un quatrième transistor (T4) connectés en série entre un signal d'horloge (Ck1) parmi le premier et le deuxième signal d'horloge, et un bus d'alimentation négative (V-, V<sub>goff</sub>), la grille dudit troisième transistor étant connectée au dit noeud interne (P<sub>n</sub>), le point milieu de connexion entre lesdits troisième et quatrième transistors étant ledit noeud de sortie (S<sub>n</sub>),<br/>
et lesdits deuxième (T2) et quatrième transistors (T4) étant commandés sur leur grille par le signal de sortie (S<sub>n+1</sub>) d'un étage suivant (E<sub>n+1)</sub>, ou d'un signal de commande (R-last) de décharge dans le cas du dernier étage (E<sub>481</sub>) du registre, et</claim-text>
<claim-text>- une première capacité (C1) connectée entre l'autre signal d'horloge (Ck2) et ledit noeud interne (P<sub>n</sub>), et une deuxième capacité (C2) connectée entre ledit noeud interne (P<sub>n</sub>) et ledit noeud de sortie (S<sub>n</sub>),<br/>
<b>caractérisé en ce que</b> chaque étage (E<sub>n</sub>) comprend des moyens de décharge (T<sub>5</sub>,T<sub>6</sub>,T<sub>7</sub>) de ladite deuxième capacité (C2), et <b>en ce que</b> lesdits moyens de décharge sont activés par un signal d'activation qui est ledit signal de commande de décharge (R-last) du dernier étage et <b>en ce que</b> des moyens sont prévus pour forcer ce signal (R-last) à l'état actif au démarrage de l'écran.</claim-text><!-- EPO <DP n="13"> --></claim-text></claim><claim id="c-fr-01-0002" num="0002"><claim-text>Registre à décalage intégré sur le substrat de matrice active d'un écran plat, pour commander des lignes de sélection (R(n)) de points image de l'écran, comportant une pluralité d'étages en cascade (En), chaque étage (E<sub>n</sub>) étant piloté par des premier et second signaux d'horloge complémentaires (Ck1, Ck2) et fournissant un signal de sélection de ligne sur un noeud de sortie (S<sub>n</sub>), et chaque étage comprenant un noeud interne (P<sub>n</sub>) et les éléments suivants :
<claim-text>- un premier (T1) et un deuxième transistor (T2) connectés en série entre un noeud de sortie (S<sub>n-1</sub>) d'un étage précédent, ou d'un signal d'entrée (IN) du registre dans le cas du premier étage (E<sub>1</sub>) du registre, et un bus d'alimentation négative (V-, V<sub>goff</sub>), le point milieu de connexion entre lesdits premier et deuxième transistors étant ledit noeud interne (P<sub>n</sub>) de l'étage,</claim-text>
<claim-text>- un troisième (T3) et un quatrième transistor (T4) connectés en série entre un signal d'horloge (Ck1) parmi le premier et le deuxième signaux d'horloge, et un bus d'alimentation négative (V-, V<sub>goff</sub>), la grille dudit troisième transistor étant connectée au dit noeud interne (P<sub>n</sub>), le point milieu de connexion entre lesdits troisième et quatrième transistors étant ledit noeud de sortie (S<sub>n</sub>),<br/>
et lesdits deuxième et quatrième transistors (T4) étant commandés sur leur grille par le signal de sortie (S<sub>n+1</sub>) d'un étage suivant (E<sub>n+1</sub>), ou<br/>
d'un signal de commande (R-last) de décharge dans le cas du dernier étage (E<sub>481</sub>) du registre, et</claim-text>
<claim-text>- une première capacité (C1) connectée entre l'autre signal d'horloge (Ck2) et ledit noeud interne (P<sub>n</sub>), et une deuxième capacité (C2) connectée entre ledit noeud interne (P<sub>n</sub>) et ledit noeud de sortie (S<sub>n</sub>),<br/>
<b>caractérisé en ce que</b> chaque étage (E<sub>n</sub>) comprend des moyens de décharge (T<sub>5</sub>,T<sub>6</sub>,T<sub>7</sub>) de ladite deuxième capacité (C2), et <b>en ce que</b> lesdits moyens de décharge d'un étage de rang n sont activés par un signal fourni par le noeud de sortie d'un étage d'un rang précédent mais pas immédiatement précédent.</claim-text></claim-text></claim><claim id="c-fr-01-0003" num="0003"><claim-text>Registre à décalage selon la revendication 2, <b>caractérisé en ce que</b> ledit rang précédent mais pas immédiatement précédent est le rang n-2.</claim-text></claim><claim id="c-fr-01-0004" num="0004"><claim-text>Registre à décalage selon la revendication 2 ou 3, dans lequel les moyens de décharge du premier étage (E<sub>1</sub>) du registre sont activés par ledit signal de commande de décharge (R-last) du dernier étage, et les moyens de décharge du deuxième étage (E<sub>1</sub>) du registre<!-- EPO <DP n="14"> --> sont activés par ce même signal (R-last) ou ledit signal d'entrée (IN) du registre, ledit signal de commande de décharge (R-last) étant forcé à l'état actif au démarrage de l'écran.</claim-text></claim><claim id="c-fr-01-0005" num="0005"><claim-text>Registre selon l'une des revendications 1 à 4, <b>caractérisé en ce que</b> lesdits moyens de décharge consistent en un transistor (T5) connecté en parallèle sur ladite deuxième capacité.</claim-text></claim><claim id="c-fr-01-0006" num="0006"><claim-text>Registre selon l'une des revendications 1 à 4, <b>caractérisé en ce que</b> lesdits moyens de décharge consistent en un premier transistor (T6) connecté en parallèle entre le noeud interne (P<sub>n</sub>) et ledit bus d'alimentation négative (V-), et un deuxième transistor (T7) connecté en parallèle entre le noeud de sortie (S<sub>n</sub>) et ledit bus d'alimentation négative (V-).</claim-text></claim><claim id="c-fr-01-0007" num="0007"><claim-text>Ecran plat à matrice active, comprenant un registre à décalage selon l'une quelconque des revendications précédentes.</claim-text></claim></claims><drawings mxw-id="PDW16669061" load-source="patent-office"><!-- EPO <DP n="19"> --><figure id="f0001" num="1a,1b"><img id="if0001" file="imgf0001.tif" wi="165" he="227" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="20"> --><figure id="f0002" num="2,9"><img id="if0002" file="imgf0002.tif" wi="165" he="211" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="21"> --><figure id="f0003" num="3"><img id="if0003" file="imgf0003.tif" wi="143" he="233" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="22"> --><figure id="f0004" num="4"><img id="if0004" file="imgf0004.tif" wi="143" he="233" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="23"> --><figure id="f0005" num="5"><img id="if0005" file="imgf0005.tif" wi="143" he="233" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="24"> --><figure id="f0006" num="6"><img id="if0006" file="imgf0006.tif" wi="143" he="233" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="25"> --><figure id="f0007" num="7"><img id="if0007" file="imgf0007.tif" wi="143" he="233" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="26"> --><figure id="f0008" num="8"><img id="if0008" file="imgf0008.tif" wi="143" he="233" img-content="drawing" img-format="tif"/></figure></drawings><copyright>User acknowledges that Fairview Research LLC and its third party providers retain all right, title and interest in and to this xml under applicable copyright laws.  User acquires no ownership rights to this xml including but not limited to its format.  User hereby accepts the terms and conditions of the Licence Agreement</copyright></patent-document>
