tst r0, r1 
addne r1, r2, r1 
add r2, r2, r1, lsl #8 
mvn r1, r2 
add r2, r1, #6 
