

================================================================
== Vitis HLS Report for 'convolution_func'
================================================================
* Date:           Fri Jul 18 13:04:08 2025

* Version:        2025.1 (Build 6135595 on May 21 2025)
* Project:        hls_component
* Solution:       hls (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-2


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  6.806 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+--------+--------+------------------------------------------------+
    |  Latency (cycles) |  Latency (absolute) |     Interval    |                    Pipeline                    |
    |   min   |   max   |    min   |    max   |   min  |   max  |                      Type                      |
    +---------+---------+----------+----------+--------+--------+------------------------------------------------+
    |   589832|   589832|  5.898 ms|  5.898 ms|  589825|  589825|  loop auto-rewind stp (delay=0 clock cycles(s))|
    +---------+---------+----------+----------+--------+--------+------------------------------------------------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------------------------------------------------------------------------------------------+---------+---------+----------+-----------+-----------+--------+----------+
        |                                                                                                   |  Latency (cycles) | Iteration|  Initiation Interval  |  Trip  |          |
        |                                             Loop Name                                             |   min   |   max   |  Latency |  achieved |   target  |  Count | Pipelined|
        +---------------------------------------------------------------------------------------------------+---------+---------+----------+-----------+-----------+--------+----------+
        |- VITIS_LOOP_77_1_VITIS_LOOP_79_2_VITIS_LOOP_81_3_VITIS_LOOP_84_4_VITIS_LOOP_86_5_VITIS_LOOP_87_6  |   589830|   589830|         8|          1|          1|  589824|       yes|
        +---------------------------------------------------------------------------------------------------+---------+---------+----------+-----------+-----------+--------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    1|       -|      -|    -|
|Expression       |        -|    -|       0|    626|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        -|    -|       -|      -|    -|
|Memory           |        -|    -|       -|      -|    -|
|Multiplexer      |        -|    -|       0|    165|    -|
|Register         |        -|    -|    1521|    640|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|    1|    1521|   1431|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|   ~0|       1|      2|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP: 
    +-------------------------------------+--------------------------------+--------------+
    |               Instance              |             Module             |  Expression  |
    +-------------------------------------+--------------------------------+--------------+
    |mac_muladd_16s_16s_32ns_32_4_1_U232  |mac_muladd_16s_16s_32ns_32_4_1  |  i0 * i1 + i2|
    +-------------------------------------+--------------------------------+--------------+

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------------------------+----------+----+---+----+------------+------------+
    |               Variable Name               | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------------------------+----------+----+---+----+------------+------------+
    |add_ln77_2_fu_280_p2                       |         +|   0|  0|  20|          20|           1|
    |add_ln77_fu_498_p2                         |         +|   0|  0|   6|           6|           1|
    |add_ln79_2_fu_330_p2                       |         +|   0|  0|  16|          16|           1|
    |add_ln79_fu_553_p2                         |         +|   0|  0|   6|           4|           1|
    |add_ln81_2_fu_316_p2                       |         +|   0|  0|  13|          13|           1|
    |add_ln81_fu_578_p2                         |         +|   0|  0|   6|           4|           1|
    |add_ln83_fu_873_p2                         |         +|   0|  0|  12|          12|          12|
    |add_ln84_2_fu_456_p2                       |         +|   0|  0|  10|          10|           1|
    |add_ln84_fu_598_p2                         |         +|   0|  0|   6|           6|           1|
    |add_ln86_2_fu_442_p2                       |         +|   0|  0|   6|           4|           1|
    |add_ln86_fu_639_p2                         |         +|   0|  0|   3|           2|           1|
    |add_ln87_fu_782_p2                         |         +|   0|  0|   3|           2|           1|
    |add_ln90_1_fu_896_p2                       |         +|   0|  0|   6|           4|           4|
    |add_ln90_23_fu_756_p2                      |         +|   0|  0|  12|          12|          12|
    |add_ln90_24_fu_776_p2                      |         +|   0|  0|   9|           9|           9|
    |add_ln90_25_fu_882_p2                      |         +|   0|  0|  14|          14|          14|
    |add_ln90_26_fu_906_p2                      |         +|   0|  0|  12|          12|          12|
    |add_ln90_27_fu_718_p2                      |         +|   0|  0|   9|           9|           9|
    |add_ln90_fu_766_p2                         |         +|   0|  0|   6|           4|           4|
    |sub_ln90_4_fu_849_p2                       |         -|   0|  0|  14|          14|          14|
    |sub_ln90_fu_746_p2                         |         -|   0|  0|  12|          12|          12|
    |and_ln77_4_fu_371_p2                       |       and|   0|  0|   1|           1|           1|
    |and_ln77_5_fu_398_p2                       |       and|   0|  0|   1|           1|           1|
    |and_ln77_6_fu_304_p2                       |       and|   0|  0|   1|           1|           1|
    |and_ln77_fu_541_p2                         |       and|   0|  0|   1|           1|           1|
    |exitcond_flatten33_mid299_fu_403_p2        |       and|   0|  0|   1|           1|           1|
    |exitcond_flatten_mid259_fu_425_p2          |       and|   0|  0|   1|           1|           1|
    |exitcond_flatten_mid295_fu_392_p2          |       and|   0|  0|   1|           1|           1|
    |icmp_ln87_mid230_fu_626_p2                 |       and|   0|  0|   1|           1|           1|
    |icmp_ln87_mid255_fu_621_p2                 |       and|   0|  0|   1|           1|           1|
    |icmp_ln87_mid291_fu_566_p2                 |       and|   0|  0|   1|           1|           1|
    |first_iter_158_fu_529_p2                   |      icmp|   0|  0|   3|           2|           1|
    |first_iter_1_mid1_fu_1031_p2               |      icmp|   0|  0|   3|           2|           1|
    |first_iter_256_fu_523_p2                   |      icmp|   0|  0|   6|           6|           1|
    |first_iter_2_mid1_fu_1014_p2               |      icmp|   0|  0|   6|           6|           1|
    |first_iter_354_fu_517_p2                   |      icmp|   0|  0|   6|           4|           1|
    |first_iter_3_mid1_fu_992_p2                |      icmp|   0|  0|   6|           4|           1|
    |first_iter_451_fu_511_p2                   |      icmp|   0|  0|   6|           4|           1|
    |first_iter_4_mid1_fu_958_p2                |      icmp|   0|  0|   6|           4|           1|
    |icmp_ln77_fu_274_p2                        |      icmp|   0|  0|  20|          20|          20|
    |icmp_ln79_fu_286_p2                        |      icmp|   0|  0|  16|          16|          15|
    |icmp_ln81_fu_298_p2                        |      icmp|   0|  0|  13|          13|          12|
    |icmp_ln84_2_fu_800_p2                      |      icmp|   0|  0|   6|           6|           5|
    |icmp_ln84_fu_376_p2                        |      icmp|   0|  0|  10|          10|           9|
    |icmp_ln86_2_fu_794_p2                      |      icmp|   0|  0|   4|           2|           3|
    |icmp_ln86_fu_365_p2                        |      icmp|   0|  0|   6|           4|           4|
    |icmp_ln87_3_fu_1051_p2                     |      icmp|   0|  0|   3|           2|           1|
    |icmp_ln87_4_fu_788_p2                      |      icmp|   0|  0|   3|           2|           2|
    |icmp_ln87_fu_535_p2                        |      icmp|   0|  0|   3|           2|           2|
    |icmp_ln95_fu_1148_p2                       |      icmp|   0|  0|  16|          16|           1|
    |empty_71_fu_409_p2                         |        or|   0|  0|   1|           1|           1|
    |empty_72_fu_414_p2                         |        or|   0|  0|   1|           1|           1|
    |empty_73_fu_431_p2                         |        or|   0|  0|   1|           1|           1|
    |empty_74_fu_437_p2                         |        or|   0|  0|   1|           1|           1|
    |empty_75_fu_645_p2                         |        or|   0|  0|   1|           1|           1|
    |empty_76_fu_649_p2                         |        or|   0|  0|   1|           1|           1|
    |empty_77_fu_655_p2                         |        or|   0|  0|   1|           1|           1|
    |empty_fu_310_p2                            |        or|   0|  0|   1|           1|           1|
    |first_iter_1_mid228_fu_1026_p2             |        or|   0|  0|   1|           1|           1|
    |first_iter_1_mid253_fu_1009_p2             |        or|   0|  0|   1|           1|           1|
    |first_iter_1_mid289_fu_980_p2              |        or|   0|  0|   1|           1|           1|
    |first_iter_2_mid249_fu_1004_p2             |        or|   0|  0|   1|           1|           1|
    |first_iter_2_mid285_fu_975_p2              |        or|   0|  0|   1|           1|           1|
    |first_iter_3_mid281_fu_970_p2              |        or|   0|  0|   1|           1|           1|
    |not_exitcond_flatten62_mid21508_fu_387_p2  |        or|   0|  0|   1|           1|           1|
    |not_exitcond_flatten_mid259_fu_616_p2      |        or|   0|  0|   1|           1|           1|
    |or_ln77_4_fu_939_p2                        |        or|   0|  0|   1|           1|           1|
    |or_ln77_5_fu_943_p2                        |        or|   0|  0|   1|           1|           1|
    |or_ln77_6_fu_947_p2                        |        or|   0|  0|   1|           1|           1|
    |or_ln77_fu_935_p2                          |        or|   0|  0|   1|           1|           1|
    |or_ln87_3_fu_1074_p2                       |        or|   0|  0|   1|           1|           1|
    |or_ln87_4_fu_1086_p2                       |        or|   0|  0|   1|           1|           1|
    |or_ln87_fu_1062_p2                         |        or|   0|  0|   1|           1|           1|
    |first_iter_1_mid2_fu_1036_p3               |    select|   0|  0|   2|           1|           1|
    |first_iter_2_mid2_fu_1019_p3               |    select|   0|  0|   2|           1|           1|
    |first_iter_3_mid2_fu_997_p3                |    select|   0|  0|   2|           1|           1|
    |first_iter_4_mid2_fu_963_p3                |    select|   0|  0|   2|           1|           1|
    |ic_mid239_fu_584_p3                        |    select|   0|  0|   6|           1|           1|
    |j_mid268_fu_559_p3                         |    select|   0|  0|   4|           1|           1|
    |m_mid222_fu_604_p3                         |    select|   0|  0|   2|           1|           1|
    |n_mid2_fu_660_p3                           |    select|   0|  0|   2|           1|           1|
    |select_ln77_2_fu_546_p3                    |    select|   0|  0|   6|           1|           6|
    |select_ln77_fu_504_p3                      |    select|   0|  0|   4|           1|           1|
    |select_ln79_4_fu_1096_p3                   |    select|   0|  0|  32|           1|          32|
    |select_ln79_5_fu_1104_p3                   |    select|   0|  0|  32|           1|          32|
    |select_ln79_6_fu_336_p3                    |    select|   0|  0|  16|           1|           1|
    |select_ln79_fu_571_p3                      |    select|   0|  0|   4|           1|           4|
    |select_ln81_2_fu_322_p3                    |    select|   0|  0|  13|           1|           1|
    |select_ln81_fu_591_p3                      |    select|   0|  0|   4|           1|           4|
    |select_ln84_2_fu_462_p3                    |    select|   0|  0|  10|           1|           1|
    |select_ln84_fu_632_p3                      |    select|   0|  0|   6|           1|           6|
    |select_ln86_2_fu_448_p3                    |    select|   0|  0|   4|           1|           1|
    |select_ln86_fu_668_p3                      |    select|   0|  0|   2|           1|           2|
    |select_ln95_fu_1154_p3                     |    select|   0|  0|  15|           1|          15|
    |sum_4_mid247_fu_985_p3                     |    select|   0|  0|  32|           1|          32|
    |sum_4_mid279_fu_951_p3                     |    select|   0|  0|  32|           1|          32|
    |ap_enable_pp0                              |       xor|   0|  0|   2|           1|           2|
    |exitcond_flatten62_not9_fu_382_p2          |       xor|   0|  0|   2|           1|           2|
    |exitcond_flatten_mid295_not_fu_611_p2      |       xor|   0|  0|   2|           1|           2|
    |not_exitcond_flatten33_mid299_fu_419_p2    |       xor|   0|  0|   2|           1|           2|
    |xor_ln77_fu_292_p2                         |       xor|   0|  0|   2|           1|           2|
    |xor_ln87_3_fu_1068_p2                      |       xor|   0|  0|   2|           1|           2|
    |xor_ln87_4_fu_1080_p2                      |       xor|   0|  0|   2|           1|           2|
    |xor_ln87_fu_1056_p2                        |       xor|   0|  0|   2|           1|           2|
    +-------------------------------------------+----------+----+---+----+------------+------------+
    |Total                                      |          |   0|  0| 626|         378|         422|
    +-------------------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+----+-----------+-----+-----------+
    |              Name             | LUT| Input Size| Bits| Total Bits|
    +-------------------------------+----+-----------+-----+-----------+
    |ap_done_int                    |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1        |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter3        |   9|          2|    1|          2|
    |ap_sig_allocacmp_sum_4_load    |   9|          2|   32|         64|
    |ap_sig_allocacmp_sum_4_load_1  |  17|          4|   32|        128|
    |i_fu_138                       |   9|          2|    4|          8|
    |ic_fu_122                      |   9|          2|    6|         12|
    |indvar_flatten100_fu_142       |   9|          2|   16|         32|
    |indvar_flatten151_fu_150       |   9|          2|   20|         40|
    |indvar_flatten31_fu_126        |   9|          2|   10|         20|
    |indvar_flatten60_fu_134        |   9|          2|   13|         26|
    |indvar_flatten_fu_118          |   9|          2|    4|          8|
    |j_fu_130                       |   9|          2|    4|          8|
    |m_fu_114                       |   9|          2|    2|          4|
    |n_fu_110                       |   9|          2|    2|          4|
    |oc_fu_146                      |   9|          2|    6|         12|
    |sum_4_fu_106                   |  13|          3|   32|         96|
    +-------------------------------+----+-----------+-----+-----------+
    |Total                          | 165|         37|  186|        468|
    +-------------------------------+----+-----------+-----+-----------+

    * Register: 
    +------------------------------------------+----+----+-----+-----------+
    |                   Name                   | FF | LUT| Bits| Const Bits|
    +------------------------------------------+----+----+-----+-----------+
    |add_ln79_reg_1396                         |   4|   0|    4|          0|
    |add_ln81_reg_1401                         |   4|   0|    4|          0|
    |add_ln84_reg_1406                         |   6|   0|    6|          0|
    |add_ln86_reg_1416                         |   2|   0|    2|          0|
    |add_ln90_23_reg_1445                      |  12|   0|   12|          0|
    |add_ln90_24_reg_1451                      |   9|   0|    9|          0|
    |and_ln77_6_reg_1311                       |   1|   0|    1|          0|
    |ap_CS_fsm                                 |   1|   0|    1|          0|
    |ap_done_reg                               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3                   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4                   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5                   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6                   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7                   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8                   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter2_reg          |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter3_reg          |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter4_reg          |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter5_reg          |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter6_reg          |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter7_reg          |   1|   0|    1|          0|
    |empty_71_reg_1348                         |   1|   0|    1|          0|
    |empty_72_reg_1353                         |   1|   0|    1|          0|
    |empty_74_reg_1371                         |   1|   0|    1|          0|
    |empty_78_reg_1428                         |   5|   0|    5|          0|
    |empty_reg_1322                            |   1|   0|    1|          0|
    |empty_reg_1322_pp0_iter2_reg              |   1|   0|    1|          0|
    |exitcond_flatten33_mid299_reg_1338        |   1|   0|    1|          0|
    |exitcond_flatten_mid259_reg_1363          |   1|   0|    1|          0|
    |exitcond_flatten_mid295_reg_1333          |   1|   0|    1|          0|
    |first_iter_158_reg_1391                   |   1|   0|    1|          0|
    |first_iter_256_reg_1386                   |   1|   0|    1|          0|
    |first_iter_354_reg_1381                   |   1|   0|    1|          0|
    |first_iter_451_reg_1376                   |   1|   0|    1|          0|
    |i_fu_138                                  |   4|   0|    4|          0|
    |ic_fu_122                                 |   6|   0|    6|          0|
    |icmp_ln77_reg_1282                        |   1|   0|    1|          0|
    |icmp_ln79_reg_1286                        |   1|   0|    1|          0|
    |icmp_ln81_reg_1306                        |   1|   0|    1|          0|
    |icmp_ln84_2_reg_1465                      |   1|   0|    1|          0|
    |icmp_ln86_2_reg_1461                      |   1|   0|    1|          0|
    |icmp_ln87_4_reg_1457                      |   1|   0|    1|          0|
    |icmp_ln87_mid230_reg_1411                 |   1|   0|    1|          0|
    |indvar_flatten100_fu_142                  |  16|   0|   16|          0|
    |indvar_flatten151_fu_150                  |  20|   0|   20|          0|
    |indvar_flatten31_fu_126                   |  10|   0|   10|          0|
    |indvar_flatten60_fu_134                   |  13|   0|   13|          0|
    |indvar_flatten_fu_118                     |   4|   0|    4|          0|
    |j_fu_130                                  |   4|   0|    4|          0|
    |m_fu_114                                  |   2|   0|    2|          0|
    |n_fu_110                                  |   2|   0|    2|          0|
    |n_mid2_reg_1421                           |   2|   0|    2|          0|
    |not_exitcond_flatten33_mid299_reg_1358    |   1|   0|    1|          0|
    |not_exitcond_flatten62_mid21508_reg_1328  |   1|   0|    1|          0|
    |oc_fu_146                                 |   6|   0|    6|          0|
    |sext_ln7910_fu_154                        |  32|   0|   32|          0|
    |sum_4_fu_106                              |  32|   0|   32|          0|
    |trunc_ln89_reg_1439                       |   3|   0|    3|          0|
    |trunc_ln95_reg_1434                       |   3|   0|    3|          0|
    |xor_ln77_reg_1299                         |   1|   0|    1|          0|
    |xor_ln77_reg_1299_pp0_iter2_reg           |   1|   0|    1|          0|
    |add_ln79_reg_1396                         |  64|  32|    4|          0|
    |add_ln81_reg_1401                         |  64|  32|    4|          0|
    |add_ln84_reg_1406                         |  64|  32|    6|          0|
    |add_ln86_reg_1416                         |  64|  32|    2|          0|
    |and_ln77_6_reg_1311                       |  64|  32|    1|          0|
    |empty_78_reg_1428                         |  64|  32|    5|          0|
    |exitcond_flatten33_mid299_reg_1338        |  64|  32|    1|          0|
    |exitcond_flatten_mid259_reg_1363          |  64|  32|    1|          0|
    |first_iter_158_reg_1391                   |  64|  32|    1|          0|
    |first_iter_256_reg_1386                   |  64|  32|    1|          0|
    |first_iter_354_reg_1381                   |  64|  32|    1|          0|
    |first_iter_451_reg_1376                   |  64|  32|    1|          0|
    |icmp_ln79_reg_1286                        |  64|  32|    1|          0|
    |icmp_ln84_2_reg_1465                      |  64|  32|    1|          0|
    |icmp_ln86_2_reg_1461                      |  64|  32|    1|          0|
    |icmp_ln87_4_reg_1457                      |  64|  32|    1|          0|
    |icmp_ln87_mid230_reg_1411                 |  64|  32|    1|          0|
    |n_mid2_reg_1421                           |  64|  32|    2|          0|
    |trunc_ln89_reg_1439                       |  64|  32|    3|          0|
    |trunc_ln95_reg_1434                       |  64|  32|    3|          0|
    +------------------------------------------+----+----+-----+-----------+
    |Total                                     |1521| 640|  282|          0|
    +------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------+-----+-----+------------+------------------+--------------+
|        RTL Ports       | Dir | Bits|  Protocol  |   Source Object  |    C Type    |
+------------------------+-----+-----+------------+------------------+--------------+
|ap_clk                  |   in|    1|  ap_ctrl_hs|  convolution_func|  return value|
|ap_rst                  |   in|    1|  ap_ctrl_hs|  convolution_func|  return value|
|ap_start                |   in|    1|  ap_ctrl_hs|  convolution_func|  return value|
|ap_done                 |  out|    1|  ap_ctrl_hs|  convolution_func|  return value|
|ap_idle                 |  out|    1|  ap_ctrl_hs|  convolution_func|  return value|
|ap_ready                |  out|    1|  ap_ctrl_hs|  convolution_func|  return value|
|input_buf_address0      |  out|   12|   ap_memory|         input_buf|         array|
|input_buf_ce0           |  out|    1|   ap_memory|         input_buf|         array|
|input_buf_q0            |   in|   16|   ap_memory|         input_buf|         array|
|local_weights_address0  |  out|   14|   ap_memory|     local_weights|         array|
|local_weights_ce0       |  out|    1|   ap_memory|     local_weights|         array|
|local_weights_q0        |   in|   16|   ap_memory|     local_weights|         array|
|local_bias_address0     |  out|    5|   ap_memory|        local_bias|         array|
|local_bias_ce0          |  out|    1|   ap_memory|        local_bias|         array|
|local_bias_q0           |   in|   16|   ap_memory|        local_bias|         array|
|output_buf_address0     |  out|   11|   ap_memory|        output_buf|         array|
|output_buf_ce0          |  out|    1|   ap_memory|        output_buf|         array|
|output_buf_we0          |  out|    1|   ap_memory|        output_buf|         array|
|output_buf_d0           |  out|   15|   ap_memory|        output_buf|         array|
+------------------------+-----+-----+------------+------------------+--------------+

