在现代的计算机世界中，程序的执行与实际代码的书写所体现的顺序经常会不太一致，从而使得关于一个程序以什么样的方式运行所得到的结果算是正确的这样一个问题的答案常常是模糊的。

但为什么会出现这种顺序的不致？我们通常可以从下面两方面找到答案。

# CPU指令重排与内存操作排序
## 指令周期
基于指令集的不同，不同CPU实际有着不同的指令周期划分，在这里我们将CPU的指令周期简单分解为如下的几个阶段（虽然实际不同的指令架构下CPU的指令执行周期具体划分会有不同，但这种不同对于我们的分析并不会有实质影响）：

  >1. **指令预取（Instruction Pre-fetch)**
  >2. **指令解码 (Instruction Decode)**， 这里可能会需要从内存中加载涉及到的操作数等
  >3. **指令执行 (Instruction Execution)**
  >4. **结果回写 (Result Write-back)**， 这里需要将运算结果写回到主存

CPU可以串行连续执行一条指令的各个阶段，但在更为常见的情况下是尽量并行地执行多个独立指令的不同阶段，从而提高指令的整体吞吐量。

在指令并行执行的情况下，可以作如下图所示的一种形象描述：**指令流由cpu一侧进入而从另一侧产生流出产生结果，为此这种结构得名为“指令流水线”（Instruction Pipeline)。**

![[指令流水线.png]]

1. 图中横坐标方向展示了指令的四个周期（也可认为是cpu中的四个部件），纵向为时间轴。
2. 一条指令执行会先后通过指令的四个周期。
3. 本图描绘了一种理想的状况：随着时间增长，指令1~6顺次串行通过了指令流水。

## 改进
为了*提高 CPU 指令流水线的吞吐率*，改进整体性能，现代CPU的设计师们必然会从目前性能最低的部分入手来做出调整，涉及到**内存操作的解码和回写部件**就成为了被关注的重点。

通常设计师们会使用**寄存器，高速缓冲和队列**等机制来改善这两部分的性能。

### 解码
例如，在指令解码部件中就通常会引入指令解码队列：当一条指令的解码过程因为需要访问主存而被挂起时，队列中的后续指令在与前面的指令没有逻辑依赖关系的情况下将可能被先行解码完成并被推进到流水线中先执行；

### 写回
对于写回模块，经常采用的手段是只把一个存储更新请求提交给缓存管理机制并不等待其最终完成，这个存储请求会依CPU的缓存架构设计制定的规则最终异步刷新到主存（具体的策略，视CPU架构的不同存在着不同的差异。

以Intel的Core系列CPU为例，从第一代的 Nehalem 到第八代的Coffee Lake, 各代间都通常有一些Cache体系上的调整，会带来相应的存储更新方面的差异）， 这会让向内存的写操作体现出来一定的异步性。

### 影响

这些机制的存在，会导致程序在多线程条件下运行时出现一些“反直觉”（counter-intuitive）的结果。例如下面的这一段伪代码清单中所示的内容。
例如：
```java
// 假定所有变量都实现正确初始化
class CpuReorderDemo{
	int a=0;
	boolean b=true;
	
	// 在线程1中执行
	void writer(){
		a=10; //(1)
		b=false; //(2)
	}
	
	// 在线程2中执行
	void reader(){
		while(b);  //(3)
		assert(a==10); //(4)
	}
}
```

假定机器指令的顺序与代码所示伪代码所呈现的逻辑行为顺序一致， 程序员一般会有如下预期：
1. 由于有语句3的存在，无论线程1,2哪 一个先被执行；
2. 都会因为线程１中的语句1先于语句２执行，从而在线程２中观察到b为true；
3. 之后a一定为10，语句4中的断言一定成立。

然而，事实可能并非如此：
1. 一方面，由于1,2 语句不直接关联，在引入了指令解码队列的架构上，解码环节上**可能出现 2 语句的指令先进入 pipeline的场景**；
2. 另一方面，即使1, 2对应的机器指令按顺序发出了写操作，仍然可能会**因为缓存引入的写入异步性**而使 a, b 实际写入主存的顺序不确定，可能会 b 被先写入，而 a 被后写入。

这两种情况下，线程2作为观察者，看到的 a, b 的变更顺序都可能与代码书写所体现的顺序不一致。

## CPU指令与内存访问重排
把**依原始代码的先后顺序体现的操作的排序称为程序顺序（Program Order)**，而**实际的读写等操作发生的顺序称为执行顺序（Execution Order）**。

由于指令管线中的**流水重排，高速缓存，缓冲区和预测执行**等诸多因素会为一条指令的完成时间带来很多不确定的异步因素，**导致代码的执行顺序不一定与其程序顺序相同**，这就是CPU中的**指令与内存访问重排问题**。

 ## As-if-serial
CPU中的指令与内存访问的重排，基本上遵循一个原则：**即当前后的指令或数据存在依赖关系的情况下，禁止重排。**

在**单线程环境下执行的代码会“看似串行”（as-if-serial)**，使得程序员们在单线程环境下并不用担心重排的问题，因为这些重排并不会给程序的执行带来可以感知的结果。

然而在*多线程环境*下，如果在已经有一个线程会对某变量写的情况下，有其他的线程再访问（无论读还是写）该变量时， 这样的重排就将导致从外部的观察者的角度看到的结果不同，这种情况称之为数据竞争（Data Race)条件。

换言之，*当存在着数据竞争条件时，CPU与内存的重排将会带来不确定的执行结果*。

另一种会带来程序顺序与执行顺序不一致的情况由编译器与运行时环境带来。

# 编译器指令重排
在Java的世界里面存在着两种编译器：
1. 将源代码编译成为字节码的编译器(Javac)
2. 将Java字节码转换成为机器指令的compiler (如Oracle的JIT/HotSpot Compiler)。

这两种编译器都被允许在在不违背程序的语义的前提下，选择各种优化手段对代码进行物理或逻辑重新排序

## 指令调度（Instruction Schedule)
指令调度是一种通过**将独立的指令集中在一起来避免或减少管道延迟**的方式。

如下面的代码中：
```java
// 假定 r1，r2，r3都已经初始化为0
r1=10; //(1)
r2=r1+10;  //(2)
r3=20;  //(3)
```

- 语句２对于语句１有逻辑依赖，而语句３独立于 １,２。

- 编译器将可能将语句３提前到２之前执行，使独立指令集更大从而获得更好的流水线性能。


## 前向替换
前向替换是一种用**重复使用已经计算或加载的结果**，并将其存储起来，在后续再使用同样表达式时直接重用而不是重新计算或重新加载的处理方法。

```java
// 假设p 和 q 是对象，初始的各个字段都初始化为0；局部变量r1=r2=r3=r4=r5=r6=0
// thread 1
void t1(){
	r1=p;
	r2=r1.x;  //(1)
	r3=q;
	r4=r3.x;
	r5=r1.x; //(2)
}

// thread 2
void t2(){
	r6=p;
	r6.x=3; //(3)
}
```

在这个例子中
1. 如果不考虑 thread2 中运行的代码可能造成的影响，可以看到在 thread1 中的代码内，r5 与 r2 都是取得到 r1.x，且在当前线程内语句1,2之间没有对r1.x的写操作发生。这种情况下将允许编译器优化后面的语句2（从 r1.x 加载数据到 r5）为直接重用r2， 即优化为 r5= r2。

2. 假设 t2 中的语句3实际发生时间在t1中的1, 2语句之间，也及时写入到了主存， 原本预期看到 r2 = 0, r5 = 3。但由于前向替换的存在，观察到的结果是（r5=r2=0），好象语句是以1->2->3的顺序发生，语句 2, 3 的执行顺序好像被重新编排过一样。


- 同样可以看到，仅就一个线程内部而言，编译器的语句重排也不会违背 as-if-serial 的规则；
- 但在多线程环境下，存在数据竞争条件时，程序将无法得到可靠的执行结果保障。
为了得到明确的程序顺序主义的保障，我们需要借助Java的同步行为。