> 本文内容由[静态随机存取存储器](https://zh.wikipedia.org/wiki/静态随机存取存储器)转换而来。


[Hyundai_RAM_HY6116AP-10.jpg](https://zh.wikipedia.org/wiki/File:Hyundai_RAM_HY6116AP-10.jpg "fig:Hyundai_RAM_HY6116AP-10.jpg")的静态RAM，容量为2K X 8 bit.\]\]

**靜態隨機存取存储器**（**S**tatic **R**andom **A**ccess **M**emory，**SRAM**）是[隨機存取存储器的一種](https://zh.wikipedia.org/wiki/隨機存取存储器 "wikilink")。所謂的「靜態」，是指這種存储器只要保持[通電](../Page/電.md "wikilink")，裡面儲存的-{zh-hans:数据; zh-hant:資料}-就可以恆常保持\[1\]。相對之下，[動態隨機存取記憶體](https://zh.wikipedia.org/wiki/動態隨機存取記憶體 "wikilink")（DRAM）裡面所儲存的数据就需要週期性地更新。然而，當電力供應停止時，SRAM儲存的数据還是會消失（被称为volatile memory），這與在斷電後還能儲存資料的[ROM或](https://zh.wikipedia.org/wiki/ROM "wikilink")[快閃記憶體是不同的](https://zh.wikipedia.org/wiki/快閃記憶體 "wikilink")。

## 设计

[SRAM_Cell_(6_Transistors).svg](https://zh.wikipedia.org/wiki/File:SRAM_Cell_\(6_Transistors\).svg "fig:SRAM_Cell_(6_Transistors).svg")的[CMOS](https://zh.wikipedia.org/wiki/CMOS "wikilink") SRAM基本单元\]\] SRAM由存储矩阵、地址译码器和读/写控制电路组成，容量的扩展有两个方面：位数的扩展用芯片的并联，字数的扩展可用外加译码器控制芯片的片选输入端\[2\]。SRAM中的每一[bit储存在由](https://zh.wikipedia.org/wiki/bit "wikilink")4个[场效应管](../Page/场效应管.md "wikilink")（M1, M2, M3, M4）构成两个交叉耦合的反相器中。另外两个场效应管（M5, M6）是储存基本单元到用于读写的位线（Bit Line）的控制开关。

[CMOS_Inverter.svg](https://zh.wikipedia.org/wiki/File:CMOS_Inverter.svg "fig:CMOS_Inverter.svg")静态反相器\]\] 反相器是一种电路器件，其输出是输入的[逻辑非](https://zh.wikipedia.org/wiki/逻辑非 "wikilink")。如图所示的[CMOS静态反相器](https://zh.wikipedia.org/wiki/CMOS "wikilink")，由两个互补的[金属氧化物半导体场效应管](https://zh.wikipedia.org/wiki/金属氧化物半导体场效应管 "wikilink")（MOSFET）组成，源极连接在高电平的是[P沟道场效应管](https://zh.wikipedia.org/wiki/P沟道 "wikilink")，源极连接在低电平的是[N沟道场效应管](https://zh.wikipedia.org/wiki/N沟道 "wikilink")。输入电路接在两个场效应管的栅极上，输出电路从两个场效应管的连接处接出。当输入低电平，则P沟道场效应管-{zh-hans:开通; zh-hant:導通}-，N沟道场效应管关闭，输出高电平。当输入高电平，则N沟道场效应管-{zh-hans:开通; zh-hant:導通}-，P沟道场效应管关闭，输出低电平。这就实现了“反相”输出。

一个SRAM基本单元有**0** and **1**两个电平稳定状态。SRAM基本单元由两个CMOS反相器组成。两个反相器的输入、输出交叉连接，即第一个反相器的输出连接第二个反相器的输入，第二个反相器的输出连接第一个反相器的输入。这就能实现两个反相器的输出状态的锁定、保存，即储存了1个位元的状态。

除了-{zh-hans:6管; zh-hant:6電晶體}-的SRAM，其他SRAM还有-{zh-hans:8管; zh-hant:8電晶體}-、-{zh-hans:10管; zh-hant:10電晶體}-甚至每个位元使用更多的晶体管的-{zh-hans:实现; zh-hant:實作}-。\[3\]\[4\]\[5\]这可用于实现多端口（port）的读写访问，如[-{zh-hans:显存; zh-hant:顯示記憶體}-或者](../Page/显存.md "wikilink")[-{zh-hans:寄存器堆; zh-hant:暫存器檔案}-的多口SRAM电路的实现](../Page/寄存器堆.md "wikilink")。

一般说来，每个基本单元用的晶体管数量越少，其占用面积就越小。由于硅晶片（silicon wafer）的生产成本是相对固定的，因此SRAM基本单元的面积越小，在硅晶片上就可以制造更多的位元存储，每位元存储的成本就越低。

内存基本单元使用少于6个晶体管是可能的—如-{zh-hans:3管; zh-hant:3電晶體}-\[6\]\[7\]甚至-{zh-hans:单管; zh-hant:單電晶體}-，但-{zh-hans:单管; zh-hant:單電晶體}-储存单元是[DRAM](https://zh.wikipedia.org/wiki/DRAM "wikilink")，不是SRAM。

访问SRAM时，**字线**（Word Line）加高电平，使得每个基本单元的两个控制开关用的晶体管M<sub>5</sub>与M<sub>6</sub>-{zh-hans:开通; zh-hant:導通}-，把基本单元与**位线**（Bit Line）连通。位线用于读取或写入基本单元的保存的状态。虽然不是必须两条-{zh-hans:取反; zh-hant:反相}-的位线，但是这种-{zh-hans:取反; zh-hant:反相}-的位线有助于改善[雜訊](../Page/雜訊.md "wikilink")-{zh-hans:容限; zh-hant:容許值}-.

与[动态存储器](https://zh.wikipedia.org/wiki/动态存储器 "wikilink")（DRAM）相比，SRAM的带宽有很大改进—由于两條位线是反相，这种[差分信号](../Page/差分信号.md "wikilink")使得SRAM的抗雜訊干扰能力很强。而DRAM的位线连接到存储电容，受困于[电荷共享](https://zh.wikipedia.org/wiki/电荷共享 "wikilink")（charge sharing）使得其位线信号上下波动。另一项差别使得SRAM更快是其-{zh-hans:地址线; zh-hant:位址線}-各位元是同时工作选择出目标存储单元的字线，而DRAM往往为了降低成本，是先送出低半段的-{zh-hans:地址线; zh-hant:位址線}-的各-{zh-hans:比特; zh-hant:位元}-，然后再送出高半段的-{zh-hans:地址线; zh-hant:位址線}-的各bit，这降低了DRAM封装的-{zh-hans:地址; zh-hant:位址}-引脚的数量。

有*m*條-{zh-hans:地址线; zh-hant:位址線}-与*n*條-{zh-hans:数据线; zh-hant:資料線}-的SRAM，其存储容量是2<sup>*m*</sup>个-{zh-hans:字; zh-hant:字元}-（word），2<sup>*m*</sup>×*n*bit.每个-{zh-hans:字; zh-hant:字元}-的长度至少是64bit。

## SRAM操作

SRAM的基本单元有3种状态：*standby* (电路处于-{zh-hans:空闲; zh-hant:閒置}-), *reading*（读取）与*writing*（寫入）. SRAM的读取或写入模式必须分别具有"readability"（可读）与"write stability"（写入稳定）。

  - **Standby**

如果字线没有被选为高电平，那么作为控制用的M<sub>5</sub>与M<sub>6</sub>两个晶体管处于断路，把基本单元与位线隔离。由M<sub>1</sub> – M<sub>4</sub>组成的两个反相器继续保持其状态，只要保持与高、低电平的连接。

  - **Reading**

假定储存的内容为**1**,即在Q处的电平为高。读取周期開始時，两條位线-{zh-hans:预充值; zh-hant:初始值}-为逻辑**1**,随后字线WL-{zh-hans:充高; zh-hant:提高}-电平，使得两个访问控制晶体管M<sub>5</sub>与M<sub>6</sub>通路。第二步是保存在Q的值與位元線BL的-{zh-hans:预充值; zh-hant:初始值}-相同，所以BL保持邏輯1，而<span style="text-decoration: overline;">Q</span>與<span style="text-decoration: overline;">BL</span>的-{zh-hans:预充值; zh-hant:初始值}-不同，使得<span style="text-decoration: overline;">BL</span>經由M<sub>1</sub>与M<sub>5</sub>放電而變成邏輯**0**（即Q的高电平使得晶体管M<sub>1</sub>通路）。在位线BL一侧，晶体管M<sub>4</sub>与M<sub>6</sub>通路，把位线连接到V<sub>DD</sub>所代表的逻辑**1**（M<sub>4</sub>作为P沟道场效应管，由于栅极加了<span style="text-decoration: overline;">Q</span>的低电平而M<sub>4</sub>通路）。如果储存的内容为**0**,相反的电路状态将会使<span style="text-decoration: overline;">BL</span>为**1**而BL为**0**.只需要BL与<span style="text-decoration: overline;">BL</span>有一个很小的电位差，读取的放大电路将会辨识出哪條位线是**1**哪條是**0**.敏感度越高，读取速度越快。

  - **Writing**

写入周期開始時，把要写入的状态加载到位线。如果要写入**0**，则设置<span style="text-decoration: overline;">BL</span>为**1**且BL为**0**。随后字线WL加载为高电平，位线的状态被载入SRAM的基本单元。这是-{zh-hans:通过; zh-hant:透過}-位线输入驱动能力设计的比基本单元相对较弱的晶体管更为强壮，使得位线状态可以覆盖基本单元交叉耦合的反相器的以前的状态。

### 总线行为

访问时间为70ns的[RAM在位址設定完成且有效之後](https://zh.wikipedia.org/wiki/隨機存取記憶體 "wikilink")，會在70ns之內將資料輸出。数据将继续保持有效约5-10 ns。起、落时间将影响有效时间槽（timeslot）约5 ns.如果先读入低半段地址，将会多耗费30 ns\[8\]。

## 应用与使用

### 特性

SRAM是比DRAM更为昂贵，但更为快速、非常低功耗（特别是在空闲状态）。因此SRAM首选用于带宽要求高，或者功耗要求低，或者二者兼而有之。SRAM比起DRAM更为容易控制，也更是随机访问。由于复杂的内部结构，SRAM比DRAM的占用面积更大，因而不适合用于更高储存密度低成本的应用，如PC内存。

#### 时钟频率与功耗

SRAM功耗取决于它的访问频率。如果用高频率访问SRAM，其功耗比得上DRAM。有的SRAM在全带宽时功耗达到几个瓦特量级。另一方面，SRAM如果用于温和的时钟频率的微处理器，其功耗将非常小，在空闲状态时功耗可以忽略不计—几个微瓦特级别。

SRAM用于：

  - 通用的产品
      - *asynchronous*界面，例如28-{zh-hans:针; zh-hant:腳}-32Kx8的chip（通常命名为XXC256），以及类似的产品最多16 Mbit每片
      - *synchronous*界面，通常用做高速缓存（cache）以及其它要求突发传输的应用，最多18 Mbit（256Kx72）每片
  - \-{zh-hans:集成; zh-hant:整合}-于芯片内
      - 作为微控制器的RAM或者cache（通常从32 bytes到128 [kilobytes](https://zh.wikipedia.org/wiki/kilobyte "wikilink")）
      - 作为[x86等](https://zh.wikipedia.org/wiki/x86 "wikilink")[微處理器的快取](https://zh.wikipedia.org/wiki/微處理器 "wikilink")（如L1、L2、L3）
      - 作为寄存器（参见[寄存器堆](../Page/寄存器堆.md "wikilink")）
      - 用于特定的ICs或[ASIC](https://zh.wikipedia.org/wiki/ASIC "wikilink")（通常在几千字节量级）
      - 用于[FPGA与](https://zh.wikipedia.org/wiki/FPGA "wikilink")[CPLD](https://zh.wikipedia.org/wiki/CPLD "wikilink")

#### 嵌入式应用

工业与科学用的很多子系统，汽车电子等等都用到了SRAM。现代设备中很多都嵌入了几千字节的SRAM。实际上几乎所有实现了电子-{zh-hans:用户界面; zh-hant:使用者介面}-的现代设备都可能用上了SRAM，如玩具。数码相机、手机、音响合成器等往往用了几兆字节的SRAM。 -{zh-hans:实时信号处理电路; zh-hant:即時訊號處理電路}-往往使用-{zh-hans:双口; zh-hant:雙埠}-（dual-ported）的SRAM。

#### 用于计算机

SRAM用于PC、工作站、路由器以及-{zh-hans:外设; zh-hant:外接設備}-：内部的CPU高速缓存，外部的突发模式使用的SRAM缓存，硬盘缓冲区，路由器缓冲区，等等。LCD显示器或者打印机也通常用SRAM来缓存数据。SRAM做的小型缓冲区也常见于[CDROM与](https://zh.wikipedia.org/wiki/CDROM "wikilink")[CDRW的驱动器中](https://zh.wikipedia.org/wiki/CDRW "wikilink")，通常为256 KiB或者更多，用来缓冲音轨数据。[线缆调制解调器及类似的连接于计算机的设备也使用了SRAM](https://zh.wikipedia.org/wiki/线缆调制解调器 "wikilink")。

#### 爱好者

搭建自己的处理器的业余爱好者\[9\]更愿意选用SRAM，这是由于其易用性的工作界面。没有DRAM所需的-{zh-hans:刷新; zh-hant:更新}-周期；-{zh-hans:地址; zh-hant:位址}-总线与-{zh-hans:数据; zh-hant:資料}-总线直接访问而不是像DRAM那样[多工分别访问](https://zh.wikipedia.org/wiki/多工 "wikilink")。SRAM通常只需3个控制信号：Chip Enable (CE), Write Enable (WE)与Output Enable（OE）。对于同步SRAM,还需要时钟信号（Clock，CLK）。

## SRAM的类型

### 非揮發性SRAM

[非揮發性SRAM](../Page/非揮發性SRAM.md "wikilink")（Non-volatile SRAM，nvSRAM）具有SRAM的标准功能，但在失去电源供电时可以保住其-{zh-hans:数据; zh-hant:資料}-。非揮發性SRAM用于网络、航天、医疗等需要关键场合\[10\]—保住-{zh-hans:数据; zh-hant:資料}-是关键的而且不可能用上电池。

### 异步SRAM

异步SRAM（Asynchronous SRAM）的容量从4 Kb到64 Mb。SRAM的快速访问使得异步SRAM适用于小型的cache很小的嵌入式处理器的主内存，这种处理器广泛用于工业电子设备、测量设备、硬盘、网络设备等等。

### 根据晶体管类型分类

  - [双极性结型晶体管](https://zh.wikipedia.org/wiki/双极性结型晶体管 "wikilink")（用于[TTL与](https://zh.wikipedia.org/wiki/TTL "wikilink")[ECL](https://zh.wikipedia.org/wiki/ECL "wikilink")）—非常快速但是功耗巨大
  - [MOSFET](https://zh.wikipedia.org/wiki/MOSFET "wikilink")（用于[CMOS](https://zh.wikipedia.org/wiki/CMOS "wikilink")）—本文详细介绍的类型，低功耗，现在应用广泛。

### 根据功能分类

  - [异步](https://zh.wikipedia.org/wiki/异步 "wikilink")—独立的时钟频率，读写受控于-{zh-hans:地址线; zh-hant:位址線}-与-{zh-hans:控制使能; zh-hant:控制致能}--{zh-hans:信号; zh-hant:訊號}-。
  - [同步](https://zh.wikipedia.org/wiki/同步 "wikilink")—所有工作是时钟脉冲边沿开始，-{zh-hans:地址线; zh-hant:位址線}-、-{zh-hans:数据线; zh-hant:資料線}-、控制线均與时钟脉冲配合。

### 根据特性分类

  - 零总线翻转（Zero bus turnaround，ZBT）—SRAM总线从**写**到**读**以及从**读**到**写**所需要的时钟周期是0
  - 同步突发SRAM（synchronous-burst SRAM，syncBurst SRAM）—
  - [DDR SRAM](https://zh.wikipedia.org/wiki/DDR_SRAM "wikilink")—同步、单口读/写，双数据率I/O
  - [QDR SRAM](https://zh.wikipedia.org/wiki/QDR_SRAM "wikilink")（Quad Data Rate (QDR) SRAM）—同步，分开的读/写口，同时读写4个字（word）。

### 根据触发类型

  - 二进制SRAM
  - [三进制计算机SRAM](https://zh.wikipedia.org/wiki/三进制计算机 "wikilink")\[11\]

## 参见

  - [DRAM](https://zh.wikipedia.org/wiki/DRAM "wikilink"),包括PSRAM (pseudo-static RAM)
  - [闪存](../Page/闪存.md "wikilink")
  - [晶体管](../Page/晶体管.md "wikilink")

## 参考文献

[Category:電腦記憶體](https://zh.wikipedia.org/wiki/Category:電腦記憶體 "wikilink") [Category:集成电路](https://zh.wikipedia.org/wiki/Category:集成电路 "wikilink")

1.
2.
3.  [A 160 mV Robust Schmitt Trigger Based Subthreshold SRAM](http://ieeexplore.ieee.org/Xplore/login.jsp?url=/iel5/4/4317684/04317699.pdf?arnumber=4317699)
4.  United States Patent 6975532: [Quasi-static random access memory](http://www.freepatentsonline.com/6975532.html)
5.  [1](http://ietele.oxfordjournals.org/cgi/content/abstract/E90-C/10/1949)
6.  United States Patent 6975531: [6F2 3-transistor DRAM gain cell](http://www.freepatentsonline.com/6975531.html)
7.  [3T-iRAM (r) Technology](http://www.tezzaron.com/technology/3T-iRAM.htm)
8.   070731 toshiba.com
9.
10.
11. [12-Trit Ternary SRAM](http://knol.google.com/k/%D0%B0%D0%BD%D0%B4%D1%80%D0%B5%D0%B9-%D0%BA%D1%83%D0%BB%D0%B8%D0%BA%D0%BE%D0%B2/%D0%BC%D0%BE%D0%B4%D1%83%D0%BB%D1%8C-%D1%82%D1%80%D0%BE%D0%B8%D1%87%D0%BD%D0%BE%D0%B9-%D1%82%D1%80%D1%91%D1%85%D0%B1%D0%B8%D1%82%D0%BD%D0%BE%D0%B9-12x1-12-%D1%82%D0%B8/209nqpp00go3k/542#)