<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1477961857">
  <File Type="PA-TCL" Name="OSC_top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="OSC_top_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="OSC_top.vds"/>
  <File Type="RDS-UTIL" Name="OSC_top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="OSC_top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="OSC_top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="OSC_top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="OSC_top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/HDL_source/char_rom_mapping.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HDL_source/char_rom_mapping.v"/>
        <Attr Name="ImportTime" Val="1423465014"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL_source/clock_control.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HDL_source/clock_control.v"/>
        <Attr Name="ImportTime" Val="1464055423"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL_source/Fre_Calculate.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HDL_source/Fre_Calculate.v"/>
        <Attr Name="ImportTime" Val="1423456110"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL_source/Fre_Vopp_mapping_rom.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HDL_source/Fre_Vopp_mapping_rom.v"/>
        <Attr Name="ImportTime" Val="1423467513"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL_source/trigger.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HDL_source/trigger.v"/>
        <Attr Name="ImportTime" Val="1423458164"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL_source/vga_initials.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HDL_source/vga_initials.v"/>
        <Attr Name="ImportTime" Val="1463371197"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL_source/waveform_mapping_rom.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HDL_source/waveform_mapping_rom.v"/>
        <Attr Name="ImportTime" Val="1423465560"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL_source/waveform_ram.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HDL_source/waveform_ram.v"/>
        <Attr Name="ImportTime" Val="1423456432"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL_source/OSC_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HDL_source/OSC_top.v"/>
        <Attr Name="ImportTime" Val="1463371355"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="OSC_top"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Constraint/oscilloscope.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Constraint/oscilloscope.xdc"/>
        <Attr Name="ImportTime" Val="1464055707"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="debounce_0"/>
  <BlockFileSet Type="BlockSrcs" Name="vga_0"/>
  <BlockFileSet Type="BlockSrcs" Name="xadc_0"/>
  <BlockFileSet Type="BlockSrcs" Name="clock"/>
</GenRun>
