TimeQuest Timing Analyzer report for Doan
Sat May 03 14:07:07 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK_I'
 12. Slow Model Hold: 'CLK_I'
 13. Slow Model Minimum Pulse Width: 'CLK_I'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'CLK_I'
 28. Fast Model Hold: 'CLK_I'
 29. Fast Model Minimum Pulse Width: 'CLK_I'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Doan                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLK_I      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_I } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 64.52 MHz ; 64.52 MHz       ; CLK_I      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLK_I ; -14.499 ; -10471.224    ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK_I ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK_I ; -1.423 ; -2135.668             ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_I'                                                                                                   ;
+---------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -14.499 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~123 ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 15.544     ;
; -14.427 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~156 ; CLK_I        ; CLK_I       ; 1.000        ; 0.003      ; 15.466     ;
; -14.403 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~124 ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 15.418     ;
; -14.396 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~61  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 15.441     ;
; -14.392 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~221 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 15.434     ;
; -14.373 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~31  ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 15.417     ;
; -14.373 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~95  ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 15.417     ;
; -14.370 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~93  ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 15.414     ;
; -14.367 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~29  ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 15.411     ;
; -14.349 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~191 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 15.391     ;
; -14.347 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~159 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 15.389     ;
; -14.340 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~157 ; CLK_I        ; CLK_I       ; 1.000        ; 0.003      ; 15.379     ;
; -14.339 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~157 ; CLK_I        ; CLK_I       ; 1.000        ; -0.003     ; 15.372     ;
; -14.337 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~189 ; CLK_I        ; CLK_I       ; 1.000        ; 0.003      ; 15.376     ;
; -14.330 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~125 ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 15.375     ;
; -14.329 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~221 ; CLK_I        ; CLK_I       ; 1.000        ; 0.004      ; 15.369     ;
; -14.329 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~253 ; CLK_I        ; CLK_I       ; 1.000        ; 0.004      ; 15.369     ;
; -14.322 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~29  ; CLK_I        ; CLK_I       ; 1.000        ; 0.028      ; 15.386     ;
; -14.317 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~155 ; CLK_I        ; CLK_I       ; 1.000        ; 0.007      ; 15.360     ;
; -14.301 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~253 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 15.343     ;
; -14.297 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~123 ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 15.342     ;
; -14.295 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~61  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 15.340     ;
; -14.291 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~221 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 15.333     ;
; -14.287 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~255 ; CLK_I        ; CLK_I       ; 1.000        ; -0.006     ; 15.317     ;
; -14.285 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~223 ; CLK_I        ; CLK_I       ; 1.000        ; -0.006     ; 15.315     ;
; -14.283 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~60  ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 15.298     ;
; -14.272 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~91  ; CLK_I        ; CLK_I       ; 1.000        ; 0.011      ; 15.319     ;
; -14.270 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~27  ; CLK_I        ; CLK_I       ; 1.000        ; 0.011      ; 15.317     ;
; -14.265 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~254 ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 15.282     ;
; -14.264 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~222 ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 15.281     ;
; -14.264 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~123 ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 15.308     ;
; -14.256 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~61  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 15.301     ;
; -14.252 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~221 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 15.294     ;
; -14.240 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~188 ; CLK_I        ; CLK_I       ; 1.000        ; 0.003      ; 15.279     ;
; -14.238 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~157 ; CLK_I        ; CLK_I       ; 1.000        ; -0.003     ; 15.271     ;
; -14.229 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~125 ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 15.274     ;
; -14.225 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~156 ; CLK_I        ; CLK_I       ; 1.000        ; 0.003      ; 15.264     ;
; -14.221 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~29  ; CLK_I        ; CLK_I       ; 1.000        ; 0.028      ; 15.285     ;
; -14.220 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~124 ; CLK_I        ; CLK_I       ; 1.000        ; -0.006     ; 15.250     ;
; -14.217 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~60  ; CLK_I        ; CLK_I       ; 1.000        ; -0.006     ; 15.247     ;
; -14.211 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~62  ; CLK_I        ; CLK_I       ; 1.000        ; -0.027     ; 15.220     ;
; -14.203 ; iDFT:u_idft|k[1] ; iDFT:u_idft|sum_real~123 ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 15.248     ;
; -14.201 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~249 ; CLK_I        ; CLK_I       ; 1.000        ; 0.000      ; 15.237     ;
; -14.201 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~124 ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 15.216     ;
; -14.200 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~153 ; CLK_I        ; CLK_I       ; 1.000        ; -0.011     ; 15.225     ;
; -14.200 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~253 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 15.242     ;
; -14.199 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~157 ; CLK_I        ; CLK_I       ; 1.000        ; -0.003     ; 15.232     ;
; -14.198 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~185 ; CLK_I        ; CLK_I       ; 1.000        ; -0.011     ; 15.223     ;
; -14.193 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_real~123 ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 15.238     ;
; -14.192 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~156 ; CLK_I        ; CLK_I       ; 1.000        ; 0.002      ; 15.230     ;
; -14.190 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~125 ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 15.235     ;
; -14.182 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~217 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 15.224     ;
; -14.182 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~29  ; CLK_I        ; CLK_I       ; 1.000        ; 0.028      ; 15.246     ;
; -14.173 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~93  ; CLK_I        ; CLK_I       ; 1.000        ; 0.023      ; 15.232     ;
; -14.173 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~158 ; CLK_I        ; CLK_I       ; 1.000        ; -0.011     ; 15.198     ;
; -14.172 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~190 ; CLK_I        ; CLK_I       ; 1.000        ; -0.011     ; 15.197     ;
; -14.171 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~31  ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 15.215     ;
; -14.171 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~95  ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 15.215     ;
; -14.168 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~121 ; CLK_I        ; CLK_I       ; 1.000        ; -0.013     ; 15.191     ;
; -14.168 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~124 ; CLK_I        ; CLK_I       ; 1.000        ; -0.022     ; 15.182     ;
; -14.168 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~93  ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 15.212     ;
; -14.165 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~29  ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 15.209     ;
; -14.164 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~254 ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 15.181     ;
; -14.163 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~222 ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 15.180     ;
; -14.161 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~253 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 15.203     ;
; -14.159 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~155 ; CLK_I        ; CLK_I       ; 1.000        ; 0.013      ; 15.208     ;
; -14.147 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~191 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 15.189     ;
; -14.145 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~25  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 15.190     ;
; -14.145 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~159 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 15.187     ;
; -14.138 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~31  ; CLK_I        ; CLK_I       ; 1.000        ; 0.007      ; 15.181     ;
; -14.138 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~95  ; CLK_I        ; CLK_I       ; 1.000        ; 0.007      ; 15.181     ;
; -14.138 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~157 ; CLK_I        ; CLK_I       ; 1.000        ; 0.003      ; 15.177     ;
; -14.135 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~93  ; CLK_I        ; CLK_I       ; 1.000        ; 0.007      ; 15.178     ;
; -14.135 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~189 ; CLK_I        ; CLK_I       ; 1.000        ; 0.003      ; 15.174     ;
; -14.132 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~29  ; CLK_I        ; CLK_I       ; 1.000        ; 0.007      ; 15.175     ;
; -14.131 ; iDFT:u_idft|k[1] ; iDFT:u_idft|sum_real~156 ; CLK_I        ; CLK_I       ; 1.000        ; 0.003      ; 15.170     ;
; -14.129 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~59  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 15.174     ;
; -14.127 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~221 ; CLK_I        ; CLK_I       ; 1.000        ; 0.004      ; 15.167     ;
; -14.127 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~253 ; CLK_I        ; CLK_I       ; 1.000        ; 0.004      ; 15.167     ;
; -14.125 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~254 ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 15.142     ;
; -14.124 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~222 ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 15.141     ;
; -14.121 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_real~156 ; CLK_I        ; CLK_I       ; 1.000        ; 0.003      ; 15.160     ;
; -14.119 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~187 ; CLK_I        ; CLK_I       ; 1.000        ; 0.007      ; 15.162     ;
; -14.119 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~124 ; CLK_I        ; CLK_I       ; 1.000        ; -0.006     ; 15.149     ;
; -14.116 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~60  ; CLK_I        ; CLK_I       ; 1.000        ; -0.006     ; 15.146     ;
; -14.115 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~155 ; CLK_I        ; CLK_I       ; 1.000        ; 0.007      ; 15.158     ;
; -14.114 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~191 ; CLK_I        ; CLK_I       ; 1.000        ; 0.005      ; 15.155     ;
; -14.113 ; iDFT:u_idft|k[1] ; iDFT:u_idft|sum_imag~61  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 15.158     ;
; -14.112 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~159 ; CLK_I        ; CLK_I       ; 1.000        ; 0.005      ; 15.153     ;
; -14.110 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~62  ; CLK_I        ; CLK_I       ; 1.000        ; -0.027     ; 15.119     ;
; -14.109 ; iDFT:u_idft|k[1] ; iDFT:u_idft|sum_imag~221 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 15.151     ;
; -14.107 ; iDFT:u_idft|k[1] ; iDFT:u_idft|sum_real~124 ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 15.122     ;
; -14.105 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~157 ; CLK_I        ; CLK_I       ; 1.000        ; 0.002      ; 15.143     ;
; -14.102 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~189 ; CLK_I        ; CLK_I       ; 1.000        ; 0.002      ; 15.140     ;
; -14.100 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~249 ; CLK_I        ; CLK_I       ; 1.000        ; 0.000      ; 15.136     ;
; -14.099 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~153 ; CLK_I        ; CLK_I       ; 1.000        ; -0.011     ; 15.124     ;
; -14.097 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~252 ; CLK_I        ; CLK_I       ; 1.000        ; -0.001     ; 15.132     ;
; -14.097 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_real~124 ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 15.112     ;
; -14.097 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~185 ; CLK_I        ; CLK_I       ; 1.000        ; -0.011     ; 15.122     ;
; -14.094 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~221 ; CLK_I        ; CLK_I       ; 1.000        ; 0.003      ; 15.133     ;
+---------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_I'                                                                                                                                      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; wishbone_slave:u_slave|state.IDLE      ; wishbone_slave:u_slave|state.IDLE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wishbone_slave:u_slave|is_real         ; wishbone_slave:u_slave|is_real         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wishbone_slave:u_slave|count_sample[0] ; wishbone_slave:u_slave|count_sample[0] ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wishbone_slave:u_slave|count_sample[1] ; wishbone_slave:u_slave|count_sample[1] ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wishbone_slave:u_slave|count_sample[2] ; wishbone_slave:u_slave|count_sample[2] ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wishbone_slave:u_slave|count_sample[3] ; wishbone_slave:u_slave|count_sample[3] ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wishbone_slave:u_slave|start           ; wishbone_slave:u_slave|start           ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iDFT:u_idft|n[0]                       ; iDFT:u_idft|n[0]                       ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iDFT:u_idft|n[1]                       ; iDFT:u_idft|n[1]                       ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iDFT:u_idft|n[2]                       ; iDFT:u_idft|n[2]                       ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iDFT:u_idft|state.DONE                 ; iDFT:u_idft|state.DONE                 ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iDFT:u_idft|state.IDLE                 ; iDFT:u_idft|state.IDLE                 ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iDFT:u_idft|done                       ; iDFT:u_idft|done                       ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iDFT:u_idft|wi_imag                    ; iDFT:u_idft|wi_imag                    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iDFT:u_idft|ri_imag                    ; iDFT:u_idft|ri_imag                    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; iDFT:u_idft|x_imag_bus[9]~reg0         ; local_ram:u_ram|x_imag_mem~233         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; iDFT:u_idft|x_imag_bus[13]~reg0        ; local_ram:u_ram|x_imag_mem~237         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; iDFT:u_idft|x_imag_bus[4]~reg0         ; local_ram:u_ram|x_imag_mem~228         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; iDFT:u_idft|x_imag_bus[15]~reg0        ; local_ram:u_ram|x_imag_mem~239         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.790      ;
; 0.527 ; iDFT:u_idft|x_imag_bus[3]~reg0         ; local_ram:u_ram|x_imag_mem~227         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; iDFT:u_idft|x_imag_bus[5]~reg0         ; local_ram:u_ram|x_imag_mem~229         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.795      ;
; 0.531 ; iDFT:u_idft|state.DONE                 ; iDFT:u_idft|state.IDLE                 ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; wishbone_slave:u_slave|state.READ      ; wishbone_slave:u_slave|r_imag          ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.798      ;
; 0.535 ; iDFT:u_idft|x_imag_bus[0]~reg0         ; local_ram:u_ram|x_imag_mem~224         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.801      ;
; 0.552 ; iDFT:u_idft|state.IDLE                 ; iDFT:u_idft|done                       ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.818      ;
; 0.579 ; iDFT:u_idft|state.WRITE                ; iDFT:u_idft|wi_imag                    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.845      ;
; 0.580 ; iDFT:u_idft|state.WRITE                ; iDFT:u_idft|state.DONE                 ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.846      ;
; 0.630 ; wishbone_slave:u_slave|state.DONE      ; wishbone_slave:u_slave|ACK_O           ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.896      ;
; 0.645 ; local_ram:u_ram|data_real_out_w[23]    ; wishbone_slave:u_slave|DAT_O[23]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.911      ;
; 0.645 ; local_ram:u_ram|data_real_out_w[24]    ; wishbone_slave:u_slave|DAT_O[24]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.911      ;
; 0.654 ; local_ram:u_ram|data_real_out_w[1]     ; wishbone_slave:u_slave|DAT_O[1]~reg0   ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.920      ;
; 0.656 ; local_ram:u_ram|data_real_out_w[9]     ; wishbone_slave:u_slave|DAT_O[9]~reg0   ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.922      ;
; 0.656 ; local_ram:u_ram|data_real_out_w[20]    ; wishbone_slave:u_slave|DAT_O[20]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.922      ;
; 0.656 ; local_ram:u_ram|data_real_out_w[22]    ; wishbone_slave:u_slave|DAT_O[22]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; local_ram:u_ram|data_real_out_w[26]    ; wishbone_slave:u_slave|DAT_O[26]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.923      ;
; 0.664 ; wishbone_slave:u_slave|X_imag[10]      ; local_ram:u_ram|X_imag_mem~234         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.930      ;
; 0.665 ; iDFT:u_idft|x_imag_bus[1]~reg0         ; local_ram:u_ram|x_imag_mem~225         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.931      ;
; 0.668 ; wishbone_slave:u_slave|X_real[2]       ; local_ram:u_ram|X_real_mem~226         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.934      ;
; 0.669 ; wishbone_slave:u_slave|X_imag[8]       ; local_ram:u_ram|X_imag_mem~232         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.935      ;
; 0.670 ; wishbone_slave:u_slave|X_real[1]       ; local_ram:u_ram|X_real_mem~225         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.936      ;
; 0.671 ; iDFT:u_idft|state.WAIT                 ; iDFT:u_idft|state.WRITE                ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.937      ;
; 0.671 ; wishbone_slave:u_slave|X_real[28]      ; local_ram:u_ram|X_real_mem~252         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.937      ;
; 0.678 ; wishbone_slave:u_slave|X_real[28]      ; local_ram:u_ram|X_real_mem~220         ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 0.943      ;
; 0.683 ; iDFT:u_idft|state.READ                 ; iDFT:u_idft|ri_imag                    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.949      ;
; 0.686 ; iDFT:u_idft|state.READ                 ; iDFT:u_idft|state.WAIT                 ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.952      ;
; 0.690 ; wishbone_slave:u_slave|state.READ      ; wishbone_slave:u_slave|state.WAIT      ; CLK_I        ; CLK_I       ; 0.000        ; 0.029      ; 0.985      ;
; 0.690 ; wishbone_slave:u_slave|state.READ      ; wishbone_slave:u_slave|r_real          ; CLK_I        ; CLK_I       ; 0.000        ; 0.029      ; 0.985      ;
; 0.707 ; wishbone_slave:u_slave|X_real[7]       ; local_ram:u_ram|X_real_mem~199         ; CLK_I        ; CLK_I       ; 0.000        ; 0.001      ; 0.974      ;
; 0.773 ; wishbone_slave:u_slave|is_real         ; wishbone_slave:u_slave|r_imag          ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.039      ;
; 0.778 ; wishbone_slave:u_slave|X_real[10]      ; local_ram:u_ram|X_real_mem~170         ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 1.043      ;
; 0.781 ; local_ram:u_ram|x_imag_mem~187         ; local_ram:u_ram|data_imag_out_w[27]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.047      ;
; 0.783 ; wishbone_slave:u_slave|X_real[6]       ; local_ram:u_ram|X_real_mem~198         ; CLK_I        ; CLK_I       ; 0.000        ; 0.001      ; 1.050      ;
; 0.784 ; local_ram:u_ram|x_imag_mem~168         ; local_ram:u_ram|data_imag_out_w[8]     ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.050      ;
; 0.790 ; local_ram:u_ram|data_real_out_w[21]    ; wishbone_slave:u_slave|DAT_O[21]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.056      ;
; 0.791 ; local_ram:u_ram|data_real_out_w[2]     ; wishbone_slave:u_slave|DAT_O[2]~reg0   ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.057      ;
; 0.791 ; wishbone_slave:u_slave|state.DONE      ; wishbone_slave:u_slave|state.IDLE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.057      ;
; 0.796 ; local_ram:u_ram|data_real_out_w[4]     ; wishbone_slave:u_slave|DAT_O[4]~reg0   ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.062      ;
; 0.796 ; local_ram:u_ram|data_real_out_w[10]    ; wishbone_slave:u_slave|DAT_O[10]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.062      ;
; 0.810 ; local_ram:u_ram|data_imag_out_w[21]    ; wishbone_slave:u_slave|DAT_O[21]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 1.075      ;
; 0.811 ; wishbone_slave:u_slave|state.WAIT      ; wishbone_slave:u_slave|state.WRITE     ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.077      ;
; 0.816 ; iDFT:u_idft|state.WAIT                 ; iDFT:u_idft|ri_imag                    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; wishbone_slave:u_slave|state.IDLE      ; wishbone_slave:u_slave|state.DONE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.083      ;
; 0.820 ; wishbone_slave:u_slave|count_sample[1] ; wishbone_slave:u_slave|count_sample[2] ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.086      ;
; 0.823 ; iDFT:u_idft|state.WRITE                ; iDFT:u_idft|state.READ                 ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.089      ;
; 0.825 ; local_ram:u_ram|data_real_out_w[18]    ; wishbone_slave:u_slave|DAT_O[18]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.091      ;
; 0.832 ; wishbone_slave:u_slave|X_real[3]       ; local_ram:u_ram|X_real_mem~131         ; CLK_I        ; CLK_I       ; 0.000        ; 0.001      ; 1.099      ;
; 0.834 ; local_ram:u_ram|data_real_out_w[19]    ; wishbone_slave:u_slave|DAT_O[19]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.100      ;
; 0.839 ; wishbone_slave:u_slave|X_real[28]      ; local_ram:u_ram|X_real_mem~188         ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 1.104      ;
; 0.839 ; local_ram:u_ram|data_imag_out_w[27]    ; wishbone_slave:u_slave|DAT_O[27]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 1.104      ;
; 0.844 ; wishbone_slave:u_slave|X_real[10]      ; local_ram:u_ram|X_real_mem~234         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.110      ;
; 0.846 ; wishbone_slave:u_slave|X_real[6]       ; local_ram:u_ram|X_real_mem~230         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; iDFT:u_idft|state.WRITE                ; iDFT:u_idft|state.WAIT                 ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.113      ;
; 0.848 ; wishbone_slave:u_slave|count_sample[0] ; wishbone_slave:u_slave|count_sample[1] ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; wishbone_slave:u_slave|count_sample[0] ; wishbone_slave:u_slave|count_sample[2] ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.115      ;
; 0.861 ; wishbone_slave:u_slave|is_real         ; wishbone_slave:u_slave|r_real          ; CLK_I        ; CLK_I       ; 0.000        ; 0.029      ; 1.156      ;
; 0.865 ; iDFT:u_idft|x_imag_bus[13]~reg0        ; local_ram:u_ram|x_imag_mem~173         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.131      ;
; 0.868 ; iDFT:u_idft|x_real_bus[9]~reg0         ; local_ram:u_ram|x_real_mem~41          ; CLK_I        ; CLK_I       ; 0.000        ; 0.028      ; 1.162      ;
; 0.870 ; wishbone_slave:u_slave|X_real[11]      ; local_ram:u_ram|X_real_mem~171         ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 1.135      ;
; 0.870 ; iDFT:u_idft|x_real_bus[9]~reg0         ; local_ram:u_ram|x_real_mem~9           ; CLK_I        ; CLK_I       ; 0.000        ; 0.028      ; 1.164      ;
; 0.871 ; wishbone_slave:u_slave|X_real[7]       ; local_ram:u_ram|X_real_mem~231         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.137      ;
; 0.873 ; iDFT:u_idft|x_imag_bus[0]~reg0         ; local_ram:u_ram|x_imag_mem~160         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.139      ;
; 0.874 ; wishbone_slave:u_slave|X_imag[10]      ; local_ram:u_ram|X_imag_mem~170         ; CLK_I        ; CLK_I       ; 0.000        ; -0.002     ; 1.138      ;
; 0.874 ; wishbone_slave:u_slave|X_real[11]      ; local_ram:u_ram|X_real_mem~107         ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 1.139      ;
; 0.874 ; wishbone_slave:u_slave|state.WRITE     ; wishbone_slave:u_slave|state.DONE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.140      ;
; 0.877 ; wishbone_slave:u_slave|X_real[7]       ; local_ram:u_ram|X_real_mem~167         ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 1.142      ;
; 0.879 ; wishbone_slave:u_slave|X_real[1]       ; local_ram:u_ram|X_real_mem~193         ; CLK_I        ; CLK_I       ; 0.000        ; 0.001      ; 1.146      ;
; 0.880 ; wishbone_slave:u_slave|X_real[8]       ; local_ram:u_ram|X_real_mem~232         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.146      ;
; 0.883 ; wishbone_slave:u_slave|X_real[1]       ; local_ram:u_ram|X_real_mem~129         ; CLK_I        ; CLK_I       ; 0.000        ; 0.001      ; 1.150      ;
; 0.883 ; wishbone_slave:u_slave|X_real[25]      ; local_ram:u_ram|X_real_mem~25          ; CLK_I        ; CLK_I       ; 0.000        ; -0.005     ; 1.144      ;
; 0.884 ; wishbone_slave:u_slave|X_real[25]      ; local_ram:u_ram|X_real_mem~57          ; CLK_I        ; CLK_I       ; 0.000        ; -0.005     ; 1.145      ;
; 0.887 ; wishbone_slave:u_slave|X_imag[1]       ; local_ram:u_ram|X_imag_mem~97          ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.153      ;
; 0.888 ; wishbone_slave:u_slave|X_imag[1]       ; local_ram:u_ram|X_imag_mem~65          ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.154      ;
; 0.905 ; wishbone_slave:u_slave|X_real[4]       ; local_ram:u_ram|X_real_mem~228         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.171      ;
; 0.906 ; local_ram:u_ram|x_imag_mem~161         ; local_ram:u_ram|data_imag_out_w[1]     ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.172      ;
; 0.909 ; local_ram:u_ram|x_real_mem~174         ; local_ram:u_ram|data_real_out_w[14]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.175      ;
; 0.910 ; local_ram:u_ram|x_imag_mem~181         ; local_ram:u_ram|data_imag_out_w[21]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.176      ;
; 0.912 ; local_ram:u_ram|x_imag_mem~172         ; local_ram:u_ram|data_imag_out_w[12]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.178      ;
; 0.915 ; local_ram:u_ram|x_real_mem~168         ; local_ram:u_ram|data_real_out_w[8]     ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.181      ;
; 0.916 ; local_ram:u_ram|x_imag_mem~165         ; local_ram:u_ram|data_imag_out_w[5]     ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.182      ;
; 0.918 ; local_ram:u_ram|x_imag_mem~163         ; local_ram:u_ram|data_imag_out_w[3]     ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 1.184      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_I'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[0]               ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[0]               ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[0]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[0]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[10]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[10]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[10]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[10]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[11]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[11]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[11]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[11]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[12]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[12]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[12]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[12]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[13]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[13]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[13]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[13]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[14]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[14]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[14]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[14]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[15]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[15]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[15]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[15]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[16]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[16]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[16]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[16]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[17]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[17]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[17]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[17]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[18]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[18]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[18]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[18]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[19]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[19]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[19]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[19]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[1]               ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[1]               ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[1]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[1]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[20]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[20]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[20]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[20]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[21]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[21]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[21]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[21]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[22]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[22]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[22]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[22]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[23]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[23]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[23]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[23]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[24]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[24]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[24]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[24]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[25]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[25]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[25]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[25]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[26]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[26]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[26]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[26]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[27]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[27]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[27]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[27]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[28]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[28]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[28]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[28]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[29]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[29]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[29]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[29]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[2]               ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[2]               ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[2]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[2]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[30]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[30]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[30]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[30]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[31]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[31]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[31]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[31]~_Duplicate_1 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ADR_I[*]   ; CLK_I      ; 7.421 ; 7.421 ; Rise       ; CLK_I           ;
;  ADR_I[0]  ; CLK_I      ; 7.322 ; 7.322 ; Rise       ; CLK_I           ;
;  ADR_I[1]  ; CLK_I      ; 7.070 ; 7.070 ; Rise       ; CLK_I           ;
;  ADR_I[2]  ; CLK_I      ; 7.421 ; 7.421 ; Rise       ; CLK_I           ;
;  ADR_I[3]  ; CLK_I      ; 6.835 ; 6.835 ; Rise       ; CLK_I           ;
;  ADR_I[4]  ; CLK_I      ; 6.674 ; 6.674 ; Rise       ; CLK_I           ;
;  ADR_I[5]  ; CLK_I      ; 7.160 ; 7.160 ; Rise       ; CLK_I           ;
;  ADR_I[6]  ; CLK_I      ; 6.801 ; 6.801 ; Rise       ; CLK_I           ;
;  ADR_I[7]  ; CLK_I      ; 5.760 ; 5.760 ; Rise       ; CLK_I           ;
; CYC_I      ; CLK_I      ; 6.389 ; 6.389 ; Rise       ; CLK_I           ;
; DAT_I[*]   ; CLK_I      ; 4.698 ; 4.698 ; Rise       ; CLK_I           ;
;  DAT_I[0]  ; CLK_I      ; 3.834 ; 3.834 ; Rise       ; CLK_I           ;
;  DAT_I[1]  ; CLK_I      ; 3.519 ; 3.519 ; Rise       ; CLK_I           ;
;  DAT_I[2]  ; CLK_I      ; 4.243 ; 4.243 ; Rise       ; CLK_I           ;
;  DAT_I[3]  ; CLK_I      ; 3.843 ; 3.843 ; Rise       ; CLK_I           ;
;  DAT_I[4]  ; CLK_I      ; 3.836 ; 3.836 ; Rise       ; CLK_I           ;
;  DAT_I[5]  ; CLK_I      ; 3.543 ; 3.543 ; Rise       ; CLK_I           ;
;  DAT_I[6]  ; CLK_I      ; 3.655 ; 3.655 ; Rise       ; CLK_I           ;
;  DAT_I[7]  ; CLK_I      ; 3.683 ; 3.683 ; Rise       ; CLK_I           ;
;  DAT_I[8]  ; CLK_I      ; 4.698 ; 4.698 ; Rise       ; CLK_I           ;
;  DAT_I[9]  ; CLK_I      ; 4.457 ; 4.457 ; Rise       ; CLK_I           ;
;  DAT_I[10] ; CLK_I      ; 4.089 ; 4.089 ; Rise       ; CLK_I           ;
;  DAT_I[11] ; CLK_I      ; 4.038 ; 4.038 ; Rise       ; CLK_I           ;
;  DAT_I[12] ; CLK_I      ; 3.821 ; 3.821 ; Rise       ; CLK_I           ;
;  DAT_I[13] ; CLK_I      ; 3.447 ; 3.447 ; Rise       ; CLK_I           ;
;  DAT_I[14] ; CLK_I      ; 4.241 ; 4.241 ; Rise       ; CLK_I           ;
;  DAT_I[15] ; CLK_I      ; 4.110 ; 4.110 ; Rise       ; CLK_I           ;
;  DAT_I[16] ; CLK_I      ; 3.189 ; 3.189 ; Rise       ; CLK_I           ;
;  DAT_I[17] ; CLK_I      ; 3.972 ; 3.972 ; Rise       ; CLK_I           ;
;  DAT_I[18] ; CLK_I      ; 3.926 ; 3.926 ; Rise       ; CLK_I           ;
;  DAT_I[19] ; CLK_I      ; 3.777 ; 3.777 ; Rise       ; CLK_I           ;
;  DAT_I[20] ; CLK_I      ; 3.637 ; 3.637 ; Rise       ; CLK_I           ;
;  DAT_I[21] ; CLK_I      ; 3.657 ; 3.657 ; Rise       ; CLK_I           ;
;  DAT_I[22] ; CLK_I      ; 3.690 ; 3.690 ; Rise       ; CLK_I           ;
;  DAT_I[23] ; CLK_I      ; 3.966 ; 3.966 ; Rise       ; CLK_I           ;
;  DAT_I[24] ; CLK_I      ; 3.899 ; 3.899 ; Rise       ; CLK_I           ;
;  DAT_I[25] ; CLK_I      ; 3.927 ; 3.927 ; Rise       ; CLK_I           ;
;  DAT_I[26] ; CLK_I      ; 3.893 ; 3.893 ; Rise       ; CLK_I           ;
;  DAT_I[27] ; CLK_I      ; 3.918 ; 3.918 ; Rise       ; CLK_I           ;
;  DAT_I[28] ; CLK_I      ; 3.832 ; 3.832 ; Rise       ; CLK_I           ;
;  DAT_I[29] ; CLK_I      ; 3.186 ; 3.186 ; Rise       ; CLK_I           ;
;  DAT_I[30] ; CLK_I      ; 3.960 ; 3.960 ; Rise       ; CLK_I           ;
;  DAT_I[31] ; CLK_I      ; 4.017 ; 4.017 ; Rise       ; CLK_I           ;
; RST_I      ; CLK_I      ; 4.823 ; 4.823 ; Rise       ; CLK_I           ;
; STB_I      ; CLK_I      ; 6.170 ; 6.170 ; Rise       ; CLK_I           ;
; WE_I       ; CLK_I      ; 6.223 ; 6.223 ; Rise       ; CLK_I           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADR_I[*]   ; CLK_I      ; -3.244 ; -3.244 ; Rise       ; CLK_I           ;
;  ADR_I[0]  ; CLK_I      ; -3.420 ; -3.420 ; Rise       ; CLK_I           ;
;  ADR_I[1]  ; CLK_I      ; -3.435 ; -3.435 ; Rise       ; CLK_I           ;
;  ADR_I[2]  ; CLK_I      ; -3.428 ; -3.428 ; Rise       ; CLK_I           ;
;  ADR_I[3]  ; CLK_I      ; -3.944 ; -3.944 ; Rise       ; CLK_I           ;
;  ADR_I[4]  ; CLK_I      ; -3.309 ; -3.309 ; Rise       ; CLK_I           ;
;  ADR_I[5]  ; CLK_I      ; -3.872 ; -3.872 ; Rise       ; CLK_I           ;
;  ADR_I[6]  ; CLK_I      ; -3.879 ; -3.879 ; Rise       ; CLK_I           ;
;  ADR_I[7]  ; CLK_I      ; -3.244 ; -3.244 ; Rise       ; CLK_I           ;
; CYC_I      ; CLK_I      ; -3.589 ; -3.589 ; Rise       ; CLK_I           ;
; DAT_I[*]   ; CLK_I      ; -2.956 ; -2.956 ; Rise       ; CLK_I           ;
;  DAT_I[0]  ; CLK_I      ; -3.515 ; -3.515 ; Rise       ; CLK_I           ;
;  DAT_I[1]  ; CLK_I      ; -3.234 ; -3.234 ; Rise       ; CLK_I           ;
;  DAT_I[2]  ; CLK_I      ; -3.339 ; -3.339 ; Rise       ; CLK_I           ;
;  DAT_I[3]  ; CLK_I      ; -3.341 ; -3.341 ; Rise       ; CLK_I           ;
;  DAT_I[4]  ; CLK_I      ; -3.540 ; -3.540 ; Rise       ; CLK_I           ;
;  DAT_I[5]  ; CLK_I      ; -3.216 ; -3.216 ; Rise       ; CLK_I           ;
;  DAT_I[6]  ; CLK_I      ; -3.388 ; -3.388 ; Rise       ; CLK_I           ;
;  DAT_I[7]  ; CLK_I      ; -3.256 ; -3.256 ; Rise       ; CLK_I           ;
;  DAT_I[8]  ; CLK_I      ; -3.759 ; -3.759 ; Rise       ; CLK_I           ;
;  DAT_I[9]  ; CLK_I      ; -3.598 ; -3.598 ; Rise       ; CLK_I           ;
;  DAT_I[10] ; CLK_I      ; -3.505 ; -3.505 ; Rise       ; CLK_I           ;
;  DAT_I[11] ; CLK_I      ; -3.447 ; -3.447 ; Rise       ; CLK_I           ;
;  DAT_I[12] ; CLK_I      ; -3.589 ; -3.589 ; Rise       ; CLK_I           ;
;  DAT_I[13] ; CLK_I      ; -3.217 ; -3.217 ; Rise       ; CLK_I           ;
;  DAT_I[14] ; CLK_I      ; -4.009 ; -4.009 ; Rise       ; CLK_I           ;
;  DAT_I[15] ; CLK_I      ; -3.877 ; -3.877 ; Rise       ; CLK_I           ;
;  DAT_I[16] ; CLK_I      ; -2.957 ; -2.957 ; Rise       ; CLK_I           ;
;  DAT_I[17] ; CLK_I      ; -3.742 ; -3.742 ; Rise       ; CLK_I           ;
;  DAT_I[18] ; CLK_I      ; -3.694 ; -3.694 ; Rise       ; CLK_I           ;
;  DAT_I[19] ; CLK_I      ; -3.547 ; -3.547 ; Rise       ; CLK_I           ;
;  DAT_I[20] ; CLK_I      ; -3.407 ; -3.407 ; Rise       ; CLK_I           ;
;  DAT_I[21] ; CLK_I      ; -3.425 ; -3.425 ; Rise       ; CLK_I           ;
;  DAT_I[22] ; CLK_I      ; -3.459 ; -3.459 ; Rise       ; CLK_I           ;
;  DAT_I[23] ; CLK_I      ; -3.733 ; -3.733 ; Rise       ; CLK_I           ;
;  DAT_I[24] ; CLK_I      ; -3.665 ; -3.665 ; Rise       ; CLK_I           ;
;  DAT_I[25] ; CLK_I      ; -3.696 ; -3.696 ; Rise       ; CLK_I           ;
;  DAT_I[26] ; CLK_I      ; -3.661 ; -3.661 ; Rise       ; CLK_I           ;
;  DAT_I[27] ; CLK_I      ; -3.686 ; -3.686 ; Rise       ; CLK_I           ;
;  DAT_I[28] ; CLK_I      ; -3.288 ; -3.288 ; Rise       ; CLK_I           ;
;  DAT_I[29] ; CLK_I      ; -2.956 ; -2.956 ; Rise       ; CLK_I           ;
;  DAT_I[30] ; CLK_I      ; -3.728 ; -3.728 ; Rise       ; CLK_I           ;
;  DAT_I[31] ; CLK_I      ; -3.785 ; -3.785 ; Rise       ; CLK_I           ;
; RST_I      ; CLK_I      ; -0.745 ; -0.745 ; Rise       ; CLK_I           ;
; STB_I      ; CLK_I      ; -3.670 ; -3.670 ; Rise       ; CLK_I           ;
; WE_I       ; CLK_I      ; -3.101 ; -3.101 ; Rise       ; CLK_I           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ACK_O      ; CLK_I      ; 7.695 ; 7.695 ; Rise       ; CLK_I           ;
; DAT_O[*]   ; CLK_I      ; 7.920 ; 7.920 ; Rise       ; CLK_I           ;
;  DAT_O[0]  ; CLK_I      ; 6.699 ; 6.699 ; Rise       ; CLK_I           ;
;  DAT_O[1]  ; CLK_I      ; 7.920 ; 7.920 ; Rise       ; CLK_I           ;
;  DAT_O[2]  ; CLK_I      ; 7.166 ; 7.166 ; Rise       ; CLK_I           ;
;  DAT_O[3]  ; CLK_I      ; 6.679 ; 6.679 ; Rise       ; CLK_I           ;
;  DAT_O[4]  ; CLK_I      ; 6.699 ; 6.699 ; Rise       ; CLK_I           ;
;  DAT_O[5]  ; CLK_I      ; 7.138 ; 7.138 ; Rise       ; CLK_I           ;
;  DAT_O[6]  ; CLK_I      ; 7.155 ; 7.155 ; Rise       ; CLK_I           ;
;  DAT_O[7]  ; CLK_I      ; 6.705 ; 6.705 ; Rise       ; CLK_I           ;
;  DAT_O[8]  ; CLK_I      ; 6.914 ; 6.914 ; Rise       ; CLK_I           ;
;  DAT_O[9]  ; CLK_I      ; 7.399 ; 7.399 ; Rise       ; CLK_I           ;
;  DAT_O[10] ; CLK_I      ; 6.973 ; 6.973 ; Rise       ; CLK_I           ;
;  DAT_O[11] ; CLK_I      ; 7.369 ; 7.369 ; Rise       ; CLK_I           ;
;  DAT_O[12] ; CLK_I      ; 6.459 ; 6.459 ; Rise       ; CLK_I           ;
;  DAT_O[13] ; CLK_I      ; 6.676 ; 6.676 ; Rise       ; CLK_I           ;
;  DAT_O[14] ; CLK_I      ; 6.926 ; 6.926 ; Rise       ; CLK_I           ;
;  DAT_O[15] ; CLK_I      ; 6.917 ; 6.917 ; Rise       ; CLK_I           ;
;  DAT_O[16] ; CLK_I      ; 7.145 ; 7.145 ; Rise       ; CLK_I           ;
;  DAT_O[17] ; CLK_I      ; 7.036 ; 7.036 ; Rise       ; CLK_I           ;
;  DAT_O[18] ; CLK_I      ; 7.521 ; 7.521 ; Rise       ; CLK_I           ;
;  DAT_O[19] ; CLK_I      ; 6.971 ; 6.971 ; Rise       ; CLK_I           ;
;  DAT_O[20] ; CLK_I      ; 7.208 ; 7.208 ; Rise       ; CLK_I           ;
;  DAT_O[21] ; CLK_I      ; 6.989 ; 6.989 ; Rise       ; CLK_I           ;
;  DAT_O[22] ; CLK_I      ; 6.955 ; 6.955 ; Rise       ; CLK_I           ;
;  DAT_O[23] ; CLK_I      ; 7.409 ; 7.409 ; Rise       ; CLK_I           ;
;  DAT_O[24] ; CLK_I      ; 6.913 ; 6.913 ; Rise       ; CLK_I           ;
;  DAT_O[25] ; CLK_I      ; 7.487 ; 7.487 ; Rise       ; CLK_I           ;
;  DAT_O[26] ; CLK_I      ; 6.984 ; 6.984 ; Rise       ; CLK_I           ;
;  DAT_O[27] ; CLK_I      ; 7.005 ; 7.005 ; Rise       ; CLK_I           ;
;  DAT_O[28] ; CLK_I      ; 6.679 ; 6.679 ; Rise       ; CLK_I           ;
;  DAT_O[29] ; CLK_I      ; 7.128 ; 7.128 ; Rise       ; CLK_I           ;
;  DAT_O[30] ; CLK_I      ; 7.141 ; 7.141 ; Rise       ; CLK_I           ;
;  DAT_O[31] ; CLK_I      ; 6.883 ; 6.883 ; Rise       ; CLK_I           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ACK_O      ; CLK_I      ; 7.695 ; 7.695 ; Rise       ; CLK_I           ;
; DAT_O[*]   ; CLK_I      ; 6.459 ; 6.459 ; Rise       ; CLK_I           ;
;  DAT_O[0]  ; CLK_I      ; 6.699 ; 6.699 ; Rise       ; CLK_I           ;
;  DAT_O[1]  ; CLK_I      ; 7.920 ; 7.920 ; Rise       ; CLK_I           ;
;  DAT_O[2]  ; CLK_I      ; 7.166 ; 7.166 ; Rise       ; CLK_I           ;
;  DAT_O[3]  ; CLK_I      ; 6.679 ; 6.679 ; Rise       ; CLK_I           ;
;  DAT_O[4]  ; CLK_I      ; 6.699 ; 6.699 ; Rise       ; CLK_I           ;
;  DAT_O[5]  ; CLK_I      ; 7.138 ; 7.138 ; Rise       ; CLK_I           ;
;  DAT_O[6]  ; CLK_I      ; 7.155 ; 7.155 ; Rise       ; CLK_I           ;
;  DAT_O[7]  ; CLK_I      ; 6.705 ; 6.705 ; Rise       ; CLK_I           ;
;  DAT_O[8]  ; CLK_I      ; 6.914 ; 6.914 ; Rise       ; CLK_I           ;
;  DAT_O[9]  ; CLK_I      ; 7.399 ; 7.399 ; Rise       ; CLK_I           ;
;  DAT_O[10] ; CLK_I      ; 6.973 ; 6.973 ; Rise       ; CLK_I           ;
;  DAT_O[11] ; CLK_I      ; 7.369 ; 7.369 ; Rise       ; CLK_I           ;
;  DAT_O[12] ; CLK_I      ; 6.459 ; 6.459 ; Rise       ; CLK_I           ;
;  DAT_O[13] ; CLK_I      ; 6.676 ; 6.676 ; Rise       ; CLK_I           ;
;  DAT_O[14] ; CLK_I      ; 6.926 ; 6.926 ; Rise       ; CLK_I           ;
;  DAT_O[15] ; CLK_I      ; 6.917 ; 6.917 ; Rise       ; CLK_I           ;
;  DAT_O[16] ; CLK_I      ; 7.145 ; 7.145 ; Rise       ; CLK_I           ;
;  DAT_O[17] ; CLK_I      ; 7.036 ; 7.036 ; Rise       ; CLK_I           ;
;  DAT_O[18] ; CLK_I      ; 7.521 ; 7.521 ; Rise       ; CLK_I           ;
;  DAT_O[19] ; CLK_I      ; 6.971 ; 6.971 ; Rise       ; CLK_I           ;
;  DAT_O[20] ; CLK_I      ; 7.208 ; 7.208 ; Rise       ; CLK_I           ;
;  DAT_O[21] ; CLK_I      ; 6.989 ; 6.989 ; Rise       ; CLK_I           ;
;  DAT_O[22] ; CLK_I      ; 6.955 ; 6.955 ; Rise       ; CLK_I           ;
;  DAT_O[23] ; CLK_I      ; 7.409 ; 7.409 ; Rise       ; CLK_I           ;
;  DAT_O[24] ; CLK_I      ; 6.913 ; 6.913 ; Rise       ; CLK_I           ;
;  DAT_O[25] ; CLK_I      ; 7.487 ; 7.487 ; Rise       ; CLK_I           ;
;  DAT_O[26] ; CLK_I      ; 6.984 ; 6.984 ; Rise       ; CLK_I           ;
;  DAT_O[27] ; CLK_I      ; 7.005 ; 7.005 ; Rise       ; CLK_I           ;
;  DAT_O[28] ; CLK_I      ; 6.679 ; 6.679 ; Rise       ; CLK_I           ;
;  DAT_O[29] ; CLK_I      ; 7.128 ; 7.128 ; Rise       ; CLK_I           ;
;  DAT_O[30] ; CLK_I      ; 7.141 ; 7.141 ; Rise       ; CLK_I           ;
;  DAT_O[31] ; CLK_I      ; 6.883 ; 6.883 ; Rise       ; CLK_I           ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; DAT_O[*]   ; CLK_I      ; 6.371 ;      ; Rise       ; CLK_I           ;
;  DAT_O[0]  ; CLK_I      ; 6.416 ;      ; Rise       ; CLK_I           ;
;  DAT_O[1]  ; CLK_I      ; 6.899 ;      ; Rise       ; CLK_I           ;
;  DAT_O[2]  ; CLK_I      ; 6.404 ;      ; Rise       ; CLK_I           ;
;  DAT_O[3]  ; CLK_I      ; 6.389 ;      ; Rise       ; CLK_I           ;
;  DAT_O[4]  ; CLK_I      ; 6.453 ;      ; Rise       ; CLK_I           ;
;  DAT_O[5]  ; CLK_I      ; 6.383 ;      ; Rise       ; CLK_I           ;
;  DAT_O[6]  ; CLK_I      ; 6.402 ;      ; Rise       ; CLK_I           ;
;  DAT_O[7]  ; CLK_I      ; 6.401 ;      ; Rise       ; CLK_I           ;
;  DAT_O[8]  ; CLK_I      ; 6.625 ;      ; Rise       ; CLK_I           ;
;  DAT_O[9]  ; CLK_I      ; 6.371 ;      ; Rise       ; CLK_I           ;
;  DAT_O[10] ; CLK_I      ; 6.447 ;      ; Rise       ; CLK_I           ;
;  DAT_O[11] ; CLK_I      ; 6.375 ;      ; Rise       ; CLK_I           ;
;  DAT_O[12] ; CLK_I      ; 6.417 ;      ; Rise       ; CLK_I           ;
;  DAT_O[13] ; CLK_I      ; 6.405 ;      ; Rise       ; CLK_I           ;
;  DAT_O[14] ; CLK_I      ; 6.633 ;      ; Rise       ; CLK_I           ;
;  DAT_O[15] ; CLK_I      ; 6.620 ;      ; Rise       ; CLK_I           ;
;  DAT_O[16] ; CLK_I      ; 6.401 ;      ; Rise       ; CLK_I           ;
;  DAT_O[17] ; CLK_I      ; 6.396 ;      ; Rise       ; CLK_I           ;
;  DAT_O[18] ; CLK_I      ; 6.613 ;      ; Rise       ; CLK_I           ;
;  DAT_O[19] ; CLK_I      ; 6.459 ;      ; Rise       ; CLK_I           ;
;  DAT_O[20] ; CLK_I      ; 6.403 ;      ; Rise       ; CLK_I           ;
;  DAT_O[21] ; CLK_I      ; 6.634 ;      ; Rise       ; CLK_I           ;
;  DAT_O[22] ; CLK_I      ; 6.375 ;      ; Rise       ; CLK_I           ;
;  DAT_O[23] ; CLK_I      ; 6.608 ;      ; Rise       ; CLK_I           ;
;  DAT_O[24] ; CLK_I      ; 6.638 ;      ; Rise       ; CLK_I           ;
;  DAT_O[25] ; CLK_I      ; 6.612 ;      ; Rise       ; CLK_I           ;
;  DAT_O[26] ; CLK_I      ; 6.633 ;      ; Rise       ; CLK_I           ;
;  DAT_O[27] ; CLK_I      ; 6.398 ;      ; Rise       ; CLK_I           ;
;  DAT_O[28] ; CLK_I      ; 6.622 ;      ; Rise       ; CLK_I           ;
;  DAT_O[29] ; CLK_I      ; 6.638 ;      ; Rise       ; CLK_I           ;
;  DAT_O[30] ; CLK_I      ; 6.634 ;      ; Rise       ; CLK_I           ;
;  DAT_O[31] ; CLK_I      ; 6.619 ;      ; Rise       ; CLK_I           ;
+------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; DAT_O[*]   ; CLK_I      ; 6.371 ;      ; Rise       ; CLK_I           ;
;  DAT_O[0]  ; CLK_I      ; 6.416 ;      ; Rise       ; CLK_I           ;
;  DAT_O[1]  ; CLK_I      ; 6.899 ;      ; Rise       ; CLK_I           ;
;  DAT_O[2]  ; CLK_I      ; 6.404 ;      ; Rise       ; CLK_I           ;
;  DAT_O[3]  ; CLK_I      ; 6.389 ;      ; Rise       ; CLK_I           ;
;  DAT_O[4]  ; CLK_I      ; 6.453 ;      ; Rise       ; CLK_I           ;
;  DAT_O[5]  ; CLK_I      ; 6.383 ;      ; Rise       ; CLK_I           ;
;  DAT_O[6]  ; CLK_I      ; 6.402 ;      ; Rise       ; CLK_I           ;
;  DAT_O[7]  ; CLK_I      ; 6.401 ;      ; Rise       ; CLK_I           ;
;  DAT_O[8]  ; CLK_I      ; 6.625 ;      ; Rise       ; CLK_I           ;
;  DAT_O[9]  ; CLK_I      ; 6.371 ;      ; Rise       ; CLK_I           ;
;  DAT_O[10] ; CLK_I      ; 6.447 ;      ; Rise       ; CLK_I           ;
;  DAT_O[11] ; CLK_I      ; 6.375 ;      ; Rise       ; CLK_I           ;
;  DAT_O[12] ; CLK_I      ; 6.417 ;      ; Rise       ; CLK_I           ;
;  DAT_O[13] ; CLK_I      ; 6.405 ;      ; Rise       ; CLK_I           ;
;  DAT_O[14] ; CLK_I      ; 6.633 ;      ; Rise       ; CLK_I           ;
;  DAT_O[15] ; CLK_I      ; 6.620 ;      ; Rise       ; CLK_I           ;
;  DAT_O[16] ; CLK_I      ; 6.401 ;      ; Rise       ; CLK_I           ;
;  DAT_O[17] ; CLK_I      ; 6.396 ;      ; Rise       ; CLK_I           ;
;  DAT_O[18] ; CLK_I      ; 6.613 ;      ; Rise       ; CLK_I           ;
;  DAT_O[19] ; CLK_I      ; 6.459 ;      ; Rise       ; CLK_I           ;
;  DAT_O[20] ; CLK_I      ; 6.403 ;      ; Rise       ; CLK_I           ;
;  DAT_O[21] ; CLK_I      ; 6.634 ;      ; Rise       ; CLK_I           ;
;  DAT_O[22] ; CLK_I      ; 6.375 ;      ; Rise       ; CLK_I           ;
;  DAT_O[23] ; CLK_I      ; 6.608 ;      ; Rise       ; CLK_I           ;
;  DAT_O[24] ; CLK_I      ; 6.638 ;      ; Rise       ; CLK_I           ;
;  DAT_O[25] ; CLK_I      ; 6.612 ;      ; Rise       ; CLK_I           ;
;  DAT_O[26] ; CLK_I      ; 6.633 ;      ; Rise       ; CLK_I           ;
;  DAT_O[27] ; CLK_I      ; 6.398 ;      ; Rise       ; CLK_I           ;
;  DAT_O[28] ; CLK_I      ; 6.622 ;      ; Rise       ; CLK_I           ;
;  DAT_O[29] ; CLK_I      ; 6.638 ;      ; Rise       ; CLK_I           ;
;  DAT_O[30] ; CLK_I      ; 6.634 ;      ; Rise       ; CLK_I           ;
;  DAT_O[31] ; CLK_I      ; 6.619 ;      ; Rise       ; CLK_I           ;
+------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DAT_O[*]   ; CLK_I      ; 6.371     ;           ; Rise       ; CLK_I           ;
;  DAT_O[0]  ; CLK_I      ; 6.416     ;           ; Rise       ; CLK_I           ;
;  DAT_O[1]  ; CLK_I      ; 6.899     ;           ; Rise       ; CLK_I           ;
;  DAT_O[2]  ; CLK_I      ; 6.404     ;           ; Rise       ; CLK_I           ;
;  DAT_O[3]  ; CLK_I      ; 6.389     ;           ; Rise       ; CLK_I           ;
;  DAT_O[4]  ; CLK_I      ; 6.453     ;           ; Rise       ; CLK_I           ;
;  DAT_O[5]  ; CLK_I      ; 6.383     ;           ; Rise       ; CLK_I           ;
;  DAT_O[6]  ; CLK_I      ; 6.402     ;           ; Rise       ; CLK_I           ;
;  DAT_O[7]  ; CLK_I      ; 6.401     ;           ; Rise       ; CLK_I           ;
;  DAT_O[8]  ; CLK_I      ; 6.625     ;           ; Rise       ; CLK_I           ;
;  DAT_O[9]  ; CLK_I      ; 6.371     ;           ; Rise       ; CLK_I           ;
;  DAT_O[10] ; CLK_I      ; 6.447     ;           ; Rise       ; CLK_I           ;
;  DAT_O[11] ; CLK_I      ; 6.375     ;           ; Rise       ; CLK_I           ;
;  DAT_O[12] ; CLK_I      ; 6.417     ;           ; Rise       ; CLK_I           ;
;  DAT_O[13] ; CLK_I      ; 6.405     ;           ; Rise       ; CLK_I           ;
;  DAT_O[14] ; CLK_I      ; 6.633     ;           ; Rise       ; CLK_I           ;
;  DAT_O[15] ; CLK_I      ; 6.620     ;           ; Rise       ; CLK_I           ;
;  DAT_O[16] ; CLK_I      ; 6.401     ;           ; Rise       ; CLK_I           ;
;  DAT_O[17] ; CLK_I      ; 6.396     ;           ; Rise       ; CLK_I           ;
;  DAT_O[18] ; CLK_I      ; 6.613     ;           ; Rise       ; CLK_I           ;
;  DAT_O[19] ; CLK_I      ; 6.459     ;           ; Rise       ; CLK_I           ;
;  DAT_O[20] ; CLK_I      ; 6.403     ;           ; Rise       ; CLK_I           ;
;  DAT_O[21] ; CLK_I      ; 6.634     ;           ; Rise       ; CLK_I           ;
;  DAT_O[22] ; CLK_I      ; 6.375     ;           ; Rise       ; CLK_I           ;
;  DAT_O[23] ; CLK_I      ; 6.608     ;           ; Rise       ; CLK_I           ;
;  DAT_O[24] ; CLK_I      ; 6.638     ;           ; Rise       ; CLK_I           ;
;  DAT_O[25] ; CLK_I      ; 6.612     ;           ; Rise       ; CLK_I           ;
;  DAT_O[26] ; CLK_I      ; 6.633     ;           ; Rise       ; CLK_I           ;
;  DAT_O[27] ; CLK_I      ; 6.398     ;           ; Rise       ; CLK_I           ;
;  DAT_O[28] ; CLK_I      ; 6.622     ;           ; Rise       ; CLK_I           ;
;  DAT_O[29] ; CLK_I      ; 6.638     ;           ; Rise       ; CLK_I           ;
;  DAT_O[30] ; CLK_I      ; 6.634     ;           ; Rise       ; CLK_I           ;
;  DAT_O[31] ; CLK_I      ; 6.619     ;           ; Rise       ; CLK_I           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DAT_O[*]   ; CLK_I      ; 6.371     ;           ; Rise       ; CLK_I           ;
;  DAT_O[0]  ; CLK_I      ; 6.416     ;           ; Rise       ; CLK_I           ;
;  DAT_O[1]  ; CLK_I      ; 6.899     ;           ; Rise       ; CLK_I           ;
;  DAT_O[2]  ; CLK_I      ; 6.404     ;           ; Rise       ; CLK_I           ;
;  DAT_O[3]  ; CLK_I      ; 6.389     ;           ; Rise       ; CLK_I           ;
;  DAT_O[4]  ; CLK_I      ; 6.453     ;           ; Rise       ; CLK_I           ;
;  DAT_O[5]  ; CLK_I      ; 6.383     ;           ; Rise       ; CLK_I           ;
;  DAT_O[6]  ; CLK_I      ; 6.402     ;           ; Rise       ; CLK_I           ;
;  DAT_O[7]  ; CLK_I      ; 6.401     ;           ; Rise       ; CLK_I           ;
;  DAT_O[8]  ; CLK_I      ; 6.625     ;           ; Rise       ; CLK_I           ;
;  DAT_O[9]  ; CLK_I      ; 6.371     ;           ; Rise       ; CLK_I           ;
;  DAT_O[10] ; CLK_I      ; 6.447     ;           ; Rise       ; CLK_I           ;
;  DAT_O[11] ; CLK_I      ; 6.375     ;           ; Rise       ; CLK_I           ;
;  DAT_O[12] ; CLK_I      ; 6.417     ;           ; Rise       ; CLK_I           ;
;  DAT_O[13] ; CLK_I      ; 6.405     ;           ; Rise       ; CLK_I           ;
;  DAT_O[14] ; CLK_I      ; 6.633     ;           ; Rise       ; CLK_I           ;
;  DAT_O[15] ; CLK_I      ; 6.620     ;           ; Rise       ; CLK_I           ;
;  DAT_O[16] ; CLK_I      ; 6.401     ;           ; Rise       ; CLK_I           ;
;  DAT_O[17] ; CLK_I      ; 6.396     ;           ; Rise       ; CLK_I           ;
;  DAT_O[18] ; CLK_I      ; 6.613     ;           ; Rise       ; CLK_I           ;
;  DAT_O[19] ; CLK_I      ; 6.459     ;           ; Rise       ; CLK_I           ;
;  DAT_O[20] ; CLK_I      ; 6.403     ;           ; Rise       ; CLK_I           ;
;  DAT_O[21] ; CLK_I      ; 6.634     ;           ; Rise       ; CLK_I           ;
;  DAT_O[22] ; CLK_I      ; 6.375     ;           ; Rise       ; CLK_I           ;
;  DAT_O[23] ; CLK_I      ; 6.608     ;           ; Rise       ; CLK_I           ;
;  DAT_O[24] ; CLK_I      ; 6.638     ;           ; Rise       ; CLK_I           ;
;  DAT_O[25] ; CLK_I      ; 6.612     ;           ; Rise       ; CLK_I           ;
;  DAT_O[26] ; CLK_I      ; 6.633     ;           ; Rise       ; CLK_I           ;
;  DAT_O[27] ; CLK_I      ; 6.398     ;           ; Rise       ; CLK_I           ;
;  DAT_O[28] ; CLK_I      ; 6.622     ;           ; Rise       ; CLK_I           ;
;  DAT_O[29] ; CLK_I      ; 6.638     ;           ; Rise       ; CLK_I           ;
;  DAT_O[30] ; CLK_I      ; 6.634     ;           ; Rise       ; CLK_I           ;
;  DAT_O[31] ; CLK_I      ; 6.619     ;           ; Rise       ; CLK_I           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK_I ; -5.033 ; -3327.602     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK_I ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK_I ; -1.519 ; -2160.244             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_I'                                                                                                  ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -5.033 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~123 ; CLK_I        ; CLK_I       ; 1.000        ; 0.011      ; 6.076      ;
; -5.020 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~124 ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 6.035      ;
; -5.018 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~156 ; CLK_I        ; CLK_I       ; 1.000        ; 0.005      ; 6.055      ;
; -5.007 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~31  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 6.048      ;
; -5.003 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~95  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 6.044      ;
; -4.997 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~93  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 6.038      ;
; -4.996 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~29  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 6.037      ;
; -4.992 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~61  ; CLK_I        ; CLK_I       ; 1.000        ; 0.011      ; 6.035      ;
; -4.989 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~221 ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 6.029      ;
; -4.989 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~191 ; CLK_I        ; CLK_I       ; 1.000        ; 0.007      ; 6.028      ;
; -4.986 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~159 ; CLK_I        ; CLK_I       ; 1.000        ; 0.007      ; 6.025      ;
; -4.977 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~123 ; CLK_I        ; CLK_I       ; 1.000        ; 0.011      ; 6.020      ;
; -4.974 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~157 ; CLK_I        ; CLK_I       ; 1.000        ; 0.005      ; 6.011      ;
; -4.971 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~189 ; CLK_I        ; CLK_I       ; 1.000        ; 0.005      ; 6.008      ;
; -4.969 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~221 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 6.007      ;
; -4.968 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~253 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 6.006      ;
; -4.964 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~124 ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 5.979      ;
; -4.963 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~157 ; CLK_I        ; CLK_I       ; 1.000        ; -0.001     ; 5.994      ;
; -4.962 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~156 ; CLK_I        ; CLK_I       ; 1.000        ; 0.005      ; 5.999      ;
; -4.959 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~255 ; CLK_I        ; CLK_I       ; 1.000        ; -0.004     ; 5.987      ;
; -4.958 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~155 ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 5.999      ;
; -4.957 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~223 ; CLK_I        ; CLK_I       ; 1.000        ; -0.004     ; 5.985      ;
; -4.954 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~61  ; CLK_I        ; CLK_I       ; 1.000        ; 0.011      ; 5.997      ;
; -4.952 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~125 ; CLK_I        ; CLK_I       ; 1.000        ; 0.011      ; 5.995      ;
; -4.951 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~31  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 5.992      ;
; -4.951 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~221 ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 5.991      ;
; -4.950 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~254 ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 5.966      ;
; -4.950 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~222 ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 5.966      ;
; -4.947 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~60  ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 5.962      ;
; -4.947 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~29  ; CLK_I        ; CLK_I       ; 1.000        ; 0.025      ; 6.004      ;
; -4.947 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~95  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 5.988      ;
; -4.941 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~93  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 5.982      ;
; -4.940 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~29  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 5.981      ;
; -4.936 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~91  ; CLK_I        ; CLK_I       ; 1.000        ; 0.012      ; 5.980      ;
; -4.936 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~62  ; CLK_I        ; CLK_I       ; 1.000        ; -0.023     ; 5.945      ;
; -4.935 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~27  ; CLK_I        ; CLK_I       ; 1.000        ; 0.012      ; 5.979      ;
; -4.933 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~191 ; CLK_I        ; CLK_I       ; 1.000        ; 0.007      ; 5.972      ;
; -4.932 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~253 ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 5.972      ;
; -4.930 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~159 ; CLK_I        ; CLK_I       ; 1.000        ; 0.007      ; 5.969      ;
; -4.928 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~61  ; CLK_I        ; CLK_I       ; 1.000        ; 0.011      ; 5.971      ;
; -4.925 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~221 ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 5.965      ;
; -4.925 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~157 ; CLK_I        ; CLK_I       ; 1.000        ; -0.001     ; 5.956      ;
; -4.918 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~157 ; CLK_I        ; CLK_I       ; 1.000        ; 0.005      ; 5.955      ;
; -4.915 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~189 ; CLK_I        ; CLK_I       ; 1.000        ; 0.005      ; 5.952      ;
; -4.914 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~125 ; CLK_I        ; CLK_I       ; 1.000        ; 0.011      ; 5.957      ;
; -4.913 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~158 ; CLK_I        ; CLK_I       ; 1.000        ; -0.008     ; 5.937      ;
; -4.913 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_real~123 ; CLK_I        ; CLK_I       ; 1.000        ; 0.011      ; 5.956      ;
; -4.913 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~221 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 5.951      ;
; -4.912 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~190 ; CLK_I        ; CLK_I       ; 1.000        ; -0.008     ; 5.936      ;
; -4.912 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~253 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 5.950      ;
; -4.912 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~254 ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 5.928      ;
; -4.912 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~222 ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 5.928      ;
; -4.909 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~29  ; CLK_I        ; CLK_I       ; 1.000        ; 0.025      ; 5.966      ;
; -4.908 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~188 ; CLK_I        ; CLK_I       ; 1.000        ; 0.005      ; 5.945      ;
; -4.903 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~123 ; CLK_I        ; CLK_I       ; 1.000        ; 0.010      ; 5.945      ;
; -4.903 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~255 ; CLK_I        ; CLK_I       ; 1.000        ; -0.004     ; 5.931      ;
; -4.902 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~124 ; CLK_I        ; CLK_I       ; 1.000        ; -0.004     ; 5.930      ;
; -4.902 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~155 ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 5.943      ;
; -4.901 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~223 ; CLK_I        ; CLK_I       ; 1.000        ; -0.004     ; 5.929      ;
; -4.900 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_real~124 ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 5.915      ;
; -4.899 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~157 ; CLK_I        ; CLK_I       ; 1.000        ; -0.001     ; 5.930      ;
; -4.898 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~60  ; CLK_I        ; CLK_I       ; 1.000        ; -0.004     ; 5.926      ;
; -4.898 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_real~156 ; CLK_I        ; CLK_I       ; 1.000        ; 0.005      ; 5.935      ;
; -4.898 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~62  ; CLK_I        ; CLK_I       ; 1.000        ; -0.023     ; 5.907      ;
; -4.894 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~253 ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 5.934      ;
; -4.892 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~153 ; CLK_I        ; CLK_I       ; 1.000        ; -0.008     ; 5.916      ;
; -4.891 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~60  ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 5.906      ;
; -4.890 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~124 ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 5.904      ;
; -4.889 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~185 ; CLK_I        ; CLK_I       ; 1.000        ; -0.008     ; 5.913      ;
; -4.888 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~156 ; CLK_I        ; CLK_I       ; 1.000        ; 0.004      ; 5.924      ;
; -4.888 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~125 ; CLK_I        ; CLK_I       ; 1.000        ; 0.011      ; 5.931      ;
; -4.887 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_real~31  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 5.928      ;
; -4.886 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~254 ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 5.902      ;
; -4.886 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~222 ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 5.902      ;
; -4.884 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~249 ; CLK_I        ; CLK_I       ; 1.000        ; 0.003      ; 5.919      ;
; -4.883 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_real~95  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 5.924      ;
; -4.883 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~29  ; CLK_I        ; CLK_I       ; 1.000        ; 0.025      ; 5.940      ;
; -4.880 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~91  ; CLK_I        ; CLK_I       ; 1.000        ; 0.012      ; 5.924      ;
; -4.879 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_real~27  ; CLK_I        ; CLK_I       ; 1.000        ; 0.012      ; 5.923      ;
; -4.877 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~31  ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 5.917      ;
; -4.877 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_real~93  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 5.918      ;
; -4.876 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~217 ; CLK_I        ; CLK_I       ; 1.000        ; 0.006      ; 5.914      ;
; -4.876 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_real~29  ; CLK_I        ; CLK_I       ; 1.000        ; 0.009      ; 5.917      ;
; -4.875 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~121 ; CLK_I        ; CLK_I       ; 1.000        ; -0.010     ; 5.897      ;
; -4.875 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~158 ; CLK_I        ; CLK_I       ; 1.000        ; -0.008     ; 5.899      ;
; -4.874 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~25  ; CLK_I        ; CLK_I       ; 1.000        ; 0.011      ; 5.917      ;
; -4.874 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_imag~190 ; CLK_I        ; CLK_I       ; 1.000        ; -0.008     ; 5.898      ;
; -4.873 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~95  ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 5.913      ;
; -4.872 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~62  ; CLK_I        ; CLK_I       ; 1.000        ; -0.023     ; 5.881      ;
; -4.872 ; iDFT:u_idft|k[1] ; iDFT:u_idft|sum_real~123 ; CLK_I        ; CLK_I       ; 1.000        ; 0.011      ; 5.915      ;
; -4.871 ; iDFT:u_idft|n[3] ; iDFT:u_idft|sum_imag~155 ; CLK_I        ; CLK_I       ; 1.000        ; 0.012      ; 5.915      ;
; -4.870 ; iDFT:u_idft|k[1] ; iDFT:u_idft|sum_imag~61  ; CLK_I        ; CLK_I       ; 1.000        ; 0.011      ; 5.913      ;
; -4.869 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_real~191 ; CLK_I        ; CLK_I       ; 1.000        ; 0.007      ; 5.908      ;
; -4.868 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_imag~253 ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 5.908      ;
; -4.867 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~28  ; CLK_I        ; CLK_I       ; 1.000        ; 0.001      ; 5.900      ;
; -4.867 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~93  ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 5.907      ;
; -4.867 ; iDFT:u_idft|k[1] ; iDFT:u_idft|sum_imag~221 ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 5.907      ;
; -4.866 ; iDFT:u_idft|k[2] ; iDFT:u_idft|sum_real~252 ; CLK_I        ; CLK_I       ; 1.000        ; 0.001      ; 5.899      ;
; -4.866 ; iDFT:u_idft|n[1] ; iDFT:u_idft|sum_real~29  ; CLK_I        ; CLK_I       ; 1.000        ; 0.008      ; 5.906      ;
; -4.866 ; iDFT:u_idft|k[0] ; iDFT:u_idft|sum_real~159 ; CLK_I        ; CLK_I       ; 1.000        ; 0.007      ; 5.905      ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_I'                                                                                                                                      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; wishbone_slave:u_slave|state.IDLE      ; wishbone_slave:u_slave|state.IDLE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wishbone_slave:u_slave|is_real         ; wishbone_slave:u_slave|is_real         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wishbone_slave:u_slave|count_sample[0] ; wishbone_slave:u_slave|count_sample[0] ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wishbone_slave:u_slave|count_sample[1] ; wishbone_slave:u_slave|count_sample[1] ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wishbone_slave:u_slave|count_sample[2] ; wishbone_slave:u_slave|count_sample[2] ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wishbone_slave:u_slave|count_sample[3] ; wishbone_slave:u_slave|count_sample[3] ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wishbone_slave:u_slave|start           ; wishbone_slave:u_slave|start           ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iDFT:u_idft|n[0]                       ; iDFT:u_idft|n[0]                       ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iDFT:u_idft|n[1]                       ; iDFT:u_idft|n[1]                       ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iDFT:u_idft|n[2]                       ; iDFT:u_idft|n[2]                       ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iDFT:u_idft|state.DONE                 ; iDFT:u_idft|state.DONE                 ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iDFT:u_idft|state.IDLE                 ; iDFT:u_idft|state.IDLE                 ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iDFT:u_idft|done                       ; iDFT:u_idft|done                       ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iDFT:u_idft|wi_imag                    ; iDFT:u_idft|wi_imag                    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iDFT:u_idft|ri_imag                    ; iDFT:u_idft|ri_imag                    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; iDFT:u_idft|x_imag_bus[9]~reg0         ; local_ram:u_ram|x_imag_mem~233         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; iDFT:u_idft|x_imag_bus[13]~reg0        ; local_ram:u_ram|x_imag_mem~237         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; iDFT:u_idft|x_imag_bus[4]~reg0         ; local_ram:u_ram|x_imag_mem~228         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; iDFT:u_idft|x_imag_bus[15]~reg0        ; local_ram:u_ram|x_imag_mem~239         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; iDFT:u_idft|x_imag_bus[3]~reg0         ; local_ram:u_ram|x_imag_mem~227         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.394      ;
; 0.244 ; wishbone_slave:u_slave|state.READ      ; wishbone_slave:u_slave|r_imag          ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; iDFT:u_idft|x_imag_bus[5]~reg0         ; local_ram:u_ram|x_imag_mem~229         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; iDFT:u_idft|x_imag_bus[0]~reg0         ; local_ram:u_ram|x_imag_mem~224         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; iDFT:u_idft|state.DONE                 ; iDFT:u_idft|state.IDLE                 ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.399      ;
; 0.256 ; iDFT:u_idft|state.IDLE                 ; iDFT:u_idft|done                       ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.408      ;
; 0.271 ; iDFT:u_idft|state.WRITE                ; iDFT:u_idft|wi_imag                    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.423      ;
; 0.272 ; iDFT:u_idft|state.WRITE                ; iDFT:u_idft|state.DONE                 ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.424      ;
; 0.289 ; local_ram:u_ram|data_real_out_w[23]    ; wishbone_slave:u_slave|DAT_O[23]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.441      ;
; 0.289 ; local_ram:u_ram|data_real_out_w[24]    ; wishbone_slave:u_slave|DAT_O[24]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.441      ;
; 0.295 ; local_ram:u_ram|data_real_out_w[1]     ; wishbone_slave:u_slave|DAT_O[1]~reg0   ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.447      ;
; 0.297 ; local_ram:u_ram|data_real_out_w[9]     ; wishbone_slave:u_slave|DAT_O[9]~reg0   ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.449      ;
; 0.299 ; local_ram:u_ram|data_real_out_w[20]    ; wishbone_slave:u_slave|DAT_O[20]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.451      ;
; 0.299 ; local_ram:u_ram|data_real_out_w[22]    ; wishbone_slave:u_slave|DAT_O[22]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.451      ;
; 0.299 ; local_ram:u_ram|data_real_out_w[26]    ; wishbone_slave:u_slave|DAT_O[26]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.451      ;
; 0.314 ; wishbone_slave:u_slave|X_real[28]      ; local_ram:u_ram|X_real_mem~220         ; CLK_I        ; CLK_I       ; 0.000        ; 0.001      ; 0.467      ;
; 0.318 ; wishbone_slave:u_slave|state.READ      ; wishbone_slave:u_slave|r_real          ; CLK_I        ; CLK_I       ; 0.000        ; 0.024      ; 0.494      ;
; 0.319 ; wishbone_slave:u_slave|state.READ      ; wishbone_slave:u_slave|state.WAIT      ; CLK_I        ; CLK_I       ; 0.000        ; 0.024      ; 0.495      ;
; 0.321 ; wishbone_slave:u_slave|X_real[7]       ; local_ram:u_ram|X_real_mem~199         ; CLK_I        ; CLK_I       ; 0.000        ; 0.001      ; 0.474      ;
; 0.321 ; wishbone_slave:u_slave|state.DONE      ; wishbone_slave:u_slave|ACK_O           ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.473      ;
; 0.321 ; iDFT:u_idft|state.READ                 ; iDFT:u_idft|ri_imag                    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.473      ;
; 0.324 ; iDFT:u_idft|state.READ                 ; iDFT:u_idft|state.WAIT                 ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; wishbone_slave:u_slave|X_imag[10]      ; local_ram:u_ram|X_imag_mem~234         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; iDFT:u_idft|x_imag_bus[1]~reg0         ; local_ram:u_ram|x_imag_mem~225         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; wishbone_slave:u_slave|X_real[2]       ; local_ram:u_ram|X_real_mem~226         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; wishbone_slave:u_slave|X_real[28]      ; local_ram:u_ram|X_real_mem~252         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; wishbone_slave:u_slave|X_imag[8]       ; local_ram:u_ram|X_imag_mem~232         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; iDFT:u_idft|state.WAIT                 ; iDFT:u_idft|state.WRITE                ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; wishbone_slave:u_slave|X_real[1]       ; local_ram:u_ram|X_real_mem~225         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.482      ;
; 0.360 ; local_ram:u_ram|data_real_out_w[21]    ; wishbone_slave:u_slave|DAT_O[21]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; local_ram:u_ram|data_real_out_w[2]     ; wishbone_slave:u_slave|DAT_O[2]~reg0   ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; local_ram:u_ram|data_real_out_w[4]     ; wishbone_slave:u_slave|DAT_O[4]~reg0   ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; local_ram:u_ram|data_real_out_w[10]    ; wishbone_slave:u_slave|DAT_O[10]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; wishbone_slave:u_slave|X_real[10]      ; local_ram:u_ram|X_real_mem~170         ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 0.515      ;
; 0.366 ; wishbone_slave:u_slave|X_real[6]       ; local_ram:u_ram|X_real_mem~198         ; CLK_I        ; CLK_I       ; 0.000        ; 0.001      ; 0.519      ;
; 0.368 ; local_ram:u_ram|data_imag_out_w[21]    ; wishbone_slave:u_slave|DAT_O[21]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 0.519      ;
; 0.369 ; wishbone_slave:u_slave|state.IDLE      ; wishbone_slave:u_slave|state.DONE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; wishbone_slave:u_slave|state.DONE      ; wishbone_slave:u_slave|state.IDLE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; wishbone_slave:u_slave|is_real         ; wishbone_slave:u_slave|r_imag          ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; wishbone_slave:u_slave|state.WAIT      ; wishbone_slave:u_slave|state.WRITE     ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; wishbone_slave:u_slave|count_sample[1] ; wishbone_slave:u_slave|count_sample[2] ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; local_ram:u_ram|data_real_out_w[18]    ; wishbone_slave:u_slave|DAT_O[18]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; local_ram:u_ram|data_real_out_w[19]    ; wishbone_slave:u_slave|DAT_O[19]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; local_ram:u_ram|data_imag_out_w[27]    ; wishbone_slave:u_slave|DAT_O[27]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 0.525      ;
; 0.375 ; iDFT:u_idft|state.WAIT                 ; iDFT:u_idft|ri_imag                    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; local_ram:u_ram|x_imag_mem~187         ; local_ram:u_ram|data_imag_out_w[27]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; iDFT:u_idft|state.WRITE                ; iDFT:u_idft|state.WAIT                 ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; local_ram:u_ram|x_imag_mem~168         ; local_ram:u_ram|data_imag_out_w[8]     ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.530      ;
; 0.381 ; wishbone_slave:u_slave|count_sample[0] ; wishbone_slave:u_slave|count_sample[1] ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; wishbone_slave:u_slave|count_sample[0] ; wishbone_slave:u_slave|count_sample[2] ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.533      ;
; 0.387 ; iDFT:u_idft|state.WRITE                ; iDFT:u_idft|state.READ                 ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.539      ;
; 0.392 ; wishbone_slave:u_slave|state.WRITE     ; wishbone_slave:u_slave|state.DONE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.544      ;
; 0.404 ; wishbone_slave:u_slave|is_real         ; wishbone_slave:u_slave|r_real          ; CLK_I        ; CLK_I       ; 0.000        ; 0.024      ; 0.580      ;
; 0.407 ; wishbone_slave:u_slave|X_real[10]      ; local_ram:u_ram|X_real_mem~234         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.559      ;
; 0.409 ; wishbone_slave:u_slave|X_real[6]       ; local_ram:u_ram|X_real_mem~230         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.561      ;
; 0.412 ; wishbone_slave:u_slave|X_real[3]       ; local_ram:u_ram|X_real_mem~131         ; CLK_I        ; CLK_I       ; 0.000        ; 0.001      ; 0.565      ;
; 0.413 ; wishbone_slave:u_slave|X_real[28]      ; local_ram:u_ram|X_real_mem~188         ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 0.564      ;
; 0.417 ; iDFT:u_idft|x_real_bus[9]~reg0         ; local_ram:u_ram|x_real_mem~41          ; CLK_I        ; CLK_I       ; 0.000        ; 0.024      ; 0.593      ;
; 0.418 ; iDFT:u_idft|x_real_bus[9]~reg0         ; local_ram:u_ram|x_real_mem~9           ; CLK_I        ; CLK_I       ; 0.000        ; 0.024      ; 0.594      ;
; 0.418 ; iDFT:u_idft|x_imag_bus[13]~reg0        ; local_ram:u_ram|x_imag_mem~173         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.570      ;
; 0.422 ; wishbone_slave:u_slave|X_real[7]       ; local_ram:u_ram|X_real_mem~231         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.574      ;
; 0.422 ; wishbone_slave:u_slave|X_real[11]      ; local_ram:u_ram|X_real_mem~171         ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 0.573      ;
; 0.422 ; iDFT:u_idft|x_imag_bus[0]~reg0         ; local_ram:u_ram|x_imag_mem~160         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.574      ;
; 0.423 ; wishbone_slave:u_slave|X_imag[10]      ; local_ram:u_ram|X_imag_mem~170         ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 0.574      ;
; 0.425 ; wishbone_slave:u_slave|X_real[1]       ; local_ram:u_ram|X_real_mem~193         ; CLK_I        ; CLK_I       ; 0.000        ; 0.001      ; 0.578      ;
; 0.425 ; wishbone_slave:u_slave|X_real[7]       ; local_ram:u_ram|X_real_mem~167         ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 0.576      ;
; 0.426 ; wishbone_slave:u_slave|X_real[11]      ; local_ram:u_ram|X_real_mem~107         ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 0.577      ;
; 0.426 ; local_ram:u_ram|x_imag_mem~181         ; local_ram:u_ram|data_imag_out_w[21]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.578      ;
; 0.427 ; wishbone_slave:u_slave|X_real[8]       ; local_ram:u_ram|X_real_mem~232         ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.579      ;
; 0.427 ; local_ram:u_ram|x_real_mem~168         ; local_ram:u_ram|data_real_out_w[8]     ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.579      ;
; 0.428 ; local_ram:u_ram|x_imag_mem~161         ; local_ram:u_ram|data_imag_out_w[1]     ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.580      ;
; 0.429 ; wishbone_slave:u_slave|X_real[8]       ; local_ram:u_ram|X_real_mem~72          ; CLK_I        ; CLK_I       ; 0.000        ; 0.001      ; 0.582      ;
; 0.429 ; local_ram:u_ram|x_real_mem~174         ; local_ram:u_ram|data_real_out_w[14]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.581      ;
; 0.429 ; iDFT:u_idft|x_real_bus[24]~reg0        ; local_ram:u_ram|x_real_mem~88          ; CLK_I        ; CLK_I       ; 0.000        ; 0.024      ; 0.605      ;
; 0.430 ; wishbone_slave:u_slave|X_real[1]       ; local_ram:u_ram|X_real_mem~129         ; CLK_I        ; CLK_I       ; 0.000        ; 0.001      ; 0.583      ;
; 0.430 ; wishbone_slave:u_slave|X_real[8]       ; local_ram:u_ram|X_real_mem~200         ; CLK_I        ; CLK_I       ; 0.000        ; 0.001      ; 0.583      ;
; 0.430 ; wishbone_slave:u_slave|X_imag[8]       ; local_ram:u_ram|X_imag_mem~168         ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 0.581      ;
; 0.430 ; wishbone_slave:u_slave|X_imag[11]      ; local_ram:u_ram|X_imag_mem~75          ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 0.581      ;
; 0.431 ; local_ram:u_ram|x_imag_mem~172         ; local_ram:u_ram|data_imag_out_w[12]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.000      ; 0.583      ;
; 0.431 ; wishbone_slave:u_slave|X_real[25]      ; local_ram:u_ram|X_real_mem~25          ; CLK_I        ; CLK_I       ; 0.000        ; -0.005     ; 0.578      ;
; 0.432 ; local_ram:u_ram|data_imag_out_w[25]    ; wishbone_slave:u_slave|DAT_O[25]~reg0  ; CLK_I        ; CLK_I       ; 0.000        ; -0.001     ; 0.583      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_I'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[0]               ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[0]               ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[0]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[0]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[10]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[10]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[10]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[10]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[11]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[11]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[11]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[11]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[12]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[12]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[12]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[12]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[13]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[13]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[13]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[13]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[14]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[14]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[14]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[14]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[15]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[15]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[15]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[15]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[16]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[16]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[16]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[16]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[17]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[17]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[17]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[17]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[18]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[18]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[18]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[18]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[19]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[19]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[19]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[19]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[1]               ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[1]               ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[1]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[1]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[20]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[20]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[20]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[20]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[21]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[21]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[21]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[21]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[22]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[22]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[22]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[22]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[23]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[23]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[23]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[23]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[24]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[24]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[24]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[24]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[25]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[25]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[25]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[25]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[26]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[26]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[26]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[26]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[27]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[27]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[27]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[27]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[28]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[28]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[28]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[28]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[29]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[29]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[29]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[29]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[2]               ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[2]               ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[2]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[2]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[30]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[30]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[30]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[30]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[31]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[31]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[31]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK_I ; Rise       ; local_ram:u_ram|data_imag_out_i[31]~_Duplicate_1 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ADR_I[*]   ; CLK_I      ; 3.711 ; 3.711 ; Rise       ; CLK_I           ;
;  ADR_I[0]  ; CLK_I      ; 3.629 ; 3.629 ; Rise       ; CLK_I           ;
;  ADR_I[1]  ; CLK_I      ; 3.545 ; 3.545 ; Rise       ; CLK_I           ;
;  ADR_I[2]  ; CLK_I      ; 3.711 ; 3.711 ; Rise       ; CLK_I           ;
;  ADR_I[3]  ; CLK_I      ; 3.448 ; 3.448 ; Rise       ; CLK_I           ;
;  ADR_I[4]  ; CLK_I      ; 3.375 ; 3.375 ; Rise       ; CLK_I           ;
;  ADR_I[5]  ; CLK_I      ; 3.602 ; 3.602 ; Rise       ; CLK_I           ;
;  ADR_I[6]  ; CLK_I      ; 3.444 ; 3.444 ; Rise       ; CLK_I           ;
;  ADR_I[7]  ; CLK_I      ; 2.981 ; 2.981 ; Rise       ; CLK_I           ;
; CYC_I      ; CLK_I      ; 3.228 ; 3.228 ; Rise       ; CLK_I           ;
; DAT_I[*]   ; CLK_I      ; 2.473 ; 2.473 ; Rise       ; CLK_I           ;
;  DAT_I[0]  ; CLK_I      ; 2.064 ; 2.064 ; Rise       ; CLK_I           ;
;  DAT_I[1]  ; CLK_I      ; 1.901 ; 1.901 ; Rise       ; CLK_I           ;
;  DAT_I[2]  ; CLK_I      ; 2.308 ; 2.308 ; Rise       ; CLK_I           ;
;  DAT_I[3]  ; CLK_I      ; 2.056 ; 2.056 ; Rise       ; CLK_I           ;
;  DAT_I[4]  ; CLK_I      ; 2.117 ; 2.117 ; Rise       ; CLK_I           ;
;  DAT_I[5]  ; CLK_I      ; 1.917 ; 1.917 ; Rise       ; CLK_I           ;
;  DAT_I[6]  ; CLK_I      ; 1.992 ; 1.992 ; Rise       ; CLK_I           ;
;  DAT_I[7]  ; CLK_I      ; 2.012 ; 2.012 ; Rise       ; CLK_I           ;
;  DAT_I[8]  ; CLK_I      ; 2.473 ; 2.473 ; Rise       ; CLK_I           ;
;  DAT_I[9]  ; CLK_I      ; 2.361 ; 2.361 ; Rise       ; CLK_I           ;
;  DAT_I[10] ; CLK_I      ; 2.170 ; 2.170 ; Rise       ; CLK_I           ;
;  DAT_I[11] ; CLK_I      ; 2.176 ; 2.176 ; Rise       ; CLK_I           ;
;  DAT_I[12] ; CLK_I      ; 2.046 ; 2.046 ; Rise       ; CLK_I           ;
;  DAT_I[13] ; CLK_I      ; 1.860 ; 1.860 ; Rise       ; CLK_I           ;
;  DAT_I[14] ; CLK_I      ; 2.298 ; 2.298 ; Rise       ; CLK_I           ;
;  DAT_I[15] ; CLK_I      ; 2.190 ; 2.190 ; Rise       ; CLK_I           ;
;  DAT_I[16] ; CLK_I      ; 1.730 ; 1.730 ; Rise       ; CLK_I           ;
;  DAT_I[17] ; CLK_I      ; 2.141 ; 2.141 ; Rise       ; CLK_I           ;
;  DAT_I[18] ; CLK_I      ; 2.081 ; 2.081 ; Rise       ; CLK_I           ;
;  DAT_I[19] ; CLK_I      ; 2.040 ; 2.040 ; Rise       ; CLK_I           ;
;  DAT_I[20] ; CLK_I      ; 1.930 ; 1.930 ; Rise       ; CLK_I           ;
;  DAT_I[21] ; CLK_I      ; 1.942 ; 1.942 ; Rise       ; CLK_I           ;
;  DAT_I[22] ; CLK_I      ; 1.977 ; 1.977 ; Rise       ; CLK_I           ;
;  DAT_I[23] ; CLK_I      ; 2.134 ; 2.134 ; Rise       ; CLK_I           ;
;  DAT_I[24] ; CLK_I      ; 2.051 ; 2.051 ; Rise       ; CLK_I           ;
;  DAT_I[25] ; CLK_I      ; 2.064 ; 2.064 ; Rise       ; CLK_I           ;
;  DAT_I[26] ; CLK_I      ; 2.053 ; 2.053 ; Rise       ; CLK_I           ;
;  DAT_I[27] ; CLK_I      ; 2.113 ; 2.113 ; Rise       ; CLK_I           ;
;  DAT_I[28] ; CLK_I      ; 2.036 ; 2.036 ; Rise       ; CLK_I           ;
;  DAT_I[29] ; CLK_I      ; 1.728 ; 1.728 ; Rise       ; CLK_I           ;
;  DAT_I[30] ; CLK_I      ; 2.140 ; 2.140 ; Rise       ; CLK_I           ;
;  DAT_I[31] ; CLK_I      ; 2.161 ; 2.161 ; Rise       ; CLK_I           ;
; RST_I      ; CLK_I      ; 2.096 ; 2.096 ; Rise       ; CLK_I           ;
; STB_I      ; CLK_I      ; 3.146 ; 3.146 ; Rise       ; CLK_I           ;
; WE_I       ; CLK_I      ; 3.210 ; 3.210 ; Rise       ; CLK_I           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADR_I[*]   ; CLK_I      ; -1.761 ; -1.761 ; Rise       ; CLK_I           ;
;  ADR_I[0]  ; CLK_I      ; -1.854 ; -1.854 ; Rise       ; CLK_I           ;
;  ADR_I[1]  ; CLK_I      ; -1.876 ; -1.876 ; Rise       ; CLK_I           ;
;  ADR_I[2]  ; CLK_I      ; -1.882 ; -1.882 ; Rise       ; CLK_I           ;
;  ADR_I[3]  ; CLK_I      ; -2.071 ; -2.071 ; Rise       ; CLK_I           ;
;  ADR_I[4]  ; CLK_I      ; -1.789 ; -1.789 ; Rise       ; CLK_I           ;
;  ADR_I[5]  ; CLK_I      ; -2.032 ; -2.032 ; Rise       ; CLK_I           ;
;  ADR_I[6]  ; CLK_I      ; -2.030 ; -2.030 ; Rise       ; CLK_I           ;
;  ADR_I[7]  ; CLK_I      ; -1.761 ; -1.761 ; Rise       ; CLK_I           ;
; CYC_I      ; CLK_I      ; -1.877 ; -1.877 ; Rise       ; CLK_I           ;
; DAT_I[*]   ; CLK_I      ; -1.607 ; -1.607 ; Rise       ; CLK_I           ;
;  DAT_I[0]  ; CLK_I      ; -1.864 ; -1.864 ; Rise       ; CLK_I           ;
;  DAT_I[1]  ; CLK_I      ; -1.731 ; -1.731 ; Rise       ; CLK_I           ;
;  DAT_I[2]  ; CLK_I      ; -1.801 ; -1.801 ; Rise       ; CLK_I           ;
;  DAT_I[3]  ; CLK_I      ; -1.820 ; -1.820 ; Rise       ; CLK_I           ;
;  DAT_I[4]  ; CLK_I      ; -1.936 ; -1.936 ; Rise       ; CLK_I           ;
;  DAT_I[5]  ; CLK_I      ; -1.737 ; -1.737 ; Rise       ; CLK_I           ;
;  DAT_I[6]  ; CLK_I      ; -1.841 ; -1.841 ; Rise       ; CLK_I           ;
;  DAT_I[7]  ; CLK_I      ; -1.754 ; -1.754 ; Rise       ; CLK_I           ;
;  DAT_I[8]  ; CLK_I      ; -1.997 ; -1.997 ; Rise       ; CLK_I           ;
;  DAT_I[9]  ; CLK_I      ; -1.954 ; -1.954 ; Rise       ; CLK_I           ;
;  DAT_I[10] ; CLK_I      ; -1.876 ; -1.876 ; Rise       ; CLK_I           ;
;  DAT_I[11] ; CLK_I      ; -1.891 ; -1.891 ; Rise       ; CLK_I           ;
;  DAT_I[12] ; CLK_I      ; -1.926 ; -1.926 ; Rise       ; CLK_I           ;
;  DAT_I[13] ; CLK_I      ; -1.739 ; -1.739 ; Rise       ; CLK_I           ;
;  DAT_I[14] ; CLK_I      ; -2.177 ; -2.177 ; Rise       ; CLK_I           ;
;  DAT_I[15] ; CLK_I      ; -2.067 ; -2.067 ; Rise       ; CLK_I           ;
;  DAT_I[16] ; CLK_I      ; -1.607 ; -1.607 ; Rise       ; CLK_I           ;
;  DAT_I[17] ; CLK_I      ; -2.020 ; -2.020 ; Rise       ; CLK_I           ;
;  DAT_I[18] ; CLK_I      ; -1.958 ; -1.958 ; Rise       ; CLK_I           ;
;  DAT_I[19] ; CLK_I      ; -1.919 ; -1.919 ; Rise       ; CLK_I           ;
;  DAT_I[20] ; CLK_I      ; -1.810 ; -1.810 ; Rise       ; CLK_I           ;
;  DAT_I[21] ; CLK_I      ; -1.821 ; -1.821 ; Rise       ; CLK_I           ;
;  DAT_I[22] ; CLK_I      ; -1.856 ; -1.856 ; Rise       ; CLK_I           ;
;  DAT_I[23] ; CLK_I      ; -2.012 ; -2.012 ; Rise       ; CLK_I           ;
;  DAT_I[24] ; CLK_I      ; -1.928 ; -1.928 ; Rise       ; CLK_I           ;
;  DAT_I[25] ; CLK_I      ; -1.942 ; -1.942 ; Rise       ; CLK_I           ;
;  DAT_I[26] ; CLK_I      ; -1.930 ; -1.930 ; Rise       ; CLK_I           ;
;  DAT_I[27] ; CLK_I      ; -1.993 ; -1.993 ; Rise       ; CLK_I           ;
;  DAT_I[28] ; CLK_I      ; -1.775 ; -1.775 ; Rise       ; CLK_I           ;
;  DAT_I[29] ; CLK_I      ; -1.607 ; -1.607 ; Rise       ; CLK_I           ;
;  DAT_I[30] ; CLK_I      ; -2.019 ; -2.019 ; Rise       ; CLK_I           ;
;  DAT_I[31] ; CLK_I      ; -2.038 ; -2.038 ; Rise       ; CLK_I           ;
; RST_I      ; CLK_I      ; -0.203 ; -0.203 ; Rise       ; CLK_I           ;
; STB_I      ; CLK_I      ; -1.923 ; -1.923 ; Rise       ; CLK_I           ;
; WE_I       ; CLK_I      ; -1.706 ; -1.706 ; Rise       ; CLK_I           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ACK_O      ; CLK_I      ; 4.288 ; 4.288 ; Rise       ; CLK_I           ;
; DAT_O[*]   ; CLK_I      ; 4.375 ; 4.375 ; Rise       ; CLK_I           ;
;  DAT_O[0]  ; CLK_I      ; 3.818 ; 3.818 ; Rise       ; CLK_I           ;
;  DAT_O[1]  ; CLK_I      ; 4.375 ; 4.375 ; Rise       ; CLK_I           ;
;  DAT_O[2]  ; CLK_I      ; 4.022 ; 4.022 ; Rise       ; CLK_I           ;
;  DAT_O[3]  ; CLK_I      ; 3.803 ; 3.803 ; Rise       ; CLK_I           ;
;  DAT_O[4]  ; CLK_I      ; 3.805 ; 3.805 ; Rise       ; CLK_I           ;
;  DAT_O[5]  ; CLK_I      ; 4.007 ; 4.007 ; Rise       ; CLK_I           ;
;  DAT_O[6]  ; CLK_I      ; 4.024 ; 4.024 ; Rise       ; CLK_I           ;
;  DAT_O[7]  ; CLK_I      ; 3.807 ; 3.807 ; Rise       ; CLK_I           ;
;  DAT_O[8]  ; CLK_I      ; 3.913 ; 3.913 ; Rise       ; CLK_I           ;
;  DAT_O[9]  ; CLK_I      ; 4.119 ; 4.119 ; Rise       ; CLK_I           ;
;  DAT_O[10] ; CLK_I      ; 3.953 ; 3.953 ; Rise       ; CLK_I           ;
;  DAT_O[11] ; CLK_I      ; 4.133 ; 4.133 ; Rise       ; CLK_I           ;
;  DAT_O[12] ; CLK_I      ; 3.706 ; 3.706 ; Rise       ; CLK_I           ;
;  DAT_O[13] ; CLK_I      ; 3.801 ; 3.801 ; Rise       ; CLK_I           ;
;  DAT_O[14] ; CLK_I      ; 3.923 ; 3.923 ; Rise       ; CLK_I           ;
;  DAT_O[15] ; CLK_I      ; 3.914 ; 3.914 ; Rise       ; CLK_I           ;
;  DAT_O[16] ; CLK_I      ; 4.020 ; 4.020 ; Rise       ; CLK_I           ;
;  DAT_O[17] ; CLK_I      ; 3.970 ; 3.970 ; Rise       ; CLK_I           ;
;  DAT_O[18] ; CLK_I      ; 4.206 ; 4.206 ; Rise       ; CLK_I           ;
;  DAT_O[19] ; CLK_I      ; 3.947 ; 3.947 ; Rise       ; CLK_I           ;
;  DAT_O[20] ; CLK_I      ; 4.045 ; 4.045 ; Rise       ; CLK_I           ;
;  DAT_O[21] ; CLK_I      ; 3.951 ; 3.951 ; Rise       ; CLK_I           ;
;  DAT_O[22] ; CLK_I      ; 3.911 ; 3.911 ; Rise       ; CLK_I           ;
;  DAT_O[23] ; CLK_I      ; 4.131 ; 4.131 ; Rise       ; CLK_I           ;
;  DAT_O[24] ; CLK_I      ; 3.890 ; 3.890 ; Rise       ; CLK_I           ;
;  DAT_O[25] ; CLK_I      ; 4.180 ; 4.180 ; Rise       ; CLK_I           ;
;  DAT_O[26] ; CLK_I      ; 3.949 ; 3.949 ; Rise       ; CLK_I           ;
;  DAT_O[27] ; CLK_I      ; 3.952 ; 3.952 ; Rise       ; CLK_I           ;
;  DAT_O[28] ; CLK_I      ; 3.805 ; 3.805 ; Rise       ; CLK_I           ;
;  DAT_O[29] ; CLK_I      ; 4.004 ; 4.004 ; Rise       ; CLK_I           ;
;  DAT_O[30] ; CLK_I      ; 4.012 ; 4.012 ; Rise       ; CLK_I           ;
;  DAT_O[31] ; CLK_I      ; 3.888 ; 3.888 ; Rise       ; CLK_I           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ACK_O      ; CLK_I      ; 4.288 ; 4.288 ; Rise       ; CLK_I           ;
; DAT_O[*]   ; CLK_I      ; 3.706 ; 3.706 ; Rise       ; CLK_I           ;
;  DAT_O[0]  ; CLK_I      ; 3.818 ; 3.818 ; Rise       ; CLK_I           ;
;  DAT_O[1]  ; CLK_I      ; 4.375 ; 4.375 ; Rise       ; CLK_I           ;
;  DAT_O[2]  ; CLK_I      ; 4.022 ; 4.022 ; Rise       ; CLK_I           ;
;  DAT_O[3]  ; CLK_I      ; 3.803 ; 3.803 ; Rise       ; CLK_I           ;
;  DAT_O[4]  ; CLK_I      ; 3.805 ; 3.805 ; Rise       ; CLK_I           ;
;  DAT_O[5]  ; CLK_I      ; 4.007 ; 4.007 ; Rise       ; CLK_I           ;
;  DAT_O[6]  ; CLK_I      ; 4.024 ; 4.024 ; Rise       ; CLK_I           ;
;  DAT_O[7]  ; CLK_I      ; 3.807 ; 3.807 ; Rise       ; CLK_I           ;
;  DAT_O[8]  ; CLK_I      ; 3.913 ; 3.913 ; Rise       ; CLK_I           ;
;  DAT_O[9]  ; CLK_I      ; 4.119 ; 4.119 ; Rise       ; CLK_I           ;
;  DAT_O[10] ; CLK_I      ; 3.953 ; 3.953 ; Rise       ; CLK_I           ;
;  DAT_O[11] ; CLK_I      ; 4.133 ; 4.133 ; Rise       ; CLK_I           ;
;  DAT_O[12] ; CLK_I      ; 3.706 ; 3.706 ; Rise       ; CLK_I           ;
;  DAT_O[13] ; CLK_I      ; 3.801 ; 3.801 ; Rise       ; CLK_I           ;
;  DAT_O[14] ; CLK_I      ; 3.923 ; 3.923 ; Rise       ; CLK_I           ;
;  DAT_O[15] ; CLK_I      ; 3.914 ; 3.914 ; Rise       ; CLK_I           ;
;  DAT_O[16] ; CLK_I      ; 4.020 ; 4.020 ; Rise       ; CLK_I           ;
;  DAT_O[17] ; CLK_I      ; 3.970 ; 3.970 ; Rise       ; CLK_I           ;
;  DAT_O[18] ; CLK_I      ; 4.206 ; 4.206 ; Rise       ; CLK_I           ;
;  DAT_O[19] ; CLK_I      ; 3.947 ; 3.947 ; Rise       ; CLK_I           ;
;  DAT_O[20] ; CLK_I      ; 4.045 ; 4.045 ; Rise       ; CLK_I           ;
;  DAT_O[21] ; CLK_I      ; 3.951 ; 3.951 ; Rise       ; CLK_I           ;
;  DAT_O[22] ; CLK_I      ; 3.911 ; 3.911 ; Rise       ; CLK_I           ;
;  DAT_O[23] ; CLK_I      ; 4.131 ; 4.131 ; Rise       ; CLK_I           ;
;  DAT_O[24] ; CLK_I      ; 3.890 ; 3.890 ; Rise       ; CLK_I           ;
;  DAT_O[25] ; CLK_I      ; 4.180 ; 4.180 ; Rise       ; CLK_I           ;
;  DAT_O[26] ; CLK_I      ; 3.949 ; 3.949 ; Rise       ; CLK_I           ;
;  DAT_O[27] ; CLK_I      ; 3.952 ; 3.952 ; Rise       ; CLK_I           ;
;  DAT_O[28] ; CLK_I      ; 3.805 ; 3.805 ; Rise       ; CLK_I           ;
;  DAT_O[29] ; CLK_I      ; 4.004 ; 4.004 ; Rise       ; CLK_I           ;
;  DAT_O[30] ; CLK_I      ; 4.012 ; 4.012 ; Rise       ; CLK_I           ;
;  DAT_O[31] ; CLK_I      ; 3.888 ; 3.888 ; Rise       ; CLK_I           ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; DAT_O[*]   ; CLK_I      ; 3.630 ;      ; Rise       ; CLK_I           ;
;  DAT_O[0]  ; CLK_I      ; 3.674 ;      ; Rise       ; CLK_I           ;
;  DAT_O[1]  ; CLK_I      ; 3.893 ;      ; Rise       ; CLK_I           ;
;  DAT_O[2]  ; CLK_I      ; 3.661 ;      ; Rise       ; CLK_I           ;
;  DAT_O[3]  ; CLK_I      ; 3.648 ;      ; Rise       ; CLK_I           ;
;  DAT_O[4]  ; CLK_I      ; 3.697 ;      ; Rise       ; CLK_I           ;
;  DAT_O[5]  ; CLK_I      ; 3.641 ;      ; Rise       ; CLK_I           ;
;  DAT_O[6]  ; CLK_I      ; 3.660 ;      ; Rise       ; CLK_I           ;
;  DAT_O[7]  ; CLK_I      ; 3.663 ;      ; Rise       ; CLK_I           ;
;  DAT_O[8]  ; CLK_I      ; 3.756 ;      ; Rise       ; CLK_I           ;
;  DAT_O[9]  ; CLK_I      ; 3.631 ;      ; Rise       ; CLK_I           ;
;  DAT_O[10] ; CLK_I      ; 3.704 ;      ; Rise       ; CLK_I           ;
;  DAT_O[11] ; CLK_I      ; 3.632 ;      ; Rise       ; CLK_I           ;
;  DAT_O[12] ; CLK_I      ; 3.677 ;      ; Rise       ; CLK_I           ;
;  DAT_O[13] ; CLK_I      ; 3.657 ;      ; Rise       ; CLK_I           ;
;  DAT_O[14] ; CLK_I      ; 3.762 ;      ; Rise       ; CLK_I           ;
;  DAT_O[15] ; CLK_I      ; 3.752 ;      ; Rise       ; CLK_I           ;
;  DAT_O[16] ; CLK_I      ; 3.660 ;      ; Rise       ; CLK_I           ;
;  DAT_O[17] ; CLK_I      ; 3.652 ;      ; Rise       ; CLK_I           ;
;  DAT_O[18] ; CLK_I      ; 3.744 ;      ; Rise       ; CLK_I           ;
;  DAT_O[19] ; CLK_I      ; 3.708 ;      ; Rise       ; CLK_I           ;
;  DAT_O[20] ; CLK_I      ; 3.657 ;      ; Rise       ; CLK_I           ;
;  DAT_O[21] ; CLK_I      ; 3.766 ;      ; Rise       ; CLK_I           ;
;  DAT_O[22] ; CLK_I      ; 3.630 ;      ; Rise       ; CLK_I           ;
;  DAT_O[23] ; CLK_I      ; 3.741 ;      ; Rise       ; CLK_I           ;
;  DAT_O[24] ; CLK_I      ; 3.757 ;      ; Rise       ; CLK_I           ;
;  DAT_O[25] ; CLK_I      ; 3.743 ;      ; Rise       ; CLK_I           ;
;  DAT_O[26] ; CLK_I      ; 3.763 ;      ; Rise       ; CLK_I           ;
;  DAT_O[27] ; CLK_I      ; 3.657 ;      ; Rise       ; CLK_I           ;
;  DAT_O[28] ; CLK_I      ; 3.756 ;      ; Rise       ; CLK_I           ;
;  DAT_O[29] ; CLK_I      ; 3.766 ;      ; Rise       ; CLK_I           ;
;  DAT_O[30] ; CLK_I      ; 3.764 ;      ; Rise       ; CLK_I           ;
;  DAT_O[31] ; CLK_I      ; 3.748 ;      ; Rise       ; CLK_I           ;
+------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; DAT_O[*]   ; CLK_I      ; 3.630 ;      ; Rise       ; CLK_I           ;
;  DAT_O[0]  ; CLK_I      ; 3.674 ;      ; Rise       ; CLK_I           ;
;  DAT_O[1]  ; CLK_I      ; 3.893 ;      ; Rise       ; CLK_I           ;
;  DAT_O[2]  ; CLK_I      ; 3.661 ;      ; Rise       ; CLK_I           ;
;  DAT_O[3]  ; CLK_I      ; 3.648 ;      ; Rise       ; CLK_I           ;
;  DAT_O[4]  ; CLK_I      ; 3.697 ;      ; Rise       ; CLK_I           ;
;  DAT_O[5]  ; CLK_I      ; 3.641 ;      ; Rise       ; CLK_I           ;
;  DAT_O[6]  ; CLK_I      ; 3.660 ;      ; Rise       ; CLK_I           ;
;  DAT_O[7]  ; CLK_I      ; 3.663 ;      ; Rise       ; CLK_I           ;
;  DAT_O[8]  ; CLK_I      ; 3.756 ;      ; Rise       ; CLK_I           ;
;  DAT_O[9]  ; CLK_I      ; 3.631 ;      ; Rise       ; CLK_I           ;
;  DAT_O[10] ; CLK_I      ; 3.704 ;      ; Rise       ; CLK_I           ;
;  DAT_O[11] ; CLK_I      ; 3.632 ;      ; Rise       ; CLK_I           ;
;  DAT_O[12] ; CLK_I      ; 3.677 ;      ; Rise       ; CLK_I           ;
;  DAT_O[13] ; CLK_I      ; 3.657 ;      ; Rise       ; CLK_I           ;
;  DAT_O[14] ; CLK_I      ; 3.762 ;      ; Rise       ; CLK_I           ;
;  DAT_O[15] ; CLK_I      ; 3.752 ;      ; Rise       ; CLK_I           ;
;  DAT_O[16] ; CLK_I      ; 3.660 ;      ; Rise       ; CLK_I           ;
;  DAT_O[17] ; CLK_I      ; 3.652 ;      ; Rise       ; CLK_I           ;
;  DAT_O[18] ; CLK_I      ; 3.744 ;      ; Rise       ; CLK_I           ;
;  DAT_O[19] ; CLK_I      ; 3.708 ;      ; Rise       ; CLK_I           ;
;  DAT_O[20] ; CLK_I      ; 3.657 ;      ; Rise       ; CLK_I           ;
;  DAT_O[21] ; CLK_I      ; 3.766 ;      ; Rise       ; CLK_I           ;
;  DAT_O[22] ; CLK_I      ; 3.630 ;      ; Rise       ; CLK_I           ;
;  DAT_O[23] ; CLK_I      ; 3.741 ;      ; Rise       ; CLK_I           ;
;  DAT_O[24] ; CLK_I      ; 3.757 ;      ; Rise       ; CLK_I           ;
;  DAT_O[25] ; CLK_I      ; 3.743 ;      ; Rise       ; CLK_I           ;
;  DAT_O[26] ; CLK_I      ; 3.763 ;      ; Rise       ; CLK_I           ;
;  DAT_O[27] ; CLK_I      ; 3.657 ;      ; Rise       ; CLK_I           ;
;  DAT_O[28] ; CLK_I      ; 3.756 ;      ; Rise       ; CLK_I           ;
;  DAT_O[29] ; CLK_I      ; 3.766 ;      ; Rise       ; CLK_I           ;
;  DAT_O[30] ; CLK_I      ; 3.764 ;      ; Rise       ; CLK_I           ;
;  DAT_O[31] ; CLK_I      ; 3.748 ;      ; Rise       ; CLK_I           ;
+------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DAT_O[*]   ; CLK_I      ; 3.630     ;           ; Rise       ; CLK_I           ;
;  DAT_O[0]  ; CLK_I      ; 3.674     ;           ; Rise       ; CLK_I           ;
;  DAT_O[1]  ; CLK_I      ; 3.893     ;           ; Rise       ; CLK_I           ;
;  DAT_O[2]  ; CLK_I      ; 3.661     ;           ; Rise       ; CLK_I           ;
;  DAT_O[3]  ; CLK_I      ; 3.648     ;           ; Rise       ; CLK_I           ;
;  DAT_O[4]  ; CLK_I      ; 3.697     ;           ; Rise       ; CLK_I           ;
;  DAT_O[5]  ; CLK_I      ; 3.641     ;           ; Rise       ; CLK_I           ;
;  DAT_O[6]  ; CLK_I      ; 3.660     ;           ; Rise       ; CLK_I           ;
;  DAT_O[7]  ; CLK_I      ; 3.663     ;           ; Rise       ; CLK_I           ;
;  DAT_O[8]  ; CLK_I      ; 3.756     ;           ; Rise       ; CLK_I           ;
;  DAT_O[9]  ; CLK_I      ; 3.631     ;           ; Rise       ; CLK_I           ;
;  DAT_O[10] ; CLK_I      ; 3.704     ;           ; Rise       ; CLK_I           ;
;  DAT_O[11] ; CLK_I      ; 3.632     ;           ; Rise       ; CLK_I           ;
;  DAT_O[12] ; CLK_I      ; 3.677     ;           ; Rise       ; CLK_I           ;
;  DAT_O[13] ; CLK_I      ; 3.657     ;           ; Rise       ; CLK_I           ;
;  DAT_O[14] ; CLK_I      ; 3.762     ;           ; Rise       ; CLK_I           ;
;  DAT_O[15] ; CLK_I      ; 3.752     ;           ; Rise       ; CLK_I           ;
;  DAT_O[16] ; CLK_I      ; 3.660     ;           ; Rise       ; CLK_I           ;
;  DAT_O[17] ; CLK_I      ; 3.652     ;           ; Rise       ; CLK_I           ;
;  DAT_O[18] ; CLK_I      ; 3.744     ;           ; Rise       ; CLK_I           ;
;  DAT_O[19] ; CLK_I      ; 3.708     ;           ; Rise       ; CLK_I           ;
;  DAT_O[20] ; CLK_I      ; 3.657     ;           ; Rise       ; CLK_I           ;
;  DAT_O[21] ; CLK_I      ; 3.766     ;           ; Rise       ; CLK_I           ;
;  DAT_O[22] ; CLK_I      ; 3.630     ;           ; Rise       ; CLK_I           ;
;  DAT_O[23] ; CLK_I      ; 3.741     ;           ; Rise       ; CLK_I           ;
;  DAT_O[24] ; CLK_I      ; 3.757     ;           ; Rise       ; CLK_I           ;
;  DAT_O[25] ; CLK_I      ; 3.743     ;           ; Rise       ; CLK_I           ;
;  DAT_O[26] ; CLK_I      ; 3.763     ;           ; Rise       ; CLK_I           ;
;  DAT_O[27] ; CLK_I      ; 3.657     ;           ; Rise       ; CLK_I           ;
;  DAT_O[28] ; CLK_I      ; 3.756     ;           ; Rise       ; CLK_I           ;
;  DAT_O[29] ; CLK_I      ; 3.766     ;           ; Rise       ; CLK_I           ;
;  DAT_O[30] ; CLK_I      ; 3.764     ;           ; Rise       ; CLK_I           ;
;  DAT_O[31] ; CLK_I      ; 3.748     ;           ; Rise       ; CLK_I           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DAT_O[*]   ; CLK_I      ; 3.630     ;           ; Rise       ; CLK_I           ;
;  DAT_O[0]  ; CLK_I      ; 3.674     ;           ; Rise       ; CLK_I           ;
;  DAT_O[1]  ; CLK_I      ; 3.893     ;           ; Rise       ; CLK_I           ;
;  DAT_O[2]  ; CLK_I      ; 3.661     ;           ; Rise       ; CLK_I           ;
;  DAT_O[3]  ; CLK_I      ; 3.648     ;           ; Rise       ; CLK_I           ;
;  DAT_O[4]  ; CLK_I      ; 3.697     ;           ; Rise       ; CLK_I           ;
;  DAT_O[5]  ; CLK_I      ; 3.641     ;           ; Rise       ; CLK_I           ;
;  DAT_O[6]  ; CLK_I      ; 3.660     ;           ; Rise       ; CLK_I           ;
;  DAT_O[7]  ; CLK_I      ; 3.663     ;           ; Rise       ; CLK_I           ;
;  DAT_O[8]  ; CLK_I      ; 3.756     ;           ; Rise       ; CLK_I           ;
;  DAT_O[9]  ; CLK_I      ; 3.631     ;           ; Rise       ; CLK_I           ;
;  DAT_O[10] ; CLK_I      ; 3.704     ;           ; Rise       ; CLK_I           ;
;  DAT_O[11] ; CLK_I      ; 3.632     ;           ; Rise       ; CLK_I           ;
;  DAT_O[12] ; CLK_I      ; 3.677     ;           ; Rise       ; CLK_I           ;
;  DAT_O[13] ; CLK_I      ; 3.657     ;           ; Rise       ; CLK_I           ;
;  DAT_O[14] ; CLK_I      ; 3.762     ;           ; Rise       ; CLK_I           ;
;  DAT_O[15] ; CLK_I      ; 3.752     ;           ; Rise       ; CLK_I           ;
;  DAT_O[16] ; CLK_I      ; 3.660     ;           ; Rise       ; CLK_I           ;
;  DAT_O[17] ; CLK_I      ; 3.652     ;           ; Rise       ; CLK_I           ;
;  DAT_O[18] ; CLK_I      ; 3.744     ;           ; Rise       ; CLK_I           ;
;  DAT_O[19] ; CLK_I      ; 3.708     ;           ; Rise       ; CLK_I           ;
;  DAT_O[20] ; CLK_I      ; 3.657     ;           ; Rise       ; CLK_I           ;
;  DAT_O[21] ; CLK_I      ; 3.766     ;           ; Rise       ; CLK_I           ;
;  DAT_O[22] ; CLK_I      ; 3.630     ;           ; Rise       ; CLK_I           ;
;  DAT_O[23] ; CLK_I      ; 3.741     ;           ; Rise       ; CLK_I           ;
;  DAT_O[24] ; CLK_I      ; 3.757     ;           ; Rise       ; CLK_I           ;
;  DAT_O[25] ; CLK_I      ; 3.743     ;           ; Rise       ; CLK_I           ;
;  DAT_O[26] ; CLK_I      ; 3.763     ;           ; Rise       ; CLK_I           ;
;  DAT_O[27] ; CLK_I      ; 3.657     ;           ; Rise       ; CLK_I           ;
;  DAT_O[28] ; CLK_I      ; 3.756     ;           ; Rise       ; CLK_I           ;
;  DAT_O[29] ; CLK_I      ; 3.766     ;           ; Rise       ; CLK_I           ;
;  DAT_O[30] ; CLK_I      ; 3.764     ;           ; Rise       ; CLK_I           ;
;  DAT_O[31] ; CLK_I      ; 3.748     ;           ; Rise       ; CLK_I           ;
+------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.499    ; 0.215 ; N/A      ; N/A     ; -1.519              ;
;  CLK_I           ; -14.499    ; 0.215 ; N/A      ; N/A     ; -1.519              ;
; Design-wide TNS  ; -10471.224 ; 0.0   ; 0.0      ; 0.0     ; -2160.244           ;
;  CLK_I           ; -10471.224 ; 0.000 ; N/A      ; N/A     ; -2160.244           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ADR_I[*]   ; CLK_I      ; 7.421 ; 7.421 ; Rise       ; CLK_I           ;
;  ADR_I[0]  ; CLK_I      ; 7.322 ; 7.322 ; Rise       ; CLK_I           ;
;  ADR_I[1]  ; CLK_I      ; 7.070 ; 7.070 ; Rise       ; CLK_I           ;
;  ADR_I[2]  ; CLK_I      ; 7.421 ; 7.421 ; Rise       ; CLK_I           ;
;  ADR_I[3]  ; CLK_I      ; 6.835 ; 6.835 ; Rise       ; CLK_I           ;
;  ADR_I[4]  ; CLK_I      ; 6.674 ; 6.674 ; Rise       ; CLK_I           ;
;  ADR_I[5]  ; CLK_I      ; 7.160 ; 7.160 ; Rise       ; CLK_I           ;
;  ADR_I[6]  ; CLK_I      ; 6.801 ; 6.801 ; Rise       ; CLK_I           ;
;  ADR_I[7]  ; CLK_I      ; 5.760 ; 5.760 ; Rise       ; CLK_I           ;
; CYC_I      ; CLK_I      ; 6.389 ; 6.389 ; Rise       ; CLK_I           ;
; DAT_I[*]   ; CLK_I      ; 4.698 ; 4.698 ; Rise       ; CLK_I           ;
;  DAT_I[0]  ; CLK_I      ; 3.834 ; 3.834 ; Rise       ; CLK_I           ;
;  DAT_I[1]  ; CLK_I      ; 3.519 ; 3.519 ; Rise       ; CLK_I           ;
;  DAT_I[2]  ; CLK_I      ; 4.243 ; 4.243 ; Rise       ; CLK_I           ;
;  DAT_I[3]  ; CLK_I      ; 3.843 ; 3.843 ; Rise       ; CLK_I           ;
;  DAT_I[4]  ; CLK_I      ; 3.836 ; 3.836 ; Rise       ; CLK_I           ;
;  DAT_I[5]  ; CLK_I      ; 3.543 ; 3.543 ; Rise       ; CLK_I           ;
;  DAT_I[6]  ; CLK_I      ; 3.655 ; 3.655 ; Rise       ; CLK_I           ;
;  DAT_I[7]  ; CLK_I      ; 3.683 ; 3.683 ; Rise       ; CLK_I           ;
;  DAT_I[8]  ; CLK_I      ; 4.698 ; 4.698 ; Rise       ; CLK_I           ;
;  DAT_I[9]  ; CLK_I      ; 4.457 ; 4.457 ; Rise       ; CLK_I           ;
;  DAT_I[10] ; CLK_I      ; 4.089 ; 4.089 ; Rise       ; CLK_I           ;
;  DAT_I[11] ; CLK_I      ; 4.038 ; 4.038 ; Rise       ; CLK_I           ;
;  DAT_I[12] ; CLK_I      ; 3.821 ; 3.821 ; Rise       ; CLK_I           ;
;  DAT_I[13] ; CLK_I      ; 3.447 ; 3.447 ; Rise       ; CLK_I           ;
;  DAT_I[14] ; CLK_I      ; 4.241 ; 4.241 ; Rise       ; CLK_I           ;
;  DAT_I[15] ; CLK_I      ; 4.110 ; 4.110 ; Rise       ; CLK_I           ;
;  DAT_I[16] ; CLK_I      ; 3.189 ; 3.189 ; Rise       ; CLK_I           ;
;  DAT_I[17] ; CLK_I      ; 3.972 ; 3.972 ; Rise       ; CLK_I           ;
;  DAT_I[18] ; CLK_I      ; 3.926 ; 3.926 ; Rise       ; CLK_I           ;
;  DAT_I[19] ; CLK_I      ; 3.777 ; 3.777 ; Rise       ; CLK_I           ;
;  DAT_I[20] ; CLK_I      ; 3.637 ; 3.637 ; Rise       ; CLK_I           ;
;  DAT_I[21] ; CLK_I      ; 3.657 ; 3.657 ; Rise       ; CLK_I           ;
;  DAT_I[22] ; CLK_I      ; 3.690 ; 3.690 ; Rise       ; CLK_I           ;
;  DAT_I[23] ; CLK_I      ; 3.966 ; 3.966 ; Rise       ; CLK_I           ;
;  DAT_I[24] ; CLK_I      ; 3.899 ; 3.899 ; Rise       ; CLK_I           ;
;  DAT_I[25] ; CLK_I      ; 3.927 ; 3.927 ; Rise       ; CLK_I           ;
;  DAT_I[26] ; CLK_I      ; 3.893 ; 3.893 ; Rise       ; CLK_I           ;
;  DAT_I[27] ; CLK_I      ; 3.918 ; 3.918 ; Rise       ; CLK_I           ;
;  DAT_I[28] ; CLK_I      ; 3.832 ; 3.832 ; Rise       ; CLK_I           ;
;  DAT_I[29] ; CLK_I      ; 3.186 ; 3.186 ; Rise       ; CLK_I           ;
;  DAT_I[30] ; CLK_I      ; 3.960 ; 3.960 ; Rise       ; CLK_I           ;
;  DAT_I[31] ; CLK_I      ; 4.017 ; 4.017 ; Rise       ; CLK_I           ;
; RST_I      ; CLK_I      ; 4.823 ; 4.823 ; Rise       ; CLK_I           ;
; STB_I      ; CLK_I      ; 6.170 ; 6.170 ; Rise       ; CLK_I           ;
; WE_I       ; CLK_I      ; 6.223 ; 6.223 ; Rise       ; CLK_I           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADR_I[*]   ; CLK_I      ; -1.761 ; -1.761 ; Rise       ; CLK_I           ;
;  ADR_I[0]  ; CLK_I      ; -1.854 ; -1.854 ; Rise       ; CLK_I           ;
;  ADR_I[1]  ; CLK_I      ; -1.876 ; -1.876 ; Rise       ; CLK_I           ;
;  ADR_I[2]  ; CLK_I      ; -1.882 ; -1.882 ; Rise       ; CLK_I           ;
;  ADR_I[3]  ; CLK_I      ; -2.071 ; -2.071 ; Rise       ; CLK_I           ;
;  ADR_I[4]  ; CLK_I      ; -1.789 ; -1.789 ; Rise       ; CLK_I           ;
;  ADR_I[5]  ; CLK_I      ; -2.032 ; -2.032 ; Rise       ; CLK_I           ;
;  ADR_I[6]  ; CLK_I      ; -2.030 ; -2.030 ; Rise       ; CLK_I           ;
;  ADR_I[7]  ; CLK_I      ; -1.761 ; -1.761 ; Rise       ; CLK_I           ;
; CYC_I      ; CLK_I      ; -1.877 ; -1.877 ; Rise       ; CLK_I           ;
; DAT_I[*]   ; CLK_I      ; -1.607 ; -1.607 ; Rise       ; CLK_I           ;
;  DAT_I[0]  ; CLK_I      ; -1.864 ; -1.864 ; Rise       ; CLK_I           ;
;  DAT_I[1]  ; CLK_I      ; -1.731 ; -1.731 ; Rise       ; CLK_I           ;
;  DAT_I[2]  ; CLK_I      ; -1.801 ; -1.801 ; Rise       ; CLK_I           ;
;  DAT_I[3]  ; CLK_I      ; -1.820 ; -1.820 ; Rise       ; CLK_I           ;
;  DAT_I[4]  ; CLK_I      ; -1.936 ; -1.936 ; Rise       ; CLK_I           ;
;  DAT_I[5]  ; CLK_I      ; -1.737 ; -1.737 ; Rise       ; CLK_I           ;
;  DAT_I[6]  ; CLK_I      ; -1.841 ; -1.841 ; Rise       ; CLK_I           ;
;  DAT_I[7]  ; CLK_I      ; -1.754 ; -1.754 ; Rise       ; CLK_I           ;
;  DAT_I[8]  ; CLK_I      ; -1.997 ; -1.997 ; Rise       ; CLK_I           ;
;  DAT_I[9]  ; CLK_I      ; -1.954 ; -1.954 ; Rise       ; CLK_I           ;
;  DAT_I[10] ; CLK_I      ; -1.876 ; -1.876 ; Rise       ; CLK_I           ;
;  DAT_I[11] ; CLK_I      ; -1.891 ; -1.891 ; Rise       ; CLK_I           ;
;  DAT_I[12] ; CLK_I      ; -1.926 ; -1.926 ; Rise       ; CLK_I           ;
;  DAT_I[13] ; CLK_I      ; -1.739 ; -1.739 ; Rise       ; CLK_I           ;
;  DAT_I[14] ; CLK_I      ; -2.177 ; -2.177 ; Rise       ; CLK_I           ;
;  DAT_I[15] ; CLK_I      ; -2.067 ; -2.067 ; Rise       ; CLK_I           ;
;  DAT_I[16] ; CLK_I      ; -1.607 ; -1.607 ; Rise       ; CLK_I           ;
;  DAT_I[17] ; CLK_I      ; -2.020 ; -2.020 ; Rise       ; CLK_I           ;
;  DAT_I[18] ; CLK_I      ; -1.958 ; -1.958 ; Rise       ; CLK_I           ;
;  DAT_I[19] ; CLK_I      ; -1.919 ; -1.919 ; Rise       ; CLK_I           ;
;  DAT_I[20] ; CLK_I      ; -1.810 ; -1.810 ; Rise       ; CLK_I           ;
;  DAT_I[21] ; CLK_I      ; -1.821 ; -1.821 ; Rise       ; CLK_I           ;
;  DAT_I[22] ; CLK_I      ; -1.856 ; -1.856 ; Rise       ; CLK_I           ;
;  DAT_I[23] ; CLK_I      ; -2.012 ; -2.012 ; Rise       ; CLK_I           ;
;  DAT_I[24] ; CLK_I      ; -1.928 ; -1.928 ; Rise       ; CLK_I           ;
;  DAT_I[25] ; CLK_I      ; -1.942 ; -1.942 ; Rise       ; CLK_I           ;
;  DAT_I[26] ; CLK_I      ; -1.930 ; -1.930 ; Rise       ; CLK_I           ;
;  DAT_I[27] ; CLK_I      ; -1.993 ; -1.993 ; Rise       ; CLK_I           ;
;  DAT_I[28] ; CLK_I      ; -1.775 ; -1.775 ; Rise       ; CLK_I           ;
;  DAT_I[29] ; CLK_I      ; -1.607 ; -1.607 ; Rise       ; CLK_I           ;
;  DAT_I[30] ; CLK_I      ; -2.019 ; -2.019 ; Rise       ; CLK_I           ;
;  DAT_I[31] ; CLK_I      ; -2.038 ; -2.038 ; Rise       ; CLK_I           ;
; RST_I      ; CLK_I      ; -0.203 ; -0.203 ; Rise       ; CLK_I           ;
; STB_I      ; CLK_I      ; -1.923 ; -1.923 ; Rise       ; CLK_I           ;
; WE_I       ; CLK_I      ; -1.706 ; -1.706 ; Rise       ; CLK_I           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ACK_O      ; CLK_I      ; 7.695 ; 7.695 ; Rise       ; CLK_I           ;
; DAT_O[*]   ; CLK_I      ; 7.920 ; 7.920 ; Rise       ; CLK_I           ;
;  DAT_O[0]  ; CLK_I      ; 6.699 ; 6.699 ; Rise       ; CLK_I           ;
;  DAT_O[1]  ; CLK_I      ; 7.920 ; 7.920 ; Rise       ; CLK_I           ;
;  DAT_O[2]  ; CLK_I      ; 7.166 ; 7.166 ; Rise       ; CLK_I           ;
;  DAT_O[3]  ; CLK_I      ; 6.679 ; 6.679 ; Rise       ; CLK_I           ;
;  DAT_O[4]  ; CLK_I      ; 6.699 ; 6.699 ; Rise       ; CLK_I           ;
;  DAT_O[5]  ; CLK_I      ; 7.138 ; 7.138 ; Rise       ; CLK_I           ;
;  DAT_O[6]  ; CLK_I      ; 7.155 ; 7.155 ; Rise       ; CLK_I           ;
;  DAT_O[7]  ; CLK_I      ; 6.705 ; 6.705 ; Rise       ; CLK_I           ;
;  DAT_O[8]  ; CLK_I      ; 6.914 ; 6.914 ; Rise       ; CLK_I           ;
;  DAT_O[9]  ; CLK_I      ; 7.399 ; 7.399 ; Rise       ; CLK_I           ;
;  DAT_O[10] ; CLK_I      ; 6.973 ; 6.973 ; Rise       ; CLK_I           ;
;  DAT_O[11] ; CLK_I      ; 7.369 ; 7.369 ; Rise       ; CLK_I           ;
;  DAT_O[12] ; CLK_I      ; 6.459 ; 6.459 ; Rise       ; CLK_I           ;
;  DAT_O[13] ; CLK_I      ; 6.676 ; 6.676 ; Rise       ; CLK_I           ;
;  DAT_O[14] ; CLK_I      ; 6.926 ; 6.926 ; Rise       ; CLK_I           ;
;  DAT_O[15] ; CLK_I      ; 6.917 ; 6.917 ; Rise       ; CLK_I           ;
;  DAT_O[16] ; CLK_I      ; 7.145 ; 7.145 ; Rise       ; CLK_I           ;
;  DAT_O[17] ; CLK_I      ; 7.036 ; 7.036 ; Rise       ; CLK_I           ;
;  DAT_O[18] ; CLK_I      ; 7.521 ; 7.521 ; Rise       ; CLK_I           ;
;  DAT_O[19] ; CLK_I      ; 6.971 ; 6.971 ; Rise       ; CLK_I           ;
;  DAT_O[20] ; CLK_I      ; 7.208 ; 7.208 ; Rise       ; CLK_I           ;
;  DAT_O[21] ; CLK_I      ; 6.989 ; 6.989 ; Rise       ; CLK_I           ;
;  DAT_O[22] ; CLK_I      ; 6.955 ; 6.955 ; Rise       ; CLK_I           ;
;  DAT_O[23] ; CLK_I      ; 7.409 ; 7.409 ; Rise       ; CLK_I           ;
;  DAT_O[24] ; CLK_I      ; 6.913 ; 6.913 ; Rise       ; CLK_I           ;
;  DAT_O[25] ; CLK_I      ; 7.487 ; 7.487 ; Rise       ; CLK_I           ;
;  DAT_O[26] ; CLK_I      ; 6.984 ; 6.984 ; Rise       ; CLK_I           ;
;  DAT_O[27] ; CLK_I      ; 7.005 ; 7.005 ; Rise       ; CLK_I           ;
;  DAT_O[28] ; CLK_I      ; 6.679 ; 6.679 ; Rise       ; CLK_I           ;
;  DAT_O[29] ; CLK_I      ; 7.128 ; 7.128 ; Rise       ; CLK_I           ;
;  DAT_O[30] ; CLK_I      ; 7.141 ; 7.141 ; Rise       ; CLK_I           ;
;  DAT_O[31] ; CLK_I      ; 6.883 ; 6.883 ; Rise       ; CLK_I           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ACK_O      ; CLK_I      ; 4.288 ; 4.288 ; Rise       ; CLK_I           ;
; DAT_O[*]   ; CLK_I      ; 3.706 ; 3.706 ; Rise       ; CLK_I           ;
;  DAT_O[0]  ; CLK_I      ; 3.818 ; 3.818 ; Rise       ; CLK_I           ;
;  DAT_O[1]  ; CLK_I      ; 4.375 ; 4.375 ; Rise       ; CLK_I           ;
;  DAT_O[2]  ; CLK_I      ; 4.022 ; 4.022 ; Rise       ; CLK_I           ;
;  DAT_O[3]  ; CLK_I      ; 3.803 ; 3.803 ; Rise       ; CLK_I           ;
;  DAT_O[4]  ; CLK_I      ; 3.805 ; 3.805 ; Rise       ; CLK_I           ;
;  DAT_O[5]  ; CLK_I      ; 4.007 ; 4.007 ; Rise       ; CLK_I           ;
;  DAT_O[6]  ; CLK_I      ; 4.024 ; 4.024 ; Rise       ; CLK_I           ;
;  DAT_O[7]  ; CLK_I      ; 3.807 ; 3.807 ; Rise       ; CLK_I           ;
;  DAT_O[8]  ; CLK_I      ; 3.913 ; 3.913 ; Rise       ; CLK_I           ;
;  DAT_O[9]  ; CLK_I      ; 4.119 ; 4.119 ; Rise       ; CLK_I           ;
;  DAT_O[10] ; CLK_I      ; 3.953 ; 3.953 ; Rise       ; CLK_I           ;
;  DAT_O[11] ; CLK_I      ; 4.133 ; 4.133 ; Rise       ; CLK_I           ;
;  DAT_O[12] ; CLK_I      ; 3.706 ; 3.706 ; Rise       ; CLK_I           ;
;  DAT_O[13] ; CLK_I      ; 3.801 ; 3.801 ; Rise       ; CLK_I           ;
;  DAT_O[14] ; CLK_I      ; 3.923 ; 3.923 ; Rise       ; CLK_I           ;
;  DAT_O[15] ; CLK_I      ; 3.914 ; 3.914 ; Rise       ; CLK_I           ;
;  DAT_O[16] ; CLK_I      ; 4.020 ; 4.020 ; Rise       ; CLK_I           ;
;  DAT_O[17] ; CLK_I      ; 3.970 ; 3.970 ; Rise       ; CLK_I           ;
;  DAT_O[18] ; CLK_I      ; 4.206 ; 4.206 ; Rise       ; CLK_I           ;
;  DAT_O[19] ; CLK_I      ; 3.947 ; 3.947 ; Rise       ; CLK_I           ;
;  DAT_O[20] ; CLK_I      ; 4.045 ; 4.045 ; Rise       ; CLK_I           ;
;  DAT_O[21] ; CLK_I      ; 3.951 ; 3.951 ; Rise       ; CLK_I           ;
;  DAT_O[22] ; CLK_I      ; 3.911 ; 3.911 ; Rise       ; CLK_I           ;
;  DAT_O[23] ; CLK_I      ; 4.131 ; 4.131 ; Rise       ; CLK_I           ;
;  DAT_O[24] ; CLK_I      ; 3.890 ; 3.890 ; Rise       ; CLK_I           ;
;  DAT_O[25] ; CLK_I      ; 4.180 ; 4.180 ; Rise       ; CLK_I           ;
;  DAT_O[26] ; CLK_I      ; 3.949 ; 3.949 ; Rise       ; CLK_I           ;
;  DAT_O[27] ; CLK_I      ; 3.952 ; 3.952 ; Rise       ; CLK_I           ;
;  DAT_O[28] ; CLK_I      ; 3.805 ; 3.805 ; Rise       ; CLK_I           ;
;  DAT_O[29] ; CLK_I      ; 4.004 ; 4.004 ; Rise       ; CLK_I           ;
;  DAT_O[30] ; CLK_I      ; 4.012 ; 4.012 ; Rise       ; CLK_I           ;
;  DAT_O[31] ; CLK_I      ; 3.888 ; 3.888 ; Rise       ; CLK_I           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; CLK_I      ; CLK_I    ; 135902134 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; CLK_I      ; CLK_I    ; 135902134 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 44    ; 44   ;
; Unconstrained Input Port Paths  ; 1475  ; 1475 ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 65    ; 65   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat May 03 14:07:05 2025
Info: Command: quartus_sta Doan -c Doan
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Doan.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_I CLK_I
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.499    -10471.224 CLK_I 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK_I 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -2135.668 CLK_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.033
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.033     -3327.602 CLK_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK_I 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.519     -2160.244 CLK_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4585 megabytes
    Info: Processing ended: Sat May 03 14:07:07 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


