# 面试题目

## 达尔闻说->求职攻略

### 门级原语的顺序例化

元件调用语句`xor x1(a,b,c,out)`.这是门级原语的例化.verilog提供一套标准的原语,例如nand,and,or,xor,nor,not.它们是该语言的一部分.这个元件调用语句是一个实例化的异或门,在实例化门级原语时,如果采用顺序表达式让EDA工具自动识别端口的方式,端口列表第一个变量为输出端口.

### FPGA中的乘除法使用

在FPGA设计中可以直接使用乘号,如果能使用移位方式实现乘法则优先使用移位.对于除法,不能直接使用"/",相比于"*",除法占用更多的资源,因此推荐调用IP的方式,可以选择使用LUT资源还是DSP资源,减少逻辑资源的占用,并且可以设置输出的延时.

### 逻辑综合的操作阶段

逻辑综合阶段包括语法检查和设计规则检查,网络表提取以及逻辑优化和综合. synthesis = 翻译 + 优化 + 映射. 

### 通信接口信号线的输出状态

I2C接口有两根线,SCL和SDA,都是双向I/O线,既可以作为输入又可以作为输出,因此对外输出==SDA信号除了0和高阻态,还会输出高电平==.

### verilog的基础语法

verilog的数值集合: 0, 1, x, z

### TTL门电路

对于TTL与非门,只要电路输入端有低电平输入,输出就为高电平,只有输入端全部为高电平时,输出为低电平.TTL与非门空余输入端的处理方法:

1. 将多余输入端接高电平,即通过限流电阻与电源相连.

2. 根据TTL门电路的输入特性,当外接大电阻时,其输入电压为高电平.因此可以将多余输入端悬空,此时也相当于外接高电平. 

3. 通过大电阻到地,这也相当于输入端外接高电平.

4. 当==TTL门电路的工作速度不高==,信号源驱动能力较强,多余输入端也可以与使用的输入端并联在一起.

### ==FPGA和CPLD的区别:==

复杂可编程门阵列(CPLD,complex programmable logic device):更适合完成各种算法和组合逻辑,适合于触发器优先而乘积项丰富的结构.

CPLD内部采用固定长度的金属线进行各逻辑块的互连,并且信号沿金属线传递所引起的延迟是可忽略的.==CPLD这种连续式不限结构决定了它的时序延迟是均匀的和可预测的.==

现场可编程逻辑阵列(FPGA:Field Programmable Logic Array):适合于完成时序逻辑,触发器丰富的结构..

FPGA通常包含三类可编程资源:可编程逻辑功能块,可编程I/O块和可编程互连.可编程逻辑功能块是实现用户功能的基本单元,它们通常排列成一个阵列,散步于整个芯片.可编程内部互连包括各种长度的连线线段和一些可编程的链接开关,它们将可编程逻辑块和I/O块连接起来,构成特定功能的电路.==FPGA的这种分布式布线结构决定了其延迟的不可预测性.==


#### FPGA与CPLD的比较

特性 <br> 器件种类|FPGA | CPLD
---------|----------|--------|
 内部结构 | 查找表(LUT) | 乘积项(product term)|
 程序存储 | 内部SRAM结构,外挂EEPROM或Flash存储程序 | 内部EEPROM或Flash
 资源类型 | 触发器资源丰富 | 组合逻辑资源丰富
 集成度 | 高 | 低
 使用场合| 完成比较复杂的算法| 完成控制逻辑
 速度| 块 | 慢
 其他资源| RAM,PLL,DSP等| 无
 保密性| 一般不能保密,但可以使用加密核 | 可加密

 ### FPGA设计优化

 FPGA设计优化中主要考虑面积优化和速度优化.再FPGA中面积往往指的是资源,速度往往指的是性能.

 常见优化方式:

 1. 流水线设计

    流水线实际需要更多的子村器来缓存数据,也就是需要更多的资源,因此面积会更大.

 2. 逻辑优化

    逻辑优化是将荣誉的逻辑电路删减,能够减少资源的使用.

 3. 串行化

    串行化是将并行的数据转化为串行的数据,减少信号位宽,从而减少资源的使用.

 4. 资源共享

    资源共享是将多次使用的逻辑电路合并到一起活着通过时分复用来节约资源,如一些IP中的share logic就是通过资源共享来节约资源.

面积和速度是FPGA中一对相互制约的矛盾体,想要更小的面子自然会在place和route上有所限制,从而导致时序难收敛;而如果想要再时序收敛的情况下拥有更高的速度,就需要更加宽裕的place和route空间,从而需要更多的资源.