<block name="b1.net" instance="FPGA_packed_netlist[0]" architecture_id="TODO"><inputs>pclk</inputs><outputs /><clocks>pclk</clocks><block name="temp" instance="clb[0]" mode="default"><inputs><port name="I" /></inputs><outputs><port name="O" /></outputs><clocks><port name="clk">pclk</port></clocks><block name="temp" instance="ble[0]" mode="default"><inputs><port name="in" /></inputs><outputs><port name="out">ff[0].Q[0]-&amp;gt;direct4</port></outputs><clocks><port name="clk">clb.clk[0]-&amp;gt;clks</port></clocks><block name="temp" instance="lut_[0]" mode="lut_"><inputs><port name="in" /></inputs><outputs><port name="out" /></outputs><clocks /><block name="temp" instance="lut[0]"><attributes /><parameters /><inputs><port name="in" /><port_rotation_map name="in" /></inputs><outputs><port name="out" /></outputs><clocks /></block></block><block name="temp" instance="ff[0]"><attributes /><parameters /><inputs><port name="D" /></inputs><outputs><port name="Q" /></outputs><clocks><port name="clk">ble.clk[0]-&amp;gt;direct3</port></clocks></block></block><block name="temp" instance="ble[1]" mode="default"><inputs><port name="in" /></inputs><outputs><port name="out">ff[0].Q[0]-&amp;gt;direct4</port></outputs><clocks><port name="clk">clb.clk[0]-&amp;gt;clks</port></clocks><block name="temp" instance="lut_[0]" mode="lut_"><inputs><port name="in" /></inputs><outputs><port name="out" /></outputs><clocks /><block name="temp" instance="lut[0]"><attributes /><parameters /><inputs><port name="in" /><port_rotation_map name="in" /></inputs><outputs><port name="out" /></outputs><clocks /></block></block><block name="temp" instance="ff[0]"><attributes /><parameters /><inputs><port name="D" /></inputs><outputs><port name="Q" /></outputs><clocks><port name="clk">ble.clk[0]-&amp;gt;direct3</port></clocks></block></block><block name="temp" instance="ble[2]" mode="default"><inputs><port name="in" /></inputs><outputs><port name="out">ff[0].Q[0]-&amp;gt;direct4</port></outputs><clocks><port name="clk">clb.clk[0]-&amp;gt;clks</port></clocks><block name="temp" instance="lut_[0]" mode="lut_"><inputs><port name="in" /></inputs><outputs><port name="out" /></outputs><clocks /><block name="temp" instance="lut[0]"><attributes /><parameters /><inputs><port name="in" /><port_rotation_map name="in" /></inputs><outputs><port name="out" /></outputs><clocks /></block></block><block name="temp" instance="ff[0]"><attributes /><parameters /><inputs><port name="D" /></inputs><outputs><port name="Q" /></outputs><clocks><port name="clk">ble.clk[0]-&amp;gt;direct3</port></clocks></block></block></block><block name="temp" instance="clb[1]" mode="default"><inputs><port name="I" /></inputs><outputs><port name="O" /></outputs><clocks><port name="clk">pclk</port></clocks><block name="temp" instance="ble[0]" mode="default"><inputs><port name="in" /></inputs><outputs><port name="out">ff[0].Q[0]-&amp;gt;direct4</port></outputs><clocks><port name="clk">clb.clk[0]-&amp;gt;clks</port></clocks><block name="temp" instance="lut_[0]" mode="lut_"><inputs><port name="in" /></inputs><outputs><port name="out" /></outputs><clocks /><block name="temp" instance="lut[0]"><attributes /><parameters /><inputs><port name="in" /><port_rotation_map name="in" /></inputs><outputs><port name="out" /></outputs><clocks /></block></block><block name="temp" instance="ff[0]"><attributes /><parameters /><inputs><port name="D" /></inputs><outputs><port name="Q" /></outputs><clocks><port name="clk">ble.clk[0]-&amp;gt;direct3</port></clocks></block></block><block name="temp" instance="ble[1]" mode="default"><inputs><port name="in" /></inputs><outputs><port name="out">ff[0].Q[0]-&amp;gt;direct4</port></outputs><clocks><port name="clk">clb.clk[0]-&amp;gt;clks</port></clocks><block name="temp" instance="lut_[0]" mode="lut_"><inputs><port name="in" /></inputs><outputs><port name="out" /></outputs><clocks /><block name="temp" instance="lut[0]"><attributes /><parameters /><inputs><port name="in" /><port_rotation_map name="in" /></inputs><outputs><port name="out" /></outputs><clocks /></block></block><block name="temp" instance="ff[0]"><attributes /><parameters /><inputs><port name="D" /></inputs><outputs><port name="Q" /></outputs><clocks><port name="clk">ble.clk[0]-&amp;gt;direct3</port></clocks></block></block><block name="temp" instance="ble[2]" mode="default"><inputs><port name="in" /></inputs><outputs><port name="out">ff[0].Q[0]-&amp;gt;direct4</port></outputs><clocks><port name="clk">clb.clk[0]-&amp;gt;clks</port></clocks><block name="temp" instance="lut_[0]" mode="lut_"><inputs><port name="in" /></inputs><outputs><port name="out" /></outputs><clocks /><block name="temp" instance="lut[0]"><attributes /><parameters /><inputs><port name="in" /><port_rotation_map name="in" /></inputs><outputs><port name="out" /></outputs><clocks /></block></block><block name="temp" instance="ff[0]"><attributes /><parameters /><inputs><port name="D" /></inputs><outputs><port name="Q" /></outputs><clocks><port name="clk">ble.clk[0]-&amp;gt;direct3</port></clocks></block></block></block><block name="temp" instance="clb[2]" mode="default"><inputs><port name="I" /></inputs><outputs><port name="O" /></outputs><clocks><port name="clk">pclk</port></clocks><block name="temp" instance="ble[0]" mode="default"><inputs><port name="in" /></inputs><outputs><port name="out">ff[0].Q[0]-&amp;gt;direct4</port></outputs><clocks><port name="clk">clb.clk[0]-&amp;gt;clks</port></clocks><block name="temp" instance="lut_[0]" mode="lut_"><inputs><port name="in" /></inputs><outputs><port name="out" /></outputs><clocks /><block name="temp" instance="lut[0]"><attributes /><parameters /><inputs><port name="in" /><port_rotation_map name="in" /></inputs><outputs><port name="out" /></outputs><clocks /></block></block><block name="temp" instance="ff[0]"><attributes /><parameters /><inputs><port name="D" /></inputs><outputs><port name="Q" /></outputs><clocks><port name="clk">ble.clk[0]-&amp;gt;direct3</port></clocks></block></block><block name="temp" instance="ble[1]" mode="default"><inputs><port name="in" /></inputs><outputs><port name="out">ff[0].Q[0]-&amp;gt;direct4</port></outputs><clocks><port name="clk">clb.clk[0]-&amp;gt;clks</port></clocks><block name="temp" instance="lut_[0]" mode="lut_"><inputs><port name="in" /></inputs><outputs><port name="out" /></outputs><clocks /><block name="temp" instance="lut[0]"><attributes /><parameters /><inputs><port name="in" /><port_rotation_map name="in" /></inputs><outputs><port name="out" /></outputs><clocks /></block></block><block name="temp" instance="ff[0]"><attributes /><parameters /><inputs><port name="D" /></inputs><outputs><port name="Q" /></outputs><clocks><port name="clk">ble.clk[0]-&amp;gt;direct3</port></clocks></block></block><block name="temp" instance="ble[2]" mode="default"><inputs><port name="in" /></inputs><outputs><port name="out">ff[0].Q[0]-&amp;gt;direct4</port></outputs><clocks><port name="clk">clb.clk[0]-&amp;gt;clks</port></clocks><block name="temp" instance="lut_[0]" mode="lut_"><inputs><port name="in" /></inputs><outputs><port name="out" /></outputs><clocks /><block name="temp" instance="lut[0]"><attributes /><parameters /><inputs><port name="in" /><port_rotation_map name="in" /></inputs><outputs><port name="out" /></outputs><clocks /></block></block><block name="temp" instance="ff[0]"><attributes /><parameters /><inputs><port name="D" /></inputs><outputs><port name="Q" /></outputs><clocks><port name="clk">ble.clk[0]-&amp;gt;direct3</port></clocks></block></block></block></block>