Address;RegName;Clk;Rst;Port;Public;Signal;BitPos;Default;SW(R/W);HW(W);MCU(W);MISC;Description;INPUT;OUTPUT;INTERRUPT;apbmpu;Psel0;Addr0;Psel1;Addr1;FIX
0x000;PRO_DCACHE_CTRL_REG;clk;reset_n;;;;[31:24];8'h0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_unlock_done;[23];1'b0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_unlock_ena;[22];1'b0;R/W;pro_dcache_unlock_end/1'd0;;;;;;;;;;;;
;;;;;;pro_dcache_preload_done;[21];1'b0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_preload_ena;[20];1'b0;R/W;pro_dcache_preload_end/1'd0;;;;;;;;;;;;
;;;;;;pro_dcache_autoload_done;[19];1'b0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_autoload_ena;[18];1'b0;R/W;;;;;;;;;;;;;
;;;;;;;[17:16];2'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_lock1_en;[15];1'b0;R/W;pro_dcache_unlock_end/1'd0;;;;;;;;;;;;
;;;;;;pro_dcache_lock0_en;[14];1'b0;R/W;pro_dcache_unlock_end/1'd0;;;;;;;;;;;;
;;;;;;pro_dcache_clean_done;[13];1'b0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_clean_ena;[12];1'b0;R/W;pro_dcache_clean_end/1'd0;;;;;;;;;;;;
;;;;;;pro_dcache_flush_done;[11];1'b0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_flush_ena;[10];1'b0;R/W;pro_dcache_flush_end/1'd0;;;;;;;;;;;;
;;;;;;pro_dcache_invalidate_done;[9];1'b0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_invalidate_ena;[8];1'b1;R/W;pro_dcache_invalidate_end/1'd0;;;;;;;;;;;;
;;;;;;;[7:5];3'b0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_blocksize_mode;[4:3];2'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_setsize_mode;[2];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_mode;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_enable;[0];1'b0;R/W;;;;;;;;;;;;;
0x004;PRO_DCACHE_CTRL1_REG;clk;reset_n;;;;[31:4];28'h0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_mask_bus3;[3];1'b1;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_mask_bus2;[2];1'b1;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_mask_bus1;[1];1'b1;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_mask_bus0;[0];1'b1;R/W;;;;;;;;;;;;;
0x008;PRO_DCACHE_TAG_POWER_CTRL_REG;clk;reset_n;;;;[31:2];30'h0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_tag_mem_pd;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_tag_mem_force_on;[0];1'b1;R/W;;;;;;;;;;;;;
0x00C;PRO_DCACHE_LOCK0_ADDR_REG;clk;reset_n;;;pro_dcache_lock0_addr;[31:0];10'h0;R/W;;;;;;;;;;;;;
0x010;PRO_DCACHE_LOCK0_SIZE_REG;clk;reset_n;;;;[31:16];10'h0;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_lock0_size;[15:0];16'h0;R/W;;;;;;;;;;;;;
0x014;PRO_DCACHE_LOCK1_ADDR_REG;clk;reset_n;;;pro_dcache_lock1_addr;[31:0];10'h0;R/W;;;;;;;;;;;;;
0x018;PRO_DCACHE_LOCK1_SIZE_REG;clk;reset_n;;;;[31:16];10'h0;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_lock1_size;[15:0];16'h0;R/W;;;;;;;;;;;;;
0x01C;PRO_DCACHE_MEM_SYNC0;clk;reset_n;;;pro_dcache_memsync_addr;[31:0];32'b0;R/W;;;;;;;;;;;;;
0x020;PRO_DCACHE_MEM_SYNC1;clk;reset_n;;;;[31:23];9'b0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_memsync_size;[22:0];23'h400000;R/W;;;;;;;;;;;;;
0x024;PRO_DCACHE_PRELOAD_ADDR_REG;clk;reset_n;;;pro_dcache_preload_addr;[31:0];32'b0;R/W;;;;;;;;;;;;;
0x028;PRO_DCACHE_PRELOAD_SIZE_REG;clk;reset_n;;;;[31:17];15'h0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_preload_order;[16];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_preload_size;[15:0];16'h8000;R/W;;;;;;;;;;;;;
0x02C;PRO_DCACHE_AUTOLOAD_CFG_REG;clk;reset_n;;;;[31:22];10'b0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_autoload_size;[21:6];16'h1;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_autoload_rqst;[5:4];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_autoload_order;[3];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_autoload_step;[2:1];2'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_autoload_mode;[0];1'd0;R/W;;;;;;;;;;;;;
0x030;PRO_DCACHE_AUTOLOAD_SECTION0_ADDR_REG;clk;reset_n;;;pro_dcache_autoload_sct0_addr;[31:0];32'b0;R/W;;;;;;;;;;;;;
0x034;PRO_DCACHE_AUTOLOAD_SECTION0_SIZE_REG;clk;reset_n;;;;[31:24];8'h0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_autoload_sct0_size;[23:0];24'h8000;R/W;;;;;;;;;;;;;
0x038;PRO_DCACHE_AUTOLOAD_SECTION1_ADDR_REG;clk;reset_n;;;pro_dcache_autoload_sct1_addr;[31:0];32'b0;R/W;;;;;;;;;;;;;
0x03C;PRO_DCACHE_AUTOLOAD_SECTION1_SIZE_REG;clk;reset_n;;;;[31:24];8'h0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_autoload_sct1_size;[23:0];24'h8000;R/W;;;;;;;;;;;;;
0x040;PRO_ICACHE_CTRL_REG;clk;reset_n;;;;[31:24];8'h0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_unlock_done;[23];1'b0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_unlock_ena;[22];1'b0;R/W;pro_icache_unlock_end/1'd0;;;;;;;;;;;;
;;;;;;pro_icache_preload_done;[21];1'b0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_preload_ena;[20];1'b0;R/W;pro_icache_preload_end/1'd0;;;;;;;;;;;;
;;;;;;pro_icache_autoload_done;[19];1'b0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_autoload_ena;[18];1'b0;R/W;;;;;;;;;;;;;
;;;;;;;[17:16];2'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_lock1_en;[15];1'b0;R/W;pro_icache_unlock_end/1'd0;;;;;;;;;;;;
;;;;;;pro_icache_lock0_en;[14];1'b0;R/W;pro_icache_unlock_end/1'd0;;;;;;;;;;;;
;;;;;;;[13:10];4'b0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_invalidate_done;[9];1'b0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_invalidate_ena;[8];1'b1;R/W;pro_icache_invalidate_end/1'd0;;;;;;;;;;;;
;;;;;;;[7:5];3'b0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_blocksize_mode;[4:3];2'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_setsize_mode;[2];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_mode;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_enable;[0];1'b0;R/W;;;;;;;;;;;;;
0x044;PRO_ICACHE_CTRL1_REG;clk;reset_n;;;;[31:4];28'h0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_mask_bus3;[3];1'b1;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_mask_bus2;[2];1'b1;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_mask_bus1;[1];1'b1;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_mask_bus0;[0];1'b1;R/W;;;;;;;;;;;;;
0x048;PRO_ICACHE_TAG_POWER_CTRL_REG;clk;reset_n;;;;[31:2];30'h0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_tag_mem_pd;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_tag_mem_force_on;[0];1'b1;R/W;;;;;;;;;;;;;
0x04C;PRO_ICACHE_LOCK0_ADDR_REG;clk;reset_n;;;pro_icache_lock0_addr;[31:0];10'h0;R/W;;;;;;;;;;;;;
0x050;PRO_ICACHE_LOCK0_SIZE_REG;clk;reset_n;;;;[31:16];10'h0;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_lock0_size;[15:0];16'h0;R/W;;;;;;;;;;;;;
0x054;PRO_ICACHE_LOCK1_ADDR_REG;clk;reset_n;;;pro_icache_lock1_addr;[31:0];10'h0;R/W;;;;;;;;;;;;;
0x058;PRO_ICACHE_LOCK1_SIZE_REG;clk;reset_n;;;;[31:16];10'h0;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_lock1_size;[15:0];16'h0;R/W;;;;;;;;;;;;;
0x05C;PRO_ICACHE_MEM_SYNC0;clk;reset_n;;;pro_icache_memsync_addr;[31:0];32'b0;R/W;;;;;;;;;;;;;
0x060;PRO_ICACHE_MEM_SYNC1;clk;reset_n;;;;[31:23];9'b0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_memsync_size;[22:0];23'h400000;R/W;;;;;;;;;;;;;
0x064;PRO_ICACHE_PRELOAD_ADDR_REG;clk;reset_n;;;pro_icache_preload_addr;[31:0];32'b0;R/W;;;;;;;;;;;;;
0x068;PRO_ICACHE_PRELOAD_SIZE_REG;clk;reset_n;;;;[31:17];15'h0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_preload_order;[16];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_preload_size;[15:0];16'h8000;R/W;;;;;;;;;;;;;
0x06C;PRO_ICACHE_AUTOLOAD_CFG_REG;clk;reset_n;;;;[31:22];10'b0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_autoload_size;[21:6];16'h1;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_autoload_rqst;[5:4];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_autoload_order;[3];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_autoload_step;[2:1];2'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_autoload_mode;[0];1'd0;R/W;;;;;;;;;;;;;
0x070;PRO_ICACHE_AUTOLOAD_SECTION0_ADDR_REG;clk;reset_n;;;pro_icache_autoload_sct0_addr;[31:0];32'b0;R/W;;;;;;;;;;;;;
0x074;PRO_ICACHE_AUTOLOAD_SECTION0_SIZE_REG;clk;reset_n;;;;[31:24];8'h0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_autoload_sct0_size;[23:0];24'h8000;R/W;;;;;;;;;;;;;
0x078;PRO_ICACHE_AUTOLOAD_SECTION1_ADDR_REG;clk;reset_n;;;pro_icache_autoload_sct1_addr;[31:0];32'b0;R/W;;;;;;;;;;;;;
0x07C;PRO_ICACHE_AUTOLOAD_SECTION1_SIZE_REG;clk;reset_n;;;;[31:24];8'h0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_autoload_sct1_size;[23:0];24'h8000;R/W;;;;;;;;;;;;;
0x080;IC_PRELOAD_CNT_REG;clk;reset_n;;;;[31:16];16'h0;RO;;;;;;;;;;;;;
;;;;;;ic_preload_cnt;[15:0];16'h0;RO;;;;;;;;;;;;;
0x084;IC_PRELOAD_EVICT_CNT_REG;clk;reset_n;;;;[31:16];16'h0;RO;;;;;;;;;;;;;
;;;;;;ic_preload_evict_cnt;[15:0];16'h0;RO;;;;;;;;;;;;;
0x088;IC_PRELOAD_MISS_CNT_REG;clk;reset_n;;;;[31:16];16'h0;RO;;;;;;;;;;;;;
;;;;;;ic_preload_miss_cnt;[15:0];16'h0;RO;;;;;;;;;;;;;
0x08C;IBUS3_ABANDON_CNT_REG;clk;reset_n;;;;[31:16];16'h0;RO;;;;;;;;;;;;;
;;;;;;ibus3_abandon_cnt;[15:0];16'h0;RO;;;;;;;;;;;;;
0x090;IBUS2_ABANDON_CNT_REG;clk;reset_n;;;;[31:16];16'h0;RO;;;;;;;;;;;;;
;;;;;;ibus2_abandon_cnt;[15:0];16'h0;RO;;;;;;;;;;;;;
0x094;IBUS1_ABANDON_CNT_REG;clk;reset_n;;;;[31:16];16'h0;RO;;;;;;;;;;;;;
;;;;;;ibus1_abandon_cnt;[15:0];16'h0;RO;;;;;;;;;;;;;
0x098;IBUS0_ABANDON_CNT_REG;clk;reset_n;;;;[31:16];16'h0;RO;;;;;;;;;;;;;
;;;;;;ibus0_abandon_cnt;[15:0];16'h0;RO;;;;;;;;;;;;;
0x09C;IBUS3_ACS_MISS_CNT_REG;clk;reset_n;;;ibus3_acs_miss_cnt;[31:0];32'h0;RO;;;;;;;;;;;;;
0x0A0;IBUS2_ACS_MISS_CNT_REG;clk;reset_n;;;ibus2_acs_miss_cnt;[31:0];32'h0;RO;;;;;;;;;;;;;
0x0A4;IBUS1_ACS_MISS_CNT_REG;clk;reset_n;;;ibus1_acs_miss_cnt;[31:0];32'h0;RO;;;;;;;;;;;;;
0x0A8;IBUS0_ACS_MISS_CNT_REG;clk;reset_n;;;ibus0_acs_miss_cnt;[31:0];32'h0;RO;;;;;;;;;;;;;
0x0AC;IBUS3_ACS_CNT_REG;clk;reset_n;;;ibus3_acs_cnt;[31:0];32'h0;RO;;;;;;;;;;;;;
0x0B0;IBUS2_ACS_CNT_REG;clk;reset_n;;;ibus2_acs_cnt;[31:0];32'h0;RO;;;;;;;;;;;;;
0x0B4;IBUS1_ACS_CNT_REG;clk;reset_n;;;ibus1_acs_cnt;[31:0];32'h0;RO;;;;;;;;;;;;;
0x0B8;IBUS0_ACS_CNT_REG;clk;reset_n;;;ibus0_acs_cnt;[31:0];32'h0;RO;;;;;;;;;;;;;
0x0BC;DC_PRELOAD_CNT_REG;clk;reset_n;;;;[31:16];16'h0;RO;;;;;;;;;;;;;
;;;;;;dc_preload_cnt;[15:0];16'h0;RO;;;;;;;;;;;;;
0x0C0;DC_PRELOAD_EVICT_CNT_REG;clk;reset_n;;;;[31:16];16'h0;RO;;;;;;;;;;;;;
;;;;;;dc_preload_evict_cnt;[15:0];16'h0;RO;;;;;;;;;;;;;
0x0C4;DC_PRELOAD_MISS_CNT_REG;clk;reset_n;;;;[31:16];16'h0;RO;;;;;;;;;;;;;
;;;;;;dc_preload_miss_cnt;[15:0];16'h0;RO;;;;;;;;;;;;;
0x0C8;DBUS3_ABANDON_CNT_REG;clk;reset_n;;;;[31:16];16'h0;RO;;;;;;;;;;;;;
;;;;;;dbus3_abandon_cnt;[15:0];16'h0;RO;;;;;;;;;;;;;
0x0CC;DBUS2_ABANDON_CNT_REG;clk;reset_n;;;;[31:16];16'h0;RO;;;;;;;;;;;;;
;;;;;;dbus2_abandon_cnt;[15:0];16'h0;RO;;;;;;;;;;;;;
0x0D0;DBUS1_ABANDON_CNT_REG;clk;reset_n;;;;[31:16];16'h0;RO;;;;;;;;;;;;;
;;;;;;dbus1_abandon_cnt;[15:0];16'h0;RO;;;;;;;;;;;;;
0x0D4;DBUS0_ABANDON_CNT_REG;clk;reset_n;;;;[31:16];16'h0;RO;;;;;;;;;;;;;
;;;;;;dbus0_abandon_cnt;[15:0];16'h0;RO;;;;;;;;;;;;;
0x0D8;DBUS3_ACS_WB_CNT_REG;clk;reset_n;;;;[31:20];12'h0;RO;;;;;;;;;;;;;
;;;;;;dbus3_acs_wb_cnt;[19:0];20'h0;RO;;;;;;;;;;;;;
0x0DC;DBUS2_ACS_WB_CNT_REG;clk;reset_n;;;;[31:20];12'h0;RO;;;;;;;;;;;;;
;;;;;;dbus2_acs_wb_cnt;[19:0];20'h0;RO;;;;;;;;;;;;;
0x0E0;DBUS1_ACS_WB_CNT_REG;clk;reset_n;;;;[31:20];12'h0;RO;;;;;;;;;;;;;
;;;;;;dbus1_acs_wb_cnt;[19:0];20'h0;RO;;;;;;;;;;;;;
0x0E4;DBUS0_ACS_WB_CNT_REG;clk;reset_n;;;;[31:20];12'h0;RO;;;;;;;;;;;;;
;;;;;;dbus0_acs_wb_cnt;[19:0];20'h0;RO;;;;;;;;;;;;;
0x0E8;DBUS3_ACS_MISS_CNT_REG;clk;reset_n;;;dbus3_acs_miss_cnt;[31:0];32'h0;RO;;;;;;;;;;;;;
0x0EC;DBUS2_ACS_MISS_CNT_REG;clk;reset_n;;;dbus2_acs_miss_cnt;[31:0];32'h0;RO;;;;;;;;;;;;;
0x0F0;DBUS1_ACS_MISS_CNT_REG;clk;reset_n;;;dbus1_acs_miss_cnt;[31:0];32'h0;RO;;;;;;;;;;;;;
0x0F4;DBUS0_ACS_MISS_CNT_REG;clk;reset_n;;;dbus0_acs_miss_cnt;[31:0];32'h0;RO;;;;;;;;;;;;;
0x0F8;DBUS3_ACS_CNT_REG;clk;reset_n;;;dbus3_acs_cnt;[31:0];32'h0;RO;;;;;;;;;;;;;
0x0FC;DBUS2_ACS_CNT_REG;clk;reset_n;;;dbus2_acs_cnt;[31:0];32'h0;RO;;;;;;;;;;;;;
0x100;DBUS1_ACS_CNT_REG;clk;reset_n;;;dbus1_acs_cnt;[31:0];32'h0;RO;;;;;;;;;;;;;
0x104;DBUS0_ACS_CNT_REG;clk;reset_n;;;dbus0_acs_cnt;[31:0];32'h0;RO;;;;;;;;;;;;;
0x108;CACHE_DBG_INT_ENA_REG;clk;reset_n;;;;[31:14];18'h0;RO;;;;;;;;;;;;;
;;;;;;mmu_entry_fault_int_ena;[13];1'b0;R/W;;;;;;;;;;;;;
;;;;;;dcache_reject_int_ena;[12];1'b0;R/W;;;;;;;;;;;;;
;;;;;;dcache_write_flash_int_ena;[11];1'b0;R/W;;;;;;;;;;;;;
;;;;;;dc_preload_size_fault_int_ena;[10];1'b0;R/W;;;;;;;;;;;;;
;;;;;;dc_sync_size_fault_int_ena;[9];1'b0;R/W;;;;;;;;;;;;;
;;;;;;dbus_cnt_ovf_int_ena;[8];1'b0;R/W;;;;;;;;;;;;;
;;;;;;dbus_acs_msk_ic_int_ena;[7];1'b0;R/W;;;;;;;;;;;;;
;;;;;;icache_reject_int_ena;[6];1'b0;R/W;;;;;;;;;;;;;
;;;;;;ic_preload_size_fault_int_ena;[5];1'b0;R/W;;;;;;;;;;;;;
;;;;;;ic_sync_size_fault_int_ena;[4];1'b0;R/W;;;;;;;;;;;;;
;;;;;;ibus_cnt_ovf_int_ena;[3];1'b0;R/W;;;;;;;;;;;;;
;;;;;;ibus_acs_msk_ic_int_ena;[2];1'b0;R/W;;;;;;;;;;;;;
;;;;;;;[1];1'b0;RO;;;;;;;;;;;;;
;;;;;;cache_dbg_en;[0];1'b1;R/W;;;;;;;;;;;;;
0x10C;CACHE_DBG_INT_CLR_REG;clk;reset_n;;;;[31:12];20'h0;RO;;;;;;;;;;;;;
;;;;;;mmu_entry_fault_int_clr;[11];1'b0;WOD;;;;;;;;;;;;;
;;;;;;dcache_reject_int_clr;[10];1'b0;WOD;;;;;;;;;;;;;
;;;;;;dcache_write_flash_int_clr;[9];1'b0;WOD;;;;;;;;;;;;;
;;;;;;dc_preload_size_fault_int_clr;[8];1'b0;WOD;;;;;;;;;;;;;
;;;;;;dc_sync_size_fault_int_clr;[7];1'b0;WOD;;;;;;;;;;;;;
;;;;;;dbus_cnt_ovf_int_clr;[6];1'b0;WOD;;;;;;;;;;;;;
;;;;;;dbus_acs_msk_ic_int_clr;[5];1'b0;WOD;;;;;;;;;;;;;
;;;;;;icache_reject_int_clr;[4];1'b0;WOD;;;;;;;;;;;;;
;;;;;;ic_preload_size_fault_int_clr;[3];1'b0;WOD;;;;;;;;;;;;;
;;;;;;ic_sync_size_fault_int_clr;[2];1'b0;WOD;;;;;;;;;;;;;
;;;;;;ibus_cnt_ovf_int_clr;[1];1'b0;WOD;;;;;;;;;;;;;
;;;;;;ibus_acs_msk_ic_int_clr;[0];1'b0;WOD;;;;;;;;;;;;;
0x110;CACHE_DBG_STATUS0_REG;clk;reset_n;;;;[31:22];10'b0;RO;;;;;;;;;;;;;
;;;;;;icache_reject_st;[21];1'b0;RO;;;;;;;;;;;;;
;;;;;;ic_preload_size_fault_st;[20];1'b0;RO;;;;;;;;;;;;;
;;;;;;ic_sync_size_fault_st;[19];1'b0;RO;;;;;;;;;;;;;
;;;;;;ic_preload_cnt_ovf_st;[18];1'b0;RO;;;;;;;;;;;;;
;;;;;;ic_preload_evict_cnt_ovf_st;[17];1'b0;RO;;;;;;;;;;;;;
;;;;;;ic_preload_miss_cnt_ovf_st;[16];1'b0;RO;;;;;;;;;;;;;
;;;;;;ibus3_abandon_cnt_ovf_st;[15];1'b0;RO;;;;;;;;;;;;;
;;;;;;ibus2_abandon_cnt_ovf_st;[14];1'b0;RO;;;;;;;;;;;;;
;;;;;;ibus1_abandon_cnt_ovf_st;[13];1'b0;RO;;;;;;;;;;;;;
;;;;;;ibus0_abandon_cnt_ovf_st;[12];1'b0;RO;;;;;;;;;;;;;
;;;;;;ibus3_acs_miss_cnt_ovf_st;[11];1'b0;RO;;;;;;;;;;;;;
;;;;;;ibus2_acs_miss_cnt_ovf_st;[10];1'b0;RO;;;;;;;;;;;;;
;;;;;;ibus1_acs_miss_cnt_ovf_st;[9];1'b0;RO;;;;;;;;;;;;;
;;;;;;ibus0_acs_miss_cnt_ovf_st;[8];1'b0;RO;;;;;;;;;;;;;
;;;;;;ibus3_acs_cnt_ovf_st;[7];1'b0;RO;;;;;;;;;;;;;
;;;;;;ibus2_acs_cnt_ovf_st;[6];1'b0;RO;;;;;;;;;;;;;
;;;;;;ibus1_acs_cnt_ovf_st;[5];1'b0;RO;;;;;;;;;;;;;
;;;;;;ibus0_acs_cnt_ovf_st;[4];1'b0;RO;;;;;;;;;;;;;
;;;;;;ibus3_acs_msk_icache_st;[3];1'b0;RO;;;;;;;;;;;;;
;;;;;;ibus2_acs_msk_icache_st;[2];1'b0;RO;;;;;;;;;;;;;
;;;;;;ibus1_acs_msk_icache_st;[1];1'b0;RO;;;;;;;;;;;;;
;;;;;;ibus0_acs_msk_icache_st;[0];1'b0;RO;;;;;;;;;;;;;
0x114;CACHE_DBG_STATUS1_REG;clk;reset_n;;;;[31:28];4'b0;RO;;;;;;;;;;;;;
;;;;;;mmu_entry_fault_st;[27];1'b0;RO;;;;;;;;;;;;;
;;;;;;dcache_reject_st;[26];1'b0;RO;;;;;;;;;;;;;
;;;;;;dcache_write_flash_st;[25];1'b0;RO;;;;;;;;;;;;;
;;;;;;dc_preload_size_fault_st;[24];1'b0;RO;;;;;;;;;;;;;
;;;;;;dc_sync_size_fault_st;[23];1'b0;RO;;;;;;;;;;;;;
;;;;;;dc_preload_cnt_ovf_st;[22];1'b0;RO;;;;;;;;;;;;;
;;;;;;dc_preload_evict_cnt_ovf_st;[21];1'b0;RO;;;;;;;;;;;;;
;;;;;;dc_preload_miss_cnt_ovf_st;[20];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus3_abandon_cnt_ovf_st;[19];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus2_abandon_cnt_ovf_st;[18];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus1_abandon_cnt_ovf_st;[17];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus0_abandon_cnt_ovf_st;[16];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus3_acs_wb_cnt_ovf_st;[15];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus2_acs_wb_cnt_ovf_st;[14];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus1_acs_wb_cnt_ovf_st;[13];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus0_acs_wb_cnt_ovf_st;[12];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus3_acs_miss_cnt_ovf_st;[11];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus2_acs_miss_cnt_ovf_st;[10];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus1_acs_miss_cnt_ovf_st;[9];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus0_acs_miss_cnt_ovf_st;[8];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus3_acs_cnt_ovf_st;[7];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus2_acs_cnt_ovf_st;[6];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus1_acs_cnt_ovf_st;[5];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus0_acs_cnt_ovf_st;[4];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus3_acs_msk_dcache_st;[3];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus2_acs_msk_dcache_st;[2];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus1_acs_msk_dcache_st;[1];1'b0;RO;;;;;;;;;;;;;
;;;;;;dbus0_acs_msk_dcache_st;[0];1'b0;RO;;;;;;;;;;;;;
0x118;PRO_CACHE_ACS_CNT_CLR;clk;reset_n;;;;[31:2];30'b0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_acs_cnt_clr;[1];1'b0;WOD;;;;;;;;;;;;;
;;;;;;pro_dcache_acs_cnt_clr;[0];1'b0;WOD;;;;;;;;;;;;;
0x11C;PRO_DCACHE_REJECT_ST;clk;reset_n;;;;[31:6];26'h0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_cpu_attr;[5:3];3'b0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_tag_attr;[2:0];3'b0;RO;;;;;;;;;;;;;
0x120;PRO_DCACHE_REJECT_VADDR;clk;reset_n;;;pro_dcache_cpu_vaddr;[31:0];32'h0;RO;;;;;;;;;;;;;
0x124;PRO_ICACHE_REJECT_ST;clk;reset_n;;;;[31:6];26'h0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_cpu_attr;[5:3];3'b0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_tag_attr;[2:0];3'b0;RO;;;;;;;;;;;;;
0x128;PRO_ICACHE_REJECT_VADDR;clk;reset_n;;;pro_icache_cpu_vaddr;[31:0];32'h0;RO;;;;;;;;;;;;;
0x12C;PRO_CACHE_MMU_FAULT_CONTENT;clk;reset_n;;;;[31:17];15'h0;RO;;;;;;;;;;;;;
;;;;;;pro_cache_mmu_fault_content;[16:0];17'h0;RO;;;;;;;;;;;;;
0x130;PRO_CACHE_MMU_FAULT_VADDR;clk;reset_n;;;pro_cache_mmu_fault_vaddr;[31:0];32'h0;RO;;;;;;;;;;;;;
0x134;PRO_CACHE_WRAP_AROUND_CTRL;clk;reset_n;;;;[31:2];30'b0;RO;;;;;;;;;;;;;
;;;;;;pro_cache_sram_rd_wrap_around;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_cache_flash_wrap_around;[0];1'b0;R/W;;;;;;;;;;;;;
0x138;PRO_CACHE_MMU_POWER_CTRL;clk;reset_n;;;;[31:2];30'b0;RO;;;;;;;;;;;;;
;;;;;;pro_cache_mmu_mem_pd;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_cache_mmu_mem_force_on;[0];1'b1;R/W;;;;;;;;;;;;;
0x13C;PRO_CACHE_STATE;clk;reset_n;;;;[31:24];8'h0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_state;[23:12];12'h0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_state;[11:0];12'h0;RO;;;;;;;;;;;;;
0x140;CACHE_ENCRYPT_DECRYPT_RECORD_DISABLE;clk;reset_n;;;;[31:2];30'b0;RO;;;;;;;;;;;;;
;;;;;;record_disable_G0CB_decrypt;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;record_disable_DB_encrypt;[0];1'b0;R/W;;;;;;;;;;;;;
0x144;CACHE_ENCRYPT_DECRYPT_CLK_FORCE_ON;clk;reset_n;;;;[31:3];29'b0;RO;;;;;;;;;;;;;
;;;;;;clk_force_on_automatic_encrypt_decrypt;[2];1'b1;R/W;;;;;;;;;;;;;
;;;;;;clk_force_on_G0CB_decrypt;[1];1'b1;R/W;;;;;;;;;;;;;
;;;;;;clk_force_on_DB_encrypt;[0];1'b1;R/W;;;;;;;;;;;;;
0x148;CACHE_BRIDGE_ARBITER_CTRL;clk;reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;;;alloc_wb_hold_arbiter;[0];1'b0;R/W;;;;;;;;;;;;;
0x14C;CACHE_PRELOAD_INT_CTRL;clk;reset_n;;;;[31:6];26'b0;RO;;;;;;;;;;;;;
;;;;;;pro_dcache_preload_int_clr;[5];1'b0;WOD;;;;;;;;;;;;;
;;;;;;pro_dcache_preload_int_ena;[4];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_preload_int_st;[3];1'b0;RO;;;;;;;;;;;;;
;;;;;;pro_icache_preload_int_clr;[2];1'b0;WOD;;;;;;;;;;;;;
;;;;;;pro_icache_preload_int_ena;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_preload_int_st;[0];1'b0;RO;;;;;;;;;;;;;
0x150;CACHE_CONF_MISC;clk;reset_n;;;;[31:2];30'h0;RO;;;;;;;;;;;;;
;;;;;;pro_cache_ignore_sync_mmu_entry_fault;[1];1'b1;R/W;;;;;;;;;;;;;
;;;;;;pro_cache_ignore_preload_mmu_entry_fault;[0];1'b1;R/W;;;;;;;;;;;;;
0x154;CLOCK_GATE_REG;clk;reset_n;;;;[31:1];31'h0;RO;;;;;;;;;;;;;
;;;;Not;;reg_clk_en;[0];1'b1;R/W;;;;;;;;;;;;;
0x3FC;PRO_EXTMEM_REG_DATE_REG;clk;reset_n;;;;[31:28];4'h0;RO;;;;;;;;;;;;;
;;;;;;pro_extmem_reg_date;[27:0];28'h1812130;R/W;;;;;;;;;;;;;
