# **Verificaci칩n del Controlador SDRAM**

Este proyecto realiza la verificaci칩n de un controlador SDRAM utilizando SystemVerilog. El entorno de verificaci칩n est치 organizado en capas, con varios componentes dise침ados para trabajar juntos y asegurar el correcto funcionamiento del controlador.

### **Resumen del Proyecto**

| **Componente**      | **Descripci칩n**                                                                                  |
|---------------------|--------------------------------------------------------------------------------------------------|
| **Top-Level Testbench (tb_top)** | Inicializa las se침ales del sistema, instancia el controlador SDRAM y configura la interfaz de bus. |
| **Environment Class (environment)** | Configura el entorno de simulaci칩n creando instancias del driver, scoreboard, y monitor.      |
| **Monitor Class (monitor)**        | Monitorea las se침ales en el bus para validar las operaciones de escritura y lectura.           |
| **Scoreboard Class (scoreboard)**  | Almacena y rastrea valores para asegurar la integridad de los datos en memoria.                |
| **Driver Class (driver_bus_master)** | Maneja las interacciones con el controladro de la SDRAM, incluyendo operaciones de reset, escritura y lectura.    |
| **Stimulus Class (stimulus)**      | Genera est칤mulos aleatorios para probar el sistema bajo diferentes condiciones.                |
| **StimulusB Class (stimulusB)**    | Genera est칤mulos aleatorios espec칤ficos para las direcciones de banco, fila y columna.         |
| **Interface (interface_bus_master)** | Define las conexiones para el sistema bus master (Wishbone).               |
| **Test Programs (testcase)**       | Define escenarios de prueba espec칤ficos para validar el comportamiento del controlador.            |

### **Detalles del Entorno de Verificaci칩n**

- **Top-Level Testbench (tb_top):**  
  Este m칩dulo es el banco de pruebas de nivel superior. Inicializa las se침ales de reloj del sistema, instancia el controlador SDRAM y conecta el programa de prueba a la interfaz de bus para la simulaci칩n. Adem치s, sincroniza los relojes del sistema y SDRAM, y define las se침ales de interfaz Wishbone y SDRAM para la comunicaci칩n con la memoria.

- **Environment Class (environment):**  
  Configura el entorno de simulaci칩n creando instancias del driver, scoreboard, y monitor. Conecta estos componentes utilizando la interfaz virtual y ejecuta en paralelo el monitoreo de se침ales para asegurar que todas las operaciones sean registradas y validadas correctamente.

- **Monitor Class (monitor):**  
  Monitorea continuamente las se침ales en el bus para rastrear las operaciones de escritura y lectura. Compara los valores observados con los almacenados en el scoreboard para validar la integridad de los datos.

- **Scoreboard Class (scoreboard):**  
  Utiliza un mecanismo de almacenamiento para rastrear las operaciones de escritura y lectura, asegurando que los valores correctos se escriban o lean de la memoria.

- **Driver Class (driver_bus_master):**  
  Implementa el driver para el bus master, manejando interacciones con el SDRAM, incluyendo la realizaci칩n de operaciones de reset, escritura y lectura en r치faga.

- **Stimulus Class (stimulus):**  
  Genera est칤mulos aleatorios para probar el sistema bajo diferentes condiciones, asegurando su correcto funcionamiento.

- **StimulusB Class (stimulusB):**  
  Se especializa en generar est칤mulos aleatorios para direcciones de banco, fila y columna.

- **Interface (interface_bus_master):**  
  Define las conexiones clave para el sistema bus master, incluyendo relojes y se침ales de bus para la comunicaci칩n con la SDRAM.

- **Test Programs (testcase):**  
  Escenarios de prueba espec칤ficos que utilizan las clases del entorno para realizar operaciones de escritura y lectura, verificando el comportamiento del sistema bajo diversas condiciones.

### **Plataforma de Simulaci칩n**

Este proyecto fue desarrollado y puede ser ejecutado f치cilmente en la plataforma EDA Playground. Puedes acceder al proyecto y ejecutarlo utilizando el siguiente enlace:

游댕 [EDA Playground - Verificaci칩n Controlador SDRAM](https://www.edaplayground.com/x/rJYB)

