<<<<<<< HEAD
module mux_writereg(
    
    input wire [1:0] selector,
    input wire [4:0] Data_0,// primeira entrada de dados - RT - 4 bits 
    input wire [15:0] Data_1, // segunda entrada de dados - 16 bits - IMEDIATO 
    output wire [4:0]  Data_out // saida - reg do banco de reg - s贸 tem 5 bits
); 
    // se for verdade eh so a parte do rd do data1 - diz os bits 
    // S贸 vou querer uma parte do sinal
    assign Data_out = (selector) ? Data_1[15:11] : Data_0;



=======
module mux_writereg(
    
    input wire [1:0] selector,
    input wire [4:0] Data_0,// primeira entrada de dados - RT - 4 bits 
    input wire [15:0] Data_1, // segunda entrada de dados - 16 bits - IMEDIATO 
    output wire [4:0]  Data_out // saida - reg do banco de reg - s贸 tem 5 bits
); 
    // se for verdade eh so a parte do rd do data1 - diz os bits 
    // S贸 vou querer uma parte do sinal
    assign Data_out = (selector) ? Data_1[15:11] : Data_0;



>>>>>>> f5c760b8f7aa2e7e7d608408ebd4e02d28ba8bb9
endmodule