<h1 align="center"> Bare Metal </h1> <br>

## Table of Contents

- [System Topology](#system-topology)
- [Intel Architecture](#intel-architecture)
- [Processor](#processor)
- [Bus](#bus)
- [I/O bus](#io-bus)
- [DMA](#dma)
- [TLB & Cache](#tlb--cache)
- [Memory & Memory controller](#memory--memory-controller)
- [Authors](#authors)
- [Reference](#reference)

## System Topology
<p align="center">
  <img src = "https://i.imgur.com/GXDj43n.png">
  <br><br>
  <img src = "https://i.imgur.com/8LQNtSi.png">
</p>
SMP : 코어가 많아질수록 여러 프로세서들이 메모리를 공용으로 사용함으로써 병목현상이 발생할 수 있다.  
NUMA : 적은 수의 코어 그룹(node)에서 메모리를 공유하고 느린 연결을 통해서 다른 node의 메모리에 접근하도록 함으로써 코어의 수를 더욱 늘릴 수 있다. NUMA topology에서는 application이 어느 메모리에서 수행되는지가 중요하다.

## Intel Architecture
<p align="center">
  <img src = "https://i.imgur.com/eoRUbfj.png">
  <br><br>
  <img src = "https://i.imgur.com/cVMAglb.png">
</p>

Nowadays, the functions of the north bridge are usually included in the processor itself,  
while the south bridge has been replaced by the much more capable PCH.  
== north bridge를 거치지 않고 memory와 PCIe를 processor에 연결하여 속도가 빠르다.

## Processor

<p align="center">
  <img src = "https://i.imgur.com/lXQaaeq.png">
</p>
과거에는 memory controller가 northbridge에 존재했으나, 최근에는 processor에 존재한다.
<br><br>

<p align="center">
  <img src = "https://i.imgur.com/HnnLVTV.png">
</p>
위의 그림에서 왼쪽 cpu package(motherboard에 장착 가능한 단위)에는 2개의 cpu die가 있고 각각 2개의 cpu core를 가지고 있다.

## Bus

Bus : 컴퓨터의 한 부분에서 다른 부분(혹은 다른 컴퓨터)으로 데이터가 전송되는 전선 모음

Bus의 종류  
1. Processor-memory bus
   - 짧고, 고속이다.
   - cache block 전송에 대해서 최적화가 되어있다.
2. I/O bus
   - 길고, 다양한 종류의 I/O 장치 연결을 지원한다.
   - chipset에 연결되어있다.

bus에 전송되는 데이터 종류  
data, control signal(instruction, clock signal)

<p align="center">
  <img src = "https://i.imgur.com/42e3lp5.png">
</p>

Serial bus vs Parallel bus
Serial bus : 하나의 선에 한 비트씩 전송하는 방식이다.  
Parallel bus : 여러 선에 각각 한 비트씩 전송하는 방식이다. 

Parallel bus는 wire의 길이가 길어질수록 데이터가 변형되거나 전송오류(crosstalk)가 발생할 가능성이 높다.  
또한 많은 수의 wire를 필요하여 제한된 공간에 집적화시키기에는 한계가 있다.  
=> 최근에는 serial bus를 주로 사용한다.

## I/O bus
SATA :  
직렬 전송 방식을 사용하는 인터페이스 규격.   
SATA 인터페이스는 하드디스크(HDD)나 광학 디스크 드라이브(ODD)와의  
데이터 전송을 위해 만든 컴퓨터 데이터 연결 방식의 한 종류로,  
PC 개발 초기부터 사용된 병렬 전송 방식의 인터페이스(PATA)를 대체하기 위해 만들어졌다.  
SATA 인터페이스는 현재까지 이론적 데이터 전송 속도 한계는 600MB/s이다.  

PCI express :  
최근 SATA 인터페이스의 초당 데이터 전송 속도의 성능 한계를 극복한  
PCIe 인터페이스 규격이 등장하면서 시장의 트렌드가 옮겨가고 있다.  

CPU/chipset PCIe Lane의 수도 성능에 영향을 준다.   

CPU의 PCIe Lane에 연결되는 장치  
GPU, M.2 nvme SSD, ...  

chipset의 PCIe Lane에 연결되는 장치  
RAID, SSD, network card, sound card, ...  

## DMA

<p align="center">
  <img src = "https://i.imgur.com/fKpkE6I.png">
</p>

주변장치에서 memory, memory에서 주변장치, memory에서 memory 사이에 대용량 데이터를 전송할 때 효과적이다.

**자료 추가하기**

## TLB & Cache

<p align="center">
  <img src = "https://i.imgur.com/x7lP5NJ.png">
  <br><br>
  <img src = "https://i.imgur.com/5YVgZJG.png">
</p>

TLB(translation lookaside buffer)는 page table에서 최근 사용된 mapping을 기록한다.  
Virtual address를 physical address로 변환할 때 TLB를 먼저 찾아본다. TLB에 존재하면,  
physical address를 반환하고 cache access를 시도한다.  
TLB에 없다면 page table에서 찾아보고 다시 TLB를 수정한 다음 다시 변환을 수행한다.  
Cache에 목표로하는 데이터가 존재하면, CPU에 데이터를 전송한다.  
만일 cache에 존재하지 않는다면,해당 block을 memory로부터 가져와서 cache에 update한다.  

## Memory & Memory controller

<p align="center">
  <img src = "https://i.imgur.com/49msQzN.png">
</p>

Memory controller가 하는 일
1. Map physical addresses to DRAM addresses
2. DRAM request scheduling  
3. DRAM refresh strategies  

How to increase the bandwidth and reduce latency?
1. Channel
    <p align="center">
      <img src = "https://i.imgur.com/hkJy7Mh.png">
    </p>
    
    Memory controller가 data를 각 체널에 분배하여 저장하면,  
    하나의 메모리 체널에서 큰 데이터를 순차적으로 읽어오는 대신에   
    여러 메모리 채널에서 한꺼번에 데이터를 읽어올 수 있다.  
    => 8GB 메모리 1개보다 4GB 메모리 2개가 낫다.

2. Bank
    <p align="center">      
      <img src = "https://i.imgur.com/dwFx9RY.png">
      <br><br>
      <img src = "https://i.imgur.com/EWPzuTv.png">
      <br><br>
      <img src = "https://i.imgur.com/cVUHB9P.png">
      <br><br>
    </p>
    
    한 bank에 여러 memory access를 요청하는 경우에는 bank conflict가 발생한다.   
    만약 서로다른 bank의 데이터를 요청하는 경우에는, 동시에 여러 요청을 보내어 병렬적으로 수행할 수 있다.  


3. Data rate
    <p align="center">
      <img src = "https://i.imgur.com/sfMEuz8.png">
    </p>
    
    한 사이클에 많은 데이터를 보냄으로써 bandwidth를 높임

4. Rank  
Rank is a group of DRAM chips that are accessed  
simultaneously (via the chip select [CS] signal) to provide  
72 bits of data (64 bits data + 8 bits ECC) to the system.

## Authors

* **Kim Min Woo** - [JoeyValentine](https://github.com/JoeyValentine)

## Reference
- PERFORMANCE TUNING GUIDE : 
[(1)](https://access.redhat.com/documentation/en-us/red_hat_enterprise_linux/7/html/performance_tuning_guide/index)
- Intel Architecture : 
[(1)](https://hardforum.com/threads/intel-dmi-3-0-bottlenecks.1930465/) 
[(2)](https://www.intel.com/content/dam/www/public/us/en/documents/white-papers/ia-introduction-basics-paper.pdf)
[(3)](https://m.blog.naver.com/PostView.nhn?blogId=neos_rtos&logNo=220256594872&proxyReferer=https%3A%2F%2Fwww.google.com%2F])
- numa : 
[(1)](https://www.itfind.or.kr/COMIN/file25034-%ec%9e%84%eb%b2%a0%eb%94%94%eb%93%9c%20%eb%a9%80%ed%8b%b0%ec%bd%94%ec%96%b4%20SMP%20%eb%b0%8f%20%eb%a9%80%ed%8b%b0%ec%8a%a4%eb%a0%88%eb%94%a9.pdf)
[(2)](https://www.youtube.com/watch?v=ORBzoVCUHwY)
[(3)](https://frankdenneman.nl/2016/07/06/introduction-2016-numa-deep-dive-series/)
- What is meant by the terms CPU, Core, Die and Package? : 
[(1)](https://superuser.com/questions/324284/what-is-meant-by-the-terms-cpu-core-die-and-package)
- chipset : 
[(1)](https://www.youtube.com/watch?v=eJn-qPHtfzI)
- bus :
[(1)](https://www.youtube.com/watch?v=VvEikwvyN8k)
[(2)](https://www.slideshare.net/lpapadop/data-buses)
[(3)](https://slideplayer.com/slide/9213216/)
- PCIE : 
[(1)](https://www.quora.com/What-is-the-difference-between-the-PCIe-lanes-from-the-CPU-and-the-ones-from-the-motherboard-Is-there-a-performance-difference)
[(2)](https://www.youtube.com/watch?v=rctaLgK5stA) 
[(3)](https://silentpc.com/articles/performance-and-pci-express-bus-lanes#socket-performance)
[(4)](https://www.youtube.com/watch?v=nJyH0XEoPEs)
- memory architecture : 
[(1)](https://www.samsungsds.com/global/ko/news/story/1203229_2919.html)
[(2)](https://lunatine.net/2016/07/14/numa-with-linux/)
[(3)](https://frankdenneman.nl/2015/03/02/memory-deep-dive-summary/)
- DRAM : 
[(1)](http://www.dejazzer.com/coen4730/doc/lecture05_dram.pdf)
[(2)](https://h20195.www2.hpe.com/V2/getpdf.aspx/4AA6-6217ENW.pdf?)
- DMA : 
[(1)](https://ko.wikipedia.org/wiki/%EC%A7%81%EC%A0%91_%EB%A9%94%EB%AA%A8%EB%A6%AC_%EC%A0%91%EA%B7%BC) 
[(2)](http://www.jidum.com/jidums/view.do?jidumId=470)
[(3)](http://dohk.tistory.com/attachment/cfile5.uf@237F3150544A050C373A2B.pdf)
- page table :
[(1)](https://en.wikipedia.org/wiki/Page_table)
- I/O :
[(1)](http://www.uniwise.co.kr/pdfupload/lecture_upload/R201500370/oshjt_5.pdf)
[(2)](https://slideplayer.com/slide/12329578/)
- file I/O : 
[(1)](https://www.slideserve.com/lee-becker/file-input-output/?utm_source=slideserve&utm_medium=website&utm_campaign=auto+related+load)
