Tvoj modul `TwoFlopSynchronizer` je klasickÃ½ a robustnÃ½ **dvojstupÅˆovÃ½ synchronizÃ¡tor** urÄenÃ½ pre prenos signÃ¡lu z *asynchrÃ³nnej domÃ©ny* do *cieÄ¾ovej hodinovej domÃ©ny*. NiÅ¾Å¡ie je detailnÃ¡ analÃ½za z hÄ¾adiska **resetu** (synchronnÃ½ vs. asynchronnÃ½), aj odporÃºÄania pre prax.

---

## ğŸ” ÄŒo robÃ­ tento modul?

* CieÄ¾: bezpeÄne preniesÅ¥ signÃ¡l `d` (asynchrÃ³nny voÄi `clk`) do clock domÃ©ny `clk`.
* VyuÅ¾Ã­va **2 flip-flopy** (reÅ¥azenie) na **minimalizovanie pravdepodobnosti metastability**.
* PouÅ¾Ã­va Å¡pecifickÃ© **atribÃºty pre Quartus** (`altera_attribute`, `async_reg`) â€“ Äo zaisÅ¥uje, Å¾e nÃ¡stroj tento kÃ³d rozpoznÃ¡ ako synchronizÃ©r a pouÅ¾ije patriÄnÃ© opatrenia (napr. zabrÃ¡ni optimalizÃ¡cii, prispÃ´sobÃ­ umiestnenie flip-flopov).

---

## ğŸ§  Reset: AsynchrÃ³nny (`negedge rst_n`)

```systemverilog
always_ff @(posedge clk or negedge rst_n)
```

### â• VÃ½hody pouÅ¾itia **asynchrÃ³nneho resetu** tu:

| Argument                                          | Vysvetlenie                                                                                               |
| ------------------------------------------------- | --------------------------------------------------------------------------------------------------------- |
| ğŸ›‘ **Reset sa mÃ´Å¾e aktivovaÅ¥ nezÃ¡visle od hodÃ­n** | Äo je dÃ´leÅ¾itÃ© najmÃ¤ v situÃ¡ciÃ¡ch, keÄ sa systÃ©m prÃ¡ve zapÃ­na a hodinovÃ½ signÃ¡l eÅ¡te nemusÃ­ byÅ¥ stabilnÃ½. |
| âœ… **ZabezpeÄÃ­ jasnÃ½ poÄiatoÄnÃ½ stav** oboch FF    | Äo je dÃ´leÅ¾itÃ© pre kontrolovanÃ½ Å¡tart synchronizÃ¡tora (obzvlÃ¡Å¡Å¥ v CDC).                                   |
| ğŸ“¦ **OdporÃºÄanÃ½ Intel/Quartus postup**            | pri dizajnovanÃ­ CDC synchronizÃ©rov je pouÅ¾itie asynchrÃ³nneho resetu veÄ¾mi beÅ¾nÃ© (Äasto preferovanÃ©).      |

---

## ğŸ¤” Je to vhodnÃ© rieÅ¡enie?

### âœ… Ãno â€“ pre tento **konkrÃ©tny prÃ­pad synchronizÃ¡tora je asynchrÃ³nny reset Ãºplne v poriadku** a odporÃºÄanÃ½.

**DÃ´vody:**

* SynchronizÃ¡tor je veÄ¾mi jednoduchÃ¡ konÅ¡trukcia.
* VÅ¾dy slÃºÅ¾i ako rozhranie medzi domÃ©nami (CDC), kde sa signÃ¡l mÃ´Å¾e meniÅ¥ kedykoÄ¾vek.
* AsynchrÃ³nny reset zaistÃ­, Å¾e sa vÃ½stupy dostanÃº do znÃ¡meho stavu okamÅ¾ite po resete â€“ Äo je kritickÃ© pri Å¡tarte systÃ©mu.
* Flip-flopy sÃº oznaÄenÃ© pomocou `async_reg`, takÅ¾e nÃ¡stroj (Quartus) sprÃ¡vne vie, Å¾e ide o Å¡peciÃ¡lny reÅ¥azec.

---

## ğŸ†š ÄŒo by sa stalo, keby bol reset **synchrÃ³nny**?

Ak by si zmenil reset na:

```systemverilog
always_ff @(posedge clk)
    if (!rst_n) ...
```

* Fungovalo by to â€” ale **za predpokladu**, Å¾e `clk` je uÅ¾ beÅ¾iaci a stabilnÃ½ v Äase aktivÃ¡cie resetu.
* To **mÃ´Å¾e byÅ¥ problÃ©m**, ak je cieÄ¾ovÃ¡ hodina generovanÃ¡ PLL, ktorÃ¡ eÅ¡te nie je â€lockedâ€œ â€” a teda nebeÅ¾Ã­.

Preto sa v synchronizÃ¡toroch **asynchrÃ³nny reset povaÅ¾uje za robustnejÅ¡Ã­**.

---

## ğŸ§© AlternatÃ­va â€“ bez resetu

Niekedy sa synchronizÃ¡tory **resetom vÃ´bec neinicializujÃº** â€“ ich stav po Å¡tarte je sÃ­ce neznÃ¡my, ale pokiaÄ¾ nie sÃº pripojenÃ© priamo na kritickÃº logiku (napr. FSM), a pouÅ¾Ã­vajÃº sa len na stabilizÃ¡ciu signÃ¡lu, mÃ´Å¾e byÅ¥ reset vynechanÃ½. NaprÃ­klad:

```systemverilog
always_ff @(posedge clk) begin
    sync1_reg <= d;
    q         <= sync1_reg;
end
```

Tento prÃ­stup je vÅ¡ak menej vhodnÃ½, ak:

* sa vÃ½stup `q` pouÅ¾Ã­va v inej logike, ktorÃ¡ vyÅ¾aduje znÃ¡my stav po resete,
* alebo ak chceÅ¡ zaruÄiÅ¥ resetovateÄ¾nosÅ¥ celÃ©ho dizajnu.

---

## âœ… ZÃ¡ver: ÄŒo je vhodnejÅ¡ie?

| Kontext                             | Reset                                                                                                                      |
| ----------------------------------- | -------------------------------------------------------------------------------------------------------------------------- |
| CDC synchronizÃ¡tory (ako tento)     | âœ… **AsynchrÃ³nny reset** (`negedge rst_n`) â€“ vhodnÃ½ a odporÃºÄanÃ½                                                            |
| ZvyÅ¡ok synchrÃ³nnej logiky v dizajne | â˜‘ï¸ **SynchrÃ³nny reset** â€“ preferovanÃ½ kvÃ´li jednoduchÅ¡ej Äasovej analÃ½ze, konzistencii                                     |
| GlobÃ¡lny dizajn (kombinÃ¡cia)        | ğŸ¯ PouÅ¾i synchronizovanÃ© resety (napr. `resetn_sync`) v kaÅ¾dej domÃ©ne a pre CDC synchronizÃ¡tory ponechaj asynchrÃ³nny reset |

---

Ak chceÅ¡, mÃ´Å¾em ti pripraviÅ¥:

* kombinovanÃ½ reset modul pre viacero ÄasovÃ½ch domÃ©n (pixel\_clk, sdram\_clk...),
* alebo viacstupÅˆovÃ½ synchronizÃ¡tor aj s testbenchom.

ChceÅ¡ pokraÄovaÅ¥ v tomto smere?
