為了減少電路複雜度以及電荷分享問題，因此本論文
採用新的電荷泵浦架構，如圖三所示[1][2]。在電源 Vdd,h
與電晶體 M11 的源極之間加入一個 PMOS 電晶體開關
M10，並且也在電晶體 M12 的源極與接地端之間加入另一
個 NMOS 電晶體開關 M13，然後再將將電晶體 M11 與 M12
的汲極相互連接在一起，最後才將電荷泵浦輸出端 cp_out
連接到迴路濾波器之輸入端。由於電晶體開關 M10 和 M13
並沒有直接連到輸出端 cp_out，所以電流所產生的突波
(glitch）會發生在電晶體 M11 和 M12 之源極，當突波產生
時電晶體 M11 和 M12 仍然保持截止狀態，有效抑制突波問
題的發生。電流源電晶體 M11 和 M12 導通速度較緩慢，因
為這些電流脈波的上升和下降時間，是從源極之 RC 的時
間常數來控制。在電晶體 M11 和 M12 的閘極接上旁路電容
C1 和 C2 連接到地，可以減緩突波（glitch）訊號的產生。
當開關被關閉時，從電晶體 M11 和 M12 的源極看進去，有
一個週期的阻抗都是 High，是由於（Vgs-Vt）小，因此產
生很長下降時間的電流脈波。額外增加兩個開關電晶體
M14 與 M15 用來提供低阻抗充電與放電路徑。為了降低電
流鏡的不匹配現象，所以加入電晶體 M4、M9，使電流能
夠分別在 M6 和 M7 被更精確地映射到 M11 和 M12。參考電
流由電晶體 M1 到 M3 產生，而電晶體 M2 的閘極（Vcp）初
始設定值為連接到 VDD，也可連接不同的電壓值，來得到
不同的參考電流值。當 Vcp=1.5V 時，Ipump 輸出電流被設
計在約 150μA。
圖三： 電荷泵浦電路
2.3 迴路濾波器
頻率合成器中的迴路濾波器為一個低通濾波器，可決
定迴路頻寬，而迴路頻寬的大小會影響鎖定時間長短、抖
動大小以及系統穩定度等，因此選擇一適當迴路頻寬，在
設計此電路時需多加留意。迴路濾波器接在充電泵浦器之
後，主要目的是把相頻偵測器輸出的脈波訊號轉換成壓控
振盪器需要的直流訊號，而若採用較低階之濾波器會使充
放電波形成鋸齒波，容易造成壓空震盪器的壓控點抖動，
甚至造成系統不穩定。本論文採用三階迴路濾波器來做設
計，如圖四所示。比二階迴路濾波器多加上一個電阻與電
容，因此在特性上會更加穩定，以有效抑制迴路頻寬外的
雜訊以及比較信號的漏流。
2.4 電壓控制振盪器
為了使電壓控制振盪器持續的振盪，必須提供一負阻
抗來抵消電感及電容的阻抗，並且同時提供訊號放大，圖
五中 M1 及 M2 兩個 NMOS 差動式耦合放大器
(cross-coupled differential amplifier)即有此功能，但所提供
負阻抗及放大能有限，所以新增一組 PMOS M3 M4 差動
圖四： 三階迴路濾波器
式耦合放大器來提升以確保會持續振盪。輸出訊號振幅受
工作電壓限制，故希望能在電源電壓的一半下工作，可以
調 M1~M4 寬長比完成。M5 和 M6 是緩衝器放大振盪訊
號，L2 在直流時視為短路提供電源給緩衝器提高振盪訊
號擺幅，在交流時視為開路可以阻隔雜訊進入電壓控制振
盪器與訊號跑到電源。C3 和 C4 是耦合電容用以濾掉直流
成分以便連接下一級與量測，此電容會衰減輸出訊號，所
以佈局上用多顆電容並聯方式組成以減少阻抗。C1 和 C2
用來濾除基頻以外的諧波成分以提供更好信號純度，也可
以避免低頻振盪造成量測儀器損壞。壓控電容採用台積電
做好的模組 MOS 電容，利用控制電壓的大小改變壓控電
容值，而振盪頻率隨著改變，很多電壓控制振盪器利用多
組可變電容並聯提高可調頻率範圍，並且快速切換頻率
[3][4]。
圖五： 交錯耦合（cross-couple）式 LC 振盪器
2.5 除頻器
大多數高速頻率合成器內的除頻器設計都先使用類
比式除頻器降頻，才接下一級數位式除頻器以降低功率消
耗，其唯一缺點是使用類比式除頻器會用到電感與電容等
大面積元件，將成本提高，所以要因應不同考量而決定。
本論文電壓控制振盪器輸出訊號頻率高達 10GHz，因此本
論文採用電路架構是先使用類比注入鎖定除頻器
(Injection-Locked Frequency Divider, ILFD)除四後，再連續
串接兩級數位式 TSPC(True Single Phase Clock)之正反器
組成除頻器除四，達成整個除十六功能。
圖十一為頻率合成器整體佈局圖，其面積為
1.056mm*0.866mm，使用 TSMC CMOS 0.18μm 1P6M 製
程設計。本電路由於工作頻率高達 10GHz，所以在元件上
都使用 TSMC RF 高頻元件，在元件上外圍有一層 Guard
ring 防護圈，可以有效隔離一些雜訊，但相對的在面積上
會多佔一些空間，但是在可以接受的範圍。電感在積體電
路中佔很大的面積，為了縮小面積，整個電路只使用三個
電感。電路佈局上盡量使用對稱性畫法，使輸出能夠盡量
保持平衡，避免未來發生可靠度問題，電流量大小均納入
考量，金屬線寬度作最佳的調整。佈局圖最後都通過 DRC
與 LVS 驗證，為了以後量測考量，在 PAD 上的規則採用
NDL 規則畫法，使用 on wafer 量測。
圖十一： 頻率合成器佈局圖
表 I
頻率合成器特性比較表
Technology
TSMC
0.18um
CMOS
0.25um SiGe
BICMOS
0.18um
CMOS
Supply voltage 1.5 V 3V~3.6V 1.8V
Center frequency 9.953 GHz 9.953 GHz 10 GHz
Varactor type MOSCAP Junctoinvaractor MOSCAP
VCO tuning range 7.8 % 3 % 15 %
Phase noise
-87 dBc/Hz
@100K
-111 dBc/Hz
@1M
-120dBc/Hz
@100K
-90dBc/Hz
@100K
Input Reference
frequency 622.08 MHz 622.08 MHz 10 MHz
Division ratios 16 Frequencydoubler 513~544
Locking time < 127 ns * *
Power dissipation 16.5 mW < 1 W 77mW
Die area 0.914 mm2 4 mm2 0.43 mm2
This work [10] [11]
四、 結論
表 I 為本論文頻率合成器與[10][11]的特性比較表，從
比較可以看出之間的差異性，本文先與[10]比較其差異，
在電源電壓部份本文只需 1.5V 即可，而文獻卻需要高達
3V 到 3.6V，電壓控制振盪器的頻率調變範圍也較文獻來
的大，消耗功率也僅為 16.5mW，晶片面積也明顯小了許
多，因此以整體而言，本文特性性幾乎優於文獻，成本也
比較低。接下來與[11]相比較，可以看出較大的差異是本
文除頻器採用固定除十六，而文獻採用可程式除頻器，消
耗功率上本電路明顯較文獻低了許多，電源電壓也較文獻
低一點點，在晶片面積上則比文獻大了一點。最後整體來
比較，本文特性是可以接受的。
致謝
本論文感謝國科會計畫的補助，計畫編號為 NSC
95-2221-E-129-006。本論文也感謝國家晶片系統設計中
心(CIC)及台灣積體電路公司(TSMC)，提供製程資料以
研發電路。
參考文獻
[1] C.-M. Hung and K.-K. O, “A fuly integrated 1.5-V 5.5-GHz CMOS
phase-locked loop,” IEEE J. Solid-State Circuits, vol. 37, no. 4, pp.
521-525, Apr. 2002.
[2] E. Juarez-Hernandez and A. Diaz-Sanchez, “A Novel CMOS Charge 
Pump with Positive Feedback for PLL Applications,” Proceedings of the
IEEE International Conference on Electronics, Circuit and Systems,
ICECS 2001, Malta, September 2001.
[3] Chung-Yu Wu and Chi-Yao Yu, “A 0.8V 5.9GHz Wide Tuning Range 
CMOS VCO Using Inversion- Mode Bandswitching Varactors,” in The
2005 IEEE International Symposium on Circuits and Systems, ISCAS
2005, Kobe Japan, May 23-26, 2005.
[4] Yiping Han, Lawrence E. Larson and Donald Y.C. Lie, "A low-voltage
12GHz VCO in 0.13 µm CMOS for OFDM applications," pp. 379-382,
SiRF 2006.
[5]J. Yuan and C. Svensson, “high-speed CMOS Circuit technique,” IEEE J.
Solid-State Circuits, vol. 24, pp.62-70, Feb. 1989.
[6] Sung-Hyun Yang, Cheol-Hee Lee, Kyoung-Rok Cho, “A CMOS 
Dual-Modulus Prescaler Based on A New Charge Sharing Free
D-Flip-Flop,” IEEE ASIC/SOC Conference, pp. 276-280, Sept 2001.
[7] Qiuting Huang and R. Rogenmoser, “A Glitch-Free Single-Phase DFF
for Gigahertz Applications,” Proc. 1994 IEEE ISCAS, vol.4, pp.11-13,
London, May 1994.
[8] R. Rogenmoser, Q. Huang, and F. Pian, “1.57 GHzasynchronous and 1.4
GHz dual-modulus 1.2-pm CMOS prescaler,” in Proc. IEEE I994 CICC,
San Diego, CA, pp. 387-390, May 1973.
[9] Q. Huang et al., “Speed optimization of edge-triggered CMOS circuits
for gigahertz single-phase clocks,” IEEE J. Solid-State Circuits, vol.31,
pp. 456-465, Mar., 1996.
[10]A. Maxim, “A 10GHz SiGe OC192 Frequency Synthesizer Using a
Passive Feed-Forward Loop Filter and a Half Rate Oscilator,” IEEE C.
Solid-State Circuits, pp. 363-366, sept 2004.
[11]N. Pavlovic, J. Gosselin, K. Mistry and D. Leenaerts, “A 10GHz
Frequency Synthesiser for 802.11a in 0.18pm CMOS,”IEEE , pp.
367-370, 2004.
LC 振盪器之振盪頻率為 1
2OSC
f
LC 。在低
供應電源電壓下，可變電壓的範圍非常受到限制，使得
可變電容的範圍很小， OSCf 的變動範圍也跟著很小。
因此，為了要將可調範圍最大化，在振盪電路中之固定
電容必須盡量最小化。所以一般會使用特殊的電容器來
增加可調範圍，如：變容器二極體、MOS可變電容等
架構。
本論文之 VCO 電路設計採用互補式交連耦合
LC-VCO 架構，如圖一所示。為了使壓控振盪器持續的
振盪，必須提供一負阻抗來抵消電感及電容的寄生阻
抗，並且同時提供訊號放大，圖一中 M1 及 M2 兩個
NMOS 差動式耦合放大器 (cross-coupled differential
amplifier)即有此功能，但所提供負阻及放大能有限，所
以新增一組 PMOS M3 及 M4 差動式耦合放大器來提
升以確保會持續振盪。輸出訊號振幅受工作電壓限制，
故希望能在電源電壓的一半下工作，可以調 M1~M4 寬
長完成。M5 和 M6 是緩衝器放大振盪信號，L2 在直流
時視為短路提供電源給緩衝器提高振盪信號擺幅空
間，在交流時視為開路可以阻隔雜訊進入壓控振盪器與
信號跑到電源。C3 和 C4 是耦合電容用以濾掉直流成
分以便連接下一級與量測，此電容會衰減輸出信號，所
以佈局上用多顆電容並聯方式組成以減少阻抗。C1 和
C2 用來濾除基頻以外的諧波成分以提供更好信號純
度，也可以避免低頻振盪造成量測儀器損壞。壓控電容
採用台積電做好的模組 MOS 電容，利用控制電壓的大
小改變壓控電容容值，而振盪頻率隨著改變，很多壓控
振盪器利用多組可變電容並聯提高可調頻率範圍，並且
快速切換頻率[4][5]。
整個電路採用台積電元件組成，使用 ADS 軟體模
擬，電源電壓為 1.5 伏特，由於本論文研究所設計的壓
控振盪器，電壓控制範圍由 0 伏特到 1.5 伏特，因此我
們模擬控制電壓 Vc 由 0 伏特掃描至 1.5 伏特，並觀察
振盪器輸出頻率的改變範圍。
圖一： 互補式交連耦合 VCO 架構
三、 模擬與量測結果
表 I 為模擬與實際量測結果的比較表，下線製作
晶片並量測，發現與模擬有些出入，模擬時總電流為
7.17mA，量測則為 8.3mA，約上升了 1.13mA。輸出功
率也較模擬約低 1.79 dBm，輸出頻率也下降一些，可
調範圍也變小了，僅剩下約為 330MHz，相位雜訊也較
模擬結果差了一些，但整體大致上量測結果與模擬結果
滿符合的，如果調整電路參數再次去下線製作應該會更
加的準確。
圖二為 TSMC 製作的八角型電感元件，在結構上
非常的對稱，但如果有提供圓型電感其 Q 值應會更好。
圖三為晶片實體拍攝圖，面積為 0.87mm*0.48mm。圖
四為頻率可調範圍操作頻寬示意圖，可調電壓可由
0~1.5V，頻寬可由 9.49~9.82GHz，約為 330MHz。圖五
為振盪器輸出功率對應不同的控制電壓的變化，從 0
伏特到 1.5 伏特變化最大僅為 1.1dbm，非常的小。圖
六為壓控振盪器輸出功率，振盪頻率為 9.561GHz，輸
出功率為-14.21dbm。而圖七為操作在 9.491GHz 下時的
相位雜訊，在 100KHz 下相位雜訊可達-67.29 dBc/Hz，
而在 1MHz 下的相位雜訊可達到-105 dBc/Hz。圖八為
VCO 時域上輸出的兩相位波形。
表 I.
模擬與量測結果
Simulation Measurement
VDD 1.5V 1.5V
Supply current 7.17mA 8.3mA
Output power -6.21dBm -8dBm
Tuning range 9.67GHz~10.36GHz 9.49GHz~9.82GHz
Phase
noise@1MH
-112.6 dBc/Hz -105 dBc/Hz
Process TSMC 0.18um CMOS
Chip Size 0.87mm×0.48mm
圖二： 對稱式電感示意圖與 Layout
