<?xml version='1.0' encoding='utf-8' ?>
<!DOCTYPE ibis [
<!ELEMENT ibis (part, pin+)>
<!ELEMENT part EMPTY>
<!ELEMENT pin EMPTY>
<!ATTLIST part
  arch   CDATA #REQUIRED
  device CDATA #REQUIRED
  spg    CDATA #REQUIRED
  pkg    CDATA #REQUIRED>
<!ATTLIST pin
  nm     CDATA #REQUIRED
  no     CDATA #REQUIRED
  iostd  (LVTTL|SSTL3_I|LVCMOS33|LVCMOS25|SSTL2_I|LVCMOS18|LVCMOS15|HSTL_I|NA) "NA"
  sr     (SLOW|FAST|slow|fast) "SLOW"
  dir    (BIDIR|bidir|INPUT|input|OUTPUT|output) "BIDIR">
]>
<ibis><part arch="xbr" device="XC2C256" pkg="PQ208" spg="-6"/><pin dir="input" iostd="LVCMOS33" nm="CPLD_100MHZ" no="55"/><pin dir="input" iostd="LVCMOS33" nm="DONE" no="87"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;0&gt;" no="150"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;10&gt;" no="175"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;11&gt;" no="178"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;12&gt;" no="179"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;13&gt;" no="180"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;14&gt;" no="182"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;15&gt;" no="183"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;16&gt;" no="184"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;17&gt;" no="134"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;18&gt;" no="135"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;19&gt;" no="136"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;1&gt;" no="151"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;20&gt;" no="137"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;21&gt;" no="138"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;22&gt;" no="139"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;2&gt;" no="152"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;3&gt;" no="153"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;4&gt;" no="154"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;5&gt;" no="155"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;6&gt;" no="158"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;7&gt;" no="159"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;8&gt;" no="173"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_A&lt;9&gt;" no="174"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_E" no="144"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_G" no="143"/><pin dir="input" iostd="LVCMOS33" nm="Program_B" no="90"/><pin dir="input" iostd="LVCMOS33" nm="INIT_B" no="89"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_L" no="145"/><pin dir="input" iostd="LVCMOS33" nm="FPGA_W" no="142"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;0&gt;" no="39" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;10&gt;" no="54" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;11&gt;" no="56" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;12&gt;" no="57" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;13&gt;" no="58" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;14&gt;" no="60" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;15&gt;" no="61" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;16&gt;" no="62" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;17&gt;" no="63" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;18&gt;" no="27" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;19&gt;" no="28" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;1&gt;" no="40" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;20&gt;" no="29" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;21&gt;" no="30" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;22&gt;" no="31" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;23&gt;" no="2" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;2&gt;" no="41" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;3&gt;" no="43" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;4&gt;" no="45" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;5&gt;" no="47" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;6&gt;" no="48" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;7&gt;" no="49" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;8&gt;" no="50" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_A&lt;9&gt;" no="51" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_E" no="34" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_G" no="35" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_K" no="36" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_L" no="66" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_RP" no="37" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_RW" no="67" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_W" no="65" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_A_WP" no="64" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_B_DQ&lt;0&gt;" no="107" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_B_DQ&lt;10&gt;" no="117" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_B_DQ&lt;11&gt;" no="91" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_B_DQ&lt;12&gt;" no="95" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_B_DQ&lt;13&gt;" no="97" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_B_DQ&lt;14&gt;" no="99" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_B_DQ&lt;15&gt;" no="100" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_B_DQ&lt;1&gt;" no="108" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_B_DQ&lt;2&gt;" no="109" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_B_DQ&lt;3&gt;" no="110" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_B_DQ&lt;4&gt;" no="111" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_B_DQ&lt;5&gt;" no="112" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_B_DQ&lt;6&gt;" no="113" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_B_DQ&lt;7&gt;" no="114" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_B_DQ&lt;8&gt;" no="115" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FLASH_B_DQ&lt;9&gt;" no="116" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FPGA_CCLK" no="88" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="FPGA_clock" no="86" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="LEDs&lt;0&gt;" no="83" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="LEDs&lt;1&gt;" no="82" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="LEDs&lt;2&gt;" no="80" sr="fast"/><pin dir="output" iostd="LVCMOS33" nm="LEDs&lt;3&gt;" no="78" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FLASH_A_DQ&lt;0&gt;" no="101" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FLASH_A_DQ&lt;10&gt;" no="125" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FLASH_A_DQ&lt;11&gt;" no="126" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FLASH_A_DQ&lt;12&gt;" no="127" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FLASH_A_DQ&lt;13&gt;" no="128" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FLASH_A_DQ&lt;14&gt;" no="131" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FLASH_A_DQ&lt;15&gt;" no="77" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FLASH_A_DQ&lt;1&gt;" no="102" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FLASH_A_DQ&lt;2&gt;" no="103" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FLASH_A_DQ&lt;3&gt;" no="106" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FLASH_A_DQ&lt;4&gt;" no="118" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FLASH_A_DQ&lt;5&gt;" no="119" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FLASH_A_DQ&lt;6&gt;" no="120" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FLASH_A_DQ&lt;7&gt;" no="121" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FLASH_A_DQ&lt;8&gt;" no="122" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FLASH_A_DQ&lt;9&gt;" no="123" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FPGA_data&lt;0&gt;" no="160" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FPGA_data&lt;10&gt;" no="170" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FPGA_data&lt;11&gt;" no="171" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FPGA_data&lt;12&gt;" no="146" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FPGA_data&lt;13&gt;" no="147" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FPGA_data&lt;14&gt;" no="148" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FPGA_data&lt;15&gt;" no="149" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FPGA_data&lt;1&gt;" no="161" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FPGA_data&lt;2&gt;" no="162" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FPGA_data&lt;3&gt;" no="163" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FPGA_data&lt;4&gt;" no="164" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FPGA_data&lt;5&gt;" no="165" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FPGA_data&lt;6&gt;" no="166" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FPGA_data&lt;7&gt;" no="167" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FPGA_data&lt;8&gt;" no="168" sr="fast"/><pin dir="bidir" iostd="LVCMOS33" nm="FPGA_data&lt;9&gt;" no="169" sr="fast"/></ibis>
