module test(
    input sel_a,sel_b,data_a,data_b,
    output reg y_out
    );
always@(sel_a,sel_b,data_a,data_b)
    case ({sel_a,sel_b})
        2'b10: y_out = data_a;
        2'b01: y_out = data_b;
    endcase
endmodule
