## 引言
沟槽栅金属氧化物半导体[场效应晶体管](@entry_id:1124930)（Trench-gate MOSFET）是现代[电力](@entry_id:264587)电子领域的基石技术，其优异的性能推动了从消费电子到[工业自动化](@entry_id:276005)和电动汽车等众多应用的能效革命。然而，为了充分发挥其潜力并应对日益严苛的性能要求，工程师和研究人员必须对其内部复杂的物理机制、应用中的微妙挑战以及潜在的失效模式有深刻的理解。本文旨在弥合理论与实践之间的差距，为读者提供一个关于[沟槽栅MOSFET](@entry_id:1133420)技术的全面而深入的知识框架。

在接下来的内容中，我们将分三个章节系统地展开讨论。第一章“原理与机制”将深入剖析器件的物理核心，从基本结构出发，详细解读导通电阻的构成、动态开关特性以及关键的可靠性限制因素。第二章“应用与跨学科连接”将视野拓宽至实际系统，探讨先进的沟槽结构创新、在[电力](@entry_id:264587)电子系统中的应用挑战（如[同步整流](@entry_id:1132782)和高频开关），以及该技术如何与其他先进功率器件（如[超结MOSFET](@entry_id:1132646)和IGBT）融合。最后，在“动手实践”部分，我们将通过具体的计算问题，将理论知识应用于解决实际的工程挑战，巩固对导通电阻、阈值电压和热管理的理解。通过这一结构化的学习路径，读者将能够建立起从器件物理到系统应用的完整知识体系。

## 原理与机制

本章旨在深入阐述沟槽栅金属氧化物半导体场效应晶体管（Trench-gate MOSFET）的核心工作原理与内部物理机制。我们将从其基本结构和导电机理出发，系统地剖析决定其性能的关键因素，包括[导通电阻](@entry_id:172635)的构成、动态开关特性以及关键的可靠性问题。通过本章的学习，读者将能够建立一个关于现代功率[MOSFET设计](@entry_id:1128177)的物理模型和分析框架。

### 基础结构与工作原理

[沟槽栅MOSFET](@entry_id:1133420)的出现是[功率半导体](@entry_id:1130060)器件发展中的一个重要里程碑，其[结构设计](@entry_id:196229)旨在克服传统平面型双扩散MOSFET（Planar DMOSFET）的固有局限性。理解其原理的第一步，便是对比这两种结构的核心差异。

在传统的平面DMOSFET中，栅极电极位于芯片的平面表面，覆盖一层薄的栅极氧化层。导电沟道在栅极下方横向形成，连接源区和漂移区。电流在进入垂直的漂移区之前，必须先横向流过这个沟道。而[沟槽栅MOSFET](@entry_id:1133420)则采用了一种根本不同的拓扑结构：栅极被嵌入到从芯片表面蚀刻出的深沟槽中，栅极氧化物生长在沟槽的垂直侧壁上。这种结构使得导电沟道也沿着垂直的沟槽侧壁形成。当器件导通时，电子从顶部的源区进入这个垂直沟道，直接向下注入到下方的垂直漂移区，最终到达器件背面的漏极。

这种从“平面”到“沟槽”的[结构演进](@entry_id:186256)带来了根本性的性能优势。最核心的优势在于**单元密度**的极大提升。由于沟道是垂直排列的，可以在单位硅片面积上集成远[超平面](@entry_id:268044)器件的沟槽单元。这等效于在相同的芯片面积上获得了更大的总沟道宽度。正如我们将在后面详细讨论的，[导通电阻](@entry_id:172635)的沟道分量与总沟道宽度成反比，因此，沟槽结构为实现更低的[导通电阻](@entry_id:172635)提供了基础。

更进一步，这种结构改变了电流在器件内的流动方式。在平面DMOSFET中，相邻p型体区之间的漂移区会形成一个“[颈缩](@entry_id:183657)”区域，电流在此处被约束，产生所谓的[结型场效应晶体管](@entry_id:268035)（JFET）效应，增加了额外的导通电阻。而在沟槽栅结构中，电流直接从垂直沟道注入漂移区，有效消除了这种由平面布局引入的JFET[颈缩](@entry_id:183657)效应，进一步降低了导通电阻。因此，[沟槽栅MOSFET](@entry_id:1133420)通过其垂直的栅极和沟道结构，以及高密度的单元拓扑，实现了相比平面器件更优越的导通性能，尤其是在中低压应用领域 。

要理解[沟槽栅MOSFET](@entry_id:1133420)的导通过程，我们可以将其侧壁视为一个标准的[MOS电容器](@entry_id:276942)结构 。该结构由“金属”（通常是多晶硅栅极）、“氧化物”（栅极二氧化硅）和“半导体”（p型体区）构成。考虑一个典型的n沟道增强型器件，其源区为[重掺杂](@entry_id:1125993)的$n^{+}$区（例如，施主浓度$N_{D,\text{source}} \approx 10^{20} \text{ cm}^{-3}$），体区为中等掺杂的[p区](@entry_id:139680)（例如，受主浓度$N_{A,\text{body}} \approx 10^{17} \text{ cm}^{-3}$），而下方的漂移区为轻掺杂的$n^{-}$区（例如，$N_{D,\text{drift}} \approx 10^{15} \text{ cm}^{-3}$）。

当施加一个大于阈值电压$V_{th}$的正栅源电压$V_{GS}$时，强大的电场从栅极穿过氧化层，作用于p型体区的表面。该电场首先排斥p型体区中的多数载流子（空穴），在紧邻氧化层的半导体表面形成一个耗尽层，该层中只剩下带负电的固定受主离子。随着$V_{GS}$进一步增加，表面电势持续升高，p型体区中的少数载流子（电子）被吸引到表面。当表面的[电子浓度](@entry_id:190764)超过体内的空穴浓度时，就形成了“[强反型](@entry_id:276839)”。此时，一个由自由电子组成的、极薄的导电层（即**反型沟道**）就在沟槽的垂直侧壁上形成。

这个n型反型沟道如同一座桥梁，将顶部的$n^{+}$源区和底部的$n^{-}$漂移区连接起来。$n^{+}$源区作为电子的“蓄水池”，为沟道提供了丰富的电子。一旦此时再施加一个正的漏源电压$V_{DS}$，电子就会在漏源电场的作用下，从源区注入垂直沟道，沿着侧壁向下流动，穿过漂移区，最终被漏极收集，形成漏极电流$I_D$。整个p型体区与$n^{-}$漂移区构成的p-n结在导通期间始终保持[反向偏置](@entry_id:160088)，确保了电流被严格限制在由栅极电压控制的沟道内，而不是通过体区发生漏电或击穿。

### 导通性能：导通电阻（$R_{DS(on)}$）

对于功率MOSFET而言，[导通电阻](@entry_id:172635)$R_{DS(on)}$是衡量其导通损耗的核心指标，其定义为在[线性区](@entry_id:1127283)（小$V_{DS}$）下漏源之间的总电阻。一个精确的物理模型会将$R_{DS(on)}$分解为多个串联电阻分量的总和，这种分解对于理解器件的性能瓶颈和优化方向至关重要 。一个典型的分解形式如下：
$$ R_{DS(on)} = R_{ch} + R_{acc} + R_{JFET} + R_{drift} + R_{substrate} + R_{contact} $$

下面我们将逐一剖析这些电阻分量的物理起源及其特性。

**沟道电阻 ($R_{ch}$)**
$R_{ch}$来源于电子在沟槽侧壁的反型层中漂移所遇到的阻力。其大小主要取决于沟道的几何尺寸和反型层电导率。在栅极[过驱动电压](@entry_id:272139)（$V_{GS} - V_{th}$）较大时，$R_{ch}$可以近似表示为 $R_{ch} \approx \frac{L_{ch}}{W_{ch} \mu_{n,inv} C_{ox} (V_{GS} - V_{th})}$，其中$L_{ch}$是沟道长度（即p型体区的垂直厚度），$W_{ch}$是总沟道宽度，$\mu_{n,inv}$是反型层电子迁移率，$C_{ox}$是单位面积的栅氧电容。

由此可见，$R_{ch}$随着$V_{GS}$的增加而减小。更重要的是，对于给定的芯片面积，通过缩小单元间距、提高沟槽密度，可以极大地增加总沟道宽度$W_{ch}$，从而有效降低$R_{ch}$。这是沟槽技术相比平面技术的核心优势之一。此外，$R_{ch}$对温度敏感，主要因为[电子迁移率](@entry_id:137677)随温度升高而下降（[声子散射](@entry_id:140674)加剧），导致$R_{ch}$随温度升高而增加。

**JFET电阻 ($R_{JFET}$)**
在[沟槽栅MOSFET](@entry_id:1133420)的高密度单元结构中，电流从垂直沟道注入漂移区后，必须流过位于两个相邻p型体区之间的n型硅“台面（mesa）”区域。这个台面区域被两侧p-n结的耗尽区所挤压，形成了一个电流“瓶颈”。这个区域的电阻被称为$R_{JFET}$，因为它在物理上等效于一个[结型场效应晶体管](@entry_id:268035)的沟道 。

这个JFET效应的影响不容忽视。考虑一个典型的低压沟槽MOSFET，其p型体区掺杂浓度$N_A$远高于n型漂移区[掺杂浓度](@entry_id:272646)$N_D$（例如，$N_A \approx 5 \times 10^{17} \text{ cm}^{-3}$ vs $N_D = 10^{16} \text{ cm}^{-3}$）。在这种$p^{+}n$结中，耗尽层绝大部分延伸到轻掺杂的n区一侧。即使在较小的漏极偏压下（例如，局部反偏电压为$5 \text{ V}$），从两侧p-n结延伸出的[耗尽区](@entry_id:136997)也可能占据台面宽度的绝大部分，使得实际导电的“中性[颈缩](@entry_id:183657)区”宽度远小于几何上的台面宽度。例如，对于$2.0 \text{ } \mu\text{m}$的台面间距，[耗尽区](@entry_id:136997)可能会使其有效导电宽度缩减至不足$0.3 \text{ } \mu\text{m}$。这种[截面](@entry_id:154995)积的急剧减小会导致$R_{JFET}$在总导通电阻中占有相当大的[比重](@entry_id:184864)，并引起电流在沟槽底部角落附近发生**电流拥挤**（current crowding）现象。为了缓解这一问题，设计上可以通过优化单元间距，或者在JFET区域引入额外的n型掺杂（“JFET注入”）来提高局部电导率。

**漂移区电阻 ($R_{drift}$)**
$R_{drift}$是电子穿过轻掺杂的$n^{-}$[外延](@entry_id:161930)层到达衬底所遇到的[欧姆电阻](@entry_id:1129097)。这个区域的主要功能是在器件关断时承受高压，因此其厚度和掺杂浓度是由额定击穿电压决定的。在理想情况下，$R_{drift}$正比于漂移区厚度，反比于其[掺杂浓度](@entry_id:272646)和有效导电[截面](@entry_id:154995)积。在传统的沟槽结构中，由于栅极的屏蔽效应，$V_{GS}$对漂移区的电导率几乎没有调制作用，因此$R_{drift}$基本不随$V_{GS}$变化。对于60V左右的中低压器件，设计通常处于一个“平衡”状态，$R_{drift}$是$R_{DS(on)}$的重要组成部分，但通常不占主导地位；而在高压器件（如>200V）中，$R_{drift}$则成为决定$R_{DS(on)}$的最主要因素。

**其他电阻分量**
- **积累层电阻 ($R_{acc}$):** 在栅极结构延伸并覆盖到台面顶部的区域，正的$V_{GS}$会吸引电子在n型台面表面形成一个电子**积累层**。这个积累层为从沟道出来的电子提供了一个横向扩展的低阻路径，其电阻即为$R_{acc}$。它与反型层电阻$R_{ch}$物理上不同，通常阻值较小。
- **[衬底电阻](@entry_id:264134) ($R_{substrate}$):** 电流穿过作为漏极接触的[重掺杂](@entry_id:1125993)$n^{+}$衬底时产生的电阻。在低压、低$R_{DS(on)}$器件中，衬底厚度被严格控制，但$R_{substrate}$仍然是不可忽略的一部分。
- **接触及金属层电阻 ($R_{contact}$):** 包括源极金属与$n^{+}$源区的[接触电阻](@entry_id:142898)、体区[接触电阻](@entry_id:142898)以及金属连线自身的电阻。这些都属于[寄生电阻](@entry_id:1129348)，其值基本不随偏压变化。

在现代低压沟槽MOSFET中，为了追求极致的导通性能，$R_{ch}$和$R_{JFET}$往往是设计的[焦点](@entry_id:174388)，而$R_{drift}$、$R_{substrate}$等也贡献了不可忽视的份额 。

### 动态性能：器件电容与开关特性

MOSFET的开关速度和[开关损耗](@entry_id:1132728)主要由其内部的[寄生电容](@entry_id:270891)决定。这些电容并非恒定值，而是偏压的[非线性](@entry_id:637147)函数。理解它们的物理来源和行为对于高速开关应用至关重要。器件的主要[寄生电容](@entry_id:270891)包括栅源电容$C_{gs}$、栅漏电容$C_{gd}$和漏源电容$C_{ds}$。

在严格的物理定义中，这些互电容由终端电荷对终端电压的[偏导数](@entry_id:146280)给出 。例如，栅源电容和栅漏电容分别定义为：
$$ C_{gs}(V) \equiv -\frac{\partial Q_g}{\partial V_s} $$
$$ C_{gd}(V) \equiv -\frac{\partial Q_g}{\partial V_d} $$
其中$Q_g$是栅极总电荷，$V_s$和$V_d$是源极和漏极电压。

在所有电容中，栅漏电容$C_{gd}$（又称**米勒电容**）对开关性能的影响尤为关键。在开关过程中，$C_{gd}$两端的电压会发生剧烈变化，其充放电电流会被[栅极驱动](@entry_id:1125518)电路放大（米勒效应），从而显著延长开关瞬态时间，并增加[开关损耗](@entry_id:1132728)。

在[沟槽栅MOSFET](@entry_id:1133420)中，$C_{gd}$的主要来源是栅极沟槽与$n^{-}$漂移区之间的重叠部分。这个区域形成了一个由栅极、栅氧和漂移区构成的MOS结构。其[等效电容](@entry_id:274130)可以看作是固定的栅氧电容$C_{ox}$与一个电压依赖的半导体耗尽层电容$C_{dep}$的串联 。
$$ C_{gd}(V) \approx A_{\mathrm{ov}} \frac{C_{\mathrm{ox}} C_{\mathrm{dep}}(V_{\mathrm{drift}})}{C_{\mathrm{ox}} + C_{\mathrm{dep}}(V_{\mathrm{drift}})} $$
其中，$A_{\mathrm{ov}}$是栅-漏重叠面积，$V_{\mathrm{drift}}$是漂移区中的局部电势，主要由漏源电压$V_{DS}$决定。耗尽层电容$C_{dep}$的大小与耗尽层宽度$W$成反比，而耗尽层宽度$W$近似与$\sqrt{V_{DS}}$成正比。因此，我们得到一个关键的依赖关系：
$$ C_{dep}(V_{DS}) \propto \frac{1}{W} \propto \frac{1}{\sqrt{V_{bi} + V_{DS}}} $$
这意味着当$V_{DS}$增加时，耗尽层变宽，$C_{dep}$迅速减小。由于是串联结构，$C_{gd}$的值会被较小的电容（即$C_{dep}$）所限制，因此$C_{gd}$也随$V_{DS}$的增加而急剧下降。这种强烈的[非线性](@entry_id:637147)是功率MOSFET的一个标志性特征。

为了进一步优化开关性能，尤其是在追求极低$R_{DS(on)}$的同时降低$C_{gd}$，**屏蔽栅（Shielded-gate）**沟槽技术应运而生 。在这种先进结构中，一个额外的、与源极相连的导电多晶硅电极（屏蔽极）被放置在主栅极下方的沟槽中。这个屏蔽极将主栅极与下方的漂移区（漏极）有效隔离开来。此时，栅-漏之间的电容耦合不再是直接的，而是通过栅-屏蔽极电容（$C_{gs,shield}$）和屏蔽极-漏极电容（$C_{sd,shield}$）的串联。由于屏蔽极电位被锁定在源极电位，它起到了一个[静电屏蔽](@entry_id:192260)的作用，极大地减小了有效的$C_{gd}$。这显著降低了米勒电荷$Q_{gd}$，从而在不牺牲（甚至改善）$R_{DS(on)}$的前提下，大幅提升了器件的开关速度和效率，使得器件的综合性能指标（Figure of Merit, FOM），如$R_{DS(on)} \times Q_{gd}$，得到巨大改善。

### 工作极限与可靠性机制

功率MOSFET在实际应用中会面临各种电应力和热应力，理解其工作极限和潜在的[失效机制](@entry_id:184047)对于确保系统安全可靠至关重要。

#### [击穿电压](@entry_id:265833) ($BV_{DSS}$) 与电场管理

器件的额定击穿电压主要由$n^{-}$漂移区的厚度和[掺杂浓度](@entry_id:272646)决定，它必须能够承受关断状态下的高压。然而，器件的实际击穿电压往往受[局部电场](@entry_id:194304)集中的影响。在[沟槽栅MOSFET](@entry_id:1133420)中，一个关键的设计挑战是**沟槽底部的电场拥挤**（field crowding）效应 。

从静电学原理可知，电场线倾向于集中在导体表面的尖锐凸角处。对于填充在沟槽中的栅极导体而言，沟槽底部是一个尖角，导致电场线在此处高度集中。这种几何效应使得沟槽底角处的电场强度远高于器件其他区域。如果这个峰值电场$E_{\text{peak}}$首先达到硅的临界击穿电场$E_{\text{crit}}$，就会在该处引发[雪崩击穿](@entry_id:261148)，导致器件在低于理论[击穿电压](@entry_id:265833)时就已失效。

通过对理想尖角处的拉普拉斯方程进行求解可以发现，峰值电场$E_{\text{peak}}$与沟槽底角的曲率半径$r_c$之间存在一个幂律关系。对于沟槽底部这种内部角为$3\pi/2$的凹角（从硅的角度看），其关系为：
$$ E_{\text{peak}} \propto r_c^{-1/3} $$
这个关系明确指出，底角越尖锐（$r_c$越小），电场集中效应越严重，$E_{\text{peak}}$越高。因此，为了获得更高的击穿电压，必须对沟槽底部进行**圆角化处理**，即增大$r_c$。这是所有高压沟槽器件设计的标准实践。此外，前面提到的屏蔽栅结构，通过在关断状态下重塑电场分布，也能有效缓解沟槽底角的电场集中，从而帮助器件实现接近理想一维结的[击穿电压](@entry_id:265833) 。

#### 寄生晶体管与动态雪崩

MOSFET的$n^{+}$源区、p型体区和$n^{-}$漂移区天然构成了一个寄生的$n-p-n$[双极结型晶体管](@entry_id:266088)（BJT），其中源区是发射极，体区是基极，漂移区是集电极。在正常工作时，这个BJT处于关断状态，因为其基极-发射极结（p体-n源）被源极和体区的金属短接。然而，在某些动态条件下，这个[寄生BJT](@entry_id:1129341)可能会被意外触发导通，导致器件闩锁（latch-up）甚至烧毁 。

触发[寄生BJT](@entry_id:1129341)导通的关键在于在p型体区（基极）和$n^{+}$源区（发射极）之间产生一个足够的正向偏压（对硅而言约$0.65 \text{ V}$）。这种情况最常发生在两个场景下：

1.  **[体二极管](@entry_id:1121731)[反向恢复](@entry_id:1130987)期间：** 当MOSFET用作续流二[极管](@entry_id:909477)（即[体二极管](@entry_id:1121731)导通）后关断时，存储在漂移区的大量少数载流子需要被清除，产生一个很大的[反向恢复电流](@entry_id:261755)。这个电流变化率$dI/dt$极高。
2.  **极快的开关瞬态：** 即使在正常的开关过程中，如果$dI/dt$非常大。

在这两种情况下，流经p型体区的横向空穴电流$I_{body}$会在体区自身的分布电阻$R_b$上产生一个[压降](@entry_id:199916)$I_{body}R_b$。同时，快速变化的干路电流流经封装和芯片的公共源极电感$L_s$时，会产生一个感性[压降](@entry_id:199916)$L_s \frac{dI}{dt}$。这两个[压降](@entry_id:199916)会叠加起来，共同作用于[寄生BJT](@entry_id:1129341)的基极-发射极结上：
$$ V_{be} = I_{body}R_b + L_s \frac{dI}{dt} $$
如果$V_{be}$超过了BJT的开启电压，大量的电子就会从源区注入漂移区，形成不受栅极控制的[集电极电流](@entry_id:1122640)，导致器件失效。因此，器件的**动态雪崩能力**（或称抗[非钳位感性开关](@entry_id:1133584)UIS能力）很大程度上取决于其抑制[寄生BJT](@entry_id:1129341)导通的能力。设计上的改进措施包括采用更精细的单元设计和更多的体区接触来降低$R_b$，以及采用低电感的封装技术（如夹片键合或倒装芯片）来减小$L_s$。

#### 长期可靠性：老化机制

除了突发性的硬击穿，功率MOSFET在长期工作下还会因材料老化而逐渐性能退化，最终失效。两种主要的长期可靠性问题是[热载流子注入](@entry_id:1126180)（HCI）和[时间依赖性介质击穿](@entry_id:188276)（TDDB）。

**热载流子注入 (Hot-Carrier Injection, HCI)**
当MOSFET处于导通状态且承受较高漏源电压时（例如，在饱和区或开关过程中），沟道中的电子在流向漏极的过程中会被高电场加速，获得远高于[热平衡](@entry_id:157986)状态的能量，成为“热电子”。这些高能电子在碰撞过程中可能引发**[碰撞电离](@entry_id:271278)**，产生新的电子-空穴对 。

理解HCI的关键在于区分电场分量的作用。根据[功能原理](@entry_id:172891)，载流子动能的增加来自于电场力沿其运动路径所做的功 $\mathrm{d}W = q\mathbf{E}\cdot\mathrm{d}\boldsymbol{\ell}$。对于沿沟槽侧壁运动的电子，只有平行于运动方向的电场分量$E_{\parallel}$（主要由$V_{DS}$贡献）才能对其做净功，使其能量增加。而垂直于运动方向的电场分量$E_{\perp}$（主要由$V_{GS}$贡献）虽然将电子束缚在Si-SiO₂界面，但并不直接贡献能量。因此，[碰撞电离](@entry_id:271278)率主要由$E_{\parallel}$决定。然而，$E_{\perp}$扮演了另一个关键角色：它将高能的热载流子“推”向栅极氧化物界面，增加了它们克服Si-SiO₂势垒并注入到氧化物中的概率。注入到氧化物中的载流子会被陷阱俘获，形成固定电荷，或破坏界面结构，产生界面态。这些缺陷会改变器件的阈值电压$V_{th}$、[跨导](@entry_id:274251)$g_m$等特性，长期累积将导致器件性能退化。

**[时间依赖性介质击穿](@entry_id:188276) (Time-Dependent Dielectric Breakdown, TDDB)**
TDDB是栅极氧化物在持续的电场应力下发生的渐进式击穿。其物理模型通常被描述为**缺陷驱动的[渗流](@entry_id:158786)过程** 。在强电场（$E_{\text{oxide}} \approx V_G/t_{ox}$）作用下，氧化物内部会缓慢地产生微观缺陷。当这些缺陷的密度累积到一定程度，形成一条贯穿整个氧化物厚度的导电路径时，宏观上的击穿就发生了。

TDDB寿命（即发生击穿前的时间）与多个因素相关：
- **电场强度：** 缺陷的产生速率对电场强度极为敏感，通常呈指数或幂律关系。即使电场微小的增加，也会导致寿命的急剧缩短。例如，若将栅氧厚度$t_{ox}$减半而保持$V_G$不变，电场会加倍，由于[缺陷产生](@entry_id:1123488)速率的[非线性](@entry_id:637147)增加和所需贯穿路径的缩短，寿命的缩减将远不止一半。
- **工作条件：** 对于脉冲式的栅极电压，在不考虑缺陷自愈的情况下，损伤是累积的。总的损伤速率正比于栅极处于高电平的**[占空比](@entry_id:199172) D**，而与开关频率 f 无关。这意味着决定寿命的是总的承压时间。
- **几何形状：** TDDB风险最高的区域是电场最强的区域。如前所述，沟槽底角的电场拥挤效应不仅增加了[雪崩击穿](@entry_id:261148)的风险，同样也使得该处成为TDDB的薄弱环节。

综上所述，[沟槽栅MOSFET](@entry_id:1133420)的设计和应用是一个涉及[多物理场](@entry_id:164478)、多尺度权衡的复杂工程。从基础的导通和开关机制，到对[导通电阻](@entry_id:172635)和电容的精细控制，再到对雪崩击穿、寄生效应和长期老化等可靠性问题的深刻理解，共同构成了现代功率半导体器件科学的核心。