#Substrate Graph
# noVertices
40
# noArcs
92
# Vertices: id availableCpu routingCapacity isCenter
0 37 37 0
1 590 590 1
2 37 37 0
3 37 37 0
4 99 99 1
5 31 31 1
6 37 37 0
7 37 37 0
8 37 37 0
9 902 902 1
10 31 31 1
11 31 31 1
12 31 31 1
13 37 37 0
14 37 37 0
15 37 37 0
16 31 31 1
17 37 37 0
18 922 922 1
19 124 124 1
20 655 655 1
21 31 31 1
22 37 37 0
23 99 99 1
24 37 37 0
25 37 37 0
26 654 654 1
27 37 37 0
28 124 124 1
29 124 124 1
30 37 37 0
31 412 412 1
32 561 561 1
33 210 210 1
34 37 37 0
35 37 37 0
36 124 124 1
37 37 37 0
38 37 37 0
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 3 37
1 0 3 37
1 2 7 37
2 1 7 37
1 3 8 37
3 1 8 37
1 4 9 62
4 1 9 62
1 5 6 31
5 1 6 31
1 7 2 37
7 1 2 37
1 8 4 37
8 1 4 37
1 9 7 281
9 1 7 281
1 10 4 31
10 1 4 31
4 6 8 37
6 4 8 37
9 11 9 31
11 9 9 31
9 12 4 31
12 9 4 31
9 13 4 37
13 9 4 37
9 14 5 37
14 9 5 37
9 15 5 37
15 9 5 37
9 16 4 31
16 9 4 31
9 17 6 37
17 9 6 37
9 18 5 250
18 9 5 250
9 21 6 31
21 9 6 31
9 22 8 37
22 9 8 37
9 23 7 62
23 9 7 62
18 19 6 62
19 18 6 62
18 20 4 156
20 18 4 156
18 24 7 37
24 18 7 37
18 27 2 37
27 18 2 37
18 30 1 37
30 18 1 37
18 32 5 156
32 18 5 156
18 26 8 187
26 18 8 187
19 32 3 62
32 19 3 62
20 26 5 156
26 20 5 156
20 32 9 156
32 20 9 156
20 31 1 125
31 20 1 125
20 36 5 62
36 20 5 62
23 25 1 37
25 23 1 37
26 28 2 62
28 26 2 62
26 29 8 62
29 26 8 62
26 31 5 125
31 26 5 125
26 36 4 62
36 26 4 62
28 32 4 62
32 28 4 62
29 33 6 62
33 29 6 62
31 37 3 37
37 31 3 37
31 32 1 125
32 31 1 125
33 34 6 37
34 33 6 37
33 35 1 37
35 33 1 37
33 38 3 37
38 33 3 37
33 39 10 37
39 33 10 37
