# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 1
attribute \src "dut.sv:1.1-17.10"
attribute \cells_not_processed 1
module \mem2reg_test1
  wire width 4 $0\array
  wire width 4 $0\out_data
  attribute \src "dut.sv:1.22-1.29"
  wire width 2 input 1 \in_addr
  attribute \src "dut.sv:1.31-1.38"
  wire width 4 input 2 \in_data
  wire width 4 \memrd_array_DATA
  wire width 4 \memrd_array_DATA_1
  wire width 4 \memrd_array_DATA_2
  wire width 4 \memrd_array_DATA_3
  wire width 4 \memrd_array_DATA_4
  wire width 4 \memrd_array_DATA_5
  wire width 4 \memrd_array_DATA_6
  wire width 4 \memrd_array_DATA_7
  wire width 4 \memrd_array_DATA_8
  attribute \src "dut.sv:1.40-1.48"
  wire width 2 input 3 \out_addr
  attribute \src "dut.sv:1.50-1.58"
  wire width 4 output 4 \out_data
  attribute \src "dut.sv:7.11-7.16"
  memory width 4 size 3 \array
  attribute \src "dut.sv:10.2-10.10"
  cell $memrd \memrd_array
    parameter \ABITS 64
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\array"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR 64'0000000000000000000000000000000000000000000000000000000000000000
    connect \CLK 1'x
    connect \DATA \memrd_array_DATA
    connect \EN 1'1
  end
  attribute \src "dut.sv:11.2-11.10"
  cell $memrd \memrd_array_1
    parameter \ABITS 64
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\array"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR 64'0000000000000000000000000000000000000000000000000000000000000001
    connect \CLK 1'x
    connect \DATA \memrd_array_DATA_1
    connect \EN 1'1
  end
  attribute \src "dut.sv:12.2-12.10"
  cell $memrd \memrd_array_2
    parameter \ABITS 64
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\array"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR 64'0000000000000000000000000000000000000000000000000000000000000010
    connect \CLK 1'x
    connect \DATA \memrd_array_DATA_2
    connect \EN 1'1
  end
  attribute \src "dut.sv:13.2-13.16"
  cell $memrd \memrd_array_3
    parameter \ABITS 2
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\array"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR \in_addr
    connect \CLK 1'x
    connect \DATA \memrd_array_DATA_3
    connect \EN 1'1
  end
  attribute \src "dut.sv:10.2-10.10"
  cell $memrd \memrd_array_4
    parameter \ABITS 64
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\array"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR 64'0000000000000000000000000000000000000000000000000000000000000000
    connect \CLK 1'x
    connect \DATA \memrd_array_DATA_4
    connect \EN 1'1
  end
  attribute \src "dut.sv:11.2-11.10"
  cell $memrd \memrd_array_5
    parameter \ABITS 64
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\array"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR 64'0000000000000000000000000000000000000000000000000000000000000001
    connect \CLK 1'x
    connect \DATA \memrd_array_DATA_5
    connect \EN 1'1
  end
  attribute \src "dut.sv:12.2-12.10"
  cell $memrd \memrd_array_6
    parameter \ABITS 64
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\array"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR 64'0000000000000000000000000000000000000000000000000000000000000010
    connect \CLK 1'x
    connect \DATA \memrd_array_DATA_6
    connect \EN 1'1
  end
  attribute \src "dut.sv:13.2-13.16"
  cell $memrd \memrd_array_7
    parameter \ABITS 2
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\array"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR \in_addr
    connect \CLK 1'x
    connect \DATA \memrd_array_DATA_7
    connect \EN 1'1
  end
  attribute \src "dut.sv:14.19-14.27"
  cell $memrd \memrd_array_8
    parameter \ABITS 2
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\array"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR \out_addr
    connect \CLK 1'x
    connect \DATA \memrd_array_DATA_8
    connect \EN 1'1
  end
  attribute \src "dut.sv:9.1-15.4"
  process $proc$dut.sv:9$1
    assign $0\array \memrd_array_DATA
    assign $0\out_data \out_data
    assign \memrd_array_DATA_4 4'0000
    assign \memrd_array_DATA_5 4'0111
    assign \memrd_array_DATA_6 4'1010
    assign \memrd_array_DATA_7 \in_data
    assign $0\out_data \memrd_array_DATA_8
    sync always
      update \memrd_array_DATA $0\array
      update \out_data $0\out_data
  end
end
