vhdl язык описания аппаратуры интегральных схем язык проектирования vhdl является базовым языком при разработке аппаратуры современных вычислительных систем создание vhdl был разработан по заказу министерства обороны сша целью формального описания логических схем для всех этапов разработки электронных систем начиная модулями микросхем заканчивая крупными вычислительными системами первоначально язык предназначался для моделирования но позднее из него было выделено синтезируемое подмножество написание модели на синтезируемом подмножестве позволяет реализовать автоматический синтез схемы функционально эквивалентной исходной модели средствами языка vhdl возможно проектирование на различных уровнях абстракции поведенческом или алгоритмическом регистровых передач структурном соответствии техническим заданием предпочтениями разработчика заложена возможность иерархического проектирования максимально реализующая себя экстремально больших проектах участием большой группы разработчиков представляется возможным выделить следующие три составные части языка алгоритмическую основанную на языках ada pascal придающую языку vhdl свойства языков проблемно ориентированную сущности обращающую vhdl язык описания аппаратуры объектно ориентированную интенсивно развиваемую последнее время стандартами гг закреплены многие его так например начиная со стандарта vhdl язык приобретает основы объектно ориентированной парадигмы стандарт vhdl является последним полностью поддерживаемым средствами сапр стандартом vhdl создан как средство описания цифровых систем однако существует подмножество языка vhdl ams analog mixed signal позволяющее описывать как чисто аналоговые так смешанные гибридные цифро аналоговые схемы стандарты ieee std ieee standard vhdl language reference manual sponsor design automation standards committee of the ieee computer society approved july american national standards institute approved march ieee sa standards board ieee std ieee standard vhdl language reference manual approved september ieee sa standards board гост язык описания аппаратуры цифровых систем vhdl описание языка открытое аппаратное обеспечение использующее vhdl на языке vhdl созданы описания открытых erc sparc leon sparc исходный код доступен под лицензиями lgpl gpl соответственно верификация vhdl на основе языка vhdl разработана open source vhdl verification methodology os vvm которая позволяет реализовать функциональное покрытие управляемую генерацию псевдослучайных тестов что используется при верификации цифровых функциональных блоков рамках os vvm написано несколько vhdl пакетов открытыми исходными кодами которые позволяют достаточно просто выполнять генерацию псевдослучайных тестов функциональное покрытие своих проектах используя функции описанные предлагаемых пакетах coveragepkg randompkg os vvm предоставляет аналогичные возможности какие существуют других языках верификации systemverilog или примечания литература см также verilog systemc ссылки vhdl язык описания аппаратуры vhdl плис просто сложном категория сапр категория стандарты ieee категория языки проектирования категория языки описания аппаратуры