
	// GPIO0[0]--GPIO0[15] 
	{
		0*16+0,     
		"AXR8 / McBSP1_CLKS / ECAP1_APWM1 / GPIO0[0]",  //EUART_TX
		SYSCFG0_PINMUX1, 
		CSL_SYSCFG_PINMUX1_PINMUX1_31_28_MASK,
		CSL_SYSCFG_PINMUX1_PINMUX1_31_28_SHIFT,
		CSL_SYSCFG_PINMUX1_PINMUX1_31_28_GPIO0_0,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		0*16+1,     
		"AXR9  / McB SP1 _DX  / GPIO0[1]",  //EUART_RX
		SYSCFG0_PINMUX1, 
		CSL_SYSCFG_PINMUX1_PINMUX1_27_24_MASK,
		CSL_SYSCFG_PINMUX1_PINMUX1_27_24_SHIFT,
		CSL_SYSCFG_PINMUX1_PINMUX1_27_24_GPIO0_1,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		0*16+2,     
		"AXR10 / McBSP1_DR / GPIO0[2]",  //AXR10
		SYSCFG0_PINMUX1, 
		CSL_SYSCFG_PINMUX1_PINMUX1_23_20_MASK,
		CSL_SYSCFG_PINMUX1_PINMUX1_23_20_SHIFT,
		CSL_SYSCFG_PINMUX1_PINMUX1_23_20_GPIO0_2,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		0*16+3,     
		"AXR11 /  McBSP1_FSX  / GPIO0[3]",  //AXR11
		SYSCFG0_PINMUX1, 
		CSL_SYSCFG_PINMUX1_PINMUX1_19_16_MASK,
		CSL_SYSCFG_PINMUX1_PINMUX1_19_16_SHIFT,
		CSL_SYSCFG_PINMUX1_PINMUX1_19_16_GPIO0_3,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		0*16+4,     
		"AXR12 / McBSP1_FSR / GPIO0[4]",  
		SYSCFG0_PINMUX1, 
		CSL_SYSCFG_PINMUX1_PINMUX1_15_12_MASK,
		CSL_SYSCFG_PINMUX1_PINMUX1_15_12_SHIFT,
		CSL_SYSCFG_PINMUX1_PINMUX1_15_12_GPIO0_4,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		0*16+5,     
		"AXR1 3 /  McB SP1_CLKX  / GPIO0[5]",  
		SYSCFG0_PINMUX1, 
		CSL_SYSCFG_PINMUX1_PINMUX1_11_8_MASK,
		CSL_SYSCFG_PINMUX1_PINMUX1_11_8_SHIFT,
		CSL_SYSCFG_PINMUX1_PINMUX1_11_8_GPIO0_5,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		0*16+6,     
		"AXR14 / McBSP1_CLKR / GPIO0[6]", 
		SYSCFG0_PINMUX1, 
		CSL_SYSCFG_PINMUX1_PINMUX1_7_4_MASK,
		CSL_SYSCFG_PINMUX1_PINMUX1_7_4_SHIFT,
		CSL_SYSCFG_PINMUX1_PINMUX1_7_4_GPIO0_6,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		0*16+7,     
		"AXR15 / EPWMN0_TZ[0] / ECAP2_APWM2 / GPIO0[7]",  //EUART_RX
		SYSCFG0_PINMUX1, 
		CSL_SYSCFG_PINMUX1_PINMUX1_3_0_MASK,
		CSL_SYSCFG_PINMUX1_PINMUX1_3_0_SHIFT,
		CSL_SYSCFG_PINMUX1_PINMUX1_3_0_GPIO0_7,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		0*16+8,     
		"RSVD (AMUTEIN) / RTC_ALARM / UART2_CTSn / GPIO0[8] / DEEPSLEEPn",  
		SYSCFG0_PINMUX0, 
		CSL_SYSCFG_PINMUX0_PINMUX0_31_28_MASK,
		CSL_SYSCFG_PINMUX0_PINMUX0_31_28_SHIFT,
		CSL_SYSCFG_PINMUX0_PINMUX0_31_28_GPIO0_8,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		0*16+9,     
		"AMUTE / UART2_RTSn / GPIO0[9]",  
		SYSCFG0_PINMUX0, 
		CSL_SYSCFG_PINMUX0_PINMUX0_27_24_MASK,
		CSL_SYSCFG_PINMUX0_PINMUX0_27_24_SHIFT,
		CSL_SYSCFG_PINMUX0_PINMUX0_27_24_GPIO0_9,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		0*16+10,     
		"AHCLKX / USB_REFCLKIN / UART1_CTSn / GPIO0[10]",  
		SYSCFG0_PINMUX0, 
		CSL_SYSCFG_PINMUX0_PINMUX0_23_20_MASK,
		CSL_SYSCFG_PINMUX0_PINMUX0_23_20_SHIFT,
		CSL_SYSCFG_PINMUX0_PINMUX0_23_20_GPIO0_10,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		0*16+11,     
		"AHCLKR / UART1_RTSn / GPIO0[11]",  
		SYSCFG0_PINMUX0, 
		CSL_SYSCFG_PINMUX0_PINMUX0_19_16_MASK,
		CSL_SYSCFG_PINMUX0_PINMUX0_19_16_SHIFT,
		CSL_SYSCFG_PINMUX0_PINMUX0_19_16_GPIO0_11,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		0*16+12,     
		"AFSX / GPIO0[12]",  
		SYSCFG0_PINMUX0, 
		CSL_SYSCFG_PINMUX0_PINMUX0_15_12_MASK,
		CSL_SYSCFG_PINMUX0_PINMUX0_15_12_SHIFT,
		CSL_SYSCFG_PINMUX0_PINMUX0_15_12_GPIO0_12,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		0*16+13,     
		"AFSR / GPIO0[13]",  
		SYSCFG0_PINMUX0, 
		CSL_SYSCFG_PINMUX0_PINMUX0_11_8_MASK,
		CSL_SYSCFG_PINMUX0_PINMUX0_11_8_SHIFT,
		CSL_SYSCFG_PINMUX0_PINMUX0_11_8_GPIO0_13,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		0*16+14,     
		"ACLKX / GPIO0[14]",  
		SYSCFG0_PINMUX0, 
		CSL_SYSCFG_PINMUX0_PINMUX0_7_4_MASK,
		CSL_SYSCFG_PINMUX0_PINMUX0_7_4_SHIFT,
		CSL_SYSCFG_PINMUX0_PINMUX0_7_4_GPIO0_14,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		0*16+15,     
		"ACLKR / GPIO0[15]",  
		SYSCFG0_PINMUX0, 
		CSL_SYSCFG_PINMUX0_PINMUX0_3_0_MASK,
		CSL_SYSCFG_PINMUX0_PINMUX0_3_0_SHIFT,
		CSL_SYSCFG_PINMUX0_PINMUX0_3_0_GPIO0_15,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},


	// GPIO8[0]--GPIO8[15] 
	{
		8*16+0,     
		"RTCK/GPIO8[0]",  
		SYSCFG0_PINMUX19, 
		CSL_SYSCFG_PINMUX19_PINMUX19_31_28_MASK,
		CSL_SYSCFG_PINMUX19_PINMUX19_31_28_SHIFT,
		CSL_SYSCFG_PINMUX19_PINMUX19_31_28_GPIO8_0,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		8*16+1,     
		"SPI0_SCSn_2 / UART0_RTSn / GPIO8[1] / EMAC_MII_RXD[0] / SATA_CP_DET",  
		SYSCFG0_PINMUX3, 
		CSL_SYSCFG_PINMUX3_PINMUX3_31_28_MASK,
		CSL_SYSCFG_PINMUX3_PINMUX3_31_28_SHIFT,
		CSL_SYSCFG_PINMUX3_PINMUX3_31_28_GPIO8_1,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		8*16+2,     
		"SPI0_SCSn_3 / UART0_CTSn / GPIO8[2] / EMAC_MII_RXD[1] / SATA_MP_SWITCH",  
		SYSCFG0_PINMUX3, 
		CSL_SYSCFG_PINMUX3_PINMUX3_27_24_MASK,
		CSL_SYSCFG_PINMUX3_PINMUX3_27_24_SHIFT,
		CSL_SYSCFG_PINMUX3_PINMUX3_27_24_GPIO8_2,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		8*16+3,     
		"SPI0_SCSn_4 / UART0_TXD / GPIO8[3] / EMAC_MII_RXD[2]",  
		SYSCFG0_PINMUX3, 
		CSL_SYSCFG_PINMUX3_PINMUX3_23_20_MASK,
		CSL_SYSCFG_PINMUX3_PINMUX3_23_20_SHIFT,
		CSL_SYSCFG_PINMUX3_PINMUX3_23_20_GPIO8_3,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		8*16+4,     
		"SPI0_SCSn_5 / UART0_RXD / GPIO8[4] / EMAC_MII_RXD[3]",  
		SYSCFG0_PINMUX3, 
		CSL_SYSCFG_PINMUX3_PINMUX3_19_16_MASK,
		CSL_SYSCFG_PINMUX3_PINMUX3_19_16_SHIFT,
		CSL_SYSCFG_PINMUX3_PINMUX3_19_16_GPIO8_4,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		8*16+5,     
		"SPI0_SIMO / EPWM0_SYNC / GPIO8[5] / EMAC_MII_CRS",  
		SYSCFG0_PINMUX3, 
		CSL_SYSCFG_PINMUX3_PINMUX3_15_12_MASK,
		CSL_SYSCFG_PINMUX3_PINMUX3_15_12_SHIFT,
		CSL_SYSCFG_PINMUX3_PINMUX3_15_12_GPIO8_5,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		8*16+6,     
		"SPI0_SOMI / EPWM0_SYNCI / GPIO8[6] / EMAC_MII_RXER",  
		SYSCFG0_PINMUX3, 
		CSL_SYSCFG_PINMUX3_PINMUX3_11_8_MASK,
		CSL_SYSCFG_PINMUX3_PINMUX3_11_8_SHIFT,
		CSL_SYSCFG_PINMUX3_PINMUX3_11_8_GPIO8_6,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		8*16+7,     
		"AXR0  / E CAP1_APWM0 /  GPIO8[7]  / EMAC _MII_TXD[0 ] / McB SP0_CL KS",  //485-TX1
		SYSCFG0_PINMUX2, 
		CSL_SYSCFG_PINMUX2_PINMUX2_31_28_MASK,
		CSL_SYSCFG_PINMUX2_PINMUX2_31_28_SHIFT,
		CSL_SYSCFG_PINMUX2_PINMUX2_31_28_GPIO8_7,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		8*16+8,     
		"MMCSD1_D4/LCD_VSYNC/GPIO8[8]",  // GPIO_BAT_CTL
		SYSCFG0_PINMUX19, 
		CSL_SYSCFG_PINMUX19_PINMUX19_7_4_MASK,
		CSL_SYSCFG_PINMUX19_PINMUX19_7_4_SHIFT,
		CSL_SYSCFG_PINMUX19_PINMUX19_7_4_GPIO8_8,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		8*16+9,     
		"MMCSD1_D5 /  L CD_HSYNC  / GPIO8[9]",  // GPIO_GPRS_RI
		SYSCFG0_PINMUX19, 
		CSL_SYSCFG_PINMUX19_PINMUX19_3_0_MASK,
		CSL_SYSCFG_PINMUX19_PINMUX19_3_0_SHIFT,
		CSL_SYSCFG_PINMUX19_PINMUX19_3_0_GPIO8_9,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		8*16+10,     
		"MMCSD1_D6/LCD_MCLK/GPIO8[10]",  // GPIO_IRDA_CTL
		SYSCFG0_PINMUX18, 
		CSL_SYSCFG_PINMUX18_PINMUX18_31_28_MASK,
		CSL_SYSCFG_PINMUX18_PINMUX18_31_28_SHIFT,
		CSL_SYSCFG_PINMUX18_PINMUX18_31_28_GPIO8_10,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		8*16+11,     
		"MMCSD1_D7 / LCD_PCLK / GPIO8[11]",  // GPIO_AD_INT
		SYSCFG0_PINMUX18, 
		CSL_SYSCFG_PINMUX18_PINMUX18_27_24_MASK,
		CSL_SYSCFG_PINMUX18_PINMUX18_27_24_SHIFT,
		CSL_SYSCFG_PINMUX18_PINMUX18_27_24_GPIO8_11,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		8*16+12,     
		"RPI_CH0_WAIT / GPIO8[1 2]",  
		SYSCFG0_PINMUX18, 
		CSL_SYSCFG_PINMUX18_PINMUX18_23_20_MASK,
		CSL_SYSCFG_PINMUX18_PINMUX18_23_20_SHIFT,
		CSL_SYSCFG_PINMUX18_PINMUX18_23_20_GPIO8_12,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		8*16+13,     
		"MMC SD1_CMD / RPI_CH0_E NABLE  / GPIO8[13]",  
		SYSCFG0_PINMUX18, 
		CSL_SYSCFG_PINMUX18_PINMUX18_19_16_MASK,
		CSL_SYSCFG_PINMUX18_PINMUX18_19_16_SHIFT,
		CSL_SYSCFG_PINMUX18_PINMUX18_19_16_GPIO8_13,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		8*16+14,     
		"MMCSD1_C LK  / RPI_CH0_S TAR T  / GPIO8[14]",  
		SYSCFG0_PINMUX18, 
		CSL_SYSCFG_PINMUX18_PINMUX18_15_12_MASK,
		CSL_SYSCFG_PINMUX18_PINMUX18_15_12_SHIFT,
		CSL_SYSCFG_PINMUX18_PINMUX18_15_12_GPIO8_14,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		8*16+15,     
		"MMCSD1_D0 / RPI_CH0_CLK / GPIO8[15]",  
		SYSCFG0_PINMUX18, 
		CSL_SYSCFG_PINMUX18_PINMUX18_11_8_MASK,
		CSL_SYSCFG_PINMUX18_PINMUX18_11_8_SHIFT,
		CSL_SYSCFG_PINMUX18_PINMUX18_11_8_GPIO8_15,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},

	// GPIO3[0]--GPIO3[15] 
	{
		3*16+0,     
		"EMA_D_8/GPIO3[0]",  
		SYSCFG0_PINMUX8, 
		CSL_SYSCFG_PINMUX8_PINMUX8_31_28_MASK,
		CSL_SYSCFG_PINMUX8_PINMUX8_31_28_SHIFT,
		CSL_SYSCFG_PINMUX8_PINMUX8_31_28_GPIO3_0,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		3*16+1,     
		"EMA_D_9/GPIO3[1]",  
		SYSCFG0_PINMUX8, 
		CSL_SYSCFG_PINMUX8_PINMUX8_27_24_MASK,
		CSL_SYSCFG_PINMUX8_PINMUX8_27_24_SHIFT,
		CSL_SYSCFG_PINMUX8_PINMUX8_27_24_GPIO3_1,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		3*16+2,     
		"EMA_D_10/GPIO3[2]",  
		SYSCFG0_PINMUX8, 
		CSL_SYSCFG_PINMUX8_PINMUX8_23_20_MASK,
		CSL_SYSCFG_PINMUX8_PINMUX8_23_20_SHIFT,
		CSL_SYSCFG_PINMUX8_PINMUX8_23_20_GPIO3_2,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		3*16+3,     
		"EMA_D_11/GPIO3[3]",  
		SYSCFG0_PINMUX8, 
		CSL_SYSCFG_PINMUX8_PINMUX8_19_16_MASK,
		CSL_SYSCFG_PINMUX8_PINMUX8_19_16_SHIFT,
		CSL_SYSCFG_PINMUX8_PINMUX8_19_16_GPIO3_3,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		3*16+4,     
		"EMA_D_12/GPIO3[4]",  
		SYSCFG0_PINMUX8, 
		CSL_SYSCFG_PINMUX8_PINMUX8_15_12_MASK,
		CSL_SYSCFG_PINMUX8_PINMUX8_15_12_SHIFT,
		CSL_SYSCFG_PINMUX8_PINMUX8_15_12_GPIO3_4,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		3*16+5,     
		"EMA_D_13/GPIO3[5]",  
		SYSCFG0_PINMUX8, 
		CSL_SYSCFG_PINMUX8_PINMUX8_11_8_MASK,
		CSL_SYSCFG_PINMUX8_PINMUX8_11_8_SHIFT,
		CSL_SYSCFG_PINMUX8_PINMUX8_11_8_GPIO3_5,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		3*16+6,     
		"EMA_D_14/GPIO3[6]",  
		SYSCFG0_PINMUX8, 
		CSL_SYSCFG_PINMUX8_PINMUX8_7_4_MASK,
		CSL_SYSCFG_PINMUX8_PINMUX8_7_4_SHIFT,
		CSL_SYSCFG_PINMUX8_PINMUX8_7_4_GPIO3_6,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		3*16+7,     
		"EMA_D_15/GPIO3[7]",  
		SYSCFG0_PINMUX8, 
		CSL_SYSCFG_PINMUX8_PINMUX8_3_0_MASK,
		CSL_SYSCFG_PINMUX8_PINMUX8_3_0_SHIFT,
		CSL_SYSCFG_PINMUX8_PINMUX8_3_0_GPIO3_7,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		3*16+8,     
		"EMA_WAIT[0]/PRU0_R30[0]/GP3[8]/PRU0_R31[0]",  
		SYSCFG0_PINMUX7, 
		CSL_SYSCFG_PINMUX7_PINMUX7_31_28_MASK,
		CSL_SYSCFG_PINMUX7_PINMUX7_31_28_SHIFT,
		CSL_SYSCFG_PINMUX7_PINMUX7_31_28_GPIO3_8,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		3*16+9,     
		"EMA_A_RnW/GPIO3[9]",  
		SYSCFG0_PINMUX7, 
		CSL_SYSCFG_PINMUX7_PINMUX7_27_24_MASK,
		CSL_SYSCFG_PINMUX7_PINMUX7_27_24_SHIFT,
		CSL_SYSCFG_PINMUX7_PINMUX7_27_24_GPIO3_9,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		3*16+10,     
		"EMA_OE/GP3[10]",  
		SYSCFG0_PINMUX7, 
		CSL_SYSCFG_PINMUX7_PINMUX7_23_20_MASK,
		CSL_SYSCFG_PINMUX7_PINMUX7_23_20_SHIFT,
		CSL_SYSCFG_PINMUX7_PINMUX7_23_20_GPIO3_10,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		3*16+11,     
		"EMA_WE/GP3[11]",  
		SYSCFG0_PINMUX7, 
		CSL_SYSCFG_PINMUX7_PINMUX7_19_16_MASK,
		CSL_SYSCFG_PINMUX7_PINMUX7_19_16_SHIFT,
		CSL_SYSCFG_PINMUX7_PINMUX7_19_16_GPIO3_11,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		3*16+12,     
		"EMA_CSn_5/GPIO3[12]",  
		SYSCFG0_PINMUX7, 
		CSL_SYSCFG_PINMUX7_PINMUX7_15_12_MASK,
		CSL_SYSCFG_PINMUX7_PINMUX7_15_12_SHIFT,
		CSL_SYSCFG_PINMUX7_PINMUX7_15_12_GPIO3_12,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		3*16+13,     
		"EMA_CS[4]/GP3[13]",  
		SYSCFG0_PINMUX7, 
		CSL_SYSCFG_PINMUX7_PINMUX7_11_8_MASK,
		CSL_SYSCFG_PINMUX7_PINMUX7_11_8_SHIFT,
		CSL_SYSCFG_PINMUX7_PINMUX7_11_8_GPIO3_13,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		3*16+14,     
		"EMA_CS[3]/GP3[14]",  
		SYSCFG0_PINMUX7, 
		CSL_SYSCFG_PINMUX7_PINMUX7_7_4_MASK,
		CSL_SYSCFG_PINMUX7_PINMUX7_7_4_SHIFT ,
		CSL_SYSCFG_PINMUX7_PINMUX7_7_4_GPIO3_14,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		3*16+15,     
		"EMA_CS[2]/GP3[15]",  
		SYSCFG0_PINMUX7, 
		CSL_SYSCFG_PINMUX7_PINMUX7_3_0_MASK,
		CSL_SYSCFG_PINMUX7_PINMUX7_3_0_SHIFT ,
		CSL_SYSCFG_PINMUX7_PINMUX7_3_0_GPIO3_15,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},


	// GPIO5[0]--GPIO5[15] 
	{
		5*16+0,     
		"EMA_A_0/GPIO5[0]",  
		SYSCFG0_PINMUX12, 
		CSL_SYSCFG_PINMUX12_PINMUX12_31_28_MASK,
		CSL_SYSCFG_PINMUX12_PINMUX12_31_28_SHIFT,
		CSL_SYSCFG_PINMUX12_PINMUX12_31_28_GPIO5_0,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		5*16+1,     
		"EMA_A_1/GPIO5[1]",  
		SYSCFG0_PINMUX12, 
		CSL_SYSCFG_PINMUX12_PINMUX12_27_24_MASK,
		CSL_SYSCFG_PINMUX12_PINMUX12_27_24_SHIFT,
		CSL_SYSCFG_PINMUX12_PINMUX12_27_24_GPIO5_1,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		5*16+2,     
		"EMA_A_2/GPIO5[2]",  
		SYSCFG0_PINMUX12, 
		CSL_SYSCFG_PINMUX12_PINMUX12_23_20_MASK,
		CSL_SYSCFG_PINMUX12_PINMUX12_23_20_SHIFT,
		CSL_SYSCFG_PINMUX12_PINMUX12_23_20_GPIO5_2,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		5*16+3,     
		"EMA_A_3/GPIO5[3]",  
		SYSCFG0_PINMUX12, 
		CSL_SYSCFG_PINMUX12_PINMUX12_19_16_MASK,
		CSL_SYSCFG_PINMUX12_PINMUX12_19_16_SHIFT,
		CSL_SYSCFG_PINMUX12_PINMUX12_19_16_GPIO5_3,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		5*16+4,     
		"EMA_A_4/GPIO5[4]",  
		SYSCFG0_PINMUX12, 
		CSL_SYSCFG_PINMUX12_PINMUX12_15_12_MASK,
		CSL_SYSCFG_PINMUX12_PINMUX12_15_12_SHIFT,
		CSL_SYSCFG_PINMUX12_PINMUX12_15_12_GPIO5_4,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		5*16+5,     
		"EMA_A_5/GPIO5[5]",  
		SYSCFG0_PINMUX12, 
		CSL_SYSCFG_PINMUX12_PINMUX12_11_8_MASK,
		CSL_SYSCFG_PINMUX12_PINMUX12_11_8_SHIFT,
		CSL_SYSCFG_PINMUX12_PINMUX12_11_8_GPIO5_5,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		5*16+6,     
		"EMA_A_6/GPIO5[6]",  
		SYSCFG0_PINMUX12, 
		CSL_SYSCFG_PINMUX12_PINMUX12_7_4_MASK,
		CSL_SYSCFG_PINMUX12_PINMUX12_7_4_SHIFT,
		CSL_SYSCFG_PINMUX12_PINMUX12_7_4_GPIO5_6,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		5*16+7,     
		"EMA_A_7/GPIO5[7]",  
		SYSCFG0_PINMUX12, 
		CSL_SYSCFG_PINMUX12_PINMUX12_3_0_MASK,
		CSL_SYSCFG_PINMUX12_PINMUX12_3_0_SHIFT,
		CSL_SYSCFG_PINMUX12_PINMUX12_3_0_GPIO5_7,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		5*16+8,     
		"EMA_A_8/GPIO5[8]",  
		SYSCFG0_PINMUX11, 
		CSL_SYSCFG_PINMUX11_PINMUX11_31_28_MASK,
		CSL_SYSCFG_PINMUX11_PINMUX11_31_28_SHIFT,
		CSL_SYSCFG_PINMUX11_PINMUX11_31_28_GPIO5_8,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		5*16+9,     
		"EMA_A_9/GPIO5[9]",  
		SYSCFG0_PINMUX11, 
		CSL_SYSCFG_PINMUX11_PINMUX11_27_24_MASK,
		CSL_SYSCFG_PINMUX11_PINMUX11_27_24_SHIFT,
		CSL_SYSCFG_PINMUX11_PINMUX11_27_24_GPIO5_9,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		5*16+10,     
		"EMA_A_10/GPIO5[10]",  
		SYSCFG0_PINMUX11, 
		CSL_SYSCFG_PINMUX11_PINMUX11_23_20_MASK,
		CSL_SYSCFG_PINMUX11_PINMUX11_23_20_SHIFT,
		CSL_SYSCFG_PINMUX11_PINMUX11_23_20_GPIO5_10,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		5*16+11,     
		"EMA_A_11/GPIO5[11]",  
		SYSCFG0_PINMUX11, 
		CSL_SYSCFG_PINMUX11_PINMUX11_19_16_MASK,
		CSL_SYSCFG_PINMUX11_PINMUX11_19_16_SHIFT,
		CSL_SYSCFG_PINMUX11_PINMUX11_19_16_GPIO5_11,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		5*16+12,     
		"EMA_A_12/GPIO5[12]",  
		SYSCFG0_PINMUX11, 
		CSL_SYSCFG_PINMUX11_PINMUX11_15_12_MASK,
		CSL_SYSCFG_PINMUX11_PINMUX11_15_12_SHIFT,
		CSL_SYSCFG_PINMUX11_PINMUX11_15_12_GPIO5_12,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		5*16+13,     
		"EMA_A_13/GPIO5[13]",  
		SYSCFG0_PINMUX11, 
		CSL_SYSCFG_PINMUX11_PINMUX11_11_8_MASK,
		CSL_SYSCFG_PINMUX11_PINMUX11_11_8_SHIFT,
		CSL_SYSCFG_PINMUX11_PINMUX11_11_8_GPIO5_13,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		5*16+14,     
		"EMA_A_14/MMCSD0_D7/GPIO5[14]",  
		SYSCFG0_PINMUX11, 
		CSL_SYSCFG_PINMUX11_PINMUX11_7_4_MASK,
		CSL_SYSCFG_PINMUX11_PINMUX11_7_4_SHIFT,
		CSL_SYSCFG_PINMUX11_PINMUX11_7_4_GPIO5_14,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		5*16+15,     
		"EMA_A_15/MMCSD0_D6/GPIO5[15]",  
		SYSCFG0_PINMUX11, 
		CSL_SYSCFG_PINMUX11_PINMUX11_3_0_MASK,
		CSL_SYSCFG_PINMUX11_PINMUX11_3_0_SHIFT,
		CSL_SYSCFG_PINMUX11_PINMUX11_3_0_GPIO5_15,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	

	// GPIO7[8]--GPIO7[15]
	{
		7*16+8,     
		"VPIF_DOUT0 / LCD_D_0 /  RPI_XD8  / GPIO7[8]",  // GPIO_GPRS_DCD
		SYSCFG0_PINMUX17, 
		CSL_SYSCFG_PINMUX17_PINMUX17_7_4_MASK,
		CSL_SYSCFG_PINMUX17_PINMUX17_7_4_SHIFT,
		CSL_SYSCFG_PINMUX17_PINMUX17_7_4_GPIO7_8,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		7*16+9,     
		"VPIF_DOUT1 / LCD_D_1 /  RPI_XD9  / GPIO7[9]",  // GPIO_GPRS_DTR
		SYSCFG0_PINMUX17, 
		CSL_SYSCFG_PINMUX17_PINMUX17_3_0_MASK,
		CSL_SYSCFG_PINMUX17_PINMUX17_3_0_SHIFT,
		CSL_SYSCFG_PINMUX17_PINMUX17_3_0_GPIO7_9,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		7*16+10,     
		"VPIF_DOUT2 / LCD_D_2 / RPI_XD10 / GPIO7[10]",  // GPIO_GPRS_DSR
		SYSCFG0_PINMUX16, 
		CSL_SYSCFG_PINMUX16_PINMUX16_31_28_MASK,
		CSL_SYSCFG_PINMUX16_PINMUX16_31_28_SHIFT,
		CSL_SYSCFG_PINMUX16_PINMUX16_31_28_GPIO7_10,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		7*16+11,     
		"VPIF_DOUT3 / LCD_D_3 / RPI_XD11 / GPIO7[11]", // GPIO_LCD_BL 
		SYSCFG0_PINMUX16, 
		CSL_SYSCFG_PINMUX16_PINMUX16_27_24_MASK,
		CSL_SYSCFG_PINMUX16_PINMUX16_27_24_SHIFT,
		CSL_SYSCFG_PINMUX16_PINMUX16_27_24_GPIO7_11,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		7*16+12,     
		"VPIF_DOUT4 / LCD_D_4 / RPI_XD12 / GPIO7[12]",  // GPIO_BTN_INT
		SYSCFG0_PINMUX16, 
		CSL_SYSCFG_PINMUX16_PINMUX16_23_20_MASK,
		CSL_SYSCFG_PINMUX16_PINMUX16_23_20_SHIFT,
		CSL_SYSCFG_PINMUX16_PINMUX16_23_20_GPIO7_12,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		7*16+13,     
		"VPIF_DOUT5/LCD_D_5/RPI_XD13/GPIO7[13]",  // GPIO_AD_RST
		SYSCFG0_PINMUX16, 
		CSL_SYSCFG_PINMUX16_PINMUX16_19_16_MASK,
		CSL_SYSCFG_PINMUX16_PINMUX16_19_16_SHIFT,
		CSL_SYSCFG_PINMUX16_PINMUX16_19_16_GPIO7_13,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		7*16+14,     
		"VPIF_DOUT6/LCD_D_6/RPI_XD14/GPIO7[14]",  // GPIO_WD_FD
		SYSCFG0_PINMUX16, 
		CSL_SYSCFG_PINMUX16_PINMUX16_15_12_MASK,
		CSL_SYSCFG_PINMUX16_PINMUX16_15_12_SHIFT,
		CSL_SYSCFG_PINMUX16_PINMUX16_15_12_GPIO7_14,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		7*16+15,     
		"VPIF_DOUT7/LCD_D_7/RPI_XD15/GPIO7[15]",  // GPIO_LCD_RST
		SYSCFG0_PINMUX16, 
		CSL_SYSCFG_PINMUX16_PINMUX16_11_8_MASK,
		CSL_SYSCFG_PINMUX16_PINMUX16_11_8_SHIFT,
		CSL_SYSCFG_PINMUX16_PINMUX16_11_8_GPIO7_15,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},

	

	// GPIO4[8]--GPIO4[15]
	{
		4*16+8,     
		"EMA_D[0]/GP4[8]", 
		SYSCFG0_PINMUX9, 
		CSL_SYSCFG_PINMUX9_PINMUX9_31_28_MASK,
		CSL_SYSCFG_PINMUX9_PINMUX9_31_28_SHIFT,
		CSL_SYSCFG_PINMUX9_PINMUX9_31_28_GPIO4_8,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		4*16+9,     
		"EMA_D[1]/GP4[9]", 
		SYSCFG0_PINMUX9, 
		CSL_SYSCFG_PINMUX9_PINMUX9_27_24_MASK,
		CSL_SYSCFG_PINMUX9_PINMUX9_27_24_SHIFT,
		CSL_SYSCFG_PINMUX9_PINMUX9_27_24_GPIO4_9,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		4*16+10,     
		"EMA_D[2]/GP4[10]", 
		SYSCFG0_PINMUX9, 
		CSL_SYSCFG_PINMUX9_PINMUX9_23_20_MASK,
		CSL_SYSCFG_PINMUX9_PINMUX9_23_20_SHIFT,
		CSL_SYSCFG_PINMUX9_PINMUX9_23_20_GPIO4_10,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		4*16+11,     
		"EMA_D[3]/GP4[11]", 
		SYSCFG0_PINMUX9, 
		CSL_SYSCFG_PINMUX9_PINMUX9_19_16_MASK,
		CSL_SYSCFG_PINMUX9_PINMUX9_19_16_SHIFT,
		CSL_SYSCFG_PINMUX9_PINMUX9_19_16_GPIO4_11,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		4*16+12,     
		"EMA_D[4]/GP4[12]", 
		SYSCFG0_PINMUX9, 
		CSL_SYSCFG_PINMUX9_PINMUX9_15_12_MASK,
		CSL_SYSCFG_PINMUX9_PINMUX9_15_12_SHIFT,
		CSL_SYSCFG_PINMUX9_PINMUX9_15_12_GPIO4_12,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		4*16+13,     
		"EMA_D[5]/GP4[13]", 
		SYSCFG0_PINMUX9, 
		CSL_SYSCFG_PINMUX9_PINMUX9_11_8_MASK,
		CSL_SYSCFG_PINMUX9_PINMUX9_11_8_SHIFT,
		CSL_SYSCFG_PINMUX9_PINMUX9_11_8_GPIO4_13,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		4*16+14,     
		"EMA_D[6]/GP4[14]", 
		SYSCFG0_PINMUX9, 
		CSL_SYSCFG_PINMUX9_PINMUX9_7_4_MASK,
		CSL_SYSCFG_PINMUX9_PINMUX9_7_4_SHIFT,
		CSL_SYSCFG_PINMUX9_PINMUX9_7_4_GPIO4_14,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		4*16+15,     
		"EMA_D[7]/GP4[15]", 
		SYSCFG0_PINMUX9, 
		CSL_SYSCFG_PINMUX9_PINMUX9_3_0_MASK,
		CSL_SYSCFG_PINMUX9_PINMUX9_3_0_SHIFT,
		CSL_SYSCFG_PINMUX9_PINMUX9_3_0_GPIO4_15,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},

	// GPIO1[4]--GPIO1[5]  GPIO1[8]--GPIO1[14]
	{
		1*16+4,     
		"SPI1_SCSn_6 / I2C0_SDA / Timer64P3_OUT12 / GPIO1[4]",  
		SYSCFG0_PINMUX4, 
		CSL_SYSCFG_PINMUX4_PINMUX4_15_12_MASK,
		CSL_SYSCFG_PINMUX4_PINMUX4_15_12_SHIFT,
		CSL_SYSCFG_PINMUX4_PINMUX4_15_12_GPIO1_4,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		1*16+5,     
		"SPI1_SCSn_7 / I2C0_SCL / Timer64P2_OUT12 / GPIO1[5]",  
		SYSCFG0_PINMUX4, 
		CSL_SYSCFG_PINMUX4_PINMUX4_11_8_MASK,
		CSL_SYSCFG_PINMUX4_PINMUX4_11_8_SHIFT,
		CSL_SYSCFG_PINMUX4_PINMUX4_11_8_GPIO1_5,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	
	{
		1*16+8,     
		"SPI0_CLK / EPWM0_A / GPIO1[8] / EMAC_MII_RXCLK",  
		SYSCFG0_PINMUX3, 
		CSL_SYSCFG_PINMUX3_PINMUX3_3_0_MASK,
		CSL_SYSCFG_PINMUX3_PINMUX3_3_0_SHIFT,
		CSL_SYSCFG_PINMUX3_PINMUX3_3_0_GPIO1_8,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		1*16+9,     
		"AXR1 / McBSP0_DX / GPIO1[9] / EMAC_MII_TXD[1]",  //485-RX1
		SYSCFG0_PINMUX2, 
		CSL_SYSCFG_PINMUX2_PINMUX2_27_24_MASK,
		CSL_SYSCFG_PINMUX2_PINMUX2_27_24_SHIFT,
		CSL_SYSCFG_PINMUX2_PINMUX2_27_24_GPIO1_9,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		1*16+10,     
		"AXR2 / McBSP0_DR / GPIO1[10] / EMAC_MII_TXD[2]",  //485-TX2
		SYSCFG0_PINMUX2, 
		CSL_SYSCFG_PINMUX2_PINMUX2_23_20_MASK,
		CSL_SYSCFG_PINMUX2_PINMUX2_23_20_SHIFT,
		CSL_SYSCFG_PINMUX2_PINMUX2_23_20_GPIO1_10,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		1*16+11,     
		"AXR3  / McB SP0 _FS X  / GPIO1 [11] / EMAC_MII_TXD[3]",  //485-RX2
		SYSCFG0_PINMUX2, 
		CSL_SYSCFG_PINMUX2_PINMUX2_19_16_MASK,
		CSL_SYSCFG_PINMUX2_PINMUX2_19_16_SHIFT,
		CSL_SYSCFG_PINMUX2_PINMUX2_19_16_GPIO1_11,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		1*16+12,     
		"AXR4  / McB SP0 _FS R /  GPIO1[12]  / EMAC_MII_COL",  //485-TX3
		SYSCFG0_PINMUX2, 
		CSL_SYSCFG_PINMUX2_PINMUX2_15_12_MASK,
		CSL_SYSCFG_PINMUX2_PINMUX2_15_12_SHIFT,
		CSL_SYSCFG_PINMUX2_PINMUX2_15_12_GPIO1_12,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		1*16+13,     
		"AXR5  / McBSP0_C LKX / GPIO1[13]  /  EMAC_MII_TXCLK",  // 485-RX3
		SYSCFG0_PINMUX2, 
		CSL_SYSCFG_PINMUX2_PINMUX2_11_8_MASK,
		CSL_SYSCFG_PINMUX2_PINMUX2_11_8_SHIFT,
		CSL_SYSCFG_PINMUX2_PINMUX2_11_8_GPIO1_13,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		1*16+14,     
		"AXR6 / McBSP0_CLKR / GPIO1[14] / EMAC_MII_TXEN",  
		SYSCFG0_PINMUX2, 
		CSL_SYSCFG_PINMUX2_PINMUX2_7_4_MASK,
		CSL_SYSCFG_PINMUX2_PINMUX2_7_4_SHIFT,
		CSL_SYSCFG_PINMUX2_PINMUX2_7_4_GPIO1_14,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},

	
	
	// GPIO2[9] GPIO2[12] GPIO2[15] GPIO6[9]--GPIO6[14]   
	{
		2*16+9,     
		"EMA_BA_1/GPIO2[9]",  
		SYSCFG0_PINMUX5, 
		CSL_SYSCFG_PINMUX5_PINMUX5_27_24_MASK,
		CSL_SYSCFG_PINMUX5_PINMUX5_27_24_SHIFT,
		CSL_SYSCFG_PINMUX5_PINMUX5_27_24_GPIO2_9,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		2*16+12,     
		"SPI1_ENAn / GPIO2[12]",  
		SYSCFG0_PINMUX5, 
		CSL_SYSCFG_PINMUX5_PINMUX5_15_12_MASK,
		CSL_SYSCFG_PINMUX5_PINMUX5_15_12_SHIFT,
		CSL_SYSCFG_PINMUX5_PINMUX5_15_12_GPIO2_12,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		2*16+15,     
		"SPI1_SCSn_1 / EPWM1_A / GPIO2[15] / Timer64P2_IN12",  
		SYSCFG0_PINMUX5, 
		CSL_SYSCFG_PINMUX5_PINMUX5_3_0_MASK,
		CSL_SYSCFG_PINMUX5_PINMUX5_3_0_SHIFT,
		CSL_SYSCFG_PINMUX5_PINMUX5_3_0_GPIO2_15,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		6*16+9,     
		"UHPI_HHWIL  / RPI_CH1_ENABLE  / GPIO6 [9]",  // 485-C1
		SYSCFG0_PINMUX13, 
		CSL_SYSCFG_PINMUX13_PINMUX13_27_24_MASK,
		CSL_SYSCFG_PINMUX13_PINMUX13_27_24_SHIFT,
		CSL_SYSCFG_PINMUX13_PINMUX13_27_24_GPIO6_9,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		6*16+10,     
		"UHPI_HCNTL1 / RPI_CH1_START / GPIO6[10]",  // 485-C2
		SYSCFG0_PINMUX13, 
		CSL_SYSCFG_PINMUX13_PINMUX13_23_20_MASK,
		CSL_SYSCFG_PINMUX13_PINMUX13_23_20_SHIFT,
		CSL_SYSCFG_PINMUX13_PINMUX13_23_20_GPIO6_10,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		6*16+11,     
		"UHPI_HCNTL0 / RPI_CH1_CL K /  GPIO6[11]",  
		SYSCFG0_PINMUX13, 
		CSL_SYSCFG_PINMUX13_PINMUX13_19_16_MASK,
		CSL_SYSCFG_PINMUX13_PINMUX13_19_16_SHIFT,
		CSL_SYSCFG_PINMUX13_PINMUX13_19_16_GPIO6_11,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		6*16+12,     
		"UHPI_HINTn / GPIO6[1 2]",  
		SYSCFG0_PINMUX13, 
		CSL_SYSCFG_PINMUX13_PINMUX13_15_12_MASK,
		CSL_SYSCFG_PINMUX13_PINMUX13_15_12_SHIFT,
		CSL_SYSCFG_PINMUX13_PINMUX13_15_12_GPIO6_12,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	#if 0
	{
		6*16+13,     
		"UHPI_HRDY / GPIO6[13]",  // USB_OC
		SYSCFG0_PINMUX13, 
		CSL_SYSCFG_PINMUX13_PINMUX13_11_8_MASK,
		CSL_SYSCFG_PINMUX13_PINMUX13_11_8_SHIFT,
		CSL_SYSCFG_PINMUX13_PINMUX13_11_8_GPIO6_13,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	#endif
	{
		6*16+14,     
		"OBSCLK0/UHPI_HDS2n/GPIO6[14]",  
		SYSCFG0_PINMUX13, 
		CSL_SYSCFG_PINMUX13_PINMUX13_7_4_MASK,
		CSL_SYSCFG_PINMUX13_PINMUX13_7_4_SHIFT,
		CSL_SYSCFG_PINMUX13_PINMUX13_7_4_GPIO6_14,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	
	// GPIO2[0] -- GPIO2[8]
	{
		2*16+0,     
		"EMA_CSn_0/GPIO2[0]",  
		SYSCFG0_PINMUX6, 
		CSL_SYSCFG_PINMUX6_PINMUX6_31_28_MASK,
		CSL_SYSCFG_PINMUX6_PINMUX6_31_28_SHIFT,
		CSL_SYSCFG_PINMUX6_PINMUX6_31_28_GPIO2_0,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		2*16+1,     
		"EMA_WAIT_1/GPIO2[1]",  
		SYSCFG0_PINMUX6, 
		CSL_SYSCFG_PINMUX6_PINMUX6_27_24_MASK,
		CSL_SYSCFG_PINMUX6_PINMUX6_27_24_SHIFT,
		CSL_SYSCFG_PINMUX6_PINMUX6_27_24_GPIO2_1,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		2*16+2,     
		"EMA_WEN_DQM1/GPIO2[2]",  
		SYSCFG0_PINMUX6, 
		CSL_SYSCFG_PINMUX6_PINMUX6_23_20_MASK,
		CSL_SYSCFG_PINMUX6_PINMUX6_23_20_SHIFT,
		CSL_SYSCFG_PINMUX6_PINMUX6_23_20_GPIO2_2,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		2*16+3,     
		"EMA_WEN_DQM0/GPIO2[3]",  
		SYSCFG0_PINMUX6, 
		CSL_SYSCFG_PINMUX6_PINMUX6_19_16_MASK,
		CSL_SYSCFG_PINMUX6_PINMUX6_19_16_SHIFT,
		CSL_SYSCFG_PINMUX6_PINMUX6_19_16_GPIO2_3,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	// 被usb占用
	#if 0
	{
		2*16+4,     
		"EMA_CASn/GPIO2[4]",  
		SYSCFG0_PINMUX6, 
		CSL_SYSCFG_PINMUX6_PINMUX6_15_12_MASK,
		CSL_SYSCFG_PINMUX6_PINMUX6_15_12_SHIFT,
		CSL_SYSCFG_PINMUX6_PINMUX6_15_12_GPIO2_4,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	#endif
	{
		2*16+5,     
		"EMA_RASn/GPIO2[5]",  
		SYSCFG0_PINMUX6, 
		CSL_SYSCFG_PINMUX6_PINMUX6_11_8_MASK,
		CSL_SYSCFG_PINMUX6_PINMUX6_11_8_SHIFT,
		CSL_SYSCFG_PINMUX6_PINMUX6_11_8_GPIO2_5,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	// eth use
	#if 0
	{
		2*16+6,     
		"EMA_SDCKE/GPIO2[6]",  
		SYSCFG0_PINMUX6, 
		CSL_SYSCFG_PINMUX6_PINMUX6_7_4_MASK,
		CSL_SYSCFG_PINMUX6_PINMUX6_7_4_SHIFT,
		CSL_SYSCFG_PINMUX6_PINMUX6_7_4_GPIO2_6,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	#endif
	{
		2*16+7,     
		"EMA_CLK/GPIO2[7]",  
		SYSCFG0_PINMUX6, 
		CSL_SYSCFG_PINMUX6_PINMUX6_3_0_MASK,
		CSL_SYSCFG_PINMUX6_PINMUX6_3_0_SHIFT,
		CSL_SYSCFG_PINMUX6_PINMUX6_3_0_GPIO2_7,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		2*16+8,     
		"EMA_BA_0/GPIO2[8]",  
		SYSCFG0_PINMUX5, 
		CSL_SYSCFG_PINMUX5_PINMUX5_31_28_MASK,
		CSL_SYSCFG_PINMUX5_PINMUX5_31_28_SHIFT,
		CSL_SYSCFG_PINMUX5_PINMUX5_31_28_GPIO2_8,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},


	// GPIO6[0] -- GPIO6[8]
	{
		6*16+0,     
		"LCD_AC _ENB_CSn / GPIO6[0]",  
		SYSCFG0_PINMUX19, 
		CSL_SYSCFG_PINMUX19_PINMUX19_27_24_MASK,
		CSL_SYSCFG_PINMUX19_PINMUX19_27_24_SHIFT,
		CSL_SYSCFG_PINMUX19_PINMUX19_27_24_GPIO6_0,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		6*16+1,     
		"VPIF_CLKO3 / GPIO6[1]",  
		SYSCFG0_PINMUX19, 
		CSL_SYSCFG_PINMUX19_PINMUX19_23_20_MASK,
		CSL_SYSCFG_PINMUX19_PINMUX19_23_20_SHIFT,
		CSL_SYSCFG_PINMUX19_PINMUX19_23_20_GPIO6_1,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		6*16+2,     
		"VPIF_CLKIN3 / MMCSD1_D1 / GPIO6[2]",  
		SYSCFG0_PINMUX19, 
		CSL_SYSCFG_PINMUX19_PINMUX19_19_16_MASK,
		CSL_SYSCFG_PINMUX19_PINMUX19_19_16_SHIFT,
		CSL_SYSCFG_PINMUX19_PINMUX19_19_16_GPIO6_2,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		6*16+3,     
		"VPIF_CLKO2 / MMCSD1_D2 / GPIO6[3]",  
		SYSCFG0_PINMUX19, 
		CSL_SYSCFG_PINMUX19_PINMUX19_15_12_MASK,
		CSL_SYSCFG_PINMUX19_PINMUX19_15_12_SHIFT,
		CSL_SYSCFG_PINMUX19_PINMUX19_15_12_GPIO6_3,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		6*16+4,     
		"VPIF_CLKIN2 / MMCSD1_D3 / GPIO6[4]",  
		SYSCFG0_PINMUX19, 
		CSL_SYSCFG_PINMUX19_PINMUX19_11_8_MASK,
		CSL_SYSCFG_PINMUX19_PINMUX19_11_8_SHIFT,
		CSL_SYSCFG_PINMUX19_PINMUX19_11_8_GPIO6_4,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		6*16+5,     
		"VPIF_DIN8 / UHPI_HD0 / RPI_CH1_D0 / GPIO6[5]",  
		SYSCFG0_PINMUX16, 
		CSL_SYSCFG_PINMUX16_PINMUX16_7_4_MASK,
		CSL_SYSCFG_PINMUX16_PINMUX16_7_4_SHIFT,
		CSL_SYSCFG_PINMUX16_PINMUX16_7_4_GPIO6_5,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		6*16+6,     
		"VPIF_CLKIN1 / UHPI_HDS1n / GPIO6[6]",  
		SYSCFG0_PINMUX14, 
		CSL_SYSCFG_PINMUX14_PINMUX14_7_4_MASK,
		CSL_SYSCFG_PINMUX14_PINMUX14_7_4_SHIFT,
		CSL_SYSCFG_PINMUX14_PINMUX14_7_4_GPIO6_6,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		6*16+7,     
		"VPIF_CLKIN0 / UHPI_HCSn / GPIO6[7] / RPI_2xTXCLK",  
		SYSCFG0_PINMUX14, 
		CSL_SYSCFG_PINMUX14_PINMUX14_3_0_MASK,
		CSL_SYSCFG_PINMUX14_PINMUX14_3_0_SHIFT,
		CSL_SYSCFG_PINMUX14_PINMUX14_3_0_GPIO6_7,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},
	{
		6*16+8,     
		"UHPI_HRWn / RPI_CH1_WAIT  / GPIO6[8]",  
		SYSCFG0_PINMUX13, 
		CSL_SYSCFG_PINMUX13_PINMUX13_31_28_MASK,
		CSL_SYSCFG_PINMUX13_PINMUX13_31_28_SHIFT,
		CSL_SYSCFG_PINMUX13_PINMUX13_31_28_GPIO6_8,
		M_GPIO_INPUT,
		M_GPIO_OUTPUT_HIGH
	},

	

	
	
	 

	



















