CMOS image sensing is not as good as CCD and its fill 
factor seems fewer, its biggest strength is to 
integrate with other function circuit to form a SOC. 
In addition, its power consumption and frame rate are 
better than CCD sensor. Thus, in the application of 
images, CMOS sensor will become more and more popular 
in the future. 
Today, low cost image sensor in the business 
situation has brought a big problem to image analysis 
and operation in the application of A.I. robot, not 
only in sensing speed, but also in resolution, 
especially in the needs of ’dynamic condition 
judgment’ and ’real time response’. The sensor 
needs higher frame rate (i.e. 1000 frame/s) to 
capture high speed moving object. Conversely, the 
time length of sensor’s exposure will be condensed 
and SNR will be decreased, thus it will influence 
quality of the image. In this project, we propose a 
high frame rate and high sensitivity vision chip to 
solve these problems. We will apply ’in pixel gain 
stage’ to increase sensitivity and decrease the 
influence of the short exposure time. At the same 
time, column wise ADC is chosen in order to increase 
high frame rate. Process mismatch is suppressed by 
calibration. As the techniques mentioned above, the 
high frame rate and high sensitivity vision chip 
system can be applied to A.I. Robot. 
 
英文關鍵詞： CMOS Image Sensor, Vision Chip, High Sensitivity, 
High Speed, Analog-to-Digital Converter 
 
2 
 
一、中英文摘要 
(一)中文摘要 
智慧型機器人在人類未來的生活中，佔有很重要的角色。從工業到醫療、娛樂、探險及監測等領域，
都可透過機器人來幫助人類完成更多的事情。在智慧型機器人的技術中，視覺感測系統是很重要的技術，
除了要感測平面的影像外(2-Dimension)，距離的感測(3-Dimension)也是不可缺少，然而不管是 2D 或是
3D 的影像感測，都必需使用影像感測器來偵測光源。現行的影像感測器又可分為CMOS 和CCD 兩種。
以技術上來說，雖然 CMOS 感測器的效能沒有 CCD 來的好，且填充率(fill factor)也較低，但 CMOS 感
測器最大的優點是可以和其它功能的晶片整合成單晶片 SOC。且在耗電上及每張圖像速率(frame rate)上
皆較 CCD 來的好。因此未來在影像的應用上，CMOS 感測器將愈來愈普及。 
而如今市面上低成本的影像感測器，不管是取像速度或清晰度上，在許多機器人情境的應用中，對
影像的分析及處理都造成極大的問題，尤其是在需要「判斷動態影像」和「即時反應」的應用上。要補
捉高速移動的物體，需要較高的取像速度(1000frame/s)，但相對的，感測器的曝光時間就被壓縮，影像
訊雜比(SNR)就降低，影響影像的品質。為克服這個問題，我們將發展一套「高取像速度」和「高靈敏
度」的視覺晶片系統(HighFrame Rate and High Sensitivity Vision Chip)。以 In-pixel gain stage 來提高靈敏
度，降低短曝光時間的影響。同時以 Column-wise ADC 來提高取像速度，再利用「校正機制」(calibration)
來降低製程均勻性所造成的誤差，增進影像的品質。所研發的「高取像速度」和「高靈敏度」的視覺晶
片系統將可應用在各種智慧型機器人和機器視覺的應用上。 
 
關鍵字: 影像感測器、視覺晶片、高感度、高速度、類比數位轉換器 
 
  
4 
 
二、報告內容 
(一)前言: 
智慧型機器人的影像感測的技術，無非是想要模擬人眼的功能，人眼在正常的狀況之下，可以感測
顏色、光線強弱、物體型態、距離。而智慧型機器人則必須藉著數種感測器的整合、搭配，來盡量模擬
近似雙眼的功能。現行的平面影像感測器又可分為 CMOS (complementary metal oxide semiconductor) 和
CCD (charge couple device)兩種。以技術上來說，雖然 CMOS 感測器的效能沒有 CCD來的好，且填充
率(fill factor)也較低，但 CMOS 感測器最大的優點是可以和其它功能的晶片整合成單晶片 SOC (silicon 
on chip)。而 CCD因為是特殊製程，所以 CCD 感測器必須搭配其它功能的晶片如類比數位轉換器(ADC)
和數位資料處理器(DSP)等。因此 CMOS 感測器具備了價格上的優勢及產品上輕、薄、短、小的優點。
且在耗電(power)上及每張圖像速率(frame rate)上皆較CCD來的好。CCD因使用電荷(charge)轉移的方式，
為了達到完美的電荷轉移，需使用較高的操作電壓，因此耗電較高。而電荷轉移的方式也讓每張圖像速
度(frame rate)無法太快，因此未來在影像的應用上，CMOS 感測器將愈來愈普及。 
而如今市面上低成本的影像感測器，不管是取像速度或清晰度上，在許多機器人情境的應用中，對
影像的分析及處理都造成極大的問題，尤其是在需要「判斷動態影像」和「即時反應」的應用上。當物
體的移動速度太快或是取像速度不夠快，則影像和影像之間的連續性就不好，對後續影像的處理就變得
相當困難。若增加影像的取像速度，來增加影像和影像間的連續性，則影像的品質則會因曝光時間的減
少而變的較模糊，等於得到許多張不清楚的影像，對後續的影像處理仍然會造成困擾。因此如何在增加
取像速度的同時又不犧牲清晰度，變成一門值得發展的技術。倘若做到，則可大大增加機器人的實用性，
例如高速的手眼協調可以使機器人以超過人類的速度從事生產線裝配工作，增加生產效率，或是在高速
行動時完全掌握四周狀況（如自主駕駛或飛行機器人）。如此一來，必然大大增加機器人在實際上的可
應用性。 
 
(二)研究目的 
本計劃的主要目的，為發展一套「高取像速度」和「高靈敏度」的視覺晶片系統(High Frame Rate and 
High Sensitivity Vision Chip)。目前商用的取像速度規格(每 1/30 秒得到一張影像)已經無法符合智慧型機
器人的應用，更快速的影像擷取及處理(如每秒可擷取及處理 1000張影像)才可擴大智慧型機器人的應用
範圍，處理高速移動的物體，並做即時的反應。 
 
(三)研究方法 
計畫初期將以較小陣列(128x128)來驗證與實現電路創新架構，規劃之高速視覺感測晶片架構如圖 1
所示，此晶片中包含高感度感光細胞陣列、像點讀取電路、行平行數位類比轉換器和數位訊號控制電路。
在此晶片設計上，選擇以 CMOS 感測器為主，CMOS 感測器使用 Active pixel architecture，突破 CCD 
charge transfer的速度限制，符合機器視覺晶片之高速讀出需求。高速讀出晶片面臨幾個主要的技術瓶頸:
高感光度和高速讀出架構與資料頻寬。因為高速視覺資料的需求，感測器需要操作在極高的
Frame-rate(500~1000 frames/sec)，這代表每個感測器接受外界環境或物體光線訊號只有 1ms~2ms的時間，
與一般 Commercial Camera 操作在 30~60 frames/sec，有 30~15ms 曝光時間相比，差了將近 15~30倍。如
此限制了機器視覺晶片必須具備一高照度之定光源環境，或使用較大面積的感測元件，以增加訊號輸入
強度讓感測器具有足夠的光電荷累積並輸出。針對這些限制，本計劃將開發數項創新技術，使其達到高
6 
 
一個優勢為將感光二極體和積分電容分開，感光二極體照光後產生的光電子在讀出時會被轉移到圖 2(b)
中的 floating diffusion (VFD)，利用 VFD結點上的寄生(積分)電容將光電子轉換成電壓訊號。在設計上，可
以增加感光二極體的面積且維持較小的 VFD面積(較大的電荷-電壓轉換增益)，如此一來，便可以補償較
短的積分時間所造成的非理想效應。 
因此為了補償因較短曝光時間所造成的電壓訊號衰減，我們使用了 4T-APS 架構，在像素佈局上，
設計了一個較小的 VFD面積，以達成一個較高的電荷-電壓轉換增益。但如此一來，便會產生另一個問題，
即是動態範圍(dynamic range)縮小的問題。一個較高的電荷-電壓轉換增益會使得 Sensor在強光的照射下，
很容易就飽和(saturation)。這個問題，我們將使用了二段式曝光的方式來克服。說明如下。 
 
 
圖 3: 2 段式曝光技術 
圖 3為 2段式曝光技術的示意圖，其中紅線代表 Sensor在強光(high illumination)照射下的曝光行為，
藍線則代表 Sensor在弱光(low illumination)照射下的曝光行為。Sensor的曝光行為分 2個階段:T1及 T2。
T1 為一個 frame 所需的時間，T2 為一個 row 的時間，其中 T1 的值遠大於 T2(約 10~100 倍)。在 T1 的
時間內，在強光的照射下，Sensor的曝光訊號很快就到達一個臨界值(Vth)，一旦到達臨界值，Sensor的
曝光訊號即維持不變。但 Sensor在弱光照射下的情況則相反，在 T1 的時間內，因 Sensor 的曝光訊號沒
有到達臨界值，因此不會有飽和的情形。在 T2 的時間內，在強光的照射下，Sensor 的曝光訊號會從臨
界值繼續增加。Sensor在弱光照射下，因曝光訊號不會到達臨界值，因此曝光訊號為線性的增加。經由
此種方式，可以延伸 Sensor 的動態範圍，而增加的動態範圍即為 T1 和 T2的比例(10~100 倍)。 
以下將說明電路的實現方式: 
 
 
8 
 
圖5則為控制訊號時序圖，在一個 row time內，整體電路的操作可分為3個週期:照度偵測(illumination 
detection)週期、光電子讀取(photo-charges readout)週期及 Sensor重置(sensor reset)週期。照度偵測週期主
要是偵測 Sensor是處於強光或弱光的環境，光電子讀取週期則是將感光二極體內的光電子讀取出來，在
此週期，強光(high illumination)環境和弱光(low illumination)環境下的操作將會不同，如圖 5所示(黑線:
弱光，紅線:強光)，圖 6為 pixel 內部在弱光與強光下的操作模式的能階變化。Sensor重置週期則是將感
光二極體重置。這 3個步驟說明如下。 
 
照度偵測週期: 
此時 pixel 內部的 FD 點會先重置，並將重置電壓輸出，同時操作放大器 X1也處於重置(reset)狀態。
接著圖 4(a)中的 M1 會將感光二極體內部份光電子訊號輸出(M1 閘極準位:Vmid)，此光電子訊號經由切
換電容放大器被放大至 X1 的輸出端，此時 X1 輸出端的電壓為 phR VC
C
V 
2
1 。VR為 X1 的偏壓準位，
phV 為 pixel 輸出的光電子訊號。在弱光的環境中， 0 phV ，而在強光的環境中， 0 phV 。此放大
的光電子訊號( phVC
C

2
1 )經由比較器 X3的比較後，即可偵測 pixel 是處於弱光(X3輸出 0)或是強光(X3
輸出 1)的環境。X3的比較結果會被儲存在時序控制電路 X2中。 
 
光電子讀取週期: 
在此週期前期，pixel 會繼續曝光 T2 時間(第 2 段曝光)。待曝光結束後，pixel 內部的 FD 結點會先
重置，並將重置電壓輸出，同時操作放大器 X1 也處於重置(reset)狀態。重置電壓輸出後，pixel 內 M1
會分 2 個階段將感光二極體內的光電子讀出，第 1 階段讀出時，M1 閘極準位為 Vmid，此時只將在 T2
時間內累積的光電子訊號讀出。在第 2階段讀出時，M1閘極準位為 VDD，此時會將感光二極體內所有
的光電子訊號讀出。 
若 pixel 處於強光的環境，則切換電容放大器只會讀取第 1 階段輸出的光電子訊號，並忽略第 2 階
段輸出的光電子訊號，此時 X1 輸出端的電壓為 thTphR VC
C
V
C
C
V 
2
3
2_
2
1 。若 C1=C2=C3，則 X1
輸出端的電壓可簡化為 thTphR VVV  2_ ，其中 2_TphV 為在 T2 時間內累積的光電子訊號。若 pixel 處於
弱光的環境，則切換電容放大器會讀取第 1 及第 2 階段輸出的光電子訊號，此時 X1 輸出端的電壓為
)( 1_2_
2
1
TphTphR VVC
C
V  。若 C1=C2，則 X1輸出端的電壓可簡化為 1_2_ TphTphR VVV   
其中 1_TphV 和 2_TphV 為在 T1和 T2時間內累積的光電子訊號。經由上敘的操作，即可完成 2段式曝光
的操作。 
 
Sensor 重置週期: 
此週期會將 pixel 內部的 M1 及 M2 電晶體打開，清空感光二極體內殘存的光電子，避免影像殘留
(image lag)現象發生。 
10 
 
 
 
圖 9: 晶片佈局圖 
圖 9 為所完成的晶片佈局圖，像素陣列大小為 64x64，晶片面積為 1600x1900um2，像素的大小為
5.6umx5.6um，目前晶片己完成下線。 
 
(２) Column-Parallel ADC: 
漸近式類比數位轉換器可以利用極小的功耗達成目標規格，但是必須解決電路中，當作數位類比轉
換器的電容陣列面積過大，使得陣列中電容彼此不匹配的問題。傳統的電荷重分布(charge redistribution)
數位類比轉換器之電容陣列如圖 10所示，陣列中最大的電容會是最小電容的 512倍，若是佈局在僅 10um
至 20um 寬的節距(column pitch)下，長度會很長，隨著製程的誤差，數位類比轉換器的輸出不準是可預
見的。 
Vrefn
Vrefp
DAC_out
1C 2C 4C 8C 16C 32C 64C 128C 256C 512C
Vrefn
DA_RST Mrst
1C
 
圖 10: 傳統電荷重分布數位類比轉換器之電容陣列 
為了縮小電容陣列的面積，人們提出了如圖 11 的方式，將原本的電容陣列分成兩大部份，左半邊
為權重較低的位元，透過中間串聯的電容及右半部的電容陣列，可以將左邊電容陣列產生出來的類比電
12 
 
 
圖 13: 圖 12之數位類比轉換器靜態表現 
為了消除較大的差動非線性度，本次設計提出了一自適應性重設開關組態 (Adaptive Reset 
Configuration, ARC)操作方式來操作圖 12 之數位類比轉換器。其操作原理如圖 14 至圖 16 所示；圖 14
為圖 12 之數位類比轉換器之轉換曲線，較小的差動非線性度由於小於 0.5LSB，因此可以將轉換曲線視
為有八段線性區間，ARC 的操作目的為：在使用數位類比轉換器含有差動非線性度誤差的參考電位之前，
將此參考電位下降特定的量後再輸出，即可得到不含差動非線性度的參考電位了，如圖中實線的轉換曲
線。 
x1
x2
x3
x4
x5
x6
x7
DAC 
Code
Output 
Voltage
0 128 256 384 512 640 768 896 1024  
圖 14：圖 12之數位類比轉換曲線示意圖 
圖 15 與圖 16 為在輸出數碼 128 的參考電位時的操作圖。圖 15 為一般數位類比轉換器的操作，首
先將重設開關導通，使電容陣列上的浮動節點重設，待重設開關斷路後，再將 s08、亦及代表 128 權重
的位元、由低電位轉成高電位，輸出數位類比轉換器於數碼為 128 時的參考電位。由圖 14 可以得知，
這個電位是比數碼 127時的輸出電位高出許多的電位，因此在輸出前必須將之降低。 
0 100 200 300 400 500 600 700 800 900 1000
-2
0
2
4
6
8
Static Perfomance of Proposed DAC
Code
D
A
 D
N
L
 (
L
S
B
)
0 100 200 300 400 500 600 700 800 900 1000
-8
-6
-4
-2
0
2
4
6
8
Code
D
A
 I
N
L
 (
L
S
B
)
14 
 
為了讓系統自行達到自適應性校正，本次設計的操作分成了兩個步驟，第一步驟為轉換前的操作，
目的在讓系統自行定義誤差量大小；第二步驟為含有線性度校正之漸進式類比數位轉換操作。接下來將
會對這兩個步驟一一介紹。 
首先是第一步驟，操作方式為利用數位類比轉換器數碼 127與 128間的電位差來定義誤差大小。操
作方式可以分成兩個操作相位：鎖定相位(Locking Phase)以及量化相位(Quantizing Phase)，分別如圖 17
至圖 19所示。鎖定相位的操作目的在將數位類比轉換器的於數碼 127時的輸出電位取樣至取樣電容上，
操作方式為在類比數位轉換器之輸入端灌入一電位坡，同時啟動比較器，並將數位類比轉換器切至編碼
127。待電位坡爬升高過數位類比轉換器之參考電位時，比較器會驅動控制電路使取樣開關斷路，此時
取樣到的電位會與數位類比轉換器的輸出電位相近。 
 
+
-
CSH
SH_S
Comp.
Voltage Ramp
Code 127
DAC
MSH
Control Logic
VDAC @Code 127
t
V
Voltage @CSH
CLKcomp
Vcomp
SH_S
 
 
圖 17：鎖定相位操作模式 
16 
 
至 sc1 回到低電位，並將 s10 與 s09 由低電位切換到高電位，使數位類比轉換器輸出不含差動非線性誤
差之參考電位。 
t
V
Voltage @CSH (V127)
VDAC
V128
E+1LSB
DA_RST
S10~S09
S08
S07
S06
S05
S04
S03
S02
S01
SC2
SC1
 
圖 19：量化相位之操作時序圖 
在決定了前三個位元後，剩下的比較將會落在同一個線性區間內，數位類比轉換器將不再須要被重
設，操作方式即與傳動漸近式數位類比轉換器相同。本次計劃所提出的操作方式會較傳統的操作方式多
3個重設週期。 
18 
 
 
 
Digital
Control
 
Column 
Cell
Ramp 
Gen.
Vin
Vramp_in
Vramp_out
Ibias_ramp
Vref_ramp
VDDEA
VSSEA
I_int
Vrefn
Vrefp
Ib
ias_
co
m
p
V
S
S
A
V
D
D
A
V
S
S
E
D
V
D
D
E
D
V
S
S
D
V
D
D
D
V
S
S
B
V
D
D
B
Dout01
Dout02
Dout03
Dout04
Dout05
Dout06
Dout07
Dout08
Dout09
Dout10
S
u
ccess
C
L
K
C
o
n
tro
l_
2
C
o
n
tro
l_
1
D
A
_
rst_
ex
R
st_
P
2
R
st_
P
1
M
o
d
e
C
al
R
st_
m
em
T
est
 
圖 22：下線晶片佈局圖 
 
圖 23：校正前之差動非線性度模擬結果 
 
 
0 100 200 300 400 500 600 700 800 900 1000
-1
0
1
2
3
4
5
6
7
8
Static Performance of the Proposed ADC, 8192pts
Code
A
D
 D
N
L
 (
L
S
B
)
20 
 
 
 
 
圖 26：校正後之動態表現模擬結果 
 
 
 Pre-Sim w/i Cal. Post-Sim w/i Cal. 
Technology 0.18um 0.18um 
Column Pitch 10um 10um 
Sampling Rate 238kS/sec 238kS/sec 
Supply Voltage 1.8V 1.8V 
ADC Resolution 9.62 9.63 
Input Signal Range 1V 1V 
Current Dissipation 
<2uA (A) 
< 7.3uA (D) 
< 1.9uA (A) 
< 15.5uA (D) 
DNL +0.25/-0.125LSB +0.5/-0.375LSB 
表 1：模擬結果總結 
 
圖 27 與 30 為本次下線晶片之量測結果，由圖 27 中可以發現有兩處明顯與模擬結果不同的地方，
首先是在數位類比轉換器編碼 64、192…等處有 1LSB 以上的差動非線性誤差，另外就是在模擬時應為
一樣大小的差動非線性度呈現一大一小的情況；這兩項誤差使得校正後的結果不符預期，如圖 29 及圖
30所示，校正後的差動非線性度為+1.67/-1，積分非線性度為+3.31/-4.36，均與模擬結果相差許多。量測
結果總結於表 2中。 
接下來，我們將會針對造成這個線性度誤差的原因進行探討，並提出改正的方法於下一次下線的晶
片中。 
0 2 4 6 8 10 12
x 10
4
-140
-120
-100
-80
-60
-40
-20
0
fin=9.998140e+003 HZ
fs=2.380952e+005
SNDR=5.965607e+001 dB 
ENOB=9.617287e+000
P
o
w
e
r 
D
e
n
s
it
y
 (
d
B
F
S
/b
in
)
Frequency (Hz)
22 
 
 
 
 
圖 27：校正前靜態表現量測結果 
 
圖 28：校正前動態表現量測結果 
 
 
 
 
 
0 100 200 300 400 500 600 700 800 900 1000
-2
0
2
4
6
8
Static Performane of the Proposed ADC Before Calibration, Test Chip #1
Code
A
D
 D
N
L
 (
L
S
B
)
0 100 200 300 400 500 600 700 800 900 1000
-8
-6
-4
-2
0
2
4
6
8
Code
A
D
 I
N
L
 (
L
S
B
)
0 2 4 6 8 10 12
x 10
4
-150
-100
-50
0
fin=1.099505e+005 HZ
fs=2.380952e+005
SNDR=4.414070e+001 dB 
ENOB=7.039984e+000
P
o
w
e
r 
D
e
n
s
it
y
 (
d
B
F
S
/b
in
)
Frequency (Hz)
24 
 
參考文獻  
[1] Jan. J. Niewiadomski and Bradley S. Carlson “CMOS Read-out IC with Op-Amp Pixel Amplifier for 
Infrared Focal Plane Arrays” in ASIC Conference and Exhibit Page(s):69 – 73 Sept. 1997 
[2] Masanori Furuta, Yukinari Nishikawa, Toru Inoue, and Shoji Kawahito.” A High-Speed, High-Sensitivity 
Digital CMOS Image Sensor With a Global Shutter and 12-bit Column-Parallel Cyclic A/D Converters” 
IEEE Journal of Solid-State Circuits, vol. 42, no. 4, APRIL 2007 
[3] Yoshikazu Nitta, Yoshinori Muramatsu, Kiyotaka Amano,Takayuki Toyama, JunYamamoto, Koji Mishina, 
Atsushi Suzuki, Tadayuki Taura, Akihiko Kato, Masaru Kikuchi, Yukihiro Yasui, Hideo Nomura, 
Noriyuki Fukushima, “High-Speed Digital Double Sampling with Analog CDS on Column Parallel ADC 
Architecture for Low-Noise Active Pixel Sensor,” ISSCC Dig. Tech. Papers, Page(s):2024 - 2031 Feb. 
2006 
[4] Furuta, M.; Kawahito, S.; Inoue, T.; Nishikawa, Y, “A cyclic A/D converter with pixel noise and 
column-wise offset canceling for CMOS image sensors,” Solid-State Circuits Conference, 2005. ESSCIRC 
2005. Proceedings of the 31st European 12-16 Sept. 2005 Page(s):411 – 414 
[5] M.F. Snoeij, A. Theuwissen, K. Makinwa, J.H. Huijsing, “A CMOS Imager with Column-Level ADC 
Using Dynamic Column FPN Reduction,” ISSCC Dig. Tech. Papers, Page(s): 2014 - 2023 Feb. 
[6] Martijn F. Snoeij, Albert J. P. Theuwissen, Kofi A. A. Makinwa, and Johan H. Huijsing, “Multiple-Ramp 
Column-Parallel ADC Architectures for CMOS Image Sensors,” Solid-State Circuits, IEEE Journal of 
Volume 42, Issue 12, Page(s):2968 – 2977,  Dec. 2007 
[7] Zheng Yang; Van der Spiegel, J., ” A 10-bit 8.3MS/s switched-current successive approximation ADC for 
column-parallel imagers,” SCircuits and Systems, 2008. ISCAS 2008. IEEE International Symposium on 
18-21. Page(s):224 - 227, May 2008 
[8] Shinichiro Matsuo, Timothy J. Bales, Masahiro Shoda, Shinji Osawa, Katsuyuki Kawamura, Anders 
Andersson, Munirul Haque, Hidenari Honda, Bryan Almond, Yaowu Mo, Jeffrey Gleason, Tony Chow, 
and Isao Takayanagi. “8.9-Megapixel Video Image Sensor With 14-b Column-Parallel SA-ADC,” 
Transactions on Electron Devices, IEEE 2009 
 
 
 
 二、與會心得 
In 3 days of conference, there are plenty of sessions and full of schedule from 8:00am 
to 6:00pm including tutorials. With so many researchers, professors, and experts from 
different filed of interest, the content of presentation show lots of surprise to me with 
diversity and possibility. I do learn a lot and meet many good friends in this conference; I 
also make some new friends in attending IEEE sensors 2011. I believe it will help me to 
think freely with imagination in the future research work. 
三、考察參觀活動(無是項活動者略) 
四、建議 
I think we should attend more international conference actively. No matter from point 
of view of technical discussion or idea stimulation, this kind of activity can help us to get a 
more clear picture about technology trend and promote the visibility. Suggest to provide 
more funding to encourage attendance of such kind of international activity.  
五、攜回資料名稱及內容 
Digest CD 
六、其他 (會場照片，與 IEEE sensors 2012 台灣主辦人邱俊誠教授合影) 
 
Few similar works focused on smart sensor function 
definition have been reported in recently years. The previously 
proposed image sensor for eye-tracking [2] provides an inter-
pixel feed-through topology to achieve barycenter finding of 
eyeball. However, the power consumption is huge and the 
readout system is limited to centroiding of single object. 
Another asynchronous binary vision sensor with capability for 
contrast extraction was presented in [3], which has remarkable 
low power dissipation but couldn’t be utilized in object 
tracking. A micropower centroiding vision processor [4] has 
been developed by combination of binarization and barycenter 
computation in the focal-plane. It accomplishes the system 
with features such as low power, high frame rate, and multiple 
barycenters tracking; but it suffers from area penalty. 
In this work, we present an information sensor structure as 
shown in Fig. 2 for barycenter finding and edge detection of 
multiple uniform objects. The system achieves low power 
consumption (below 3mW) and a high frame rate (600fps), 
thanks to the floating-gate control method and the inter-pixel 
feed-through topology. A feedback logic is added in pixel for 
edge detection, which can roughly display the contour of 
simple uniform object. The pixel circuit is based on 4T-APS, 
and it improves the sensitivity of light and the robustness of 
computation. 
This paper is organized as follows. Section II describes the 
sensor schematic and the pixel operation principle while the 
measurement result and the signal analysis are discussed in 
Section III. Section IV is the conclusion of this paper with 
summary table. 
II. PIXEL OPERATION PRINCIPLE 
The proposed information sensor structure is shown in Fig. 
3. It contains three parts, i.e. a basic 4T-APS, a floating-gate 
control circuit for shrinking/expanding processes, and an inter-
pixel feed through topology with capacitor array. The floating-
gate mechanism for barycenter-locating and edge-detection is 
described as follows. 
A. Binarization 
At the beginning, the feed-out switch Sfo, the reset 
transistor (Mrt) and the charge transfer transistor (Mtg) are 
turned on. It reset both the photo diode (PD) and floating node 
(FD), and then both Mrt and Mtg are turned off. After an 
integration period, Mtg is turned on and the photo-charges on 
PD are transferred to FD. The voltage at the FD is then 
binarized by the feed-out inverter; output “High” for bright 
pixels and “Low” for dark pixels. By turning on Sfo, the 
binarized results are fed out to the “Feed-in” nodes of 
surrounding eight pixels. In the mean time, the eight “Feed-in” 
signals from surrounding pixels signals will feedback to the 
in-pixel capacitor array (C1~C8) simultaneously. A real-time 
inter-pixel signal processing in analog domain is achieved. 
B. Floating-Gate Mechanism 
The floating-gate control circuit is composed of five 
transistors (Msrk, Mfp, Mfn, Mexp, Medg) and a capacitor 
array. The binary voltage signals fed in from eight 
surrounding pixel are divided averagely by the charge sharing 
effect of capacitor array, and the resulted mean voltage is used 
to control the floating-gate node (Vfg) of Mfp and Mfn. The 
charge on FD will be charged up or discharged down based on 
the resulted mean value Vfg; which contains the image 
information of local area. The switches Mexp/Msrk are used 
to control the expanding/shrinking process. We can adjust the 
reference voltages at the source of Mexp and Msrk to define 
the relative strength of bright/dark pixels in a 3x3 area. 
…
4T-analog out
Feed-out
Feed-in
Edge-detectEXP-ctrl
SRK-ctrl
4T-APS
Floating-gate 
ctrl
Inter-pixel 
feed-throughMrt
Mtg
PD FD
Msrk
Mexp
Medg
Mfp
Mfn
C1~C8
Sfi
Sfo
Msf
Mrs
RST
TG
 
Fig.3. Schematic of the proposed pixel core. 
 
 
RST
TG
Sfo
SRK
(EXP)
Edge
Edge mode
# of toggles 
(step)
# of toggles 
(step)
Edge mode
Integration time Processing Decode and 
Readout  
Fig.4. Control scheme of the barycenter locating (shrink) and 
the edge detection operation. 
 
 Consider an image with bright objects in the black 
background, when the number of bright surrounding pixels 
(Nb) is below 5 (in a 3x3 area), Mfp will be turned on and 
charge the FD of original pixel to be “High”, that is, turning 
the original pixel to be “dark”. This procedure is defined as 
“shrink” by turning bright pixel to be dark depends on the area 
information. When Nb is above 3, the Mfn will be turned on 
and an “expand” procedure happened by turning the original 
pixel to be “bright”. 
We set the specific thresholds for both the charging and 
discharging process in order to make the contour of bright 
objects in the black background to shrink or expand only 
depend on the chosen control phase (e.g. exp-ctrl, srk-ctrl). By 
editing the number of toggle pulses in the waveform of switch 
Sfo and shrink (expand) control, we can observe the shrink 
(expand) process step by step. In the period of shrink phase, 
Vfg 
B. Edge Detection Mode 
Fig.6 shows the transformation from the raw image to the 
edge element of the objects. Similar to the barycenter mode, 
we can also calibrate the threshold condition for edge element 
definition. 
The measured performance of the proposed information 
sensor is summarized in Table I. The frame rate of the 
information data is 600fps; and the sensitivity of the IS is 
1V/lus.s. 
 
Table I. Summary of the information sensor 
Specification Value 
Supply voltage 3.3v 
Pixel size 25umx25um 
Array size 56x48 
Fill factor 15.3% 
Information frame rate 600fps 
Power dissipation 3mW 
Sensitivity 1(V/lux.s) 
Operation mode display, edge, barycenter 
 
IV. CONCLUSION 
In this paper, an information sensor (IS) with in-pixel-
processing for geriatric nursing is developed and presented. A 
56x48 IS array chip has been implemented to verify the 
operation. The applied floating-gate mechanism can not only 
simplify the computing logic and reduce the processing time, 
but also lower down the system power consumption. The 4T-
APS structure is applied to improve the sensor sensitivity and 
the robustness for computation. The proposed IS system can 
do the 3x3 inter-pixel signal pre-processing of raw image data 
and output the required information signals only, which are 
used in barycenter locating and edge detection modes. It 
effectively reduce the data bandwidth, system complexity, and 
power consumption. Moreover, without raw data output, the 
privacy of the observed geriatric individuals could be reserved. 
ACKNOWLEDGMENT 
The authors would like to express their gratitude to the 
National Chip Implementation Center (CIC) and National 
Applied Research Laboratories (NARL) for supporting the test 
chip. This research is particularly supported by National 
Science Council, Taiwan under contract number NSC 99-
2221-E-007-118. 
 
 
 
 
 
 
 
 
 
 
REFERENCES 
[1]  Dongsoo Kim, “A 200 us Processing Time Smart Image Sensor for an 
Eye Tracker Using Pixel-Level Analog Image Processing”, IEEE J.  
Solid State Circuits, VOL. 44, NO. 9, SEPTEMBER 2009 
[2] Hyun Keun Park, “A Nursing Robot System for The Elderly and The 
Disabled”,http://web.cecs.pdx.edu/~mperkows/Rehabilitation_Robots/n
ursing-robot.pdf 
[3] Massimo Gottardi, “A 100 uW 128x64 Pixels Contrast-Based 
Asynchronous Binary Vision Sensor for Sensor Networks 
Applications”, IEEE J.  Solid State Circuits, VOL. 44, NO. 5, MAY 
2009 
[4] Timothy G. Constandinou, “A Micropower Centroiding Vision 
Processor”, IEEE J.  Solid State Circuits, VOL. 41, NO. 6, JUNE 2006 
[5] Boo-Ho Yang, “A Twenty-Four Hour Tele-Nursing System Using a 
Ring Sensor”, Int. Conf. on Robotics and Automation Leuven, Belgium, 
May 16-20, 1998 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：謝志成 計畫編號：99-2221-E-007-118- 
計畫名稱：應用於機器視覺晶片之高品質影像感測器 IC 開發(II) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 6 6 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
