; BTOR description generated by Yosys 0.8+612 (git sha1 d6a289d3, g++ 9.1.1 -Os) for module shift_register_top.
1 sort bitvec 1
2 input 1 clk
3 sort bitvec 64
4 input 3 data_in
5 input 3 dut.regs[15].reg_inst.D
6 input 1 pop
7 input 1 push
8 input 1 rst
9 input 1 start
10 state 3 dut.regs[0].reg_inst.Q
11 output 10 data_out
12 sort bitvec 5
13 state 12 dut.count
14 redor 1 13
15 not 1 14
16 output 15 empty
17 const 12 10000
18 ugte 1 13 17
19 output 18 full
20 state 1 sb.ff_en.Q
21 state 1 sb.ff_magic_packet_exited.Q
22 not 1 21
23 and 1 20 22
24 state 12 sb.mpt.ff_cnt.Q
25 redor 1 24
26 and 1 23 25
27 not 1 20
28 and 1 7 27
29 uext 12 28 4
30 add 12 24 29
31 uext 12 6 4
32 sub 12 30 31
33 const 12 00000
34 ite 12 8 33 32
35 redor 1 34
36 not 1 35
37 and 1 26 36
38 not 1 37
39 state 3 sb.ff_magic_packet.Q
40 eq 1 39 10
41 or 1 38 40
42 output 41 prop_signal
43 not 1 15
44 not 1 6
45 or 1 43 44
46 const 1 1
47 not 1 46
48 or 1 45 47
49 constraint 48
50 not 1 18
51 not 1 7
52 or 1 50 51
53 not 1 46
54 or 1 52 53
55 constraint 54
56 state 1 initstate
57 init 1 56 46
58 eq 1 8 56
59 not 1 46
60 or 1 58 59
61 constraint 60
62 not 1 18
63 not 1 7
64 or 1 62 63
65 not 1 46
66 or 1 64 65
67 constraint 66
68 not 1 15
69 not 1 6
70 or 1 68 69
71 not 1 46
72 or 1 70 71
73 constraint 72
74 input 1
75 ite 1 56 74 41
76 const 1 0
77 ite 1 56 76 46
78 not 1 75
79 and 1 77 78
80 bad 79
81 uext 1 37 0 data_out_vld
82 uext 1 2 0 dut.clk
83 uext 3 4 0 dut.data_in
84 uext 3 10 0 dut.data_out
85 uext 1 15 0 dut.empty
86 uext 3 10 0 dut.entries[0]
87 state 3 dut.regs[10].reg_inst.Q
88 uext 3 87 0 dut.entries[10]
89 state 3 dut.regs[11].reg_inst.Q
90 uext 3 89 0 dut.entries[11]
91 state 3 dut.regs[12].reg_inst.Q
92 uext 3 91 0 dut.entries[12]
93 state 3 dut.regs[13].reg_inst.Q
94 uext 3 93 0 dut.entries[13]
95 state 3 dut.regs[14].reg_inst.Q
96 uext 3 95 0 dut.entries[14]
97 state 3 dut.regs[15].reg_inst.Q
98 uext 3 97 0 dut.entries[15]
99 state 3 dut.regs[1].reg_inst.Q
100 uext 3 99 0 dut.entries[1]
101 state 3 dut.regs[2].reg_inst.Q
102 uext 3 101 0 dut.entries[2]
103 state 3 dut.regs[3].reg_inst.Q
104 uext 3 103 0 dut.entries[3]
105 state 3 dut.regs[4].reg_inst.Q
106 uext 3 105 0 dut.entries[4]
107 state 3 dut.regs[5].reg_inst.Q
108 uext 3 107 0 dut.entries[5]
109 state 3 dut.regs[6].reg_inst.Q
110 uext 3 109 0 dut.entries[6]
111 state 3 dut.regs[7].reg_inst.Q
112 uext 3 111 0 dut.entries[7]
113 state 3 dut.regs[8].reg_inst.Q
114 uext 3 113 0 dut.entries[8]
115 state 3 dut.regs[9].reg_inst.Q
116 uext 3 115 0 dut.entries[9]
117 uext 1 18 0 dut.full
118 const 3 0000000000000000000000000000000000000000000000000000000000000000
119 ite 3 6 99 118
120 sort bitvec 32
121 uext 120 13 27
122 uext 120 6 31
123 sub 120 121 122
124 redor 1 123
125 not 1 124
126 and 1 7 125
127 ite 3 126 4 119
128 uext 3 127 0 dut.next_val[0]
129 ite 3 6 89 118
130 sort bitvec 4
131 const 130 1010
132 uext 120 131 28
133 eq 1 123 132
134 and 1 7 133
135 ite 3 134 4 129
136 uext 3 135 0 dut.next_val[10]
137 ite 3 6 91 118
138 const 130 1011
139 uext 120 138 28
140 eq 1 123 139
141 and 1 7 140
142 ite 3 141 4 137
143 uext 3 142 0 dut.next_val[11]
144 ite 3 6 93 118
145 const 130 1100
146 uext 120 145 28
147 eq 1 123 146
148 and 1 7 147
149 ite 3 148 4 144
150 uext 3 149 0 dut.next_val[12]
151 ite 3 6 95 118
152 const 130 1101
153 uext 120 152 28
154 eq 1 123 153
155 and 1 7 154
156 ite 3 155 4 151
157 uext 3 156 0 dut.next_val[13]
158 ite 3 6 97 118
159 const 130 1110
160 uext 120 159 28
161 eq 1 123 160
162 and 1 7 161
163 ite 3 162 4 158
164 uext 3 163 0 dut.next_val[14]
165 uext 3 5 0 dut.next_val[15]
166 ite 3 6 101 118
167 uext 120 46 31
168 eq 1 123 167
169 and 1 7 168
170 ite 3 169 4 166
171 uext 3 170 0 dut.next_val[1]
172 ite 3 6 103 118
173 sort bitvec 2
174 const 173 10
175 uext 120 174 30
176 eq 1 123 175
177 and 1 7 176
178 ite 3 177 4 172
179 uext 3 178 0 dut.next_val[2]
180 ite 3 6 105 118
181 const 173 11
182 uext 120 181 30
183 eq 1 123 182
184 and 1 7 183
185 ite 3 184 4 180
186 uext 3 185 0 dut.next_val[3]
187 ite 3 6 107 118
188 sort bitvec 3
189 const 188 100
190 uext 120 189 29
191 eq 1 123 190
192 and 1 7 191
193 ite 3 192 4 187
194 uext 3 193 0 dut.next_val[4]
195 ite 3 6 109 118
196 const 188 101
197 uext 120 196 29
198 eq 1 123 197
199 and 1 7 198
200 ite 3 199 4 195
201 uext 3 200 0 dut.next_val[5]
202 ite 3 6 111 118
203 const 188 110
204 uext 120 203 29
205 eq 1 123 204
206 and 1 7 205
207 ite 3 206 4 202
208 uext 3 207 0 dut.next_val[6]
209 ite 3 6 113 118
210 const 188 111
211 uext 120 210 29
212 eq 1 123 211
213 and 1 7 212
214 ite 3 213 4 209
215 uext 3 214 0 dut.next_val[7]
216 ite 3 6 115 118
217 const 130 1000
218 uext 120 217 28
219 eq 1 123 218
220 and 1 7 219
221 ite 3 220 4 216
222 uext 3 221 0 dut.next_val[8]
223 ite 3 6 87 118
224 const 130 1001
225 uext 120 224 28
226 eq 1 123 225
227 and 1 7 226
228 ite 3 227 4 223
229 uext 3 228 0 dut.next_val[9]
230 uext 1 6 0 dut.pop
231 uext 1 7 0 dut.push
232 sort bitvec 16
233 and 1 7 15
234 or 1 6 233
235 uext 12 46 4
236 eq 1 13 235
237 and 1 7 236
238 or 1 6 237
239 uext 12 174 3
240 eq 1 13 239
241 and 1 7 240
242 or 1 6 241
243 uext 12 181 3
244 eq 1 13 243
245 and 1 7 244
246 or 1 6 245
247 uext 12 189 2
248 eq 1 13 247
249 and 1 7 248
250 or 1 6 249
251 uext 12 196 2
252 eq 1 13 251
253 and 1 7 252
254 or 1 6 253
255 uext 12 203 2
256 eq 1 13 255
257 and 1 7 256
258 or 1 6 257
259 uext 12 210 2
260 eq 1 13 259
261 and 1 7 260
262 or 1 6 261
263 uext 12 217 1
264 eq 1 13 263
265 and 1 7 264
266 or 1 6 265
267 uext 12 224 1
268 eq 1 13 267
269 and 1 7 268
270 or 1 6 269
271 uext 12 131 1
272 eq 1 13 271
273 and 1 7 272
274 or 1 6 273
275 uext 12 138 1
276 eq 1 13 275
277 and 1 7 276
278 or 1 6 277
279 uext 12 145 1
280 eq 1 13 279
281 and 1 7 280
282 or 1 6 281
283 uext 12 152 1
284 eq 1 13 283
285 and 1 7 284
286 or 1 6 285
287 uext 12 159 1
288 eq 1 13 287
289 and 1 7 288
290 or 1 6 289
291 const 130 1111
292 uext 12 291 1
293 eq 1 13 292
294 and 1 7 293
295 or 1 6 294
296 concat 173 238 234
297 concat 188 242 296
298 concat 130 246 297
299 concat 12 250 298
300 sort bitvec 6
301 concat 300 254 299
302 sort bitvec 7
303 concat 302 258 301
304 sort bitvec 8
305 concat 304 262 303
306 sort bitvec 9
307 concat 306 266 305
308 sort bitvec 10
309 concat 308 270 307
310 sort bitvec 11
311 concat 310 274 309
312 sort bitvec 12
313 concat 312 278 311
314 sort bitvec 13
315 concat 314 282 313
316 sort bitvec 14
317 concat 316 286 315
318 sort bitvec 15
319 concat 318 290 317
320 concat 232 295 319
321 uext 232 320 0 dut.reg_en
322 uext 3 127 0 dut.regs[0].reg_inst.D
323 uext 1 2 0 dut.regs[0].reg_inst.clk
324 uext 1 234 0 dut.regs[0].reg_inst.en
325 uext 1 8 0 dut.regs[0].reg_inst.rst
326 uext 3 135 0 dut.regs[10].reg_inst.D
327 uext 1 2 0 dut.regs[10].reg_inst.clk
328 uext 1 274 0 dut.regs[10].reg_inst.en
329 uext 1 8 0 dut.regs[10].reg_inst.rst
330 uext 3 142 0 dut.regs[11].reg_inst.D
331 uext 1 2 0 dut.regs[11].reg_inst.clk
332 uext 1 278 0 dut.regs[11].reg_inst.en
333 uext 1 8 0 dut.regs[11].reg_inst.rst
334 uext 3 149 0 dut.regs[12].reg_inst.D
335 uext 1 2 0 dut.regs[12].reg_inst.clk
336 uext 1 282 0 dut.regs[12].reg_inst.en
337 uext 1 8 0 dut.regs[12].reg_inst.rst
338 uext 3 156 0 dut.regs[13].reg_inst.D
339 uext 1 2 0 dut.regs[13].reg_inst.clk
340 uext 1 286 0 dut.regs[13].reg_inst.en
341 uext 1 8 0 dut.regs[13].reg_inst.rst
342 uext 3 163 0 dut.regs[14].reg_inst.D
343 uext 1 2 0 dut.regs[14].reg_inst.clk
344 uext 1 290 0 dut.regs[14].reg_inst.en
345 uext 1 8 0 dut.regs[14].reg_inst.rst
346 uext 1 2 0 dut.regs[15].reg_inst.clk
347 uext 1 295 0 dut.regs[15].reg_inst.en
348 uext 1 8 0 dut.regs[15].reg_inst.rst
349 uext 3 170 0 dut.regs[1].reg_inst.D
350 uext 1 2 0 dut.regs[1].reg_inst.clk
351 uext 1 238 0 dut.regs[1].reg_inst.en
352 uext 1 8 0 dut.regs[1].reg_inst.rst
353 uext 3 178 0 dut.regs[2].reg_inst.D
354 uext 1 2 0 dut.regs[2].reg_inst.clk
355 uext 1 242 0 dut.regs[2].reg_inst.en
356 uext 1 8 0 dut.regs[2].reg_inst.rst
357 uext 3 185 0 dut.regs[3].reg_inst.D
358 uext 1 2 0 dut.regs[3].reg_inst.clk
359 uext 1 246 0 dut.regs[3].reg_inst.en
360 uext 1 8 0 dut.regs[3].reg_inst.rst
361 uext 3 193 0 dut.regs[4].reg_inst.D
362 uext 1 2 0 dut.regs[4].reg_inst.clk
363 uext 1 250 0 dut.regs[4].reg_inst.en
364 uext 1 8 0 dut.regs[4].reg_inst.rst
365 uext 3 200 0 dut.regs[5].reg_inst.D
366 uext 1 2 0 dut.regs[5].reg_inst.clk
367 uext 1 254 0 dut.regs[5].reg_inst.en
368 uext 1 8 0 dut.regs[5].reg_inst.rst
369 uext 3 207 0 dut.regs[6].reg_inst.D
370 uext 1 2 0 dut.regs[6].reg_inst.clk
371 uext 1 258 0 dut.regs[6].reg_inst.en
372 uext 1 8 0 dut.regs[6].reg_inst.rst
373 uext 3 214 0 dut.regs[7].reg_inst.D
374 uext 1 2 0 dut.regs[7].reg_inst.clk
375 uext 1 262 0 dut.regs[7].reg_inst.en
376 uext 1 8 0 dut.regs[7].reg_inst.rst
377 uext 3 221 0 dut.regs[8].reg_inst.D
378 uext 1 2 0 dut.regs[8].reg_inst.clk
379 uext 1 266 0 dut.regs[8].reg_inst.en
380 uext 1 8 0 dut.regs[8].reg_inst.rst
381 uext 3 228 0 dut.regs[9].reg_inst.D
382 uext 1 2 0 dut.regs[9].reg_inst.clk
383 uext 1 270 0 dut.regs[9].reg_inst.en
384 uext 1 8 0 dut.regs[9].reg_inst.rst
385 uext 1 8 0 dut.rst
386 uext 1 20 0 en
387 uext 1 2 0 sb.clk
388 uext 12 24 0 sb.cnt
389 uext 3 4 0 sb.data_in
390 uext 3 10 0 sb.data_out
391 uext 1 37 0 sb.data_out_vld
392 uext 1 20 0 sb.en
393 and 1 9 7
394 or 1 20 393
395 uext 1 394 0 sb.ff_en.D
396 uext 1 2 0 sb.ff_en.clk
397 not 1 20
398 uext 1 397 0 sb.ff_en.en
399 uext 1 8 0 sb.ff_en.rst
400 uext 3 4 0 sb.ff_magic_packet.D
401 uext 1 2 0 sb.ff_magic_packet.clk
402 and 1 393 397
403 uext 1 402 0 sb.ff_magic_packet.en
404 uext 1 8 0 sb.ff_magic_packet.rst
405 or 1 37 21
406 uext 1 405 0 sb.ff_magic_packet_exited.D
407 uext 1 2 0 sb.ff_magic_packet_exited.clk
408 uext 1 46 0 sb.ff_magic_packet_exited.en
409 uext 1 8 0 sb.ff_magic_packet_exited.rst
410 uext 3 39 0 sb.magic_packet
411 uext 1 21 0 sb.magic_packet_exited
412 uext 1 20 0 sb.mpt.captured
413 uext 1 2 0 sb.mpt.clk
414 uext 12 24 0 sb.mpt.cnt
415 uext 12 34 0 sb.mpt.ff_cnt.D
416 uext 1 2 0 sb.mpt.ff_cnt.clk
417 or 1 7 6
418 or 1 417 8
419 or 1 418 20
420 uext 1 419 0 sb.mpt.ff_cnt.en
421 uext 1 8 0 sb.mpt.ff_cnt.rst
422 uext 12 34 0 sb.mpt.next_cnt
423 uext 1 6 0 sb.mpt.pop
424 uext 1 7 0 sb.mpt.push
425 uext 12 30 0 sb.mpt.push_cnt
426 uext 1 8 0 sb.mpt.rst
427 uext 12 34 0 sb.next_cnt
428 uext 1 394 0 sb.next_en
429 uext 1 405 0 sb.next_magic_packet_exited
430 uext 1 6 0 sb.pop
431 uext 1 41 0 sb.prop_signal
432 uext 1 7 0 sb.push
433 uext 1 8 0 sb.rst
434 uext 1 9 0 sb.start
435 uext 1 46 0 trail_initstate
436 ite 3 234 127 10
437 ite 3 8 118 436
438 next 3 10 437
439 uext 12 7 4
440 add 12 13 439
441 uext 12 6 4
442 sub 12 440 441
443 ite 12 8 33 442
444 next 12 13 443
445 ite 1 397 394 20
446 ite 1 8 76 445
447 next 1 20 446
448 ite 1 46 405 21
449 ite 1 8 76 448
450 next 1 21 449
451 ite 12 419 34 24
452 ite 12 8 33 451
453 next 12 24 452
454 ite 3 402 4 39
455 ite 3 8 118 454
456 next 3 39 455
457 next 1 56 76
458 ite 3 274 135 87
459 ite 3 8 118 458
460 next 3 87 459
461 ite 3 278 142 89
462 ite 3 8 118 461
463 next 3 89 462
464 ite 3 282 149 91
465 ite 3 8 118 464
466 next 3 91 465
467 ite 3 286 156 93
468 ite 3 8 118 467
469 next 3 93 468
470 ite 3 290 163 95
471 ite 3 8 118 470
472 next 3 95 471
473 ite 3 295 5 97
474 ite 3 8 118 473
475 next 3 97 474
476 ite 3 238 170 99
477 ite 3 8 118 476
478 next 3 99 477
479 ite 3 242 178 101
480 ite 3 8 118 479
481 next 3 101 480
482 ite 3 246 185 103
483 ite 3 8 118 482
484 next 3 103 483
485 ite 3 250 193 105
486 ite 3 8 118 485
487 next 3 105 486
488 ite 3 254 200 107
489 ite 3 8 118 488
490 next 3 107 489
491 ite 3 258 207 109
492 ite 3 8 118 491
493 next 3 109 492
494 ite 3 262 214 111
495 ite 3 8 118 494
496 next 3 111 495
497 ite 3 266 221 113
498 ite 3 8 118 497
499 next 3 113 498
500 ite 3 270 228 115
501 ite 3 8 118 500
502 next 3 115 501
; end of yosys output
