file:C:/intelFPGA_lite/17.1/ProjetoDescomp/projeto_relogio/processador.vhd
ts:1602789954
init:
file:C:/intelFPGA_lite/17.1/ProjetoDescomp/projeto_relogio/muxGenerico2x1.vhd
ts:1601604054
init:
file:C:/intelFPGA_lite/17.1/ProjetoDescomp/projeto_relogio/ULA.vhd
ts:1602789991
init:
file:C:/intelFPGA_lite/17.1/ProjetoDescomp/projeto_relogio/bancoRegistradoresArqRegMem.vhd
ts:1602443480
init:
file:C:/intelFPGA_lite/17.1/ProjetoDescomp/projeto_relogio/registradorGenerico.vhd
ts:1601603435
init:
file:C:/intelFPGA_lite/17.1/ProjetoDescomp/projeto_relogio/somaConstante.vhd
ts:1601603916
init:
file:C:/intelFPGA_lite/17.1/ProjetoDescomp/projeto_relogio/UnidadeControle.vhd
ts:1602712211
init:
file:C:/intelFPGA_lite/17.1/ProjetoDescomp/projeto_relogio/flipflopGenerico.vhd
ts:1602712031
init:
file:C:/intelFPGA_lite/17.1/ProjetoDescomp/projeto_relogio/memoriaROM.vhd
ts:1602695486
init:
