{
    "original_text": "Resolution of a current-mode algorithmic analog-to-digital converter Errors limiting the resolution of current-mode algorithmic analog-to-digital converters are mainly related to current mirror operation. While systematic errors can be minimized by proper circuit techniques, random sources are unavoidable. In this paper a statistical analysis of the resolution of a typical converter is carried out taking into account process tolerances. To support the analysis, a 4-bit ADC, realized in a 0.35- mu m CMOS technology, was exhaustively simulated. Results were found to be in excellent agreement with theoretical derivations",
    "original_translation": "Resolución de un convertidor analógico-digital de modo actual Los errores que limitan la resolución de los convertidores analógico-digitales de modo actual están relacionados principalmente con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas",
    "error_count": 14,
    "keys": {
        "current-mode ADC": {
            "translated_key": [],
            "translated_annotated_text": "Resolución de un convertidor analógico-digital de modo actual Los errores que limitan la resolución de los convertidores analógico-digitales de modo actual están relacionados principalmente con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": []
        },
        "algorithmic ADC": {
            "translated_key": [],
            "translated_annotated_text": "Resolución de un convertidor analógico-digital de modo actual Los errores que limitan la resolución de los convertidores analógico-digitales de modo actual están relacionados principalmente con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": []
        },
        "analog-to-digital converters": {
            "translated_key": "convertidores analógico-digital",
            "translated_annotated_text": "Resolución de un convertidor analógico-digital de modo de corriente Los errores que limitan la resolución de los \"convertidores analógico-digital\" algorítmicos de modo de corriente están principalmente relacionados con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": [
                ""
            ]
        },
        "resolution": {
            "translated_key": "resolución",
            "translated_annotated_text": "Resolución de un convertidor analógico-digital algorítmico de modo corriente Los errores que limitan la \"resolución\" de los convertidores analógico-digitales de modo corriente-modo algorítmico están principalmente relacionados con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la \"resolución\" de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": [
                ""
            ]
        },
        "A/D converters": {
            "translated_key": [],
            "translated_annotated_text": "Resolución de un convertidor analógico-digital de modo actual Los errores que limitan la resolución de los convertidores analógico-digitales de modo actual están relacionados principalmente con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": []
        },
        "circuit techniques": {
            "translated_key": "técnicas de circuito",
            "translated_annotated_text": "Resolución de un convertidor analógico-digital de modo actual Los errores que limitan la resolución de los convertidores analógico-digitales de modo actual están relacionados principalmente con la operación de espejo actual. Mientras que los errores sistemáticos pueden ser minimizados por las \"técnicas de circuito\" adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": [
                ""
            ]
        },
        "statistical analysis": {
            "translated_key": "análisis estadístico",
            "translated_annotated_text": "Resolución de un convertidor analógico-digital de modo actual Los errores que limitan la resolución de los convertidores analógico-digitales de modo actual están relacionados principalmente con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este artículo se realiza un \"análisis estadístico\" de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": [
                ""
            ]
        },
        "CMOS technology": {
            "translated_key": "tecnología CMOS",
            "translated_annotated_text": "Resolución de un convertidor analógico-digital de modo actual Los errores que limitan la resolución de los convertidores analógico-digitales de modo actual están relacionados principalmente con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una \"tecnología CMOS\" de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": [
                ""
            ]
        },
        "error analysis": {
            "translated_key": [],
            "translated_annotated_text": "Resolución de un convertidor analógico-digital de modo actual Los errores que limitan la resolución de los convertidores analógico-digitales de modo actual están relacionados principalmente con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": []
        },
        "tolerance analysis": {
            "translated_key": [],
            "translated_annotated_text": "Resolución de un convertidor analógico-digital de modo actual Los errores que limitan la resolución de los convertidores analógico-digitales de modo actual están relacionados principalmente con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": []
        },
        "circuit analysis": {
            "translated_key": [],
            "translated_annotated_text": "Resolución de un convertidor analógico-digital de modo actual Los errores que limitan la resolución de los convertidores analógico-digitales de modo actual están relacionados principalmente con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": []
        },
        "0.35 micron": {
            "translated_key": [],
            "translated_annotated_text": "Resolución de un convertidor analógico-digital de modo actual Los errores que limitan la resolución de los convertidores analógico-digitales de modo actual están relacionados principalmente con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": []
        },
        "4 bit": {
            "translated_key": [],
            "translated_annotated_text": "Resolución de un convertidor analógico-digital de modo actual Los errores que limitan la resolución de los convertidores analógico-digitales de modo actual están relacionados principalmente con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": []
        },
        "analogue-digital conversion": {
            "translated_key": [],
            "translated_annotated_text": "Resolución de un convertidor analógico-digital de modo actual Los errores que limitan la resolución de los convertidores analógico-digitales de modo actual están relacionados principalmente con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": []
        },
        "CMOS integrated circuits": {
            "translated_key": [],
            "translated_annotated_text": "Resolución de un convertidor analógico-digital de modo actual Los errores que limitan la resolución de los convertidores analógico-digitales de modo actual están relacionados principalmente con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": []
        },
        "current-mode circuits": {
            "translated_key": [],
            "translated_annotated_text": "Resolución de un convertidor analógico-digital de modo actual Los errores que limitan la resolución de los convertidores analógico-digitales de modo actual están relacionados principalmente con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": []
        },
        "network analysis": {
            "translated_key": [],
            "translated_annotated_text": "Resolución de un convertidor analógico-digital de modo actual Los errores que limitan la resolución de los convertidores analógico-digitales de modo actual están relacionados principalmente con la operación de espejo actual. Si bien los errores sistemáticos pueden minimizarse mediante técnicas de circuito adecuadas, las fuentes aleatorias son inevitables. En este trabajo se realiza un análisis estadístico de la resolución de un convertidor típico teniendo en cuenta las tolerancias de proceso. Para apoyar el análisis, un ADC de 4 bits, realizado en una tecnología CMOS de 0,35-mu m, fue exhaustivamente simulado. Los resultados se encontraron en excelente concordancia con las derivaciones teóricas ",
            "error": []
        }
    }
}