\chapter{Desarrollo del sistema maestro para la comunicación entre la FPGA y la interfaz Cypress}
	\label{cap:fpga}
	\section{Descripción del sistema desarrollado}
		\input{secciones/cuerpo/capitulo5/overview}
	\section{Señales de Control}
		\input{secciones/cuerpo/capitulo5/control}
	\section{Máquina de Estados Algorítmica}
		\input{secciones/cuerpo/capitulo5/mea}
	\section{Descripción en VHDL}
		\input{secciones/cuerpo/capitulo5/vhdl}
	\section{Placa de Interconexión}
		\input{secciones/cuerpo/capitulo5/pcb}