{
   "ActiveEmotionalView":"Default View",
   "Default View_ScaleFactor":"0.737855",
   "Default View_TopLeft":"1614,1254",
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0r4  2019-12-20 bk=1.5203 VDI=41 GEI=36 GUI=JA:9.0 TLS
#  -string -flagsOSRD
preplace port gp_out -pg 1 -lvl 5 -x 2970 -y 600 -defaultsOSRD
preplace port sda_out_p_0 -pg 1 -lvl 5 -x 2970 -y 150 -defaultsOSRD
preplace port sda_out_n_0 -pg 1 -lvl 5 -x 2970 -y 170 -defaultsOSRD
preplace port sda_in_p_0 -pg 1 -lvl 0 -x -10 -y 390 -defaultsOSRD
preplace port sda_in_n_0 -pg 1 -lvl 0 -x -10 -y 410 -defaultsOSRD
preplace port fastcommand_out_p_0 -pg 1 -lvl 5 -x 2970 -y 1330 -defaultsOSRD
preplace port fastcommand_out_n_0 -pg 1 -lvl 5 -x 2970 -y 1360 -defaultsOSRD
preplace port ts_rec_clk -pg 1 -lvl 0 -x -10 -y 1420 -defaultsOSRD
preplace port ts_rec_d_clk -pg 1 -lvl 0 -x -10 -y 1440 -defaultsOSRD
preplace port ts_rec_d -pg 1 -lvl 0 -x -10 -y 1460 -defaultsOSRD
preplace port ts_rec_clk_locked -pg 1 -lvl 0 -x -10 -y 1480 -defaultsOSRD
preplace port ts_sfp_los -pg 1 -lvl 0 -x -10 -y 1500 -defaultsOSRD
preplace port ts_cdr_los -pg 1 -lvl 0 -x -10 -y 1520 -defaultsOSRD
preplace port ts_cdr_lol -pg 1 -lvl 0 -x -10 -y 1540 -defaultsOSRD
preplace port ts_clk -pg 1 -lvl 5 -x 2970 -y 1400 -defaultsOSRD
preplace port ts_rst -pg 1 -lvl 5 -x 2970 -y 1420 -defaultsOSRD
preplace port ts_rdy -pg 1 -lvl 5 -x 2970 -y 1440 -defaultsOSRD
preplace port ts_sync_v -pg 1 -lvl 5 -x 2970 -y 1480 -defaultsOSRD
preplace port sda_out_p_1 -pg 1 -lvl 5 -x 2970 -y 230 -defaultsOSRD
preplace port sda_out_n_1 -pg 1 -lvl 5 -x 2970 -y 250 -defaultsOSRD
preplace port sda_in_p_1 -pg 1 -lvl 0 -x -10 -y 450 -defaultsOSRD
preplace port sda_in_n_1 -pg 1 -lvl 0 -x -10 -y 470 -defaultsOSRD
preplace port sda_out_p_2 -pg 1 -lvl 5 -x 2970 -y 410 -defaultsOSRD
preplace port sda_out_n_2 -pg 1 -lvl 5 -x 2970 -y 430 -defaultsOSRD
preplace port sda_out_p_3 -pg 1 -lvl 5 -x 2970 -y 490 -defaultsOSRD
preplace port sda_out_n_3 -pg 1 -lvl 5 -x 2970 -y 510 -defaultsOSRD
preplace port sda_out_p_4 -pg 1 -lvl 5 -x 2970 -y 680 -defaultsOSRD
preplace port sda_out_n_4 -pg 1 -lvl 5 -x 2970 -y 700 -defaultsOSRD
preplace port sda_out_p_5 -pg 1 -lvl 5 -x 2970 -y 760 -defaultsOSRD
preplace port sda_out_n_5 -pg 1 -lvl 5 -x 2970 -y 780 -defaultsOSRD
preplace port sda_out_p_6 -pg 1 -lvl 5 -x 2970 -y 990 -defaultsOSRD
preplace port sda_out_n_6 -pg 1 -lvl 5 -x 2970 -y 1010 -defaultsOSRD
preplace port sda_out_p_7 -pg 1 -lvl 5 -x 2970 -y 1070 -defaultsOSRD
preplace port sda_out_n_7 -pg 1 -lvl 5 -x 2970 -y 1090 -defaultsOSRD
preplace port sda_in_p_2 -pg 1 -lvl 0 -x -10 -y 650 -defaultsOSRD
preplace port sda_in_n_2 -pg 1 -lvl 0 -x -10 -y 630 -defaultsOSRD
preplace port sda_in_p_3 -pg 1 -lvl 0 -x -10 -y 680 -defaultsOSRD
preplace port sda_in_n_3 -pg 1 -lvl 0 -x -10 -y 700 -defaultsOSRD
preplace port sda_in_p_4 -pg 1 -lvl 0 -x -10 -y 780 -defaultsOSRD
preplace port sda_in_n_4 -pg 1 -lvl 0 -x -10 -y 800 -defaultsOSRD
preplace port sda_in_p_5 -pg 1 -lvl 0 -x -10 -y 840 -defaultsOSRD
preplace port sda_in_n_5 -pg 1 -lvl 0 -x -10 -y 860 -defaultsOSRD
preplace port sda_in_p_6 -pg 1 -lvl 0 -x -10 -y 1010 -defaultsOSRD
preplace port sda_in_n_6 -pg 1 -lvl 0 -x -10 -y 1030 -defaultsOSRD
preplace port sda_in_p_7 -pg 1 -lvl 0 -x -10 -y 1090 -defaultsOSRD
preplace port sda_in_n_7 -pg 1 -lvl 0 -x -10 -y 1110 -defaultsOSRD
preplace port clk_40 -pg 1 -lvl 5 -x 2970 -y 1180 -defaultsOSRD
preplace portBus scl_p_0 -pg 1 -lvl 5 -x 2970 -y 190 -defaultsOSRD
preplace portBus scl_n_0 -pg 1 -lvl 5 -x 2970 -y 210 -defaultsOSRD
preplace portBus ts_sync -pg 1 -lvl 5 -x 2970 -y 1460 -defaultsOSRD
preplace portBus ts_tstamp -pg 1 -lvl 5 -x 2970 -y 1500 -defaultsOSRD
preplace portBus ts_evtctr -pg 1 -lvl 5 -x 2970 -y 1520 -defaultsOSRD
preplace portBus scl_n_1 -pg 1 -lvl 5 -x 2970 -y 470 -defaultsOSRD
preplace portBus scl_p_1 -pg 1 -lvl 5 -x 2970 -y 450 -defaultsOSRD
preplace portBus scl_n_2 -pg 1 -lvl 5 -x 2970 -y 740 -defaultsOSRD
preplace portBus scl_p_2 -pg 1 -lvl 5 -x 2970 -y 720 -defaultsOSRD
preplace portBus scl_n_3 -pg 1 -lvl 5 -x 2970 -y 1050 -defaultsOSRD
preplace portBus scl_p_3 -pg 1 -lvl 5 -x 2970 -y 1030 -defaultsOSRD
preplace inst rst_ps8_0_99M -pg 1 -lvl 1 -x 270 -y 160 -defaultsOSRD
preplace inst axi_gpio_0 -pg 1 -lvl 3 -x 1430 -y 720 -defaultsOSRD
preplace inst ps8_0_axi_periph -pg 1 -lvl 3 -x 1430 -y 40 -defaultsOSRD
preplace inst xlconstant_0 -pg 1 -lvl 2 -x 770 -y 860 -defaultsOSRD
preplace inst zynq_ultra_ps_e_0 -pg 1 -lvl 2 -x 770 -y 100 -defaultsOSRD
preplace inst coldata_fast_cmd_0 -pg 1 -lvl 4 -x 2729 -y 1390 -defaultsOSRD
preplace inst timing_module -pg 1 -lvl 3 -x 1430 -y 1442 -defaultsOSRD
preplace inst coldata_i2c_dual0 -pg 1 -lvl 4 -x 2729 -y 198 -defaultsOSRD
preplace inst coldata_i2c_dual1 -pg 1 -lvl 4 -x 2729 -y 460 -defaultsOSRD
preplace inst coldata_i2c_dual2 -pg 1 -lvl 4 -x 2729 -y 730 -defaultsOSRD
preplace inst coldata_i2c_dual3 -pg 1 -lvl 4 -x 2729 -y 1012 -defaultsOSRD
preplace inst clk_wiz_0 -pg 1 -lvl 4 -x 2729 -y 1190 -defaultsOSRD
preplace inst timing_module|xlslice_0 -pg 1 -lvl 2 -x 1780 -y 1382 -defaultsOSRD
preplace inst timing_module|xlslice_1 -pg 1 -lvl 2 -x 1780 -y 1482 -defaultsOSRD
preplace inst timing_module|axi_gpio_1 -pg 1 -lvl 1 -x 1490 -y 1462 -defaultsOSRD
preplace inst timing_module|util_vector_logic_0 -pg 1 -lvl 2 -x 1780 -y 1602 -defaultsOSRD
preplace inst timing_module|pdts_endpoint_0 -pg 1 -lvl 3 -x 2080 -y 1682 -defaultsOSRD
preplace netloc zynq_ultra_ps_e_0_pl_clk0 1 0 4 20 60 460 0 1160 460 2490
preplace netloc zynq_ultra_ps_e_0_pl_resetn0 1 0 3 10 10 NJ 10 1130
preplace netloc rst_ps8_0_99M_peripheral_aresetn 1 1 3 N 200 1150 370 2500
preplace netloc rst_ps8_0_99M_interconnect_aresetn 1 1 2 450 -180 NJ
preplace netloc xlconstant_0_dout 1 2 2 N 860 2370
preplace netloc coldata_i2c_0_scl_p 1 4 1 2950 188n
preplace netloc coldata_i2c_0_scl_n 1 4 1 2950 208n
preplace netloc coldata_i2c_0_sda_out_p 1 4 1 2950 148n
preplace netloc coldata_i2c_0_sda_out_n 1 4 1 2950 168n
preplace netloc sda_in_p_0_1 1 0 4 NJ 390 NJ 390 NJ 390 2370
preplace netloc sda_in_n_0_1 1 0 4 NJ 410 NJ 410 NJ 410 2380
preplace netloc coldata_fast_cmd_0_fastcommand_out_p 1 4 1 2900 1330n
preplace netloc coldata_fast_cmd_0_fastcommand_out_n 1 4 1 2940 1360n
preplace netloc rec_clk_0_1 1 0 3 NJ 1420 NJ 1420 1140J
preplace netloc rec_d_clk_0_1 1 0 3 NJ 1440 NJ 1440 1130J
preplace netloc rec_d_0_1 1 0 3 NJ 1460 NJ 1460 1120J
preplace netloc rec_clk_locked_0_1 1 0 3 NJ 1480 NJ 1480 1110J
preplace netloc sfp_los_0_1 1 0 3 NJ 1500 NJ 1500 1100J
preplace netloc cdr_los_0_1 1 0 3 NJ 1520 NJ 1520 1090J
preplace netloc cdr_lol_0_1 1 0 3 NJ 1540 NJ 1540 1080J
preplace netloc pdts_endpoint_0_clk 1 3 2 2520 1540 2890
preplace netloc pdts_endpoint_0_rst 1 3 2 2510 1550 2900
preplace netloc pdts_endpoint_0_rdy 1 3 2 N 1682 2910
preplace netloc pdts_endpoint_0_sync 1 3 2 N 1702 2920
preplace netloc pdts_endpoint_0_sync_v 1 3 2 2450 1692 2930
preplace netloc pdts_endpoint_0_tstamp 1 3 2 2540 1712 2950
preplace netloc pdts_endpoint_0_evtctr 1 3 2 2530 1560 2940
preplace netloc coldata_i2c_dual_sda_out_p_1 1 4 1 2950 228n
preplace netloc coldata_i2c_dual_sda_out_n_1 1 4 1 2950 248n
preplace netloc sda_in_p_1_1 1 0 4 10J 360 NJ 360 NJ 360 2390J
preplace netloc sda_in_n_1_1 1 0 4 20J 420 NJ 420 NJ 420 2400J
preplace netloc coldata_i2c_dual1_sda_out_p_0 1 4 1 N 410
preplace netloc coldata_i2c_dual1_sda_out_n_0 1 4 1 N 430
preplace netloc coldata_i2c_dual1_sda_out_p_1 1 4 1 N 490
preplace netloc coldata_i2c_dual1_sda_out_n_1 1 4 1 N 510
preplace netloc coldata_i2c_dual2_sda_out_p_0 1 4 1 N 680
preplace netloc coldata_i2c_dual2_sda_out_n_0 1 4 1 N 700
preplace netloc coldata_i2c_dual2_sda_out_p_1 1 4 1 N 760
preplace netloc coldata_i2c_dual2_sda_out_n_1 1 4 1 N 780
preplace netloc coldata_i2c_dual3_sda_out_p_0 1 4 1 2950 962n
preplace netloc coldata_i2c_dual3_sda_out_n_0 1 4 1 2940 982n
preplace netloc coldata_i2c_dual3_sda_out_p_1 1 4 1 2900 1042n
preplace netloc coldata_i2c_dual3_sda_out_n_1 1 4 1 2890 1062n
preplace netloc coldata_i2c_dual3_scl_p_0 1 4 1 2930 1002n
preplace netloc coldata_i2c_dual3_scl_n_0 1 4 1 2910 1022n
preplace netloc coldata_i2c_dual2_scl_p_0 1 4 1 N 720
preplace netloc coldata_i2c_dual2_scl_n_0 1 4 1 N 740
preplace netloc coldata_i2c_dual1_scl_n_0 1 4 1 N 470
preplace netloc coldata_i2c_dual1_scl_p_0 1 4 1 N 450
preplace netloc sda_in_p_0_0_1 1 0 4 30J 430 NJ 430 NJ 430 NJ
preplace netloc sda_in_n_0_0_1 1 0 4 40J 450 NJ 450 NJ 450 NJ
preplace netloc sda_in_p_1_0_1 1 0 4 50J 510 NJ 510 NJ 510 NJ
preplace netloc sda_in_n_1_0_1 1 0 4 60J 530 NJ 530 NJ 530 NJ
preplace netloc sda_in_p_0_1_1 1 0 4 80J 640 NJ 640 NJ 640 2420J
preplace netloc sda_in_n_0_1_1 1 0 4 70J 630 NJ 630 NJ 630 2430J
preplace netloc sda_in_p_1_1_1 1 0 4 90J 800 NJ 800 1130J 810 2460J
preplace netloc sda_in_n_1_1_1 1 0 4 80J 790 NJ 790 1140J 800 NJ
preplace netloc sda_in_p_0_2_1 1 0 4 50J 982 NJ 982 NJ 982 NJ
preplace netloc sda_in_n_0_2_1 1 0 4 NJ 1030 NJ 1030 NJ 1030 2390J
preplace netloc sda_in_p_1_2_1 1 0 4 NJ 1090 NJ 1090 NJ 1090 2480J
preplace netloc sda_in_n_1_2_1 1 0 4 NJ 1110 NJ 1110 NJ 1110 2540J
preplace netloc clk_wiz_0_clk_out1 1 4 1 N 1180
preplace netloc ps8_0_axi_periph_M02_AXI 1 2 2 1180 -280 2530
preplace netloc ps8_0_axi_periph_M03_AXI 1 3 1 2470 0n
preplace netloc ps8_0_axi_periph_M01_AXI 1 3 1 2540 -40n
preplace netloc zynq_ultra_ps_e_0_M_AXI_HPM0_FPD 1 2 1 1140 -220n
preplace netloc axi_gpio_0_GPIO 1 3 2 2440J 600 N
preplace netloc ps8_0_axi_periph_M00_AXI 1 2 2 1170 -290 2540
preplace netloc ps8_0_axi_periph_M04_AXI 1 3 1 2530 20n
preplace netloc S00_AXI_1 1 3 1 2520 40n
preplace netloc S00_AXI1_1 1 3 1 2510 60n
preplace netloc S00_AXI_2 1 3 1 2480 80n
preplace netloc S00_AXI1_2 1 3 1 2460 100n
preplace netloc S00_AXI_3 1 3 1 2450 120n
preplace netloc S00_AXI1_3 1 3 1 2410 140n
preplace netloc timing_module|axi_gpio_1_gpio_io_o 1 1 1 1630 1382n
preplace netloc timing_module|xlslice_0_Dout 1 2 1 1940 1382n
preplace netloc timing_module|xlslice_1_Dout 1 2 1 1930 1482n
preplace netloc timing_module|util_vector_logic_0_Res 1 2 1 N 1602
preplace netloc timing_module|zynq_ultra_ps_e_0_pl_clk0 1 0 3 1350 1672 NJ 1672 1950
preplace netloc timing_module|rst_ps8_0_99M_peripheral_aresetn 1 0 2 1340 1602 NJ
preplace netloc timing_module|rec_clk_0_1 1 0 3 NJ 1662 NJ 1662 N
preplace netloc timing_module|rec_d_clk_0_1 1 0 3 NJ 1682 NJ 1682 N
preplace netloc timing_module|rec_d_0_1 1 0 3 NJ 1702 NJ 1702 N
preplace netloc timing_module|rec_clk_locked_0_1 1 0 3 NJ 1722 NJ 1722 N
preplace netloc timing_module|sfp_los_0_1 1 0 3 NJ 1742 NJ 1742 N
preplace netloc timing_module|cdr_los_0_1 1 0 3 NJ 1762 NJ 1762 N
preplace netloc timing_module|cdr_lol_0_1 1 0 3 NJ 1782 NJ 1782 N
preplace netloc timing_module|pdts_endpoint_0_clk 1 3 1 N 1642
preplace netloc timing_module|pdts_endpoint_0_rst 1 3 1 N 1662
preplace netloc timing_module|pdts_endpoint_0_rdy 1 3 1 N 1682
preplace netloc timing_module|pdts_endpoint_0_sync 1 3 1 N 1702
preplace netloc timing_module|pdts_endpoint_0_sync_v 1 3 1 N 1722
preplace netloc timing_module|pdts_endpoint_0_tstamp 1 3 1 N 1742
preplace netloc timing_module|pdts_endpoint_0_evtctr 1 3 1 N 1762
preplace netloc timing_module|ps8_0_axi_periph_M00_AXI 1 0 1 N 1442
levelinfo -pg 1 -10 270 770 1430 2729 2970
levelinfo -hier timing_module * 1490 1780 2080 *
pagesize -pg 1 -db -bbox -sgen -190 -440 3190 1920
pagesize -hier timing_module -db -bbox -sgen 1310 1322 2240 1842
"
}
{
   "da_axi4_cnt":"7",
   "da_board_cnt":"2",
   "da_bram_cntlr_cnt":"1",
   "da_clkrst_cnt":"7",
   "da_zynq_ultra_ps_e_cnt":"1"
}
