Timing Analyzer report for pruebas_algoritmo
Thu Sep 19 20:52:26 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; pruebas_algoritmo                                      ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.4%      ;
;     Processor 3            ;   0.7%      ;
;     Processors 4-12        ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 176.68 MHz ; 176.68 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.660 ; -504.495           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.385 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -248.257                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -4.660 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.989      ;
; -4.629 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.958      ;
; -4.566 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.895      ;
; -4.553 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.882      ;
; -4.544 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.329      ; 5.871      ;
; -4.498 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.331      ; 5.827      ;
; -4.481 ; Algoritmo_2:inst|indice_FIFO[6]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.810      ;
; -4.469 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.331      ; 5.798      ;
; -4.404 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.331      ; 5.733      ;
; -4.393 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.331      ; 5.722      ;
; -4.382 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.329      ; 5.709      ;
; -4.363 ; Algoritmo_2:inst|indice_FIFO[8]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.329      ; 5.690      ;
; -4.358 ; Algoritmo_2:inst|indice_FIFO[5]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.687      ;
; -4.336 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.665      ;
; -4.336 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.665      ;
; -4.336 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.665      ;
; -4.335 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.664      ;
; -4.326 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[3]  ; clk          ; clk         ; 1.000        ; 0.336      ; 5.660      ;
; -4.325 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[1]  ; clk          ; clk         ; 1.000        ; 0.311      ; 5.634      ;
; -4.319 ; Algoritmo_2:inst|indice_FIFO[6]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.331      ; 5.648      ;
; -4.317 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[0]  ; clk          ; clk         ; 1.000        ; 0.343      ; 5.658      ;
; -4.315 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[2]  ; clk          ; clk         ; 1.000        ; 0.336      ; 5.649      ;
; -4.300 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[8]  ; clk          ; clk         ; 1.000        ; 0.311      ; 5.609      ;
; -4.298 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.215      ;
; -4.298 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.215      ;
; -4.297 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[5]  ; clk          ; clk         ; 1.000        ; 0.310      ; 5.605      ;
; -4.294 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[8]  ; clk          ; clk         ; 1.000        ; 0.311      ; 5.603      ;
; -4.293 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[1]  ; clk          ; clk         ; 1.000        ; 0.311      ; 5.602      ;
; -4.291 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[5]  ; clk          ; clk         ; 1.000        ; 0.310      ; 5.599      ;
; -4.289 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.206      ;
; -4.289 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.206      ;
; -4.287 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[1]  ; clk          ; clk         ; 1.000        ; 0.311      ; 5.596      ;
; -4.280 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.197      ;
; -4.280 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.197      ;
; -4.274 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[0]  ; clk          ; clk         ; 1.000        ; 0.343      ; 5.615      ;
; -4.266 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[0]  ; clk          ; clk         ; 1.000        ; 0.343      ; 5.607      ;
; -4.260 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.589      ;
; -4.260 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.589      ;
; -4.256 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[0]  ; clk          ; clk         ; 1.000        ; 0.343      ; 5.597      ;
; -4.255 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.172      ;
; -4.255 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.172      ;
; -4.255 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.172      ;
; -4.255 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.172      ;
; -4.255 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.172      ;
; -4.242 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.571      ;
; -4.241 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.570      ;
; -4.235 ; Algoritmo_2:inst|indice_FIFO[7]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.564      ;
; -4.232 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[3]  ; clk          ; clk         ; 1.000        ; 0.336      ; 5.566      ;
; -4.228 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.145      ;
; -4.228 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.145      ;
; -4.228 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.145      ;
; -4.228 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.145      ;
; -4.228 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.145      ;
; -4.224 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.141      ;
; -4.224 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.141      ;
; -4.224 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.141      ;
; -4.222 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.139      ;
; -4.222 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.139      ;
; -4.221 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[2]  ; clk          ; clk         ; 1.000        ; 0.336      ; 5.555      ;
; -4.220 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.329      ; 5.547      ;
; -4.219 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.329      ; 5.546      ;
; -4.219 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.136      ;
; -4.219 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.136      ;
; -4.219 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.136      ;
; -4.219 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.136      ;
; -4.219 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.136      ;
; -4.218 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[8]  ; clk          ; clk         ; 1.000        ; 0.311      ; 5.527      ;
; -4.215 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[5]  ; clk          ; clk         ; 1.000        ; 0.310      ; 5.523      ;
; -4.211 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[17] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.130      ;
; -4.211 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[16] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.130      ;
; -4.211 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[1]  ; clk          ; clk         ; 1.000        ; 0.311      ; 5.520      ;
; -4.210 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[3]  ; clk          ; clk         ; 1.000        ; 0.334      ; 5.542      ;
; -4.201 ; Algoritmo_2:inst|indice_FIFO[8]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.329      ; 5.528      ;
; -4.200 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.117      ;
; -4.200 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.117      ;
; -4.200 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.117      ;
; -4.199 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[2]  ; clk          ; clk         ; 1.000        ; 0.334      ; 5.531      ;
; -4.196 ; Algoritmo_2:inst|indice_FIFO[5]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.331      ; 5.525      ;
; -4.191 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.108      ;
; -4.191 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.108      ;
; -4.191 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.108      ;
; -4.190 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[17] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.109      ;
; -4.190 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[16] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.109      ;
; -4.181 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[17] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.100      ;
; -4.181 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[16] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.100      ;
; -4.179 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.096      ;
; -4.179 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.096      ;
; -4.179 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.096      ;
; -4.179 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.096      ;
; -4.179 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.096      ;
; -4.174 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[4]  ; clk          ; clk         ; 1.000        ; 0.336      ; 5.508      ;
; -4.174 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.503      ;
; -4.165 ; uart_algo:inst8|pix_count_int[7] ; Algoritmo_2:inst|pix_previo[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.082      ;
; -4.165 ; uart_algo:inst8|pix_count_int[7] ; Algoritmo_2:inst|pix_previo[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.082      ;
; -4.161 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[8]  ; clk          ; clk         ; 1.000        ; 0.311      ; 5.470      ;
; -4.160 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[3]  ; clk          ; clk         ; 1.000        ; 0.336      ; 5.494      ;
; -4.158 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.487      ;
; -4.157 ; Algoritmo_2:inst|indice_FIFO[6]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.486      ;
; -4.157 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[3]  ; clk          ; clk         ; 1.000        ; 0.336      ; 5.491      ;
; -4.156 ; Algoritmo_2:inst|indice_FIFO[6]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.331      ; 5.485      ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; Algoritmo_2:inst|state.errase          ; Algoritmo_2:inst|state.errase          ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; Algoritmo_2:inst|state.lectura_FIFO_1  ; Algoritmo_2:inst|state.lectura_FIFO_1  ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.403 ; uart_tx:inst5|data_to_send[7]          ; uart_tx:inst5|data_to_send[7]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst5|fsm_state.FSM_START      ; uart_tx:inst5|fsm_state.FSM_START      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst5|fsm_state.FSM_SEND       ; uart_tx:inst5|fsm_state.FSM_SEND       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst5|bit_counter[1]           ; uart_tx:inst5|bit_counter[1]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst5|bit_counter[2]           ; uart_tx:inst5|bit_counter[2]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst5|bit_counter[3]           ; uart_tx:inst5|bit_counter[3]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst5|bit_counter[0]           ; uart_tx:inst5|bit_counter[0]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst5|fsm_state.FSM_STOP       ; uart_tx:inst5|fsm_state.FSM_STOP       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Algoritmo_2:inst|state.lectura_ancho_3 ; Algoritmo_2:inst|state.lectura_ancho_3 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Algoritmo_2:inst|state.lectura_ancho_1 ; Algoritmo_2:inst|state.lectura_ancho_1 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Algoritmo_2:inst|state.lectura_ancho_2 ; Algoritmo_2:inst|state.lectura_ancho_2 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst4|r_RX_Byte[4]             ; UART_RX:inst4|r_RX_Byte[4]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst4|r_RX_Byte[1]             ; UART_RX:inst4|r_RX_Byte[1]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst4|r_RX_Byte[2]             ; UART_RX:inst4|r_RX_Byte[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst4|r_RX_Byte[3]             ; UART_RX:inst4|r_RX_Byte[3]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst4|r_RX_Byte[5]             ; UART_RX:inst4|r_RX_Byte[5]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst4|r_RX_Byte[7]             ; UART_RX:inst4|r_RX_Byte[7]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst4|r_RX_Byte[6]             ; UART_RX:inst4|r_RX_Byte[6]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst4|r_RX_Byte[0]             ; UART_RX:inst4|r_RX_Byte[0]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Algoritmo_2:inst|pix_previo[4]         ; Algoritmo_2:inst|pix_previo[4]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst4|r_RX_DV                  ; UART_RX:inst4|r_RX_DV                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst4|r_SM_Main.s_RX_Data_Bits ; UART_RX:inst4|r_SM_Main.s_RX_Data_Bits ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst4|r_Bit_Index[2]           ; UART_RX:inst4|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst4|r_Bit_Index[0]           ; UART_RX:inst4|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst4|r_Bit_Index[1]           ; UART_RX:inst4|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst4|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:inst4|r_SM_Main.s_RX_Stop_Bit  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst4|r_SM_Main.s_RX_Start_Bit ; UART_RX:inst4|r_SM_Main.s_RX_Start_Bit ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst4|r_SM_Main.s_Idle         ; UART_RX:inst4|r_SM_Main.s_Idle         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; uart_algo:inst8|state                  ; uart_algo:inst8|state                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.429 ; uart_tx:inst5|data_to_send[5]          ; uart_tx:inst5|data_to_send[4]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.695      ;
; 0.430 ; UART_RX:inst4|r_RX_Byte[1]             ; uart_algo:inst8|reg_data[1]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; UART_RX:inst4|r_RX_Byte[5]             ; uart_algo:inst8|reg_data[5]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.432 ; UART_RX:inst4|r_RX_Byte[7]             ; uart_algo:inst8|reg_data[7]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.698      ;
; 0.442 ; uart_algo:inst8|pix_count_int[20]      ; uart_algo:inst8|pix_count_int[20]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.709      ;
; 0.452 ; uart_tx:inst5|fsm_state.FSM_START      ; uart_tx:inst5|fsm_state.FSM_SEND       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.453 ; uart_algo:inst8|pix_count_int[6]       ; Algoritmo_2:inst|pix_previo[6]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.720      ;
; 0.454 ; uart_algo:inst8|pix_count_int[16]      ; Algoritmo_2:inst|pix_previo[16]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.721      ;
; 0.460 ; Algoritmo_2:inst|cuenta[2]             ; Algoritmo_2:inst|state.casos           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.726      ;
; 0.465 ; UART_RX:inst4|r_SM_Main.s_RX_Data_Bits ; UART_RX:inst4|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.731      ;
; 0.485 ; uart_tx:inst5|fsm_state.FSM_IDLE       ; uart_tx:inst5|data_to_send[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.751      ;
; 0.486 ; uart_tx:inst5|fsm_state.FSM_IDLE       ; uart_tx:inst5|data_to_send[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.752      ;
; 0.576 ; uart_algo:inst8|pix_count_int[17]      ; Algoritmo_2:inst|pix_previo[17]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.843      ;
; 0.577 ; uart_algo:inst8|pix_count_int[7]       ; Algoritmo_2:inst|pix_previo[7]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.844      ;
; 0.579 ; uart_tx:inst5|fsm_state.FSM_STOP       ; uart_tx:inst5|fsm_state.FSM_IDLE       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.845      ;
; 0.586 ; UART_RX:inst4|r_RX_Byte[4]             ; uart_algo:inst8|reg_data[4]            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.853      ;
; 0.602 ; UART_RX:inst4|r_RX_Byte[2]             ; uart_algo:inst8|reg_data[2]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.868      ;
; 0.603 ; UART_RX:inst4|r_RX_Byte[6]             ; uart_algo:inst8|reg_data[6]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.869      ;
; 0.612 ; UART_RX:inst4|r_RX_Byte[3]             ; uart_algo:inst8|reg_data[3]            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.879      ;
; 0.620 ; UART_RX:inst4|r_RX_Data                ; UART_RX:inst4|r_SM_Main.s_Idle         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.886      ;
; 0.627 ; uart_algo:inst8|pix_count_int[13]      ; Algoritmo_2:inst|pix_previo[13]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.893      ;
; 0.632 ; uart_algo:inst8|pix_count_int[2]       ; Algoritmo_2:inst|pix_previo[2]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.898      ;
; 0.635 ; uart_tx:inst5|fsm_state.FSM_START      ; uart_tx:inst5|txd_reg                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.900      ;
; 0.636 ; uart_tx:inst5|data_to_send[6]          ; uart_tx:inst5|data_to_send[5]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.902      ;
; 0.637 ; uart_tx:inst5|data_to_send[2]          ; uart_tx:inst5|data_to_send[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.903      ;
; 0.638 ; uart_tx:inst5|data_to_send[1]          ; uart_tx:inst5|data_to_send[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.904      ;
; 0.638 ; Algoritmo_2:inst|cuenta[1]             ; Algoritmo_2:inst|cuenta[1]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.904      ;
; 0.638 ; uart_tx:inst5|data_to_send[4]          ; uart_tx:inst5|data_to_send[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.904      ;
; 0.639 ; uart_tx:inst5|data_to_send[3]          ; uart_tx:inst5|data_to_send[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.905      ;
; 0.641 ; uart_tx:inst5|cycle_counter[7]         ; uart_tx:inst5|cycle_counter[7]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.907      ;
; 0.642 ; uart_tx:inst5|cycle_counter[9]         ; uart_tx:inst5|cycle_counter[9]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; uart_tx:inst5|cycle_counter[5]         ; uart_tx:inst5|cycle_counter[5]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.908      ;
; 0.643 ; Algoritmo_2:inst|state.lectura_ancho_2 ; Algoritmo_2:inst|state.dir_ancho_3     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; UART_RX:inst4|r_Clk_Count[1]           ; UART_RX:inst4|r_Clk_Count[1]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.911      ;
; 0.645 ; uart_tx:inst5|cycle_counter[3]         ; uart_tx:inst5|cycle_counter[3]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.911      ;
; 0.645 ; uart_tx:inst5|cycle_counter[1]         ; uart_tx:inst5|cycle_counter[1]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.911      ;
; 0.646 ; uart_tx:inst5|cycle_counter[8]         ; uart_tx:inst5|cycle_counter[8]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.912      ;
; 0.647 ; uart_tx:inst5|cycle_counter[6]         ; uart_tx:inst5|cycle_counter[6]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.913      ;
; 0.647 ; uart_tx:inst5|cycle_counter[4]         ; uart_tx:inst5|cycle_counter[4]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.913      ;
; 0.647 ; UART_RX:inst4|r_Clk_Count[2]           ; UART_RX:inst4|r_Clk_Count[2]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.914      ;
; 0.648 ; uart_tx:inst5|cycle_counter[2]         ; uart_tx:inst5|cycle_counter[2]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.914      ;
; 0.649 ; uart_algo:inst8|pix_count_int[11]      ; Algoritmo_2:inst|pix_previo[11]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.915      ;
; 0.649 ; UART_RX:inst4|r_Clk_Count[7]           ; UART_RX:inst4|r_Clk_Count[7]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.916      ;
; 0.650 ; uart_algo:inst8|pix_count_int[5]       ; Algoritmo_2:inst|pix_previo[5]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.916      ;
; 0.650 ; UART_RX:inst4|r_Clk_Count[4]           ; UART_RX:inst4|r_Clk_Count[4]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.917      ;
; 0.650 ; UART_RX:inst4|r_Clk_Count[5]           ; UART_RX:inst4|r_Clk_Count[5]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.917      ;
; 0.652 ; UART_RX:inst4|r_Clk_Count[3]           ; UART_RX:inst4|r_Clk_Count[3]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.919      ;
; 0.655 ; uart_algo:inst8|pix_count_int[7]       ; uart_algo:inst8|pix_count_int[7]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.657 ; uart_algo:inst8|pix_count_int[3]       ; uart_algo:inst8|pix_count_int[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; UART_RX:inst4|r_Clk_Count[6]           ; UART_RX:inst4|r_Clk_Count[6]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; uart_algo:inst8|pix_count_int[1]       ; uart_algo:inst8|pix_count_int[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; uart_algo:inst8|pix_count_int[3]       ; Algoritmo_2:inst|pix_previo[3]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; uart_algo:inst8|pix_count_int[10]      ; uart_algo:inst8|pix_count_int[10]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; uart_algo:inst8|pix_count_int[16]      ; uart_algo:inst8|pix_count_int[16]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; uart_algo:inst8|pix_count_int[19]      ; uart_algo:inst8|pix_count_int[19]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; uart_algo:inst8|pix_count_int[12]      ; Algoritmo_2:inst|pix_previo[12]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; uart_algo:inst8|pix_count_int[4]       ; uart_algo:inst8|pix_count_int[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; uart_algo:inst8|pix_count_int[6]       ; uart_algo:inst8|pix_count_int[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; uart_algo:inst8|pix_count_int[12]      ; uart_algo:inst8|pix_count_int[12]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; uart_algo:inst8|pix_count_int[2]       ; uart_algo:inst8|pix_count_int[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; uart_algo:inst8|pix_count_int[9]       ; uart_algo:inst8|pix_count_int[9]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; uart_algo:inst8|pix_count_int[17]      ; uart_algo:inst8|pix_count_int[17]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.662 ; uart_tx:inst5|cycle_counter[0]         ; uart_tx:inst5|cycle_counter[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; uart_algo:inst8|pix_count_int[5]       ; uart_algo:inst8|pix_count_int[5]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.929      ;
; 0.662 ; uart_algo:inst8|pix_count_int[13]      ; uart_algo:inst8|pix_count_int[13]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.929      ;
; 0.662 ; uart_algo:inst8|pix_count_int[18]      ; uart_algo:inst8|pix_count_int[18]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.929      ;
; 0.663 ; uart_algo:inst8|pix_count_int[15]      ; uart_algo:inst8|pix_count_int[15]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.930      ;
; 0.664 ; Algoritmo_2:inst|cuenta[0]             ; Algoritmo_2:inst|cuenta[0]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.930      ;
; 0.665 ; UART_RX:inst4|r_Clk_Count[8]           ; UART_RX:inst4|r_Clk_Count[8]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.932      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 195.66 MHz ; 195.66 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.111 ; -444.378          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.338 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -247.861                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                 ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -4.111 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.306      ; 5.416      ;
; -4.104 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.306      ; 5.409      ;
; -4.084 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.306      ; 5.389      ;
; -4.002 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.306      ; 5.307      ;
; -3.993 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.304      ; 5.296      ;
; -3.967 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.306      ; 5.272      ;
; -3.960 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.306      ; 5.265      ;
; -3.940 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.306      ; 5.245      ;
; -3.925 ; Algoritmo_2:inst|indice_FIFO[6]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.306      ; 5.230      ;
; -3.866 ; Algoritmo_2:inst|indice_FIFO[8]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.304      ; 5.169      ;
; -3.852 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.306      ; 5.157      ;
; -3.849 ; Algoritmo_2:inst|indice_FIFO[5]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.306      ; 5.154      ;
; -3.845 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.306      ; 5.150      ;
; -3.845 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.306      ; 5.150      ;
; -3.843 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.304      ; 5.146      ;
; -3.838 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.306      ; 5.143      ;
; -3.838 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.306      ; 5.143      ;
; -3.834 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.761      ;
; -3.834 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.761      ;
; -3.823 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.750      ;
; -3.823 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.750      ;
; -3.822 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[1]  ; clk          ; clk         ; 1.000        ; 0.286      ; 5.107      ;
; -3.821 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[0]  ; clk          ; clk         ; 1.000        ; 0.318      ; 5.138      ;
; -3.818 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.306      ; 5.123      ;
; -3.818 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.306      ; 5.123      ;
; -3.817 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.744      ;
; -3.817 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.744      ;
; -3.789 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[5]  ; clk          ; clk         ; 1.000        ; 0.285      ; 5.073      ;
; -3.782 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[5]  ; clk          ; clk         ; 1.000        ; 0.285      ; 5.066      ;
; -3.781 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.707      ;
; -3.781 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.707      ;
; -3.781 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.707      ;
; -3.781 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.707      ;
; -3.781 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.707      ;
; -3.775 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[8]  ; clk          ; clk         ; 1.000        ; 0.286      ; 5.060      ;
; -3.775 ; Algoritmo_2:inst|indice_FIFO[6]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.306      ; 5.080      ;
; -3.771 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[1]  ; clk          ; clk         ; 1.000        ; 0.286      ; 5.056      ;
; -3.770 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.696      ;
; -3.770 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.696      ;
; -3.770 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.696      ;
; -3.770 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.696      ;
; -3.770 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.696      ;
; -3.770 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.696      ;
; -3.770 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.696      ;
; -3.770 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.696      ;
; -3.770 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.696      ;
; -3.770 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.696      ;
; -3.768 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[8]  ; clk          ; clk         ; 1.000        ; 0.286      ; 5.053      ;
; -3.765 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[3]  ; clk          ; clk         ; 1.000        ; 0.313      ; 5.077      ;
; -3.764 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[1]  ; clk          ; clk         ; 1.000        ; 0.286      ; 5.049      ;
; -3.762 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[2]  ; clk          ; clk         ; 1.000        ; 0.313      ; 5.074      ;
; -3.762 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[5]  ; clk          ; clk         ; 1.000        ; 0.285      ; 5.046      ;
; -3.758 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[0]  ; clk          ; clk         ; 1.000        ; 0.318      ; 5.075      ;
; -3.756 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[0]  ; clk          ; clk         ; 1.000        ; 0.318      ; 5.073      ;
; -3.754 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.680      ;
; -3.754 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.680      ;
; -3.754 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.680      ;
; -3.753 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.680      ;
; -3.753 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.680      ;
; -3.751 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.677      ;
; -3.751 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.677      ;
; -3.751 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.677      ;
; -3.743 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.672      ;
; -3.743 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.672      ;
; -3.741 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.670      ;
; -3.741 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.670      ;
; -3.741 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[8]  ; clk          ; clk         ; 1.000        ; 0.286      ; 5.026      ;
; -3.740 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.666      ;
; -3.740 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.666      ;
; -3.740 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.666      ;
; -3.739 ; Algoritmo_2:inst|indice_FIFO[7]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.306      ; 5.044      ;
; -3.737 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[1]  ; clk          ; clk         ; 1.000        ; 0.286      ; 5.022      ;
; -3.733 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.306      ; 5.038      ;
; -3.732 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.306      ; 5.037      ;
; -3.732 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.661      ;
; -3.732 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.661      ;
; -3.731 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[0]  ; clk          ; clk         ; 1.000        ; 0.318      ; 5.048      ;
; -3.724 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.304      ; 5.027      ;
; -3.723 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.304      ; 5.026      ;
; -3.716 ; Algoritmo_2:inst|indice_FIFO[8]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.304      ; 5.019      ;
; -3.708 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[8]  ; clk          ; clk         ; 1.000        ; 0.286      ; 4.993      ;
; -3.706 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.632      ;
; -3.706 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.632      ;
; -3.706 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.632      ;
; -3.706 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.632      ;
; -3.706 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.632      ;
; -3.704 ; uart_algo:inst8|pix_count_int[7] ; Algoritmo_2:inst|pix_previo[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.631      ;
; -3.704 ; uart_algo:inst8|pix_count_int[7] ; Algoritmo_2:inst|pix_previo[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.631      ;
; -3.700 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.306      ; 5.005      ;
; -3.699 ; Algoritmo_2:inst|indice_FIFO[5]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.306      ; 5.004      ;
; -3.690 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.616      ;
; -3.690 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.616      ;
; -3.690 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.616      ;
; -3.688 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[4]  ; clk          ; clk         ; 1.000        ; 0.313      ; 5.000      ;
; -3.683 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[3]  ; clk          ; clk         ; 1.000        ; 0.313      ; 4.995      ;
; -3.680 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[2]  ; clk          ; clk         ; 1.000        ; 0.313      ; 4.992      ;
; -3.677 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.606      ;
; -3.677 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.606      ;
; -3.674 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[3]  ; clk          ; clk         ; 1.000        ; 0.311      ; 4.984      ;
; -3.671 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[2]  ; clk          ; clk         ; 1.000        ; 0.311      ; 4.981      ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; Algoritmo_2:inst|state.errase          ; Algoritmo_2:inst|state.errase          ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; Algoritmo_2:inst|state.lectura_FIFO_1  ; Algoritmo_2:inst|state.lectura_FIFO_1  ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.354 ; uart_tx:inst5|data_to_send[7]          ; uart_tx:inst5|data_to_send[7]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst5|fsm_state.FSM_START      ; uart_tx:inst5|fsm_state.FSM_START      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst5|fsm_state.FSM_SEND       ; uart_tx:inst5|fsm_state.FSM_SEND       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst5|bit_counter[1]           ; uart_tx:inst5|bit_counter[1]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst5|bit_counter[2]           ; uart_tx:inst5|bit_counter[2]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst5|bit_counter[3]           ; uart_tx:inst5|bit_counter[3]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst5|bit_counter[0]           ; uart_tx:inst5|bit_counter[0]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst5|fsm_state.FSM_STOP       ; uart_tx:inst5|fsm_state.FSM_STOP       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Algoritmo_2:inst|state.lectura_ancho_3 ; Algoritmo_2:inst|state.lectura_ancho_3 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Algoritmo_2:inst|state.lectura_ancho_1 ; Algoritmo_2:inst|state.lectura_ancho_1 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Algoritmo_2:inst|state.lectura_ancho_2 ; Algoritmo_2:inst|state.lectura_ancho_2 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst4|r_RX_Byte[1]             ; UART_RX:inst4|r_RX_Byte[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst4|r_RX_Byte[2]             ; UART_RX:inst4|r_RX_Byte[2]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst4|r_RX_Byte[5]             ; UART_RX:inst4|r_RX_Byte[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst4|r_RX_Byte[7]             ; UART_RX:inst4|r_RX_Byte[7]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst4|r_RX_Byte[6]             ; UART_RX:inst4|r_RX_Byte[6]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Algoritmo_2:inst|pix_previo[4]         ; Algoritmo_2:inst|pix_previo[4]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst4|r_RX_DV                  ; UART_RX:inst4|r_RX_DV                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst4|r_SM_Main.s_RX_Data_Bits ; UART_RX:inst4|r_SM_Main.s_RX_Data_Bits ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst4|r_Bit_Index[0]           ; UART_RX:inst4|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst4|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:inst4|r_SM_Main.s_RX_Stop_Bit  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst4|r_SM_Main.s_RX_Start_Bit ; UART_RX:inst4|r_SM_Main.s_RX_Start_Bit ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst4|r_SM_Main.s_Idle         ; UART_RX:inst4|r_SM_Main.s_Idle         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; UART_RX:inst4|r_RX_Byte[4]             ; UART_RX:inst4|r_RX_Byte[4]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst4|r_RX_Byte[3]             ; UART_RX:inst4|r_RX_Byte[3]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst4|r_RX_Byte[0]             ; UART_RX:inst4|r_RX_Byte[0]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst4|r_Bit_Index[2]           ; UART_RX:inst4|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst4|r_Bit_Index[1]           ; UART_RX:inst4|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.365 ; uart_algo:inst8|state                  ; uart_algo:inst8|state                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.396 ; uart_tx:inst5|data_to_send[5]          ; uart_tx:inst5|data_to_send[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; UART_RX:inst4|r_RX_Byte[1]             ; uart_algo:inst8|reg_data[1]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; UART_RX:inst4|r_RX_Byte[5]             ; uart_algo:inst8|reg_data[5]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.639      ;
; 0.398 ; UART_RX:inst4|r_RX_Byte[7]             ; uart_algo:inst8|reg_data[7]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.641      ;
; 0.400 ; uart_algo:inst8|pix_count_int[20]      ; uart_algo:inst8|pix_count_int[20]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.643      ;
; 0.416 ; uart_tx:inst5|fsm_state.FSM_START      ; uart_tx:inst5|fsm_state.FSM_SEND       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.659      ;
; 0.418 ; uart_algo:inst8|pix_count_int[6]       ; Algoritmo_2:inst|pix_previo[6]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.661      ;
; 0.420 ; UART_RX:inst4|r_SM_Main.s_RX_Data_Bits ; UART_RX:inst4|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.663      ;
; 0.421 ; uart_algo:inst8|pix_count_int[16]      ; Algoritmo_2:inst|pix_previo[16]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.664      ;
; 0.423 ; Algoritmo_2:inst|cuenta[2]             ; Algoritmo_2:inst|state.casos           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.666      ;
; 0.438 ; uart_tx:inst5|fsm_state.FSM_IDLE       ; uart_tx:inst5|data_to_send[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.681      ;
; 0.439 ; uart_tx:inst5|fsm_state.FSM_IDLE       ; uart_tx:inst5|data_to_send[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.682      ;
; 0.524 ; uart_tx:inst5|fsm_state.FSM_STOP       ; uart_tx:inst5|fsm_state.FSM_IDLE       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.767      ;
; 0.528 ; uart_algo:inst8|pix_count_int[17]      ; Algoritmo_2:inst|pix_previo[17]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.771      ;
; 0.531 ; uart_algo:inst8|pix_count_int[7]       ; Algoritmo_2:inst|pix_previo[7]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.774      ;
; 0.539 ; UART_RX:inst4|r_RX_Byte[4]             ; uart_algo:inst8|reg_data[4]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.782      ;
; 0.550 ; UART_RX:inst4|r_RX_Byte[2]             ; uart_algo:inst8|reg_data[2]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.793      ;
; 0.551 ; UART_RX:inst4|r_RX_Byte[6]             ; uart_algo:inst8|reg_data[6]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.794      ;
; 0.561 ; UART_RX:inst4|r_RX_Byte[3]             ; uart_algo:inst8|reg_data[3]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.804      ;
; 0.574 ; UART_RX:inst4|r_RX_Data                ; UART_RX:inst4|r_SM_Main.s_Idle         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.817      ;
; 0.579 ; uart_algo:inst8|pix_count_int[13]      ; Algoritmo_2:inst|pix_previo[13]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.821      ;
; 0.581 ; uart_tx:inst5|data_to_send[6]          ; uart_tx:inst5|data_to_send[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.824      ;
; 0.582 ; uart_tx:inst5|data_to_send[2]          ; uart_tx:inst5|data_to_send[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.583 ; uart_tx:inst5|data_to_send[1]          ; uart_tx:inst5|data_to_send[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.826      ;
; 0.583 ; uart_tx:inst5|data_to_send[4]          ; uart_tx:inst5|data_to_send[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.826      ;
; 0.584 ; Algoritmo_2:inst|cuenta[1]             ; Algoritmo_2:inst|cuenta[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.585 ; uart_tx:inst5|data_to_send[3]          ; uart_tx:inst5|data_to_send[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.587 ; uart_tx:inst5|cycle_counter[9]         ; uart_tx:inst5|cycle_counter[9]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; uart_tx:inst5|cycle_counter[7]         ; uart_tx:inst5|cycle_counter[7]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; uart_tx:inst5|cycle_counter[5]         ; uart_tx:inst5|cycle_counter[5]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; Algoritmo_2:inst|state.lectura_ancho_2 ; Algoritmo_2:inst|state.dir_ancho_3     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; uart_tx:inst5|fsm_state.FSM_START      ; uart_tx:inst5|txd_reg                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.830      ;
; 0.589 ; uart_algo:inst8|pix_count_int[2]       ; Algoritmo_2:inst|pix_previo[2]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.831      ;
; 0.590 ; UART_RX:inst4|r_Clk_Count[1]           ; UART_RX:inst4|r_Clk_Count[1]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.833      ;
; 0.591 ; uart_tx:inst5|cycle_counter[3]         ; uart_tx:inst5|cycle_counter[3]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.833      ;
; 0.591 ; uart_tx:inst5|cycle_counter[8]         ; uart_tx:inst5|cycle_counter[8]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.833      ;
; 0.591 ; uart_tx:inst5|cycle_counter[1]         ; uart_tx:inst5|cycle_counter[1]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.833      ;
; 0.592 ; uart_tx:inst5|cycle_counter[6]         ; uart_tx:inst5|cycle_counter[6]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.834      ;
; 0.592 ; uart_tx:inst5|cycle_counter[4]         ; uart_tx:inst5|cycle_counter[4]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.834      ;
; 0.592 ; UART_RX:inst4|r_Clk_Count[2]           ; UART_RX:inst4|r_Clk_Count[2]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.835      ;
; 0.593 ; uart_tx:inst5|cycle_counter[2]         ; uart_tx:inst5|cycle_counter[2]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.835      ;
; 0.594 ; UART_RX:inst4|r_Clk_Count[7]           ; UART_RX:inst4|r_Clk_Count[7]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.837      ;
; 0.595 ; UART_RX:inst4|r_Clk_Count[4]           ; UART_RX:inst4|r_Clk_Count[4]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.838      ;
; 0.595 ; UART_RX:inst4|r_Clk_Count[5]           ; UART_RX:inst4|r_Clk_Count[5]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.838      ;
; 0.596 ; UART_RX:inst4|r_Clk_Count[3]           ; UART_RX:inst4|r_Clk_Count[3]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.839      ;
; 0.597 ; uart_algo:inst8|pix_count_int[11]      ; Algoritmo_2:inst|pix_previo[11]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.839      ;
; 0.598 ; uart_algo:inst8|pix_count_int[7]       ; uart_algo:inst8|pix_count_int[7]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; UART_RX:inst4|r_Clk_Count[6]           ; UART_RX:inst4|r_Clk_Count[6]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.601 ; uart_algo:inst8|pix_count_int[5]       ; Algoritmo_2:inst|pix_previo[5]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.602 ; uart_algo:inst8|pix_count_int[16]      ; uart_algo:inst8|pix_count_int[16]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; uart_algo:inst8|pix_count_int[1]       ; uart_algo:inst8|pix_count_int[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_algo:inst8|pix_count_int[3]       ; uart_algo:inst8|pix_count_int[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_algo:inst8|pix_count_int[6]       ; uart_algo:inst8|pix_count_int[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_algo:inst8|pix_count_int[10]      ; uart_algo:inst8|pix_count_int[10]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; uart_algo:inst8|pix_count_int[9]       ; uart_algo:inst8|pix_count_int[9]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; uart_algo:inst8|pix_count_int[12]      ; uart_algo:inst8|pix_count_int[12]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; uart_algo:inst8|pix_count_int[19]      ; uart_algo:inst8|pix_count_int[19]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; uart_algo:inst8|pix_count_int[2]       ; uart_algo:inst8|pix_count_int[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; uart_algo:inst8|pix_count_int[4]       ; uart_algo:inst8|pix_count_int[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; uart_algo:inst8|pix_count_int[5]       ; uart_algo:inst8|pix_count_int[5]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; uart_algo:inst8|pix_count_int[17]      ; uart_algo:inst8|pix_count_int[17]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.606 ; uart_algo:inst8|pix_count_int[15]      ; uart_algo:inst8|pix_count_int[15]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.606 ; uart_algo:inst8|pix_count_int[13]      ; uart_algo:inst8|pix_count_int[13]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.606 ; uart_algo:inst8|pix_count_int[18]      ; uart_algo:inst8|pix_count_int[18]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.607 ; Algoritmo_2:inst|cuenta[0]             ; Algoritmo_2:inst|cuenta[0]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.850      ;
; 0.607 ; UART_RX:inst4|r_Clk_Count[8]           ; UART_RX:inst4|r_Clk_Count[8]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.850      ;
; 0.609 ; uart_algo:inst8|pix_count_int[8]       ; uart_algo:inst8|pix_count_int[8]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.852      ;
; 0.610 ; uart_tx:inst5|cycle_counter[0]         ; uart_tx:inst5|cycle_counter[0]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.852      ;
; 0.610 ; Algoritmo_2:inst|cuenta[4]             ; Algoritmo_2:inst|cuenta[4]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.853      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.829 ; -155.477          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.173 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -196.487                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                 ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.829 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.968      ;
; -1.780 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.919      ;
; -1.767 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.151      ; 2.905      ;
; -1.748 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.887      ;
; -1.748 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.887      ;
; -1.738 ; Algoritmo_2:inst|indice_FIFO[6]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.877      ;
; -1.731 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.870      ;
; -1.699 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.838      ;
; -1.686 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.824      ;
; -1.679 ; Algoritmo_2:inst|indice_FIFO[8]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.151      ; 2.817      ;
; -1.674 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.813      ;
; -1.674 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.813      ;
; -1.673 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.812      ;
; -1.669 ; Algoritmo_2:inst|indice_FIFO[5]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.808      ;
; -1.657 ; Algoritmo_2:inst|indice_FIFO[6]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.796      ;
; -1.650 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.789      ;
; -1.640 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[3]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.783      ;
; -1.631 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[2]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.774      ;
; -1.625 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.764      ;
; -1.624 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.763      ;
; -1.612 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.151      ; 2.750      ;
; -1.611 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.151      ; 2.749      ;
; -1.607 ; Algoritmo_2:inst|indice_FIFO[7]  ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.746      ;
; -1.598 ; Algoritmo_2:inst|indice_FIFO[8]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.736      ;
; -1.597 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.736      ;
; -1.596 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[1]  ; clk          ; clk         ; 1.000        ; 0.147      ; 2.730      ;
; -1.596 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.735      ;
; -1.594 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[1]  ; clk          ; clk         ; 1.000        ; 0.147      ; 2.728      ;
; -1.591 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[3]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.734      ;
; -1.588 ; Algoritmo_2:inst|indice_FIFO[5]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.727      ;
; -1.584 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[0]  ; clk          ; clk         ; 1.000        ; 0.161      ; 2.732      ;
; -1.583 ; Algoritmo_2:inst|indice_FIFO[6]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.722      ;
; -1.582 ; Algoritmo_2:inst|indice_FIFO[6]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.721      ;
; -1.582 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[2]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.725      ;
; -1.578 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[3]  ; clk          ; clk         ; 1.000        ; 0.155      ; 2.720      ;
; -1.576 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.715      ;
; -1.575 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.714      ;
; -1.571 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[5]  ; clk          ; clk         ; 1.000        ; 0.146      ; 2.704      ;
; -1.570 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[0]  ; clk          ; clk         ; 1.000        ; 0.161      ; 2.718      ;
; -1.569 ; Algoritmo_2:inst|indice_FIFO[9]  ; Algoritmo_2:inst|FIFO_dir_o[2]  ; clk          ; clk         ; 1.000        ; 0.155      ; 2.711      ;
; -1.566 ; Algoritmo_2:inst|indice_FIFO[10] ; Algoritmo_2:inst|FIFO_dir_o[9]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.705      ;
; -1.564 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[8]  ; clk          ; clk         ; 1.000        ; 0.147      ; 2.698      ;
; -1.563 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[1]  ; clk          ; clk         ; 1.000        ; 0.147      ; 2.697      ;
; -1.561 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[1]  ; clk          ; clk         ; 1.000        ; 0.147      ; 2.695      ;
; -1.560 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[8]  ; clk          ; clk         ; 1.000        ; 0.147      ; 2.694      ;
; -1.558 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[0]  ; clk          ; clk         ; 1.000        ; 0.161      ; 2.706      ;
; -1.557 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[5]  ; clk          ; clk         ; 1.000        ; 0.146      ; 2.690      ;
; -1.556 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[3]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.699      ;
; -1.554 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.500      ;
; -1.554 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.500      ;
; -1.553 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[0]  ; clk          ; clk         ; 1.000        ; 0.161      ; 2.701      ;
; -1.550 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[8]  ; clk          ; clk         ; 1.000        ; 0.147      ; 2.684      ;
; -1.549 ; Algoritmo_2:inst|indice_FIFO[2]  ; Algoritmo_2:inst|FIFO_dir_o[4]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.692      ;
; -1.549 ; Algoritmo_2:inst|indice_FIFO[6]  ; Algoritmo_2:inst|FIFO_dir_o[3]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.692      ;
; -1.547 ; Algoritmo_2:inst|indice_FIFO[1]  ; Algoritmo_2:inst|FIFO_dir_o[2]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.690      ;
; -1.546 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[8]  ; clk          ; clk         ; 1.000        ; 0.147      ; 2.680      ;
; -1.545 ; Algoritmo_2:inst|indice_FIFO[8]  ; Algoritmo_2:inst|FIFO_dir_o[1]  ; clk          ; clk         ; 1.000        ; 0.146      ; 2.678      ;
; -1.542 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.488      ;
; -1.542 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.488      ;
; -1.542 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[3]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.685      ;
; -1.540 ; Algoritmo_2:inst|indice_FIFO[6]  ; Algoritmo_2:inst|FIFO_dir_o[2]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.683      ;
; -1.533 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[2]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.676      ;
; -1.532 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.478      ;
; -1.532 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.478      ;
; -1.531 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.476      ;
; -1.531 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.476      ;
; -1.531 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[1]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.476      ;
; -1.531 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.476      ;
; -1.531 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.476      ;
; -1.526 ; Algoritmo_2:inst|indice_FIFO[7]  ; Algoritmo_2:inst|FIFO_dir_o[10] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.665      ;
; -1.524 ; Algoritmo_2:inst|indice_FIFO[8]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.151      ; 2.662      ;
; -1.523 ; Algoritmo_2:inst|indice_FIFO[8]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.151      ; 2.661      ;
; -1.517 ; Algoritmo_2:inst|indice_FIFO[3]  ; Algoritmo_2:inst|FIFO_dir_o[4]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.660      ;
; -1.515 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[3]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.658      ;
; -1.515 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.461      ;
; -1.515 ; uart_algo:inst8|pix_count_int[1] ; Algoritmo_2:inst|pix_previo[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.461      ;
; -1.514 ; Algoritmo_2:inst|indice_FIFO[5]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.653      ;
; -1.513 ; Algoritmo_2:inst|indice_FIFO[5]  ; Algoritmo_2:inst|FIFO_dir_o[6]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.652      ;
; -1.511 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[20] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.457      ;
; -1.511 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[19] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.457      ;
; -1.511 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[18] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.457      ;
; -1.509 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.454      ;
; -1.509 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.454      ;
; -1.509 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[1]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.454      ;
; -1.509 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.454      ;
; -1.509 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.454      ;
; -1.505 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.450      ;
; -1.505 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.450      ;
; -1.505 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[1]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.450      ;
; -1.505 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.450      ;
; -1.505 ; Algoritmo_2:inst|pix_previo[7]   ; Algoritmo_2:inst|pix_previo[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.450      ;
; -1.503 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[4]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.646      ;
; -1.502 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.450      ;
; -1.502 ; uart_algo:inst8|pix_count_int[2] ; Algoritmo_2:inst|pix_previo[16] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.450      ;
; -1.500 ; Algoritmo_2:inst|indice_FIFO[0]  ; Algoritmo_2:inst|FIFO_dir_o[7]  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.639      ;
; -1.500 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[4]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.643      ;
; -1.495 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[5]  ; clk          ; clk         ; 1.000        ; 0.146      ; 2.628      ;
; -1.494 ; Algoritmo_2:inst|indice_FIFO[5]  ; Algoritmo_2:inst|FIFO_dir_o[0]  ; clk          ; clk         ; 1.000        ; 0.161      ; 2.642      ;
; -1.492 ; Algoritmo_2:inst|indice_FIFO[4]  ; Algoritmo_2:inst|FIFO_dir_o[1]  ; clk          ; clk         ; 1.000        ; 0.147      ; 2.626      ;
; -1.491 ; Algoritmo_2:inst|pix_previo[6]   ; Algoritmo_2:inst|pix_previo[20] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.437      ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; Algoritmo_2:inst|state.errase          ; Algoritmo_2:inst|state.errase          ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; Algoritmo_2:inst|state.lectura_FIFO_1  ; Algoritmo_2:inst|state.lectura_FIFO_1  ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.181 ; Algoritmo_2:inst|state.lectura_ancho_3 ; Algoritmo_2:inst|state.lectura_ancho_3 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Algoritmo_2:inst|state.lectura_ancho_1 ; Algoritmo_2:inst|state.lectura_ancho_1 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Algoritmo_2:inst|state.lectura_ancho_2 ; Algoritmo_2:inst|state.lectura_ancho_2 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst4|r_RX_Byte[1]             ; UART_RX:inst4|r_RX_Byte[1]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst4|r_RX_Byte[2]             ; UART_RX:inst4|r_RX_Byte[2]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst4|r_RX_Byte[5]             ; UART_RX:inst4|r_RX_Byte[5]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst4|r_RX_Byte[7]             ; UART_RX:inst4|r_RX_Byte[7]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst4|r_RX_Byte[6]             ; UART_RX:inst4|r_RX_Byte[6]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Algoritmo_2:inst|pix_previo[4]         ; Algoritmo_2:inst|pix_previo[4]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst4|r_RX_DV                  ; UART_RX:inst4|r_RX_DV                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst4|r_SM_Main.s_RX_Data_Bits ; UART_RX:inst4|r_SM_Main.s_RX_Data_Bits ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst4|r_Bit_Index[0]           ; UART_RX:inst4|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst4|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:inst4|r_SM_Main.s_RX_Stop_Bit  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst4|r_SM_Main.s_RX_Start_Bit ; UART_RX:inst4|r_SM_Main.s_RX_Start_Bit ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst4|r_SM_Main.s_Idle         ; UART_RX:inst4|r_SM_Main.s_Idle         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; uart_tx:inst5|data_to_send[7]          ; uart_tx:inst5|data_to_send[7]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst5|fsm_state.FSM_START      ; uart_tx:inst5|fsm_state.FSM_START      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst5|fsm_state.FSM_SEND       ; uart_tx:inst5|fsm_state.FSM_SEND       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst5|bit_counter[1]           ; uart_tx:inst5|bit_counter[1]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst5|bit_counter[2]           ; uart_tx:inst5|bit_counter[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst5|bit_counter[3]           ; uart_tx:inst5|bit_counter[3]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst5|bit_counter[0]           ; uart_tx:inst5|bit_counter[0]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst5|fsm_state.FSM_STOP       ; uart_tx:inst5|fsm_state.FSM_STOP       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst4|r_RX_Byte[4]             ; UART_RX:inst4|r_RX_Byte[4]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst4|r_RX_Byte[3]             ; UART_RX:inst4|r_RX_Byte[3]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst4|r_RX_Byte[0]             ; UART_RX:inst4|r_RX_Byte[0]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst4|r_Bit_Index[2]           ; UART_RX:inst4|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst4|r_Bit_Index[1]           ; UART_RX:inst4|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.188 ; UART_RX:inst4|r_RX_Byte[5]             ; uart_algo:inst8|reg_data[5]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; uart_algo:inst8|state                  ; uart_algo:inst8|state                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; uart_tx:inst5|data_to_send[5]          ; uart_tx:inst5|data_to_send[4]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; UART_RX:inst4|r_RX_Byte[1]             ; uart_algo:inst8|reg_data[1]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.315      ;
; 0.190 ; UART_RX:inst4|r_RX_Byte[7]             ; uart_algo:inst8|reg_data[7]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.316      ;
; 0.200 ; uart_algo:inst8|pix_count_int[20]      ; uart_algo:inst8|pix_count_int[20]      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.201 ; uart_tx:inst5|fsm_state.FSM_START      ; uart_tx:inst5|fsm_state.FSM_SEND       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.326      ;
; 0.203 ; uart_algo:inst8|pix_count_int[6]       ; Algoritmo_2:inst|pix_previo[6]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.328      ;
; 0.205 ; Algoritmo_2:inst|cuenta[2]             ; Algoritmo_2:inst|state.casos           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.330      ;
; 0.205 ; uart_algo:inst8|pix_count_int[16]      ; Algoritmo_2:inst|pix_previo[16]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.330      ;
; 0.211 ; UART_RX:inst4|r_SM_Main.s_RX_Data_Bits ; UART_RX:inst4|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.337      ;
; 0.224 ; uart_tx:inst5|fsm_state.FSM_IDLE       ; uart_tx:inst5|data_to_send[3]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.349      ;
; 0.225 ; uart_tx:inst5|fsm_state.FSM_IDLE       ; uart_tx:inst5|data_to_send[2]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.350      ;
; 0.252 ; UART_RX:inst4|r_RX_Byte[4]             ; uart_algo:inst8|reg_data[4]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.378      ;
; 0.262 ; UART_RX:inst4|r_RX_Byte[3]             ; uart_algo:inst8|reg_data[3]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.388      ;
; 0.263 ; UART_RX:inst4|r_RX_Byte[2]             ; uart_algo:inst8|reg_data[2]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; uart_algo:inst8|pix_count_int[17]      ; Algoritmo_2:inst|pix_previo[17]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.388      ;
; 0.264 ; UART_RX:inst4|r_RX_Byte[6]             ; uart_algo:inst8|reg_data[6]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.390      ;
; 0.265 ; uart_algo:inst8|pix_count_int[7]       ; Algoritmo_2:inst|pix_previo[7]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.390      ;
; 0.267 ; uart_tx:inst5|fsm_state.FSM_STOP       ; uart_tx:inst5|fsm_state.FSM_IDLE       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.392      ;
; 0.273 ; uart_algo:inst8|pix_count_int[13]      ; Algoritmo_2:inst|pix_previo[13]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.398      ;
; 0.277 ; uart_algo:inst8|pix_count_int[2]       ; Algoritmo_2:inst|pix_previo[2]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.402      ;
; 0.279 ; UART_RX:inst4|r_RX_Data                ; UART_RX:inst4|r_SM_Main.s_Idle         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.405      ;
; 0.282 ; uart_algo:inst8|pix_count_int[5]       ; Algoritmo_2:inst|pix_previo[5]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.407      ;
; 0.283 ; uart_tx:inst5|fsm_state.FSM_START      ; uart_tx:inst5|txd_reg                  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.407      ;
; 0.284 ; uart_algo:inst8|pix_count_int[11]      ; Algoritmo_2:inst|pix_previo[11]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.409      ;
; 0.286 ; uart_algo:inst8|pix_count_int[12]      ; Algoritmo_2:inst|pix_previo[12]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.411      ;
; 0.289 ; uart_tx:inst5|data_to_send[2]          ; uart_tx:inst5|data_to_send[1]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; uart_tx:inst5|data_to_send[6]          ; uart_tx:inst5|data_to_send[5]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; uart_algo:inst8|pix_count_int[3]       ; Algoritmo_2:inst|pix_previo[3]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.414      ;
; 0.290 ; uart_tx:inst5|data_to_send[1]          ; uart_tx:inst5|data_to_send[0]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; Algoritmo_2:inst|cuenta[1]             ; Algoritmo_2:inst|cuenta[1]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; uart_tx:inst5|data_to_send[4]          ; uart_tx:inst5|data_to_send[3]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; uart_tx:inst5|data_to_send[3]          ; uart_tx:inst5|data_to_send[2]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.291 ; uart_tx:inst5|cycle_counter[9]         ; uart_tx:inst5|cycle_counter[9]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.416      ;
; 0.292 ; Algoritmo_2:inst|state.lectura_ancho_2 ; Algoritmo_2:inst|state.dir_ancho_3     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; uart_tx:inst5|cycle_counter[7]         ; uart_tx:inst5|cycle_counter[7]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; uart_tx:inst5|cycle_counter[5]         ; uart_tx:inst5|cycle_counter[5]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; uart_tx:inst5|cycle_counter[3]         ; uart_tx:inst5|cycle_counter[3]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart_tx:inst5|cycle_counter[8]         ; uart_tx:inst5|cycle_counter[8]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart_tx:inst5|cycle_counter[1]         ; uart_tx:inst5|cycle_counter[1]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; UART_RX:inst4|r_Clk_Count[1]           ; UART_RX:inst4|r_Clk_Count[1]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; uart_tx:inst5|cycle_counter[2]         ; uart_tx:inst5|cycle_counter[2]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; uart_tx:inst5|cycle_counter[6]         ; uart_tx:inst5|cycle_counter[6]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; uart_tx:inst5|cycle_counter[4]         ; uart_tx:inst5|cycle_counter[4]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; UART_RX:inst4|r_Clk_Count[2]           ; UART_RX:inst4|r_Clk_Count[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.296 ; Algoritmo_2:inst|cuenta[2]             ; Algoritmo_2:inst|state.dir_ancho_1     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.421      ;
; 0.296 ; UART_RX:inst4|r_Clk_Count[7]           ; UART_RX:inst4|r_Clk_Count[7]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.421      ;
; 0.296 ; Algoritmo_2:inst|cuenta[2]             ; Algoritmo_2:inst|state.dir_ancho_3     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.421      ;
; 0.299 ; UART_RX:inst4|r_Clk_Count[3]           ; UART_RX:inst4|r_Clk_Count[3]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; UART_RX:inst4|r_Clk_Count[5]           ; UART_RX:inst4|r_Clk_Count[5]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; uart_algo:inst8|pix_count_int[1]       ; uart_algo:inst8|pix_count_int[1]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; UART_RX:inst4|r_Clk_Count[4]           ; UART_RX:inst4|r_Clk_Count[4]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; uart_tx:inst5|cycle_counter[0]         ; uart_tx:inst5|cycle_counter[0]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_algo:inst8|pix_count_int[3]       ; uart_algo:inst8|pix_count_int[3]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_algo:inst8|pix_count_int[7]       ; uart_algo:inst8|pix_count_int[7]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_algo:inst8|pix_count_int[10]      ; uart_algo:inst8|pix_count_int[10]      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; Algoritmo_2:inst|cuenta[0]             ; Algoritmo_2:inst|cuenta[0]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_algo:inst8|pix_count_int[2]       ; uart_algo:inst8|pix_count_int[2]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_algo:inst8|pix_count_int[4]       ; uart_algo:inst8|pix_count_int[4]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_algo:inst8|pix_count_int[6]       ; uart_algo:inst8|pix_count_int[6]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_algo:inst8|pix_count_int[9]       ; uart_algo:inst8|pix_count_int[9]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_algo:inst8|pix_count_int[12]      ; uart_algo:inst8|pix_count_int[12]      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_algo:inst8|pix_count_int[18]      ; uart_algo:inst8|pix_count_int[18]      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_algo:inst8|pix_count_int[19]      ; uart_algo:inst8|pix_count_int[19]      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; UART_RX:inst4|r_Clk_Count[6]           ; UART_RX:inst4|r_Clk_Count[6]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; uart_algo:inst8|pix_count_int[16]      ; uart_algo:inst8|pix_count_int[16]      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.304 ; uart_algo:inst8|pix_count_int[15]      ; uart_algo:inst8|pix_count_int[15]      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.429      ;
; 0.304 ; uart_algo:inst8|pix_count_int[5]       ; uart_algo:inst8|pix_count_int[5]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.429      ;
; 0.304 ; uart_algo:inst8|pix_count_int[17]      ; uart_algo:inst8|pix_count_int[17]      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.429      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.660   ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.660   ; 0.173 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -504.495 ; 0.0   ; 0.0      ; 0.0     ; -248.257            ;
;  clk             ; -504.495 ; 0.000 ; N/A      ; N/A     ; -248.257            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx_uart       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fifo_led[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fifo_led[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fifo_led[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fifo_led[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fifo_led[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fifo_led[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fifo_led[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fifo_led[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fifo_led[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fifo_led[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fifo_led[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_uart                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_uart       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; fifo_led[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; fifo_led[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; fifo_led[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; fifo_led[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; fifo_led[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; fifo_led[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; fifo_led[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; fifo_led[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; fifo_led[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; fifo_led[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; fifo_led[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_estado[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_estado[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_estado[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_estado[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_uart       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; fifo_led[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; fifo_led[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_uart       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; fifo_led[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; fifo_led[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; fifo_led[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 10878    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 10878    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 145   ; 145  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 39    ; 39   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_uart    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; fifo_led[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_uart       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_uart    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; fifo_led[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fifo_led[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_uart       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Thu Sep 19 20:52:24 2024
Info: Command: quartus_sta pruebas_algoritmo -c pruebas_algoritmo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pruebas_algoritmo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.660
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.660            -504.495 clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -248.257 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.111
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.111            -444.378 clk 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.338               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -247.861 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.829
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.829            -155.477 clk 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -196.487 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4942 megabytes
    Info: Processing ended: Thu Sep 19 20:52:26 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


