# ULA em SystemVerilog

Este projeto implementa uma Unidade L√≥gica e Aritm√©tica (ULA) em SystemVerilog, incluindo um testbench e um menu interativo para facilitar os testes.

## üìÅ Estrutura do Projeto

- `ula.sv`: Implementa√ß√£o da ULA.
- `tb_ula.sv`: Testbench para simula√ß√£o e verifica√ß√£o da ULA.
- `m`: Script de menu interativo. Ao executar `m`, um menu √© exibido para facilitar a execu√ß√£o dos testes.

## Como Usar

1. **Execute o menu interativo**  
No terminal no ModelSim digite:
```
do m
```
O menu ser√° exibido, permitindo escolher compilar ou rodar os testes na ULA.

## Requisitos

- ModelSim ou outro simulador compat√≠vel com SystemVerilog.

## Licen√ßa

Este projeto √© de uso educacional.
