[env]
board = edu-ciaa-fpga
top-module = main
VERILOG_SOURCES = "dataPath.v" "dataPath_tb.v" "..\Contador de programa\PC.v" "..\Banco de Registros\BR.v" "..\Extensión de Signo\SE.v" "..\Unidad Aritmetico Logica\ALU.v" "..\Unidad Aritmético Lógica adder\Adder.v" "..\Multiplexor 2x1\Mux2x1.v" "..\Memoria de Instrucciones\IM.v"
