<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:29.2929</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.01.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7026446</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>3차원 수직 구조를 갖는 메모리 디바이스 및 이의 구동 방법</inventionTitle><inventionTitleEng>MEMORY DEVICE WITH A THREE-DIMENSIONAL VERTICAL STRUCTURE AND DRIVING METHOD THEREOF</inventionTitleEng><openDate>2025.09.05</openDate><openNumber>10-2025-0133415</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.07</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.08.07</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 63/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 13/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/24</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 7/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 7/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 메모리 디바이스가 개시되고, 메모리 디바이스는 메모리 어레이의 복수의 레벨을 통해 연장되는 복수의 필라; 각 레벨에서 각 필라 및 각 워드 라인과 결합된 메모리 어레이의 하나 이상의 메모리 셀; 디지트 라인; 복수의 TFT로서, 각 TFT는 디지트 라인을 각 필라와 선택적으로 결합시키도록 구성되고, 복수의 필라, 하나 이상의 메모리 셀 및 복수의 박막 트랜지스터는 메모리 어레이의 제1 영역에 위치되고, 디지트 라인은 제1 영역에서 연장되고 제1 영역 외부의 제2 영역에서 적어도 부분적으로 연장되는, 복수의 TFT; 디지트 라인용 드라이버를 포함한다. 드라이버는 제1 TFT, 제2 TFT 및 필라를 포함하고, 제1 TFT, 제2 TFT 및 필라는 제2 영역에 위치된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.07.25</internationOpenDate><internationOpenNumber>WO2024153970</internationOpenNumber><internationalApplicationDate>2023.01.17</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/050406</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 메모리 디바이스(100)로서, - 메모리 어레이(200)의 복수의 레벨(230-a-1, 230-a-2, 230-a-3, 230-a-4)을 통해 연장되는 복수의 필라(pillar)(220-a-15, 220-a-25, 220-a-13, 220-a-23);- 상기 복수의 레벨의 각 레벨에서 각 필라 및 각 워드 라인(205-a-11, 205-a-21, 205-a-31, 205-a-41)과 결합된 상기 메모리 어레이의 하나 이상의 메모리 셀;- 디지트 라인(215-a-5);- 복수의 박막 트랜지스터(TFT)(225-a, 225-b)로서, 각 TFT는 상기 디지트 라인을 각 필라에 선택적으로 결합시키도록 구성되고, 상기 복수의 필라, 상기 하나 이상의 메모리 셀 및 상기 복수의 박막 트랜지스터는 상기 메모리 어레이의 제1 영역(301)에 위치되고, 상기 디지트 라인은 상기 제1 영역에서 연장되고 상기 제1 영역 외부의 제2 영역(302)에서 적어도 부분적으로 연장되는, 상기 복수의 박막 트랜지스터; 및- 상기 디지트 라인용 드라이버(302a)로서, 상기 드라이버는 제1 TFT(225-b-1.1), 제2 TFT(225-a-4.1) 및 필라(320-17)를 포함하고, 상기 제1 TFT, 상기 제2 TFT 및 상기 필라는 상기 제2 영역(302)에 위치되는, 상기 드라이버를 포함하는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>2. 청구항 1에 있어서, 상기 디지트 라인(215-a-5)은 상기 제1 TFT 및 상기 제2 TFT에 결합되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>3. 청구항 1 또는 2에 있어서, 상기 제1 TFT(225-b-1.1)는 상기 디지트 라인(215-a-5)과 상기 필라(320-17)의 단부 부분 사이에 결합되고, 상기 필라(320-17)의 또 다른 단부 부분은 억제 전압(VSS)의 소스에 결합되도록 구성되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>4. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 제1 TFT(225-b-1.1)는 상기 제1 TFT를 구동하기 위한 제1 게이트 단자를 포함하고, 상기 제1 게이트 단자는 상기 디지트 라인의 제1 방향과 실질적으로 직교하는 제2 방향으로 상기 제2 영역의 제1 게이트 라인(310-a-5)에 결합되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>5. 청구항 1 내지 4 중 어느 한 항에 있어서, 상기 제2 TFT(225-a-4.1)는 액세스 전압(VPP)으로 바이어싱되도록 구성된 전도성 라인(351)과 상기 디지트 라인(215-a-5) 사이에 결합되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>6. 청구항 5에 있어서, 상기 제2 TFT(225-a-4.1)는 상기 제2 TFT를 구동하기 위한 제2 게이트 단자를 포함하고, 상기 제2 게이트 단자는 상기 디지트 라인의 제1 방향과 실질적으로 직교하는 제2 방향으로 상기 제2 영역의 제2 게이트 라인(310-a-4)에 결합되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>7. 청구항 1 내지 6 중 어느 한 항에 있어서, 추가 디지트 라인(215-a-4)을 포함하고, 상기 추가 디지트 라인용 추가 드라이버는 제3 TFT, 제4 TFT 및 추가 필라(320-22)를 포함하고, 상기 제3 TFT, 상기 제4 TFT 및 상기 추가 필라는 상기 제2 영역에 위치되고, 상기 제3 TFT는 상기 제3 TFT를 구동하기 위한 제3 게이트 단자를 포함하고, 상기 제3 게이트 단자는 제3 게이트 라인(310-a-6)에 결합되고, 상기 제4 TFT는 상기 제4 TFT를 구동하기 위한 제4 게이트 단자를 포함하고, 상기 제4 게이트 단자는 제4 게이트 라인(310-a-3)에 결합되고, 상기 제3 TFT는 상기 추가 디지트 라인(215-a-4)과 상기 추가 필라(320-22)의 단부 부분 사이에 결합되고, 상기 추가 필라의 또 다른 단부 부분은 억제 전압(VSS)의 소스에 결합되도록 구성되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>8. 청구항 3 내지 6 중 어느 한 항에 있어서, 상기 제1 TFT와 상기 필라는 상기 디지트 라인과 상기 억제 전압의 소스 사이에 제1 전기 경로를 형성하고, 상기 메모리 디바이스는 상기 디지트 라인과 상기 억제 전압의 소스 사이에 결합된 추가 필라와 제3 TFT를 추가로 포함하고, 상기 제3 TFT와 상기 추가 필라는 상기 제1 전기 경로에 병렬 연결된 제2 전기 경로를 형성하는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>9. 청구항 3 내지 6 중 어느 한 항에 있어서, 상기 메모리 디바이스는 상기 제2 TFT에 병렬 연결된 상기 전도성 라인과 상기 디지트 라인 사이에 결합된 제4 TFT를 추가로 포함하는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>10. 청구항 1 내지 9 중 어느 한 항에 있어서, 상기 제1 및/또는 상기 제2 TFT에 결합된 게이트 라인을 구동하도록 구성된 게이트 라인 바이어싱 회로(307)를 추가로 포함하고, 상기 게이트 라인 회로는 상기 제2 영역에 위치되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>11. 청구항 1 내지 10 중 어느 한 항에 있어서, 상기 제2 영역은 상기 제1 영역에 인접하고, 상기 제1 영역은 활성 셀들을 포함하고, 상기 제2 영역은 비활성 셀들을 포함하는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>12. 청구항 1 내지 11 중 어느 한 항에 있어서, 액세스 전압(VPP)을 생성하도록 구성된 전압 공급 생성기(303)를 추가로 포함하고, 상기 전압 공급 생성기는 상기 제1 영역(301)의 일부에 배열되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>13. 메모리 디바이스(100)에서 디지트 라인(215-a-5)을 구동하는 방법으로서, - 메모리 어레이(200)의 복수의 레벨(230-a-1, 230-a-2, 230-a-3, 230-a-4) 상의 워드 라인(205-a-11, 205-a-21, 205-a-31, 205-a-41)과, 상기 복수의 레벨을 통해 연장되는 복수의 전도성 필라(220-a-15, 220-a-25, 220-a-13, 220-a-23)의 교차점에 복수의 메모리 셀을 제공하는 단계(401)로서, 복수의 박막 트랜지스터(TFT)(225-a, 225-b)는 각각 상기 디지트 라인(215-a-5)과 각 필라 사이에 결합되고, 상기 복수의 메모리 셀과 상기 복수의 TFT는 상기 메모리 어레이의 제1 영역(301)에 위치되고, 상기 디지트 라인은 상기 제1 영역에서 연장되고 상기 제1 영역 외부의 제2 영역(302)에서 적어도 부분적으로 연장되는, 상기 복수의 메모리 셀을 제공하는 단계;- 상기 디지트 라인과 필라(320-17)의 단부 부분 사이에 결합된 제1 TFT(225-b-1.1)를 선택적으로 인에이블하여 상기 디지트 라인을 상기 필라의 또 다른 단부 부분에 인가된 억제 전압으로 바이어싱시키고, 상기 디지트 라인과 전도성 라인(351) 사이에 결합된 제2 TFT(225-a-4.1)를 인에이블하여 상기 디지트 라인을 상기 전도성 라인에 인가된 액세스 전압으로 바이어싱시키는 단계(402)로서, 상기 제1 TFT, 상기 제2 TFT 및 상기 필라(320-17)는 상기 제2 영역(302)에 위치되는, 상기 바이어싱시키는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 청구항 13에 있어서, 상기 필라(320-17)의 또 다른 단부 부분을 억제 전압(VSS)의 소스에 결합시키는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 청구항 13 또는 14에 있어서, 상기 제2 영역의 제1 게이트 라인(310-a-5)을 상기 제1 TFT의 제1 게이트 단자에 결합시키는 단계를 추가로 포함하고, 상기 제1 게이트 라인은 상기 디지트 라인의 제1 방향과 실질적으로 직교하는 제2 방향으로 연장되는, 방법.</claim></claimInfo><claimInfo><claim>16. 청구항 15에 있어서, 상기 제2 영역의 제2 게이트 라인(310-a-4)을 상기 제2 TFT의 제2 게이트 단자에 결합시키는 단계를 추가로 포함하고, 상기 제2 게이트 라인은 상기 디지트 라인의 제1 방향과 실질적으로 직교하는 제2 방향으로 연장되는, 방법.</claim></claimInfo><claimInfo><claim>17. 청구항 13 내지 16 중 어느 한 항에 있어서, 상기 제2 영역은 상기 제1 영역에 인접하고, 상기 제1 영역은 활성 셀들을 포함하고, 상기 제2 영역은 비활성 셀들을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 메모리 디바이스(100)를 제조하는 방법으로서, - 서로 전기적으로 절연된 복수의 전도성 워드 라인(205-a-11, 205-a-21, 205-a-31, 205-a-41)을 복수의 레벨(230-a-1, 230-a-2, 230-a-3, 230-a-4)에 형성하는 단계;- 상기 복수의 레벨을 통해 복수의 전도성 필라(220-a-15, 220-a-25, 220-a-13, 220-a-23)를 형성하는 단계로서, 상기 복수의 필라는 메모리 어레이(200)의 제1 활성 영역에 있는 활성 필라와, 상기 제1 활성 영역에 인접한 상기 메모리 어레이의 제2 영역에 있는 더미 필라를 포함하는, 상기 복수의 전도성 필라를 형성하는 단계;- 상기 복수의 필라와 워드 라인의 교차점에 메모리 셀을 형성하는 단계;- 상기 제1 활성 영역에서 서로 전기적으로 절연되고 적어도 부분적으로 상기 제2 영역으로 연장되는 복수의 전도성 디지트 라인(215-a-2, 215-a-3, 215-a-4, 215-a-5)을 형성하는 단계;- 상기 제1 활성 영역과 상기 제2 영역에 복수의 박막 트랜지스터(TFT)(225-a, 225-b)를 형성하는 단계로서, 상기 제1 활성 영역의 각 TFT는 각 디지트 라인과 상기 복수의 필라의 각 필라 사이에 결합되는, 상기 복수의 박막 트랜지스터를 형성하는 단계;- 상기 제2 영역에 디지트 라인 드라이버(302a)를 형성하는 단계를 포함하고, 상기 디지트 라인 드라이버는,  억제 전압(VSS)의 소스에 결합된 단부를 갖는 각 더미 필라와 각 디지트 라인 사이에 결합된 적어도 하나의 제1 TFT(225-b-1.1); 및 액세스 전압(VPP)에 결합된 각 전도성 라인(351)과 상기 각 디지트 라인 사이에 결합된 적어도 하나의 제2 TFT(225-a-4.1) 를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 청구항 18에 있어서, 복수의 전도성 게이트 라인을 형성하는 단계를 추가로 포함하고, 상기 복수의 전도성 게이트 라인은,상기 제1 활성 영역의 각 TFT의 게이트 단자에 결합된 제1 게이트 라인; 및상기 제2 영역의 상기 제1 TFT 또는 상기 제2 TFT 중 하나에 선택적으로 결합된 제2 게이트 라인(310-a-1, 301-a-2, ... 310-a-8)을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>20. 청구항 18 또는 19에 있어서, 상기 디지트 라인 드라이버를 형성하는 단계는, - 상기 제1 활성 영역과 상기 제2 영역에 상기 복수의 TFT의 각 TFT의 전도성 채널의 일단부와 전기적으로 접촉하는 전도성 재료를 형성하는 단계; 및- 상기 전도성 재료를 패터닝하여 상기 적어도 하나의 제2 TFT의 전도성 채널의 일단부에 결합된 상기 각 전도성 라인과, 상기 활성 영역에 있는 상기 각 TFT와 상기 적어도 하나의 제1 TFT의 전도성 채널의 각 단부 상에 전도성 소자를 형성하는 단계를 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>520020082411</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>이탈리아</country><engName>MARTINELLI, Andrea</engName><name>마르티넬리, 안드레아</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>프랑스</country><engName>LAURENT, Christophe Vincent Antoine</engName><name>로랑, 크리스토프 빈센트 앙투안</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>이탈리아</country><engName>BEDESCHI, Ferdinando</engName><name>베디시, 페르디난도</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>이탈리아</country><engName>BOLANDRINA, Efrem</engName><name>볼랜드리나, 에프렘</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로**길 **, 한양빌딩 (도곡동)</address><code>920001000054</code><country>대한민국</country><engName>HANYANG PATENT FIRM</engName><name>(유)한양특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.08.07</receiptDate><receiptNumber>1-1-2025-0897897-76</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.08.07</receiptDate><receiptNumber>1-1-2025-0898446-77</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.08.11</receiptDate><receiptNumber>1-5-2025-0135988-54</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257026446.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9318c3eaa83b55144c3ad19d5d7c6f97539ea5ddad7cc0898d9a4ef968910064aa59fc7d4e5fd988abcb8cae2883d39dc48dcf38c03f2051c2</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1c0dddddfc53afeb634d8dd573afdd9520501afb5f24e4d6a7619a841cad982dadb98c4da9c431241f8c159316a46ed9c631b72948c6ef5a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>