
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/ip/usb_fs_nb_pe/rtl/usb_fs_tx.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">// Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">// Copyright ETH Zurich.</pre>
<pre style="margin:0; padding:0 ">// Copyright Luke Valenty (TinyFPGA project, https://github.com/tinyfpga/TinyFPGA-Bootloader).</pre>
<pre style="margin:0; padding:0 ">// Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">// SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">module usb_fs_tx (</pre>
<pre style="margin:0; padding:0 ">  // A 48MHz clock is required to receive USB data at 12MHz</pre>
<pre style="margin:0; padding:0 ">  // it's simpler to juse use 48MHz everywhere</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic rst_ni,  // asyc reset</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic link_reset_i, // USB reset, sync to 48 MHz, active high</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Oscillator test mode (constantly output JK)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic tx_osc_test_mode_i,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // bit strobe from rx to align with senders clock</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic bit_strobe_i,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // output enable to take ownership of bus and data out</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output logic usb_oe_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output logic usb_d_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output logic usb_se0_o,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // pulse to initiate new packet transmission</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic pkt_start_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output logic pkt_end_o,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // pid_i to send</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic [3:0] pid_i,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // tx logic pulls data until there is nothing available</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic tx_data_avail_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output logic tx_data_get_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic [7:0] tx_data_i</pre>
<pre style="margin:0; padding:0 ">);</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  typedef enum logic [2:0] {Idle, Sync, Pid, DataOrCrc160, Crc161, Eop, OscTest} state_e;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  typedef enum logic [1:0] {OsIdle, OsWaitByte, OsTransmit} out_state_e;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  /////////////////////////</pre>
<pre style="margin:0; padding:0 ">  // Signal Declarations //</pre>
<pre style="margin:0; padding:0 ">  /////////////////////////</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [3:0] pid_q, pid_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic bitstuff;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic bitstuff_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic bitstuff_q2;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic bitstuff_q3;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic bitstuff_q4;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [5:0] bit_history;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  state_e      state_d, state_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  out_state_e  out_state_d, out_state_q;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] data_shift_reg_q, data_shift_reg_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] oe_shift_reg_q, oe_shift_reg_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] se0_shift_reg_q, se0_shift_reg_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic data_payload_q, data_payload_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic tx_data_get_q, tx_data_get_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic byte_strobe_q, byte_strobe_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [4:0] bit_history_d, bit_history_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [2:0] bit_count_d, bit_count_q;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [15:0] crc16_d, crc16_q;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic oe_q, oe_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic usb_d_q, usb_d_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic usb_se0_q, usb_se0_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [2:0] dp_eop_q, dp_eop_d;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic test_mode_start;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic serial_tx_data;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic serial_tx_oe;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic serial_tx_se0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic crc16_invert;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic pkt_end;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic out_nrzi_en;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // save packet parameters at pkt_start_i</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_ff @(posedge clk_i or negedge rst_ni) begin : proc_pid</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      pid_q <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      if (link_reset_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        pid_q <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        pid_q <= pid_d;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 ">    end</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign pid_d = pkt_start_i ? pid_i : pid_q;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign serial_tx_data = data_shift_reg_q[0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign serial_tx_oe = oe_shift_reg_q[0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign serial_tx_se0 = se0_shift_reg_q[0];</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // serialize sync, pid_i, data payload, and crc16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign bit_history = {serial_tx_data, bit_history_q};</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign bitstuff    = bit_history == 6'b111111;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_ff @(posedge clk_i or negedge rst_ni) begin : proc_bitstuff</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      bitstuff_q  <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      bitstuff_q2 <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      bitstuff_q3 <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      bitstuff_q4 <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      if (link_reset_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        bitstuff_q  <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        bitstuff_q2 <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        bitstuff_q3 <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        bitstuff_q4 <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        bitstuff_q  <= bitstuff;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        bitstuff_q2 <= bitstuff_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        bitstuff_q3 <= bitstuff_q2;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        bitstuff_q4 <= bitstuff_q3;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 ">    end</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign pkt_end   = bit_strobe_i && se0_shift_reg_q[1:0] == 2'b01;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign pkt_end_o = pkt_end;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  /////////</pre>
<pre style="margin:0; padding:0 ">  // FSM //</pre>
<pre style="margin:0; padding:0 ">  /////////</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_comb begin : proc_fsm</pre>
<pre style="margin:0; padding:0 ">    // Default assignments</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    state_d          = state_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    data_shift_reg_d = data_shift_reg_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    oe_shift_reg_d   = oe_shift_reg_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    se0_shift_reg_d  = se0_shift_reg_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    data_payload_d   = data_payload_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    tx_data_get_d    = tx_data_get_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    bit_history_d    = bit_history_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    bit_count_d      = bit_count_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    test_mode_start  = 0;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    unique case (state_q)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      Idle : begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        if (tx_osc_test_mode_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          state_d         = OscTest;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          test_mode_start = 1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        end else if (pkt_start_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          state_d = Sync;</pre>
<pre style="margin:0; padding:0 ">        end</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      Sync : begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        if (byte_strobe_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          state_d = Pid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          data_shift_reg_d = 8'b10000000;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          oe_shift_reg_d = 8'b11111111;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          se0_shift_reg_d = 8'b00000000;</pre>
<pre style="margin:0; padding:0 ">        end</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      Pid : begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        if (byte_strobe_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          if (pid_q[1:0] == 2'b11) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">            state_d = DataOrCrc160;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">            state_d = Eop;</pre>
<pre style="margin:0; padding:0 ">          end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          data_shift_reg_d = {~pid_q, pid_q};</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          oe_shift_reg_d = 8'b11111111;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          se0_shift_reg_d = 8'b00000000;</pre>
<pre style="margin:0; padding:0 ">        end</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      DataOrCrc160 : begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        if (byte_strobe_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          if (tx_data_avail_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">            state_d = DataOrCrc160;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">            data_payload_d = 1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">            tx_data_get_d = 1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">            data_shift_reg_d = tx_data_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">            oe_shift_reg_d = 8'b11111111;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">            se0_shift_reg_d = 8'b00000000;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">            state_d = Crc161;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">            data_payload_d = 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">            tx_data_get_d = 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">            data_shift_reg_d = ~{crc16_q[8], crc16_q[9], crc16_q[10], crc16_q[11], crc16_q[12], crc16_q[13], crc16_q[14], crc16_q[15]};</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">            oe_shift_reg_d = 8'b11111111;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">            se0_shift_reg_d = 8'b00000000;</pre>
<pre style="margin:0; padding:0 ">          end</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          tx_data_get_d = 0;</pre>
<pre style="margin:0; padding:0 ">        end</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      Crc161 : begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        if (byte_strobe_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          state_d = Eop;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          data_shift_reg_d = ~{crc16_q[0], crc16_q[1], crc16_q[2], crc16_q[3], crc16_q[4], crc16_q[5], crc16_q[6], crc16_q[7]};</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          oe_shift_reg_d = 8'b11111111;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          se0_shift_reg_d = 8'b00000000;</pre>
<pre style="margin:0; padding:0 ">        end</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      Eop : begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        if (byte_strobe_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          state_d = Idle;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          oe_shift_reg_d = 8'b00000111;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          se0_shift_reg_d = 8'b00000111;</pre>
<pre style="margin:0; padding:0 ">        end</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      OscTest: begin</pre>
<pre style="margin:0; padding:0 ">        // Oscillator test mode: toggle constantly</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        if (!tx_osc_test_mode_i && byte_strobe_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          oe_shift_reg_d   = 8'b00000000;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          state_d = Idle;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        end else if (byte_strobe_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          data_shift_reg_d = 8'b00000000;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          oe_shift_reg_d   = 8'b11111111;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          se0_shift_reg_d  = 8'b00000000;</pre>
<pre style="margin:0; padding:0 ">        end</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 ">    endcase</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">    // Logic closely coupled to the FSM</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (pkt_start_i) begin</pre>
<pre style="margin:0; padding:0 ">      // We need to have a inter-packed delay between</pre>
<pre style="margin:0; padding:0 ">      // 2 and 6.5 bit times (see USB 2.0 spec / 7.1.18.1)</pre>
<pre style="margin:0; padding:0 ">      // The latency in the rest of the system is approximately (measured)</pre>
<pre style="margin:0; padding:0 ">      // 3.68 bit-times, so we only introduce 1 bit-time here</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      bit_count_d   = 7; // 8-7 = 1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      bit_history_d = 0;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    end else if (bit_strobe_i) begin</pre>
<pre style="margin:0; padding:0 ">      // bitstuff</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      if (bitstuff /* && !serial_tx_se0*/) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        bit_history_d       = bit_history[5:1];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        data_shift_reg_d[0] = 0;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">      // normal deserialize</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        bit_count_d = bit_count_q + 1;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        data_shift_reg_d  = (data_shift_reg_q >> 1);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        oe_shift_reg_d    = (oe_shift_reg_q >> 1);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        se0_shift_reg_d   = (se0_shift_reg_q >> 1);</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        bit_history_d = bit_history[5:1];</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 ">    end</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_comb begin : proc_byte_str</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (bit_strobe_i && !bitstuff && !pkt_start_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      byte_strobe_d = (bit_count_q == 3'b000);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      byte_strobe_d = 0;</pre>
<pre style="margin:0; padding:0 ">    end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign tx_data_get_o = tx_data_get_q;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // calculate crc16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign crc16_invert = serial_tx_data ^ crc16_q[15];</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_comb begin : proc_crc16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    crc16_d = crc16_q; // default assignment</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (pkt_start_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      crc16_d = 16'b1111111111111111;</pre>
<pre style="margin:0; padding:0 ">    end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (bit_strobe_i && data_payload_q && !bitstuff_q4 && !pkt_start_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      crc16_d = {crc16_q[14:0], 1'b0} ^ ({16{crc16_invert}} & 16'b1000000000000101);</pre>
<pre style="margin:0; padding:0 ">    end</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  ///////////////////////</pre>
<pre style="margin:0; padding:0 ">  // Regular Registers //</pre>
<pre style="margin:0; padding:0 ">  ///////////////////////</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_ff @(posedge clk_i or negedge rst_ni) begin : proc_reg</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      state_q           <= Idle;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      data_payload_q    <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      data_shift_reg_q  <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      oe_shift_reg_q    <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      se0_shift_reg_q   <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      tx_data_get_q     <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      byte_strobe_q     <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      bit_history_q     <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      bit_count_q       <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      crc16_q           <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      if (link_reset_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        state_q           <= Idle;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        data_payload_q    <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        data_shift_reg_q  <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        oe_shift_reg_q    <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        se0_shift_reg_q   <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        tx_data_get_q     <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        byte_strobe_q     <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        bit_history_q     <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        bit_count_q       <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        crc16_q           <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        state_q           <= state_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        data_payload_q    <= data_payload_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        data_shift_reg_q  <= data_shift_reg_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        oe_shift_reg_q    <= oe_shift_reg_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        se0_shift_reg_q   <= se0_shift_reg_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        tx_data_get_q     <= tx_data_get_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        byte_strobe_q     <= byte_strobe_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        bit_history_q     <= bit_history_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        bit_count_q       <= bit_count_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        crc16_q           <= crc16_d;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 ">    end</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  ///////////////////////////////////</pre>
<pre style="margin:0; padding:0 ">  // nrzi and differential driving //</pre>
<pre style="margin:0; padding:0 ">  ///////////////////////////////////</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Output FSM</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_comb begin : proc_out_fsm</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    out_state_d          = out_state_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    out_nrzi_en          = 1'b0;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    unique case (out_state_q)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      OsIdle: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        if (pkt_start_i || test_mode_start) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          out_state_d = OsWaitByte;</pre>
<pre style="margin:0; padding:0 ">        end</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      OsWaitByte: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        if (byte_strobe_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          out_state_d = OsTransmit;</pre>
<pre style="margin:0; padding:0 ">        end</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      OsTransmit: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        out_nrzi_en          = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        if ((bit_strobe_i && !serial_tx_oe)) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          out_state_d = OsIdle;</pre>
<pre style="margin:0; padding:0 ">        end</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      default : out_state_d = OsIdle;</pre>
<pre style="margin:0; padding:0 ">    endcase</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_comb begin : proc_diff</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    usb_d_d   = usb_d_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    usb_se0_d = usb_se0_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    oe_d     = oe_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    dp_eop_d = dp_eop_q;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (pkt_start_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      usb_d_d = 1; // J -> first bit will be K (start of sync)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      dp_eop_d = 3'b100; // Eop: {SE0, SE0, J}</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    end else if (bit_strobe_i && out_nrzi_en) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      oe_d = serial_tx_oe;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      if (serial_tx_se0) begin</pre>
<pre style="margin:0; padding:0 ">        // Eop</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        dp_eop_d = dp_eop_q >> 1;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        if (dp_eop_q[0]) begin</pre>
<pre style="margin:0; padding:0 ">          // last bit of Eop: J</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          usb_d_d   = 1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          usb_se0_d = 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        end else begin</pre>
<pre style="margin:0; padding:0 ">          // first two bits of Eop: SE0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">          usb_se0_d = 1;</pre>
<pre style="margin:0; padding:0 ">        end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      end else if (serial_tx_data) begin</pre>
<pre style="margin:0; padding:0 ">        // value should stay the same, do nothing</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        usb_d_d = !usb_d_q;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">      // Set to J state when OE=0 to avoid</pre>
<pre style="margin:0; padding:0 ">      // glitches</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      if (!oe_d) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        usb_d_d = 1;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 ">    end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_ff @(posedge clk_i or negedge rst_ni) begin : proc_diff_reg</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      dp_eop_q             <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      oe_q                 <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      usb_d_q              <= 1; // J state = idle state</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      usb_se0_q            <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      out_state_q          <= OsIdle;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      if (link_reset_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        dp_eop_q             <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        oe_q                 <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        usb_d_q              <= 1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        usb_se0_q            <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        out_state_q          <= OsIdle;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        dp_eop_q             <= dp_eop_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        oe_q                 <= oe_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        usb_d_q              <= usb_d_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        usb_se0_q            <= usb_se0_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        out_state_q          <= out_state_d;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 ">    end</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign usb_oe_o  = oe_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign usb_d_o   = usb_d_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign usb_se0_o = usb_se0_q;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">endmodule</pre>
<pre style="margin:0; padding:0 "></pre>
</body>
</html>
