+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                    ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; VECTOR_INTERRUPT_CONTROLLER                                                                                  ; 88    ; 59             ; 6            ; 59             ; 69     ; 59              ; 59            ; 59              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM_CONTROLLER_0                                                                                             ; 51    ; 2              ; 7            ; 2              ; 43     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C_CONTROLLER_0|byte_ctrl|bit_ctrl                                                                          ; 27    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C_CONTROLLER_0|byte_ctrl                                                                                   ; 35    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C_CONTROLLER_0                                                                                             ; 19    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPI_CTRL_0|shift                                                                                             ; 57    ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPI_CTRL_0|clgen                                                                                             ; 21    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPI_CTRL_0                                                                                                   ; 47    ; 1              ; 2            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SYSTEM_TIMER_0                                                                                               ; 52    ; 2              ; 7            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; GP_UART_0|Uart_RxUnit                                                                                        ; 5     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; GP_UART_0|Uart_TxUnit|SyncLoad                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; GP_UART_0|Uart_TxUnit                                                                                        ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; GP_UART_0|Uart_Txrate                                                                                        ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; GP_UART_0|Uart_Rxrate                                                                                        ; 3     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; GP_UART_0                                                                                                    ; 53    ; 2              ; 35           ; 2              ; 38     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; IO_CONTROLLER_0                                                                                              ; 83    ; 50             ; 7            ; 50             ; 68     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_CTRL_0|arbiter|wbports[0].wb_port|wrfifo                                                               ; 78    ; 6              ; 0            ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_CTRL_0|arbiter|wbports[0].wb_port|bufram|dpram_altera.dpram_altera|altsyncram_component|auto_generated ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_CTRL_0|arbiter|wbports[0].wb_port|bufram|dpram_altera.dpram_altera                                     ; 80    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_CTRL_0|arbiter|wbports[0].wb_port|bufram                                                               ; 80    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_CTRL_0|arbiter|wbports[0].wb_port                                                                      ; 198   ; 0              ; 32           ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_CTRL_0|arbiter                                                                                         ; 130   ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_CTRL_0|sdram_ctrl                                                                                      ; 70    ; 2              ; 0            ; 2              ; 89     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_CTRL_0                                                                                                 ; 94    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; BOOT_MEMORY                                                                                                  ; 62    ; 2              ; 44           ; 2              ; 35     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INTERNAL_SRAM_MEMORY                                                                                         ; 63    ; 2              ; 11           ; 2              ; 35     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|BUS_UNIT_INST                                                                                 ; 195   ; 5              ; 8            ; 5              ; 255    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|D_CACHE_INST                                                                                  ; 147   ; 7              ; 1            ; 7              ; 101    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|I_CACHE_INST                                                                                  ; 147   ; 109            ; 1            ; 109            ; 101    ; 109             ; 109           ; 109             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|PROCESSOR_CORE|Data_Write_Back                                                                ; 146   ; 5              ; 66           ; 5              ; 74     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|PROCESSOR_CORE|Memory_Access                                                                  ; 183   ; 4              ; 36           ; 4              ; 179    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|PROCESSOR_CORE|Operator                                                                       ; 184   ; 2              ; 33           ; 2              ; 174    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|PROCESSOR_CORE|Multishifter|Barrelshifter                                                     ; 40    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|PROCESSOR_CORE|Multishifter|Multiplicator                                                     ; 64    ; 2              ; 0            ; 2              ; 34     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|PROCESSOR_CORE|Multishifter                                                                   ; 152   ; 0              ; 31           ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|PROCESSOR_CORE|Operand_Fetch_Unit                                                             ; 390   ; 0              ; 81           ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|PROCESSOR_CORE|Register_File|read_access_port_c                                               ; 9     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|PROCESSOR_CORE|Register_File|read_access_port_b                                               ; 9     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|PROCESSOR_CORE|Register_File|read_access_port_a                                               ; 9     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|PROCESSOR_CORE|Register_File|write_access_data_port                                           ; 9     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|PROCESSOR_CORE|Register_File                                                                  ; 135   ; 0              ; 40           ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|PROCESSOR_CORE|Machine_Control_System                                                         ; 178   ; 0              ; 28           ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|PROCESSOR_CORE|Operation_Flow_Control                                                         ; 219   ; 6              ; 67           ; 6              ; 334    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|PROCESSOR_CORE|Instruction_Decoder                                                            ; 48    ; 44             ; 6            ; 44             ; 147    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST|PROCESSOR_CORE                                                                                ; 124   ; 0              ; 0            ; 0              ; 146    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; STORM_TOP_INST                                                                                               ; 55    ; 19             ; 0            ; 19             ; 97     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SYSCON_RST                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SYSCON_CLK                                                                                                   ; 1     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
