# Generated by Yosys 0.18+10 (git sha1 9ae216287, gcc 11.1.0-1ubuntu1~20.04 -fPIC -Os)

.model and2
.inputs a b clk reset
.outputs c
.names $false
.names $true
1
.names $undef
.subckt DFFRE C=clk D=$abc$187$li0_li0 E=$true Q=c R=$abc$420$techmap$techmap341$abc$187$auto$blifparse.cc:362:parse_blif$188.$logic_not$/nfs_scratch/scratch/eda/behzad/gg/yosys_verific_rs/yosys/install/bin/../share/yosys/rapidsilicon/genesis3/ffs_map.v:19$278_Y
.subckt LUT2 A[0]=a A[1]=b Y=$abc$187$li0_li0
.param INIT_VALUE 1000
.subckt LUT1 A=reset Y=$abc$420$techmap$techmap341$abc$187$auto$blifparse.cc:362:parse_blif$188.$logic_not$/nfs_scratch/scratch/eda/behzad/gg/yosys_verific_rs/yosys/install/bin/../share/yosys/rapidsilicon/genesis3/ffs_map.v:19$278_Y
.param INIT_VALUE 01
.end
