# 异步时序电路

> 原文:[https://www . geesforgeks . org/异步时序电路/](https://www.geeksforgeeks.org/asynchronous-sequential-circuits/)

先决条件–[时序电路介绍](https://www.geeksforgeeks.org/digital-logic-introduction-sequential-circuits/)

**顺序**电路是那些通过存储信息并在下一个时钟(激活)周期将其放回电路中来使用**先前和当前输入**变量的电路。

组合逻辑有两种输入。**来自电路设计外部的外部输入**不受电路**的控制，内部输入**是先前输出状态的功能。

异步时序电路**不像同步电路那样使用时钟信号**。相反，电路由输入的脉冲驱动，这意味着当输入改变时，电路的状态改变。此外，他们不使用时钟脉冲。当输入变量发生变化时，内部状态发生变化。它们的存储元件要么是非时钟触发器，要么是延时元件。它们类似于带反馈的组合电路。

**优势–**

*   没有时钟信号，因此无需等待时钟脉冲开始处理输入，因此速度很快。它们的速度更快，理论上只受逻辑门传播延迟的限制。
*   坚固的操作。更高性能的功能单元，提供平均情况下的完成，而不是最坏情况下的完成。**更低的功耗**因为当晶体管不执行有用的计算时，没有晶体管转换。没有时钟驱动器可以降低功耗。不太严重的电磁干扰。
*   更能容忍工艺变化和外部电压波动。实现高性能，同时优雅地处理可变输入和输出速率以及不匹配的流水线级延迟。没有分发高扇出、对时间敏感的时钟信号的困难。更好的模块化。
*   **少一些关于制造过程的假设**。电路速度适应不断变化的温度和电压条件。对制造过程中晶体管间可变性的免疫力，这是半导体行业面临的最严重的问题之一

**缺点–**

*   某些异步电路在某些操作中可能需要额外的功率。
*   更**难以设计**并且易受问题的影响，例如对输入在入口处的相对到达时间的敏感性。如果两个输入上的转换几乎同时到达，电路可能进入错误状态，这取决于门的传播延迟的微小差异，这就是所谓的**竞争条件**。
*   电路元件(晶体管)的数量可能是同步电路的两倍。与同步设计相比，接受这种风格培训的人更少。难以测试和调试。他们的**输出**是**不确定的**。
*   在具有复杂数据路径的架构中，异步电路的性能可能会降低。缺乏专注于异步设计的专用商业 EDA 工具。

**参考资料–**
[异步电路–维基百科](https://en.wikipedia.org/wiki/Asynchronous_circuit)
[异步时序电路–参见](https://viden.io/knowledge/412/attachments/2070?name=viden-clip-K391-asychronous1.pdf)